Partition Merge report for computer
Tue Aug 28 06:47:11 2018
Quartus Prime Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Partition Merge Summary
  3. Partition Merge Netlist Types Used
  4. Connections to In-System Debugging Instance "auto_signaltap_0"
  5. Partition Merge Partition Statistics
  6. Partition Merge Partition Pin Processing
  7. Partition Merge Resource Usage Summary
  8. Partition Merge RAM Summary
  9. Partition Merge DSP Block Usage Summary
 10. Partition Merge Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Partition Merge Summary                                                       ;
+---------------------------------+---------------------------------------------+
; Partition Merge Status          ; Successful - Tue Aug 28 06:47:11 2018       ;
; Quartus Prime Version           ; 17.1.0 Build 590 10/25/2017 SJ Lite Edition ;
; Revision Name                   ; computer                                    ;
; Top-level Entity Name           ; computer                                    ;
; Family                          ; Cyclone V                                   ;
; Logic utilization (in ALMs)     ; N/A                                         ;
; Total registers                 ; 2914                                        ;
; Total pins                      ; 153                                         ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 2,741,248                                   ;
; Total DSP Blocks                ; 5                                           ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 0                                           ;
; Total DLLs                      ; 0                                           ;
+---------------------------------+---------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Netlist Types Used                                                                                            ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Netlist Type Requested ; Partition Contents             ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; Source File            ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; Source File            ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Connections to In-System Debugging Instance "auto_signaltap_0"                                                                                                                                                                                                                                                                                                 ;
+----------------------------------------------------+---------------+-----------+--------------------------------+-------------------+---------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                               ; Type          ; Status    ; Partition Name                 ; Netlist Type Used ; Actual Connection                                       ; Details                                                                                                                                                        ;
+----------------------------------------------------+---------------+-----------+--------------------------------+-------------------+---------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; ps2Keyboard:PORT_KYB|PS2_CLK                       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; PS2_CLK                                                 ; N/A                                                                                                                                                            ;
; ps2Keyboard:PORT_KYB|PS2_CLK                       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; PS2_CLK                                                 ; N/A                                                                                                                                                            ;
; ps2Keyboard:PORT_KYB|PS2_CLK                       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; PS2_CLK                                                 ; N/A                                                                                                                                                            ;
; ps2Keyboard:PORT_KYB|port_service                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ports:primaryPorts|port:port_creation[3].port_i|service ; N/A                                                                                                                                                            ;
; ps2Keyboard:PORT_KYB|port_service                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ports:primaryPorts|port:port_creation[3].port_i|service ; N/A                                                                                                                                                            ;
; ps2Keyboard:PORT_KYB|port_service                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ports:primaryPorts|port:port_creation[3].port_i|service ; N/A                                                                                                                                                            ;
; ps2Keyboard:PORT_KYB|readByte                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ps2Keyboard:PORT_KYB|readByte~_wirecell                 ; N/A                                                                                                                                                            ;
; ps2Keyboard:PORT_KYB|readByte                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ps2Keyboard:PORT_KYB|readByte~_wirecell                 ; N/A                                                                                                                                                            ;
; ps2Keyboard:PORT_KYB|readByte                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ps2Keyboard:PORT_KYB|readByte~_wirecell                 ; N/A                                                                                                                                                            ;
; ps2Keyboard:PORT_KYB|state.DATA                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ps2Keyboard:PORT_KYB|state.DATA                         ; N/A                                                                                                                                                            ;
; ps2Keyboard:PORT_KYB|state.DATA                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ps2Keyboard:PORT_KYB|state.DATA                         ; N/A                                                                                                                                                            ;
; ps2Keyboard:PORT_KYB|state.DATA                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ps2Keyboard:PORT_KYB|state.DATA                         ; N/A                                                                                                                                                            ;
; ps2Keyboard:PORT_KYB|state.IDLE_START              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ps2Keyboard:PORT_KYB|state.IDLE_START~_wirecell         ; N/A                                                                                                                                                            ;
; ps2Keyboard:PORT_KYB|state.IDLE_START              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ps2Keyboard:PORT_KYB|state.IDLE_START~_wirecell         ; N/A                                                                                                                                                            ;
; ps2Keyboard:PORT_KYB|state.IDLE_START              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ps2Keyboard:PORT_KYB|state.IDLE_START~_wirecell         ; N/A                                                                                                                                                            ;
; ps2Keyboard:PORT_KYB|state.PARITY                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ps2Keyboard:PORT_KYB|state.PARITY                       ; N/A                                                                                                                                                            ;
; ps2Keyboard:PORT_KYB|state.PARITY                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ps2Keyboard:PORT_KYB|state.PARITY                       ; N/A                                                                                                                                                            ;
; ps2Keyboard:PORT_KYB|state.PARITY                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ps2Keyboard:PORT_KYB|state.PARITY                       ; N/A                                                                                                                                                            ;
; ps2Keyboard:PORT_KYB|state.STOP                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ps2Keyboard:PORT_KYB|state.STOP                         ; N/A                                                                                                                                                            ;
; ps2Keyboard:PORT_KYB|state.STOP                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ps2Keyboard:PORT_KYB|state.STOP                         ; N/A                                                                                                                                                            ;
; ps2Keyboard:PORT_KYB|state.STOP                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ps2Keyboard:PORT_KYB|state.STOP                         ; N/A                                                                                                                                                            ;
; ps2Keyboard:PORT_KYB|state.STOP~0                  ; pre-synthesis ; missing   ; Top                            ; post-synthesis    ; GND                                                     ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; ps2Keyboard:PORT_KYB|state.STOP~0                  ; pre-synthesis ; missing   ; Top                            ; post-synthesis    ; GND                                                     ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; ps2Keyboard:PORT_KYB|state.STOP~0                  ; pre-synthesis ; missing   ; Top                            ; post-synthesis    ; GND                                                     ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; auto_signaltap_0|gnd                               ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                     ; N/A                                                                                                                                                            ;
; auto_signaltap_0|gnd                               ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                     ; N/A                                                                                                                                                            ;
; auto_signaltap_0|gnd                               ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                     ; N/A                                                                                                                                                            ;
; auto_signaltap_0|gnd                               ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                     ; N/A                                                                                                                                                            ;
; auto_signaltap_0|gnd                               ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                     ; N/A                                                                                                                                                            ;
; auto_signaltap_0|gnd                               ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                     ; N/A                                                                                                                                                            ;
; auto_signaltap_0|gnd                               ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                     ; N/A                                                                                                                                                            ;
; auto_signaltap_0|gnd                               ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                     ; N/A                                                                                                                                                            ;
; auto_signaltap_0|gnd                               ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                     ; N/A                                                                                                                                                            ;
; auto_signaltap_0|gnd                               ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                     ; N/A                                                                                                                                                            ;
; auto_signaltap_0|gnd                               ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                     ; N/A                                                                                                                                                            ;
; auto_signaltap_0|gnd                               ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                     ; N/A                                                                                                                                                            ;
; auto_signaltap_0|gnd                               ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                     ; N/A                                                                                                                                                            ;
; auto_signaltap_0|gnd                               ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                     ; N/A                                                                                                                                                            ;
; auto_signaltap_0|vcc                               ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                     ; N/A                                                                                                                                                            ;
; auto_signaltap_0|vcc                               ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                     ; N/A                                                                                                                                                            ;
; auto_signaltap_0|vcc                               ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                     ; N/A                                                                                                                                                            ;
; auto_signaltap_0|vcc                               ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                     ; N/A                                                                                                                                                            ;
; auto_signaltap_0|vcc                               ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                     ; N/A                                                                                                                                                            ;
; auto_signaltap_0|vcc                               ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                     ; N/A                                                                                                                                                            ;
; auto_signaltap_0|vcc                               ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                     ; N/A                                                                                                                                                            ;
; auto_signaltap_0|vcc                               ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                     ; N/A                                                                                                                                                            ;
; auto_signaltap_0|vcc                               ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                     ; N/A                                                                                                                                                            ;
; auto_signaltap_0|vcc                               ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                     ; N/A                                                                                                                                                            ;
; auto_signaltap_0|vcc                               ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                     ; N/A                                                                                                                                                            ;
; auto_signaltap_0|vcc                               ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                     ; N/A                                                                                                                                                            ;
; auto_signaltap_0|vcc                               ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                     ; N/A                                                                                                                                                            ;
; auto_signaltap_0|vcc                               ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                     ; N/A                                                                                                                                                            ;
; auto_signaltap_0|vcc                               ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                     ; N/A                                                                                                                                                            ;
; auto_signaltap_0|vcc                               ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                     ; N/A                                                                                                                                                            ;
; auto_signaltap_0|vcc                               ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                     ; N/A                                                                                                                                                            ;
; auto_signaltap_0|vcc                               ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                     ; N/A                                                                                                                                                            ;
; ps2Keyboard:PORT_KYB|data[0]                       ; post-fitting  ; connected ; Top                            ; post-synthesis    ; ps2Keyboard:PORT_KYB|data[0]                            ; N/A                                                                                                                                                            ;
; ps2Keyboard:PORT_KYB|data[0]                       ; post-fitting  ; connected ; Top                            ; post-synthesis    ; ps2Keyboard:PORT_KYB|data[0]                            ; N/A                                                                                                                                                            ;
; ps2Keyboard:PORT_KYB|data[0]                       ; post-fitting  ; connected ; Top                            ; post-synthesis    ; ps2Keyboard:PORT_KYB|data[0]                            ; N/A                                                                                                                                                            ;
; ps2Keyboard:PORT_KYB|data[1]                       ; post-fitting  ; connected ; Top                            ; post-synthesis    ; ps2Keyboard:PORT_KYB|data[1]                            ; N/A                                                                                                                                                            ;
; ps2Keyboard:PORT_KYB|data[1]                       ; post-fitting  ; connected ; Top                            ; post-synthesis    ; ps2Keyboard:PORT_KYB|data[1]                            ; N/A                                                                                                                                                            ;
; ps2Keyboard:PORT_KYB|data[1]                       ; post-fitting  ; connected ; Top                            ; post-synthesis    ; ps2Keyboard:PORT_KYB|data[1]                            ; N/A                                                                                                                                                            ;
; ps2Keyboard:PORT_KYB|data[2]                       ; post-fitting  ; connected ; Top                            ; post-synthesis    ; ps2Keyboard:PORT_KYB|data[2]                            ; N/A                                                                                                                                                            ;
; ps2Keyboard:PORT_KYB|data[2]                       ; post-fitting  ; connected ; Top                            ; post-synthesis    ; ps2Keyboard:PORT_KYB|data[2]                            ; N/A                                                                                                                                                            ;
; ps2Keyboard:PORT_KYB|data[2]                       ; post-fitting  ; connected ; Top                            ; post-synthesis    ; ps2Keyboard:PORT_KYB|data[2]                            ; N/A                                                                                                                                                            ;
; ps2Keyboard:PORT_KYB|data[3]                       ; post-fitting  ; connected ; Top                            ; post-synthesis    ; ps2Keyboard:PORT_KYB|data[3]                            ; N/A                                                                                                                                                            ;
; ps2Keyboard:PORT_KYB|data[3]                       ; post-fitting  ; connected ; Top                            ; post-synthesis    ; ps2Keyboard:PORT_KYB|data[3]                            ; N/A                                                                                                                                                            ;
; ps2Keyboard:PORT_KYB|data[3]                       ; post-fitting  ; connected ; Top                            ; post-synthesis    ; ps2Keyboard:PORT_KYB|data[3]                            ; N/A                                                                                                                                                            ;
; ps2Keyboard:PORT_KYB|data[4]                       ; post-fitting  ; connected ; Top                            ; post-synthesis    ; ps2Keyboard:PORT_KYB|data[4]                            ; N/A                                                                                                                                                            ;
; ps2Keyboard:PORT_KYB|data[4]                       ; post-fitting  ; connected ; Top                            ; post-synthesis    ; ps2Keyboard:PORT_KYB|data[4]                            ; N/A                                                                                                                                                            ;
; ps2Keyboard:PORT_KYB|data[4]                       ; post-fitting  ; connected ; Top                            ; post-synthesis    ; ps2Keyboard:PORT_KYB|data[4]                            ; N/A                                                                                                                                                            ;
; ps2Keyboard:PORT_KYB|data[5]                       ; post-fitting  ; connected ; Top                            ; post-synthesis    ; ps2Keyboard:PORT_KYB|data[5]                            ; N/A                                                                                                                                                            ;
; ps2Keyboard:PORT_KYB|data[5]                       ; post-fitting  ; connected ; Top                            ; post-synthesis    ; ps2Keyboard:PORT_KYB|data[5]                            ; N/A                                                                                                                                                            ;
; ps2Keyboard:PORT_KYB|data[5]                       ; post-fitting  ; connected ; Top                            ; post-synthesis    ; ps2Keyboard:PORT_KYB|data[5]                            ; N/A                                                                                                                                                            ;
; ps2Keyboard:PORT_KYB|data[6]                       ; post-fitting  ; connected ; Top                            ; post-synthesis    ; ps2Keyboard:PORT_KYB|data[6]                            ; N/A                                                                                                                                                            ;
; ps2Keyboard:PORT_KYB|data[6]                       ; post-fitting  ; connected ; Top                            ; post-synthesis    ; ps2Keyboard:PORT_KYB|data[6]                            ; N/A                                                                                                                                                            ;
; ps2Keyboard:PORT_KYB|data[6]                       ; post-fitting  ; connected ; Top                            ; post-synthesis    ; ps2Keyboard:PORT_KYB|data[6]                            ; N/A                                                                                                                                                            ;
; ps2Keyboard:PORT_KYB|data[7]                       ; post-fitting  ; connected ; Top                            ; post-synthesis    ; ps2Keyboard:PORT_KYB|data[7]                            ; N/A                                                                                                                                                            ;
; ps2Keyboard:PORT_KYB|data[7]                       ; post-fitting  ; connected ; Top                            ; post-synthesis    ; ps2Keyboard:PORT_KYB|data[7]                            ; N/A                                                                                                                                                            ;
; ps2Keyboard:PORT_KYB|data[7]                       ; post-fitting  ; connected ; Top                            ; post-synthesis    ; ps2Keyboard:PORT_KYB|data[7]                            ; N/A                                                                                                                                                            ;
; ps2Keyboard:PORT_KYB|edgeDetect:comb_127|pastValue ; post-fitting  ; connected ; Top                            ; post-synthesis    ; ps2Keyboard:PORT_KYB|edgeDetect:comb_127|pastValue      ; N/A                                                                                                                                                            ;
; ps2Keyboard:PORT_KYB|edgeDetect:comb_127|pastValue ; post-fitting  ; connected ; Top                            ; post-synthesis    ; ps2Keyboard:PORT_KYB|edgeDetect:comb_127|pastValue      ; N/A                                                                                                                                                            ;
; ps2Keyboard:PORT_KYB|edgeDetect:comb_127|pastValue ; post-fitting  ; connected ; Top                            ; post-synthesis    ; ps2Keyboard:PORT_KYB|edgeDetect:comb_127|pastValue      ; N/A                                                                                                                                                            ;
; auto_stp_external_clock_0                          ; dynamic pin   ; connected ; Top                            ; post-synthesis    ; auto_stp_external_clock_0                               ; N/A                                                                                                                                                            ;
+----------------------------------------------------+---------------+-----------+--------------------------------+-------------------+---------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Statistics                                                                                                       ;
+---------------------------------------------+---------+------------------+--------------------------------+--------------------------------+
; Statistic                                   ; Top     ; sld_hub:auto_hub ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------+------------------+--------------------------------+--------------------------------+
; Estimate of Logic utilization (ALMs needed) ; 2340    ; 81               ; 433                            ; 0                              ;
;                                             ;         ;                  ;                                ;                                ;
; Combinational ALUT usage for logic          ; 3463    ; 112              ; 290                            ; 0                              ;
;     -- 7 input functions                    ; 78      ; 3                ; 0                              ; 0                              ;
;     -- 6 input functions                    ; 1499    ; 24               ; 64                             ; 0                              ;
;     -- 5 input functions                    ; 841     ; 32               ; 49                             ; 0                              ;
;     -- 4 input functions                    ; 519     ; 10               ; 23                             ; 0                              ;
;     -- <=3 input functions                  ; 526     ; 43               ; 154                            ; 0                              ;
; Memory ALUT usage                           ; 0       ; 0                ; 0                              ; 0                              ;
;     -- 64-address deep                      ; 0       ; 0                ; 0                              ; 0                              ;
;     -- 32-address deep                      ; 0       ; 0                ; 0                              ; 0                              ;
;                                             ;         ;                  ;                                ;                                ;
; Dedicated logic registers                   ; 1934    ; 120              ; 860                            ; 0                              ;
;                                             ;         ;                  ;                                ;                                ;
;                                             ;         ;                  ;                                ;                                ;
; I/O pins                                    ; 153     ; 0                ; 0                              ; 0                              ;
; I/O registers                               ; 0       ; 0                ; 0                              ; 0                              ;
; Total block memory bits                     ; 2667520 ; 0                ; 73728                          ; 0                              ;
; Total block memory implementation bits      ; 0       ; 0                ; 0                              ; 0                              ;
; JTAG                                        ; 0       ; 0                ; 0                              ; 1                              ;
; DSP block                                   ; 5       ; 0                ; 0                              ; 0                              ;
;                                             ;         ;                  ;                                ;                                ;
; Connections                                 ;         ;                  ;                                ;                                ;
;     -- Input Connections                    ; 246     ; 180              ; 1247                           ; 1                              ;
;     -- Registered Input Connections         ; 78      ; 129              ; 923                            ; 0                              ;
;     -- Output Connections                   ; 681     ; 356              ; 34                             ; 603                            ;
;     -- Registered Output Connections        ; 60      ; 356              ; 0                              ; 0                              ;
;                                             ;         ;                  ;                                ;                                ;
; Internal Connections                        ;         ;                  ;                                ;                                ;
;     -- Total Connections                    ; 33856   ; 1298             ; 4249                           ; 612                            ;
;     -- Registered Connections               ; 6500    ; 1047             ; 2931                           ; 0                              ;
;                                             ;         ;                  ;                                ;                                ;
; External Connections                        ;         ;                  ;                                ;                                ;
;     -- Top                                  ; 48      ; 111              ; 646                            ; 122                            ;
;     -- sld_hub:auto_hub                     ; 111     ; 20               ; 247                            ; 158                            ;
;     -- sld_signaltap:auto_signaltap_0       ; 646     ; 247              ; 64                             ; 324                            ;
;     -- hard_block:auto_generated_inst       ; 122     ; 158              ; 324                            ; 0                              ;
;                                             ;         ;                  ;                                ;                                ;
; Partition Interface                         ;         ;                  ;                                ;                                ;
;     -- Input Ports                          ; 42      ; 78               ; 120                            ; 4                              ;
;     -- Output Ports                         ; 125     ; 95               ; 49                             ; 9                              ;
;     -- Bidir Ports                          ; 24      ; 0                ; 0                              ; 0                              ;
;                                             ;         ;                  ;                                ;                                ;
; Registered Ports                            ;         ;                  ;                                ;                                ;
;     -- Registered Input Ports               ; 0       ; 3                ; 39                             ; 0                              ;
;     -- Registered Output Ports              ; 0       ; 55               ; 35                             ; 0                              ;
;                                             ;         ;                  ;                                ;                                ;
; Port Connectivity                           ;         ;                  ;                                ;                                ;
;     -- Input Ports driven by GND            ; 0       ; 1                ; 17                             ; 0                              ;
;     -- Output Ports driven by GND           ; 0       ; 30               ; 2                              ; 0                              ;
;     -- Input Ports driven by VCC            ; 0       ; 0                ; 18                             ; 0                              ;
;     -- Output Ports driven by VCC           ; 0       ; 0                ; 1                              ; 0                              ;
;     -- Input Ports with no Source           ; 0       ; 48               ; 4                              ; 0                              ;
;     -- Output Ports with no Source          ; 0       ; 0                ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout           ; 0       ; 53               ; 18                             ; 0                              ;
;     -- Output Ports with no Fanout          ; 0       ; 47               ; 37                             ; 0                              ;
+---------------------------------------------+---------+------------------+--------------------------------+--------------------------------+
Note: Resource usage numbers presented for Partitions containing post-synthesis logic are estimates.  For Partitions containing post-fit logic, resource usage numbers are accurate based on previous placement information.  Actual Fitter results may vary depending on current Fitter Preservation Level assignments.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Pin Processing                                                                                                                                             ;
+-----------------------------------------------------------------------------+--------------------------------+---------------+----------+--------------------------------------------+
; Name                                                                        ; Partition                      ; Type          ; Location ; Status                                     ;
+-----------------------------------------------------------------------------+--------------------------------+---------------+----------+--------------------------------------------+
; AUD_ADCDAT                                                                  ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- AUD_ADCDAT                                                           ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- AUD_ADCDAT~input                                                     ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; AUD_ADCLRCK                                                                 ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- AUD_ADCLRCK                                                          ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- AUD_ADCLRCK~output                                                   ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                             ;                                ;               ;          ;                                            ;
; AUD_BCLK                                                                    ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- AUD_BCLK                                                             ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- AUD_BCLK~output                                                      ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                             ;                                ;               ;          ;                                            ;
; AUD_DACDAT                                                                  ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- AUD_DACDAT                                                           ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AUD_DACDAT~output                                                    ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; AUD_DACLRCK                                                                 ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- AUD_DACLRCK                                                          ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- AUD_DACLRCK~output                                                   ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                             ;                                ;               ;          ;                                            ;
; AUD_XCK                                                                     ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- AUD_XCK                                                              ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AUD_XCK~output                                                       ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; CLOCK2_50                                                                   ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- CLOCK2_50                                                            ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- CLOCK2_50~input                                                      ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; CLOCK3_50                                                                   ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- CLOCK3_50                                                            ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- CLOCK3_50~input                                                      ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; CLOCK4_50                                                                   ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- CLOCK4_50                                                            ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- CLOCK4_50~input                                                      ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; CLOCK_50                                                                    ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- CLOCK_50                                                             ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- CLOCK_50~input                                                       ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; DRAM_ADDR[0]                                                                ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[0]                                                         ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[0]~output                                                  ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; DRAM_ADDR[10]                                                               ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[10]                                                        ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[10]~output                                                 ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; DRAM_ADDR[11]                                                               ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[11]                                                        ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[11]~output                                                 ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; DRAM_ADDR[12]                                                               ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[12]                                                        ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[12]~output                                                 ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; DRAM_ADDR[1]                                                                ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[1]                                                         ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[1]~output                                                  ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; DRAM_ADDR[2]                                                                ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[2]                                                         ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[2]~output                                                  ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; DRAM_ADDR[3]                                                                ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[3]                                                         ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[3]~output                                                  ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; DRAM_ADDR[4]                                                                ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[4]                                                         ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[4]~output                                                  ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; DRAM_ADDR[5]                                                                ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[5]                                                         ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[5]~output                                                  ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; DRAM_ADDR[6]                                                                ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[6]                                                         ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[6]~output                                                  ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; DRAM_ADDR[7]                                                                ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[7]                                                         ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[7]~output                                                  ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; DRAM_ADDR[8]                                                                ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[8]                                                         ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[8]~output                                                  ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; DRAM_ADDR[9]                                                                ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[9]                                                         ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[9]~output                                                  ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; DRAM_BA[0]                                                                  ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_BA[0]                                                           ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_BA[0]~output                                                    ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; DRAM_BA[1]                                                                  ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_BA[1]                                                           ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_BA[1]~output                                                    ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; DRAM_CAS_N                                                                  ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CAS_N                                                           ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CAS_N~output                                                    ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; DRAM_CKE                                                                    ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CKE                                                             ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CKE~output                                                      ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; DRAM_CLK                                                                    ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CLK                                                             ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CLK~output                                                      ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; DRAM_CS_N                                                                   ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CS_N                                                            ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CS_N~output                                                     ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; DRAM_DQ[0]                                                                  ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[0]                                                           ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[0]~output                                                    ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                             ;                                ;               ;          ;                                            ;
; DRAM_DQ[10]                                                                 ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[10]                                                          ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[10]~output                                                   ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                             ;                                ;               ;          ;                                            ;
; DRAM_DQ[11]                                                                 ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[11]                                                          ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[11]~output                                                   ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                             ;                                ;               ;          ;                                            ;
; DRAM_DQ[12]                                                                 ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[12]                                                          ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[12]~output                                                   ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                             ;                                ;               ;          ;                                            ;
; DRAM_DQ[13]                                                                 ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[13]                                                          ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[13]~output                                                   ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                             ;                                ;               ;          ;                                            ;
; DRAM_DQ[14]                                                                 ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[14]                                                          ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[14]~output                                                   ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                             ;                                ;               ;          ;                                            ;
; DRAM_DQ[15]                                                                 ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[15]                                                          ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[15]~output                                                   ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                             ;                                ;               ;          ;                                            ;
; DRAM_DQ[1]                                                                  ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[1]                                                           ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[1]~output                                                    ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                             ;                                ;               ;          ;                                            ;
; DRAM_DQ[2]                                                                  ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[2]                                                           ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[2]~output                                                    ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                             ;                                ;               ;          ;                                            ;
; DRAM_DQ[3]                                                                  ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[3]                                                           ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[3]~output                                                    ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                             ;                                ;               ;          ;                                            ;
; DRAM_DQ[4]                                                                  ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[4]                                                           ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[4]~output                                                    ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                             ;                                ;               ;          ;                                            ;
; DRAM_DQ[5]                                                                  ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[5]                                                           ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[5]~output                                                    ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                             ;                                ;               ;          ;                                            ;
; DRAM_DQ[6]                                                                  ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[6]                                                           ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[6]~output                                                    ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                             ;                                ;               ;          ;                                            ;
; DRAM_DQ[7]                                                                  ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[7]                                                           ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[7]~output                                                    ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                             ;                                ;               ;          ;                                            ;
; DRAM_DQ[8]                                                                  ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[8]                                                           ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[8]~output                                                    ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                             ;                                ;               ;          ;                                            ;
; DRAM_DQ[9]                                                                  ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[9]                                                           ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[9]~output                                                    ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                             ;                                ;               ;          ;                                            ;
; DRAM_LDQM                                                                   ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_LDQM                                                            ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_LDQM~output                                                     ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; DRAM_RAS_N                                                                  ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_RAS_N                                                           ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_RAS_N~output                                                    ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; DRAM_UDQM                                                                   ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_UDQM                                                            ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_UDQM~output                                                     ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; DRAM_WE_N                                                                   ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_WE_N                                                            ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_WE_N~output                                                     ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; FPGA_I2C_SCLK                                                               ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- FPGA_I2C_SCLK                                                        ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FPGA_I2C_SCLK~output                                                 ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; FPGA_I2C_SDAT                                                               ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- FPGA_I2C_SDAT                                                        ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- FPGA_I2C_SDAT~output                                                 ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                             ;                                ;               ;          ;                                            ;
; HEX0[0]                                                                     ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[0]                                                              ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[0]~output                                                       ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; HEX0[1]                                                                     ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[1]                                                              ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[1]~output                                                       ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; HEX0[2]                                                                     ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[2]                                                              ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[2]~output                                                       ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; HEX0[3]                                                                     ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[3]                                                              ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[3]~output                                                       ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; HEX0[4]                                                                     ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[4]                                                              ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[4]~output                                                       ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; HEX0[5]                                                                     ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[5]                                                              ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[5]~output                                                       ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; HEX0[6]                                                                     ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[6]                                                              ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[6]~output                                                       ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; HEX1[0]                                                                     ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[0]                                                              ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[0]~output                                                       ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; HEX1[1]                                                                     ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[1]                                                              ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[1]~output                                                       ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; HEX1[2]                                                                     ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[2]                                                              ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[2]~output                                                       ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; HEX1[3]                                                                     ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[3]                                                              ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[3]~output                                                       ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; HEX1[4]                                                                     ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[4]                                                              ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[4]~output                                                       ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; HEX1[5]                                                                     ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[5]                                                              ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[5]~output                                                       ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; HEX1[6]                                                                     ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[6]                                                              ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[6]~output                                                       ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; HEX2[0]                                                                     ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[0]                                                              ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[0]~output                                                       ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; HEX2[1]                                                                     ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[1]                                                              ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[1]~output                                                       ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; HEX2[2]                                                                     ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[2]                                                              ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[2]~output                                                       ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; HEX2[3]                                                                     ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[3]                                                              ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[3]~output                                                       ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; HEX2[4]                                                                     ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[4]                                                              ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[4]~output                                                       ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; HEX2[5]                                                                     ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[5]                                                              ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[5]~output                                                       ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; HEX2[6]                                                                     ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[6]                                                              ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[6]~output                                                       ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; HEX3[0]                                                                     ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[0]                                                              ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[0]~output                                                       ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; HEX3[1]                                                                     ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[1]                                                              ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[1]~output                                                       ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; HEX3[2]                                                                     ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[2]                                                              ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[2]~output                                                       ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; HEX3[3]                                                                     ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[3]                                                              ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[3]~output                                                       ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; HEX3[4]                                                                     ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[4]                                                              ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[4]~output                                                       ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; HEX3[5]                                                                     ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[5]                                                              ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[5]~output                                                       ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; HEX3[6]                                                                     ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[6]                                                              ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[6]~output                                                       ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; HEX4[0]                                                                     ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[0]                                                              ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[0]~output                                                       ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; HEX4[1]                                                                     ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[1]                                                              ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[1]~output                                                       ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; HEX4[2]                                                                     ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[2]                                                              ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[2]~output                                                       ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; HEX4[3]                                                                     ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[3]                                                              ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[3]~output                                                       ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; HEX4[4]                                                                     ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[4]                                                              ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[4]~output                                                       ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; HEX4[5]                                                                     ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[5]                                                              ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[5]~output                                                       ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; HEX4[6]                                                                     ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[6]                                                              ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[6]~output                                                       ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; HEX5[0]                                                                     ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[0]                                                              ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[0]~output                                                       ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; HEX5[1]                                                                     ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[1]                                                              ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[1]~output                                                       ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; HEX5[2]                                                                     ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[2]                                                              ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[2]~output                                                       ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; HEX5[3]                                                                     ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[3]                                                              ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[3]~output                                                       ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; HEX5[4]                                                                     ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[4]                                                              ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[4]~output                                                       ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; HEX5[5]                                                                     ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[5]                                                              ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[5]~output                                                       ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; HEX5[6]                                                                     ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[6]                                                              ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[6]~output                                                       ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; IRDA_RXD                                                                    ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- IRDA_RXD                                                             ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- IRDA_RXD~input                                                       ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; IRDA_TXD                                                                    ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- IRDA_TXD                                                             ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- IRDA_TXD~output                                                      ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; KEY[0]                                                                      ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- KEY[0]                                                               ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- KEY[0]~input                                                         ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; KEY[1]                                                                      ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- KEY[1]                                                               ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- KEY[1]~input                                                         ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; KEY[2]                                                                      ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- KEY[2]                                                               ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- KEY[2]~input                                                         ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; KEY[3]                                                                      ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- KEY[3]                                                               ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- KEY[3]~input                                                         ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; LEDR[0]                                                                     ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[0]                                                              ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[0]~output                                                       ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; LEDR[1]                                                                     ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[1]                                                              ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[1]~output                                                       ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; LEDR[2]                                                                     ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[2]                                                              ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[2]~output                                                       ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; LEDR[3]                                                                     ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[3]                                                              ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[3]~output                                                       ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; LEDR[4]                                                                     ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[4]                                                              ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[4]~output                                                       ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; LEDR[5]                                                                     ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[5]                                                              ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[5]~output                                                       ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; LEDR[6]                                                                     ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[6]                                                              ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[6]~output                                                       ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; LEDR[7]                                                                     ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[7]                                                              ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[7]~output                                                       ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; LEDR[8]                                                                     ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[8]                                                              ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[8]~output                                                       ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; LEDR[9]                                                                     ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[9]                                                              ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[9]~output                                                       ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; PS2_CLK                                                                     ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- PS2_CLK                                                              ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- PS2_CLK~output                                                       ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                             ;                                ;               ;          ;                                            ;
; PS2_CLK2                                                                    ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- PS2_CLK2                                                             ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- PS2_CLK2~output                                                      ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                             ;                                ;               ;          ;                                            ;
; PS2_DAT                                                                     ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- PS2_DAT                                                              ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- PS2_DAT~output                                                       ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                             ;                                ;               ;          ;                                            ;
; PS2_DAT2                                                                    ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- PS2_DAT2                                                             ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- PS2_DAT2~output                                                      ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                             ;                                ;               ;          ;                                            ;
; SW[0]                                                                       ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- SW[0]                                                                ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[0]~input                                                          ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; SW[1]                                                                       ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- SW[1]                                                                ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[1]~input                                                          ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; SW[2]                                                                       ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- SW[2]                                                                ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[2]~input                                                          ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; SW[3]                                                                       ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- SW[3]                                                                ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[3]~input                                                          ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; SW[4]                                                                       ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- SW[4]                                                                ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[4]~input                                                          ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; SW[5]                                                                       ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- SW[5]                                                                ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[5]~input                                                          ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; SW[6]                                                                       ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- SW[6]                                                                ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[6]~input                                                          ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; SW[7]                                                                       ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- SW[7]                                                                ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[7]~input                                                          ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; SW[8]                                                                       ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- SW[8]                                                                ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[8]~input                                                          ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; SW[9]                                                                       ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- SW[9]                                                                ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[9]~input                                                          ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; VGA_BLANK_N                                                                 ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- VGA_BLANK_N                                                          ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_BLANK_N~output                                                   ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; VGA_B[0]                                                                    ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- VGA_B[0]                                                             ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_B[0]~output                                                      ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; VGA_B[1]                                                                    ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- VGA_B[1]                                                             ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_B[1]~output                                                      ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; VGA_B[2]                                                                    ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- VGA_B[2]                                                             ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_B[2]~output                                                      ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; VGA_B[3]                                                                    ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- VGA_B[3]                                                             ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_B[3]~output                                                      ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; VGA_B[4]                                                                    ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- VGA_B[4]                                                             ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_B[4]~output                                                      ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; VGA_B[5]                                                                    ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- VGA_B[5]                                                             ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_B[5]~output                                                      ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; VGA_B[6]                                                                    ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- VGA_B[6]                                                             ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_B[6]~output                                                      ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; VGA_B[7]                                                                    ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- VGA_B[7]                                                             ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_B[7]~output                                                      ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; VGA_CLK                                                                     ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- VGA_CLK                                                              ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_CLK~output                                                       ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; VGA_G[0]                                                                    ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- VGA_G[0]                                                             ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_G[0]~output                                                      ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; VGA_G[1]                                                                    ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- VGA_G[1]                                                             ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_G[1]~output                                                      ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; VGA_G[2]                                                                    ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- VGA_G[2]                                                             ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_G[2]~output                                                      ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; VGA_G[3]                                                                    ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- VGA_G[3]                                                             ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_G[3]~output                                                      ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; VGA_G[4]                                                                    ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- VGA_G[4]                                                             ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_G[4]~output                                                      ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; VGA_G[5]                                                                    ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- VGA_G[5]                                                             ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_G[5]~output                                                      ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; VGA_G[6]                                                                    ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- VGA_G[6]                                                             ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_G[6]~output                                                      ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; VGA_G[7]                                                                    ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- VGA_G[7]                                                             ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_G[7]~output                                                      ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; VGA_HS                                                                      ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- VGA_HS                                                               ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_HS~output                                                        ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; VGA_R[0]                                                                    ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- VGA_R[0]                                                             ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_R[0]~output                                                      ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; VGA_R[1]                                                                    ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- VGA_R[1]                                                             ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_R[1]~output                                                      ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; VGA_R[2]                                                                    ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- VGA_R[2]                                                             ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_R[2]~output                                                      ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; VGA_R[3]                                                                    ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- VGA_R[3]                                                             ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_R[3]~output                                                      ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; VGA_R[4]                                                                    ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- VGA_R[4]                                                             ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_R[4]~output                                                      ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; VGA_R[5]                                                                    ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- VGA_R[5]                                                             ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_R[5]~output                                                      ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; VGA_R[6]                                                                    ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- VGA_R[6]                                                             ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_R[6]~output                                                      ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; VGA_R[7]                                                                    ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- VGA_R[7]                                                             ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_R[7]~output                                                      ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; VGA_SYNC_N                                                                  ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- VGA_SYNC_N                                                           ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_SYNC_N~output                                                    ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; VGA_VS                                                                      ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- VGA_VS                                                               ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_VS~output                                                        ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; altera_reserved_tck                                                         ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tck                                                  ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tck~input                                            ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; altera_reserved_tdi                                                         ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tdi                                                  ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tdi~input                                            ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; altera_reserved_tdo                                                         ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- altera_reserved_tdo                                                  ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tdo~output                                           ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; altera_reserved_tms                                                         ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tms                                                  ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tms~input                                            ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                             ;                                ;               ;          ;                                            ;
; auto_stp_external_clock_0                                                   ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- auto_stp_external_clock_0                                            ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- auto_stp_external_clock_0~input                                      ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;     -- sld_signaltap:auto_signaltap_0|acq_clk                               ; sld_signaltap:auto_signaltap_0 ; Input Port    ; n/a      ;                                            ;
;                                                                             ;                                ;               ;          ;                                            ;
; jtag.bp.DM_DM_altsyncram_component_auto_generated_mgl_prim2_clr             ; Top                            ; Input Port    ; n/a      ;                                            ;
;                                                                             ;                                ;               ;          ;                                            ;
; jtag.bp.DM_DM_altsyncram_component_auto_generated_mgl_prim2_ena             ; Top                            ; Input Port    ; n/a      ;                                            ;
;                                                                             ;                                ;               ;          ;                                            ;
; jtag.bp.DM_DM_altsyncram_component_auto_generated_mgl_prim2_ir_in_0_        ; Top                            ; Input Port    ; n/a      ;                                            ;
;                                                                             ;                                ;               ;          ;                                            ;
; jtag.bp.DM_DM_altsyncram_component_auto_generated_mgl_prim2_ir_in_1_        ; Top                            ; Input Port    ; n/a      ;                                            ;
;                                                                             ;                                ;               ;          ;                                            ;
; jtag.bp.DM_DM_altsyncram_component_auto_generated_mgl_prim2_ir_in_2_        ; Top                            ; Input Port    ; n/a      ;                                            ;
;                                                                             ;                                ;               ;          ;                                            ;
; jtag.bp.DM_DM_altsyncram_component_auto_generated_mgl_prim2_ir_in_3_        ; Top                            ; Input Port    ; n/a      ;                                            ;
;                                                                             ;                                ;               ;          ;                                            ;
; jtag.bp.DM_DM_altsyncram_component_auto_generated_mgl_prim2_ir_in_4_        ; Top                            ; Input Port    ; n/a      ;                                            ;
;                                                                             ;                                ;               ;          ;                                            ;
; jtag.bp.DM_DM_altsyncram_component_auto_generated_mgl_prim2_ir_in_5_        ; Top                            ; Input Port    ; n/a      ;                                            ;
;                                                                             ;                                ;               ;          ;                                            ;
; jtag.bp.DM_DM_altsyncram_component_auto_generated_mgl_prim2_ir_in_6_        ; Top                            ; Input Port    ; n/a      ;                                            ;
;                                                                             ;                                ;               ;          ;                                            ;
; jtag.bp.DM_DM_altsyncram_component_auto_generated_mgl_prim2_ir_in_7_        ; Top                            ; Input Port    ; n/a      ;                                            ;
;                                                                             ;                                ;               ;          ;                                            ;
; jtag.bp.DM_DM_altsyncram_component_auto_generated_mgl_prim2_ir_out_0_       ; Top                            ; Output Port   ; n/a      ;                                            ;
;                                                                             ;                                ;               ;          ;                                            ;
; jtag.bp.DM_DM_altsyncram_component_auto_generated_mgl_prim2_ir_out_1_       ; Top                            ; Output Port   ; n/a      ;                                            ;
;                                                                             ;                                ;               ;          ;                                            ;
; jtag.bp.DM_DM_altsyncram_component_auto_generated_mgl_prim2_ir_out_2_       ; Top                            ; Output Port   ; n/a      ;                                            ;
;                                                                             ;                                ;               ;          ;                                            ;
; jtag.bp.DM_DM_altsyncram_component_auto_generated_mgl_prim2_ir_out_3_       ; Top                            ; Output Port   ; n/a      ;                                            ;
;                                                                             ;                                ;               ;          ;                                            ;
; jtag.bp.DM_DM_altsyncram_component_auto_generated_mgl_prim2_ir_out_4_       ; Top                            ; Output Port   ; n/a      ;                                            ;
;                                                                             ;                                ;               ;          ;                                            ;
; jtag.bp.DM_DM_altsyncram_component_auto_generated_mgl_prim2_ir_out_5_       ; Top                            ; Output Port   ; n/a      ;                                            ;
;                                                                             ;                                ;               ;          ;                                            ;
; jtag.bp.DM_DM_altsyncram_component_auto_generated_mgl_prim2_ir_out_6_       ; Top                            ; Output Port   ; n/a      ;                                            ;
;                                                                             ;                                ;               ;          ;                                            ;
; jtag.bp.DM_DM_altsyncram_component_auto_generated_mgl_prim2_ir_out_7_       ; Top                            ; Output Port   ; n/a      ;                                            ;
;                                                                             ;                                ;               ;          ;                                            ;
; jtag.bp.DM_DM_altsyncram_component_auto_generated_mgl_prim2_jtag_state_cdr  ; Top                            ; Input Port    ; n/a      ;                                            ;
;                                                                             ;                                ;               ;          ;                                            ;
; jtag.bp.DM_DM_altsyncram_component_auto_generated_mgl_prim2_jtag_state_e1dr ; Top                            ; Input Port    ; n/a      ;                                            ;
;                                                                             ;                                ;               ;          ;                                            ;
; jtag.bp.DM_DM_altsyncram_component_auto_generated_mgl_prim2_jtag_state_sdr  ; Top                            ; Input Port    ; n/a      ;                                            ;
;                                                                             ;                                ;               ;          ;                                            ;
; jtag.bp.DM_DM_altsyncram_component_auto_generated_mgl_prim2_jtag_state_udr  ; Top                            ; Input Port    ; n/a      ;                                            ;
;                                                                             ;                                ;               ;          ;                                            ;
; jtag.bp.DM_DM_altsyncram_component_auto_generated_mgl_prim2_jtag_state_uir  ; Top                            ; Input Port    ; n/a      ;                                            ;
;                                                                             ;                                ;               ;          ;                                            ;
; jtag.bp.DM_DM_altsyncram_component_auto_generated_mgl_prim2_raw_tck         ; Top                            ; Input Port    ; n/a      ;                                            ;
;                                                                             ;                                ;               ;          ;                                            ;
; jtag.bp.DM_DM_altsyncram_component_auto_generated_mgl_prim2_tdi             ; Top                            ; Input Port    ; n/a      ;                                            ;
;                                                                             ;                                ;               ;          ;                                            ;
; jtag.bp.DM_DM_altsyncram_component_auto_generated_mgl_prim2_tdo             ; Top                            ; Output Port   ; n/a      ;                                            ;
;                                                                             ;                                ;               ;          ;                                            ;
; jtag.bp.DM_DM_altsyncram_component_auto_generated_mgl_prim2_usr1            ; Top                            ; Input Port    ; n/a      ;                                            ;
;                                                                             ;                                ;               ;          ;                                            ;
; pre_syn.bp.PORT_KYB_port_service                                            ; Top                            ; Output Port   ; n/a      ;                                            ;
;                                                                             ;                                ;               ;          ;                                            ;
; pre_syn.bp.PORT_KYB_readByte                                                ; Top                            ; Output Port   ; n/a      ;                                            ;
;                                                                             ;                                ;               ;          ;                                            ;
; pre_syn.bp.PORT_KYB_state.DATA                                              ; Top                            ; Output Port   ; n/a      ;                                            ;
;                                                                             ;                                ;               ;          ;                                            ;
; pre_syn.bp.PORT_KYB_state.IDLE_START                                        ; Top                            ; Output Port   ; n/a      ;                                            ;
;                                                                             ;                                ;               ;          ;                                            ;
; pre_syn.bp.PORT_KYB_state.PARITY                                            ; Top                            ; Output Port   ; n/a      ;                                            ;
;                                                                             ;                                ;               ;          ;                                            ;
; pre_syn.bp.PORT_KYB_state.STOP                                              ; Top                            ; Output Port   ; n/a      ;                                            ;
;                                                                             ;                                ;               ;          ;                                            ;
+-----------------------------------------------------------------------------+--------------------------------+---------------+----------+--------------------------------------------+


+--------------------------------------------------------------+
; Partition Merge Resource Usage Summary                       ;
+---------------------------------------------+----------------+
; Resource                                    ; Usage          ;
+---------------------------------------------+----------------+
; Estimate of Logic utilization (ALMs needed) ; 3059           ;
;                                             ;                ;
; Combinational ALUT usage for logic          ; 3865           ;
;     -- 7 input functions                    ; 81             ;
;     -- 6 input functions                    ; 1587           ;
;     -- 5 input functions                    ; 922            ;
;     -- 4 input functions                    ; 552            ;
;     -- <=3 input functions                  ; 723            ;
;                                             ;                ;
; Dedicated logic registers                   ; 2914           ;
;                                             ;                ;
; I/O pins                                    ; 153            ;
; Total MLAB memory bits                      ; 0              ;
; Total block memory bits                     ; 2741248        ;
;                                             ;                ;
; Total DSP Blocks                            ; 5              ;
;                                             ;                ;
; Maximum fan-out node                        ; CLOCK_50~input ;
; Maximum fan-out                             ; 1298           ;
; Total fan-out                               ; 37081          ;
; Average fan-out                             ; 4.96           ;
+---------------------------------------------+----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge RAM Summary                                                                                                                                                                                                                                                                                            ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+-----------------+
; Name                                                                                                                                                                                                  ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size   ; MIF             ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+-----------------+
; VGA_memoryMap:display|MemoryMapped:thing|altsyncram:altsyncram_component|altsyncram_3op2:auto_generated|ALTSYNCRAM                                                                                    ; AUTO ; True Dual Port   ; 4800         ; 16           ; 4800         ; 16           ; 76800  ; videomemory.hex ;
; VGA_memoryMap:display|pixelMap:comb_86|altsyncram:blue_rtl_0|altsyncram_vcn1:auto_generated|ALTSYNCRAM                                                                                                ; AUTO ; Simple Dual Port ; 65536        ; 4            ; 65536        ; 4            ; 262144 ; None            ;
; VGA_memoryMap:display|pixelMap:comb_86|altsyncram:blue_rtl_1|altsyncram_r9q1:auto_generated|ALTSYNCRAM                                                                                                ; AUTO ; Simple Dual Port ; 65536        ; 4            ; 65536        ; 4            ; 262144 ; None            ;
; VGA_memoryMap:display|pixelMap:comb_86|altsyncram:green_rtl_0|altsyncram_vcn1:auto_generated|ALTSYNCRAM                                                                                               ; AUTO ; Simple Dual Port ; 65536        ; 4            ; 65536        ; 4            ; 262144 ; None            ;
; VGA_memoryMap:display|pixelMap:comb_86|altsyncram:green_rtl_1|altsyncram_r9q1:auto_generated|ALTSYNCRAM                                                                                               ; AUTO ; Simple Dual Port ; 65536        ; 4            ; 65536        ; 4            ; 262144 ; None            ;
; VGA_memoryMap:display|pixelMap:comb_86|altsyncram:red_rtl_0|altsyncram_vcn1:auto_generated|ALTSYNCRAM                                                                                                 ; AUTO ; Simple Dual Port ; 65536        ; 4            ; 65536        ; 4            ; 262144 ; None            ;
; VGA_memoryMap:display|pixelMap:comb_86|altsyncram:red_rtl_1|altsyncram_r9q1:auto_generated|ALTSYNCRAM                                                                                                 ; AUTO ; Simple Dual Port ; 65536        ; 4            ; 65536        ; 4            ; 262144 ; None            ;
; internalMemory:DM|dataMemory:DM|altsyncram:altsyncram_component|altsyncram_dur1:auto_generated|altsyncram_5ai2:altsyncram1|ALTSYNCRAM                                                                 ; AUTO ; True Dual Port   ; 32768        ; 16           ; 32768        ; 16           ; 524288 ; dataSegment.hex ;
; programMemory:PM|altsyncram:altsyncram_component|altsyncram_68h1:auto_generated|ALTSYNCRAM                                                                                                            ; AUTO ; ROM              ; 16384        ; 32           ; --           ; --           ; 524288 ; program.hex     ;
; ps2Keyboard:PORT_KYB|fifoBuffer:fifoBuffer_inst|dcfifo:dcfifo_component|dcfifo_hrk1:auto_generated|altsyncram_bfa1:fifo_ram|ALTSYNCRAM                                                                ; AUTO ; Simple Dual Port ; 256          ; 8            ; 256          ; 8            ; 2048   ; None            ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_nh84:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 4096         ; 18           ; 4096         ; 18           ; 73728  ; None            ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+-----------------+


+-----------------------------------------------+
; Partition Merge DSP Block Usage Summary       ;
+---------------------------------+-------------+
; Statistic                       ; Number Used ;
+---------------------------------+-------------+
; Independent 18x18 plus 36       ; 1           ;
; Sum of two 18x18                ; 4           ;
; Total number of DSP blocks      ; 5           ;
;                                 ;             ;
; Fixed Point Unsigned Multiplier ; 9           ;
+---------------------------------+-------------+


+--------------------------+
; Partition Merge Messages ;
+--------------------------+
Warning (125092): Tcl Script File instructionDecoder.qip not found
    Info (125063): set_global_assignment -name QIP_FILE instructionDecoder.qip
Info: *******************************************************************
Info: Running Quartus Prime Partition Merge
    Info: Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition
    Info: Processing started: Tue Aug 28 06:47:08 2018
Info: Command: quartus_cdb --read_settings_files=off --write_settings_files=off computer -c computer --merge=on
Info (35007): Using synthesis netlist for partition "Top"
Info (35007): Using synthesis netlist for partition "sld_hub:auto_hub"
Info (35007): Using synthesis netlist for partition "sld_signaltap:auto_signaltap_0"
Critical Warning (35025): Partially connected in-system debug instance "auto_signaltap_0" to 81 of its 84 required data inputs, trigger inputs, acquisition clocks, and dynamic pins.  There were 0 illegal, 0 inaccessible, and 3 missing sources or connections.
Info (35002): Resolved and merged 3 partition(s)
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 9 node(s), including 0 DDIO, 0 PLL, 0 transceiver and 0 LCELL
Critical Warning (138067): Current license file does not support incremental compilation. The Quartus Prime software removes all the user-specified design partitions in the design automatically.
Warning (21074): Design contains 5 input pin(s) that do not drive logic
    Warning (15610): No output dependent on input pin "AUD_ADCDAT" File: G:/Programs/altera/12.1sp1/projects/computer/computer.v Line: 9
    Warning (15610): No output dependent on input pin "CLOCK2_50" File: G:/Programs/altera/12.1sp1/projects/computer/computer.v Line: 17
    Warning (15610): No output dependent on input pin "CLOCK3_50" File: G:/Programs/altera/12.1sp1/projects/computer/computer.v Line: 18
    Warning (15610): No output dependent on input pin "CLOCK4_50" File: G:/Programs/altera/12.1sp1/projects/computer/computer.v Line: 19
    Warning (15610): No output dependent on input pin "IRDA_RXD" File: G:/Programs/altera/12.1sp1/projects/computer/computer.v Line: 48
Info (21057): Implemented 6765 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 24 input pins
    Info (21059): Implemented 109 output pins
    Info (21060): Implemented 24 bidirectional pins
    Info (21061): Implemented 6244 logic cells
    Info (21064): Implemented 358 RAM segments
    Info (21062): Implemented 5 DSP elements
Info: Quartus Prime Partition Merge was successful. 0 errors, 9 warnings
    Info: Peak virtual memory: 4812 megabytes
    Info: Processing ended: Tue Aug 28 06:47:11 2018
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


