---
title: '\textbf{基于 ThinRouter 的硬件路由器实验与测试平台}'
author: 
- '陈晟祺\ 2020310784'
- '何家傲\ 2020313016'
- '高一川\ 2020210944'
header-includes: |
    \usepackage{titling}
    \setlength{\droptitle}{-5em}
---

## 项目背景

计算机系为本科生开设的《计算机网络原理》课程的硬件实验部分为使用 FPGA 设计硬件路由器，需要基于已有的 ThinRouter 实验板设计实验框架，并对同学们的实现进行功能与性能测试。然而传统的服务器**无法达到小包线速的性能**（4 * 1GbE SFP 双路双工的小包线速高达 5.952 Mpps），专用的高性能网络测试仪**比较昂贵，体积较大，也很难按照实验需求定制**；因此需要使用 FPGA 实现测试平台，以便测试同学们的路由器设计，并呈现测试结果，给出反馈。

## 项目目标

* 基于已有的 ThinRouter 硬件路由器实验版，设计一套实验框架，合理地屏蔽非必要细节，简化同学们的实验流程；
* 基于同样的实验板，在 FPGA 上实现硬件路由器测试逻辑，支持功能与性能测试。功能上，能够检查被测路由器的各个重要组件是否正常工作（如 ARP 查询、核心转发查表逻辑、路由协议）；性能上，能够准确地度量被测路由器在各种情况下（不同协议、不同包大小）的转发速率；
* 基于上述 FPGA 实现，编写相应的运行在实验板 Zynq SoC 上的前端软件，能够直观地反映测试结果、给出测试报告，并给出优化建议。

## 项目难点/创新点

* 基于 FPGA 的硬件路由器实验在属于**全国高校首创**，相应的实验与测试平台设计同样也是创新的工作。
* 在 FPGA 上编写测速逻辑相比实现路由逻辑本身，对于逻辑鲁棒性和性能的要求更高，因此**难度更高**，且工程量较大。
* 使用与学生相同的硬件实验版进行测试替代专有硬件，设备便携、自主可控、成本低；且能够提供直观的结果呈现和良好的用户交互，帮助学生完善自身工作。

## 项目计划

* 10/1 - 10/11：项目调研，需求确定
* 10/12 - 11/8：实验框架与 FPGA 端测速逻辑编写
* 11/9 - 11/29：测速控制软件编写与结果可视化
* 11/30 - 12/20：调试测试、实际应用、文档编写、课程展示

## 预期分工情况

陈晟祺负责 FPGA 相关逻辑编写，高一川负责软件控制逻辑编写，何家傲负责用户界面设计与结果可视化。三人共同完成调试、文档编写与课程展示。
