TimeQuest Timing Analyzer report for cpu_prj
Tue Aug 08 20:06:25 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'clk'
 27. Slow 1200mV 0C Model Hold: 'clk'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Report
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'clk'
 40. Fast 1200mV 0C Model Hold: 'clk'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Signal Integrity Metrics (Slow 1200mv 0c Model)
 55. Signal Integrity Metrics (Slow 1200mv 85c Model)
 56. Signal Integrity Metrics (Fast 1200mv 0c Model)
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; cpu_prj                                                            ;
; Device Family      ; Cyclone IV E                                                       ;
; Device Name        ; EP4CE10F17C8                                                       ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Enabled                                                            ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 20          ;
; Maximum allowed            ; 14          ;
;                            ;             ;
; Average used               ; 2.25        ;
; Maximum used               ; 14          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-3         ;  50.0%      ;
;     Processor 4            ;  25.0%      ;
;     Processors 5-14        ; < 0.1%      ;
;     Processors 15-20       ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 34.12 MHz ; 34.12 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+---------+-------------------+
; Clock ; Slack   ; End Point TNS     ;
+-------+---------+-------------------+
; clk   ; -28.309 ; -45052.521        ;
+-------+---------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.433 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.201 ; -4320.393                        ;
+-------+--------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                                                                   ;
+---------+--------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                          ; To Node                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -28.309 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a5~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.270      ; 29.627     ;
; -28.272 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a11~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.250      ; 29.570     ;
; -28.270 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a21~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.268      ; 29.586     ;
; -28.270 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; uart:u_uart|rd_data_o[3]                                                                        ; clk          ; clk         ; 1.000        ; -0.082     ; 29.189     ;
; -28.263 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a5~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.236      ; 29.547     ;
; -28.226 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a11~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.216      ; 29.490     ;
; -28.212 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a21~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.246      ; 29.506     ;
; -28.212 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[0] ; uart:u_uart|rd_data_o[3]                                                                        ; clk          ; clk         ; 1.000        ; -0.104     ; 29.109     ;
; -28.212 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a6~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.243      ; 29.503     ;
; -28.203 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a4~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.257      ; 29.508     ;
; -28.164 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a17~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.255      ; 29.467     ;
; -28.154 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a6~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.221      ; 29.423     ;
; -28.145 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a4~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.235      ; 29.428     ;
; -28.133 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a5~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.268      ; 29.449     ;
; -28.130 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; uart:u_uart|rd_data_o[11]                                                                       ; clk          ; clk         ; 1.000        ; -0.063     ; 29.068     ;
; -28.130 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; uart:u_uart|rd_data_o[15]                                                                       ; clk          ; clk         ; 1.000        ; -0.063     ; 29.068     ;
; -28.121 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a5~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.236      ; 29.405     ;
; -28.118 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a17~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.221      ; 29.387     ;
; -28.111 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; uart:u_uart|rd_data_o[5]                                                                        ; clk          ; clk         ; 1.000        ; -0.080     ; 29.032     ;
; -28.111 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; uart:u_uart|rd_data_o[12]                                                                       ; clk          ; clk         ; 1.000        ; -0.080     ; 29.032     ;
; -28.111 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; uart:u_uart|rd_data_o[8]                                                                        ; clk          ; clk         ; 1.000        ; -0.080     ; 29.032     ;
; -28.111 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; uart:u_uart|rd_data_o[4]                                                                        ; clk          ; clk         ; 1.000        ; -0.080     ; 29.032     ;
; -28.111 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; uart:u_uart|rd_data_o[7]                                                                        ; clk          ; clk         ; 1.000        ; -0.080     ; 29.032     ;
; -28.096 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a11~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.248      ; 29.392     ;
; -28.084 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a11~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.216      ; 29.348     ;
; -28.082 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a21~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.278      ; 29.408     ;
; -28.082 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; uart:u_uart|rd_data_o[3]                                                                        ; clk          ; clk         ; 1.000        ; -0.072     ; 29.011     ;
; -28.077 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a29~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.256      ; 29.381     ;
; -28.072 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[0] ; uart:u_uart|rd_data_o[11]                                                                       ; clk          ; clk         ; 1.000        ; -0.085     ; 28.988     ;
; -28.072 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[0] ; uart:u_uart|rd_data_o[15]                                                                       ; clk          ; clk         ; 1.000        ; -0.085     ; 28.988     ;
; -28.070 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a21~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.246      ; 29.364     ;
; -28.070 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; uart:u_uart|rd_data_o[3]                                                                        ; clk          ; clk         ; 1.000        ; -0.104     ; 28.967     ;
; -28.053 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[0] ; uart:u_uart|rd_data_o[5]                                                                        ; clk          ; clk         ; 1.000        ; -0.102     ; 28.952     ;
; -28.053 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[0] ; uart:u_uart|rd_data_o[12]                                                                       ; clk          ; clk         ; 1.000        ; -0.102     ; 28.952     ;
; -28.053 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[0] ; uart:u_uart|rd_data_o[8]                                                                        ; clk          ; clk         ; 1.000        ; -0.102     ; 28.952     ;
; -28.053 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[0] ; uart:u_uart|rd_data_o[4]                                                                        ; clk          ; clk         ; 1.000        ; -0.102     ; 28.952     ;
; -28.053 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[0] ; uart:u_uart|rd_data_o[7]                                                                        ; clk          ; clk         ; 1.000        ; -0.102     ; 28.952     ;
; -28.045 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[6] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a5~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.268      ; 29.361     ;
; -28.024 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a6~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.253      ; 29.325     ;
; -28.019 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a29~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.234      ; 29.301     ;
; -28.019 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a19~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.243      ; 29.310     ;
; -28.018 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a25~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.255      ; 29.321     ;
; -28.015 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a4~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.267      ; 29.330     ;
; -28.012 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a6~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.221      ; 29.281     ;
; -28.008 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[6] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a11~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.248      ; 29.304     ;
; -28.006 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[6] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a21~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.266      ; 29.320     ;
; -28.006 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[6] ; uart:u_uart|rd_data_o[3]                                                                        ; clk          ; clk         ; 1.000        ; -0.084     ; 28.923     ;
; -28.004 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[5] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a5~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.270      ; 29.322     ;
; -28.003 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a4~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.235      ; 29.286     ;
; -27.991 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[1] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a5~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.236      ; 29.275     ;
; -27.988 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a17~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.253      ; 29.289     ;
; -27.983 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a2~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.250      ; 29.281     ;
; -27.982 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a5~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.239      ; 29.269     ;
; -27.976 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a17~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.221      ; 29.245     ;
; -27.967 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[5] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a11~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.250      ; 29.265     ;
; -27.965 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[5] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a21~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.268      ; 29.281     ;
; -27.965 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[5] ; uart:u_uart|rd_data_o[3]                                                                        ; clk          ; clk         ; 1.000        ; -0.082     ; 28.884     ;
; -27.961 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a19~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.221      ; 29.230     ;
; -27.960 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a25~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.233      ; 29.241     ;
; -27.954 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[1] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a11~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.216      ; 29.218     ;
; -27.948 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[6] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a6~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.241      ; 29.237     ;
; -27.945 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a11~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.219      ; 29.212     ;
; -27.942 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; uart:u_uart|rd_data_o[11]                                                                       ; clk          ; clk         ; 1.000        ; -0.053     ; 28.890     ;
; -27.942 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; uart:u_uart|rd_data_o[15]                                                                       ; clk          ; clk         ; 1.000        ; -0.053     ; 28.890     ;
; -27.940 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[1] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a21~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.246      ; 29.234     ;
; -27.940 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[1] ; uart:u_uart|rd_data_o[3]                                                                        ; clk          ; clk         ; 1.000        ; -0.104     ; 28.837     ;
; -27.939 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[6] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a4~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.255      ; 29.242     ;
; -27.937 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a2~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.216      ; 29.201     ;
; -27.931 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a21~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.249      ; 29.228     ;
; -27.931 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; uart:u_uart|rd_data_o[3]                                                                        ; clk          ; clk         ; 1.000        ; -0.101     ; 28.831     ;
; -27.930 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; uart:u_uart|rd_data_o[11]                                                                       ; clk          ; clk         ; 1.000        ; -0.085     ; 28.846     ;
; -27.930 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; uart:u_uart|rd_data_o[15]                                                                       ; clk          ; clk         ; 1.000        ; -0.085     ; 28.846     ;
; -27.923 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; uart:u_uart|rd_data_o[5]                                                                        ; clk          ; clk         ; 1.000        ; -0.070     ; 28.854     ;
; -27.923 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; uart:u_uart|rd_data_o[12]                                                                       ; clk          ; clk         ; 1.000        ; -0.070     ; 28.854     ;
; -27.923 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; uart:u_uart|rd_data_o[8]                                                                        ; clk          ; clk         ; 1.000        ; -0.070     ; 28.854     ;
; -27.923 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; uart:u_uart|rd_data_o[4]                                                                        ; clk          ; clk         ; 1.000        ; -0.070     ; 28.854     ;
; -27.923 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; uart:u_uart|rd_data_o[7]                                                                        ; clk          ; clk         ; 1.000        ; -0.070     ; 28.854     ;
; -27.917 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; timer:u_timer|rd_data_o[21]                                                                     ; clk          ; clk         ; 1.000        ; -0.063     ; 28.855     ;
; -27.917 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; timer:u_timer|rd_data_o[22]                                                                     ; clk          ; clk         ; 1.000        ; -0.063     ; 28.855     ;
; -27.917 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; timer:u_timer|rd_data_o[19]                                                                     ; clk          ; clk         ; 1.000        ; -0.063     ; 28.855     ;
; -27.917 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; timer:u_timer|rd_data_o[20]                                                                     ; clk          ; clk         ; 1.000        ; -0.063     ; 28.855     ;
; -27.911 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; uart:u_uart|rd_data_o[5]                                                                        ; clk          ; clk         ; 1.000        ; -0.102     ; 28.810     ;
; -27.911 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; uart:u_uart|rd_data_o[12]                                                                       ; clk          ; clk         ; 1.000        ; -0.102     ; 28.810     ;
; -27.911 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; uart:u_uart|rd_data_o[8]                                                                        ; clk          ; clk         ; 1.000        ; -0.102     ; 28.810     ;
; -27.911 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; uart:u_uart|rd_data_o[4]                                                                        ; clk          ; clk         ; 1.000        ; -0.102     ; 28.810     ;
; -27.911 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; uart:u_uart|rd_data_o[7]                                                                        ; clk          ; clk         ; 1.000        ; -0.102     ; 28.810     ;
; -27.910 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; timer:u_timer|rd_data_o[11]                                                                     ; clk          ; clk         ; 1.000        ; -0.069     ; 28.842     ;
; -27.910 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; timer:u_timer|rd_data_o[12]                                                                     ; clk          ; clk         ; 1.000        ; -0.069     ; 28.842     ;
; -27.910 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; timer:u_timer|rd_data_o[16]                                                                     ; clk          ; clk         ; 1.000        ; -0.069     ; 28.842     ;
; -27.910 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; timer:u_timer|rd_data_o[7]                                                                      ; clk          ; clk         ; 1.000        ; -0.069     ; 28.842     ;
; -27.908 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[4] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a5~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.239      ; 29.195     ;
; -27.907 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[5] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a6~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.243      ; 29.198     ;
; -27.900 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; timer:u_timer|rd_data_o[17]                                                                     ; clk          ; clk         ; 1.000        ; -0.067     ; 28.834     ;
; -27.900 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; timer:u_timer|rd_data_o[0]                                                                      ; clk          ; clk         ; 1.000        ; -0.067     ; 28.834     ;
; -27.900 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; timer:u_timer|rd_data_o[2]                                                                      ; clk          ; clk         ; 1.000        ; -0.067     ; 28.834     ;
; -27.900 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[6] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a17~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.253      ; 29.201     ;
; -27.898 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[5] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a4~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.257      ; 29.203     ;
; -27.890 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; timer:u_timer|rd_data_o[25]                                                                     ; clk          ; clk         ; 1.000        ; -0.067     ; 28.824     ;
; -27.890 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; timer:u_timer|rd_data_o[23]                                                                     ; clk          ; clk         ; 1.000        ; -0.067     ; 28.824     ;
; -27.890 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; timer:u_timer|rd_data_o[1]                                                                      ; clk          ; clk         ; 1.000        ; -0.067     ; 28.824     ;
+---------+--------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                       ;
+-------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                   ; To Node                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.433 ; gpio:u_gpio|gpio_data[12]                                   ; gpio:u_gpio|gpio_data[12]                                   ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; gpio:u_gpio|gpio_ctrl[30]                                   ; gpio:u_gpio|gpio_ctrl[30]                                   ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; gpio:u_gpio|gpio_data[30]                                   ; gpio:u_gpio|gpio_data[30]                                   ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; gpio:u_gpio|gpio_ctrl[0]                                    ; gpio:u_gpio|gpio_ctrl[0]                                    ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; gpio:u_gpio|gpio_data[16]                                   ; gpio:u_gpio|gpio_data[16]                                   ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; gpio:u_gpio|gpio_data[15]                                   ; gpio:u_gpio|gpio_data[15]                                   ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; gpio:u_gpio|gpio_ctrl[3]                                    ; gpio:u_gpio|gpio_ctrl[3]                                    ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.434 ; timer:u_timer|timer_ctrl[5]                                 ; timer:u_timer|timer_ctrl[5]                                 ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; gpio:u_gpio|gpio_ctrl[21]                                   ; gpio:u_gpio|gpio_ctrl[21]                                   ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; gpio:u_gpio|gpio_ctrl[22]                                   ; gpio:u_gpio|gpio_ctrl[22]                                   ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; gpio:u_gpio|gpio_ctrl[11]                                   ; gpio:u_gpio|gpio_ctrl[11]                                   ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; gpio:u_gpio|gpio_data[11]                                   ; gpio:u_gpio|gpio_data[11]                                   ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; gpio:u_gpio|gpio_ctrl[14]                                   ; gpio:u_gpio|gpio_ctrl[14]                                   ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; gpio:u_gpio|gpio_data[14]                                   ; gpio:u_gpio|gpio_data[14]                                   ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.435 ; gpio:u_gpio|gpio_ctrl[19]                                   ; gpio:u_gpio|gpio_ctrl[19]                                   ; clk          ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; gpio:u_gpio|gpio_data[19]                                   ; gpio:u_gpio|gpio_data[19]                                   ; clk          ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; gpio:u_gpio|gpio_ctrl[27]                                   ; gpio:u_gpio|gpio_ctrl[27]                                   ; clk          ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; gpio:u_gpio|gpio_data[27]                                   ; gpio:u_gpio|gpio_data[27]                                   ; clk          ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; gpio:u_gpio|gpio_data[28]                                   ; gpio:u_gpio|gpio_data[28]                                   ; clk          ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; gpio:u_gpio|gpio_ctrl[28]                                   ; gpio:u_gpio|gpio_ctrl[28]                                   ; clk          ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; gpio:u_gpio|gpio_ctrl[23]                                   ; gpio:u_gpio|gpio_ctrl[23]                                   ; clk          ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; timer:u_timer|timer_ctrl[25]                                ; timer:u_timer|timer_ctrl[25]                                ; clk          ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; timer:u_timer|timer_evalue[31]                              ; timer:u_timer|timer_evalue[31]                              ; clk          ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; timer:u_timer|timer_ctrl[19]                                ; timer:u_timer|timer_ctrl[19]                                ; clk          ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; timer:u_timer|timer_ctrl[27]                                ; timer:u_timer|timer_ctrl[27]                                ; clk          ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; gpio:u_gpio|gpio_data[5]                                    ; gpio:u_gpio|gpio_data[5]                                    ; clk          ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; gpio:u_gpio|gpio_data[24]                                   ; gpio:u_gpio|gpio_data[24]                                   ; clk          ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; gpio:u_gpio|gpio_ctrl[8]                                    ; gpio:u_gpio|gpio_ctrl[8]                                    ; clk          ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; gpio:u_gpio|gpio_data[8]                                    ; gpio:u_gpio|gpio_data[8]                                    ; clk          ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; gpio:u_gpio|gpio_ctrl[4]                                    ; gpio:u_gpio|gpio_ctrl[4]                                    ; clk          ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; gpio:u_gpio|gpio_data[4]                                    ; gpio:u_gpio|gpio_data[4]                                    ; clk          ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; timer:u_timer|timer_ctrl[4]                                 ; timer:u_timer|timer_ctrl[4]                                 ; clk          ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; gpio:u_gpio|gpio_ctrl[29]                                   ; gpio:u_gpio|gpio_ctrl[29]                                   ; clk          ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; timer:u_timer|timer_ctrl[6]                                 ; timer:u_timer|timer_ctrl[6]                                 ; clk          ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; gpio:u_gpio|gpio_ctrl[6]                                    ; gpio:u_gpio|gpio_ctrl[6]                                    ; clk          ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; timer:u_timer|timer_ctrl[3]                                 ; timer:u_timer|timer_ctrl[3]                                 ; clk          ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.452 ; uart:u_uart|uart_tx_state.BEGIN                             ; uart:u_uart|uart_tx_state.BEGIN                             ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart:u_uart|uart_tx_state.TX_BYTE                           ; uart:u_uart|uart_tx_state.TX_BYTE                           ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart:u_uart|tx_bit_cnt[0]                                   ; uart:u_uart|tx_bit_cnt[0]                                   ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart:u_uart|tx_bit_cnt[1]                                   ; uart:u_uart|tx_bit_cnt[1]                                   ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart:u_uart|tx_bit_cnt[2]                                   ; uart:u_uart|tx_bit_cnt[2]                                   ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart:u_uart|uart_tx_state.END                               ; uart:u_uart|uart_tx_state.END                               ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; gpio:u_gpio|gpio_data[6]                                    ; gpio:u_gpio|gpio_data[6]                                    ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart:u_uart|tx_data_rd                                      ; uart:u_uart|tx_data_rd                                      ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart:u_uart|uart_tx_state.IDLE                              ; uart:u_uart|uart_tx_state.IDLE                              ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.453 ; uart_debug:u_uart_debug|uart_state.BEGIN                    ; uart_debug:u_uart_debug|uart_state.BEGIN                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_debug:u_uart_debug|uart_state.SEND_BYTE                ; uart_debug:u_uart_debug|uart_state.SEND_BYTE                ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_debug:u_uart_debug|bit_cnt[1]                          ; uart_debug:u_uart_debug|bit_cnt[1]                          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_debug:u_uart_debug|bit_cnt[3]                          ; uart_debug:u_uart_debug|bit_cnt[3]                          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_debug:u_uart_debug|uart_state.END                      ; uart_debug:u_uart_debug|uart_state.END                      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_debug:u_uart_debug|byte_cnt[1]                         ; uart_debug:u_uart_debug|byte_cnt[1]                         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_debug:u_uart_debug|byte_cnt[2]                         ; uart_debug:u_uart_debug|byte_cnt[2]                         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_debug:u_uart_debug|byte_cnt[0]                         ; uart_debug:u_uart_debug|byte_cnt[0]                         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:u_uart|rx_bit_cnt[2]                                   ; uart:u_uart|rx_bit_cnt[2]                                   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:u_uart|rx_bit_cnt[3]                                   ; uart:u_uart|rx_bit_cnt[3]                                   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:u_uart|uart_rx_state.END                               ; uart:u_uart|uart_rx_state.END                               ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:u_uart|uart_rx_data_buf_temp[5]                        ; uart:u_uart|uart_rx_data_buf_temp[5]                        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:u_uart|uart_rx_data_buf_temp[13]                       ; uart:u_uart|uart_rx_data_buf_temp[13]                       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; gpio:u_gpio|gpio_ctrl[13]                                   ; gpio:u_gpio|gpio_ctrl[13]                                   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; gpio:u_gpio|gpio_data[13]                                   ; gpio:u_gpio|gpio_data[13]                                   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[0]   ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[0]   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; gpio:u_gpio|gpio_ctrl[31]                                   ; gpio:u_gpio|gpio_ctrl[31]                                   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; gpio:u_gpio|gpio_data[31]                                   ; gpio:u_gpio|gpio_data[31]                                   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; gpio:u_gpio|gpio_data[17]                                   ; gpio:u_gpio|gpio_data[17]                                   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; gpio:u_gpio|gpio_data[20]                                   ; gpio:u_gpio|gpio_data[20]                                   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; gpio:u_gpio|gpio_ctrl[20]                                   ; gpio:u_gpio|gpio_ctrl[20]                                   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:u_uart|uart_rx_data_buf_temp[12]                       ; uart:u_uart|uart_rx_data_buf_temp[12]                       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:u_uart|uart_rx_data_buf_temp[11]                       ; uart:u_uart|uart_rx_data_buf_temp[11]                       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:u_uart|uart_rx_data_buf_temp[14]                       ; uart:u_uart|uart_rx_data_buf_temp[14]                       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; gpio:u_gpio|gpio_data[9]                                    ; gpio:u_gpio|gpio_data[9]                                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; gpio:u_gpio|gpio_ctrl[9]                                    ; gpio:u_gpio|gpio_ctrl[9]                                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:u_uart|uart_rx_data_buf_temp[9]                        ; uart:u_uart|uart_rx_data_buf_temp[9]                        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:u_uart|uart_rx_data_buf_temp[4]                        ; uart:u_uart|uart_rx_data_buf_temp[4]                        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:u_uart|uart_rx_data_buf_temp[2]                        ; uart:u_uart|uart_rx_data_buf_temp[2]                        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; gpio:u_gpio|gpio_ctrl[2]                                    ; gpio:u_gpio|gpio_ctrl[2]                                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:u_uart|uart_rx_data_buf_temp[10]                       ; uart:u_uart|uart_rx_data_buf_temp[10]                       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; gpio:u_gpio|gpio_data[10]                                   ; gpio:u_gpio|gpio_data[10]                                   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:u_uart|uart_rx_data_buf_temp[15]                       ; uart:u_uart|uart_rx_data_buf_temp[15]                       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:u_uart|uart_rx_data_buf_temp[7]                        ; uart:u_uart|uart_rx_data_buf_temp[7]                        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; gpio:u_gpio|gpio_ctrl[26]                                   ; gpio:u_gpio|gpio_ctrl[26]                                   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:u_uart|uart_rx_data_buf_temp[1]                        ; uart:u_uart|uart_rx_data_buf_temp[1]                        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:u_uart|tx_bit_cnt[3]                                   ; uart:u_uart|tx_bit_cnt[3]                                   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:u_uart|uart_rx_data_buf_temp[6]                        ; uart:u_uart|uart_rx_data_buf_temp[6]                        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:u_uart|uart_rx_data_buf_temp[3]                        ; uart:u_uart|uart_rx_data_buf_temp[3]                        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_state.BUSY ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_state.BUSY ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_busy_o     ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_busy_o     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; timer:u_timer|timer_ctrl[11]                                ; timer:u_timer|timer_ctrl[11]                                ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; gpio:u_gpio|gpio_ctrl[25]                                   ; gpio:u_gpio|gpio_ctrl[25]                                   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; gpio:u_gpio|gpio_data[25]                                   ; gpio:u_gpio|gpio_data[25]                                   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; timer:u_timer|timer_ctrl[18]                                ; timer:u_timer|timer_ctrl[18]                                ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; timer:u_timer|timer_ctrl[13]                                ; timer:u_timer|timer_ctrl[13]                                ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; gpio:u_gpio|gpio_data[21]                                   ; gpio:u_gpio|gpio_data[21]                                   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; timer:u_timer|timer_ctrl[21]                                ; timer:u_timer|timer_ctrl[21]                                ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; gpio:u_gpio|gpio_data[22]                                   ; gpio:u_gpio|gpio_data[22]                                   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; timer:u_timer|timer_ctrl[22]                                ; timer:u_timer|timer_ctrl[22]                                ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; timer:u_timer|timer_ctrl[31]                                ; timer:u_timer|timer_ctrl[31]                                ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; gpio:u_gpio|gpio_ctrl[17]                                   ; gpio:u_gpio|gpio_ctrl[17]                                   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; timer:u_timer|timer_ctrl[17]                                ; timer:u_timer|timer_ctrl[17]                                ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; timer:u_timer|timer_ctrl[20]                                ; timer:u_timer|timer_ctrl[20]                                ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; timer:u_timer|timer_ctrl[12]                                ; timer:u_timer|timer_ctrl[12]                                ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
+-------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                                                           ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                          ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a0~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a0~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a16~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a16~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a17~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a17~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a17~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a17~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a19~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a19~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a19~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a19~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a23~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a23~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a23~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a23~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a4~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a4~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a4~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a4~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a6~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a6~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a6~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a6~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a7~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a7~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a7~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a7~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a0~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a0~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a11~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a11~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a11~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a11~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a16~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a16~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a17~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a17~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a17~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a17~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a19~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a19~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a19~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a19~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a21~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a21~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a21~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a21~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a23~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a23~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a23~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a23~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a25~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a25~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a25~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a25~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a28~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a28~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a28~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a28~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a29~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a29~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a29~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a29~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a2~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a2~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a2~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a2~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a4~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a4~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a4~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a4~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a5~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a5~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a5~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a5~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a6~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a6~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a6~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a6~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a7~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a7~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a7~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a7~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a9~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a9~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a9~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a9~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a0~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a0~portb_address_reg0  ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; rst_n          ; clk        ; 4.475 ; 4.440 ; Rise       ; clk             ;
; uart_debug_pin ; clk        ; 2.878 ; 2.932 ; Rise       ; clk             ;
; uart_rx        ; clk        ; 3.275 ; 3.588 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; rst_n          ; clk        ; 0.539  ; 0.437  ; Rise       ; clk             ;
; uart_debug_pin ; clk        ; -0.183 ; -0.270 ; Rise       ; clk             ;
; uart_rx        ; clk        ; -2.774 ; -3.075 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; gpio_pins[*]  ; clk        ; 9.464 ; 9.724 ; Rise       ; clk             ;
;  gpio_pins[0] ; clk        ; 9.464 ; 9.724 ; Rise       ; clk             ;
;  gpio_pins[1] ; clk        ; 8.910 ; 9.134 ; Rise       ; clk             ;
;  gpio_pins[2] ; clk        ; 9.216 ; 9.382 ; Rise       ; clk             ;
;  gpio_pins[3] ; clk        ; 8.838 ; 8.972 ; Rise       ; clk             ;
; uart_tx       ; clk        ; 8.178 ; 8.297 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; gpio_pins[*]  ; clk        ; 8.522 ; 8.653 ; Rise       ; clk             ;
;  gpio_pins[0] ; clk        ; 9.122 ; 9.374 ; Rise       ; clk             ;
;  gpio_pins[1] ; clk        ; 8.592 ; 8.809 ; Rise       ; clk             ;
;  gpio_pins[2] ; clk        ; 8.884 ; 9.046 ; Rise       ; clk             ;
;  gpio_pins[3] ; clk        ; 8.522 ; 8.653 ; Rise       ; clk             ;
; uart_tx       ; clk        ; 7.888 ; 8.004 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary              ;
+----------+-----------------+------------+------+
; Fmax     ; Restricted Fmax ; Clock Name ; Note ;
+----------+-----------------+------------+------+
; 37.3 MHz ; 37.3 MHz        ; clk        ;      ;
+----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+---------+------------------+
; Clock ; Slack   ; End Point TNS    ;
+-------+---------+------------------+
; clk   ; -25.807 ; -41577.592       ;
+-------+---------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.382 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.201 ; -4320.393                       ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                    ;
+---------+--------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                          ; To Node                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -25.807 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a5~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.240      ; 27.086     ;
; -25.770 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a21~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.236      ; 27.045     ;
; -25.765 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; uart:u_uart|rd_data_o[3]                                                                        ; clk          ; clk         ; 1.000        ; -0.071     ; 26.696     ;
; -25.752 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a11~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.224      ; 27.015     ;
; -25.740 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a5~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.210      ; 26.989     ;
; -25.693 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a21~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.216      ; 26.948     ;
; -25.688 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[0] ; uart:u_uart|rd_data_o[3]                                                                        ; clk          ; clk         ; 1.000        ; -0.091     ; 26.599     ;
; -25.685 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a11~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.194      ; 26.918     ;
; -25.682 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a6~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.219      ; 26.940     ;
; -25.677 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a4~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.229      ; 26.945     ;
; -25.644 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a5~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.237      ; 26.920     ;
; -25.630 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a17~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.226      ; 26.895     ;
; -25.622 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[5] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a5~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.240      ; 26.901     ;
; -25.618 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a5~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.210      ; 26.867     ;
; -25.605 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a6~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.199      ; 26.843     ;
; -25.600 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a4~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.209      ; 26.848     ;
; -25.597 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a21~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.243      ; 26.879     ;
; -25.597 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[3]       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a5~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.237      ; 26.873     ;
; -25.592 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; uart:u_uart|rd_data_o[3]                                                                        ; clk          ; clk         ; 1.000        ; -0.064     ; 26.530     ;
; -25.589 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a11~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.221      ; 26.849     ;
; -25.586 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[6] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a5~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.237      ; 26.862     ;
; -25.585 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[5] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a21~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.236      ; 26.860     ;
; -25.580 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[5] ; uart:u_uart|rd_data_o[3]                                                                        ; clk          ; clk         ; 1.000        ; -0.071     ; 26.511     ;
; -25.571 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a21~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.216      ; 26.826     ;
; -25.567 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[5] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a11~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.224      ; 26.830     ;
; -25.566 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; uart:u_uart|rd_data_o[3]                                                                        ; clk          ; clk         ; 1.000        ; -0.091     ; 26.477     ;
; -25.563 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a17~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.196      ; 26.798     ;
; -25.563 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a11~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.194      ; 26.796     ;
; -25.560 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[3]       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a21~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.233      ; 26.832     ;
; -25.558 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a29~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.228      ; 26.825     ;
; -25.555 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[3]       ; uart:u_uart|rd_data_o[3]                                                                        ; clk          ; clk         ; 1.000        ; -0.074     ; 26.483     ;
; -25.549 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[6] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a21~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.233      ; 26.821     ;
; -25.544 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[6] ; uart:u_uart|rd_data_o[3]                                                                        ; clk          ; clk         ; 1.000        ; -0.074     ; 26.472     ;
; -25.542 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[3]       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a11~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.221      ; 26.802     ;
; -25.531 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[6] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a11~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.221      ; 26.791     ;
; -25.530 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a25~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.224      ; 26.793     ;
; -25.512 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a5~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.211      ; 26.762     ;
; -25.511 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; uart:u_uart|rd_data_o[11]                                                                       ; clk          ; clk         ; 1.000        ; -0.055     ; 26.458     ;
; -25.511 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; uart:u_uart|rd_data_o[15]                                                                       ; clk          ; clk         ; 1.000        ; -0.055     ; 26.458     ;
; -25.509 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a6~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.226      ; 26.774     ;
; -25.509 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a19~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.218      ; 26.766     ;
; -25.504 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a4~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.236      ; 26.779     ;
; -25.504 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; uart:u_uart|rd_data_o[5]                                                                        ; clk          ; clk         ; 1.000        ; -0.068     ; 26.438     ;
; -25.504 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; uart:u_uart|rd_data_o[12]                                                                       ; clk          ; clk         ; 1.000        ; -0.068     ; 26.438     ;
; -25.504 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; uart:u_uart|rd_data_o[8]                                                                        ; clk          ; clk         ; 1.000        ; -0.068     ; 26.438     ;
; -25.504 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; uart:u_uart|rd_data_o[4]                                                                        ; clk          ; clk         ; 1.000        ; -0.068     ; 26.438     ;
; -25.504 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; uart:u_uart|rd_data_o[7]                                                                        ; clk          ; clk         ; 1.000        ; -0.068     ; 26.438     ;
; -25.501 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[1] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a5~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.210      ; 26.750     ;
; -25.497 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[5] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a6~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.219      ; 26.755     ;
; -25.492 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[5] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a4~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.229      ; 26.760     ;
; -25.483 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a6~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.199      ; 26.721     ;
; -25.481 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a29~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.208      ; 26.728     ;
; -25.479 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a2~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.221      ; 26.739     ;
; -25.478 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a4~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.209      ; 26.726     ;
; -25.472 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[3]       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a6~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.216      ; 26.727     ;
; -25.467 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a17~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.223      ; 26.729     ;
; -25.467 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[3]       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a4~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.226      ; 26.732     ;
; -25.465 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a21~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.217      ; 26.721     ;
; -25.461 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[6] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a6~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.216      ; 26.716     ;
; -25.460 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; uart:u_uart|rd_data_o[3]                                                                        ; clk          ; clk         ; 1.000        ; -0.090     ; 26.372     ;
; -25.458 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[7] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a5~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.237      ; 26.734     ;
; -25.457 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a11~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.195      ; 26.691     ;
; -25.456 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[6] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a4~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.226      ; 26.721     ;
; -25.455 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[4] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a5~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.211      ; 26.705     ;
; -25.454 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[1] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a21~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.216      ; 26.709     ;
; -25.453 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a25~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.204      ; 26.696     ;
; -25.449 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[1] ; uart:u_uart|rd_data_o[3]                                                                        ; clk          ; clk         ; 1.000        ; -0.091     ; 26.360     ;
; -25.446 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[1] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a11~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.194      ; 26.679     ;
; -25.445 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[5] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a17~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.226      ; 26.710     ;
; -25.441 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a17~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.196      ; 26.676     ;
; -25.437 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[4]       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a5~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.237      ; 26.713     ;
; -25.434 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[0] ; uart:u_uart|rd_data_o[11]                                                                       ; clk          ; clk         ; 1.000        ; -0.075     ; 26.361     ;
; -25.434 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[0] ; uart:u_uart|rd_data_o[15]                                                                       ; clk          ; clk         ; 1.000        ; -0.075     ; 26.361     ;
; -25.432 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a19~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.198      ; 26.669     ;
; -25.427 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[0] ; uart:u_uart|rd_data_o[5]                                                                        ; clk          ; clk         ; 1.000        ; -0.088     ; 26.341     ;
; -25.427 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[0] ; uart:u_uart|rd_data_o[12]                                                                       ; clk          ; clk         ; 1.000        ; -0.088     ; 26.341     ;
; -25.427 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[0] ; uart:u_uart|rd_data_o[8]                                                                        ; clk          ; clk         ; 1.000        ; -0.088     ; 26.341     ;
; -25.427 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[0] ; uart:u_uart|rd_data_o[4]                                                                        ; clk          ; clk         ; 1.000        ; -0.088     ; 26.341     ;
; -25.427 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[0] ; uart:u_uart|rd_data_o[7]                                                                        ; clk          ; clk         ; 1.000        ; -0.088     ; 26.341     ;
; -25.422 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; timer:u_timer|rd_data_o[21]                                                                     ; clk          ; clk         ; 1.000        ; -0.055     ; 26.369     ;
; -25.422 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; timer:u_timer|rd_data_o[22]                                                                     ; clk          ; clk         ; 1.000        ; -0.055     ; 26.369     ;
; -25.422 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; timer:u_timer|rd_data_o[19]                                                                     ; clk          ; clk         ; 1.000        ; -0.055     ; 26.369     ;
; -25.422 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; timer:u_timer|rd_data_o[20]                                                                     ; clk          ; clk         ; 1.000        ; -0.055     ; 26.369     ;
; -25.421 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[7] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a21~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.233      ; 26.693     ;
; -25.420 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[3]       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a17~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.223      ; 26.682     ;
; -25.416 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[7] ; uart:u_uart|rd_data_o[3]                                                                        ; clk          ; clk         ; 1.000        ; -0.074     ; 26.344     ;
; -25.416 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; uart:u_uart|rd_data_o[25]                                                                       ; clk          ; clk         ; 1.000        ; -0.057     ; 26.361     ;
; -25.416 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; uart:u_uart|rd_data_o[18]                                                                       ; clk          ; clk         ; 1.000        ; -0.057     ; 26.361     ;
; -25.416 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; uart:u_uart|rd_data_o[21]                                                                       ; clk          ; clk         ; 1.000        ; -0.057     ; 26.361     ;
; -25.416 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; uart:u_uart|rd_data_o[22]                                                                       ; clk          ; clk         ; 1.000        ; -0.057     ; 26.361     ;
; -25.416 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; uart:u_uart|rd_data_o[19]                                                                       ; clk          ; clk         ; 1.000        ; -0.057     ; 26.361     ;
; -25.416 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; uart:u_uart|rd_data_o[20]                                                                       ; clk          ; clk         ; 1.000        ; -0.057     ; 26.361     ;
; -25.416 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; uart:u_uart|rd_data_o[29]                                                                       ; clk          ; clk         ; 1.000        ; -0.057     ; 26.361     ;
; -25.412 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a2~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.191      ; 26.642     ;
; -25.412 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; uart:u_uart|rd_data_o[17]                                                                       ; clk          ; clk         ; 1.000        ; -0.058     ; 26.356     ;
; -25.409 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; timer:u_timer|rd_data_o[11]                                                                     ; clk          ; clk         ; 1.000        ; -0.060     ; 26.351     ;
; -25.409 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; timer:u_timer|rd_data_o[12]                                                                     ; clk          ; clk         ; 1.000        ; -0.060     ; 26.351     ;
; -25.409 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; timer:u_timer|rd_data_o[16]                                                                     ; clk          ; clk         ; 1.000        ; -0.060     ; 26.351     ;
; -25.409 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; timer:u_timer|rd_data_o[7]                                                                      ; clk          ; clk         ; 1.000        ; -0.060     ; 26.351     ;
; -25.409 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[6] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a17~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.223      ; 26.671     ;
+---------+--------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                        ;
+-------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                   ; To Node                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.382 ; gpio:u_gpio|gpio_data[12]                                   ; gpio:u_gpio|gpio_data[12]                                   ; clk          ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; gpio:u_gpio|gpio_ctrl[30]                                   ; gpio:u_gpio|gpio_ctrl[30]                                   ; clk          ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; gpio:u_gpio|gpio_data[30]                                   ; gpio:u_gpio|gpio_data[30]                                   ; clk          ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; gpio:u_gpio|gpio_data[15]                                   ; gpio:u_gpio|gpio_data[15]                                   ; clk          ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; gpio:u_gpio|gpio_ctrl[3]                                    ; gpio:u_gpio|gpio_ctrl[3]                                    ; clk          ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.383 ; gpio:u_gpio|gpio_ctrl[0]                                    ; gpio:u_gpio|gpio_ctrl[0]                                    ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; gpio:u_gpio|gpio_data[16]                                   ; gpio:u_gpio|gpio_data[16]                                   ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.384 ; gpio:u_gpio|gpio_ctrl[19]                                   ; gpio:u_gpio|gpio_ctrl[19]                                   ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; gpio:u_gpio|gpio_data[19]                                   ; gpio:u_gpio|gpio_data[19]                                   ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; gpio:u_gpio|gpio_ctrl[27]                                   ; gpio:u_gpio|gpio_ctrl[27]                                   ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; gpio:u_gpio|gpio_data[27]                                   ; gpio:u_gpio|gpio_data[27]                                   ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; gpio:u_gpio|gpio_data[28]                                   ; gpio:u_gpio|gpio_data[28]                                   ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; gpio:u_gpio|gpio_ctrl[28]                                   ; gpio:u_gpio|gpio_ctrl[28]                                   ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; gpio:u_gpio|gpio_ctrl[23]                                   ; gpio:u_gpio|gpio_ctrl[23]                                   ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; timer:u_timer|timer_ctrl[5]                                 ; timer:u_timer|timer_ctrl[5]                                 ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; timer:u_timer|timer_ctrl[25]                                ; timer:u_timer|timer_ctrl[25]                                ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; gpio:u_gpio|gpio_ctrl[21]                                   ; gpio:u_gpio|gpio_ctrl[21]                                   ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; gpio:u_gpio|gpio_ctrl[22]                                   ; gpio:u_gpio|gpio_ctrl[22]                                   ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; gpio:u_gpio|gpio_ctrl[11]                                   ; gpio:u_gpio|gpio_ctrl[11]                                   ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; gpio:u_gpio|gpio_data[11]                                   ; gpio:u_gpio|gpio_data[11]                                   ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; gpio:u_gpio|gpio_ctrl[14]                                   ; gpio:u_gpio|gpio_ctrl[14]                                   ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; gpio:u_gpio|gpio_data[14]                                   ; gpio:u_gpio|gpio_data[14]                                   ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; gpio:u_gpio|gpio_ctrl[29]                                   ; gpio:u_gpio|gpio_ctrl[29]                                   ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.385 ; timer:u_timer|timer_evalue[31]                              ; timer:u_timer|timer_evalue[31]                              ; clk          ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; timer:u_timer|timer_ctrl[19]                                ; timer:u_timer|timer_ctrl[19]                                ; clk          ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; timer:u_timer|timer_ctrl[27]                                ; timer:u_timer|timer_ctrl[27]                                ; clk          ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; gpio:u_gpio|gpio_data[5]                                    ; gpio:u_gpio|gpio_data[5]                                    ; clk          ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; gpio:u_gpio|gpio_data[24]                                   ; gpio:u_gpio|gpio_data[24]                                   ; clk          ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; gpio:u_gpio|gpio_ctrl[8]                                    ; gpio:u_gpio|gpio_ctrl[8]                                    ; clk          ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; gpio:u_gpio|gpio_data[8]                                    ; gpio:u_gpio|gpio_data[8]                                    ; clk          ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; gpio:u_gpio|gpio_ctrl[4]                                    ; gpio:u_gpio|gpio_ctrl[4]                                    ; clk          ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; gpio:u_gpio|gpio_data[4]                                    ; gpio:u_gpio|gpio_data[4]                                    ; clk          ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; timer:u_timer|timer_ctrl[4]                                 ; timer:u_timer|timer_ctrl[4]                                 ; clk          ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; timer:u_timer|timer_ctrl[6]                                 ; timer:u_timer|timer_ctrl[6]                                 ; clk          ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; gpio:u_gpio|gpio_ctrl[6]                                    ; gpio:u_gpio|gpio_ctrl[6]                                    ; clk          ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; timer:u_timer|timer_ctrl[3]                                 ; timer:u_timer|timer_ctrl[3]                                 ; clk          ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.401 ; uart_debug:u_uart_debug|uart_state.BEGIN                    ; uart_debug:u_uart_debug|uart_state.BEGIN                    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_debug:u_uart_debug|uart_state.SEND_BYTE                ; uart_debug:u_uart_debug|uart_state.SEND_BYTE                ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_debug:u_uart_debug|bit_cnt[1]                          ; uart_debug:u_uart_debug|bit_cnt[1]                          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_debug:u_uart_debug|bit_cnt[3]                          ; uart_debug:u_uart_debug|bit_cnt[3]                          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_debug:u_uart_debug|uart_state.END                      ; uart_debug:u_uart_debug|uart_state.END                      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_debug:u_uart_debug|byte_cnt[1]                         ; uart_debug:u_uart_debug|byte_cnt[1]                         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_debug:u_uart_debug|byte_cnt[2]                         ; uart_debug:u_uart_debug|byte_cnt[2]                         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_debug:u_uart_debug|byte_cnt[0]                         ; uart_debug:u_uart_debug|byte_cnt[0]                         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:u_uart|uart_rx_data_buf_temp[5]                        ; uart:u_uart|uart_rx_data_buf_temp[5]                        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:u_uart|uart_rx_data_buf_temp[13]                       ; uart:u_uart|uart_rx_data_buf_temp[13]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[0]   ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[0]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; gpio:u_gpio|gpio_data[17]                                   ; gpio:u_gpio|gpio_data[17]                                   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; gpio:u_gpio|gpio_ctrl[20]                                   ; gpio:u_gpio|gpio_ctrl[20]                                   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:u_uart|uart_rx_data_buf_temp[12]                       ; uart:u_uart|uart_rx_data_buf_temp[12]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:u_uart|uart_rx_data_buf_temp[11]                       ; uart:u_uart|uart_rx_data_buf_temp[11]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:u_uart|uart_rx_data_buf_temp[14]                       ; uart:u_uart|uart_rx_data_buf_temp[14]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:u_uart|uart_rx_data_buf_temp[9]                        ; uart:u_uart|uart_rx_data_buf_temp[9]                        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:u_uart|uart_rx_data_buf_temp[4]                        ; uart:u_uart|uart_rx_data_buf_temp[4]                        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; gpio:u_gpio|gpio_ctrl[2]                                    ; gpio:u_gpio|gpio_ctrl[2]                                    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:u_uart|uart_rx_data_buf_temp[10]                       ; uart:u_uart|uart_rx_data_buf_temp[10]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:u_uart|uart_rx_data_buf_temp[15]                       ; uart:u_uart|uart_rx_data_buf_temp[15]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:u_uart|uart_rx_data_buf_temp[7]                        ; uart:u_uart|uart_rx_data_buf_temp[7]                        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:u_uart|uart_rx_data_buf_temp[1]                        ; uart:u_uart|uart_rx_data_buf_temp[1]                        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:u_uart|uart_tx_state.BEGIN                             ; uart:u_uart|uart_tx_state.BEGIN                             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:u_uart|uart_tx_state.TX_BYTE                           ; uart:u_uart|uart_tx_state.TX_BYTE                           ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:u_uart|tx_bit_cnt[0]                                   ; uart:u_uart|tx_bit_cnt[0]                                   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:u_uart|tx_bit_cnt[1]                                   ; uart:u_uart|tx_bit_cnt[1]                                   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:u_uart|tx_bit_cnt[2]                                   ; uart:u_uart|tx_bit_cnt[2]                                   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:u_uart|uart_tx_state.END                               ; uart:u_uart|uart_tx_state.END                               ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:u_uart|uart_rx_data_buf_temp[6]                        ; uart:u_uart|uart_rx_data_buf_temp[6]                        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:u_uart|uart_rx_data_buf_temp[3]                        ; uart:u_uart|uart_rx_data_buf_temp[3]                        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:u_uart|tx_data_rd                                      ; uart:u_uart|tx_data_rd                                      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:u_uart|uart_tx_state.IDLE                              ; uart:u_uart|uart_tx_state.IDLE                              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_state.BUSY ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_state.BUSY ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_busy_o     ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_busy_o     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; timer:u_timer|timer_ctrl[13]                                ; timer:u_timer|timer_ctrl[13]                                ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; gpio:u_gpio|gpio_data[21]                                   ; gpio:u_gpio|gpio_data[21]                                   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; timer:u_timer|timer_ctrl[22]                                ; timer:u_timer|timer_ctrl[22]                                ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; timer:u_timer|timer_ctrl[30]                                ; timer:u_timer|timer_ctrl[30]                                ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; gpio:u_gpio|gpio_ctrl[5]                                    ; gpio:u_gpio|gpio_ctrl[5]                                    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; gpio:u_gpio|gpio_ctrl[24]                                   ; gpio:u_gpio|gpio_ctrl[24]                                   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; timer:u_timer|timer_ctrl[8]                                 ; timer:u_timer|timer_ctrl[8]                                 ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; timer:u_timer|timer_evalue[10]                              ; timer:u_timer|timer_evalue[10]                              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; timer:u_timer|timer_ctrl[1]                                 ; timer:u_timer|timer_ctrl[1]                                 ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; gpio:u_gpio|gpio_ctrl[10]                                   ; gpio:u_gpio|gpio_ctrl[10]                                   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; timer:u_timer|timer_ctrl[10]                                ; timer:u_timer|timer_ctrl[10]                                ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; timer:u_timer|timer_ctrl[16]                                ; timer:u_timer|timer_ctrl[16]                                ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; gpio:u_gpio|gpio_ctrl[15]                                   ; gpio:u_gpio|gpio_ctrl[15]                                   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; uart:u_uart|rx_bit_cnt[1]                                   ; uart:u_uart|rx_bit_cnt[1]                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:u_uart|rx_bit_cnt[2]                                   ; uart:u_uart|rx_bit_cnt[2]                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:u_uart|rx_bit_cnt[3]                                   ; uart:u_uart|rx_bit_cnt[3]                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:u_uart|uart_rx_state.BEGIN                             ; uart:u_uart|uart_rx_state.BEGIN                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:u_uart|uart_rx_state.RX_BYTE                           ; uart:u_uart|uart_rx_state.RX_BYTE                           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:u_uart|uart_rx_state.END                               ; uart:u_uart|uart_rx_state.END                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:u_uart|uart_rx_state.IDLE                              ; uart:u_uart|uart_rx_state.IDLE                              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; gpio:u_gpio|gpio_ctrl[18]                                   ; gpio:u_gpio|gpio_ctrl[18]                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; gpio:u_gpio|gpio_data[18]                                   ; gpio:u_gpio|gpio_data[18]                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; gpio:u_gpio|gpio_ctrl[13]                                   ; gpio:u_gpio|gpio_ctrl[13]                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; gpio:u_gpio|gpio_data[13]                                   ; gpio:u_gpio|gpio_data[13]                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; gpio:u_gpio|gpio_ctrl[31]                                   ; gpio:u_gpio|gpio_ctrl[31]                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; gpio:u_gpio|gpio_data[31]                                   ; gpio:u_gpio|gpio_data[31]                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; gpio:u_gpio|gpio_data[20]                                   ; gpio:u_gpio|gpio_data[20]                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; gpio:u_gpio|gpio_data[9]                                    ; gpio:u_gpio|gpio_data[9]                                    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; gpio:u_gpio|gpio_ctrl[9]                                    ; gpio:u_gpio|gpio_ctrl[9]                                    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
+-------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                            ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                          ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a0~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a0~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a16~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a16~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a17~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a17~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a17~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a17~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a19~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a19~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a19~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a19~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a23~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a23~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a23~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a23~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a4~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a4~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a4~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a4~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a6~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a6~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a6~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a6~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a7~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a7~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a7~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a7~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a0~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a0~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a11~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a11~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a11~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a11~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a16~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a16~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a17~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a17~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a17~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a17~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a19~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a19~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a19~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a19~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a21~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a21~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a21~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a21~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a23~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a23~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a23~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a23~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a25~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a25~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a25~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a25~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a28~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a28~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a28~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a28~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a29~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a29~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a29~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a29~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a2~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a2~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a2~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a2~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a4~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a4~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a4~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a4~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a5~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a5~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a5~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a5~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a6~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a6~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a6~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a6~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a7~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a7~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a7~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a7~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a9~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a9~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a9~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a9~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a0~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a0~portb_address_reg0  ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; rst_n          ; clk        ; 4.277 ; 4.116 ; Rise       ; clk             ;
; uart_debug_pin ; clk        ; 2.667 ; 2.814 ; Rise       ; clk             ;
; uart_rx        ; clk        ; 2.962 ; 3.075 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; rst_n          ; clk        ; 0.482  ; 0.311  ; Rise       ; clk             ;
; uart_debug_pin ; clk        ; -0.148 ; -0.349 ; Rise       ; clk             ;
; uart_rx        ; clk        ; -2.512 ; -2.622 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; gpio_pins[*]  ; clk        ; 8.543 ; 9.033 ; Rise       ; clk             ;
;  gpio_pins[0] ; clk        ; 8.543 ; 9.033 ; Rise       ; clk             ;
;  gpio_pins[1] ; clk        ; 8.036 ; 8.443 ; Rise       ; clk             ;
;  gpio_pins[2] ; clk        ; 8.293 ; 8.691 ; Rise       ; clk             ;
;  gpio_pins[3] ; clk        ; 7.988 ; 8.256 ; Rise       ; clk             ;
; uart_tx       ; clk        ; 7.375 ; 7.637 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; gpio_pins[*]  ; clk        ; 7.683 ; 7.942 ; Rise       ; clk             ;
;  gpio_pins[0] ; clk        ; 8.216 ; 8.688 ; Rise       ; clk             ;
;  gpio_pins[1] ; clk        ; 7.729 ; 8.122 ; Rise       ; clk             ;
;  gpio_pins[2] ; clk        ; 7.977 ; 8.360 ; Rise       ; clk             ;
;  gpio_pins[3] ; clk        ; 7.683 ; 7.942 ; Rise       ; clk             ;
; uart_tx       ; clk        ; 7.096 ; 7.348 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+---------+------------------+
; Clock ; Slack   ; End Point TNS    ;
+-------+---------+------------------+
; clk   ; -12.090 ; -18470.860       ;
+-------+---------+------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.178 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -2914.315                       ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                    ;
+---------+--------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                          ; To Node                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -12.090 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a5~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.127      ; 13.226     ;
; -12.076 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a11~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.120      ; 13.205     ;
; -12.070 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a21~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.123      ; 13.202     ;
; -12.033 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a6~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.116      ; 13.158     ;
; -12.032 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a4~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.123      ; 13.164     ;
; -12.032 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a17~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.121      ; 13.162     ;
; -12.022 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a5~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.109      ; 13.140     ;
; -12.008 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a11~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.102      ; 13.119     ;
; -11.994 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a21~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.113      ; 13.116     ;
; -11.984 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a29~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.120      ; 13.113     ;
; -11.978 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a5~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.126      ; 13.113     ;
; -11.974 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; uart:u_uart|rd_data_o[3]                                                                        ; clk          ; clk         ; 1.000        ; -0.034     ; 12.927     ;
; -11.969 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[6] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a5~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.125      ; 13.103     ;
; -11.964 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a17~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.103      ; 13.076     ;
; -11.964 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a11~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.119      ; 13.092     ;
; -11.959 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a25~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.116      ; 13.084     ;
; -11.958 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a5~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.109      ; 13.076     ;
; -11.957 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a6~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.106      ; 13.072     ;
; -11.956 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a4~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.113      ; 13.078     ;
; -11.955 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[6] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a11~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.118      ; 13.082     ;
; -11.950 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a21~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.130      ; 13.089     ;
; -11.949 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[6] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a21~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.121      ; 13.079     ;
; -11.944 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a11~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.102      ; 13.055     ;
; -11.943 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[5] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a5~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.127      ; 13.079     ;
; -11.942 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a2~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.116      ; 13.067     ;
; -11.940 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a19~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.115      ; 13.064     ;
; -11.930 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a21~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.113      ; 13.052     ;
; -11.929 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[5] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a11~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.120      ; 13.058     ;
; -11.926 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; uart:u_uart|rd_data_o[11]                                                                       ; clk          ; clk         ; 1.000        ; -0.023     ; 12.890     ;
; -11.926 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; uart:u_uart|rd_data_o[15]                                                                       ; clk          ; clk         ; 1.000        ; -0.023     ; 12.890     ;
; -11.923 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a5~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.110      ; 13.042     ;
; -11.923 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[5] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a21~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.123      ; 13.055     ;
; -11.922 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; uart:u_uart|rd_data_o[5]                                                                        ; clk          ; clk         ; 1.000        ; -0.031     ; 12.878     ;
; -11.922 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; uart:u_uart|rd_data_o[12]                                                                       ; clk          ; clk         ; 1.000        ; -0.031     ; 12.878     ;
; -11.922 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; uart:u_uart|rd_data_o[8]                                                                        ; clk          ; clk         ; 1.000        ; -0.031     ; 12.878     ;
; -11.922 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; uart:u_uart|rd_data_o[4]                                                                        ; clk          ; clk         ; 1.000        ; -0.031     ; 12.878     ;
; -11.922 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; uart:u_uart|rd_data_o[7]                                                                        ; clk          ; clk         ; 1.000        ; -0.031     ; 12.878     ;
; -11.920 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a17~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.120      ; 13.049     ;
; -11.913 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a6~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.123      ; 13.045     ;
; -11.912 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[6] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a6~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.114      ; 13.035     ;
; -11.912 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a4~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.130      ; 13.051     ;
; -11.911 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[6] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a4~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.121      ; 13.041     ;
; -11.911 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[6] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a17~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.119      ; 13.039     ;
; -11.909 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a11~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.103      ; 13.021     ;
; -11.908 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a29~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.110      ; 13.027     ;
; -11.900 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a17~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.103      ; 13.012     ;
; -11.898 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[0] ; uart:u_uart|rd_data_o[3]                                                                        ; clk          ; clk         ; 1.000        ; -0.044     ; 12.841     ;
; -11.897 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[1] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a5~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.109      ; 13.015     ;
; -11.895 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a21~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.114      ; 13.018     ;
; -11.893 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[4] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a5~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.110      ; 13.012     ;
; -11.893 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a6~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.106      ; 13.008     ;
; -11.892 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a4~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.113      ; 13.014     ;
; -11.886 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[5] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a6~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.116      ; 13.011     ;
; -11.885 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[5] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a4~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.123      ; 13.017     ;
; -11.885 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[5] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a17~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.121      ; 13.015     ;
; -11.883 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[1] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a11~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.102      ; 12.994     ;
; -11.883 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a25~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.106      ; 12.998     ;
; -11.879 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[4] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a11~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.103      ; 12.991     ;
; -11.874 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a2~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.098      ; 12.981     ;
; -11.874 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a23~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.115      ; 12.998     ;
; -11.869 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[1] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a21~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.113      ; 12.991     ;
; -11.865 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a17~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.104      ; 12.978     ;
; -11.865 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[4] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a21~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.114      ; 12.988     ;
; -11.864 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a19~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.105      ; 12.978     ;
; -11.864 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a29~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.127      ; 13.000     ;
; -11.863 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[6] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a29~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.118      ; 12.990     ;
; -11.859 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a28~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.112      ; 12.980     ;
; -11.858 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a6~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.107      ; 12.974     ;
; -11.857 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a4~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.114      ; 12.980     ;
; -11.854 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; uart:u_uart|rd_data_o[3]                                                                        ; clk          ; clk         ; 1.000        ; -0.027     ; 12.814     ;
; -11.853 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[6] ; uart:u_uart|rd_data_o[3]                                                                        ; clk          ; clk         ; 1.000        ; -0.036     ; 12.804     ;
; -11.850 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a9~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.118      ; 12.977     ;
; -11.850 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[0] ; uart:u_uart|rd_data_o[11]                                                                       ; clk          ; clk         ; 1.000        ; -0.033     ; 12.804     ;
; -11.850 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[0] ; uart:u_uart|rd_data_o[15]                                                                       ; clk          ; clk         ; 1.000        ; -0.033     ; 12.804     ;
; -11.846 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a7~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.117      ; 12.972     ;
; -11.846 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[0] ; uart:u_uart|rd_data_o[5]                                                                        ; clk          ; clk         ; 1.000        ; -0.041     ; 12.792     ;
; -11.846 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[0] ; uart:u_uart|rd_data_o[12]                                                                       ; clk          ; clk         ; 1.000        ; -0.041     ; 12.792     ;
; -11.846 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[0] ; uart:u_uart|rd_data_o[8]                                                                        ; clk          ; clk         ; 1.000        ; -0.041     ; 12.792     ;
; -11.846 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[0] ; uart:u_uart|rd_data_o[4]                                                                        ; clk          ; clk         ; 1.000        ; -0.041     ; 12.792     ;
; -11.846 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[0] ; uart:u_uart|rd_data_o[7]                                                                        ; clk          ; clk         ; 1.000        ; -0.041     ; 12.792     ;
; -11.844 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a29~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.110      ; 12.963     ;
; -11.839 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[1] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a17~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.103      ; 12.951     ;
; -11.839 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a25~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.123      ; 12.971     ;
; -11.838 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[6] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a25~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.114      ; 12.961     ;
; -11.837 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[3] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a5~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.109      ; 12.955     ;
; -11.837 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[5] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a29~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.120      ; 12.966     ;
; -11.835 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[4] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a17~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.104      ; 12.948     ;
; -11.834 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; uart:u_uart|rd_data_o[3]                                                                        ; clk          ; clk         ; 1.000        ; -0.044     ; 12.777     ;
; -11.833 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a23~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.118      ; 12.960     ;
; -11.832 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[1] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a6~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.106      ; 12.947     ;
; -11.832 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[7] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a5~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.125      ; 12.966     ;
; -11.831 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[1] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a4~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.113      ; 12.953     ;
; -11.830 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a2~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.115      ; 12.954     ;
; -11.828 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[4] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a6~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.107      ; 12.944     ;
; -11.827 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[5] ; uart:u_uart|rd_data_o[3]                                                                        ; clk          ; clk         ; 1.000        ; -0.034     ; 12.780     ;
; -11.827 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[4] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a4~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.114      ; 12.950     ;
; -11.826 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[4] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a5~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.125      ; 12.960     ;
; -11.826 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a19~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.121      ; 12.956     ;
; -11.823 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[3] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a11~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.102      ; 12.934     ;
; -11.821 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[6] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a2~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.114      ; 12.944     ;
+---------+--------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                    ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                 ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.178 ; gpio:u_gpio|gpio_data[12]                                 ; gpio:u_gpio|gpio_data[12]                                 ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; gpio:u_gpio|gpio_ctrl[30]                                 ; gpio:u_gpio|gpio_ctrl[30]                                 ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; gpio:u_gpio|gpio_data[30]                                 ; gpio:u_gpio|gpio_data[30]                                 ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; gpio:u_gpio|gpio_data[15]                                 ; gpio:u_gpio|gpio_data[15]                                 ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; gpio:u_gpio|gpio_ctrl[3]                                  ; gpio:u_gpio|gpio_ctrl[3]                                  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.179 ; gpio:u_gpio|gpio_ctrl[19]                                 ; gpio:u_gpio|gpio_ctrl[19]                                 ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; gpio:u_gpio|gpio_data[19]                                 ; gpio:u_gpio|gpio_data[19]                                 ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; gpio:u_gpio|gpio_ctrl[27]                                 ; gpio:u_gpio|gpio_ctrl[27]                                 ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; gpio:u_gpio|gpio_data[27]                                 ; gpio:u_gpio|gpio_data[27]                                 ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; gpio:u_gpio|gpio_data[28]                                 ; gpio:u_gpio|gpio_data[28]                                 ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; gpio:u_gpio|gpio_ctrl[28]                                 ; gpio:u_gpio|gpio_ctrl[28]                                 ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; gpio:u_gpio|gpio_ctrl[0]                                  ; gpio:u_gpio|gpio_ctrl[0]                                  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; gpio:u_gpio|gpio_data[16]                                 ; gpio:u_gpio|gpio_data[16]                                 ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; gpio:u_gpio|gpio_ctrl[23]                                 ; gpio:u_gpio|gpio_ctrl[23]                                 ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; timer:u_timer|timer_ctrl[5]                               ; timer:u_timer|timer_ctrl[5]                               ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; timer:u_timer|timer_ctrl[25]                              ; timer:u_timer|timer_ctrl[25]                              ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; gpio:u_gpio|gpio_ctrl[21]                                 ; gpio:u_gpio|gpio_ctrl[21]                                 ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; gpio:u_gpio|gpio_ctrl[22]                                 ; gpio:u_gpio|gpio_ctrl[22]                                 ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; timer:u_timer|timer_evalue[31]                            ; timer:u_timer|timer_evalue[31]                            ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; timer:u_timer|timer_ctrl[19]                              ; timer:u_timer|timer_ctrl[19]                              ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; gpio:u_gpio|gpio_ctrl[11]                                 ; gpio:u_gpio|gpio_ctrl[11]                                 ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; gpio:u_gpio|gpio_data[11]                                 ; gpio:u_gpio|gpio_data[11]                                 ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; gpio:u_gpio|gpio_ctrl[14]                                 ; gpio:u_gpio|gpio_ctrl[14]                                 ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; gpio:u_gpio|gpio_data[14]                                 ; gpio:u_gpio|gpio_data[14]                                 ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; timer:u_timer|timer_ctrl[27]                              ; timer:u_timer|timer_ctrl[27]                              ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; gpio:u_gpio|gpio_data[5]                                  ; gpio:u_gpio|gpio_data[5]                                  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; gpio:u_gpio|gpio_data[24]                                 ; gpio:u_gpio|gpio_data[24]                                 ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; gpio:u_gpio|gpio_ctrl[8]                                  ; gpio:u_gpio|gpio_ctrl[8]                                  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; gpio:u_gpio|gpio_data[8]                                  ; gpio:u_gpio|gpio_data[8]                                  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; gpio:u_gpio|gpio_ctrl[4]                                  ; gpio:u_gpio|gpio_ctrl[4]                                  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; gpio:u_gpio|gpio_data[4]                                  ; gpio:u_gpio|gpio_data[4]                                  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; timer:u_timer|timer_ctrl[4]                               ; timer:u_timer|timer_ctrl[4]                               ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; gpio:u_gpio|gpio_ctrl[29]                                 ; gpio:u_gpio|gpio_ctrl[29]                                 ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; timer:u_timer|timer_ctrl[6]                               ; timer:u_timer|timer_ctrl[6]                               ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; gpio:u_gpio|gpio_ctrl[6]                                  ; gpio:u_gpio|gpio_ctrl[6]                                  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; timer:u_timer|timer_ctrl[3]                               ; timer:u_timer|timer_ctrl[3]                               ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.186 ; uart_debug:u_uart_debug|uart_state.BEGIN                  ; uart_debug:u_uart_debug|uart_state.BEGIN                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_debug:u_uart_debug|uart_state.SEND_BYTE              ; uart_debug:u_uart_debug|uart_state.SEND_BYTE              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_debug:u_uart_debug|bit_cnt[1]                        ; uart_debug:u_uart_debug|bit_cnt[1]                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_debug:u_uart_debug|bit_cnt[3]                        ; uart_debug:u_uart_debug|bit_cnt[3]                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_debug:u_uart_debug|uart_state.END                    ; uart_debug:u_uart_debug|uart_state.END                    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_debug:u_uart_debug|byte_cnt[1]                       ; uart_debug:u_uart_debug|byte_cnt[1]                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_debug:u_uart_debug|byte_cnt[2]                       ; uart_debug:u_uart_debug|byte_cnt[2]                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_debug:u_uart_debug|byte_cnt[0]                       ; uart_debug:u_uart_debug|byte_cnt[0]                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:u_uart|rx_bit_cnt[1]                                 ; uart:u_uart|rx_bit_cnt[1]                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:u_uart|uart_rx_state.BEGIN                           ; uart:u_uart|uart_rx_state.BEGIN                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:u_uart|uart_rx_state.RX_BYTE                         ; uart:u_uart|uart_rx_state.RX_BYTE                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:u_uart|uart_rx_state.IDLE                            ; uart:u_uart|uart_rx_state.IDLE                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; gpio:u_gpio|gpio_ctrl[13]                                 ; gpio:u_gpio|gpio_ctrl[13]                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; gpio:u_gpio|gpio_data[13]                                 ; gpio:u_gpio|gpio_data[13]                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[0] ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[0] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; gpio:u_gpio|gpio_ctrl[31]                                 ; gpio:u_gpio|gpio_ctrl[31]                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; gpio:u_gpio|gpio_data[31]                                 ; gpio:u_gpio|gpio_data[31]                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; gpio:u_gpio|gpio_data[20]                                 ; gpio:u_gpio|gpio_data[20]                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; gpio:u_gpio|gpio_data[9]                                  ; gpio:u_gpio|gpio_data[9]                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; gpio:u_gpio|gpio_ctrl[9]                                  ; gpio:u_gpio|gpio_ctrl[9]                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:u_uart|uart_rx_data_buf_temp[9]                      ; uart:u_uart|uart_rx_data_buf_temp[9]                      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:u_uart|uart_rx_data_buf_temp[8]                      ; uart:u_uart|uart_rx_data_buf_temp[8]                      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:u_uart|uart_rx_data_buf_temp[0]                      ; uart:u_uart|uart_rx_data_buf_temp[0]                      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; gpio:u_gpio|gpio_data[10]                                 ; gpio:u_gpio|gpio_data[10]                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:u_uart|uart_rx_data_buf_temp[15]                     ; uart:u_uart|uart_rx_data_buf_temp[15]                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:u_uart|uart_rx_data_buf_temp[7]                      ; uart:u_uart|uart_rx_data_buf_temp[7]                      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; gpio:u_gpio|gpio_ctrl[26]                                 ; gpio:u_gpio|gpio_ctrl[26]                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:u_uart|uart_rx_data_buf_temp[1]                      ; uart:u_uart|uart_rx_data_buf_temp[1]                      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:u_uart|uart_tx_state.BEGIN                           ; uart:u_uart|uart_tx_state.BEGIN                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:u_uart|uart_tx_state.TX_BYTE                         ; uart:u_uart|uart_tx_state.TX_BYTE                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:u_uart|tx_bit_cnt[0]                                 ; uart:u_uart|tx_bit_cnt[0]                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:u_uart|tx_bit_cnt[1]                                 ; uart:u_uart|tx_bit_cnt[1]                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:u_uart|tx_bit_cnt[2]                                 ; uart:u_uart|tx_bit_cnt[2]                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:u_uart|tx_bit_cnt[3]                                 ; uart:u_uart|tx_bit_cnt[3]                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:u_uart|uart_tx_state.END                             ; uart:u_uart|uart_tx_state.END                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; gpio:u_gpio|gpio_data[6]                                  ; gpio:u_gpio|gpio_data[6]                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:u_uart|tx_data_rd                                    ; uart:u_uart|tx_data_rd                                    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:u_uart|uart_tx_state.IDLE                            ; uart:u_uart|uart_tx_state.IDLE                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; gpio:u_gpio|gpio_ctrl[25]                                 ; gpio:u_gpio|gpio_ctrl[25]                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; timer:u_timer|timer_ctrl[18]                              ; timer:u_timer|timer_ctrl[18]                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; timer:u_timer|timer_ctrl[13]                              ; timer:u_timer|timer_ctrl[13]                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; timer:u_timer|timer_ctrl[21]                              ; timer:u_timer|timer_ctrl[21]                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; gpio:u_gpio|gpio_data[22]                                 ; gpio:u_gpio|gpio_data[22]                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; timer:u_timer|timer_ctrl[22]                              ; timer:u_timer|timer_ctrl[22]                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; timer:u_timer|timer_ctrl[31]                              ; timer:u_timer|timer_ctrl[31]                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; gpio:u_gpio|gpio_ctrl[17]                                 ; gpio:u_gpio|gpio_ctrl[17]                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; timer:u_timer|timer_ctrl[20]                              ; timer:u_timer|timer_ctrl[20]                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; gpio:u_gpio|gpio_ctrl[12]                                 ; gpio:u_gpio|gpio_ctrl[12]                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; timer:u_timer|timer_ctrl[24]                              ; timer:u_timer|timer_ctrl[24]                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; timer:u_timer|timer_ctrl[8]                               ; timer:u_timer|timer_ctrl[8]                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; timer:u_timer|timer_ctrl[23]                              ; timer:u_timer|timer_ctrl[23]                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; gpio:u_gpio|gpio_ctrl[16]                                 ; gpio:u_gpio|gpio_ctrl[16]                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; gpio:u_gpio|gpio_ctrl[7]                                  ; gpio:u_gpio|gpio_ctrl[7]                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; gpio:u_gpio|gpio_data[7]                                  ; gpio:u_gpio|gpio_data[7]                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; timer:u_timer|timer_ctrl[26]                              ; timer:u_timer|timer_ctrl[26]                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; gpio:u_gpio|gpio_data[26]                                 ; gpio:u_gpio|gpio_data[26]                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; gpio:u_gpio|gpio_ctrl[1]                                  ; gpio:u_gpio|gpio_ctrl[1]                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; uart:u_uart|rx_bit_cnt[2]                                 ; uart:u_uart|rx_bit_cnt[2]                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:u_uart|rx_bit_cnt[3]                                 ; uart:u_uart|rx_bit_cnt[3]                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:u_uart|uart_rx_state.END                             ; uart:u_uart|uart_rx_state.END                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:u_uart|uart_rx_data_buf_temp[5]                      ; uart:u_uart|uart_rx_data_buf_temp[5]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; gpio:u_gpio|gpio_ctrl[18]                                 ; gpio:u_gpio|gpio_ctrl[18]                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; gpio:u_gpio|gpio_data[18]                                 ; gpio:u_gpio|gpio_data[18]                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:u_uart|uart_rx_data_buf_temp[13]                     ; uart:u_uart|uart_rx_data_buf_temp[13]                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                        ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                      ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|cnt[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|cnt[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|cnt[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|cnt[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|cnt[4]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|cnt[5]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_busy_o     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[14]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[15]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[16]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[17]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[18]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[19]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[20]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[21]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[22]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[23]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[24]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[25]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[26]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[27]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[28]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[29]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[30]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[31]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[32]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[33]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[34]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[35]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[36]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[37]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[38]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[39]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[40]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[41]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[42]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[43]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[44]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[45]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[46]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[47]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[48]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[49]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[50]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[51]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[52]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[53]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[54]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[55]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[56]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[57]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[58]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[59]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[60]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[61]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[62]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[63]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1_sign ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data2[32]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data2[33]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data2[34]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data2[35]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data2[36]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data2[37]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data2[38]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data2[39]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data2[40]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data2[41]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data2[42]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data2[43]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data2[44]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data2[45]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data2[46]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data2[47]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data2[48]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data2[49]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data2[50]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data2[51]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data2[52]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data2[53]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data2[54]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data2[55]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data2[56]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data2[57]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data2[58]  ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; rst_n          ; clk        ; 2.032 ; 2.454 ; Rise       ; clk             ;
; uart_debug_pin ; clk        ; 1.324 ; 1.569 ; Rise       ; clk             ;
; uart_rx        ; clk        ; 1.507 ; 2.183 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; rst_n          ; clk        ; 0.229  ; -0.079 ; Rise       ; clk             ;
; uart_debug_pin ; clk        ; -0.155 ; -0.408 ; Rise       ; clk             ;
; uart_rx        ; clk        ; -1.287 ; -1.951 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; gpio_pins[*]  ; clk        ; 4.607 ; 4.410 ; Rise       ; clk             ;
;  gpio_pins[0] ; clk        ; 4.607 ; 4.410 ; Rise       ; clk             ;
;  gpio_pins[1] ; clk        ; 4.369 ; 4.177 ; Rise       ; clk             ;
;  gpio_pins[2] ; clk        ; 4.501 ; 4.285 ; Rise       ; clk             ;
;  gpio_pins[3] ; clk        ; 4.269 ; 4.110 ; Rise       ; clk             ;
; uart_tx       ; clk        ; 3.985 ; 3.829 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; gpio_pins[*]  ; clk        ; 4.123 ; 3.970 ; Rise       ; clk             ;
;  gpio_pins[0] ; clk        ; 4.448 ; 4.259 ; Rise       ; clk             ;
;  gpio_pins[1] ; clk        ; 4.219 ; 4.035 ; Rise       ; clk             ;
;  gpio_pins[2] ; clk        ; 4.345 ; 4.138 ; Rise       ; clk             ;
;  gpio_pins[3] ; clk        ; 4.123 ; 3.970 ; Rise       ; clk             ;
; uart_tx       ; clk        ; 3.851 ; 3.701 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+------------+-------+----------+---------+---------------------+
; Clock            ; Setup      ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+------------+-------+----------+---------+---------------------+
; Worst-case Slack ; -28.309    ; 0.178 ; N/A      ; N/A     ; -3.201              ;
;  clk             ; -28.309    ; 0.178 ; N/A      ; N/A     ; -3.201              ;
; Design-wide TNS  ; -45052.521 ; 0.0   ; 0.0      ; 0.0     ; -4320.393           ;
;  clk             ; -45052.521 ; 0.000 ; N/A      ; N/A     ; -4320.393           ;
+------------------+------------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; rst_n          ; clk        ; 4.475 ; 4.440 ; Rise       ; clk             ;
; uart_debug_pin ; clk        ; 2.878 ; 2.932 ; Rise       ; clk             ;
; uart_rx        ; clk        ; 3.275 ; 3.588 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; rst_n          ; clk        ; 0.539  ; 0.437  ; Rise       ; clk             ;
; uart_debug_pin ; clk        ; -0.148 ; -0.270 ; Rise       ; clk             ;
; uart_rx        ; clk        ; -1.287 ; -1.951 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; gpio_pins[*]  ; clk        ; 9.464 ; 9.724 ; Rise       ; clk             ;
;  gpio_pins[0] ; clk        ; 9.464 ; 9.724 ; Rise       ; clk             ;
;  gpio_pins[1] ; clk        ; 8.910 ; 9.134 ; Rise       ; clk             ;
;  gpio_pins[2] ; clk        ; 9.216 ; 9.382 ; Rise       ; clk             ;
;  gpio_pins[3] ; clk        ; 8.838 ; 8.972 ; Rise       ; clk             ;
; uart_tx       ; clk        ; 8.178 ; 8.297 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; gpio_pins[*]  ; clk        ; 4.123 ; 3.970 ; Rise       ; clk             ;
;  gpio_pins[0] ; clk        ; 4.448 ; 4.259 ; Rise       ; clk             ;
;  gpio_pins[1] ; clk        ; 4.219 ; 4.035 ; Rise       ; clk             ;
;  gpio_pins[2] ; clk        ; 4.345 ; 4.138 ; Rise       ; clk             ;
;  gpio_pins[3] ; clk        ; 4.123 ; 3.970 ; Rise       ; clk             ;
; uart_tx       ; clk        ; 3.851 ; 3.701 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; uart_tx       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; gpio_pins[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; gpio_pins[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; gpio_pins[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; gpio_pins[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst_n                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; uart_debug_pin          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; uart_rx                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; uart_tx       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; gpio_pins[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; gpio_pins[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; gpio_pins[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; gpio_pins[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; uart_tx       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; gpio_pins[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; gpio_pins[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; gpio_pins[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; gpio_pins[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; uart_tx       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; gpio_pins[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; gpio_pins[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; gpio_pins[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; gpio_pins[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; clk        ; clk      ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; clk        ; clk      ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 1484  ; 1484 ;
; Unconstrained Output Ports      ; 5     ; 5    ;
; Unconstrained Output Port Paths ; 5     ; 5    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Tue Aug 08 20:06:20 2023
Info: Command: quartus_sta cpu_prj -c cpu_prj
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 20 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 14 of the 14 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'cpu_prj.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -28.309
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -28.309    -45052.521 clk 
Info (332146): Worst-case hold slack is 0.433
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.433         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.201     -4320.393 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -25.807
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -25.807    -41577.592 clk 
Info (332146): Worst-case hold slack is 0.382
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.382         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.201     -4320.393 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -12.090
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -12.090    -18470.860 clk 
Info (332146): Worst-case hold slack is 0.178
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.178         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000     -2914.315 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4897 megabytes
    Info: Processing ended: Tue Aug 08 20:06:25 2023
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:02


