

================================================================
== Vitis HLS Report for 'kernel_mvt'
================================================================
* Date:           Thu Dec 12 13:18:14 2024

* Version:        2023.2 (Build 4023990 on Oct 11 2023)
* Project:        kernel_mvt
* Solution:       solution (Vitis Kernel Flow Target)
* Product family: virtexuplus
* Target device:  xcu200-fsgd2104-2-e


================================================================
== Performance Estimates
================================================================
+ Timing: 
    * Summary: 
    +--------+---------+----------+------------+
    |  Clock |  Target | Estimated| Uncertainty|
    +--------+---------+----------+------------+
    |ap_clk  |  4.00 ns|  2.920 ns|     1.08 ns|
    +--------+---------+----------+------------+

+ Latency: 
    * Summary: 
    +---------+---------+----------+----------+--------+--------+---------+
    |  Latency (cycles) |  Latency (absolute) |     Interval    | Pipeline|
    |   min   |   max   |    min   |    max   |   min  |   max  |   Type  |
    +---------+---------+----------+----------+--------+--------+---------+
    |   371772|   371772|  1.487 ms|  1.487 ms|  371773|  371773|       no|
    +---------+---------+----------+----------+--------+--------+---------+

    + Detail: 
        * Instance: 
        +---------------------------------------------------+---------------------------------------+---------+---------+-----------+-----------+-------+-------+---------+
        |                                                   |                                       |  Latency (cycles) |   Latency (absolute)  |    Interval   | Pipeline|
        |                      Instance                     |                 Module                |   min   |   max   |    min    |    max    |  min  |  max  |   Type  |
        +---------------------------------------------------+---------------------------------------+---------+---------+-----------+-----------+-------+-------+---------+
        |grp_kernel_mvt_Pipeline_L2_fu_1203                 |kernel_mvt_Pipeline_L2                 |       28|       28|   0.112 us|   0.112 us|     28|     28|       no|
        |grp_kernel_mvt_Pipeline_L21_fu_1226                |kernel_mvt_Pipeline_L21                |    10004|    10004|  40.016 us|  40.016 us|  10004|  10004|       no|
        |grp_kernel_mvt_Pipeline_L22_fu_1297                |kernel_mvt_Pipeline_L22                |       28|       28|   0.112 us|   0.112 us|     28|     28|       no|
        |grp_kernel_mvt_Pipeline_merlinL6_fu_1320           |kernel_mvt_Pipeline_merlinL6           |     2810|     2810|  11.240 us|  11.240 us|   2810|   2810|       no|
        |grp_kernel_mvt_Pipeline_L23_fu_1413                |kernel_mvt_Pipeline_L23                |       28|       28|   0.112 us|   0.112 us|     28|     28|       no|
        |grp_kernel_mvt_Pipeline_L24_fu_1436                |kernel_mvt_Pipeline_L24                |    10004|    10004|  40.016 us|  40.016 us|  10004|  10004|       no|
        |grp_kernel_mvt_Pipeline_L25_fu_1507                |kernel_mvt_Pipeline_L25                |       28|       28|   0.112 us|   0.112 us|     28|     28|       no|
        |grp_kernel_mvt_Pipeline_L3_fu_1530                 |kernel_mvt_Pipeline_L3                 |       28|       28|   0.112 us|   0.112 us|     28|     28|       no|
        |grp_kernel_mvt_Pipeline_merlinL3_merlinL2_fu_1553  |kernel_mvt_Pipeline_merlinL3_merlinL2  |    70016|    70016|   0.280 ms|   0.280 ms|  70016|  70016|       no|
        |grp_kernel_mvt_Pipeline_L36_fu_1653                |kernel_mvt_Pipeline_L36                |       28|       28|   0.112 us|   0.112 us|     28|     28|       no|
        +---------------------------------------------------+---------------------------------------+---------+---------+-----------+-----------+-------+-------+---------+

        * Loop: 
        +------------+---------+---------+----------+-----------+-----------+------+----------+
        |            |  Latency (cycles) | Iteration|  Initiation Interval  | Trip |          |
        |  Loop Name |   min   |   max   |  Latency |  achieved |   target  | Count| Pipelined|
        +------------+---------+---------+----------+-----------+-----------+------+----------+
        |- merlinL7  |   281500|   281500|      2815|          -|          -|   100|        no|
        +------------+---------+---------+----------+-----------+-----------+------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+---------------------+---------+------+---------+---------+-----+
|         Name        | BRAM_18K|  DSP |    FF   |   LUT   | URAM|
+---------------------+---------+------+---------+---------+-----+
|DSP                  |        -|     -|        -|        -|    -|
|Expression           |        -|     -|        0|       63|    -|
|FIFO                 |        -|     -|        -|        -|    -|
|Instance             |      150|    18|    32866|    19428|    0|
|Memory               |        0|     -|     2048|     2112|  128|
|Multiplexer          |        -|     -|        -|     9998|    -|
|Register             |        -|     -|     1097|        -|    -|
+---------------------+---------+------+---------+---------+-----+
|Total                |      150|    18|    36011|    31601|  128|
+---------------------+---------+------+---------+---------+-----+
|Available SLR        |     1440|  2280|   788160|   394080|  320|
+---------------------+---------+------+---------+---------+-----+
|Utilization SLR (%)  |       10|    ~0|        4|        8|   40|
+---------------------+---------+------+---------+---------+-----+
|Available            |     4320|  6840|  2364480|  1182240|  960|
+---------------------+---------+------+---------+---------+-----+
|Utilization (%)      |        3|    ~0|        1|        2|   13|
+---------------------+---------+------+---------+---------+-----+

+ Detail: 
    * Instance: 
    +---------------------------------------------------+---------------------------------------+---------+----+------+------+-----+
    |                      Instance                     |                 Module                | BRAM_18K| DSP|  FF  |  LUT | URAM|
    +---------------------------------------------------+---------------------------------------+---------+----+------+------+-----+
    |control_s_axi_U                                    |control_s_axi                          |        0|   0|   386|   680|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U448                |fadd_32ns_32ns_32_7_full_dsp_1         |        0|   2|   318|   198|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U449                 |fmul_32ns_32ns_32_4_max_dsp_1          |        0|   3|   143|    78|    0|
    |grp_kernel_mvt_Pipeline_L2_fu_1203                 |kernel_mvt_Pipeline_L2                 |        0|   0|   532|    73|    0|
    |grp_kernel_mvt_Pipeline_L21_fu_1226                |kernel_mvt_Pipeline_L21                |        0|   1|   712|   511|    0|
    |grp_kernel_mvt_Pipeline_L22_fu_1297                |kernel_mvt_Pipeline_L22                |        0|   0|   532|    73|    0|
    |grp_kernel_mvt_Pipeline_L23_fu_1413                |kernel_mvt_Pipeline_L23                |        0|   0|   532|    73|    0|
    |grp_kernel_mvt_Pipeline_L24_fu_1436                |kernel_mvt_Pipeline_L24                |        0|   1|   712|   511|    0|
    |grp_kernel_mvt_Pipeline_L25_fu_1507                |kernel_mvt_Pipeline_L25                |        0|   0|   532|    73|    0|
    |grp_kernel_mvt_Pipeline_L3_fu_1530                 |kernel_mvt_Pipeline_L3                 |        0|   0|   522|    73|    0|
    |grp_kernel_mvt_Pipeline_L36_fu_1653                |kernel_mvt_Pipeline_L36                |        0|   0|   522|    73|    0|
    |grp_kernel_mvt_Pipeline_merlinL3_merlinL2_fu_1553  |kernel_mvt_Pipeline_merlinL3_merlinL2  |        0|  11|  5889|  2199|    0|
    |grp_kernel_mvt_Pipeline_merlinL6_fu_1320           |kernel_mvt_Pipeline_merlinL6           |        0|   0|  3929|  1258|    0|
    |merlin_gmem_kernel_mvt_512_0_m_axi_U               |merlin_gmem_kernel_mvt_512_0_m_axi     |       30|   0|  3521|  2695|    0|
    |merlin_gmem_kernel_mvt_512_1_m_axi_U               |merlin_gmem_kernel_mvt_512_1_m_axi     |       30|   0|  3521|  2695|    0|
    |merlin_gmem_kernel_mvt_512_2_m_axi_U               |merlin_gmem_kernel_mvt_512_2_m_axi     |       30|   0|  3521|  2695|    0|
    |merlin_gmem_kernel_mvt_512_x1_m_axi_U              |merlin_gmem_kernel_mvt_512_x1_m_axi    |       30|   0|  3521|  2695|    0|
    |merlin_gmem_kernel_mvt_512_x2_m_axi_U              |merlin_gmem_kernel_mvt_512_x2_m_axi    |       30|   0|  3521|  2695|    0|
    |sparsemux_9_2_32_1_1_U444                          |sparsemux_9_2_32_1_1                   |        0|   0|     0|    20|    0|
    |sparsemux_9_2_32_1_1_U445                          |sparsemux_9_2_32_1_1                   |        0|   0|     0|    20|    0|
    |sparsemux_9_2_32_1_1_U446                          |sparsemux_9_2_32_1_1                   |        0|   0|     0|    20|    0|
    |sparsemux_9_2_32_1_1_U447                          |sparsemux_9_2_32_1_1                   |        0|   0|     0|    20|    0|
    +---------------------------------------------------+---------------------------------------+---------+----+------+------+-----+
    |Total                                              |                                       |      150|  18| 32866| 19428|    0|
    +---------------------------------------------------+---------------------------------------+---------+----+------+------+-----+

    * DSP: 
    N/A

    * Memory: 
    +------------------+---------------------------+---------+----+----+-----+------+-----+------+-------------+
    |      Memory      |           Module          | BRAM_18K| FF | LUT| URAM| Words| Bits| Banks| W*Bits*Banks|
    +------------------+---------------------------+---------+----+----+-----+------+-----+------+-------------+
    |A_8_0_buf_U       |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_8_0_buf_64_U    |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_8_0_buf_65_U    |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_8_0_buf_66_U    |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_8_0_buf_67_U    |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_8_0_buf_68_U    |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_8_0_buf_69_U    |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_8_0_buf_70_U    |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_8_0_buf_71_U    |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_8_0_buf_72_U    |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_8_0_buf_73_U    |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_8_0_buf_74_U    |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_8_0_buf_75_U    |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_8_0_buf_76_U    |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_8_0_buf_77_U    |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_8_0_buf_78_U    |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_8_0_buf_79_U    |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_8_0_buf_80_U    |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_8_0_buf_81_U    |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_8_0_buf_82_U    |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_8_0_buf_83_U    |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_8_0_buf_84_U    |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_8_0_buf_85_U    |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_8_0_buf_86_U    |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_8_0_buf_87_U    |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_8_0_buf_88_U    |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_8_0_buf_89_U    |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_8_0_buf_90_U    |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_8_0_buf_91_U    |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_8_0_buf_92_U    |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_8_0_buf_93_U    |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_8_0_buf_94_U    |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_8_0_buf_95_U    |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_8_0_buf_96_U    |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_8_0_buf_97_U    |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_8_0_buf_98_U    |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_8_0_buf_99_U    |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_8_0_buf_100_U   |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_8_0_buf_101_U   |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_8_0_buf_102_U   |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_8_0_buf_103_U   |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_8_0_buf_104_U   |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_8_0_buf_105_U   |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_8_0_buf_106_U   |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_8_0_buf_107_U   |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_8_0_buf_108_U   |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_8_0_buf_109_U   |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_8_0_buf_110_U   |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_8_0_buf_111_U   |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_8_0_buf_112_U   |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_8_0_buf_113_U   |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_8_0_buf_114_U   |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_8_0_buf_115_U   |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_8_0_buf_116_U   |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_8_0_buf_117_U   |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_8_0_buf_118_U   |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_8_0_buf_119_U   |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_8_0_buf_120_U   |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_8_0_buf_121_U   |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_8_0_buf_122_U   |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_8_0_buf_123_U   |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_8_0_buf_124_U   |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_8_0_buf_125_U   |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_8_0_buf_126_U   |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_9_0_buf_U       |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_9_0_buf_64_U    |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_9_0_buf_65_U    |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_9_0_buf_66_U    |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_9_0_buf_67_U    |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_9_0_buf_68_U    |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_9_0_buf_69_U    |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_9_0_buf_70_U    |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_9_0_buf_71_U    |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_9_0_buf_72_U    |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_9_0_buf_73_U    |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_9_0_buf_74_U    |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_9_0_buf_75_U    |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_9_0_buf_76_U    |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_9_0_buf_77_U    |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_9_0_buf_78_U    |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_9_0_buf_79_U    |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_9_0_buf_80_U    |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_9_0_buf_81_U    |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_9_0_buf_82_U    |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_9_0_buf_83_U    |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_9_0_buf_84_U    |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_9_0_buf_85_U    |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_9_0_buf_86_U    |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_9_0_buf_87_U    |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_9_0_buf_88_U    |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_9_0_buf_89_U    |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_9_0_buf_90_U    |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_9_0_buf_91_U    |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_9_0_buf_92_U    |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_9_0_buf_93_U    |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_9_0_buf_94_U    |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_9_0_buf_95_U    |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_9_0_buf_96_U    |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_9_0_buf_97_U    |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_9_0_buf_98_U    |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_9_0_buf_99_U    |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_9_0_buf_100_U   |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_9_0_buf_101_U   |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_9_0_buf_102_U   |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_9_0_buf_103_U   |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_9_0_buf_104_U   |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_9_0_buf_105_U   |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_9_0_buf_106_U   |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_9_0_buf_107_U   |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_9_0_buf_108_U   |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_9_0_buf_109_U   |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_9_0_buf_110_U   |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_9_0_buf_111_U   |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_9_0_buf_112_U   |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_9_0_buf_113_U   |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_9_0_buf_114_U   |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_9_0_buf_115_U   |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_9_0_buf_116_U   |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_9_0_buf_117_U   |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_9_0_buf_118_U   |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_9_0_buf_119_U   |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_9_0_buf_120_U   |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_9_0_buf_121_U   |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_9_0_buf_122_U   |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_9_0_buf_123_U   |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_9_0_buf_124_U   |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_9_0_buf_125_U   |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |A_9_0_buf_126_U   |A_8_0_buf_RAM_AUTO_1R1W    |        0|   0|   0|    1|  2500|   32|     1|        80000|
    |y_1_8_0_buf_U     |y_1_8_0_buf_RAM_AUTO_1R1W  |        0|  32|  33|    0|    25|   32|     1|          800|
    |y_1_8_0_buf_16_U  |y_1_8_0_buf_RAM_AUTO_1R1W  |        0|  32|  33|    0|    25|   32|     1|          800|
    |y_1_8_0_buf_17_U  |y_1_8_0_buf_RAM_AUTO_1R1W  |        0|  32|  33|    0|    25|   32|     1|          800|
    |y_1_8_0_buf_18_U  |y_1_8_0_buf_RAM_AUTO_1R1W  |        0|  32|  33|    0|    25|   32|     1|          800|
    |y_1_8_0_buf_19_U  |y_1_8_0_buf_RAM_AUTO_1R1W  |        0|  32|  33|    0|    25|   32|     1|          800|
    |y_1_8_0_buf_20_U  |y_1_8_0_buf_RAM_AUTO_1R1W  |        0|  32|  33|    0|    25|   32|     1|          800|
    |y_1_8_0_buf_21_U  |y_1_8_0_buf_RAM_AUTO_1R1W  |        0|  32|  33|    0|    25|   32|     1|          800|
    |y_1_8_0_buf_22_U  |y_1_8_0_buf_RAM_AUTO_1R1W  |        0|  32|  33|    0|    25|   32|     1|          800|
    |y_1_8_0_buf_23_U  |y_1_8_0_buf_RAM_AUTO_1R1W  |        0|  32|  33|    0|    25|   32|     1|          800|
    |y_1_8_0_buf_24_U  |y_1_8_0_buf_RAM_AUTO_1R1W  |        0|  32|  33|    0|    25|   32|     1|          800|
    |y_1_8_0_buf_25_U  |y_1_8_0_buf_RAM_AUTO_1R1W  |        0|  32|  33|    0|    25|   32|     1|          800|
    |y_1_8_0_buf_26_U  |y_1_8_0_buf_RAM_AUTO_1R1W  |        0|  32|  33|    0|    25|   32|     1|          800|
    |y_1_8_0_buf_27_U  |y_1_8_0_buf_RAM_AUTO_1R1W  |        0|  32|  33|    0|    25|   32|     1|          800|
    |y_1_8_0_buf_28_U  |y_1_8_0_buf_RAM_AUTO_1R1W  |        0|  32|  33|    0|    25|   32|     1|          800|
    |y_1_8_0_buf_29_U  |y_1_8_0_buf_RAM_AUTO_1R1W  |        0|  32|  33|    0|    25|   32|     1|          800|
    |y_1_8_0_buf_30_U  |y_1_8_0_buf_RAM_AUTO_1R1W  |        0|  32|  33|    0|    25|   32|     1|          800|
    |y_2_9_0_buf_U     |y_1_8_0_buf_RAM_AUTO_1R1W  |        0|  32|  33|    0|    25|   32|     1|          800|
    |y_2_9_0_buf_16_U  |y_1_8_0_buf_RAM_AUTO_1R1W  |        0|  32|  33|    0|    25|   32|     1|          800|
    |y_2_9_0_buf_17_U  |y_1_8_0_buf_RAM_AUTO_1R1W  |        0|  32|  33|    0|    25|   32|     1|          800|
    |y_2_9_0_buf_18_U  |y_1_8_0_buf_RAM_AUTO_1R1W  |        0|  32|  33|    0|    25|   32|     1|          800|
    |y_2_9_0_buf_19_U  |y_1_8_0_buf_RAM_AUTO_1R1W  |        0|  32|  33|    0|    25|   32|     1|          800|
    |y_2_9_0_buf_20_U  |y_1_8_0_buf_RAM_AUTO_1R1W  |        0|  32|  33|    0|    25|   32|     1|          800|
    |y_2_9_0_buf_21_U  |y_1_8_0_buf_RAM_AUTO_1R1W  |        0|  32|  33|    0|    25|   32|     1|          800|
    |y_2_9_0_buf_22_U  |y_1_8_0_buf_RAM_AUTO_1R1W  |        0|  32|  33|    0|    25|   32|     1|          800|
    |y_2_9_0_buf_23_U  |y_1_8_0_buf_RAM_AUTO_1R1W  |        0|  32|  33|    0|    25|   32|     1|          800|
    |y_2_9_0_buf_24_U  |y_1_8_0_buf_RAM_AUTO_1R1W  |        0|  32|  33|    0|    25|   32|     1|          800|
    |y_2_9_0_buf_25_U  |y_1_8_0_buf_RAM_AUTO_1R1W  |        0|  32|  33|    0|    25|   32|     1|          800|
    |y_2_9_0_buf_26_U  |y_1_8_0_buf_RAM_AUTO_1R1W  |        0|  32|  33|    0|    25|   32|     1|          800|
    |y_2_9_0_buf_27_U  |y_1_8_0_buf_RAM_AUTO_1R1W  |        0|  32|  33|    0|    25|   32|     1|          800|
    |y_2_9_0_buf_28_U  |y_1_8_0_buf_RAM_AUTO_1R1W  |        0|  32|  33|    0|    25|   32|     1|          800|
    |y_2_9_0_buf_29_U  |y_1_8_0_buf_RAM_AUTO_1R1W  |        0|  32|  33|    0|    25|   32|     1|          800|
    |y_2_9_0_buf_30_U  |y_1_8_0_buf_RAM_AUTO_1R1W  |        0|  32|  33|    0|    25|   32|     1|          800|
    |x2_buf_U          |y_1_8_0_buf_RAM_AUTO_1R1W  |        0|  32|  33|    0|    25|   32|     1|          800|
    |x2_buf_16_U       |y_1_8_0_buf_RAM_AUTO_1R1W  |        0|  32|  33|    0|    25|   32|     1|          800|
    |x2_buf_17_U       |y_1_8_0_buf_RAM_AUTO_1R1W  |        0|  32|  33|    0|    25|   32|     1|          800|
    |x2_buf_18_U       |y_1_8_0_buf_RAM_AUTO_1R1W  |        0|  32|  33|    0|    25|   32|     1|          800|
    |x2_buf_19_U       |y_1_8_0_buf_RAM_AUTO_1R1W  |        0|  32|  33|    0|    25|   32|     1|          800|
    |x2_buf_20_U       |y_1_8_0_buf_RAM_AUTO_1R1W  |        0|  32|  33|    0|    25|   32|     1|          800|
    |x2_buf_21_U       |y_1_8_0_buf_RAM_AUTO_1R1W  |        0|  32|  33|    0|    25|   32|     1|          800|
    |x2_buf_22_U       |y_1_8_0_buf_RAM_AUTO_1R1W  |        0|  32|  33|    0|    25|   32|     1|          800|
    |x2_buf_23_U       |y_1_8_0_buf_RAM_AUTO_1R1W  |        0|  32|  33|    0|    25|   32|     1|          800|
    |x2_buf_24_U       |y_1_8_0_buf_RAM_AUTO_1R1W  |        0|  32|  33|    0|    25|   32|     1|          800|
    |x2_buf_25_U       |y_1_8_0_buf_RAM_AUTO_1R1W  |        0|  32|  33|    0|    25|   32|     1|          800|
    |x2_buf_26_U       |y_1_8_0_buf_RAM_AUTO_1R1W  |        0|  32|  33|    0|    25|   32|     1|          800|
    |x2_buf_27_U       |y_1_8_0_buf_RAM_AUTO_1R1W  |        0|  32|  33|    0|    25|   32|     1|          800|
    |x2_buf_28_U       |y_1_8_0_buf_RAM_AUTO_1R1W  |        0|  32|  33|    0|    25|   32|     1|          800|
    |x2_buf_29_U       |y_1_8_0_buf_RAM_AUTO_1R1W  |        0|  32|  33|    0|    25|   32|     1|          800|
    |x2_buf_30_U       |y_1_8_0_buf_RAM_AUTO_1R1W  |        0|  32|  33|    0|    25|   32|     1|          800|
    |x1_buf_U          |y_1_8_0_buf_RAM_AUTO_1R1W  |        0|  32|  33|    0|    25|   32|     1|          800|
    |x1_buf_16_U       |y_1_8_0_buf_RAM_AUTO_1R1W  |        0|  32|  33|    0|    25|   32|     1|          800|
    |x1_buf_17_U       |y_1_8_0_buf_RAM_AUTO_1R1W  |        0|  32|  33|    0|    25|   32|     1|          800|
    |x1_buf_18_U       |y_1_8_0_buf_RAM_AUTO_1R1W  |        0|  32|  33|    0|    25|   32|     1|          800|
    |x1_buf_19_U       |y_1_8_0_buf_RAM_AUTO_1R1W  |        0|  32|  33|    0|    25|   32|     1|          800|
    |x1_buf_20_U       |y_1_8_0_buf_RAM_AUTO_1R1W  |        0|  32|  33|    0|    25|   32|     1|          800|
    |x1_buf_21_U       |y_1_8_0_buf_RAM_AUTO_1R1W  |        0|  32|  33|    0|    25|   32|     1|          800|
    |x1_buf_22_U       |y_1_8_0_buf_RAM_AUTO_1R1W  |        0|  32|  33|    0|    25|   32|     1|          800|
    |x1_buf_23_U       |y_1_8_0_buf_RAM_AUTO_1R1W  |        0|  32|  33|    0|    25|   32|     1|          800|
    |x1_buf_24_U       |y_1_8_0_buf_RAM_AUTO_1R1W  |        0|  32|  33|    0|    25|   32|     1|          800|
    |x1_buf_25_U       |y_1_8_0_buf_RAM_AUTO_1R1W  |        0|  32|  33|    0|    25|   32|     1|          800|
    |x1_buf_26_U       |y_1_8_0_buf_RAM_AUTO_1R1W  |        0|  32|  33|    0|    25|   32|     1|          800|
    |x1_buf_27_U       |y_1_8_0_buf_RAM_AUTO_1R1W  |        0|  32|  33|    0|    25|   32|     1|          800|
    |x1_buf_28_U       |y_1_8_0_buf_RAM_AUTO_1R1W  |        0|  32|  33|    0|    25|   32|     1|          800|
    |x1_buf_29_U       |y_1_8_0_buf_RAM_AUTO_1R1W  |        0|  32|  33|    0|    25|   32|     1|          800|
    |x1_buf_30_U       |y_1_8_0_buf_RAM_AUTO_1R1W  |        0|  32|  33|    0|    25|   32|     1|          800|
    +------------------+---------------------------+---------+----+----+-----+------+-----+------+-------------+
    |Total             |                           |        0|2048|2112|  128|321600| 6144|   192|     10291200|
    +------------------+---------------------------+---------+----+----+-----+------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +-----------------------------------+----------+----+---+----+------------+------------+
    |           Variable Name           | Operation| DSP| FF| LUT| Bitwidth P0| Bitwidth P1|
    +-----------------------------------+----------+----+---+----+------------+------------+
    |add_ln113_1_fu_1752_p2             |         +|   0|  0|  19|          12|           5|
    |add_ln113_fu_1764_p2               |         +|   0|  0|  14|           7|           1|
    |icmp_ln113_fu_1758_p2              |      icmp|   0|  0|  14|           7|           6|
    |ap_block_state1                    |        or|   0|  0|   2|           1|           1|
    |ap_block_state152_on_subcall_done  |        or|   0|  0|   2|           1|           1|
    |ap_block_state153_io               |        or|   0|  0|   2|           1|           1|
    |ap_block_state155_on_subcall_done  |        or|   0|  0|   2|           1|           1|
    |ap_block_state225                  |        or|   0|  0|   2|           1|           1|
    |ap_block_state2_io                 |        or|   0|  0|   2|           1|           1|
    |ap_block_state74_on_subcall_done   |        or|   0|  0|   2|           1|           1|
    |ap_block_state80_io                |        or|   0|  0|   2|           1|           1|
    +-----------------------------------+----------+----+---+----+------------+------------+
    |Total                              |          |   0|  0|  63|          34|          20|
    +-----------------------------------+----------+----+---+----+------------+------------+

    * Multiplexer: 
    +----------------------------------------+------+-----------+-----+-----------+
    |                  Name                  |  LUT | Input Size| Bits| Total Bits|
    +----------------------------------------+------+-----------+-----+-----------+
    |A_8_0_buf_100_address0                  |    14|          3|   12|         36|
    |A_8_0_buf_100_ce0                       |    14|          3|    1|          3|
    |A_8_0_buf_100_we0                       |     9|          2|    1|          2|
    |A_8_0_buf_101_address0                  |    14|          3|   12|         36|
    |A_8_0_buf_101_ce0                       |    14|          3|    1|          3|
    |A_8_0_buf_101_we0                       |     9|          2|    1|          2|
    |A_8_0_buf_102_address0                  |    14|          3|   12|         36|
    |A_8_0_buf_102_ce0                       |    14|          3|    1|          3|
    |A_8_0_buf_102_we0                       |     9|          2|    1|          2|
    |A_8_0_buf_103_address0                  |    14|          3|   12|         36|
    |A_8_0_buf_103_ce0                       |    14|          3|    1|          3|
    |A_8_0_buf_103_we0                       |     9|          2|    1|          2|
    |A_8_0_buf_104_address0                  |    14|          3|   12|         36|
    |A_8_0_buf_104_ce0                       |    14|          3|    1|          3|
    |A_8_0_buf_104_we0                       |     9|          2|    1|          2|
    |A_8_0_buf_105_address0                  |    14|          3|   12|         36|
    |A_8_0_buf_105_ce0                       |    14|          3|    1|          3|
    |A_8_0_buf_105_we0                       |     9|          2|    1|          2|
    |A_8_0_buf_106_address0                  |    14|          3|   12|         36|
    |A_8_0_buf_106_ce0                       |    14|          3|    1|          3|
    |A_8_0_buf_106_we0                       |     9|          2|    1|          2|
    |A_8_0_buf_107_address0                  |    14|          3|   12|         36|
    |A_8_0_buf_107_ce0                       |    14|          3|    1|          3|
    |A_8_0_buf_107_we0                       |     9|          2|    1|          2|
    |A_8_0_buf_108_address0                  |    14|          3|   12|         36|
    |A_8_0_buf_108_ce0                       |    14|          3|    1|          3|
    |A_8_0_buf_108_we0                       |     9|          2|    1|          2|
    |A_8_0_buf_109_address0                  |    14|          3|   12|         36|
    |A_8_0_buf_109_ce0                       |    14|          3|    1|          3|
    |A_8_0_buf_109_we0                       |     9|          2|    1|          2|
    |A_8_0_buf_110_address0                  |    14|          3|   12|         36|
    |A_8_0_buf_110_ce0                       |    14|          3|    1|          3|
    |A_8_0_buf_110_we0                       |     9|          2|    1|          2|
    |A_8_0_buf_111_address0                  |    14|          3|   12|         36|
    |A_8_0_buf_111_ce0                       |    14|          3|    1|          3|
    |A_8_0_buf_111_we0                       |     9|          2|    1|          2|
    |A_8_0_buf_112_address0                  |    14|          3|   12|         36|
    |A_8_0_buf_112_ce0                       |    14|          3|    1|          3|
    |A_8_0_buf_112_we0                       |     9|          2|    1|          2|
    |A_8_0_buf_113_address0                  |    14|          3|   12|         36|
    |A_8_0_buf_113_ce0                       |    14|          3|    1|          3|
    |A_8_0_buf_113_we0                       |     9|          2|    1|          2|
    |A_8_0_buf_114_address0                  |    14|          3|   12|         36|
    |A_8_0_buf_114_ce0                       |    14|          3|    1|          3|
    |A_8_0_buf_114_we0                       |     9|          2|    1|          2|
    |A_8_0_buf_115_address0                  |    14|          3|   12|         36|
    |A_8_0_buf_115_ce0                       |    14|          3|    1|          3|
    |A_8_0_buf_115_we0                       |     9|          2|    1|          2|
    |A_8_0_buf_116_address0                  |    14|          3|   12|         36|
    |A_8_0_buf_116_ce0                       |    14|          3|    1|          3|
    |A_8_0_buf_116_we0                       |     9|          2|    1|          2|
    |A_8_0_buf_117_address0                  |    14|          3|   12|         36|
    |A_8_0_buf_117_ce0                       |    14|          3|    1|          3|
    |A_8_0_buf_117_we0                       |     9|          2|    1|          2|
    |A_8_0_buf_118_address0                  |    14|          3|   12|         36|
    |A_8_0_buf_118_ce0                       |    14|          3|    1|          3|
    |A_8_0_buf_118_we0                       |     9|          2|    1|          2|
    |A_8_0_buf_119_address0                  |    14|          3|   12|         36|
    |A_8_0_buf_119_ce0                       |    14|          3|    1|          3|
    |A_8_0_buf_119_we0                       |     9|          2|    1|          2|
    |A_8_0_buf_120_address0                  |    14|          3|   12|         36|
    |A_8_0_buf_120_ce0                       |    14|          3|    1|          3|
    |A_8_0_buf_120_we0                       |     9|          2|    1|          2|
    |A_8_0_buf_121_address0                  |    14|          3|   12|         36|
    |A_8_0_buf_121_ce0                       |    14|          3|    1|          3|
    |A_8_0_buf_121_we0                       |     9|          2|    1|          2|
    |A_8_0_buf_122_address0                  |    14|          3|   12|         36|
    |A_8_0_buf_122_ce0                       |    14|          3|    1|          3|
    |A_8_0_buf_122_we0                       |     9|          2|    1|          2|
    |A_8_0_buf_123_address0                  |    14|          3|   12|         36|
    |A_8_0_buf_123_ce0                       |    14|          3|    1|          3|
    |A_8_0_buf_123_we0                       |     9|          2|    1|          2|
    |A_8_0_buf_124_address0                  |    14|          3|   12|         36|
    |A_8_0_buf_124_ce0                       |    14|          3|    1|          3|
    |A_8_0_buf_124_we0                       |     9|          2|    1|          2|
    |A_8_0_buf_125_address0                  |    14|          3|   12|         36|
    |A_8_0_buf_125_ce0                       |    14|          3|    1|          3|
    |A_8_0_buf_125_we0                       |     9|          2|    1|          2|
    |A_8_0_buf_126_address0                  |    14|          3|   12|         36|
    |A_8_0_buf_126_ce0                       |    14|          3|    1|          3|
    |A_8_0_buf_126_we0                       |     9|          2|    1|          2|
    |A_8_0_buf_64_address0                   |    14|          3|   12|         36|
    |A_8_0_buf_64_ce0                        |    14|          3|    1|          3|
    |A_8_0_buf_64_we0                        |     9|          2|    1|          2|
    |A_8_0_buf_65_address0                   |    14|          3|   12|         36|
    |A_8_0_buf_65_ce0                        |    14|          3|    1|          3|
    |A_8_0_buf_65_we0                        |     9|          2|    1|          2|
    |A_8_0_buf_66_address0                   |    14|          3|   12|         36|
    |A_8_0_buf_66_ce0                        |    14|          3|    1|          3|
    |A_8_0_buf_66_we0                        |     9|          2|    1|          2|
    |A_8_0_buf_67_address0                   |    14|          3|   12|         36|
    |A_8_0_buf_67_ce0                        |    14|          3|    1|          3|
    |A_8_0_buf_67_we0                        |     9|          2|    1|          2|
    |A_8_0_buf_68_address0                   |    14|          3|   12|         36|
    |A_8_0_buf_68_ce0                        |    14|          3|    1|          3|
    |A_8_0_buf_68_we0                        |     9|          2|    1|          2|
    |A_8_0_buf_69_address0                   |    14|          3|   12|         36|
    |A_8_0_buf_69_ce0                        |    14|          3|    1|          3|
    |A_8_0_buf_69_we0                        |     9|          2|    1|          2|
    |A_8_0_buf_70_address0                   |    14|          3|   12|         36|
    |A_8_0_buf_70_ce0                        |    14|          3|    1|          3|
    |A_8_0_buf_70_we0                        |     9|          2|    1|          2|
    |A_8_0_buf_71_address0                   |    14|          3|   12|         36|
    |A_8_0_buf_71_ce0                        |    14|          3|    1|          3|
    |A_8_0_buf_71_we0                        |     9|          2|    1|          2|
    |A_8_0_buf_72_address0                   |    14|          3|   12|         36|
    |A_8_0_buf_72_ce0                        |    14|          3|    1|          3|
    |A_8_0_buf_72_we0                        |     9|          2|    1|          2|
    |A_8_0_buf_73_address0                   |    14|          3|   12|         36|
    |A_8_0_buf_73_ce0                        |    14|          3|    1|          3|
    |A_8_0_buf_73_we0                        |     9|          2|    1|          2|
    |A_8_0_buf_74_address0                   |    14|          3|   12|         36|
    |A_8_0_buf_74_ce0                        |    14|          3|    1|          3|
    |A_8_0_buf_74_we0                        |     9|          2|    1|          2|
    |A_8_0_buf_75_address0                   |    14|          3|   12|         36|
    |A_8_0_buf_75_ce0                        |    14|          3|    1|          3|
    |A_8_0_buf_75_we0                        |     9|          2|    1|          2|
    |A_8_0_buf_76_address0                   |    14|          3|   12|         36|
    |A_8_0_buf_76_ce0                        |    14|          3|    1|          3|
    |A_8_0_buf_76_we0                        |     9|          2|    1|          2|
    |A_8_0_buf_77_address0                   |    14|          3|   12|         36|
    |A_8_0_buf_77_ce0                        |    14|          3|    1|          3|
    |A_8_0_buf_77_we0                        |     9|          2|    1|          2|
    |A_8_0_buf_78_address0                   |    14|          3|   12|         36|
    |A_8_0_buf_78_ce0                        |    14|          3|    1|          3|
    |A_8_0_buf_78_we0                        |     9|          2|    1|          2|
    |A_8_0_buf_79_address0                   |    14|          3|   12|         36|
    |A_8_0_buf_79_ce0                        |    14|          3|    1|          3|
    |A_8_0_buf_79_we0                        |     9|          2|    1|          2|
    |A_8_0_buf_80_address0                   |    14|          3|   12|         36|
    |A_8_0_buf_80_ce0                        |    14|          3|    1|          3|
    |A_8_0_buf_80_we0                        |     9|          2|    1|          2|
    |A_8_0_buf_81_address0                   |    14|          3|   12|         36|
    |A_8_0_buf_81_ce0                        |    14|          3|    1|          3|
    |A_8_0_buf_81_we0                        |     9|          2|    1|          2|
    |A_8_0_buf_82_address0                   |    14|          3|   12|         36|
    |A_8_0_buf_82_ce0                        |    14|          3|    1|          3|
    |A_8_0_buf_82_we0                        |     9|          2|    1|          2|
    |A_8_0_buf_83_address0                   |    14|          3|   12|         36|
    |A_8_0_buf_83_ce0                        |    14|          3|    1|          3|
    |A_8_0_buf_83_we0                        |     9|          2|    1|          2|
    |A_8_0_buf_84_address0                   |    14|          3|   12|         36|
    |A_8_0_buf_84_ce0                        |    14|          3|    1|          3|
    |A_8_0_buf_84_we0                        |     9|          2|    1|          2|
    |A_8_0_buf_85_address0                   |    14|          3|   12|         36|
    |A_8_0_buf_85_ce0                        |    14|          3|    1|          3|
    |A_8_0_buf_85_we0                        |     9|          2|    1|          2|
    |A_8_0_buf_86_address0                   |    14|          3|   12|         36|
    |A_8_0_buf_86_ce0                        |    14|          3|    1|          3|
    |A_8_0_buf_86_we0                        |     9|          2|    1|          2|
    |A_8_0_buf_87_address0                   |    14|          3|   12|         36|
    |A_8_0_buf_87_ce0                        |    14|          3|    1|          3|
    |A_8_0_buf_87_we0                        |     9|          2|    1|          2|
    |A_8_0_buf_88_address0                   |    14|          3|   12|         36|
    |A_8_0_buf_88_ce0                        |    14|          3|    1|          3|
    |A_8_0_buf_88_we0                        |     9|          2|    1|          2|
    |A_8_0_buf_89_address0                   |    14|          3|   12|         36|
    |A_8_0_buf_89_ce0                        |    14|          3|    1|          3|
    |A_8_0_buf_89_we0                        |     9|          2|    1|          2|
    |A_8_0_buf_90_address0                   |    14|          3|   12|         36|
    |A_8_0_buf_90_ce0                        |    14|          3|    1|          3|
    |A_8_0_buf_90_we0                        |     9|          2|    1|          2|
    |A_8_0_buf_91_address0                   |    14|          3|   12|         36|
    |A_8_0_buf_91_ce0                        |    14|          3|    1|          3|
    |A_8_0_buf_91_we0                        |     9|          2|    1|          2|
    |A_8_0_buf_92_address0                   |    14|          3|   12|         36|
    |A_8_0_buf_92_ce0                        |    14|          3|    1|          3|
    |A_8_0_buf_92_we0                        |     9|          2|    1|          2|
    |A_8_0_buf_93_address0                   |    14|          3|   12|         36|
    |A_8_0_buf_93_ce0                        |    14|          3|    1|          3|
    |A_8_0_buf_93_we0                        |     9|          2|    1|          2|
    |A_8_0_buf_94_address0                   |    14|          3|   12|         36|
    |A_8_0_buf_94_ce0                        |    14|          3|    1|          3|
    |A_8_0_buf_94_we0                        |     9|          2|    1|          2|
    |A_8_0_buf_95_address0                   |    14|          3|   12|         36|
    |A_8_0_buf_95_ce0                        |    14|          3|    1|          3|
    |A_8_0_buf_95_we0                        |     9|          2|    1|          2|
    |A_8_0_buf_96_address0                   |    14|          3|   12|         36|
    |A_8_0_buf_96_ce0                        |    14|          3|    1|          3|
    |A_8_0_buf_96_we0                        |     9|          2|    1|          2|
    |A_8_0_buf_97_address0                   |    14|          3|   12|         36|
    |A_8_0_buf_97_ce0                        |    14|          3|    1|          3|
    |A_8_0_buf_97_we0                        |     9|          2|    1|          2|
    |A_8_0_buf_98_address0                   |    14|          3|   12|         36|
    |A_8_0_buf_98_ce0                        |    14|          3|    1|          3|
    |A_8_0_buf_98_we0                        |     9|          2|    1|          2|
    |A_8_0_buf_99_address0                   |    14|          3|   12|         36|
    |A_8_0_buf_99_ce0                        |    14|          3|    1|          3|
    |A_8_0_buf_99_we0                        |     9|          2|    1|          2|
    |A_8_0_buf_address0                      |    14|          3|   12|         36|
    |A_8_0_buf_ce0                           |    14|          3|    1|          3|
    |A_8_0_buf_we0                           |     9|          2|    1|          2|
    |A_9_0_buf_100_address0                  |    14|          3|   12|         36|
    |A_9_0_buf_100_ce0                       |    14|          3|    1|          3|
    |A_9_0_buf_100_we0                       |     9|          2|    1|          2|
    |A_9_0_buf_101_address0                  |    14|          3|   12|         36|
    |A_9_0_buf_101_ce0                       |    14|          3|    1|          3|
    |A_9_0_buf_101_we0                       |     9|          2|    1|          2|
    |A_9_0_buf_102_address0                  |    14|          3|   12|         36|
    |A_9_0_buf_102_ce0                       |    14|          3|    1|          3|
    |A_9_0_buf_102_we0                       |     9|          2|    1|          2|
    |A_9_0_buf_103_address0                  |    14|          3|   12|         36|
    |A_9_0_buf_103_ce0                       |    14|          3|    1|          3|
    |A_9_0_buf_103_we0                       |     9|          2|    1|          2|
    |A_9_0_buf_104_address0                  |    14|          3|   12|         36|
    |A_9_0_buf_104_ce0                       |    14|          3|    1|          3|
    |A_9_0_buf_104_we0                       |     9|          2|    1|          2|
    |A_9_0_buf_105_address0                  |    14|          3|   12|         36|
    |A_9_0_buf_105_ce0                       |    14|          3|    1|          3|
    |A_9_0_buf_105_we0                       |     9|          2|    1|          2|
    |A_9_0_buf_106_address0                  |    14|          3|   12|         36|
    |A_9_0_buf_106_ce0                       |    14|          3|    1|          3|
    |A_9_0_buf_106_we0                       |     9|          2|    1|          2|
    |A_9_0_buf_107_address0                  |    14|          3|   12|         36|
    |A_9_0_buf_107_ce0                       |    14|          3|    1|          3|
    |A_9_0_buf_107_we0                       |     9|          2|    1|          2|
    |A_9_0_buf_108_address0                  |    14|          3|   12|         36|
    |A_9_0_buf_108_ce0                       |    14|          3|    1|          3|
    |A_9_0_buf_108_we0                       |     9|          2|    1|          2|
    |A_9_0_buf_109_address0                  |    14|          3|   12|         36|
    |A_9_0_buf_109_ce0                       |    14|          3|    1|          3|
    |A_9_0_buf_109_we0                       |     9|          2|    1|          2|
    |A_9_0_buf_110_address0                  |    14|          3|   12|         36|
    |A_9_0_buf_110_ce0                       |    14|          3|    1|          3|
    |A_9_0_buf_110_we0                       |     9|          2|    1|          2|
    |A_9_0_buf_111_address0                  |    14|          3|   12|         36|
    |A_9_0_buf_111_ce0                       |    14|          3|    1|          3|
    |A_9_0_buf_111_we0                       |     9|          2|    1|          2|
    |A_9_0_buf_112_address0                  |    14|          3|   12|         36|
    |A_9_0_buf_112_ce0                       |    14|          3|    1|          3|
    |A_9_0_buf_112_we0                       |     9|          2|    1|          2|
    |A_9_0_buf_113_address0                  |    14|          3|   12|         36|
    |A_9_0_buf_113_ce0                       |    14|          3|    1|          3|
    |A_9_0_buf_113_we0                       |     9|          2|    1|          2|
    |A_9_0_buf_114_address0                  |    14|          3|   12|         36|
    |A_9_0_buf_114_ce0                       |    14|          3|    1|          3|
    |A_9_0_buf_114_we0                       |     9|          2|    1|          2|
    |A_9_0_buf_115_address0                  |    14|          3|   12|         36|
    |A_9_0_buf_115_ce0                       |    14|          3|    1|          3|
    |A_9_0_buf_115_we0                       |     9|          2|    1|          2|
    |A_9_0_buf_116_address0                  |    14|          3|   12|         36|
    |A_9_0_buf_116_ce0                       |    14|          3|    1|          3|
    |A_9_0_buf_116_we0                       |     9|          2|    1|          2|
    |A_9_0_buf_117_address0                  |    14|          3|   12|         36|
    |A_9_0_buf_117_ce0                       |    14|          3|    1|          3|
    |A_9_0_buf_117_we0                       |     9|          2|    1|          2|
    |A_9_0_buf_118_address0                  |    14|          3|   12|         36|
    |A_9_0_buf_118_ce0                       |    14|          3|    1|          3|
    |A_9_0_buf_118_we0                       |     9|          2|    1|          2|
    |A_9_0_buf_119_address0                  |    14|          3|   12|         36|
    |A_9_0_buf_119_ce0                       |    14|          3|    1|          3|
    |A_9_0_buf_119_we0                       |     9|          2|    1|          2|
    |A_9_0_buf_120_address0                  |    14|          3|   12|         36|
    |A_9_0_buf_120_ce0                       |    14|          3|    1|          3|
    |A_9_0_buf_120_we0                       |     9|          2|    1|          2|
    |A_9_0_buf_121_address0                  |    14|          3|   12|         36|
    |A_9_0_buf_121_ce0                       |    14|          3|    1|          3|
    |A_9_0_buf_121_we0                       |     9|          2|    1|          2|
    |A_9_0_buf_122_address0                  |    14|          3|   12|         36|
    |A_9_0_buf_122_ce0                       |    14|          3|    1|          3|
    |A_9_0_buf_122_we0                       |     9|          2|    1|          2|
    |A_9_0_buf_123_address0                  |    14|          3|   12|         36|
    |A_9_0_buf_123_ce0                       |    14|          3|    1|          3|
    |A_9_0_buf_123_we0                       |     9|          2|    1|          2|
    |A_9_0_buf_124_address0                  |    14|          3|   12|         36|
    |A_9_0_buf_124_ce0                       |    14|          3|    1|          3|
    |A_9_0_buf_124_we0                       |     9|          2|    1|          2|
    |A_9_0_buf_125_address0                  |    14|          3|   12|         36|
    |A_9_0_buf_125_ce0                       |    14|          3|    1|          3|
    |A_9_0_buf_125_we0                       |     9|          2|    1|          2|
    |A_9_0_buf_126_address0                  |    14|          3|   12|         36|
    |A_9_0_buf_126_ce0                       |    14|          3|    1|          3|
    |A_9_0_buf_126_we0                       |     9|          2|    1|          2|
    |A_9_0_buf_64_address0                   |    14|          3|   12|         36|
    |A_9_0_buf_64_ce0                        |    14|          3|    1|          3|
    |A_9_0_buf_64_we0                        |     9|          2|    1|          2|
    |A_9_0_buf_65_address0                   |    14|          3|   12|         36|
    |A_9_0_buf_65_ce0                        |    14|          3|    1|          3|
    |A_9_0_buf_65_we0                        |     9|          2|    1|          2|
    |A_9_0_buf_66_address0                   |    14|          3|   12|         36|
    |A_9_0_buf_66_ce0                        |    14|          3|    1|          3|
    |A_9_0_buf_66_we0                        |     9|          2|    1|          2|
    |A_9_0_buf_67_address0                   |    14|          3|   12|         36|
    |A_9_0_buf_67_ce0                        |    14|          3|    1|          3|
    |A_9_0_buf_67_we0                        |     9|          2|    1|          2|
    |A_9_0_buf_68_address0                   |    14|          3|   12|         36|
    |A_9_0_buf_68_ce0                        |    14|          3|    1|          3|
    |A_9_0_buf_68_we0                        |     9|          2|    1|          2|
    |A_9_0_buf_69_address0                   |    14|          3|   12|         36|
    |A_9_0_buf_69_ce0                        |    14|          3|    1|          3|
    |A_9_0_buf_69_we0                        |     9|          2|    1|          2|
    |A_9_0_buf_70_address0                   |    14|          3|   12|         36|
    |A_9_0_buf_70_ce0                        |    14|          3|    1|          3|
    |A_9_0_buf_70_we0                        |     9|          2|    1|          2|
    |A_9_0_buf_71_address0                   |    14|          3|   12|         36|
    |A_9_0_buf_71_ce0                        |    14|          3|    1|          3|
    |A_9_0_buf_71_we0                        |     9|          2|    1|          2|
    |A_9_0_buf_72_address0                   |    14|          3|   12|         36|
    |A_9_0_buf_72_ce0                        |    14|          3|    1|          3|
    |A_9_0_buf_72_we0                        |     9|          2|    1|          2|
    |A_9_0_buf_73_address0                   |    14|          3|   12|         36|
    |A_9_0_buf_73_ce0                        |    14|          3|    1|          3|
    |A_9_0_buf_73_we0                        |     9|          2|    1|          2|
    |A_9_0_buf_74_address0                   |    14|          3|   12|         36|
    |A_9_0_buf_74_ce0                        |    14|          3|    1|          3|
    |A_9_0_buf_74_we0                        |     9|          2|    1|          2|
    |A_9_0_buf_75_address0                   |    14|          3|   12|         36|
    |A_9_0_buf_75_ce0                        |    14|          3|    1|          3|
    |A_9_0_buf_75_we0                        |     9|          2|    1|          2|
    |A_9_0_buf_76_address0                   |    14|          3|   12|         36|
    |A_9_0_buf_76_ce0                        |    14|          3|    1|          3|
    |A_9_0_buf_76_we0                        |     9|          2|    1|          2|
    |A_9_0_buf_77_address0                   |    14|          3|   12|         36|
    |A_9_0_buf_77_ce0                        |    14|          3|    1|          3|
    |A_9_0_buf_77_we0                        |     9|          2|    1|          2|
    |A_9_0_buf_78_address0                   |    14|          3|   12|         36|
    |A_9_0_buf_78_ce0                        |    14|          3|    1|          3|
    |A_9_0_buf_78_we0                        |     9|          2|    1|          2|
    |A_9_0_buf_79_address0                   |    14|          3|   12|         36|
    |A_9_0_buf_79_ce0                        |    14|          3|    1|          3|
    |A_9_0_buf_79_we0                        |     9|          2|    1|          2|
    |A_9_0_buf_80_address0                   |    14|          3|   12|         36|
    |A_9_0_buf_80_ce0                        |    14|          3|    1|          3|
    |A_9_0_buf_80_we0                        |     9|          2|    1|          2|
    |A_9_0_buf_81_address0                   |    14|          3|   12|         36|
    |A_9_0_buf_81_ce0                        |    14|          3|    1|          3|
    |A_9_0_buf_81_we0                        |     9|          2|    1|          2|
    |A_9_0_buf_82_address0                   |    14|          3|   12|         36|
    |A_9_0_buf_82_ce0                        |    14|          3|    1|          3|
    |A_9_0_buf_82_we0                        |     9|          2|    1|          2|
    |A_9_0_buf_83_address0                   |    14|          3|   12|         36|
    |A_9_0_buf_83_ce0                        |    14|          3|    1|          3|
    |A_9_0_buf_83_we0                        |     9|          2|    1|          2|
    |A_9_0_buf_84_address0                   |    14|          3|   12|         36|
    |A_9_0_buf_84_ce0                        |    14|          3|    1|          3|
    |A_9_0_buf_84_we0                        |     9|          2|    1|          2|
    |A_9_0_buf_85_address0                   |    14|          3|   12|         36|
    |A_9_0_buf_85_ce0                        |    14|          3|    1|          3|
    |A_9_0_buf_85_we0                        |     9|          2|    1|          2|
    |A_9_0_buf_86_address0                   |    14|          3|   12|         36|
    |A_9_0_buf_86_ce0                        |    14|          3|    1|          3|
    |A_9_0_buf_86_we0                        |     9|          2|    1|          2|
    |A_9_0_buf_87_address0                   |    14|          3|   12|         36|
    |A_9_0_buf_87_ce0                        |    14|          3|    1|          3|
    |A_9_0_buf_87_we0                        |     9|          2|    1|          2|
    |A_9_0_buf_88_address0                   |    14|          3|   12|         36|
    |A_9_0_buf_88_ce0                        |    14|          3|    1|          3|
    |A_9_0_buf_88_we0                        |     9|          2|    1|          2|
    |A_9_0_buf_89_address0                   |    14|          3|   12|         36|
    |A_9_0_buf_89_ce0                        |    14|          3|    1|          3|
    |A_9_0_buf_89_we0                        |     9|          2|    1|          2|
    |A_9_0_buf_90_address0                   |    14|          3|   12|         36|
    |A_9_0_buf_90_ce0                        |    14|          3|    1|          3|
    |A_9_0_buf_90_we0                        |     9|          2|    1|          2|
    |A_9_0_buf_91_address0                   |    14|          3|   12|         36|
    |A_9_0_buf_91_ce0                        |    14|          3|    1|          3|
    |A_9_0_buf_91_we0                        |     9|          2|    1|          2|
    |A_9_0_buf_92_address0                   |    14|          3|   12|         36|
    |A_9_0_buf_92_ce0                        |    14|          3|    1|          3|
    |A_9_0_buf_92_we0                        |     9|          2|    1|          2|
    |A_9_0_buf_93_address0                   |    14|          3|   12|         36|
    |A_9_0_buf_93_ce0                        |    14|          3|    1|          3|
    |A_9_0_buf_93_we0                        |     9|          2|    1|          2|
    |A_9_0_buf_94_address0                   |    14|          3|   12|         36|
    |A_9_0_buf_94_ce0                        |    14|          3|    1|          3|
    |A_9_0_buf_94_we0                        |     9|          2|    1|          2|
    |A_9_0_buf_95_address0                   |    14|          3|   12|         36|
    |A_9_0_buf_95_ce0                        |    14|          3|    1|          3|
    |A_9_0_buf_95_we0                        |     9|          2|    1|          2|
    |A_9_0_buf_96_address0                   |    14|          3|   12|         36|
    |A_9_0_buf_96_ce0                        |    14|          3|    1|          3|
    |A_9_0_buf_96_we0                        |     9|          2|    1|          2|
    |A_9_0_buf_97_address0                   |    14|          3|   12|         36|
    |A_9_0_buf_97_ce0                        |    14|          3|    1|          3|
    |A_9_0_buf_97_we0                        |     9|          2|    1|          2|
    |A_9_0_buf_98_address0                   |    14|          3|   12|         36|
    |A_9_0_buf_98_ce0                        |    14|          3|    1|          3|
    |A_9_0_buf_98_we0                        |     9|          2|    1|          2|
    |A_9_0_buf_99_address0                   |    14|          3|   12|         36|
    |A_9_0_buf_99_ce0                        |    14|          3|    1|          3|
    |A_9_0_buf_99_we0                        |     9|          2|    1|          2|
    |A_9_0_buf_address0                      |    14|          3|   12|         36|
    |A_9_0_buf_ce0                           |    14|          3|    1|          3|
    |A_9_0_buf_we0                           |     9|          2|    1|          2|
    |ap_NS_fsm                               |  1200|        226|    1|        226|
    |ap_done                                 |     9|          2|    1|          2|
    |grp_fu_2200_ce                          |    14|          3|    1|          3|
    |grp_fu_2200_p0                          |    14|          3|   32|         96|
    |grp_fu_2200_p1                          |    14|          3|   32|         96|
    |grp_fu_2204_ce                          |    14|          3|    1|          3|
    |grp_fu_2204_p0                          |    14|          3|   32|         96|
    |grp_fu_2204_p1                          |    14|          3|   32|         96|
    |i_4_fu_154                              |     9|          2|    7|         14|
    |merlin_gmem_kernel_mvt_512_0_ARADDR     |    26|          5|   64|        320|
    |merlin_gmem_kernel_mvt_512_0_ARLEN      |    20|          4|   32|        128|
    |merlin_gmem_kernel_mvt_512_0_ARVALID    |    20|          4|    1|          4|
    |merlin_gmem_kernel_mvt_512_0_RREADY     |    14|          3|    1|          3|
    |merlin_gmem_kernel_mvt_512_0_blk_n_AR   |     9|          2|    1|          2|
    |merlin_gmem_kernel_mvt_512_1_ARADDR     |    14|          3|   64|        192|
    |merlin_gmem_kernel_mvt_512_1_ARLEN      |    14|          3|   32|         96|
    |merlin_gmem_kernel_mvt_512_1_ARVALID    |    14|          3|    1|          3|
    |merlin_gmem_kernel_mvt_512_1_RREADY     |     9|          2|    1|          2|
    |merlin_gmem_kernel_mvt_512_1_blk_n_AR   |     9|          2|    1|          2|
    |merlin_gmem_kernel_mvt_512_2_ARADDR     |    14|          3|   64|        192|
    |merlin_gmem_kernel_mvt_512_2_ARLEN      |    14|          3|   32|         96|
    |merlin_gmem_kernel_mvt_512_2_ARVALID    |    14|          3|    1|          3|
    |merlin_gmem_kernel_mvt_512_2_RREADY     |     9|          2|    1|          2|
    |merlin_gmem_kernel_mvt_512_2_blk_n_AR   |     9|          2|    1|          2|
    |merlin_gmem_kernel_mvt_512_x1_ARADDR    |    14|          3|   64|        192|
    |merlin_gmem_kernel_mvt_512_x1_ARLEN     |    14|          3|   32|         96|
    |merlin_gmem_kernel_mvt_512_x1_ARVALID   |    14|          3|    1|          3|
    |merlin_gmem_kernel_mvt_512_x1_AWADDR    |    14|          3|   64|        192|
    |merlin_gmem_kernel_mvt_512_x1_AWLEN     |    14|          3|   32|         96|
    |merlin_gmem_kernel_mvt_512_x1_AWVALID   |    14|          3|    1|          3|
    |merlin_gmem_kernel_mvt_512_x1_BREADY    |    14|          3|    1|          3|
    |merlin_gmem_kernel_mvt_512_x1_RREADY    |     9|          2|    1|          2|
    |merlin_gmem_kernel_mvt_512_x1_WVALID    |     9|          2|    1|          2|
    |merlin_gmem_kernel_mvt_512_x1_blk_n_AR  |     9|          2|    1|          2|
    |merlin_gmem_kernel_mvt_512_x1_blk_n_AW  |     9|          2|    1|          2|
    |merlin_gmem_kernel_mvt_512_x1_blk_n_B   |     9|          2|    1|          2|
    |merlin_gmem_kernel_mvt_512_x2_ARADDR    |    14|          3|   64|        192|
    |merlin_gmem_kernel_mvt_512_x2_ARLEN     |    14|          3|   32|         96|
    |merlin_gmem_kernel_mvt_512_x2_ARVALID   |    14|          3|    1|          3|
    |merlin_gmem_kernel_mvt_512_x2_AWADDR    |    14|          3|   64|        192|
    |merlin_gmem_kernel_mvt_512_x2_AWLEN     |    14|          3|   32|         96|
    |merlin_gmem_kernel_mvt_512_x2_AWVALID   |    14|          3|    1|          3|
    |merlin_gmem_kernel_mvt_512_x2_BREADY    |    14|          3|    1|          3|
    |merlin_gmem_kernel_mvt_512_x2_RREADY    |     9|          2|    1|          2|
    |merlin_gmem_kernel_mvt_512_x2_WVALID    |     9|          2|    1|          2|
    |merlin_gmem_kernel_mvt_512_x2_blk_n_AR  |     9|          2|    1|          2|
    |merlin_gmem_kernel_mvt_512_x2_blk_n_AW  |     9|          2|    1|          2|
    |merlin_gmem_kernel_mvt_512_x2_blk_n_B   |     9|          2|    1|          2|
    |phi_mul_fu_150                          |     9|          2|   12|         24|
    |x1_buf_16_address0                      |    26|          5|    5|         25|
    |x1_buf_16_ce0                           |    20|          4|    1|          4|
    |x1_buf_16_d0                            |    14|          3|   32|         96|
    |x1_buf_16_we0                           |    14|          3|    1|          3|
    |x1_buf_17_address0                      |    26|          5|    5|         25|
    |x1_buf_17_ce0                           |    20|          4|    1|          4|
    |x1_buf_17_d0                            |    14|          3|   32|         96|
    |x1_buf_17_we0                           |    14|          3|    1|          3|
    |x1_buf_18_address0                      |    26|          5|    5|         25|
    |x1_buf_18_ce0                           |    20|          4|    1|          4|
    |x1_buf_18_d0                            |    14|          3|   32|         96|
    |x1_buf_18_we0                           |    14|          3|    1|          3|
    |x1_buf_19_address0                      |    26|          5|    5|         25|
    |x1_buf_19_ce0                           |    20|          4|    1|          4|
    |x1_buf_19_d0                            |    14|          3|   32|         96|
    |x1_buf_19_we0                           |    14|          3|    1|          3|
    |x1_buf_20_address0                      |    26|          5|    5|         25|
    |x1_buf_20_ce0                           |    20|          4|    1|          4|
    |x1_buf_20_d0                            |    14|          3|   32|         96|
    |x1_buf_20_we0                           |    14|          3|    1|          3|
    |x1_buf_21_address0                      |    26|          5|    5|         25|
    |x1_buf_21_ce0                           |    20|          4|    1|          4|
    |x1_buf_21_d0                            |    14|          3|   32|         96|
    |x1_buf_21_we0                           |    14|          3|    1|          3|
    |x1_buf_22_address0                      |    26|          5|    5|         25|
    |x1_buf_22_ce0                           |    20|          4|    1|          4|
    |x1_buf_22_d0                            |    14|          3|   32|         96|
    |x1_buf_22_we0                           |    14|          3|    1|          3|
    |x1_buf_23_address0                      |    26|          5|    5|         25|
    |x1_buf_23_ce0                           |    20|          4|    1|          4|
    |x1_buf_23_d0                            |    14|          3|   32|         96|
    |x1_buf_23_we0                           |    14|          3|    1|          3|
    |x1_buf_24_address0                      |    26|          5|    5|         25|
    |x1_buf_24_ce0                           |    20|          4|    1|          4|
    |x1_buf_24_d0                            |    14|          3|   32|         96|
    |x1_buf_24_we0                           |    14|          3|    1|          3|
    |x1_buf_25_address0                      |    26|          5|    5|         25|
    |x1_buf_25_ce0                           |    20|          4|    1|          4|
    |x1_buf_25_d0                            |    14|          3|   32|         96|
    |x1_buf_25_we0                           |    14|          3|    1|          3|
    |x1_buf_26_address0                      |    26|          5|    5|         25|
    |x1_buf_26_ce0                           |    20|          4|    1|          4|
    |x1_buf_26_d0                            |    14|          3|   32|         96|
    |x1_buf_26_we0                           |    14|          3|    1|          3|
    |x1_buf_27_address0                      |    26|          5|    5|         25|
    |x1_buf_27_ce0                           |    20|          4|    1|          4|
    |x1_buf_27_d0                            |    14|          3|   32|         96|
    |x1_buf_27_we0                           |    14|          3|    1|          3|
    |x1_buf_28_address0                      |    26|          5|    5|         25|
    |x1_buf_28_ce0                           |    20|          4|    1|          4|
    |x1_buf_28_d0                            |    14|          3|   32|         96|
    |x1_buf_28_we0                           |    14|          3|    1|          3|
    |x1_buf_29_address0                      |    26|          5|    5|         25|
    |x1_buf_29_ce0                           |    20|          4|    1|          4|
    |x1_buf_29_d0                            |    14|          3|   32|         96|
    |x1_buf_29_we0                           |    14|          3|    1|          3|
    |x1_buf_30_address0                      |    26|          5|    5|         25|
    |x1_buf_30_ce0                           |    20|          4|    1|          4|
    |x1_buf_30_d0                            |    14|          3|   32|         96|
    |x1_buf_30_we0                           |    14|          3|    1|          3|
    |x1_buf_address0                         |    26|          5|    5|         25|
    |x1_buf_ce0                              |    20|          4|    1|          4|
    |x1_buf_d0                               |    14|          3|   32|         96|
    |x1_buf_we0                              |    14|          3|    1|          3|
    |x2_buf_16_address0                      |    20|          4|    5|         20|
    |x2_buf_16_ce0                           |    20|          4|    1|          4|
    |x2_buf_16_d0                            |    14|          3|   32|         96|
    |x2_buf_16_we0                           |    14|          3|    1|          3|
    |x2_buf_17_address0                      |    20|          4|    5|         20|
    |x2_buf_17_ce0                           |    20|          4|    1|          4|
    |x2_buf_17_d0                            |    14|          3|   32|         96|
    |x2_buf_17_we0                           |    14|          3|    1|          3|
    |x2_buf_18_address0                      |    20|          4|    5|         20|
    |x2_buf_18_ce0                           |    20|          4|    1|          4|
    |x2_buf_18_d0                            |    14|          3|   32|         96|
    |x2_buf_18_we0                           |    14|          3|    1|          3|
    |x2_buf_19_address0                      |    20|          4|    5|         20|
    |x2_buf_19_ce0                           |    20|          4|    1|          4|
    |x2_buf_19_d0                            |    14|          3|   32|         96|
    |x2_buf_19_we0                           |    14|          3|    1|          3|
    |x2_buf_20_address0                      |    20|          4|    5|         20|
    |x2_buf_20_ce0                           |    20|          4|    1|          4|
    |x2_buf_20_d0                            |    14|          3|   32|         96|
    |x2_buf_20_we0                           |    14|          3|    1|          3|
    |x2_buf_21_address0                      |    20|          4|    5|         20|
    |x2_buf_21_ce0                           |    20|          4|    1|          4|
    |x2_buf_21_d0                            |    14|          3|   32|         96|
    |x2_buf_21_we0                           |    14|          3|    1|          3|
    |x2_buf_22_address0                      |    20|          4|    5|         20|
    |x2_buf_22_ce0                           |    20|          4|    1|          4|
    |x2_buf_22_d0                            |    14|          3|   32|         96|
    |x2_buf_22_we0                           |    14|          3|    1|          3|
    |x2_buf_23_address0                      |    20|          4|    5|         20|
    |x2_buf_23_ce0                           |    20|          4|    1|          4|
    |x2_buf_23_d0                            |    14|          3|   32|         96|
    |x2_buf_23_we0                           |    14|          3|    1|          3|
    |x2_buf_24_address0                      |    20|          4|    5|         20|
    |x2_buf_24_ce0                           |    20|          4|    1|          4|
    |x2_buf_24_d0                            |    14|          3|   32|         96|
    |x2_buf_24_we0                           |    14|          3|    1|          3|
    |x2_buf_25_address0                      |    20|          4|    5|         20|
    |x2_buf_25_ce0                           |    20|          4|    1|          4|
    |x2_buf_25_d0                            |    14|          3|   32|         96|
    |x2_buf_25_we0                           |    14|          3|    1|          3|
    |x2_buf_26_address0                      |    20|          4|    5|         20|
    |x2_buf_26_ce0                           |    20|          4|    1|          4|
    |x2_buf_26_d0                            |    14|          3|   32|         96|
    |x2_buf_26_we0                           |    14|          3|    1|          3|
    |x2_buf_27_address0                      |    20|          4|    5|         20|
    |x2_buf_27_ce0                           |    20|          4|    1|          4|
    |x2_buf_27_d0                            |    14|          3|   32|         96|
    |x2_buf_27_we0                           |    14|          3|    1|          3|
    |x2_buf_28_address0                      |    20|          4|    5|         20|
    |x2_buf_28_ce0                           |    20|          4|    1|          4|
    |x2_buf_28_d0                            |    14|          3|   32|         96|
    |x2_buf_28_we0                           |    14|          3|    1|          3|
    |x2_buf_29_address0                      |    20|          4|    5|         20|
    |x2_buf_29_ce0                           |    20|          4|    1|          4|
    |x2_buf_29_d0                            |    14|          3|   32|         96|
    |x2_buf_29_we0                           |    14|          3|    1|          3|
    |x2_buf_30_address0                      |    20|          4|    5|         20|
    |x2_buf_30_ce0                           |    20|          4|    1|          4|
    |x2_buf_30_d0                            |    14|          3|   32|         96|
    |x2_buf_30_we0                           |    14|          3|    1|          3|
    |x2_buf_address0                         |    20|          4|    5|         20|
    |x2_buf_ce0                              |    20|          4|    1|          4|
    |x2_buf_d0                               |    14|          3|   32|         96|
    |x2_buf_we0                              |    14|          3|    1|          3|
    |y_1_8_0_buf_16_address0                 |    14|          3|    5|         15|
    |y_1_8_0_buf_16_ce0                      |    14|          3|    1|          3|
    |y_1_8_0_buf_16_we0                      |     9|          2|    1|          2|
    |y_1_8_0_buf_17_address0                 |    14|          3|    5|         15|
    |y_1_8_0_buf_17_ce0                      |    14|          3|    1|          3|
    |y_1_8_0_buf_17_we0                      |     9|          2|    1|          2|
    |y_1_8_0_buf_18_address0                 |    14|          3|    5|         15|
    |y_1_8_0_buf_18_ce0                      |    14|          3|    1|          3|
    |y_1_8_0_buf_18_we0                      |     9|          2|    1|          2|
    |y_1_8_0_buf_19_address0                 |    14|          3|    5|         15|
    |y_1_8_0_buf_19_ce0                      |    14|          3|    1|          3|
    |y_1_8_0_buf_19_we0                      |     9|          2|    1|          2|
    |y_1_8_0_buf_20_address0                 |    14|          3|    5|         15|
    |y_1_8_0_buf_20_ce0                      |    14|          3|    1|          3|
    |y_1_8_0_buf_20_we0                      |     9|          2|    1|          2|
    |y_1_8_0_buf_21_address0                 |    14|          3|    5|         15|
    |y_1_8_0_buf_21_ce0                      |    14|          3|    1|          3|
    |y_1_8_0_buf_21_we0                      |     9|          2|    1|          2|
    |y_1_8_0_buf_22_address0                 |    14|          3|    5|         15|
    |y_1_8_0_buf_22_ce0                      |    14|          3|    1|          3|
    |y_1_8_0_buf_22_we0                      |     9|          2|    1|          2|
    |y_1_8_0_buf_23_address0                 |    14|          3|    5|         15|
    |y_1_8_0_buf_23_ce0                      |    14|          3|    1|          3|
    |y_1_8_0_buf_23_we0                      |     9|          2|    1|          2|
    |y_1_8_0_buf_24_address0                 |    14|          3|    5|         15|
    |y_1_8_0_buf_24_ce0                      |    14|          3|    1|          3|
    |y_1_8_0_buf_24_we0                      |     9|          2|    1|          2|
    |y_1_8_0_buf_25_address0                 |    14|          3|    5|         15|
    |y_1_8_0_buf_25_ce0                      |    14|          3|    1|          3|
    |y_1_8_0_buf_25_we0                      |     9|          2|    1|          2|
    |y_1_8_0_buf_26_address0                 |    14|          3|    5|         15|
    |y_1_8_0_buf_26_ce0                      |    14|          3|    1|          3|
    |y_1_8_0_buf_26_we0                      |     9|          2|    1|          2|
    |y_1_8_0_buf_27_address0                 |    14|          3|    5|         15|
    |y_1_8_0_buf_27_ce0                      |    14|          3|    1|          3|
    |y_1_8_0_buf_27_we0                      |     9|          2|    1|          2|
    |y_1_8_0_buf_28_address0                 |    14|          3|    5|         15|
    |y_1_8_0_buf_28_ce0                      |    14|          3|    1|          3|
    |y_1_8_0_buf_28_we0                      |     9|          2|    1|          2|
    |y_1_8_0_buf_29_address0                 |    14|          3|    5|         15|
    |y_1_8_0_buf_29_ce0                      |    14|          3|    1|          3|
    |y_1_8_0_buf_29_we0                      |     9|          2|    1|          2|
    |y_1_8_0_buf_30_address0                 |    14|          3|    5|         15|
    |y_1_8_0_buf_30_ce0                      |    14|          3|    1|          3|
    |y_1_8_0_buf_30_we0                      |     9|          2|    1|          2|
    |y_1_8_0_buf_address0                    |    14|          3|    5|         15|
    |y_1_8_0_buf_ce0                         |    14|          3|    1|          3|
    |y_1_8_0_buf_we0                         |     9|          2|    1|          2|
    |y_2_9_0_buf_16_address0                 |    14|          3|    5|         15|
    |y_2_9_0_buf_16_ce0                      |    14|          3|    1|          3|
    |y_2_9_0_buf_16_we0                      |     9|          2|    1|          2|
    |y_2_9_0_buf_17_address0                 |    14|          3|    5|         15|
    |y_2_9_0_buf_17_ce0                      |    14|          3|    1|          3|
    |y_2_9_0_buf_17_we0                      |     9|          2|    1|          2|
    |y_2_9_0_buf_18_address0                 |    14|          3|    5|         15|
    |y_2_9_0_buf_18_ce0                      |    14|          3|    1|          3|
    |y_2_9_0_buf_18_we0                      |     9|          2|    1|          2|
    |y_2_9_0_buf_19_address0                 |    14|          3|    5|         15|
    |y_2_9_0_buf_19_ce0                      |    14|          3|    1|          3|
    |y_2_9_0_buf_19_we0                      |     9|          2|    1|          2|
    |y_2_9_0_buf_20_address0                 |    14|          3|    5|         15|
    |y_2_9_0_buf_20_ce0                      |    14|          3|    1|          3|
    |y_2_9_0_buf_20_we0                      |     9|          2|    1|          2|
    |y_2_9_0_buf_21_address0                 |    14|          3|    5|         15|
    |y_2_9_0_buf_21_ce0                      |    14|          3|    1|          3|
    |y_2_9_0_buf_21_we0                      |     9|          2|    1|          2|
    |y_2_9_0_buf_22_address0                 |    14|          3|    5|         15|
    |y_2_9_0_buf_22_ce0                      |    14|          3|    1|          3|
    |y_2_9_0_buf_22_we0                      |     9|          2|    1|          2|
    |y_2_9_0_buf_23_address0                 |    14|          3|    5|         15|
    |y_2_9_0_buf_23_ce0                      |    14|          3|    1|          3|
    |y_2_9_0_buf_23_we0                      |     9|          2|    1|          2|
    |y_2_9_0_buf_24_address0                 |    14|          3|    5|         15|
    |y_2_9_0_buf_24_ce0                      |    14|          3|    1|          3|
    |y_2_9_0_buf_24_we0                      |     9|          2|    1|          2|
    |y_2_9_0_buf_25_address0                 |    14|          3|    5|         15|
    |y_2_9_0_buf_25_ce0                      |    14|          3|    1|          3|
    |y_2_9_0_buf_25_we0                      |     9|          2|    1|          2|
    |y_2_9_0_buf_26_address0                 |    14|          3|    5|         15|
    |y_2_9_0_buf_26_ce0                      |    14|          3|    1|          3|
    |y_2_9_0_buf_26_we0                      |     9|          2|    1|          2|
    |y_2_9_0_buf_27_address0                 |    14|          3|    5|         15|
    |y_2_9_0_buf_27_ce0                      |    14|          3|    1|          3|
    |y_2_9_0_buf_27_we0                      |     9|          2|    1|          2|
    |y_2_9_0_buf_28_address0                 |    14|          3|    5|         15|
    |y_2_9_0_buf_28_ce0                      |    14|          3|    1|          3|
    |y_2_9_0_buf_28_we0                      |     9|          2|    1|          2|
    |y_2_9_0_buf_29_address0                 |    14|          3|    5|         15|
    |y_2_9_0_buf_29_ce0                      |    14|          3|    1|          3|
    |y_2_9_0_buf_29_we0                      |     9|          2|    1|          2|
    |y_2_9_0_buf_30_address0                 |    14|          3|    5|         15|
    |y_2_9_0_buf_30_ce0                      |    14|          3|    1|          3|
    |y_2_9_0_buf_30_we0                      |     9|          2|    1|          2|
    |y_2_9_0_buf_address0                    |    14|          3|    5|         15|
    |y_2_9_0_buf_ce0                         |    14|          3|    1|          3|
    |y_2_9_0_buf_we0                         |     9|          2|    1|          2|
    +----------------------------------------+------+-----------+-----+-----------+
    |Total                                   |  9998|       2100| 4112|      12797|
    +----------------------------------------+------+-----------+-----+-----------+

    * Register: 
    +----------------------------------------------------------------+-----+----+-----+-----------+
    |                              Name                              |  FF | LUT| Bits| Const Bits|
    +----------------------------------------------------------------+-----+----+-----+-----------+
    |add_ln113_1_reg_2056                                            |   12|   0|   12|          0|
    |add_ln113_reg_2064                                              |    7|   0|    7|          0|
    |ap_CS_fsm                                                       |  225|   0|  225|          0|
    |ap_done_reg                                                     |    1|   0|    1|          0|
    |ap_rst_n_inv                                                    |    1|   0|    1|          0|
    |ap_rst_reg_1                                                    |    1|   0|    1|          0|
    |ap_rst_reg_2                                                    |    1|   0|    1|          0|
    |c_buf_10_addr_reg_2127                                          |    5|   0|    5|          0|
    |c_buf_11_addr_reg_2132                                          |    5|   0|    5|          0|
    |c_buf_12_addr_reg_2137                                          |    5|   0|    5|          0|
    |c_buf_13_addr_reg_2142                                          |    5|   0|    5|          0|
    |c_buf_14_addr_reg_2147                                          |    5|   0|    5|          0|
    |c_buf_15_addr_reg_2152                                          |    5|   0|    5|          0|
    |c_buf_1_addr_reg_2082                                           |    5|   0|    5|          0|
    |c_buf_2_addr_reg_2087                                           |    5|   0|    5|          0|
    |c_buf_3_addr_reg_2092                                           |    5|   0|    5|          0|
    |c_buf_4_addr_reg_2097                                           |    5|   0|    5|          0|
    |c_buf_5_addr_reg_2102                                           |    5|   0|    5|          0|
    |c_buf_6_addr_reg_2107                                           |    5|   0|    5|          0|
    |c_buf_7_addr_reg_2112                                           |    5|   0|    5|          0|
    |c_buf_8_addr_reg_2117                                           |    5|   0|    5|          0|
    |c_buf_9_addr_reg_2122                                           |    5|   0|    5|          0|
    |c_buf_addr_reg_2077                                             |    5|   0|    5|          0|
    |grp_kernel_mvt_Pipeline_L21_fu_1226_ap_start_reg                |    1|   0|    1|          0|
    |grp_kernel_mvt_Pipeline_L22_fu_1297_ap_start_reg                |    1|   0|    1|          0|
    |grp_kernel_mvt_Pipeline_L23_fu_1413_ap_start_reg                |    1|   0|    1|          0|
    |grp_kernel_mvt_Pipeline_L24_fu_1436_ap_start_reg                |    1|   0|    1|          0|
    |grp_kernel_mvt_Pipeline_L25_fu_1507_ap_start_reg                |    1|   0|    1|          0|
    |grp_kernel_mvt_Pipeline_L2_fu_1203_ap_start_reg                 |    1|   0|    1|          0|
    |grp_kernel_mvt_Pipeline_L36_fu_1653_ap_start_reg                |    1|   0|    1|          0|
    |grp_kernel_mvt_Pipeline_L3_fu_1530_ap_start_reg                 |    1|   0|    1|          0|
    |grp_kernel_mvt_Pipeline_merlinL3_merlinL2_fu_1553_ap_start_reg  |    1|   0|    1|          0|
    |grp_kernel_mvt_Pipeline_merlinL6_fu_1320_ap_start_reg           |    1|   0|    1|          0|
    |i_4_fu_154                                                      |    7|   0|    7|          0|
    |merlin_gmem_kernel_mvt_512_0_addr_reg_2043                      |   64|   0|   64|          0|
    |merlin_gmem_kernel_mvt_512_x1_addr_reg_2038                     |   64|   0|   64|          0|
    |merlin_gmem_kernel_mvt_512_x2_addr_reg_2190                     |   64|   0|   64|          0|
    |phi_mul_fu_150                                                  |   12|   0|   12|          0|
    |tmp_1_reg_2175                                                  |   32|   0|   32|          0|
    |tmp_2_reg_2180                                                  |   32|   0|   32|          0|
    |tmp_3_reg_2185                                                  |   32|   0|   32|          0|
    |tmp_reg_2170                                                    |   32|   0|   32|          0|
    |trunc_ln113_reg_2069                                            |    2|   0|    2|          0|
    |trunc_ln1376_1_reg_2032                                         |   58|   0|   58|          0|
    |trunc_ln1376_2_reg_2157                                         |   58|   0|   58|          0|
    |trunc_ln1376_3_reg_2164                                         |   58|   0|   58|          0|
    |trunc_ln1_reg_2025                                              |   58|   0|   58|          0|
    |trunc_ln_reg_2018                                               |   58|   0|   58|          0|
    |x2_read_reg_1989                                                |   64|   0|   64|          0|
    |y_2_read_reg_1984                                               |   64|   0|   64|          0|
    +----------------------------------------------------------------+-----+----+-----+-----------+
    |Total                                                           | 1097|   0| 1097|          0|
    +----------------------------------------------------------------+-----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+----------------------------------------------+-----+-----+---------------+-------------------------------+--------------+
|                   RTL Ports                  | Dir | Bits|    Protocol   |         Source Object         |    C Type    |
+----------------------------------------------+-----+-----+---------------+-------------------------------+--------------+
|s_axi_control_AWVALID                         |   in|    1|          s_axi|                        control|        scalar|
|s_axi_control_AWREADY                         |  out|    1|          s_axi|                        control|        scalar|
|s_axi_control_AWADDR                          |   in|    7|          s_axi|                        control|        scalar|
|s_axi_control_WVALID                          |   in|    1|          s_axi|                        control|        scalar|
|s_axi_control_WREADY                          |  out|    1|          s_axi|                        control|        scalar|
|s_axi_control_WDATA                           |   in|   32|          s_axi|                        control|        scalar|
|s_axi_control_WSTRB                           |   in|    4|          s_axi|                        control|        scalar|
|s_axi_control_ARVALID                         |   in|    1|          s_axi|                        control|        scalar|
|s_axi_control_ARREADY                         |  out|    1|          s_axi|                        control|        scalar|
|s_axi_control_ARADDR                          |   in|    7|          s_axi|                        control|        scalar|
|s_axi_control_RVALID                          |  out|    1|          s_axi|                        control|        scalar|
|s_axi_control_RREADY                          |   in|    1|          s_axi|                        control|        scalar|
|s_axi_control_RDATA                           |  out|   32|          s_axi|                        control|        scalar|
|s_axi_control_RRESP                           |  out|    2|          s_axi|                        control|        scalar|
|s_axi_control_BVALID                          |  out|    1|          s_axi|                        control|        scalar|
|s_axi_control_BREADY                          |   in|    1|          s_axi|                        control|        scalar|
|s_axi_control_BRESP                           |  out|    2|          s_axi|                        control|        scalar|
|ap_clk                                        |   in|    1|  ap_ctrl_chain|                     kernel_mvt|  return value|
|ap_rst_n                                      |   in|    1|  ap_ctrl_chain|                     kernel_mvt|  return value|
|interrupt                                     |  out|    1|  ap_ctrl_chain|                     kernel_mvt|  return value|
|m_axi_merlin_gmem_kernel_mvt_512_x1_AWVALID   |  out|    1|          m_axi|  merlin_gmem_kernel_mvt_512_x1|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_x1_AWREADY   |   in|    1|          m_axi|  merlin_gmem_kernel_mvt_512_x1|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_x1_AWADDR    |  out|   64|          m_axi|  merlin_gmem_kernel_mvt_512_x1|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_x1_AWID      |  out|    1|          m_axi|  merlin_gmem_kernel_mvt_512_x1|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_x1_AWLEN     |  out|    8|          m_axi|  merlin_gmem_kernel_mvt_512_x1|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_x1_AWSIZE    |  out|    3|          m_axi|  merlin_gmem_kernel_mvt_512_x1|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_x1_AWBURST   |  out|    2|          m_axi|  merlin_gmem_kernel_mvt_512_x1|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_x1_AWLOCK    |  out|    2|          m_axi|  merlin_gmem_kernel_mvt_512_x1|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_x1_AWCACHE   |  out|    4|          m_axi|  merlin_gmem_kernel_mvt_512_x1|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_x1_AWPROT    |  out|    3|          m_axi|  merlin_gmem_kernel_mvt_512_x1|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_x1_AWQOS     |  out|    4|          m_axi|  merlin_gmem_kernel_mvt_512_x1|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_x1_AWREGION  |  out|    4|          m_axi|  merlin_gmem_kernel_mvt_512_x1|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_x1_AWUSER    |  out|    1|          m_axi|  merlin_gmem_kernel_mvt_512_x1|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_x1_WVALID    |  out|    1|          m_axi|  merlin_gmem_kernel_mvt_512_x1|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_x1_WREADY    |   in|    1|          m_axi|  merlin_gmem_kernel_mvt_512_x1|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_x1_WDATA     |  out|  512|          m_axi|  merlin_gmem_kernel_mvt_512_x1|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_x1_WSTRB     |  out|   64|          m_axi|  merlin_gmem_kernel_mvt_512_x1|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_x1_WLAST     |  out|    1|          m_axi|  merlin_gmem_kernel_mvt_512_x1|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_x1_WID       |  out|    1|          m_axi|  merlin_gmem_kernel_mvt_512_x1|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_x1_WUSER     |  out|    1|          m_axi|  merlin_gmem_kernel_mvt_512_x1|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_x1_ARVALID   |  out|    1|          m_axi|  merlin_gmem_kernel_mvt_512_x1|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_x1_ARREADY   |   in|    1|          m_axi|  merlin_gmem_kernel_mvt_512_x1|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_x1_ARADDR    |  out|   64|          m_axi|  merlin_gmem_kernel_mvt_512_x1|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_x1_ARID      |  out|    1|          m_axi|  merlin_gmem_kernel_mvt_512_x1|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_x1_ARLEN     |  out|    8|          m_axi|  merlin_gmem_kernel_mvt_512_x1|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_x1_ARSIZE    |  out|    3|          m_axi|  merlin_gmem_kernel_mvt_512_x1|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_x1_ARBURST   |  out|    2|          m_axi|  merlin_gmem_kernel_mvt_512_x1|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_x1_ARLOCK    |  out|    2|          m_axi|  merlin_gmem_kernel_mvt_512_x1|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_x1_ARCACHE   |  out|    4|          m_axi|  merlin_gmem_kernel_mvt_512_x1|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_x1_ARPROT    |  out|    3|          m_axi|  merlin_gmem_kernel_mvt_512_x1|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_x1_ARQOS     |  out|    4|          m_axi|  merlin_gmem_kernel_mvt_512_x1|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_x1_ARREGION  |  out|    4|          m_axi|  merlin_gmem_kernel_mvt_512_x1|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_x1_ARUSER    |  out|    1|          m_axi|  merlin_gmem_kernel_mvt_512_x1|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_x1_RVALID    |   in|    1|          m_axi|  merlin_gmem_kernel_mvt_512_x1|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_x1_RREADY    |  out|    1|          m_axi|  merlin_gmem_kernel_mvt_512_x1|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_x1_RDATA     |   in|  512|          m_axi|  merlin_gmem_kernel_mvt_512_x1|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_x1_RLAST     |   in|    1|          m_axi|  merlin_gmem_kernel_mvt_512_x1|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_x1_RID       |   in|    1|          m_axi|  merlin_gmem_kernel_mvt_512_x1|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_x1_RUSER     |   in|    1|          m_axi|  merlin_gmem_kernel_mvt_512_x1|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_x1_RRESP     |   in|    2|          m_axi|  merlin_gmem_kernel_mvt_512_x1|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_x1_BVALID    |   in|    1|          m_axi|  merlin_gmem_kernel_mvt_512_x1|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_x1_BREADY    |  out|    1|          m_axi|  merlin_gmem_kernel_mvt_512_x1|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_x1_BRESP     |   in|    2|          m_axi|  merlin_gmem_kernel_mvt_512_x1|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_x1_BID       |   in|    1|          m_axi|  merlin_gmem_kernel_mvt_512_x1|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_x1_BUSER     |   in|    1|          m_axi|  merlin_gmem_kernel_mvt_512_x1|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_x2_AWVALID   |  out|    1|          m_axi|  merlin_gmem_kernel_mvt_512_x2|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_x2_AWREADY   |   in|    1|          m_axi|  merlin_gmem_kernel_mvt_512_x2|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_x2_AWADDR    |  out|   64|          m_axi|  merlin_gmem_kernel_mvt_512_x2|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_x2_AWID      |  out|    1|          m_axi|  merlin_gmem_kernel_mvt_512_x2|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_x2_AWLEN     |  out|    8|          m_axi|  merlin_gmem_kernel_mvt_512_x2|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_x2_AWSIZE    |  out|    3|          m_axi|  merlin_gmem_kernel_mvt_512_x2|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_x2_AWBURST   |  out|    2|          m_axi|  merlin_gmem_kernel_mvt_512_x2|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_x2_AWLOCK    |  out|    2|          m_axi|  merlin_gmem_kernel_mvt_512_x2|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_x2_AWCACHE   |  out|    4|          m_axi|  merlin_gmem_kernel_mvt_512_x2|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_x2_AWPROT    |  out|    3|          m_axi|  merlin_gmem_kernel_mvt_512_x2|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_x2_AWQOS     |  out|    4|          m_axi|  merlin_gmem_kernel_mvt_512_x2|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_x2_AWREGION  |  out|    4|          m_axi|  merlin_gmem_kernel_mvt_512_x2|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_x2_AWUSER    |  out|    1|          m_axi|  merlin_gmem_kernel_mvt_512_x2|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_x2_WVALID    |  out|    1|          m_axi|  merlin_gmem_kernel_mvt_512_x2|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_x2_WREADY    |   in|    1|          m_axi|  merlin_gmem_kernel_mvt_512_x2|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_x2_WDATA     |  out|  512|          m_axi|  merlin_gmem_kernel_mvt_512_x2|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_x2_WSTRB     |  out|   64|          m_axi|  merlin_gmem_kernel_mvt_512_x2|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_x2_WLAST     |  out|    1|          m_axi|  merlin_gmem_kernel_mvt_512_x2|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_x2_WID       |  out|    1|          m_axi|  merlin_gmem_kernel_mvt_512_x2|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_x2_WUSER     |  out|    1|          m_axi|  merlin_gmem_kernel_mvt_512_x2|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_x2_ARVALID   |  out|    1|          m_axi|  merlin_gmem_kernel_mvt_512_x2|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_x2_ARREADY   |   in|    1|          m_axi|  merlin_gmem_kernel_mvt_512_x2|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_x2_ARADDR    |  out|   64|          m_axi|  merlin_gmem_kernel_mvt_512_x2|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_x2_ARID      |  out|    1|          m_axi|  merlin_gmem_kernel_mvt_512_x2|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_x2_ARLEN     |  out|    8|          m_axi|  merlin_gmem_kernel_mvt_512_x2|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_x2_ARSIZE    |  out|    3|          m_axi|  merlin_gmem_kernel_mvt_512_x2|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_x2_ARBURST   |  out|    2|          m_axi|  merlin_gmem_kernel_mvt_512_x2|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_x2_ARLOCK    |  out|    2|          m_axi|  merlin_gmem_kernel_mvt_512_x2|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_x2_ARCACHE   |  out|    4|          m_axi|  merlin_gmem_kernel_mvt_512_x2|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_x2_ARPROT    |  out|    3|          m_axi|  merlin_gmem_kernel_mvt_512_x2|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_x2_ARQOS     |  out|    4|          m_axi|  merlin_gmem_kernel_mvt_512_x2|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_x2_ARREGION  |  out|    4|          m_axi|  merlin_gmem_kernel_mvt_512_x2|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_x2_ARUSER    |  out|    1|          m_axi|  merlin_gmem_kernel_mvt_512_x2|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_x2_RVALID    |   in|    1|          m_axi|  merlin_gmem_kernel_mvt_512_x2|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_x2_RREADY    |  out|    1|          m_axi|  merlin_gmem_kernel_mvt_512_x2|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_x2_RDATA     |   in|  512|          m_axi|  merlin_gmem_kernel_mvt_512_x2|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_x2_RLAST     |   in|    1|          m_axi|  merlin_gmem_kernel_mvt_512_x2|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_x2_RID       |   in|    1|          m_axi|  merlin_gmem_kernel_mvt_512_x2|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_x2_RUSER     |   in|    1|          m_axi|  merlin_gmem_kernel_mvt_512_x2|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_x2_RRESP     |   in|    2|          m_axi|  merlin_gmem_kernel_mvt_512_x2|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_x2_BVALID    |   in|    1|          m_axi|  merlin_gmem_kernel_mvt_512_x2|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_x2_BREADY    |  out|    1|          m_axi|  merlin_gmem_kernel_mvt_512_x2|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_x2_BRESP     |   in|    2|          m_axi|  merlin_gmem_kernel_mvt_512_x2|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_x2_BID       |   in|    1|          m_axi|  merlin_gmem_kernel_mvt_512_x2|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_x2_BUSER     |   in|    1|          m_axi|  merlin_gmem_kernel_mvt_512_x2|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_1_AWVALID    |  out|    1|          m_axi|   merlin_gmem_kernel_mvt_512_1|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_1_AWREADY    |   in|    1|          m_axi|   merlin_gmem_kernel_mvt_512_1|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_1_AWADDR     |  out|   64|          m_axi|   merlin_gmem_kernel_mvt_512_1|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_1_AWID       |  out|    1|          m_axi|   merlin_gmem_kernel_mvt_512_1|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_1_AWLEN      |  out|    8|          m_axi|   merlin_gmem_kernel_mvt_512_1|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_1_AWSIZE     |  out|    3|          m_axi|   merlin_gmem_kernel_mvt_512_1|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_1_AWBURST    |  out|    2|          m_axi|   merlin_gmem_kernel_mvt_512_1|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_1_AWLOCK     |  out|    2|          m_axi|   merlin_gmem_kernel_mvt_512_1|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_1_AWCACHE    |  out|    4|          m_axi|   merlin_gmem_kernel_mvt_512_1|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_1_AWPROT     |  out|    3|          m_axi|   merlin_gmem_kernel_mvt_512_1|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_1_AWQOS      |  out|    4|          m_axi|   merlin_gmem_kernel_mvt_512_1|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_1_AWREGION   |  out|    4|          m_axi|   merlin_gmem_kernel_mvt_512_1|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_1_AWUSER     |  out|    1|          m_axi|   merlin_gmem_kernel_mvt_512_1|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_1_WVALID     |  out|    1|          m_axi|   merlin_gmem_kernel_mvt_512_1|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_1_WREADY     |   in|    1|          m_axi|   merlin_gmem_kernel_mvt_512_1|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_1_WDATA      |  out|  512|          m_axi|   merlin_gmem_kernel_mvt_512_1|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_1_WSTRB      |  out|   64|          m_axi|   merlin_gmem_kernel_mvt_512_1|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_1_WLAST      |  out|    1|          m_axi|   merlin_gmem_kernel_mvt_512_1|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_1_WID        |  out|    1|          m_axi|   merlin_gmem_kernel_mvt_512_1|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_1_WUSER      |  out|    1|          m_axi|   merlin_gmem_kernel_mvt_512_1|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_1_ARVALID    |  out|    1|          m_axi|   merlin_gmem_kernel_mvt_512_1|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_1_ARREADY    |   in|    1|          m_axi|   merlin_gmem_kernel_mvt_512_1|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_1_ARADDR     |  out|   64|          m_axi|   merlin_gmem_kernel_mvt_512_1|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_1_ARID       |  out|    1|          m_axi|   merlin_gmem_kernel_mvt_512_1|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_1_ARLEN      |  out|    8|          m_axi|   merlin_gmem_kernel_mvt_512_1|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_1_ARSIZE     |  out|    3|          m_axi|   merlin_gmem_kernel_mvt_512_1|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_1_ARBURST    |  out|    2|          m_axi|   merlin_gmem_kernel_mvt_512_1|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_1_ARLOCK     |  out|    2|          m_axi|   merlin_gmem_kernel_mvt_512_1|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_1_ARCACHE    |  out|    4|          m_axi|   merlin_gmem_kernel_mvt_512_1|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_1_ARPROT     |  out|    3|          m_axi|   merlin_gmem_kernel_mvt_512_1|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_1_ARQOS      |  out|    4|          m_axi|   merlin_gmem_kernel_mvt_512_1|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_1_ARREGION   |  out|    4|          m_axi|   merlin_gmem_kernel_mvt_512_1|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_1_ARUSER     |  out|    1|          m_axi|   merlin_gmem_kernel_mvt_512_1|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_1_RVALID     |   in|    1|          m_axi|   merlin_gmem_kernel_mvt_512_1|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_1_RREADY     |  out|    1|          m_axi|   merlin_gmem_kernel_mvt_512_1|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_1_RDATA      |   in|  512|          m_axi|   merlin_gmem_kernel_mvt_512_1|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_1_RLAST      |   in|    1|          m_axi|   merlin_gmem_kernel_mvt_512_1|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_1_RID        |   in|    1|          m_axi|   merlin_gmem_kernel_mvt_512_1|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_1_RUSER      |   in|    1|          m_axi|   merlin_gmem_kernel_mvt_512_1|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_1_RRESP      |   in|    2|          m_axi|   merlin_gmem_kernel_mvt_512_1|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_1_BVALID     |   in|    1|          m_axi|   merlin_gmem_kernel_mvt_512_1|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_1_BREADY     |  out|    1|          m_axi|   merlin_gmem_kernel_mvt_512_1|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_1_BRESP      |   in|    2|          m_axi|   merlin_gmem_kernel_mvt_512_1|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_1_BID        |   in|    1|          m_axi|   merlin_gmem_kernel_mvt_512_1|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_1_BUSER      |   in|    1|          m_axi|   merlin_gmem_kernel_mvt_512_1|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_2_AWVALID    |  out|    1|          m_axi|   merlin_gmem_kernel_mvt_512_2|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_2_AWREADY    |   in|    1|          m_axi|   merlin_gmem_kernel_mvt_512_2|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_2_AWADDR     |  out|   64|          m_axi|   merlin_gmem_kernel_mvt_512_2|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_2_AWID       |  out|    1|          m_axi|   merlin_gmem_kernel_mvt_512_2|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_2_AWLEN      |  out|    8|          m_axi|   merlin_gmem_kernel_mvt_512_2|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_2_AWSIZE     |  out|    3|          m_axi|   merlin_gmem_kernel_mvt_512_2|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_2_AWBURST    |  out|    2|          m_axi|   merlin_gmem_kernel_mvt_512_2|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_2_AWLOCK     |  out|    2|          m_axi|   merlin_gmem_kernel_mvt_512_2|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_2_AWCACHE    |  out|    4|          m_axi|   merlin_gmem_kernel_mvt_512_2|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_2_AWPROT     |  out|    3|          m_axi|   merlin_gmem_kernel_mvt_512_2|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_2_AWQOS      |  out|    4|          m_axi|   merlin_gmem_kernel_mvt_512_2|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_2_AWREGION   |  out|    4|          m_axi|   merlin_gmem_kernel_mvt_512_2|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_2_AWUSER     |  out|    1|          m_axi|   merlin_gmem_kernel_mvt_512_2|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_2_WVALID     |  out|    1|          m_axi|   merlin_gmem_kernel_mvt_512_2|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_2_WREADY     |   in|    1|          m_axi|   merlin_gmem_kernel_mvt_512_2|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_2_WDATA      |  out|  512|          m_axi|   merlin_gmem_kernel_mvt_512_2|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_2_WSTRB      |  out|   64|          m_axi|   merlin_gmem_kernel_mvt_512_2|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_2_WLAST      |  out|    1|          m_axi|   merlin_gmem_kernel_mvt_512_2|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_2_WID        |  out|    1|          m_axi|   merlin_gmem_kernel_mvt_512_2|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_2_WUSER      |  out|    1|          m_axi|   merlin_gmem_kernel_mvt_512_2|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_2_ARVALID    |  out|    1|          m_axi|   merlin_gmem_kernel_mvt_512_2|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_2_ARREADY    |   in|    1|          m_axi|   merlin_gmem_kernel_mvt_512_2|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_2_ARADDR     |  out|   64|          m_axi|   merlin_gmem_kernel_mvt_512_2|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_2_ARID       |  out|    1|          m_axi|   merlin_gmem_kernel_mvt_512_2|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_2_ARLEN      |  out|    8|          m_axi|   merlin_gmem_kernel_mvt_512_2|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_2_ARSIZE     |  out|    3|          m_axi|   merlin_gmem_kernel_mvt_512_2|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_2_ARBURST    |  out|    2|          m_axi|   merlin_gmem_kernel_mvt_512_2|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_2_ARLOCK     |  out|    2|          m_axi|   merlin_gmem_kernel_mvt_512_2|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_2_ARCACHE    |  out|    4|          m_axi|   merlin_gmem_kernel_mvt_512_2|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_2_ARPROT     |  out|    3|          m_axi|   merlin_gmem_kernel_mvt_512_2|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_2_ARQOS      |  out|    4|          m_axi|   merlin_gmem_kernel_mvt_512_2|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_2_ARREGION   |  out|    4|          m_axi|   merlin_gmem_kernel_mvt_512_2|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_2_ARUSER     |  out|    1|          m_axi|   merlin_gmem_kernel_mvt_512_2|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_2_RVALID     |   in|    1|          m_axi|   merlin_gmem_kernel_mvt_512_2|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_2_RREADY     |  out|    1|          m_axi|   merlin_gmem_kernel_mvt_512_2|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_2_RDATA      |   in|  512|          m_axi|   merlin_gmem_kernel_mvt_512_2|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_2_RLAST      |   in|    1|          m_axi|   merlin_gmem_kernel_mvt_512_2|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_2_RID        |   in|    1|          m_axi|   merlin_gmem_kernel_mvt_512_2|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_2_RUSER      |   in|    1|          m_axi|   merlin_gmem_kernel_mvt_512_2|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_2_RRESP      |   in|    2|          m_axi|   merlin_gmem_kernel_mvt_512_2|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_2_BVALID     |   in|    1|          m_axi|   merlin_gmem_kernel_mvt_512_2|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_2_BREADY     |  out|    1|          m_axi|   merlin_gmem_kernel_mvt_512_2|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_2_BRESP      |   in|    2|          m_axi|   merlin_gmem_kernel_mvt_512_2|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_2_BID        |   in|    1|          m_axi|   merlin_gmem_kernel_mvt_512_2|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_2_BUSER      |   in|    1|          m_axi|   merlin_gmem_kernel_mvt_512_2|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_0_AWVALID    |  out|    1|          m_axi|   merlin_gmem_kernel_mvt_512_0|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_0_AWREADY    |   in|    1|          m_axi|   merlin_gmem_kernel_mvt_512_0|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_0_AWADDR     |  out|   64|          m_axi|   merlin_gmem_kernel_mvt_512_0|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_0_AWID       |  out|    1|          m_axi|   merlin_gmem_kernel_mvt_512_0|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_0_AWLEN      |  out|    8|          m_axi|   merlin_gmem_kernel_mvt_512_0|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_0_AWSIZE     |  out|    3|          m_axi|   merlin_gmem_kernel_mvt_512_0|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_0_AWBURST    |  out|    2|          m_axi|   merlin_gmem_kernel_mvt_512_0|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_0_AWLOCK     |  out|    2|          m_axi|   merlin_gmem_kernel_mvt_512_0|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_0_AWCACHE    |  out|    4|          m_axi|   merlin_gmem_kernel_mvt_512_0|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_0_AWPROT     |  out|    3|          m_axi|   merlin_gmem_kernel_mvt_512_0|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_0_AWQOS      |  out|    4|          m_axi|   merlin_gmem_kernel_mvt_512_0|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_0_AWREGION   |  out|    4|          m_axi|   merlin_gmem_kernel_mvt_512_0|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_0_AWUSER     |  out|    1|          m_axi|   merlin_gmem_kernel_mvt_512_0|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_0_WVALID     |  out|    1|          m_axi|   merlin_gmem_kernel_mvt_512_0|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_0_WREADY     |   in|    1|          m_axi|   merlin_gmem_kernel_mvt_512_0|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_0_WDATA      |  out|  512|          m_axi|   merlin_gmem_kernel_mvt_512_0|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_0_WSTRB      |  out|   64|          m_axi|   merlin_gmem_kernel_mvt_512_0|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_0_WLAST      |  out|    1|          m_axi|   merlin_gmem_kernel_mvt_512_0|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_0_WID        |  out|    1|          m_axi|   merlin_gmem_kernel_mvt_512_0|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_0_WUSER      |  out|    1|          m_axi|   merlin_gmem_kernel_mvt_512_0|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_0_ARVALID    |  out|    1|          m_axi|   merlin_gmem_kernel_mvt_512_0|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_0_ARREADY    |   in|    1|          m_axi|   merlin_gmem_kernel_mvt_512_0|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_0_ARADDR     |  out|   64|          m_axi|   merlin_gmem_kernel_mvt_512_0|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_0_ARID       |  out|    1|          m_axi|   merlin_gmem_kernel_mvt_512_0|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_0_ARLEN      |  out|    8|          m_axi|   merlin_gmem_kernel_mvt_512_0|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_0_ARSIZE     |  out|    3|          m_axi|   merlin_gmem_kernel_mvt_512_0|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_0_ARBURST    |  out|    2|          m_axi|   merlin_gmem_kernel_mvt_512_0|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_0_ARLOCK     |  out|    2|          m_axi|   merlin_gmem_kernel_mvt_512_0|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_0_ARCACHE    |  out|    4|          m_axi|   merlin_gmem_kernel_mvt_512_0|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_0_ARPROT     |  out|    3|          m_axi|   merlin_gmem_kernel_mvt_512_0|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_0_ARQOS      |  out|    4|          m_axi|   merlin_gmem_kernel_mvt_512_0|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_0_ARREGION   |  out|    4|          m_axi|   merlin_gmem_kernel_mvt_512_0|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_0_ARUSER     |  out|    1|          m_axi|   merlin_gmem_kernel_mvt_512_0|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_0_RVALID     |   in|    1|          m_axi|   merlin_gmem_kernel_mvt_512_0|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_0_RREADY     |  out|    1|          m_axi|   merlin_gmem_kernel_mvt_512_0|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_0_RDATA      |   in|  512|          m_axi|   merlin_gmem_kernel_mvt_512_0|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_0_RLAST      |   in|    1|          m_axi|   merlin_gmem_kernel_mvt_512_0|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_0_RID        |   in|    1|          m_axi|   merlin_gmem_kernel_mvt_512_0|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_0_RUSER      |   in|    1|          m_axi|   merlin_gmem_kernel_mvt_512_0|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_0_RRESP      |   in|    2|          m_axi|   merlin_gmem_kernel_mvt_512_0|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_0_BVALID     |   in|    1|          m_axi|   merlin_gmem_kernel_mvt_512_0|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_0_BREADY     |  out|    1|          m_axi|   merlin_gmem_kernel_mvt_512_0|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_0_BRESP      |   in|    2|          m_axi|   merlin_gmem_kernel_mvt_512_0|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_0_BID        |   in|    1|          m_axi|   merlin_gmem_kernel_mvt_512_0|       pointer|
|m_axi_merlin_gmem_kernel_mvt_512_0_BUSER      |   in|    1|          m_axi|   merlin_gmem_kernel_mvt_512_0|       pointer|
+----------------------------------------------+-----+-----+---------------+-------------------------------+--------------+

