TimeQuest Timing Analyzer report for GSensor
Wed Apr 22 10:06:43 2015
Quartus II 64-Bit Version 14.1.0 Build 186 12/03/2014 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'CLOCK50'
 14. Slow 1200mV 85C Model Hold: 'CLOCK50'
 15. Slow 1200mV 85C Model Recovery: 'CLOCK50'
 16. Slow 1200mV 85C Model Removal: 'CLOCK50'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK50'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Output Enable Times
 23. Minimum Output Enable Times
 24. Output Disable Times
 25. Minimum Output Disable Times
 26. Slow 1200mV 85C Model Metastability Report
 27. Slow 1200mV 0C Model Fmax Summary
 28. Slow 1200mV 0C Model Setup Summary
 29. Slow 1200mV 0C Model Hold Summary
 30. Slow 1200mV 0C Model Recovery Summary
 31. Slow 1200mV 0C Model Removal Summary
 32. Slow 1200mV 0C Model Minimum Pulse Width Summary
 33. Slow 1200mV 0C Model Setup: 'CLOCK50'
 34. Slow 1200mV 0C Model Hold: 'CLOCK50'
 35. Slow 1200mV 0C Model Recovery: 'CLOCK50'
 36. Slow 1200mV 0C Model Removal: 'CLOCK50'
 37. Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK50'
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Output Enable Times
 43. Minimum Output Enable Times
 44. Output Disable Times
 45. Minimum Output Disable Times
 46. Slow 1200mV 0C Model Metastability Report
 47. Fast 1200mV 0C Model Setup Summary
 48. Fast 1200mV 0C Model Hold Summary
 49. Fast 1200mV 0C Model Recovery Summary
 50. Fast 1200mV 0C Model Removal Summary
 51. Fast 1200mV 0C Model Minimum Pulse Width Summary
 52. Fast 1200mV 0C Model Setup: 'CLOCK50'
 53. Fast 1200mV 0C Model Hold: 'CLOCK50'
 54. Fast 1200mV 0C Model Recovery: 'CLOCK50'
 55. Fast 1200mV 0C Model Removal: 'CLOCK50'
 56. Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK50'
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Output Enable Times
 62. Minimum Output Enable Times
 63. Output Disable Times
 64. Minimum Output Disable Times
 65. Fast 1200mV 0C Model Metastability Report
 66. Multicorner Timing Analysis Summary
 67. Setup Times
 68. Hold Times
 69. Clock to Output Times
 70. Minimum Clock to Output Times
 71. Board Trace Model Assignments
 72. Input Transition Times
 73. Signal Integrity Metrics (Slow 1200mv 0c Model)
 74. Signal Integrity Metrics (Slow 1200mv 85c Model)
 75. Signal Integrity Metrics (Fast 1200mv 0c Model)
 76. Setup Transfers
 77. Hold Transfers
 78. Recovery Transfers
 79. Removal Transfers
 80. Report TCCS
 81. Report RSKM
 82. Unconstrained Paths
 83. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 14.1.0 Build 186 12/03/2014 SJ Web Edition ;
; Revision Name      ; GSensor                                            ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE22F17C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------+
; SDC File List                                       ;
+-----------------+--------+--------------------------+
; SDC File Path   ; Status ; Read at                  ;
+-----------------+--------+--------------------------+
; GSensor.out.sdc ; OK     ; Wed Apr 22 10:06:40 2015 ;
+-----------------+--------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; CLOCK50    ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary             ;
+----------+-----------------+------------+------+
; Fmax     ; Restricted Fmax ; Clock Name ; Note ;
+----------+-----------------+------------+------+
; 59.1 MHz ; 59.1 MHz        ; CLOCK50    ;      ;
+----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+---------+-------+-------------------+
; Clock   ; Slack ; End Point TNS     ;
+---------+-------+-------------------+
; CLOCK50 ; 3.080 ; 0.000             ;
+---------+-------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+---------+-------+------------------+
; Clock   ; Slack ; End Point TNS    ;
+---------+-------+------------------+
; CLOCK50 ; 0.351 ; 0.000            ;
+---------+-------+------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; CLOCK50 ; 14.835 ; 0.000               ;
+---------+--------+---------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+---------+-------+---------------------+
; Clock   ; Slack ; End Point TNS       ;
+---------+-------+---------------------+
; CLOCK50 ; 4.072 ; 0.000               ;
+---------+-------+---------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+---------+-------+---------------------------------+
; Clock   ; Slack ; End Point TNS                   ;
+---------+-------+---------------------------------+
; CLOCK50 ; 9.486 ; 0.000                           ;
+---------+-------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK50'                                                                                                        ;
+-------+-----------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 3.080 ; vga:u_vga|out_red                 ; out_red                     ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.152     ; 4.768      ;
; 3.323 ; vga:u_vga|out_h_sync              ; out_h_sync                  ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.155     ; 4.522      ;
; 3.417 ; vga:u_vga|out_v_sync              ; out_v_sync                  ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.154     ; 4.429      ;
; 3.746 ; vga:u_vga|out_blue                ; out_blue                    ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.152     ; 4.102      ;
; 3.941 ; vga:u_vga|out_green               ; out_green                   ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.152     ; 3.907      ;
; 4.695 ; vga:u_vga|current_rocket_line[2]  ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.060     ; 15.260     ;
; 4.697 ; vga:u_vga|current_rocket_line[3]  ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.060     ; 15.258     ;
; 4.733 ; vga:u_vga|current_rocket_line[2]  ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.060     ; 15.222     ;
; 4.735 ; vga:u_vga|current_rocket_line[3]  ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.060     ; 15.220     ;
; 4.841 ; vga:u_vga|current_rocket_line[5]  ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.060     ; 15.114     ;
; 4.879 ; vga:u_vga|current_rocket_line[5]  ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.060     ; 15.076     ;
; 4.939 ; vga:u_vga|current_rocket_line[8]  ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.060     ; 15.016     ;
; 4.977 ; vga:u_vga|current_rocket_line[8]  ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.060     ; 14.978     ;
; 5.101 ; vga:u_vga|current_rocket_line[6]  ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.060     ; 14.854     ;
; 5.131 ; vga:u_vga|current_rocket_line[4]  ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 14.822     ;
; 5.139 ; vga:u_vga|current_rocket_line[6]  ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.060     ; 14.816     ;
; 5.161 ; vga:u_vga|current_rocket_line[7]  ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.060     ; 14.794     ;
; 5.169 ; vga:u_vga|current_rocket_line[4]  ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 14.784     ;
; 5.199 ; vga:u_vga|current_rocket_line[7]  ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.060     ; 14.756     ;
; 5.274 ; vga:u_vga|cycle_cnt[4]            ; vga:u_vga|generate_subarine ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.094     ; 14.647     ;
; 5.296 ; vga:u_vga|current_rocket_line[9]  ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.060     ; 14.659     ;
; 5.334 ; vga:u_vga|current_rocket_line[9]  ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.060     ; 14.621     ;
; 5.347 ; vga:u_vga|cycle_cnt[5]            ; vga:u_vga|generate_subarine ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.094     ; 14.574     ;
; 5.361 ; vga:u_vga|cycle_cnt[6]            ; vga:u_vga|generate_subarine ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.094     ; 14.560     ;
; 5.482 ; vga:u_vga|cycle_cnt[4]            ; vga:u_vga|read_roc          ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.093     ; 14.440     ;
; 5.555 ; vga:u_vga|cycle_cnt[5]            ; vga:u_vga|read_roc          ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.093     ; 14.367     ;
; 5.569 ; vga:u_vga|cycle_cnt[6]            ; vga:u_vga|read_roc          ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.093     ; 14.353     ;
; 5.600 ; vga:u_vga|cycle_cnt[4]            ; vga:u_vga|wait_read_roc     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.094     ; 14.321     ;
; 5.673 ; vga:u_vga|cycle_cnt[5]            ; vga:u_vga|wait_read_roc     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.094     ; 14.248     ;
; 5.687 ; vga:u_vga|cycle_cnt[6]            ; vga:u_vga|wait_read_roc     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.094     ; 14.234     ;
; 5.734 ; vga:u_vga|cycle_cnt[4]            ; vga:u_vga|update_rockets    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.094     ; 14.187     ;
; 5.759 ; vga:u_vga|cycle_cnt[4]            ; vga:u_vga|data_a_roc[33]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.069     ; 14.187     ;
; 5.762 ; vga:u_vga|cycle_cnt[4]            ; vga:u_vga|data_a_roc[31]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.069     ; 14.184     ;
; 5.769 ; vga:u_vga|cycle_cnt[4]            ; vga:u_vga|data_a_roc[97]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.068     ; 14.178     ;
; 5.795 ; vga:u_vga|cycle_cnt[4]            ; vga:u_vga|data_a_roc[93]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.068     ; 14.152     ;
; 5.796 ; vga:u_vga|cycle_cnt[4]            ; vga:u_vga|data_a_roc[87]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.068     ; 14.151     ;
; 5.800 ; vga:u_vga|cycle_cnt[4]            ; vga:u_vga|data_a_roc[95]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.068     ; 14.147     ;
; 5.807 ; vga:u_vga|cycle_cnt[5]            ; vga:u_vga|update_rockets    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.094     ; 14.114     ;
; 5.821 ; vga:u_vga|cycle_cnt[6]            ; vga:u_vga|update_rockets    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.094     ; 14.100     ;
; 5.826 ; vga:u_vga|v_cnt[10]               ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.078     ; 14.111     ;
; 5.832 ; vga:u_vga|cycle_cnt[5]            ; vga:u_vga|data_a_roc[33]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.069     ; 14.114     ;
; 5.835 ; vga:u_vga|cycle_cnt[5]            ; vga:u_vga|data_a_roc[31]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.069     ; 14.111     ;
; 5.842 ; vga:u_vga|cycle_cnt[5]            ; vga:u_vga|data_a_roc[97]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.068     ; 14.105     ;
; 5.846 ; vga:u_vga|cycle_cnt[6]            ; vga:u_vga|data_a_roc[33]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.069     ; 14.100     ;
; 5.849 ; vga:u_vga|cycle_cnt[6]            ; vga:u_vga|data_a_roc[31]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.069     ; 14.097     ;
; 5.856 ; vga:u_vga|cycle_cnt[6]            ; vga:u_vga|data_a_roc[97]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.068     ; 14.091     ;
; 5.864 ; vga:u_vga|v_cnt[10]               ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.078     ; 14.073     ;
; 5.868 ; vga:u_vga|cycle_cnt[5]            ; vga:u_vga|data_a_roc[93]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.068     ; 14.079     ;
; 5.869 ; vga:u_vga|cycle_cnt[5]            ; vga:u_vga|data_a_roc[87]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.068     ; 14.078     ;
; 5.873 ; vga:u_vga|cycle_cnt[5]            ; vga:u_vga|data_a_roc[95]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.068     ; 14.074     ;
; 5.882 ; vga:u_vga|cycle_cnt[6]            ; vga:u_vga|data_a_roc[93]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.068     ; 14.065     ;
; 5.883 ; vga:u_vga|cycle_cnt[6]            ; vga:u_vga|data_a_roc[87]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.068     ; 14.064     ;
; 5.887 ; vga:u_vga|cycle_cnt[6]            ; vga:u_vga|data_a_roc[95]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.068     ; 14.060     ;
; 5.914 ; vga:u_vga|current_rocket_line[10] ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 14.039     ;
; 5.952 ; vga:u_vga|current_rocket_line[10] ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 14.001     ;
; 5.955 ; vga:u_vga|v_cnt[1]                ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 13.998     ;
; 5.979 ; vga:u_vga|cycle_cnt[4]            ; vga:u_vga|current_rocket[5] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.090     ; 13.946     ;
; 5.979 ; vga:u_vga|cycle_cnt[4]            ; vga:u_vga|current_rocket[0] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.090     ; 13.946     ;
; 5.979 ; vga:u_vga|cycle_cnt[4]            ; vga:u_vga|current_rocket[1] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.090     ; 13.946     ;
; 5.979 ; vga:u_vga|cycle_cnt[4]            ; vga:u_vga|current_rocket[2] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.090     ; 13.946     ;
; 5.979 ; vga:u_vga|cycle_cnt[4]            ; vga:u_vga|current_rocket[3] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.090     ; 13.946     ;
; 5.979 ; vga:u_vga|cycle_cnt[4]            ; vga:u_vga|current_rocket[4] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.090     ; 13.946     ;
; 5.979 ; vga:u_vga|cycle_cnt[4]            ; vga:u_vga|current_rocket[6] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.090     ; 13.946     ;
; 5.993 ; vga:u_vga|v_cnt[1]                ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 13.960     ;
; 6.005 ; vga:u_vga|cycle_cnt[4]            ; vga:u_vga|data_a_roc[83]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.066     ; 13.944     ;
; 6.006 ; vga:u_vga|cycle_cnt[4]            ; vga:u_vga|data_a_roc[82]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.066     ; 13.943     ;
; 6.007 ; vga:u_vga|cycle_cnt[4]            ; vga:u_vga|data_a_roc[90]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.066     ; 13.942     ;
; 6.009 ; vga:u_vga|cycle_cnt[4]            ; vga:u_vga|data_a_roc[91]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.066     ; 13.940     ;
; 6.026 ; vga:u_vga|h_cnt[4]                ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.078     ; 13.911     ;
; 6.037 ; vga:u_vga|cycle_cnt[4]            ; vga:u_vga|data_a_roc[104]   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.065     ; 13.913     ;
; 6.052 ; vga:u_vga|cycle_cnt[5]            ; vga:u_vga|current_rocket[5] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.090     ; 13.873     ;
; 6.052 ; vga:u_vga|cycle_cnt[5]            ; vga:u_vga|current_rocket[0] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.090     ; 13.873     ;
; 6.052 ; vga:u_vga|cycle_cnt[5]            ; vga:u_vga|current_rocket[1] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.090     ; 13.873     ;
; 6.052 ; vga:u_vga|cycle_cnt[5]            ; vga:u_vga|current_rocket[2] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.090     ; 13.873     ;
; 6.052 ; vga:u_vga|cycle_cnt[5]            ; vga:u_vga|current_rocket[3] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.090     ; 13.873     ;
; 6.052 ; vga:u_vga|cycle_cnt[5]            ; vga:u_vga|current_rocket[4] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.090     ; 13.873     ;
; 6.052 ; vga:u_vga|cycle_cnt[5]            ; vga:u_vga|current_rocket[6] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.090     ; 13.873     ;
; 6.054 ; vga:u_vga|cycle_cnt[4]            ; vga:u_vga|data_a_roc[98]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.065     ; 13.896     ;
; 6.054 ; vga:u_vga|cycle_cnt[4]            ; vga:u_vga|data_a_roc[18]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.069     ; 13.892     ;
; 6.055 ; vga:u_vga|cycle_cnt[4]            ; vga:u_vga|data_a_roc[29]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.069     ; 13.891     ;
; 6.056 ; vga:u_vga|cycle_cnt[4]            ; vga:u_vga|data_a_roc[107]   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.065     ; 13.894     ;
; 6.060 ; vga:u_vga|cycle_cnt[4]            ; vga:u_vga|data_a_roc[0]     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.065     ; 13.890     ;
; 6.062 ; vga:u_vga|cycle_cnt[4]            ; vga:u_vga|data_a_roc[100]   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.065     ; 13.888     ;
; 6.062 ; vga:u_vga|cycle_cnt[4]            ; vga:u_vga|data_a_roc[102]   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.065     ; 13.888     ;
; 6.063 ; vga:u_vga|cycle_cnt[4]            ; vga:u_vga|data_a_roc[15]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.092     ; 13.860     ;
; 6.064 ; vga:u_vga|h_cnt[4]                ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.078     ; 13.873     ;
; 6.066 ; vga:u_vga|cycle_cnt[4]            ; vga:u_vga|data_a_roc[11]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.092     ; 13.857     ;
; 6.066 ; vga:u_vga|cycle_cnt[6]            ; vga:u_vga|current_rocket[5] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.090     ; 13.859     ;
; 6.066 ; vga:u_vga|cycle_cnt[6]            ; vga:u_vga|current_rocket[0] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.090     ; 13.859     ;
; 6.066 ; vga:u_vga|cycle_cnt[6]            ; vga:u_vga|current_rocket[1] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.090     ; 13.859     ;
; 6.066 ; vga:u_vga|cycle_cnt[6]            ; vga:u_vga|current_rocket[2] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.090     ; 13.859     ;
; 6.066 ; vga:u_vga|cycle_cnt[6]            ; vga:u_vga|current_rocket[3] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.090     ; 13.859     ;
; 6.066 ; vga:u_vga|cycle_cnt[6]            ; vga:u_vga|current_rocket[4] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.090     ; 13.859     ;
; 6.066 ; vga:u_vga|cycle_cnt[6]            ; vga:u_vga|current_rocket[6] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.090     ; 13.859     ;
; 6.067 ; vga:u_vga|cycle_cnt[4]            ; vga:u_vga|data_a_roc[57]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.067     ; 13.881     ;
; 6.068 ; vga:u_vga|cycle_cnt[4]            ; vga:u_vga|data_a_roc[53]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.067     ; 13.880     ;
; 6.068 ; vga:u_vga|cycle_cnt[4]            ; vga:u_vga|data_a_roc[34]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.088     ; 13.859     ;
; 6.069 ; vga:u_vga|cycle_cnt[4]            ; vga:u_vga|data_a_roc[89]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.067     ; 13.879     ;
; 6.070 ; vga:u_vga|cycle_cnt[4]            ; vga:u_vga|address_a_roc[6]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.090     ; 13.855     ;
; 6.070 ; vga:u_vga|cycle_cnt[4]            ; vga:u_vga|address_a_roc[5]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.090     ; 13.855     ;
+-------+-----------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK50'                                                                                                                                                                                                    ;
+-------+--------------------------------+---------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                                                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+---------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.351 ; vga:u_vga|address_b_roc[4]     ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~portb_address_reg0 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.379      ; 0.917      ;
; 0.356 ; vga:u_vga|address_b_roc[3]     ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~portb_address_reg0  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.378      ; 0.921      ;
; 0.357 ; vga:u_vga|submarines_debug[30] ; vga:u_vga|submarines_debug[30]                                                                                            ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|submarines_debug[10] ; vga:u_vga|submarines_debug[10]                                                                                            ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|submarines_debug[34] ; vga:u_vga|submarines_debug[34]                                                                                            ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|submarines_debug[38] ; vga:u_vga|submarines_debug[38]                                                                                            ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_roc_disp[69]    ; vga:u_vga|data_roc_disp[69]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_a_roc[90]       ; vga:u_vga|data_a_roc[90]                                                                                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_a_roc[91]       ; vga:u_vga|data_a_roc[91]                                                                                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_a_roc[94]       ; vga:u_vga|data_a_roc[94]                                                                                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_a_roc[96]       ; vga:u_vga|data_a_roc[96]                                                                                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_a_roc[21]       ; vga:u_vga|data_a_roc[21]                                                                                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_a_roc[82]       ; vga:u_vga|data_a_roc[82]                                                                                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_a_roc[83]       ; vga:u_vga|data_a_roc[83]                                                                                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_a_roc[88]       ; vga:u_vga|data_a_roc[88]                                                                                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_a_roc[92]       ; vga:u_vga|data_a_roc[92]                                                                                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_a_roc[23]       ; vga:u_vga|data_a_roc[23]                                                                                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_a_roc[25]       ; vga:u_vga|data_a_roc[25]                                                                                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_a_roc[43]       ; vga:u_vga|data_a_roc[43]                                                                                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_sub_disp[9]     ; vga:u_vga|data_sub_disp[9]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_sub_disp[7]     ; vga:u_vga|data_sub_disp[7]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_sub_disp[6]     ; vga:u_vga|data_sub_disp[6]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_sub_disp[3]     ; vga:u_vga|data_sub_disp[3]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.358 ; vga:u_vga|life[8]              ; vga:u_vga|life[8]                                                                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|life[9]              ; vga:u_vga|life[9]                                                                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|life[3]              ; vga:u_vga|life[3]                                                                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|life[0]              ; vga:u_vga|life[0]                                                                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|life[2]              ; vga:u_vga|life[2]                                                                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|life[1]              ; vga:u_vga|life[1]                                                                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|life[7]              ; vga:u_vga|life[7]                                                                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|life[4]              ; vga:u_vga|life[4]                                                                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|life[6]              ; vga:u_vga|life[6]                                                                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|index_life[0]        ; vga:u_vga|index_life[0]                                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|index_life[2]        ; vga:u_vga|index_life[2]                                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|index_life[1]        ; vga:u_vga|index_life[1]                                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|index_life[3]        ; vga:u_vga|index_life[3]                                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|life[5]              ; vga:u_vga|life[5]                                                                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[19] ; vga:u_vga|submarines_debug[19]                                                                                            ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[18] ; vga:u_vga|submarines_debug[18]                                                                                            ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[23] ; vga:u_vga|submarines_debug[23]                                                                                            ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[22] ; vga:u_vga|submarines_debug[22]                                                                                            ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[31] ; vga:u_vga|submarines_debug[31]                                                                                            ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[26] ; vga:u_vga|submarines_debug[26]                                                                                            ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[27] ; vga:u_vga|submarines_debug[27]                                                                                            ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[12] ; vga:u_vga|submarines_debug[12]                                                                                            ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[14] ; vga:u_vga|submarines_debug[14]                                                                                            ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[13] ; vga:u_vga|submarines_debug[13]                                                                                            ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[15] ; vga:u_vga|submarines_debug[15]                                                                                            ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[11] ; vga:u_vga|submarines_debug[11]                                                                                            ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[9]  ; vga:u_vga|submarines_debug[9]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[8]  ; vga:u_vga|submarines_debug[8]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[1]  ; vga:u_vga|submarines_debug[1]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[0]  ; vga:u_vga|submarines_debug[0]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[2]  ; vga:u_vga|submarines_debug[2]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[3]  ; vga:u_vga|submarines_debug[3]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[6]  ; vga:u_vga|submarines_debug[6]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[4]  ; vga:u_vga|submarines_debug[4]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[7]  ; vga:u_vga|submarines_debug[7]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[5]  ; vga:u_vga|submarines_debug[5]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[50] ; vga:u_vga|submarines_debug[50]                                                                                            ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[49] ; vga:u_vga|submarines_debug[49]                                                                                            ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[48] ; vga:u_vga|submarines_debug[48]                                                                                            ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[42] ; vga:u_vga|submarines_debug[42]                                                                                            ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[32] ; vga:u_vga|submarines_debug[32]                                                                                            ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[40] ; vga:u_vga|submarines_debug[40]                                                                                            ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[35] ; vga:u_vga|submarines_debug[35]                                                                                            ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[33] ; vga:u_vga|submarines_debug[33]                                                                                            ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[41] ; vga:u_vga|submarines_debug[41]                                                                                            ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[43] ; vga:u_vga|submarines_debug[43]                                                                                            ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[39] ; vga:u_vga|submarines_debug[39]                                                                                            ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[37] ; vga:u_vga|submarines_debug[37]                                                                                            ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[47] ; vga:u_vga|submarines_debug[47]                                                                                            ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[45] ; vga:u_vga|submarines_debug[45]                                                                                            ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[46] ; vga:u_vga|submarines_debug[46]                                                                                            ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[36] ; vga:u_vga|submarines_debug[36]                                                                                            ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[44] ; vga:u_vga|submarines_debug[44]                                                                                            ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[78]    ; vga:u_vga|data_roc_disp[78]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[68]    ; vga:u_vga|data_roc_disp[68]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[76]    ; vga:u_vga|data_roc_disp[76]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[70]    ; vga:u_vga|data_roc_disp[70]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[74]    ; vga:u_vga|data_roc_disp[74]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[64]    ; vga:u_vga|data_roc_disp[64]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[66]    ; vga:u_vga|data_roc_disp[66]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[72]    ; vga:u_vga|data_roc_disp[72]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[71]    ; vga:u_vga|data_roc_disp[71]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[79]    ; vga:u_vga|data_roc_disp[79]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[77]    ; vga:u_vga|data_roc_disp[77]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[75]    ; vga:u_vga|data_roc_disp[75]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[67]    ; vga:u_vga|data_roc_disp[67]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[65]    ; vga:u_vga|data_roc_disp[65]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[73]    ; vga:u_vga|data_roc_disp[73]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[99]    ; vga:u_vga|data_roc_disp[99]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[96]    ; vga:u_vga|data_roc_disp[96]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[98]    ; vga:u_vga|data_roc_disp[98]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[97]    ; vga:u_vga|data_roc_disp[97]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[103]   ; vga:u_vga|data_roc_disp[103]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[100]   ; vga:u_vga|data_roc_disp[100]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[102]   ; vga:u_vga|data_roc_disp[102]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[101]   ; vga:u_vga|data_roc_disp[101]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[107]   ; vga:u_vga|data_roc_disp[107]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
+-------+--------------------------------+---------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'CLOCK50'                                                                                                                                                        ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 14.835 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[3] ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.332     ; 2.848      ;
; 14.835 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[2] ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.332     ; 2.848      ;
; 14.835 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[1] ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.332     ; 2.848      ;
; 14.835 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[0] ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.332     ; 2.848      ;
; 14.835 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count_en ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.332     ; 2.848      ;
; 15.041 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[14]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.335     ; 2.639      ;
; 15.041 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[13]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.335     ; 2.639      ;
; 15.041 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[12]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.335     ; 2.639      ;
; 15.041 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[11]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.335     ; 2.639      ;
; 15.041 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[10]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.335     ; 2.639      ;
; 15.041 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[9]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.335     ; 2.639      ;
; 15.041 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[8]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.335     ; 2.639      ;
; 15.041 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[7]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.335     ; 2.639      ;
; 15.041 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[6]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.335     ; 2.639      ;
; 15.041 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[5]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.335     ; 2.639      ;
; 15.041 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[4]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.335     ; 2.639      ;
; 15.041 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[3]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.335     ; 2.639      ;
; 15.041 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[2]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.335     ; 2.639      ;
; 15.041 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[1]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.335     ; 2.639      ;
; 15.041 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[0]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.335     ; 2.639      ;
; 15.077 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_go                                       ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.333     ; 2.605      ;
; 15.077 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[3]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.333     ; 2.605      ;
; 15.077 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[2]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.333     ; 2.605      ;
; 15.077 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[1]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.333     ; 2.605      ;
; 15.077 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[0]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.333     ; 2.605      ;
; 15.077 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.333     ; 2.605      ;
; 15.077 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte                                    ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.333     ; 2.605      ;
; 15.077 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back                                    ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.333     ; 2.605      ;
; 15.077 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[0]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.333     ; 2.605      ;
; 15.093 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte_d                                  ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.333     ; 2.589      ;
; 15.093 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back_d                                  ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.333     ; 2.589      ;
; 15.093 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[3]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.333     ; 2.589      ;
; 15.093 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[2]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.333     ; 2.589      ;
; 15.093 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[1]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.333     ; 2.589      ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'CLOCK50'                                                                                                                                                        ;
+-------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 4.072 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte_d                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.846     ; 2.383      ;
; 4.072 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back_d                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.846     ; 2.383      ;
; 4.072 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[3]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.846     ; 2.383      ;
; 4.072 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[2]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.846     ; 2.383      ;
; 4.072 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[1]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.846     ; 2.383      ;
; 4.086 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_go                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.846     ; 2.397      ;
; 4.086 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[3]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.846     ; 2.397      ;
; 4.086 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[2]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.846     ; 2.397      ;
; 4.086 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[1]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.846     ; 2.397      ;
; 4.086 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[0]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.846     ; 2.397      ;
; 4.086 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.846     ; 2.397      ;
; 4.086 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.846     ; 2.397      ;
; 4.086 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.846     ; 2.397      ;
; 4.086 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[0]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.846     ; 2.397      ;
; 4.102 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[14]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.848     ; 2.411      ;
; 4.102 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[13]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.848     ; 2.411      ;
; 4.102 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[12]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.848     ; 2.411      ;
; 4.102 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[11]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.848     ; 2.411      ;
; 4.102 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[10]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.848     ; 2.411      ;
; 4.102 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[9]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.848     ; 2.411      ;
; 4.102 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[8]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.848     ; 2.411      ;
; 4.102 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[7]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.848     ; 2.411      ;
; 4.102 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[6]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.848     ; 2.411      ;
; 4.102 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[5]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.848     ; 2.411      ;
; 4.102 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[4]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.848     ; 2.411      ;
; 4.102 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[3]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.848     ; 2.411      ;
; 4.102 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[2]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.848     ; 2.411      ;
; 4.102 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[1]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.848     ; 2.411      ;
; 4.102 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[0]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.848     ; 2.411      ;
; 4.332 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[3] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.845     ; 2.644      ;
; 4.332 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[2] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.845     ; 2.644      ;
; 4.332 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[1] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.845     ; 2.644      ;
; 4.332 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[0] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.845     ; 2.644      ;
; 4.332 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count_en ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.845     ; 2.644      ;
+-------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK50'                                                                                                                                                       ;
+-------+--------------+----------------+-----------------+---------+------------+---------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock   ; Clock Edge ; Target                                                                                                                    ;
+-------+--------------+----------------+-----------------+---------+------------+---------------------------------------------------------------------------------------------------------------------------+
; 9.486 ; 9.716        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_address_reg0          ;
; 9.487 ; 9.717        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~portb_address_reg0  ;
; 9.487 ; 9.717        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~portb_address_reg0  ;
; 9.487 ; 9.717        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a4~portb_address_reg0  ;
; 9.487 ; 9.717        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a5~portb_address_reg0  ;
; 9.488 ; 9.718        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~portb_address_reg0 ;
; 9.488 ; 9.718        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a80~portb_address_reg0 ;
; 9.488 ; 9.718        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_address_reg0          ;
; 9.488 ; 9.718        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_datain_reg0           ;
; 9.488 ; 9.718        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_we_reg                ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~porta_address_reg0  ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~porta_we_reg        ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~porta_address_reg0  ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~porta_datain_reg0   ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~porta_we_reg        ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a4~porta_address_reg0  ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a4~porta_datain_reg0   ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a4~porta_we_reg        ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a5~porta_address_reg0  ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a5~porta_datain_reg0   ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a5~porta_we_reg        ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_datain_reg0           ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~portb_datain_reg0   ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~portb_datain_reg0   ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a4~portb_datain_reg0   ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a5~portb_datain_reg0   ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~porta_address_reg0 ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~porta_datain_reg0  ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~porta_we_reg       ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a80~porta_address_reg0 ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a80~porta_datain_reg0  ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a80~porta_we_reg       ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~portb_datain_reg0  ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a80~portb_datain_reg0  ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_a_roc[11]                                                                                                  ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_a_roc[15]                                                                                                  ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_a_roc[35]                                                                                                  ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_a_roc[36]                                                                                                  ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_a_roc[38]                                                                                                  ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_a_roc[53]                                                                                                  ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_a_roc[55]                                                                                                  ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_a_roc[57]                                                                                                  ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_a_roc[5]                                                                                                   ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_a_roc[7]                                                                                                   ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_a_roc[87]                                                                                                  ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_a_roc[89]                                                                                                  ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_a_roc[93]                                                                                                  ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_a_roc[95]                                                                                                  ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_a_roc[97]                                                                                                  ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_a_roc[9]                                                                                                   ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_a_sub[3]                                                                                                   ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_a_sub[4]                                                                                                   ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_a_sub[5]                                                                                                   ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_a_sub[6]                                                                                                   ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_a_sub[7]                                                                                                   ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_a_sub[9]                                                                                                   ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_roc_disp[13]                                                                                               ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_roc_disp[15]                                                                                               ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_roc_disp[21]                                                                                               ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_roc_disp[23]                                                                                               ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_roc_disp[29]                                                                                               ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_roc_disp[31]                                                                                               ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_roc_disp[37]                                                                                               ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_roc_disp[39]                                                                                               ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_roc_disp[45]                                                                                               ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_roc_disp[47]                                                                                               ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_roc_disp[53]                                                                                               ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_roc_disp[55]                                                                                               ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_roc_disp[5]                                                                                                ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_roc_disp[61]                                                                                               ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_roc_disp[63]                                                                                               ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_roc_disp[7]                                                                                                ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_roc_disp[88]                                                                                               ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_roc_disp[89]                                                                                               ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_roc_disp[92]                                                                                               ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_roc_disp[93]                                                                                               ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; reset_delay:u_reset_delay|cont[11]                                                                                        ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; reset_delay:u_reset_delay|cont[12]                                                                                        ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; reset_delay:u_reset_delay|cont[13]                                                                                        ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; reset_delay:u_reset_delay|cont[14]                                                                                        ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; reset_delay:u_reset_delay|cont[15]                                                                                        ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; reset_delay:u_reset_delay|cont[16]                                                                                        ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; reset_delay:u_reset_delay|cont[17]                                                                                        ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; reset_delay:u_reset_delay|cont[18]                                                                                        ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; reset_delay:u_reset_delay|cont[19]                                                                                        ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; reset_delay:u_reset_delay|cont[20]                                                                                        ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|address_a_roc[0]                                                                                                ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|address_a_roc[1]                                                                                                ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|address_a_roc[2]                                                                                                ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|address_a_roc[3]                                                                                                ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|address_a_roc[4]                                                                                                ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|address_a_roc[5]                                                                                                ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|address_a_roc[6]                                                                                                ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|address_a_sub[0]                                                                                                ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|address_a_sub[1]                                                                                                ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|address_a_sub[2]                                                                                                ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|address_a_sub[3]                                                                                                ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|address_a_sub[4]                                                                                                ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|address_a_sub[5]                                                                                                ;
+-------+--------------+----------------+-----------------+---------+------------+---------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_INT ; CLOCK50    ; 7.778 ; 8.274 ; Rise       ; CLOCK50         ;
; I2C_SDAT     ; CLOCK50    ; 4.350 ; 4.910 ; Rise       ; CLOCK50         ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; G_SENSOR_INT ; CLOCK50    ; -4.148 ; -4.693 ; Rise       ; CLOCK50         ;
; I2C_SDAT     ; CLOCK50    ; -3.651 ; -4.198 ; Rise       ; CLOCK50         ;
+--------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_CS_N ; CLOCK50    ; 6.119 ; 5.980 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 6.330 ; 6.215 ; Rise       ; CLOCK50         ;
; I2C_SDAT      ; CLOCK50    ; 8.770 ; 8.777 ; Rise       ; CLOCK50         ;
; out_blue      ; CLOCK50    ; 6.254 ; 6.246 ; Rise       ; CLOCK50         ;
; out_green     ; CLOCK50    ; 6.059 ; 6.027 ; Rise       ; CLOCK50         ;
; out_h_sync    ; CLOCK50    ; 6.677 ; 6.643 ; Rise       ; CLOCK50         ;
; out_red       ; CLOCK50    ; 6.910 ; 6.920 ; Rise       ; CLOCK50         ;
; out_v_sync    ; CLOCK50    ; 6.583 ; 6.556 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 5.402 ; 5.632 ; Fall       ; CLOCK50         ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_CS_N ; CLOCK50    ; 5.512 ; 5.381 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 4.838 ; 5.069 ; Rise       ; CLOCK50         ;
; I2C_SDAT      ; CLOCK50    ; 5.313 ; 5.276 ; Rise       ; CLOCK50         ;
; out_blue      ; CLOCK50    ; 6.042 ; 6.031 ; Rise       ; CLOCK50         ;
; out_green     ; CLOCK50    ; 5.855 ; 5.821 ; Rise       ; CLOCK50         ;
; out_h_sync    ; CLOCK50    ; 6.448 ; 6.413 ; Rise       ; CLOCK50         ;
; out_red       ; CLOCK50    ; 6.672 ; 6.678 ; Rise       ; CLOCK50         ;
; out_v_sync    ; CLOCK50    ; 6.358 ; 6.329 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 4.838 ; 5.069 ; Fall       ; CLOCK50         ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 6.279 ; 6.157 ; Rise       ; CLOCK50         ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 5.391 ; 5.269 ; Rise       ; CLOCK50         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 6.148     ; 6.270     ; Rise       ; CLOCK50         ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 5.409     ; 5.531     ; Rise       ; CLOCK50         ;
+-----------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 61.54 MHz ; 61.54 MHz       ; CLOCK50    ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+---------+-------+------------------+
; Clock   ; Slack ; End Point TNS    ;
+---------+-------+------------------+
; CLOCK50 ; 3.750 ; 0.000            ;
+---------+-------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+---------+-------+-----------------+
; Clock   ; Slack ; End Point TNS   ;
+---------+-------+-----------------+
; CLOCK50 ; 0.311 ; 0.000           ;
+---------+-------+-----------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+---------+--------+--------------------+
; Clock   ; Slack  ; End Point TNS      ;
+---------+--------+--------------------+
; CLOCK50 ; 15.391 ; 0.000              ;
+---------+--------+--------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+---------+-------+--------------------+
; Clock   ; Slack ; End Point TNS      ;
+---------+-------+--------------------+
; CLOCK50 ; 3.656 ; 0.000              ;
+---------+-------+--------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+-------+--------------------------------+
; Clock   ; Slack ; End Point TNS                  ;
+---------+-------+--------------------------------+
; CLOCK50 ; 9.488 ; 0.000                          ;
+---------+-------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK50'                                                                                                         ;
+-------+-----------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 3.750 ; vga:u_vga|out_red                 ; out_red                     ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.938     ; 4.312      ;
; 3.965 ; vga:u_vga|out_h_sync              ; out_h_sync                  ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.940     ; 4.095      ;
; 4.050 ; vga:u_vga|out_v_sync              ; out_v_sync                  ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.940     ; 4.010      ;
; 4.352 ; vga:u_vga|out_blue                ; out_blue                    ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.938     ; 3.710      ;
; 4.529 ; vga:u_vga|out_green               ; out_green                   ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.938     ; 3.533      ;
; 6.232 ; vga:u_vga|current_rocket_line[3]  ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.053     ; 13.730     ;
; 6.236 ; vga:u_vga|current_rocket_line[2]  ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.053     ; 13.726     ;
; 6.258 ; vga:u_vga|current_rocket_line[3]  ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.053     ; 13.704     ;
; 6.262 ; vga:u_vga|current_rocket_line[2]  ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.053     ; 13.700     ;
; 6.358 ; vga:u_vga|current_rocket_line[5]  ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.053     ; 13.604     ;
; 6.384 ; vga:u_vga|current_rocket_line[5]  ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.053     ; 13.578     ;
; 6.482 ; vga:u_vga|current_rocket_line[8]  ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.053     ; 13.480     ;
; 6.508 ; vga:u_vga|current_rocket_line[8]  ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.053     ; 13.454     ;
; 6.621 ; vga:u_vga|current_rocket_line[6]  ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 13.340     ;
; 6.647 ; vga:u_vga|current_rocket_line[7]  ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 13.314     ;
; 6.647 ; vga:u_vga|current_rocket_line[4]  ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.056     ; 13.312     ;
; 6.647 ; vga:u_vga|current_rocket_line[6]  ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 13.314     ;
; 6.673 ; vga:u_vga|current_rocket_line[7]  ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 13.288     ;
; 6.673 ; vga:u_vga|current_rocket_line[4]  ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.056     ; 13.286     ;
; 6.765 ; vga:u_vga|current_rocket_line[9]  ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 13.196     ;
; 6.791 ; vga:u_vga|current_rocket_line[9]  ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 13.170     ;
; 6.794 ; vga:u_vga|cycle_cnt[4]            ; vga:u_vga|generate_subarine ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.084     ; 13.137     ;
; 6.845 ; vga:u_vga|cycle_cnt[5]            ; vga:u_vga|generate_subarine ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.084     ; 13.086     ;
; 6.867 ; vga:u_vga|cycle_cnt[6]            ; vga:u_vga|generate_subarine ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.084     ; 13.064     ;
; 6.933 ; vga:u_vga|cycle_cnt[4]            ; vga:u_vga|read_roc          ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.084     ; 12.998     ;
; 6.984 ; vga:u_vga|cycle_cnt[5]            ; vga:u_vga|read_roc          ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.084     ; 12.947     ;
; 7.006 ; vga:u_vga|cycle_cnt[6]            ; vga:u_vga|read_roc          ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.084     ; 12.925     ;
; 7.074 ; vga:u_vga|cycle_cnt[4]            ; vga:u_vga|wait_read_roc     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.084     ; 12.857     ;
; 7.125 ; vga:u_vga|cycle_cnt[5]            ; vga:u_vga|wait_read_roc     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.084     ; 12.806     ;
; 7.147 ; vga:u_vga|cycle_cnt[6]            ; vga:u_vga|wait_read_roc     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.084     ; 12.784     ;
; 7.207 ; vga:u_vga|cycle_cnt[4]            ; vga:u_vga|update_rockets    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.084     ; 12.724     ;
; 7.240 ; vga:u_vga|v_cnt[10]               ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.071     ; 12.704     ;
; 7.258 ; vga:u_vga|cycle_cnt[5]            ; vga:u_vga|update_rockets    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.084     ; 12.673     ;
; 7.266 ; vga:u_vga|v_cnt[10]               ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.071     ; 12.678     ;
; 7.269 ; vga:u_vga|cycle_cnt[4]            ; vga:u_vga|data_a_roc[31]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 12.684     ;
; 7.269 ; vga:u_vga|cycle_cnt[4]            ; vga:u_vga|data_a_roc[33]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 12.684     ;
; 7.271 ; vga:u_vga|cycle_cnt[4]            ; vga:u_vga|data_a_roc[87]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 12.682     ;
; 7.271 ; vga:u_vga|cycle_cnt[4]            ; vga:u_vga|data_a_roc[93]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 12.682     ;
; 7.276 ; vga:u_vga|cycle_cnt[4]            ; vga:u_vga|data_a_roc[95]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 12.677     ;
; 7.280 ; vga:u_vga|cycle_cnt[6]            ; vga:u_vga|update_rockets    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.084     ; 12.651     ;
; 7.283 ; vga:u_vga|cycle_cnt[4]            ; vga:u_vga|data_a_roc[97]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 12.670     ;
; 7.319 ; vga:u_vga|current_rocket_line[10] ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.056     ; 12.640     ;
; 7.320 ; vga:u_vga|cycle_cnt[5]            ; vga:u_vga|data_a_roc[31]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 12.633     ;
; 7.320 ; vga:u_vga|cycle_cnt[5]            ; vga:u_vga|data_a_roc[33]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 12.633     ;
; 7.322 ; vga:u_vga|cycle_cnt[5]            ; vga:u_vga|data_a_roc[87]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 12.631     ;
; 7.322 ; vga:u_vga|cycle_cnt[5]            ; vga:u_vga|data_a_roc[93]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 12.631     ;
; 7.327 ; vga:u_vga|cycle_cnt[5]            ; vga:u_vga|data_a_roc[95]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 12.626     ;
; 7.334 ; vga:u_vga|cycle_cnt[5]            ; vga:u_vga|data_a_roc[97]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 12.619     ;
; 7.342 ; vga:u_vga|cycle_cnt[6]            ; vga:u_vga|data_a_roc[31]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 12.611     ;
; 7.342 ; vga:u_vga|cycle_cnt[6]            ; vga:u_vga|data_a_roc[33]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 12.611     ;
; 7.343 ; vga:u_vga|v_cnt[1]                ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.056     ; 12.616     ;
; 7.344 ; vga:u_vga|cycle_cnt[6]            ; vga:u_vga|data_a_roc[87]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 12.609     ;
; 7.344 ; vga:u_vga|cycle_cnt[6]            ; vga:u_vga|data_a_roc[93]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 12.609     ;
; 7.345 ; vga:u_vga|current_rocket_line[10] ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.056     ; 12.614     ;
; 7.349 ; vga:u_vga|cycle_cnt[6]            ; vga:u_vga|data_a_roc[95]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 12.604     ;
; 7.356 ; vga:u_vga|cycle_cnt[6]            ; vga:u_vga|data_a_roc[97]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 12.597     ;
; 7.369 ; vga:u_vga|v_cnt[1]                ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.056     ; 12.590     ;
; 7.404 ; vga:u_vga|h_cnt[4]                ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.071     ; 12.540     ;
; 7.426 ; vga:u_vga|cycle_cnt[4]            ; vga:u_vga|current_rocket[5] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.081     ; 12.508     ;
; 7.426 ; vga:u_vga|cycle_cnt[4]            ; vga:u_vga|current_rocket[0] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.081     ; 12.508     ;
; 7.426 ; vga:u_vga|cycle_cnt[4]            ; vga:u_vga|current_rocket[1] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.081     ; 12.508     ;
; 7.426 ; vga:u_vga|cycle_cnt[4]            ; vga:u_vga|current_rocket[2] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.081     ; 12.508     ;
; 7.426 ; vga:u_vga|cycle_cnt[4]            ; vga:u_vga|current_rocket[3] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.081     ; 12.508     ;
; 7.426 ; vga:u_vga|cycle_cnt[4]            ; vga:u_vga|current_rocket[4] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.081     ; 12.508     ;
; 7.426 ; vga:u_vga|cycle_cnt[4]            ; vga:u_vga|current_rocket[6] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.081     ; 12.508     ;
; 7.430 ; vga:u_vga|h_cnt[4]                ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.071     ; 12.514     ;
; 7.467 ; vga:u_vga|cycle_cnt[4]            ; vga:u_vga|address_a_roc[6]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.080     ; 12.468     ;
; 7.467 ; vga:u_vga|cycle_cnt[4]            ; vga:u_vga|address_a_roc[5]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.080     ; 12.468     ;
; 7.467 ; vga:u_vga|cycle_cnt[4]            ; vga:u_vga|address_a_roc[4]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.080     ; 12.468     ;
; 7.467 ; vga:u_vga|cycle_cnt[4]            ; vga:u_vga|address_a_roc[3]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.080     ; 12.468     ;
; 7.467 ; vga:u_vga|cycle_cnt[4]            ; vga:u_vga|address_a_roc[2]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.080     ; 12.468     ;
; 7.467 ; vga:u_vga|cycle_cnt[4]            ; vga:u_vga|address_a_roc[1]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.080     ; 12.468     ;
; 7.467 ; vga:u_vga|cycle_cnt[4]            ; vga:u_vga|address_a_roc[0]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.080     ; 12.468     ;
; 7.477 ; vga:u_vga|cycle_cnt[5]            ; vga:u_vga|current_rocket[5] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.081     ; 12.457     ;
; 7.477 ; vga:u_vga|cycle_cnt[5]            ; vga:u_vga|current_rocket[0] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.081     ; 12.457     ;
; 7.477 ; vga:u_vga|cycle_cnt[5]            ; vga:u_vga|current_rocket[1] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.081     ; 12.457     ;
; 7.477 ; vga:u_vga|cycle_cnt[5]            ; vga:u_vga|current_rocket[2] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.081     ; 12.457     ;
; 7.477 ; vga:u_vga|cycle_cnt[5]            ; vga:u_vga|current_rocket[3] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.081     ; 12.457     ;
; 7.477 ; vga:u_vga|cycle_cnt[5]            ; vga:u_vga|current_rocket[4] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.081     ; 12.457     ;
; 7.477 ; vga:u_vga|cycle_cnt[5]            ; vga:u_vga|current_rocket[6] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.081     ; 12.457     ;
; 7.492 ; vga:u_vga|cycle_cnt[4]            ; vga:u_vga|data_a_roc[82]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.059     ; 12.464     ;
; 7.492 ; vga:u_vga|cycle_cnt[4]            ; vga:u_vga|data_a_roc[83]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.059     ; 12.464     ;
; 7.496 ; vga:u_vga|cycle_cnt[4]            ; vga:u_vga|data_a_roc[90]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.059     ; 12.460     ;
; 7.496 ; vga:u_vga|cycle_cnt[4]            ; vga:u_vga|data_a_roc[91]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.059     ; 12.460     ;
; 7.499 ; vga:u_vga|cycle_cnt[6]            ; vga:u_vga|current_rocket[5] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.081     ; 12.435     ;
; 7.499 ; vga:u_vga|cycle_cnt[6]            ; vga:u_vga|current_rocket[0] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.081     ; 12.435     ;
; 7.499 ; vga:u_vga|cycle_cnt[6]            ; vga:u_vga|current_rocket[1] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.081     ; 12.435     ;
; 7.499 ; vga:u_vga|cycle_cnt[6]            ; vga:u_vga|current_rocket[2] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.081     ; 12.435     ;
; 7.499 ; vga:u_vga|cycle_cnt[6]            ; vga:u_vga|current_rocket[3] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.081     ; 12.435     ;
; 7.499 ; vga:u_vga|cycle_cnt[6]            ; vga:u_vga|current_rocket[4] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.081     ; 12.435     ;
; 7.499 ; vga:u_vga|cycle_cnt[6]            ; vga:u_vga|current_rocket[6] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.081     ; 12.435     ;
; 7.511 ; vga:u_vga|cycle_cnt[4]            ; vga:u_vga|data_a_roc[29]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 12.442     ;
; 7.511 ; vga:u_vga|cycle_cnt[4]            ; vga:u_vga|data_a_roc[18]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 12.442     ;
; 7.515 ; vga:u_vga|cycle_cnt[4]            ; vga:u_vga|data_a_roc[0]     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.058     ; 12.442     ;
; 7.516 ; vga:u_vga|cycle_cnt[4]            ; vga:u_vga|data_a_roc[104]   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.058     ; 12.441     ;
; 7.516 ; vga:u_vga|cycle_cnt[4]            ; vga:u_vga|data_a_roc[102]   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.058     ; 12.441     ;
; 7.517 ; vga:u_vga|cycle_cnt[4]            ; vga:u_vga|data_a_roc[100]   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.058     ; 12.440     ;
; 7.518 ; vga:u_vga|cycle_cnt[5]            ; vga:u_vga|address_a_roc[6]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.080     ; 12.417     ;
; 7.518 ; vga:u_vga|cycle_cnt[5]            ; vga:u_vga|address_a_roc[5]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.080     ; 12.417     ;
; 7.518 ; vga:u_vga|cycle_cnt[5]            ; vga:u_vga|address_a_roc[4]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.080     ; 12.417     ;
+-------+-----------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK50'                                                                                                                                                                                                  ;
+-------+----------------------------------------------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                  ; To Node                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.311 ; vga:u_vga|submarines_debug[13]                                             ; vga:u_vga|submarines_debug[13]                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|submarines_debug[11]                                             ; vga:u_vga|submarines_debug[11]                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|submarines_debug[9]                                              ; vga:u_vga|submarines_debug[9]                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|submarines_debug[8]                                              ; vga:u_vga|submarines_debug[8]                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|submarines_debug[6]                                              ; vga:u_vga|submarines_debug[6]                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|submarines_debug[4]                                              ; vga:u_vga|submarines_debug[4]                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|submarines_debug[7]                                              ; vga:u_vga|submarines_debug[7]                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|submarines_debug[5]                                              ; vga:u_vga|submarines_debug[5]                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_a_roc[71]                                                   ; vga:u_vga|data_a_roc[71]                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_a_roc[76]                                                   ; vga:u_vga|data_a_roc[76]                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_a_roc[78]                                                   ; vga:u_vga|data_a_roc[78]                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_a_roc[80]                                                   ; vga:u_vga|data_a_roc[80]                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_a_roc[16]                                                   ; vga:u_vga|data_a_roc[16]                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_a_roc[40]                                                   ; vga:u_vga|data_a_roc[40]                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_a_roc[56]                                                   ; vga:u_vga|data_a_roc[56]                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_a_roc[4]                                                    ; vga:u_vga|data_a_roc[4]                                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_a_roc[19]                                                   ; vga:u_vga|data_a_roc[19]                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|current_sub_line[6]                                              ; vga:u_vga|current_sub_line[6]                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|v_cnt[10]                                                        ; vga:u_vga|v_cnt[10]                                                        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|v_cnt[9]                                                         ; vga:u_vga|v_cnt[9]                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_ee_config:u_spi_ee_config|direction                                    ; spi_ee_config:u_spi_ee_config|direction                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_ee_config:u_spi_ee_config|spi_go                                       ; spi_ee_config:u_spi_ee_config|spi_go                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_ee_config:u_spi_ee_config|clear_status                                 ; spi_ee_config:u_spi_ee_config|clear_status                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_ee_config:u_spi_ee_config|read_back                                    ; spi_ee_config:u_spi_ee_config|read_back                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_ee_config:u_spi_ee_config|high_byte                                    ; spi_ee_config:u_spi_ee_config|high_byte                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_ee_config:u_spi_ee_config|read_ready                                   ; spi_ee_config:u_spi_ee_config|read_ready                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_ee_config:u_spi_ee_config|ini_index[3]                                 ; spi_ee_config:u_spi_ee_config|ini_index[3]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_ee_config:u_spi_ee_config|ini_index[1]                                 ; spi_ee_config:u_spi_ee_config|ini_index[1]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_ee_config:u_spi_ee_config|ini_index[2]                                 ; spi_ee_config:u_spi_ee_config|ini_index[2]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count_en ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count_en ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_ee_config:u_spi_ee_config|ini_index[0]                                 ; spi_ee_config:u_spi_ee_config|ini_index[0]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[2] ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[2] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[1] ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[1] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.312 ; vga:u_vga|life[8]                                                          ; vga:u_vga|life[8]                                                          ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|life[9]                                                          ; vga:u_vga|life[9]                                                          ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|life[3]                                                          ; vga:u_vga|life[3]                                                          ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|life[0]                                                          ; vga:u_vga|life[0]                                                          ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|life[2]                                                          ; vga:u_vga|life[2]                                                          ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|life[1]                                                          ; vga:u_vga|life[1]                                                          ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|life[7]                                                          ; vga:u_vga|life[7]                                                          ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|life[4]                                                          ; vga:u_vga|life[4]                                                          ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|life[6]                                                          ; vga:u_vga|life[6]                                                          ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|index_life[0]                                                    ; vga:u_vga|index_life[0]                                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|index_life[2]                                                    ; vga:u_vga|index_life[2]                                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|index_life[1]                                                    ; vga:u_vga|index_life[1]                                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|index_life[3]                                                    ; vga:u_vga|index_life[3]                                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|life[5]                                                          ; vga:u_vga|life[5]                                                          ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[19]                                             ; vga:u_vga|submarines_debug[19]                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[18]                                             ; vga:u_vga|submarines_debug[18]                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[23]                                             ; vga:u_vga|submarines_debug[23]                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[22]                                             ; vga:u_vga|submarines_debug[22]                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[31]                                             ; vga:u_vga|submarines_debug[31]                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[30]                                             ; vga:u_vga|submarines_debug[30]                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[26]                                             ; vga:u_vga|submarines_debug[26]                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[27]                                             ; vga:u_vga|submarines_debug[27]                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[12]                                             ; vga:u_vga|submarines_debug[12]                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[14]                                             ; vga:u_vga|submarines_debug[14]                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[15]                                             ; vga:u_vga|submarines_debug[15]                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[10]                                             ; vga:u_vga|submarines_debug[10]                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[1]                                              ; vga:u_vga|submarines_debug[1]                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[0]                                              ; vga:u_vga|submarines_debug[0]                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[2]                                              ; vga:u_vga|submarines_debug[2]                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[3]                                              ; vga:u_vga|submarines_debug[3]                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[50]                                             ; vga:u_vga|submarines_debug[50]                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[49]                                             ; vga:u_vga|submarines_debug[49]                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[48]                                             ; vga:u_vga|submarines_debug[48]                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[42]                                             ; vga:u_vga|submarines_debug[42]                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[32]                                             ; vga:u_vga|submarines_debug[32]                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[34]                                             ; vga:u_vga|submarines_debug[34]                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[40]                                             ; vga:u_vga|submarines_debug[40]                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[35]                                             ; vga:u_vga|submarines_debug[35]                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[33]                                             ; vga:u_vga|submarines_debug[33]                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[41]                                             ; vga:u_vga|submarines_debug[41]                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[43]                                             ; vga:u_vga|submarines_debug[43]                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[39]                                             ; vga:u_vga|submarines_debug[39]                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[37]                                             ; vga:u_vga|submarines_debug[37]                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[47]                                             ; vga:u_vga|submarines_debug[47]                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[45]                                             ; vga:u_vga|submarines_debug[45]                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[46]                                             ; vga:u_vga|submarines_debug[46]                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[38]                                             ; vga:u_vga|submarines_debug[38]                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[36]                                             ; vga:u_vga|submarines_debug[36]                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[44]                                             ; vga:u_vga|submarines_debug[44]                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[78]                                                ; vga:u_vga|data_roc_disp[78]                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[68]                                                ; vga:u_vga|data_roc_disp[68]                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[76]                                                ; vga:u_vga|data_roc_disp[76]                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[70]                                                ; vga:u_vga|data_roc_disp[70]                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[74]                                                ; vga:u_vga|data_roc_disp[74]                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[64]                                                ; vga:u_vga|data_roc_disp[64]                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[66]                                                ; vga:u_vga|data_roc_disp[66]                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[72]                                                ; vga:u_vga|data_roc_disp[72]                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[71]                                                ; vga:u_vga|data_roc_disp[71]                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[79]                                                ; vga:u_vga|data_roc_disp[79]                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[69]                                                ; vga:u_vga|data_roc_disp[69]                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[77]                                                ; vga:u_vga|data_roc_disp[77]                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[75]                                                ; vga:u_vga|data_roc_disp[75]                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[67]                                                ; vga:u_vga|data_roc_disp[67]                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[65]                                                ; vga:u_vga|data_roc_disp[65]                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[73]                                                ; vga:u_vga|data_roc_disp[73]                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[99]                                                ; vga:u_vga|data_roc_disp[99]                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[96]                                                ; vga:u_vga|data_roc_disp[96]                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
+-------+----------------------------------------------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'CLOCK50'                                                                                                                                                         ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 15.391 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[3] ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.041     ; 2.583      ;
; 15.391 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[2] ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.041     ; 2.583      ;
; 15.391 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[1] ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.041     ; 2.583      ;
; 15.391 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[0] ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.041     ; 2.583      ;
; 15.391 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count_en ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.041     ; 2.583      ;
; 15.607 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[14]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.043     ; 2.365      ;
; 15.607 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[13]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.043     ; 2.365      ;
; 15.607 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[12]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.043     ; 2.365      ;
; 15.607 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[11]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.043     ; 2.365      ;
; 15.607 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[10]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.043     ; 2.365      ;
; 15.607 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[9]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.043     ; 2.365      ;
; 15.607 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[8]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.043     ; 2.365      ;
; 15.607 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[7]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.043     ; 2.365      ;
; 15.607 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[6]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.043     ; 2.365      ;
; 15.607 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[5]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.043     ; 2.365      ;
; 15.607 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[4]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.043     ; 2.365      ;
; 15.607 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[3]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.043     ; 2.365      ;
; 15.607 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[2]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.043     ; 2.365      ;
; 15.607 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[1]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.043     ; 2.365      ;
; 15.607 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[0]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.043     ; 2.365      ;
; 15.622 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_go                                       ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.042     ; 2.351      ;
; 15.622 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[3]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.042     ; 2.351      ;
; 15.622 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[2]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.042     ; 2.351      ;
; 15.622 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[1]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.042     ; 2.351      ;
; 15.622 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[0]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.042     ; 2.351      ;
; 15.622 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.042     ; 2.351      ;
; 15.622 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte                                    ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.042     ; 2.351      ;
; 15.622 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back                                    ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.042     ; 2.351      ;
; 15.622 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[0]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.042     ; 2.351      ;
; 15.636 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte_d                                  ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.042     ; 2.337      ;
; 15.636 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back_d                                  ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.042     ; 2.337      ;
; 15.636 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[3]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.042     ; 2.337      ;
; 15.636 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[2]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.042     ; 2.337      ;
; 15.636 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[1]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.042     ; 2.337      ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'CLOCK50'                                                                                                                                                         ;
+-------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 3.656 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte_d                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.610     ; 2.190      ;
; 3.656 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back_d                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.610     ; 2.190      ;
; 3.656 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[3]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.610     ; 2.190      ;
; 3.656 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[2]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.610     ; 2.190      ;
; 3.656 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[1]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.610     ; 2.190      ;
; 3.670 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_go                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.610     ; 2.204      ;
; 3.670 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[3]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.610     ; 2.204      ;
; 3.670 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[2]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.610     ; 2.204      ;
; 3.670 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[1]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.610     ; 2.204      ;
; 3.670 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[0]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.610     ; 2.204      ;
; 3.670 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.610     ; 2.204      ;
; 3.670 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.610     ; 2.204      ;
; 3.670 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.610     ; 2.204      ;
; 3.670 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[0]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.610     ; 2.204      ;
; 3.689 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[14]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.611     ; 2.222      ;
; 3.689 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[13]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.611     ; 2.222      ;
; 3.689 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[12]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.611     ; 2.222      ;
; 3.689 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[11]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.611     ; 2.222      ;
; 3.689 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[10]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.611     ; 2.222      ;
; 3.689 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[9]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.611     ; 2.222      ;
; 3.689 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[8]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.611     ; 2.222      ;
; 3.689 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[7]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.611     ; 2.222      ;
; 3.689 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[6]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.611     ; 2.222      ;
; 3.689 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[5]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.611     ; 2.222      ;
; 3.689 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[4]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.611     ; 2.222      ;
; 3.689 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[3]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.611     ; 2.222      ;
; 3.689 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[2]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.611     ; 2.222      ;
; 3.689 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[1]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.611     ; 2.222      ;
; 3.689 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[0]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.611     ; 2.222      ;
; 3.879 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[3] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.609     ; 2.414      ;
; 3.879 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[2] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.609     ; 2.414      ;
; 3.879 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[1] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.609     ; 2.414      ;
; 3.879 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[0] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.609     ; 2.414      ;
; 3.879 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count_en ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.609     ; 2.414      ;
+-------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK50'                                                                                                                                                        ;
+-------+--------------+----------------+-----------------+---------+------------+---------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock   ; Clock Edge ; Target                                                                                                                    ;
+-------+--------------+----------------+-----------------+---------+------------+---------------------------------------------------------------------------------------------------------------------------+
; 9.488 ; 9.718        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a5~portb_address_reg0  ;
; 9.488 ; 9.718        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_address_reg0          ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~portb_address_reg0  ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a4~portb_address_reg0  ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a5~porta_address_reg0  ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a5~porta_we_reg        ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a5~portb_datain_reg0   ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a80~portb_address_reg0 ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_address_reg0          ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_we_reg                ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_datain_reg0           ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~portb_address_reg0  ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~porta_address_reg0  ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~porta_we_reg        ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~portb_datain_reg0   ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a4~porta_address_reg0  ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a4~porta_we_reg        ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a4~portb_datain_reg0   ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~portb_address_reg0 ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a80~porta_address_reg0 ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a80~porta_we_reg       ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a80~portb_datain_reg0  ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~porta_address_reg0  ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~porta_we_reg        ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~portb_datain_reg0   ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a5~porta_datain_reg0   ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~porta_address_reg0 ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~porta_we_reg       ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~portb_datain_reg0  ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_datain_reg0           ;
; 9.492 ; 9.722        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~porta_datain_reg0   ;
; 9.492 ; 9.722        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a4~porta_datain_reg0   ;
; 9.492 ; 9.722        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a80~porta_datain_reg0  ;
; 9.493 ; 9.723        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 9.493 ; 9.723        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~porta_datain_reg0  ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[0]                                                                           ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[1]                                                                           ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[2]                                                                           ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[3]                                                                           ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[4]                                                                           ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[5]                                                                           ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[6]                                                                           ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[7]                                                                           ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YH_xhdl2[0]                                                                           ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YH_xhdl2[1]                                                                           ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[0]                                                                           ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[1]                                                                           ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[2]                                                                           ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[3]                                                                           ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[4]                                                                           ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[5]                                                                           ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[6]                                                                           ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[7]                                                                           ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[0]                                                                          ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[10]                                                                         ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[11]                                                                         ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[12]                                                                         ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[13]                                                                         ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[14]                                                                         ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[1]                                                                          ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[2]                                                                          ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[3]                                                                          ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[4]                                                                          ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[5]                                                                          ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[6]                                                                          ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[7]                                                                          ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[8]                                                                          ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[9]                                                                          ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[0]                                          ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[1]                                          ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[2]                                          ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[3]                                          ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[4]                                          ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[5]                                          ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[6]                                          ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[7]                                          ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|clear_status                                                                                ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|clear_status_d[0]                                                                           ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|clear_status_d[1]                                                                           ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|clear_status_d[2]                                                                           ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|clear_status_d[3]                                                                           ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|direction                                                                                   ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|high_byte                                                                                   ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|high_byte_d                                                                                 ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|ini_index[0]                                                                                ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|ini_index[1]                                                                                ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|ini_index[2]                                                                                ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|ini_index[3]                                                                                ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[0]                                                                                 ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[10]                                                                                ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[11]                                                                                ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[12]                                                                                ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[15]                                                                                ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[1]                                                                                 ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[2]                                                                                 ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[3]                                                                                 ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[4]                                                                                 ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[5]                                                                                 ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[6]                                                                                 ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[8]                                                                                 ;
+-------+--------------+----------------+-----------------+---------+------------+---------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_INT ; CLOCK50    ; 6.883 ; 7.339 ; Rise       ; CLOCK50         ;
; I2C_SDAT     ; CLOCK50    ; 3.795 ; 4.254 ; Rise       ; CLOCK50         ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; G_SENSOR_INT ; CLOCK50    ; -3.614 ; -4.072 ; Rise       ; CLOCK50         ;
; I2C_SDAT     ; CLOCK50    ; -3.176 ; -3.623 ; Rise       ; CLOCK50         ;
+--------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_CS_N ; CLOCK50    ; 5.495 ; 5.508 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 5.778 ; 5.537 ; Rise       ; CLOCK50         ;
; I2C_SDAT      ; CLOCK50    ; 7.956 ; 7.814 ; Rise       ; CLOCK50         ;
; out_blue      ; CLOCK50    ; 5.648 ; 5.586 ; Rise       ; CLOCK50         ;
; out_green     ; CLOCK50    ; 5.471 ; 5.403 ; Rise       ; CLOCK50         ;
; out_h_sync    ; CLOCK50    ; 6.035 ; 5.943 ; Rise       ; CLOCK50         ;
; out_red       ; CLOCK50    ; 6.250 ; 6.171 ; Rise       ; CLOCK50         ;
; out_v_sync    ; CLOCK50    ; 5.950 ; 5.903 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 4.949 ; 5.066 ; Fall       ; CLOCK50         ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_CS_N ; CLOCK50    ; 4.943 ; 4.959 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 4.433 ; 4.556 ; Rise       ; CLOCK50         ;
; I2C_SDAT      ; CLOCK50    ; 4.872 ; 4.696 ; Rise       ; CLOCK50         ;
; out_blue      ; CLOCK50    ; 5.446 ; 5.384 ; Rise       ; CLOCK50         ;
; out_green     ; CLOCK50    ; 5.276 ; 5.207 ; Rise       ; CLOCK50         ;
; out_h_sync    ; CLOCK50    ; 5.818 ; 5.726 ; Rise       ; CLOCK50         ;
; out_red       ; CLOCK50    ; 6.024 ; 5.945 ; Rise       ; CLOCK50         ;
; out_v_sync    ; CLOCK50    ; 5.737 ; 5.688 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 4.433 ; 4.556 ; Fall       ; CLOCK50         ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 5.711 ; 5.569 ; Rise       ; CLOCK50         ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 4.929 ; 4.787 ; Rise       ; CLOCK50         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 5.469     ; 5.611     ; Rise       ; CLOCK50         ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 4.798     ; 4.940     ; Rise       ; CLOCK50         ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+---------+-------+------------------+
; Clock   ; Slack ; End Point TNS    ;
+---------+-------+------------------+
; CLOCK50 ; 5.859 ; 0.000            ;
+---------+-------+------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+---------+-------+-----------------+
; Clock   ; Slack ; End Point TNS   ;
+---------+-------+-----------------+
; CLOCK50 ; 0.176 ; 0.000           ;
+---------+-------+-----------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+---------+--------+--------------------+
; Clock   ; Slack  ; End Point TNS      ;
+---------+--------+--------------------+
; CLOCK50 ; 16.909 ; 0.000              ;
+---------+--------+--------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+---------+-------+--------------------+
; Clock   ; Slack ; End Point TNS      ;
+---------+-------+--------------------+
; CLOCK50 ; 2.332 ; 0.000              ;
+---------+-------+--------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+-------+--------------------------------+
; Clock   ; Slack ; End Point TNS                  ;
+---------+-------+--------------------------------+
; CLOCK50 ; 9.209 ; 0.000                          ;
+---------+-------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK50'                                                                                                          ;
+--------+-----------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 5.859  ; vga:u_vga|out_red                 ; out_red                     ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.152     ; 2.989      ;
; 6.021  ; vga:u_vga|out_h_sync              ; out_h_sync                  ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.152     ; 2.827      ;
; 6.055  ; vga:u_vga|out_v_sync              ; out_v_sync                  ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.151     ; 2.794      ;
; 6.263  ; vga:u_vga|out_blue                ; out_blue                    ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.152     ; 2.585      ;
; 6.400  ; vga:u_vga|out_green               ; out_green                   ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.152     ; 2.448      ;
; 11.093 ; vga:u_vga|current_rocket_line[3]  ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.036     ; 8.878      ;
; 11.094 ; vga:u_vga|current_rocket_line[2]  ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.036     ; 8.877      ;
; 11.122 ; vga:u_vga|current_rocket_line[3]  ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.036     ; 8.849      ;
; 11.123 ; vga:u_vga|current_rocket_line[2]  ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.036     ; 8.848      ;
; 11.173 ; vga:u_vga|current_rocket_line[5]  ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.036     ; 8.798      ;
; 11.187 ; vga:u_vga|current_rocket_line[8]  ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.036     ; 8.784      ;
; 11.202 ; vga:u_vga|current_rocket_line[5]  ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.036     ; 8.769      ;
; 11.216 ; vga:u_vga|current_rocket_line[8]  ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.036     ; 8.755      ;
; 11.294 ; vga:u_vga|current_rocket_line[6]  ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 8.676      ;
; 11.313 ; vga:u_vga|current_rocket_line[4]  ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 8.657      ;
; 11.323 ; vga:u_vga|current_rocket_line[6]  ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 8.647      ;
; 11.342 ; vga:u_vga|current_rocket_line[4]  ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 8.628      ;
; 11.363 ; vga:u_vga|current_rocket_line[7]  ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 8.607      ;
; 11.392 ; vga:u_vga|current_rocket_line[7]  ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 8.578      ;
; 11.441 ; vga:u_vga|current_rocket_line[9]  ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 8.529      ;
; 11.470 ; vga:u_vga|current_rocket_line[9]  ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 8.500      ;
; 11.657 ; vga:u_vga|v_cnt[10]               ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.049     ; 8.301      ;
; 11.686 ; vga:u_vga|v_cnt[10]               ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.049     ; 8.272      ;
; 11.736 ; vga:u_vga|cycle_cnt[4]            ; vga:u_vga|generate_subarine ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.059     ; 8.212      ;
; 11.759 ; vga:u_vga|current_rocket_line[10] ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 8.211      ;
; 11.776 ; vga:u_vga|cycle_cnt[5]            ; vga:u_vga|generate_subarine ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.059     ; 8.172      ;
; 11.788 ; vga:u_vga|current_rocket_line[10] ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 8.182      ;
; 11.790 ; vga:u_vga|cycle_cnt[6]            ; vga:u_vga|generate_subarine ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.059     ; 8.158      ;
; 11.796 ; vga:u_vga|v_cnt[1]                ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.038     ; 8.173      ;
; 11.825 ; vga:u_vga|v_cnt[1]                ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.038     ; 8.144      ;
; 11.826 ; vga:u_vga|cycle_cnt[4]            ; vga:u_vga|read_roc          ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.058     ; 8.123      ;
; 11.830 ; vga:u_vga|h_cnt[4]                ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.049     ; 8.128      ;
; 11.859 ; vga:u_vga|h_cnt[4]                ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.049     ; 8.099      ;
; 11.866 ; vga:u_vga|cycle_cnt[5]            ; vga:u_vga|read_roc          ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.058     ; 8.083      ;
; 11.880 ; vga:u_vga|cycle_cnt[6]            ; vga:u_vga|read_roc          ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.058     ; 8.069      ;
; 11.898 ; vga:u_vga|cycle_cnt[4]            ; vga:u_vga|wait_read_roc     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.059     ; 8.050      ;
; 11.918 ; vga:u_vga|v_cnt[2]                ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.049     ; 8.040      ;
; 11.934 ; vga:u_vga|h_cnt[3]                ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.049     ; 8.024      ;
; 11.934 ; vga:u_vga|h_cnt[2]                ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.049     ; 8.024      ;
; 11.938 ; vga:u_vga|cycle_cnt[5]            ; vga:u_vga|wait_read_roc     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.059     ; 8.010      ;
; 11.947 ; vga:u_vga|v_cnt[2]                ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.049     ; 8.011      ;
; 11.952 ; vga:u_vga|cycle_cnt[6]            ; vga:u_vga|wait_read_roc     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.059     ; 7.996      ;
; 11.963 ; vga:u_vga|h_cnt[3]                ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.049     ; 7.995      ;
; 11.963 ; vga:u_vga|h_cnt[2]                ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.049     ; 7.995      ;
; 11.971 ; vga:u_vga|cycle_cnt[4]            ; vga:u_vga|data_a_roc[33]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.044     ; 7.992      ;
; 11.971 ; vga:u_vga|cycle_cnt[4]            ; vga:u_vga|update_rockets    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.059     ; 7.977      ;
; 11.972 ; vga:u_vga|cycle_cnt[4]            ; vga:u_vga|data_a_roc[31]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.044     ; 7.991      ;
; 11.989 ; vga:u_vga|cycle_cnt[4]            ; vga:u_vga|data_a_roc[97]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.042     ; 7.976      ;
; 11.999 ; vga:u_vga|cycle_cnt[4]            ; vga:u_vga|data_a_roc[93]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.042     ; 7.966      ;
; 12.000 ; vga:u_vga|cycle_cnt[4]            ; vga:u_vga|data_a_roc[87]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.042     ; 7.965      ;
; 12.006 ; vga:u_vga|cycle_cnt[4]            ; vga:u_vga|data_a_roc[95]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.042     ; 7.959      ;
; 12.011 ; vga:u_vga|cycle_cnt[5]            ; vga:u_vga|data_a_roc[33]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.044     ; 7.952      ;
; 12.011 ; vga:u_vga|cycle_cnt[5]            ; vga:u_vga|update_rockets    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.059     ; 7.937      ;
; 12.012 ; vga:u_vga|cycle_cnt[5]            ; vga:u_vga|data_a_roc[31]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.044     ; 7.951      ;
; 12.025 ; vga:u_vga|cycle_cnt[6]            ; vga:u_vga|data_a_roc[33]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.044     ; 7.938      ;
; 12.025 ; vga:u_vga|cycle_cnt[6]            ; vga:u_vga|update_rockets    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.059     ; 7.923      ;
; 12.026 ; vga:u_vga|cycle_cnt[6]            ; vga:u_vga|data_a_roc[31]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.044     ; 7.937      ;
; 12.029 ; vga:u_vga|cycle_cnt[5]            ; vga:u_vga|data_a_roc[97]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.042     ; 7.936      ;
; 12.039 ; vga:u_vga|cycle_cnt[5]            ; vga:u_vga|data_a_roc[93]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.042     ; 7.926      ;
; 12.039 ; vga:u_vga|h_cnt[8]                ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.049     ; 7.919      ;
; 12.040 ; vga:u_vga|cycle_cnt[5]            ; vga:u_vga|data_a_roc[87]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.042     ; 7.925      ;
; 12.043 ; vga:u_vga|cycle_cnt[6]            ; vga:u_vga|data_a_roc[97]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.042     ; 7.922      ;
; 12.046 ; vga:u_vga|cycle_cnt[5]            ; vga:u_vga|data_a_roc[95]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.042     ; 7.919      ;
; 12.053 ; vga:u_vga|cycle_cnt[6]            ; vga:u_vga|data_a_roc[93]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.042     ; 7.912      ;
; 12.054 ; vga:u_vga|cycle_cnt[6]            ; vga:u_vga|data_a_roc[87]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.042     ; 7.911      ;
; 12.056 ; vga:u_vga|h_cnt[9]                ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.049     ; 7.902      ;
; 12.060 ; vga:u_vga|cycle_cnt[6]            ; vga:u_vga|data_a_roc[95]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.042     ; 7.905      ;
; 12.068 ; vga:u_vga|h_cnt[8]                ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.049     ; 7.890      ;
; 12.074 ; vga:u_vga|current_rocket_line[3]  ; vga:u_vga|index_life[3]     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.039     ; 7.894      ;
; 12.075 ; vga:u_vga|current_rocket_line[2]  ; vga:u_vga|index_life[3]     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.039     ; 7.893      ;
; 12.085 ; vga:u_vga|h_cnt[9]                ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.049     ; 7.873      ;
; 12.088 ; vga:u_vga|h_cnt[5]                ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.049     ; 7.870      ;
; 12.117 ; vga:u_vga|h_cnt[5]                ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.049     ; 7.841      ;
; 12.128 ; vga:u_vga|cycle_cnt[4]            ; vga:u_vga|data_a_roc[83]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.040     ; 7.839      ;
; 12.129 ; vga:u_vga|cycle_cnt[4]            ; vga:u_vga|data_a_roc[82]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.040     ; 7.838      ;
; 12.131 ; vga:u_vga|cycle_cnt[4]            ; vga:u_vga|data_a_roc[90]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.040     ; 7.836      ;
; 12.134 ; vga:u_vga|cycle_cnt[4]            ; vga:u_vga|data_a_roc[91]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.040     ; 7.833      ;
; 12.138 ; vga:u_vga|cycle_cnt[4]            ; vga:u_vga|data_a_roc[29]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.044     ; 7.825      ;
; 12.138 ; vga:u_vga|cycle_cnt[4]            ; vga:u_vga|data_a_roc[18]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.044     ; 7.825      ;
; 12.140 ; vga:u_vga|cycle_cnt[4]            ; vga:u_vga|data_a_roc[34]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 7.813      ;
; 12.141 ; vga:u_vga|cycle_cnt[4]            ; vga:u_vga|current_rocket[5] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.056     ; 7.810      ;
; 12.141 ; vga:u_vga|cycle_cnt[4]            ; vga:u_vga|current_rocket[0] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.056     ; 7.810      ;
; 12.141 ; vga:u_vga|cycle_cnt[4]            ; vga:u_vga|current_rocket[1] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.056     ; 7.810      ;
; 12.141 ; vga:u_vga|cycle_cnt[4]            ; vga:u_vga|current_rocket[2] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.056     ; 7.810      ;
; 12.141 ; vga:u_vga|cycle_cnt[4]            ; vga:u_vga|current_rocket[3] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.056     ; 7.810      ;
; 12.141 ; vga:u_vga|cycle_cnt[4]            ; vga:u_vga|current_rocket[4] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.056     ; 7.810      ;
; 12.141 ; vga:u_vga|cycle_cnt[4]            ; vga:u_vga|current_rocket[6] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.056     ; 7.810      ;
; 12.144 ; vga:u_vga|cycle_cnt[4]            ; vga:u_vga|data_a_roc[44]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 7.809      ;
; 12.144 ; vga:u_vga|cycle_cnt[4]            ; vga:u_vga|data_a_roc[48]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 7.809      ;
; 12.153 ; vga:u_vga|cycle_cnt[4]            ; vga:u_vga|data_a_roc[104]   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.039     ; 7.815      ;
; 12.154 ; vga:u_vga|current_rocket_line[5]  ; vga:u_vga|index_life[3]     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.039     ; 7.814      ;
; 12.155 ; vga:u_vga|cycle_cnt[4]            ; vga:u_vga|data_a_roc[79]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.045     ; 7.807      ;
; 12.156 ; vga:u_vga|cycle_cnt[4]            ; vga:u_vga|data_a_roc[77]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.045     ; 7.806      ;
; 12.156 ; vga:u_vga|cycle_cnt[4]            ; vga:u_vga|data_a_roc[81]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.045     ; 7.806      ;
; 12.156 ; vga:u_vga|cycle_cnt[4]            ; vga:u_vga|data_a_roc[85]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.045     ; 7.806      ;
; 12.162 ; vga:u_vga|cycle_cnt[4]            ; vga:u_vga|data_a_roc[98]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.040     ; 7.805      ;
; 12.162 ; vga:u_vga|cycle_cnt[4]            ; vga:u_vga|data_a_roc[64]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.053     ; 7.792      ;
; 12.164 ; vga:u_vga|cycle_cnt[4]            ; vga:u_vga|data_a_roc[107]   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.040     ; 7.803      ;
; 12.164 ; vga:u_vga|cycle_cnt[4]            ; vga:u_vga|data_a_roc[0]     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.039     ; 7.804      ;
; 12.164 ; vga:u_vga|cycle_cnt[4]            ; vga:u_vga|data_a_roc[57]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.041     ; 7.802      ;
+--------+-----------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK50'                                                                                                                                                                                                     ;
+-------+--------------------------------+---------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                                                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+---------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.176 ; vga:u_vga|address_b_roc[4]     ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~portb_address_reg0 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.225      ; 0.505      ;
; 0.183 ; vga:u_vga|address_b_roc[3]     ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~portb_address_reg0  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.224      ; 0.511      ;
; 0.186 ; vga:u_vga|submarines_debug[30] ; vga:u_vga|submarines_debug[30]                                                                                            ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[26] ; vga:u_vga|submarines_debug[26]                                                                                            ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[12] ; vga:u_vga|submarines_debug[12]                                                                                            ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[14] ; vga:u_vga|submarines_debug[14]                                                                                            ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[13] ; vga:u_vga|submarines_debug[13]                                                                                            ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[15] ; vga:u_vga|submarines_debug[15]                                                                                            ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[10] ; vga:u_vga|submarines_debug[10]                                                                                            ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[11] ; vga:u_vga|submarines_debug[11]                                                                                            ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[9]  ; vga:u_vga|submarines_debug[9]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[8]  ; vga:u_vga|submarines_debug[8]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[1]  ; vga:u_vga|submarines_debug[1]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[0]  ; vga:u_vga|submarines_debug[0]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[2]  ; vga:u_vga|submarines_debug[2]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[3]  ; vga:u_vga|submarines_debug[3]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[6]  ; vga:u_vga|submarines_debug[6]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[4]  ; vga:u_vga|submarines_debug[4]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[7]  ; vga:u_vga|submarines_debug[7]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[5]  ; vga:u_vga|submarines_debug[5]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[50] ; vga:u_vga|submarines_debug[50]                                                                                            ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[49] ; vga:u_vga|submarines_debug[49]                                                                                            ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[48] ; vga:u_vga|submarines_debug[48]                                                                                            ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[42] ; vga:u_vga|submarines_debug[42]                                                                                            ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[32] ; vga:u_vga|submarines_debug[32]                                                                                            ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[34] ; vga:u_vga|submarines_debug[34]                                                                                            ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[40] ; vga:u_vga|submarines_debug[40]                                                                                            ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[46] ; vga:u_vga|submarines_debug[46]                                                                                            ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[38] ; vga:u_vga|submarines_debug[38]                                                                                            ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[36] ; vga:u_vga|submarines_debug[36]                                                                                            ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[44] ; vga:u_vga|submarines_debug[44]                                                                                            ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[78]    ; vga:u_vga|data_roc_disp[78]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[68]    ; vga:u_vga|data_roc_disp[68]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[76]    ; vga:u_vga|data_roc_disp[76]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[70]    ; vga:u_vga|data_roc_disp[70]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[74]    ; vga:u_vga|data_roc_disp[74]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[64]    ; vga:u_vga|data_roc_disp[64]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[66]    ; vga:u_vga|data_roc_disp[66]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[72]    ; vga:u_vga|data_roc_disp[72]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[71]    ; vga:u_vga|data_roc_disp[71]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[69]    ; vga:u_vga|data_roc_disp[69]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[99]    ; vga:u_vga|data_roc_disp[99]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[96]    ; vga:u_vga|data_roc_disp[96]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[98]    ; vga:u_vga|data_roc_disp[98]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[97]    ; vga:u_vga|data_roc_disp[97]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[103]   ; vga:u_vga|data_roc_disp[103]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[100]   ; vga:u_vga|data_roc_disp[100]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[102]   ; vga:u_vga|data_roc_disp[102]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[101]   ; vga:u_vga|data_roc_disp[101]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[106]   ; vga:u_vga|data_roc_disp[106]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[85]    ; vga:u_vga|data_roc_disp[85]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[83]    ; vga:u_vga|data_roc_disp[83]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[89]    ; vga:u_vga|data_roc_disp[89]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[88]    ; vga:u_vga|data_roc_disp[88]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[48]    ; vga:u_vga|data_roc_disp[48]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[47]    ; vga:u_vga|data_roc_disp[47]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[15]    ; vga:u_vga|data_roc_disp[15]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[63]    ; vga:u_vga|data_roc_disp[63]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[31]    ; vga:u_vga|data_roc_disp[31]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[21]    ; vga:u_vga|data_roc_disp[21]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[5]     ; vga:u_vga|data_roc_disp[5]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[53]    ; vga:u_vga|data_roc_disp[53]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[37]    ; vga:u_vga|data_roc_disp[37]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_a_roc[67]       ; vga:u_vga|data_a_roc[67]                                                                                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_a_roc[68]       ; vga:u_vga|data_a_roc[68]                                                                                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_a_roc[69]       ; vga:u_vga|data_a_roc[69]                                                                                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_a_roc[70]       ; vga:u_vga|data_a_roc[70]                                                                                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_a_roc[71]       ; vga:u_vga|data_a_roc[71]                                                                                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_a_roc[72]       ; vga:u_vga|data_a_roc[72]                                                                                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_a_roc[73]       ; vga:u_vga|data_a_roc[73]                                                                                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_a_roc[76]       ; vga:u_vga|data_a_roc[76]                                                                                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_a_roc[77]       ; vga:u_vga|data_a_roc[77]                                                                                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_a_roc[78]       ; vga:u_vga|data_a_roc[78]                                                                                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_a_roc[79]       ; vga:u_vga|data_a_roc[79]                                                                                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_a_roc[104]      ; vga:u_vga|data_a_roc[104]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_a_roc[107]      ; vga:u_vga|data_a_roc[107]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_a_roc[80]       ; vga:u_vga|data_a_roc[80]                                                                                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_a_roc[81]       ; vga:u_vga|data_a_roc[81]                                                                                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_a_roc[85]       ; vga:u_vga|data_a_roc[85]                                                                                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_a_roc[90]       ; vga:u_vga|data_a_roc[90]                                                                                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_a_roc[91]       ; vga:u_vga|data_a_roc[91]                                                                                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_a_roc[94]       ; vga:u_vga|data_a_roc[94]                                                                                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_a_roc[95]       ; vga:u_vga|data_a_roc[95]                                                                                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_a_roc[96]       ; vga:u_vga|data_a_roc[96]                                                                                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_a_roc[97]       ; vga:u_vga|data_a_roc[97]                                                                                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_a_roc[98]       ; vga:u_vga|data_a_roc[98]                                                                                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_a_roc[99]       ; vga:u_vga|data_a_roc[99]                                                                                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_a_roc[100]      ; vga:u_vga|data_a_roc[100]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_a_roc[101]      ; vga:u_vga|data_a_roc[101]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_a_roc[102]      ; vga:u_vga|data_a_roc[102]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_a_roc[103]      ; vga:u_vga|data_a_roc[103]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_a_roc[105]      ; vga:u_vga|data_a_roc[105]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_a_roc[21]       ; vga:u_vga|data_a_roc[21]                                                                                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_a_roc[31]       ; vga:u_vga|data_a_roc[31]                                                                                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_a_roc[82]       ; vga:u_vga|data_a_roc[82]                                                                                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_a_roc[83]       ; vga:u_vga|data_a_roc[83]                                                                                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_a_roc[87]       ; vga:u_vga|data_a_roc[87]                                                                                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_a_roc[88]       ; vga:u_vga|data_a_roc[88]                                                                                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_a_roc[92]       ; vga:u_vga|data_a_roc[92]                                                                                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_a_roc[93]       ; vga:u_vga|data_a_roc[93]                                                                                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
+-------+--------------------------------+---------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'CLOCK50'                                                                                                                                                         ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 16.909 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[3] ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.388     ; 1.710      ;
; 16.909 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[2] ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.388     ; 1.710      ;
; 16.909 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[1] ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.388     ; 1.710      ;
; 16.909 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[0] ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.388     ; 1.710      ;
; 16.909 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count_en ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.388     ; 1.710      ;
; 17.048 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[14]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.389     ; 1.570      ;
; 17.048 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[13]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.389     ; 1.570      ;
; 17.048 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[12]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.389     ; 1.570      ;
; 17.048 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[11]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.389     ; 1.570      ;
; 17.048 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[10]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.389     ; 1.570      ;
; 17.048 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[9]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.389     ; 1.570      ;
; 17.048 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[8]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.389     ; 1.570      ;
; 17.048 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[7]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.389     ; 1.570      ;
; 17.048 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[6]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.389     ; 1.570      ;
; 17.048 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[5]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.389     ; 1.570      ;
; 17.048 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[4]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.389     ; 1.570      ;
; 17.048 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[3]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.389     ; 1.570      ;
; 17.048 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[2]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.389     ; 1.570      ;
; 17.048 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[1]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.389     ; 1.570      ;
; 17.048 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[0]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.389     ; 1.570      ;
; 17.061 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_go                                       ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.388     ; 1.558      ;
; 17.061 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[3]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.388     ; 1.558      ;
; 17.061 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[2]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.388     ; 1.558      ;
; 17.061 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[1]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.388     ; 1.558      ;
; 17.061 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[0]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.388     ; 1.558      ;
; 17.061 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.388     ; 1.558      ;
; 17.061 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte                                    ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.388     ; 1.558      ;
; 17.061 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back                                    ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.388     ; 1.558      ;
; 17.061 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[0]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.388     ; 1.558      ;
; 17.071 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte_d                                  ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.388     ; 1.548      ;
; 17.071 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back_d                                  ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.388     ; 1.548      ;
; 17.071 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[3]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.388     ; 1.548      ;
; 17.071 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[2]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.388     ; 1.548      ;
; 17.071 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[1]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.388     ; 1.548      ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'CLOCK50'                                                                                                                                                         ;
+-------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.332 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte_d                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.092     ; 1.324      ;
; 2.332 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back_d                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.092     ; 1.324      ;
; 2.332 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[3]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.092     ; 1.324      ;
; 2.332 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[2]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.092     ; 1.324      ;
; 2.332 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[1]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.092     ; 1.324      ;
; 2.341 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_go                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.093     ; 1.332      ;
; 2.341 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[3]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.093     ; 1.332      ;
; 2.341 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[2]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.093     ; 1.332      ;
; 2.341 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[1]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.093     ; 1.332      ;
; 2.341 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[0]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.093     ; 1.332      ;
; 2.341 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.093     ; 1.332      ;
; 2.341 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.093     ; 1.332      ;
; 2.341 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.093     ; 1.332      ;
; 2.341 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[0]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.093     ; 1.332      ;
; 2.351 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[14]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.094     ; 1.341      ;
; 2.351 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[13]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.094     ; 1.341      ;
; 2.351 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[12]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.094     ; 1.341      ;
; 2.351 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[11]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.094     ; 1.341      ;
; 2.351 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[10]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.094     ; 1.341      ;
; 2.351 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[9]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.094     ; 1.341      ;
; 2.351 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[8]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.094     ; 1.341      ;
; 2.351 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[7]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.094     ; 1.341      ;
; 2.351 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[6]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.094     ; 1.341      ;
; 2.351 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[5]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.094     ; 1.341      ;
; 2.351 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[4]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.094     ; 1.341      ;
; 2.351 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[3]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.094     ; 1.341      ;
; 2.351 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[2]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.094     ; 1.341      ;
; 2.351 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[1]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.094     ; 1.341      ;
; 2.351 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[0]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.094     ; 1.341      ;
; 2.468 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[3] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.092     ; 1.460      ;
; 2.468 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[2] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.092     ; 1.460      ;
; 2.468 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[1] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.092     ; 1.460      ;
; 2.468 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[0] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.092     ; 1.460      ;
; 2.468 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count_en ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.092     ; 1.460      ;
+-------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK50'                                                                                                                                                        ;
+-------+--------------+----------------+-----------------+---------+------------+---------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock   ; Clock Edge ; Target                                                                                                                    ;
+-------+--------------+----------------+-----------------+---------+------------+---------------------------------------------------------------------------------------------------------------------------+
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~porta_address_reg0  ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~porta_we_reg        ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a5~porta_address_reg0  ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a5~porta_we_reg        ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a80~porta_address_reg0 ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a80~porta_we_reg       ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_address_reg0          ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_we_reg                ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~portb_address_reg0  ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~porta_address_reg0  ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~porta_we_reg        ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a4~porta_address_reg0  ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a4~porta_we_reg        ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a5~portb_address_reg0  ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~porta_address_reg0 ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~porta_we_reg       ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a80~portb_address_reg0 ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_address_reg0          ;
; 9.211 ; 9.441        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 9.211 ; 9.441        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~portb_address_reg0  ;
; 9.211 ; 9.441        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a4~portb_address_reg0  ;
; 9.211 ; 9.441        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a5~porta_datain_reg0   ;
; 9.211 ; 9.441        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~portb_address_reg0 ;
; 9.211 ; 9.441        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a80~porta_datain_reg0  ;
; 9.211 ; 9.441        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_datain_reg0           ;
; 9.212 ; 9.442        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~portb_datain_reg0   ;
; 9.212 ; 9.442        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~porta_datain_reg0   ;
; 9.212 ; 9.442        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a4~porta_datain_reg0   ;
; 9.212 ; 9.442        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a5~portb_datain_reg0   ;
; 9.212 ; 9.442        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~porta_datain_reg0  ;
; 9.212 ; 9.442        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a80~portb_datain_reg0  ;
; 9.212 ; 9.442        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_datain_reg0           ;
; 9.213 ; 9.443        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~portb_datain_reg0   ;
; 9.213 ; 9.443        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a4~portb_datain_reg0   ;
; 9.213 ; 9.443        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~portb_datain_reg0  ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|clear_status                                                                                ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|clear_status_d[0]                                                                           ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|clear_status_d[1]                                                                           ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|clear_status_d[2]                                                                           ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|clear_status_d[3]                                                                           ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|direction                                                                                   ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|high_byte                                                                                   ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|high_byte_d                                                                                 ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|ini_index[0]                                                                                ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|ini_index[1]                                                                                ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|ini_index[2]                                                                                ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|ini_index[3]                                                                                ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[0]                                                                           ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[1]                                                                           ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[2]                                                                           ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[3]                                                                           ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[4]                                                                           ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[5]                                                                           ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[6]                                                                           ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[7]                                                                           ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YH_xhdl2[0]                                                                           ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YH_xhdl2[1]                                                                           ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[0]                                                                           ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[1]                                                                           ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[2]                                                                           ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[3]                                                                           ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[4]                                                                           ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[5]                                                                           ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[6]                                                                           ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[7]                                                                           ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[0]                                                                                 ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[10]                                                                                ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[11]                                                                                ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[12]                                                                                ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[15]                                                                                ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[1]                                                                                 ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[2]                                                                                 ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[3]                                                                                 ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[4]                                                                                 ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[5]                                                                                 ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[6]                                                                                 ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[8]                                                                                 ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[9]                                                                                 ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_back                                                                                   ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_back_d                                                                                 ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[0]                                                                          ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[10]                                                                         ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[11]                                                                         ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[12]                                                                         ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[13]                                                                         ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[14]                                                                         ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[1]                                                                          ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[2]                                                                          ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[3]                                                                          ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[4]                                                                          ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[5]                                                                          ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[6]                                                                          ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[7]                                                                          ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[8]                                                                          ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[9]                                                                          ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_ready                                                                                  ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[0]                                          ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[1]                                          ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[2]                                          ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[3]                                          ;
+-------+--------------+----------------+-----------------+---------+------------+---------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_INT ; CLOCK50    ; 4.516 ; 5.286 ; Rise       ; CLOCK50         ;
; I2C_SDAT     ; CLOCK50    ; 2.513 ; 3.309 ; Rise       ; CLOCK50         ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; G_SENSOR_INT ; CLOCK50    ; -2.387 ; -3.187 ; Rise       ; CLOCK50         ;
; I2C_SDAT     ; CLOCK50    ; -2.100 ; -2.888 ; Rise       ; CLOCK50         ;
+--------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_CS_N ; CLOCK50    ; 3.696 ; 3.467 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 3.660 ; 3.845 ; Rise       ; CLOCK50         ;
; I2C_SDAT      ; CLOCK50    ; 5.057 ; 5.179 ; Rise       ; CLOCK50         ;
; out_blue      ; CLOCK50    ; 3.683 ; 3.737 ; Rise       ; CLOCK50         ;
; out_green     ; CLOCK50    ; 3.551 ; 3.600 ; Rise       ; CLOCK50         ;
; out_h_sync    ; CLOCK50    ; 3.911 ; 3.979 ; Rise       ; CLOCK50         ;
; out_red       ; CLOCK50    ; 4.051 ; 4.141 ; Rise       ; CLOCK50         ;
; out_v_sync    ; CLOCK50    ; 3.863 ; 3.945 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 3.124 ; 3.845 ; Fall       ; CLOCK50         ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_CS_N ; CLOCK50    ; 3.329 ; 3.110 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 2.789 ; 3.297 ; Rise       ; CLOCK50         ;
; I2C_SDAT      ; CLOCK50    ; 3.048 ; 3.146 ; Rise       ; CLOCK50         ;
; out_blue      ; CLOCK50    ; 3.555 ; 3.605 ; Rise       ; CLOCK50         ;
; out_green     ; CLOCK50    ; 3.429 ; 3.474 ; Rise       ; CLOCK50         ;
; out_h_sync    ; CLOCK50    ; 3.775 ; 3.838 ; Rise       ; CLOCK50         ;
; out_red       ; CLOCK50    ; 3.909 ; 3.993 ; Rise       ; CLOCK50         ;
; out_v_sync    ; CLOCK50    ; 3.729 ; 3.806 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 2.789 ; 3.504 ; Fall       ; CLOCK50         ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 3.622 ; 3.529 ; Rise       ; CLOCK50         ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 3.094 ; 3.001 ; Rise       ; CLOCK50         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 3.630     ; 3.723     ; Rise       ; CLOCK50         ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 3.214     ; 3.307     ; Rise       ; CLOCK50         ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+-------+----------+---------+---------------------+
; Clock            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack ; 3.080 ; 0.176 ; 14.835   ; 2.332   ; 9.209               ;
;  CLOCK50         ; 3.080 ; 0.176 ; 14.835   ; 2.332   ; 9.209               ;
; Design-wide TNS  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLOCK50         ; 0.000 ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
+------------------+-------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_INT ; CLOCK50    ; 7.778 ; 8.274 ; Rise       ; CLOCK50         ;
; I2C_SDAT     ; CLOCK50    ; 4.350 ; 4.910 ; Rise       ; CLOCK50         ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; G_SENSOR_INT ; CLOCK50    ; -2.387 ; -3.187 ; Rise       ; CLOCK50         ;
; I2C_SDAT     ; CLOCK50    ; -2.100 ; -2.888 ; Rise       ; CLOCK50         ;
+--------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_CS_N ; CLOCK50    ; 6.119 ; 5.980 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 6.330 ; 6.215 ; Rise       ; CLOCK50         ;
; I2C_SDAT      ; CLOCK50    ; 8.770 ; 8.777 ; Rise       ; CLOCK50         ;
; out_blue      ; CLOCK50    ; 6.254 ; 6.246 ; Rise       ; CLOCK50         ;
; out_green     ; CLOCK50    ; 6.059 ; 6.027 ; Rise       ; CLOCK50         ;
; out_h_sync    ; CLOCK50    ; 6.677 ; 6.643 ; Rise       ; CLOCK50         ;
; out_red       ; CLOCK50    ; 6.910 ; 6.920 ; Rise       ; CLOCK50         ;
; out_v_sync    ; CLOCK50    ; 6.583 ; 6.556 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 5.402 ; 5.632 ; Fall       ; CLOCK50         ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_CS_N ; CLOCK50    ; 3.329 ; 3.110 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 2.789 ; 3.297 ; Rise       ; CLOCK50         ;
; I2C_SDAT      ; CLOCK50    ; 3.048 ; 3.146 ; Rise       ; CLOCK50         ;
; out_blue      ; CLOCK50    ; 3.555 ; 3.605 ; Rise       ; CLOCK50         ;
; out_green     ; CLOCK50    ; 3.429 ; 3.474 ; Rise       ; CLOCK50         ;
; out_h_sync    ; CLOCK50    ; 3.775 ; 3.838 ; Rise       ; CLOCK50         ;
; out_red       ; CLOCK50    ; 3.909 ; 3.993 ; Rise       ; CLOCK50         ;
; out_v_sync    ; CLOCK50    ; 3.729 ; 3.806 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 2.789 ; 3.504 ; Fall       ; CLOCK50         ;
+---------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; I2C_SCLK      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; G_SENSOR_CS_N ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_red       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_green     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_blue      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_h_sync    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_v_sync    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; I2C_SDAT      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; KEY[1]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; I2C_SDAT                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CLOCK_50                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; G_SENSOR_INT            ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY[0]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; I2C_SCLK      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; G_SENSOR_CS_N ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.16 V              ; -0.11 V             ; 0.302 V                              ; 0.22 V                               ; 4.82e-10 s                  ; 4.27e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.16 V             ; -0.11 V            ; 0.302 V                             ; 0.22 V                              ; 4.82e-10 s                 ; 4.27e-10 s                 ; Yes                       ; No                        ;
; out_red       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; out_green     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; out_blue      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; out_h_sync    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; out_v_sync    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; I2C_SDAT      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.05e-09 V                   ; 3.21 V              ; -0.181 V            ; 0.16 V                               ; 0.253 V                              ; 2.77e-10 s                  ; 2.32e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.05e-09 V                  ; 3.21 V             ; -0.181 V           ; 0.16 V                              ; 0.253 V                             ; 2.77e-10 s                 ; 2.32e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; I2C_SCLK      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; G_SENSOR_CS_N ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.13 V              ; -0.0781 V           ; 0.202 V                              ; 0.359 V                              ; 6.54e-10 s                  ; 5e-10 s                     ; No                         ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.13 V             ; -0.0781 V          ; 0.202 V                             ; 0.359 V                             ; 6.54e-10 s                 ; 5e-10 s                    ; No                        ; No                        ;
; out_red       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; out_green     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; out_blue      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; out_h_sync    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; out_v_sync    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; I2C_SDAT      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-06 V                   ; 3.14 V              ; -0.123 V            ; 0.134 V                              ; 0.323 V                              ; 3.02e-10 s                  ; 2.85e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.02e-06 V                  ; 3.14 V             ; -0.123 V           ; 0.134 V                             ; 0.323 V                             ; 3.02e-10 s                 ; 2.85e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; I2C_SCLK      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; G_SENSOR_CS_N ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; out_red       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; out_green     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; out_blue      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; out_h_sync    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; out_v_sync    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; I2C_SDAT      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK50    ; CLOCK50  ; 42642269 ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK50    ; CLOCK50  ; 42642269 ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK50    ; CLOCK50  ; 34       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK50    ; CLOCK50  ; 34       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 1     ; 1    ;
; Unconstrained Input Ports       ; 4     ; 4    ;
; Unconstrained Input Port Paths  ; 32    ; 32   ;
; Unconstrained Output Ports      ; 3     ; 3    ;
; Unconstrained Output Port Paths ; 21    ; 21   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 14.1.0 Build 186 12/03/2014 SJ Web Edition
    Info: Processing started: Wed Apr 22 10:06:38 2015
Info: Command: quartus_sta GSensor -c GSensor
Info: qsta_default_script.tcl version: #3
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'GSensor.out.sdc'
Warning (332060): Node: vga:u_vga|v_sync was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register vga:u_vga|left_boat[9] is being clocked by vga:u_vga|v_sync
Warning (332070): Port "out_blue" relative to the rising edge of clock "CLOCK50" does not specify a min-fall output delay
Warning (332070): Port "out_blue" relative to the rising edge of clock "CLOCK50" does not specify a min-rise output delay
Warning (332070): Port "out_green" relative to the rising edge of clock "CLOCK50" does not specify a min-fall output delay
Warning (332070): Port "out_green" relative to the rising edge of clock "CLOCK50" does not specify a min-rise output delay
Warning (332070): Port "out_h_sync" relative to the rising edge of clock "CLOCK50" does not specify a min-fall output delay
Warning (332070): Port "out_h_sync" relative to the rising edge of clock "CLOCK50" does not specify a min-rise output delay
Warning (332070): Port "out_red" relative to the rising edge of clock "CLOCK50" does not specify a min-fall output delay
Warning (332070): Port "out_red" relative to the rising edge of clock "CLOCK50" does not specify a min-rise output delay
Warning (332070): Port "out_v_sync" relative to the rising edge of clock "CLOCK50" does not specify a min-fall output delay
Warning (332070): Port "out_v_sync" relative to the rising edge of clock "CLOCK50" does not specify a min-rise output delay
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: u_spipll|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: u_spipll|altpll_component|auto_generated|pll1|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From CLOCK50 (Rise) to CLOCK50 (Rise) (setup and hold)
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 3.080
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     3.080               0.000 CLOCK50 
Info (332146): Worst-case hold slack is 0.351
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.351               0.000 CLOCK50 
Info (332146): Worst-case recovery slack is 14.835
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    14.835               0.000 CLOCK50 
Info (332146): Worst-case removal slack is 4.072
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.072               0.000 CLOCK50 
Info (332146): Worst-case minimum pulse width slack is 9.486
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.486               0.000 CLOCK50 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Warning (332060): Node: vga:u_vga|v_sync was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register vga:u_vga|left_boat[9] is being clocked by vga:u_vga|v_sync
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: u_spipll|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: u_spipll|altpll_component|auto_generated|pll1|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From CLOCK50 (Rise) to CLOCK50 (Rise) (setup and hold)
Info (332146): Worst-case setup slack is 3.750
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     3.750               0.000 CLOCK50 
Info (332146): Worst-case hold slack is 0.311
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.311               0.000 CLOCK50 
Info (332146): Worst-case recovery slack is 15.391
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    15.391               0.000 CLOCK50 
Info (332146): Worst-case removal slack is 3.656
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     3.656               0.000 CLOCK50 
Info (332146): Worst-case minimum pulse width slack is 9.488
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.488               0.000 CLOCK50 
Info: Analyzing Fast 1200mV 0C Model
Warning (332060): Node: vga:u_vga|v_sync was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register vga:u_vga|left_boat[9] is being clocked by vga:u_vga|v_sync
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: u_spipll|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: u_spipll|altpll_component|auto_generated|pll1|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From CLOCK50 (Rise) to CLOCK50 (Rise) (setup and hold)
Info (332146): Worst-case setup slack is 5.859
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     5.859               0.000 CLOCK50 
Info (332146): Worst-case hold slack is 0.176
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.176               0.000 CLOCK50 
Info (332146): Worst-case recovery slack is 16.909
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    16.909               0.000 CLOCK50 
Info (332146): Worst-case removal slack is 2.332
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.332               0.000 CLOCK50 
Info (332146): Worst-case minimum pulse width slack is 9.209
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.209               0.000 CLOCK50 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 29 warnings
    Info: Peak virtual memory: 652 megabytes
    Info: Processing ended: Wed Apr 22 10:06:43 2015
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:04


