Timing Analyzer report for projeto
Tue Apr 16 11:50:39 2024
Quartus Prime Version 22.1std.2 Build 922 07/20/2023 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 13. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 22. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 30. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2023  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                        ;
+-----------------------+--------------------------------------------------------+
; Quartus Prime Version ; Version 22.1std.2 Build 922 07/20/2023 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                 ;
; Revision Name         ; projeto                                                ;
; Device Family         ; Cyclone IV E                                           ;
; Device Name           ; EP4CE115F29C7                                          ;
; Timing Models         ; Final                                                  ;
; Delay Model           ; Combined                                               ;
; Rise/Fall Delays      ; Enabled                                                ;
+-----------------------+--------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 10          ;
;                            ;             ;
; Average used               ; 1.04        ;
; Maximum used               ; 10          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-10        ;   0.5%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; CLOCK_50   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 236.13 MHz ; 236.13 MHz      ; CLOCK_50   ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+----------+--------+-----------------+
; Clock    ; Slack  ; End Point TNS   ;
+----------+--------+-----------------+
; CLOCK_50 ; -3.235 ; -95.564         ;
+----------+--------+-----------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+----------+-------+-----------------+
; Clock    ; Slack ; End Point TNS   ;
+----------+-------+-----------------+
; CLOCK_50 ; 0.386 ; 0.000           ;
+----------+-------+-----------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+----------+--------+-------------------------------+
; Clock    ; Slack  ; End Point TNS                 ;
+----------+--------+-------------------------------+
; CLOCK_50 ; -3.000 ; -45.405                       ;
+----------+--------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                                                                                                              ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                 ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.235 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[18] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.722      ;
; -3.235 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[18] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.722      ;
; -3.235 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[18] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.722      ;
; -3.235 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[18] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.722      ;
; -3.235 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[18] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.722      ;
; -3.235 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[18] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.722      ;
; -3.205 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[25] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.692      ;
; -3.205 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[25] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.692      ;
; -3.205 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[25] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.692      ;
; -3.205 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[25] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.692      ;
; -3.205 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[25] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.692      ;
; -3.205 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[25] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.692      ;
; -3.205 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[6]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 4.121      ;
; -3.205 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[6]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 4.121      ;
; -3.205 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[6]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 4.121      ;
; -3.205 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[6]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 4.121      ;
; -3.205 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[6]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 4.121      ;
; -3.205 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[6]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 4.121      ;
; -3.180 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[21] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.098      ;
; -3.180 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[21] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.098      ;
; -3.180 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[21] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.098      ;
; -3.180 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[21] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.098      ;
; -3.180 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[21] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.098      ;
; -3.180 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[21] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.098      ;
; -3.179 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[26] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.666      ;
; -3.179 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[26] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.666      ;
; -3.179 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[26] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.666      ;
; -3.179 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[26] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.666      ;
; -3.179 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[26] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.666      ;
; -3.179 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[26] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.666      ;
; -3.159 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[9]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 4.075      ;
; -3.159 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[9]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 4.075      ;
; -3.159 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[9]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 4.075      ;
; -3.159 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[9]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 4.075      ;
; -3.159 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[9]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 4.075      ;
; -3.159 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[9]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 4.075      ;
; -3.120 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[17] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.607      ;
; -3.120 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[17] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.607      ;
; -3.120 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[17] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.607      ;
; -3.120 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[17] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.607      ;
; -3.120 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[17] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.607      ;
; -3.120 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[17] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.607      ;
; -3.100 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[31] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.587      ;
; -3.100 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[31] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.587      ;
; -3.100 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[31] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.587      ;
; -3.100 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[31] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.587      ;
; -3.100 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[31] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.587      ;
; -3.100 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[31] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.587      ;
; -3.091 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[29] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.578      ;
; -3.091 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[29] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.578      ;
; -3.091 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[29] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.578      ;
; -3.091 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[29] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.578      ;
; -3.091 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[29] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.578      ;
; -3.091 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[29] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.578      ;
; -3.026 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[20] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.944      ;
; -3.026 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[20] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.944      ;
; -3.026 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[20] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.944      ;
; -3.026 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[20] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.944      ;
; -3.026 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[20] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.944      ;
; -3.026 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[20] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.944      ;
; -3.019 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[19] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.937      ;
; -3.019 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[19] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.937      ;
; -3.019 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[19] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.937      ;
; -3.019 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[19] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.937      ;
; -3.019 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[19] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.937      ;
; -3.019 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[19] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.937      ;
; -3.008 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[22] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.926      ;
; -3.008 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[22] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.926      ;
; -3.008 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[22] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.926      ;
; -3.008 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[22] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.926      ;
; -3.008 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[22] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.926      ;
; -3.008 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[22] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.926      ;
; -3.000 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[0]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.916      ;
; -3.000 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[0]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.916      ;
; -3.000 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[0]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.916      ;
; -3.000 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[0]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.916      ;
; -3.000 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[0]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.916      ;
; -3.000 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[0]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.916      ;
; -2.999 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[8]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.915      ;
; -2.999 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[8]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.915      ;
; -2.999 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[8]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.915      ;
; -2.999 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[8]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.915      ;
; -2.999 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[8]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.915      ;
; -2.999 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[8]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.915      ;
; -2.968 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[27] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.886      ;
; -2.968 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[27] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.886      ;
; -2.968 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[27] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.886      ;
; -2.968 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[27] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.886      ;
; -2.968 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[27] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.886      ;
; -2.968 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[27] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.886      ;
; -2.963 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[3]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.879      ;
; -2.963 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[3]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.879      ;
; -2.963 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[3]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.879      ;
; -2.963 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[3]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.879      ;
; -2.963 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[3]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.879      ;
; -2.963 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[3]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.879      ;
; -2.928 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[16] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.415      ;
; -2.928 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[16] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.415      ;
; -2.928 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[16] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.415      ;
; -2.928 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[16] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.415      ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                                                                                                              ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                 ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.386 ; fase4:Fase4_instanciada|FreqDivider:Divisor|clkOut[0]     ; fase4:Fase4_instanciada|FreqDivider:Divisor|clkOut[0]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.097      ; 0.669      ;
; 0.544 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[9]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.241      ;
; 0.544 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[27] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.241      ;
; 0.554 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[22] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.251      ;
; 0.558 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[30] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[31] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.255      ;
; 0.559 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[22] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.256      ;
; 0.562 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[8]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.259      ;
; 0.579 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[14] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.276      ;
; 0.587 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[14] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.508      ; 1.281      ;
; 0.638 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[15] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.097      ; 0.921      ;
; 0.639 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[11] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.097      ; 0.922      ;
; 0.640 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[29] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.096      ; 0.922      ;
; 0.641 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[17] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.096      ; 0.923      ;
; 0.642 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[31] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[31] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.096      ; 0.924      ;
; 0.643 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[25] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.096      ; 0.925      ;
; 0.643 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[23] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.096      ; 0.925      ;
; 0.644 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[10] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.097      ; 0.927      ;
; 0.644 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[16] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.096      ; 0.926      ;
; 0.645 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[18] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.096      ; 0.927      ;
; 0.646 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[26] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.096      ; 0.928      ;
; 0.646 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[28] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.096      ; 0.928      ;
; 0.646 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[24] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.096      ; 0.928      ;
; 0.656 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[3]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.921      ;
; 0.656 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[5]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.921      ;
; 0.656 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[13] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.921      ;
; 0.656 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[21] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.922      ;
; 0.656 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[19] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.922      ;
; 0.657 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[1]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.922      ;
; 0.657 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[27] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.923      ;
; 0.658 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[22] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.924      ;
; 0.659 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[7]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.924      ;
; 0.659 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[6]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.924      ;
; 0.659 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[9]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.924      ;
; 0.661 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[2]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.926      ;
; 0.661 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[20] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.927      ;
; 0.662 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[8]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.927      ;
; 0.662 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[12] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.927      ;
; 0.662 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[30] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.928      ;
; 0.663 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[13] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.360      ;
; 0.664 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[21] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.361      ;
; 0.665 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[9]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.362      ;
; 0.665 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[27] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.362      ;
; 0.669 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[21] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.366      ;
; 0.670 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[7]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.367      ;
; 0.671 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[13] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.508      ; 1.365      ;
; 0.680 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[22] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.377      ;
; 0.683 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[0]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.948      ;
; 0.683 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[12] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.380      ;
; 0.683 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[20] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.380      ;
; 0.683 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[8]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.380      ;
; 0.684 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[4]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.949      ;
; 0.684 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[14] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.949      ;
; 0.685 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[22] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.382      ;
; 0.685 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[6]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.382      ;
; 0.688 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[20] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.385      ;
; 0.691 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[12] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.508      ; 1.385      ;
; 0.708 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[14] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.508      ; 1.402      ;
; 0.713 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[14] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.508      ; 1.407      ;
; 0.790 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[21] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.487      ;
; 0.790 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[19] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.487      ;
; 0.791 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[27] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[31] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.488      ;
; 0.791 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[7]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.488      ;
; 0.792 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[13] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.508      ; 1.486      ;
; 0.794 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[5]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.491      ;
; 0.795 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[21] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.492      ;
; 0.795 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[19] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.492      ;
; 0.797 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[13] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.508      ; 1.491      ;
; 0.806 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[6]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.503      ;
; 0.809 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[20] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.506      ;
; 0.811 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[22] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.508      ;
; 0.812 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[12] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.508      ; 1.506      ;
; 0.814 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[20] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.511      ;
; 0.817 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[12] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.508      ; 1.511      ;
; 0.836 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[4]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.533      ;
; 0.915 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[5]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.612      ;
; 0.916 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[19] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.613      ;
; 0.917 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[9]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.614      ;
; 0.920 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[3]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.617      ;
; 0.921 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[21] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.618      ;
; 0.921 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[19] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.618      ;
; 0.925 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[9]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.508      ; 1.619      ;
; 0.932 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[22] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.629      ;
; 0.935 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[8]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.632      ;
; 0.939 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[2]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.636      ;
; 0.940 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[20] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.637      ;
; 0.943 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[8]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.508      ; 1.637      ;
; 0.957 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[4]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.654      ;
; 0.958 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[17] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.096      ; 1.240      ;
; 0.959 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[15] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.094      ; 1.239      ;
; 0.960 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[23] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.096      ; 1.242      ;
; 0.960 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[25] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.096      ; 1.242      ;
; 0.971 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[10] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.097      ; 1.254      ;
; 0.971 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[16] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.096      ; 1.253      ;
; 0.973 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[28] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.096      ; 1.255      ;
; 0.973 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[24] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.096      ; 1.255      ;
; 0.974 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[21] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.240      ;
; 0.974 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[5]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.239      ;
; 0.974 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[1]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.239      ;
; 0.974 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[19] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.240      ;
; 0.974 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[3]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.239      ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 256.08 MHz ; 250.0 MHz       ; CLOCK_50   ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; CLOCK_50 ; -2.905 ; -85.404        ;
+----------+--------+----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+----------+-------+----------------+
; Clock    ; Slack ; End Point TNS  ;
+----------+-------+----------------+
; CLOCK_50 ; 0.339 ; 0.000          ;
+----------+-------+----------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; CLOCK_50 ; -3.000 ; -45.405                      ;
+----------+--------+------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                                                               ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                 ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.905 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[18] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 3.436      ;
; -2.905 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[18] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 3.436      ;
; -2.905 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[18] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 3.436      ;
; -2.905 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[18] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 3.436      ;
; -2.905 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[18] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 3.436      ;
; -2.905 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[18] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 3.436      ;
; -2.865 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[21] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.793      ;
; -2.865 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[21] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.793      ;
; -2.865 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[21] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.793      ;
; -2.865 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[21] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.793      ;
; -2.865 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[21] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.793      ;
; -2.865 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[21] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.793      ;
; -2.862 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[6]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.788      ;
; -2.862 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[6]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.788      ;
; -2.862 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[6]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.788      ;
; -2.862 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[6]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.788      ;
; -2.862 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[6]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.788      ;
; -2.862 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[6]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.788      ;
; -2.849 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[25] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 3.380      ;
; -2.849 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[25] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 3.380      ;
; -2.849 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[25] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 3.380      ;
; -2.849 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[25] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 3.380      ;
; -2.849 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[25] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 3.380      ;
; -2.849 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[25] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 3.380      ;
; -2.827 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[26] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 3.358      ;
; -2.827 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[26] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 3.358      ;
; -2.827 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[26] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 3.358      ;
; -2.827 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[26] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 3.358      ;
; -2.827 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[26] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 3.358      ;
; -2.827 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[26] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 3.358      ;
; -2.816 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[9]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.742      ;
; -2.816 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[9]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.742      ;
; -2.816 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[9]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.742      ;
; -2.816 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[9]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.742      ;
; -2.816 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[9]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.742      ;
; -2.816 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[9]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.742      ;
; -2.799 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[17] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 3.330      ;
; -2.799 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[17] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 3.330      ;
; -2.799 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[17] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 3.330      ;
; -2.799 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[17] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 3.330      ;
; -2.799 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[17] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 3.330      ;
; -2.799 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[17] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 3.330      ;
; -2.786 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[31] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 3.317      ;
; -2.786 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[31] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 3.317      ;
; -2.786 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[31] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 3.317      ;
; -2.786 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[31] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 3.317      ;
; -2.786 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[31] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 3.317      ;
; -2.786 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[31] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 3.317      ;
; -2.779 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[29] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 3.310      ;
; -2.779 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[29] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 3.310      ;
; -2.779 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[29] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 3.310      ;
; -2.779 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[29] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 3.310      ;
; -2.779 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[29] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 3.310      ;
; -2.779 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[29] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 3.310      ;
; -2.700 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[22] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.628      ;
; -2.700 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[19] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.628      ;
; -2.700 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[22] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.628      ;
; -2.700 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[19] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.628      ;
; -2.700 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[22] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.628      ;
; -2.700 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[19] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.628      ;
; -2.700 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[22] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.628      ;
; -2.700 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[19] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.628      ;
; -2.700 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[22] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.628      ;
; -2.700 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[19] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.628      ;
; -2.700 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[22] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.628      ;
; -2.700 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[19] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.628      ;
; -2.692 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[20] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.620      ;
; -2.692 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[20] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.620      ;
; -2.692 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[20] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.620      ;
; -2.692 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[20] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.620      ;
; -2.692 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[20] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.620      ;
; -2.692 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[20] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.620      ;
; -2.669 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[8]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.595      ;
; -2.669 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[8]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.595      ;
; -2.669 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[8]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.595      ;
; -2.669 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[8]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.595      ;
; -2.669 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[8]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.595      ;
; -2.669 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[8]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.595      ;
; -2.637 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[27] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.565      ;
; -2.637 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[27] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.565      ;
; -2.637 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[27] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.565      ;
; -2.637 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[27] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.565      ;
; -2.637 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[27] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.565      ;
; -2.637 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[27] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.565      ;
; -2.633 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[0]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.559      ;
; -2.633 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[0]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.559      ;
; -2.633 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[0]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.559      ;
; -2.633 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[0]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.559      ;
; -2.633 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[0]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.559      ;
; -2.633 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[0]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.559      ;
; -2.623 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[16] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 3.154      ;
; -2.623 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[16] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 3.154      ;
; -2.623 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[16] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 3.154      ;
; -2.623 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[16] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 3.154      ;
; -2.623 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[16] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 3.154      ;
; -2.623 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[16] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 3.154      ;
; -2.618 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[30] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.546      ;
; -2.618 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[30] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.546      ;
; -2.618 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[30] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.546      ;
; -2.618 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[30] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.546      ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                                                               ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                 ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.339 ; fase4:Fase4_instanciada|FreqDivider:Divisor|clkOut[0]     ; fase4:Fase4_instanciada|FreqDivider:Divisor|clkOut[0]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.087      ; 0.597      ;
; 0.490 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[27] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.129      ;
; 0.493 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[22] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.132      ;
; 0.493 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[9]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.132      ;
; 0.496 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[30] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[31] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.135      ;
; 0.504 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[22] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.143      ;
; 0.507 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[8]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.146      ;
; 0.514 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[14] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.153      ;
; 0.527 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[14] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.466      ; 1.164      ;
; 0.583 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[15] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.087      ; 0.841      ;
; 0.584 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[11] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.087      ; 0.842      ;
; 0.584 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[29] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.087      ; 0.842      ;
; 0.585 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[31] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[31] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.087      ; 0.843      ;
; 0.586 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[17] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.087      ; 0.844      ;
; 0.587 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[13] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.226      ;
; 0.588 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[25] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.087      ; 0.846      ;
; 0.588 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[21] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.227      ;
; 0.588 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[23] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.087      ; 0.846      ;
; 0.588 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[16] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.087      ; 0.846      ;
; 0.589 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[18] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.087      ; 0.847      ;
; 0.589 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[27] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.228      ;
; 0.589 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[10] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.087      ; 0.847      ;
; 0.590 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[26] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.087      ; 0.848      ;
; 0.590 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[28] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.087      ; 0.848      ;
; 0.590 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[24] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.087      ; 0.848      ;
; 0.592 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[9]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.231      ;
; 0.599 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[3]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.841      ;
; 0.599 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[13] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.841      ;
; 0.599 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[21] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.238      ;
; 0.600 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[5]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.842      ;
; 0.600 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[21] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.842      ;
; 0.600 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[19] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.842      ;
; 0.600 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[13] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.466      ; 1.237      ;
; 0.601 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[6]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.843      ;
; 0.601 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[27] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.843      ;
; 0.602 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[1]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.844      ;
; 0.602 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[22] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.844      ;
; 0.603 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[7]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.845      ;
; 0.603 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[9]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.845      ;
; 0.603 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[22] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.242      ;
; 0.603 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[7]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.242      ;
; 0.604 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[2]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.846      ;
; 0.605 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[8]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.847      ;
; 0.605 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[12] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.847      ;
; 0.605 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[20] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.847      ;
; 0.605 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[30] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.847      ;
; 0.606 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[12] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.245      ;
; 0.606 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[20] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.245      ;
; 0.606 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[8]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.245      ;
; 0.613 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[6]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.252      ;
; 0.614 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[22] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.253      ;
; 0.617 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[20] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.256      ;
; 0.619 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[12] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.466      ; 1.256      ;
; 0.623 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[14] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.865      ;
; 0.624 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[0]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.866      ;
; 0.624 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[4]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.866      ;
; 0.626 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[14] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.466      ; 1.263      ;
; 0.637 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[14] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.466      ; 1.274      ;
; 0.698 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[21] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.337      ;
; 0.698 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[19] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.337      ;
; 0.699 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[27] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[31] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.338      ;
; 0.699 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[13] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.466      ; 1.336      ;
; 0.702 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[7]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.341      ;
; 0.709 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[5]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.348      ;
; 0.709 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[21] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.348      ;
; 0.709 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[19] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.348      ;
; 0.710 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[13] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.466      ; 1.347      ;
; 0.712 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[6]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.351      ;
; 0.716 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[20] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.355      ;
; 0.718 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[12] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.466      ; 1.355      ;
; 0.724 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[22] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.363      ;
; 0.727 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[20] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.366      ;
; 0.729 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[12] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.466      ; 1.366      ;
; 0.746 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[4]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.385      ;
; 0.808 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[5]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.447      ;
; 0.808 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[19] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.447      ;
; 0.812 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[9]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.451      ;
; 0.818 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[3]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.457      ;
; 0.819 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[21] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.458      ;
; 0.819 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[19] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.458      ;
; 0.823 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[22] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.462      ;
; 0.825 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[9]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.466      ; 1.462      ;
; 0.826 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[8]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.465      ;
; 0.836 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[2]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.475      ;
; 0.837 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[20] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.476      ;
; 0.839 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[8]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.466      ; 1.476      ;
; 0.845 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[4]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.484      ;
; 0.871 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[15] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.085      ; 1.127      ;
; 0.873 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[17] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.087      ; 1.131      ;
; 0.875 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[23] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.087      ; 1.133      ;
; 0.875 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[25] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.087      ; 1.133      ;
; 0.876 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[16] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.087      ; 1.134      ;
; 0.877 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[10] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.087      ; 1.135      ;
; 0.878 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[28] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.087      ; 1.136      ;
; 0.878 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[24] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.087      ; 1.136      ;
; 0.885 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[13] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.127      ;
; 0.885 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[3]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.127      ;
; 0.886 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[5]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.128      ;
; 0.886 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[21] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.128      ;
; 0.886 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[19] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.128      ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; CLOCK_50 ; -1.036 ; -28.532        ;
+----------+--------+----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+----------+-------+----------------+
; Clock    ; Slack ; End Point TNS  ;
+----------+-------+----------------+
; CLOCK_50 ; 0.175 ; 0.000          ;
+----------+-------+----------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; CLOCK_50 ; -3.000 ; -38.336                      ;
+----------+--------+------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                                                               ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                 ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.036 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[18] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.780      ;
; -1.036 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[18] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.780      ;
; -1.036 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[18] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.780      ;
; -1.036 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[18] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.780      ;
; -1.036 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[18] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.780      ;
; -1.036 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[18] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.780      ;
; -1.022 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[21] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.969      ;
; -1.022 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[21] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.969      ;
; -1.022 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[21] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.969      ;
; -1.022 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[21] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.969      ;
; -1.022 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[21] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.969      ;
; -1.022 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[21] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.969      ;
; -1.001 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[31] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.745      ;
; -1.001 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[31] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.745      ;
; -1.001 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[31] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.745      ;
; -1.001 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[31] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.745      ;
; -1.001 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[31] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.745      ;
; -1.001 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[31] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.745      ;
; -0.995 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[25] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.739      ;
; -0.995 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[25] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.739      ;
; -0.995 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[25] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.739      ;
; -0.995 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[25] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.739      ;
; -0.995 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[25] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.739      ;
; -0.995 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[25] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.739      ;
; -0.993 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[17] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.737      ;
; -0.993 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[17] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.737      ;
; -0.993 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[17] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.737      ;
; -0.993 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[17] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.737      ;
; -0.993 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[17] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.737      ;
; -0.993 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[17] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.737      ;
; -0.989 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[29] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.733      ;
; -0.989 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[29] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.733      ;
; -0.989 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[29] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.733      ;
; -0.989 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[29] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.733      ;
; -0.989 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[29] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.733      ;
; -0.989 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[29] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.733      ;
; -0.980 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[26] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.724      ;
; -0.980 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[26] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.724      ;
; -0.980 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[26] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.724      ;
; -0.980 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[26] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.724      ;
; -0.980 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[26] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.724      ;
; -0.980 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[26] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.724      ;
; -0.970 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[6]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.914      ;
; -0.970 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[6]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.914      ;
; -0.970 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[6]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.914      ;
; -0.970 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[6]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.914      ;
; -0.970 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[6]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.914      ;
; -0.970 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[6]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.914      ;
; -0.958 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[20] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.905      ;
; -0.958 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[19] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.905      ;
; -0.958 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[20] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.905      ;
; -0.958 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[19] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.905      ;
; -0.958 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[20] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.905      ;
; -0.958 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[19] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.905      ;
; -0.958 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[20] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.905      ;
; -0.958 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[19] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.905      ;
; -0.958 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[20] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.905      ;
; -0.958 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[19] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.905      ;
; -0.958 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[20] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.905      ;
; -0.958 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[19] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.905      ;
; -0.950 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[9]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.894      ;
; -0.950 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[9]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.894      ;
; -0.950 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[9]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.894      ;
; -0.950 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[9]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.894      ;
; -0.950 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[9]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.894      ;
; -0.950 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[9]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.894      ;
; -0.943 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[22] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.890      ;
; -0.943 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[22] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.890      ;
; -0.943 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[22] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.890      ;
; -0.943 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[22] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.890      ;
; -0.943 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[22] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.890      ;
; -0.943 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[22] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.890      ;
; -0.933 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[23] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.677      ;
; -0.933 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[23] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.677      ;
; -0.933 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[23] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.677      ;
; -0.933 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[23] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.677      ;
; -0.933 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[23] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.677      ;
; -0.933 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[23] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.677      ;
; -0.931 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[30] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.878      ;
; -0.931 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[30] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.878      ;
; -0.931 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[30] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.878      ;
; -0.931 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[30] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.878      ;
; -0.931 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[30] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.878      ;
; -0.931 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[30] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.878      ;
; -0.909 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[0]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.853      ;
; -0.909 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[0]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.853      ;
; -0.909 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[0]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.853      ;
; -0.909 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[0]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.853      ;
; -0.909 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[0]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.853      ;
; -0.909 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[0]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.853      ;
; -0.898 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[27] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.845      ;
; -0.898 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[27] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.845      ;
; -0.898 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[27] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.845      ;
; -0.898 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[27] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.845      ;
; -0.898 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[27] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.845      ;
; -0.898 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[27] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.845      ;
; -0.894 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[3]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.838      ;
; -0.894 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[3]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.838      ;
; -0.894 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[3]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.838      ;
; -0.894 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[3]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.838      ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                                                               ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                 ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.175 ; fase4:Fase4_instanciada|FreqDivider:Divisor|clkOut[0]     ; fase4:Fase4_instanciada|FreqDivider:Divisor|clkOut[0]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.048      ; 0.307      ;
; 0.247 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[27] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.574      ;
; 0.248 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[9]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.575      ;
; 0.257 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[22] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.584      ;
; 0.258 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[30] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[31] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.585      ;
; 0.260 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[22] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.587      ;
; 0.260 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[8]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.587      ;
; 0.269 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[14] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.596      ;
; 0.275 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[14] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.240      ; 0.599      ;
; 0.290 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[15] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.423      ;
; 0.291 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[31] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[31] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.424      ;
; 0.292 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[11] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.425      ;
; 0.292 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[17] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.425      ;
; 0.292 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[29] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.425      ;
; 0.293 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[25] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.426      ;
; 0.293 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[23] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.426      ;
; 0.293 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[16] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.426      ;
; 0.294 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[18] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.427      ;
; 0.294 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[10] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.427      ;
; 0.294 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[24] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.427      ;
; 0.295 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[26] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.428      ;
; 0.295 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[28] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.428      ;
; 0.300 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[3]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.424      ;
; 0.300 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[5]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.424      ;
; 0.300 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[13] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.424      ;
; 0.301 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[1]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.425      ;
; 0.301 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[7]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.425      ;
; 0.301 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[6]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.425      ;
; 0.301 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[21] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.425      ;
; 0.301 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[19] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.425      ;
; 0.301 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[27] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.425      ;
; 0.302 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[2]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.426      ;
; 0.302 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[8]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.426      ;
; 0.302 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[9]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.426      ;
; 0.302 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[22] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.426      ;
; 0.303 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[12] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.427      ;
; 0.303 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[20] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.427      ;
; 0.303 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[30] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.427      ;
; 0.309 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[13] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.636      ;
; 0.310 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[21] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.637      ;
; 0.310 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[27] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.637      ;
; 0.311 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[9]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.638      ;
; 0.312 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[0]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.436      ;
; 0.313 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[21] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.640      ;
; 0.313 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[7]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.640      ;
; 0.314 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[4]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.438      ;
; 0.314 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[14] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.438      ;
; 0.315 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[13] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.240      ; 0.639      ;
; 0.323 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[22] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.650      ;
; 0.323 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[8]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.650      ;
; 0.324 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[12] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.651      ;
; 0.324 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[20] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.651      ;
; 0.325 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[6]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.652      ;
; 0.326 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[22] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.653      ;
; 0.327 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[20] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.654      ;
; 0.330 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[12] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.240      ; 0.654      ;
; 0.338 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[14] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.240      ; 0.662      ;
; 0.341 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[14] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.240      ; 0.665      ;
; 0.376 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[27] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[31] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.703      ;
; 0.376 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[21] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.703      ;
; 0.376 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[7]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.703      ;
; 0.376 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[19] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.703      ;
; 0.378 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[5]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.705      ;
; 0.378 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[13] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.240      ; 0.702      ;
; 0.379 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[21] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.706      ;
; 0.379 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[19] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.706      ;
; 0.381 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[13] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.240      ; 0.705      ;
; 0.388 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[6]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.715      ;
; 0.390 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[20] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.717      ;
; 0.392 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[22] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.719      ;
; 0.393 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[12] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.240      ; 0.717      ;
; 0.393 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[20] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.720      ;
; 0.396 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[12] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.240      ; 0.720      ;
; 0.404 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[4]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.731      ;
; 0.441 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[17] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.574      ;
; 0.441 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[5]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.768      ;
; 0.442 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[23] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.575      ;
; 0.442 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[15] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.046      ; 0.572      ;
; 0.442 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[25] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.575      ;
; 0.442 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[19] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.769      ;
; 0.443 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[9]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.770      ;
; 0.444 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[3]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.771      ;
; 0.445 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[21] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.772      ;
; 0.445 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[19] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.772      ;
; 0.449 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[5]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.573      ;
; 0.449 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[3]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.573      ;
; 0.449 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[13] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.573      ;
; 0.449 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[9]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.240      ; 0.773      ;
; 0.450 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[1]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.574      ;
; 0.450 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[7]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.574      ;
; 0.450 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[21] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.574      ;
; 0.450 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[19] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.574      ;
; 0.451 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[16] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.584      ;
; 0.452 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[10] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.585      ;
; 0.452 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[24] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.585      ;
; 0.453 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[28] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.586      ;
; 0.454 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[16] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.587      ;
; 0.455 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[22] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.782      ;
; 0.455 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[24] ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.588      ;
; 0.455 ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[8]  ; fase4:Fase4_instanciada|FreqDivider:Divisor|s_counter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.782      ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.235  ; 0.175 ; N/A      ; N/A     ; -3.000              ;
;  CLOCK_50        ; -3.235  ; 0.175 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -95.564 ; 0.0   ; 0.0      ; 0.0     ; -45.405             ;
;  CLOCK_50        ; -95.564 ; 0.000 ; N/A      ; N/A     ; -45.405             ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LEDR[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; SW[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLOCK_50                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HEX0[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HEX0[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; HEX0[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HEX0[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; HEX0[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; HEX0[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; HEX0[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; HEX0[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; HEX0[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 1643     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 1643     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 27    ; 27   ;
; Unconstrained Output Ports      ; 14    ; 14   ;
; Unconstrained Output Port Paths ; 35    ; 35   ;
+---------------------------------+-------+------+


+------------------------------------------+
; Clock Status Summary                     ;
+----------+----------+------+-------------+
; Target   ; Clock    ; Type ; Status      ;
+----------+----------+------+-------------+
; CLOCK_50 ; CLOCK_50 ; Base ; Constrained ;
+----------+----------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; SW[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; HEX0[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX0[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX0[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX0[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX0[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX0[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDG[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDG[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDG[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDG[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; SW[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; HEX0[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX0[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX0[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX0[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX0[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX0[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDG[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDG[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDG[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDG[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 22.1std.2 Build 922 07/20/2023 SC Lite Edition
    Info: Processing started: Tue Apr 16 11:50:38 2024
Info: Command: quartus_sta projeto -c projeto
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 10 of the 10 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'projeto.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.235
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.235             -95.564 CLOCK_50 
Info (332146): Worst-case hold slack is 0.386
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.386               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -45.405 CLOCK_50 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.905
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.905             -85.404 CLOCK_50 
Info (332146): Worst-case hold slack is 0.339
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.339               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -45.405 CLOCK_50 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.036
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.036             -28.532 CLOCK_50 
Info (332146): Worst-case hold slack is 0.175
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.175               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -38.336 CLOCK_50 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4904 megabytes
    Info: Processing ended: Tue Apr 16 11:50:39 2024
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00


