//--------------------------------------------------------------------
// Created by Microsemi SmartDesign Wed Apr 17 12:14:01 2024
// Parameters for CORESDR_AXI
//--------------------------------------------------------------------


parameter AUTO_PCH = 0;
parameter CL = 2;
parameter DELAY = 6800;
parameter FAMILY = 19;
parameter HDL_license = "U";
parameter MRD = 2;
parameter RAS = 2;
parameter RC = 8;
parameter RCD = 2;
parameter REF = 4096;
parameter REGDIMM = 0;
parameter RFC = 9;
parameter RP = 3;
parameter RRD = 2;
parameter SDRAM_BANKSTATMODULES = 4;
parameter SDRAM_CHIPBITS = 3;
parameter SDRAM_CHIPS = 8;
parameter SDRAM_COLBITS = 12;
parameter SDRAM_DQSIZE = 16;
parameter SDRAM_ROWBITS = 14;
parameter testbench = "User";
parameter WR = 2;
