---
marp: true
theme: jp-pptx
paginate: true
title: 半導体プロセス開発・量産・事業判断のケーススタディ
description: DRAM / LCD Driver / CD50-BoA に見る技術的成功と事業的敗北
---

# 半導体プロセス開発・量産・事業判断のケーススタディ  　
### 1997–2005  
#### ― 技術はなぜ事業を救えなかったのか ―

---

## 本発表の問い　

- 日本の半導体技術は本当に「弱かった」のか？
- なぜ現場では正しい技術判断をしても勝てなかったのか
- 技術・量産・事業はどこで分岐したのか

---

# Part 1  
## DRAM導入で何を獲得したのか

---

## 背景（1997年）

- Windows 95 / Pentium 時代
- メモリ需要の急拡大
- 8インチ・0.35µm世代への移行圧力

**DRAMは事業目的ではなく手段だった**

---

## 技術移管の成功（0.5µm）

- 三菱熊本Fabからの完全移管
- 高初期歩留まり
- 新規Fabとしての信頼確立

---

## 最初の破綻（0.35µm）

- パターン崩壊
- 原因：洗浄フロー差異
- 硫酸過水省略という「二次因子」

---

## 教訓①

> プロセス移管は  
> **洗浄を含めて完全に鏡写しでなければならない**

---

## 0.25µm世代とSCF

- KrFリソ導入
- SCF（Short Cycle Feedback）
- 初期歩留まり 65%

**量産立ち上げ能力の獲得**

---

## DRAMの本当の成果

- 不良解析力
- 工程選択が物性を支配するという理解
- 量産インフラ

**→ 後工程・他事業へ転用可能な資産**

---

# Part 2  
## LCDドライバで何が起きたか

---

## aTFT化と要求変化

- モノクロ → カラー
- 情報量：数十倍
- 1Mbit級オンチップSRAM必須

---

## プロセス選択の分岐

- 0.35µm：容量・電力限界
- 0.18µm STI：HV信頼性懸念
- **0.25µm LOCOS + TiSi₂ 継続**

---

## 顕在化した問題

- 1Mbit SRAM
- ランダム単ビット不良
- 設計起因ではない

---

## TiSi₂ 相転移問題

- C49（高抵抗）→ C54（低抵抗）
- Halo B が相転移を阻害
- 局所高抵抗スポット

---

## 対策の二段構え

- 暫定：Sidewall Etch Under
- 恒久：RTA条件最適化
- 不良消失・量産成立

---

## この章の意味

- 材料 × 設計 × プロセスの一致
- **事業を技術で守り切った例**

---

# Part 3  
## それでも、なぜ負けたのか

---

## 環境変化

- Samsung参入
- 圧倒的量産スケール
- 価格が主戦場に

---

## CD50プロジェクト

- Cost Down 50%
- 0.18µm化
- 実装改革（BoA）

---

## 0.18µm STI HV の破綻

- STI端部シンニング
- 30V HV PMOSで致命的リーク
- 微細化断念

---

## BoA（Bump on Active）

- Pad領域削減
- ダイサイズ縮小
- 技術的には成功

---

## BoAの成立条件

- 大規模TEG
- 応力 × 電気特性評価
- 設計マニュアルへの反映

---

## それでも勝てなかった理由

- 量産スケール差
- 投資余力
- 0.13µm以降へ進めなかった構造

---

# 結論

---

## 技術と事業の乖離

- 技術的判断：正しい
- 現場対応：適切
- 事業結果：敗北

---

## 教訓

- 技術だけでは勝てない
- しかし **技術がなければ戦えない**
- 量産・コスト・スケールは別の軸

---

## 最後に

> DRAMは消えた  
> LCDドライバも消えた  
>  
> しかし  
> **現場で獲得された技術思想は、今も生きている**

---

## END
