TimeQuest Timing Analyzer report for mp0
Tue Sep  5 16:30:45 2017
Quartus II 32-bit Version 13.1.4 Build 182 03/12/2014 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1100mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1100mV 85C Model Setup Summary
  9. Slow 1100mV 85C Model Hold Summary
 10. Slow 1100mV 85C Model Recovery Summary
 11. Slow 1100mV 85C Model Removal Summary
 12. Slow 1100mV 85C Model Minimum Pulse Width Summary
 13. Setup Times
 14. Hold Times
 15. Clock to Output Times
 16. Minimum Clock to Output Times
 17. Slow 1100mV 85C Model Metastability Report
 18. Slow 1100mV 0C Model Fmax Summary
 19. Slow 1100mV 0C Model Setup Summary
 20. Slow 1100mV 0C Model Hold Summary
 21. Slow 1100mV 0C Model Recovery Summary
 22. Slow 1100mV 0C Model Removal Summary
 23. Slow 1100mV 0C Model Minimum Pulse Width Summary
 24. Setup Times
 25. Hold Times
 26. Clock to Output Times
 27. Minimum Clock to Output Times
 28. Slow 1100mV 0C Model Metastability Report
 29. Fast 1100mV 0C Model Setup Summary
 30. Fast 1100mV 0C Model Hold Summary
 31. Fast 1100mV 0C Model Recovery Summary
 32. Fast 1100mV 0C Model Removal Summary
 33. Fast 1100mV 0C Model Minimum Pulse Width Summary
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Fast 1100mV 0C Model Metastability Report
 39. Multicorner Timing Analysis Summary
 40. Setup Times
 41. Hold Times
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Board Trace Model Assignments
 45. Input Transition Times
 46. Slow Corner Signal Integrity Metrics
 47. Fast Corner Signal Integrity Metrics
 48. Setup Transfers
 49. Hold Transfers
 50. Report TCCS
 51. Report RSKM
 52. Unconstrained Paths
 53. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.1.4 Build 182 03/12/2014 SJ Full Version ;
; Revision Name      ; mp0                                                 ;
; Device Family      ; Stratix III                                         ;
; Device Name        ; EP3SE50F780C2                                       ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; mp0.out.sdc   ; OK     ; Tue Sep  5 16:30:42 2017 ;
+---------------+--------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                         ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 10.000 ; 100.0 MHz ; 0.000 ; 5.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1100mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 134.72 MHz ; 134.72 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1100mV 85C Model Setup Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; clk   ; 2.577 ; 0.000               ;
+-------+-------+---------------------+


+------------------------------------+
; Slow 1100mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.301 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1100mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1100mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1100mV 85C Model Minimum Pulse Width Summary ;
+-------+-------+-----------------------------------+
; Clock ; Slack ; End Point TNS                     ;
+-------+-------+-----------------------------------+
; clk   ; 4.376 ; 0.000                             ;
+-------+-------+-----------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clk        ; 3.545 ; 3.308 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; 3.545 ; 3.308 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; 2.764 ; 2.646 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; 3.143 ; 3.017 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; 2.965 ; 2.801 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; 2.888 ; 2.753 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; 3.515 ; 3.306 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; 3.056 ; 2.895 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; 2.844 ; 2.713 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; 2.766 ; 2.596 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; 2.734 ; 2.585 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; 2.856 ; 2.705 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; 3.078 ; 2.911 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; 2.897 ; 2.717 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; 3.021 ; 2.879 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; 2.852 ; 2.730 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; 3.303 ; 3.138 ; Rise       ; clk             ;
; mem_resp       ; clk        ; 3.351 ; 3.116 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clk        ; -2.218 ; -2.061 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; -2.973 ; -2.716 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; -2.227 ; -2.083 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; -2.590 ; -2.438 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; -2.418 ; -2.230 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; -2.345 ; -2.185 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; -2.963 ; -2.748 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; -2.528 ; -2.359 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; -2.326 ; -2.186 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; -2.249 ; -2.071 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; -2.218 ; -2.061 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; -2.316 ; -2.141 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; -2.549 ; -2.374 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; -2.373 ; -2.187 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; -2.472 ; -2.305 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; -2.312 ; -2.165 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; -2.762 ; -2.588 ; Rise       ; clk             ;
; mem_resp       ; clk        ; -2.662 ; -2.447 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]   ; clk        ; 6.860 ; 6.757 ; Rise       ; clk             ;
;  mem_address[0]  ; clk        ; 6.319 ; 6.254 ; Rise       ; clk             ;
;  mem_address[1]  ; clk        ; 6.003 ; 5.952 ; Rise       ; clk             ;
;  mem_address[2]  ; clk        ; 6.613 ; 6.551 ; Rise       ; clk             ;
;  mem_address[3]  ; clk        ; 6.036 ; 5.985 ; Rise       ; clk             ;
;  mem_address[4]  ; clk        ; 6.043 ; 5.988 ; Rise       ; clk             ;
;  mem_address[5]  ; clk        ; 6.038 ; 5.994 ; Rise       ; clk             ;
;  mem_address[6]  ; clk        ; 6.014 ; 5.973 ; Rise       ; clk             ;
;  mem_address[7]  ; clk        ; 6.313 ; 6.255 ; Rise       ; clk             ;
;  mem_address[8]  ; clk        ; 6.361 ; 6.284 ; Rise       ; clk             ;
;  mem_address[9]  ; clk        ; 6.056 ; 5.991 ; Rise       ; clk             ;
;  mem_address[10] ; clk        ; 6.860 ; 6.757 ; Rise       ; clk             ;
;  mem_address[11] ; clk        ; 6.388 ; 6.286 ; Rise       ; clk             ;
;  mem_address[12] ; clk        ; 6.296 ; 6.230 ; Rise       ; clk             ;
;  mem_address[13] ; clk        ; 6.082 ; 6.035 ; Rise       ; clk             ;
;  mem_address[14] ; clk        ; 6.012 ; 5.965 ; Rise       ; clk             ;
;  mem_address[15] ; clk        ; 6.295 ; 6.228 ; Rise       ; clk             ;
; mem_read         ; clk        ; 6.413 ; 6.439 ; Rise       ; clk             ;
; mem_wdata[*]     ; clk        ; 7.403 ; 7.241 ; Rise       ; clk             ;
;  mem_wdata[0]    ; clk        ; 7.403 ; 7.241 ; Rise       ; clk             ;
;  mem_wdata[1]    ; clk        ; 6.027 ; 5.991 ; Rise       ; clk             ;
;  mem_wdata[2]    ; clk        ; 6.008 ; 5.986 ; Rise       ; clk             ;
;  mem_wdata[3]    ; clk        ; 6.914 ; 6.836 ; Rise       ; clk             ;
;  mem_wdata[4]    ; clk        ; 6.029 ; 5.980 ; Rise       ; clk             ;
;  mem_wdata[5]    ; clk        ; 6.390 ; 6.326 ; Rise       ; clk             ;
;  mem_wdata[6]    ; clk        ; 6.267 ; 6.192 ; Rise       ; clk             ;
;  mem_wdata[7]    ; clk        ; 6.071 ; 6.022 ; Rise       ; clk             ;
;  mem_wdata[8]    ; clk        ; 6.666 ; 6.585 ; Rise       ; clk             ;
;  mem_wdata[9]    ; clk        ; 6.005 ; 5.992 ; Rise       ; clk             ;
;  mem_wdata[10]   ; clk        ; 6.105 ; 6.064 ; Rise       ; clk             ;
;  mem_wdata[11]   ; clk        ; 6.669 ; 6.558 ; Rise       ; clk             ;
;  mem_wdata[12]   ; clk        ; 6.767 ; 6.698 ; Rise       ; clk             ;
;  mem_wdata[13]   ; clk        ; 6.530 ; 6.479 ; Rise       ; clk             ;
;  mem_wdata[14]   ; clk        ; 6.051 ; 6.002 ; Rise       ; clk             ;
;  mem_wdata[15]   ; clk        ; 6.012 ; 5.970 ; Rise       ; clk             ;
; mem_write        ; clk        ; 6.061 ; 6.017 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]   ; clk        ; 5.702 ; 5.651 ; Rise       ; clk             ;
;  mem_address[0]  ; clk        ; 6.003 ; 5.938 ; Rise       ; clk             ;
;  mem_address[1]  ; clk        ; 5.702 ; 5.651 ; Rise       ; clk             ;
;  mem_address[2]  ; clk        ; 6.302 ; 6.240 ; Rise       ; clk             ;
;  mem_address[3]  ; clk        ; 5.735 ; 5.684 ; Rise       ; clk             ;
;  mem_address[4]  ; clk        ; 5.741 ; 5.685 ; Rise       ; clk             ;
;  mem_address[5]  ; clk        ; 5.736 ; 5.693 ; Rise       ; clk             ;
;  mem_address[6]  ; clk        ; 5.714 ; 5.672 ; Rise       ; clk             ;
;  mem_address[7]  ; clk        ; 5.999 ; 5.941 ; Rise       ; clk             ;
;  mem_address[8]  ; clk        ; 6.061 ; 5.985 ; Rise       ; clk             ;
;  mem_address[9]  ; clk        ; 5.754 ; 5.689 ; Rise       ; clk             ;
;  mem_address[10] ; clk        ; 6.536 ; 6.435 ; Rise       ; clk             ;
;  mem_address[11] ; clk        ; 6.070 ; 5.970 ; Rise       ; clk             ;
;  mem_address[12] ; clk        ; 5.983 ; 5.917 ; Rise       ; clk             ;
;  mem_address[13] ; clk        ; 5.778 ; 5.731 ; Rise       ; clk             ;
;  mem_address[14] ; clk        ; 5.712 ; 5.664 ; Rise       ; clk             ;
;  mem_address[15] ; clk        ; 5.980 ; 5.914 ; Rise       ; clk             ;
; mem_read         ; clk        ; 5.928 ; 5.949 ; Rise       ; clk             ;
; mem_wdata[*]     ; clk        ; 5.703 ; 5.668 ; Rise       ; clk             ;
;  mem_wdata[0]    ; clk        ; 7.053 ; 6.897 ; Rise       ; clk             ;
;  mem_wdata[1]    ; clk        ; 5.721 ; 5.689 ; Rise       ; clk             ;
;  mem_wdata[2]    ; clk        ; 5.703 ; 5.680 ; Rise       ; clk             ;
;  mem_wdata[3]    ; clk        ; 6.588 ; 6.510 ; Rise       ; clk             ;
;  mem_wdata[4]    ; clk        ; 5.726 ; 5.677 ; Rise       ; clk             ;
;  mem_wdata[5]    ; clk        ; 6.071 ; 6.007 ; Rise       ; clk             ;
;  mem_wdata[6]    ; clk        ; 5.974 ; 5.900 ; Rise       ; clk             ;
;  mem_wdata[7]    ; clk        ; 5.767 ; 5.717 ; Rise       ; clk             ;
;  mem_wdata[8]    ; clk        ; 6.333 ; 6.253 ; Rise       ; clk             ;
;  mem_wdata[9]    ; clk        ; 5.725 ; 5.712 ; Rise       ; clk             ;
;  mem_wdata[10]   ; clk        ; 5.802 ; 5.759 ; Rise       ; clk             ;
;  mem_wdata[11]   ; clk        ; 6.335 ; 6.227 ; Rise       ; clk             ;
;  mem_wdata[12]   ; clk        ; 6.448 ; 6.380 ; Rise       ; clk             ;
;  mem_wdata[13]   ; clk        ; 6.222 ; 6.171 ; Rise       ; clk             ;
;  mem_wdata[14]   ; clk        ; 5.747 ; 5.698 ; Rise       ; clk             ;
;  mem_wdata[15]   ; clk        ; 5.711 ; 5.668 ; Rise       ; clk             ;
; mem_write        ; clk        ; 5.758 ; 5.713 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1100mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1100mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 142.11 MHz ; 142.11 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1100mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 2.963 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Slow 1100mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.278 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1100mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1100mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1100mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 4.376 ; 0.000                            ;
+-------+-------+----------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clk        ; 3.294 ; 3.091 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; 3.294 ; 3.091 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; 2.559 ; 2.448 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; 2.915 ; 2.816 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; 2.749 ; 2.608 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; 2.672 ; 2.543 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; 3.271 ; 3.066 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; 2.857 ; 2.703 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; 2.654 ; 2.549 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; 2.578 ; 2.429 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; 2.543 ; 2.398 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; 2.642 ; 2.511 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; 2.878 ; 2.736 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; 2.699 ; 2.540 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; 2.799 ; 2.661 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; 2.641 ; 2.516 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; 3.087 ; 2.926 ; Rise       ; clk             ;
; mem_resp       ; clk        ; 3.144 ; 2.926 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clk        ; -2.101 ; -1.950 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; -2.803 ; -2.578 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; -2.101 ; -1.963 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; -2.443 ; -2.316 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; -2.281 ; -2.114 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; -2.209 ; -2.053 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; -2.799 ; -2.587 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; -2.408 ; -2.244 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; -2.215 ; -2.098 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; -2.138 ; -1.979 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; -2.104 ; -1.950 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; -2.181 ; -2.024 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; -2.427 ; -2.276 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; -2.252 ; -2.083 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; -2.329 ; -2.165 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; -2.180 ; -2.029 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; -2.623 ; -2.453 ; Rise       ; clk             ;
; mem_resp       ; clk        ; -2.535 ; -2.342 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]   ; clk        ; 6.508 ; 6.426 ; Rise       ; clk             ;
;  mem_address[0]  ; clk        ; 5.968 ; 5.893 ; Rise       ; clk             ;
;  mem_address[1]  ; clk        ; 5.670 ; 5.615 ; Rise       ; clk             ;
;  mem_address[2]  ; clk        ; 6.260 ; 6.217 ; Rise       ; clk             ;
;  mem_address[3]  ; clk        ; 5.703 ; 5.651 ; Rise       ; clk             ;
;  mem_address[4]  ; clk        ; 5.708 ; 5.657 ; Rise       ; clk             ;
;  mem_address[5]  ; clk        ; 5.701 ; 5.645 ; Rise       ; clk             ;
;  mem_address[6]  ; clk        ; 5.678 ; 5.636 ; Rise       ; clk             ;
;  mem_address[7]  ; clk        ; 5.964 ; 5.893 ; Rise       ; clk             ;
;  mem_address[8]  ; clk        ; 6.018 ; 5.970 ; Rise       ; clk             ;
;  mem_address[9]  ; clk        ; 5.722 ; 5.637 ; Rise       ; clk             ;
;  mem_address[10] ; clk        ; 6.508 ; 6.426 ; Rise       ; clk             ;
;  mem_address[11] ; clk        ; 6.036 ; 5.946 ; Rise       ; clk             ;
;  mem_address[12] ; clk        ; 5.941 ; 5.873 ; Rise       ; clk             ;
;  mem_address[13] ; clk        ; 5.746 ; 5.703 ; Rise       ; clk             ;
;  mem_address[14] ; clk        ; 5.677 ; 5.640 ; Rise       ; clk             ;
;  mem_address[15] ; clk        ; 5.932 ; 5.886 ; Rise       ; clk             ;
; mem_read         ; clk        ; 6.010 ; 6.060 ; Rise       ; clk             ;
; mem_wdata[*]     ; clk        ; 7.017 ; 6.887 ; Rise       ; clk             ;
;  mem_wdata[0]    ; clk        ; 7.017 ; 6.887 ; Rise       ; clk             ;
;  mem_wdata[1]    ; clk        ; 5.675 ; 5.652 ; Rise       ; clk             ;
;  mem_wdata[2]    ; clk        ; 5.660 ; 5.621 ; Rise       ; clk             ;
;  mem_wdata[3]    ; clk        ; 6.537 ; 6.487 ; Rise       ; clk             ;
;  mem_wdata[4]    ; clk        ; 5.688 ; 5.647 ; Rise       ; clk             ;
;  mem_wdata[5]    ; clk        ; 6.025 ; 5.973 ; Rise       ; clk             ;
;  mem_wdata[6]    ; clk        ; 5.905 ; 5.825 ; Rise       ; clk             ;
;  mem_wdata[7]    ; clk        ; 5.730 ; 5.677 ; Rise       ; clk             ;
;  mem_wdata[8]    ; clk        ; 6.307 ; 6.223 ; Rise       ; clk             ;
;  mem_wdata[9]    ; clk        ; 5.664 ; 5.632 ; Rise       ; clk             ;
;  mem_wdata[10]   ; clk        ; 5.770 ; 5.706 ; Rise       ; clk             ;
;  mem_wdata[11]   ; clk        ; 6.283 ; 6.180 ; Rise       ; clk             ;
;  mem_wdata[12]   ; clk        ; 6.418 ; 6.358 ; Rise       ; clk             ;
;  mem_wdata[13]   ; clk        ; 6.197 ; 6.155 ; Rise       ; clk             ;
;  mem_wdata[14]   ; clk        ; 5.714 ; 5.659 ; Rise       ; clk             ;
;  mem_wdata[15]   ; clk        ; 5.672 ; 5.637 ; Rise       ; clk             ;
; mem_write        ; clk        ; 5.724 ; 5.663 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]   ; clk        ; 5.395 ; 5.343 ; Rise       ; clk             ;
;  mem_address[0]  ; clk        ; 5.680 ; 5.607 ; Rise       ; clk             ;
;  mem_address[1]  ; clk        ; 5.395 ; 5.343 ; Rise       ; clk             ;
;  mem_address[2]  ; clk        ; 5.976 ; 5.935 ; Rise       ; clk             ;
;  mem_address[3]  ; clk        ; 5.428 ; 5.379 ; Rise       ; clk             ;
;  mem_address[4]  ; clk        ; 5.432 ; 5.383 ; Rise       ; clk             ;
;  mem_address[5]  ; clk        ; 5.428 ; 5.375 ; Rise       ; clk             ;
;  mem_address[6]  ; clk        ; 5.405 ; 5.364 ; Rise       ; clk             ;
;  mem_address[7]  ; clk        ; 5.677 ; 5.609 ; Rise       ; clk             ;
;  mem_address[8]  ; clk        ; 5.745 ; 5.700 ; Rise       ; clk             ;
;  mem_address[9]  ; clk        ; 5.446 ; 5.365 ; Rise       ; clk             ;
;  mem_address[10] ; clk        ; 6.210 ; 6.133 ; Rise       ; clk             ;
;  mem_address[11] ; clk        ; 5.746 ; 5.660 ; Rise       ; clk             ;
;  mem_address[12] ; clk        ; 5.655 ; 5.590 ; Rise       ; clk             ;
;  mem_address[13] ; clk        ; 5.468 ; 5.428 ; Rise       ; clk             ;
;  mem_address[14] ; clk        ; 5.403 ; 5.367 ; Rise       ; clk             ;
;  mem_address[15] ; clk        ; 5.645 ; 5.601 ; Rise       ; clk             ;
; mem_read         ; clk        ; 5.566 ; 5.616 ; Rise       ; clk             ;
; mem_wdata[*]     ; clk        ; 5.385 ; 5.349 ; Rise       ; clk             ;
;  mem_wdata[0]    ; clk        ; 6.695 ; 6.572 ; Rise       ; clk             ;
;  mem_wdata[1]    ; clk        ; 5.402 ; 5.381 ; Rise       ; clk             ;
;  mem_wdata[2]    ; clk        ; 5.385 ; 5.349 ; Rise       ; clk             ;
;  mem_wdata[3]    ; clk        ; 6.239 ; 6.192 ; Rise       ; clk             ;
;  mem_wdata[4]    ; clk        ; 5.411 ; 5.373 ; Rise       ; clk             ;
;  mem_wdata[5]    ; clk        ; 5.734 ; 5.684 ; Rise       ; clk             ;
;  mem_wdata[6]    ; clk        ; 5.640 ; 5.564 ; Rise       ; clk             ;
;  mem_wdata[7]    ; clk        ; 5.454 ; 5.403 ; Rise       ; clk             ;
;  mem_wdata[8]    ; clk        ; 6.003 ; 5.923 ; Rise       ; clk             ;
;  mem_wdata[9]    ; clk        ; 5.414 ; 5.385 ; Rise       ; clk             ;
;  mem_wdata[10]   ; clk        ; 5.492 ; 5.431 ; Rise       ; clk             ;
;  mem_wdata[11]   ; clk        ; 5.979 ; 5.881 ; Rise       ; clk             ;
;  mem_wdata[12]   ; clk        ; 6.125 ; 6.068 ; Rise       ; clk             ;
;  mem_wdata[13]   ; clk        ; 5.914 ; 5.875 ; Rise       ; clk             ;
;  mem_wdata[14]   ; clk        ; 5.437 ; 5.383 ; Rise       ; clk             ;
;  mem_wdata[15]   ; clk        ; 5.396 ; 5.364 ; Rise       ; clk             ;
; mem_write        ; clk        ; 5.447 ; 5.389 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1100mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1100mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 4.694 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Fast 1100mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.180 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1100mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1100mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1100mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 4.655 ; 0.000                            ;
+-------+-------+----------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clk        ; 2.290 ; 2.269 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; 2.290 ; 2.262 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; 1.718 ; 1.729 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; 2.008 ; 2.023 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; 1.872 ; 1.871 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; 1.811 ; 1.810 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; 2.290 ; 2.269 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; 2.013 ; 1.999 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; 1.867 ; 1.868 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; 1.791 ; 1.779 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; 1.763 ; 1.760 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; 1.786 ; 1.782 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; 2.032 ; 2.020 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; 1.860 ; 1.849 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; 1.888 ; 1.890 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; 1.785 ; 1.795 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; 2.187 ; 2.181 ; Rise       ; clk             ;
; mem_resp       ; clk        ; 2.172 ; 2.173 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clk        ; -1.410 ; -1.407 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; -1.956 ; -1.916 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; -1.410 ; -1.407 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; -1.688 ; -1.689 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; -1.556 ; -1.542 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; -1.499 ; -1.484 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; -1.971 ; -1.949 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; -1.707 ; -1.693 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; -1.569 ; -1.568 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; -1.493 ; -1.479 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; -1.466 ; -1.461 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; -1.476 ; -1.458 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; -1.725 ; -1.713 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; -1.558 ; -1.546 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; -1.571 ; -1.560 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; -1.475 ; -1.470 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; -1.871 ; -1.864 ; Rise       ; clk             ;
; mem_resp       ; clk        ; -1.790 ; -1.793 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]   ; clk        ; 4.931 ; 4.893 ; Rise       ; clk             ;
;  mem_address[0]  ; clk        ; 4.368 ; 4.401 ; Rise       ; clk             ;
;  mem_address[1]  ; clk        ; 4.165 ; 4.160 ; Rise       ; clk             ;
;  mem_address[2]  ; clk        ; 4.645 ; 4.691 ; Rise       ; clk             ;
;  mem_address[3]  ; clk        ; 4.156 ; 4.157 ; Rise       ; clk             ;
;  mem_address[4]  ; clk        ; 4.198 ; 4.188 ; Rise       ; clk             ;
;  mem_address[5]  ; clk        ; 4.148 ; 4.151 ; Rise       ; clk             ;
;  mem_address[6]  ; clk        ; 4.156 ; 4.153 ; Rise       ; clk             ;
;  mem_address[7]  ; clk        ; 4.364 ; 4.390 ; Rise       ; clk             ;
;  mem_address[8]  ; clk        ; 4.466 ; 4.487 ; Rise       ; clk             ;
;  mem_address[9]  ; clk        ; 4.160 ; 4.174 ; Rise       ; clk             ;
;  mem_address[10] ; clk        ; 4.931 ; 4.893 ; Rise       ; clk             ;
;  mem_address[11] ; clk        ; 4.408 ; 4.416 ; Rise       ; clk             ;
;  mem_address[12] ; clk        ; 4.344 ; 4.358 ; Rise       ; clk             ;
;  mem_address[13] ; clk        ; 4.190 ; 4.203 ; Rise       ; clk             ;
;  mem_address[14] ; clk        ; 4.190 ; 4.179 ; Rise       ; clk             ;
;  mem_address[15] ; clk        ; 4.387 ; 4.392 ; Rise       ; clk             ;
; mem_read         ; clk        ; 4.380 ; 4.390 ; Rise       ; clk             ;
; mem_wdata[*]     ; clk        ; 5.230 ; 5.286 ; Rise       ; clk             ;
;  mem_wdata[0]    ; clk        ; 5.230 ; 5.286 ; Rise       ; clk             ;
;  mem_wdata[1]    ; clk        ; 4.145 ; 4.123 ; Rise       ; clk             ;
;  mem_wdata[2]    ; clk        ; 4.149 ; 4.148 ; Rise       ; clk             ;
;  mem_wdata[3]    ; clk        ; 4.855 ; 4.893 ; Rise       ; clk             ;
;  mem_wdata[4]    ; clk        ; 4.167 ; 4.163 ; Rise       ; clk             ;
;  mem_wdata[5]    ; clk        ; 4.430 ; 4.448 ; Rise       ; clk             ;
;  mem_wdata[6]    ; clk        ; 4.357 ; 4.365 ; Rise       ; clk             ;
;  mem_wdata[7]    ; clk        ; 4.219 ; 4.226 ; Rise       ; clk             ;
;  mem_wdata[8]    ; clk        ; 4.670 ; 4.690 ; Rise       ; clk             ;
;  mem_wdata[9]    ; clk        ; 4.156 ; 4.164 ; Rise       ; clk             ;
;  mem_wdata[10]   ; clk        ; 4.219 ; 4.238 ; Rise       ; clk             ;
;  mem_wdata[11]   ; clk        ; 4.647 ; 4.652 ; Rise       ; clk             ;
;  mem_wdata[12]   ; clk        ; 4.739 ; 4.798 ; Rise       ; clk             ;
;  mem_wdata[13]   ; clk        ; 4.587 ; 4.644 ; Rise       ; clk             ;
;  mem_wdata[14]   ; clk        ; 4.203 ; 4.204 ; Rise       ; clk             ;
;  mem_wdata[15]   ; clk        ; 4.180 ; 4.185 ; Rise       ; clk             ;
; mem_write        ; clk        ; 4.215 ; 4.213 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]   ; clk        ; 3.941 ; 3.945 ; Rise       ; clk             ;
;  mem_address[0]  ; clk        ; 4.149 ; 4.180 ; Rise       ; clk             ;
;  mem_address[1]  ; clk        ; 3.957 ; 3.951 ; Rise       ; clk             ;
;  mem_address[2]  ; clk        ; 4.431 ; 4.473 ; Rise       ; clk             ;
;  mem_address[3]  ; clk        ; 3.948 ; 3.949 ; Rise       ; clk             ;
;  mem_address[4]  ; clk        ; 3.990 ; 3.979 ; Rise       ; clk             ;
;  mem_address[5]  ; clk        ; 3.941 ; 3.945 ; Rise       ; clk             ;
;  mem_address[6]  ; clk        ; 3.948 ; 3.945 ; Rise       ; clk             ;
;  mem_address[7]  ; clk        ; 4.147 ; 4.171 ; Rise       ; clk             ;
;  mem_address[8]  ; clk        ; 4.259 ; 4.278 ; Rise       ; clk             ;
;  mem_address[9]  ; clk        ; 3.953 ; 3.965 ; Rise       ; clk             ;
;  mem_address[10] ; clk        ; 4.703 ; 4.666 ; Rise       ; clk             ;
;  mem_address[11] ; clk        ; 4.189 ; 4.196 ; Rise       ; clk             ;
;  mem_address[12] ; clk        ; 4.128 ; 4.141 ; Rise       ; clk             ;
;  mem_address[13] ; clk        ; 3.982 ; 3.993 ; Rise       ; clk             ;
;  mem_address[14] ; clk        ; 3.982 ; 3.970 ; Rise       ; clk             ;
;  mem_address[15] ; clk        ; 4.169 ; 4.173 ; Rise       ; clk             ;
; mem_read         ; clk        ; 4.071 ; 4.092 ; Rise       ; clk             ;
; mem_wdata[*]     ; clk        ; 3.938 ; 3.918 ; Rise       ; clk             ;
;  mem_wdata[0]    ; clk        ; 4.989 ; 5.040 ; Rise       ; clk             ;
;  mem_wdata[1]    ; clk        ; 3.938 ; 3.918 ; Rise       ; clk             ;
;  mem_wdata[2]    ; clk        ; 3.941 ; 3.941 ; Rise       ; clk             ;
;  mem_wdata[3]    ; clk        ; 4.631 ; 4.666 ; Rise       ; clk             ;
;  mem_wdata[4]    ; clk        ; 3.959 ; 3.954 ; Rise       ; clk             ;
;  mem_wdata[5]    ; clk        ; 4.209 ; 4.225 ; Rise       ; clk             ;
;  mem_wdata[6]    ; clk        ; 4.158 ; 4.164 ; Rise       ; clk             ;
;  mem_wdata[7]    ; clk        ; 4.010 ; 4.015 ; Rise       ; clk             ;
;  mem_wdata[8]    ; clk        ; 4.440 ; 4.458 ; Rise       ; clk             ;
;  mem_wdata[9]    ; clk        ; 3.969 ; 3.977 ; Rise       ; clk             ;
;  mem_wdata[10]   ; clk        ; 4.009 ; 4.027 ; Rise       ; clk             ;
;  mem_wdata[11]   ; clk        ; 4.417 ; 4.421 ; Rise       ; clk             ;
;  mem_wdata[12]   ; clk        ; 4.520 ; 4.575 ; Rise       ; clk             ;
;  mem_wdata[13]   ; clk        ; 4.375 ; 4.428 ; Rise       ; clk             ;
;  mem_wdata[14]   ; clk        ; 3.993 ; 3.993 ; Rise       ; clk             ;
;  mem_wdata[15]   ; clk        ; 3.972 ; 3.975 ; Rise       ; clk             ;
; mem_write        ; clk        ; 4.005 ; 4.002 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1100mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+-------+----------+---------+---------------------+
; Clock            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack ; 2.577 ; 0.180 ; N/A      ; N/A     ; 4.376               ;
;  clk             ; 2.577 ; 0.180 ; N/A      ; N/A     ; 4.376               ;
; Design-wide TNS  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk             ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+-------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clk        ; 3.545 ; 3.308 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; 3.545 ; 3.308 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; 2.764 ; 2.646 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; 3.143 ; 3.017 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; 2.965 ; 2.801 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; 2.888 ; 2.753 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; 3.515 ; 3.306 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; 3.056 ; 2.895 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; 2.844 ; 2.713 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; 2.766 ; 2.596 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; 2.734 ; 2.585 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; 2.856 ; 2.705 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; 3.078 ; 2.911 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; 2.897 ; 2.717 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; 3.021 ; 2.879 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; 2.852 ; 2.730 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; 3.303 ; 3.138 ; Rise       ; clk             ;
; mem_resp       ; clk        ; 3.351 ; 3.116 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clk        ; -1.410 ; -1.407 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; -1.956 ; -1.916 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; -1.410 ; -1.407 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; -1.688 ; -1.689 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; -1.556 ; -1.542 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; -1.499 ; -1.484 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; -1.971 ; -1.949 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; -1.707 ; -1.693 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; -1.569 ; -1.568 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; -1.493 ; -1.479 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; -1.466 ; -1.461 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; -1.476 ; -1.458 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; -1.725 ; -1.713 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; -1.558 ; -1.546 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; -1.571 ; -1.560 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; -1.475 ; -1.470 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; -1.871 ; -1.864 ; Rise       ; clk             ;
; mem_resp       ; clk        ; -1.790 ; -1.793 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]   ; clk        ; 6.860 ; 6.757 ; Rise       ; clk             ;
;  mem_address[0]  ; clk        ; 6.319 ; 6.254 ; Rise       ; clk             ;
;  mem_address[1]  ; clk        ; 6.003 ; 5.952 ; Rise       ; clk             ;
;  mem_address[2]  ; clk        ; 6.613 ; 6.551 ; Rise       ; clk             ;
;  mem_address[3]  ; clk        ; 6.036 ; 5.985 ; Rise       ; clk             ;
;  mem_address[4]  ; clk        ; 6.043 ; 5.988 ; Rise       ; clk             ;
;  mem_address[5]  ; clk        ; 6.038 ; 5.994 ; Rise       ; clk             ;
;  mem_address[6]  ; clk        ; 6.014 ; 5.973 ; Rise       ; clk             ;
;  mem_address[7]  ; clk        ; 6.313 ; 6.255 ; Rise       ; clk             ;
;  mem_address[8]  ; clk        ; 6.361 ; 6.284 ; Rise       ; clk             ;
;  mem_address[9]  ; clk        ; 6.056 ; 5.991 ; Rise       ; clk             ;
;  mem_address[10] ; clk        ; 6.860 ; 6.757 ; Rise       ; clk             ;
;  mem_address[11] ; clk        ; 6.388 ; 6.286 ; Rise       ; clk             ;
;  mem_address[12] ; clk        ; 6.296 ; 6.230 ; Rise       ; clk             ;
;  mem_address[13] ; clk        ; 6.082 ; 6.035 ; Rise       ; clk             ;
;  mem_address[14] ; clk        ; 6.012 ; 5.965 ; Rise       ; clk             ;
;  mem_address[15] ; clk        ; 6.295 ; 6.228 ; Rise       ; clk             ;
; mem_read         ; clk        ; 6.413 ; 6.439 ; Rise       ; clk             ;
; mem_wdata[*]     ; clk        ; 7.403 ; 7.241 ; Rise       ; clk             ;
;  mem_wdata[0]    ; clk        ; 7.403 ; 7.241 ; Rise       ; clk             ;
;  mem_wdata[1]    ; clk        ; 6.027 ; 5.991 ; Rise       ; clk             ;
;  mem_wdata[2]    ; clk        ; 6.008 ; 5.986 ; Rise       ; clk             ;
;  mem_wdata[3]    ; clk        ; 6.914 ; 6.836 ; Rise       ; clk             ;
;  mem_wdata[4]    ; clk        ; 6.029 ; 5.980 ; Rise       ; clk             ;
;  mem_wdata[5]    ; clk        ; 6.390 ; 6.326 ; Rise       ; clk             ;
;  mem_wdata[6]    ; clk        ; 6.267 ; 6.192 ; Rise       ; clk             ;
;  mem_wdata[7]    ; clk        ; 6.071 ; 6.022 ; Rise       ; clk             ;
;  mem_wdata[8]    ; clk        ; 6.666 ; 6.585 ; Rise       ; clk             ;
;  mem_wdata[9]    ; clk        ; 6.005 ; 5.992 ; Rise       ; clk             ;
;  mem_wdata[10]   ; clk        ; 6.105 ; 6.064 ; Rise       ; clk             ;
;  mem_wdata[11]   ; clk        ; 6.669 ; 6.558 ; Rise       ; clk             ;
;  mem_wdata[12]   ; clk        ; 6.767 ; 6.698 ; Rise       ; clk             ;
;  mem_wdata[13]   ; clk        ; 6.530 ; 6.479 ; Rise       ; clk             ;
;  mem_wdata[14]   ; clk        ; 6.051 ; 6.002 ; Rise       ; clk             ;
;  mem_wdata[15]   ; clk        ; 6.012 ; 5.970 ; Rise       ; clk             ;
; mem_write        ; clk        ; 6.061 ; 6.017 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]   ; clk        ; 3.941 ; 3.945 ; Rise       ; clk             ;
;  mem_address[0]  ; clk        ; 4.149 ; 4.180 ; Rise       ; clk             ;
;  mem_address[1]  ; clk        ; 3.957 ; 3.951 ; Rise       ; clk             ;
;  mem_address[2]  ; clk        ; 4.431 ; 4.473 ; Rise       ; clk             ;
;  mem_address[3]  ; clk        ; 3.948 ; 3.949 ; Rise       ; clk             ;
;  mem_address[4]  ; clk        ; 3.990 ; 3.979 ; Rise       ; clk             ;
;  mem_address[5]  ; clk        ; 3.941 ; 3.945 ; Rise       ; clk             ;
;  mem_address[6]  ; clk        ; 3.948 ; 3.945 ; Rise       ; clk             ;
;  mem_address[7]  ; clk        ; 4.147 ; 4.171 ; Rise       ; clk             ;
;  mem_address[8]  ; clk        ; 4.259 ; 4.278 ; Rise       ; clk             ;
;  mem_address[9]  ; clk        ; 3.953 ; 3.965 ; Rise       ; clk             ;
;  mem_address[10] ; clk        ; 4.703 ; 4.666 ; Rise       ; clk             ;
;  mem_address[11] ; clk        ; 4.189 ; 4.196 ; Rise       ; clk             ;
;  mem_address[12] ; clk        ; 4.128 ; 4.141 ; Rise       ; clk             ;
;  mem_address[13] ; clk        ; 3.982 ; 3.993 ; Rise       ; clk             ;
;  mem_address[14] ; clk        ; 3.982 ; 3.970 ; Rise       ; clk             ;
;  mem_address[15] ; clk        ; 4.169 ; 4.173 ; Rise       ; clk             ;
; mem_read         ; clk        ; 4.071 ; 4.092 ; Rise       ; clk             ;
; mem_wdata[*]     ; clk        ; 3.938 ; 3.918 ; Rise       ; clk             ;
;  mem_wdata[0]    ; clk        ; 4.989 ; 5.040 ; Rise       ; clk             ;
;  mem_wdata[1]    ; clk        ; 3.938 ; 3.918 ; Rise       ; clk             ;
;  mem_wdata[2]    ; clk        ; 3.941 ; 3.941 ; Rise       ; clk             ;
;  mem_wdata[3]    ; clk        ; 4.631 ; 4.666 ; Rise       ; clk             ;
;  mem_wdata[4]    ; clk        ; 3.959 ; 3.954 ; Rise       ; clk             ;
;  mem_wdata[5]    ; clk        ; 4.209 ; 4.225 ; Rise       ; clk             ;
;  mem_wdata[6]    ; clk        ; 4.158 ; 4.164 ; Rise       ; clk             ;
;  mem_wdata[7]    ; clk        ; 4.010 ; 4.015 ; Rise       ; clk             ;
;  mem_wdata[8]    ; clk        ; 4.440 ; 4.458 ; Rise       ; clk             ;
;  mem_wdata[9]    ; clk        ; 3.969 ; 3.977 ; Rise       ; clk             ;
;  mem_wdata[10]   ; clk        ; 4.009 ; 4.027 ; Rise       ; clk             ;
;  mem_wdata[11]   ; clk        ; 4.417 ; 4.421 ; Rise       ; clk             ;
;  mem_wdata[12]   ; clk        ; 4.520 ; 4.575 ; Rise       ; clk             ;
;  mem_wdata[13]   ; clk        ; 4.375 ; 4.428 ; Rise       ; clk             ;
;  mem_wdata[14]   ; clk        ; 3.993 ; 3.993 ; Rise       ; clk             ;
;  mem_wdata[15]   ; clk        ; 3.972 ; 3.975 ; Rise       ; clk             ;
; mem_write        ; clk        ; 4.005 ; 4.002 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin                ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; mem_read           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_write          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_byte_enable[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_byte_enable[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[8]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[9]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[10]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[11]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[12]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[13]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[14]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[15]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[10]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[11]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[12]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[13]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[14]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[15]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------------+
; Input Transition Times                                            ;
+----------------+--------------+-----------------+-----------------+
; Pin            ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------------+--------------+-----------------+-----------------+
; mem_resp       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[0]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[1]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[2]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[3]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[4]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[5]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[6]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[7]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[8]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[9]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[10]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[11]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[12]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[13]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[14]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[15]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~ ; 1.8 V        ; 1440 ps         ; 1440 ps         ;
+----------------+--------------+-----------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; mem_read           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_write          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_byte_enable[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_byte_enable[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; mem_read           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_write          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_byte_enable[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_byte_enable[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 73227    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 73227    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 0     ; 0    ;
; Unconstrained Output Port Paths ; 0     ; 0    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.1.4 Build 182 03/12/2014 SJ Full Version
    Info: Processing started: Tue Sep  5 16:30:41 2017
Info: Command: quartus_sta mp0 -c mp0
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Core supply voltage is 1.1V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'mp0.out.sdc'
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1100mV 85C Model
Info (332146): Worst-case setup slack is 2.577
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.577               0.000 clk 
Info (332146): Worst-case hold slack is 0.301
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.301               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.376
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.376               0.000 clk 
Info: Analyzing Slow 1100mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332146): Worst-case setup slack is 2.963
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.963               0.000 clk 
Info (332146): Worst-case hold slack is 0.278
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.278               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.376
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.376               0.000 clk 
Info: Analyzing Fast 1100mV 0C Model
Info (332146): Worst-case setup slack is 4.694
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.694               0.000 clk 
Info (332146): Worst-case hold slack is 0.180
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.180               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.655
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.655               0.000 clk 
Info (332101): Design is fully constrained for setup requirements
Info (332101): Design is fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 497 megabytes
    Info: Processing ended: Tue Sep  5 16:30:45 2017
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:02


