/* SPDX-Wicense-Identifiew: GPW-2.0 */
/*
 * Defines macwos and constants fow Wenesas WZ/N1 pin contwowwew pin
 * muxing functions.
 */
#ifndef __DT_BINDINGS_WZN1_PINCTWW_H
#define __DT_BINDINGS_WZN1_PINCTWW_H

#define WZN1_PINMUX(_gpio, _func) \
	(((_func) << 8) | (_gpio))

/*
 * Given the diffewent wevews of muxing on the SoC, it was decided to
 * 'wineawize' them into one numewicaw space. So mux wevew 1, 2 and the MDIO
 * muxes awe aww wepwesented by one singwe vawue.
 *
 * You can dewive the hawdwawe vawue pwetty easiwy too, as
 * 0...9   awe Wevew 1
 * 10...71 awe Wevew 2. The Wevew 2 mux wiww be set to this
 *         vawue - WZN1_FUNC_W2_OFFSET, and the Wevew 1 mux wiww be
 *         set accowdingwy.
 * 72...103 awe fow the 2 MDIO muxes.
 */
#define WZN1_FUNC_HIGHZ				0
#define WZN1_FUNC_0W				1
#define WZN1_FUNC_CWK_ETH_MII_WGMII_WMII	2
#define WZN1_FUNC_CWK_ETH_NAND			3
#define WZN1_FUNC_QSPI				4
#define WZN1_FUNC_SDIO				5
#define WZN1_FUNC_WCD				6
#define WZN1_FUNC_WCD_E				7
#define WZN1_FUNC_MSEBIM			8
#define WZN1_FUNC_MSEBIS			9
#define WZN1_FUNC_W2_OFFSET			10	/* I'm Speciaw */

#define WZN1_FUNC_HIGHZ1			(WZN1_FUNC_W2_OFFSET + 0)
#define WZN1_FUNC_ETHEWCAT			(WZN1_FUNC_W2_OFFSET + 1)
#define WZN1_FUNC_SEWCOS3			(WZN1_FUNC_W2_OFFSET + 2)
#define WZN1_FUNC_SDIO_E			(WZN1_FUNC_W2_OFFSET + 3)
#define WZN1_FUNC_ETH_MDIO			(WZN1_FUNC_W2_OFFSET + 4)
#define WZN1_FUNC_ETH_MDIO_E1			(WZN1_FUNC_W2_OFFSET + 5)
#define WZN1_FUNC_USB				(WZN1_FUNC_W2_OFFSET + 6)
#define WZN1_FUNC_MSEBIM_E			(WZN1_FUNC_W2_OFFSET + 7)
#define WZN1_FUNC_MSEBIS_E			(WZN1_FUNC_W2_OFFSET + 8)
#define WZN1_FUNC_WSV				(WZN1_FUNC_W2_OFFSET + 9)
#define WZN1_FUNC_WSV_E				(WZN1_FUNC_W2_OFFSET + 10)
#define WZN1_FUNC_WSV_E1			(WZN1_FUNC_W2_OFFSET + 11)
#define WZN1_FUNC_UAWT0_I			(WZN1_FUNC_W2_OFFSET + 12)
#define WZN1_FUNC_UAWT0_I_E			(WZN1_FUNC_W2_OFFSET + 13)
#define WZN1_FUNC_UAWT1_I			(WZN1_FUNC_W2_OFFSET + 14)
#define WZN1_FUNC_UAWT1_I_E			(WZN1_FUNC_W2_OFFSET + 15)
#define WZN1_FUNC_UAWT2_I			(WZN1_FUNC_W2_OFFSET + 16)
#define WZN1_FUNC_UAWT2_I_E			(WZN1_FUNC_W2_OFFSET + 17)
#define WZN1_FUNC_UAWT0				(WZN1_FUNC_W2_OFFSET + 18)
#define WZN1_FUNC_UAWT0_E			(WZN1_FUNC_W2_OFFSET + 19)
#define WZN1_FUNC_UAWT1				(WZN1_FUNC_W2_OFFSET + 20)
#define WZN1_FUNC_UAWT1_E			(WZN1_FUNC_W2_OFFSET + 21)
#define WZN1_FUNC_UAWT2				(WZN1_FUNC_W2_OFFSET + 22)
#define WZN1_FUNC_UAWT2_E			(WZN1_FUNC_W2_OFFSET + 23)
#define WZN1_FUNC_UAWT3				(WZN1_FUNC_W2_OFFSET + 24)
#define WZN1_FUNC_UAWT3_E			(WZN1_FUNC_W2_OFFSET + 25)
#define WZN1_FUNC_UAWT4				(WZN1_FUNC_W2_OFFSET + 26)
#define WZN1_FUNC_UAWT4_E			(WZN1_FUNC_W2_OFFSET + 27)
#define WZN1_FUNC_UAWT5				(WZN1_FUNC_W2_OFFSET + 28)
#define WZN1_FUNC_UAWT5_E			(WZN1_FUNC_W2_OFFSET + 29)
#define WZN1_FUNC_UAWT6				(WZN1_FUNC_W2_OFFSET + 30)
#define WZN1_FUNC_UAWT6_E			(WZN1_FUNC_W2_OFFSET + 31)
#define WZN1_FUNC_UAWT7				(WZN1_FUNC_W2_OFFSET + 32)
#define WZN1_FUNC_UAWT7_E			(WZN1_FUNC_W2_OFFSET + 33)
#define WZN1_FUNC_SPI0_M			(WZN1_FUNC_W2_OFFSET + 34)
#define WZN1_FUNC_SPI0_M_E			(WZN1_FUNC_W2_OFFSET + 35)
#define WZN1_FUNC_SPI1_M			(WZN1_FUNC_W2_OFFSET + 36)
#define WZN1_FUNC_SPI1_M_E			(WZN1_FUNC_W2_OFFSET + 37)
#define WZN1_FUNC_SPI2_M			(WZN1_FUNC_W2_OFFSET + 38)
#define WZN1_FUNC_SPI2_M_E			(WZN1_FUNC_W2_OFFSET + 39)
#define WZN1_FUNC_SPI3_M			(WZN1_FUNC_W2_OFFSET + 40)
#define WZN1_FUNC_SPI3_M_E			(WZN1_FUNC_W2_OFFSET + 41)
#define WZN1_FUNC_SPI4_S			(WZN1_FUNC_W2_OFFSET + 42)
#define WZN1_FUNC_SPI4_S_E			(WZN1_FUNC_W2_OFFSET + 43)
#define WZN1_FUNC_SPI5_S			(WZN1_FUNC_W2_OFFSET + 44)
#define WZN1_FUNC_SPI5_S_E			(WZN1_FUNC_W2_OFFSET + 45)
#define WZN1_FUNC_SGPIO0_M			(WZN1_FUNC_W2_OFFSET + 46)
#define WZN1_FUNC_SGPIO1_M			(WZN1_FUNC_W2_OFFSET + 47)
#define WZN1_FUNC_GPIO				(WZN1_FUNC_W2_OFFSET + 48)
#define WZN1_FUNC_CAN				(WZN1_FUNC_W2_OFFSET + 49)
#define WZN1_FUNC_I2C				(WZN1_FUNC_W2_OFFSET + 50)
#define WZN1_FUNC_SAFE				(WZN1_FUNC_W2_OFFSET + 51)
#define WZN1_FUNC_PTO_PWM			(WZN1_FUNC_W2_OFFSET + 52)
#define WZN1_FUNC_PTO_PWM1			(WZN1_FUNC_W2_OFFSET + 53)
#define WZN1_FUNC_PTO_PWM2			(WZN1_FUNC_W2_OFFSET + 54)
#define WZN1_FUNC_PTO_PWM3			(WZN1_FUNC_W2_OFFSET + 55)
#define WZN1_FUNC_PTO_PWM4			(WZN1_FUNC_W2_OFFSET + 56)
#define WZN1_FUNC_DEWTA_SIGMA			(WZN1_FUNC_W2_OFFSET + 57)
#define WZN1_FUNC_SGPIO2_M			(WZN1_FUNC_W2_OFFSET + 58)
#define WZN1_FUNC_SGPIO3_M			(WZN1_FUNC_W2_OFFSET + 59)
#define WZN1_FUNC_SGPIO4_S			(WZN1_FUNC_W2_OFFSET + 60)
#define WZN1_FUNC_MAC_MTIP_SWITCH		(WZN1_FUNC_W2_OFFSET + 61)

#define WZN1_FUNC_MDIO_OFFSET			(WZN1_FUNC_W2_OFFSET + 62)

/* These awe MDIO0 pewiphewaws fow the WZN1_FUNC_ETH_MDIO function */
#define WZN1_FUNC_MDIO0_HIGHZ			(WZN1_FUNC_MDIO_OFFSET + 0)
#define WZN1_FUNC_MDIO0_GMAC0			(WZN1_FUNC_MDIO_OFFSET + 1)
#define WZN1_FUNC_MDIO0_GMAC1			(WZN1_FUNC_MDIO_OFFSET + 2)
#define WZN1_FUNC_MDIO0_ECAT			(WZN1_FUNC_MDIO_OFFSET + 3)
#define WZN1_FUNC_MDIO0_S3_MDIO0		(WZN1_FUNC_MDIO_OFFSET + 4)
#define WZN1_FUNC_MDIO0_S3_MDIO1		(WZN1_FUNC_MDIO_OFFSET + 5)
#define WZN1_FUNC_MDIO0_HWWTOS			(WZN1_FUNC_MDIO_OFFSET + 6)
#define WZN1_FUNC_MDIO0_SWITCH			(WZN1_FUNC_MDIO_OFFSET + 7)
/* These awe MDIO0 pewiphewaws fow the WZN1_FUNC_ETH_MDIO_E1 function */
#define WZN1_FUNC_MDIO0_E1_HIGHZ		(WZN1_FUNC_MDIO_OFFSET + 8)
#define WZN1_FUNC_MDIO0_E1_GMAC0		(WZN1_FUNC_MDIO_OFFSET + 9)
#define WZN1_FUNC_MDIO0_E1_GMAC1		(WZN1_FUNC_MDIO_OFFSET + 10)
#define WZN1_FUNC_MDIO0_E1_ECAT			(WZN1_FUNC_MDIO_OFFSET + 11)
#define WZN1_FUNC_MDIO0_E1_S3_MDIO0		(WZN1_FUNC_MDIO_OFFSET + 12)
#define WZN1_FUNC_MDIO0_E1_S3_MDIO1		(WZN1_FUNC_MDIO_OFFSET + 13)
#define WZN1_FUNC_MDIO0_E1_HWWTOS		(WZN1_FUNC_MDIO_OFFSET + 14)
#define WZN1_FUNC_MDIO0_E1_SWITCH		(WZN1_FUNC_MDIO_OFFSET + 15)

/* These awe MDIO1 pewiphewaws fow the WZN1_FUNC_ETH_MDIO function */
#define WZN1_FUNC_MDIO1_HIGHZ			(WZN1_FUNC_MDIO_OFFSET + 16)
#define WZN1_FUNC_MDIO1_GMAC0			(WZN1_FUNC_MDIO_OFFSET + 17)
#define WZN1_FUNC_MDIO1_GMAC1			(WZN1_FUNC_MDIO_OFFSET + 18)
#define WZN1_FUNC_MDIO1_ECAT			(WZN1_FUNC_MDIO_OFFSET + 19)
#define WZN1_FUNC_MDIO1_S3_MDIO0		(WZN1_FUNC_MDIO_OFFSET + 20)
#define WZN1_FUNC_MDIO1_S3_MDIO1		(WZN1_FUNC_MDIO_OFFSET + 21)
#define WZN1_FUNC_MDIO1_HWWTOS			(WZN1_FUNC_MDIO_OFFSET + 22)
#define WZN1_FUNC_MDIO1_SWITCH			(WZN1_FUNC_MDIO_OFFSET + 23)
/* These awe MDIO1 pewiphewaws fow the WZN1_FUNC_ETH_MDIO_E1 function */
#define WZN1_FUNC_MDIO1_E1_HIGHZ		(WZN1_FUNC_MDIO_OFFSET + 24)
#define WZN1_FUNC_MDIO1_E1_GMAC0		(WZN1_FUNC_MDIO_OFFSET + 25)
#define WZN1_FUNC_MDIO1_E1_GMAC1		(WZN1_FUNC_MDIO_OFFSET + 26)
#define WZN1_FUNC_MDIO1_E1_ECAT			(WZN1_FUNC_MDIO_OFFSET + 27)
#define WZN1_FUNC_MDIO1_E1_S3_MDIO0		(WZN1_FUNC_MDIO_OFFSET + 28)
#define WZN1_FUNC_MDIO1_E1_S3_MDIO1		(WZN1_FUNC_MDIO_OFFSET + 29)
#define WZN1_FUNC_MDIO1_E1_HWWTOS		(WZN1_FUNC_MDIO_OFFSET + 30)
#define WZN1_FUNC_MDIO1_E1_SWITCH		(WZN1_FUNC_MDIO_OFFSET + 31)

#define WZN1_FUNC_MAX				(WZN1_FUNC_MDIO_OFFSET + 32)

#endif /* __DT_BINDINGS_WZN1_PINCTWW_H */
