TimeQuest Timing Analyzer report for TL
Tue Oct 18 15:51:34 2022
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Hold: 'clk'
 13. Slow Model Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'clk'
 24. Fast Model Hold: 'clk'
 25. Fast Model Minimum Pulse Width: 'clk'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; TL                                                                ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 288.02 MHz ; 288.02 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -2.472 ; -25.773       ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.391 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -16.380               ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                  ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.472 ; Counter12bit:counter|count_next[7]  ; Counter12bit:counter|count_next[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.508      ;
; -2.439 ; Counter12bit:counter|count_next[5]  ; Counter12bit:counter|count_next[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.475      ;
; -2.434 ; Counter12bit:counter|count_next[2]  ; Counter12bit:counter|count_next[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.470      ;
; -2.397 ; Counter12bit:counter|count_next[3]  ; Counter12bit:counter|count_next[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.433      ;
; -2.392 ; Counter12bit:counter|count_next[6]  ; Counter12bit:counter|count_next[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.428      ;
; -2.364 ; Counter12bit:counter|count_next[9]  ; Counter12bit:counter|count_next[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.400      ;
; -2.334 ; Counter12bit:counter|count_next[4]  ; Counter12bit:counter|count_next[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.370      ;
; -2.327 ; Counter12bit:counter|count_next[10] ; Counter12bit:counter|count_next[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.363      ;
; -2.304 ; Counter12bit:counter|count_next[1]  ; Counter12bit:counter|count_next[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.340      ;
; -2.228 ; Counter12bit:counter|count_next[11] ; Counter12bit:counter|count_next[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.264      ;
; -2.177 ; Counter12bit:counter|count_next[0]  ; Counter12bit:counter|count_next[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.213      ;
; -2.102 ; Counter12bit:counter|count_next[8]  ; Counter12bit:counter|count_next[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.138      ;
; -2.030 ; Counter12bit:counter|count_next[7]  ; Counter12bit:counter|count_next[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.066      ;
; -2.029 ; Counter12bit:counter|count_next[7]  ; Counter12bit:counter|count_next[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.065      ;
; -1.997 ; Counter12bit:counter|count_next[5]  ; Counter12bit:counter|count_next[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.033      ;
; -1.996 ; Counter12bit:counter|count_next[5]  ; Counter12bit:counter|count_next[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.032      ;
; -1.992 ; Counter12bit:counter|count_next[2]  ; Counter12bit:counter|count_next[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.028      ;
; -1.991 ; Counter12bit:counter|count_next[2]  ; Counter12bit:counter|count_next[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.027      ;
; -1.955 ; Counter12bit:counter|count_next[3]  ; Counter12bit:counter|count_next[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.991      ;
; -1.954 ; Counter12bit:counter|count_next[3]  ; Counter12bit:counter|count_next[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.990      ;
; -1.950 ; Counter12bit:counter|count_next[6]  ; Counter12bit:counter|count_next[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.986      ;
; -1.949 ; Counter12bit:counter|count_next[6]  ; Counter12bit:counter|count_next[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.985      ;
; -1.922 ; Counter12bit:counter|count_next[9]  ; Counter12bit:counter|count_next[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.958      ;
; -1.921 ; Counter12bit:counter|count_next[9]  ; Counter12bit:counter|count_next[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.957      ;
; -1.905 ; Counter12bit:counter|count_next[12] ; Counter12bit:counter|count_next[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.941      ;
; -1.892 ; Counter12bit:counter|count_next[4]  ; Counter12bit:counter|count_next[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.928      ;
; -1.891 ; Counter12bit:counter|count_next[4]  ; Counter12bit:counter|count_next[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.927      ;
; -1.885 ; Counter12bit:counter|count_next[10] ; Counter12bit:counter|count_next[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.921      ;
; -1.884 ; Counter12bit:counter|count_next[10] ; Counter12bit:counter|count_next[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.920      ;
; -1.862 ; Counter12bit:counter|count_next[1]  ; Counter12bit:counter|count_next[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.898      ;
; -1.861 ; Counter12bit:counter|count_next[1]  ; Counter12bit:counter|count_next[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.897      ;
; -1.786 ; Counter12bit:counter|count_next[11] ; Counter12bit:counter|count_next[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.822      ;
; -1.785 ; Counter12bit:counter|count_next[11] ; Counter12bit:counter|count_next[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.821      ;
; -1.735 ; Counter12bit:counter|count_next[0]  ; Counter12bit:counter|count_next[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.771      ;
; -1.734 ; Counter12bit:counter|count_next[0]  ; Counter12bit:counter|count_next[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.770      ;
; -1.660 ; Counter12bit:counter|count_next[8]  ; Counter12bit:counter|count_next[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.696      ;
; -1.659 ; Counter12bit:counter|count_next[8]  ; Counter12bit:counter|count_next[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.695      ;
; -1.631 ; Counter12bit:counter|count_next[7]  ; FSM:FSM|next_state[0]               ; clk          ; clk         ; 1.000        ; -0.002     ; 2.665      ;
; -1.631 ; Counter12bit:counter|count_next[7]  ; FSM:FSM|next_state[1]               ; clk          ; clk         ; 1.000        ; -0.002     ; 2.665      ;
; -1.598 ; Counter12bit:counter|count_next[7]  ; Counter12bit:counter|count_next[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.634      ;
; -1.598 ; Counter12bit:counter|count_next[7]  ; Counter12bit:counter|count_next[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.634      ;
; -1.598 ; Counter12bit:counter|count_next[7]  ; Counter12bit:counter|count_next[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.634      ;
; -1.598 ; Counter12bit:counter|count_next[7]  ; Counter12bit:counter|count_next[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.634      ;
; -1.598 ; Counter12bit:counter|count_next[7]  ; Counter12bit:counter|count_next[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.634      ;
; -1.598 ; Counter12bit:counter|count_next[7]  ; Counter12bit:counter|count_next[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.634      ;
; -1.598 ; Counter12bit:counter|count_next[7]  ; Counter12bit:counter|count_next[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.634      ;
; -1.598 ; Counter12bit:counter|count_next[7]  ; Counter12bit:counter|count_next[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.634      ;
; -1.598 ; Counter12bit:counter|count_next[7]  ; Counter12bit:counter|count_next[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.634      ;
; -1.598 ; Counter12bit:counter|count_next[7]  ; Counter12bit:counter|count_next[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.634      ;
; -1.598 ; Counter12bit:counter|count_next[5]  ; FSM:FSM|next_state[0]               ; clk          ; clk         ; 1.000        ; -0.002     ; 2.632      ;
; -1.598 ; Counter12bit:counter|count_next[5]  ; FSM:FSM|next_state[1]               ; clk          ; clk         ; 1.000        ; -0.002     ; 2.632      ;
; -1.593 ; Counter12bit:counter|count_next[2]  ; FSM:FSM|next_state[0]               ; clk          ; clk         ; 1.000        ; -0.002     ; 2.627      ;
; -1.593 ; Counter12bit:counter|count_next[2]  ; FSM:FSM|next_state[1]               ; clk          ; clk         ; 1.000        ; -0.002     ; 2.627      ;
; -1.565 ; Counter12bit:counter|count_next[5]  ; Counter12bit:counter|count_next[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.601      ;
; -1.565 ; Counter12bit:counter|count_next[5]  ; Counter12bit:counter|count_next[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.601      ;
; -1.565 ; Counter12bit:counter|count_next[5]  ; Counter12bit:counter|count_next[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.601      ;
; -1.565 ; Counter12bit:counter|count_next[5]  ; Counter12bit:counter|count_next[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.601      ;
; -1.565 ; Counter12bit:counter|count_next[5]  ; Counter12bit:counter|count_next[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.601      ;
; -1.565 ; Counter12bit:counter|count_next[5]  ; Counter12bit:counter|count_next[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.601      ;
; -1.565 ; Counter12bit:counter|count_next[5]  ; Counter12bit:counter|count_next[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.601      ;
; -1.565 ; Counter12bit:counter|count_next[5]  ; Counter12bit:counter|count_next[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.601      ;
; -1.565 ; Counter12bit:counter|count_next[5]  ; Counter12bit:counter|count_next[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.601      ;
; -1.565 ; Counter12bit:counter|count_next[5]  ; Counter12bit:counter|count_next[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.601      ;
; -1.560 ; Counter12bit:counter|count_next[2]  ; Counter12bit:counter|count_next[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.596      ;
; -1.560 ; Counter12bit:counter|count_next[2]  ; Counter12bit:counter|count_next[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.596      ;
; -1.560 ; Counter12bit:counter|count_next[2]  ; Counter12bit:counter|count_next[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.596      ;
; -1.560 ; Counter12bit:counter|count_next[2]  ; Counter12bit:counter|count_next[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.596      ;
; -1.560 ; Counter12bit:counter|count_next[2]  ; Counter12bit:counter|count_next[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.596      ;
; -1.560 ; Counter12bit:counter|count_next[2]  ; Counter12bit:counter|count_next[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.596      ;
; -1.560 ; Counter12bit:counter|count_next[2]  ; Counter12bit:counter|count_next[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.596      ;
; -1.560 ; Counter12bit:counter|count_next[2]  ; Counter12bit:counter|count_next[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.596      ;
; -1.560 ; Counter12bit:counter|count_next[2]  ; Counter12bit:counter|count_next[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.596      ;
; -1.560 ; Counter12bit:counter|count_next[2]  ; Counter12bit:counter|count_next[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.596      ;
; -1.556 ; Counter12bit:counter|count_next[3]  ; FSM:FSM|next_state[0]               ; clk          ; clk         ; 1.000        ; -0.002     ; 2.590      ;
; -1.556 ; Counter12bit:counter|count_next[3]  ; FSM:FSM|next_state[1]               ; clk          ; clk         ; 1.000        ; -0.002     ; 2.590      ;
; -1.551 ; Counter12bit:counter|count_next[6]  ; FSM:FSM|next_state[0]               ; clk          ; clk         ; 1.000        ; -0.002     ; 2.585      ;
; -1.551 ; Counter12bit:counter|count_next[6]  ; FSM:FSM|next_state[1]               ; clk          ; clk         ; 1.000        ; -0.002     ; 2.585      ;
; -1.523 ; Counter12bit:counter|count_next[9]  ; FSM:FSM|next_state[0]               ; clk          ; clk         ; 1.000        ; -0.002     ; 2.557      ;
; -1.523 ; Counter12bit:counter|count_next[9]  ; FSM:FSM|next_state[1]               ; clk          ; clk         ; 1.000        ; -0.002     ; 2.557      ;
; -1.523 ; Counter12bit:counter|count_next[3]  ; Counter12bit:counter|count_next[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.559      ;
; -1.523 ; Counter12bit:counter|count_next[3]  ; Counter12bit:counter|count_next[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.559      ;
; -1.523 ; Counter12bit:counter|count_next[3]  ; Counter12bit:counter|count_next[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.559      ;
; -1.523 ; Counter12bit:counter|count_next[3]  ; Counter12bit:counter|count_next[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.559      ;
; -1.523 ; Counter12bit:counter|count_next[3]  ; Counter12bit:counter|count_next[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.559      ;
; -1.523 ; Counter12bit:counter|count_next[3]  ; Counter12bit:counter|count_next[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.559      ;
; -1.523 ; Counter12bit:counter|count_next[3]  ; Counter12bit:counter|count_next[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.559      ;
; -1.523 ; Counter12bit:counter|count_next[3]  ; Counter12bit:counter|count_next[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.559      ;
; -1.523 ; Counter12bit:counter|count_next[3]  ; Counter12bit:counter|count_next[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.559      ;
; -1.523 ; Counter12bit:counter|count_next[3]  ; Counter12bit:counter|count_next[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.559      ;
; -1.518 ; Counter12bit:counter|count_next[6]  ; Counter12bit:counter|count_next[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.554      ;
; -1.518 ; Counter12bit:counter|count_next[6]  ; Counter12bit:counter|count_next[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.554      ;
; -1.518 ; Counter12bit:counter|count_next[6]  ; Counter12bit:counter|count_next[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.554      ;
; -1.518 ; Counter12bit:counter|count_next[6]  ; Counter12bit:counter|count_next[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.554      ;
; -1.518 ; Counter12bit:counter|count_next[6]  ; Counter12bit:counter|count_next[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.554      ;
; -1.518 ; Counter12bit:counter|count_next[6]  ; Counter12bit:counter|count_next[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.554      ;
; -1.518 ; Counter12bit:counter|count_next[6]  ; Counter12bit:counter|count_next[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.554      ;
; -1.518 ; Counter12bit:counter|count_next[6]  ; Counter12bit:counter|count_next[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.554      ;
; -1.518 ; Counter12bit:counter|count_next[6]  ; Counter12bit:counter|count_next[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.554      ;
; -1.518 ; Counter12bit:counter|count_next[6]  ; Counter12bit:counter|count_next[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.554      ;
; -1.493 ; Counter12bit:counter|count_next[4]  ; FSM:FSM|next_state[0]               ; clk          ; clk         ; 1.000        ; -0.002     ; 2.527      ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                  ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; FSM:FSM|next_state[0]               ; FSM:FSM|next_state[0]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; FSM:FSM|next_state[1]               ; FSM:FSM|next_state[1]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.527 ; Counter12bit:counter|count_next[12] ; Counter12bit:counter|count_next[12] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.793      ;
; 0.782 ; Counter12bit:counter|count_next[1]  ; Counter12bit:counter|count_next[1]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.048      ;
; 0.783 ; Counter12bit:counter|count_next[3]  ; Counter12bit:counter|count_next[3]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.049      ;
; 0.812 ; Counter12bit:counter|count_next[8]  ; Counter12bit:counter|count_next[8]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.078      ;
; 0.812 ; Counter12bit:counter|count_next[0]  ; Counter12bit:counter|count_next[0]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.078      ;
; 0.813 ; Counter12bit:counter|count_next[10] ; Counter12bit:counter|count_next[10] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.079      ;
; 0.814 ; Counter12bit:counter|count_next[5]  ; Counter12bit:counter|count_next[5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.080      ;
; 0.814 ; Counter12bit:counter|count_next[6]  ; Counter12bit:counter|count_next[6]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.080      ;
; 0.816 ; Counter12bit:counter|count_next[9]  ; Counter12bit:counter|count_next[9]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.082      ;
; 0.817 ; Counter12bit:counter|count_next[11] ; Counter12bit:counter|count_next[11] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.083      ;
; 0.820 ; Counter12bit:counter|count_next[7]  ; Counter12bit:counter|count_next[7]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.086      ;
; 0.835 ; FSM:FSM|next_state[1]               ; FSM:FSM|next_state[0]               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.101      ;
; 0.835 ; FSM:FSM|next_state[0]               ; FSM:FSM|next_state[1]               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.101      ;
; 0.838 ; Counter12bit:counter|count_next[4]  ; Counter12bit:counter|count_next[4]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.104      ;
; 0.977 ; Counter12bit:counter|count_next[2]  ; Counter12bit:counter|count_next[2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.243      ;
; 1.192 ; Counter12bit:counter|count_next[1]  ; Counter12bit:counter|count_next[2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.458      ;
; 1.193 ; Counter12bit:counter|count_next[3]  ; Counter12bit:counter|count_next[4]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.459      ;
; 1.195 ; Counter12bit:counter|count_next[0]  ; Counter12bit:counter|count_next[1]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.461      ;
; 1.195 ; Counter12bit:counter|count_next[8]  ; Counter12bit:counter|count_next[9]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.461      ;
; 1.196 ; Counter12bit:counter|count_next[10] ; Counter12bit:counter|count_next[11] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.462      ;
; 1.224 ; Counter12bit:counter|count_next[4]  ; Counter12bit:counter|count_next[5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.490      ;
; 1.225 ; Counter12bit:counter|count_next[5]  ; Counter12bit:counter|count_next[6]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.491      ;
; 1.227 ; Counter12bit:counter|count_next[9]  ; Counter12bit:counter|count_next[10] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.493      ;
; 1.228 ; Counter12bit:counter|count_next[11] ; Counter12bit:counter|count_next[12] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.494      ;
; 1.231 ; Counter12bit:counter|count_next[7]  ; Counter12bit:counter|count_next[8]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.497      ;
; 1.263 ; Counter12bit:counter|count_next[1]  ; Counter12bit:counter|count_next[3]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.529      ;
; 1.264 ; Counter12bit:counter|count_next[3]  ; Counter12bit:counter|count_next[5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.530      ;
; 1.266 ; Counter12bit:counter|count_next[0]  ; Counter12bit:counter|count_next[2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.532      ;
; 1.266 ; Counter12bit:counter|count_next[8]  ; Counter12bit:counter|count_next[10] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.532      ;
; 1.267 ; Counter12bit:counter|count_next[10] ; Counter12bit:counter|count_next[12] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.533      ;
; 1.289 ; Counter12bit:counter|count_next[6]  ; Counter12bit:counter|count_next[7]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.555      ;
; 1.295 ; Counter12bit:counter|count_next[4]  ; Counter12bit:counter|count_next[6]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.561      ;
; 1.298 ; Counter12bit:counter|count_next[9]  ; Counter12bit:counter|count_next[11] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.564      ;
; 1.302 ; Counter12bit:counter|count_next[7]  ; Counter12bit:counter|count_next[9]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.568      ;
; 1.334 ; Counter12bit:counter|count_next[1]  ; Counter12bit:counter|count_next[4]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.600      ;
; 1.335 ; Counter12bit:counter|count_next[3]  ; Counter12bit:counter|count_next[6]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.601      ;
; 1.337 ; Counter12bit:counter|count_next[0]  ; Counter12bit:counter|count_next[3]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.603      ;
; 1.337 ; Counter12bit:counter|count_next[8]  ; Counter12bit:counter|count_next[11] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.603      ;
; 1.360 ; Counter12bit:counter|count_next[6]  ; Counter12bit:counter|count_next[8]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.626      ;
; 1.360 ; Counter12bit:counter|count_next[2]  ; Counter12bit:counter|count_next[3]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.626      ;
; 1.369 ; Counter12bit:counter|count_next[9]  ; Counter12bit:counter|count_next[12] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.635      ;
; 1.373 ; Counter12bit:counter|count_next[7]  ; Counter12bit:counter|count_next[10] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.639      ;
; 1.384 ; Counter12bit:counter|count_next[5]  ; Counter12bit:counter|count_next[7]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.650      ;
; 1.405 ; Counter12bit:counter|count_next[1]  ; Counter12bit:counter|count_next[5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.671      ;
; 1.408 ; Counter12bit:counter|count_next[0]  ; Counter12bit:counter|count_next[4]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.674      ;
; 1.408 ; Counter12bit:counter|count_next[8]  ; Counter12bit:counter|count_next[12] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.674      ;
; 1.431 ; Counter12bit:counter|count_next[6]  ; Counter12bit:counter|count_next[9]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.697      ;
; 1.431 ; Counter12bit:counter|count_next[2]  ; Counter12bit:counter|count_next[4]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.697      ;
; 1.444 ; Counter12bit:counter|count_next[7]  ; Counter12bit:counter|count_next[11] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.710      ;
; 1.454 ; Counter12bit:counter|count_next[4]  ; Counter12bit:counter|count_next[7]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.720      ;
; 1.455 ; Counter12bit:counter|count_next[5]  ; Counter12bit:counter|count_next[8]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.721      ;
; 1.476 ; Counter12bit:counter|count_next[1]  ; Counter12bit:counter|count_next[6]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.742      ;
; 1.479 ; Counter12bit:counter|count_next[0]  ; Counter12bit:counter|count_next[5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.745      ;
; 1.494 ; Counter12bit:counter|count_next[3]  ; Counter12bit:counter|count_next[7]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.760      ;
; 1.502 ; Counter12bit:counter|count_next[6]  ; Counter12bit:counter|count_next[10] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.768      ;
; 1.502 ; Counter12bit:counter|count_next[2]  ; Counter12bit:counter|count_next[5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.768      ;
; 1.515 ; Counter12bit:counter|count_next[7]  ; Counter12bit:counter|count_next[12] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.781      ;
; 1.525 ; Counter12bit:counter|count_next[4]  ; Counter12bit:counter|count_next[8]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.791      ;
; 1.526 ; Counter12bit:counter|count_next[5]  ; Counter12bit:counter|count_next[9]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.792      ;
; 1.528 ; FSM:FSM|next_state[1]               ; Counter12bit:counter|count_next[3]  ; clk          ; clk         ; 0.000        ; 0.002      ; 1.796      ;
; 1.529 ; FSM:FSM|next_state[1]               ; Counter12bit:counter|count_next[0]  ; clk          ; clk         ; 0.000        ; 0.002      ; 1.797      ;
; 1.550 ; Counter12bit:counter|count_next[0]  ; Counter12bit:counter|count_next[6]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.816      ;
; 1.565 ; Counter12bit:counter|count_next[3]  ; Counter12bit:counter|count_next[8]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.831      ;
; 1.573 ; Counter12bit:counter|count_next[6]  ; Counter12bit:counter|count_next[11] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.839      ;
; 1.573 ; Counter12bit:counter|count_next[2]  ; Counter12bit:counter|count_next[6]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.839      ;
; 1.596 ; Counter12bit:counter|count_next[4]  ; Counter12bit:counter|count_next[9]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.862      ;
; 1.597 ; Counter12bit:counter|count_next[5]  ; Counter12bit:counter|count_next[10] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.863      ;
; 1.635 ; Counter12bit:counter|count_next[1]  ; Counter12bit:counter|count_next[7]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.901      ;
; 1.636 ; Counter12bit:counter|count_next[3]  ; Counter12bit:counter|count_next[9]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.902      ;
; 1.644 ; Counter12bit:counter|count_next[6]  ; Counter12bit:counter|count_next[12] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.910      ;
; 1.667 ; Counter12bit:counter|count_next[4]  ; Counter12bit:counter|count_next[10] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.933      ;
; 1.668 ; Counter12bit:counter|count_next[5]  ; Counter12bit:counter|count_next[11] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.934      ;
; 1.706 ; Counter12bit:counter|count_next[1]  ; Counter12bit:counter|count_next[8]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.972      ;
; 1.707 ; Counter12bit:counter|count_next[3]  ; Counter12bit:counter|count_next[10] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.973      ;
; 1.709 ; Counter12bit:counter|count_next[0]  ; Counter12bit:counter|count_next[7]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.975      ;
; 1.711 ; FSM:FSM|next_state[0]               ; Counter12bit:counter|count_next[3]  ; clk          ; clk         ; 0.000        ; 0.002      ; 1.979      ;
; 1.712 ; FSM:FSM|next_state[0]               ; Counter12bit:counter|count_next[0]  ; clk          ; clk         ; 0.000        ; 0.002      ; 1.980      ;
; 1.732 ; Counter12bit:counter|count_next[2]  ; Counter12bit:counter|count_next[7]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.998      ;
; 1.738 ; Counter12bit:counter|count_next[4]  ; Counter12bit:counter|count_next[11] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.004      ;
; 1.739 ; Counter12bit:counter|count_next[5]  ; Counter12bit:counter|count_next[12] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.005      ;
; 1.777 ; Counter12bit:counter|count_next[1]  ; Counter12bit:counter|count_next[9]  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.043      ;
; 1.778 ; Counter12bit:counter|count_next[3]  ; Counter12bit:counter|count_next[11] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.044      ;
; 1.780 ; Counter12bit:counter|count_next[0]  ; Counter12bit:counter|count_next[8]  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.046      ;
; 1.801 ; Counter12bit:counter|count_next[12] ; Counter12bit:counter|count_next[1]  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.067      ;
; 1.801 ; Counter12bit:counter|count_next[12] ; Counter12bit:counter|count_next[2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.067      ;
; 1.801 ; Counter12bit:counter|count_next[12] ; Counter12bit:counter|count_next[3]  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.067      ;
; 1.801 ; Counter12bit:counter|count_next[12] ; Counter12bit:counter|count_next[4]  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.067      ;
; 1.801 ; Counter12bit:counter|count_next[12] ; Counter12bit:counter|count_next[5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.067      ;
; 1.801 ; Counter12bit:counter|count_next[12] ; Counter12bit:counter|count_next[6]  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.067      ;
; 1.801 ; Counter12bit:counter|count_next[12] ; Counter12bit:counter|count_next[7]  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.067      ;
; 1.801 ; Counter12bit:counter|count_next[12] ; Counter12bit:counter|count_next[8]  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.067      ;
; 1.801 ; Counter12bit:counter|count_next[12] ; Counter12bit:counter|count_next[9]  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.067      ;
; 1.801 ; Counter12bit:counter|count_next[12] ; Counter12bit:counter|count_next[10] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.067      ;
; 1.801 ; Counter12bit:counter|count_next[12] ; Counter12bit:counter|count_next[11] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.067      ;
; 1.801 ; Counter12bit:counter|count_next[12] ; Counter12bit:counter|count_next[0]  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.067      ;
; 1.803 ; Counter12bit:counter|count_next[2]  ; Counter12bit:counter|count_next[8]  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.069      ;
; 1.809 ; Counter12bit:counter|count_next[4]  ; Counter12bit:counter|count_next[12] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.075      ;
; 1.834 ; Counter12bit:counter|count_next[12] ; FSM:FSM|next_state[0]               ; clk          ; clk         ; 0.000        ; -0.002     ; 2.098      ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Counter12bit:counter|count_next[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Counter12bit:counter|count_next[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Counter12bit:counter|count_next[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Counter12bit:counter|count_next[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Counter12bit:counter|count_next[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Counter12bit:counter|count_next[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Counter12bit:counter|count_next[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Counter12bit:counter|count_next[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Counter12bit:counter|count_next[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Counter12bit:counter|count_next[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Counter12bit:counter|count_next[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Counter12bit:counter|count_next[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Counter12bit:counter|count_next[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Counter12bit:counter|count_next[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Counter12bit:counter|count_next[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Counter12bit:counter|count_next[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Counter12bit:counter|count_next[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Counter12bit:counter|count_next[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Counter12bit:counter|count_next[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Counter12bit:counter|count_next[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Counter12bit:counter|count_next[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Counter12bit:counter|count_next[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Counter12bit:counter|count_next[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Counter12bit:counter|count_next[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Counter12bit:counter|count_next[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Counter12bit:counter|count_next[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FSM:FSM|next_state[0]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FSM:FSM|next_state[0]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FSM:FSM|next_state[1]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FSM:FSM|next_state[1]               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; FSM|next_state[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; FSM|next_state[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; FSM|next_state[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; FSM|next_state[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|inclk[0]                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|inclk[0]                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|outclk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|outclk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; counter|count_next[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; counter|count_next[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; counter|count_next[10]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; counter|count_next[10]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; counter|count_next[11]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; counter|count_next[11]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; counter|count_next[12]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; counter|count_next[12]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; counter|count_next[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; counter|count_next[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; counter|count_next[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; counter|count_next[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; counter|count_next[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; counter|count_next[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; counter|count_next[4]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; counter|count_next[4]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; counter|count_next[5]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; counter|count_next[5]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; counter|count_next[6]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; counter|count_next[6]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; counter|count_next[7]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; counter|count_next[7]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; counter|count_next[8]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; counter|count_next[8]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; counter|count_next[9]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; counter|count_next[9]|clk           ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; c         ; clk        ; 2.235 ; 2.235 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; c         ; clk        ; -1.044 ; -1.044 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; FG        ; clk        ; 7.019 ; 7.019 ; Rise       ; clk             ;
; FR        ; clk        ; 6.617 ; 6.617 ; Rise       ; clk             ;
; FY        ; clk        ; 7.058 ; 7.058 ; Rise       ; clk             ;
; HG        ; clk        ; 7.084 ; 7.084 ; Rise       ; clk             ;
; HR        ; clk        ; 6.665 ; 6.665 ; Rise       ; clk             ;
; HY        ; clk        ; 7.068 ; 7.068 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; FG        ; clk        ; 6.794 ; 6.794 ; Rise       ; clk             ;
; FR        ; clk        ; 6.617 ; 6.617 ; Rise       ; clk             ;
; FY        ; clk        ; 6.817 ; 6.817 ; Rise       ; clk             ;
; HG        ; clk        ; 6.815 ; 6.815 ; Rise       ; clk             ;
; HR        ; clk        ; 6.665 ; 6.665 ; Rise       ; clk             ;
; HY        ; clk        ; 6.791 ; 6.791 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.607 ; -4.079        ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -16.380               ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                  ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.607 ; Counter12bit:counter|count_next[2]  ; Counter12bit:counter|count_next[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.639      ;
; -0.605 ; Counter12bit:counter|count_next[7]  ; Counter12bit:counter|count_next[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.637      ;
; -0.599 ; Counter12bit:counter|count_next[3]  ; Counter12bit:counter|count_next[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.631      ;
; -0.582 ; Counter12bit:counter|count_next[6]  ; Counter12bit:counter|count_next[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.614      ;
; -0.578 ; Counter12bit:counter|count_next[9]  ; Counter12bit:counter|count_next[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.610      ;
; -0.571 ; Counter12bit:counter|count_next[5]  ; Counter12bit:counter|count_next[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.603      ;
; -0.567 ; Counter12bit:counter|count_next[10] ; Counter12bit:counter|count_next[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.599      ;
; -0.530 ; Counter12bit:counter|count_next[1]  ; Counter12bit:counter|count_next[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.562      ;
; -0.521 ; Counter12bit:counter|count_next[4]  ; Counter12bit:counter|count_next[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.553      ;
; -0.495 ; Counter12bit:counter|count_next[11] ; Counter12bit:counter|count_next[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.527      ;
; -0.480 ; Counter12bit:counter|count_next[0]  ; Counter12bit:counter|count_next[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.512      ;
; -0.445 ; Counter12bit:counter|count_next[8]  ; Counter12bit:counter|count_next[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.477      ;
; -0.412 ; Counter12bit:counter|count_next[2]  ; Counter12bit:counter|count_next[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.444      ;
; -0.411 ; Counter12bit:counter|count_next[2]  ; Counter12bit:counter|count_next[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.443      ;
; -0.410 ; Counter12bit:counter|count_next[7]  ; Counter12bit:counter|count_next[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.442      ;
; -0.409 ; Counter12bit:counter|count_next[7]  ; Counter12bit:counter|count_next[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.441      ;
; -0.404 ; Counter12bit:counter|count_next[3]  ; Counter12bit:counter|count_next[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.436      ;
; -0.403 ; Counter12bit:counter|count_next[3]  ; Counter12bit:counter|count_next[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.435      ;
; -0.387 ; Counter12bit:counter|count_next[6]  ; Counter12bit:counter|count_next[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.419      ;
; -0.386 ; Counter12bit:counter|count_next[6]  ; Counter12bit:counter|count_next[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.418      ;
; -0.383 ; Counter12bit:counter|count_next[9]  ; Counter12bit:counter|count_next[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.415      ;
; -0.382 ; Counter12bit:counter|count_next[9]  ; Counter12bit:counter|count_next[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.414      ;
; -0.376 ; Counter12bit:counter|count_next[5]  ; Counter12bit:counter|count_next[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.408      ;
; -0.375 ; Counter12bit:counter|count_next[5]  ; Counter12bit:counter|count_next[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.407      ;
; -0.372 ; Counter12bit:counter|count_next[10] ; Counter12bit:counter|count_next[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.404      ;
; -0.371 ; Counter12bit:counter|count_next[10] ; Counter12bit:counter|count_next[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.403      ;
; -0.361 ; Counter12bit:counter|count_next[12] ; Counter12bit:counter|count_next[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.393      ;
; -0.335 ; Counter12bit:counter|count_next[1]  ; Counter12bit:counter|count_next[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.367      ;
; -0.334 ; Counter12bit:counter|count_next[1]  ; Counter12bit:counter|count_next[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.366      ;
; -0.326 ; Counter12bit:counter|count_next[4]  ; Counter12bit:counter|count_next[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.358      ;
; -0.325 ; Counter12bit:counter|count_next[4]  ; Counter12bit:counter|count_next[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.357      ;
; -0.300 ; Counter12bit:counter|count_next[11] ; Counter12bit:counter|count_next[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.332      ;
; -0.299 ; Counter12bit:counter|count_next[11] ; Counter12bit:counter|count_next[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.331      ;
; -0.285 ; Counter12bit:counter|count_next[0]  ; Counter12bit:counter|count_next[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.317      ;
; -0.284 ; Counter12bit:counter|count_next[0]  ; Counter12bit:counter|count_next[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.316      ;
; -0.250 ; Counter12bit:counter|count_next[8]  ; Counter12bit:counter|count_next[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.282      ;
; -0.249 ; Counter12bit:counter|count_next[8]  ; Counter12bit:counter|count_next[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.281      ;
; -0.227 ; Counter12bit:counter|count_next[2]  ; Counter12bit:counter|count_next[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.259      ;
; -0.227 ; Counter12bit:counter|count_next[2]  ; Counter12bit:counter|count_next[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.259      ;
; -0.227 ; Counter12bit:counter|count_next[2]  ; Counter12bit:counter|count_next[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.259      ;
; -0.227 ; Counter12bit:counter|count_next[2]  ; Counter12bit:counter|count_next[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.259      ;
; -0.227 ; Counter12bit:counter|count_next[2]  ; Counter12bit:counter|count_next[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.259      ;
; -0.227 ; Counter12bit:counter|count_next[2]  ; Counter12bit:counter|count_next[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.259      ;
; -0.227 ; Counter12bit:counter|count_next[2]  ; Counter12bit:counter|count_next[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.259      ;
; -0.227 ; Counter12bit:counter|count_next[2]  ; Counter12bit:counter|count_next[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.259      ;
; -0.227 ; Counter12bit:counter|count_next[2]  ; Counter12bit:counter|count_next[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.259      ;
; -0.227 ; Counter12bit:counter|count_next[2]  ; Counter12bit:counter|count_next[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.259      ;
; -0.225 ; Counter12bit:counter|count_next[7]  ; Counter12bit:counter|count_next[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.257      ;
; -0.225 ; Counter12bit:counter|count_next[7]  ; Counter12bit:counter|count_next[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.257      ;
; -0.225 ; Counter12bit:counter|count_next[7]  ; Counter12bit:counter|count_next[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.257      ;
; -0.225 ; Counter12bit:counter|count_next[7]  ; Counter12bit:counter|count_next[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.257      ;
; -0.225 ; Counter12bit:counter|count_next[7]  ; Counter12bit:counter|count_next[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.257      ;
; -0.225 ; Counter12bit:counter|count_next[7]  ; Counter12bit:counter|count_next[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.257      ;
; -0.225 ; Counter12bit:counter|count_next[7]  ; Counter12bit:counter|count_next[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.257      ;
; -0.225 ; Counter12bit:counter|count_next[7]  ; Counter12bit:counter|count_next[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.257      ;
; -0.225 ; Counter12bit:counter|count_next[7]  ; Counter12bit:counter|count_next[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.257      ;
; -0.225 ; Counter12bit:counter|count_next[7]  ; Counter12bit:counter|count_next[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.257      ;
; -0.219 ; Counter12bit:counter|count_next[3]  ; Counter12bit:counter|count_next[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.251      ;
; -0.219 ; Counter12bit:counter|count_next[3]  ; Counter12bit:counter|count_next[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.251      ;
; -0.219 ; Counter12bit:counter|count_next[3]  ; Counter12bit:counter|count_next[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.251      ;
; -0.219 ; Counter12bit:counter|count_next[3]  ; Counter12bit:counter|count_next[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.251      ;
; -0.219 ; Counter12bit:counter|count_next[3]  ; Counter12bit:counter|count_next[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.251      ;
; -0.219 ; Counter12bit:counter|count_next[3]  ; Counter12bit:counter|count_next[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.251      ;
; -0.219 ; Counter12bit:counter|count_next[3]  ; Counter12bit:counter|count_next[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.251      ;
; -0.219 ; Counter12bit:counter|count_next[3]  ; Counter12bit:counter|count_next[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.251      ;
; -0.219 ; Counter12bit:counter|count_next[3]  ; Counter12bit:counter|count_next[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.251      ;
; -0.219 ; Counter12bit:counter|count_next[3]  ; Counter12bit:counter|count_next[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.251      ;
; -0.202 ; Counter12bit:counter|count_next[6]  ; Counter12bit:counter|count_next[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.234      ;
; -0.202 ; Counter12bit:counter|count_next[6]  ; Counter12bit:counter|count_next[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.234      ;
; -0.202 ; Counter12bit:counter|count_next[6]  ; Counter12bit:counter|count_next[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.234      ;
; -0.202 ; Counter12bit:counter|count_next[6]  ; Counter12bit:counter|count_next[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.234      ;
; -0.202 ; Counter12bit:counter|count_next[6]  ; Counter12bit:counter|count_next[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.234      ;
; -0.202 ; Counter12bit:counter|count_next[6]  ; Counter12bit:counter|count_next[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.234      ;
; -0.202 ; Counter12bit:counter|count_next[6]  ; Counter12bit:counter|count_next[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.234      ;
; -0.202 ; Counter12bit:counter|count_next[6]  ; Counter12bit:counter|count_next[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.234      ;
; -0.202 ; Counter12bit:counter|count_next[6]  ; Counter12bit:counter|count_next[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.234      ;
; -0.202 ; Counter12bit:counter|count_next[6]  ; Counter12bit:counter|count_next[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.234      ;
; -0.198 ; Counter12bit:counter|count_next[9]  ; Counter12bit:counter|count_next[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.230      ;
; -0.198 ; Counter12bit:counter|count_next[9]  ; Counter12bit:counter|count_next[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.230      ;
; -0.198 ; Counter12bit:counter|count_next[9]  ; Counter12bit:counter|count_next[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.230      ;
; -0.198 ; Counter12bit:counter|count_next[9]  ; Counter12bit:counter|count_next[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.230      ;
; -0.198 ; Counter12bit:counter|count_next[9]  ; Counter12bit:counter|count_next[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.230      ;
; -0.198 ; Counter12bit:counter|count_next[9]  ; Counter12bit:counter|count_next[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.230      ;
; -0.198 ; Counter12bit:counter|count_next[9]  ; Counter12bit:counter|count_next[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.230      ;
; -0.198 ; Counter12bit:counter|count_next[9]  ; Counter12bit:counter|count_next[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.230      ;
; -0.198 ; Counter12bit:counter|count_next[9]  ; Counter12bit:counter|count_next[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.230      ;
; -0.198 ; Counter12bit:counter|count_next[9]  ; Counter12bit:counter|count_next[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.230      ;
; -0.191 ; Counter12bit:counter|count_next[5]  ; Counter12bit:counter|count_next[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.223      ;
; -0.191 ; Counter12bit:counter|count_next[5]  ; Counter12bit:counter|count_next[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.223      ;
; -0.191 ; Counter12bit:counter|count_next[5]  ; Counter12bit:counter|count_next[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.223      ;
; -0.191 ; Counter12bit:counter|count_next[5]  ; Counter12bit:counter|count_next[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.223      ;
; -0.191 ; Counter12bit:counter|count_next[5]  ; Counter12bit:counter|count_next[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.223      ;
; -0.191 ; Counter12bit:counter|count_next[5]  ; Counter12bit:counter|count_next[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.223      ;
; -0.191 ; Counter12bit:counter|count_next[5]  ; Counter12bit:counter|count_next[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.223      ;
; -0.191 ; Counter12bit:counter|count_next[5]  ; Counter12bit:counter|count_next[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.223      ;
; -0.191 ; Counter12bit:counter|count_next[5]  ; Counter12bit:counter|count_next[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.223      ;
; -0.191 ; Counter12bit:counter|count_next[5]  ; Counter12bit:counter|count_next[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.223      ;
; -0.190 ; Counter12bit:counter|count_next[2]  ; FSM:FSM|next_state[0]               ; clk          ; clk         ; 1.000        ; -0.002     ; 1.220      ;
; -0.189 ; Counter12bit:counter|count_next[2]  ; FSM:FSM|next_state[1]               ; clk          ; clk         ; 1.000        ; -0.002     ; 1.219      ;
; -0.188 ; Counter12bit:counter|count_next[7]  ; FSM:FSM|next_state[0]               ; clk          ; clk         ; 1.000        ; -0.002     ; 1.218      ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                  ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; FSM:FSM|next_state[0]               ; FSM:FSM|next_state[0]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FSM:FSM|next_state[1]               ; FSM:FSM|next_state[1]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.241 ; Counter12bit:counter|count_next[12] ; Counter12bit:counter|count_next[12] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.365 ; Counter12bit:counter|count_next[1]  ; Counter12bit:counter|count_next[1]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; Counter12bit:counter|count_next[3]  ; Counter12bit:counter|count_next[3]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; Counter12bit:counter|count_next[6]  ; Counter12bit:counter|count_next[6]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; Counter12bit:counter|count_next[8]  ; Counter12bit:counter|count_next[8]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; Counter12bit:counter|count_next[10] ; Counter12bit:counter|count_next[10] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; Counter12bit:counter|count_next[0]  ; Counter12bit:counter|count_next[0]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.518      ;
; 0.371 ; Counter12bit:counter|count_next[4]  ; Counter12bit:counter|count_next[4]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; Counter12bit:counter|count_next[5]  ; Counter12bit:counter|count_next[5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.375 ; Counter12bit:counter|count_next[7]  ; Counter12bit:counter|count_next[7]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; Counter12bit:counter|count_next[9]  ; Counter12bit:counter|count_next[9]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; Counter12bit:counter|count_next[11] ; Counter12bit:counter|count_next[11] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.528      ;
; 0.379 ; FSM:FSM|next_state[0]               ; FSM:FSM|next_state[1]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.531      ;
; 0.385 ; FSM:FSM|next_state[1]               ; FSM:FSM|next_state[0]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.537      ;
; 0.437 ; Counter12bit:counter|count_next[2]  ; Counter12bit:counter|count_next[2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.589      ;
; 0.503 ; Counter12bit:counter|count_next[3]  ; Counter12bit:counter|count_next[4]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.655      ;
; 0.503 ; Counter12bit:counter|count_next[1]  ; Counter12bit:counter|count_next[2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.655      ;
; 0.504 ; Counter12bit:counter|count_next[0]  ; Counter12bit:counter|count_next[1]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.656      ;
; 0.504 ; Counter12bit:counter|count_next[8]  ; Counter12bit:counter|count_next[9]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.656      ;
; 0.504 ; Counter12bit:counter|count_next[10] ; Counter12bit:counter|count_next[11] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.656      ;
; 0.511 ; Counter12bit:counter|count_next[4]  ; Counter12bit:counter|count_next[5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; Counter12bit:counter|count_next[5]  ; Counter12bit:counter|count_next[6]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.664      ;
; 0.515 ; Counter12bit:counter|count_next[7]  ; Counter12bit:counter|count_next[8]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.667      ;
; 0.515 ; Counter12bit:counter|count_next[9]  ; Counter12bit:counter|count_next[10] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.667      ;
; 0.516 ; Counter12bit:counter|count_next[11] ; Counter12bit:counter|count_next[12] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.668      ;
; 0.538 ; Counter12bit:counter|count_next[1]  ; Counter12bit:counter|count_next[3]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.690      ;
; 0.538 ; Counter12bit:counter|count_next[3]  ; Counter12bit:counter|count_next[5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.690      ;
; 0.539 ; Counter12bit:counter|count_next[0]  ; Counter12bit:counter|count_next[2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.691      ;
; 0.539 ; Counter12bit:counter|count_next[8]  ; Counter12bit:counter|count_next[10] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.691      ;
; 0.539 ; Counter12bit:counter|count_next[10] ; Counter12bit:counter|count_next[12] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.691      ;
; 0.546 ; Counter12bit:counter|count_next[4]  ; Counter12bit:counter|count_next[6]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.698      ;
; 0.550 ; Counter12bit:counter|count_next[7]  ; Counter12bit:counter|count_next[9]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.702      ;
; 0.550 ; Counter12bit:counter|count_next[9]  ; Counter12bit:counter|count_next[11] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.702      ;
; 0.559 ; Counter12bit:counter|count_next[6]  ; Counter12bit:counter|count_next[7]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.711      ;
; 0.573 ; Counter12bit:counter|count_next[1]  ; Counter12bit:counter|count_next[4]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.725      ;
; 0.573 ; Counter12bit:counter|count_next[3]  ; Counter12bit:counter|count_next[6]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.725      ;
; 0.574 ; Counter12bit:counter|count_next[0]  ; Counter12bit:counter|count_next[3]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.726      ;
; 0.574 ; Counter12bit:counter|count_next[8]  ; Counter12bit:counter|count_next[11] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.726      ;
; 0.575 ; Counter12bit:counter|count_next[2]  ; Counter12bit:counter|count_next[3]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.727      ;
; 0.585 ; Counter12bit:counter|count_next[7]  ; Counter12bit:counter|count_next[10] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.737      ;
; 0.585 ; Counter12bit:counter|count_next[9]  ; Counter12bit:counter|count_next[12] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.737      ;
; 0.594 ; Counter12bit:counter|count_next[6]  ; Counter12bit:counter|count_next[8]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.746      ;
; 0.606 ; Counter12bit:counter|count_next[5]  ; Counter12bit:counter|count_next[7]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.758      ;
; 0.608 ; Counter12bit:counter|count_next[1]  ; Counter12bit:counter|count_next[5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.760      ;
; 0.609 ; Counter12bit:counter|count_next[0]  ; Counter12bit:counter|count_next[4]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.761      ;
; 0.609 ; Counter12bit:counter|count_next[8]  ; Counter12bit:counter|count_next[12] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.761      ;
; 0.610 ; Counter12bit:counter|count_next[2]  ; Counter12bit:counter|count_next[4]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.762      ;
; 0.620 ; Counter12bit:counter|count_next[7]  ; Counter12bit:counter|count_next[11] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.772      ;
; 0.629 ; Counter12bit:counter|count_next[6]  ; Counter12bit:counter|count_next[9]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.781      ;
; 0.640 ; Counter12bit:counter|count_next[4]  ; Counter12bit:counter|count_next[7]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.792      ;
; 0.641 ; Counter12bit:counter|count_next[5]  ; Counter12bit:counter|count_next[8]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.793      ;
; 0.643 ; Counter12bit:counter|count_next[1]  ; Counter12bit:counter|count_next[6]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.795      ;
; 0.644 ; Counter12bit:counter|count_next[0]  ; Counter12bit:counter|count_next[5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.796      ;
; 0.645 ; Counter12bit:counter|count_next[2]  ; Counter12bit:counter|count_next[5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.797      ;
; 0.655 ; Counter12bit:counter|count_next[7]  ; Counter12bit:counter|count_next[12] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.807      ;
; 0.664 ; Counter12bit:counter|count_next[6]  ; Counter12bit:counter|count_next[10] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.816      ;
; 0.667 ; Counter12bit:counter|count_next[3]  ; Counter12bit:counter|count_next[7]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.819      ;
; 0.675 ; Counter12bit:counter|count_next[4]  ; Counter12bit:counter|count_next[8]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.827      ;
; 0.676 ; Counter12bit:counter|count_next[5]  ; Counter12bit:counter|count_next[9]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.828      ;
; 0.679 ; Counter12bit:counter|count_next[0]  ; Counter12bit:counter|count_next[6]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.831      ;
; 0.680 ; Counter12bit:counter|count_next[2]  ; Counter12bit:counter|count_next[6]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.832      ;
; 0.699 ; Counter12bit:counter|count_next[6]  ; Counter12bit:counter|count_next[11] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.851      ;
; 0.702 ; Counter12bit:counter|count_next[3]  ; Counter12bit:counter|count_next[8]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.854      ;
; 0.709 ; FSM:FSM|next_state[1]               ; Counter12bit:counter|count_next[3]  ; clk          ; clk         ; 0.000        ; 0.002      ; 0.863      ;
; 0.710 ; FSM:FSM|next_state[1]               ; Counter12bit:counter|count_next[0]  ; clk          ; clk         ; 0.000        ; 0.002      ; 0.864      ;
; 0.710 ; Counter12bit:counter|count_next[4]  ; Counter12bit:counter|count_next[9]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.862      ;
; 0.711 ; Counter12bit:counter|count_next[5]  ; Counter12bit:counter|count_next[10] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.863      ;
; 0.734 ; Counter12bit:counter|count_next[6]  ; Counter12bit:counter|count_next[12] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.886      ;
; 0.737 ; Counter12bit:counter|count_next[1]  ; Counter12bit:counter|count_next[7]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.889      ;
; 0.737 ; Counter12bit:counter|count_next[3]  ; Counter12bit:counter|count_next[9]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.889      ;
; 0.745 ; Counter12bit:counter|count_next[4]  ; Counter12bit:counter|count_next[10] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.897      ;
; 0.746 ; Counter12bit:counter|count_next[5]  ; Counter12bit:counter|count_next[11] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.898      ;
; 0.772 ; Counter12bit:counter|count_next[1]  ; Counter12bit:counter|count_next[8]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.924      ;
; 0.772 ; Counter12bit:counter|count_next[3]  ; Counter12bit:counter|count_next[10] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.924      ;
; 0.773 ; Counter12bit:counter|count_next[0]  ; Counter12bit:counter|count_next[7]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.925      ;
; 0.774 ; Counter12bit:counter|count_next[2]  ; Counter12bit:counter|count_next[7]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.926      ;
; 0.780 ; FSM:FSM|next_state[0]               ; Counter12bit:counter|count_next[3]  ; clk          ; clk         ; 0.000        ; 0.002      ; 0.934      ;
; 0.780 ; Counter12bit:counter|count_next[4]  ; Counter12bit:counter|count_next[11] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.932      ;
; 0.781 ; FSM:FSM|next_state[0]               ; Counter12bit:counter|count_next[0]  ; clk          ; clk         ; 0.000        ; 0.002      ; 0.935      ;
; 0.781 ; Counter12bit:counter|count_next[5]  ; Counter12bit:counter|count_next[12] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.933      ;
; 0.807 ; Counter12bit:counter|count_next[1]  ; Counter12bit:counter|count_next[9]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.959      ;
; 0.807 ; Counter12bit:counter|count_next[3]  ; Counter12bit:counter|count_next[11] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.959      ;
; 0.808 ; Counter12bit:counter|count_next[0]  ; Counter12bit:counter|count_next[8]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.960      ;
; 0.809 ; Counter12bit:counter|count_next[2]  ; Counter12bit:counter|count_next[8]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.961      ;
; 0.815 ; Counter12bit:counter|count_next[4]  ; Counter12bit:counter|count_next[12] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.967      ;
; 0.823 ; Counter12bit:counter|count_next[12] ; FSM:FSM|next_state[1]               ; clk          ; clk         ; 0.000        ; -0.002     ; 0.973      ;
; 0.824 ; Counter12bit:counter|count_next[12] ; FSM:FSM|next_state[0]               ; clk          ; clk         ; 0.000        ; -0.002     ; 0.974      ;
; 0.842 ; Counter12bit:counter|count_next[1]  ; Counter12bit:counter|count_next[10] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.994      ;
; 0.842 ; Counter12bit:counter|count_next[3]  ; Counter12bit:counter|count_next[12] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.994      ;
; 0.843 ; Counter12bit:counter|count_next[0]  ; Counter12bit:counter|count_next[9]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.995      ;
; 0.844 ; Counter12bit:counter|count_next[2]  ; Counter12bit:counter|count_next[9]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.996      ;
; 0.861 ; Counter12bit:counter|count_next[12] ; Counter12bit:counter|count_next[1]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.013      ;
; 0.861 ; Counter12bit:counter|count_next[12] ; Counter12bit:counter|count_next[2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.013      ;
; 0.861 ; Counter12bit:counter|count_next[12] ; Counter12bit:counter|count_next[3]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.013      ;
; 0.861 ; Counter12bit:counter|count_next[12] ; Counter12bit:counter|count_next[4]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.013      ;
; 0.861 ; Counter12bit:counter|count_next[12] ; Counter12bit:counter|count_next[5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.013      ;
; 0.861 ; Counter12bit:counter|count_next[12] ; Counter12bit:counter|count_next[6]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.013      ;
; 0.861 ; Counter12bit:counter|count_next[12] ; Counter12bit:counter|count_next[7]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.013      ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Counter12bit:counter|count_next[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Counter12bit:counter|count_next[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Counter12bit:counter|count_next[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Counter12bit:counter|count_next[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Counter12bit:counter|count_next[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Counter12bit:counter|count_next[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Counter12bit:counter|count_next[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Counter12bit:counter|count_next[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Counter12bit:counter|count_next[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Counter12bit:counter|count_next[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Counter12bit:counter|count_next[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Counter12bit:counter|count_next[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Counter12bit:counter|count_next[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Counter12bit:counter|count_next[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Counter12bit:counter|count_next[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Counter12bit:counter|count_next[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Counter12bit:counter|count_next[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Counter12bit:counter|count_next[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Counter12bit:counter|count_next[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Counter12bit:counter|count_next[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Counter12bit:counter|count_next[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Counter12bit:counter|count_next[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Counter12bit:counter|count_next[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Counter12bit:counter|count_next[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Counter12bit:counter|count_next[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Counter12bit:counter|count_next[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FSM:FSM|next_state[0]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FSM:FSM|next_state[0]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FSM:FSM|next_state[1]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FSM:FSM|next_state[1]               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; FSM|next_state[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; FSM|next_state[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; FSM|next_state[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; FSM|next_state[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|inclk[0]                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|inclk[0]                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|outclk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|outclk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; counter|count_next[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; counter|count_next[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; counter|count_next[10]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; counter|count_next[10]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; counter|count_next[11]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; counter|count_next[11]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; counter|count_next[12]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; counter|count_next[12]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; counter|count_next[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; counter|count_next[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; counter|count_next[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; counter|count_next[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; counter|count_next[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; counter|count_next[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; counter|count_next[4]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; counter|count_next[4]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; counter|count_next[5]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; counter|count_next[5]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; counter|count_next[6]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; counter|count_next[6]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; counter|count_next[7]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; counter|count_next[7]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; counter|count_next[8]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; counter|count_next[8]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; counter|count_next[9]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; counter|count_next[9]|clk           ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; c         ; clk        ; 0.841 ; 0.841 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; c         ; clk        ; -0.277 ; -0.277 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; FG        ; clk        ; 3.945 ; 3.945 ; Rise       ; clk             ;
; FR        ; clk        ; 3.766 ; 3.766 ; Rise       ; clk             ;
; FY        ; clk        ; 3.967 ; 3.967 ; Rise       ; clk             ;
; HG        ; clk        ; 3.962 ; 3.962 ; Rise       ; clk             ;
; HR        ; clk        ; 3.793 ; 3.793 ; Rise       ; clk             ;
; HY        ; clk        ; 3.950 ; 3.950 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; FG        ; clk        ; 3.829 ; 3.829 ; Rise       ; clk             ;
; FR        ; clk        ; 3.766 ; 3.766 ; Rise       ; clk             ;
; FY        ; clk        ; 3.852 ; 3.852 ; Rise       ; clk             ;
; HG        ; clk        ; 3.852 ; 3.852 ; Rise       ; clk             ;
; HR        ; clk        ; 3.793 ; 3.793 ; Rise       ; clk             ;
; HY        ; clk        ; 3.826 ; 3.826 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.472  ; 0.215 ; N/A      ; N/A     ; -1.380              ;
;  clk             ; -2.472  ; 0.215 ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS  ; -25.773 ; 0.0   ; 0.0      ; 0.0     ; -16.38              ;
;  clk             ; -25.773 ; 0.000 ; N/A      ; N/A     ; -16.380             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; c         ; clk        ; 2.235 ; 2.235 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; c         ; clk        ; -0.277 ; -0.277 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; FG        ; clk        ; 7.019 ; 7.019 ; Rise       ; clk             ;
; FR        ; clk        ; 6.617 ; 6.617 ; Rise       ; clk             ;
; FY        ; clk        ; 7.058 ; 7.058 ; Rise       ; clk             ;
; HG        ; clk        ; 7.084 ; 7.084 ; Rise       ; clk             ;
; HR        ; clk        ; 6.665 ; 6.665 ; Rise       ; clk             ;
; HY        ; clk        ; 7.068 ; 7.068 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; FG        ; clk        ; 3.829 ; 3.829 ; Rise       ; clk             ;
; FR        ; clk        ; 3.766 ; 3.766 ; Rise       ; clk             ;
; FY        ; clk        ; 3.852 ; 3.852 ; Rise       ; clk             ;
; HG        ; clk        ; 3.852 ; 3.852 ; Rise       ; clk             ;
; HR        ; clk        ; 3.793 ; 3.793 ; Rise       ; clk             ;
; HY        ; clk        ; 3.826 ; 3.826 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 335      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 335      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 6     ; 6    ;
; Unconstrained Output Ports      ; 6     ; 6    ;
; Unconstrained Output Port Paths ; 10    ; 10   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Oct 18 15:51:34 2022
Info: Command: quartus_sta TL -c TL
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'TL.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.472
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.472       -25.773 clk 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -16.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.607
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.607        -4.079 clk 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -16.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4536 megabytes
    Info: Processing ended: Tue Oct 18 15:51:34 2022
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:01


