## 📅 开发进度索引 (DevLog Index)
# Hetero_SoC_2026: 异构加解密 SoC 开发实战

本项目记录了从金融工程向集成电路（IC）转型的深度进阶过程。目标是构建一个基于 FPGA 的高性能硬件加解密系统。

## 📅 开发进度索引 (DevLog Index)
| 阶段 | 日期 | 核心任务 | 状态 | 详细技术日志 |
| :--- | :--- | :--- | :--- | :--- |
| **Day 1** | 2026-01-21 | AXI4 接口定义与 Git 环境闭环 | ✅ 已归档 | [查看 Day 1 日志](./doc/daily_logs/Day01.md) |
| **Day 2** | 2026-01-22 | 异步 FIFO 设计与格雷码同步 | ✅ 已归档 | [查看 Day 2 日志](./doc/daily_logs/Day02.md) |
| **Day 3** | 2026-01-23 | AXI4-Full 总线之王：4K 拆包与 Burst 逻辑 | ✅ 已归档 | [查看 Day 3 日志](./doc/daily_logs/Day03.md) |
| **Day 4** | 2026-01-24 | Core-Shell 架构封装与 SoC 拓扑闭合 | ✅ 已归档 | [查看 Day 4 日志](./doc/daily_logs/Day04.md) |
| **Day 5** | 2026-01-26 | 双商密引擎集成：AES/SM4 切换 | ✅ 已归档 | [查看 Day 5 日志](./doc/daily_logs/Day05.md) |
| **Day 6** | 2026-01-27 | 系统集成与 CDC：FIFO/Gearbox/DMA | ✅ 已归档 | [查看 Day 6 日志](./doc/daily_logs/Day06.md) |

---
*本项目遵循像素级逻辑验证准则。*
