+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                        ;
+------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                    ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; deb3                                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; deb2                                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; seven_dec4                                                                   ; 4     ; 12             ; 0            ; 12             ; 14     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; seven_dec3                                                                   ; 4     ; 3              ; 0            ; 3              ; 14     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; seven_dec2                                                                   ; 4     ; 3              ; 0            ; 3              ; 14     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; seven_dec1                                                                   ; 4     ; 3              ; 0            ; 3              ; 14     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; seven_dec0                                                                   ; 4     ; 3              ; 0            ; 3              ; 14     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; my_qsys|rst_controller_001|alt_rst_req_sync_uq1                              ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; my_qsys|rst_controller_001|alt_rst_sync_uq1                                  ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; my_qsys|rst_controller_001                                                   ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; my_qsys|rst_controller|alt_rst_req_sync_uq1                                  ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; my_qsys|rst_controller|alt_rst_sync_uq1                                      ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; my_qsys|rst_controller                                                       ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; my_qsys|mm_interconnect_0|uart_0_s1_translator                               ; 72    ; 22             ; 21           ; 22             ; 57     ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; my_qsys|mm_interconnect_0|version1_0_avalon_master_0_translator              ; 89    ; 17             ; 0            ; 17             ; 81     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; my_qsys|mm_interconnect_0                                                    ; 57    ; 0              ; 0            ; 0              ; 56     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; my_qsys|version1_0|B0|DIV0                                                   ; 68    ; 41             ; 0            ; 41             ; 65     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; my_qsys|version1_0|B0                                                        ; 19    ; 0              ; 8            ; 0              ; 38     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; my_qsys|version1_0|d0                                                        ; 19    ; 0              ; 8            ; 0              ; 38     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; my_qsys|version1_0|VGA0                                                      ; 20    ; 0              ; 0            ; 0              ; 47     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; my_qsys|version1_0|init0                                                     ; 35    ; 42             ; 24           ; 42             ; 78     ; 42              ; 42            ; 42              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; my_qsys|version1_0                                                           ; 58    ; 10             ; 20           ; 10             ; 112    ; 10              ; 10            ; 10              ; 16    ; 0              ; 0            ; 0                ; 0                 ;
; my_qsys|uart_0|the_rsa_qsys_uart_0_regs                                      ; 41    ; 8              ; 6            ; 8              ; 39     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; my_qsys|uart_0|the_rsa_qsys_uart_0_rx|the_rsa_qsys_uart_0_rx_stimulus_source ; 13    ; 0              ; 12           ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; my_qsys|uart_0|the_rsa_qsys_uart_0_rx                                        ; 15    ; 1              ; 0            ; 1              ; 13     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; my_qsys|uart_0|the_rsa_qsys_uart_0_tx                                        ; 23    ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; my_qsys|uart_0                                                               ; 26    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; my_qsys|altpll_0|sd1                                                         ; 3     ; 1              ; 0            ; 1              ; 6      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; my_qsys|altpll_0|stdsync2|dffpipe3                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; my_qsys|altpll_0|stdsync2                                                    ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; my_qsys|altpll_0                                                             ; 2     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; my_qsys                                                                      ; 23    ; 0              ; 2            ; 0              ; 74     ; 0               ; 0             ; 0               ; 16    ; 0              ; 0            ; 0                ; 0                 ;
+------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
