module regFile(
	input [3:0] addr_a,addr_b,addr_c,
	output [31:0] q_a,q_b,q_c,pc
	);