# 01 불논리

## 1.1 배경
~~~
불 대수: 참/거짓, 1/0과 같은 불(2진수) 값을 다루는 대수학
불 함수: 2진수를 입력받아 2진수를 출력하는 함수
불 게이트: 간단한 칩, 불 함수를 물리적으로 구현한 것
[참조](https://korin-learning.tistory.com/46)
~~~

### 1.1.1 불 대수
- 불 대수 : 참/거짓, 1/0, 예/아니오, 켜짐/꺼짐 같은 불(또는 2진수) 값을 다루는 대수학
- 컴퓨터는 2진수를 표현하고 처리하는 하드웨어 -> 불 함수는 **하드웨어 아키텍처의 명세, 구성, 최적화**의 중심적인 역할
- **불 함수를 정의**하고 분석하는 것이 **컴퓨터 아키텍처를 구축하는 첫 단계**
- 진리표 표현(truth table)

 x | y | z | f(x,y,z)
:-:|:-:|:-:|:--------:
 0 | 0 | 0 | 0
 0 | 0 | 1 | 0
 0 | 1 | 0 | 1
 0 | 1 | 1 | 0
 1 | 0 | 0 | 1
 1 | 0 | 1 | 0
 1 | 1 | 0 | 1
 1 | 1 | 1 | 0
 
 - 불 표현식
 ~~~
 1. AND : x • y
 2. OR : x + y
 3. XOR : x ⊕ y
 4. XNOR : x ⊙ y
 
 ex) 위의 표를 불 표현식으로 바꾸면 
    f(x,y,z,) = (x + y) • z
 ~~~
 
 - 정준 표현
  - 불함수를 표현하는 표준적인 방법
  - 아무리 복잡한 불 함수라도 **And, Or, Not** 의 세가지 불 연산만으로 **표현 가능**
  - ex) f(x,y,z) = (-x) y z + x(-y)(-z) + xy(-z)
    (-x) = not x 를 의미
 ### 1.1.2 게이트 논리
 - 게이트 : 불 함수를 구현한 물리적 장치
 - 복잡한 게이트는 기초적인 게이트로 구성 된다
 - 가장 단순한 형태의 게이트들은 **트랜지스터(transistor)** 라 불리는 아주 작은 스위치 장치들을 특정한 구조로 연결해서 특정 기능을 하도록 만든 것
   - 기본 논리 게이트
   
   ![기본 논리 게이트](https://github.com/renovatio0424/TheElementOfComputingSystem/blob/master/chapter%20summary/image/primitive%20logical%20gate.png)
   
   - 조합 게이트 : 기본 게이트를 조합해 만든 게이트
 - 기본 게이트와 조합 게이트
   - 논리 설계 : 게이트를 서로 연결해서 더 복잡한 기능을 하는 조합 게이트를 만드는 기술
   - 구현과 인터페이스 
     ![예제](https://zhangruochi.com/Boolean-Functions-and-Gate-Logic/2019/05/20/implementation.png)
     왼쪽 : 인터페이스
     오른쪽 : 구현
### 1.1.3 실제 하드웨어 구성
- 집 차고에서 칩 제조 공장을 열때 의 문제점
  1. 대량 생산의 문제점
  2. 복잡한 칩에 대한 검증
### 1.1.4 하드웨어 기술 언어
- HDL (Hardware Description Language) : 칩을 설계할 때 사용되는 언어
  1. 헤더
  2. 파트 
  ~~~
  Xor 의 HDL 예
  
  CHIP Xor {
    /* 헤더 */
    IN a, b;
    OUT out;
    
    /* 파트 */
    PARTS:
    Not(in=a,out=nota);
    Not(in=b,out=notb);
    And(a=a, b=notb, out=w1);
    And(a=nota, b=b, out=w2);
    Or(a=w1, b=w2, out=out);
  ~~~
- 테스트 스크립트(Xor.tst)
  ~~~
  load Xor.hdl
  output-list a, b, out;
  set a 0, set b 0,
  eval, output;
  set a 0, set b 1,
  eval, output;
  set a 1, set b 0,
  eval, output;
  set a 1, set b 1,
  eval, output;
  ~~~
- 테스트 스크립트 결과 (Xor.out)
  ~~~
  a | b | out
  -------------
  0 | 0 | 0
  0 | 1 | 1 
  1 | 0 | 1
  1 | 1 | 0
  ~~~
  
### 1.1.5 하드웨어 시뮬레이션
- 하드웨어 시뮬레이터로 코드(HDL)을 번역하고 테스트함

## 1.2 명세

### 1.2.1 Nand 게이트
  a | b | Nand(a,b)
 :-:|:-:|:---------:
  0 | 0 | 1
  0 | 1 | 1
  1 | 0 | 1 
  1 | 1 | 0 
 
  ~~~
  칩 이름: Nand
  입력: a,b
  출력 : out
  기능 : if a=b=1 then out=0 else out=1
  설명 : 이 게이트는 가장 기본이 되는 게이트이므로 따로 구현할 필요가 없다.
  ~~~
 
### 1.2.2 기본 논리 게이트

  1. Not
  ~~~
  칩 이름: Not
  입력: in
  출력: out
  기능: If in=0 then out=1 else out=0
  ~~~
  
  2. And
  ~~~
  칩 이름: And
  입력: a,b
  출력: out
  기능: If a=b=1 then out=1 else out=0
  ~~~
  
  3. Or
  ~~~
  칩 이름: Or
  입력: a,b
  출력: out
  기능: If a=b=0 then out=0 else out=1
  ~~~
  
  4. Xor
  ~~~
  칩 이름: Xor
  입력: a,b
  출력: out
  기능: If a=/=b then out=1 else out=0
  ~~~
  
  5. 멀티 플렉서
  ~~~
  칩 이름: Mux
  입력: a,b, sel
  출력: out
  기능: If sel=0 then out=a else out=b
  ~~~
  
  6. 디멀티플렉서
  ~~~
  칩 이름: DMux
  입력: in,sel
  출력: a,b
  기능: If sel=0 then {a=in,b=0) else {a=0,b=in}
  ~~~

### 기본 게이트와 멀티 비트 버전
  1. 멀티비트 Not
  ~~~
  칩 이름: Not16
  입력: in[16] // 16비트 핀
  출력: out[16]
  기능: For i=0..15 out[i]=Not(in[i])
  ~~~
  
  2. 멀티비트 And
  ~~~
  칩 이름: And16
  입력: a[16], b[16]
  출력: out[16]
  기능: For i=0..15 out[i]=And(a[i],b[i])
  ~~~
  
  3. 멀티비트 Or
  ~~~
  칩 이름: Or16
  입력: a[16], b[16]
  출력: out[16]
  기능: For i=0..15 out[i]=Or(a[i],b[i])
  ~~~
  
  4. 멀티비트 멀티플렉서
  ~~~
  칩 이름: Mux16
  입력: a[16], b[16], sel
  출력: out[16]
  기능: If sel=0 then for i=0..15 oug[i]=a[i]
  else for i=0..15 out[i]=b[i]
  ~~~

###1.2.4 기본 게이트의 다입력 버전
  1. 다입력 Or
  ~~~
  칩 이름: Or8Way
  입력: in[8]
  출력: out
  기능: out=Or(in[0],in[1],...,in[7])
  ~~~
  2. 다입력/멀티비트 멀티플렉서
  ~~~
  칩 이름: Mux4Way16
  입력: a[16],b[16],c[16],d[16],sel[2]
  출력: out[16]
  기능: If sel=00 then out=a else if sel=01 then out=b
  else if sel=10 then out=c else if sel=11 then out=d
  ~~~
  3. 다입력/멀티비트 디멀티플렉서
  ~~~
  칩 이름: DMux4Way
  입력: in,sel[2]
  출력: a,b,c,d
  기능: If sel=00 then {a=in, b=c=d=0}
       else if sel = 01 then {b=in a=c=d=0}
       else if sel = 10 then {c=in a=b=d=0}
       else if sel = 11 then {d=in a=b=c=0}
  ~~~
