Fitter report for hdvb0
Tue Dec 21 12:51:39 2004
Version 4.1 Build 208 09/10/2004 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Fitter Device Options
  5. Fitter Equations
  6. Floorplan View
  7. Pin-Out File
  8. Fitter Resource Usage Summary
  9. Input Pins
 10. Output Pins
 11. Bidir Pins
 12. I/O Bank Usage
 13. All Package Pins
 14. PLL Summary
 15. PLL Usage
 16. Output Pin Load For Reported TCO
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter RAM Summary
 24. Interconnect Usage Summary
 25. LAB Logic Elements
 26. LAB-wide Signals
 27. LAB Signals Sourced
 28. LAB Signals Sourced Out
 29. LAB Distinct Inputs
 30. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2004 Altera Corporation
Any  megafunction  design,  and related netlist (encrypted  or  decrypted),
support information,  device programming or simulation file,  and any other
associated  documentation or information  provided by  Altera  or a partner
under  Altera's   Megafunction   Partnership   Program  may  be  used  only
to program  PLD  devices (but not masked  PLD  devices) from  Altera.   Any
other  use  of such  megafunction  design,  netlist,  support  information,
device programming or simulation file,  or any other  related documentation
or information  is prohibited  for  any  other purpose,  including, but not
limited to  modification,  reverse engineering,  de-compiling, or use  with
any other  silicon devices,  unless such use is  explicitly  licensed under
a separate agreement with  Altera  or a megafunction partner.  Title to the
intellectual property,  including patents,  copyrights,  trademarks,  trade
secrets,  or maskworks,  embodied in any such megafunction design, netlist,
support  information,  device programming or simulation file,  or any other
related documentation or information provided by  Altera  or a megafunction
partner, remains with Altera, the megafunction partner, or their respective
licensors. No other licenses, including any licenses needed under any third
party's intellectual property, are provided herein.



+----------------------------------------------------------------------+
; Fitter Summary                                                       ;
+-----------------------+----------------------------------------------+
; Fitter Status         ; Successful - Tue Dec 21 12:51:39 2004        ;
; Quartus II Version    ; 4.1 Build 208 09/10/2004 SP 2 SJ Web Edition ;
; Revision Name         ; hdvb0                                        ;
; Top-level Entity Name ; hdvb0                                        ;
; Family                ; Cyclone                                      ;
; Device                ; EP1C20F324C6                                 ;
; Timing Models         ; Production                                   ;
; Total logic elements  ; 7,450 / 20,060 ( 37 % )                      ;
; Total pins            ; 160 / 233 ( 68 % )                           ;
; Total memory bits     ; 163,840 / 294,912 ( 55 % )                   ;
; Total PLLs            ; 2 / 2 ( 100 % )                              ;
+-----------------------+----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                      ;
+----------------------------------------------------+--------------------------------+--------------------------------+
; Option                                             ; Setting                        ; Default Value                  ;
+----------------------------------------------------+--------------------------------+--------------------------------+
; Device                                             ; EP1C20F324C6                   ;                                ;
; Optimize Hold Timing                               ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Timing                                    ; Normal compilation             ; Normal compilation             ;
; Optimize IOC Register Placement for Timing         ; On                             ; On                             ;
; Limit to One Fitting Attempt                       ; Off                            ; Off                            ;
; Final Placement Optimizations                      ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                      ; 1                              ; 1                              ;
; Slow Slew Rate                                     ; Off                            ; Off                            ;
; PCI I/O                                            ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                              ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                          ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                 ; Off                            ; Off                            ;
; Auto Packed Registers -- Cyclone                   ; Auto                           ; Auto                           ;
; Auto Delay Chains                                  ; On                             ; On                             ;
; Auto Merge PLLs                                    ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic ; Off                            ; Off                            ;
; Perform Register Duplication                       ; Off                            ; Off                            ;
; Perform Register Retiming                          ; Off                            ; Off                            ;
; Physical Synthesis Effort Level                    ; Normal                         ; Normal                         ;
; Logic Cell Insertion -- Logic Duplication          ; Auto                           ; Auto                           ;
; Auto Register Duplication                          ; Off                            ; Off                            ;
; Auto Global Clock                                  ; On                             ; On                             ;
; Auto Global Register Control Signals               ; On                             ; On                             ;
+----------------------------------------------------+--------------------------------+--------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Auto-restart configuration after error       ; On                       ;
; Release clears before tri-states             ; Off                      ;
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------+
; Fitter Equations ;
+------------------+
The equations can be found in F:/HD_SD_Gen/VHDL/altera/fpga1_dkt/hdvb0.fit.eqn.


+----------------+
; Floorplan View ;
+----------------+
Floorplan report data cannot be output to ASCII.
Please use Quartus II to view the floorplan report data.


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in F:/HD_SD_Gen/VHDL/altera/fpga1_dkt/hdvb0.pin.


+-------------------------------------------------------------+
; Fitter Resource Usage Summary                               ;
+--------------------------------+----------------------------+
; Resource                       ; Usage                      ;
+--------------------------------+----------------------------+
; Logic cells                    ; 7,450 / 20,060 ( 37 % )    ;
; Registers                      ; 3,282 / 20,747 ( 15 % )    ;
; Total LABs                     ; 940 / 2,006 ( 46 % )       ;
; Logic elements in carry chains ; 800                        ;
; User inserted logic cells      ; 0                          ;
; Virtual pins                   ; 0                          ;
; I/O pins                       ; 160 / 233 ( 68 % )         ;
;     -- Clock pins              ; 2 / 2 ( 100 % )            ;
; Global signals                 ; 8                          ;
; M4Ks                           ; 40 / 64 ( 62 % )           ;
; Total memory bits              ; 163,840 / 294,912 ( 55 % ) ;
; Total RAM block bits           ; 184,320 / 294,912 ( 62 % ) ;
; Global clocks                  ; 8 / 8 ( 100 % )            ;
; Maximum fan-out node           ; txclka2                    ;
; Maximum fan-out                ; 787                        ;
; Total fan-out                  ; 31365                      ;
; Average fan-out                ; 4.10                       ;
+--------------------------------+----------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                      ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; cd_muteb2 ; F16   ; 3        ; 69           ; 29           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; clkout    ; T3    ; 1        ; 0            ; 1            ; 1           ; 90                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; ctl[0]    ; M2    ; 1        ; 0            ; 8            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; ctl[1]    ; M1    ; 1        ; 0            ; 9            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; ctl[2]    ; L2    ; 1        ; 0            ; 11           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; lfia      ; F4    ; 1        ; 0            ; 28           ; 2           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; lfib      ; C7    ; 2        ; 14           ; 33           ; 1           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; ptxclka   ; N17   ; 3        ; 69           ; 5            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; ptxclkb   ; T15   ; 4        ; 68           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; ptxda[0]  ; R18   ; 3        ; 69           ; 2            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; ptxda[1]  ; R17   ; 3        ; 69           ; 2            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; ptxda[2]  ; V15   ; 4        ; 66           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; ptxda[3]  ; V13   ; 4        ; 48           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; ptxda[4]  ; V12   ; 4        ; 44           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; ptxda[5]  ; V11   ; 4        ; 42           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; ptxda[6]  ; V10   ; 4        ; 36           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; ptxda[7]  ; V9    ; 4        ; 26           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; ptxda[8]  ; V8    ; 4        ; 22           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; ptxda[9]  ; V7    ; 4        ; 16           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; ptxdb[0]  ; T14   ; 4        ; 64           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; ptxdb[1]  ; T13   ; 4        ; 52           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; ptxdb[2]  ; T12   ; 4        ; 46           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; ptxdb[3]  ; T11   ; 4        ; 40           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; ptxdb[4]  ; T10   ; 4        ; 36           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; ptxdb[5]  ; T9    ; 4        ; 28           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; ptxdb[6]  ; T8    ; 4        ; 24           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; ptxdb[7]  ; T7    ; 4        ; 18           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; ptxdb[8]  ; T6    ; 4        ; 14           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; ptxdb[9]  ; T5    ; 4        ; 6            ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; reset_n   ; L3    ; 1        ; 0            ; 10           ; 0           ; 281                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; rxclka_n  ; H3    ; 1        ; 0            ; 24           ; 2           ; 10                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; rxclka_p  ; J3    ; 1        ; 0            ; 18           ; 2           ; 247                   ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; rxclkb_n  ; H15   ; 3        ; 69           ; 23           ; 0           ; 10                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; rxclkb_p  ; J15   ; 3        ; 69           ; 18           ; 1           ; 317                   ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; rxda[0]   ; D8    ; 2        ; 24           ; 33           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; rxda[1]   ; D7    ; 2        ; 14           ; 33           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; rxda[2]   ; D10   ; 2        ; 36           ; 33           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; rxda[3]   ; D3    ; 1        ; 0            ; 31           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; rxda[4]   ; D6    ; 2        ; 12           ; 33           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; rxda[5]   ; D5    ; 2        ; 6            ; 33           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; rxda[6]   ; C4    ; 2        ; 2            ; 33           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; rxda[7]   ; E4    ; 1        ; 0            ; 29           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; rxdb[0]   ; C12   ; 2        ; 46           ; 33           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; rxdb[1]   ; C13   ; 2        ; 48           ; 33           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; rxdb[2]   ; C8    ; 2        ; 24           ; 33           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; rxdb[3]   ; C5    ; 2        ; 6            ; 33           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; rxdb[4]   ; C14   ; 2        ; 60           ; 33           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; rxdb[5]   ; C11   ; 2        ; 42           ; 33           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; rxdb[6]   ; B4    ; 2        ; 4            ; 33           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; rxdb[7]   ; C6    ; 2        ; 10           ; 33           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; rxsta[0]  ; D9    ; 2        ; 28           ; 33           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; rxsta[1]  ; D11   ; 2        ; 42           ; 33           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; rxsta[2]  ; D12   ; 2        ; 46           ; 33           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; rxstb[0]  ; B15   ; 2        ; 66           ; 33           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; rxstb[1]  ; C16   ; 2        ; 68           ; 33           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; rxstb[2]  ; C3    ; 1        ; 0            ; 32           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; scl       ; D4    ; 1        ; 0            ; 31           ; 2           ; 42                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; scse      ; F3    ; 1        ; 0            ; 28           ; 1           ; 14                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; sdo       ; F2    ; 1        ; 0            ; 28           ; 0           ; 18                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; txclkoa   ; J4    ; 1        ; 0            ; 17           ; 0           ; 105                   ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; txclkob   ; J16   ; 3        ; 69           ; 18           ; 2           ; 105                   ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; txerra    ; B3    ; 2        ; 2            ; 33           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; txerrb    ; B16   ; 2        ; 68           ; 33           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                         ;
+----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ;
+----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+
; fclka_n  ; K5    ; 1        ; 0            ; 14           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; fclka_p  ; K4    ; 1        ; 0            ; 14           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; fclkb_n  ; K15   ; 3        ; 69           ; 15           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; fclkb_p  ; K16   ; 3        ; 69           ; 15           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; insela   ; D13   ; 2        ; 48           ; 33           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; inselb   ; E3    ; 1        ; 0            ; 30           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; ldtden   ; D16   ; 3        ; 69           ; 31           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; led2     ; T16   ; 3        ; 69           ; 1            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; led270a  ; M16   ; 3        ; 69           ; 9            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; led270b  ; P16   ; 3        ; 69           ; 3            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; led360a  ; L17   ; 3        ; 69           ; 10           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; led360b  ; P17   ; 3        ; 69           ; 3            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; led540a  ; L18   ; 3        ; 69           ; 10           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; led540b  ; N18   ; 3        ; 69           ; 5            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; led7425a ; L16   ; 3        ; 69           ; 11           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; led7425b ; N16   ; 3        ; 69           ; 6            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; ledcda   ; M17   ; 3        ; 69           ; 7            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; ledcdb   ; T17   ; 3        ; 69           ; 1            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; ledlfia  ; M18   ; 3        ; 69           ; 7            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; ledlfib  ; R16   ; 3        ; 69           ; 3            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; lpena    ; C15   ; 2        ; 64           ; 33           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; lpenb    ; D2    ; 1        ; 0            ; 31           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; prxclka  ; U16   ; 4        ; 68           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; prxclkb  ; R15   ; 3        ; 69           ; 2            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; prxda[0] ; U15   ; 4        ; 66           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; prxda[1] ; U14   ; 4        ; 60           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; prxda[2] ; U13   ; 4        ; 48           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; prxda[3] ; U12   ; 4        ; 44           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; prxda[4] ; U11   ; 4        ; 42           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; prxda[5] ; U10   ; 4        ; 34           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; prxda[6] ; U9    ; 4        ; 26           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; prxda[7] ; U8    ; 4        ; 22           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; prxda[8] ; U7    ; 4        ; 16           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; prxda[9] ; U5    ; 4        ; 6            ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; prxdb[0] ; R14   ; 4        ; 64           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; prxdb[1] ; R13   ; 4        ; 52           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; prxdb[2] ; R12   ; 4        ; 46           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; prxdb[3] ; R11   ; 4        ; 40           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; prxdb[4] ; R10   ; 4        ; 36           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; prxdb[5] ; R9    ; 4        ; 28           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; prxdb[6] ; R8    ; 4        ; 24           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; prxdb[7] ; R7    ; 4        ; 18           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; prxdb[8] ; R6    ; 4        ; 14           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; prxdb[9] ; R5    ; 4        ; 10           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; rclkena  ; D14   ; 2        ; 64           ; 33           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; rclkenb  ; E16   ; 3        ; 69           ; 30           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; rdy[0]   ; R4    ; 4        ; 10           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; rdy[1]   ; U3    ; 4        ; 2            ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; sd_hda   ; G18   ; 3        ; 69           ; 25           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; sd_hdb   ; F17   ; 3        ; 69           ; 28           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; sdi      ; H4    ; 1        ; 0            ; 23           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; spdsela  ; D18   ; 3        ; 69           ; 30           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; spdselb  ; A15   ; 2        ; 66           ; 33           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; txclka   ; D1    ; 1        ; 0            ; 30           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; txclkb   ; A13   ; 2        ; 52           ; 33           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; txcta[0] ; A9    ; 2        ; 26           ; 33           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; txcta[1] ; E2    ; 1        ; 0            ; 30           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; txctb[0] ; B9    ; 2        ; 26           ; 33           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; txctb[1] ; A11   ; 2        ; 40           ; 33           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; txda[0]  ; A6    ; 2        ; 10           ; 33           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; txda[1]  ; C2    ; 1        ; 0            ; 32           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; txda[2]  ; A4    ; 2        ; 4            ; 33           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; txda[3]  ; B6    ; 2        ; 12           ; 33           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; txda[4]  ; B8    ; 2        ; 22           ; 33           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; txda[5]  ; A7    ; 2        ; 16           ; 33           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; txda[6]  ; B7    ; 2        ; 16           ; 33           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; txda[7]  ; A8    ; 2        ; 22           ; 33           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; txdb[0]  ; B11   ; 2        ; 40           ; 33           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; txdb[1]  ; B10   ; 2        ; 36           ; 33           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; txdb[2]  ; B13   ; 2        ; 52           ; 33           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; txdb[3]  ; B14   ; 2        ; 60           ; 33           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; txdb[4]  ; A12   ; 2        ; 44           ; 33           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; txdb[5]  ; A10   ; 2        ; 34           ; 33           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; txdb[6]  ; C17   ; 3        ; 69           ; 32           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; txdb[7]  ; B12   ; 2        ; 44           ; 33           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; ulca     ; E15   ; 3        ; 69           ; 30           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; ulcb     ; D17   ; 3        ; 69           ; 32           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
+----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                       ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+
; cd_mutea       ; H18   ; 3        ; 69           ; 24           ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; cd_muteb       ; F18   ; 3        ; 69           ; 27           ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; fd[0]          ; V6    ; 4        ; 10           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; fd[10]         ; N4    ; 1        ; 0            ; 4            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; fd[11]         ; N3    ; 1        ; 0            ; 4            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; fd[12]         ; P2    ; 1        ; 0            ; 3            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; fd[13]         ; P3    ; 1        ; 0            ; 3            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; fd[14]         ; R3    ; 1        ; 0            ; 2            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; fd[15]         ; T2    ; 1        ; 0            ; 1            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; fd[1]          ; U6    ; 4        ; 12           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; fd[2]          ; V4    ; 4        ; 2            ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; fd[3]          ; U4    ; 4        ; 4            ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; fd[4]          ; R2    ; 1        ; 0            ; 2            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; fd[5]          ; R1    ; 1        ; 0            ; 3            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; fd[6]          ; N2    ; 1        ; 0            ; 6            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; fd[7]          ; N1    ; 1        ; 0            ; 6            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; fd[8]          ; M4    ; 1        ; 0            ; 7            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; fd[9]          ; M3    ; 1        ; 0            ; 8            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; ifclk          ; T4    ; 4        ; 4            ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; pa7_flagd_slcs ; L4    ; 1        ; 0            ; 10           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 38 / 63 ( 60 % ) ; 3.3V          ; --           ;
; 2        ; 44 / 53 ( 83 % ) ; 3.3V          ; --           ;
; 3        ; 33 / 64 ( 51 % ) ; 3.3V          ; --           ;
; 4        ; 47 / 53 ( 88 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+--------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                   ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+
; A1       ;            ; 1        ; GND            ; gnd    ;              ;         ; --         ;                 ;
; A2       ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ;
; A3       ;            ; 1        ; GND            ; gnd    ;              ;         ; --         ;                 ;
; A4       ; 310        ; 2        ; txda[2]        ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; A5       ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V    ; --         ;                 ;
; A6       ; 304        ; 2        ; txda[0]        ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; A7       ; 296        ; 2        ; txda[5]        ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; A8       ; 292        ; 2        ; txda[7]        ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; A9       ; 288        ; 2        ; txcta[0]       ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; A10      ; 278        ; 2        ; txdb[5]        ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; A11      ; 271        ; 2        ; txctb[1]       ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; A12      ; 267        ; 2        ; txdb[4]        ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; A13      ; 261        ; 2        ; txclkb         ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; A14      ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V    ; --         ;                 ;
; A15      ; 247        ; 2        ; spdselb        ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; A16      ;            ; 1        ; GND            ; gnd    ;              ;         ; --         ;                 ;
; A17      ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ;
; A18      ;            ; 1        ; GND            ; gnd    ;              ;         ; --         ;                 ;
; B1       ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ;
; B2       ;            ; 1        ; GND            ; gnd    ;              ;         ; --         ;                 ;
; B3       ; 312        ; 2        ; txerra         ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; B4       ; 311        ; 2        ; rxdb[6]        ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; B5       ; 305        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; B6       ; 302        ; 2        ; txda[3]        ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; B7       ; 297        ; 2        ; txda[6]        ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; B8       ; 293        ; 2        ; txda[4]        ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; B9       ; 289        ; 2        ; txctb[0]       ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; B10      ; 277        ; 2        ; txdb[1]        ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; B11      ; 270        ; 2        ; txdb[0]        ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; B12      ; 266        ; 2        ; txdb[7]        ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; B13      ; 260        ; 2        ; txdb[2]        ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; B14      ; 252        ; 2        ; txdb[3]        ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; B15      ; 246        ; 2        ; rxstb[0]       ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; B16      ; 245        ; 2        ; txerrb         ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; B17      ;            ; 1        ; GND            ; gnd    ;              ;         ; --         ;                 ;
; B18      ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ;
; C1       ;            ; 1        ; GND            ; gnd    ;              ;         ; --         ;                 ;
; C2       ; 1          ; 1        ; txda[1]        ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; C3       ; 0          ; 1        ; rxstb[2]       ; input  ; LVTTL        ;         ; Row I/O    ; Y               ;
; C4       ; 313        ; 2        ; rxda[6]        ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; C5       ; 308        ; 2        ; rxdb[3]        ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; C6       ; 303        ; 2        ; rxdb[7]        ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; C7       ; 299        ; 2        ; lfib           ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; C8       ; 291        ; 2        ; rxdb[2]        ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; C9       ; 287        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; C10      ; 275        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; C11      ; 268        ; 2        ; rxdb[5]        ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; C12      ; 265        ; 2        ; rxdb[0]        ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; C13      ; 263        ; 2        ; rxdb[1]        ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; C14      ; 253        ; 2        ; rxdb[4]        ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; C15      ; 248        ; 2        ; lpena          ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; C16      ; 244        ; 2        ; rxstb[1]       ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; C17      ; 242        ; 3        ; txdb[6]        ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; C18      ;            ; 1        ; GND            ; gnd    ;              ;         ; --         ;                 ;
; D1       ; 5          ; 1        ; txclka         ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; D2       ; 3          ; 1        ; lpenb          ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; D3       ; 2          ; 1        ; rxda[3]        ; input  ; LVTTL        ;         ; Row I/O    ; Y               ;
; D4       ; 4          ; 1        ; scl            ; input  ; LVTTL        ;         ; Row I/O    ; Y               ;
; D5       ; 309        ; 2        ; rxda[5]        ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; D6       ; 301        ; 2        ; rxda[4]        ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; D7       ; 298        ; 2        ; rxda[1]        ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; D8       ; 290        ; 2        ; rxda[0]        ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; D9       ; 286        ; 2        ; rxsta[0]       ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; D10      ; 276        ; 2        ; rxda[2]        ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; D11      ; 269        ; 2        ; rxsta[1]       ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; D12      ; 264        ; 2        ; rxsta[2]       ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; D13      ; 262        ; 2        ; insela         ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; D14      ; 249        ; 2        ; rclkena        ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; D15      ; 241        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; D16      ; 240        ; 3        ; ldtden         ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; D17      ; 243        ; 3        ; ulcb           ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; D18      ; 238        ; 3        ; spdsela        ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; E1       ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V    ; --         ;                 ;
; E2       ; 7          ; 1        ; txcta[1]       ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; E3       ; 6          ; 1        ; inselb         ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; E4       ; 9          ; 1        ; rxda[7]        ; input  ; LVTTL        ;         ; Row I/O    ; Y               ;
; E5       ; 10         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; E6       ; 300        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; E7       ; 295        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; E8       ; 294        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; E9       ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V    ; --         ;                 ;
; E10      ; 281        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; E11      ; 272        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; E12      ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V    ; --         ;                 ;
; E13      ; 254        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; E14      ; 239        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; E15      ; 237        ; 3        ; ulca           ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; E16      ; 236        ; 3        ; rclkenb        ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; E17      ; 235        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; E18      ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V    ; --         ;                 ;
; F1       ; 8          ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; F2       ; 11         ; 1        ; sdo            ; input  ; LVTTL        ;         ; Row I/O    ; Y               ;
; F3       ; 12         ; 1        ; scse           ; input  ; LVTTL        ;         ; Row I/O    ; Y               ;
; F4       ; 13         ; 1        ; lfia           ; input  ; LVTTL        ;         ; Row I/O    ; Y               ;
; F5       ; 14         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; F6       ; 17         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; F7       ; 18         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; F8       ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ;
; F9       ;            ; 1        ; GND            ; gnd    ;              ;         ; --         ;                 ;
; F10      ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ;
; F11      ;            ; 1        ; GND            ; gnd    ;              ;         ; --         ;                 ;
; F12      ; 228        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; F13      ; 231        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; F14      ; 232        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; F15      ; 234        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; F16      ; 233        ; 3        ; cd_muteb2      ; input  ; LVTTL        ;         ; Row I/O    ; Y               ;
; F17      ; 230        ; 3        ; sd_hdb         ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; F18      ; 229        ; 3        ; cd_muteb       ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; G1       ; 15         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; G2       ; 16         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; G3       ; 19         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; G4       ; 20         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; G5       ; 21         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; G6       ; 22         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; G7       ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V    ; --         ;                 ;
; G8       ;            ; 1        ; GND            ; gnd    ;              ;         ; --         ;                 ;
; G9       ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ;
; G10      ;            ; 1        ; GND            ; gnd    ;              ;         ; --         ;                 ;
; G11      ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ;
; G12      ; 227        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; G13      ; 223        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; G14      ; 224        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; G15      ; 225        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; G16      ; 226        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; G17      ; 222        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; G18      ; 221        ; 3        ; sd_hda         ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; H1       ; 23         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; H2       ; 24         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; H3       ; 25         ; 1        ; rxclka_n       ; input  ; LVTTL        ;         ; Row I/O    ; Y               ;
; H4       ; 26         ; 1        ; sdi            ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; H5       ; 27         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; H6       ; 37         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; H7       ; 39         ; 1        ; ^DATA0         ; input  ;              ;         ; --         ;                 ;
; H8       ;            ; 1        ; GND            ; gnd    ;              ;         ; --         ;                 ;
; H9       ;            ; 1        ; GND            ; gnd    ;              ;         ; --         ;                 ;
; H10      ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ;
; H11      ;            ; 1        ; GND            ; gnd    ;              ;         ; --         ;                 ;
; H12      ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V    ; --         ;                 ;
; H13      ; 215        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; H14      ; 216        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; H15      ; 217        ; 3        ; rxclkb_n       ; input  ; LVTTL        ;         ; Row I/O    ; Y               ;
; H16      ; 218        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; H17      ; 219        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; H18      ; 220        ; 3        ; cd_mutea       ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; J1       ; 38         ; 1        ; *~nCSO/nCSO~   ; output ; LVTTL        ;         ; Row I/O    ; N               ;
; J2       ; 40         ; 1        ; ^nCONFIG       ;        ;              ;         ; --         ;                 ;
; J3       ; 41         ; 1        ; rxclka_p       ; input  ; LVTTL        ;         ; Row I/O    ; Y               ;
; J4       ; 42         ; 1        ; txclkoa        ; input  ; LVTTL        ;         ; Row I/O    ; Y               ;
; J5       ;            ; 1        ; VCCA_PLL1      ; power  ;              ; 1.5V    ; --         ;                 ;
; J6       ;            ; 1        ; GNDG_PLL1      ; gnd    ;              ;         ; --         ;                 ;
; J7       ; 44         ; 1        ; ^nCE           ;        ;              ;         ; --         ;                 ;
; J8       ;            ; 1        ; GND            ; gnd    ;              ;         ; --         ;                 ;
; J9       ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ;
; J10      ;            ; 1        ; GND            ; gnd    ;              ;         ; --         ;                 ;
; J11      ;            ; 1        ; GND            ; gnd    ;              ;         ; --         ;                 ;
; J12      ;            ; 1        ; VCCA_PLL2      ; power  ;              ; 1.5V    ; --         ;                 ;
; J13      ; 214        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; J14      ; 204        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; J15      ; 202        ; 3        ; rxclkb_p       ; input  ; LVTTL        ;         ; Row I/O    ; Y               ;
; J16      ; 201        ; 3        ; txclkob        ; input  ; LVTTL        ;         ; Row I/O    ; Y               ;
; J17      ; 203        ; 3        ; #TDI           ; input  ;              ;         ; --         ;                 ;
; J18      ;            ; 1        ; GNDG_PLL2      ; gnd    ;              ;         ; --         ;                 ;
; K1       ;            ; 1        ; GNDA_PLL1      ; gnd    ;              ;         ; --         ;                 ;
; K2       ; 43         ; 1        ; ^nCEO          ;        ;              ;         ; --         ;                 ;
; K3       ; 45         ; 1        ; ^MSEL0         ;        ;              ;         ; --         ;                 ;
; K4       ; 49         ; 1        ; fclka_p        ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; K5       ; 50         ; 1        ; fclka_n        ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; K6       ; 48         ; 1        ; *~ASDO/ASDO~   ; output ; LVTTL        ;         ; Row I/O    ; N               ;
; K7       ; 46         ; 1        ; ^MSEL1         ;        ;              ;         ; --         ;                 ;
; K8       ;            ; 1        ; GND            ; gnd    ;              ;         ; --         ;                 ;
; K9       ;            ; 1        ; GND            ; gnd    ;              ;         ; --         ;                 ;
; K10      ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ;
; K11      ;            ; 1        ; GND            ; gnd    ;              ;         ; --         ;                 ;
; K12      ;            ; 1        ; GNDA_PLL2      ; gnd    ;              ;         ; --         ;                 ;
; K13      ; 200        ; 3        ; #TDO           ; output ;              ;         ; --         ;                 ;
; K14      ; 199        ; 3        ; #TMS           ; input  ;              ;         ; --         ;                 ;
; K15      ; 195        ; 3        ; fclkb_n        ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; K16      ; 194        ; 3        ; fclkb_p        ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; K17      ; 196        ; 3        ; ^CONF_DONE     ;        ;              ;         ; --         ;                 ;
; K18      ; 198        ; 3        ; #TCK           ; input  ;              ;         ; --         ;                 ;
; L1       ; 47         ; 1        ; ^DCLK          ; bidir  ;              ;         ; --         ;                 ;
; L2       ; 59         ; 1        ; ctl[2]         ; input  ; LVTTL        ;         ; Row I/O    ; Y               ;
; L3       ; 60         ; 1        ; reset_n        ; input  ; LVTTL        ;         ; Row I/O    ; Y               ;
; L4       ; 62         ; 1        ; pa7_flagd_slcs ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; L5       ; 61         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; L6       ; 58         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; L7       ; 57         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; L8       ;            ; 1        ; GND            ; gnd    ;              ;         ; --         ;                 ;
; L9       ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ;
; L10      ;            ; 1        ; GND            ; gnd    ;              ;         ; --         ;                 ;
; L11      ;            ; 1        ; GND            ; gnd    ;              ;         ; --         ;                 ;
; L12      ; 197        ; 3        ; ^nSTATUS       ;        ;              ;         ; --         ;                 ;
; L13      ; 184        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; L14      ; 193        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; L15      ; 186        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; L16      ; 185        ; 3        ; led7425a       ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; L17      ; 182        ; 3        ; led360a        ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; L18      ; 181        ; 3        ; led540a        ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; M1       ; 63         ; 1        ; ctl[1]         ; input  ; LVTTL        ;         ; Row I/O    ; Y               ;
; M2       ; 67         ; 1        ; ctl[0]         ; input  ; LVTTL        ;         ; Row I/O    ; Y               ;
; M3       ; 66         ; 1        ; fd[9]          ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; M4       ; 69         ; 1        ; fd[8]          ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; M5       ; 68         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; M6       ; 72         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; M7       ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V    ; --         ;                 ;
; M8       ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ;
; M9       ;            ; 1        ; GND            ; gnd    ;              ;         ; --         ;                 ;
; M10      ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ;
; M11      ;            ; 1        ; GND            ; gnd    ;              ;         ; --         ;                 ;
; M12      ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V    ; --         ;                 ;
; M13      ; 183        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; M14      ; 176        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; M15      ; 177        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; M16      ; 180        ; 3        ; led270a        ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; M17      ; 175        ; 3        ; ledcda         ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; M18      ; 174        ; 3        ; ledlfia        ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; N1       ; 70         ; 1        ; fd[7]          ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; N2       ; 71         ; 1        ; fd[6]          ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; N3       ; 76         ; 1        ; fd[11]         ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; N4       ; 77         ; 1        ; fd[10]         ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; N5       ; 74         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; N6       ; 75         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; N7       ; 73         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; N8       ;            ; 1        ; GND            ; gnd    ;              ;         ; --         ;                 ;
; N9       ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ;
; N10      ;            ; 1        ; GND            ; gnd    ;              ;         ; --         ;                 ;
; N11      ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ;
; N12      ; 171        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; N13      ; 170        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; N14      ; 167        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; N15      ; 173        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; N16      ; 172        ; 3        ; led7425b       ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; N17      ; 169        ; 3        ; ptxclka        ; input  ; LVTTL        ;         ; Row I/O    ; Y               ;
; N18      ; 168        ; 3        ; led540b        ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; P1       ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V    ; --         ;                 ;
; P2       ; 79         ; 1        ; fd[12]         ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; P3       ; 80         ; 1        ; fd[13]         ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; P4       ; 82         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; P5       ; 78         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; P6       ; 99         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; P7       ; 100        ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; P8       ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V    ; --         ;                 ;
; P9       ; 119        ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; P10      ; 128        ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; P11      ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V    ; --         ;                 ;
; P12      ; 146        ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; P13      ; 147        ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; P14      ; 166        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; P15      ; 165        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; P16      ; 163        ; 3        ; led270b        ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; P17      ; 164        ; 3        ; led360b        ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; P18      ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V    ; --         ;                 ;
; R1       ; 81         ; 1        ; fd[5]          ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; R2       ; 83         ; 1        ; fd[4]          ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; R3       ; 84         ; 1        ; fd[14]         ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; R4       ; 95         ; 4        ; rdy[0]         ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; R5       ; 96         ; 4        ; prxdb[9]       ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; R6       ; 102        ; 4        ; prxdb[8]       ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; R7       ; 106        ; 4        ; prxdb[7]       ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; R8       ; 110        ; 4        ; prxdb[6]       ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; R9       ; 113        ; 4        ; prxdb[5]       ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; R10      ; 125        ; 4        ; prxdb[4]       ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; R11      ; 129        ; 4        ; prxdb[3]       ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; R12      ; 136        ; 4        ; prxdb[2]       ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; R13      ; 140        ; 4        ; prxdb[1]       ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; R14      ; 152        ; 4        ; prxdb[0]       ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; R15      ; 161        ; 3        ; prxclkb        ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; R16      ; 162        ; 3        ; ledlfib        ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; R17      ; 159        ; 3        ; ptxda[1]       ; input  ; LVTTL        ;         ; Row I/O    ; Y               ;
; R18      ; 160        ; 3        ; ptxda[0]       ; input  ; LVTTL        ;         ; Row I/O    ; Y               ;
; T1       ;            ; 1        ; GND            ; gnd    ;              ;         ; --         ;                 ;
; T2       ; 85         ; 1        ; fd[15]         ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; T3       ; 86         ; 1        ; clkout         ; input  ; LVTTL        ;         ; Row I/O    ; Y               ;
; T4       ; 89         ; 4        ; ifclk          ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; T5       ; 91         ; 4        ; ptxdb[9]       ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; T6       ; 101        ; 4        ; ptxdb[8]       ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; T7       ; 105        ; 4        ; ptxdb[7]       ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; T8       ; 109        ; 4        ; ptxdb[6]       ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; T9       ; 114        ; 4        ; ptxdb[5]       ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; T10      ; 124        ; 4        ; ptxdb[4]       ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; T11      ; 130        ; 4        ; ptxdb[3]       ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; T12      ; 135        ; 4        ; ptxdb[2]       ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; T13      ; 139        ; 4        ; ptxdb[1]       ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; T14      ; 151        ; 4        ; ptxdb[0]       ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; T15      ; 156        ; 4        ; ptxclkb        ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; T16      ; 157        ; 3        ; led2           ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; T17      ; 158        ; 3        ; ledcdb         ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; T18      ;            ; 1        ; GND            ; gnd    ;              ;         ; --         ;                 ;
; U1       ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ;
; U2       ;            ; 1        ; GND            ; gnd    ;              ;         ; --         ;                 ;
; U3       ; 87         ; 4        ; rdy[1]         ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; U4       ; 90         ; 4        ; fd[3]          ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; U5       ; 92         ; 4        ; prxda[9]       ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; U6       ; 98         ; 4        ; fd[1]          ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; U7       ; 103        ; 4        ; prxda[8]       ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; U8       ; 107        ; 4        ; prxda[7]       ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; U9       ; 111        ; 4        ; prxda[6]       ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; U10      ; 122        ; 4        ; prxda[5]       ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; U11      ; 131        ; 4        ; prxda[4]       ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; U12      ; 134        ; 4        ; prxda[3]       ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; U13      ; 138        ; 4        ; prxda[2]       ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; U14      ; 148        ; 4        ; prxda[1]       ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; U15      ; 154        ; 4        ; prxda[0]       ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; U16      ; 155        ; 4        ; prxclka        ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; U17      ;            ; 1        ; GND            ; gnd    ;              ;         ; --         ;                 ;
; U18      ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ;
; V1       ;            ; 1        ; GND            ; gnd    ;              ;         ; --         ;                 ;
; V2       ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ;
; V3       ;            ; 1        ; GND            ; gnd    ;              ;         ; --         ;                 ;
; V4       ; 88         ; 4        ; fd[2]          ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; V5       ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V    ; --         ;                 ;
; V6       ; 97         ; 4        ; fd[0]          ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; V7       ; 104        ; 4        ; ptxda[9]       ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; V8       ; 108        ; 4        ; ptxda[8]       ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; V9       ; 112        ; 4        ; ptxda[7]       ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; V10      ; 123        ; 4        ; ptxda[6]       ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; V11      ; 132        ; 4        ; ptxda[5]       ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; V12      ; 133        ; 4        ; ptxda[4]       ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; V13      ; 137        ; 4        ; ptxda[3]       ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; V14      ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V    ; --         ;                 ;
; V15      ; 153        ; 4        ; ptxda[2]       ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; V16      ;            ; 1        ; GND            ; gnd    ;              ;         ; --         ;                 ;
; V17      ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ;
; V18      ;            ; 1        ; GND            ; gnd    ;              ;         ; --         ;                 ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                           ;
+-----------------------------+--------------------------------------------+--------------------------------------------+
; Name                        ; pll2:pll2_inst|altpll:altpll_component|pll ; pll1:pll1_inst|altpll:altpll_component|pll ;
+-----------------------------+--------------------------------------------+--------------------------------------------+
; PLL type                    ; -                                          ; -                                          ;
; Scan chain                  ; None                                       ; None                                       ;
; PLL mode                    ; Normal                                     ; Normal                                     ;
; Feedback source             ; --                                         ; --                                         ;
; Compensate clock            ; clock0                                     ; clock0                                     ;
; Switchover on loss of clock ; --                                         ; --                                         ;
; Switchover counter          ; --                                         ; --                                         ;
; Primary clock               ; --                                         ; --                                         ;
; Input frequency 0           ; 51.92 MHz                                  ; 27.0 MHz                                   ;
; Input frequency 1           ; --                                         ; --                                         ;
; Nominal VCO frequency       ; 519.2 MHz                                  ; 675.2 MHz                                  ;
; Freq min lock               ; 49.09 MHz                                  ; 19.64 MHz                                  ;
; Freq max lock               ; 100.0 MHz                                  ; 40.0 MHz                                   ;
; Clock Offset                ; 0 ps                                       ; 0 ps                                       ;
; M VCO Tap                   ; 0                                          ; 0                                          ;
; M Initial                   ; 1                                          ; 1                                          ;
; M value                     ; 10                                         ; 25                                         ;
; N value                     ; 1                                          ; 1                                          ;
; M counter delay             ; --                                         ; --                                         ;
; N counter delay             ; --                                         ; --                                         ;
; M2 value                    ; --                                         ; --                                         ;
; N2 value                    ; --                                         ; --                                         ;
; SS counter                  ; --                                         ; --                                         ;
; Downspread                  ; --                                         ; --                                         ;
; Spread frequency            ; --                                         ; --                                         ;
; Charge pump current         ; --                                         ; --                                         ;
; Loop filter resistance      ; --                                         ; --                                         ;
; Loop filter capacitance     ; --                                         ; --                                         ;
; Freq zero                   ; --                                         ; --                                         ;
; Bandwidth                   ; --                                         ; --                                         ;
; Freq pole                   ; --                                         ; --                                         ;
; enable0 counter             ; --                                         ; --                                         ;
; enable1 counter             ; --                                         ; --                                         ;
; Real time reconfigurable    ; --                                         ; --                                         ;
; Scan chain MIF file         ; --                                         ; --                                         ;
; PLL location                ; PLL_1                                      ; PLL_2                                      ;
+-----------------------------+--------------------------------------------+--------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                 ;
+----------------------------------------------+--------------+------+-----+------------------+-------------+-------+------------+---------+---------------+---------------+------------+---------+---------+
; Name                                         ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Delay ; Duty Cycle ; Counter ; Counter Delay ; Counter Value ; High / Low ; Initial ; VCO Tap ;
+----------------------------------------------+--------------+------+-----+------------------+-------------+-------+------------+---------+---------------+---------------+------------+---------+---------+
; pll2:pll2_inst|altpll:altpll_component|_clk0 ; clock0       ; 10   ; 7   ; 74.17 MHz        ; 0 (0 ps)    ; 0 ps  ; 50/50      ; G1      ; --            ; 7             ; 4/3 Odd    ; 1       ; 0       ;
; pll1:pll1_inst|altpll:altpll_component|_clk0 ; clock0       ; 25   ; 13  ; 51.92 MHz        ; 0 (0 ps)    ; 0 ps  ; 50/50      ; G1      ; --            ; 13            ; 7/6 Odd    ; 1       ; 0       ;
+----------------------------------------------+--------------+------+-----+------------------+-------------+-------+------------+---------+---------------+---------------+------------+---------+---------+


+------------------------------------------------------------------+
; Output Pin Load For Reported TCO                                 ;
+---------------------+-------+------------------------------------+
; I/O Standard        ; Load  ; Termination Resistance             ;
+---------------------+-------+------------------------------------+
; LVTTL               ; 10 pF ; Not Available                      ;
; LVCMOS              ; 10 pF ; Not Available                      ;
; 2.5 V               ; 10 pF ; Not Available                      ;
; 1.8 V               ; 10 pF ; Not Available                      ;
; 1.5 V               ; 10 pF ; Not Available                      ;
; SSTL-3 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-3 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential SSTL-2 ; 30 pF ; (See SSTL-2)                       ;
; 3.3-V PCI           ; 10 pF ; 25 Ohm                             ;
; LVDS                ; 4 pF  ; 100 Ohm                            ;
; RSDS                ; 0 pF  ; 100 Ohm                            ;
+---------------------+-------+------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                     ;
+---------------------------------------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+----------------------------------------------------------------------------------------------------------------------------------------+
; Compilation Hierarchy Node                              ; Logic Cells ; LC Registers ; Memory Bits ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Full Hierarchy Name                                                                                                                    ;
+---------------------------------------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+----------------------------------------------------------------------------------------------------------------------------------------+
; |hdvb0                                                  ; 7450 (152)  ; 3282         ; 163840      ; 160  ; 0            ; 4168 (28)    ; 859 (44)          ; 2423 (80)        ; 800 (0)         ; |hdvb0                                                                                                                                 ;
;    |autorate:u13a|                                      ; 78 (70)     ; 45           ; 0           ; 0    ; 0            ; 33 (33)      ; 1 (1)             ; 44 (36)          ; 30 (22)         ; |hdvb0|autorate:u13a                                                                                                                   ;
;       |lpm_counter:lficount_rtl_1|                      ; 8 (0)       ; 8            ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; 8 (0)           ; |hdvb0|autorate:u13a|lpm_counter:lficount_rtl_1                                                                                        ;
;          |alt_counter_stratix:wysi_counter|             ; 8 (8)       ; 8            ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; |hdvb0|autorate:u13a|lpm_counter:lficount_rtl_1|alt_counter_stratix:wysi_counter                                                       ;
;    |autorate:u13b|                                      ; 78 (70)     ; 45           ; 0           ; 0    ; 0            ; 33 (33)      ; 1 (1)             ; 44 (36)          ; 30 (22)         ; |hdvb0|autorate:u13b                                                                                                                   ;
;       |lpm_counter:lficount_rtl_0|                      ; 8 (0)       ; 8            ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; 8 (0)           ; |hdvb0|autorate:u13b|lpm_counter:lficount_rtl_0                                                                                        ;
;          |alt_counter_stratix:wysi_counter|             ; 8 (8)       ; 8            ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; |hdvb0|autorate:u13b|lpm_counter:lficount_rtl_0|alt_counter_stratix:wysi_counter                                                       ;
;    |channelregs:u2|                                     ; 108 (108)   ; 82           ; 0           ; 0    ; 0            ; 26 (26)      ; 26 (26)           ; 56 (56)          ; 0 (0)           ; |hdvb0|channelregs:u2                                                                                                                  ;
;    |channelregs:u3|                                     ; 126 (126)   ; 83           ; 0           ; 0    ; 0            ; 43 (43)      ; 28 (28)           ; 55 (55)          ; 0 (0)           ; |hdvb0|channelregs:u3                                                                                                                  ;
;    |crc292check:U10AC|                                  ; 132 (132)   ; 84           ; 0           ; 0    ; 0            ; 48 (48)      ; 3 (3)             ; 81 (81)          ; 32 (32)         ; |hdvb0|crc292check:U10AC                                                                                                               ;
;    |crc292check:U10AY|                                  ; 132 (132)   ; 84           ; 0           ; 0    ; 0            ; 48 (48)      ; 3 (3)             ; 81 (81)          ; 32 (32)         ; |hdvb0|crc292check:U10AY                                                                                                               ;
;    |crc292check:U10BC|                                  ; 132 (132)   ; 84           ; 0           ; 0    ; 0            ; 48 (48)      ; 3 (3)             ; 81 (81)          ; 32 (32)         ; |hdvb0|crc292check:U10BC                                                                                                               ;
;    |crc292check:U10BY|                                  ; 132 (132)   ; 84           ; 0           ; 0    ; 0            ; 48 (48)      ; 3 (3)             ; 81 (81)          ; 32 (32)         ; |hdvb0|crc292check:U10BY                                                                                                               ;
;    |edh:U12A|                                           ; 523 (523)   ; 95           ; 0           ; 0    ; 0            ; 428 (428)    ; 16 (16)           ; 79 (79)          ; 122 (122)       ; |hdvb0|edh:U12A                                                                                                                        ;
;    |edh:U12B|                                           ; 530 (530)   ; 95           ; 0           ; 0    ; 0            ; 435 (435)    ; 16 (16)           ; 79 (79)          ; 122 (122)       ; |hdvb0|edh:U12B                                                                                                                        ;
;    |eg1_292:U6A|                                        ; 435 (435)   ; 102          ; 0           ; 0    ; 0            ; 333 (333)    ; 21 (21)           ; 81 (81)          ; 23 (23)         ; |hdvb0|eg1_292:U6A                                                                                                                     ;
;    |eg1_292:U6B|                                        ; 433 (433)   ; 102          ; 0           ; 0    ; 0            ; 331 (331)    ; 21 (21)           ; 81 (81)          ; 23 (23)         ; |hdvb0|eg1_292:U6B                                                                                                                     ;
;    |grey_292:U9B|                                       ; 244 (244)   ; 102          ; 0           ; 0    ; 0            ; 142 (142)    ; 21 (21)           ; 81 (81)          ; 23 (23)         ; |hdvb0|grey_292:U9B                                                                                                                    ;
;    |hdsdi_generator:U9A|                                ; 382 (0)     ; 180          ; 0           ; 0    ; 0            ; 202 (0)      ; 24 (0)            ; 156 (0)          ; 66 (0)          ; |hdvb0|hdsdi_generator:U9A                                                                                                             ;
;       |hd_framegenerator:hdframe|                       ; 281 (281)   ; 104          ; 0           ; 0    ; 0            ; 177 (177)    ; 23 (23)           ; 81 (81)          ; 23 (23)         ; |hdvb0|hdsdi_generator:U9A|hd_framegenerator:hdframe                                                                                   ;
;       |video_sm:video|                                  ; 101 (31)    ; 76           ; 0           ; 0    ; 0            ; 25 (12)      ; 1 (1)             ; 75 (18)          ; 43 (0)          ; |hdvb0|hdsdi_generator:U9A|video_sm:video                                                                                              ;
;          |color_lut:color|                              ; 59 (27)     ; 46           ; 0           ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 46 (14)          ; 32 (0)          ; |hdvb0|hdsdi_generator:U9A|video_sm:video|color_lut:color                                                                              ;
;             |lpm_counter:cnt_rtl_3|                     ; 32 (0)      ; 32           ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; 32 (0)          ; |hdvb0|hdsdi_generator:U9A|video_sm:video|color_lut:color|lpm_counter:cnt_rtl_3                                                        ;
;                |alt_counter_stratix:wysi_counter|       ; 32 (32)     ; 32           ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 32 (32)         ; |hdvb0|hdsdi_generator:U9A|video_sm:video|color_lut:color|lpm_counter:cnt_rtl_3|alt_counter_stratix:wysi_counter                       ;
;          |state_counter:counter|                        ; 11 (11)     ; 11           ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; |hdvb0|hdsdi_generator:U9A|video_sm:video|state_counter:counter                                                                        ;
;    |pll1:pll1_inst|                                     ; 0 (0)       ; 0            ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |hdvb0|pll1:pll1_inst                                                                                                                  ;
;       |altpll:altpll_component|                         ; 0 (0)       ; 0            ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |hdvb0|pll1:pll1_inst|altpll:altpll_component                                                                                          ;
;    |pll2:pll2_inst|                                     ; 0 (0)       ; 0            ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |hdvb0|pll2:pll2_inst                                                                                                                  ;
;       |altpll:altpll_component|                         ; 0 (0)       ; 0            ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |hdvb0|pll2:pll2_inst|altpll:altpll_component                                                                                          ;
;    |rp198:U8A|                                          ; 274 (274)   ; 102          ; 0           ; 0    ; 0            ; 172 (172)    ; 1 (1)             ; 101 (101)        ; 23 (23)         ; |hdvb0|rp198:U8A                                                                                                                       ;
;    |rp198:U8B|                                          ; 274 (274)   ; 102          ; 0           ; 0    ; 0            ; 172 (172)    ; 1 (1)             ; 101 (101)        ; 23 (23)         ; |hdvb0|rp198:U8B                                                                                                                       ;
;    |smpte_292:U7A|                                      ; 686 (0)     ; 508          ; 0           ; 0    ; 0            ; 178 (0)      ; 239 (0)           ; 269 (0)          ; 0 (0)           ; |hdvb0|smpte_292:U7A                                                                                                                   ;
;       |dscram20_top:dscram20_top_inst|                  ; 441 (1)     ; 286          ; 0           ; 0    ; 0            ; 155 (0)      ; 106 (1)           ; 180 (0)          ; 0 (0)           ; |hdvb0|smpte_292:U7A|dscram20_top:dscram20_top_inst                                                                                    ;
;          |altera_ddr_input10:altera_ddr_input_inst10|   ; 30 (0)      ; 30           ; 0           ; 0    ; 0            ; 0 (0)        ; 30 (0)            ; 0 (0)            ; 0 (0)           ; |hdvb0|smpte_292:U7A|dscram20_top:dscram20_top_inst|altera_ddr_input10:altera_ddr_input_inst10                                         ;
;             |altddio_in:altddio_in_component|           ; 30 (30)     ; 30           ; 0           ; 0    ; 0            ; 0 (0)        ; 30 (30)           ; 0 (0)            ; 0 (0)           ; |hdvb0|smpte_292:U7A|dscram20_top:dscram20_top_inst|altera_ddr_input10:altera_ddr_input_inst10|altddio_in:altddio_in_component         ;
;          |altera_ddr_output22:altera_ddr_output_inst22| ; 40 (0)      ; 40           ; 0           ; 0    ; 0            ; 0 (0)        ; 20 (0)            ; 20 (0)           ; 0 (0)           ; |hdvb0|smpte_292:U7A|dscram20_top:dscram20_top_inst|altera_ddr_output22:altera_ddr_output_inst22                                       ;
;             |altddio_out:altddio_out_component|         ; 40 (40)     ; 40           ; 0           ; 0    ; 0            ; 0 (0)        ; 20 (20)           ; 20 (20)          ; 0 (0)           ; |hdvb0|smpte_292:U7A|dscram20_top:dscram20_top_inst|altera_ddr_output22:altera_ddr_output_inst22|altddio_out:altddio_out_component     ;
;          |dscram20:dscram20_inst|                       ; 370 (370)   ; 215          ; 0           ; 0    ; 0            ; 155 (155)    ; 55 (55)           ; 160 (160)        ; 0 (0)           ; |hdvb0|smpte_292:U7A|dscram20_top:dscram20_top_inst|dscram20:dscram20_inst                                                             ;
;       |scram20_top:scram20_top_inst|                    ; 245 (84)    ; 222          ; 0           ; 0    ; 0            ; 23 (2)       ; 133 (65)          ; 89 (17)          ; 0 (0)           ; |hdvb0|smpte_292:U7A|scram20_top:scram20_top_inst                                                                                      ;
;          |altera_ddr_input22:altera_ddr_input_inst|     ; 24 (0)      ; 20           ; 0           ; 0    ; 0            ; 4 (0)        ; 16 (0)            ; 4 (0)            ; 0 (0)           ; |hdvb0|smpte_292:U7A|scram20_top:scram20_top_inst|altera_ddr_input22:altera_ddr_input_inst                                             ;
;             |altddio_in:altddio_in_component|           ; 24 (24)     ; 20           ; 0           ; 0    ; 0            ; 4 (4)        ; 16 (16)           ; 4 (4)            ; 0 (0)           ; |hdvb0|smpte_292:U7A|scram20_top:scram20_top_inst|altera_ddr_input22:altera_ddr_input_inst|altddio_in:altddio_in_component             ;
;          |altera_ddr_output11:altera_ddr_output_inst|   ; 20 (0)      ; 20           ; 0           ; 0    ; 0            ; 0 (0)        ; 10 (0)            ; 10 (0)           ; 0 (0)           ; |hdvb0|smpte_292:U7A|scram20_top:scram20_top_inst|altera_ddr_output11:altera_ddr_output_inst                                           ;
;             |altddio_out:altddio_out_component|         ; 20 (20)     ; 20           ; 0           ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 10 (10)          ; 0 (0)           ; |hdvb0|smpte_292:U7A|scram20_top:scram20_top_inst|altera_ddr_output11:altera_ddr_output_inst|altddio_out:altddio_out_component         ;
;          |scram20:scram20_inst|                         ; 117 (117)   ; 100          ; 0           ; 0    ; 0            ; 17 (17)      ; 42 (42)           ; 58 (58)          ; 0 (0)           ; |hdvb0|smpte_292:U7A|scram20_top:scram20_top_inst|scram20:scram20_inst                                                                 ;
;    |smpte_292:U7B|                                      ; 686 (0)     ; 508          ; 0           ; 0    ; 0            ; 178 (0)      ; 239 (0)           ; 269 (0)          ; 0 (0)           ; |hdvb0|smpte_292:U7B                                                                                                                   ;
;       |dscram20_top:dscram20_top_inst|                  ; 441 (1)     ; 286          ; 0           ; 0    ; 0            ; 155 (0)      ; 106 (1)           ; 180 (0)          ; 0 (0)           ; |hdvb0|smpte_292:U7B|dscram20_top:dscram20_top_inst                                                                                    ;
;          |altera_ddr_input10:altera_ddr_input_inst10|   ; 30 (0)      ; 30           ; 0           ; 0    ; 0            ; 0 (0)        ; 30 (0)            ; 0 (0)            ; 0 (0)           ; |hdvb0|smpte_292:U7B|dscram20_top:dscram20_top_inst|altera_ddr_input10:altera_ddr_input_inst10                                         ;
;             |altddio_in:altddio_in_component|           ; 30 (30)     ; 30           ; 0           ; 0    ; 0            ; 0 (0)        ; 30 (30)           ; 0 (0)            ; 0 (0)           ; |hdvb0|smpte_292:U7B|dscram20_top:dscram20_top_inst|altera_ddr_input10:altera_ddr_input_inst10|altddio_in:altddio_in_component         ;
;          |altera_ddr_output22:altera_ddr_output_inst22| ; 40 (0)      ; 40           ; 0           ; 0    ; 0            ; 0 (0)        ; 20 (0)            ; 20 (0)           ; 0 (0)           ; |hdvb0|smpte_292:U7B|dscram20_top:dscram20_top_inst|altera_ddr_output22:altera_ddr_output_inst22                                       ;
;             |altddio_out:altddio_out_component|         ; 40 (40)     ; 40           ; 0           ; 0    ; 0            ; 0 (0)        ; 20 (20)           ; 20 (20)          ; 0 (0)           ; |hdvb0|smpte_292:U7B|dscram20_top:dscram20_top_inst|altera_ddr_output22:altera_ddr_output_inst22|altddio_out:altddio_out_component     ;
;          |dscram20:dscram20_inst|                       ; 370 (370)   ; 215          ; 0           ; 0    ; 0            ; 155 (155)    ; 55 (55)           ; 160 (160)        ; 0 (0)           ; |hdvb0|smpte_292:U7B|dscram20_top:dscram20_top_inst|dscram20:dscram20_inst                                                             ;
;       |scram20_top:scram20_top_inst|                    ; 245 (84)    ; 222          ; 0           ; 0    ; 0            ; 23 (2)       ; 133 (65)          ; 89 (17)          ; 0 (0)           ; |hdvb0|smpte_292:U7B|scram20_top:scram20_top_inst                                                                                      ;
;          |altera_ddr_input22:altera_ddr_input_inst|     ; 24 (0)      ; 20           ; 0           ; 0    ; 0            ; 4 (0)        ; 16 (0)            ; 4 (0)            ; 0 (0)           ; |hdvb0|smpte_292:U7B|scram20_top:scram20_top_inst|altera_ddr_input22:altera_ddr_input_inst                                             ;
;             |altddio_in:altddio_in_component|           ; 24 (24)     ; 20           ; 0           ; 0    ; 0            ; 4 (4)        ; 16 (16)           ; 4 (4)            ; 0 (0)           ; |hdvb0|smpte_292:U7B|scram20_top:scram20_top_inst|altera_ddr_input22:altera_ddr_input_inst|altddio_in:altddio_in_component             ;
;          |altera_ddr_output11:altera_ddr_output_inst|   ; 20 (0)      ; 20           ; 0           ; 0    ; 0            ; 0 (0)        ; 10 (0)            ; 10 (0)           ; 0 (0)           ; |hdvb0|smpte_292:U7B|scram20_top:scram20_top_inst|altera_ddr_output11:altera_ddr_output_inst                                           ;
;             |altddio_out:altddio_out_component|         ; 20 (20)     ; 20           ; 0           ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 10 (10)          ; 0 (0)           ; |hdvb0|smpte_292:U7B|scram20_top:scram20_top_inst|altera_ddr_output11:altera_ddr_output_inst|altddio_out:altddio_out_component         ;
;          |scram20:scram20_inst|                         ; 117 (117)   ; 100          ; 0           ; 0    ; 0            ; 17 (17)      ; 42 (42)           ; 58 (58)          ; 0 (0)           ; |hdvb0|smpte_292:U7B|scram20_top:scram20_top_inst|scram20:scram20_inst                                                                 ;
;    |smpte_core:u4a|                                     ; 234 (0)     ; 153          ; 0           ; 0    ; 0            ; 81 (0)       ; 40 (0)            ; 113 (0)          ; 0 (0)           ; |hdvb0|smpte_core:u4a                                                                                                                  ;
;       |dscramrx:u1|                                     ; 179 (179)   ; 103          ; 0           ; 0    ; 0            ; 76 (76)      ; 31 (31)           ; 72 (72)          ; 0 (0)           ; |hdvb0|smpte_core:u4a|dscramrx:u1                                                                                                      ;
;       |scramtx:u2|                                      ; 55 (55)     ; 50           ; 0           ; 0    ; 0            ; 5 (5)        ; 9 (9)             ; 41 (41)          ; 0 (0)           ; |hdvb0|smpte_core:u4a|scramtx:u2                                                                                                       ;
;    |smpte_core:u4b|                                     ; 234 (0)     ; 153          ; 0           ; 0    ; 0            ; 81 (0)       ; 40 (0)            ; 113 (0)          ; 0 (0)           ; |hdvb0|smpte_core:u4b                                                                                                                  ;
;       |dscramrx:u1|                                     ; 179 (179)   ; 103          ; 0           ; 0    ; 0            ; 76 (76)      ; 31 (31)           ; 72 (72)          ; 0 (0)           ; |hdvb0|smpte_core:u4b|dscramrx:u1                                                                                                      ;
;       |scramtx:u2|                                      ; 55 (55)     ; 50           ; 0           ; 0    ; 0            ; 5 (5)        ; 9 (9)             ; 41 (41)          ; 0 (0)           ; |hdvb0|smpte_core:u4b|scramtx:u2                                                                                                       ;
;    |spi:u1|                                             ; 73 (68)     ; 42           ; 0           ; 0    ; 0            ; 31 (31)      ; 26 (26)           ; 16 (11)          ; 5 (0)           ; |hdvb0|spi:u1                                                                                                                          ;
;       |lpm_counter:bitcount_rtl_2|                      ; 5 (0)       ; 5            ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (0)            ; 5 (0)           ; |hdvb0|spi:u1|lpm_counter:bitcount_rtl_2                                                                                               ;
;          |alt_counter_stratix:wysi_counter|             ; 5 (5)       ; 5            ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; |hdvb0|spi:u1|lpm_counter:bitcount_rtl_2|alt_counter_stratix:wysi_counter                                                              ;
;    |tpgen_dk:U5A|                                       ; 121 (0)     ; 43           ; 0           ; 0    ; 0            ; 78 (0)       ; 9 (0)             ; 34 (0)           ; 44 (0)          ; |hdvb0|tpgen_dk:U5A                                                                                                                    ;
;       |sdsdi_generator:sdi|                             ; 121 (13)    ; 43           ; 0           ; 0    ; 0            ; 78 (4)       ; 9 (9)             ; 34 (0)           ; 44 (0)          ; |hdvb0|tpgen_dk:U5A|sdsdi_generator:sdi                                                                                                ;
;          |sd_framegenerator:sdi_frame|                  ; 108 (108)   ; 34           ; 0           ; 0    ; 0            ; 74 (74)      ; 0 (0)             ; 34 (34)          ; 44 (44)         ; |hdvb0|tpgen_dk:U5A|sdsdi_generator:sdi|sd_framegenerator:sdi_frame                                                                    ;
;    |tpgen_dk:U5B|                                       ; 121 (0)     ; 43           ; 0           ; 0    ; 0            ; 78 (0)       ; 9 (0)             ; 34 (0)           ; 44 (0)          ; |hdvb0|tpgen_dk:U5B                                                                                                                    ;
;       |sdsdi_generator:sdi|                             ; 121 (13)    ; 43           ; 0           ; 0    ; 0            ; 78 (4)       ; 9 (9)             ; 34 (0)           ; 44 (0)          ; |hdvb0|tpgen_dk:U5B|sdsdi_generator:sdi                                                                                                ;
;          |sd_framegenerator:sdi_frame|                  ; 108 (108)   ; 34           ; 0           ; 0    ; 0            ; 74 (74)      ; 0 (0)             ; 34 (34)          ; 44 (44)         ; |hdvb0|tpgen_dk:U5B|sdsdi_generator:sdi|sd_framegenerator:sdi_frame                                                                    ;
;    |upconvert:upconverta|                               ; 394 (350)   ; 143          ; 163840      ; 0    ; 0            ; 251 (211)    ; 24 (24)           ; 119 (115)        ; 30 (30)         ; |hdvb0|upconvert:upconverta                                                                                                            ;
;       |line_buff:line_buff_inst|                        ; 44 (0)      ; 4            ; 163840      ; 0    ; 0            ; 40 (0)       ; 0 (0)             ; 4 (0)            ; 0 (0)           ; |hdvb0|upconvert:upconverta|line_buff:line_buff_inst                                                                                   ;
;          |altsyncram:altsyncram_component|              ; 44 (0)      ; 4            ; 163840      ; 0    ; 0            ; 40 (0)       ; 0 (0)             ; 4 (0)            ; 0 (0)           ; |hdvb0|upconvert:upconverta|line_buff:line_buff_inst|altsyncram:altsyncram_component                                                   ;
;             |altsyncram_ka81:auto_generated|            ; 44 (4)      ; 4            ; 163840      ; 0    ; 0            ; 40 (0)       ; 0 (0)             ; 4 (4)            ; 0 (0)           ; |hdvb0|upconvert:upconverta|line_buff:line_buff_inst|altsyncram:altsyncram_component|altsyncram_ka81:auto_generated                    ;
;                |decode_iga:decode2|                     ; 2 (2)       ; 0            ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |hdvb0|upconvert:upconverta|line_buff:line_buff_inst|altsyncram:altsyncram_component|altsyncram_ka81:auto_generated|decode_iga:decode2 ;
;                |mux_ccb:mux3|                           ; 38 (38)     ; 0            ; 0           ; 0    ; 0            ; 38 (38)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |hdvb0|upconvert:upconverta|line_buff:line_buff_inst|altsyncram:altsyncram_component|altsyncram_ka81:auto_generated|mux_ccb:mux3       ;
;    |video_detect:U11A|                                  ; 365 (365)   ; 47           ; 0           ; 0    ; 0            ; 318 (318)    ; 0 (0)             ; 47 (47)          ; 32 (32)         ; |hdvb0|video_detect:U11A                                                                                                               ;
;    |video_detect:U11B|                                  ; 371 (371)   ; 47           ; 0           ; 0    ; 0            ; 324 (324)    ; 0 (0)             ; 47 (47)          ; 32 (32)         ; |hdvb0|video_detect:U11B                                                                                                               ;
+---------------------------------------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+----------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                     ;
+----------------+----------+---------------+---------------+-----------------------+-----+
; Name           ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+----------------+----------+---------------+---------------+-----------------------+-----+
; rxsta[2]       ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; rxstb[2]       ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; txerra         ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; txerrb         ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; ptxclka        ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; ptxclkb        ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; ctl[2]         ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; ctl[1]         ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; ctl[0]         ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; txclkoa        ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; txclkob        ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; lfia           ; Input    ; ON            ; ON            ; --                    ; --  ;
; lfib           ; Input    ; ON            ; ON            ; --                    ; --  ;
; cd_muteb2      ; Input    ; ON            ; ON            ; --                    ; --  ;
; reset_n        ; Input    ; ON            ; ON            ; --                    ; --  ;
; rxclka_p       ; Input    ; --            ; --            ; --                    ; --  ;
; rxclkb_p       ; Input    ; --            ; --            ; --                    ; --  ;
; scl            ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; scse           ; Input    ; ON            ; ON            ; --                    ; --  ;
; sdo            ; Input    ; ON            ; ON            ; --                    ; --  ;
; clkout         ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; ptxda[7]       ; Input    ; ON            ; ON            ; --                    ; --  ;
; ptxda[2]       ; Input    ; OFF           ; ON            ; --                    ; --  ;
; ptxda[6]       ; Input    ; OFF           ; ON            ; --                    ; --  ;
; ptxda[3]       ; Input    ; OFF           ; ON            ; --                    ; --  ;
; ptxda[4]       ; Input    ; ON            ; ON            ; --                    ; --  ;
; ptxda[9]       ; Input    ; ON            ; ON            ; --                    ; --  ;
; ptxda[5]       ; Input    ; OFF           ; ON            ; --                    ; --  ;
; ptxda[8]       ; Input    ; OFF           ; ON            ; --                    ; --  ;
; ptxda[1]       ; Input    ; OFF           ; ON            ; --                    ; --  ;
; ptxda[0]       ; Input    ; OFF           ; ON            ; --                    ; --  ;
; ptxdb[7]       ; Input    ; OFF           ; ON            ; --                    ; --  ;
; ptxdb[2]       ; Input    ; ON            ; ON            ; --                    ; --  ;
; ptxdb[6]       ; Input    ; ON            ; ON            ; --                    ; --  ;
; ptxdb[3]       ; Input    ; ON            ; ON            ; --                    ; --  ;
; ptxdb[4]       ; Input    ; ON            ; ON            ; --                    ; --  ;
; ptxdb[9]       ; Input    ; OFF           ; ON            ; --                    ; --  ;
; ptxdb[5]       ; Input    ; ON            ; ON            ; --                    ; --  ;
; ptxdb[8]       ; Input    ; OFF           ; ON            ; --                    ; --  ;
; ptxdb[1]       ; Input    ; ON            ; ON            ; --                    ; --  ;
; ptxdb[0]       ; Input    ; ON            ; ON            ; --                    ; --  ;
; rxda[1]        ; Input    ; ON            ; ON            ; --                    ; --  ;
; rxclka_n       ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; rxda[0]        ; Input    ; ON            ; ON            ; --                    ; --  ;
; rxda[5]        ; Input    ; ON            ; ON            ; --                    ; --  ;
; rxda[6]        ; Input    ; ON            ; ON            ; --                    ; --  ;
; rxsta[1]       ; Input    ; ON            ; ON            ; --                    ; --  ;
; rxsta[0]       ; Input    ; OFF           ; ON            ; --                    ; --  ;
; rxda[3]        ; Input    ; ON            ; ON            ; --                    ; --  ;
; rxda[4]        ; Input    ; OFF           ; ON            ; --                    ; --  ;
; rxda[2]        ; Input    ; ON            ; ON            ; --                    ; --  ;
; rxdb[1]        ; Input    ; OFF           ; ON            ; --                    ; --  ;
; rxclkb_n       ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; rxdb[0]        ; Input    ; OFF           ; ON            ; --                    ; --  ;
; rxdb[5]        ; Input    ; OFF           ; ON            ; --                    ; --  ;
; rxdb[6]        ; Input    ; OFF           ; ON            ; --                    ; --  ;
; rxstb[1]       ; Input    ; OFF           ; ON            ; --                    ; --  ;
; rxstb[0]       ; Input    ; OFF           ; ON            ; --                    ; --  ;
; rxdb[3]        ; Input    ; ON            ; ON            ; --                    ; --  ;
; rxdb[4]        ; Input    ; OFF           ; ON            ; --                    ; --  ;
; rxdb[2]        ; Input    ; ON            ; ON            ; --                    ; --  ;
; rxda[7]        ; Input    ; ON            ; ON            ; --                    ; --  ;
; rxdb[7]        ; Input    ; ON            ; ON            ; --                    ; --  ;
; txclka         ; Output   ; --            ; --            ; --                    ; --  ;
; txclkb         ; Output   ; --            ; --            ; --                    ; --  ;
; txda[7]        ; Output   ; --            ; --            ; --                    ; --  ;
; txda[6]        ; Output   ; --            ; --            ; --                    ; --  ;
; txda[5]        ; Output   ; --            ; --            ; --                    ; --  ;
; txda[4]        ; Output   ; --            ; --            ; --                    ; --  ;
; txda[3]        ; Output   ; --            ; --            ; --                    ; --  ;
; txda[2]        ; Output   ; --            ; --            ; --                    ; --  ;
; txda[1]        ; Output   ; --            ; --            ; --                    ; --  ;
; txda[0]        ; Output   ; --            ; --            ; --                    ; --  ;
; txdb[7]        ; Output   ; --            ; --            ; --                    ; --  ;
; txdb[6]        ; Output   ; --            ; --            ; --                    ; --  ;
; txdb[5]        ; Output   ; --            ; --            ; --                    ; --  ;
; txdb[4]        ; Output   ; --            ; --            ; --                    ; --  ;
; txdb[3]        ; Output   ; --            ; --            ; --                    ; --  ;
; txdb[2]        ; Output   ; --            ; --            ; --                    ; --  ;
; txdb[1]        ; Output   ; --            ; --            ; --                    ; --  ;
; txdb[0]        ; Output   ; --            ; --            ; --                    ; --  ;
; txcta[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; txcta[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; txctb[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; txctb[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; sd_hda         ; Output   ; --            ; --            ; --                    ; --  ;
; sd_hdb         ; Output   ; --            ; --            ; --                    ; --  ;
; rclkena        ; Output   ; --            ; --            ; --                    ; --  ;
; rclkenb        ; Output   ; --            ; --            ; --                    ; --  ;
; lpena          ; Output   ; --            ; --            ; --                    ; --  ;
; lpenb          ; Output   ; --            ; --            ; --                    ; --  ;
; ulca           ; Output   ; --            ; --            ; --                    ; --  ;
; ulcb           ; Output   ; --            ; --            ; --                    ; --  ;
; insela         ; Output   ; --            ; --            ; --                    ; --  ;
; inselb         ; Output   ; --            ; --            ; --                    ; --  ;
; spdsela        ; Output   ; --            ; --            ; --                    ; --  ;
; spdselb        ; Output   ; --            ; --            ; --                    ; --  ;
; ldtden         ; Output   ; --            ; --            ; --                    ; --  ;
; fclka_p        ; Output   ; --            ; --            ; --                    ; --  ;
; fclka_n        ; Output   ; --            ; --            ; --                    ; --  ;
; fclkb_p        ; Output   ; --            ; --            ; --                    ; --  ;
; fclkb_n        ; Output   ; --            ; --            ; --                    ; --  ;
; prxda[9]       ; Output   ; --            ; --            ; --                    ; --  ;
; prxda[8]       ; Output   ; --            ; --            ; --                    ; --  ;
; prxda[7]       ; Output   ; --            ; --            ; --                    ; --  ;
; prxda[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; prxda[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; prxda[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; prxda[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; prxda[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; prxda[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; prxda[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; prxdb[9]       ; Output   ; --            ; --            ; --                    ; --  ;
; prxdb[8]       ; Output   ; --            ; --            ; --                    ; --  ;
; prxdb[7]       ; Output   ; --            ; --            ; --                    ; --  ;
; prxdb[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; prxdb[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; prxdb[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; prxdb[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; prxdb[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; prxdb[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; prxdb[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; prxclka        ; Output   ; --            ; --            ; --                    ; --  ;
; prxclkb        ; Output   ; --            ; --            ; --                    ; --  ;
; led270a        ; Output   ; --            ; --            ; --                    ; --  ;
; led270b        ; Output   ; --            ; --            ; --                    ; --  ;
; led360a        ; Output   ; --            ; --            ; --                    ; --  ;
; led360b        ; Output   ; --            ; --            ; --                    ; --  ;
; led540a        ; Output   ; --            ; --            ; --                    ; --  ;
; led540b        ; Output   ; --            ; --            ; --                    ; --  ;
; led7425a       ; Output   ; --            ; --            ; --                    ; --  ;
; led7425b       ; Output   ; --            ; --            ; --                    ; --  ;
; ledlfia        ; Output   ; --            ; --            ; --                    ; --  ;
; ledlfib        ; Output   ; --            ; --            ; --                    ; --  ;
; ledcda         ; Output   ; --            ; --            ; --                    ; --  ;
; ledcdb         ; Output   ; --            ; --            ; --                    ; --  ;
; led2           ; Output   ; --            ; --            ; --                    ; --  ;
; rdy[1]         ; Output   ; --            ; --            ; --                    ; --  ;
; rdy[0]         ; Output   ; --            ; --            ; --                    ; --  ;
; sdi            ; Output   ; --            ; --            ; --                    ; --  ;
; ifclk          ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pa7_flagd_slcs ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; fd[15]         ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; fd[14]         ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; fd[13]         ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; fd[12]         ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; fd[11]         ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; fd[10]         ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; fd[9]          ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; fd[8]          ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; fd[7]          ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; fd[6]          ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; fd[5]          ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; fd[4]          ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; fd[3]          ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; fd[2]          ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; fd[1]          ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; fd[0]          ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; cd_mutea       ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; cd_muteb       ; Bidir    ; OFF           ; ON            ; --                    ; --  ;
+----------------+----------+---------------+---------------+-----------------------+-----+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                      ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; rxsta[2]                                                                                                                                                 ;                   ;         ;
; rxstb[2]                                                                                                                                                 ;                   ;         ;
; txerra                                                                                                                                                   ;                   ;         ;
; txerrb                                                                                                                                                   ;                   ;         ;
; ptxclka                                                                                                                                                  ;                   ;         ;
; ptxclkb                                                                                                                                                  ;                   ;         ;
; ctl[2]                                                                                                                                                   ;                   ;         ;
; ctl[1]                                                                                                                                                   ;                   ;         ;
; ctl[0]                                                                                                                                                   ;                   ;         ;
; txclkoa                                                                                                                                                  ;                   ;         ;
; txclkob                                                                                                                                                  ;                   ;         ;
; lfia                                                                                                                                                     ;                   ;         ;
;      - ledlfia                                                                                                                                           ; 0                 ; ON      ;
;      - reset_crca~17                                                                                                                                     ; 0                 ; ON      ;
;      - autorate:u13a|lfi0                                                                                                                                ; 0                 ; ON      ;
;      - autorate:u13a|lficount[0]~57                                                                                                                      ; 0                 ; ON      ;
;      - channelregs:u2|statusreg[0]                                                                                                                       ; 0                 ; ON      ;
; lfib                                                                                                                                                     ;                   ;         ;
;      - ledlfib                                                                                                                                           ; 0                 ; ON      ;
;      - reset_crcb~17                                                                                                                                     ; 0                 ; ON      ;
;      - autorate:u13b|lfi0                                                                                                                                ; 0                 ; ON      ;
;      - autorate:u13b|lficount[0]~57                                                                                                                      ; 0                 ; ON      ;
;      - channelregs:u3|statusreg[0]                                                                                                                       ; 0                 ; ON      ;
; cd_muteb2                                                                                                                                                ;                   ;         ;
;      - autorate:u13b|cd0                                                                                                                                 ; 0                 ; ON      ;
;      - channelregs:u3|statusreg[2]                                                                                                                       ; 0                 ; ON      ;
; reset_n                                                                                                                                                  ;                   ;         ;
;      - channelregs:u2|cfgreg[5]                                                                                                                          ; 0                 ; ON      ;
;      - channelregs:u3|cfgreg[5]                                                                                                                          ; 0                 ; ON      ;
;      - channelregs:u2|cfgreg[3]                                                                                                                          ; 0                 ; ON      ;
;      - channelregs:u3|cfgreg[3]                                                                                                                          ; 0                 ; ON      ;
;      - video_detect:U11A|video_type[0]                                                                                                                   ; 0                 ; ON      ;
;      - video_detect:U11A|linecount[8]                                                                                                                    ; 0                 ; ON      ;
;      - video_detect:U11A|linecount[3]                                                                                                                    ; 0                 ; ON      ;
;      - video_detect:U11A|linecount[0]                                                                                                                    ; 0                 ; ON      ;
;      - video_detect:U11A|linecount[4]                                                                                                                    ; 0                 ; ON      ;
;      - video_detect:U11A|linecount[9]                                                                                                                    ; 0                 ; ON      ;
;      - video_detect:U11A|linecount[7]                                                                                                                    ; 0                 ; ON      ;
;      - video_detect:U11A|linecount[6]                                                                                                                    ; 0                 ; ON      ;
;      - video_detect:U11A|linecount[5]                                                                                                                    ; 0                 ; ON      ;
;      - video_detect:U11A|linecount[2]                                                                                                                    ; 0                 ; ON      ;
;      - video_detect:U11A|linecount[1]                                                                                                                    ; 0                 ; ON      ;
;      - video_detect:U11A|count[9]                                                                                                                        ; 0                 ; ON      ;
;      - video_detect:U11A|count[7]                                                                                                                        ; 0                 ; ON      ;
;      - video_detect:U11A|count[10]                                                                                                                       ; 0                 ; ON      ;
;      - video_detect:U11A|count[6]                                                                                                                        ; 0                 ; ON      ;
;      - video_detect:U11A|count[11]                                                                                                                       ; 0                 ; ON      ;
;      - video_detect:U11A|count[8]                                                                                                                        ; 0                 ; ON      ;
;      - video_detect:U11A|count[3]                                                                                                                        ; 0                 ; ON      ;
;      - video_detect:U11A|count[5]                                                                                                                        ; 0                 ; ON      ;
;      - video_detect:U11A|count[4]                                                                                                                        ; 0                 ; ON      ;
;      - video_detect:U11A|count[2]                                                                                                                        ; 0                 ; ON      ;
;      - video_detect:U11A|count[1]                                                                                                                        ; 0                 ; ON      ;
;      - video_detect:U11A|count[0]                                                                                                                        ; 0                 ; ON      ;
;      - video_detect:U11A|video_type[1]                                                                                                                   ; 0                 ; ON      ;
;      - video_detect:U11A|video_type[2]                                                                                                                   ; 0                 ; ON      ;
;      - edh:U12A|a_crc[0]                                                                                                                                 ; 0                 ; ON      ;
;      - edh:U12A|a_crc[1]                                                                                                                                 ; 0                 ; ON      ;
;      - edh:U12A|a_crc[2]                                                                                                                                 ; 0                 ; ON      ;
;      - edh:U12A|a_crc[3]                                                                                                                                 ; 0                 ; ON      ;
;      - edh:U12A|a_crc[5]                                                                                                                                 ; 0                 ; ON      ;
;      - edh:U12A|a_crc[4]                                                                                                                                 ; 0                 ; ON      ;
;      - edh:U12A|a_crc[6]                                                                                                                                 ; 0                 ; ON      ;
;      - edh:U12A|a_crc[7]                                                                                                                                 ; 0                 ; ON      ;
;      - edh:U12A|a_crc[8]                                                                                                                                 ; 0                 ; ON      ;
;      - edh:U12A|a_crc[9]                                                                                                                                 ; 0                 ; ON      ;
;      - edh:U12A|a_crc[11]                                                                                                                                ; 0                 ; ON      ;
;      - edh:U12A|a_crc[10]                                                                                                                                ; 0                 ; ON      ;
;      - edh:U12A|f_crc[0]                                                                                                                                 ; 0                 ; ON      ;
;      - edh:U12A|f_crc[1]                                                                                                                                 ; 0                 ; ON      ;
;      - edh:U12A|f_crc[2]                                                                                                                                 ; 0                 ; ON      ;
;      - edh:U12A|f_crc[3]                                                                                                                                 ; 0                 ; ON      ;
;      - edh:U12A|f_crc[5]                                                                                                                                 ; 0                 ; ON      ;
;      - edh:U12A|f_crc[4]                                                                                                                                 ; 0                 ; ON      ;
;      - edh:U12A|f_crc[12]                                                                                                                                ; 0                 ; ON      ;
;      - edh:U12A|f_crc[13]                                                                                                                                ; 0                 ; ON      ;
;      - edh:U12A|f_crc[14]                                                                                                                                ; 0                 ; ON      ;
;      - edh:U12A|f_crc[15]                                                                                                                                ; 0                 ; ON      ;
;      - edh:U12A|f_crc[6]                                                                                                                                 ; 0                 ; ON      ;
;      - edh:U12A|f_crc[7]                                                                                                                                 ; 0                 ; ON      ;
;      - edh:U12A|f_crc[8]                                                                                                                                 ; 0                 ; ON      ;
;      - edh:U12A|f_crc[9]                                                                                                                                 ; 0                 ; ON      ;
;      - edh:U12A|f_crc[11]                                                                                                                                ; 0                 ; ON      ;
;      - edh:U12A|f_crc[10]                                                                                                                                ; 0                 ; ON      ;
;      - edh:U12A|a_crc[12]                                                                                                                                ; 0                 ; ON      ;
;      - edh:U12A|a_crc[13]                                                                                                                                ; 0                 ; ON      ;
;      - edh:U12A|a_crc[15]                                                                                                                                ; 0                 ; ON      ;
;      - edh:U12A|a_crc[14]                                                                                                                                ; 0                 ; ON      ;
;      - video_detect:U11B|video_type[0]                                                                                                                   ; 0                 ; ON      ;
;      - video_detect:U11B|linecount[2]                                                                                                                    ; 0                 ; ON      ;
;      - video_detect:U11B|linecount[3]                                                                                                                    ; 0                 ; ON      ;
;      - video_detect:U11B|linecount[5]                                                                                                                    ; 0                 ; ON      ;
;      - video_detect:U11B|linecount[7]                                                                                                                    ; 0                 ; ON      ;
;      - video_detect:U11B|linecount[6]                                                                                                                    ; 0                 ; ON      ;
;      - video_detect:U11B|linecount[8]                                                                                                                    ; 0                 ; ON      ;
;      - video_detect:U11B|linecount[4]                                                                                                                    ; 0                 ; ON      ;
;      - video_detect:U11B|linecount[0]                                                                                                                    ; 0                 ; ON      ;
;      - video_detect:U11B|linecount[1]                                                                                                                    ; 0                 ; ON      ;
;      - video_detect:U11B|linecount[9]                                                                                                                    ; 0                 ; ON      ;
;      - video_detect:U11B|count[11]                                                                                                                       ; 0                 ; ON      ;
;      - video_detect:U11B|count[7]                                                                                                                        ; 0                 ; ON      ;
;      - video_detect:U11B|count[6]                                                                                                                        ; 0                 ; ON      ;
;      - video_detect:U11B|count[10]                                                                                                                       ; 0                 ; ON      ;
;      - video_detect:U11B|count[9]                                                                                                                        ; 0                 ; ON      ;
;      - video_detect:U11B|count[8]                                                                                                                        ; 0                 ; ON      ;
;      - video_detect:U11B|count[2]                                                                                                                        ; 0                 ; ON      ;
;      - video_detect:U11B|count[1]                                                                                                                        ; 0                 ; ON      ;
;      - video_detect:U11B|count[0]                                                                                                                        ; 0                 ; ON      ;
;      - video_detect:U11B|count[4]                                                                                                                        ; 0                 ; ON      ;
;      - video_detect:U11B|count[5]                                                                                                                        ; 0                 ; ON      ;
;      - video_detect:U11B|count[3]                                                                                                                        ; 0                 ; ON      ;
;      - video_detect:U11B|video_type[1]                                                                                                                   ; 0                 ; ON      ;
;      - video_detect:U11B|video_type[2]                                                                                                                   ; 0                 ; ON      ;
;      - edh:U12B|f_crc[12]                                                                                                                                ; 0                 ; ON      ;
;      - edh:U12B|f_crc[13]                                                                                                                                ; 0                 ; ON      ;
;      - edh:U12B|f_crc[14]                                                                                                                                ; 0                 ; ON      ;
;      - edh:U12B|f_crc[15]                                                                                                                                ; 0                 ; ON      ;
;      - edh:U12B|f_crc[0]                                                                                                                                 ; 0                 ; ON      ;
;      - edh:U12B|f_crc[1]                                                                                                                                 ; 0                 ; ON      ;
;      - edh:U12B|f_crc[2]                                                                                                                                 ; 0                 ; ON      ;
;      - edh:U12B|f_crc[3]                                                                                                                                 ; 0                 ; ON      ;
;      - edh:U12B|f_crc[5]                                                                                                                                 ; 0                 ; ON      ;
;      - edh:U12B|f_crc[4]                                                                                                                                 ; 0                 ; ON      ;
;      - edh:U12B|a_crc[12]                                                                                                                                ; 0                 ; ON      ;
;      - edh:U12B|a_crc[13]                                                                                                                                ; 0                 ; ON      ;
;      - edh:U12B|a_crc[15]                                                                                                                                ; 0                 ; ON      ;
;      - edh:U12B|a_crc[14]                                                                                                                                ; 0                 ; ON      ;
;      - edh:U12B|f_crc[6]                                                                                                                                 ; 0                 ; ON      ;
;      - edh:U12B|f_crc[7]                                                                                                                                 ; 0                 ; ON      ;
;      - edh:U12B|f_crc[8]                                                                                                                                 ; 0                 ; ON      ;
;      - edh:U12B|f_crc[9]                                                                                                                                 ; 0                 ; ON      ;
;      - edh:U12B|f_crc[11]                                                                                                                                ; 0                 ; ON      ;
;      - edh:U12B|f_crc[10]                                                                                                                                ; 0                 ; ON      ;
;      - edh:U12B|a_crc[0]                                                                                                                                 ; 0                 ; ON      ;
;      - edh:U12B|a_crc[1]                                                                                                                                 ; 0                 ; ON      ;
;      - edh:U12B|a_crc[2]                                                                                                                                 ; 0                 ; ON      ;
;      - edh:U12B|a_crc[3]                                                                                                                                 ; 0                 ; ON      ;
;      - edh:U12B|a_crc[5]                                                                                                                                 ; 0                 ; ON      ;
;      - edh:U12B|a_crc[4]                                                                                                                                 ; 0                 ; ON      ;
;      - edh:U12B|a_crc[6]                                                                                                                                 ; 0                 ; ON      ;
;      - edh:U12B|a_crc[7]                                                                                                                                 ; 0                 ; ON      ;
;      - edh:U12B|a_crc[8]                                                                                                                                 ; 0                 ; ON      ;
;      - edh:U12B|a_crc[9]                                                                                                                                 ; 0                 ; ON      ;
;      - edh:U12B|a_crc[11]                                                                                                                                ; 0                 ; ON      ;
;      - edh:U12B|a_crc[10]                                                                                                                                ; 0                 ; ON      ;
;      - video_detect:U11A|state~39                                                                                                                        ; 0                 ; ON      ;
;      - video_detect:U11A|trs_errors[1]                                                                                                                   ; 0                 ; ON      ;
;      - video_detect:U11A|state~38                                                                                                                        ; 0                 ; ON      ;
;      - video_detect:U11A|state~34                                                                                                                        ; 0                 ; ON      ;
;      - video_detect:U11A|state~37                                                                                                                        ; 0                 ; ON      ;
;      - video_detect:U11A|state~35                                                                                                                        ; 0                 ; ON      ;
;      - video_detect:U11A|state~36                                                                                                                        ; 0                 ; ON      ;
;      - video_detect:U11A|f                                                                                                                               ; 0                 ; ON      ;
;      - video_detect:U11B|state~39                                                                                                                        ; 0                 ; ON      ;
;      - video_detect:U11B|trs_errors[1]                                                                                                                   ; 0                 ; ON      ;
;      - video_detect:U11B|state~38                                                                                                                        ; 0                 ; ON      ;
;      - video_detect:U11B|state~34                                                                                                                        ; 0                 ; ON      ;
;      - video_detect:U11B|state~37                                                                                                                        ; 0                 ; ON      ;
;      - video_detect:U11B|state~35                                                                                                                        ; 0                 ; ON      ;
;      - video_detect:U11B|state~36                                                                                                                        ; 0                 ; ON      ;
;      - video_detect:U11B|f                                                                                                                               ; 0                 ; ON      ;
;      - edh:U12A|acrc_errors[2]                                                                                                                           ; 0                 ; ON      ;
;      - edh:U12A|fcrc_errors[2]                                                                                                                           ; 0                 ; ON      ;
;      - edh:U12B|fcrc_errors[2]                                                                                                                           ; 0                 ; ON      ;
;      - channelregs:u3|cfgreg[2]                                                                                                                          ; 0                 ; ON      ;
;      - edh:U12B|acrc_errors[2]                                                                                                                           ; 0                 ; ON      ;
;      - edh:U12A|acrc_errors[1]                                                                                                                           ; 0                 ; ON      ;
;      - edh:U12A|fcrc_errors[1]                                                                                                                           ; 0                 ; ON      ;
;      - edh:U12B|acrc_errors[1]                                                                                                                           ; 0                 ; ON      ;
;      - edh:U12B|fcrc_errors[1]                                                                                                                           ; 0                 ; ON      ;
;      - edh:U12A|fcrc_errors[3]                                                                                                                           ; 0                 ; ON      ;
;      - edh:U12A|acrc_errors[3]                                                                                                                           ; 0                 ; ON      ;
;      - edh:U12B|fcrc_errors[3]                                                                                                                           ; 0                 ; ON      ;
;      - edh:U12B|acrc_errors[3]                                                                                                                           ; 0                 ; ON      ;
;      - edh:U12A|fcrc_errors[0]                                                                                                                           ; 0                 ; ON      ;
;      - edh:U12A|acrc_errors[0]                                                                                                                           ; 0                 ; ON      ;
;      - edh:U12B|fcrc_errors[0]                                                                                                                           ; 0                 ; ON      ;
;      - edh:U12B|acrc_errors[0]                                                                                                                           ; 0                 ; ON      ;
;      - edh:U12B|fcrc_errors[5]                                                                                                                           ; 0                 ; ON      ;
;      - edh:U12B|acrc_errors[5]                                                                                                                           ; 0                 ; ON      ;
;      - edh:U12A|fcrc_errors[5]                                                                                                                           ; 0                 ; ON      ;
;      - edh:U12A|acrc_errors[5]                                                                                                                           ; 0                 ; ON      ;
;      - edh:U12A|acrc_errors[6]                                                                                                                           ; 0                 ; ON      ;
;      - channelregs:u2|cfgreg[6]                                                                                                                          ; 0                 ; ON      ;
;      - edh:U12A|fcrc_errors[6]                                                                                                                           ; 0                 ; ON      ;
;      - edh:U12B|acrc_errors[6]                                                                                                                           ; 0                 ; ON      ;
;      - channelregs:u3|cfgreg[6]                                                                                                                          ; 0                 ; ON      ;
;      - edh:U12B|fcrc_errors[6]                                                                                                                           ; 0                 ; ON      ;
;      - edh:U12A|acrc_errors[7]                                                                                                                           ; 0                 ; ON      ;
;      - edh:U12A|fcrc_errors[7]                                                                                                                           ; 0                 ; ON      ;
;      - edh:U12B|acrc_errors[7]                                                                                                                           ; 0                 ; ON      ;
;      - edh:U12B|fcrc_errors[7]                                                                                                                           ; 0                 ; ON      ;
;      - edh:U12A|acrc_errors[4]                                                                                                                           ; 0                 ; ON      ;
;      - edh:U12A|fcrc_errors[4]                                                                                                                           ; 0                 ; ON      ;
;      - edh:U12B|acrc_errors[4]                                                                                                                           ; 0                 ; ON      ;
;      - edh:U12B|fcrc_errors[4]                                                                                                                           ; 0                 ; ON      ;
;      - video_detect:U11A|trs_errors[0]                                                                                                                   ; 0                 ; ON      ;
;      - video_detect:U11B|trs_errors[0]                                                                                                                   ; 0                 ; ON      ;
;      - smpte_core:u4a|dscramrx:u1|offset3[0]                                                                                                             ; 0                 ; ON      ;
;      - smpte_core:u4a|dscramrx:u1|offset3[3]                                                                                                             ; 0                 ; ON      ;
;      - smpte_core:u4a|dscramrx:u1|offset3[1]                                                                                                             ; 0                 ; ON      ;
;      - smpte_core:u4a|dscramrx:u1|offset3[2]                                                                                                             ; 0                 ; ON      ;
;      - smpte_core:u4a|dscramrx:u1|SYNC_flag~103                                                                                                          ; 0                 ; ON      ;
;      - smpte_core:u4b|dscramrx:u1|offset3[0]                                                                                                             ; 0                 ; ON      ;
;      - smpte_core:u4b|dscramrx:u1|offset3[3]                                                                                                             ; 0                 ; ON      ;
;      - smpte_core:u4b|dscramrx:u1|offset3[1]                                                                                                             ; 0                 ; ON      ;
;      - smpte_core:u4b|dscramrx:u1|offset3[2]                                                                                                             ; 0                 ; ON      ;
;      - smpte_core:u4b|dscramrx:u1|SYNC_flag~86                                                                                                           ; 0                 ; ON      ;
;      - reset_crca~17                                                                                                                                     ; 0                 ; ON      ;
;      - reset_crcb~17                                                                                                                                     ; 0                 ; ON      ;
;      - autorate:u13a|state~135                                                                                                                           ; 0                 ; ON      ;
;      - autorate:u13a|state~136                                                                                                                           ; 0                 ; ON      ;
;      - autorate:u13a|state~137                                                                                                                           ; 0                 ; ON      ;
;      - autorate:u13a|state~138                                                                                                                           ; 0                 ; ON      ;
;      - autorate:u13a|state~139                                                                                                                           ; 0                 ; ON      ;
;      - autorate:u13a|state~132                                                                                                                           ; 0                 ; ON      ;
;      - channelregs:u2|cfgreg[7]                                                                                                                          ; 0                 ; ON      ;
;      - autorate:u13b|state~135                                                                                                                           ; 0                 ; ON      ;
;      - autorate:u13b|state~136                                                                                                                           ; 0                 ; ON      ;
;      - autorate:u13b|state~137                                                                                                                           ; 0                 ; ON      ;
;      - autorate:u13b|state~138                                                                                                                           ; 0                 ; ON      ;
;      - autorate:u13b|state~139                                                                                                                           ; 0                 ; ON      ;
;      - autorate:u13b|state~132                                                                                                                           ; 0                 ; ON      ;
;      - channelregs:u3|cfgreg[7]                                                                                                                          ; 0                 ; ON      ;
;      - autorate:u13a|state~131                                                                                                                           ; 0                 ; ON      ;
;      - autorate:u13b|state~131                                                                                                                           ; 0                 ; ON      ;
;      - tpgen_dk:U5A|sdsdi_generator:sdi|enable_sdsdigen~42                                                                                               ; 0                 ; ON      ;
;      - tpgen_dk:U5B|sdsdi_generator:sdi|enable_sdsdigen~42                                                                                               ; 0                 ; ON      ;
;      - upconvert:upconverta|line_buff:line_buff_inst|altsyncram:altsyncram_component|altsyncram_ka81:auto_generated|ram_block1a10                        ; 0                 ; ON      ;
;      - upconvert:upconverta|line_buff:line_buff_inst|altsyncram:altsyncram_component|altsyncram_ka81:auto_generated|ram_block1a10                        ; 0                 ; ON      ;
;      - upconvert:upconverta|line_buff:line_buff_inst|altsyncram:altsyncram_component|altsyncram_ka81:auto_generated|ram_block1a20                        ; 0                 ; ON      ;
;      - upconvert:upconverta|line_buff:line_buff_inst|altsyncram:altsyncram_component|altsyncram_ka81:auto_generated|ram_block1a20                        ; 0                 ; ON      ;
;      - upconvert:upconverta|line_buff:line_buff_inst|altsyncram:altsyncram_component|altsyncram_ka81:auto_generated|ram_block1a0                         ; 0                 ; ON      ;
;      - upconvert:upconverta|line_buff:line_buff_inst|altsyncram:altsyncram_component|altsyncram_ka81:auto_generated|ram_block1a0                         ; 0                 ; ON      ;
;      - upconvert:upconverta|line_buff:line_buff_inst|altsyncram:altsyncram_component|altsyncram_ka81:auto_generated|ram_block1a30                        ; 0                 ; ON      ;
;      - upconvert:upconverta|line_buff:line_buff_inst|altsyncram:altsyncram_component|altsyncram_ka81:auto_generated|ram_block1a30                        ; 0                 ; ON      ;
;      - upconvert:upconverta|ready                                                                                                                        ; 0                 ; ON      ;
;      - upconvert:upconverta|line_buff:line_buff_inst|altsyncram:altsyncram_component|altsyncram_ka81:auto_generated|ram_block1a21                        ; 0                 ; ON      ;
;      - upconvert:upconverta|line_buff:line_buff_inst|altsyncram:altsyncram_component|altsyncram_ka81:auto_generated|ram_block1a21                        ; 0                 ; ON      ;
;      - upconvert:upconverta|line_buff:line_buff_inst|altsyncram:altsyncram_component|altsyncram_ka81:auto_generated|ram_block1a11                        ; 0                 ; ON      ;
;      - upconvert:upconverta|line_buff:line_buff_inst|altsyncram:altsyncram_component|altsyncram_ka81:auto_generated|ram_block1a11                        ; 0                 ; ON      ;
;      - upconvert:upconverta|line_buff:line_buff_inst|altsyncram:altsyncram_component|altsyncram_ka81:auto_generated|ram_block1a1                         ; 0                 ; ON      ;
;      - upconvert:upconverta|line_buff:line_buff_inst|altsyncram:altsyncram_component|altsyncram_ka81:auto_generated|ram_block1a1                         ; 0                 ; ON      ;
;      - upconvert:upconverta|line_buff:line_buff_inst|altsyncram:altsyncram_component|altsyncram_ka81:auto_generated|ram_block1a31                        ; 0                 ; ON      ;
;      - upconvert:upconverta|line_buff:line_buff_inst|altsyncram:altsyncram_component|altsyncram_ka81:auto_generated|ram_block1a31                        ; 0                 ; ON      ;
;      - upconvert:upconverta|line_buff:line_buff_inst|altsyncram:altsyncram_component|altsyncram_ka81:auto_generated|ram_block1a12                        ; 0                 ; ON      ;
;      - upconvert:upconverta|line_buff:line_buff_inst|altsyncram:altsyncram_component|altsyncram_ka81:auto_generated|ram_block1a12                        ; 0                 ; ON      ;
;      - upconvert:upconverta|line_buff:line_buff_inst|altsyncram:altsyncram_component|altsyncram_ka81:auto_generated|ram_block1a22                        ; 0                 ; ON      ;
;      - upconvert:upconverta|line_buff:line_buff_inst|altsyncram:altsyncram_component|altsyncram_ka81:auto_generated|ram_block1a22                        ; 0                 ; ON      ;
;      - upconvert:upconverta|line_buff:line_buff_inst|altsyncram:altsyncram_component|altsyncram_ka81:auto_generated|ram_block1a2                         ; 0                 ; ON      ;
;      - upconvert:upconverta|line_buff:line_buff_inst|altsyncram:altsyncram_component|altsyncram_ka81:auto_generated|ram_block1a2                         ; 0                 ; ON      ;
;      - upconvert:upconverta|line_buff:line_buff_inst|altsyncram:altsyncram_component|altsyncram_ka81:auto_generated|ram_block1a32                        ; 0                 ; ON      ;
;      - upconvert:upconverta|line_buff:line_buff_inst|altsyncram:altsyncram_component|altsyncram_ka81:auto_generated|ram_block1a32                        ; 0                 ; ON      ;
;      - upconvert:upconverta|line_buff:line_buff_inst|altsyncram:altsyncram_component|altsyncram_ka81:auto_generated|ram_block1a23                        ; 0                 ; ON      ;
;      - upconvert:upconverta|line_buff:line_buff_inst|altsyncram:altsyncram_component|altsyncram_ka81:auto_generated|ram_block1a23                        ; 0                 ; ON      ;
;      - upconvert:upconverta|line_buff:line_buff_inst|altsyncram:altsyncram_component|altsyncram_ka81:auto_generated|ram_block1a13                        ; 0                 ; ON      ;
;      - upconvert:upconverta|line_buff:line_buff_inst|altsyncram:altsyncram_component|altsyncram_ka81:auto_generated|ram_block1a13                        ; 0                 ; ON      ;
;      - upconvert:upconverta|line_buff:line_buff_inst|altsyncram:altsyncram_component|altsyncram_ka81:auto_generated|ram_block1a3                         ; 0                 ; ON      ;
;      - upconvert:upconverta|line_buff:line_buff_inst|altsyncram:altsyncram_component|altsyncram_ka81:auto_generated|ram_block1a3                         ; 0                 ; ON      ;
;      - upconvert:upconverta|line_buff:line_buff_inst|altsyncram:altsyncram_component|altsyncram_ka81:auto_generated|ram_block1a33                        ; 0                 ; ON      ;
;      - upconvert:upconverta|line_buff:line_buff_inst|altsyncram:altsyncram_component|altsyncram_ka81:auto_generated|ram_block1a33                        ; 0                 ; ON      ;
;      - upconvert:upconverta|line_buff:line_buff_inst|altsyncram:altsyncram_component|altsyncram_ka81:auto_generated|ram_block1a14                        ; 0                 ; ON      ;
;      - upconvert:upconverta|line_buff:line_buff_inst|altsyncram:altsyncram_component|altsyncram_ka81:auto_generated|ram_block1a14                        ; 0                 ; ON      ;
;      - upconvert:upconverta|line_buff:line_buff_inst|altsyncram:altsyncram_component|altsyncram_ka81:auto_generated|ram_block1a24                        ; 0                 ; ON      ;
;      - upconvert:upconverta|line_buff:line_buff_inst|altsyncram:altsyncram_component|altsyncram_ka81:auto_generated|ram_block1a24                        ; 0                 ; ON      ;
;      - upconvert:upconverta|line_buff:line_buff_inst|altsyncram:altsyncram_component|altsyncram_ka81:auto_generated|ram_block1a4                         ; 0                 ; ON      ;
;      - upconvert:upconverta|line_buff:line_buff_inst|altsyncram:altsyncram_component|altsyncram_ka81:auto_generated|ram_block1a4                         ; 0                 ; ON      ;
;      - upconvert:upconverta|line_buff:line_buff_inst|altsyncram:altsyncram_component|altsyncram_ka81:auto_generated|ram_block1a34                        ; 0                 ; ON      ;
;      - upconvert:upconverta|line_buff:line_buff_inst|altsyncram:altsyncram_component|altsyncram_ka81:auto_generated|ram_block1a34                        ; 0                 ; ON      ;
;      - upconvert:upconverta|line_buff:line_buff_inst|altsyncram:altsyncram_component|altsyncram_ka81:auto_generated|ram_block1a25                        ; 0                 ; ON      ;
;      - upconvert:upconverta|line_buff:line_buff_inst|altsyncram:altsyncram_component|altsyncram_ka81:auto_generated|ram_block1a25                        ; 0                 ; ON      ;
;      - upconvert:upconverta|line_buff:line_buff_inst|altsyncram:altsyncram_component|altsyncram_ka81:auto_generated|ram_block1a15                        ; 0                 ; ON      ;
;      - upconvert:upconverta|line_buff:line_buff_inst|altsyncram:altsyncram_component|altsyncram_ka81:auto_generated|ram_block1a15                        ; 0                 ; ON      ;
;      - upconvert:upconverta|line_buff:line_buff_inst|altsyncram:altsyncram_component|altsyncram_ka81:auto_generated|ram_block1a5                         ; 0                 ; ON      ;
;      - upconvert:upconverta|line_buff:line_buff_inst|altsyncram:altsyncram_component|altsyncram_ka81:auto_generated|ram_block1a5                         ; 0                 ; ON      ;
;      - upconvert:upconverta|line_buff:line_buff_inst|altsyncram:altsyncram_component|altsyncram_ka81:auto_generated|ram_block1a35                        ; 0                 ; ON      ;
;      - upconvert:upconverta|line_buff:line_buff_inst|altsyncram:altsyncram_component|altsyncram_ka81:auto_generated|ram_block1a35                        ; 0                 ; ON      ;
;      - upconvert:upconverta|line_buff:line_buff_inst|altsyncram:altsyncram_component|altsyncram_ka81:auto_generated|ram_block1a16                        ; 0                 ; ON      ;
;      - upconvert:upconverta|line_buff:line_buff_inst|altsyncram:altsyncram_component|altsyncram_ka81:auto_generated|ram_block1a16                        ; 0                 ; ON      ;
;      - upconvert:upconverta|line_buff:line_buff_inst|altsyncram:altsyncram_component|altsyncram_ka81:auto_generated|ram_block1a26                        ; 0                 ; ON      ;
;      - upconvert:upconverta|line_buff:line_buff_inst|altsyncram:altsyncram_component|altsyncram_ka81:auto_generated|ram_block1a26                        ; 0                 ; ON      ;
;      - upconvert:upconverta|line_buff:line_buff_inst|altsyncram:altsyncram_component|altsyncram_ka81:auto_generated|ram_block1a6                         ; 0                 ; ON      ;
;      - upconvert:upconverta|line_buff:line_buff_inst|altsyncram:altsyncram_component|altsyncram_ka81:auto_generated|ram_block1a6                         ; 0                 ; ON      ;
;      - upconvert:upconverta|line_buff:line_buff_inst|altsyncram:altsyncram_component|altsyncram_ka81:auto_generated|ram_block1a36                        ; 0                 ; ON      ;
;      - upconvert:upconverta|line_buff:line_buff_inst|altsyncram:altsyncram_component|altsyncram_ka81:auto_generated|ram_block1a36                        ; 0                 ; ON      ;
;      - upconvert:upconverta|line_buff:line_buff_inst|altsyncram:altsyncram_component|altsyncram_ka81:auto_generated|ram_block1a27                        ; 0                 ; ON      ;
;      - upconvert:upconverta|line_buff:line_buff_inst|altsyncram:altsyncram_component|altsyncram_ka81:auto_generated|ram_block1a27                        ; 0                 ; ON      ;
;      - upconvert:upconverta|line_buff:line_buff_inst|altsyncram:altsyncram_component|altsyncram_ka81:auto_generated|ram_block1a17                        ; 0                 ; ON      ;
;      - upconvert:upconverta|line_buff:line_buff_inst|altsyncram:altsyncram_component|altsyncram_ka81:auto_generated|ram_block1a17                        ; 0                 ; ON      ;
;      - upconvert:upconverta|line_buff:line_buff_inst|altsyncram:altsyncram_component|altsyncram_ka81:auto_generated|ram_block1a7                         ; 0                 ; ON      ;
;      - upconvert:upconverta|line_buff:line_buff_inst|altsyncram:altsyncram_component|altsyncram_ka81:auto_generated|ram_block1a7                         ; 0                 ; ON      ;
;      - upconvert:upconverta|line_buff:line_buff_inst|altsyncram:altsyncram_component|altsyncram_ka81:auto_generated|ram_block1a37                        ; 0                 ; ON      ;
;      - upconvert:upconverta|line_buff:line_buff_inst|altsyncram:altsyncram_component|altsyncram_ka81:auto_generated|ram_block1a37                        ; 0                 ; ON      ;
;      - upconvert:upconverta|line_buff:line_buff_inst|altsyncram:altsyncram_component|altsyncram_ka81:auto_generated|ram_block1a18                        ; 0                 ; ON      ;
;      - upconvert:upconverta|line_buff:line_buff_inst|altsyncram:altsyncram_component|altsyncram_ka81:auto_generated|ram_block1a18                        ; 0                 ; ON      ;
;      - upconvert:upconverta|line_buff:line_buff_inst|altsyncram:altsyncram_component|altsyncram_ka81:auto_generated|ram_block1a28                        ; 0                 ; ON      ;
;      - upconvert:upconverta|line_buff:line_buff_inst|altsyncram:altsyncram_component|altsyncram_ka81:auto_generated|ram_block1a28                        ; 0                 ; ON      ;
;      - upconvert:upconverta|line_buff:line_buff_inst|altsyncram:altsyncram_component|altsyncram_ka81:auto_generated|ram_block1a8                         ; 0                 ; ON      ;
;      - upconvert:upconverta|line_buff:line_buff_inst|altsyncram:altsyncram_component|altsyncram_ka81:auto_generated|ram_block1a8                         ; 0                 ; ON      ;
;      - upconvert:upconverta|line_buff:line_buff_inst|altsyncram:altsyncram_component|altsyncram_ka81:auto_generated|ram_block1a38                        ; 0                 ; ON      ;
;      - upconvert:upconverta|line_buff:line_buff_inst|altsyncram:altsyncram_component|altsyncram_ka81:auto_generated|ram_block1a38                        ; 0                 ; ON      ;
;      - upconvert:upconverta|line_buff:line_buff_inst|altsyncram:altsyncram_component|altsyncram_ka81:auto_generated|ram_block1a29                        ; 0                 ; ON      ;
;      - upconvert:upconverta|line_buff:line_buff_inst|altsyncram:altsyncram_component|altsyncram_ka81:auto_generated|ram_block1a29                        ; 0                 ; ON      ;
;      - upconvert:upconverta|line_buff:line_buff_inst|altsyncram:altsyncram_component|altsyncram_ka81:auto_generated|ram_block1a19                        ; 0                 ; ON      ;
;      - upconvert:upconverta|line_buff:line_buff_inst|altsyncram:altsyncram_component|altsyncram_ka81:auto_generated|ram_block1a19                        ; 0                 ; ON      ;
;      - upconvert:upconverta|line_buff:line_buff_inst|altsyncram:altsyncram_component|altsyncram_ka81:auto_generated|ram_block1a9                         ; 0                 ; ON      ;
;      - upconvert:upconverta|line_buff:line_buff_inst|altsyncram:altsyncram_component|altsyncram_ka81:auto_generated|ram_block1a9                         ; 0                 ; ON      ;
;      - upconvert:upconverta|line_buff:line_buff_inst|altsyncram:altsyncram_component|altsyncram_ka81:auto_generated|ram_block1a39                        ; 0                 ; ON      ;
;      - upconvert:upconverta|line_buff:line_buff_inst|altsyncram:altsyncram_component|altsyncram_ka81:auto_generated|ram_block1a39                        ; 0                 ; ON      ;
;      - upconvert:upconverta|wraddress[12]                                                                                                                ; 0                 ; ON      ;
;      - upconvert:upconverta|line_buff:line_buff_inst|altsyncram:altsyncram_component|altsyncram_ka81:auto_generated|address_reg_b[0]                     ; 0                 ; ON      ;
;      - upconvert:upconverta|wraddress[13]                                                                                                                ; 0                 ; ON      ;
;      - upconvert:upconverta|line_buff:line_buff_inst|altsyncram:altsyncram_component|altsyncram_ka81:auto_generated|address_reg_b[1]                     ; 0                 ; ON      ;
;      - upconvert:upconverta|line_buff:line_buff_inst|altsyncram:altsyncram_component|altsyncram_ka81:auto_generated|decode_iga:decode2|w_anode435w[2]~29 ; 0                 ; ON      ;
;      - upconvert:upconverta|line_buff:line_buff_inst|altsyncram:altsyncram_component|altsyncram_ka81:auto_generated|decode_iga:decode2|w_anode464w[2]~0  ; 0                 ; ON      ;
;      - upconvert:upconverta|instate                                                                                                                      ; 0                 ; ON      ;
;      - upconvert:upconverta|bufnum[2]                                                                                                                    ; 0                 ; ON      ;
;      - upconvert:upconverta|bufnum[1]                                                                                                                    ; 0                 ; ON      ;
;      - upconvert:upconverta|bufnum[0]                                                                                                                    ; 0                 ; ON      ;
;      - upconvert:upconverta|wraddress[13]~0                                                                                                              ; 0                 ; ON      ;
;      - upconvert:upconverta|_~11                                                                                                                         ; 0                 ; ON      ;
;      - edh:U12A|read_acrc_errors0                                                                                                                        ; 0                 ; ON      ;
;      - edh:U12A|read_fcrc_errors0                                                                                                                        ; 0                 ; ON      ;
;      - video_detect:U11A|old_f                                                                                                                           ; 0                 ; ON      ;
;      - smpte_core:u4a|dscramrx:u1|offset2[0]                                                                                                             ; 0                 ; ON      ;
;      - smpte_core:u4a|dscramrx:u1|offset2[1]                                                                                                             ; 0                 ; ON      ;
;      - edh:U12B|read_fcrc_errors0                                                                                                                        ; 0                 ; ON      ;
;      - edh:U12B|read_acrc_errors0                                                                                                                        ; 0                 ; ON      ;
;      - smpte_core:u4a|dscramrx:u1|offset2[2]                                                                                                             ; 0                 ; ON      ;
;      - smpte_core:u4a|dscramrx:u1|offset2[3]                                                                                                             ; 0                 ; ON      ;
;      - channelregs:u2|cfgreg[2]                                                                                                                          ; 0                 ; ON      ;
;      - video_detect:U11B|old_f                                                                                                                           ; 0                 ; ON      ;
;      - smpte_core:u4b|dscramrx:u1|offset2[0]                                                                                                             ; 0                 ; ON      ;
;      - smpte_core:u4b|dscramrx:u1|offset2[1]                                                                                                             ; 0                 ; ON      ;
;      - smpte_core:u4b|dscramrx:u1|offset2[2]                                                                                                             ; 0                 ; ON      ;
;      - smpte_core:u4b|dscramrx:u1|offset2[3]                                                                                                             ; 0                 ; ON      ;
;      - channelregs:u2|cfgreg[1]                                                                                                                          ; 0                 ; ON      ;
;      - channelregs:u2|cfgreg[0]                                                                                                                          ; 0                 ; ON      ;
;      - channelregs:u3|cfgreg[1]                                                                                                                          ; 0                 ; ON      ;
;      - channelregs:u3|cfgreg[0]                                                                                                                          ; 0                 ; ON      ;
;      - channelregs:u2|txsrcreg[0]                                                                                                                        ; 0                 ; ON      ;
;      - channelregs:u2|txsrcreg[2]                                                                                                                        ; 0                 ; ON      ;
;      - channelregs:u2|txsrcreg[1]                                                                                                                        ; 0                 ; ON      ;
;      - channelregs:u3|txsrcreg[0]                                                                                                                        ; 0                 ; ON      ;
;      - channelregs:u3|txsrcreg[2]                                                                                                                        ; 0                 ; ON      ;
;      - channelregs:u3|txsrcreg[1]                                                                                                                        ; 0                 ; ON      ;
;      - channelregs:u2|cfgreg[7]                                                                                                                          ; 0                 ; ON      ;
;      - channelregs:u3|cfgreg[7]                                                                                                                          ; 0                 ; ON      ;
;      - channelregs:u2|cfgreg[4]                                                                                                                          ; 0                 ; ON      ;
;      - channelregs:u3|cfgreg[4]                                                                                                                          ; 0                 ; ON      ;
; rxclka_p                                                                                                                                                 ;                   ;         ;
; rxclkb_p                                                                                                                                                 ;                   ;         ;
; scl                                                                                                                                                      ;                   ;         ;
;      - spi:u1|data_out[1]                                                                                                                                ; 0                 ; OFF     ;
;      - spi:u1|write                                                                                                                                      ; 0                 ; OFF     ;
;      - spi:u1|address[7]                                                                                                                                 ; 0                 ; OFF     ;
;      - spi:u1|address[6]                                                                                                                                 ; 0                 ; OFF     ;
;      - spi:u1|address[5]                                                                                                                                 ; 0                 ; OFF     ;
;      - spi:u1|data_out[0]                                                                                                                                ; 0                 ; OFF     ;
;      - spi:u1|data_out[2]                                                                                                                                ; 0                 ; OFF     ;
;      - spi:u1|data_out[5]                                                                                                                                ; 0                 ; OFF     ;
;      - spi:u1|data_out[3]                                                                                                                                ; 0                 ; OFF     ;
;      - spi:u1|sdi~reg0                                                                                                                                   ; 0                 ; OFF     ;
;      - spi:u1|process1~0                                                                                                                                 ; 0                 ; OFF     ;
;      - spi:u1|reg[1]                                                                                                                                     ; 0                 ; OFF     ;
;      - spi:u1|lpm_counter:bitcount_rtl_2|alt_counter_stratix:wysi_counter|counter_cell[4]                                                                ; 0                 ; OFF     ;
;      - spi:u1|lpm_counter:bitcount_rtl_2|alt_counter_stratix:wysi_counter|counter_cell[1]                                                                ; 0                 ; OFF     ;
;      - spi:u1|lpm_counter:bitcount_rtl_2|alt_counter_stratix:wysi_counter|counter_cell[2]                                                                ; 0                 ; OFF     ;
;      - spi:u1|lpm_counter:bitcount_rtl_2|alt_counter_stratix:wysi_counter|counter_cell[0]                                                                ; 0                 ; OFF     ;
;      - spi:u1|reg[16]                                                                                                                                    ; 0                 ; OFF     ;
;      - spi:u1|lpm_counter:bitcount_rtl_2|alt_counter_stratix:wysi_counter|counter_cell[3]                                                                ; 0                 ; OFF     ;
;      - spi:u1|reg[10]                                                                                                                                    ; 0                 ; OFF     ;
;      - spi:u1|reg[12]                                                                                                                                    ; 0                 ; OFF     ;
;      - spi:u1|reg[15]                                                                                                                                    ; 0                 ; OFF     ;
;      - spi:u1|reg[14]                                                                                                                                    ; 0                 ; OFF     ;
;      - spi:u1|reg[13]                                                                                                                                    ; 0                 ; OFF     ;
;      - spi:u1|reg[11]                                                                                                                                    ; 0                 ; OFF     ;
;      - spi:u1|reg[9]                                                                                                                                     ; 0                 ; OFF     ;
;      - spi:u1|reg[2]                                                                                                                                     ; 0                 ; OFF     ;
;      - spi:u1|reg[5]                                                                                                                                     ; 0                 ; OFF     ;
;      - spi:u1|reg[3]                                                                                                                                     ; 0                 ; OFF     ;
;      - spi:u1|read                                                                                                                                       ; 0                 ; OFF     ;
;      - spi:u1|data_out[6]                                                                                                                                ; 0                 ; OFF     ;
;      - spi:u1|data_out[7]                                                                                                                                ; 0                 ; OFF     ;
;      - spi:u1|data_out[4]                                                                                                                                ; 0                 ; OFF     ;
;      - spi:u1|reg[6]                                                                                                                                     ; 0                 ; OFF     ;
;      - spi:u1|reg[7]                                                                                                                                     ; 0                 ; OFF     ;
;      - spi:u1|reg[4]                                                                                                                                     ; 0                 ; OFF     ;
;      - spi:u1|address[4]                                                                                                                                 ; 0                 ; OFF     ;
;      - spi:u1|address[1]                                                                                                                                 ; 0                 ; OFF     ;
;      - spi:u1|address[0]                                                                                                                                 ; 0                 ; OFF     ;
;      - spi:u1|address[3]                                                                                                                                 ; 0                 ; OFF     ;
;      - spi:u1|address[2]                                                                                                                                 ; 0                 ; OFF     ;
;      - spi:u1|channel                                                                                                                                    ; 0                 ; OFF     ;
;      - spi:u1|reg[23]                                                                                                                                    ; 0                 ; OFF     ;
; scse                                                                                                                                                     ;                   ;         ;
;      - spi:u1|write                                                                                                                                      ; 0                 ; ON      ;
;      - spi:u1|sdi~reg0                                                                                                                                   ; 0                 ; ON      ;
;      - spi:u1|process1~0                                                                                                                                 ; 0                 ; ON      ;
;      - spi:u1|lpm_counter:bitcount_rtl_2|alt_counter_stratix:wysi_counter|counter_cell[4]                                                                ; 0                 ; ON      ;
;      - spi:u1|lpm_counter:bitcount_rtl_2|alt_counter_stratix:wysi_counter|counter_cell[1]                                                                ; 0                 ; ON      ;
;      - spi:u1|lpm_counter:bitcount_rtl_2|alt_counter_stratix:wysi_counter|counter_cell[2]                                                                ; 0                 ; ON      ;
;      - spi:u1|lpm_counter:bitcount_rtl_2|alt_counter_stratix:wysi_counter|counter_cell[0]                                                                ; 0                 ; ON      ;
;      - spi:u1|reg[2]~181                                                                                                                                 ; 0                 ; ON      ;
;      - spi:u1|lpm_counter:bitcount_rtl_2|alt_counter_stratix:wysi_counter|counter_cell[3]                                                                ; 0                 ; ON      ;
;      - spi:u1|reg[3]~182                                                                                                                                 ; 0                 ; ON      ;
;      - spi:u1|reg[6]~183                                                                                                                                 ; 0                 ; ON      ;
;      - spi:u1|reg[2]~184                                                                                                                                 ; 0                 ; ON      ;
;      - spi:u1|reg[9]~185                                                                                                                                 ; 0                 ; ON      ;
;      - spi:u1|read                                                                                                                                       ; 0                 ; ON      ;
; sdo                                                                                                                                                      ;                   ;         ;
;      - spi:u1|data_out[0]                                                                                                                                ; 0                 ; ON      ;
;      - spi:u1|reg[1]                                                                                                                                     ; 0                 ; ON      ;
;      - spi:u1|reg[16]                                                                                                                                    ; 0                 ; ON      ;
;      - spi:u1|reg[10]                                                                                                                                    ; 0                 ; ON      ;
;      - spi:u1|reg[12]                                                                                                                                    ; 0                 ; ON      ;
;      - spi:u1|reg[15]                                                                                                                                    ; 0                 ; ON      ;
;      - spi:u1|reg[14]                                                                                                                                    ; 0                 ; ON      ;
;      - spi:u1|reg[13]                                                                                                                                    ; 0                 ; ON      ;
;      - spi:u1|reg[11]                                                                                                                                    ; 0                 ; ON      ;
;      - spi:u1|reg[9]                                                                                                                                     ; 0                 ; ON      ;
;      - spi:u1|reg[2]                                                                                                                                     ; 0                 ; ON      ;
;      - spi:u1|reg[5]                                                                                                                                     ; 0                 ; ON      ;
;      - spi:u1|reg[3]                                                                                                                                     ; 0                 ; ON      ;
;      - spi:u1|reg[6]                                                                                                                                     ; 0                 ; ON      ;
;      - spi:u1|reg[7]                                                                                                                                     ; 0                 ; ON      ;
;      - spi:u1|reg[4]                                                                                                                                     ; 0                 ; ON      ;
;      - spi:u1|address[0]                                                                                                                                 ; 0                 ; ON      ;
;      - spi:u1|reg[23]                                                                                                                                    ; 0                 ; ON      ;
; clkout                                                                                                                                                   ;                   ;         ;
;      - autorate:u13b|next_freq[0]                                                                                                                        ; 0                 ; OFF     ;
;      - autorate:u13a|next_freq[0]                                                                                                                        ; 0                 ; OFF     ;
;      - autorate:u13b|next_freq[1]                                                                                                                        ; 0                 ; OFF     ;
;      - autorate:u13a|next_freq[1]                                                                                                                        ; 0                 ; OFF     ;
;      - autorate:u13a|state~134                                                                                                                           ; 0                 ; OFF     ;
;      - autorate:u13a|state~135                                                                                                                           ; 0                 ; OFF     ;
;      - autorate:u13a|state~136                                                                                                                           ; 0                 ; OFF     ;
;      - autorate:u13a|state~133                                                                                                                           ; 0                 ; OFF     ;
;      - autorate:u13a|state~137                                                                                                                           ; 0                 ; OFF     ;
;      - autorate:u13a|state~138                                                                                                                           ; 0                 ; OFF     ;
;      - autorate:u13a|state~139                                                                                                                           ; 0                 ; OFF     ;
;      - autorate:u13a|state~132                                                                                                                           ; 0                 ; OFF     ;
;      - autorate:u13a|state~130                                                                                                                           ; 0                 ; OFF     ;
;      - autorate:u13a|lpm_counter:lficount_rtl_1|alt_counter_stratix:wysi_counter|counter_cell[7]                                                         ; 0                 ; OFF     ;
;      - autorate:u13a|lpm_counter:lficount_rtl_1|alt_counter_stratix:wysi_counter|counter_cell[6]                                                         ; 0                 ; OFF     ;
;      - autorate:u13a|lpm_counter:lficount_rtl_1|alt_counter_stratix:wysi_counter|counter_cell[5]                                                         ; 0                 ; OFF     ;
;      - autorate:u13a|lfi0                                                                                                                                ; 0                 ; OFF     ;
;      - autorate:u13a|lpm_counter:lficount_rtl_1|alt_counter_stratix:wysi_counter|counter_cell[4]                                                         ; 0                 ; OFF     ;
;      - autorate:u13a|lpm_counter:lficount_rtl_1|alt_counter_stratix:wysi_counter|counter_cell[3]                                                         ; 0                 ; OFF     ;
;      - autorate:u13a|lpm_counter:lficount_rtl_1|alt_counter_stratix:wysi_counter|counter_cell[2]                                                         ; 0                 ; OFF     ;
;      - autorate:u13a|lpm_counter:lficount_rtl_1|alt_counter_stratix:wysi_counter|counter_cell[1]                                                         ; 0                 ; OFF     ;
;      - autorate:u13a|lpm_counter:lficount_rtl_1|alt_counter_stratix:wysi_counter|counter_cell[0]                                                         ; 0                 ; OFF     ;
;      - autorate:u13a|timer200ms[18]                                                                                                                      ; 0                 ; OFF     ;
;      - autorate:u13a|timer200ms[21]                                                                                                                      ; 0                 ; OFF     ;
;      - autorate:u13a|timer200ms[19]                                                                                                                      ; 0                 ; OFF     ;
;      - autorate:u13a|timer200ms[20]                                                                                                                      ; 0                 ; OFF     ;
;      - autorate:u13a|timer200ms[16]                                                                                                                      ; 0                 ; OFF     ;
;      - autorate:u13a|timer200ms[17]                                                                                                                      ; 0                 ; OFF     ;
;      - autorate:u13a|timer200ms[13]                                                                                                                      ; 0                 ; OFF     ;
;      - autorate:u13a|timer200ms[14]                                                                                                                      ; 0                 ; OFF     ;
;      - autorate:u13a|timer200ms[0]                                                                                                                       ; 0                 ; OFF     ;
;      - autorate:u13a|timer200ms[1]                                                                                                                       ; 0                 ; OFF     ;
;      - autorate:u13a|timer200ms[2]                                                                                                                       ; 0                 ; OFF     ;
;      - autorate:u13a|timer200ms[3]                                                                                                                       ; 0                 ; OFF     ;
;      - autorate:u13a|timer200ms[4]                                                                                                                       ; 0                 ; OFF     ;
;      - autorate:u13a|timer200ms[5]                                                                                                                       ; 0                 ; OFF     ;
;      - autorate:u13a|timer200ms[6]                                                                                                                       ; 0                 ; OFF     ;
;      - autorate:u13a|timer200ms[7]                                                                                                                       ; 0                 ; OFF     ;
;      - autorate:u13a|timer200ms[8]                                                                                                                       ; 0                 ; OFF     ;
;      - autorate:u13a|timer200ms[9]                                                                                                                       ; 0                 ; OFF     ;
;      - autorate:u13a|timer200ms[10]                                                                                                                      ; 0                 ; OFF     ;
;      - autorate:u13a|timer200ms[11]                                                                                                                      ; 0                 ; OFF     ;
;      - autorate:u13a|timer200ms[12]                                                                                                                      ; 0                 ; OFF     ;
;      - autorate:u13a|timer200ms[15]                                                                                                                      ; 0                 ; OFF     ;
;      - autorate:u13b|state~134                                                                                                                           ; 0                 ; OFF     ;
;      - autorate:u13b|state~135                                                                                                                           ; 0                 ; OFF     ;
;      - autorate:u13b|state~136                                                                                                                           ; 0                 ; OFF     ;
;      - autorate:u13b|state~133                                                                                                                           ; 0                 ; OFF     ;
;      - autorate:u13b|state~137                                                                                                                           ; 0                 ; OFF     ;
;      - autorate:u13b|state~138                                                                                                                           ; 0                 ; OFF     ;
;      - autorate:u13b|state~139                                                                                                                           ; 0                 ; OFF     ;
;      - autorate:u13b|state~132                                                                                                                           ; 0                 ; OFF     ;
;      - autorate:u13b|state~130                                                                                                                           ; 0                 ; OFF     ;
;      - autorate:u13b|lpm_counter:lficount_rtl_0|alt_counter_stratix:wysi_counter|counter_cell[7]                                                         ; 0                 ; OFF     ;
;      - autorate:u13b|lpm_counter:lficount_rtl_0|alt_counter_stratix:wysi_counter|counter_cell[6]                                                         ; 0                 ; OFF     ;
;      - autorate:u13b|lpm_counter:lficount_rtl_0|alt_counter_stratix:wysi_counter|counter_cell[5]                                                         ; 0                 ; OFF     ;
;      - autorate:u13b|lfi0                                                                                                                                ; 0                 ; OFF     ;
;      - autorate:u13b|lpm_counter:lficount_rtl_0|alt_counter_stratix:wysi_counter|counter_cell[4]                                                         ; 0                 ; OFF     ;
;      - autorate:u13b|lpm_counter:lficount_rtl_0|alt_counter_stratix:wysi_counter|counter_cell[3]                                                         ; 0                 ; OFF     ;
;      - autorate:u13b|lpm_counter:lficount_rtl_0|alt_counter_stratix:wysi_counter|counter_cell[2]                                                         ; 0                 ; OFF     ;
;      - autorate:u13b|lpm_counter:lficount_rtl_0|alt_counter_stratix:wysi_counter|counter_cell[1]                                                         ; 0                 ; OFF     ;
;      - autorate:u13b|lpm_counter:lficount_rtl_0|alt_counter_stratix:wysi_counter|counter_cell[0]                                                         ; 0                 ; OFF     ;
;      - autorate:u13b|timer200ms[18]                                                                                                                      ; 0                 ; OFF     ;
;      - autorate:u13b|timer200ms[21]                                                                                                                      ; 0                 ; OFF     ;
;      - autorate:u13b|timer200ms[19]                                                                                                                      ; 0                 ; OFF     ;
;      - autorate:u13b|timer200ms[20]                                                                                                                      ; 0                 ; OFF     ;
;      - autorate:u13b|timer200ms[16]                                                                                                                      ; 0                 ; OFF     ;
;      - autorate:u13b|timer200ms[17]                                                                                                                      ; 0                 ; OFF     ;
;      - autorate:u13b|timer200ms[13]                                                                                                                      ; 0                 ; OFF     ;
;      - autorate:u13b|timer200ms[14]                                                                                                                      ; 0                 ; OFF     ;
;      - autorate:u13b|timer200ms[0]                                                                                                                       ; 0                 ; OFF     ;
;      - autorate:u13b|timer200ms[1]                                                                                                                       ; 0                 ; OFF     ;
;      - autorate:u13b|timer200ms[2]                                                                                                                       ; 0                 ; OFF     ;
;      - autorate:u13b|timer200ms[3]                                                                                                                       ; 0                 ; OFF     ;
;      - autorate:u13b|timer200ms[4]                                                                                                                       ; 0                 ; OFF     ;
;      - autorate:u13b|timer200ms[5]                                                                                                                       ; 0                 ; OFF     ;
;      - autorate:u13b|timer200ms[6]                                                                                                                       ; 0                 ; OFF     ;
;      - autorate:u13b|timer200ms[7]                                                                                                                       ; 0                 ; OFF     ;
;      - autorate:u13b|timer200ms[8]                                                                                                                       ; 0                 ; OFF     ;
;      - autorate:u13b|timer200ms[9]                                                                                                                       ; 0                 ; OFF     ;
;      - autorate:u13b|timer200ms[10]                                                                                                                      ; 0                 ; OFF     ;
;      - autorate:u13b|timer200ms[11]                                                                                                                      ; 0                 ; OFF     ;
;      - autorate:u13b|timer200ms[12]                                                                                                                      ; 0                 ; OFF     ;
;      - autorate:u13b|timer200ms[15]                                                                                                                      ; 0                 ; OFF     ;
;      - autorate:u13a|state~131                                                                                                                           ; 0                 ; OFF     ;
;      - autorate:u13b|state~131                                                                                                                           ; 0                 ; OFF     ;
;      - autorate:u13a|state~129                                                                                                                           ; 0                 ; OFF     ;
;      - autorate:u13b|state~129                                                                                                                           ; 0                 ; OFF     ;
;      - autorate:u13a|cd0                                                                                                                                 ; 0                 ; OFF     ;
;      - autorate:u13b|cd0                                                                                                                                 ; 0                 ; OFF     ;
; ptxda[7]                                                                                                                                                 ;                   ;         ;
;      - smpte_core:u4a|scramtx:u2|iregA[7]                                                                                                                ; 0                 ; ON      ;
; ptxda[2]                                                                                                                                                 ;                   ;         ;
;      - smpte_core:u4a|scramtx:u2|iregA[2]                                                                                                                ; 1                 ; ON      ;
; ptxda[6]                                                                                                                                                 ;                   ;         ;
;      - smpte_core:u4a|scramtx:u2|iregA[6]                                                                                                                ; 1                 ; ON      ;
; ptxda[3]                                                                                                                                                 ;                   ;         ;
;      - smpte_core:u4a|scramtx:u2|iregA[3]                                                                                                                ; 1                 ; ON      ;
; ptxda[4]                                                                                                                                                 ;                   ;         ;
;      - smpte_core:u4a|scramtx:u2|iregA[4]                                                                                                                ; 0                 ; ON      ;
; ptxda[9]                                                                                                                                                 ;                   ;         ;
;      - smpte_core:u4a|scramtx:u2|iregA[9]                                                                                                                ; 0                 ; ON      ;
; ptxda[5]                                                                                                                                                 ;                   ;         ;
;      - smpte_core:u4a|scramtx:u2|iregA[5]                                                                                                                ; 1                 ; ON      ;
; ptxda[8]                                                                                                                                                 ;                   ;         ;
;      - smpte_core:u4a|scramtx:u2|iregA[8]                                                                                                                ; 1                 ; ON      ;
; ptxda[1]                                                                                                                                                 ;                   ;         ;
;      - smpte_core:u4a|scramtx:u2|iregA[1]                                                                                                                ; 1                 ; ON      ;
; ptxda[0]                                                                                                                                                 ;                   ;         ;
;      - smpte_core:u4a|scramtx:u2|iregA[0]                                                                                                                ; 1                 ; ON      ;
; ptxdb[7]                                                                                                                                                 ;                   ;         ;
;      - smpte_core:u4b|scramtx:u2|iregA[7]                                                                                                                ; 1                 ; ON      ;
; ptxdb[2]                                                                                                                                                 ;                   ;         ;
;      - smpte_core:u4b|scramtx:u2|iregA[2]                                                                                                                ; 0                 ; ON      ;
; ptxdb[6]                                                                                                                                                 ;                   ;         ;
;      - smpte_core:u4b|scramtx:u2|iregA[6]                                                                                                                ; 0                 ; ON      ;
; ptxdb[3]                                                                                                                                                 ;                   ;         ;
;      - smpte_core:u4b|scramtx:u2|iregA[3]                                                                                                                ; 0                 ; ON      ;
; ptxdb[4]                                                                                                                                                 ;                   ;         ;
;      - smpte_core:u4b|scramtx:u2|iregA[4]                                                                                                                ; 0                 ; ON      ;
; ptxdb[9]                                                                                                                                                 ;                   ;         ;
;      - smpte_core:u4b|scramtx:u2|iregA[9]                                                                                                                ; 1                 ; ON      ;
; ptxdb[5]                                                                                                                                                 ;                   ;         ;
;      - smpte_core:u4b|scramtx:u2|iregA[5]                                                                                                                ; 0                 ; ON      ;
; ptxdb[8]                                                                                                                                                 ;                   ;         ;
;      - smpte_core:u4b|scramtx:u2|iregA[8]                                                                                                                ; 1                 ; ON      ;
; ptxdb[1]                                                                                                                                                 ;                   ;         ;
;      - smpte_core:u4b|scramtx:u2|iregA[1]                                                                                                                ; 0                 ; ON      ;
; ptxdb[0]                                                                                                                                                 ;                   ;         ;
;      - smpte_core:u4b|scramtx:u2|iregA[0]                                                                                                                ; 0                 ; ON      ;
; rxda[1]                                                                                                                                                  ;                   ;         ;
;      - rxdata_ina[3]                                                                                                                                     ; 0                 ; ON      ;
; rxclka_n                                                                                                                                                 ;                   ;         ;
;      - rxdata_ina[0]                                                                                                                                     ; 0                 ; OFF     ;
;      - rxdata_ina[3]                                                                                                                                     ; 0                 ; OFF     ;
;      - rxdata_ina[2]                                                                                                                                     ; 0                 ; OFF     ;
;      - rxdata_ina[7]                                                                                                                                     ; 0                 ; OFF     ;
;      - rxdata_ina[8]                                                                                                                                     ; 0                 ; OFF     ;
;      - rxdata_ina[1]                                                                                                                                     ; 0                 ; OFF     ;
;      - rxdata_ina[5]                                                                                                                                     ; 0                 ; OFF     ;
;      - rxdata_ina[6]                                                                                                                                     ; 0                 ; OFF     ;
;      - rxdata_ina[4]                                                                                                                                     ; 0                 ; OFF     ;
;      - rxdata_ina[9]                                                                                                                                     ; 0                 ; OFF     ;
; rxda[0]                                                                                                                                                  ;                   ;         ;
;      - rxdata_ina[2]                                                                                                                                     ; 0                 ; ON      ;
; rxda[5]                                                                                                                                                  ;                   ;         ;
;      - rxdata_ina[7]                                                                                                                                     ; 0                 ; ON      ;
; rxda[6]                                                                                                                                                  ;                   ;         ;
;      - rxdata_ina[8]                                                                                                                                     ; 0                 ; ON      ;
; rxsta[1]                                                                                                                                                 ;                   ;         ;
;      - rxdata_ina[0]                                                                                                                                     ; 0                 ; ON      ;
; rxsta[0]                                                                                                                                                 ;                   ;         ;
;      - rxdata_ina[1]                                                                                                                                     ; 1                 ; ON      ;
; rxda[3]                                                                                                                                                  ;                   ;         ;
;      - rxdata_ina[5]                                                                                                                                     ; 0                 ; ON      ;
; rxda[4]                                                                                                                                                  ;                   ;         ;
;      - rxdata_ina[6]                                                                                                                                     ; 1                 ; ON      ;
; rxda[2]                                                                                                                                                  ;                   ;         ;
;      - rxdata_ina[4]                                                                                                                                     ; 0                 ; ON      ;
; rxdb[1]                                                                                                                                                  ;                   ;         ;
;      - rxdata_inb[3]                                                                                                                                     ; 1                 ; ON      ;
; rxclkb_n                                                                                                                                                 ;                   ;         ;
;      - rxdata_inb[0]                                                                                                                                     ; 1                 ; OFF     ;
;      - rxdata_inb[3]                                                                                                                                     ; 1                 ; OFF     ;
;      - rxdata_inb[2]                                                                                                                                     ; 1                 ; OFF     ;
;      - rxdata_inb[7]                                                                                                                                     ; 1                 ; OFF     ;
;      - rxdata_inb[8]                                                                                                                                     ; 1                 ; OFF     ;
;      - rxdata_inb[1]                                                                                                                                     ; 1                 ; OFF     ;
;      - rxdata_inb[5]                                                                                                                                     ; 1                 ; OFF     ;
;      - rxdata_inb[6]                                                                                                                                     ; 1                 ; OFF     ;
;      - rxdata_inb[4]                                                                                                                                     ; 1                 ; OFF     ;
;      - rxdata_inb[9]                                                                                                                                     ; 1                 ; OFF     ;
; rxdb[0]                                                                                                                                                  ;                   ;         ;
;      - rxdata_inb[2]                                                                                                                                     ; 1                 ; ON      ;
; rxdb[5]                                                                                                                                                  ;                   ;         ;
;      - rxdata_inb[7]                                                                                                                                     ; 1                 ; ON      ;
; rxdb[6]                                                                                                                                                  ;                   ;         ;
;      - rxdata_inb[8]                                                                                                                                     ; 1                 ; ON      ;
; rxstb[1]                                                                                                                                                 ;                   ;         ;
;      - rxdata_inb[0]                                                                                                                                     ; 1                 ; ON      ;
; rxstb[0]                                                                                                                                                 ;                   ;         ;
;      - rxdata_inb[1]                                                                                                                                     ; 1                 ; ON      ;
; rxdb[3]                                                                                                                                                  ;                   ;         ;
;      - rxdata_inb[5]                                                                                                                                     ; 0                 ; ON      ;
; rxdb[4]                                                                                                                                                  ;                   ;         ;
;      - rxdata_inb[6]                                                                                                                                     ; 1                 ; ON      ;
; rxdb[2]                                                                                                                                                  ;                   ;         ;
;      - rxdata_inb[4]                                                                                                                                     ; 0                 ; ON      ;
; rxda[7]                                                                                                                                                  ;                   ;         ;
;      - rxdata_ina[9]                                                                                                                                     ; 0                 ; ON      ;
; rxdb[7]                                                                                                                                                  ;                   ;         ;
;      - rxdata_inb[9]                                                                                                                                     ; 0                 ; ON      ;
; ifclk                                                                                                                                                    ;                   ;         ;
; pa7_flagd_slcs                                                                                                                                           ;                   ;         ;
; fd[15]                                                                                                                                                   ;                   ;         ;
; fd[14]                                                                                                                                                   ;                   ;         ;
; fd[13]                                                                                                                                                   ;                   ;         ;
; fd[12]                                                                                                                                                   ;                   ;         ;
; fd[11]                                                                                                                                                   ;                   ;         ;
; fd[10]                                                                                                                                                   ;                   ;         ;
; fd[9]                                                                                                                                                    ;                   ;         ;
; fd[8]                                                                                                                                                    ;                   ;         ;
; fd[7]                                                                                                                                                    ;                   ;         ;
; fd[6]                                                                                                                                                    ;                   ;         ;
; fd[5]                                                                                                                                                    ;                   ;         ;
; fd[4]                                                                                                                                                    ;                   ;         ;
; fd[3]                                                                                                                                                    ;                   ;         ;
; fd[2]                                                                                                                                                    ;                   ;         ;
; fd[1]                                                                                                                                                    ;                   ;         ;
; fd[0]                                                                                                                                                    ;                   ;         ;
; cd_mutea                                                                                                                                                 ;                   ;         ;
;      - autorate:u13a|cd0                                                                                                                                 ; 0                 ; ON      ;
;      - channelregs:u2|statusreg[1]                                                                                                                       ; 0                 ; ON      ;
; cd_muteb                                                                                                                                                 ;                   ;         ;
;      - autorate:u13b|cd0                                                                                                                                 ; 1                 ; ON      ;
;      - channelregs:u3|statusreg[1]                                                                                                                       ; 1                 ; ON      ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                          ;
+---------------------------------------------------------------------------------------------------------------------------------------------------+---------------+---------+-----------------------------------------+--------+----------------------+------------------+
; Name                                                                                                                                              ; Location      ; Fan-Out ; Usage                                   ; Global ; Global Resource Used ; Global Line Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------+---------------+---------+-----------------------------------------+--------+----------------------+------------------+
; autorate:u13a|process0~217                                                                                                                        ; LC_X16_Y5_N1  ; 7       ; Sync. clear                             ; no     ; --                   ; --               ;
; autorate:u13a|process0~222                                                                                                                        ; LC_X13_Y3_N9  ; 30      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ;
; autorate:u13a|reduce_nor~1                                                                                                                        ; LC_X14_Y4_N6  ; 14      ; Sync. load                              ; no     ; --                   ; --               ;
; autorate:u13b|process0~217                                                                                                                        ; LC_X28_Y12_N2 ; 7       ; Sync. clear                             ; no     ; --                   ; --               ;
; autorate:u13b|process0~222                                                                                                                        ; LC_X9_Y3_N9   ; 30      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ;
; autorate:u13b|reduce_nor~1                                                                                                                        ; LC_X10_Y4_N6  ; 14      ; Sync. load                              ; no     ; --                   ; --               ;
; channelregs:u2|cfgreg[7]~6                                                                                                                        ; LC_X45_Y24_N8 ; 8       ; Clock enable                            ; no     ; --                   ; --               ;
; channelregs:u2|txsrcreg[2]                                                                                                                        ; LC_X37_Y20_N6 ; 39      ; Sync. load                              ; no     ; --                   ; --               ;
; channelregs:u2|txsrcreg[2]~0                                                                                                                      ; LC_X52_Y24_N4 ; 3       ; Clock enable                            ; no     ; --                   ; --               ;
; channelregs:u3|cfgreg[5]~1                                                                                                                        ; LC_X45_Y24_N7 ; 8       ; Clock enable                            ; no     ; --                   ; --               ;
; channelregs:u3|readYcrc                                                                                                                           ; LC_X52_Y25_N7 ; 130     ; Clock                                   ; no     ; --                   ; --               ;
; channelregs:u3|txsrcreg[2]                                                                                                                        ; LC_X37_Y24_N8 ; 57      ; Sync. load                              ; no     ; --                   ; --               ;
; channelregs:u3|txsrcreg[2]~0                                                                                                                      ; LC_X37_Y24_N9 ; 3       ; Clock enable                            ; no     ; --                   ; --               ;
; clkout                                                                                                                                            ; PIN_T3        ; 90      ; Clock                                   ; no     ; --                   ; --               ;
; crc292check:U10AC|crc_errors~1088                                                                                                                 ; LC_X31_Y17_N7 ; 32      ; Sync. load                              ; no     ; --                   ; --               ;
; crc292check:U10AY|crc_errors~1088                                                                                                                 ; LC_X35_Y24_N9 ; 32      ; Sync. load                              ; no     ; --                   ; --               ;
; crc292check:U10BC|crc_errors~1088                                                                                                                 ; LC_X53_Y15_N9 ; 32      ; Sync. load                              ; no     ; --                   ; --               ;
; crc292check:U10BY|crc_errors~1088                                                                                                                 ; LC_X53_Y18_N5 ; 32      ; Sync. load                              ; no     ; --                   ; --               ;
; edh:U12A|reduce_nor~13                                                                                                                            ; LC_X12_Y15_N9 ; 1       ; Clock enable                            ; no     ; --                   ; --               ;
; edh:U12A|reduce_nor~19                                                                                                                            ; LC_X13_Y17_N4 ; 14      ; Clock enable                            ; no     ; --                   ; --               ;
; edh:U12A|reduce_nor~21                                                                                                                            ; LC_X13_Y16_N0 ; 14      ; Clock enable                            ; no     ; --                   ; --               ;
; edh:U12A|reduce_nor~23                                                                                                                            ; LC_X13_Y16_N1 ; 11      ; Clock enable                            ; no     ; --                   ; --               ;
; edh:U12A|reduce_nor~415                                                                                                                           ; LC_X13_Y17_N8 ; 14      ; Clock enable                            ; no     ; --                   ; --               ;
; edh:U12A|reduce_nor~417                                                                                                                           ; LC_X13_Y16_N5 ; 14      ; Clock enable                            ; no     ; --                   ; --               ;
; edh:U12A|reduce_nor~419                                                                                                                           ; LC_X13_Y16_N3 ; 10      ; Clock enable                            ; no     ; --                   ; --               ;
; edh:U12B|reduce_nor~13                                                                                                                            ; LC_X44_Y17_N2 ; 1       ; Clock enable                            ; no     ; --                   ; --               ;
; edh:U12B|reduce_nor~18                                                                                                                            ; LC_X43_Y17_N8 ; 14      ; Clock enable                            ; no     ; --                   ; --               ;
; edh:U12B|reduce_nor~19                                                                                                                            ; LC_X42_Y18_N9 ; 14      ; Clock enable                            ; no     ; --                   ; --               ;
; edh:U12B|reduce_nor~21                                                                                                                            ; LC_X43_Y18_N3 ; 14      ; Clock enable                            ; no     ; --                   ; --               ;
; edh:U12B|reduce_nor~23                                                                                                                            ; LC_X43_Y18_N5 ; 10      ; Clock enable                            ; no     ; --                   ; --               ;
; edh:U12B|reduce_nor~449                                                                                                                           ; LC_X43_Y18_N4 ; 10      ; Clock enable                            ; no     ; --                   ; --               ;
; edh:U12B|reduce_nor~451                                                                                                                           ; LC_X43_Y18_N9 ; 14      ; Clock enable                            ; no     ; --                   ; --               ;
; eg1_292:U6A|LessThan~1185                                                                                                                         ; LC_X29_Y6_N9  ; 12      ; Sync. clear                             ; no     ; --                   ; --               ;
; eg1_292:U6A|LessThan~3250                                                                                                                         ; LC_X37_Y5_N7  ; 11      ; Sync. load                              ; no     ; --                   ; --               ;
; eg1_292:U6A|reduce_nor~119                                                                                                                        ; LC_X29_Y7_N0  ; 11      ; Clock enable                            ; no     ; --                   ; --               ;
; eg1_292:U6B|LessThan~1185                                                                                                                         ; LC_X57_Y8_N7  ; 12      ; Sync. clear                             ; no     ; --                   ; --               ;
; eg1_292:U6B|LessThan~3337                                                                                                                         ; LC_X54_Y7_N7  ; 11      ; Sync. load                              ; no     ; --                   ; --               ;
; eg1_292:U6B|reduce_nor~119                                                                                                                        ; LC_X57_Y5_N9  ; 11      ; Clock enable                            ; no     ; --                   ; --               ;
; enable_eg1_292a~72                                                                                                                                ; LC_X37_Y20_N8 ; 82      ; Async. clear, Async. load, Clock enable ; no     ; --                   ; --               ;
; enable_eg1_292b                                                                                                                                   ; LC_X37_Y24_N7 ; 82      ; Async. clear, Async. load, Clock enable ; no     ; --                   ; --               ;
; enable_grey_292a                                                                                                                                  ; LC_X37_Y20_N7 ; 102     ; Async. clear, Clock enable              ; no     ; --                   ; --               ;
; enable_grey_292b                                                                                                                                  ; LC_X37_Y24_N0 ; 82      ; Async. clear, Async. load, Clock enable ; no     ; --                   ; --               ;
; enable_rp198a                                                                                                                                     ; LC_X37_Y20_N5 ; 82      ; Async. clear, Async. load, Clock enable ; no     ; --                   ; --               ;
; enable_rp198b                                                                                                                                     ; LC_X37_Y24_N6 ; 82      ; Async. clear, Async. load, Clock enable ; no     ; --                   ; --               ;
; grey_292:U9B|LessThan~376                                                                                                                         ; LC_X51_Y11_N6 ; 12      ; Sync. clear                             ; no     ; --                   ; --               ;
; grey_292:U9B|LessThan~752                                                                                                                         ; LC_X53_Y13_N8 ; 11      ; Sync. load                              ; no     ; --                   ; --               ;
; grey_292:U9B|reduce_nor~105                                                                                                                       ; LC_X51_Y13_N5 ; 11      ; Clock enable                            ; no     ; --                   ; --               ;
; hdsdi_generator:U9A|hd_framegenerator:hdframe|line_clk~4                                                                                          ; LC_X42_Y12_N7 ; 1       ; Clock enable                            ; no     ; --                   ; --               ;
; hdsdi_generator:U9A|hd_framegenerator:hdframe|line_clk~reg0                                                                                       ; LC_X42_Y11_N6 ; 13      ; Clock                                   ; no     ; --                   ; --               ;
; hdsdi_generator:U9A|video_sm:video|color_lut:color|reduce_nor~691                                                                                 ; LC_X46_Y13_N9 ; 46      ; Async. clear                            ; no     ; --                   ; --               ;
; hdsdi_generator:U9A|video_sm:video|color_lut:color|reduce_nor~8                                                                                   ; LC_X41_Y10_N5 ; 32      ; Clock enable                            ; no     ; --                   ; --               ;
; hdsdi_generator:U9A|video_sm:video|load                                                                                                           ; LC_X47_Y15_N2 ; 11      ; Async. load                             ; no     ; --                   ; --               ;
; hdsdi_generator:U9A|video_sm:video|reduce_nor~86                                                                                                  ; LC_X47_Y13_N8 ; 20      ; Sync. load                              ; no     ; --                   ; --               ;
; reduce_nor~0                                                                                                                                      ; LC_X37_Y20_N2 ; 20      ; Sync. load                              ; no     ; --                   ; --               ;
; reduce_nor~38                                                                                                                                     ; LC_X23_Y25_N5 ; 10      ; Output enable                           ; no     ; --                   ; --               ;
; reduce_nor~42                                                                                                                                     ; LC_X36_Y18_N4 ; 10      ; Output enable                           ; no     ; --                   ; --               ;
; reduce_nor~5                                                                                                                                      ; LC_X37_Y24_N3 ; 20      ; Sync. load                              ; no     ; --                   ; --               ;
; reset_crca~17                                                                                                                                     ; LC_X17_Y17_N4 ; 168     ; Async. clear, Clock enable              ; no     ; --                   ; --               ;
; reset_crcb~17                                                                                                                                     ; LC_X36_Y16_N6 ; 168     ; Async. clear, Clock enable              ; no     ; --                   ; --               ;
; reset_n                                                                                                                                           ; PIN_L3        ; 281     ; Async. clear, Clock enable              ; no     ; --                   ; --               ;
; rp198:U8A|LessThan~1030                                                                                                                           ; LC_X24_Y13_N7 ; 11      ; Sync. load                              ; no     ; --                   ; --               ;
; rp198:U8A|LessThan~511                                                                                                                            ; LC_X23_Y12_N8 ; 12      ; Sync. clear                             ; no     ; --                   ; --               ;
; rp198:U8A|reduce_nor~121                                                                                                                          ; LC_X22_Y13_N9 ; 11      ; Clock enable                            ; no     ; --                   ; --               ;
; rp198:U8B|LessThan~1030                                                                                                                           ; LC_X24_Y8_N4  ; 11      ; Sync. load                              ; no     ; --                   ; --               ;
; rp198:U8B|LessThan~511                                                                                                                            ; LC_X26_Y5_N6  ; 12      ; Sync. clear                             ; no     ; --                   ; --               ;
; rp198:U8B|reduce_nor~121                                                                                                                          ; LC_X27_Y6_N1  ; 11      ; Clock enable                            ; no     ; --                   ; --               ;
; rxclka2                                                                                                                                           ; LC_X30_Y20_N0 ; 455     ; Clock                                   ; no     ; --                   ; --               ;
; rxclka_n                                                                                                                                          ; PIN_H3        ; 10      ; Clock                                   ; no     ; --                   ; --               ;
; rxclka_p                                                                                                                                          ; PIN_J3        ; 247     ; Clock                                   ; yes    ; Global clock         ; GCLK2            ;
; rxclkb2                                                                                                                                           ; LC_X56_Y18_N6 ; 455     ; Clock                                   ; no     ; --                   ; --               ;
; rxclkb_n                                                                                                                                          ; PIN_H15       ; 10      ; Clock                                   ; no     ; --                   ; --               ;
; rxclkb_p                                                                                                                                          ; PIN_J15       ; 317     ; Clock                                   ; yes    ; Global clock         ; GCLK6            ;
; scl                                                                                                                                               ; PIN_D4        ; 42      ; Clock                                   ; no     ; --                   ; --               ;
; scse                                                                                                                                              ; PIN_F3        ; 14      ; Async. clear                            ; no     ; --                   ; --               ;
; smpte_292:U7A|dscram20_top:dscram20_top_inst|dscram20:dscram20_inst|offset_detect2[4]                                                             ; LC_X31_Y26_N2 ; 20      ; Sync. load                              ; no     ; --                   ; --               ;
; smpte_292:U7A|dscram20_top:dscram20_top_inst|dscram20:dscram20_inst|reduce_or~192                                                                 ; LC_X31_Y27_N9 ; 5       ; Clock enable                            ; no     ; --                   ; --               ;
; smpte_292:U7A|dscram20_top:dscram20_top_inst|reset_sync                                                                                           ; LC_X34_Y21_N4 ; 215     ; Async. clear                            ; no     ; --                   ; --               ;
; smpte_292:U7A|scram20_top:scram20_top_inst|reset_sync                                                                                             ; LC_X34_Y21_N2 ; 181     ; Async. clear                            ; no     ; --                   ; --               ;
; smpte_292:U7A|scram20_top:scram20_top_inst|scram20:scram20_inst|N~18                                                                              ; LC_X28_Y28_N9 ; 1       ; Clock enable                            ; no     ; --                   ; --               ;
; smpte_292:U7B|dscram20_top:dscram20_top_inst|dscram20:dscram20_inst|offset_detect2[4]                                                             ; LC_X59_Y17_N2 ; 20      ; Sync. load                              ; no     ; --                   ; --               ;
; smpte_292:U7B|dscram20_top:dscram20_top_inst|dscram20:dscram20_inst|reduce_or~192                                                                 ; LC_X59_Y16_N3 ; 5       ; Clock enable                            ; no     ; --                   ; --               ;
; smpte_292:U7B|dscram20_top:dscram20_top_inst|reset_sync                                                                                           ; LC_X51_Y15_N4 ; 215     ; Async. clear                            ; no     ; --                   ; --               ;
; smpte_292:U7B|scram20_top:scram20_top_inst|reset_sync                                                                                             ; LC_X43_Y9_N8  ; 181     ; Async. clear                            ; no     ; --                   ; --               ;
; smpte_292:U7B|scram20_top:scram20_top_inst|scram20:scram20_inst|N~18                                                                              ; LC_X40_Y7_N6  ; 1       ; Clock enable                            ; no     ; --                   ; --               ;
; smpte_core:u4a|dscramrx:u1|SYNC_flag~103                                                                                                          ; LC_X15_Y10_N1 ; 2       ; Clock enable                            ; no     ; --                   ; --               ;
; smpte_core:u4a|dscramrx:u1|offset4[3]~0                                                                                                           ; LC_X15_Y10_N4 ; 4       ; Clock enable                            ; no     ; --                   ; --               ;
; smpte_core:u4b|dscramrx:u1|SYNC_flag~86                                                                                                           ; LC_X36_Y14_N2 ; 2       ; Clock enable                            ; no     ; --                   ; --               ;
; smpte_core:u4b|dscramrx:u1|offset4[3]~0                                                                                                           ; LC_X34_Y14_N2 ; 4       ; Clock enable                            ; no     ; --                   ; --               ;
; spi:u1|Mux~202                                                                                                                                    ; LC_X12_Y27_N2 ; 2       ; Clock enable                            ; no     ; --                   ; --               ;
; spi:u1|Mux~852                                                                                                                                    ; LC_X45_Y27_N0 ; 1       ; Clock enable                            ; no     ; --                   ; --               ;
; spi:u1|channel                                                                                                                                    ; LC_X45_Y28_N8 ; 26      ; Clock enable                            ; no     ; --                   ; --               ;
; spi:u1|channel~23                                                                                                                                 ; LC_X12_Y28_N5 ; 9       ; Clock enable                            ; no     ; --                   ; --               ;
; spi:u1|data_out[1]~16                                                                                                                             ; LC_X12_Y28_N2 ; 8       ; Clock enable                            ; no     ; --                   ; --               ;
; spi:u1|process1~0                                                                                                                                 ; LC_X12_Y27_N1 ; 1       ; Output enable                           ; no     ; --                   ; --               ;
; spi:u1|read                                                                                                                                       ; LC_X45_Y27_N7 ; 152     ; Clock                                   ; no     ; --                   ; --               ;
; spi:u1|reg[10]~8                                                                                                                                  ; LC_X12_Y28_N1 ; 1       ; Clock enable                            ; no     ; --                   ; --               ;
; spi:u1|reg[11]~7                                                                                                                                  ; LC_X13_Y28_N4 ; 1       ; Clock enable                            ; no     ; --                   ; --               ;
; spi:u1|reg[12]~6                                                                                                                                  ; LC_X12_Y28_N0 ; 1       ; Clock enable                            ; no     ; --                   ; --               ;
; spi:u1|reg[13]~5                                                                                                                                  ; LC_X13_Y28_N2 ; 1       ; Clock enable                            ; no     ; --                   ; --               ;
; spi:u1|reg[14]~4                                                                                                                                  ; LC_X45_Y27_N3 ; 1       ; Clock enable                            ; no     ; --                   ; --               ;
; spi:u1|reg[15]~3                                                                                                                                  ; LC_X45_Y27_N9 ; 1       ; Clock enable                            ; no     ; --                   ; --               ;
; spi:u1|reg[16]~2                                                                                                                                  ; LC_X12_Y28_N4 ; 1       ; Clock enable                            ; no     ; --                   ; --               ;
; spi:u1|reg[1]~0                                                                                                                                   ; LC_X13_Y28_N8 ; 1       ; Clock enable                            ; no     ; --                   ; --               ;
; spi:u1|reg[23]~1                                                                                                                                  ; LC_X45_Y27_N4 ; 1       ; Clock enable                            ; no     ; --                   ; --               ;
; spi:u1|reg[2]~10                                                                                                                                  ; LC_X12_Y28_N3 ; 1       ; Clock enable                            ; no     ; --                   ; --               ;
; spi:u1|reg[3]~12                                                                                                                                  ; LC_X13_Y28_N1 ; 1       ; Clock enable                            ; no     ; --                   ; --               ;
; spi:u1|reg[4]~15                                                                                                                                  ; LC_X12_Y28_N8 ; 1       ; Clock enable                            ; no     ; --                   ; --               ;
; spi:u1|reg[5]~11                                                                                                                                  ; LC_X13_Y28_N7 ; 1       ; Clock enable                            ; no     ; --                   ; --               ;
; spi:u1|reg[6]~14                                                                                                                                  ; LC_X13_Y27_N2 ; 1       ; Clock enable                            ; no     ; --                   ; --               ;
; spi:u1|reg[7]~13                                                                                                                                  ; LC_X45_Y27_N8 ; 1       ; Clock enable                            ; no     ; --                   ; --               ;
; spi:u1|reg[9]~9                                                                                                                                   ; LC_X13_Y28_N5 ; 1       ; Clock enable                            ; no     ; --                   ; --               ;
; spi:u1|write                                                                                                                                      ; LC_X37_Y24_N5 ; 22      ; Clock                                   ; no     ; --                   ; --               ;
; tpgen_dk:U5A|sdsdi_generator:sdi|enable_sdsdigen~42                                                                                               ; LC_X37_Y20_N0 ; 34      ; Async. clear, Async. load, Clock enable ; no     ; --                   ; --               ;
; tpgen_dk:U5A|sdsdi_generator:sdi|sd_framegenerator:sdi_frame|LessThan~53                                                                          ; LC_X25_Y24_N6 ; 13      ; Sync. clear                             ; no     ; --                   ; --               ;
; tpgen_dk:U5A|sdsdi_generator:sdi|sd_framegenerator:sdi_frame|LessThan~77                                                                          ; LC_X18_Y24_N6 ; 10      ; Sync. load                              ; no     ; --                   ; --               ;
; tpgen_dk:U5A|sdsdi_generator:sdi|sd_framegenerator:sdi_frame|linecount[9]~10                                                                      ; LC_X24_Y25_N2 ; 10      ; Clock enable                            ; no     ; --                   ; --               ;
; tpgen_dk:U5B|sdsdi_generator:sdi|enable_sdsdigen~42                                                                                               ; LC_X37_Y24_N2 ; 34      ; Async. clear, Async. load, Clock enable ; no     ; --                   ; --               ;
; tpgen_dk:U5B|sdsdi_generator:sdi|sd_framegenerator:sdi_frame|LessThan~53                                                                          ; LC_X35_Y16_N6 ; 13      ; Sync. clear                             ; no     ; --                   ; --               ;
; tpgen_dk:U5B|sdsdi_generator:sdi|sd_framegenerator:sdi_frame|LessThan~77                                                                          ; LC_X36_Y21_N9 ; 10      ; Sync. load                              ; no     ; --                   ; --               ;
; tpgen_dk:U5B|sdsdi_generator:sdi|sd_framegenerator:sdi_frame|linecount[9]~10                                                                      ; LC_X35_Y19_N1 ; 10      ; Clock enable                            ; no     ; --                   ; --               ;
; txclka2                                                                                                                                           ; LC_X8_Y16_N2  ; 787     ; Clock                                   ; yes    ; Global clock         ; GCLK0            ;
; txclkb2                                                                                                                                           ; LC_X61_Y16_N2 ; 569     ; Clock                                   ; yes    ; Global clock         ; GCLK4            ;
; txclkoa                                                                                                                                           ; PIN_J4        ; 105     ; Clock                                   ; yes    ; Global clock         ; GCLK1            ;
; txclkob                                                                                                                                           ; PIN_J16       ; 105     ; Clock                                   ; yes    ; Global clock         ; GCLK5            ;
; upconvert:upconverta|LessThan~1128                                                                                                                ; LC_X22_Y24_N7 ; 11      ; Sync. load                              ; no     ; --                   ; --               ;
; upconvert:upconverta|_~11                                                                                                                         ; LC_X37_Y22_N6 ; 1       ; Clock enable                            ; no     ; --                   ; --               ;
; upconvert:upconverta|bufnum~374                                                                                                                   ; LC_X37_Y23_N9 ; 3       ; Clock enable                            ; no     ; --                   ; --               ;
; upconvert:upconverta|line_buff:line_buff_inst|altsyncram:altsyncram_component|altsyncram_ka81:auto_generated|decode_iga:decode2|w_anode435w[2]~29 ; LC_X37_Y22_N5 ; 10      ; Write enable                            ; no     ; --                   ; --               ;
; upconvert:upconverta|line_buff:line_buff_inst|altsyncram:altsyncram_component|altsyncram_ka81:auto_generated|decode_iga:decode2|w_anode448w[2]~12 ; LC_X37_Y22_N2 ; 10      ; Write enable                            ; no     ; --                   ; --               ;
; upconvert:upconverta|line_buff:line_buff_inst|altsyncram:altsyncram_component|altsyncram_ka81:auto_generated|decode_iga:decode2|w_anode456w[2]~16 ; LC_X37_Y22_N7 ; 10      ; Write enable                            ; no     ; --                   ; --               ;
; upconvert:upconverta|line_buff:line_buff_inst|altsyncram:altsyncram_component|altsyncram_ka81:auto_generated|decode_iga:decode2|w_anode464w[2]~0  ; LC_X37_Y22_N9 ; 10      ; Write enable                            ; no     ; --                   ; --               ;
; upconvert:upconverta|process1~0                                                                                                                   ; LC_X44_Y26_N2 ; 1       ; Clock enable                            ; no     ; --                   ; --               ;
; upconvert:upconverta|rbuf[0]~0                                                                                                                    ; LC_X21_Y12_N2 ; 3       ; Clock enable                            ; no     ; --                   ; --               ;
; upconvert:upconverta|ready                                                                                                                        ; LC_X37_Y23_N3 ; 91      ; Async. clear, Async. load, Clock enable ; no     ; --                   ; --               ;
; upconvert:upconverta|reduce_nor~169                                                                                                               ; LC_X23_Y27_N5 ; 11      ; Clock enable                            ; no     ; --                   ; --               ;
; upconvert:upconverta|reduce_nor~4                                                                                                                 ; LC_X22_Y23_N6 ; 6       ; Clock enable                            ; no     ; --                   ; --               ;
; upconvert:upconverta|wraddress[13]~0                                                                                                              ; LC_X37_Y22_N4 ; 24      ; Clock enable                            ; no     ; --                   ; --               ;
; video_detect:U11A|video_type[2]                                                                                                                   ; LC_X15_Y19_N2 ; 57      ; Sync. load                              ; no     ; --                   ; --               ;
; video_detect:U11B|video_type[2]                                                                                                                   ; LC_X40_Y21_N5 ; 56      ; Sync. load                              ; no     ; --                   ; --               ;
+---------------------------------------------------------------------------------------------------------------------------------------------------+---------------+---------+-----------------------------------------+--------+----------------------+------------------+


+------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                      ;
+----------------------------------------------+---------------+---------+----------------------+------------------+
; Name                                         ; Location      ; Fan-Out ; Global Resource Used ; Global Line Name ;
+----------------------------------------------+---------------+---------+----------------------+------------------+
; pll1:pll1_inst|altpll:altpll_component|_clk0 ; PLL_2         ; 1       ; Global clock         ; GCLK7            ;
; pll2:pll2_inst|altpll:altpll_component|_clk0 ; PLL_1         ; 2       ; Global clock         ; GCLK3            ;
; rxclka_p                                     ; PIN_J3        ; 247     ; Global clock         ; GCLK2            ;
; rxclkb_p                                     ; PIN_J15       ; 317     ; Global clock         ; GCLK6            ;
; txclka2                                      ; LC_X8_Y16_N2  ; 787     ; Global clock         ; GCLK0            ;
; txclkb2                                      ; LC_X61_Y16_N2 ; 569     ; Global clock         ; GCLK4            ;
; txclkoa                                      ; PIN_J4        ; 105     ; Global clock         ; GCLK1            ;
; txclkob                                      ; PIN_J16       ; 105     ; Global clock         ; GCLK5            ;
+----------------------------------------------+---------------+---------+----------------------+------------------+


+-------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                 ;
+---------------------------------------------------------------------------------------+---------+
; Name                                                                                  ; Fan-Out ;
+---------------------------------------------------------------------------------------+---------+
; rxclkb2                                                                               ; 475     ;
; rxclka2                                                                               ; 475     ;
; reset_n                                                                               ; 323     ;
; smpte_292:U7B|dscram20_top:dscram20_top_inst|reset_sync                               ; 215     ;
; smpte_292:U7A|dscram20_top:dscram20_top_inst|reset_sync                               ; 215     ;
; smpte_292:U7B|scram20_top:scram20_top_inst|reset_sync                                 ; 181     ;
; smpte_292:U7A|scram20_top:scram20_top_inst|reset_sync                                 ; 181     ;
; reset_crcb~17                                                                         ; 168     ;
; reset_crca~17                                                                         ; 168     ;
; spi:u1|read                                                                           ; 152     ;
; ~GND                                                                                  ; 151     ;
; channelregs:u3|readYcrc                                                               ; 130     ;
; enable_grey_292a                                                                      ; 102     ;
; video_detect:U11B|video_type[1]                                                       ; 94      ;
; upconvert:upconverta|ready                                                            ; 91      ;
; clkout                                                                                ; 90      ;
; enable_eg1_292b                                                                       ; 82      ;
; enable_rp198b                                                                         ; 82      ;
; enable_grey_292b                                                                      ; 82      ;
; enable_eg1_292a~72                                                                    ; 82      ;
; enable_rp198a                                                                         ; 82      ;
; channelregs:u3|reduce_nor~11                                                          ; 81      ;
; channelregs:u3|reduce_nor~7                                                           ; 81      ;
; video_detect:U11A|video_type[1]                                                       ; 80      ;
; smpte_292:U7B|dscram20_top:dscram20_top_inst|dscram20:dscram20_inst|offset_detect2[0] ; 78      ;
; smpte_292:U7B|dscram20_top:dscram20_top_inst|dscram20:dscram20_inst|offset_detect2[1] ; 78      ;
; smpte_292:U7A|dscram20_top:dscram20_top_inst|dscram20:dscram20_inst|offset_detect2[0] ; 78      ;
; smpte_292:U7A|dscram20_top:dscram20_top_inst|dscram20:dscram20_inst|offset_detect2[1] ; 78      ;
; video_detect:U11A|video_type[0]                                                       ; 75      ;
; video_detect:U11B|video_type[0]                                                       ; 58      ;
; channelregs:u3|txsrcreg[2]                                                            ; 57      ;
; video_detect:U11A|video_type[2]                                                       ; 57      ;
; upconvert:upconverta|reduce_nor~18                                                    ; 56      ;
; hdsdi_generator:U9A|hd_framegenerator:hdframe|reduce_nor~11                           ; 56      ;
; video_detect:U11B|video_type[2]                                                       ; 56      ;
; upconvert:upconverta|samplecount[2]                                                   ; 55      ;
; grey_292:U9B|reduce_nor~12                                                            ; 54      ;
; upconvert:upconverta|samplecount[0]                                                   ; 53      ;
; eg1_292:U6B|samplecount[0]                                                            ; 52      ;
; eg1_292:U6A|samplecount[0]                                                            ; 52      ;
; channelregs:u2|txsrcreg[1]                                                            ; 48      ;
; upconvert:upconverta|samplecount[3]                                                   ; 47      ;
; hdsdi_generator:U9A|video_sm:video|color_lut:color|reduce_nor~691                     ; 46      ;
; upconvert:upconverta|rbuf[0]                                                          ; 43      ;
; scl                                                                                   ; 42      ;
; eg1_292:U6A|samplecount[11]                                                           ; 41      ;
; upconvert:upconverta|add~81                                                           ; 40      ;
; upconvert:upconverta|add~80                                                           ; 40      ;
; upconvert:upconverta|add~79                                                           ; 40      ;
; upconvert:upconverta|add~78                                                           ; 40      ;
+---------------------------------------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+---------------------+------+------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                                    ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size   ; Implementation Bits ; M4Ks ; MIF  ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+---------------------+------+------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; upconvert:upconverta|line_buff:line_buff_inst|altsyncram:altsyncram_component|altsyncram_ka81:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 16384        ; 10           ; 8192         ; 20           ; 163840 ; 163840              ; 40   ; None ; M4K_X19_Y14, M4K_X19_Y13, M4K_X19_Y15, M4K_X19_Y12, M4K_X49_Y9, M4K_X49_Y12, M4K_X49_Y10, M4K_X49_Y11, M4K_X19_Y10, M4K_X19_Y8, M4K_X19_Y9, M4K_X19_Y11, M4K_X49_Y14, M4K_X49_Y13, M4K_X49_Y16, M4K_X49_Y15, M4K_X49_Y18, M4K_X49_Y19, M4K_X49_Y20, M4K_X49_Y21, M4K_X49_Y26, M4K_X49_Y27, M4K_X49_Y17, M4K_X49_Y25, M4K_X19_Y26, M4K_X19_Y20, M4K_X19_Y21, M4K_X19_Y25, M4K_X19_Y16, M4K_X19_Y19, M4K_X19_Y17, M4K_X19_Y18, M4K_X19_Y28, M4K_X19_Y27, M4K_X19_Y23, M4K_X19_Y24, M4K_X49_Y23, M4K_X19_Y22, M4K_X49_Y22, M4K_X49_Y24 ;
+-------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+---------------------+------+------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------+
; Interconnect Usage Summary                            ;
+----------------------------+--------------------------+
; Interconnect Resource Type ; Usage                    ;
+----------------------------+--------------------------+
; C4s                        ; 7,225 / 48,240 ( 14 % )  ;
; Direct links               ; 1,087 / 69,520 ( 1 % )   ;
; Global clocks              ; 8 / 8 ( 100 % )          ;
; LAB clocks                 ; 150 / 384 ( 39 % )       ;
; LUT chains                 ; 597 / 18,054 ( 3 % )     ;
; Local interconnects        ; 12,062 / 69,520 ( 17 % ) ;
; M4K buffers                ; 80 / 2,304 ( 3 % )       ;
; R4s                        ; 6,751 / 45,520 ( 14 % )  ;
+----------------------------+--------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+--------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 7.93) ; Number of LABs  (Total = 940) ;
+--------------------------------------------+-------------------------------+
; 1                                          ; 54                            ;
; 2                                          ; 80                            ;
; 3                                          ; 32                            ;
; 4                                          ; 20                            ;
; 5                                          ; 12                            ;
; 6                                          ; 16                            ;
; 7                                          ; 51                            ;
; 8                                          ; 52                            ;
; 9                                          ; 99                            ;
; 10                                         ; 524                           ;
+--------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.36) ; Number of LABs  (Total = 940) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 405                           ;
; 1 Async. load                      ; 30                            ;
; 1 Clock                            ; 598                           ;
; 1 Clock enable                     ; 79                            ;
; 1 Sync. clear                      ; 14                            ;
; 1 Sync. load                       ; 86                            ;
; 2 Async. clears                    ; 2                             ;
; 2 Clock enables                    ; 15                            ;
; 2 Clocks                           ; 45                            ;
+------------------------------------+-------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+---------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 8.41) ; Number of LABs  (Total = 940) ;
+---------------------------------------------+-------------------------------+
; 0                                           ; 0                             ;
; 1                                           ; 46                            ;
; 2                                           ; 83                            ;
; 3                                           ; 33                            ;
; 4                                           ; 22                            ;
; 5                                           ; 16                            ;
; 6                                           ; 17                            ;
; 7                                           ; 45                            ;
; 8                                           ; 45                            ;
; 9                                           ; 100                           ;
; 10                                          ; 408                           ;
; 11                                          ; 18                            ;
; 12                                          ; 18                            ;
; 13                                          ; 27                            ;
; 14                                          ; 39                            ;
; 15                                          ; 14                            ;
; 16                                          ; 7                             ;
; 17                                          ; 1                             ;
; 18                                          ; 1                             ;
+---------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 4.96) ; Number of LABs  (Total = 940) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 108                           ;
; 2                                               ; 137                           ;
; 3                                               ; 98                            ;
; 4                                               ; 97                            ;
; 5                                               ; 115                           ;
; 6                                               ; 111                           ;
; 7                                               ; 84                            ;
; 8                                               ; 54                            ;
; 9                                               ; 53                            ;
; 10                                              ; 66                            ;
; 11                                              ; 10                            ;
; 12                                              ; 4                             ;
; 13                                              ; 2                             ;
; 14                                              ; 0                             ;
; 15                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 11.44) ; Number of LABs  (Total = 940) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 2                             ;
; 2                                            ; 19                            ;
; 3                                            ; 23                            ;
; 4                                            ; 45                            ;
; 5                                            ; 59                            ;
; 6                                            ; 61                            ;
; 7                                            ; 40                            ;
; 8                                            ; 49                            ;
; 9                                            ; 49                            ;
; 10                                           ; 62                            ;
; 11                                           ; 61                            ;
; 12                                           ; 54                            ;
; 13                                           ; 59                            ;
; 14                                           ; 66                            ;
; 15                                           ; 52                            ;
; 16                                           ; 54                            ;
; 17                                           ; 48                            ;
; 18                                           ; 51                            ;
; 19                                           ; 36                            ;
; 20                                           ; 31                            ;
; 21                                           ; 18                            ;
+----------------------------------------------+-------------------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 4.1 Build 208 09/10/2004 Service Pack 2 SJ Web Edition
    Info: Processing started: Tue Dec 21 12:47:39 2004
Info: Command: quartus_fit --import_settings_files=off --export_settings_files=off fpga1 -c hdvb0
Info: Selected device EP1C20F324C6 for design hdvb0
Info: Implementing parameter values for PLL pll2:pll2_inst|altpll:altpll_component|pll
    Info: Implementing clock multiplication of 10, clock division of 7, and phase shift of 0 degrees (0 ps) for pll2:pll2_inst|altpll:altpll_component|_clk0 port
Info: Implementing parameter values for PLL pll1:pll1_inst|altpll:altpll_component|pll
    Info: Implementing clock multiplication of 25, clock division of 13, and phase shift of 0 degrees (0 ps) for pll1:pll1_inst|altpll:altpll_component|_clk0 port
Info: Fitter is performing an Auto Fit compilation -- Fitter effort may be decreased to reduce compilation time
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices. 
    Info: Device EP1C4F324C6 is compatible
    Info: Device EP1C12F324C6 is compatible
Info: Detected fmax, tsu, tco, and/or tpd requirements -- optimizing circuit to achieve only the specified requirements
Info: Performing register packing on registers with non-logic cell location assignments
Info: Completed register packing on registers with non-logic cell location assignments
Info: Completed User Assigned Global Signals Promotion Operation
Info: Promoted PLL clock signals
    Info: Promoted signal rxclka_p to use global clock
    Info: Promoted signal pll2:pll2_inst|altpll:altpll_component|_clk0 to use global clock
    Info: Promoted signal rxclkb_p to use global clock
    Info: Promoted signal pll1:pll1_inst|altpll:altpll_component|_clk0 to use global clock
Info: Completed PLL Placement Operation
Info: Automatically promoted some destinations of signal txclkoa to use Global clock in PIN J4
    Info: Destination txclka may be non-global or may not use global clock
Info: Automatically promoted some destinations of signal txclkob to use Global clock in PIN J16
    Info: Destination txclkb may be non-global or may not use global clock
Info: Automatically promoted some destinations of signal txclka2 to use Global clock
    Info: Destination smpte_292:U7A|scram20_top:scram20_top_inst|altera_ddr_output11:altera_ddr_output_inst|altddio_out:altddio_out_component|mux[3] may be non-global or may not use global clock
    Info: Destination smpte_292:U7A|scram20_top:scram20_top_inst|altera_ddr_output11:altera_ddr_output_inst|altddio_out:altddio_out_component|mux[4] may be non-global or may not use global clock
    Info: Destination smpte_292:U7A|scram20_top:scram20_top_inst|altera_ddr_output11:altera_ddr_output_inst|altddio_out:altddio_out_component|mux[5] may be non-global or may not use global clock
    Info: Destination smpte_292:U7A|scram20_top:scram20_top_inst|altera_ddr_output11:altera_ddr_output_inst|altddio_out:altddio_out_component|mux[6] may be non-global or may not use global clock
    Info: Destination smpte_292:U7A|scram20_top:scram20_top_inst|altera_ddr_output11:altera_ddr_output_inst|altddio_out:altddio_out_component|mux[7] may be non-global or may not use global clock
    Info: Destination smpte_292:U7A|scram20_top:scram20_top_inst|altera_ddr_output11:altera_ddr_output_inst|altddio_out:altddio_out_component|mux[8] may be non-global or may not use global clock
    Info: Destination smpte_292:U7A|scram20_top:scram20_top_inst|altera_ddr_output11:altera_ddr_output_inst|altddio_out:altddio_out_component|mux[9] may be non-global or may not use global clock
    Info: Destination smpte_292:U7A|scram20_top:scram20_top_inst|altera_ddr_output11:altera_ddr_output_inst|altddio_out:altddio_out_component|mux[10] may be non-global or may not use global clock
    Info: Destination smpte_292:U7A|scram20_top:scram20_top_inst|altera_ddr_output11:altera_ddr_output_inst|altddio_out:altddio_out_component|mux[1] may be non-global or may not use global clock
    Info: Destination smpte_292:U7A|scram20_top:scram20_top_inst|altera_ddr_output11:altera_ddr_output_inst|altddio_out:altddio_out_component|mux[2] may be non-global or may not use global clock
    Info: Limited to 10 non-global destinations
Info: Automatically promoted some destinations of signal txclkb2 to use Global clock
    Info: Destination smpte_292:U7B|scram20_top:scram20_top_inst|altera_ddr_output11:altera_ddr_output_inst|altddio_out:altddio_out_component|mux[3] may be non-global or may not use global clock
    Info: Destination smpte_292:U7B|scram20_top:scram20_top_inst|altera_ddr_output11:altera_ddr_output_inst|altddio_out:altddio_out_component|mux[4] may be non-global or may not use global clock
    Info: Destination smpte_292:U7B|scram20_top:scram20_top_inst|altera_ddr_output11:altera_ddr_output_inst|altddio_out:altddio_out_component|mux[5] may be non-global or may not use global clock
    Info: Destination smpte_292:U7B|scram20_top:scram20_top_inst|altera_ddr_output11:altera_ddr_output_inst|altddio_out:altddio_out_component|mux[6] may be non-global or may not use global clock
    Info: Destination smpte_292:U7B|scram20_top:scram20_top_inst|altera_ddr_output11:altera_ddr_output_inst|altddio_out:altddio_out_component|mux[7] may be non-global or may not use global clock
    Info: Destination smpte_292:U7B|scram20_top:scram20_top_inst|altera_ddr_output11:altera_ddr_output_inst|altddio_out:altddio_out_component|mux[8] may be non-global or may not use global clock
    Info: Destination smpte_292:U7B|scram20_top:scram20_top_inst|altera_ddr_output11:altera_ddr_output_inst|altddio_out:altddio_out_component|mux[9] may be non-global or may not use global clock
    Info: Destination smpte_292:U7B|scram20_top:scram20_top_inst|altera_ddr_output11:altera_ddr_output_inst|altddio_out:altddio_out_component|mux[10] may be non-global or may not use global clock
    Info: Destination smpte_292:U7B|scram20_top:scram20_top_inst|altera_ddr_output11:altera_ddr_output_inst|altddio_out:altddio_out_component|mux[1] may be non-global or may not use global clock
    Info: Destination smpte_292:U7B|scram20_top:scram20_top_inst|altera_ddr_output11:altera_ddr_output_inst|altddio_out:altddio_out_component|mux[2] may be non-global or may not use global clock
    Info: Limited to 10 non-global destinations
Info: Completed Auto Global Promotion Operation
Info: Starting register packing
Info: Started Fast Input/Output/OE register processing
Info: Finished Fast Input/Output/OE register processing
Info: Start DSP scan-chain inferencing
Info: Completed DSP scan-chain inferencing
Info: Moving registers into I/Os, LUTs, DSP and RAM blocks to improve timing and density
Info: Fitter is using Normal packing mode for logic elements with Auto setting for Auto Packed Registers logic option
Info: Finished moving registers into I/Os, LUTs, DSP and RAM blocks
Info: Finished register packing
Warning: Output port clk0 of PLL pll2:pll2_inst|altpll:altpll_component|pll feeds an output pin via global clocks -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance.
Warning: Output port clk0 of PLL pll1:pll1_inst|altpll:altpll_component|pll feeds an output pin via global clocks -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance.
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time = 64 seconds
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Estimated most critical path is register to register delay of 10.685 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LAB_X11_Y20; Fanout = 31; REG Node = 'video_detect:U11A|count[1]'
    Info: 2: + IC(0.762 ns) + CELL(0.443 ns) = 1.205 ns; Loc. = LAB_X9_Y20; Fanout = 2; COMB Node = 'edh:U12A|add~168COUT1'
    Info: 3: + IC(0.000 ns) + CELL(0.062 ns) = 1.267 ns; Loc. = LAB_X9_Y20; Fanout = 2; COMB Node = 'edh:U12A|add~169COUT1'
    Info: 4: + IC(0.000 ns) + CELL(0.062 ns) = 1.329 ns; Loc. = LAB_X9_Y20; Fanout = 2; COMB Node = 'edh:U12A|add~170COUT1'
    Info: 5: + IC(0.000 ns) + CELL(0.062 ns) = 1.391 ns; Loc. = LAB_X9_Y20; Fanout = 2; COMB Node = 'edh:U12A|add~171COUT1'
    Info: 6: + IC(0.000 ns) + CELL(0.199 ns) = 1.590 ns; Loc. = LAB_X9_Y20; Fanout = 6; COMB Node = 'edh:U12A|add~172COUT'
    Info: 7: + IC(0.000 ns) + CELL(0.105 ns) = 1.695 ns; Loc. = LAB_X9_Y19; Fanout = 1; COMB Node = 'edh:U12A|add~177COUT'
    Info: 8: + IC(0.000 ns) + CELL(0.523 ns) = 2.218 ns; Loc. = LAB_X9_Y19; Fanout = 1; COMB Node = 'edh:U12A|add~178'
    Info: 9: + IC(0.629 ns) + CELL(0.340 ns) = 3.187 ns; Loc. = LAB_X8_Y21; Fanout = 1; COMB Node = 'edh:U12A|edhcount[11]~316'
    Info: 10: + IC(0.355 ns) + CELL(0.088 ns) = 3.630 ns; Loc. = LAB_X8_Y21; Fanout = 1; COMB Node = 'edh:U12A|edhcount[11]~317'
    Info: 11: + IC(0.998 ns) + CELL(0.225 ns) = 4.853 ns; Loc. = LAB_X12_Y19; Fanout = 1; COMB Node = 'edh:U12A|edhcount[11]~229'
    Info: 12: + IC(-0.011 ns) + CELL(0.454 ns) = 5.296 ns; Loc. = LAB_X12_Y19; Fanout = 1; COMB Node = 'edh:U12A|reduce_nor~424'
    Info: 13: + IC(0.103 ns) + CELL(0.340 ns) = 5.739 ns; Loc. = LAB_X12_Y19; Fanout = 1; COMB Node = 'edh:U12A|reduce_nor~425'
    Info: 14: + IC(0.525 ns) + CELL(0.454 ns) = 6.718 ns; Loc. = LAB_X13_Y16; Fanout = 5; COMB Node = 'edh:U12A|reduce_nor~426'
    Info: 15: + IC(0.278 ns) + CELL(0.340 ns) = 7.336 ns; Loc. = LAB_X14_Y16; Fanout = 2; COMB Node = 'edh:U12A|reduce_nor~430'
    Info: 16: + IC(0.218 ns) + CELL(0.225 ns) = 7.779 ns; Loc. = LAB_X14_Y16; Fanout = 8; COMB Node = 'edh:U12A|reduce_nor~431'
    Info: 17: + IC(0.686 ns) + CELL(0.225 ns) = 8.690 ns; Loc. = LAB_X12_Y16; Fanout = 1; COMB Node = 'edh:U12A|edhword[8]~798'
    Info: 18: + IC(-0.011 ns) + CELL(0.454 ns) = 9.133 ns; Loc. = LAB_X12_Y16; Fanout = 1; COMB Node = 'edh:U12A|edhword[8]~799'
    Info: 19: + IC(0.393 ns) + CELL(0.225 ns) = 9.751 ns; Loc. = LAB_X13_Y16; Fanout = 2; COMB Node = 'edh:U12A|edhword[8]~24'
    Info: 20: + IC(-0.011 ns) + CELL(0.454 ns) = 10.194 ns; Loc. = LAB_X13_Y16; Fanout = 1; COMB Node = 'edh:U12A|Mux~583'
    Info: 21: + IC(0.402 ns) + CELL(0.089 ns) = 10.685 ns; Loc. = LAB_X13_Y16; Fanout = 1; REG Node = 'edh:U12A|data_out[8]'
    Info: Total cell delay = 5.369 ns ( 50.25 % )
    Info: Total interconnect delay = 5.316 ns ( 49.75 % )
Info: Estimated interconnect usage is 18% of the available device resources
Info: Fitter placement operations ending: elapsed time = 39 seconds
Info: Fitter routing operations beginning
Info: Fitter routing operations ending: elapsed time = 62 seconds
Info: Fitter performed an Auto Fit compilation. Optimizations were skipped to reduce compilation time.
Info: Completed Fixed Delay Chain Operation
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Completed Auto Delay Chain Operation
Warning: Following 20 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info: Pin ifclk has a permanently disabled output enable
    Info: Pin pa7_flagd_slcs has a permanently disabled output enable
    Info: Pin fd[15] has a permanently disabled output enable
    Info: Pin fd[14] has a permanently disabled output enable
    Info: Pin fd[13] has a permanently disabled output enable
    Info: Pin fd[12] has a permanently disabled output enable
    Info: Pin fd[11] has a permanently disabled output enable
    Info: Pin fd[10] has a permanently disabled output enable
    Info: Pin fd[9] has a permanently disabled output enable
    Info: Pin fd[8] has a permanently disabled output enable
    Info: Pin fd[7] has a permanently disabled output enable
    Info: Pin fd[6] has a permanently disabled output enable
    Info: Pin fd[5] has a permanently disabled output enable
    Info: Pin fd[4] has a permanently disabled output enable
    Info: Pin fd[3] has a permanently disabled output enable
    Info: Pin fd[2] has a permanently disabled output enable
    Info: Pin fd[1] has a permanently disabled output enable
    Info: Pin fd[0] has a permanently disabled output enable
    Info: Pin cd_mutea has a permanently disabled output enable
    Info: Pin cd_muteb has a permanently disabled output enable
Warning: Following 29 pins have nothing, GND, or VCC driving datain port -- changes to this connectivity may change fitting results
    Info: Pin ulca has VCC driving its datain port
    Info: Pin ulcb has VCC driving its datain port
    Info: Pin ldtden has GND driving its datain port
    Info: Pin fclkb_n has GND driving its datain port
    Info: Pin prxclka has GND driving its datain port
    Info: Pin prxclkb has GND driving its datain port
    Info: Pin led2 has GND driving its datain port
    Info: Pin rdy[1] has GND driving its datain port
    Info: Pin rdy[0] has GND driving its datain port
    Info: Pin ifclk has GND driving its datain port
    Info: Pin pa7_flagd_slcs has GND driving its datain port
    Info: Pin fd[15] has GND driving its datain port
    Info: Pin fd[14] has GND driving its datain port
    Info: Pin fd[13] has GND driving its datain port
    Info: Pin fd[12] has GND driving its datain port
    Info: Pin fd[11] has GND driving its datain port
    Info: Pin fd[10] has GND driving its datain port
    Info: Pin fd[9] has GND driving its datain port
    Info: Pin fd[8] has GND driving its datain port
    Info: Pin fd[7] has GND driving its datain port
    Info: Pin fd[6] has GND driving its datain port
    Info: Pin fd[5] has GND driving its datain port
    Info: Pin fd[4] has GND driving its datain port
    Info: Pin fd[3] has GND driving its datain port
    Info: Pin fd[2] has GND driving its datain port
    Info: Pin fd[1] has GND driving its datain port
    Info: Pin fd[0] has GND driving its datain port
    Info: Pin cd_mutea has GND driving its datain port
    Info: Pin cd_muteb has GND driving its datain port
Info: Quartus II Fitter was successful. 0 errors, 4 warnings
    Info: Processing ended: Tue Dec 21 12:51:39 2004
    Info: Elapsed time: 00:03:59


