# 系统学习





























































































# 项目形式学习

## 拉包

package定义代码所述的命名空间，用于组织代码和避免命名冲突

package aia 定义包名为aia

此时，其他的文件可以通过包名.类名  包名.对象名  的方式进行使用

scala中支持多个文件使用一个包名，也就是在同一个命名空间中，此时，文件间可以直接访问彼此的定义，而不需显示导入



import引入依赖模块

import chisel3._ 引入Chisel的核心库

import chisel3.util._ 引入工具库

这里的_是将chisel3中的所有公共成员导入到当前文件中/作用域中，此时可以直接使用chisel3中的类、对象和方法，无需显式的使用chisel3.前缀



import freechips.rocketchip.diplomacy._ 

import org.chipsalliance.cde.config.Parameters 

import freechips.rocketchip.tilelink._ 

import freechips.rocketchip.amba.axi4._ 

import freechips.rocketchip.devices.tilelink._ 

import freechips.rocketchip.regmapper._   regmapper-映射寄存器接口

import freechips.rocketchip.prci.{ClockSinkDomain}  时钟相关接口

import freechips.rocketchip.util._  通用工具

导入了Rocket Chip框架中的模块



import xs.utils 用户自定义的工具库？（存疑）



chisel3：提供构造硬件的基本语法：Module，IO，Reg，Wire

chisel3.util：提供高级工具，Decoupled（流水线接口）、Arbiter（仲裁器）和Mux（多路选择器）

diplomacy：管理片上通信协议的连接和参数化

tilelink和amba.axi4：总线协议

regmapper：提供寄存器到硬件的映射工具，简化外设寄存器接口的实现



##

```scala
// RegMap that supports Default and Valid
object RegMapDV {
  def Unwritable = null
  def apply(addr: Int, reg: UInt, wfn: UInt => UInt = (x => x)) = (addr, (reg, wfn))
  def generate(default: UInt, mapping: Map[Int, (UInt, UInt => UInt)], raddr: UInt, rdata: UInt, rvalid: Bool, waddr: UInt, wen: Bool, wdata: UInt, wmask: UInt):Unit = {
    val chiselMapping = mapping.map { case (a, (r, w)) => (a.U, r, w) }
    val rdata_valid = WireDefault(0.U((rdata.getWidth+1).W))
    rdata_valid := LookupTreeDefault(raddr, Cat(default,false.B), chiselMapping.map { case (a, r, w) => (a, Cat(r,true.B)) })
    rdata := rdata_valid(rdata.getWidth, 1)
    rvalid := rdata_valid(0)
    chiselMapping.map { case (a, r, w) =>
      if (w != null) when (wen && waddr === a) { r := w(MaskData(r, wdata, wmask)) }
    }
  }
  def generate(default: UInt, mapping: Map[Int, (UInt, UInt => UInt)], addr: UInt, rdata: UInt, rvalid: Bool, wen: Bool, wdata: UInt, wmask: UInt):Unit = generate(default, mapping, addr, rdata, rvalid, addr, wen, wdata, wmask)
}
```

object定义单例对象，这里定义了一个RegMapDV对象，RegMapDV包含了多个方法和常量的单例对象
单例对象：某个结构体或对象只会被创建一次，用object关键字来表示



def Unwritable = null  def Unwritable是一个方法定义，没有接收任何参数，并直接返回null，所以也可以 val Unwritable = null



def apply(addr: Int, reg: UInt, wfn: UInt => UInt = (x => x)) = (addr, (reg, wfn))

def apply(...)，apply是scala的一个特殊方法，允许在实例化一个对象时，直接调用apply方法

addr: Int   addr是方法的第一个参数，类型是Int

reg:UInt   reg是无符号整形

wfn: UInt => UInt = (x => x)    wfn是方法的第三个参数，wfn是一个函数类型，wfn接收一个Unit类型的输入，返回Unit类型的输出的函数，=(x=>x) 是默认定义，表示调用apply时不提供wfn参数时，默认会使用x=>x函数，这是lambda函数，返回值是函数体中最后一个表达式的值，这个函数的功能是返回输入值本身， 简单来说，**wfn参数代表了一个函数**，而函数的逻辑（函数体）是由使用者自行定义，或者使用默认的输入x输出x。

=>表示，从左边的类型到右边的类型的映射,比如上面的x=>x也就是把x的类型映射到x的类型

=(addr, (reg, wfn)) 是apply方法的返回值，返回一个二元元祖(addr, (reg, wfn))

正常来说，函数定义如下：
def 函数名(参数名: 参数类型): 返回类型 = 函数体



def generate(...)  根据给定的寄存器映射、读写操作等生成具体的硬件描述，其有两个重载方法：

根据传入的参数来进行硬件描述，并完成对寄存器值的读取和写入操作。它将用于一个硬件设计流程，处理不同寄存器地址的读写请求，同时生成正确的响应信号。

chiselMapping - 将传入的mapping参数转化为chisel可用的格式

使用LookupTreeDefault根据给定的raddr（读取地址）从chiselMapping中查找数据，并让rdata和rvalid信号进行存储

如果raddr匹配某个地址，就读取，如果没有匹配，就返回默认default

重载一：

 def generate(default: UInt, mapping: Map[Int, (UInt, UInt => UInt)], raddr: UInt, rdata: UInt, rvalid: Bool,

​    waddr: UInt, wen: Bool, wdata: UInt, wmask: UInt):Unit

mapping参数是映射（Map）数据结构，它的Key是Int，Value是一个二元组，一个UInt类型变量，一个函数类型UInt=>UInt，

val mapping: Map[Int, (UInt, UInt => UInt)] = Map( 

0x00 -> (WireDefault(0.U(8.W)), (x: UInt) => x),     // 地址 0x00，值为 0  

0x04 -> (WireDefault(1.U(8.W)), (x: UInt) => x + 1.U) // 地址 0x04，值为 1 )

8.W是8位宽的信号 UInt(8.W) 创建一个位宽为8的无符号整数类型

mapping允许一次性定义多个映射关系

:Unit返回值是UInt类型

对该重载方法进行参数解释：

default - 默认值，在某种特定的硬件描述情况下，可以用default作为默认（默认寄存器地址）

mapping：Map[UInt, UInt => UInt]          UInt - 寄存器数据存储位置 UInt => UInt写入时数据处理函数

raddr：UInt 当前读地址信号

rdata：UInt 输出的数据信号（读出的数据）

rvalid：Bool 是否有效

waddr：UInt 当前写地址信号

wen：Bool 写使能信号，当前是否有写操作

wdata：UInt 写入的数据信号

wmask：UInt 写掩码信号，控制部分字节写入



 val chiselMapping = mapping.map { case (a, (r, w)) => (a.U, r, w) }

这里创建了一个chiselMapping硬件表示对象，将mapping参数用map方法，把mapping参数的所有key进行逻辑修改，比如这里就是(a, (r,w))转换为(a.U, r, w)也就是把整型值转换为硬件信号类型UInt（无符号类型），这里的case用于解构每个键值对，并转换为了一个三元组a.U r w



val rdata_valid = WireDefault(0.U((rdata.getWidth+1).W))

WireDefault是一个Chisel函数，用于创建一个Wire信号（硬件信号，表示一个可以在电路中被赋值的寄存器）并设置其默认值，它接收一个UInt类型的数据

val x = WireDefault(0.U) 创建一个Wire类型的信号x，并将其默认值设置为0

这里的话先用0.U(...)将初始化信号的值为0，然后设置信号的宽度为rdata.getWidth + 1，由于Chisel中UInt的宽度是可变的，.W是Chisel中的一个类型标注，表示一个特定宽度的无符号整数。



rdata_valid := LookupTreeDefault(raddr, Cat(default,false.B), chiselMapping.map { case (a, r, w) => (a, Cat(r,true.B)) })

LookupTreeDefault是地址解码工具，根据raddr寻找匹配的地址，如果未匹配，返回Cat(default, false.B)

Cat将default默认数据和false.B拼接成一个信号；如果地址匹配，返回匹配寄存器的值和有效标志位。以[读数据, 有效位]的格式存储。

:=是一个赋值操作符（一般是Wire或Reg类型的变量），用于将值赋给一个硬件信号，:=特别用于硬件描述中，表示将一个值赋予一个信号，并进行时序操作，一般描述硬件电路中信号更新的操作符

chiselMapping.map { case (a, r, w) => (a, Cat(r,true.B)) }，这里是对chiselMapping变量使用map方法，并将其中(a, r, w)转换成a, (r, true.B)，(r, true.B)被cat合并成了一个信号



rdata := rdata_valid(rdata.getWidth, 1)

rvalid := rdata_valid(0)

这里是切片操作，也就是把rdata_valid第1位到第getWidth提取出来放到rdata，第0位放到rvalid

cat(data1, data2) data1放在高位，data2放在低位



chiselMapping.map { case (a, r, w) =>
      if (w != null) when (wen && waddr === a) { r := w(MaskData(r, wdata, wmask)) }

只有当w函数不为空时，才会执行后续的操作（if并不是硬件描述语言中真正的控制逻辑，只是表示一个值的选择或计算）

when是chisel的控制流语句，上例中就是当wen为true，并且写地址waddr等于a时，才会执行后面的{...}

{...}是将r更新为w(MaskData(r, wdata, wmask))，此函数是通过掩码wmask将要写入的数据wdata写到r寄存器中



重载二：

def generate(default: UInt, mapping: Map[Int, (UInt, UInt => UInt)], addr: UInt, rdata: UInt, rvalid: Bool, wen: Bool, wdata: UInt, wmask: UInt):Unit = { 

generate(default, mapping, addr, rdata, rvalid, addr, wen, wdata, wmask)

}

通过调用第一个重载，来简化调用，也就是自动将raddr和waddr这两个参数设置为相同的值addr





