###################################################################

# Created by write_sdc on Tue Nov  3 17:54:45 2020

###################################################################
set sdc_version 2.1

set_units -time ns -resistance MOhm -capacitance fF -voltage V -current mA
create_clock [get_ports CLK]  -name MY_CLK  -period 12  -waveform {0 6}
set_input_delay -clock MY_CLK  -max 0.5  [get_ports RST_n]
set_input_delay -clock MY_CLK  -max 0.5  [get_ports VIN]
set_input_delay -clock MY_CLK  -max 0.5  [get_ports {DIN[13]}]
set_input_delay -clock MY_CLK  -max 0.5  [get_ports {DIN[12]}]
set_input_delay -clock MY_CLK  -max 0.5  [get_ports {DIN[11]}]
set_input_delay -clock MY_CLK  -max 0.5  [get_ports {DIN[10]}]
set_input_delay -clock MY_CLK  -max 0.5  [get_ports {DIN[9]}]
set_input_delay -clock MY_CLK  -max 0.5  [get_ports {DIN[8]}]
set_input_delay -clock MY_CLK  -max 0.5  [get_ports {DIN[7]}]
set_input_delay -clock MY_CLK  -max 0.5  [get_ports {DIN[6]}]
set_input_delay -clock MY_CLK  -max 0.5  [get_ports {DIN[5]}]
set_input_delay -clock MY_CLK  -max 0.5  [get_ports {DIN[4]}]
set_input_delay -clock MY_CLK  -max 0.5  [get_ports {DIN[3]}]
set_input_delay -clock MY_CLK  -max 0.5  [get_ports {DIN[2]}]
set_input_delay -clock MY_CLK  -max 0.5  [get_ports {DIN[1]}]
set_input_delay -clock MY_CLK  -max 0.5  [get_ports {DIN[0]}]
set_input_delay -clock MY_CLK  -max 0.5  [get_ports {E2[13]}]
set_input_delay -clock MY_CLK  -max 0.5  [get_ports {E2[12]}]
set_input_delay -clock MY_CLK  -max 0.5  [get_ports {E2[11]}]
set_input_delay -clock MY_CLK  -max 0.5  [get_ports {E2[10]}]
set_input_delay -clock MY_CLK  -max 0.5  [get_ports {E2[9]}]
set_input_delay -clock MY_CLK  -max 0.5  [get_ports {E2[8]}]
set_input_delay -clock MY_CLK  -max 0.5  [get_ports {E2[7]}]
set_input_delay -clock MY_CLK  -max 0.5  [get_ports {E2[6]}]
set_input_delay -clock MY_CLK  -max 0.5  [get_ports {E2[5]}]
set_input_delay -clock MY_CLK  -max 0.5  [get_ports {E2[4]}]
set_input_delay -clock MY_CLK  -max 0.5  [get_ports {E2[3]}]
set_input_delay -clock MY_CLK  -max 0.5  [get_ports {E2[2]}]
set_input_delay -clock MY_CLK  -max 0.5  [get_ports {E2[1]}]
set_input_delay -clock MY_CLK  -max 0.5  [get_ports {E2[0]}]
set_input_delay -clock MY_CLK  -max 0.5  [get_ports {E3[13]}]
set_input_delay -clock MY_CLK  -max 0.5  [get_ports {E3[12]}]
set_input_delay -clock MY_CLK  -max 0.5  [get_ports {E3[11]}]
set_input_delay -clock MY_CLK  -max 0.5  [get_ports {E3[10]}]
set_input_delay -clock MY_CLK  -max 0.5  [get_ports {E3[9]}]
set_input_delay -clock MY_CLK  -max 0.5  [get_ports {E3[8]}]
set_input_delay -clock MY_CLK  -max 0.5  [get_ports {E3[7]}]
set_input_delay -clock MY_CLK  -max 0.5  [get_ports {E3[6]}]
set_input_delay -clock MY_CLK  -max 0.5  [get_ports {E3[5]}]
set_input_delay -clock MY_CLK  -max 0.5  [get_ports {E3[4]}]
set_input_delay -clock MY_CLK  -max 0.5  [get_ports {E3[3]}]
set_input_delay -clock MY_CLK  -max 0.5  [get_ports {E3[2]}]
set_input_delay -clock MY_CLK  -max 0.5  [get_ports {E3[1]}]
set_input_delay -clock MY_CLK  -max 0.5  [get_ports {E3[0]}]
set_input_delay -clock MY_CLK  -max 0.5  [get_ports {F0[13]}]
set_input_delay -clock MY_CLK  -max 0.5  [get_ports {F0[12]}]
set_input_delay -clock MY_CLK  -max 0.5  [get_ports {F0[11]}]
set_input_delay -clock MY_CLK  -max 0.5  [get_ports {F0[10]}]
set_input_delay -clock MY_CLK  -max 0.5  [get_ports {F0[9]}]
set_input_delay -clock MY_CLK  -max 0.5  [get_ports {F0[8]}]
set_input_delay -clock MY_CLK  -max 0.5  [get_ports {F0[7]}]
set_input_delay -clock MY_CLK  -max 0.5  [get_ports {F0[6]}]
set_input_delay -clock MY_CLK  -max 0.5  [get_ports {F0[5]}]
set_input_delay -clock MY_CLK  -max 0.5  [get_ports {F0[4]}]
set_input_delay -clock MY_CLK  -max 0.5  [get_ports {F0[3]}]
set_input_delay -clock MY_CLK  -max 0.5  [get_ports {F0[2]}]
set_input_delay -clock MY_CLK  -max 0.5  [get_ports {F0[1]}]
set_input_delay -clock MY_CLK  -max 0.5  [get_ports {F0[0]}]
set_input_delay -clock MY_CLK  -max 0.5  [get_ports {F1[13]}]
set_input_delay -clock MY_CLK  -max 0.5  [get_ports {F1[12]}]
set_input_delay -clock MY_CLK  -max 0.5  [get_ports {F1[11]}]
set_input_delay -clock MY_CLK  -max 0.5  [get_ports {F1[10]}]
set_input_delay -clock MY_CLK  -max 0.5  [get_ports {F1[9]}]
set_input_delay -clock MY_CLK  -max 0.5  [get_ports {F1[8]}]
set_input_delay -clock MY_CLK  -max 0.5  [get_ports {F1[7]}]
set_input_delay -clock MY_CLK  -max 0.5  [get_ports {F1[6]}]
set_input_delay -clock MY_CLK  -max 0.5  [get_ports {F1[5]}]
set_input_delay -clock MY_CLK  -max 0.5  [get_ports {F1[4]}]
set_input_delay -clock MY_CLK  -max 0.5  [get_ports {F1[3]}]
set_input_delay -clock MY_CLK  -max 0.5  [get_ports {F1[2]}]
set_input_delay -clock MY_CLK  -max 0.5  [get_ports {F1[1]}]
set_input_delay -clock MY_CLK  -max 0.5  [get_ports {F1[0]}]
set_input_delay -clock MY_CLK  -max 0.5  [get_ports {F2[13]}]
set_input_delay -clock MY_CLK  -max 0.5  [get_ports {F2[12]}]
set_input_delay -clock MY_CLK  -max 0.5  [get_ports {F2[11]}]
set_input_delay -clock MY_CLK  -max 0.5  [get_ports {F2[10]}]
set_input_delay -clock MY_CLK  -max 0.5  [get_ports {F2[9]}]
set_input_delay -clock MY_CLK  -max 0.5  [get_ports {F2[8]}]
set_input_delay -clock MY_CLK  -max 0.5  [get_ports {F2[7]}]
set_input_delay -clock MY_CLK  -max 0.5  [get_ports {F2[6]}]
set_input_delay -clock MY_CLK  -max 0.5  [get_ports {F2[5]}]
set_input_delay -clock MY_CLK  -max 0.5  [get_ports {F2[4]}]
set_input_delay -clock MY_CLK  -max 0.5  [get_ports {F2[3]}]
set_input_delay -clock MY_CLK  -max 0.5  [get_ports {F2[2]}]
set_input_delay -clock MY_CLK  -max 0.5  [get_ports {F2[1]}]
set_input_delay -clock MY_CLK  -max 0.5  [get_ports {F2[0]}]
set_input_delay -clock MY_CLK  -max 0.5  [get_ports {F3[13]}]
set_input_delay -clock MY_CLK  -max 0.5  [get_ports {F3[12]}]
set_input_delay -clock MY_CLK  -max 0.5  [get_ports {F3[11]}]
set_input_delay -clock MY_CLK  -max 0.5  [get_ports {F3[10]}]
set_input_delay -clock MY_CLK  -max 0.5  [get_ports {F3[9]}]
set_input_delay -clock MY_CLK  -max 0.5  [get_ports {F3[8]}]
set_input_delay -clock MY_CLK  -max 0.5  [get_ports {F3[7]}]
set_input_delay -clock MY_CLK  -max 0.5  [get_ports {F3[6]}]
set_input_delay -clock MY_CLK  -max 0.5  [get_ports {F3[5]}]
set_input_delay -clock MY_CLK  -max 0.5  [get_ports {F3[4]}]
set_input_delay -clock MY_CLK  -max 0.5  [get_ports {F3[3]}]
set_input_delay -clock MY_CLK  -max 0.5  [get_ports {F3[2]}]
set_input_delay -clock MY_CLK  -max 0.5  [get_ports {F3[1]}]
set_input_delay -clock MY_CLK  -max 0.5  [get_ports {F3[0]}]
set_output_delay -clock MY_CLK  -max 0.5  [get_ports VOUT]
set_output_delay -clock MY_CLK  -max 0.5  [get_ports {DOUT[13]}]
set_output_delay -clock MY_CLK  -max 0.5  [get_ports {DOUT[12]}]
set_output_delay -clock MY_CLK  -max 0.5  [get_ports {DOUT[11]}]
set_output_delay -clock MY_CLK  -max 0.5  [get_ports {DOUT[10]}]
set_output_delay -clock MY_CLK  -max 0.5  [get_ports {DOUT[9]}]
set_output_delay -clock MY_CLK  -max 0.5  [get_ports {DOUT[8]}]
set_output_delay -clock MY_CLK  -max 0.5  [get_ports {DOUT[7]}]
set_output_delay -clock MY_CLK  -max 0.5  [get_ports {DOUT[6]}]
set_output_delay -clock MY_CLK  -max 0.5  [get_ports {DOUT[5]}]
set_output_delay -clock MY_CLK  -max 0.5  [get_ports {DOUT[4]}]
set_output_delay -clock MY_CLK  -max 0.5  [get_ports {DOUT[3]}]
set_output_delay -clock MY_CLK  -max 0.5  [get_ports {DOUT[2]}]
set_output_delay -clock MY_CLK  -max 0.5  [get_ports {DOUT[1]}]
set_output_delay -clock MY_CLK  -max 0.5  [get_ports {DOUT[0]}]
