Halbleitergeräte sind der Prozess, der zur Herstellung von Halbleitergeräten verwendet wird, in der Regel die in den integrierten Schaltkreis (IC) verwendeten Metall-Oxide-Geräte (MOS)-Chips wie moderne Computer-Verarbeiter, Mikrokontrolle und Speicherchips wie NAND-Blitz und DRAM, die im täglichen Elektro- und Elektronikgeräten vorhanden sind. Es ist eine mehrfache Sequenz von Photolithographischen und chemischen Verarbeitungsschritten (wie Oberflächentransfer, thermische Oxidation, Planarverbreitung und Ableitungs isoliert), bei denen elektronische Schaltkreise schrittweise auf einem Wafer aus reinem halbkonduktiven Material entstehen. Silizium wird fast immer verwendet, aber verschiedene zusammengesetzte Halbleiter werden für spezielle Anwendungen verwendet. Der gesamte Herstellungsprozess, von Anfang an bis zu verpackte Chips, die für die Lieferung bereit sind, dauert sechs bis acht Wochen und wird in hochspezialisierten Halbleiterbauwerken, auch als Gießereien oder Färben bezeichnet. In einem sauberen Raum, das der zentrale Teil eines Fbits ist, findet die gesamte Gewebeation statt. Mehr fortgeschrittene Halbleitergeräte wie moderne 14/10/7 nm nodes können bis zu 15 Wochen dauern, wobei 11 bis 13 Wochen im Durchschnitt der Branche liegen. Produktion in fortgeschrittenen Gewebeanlagen ist vollständig automatisiert und in einem verdichteten Stickstoffumfeld durchgeführt, um den Ertrag (in Prozent der Mikrochips, die korrekt in einem Wafer funktionieren) zu verbessern, wobei automatische Materialabfertigungssysteme, die die Beförderung von Wafers von Maschinen bis Maschinen bedienen, zu bedienen sind. Wafers werden innerhalb von FOUPs, speziellen versiegelten Plastikboxen transportiert. Alle Maschinen und FOUPs enthalten eine interne Stickstoffatmosphäre. Luft innerhalb der Maschinen und FOUPs ist in der Regel sauberer als die Umgebung im sauberen Raum. Diese interne Atmosphäre ist als ein Mini-Umwelt bekannt. Fabricierungsanlagen benötigen große Mengen flüssiger Stickstoff, um die Atmosphäre in Produktionsmaschinen und FOUPs, die ständig mit Stickstoff reinigen, zu erhalten. GrößeA-spezifischer Halbleiterprozess hat spezifische Regeln für die Mindestgröße und die Laichung von Merkmalen auf jeder Ebene des Chips. Häufig verfügt ein neuer Halbleiterprozess über kleinere Mindestgrößen und eine straffere Kurbelebung, die eine einfache Ernährung ermöglichen, die Kosten zu senken und die Leistung teilweise durch eine Erhöhung der Transistordichte (Anzahl der Transistors je Quadratmeter) zu verbessern. Frühe Halbleiterprozesse hatten willkürliche Namen wie HMOS III, CHMOS V; später werden sie durch Größe wie 90 nm-Prozess bezeichnet. Jede Generation des Halbleiterherstellungsprozesses, auch als Technologieknoten oder Prozessknoten bekannt, wird von der Mindestgröße des Prozesses bestimmt. Technologieknoten, auch als "Verfahrenstechnologien" oder einfach Knoten bekannt, werden in der Regel durch die Größe der Nanometer (oder historische Mikrometer) der transistor-Gatelänge des Prozesses angegeben. Jedoch war dies seit 1994 nicht der Fall. anfängliche Transistor-Gatelänge war kleiner als die, die durch den Prozess node-Name (z.B. 350 nm node) vorgeschlagen wurde; diese Tendenz wurde jedoch 2009 umgekehrt. Nanometer, die zur Bezeichnung von Prozessknoten verwendet werden, sind mehr als eine Marketingzeit geworden, die keine Beziehung zu den tatsächlichen Merkmalsgrößen oder der Transistordichte hat (Anzahl der Transisten je Quadratmeter). Intels frühere 10 nm-Prozess hat beispielsweise Merkmale (die Tipps von FinFET-Finnetten) mit einer Breite von 7 nm, der frühere 10 nm-Prozess von Intel ist ähnlich in der transistor-Belastung der 7 nm-Prozesse von TSMC, während GlobalFoundries' 12 und 14 nm-Prozesse ähnliche Merkmale aufweisen. Liste der Schritte Es handelt sich um eine Liste von Verarbeitungstechniken, die während des Baus eines modernen elektronischen Geräts zahlreiche Male eingesetzt werden; diese Liste enthält nicht unbedingt eine bestimmte Reihenfolge. Ausrüstung für die Durchführung dieser Prozesse wird von Unternehmen hergestellt. Alle Geräte müssen getestet werden, bevor ein Halbleiterbauwerk begonnen wird. Wafer Verarbeitung Reinigung durch Lösungsmittel wie Acetone, Trichlorethylen und ultrapure Water Piranha Lösung RCA saubere Oberflächentransferivation Photolithographie Ion Implantatation (in der die Dopants in die Wafer erzeugende Regionen mit erhöhter oder verringerter Leitfähigkeit eingebettet sind) Etching (Mikrofabrik) Dry etching (Plasma etching) Reaktive-ion etching (RIE)Deep reaktive-ion etching a energy anneal Furnace anneals thermische Oxidation Chemical Verdampfung (CVD) physikalische Verdampfung (PVD)Molecular epitaxy (MBE)Laser-off (für die LED) elektroplating Chemical-mechanisches Schleifen (CMP)Wafer-Tests (wo die elektrische Leistung anhand von automatischen Testgeräten überprüft wird, bindet und/oder Lasertrimming können ebenfalls in diesem Schritt durchgeführt werden) Herstellung von Durchsilicon (für dreidimensionale integrierte Schaltkreise) Wafer Montage (Werfer wird auf einen Metallrahmen mit Dvoice Band)Wafer Backgrinding und Schleifen (Erhöhung der Stärke des Wafers für dünne Geräte wie eine Smartcard- oder PCMCIA-Karte oder Wafer-Anleihen und -stapeln, dies kann auch während des WLCSP-Pakets auftreten, in einem Prozess, der als Dice Metal oder DBG bekannt ist)Waferanbindung und stapeln (für dreidimensionale integrierte Schaltkreise Schaltkreise und MEMS) Redistributionsschicht (für WLCSP) und BGAB (S) Zerkleinerung oder Wafer Verwässerung der IC-Verpackung Die Anlage (Die Ernährung ist an einen Bleirahmen mit funktionstüchtigen Pasten oder an einem Film befestigten Film gekoppelt): Kabelgebundene Anleihe, Thermosonic-Anleihe, Flip-Chip oder bandautomatisierte Anleihen (TAB) IC-Einführung oder integrierte Wärmeverteilungsanlage (IHS) Installation von Woiwodschaft (mit besonderem Schleifmittel, die Glaspulver als Füllstoff enthalten können) Hemmschuh Elektroplating (Platten, die Kupfer führt zu den Bleirahmen mit Zinn, um den Verkauf zu erleichtern) Laser-Kennzeichnung oder Seidendruck Trim und Form (entweder die Bleirahmen von einander trennen und die Bleirahmen so zu kundieren, dass sie auf einem Bildschirm montiert werden können) Zusätzlich können Schritte wie Wright usw.h durchgeführt werden. Vermeidung von Kontaminationen und Mängeln Kennzeichnenbreiten waren weit mehr als 10 Mikrometer, die Halbleiter Reinheit war nicht so groß wie heute in der Geräteherstellung. Da Geräte stärker integriert werden, müssen saubere Räume noch sauberer werden. Heute werden Gewebeanlagen mit gefilterten Luft gepresst, um selbst die kleinsten Partikel zu entfernen, die auf den Wafer bestehen könnten und zu Mängeln beitragen könnten. Die Obergrenzen für Halbleiter-Sauberräume verfügen in regelmäßigen Abständen über Fanfiltereinheiten (FFUs), um die Luft im sauberen Raum ständig zu ersetzen und zu filtern; Halbleiter-Kapitalausstattung kann auch eigene FFUs haben. Die FFUs, kombiniert mit angehobenen Böden mit Grillen, tragen dazu bei, einen Laminerluftstrom zu gewährleisten, dass Partikel sofort in den Boden gelangen und aufgrund von Turbulenzen nicht in der Luft bleiben. Arbeitnehmer in einer Halbleiterstrukturanlage müssen saubere Räume tragen, um die Geräte vor menschlicher Kontamination zu schützen. Um die Oxidation zu verhindern und den Ertrag zu erhöhen, können FOUPs und Halbleiter-Kapitalausrüstungen mit der ISO-Klasse 1-Wertmenge einen verdichteten reinen Stickstoffumfeld haben. FOUPs und SMIF pods isolieren die Wafer aus der Luft im sauberen Raum, wodurch die Zahl der durch Staubpartikel verursachten Mängel verringert wird. Fabs haben auch so wenig Menschen wie möglich im sauberen Raum, um die Erhaltung der sauberen Räume zu erleichtern, da Menschen, auch wenn sie saubere Räume anlegen, große Mengen von Partikeln, vor allem wenn sie zu Fuß gehen. Wafers Ein typischer Wafer besteht aus extrem reinem Silicium, das in monokristalline Zylindrical-Gatten (Alumen) bis zu 300 mm (leicht weniger als 12 Zoll) im Durchmesser mit dem Czochralski-Prozess angebaut wird. Letztere werden dann in Wafer rund 0,75 mm dick und geschliffen, um eine sehr regelmäßige und flache Oberfläche zu erhalten. Verarbeitung In der Halbleitergerätestruktur fallen die verschiedenen Verarbeitungsschritte in vier allgemeine Kategorien: Ablagerung, Entfernung, Muster und Änderung elektrischer Eigenschaften. Deposition ist jeder Prozess, der wächst, erwägt oder andernfalls ein Material auf den Wafer überträgt. Verfügbare Technologien umfassen physikalische Verdampfung (PVD), chemische Verdampfung (CVD), elektrochemische Deposition (ECD), molekulares Zellstoff Epitaxy (MBE) und vor kurzem auch die Ablagerung der Atomschicht (ALD). Deposition kann verstanden werden, um die Oxidschichtbildung, die thermische Oxidation oder insbesondere LOCOS einzubeziehen. Entfernung ist jeder Vorgang, der Material aus dem Wafer entfernt; Beispiele sind u.a.h-Prozesse (entweder nass oder trocken) und chemische Planung (CMP). Gestaltung ist die Gestaltung oder Änderung von hinterlegten Materialien und wird in der Regel als Lithographie bezeichnet. In konventioneller Lithographie wird der Wafer beispielsweise mit einer Chemikalie namens Photoresist beschichtet; dann wird eine Maschine namens Schrittper zielgerichtet, anschließt und eine Maske durchführt, die Teile des Wafers unterhalb des Kurzwellenlichts ausstrahlt; die exponierten Regionen werden von einer Entwicklerlösung entfernt. Nach der Verarbeitung oder einer anderen Verarbeitung wird der verbleibende Photoresist durch Trockenplasma (Fotoresistenz oder Streifen) entfernt. Fotoresist kann auch mit nassen chemischen Prozessen entfernt werden, die den Wafer in einer Flüssigkeit zum Entfernen des Photoresistenz bedecken. Modifizierung elektrischer Eigenschaften hat historische Folge von Doping-Transistorquellen und Abwanderungen (ursprünglich durch Diffusionsöfen und später durch Ionenimplantatation). Diese Doping-Prozesse werden von öfendem Annobel oder, in fortgeschrittenen Geräten, durch schnelle thermische Annobel (RTA); Annobel dient der Aktivierung der implantierten Dopants. Änderung elektrischer Eigenschaften erstreckt sich nun auch auf die Verringerung der dielektrischen Kontinuität eines Materials durch Exposition gegenüber ultraviolettem Licht in UV-Verarbeitung (UVP). Modifizierung wird häufig durch Oxidation erreicht, die zur Herstellung von Halbleiter-Insulatoren, wie etwa bei der lokalen Oxidation von Silizium (LOCOS) zur Herstellung von Metalloxideffekten transistors durchgeführt werden kann. moderne Chips haben bis zu elf oder mehr Metallgehalte, die in mehr als 300 oder mehreren Stufen der Verarbeitung hergestellt wurden. Interend-of-line (FEOL)-Verarbeitung der FEOL-Verarbeitung bezieht sich auf die Bildung der Transisten direkt im Silikon. Die Rohwafer werden durch das Wachstum einer ultrareinen, praktisch fehlerfreien Siliciumschicht durch Epitaxy entwickelt. In den fortschrittlichsten Logikgeräten, vor dem Silicium epitaxy-Schritt, werden Tricks durchgeführt, um die Leistung der zu bauenden Transisten zu verbessern. Eine Methode beinhaltet die Einführung eines spannungshemmenden Schritts, bei dem eine Siliziumvariante wie Silicium (SiGe) hinterlegt wird. Nachdem das Epitaxial-Silum hinterlegt ist, wird das Kristall leicht erweitert, was zu einer verbesserten elektronischen Mobilität führt. Eine andere Methode, genannt Silizium onor-Technologie, beinhaltet die Einsetzung einer Isolierschicht zwischen dem Rohsilber und der dünne Schicht anschließender Silicium-Ethographie. Diese Methode führt zur Gründung von Transisten mit eingeschränkten parasitischen Effekten. Gate-Oxid und Implantate Front-end Oberflächentechnik folgen dem Wachstum des oberen dielektrischen (traditionellen Siliziumdioxid), dem Muster des Tors, dem Muster der Herkunfts- und Abwanderungsregionen und der anschließenden Implantation oder Verbreitung von Dopants, um die gewünschten theen elektrischen Eigenschaften zu erhalten. In dynamischen zufälligen (DRAM)-Geräten werden Speicherkondensatoren ebenfalls in dieser Zeit hergestellt, die in der Regel über den Zugangstransistor (der jetzt stillgelegte DRAM-Hersteller Qimonda hat diese Kondensatoren mit Gesteinen und tief in die Siliciumoberfläche umgesetzt). Backendof-line (BEOL) Verarbeitung von Metallschichten Nachdem die verschiedenen Halbleitergeräte geschaffen wurden, müssen sie miteinander verbunden sein, um die gewünschten Elektrokreise zu bilden. In einer Reihe von Wafer-Verarbeitungsschritten, die gemeinsam als BEOL bezeichnet werden (keine Verwechselung mit Ende der Chipgewebeation, die sich auf die Verpackungs- und Testphasen bezieht). BEOL-Verarbeitung beinhaltet die Herstellung von Metallverbundkabeln, die durch dielektrische Schichten isoliert sind. Das Isoliermaterial ist traditionell eine Form von SiO2 oder einem Silicateglas, aber vor kurzem werden neue, emissionsarme Materialien verwendet (wie Siloxycarbide), die in der Regel dielektrische Kontinen rund 2,7 liefern (gegenüber 3,82 für SiO2), obwohl Materialien mit konstanten wie 2,2 den Chipherstellern angeboten werden. High-κ-Dielektrische können stattdessen verwendet werden. InterconnectHistorisch sind die Metallkabel aus Aluminium bestehen. In diesem Ansatz zur Verkabelung (often als rezeptfreies Aluminium) werden Deckenfilme von Aluminium zunächst hinterlegt, gemustert und anschließend gestrichen, die isolierten Drähten hinterlassen. Dielektrisches Material wird dann über die exponierten Drähte hinterlegt. Die verschiedenen Metallschichten sind miteinander verbunden, indem sie Löcher (sogenannte Wege) im Isoliermaterial und anschließend Wolfram in sie mit einer CVD-Technik mit Wolfram hexafluorid speichern; dieser Ansatz wird immer noch in der Herstellung vieler Speicherchips wie dynamisches zufälliges zufälliges (DRAM) verwendet, da die Zahl der Verbindungsstufen klein ist (derzeit nicht mehr als vier). Kürzlich, da die Zahl der Verbindungsstufen für die Logik aufgrund der großen Zahl von Transistoren, die jetzt in einem modernen Mikroprozessor miteinander verbunden sind, erheblich angestiegen ist, ist die zeitliche Verzögerung bei der Verkabelung so wichtig, dass eine Änderung des Verkabelungsmaterials (von Aluminium auf Kupferverbundebene) und eine Änderung des Dielektrischen Materials (von Siliciumdioxiden auf neuere Niedrig-Kors) bewirkt werden. Diese Leistungssteigerung erfolgt auch bei einer Senkung der Kosten durch die Verarbeitung von Damaszoen, die die Verarbeitungsschritte beseitigt. Da die Zahl der Verbindungsebenen zunimmt, ist die Planung der vorherigen Schichten erforderlich, um vor der anschließenden Lithographie eine flache Oberfläche zu gewährleisten. Ohne dies würden die Ebenen zunehmend verfallen, die außerhalb der Tiefe der verfügbaren Lithographie hinausgehen und somit mit der Fähigkeit zum Muster in Verbindung stehen. CMP (Chemikalien-Planarisierung) ist die primäre Verarbeitungsmethode, um eine solche Planarisierung zu erreichen, obwohl Trocken etch-Rücken manchmal noch eingesetzt werden, wenn die Zahl der Verbindungsstufen nicht mehr als drei beträgt. Kupfer-Konnektoren verwenden eine elektrofunktionelle Barriereschicht, um das Kupfer von der Verbreitung in seine Umgebung zu verhindern. Wafer Test In den verschiedenen Verarbeitungsschritten hat die hochaufgeführte Art der Wafer-Verarbeitung die Nachfrage nach Metrologie erhöht. z.B. wird eine dünne Film Metrologie auf der Grundlage von ellipsmetrie oder Reflektivität verwendet, um die Dicke von Ab-Oxid sowie die Dicke, den refraktiven Index und den Aussterbenskoeffizient von Photoresisten und anderen Beschichtungen streng zu kontrollieren. Wafer Test Metrologiegerät wird verwendet, um zu überprüfen, ob die Wafers durch frühere Verarbeitungsschritte bis zur Prüfung nicht beschädigt worden sind; wenn zu viele starben auf einem Wafer versäumt haben, wird der gesamte Wafer abgewrackt, um die Kosten einer weiteren Verarbeitung zu vermeiden. virtuelle Metrologie wurde verwendet, um die auf statistischen Methoden basierenden Eigenschaften zu vorhersagen, ohne die Messung selbst durchzuführen. Gerätetest Nach Abschluss des Frontend-Prozesses werden die Halbleitergeräte oder Chips einer Vielzahl elektrischer Tests unterzogen, um festzustellen, ob sie ordnungsgemäß funktionieren. Prozent der Geräte auf dem Wafer, die eine ordnungsgemäße Ausführung gefunden haben, werden als Ertrag bezeichnet. Hersteller sind in der Regel geheim über ihre Erträge, können aber so gering wie 30 % sein, was bedeutet, dass nur 30 % der Chipsätze auf der Wälle wie geplant sind. Prozessvariabel ist einer der Gründe für einen niedrigen Ertrag. Tests werden durchgeführt, um zu verhindern, dass Chips in relativ teure Pakete montiert werden. Der Ertrag ist oft aber nicht unbedingt mit der Größe der Geräte (die oder die Chip) verbunden. TSMC kündigte im Dezember 2019 einen durchschnittlichen Ertrag von ~80,% mit einem Spitzenertrag pro Wafer von >90% für ihre 5nm Testchips mit einer Ernährungsgröße von 17,92 mm2. Der Ertrag ging auf 32,0 % zurück, mit einem Anstieg der Ernährungsgröße auf 100 mm2. Die Fab prüft die Chips am Wrack mit einem elektronischen Prüfer, der winzige Untersuchungen gegen den Chip drückt. Die Maschine markiert jeden schlechten Chip mit einem Tropfen Farbstoffe. Zurzeit ist die elektronische Farbkennzeichnung möglich, wenn Wrack-Testdaten (Ergebnisse) in eine zentrale Computerdatenbank eingegeben werden und Chips (d. h. in virtuelle Bindungen) nach vorher festgelegten Testgrenzwerten wie maximalen Betriebsfrequenzen/Günzen, Anzahl der (vollständigen) Kerne pro Chip usw. gebunden sind. Die sich daraus ergebenden Bindemittel können auf einer Wafer-Karte dargestellt oder protokolliert werden, um Produktionsfehler und schlechte Chips zu verfolgen. Diese Karte kann auch während der wfer Montage und Verpackung verwendet werden. Binning erlaubt Chips, die ansonsten abgelehnt würden, in niedrigeren Produkten wiederverwendet zu werden, wie dies bei Druckern und CPUs der Fall ist, die Erhöhung der Geräterendite, vor allem weil sehr wenige Chips voll funktionsfähig sind (etwa alle Kerne richtig funktionieren). FUSEs können verwendet werden, um Teile von Chips wie Kernen zu trennen, entweder weil sie während der Bindung nicht arbeiten oder als Teil der Marktsegmentierung (Nutzung des gleichen Chips für niedrige, mittlere und hohe Ebenen). Chips können Ersatzteile haben, die es dem Chip ermöglichen, die Tests vollständig zu übertragen, auch wenn es mehrere nicht arbeitende Teile hat. Chips werden auch nach der Verpackung erneut getestet, da die Anleihen verfehlt werden können oder die analoge Leistung durch das Paket verändert werden kann. Dies wird als „letzter Test“ bezeichnet. Chips können auch mit Röntgenbildern versehen sein. In der Regel werden die FB-Gebühren für die Testzeit mit Preisen in der Reihenfolge der Cent pro Sekunde erhoben. Testzeiten unterscheiden sich von einigen Milleniums bis einigen Sekunden, und die Testsoftware wird für eine kürzere Testzeit optimiert. Multiple Chip-Tests (multi-site) sind auch möglich, weil viele Prüfer über die Ressourcen verfügen, um die meisten oder alle Tests parallel und auf mehreren Chips einmal durchzuführen. Chips werden oft mit "Testfähigkeitsmerkmalen" wie Scanketten oder einem "eingebauten Selbsttest" entwickelt, um die Testkosten zu beschleunigen und zu senken. In bestimmten Modellen, die spezielle analoge Fab-Prozesse verwenden, sind Wafers während der Prüfung auch Laser-trimmiert, um die durch das Design vorgegebenen streng verteilten Resistenzwerte zu erreichen. Gute Designs versuchen, Ecken zu testen und statistisch zu verwalten (extremes Siliziumverhalten, das durch eine hohe Betriebstemperatur in Kombination mit den Extremen der Fbit-Prozesse verursacht wird). meisten Modelle mit mindestens 64 Ecken. Produktionsertrag oder -ertrag ist die Anzahl der Arbeitschips oder sterben an einem Wafer, ausgedrückt in Prozent, da die Anzahl der Chips auf einem Wafer (Die Per-Wafer, DPW) je nach Größe und Durchmesser der Chips variieren kann. Ertragsverschlechterung ist ein Rückgang des Ertrags, der historisch hauptsächlich durch Staubpartikel verursacht wurde, aber seit den 90er Jahren ist die Ertragsstörung hauptsächlich durch Prozessschwankungen, den Prozess selbst und die in der Chipherstellung verwendeten Werkzeuge verursacht, obwohl Staub in vielen älteren Fällen noch ein Problem darstellt. Staubpartikel wirken sich zunehmend auf den Ertrag aus, da die Größe der Größe mit neueren Prozessen geschrumpft ist. Automation und Verwendung von Miniumgebungen innerhalb von Produktionsanlagen, FOUPs und SMIFs haben eine Verringerung der durch Staubpartikel verursachten Mängel ermöglicht. Produktrendite muss hoch gehalten werden, um den Verkaufspreis der Arbeitschips zu senken, da die Arbeitschips für diejenigen Chips bezahlen müssen, die versäumt wurden, und die Kosten der Wafer-Verarbeitung zu senken. Ertrag kann auch durch die Gestaltung und den Betrieb der Fab beeinflusst werden. Kontrolle über Kontaminanten und der Produktionsprozess sind notwendig, um den Ertrag zu erhöhen. Kontaminanten können chemische Kontaminanten oder Staubpartikel sein."Killer Mängel sind die durch Staubpartikel verursachten Schäden, die zu einem vollständigen Ausfall des Geräts führen (wie z.B. Transistor). Es gibt auch harmlose Mängel. Ein Partikel muss ein Fünftel der Größe eines Merkmals sein, um einen tödlichen Mangel zu verursachen. Wenn ein Merkmal 100 nm ist, muss ein Partikel nur 20 nm über einen tödlichen Mangel hinweg sein.Elektrostatischer Strom kann auch den Ertrag negativ beeinflussen. Chemikalienkontaminanten oder Verunreinigungen umfassen Schwermetalle wie Eisen, Kupfer, Nickel, Zink, Chrom, Gold, Quecksilber und Silber, Alkalimetalle wie Natrium, Kalium und Lithium sowie Elemente wie Aluminium, Magnesium, Kalzium, Chlor, Sulfur, Kohle und Fluor. Es ist wichtig, dass diese Elemente nicht mit dem Silikon in Kontakt bleiben, da sie den Ertrag verringern könnten. Chemikalienmischungen können verwendet werden, um diese Elemente aus dem Silikon zu entfernen; verschiedene Mischungen sind wirksam gegen verschiedene Elemente. Mehrere Modelle werden zur Schätzung des Ertrags verwendet. Dies sind das Modell von Murphy, das Poisson-Modell, das verbindliche Modell, das Modell von Moore und das Saatgutmodell. Es gibt kein universelles Modell; ein Modell muss auf der Grundlage der tatsächlichen Ertragsverteilung (der Standort von defekten Chips) ausgewählt werden. Murphys Modell geht beispielsweise davon aus, dass der Ertragsverlust in den Rändern des Wafers (Nichtarbeitschips konzentriert sich auf die Ränder des Wfers), das Poisson-Modell geht davon aus, dass defekte Diäten relativ gleichmäßig über den Wafer verteilt werden, und das Modell von Saatgut geht davon aus, dass defekte Ernährungen zusammengebaut werden. Kleinere Diäten kosten weniger, um zu produzieren (da sie besser auf einen Wafer passen, und Wafer werden als Ganzes verarbeitet und preisgegeben) und können höhere Erträge erzielen, da kleinere Diäten aufgrund ihrer geringeren Oberflächenfläche am Wafer eine geringere Chance haben, einen Mangel zu haben. Kleinere Ernährungen erfordern jedoch kleinere Merkmale, um die gleichen Funktionen größerer Ernährungen zu erreichen oder sie zu übertreffen, und kleinere Merkmale erfordern eine verringerte Prozessdiversität und erhöhte Reinheit (reduzierte Kontamination), um hohe Erträge zu erhalten. Metrologie-Werkzeuge werden verwendet, um die Wafers während des Produktionsprozesses zu kontrollieren und den Ertrag vorherzusagen, so dass Wafers vorhergesagt haben, zu viele Mängel zu beheben, um die Verarbeitungskosten zu senken. Vorbereitung Nach einer Prüfung wird ein Wafer in der Regel in einer Dicke verringert, die auch als Backload, Backfinish oder „Abfall“ bekannt ist, bevor der Wrack in einzelne Diäten eingetreten ist, einem Prozess, der als Wrackung bekannt ist. Nur die guten, unangemeldeten Chips sind verpackt. Verpackungen Kunststoff- oder Keramikverpackungen umfassen die Anbringung der Ernährung, die Verknüpfung der Diätpads mit dem Paket und die Versiegelung der Diät. Kleinanbindungen werden verwendet, um die Rohre an die Pins zu verbinden. In den alten Tagen wurden Drähte mit Hand befestigt, aber jetzt spezialisierte Maschinen erfüllen die Aufgabe. Künftig bestehen diese Drähte aus Gold, die zu einem Bleirahmen geführt haben (vorgesehener "leed Framework") von verkauftem Kupfer; Blei ist giftig, so dass federführende "lead Framework" jetzt von RoHS beauftragt werden. Chipgrößenpaket (CSP) ist eine weitere Verpackungstechnologie. Kunststoff Dual-In-line-Paket, wie die meisten Pakete, ist viel größer als die tatsächliche Ernährung im Inneren, während CSP-Chips fast die Größe der Ernährung ausmachen; ein CSP kann für jede Ernährung vor dem Wracken gebaut werden. Die verpackten Chips werden neu getestet, um sicherzustellen, dass sie während der Verpackung nicht beschädigt wurden und dass die auf dem Markt befindlichen Anschlussleitungen ordnungsgemäß durchgeführt wurden. Laser wird den Namen und die Nummern des Chips auf dem Paket antasten. gefährliche Materialien Viele giftige Materialien werden im Herstellungsverfahren verwendet. Dazu gehören: giftige elementare Mittel, wie Arsen, Antimon und Phosphor. giftige Verbindungen, wie Arsin, Phosphine, Wolframhexafluorid und Silane. Höchst reaktive Flüssigkeiten wie Wasserstoffperoxide, Flundersäure, Sulfursäure und Hydrofluorsäure. Wichtig ist, dass Arbeitnehmer diesen gefährlichen Stoffen nicht direkt ausgesetzt werden. Ein hohes Maß an Automatisierung in der IC-Strukturindustrie trägt dazu bei, die Risiken der Exposition zu verringern. Die meisten Gewebeeinrichtungen beschäftigen Abgasmanagementsysteme wie Nasswäscheber,.r, erhitzender Aufnahmepatronen usw., um das Risiko für Arbeitnehmer und Umwelt zu kontrollieren. Zeitplan der MOSFET-Demonstrationen für kommerzielle MOSFET-Nodes Lesen Sie auch weitere Lesen Kaeslin, Hubert (2008), Digital Integrated Circuit Design, von VLSI-Architekturen bis VMware Fabrication, Cambridge University Press, Abschnitt 14.2. Wiki im Zusammenhang mit Chip Technology Externe Links Semiconductor glossary Wafer Heizung Designing a Heated Chuck for Semiconductor Processing Equipment