import{aS as s,W as a,X as r,Y as l,af as i,ah as t,Z as n,J as o}from"./framework-3550b87c.js";const d={},h=l("h2",{id:"北京开源芯片研究院",tabindex:"-1"},[l("a",{class:"header-anchor",href:"#北京开源芯片研究院","aria-hidden":"true"},"#"),i(" 北京开源芯片研究院")],-1),c={id:"企业介绍",tabindex:"-1"},u=l("a",{class:"header-anchor",href:"#企业介绍","aria-hidden":"true"},"#",-1),_=n('<p>近年来，RISC-V快速发展，已经成为当前国际科技竞争的焦点。为提升我国集成电路设计水平，建设与国际开源社区对接的技术平台，北京市和中科院高度重视RISC-V发展，组织国内一批行业龙头企业和顶尖科研单位于2021年12月6日发起成立北京开源芯片研究院。研究院以开源开放凝聚产业发展共识，以协同创新激发应用牵引潜力，着力推进RISC-V创新链和产业链的加速融合，加速科技创新成果产业化落地，加快打造全球领先的RISC-V产业生态。</p><table><thead><tr><th style="text-align:center;">招聘优势</th><th style="text-align:center;">具体内容</th></tr></thead><tbody><tr><td style="text-align:center;">基础保障</td><td style="text-align:center;">五险一金、带薪年假、带薪病假、定期体检</td></tr><tr><td style="text-align:center;">技能提升</td><td style="text-align:center;">岗位培训、专家讲座、开芯沙龙、行业交流</td></tr><tr><td style="text-align:center;">福利待遇</td><td style="text-align:center;">加班补助、节日福利、生日福利、团建活动</td></tr><tr><td style="text-align:center;">能量补充</td><td style="text-align:center;">工作午餐、各种零食</td></tr><tr><td style="text-align:center;">人文关怀</td><td style="text-align:center;">免费工装、团队周边</td></tr></tbody></table>',2),g={id:"岗位投递",tabindex:"-1"},p=l("a",{class:"header-anchor",href:"#岗位投递","aria-hidden":"true"},"#",-1),C=l("ul",null,[l("li",null,"邮箱：hr@bosc.ac.cn或qinlin@bosc.ac.cn。"),l("li",null,"电话：010-62685701/5702。"),l("li",null,"地址：北京市海淀区草桥七号院。")],-1),x={id:"共性要求",tabindex:"-1"},S=l("a",{class:"header-anchor",href:"#共性要求","aria-hidden":"true"},"#",-1),I=l("ul",null,[l("li",null,"2024-2025届/计算机与电子信息及相关专业/硕士及以上学历（优秀者可放宽至本科）。计算机体系结构和微电子等专业以及对RISC-V有所了解的同学、参与过“一生一芯”计划的同学优先。"),l("li",null,"每周到岗3天及以上，可连续实习6个月及以上。")],-1),R={id:"岗位列表",tabindex:"-1"},b=l("a",{class:"header-anchor",href:"#岗位列表","aria-hidden":"true"},"#",-1),D=n('<h4 id="_01-cpu前端设计验证" tabindex="-1"><a class="header-anchor" href="#_01-cpu前端设计验证" aria-hidden="true">#</a> 01 CPU前端设计验证</h4><p><strong>岗位职责</strong></p><ul><li>使用Chisel/Verilog语言进行CPU的开发。</li><li>负责使用前沿领域技术对模块级进行设计和性能分析。</li><li>协助验证工程师进行系统级仿真验证、覆盖率分析、FPGA验证、芯片调试。</li><li>参与芯片架构设计和Spec定义。</li><li>负责设计文档的撰写。</li></ul><p><strong>岗位要求</strong></p><ul><li>理工科学生，研究院提供CPU设计/验证以及前后端协同开发等相关知识的培训。</li><li>具有积极主动的工作态度，具备较强的学习能力，良好的分析能力、解决问题能力、沟通能力和团队协作能力。</li><li>熟悉CPU微体系结构者优先。</li><li>熟悉Chisel、Scala、Java、Verilog、SystemVerilog或UVM者优先。</li></ul><p><strong>备注信息</strong></p><ul><li>参与过“一生一芯”计划者优先。实习期至少六个月。</li></ul><h4 id="_02-cpu物理设计" tabindex="-1"><a class="header-anchor" href="#_02-cpu物理设计" aria-hidden="true">#</a> 02 CPU物理设计</h4><p><strong>岗位职责</strong></p><ul><li>完成先进工艺下（7nm/5nm）高性能RISC-V处理器核的物理设计。</li><li>负责完成从数字网表到GDS的相关数字后端工作，并参与版图规划。</li><li>完成布局布线，低功耗设计，EM及电压降分析。</li><li>完成静态时序分析，功耗分析，信号完整性分析。</li><li>完成物理验证，如DRC、ERC、LVS等。</li><li>协同前端人员完成STA、功耗分析、SI分析，并优化时序、功耗、面积。</li><li>负责设计文档的撰写。</li></ul><p><strong>岗位要求</strong></p><ul><li>硕士及以上学历。</li><li>具备良好的半导体器件、电路、信号处理等专业知识储备。</li><li>熟悉使用后端EDA工具软件（如Innovus、Synopsys Design Compiler、IC Compiler等），熟悉后端设计流程。</li><li>熟悉UNIX、LINUX操作系统，熟悉Shell、Tcl、Perl等编程语言。</li><li>有高性能处理器核物理设计经验者优先。</li><li>有动态电路、CAM和多端口RAM设计经验者优先。</li><li>有ARM A76级别以上处理器核物理设计经验者优先。</li><li>具备较好的沟通、学习能力，具有团队合作精神。</li></ul><p><strong>备注信息</strong></p><ul><li>无。</li></ul><h4 id="_03-ic前端设计验证" tabindex="-1"><a class="header-anchor" href="#_03-ic前端设计验证" aria-hidden="true">#</a> 03 IC前端设计验证</h4><p><strong>岗位职责</strong></p><ul><li>参与制定SoC芯片规格，根据总体设计要求进行模块详细设计。</li><li>根据模块规格要求，与软件确定软硬件划分，完成数字电路模块详细设计。负责所设计模块基本功能验证。</li><li>参与高性能RISC-V处理器核、DDR、PCIe、GPU、媒体编解码、GMAC等关键IP核的开发工作。</li><li>负责前端设计工作，包括电路综合、时序检查、形式验证等。</li><li>负责对模块集成、验证、测试和调试。</li><li>承担所做工作的流程规范建设。</li></ul><p><strong>岗位要求</strong></p><ul><li>硕士及以上学历。</li><li>具备良好的计算机体系结构等专业知识储备，熟悉处理器架构。</li><li>熟练掌握Verilog语言，可编写Testbench进行模块及系统级验证。</li><li>熟悉Chisel，或具备Chisel开发经验者更佳。</li><li>熟悉UNIX、LINUX操作系统，熟悉Shell、Tcl、Perl等编程语言。</li><li>具备较好的沟通、学习能力，具有团队合作精神。</li></ul><p><strong>备注信息</strong></p><ul><li>无。</li></ul><h4 id="_04-ic物理设计" tabindex="-1"><a class="header-anchor" href="#_04-ic物理设计" aria-hidden="true">#</a> 04 IC物理设计</h4><p><strong>岗位职责</strong></p><ul><li>负责完成从数字网表到GDS的相关数字后端工作，并参与版图规划。</li><li>完成布局布线，低功耗设计，EM及电压降分析。</li><li>完成静态时序分析，功耗分析，信号完整性分析。</li><li>完成物理验证，如DRC、ERC、LVS等。</li><li>协同前端人员完成STA、功耗分析、SI分析，并优化时序、功耗、面积。</li><li>负责设计文档的撰写。</li></ul><p><strong>岗位要求</strong></p><ul><li>理工科学生：提供IC设计/验证以及前后端协同开发等知识的培训。</li><li>具有积极主动的工作态度，具备较强的学习能力，良好的分析能力、解决问题能力、沟通能力和团队协作能力。</li><li>熟悉CPU微体系结构者优先。</li><li>熟悉Chisel、Scala、Java、Verilog、SystemVerilog或UVM者优先。</li></ul><p><strong>备注信息</strong></p><ul><li>参与过“一生一芯”计划者优先。</li><li>实习期至少六个月。</li></ul><h4 id="_05-ddr控制器设计" tabindex="-1"><a class="header-anchor" href="#_05-ddr控制器设计" aria-hidden="true">#</a> 05 DDR控制器设计</h4><p><strong>岗位职责</strong></p><ul><li>确定DDR子系统的关键指标。</li><li>项目初期，评估DDR子系统的性能，参与芯片总线架构设计与实现。</li><li>负责DDR子系统的相关设计和集成工作。</li><li>撰写DDR4等控制器的微架构/设计文档，开发RTL代码，支持验证工作。</li><li>指导和协助DDR的物理实现，支持DDR在FPGA系统的调试。</li><li>负责芯片回片之后的相关调试。</li></ul><p><strong>岗位要求</strong></p><ul><li>深入了解DDR/AXI/DFI/APB/AHB等协议，理解DDR发展趋势。</li><li>熟悉DDR的硬件结构、实现和验证。</li><li>至少掌握System Verilog、Verilog和Chisel一种语言。</li><li>熟悉芯片设计流程，熟悉综合、时序分析、低功耗、形式验证和异步时钟检查。</li><li>良好的英文阅读能力。</li><li>积极进取，愿意接受挑战。</li></ul><p><strong>备注信息</strong></p><ul><li>有DDR子系统的研发、回片调试和成功量产的经验着优先。</li><li>实习生可以放宽条件。</li></ul><h4 id="_06-编译器设计" tabindex="-1"><a class="header-anchor" href="#_06-编译器设计" aria-hidden="true">#</a> 06 编译器设计</h4><p><strong>岗位职责</strong></p><ul><li>参与编译器相关软件的设计和实现。</li><li>分析和开发基准测试和测试应用程序。</li><li>设计文档、测试文档及其他相关文档的编写和维护技能和经验。</li></ul><p><strong>岗位要求</strong></p><ul><li>计算机科学、自动化、电子与信息、数学等理工类相关专业本科及以上学历。</li><li>具有较强的责任心和学习能力，工作态度积极，敢于迎接挑战。</li><li>具有C/C++编程经验，有一定算法和数据结构基础。</li><li>了解计算机体系结构、操作系统和编译优化。</li><li>了解开发、测试、交付和维护生产质量的软件。</li><li>拥有开源软件开发经验、为开源项目做过贡献以及与开源社区有合作经验者优先。</li></ul><p><strong>备注信息</strong></p><ul><li>无。</li></ul><h4 id="_07-c-开发" tabindex="-1"><a class="header-anchor" href="#_07-c-开发" aria-hidden="true">#</a> 07 C++开发</h4><p><strong>岗位职责</strong> 给香山开源处理器搭建性能模拟器、进行设计空间探索。工作内容包括并不限于以下：</p><ul><li>参与高性能RISC-V CPU架构研发。</li><li>参与性能分析与调优。</li><li>与RTL开发工程师协调架构的具体实现、性能对齐。</li><li>负责设计文档的撰写。</li></ul><p><strong>岗位要求</strong></p><ul><li>计算机科学与技术等相关专业本科及以上学历，计算机组成原理、操作系统、体系结构等课程基础扎实。</li><li>熟练运用C++，Debug能力优秀。</li><li>能熟练使用搜索引擎、技术文档，从StackOverflow、Mailing list、社区Issue里面寻找解决问题的方法。</li><li>能够熟练的阅读英文论文。</li><li>具有良好的团队合作意识，较强的沟通能力，以及敬业和钻研精神。</li></ul><p><strong>备注信息</strong></p><p>满足基本条件时，具备以下能力将优先录取：</p><ul><li>有操作系统、编译器或CPU模拟器开发经验（比如完成MIT-828、改Linux kernel、完成Toy级编译器、基于LLVM/Clang做项目、修改GEM5、修改QEMU）。</li><li>有性能调优的经验：比如程序热点分析、系统瓶颈分析。</li><li>有给流行的开源项目贡献代码的经验。</li><li>没有CPU体系结构探索方面的经验也没关系，我们有丰富的CPU模拟器开发经验和体系结构探索经验，有专门的培训流程帮助非体系结构背景的候选人掌握相关知识。</li></ul><h2 id="上海合见工业软件集团有限公司" tabindex="-1"><a class="header-anchor" href="#上海合见工业软件集团有限公司" aria-hidden="true">#</a> 上海合见工业软件集团有限公司</h2>',51),V={id:"企业介绍-1",tabindex:"-1"},f=l("a",{class:"header-anchor",href:"#企业介绍-1","aria-hidden":"true"},"#",-1),y=l("p",null,"上海合见工业软件集团有限公司（简称“合见工软”）作为自主创新的高性能工业软件及解决方案提供商，以EDA（电子设计自动化，Electronic Design Automation）领域为首先突破方向，致力于帮助半导体芯片企业解决在创新与发展过程中所面临的严峻挑战和关键问题，并成为他们值得信赖的合作伙伴。",-1),m={id:"岗位投递-1",tabindex:"-1"},P=l("a",{class:"header-anchor",href:"#岗位投递-1","aria-hidden":"true"},"#",-1),U=l("ul",null,[l("li",null,[i("邮箱：opensource-talents@bosc.ac.cn（"),l("strong",null,"投递注明【合见】"),i("）。")])],-1),A={id:"共性要求-1",tabindex:"-1"},M=l("a",{class:"header-anchor",href:"#共性要求-1","aria-hidden":"true"},"#",-1),E=l("ul",null,[l("li",null,"实习生待遇：300左右/天，具体薪资根据不同的入职城市浮动。"),l("li",null,"转正待遇：优秀的应届实习生可转正，年薪35w左右。")],-1),T={id:"岗位列表-1",tabindex:"-1"},v=l("a",{class:"header-anchor",href:"#岗位列表-1","aria-hidden":"true"},"#",-1),L=n('<h4 id="_01-risc-v处理器模型工程师" tabindex="-1"><a class="header-anchor" href="#_01-risc-v处理器模型工程师" aria-hidden="true">#</a> 01 RISC-V处理器模型工程师</h4><p><strong>岗位职责</strong></p><ul><li>负责公司虚拟原型产品RISC-V处理器模型（指令集精确）的开发，测试，及相关工具链适配工作。</li><li>具体工作方向根据实习生个人情况再进行细分。</li></ul><p><strong>岗位要求</strong></p><ul><li>学历要求：硕士及以上。</li><li>熟悉RISC-V指令集及主流RISC-V 处理器IP架构。</li><li>熟悉指令集仿真器及实现。</li><li>熟悉RISC-V相关工具链及应用。</li><li>熟悉处理器功能模型建模经验优先。</li></ul><p><strong>工作地点</strong></p><ul><li>上海、杭州。</li></ul><h2 id="中国电信研究院云计算技术研究中心" tabindex="-1"><a class="header-anchor" href="#中国电信研究院云计算技术研究中心" aria-hidden="true">#</a> 中国电信研究院云计算技术研究中心</h2>',8),N={id:"企业介绍-2",tabindex:"-1"},k=l("a",{class:"header-anchor",href:"#企业介绍-2","aria-hidden":"true"},"#",-1),G=l("p",null,"“云计算”作为新一代信息技术被国家“十二五”规划列入重点扶植的战略新兴产业，中国电信对此十分重视，制定了“业务驱动、积极稳妥、内外并举、降本增效”的总体云计算发展策略并据此成立了“中国电信云计算研究中心”。中国电信云计算研究中心全面负责中国电信云计算发展战略和市场态势研究工作，负责中国电信云计算前瞻技术跟踪研究、设备验证定制、技术规范制定、产品研发以及有关试点和现场试验的技术研究和支撑工作。",-1),X={id:"岗位投递-2",tabindex:"-1"},B=l("a",{class:"header-anchor",href:"#岗位投递-2","aria-hidden":"true"},"#",-1),F=l("ul",null,[l("li",null,[i("邮箱：opensource-talents@bosc.ac.cn（"),l("strong",null,"投递注明【电信】"),i("）。")])],-1),J={id:"共性要求-2",tabindex:"-1"},j=l("a",{class:"header-anchor",href:"#共性要求-2","aria-hidden":"true"},"#",-1),w=l("ul",null,[l("li",null,"实习月薪3500元左右，无住宿。"),l("li",null,"支持线上。")],-1),q={id:"岗位列表-2",tabindex:"-1"},H=l("a",{class:"header-anchor",href:"#岗位列表-2","aria-hidden":"true"},"#",-1),O=n('<h4 id="_01-开源处理器-实习生-工程师" tabindex="-1"><a class="header-anchor" href="#_01-开源处理器-实习生-工程师" aria-hidden="true">#</a> 01 开源处理器（实习生/工程师）</h4><p><strong>岗位职责</strong></p><ul><li>参与香山处理器开源项目的开发工作，与团队成员紧密合作，参与技术讨论和评审，提供技术支持和解决方案。</li><li>参与对RISC-V处理器的性能评测。</li><li>参与香山处理器的相关文档编写和维护。</li><li>参与输出RISC-V知识产权（专利、论文）。</li><li>参与RISC-V开源社区的活动。</li></ul><p><strong>岗位要求</strong></p><ul><li>硕士或博士学位，计算机、电子专业或相关领域优先考虑。</li><li>参与过香山处理器开源项目或一生一芯项目的优先。</li><li>熟悉RISC-V架构和指令集，有相关的研究或项目经验者优先。</li><li>熟悉开源开发流程和工具，有开源项目的贡献经验者优先。</li></ul><p><strong>工作地点</strong></p><ul><li>北京</li></ul>',7);function Q(W,Y){const e=o("FontIcon");return a(),r("div",null,[h,l("h3",c,[u,i(),t(e,{icon:"message"}),i(" 企业介绍")]),_,l("h3",g,[p,i(),t(e,{icon:"phone"}),i(" 岗位投递")]),C,l("h3",x,[S,i(),t(e,{icon:"desktop"}),i(" 共性要求")]),I,l("h3",R,[b,i(),t(e,{icon:"list"}),i(" 岗位列表")]),D,l("h3",V,[f,i(),t(e,{icon:"message"}),i(" 企业介绍")]),y,l("h3",m,[P,i(),t(e,{icon:"phone"}),i(" 岗位投递")]),U,l("h3",A,[M,i(),t(e,{icon:"desktop"}),i(" 共性要求")]),E,l("h3",T,[v,i(),t(e,{icon:"list"}),i(" 岗位列表")]),L,l("h3",N,[k,i(),t(e,{icon:"message"}),i(" 企业介绍")]),G,l("h3",X,[B,i(),t(e,{icon:"phone"}),i(" 岗位投递")]),F,l("h3",J,[j,i(),t(e,{icon:"desktop"}),i(" 共性要求")]),w,l("h3",q,[H,i(),t(e,{icon:"list"}),i(" 岗位列表")]),O])}const z=s(d,[["render",Q],["__file","job-company.html.vue"]]);export{z as default};
