TimeQuest Timing Analyzer report for Debug
Tue Nov 18 11:12:56 2014
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'Clock10'
 13. Slow Model Setup: 'PLL_inst|altpll_component|pll|clk[0]'
 14. Slow Model Hold: 'Clock10'
 15. Slow Model Hold: 'PLL_inst|altpll_component|pll|clk[0]'
 16. Slow Model Minimum Pulse Width: 'Clock10'
 17. Slow Model Minimum Pulse Width: 'altera_reserved_tck'
 18. Slow Model Minimum Pulse Width: 'PLL_inst|altpll_component|pll|clk[0]'
 19. Setup Times
 20. Hold Times
 21. Clock to Output Times
 22. Minimum Clock to Output Times
 23. Output Enable Times
 24. Minimum Output Enable Times
 25. Output Disable Times
 26. Minimum Output Disable Times
 27. Fast Model Setup Summary
 28. Fast Model Hold Summary
 29. Fast Model Recovery Summary
 30. Fast Model Removal Summary
 31. Fast Model Minimum Pulse Width Summary
 32. Fast Model Setup: 'Clock10'
 33. Fast Model Setup: 'PLL_inst|altpll_component|pll|clk[0]'
 34. Fast Model Hold: 'Clock10'
 35. Fast Model Hold: 'PLL_inst|altpll_component|pll|clk[0]'
 36. Fast Model Minimum Pulse Width: 'Clock10'
 37. Fast Model Minimum Pulse Width: 'altera_reserved_tck'
 38. Fast Model Minimum Pulse Width: 'PLL_inst|altpll_component|pll|clk[0]'
 39. Setup Times
 40. Hold Times
 41. Clock to Output Times
 42. Minimum Clock to Output Times
 43. Output Enable Times
 44. Minimum Output Enable Times
 45. Output Disable Times
 46. Minimum Output Disable Times
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Setup Transfers
 53. Hold Transfers
 54. Report TCCS
 55. Report RSKM
 56. Unconstrained Paths
 57. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Debug                                                             ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-8         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; Timing.sdc    ; OK     ; Tue Nov 18 11:12:53 2014 ;
+---------------+--------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                             ;
+--------------------------------------+-----------+---------+-----------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+----------------------------------------+------------------------------------------+
; Clock Name                           ; Type      ; Period  ; Frequency ; Rise  ; Fall    ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master  ; Source                                 ; Targets                                  ;
+--------------------------------------+-----------+---------+-----------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+----------------------------------------+------------------------------------------+
; altera_reserved_tck                  ; Base      ; 100.000 ; 10.0 MHz  ; 0.000 ; 50.000  ;            ;           ;             ;       ;        ;           ;            ;          ;         ;                                        ; { altera_reserved_tck }                  ;
; Clock10                              ; Base      ; 100.000 ; 10.0 MHz  ; 0.000 ; 50.000  ;            ;           ;             ;       ;        ;           ;            ;          ;         ;                                        ; { CLOCK_50 }                             ;
; PLL_inst|altpll_component|pll|clk[0] ; Generated ; 500.000 ; 2.0 MHz   ; 0.000 ; 250.000 ; 50.00      ; 5         ; 1           ;       ;        ;           ;            ; false    ; Clock10 ; PLL_inst|altpll_component|pll|inclk[0] ; { PLL_inst|altpll_component|pll|clk[0] } ;
+--------------------------------------+-----------+---------+-----------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+----------------------------------------+------------------------------------------+


+---------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                   ;
+-----------+-----------------+--------------------------------------+------+
; Fmax      ; Restricted Fmax ; Clock Name                           ; Note ;
+-----------+-----------------+--------------------------------------+------+
; 40.15 MHz ; 40.15 MHz       ; PLL_inst|altpll_component|pll|clk[0] ;      ;
; 99.68 MHz ; 99.68 MHz       ; Clock10                              ;      ;
+-----------+-----------------+--------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------+
; Slow Model Setup Summary                                       ;
+--------------------------------------+---------+---------------+
; Clock                                ; Slack   ; End Point TNS ;
+--------------------------------------+---------+---------------+
; Clock10                              ; 52.732  ; 0.000         ;
; PLL_inst|altpll_component|pll|clk[0] ; 185.504 ; 0.000         ;
+--------------------------------------+---------+---------------+


+---------------------------------------------------------------+
; Slow Model Hold Summary                                       ;
+--------------------------------------+--------+---------------+
; Clock                                ; Slack  ; End Point TNS ;
+--------------------------------------+--------+---------------+
; Clock10                              ; -2.987 ; -284.669      ;
; PLL_inst|altpll_component|pll|clk[0] ; 0.445  ; 0.000         ;
+--------------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                         ;
+--------------------------------------+---------+---------------+
; Clock                                ; Slack   ; End Point TNS ;
+--------------------------------------+---------+---------------+
; Clock10                              ; 47.436  ; 0.000         ;
; altera_reserved_tck                  ; 97.531  ; 0.000         ;
; PLL_inst|altpll_component|pll|clk[0] ; 247.436 ; 0.000         ;
+--------------------------------------+---------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Clock10'                                                                                                                                                                           ;
+--------+---------------------------------------+--------------------------------------------------------+--------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                                                ; Launch Clock                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+--------------------------------------------------------+--------------------------------------+-------------+--------------+------------+------------+
; 52.732 ; PLL_inst|altpll_component|pll|clk[0]  ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[384]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 50.000       ; 5.276      ; 2.582      ;
; 52.739 ; PLL_inst|altpll_component|pll|clk[0]  ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[384] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 50.000       ; 5.264      ; 2.563      ;
; 79.380 ; Processor:proc|Register:pc|dataOut[3] ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[308]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.757      ; 23.415     ;
; 79.383 ; Processor:proc|Register:pc|dataOut[3] ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[308] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.757      ; 23.412     ;
; 79.392 ; Processor:proc|Register:pc|dataOut[2] ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[308]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.752      ; 23.398     ;
; 79.395 ; Processor:proc|Register:pc|dataOut[2] ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[308] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.752      ; 23.395     ;
; 79.411 ; Processor:proc|Register:pc|dataOut[7] ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[308]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.757      ; 23.384     ;
; 79.414 ; Processor:proc|Register:pc|dataOut[7] ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[308] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.757      ; 23.381     ;
; 79.541 ; Processor:proc|Register:pc|dataOut[3] ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[298] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.766      ; 23.263     ;
; 79.541 ; Processor:proc|Register:pc|dataOut[3] ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[298]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.766      ; 23.263     ;
; 79.548 ; Processor:proc|Register:pc|dataOut[4] ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[308]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.748      ; 23.238     ;
; 79.551 ; Processor:proc|Register:pc|dataOut[4] ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[308] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.748      ; 23.235     ;
; 79.553 ; Processor:proc|Register:pc|dataOut[2] ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[298] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.761      ; 23.246     ;
; 79.553 ; Processor:proc|Register:pc|dataOut[2] ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[298]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.761      ; 23.246     ;
; 79.572 ; Processor:proc|Register:pc|dataOut[7] ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[298] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.766      ; 23.232     ;
; 79.572 ; Processor:proc|Register:pc|dataOut[7] ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[298]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.766      ; 23.232     ;
; 79.594 ; Processor:proc|Register:pc|dataOut[5] ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[308]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.752      ; 23.196     ;
; 79.597 ; Processor:proc|Register:pc|dataOut[5] ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[308] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.752      ; 23.193     ;
; 79.629 ; Processor:proc|Register:pc|dataOut[6] ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[308]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.748      ; 23.157     ;
; 79.632 ; Processor:proc|Register:pc|dataOut[6] ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[308] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.748      ; 23.154     ;
; 79.653 ; Processor:proc|Register:pc|dataOut[3] ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[312] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.764      ; 23.149     ;
; 79.653 ; Processor:proc|Register:pc|dataOut[3] ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[312]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.764      ; 23.149     ;
; 79.665 ; Processor:proc|Register:pc|dataOut[2] ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[312] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.759      ; 23.132     ;
; 79.665 ; Processor:proc|Register:pc|dataOut[2] ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[312]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.759      ; 23.132     ;
; 79.684 ; Processor:proc|Register:pc|dataOut[7] ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[312] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.764      ; 23.118     ;
; 79.684 ; Processor:proc|Register:pc|dataOut[7] ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[312]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.764      ; 23.118     ;
; 79.705 ; Processor:proc|Register:pc|dataOut[3] ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[297] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.766      ; 23.099     ;
; 79.705 ; Processor:proc|Register:pc|dataOut[3] ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[297]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.766      ; 23.099     ;
; 79.709 ; Processor:proc|Register:pc|dataOut[4] ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[298] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.757      ; 23.086     ;
; 79.709 ; Processor:proc|Register:pc|dataOut[4] ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[298]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.757      ; 23.086     ;
; 79.717 ; Processor:proc|Register:pc|dataOut[2] ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[297] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.761      ; 23.082     ;
; 79.717 ; Processor:proc|Register:pc|dataOut[2] ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[297]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.761      ; 23.082     ;
; 79.736 ; Processor:proc|Register:pc|dataOut[7] ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[297] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.766      ; 23.068     ;
; 79.736 ; Processor:proc|Register:pc|dataOut[7] ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[297]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.766      ; 23.068     ;
; 79.755 ; Processor:proc|Register:pc|dataOut[5] ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[298] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.761      ; 23.044     ;
; 79.755 ; Processor:proc|Register:pc|dataOut[5] ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[298]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.761      ; 23.044     ;
; 79.790 ; Processor:proc|Register:pc|dataOut[6] ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[298] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.757      ; 23.005     ;
; 79.790 ; Processor:proc|Register:pc|dataOut[6] ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[298]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.757      ; 23.005     ;
; 79.798 ; Processor:proc|Register:pc|dataOut[3] ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[307]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.767      ; 23.007     ;
; 79.800 ; Processor:proc|Register:pc|dataOut[3] ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[307] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.767      ; 23.005     ;
; 79.809 ; Processor:proc|Register:pc|dataOut[3] ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[311]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.758      ; 22.987     ;
; 79.810 ; Processor:proc|Register:pc|dataOut[3] ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[311] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.758      ; 22.986     ;
; 79.810 ; Processor:proc|Register:pc|dataOut[2] ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[307]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.762      ; 22.990     ;
; 79.812 ; Processor:proc|Register:pc|dataOut[2] ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[307] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.762      ; 22.988     ;
; 79.821 ; Processor:proc|Register:pc|dataOut[4] ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[312] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.755      ; 22.972     ;
; 79.821 ; Processor:proc|Register:pc|dataOut[4] ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[312]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.755      ; 22.972     ;
; 79.821 ; Processor:proc|Register:pc|dataOut[2] ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[311]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.753      ; 22.970     ;
; 79.822 ; Processor:proc|Register:pc|dataOut[2] ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[311] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.753      ; 22.969     ;
; 79.829 ; Processor:proc|Register:pc|dataOut[7] ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[307]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.767      ; 22.976     ;
; 79.831 ; Processor:proc|Register:pc|dataOut[7] ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[307] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.767      ; 22.974     ;
; 79.840 ; Processor:proc|Register:pc|dataOut[7] ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[311]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.758      ; 22.956     ;
; 79.841 ; Processor:proc|Register:pc|dataOut[7] ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[311] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.758      ; 22.955     ;
; 79.844 ; Processor:proc|Register:pc|dataOut[3] ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[300]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.767      ; 22.961     ;
; 79.845 ; Processor:proc|Register:pc|dataOut[3] ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[300] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.767      ; 22.960     ;
; 79.856 ; Processor:proc|Register:pc|dataOut[2] ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[300]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.762      ; 22.944     ;
; 79.857 ; Processor:proc|Register:pc|dataOut[2] ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[300] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.762      ; 22.943     ;
; 79.867 ; Processor:proc|Register:pc|dataOut[5] ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[312] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.759      ; 22.930     ;
; 79.867 ; Processor:proc|Register:pc|dataOut[5] ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[312]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.759      ; 22.930     ;
; 79.873 ; Processor:proc|Register:pc|dataOut[4] ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[297] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.757      ; 22.922     ;
; 79.873 ; Processor:proc|Register:pc|dataOut[4] ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[297]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.757      ; 22.922     ;
; 79.875 ; Processor:proc|Register:pc|dataOut[7] ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[300]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.767      ; 22.930     ;
; 79.876 ; Processor:proc|Register:pc|dataOut[7] ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[300] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.767      ; 22.929     ;
; 79.902 ; Processor:proc|Register:pc|dataOut[6] ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[312] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.755      ; 22.891     ;
; 79.902 ; Processor:proc|Register:pc|dataOut[6] ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[312]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.755      ; 22.891     ;
; 79.919 ; Processor:proc|Register:pc|dataOut[5] ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[297] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.761      ; 22.880     ;
; 79.919 ; Processor:proc|Register:pc|dataOut[5] ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[297]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.761      ; 22.880     ;
; 79.942 ; Processor:proc|Register:pc|dataOut[3] ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[304] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.767      ; 22.863     ;
; 79.945 ; Processor:proc|Register:pc|dataOut[3] ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[304]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.767      ; 22.860     ;
; 79.954 ; Processor:proc|Register:pc|dataOut[6] ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[297] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.757      ; 22.841     ;
; 79.954 ; Processor:proc|Register:pc|dataOut[6] ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[297]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.757      ; 22.841     ;
; 79.954 ; Processor:proc|Register:pc|dataOut[2] ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[304] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.762      ; 22.846     ;
; 79.957 ; Processor:proc|Register:pc|dataOut[2] ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[304]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.762      ; 22.843     ;
; 79.966 ; Processor:proc|Register:pc|dataOut[4] ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[307]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.758      ; 22.830     ;
; 79.968 ; Processor:proc|Register:pc|dataOut[4] ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[307] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.758      ; 22.828     ;
; 79.973 ; Processor:proc|Register:pc|dataOut[7] ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[304] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.767      ; 22.832     ;
; 79.975 ; Processor:proc|Register:pc|dataOut[3] ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[305]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.762      ; 22.825     ;
; 79.976 ; Processor:proc|Register:pc|dataOut[7] ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[304]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.767      ; 22.829     ;
; 79.977 ; Processor:proc|Register:pc|dataOut[3] ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[305] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.762      ; 22.823     ;
; 79.977 ; Processor:proc|Register:pc|dataOut[4] ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[311]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.749      ; 22.810     ;
; 79.978 ; Processor:proc|Register:pc|dataOut[4] ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[311] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.749      ; 22.809     ;
; 79.987 ; Processor:proc|Register:pc|dataOut[2] ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[305]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.757      ; 22.808     ;
; 79.989 ; Processor:proc|Register:pc|dataOut[2] ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[305] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.757      ; 22.806     ;
; 80.004 ; Processor:proc|Register:pc|dataOut[3] ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[293] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.755      ; 22.789     ;
; 80.004 ; Processor:proc|Register:pc|dataOut[3] ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[293]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.755      ; 22.789     ;
; 80.006 ; Processor:proc|Register:pc|dataOut[7] ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[305]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.762      ; 22.794     ;
; 80.008 ; Processor:proc|Register:pc|dataOut[7] ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[305] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.762      ; 22.792     ;
; 80.012 ; Processor:proc|Register:pc|dataOut[5] ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[307]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.762      ; 22.788     ;
; 80.012 ; Processor:proc|Register:pc|dataOut[4] ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[300]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.758      ; 22.784     ;
; 80.013 ; Processor:proc|Register:pc|dataOut[4] ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[300] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.758      ; 22.783     ;
; 80.014 ; Processor:proc|Register:pc|dataOut[5] ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[307] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.762      ; 22.786     ;
; 80.016 ; Processor:proc|Register:pc|dataOut[2] ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[293] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.750      ; 22.772     ;
; 80.016 ; Processor:proc|Register:pc|dataOut[2] ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[293]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.750      ; 22.772     ;
; 80.023 ; Processor:proc|Register:pc|dataOut[5] ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[311]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.753      ; 22.768     ;
; 80.024 ; Processor:proc|Register:pc|dataOut[5] ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[311] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.753      ; 22.767     ;
; 80.035 ; Processor:proc|Register:pc|dataOut[7] ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[293] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.755      ; 22.758     ;
; 80.035 ; Processor:proc|Register:pc|dataOut[7] ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[293]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.755      ; 22.758     ;
; 80.040 ; Processor:proc|Register:pc|dataOut[3] ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[314] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.764      ; 22.762     ;
; 80.041 ; Processor:proc|Register:pc|dataOut[3] ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[314]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.764      ; 22.761     ;
; 80.047 ; Processor:proc|Register:pc|dataOut[6] ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[307]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.758      ; 22.749     ;
; 80.049 ; Processor:proc|Register:pc|dataOut[6] ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[307] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.758      ; 22.747     ;
+--------+---------------------------------------+--------------------------------------------------------+--------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'PLL_inst|altpll_component|pll|clk[0]'                                                                                            ;
+---------+-----------+--------------------------------+--------------+--------------------------------------+--------------+------------+------------+
; Slack   ; From Node ; To Node                        ; Launch Clock ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------+--------------------------------+--------------+--------------------------------------+--------------+------------+------------+
; 185.504 ; SW[7]     ; IO_SW:iomod_sw|data_sctrl[2]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.097      ; 14.631     ;
; 185.737 ; SW[4]     ; IO_SW:iomod_sw|data_sctrl[2]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.097      ; 14.398     ;
; 185.840 ; SW[2]     ; IO_SW:iomod_sw|data_sctrl[2]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.097      ; 14.295     ;
; 185.890 ; SW[5]     ; IO_SW:iomod_sw|data_sctrl[2]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.097      ; 14.245     ;
; 185.966 ; SW[3]     ; IO_SW:iomod_sw|data_sctrl[2]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.097      ; 14.169     ;
; 185.979 ; SW[8]     ; IO_SW:iomod_sw|data_sctrl[2]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.097      ; 14.156     ;
; 186.006 ; SW[1]     ; IO_SW:iomod_sw|data_sctrl[2]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.097      ; 14.129     ;
; 186.102 ; SW[6]     ; IO_SW:iomod_sw|data_sctrl[2]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.097      ; 14.033     ;
; 186.443 ; SW[7]     ; IO_SW:iomod_sw|data_sctrl[0]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.097      ; 13.692     ;
; 186.616 ; SW[7]     ; IO_SW:iomod_sw|data_sdata[9]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.097      ; 13.519     ;
; 186.616 ; SW[7]     ; IO_SW:iomod_sw|data_sdata[2]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.097      ; 13.519     ;
; 186.616 ; SW[7]     ; IO_SW:iomod_sw|data_sdata[1]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.097      ; 13.519     ;
; 186.616 ; SW[7]     ; IO_SW:iomod_sw|data_sdata[6]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.097      ; 13.519     ;
; 186.616 ; SW[7]     ; IO_SW:iomod_sw|data_sdata[5]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.097      ; 13.519     ;
; 186.616 ; SW[7]     ; IO_SW:iomod_sw|data_sdata[8]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.097      ; 13.519     ;
; 186.616 ; SW[7]     ; IO_SW:iomod_sw|data_sdata[7]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.097      ; 13.519     ;
; 186.616 ; SW[7]     ; IO_SW:iomod_sw|data_sdata[3]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.097      ; 13.519     ;
; 186.616 ; SW[7]     ; IO_SW:iomod_sw|data_sdata[4]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.097      ; 13.519     ;
; 186.676 ; SW[4]     ; IO_SW:iomod_sw|data_sctrl[0]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.097      ; 13.459     ;
; 186.779 ; SW[2]     ; IO_SW:iomod_sw|data_sctrl[0]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.097      ; 13.356     ;
; 186.829 ; SW[5]     ; IO_SW:iomod_sw|data_sctrl[0]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.097      ; 13.306     ;
; 186.849 ; SW[4]     ; IO_SW:iomod_sw|data_sdata[9]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.097      ; 13.286     ;
; 186.849 ; SW[4]     ; IO_SW:iomod_sw|data_sdata[2]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.097      ; 13.286     ;
; 186.849 ; SW[4]     ; IO_SW:iomod_sw|data_sdata[1]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.097      ; 13.286     ;
; 186.849 ; SW[4]     ; IO_SW:iomod_sw|data_sdata[6]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.097      ; 13.286     ;
; 186.849 ; SW[4]     ; IO_SW:iomod_sw|data_sdata[5]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.097      ; 13.286     ;
; 186.849 ; SW[4]     ; IO_SW:iomod_sw|data_sdata[8]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.097      ; 13.286     ;
; 186.849 ; SW[4]     ; IO_SW:iomod_sw|data_sdata[7]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.097      ; 13.286     ;
; 186.849 ; SW[4]     ; IO_SW:iomod_sw|data_sdata[3]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.097      ; 13.286     ;
; 186.849 ; SW[4]     ; IO_SW:iomod_sw|data_sdata[4]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.097      ; 13.286     ;
; 186.905 ; SW[3]     ; IO_SW:iomod_sw|data_sctrl[0]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.097      ; 13.230     ;
; 186.918 ; SW[8]     ; IO_SW:iomod_sw|data_sctrl[0]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.097      ; 13.217     ;
; 186.945 ; SW[1]     ; IO_SW:iomod_sw|data_sctrl[0]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.097      ; 13.190     ;
; 186.952 ; SW[2]     ; IO_SW:iomod_sw|data_sdata[9]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.097      ; 13.183     ;
; 186.952 ; SW[2]     ; IO_SW:iomod_sw|data_sdata[2]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.097      ; 13.183     ;
; 186.952 ; SW[2]     ; IO_SW:iomod_sw|data_sdata[1]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.097      ; 13.183     ;
; 186.952 ; SW[2]     ; IO_SW:iomod_sw|data_sdata[6]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.097      ; 13.183     ;
; 186.952 ; SW[2]     ; IO_SW:iomod_sw|data_sdata[5]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.097      ; 13.183     ;
; 186.952 ; SW[2]     ; IO_SW:iomod_sw|data_sdata[8]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.097      ; 13.183     ;
; 186.952 ; SW[2]     ; IO_SW:iomod_sw|data_sdata[7]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.097      ; 13.183     ;
; 186.952 ; SW[2]     ; IO_SW:iomod_sw|data_sdata[3]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.097      ; 13.183     ;
; 186.952 ; SW[2]     ; IO_SW:iomod_sw|data_sdata[4]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.097      ; 13.183     ;
; 187.002 ; SW[5]     ; IO_SW:iomod_sw|data_sdata[9]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.097      ; 13.133     ;
; 187.002 ; SW[5]     ; IO_SW:iomod_sw|data_sdata[2]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.097      ; 13.133     ;
; 187.002 ; SW[5]     ; IO_SW:iomod_sw|data_sdata[1]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.097      ; 13.133     ;
; 187.002 ; SW[5]     ; IO_SW:iomod_sw|data_sdata[6]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.097      ; 13.133     ;
; 187.002 ; SW[5]     ; IO_SW:iomod_sw|data_sdata[5]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.097      ; 13.133     ;
; 187.002 ; SW[5]     ; IO_SW:iomod_sw|data_sdata[8]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.097      ; 13.133     ;
; 187.002 ; SW[5]     ; IO_SW:iomod_sw|data_sdata[7]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.097      ; 13.133     ;
; 187.002 ; SW[5]     ; IO_SW:iomod_sw|data_sdata[3]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.097      ; 13.133     ;
; 187.002 ; SW[5]     ; IO_SW:iomod_sw|data_sdata[4]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.097      ; 13.133     ;
; 187.041 ; SW[6]     ; IO_SW:iomod_sw|data_sctrl[0]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.097      ; 13.094     ;
; 187.078 ; SW[3]     ; IO_SW:iomod_sw|data_sdata[9]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.097      ; 13.057     ;
; 187.078 ; SW[3]     ; IO_SW:iomod_sw|data_sdata[2]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.097      ; 13.057     ;
; 187.078 ; SW[3]     ; IO_SW:iomod_sw|data_sdata[1]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.097      ; 13.057     ;
; 187.078 ; SW[3]     ; IO_SW:iomod_sw|data_sdata[6]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.097      ; 13.057     ;
; 187.078 ; SW[3]     ; IO_SW:iomod_sw|data_sdata[5]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.097      ; 13.057     ;
; 187.078 ; SW[3]     ; IO_SW:iomod_sw|data_sdata[8]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.097      ; 13.057     ;
; 187.078 ; SW[3]     ; IO_SW:iomod_sw|data_sdata[7]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.097      ; 13.057     ;
; 187.078 ; SW[3]     ; IO_SW:iomod_sw|data_sdata[3]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.097      ; 13.057     ;
; 187.078 ; SW[3]     ; IO_SW:iomod_sw|data_sdata[4]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.097      ; 13.057     ;
; 187.091 ; SW[8]     ; IO_SW:iomod_sw|data_sdata[9]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.097      ; 13.044     ;
; 187.091 ; SW[8]     ; IO_SW:iomod_sw|data_sdata[2]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.097      ; 13.044     ;
; 187.091 ; SW[8]     ; IO_SW:iomod_sw|data_sdata[1]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.097      ; 13.044     ;
; 187.091 ; SW[8]     ; IO_SW:iomod_sw|data_sdata[6]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.097      ; 13.044     ;
; 187.091 ; SW[8]     ; IO_SW:iomod_sw|data_sdata[5]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.097      ; 13.044     ;
; 187.091 ; SW[8]     ; IO_SW:iomod_sw|data_sdata[8]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.097      ; 13.044     ;
; 187.091 ; SW[8]     ; IO_SW:iomod_sw|data_sdata[7]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.097      ; 13.044     ;
; 187.091 ; SW[8]     ; IO_SW:iomod_sw|data_sdata[3]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.097      ; 13.044     ;
; 187.091 ; SW[8]     ; IO_SW:iomod_sw|data_sdata[4]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.097      ; 13.044     ;
; 187.118 ; SW[1]     ; IO_SW:iomod_sw|data_sdata[9]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.097      ; 13.017     ;
; 187.118 ; SW[1]     ; IO_SW:iomod_sw|data_sdata[2]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.097      ; 13.017     ;
; 187.118 ; SW[1]     ; IO_SW:iomod_sw|data_sdata[1]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.097      ; 13.017     ;
; 187.118 ; SW[1]     ; IO_SW:iomod_sw|data_sdata[6]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.097      ; 13.017     ;
; 187.118 ; SW[1]     ; IO_SW:iomod_sw|data_sdata[5]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.097      ; 13.017     ;
; 187.118 ; SW[1]     ; IO_SW:iomod_sw|data_sdata[8]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.097      ; 13.017     ;
; 187.118 ; SW[1]     ; IO_SW:iomod_sw|data_sdata[7]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.097      ; 13.017     ;
; 187.118 ; SW[1]     ; IO_SW:iomod_sw|data_sdata[3]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.097      ; 13.017     ;
; 187.118 ; SW[1]     ; IO_SW:iomod_sw|data_sdata[4]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.097      ; 13.017     ;
; 187.214 ; SW[6]     ; IO_SW:iomod_sw|data_sdata[9]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.097      ; 12.921     ;
; 187.214 ; SW[6]     ; IO_SW:iomod_sw|data_sdata[2]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.097      ; 12.921     ;
; 187.214 ; SW[6]     ; IO_SW:iomod_sw|data_sdata[1]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.097      ; 12.921     ;
; 187.214 ; SW[6]     ; IO_SW:iomod_sw|data_sdata[6]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.097      ; 12.921     ;
; 187.214 ; SW[6]     ; IO_SW:iomod_sw|data_sdata[5]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.097      ; 12.921     ;
; 187.214 ; SW[6]     ; IO_SW:iomod_sw|data_sdata[8]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.097      ; 12.921     ;
; 187.214 ; SW[6]     ; IO_SW:iomod_sw|data_sdata[7]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.097      ; 12.921     ;
; 187.214 ; SW[6]     ; IO_SW:iomod_sw|data_sdata[3]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.097      ; 12.921     ;
; 187.214 ; SW[6]     ; IO_SW:iomod_sw|data_sdata[4]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.097      ; 12.921     ;
; 188.434 ; SW[0]     ; IO_SW:iomod_sw|data_sctrl[2]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.097      ; 11.701     ;
; 188.465 ; SW[9]     ; IO_SW:iomod_sw|data_sctrl[2]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.097      ; 11.670     ;
; 189.350 ; KEY[1]    ; IO_KEY:iomod_key|data_kctrl[2] ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.097      ; 10.785     ;
; 189.373 ; SW[0]     ; IO_SW:iomod_sw|data_sctrl[0]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.097      ; 10.762     ;
; 189.396 ; KEY[0]    ; IO_KEY:iomod_key|data_kctrl[2] ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.097      ; 10.739     ;
; 189.400 ; KEY[3]    ; IO_KEY:iomod_key|data_kctrl[2] ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.097      ; 10.735     ;
; 189.404 ; SW[9]     ; IO_SW:iomod_sw|data_sctrl[0]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.097      ; 10.731     ;
; 189.432 ; KEY[2]    ; IO_KEY:iomod_key|data_kctrl[2] ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.097      ; 10.703     ;
; 189.546 ; SW[0]     ; IO_SW:iomod_sw|data_sdata[9]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.097      ; 10.589     ;
; 189.546 ; SW[0]     ; IO_SW:iomod_sw|data_sdata[2]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.097      ; 10.589     ;
; 189.546 ; SW[0]     ; IO_SW:iomod_sw|data_sdata[1]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.097      ; 10.589     ;
; 189.546 ; SW[0]     ; IO_SW:iomod_sw|data_sdata[6]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.097      ; 10.589     ;
+---------+-----------+--------------------------------+--------------+--------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Clock10'                                                                                                                                                                                                                ;
+--------+---------------------------------------------------------------------------+--------------------------------------------------------+--------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                 ; To Node                                                ; Launch Clock                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------+--------------------------------------------------------+--------------------------------------+-------------+--------------+------------+------------+
; -2.987 ; PLL_inst|altpll_component|pll|clk[0]                                      ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[384] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 5.264      ; 2.563      ;
; -2.980 ; PLL_inst|altpll_component|pll|clk[0]                                      ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[384]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 5.276      ; 2.582      ;
; -2.126 ; IO_SW:iomod_sw|cnt_deb[11]                                                ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[162]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.754      ; 0.914      ;
; -2.125 ; IO_SW:iomod_sw|cnt_deb[12]                                                ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[163]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.754      ; 0.915      ;
; -2.124 ; IO_SW:iomod_sw|cnt_deb[11]                                                ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[162] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.754      ; 0.916      ;
; -2.123 ; IO_SW:iomod_sw|cnt_deb[12]                                                ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[163] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.754      ; 0.917      ;
; -2.117 ; IO_SW:iomod_sw|cnt_deb[15]                                                ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[166] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.754      ; 0.923      ;
; -2.115 ; IO_SW:iomod_sw|cnt_deb[15]                                                ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[166]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.754      ; 0.925      ;
; -1.985 ; Processor:proc|Register:pc|dataOut[27]                                    ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[339]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.754      ; 1.055      ;
; -1.979 ; IO_SW:iomod_sw|cnt_deb[14]                                                ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[165]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.754      ; 1.061      ;
; -1.978 ; IO_SW:iomod_sw|cnt_deb[14]                                                ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[165] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.754      ; 1.062      ;
; -1.976 ; IO_SW:iomod_sw|cnt_deb[5]                                                 ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[187]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.754      ; 1.064      ;
; -1.975 ; IO_SW:iomod_sw|cnt_deb[5]                                                 ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[187] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.754      ; 1.065      ;
; -1.964 ; IO_SW:iomod_sw|cnt_deb[23]                                                ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[175]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.754      ; 1.076      ;
; -1.942 ; IO_SW:iomod_sw|cnt_deb[4]                                                 ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[186] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.753      ; 1.097      ;
; -1.900 ; IO_SW:iomod_sw|cnt_deb[24]                                                ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[176]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.754      ; 1.140      ;
; -1.889 ; Processor:proc|Register:pc|dataOut[28]                                    ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[340]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.755      ; 1.152      ;
; -1.885 ; Processor:proc|Register:pc|dataOut[28]                                    ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[340] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.755      ; 1.156      ;
; -1.782 ; Processor:proc|Register:pc|dataOut[30]                                    ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[343]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.753      ; 1.257      ;
; -1.763 ; IO_SW:iomod_sw|cnt_deb[7]                                                 ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[189]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.755      ; 1.278      ;
; -1.762 ; IO_SW:iomod_sw|cnt_deb[3]                                                 ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[185] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.753      ; 1.277      ;
; -1.632 ; IO_SW:iomod_sw|cnt_deb[3]                                                 ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[185]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.756      ; 1.410      ;
; -1.631 ; IO_SW:iomod_sw|cnt_deb[6]                                                 ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[188]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.756      ; 1.411      ;
; -1.629 ; IO_SW:iomod_sw|cnt_deb[25]                                                ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[177] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.752      ; 1.409      ;
; -1.624 ; IO_SW:iomod_sw|cnt_deb[6]                                                 ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[188] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.752      ; 1.414      ;
; -1.621 ; IO_SW:iomod_sw|cnt_deb[1]                                                 ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[171] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.752      ; 1.417      ;
; -1.617 ; IO_SW:iomod_sw|cnt_deb[7]                                                 ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[189] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.751      ; 1.420      ;
; -1.617 ; IO_SW:iomod_sw|cnt_deb[24]                                                ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[176] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.752      ; 1.421      ;
; -1.616 ; IO_KEY:iomod_key|data_kctrl[0]                                            ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[32]  ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.753      ; 1.423      ;
; -1.614 ; IO_KEY:iomod_key|data_kctrl[0]                                            ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[32]     ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.753      ; 1.425      ;
; -1.608 ; IO_SW:iomod_sw|cnt_deb[8]                                                 ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[190]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.752      ; 1.430      ;
; -1.607 ; IO_SW:iomod_sw|cnt_deb[8]                                                 ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[190] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.752      ; 1.431      ;
; -1.605 ; IO_KEY:iomod_key|data_kdata[2]                                            ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[86]     ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.752      ; 1.433      ;
; -1.604 ; IO_KEY:iomod_key|data_kdata[2]                                            ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[86]  ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.752      ; 1.434      ;
; -1.600 ; IO_SW:iomod_sw|cnt_deb[4]                                                 ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[186]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.756      ; 1.442      ;
; -1.595 ; IO_SW:iomod_sw|cnt_deb[9]                                                 ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[191] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.752      ; 1.443      ;
; -1.593 ; IO_SW:iomod_sw|cnt_deb[9]                                                 ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[191]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.752      ; 1.445      ;
; -1.588 ; IO_SW:iomod_sw|cnt_deb[23]                                                ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[175] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.752      ; 1.450      ;
; -1.572 ; Processor:proc|Register:pc|dataOut[15]                                    ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[326] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.760      ; 1.474      ;
; -1.571 ; IO_SW:iomod_sw|cnt_deb[29]                                                ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[181] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.762      ; 1.477      ;
; -1.567 ; IO_SW:iomod_sw|cnt_deb[29]                                                ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[181]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.762      ; 1.481      ;
; -1.563 ; IO_SW:iomod_sw|cnt_deb[2]                                                 ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[182] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.762      ; 1.485      ;
; -1.563 ; IO_SW:iomod_sw|cnt_deb[30]                                                ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[183] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.763      ; 1.486      ;
; -1.563 ; IO_SW:iomod_sw|cnt_deb[30]                                                ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[183]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.763      ; 1.486      ;
; -1.563 ; IO_SW:iomod_sw|cnt_deb[2]                                                 ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[182]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.762      ; 1.485      ;
; -1.551 ; IO_SW:iomod_sw|cnt_deb[0]                                                 ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[160] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.767      ; 1.502      ;
; -1.550 ; IO_SW:iomod_sw|cnt_deb[25]                                                ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[177]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.754      ; 1.490      ;
; -1.547 ; IO_SW:iomod_sw|cnt_deb[0]                                                 ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[160]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.767      ; 1.506      ;
; -1.544 ; IO_SW:iomod_sw|cnt_deb[27]                                                ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[179]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.768      ; 1.510      ;
; -1.542 ; IO_SW:iomod_sw|cnt_deb[13]                                                ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[164] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.768      ; 1.512      ;
; -1.539 ; IO_SW:iomod_sw|cnt_deb[10]                                                ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[161] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.758      ; 1.505      ;
; -1.534 ; IO_SW:iomod_sw|cnt_deb[16]                                                ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[167]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.755      ; 1.507      ;
; -1.530 ; IO_SW:iomod_sw|cnt_deb[16]                                                ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[167] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.755      ; 1.511      ;
; -1.526 ; IO_SW:iomod_sw|cnt_deb[13]                                                ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[164]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.767      ; 1.527      ;
; -1.522 ; Processor:proc|PipelineRegister:stage2pipe|Register:aluOutReg|dataOut[28] ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[20]  ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.749      ; 1.513      ;
; -1.514 ; Processor:proc|PipelineRegister:stage2pipe|Register:aluOutReg|dataOut[20] ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[140] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.747      ; 1.519      ;
; -1.474 ; IO_SW:iomod_sw|cnt_deb[20]                                                ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[172]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.752      ; 1.564      ;
; -1.471 ; IO_SW:iomod_sw|cnt_deb[20]                                                ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[172] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.752      ; 1.567      ;
; -1.426 ; IO_SW:iomod_sw|cnt_deb[28]                                                ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[180]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.763      ; 1.623      ;
; -1.425 ; IO_SW:iomod_sw|cnt_deb[28]                                                ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[180] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.763      ; 1.624      ;
; -1.414 ; IO_SW:iomod_sw|cnt_deb[26]                                                ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[178] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.768      ; 1.640      ;
; -1.407 ; IO_SW:iomod_sw|cnt_deb[10]                                                ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[161]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.754      ; 1.633      ;
; -1.395 ; Processor:proc|Register:pc|dataOut[14]                                    ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[325]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.760      ; 1.651      ;
; -1.393 ; Processor:proc|Register:pc|dataOut[25]                                    ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[337]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.750      ; 1.643      ;
; -1.392 ; Processor:proc|Register:pc|dataOut[14]                                    ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[325] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.760      ; 1.654      ;
; -1.392 ; Processor:proc|Register:pc|dataOut[25]                                    ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[337] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.750      ; 1.644      ;
; -1.386 ; Processor:proc|Register:pc|dataOut[15]                                    ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[326]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.759      ; 1.659      ;
; -1.349 ; IO_SW:iomod_sw|cnt_deb[27]                                                ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[179] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.768      ; 1.705      ;
; -1.338 ; Processor:proc|PipelineRegister:stage2pipe|Register:aluOutReg|dataOut[30] ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[151] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.751      ; 1.699      ;
; -1.313 ; IO_KEY:iomod_key|data_kctrl[2]                                            ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[54]  ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.746      ; 1.719      ;
; -1.312 ; Processor:proc|PipelineRegister:stage2pipe|Register:aluOutReg|dataOut[9]  ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[159] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.755      ; 1.729      ;
; -1.312 ; IO_KEY:iomod_key|data_kctrl[2]                                            ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[54]     ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.746      ; 1.720      ;
; -1.310 ; Processor:proc|PipelineRegister:stage2pipe|Register:aluOutReg|dataOut[8]  ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[158] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.755      ; 1.731      ;
; -1.309 ; IO_KEY:iomod_key|data_kdata[3]                                            ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[89]  ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.763      ; 1.740      ;
; -1.304 ; IO_KEY:iomod_key|data_kdata[3]                                            ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[89]     ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.746      ; 1.728      ;
; -1.301 ; IO_KEY:iomod_key|data_kdata[1]                                            ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[75]     ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.747      ; 1.732      ;
; -1.299 ; IO_SW:iomod_sw|cnt_deb[21]                                                ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[173] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.758      ; 1.745      ;
; -1.299 ; IO_KEY:iomod_key|data_kdata[1]                                            ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[75]  ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.747      ; 1.734      ;
; -1.297 ; IO_SW:iomod_sw|cnt_deb[21]                                                ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[173]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.758      ; 1.747      ;
; -1.277 ; IO_SW:iomod_sw|cnt_deb[22]                                                ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[174]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.754      ; 1.763      ;
; -1.272 ; IO_SW:iomod_sw|cnt_deb[17]                                                ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[168]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.747      ; 1.761      ;
; -1.272 ; Processor:proc|Register:pc|dataOut[9]                                     ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[351]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.750      ; 1.764      ;
; -1.266 ; IO_SW:iomod_sw|cnt_deb[1]                                                 ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[171]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.754      ; 1.774      ;
; -1.266 ; IO_SW:iomod_sw|cnt_deb[19]                                                ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[170]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.757      ; 1.777      ;
; -1.264 ; IO_SW:iomod_sw|cnt_deb[19]                                                ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[170] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.754      ; 1.776      ;
; -1.239 ; Processor:proc|Register:pc|dataOut[31]                                    ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[344] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.743      ; 1.790      ;
; -1.239 ; Processor:proc|Register:pc|dataOut[31]                                    ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[344]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.743      ; 1.790      ;
; -1.231 ; Processor:proc|Register:pc|dataOut[29]                                    ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[341] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.732      ; 1.787      ;
; -1.231 ; Processor:proc|Register:pc|dataOut[17]                                    ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[328] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.756      ; 1.811      ;
; -1.230 ; Processor:proc|Register:pc|dataOut[29]                                    ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[341]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.732      ; 1.788      ;
; -1.230 ; Processor:proc|Register:pc|dataOut[17]                                    ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[328]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.756      ; 1.812      ;
; -1.229 ; IO_SW:iomod_sw|cnt_deb[17]                                                ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[168] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.752      ; 1.809      ;
; -1.221 ; IO_SW:iomod_sw|cnt_deb[26]                                                ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[178]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.769      ; 1.834      ;
; -1.220 ; Processor:proc|Register:pc|dataOut[1]                                     ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[331] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.732      ; 1.798      ;
; -1.219 ; Processor:proc|Register:pc|dataOut[1]                                     ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[331]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.732      ; 1.799      ;
; -1.215 ; IO_SW:iomod_sw|data_sctrl[2]                                              ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[214] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.746      ; 1.817      ;
; -1.215 ; IO_SW:iomod_sw|data_sctrl[2]                                              ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[214]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.746      ; 1.817      ;
; -1.207 ; Processor:proc|PipelineRegister:stage2pipe|Register:aluOutReg|dataOut[29] ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[21]  ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.748      ; 1.827      ;
; -1.206 ; Processor:proc|Register:pc|dataOut[2]                                     ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[342] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.754      ; 1.834      ;
; -1.206 ; Processor:proc|PipelineRegister:stage2pipe|Register:aluOutReg|dataOut[22] ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[366] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.743      ; 1.823      ;
+--------+---------------------------------------------------------------------------+--------------------------------------------------------+--------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'PLL_inst|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                ;
+-------+--------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                ; To Node                                                                      ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 0.445 ; Processor:proc|Register:pc|dataOut[1]                                    ; Processor:proc|Register:pc|dataOut[1]                                        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; IO_KEY:iomod_key|data_kctrl[0]                                           ; IO_KEY:iomod_key|data_kctrl[0]                                               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; IO_SW:iomod_sw|data_sctrl[2]                                             ; IO_SW:iomod_sw|data_sctrl[2]                                                 ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Processor:proc|Register:pc|dataOut[0]                                    ; Processor:proc|Register:pc|dataOut[0]                                        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.629 ; IO_TIMER:iomod_timer|count[31]                                           ; IO_TIMER:iomod_timer|count[31]                                               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.915      ;
; 0.633 ; IO_KEY:iomod_key|data_kctrl[0]                                           ; IO_KEY:iomod_key|data_kctrl[2]                                               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.919      ;
; 0.638 ; IO_TIMER:iomod_timer|tcnt_val[31]                                        ; IO_TIMER:iomod_timer|tcnt_val[31]                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.924      ;
; 0.941 ; Processor:proc|PipelineRegister:stage2pipe|Register:aluOutReg|dataOut[2] ; IO_SW:iomod_sw|data_sctrl[0]                                                 ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.227      ;
; 0.960 ; IO_TIMER:iomod_timer|count[0]                                            ; IO_TIMER:iomod_timer|count[0]                                                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.246      ;
; 0.967 ; IO_TIMER:iomod_timer|count[1]                                            ; IO_TIMER:iomod_timer|count[1]                                                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.253      ;
; 0.968 ; IO_TIMER:iomod_timer|count[2]                                            ; IO_TIMER:iomod_timer|count[2]                                                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.254      ;
; 0.968 ; IO_TIMER:iomod_timer|count[16]                                           ; IO_TIMER:iomod_timer|count[16]                                               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.254      ;
; 0.968 ; IO_TIMER:iomod_timer|tcnt_val[0]                                         ; IO_TIMER:iomod_timer|tcnt_val[0]                                             ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.254      ;
; 0.975 ; IO_TIMER:iomod_timer|count[17]                                           ; IO_TIMER:iomod_timer|count[17]                                               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.261      ;
; 0.975 ; IO_TIMER:iomod_timer|tcnt_val[1]                                         ; IO_TIMER:iomod_timer|tcnt_val[1]                                             ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.261      ;
; 0.976 ; IO_TIMER:iomod_timer|count[9]                                            ; IO_TIMER:iomod_timer|count[9]                                                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; IO_TIMER:iomod_timer|count[18]                                           ; IO_TIMER:iomod_timer|count[18]                                               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; IO_TIMER:iomod_timer|count[25]                                           ; IO_TIMER:iomod_timer|count[25]                                               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; IO_TIMER:iomod_timer|tcnt_val[9]                                         ; IO_TIMER:iomod_timer|tcnt_val[9]                                             ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; IO_TIMER:iomod_timer|tcnt_val[18]                                        ; IO_TIMER:iomod_timer|tcnt_val[18]                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; IO_TIMER:iomod_timer|tcnt_val[25]                                        ; IO_TIMER:iomod_timer|tcnt_val[25]                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.262      ;
; 0.977 ; IO_TIMER:iomod_timer|count[4]                                            ; IO_TIMER:iomod_timer|count[4]                                                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; IO_TIMER:iomod_timer|count[7]                                            ; IO_TIMER:iomod_timer|count[7]                                                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; IO_TIMER:iomod_timer|count[11]                                           ; IO_TIMER:iomod_timer|count[11]                                               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; IO_TIMER:iomod_timer|count[13]                                           ; IO_TIMER:iomod_timer|count[13]                                               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; IO_TIMER:iomod_timer|count[14]                                           ; IO_TIMER:iomod_timer|count[14]                                               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; IO_TIMER:iomod_timer|count[15]                                           ; IO_TIMER:iomod_timer|count[15]                                               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; IO_TIMER:iomod_timer|count[20]                                           ; IO_TIMER:iomod_timer|count[20]                                               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; IO_TIMER:iomod_timer|count[23]                                           ; IO_TIMER:iomod_timer|count[23]                                               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; IO_TIMER:iomod_timer|count[27]                                           ; IO_TIMER:iomod_timer|count[27]                                               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; IO_TIMER:iomod_timer|count[29]                                           ; IO_TIMER:iomod_timer|count[29]                                               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; IO_TIMER:iomod_timer|count[30]                                           ; IO_TIMER:iomod_timer|count[30]                                               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; IO_TIMER:iomod_timer|tcnt_val[11]                                        ; IO_TIMER:iomod_timer|tcnt_val[11]                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; IO_TIMER:iomod_timer|tcnt_val[13]                                        ; IO_TIMER:iomod_timer|tcnt_val[13]                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; IO_TIMER:iomod_timer|tcnt_val[15]                                        ; IO_TIMER:iomod_timer|tcnt_val[15]                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; IO_TIMER:iomod_timer|tcnt_val[16]                                        ; IO_TIMER:iomod_timer|tcnt_val[16]                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; IO_TIMER:iomod_timer|tcnt_val[23]                                        ; IO_TIMER:iomod_timer|tcnt_val[23]                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; IO_TIMER:iomod_timer|tcnt_val[27]                                        ; IO_TIMER:iomod_timer|tcnt_val[27]                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; IO_TIMER:iomod_timer|tcnt_val[29]                                        ; IO_TIMER:iomod_timer|tcnt_val[29]                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; IO_TIMER:iomod_timer|tcnt_val[20]                                        ; IO_TIMER:iomod_timer|tcnt_val[20]                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; IO_TIMER:iomod_timer|tcnt_val[4]                                         ; IO_TIMER:iomod_timer|tcnt_val[4]                                             ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; IO_TIMER:iomod_timer|tcnt_val[30]                                        ; IO_TIMER:iomod_timer|tcnt_val[30]                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.984 ; IO_TIMER:iomod_timer|tcnt_val[17]                                        ; IO_TIMER:iomod_timer|tcnt_val[17]                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.270      ;
; 0.985 ; IO_TIMER:iomod_timer|tcnt_val[2]                                         ; IO_TIMER:iomod_timer|tcnt_val[2]                                             ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.271      ;
; 0.986 ; IO_TIMER:iomod_timer|tcnt_val[7]                                         ; IO_TIMER:iomod_timer|tcnt_val[7]                                             ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.272      ;
; 0.986 ; IO_TIMER:iomod_timer|tcnt_val[14]                                        ; IO_TIMER:iomod_timer|tcnt_val[14]                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.272      ;
; 1.008 ; IO_TIMER:iomod_timer|count[3]                                            ; IO_TIMER:iomod_timer|count[3]                                                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.294      ;
; 1.015 ; IO_TIMER:iomod_timer|count[8]                                            ; IO_TIMER:iomod_timer|count[8]                                                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.301      ;
; 1.015 ; IO_TIMER:iomod_timer|count[24]                                           ; IO_TIMER:iomod_timer|count[24]                                               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.301      ;
; 1.015 ; IO_TIMER:iomod_timer|tcnt_val[8]                                         ; IO_TIMER:iomod_timer|tcnt_val[8]                                             ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.301      ;
; 1.015 ; IO_TIMER:iomod_timer|tcnt_val[24]                                        ; IO_TIMER:iomod_timer|tcnt_val[24]                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.301      ;
; 1.016 ; IO_TIMER:iomod_timer|count[5]                                            ; IO_TIMER:iomod_timer|count[5]                                                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; IO_TIMER:iomod_timer|count[6]                                            ; IO_TIMER:iomod_timer|count[6]                                                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; IO_TIMER:iomod_timer|count[10]                                           ; IO_TIMER:iomod_timer|count[10]                                               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; IO_TIMER:iomod_timer|count[12]                                           ; IO_TIMER:iomod_timer|count[12]                                               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; IO_TIMER:iomod_timer|count[19]                                           ; IO_TIMER:iomod_timer|count[19]                                               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; IO_TIMER:iomod_timer|count[21]                                           ; IO_TIMER:iomod_timer|count[21]                                               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; IO_TIMER:iomod_timer|count[22]                                           ; IO_TIMER:iomod_timer|count[22]                                               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; IO_TIMER:iomod_timer|count[26]                                           ; IO_TIMER:iomod_timer|count[26]                                               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; IO_TIMER:iomod_timer|count[28]                                           ; IO_TIMER:iomod_timer|count[28]                                               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; IO_TIMER:iomod_timer|tcnt_val[10]                                        ; IO_TIMER:iomod_timer|tcnt_val[10]                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; IO_TIMER:iomod_timer|tcnt_val[6]                                         ; IO_TIMER:iomod_timer|tcnt_val[6]                                             ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; IO_TIMER:iomod_timer|tcnt_val[21]                                        ; IO_TIMER:iomod_timer|tcnt_val[21]                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; IO_TIMER:iomod_timer|tcnt_val[22]                                        ; IO_TIMER:iomod_timer|tcnt_val[22]                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; IO_TIMER:iomod_timer|tcnt_val[28]                                        ; IO_TIMER:iomod_timer|tcnt_val[28]                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; IO_TIMER:iomod_timer|tcnt_val[12]                                        ; IO_TIMER:iomod_timer|tcnt_val[12]                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.302      ;
; 1.025 ; IO_TIMER:iomod_timer|tcnt_val[19]                                        ; IO_TIMER:iomod_timer|tcnt_val[19]                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.311      ;
; 1.025 ; IO_TIMER:iomod_timer|tcnt_val[26]                                        ; IO_TIMER:iomod_timer|tcnt_val[26]                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.311      ;
; 1.025 ; IO_TIMER:iomod_timer|tcnt_val[5]                                         ; IO_TIMER:iomod_timer|tcnt_val[5]                                             ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.311      ;
; 1.025 ; IO_TIMER:iomod_timer|tcnt_val[3]                                         ; IO_TIMER:iomod_timer|tcnt_val[3]                                             ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.311      ;
; 1.133 ; Processor:proc|Register:pc|dataOut[1]                                    ; Processor:proc|PipelineRegister:stage2pipe|Register:pcLogicOutReg|dataOut[1] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.419      ;
; 1.392 ; IO_TIMER:iomod_timer|count[0]                                            ; IO_TIMER:iomod_timer|count[1]                                                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.678      ;
; 1.399 ; IO_TIMER:iomod_timer|count[1]                                            ; IO_TIMER:iomod_timer|count[2]                                                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.685      ;
; 1.400 ; IO_TIMER:iomod_timer|count[16]                                           ; IO_TIMER:iomod_timer|count[17]                                               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.686      ;
; 1.400 ; IO_TIMER:iomod_timer|tcnt_val[0]                                         ; IO_TIMER:iomod_timer|tcnt_val[1]                                             ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.686      ;
; 1.400 ; IO_TIMER:iomod_timer|count[2]                                            ; IO_TIMER:iomod_timer|count[3]                                                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.686      ;
; 1.407 ; IO_TIMER:iomod_timer|count[17]                                           ; IO_TIMER:iomod_timer|count[18]                                               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.693      ;
; 1.407 ; IO_TIMER:iomod_timer|tcnt_val[1]                                         ; IO_TIMER:iomod_timer|tcnt_val[2]                                             ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.693      ;
; 1.408 ; IO_TIMER:iomod_timer|count[9]                                            ; IO_TIMER:iomod_timer|count[10]                                               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.694      ;
; 1.408 ; IO_TIMER:iomod_timer|count[18]                                           ; IO_TIMER:iomod_timer|count[19]                                               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.694      ;
; 1.408 ; IO_TIMER:iomod_timer|count[25]                                           ; IO_TIMER:iomod_timer|count[26]                                               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.694      ;
; 1.408 ; IO_TIMER:iomod_timer|tcnt_val[9]                                         ; IO_TIMER:iomod_timer|tcnt_val[10]                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.694      ;
; 1.408 ; IO_TIMER:iomod_timer|tcnt_val[18]                                        ; IO_TIMER:iomod_timer|tcnt_val[19]                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.694      ;
; 1.408 ; IO_TIMER:iomod_timer|tcnt_val[25]                                        ; IO_TIMER:iomod_timer|tcnt_val[26]                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.694      ;
; 1.409 ; IO_TIMER:iomod_timer|count[30]                                           ; IO_TIMER:iomod_timer|count[31]                                               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.695      ;
; 1.409 ; IO_TIMER:iomod_timer|tcnt_val[30]                                        ; IO_TIMER:iomod_timer|tcnt_val[31]                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.695      ;
; 1.409 ; IO_TIMER:iomod_timer|count[13]                                           ; IO_TIMER:iomod_timer|count[14]                                               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.695      ;
; 1.409 ; IO_TIMER:iomod_timer|count[14]                                           ; IO_TIMER:iomod_timer|count[15]                                               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.695      ;
; 1.409 ; IO_TIMER:iomod_timer|count[29]                                           ; IO_TIMER:iomod_timer|count[30]                                               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.695      ;
; 1.409 ; IO_TIMER:iomod_timer|tcnt_val[29]                                        ; IO_TIMER:iomod_timer|tcnt_val[30]                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.695      ;
; 1.409 ; IO_TIMER:iomod_timer|tcnt_val[16]                                        ; IO_TIMER:iomod_timer|tcnt_val[17]                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.695      ;
; 1.409 ; IO_TIMER:iomod_timer|tcnt_val[13]                                        ; IO_TIMER:iomod_timer|tcnt_val[14]                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.695      ;
; 1.409 ; IO_TIMER:iomod_timer|count[4]                                            ; IO_TIMER:iomod_timer|count[5]                                                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.695      ;
; 1.409 ; IO_TIMER:iomod_timer|count[11]                                           ; IO_TIMER:iomod_timer|count[12]                                               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.695      ;
; 1.409 ; IO_TIMER:iomod_timer|count[20]                                           ; IO_TIMER:iomod_timer|count[21]                                               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.695      ;
; 1.409 ; IO_TIMER:iomod_timer|count[27]                                           ; IO_TIMER:iomod_timer|count[28]                                               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.695      ;
; 1.409 ; IO_TIMER:iomod_timer|tcnt_val[20]                                        ; IO_TIMER:iomod_timer|tcnt_val[21]                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.695      ;
; 1.409 ; IO_TIMER:iomod_timer|tcnt_val[27]                                        ; IO_TIMER:iomod_timer|tcnt_val[28]                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.695      ;
; 1.409 ; IO_TIMER:iomod_timer|tcnt_val[11]                                        ; IO_TIMER:iomod_timer|tcnt_val[12]                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.695      ;
; 1.409 ; IO_TIMER:iomod_timer|tcnt_val[4]                                         ; IO_TIMER:iomod_timer|tcnt_val[5]                                             ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.695      ;
+-------+--------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Clock10'                                                                                                                                                                                                                                                                      ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                                                                                                                                                                      ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_address_reg0  ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_address_reg0  ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_address_reg1  ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_address_reg1  ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_address_reg2  ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_address_reg2  ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_address_reg3  ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_address_reg3  ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_address_reg4  ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_address_reg4  ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_address_reg5  ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_address_reg5  ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_address_reg6  ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_address_reg6  ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg1   ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg1   ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg10  ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg10  ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg11  ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg11  ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg12  ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg12  ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg13  ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg13  ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg14  ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg14  ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg15  ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg15  ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg16  ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg16  ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg17  ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg17  ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg18  ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg18  ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg19  ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg19  ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg2   ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg2   ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg20  ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg20  ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg21  ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg21  ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg22  ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg22  ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg23  ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg23  ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg24  ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg24  ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg25  ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg25  ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg26  ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg26  ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg27  ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg27  ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg28  ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg28  ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg29  ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg29  ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg3   ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg3   ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg30  ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg30  ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg31  ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg31  ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg32  ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg32  ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg33  ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg33  ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg34  ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg34  ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg35  ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg35  ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg4   ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg4   ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg5   ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg5   ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg6   ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg6   ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg7   ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg7   ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg8   ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg8   ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg9   ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg9   ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_memory_reg0   ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_memory_reg0   ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_we_reg        ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_we_reg        ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a100~porta_memory_reg0 ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a100~porta_memory_reg0 ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a101~porta_memory_reg0 ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a101~porta_memory_reg0 ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a102~porta_memory_reg0 ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a102~porta_memory_reg0 ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a103~porta_memory_reg0 ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a103~porta_memory_reg0 ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a104~porta_memory_reg0 ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a104~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'altera_reserved_tck'                                                       ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type      ; Clock               ; Clock Edge ; Target              ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+
; 97.531 ; 100.000      ; 2.469          ; Port Rate ; altera_reserved_tck ; Rise       ; altera_reserved_tck ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'PLL_inst|altpll_component|pll|clk[0]'                                                                                                                                                     ;
+---------+--------------+----------------+------------------+--------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock                                ; Clock Edge ; Target                                                                                                    ;
+---------+--------------+----------------+------------------+--------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~porta_address_reg0   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~porta_address_reg0   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~porta_address_reg1   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~porta_address_reg1   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~porta_address_reg10  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~porta_address_reg10  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~porta_address_reg2   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~porta_address_reg2   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~porta_address_reg3   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~porta_address_reg3   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~porta_address_reg4   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~porta_address_reg4   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~porta_address_reg5   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~porta_address_reg5   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~porta_address_reg6   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~porta_address_reg6   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~porta_address_reg7   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~porta_address_reg7   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~porta_address_reg8   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~porta_address_reg8   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~porta_address_reg9   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~porta_address_reg9   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~porta_datain_reg1    ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~porta_datain_reg1    ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~porta_memory_reg0    ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~porta_memory_reg0    ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~porta_we_reg         ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~porta_we_reg         ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~portb_address_reg0   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~portb_address_reg0   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~portb_address_reg1   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~portb_address_reg1   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~portb_address_reg10  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~portb_address_reg10  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~portb_address_reg2   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~portb_address_reg2   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~portb_address_reg3   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~portb_address_reg3   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~portb_address_reg4   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~portb_address_reg4   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~portb_address_reg5   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~portb_address_reg5   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~portb_address_reg6   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~portb_address_reg6   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~portb_address_reg7   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~portb_address_reg7   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~portb_address_reg8   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~portb_address_reg8   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~portb_address_reg9   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~portb_address_reg9   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a10~porta_address_reg0  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a10~porta_address_reg0  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a10~porta_address_reg1  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a10~porta_address_reg1  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a10~porta_address_reg10 ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a10~porta_address_reg10 ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a10~porta_address_reg2  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a10~porta_address_reg2  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a10~porta_address_reg3  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a10~porta_address_reg3  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a10~porta_address_reg4  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a10~porta_address_reg4  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a10~porta_address_reg5  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a10~porta_address_reg5  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a10~porta_address_reg6  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a10~porta_address_reg6  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a10~porta_address_reg7  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a10~porta_address_reg7  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a10~porta_address_reg8  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a10~porta_address_reg8  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a10~porta_address_reg9  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a10~porta_address_reg9  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a10~porta_datain_reg0   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a10~porta_datain_reg0   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a10~porta_datain_reg1   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a10~porta_datain_reg1   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a10~porta_memory_reg0   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a10~porta_memory_reg0   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a10~porta_we_reg        ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a10~porta_we_reg        ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a10~portb_address_reg0  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a10~portb_address_reg0  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a10~portb_address_reg1  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a10~portb_address_reg1  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a10~portb_address_reg10 ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a10~portb_address_reg10 ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a10~portb_address_reg2  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a10~portb_address_reg2  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a10~portb_address_reg3  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a10~portb_address_reg3  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a10~portb_address_reg4  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a10~portb_address_reg4  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a10~portb_address_reg5  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a10~portb_address_reg5  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a10~portb_address_reg6  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a10~portb_address_reg6  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a10~portb_address_reg7  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a10~portb_address_reg7  ;
+---------+--------------+----------------+------------------+--------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------+
; Setup Times                                                                                  ;
+-----------+------------+--------+--------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                      ;
+-----------+------------+--------+--------+------------+--------------------------------------+
; KEY[*]    ; Clock10    ; 10.650 ; 10.650 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[0]   ; Clock10    ; 10.604 ; 10.604 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[1]   ; Clock10    ; 10.650 ; 10.650 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[2]   ; Clock10    ; 10.568 ; 10.568 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[3]   ; Clock10    ; 10.600 ; 10.600 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; SW[*]     ; Clock10    ; 14.496 ; 14.496 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[0]    ; Clock10    ; 11.566 ; 11.566 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[1]    ; Clock10    ; 13.994 ; 13.994 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[2]    ; Clock10    ; 14.160 ; 14.160 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[3]    ; Clock10    ; 14.034 ; 14.034 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[4]    ; Clock10    ; 14.263 ; 14.263 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[5]    ; Clock10    ; 14.110 ; 14.110 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[6]    ; Clock10    ; 13.898 ; 13.898 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[7]    ; Clock10    ; 14.496 ; 14.496 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[8]    ; Clock10    ; 14.021 ; 14.021 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[9]    ; Clock10    ; 11.535 ; 11.535 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+--------------------------------------+


+----------------------------------------------------------------------------------------------+
; Hold Times                                                                                   ;
+-----------+------------+--------+--------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                      ;
+-----------+------------+--------+--------+------------+--------------------------------------+
; KEY[*]    ; Clock10    ; -6.871 ; -6.871 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[0]   ; Clock10    ; -7.344 ; -7.344 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[1]   ; Clock10    ; -7.320 ; -7.320 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[2]   ; Clock10    ; -6.871 ; -6.871 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[3]   ; Clock10    ; -6.975 ; -6.975 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; SW[*]     ; Clock10    ; -2.146 ; -2.146 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[0]    ; Clock10    ; -2.146 ; -2.146 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[1]    ; Clock10    ; -3.150 ; -3.150 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[2]    ; Clock10    ; -3.172 ; -3.172 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[3]    ; Clock10    ; -2.261 ; -2.261 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[4]    ; Clock10    ; -2.562 ; -2.562 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[5]    ; Clock10    ; -2.868 ; -2.868 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[6]    ; Clock10    ; -2.290 ; -2.290 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[7]    ; Clock10    ; -3.060 ; -3.060 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[8]    ; Clock10    ; -2.691 ; -2.691 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[9]    ; Clock10    ; -2.645 ; -2.645 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+--------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                               ;
+----------------------------------+------------+--------+--------+------------+--------------------------------------+
; Data Port                        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                      ;
+----------------------------------+------------+--------+--------+------------+--------------------------------------+
; HEX0[*]                          ; Clock10    ; 8.104  ; 8.104  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[0]                         ; Clock10    ; 7.125  ; 7.125  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[1]                         ; Clock10    ; 7.982  ; 7.982  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[2]                         ; Clock10    ; 6.840  ; 6.840  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[3]                         ; Clock10    ; 8.104  ; 8.104  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[4]                         ; Clock10    ; 7.291  ; 7.291  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[5]                         ; Clock10    ; 6.914  ; 6.914  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[6]                         ; Clock10    ; 6.735  ; 6.735  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX1[*]                          ; Clock10    ; 9.381  ; 9.381  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[0]                         ; Clock10    ; 7.423  ; 7.423  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[1]                         ; Clock10    ; 9.038  ; 9.038  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[2]                         ; Clock10    ; 8.440  ; 8.440  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[3]                         ; Clock10    ; 7.306  ; 7.306  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[4]                         ; Clock10    ; 9.013  ; 9.013  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[5]                         ; Clock10    ; 7.146  ; 7.146  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[6]                         ; Clock10    ; 9.381  ; 9.381  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX2[*]                          ; Clock10    ; 8.900  ; 8.900  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[0]                         ; Clock10    ; 8.412  ; 8.412  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[1]                         ; Clock10    ; 8.471  ; 8.471  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[2]                         ; Clock10    ; 8.820  ; 8.820  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[3]                         ; Clock10    ; 7.682  ; 7.682  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[4]                         ; Clock10    ; 8.811  ; 8.811  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[5]                         ; Clock10    ; 8.900  ; 8.900  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[6]                         ; Clock10    ; 8.800  ; 8.800  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX3[*]                          ; Clock10    ; 8.121  ; 8.121  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[0]                         ; Clock10    ; 7.654  ; 7.654  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[1]                         ; Clock10    ; 7.269  ; 7.269  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[2]                         ; Clock10    ; 8.026  ; 8.026  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[3]                         ; Clock10    ; 7.179  ; 7.179  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[4]                         ; Clock10    ; 7.809  ; 7.809  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[5]                         ; Clock10    ; 8.121  ; 8.121  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[6]                         ; Clock10    ; 8.065  ; 8.065  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDG[*]                          ; Clock10    ; 6.761  ; 6.761  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[0]                         ; Clock10    ; 6.276  ; 6.276  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[1]                         ; Clock10    ; 5.407  ; 5.407  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[2]                         ; Clock10    ; 4.993  ; 4.993  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[3]                         ; Clock10    ; 6.158  ; 6.158  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[4]                         ; Clock10    ; 5.988  ; 5.988  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[5]                         ; Clock10    ; 6.761  ; 6.761  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[6]                         ; Clock10    ; 5.597  ; 5.597  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[7]                         ; Clock10    ; 5.378  ; 5.378  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDR[*]                          ; Clock10    ; 6.798  ; 6.798  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[0]                         ; Clock10    ; 5.219  ; 5.219  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[1]                         ; Clock10    ; 5.246  ; 5.246  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[2]                         ; Clock10    ; 6.683  ; 6.683  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[3]                         ; Clock10    ; 6.798  ; 6.798  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[4]                         ; Clock10    ; 5.836  ; 5.836  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[5]                         ; Clock10    ; 5.617  ; 5.617  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[6]                         ; Clock10    ; 5.619  ; 5.619  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[7]                         ; Clock10    ; 6.468  ; 6.468  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[8]                         ; Clock10    ; 5.120  ; 5.120  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[9]                         ; Clock10    ; 5.832  ; 5.832  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_0_  ; Clock10    ; 14.322 ; 14.322 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_1_  ; Clock10    ; 13.989 ; 13.989 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_2_  ; Clock10    ; 12.516 ; 12.516 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_3_  ; Clock10    ; 12.955 ; 12.955 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_4_  ; Clock10    ; 14.763 ; 14.763 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_5_  ; Clock10    ; 15.010 ; 15.010 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_6_  ; Clock10    ; 14.221 ; 14.221 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_7_  ; Clock10    ; 13.363 ; 13.363 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_8_  ; Clock10    ; 13.888 ; 13.888 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_9_  ; Clock10    ; 14.908 ; 14.908 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_10_ ; Clock10    ; 14.971 ; 14.971 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_11_ ; Clock10    ; 13.874 ; 13.874 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_12_ ; Clock10    ; 13.285 ; 13.285 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_13_ ; Clock10    ; 15.507 ; 15.507 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_14_ ; Clock10    ; 15.053 ; 15.053 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_15_ ; Clock10    ; 15.009 ; 15.009 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_16_ ; Clock10    ; 15.620 ; 15.620 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_17_ ; Clock10    ; 13.589 ; 13.589 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_18_ ; Clock10    ; 14.622 ; 14.622 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_19_ ; Clock10    ; 14.918 ; 14.918 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_20_ ; Clock10    ; 13.846 ; 13.846 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_21_ ; Clock10    ; 13.874 ; 13.874 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_22_ ; Clock10    ; 13.784 ; 13.784 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_23_ ; Clock10    ; 13.547 ; 13.547 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_24_ ; Clock10    ; 14.206 ; 14.206 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_25_ ; Clock10    ; 14.829 ; 14.829 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_26_ ; Clock10    ; 14.524 ; 14.524 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_27_ ; Clock10    ; 14.538 ; 14.538 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_28_ ; Clock10    ; 13.261 ; 13.261 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_29_ ; Clock10    ; 14.880 ; 14.880 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_30_ ; Clock10    ; 14.064 ; 14.064 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_31_ ; Clock10    ; 14.541 ; 14.541 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_0_   ; Clock10    ; 14.322 ; 14.322 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_1_   ; Clock10    ; 14.021 ; 14.021 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_2_   ; Clock10    ; 13.057 ; 13.057 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_3_   ; Clock10    ; 12.985 ; 12.985 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_4_   ; Clock10    ; 14.248 ; 14.248 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_5_   ; Clock10    ; 14.990 ; 14.990 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_6_   ; Clock10    ; 14.221 ; 14.221 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_7_   ; Clock10    ; 13.333 ; 13.333 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_8_   ; Clock10    ; 14.167 ; 14.167 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_9_   ; Clock10    ; 14.875 ; 14.875 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_10_  ; Clock10    ; 14.961 ; 14.961 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_11_  ; Clock10    ; 13.933 ; 13.933 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_12_  ; Clock10    ; 13.973 ; 13.973 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_13_  ; Clock10    ; 15.120 ; 15.120 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_14_  ; Clock10    ; 15.053 ; 15.053 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_15_  ; Clock10    ; 15.019 ; 15.019 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_16_  ; Clock10    ; 15.620 ; 15.620 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_17_  ; Clock10    ; 13.579 ; 13.579 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_18_  ; Clock10    ; 14.360 ; 14.360 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_19_  ; Clock10    ; 14.927 ; 14.927 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_20_  ; Clock10    ; 13.880 ; 13.880 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_21_  ; Clock10    ; 14.292 ; 14.292 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_22_  ; Clock10    ; 13.784 ; 13.784 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_23_  ; Clock10    ; 14.511 ; 14.511 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_24_  ; Clock10    ; 14.196 ; 14.196 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_25_  ; Clock10    ; 14.249 ; 14.249 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_26_  ; Clock10    ; 14.534 ; 14.534 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_27_  ; Clock10    ; 14.558 ; 14.558 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_28_  ; Clock10    ; 13.188 ; 13.188 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_29_  ; Clock10    ; 14.570 ; 14.570 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_30_  ; Clock10    ; 14.074 ; 14.074 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_31_  ; Clock10    ; 14.541 ; 14.541 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_0_       ; Clock10    ; 14.352 ; 14.352 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_1_       ; Clock10    ; 14.019 ; 14.019 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_2_       ; Clock10    ; 12.763 ; 12.763 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_3_       ; Clock10    ; 13.330 ; 13.330 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_4_       ; Clock10    ; 14.242 ; 14.242 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_5_       ; Clock10    ; 15.000 ; 15.000 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_6_       ; Clock10    ; 14.201 ; 14.201 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_7_       ; Clock10    ; 13.356 ; 13.356 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_8_       ; Clock10    ; 14.167 ; 14.167 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_9_       ; Clock10    ; 14.518 ; 14.518 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_10_      ; Clock10    ; 15.001 ; 15.001 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_11_      ; Clock10    ; 13.914 ; 13.914 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_12_      ; Clock10    ; 13.993 ; 13.993 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_13_      ; Clock10    ; 15.150 ; 15.150 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_14_      ; Clock10    ; 15.083 ; 15.083 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_15_      ; Clock10    ; 15.363 ; 15.363 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_16_      ; Clock10    ; 15.675 ; 15.675 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_17_      ; Clock10    ; 13.922 ; 13.922 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_18_      ; Clock10    ; 14.652 ; 14.652 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_19_      ; Clock10    ; 14.918 ; 14.918 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_20_      ; Clock10    ; 13.870 ; 13.870 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_21_      ; Clock10    ; 14.208 ; 14.208 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_22_      ; Clock10    ; 13.784 ; 13.784 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_23_      ; Clock10    ; 14.457 ; 14.457 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_24_      ; Clock10    ; 14.724 ; 14.724 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_25_      ; Clock10    ; 14.839 ; 14.839 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_26_      ; Clock10    ; 15.113 ; 15.113 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_27_      ; Clock10    ; 14.568 ; 14.568 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_28_      ; Clock10    ; 13.188 ; 13.188 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_29_      ; Clock10    ; 14.302 ; 14.302 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_30_      ; Clock10    ; 14.094 ; 14.094 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_31_      ; Clock10    ; 14.837 ; 14.837 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+----------------------------------+------------+--------+--------+------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                     ;
+----------------------------------+------------+-------+-------+------------+--------------------------------------+
; Data Port                        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+----------------------------------+------------+-------+-------+------------+--------------------------------------+
; HEX0[*]                          ; Clock10    ; 5.765 ; 5.765 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[0]                         ; Clock10    ; 5.948 ; 5.948 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[1]                         ; Clock10    ; 7.012 ; 7.012 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[2]                         ; Clock10    ; 5.876 ; 5.876 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[3]                         ; Clock10    ; 6.929 ; 6.929 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[4]                         ; Clock10    ; 6.115 ; 6.115 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[5]                         ; Clock10    ; 5.982 ; 5.982 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[6]                         ; Clock10    ; 5.765 ; 5.765 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX1[*]                          ; Clock10    ; 6.432 ; 6.432 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[0]                         ; Clock10    ; 6.816 ; 6.816 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[1]                         ; Clock10    ; 7.035 ; 7.035 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[2]                         ; Clock10    ; 6.432 ; 6.432 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[3]                         ; Clock10    ; 6.689 ; 6.689 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[4]                         ; Clock10    ; 6.788 ; 6.788 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[5]                         ; Clock10    ; 6.568 ; 6.568 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[6]                         ; Clock10    ; 7.368 ; 7.368 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX2[*]                          ; Clock10    ; 6.859 ; 6.859 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[0]                         ; Clock10    ; 7.992 ; 7.992 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[1]                         ; Clock10    ; 7.999 ; 7.999 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[2]                         ; Clock10    ; 8.340 ; 8.340 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[3]                         ; Clock10    ; 7.205 ; 7.205 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[4]                         ; Clock10    ; 7.106 ; 7.106 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[5]                         ; Clock10    ; 6.859 ; 6.859 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[6]                         ; Clock10    ; 8.334 ; 8.334 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX3[*]                          ; Clock10    ; 6.060 ; 6.060 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[0]                         ; Clock10    ; 6.528 ; 6.528 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[1]                         ; Clock10    ; 6.416 ; 6.416 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[2]                         ; Clock10    ; 7.174 ; 7.174 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[3]                         ; Clock10    ; 6.060 ; 6.060 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[4]                         ; Clock10    ; 6.994 ; 6.994 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[5]                         ; Clock10    ; 7.270 ; 7.270 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[6]                         ; Clock10    ; 7.211 ; 7.211 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDG[*]                          ; Clock10    ; 4.993 ; 4.993 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[0]                         ; Clock10    ; 6.276 ; 6.276 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[1]                         ; Clock10    ; 5.407 ; 5.407 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[2]                         ; Clock10    ; 4.993 ; 4.993 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[3]                         ; Clock10    ; 6.158 ; 6.158 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[4]                         ; Clock10    ; 5.988 ; 5.988 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[5]                         ; Clock10    ; 6.761 ; 6.761 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[6]                         ; Clock10    ; 5.597 ; 5.597 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[7]                         ; Clock10    ; 5.378 ; 5.378 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDR[*]                          ; Clock10    ; 5.120 ; 5.120 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[0]                         ; Clock10    ; 5.219 ; 5.219 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[1]                         ; Clock10    ; 5.246 ; 5.246 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[2]                         ; Clock10    ; 6.683 ; 6.683 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[3]                         ; Clock10    ; 6.798 ; 6.798 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[4]                         ; Clock10    ; 5.836 ; 5.836 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[5]                         ; Clock10    ; 5.617 ; 5.617 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[6]                         ; Clock10    ; 5.619 ; 5.619 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[7]                         ; Clock10    ; 6.468 ; 6.468 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[8]                         ; Clock10    ; 5.120 ; 5.120 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[9]                         ; Clock10    ; 5.832 ; 5.832 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_0_  ; Clock10    ; 6.851 ; 6.851 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_1_  ; Clock10    ; 7.202 ; 7.202 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_2_  ; Clock10    ; 5.874 ; 5.874 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_3_  ; Clock10    ; 7.200 ; 7.200 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_4_  ; Clock10    ; 7.627 ; 7.627 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_5_  ; Clock10    ; 7.844 ; 7.844 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_6_  ; Clock10    ; 7.904 ; 7.904 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_7_  ; Clock10    ; 6.916 ; 6.916 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_8_  ; Clock10    ; 7.787 ; 7.787 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_9_  ; Clock10    ; 8.663 ; 8.663 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_10_ ; Clock10    ; 8.134 ; 8.134 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_11_ ; Clock10    ; 6.594 ; 6.594 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_12_ ; Clock10    ; 6.722 ; 6.722 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_13_ ; Clock10    ; 7.512 ; 7.512 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_14_ ; Clock10    ; 6.865 ; 6.865 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_15_ ; Clock10    ; 6.310 ; 6.310 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_16_ ; Clock10    ; 8.724 ; 8.724 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_17_ ; Clock10    ; 7.045 ; 7.045 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_18_ ; Clock10    ; 7.937 ; 7.937 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_19_ ; Clock10    ; 7.662 ; 7.662 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_20_ ; Clock10    ; 7.303 ; 7.303 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_21_ ; Clock10    ; 7.120 ; 7.120 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_22_ ; Clock10    ; 7.393 ; 7.393 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_23_ ; Clock10    ; 5.829 ; 5.829 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_24_ ; Clock10    ; 7.088 ; 7.088 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_25_ ; Clock10    ; 7.626 ; 7.626 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_26_ ; Clock10    ; 7.858 ; 7.858 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_27_ ; Clock10    ; 8.424 ; 8.424 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_28_ ; Clock10    ; 7.220 ; 7.220 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_29_ ; Clock10    ; 7.295 ; 7.295 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_30_ ; Clock10    ; 7.249 ; 7.249 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_31_ ; Clock10    ; 7.627 ; 7.627 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_0_   ; Clock10    ; 6.851 ; 6.851 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_1_   ; Clock10    ; 7.234 ; 7.234 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_2_   ; Clock10    ; 6.415 ; 6.415 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_3_   ; Clock10    ; 7.230 ; 7.230 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_4_   ; Clock10    ; 7.112 ; 7.112 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_5_   ; Clock10    ; 7.824 ; 7.824 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_6_   ; Clock10    ; 7.904 ; 7.904 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_7_   ; Clock10    ; 6.886 ; 6.886 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_8_   ; Clock10    ; 8.066 ; 8.066 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_9_   ; Clock10    ; 8.630 ; 8.630 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_10_  ; Clock10    ; 8.124 ; 8.124 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_11_  ; Clock10    ; 6.653 ; 6.653 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_12_  ; Clock10    ; 7.410 ; 7.410 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_13_  ; Clock10    ; 7.125 ; 7.125 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_14_  ; Clock10    ; 6.865 ; 6.865 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_15_  ; Clock10    ; 6.320 ; 6.320 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_16_  ; Clock10    ; 8.724 ; 8.724 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_17_  ; Clock10    ; 7.035 ; 7.035 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_18_  ; Clock10    ; 7.675 ; 7.675 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_19_  ; Clock10    ; 7.671 ; 7.671 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_20_  ; Clock10    ; 7.337 ; 7.337 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_21_  ; Clock10    ; 7.538 ; 7.538 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_22_  ; Clock10    ; 7.393 ; 7.393 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_23_  ; Clock10    ; 6.793 ; 6.793 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_24_  ; Clock10    ; 7.078 ; 7.078 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_25_  ; Clock10    ; 7.046 ; 7.046 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_26_  ; Clock10    ; 7.868 ; 7.868 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_27_  ; Clock10    ; 8.444 ; 8.444 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_28_  ; Clock10    ; 7.147 ; 7.147 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_29_  ; Clock10    ; 6.985 ; 6.985 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_30_  ; Clock10    ; 7.259 ; 7.259 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_31_  ; Clock10    ; 7.627 ; 7.627 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_0_       ; Clock10    ; 6.881 ; 6.881 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_1_       ; Clock10    ; 7.232 ; 7.232 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_2_       ; Clock10    ; 6.121 ; 6.121 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_3_       ; Clock10    ; 7.575 ; 7.575 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_4_       ; Clock10    ; 7.106 ; 7.106 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_5_       ; Clock10    ; 7.834 ; 7.834 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_6_       ; Clock10    ; 7.884 ; 7.884 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_7_       ; Clock10    ; 6.909 ; 6.909 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_8_       ; Clock10    ; 8.066 ; 8.066 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_9_       ; Clock10    ; 8.273 ; 8.273 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_10_      ; Clock10    ; 8.164 ; 8.164 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_11_      ; Clock10    ; 6.634 ; 6.634 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_12_      ; Clock10    ; 7.430 ; 7.430 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_13_      ; Clock10    ; 7.155 ; 7.155 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_14_      ; Clock10    ; 6.895 ; 6.895 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_15_      ; Clock10    ; 6.664 ; 6.664 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_16_      ; Clock10    ; 8.779 ; 8.779 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_17_      ; Clock10    ; 7.378 ; 7.378 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_18_      ; Clock10    ; 7.967 ; 7.967 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_19_      ; Clock10    ; 7.662 ; 7.662 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_20_      ; Clock10    ; 7.327 ; 7.327 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_21_      ; Clock10    ; 7.454 ; 7.454 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_22_      ; Clock10    ; 7.393 ; 7.393 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_23_      ; Clock10    ; 6.739 ; 6.739 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_24_      ; Clock10    ; 7.606 ; 7.606 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_25_      ; Clock10    ; 7.636 ; 7.636 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_26_      ; Clock10    ; 8.447 ; 8.447 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_27_      ; Clock10    ; 8.454 ; 8.454 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_28_      ; Clock10    ; 7.147 ; 7.147 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_29_      ; Clock10    ; 6.717 ; 6.717 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_30_      ; Clock10    ; 7.279 ; 7.279 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_31_      ; Clock10    ; 7.923 ; 7.923 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+----------------------------------+------------+-------+-------+------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                               ;
+----------------------------------+------------+--------+------+------------+--------------------------------------+
; Data Port                        ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference                      ;
+----------------------------------+------------+--------+------+------------+--------------------------------------+
; pre_syn.bp.iomod_key_databus_0_  ; Clock10    ; 15.071 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_1_  ; Clock10    ; 15.065 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_2_  ; Clock10    ; 13.016 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_3_  ; Clock10    ; 13.273 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_4_  ; Clock10    ; 13.269 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_5_  ; Clock10    ; 14.384 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_6_  ; Clock10    ; 15.067 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_7_  ; Clock10    ; 13.305 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_8_  ; Clock10    ; 14.204 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_9_  ; Clock10    ; 15.101 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_10_ ; Clock10    ; 14.378 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_11_ ; Clock10    ; 15.384 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_12_ ; Clock10    ; 14.084 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_13_ ; Clock10    ; 14.124 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_14_ ; Clock10    ; 15.043 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_15_ ; Clock10    ; 15.063 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_16_ ; Clock10    ; 14.149 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_17_ ; Clock10    ; 13.272 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_18_ ; Clock10    ; 14.370 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_19_ ; Clock10    ; 14.211 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_20_ ; Clock10    ; 13.920 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_21_ ; Clock10    ; 13.293 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_22_ ; Clock10    ; 14.961 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_23_ ; Clock10    ; 13.013 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_24_ ; Clock10    ; 13.588 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_25_ ; Clock10    ; 14.477 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_26_ ; Clock10    ; 14.104 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_27_ ; Clock10    ; 13.558 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_28_ ; Clock10    ; 13.910 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_29_ ; Clock10    ; 13.818 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_30_ ; Clock10    ; 14.353 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_31_ ; Clock10    ; 13.920 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_0_   ; Clock10    ; 15.071 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_1_   ; Clock10    ; 15.047 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_2_   ; Clock10    ; 13.016 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_3_   ; Clock10    ; 13.303 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_4_   ; Clock10    ; 13.615 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_5_   ; Clock10    ; 14.364 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_6_   ; Clock10    ; 15.067 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_7_   ; Clock10    ; 13.275 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_8_   ; Clock10    ; 14.194 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_9_   ; Clock10    ; 15.063 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_10_  ; Clock10    ; 14.370 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_11_  ; Clock10    ; 15.349 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_12_  ; Clock10    ; 13.818 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_13_  ; Clock10    ; 14.351 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_14_  ; Clock10    ; 15.043 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_15_  ; Clock10    ; 15.073 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_16_  ; Clock10    ; 14.149 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_17_  ; Clock10    ; 13.262 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_18_  ; Clock10    ; 14.129 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_19_  ; Clock10    ; 14.213 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_20_  ; Clock10    ; 14.243 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_21_  ; Clock10    ; 13.639 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_22_  ; Clock10    ; 14.961 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_23_  ; Clock10    ; 13.919 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_24_  ; Clock10    ; 13.578 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_25_  ; Clock10    ; 14.203 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_26_  ; Clock10    ; 14.114 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_27_  ; Clock10    ; 13.305 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_28_  ; Clock10    ; 13.279 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_29_  ; Clock10    ; 14.374 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_30_  ; Clock10    ; 14.139 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_31_  ; Clock10    ; 13.920 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_0_       ; Clock10    ; 15.101 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_1_       ; Clock10    ; 15.095 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_2_       ; Clock10    ; 13.013 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_3_       ; Clock10    ; 13.016 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_4_       ; Clock10    ; 12.999 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_5_       ; Clock10    ; 14.374 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_6_       ; Clock10    ; 15.047 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_7_       ; Clock10    ; 13.016 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_8_       ; Clock10    ; 14.194 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_9_       ; Clock10    ; 14.961 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_10_      ; Clock10    ; 14.410 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_11_      ; Clock10    ; 15.392 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_12_      ; Clock10    ; 13.838 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_13_      ; Clock10    ; 14.381 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_14_      ; Clock10    ; 15.073 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_15_      ; Clock10    ; 15.095 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_16_      ; Clock10    ; 14.204 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_17_      ; Clock10    ; 12.999 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_18_      ; Clock10    ; 14.400 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_19_      ; Clock10    ; 14.211 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_20_      ; Clock10    ; 14.233 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_21_      ; Clock10    ; 13.629 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_22_      ; Clock10    ; 14.961 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_23_      ; Clock10    ; 13.639 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_24_      ; Clock10    ; 13.305 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_25_      ; Clock10    ; 14.487 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_26_      ; Clock10    ; 14.364 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_27_      ; Clock10    ; 13.588 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_28_      ; Clock10    ; 13.279 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_29_      ; Clock10    ; 14.364 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_30_      ; Clock10    ; 14.383 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_31_      ; Clock10    ; 13.929 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+----------------------------------+------------+--------+------+------------+--------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                                      ;
+----------------------------------+------------+-------+------+------------+--------------------------------------+
; Data Port                        ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                      ;
+----------------------------------+------------+-------+------+------------+--------------------------------------+
; pre_syn.bp.iomod_key_databus_0_  ; Clock10    ; 8.448 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_1_  ; Clock10    ; 8.442 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_2_  ; Clock10    ; 6.393 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_3_  ; Clock10    ; 6.650 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_4_  ; Clock10    ; 6.646 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_5_  ; Clock10    ; 7.761 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_6_  ; Clock10    ; 8.444 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_7_  ; Clock10    ; 6.682 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_8_  ; Clock10    ; 7.581 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_9_  ; Clock10    ; 8.478 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_10_ ; Clock10    ; 7.755 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_11_ ; Clock10    ; 8.761 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_12_ ; Clock10    ; 7.461 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_13_ ; Clock10    ; 7.501 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_14_ ; Clock10    ; 8.420 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_15_ ; Clock10    ; 8.440 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_16_ ; Clock10    ; 7.526 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_17_ ; Clock10    ; 6.649 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_18_ ; Clock10    ; 7.747 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_19_ ; Clock10    ; 7.588 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_20_ ; Clock10    ; 7.297 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_21_ ; Clock10    ; 6.670 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_22_ ; Clock10    ; 8.338 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_23_ ; Clock10    ; 6.390 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_24_ ; Clock10    ; 6.965 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_25_ ; Clock10    ; 7.854 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_26_ ; Clock10    ; 7.481 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_27_ ; Clock10    ; 6.935 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_28_ ; Clock10    ; 7.287 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_29_ ; Clock10    ; 7.195 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_30_ ; Clock10    ; 7.730 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_31_ ; Clock10    ; 7.297 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_0_   ; Clock10    ; 8.448 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_1_   ; Clock10    ; 8.424 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_2_   ; Clock10    ; 6.393 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_3_   ; Clock10    ; 6.680 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_4_   ; Clock10    ; 6.992 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_5_   ; Clock10    ; 7.741 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_6_   ; Clock10    ; 8.444 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_7_   ; Clock10    ; 6.652 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_8_   ; Clock10    ; 7.571 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_9_   ; Clock10    ; 8.440 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_10_  ; Clock10    ; 7.747 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_11_  ; Clock10    ; 8.726 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_12_  ; Clock10    ; 7.195 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_13_  ; Clock10    ; 7.728 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_14_  ; Clock10    ; 8.420 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_15_  ; Clock10    ; 8.450 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_16_  ; Clock10    ; 7.526 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_17_  ; Clock10    ; 6.639 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_18_  ; Clock10    ; 7.506 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_19_  ; Clock10    ; 7.590 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_20_  ; Clock10    ; 7.620 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_21_  ; Clock10    ; 7.016 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_22_  ; Clock10    ; 8.338 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_23_  ; Clock10    ; 7.296 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_24_  ; Clock10    ; 6.955 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_25_  ; Clock10    ; 7.580 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_26_  ; Clock10    ; 7.491 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_27_  ; Clock10    ; 6.682 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_28_  ; Clock10    ; 6.656 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_29_  ; Clock10    ; 7.751 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_30_  ; Clock10    ; 7.516 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_31_  ; Clock10    ; 7.297 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_0_       ; Clock10    ; 8.478 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_1_       ; Clock10    ; 8.472 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_2_       ; Clock10    ; 6.390 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_3_       ; Clock10    ; 6.393 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_4_       ; Clock10    ; 6.376 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_5_       ; Clock10    ; 7.751 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_6_       ; Clock10    ; 8.424 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_7_       ; Clock10    ; 6.393 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_8_       ; Clock10    ; 7.571 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_9_       ; Clock10    ; 8.338 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_10_      ; Clock10    ; 7.787 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_11_      ; Clock10    ; 8.769 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_12_      ; Clock10    ; 7.215 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_13_      ; Clock10    ; 7.758 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_14_      ; Clock10    ; 8.450 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_15_      ; Clock10    ; 8.472 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_16_      ; Clock10    ; 7.581 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_17_      ; Clock10    ; 6.376 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_18_      ; Clock10    ; 7.777 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_19_      ; Clock10    ; 7.588 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_20_      ; Clock10    ; 7.610 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_21_      ; Clock10    ; 7.006 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_22_      ; Clock10    ; 8.338 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_23_      ; Clock10    ; 7.016 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_24_      ; Clock10    ; 6.682 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_25_      ; Clock10    ; 7.864 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_26_      ; Clock10    ; 7.741 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_27_      ; Clock10    ; 6.965 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_28_      ; Clock10    ; 6.656 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_29_      ; Clock10    ; 7.741 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_30_      ; Clock10    ; 7.760 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_31_      ; Clock10    ; 7.306 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+----------------------------------+------------+-------+------+------------+--------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                                      ;
+----------------------------------+------------+-----------+-----------+------------+--------------------------------------+
; Data Port                        ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                      ;
+----------------------------------+------------+-----------+-----------+------------+--------------------------------------+
; pre_syn.bp.iomod_key_databus_0_  ; Clock10    ; 15.071    ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_1_  ; Clock10    ; 15.065    ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_2_  ; Clock10    ; 13.016    ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_3_  ; Clock10    ; 13.273    ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_4_  ; Clock10    ; 13.269    ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_5_  ; Clock10    ; 14.384    ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_6_  ; Clock10    ; 15.067    ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_7_  ; Clock10    ; 13.305    ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_8_  ; Clock10    ; 14.204    ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_9_  ; Clock10    ; 15.101    ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_10_ ; Clock10    ; 14.378    ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_11_ ; Clock10    ; 15.384    ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_12_ ; Clock10    ; 14.084    ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_13_ ; Clock10    ; 14.124    ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_14_ ; Clock10    ; 15.043    ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_15_ ; Clock10    ; 15.063    ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_16_ ; Clock10    ; 14.149    ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_17_ ; Clock10    ; 13.272    ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_18_ ; Clock10    ; 14.370    ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_19_ ; Clock10    ; 14.211    ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_20_ ; Clock10    ; 13.920    ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_21_ ; Clock10    ; 13.293    ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_22_ ; Clock10    ; 14.961    ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_23_ ; Clock10    ; 13.013    ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_24_ ; Clock10    ; 13.588    ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_25_ ; Clock10    ; 14.477    ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_26_ ; Clock10    ; 14.104    ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_27_ ; Clock10    ; 13.558    ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_28_ ; Clock10    ; 13.910    ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_29_ ; Clock10    ; 13.818    ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_30_ ; Clock10    ; 14.353    ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_31_ ; Clock10    ; 13.920    ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_0_   ; Clock10    ; 15.071    ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_1_   ; Clock10    ; 15.047    ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_2_   ; Clock10    ; 13.016    ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_3_   ; Clock10    ; 13.303    ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_4_   ; Clock10    ; 13.615    ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_5_   ; Clock10    ; 14.364    ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_6_   ; Clock10    ; 15.067    ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_7_   ; Clock10    ; 13.275    ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_8_   ; Clock10    ; 14.194    ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_9_   ; Clock10    ; 15.063    ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_10_  ; Clock10    ; 14.370    ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_11_  ; Clock10    ; 15.349    ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_12_  ; Clock10    ; 13.818    ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_13_  ; Clock10    ; 14.351    ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_14_  ; Clock10    ; 15.043    ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_15_  ; Clock10    ; 15.073    ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_16_  ; Clock10    ; 14.149    ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_17_  ; Clock10    ; 13.262    ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_18_  ; Clock10    ; 14.129    ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_19_  ; Clock10    ; 14.213    ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_20_  ; Clock10    ; 14.243    ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_21_  ; Clock10    ; 13.639    ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_22_  ; Clock10    ; 14.961    ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_23_  ; Clock10    ; 13.919    ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_24_  ; Clock10    ; 13.578    ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_25_  ; Clock10    ; 14.203    ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_26_  ; Clock10    ; 14.114    ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_27_  ; Clock10    ; 13.305    ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_28_  ; Clock10    ; 13.279    ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_29_  ; Clock10    ; 14.374    ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_30_  ; Clock10    ; 14.139    ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_31_  ; Clock10    ; 13.920    ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_0_       ; Clock10    ; 15.101    ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_1_       ; Clock10    ; 15.095    ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_2_       ; Clock10    ; 13.013    ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_3_       ; Clock10    ; 13.016    ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_4_       ; Clock10    ; 12.999    ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_5_       ; Clock10    ; 14.374    ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_6_       ; Clock10    ; 15.047    ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_7_       ; Clock10    ; 13.016    ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_8_       ; Clock10    ; 14.194    ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_9_       ; Clock10    ; 14.961    ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_10_      ; Clock10    ; 14.410    ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_11_      ; Clock10    ; 15.392    ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_12_      ; Clock10    ; 13.838    ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_13_      ; Clock10    ; 14.381    ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_14_      ; Clock10    ; 15.073    ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_15_      ; Clock10    ; 15.095    ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_16_      ; Clock10    ; 14.204    ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_17_      ; Clock10    ; 12.999    ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_18_      ; Clock10    ; 14.400    ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_19_      ; Clock10    ; 14.211    ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_20_      ; Clock10    ; 14.233    ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_21_      ; Clock10    ; 13.629    ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_22_      ; Clock10    ; 14.961    ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_23_      ; Clock10    ; 13.639    ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_24_      ; Clock10    ; 13.305    ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_25_      ; Clock10    ; 14.487    ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_26_      ; Clock10    ; 14.364    ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_27_      ; Clock10    ; 13.588    ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_28_      ; Clock10    ; 13.279    ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_29_      ; Clock10    ; 14.364    ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_30_      ; Clock10    ; 14.383    ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_31_      ; Clock10    ; 13.929    ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+----------------------------------+------------+-----------+-----------+------------+--------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                              ;
+----------------------------------+------------+-----------+-----------+------------+--------------------------------------+
; Data Port                        ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                      ;
+----------------------------------+------------+-----------+-----------+------------+--------------------------------------+
; pre_syn.bp.iomod_key_databus_0_  ; Clock10    ; 8.448     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_1_  ; Clock10    ; 8.442     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_2_  ; Clock10    ; 6.393     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_3_  ; Clock10    ; 6.650     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_4_  ; Clock10    ; 6.646     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_5_  ; Clock10    ; 7.761     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_6_  ; Clock10    ; 8.444     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_7_  ; Clock10    ; 6.682     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_8_  ; Clock10    ; 7.581     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_9_  ; Clock10    ; 8.478     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_10_ ; Clock10    ; 7.755     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_11_ ; Clock10    ; 8.761     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_12_ ; Clock10    ; 7.461     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_13_ ; Clock10    ; 7.501     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_14_ ; Clock10    ; 8.420     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_15_ ; Clock10    ; 8.440     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_16_ ; Clock10    ; 7.526     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_17_ ; Clock10    ; 6.649     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_18_ ; Clock10    ; 7.747     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_19_ ; Clock10    ; 7.588     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_20_ ; Clock10    ; 7.297     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_21_ ; Clock10    ; 6.670     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_22_ ; Clock10    ; 8.338     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_23_ ; Clock10    ; 6.390     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_24_ ; Clock10    ; 6.965     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_25_ ; Clock10    ; 7.854     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_26_ ; Clock10    ; 7.481     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_27_ ; Clock10    ; 6.935     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_28_ ; Clock10    ; 7.287     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_29_ ; Clock10    ; 7.195     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_30_ ; Clock10    ; 7.730     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_31_ ; Clock10    ; 7.297     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_0_   ; Clock10    ; 8.448     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_1_   ; Clock10    ; 8.424     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_2_   ; Clock10    ; 6.393     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_3_   ; Clock10    ; 6.680     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_4_   ; Clock10    ; 6.992     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_5_   ; Clock10    ; 7.741     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_6_   ; Clock10    ; 8.444     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_7_   ; Clock10    ; 6.652     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_8_   ; Clock10    ; 7.571     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_9_   ; Clock10    ; 8.440     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_10_  ; Clock10    ; 7.747     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_11_  ; Clock10    ; 8.726     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_12_  ; Clock10    ; 7.195     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_13_  ; Clock10    ; 7.728     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_14_  ; Clock10    ; 8.420     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_15_  ; Clock10    ; 8.450     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_16_  ; Clock10    ; 7.526     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_17_  ; Clock10    ; 6.639     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_18_  ; Clock10    ; 7.506     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_19_  ; Clock10    ; 7.590     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_20_  ; Clock10    ; 7.620     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_21_  ; Clock10    ; 7.016     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_22_  ; Clock10    ; 8.338     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_23_  ; Clock10    ; 7.296     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_24_  ; Clock10    ; 6.955     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_25_  ; Clock10    ; 7.580     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_26_  ; Clock10    ; 7.491     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_27_  ; Clock10    ; 6.682     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_28_  ; Clock10    ; 6.656     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_29_  ; Clock10    ; 7.751     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_30_  ; Clock10    ; 7.516     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_31_  ; Clock10    ; 7.297     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_0_       ; Clock10    ; 8.478     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_1_       ; Clock10    ; 8.472     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_2_       ; Clock10    ; 6.390     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_3_       ; Clock10    ; 6.393     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_4_       ; Clock10    ; 6.376     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_5_       ; Clock10    ; 7.751     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_6_       ; Clock10    ; 8.424     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_7_       ; Clock10    ; 6.393     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_8_       ; Clock10    ; 7.571     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_9_       ; Clock10    ; 8.338     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_10_      ; Clock10    ; 7.787     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_11_      ; Clock10    ; 8.769     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_12_      ; Clock10    ; 7.215     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_13_      ; Clock10    ; 7.758     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_14_      ; Clock10    ; 8.450     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_15_      ; Clock10    ; 8.472     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_16_      ; Clock10    ; 7.581     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_17_      ; Clock10    ; 6.376     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_18_      ; Clock10    ; 7.777     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_19_      ; Clock10    ; 7.588     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_20_      ; Clock10    ; 7.610     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_21_      ; Clock10    ; 7.006     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_22_      ; Clock10    ; 8.338     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_23_      ; Clock10    ; 7.016     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_24_      ; Clock10    ; 6.682     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_25_      ; Clock10    ; 7.864     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_26_      ; Clock10    ; 7.741     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_27_      ; Clock10    ; 6.965     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_28_      ; Clock10    ; 6.656     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_29_      ; Clock10    ; 7.741     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_30_      ; Clock10    ; 7.760     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_31_      ; Clock10    ; 7.306     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+----------------------------------+------------+-----------+-----------+------------+--------------------------------------+


+----------------------------------------------------------------+
; Fast Model Setup Summary                                       ;
+--------------------------------------+---------+---------------+
; Clock                                ; Slack   ; End Point TNS ;
+--------------------------------------+---------+---------------+
; Clock10                              ; 52.146  ; 0.000         ;
; PLL_inst|altpll_component|pll|clk[0] ; 194.005 ; 0.000         ;
+--------------------------------------+---------+---------------+


+---------------------------------------------------------------+
; Fast Model Hold Summary                                       ;
+--------------------------------------+--------+---------------+
; Clock                                ; Slack  ; End Point TNS ;
+--------------------------------------+--------+---------------+
; Clock10                              ; -2.271 ; -600.605      ;
; PLL_inst|altpll_component|pll|clk[0] ; 0.215  ; 0.000         ;
+--------------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                         ;
+--------------------------------------+---------+---------------+
; Clock                                ; Slack   ; End Point TNS ;
+--------------------------------------+---------+---------------+
; Clock10                              ; 47.620  ; 0.000         ;
; altera_reserved_tck                  ; 97.778  ; 0.000         ;
; PLL_inst|altpll_component|pll|clk[0] ; 247.873 ; 0.000         ;
+--------------------------------------+---------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Clock10'                                                                                                                                                                                                                                              ;
+--------+----------------------------------------------------------------------------------------------------------+--------------------------------------------------------+--------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                ; To Node                                                ; Launch Clock                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------+--------------------------------------------------------+--------------------------------------+-------------+--------------+------------+------------+
; 52.146 ; PLL_inst|altpll_component|pll|clk[0]                                                                     ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[384]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 50.000       ; 3.737      ; 1.623      ;
; 52.151 ; PLL_inst|altpll_component|pll|clk[0]                                                                     ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[384] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 50.000       ; 3.727      ; 1.608      ;
; 93.123 ; Processor:proc|Register:pc|dataOut[3]                                                                    ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[308]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.060      ; 8.969      ;
; 93.126 ; Processor:proc|Register:pc|dataOut[3]                                                                    ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[308] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.060      ; 8.966      ;
; 93.141 ; Processor:proc|Register:pc|dataOut[2]                                                                    ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[308]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.056      ; 8.947      ;
; 93.142 ; Processor:proc|Register:pc|dataOut[7]                                                                    ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[308]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.060      ; 8.950      ;
; 93.144 ; Processor:proc|Register:pc|dataOut[2]                                                                    ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[308] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.056      ; 8.944      ;
; 93.145 ; Processor:proc|Register:pc|dataOut[7]                                                                    ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[308] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.060      ; 8.947      ;
; 93.193 ; Processor:proc|Register:pc|dataOut[6]                                                                    ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[308]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.052      ; 8.891      ;
; 93.196 ; Processor:proc|Register:pc|dataOut[6]                                                                    ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[308] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.052      ; 8.888      ;
; 93.199 ; Processor:proc|Register:pc|dataOut[4]                                                                    ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[308]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.052      ; 8.885      ;
; 93.202 ; Processor:proc|Register:pc|dataOut[4]                                                                    ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[308] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.052      ; 8.882      ;
; 93.205 ; Processor:proc|Register:pc|dataOut[3]                                                                    ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[298] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.067      ; 8.894      ;
; 93.205 ; Processor:proc|Register:pc|dataOut[3]                                                                    ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[298]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.067      ; 8.894      ;
; 93.213 ; Processor:proc|Register:pc|dataOut[5]                                                                    ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[308]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.056      ; 8.875      ;
; 93.216 ; Processor:proc|Register:pc|dataOut[5]                                                                    ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[308] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.056      ; 8.872      ;
; 93.223 ; Processor:proc|Register:pc|dataOut[2]                                                                    ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[298] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.063      ; 8.872      ;
; 93.223 ; Processor:proc|Register:pc|dataOut[2]                                                                    ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[298]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.063      ; 8.872      ;
; 93.224 ; Processor:proc|Register:pc|dataOut[7]                                                                    ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[298] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.067      ; 8.875      ;
; 93.224 ; Processor:proc|Register:pc|dataOut[7]                                                                    ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[298]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.067      ; 8.875      ;
; 93.240 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~portb_address_reg0  ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[307]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 1.982      ; 8.774      ;
; 93.240 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~portb_address_reg1  ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[307]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 1.982      ; 8.774      ;
; 93.240 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~portb_address_reg2  ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[307]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 1.982      ; 8.774      ;
; 93.240 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~portb_address_reg3  ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[307]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 1.982      ; 8.774      ;
; 93.240 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~portb_address_reg4  ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[307]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 1.982      ; 8.774      ;
; 93.240 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~portb_address_reg5  ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[307]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 1.982      ; 8.774      ;
; 93.240 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~portb_address_reg6  ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[307]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 1.982      ; 8.774      ;
; 93.240 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~portb_address_reg7  ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[307]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 1.982      ; 8.774      ;
; 93.240 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~portb_address_reg8  ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[307]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 1.982      ; 8.774      ;
; 93.240 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~portb_address_reg9  ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[307]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 1.982      ; 8.774      ;
; 93.240 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~portb_address_reg10 ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[307]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 1.982      ; 8.774      ;
; 93.242 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~portb_address_reg0  ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[307] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 1.982      ; 8.772      ;
; 93.242 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~portb_address_reg1  ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[307] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 1.982      ; 8.772      ;
; 93.242 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~portb_address_reg2  ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[307] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 1.982      ; 8.772      ;
; 93.242 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~portb_address_reg3  ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[307] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 1.982      ; 8.772      ;
; 93.242 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~portb_address_reg4  ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[307] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 1.982      ; 8.772      ;
; 93.242 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~portb_address_reg5  ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[307] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 1.982      ; 8.772      ;
; 93.242 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~portb_address_reg6  ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[307] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 1.982      ; 8.772      ;
; 93.242 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~portb_address_reg7  ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[307] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 1.982      ; 8.772      ;
; 93.242 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~portb_address_reg8  ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[307] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 1.982      ; 8.772      ;
; 93.242 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~portb_address_reg9  ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[307] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 1.982      ; 8.772      ;
; 93.242 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~portb_address_reg10 ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[307] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 1.982      ; 8.772      ;
; 93.245 ; Processor:proc|Register:pc|dataOut[3]                                                                    ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[312] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.067      ; 8.854      ;
; 93.245 ; Processor:proc|Register:pc|dataOut[3]                                                                    ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[312]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.067      ; 8.854      ;
; 93.248 ; Processor:proc|Register:pc|dataOut[3]                                                                    ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[297] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.067      ; 8.851      ;
; 93.248 ; Processor:proc|Register:pc|dataOut[3]                                                                    ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[297]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.067      ; 8.851      ;
; 93.263 ; Processor:proc|Register:pc|dataOut[2]                                                                    ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[312] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.063      ; 8.832      ;
; 93.263 ; Processor:proc|Register:pc|dataOut[2]                                                                    ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[312]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.063      ; 8.832      ;
; 93.264 ; Processor:proc|Register:pc|dataOut[7]                                                                    ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[312] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.067      ; 8.835      ;
; 93.264 ; Processor:proc|Register:pc|dataOut[7]                                                                    ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[312]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.067      ; 8.835      ;
; 93.266 ; Processor:proc|Register:pc|dataOut[2]                                                                    ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[297] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.063      ; 8.829      ;
; 93.266 ; Processor:proc|Register:pc|dataOut[2]                                                                    ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[297]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.063      ; 8.829      ;
; 93.267 ; Processor:proc|Register:pc|dataOut[7]                                                                    ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[297] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.067      ; 8.832      ;
; 93.267 ; Processor:proc|Register:pc|dataOut[7]                                                                    ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[297]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.067      ; 8.832      ;
; 93.274 ; Processor:proc|Register:pc|dataOut[3]                                                                    ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[311] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.061      ; 8.819      ;
; 93.274 ; Processor:proc|Register:pc|dataOut[3]                                                                    ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[311]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.061      ; 8.819      ;
; 93.275 ; Processor:proc|Register:pc|dataOut[6]                                                                    ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[298] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.059      ; 8.816      ;
; 93.275 ; Processor:proc|Register:pc|dataOut[6]                                                                    ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[298]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.059      ; 8.816      ;
; 93.278 ; Processor:proc|Register:pc|dataOut[3]                                                                    ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[307]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.068      ; 8.822      ;
; 93.280 ; Processor:proc|Register:pc|dataOut[3]                                                                    ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[307] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.068      ; 8.820      ;
; 93.281 ; Processor:proc|Register:pc|dataOut[4]                                                                    ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[298] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.059      ; 8.810      ;
; 93.281 ; Processor:proc|Register:pc|dataOut[4]                                                                    ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[298]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.059      ; 8.810      ;
; 93.292 ; Processor:proc|Register:pc|dataOut[2]                                                                    ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[311] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.057      ; 8.797      ;
; 93.292 ; Processor:proc|Register:pc|dataOut[2]                                                                    ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[311]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.057      ; 8.797      ;
; 93.293 ; Processor:proc|Register:pc|dataOut[7]                                                                    ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[311] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.061      ; 8.800      ;
; 93.293 ; Processor:proc|Register:pc|dataOut[7]                                                                    ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[311]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.061      ; 8.800      ;
; 93.295 ; Processor:proc|Register:pc|dataOut[5]                                                                    ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[298] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.063      ; 8.800      ;
; 93.295 ; Processor:proc|Register:pc|dataOut[5]                                                                    ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[298]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.063      ; 8.800      ;
; 93.296 ; Processor:proc|Register:pc|dataOut[2]                                                                    ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[307]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.064      ; 8.800      ;
; 93.297 ; Processor:proc|Register:pc|dataOut[7]                                                                    ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[307]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.068      ; 8.803      ;
; 93.298 ; Processor:proc|Register:pc|dataOut[2]                                                                    ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[307] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.064      ; 8.798      ;
; 93.299 ; Processor:proc|Register:pc|dataOut[7]                                                                    ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[307] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.068      ; 8.801      ;
; 93.314 ; Processor:proc|Register:pc|dataOut[3]                                                                    ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[300]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.069      ; 8.787      ;
; 93.315 ; Processor:proc|Register:pc|dataOut[3]                                                                    ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[300] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.069      ; 8.786      ;
; 93.315 ; Processor:proc|Register:pc|dataOut[6]                                                                    ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[312] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.059      ; 8.776      ;
; 93.315 ; Processor:proc|Register:pc|dataOut[6]                                                                    ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[312]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.059      ; 8.776      ;
; 93.318 ; Processor:proc|Register:pc|dataOut[6]                                                                    ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[297] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.059      ; 8.773      ;
; 93.318 ; Processor:proc|Register:pc|dataOut[6]                                                                    ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[297]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.059      ; 8.773      ;
; 93.321 ; Processor:proc|Register:pc|dataOut[4]                                                                    ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[312] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.059      ; 8.770      ;
; 93.321 ; Processor:proc|Register:pc|dataOut[4]                                                                    ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[312]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.059      ; 8.770      ;
; 93.323 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a4~portb_address_reg0  ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[307]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 1.982      ; 8.691      ;
; 93.323 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a4~portb_address_reg1  ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[307]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 1.982      ; 8.691      ;
; 93.323 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a4~portb_address_reg2  ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[307]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 1.982      ; 8.691      ;
; 93.323 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a4~portb_address_reg3  ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[307]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 1.982      ; 8.691      ;
; 93.323 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a4~portb_address_reg4  ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[307]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 1.982      ; 8.691      ;
; 93.323 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a4~portb_address_reg5  ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[307]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 1.982      ; 8.691      ;
; 93.323 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a4~portb_address_reg6  ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[307]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 1.982      ; 8.691      ;
; 93.323 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a4~portb_address_reg7  ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[307]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 1.982      ; 8.691      ;
; 93.323 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a4~portb_address_reg8  ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[307]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 1.982      ; 8.691      ;
; 93.323 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a4~portb_address_reg9  ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[307]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 1.982      ; 8.691      ;
; 93.323 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a4~portb_address_reg10 ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[307]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 1.982      ; 8.691      ;
; 93.324 ; Processor:proc|Register:pc|dataOut[4]                                                                    ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[297] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.059      ; 8.767      ;
; 93.324 ; Processor:proc|Register:pc|dataOut[4]                                                                    ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[297]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 2.059      ; 8.767      ;
; 93.325 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a4~portb_address_reg0  ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[307] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 1.982      ; 8.689      ;
; 93.325 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a4~portb_address_reg1  ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[307] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 1.982      ; 8.689      ;
; 93.325 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a4~portb_address_reg2  ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[307] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 1.982      ; 8.689      ;
; 93.325 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a4~portb_address_reg3  ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[307] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 1.982      ; 8.689      ;
; 93.325 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a4~portb_address_reg4  ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[307] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 1.982      ; 8.689      ;
; 93.325 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a4~portb_address_reg5  ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[307] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 1.982      ; 8.689      ;
; 93.325 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a4~portb_address_reg6  ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[307] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 1.982      ; 8.689      ;
+--------+----------------------------------------------------------------------------------------------------------+--------------------------------------------------------+--------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'PLL_inst|altpll_component|pll|clk[0]'                                                                                            ;
+---------+-----------+--------------------------------+--------------+--------------------------------------+--------------+------------+------------+
; Slack   ; From Node ; To Node                        ; Launch Clock ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------+--------------------------------+--------------+--------------------------------------+--------------+------------+------------+
; 194.005 ; SW[7]     ; IO_SW:iomod_sw|data_sctrl[2]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.270     ; 5.757      ;
; 194.087 ; SW[2]     ; IO_SW:iomod_sw|data_sctrl[2]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.270     ; 5.675      ;
; 194.120 ; SW[4]     ; IO_SW:iomod_sw|data_sctrl[2]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.270     ; 5.642      ;
; 194.168 ; SW[5]     ; IO_SW:iomod_sw|data_sctrl[2]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.270     ; 5.594      ;
; 194.170 ; SW[1]     ; IO_SW:iomod_sw|data_sctrl[2]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.270     ; 5.592      ;
; 194.175 ; SW[8]     ; IO_SW:iomod_sw|data_sctrl[2]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.270     ; 5.587      ;
; 194.211 ; SW[3]     ; IO_SW:iomod_sw|data_sctrl[2]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.270     ; 5.551      ;
; 194.224 ; SW[6]     ; IO_SW:iomod_sw|data_sctrl[2]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.270     ; 5.538      ;
; 194.309 ; SW[7]     ; IO_SW:iomod_sw|data_sdata[9]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.269     ; 5.454      ;
; 194.309 ; SW[7]     ; IO_SW:iomod_sw|data_sdata[2]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.269     ; 5.454      ;
; 194.309 ; SW[7]     ; IO_SW:iomod_sw|data_sdata[1]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.269     ; 5.454      ;
; 194.309 ; SW[7]     ; IO_SW:iomod_sw|data_sdata[6]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.269     ; 5.454      ;
; 194.309 ; SW[7]     ; IO_SW:iomod_sw|data_sdata[5]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.269     ; 5.454      ;
; 194.309 ; SW[7]     ; IO_SW:iomod_sw|data_sdata[8]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.269     ; 5.454      ;
; 194.309 ; SW[7]     ; IO_SW:iomod_sw|data_sdata[7]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.269     ; 5.454      ;
; 194.309 ; SW[7]     ; IO_SW:iomod_sw|data_sdata[3]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.269     ; 5.454      ;
; 194.309 ; SW[7]     ; IO_SW:iomod_sw|data_sdata[4]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.269     ; 5.454      ;
; 194.333 ; SW[7]     ; IO_SW:iomod_sw|data_sctrl[0]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.269     ; 5.430      ;
; 194.391 ; SW[2]     ; IO_SW:iomod_sw|data_sdata[9]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.269     ; 5.372      ;
; 194.391 ; SW[2]     ; IO_SW:iomod_sw|data_sdata[2]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.269     ; 5.372      ;
; 194.391 ; SW[2]     ; IO_SW:iomod_sw|data_sdata[1]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.269     ; 5.372      ;
; 194.391 ; SW[2]     ; IO_SW:iomod_sw|data_sdata[6]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.269     ; 5.372      ;
; 194.391 ; SW[2]     ; IO_SW:iomod_sw|data_sdata[5]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.269     ; 5.372      ;
; 194.391 ; SW[2]     ; IO_SW:iomod_sw|data_sdata[8]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.269     ; 5.372      ;
; 194.391 ; SW[2]     ; IO_SW:iomod_sw|data_sdata[7]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.269     ; 5.372      ;
; 194.391 ; SW[2]     ; IO_SW:iomod_sw|data_sdata[3]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.269     ; 5.372      ;
; 194.391 ; SW[2]     ; IO_SW:iomod_sw|data_sdata[4]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.269     ; 5.372      ;
; 194.415 ; SW[2]     ; IO_SW:iomod_sw|data_sctrl[0]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.269     ; 5.348      ;
; 194.424 ; SW[4]     ; IO_SW:iomod_sw|data_sdata[9]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.269     ; 5.339      ;
; 194.424 ; SW[4]     ; IO_SW:iomod_sw|data_sdata[2]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.269     ; 5.339      ;
; 194.424 ; SW[4]     ; IO_SW:iomod_sw|data_sdata[1]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.269     ; 5.339      ;
; 194.424 ; SW[4]     ; IO_SW:iomod_sw|data_sdata[6]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.269     ; 5.339      ;
; 194.424 ; SW[4]     ; IO_SW:iomod_sw|data_sdata[5]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.269     ; 5.339      ;
; 194.424 ; SW[4]     ; IO_SW:iomod_sw|data_sdata[8]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.269     ; 5.339      ;
; 194.424 ; SW[4]     ; IO_SW:iomod_sw|data_sdata[7]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.269     ; 5.339      ;
; 194.424 ; SW[4]     ; IO_SW:iomod_sw|data_sdata[3]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.269     ; 5.339      ;
; 194.424 ; SW[4]     ; IO_SW:iomod_sw|data_sdata[4]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.269     ; 5.339      ;
; 194.448 ; SW[4]     ; IO_SW:iomod_sw|data_sctrl[0]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.269     ; 5.315      ;
; 194.472 ; SW[5]     ; IO_SW:iomod_sw|data_sdata[9]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.269     ; 5.291      ;
; 194.472 ; SW[5]     ; IO_SW:iomod_sw|data_sdata[2]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.269     ; 5.291      ;
; 194.472 ; SW[5]     ; IO_SW:iomod_sw|data_sdata[1]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.269     ; 5.291      ;
; 194.472 ; SW[5]     ; IO_SW:iomod_sw|data_sdata[6]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.269     ; 5.291      ;
; 194.472 ; SW[5]     ; IO_SW:iomod_sw|data_sdata[5]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.269     ; 5.291      ;
; 194.472 ; SW[5]     ; IO_SW:iomod_sw|data_sdata[8]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.269     ; 5.291      ;
; 194.472 ; SW[5]     ; IO_SW:iomod_sw|data_sdata[7]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.269     ; 5.291      ;
; 194.472 ; SW[5]     ; IO_SW:iomod_sw|data_sdata[3]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.269     ; 5.291      ;
; 194.472 ; SW[5]     ; IO_SW:iomod_sw|data_sdata[4]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.269     ; 5.291      ;
; 194.474 ; SW[1]     ; IO_SW:iomod_sw|data_sdata[9]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.269     ; 5.289      ;
; 194.474 ; SW[1]     ; IO_SW:iomod_sw|data_sdata[2]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.269     ; 5.289      ;
; 194.474 ; SW[1]     ; IO_SW:iomod_sw|data_sdata[1]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.269     ; 5.289      ;
; 194.474 ; SW[1]     ; IO_SW:iomod_sw|data_sdata[6]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.269     ; 5.289      ;
; 194.474 ; SW[1]     ; IO_SW:iomod_sw|data_sdata[5]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.269     ; 5.289      ;
; 194.474 ; SW[1]     ; IO_SW:iomod_sw|data_sdata[8]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.269     ; 5.289      ;
; 194.474 ; SW[1]     ; IO_SW:iomod_sw|data_sdata[7]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.269     ; 5.289      ;
; 194.474 ; SW[1]     ; IO_SW:iomod_sw|data_sdata[3]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.269     ; 5.289      ;
; 194.474 ; SW[1]     ; IO_SW:iomod_sw|data_sdata[4]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.269     ; 5.289      ;
; 194.479 ; SW[8]     ; IO_SW:iomod_sw|data_sdata[9]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.269     ; 5.284      ;
; 194.479 ; SW[8]     ; IO_SW:iomod_sw|data_sdata[2]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.269     ; 5.284      ;
; 194.479 ; SW[8]     ; IO_SW:iomod_sw|data_sdata[1]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.269     ; 5.284      ;
; 194.479 ; SW[8]     ; IO_SW:iomod_sw|data_sdata[6]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.269     ; 5.284      ;
; 194.479 ; SW[8]     ; IO_SW:iomod_sw|data_sdata[5]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.269     ; 5.284      ;
; 194.479 ; SW[8]     ; IO_SW:iomod_sw|data_sdata[8]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.269     ; 5.284      ;
; 194.479 ; SW[8]     ; IO_SW:iomod_sw|data_sdata[7]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.269     ; 5.284      ;
; 194.479 ; SW[8]     ; IO_SW:iomod_sw|data_sdata[3]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.269     ; 5.284      ;
; 194.479 ; SW[8]     ; IO_SW:iomod_sw|data_sdata[4]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.269     ; 5.284      ;
; 194.496 ; SW[5]     ; IO_SW:iomod_sw|data_sctrl[0]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.269     ; 5.267      ;
; 194.498 ; SW[1]     ; IO_SW:iomod_sw|data_sctrl[0]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.269     ; 5.265      ;
; 194.503 ; SW[8]     ; IO_SW:iomod_sw|data_sctrl[0]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.269     ; 5.260      ;
; 194.515 ; SW[3]     ; IO_SW:iomod_sw|data_sdata[9]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.269     ; 5.248      ;
; 194.515 ; SW[3]     ; IO_SW:iomod_sw|data_sdata[2]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.269     ; 5.248      ;
; 194.515 ; SW[3]     ; IO_SW:iomod_sw|data_sdata[1]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.269     ; 5.248      ;
; 194.515 ; SW[3]     ; IO_SW:iomod_sw|data_sdata[6]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.269     ; 5.248      ;
; 194.515 ; SW[3]     ; IO_SW:iomod_sw|data_sdata[5]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.269     ; 5.248      ;
; 194.515 ; SW[3]     ; IO_SW:iomod_sw|data_sdata[8]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.269     ; 5.248      ;
; 194.515 ; SW[3]     ; IO_SW:iomod_sw|data_sdata[7]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.269     ; 5.248      ;
; 194.515 ; SW[3]     ; IO_SW:iomod_sw|data_sdata[3]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.269     ; 5.248      ;
; 194.515 ; SW[3]     ; IO_SW:iomod_sw|data_sdata[4]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.269     ; 5.248      ;
; 194.528 ; SW[6]     ; IO_SW:iomod_sw|data_sdata[9]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.269     ; 5.235      ;
; 194.528 ; SW[6]     ; IO_SW:iomod_sw|data_sdata[2]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.269     ; 5.235      ;
; 194.528 ; SW[6]     ; IO_SW:iomod_sw|data_sdata[1]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.269     ; 5.235      ;
; 194.528 ; SW[6]     ; IO_SW:iomod_sw|data_sdata[6]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.269     ; 5.235      ;
; 194.528 ; SW[6]     ; IO_SW:iomod_sw|data_sdata[5]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.269     ; 5.235      ;
; 194.528 ; SW[6]     ; IO_SW:iomod_sw|data_sdata[8]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.269     ; 5.235      ;
; 194.528 ; SW[6]     ; IO_SW:iomod_sw|data_sdata[7]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.269     ; 5.235      ;
; 194.528 ; SW[6]     ; IO_SW:iomod_sw|data_sdata[3]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.269     ; 5.235      ;
; 194.528 ; SW[6]     ; IO_SW:iomod_sw|data_sdata[4]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.269     ; 5.235      ;
; 194.539 ; SW[3]     ; IO_SW:iomod_sw|data_sctrl[0]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.269     ; 5.224      ;
; 194.552 ; SW[6]     ; IO_SW:iomod_sw|data_sctrl[0]   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.269     ; 5.211      ;
; 194.687 ; KEY[0]    ; IO_KEY:iomod_key|data_kctrl[2] ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.270     ; 5.075      ;
; 194.692 ; KEY[1]    ; IO_KEY:iomod_key|data_kctrl[2] ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.270     ; 5.070      ;
; 194.717 ; KEY[3]    ; IO_KEY:iomod_key|data_kctrl[2] ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.270     ; 5.045      ;
; 194.758 ; KEY[2]    ; IO_KEY:iomod_key|data_kctrl[2] ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.270     ; 5.004      ;
; 194.992 ; KEY[0]    ; IO_KEY:iomod_key|data_kctrl[0] ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.270     ; 4.770      ;
; 194.997 ; KEY[1]    ; IO_KEY:iomod_key|data_kctrl[0] ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.270     ; 4.765      ;
; 195.022 ; KEY[3]    ; IO_KEY:iomod_key|data_kctrl[0] ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.270     ; 4.740      ;
; 195.063 ; KEY[0]    ; IO_KEY:iomod_key|data_kdata[0] ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.270     ; 4.699      ;
; 195.063 ; KEY[0]    ; IO_KEY:iomod_key|data_kdata[1] ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.270     ; 4.699      ;
; 195.063 ; KEY[0]    ; IO_KEY:iomod_key|data_kdata[2] ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.270     ; 4.699      ;
; 195.063 ; KEY[0]    ; IO_KEY:iomod_key|data_kdata[3] ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.270     ; 4.699      ;
; 195.063 ; KEY[2]    ; IO_KEY:iomod_key|data_kctrl[0] ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.270     ; 4.699      ;
+---------+-----------+--------------------------------+--------------+--------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Clock10'                                                                                                                                                                                                                ;
+--------+---------------------------------------------------------------------------+--------------------------------------------------------+--------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                 ; To Node                                                ; Launch Clock                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------+--------------------------------------------------------+--------------------------------------+-------------+--------------+------------+------------+
; -2.271 ; PLL_inst|altpll_component|pll|clk[0]                                      ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[384] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 3.727      ; 1.608      ;
; -2.266 ; PLL_inst|altpll_component|pll|clk[0]                                      ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[384]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 3.737      ; 1.623      ;
; -1.816 ; IO_SW:iomod_sw|cnt_deb[11]                                                ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[162]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.058      ; 0.394      ;
; -1.815 ; IO_SW:iomod_sw|cnt_deb[12]                                                ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[163]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.058      ; 0.395      ;
; -1.814 ; IO_SW:iomod_sw|cnt_deb[11]                                                ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[162] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.058      ; 0.396      ;
; -1.813 ; IO_SW:iomod_sw|cnt_deb[12]                                                ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[163] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.058      ; 0.397      ;
; -1.811 ; IO_SW:iomod_sw|cnt_deb[15]                                                ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[166] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.058      ; 0.399      ;
; -1.809 ; IO_SW:iomod_sw|cnt_deb[15]                                                ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[166]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.058      ; 0.401      ;
; -1.750 ; IO_SW:iomod_sw|cnt_deb[23]                                                ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[175]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.058      ; 0.460      ;
; -1.739 ; IO_SW:iomod_sw|cnt_deb[4]                                                 ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[186] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.057      ; 0.470      ;
; -1.737 ; IO_SW:iomod_sw|cnt_deb[24]                                                ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[176]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.058      ; 0.473      ;
; -1.732 ; Processor:proc|Register:pc|dataOut[27]                                    ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[339]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.058      ; 0.478      ;
; -1.730 ; Processor:proc|Register:pc|dataOut[28]                                    ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[340]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.058      ; 0.480      ;
; -1.729 ; IO_SW:iomod_sw|cnt_deb[14]                                                ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[165]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.058      ; 0.481      ;
; -1.728 ; IO_SW:iomod_sw|cnt_deb[14]                                                ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[165] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.058      ; 0.482      ;
; -1.726 ; IO_SW:iomod_sw|cnt_deb[5]                                                 ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[187]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.058      ; 0.484      ;
; -1.725 ; Processor:proc|Register:pc|dataOut[28]                                    ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[340] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.058      ; 0.485      ;
; -1.724 ; IO_SW:iomod_sw|cnt_deb[5]                                                 ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[187] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.058      ; 0.486      ;
; -1.653 ; IO_SW:iomod_sw|cnt_deb[7]                                                 ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[189]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.058      ; 0.557      ;
; -1.651 ; IO_SW:iomod_sw|cnt_deb[3]                                                 ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[185] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.057      ; 0.558      ;
; -1.642 ; Processor:proc|Register:pc|dataOut[30]                                    ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[343]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.057      ; 0.567      ;
; -1.636 ; IO_SW:iomod_sw|cnt_deb[25]                                                ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[177] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.057      ; 0.573      ;
; -1.636 ; IO_SW:iomod_sw|cnt_deb[6]                                                 ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[188]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.059      ; 0.575      ;
; -1.636 ; IO_SW:iomod_sw|cnt_deb[3]                                                 ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[185]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.059      ; 0.575      ;
; -1.631 ; IO_SW:iomod_sw|cnt_deb[6]                                                 ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[188] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.056      ; 0.577      ;
; -1.630 ; IO_SW:iomod_sw|cnt_deb[7]                                                 ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[189] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.055      ; 0.577      ;
; -1.630 ; IO_SW:iomod_sw|cnt_deb[24]                                                ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[176] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.057      ; 0.579      ;
; -1.629 ; IO_SW:iomod_sw|cnt_deb[1]                                                 ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[171] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.056      ; 0.579      ;
; -1.629 ; IO_KEY:iomod_key|data_kctrl[0]                                            ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[32]  ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.057      ; 0.580      ;
; -1.627 ; IO_KEY:iomod_key|data_kctrl[0]                                            ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[32]     ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.057      ; 0.582      ;
; -1.623 ; IO_KEY:iomod_key|data_kdata[2]                                            ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[86]     ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.056      ; 0.585      ;
; -1.623 ; IO_SW:iomod_sw|cnt_deb[8]                                                 ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[190]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.056      ; 0.585      ;
; -1.622 ; IO_SW:iomod_sw|cnt_deb[8]                                                 ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[190] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.056      ; 0.586      ;
; -1.622 ; IO_KEY:iomod_key|data_kdata[2]                                            ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[86]  ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.056      ; 0.586      ;
; -1.621 ; IO_SW:iomod_sw|cnt_deb[4]                                                 ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[186]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.059      ; 0.590      ;
; -1.616 ; IO_SW:iomod_sw|cnt_deb[23]                                                ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[175] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.057      ; 0.593      ;
; -1.613 ; IO_SW:iomod_sw|cnt_deb[29]                                                ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[181] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.063      ; 0.602      ;
; -1.613 ; IO_SW:iomod_sw|cnt_deb[9]                                                 ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[191] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.056      ; 0.595      ;
; -1.613 ; IO_SW:iomod_sw|cnt_deb[9]                                                 ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[191]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.056      ; 0.595      ;
; -1.610 ; IO_SW:iomod_sw|cnt_deb[2]                                                 ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[182] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.063      ; 0.605      ;
; -1.610 ; IO_SW:iomod_sw|cnt_deb[30]                                                ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[183] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.064      ; 0.606      ;
; -1.610 ; IO_SW:iomod_sw|cnt_deb[30]                                                ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[183]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.064      ; 0.606      ;
; -1.610 ; IO_SW:iomod_sw|cnt_deb[29]                                                ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[181]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.063      ; 0.605      ;
; -1.609 ; IO_SW:iomod_sw|cnt_deb[2]                                                 ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[182]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.063      ; 0.606      ;
; -1.601 ; IO_SW:iomod_sw|cnt_deb[0]                                                 ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[160] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.070      ; 0.621      ;
; -1.599 ; IO_SW:iomod_sw|cnt_deb[25]                                                ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[177]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.061      ; 0.614      ;
; -1.596 ; IO_SW:iomod_sw|cnt_deb[0]                                                 ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[160]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.070      ; 0.626      ;
; -1.595 ; IO_SW:iomod_sw|cnt_deb[13]                                                ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[164] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.069      ; 0.626      ;
; -1.595 ; IO_SW:iomod_sw|cnt_deb[27]                                                ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[179]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.069      ; 0.626      ;
; -1.591 ; IO_SW:iomod_sw|cnt_deb[16]                                                ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[167]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.061      ; 0.622      ;
; -1.589 ; Processor:proc|Register:pc|dataOut[15]                                    ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[326] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.063      ; 0.626      ;
; -1.589 ; IO_SW:iomod_sw|cnt_deb[10]                                                ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[161] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.064      ; 0.627      ;
; -1.587 ; IO_SW:iomod_sw|cnt_deb[16]                                                ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[167] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.061      ; 0.626      ;
; -1.582 ; IO_SW:iomod_sw|cnt_deb[13]                                                ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[164]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.070      ; 0.640      ;
; -1.572 ; Processor:proc|PipelineRegister:stage2pipe|Register:aluOutReg|dataOut[28] ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[20]  ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.053      ; 0.633      ;
; -1.567 ; Processor:proc|PipelineRegister:stage2pipe|Register:aluOutReg|dataOut[20] ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[140] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.052      ; 0.637      ;
; -1.540 ; IO_SW:iomod_sw|cnt_deb[20]                                                ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[172]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.056      ; 0.668      ;
; -1.537 ; IO_SW:iomod_sw|cnt_deb[20]                                                ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[172] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.056      ; 0.671      ;
; -1.525 ; IO_SW:iomod_sw|cnt_deb[28]                                                ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[180] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.064      ; 0.691      ;
; -1.525 ; IO_SW:iomod_sw|cnt_deb[28]                                                ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[180]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.064      ; 0.691      ;
; -1.523 ; Processor:proc|PipelineRegister:stage2pipe|Register:aluOutReg|dataOut[30] ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[151] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.054      ; 0.683      ;
; -1.519 ; IO_SW:iomod_sw|cnt_deb[27]                                                ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[179] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.069      ; 0.702      ;
; -1.519 ; IO_SW:iomod_sw|cnt_deb[26]                                                ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[178] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.069      ; 0.702      ;
; -1.515 ; IO_SW:iomod_sw|cnt_deb[21]                                                ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[173] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.062      ; 0.699      ;
; -1.513 ; IO_SW:iomod_sw|cnt_deb[21]                                                ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[173]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.062      ; 0.701      ;
; -1.512 ; IO_SW:iomod_sw|cnt_deb[10]                                                ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[161]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.061      ; 0.701      ;
; -1.511 ; Processor:proc|PipelineRegister:stage2pipe|Register:aluOutReg|dataOut[9]  ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[159] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.060      ; 0.701      ;
; -1.509 ; IO_KEY:iomod_key|data_kdata[3]                                            ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[89]  ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.064      ; 0.707      ;
; -1.509 ; Processor:proc|PipelineRegister:stage2pipe|Register:aluOutReg|dataOut[8]  ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[158] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.060      ; 0.703      ;
; -1.508 ; IO_KEY:iomod_key|data_kctrl[2]                                            ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[54]  ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.051      ; 0.695      ;
; -1.508 ; Processor:proc|Register:pc|dataOut[15]                                    ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[326]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.062      ; 0.706      ;
; -1.506 ; IO_KEY:iomod_key|data_kctrl[2]                                            ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[54]     ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.051      ; 0.697      ;
; -1.505 ; Processor:proc|Register:pc|dataOut[25]                                    ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[337]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.054      ; 0.701      ;
; -1.503 ; Processor:proc|Register:pc|dataOut[25]                                    ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[337] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.054      ; 0.703      ;
; -1.503 ; IO_KEY:iomod_key|data_kdata[3]                                            ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[89]     ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.051      ; 0.700      ;
; -1.501 ; IO_KEY:iomod_key|data_kdata[1]                                            ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[75]     ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.052      ; 0.703      ;
; -1.501 ; Processor:proc|Register:pc|dataOut[14]                                    ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[325]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.063      ; 0.714      ;
; -1.500 ; Processor:proc|Register:pc|dataOut[9]                                     ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[351]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.054      ; 0.706      ;
; -1.499 ; IO_KEY:iomod_key|data_kdata[1]                                            ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[75]  ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.052      ; 0.705      ;
; -1.499 ; IO_SW:iomod_sw|cnt_deb[22]                                                ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[174]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.060      ; 0.713      ;
; -1.498 ; Processor:proc|Register:pc|dataOut[14]                                    ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[325] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.063      ; 0.717      ;
; -1.491 ; IO_SW:iomod_sw|cnt_deb[1]                                                 ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[171]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.060      ; 0.721      ;
; -1.491 ; IO_SW:iomod_sw|cnt_deb[17]                                                ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[168]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.054      ; 0.715      ;
; -1.490 ; IO_SW:iomod_sw|cnt_deb[19]                                                ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[170] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.060      ; 0.722      ;
; -1.490 ; IO_SW:iomod_sw|cnt_deb[19]                                                ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[170]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.063      ; 0.725      ;
; -1.475 ; Processor:proc|Register:pc|dataOut[17]                                    ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[328] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.062      ; 0.739      ;
; -1.474 ; IO_SW:iomod_sw|cnt_deb[26]                                                ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[178]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.072      ; 0.750      ;
; -1.474 ; Processor:proc|Register:pc|dataOut[17]                                    ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[328]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.062      ; 0.740      ;
; -1.469 ; IO_SW:iomod_sw|cnt_deb[17]                                                ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[168] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.059      ; 0.742      ;
; -1.464 ; Processor:proc|Register:pc|dataOut[31]                                    ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[344] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.048      ; 0.736      ;
; -1.464 ; Processor:proc|Register:pc|dataOut[31]                                    ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[344]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.048      ; 0.736      ;
; -1.459 ; Processor:proc|Register:pc|dataOut[1]                                     ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[331] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.041      ; 0.734      ;
; -1.459 ; Processor:proc|Register:pc|dataOut[3]                                     ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[345]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.067      ; 0.760      ;
; -1.458 ; Processor:proc|Register:pc|dataOut[29]                                    ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[341] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.039      ; 0.733      ;
; -1.458 ; Processor:proc|Register:pc|dataOut[1]                                     ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[331]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.041      ; 0.735      ;
; -1.457 ; Processor:proc|Register:pc|dataOut[29]                                    ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[341]    ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.039      ; 0.734      ;
; -1.456 ; Processor:proc|Register:pc|dataOut[3]                                     ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[345] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.067      ; 0.763      ;
; -1.454 ; Processor:proc|PipelineRegister:stage2pipe|Register:aluOutReg|dataOut[19] ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[138] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.056      ; 0.754      ;
; -1.452 ; Processor:proc|PipelineRegister:stage2pipe|Register:aluOutReg|dataOut[29] ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[21]  ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.052      ; 0.752      ;
; -1.451 ; Processor:proc|Register:pc|dataOut[2]                                     ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[342] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 2.058      ; 0.759      ;
+--------+---------------------------------------------------------------------------+--------------------------------------------------------+--------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'PLL_inst|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                ;
+-------+--------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                ; To Node                                                                      ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 0.215 ; Processor:proc|Register:pc|dataOut[1]                                    ; Processor:proc|Register:pc|dataOut[1]                                        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; IO_KEY:iomod_key|data_kctrl[0]                                           ; IO_KEY:iomod_key|data_kctrl[0]                                               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; IO_SW:iomod_sw|data_sctrl[2]                                             ; IO_SW:iomod_sw|data_sctrl[2]                                                 ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Processor:proc|Register:pc|dataOut[0]                                    ; Processor:proc|Register:pc|dataOut[0]                                        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.243 ; IO_TIMER:iomod_timer|count[31]                                           ; IO_TIMER:iomod_timer|count[31]                                               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.395      ;
; 0.246 ; IO_TIMER:iomod_timer|tcnt_val[31]                                        ; IO_TIMER:iomod_timer|tcnt_val[31]                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.398      ;
; 0.247 ; IO_KEY:iomod_key|data_kctrl[0]                                           ; IO_KEY:iomod_key|data_kctrl[2]                                               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.399      ;
; 0.353 ; IO_TIMER:iomod_timer|count[0]                                            ; IO_TIMER:iomod_timer|count[0]                                                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.505      ;
; 0.355 ; IO_TIMER:iomod_timer|count[16]                                           ; IO_TIMER:iomod_timer|count[16]                                               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.507      ;
; 0.355 ; IO_TIMER:iomod_timer|tcnt_val[0]                                         ; IO_TIMER:iomod_timer|tcnt_val[0]                                             ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.507      ;
; 0.357 ; IO_TIMER:iomod_timer|count[1]                                            ; IO_TIMER:iomod_timer|count[1]                                                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.509      ;
; 0.358 ; IO_TIMER:iomod_timer|count[2]                                            ; IO_TIMER:iomod_timer|count[2]                                                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; IO_TIMER:iomod_timer|tcnt_val[16]                                        ; IO_TIMER:iomod_timer|tcnt_val[16]                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; IO_TIMER:iomod_timer|count[17]                                           ; IO_TIMER:iomod_timer|count[17]                                               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; IO_TIMER:iomod_timer|tcnt_val[1]                                         ; IO_TIMER:iomod_timer|tcnt_val[1]                                             ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; IO_TIMER:iomod_timer|count[9]                                            ; IO_TIMER:iomod_timer|count[9]                                                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; IO_TIMER:iomod_timer|count[11]                                           ; IO_TIMER:iomod_timer|count[11]                                               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; IO_TIMER:iomod_timer|count[18]                                           ; IO_TIMER:iomod_timer|count[18]                                               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; IO_TIMER:iomod_timer|count[25]                                           ; IO_TIMER:iomod_timer|count[25]                                               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; IO_TIMER:iomod_timer|count[27]                                           ; IO_TIMER:iomod_timer|count[27]                                               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; IO_TIMER:iomod_timer|tcnt_val[9]                                         ; IO_TIMER:iomod_timer|tcnt_val[9]                                             ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; IO_TIMER:iomod_timer|tcnt_val[11]                                        ; IO_TIMER:iomod_timer|tcnt_val[11]                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; IO_TIMER:iomod_timer|tcnt_val[18]                                        ; IO_TIMER:iomod_timer|tcnt_val[18]                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; IO_TIMER:iomod_timer|tcnt_val[27]                                        ; IO_TIMER:iomod_timer|tcnt_val[27]                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; IO_TIMER:iomod_timer|tcnt_val[25]                                        ; IO_TIMER:iomod_timer|tcnt_val[25]                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; IO_TIMER:iomod_timer|count[4]                                            ; IO_TIMER:iomod_timer|count[4]                                                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; IO_TIMER:iomod_timer|count[7]                                            ; IO_TIMER:iomod_timer|count[7]                                                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; IO_TIMER:iomod_timer|count[13]                                           ; IO_TIMER:iomod_timer|count[13]                                               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; IO_TIMER:iomod_timer|count[14]                                           ; IO_TIMER:iomod_timer|count[14]                                               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; IO_TIMER:iomod_timer|count[15]                                           ; IO_TIMER:iomod_timer|count[15]                                               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; IO_TIMER:iomod_timer|count[20]                                           ; IO_TIMER:iomod_timer|count[20]                                               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; IO_TIMER:iomod_timer|count[23]                                           ; IO_TIMER:iomod_timer|count[23]                                               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; IO_TIMER:iomod_timer|count[29]                                           ; IO_TIMER:iomod_timer|count[29]                                               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; IO_TIMER:iomod_timer|count[30]                                           ; IO_TIMER:iomod_timer|count[30]                                               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; IO_TIMER:iomod_timer|tcnt_val[13]                                        ; IO_TIMER:iomod_timer|tcnt_val[13]                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; IO_TIMER:iomod_timer|tcnt_val[15]                                        ; IO_TIMER:iomod_timer|tcnt_val[15]                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; IO_TIMER:iomod_timer|tcnt_val[23]                                        ; IO_TIMER:iomod_timer|tcnt_val[23]                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; IO_TIMER:iomod_timer|tcnt_val[29]                                        ; IO_TIMER:iomod_timer|tcnt_val[29]                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; IO_TIMER:iomod_timer|tcnt_val[20]                                        ; IO_TIMER:iomod_timer|tcnt_val[20]                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; IO_TIMER:iomod_timer|tcnt_val[4]                                         ; IO_TIMER:iomod_timer|tcnt_val[4]                                             ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; IO_TIMER:iomod_timer|tcnt_val[30]                                        ; IO_TIMER:iomod_timer|tcnt_val[30]                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; IO_TIMER:iomod_timer|tcnt_val[17]                                        ; IO_TIMER:iomod_timer|tcnt_val[17]                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; IO_TIMER:iomod_timer|tcnt_val[2]                                         ; IO_TIMER:iomod_timer|tcnt_val[2]                                             ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; IO_TIMER:iomod_timer|tcnt_val[7]                                         ; IO_TIMER:iomod_timer|tcnt_val[7]                                             ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; IO_TIMER:iomod_timer|tcnt_val[14]                                        ; IO_TIMER:iomod_timer|tcnt_val[14]                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.516      ;
; 0.369 ; IO_TIMER:iomod_timer|count[3]                                            ; IO_TIMER:iomod_timer|count[3]                                                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; Processor:proc|PipelineRegister:stage2pipe|Register:aluOutReg|dataOut[2] ; IO_SW:iomod_sw|data_sctrl[0]                                                 ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; IO_TIMER:iomod_timer|count[8]                                            ; IO_TIMER:iomod_timer|count[8]                                                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; IO_TIMER:iomod_timer|count[10]                                           ; IO_TIMER:iomod_timer|count[10]                                               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; IO_TIMER:iomod_timer|count[19]                                           ; IO_TIMER:iomod_timer|count[19]                                               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; IO_TIMER:iomod_timer|count[24]                                           ; IO_TIMER:iomod_timer|count[24]                                               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; IO_TIMER:iomod_timer|count[26]                                           ; IO_TIMER:iomod_timer|count[26]                                               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; IO_TIMER:iomod_timer|tcnt_val[10]                                        ; IO_TIMER:iomod_timer|tcnt_val[10]                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; IO_TIMER:iomod_timer|tcnt_val[8]                                         ; IO_TIMER:iomod_timer|tcnt_val[8]                                             ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; IO_TIMER:iomod_timer|tcnt_val[24]                                        ; IO_TIMER:iomod_timer|tcnt_val[24]                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; IO_TIMER:iomod_timer|count[5]                                            ; IO_TIMER:iomod_timer|count[5]                                                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; IO_TIMER:iomod_timer|count[6]                                            ; IO_TIMER:iomod_timer|count[6]                                                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; IO_TIMER:iomod_timer|count[12]                                           ; IO_TIMER:iomod_timer|count[12]                                               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; IO_TIMER:iomod_timer|count[21]                                           ; IO_TIMER:iomod_timer|count[21]                                               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; IO_TIMER:iomod_timer|count[22]                                           ; IO_TIMER:iomod_timer|count[22]                                               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; IO_TIMER:iomod_timer|count[28]                                           ; IO_TIMER:iomod_timer|count[28]                                               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; IO_TIMER:iomod_timer|tcnt_val[6]                                         ; IO_TIMER:iomod_timer|tcnt_val[6]                                             ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; IO_TIMER:iomod_timer|tcnt_val[21]                                        ; IO_TIMER:iomod_timer|tcnt_val[21]                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; IO_TIMER:iomod_timer|tcnt_val[22]                                        ; IO_TIMER:iomod_timer|tcnt_val[22]                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; IO_TIMER:iomod_timer|tcnt_val[28]                                        ; IO_TIMER:iomod_timer|tcnt_val[28]                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; IO_TIMER:iomod_timer|tcnt_val[12]                                        ; IO_TIMER:iomod_timer|tcnt_val[12]                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.374 ; IO_TIMER:iomod_timer|tcnt_val[19]                                        ; IO_TIMER:iomod_timer|tcnt_val[19]                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; IO_TIMER:iomod_timer|tcnt_val[26]                                        ; IO_TIMER:iomod_timer|tcnt_val[26]                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; IO_TIMER:iomod_timer|tcnt_val[3]                                         ; IO_TIMER:iomod_timer|tcnt_val[3]                                             ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; IO_TIMER:iomod_timer|tcnt_val[5]                                         ; IO_TIMER:iomod_timer|tcnt_val[5]                                             ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.527      ;
; 0.426 ; Processor:proc|Register:pc|dataOut[1]                                    ; Processor:proc|PipelineRegister:stage2pipe|Register:pcLogicOutReg|dataOut[1] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.578      ;
; 0.491 ; IO_TIMER:iomod_timer|count[0]                                            ; IO_TIMER:iomod_timer|count[1]                                                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.643      ;
; 0.493 ; IO_TIMER:iomod_timer|count[16]                                           ; IO_TIMER:iomod_timer|count[17]                                               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.645      ;
; 0.493 ; IO_TIMER:iomod_timer|tcnt_val[0]                                         ; IO_TIMER:iomod_timer|tcnt_val[1]                                             ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.645      ;
; 0.495 ; IO_TIMER:iomod_timer|count[1]                                            ; IO_TIMER:iomod_timer|count[2]                                                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.647      ;
; 0.496 ; IO_TIMER:iomod_timer|tcnt_val[16]                                        ; IO_TIMER:iomod_timer|tcnt_val[17]                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; IO_TIMER:iomod_timer|count[2]                                            ; IO_TIMER:iomod_timer|count[3]                                                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.648      ;
; 0.497 ; IO_TIMER:iomod_timer|count[17]                                           ; IO_TIMER:iomod_timer|count[18]                                               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.649      ;
; 0.497 ; IO_TIMER:iomod_timer|tcnt_val[1]                                         ; IO_TIMER:iomod_timer|tcnt_val[2]                                             ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.649      ;
; 0.498 ; IO_TIMER:iomod_timer|count[9]                                            ; IO_TIMER:iomod_timer|count[10]                                               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; IO_TIMER:iomod_timer|count[18]                                           ; IO_TIMER:iomod_timer|count[19]                                               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; IO_TIMER:iomod_timer|count[25]                                           ; IO_TIMER:iomod_timer|count[26]                                               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; IO_TIMER:iomod_timer|tcnt_val[9]                                         ; IO_TIMER:iomod_timer|tcnt_val[10]                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; IO_TIMER:iomod_timer|count[11]                                           ; IO_TIMER:iomod_timer|count[12]                                               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; IO_TIMER:iomod_timer|count[27]                                           ; IO_TIMER:iomod_timer|count[28]                                               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; IO_TIMER:iomod_timer|tcnt_val[27]                                        ; IO_TIMER:iomod_timer|tcnt_val[28]                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; IO_TIMER:iomod_timer|tcnt_val[11]                                        ; IO_TIMER:iomod_timer|tcnt_val[12]                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; IO_TIMER:iomod_timer|tcnt_val[18]                                        ; IO_TIMER:iomod_timer|tcnt_val[19]                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; IO_TIMER:iomod_timer|tcnt_val[25]                                        ; IO_TIMER:iomod_timer|tcnt_val[26]                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; IO_TIMER:iomod_timer|count[30]                                           ; IO_TIMER:iomod_timer|count[31]                                               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; IO_TIMER:iomod_timer|tcnt_val[30]                                        ; IO_TIMER:iomod_timer|tcnt_val[31]                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; IO_TIMER:iomod_timer|count[13]                                           ; IO_TIMER:iomod_timer|count[14]                                               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; IO_TIMER:iomod_timer|count[14]                                           ; IO_TIMER:iomod_timer|count[15]                                               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; IO_TIMER:iomod_timer|count[29]                                           ; IO_TIMER:iomod_timer|count[30]                                               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; IO_TIMER:iomod_timer|tcnt_val[29]                                        ; IO_TIMER:iomod_timer|tcnt_val[30]                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; IO_TIMER:iomod_timer|tcnt_val[13]                                        ; IO_TIMER:iomod_timer|tcnt_val[14]                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; IO_TIMER:iomod_timer|count[4]                                            ; IO_TIMER:iomod_timer|count[5]                                                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; IO_TIMER:iomod_timer|count[20]                                           ; IO_TIMER:iomod_timer|count[21]                                               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; IO_TIMER:iomod_timer|tcnt_val[20]                                        ; IO_TIMER:iomod_timer|tcnt_val[21]                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; IO_TIMER:iomod_timer|tcnt_val[4]                                         ; IO_TIMER:iomod_timer|tcnt_val[5]                                             ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.651      ;
+-------+--------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Clock10'                                                                                                                                                                                                                                                                      ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                                                                                                                                                                      ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 47.620 ; 50.000       ; 2.380          ; High Pulse Width ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_address_reg0  ;
; 47.620 ; 50.000       ; 2.380          ; Low Pulse Width  ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_address_reg0  ;
; 47.620 ; 50.000       ; 2.380          ; High Pulse Width ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_address_reg1  ;
; 47.620 ; 50.000       ; 2.380          ; Low Pulse Width  ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_address_reg1  ;
; 47.620 ; 50.000       ; 2.380          ; High Pulse Width ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_address_reg2  ;
; 47.620 ; 50.000       ; 2.380          ; Low Pulse Width  ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_address_reg2  ;
; 47.620 ; 50.000       ; 2.380          ; High Pulse Width ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_address_reg3  ;
; 47.620 ; 50.000       ; 2.380          ; Low Pulse Width  ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_address_reg3  ;
; 47.620 ; 50.000       ; 2.380          ; High Pulse Width ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_address_reg4  ;
; 47.620 ; 50.000       ; 2.380          ; Low Pulse Width  ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_address_reg4  ;
; 47.620 ; 50.000       ; 2.380          ; High Pulse Width ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_address_reg5  ;
; 47.620 ; 50.000       ; 2.380          ; Low Pulse Width  ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_address_reg5  ;
; 47.620 ; 50.000       ; 2.380          ; High Pulse Width ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_address_reg6  ;
; 47.620 ; 50.000       ; 2.380          ; Low Pulse Width  ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_address_reg6  ;
; 47.620 ; 50.000       ; 2.380          ; High Pulse Width ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 47.620 ; 50.000       ; 2.380          ; Low Pulse Width  ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 47.620 ; 50.000       ; 2.380          ; High Pulse Width ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg1   ;
; 47.620 ; 50.000       ; 2.380          ; Low Pulse Width  ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg1   ;
; 47.620 ; 50.000       ; 2.380          ; High Pulse Width ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg10  ;
; 47.620 ; 50.000       ; 2.380          ; Low Pulse Width  ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg10  ;
; 47.620 ; 50.000       ; 2.380          ; High Pulse Width ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg11  ;
; 47.620 ; 50.000       ; 2.380          ; Low Pulse Width  ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg11  ;
; 47.620 ; 50.000       ; 2.380          ; High Pulse Width ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg12  ;
; 47.620 ; 50.000       ; 2.380          ; Low Pulse Width  ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg12  ;
; 47.620 ; 50.000       ; 2.380          ; High Pulse Width ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg13  ;
; 47.620 ; 50.000       ; 2.380          ; Low Pulse Width  ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg13  ;
; 47.620 ; 50.000       ; 2.380          ; High Pulse Width ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg14  ;
; 47.620 ; 50.000       ; 2.380          ; Low Pulse Width  ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg14  ;
; 47.620 ; 50.000       ; 2.380          ; High Pulse Width ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg15  ;
; 47.620 ; 50.000       ; 2.380          ; Low Pulse Width  ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg15  ;
; 47.620 ; 50.000       ; 2.380          ; High Pulse Width ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg16  ;
; 47.620 ; 50.000       ; 2.380          ; Low Pulse Width  ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg16  ;
; 47.620 ; 50.000       ; 2.380          ; High Pulse Width ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg17  ;
; 47.620 ; 50.000       ; 2.380          ; Low Pulse Width  ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg17  ;
; 47.620 ; 50.000       ; 2.380          ; High Pulse Width ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg18  ;
; 47.620 ; 50.000       ; 2.380          ; Low Pulse Width  ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg18  ;
; 47.620 ; 50.000       ; 2.380          ; High Pulse Width ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg19  ;
; 47.620 ; 50.000       ; 2.380          ; Low Pulse Width  ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg19  ;
; 47.620 ; 50.000       ; 2.380          ; High Pulse Width ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg2   ;
; 47.620 ; 50.000       ; 2.380          ; Low Pulse Width  ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg2   ;
; 47.620 ; 50.000       ; 2.380          ; High Pulse Width ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg20  ;
; 47.620 ; 50.000       ; 2.380          ; Low Pulse Width  ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg20  ;
; 47.620 ; 50.000       ; 2.380          ; High Pulse Width ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg21  ;
; 47.620 ; 50.000       ; 2.380          ; Low Pulse Width  ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg21  ;
; 47.620 ; 50.000       ; 2.380          ; High Pulse Width ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg22  ;
; 47.620 ; 50.000       ; 2.380          ; Low Pulse Width  ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg22  ;
; 47.620 ; 50.000       ; 2.380          ; High Pulse Width ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg23  ;
; 47.620 ; 50.000       ; 2.380          ; Low Pulse Width  ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg23  ;
; 47.620 ; 50.000       ; 2.380          ; High Pulse Width ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg24  ;
; 47.620 ; 50.000       ; 2.380          ; Low Pulse Width  ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg24  ;
; 47.620 ; 50.000       ; 2.380          ; High Pulse Width ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg25  ;
; 47.620 ; 50.000       ; 2.380          ; Low Pulse Width  ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg25  ;
; 47.620 ; 50.000       ; 2.380          ; High Pulse Width ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg26  ;
; 47.620 ; 50.000       ; 2.380          ; Low Pulse Width  ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg26  ;
; 47.620 ; 50.000       ; 2.380          ; High Pulse Width ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg27  ;
; 47.620 ; 50.000       ; 2.380          ; Low Pulse Width  ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg27  ;
; 47.620 ; 50.000       ; 2.380          ; High Pulse Width ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg28  ;
; 47.620 ; 50.000       ; 2.380          ; Low Pulse Width  ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg28  ;
; 47.620 ; 50.000       ; 2.380          ; High Pulse Width ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg29  ;
; 47.620 ; 50.000       ; 2.380          ; Low Pulse Width  ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg29  ;
; 47.620 ; 50.000       ; 2.380          ; High Pulse Width ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg3   ;
; 47.620 ; 50.000       ; 2.380          ; Low Pulse Width  ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg3   ;
; 47.620 ; 50.000       ; 2.380          ; High Pulse Width ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg30  ;
; 47.620 ; 50.000       ; 2.380          ; Low Pulse Width  ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg30  ;
; 47.620 ; 50.000       ; 2.380          ; High Pulse Width ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg31  ;
; 47.620 ; 50.000       ; 2.380          ; Low Pulse Width  ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg31  ;
; 47.620 ; 50.000       ; 2.380          ; High Pulse Width ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg32  ;
; 47.620 ; 50.000       ; 2.380          ; Low Pulse Width  ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg32  ;
; 47.620 ; 50.000       ; 2.380          ; High Pulse Width ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg33  ;
; 47.620 ; 50.000       ; 2.380          ; Low Pulse Width  ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg33  ;
; 47.620 ; 50.000       ; 2.380          ; High Pulse Width ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg34  ;
; 47.620 ; 50.000       ; 2.380          ; Low Pulse Width  ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg34  ;
; 47.620 ; 50.000       ; 2.380          ; High Pulse Width ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg35  ;
; 47.620 ; 50.000       ; 2.380          ; Low Pulse Width  ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg35  ;
; 47.620 ; 50.000       ; 2.380          ; High Pulse Width ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg4   ;
; 47.620 ; 50.000       ; 2.380          ; Low Pulse Width  ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg4   ;
; 47.620 ; 50.000       ; 2.380          ; High Pulse Width ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg5   ;
; 47.620 ; 50.000       ; 2.380          ; Low Pulse Width  ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg5   ;
; 47.620 ; 50.000       ; 2.380          ; High Pulse Width ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg6   ;
; 47.620 ; 50.000       ; 2.380          ; Low Pulse Width  ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg6   ;
; 47.620 ; 50.000       ; 2.380          ; High Pulse Width ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg7   ;
; 47.620 ; 50.000       ; 2.380          ; Low Pulse Width  ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg7   ;
; 47.620 ; 50.000       ; 2.380          ; High Pulse Width ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg8   ;
; 47.620 ; 50.000       ; 2.380          ; Low Pulse Width  ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg8   ;
; 47.620 ; 50.000       ; 2.380          ; High Pulse Width ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg9   ;
; 47.620 ; 50.000       ; 2.380          ; Low Pulse Width  ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_datain_reg9   ;
; 47.620 ; 50.000       ; 2.380          ; High Pulse Width ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_memory_reg0   ;
; 47.620 ; 50.000       ; 2.380          ; Low Pulse Width  ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_memory_reg0   ;
; 47.620 ; 50.000       ; 2.380          ; High Pulse Width ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_we_reg        ;
; 47.620 ; 50.000       ; 2.380          ; Low Pulse Width  ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_we_reg        ;
; 47.620 ; 50.000       ; 2.380          ; High Pulse Width ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a100~porta_memory_reg0 ;
; 47.620 ; 50.000       ; 2.380          ; Low Pulse Width  ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a100~porta_memory_reg0 ;
; 47.620 ; 50.000       ; 2.380          ; High Pulse Width ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a101~porta_memory_reg0 ;
; 47.620 ; 50.000       ; 2.380          ; Low Pulse Width  ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a101~porta_memory_reg0 ;
; 47.620 ; 50.000       ; 2.380          ; High Pulse Width ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a102~porta_memory_reg0 ;
; 47.620 ; 50.000       ; 2.380          ; Low Pulse Width  ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a102~porta_memory_reg0 ;
; 47.620 ; 50.000       ; 2.380          ; High Pulse Width ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a103~porta_memory_reg0 ;
; 47.620 ; 50.000       ; 2.380          ; Low Pulse Width  ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a103~porta_memory_reg0 ;
; 47.620 ; 50.000       ; 2.380          ; High Pulse Width ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a104~porta_memory_reg0 ;
; 47.620 ; 50.000       ; 2.380          ; Low Pulse Width  ; Clock10 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a104~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'altera_reserved_tck'                                                       ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type      ; Clock               ; Clock Edge ; Target              ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+
; 97.778 ; 100.000      ; 2.222          ; Port Rate ; altera_reserved_tck ; Rise       ; altera_reserved_tck ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'PLL_inst|altpll_component|pll|clk[0]'                                                                                                                                                     ;
+---------+--------------+----------------+------------------+--------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock                                ; Clock Edge ; Target                                                                                                    ;
+---------+--------------+----------------+------------------+--------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~porta_address_reg0   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~porta_address_reg0   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~porta_address_reg1   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~porta_address_reg1   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~porta_address_reg10  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~porta_address_reg10  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~porta_address_reg2   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~porta_address_reg2   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~porta_address_reg3   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~porta_address_reg3   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~porta_address_reg4   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~porta_address_reg4   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~porta_address_reg5   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~porta_address_reg5   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~porta_address_reg6   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~porta_address_reg6   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~porta_address_reg7   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~porta_address_reg7   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~porta_address_reg8   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~porta_address_reg8   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~porta_address_reg9   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~porta_address_reg9   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~porta_datain_reg1    ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~porta_datain_reg1    ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~porta_memory_reg0    ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~porta_memory_reg0    ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~porta_we_reg         ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~porta_we_reg         ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~portb_address_reg0   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~portb_address_reg0   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~portb_address_reg1   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~portb_address_reg1   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~portb_address_reg10  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~portb_address_reg10  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~portb_address_reg2   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~portb_address_reg2   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~portb_address_reg3   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~portb_address_reg3   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~portb_address_reg4   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~portb_address_reg4   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~portb_address_reg5   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~portb_address_reg5   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~portb_address_reg6   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~portb_address_reg6   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~portb_address_reg7   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~portb_address_reg7   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~portb_address_reg8   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~portb_address_reg8   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~portb_address_reg9   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~portb_address_reg9   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a10~porta_address_reg0  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a10~porta_address_reg0  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a10~porta_address_reg1  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a10~porta_address_reg1  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a10~porta_address_reg10 ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a10~porta_address_reg10 ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a10~porta_address_reg2  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a10~porta_address_reg2  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a10~porta_address_reg3  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a10~porta_address_reg3  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a10~porta_address_reg4  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a10~porta_address_reg4  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a10~porta_address_reg5  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a10~porta_address_reg5  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a10~porta_address_reg6  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a10~porta_address_reg6  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a10~porta_address_reg7  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a10~porta_address_reg7  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a10~porta_address_reg8  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a10~porta_address_reg8  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a10~porta_address_reg9  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a10~porta_address_reg9  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a10~porta_datain_reg0   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a10~porta_datain_reg0   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a10~porta_datain_reg1   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a10~porta_datain_reg1   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a10~porta_memory_reg0   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a10~porta_memory_reg0   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a10~porta_we_reg        ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a10~porta_we_reg        ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a10~portb_address_reg0  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a10~portb_address_reg0  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a10~portb_address_reg1  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a10~portb_address_reg1  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a10~portb_address_reg10 ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a10~portb_address_reg10 ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a10~portb_address_reg2  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a10~portb_address_reg2  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a10~portb_address_reg3  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a10~portb_address_reg3  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a10~portb_address_reg4  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a10~portb_address_reg4  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a10~portb_address_reg5  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a10~portb_address_reg5  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a10~portb_address_reg6  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a10~portb_address_reg6  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a10~portb_address_reg7  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a10~portb_address_reg7  ;
+---------+--------------+----------------+------------------+--------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------+
; Setup Times                                                                                ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; KEY[*]    ; Clock10    ; 5.313 ; 5.313 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[0]   ; Clock10    ; 5.313 ; 5.313 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[1]   ; Clock10    ; 5.308 ; 5.308 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[2]   ; Clock10    ; 5.242 ; 5.242 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[3]   ; Clock10    ; 5.283 ; 5.283 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; SW[*]     ; Clock10    ; 5.995 ; 5.995 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[0]    ; Clock10    ; 4.935 ; 4.935 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[1]    ; Clock10    ; 5.830 ; 5.830 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[2]    ; Clock10    ; 5.913 ; 5.913 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[3]    ; Clock10    ; 5.789 ; 5.789 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[4]    ; Clock10    ; 5.880 ; 5.880 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[5]    ; Clock10    ; 5.832 ; 5.832 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[6]    ; Clock10    ; 5.776 ; 5.776 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[7]    ; Clock10    ; 5.995 ; 5.995 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[8]    ; Clock10    ; 5.825 ; 5.825 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[9]    ; Clock10    ; 4.920 ; 4.920 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------+


+----------------------------------------------------------------------------------------------+
; Hold Times                                                                                   ;
+-----------+------------+--------+--------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                      ;
+-----------+------------+--------+--------+------------+--------------------------------------+
; KEY[*]    ; Clock10    ; -3.967 ; -3.967 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[0]   ; Clock10    ; -4.154 ; -4.154 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[1]   ; Clock10    ; -4.143 ; -4.143 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[2]   ; Clock10    ; -3.967 ; -3.967 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[3]   ; Clock10    ; -4.013 ; -4.013 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; SW[*]     ; Clock10    ; -1.272 ; -1.272 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[0]    ; Clock10    ; -1.272 ; -1.272 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[1]    ; Clock10    ; -1.735 ; -1.735 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[2]    ; Clock10    ; -1.757 ; -1.757 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[3]    ; Clock10    ; -1.348 ; -1.348 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[4]    ; Clock10    ; -1.446 ; -1.446 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[5]    ; Clock10    ; -1.563 ; -1.563 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[6]    ; Clock10    ; -1.366 ; -1.366 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[7]    ; Clock10    ; -1.681 ; -1.681 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[8]    ; Clock10    ; -1.533 ; -1.533 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[9]    ; Clock10    ; -1.540 ; -1.540 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                             ;
+----------------------------------+------------+-------+-------+------------+--------------------------------------+
; Data Port                        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+----------------------------------+------------+-------+-------+------------+--------------------------------------+
; HEX0[*]                          ; Clock10    ; 3.292 ; 3.292 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[0]                         ; Clock10    ; 2.850 ; 2.850 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[1]                         ; Clock10    ; 3.292 ; 3.292 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[2]                         ; Clock10    ; 2.763 ; 2.763 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[3]                         ; Clock10    ; 3.221 ; 3.221 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[4]                         ; Clock10    ; 2.955 ; 2.955 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[5]                         ; Clock10    ; 2.826 ; 2.826 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[6]                         ; Clock10    ; 2.763 ; 2.763 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX1[*]                          ; Clock10    ; 3.706 ; 3.706 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[0]                         ; Clock10    ; 2.937 ; 2.937 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[1]                         ; Clock10    ; 3.548 ; 3.548 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[2]                         ; Clock10    ; 3.369 ; 3.369 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[3]                         ; Clock10    ; 2.892 ; 2.892 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[4]                         ; Clock10    ; 3.549 ; 3.549 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[5]                         ; Clock10    ; 2.889 ; 2.889 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[6]                         ; Clock10    ; 3.706 ; 3.706 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX2[*]                          ; Clock10    ; 3.607 ; 3.607 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[0]                         ; Clock10    ; 3.355 ; 3.355 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[1]                         ; Clock10    ; 3.353 ; 3.353 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[2]                         ; Clock10    ; 3.607 ; 3.607 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[3]                         ; Clock10    ; 3.131 ; 3.131 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[4]                         ; Clock10    ; 3.484 ; 3.484 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[5]                         ; Clock10    ; 3.514 ; 3.514 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[6]                         ; Clock10    ; 3.489 ; 3.489 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX3[*]                          ; Clock10    ; 3.280 ; 3.280 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[0]                         ; Clock10    ; 3.080 ; 3.080 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[1]                         ; Clock10    ; 3.023 ; 3.023 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[2]                         ; Clock10    ; 3.280 ; 3.280 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[3]                         ; Clock10    ; 2.888 ; 2.888 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[4]                         ; Clock10    ; 3.095 ; 3.095 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[5]                         ; Clock10    ; 3.200 ; 3.200 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[6]                         ; Clock10    ; 3.215 ; 3.215 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDG[*]                          ; Clock10    ; 2.759 ; 2.759 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[0]                         ; Clock10    ; 2.520 ; 2.520 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[1]                         ; Clock10    ; 2.249 ; 2.249 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[2]                         ; Clock10    ; 2.054 ; 2.054 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[3]                         ; Clock10    ; 2.451 ; 2.451 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[4]                         ; Clock10    ; 2.503 ; 2.503 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[5]                         ; Clock10    ; 2.759 ; 2.759 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[6]                         ; Clock10    ; 2.302 ; 2.302 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[7]                         ; Clock10    ; 2.229 ; 2.229 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDR[*]                          ; Clock10    ; 2.880 ; 2.880 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[0]                         ; Clock10    ; 2.120 ; 2.120 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[1]                         ; Clock10    ; 2.128 ; 2.128 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[2]                         ; Clock10    ; 2.701 ; 2.701 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[3]                         ; Clock10    ; 2.880 ; 2.880 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[4]                         ; Clock10    ; 2.519 ; 2.519 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[5]                         ; Clock10    ; 2.295 ; 2.295 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[6]                         ; Clock10    ; 2.303 ; 2.303 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[7]                         ; Clock10    ; 2.628 ; 2.628 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[8]                         ; Clock10    ; 2.041 ; 2.041 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[9]                         ; Clock10    ; 2.341 ; 2.341 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_0_  ; Clock10    ; 6.083 ; 6.083 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_1_  ; Clock10    ; 5.521 ; 5.521 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_2_  ; Clock10    ; 5.119 ; 5.119 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_3_  ; Clock10    ; 5.256 ; 5.256 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_4_  ; Clock10    ; 6.158 ; 6.158 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_5_  ; Clock10    ; 6.227 ; 6.227 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_6_  ; Clock10    ; 6.027 ; 6.027 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_7_  ; Clock10    ; 5.882 ; 5.882 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_8_  ; Clock10    ; 5.693 ; 5.693 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_9_  ; Clock10    ; 6.059 ; 6.059 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_10_ ; Clock10    ; 5.982 ; 5.982 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_11_ ; Clock10    ; 5.359 ; 5.359 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_12_ ; Clock10    ; 5.246 ; 5.246 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_13_ ; Clock10    ; 6.123 ; 6.123 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_14_ ; Clock10    ; 5.848 ; 5.848 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_15_ ; Clock10    ; 5.814 ; 5.814 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_16_ ; Clock10    ; 6.199 ; 6.199 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_17_ ; Clock10    ; 5.335 ; 5.335 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_18_ ; Clock10    ; 5.753 ; 5.753 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_19_ ; Clock10    ; 5.860 ; 5.860 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_20_ ; Clock10    ; 5.412 ; 5.412 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_21_ ; Clock10    ; 5.475 ; 5.475 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_22_ ; Clock10    ; 5.295 ; 5.295 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_23_ ; Clock10    ; 5.307 ; 5.307 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_24_ ; Clock10    ; 5.568 ; 5.568 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_25_ ; Clock10    ; 5.792 ; 5.792 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_26_ ; Clock10    ; 5.730 ; 5.730 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_27_ ; Clock10    ; 5.765 ; 5.765 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_28_ ; Clock10    ; 5.182 ; 5.182 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_29_ ; Clock10    ; 5.844 ; 5.844 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_30_ ; Clock10    ; 5.508 ; 5.508 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_31_ ; Clock10    ; 5.665 ; 5.665 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_0_   ; Clock10    ; 6.083 ; 6.083 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_1_   ; Clock10    ; 5.552 ; 5.552 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_2_   ; Clock10    ; 5.308 ; 5.308 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_3_   ; Clock10    ; 5.286 ; 5.286 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_4_   ; Clock10    ; 5.986 ; 5.986 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_5_   ; Clock10    ; 6.207 ; 6.207 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_6_   ; Clock10    ; 6.027 ; 6.027 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_7_   ; Clock10    ; 5.852 ; 5.852 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_8_   ; Clock10    ; 5.791 ; 5.791 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_9_   ; Clock10    ; 6.027 ; 6.027 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_10_  ; Clock10    ; 5.972 ; 5.972 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_11_  ; Clock10    ; 5.401 ; 5.401 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_12_  ; Clock10    ; 5.540 ; 5.540 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_13_  ; Clock10    ; 5.940 ; 5.940 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_14_  ; Clock10    ; 5.848 ; 5.848 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_15_  ; Clock10    ; 5.824 ; 5.824 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_16_  ; Clock10    ; 6.199 ; 6.199 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_17_  ; Clock10    ; 5.325 ; 5.325 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_18_  ; Clock10    ; 5.659 ; 5.659 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_19_  ; Clock10    ; 5.863 ; 5.863 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_20_  ; Clock10    ; 5.445 ; 5.445 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_21_  ; Clock10    ; 5.676 ; 5.676 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_22_  ; Clock10    ; 5.295 ; 5.295 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_23_  ; Clock10    ; 5.681 ; 5.681 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_24_  ; Clock10    ; 5.558 ; 5.558 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_25_  ; Clock10    ; 5.565 ; 5.565 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_26_  ; Clock10    ; 5.740 ; 5.740 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_27_  ; Clock10    ; 5.784 ; 5.784 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_28_  ; Clock10    ; 5.141 ; 5.141 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_29_  ; Clock10    ; 5.725 ; 5.725 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_30_  ; Clock10    ; 5.518 ; 5.518 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_31_  ; Clock10    ; 5.665 ; 5.665 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_0_       ; Clock10    ; 6.113 ; 6.113 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_1_       ; Clock10    ; 5.551 ; 5.551 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_2_       ; Clock10    ; 5.199 ; 5.199 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_3_       ; Clock10    ; 5.439 ; 5.439 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_4_       ; Clock10    ; 5.980 ; 5.980 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_5_       ; Clock10    ; 6.217 ; 6.217 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_6_       ; Clock10    ; 6.007 ; 6.007 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_7_       ; Clock10    ; 5.878 ; 5.878 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_8_       ; Clock10    ; 5.791 ; 5.791 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_9_       ; Clock10    ; 5.893 ; 5.893 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_10_      ; Clock10    ; 6.012 ; 6.012 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_11_      ; Clock10    ; 5.387 ; 5.387 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_12_      ; Clock10    ; 5.560 ; 5.560 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_13_      ; Clock10    ; 5.970 ; 5.970 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_14_      ; Clock10    ; 5.878 ; 5.878 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_15_      ; Clock10    ; 5.959 ; 5.959 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_16_      ; Clock10    ; 6.231 ; 6.231 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_17_      ; Clock10    ; 5.475 ; 5.475 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_18_      ; Clock10    ; 5.783 ; 5.783 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_19_      ; Clock10    ; 5.860 ; 5.860 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_20_      ; Clock10    ; 5.435 ; 5.435 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_21_      ; Clock10    ; 5.615 ; 5.615 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_22_      ; Clock10    ; 5.295 ; 5.295 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_23_      ; Clock10    ; 5.649 ; 5.649 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_24_      ; Clock10    ; 5.739 ; 5.739 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_25_      ; Clock10    ; 5.802 ; 5.802 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_26_      ; Clock10    ; 5.962 ; 5.962 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_27_      ; Clock10    ; 5.795 ; 5.795 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_28_      ; Clock10    ; 5.141 ; 5.141 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_29_      ; Clock10    ; 5.638 ; 5.638 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_30_      ; Clock10    ; 5.538 ; 5.538 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_31_      ; Clock10    ; 5.787 ; 5.787 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+----------------------------------+------------+-------+-------+------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                     ;
+----------------------------------+------------+-------+-------+------------+--------------------------------------+
; Data Port                        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+----------------------------------+------------+-------+-------+------------+--------------------------------------+
; HEX0[*]                          ; Clock10    ; 2.401 ; 2.401 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[0]                         ; Clock10    ; 2.444 ; 2.444 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[1]                         ; Clock10    ; 2.926 ; 2.926 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[2]                         ; Clock10    ; 2.402 ; 2.402 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[3]                         ; Clock10    ; 2.817 ; 2.817 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[4]                         ; Clock10    ; 2.550 ; 2.550 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[5]                         ; Clock10    ; 2.464 ; 2.464 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[6]                         ; Clock10    ; 2.401 ; 2.401 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX1[*]                          ; Clock10    ; 2.593 ; 2.593 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[0]                         ; Clock10    ; 2.750 ; 2.750 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[1]                         ; Clock10    ; 2.779 ; 2.779 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[2]                         ; Clock10    ; 2.593 ; 2.593 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[3]                         ; Clock10    ; 2.703 ; 2.703 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[4]                         ; Clock10    ; 2.727 ; 2.727 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[5]                         ; Clock10    ; 2.700 ; 2.700 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[6]                         ; Clock10    ; 2.928 ; 2.928 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX2[*]                          ; Clock10    ; 2.798 ; 2.798 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[0]                         ; Clock10    ; 3.147 ; 3.147 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[1]                         ; Clock10    ; 3.156 ; 3.156 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[2]                         ; Clock10    ; 3.406 ; 3.406 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[3]                         ; Clock10    ; 2.926 ; 2.926 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[4]                         ; Clock10    ; 2.885 ; 2.885 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[5]                         ; Clock10    ; 2.798 ; 2.798 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[6]                         ; Clock10    ; 3.295 ; 3.295 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX3[*]                          ; Clock10    ; 2.520 ; 2.520 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[0]                         ; Clock10    ; 2.671 ; 2.671 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[1]                         ; Clock10    ; 2.712 ; 2.712 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[2]                         ; Clock10    ; 2.966 ; 2.966 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[3]                         ; Clock10    ; 2.520 ; 2.520 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[4]                         ; Clock10    ; 2.783 ; 2.783 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[5]                         ; Clock10    ; 2.888 ; 2.888 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[6]                         ; Clock10    ; 2.904 ; 2.904 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDG[*]                          ; Clock10    ; 2.054 ; 2.054 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[0]                         ; Clock10    ; 2.520 ; 2.520 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[1]                         ; Clock10    ; 2.249 ; 2.249 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[2]                         ; Clock10    ; 2.054 ; 2.054 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[3]                         ; Clock10    ; 2.451 ; 2.451 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[4]                         ; Clock10    ; 2.503 ; 2.503 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[5]                         ; Clock10    ; 2.759 ; 2.759 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[6]                         ; Clock10    ; 2.302 ; 2.302 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[7]                         ; Clock10    ; 2.229 ; 2.229 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDR[*]                          ; Clock10    ; 2.041 ; 2.041 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[0]                         ; Clock10    ; 2.120 ; 2.120 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[1]                         ; Clock10    ; 2.128 ; 2.128 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[2]                         ; Clock10    ; 2.701 ; 2.701 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[3]                         ; Clock10    ; 2.880 ; 2.880 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[4]                         ; Clock10    ; 2.519 ; 2.519 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[5]                         ; Clock10    ; 2.295 ; 2.295 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[6]                         ; Clock10    ; 2.303 ; 2.303 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[7]                         ; Clock10    ; 2.628 ; 2.628 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[8]                         ; Clock10    ; 2.041 ; 2.041 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[9]                         ; Clock10    ; 2.341 ; 2.341 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_0_  ; Clock10    ; 2.670 ; 2.670 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_1_  ; Clock10    ; 2.790 ; 2.790 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_2_  ; Clock10    ; 2.454 ; 2.454 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_3_  ; Clock10    ; 2.868 ; 2.868 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_4_  ; Clock10    ; 3.070 ; 3.070 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_5_  ; Clock10    ; 3.195 ; 3.195 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_6_  ; Clock10    ; 3.117 ; 3.117 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_7_  ; Clock10    ; 2.825 ; 2.825 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_8_  ; Clock10    ; 3.118 ; 3.118 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_9_  ; Clock10    ; 3.455 ; 3.455 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_10_ ; Clock10    ; 3.276 ; 3.276 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_11_ ; Clock10    ; 2.631 ; 2.631 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_12_ ; Clock10    ; 2.744 ; 2.744 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_13_ ; Clock10    ; 3.135 ; 3.135 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_14_ ; Clock10    ; 2.697 ; 2.697 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_15_ ; Clock10    ; 2.524 ; 2.524 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_16_ ; Clock10    ; 3.521 ; 3.521 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_17_ ; Clock10    ; 2.866 ; 2.866 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_18_ ; Clock10    ; 3.167 ; 3.167 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_19_ ; Clock10    ; 3.090 ; 3.090 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_20_ ; Clock10    ; 2.936 ; 2.936 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_21_ ; Clock10    ; 2.851 ; 2.851 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_22_ ; Clock10    ; 2.840 ; 2.840 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_23_ ; Clock10    ; 2.402 ; 2.402 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_24_ ; Clock10    ; 2.873 ; 2.873 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_25_ ; Clock10    ; 3.065 ; 3.065 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_26_ ; Clock10    ; 3.190 ; 3.190 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_27_ ; Clock10    ; 3.376 ; 3.376 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_28_ ; Clock10    ; 2.888 ; 2.888 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_29_ ; Clock10    ; 2.977 ; 2.977 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_30_ ; Clock10    ; 2.954 ; 2.954 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_31_ ; Clock10    ; 3.064 ; 3.064 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_0_   ; Clock10    ; 2.670 ; 2.670 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_1_   ; Clock10    ; 2.821 ; 2.821 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_2_   ; Clock10    ; 2.643 ; 2.643 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_3_   ; Clock10    ; 2.898 ; 2.898 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_4_   ; Clock10    ; 2.898 ; 2.898 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_5_   ; Clock10    ; 3.175 ; 3.175 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_6_   ; Clock10    ; 3.117 ; 3.117 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_7_   ; Clock10    ; 2.795 ; 2.795 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_8_   ; Clock10    ; 3.216 ; 3.216 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_9_   ; Clock10    ; 3.423 ; 3.423 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_10_  ; Clock10    ; 3.266 ; 3.266 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_11_  ; Clock10    ; 2.673 ; 2.673 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_12_  ; Clock10    ; 3.038 ; 3.038 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_13_  ; Clock10    ; 2.952 ; 2.952 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_14_  ; Clock10    ; 2.697 ; 2.697 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_15_  ; Clock10    ; 2.534 ; 2.534 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_16_  ; Clock10    ; 3.521 ; 3.521 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_17_  ; Clock10    ; 2.856 ; 2.856 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_18_  ; Clock10    ; 3.073 ; 3.073 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_19_  ; Clock10    ; 3.093 ; 3.093 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_20_  ; Clock10    ; 2.969 ; 2.969 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_21_  ; Clock10    ; 3.052 ; 3.052 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_22_  ; Clock10    ; 2.840 ; 2.840 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_23_  ; Clock10    ; 2.776 ; 2.776 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_24_  ; Clock10    ; 2.863 ; 2.863 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_25_  ; Clock10    ; 2.838 ; 2.838 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_26_  ; Clock10    ; 3.200 ; 3.200 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_27_  ; Clock10    ; 3.395 ; 3.395 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_28_  ; Clock10    ; 2.847 ; 2.847 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_29_  ; Clock10    ; 2.858 ; 2.858 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_30_  ; Clock10    ; 2.964 ; 2.964 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_31_  ; Clock10    ; 3.064 ; 3.064 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_0_       ; Clock10    ; 2.700 ; 2.700 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_1_       ; Clock10    ; 2.820 ; 2.820 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_2_       ; Clock10    ; 2.534 ; 2.534 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_3_       ; Clock10    ; 3.051 ; 3.051 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_4_       ; Clock10    ; 2.892 ; 2.892 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_5_       ; Clock10    ; 3.185 ; 3.185 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_6_       ; Clock10    ; 3.097 ; 3.097 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_7_       ; Clock10    ; 2.821 ; 2.821 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_8_       ; Clock10    ; 3.216 ; 3.216 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_9_       ; Clock10    ; 3.289 ; 3.289 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_10_      ; Clock10    ; 3.306 ; 3.306 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_11_      ; Clock10    ; 2.659 ; 2.659 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_12_      ; Clock10    ; 3.058 ; 3.058 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_13_      ; Clock10    ; 2.982 ; 2.982 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_14_      ; Clock10    ; 2.727 ; 2.727 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_15_      ; Clock10    ; 2.669 ; 2.669 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_16_      ; Clock10    ; 3.553 ; 3.553 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_17_      ; Clock10    ; 3.006 ; 3.006 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_18_      ; Clock10    ; 3.197 ; 3.197 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_19_      ; Clock10    ; 3.090 ; 3.090 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_20_      ; Clock10    ; 2.959 ; 2.959 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_21_      ; Clock10    ; 2.991 ; 2.991 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_22_      ; Clock10    ; 2.840 ; 2.840 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_23_      ; Clock10    ; 2.744 ; 2.744 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_24_      ; Clock10    ; 3.044 ; 3.044 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_25_      ; Clock10    ; 3.075 ; 3.075 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_26_      ; Clock10    ; 3.422 ; 3.422 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_27_      ; Clock10    ; 3.406 ; 3.406 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_28_      ; Clock10    ; 2.847 ; 2.847 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_29_      ; Clock10    ; 2.771 ; 2.771 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_30_      ; Clock10    ; 2.984 ; 2.984 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_31_      ; Clock10    ; 3.186 ; 3.186 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+----------------------------------+------------+-------+-------+------------+--------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                              ;
+----------------------------------+------------+-------+------+------------+--------------------------------------+
; Data Port                        ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                      ;
+----------------------------------+------------+-------+------+------------+--------------------------------------+
; pre_syn.bp.iomod_key_databus_0_  ; Clock10    ; 5.847 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_1_  ; Clock10    ; 5.841 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_2_  ; Clock10    ; 5.121 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_3_  ; Clock10    ; 5.198 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_4_  ; Clock10    ; 5.196 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_5_  ; Clock10    ; 5.735 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_6_  ; Clock10    ; 5.847 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_7_  ; Clock10    ; 5.230 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_8_  ; Clock10    ; 5.640 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_9_  ; Clock10    ; 5.877 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_10_ ; Clock10    ; 5.729 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_11_ ; Clock10    ; 6.141 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_12_ ; Clock10    ; 5.555 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_13_ ; Clock10    ; 5.595 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_14_ ; Clock10    ; 5.824 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_15_ ; Clock10    ; 5.841 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_16_ ; Clock10    ; 5.611 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_17_ ; Clock10    ; 5.202 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_18_ ; Clock10    ; 5.720 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_19_ ; Clock10    ; 5.577 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_20_ ; Clock10    ; 5.467 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_21_ ; Clock10    ; 5.218 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_22_ ; Clock10    ; 5.797 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_23_ ; Clock10    ; 5.122 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_24_ ; Clock10    ; 5.342 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_25_ ; Clock10    ; 5.673 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_26_ ; Clock10    ; 5.575 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_27_ ; Clock10    ; 5.312 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_28_ ; Clock10    ; 5.457 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_29_ ; Clock10    ; 5.463 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_30_ ; Clock10    ; 5.657 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_31_ ; Clock10    ; 5.467 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_0_   ; Clock10    ; 5.847 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_1_   ; Clock10    ; 5.827 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_2_   ; Clock10    ; 5.121 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_3_   ; Clock10    ; 5.228 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_4_   ; Clock10    ; 5.351 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_5_   ; Clock10    ; 5.715 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_6_   ; Clock10    ; 5.847 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_7_   ; Clock10    ; 5.200 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_8_   ; Clock10    ; 5.630 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_9_   ; Clock10    ; 5.841 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_10_  ; Clock10    ; 5.720 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_11_  ; Clock10    ; 6.120 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_12_  ; Clock10    ; 5.463 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_13_  ; Clock10    ; 5.704 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_14_  ; Clock10    ; 5.824 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_15_  ; Clock10    ; 5.851 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_16_  ; Clock10    ; 5.611 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_17_  ; Clock10    ; 5.192 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_18_  ; Clock10    ; 5.586 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_19_  ; Clock10    ; 5.578 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_20_  ; Clock10    ; 5.608 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_21_  ; Clock10    ; 5.371 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_22_  ; Clock10    ; 5.797 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_23_  ; Clock10    ; 5.469 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_24_  ; Clock10    ; 5.332 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_25_  ; Clock10    ; 5.568 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_26_  ; Clock10    ; 5.585 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_27_  ; Clock10    ; 5.230 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_28_  ; Clock10    ; 5.206 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_29_  ; Clock10    ; 5.725 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_30_  ; Clock10    ; 5.596 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_31_  ; Clock10    ; 5.467 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_0_       ; Clock10    ; 5.877 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_1_       ; Clock10    ; 5.871 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_2_       ; Clock10    ; 5.122 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_3_       ; Clock10    ; 5.121 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_4_       ; Clock10    ; 5.110 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_5_       ; Clock10    ; 5.725 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_6_       ; Clock10    ; 5.827 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_7_       ; Clock10    ; 5.121 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_8_       ; Clock10    ; 5.630 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_9_       ; Clock10    ; 5.797 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_10_      ; Clock10    ; 5.760 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_11_      ; Clock10    ; 6.149 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_12_      ; Clock10    ; 5.483 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_13_      ; Clock10    ; 5.734 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_14_      ; Clock10    ; 5.854 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_15_      ; Clock10    ; 5.871 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_16_      ; Clock10    ; 5.640 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_17_      ; Clock10    ; 5.110 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_18_      ; Clock10    ; 5.750 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_19_      ; Clock10    ; 5.577 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_20_      ; Clock10    ; 5.598 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_21_      ; Clock10    ; 5.361 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_22_      ; Clock10    ; 5.797 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_23_      ; Clock10    ; 5.371 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_24_      ; Clock10    ; 5.230 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_25_      ; Clock10    ; 5.683 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_26_      ; Clock10    ; 5.719 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_27_      ; Clock10    ; 5.342 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_28_      ; Clock10    ; 5.206 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_29_      ; Clock10    ; 5.719 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_30_      ; Clock10    ; 5.687 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_31_      ; Clock10    ; 5.479 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+----------------------------------+------------+-------+------+------------+--------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                                      ;
+----------------------------------+------------+-------+------+------------+--------------------------------------+
; Data Port                        ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                      ;
+----------------------------------+------------+-------+------+------------+--------------------------------------+
; pre_syn.bp.iomod_key_databus_0_  ; Clock10    ; 3.306 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_1_  ; Clock10    ; 3.300 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_2_  ; Clock10    ; 2.580 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_3_  ; Clock10    ; 2.657 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_4_  ; Clock10    ; 2.655 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_5_  ; Clock10    ; 3.194 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_6_  ; Clock10    ; 3.306 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_7_  ; Clock10    ; 2.689 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_8_  ; Clock10    ; 3.099 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_9_  ; Clock10    ; 3.336 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_10_ ; Clock10    ; 3.188 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_11_ ; Clock10    ; 3.600 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_12_ ; Clock10    ; 3.014 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_13_ ; Clock10    ; 3.054 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_14_ ; Clock10    ; 3.283 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_15_ ; Clock10    ; 3.300 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_16_ ; Clock10    ; 3.070 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_17_ ; Clock10    ; 2.661 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_18_ ; Clock10    ; 3.179 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_19_ ; Clock10    ; 3.036 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_20_ ; Clock10    ; 2.926 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_21_ ; Clock10    ; 2.677 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_22_ ; Clock10    ; 3.256 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_23_ ; Clock10    ; 2.581 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_24_ ; Clock10    ; 2.801 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_25_ ; Clock10    ; 3.132 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_26_ ; Clock10    ; 3.034 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_27_ ; Clock10    ; 2.771 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_28_ ; Clock10    ; 2.916 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_29_ ; Clock10    ; 2.922 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_30_ ; Clock10    ; 3.116 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_31_ ; Clock10    ; 2.926 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_0_   ; Clock10    ; 3.306 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_1_   ; Clock10    ; 3.286 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_2_   ; Clock10    ; 2.580 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_3_   ; Clock10    ; 2.687 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_4_   ; Clock10    ; 2.810 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_5_   ; Clock10    ; 3.174 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_6_   ; Clock10    ; 3.306 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_7_   ; Clock10    ; 2.659 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_8_   ; Clock10    ; 3.089 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_9_   ; Clock10    ; 3.300 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_10_  ; Clock10    ; 3.179 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_11_  ; Clock10    ; 3.579 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_12_  ; Clock10    ; 2.922 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_13_  ; Clock10    ; 3.163 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_14_  ; Clock10    ; 3.283 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_15_  ; Clock10    ; 3.310 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_16_  ; Clock10    ; 3.070 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_17_  ; Clock10    ; 2.651 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_18_  ; Clock10    ; 3.045 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_19_  ; Clock10    ; 3.037 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_20_  ; Clock10    ; 3.067 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_21_  ; Clock10    ; 2.830 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_22_  ; Clock10    ; 3.256 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_23_  ; Clock10    ; 2.928 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_24_  ; Clock10    ; 2.791 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_25_  ; Clock10    ; 3.027 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_26_  ; Clock10    ; 3.044 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_27_  ; Clock10    ; 2.689 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_28_  ; Clock10    ; 2.665 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_29_  ; Clock10    ; 3.184 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_30_  ; Clock10    ; 3.055 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_31_  ; Clock10    ; 2.926 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_0_       ; Clock10    ; 3.336 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_1_       ; Clock10    ; 3.330 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_2_       ; Clock10    ; 2.581 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_3_       ; Clock10    ; 2.580 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_4_       ; Clock10    ; 2.569 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_5_       ; Clock10    ; 3.184 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_6_       ; Clock10    ; 3.286 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_7_       ; Clock10    ; 2.580 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_8_       ; Clock10    ; 3.089 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_9_       ; Clock10    ; 3.256 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_10_      ; Clock10    ; 3.219 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_11_      ; Clock10    ; 3.608 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_12_      ; Clock10    ; 2.942 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_13_      ; Clock10    ; 3.193 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_14_      ; Clock10    ; 3.313 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_15_      ; Clock10    ; 3.330 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_16_      ; Clock10    ; 3.099 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_17_      ; Clock10    ; 2.569 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_18_      ; Clock10    ; 3.209 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_19_      ; Clock10    ; 3.036 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_20_      ; Clock10    ; 3.057 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_21_      ; Clock10    ; 2.820 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_22_      ; Clock10    ; 3.256 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_23_      ; Clock10    ; 2.830 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_24_      ; Clock10    ; 2.689 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_25_      ; Clock10    ; 3.142 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_26_      ; Clock10    ; 3.178 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_27_      ; Clock10    ; 2.801 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_28_      ; Clock10    ; 2.665 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_29_      ; Clock10    ; 3.178 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_30_      ; Clock10    ; 3.146 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_31_      ; Clock10    ; 2.938 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+----------------------------------+------------+-------+------+------------+--------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                                      ;
+----------------------------------+------------+-----------+-----------+------------+--------------------------------------+
; Data Port                        ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                      ;
+----------------------------------+------------+-----------+-----------+------------+--------------------------------------+
; pre_syn.bp.iomod_key_databus_0_  ; Clock10    ; 5.847     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_1_  ; Clock10    ; 5.841     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_2_  ; Clock10    ; 5.121     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_3_  ; Clock10    ; 5.198     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_4_  ; Clock10    ; 5.196     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_5_  ; Clock10    ; 5.735     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_6_  ; Clock10    ; 5.847     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_7_  ; Clock10    ; 5.230     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_8_  ; Clock10    ; 5.640     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_9_  ; Clock10    ; 5.877     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_10_ ; Clock10    ; 5.729     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_11_ ; Clock10    ; 6.141     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_12_ ; Clock10    ; 5.555     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_13_ ; Clock10    ; 5.595     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_14_ ; Clock10    ; 5.824     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_15_ ; Clock10    ; 5.841     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_16_ ; Clock10    ; 5.611     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_17_ ; Clock10    ; 5.202     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_18_ ; Clock10    ; 5.720     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_19_ ; Clock10    ; 5.577     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_20_ ; Clock10    ; 5.467     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_21_ ; Clock10    ; 5.218     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_22_ ; Clock10    ; 5.797     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_23_ ; Clock10    ; 5.122     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_24_ ; Clock10    ; 5.342     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_25_ ; Clock10    ; 5.673     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_26_ ; Clock10    ; 5.575     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_27_ ; Clock10    ; 5.312     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_28_ ; Clock10    ; 5.457     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_29_ ; Clock10    ; 5.463     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_30_ ; Clock10    ; 5.657     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_31_ ; Clock10    ; 5.467     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_0_   ; Clock10    ; 5.847     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_1_   ; Clock10    ; 5.827     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_2_   ; Clock10    ; 5.121     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_3_   ; Clock10    ; 5.228     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_4_   ; Clock10    ; 5.351     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_5_   ; Clock10    ; 5.715     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_6_   ; Clock10    ; 5.847     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_7_   ; Clock10    ; 5.200     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_8_   ; Clock10    ; 5.630     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_9_   ; Clock10    ; 5.841     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_10_  ; Clock10    ; 5.720     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_11_  ; Clock10    ; 6.120     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_12_  ; Clock10    ; 5.463     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_13_  ; Clock10    ; 5.704     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_14_  ; Clock10    ; 5.824     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_15_  ; Clock10    ; 5.851     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_16_  ; Clock10    ; 5.611     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_17_  ; Clock10    ; 5.192     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_18_  ; Clock10    ; 5.586     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_19_  ; Clock10    ; 5.578     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_20_  ; Clock10    ; 5.608     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_21_  ; Clock10    ; 5.371     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_22_  ; Clock10    ; 5.797     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_23_  ; Clock10    ; 5.469     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_24_  ; Clock10    ; 5.332     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_25_  ; Clock10    ; 5.568     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_26_  ; Clock10    ; 5.585     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_27_  ; Clock10    ; 5.230     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_28_  ; Clock10    ; 5.206     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_29_  ; Clock10    ; 5.725     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_30_  ; Clock10    ; 5.596     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_31_  ; Clock10    ; 5.467     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_0_       ; Clock10    ; 5.877     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_1_       ; Clock10    ; 5.871     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_2_       ; Clock10    ; 5.122     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_3_       ; Clock10    ; 5.121     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_4_       ; Clock10    ; 5.110     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_5_       ; Clock10    ; 5.725     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_6_       ; Clock10    ; 5.827     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_7_       ; Clock10    ; 5.121     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_8_       ; Clock10    ; 5.630     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_9_       ; Clock10    ; 5.797     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_10_      ; Clock10    ; 5.760     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_11_      ; Clock10    ; 6.149     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_12_      ; Clock10    ; 5.483     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_13_      ; Clock10    ; 5.734     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_14_      ; Clock10    ; 5.854     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_15_      ; Clock10    ; 5.871     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_16_      ; Clock10    ; 5.640     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_17_      ; Clock10    ; 5.110     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_18_      ; Clock10    ; 5.750     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_19_      ; Clock10    ; 5.577     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_20_      ; Clock10    ; 5.598     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_21_      ; Clock10    ; 5.361     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_22_      ; Clock10    ; 5.797     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_23_      ; Clock10    ; 5.371     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_24_      ; Clock10    ; 5.230     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_25_      ; Clock10    ; 5.683     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_26_      ; Clock10    ; 5.719     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_27_      ; Clock10    ; 5.342     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_28_      ; Clock10    ; 5.206     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_29_      ; Clock10    ; 5.719     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_30_      ; Clock10    ; 5.687     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_31_      ; Clock10    ; 5.479     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+----------------------------------+------------+-----------+-----------+------------+--------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                              ;
+----------------------------------+------------+-----------+-----------+------------+--------------------------------------+
; Data Port                        ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                      ;
+----------------------------------+------------+-----------+-----------+------------+--------------------------------------+
; pre_syn.bp.iomod_key_databus_0_  ; Clock10    ; 3.306     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_1_  ; Clock10    ; 3.300     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_2_  ; Clock10    ; 2.580     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_3_  ; Clock10    ; 2.657     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_4_  ; Clock10    ; 2.655     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_5_  ; Clock10    ; 3.194     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_6_  ; Clock10    ; 3.306     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_7_  ; Clock10    ; 2.689     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_8_  ; Clock10    ; 3.099     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_9_  ; Clock10    ; 3.336     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_10_ ; Clock10    ; 3.188     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_11_ ; Clock10    ; 3.600     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_12_ ; Clock10    ; 3.014     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_13_ ; Clock10    ; 3.054     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_14_ ; Clock10    ; 3.283     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_15_ ; Clock10    ; 3.300     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_16_ ; Clock10    ; 3.070     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_17_ ; Clock10    ; 2.661     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_18_ ; Clock10    ; 3.179     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_19_ ; Clock10    ; 3.036     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_20_ ; Clock10    ; 2.926     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_21_ ; Clock10    ; 2.677     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_22_ ; Clock10    ; 3.256     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_23_ ; Clock10    ; 2.581     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_24_ ; Clock10    ; 2.801     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_25_ ; Clock10    ; 3.132     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_26_ ; Clock10    ; 3.034     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_27_ ; Clock10    ; 2.771     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_28_ ; Clock10    ; 2.916     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_29_ ; Clock10    ; 2.922     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_30_ ; Clock10    ; 3.116     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_31_ ; Clock10    ; 2.926     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_0_   ; Clock10    ; 3.306     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_1_   ; Clock10    ; 3.286     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_2_   ; Clock10    ; 2.580     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_3_   ; Clock10    ; 2.687     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_4_   ; Clock10    ; 2.810     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_5_   ; Clock10    ; 3.174     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_6_   ; Clock10    ; 3.306     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_7_   ; Clock10    ; 2.659     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_8_   ; Clock10    ; 3.089     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_9_   ; Clock10    ; 3.300     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_10_  ; Clock10    ; 3.179     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_11_  ; Clock10    ; 3.579     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_12_  ; Clock10    ; 2.922     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_13_  ; Clock10    ; 3.163     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_14_  ; Clock10    ; 3.283     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_15_  ; Clock10    ; 3.310     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_16_  ; Clock10    ; 3.070     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_17_  ; Clock10    ; 2.651     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_18_  ; Clock10    ; 3.045     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_19_  ; Clock10    ; 3.037     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_20_  ; Clock10    ; 3.067     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_21_  ; Clock10    ; 2.830     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_22_  ; Clock10    ; 3.256     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_23_  ; Clock10    ; 2.928     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_24_  ; Clock10    ; 2.791     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_25_  ; Clock10    ; 3.027     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_26_  ; Clock10    ; 3.044     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_27_  ; Clock10    ; 2.689     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_28_  ; Clock10    ; 2.665     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_29_  ; Clock10    ; 3.184     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_30_  ; Clock10    ; 3.055     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_31_  ; Clock10    ; 2.926     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_0_       ; Clock10    ; 3.336     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_1_       ; Clock10    ; 3.330     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_2_       ; Clock10    ; 2.581     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_3_       ; Clock10    ; 2.580     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_4_       ; Clock10    ; 2.569     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_5_       ; Clock10    ; 3.184     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_6_       ; Clock10    ; 3.286     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_7_       ; Clock10    ; 2.580     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_8_       ; Clock10    ; 3.089     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_9_       ; Clock10    ; 3.256     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_10_      ; Clock10    ; 3.219     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_11_      ; Clock10    ; 3.608     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_12_      ; Clock10    ; 2.942     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_13_      ; Clock10    ; 3.193     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_14_      ; Clock10    ; 3.313     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_15_      ; Clock10    ; 3.330     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_16_      ; Clock10    ; 3.099     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_17_      ; Clock10    ; 2.569     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_18_      ; Clock10    ; 3.209     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_19_      ; Clock10    ; 3.036     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_20_      ; Clock10    ; 3.057     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_21_      ; Clock10    ; 2.820     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_22_      ; Clock10    ; 3.256     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_23_      ; Clock10    ; 2.830     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_24_      ; Clock10    ; 2.689     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_25_      ; Clock10    ; 3.142     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_26_      ; Clock10    ; 3.178     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_27_      ; Clock10    ; 2.801     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_28_      ; Clock10    ; 2.665     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_29_      ; Clock10    ; 3.178     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_30_      ; Clock10    ; 3.146     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_31_      ; Clock10    ; 2.938     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+----------------------------------+------------+-----------+-----------+------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                   ;
+---------------------------------------+---------+----------+----------+---------+---------------------+
; Clock                                 ; Setup   ; Hold     ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------------+---------+----------+----------+---------+---------------------+
; Worst-case Slack                      ; 52.146  ; -2.987   ; N/A      ; N/A     ; 47.436              ;
;  Clock10                              ; 52.146  ; -2.987   ; N/A      ; N/A     ; 47.436              ;
;  PLL_inst|altpll_component|pll|clk[0] ; 185.504 ; 0.215    ; N/A      ; N/A     ; 247.436             ;
;  altera_reserved_tck                  ; N/A     ; N/A      ; N/A      ; N/A     ; 97.531              ;
; Design-wide TNS                       ; 0.0     ; -600.605 ; 0.0      ; 0.0     ; 0.0                 ;
;  Clock10                              ; 0.000   ; -600.605 ; N/A      ; N/A     ; 0.000               ;
;  PLL_inst|altpll_component|pll|clk[0] ; 0.000   ; 0.000    ; N/A      ; N/A     ; 0.000               ;
;  altera_reserved_tck                  ; N/A     ; N/A      ; N/A      ; N/A     ; 0.000               ;
+---------------------------------------+---------+----------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------+
; Setup Times                                                                                  ;
+-----------+------------+--------+--------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                      ;
+-----------+------------+--------+--------+------------+--------------------------------------+
; KEY[*]    ; Clock10    ; 10.650 ; 10.650 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[0]   ; Clock10    ; 10.604 ; 10.604 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[1]   ; Clock10    ; 10.650 ; 10.650 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[2]   ; Clock10    ; 10.568 ; 10.568 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[3]   ; Clock10    ; 10.600 ; 10.600 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; SW[*]     ; Clock10    ; 14.496 ; 14.496 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[0]    ; Clock10    ; 11.566 ; 11.566 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[1]    ; Clock10    ; 13.994 ; 13.994 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[2]    ; Clock10    ; 14.160 ; 14.160 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[3]    ; Clock10    ; 14.034 ; 14.034 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[4]    ; Clock10    ; 14.263 ; 14.263 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[5]    ; Clock10    ; 14.110 ; 14.110 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[6]    ; Clock10    ; 13.898 ; 13.898 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[7]    ; Clock10    ; 14.496 ; 14.496 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[8]    ; Clock10    ; 14.021 ; 14.021 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[9]    ; Clock10    ; 11.535 ; 11.535 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+--------------------------------------+


+----------------------------------------------------------------------------------------------+
; Hold Times                                                                                   ;
+-----------+------------+--------+--------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                      ;
+-----------+------------+--------+--------+------------+--------------------------------------+
; KEY[*]    ; Clock10    ; -3.967 ; -3.967 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[0]   ; Clock10    ; -4.154 ; -4.154 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[1]   ; Clock10    ; -4.143 ; -4.143 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[2]   ; Clock10    ; -3.967 ; -3.967 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[3]   ; Clock10    ; -4.013 ; -4.013 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; SW[*]     ; Clock10    ; -1.272 ; -1.272 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[0]    ; Clock10    ; -1.272 ; -1.272 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[1]    ; Clock10    ; -1.735 ; -1.735 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[2]    ; Clock10    ; -1.757 ; -1.757 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[3]    ; Clock10    ; -1.348 ; -1.348 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[4]    ; Clock10    ; -1.446 ; -1.446 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[5]    ; Clock10    ; -1.563 ; -1.563 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[6]    ; Clock10    ; -1.366 ; -1.366 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[7]    ; Clock10    ; -1.681 ; -1.681 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[8]    ; Clock10    ; -1.533 ; -1.533 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[9]    ; Clock10    ; -1.540 ; -1.540 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+--------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                               ;
+----------------------------------+------------+--------+--------+------------+--------------------------------------+
; Data Port                        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                      ;
+----------------------------------+------------+--------+--------+------------+--------------------------------------+
; HEX0[*]                          ; Clock10    ; 8.104  ; 8.104  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[0]                         ; Clock10    ; 7.125  ; 7.125  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[1]                         ; Clock10    ; 7.982  ; 7.982  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[2]                         ; Clock10    ; 6.840  ; 6.840  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[3]                         ; Clock10    ; 8.104  ; 8.104  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[4]                         ; Clock10    ; 7.291  ; 7.291  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[5]                         ; Clock10    ; 6.914  ; 6.914  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[6]                         ; Clock10    ; 6.735  ; 6.735  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX1[*]                          ; Clock10    ; 9.381  ; 9.381  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[0]                         ; Clock10    ; 7.423  ; 7.423  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[1]                         ; Clock10    ; 9.038  ; 9.038  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[2]                         ; Clock10    ; 8.440  ; 8.440  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[3]                         ; Clock10    ; 7.306  ; 7.306  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[4]                         ; Clock10    ; 9.013  ; 9.013  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[5]                         ; Clock10    ; 7.146  ; 7.146  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[6]                         ; Clock10    ; 9.381  ; 9.381  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX2[*]                          ; Clock10    ; 8.900  ; 8.900  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[0]                         ; Clock10    ; 8.412  ; 8.412  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[1]                         ; Clock10    ; 8.471  ; 8.471  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[2]                         ; Clock10    ; 8.820  ; 8.820  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[3]                         ; Clock10    ; 7.682  ; 7.682  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[4]                         ; Clock10    ; 8.811  ; 8.811  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[5]                         ; Clock10    ; 8.900  ; 8.900  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[6]                         ; Clock10    ; 8.800  ; 8.800  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX3[*]                          ; Clock10    ; 8.121  ; 8.121  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[0]                         ; Clock10    ; 7.654  ; 7.654  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[1]                         ; Clock10    ; 7.269  ; 7.269  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[2]                         ; Clock10    ; 8.026  ; 8.026  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[3]                         ; Clock10    ; 7.179  ; 7.179  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[4]                         ; Clock10    ; 7.809  ; 7.809  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[5]                         ; Clock10    ; 8.121  ; 8.121  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[6]                         ; Clock10    ; 8.065  ; 8.065  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDG[*]                          ; Clock10    ; 6.761  ; 6.761  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[0]                         ; Clock10    ; 6.276  ; 6.276  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[1]                         ; Clock10    ; 5.407  ; 5.407  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[2]                         ; Clock10    ; 4.993  ; 4.993  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[3]                         ; Clock10    ; 6.158  ; 6.158  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[4]                         ; Clock10    ; 5.988  ; 5.988  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[5]                         ; Clock10    ; 6.761  ; 6.761  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[6]                         ; Clock10    ; 5.597  ; 5.597  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[7]                         ; Clock10    ; 5.378  ; 5.378  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDR[*]                          ; Clock10    ; 6.798  ; 6.798  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[0]                         ; Clock10    ; 5.219  ; 5.219  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[1]                         ; Clock10    ; 5.246  ; 5.246  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[2]                         ; Clock10    ; 6.683  ; 6.683  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[3]                         ; Clock10    ; 6.798  ; 6.798  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[4]                         ; Clock10    ; 5.836  ; 5.836  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[5]                         ; Clock10    ; 5.617  ; 5.617  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[6]                         ; Clock10    ; 5.619  ; 5.619  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[7]                         ; Clock10    ; 6.468  ; 6.468  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[8]                         ; Clock10    ; 5.120  ; 5.120  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[9]                         ; Clock10    ; 5.832  ; 5.832  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_0_  ; Clock10    ; 14.322 ; 14.322 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_1_  ; Clock10    ; 13.989 ; 13.989 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_2_  ; Clock10    ; 12.516 ; 12.516 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_3_  ; Clock10    ; 12.955 ; 12.955 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_4_  ; Clock10    ; 14.763 ; 14.763 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_5_  ; Clock10    ; 15.010 ; 15.010 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_6_  ; Clock10    ; 14.221 ; 14.221 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_7_  ; Clock10    ; 13.363 ; 13.363 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_8_  ; Clock10    ; 13.888 ; 13.888 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_9_  ; Clock10    ; 14.908 ; 14.908 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_10_ ; Clock10    ; 14.971 ; 14.971 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_11_ ; Clock10    ; 13.874 ; 13.874 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_12_ ; Clock10    ; 13.285 ; 13.285 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_13_ ; Clock10    ; 15.507 ; 15.507 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_14_ ; Clock10    ; 15.053 ; 15.053 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_15_ ; Clock10    ; 15.009 ; 15.009 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_16_ ; Clock10    ; 15.620 ; 15.620 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_17_ ; Clock10    ; 13.589 ; 13.589 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_18_ ; Clock10    ; 14.622 ; 14.622 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_19_ ; Clock10    ; 14.918 ; 14.918 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_20_ ; Clock10    ; 13.846 ; 13.846 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_21_ ; Clock10    ; 13.874 ; 13.874 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_22_ ; Clock10    ; 13.784 ; 13.784 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_23_ ; Clock10    ; 13.547 ; 13.547 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_24_ ; Clock10    ; 14.206 ; 14.206 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_25_ ; Clock10    ; 14.829 ; 14.829 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_26_ ; Clock10    ; 14.524 ; 14.524 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_27_ ; Clock10    ; 14.538 ; 14.538 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_28_ ; Clock10    ; 13.261 ; 13.261 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_29_ ; Clock10    ; 14.880 ; 14.880 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_30_ ; Clock10    ; 14.064 ; 14.064 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_31_ ; Clock10    ; 14.541 ; 14.541 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_0_   ; Clock10    ; 14.322 ; 14.322 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_1_   ; Clock10    ; 14.021 ; 14.021 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_2_   ; Clock10    ; 13.057 ; 13.057 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_3_   ; Clock10    ; 12.985 ; 12.985 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_4_   ; Clock10    ; 14.248 ; 14.248 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_5_   ; Clock10    ; 14.990 ; 14.990 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_6_   ; Clock10    ; 14.221 ; 14.221 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_7_   ; Clock10    ; 13.333 ; 13.333 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_8_   ; Clock10    ; 14.167 ; 14.167 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_9_   ; Clock10    ; 14.875 ; 14.875 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_10_  ; Clock10    ; 14.961 ; 14.961 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_11_  ; Clock10    ; 13.933 ; 13.933 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_12_  ; Clock10    ; 13.973 ; 13.973 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_13_  ; Clock10    ; 15.120 ; 15.120 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_14_  ; Clock10    ; 15.053 ; 15.053 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_15_  ; Clock10    ; 15.019 ; 15.019 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_16_  ; Clock10    ; 15.620 ; 15.620 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_17_  ; Clock10    ; 13.579 ; 13.579 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_18_  ; Clock10    ; 14.360 ; 14.360 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_19_  ; Clock10    ; 14.927 ; 14.927 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_20_  ; Clock10    ; 13.880 ; 13.880 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_21_  ; Clock10    ; 14.292 ; 14.292 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_22_  ; Clock10    ; 13.784 ; 13.784 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_23_  ; Clock10    ; 14.511 ; 14.511 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_24_  ; Clock10    ; 14.196 ; 14.196 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_25_  ; Clock10    ; 14.249 ; 14.249 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_26_  ; Clock10    ; 14.534 ; 14.534 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_27_  ; Clock10    ; 14.558 ; 14.558 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_28_  ; Clock10    ; 13.188 ; 13.188 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_29_  ; Clock10    ; 14.570 ; 14.570 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_30_  ; Clock10    ; 14.074 ; 14.074 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_31_  ; Clock10    ; 14.541 ; 14.541 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_0_       ; Clock10    ; 14.352 ; 14.352 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_1_       ; Clock10    ; 14.019 ; 14.019 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_2_       ; Clock10    ; 12.763 ; 12.763 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_3_       ; Clock10    ; 13.330 ; 13.330 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_4_       ; Clock10    ; 14.242 ; 14.242 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_5_       ; Clock10    ; 15.000 ; 15.000 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_6_       ; Clock10    ; 14.201 ; 14.201 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_7_       ; Clock10    ; 13.356 ; 13.356 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_8_       ; Clock10    ; 14.167 ; 14.167 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_9_       ; Clock10    ; 14.518 ; 14.518 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_10_      ; Clock10    ; 15.001 ; 15.001 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_11_      ; Clock10    ; 13.914 ; 13.914 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_12_      ; Clock10    ; 13.993 ; 13.993 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_13_      ; Clock10    ; 15.150 ; 15.150 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_14_      ; Clock10    ; 15.083 ; 15.083 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_15_      ; Clock10    ; 15.363 ; 15.363 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_16_      ; Clock10    ; 15.675 ; 15.675 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_17_      ; Clock10    ; 13.922 ; 13.922 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_18_      ; Clock10    ; 14.652 ; 14.652 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_19_      ; Clock10    ; 14.918 ; 14.918 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_20_      ; Clock10    ; 13.870 ; 13.870 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_21_      ; Clock10    ; 14.208 ; 14.208 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_22_      ; Clock10    ; 13.784 ; 13.784 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_23_      ; Clock10    ; 14.457 ; 14.457 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_24_      ; Clock10    ; 14.724 ; 14.724 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_25_      ; Clock10    ; 14.839 ; 14.839 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_26_      ; Clock10    ; 15.113 ; 15.113 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_27_      ; Clock10    ; 14.568 ; 14.568 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_28_      ; Clock10    ; 13.188 ; 13.188 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_29_      ; Clock10    ; 14.302 ; 14.302 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_30_      ; Clock10    ; 14.094 ; 14.094 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_31_      ; Clock10    ; 14.837 ; 14.837 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+----------------------------------+------------+--------+--------+------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                     ;
+----------------------------------+------------+-------+-------+------------+--------------------------------------+
; Data Port                        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+----------------------------------+------------+-------+-------+------------+--------------------------------------+
; HEX0[*]                          ; Clock10    ; 2.401 ; 2.401 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[0]                         ; Clock10    ; 2.444 ; 2.444 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[1]                         ; Clock10    ; 2.926 ; 2.926 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[2]                         ; Clock10    ; 2.402 ; 2.402 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[3]                         ; Clock10    ; 2.817 ; 2.817 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[4]                         ; Clock10    ; 2.550 ; 2.550 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[5]                         ; Clock10    ; 2.464 ; 2.464 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[6]                         ; Clock10    ; 2.401 ; 2.401 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX1[*]                          ; Clock10    ; 2.593 ; 2.593 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[0]                         ; Clock10    ; 2.750 ; 2.750 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[1]                         ; Clock10    ; 2.779 ; 2.779 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[2]                         ; Clock10    ; 2.593 ; 2.593 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[3]                         ; Clock10    ; 2.703 ; 2.703 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[4]                         ; Clock10    ; 2.727 ; 2.727 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[5]                         ; Clock10    ; 2.700 ; 2.700 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[6]                         ; Clock10    ; 2.928 ; 2.928 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX2[*]                          ; Clock10    ; 2.798 ; 2.798 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[0]                         ; Clock10    ; 3.147 ; 3.147 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[1]                         ; Clock10    ; 3.156 ; 3.156 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[2]                         ; Clock10    ; 3.406 ; 3.406 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[3]                         ; Clock10    ; 2.926 ; 2.926 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[4]                         ; Clock10    ; 2.885 ; 2.885 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[5]                         ; Clock10    ; 2.798 ; 2.798 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[6]                         ; Clock10    ; 3.295 ; 3.295 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX3[*]                          ; Clock10    ; 2.520 ; 2.520 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[0]                         ; Clock10    ; 2.671 ; 2.671 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[1]                         ; Clock10    ; 2.712 ; 2.712 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[2]                         ; Clock10    ; 2.966 ; 2.966 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[3]                         ; Clock10    ; 2.520 ; 2.520 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[4]                         ; Clock10    ; 2.783 ; 2.783 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[5]                         ; Clock10    ; 2.888 ; 2.888 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[6]                         ; Clock10    ; 2.904 ; 2.904 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDG[*]                          ; Clock10    ; 2.054 ; 2.054 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[0]                         ; Clock10    ; 2.520 ; 2.520 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[1]                         ; Clock10    ; 2.249 ; 2.249 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[2]                         ; Clock10    ; 2.054 ; 2.054 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[3]                         ; Clock10    ; 2.451 ; 2.451 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[4]                         ; Clock10    ; 2.503 ; 2.503 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[5]                         ; Clock10    ; 2.759 ; 2.759 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[6]                         ; Clock10    ; 2.302 ; 2.302 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[7]                         ; Clock10    ; 2.229 ; 2.229 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDR[*]                          ; Clock10    ; 2.041 ; 2.041 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[0]                         ; Clock10    ; 2.120 ; 2.120 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[1]                         ; Clock10    ; 2.128 ; 2.128 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[2]                         ; Clock10    ; 2.701 ; 2.701 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[3]                         ; Clock10    ; 2.880 ; 2.880 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[4]                         ; Clock10    ; 2.519 ; 2.519 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[5]                         ; Clock10    ; 2.295 ; 2.295 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[6]                         ; Clock10    ; 2.303 ; 2.303 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[7]                         ; Clock10    ; 2.628 ; 2.628 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[8]                         ; Clock10    ; 2.041 ; 2.041 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[9]                         ; Clock10    ; 2.341 ; 2.341 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_0_  ; Clock10    ; 2.670 ; 2.670 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_1_  ; Clock10    ; 2.790 ; 2.790 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_2_  ; Clock10    ; 2.454 ; 2.454 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_3_  ; Clock10    ; 2.868 ; 2.868 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_4_  ; Clock10    ; 3.070 ; 3.070 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_5_  ; Clock10    ; 3.195 ; 3.195 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_6_  ; Clock10    ; 3.117 ; 3.117 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_7_  ; Clock10    ; 2.825 ; 2.825 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_8_  ; Clock10    ; 3.118 ; 3.118 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_9_  ; Clock10    ; 3.455 ; 3.455 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_10_ ; Clock10    ; 3.276 ; 3.276 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_11_ ; Clock10    ; 2.631 ; 2.631 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_12_ ; Clock10    ; 2.744 ; 2.744 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_13_ ; Clock10    ; 3.135 ; 3.135 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_14_ ; Clock10    ; 2.697 ; 2.697 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_15_ ; Clock10    ; 2.524 ; 2.524 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_16_ ; Clock10    ; 3.521 ; 3.521 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_17_ ; Clock10    ; 2.866 ; 2.866 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_18_ ; Clock10    ; 3.167 ; 3.167 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_19_ ; Clock10    ; 3.090 ; 3.090 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_20_ ; Clock10    ; 2.936 ; 2.936 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_21_ ; Clock10    ; 2.851 ; 2.851 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_22_ ; Clock10    ; 2.840 ; 2.840 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_23_ ; Clock10    ; 2.402 ; 2.402 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_24_ ; Clock10    ; 2.873 ; 2.873 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_25_ ; Clock10    ; 3.065 ; 3.065 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_26_ ; Clock10    ; 3.190 ; 3.190 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_27_ ; Clock10    ; 3.376 ; 3.376 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_28_ ; Clock10    ; 2.888 ; 2.888 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_29_ ; Clock10    ; 2.977 ; 2.977 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_30_ ; Clock10    ; 2.954 ; 2.954 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_key_databus_31_ ; Clock10    ; 3.064 ; 3.064 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_0_   ; Clock10    ; 2.670 ; 2.670 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_1_   ; Clock10    ; 2.821 ; 2.821 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_2_   ; Clock10    ; 2.643 ; 2.643 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_3_   ; Clock10    ; 2.898 ; 2.898 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_4_   ; Clock10    ; 2.898 ; 2.898 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_5_   ; Clock10    ; 3.175 ; 3.175 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_6_   ; Clock10    ; 3.117 ; 3.117 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_7_   ; Clock10    ; 2.795 ; 2.795 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_8_   ; Clock10    ; 3.216 ; 3.216 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_9_   ; Clock10    ; 3.423 ; 3.423 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_10_  ; Clock10    ; 3.266 ; 3.266 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_11_  ; Clock10    ; 2.673 ; 2.673 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_12_  ; Clock10    ; 3.038 ; 3.038 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_13_  ; Clock10    ; 2.952 ; 2.952 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_14_  ; Clock10    ; 2.697 ; 2.697 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_15_  ; Clock10    ; 2.534 ; 2.534 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_16_  ; Clock10    ; 3.521 ; 3.521 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_17_  ; Clock10    ; 2.856 ; 2.856 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_18_  ; Clock10    ; 3.073 ; 3.073 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_19_  ; Clock10    ; 3.093 ; 3.093 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_20_  ; Clock10    ; 2.969 ; 2.969 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_21_  ; Clock10    ; 3.052 ; 3.052 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_22_  ; Clock10    ; 2.840 ; 2.840 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_23_  ; Clock10    ; 2.776 ; 2.776 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_24_  ; Clock10    ; 2.863 ; 2.863 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_25_  ; Clock10    ; 2.838 ; 2.838 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_26_  ; Clock10    ; 3.200 ; 3.200 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_27_  ; Clock10    ; 3.395 ; 3.395 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_28_  ; Clock10    ; 2.847 ; 2.847 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_29_  ; Clock10    ; 2.858 ; 2.858 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_30_  ; Clock10    ; 2.964 ; 2.964 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.iomod_sw_databus_31_  ; Clock10    ; 3.064 ; 3.064 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_0_       ; Clock10    ; 2.700 ; 2.700 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_1_       ; Clock10    ; 2.820 ; 2.820 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_2_       ; Clock10    ; 2.534 ; 2.534 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_3_       ; Clock10    ; 3.051 ; 3.051 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_4_       ; Clock10    ; 2.892 ; 2.892 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_5_       ; Clock10    ; 3.185 ; 3.185 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_6_       ; Clock10    ; 3.097 ; 3.097 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_7_       ; Clock10    ; 2.821 ; 2.821 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_8_       ; Clock10    ; 3.216 ; 3.216 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_9_       ; Clock10    ; 3.289 ; 3.289 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_10_      ; Clock10    ; 3.306 ; 3.306 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_11_      ; Clock10    ; 2.659 ; 2.659 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_12_      ; Clock10    ; 3.058 ; 3.058 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_13_      ; Clock10    ; 2.982 ; 2.982 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_14_      ; Clock10    ; 2.727 ; 2.727 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_15_      ; Clock10    ; 2.669 ; 2.669 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_16_      ; Clock10    ; 3.553 ; 3.553 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_17_      ; Clock10    ; 3.006 ; 3.006 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_18_      ; Clock10    ; 3.197 ; 3.197 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_19_      ; Clock10    ; 3.090 ; 3.090 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_20_      ; Clock10    ; 2.959 ; 2.959 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_21_      ; Clock10    ; 2.991 ; 2.991 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_22_      ; Clock10    ; 2.840 ; 2.840 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_23_      ; Clock10    ; 2.744 ; 2.744 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_24_      ; Clock10    ; 3.044 ; 3.044 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_25_      ; Clock10    ; 3.075 ; 3.075 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_26_      ; Clock10    ; 3.422 ; 3.422 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_27_      ; Clock10    ; 3.406 ; 3.406 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_28_      ; Clock10    ; 2.847 ; 2.847 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_29_      ; Clock10    ; 2.771 ; 2.771 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_30_      ; Clock10    ; 2.984 ; 2.984 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; pre_syn.bp.proc_databus_31_      ; Clock10    ; 3.186 ; 3.186 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+----------------------------------+------------+-------+-------+------------+--------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                          ;
+--------------------------------------+--------------------------------------+-----------+----------+----------+----------+
; From Clock                           ; To Clock                             ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------+--------------------------------------+-----------+----------+----------+----------+
; Clock10                              ; Clock10                              ; 6570      ; 0        ; 0        ; 0        ;
; PLL_inst|altpll_component|pll|clk[0] ; Clock10                              ; 264707240 ; 2        ; 0        ; 0        ;
; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 1152      ; 0        ; 0        ; 0        ;
; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 204245602 ; 0        ; 0        ; 0        ;
+--------------------------------------+--------------------------------------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                           ;
+--------------------------------------+--------------------------------------+-----------+----------+----------+----------+
; From Clock                           ; To Clock                             ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------+--------------------------------------+-----------+----------+----------+----------+
; Clock10                              ; Clock10                              ; 6570      ; 0        ; 0        ; 0        ;
; PLL_inst|altpll_component|pll|clk[0] ; Clock10                              ; 264707240 ; 2        ; 0        ; 0        ;
; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 1152      ; 0        ; 0        ; 0        ;
; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 204245602 ; 0        ; 0        ; 0        ;
+--------------------------------------+--------------------------------------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 0     ; 0    ;
; Unconstrained Output Port Paths ; 0     ; 0    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Nov 18 11:12:51 2014
Info: Command: quartus_sta Project4 -c Debug
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity sld_jtag_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'Timing.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {PLL_inst|altpll_component|pll|inclk[0]} -divide_by 5 -duty_cycle 50.00 -name {PLL_inst|altpll_component|pll|clk[0]} {PLL_inst|altpll_component|pll|clk[0]}
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Clock: PLL_inst|altpll_component|pll|clk[0] with master clock period: 100.000 found on PLL node: PLL_inst|altpll_component|pll|clk[0] does not match the master clock period requirement: 20.000
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 52.732
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    52.732         0.000 Clock10 
    Info (332119):   185.504         0.000 PLL_inst|altpll_component|pll|clk[0] 
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case hold slack is -2.987
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.987      -284.669 Clock10 
    Info (332119):     0.445         0.000 PLL_inst|altpll_component|pll|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 47.436
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    47.436         0.000 Clock10 
    Info (332119):    97.531         0.000 altera_reserved_tck 
    Info (332119):   247.436         0.000 PLL_inst|altpll_component|pll|clk[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 52.732
    Info (332115): -to_clock [get_clocks {Clock10}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 52.732 
    Info (332115): ===================================================================
    Info (332115): From Node    : PLL_inst|altpll_component|pll|clk[0]
    Info (332115): To Node      : sld_signaltap:auto_signaltap_0|acq_data_in_reg[384]
    Info (332115): Launch Clock : PLL_inst|altpll_component|pll|clk[0] (INVERTED)
    Info (332115): Latch Clock  : Clock10
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):    250.000    250.000           launch edge time
    Info (332115):    247.581     -2.419  F        clock network delay
    Info (332115):    248.510      0.929 FF    IC  PLL_inst|altpll_component|_clk0~clkctrl|inclk[0]
    Info (332115):    248.510      0.000 FF  CELL  PLL_inst|altpll_component|_clk0~clkctrl|outclk
    Info (332115):    249.889      1.379 FF    IC  auto_signaltap_0|acq_data_in_reg[384]~feeder|datad
    Info (332115):    250.067      0.178 FF  CELL  auto_signaltap_0|acq_data_in_reg[384]~feeder|combout
    Info (332115):    250.067      0.000 FF    IC  auto_signaltap_0|acq_data_in_reg[384]|datain
    Info (332115):    250.163      0.096 FF  CELL  sld_signaltap:auto_signaltap_0|acq_data_in_reg[384]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):    300.000    300.000           latch edge time
    Info (332115):    302.857      2.857  R        clock network delay
    Info (332115):    302.895      0.038     uTsu  sld_signaltap:auto_signaltap_0|acq_data_in_reg[384]
    Info (332115): 
    Info (332115): Data Arrival Time  :   250.163
    Info (332115): Data Required Time :   302.895
    Info (332115): Slack              :    52.732 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 185.504
    Info (332115): -to_clock [get_clocks {PLL_inst|altpll_component|pll|clk[0]}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 185.504 
    Info (332115): ===================================================================
    Info (332115): From Node    : SW[7]
    Info (332115): To Node      : IO_SW:iomod_sw|data_sctrl[2]
    Info (332115): Launch Clock : Clock10
    Info (332115): Latch Clock  : PLL_inst|altpll_component|pll|clk[0]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):    400.000    400.000           launch edge time
    Info (332115):    400.000      0.000  R        clock network delay
    Info (332115):    300.000   -100.000  F  iExt  SW[7]
    Info (332115):    301.026      1.026 FF  CELL  SW[7]|combout
    Info (332115):    302.739      1.713 FF    IC  iomod_sw|Equal0~3|dataa
    Info (332115):    303.284      0.545 FF  CELL  iomod_sw|Equal0~3|combout
    Info (332115):    304.170      0.886 FF    IC  iomod_sw|Equal0~4|datab
    Info (332115):    304.661      0.491 FF  CELL  iomod_sw|Equal0~4|combout
    Info (332115):    305.555      0.894 FF    IC  iomod_sw|Equal0~5|datab
    Info (332115):    306.071      0.516 FF  CELL  iomod_sw|Equal0~5|combout
    Info (332115):    307.932      1.861 FF    IC  iomod_sw|cnt_deb~1|datad
    Info (332115):    308.109      0.177 FR  CELL  iomod_sw|cnt_deb~1|combout
    Info (332115):    308.418      0.309 RR    IC  iomod_sw|data_sdata[0]~9|dataa
    Info (332115):    308.930      0.512 RR  CELL  iomod_sw|data_sdata[0]~9|combout
    Info (332115):    309.792      0.862 RR    IC  iomod_sw|data_sdata[0]~10|datac
    Info (332115):    310.114      0.322 RR  CELL  iomod_sw|data_sdata[0]~10|combout
    Info (332115):    312.617      2.503 RR    IC  iomod_sw|data_sctrl[2]~4|dataa
    Info (332115):    313.161      0.544 RR  CELL  iomod_sw|data_sctrl[2]~4|combout
    Info (332115):    313.991      0.830 RR    IC  iomod_sw|data_sctrl[2]~5|dataa
    Info (332115):    314.535      0.544 RR  CELL  iomod_sw|data_sctrl[2]~5|combout
    Info (332115):    314.535      0.000 RR    IC  iomod_sw|data_sctrl[2]|datain
    Info (332115):    314.631      0.096 RR  CELL  IO_SW:iomod_sw|data_sctrl[2]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):    500.000    500.000           latch edge time
    Info (332115):    500.097      0.097  R        clock network delay
    Info (332115):    500.135      0.038     uTsu  IO_SW:iomod_sw|data_sctrl[2]
    Info (332115): 
    Info (332115): Data Arrival Time  :   314.631
    Info (332115): Data Required Time :   500.135
    Info (332115): Slack              :   185.504 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (1 violated).  Worst case slack is -2.987
    Info (332115): -to_clock [get_clocks {Clock10}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is -2.987 (VIOLATED)
    Info (332115): ===================================================================
    Info (332115): From Node    : PLL_inst|altpll_component|pll|clk[0]
    Info (332115): To Node      : sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[384]
    Info (332115): Launch Clock : PLL_inst|altpll_component|pll|clk[0]
    Info (332115): Latch Clock  : Clock10
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):     -2.419     -2.419  R        clock network delay
    Info (332115):     -1.490      0.929 RR    IC  PLL_inst|altpll_component|_clk0~clkctrl|inclk[0]
    Info (332115):     -1.490      0.000 RR  CELL  PLL_inst|altpll_component|_clk0~clkctrl|outclk
    Info (332115):     -0.130      1.360 RR    IC  auto_signaltap_0|acq_trigger_in_reg[384]~feeder|datad
    Info (332115):      0.048      0.178 RR  CELL  auto_signaltap_0|acq_trigger_in_reg[384]~feeder|combout
    Info (332115):      0.048      0.000 RR    IC  auto_signaltap_0|acq_trigger_in_reg[384]|datain
    Info (332115):      0.144      0.096 RR  CELL  sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[384]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      2.845      2.845  R        clock network delay
    Info (332115):      3.131      0.286      uTh  sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[384]
    Info (332115): 
    Info (332115): Data Arrival Time  :     0.144
    Info (332115): Data Required Time :     3.131
    Info (332115): Slack              :    -2.987 (VIOLATED)
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.445
    Info (332115): -to_clock [get_clocks {PLL_inst|altpll_component|pll|clk[0]}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.445 
    Info (332115): ===================================================================
    Info (332115): From Node    : Processor:proc|Register:pc|dataOut[1]
    Info (332115): To Node      : Processor:proc|Register:pc|dataOut[1]
    Info (332115): Launch Clock : PLL_inst|altpll_component|pll|clk[0]
    Info (332115): Latch Clock  : PLL_inst|altpll_component|pll|clk[0]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.104      0.104  R        clock network delay
    Info (332115):      0.381      0.277     uTco  Processor:proc|Register:pc|dataOut[1]
    Info (332115):      0.381      0.000 RR  CELL  proc|pc|dataOut[1]|regout
    Info (332115):      0.381      0.000 RR    IC  proc|pc|dataOut~20|datac
    Info (332115):      0.739      0.358 RR  CELL  proc|pc|dataOut~20|combout
    Info (332115):      0.739      0.000 RR    IC  proc|pc|dataOut[1]|datain
    Info (332115):      0.835      0.096 RR  CELL  Processor:proc|Register:pc|dataOut[1]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.104      0.104  R        clock network delay
    Info (332115):      0.390      0.286      uTh  Processor:proc|Register:pc|dataOut[1]
    Info (332115): 
    Info (332115): Data Arrival Time  :     0.835
    Info (332115): Data Required Time :     0.390
    Info (332115): Slack              :     0.445 
    Info (332115): ===================================================================
    Info (332115): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 47.436
    Info (332113): Targets: [get_clocks {Clock10}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 47.436 
    Info (332113): ===================================================================
    Info (332113): Node             : sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): Clock            : Clock10
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           CLOCK_50
    Info (332113):      1.026      1.026 RR  CELL  CLOCK_50|combout
    Info (332113):      1.264      0.238 RR    IC  CLOCK_50~clkctrl|inclk[0]
    Info (332113):      1.264      0.000 RR  CELL  CLOCK_50~clkctrl|outclk
    Info (332113):      2.190      0.926 RR    IC  auto_signaltap_0|sld_signaltap_body|sld_signaltap_body|\stp_non_zero_ram_gen:stp_buffer_ram|auto_generated|ram_block1a0|clk0
    Info (332113):      2.937      0.747 RR  CELL  sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     50.000     50.000           launch edge time
    Info (332113):     50.000      0.000           source latency
    Info (332113):     50.000      0.000           CLOCK_50
    Info (332113):     51.026      1.026 FF  CELL  CLOCK_50|combout
    Info (332113):     51.264      0.238 FF    IC  CLOCK_50~clkctrl|inclk[0]
    Info (332113):     51.264      0.000 FF  CELL  CLOCK_50~clkctrl|outclk
    Info (332113):     52.190      0.926 FF    IC  auto_signaltap_0|sld_signaltap_body|sld_signaltap_body|\stp_non_zero_ram_gen:stp_buffer_ram|auto_generated|ram_block1a0|clk0
    Info (332113):     52.937      0.747 FF  CELL  sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Required Width   :     2.564
    Info (332113): Actual Width     :    50.000
    Info (332113): Slack            :    47.436
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 97.531
    Info (332113): Targets: [get_clocks {altera_reserved_tck}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 97.531 
    Info (332113): ===================================================================
    Info (332113): Node             : altera_reserved_tck
    Info (332113): Clock            : altera_reserved_tck
    Info (332113): Type             : Port Rate
    Info (332113): Required Width   :     2.469
    Info (332113): Actual Width     :   100.000
    Info (332113): Slack            :    97.531
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 247.436
    Info (332113): Targets: [get_clocks {PLL_inst|altpll_component|pll|clk[0]}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 247.436 
    Info (332113): ===================================================================
    Info (332113): Node             : DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): Clock            : PLL_inst|altpll_component|pll|clk[0]
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           CLOCK_50
    Info (332113):      1.026      1.026 RR  CELL  CLOCK_50|combout
    Info (332113):      3.518      2.492 RR    IC  PLL_inst|altpll_component|pll|inclk[0]
    Info (332113):     -2.419     -5.937 RR  CELL  PLL_inst|altpll_component|pll|clk[0]
    Info (332113):     -1.490      0.929 RR    IC  PLL_inst|altpll_component|_clk0~clkctrl|inclk[0]
    Info (332113):     -1.490      0.000 RR  CELL  PLL_inst|altpll_component|_clk0~clkctrl|outclk
    Info (332113):     -0.557      0.933 RR    IC  dataMem|data_rtl_0|auto_generated|ram_block1a0|clk0
    Info (332113):      0.190      0.747 RR  CELL  DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):    250.000    250.000           launch edge time
    Info (332113):    250.000      0.000           source latency
    Info (332113):    250.000      0.000           CLOCK_50
    Info (332113):    251.026      1.026 RR  CELL  CLOCK_50|combout
    Info (332113):    253.518      2.492 RR    IC  PLL_inst|altpll_component|pll|inclk[0]
    Info (332113):    247.581     -5.937 RR  CELL  PLL_inst|altpll_component|pll|clk[0]
    Info (332113):    248.510      0.929 FF    IC  PLL_inst|altpll_component|_clk0~clkctrl|inclk[0]
    Info (332113):    248.510      0.000 FF  CELL  PLL_inst|altpll_component|_clk0~clkctrl|outclk
    Info (332113):    249.443      0.933 FF    IC  dataMem|data_rtl_0|auto_generated|ram_block1a0|clk0
    Info (332113):    250.190      0.747 FF  CELL  DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Required Width   :     2.564
    Info (332113): Actual Width     :   250.000
    Info (332113): Slack            :   247.436
    Info (332113): ===================================================================
    Info (332113): 
Info: Analyzing Fast Model
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Clock: PLL_inst|altpll_component|pll|clk[0] with master clock period: 100.000 found on PLL node: PLL_inst|altpll_component|pll|clk[0] does not match the master clock period requirement: 20.000
Info (332146): Worst-case setup slack is 52.146
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    52.146         0.000 Clock10 
    Info (332119):   194.005         0.000 PLL_inst|altpll_component|pll|clk[0] 
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case hold slack is -2.271
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.271      -600.605 Clock10 
    Info (332119):     0.215         0.000 PLL_inst|altpll_component|pll|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 47.620
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    47.620         0.000 Clock10 
    Info (332119):    97.778         0.000 altera_reserved_tck 
    Info (332119):   247.873         0.000 PLL_inst|altpll_component|pll|clk[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 52.146
    Info (332115): -to_clock [get_clocks {Clock10}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 52.146 
    Info (332115): ===================================================================
    Info (332115): From Node    : PLL_inst|altpll_component|pll|clk[0]
    Info (332115): To Node      : sld_signaltap:auto_signaltap_0|acq_data_in_reg[384]
    Info (332115): Launch Clock : PLL_inst|altpll_component|pll|clk[0] (INVERTED)
    Info (332115): Latch Clock  : Clock10
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):    250.000    250.000           launch edge time
    Info (332115):    248.056     -1.944  F        clock network delay
    Info (332115):    248.698      0.642 FF    IC  PLL_inst|altpll_component|_clk0~clkctrl|inclk[0]
    Info (332115):    248.698      0.000 FF  CELL  PLL_inst|altpll_component|_clk0~clkctrl|outclk
    Info (332115):    249.578      0.880 FF    IC  auto_signaltap_0|acq_data_in_reg[384]~feeder|datad
    Info (332115):    249.637      0.059 FF  CELL  auto_signaltap_0|acq_data_in_reg[384]~feeder|combout
    Info (332115):    249.637      0.000 FF    IC  auto_signaltap_0|acq_data_in_reg[384]|datain
    Info (332115):    249.679      0.042 FF  CELL  sld_signaltap:auto_signaltap_0|acq_data_in_reg[384]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):    300.000    300.000           latch edge time
    Info (332115):    301.793      1.793  R        clock network delay
    Info (332115):    301.825      0.032     uTsu  sld_signaltap:auto_signaltap_0|acq_data_in_reg[384]
    Info (332115): 
    Info (332115): Data Arrival Time  :   249.679
    Info (332115): Data Required Time :   301.825
    Info (332115): Slack              :    52.146 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 194.005
    Info (332115): -to_clock [get_clocks {PLL_inst|altpll_component|pll|clk[0]}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 194.005 
    Info (332115): ===================================================================
    Info (332115): From Node    : SW[7]
    Info (332115): To Node      : IO_SW:iomod_sw|data_sctrl[2]
    Info (332115): Launch Clock : Clock10
    Info (332115): Latch Clock  : PLL_inst|altpll_component|pll|clk[0]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):    400.000    400.000           launch edge time
    Info (332115):    400.000      0.000  R        clock network delay
    Info (332115):    300.000   -100.000  F  iExt  SW[7]
    Info (332115):    300.571      0.571 FF  CELL  SW[7]|combout
    Info (332115):    301.268      0.697 FF    IC  iomod_sw|Equal0~3|dataa
    Info (332115):    301.448      0.180 FF  CELL  iomod_sw|Equal0~3|combout
    Info (332115):    301.784      0.336 FF    IC  iomod_sw|Equal0~4|datab
    Info (332115):    301.964      0.180 FF  CELL  iomod_sw|Equal0~4|combout
    Info (332115):    302.308      0.344 FF    IC  iomod_sw|Equal0~5|datab
    Info (332115):    302.488      0.180 FF  CELL  iomod_sw|Equal0~5|combout
    Info (332115):    303.214      0.726 FF    IC  iomod_sw|cnt_deb~1|datad
    Info (332115):    303.273      0.059 FR  CELL  iomod_sw|cnt_deb~1|combout
    Info (332115):    303.384      0.111 RR    IC  iomod_sw|data_sdata[0]~9|dataa
    Info (332115):    303.571      0.187 RR  CELL  iomod_sw|data_sdata[0]~9|combout
    Info (332115):    303.885      0.314 RR    IC  iomod_sw|data_sdata[0]~10|datac
    Info (332115):    304.018      0.133 RR  CELL  iomod_sw|data_sdata[0]~10|combout
    Info (332115):    305.046      1.028 RR    IC  iomod_sw|data_sctrl[2]~4|dataa
    Info (332115):    305.233      0.187 RR  CELL  iomod_sw|data_sctrl[2]~4|combout
    Info (332115):    305.535      0.302 RR    IC  iomod_sw|data_sctrl[2]~5|dataa
    Info (332115):    305.715      0.180 RR  CELL  iomod_sw|data_sctrl[2]~5|combout
    Info (332115):    305.715      0.000 RR    IC  iomod_sw|data_sctrl[2]|datain
    Info (332115):    305.757      0.042 RR  CELL  IO_SW:iomod_sw|data_sctrl[2]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):    500.000    500.000           latch edge time
    Info (332115):    499.730     -0.270  R        clock network delay
    Info (332115):    499.762      0.032     uTsu  IO_SW:iomod_sw|data_sctrl[2]
    Info (332115): 
    Info (332115): Data Arrival Time  :   305.757
    Info (332115): Data Required Time :   499.762
    Info (332115): Slack              :   194.005 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (1 violated).  Worst case slack is -2.271
    Info (332115): -to_clock [get_clocks {Clock10}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is -2.271 (VIOLATED)
    Info (332115): ===================================================================
    Info (332115): From Node    : PLL_inst|altpll_component|pll|clk[0]
    Info (332115): To Node      : sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[384]
    Info (332115): Launch Clock : PLL_inst|altpll_component|pll|clk[0]
    Info (332115): Latch Clock  : Clock10
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):     -1.944     -1.944  R        clock network delay
    Info (332115):     -1.302      0.642 RR    IC  PLL_inst|altpll_component|_clk0~clkctrl|inclk[0]
    Info (332115):     -1.302      0.000 RR  CELL  PLL_inst|altpll_component|_clk0~clkctrl|outclk
    Info (332115):     -0.437      0.865 RR    IC  auto_signaltap_0|acq_trigger_in_reg[384]~feeder|datad
    Info (332115):     -0.378      0.059 RR  CELL  auto_signaltap_0|acq_trigger_in_reg[384]~feeder|combout
    Info (332115):     -0.378      0.000 RR    IC  auto_signaltap_0|acq_trigger_in_reg[384]|datain
    Info (332115):     -0.336      0.042 RR  CELL  sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[384]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      1.783      1.783  R        clock network delay
    Info (332115):      1.935      0.152      uTh  sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[384]
    Info (332115): 
    Info (332115): Data Arrival Time  :    -0.336
    Info (332115): Data Required Time :     1.935
    Info (332115): Slack              :    -2.271 (VIOLATED)
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.215
    Info (332115): -to_clock [get_clocks {PLL_inst|altpll_component|pll|clk[0]}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.215 
    Info (332115): ===================================================================
    Info (332115): From Node    : Processor:proc|Register:pc|dataOut[1]
    Info (332115): To Node      : Processor:proc|Register:pc|dataOut[1]
    Info (332115): Launch Clock : PLL_inst|altpll_component|pll|clk[0]
    Info (332115): Latch Clock  : PLL_inst|altpll_component|pll|clk[0]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):     -0.265     -0.265  R        clock network delay
    Info (332115):     -0.124      0.141     uTco  Processor:proc|Register:pc|dataOut[1]
    Info (332115):     -0.124      0.000 RR  CELL  proc|pc|dataOut[1]|regout
    Info (332115):     -0.124      0.000 RR    IC  proc|pc|dataOut~20|datac
    Info (332115):      0.060      0.184 RR  CELL  proc|pc|dataOut~20|combout
    Info (332115):      0.060      0.000 RR    IC  proc|pc|dataOut[1]|datain
    Info (332115):      0.102      0.042 RR  CELL  Processor:proc|Register:pc|dataOut[1]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):     -0.265     -0.265  R        clock network delay
    Info (332115):     -0.113      0.152      uTh  Processor:proc|Register:pc|dataOut[1]
    Info (332115): 
    Info (332115): Data Arrival Time  :     0.102
    Info (332115): Data Required Time :    -0.113
    Info (332115): Slack              :     0.215 
    Info (332115): ===================================================================
    Info (332115): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 47.620
    Info (332113): Targets: [get_clocks {Clock10}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 47.620 
    Info (332113): ===================================================================
    Info (332113): Node             : sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): Clock            : Clock10
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           CLOCK_50
    Info (332113):      0.571      0.571 RR  CELL  CLOCK_50|combout
    Info (332113):      0.757      0.186 RR    IC  CLOCK_50~clkctrl|inclk[0]
    Info (332113):      0.757      0.000 RR  CELL  CLOCK_50~clkctrl|outclk
    Info (332113):      1.434      0.677 RR    IC  auto_signaltap_0|sld_signaltap_body|sld_signaltap_body|\stp_non_zero_ram_gen:stp_buffer_ram|auto_generated|ram_block1a0|clk0
    Info (332113):      1.861      0.427 RR  CELL  sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     50.000     50.000           launch edge time
    Info (332113):     50.000      0.000           source latency
    Info (332113):     50.000      0.000           CLOCK_50
    Info (332113):     50.571      0.571 FF  CELL  CLOCK_50|combout
    Info (332113):     50.757      0.186 FF    IC  CLOCK_50~clkctrl|inclk[0]
    Info (332113):     50.757      0.000 FF  CELL  CLOCK_50~clkctrl|outclk
    Info (332113):     51.434      0.677 FF    IC  auto_signaltap_0|sld_signaltap_body|sld_signaltap_body|\stp_non_zero_ram_gen:stp_buffer_ram|auto_generated|ram_block1a0|clk0
    Info (332113):     51.861      0.427 FF  CELL  sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8t14:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Required Width   :     2.380
    Info (332113): Actual Width     :    50.000
    Info (332113): Slack            :    47.620
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 97.778
    Info (332113): Targets: [get_clocks {altera_reserved_tck}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 97.778 
    Info (332113): ===================================================================
    Info (332113): Node             : altera_reserved_tck
    Info (332113): Clock            : altera_reserved_tck
    Info (332113): Type             : Port Rate
    Info (332113): Required Width   :     2.222
    Info (332113): Actual Width     :   100.000
    Info (332113): Slack            :    97.778
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 247.873
    Info (332113): Targets: [get_clocks {PLL_inst|altpll_component|pll|clk[0]}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 247.873 
    Info (332113): ===================================================================
    Info (332113): Node             : DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): Clock            : PLL_inst|altpll_component|pll|clk[0]
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           CLOCK_50
    Info (332113):      0.571      0.571 RR  CELL  CLOCK_50|combout
    Info (332113):      2.241      1.670 RR    IC  PLL_inst|altpll_component|pll|inclk[0]
    Info (332113):     -1.944     -4.185 RR  CELL  PLL_inst|altpll_component|pll|clk[0]
    Info (332113):     -1.302      0.642 RR    IC  PLL_inst|altpll_component|_clk0~clkctrl|inclk[0]
    Info (332113):     -1.302      0.000 RR  CELL  PLL_inst|altpll_component|_clk0~clkctrl|outclk
    Info (332113):     -0.618      0.684 RR    IC  dataMem|data_rtl_0|auto_generated|ram_block1a0|clk0
    Info (332113):     -0.191      0.427 RR  CELL  DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):    250.000    250.000           launch edge time
    Info (332113):    250.000      0.000           source latency
    Info (332113):    250.000      0.000           CLOCK_50
    Info (332113):    250.571      0.571 RR  CELL  CLOCK_50|combout
    Info (332113):    252.241      1.670 RR    IC  PLL_inst|altpll_component|pll|inclk[0]
    Info (332113):    248.056     -4.185 RR  CELL  PLL_inst|altpll_component|pll|clk[0]
    Info (332113):    248.698      0.642 FF    IC  PLL_inst|altpll_component|_clk0~clkctrl|inclk[0]
    Info (332113):    248.698      0.000 FF  CELL  PLL_inst|altpll_component|_clk0~clkctrl|outclk
    Info (332113):    249.382      0.684 FF    IC  dataMem|data_rtl_0|auto_generated|ram_block1a0|clk0
    Info (332113):    249.809      0.427 FF  CELL  DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_ghc1:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Required Width   :     2.127
    Info (332113): Actual Width     :   250.000
    Info (332113): Slack            :   247.873
    Info (332113): ===================================================================
    Info (332113): 
Info (332101): Design is fully constrained for setup requirements
Info (332101): Design is fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 576 megabytes
    Info: Processing ended: Tue Nov 18 11:12:56 2014
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:06


