DISPLAY_RATE_SELECT_FPA1,VAR_0
DPLL_FPA01_P1_POST_DIV_MASK_I830,VAR_1
DPLL_FPA01_P1_POST_DIV_MASK_I830_LVDS,VAR_2
DPLL_FPA01_P1_POST_DIV_SHIFT,VAR_3
FP_M1_DIV_MASK,VAR_4
FP_M1_DIV_SHIFT,VAR_5
FP_M2_DIV_MASK,VAR_6
FP_M2_DIV_SHIFT,VAR_7
FP_N_DIV_MASK,VAR_8
FP_N_DIV_SHIFT,VAR_9
LVDS,VAR_10
LVDS_PORT_EN,VAR_11
PLLB_REF_INPUT_SPREADSPECTRUMIN,VAR_12
PLL_P1_DIVIDE_BY_TWO,VAR_13
PLL_P2_DIVIDE_BY_4,VAR_14
PLL_REF_INPUT_MASK,VAR_15
REG_READ,FUNC_0
ffs,FUNC_1
gma_power_begin,FUNC_2
gma_power_end,FUNC_3
psb_intel_clock,FUNC_4
to_gma_crtc,FUNC_5
psb_intel_crtc_clock_get,FUNC_6
dev,VAR_16
crtc,VAR_17
gma_crtc,VAR_18
dev_priv,VAR_19
pipe,VAR_20
map,VAR_21
dpll,VAR_22
fp,VAR_23
clock,VAR_24
is_lvds,VAR_25
p,VAR_26
