digraph "CFG for '_Z23matrix_2d_mul_float_gpuPfS_S_iii' function" {
	label="CFG for '_Z23matrix_2d_mul_float_gpuPfS_S_iii' function";

	Node0x49573e0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#cedaeb70",label="{%6:\l  %7 = tail call i32 @llvm.amdgcn.workgroup.id.x()\l  %8 = tail call i32 @llvm.amdgcn.workgroup.id.y()\l  %9 = tail call i32 @llvm.amdgcn.workitem.id.x(), !range !4\l  %10 = tail call i32 @llvm.amdgcn.workitem.id.y(), !range !4\l  %11 = shl nsw i32 %4, 3\l  %12 = mul nsw i32 %11, %8\l  %13 = add nsw i32 %12, %4\l  %14 = shl nsw i32 %7, 3\l  %15 = shl nsw i32 %5, 3\l  %16 = icmp sgt i32 %4, 0\l  br i1 %16, label %17, label %40\l|{<s0>T|<s1>F}}"];
	Node0x49573e0:s0 -> Node0x49577e0;
	Node0x49573e0:s1 -> Node0x49598b0;
	Node0x49577e0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#b9d0f970",label="{%17:\l17:                                               \l  %18 = mul nsw i32 %10, %4\l  %19 = add i32 %18, %9\l  %20 = getelementptr inbounds [8 x [8 x float]], [8 x [8 x float]]\l... addrspace(3)* @_ZZ23matrix_2d_mul_float_gpuPfS_S_iiiE6A_tile, i32 0, i32 %10,\l... i32 %9\l  %21 = mul nsw i32 %9, %5\l  %22 = add i32 %21, %10\l  %23 = getelementptr inbounds [8 x [8 x float]], [8 x [8 x float]]\l... addrspace(3)* @_ZZ23matrix_2d_mul_float_gpuPfS_S_iiiE6B_tile, i32 0, i32 %9,\l... i32 %10\l  %24 = getelementptr inbounds [8 x [8 x float]], [8 x [8 x float]]\l... addrspace(3)* @_ZZ23matrix_2d_mul_float_gpuPfS_S_iiiE6A_tile, i32 0, i32 %10,\l... i32 0\l  %25 = getelementptr inbounds [8 x [8 x float]], [8 x [8 x float]]\l... addrspace(3)* @_ZZ23matrix_2d_mul_float_gpuPfS_S_iiiE6B_tile, i32 0, i32 0,\l... i32 %9\l  %26 = getelementptr inbounds [8 x [8 x float]], [8 x [8 x float]]\l... addrspace(3)* @_ZZ23matrix_2d_mul_float_gpuPfS_S_iiiE6A_tile, i32 0, i32 %10,\l... i32 1\l  %27 = getelementptr inbounds [8 x [8 x float]], [8 x [8 x float]]\l... addrspace(3)* @_ZZ23matrix_2d_mul_float_gpuPfS_S_iiiE6B_tile, i32 0, i32 1,\l... i32 %9\l  %28 = getelementptr inbounds [8 x [8 x float]], [8 x [8 x float]]\l... addrspace(3)* @_ZZ23matrix_2d_mul_float_gpuPfS_S_iiiE6A_tile, i32 0, i32 %10,\l... i32 2\l  %29 = getelementptr inbounds [8 x [8 x float]], [8 x [8 x float]]\l... addrspace(3)* @_ZZ23matrix_2d_mul_float_gpuPfS_S_iiiE6B_tile, i32 0, i32 2,\l... i32 %9\l  %30 = getelementptr inbounds [8 x [8 x float]], [8 x [8 x float]]\l... addrspace(3)* @_ZZ23matrix_2d_mul_float_gpuPfS_S_iiiE6A_tile, i32 0, i32 %10,\l... i32 3\l  %31 = getelementptr inbounds [8 x [8 x float]], [8 x [8 x float]]\l... addrspace(3)* @_ZZ23matrix_2d_mul_float_gpuPfS_S_iiiE6B_tile, i32 0, i32 3,\l... i32 %9\l  %32 = getelementptr inbounds [8 x [8 x float]], [8 x [8 x float]]\l... addrspace(3)* @_ZZ23matrix_2d_mul_float_gpuPfS_S_iiiE6A_tile, i32 0, i32 %10,\l... i32 4\l  %33 = getelementptr inbounds [8 x [8 x float]], [8 x [8 x float]]\l... addrspace(3)* @_ZZ23matrix_2d_mul_float_gpuPfS_S_iiiE6B_tile, i32 0, i32 4,\l... i32 %9\l  %34 = getelementptr inbounds [8 x [8 x float]], [8 x [8 x float]]\l... addrspace(3)* @_ZZ23matrix_2d_mul_float_gpuPfS_S_iiiE6A_tile, i32 0, i32 %10,\l... i32 5\l  %35 = getelementptr inbounds [8 x [8 x float]], [8 x [8 x float]]\l... addrspace(3)* @_ZZ23matrix_2d_mul_float_gpuPfS_S_iiiE6B_tile, i32 0, i32 5,\l... i32 %9\l  %36 = getelementptr inbounds [8 x [8 x float]], [8 x [8 x float]]\l... addrspace(3)* @_ZZ23matrix_2d_mul_float_gpuPfS_S_iiiE6A_tile, i32 0, i32 %10,\l... i32 6\l  %37 = getelementptr inbounds [8 x [8 x float]], [8 x [8 x float]]\l... addrspace(3)* @_ZZ23matrix_2d_mul_float_gpuPfS_S_iiiE6B_tile, i32 0, i32 6,\l... i32 %9\l  %38 = getelementptr inbounds [8 x [8 x float]], [8 x [8 x float]]\l... addrspace(3)* @_ZZ23matrix_2d_mul_float_gpuPfS_S_iiiE6A_tile, i32 0, i32 %10,\l... i32 7\l  %39 = getelementptr inbounds [8 x [8 x float]], [8 x [8 x float]]\l... addrspace(3)* @_ZZ23matrix_2d_mul_float_gpuPfS_S_iiiE6B_tile, i32 0, i32 7,\l... i32 %9\l  br label %49\l}"];
	Node0x49577e0 -> Node0x4959b60;
	Node0x49598b0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#cedaeb70",label="{%40:\l40:                                               \l  %41 = phi float [ 0.000000e+00, %6 ], [ %92, %49 ]\l  %42 = mul nsw i32 %15, %8\l  %43 = mul nsw i32 %10, %5\l  %44 = add i32 %14, %9\l  %45 = add i32 %44, %43\l  %46 = add i32 %45, %42\l  %47 = sext i32 %46 to i64\l  %48 = getelementptr inbounds float, float addrspace(1)* %2, i64 %47\l  store float %41, float addrspace(1)* %48, align 4, !tbaa !5\l  ret void\l}"];
	Node0x4959b60 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%49:\l49:                                               \l  %50 = phi float [ 0.000000e+00, %17 ], [ %92, %49 ]\l  %51 = phi i32 [ %14, %17 ], [ %94, %49 ]\l  %52 = phi i32 [ %12, %17 ], [ %93, %49 ]\l  %53 = add i32 %19, %52\l  %54 = sext i32 %53 to i64\l  %55 = getelementptr inbounds float, float addrspace(1)* %0, i64 %54\l  %56 = load float, float addrspace(1)* %55, align 4, !tbaa !5,\l... !amdgpu.noclobber !9\l  store float %56, float addrspace(3)* %20, align 4, !tbaa !5\l  %57 = add i32 %22, %51\l  %58 = sext i32 %57 to i64\l  %59 = getelementptr inbounds float, float addrspace(1)* %1, i64 %58\l  %60 = load float, float addrspace(1)* %59, align 4, !tbaa !5,\l... !amdgpu.noclobber !9\l  store float %60, float addrspace(3)* %23, align 4, !tbaa !5\l  fence syncscope(\"workgroup\") release\l  tail call void @llvm.amdgcn.s.barrier()\l  fence syncscope(\"workgroup\") acquire\l  %61 = load float, float addrspace(3)* %24, align 16, !tbaa !5\l  %62 = load float, float addrspace(3)* %25, align 4, !tbaa !5\l  %63 = fmul contract float %61, %62\l  %64 = fadd contract float %50, %63\l  %65 = load float, float addrspace(3)* %26, align 4, !tbaa !5\l  %66 = load float, float addrspace(3)* %27, align 4, !tbaa !5\l  %67 = fmul contract float %65, %66\l  %68 = fadd contract float %64, %67\l  %69 = load float, float addrspace(3)* %28, align 8, !tbaa !5\l  %70 = load float, float addrspace(3)* %29, align 4, !tbaa !5\l  %71 = fmul contract float %69, %70\l  %72 = fadd contract float %68, %71\l  %73 = load float, float addrspace(3)* %30, align 4, !tbaa !5\l  %74 = load float, float addrspace(3)* %31, align 4, !tbaa !5\l  %75 = fmul contract float %73, %74\l  %76 = fadd contract float %72, %75\l  %77 = load float, float addrspace(3)* %32, align 16, !tbaa !5\l  %78 = load float, float addrspace(3)* %33, align 4, !tbaa !5\l  %79 = fmul contract float %77, %78\l  %80 = fadd contract float %76, %79\l  %81 = load float, float addrspace(3)* %34, align 4, !tbaa !5\l  %82 = load float, float addrspace(3)* %35, align 4, !tbaa !5\l  %83 = fmul contract float %81, %82\l  %84 = fadd contract float %80, %83\l  %85 = load float, float addrspace(3)* %36, align 8, !tbaa !5\l  %86 = load float, float addrspace(3)* %37, align 4, !tbaa !5\l  %87 = fmul contract float %85, %86\l  %88 = fadd contract float %84, %87\l  %89 = load float, float addrspace(3)* %38, align 4, !tbaa !5\l  %90 = load float, float addrspace(3)* %39, align 4, !tbaa !5\l  %91 = fmul contract float %89, %90\l  %92 = fadd contract float %88, %91\l  fence syncscope(\"workgroup\") release\l  tail call void @llvm.amdgcn.s.barrier()\l  fence syncscope(\"workgroup\") acquire\l  %93 = add nsw i32 %52, 8\l  %94 = add nsw i32 %51, %15\l  %95 = icmp slt i32 %93, %13\l  br i1 %95, label %49, label %40, !llvm.loop !10\l|{<s0>T|<s1>F}}"];
	Node0x4959b60:s0 -> Node0x4959b60;
	Node0x4959b60:s1 -> Node0x49598b0;
}
