效能導向低雜訊繞線演算法之研究 
“Crosstalk-aware performance-driven routing” 
計畫編號：NSC95-2218-E-155-005 
執行期間：95 年 10 月 1 日 至 96 年 7 月 31 日 
主持人：劉一宇  元智大學資訊工程學系  助理教授 
 
一、 摘要 
中文摘要 
繞線為超大型積體電路設計的重要流程
之一，在強調高效能電路設計的今日，不同的
繞線結果將大幅影響電路的效能。本計劃將藉
由整合高階設計層之資訊至實體設計層來探
討以下兩個問題： 
1. 由於關鍵路徑的延遲時間將決定電
路之整體效能，為了有效提升電路效能，我們
藉由評估尚未完成繞線的線段延遲時間，進而
鑑定電路的關鍵路徑，再提供較佳的繞線資源
給關鍵路徑，使關鍵路徑的延遲時間得以最佳
化。 
2. 為了避免電磁雜訊對電路效能造成
影響，我們再以導線間雜訊免疫的關係為基
礎，針對與關鍵路徑及重度耦合相鄰之線段進
行重新繞線，以便降低電磁雜訊對電路之影
響。 
透過我們所提出的繞線演算法，不但能夠
提升整體電路的效能，還能夠進一步降低因電
磁雜訊而造成電路訊號錯誤之可能性。 
 
英文摘要 
Routing is one of an important step in 
modern VLSI design. In this project, we plan to 
integrate high level synthesis information into 
physical routing for performance improvement 
and crosstalk noise reduction. We will focus on 
the following two problems. 
 
1. Since the circuit performance is 
dominated by the delay time of critical path, we 
need to improve circuit performance by 
optimizing the delay time of critical path. 
However, critical paths identification before wire 
routing is very difficult because of the routing 
uncertainty. We propose a method to estimate 
the wire delay before it is routed. Then, we 
compute the criticality of each wire and identify 
the critical path. After identifying exact critical 
paths before wire routing, we will optimize 
critical paths by granting them more routing 
resource. 
2. To avoid the circuit from 
malfunctioning by crosstalk noise, we plan to use 
the crosstalk immunity information, which is 
obtained from synthesis design level, to reduce 
crosstalk noise during wire re-routing. The wires, 
which are adjacent to critical wires or heavily 
coupled wires, will be re-routed to reduce the 
coupling capacitance on critical wires and 
heavily coupled wires. 
By applying our proposed top-down 
synthesis flow, the circuit performance is 
improved while the crosstalk noise is reduced as 
well. 
 
 
圖三：雜訊導致電路功能失常 (資料來源：[9]) 
 
由於關鍵路徑的延遲時間將決定電路之
整體效能，為了有效提升電路效能，我們計劃
藉由高階設計層之資訊來評估尚未完成繞線
的線段延遲時間，進而鑑定電路的關鍵路徑，
再提供較佳的繞線資源給關鍵路徑，使關鍵路
徑的延遲時間得以最佳化。同時，為了避免電
磁雜訊對電路效能造成影響，我們再以高階合
成設計層所計算之導線間雜訊免疫的關係為
基礎，針對與關鍵路徑及重度耦合 (heavily 
coupled)相鄰之線段進行重新繞線(rip-up and 
re-routing)，以便降低電磁雜訊對電路信號整
體性之影響。我們相信，透過我們所提出的繞
線演算法，不但能夠提升整體電路的效能，還
能夠進一步降低因電磁雜訊而造成電路訊號
錯誤之可能性。 
 
四、研究方法及成果 
由於當今半導體製程技術持續進步，單位
面積內所包含之邏輯元件數量隨著時間進展
而倍增，使得在其內部連接邏輯元件的金屬導
線複雜度也隨之提升。為了維持繞線的品質同
時減少繞線的複雜度，多層次繞線架構
(multilevel routing framework)以遞迴的方式將
電路分割成許多比較小的區塊，有效降低繞線
所需的時間。本計劃將採用多層次繞線架構以
降低繞線的複雜度。同時，本計劃將分為兩大
部份，第一部份為效能導向繞線演算法，第二
部份為低雜訊重新繞線演算法。關於本計劃所
提出之完整設計流程請參考圖四。 
 
 
圖四：高效能低雜訊電路之設計流程 
 
A. 效能導向繞線演算法 
這個部份將以電路之拓樸網路(topology)
為基礎，發展評估電路訊號傳遞延遲時間的方
法。對於導線部份的延遲時間，我們導入以曼
哈頓距離為基礎(Manhattan distance-based)的
Elmore 時間延遲模型，再搭配導孔(via)評估的
機制，在繞線前有效評估電路訊號傳遞之延遲
時間。在完成評估每段電路訊號傳遞的延遲時
間後，我們再依據拓樸網路及電路函數庫(cell 
library)的資訊計算電路的最大延遲時間(max 
delay)，接下來再分別計算每個邏輯閘對於電
路訊號的需求時間(required time)、抵達時間
(arrival time)及餘裕時間(slack time)，再計算每
條線段的關鍵度(criticality)。隨後再以關鍵度
和線段長度為基礎，優先將關鍵度較高且長度
較長的線段完成繞線。此外隨著越來越多的線
段完成繞線，原本的繞線資源將逐漸降低，導
致一開始所採用以曼哈頓距離為基礎的
Elmore 時間延遲模型無法正確反應真實電路
訊號傳遞之延遲時間。因此我們提出動態延遲
時間更新(dynamic delay updating)的方法，以便
隨著繞線進行的過程，動態修正電路訊號傳遞
延遲時間之成本函數(cost function)，進而確保 
