{
 "cells": [
  {
   "cell_type": "markdown",
   "id": "4174d0d1-1c5b-4914-a72c-71e493671c78",
   "metadata": {},
   "source": [
    "### 1.1 AND-Gatter\n",
    "<u> Aufgabenstellung: </u> \\\n",
    "Bauen Sie ein Dioden-AND-Gatter auf und prüfen Sie seine Funktion. \\\n",
    "\n",
    "<u> Lösung: </u> \\\n",
    "Aufbau des AND-Gatters:\\\n",
    "<img src=\"11_Dioden-AND-Gatter.png\" width=\"400\"> \\\n",
    "\n",
    "Wahrheitstabelle des AND-Gatters: \\\n",
    "$\n",
    "\\begin{array}{c c || c }\n",
    "    A & B & A\\land{B}  \\\\ \\hline\\hline\n",
    "    1 & 1 & 1  \\\\ \n",
    "    1 & 0 & 0  \\\\\n",
    "    0 & 1 & 0  \\\\\n",
    "    0 & 0 & 0 \n",
    "\\end{array}\n",
    "$\n",
    "### 1.2 NOT- und NAND-Gatter\n",
    "<u> Aufgabenstellung: </u> \\\n",
    "Bauen Sie zusätzlich zum AND-Gatter ein Transistor-NOT-Gatter auf und\n",
    "bilden Sie durch Hintereinanderschalten ein NAND-Gatter. Prüfen Sie seine Funktion. \\\n",
    "\n",
    "<u> Lösung: </u> \\\n",
    "Aufbau des NOT-Gatters: \\\n",
    "<img src=\"12a_NOT-Gatter.png\" width=\"400\"> \\\n",
    "Wahrheitstabelle des NOT-Gatters: \\\n",
    "$\n",
    "\\begin{array}{c | c}\n",
    "    A & \\overline{A}  \\\\ \\hline\\hline\n",
    "    1 & 0  \\\\ \n",
    "    0 & 1 \n",
    "\\end{array}\n",
    "$ \n",
    "\n",
    "Der Eingang A des NOT-Gatters wird an den Ausgang C des AND-Gatters angeschlossen. \\\n",
    "Somit ergibt sich: \n",
    "\n",
    "Gemeinsame Wahrheitstabelle bzw. Wahrheitstabelle des NAND-Gatters: \\\n",
    "$\n",
    "\\begin{array}{c c || c }\n",
    "    A & B & \\overline{A\\land{B}}  \\\\ \\hline\\hline\n",
    "    1 & 1 & 0  \\\\ \n",
    "    1 & 0 & 1  \\\\\n",
    "    0 & 1 & 1  \\\\\n",
    "    0 & 0 & 1 \n",
    "\\end{array}\n",
    "$\n",
    "### 1.3 OR-Gatter\n",
    "<u> Aufgabenstellung: </u> \\\n",
    "Bauen Sie ein Dioden-OR-Gatter auf und prüfen Sie seine Funktion. \n",
    "\n",
    "<u> Lösung: </u> \\\n",
    "Aufbau des OR-Gatters:\n",
    "<img src=\"13_Dioden-OR-Gatter.png\" width=\"400\"> \\\n",
    "Wahrheitstabelle des OR-Gatters: \\\n",
    "$\n",
    "\\begin{array}{c c | c}\n",
    "    A & B & A\\lor{B}  \\\\ \\hline\\hline\n",
    "    1 & 1 & 1  \\\\ \n",
    "    1 & 0 & 1  \\\\\n",
    "    0 & 1 & 1  \\\\\n",
    "    0 & 0 & 0 \n",
    "\\end{array}\n",
    "$ \n",
    "\n",
    "## Aufgabe 2 Weitere einfache logische Funktionen (Gatter), realisiert mit ICs (Integrated Circuits)\n",
    "### Aufgabe 2.1 Inverter (NOT-Gatter) aus NAND- oder NOR-Gatter [7400, 7402]\n",
    "<u> Aufgabenstellung: </u> \\\n",
    "Realisieren Sie einen digitalen\n",
    "Inverter (NOT-Gatter) aus einem NAND- oder einem NOR-Gatter. Betrachten Sie hierzu die Wahrheits-\n",
    "tabellen der Gatter. Es gibt für beide Gatter jeweils zwei verschiedene Möglichkeiten, einen Inverter zu reali-\n",
    "sieren. Das Invertieren einer Dualziffer (wechselseitiger Austausch von 0 und 1) wird auch als 'Negieren'\n",
    "bezeichnet. Das sollte nicht mit der negativen Zahl (vergl. 3.3) verwechselt werden. Das Invertieren aller\n",
    "Ziffern einer Dualzahl wird auch als 'Komplementieren' bezeichnet. \n",
    "\n",
    "<u> Lösung: </u> \n",
    "\n",
    "Wahrheitstabelle des NAND- und NOR-Gatters: \\\n",
    "$\n",
    "\\begin{array}{c c || c }\n",
    "    A & B & \\overline{A\\land{B}}  \\\\ \\hline\\hline\n",
    "    1 & 1 & 0  \\\\ \n",
    "    1 & 0 & 1  \\\\\n",
    "    0 & 1 & 1  \\\\\n",
    "    0 & 0 & 1 \n",
    "\\end{array}\n",
    "$ \\\n",
    "$\n",
    "\\begin{array}{c c || c }\n",
    "    A & B & \\overline{A\\lor{B}}  \\\\ \\hline\\hline\n",
    "    1 & 1 & 0  \\\\ \n",
    "    1 & 0 & 0  \\\\\n",
    "    0 & 1 & 0  \\\\\n",
    "    0 & 0 & 1 \n",
    "\\end{array}\n",
    "$ \\\n",
    "Aus den Ausgängen dieser Gatter ist es möglich ein NOT-Gatter zu erhalten. Dazu ist es nötig die Eingänge des gewählten Gatters zu koppeln, oder einen der Eingänge festzulegen. Im Falle des NAND-Gatters ist es nötig an einem Eingang eine permanente 1 bzw. 5V anzulegen, im Falle des NOR-Gatters muss an einem der Eingänge permanent eine 0 / 0V anliegen. \\\n",
    "Schaltbilder der möglichen NOT-Gatter: \\\n",
    "<img src=\"21_NOT_aus_NAND_oder_NOR.png\" width=\"400\"> \\\n",
    "\n",
    "\n",
    "### Aufgabe 2.2 XOR [7400, 7408, 7432]\n",
    "<u> Aufgabenstellung: </u> \\\n",
    "Lesen Sie aus der Wahrheitstabelle der XOR-Funktion (Vorbereitungshilfe\n",
    "S.10) deren disjunktive Normalform ab. Realisieren Sie diese (ohne vorherige Umformung) mit Hilfe von\n",
    "Gattern und überprüfen Sie die Funktion der Schaltung. Sie lernen hiermit ein Verfahren kennen, mit dessen\n",
    "Hilfe Sie ein zunächst nur durch eine Wahrheitstabelle gegebenes Problem durch eine Schaltlogik-Funktion\n",
    "(Boolesche Algebra) beschreiben und schließlich als logische Schaltung realisieren können.\n",
    "\n",
    "<u> Lösung: </u> \\\n",
    "Wahrheitstabelle des XOR-Gatters: \\\n",
    "$\n",
    "\\begin{array}{c c || c }\n",
    "    A & B & A\\underline{\\lor}B  \\\\ \\hline\\hline\n",
    "    1 & 1 & 0  \\\\ \n",
    "    1 & 0 & 1  \\\\\n",
    "    0 & 1 & 1  \\\\\n",
    "    0 & 0 & 0 \n",
    "\\end{array}\n",
    "$\\\n",
    "Daraus folgt die disjunktive Normalform:\n",
    "$ \n",
    "A\\underline{\\lor}B = (A\\land{\\overline{B}}) \\lor (\\overline{A}\\land{B})\n",
    "$\\\n",
    "Diese Formel kann nun mit folgendem Aufbau realisiert werden:\\\n",
    "<img src=\"22_XOR_aus_disjunktiver_Normalform.png\" width=\"400\">\n",
    "\n",
    "### Aufgabe 2.3 XOR mit NAND-Gattern [7400]\n",
    "<u> Aufgabenstellung: </u> \\\n",
    "Versuchen Sie die Umformung der in 2.2 aufgestellten XOR-Funk-\n",
    "tion in die Form $f = \\overline{\\overline{a\\overline{ab}}\\; \\overline{b\\overline{ab}}}$ . Realisieren Sie das XOR in dieser Form und überprüfen Sie seine Funktion. \\\n",
    "<u> Lösung: </u> \\\n",
    "Um die Gleichung entsprechend aufzulösen, müssen wir sie in eine Form bringen in der wir uns das De Morgansche zunutze machen können.\n",
    "\n",
    "\n",
    "\\begin{equation} \\label{eq1}\n",
    "\\begin{split}\n",
    "A\\underline{\\lor}B & = (A\\land{\\overline{B}}) \\lor (\\overline{A}\\land{B}) \\\\\n",
    " & = (A\\land{\\overline{B}}) \\lor(A\\land{\\overline{A}}) \\lor (\\overline{A}\\land{B}) \\lor(B\\land{\\overline{B}}) \\\\\n",
    " & = A \\land (\\overline{A}\\lor\\overline{B}) \\lor B \\land (\\overline{A}\\lor\\overline{B}) \\\\\n",
    " & = A \\land (\\overline{\\overline{\\overline{A}\\lor\\overline{B}}}) \\lor B \\land \\overline{(\\overline{\\overline{A}\\lor\\overline{B}})} \\\\\n",
    " & = A \\land (\\overline{A \\land B} \\lor B \\land (\\overline{A \\land{B}} \\\\\n",
    " & = \\overline{\\overline{A \\land (\\overline{A \\land B}) \\lor B \\land (\\overline{A \\land B})}} \\\\\n",
    " & = \\overline{\\overline{A \\land \\overline{(A \\land B)}} \\land \\overline{B \\land \\overline{(A \\land B)}}} \\\\\n",
    " & = \\overline{\\overline{A\\overline{AB}}\\; \\overline{B\\overline{AB}}}\n",
    "\\end{split}\n",
    "\\end{equation}\n",
    "\n",
    "Diese Formel ist mit folgendem Aufbau realisierbar: \\\n",
    "<img src=\"23_XOR_aus_NAND-Gatter.png\" width=\"400\">\n",
    "\n",
    "## Aufgabe 5 Schieben, Multiplizieren, Rotieren\n",
    "### 5.1 4-Bit-Schieberegister [7400, 7476]\n",
    "<u> Aufgabenstellung: </u> \\ \n",
    "Bauen Sie ein 4-Bit-Schieberegister gemäß Vorbereitungshilfe\n",
    "S.25 auf. Löschen Sie das Register über den C-Eingang. Laden Sie dann das Register durch geeignete\n",
    "Stellungen des Eingangsschalters bei den folgenden vier Taktzyklen (0-1-0) mit einer gewünschten 4-Bit-\n",
    "Dualzahl. Beobachten Sie nach jeder Taktflanke die Ausgänge QA, QB, QC, QD. Machen Sie sich klar, daß\n",
    "Sie seriell (zeitlich nacheinander auf einer Leitung) ankommende Information jetzt parallel, gleichzeitig auf\n",
    "verschiedenen Leitungen, vorliegen haben. Anm.: Da mechanische Schalter beim Ein- und Ausschalten\n",
    "prellen, müssen Sie mit Hilfe eines Flip-Flops ein prellfreies Taktsignal erzeugen (Vorbereitungshilfe S.21).\n",
    "## Aufgabe 3 Addierer\n",
    "### 3.1 Halbaddierer [7408, 7486]. \n",
    "<u> Aufgabenstellung: </u> \\\n",
    "Der Halbaddierer soll zwei einstellige Dualzahlen addieren. Überlegen Sie\n",
    "sich die zugehörige Wahrheitstabelle (Summe und Übertrag). Realisieren Sie den Halbaddierer mit je einem\n",
    "passenden Gatter für Summe und Übertrag und prüfen Sie seine Funktion.\n",
    "\n",
    "<u> Lösung: </u> \\\n",
    "Aufbau des Halbaddierers: \\\n",
    "<img src=\"31_Halbaddierer.png\" width=\"400\"> \\\n",
    "Halbaddierer Wahrheitstabelle beim Addieren zwei einstelliger Dualzahlen:\\\n",
    "$\n",
    "\\begin{array}{c c || c c}\n",
    "    A & B & S & Ü \\\\ \\hline\\hline\n",
    "    1 & 1 & 0 & 1 \\\\ \n",
    "    1 & 0 & 1 & 0 \\\\\n",
    "    0 & 1 & 1 & 0 \\\\\n",
    "    0 & 0 & 0 & 0\n",
    "\\end{array}\n",
    "$\n",
    "\n",
    "\n",
    "### 3.2 Volladdierer [7408, 7486, 7432]. \n",
    "<u> Aufgabenstellung: </u> \\\n",
    "Überlegen Sie sich eine 1-Bit-Volladdierer-Schaltung, die aus zwei\n",
    "Halbaddierern und einem OR-Gatter für deren Übertragsausgänge besteht. Bauen Sie die Schaltung auf und\n",
    "prüfen Sie ihre Funktion.\n",
    "\n",
    "<u> Lösung: </u> \\\n",
    "Aufbau von zwei Halbaddierern und einem OR-Gatter: \\\n",
    "<img src=\"32_1-Bit-Volladdierer_aus_zwei_Halbaddierern.png\" width=\"400\"> \\\n",
    "Schematische Darstellung dieser Schaltung:\\\n",
    "<img src=\"32b_1-Bit-Volladdierer_aus_zwei_Halbaddierern_einfach.png\" width=\"400\"> \\\n",
    "Volladdierer Wahrheitstabelle beim Addieren von 3 einstelliger Dualzahlen:\\\n",
    "$\n",
    "\\begin{array}{c c c || c c}\n",
    "    A & B & C & S & Ü \\\\ \\hline\\hline\n",
    "    1 & 1 & 1 & 1 & 1 \\\\ \n",
    "    1 & 1 & 0 & 0 & 1 \\\\\n",
    "    1 & 0 & 1 & 0 & 1 \\\\\n",
    "    0 & 1 & 1 & 0 & 1 \\\\\n",
    "    0 & 0 & 1 & 1 & 0 \\\\ \n",
    "    0 & 1 & 0 & 1 & 0 \\\\\n",
    "    1 & 0 & 0 & 1 & 0 \\\\\n",
    "    0 & 0 & 0 & 0 & 0 \\\\\n",
    "\\end{array}\n",
    "$ \\\n",
    "\n",
    "### 3.3 Subtrahierer [7483, 7400, 7486]\n",
    "<u> Aufgabenstellung: </u> \\\n",
    "Bauen Sie den vorgeschlagenen 4-Bit-Subtrahierer (Vorbereitungshilfe S.15) auf und untersuchen Sie seine Funktion sowohl für positive als auch für negative Differenzen. Die Schaltung ist trickreich, aber sie ist ein gutes Beispiel dafür, wie man bei geschickter Ausnutzung aller Möglichkeiten den Schaltungsaufwand klein halten kann.\n",
    "\n",
    "<u> Lösung: </u> \\\n",
    "Aufbau des Subtrahierers: \\\n",
    "<img rotate=\"(90deg)\" src=\"33_Subtrahierer.png\" width=\"300\"> \n",
    "\n",
    "\n",
    "\n",
    "## Aufgabe 4 Speicherelemente\n",
    "Eine Reihe von Flip-Flop-Typen wird vorgestellt. Flip-Flops (FF) sind bistabile Kippstufen, die als digitale Speicher dienen. Sie sind auch die Bausteine von Schieberegistern und Zählern.## Aufgabe 4 Speicherelemente\n",
    "Eine Reihe von Flip-Flop-Typen wird vorgestellt. Flip-Flops (FF) sind bistabile Kippstufen, die als digitale Speicher dienen. Sie sind auch die Bausteine von Schieberegistern und Zählern.\n",
    "\n",
    "### 4.1 RS-Flip-Flop (RS-FF) [7400]\n",
    "<u> Aufgabenstellung: </u> \\\n",
    "Verbinden Sie zwei NAND-Gatter zu einem Flip-Flop. Ermitteln Sie\n",
    "seine Funktionstabelle. Eine Funktionstabelle beschreibt die Abhängigkeit der Ausgangszustände (hier an $Q$ und $\\overline{Q}$ ) von den Eingangszuständen (hier an $R$ (Reset) und $S$ (Set)).\n",
    "\n",
    "<u> Lösung: </u> \\\n",
    "Aufbau Flip-Flop: \\\n",
    "<img src=\"41_RS-Flip-Flop.png\" width=\"400\"> \\\n",
    "Funktionstabelle:\\\n",
    "$\n",
    "\\begin{array}{c c| c c | c}\n",
    "    S & R & Q_{n} & \\text{$\\overline{Q_{n}}$}\\\\ \\hline\\hline\n",
    "    0 & 0 & Q_{n-1} & \\text{$\\overline{Q_{n-1}}$} & \\text{keine Änderung (speichern)} \\\\ \n",
    "    0 & 1 & 0 & 1 & \\text{setze 0} \\\\\n",
    "    1 & 0 & 1 & 0 & \\text{setze 1} \\\\\n",
    "    1 & 1 & 1 & 1 & \\text{Q = $\\overline{Q}$: verboten} \\\\\n",
    "\\end{array}\n",
    "$\n",
    "### 4.2 Getaktetes RS-Flip-Flop (RST-FF) [7400].\n",
    "<u> Aufgabenstellung: </u> \\\n",
    "Bauen Sie ein RST-FF laut Vorbereitungshilfe S.19 auf.\n",
    "Ermitteln Sie seine Funktionstabelle. Finden Sie eine Möglichkeit, den „verbotenen Zustand“ zu eliminieren. \\\n",
    "<u> Lösung: </u> \n",
    "Aufbau getaktetes RS-Flip-Flop (RST-FF): \\\n",
    "<img src=\"42_Getaktetes_RS-Flip-Flop.png\" width=\"400\"> \\\n",
    "Funktionstabelle:\\\n",
    "$\n",
    "\\begin{array}{c c c| c c | c}\n",
    "    T & S & R & Q_{n+1} & \\text{$\\overline{Q_{n+1}}$}\\\\ \\hline\\hline\n",
    "    0 & 0 & 0 & Q_{n} & \\text{$\\overline{Q_{n}}$} & \\text{kein Takt $\\Rightarrow$  keine Änderung} \\\\ \n",
    "    0 & 0 & 1 & Q_{n} & \\text{$\\overline{Q_{n}}$} & \\text{kein Takt $\\Rightarrow$  keine Änderung} \\\\\n",
    "    0 & 1 & 0 & Q_{n} & \\text{$\\overline{Q_{n}}$} & \\text{kein Takt $\\Rightarrow$  keine Änderung} \\\\\n",
    "    0 & 1 & 1 & Q_{n} & \\text{$\\overline{Q_{n}}$} & \\text{kein Takt $\\Rightarrow$  keine Änderung} \\\\\n",
    "    1 & 0 & 0 & Q_{n} & \\text{$\\overline{Q_{n}}$} & \\text{keine Änderung (speichern)} \\\\\n",
    "    1 & 0 & 1 & 0 & 1 & \\text{setze 0} \\\\\n",
    "    1 & 1 & 0 & 1 & 0 & \\text{setze 1} \\\\\n",
    "    1 & 1 & 1 & 1 & 1 & \\text{Q = $\\overline{Q}$: verboten} \\\\\n",
    "\\end{array}\n",
    "$ \\\n",
    "Möglichkeit um den verbotenen Zustand zu eleminieren:\n",
    "\"Wird beim RST-FF der Reset Eingang ̈uber eine Negation an den Set-Eingang angeschlossen (hierzu kann man das NAND-Gatter des Set Einganges der Taktstufe verwenden), so ergibt sich ein neuer Eingang, der sog. Data-Eingang D. Liegt der Taktzustand 1 an und legt man an diesen Eingang (D) 1 an, so wird Q auf 1 gesetzt. Dies wird solange gehalten bis man gleichzeitig T = 1 und D = 0 anlegt. Das D-FF speichert folglich die am D-Eingang angelegten Informationen bis zum nächsten Taktzustand 1. Dieses Flip-Flop hat keinen verbotenen Zustand da immer $ \\overline {S} \\neq \\overline{R}$  gewährleistet ist.\" (Vorbereitungshilfe Schaltlogik, Christian Benz und Christian Barth, Version Jan. 2008, http://www-ekp.physik.uni-karlsruhe.de/~simonis/praktikum/p1/p1-versuchsanleitungen/Schaltlogik-Hilfe.pdf) \\\n",
    "Hier ist noch der Schaltplan für die Schaltung, bei welcher der verbotene Zustand eleminiert ist: \\\n",
    "<img src=\"41b_D-Flip-Flop.png\" width=\"400\"> \\\n",
    "\n",
    "### 4.3 JK-Master-Slave-Flip-Flop (JK-MS-FF) [7400, 7410]\n",
    "<u> Aufgabenstellung: </u> \\\n",
    "Bauen Sie ein JK-MS-FF nach Vorbereitungshilfe S.23 auf. Ermitteln Sie seine Funktionstabelle, in der sowohl die Master- als auch die Slave-Ausgänge enthalten sein sollen, und die zwischen dem 0-1-Wechsel und dem 1-0-Wechsel des Taktsignals unterscheidet. Beschreiben Sie die Unterschiede und Vorteile dieses FF gegenüber den zuvor untersuchten FF-Typen.\\\n",
    "<u> Lösung: </u> \\\n",
    "Hier ist der Schaltplan für die JK-Master-Slave-Flip-Flop-Schaltung:\n",
    "<img src=\"43_JK_Master-Slave-Flip-Flop.png\" width=\"400\"> \\\n",
    "Funktionstabelle: \\\n",
    "$\n",
    "\\begin{array}{c c c| c c | c}\n",
    "    \\text{Taktflanke} & J & K & Q_{n+1} & \\text{$\\overline{Q_{n+1}}$}\\\\ \\hline\\hline\n",
    "    + & 0 & 0 & Q_{n} & \\text{$\\overline{Q_{n}}$} & \\text{keine Änderung (speichern)} \\\\ \n",
    "    - & 0 & 1 & Q_{n} & \\text{$\\overline{Q_{n}}$} & \\text{falsche Taktflanke $\\Rightarrow$  keine Änderung} \\\\\n",
    "    + & 0 & 1 & 0 & 1 & \\text{setze 0} \\\\\n",
    "    - & 0 & 1 & Q_{n} & \\text{$\\overline{Q_{n}}$} & \\text{falsche Taktflanke $\\Rightarrow$  keine Änderung} \\\\\n",
    "    + & 1 & 0 & 1 & 0 & \\text{setze 1} \\\\\n",
    "    - & 1 & 0 & Q_{n} & \\text{$\\overline{Q_{n}}$} & \\text{falsche Taktflanke $\\Rightarrow$  keine Änderung} \\\\\n",
    "    + & 1 & 1 & \\text{$\\overline{Q_{n}}$} & Q_{n} & \\text{Wert permanent wechseln bis zur nächsten Änderung} \\\\\n",
    "    - & 1 & 1 & Q_{n} & \\text{$\\overline{Q_{n}}$} & \\text{falsche Taktflanke $\\Rightarrow$  keine Änderung} \\\\\n",
    "\\end{array}\n",
    "$ \\\n",
    "Unterschiede und Vorteile dieses FF gegenüber den zuvor untersuchten Typen: \n",
    "* Reihenfolge der benötigten Taktzustände ist fest\n",
    "* festes Vorzeichen der Taktflanke\n",
    "* negative Taktflanke nicht durch Taktzustände beeinflusst\n",
    "\n",
    "## Aufgabe 5 Schieben, Multiplizieren, Rotieren\n",
    "### 5.1 4-Bit-Schieberegister [7400, 7476]\n",
    "<u> Aufgabenstellung: </u> \\ \n",
    "Bauen Sie ein 4-Bit-Schieberegister gemäß Vorbereitungshilfe\n",
    "S.25 auf. Löschen Sie das Register über den C-Eingang. Laden Sie dann das Register durch geeignete\n",
    "Stellungen des Eingangsschalters bei den folgenden vier Taktzyklen (0-1-0) mit einer gewünschten 4-Bit-\n",
    "Dualzahl. Beobachten Sie nach jeder Taktflanke die Ausgänge QA, QB, QC, QD. Machen Sie sich klar, daß\n",
    "Sie seriell (zeitlich nacheinander auf einer Leitung) ankommende Information jetzt parallel, gleichzeitig auf\n",
    "verschiedenen Leitungen, vorliegen haben. Anm.: Da mechanische Schalter beim Ein- und Ausschalten\n",
    "prellen, müssen Sie mit Hilfe eines Flip-Flops ein prellfreies Taktsignal erzeugen (Vorbereitungshilfe S.21).\n",
    "\n",
    "<u> Lösung: </u> \\\n",
    "Um den Taster zu entprellen entwerfen wir eine Entprellschaltung mithilfe eines RS-FF. Wir legen an den mittleren Anschluss (typischerweiße der Ausgang) unseres Schalters eine permanente 0 an, und verbinden den oberen Anschluss mit $\\overline{Reset R}$ und den unteren Anschluss mit $\\overline{Set S}$ unseres RS-FF. Am Ausgang unseres RS-FF kann nun das entprellt Signal abgegriffen werden. \n",
    "\n",
    "Unsere durch den Schalter angelegten Signale werden im Schieberegister bei jeder positiven Taktflanke nach rechts verschoben, bis sie verschwinden, das Signal des letzten Registerfeldes wird nicht an das erste Registerfeld zurückgeführt um eine undendliche Wiederholung zu erzeugen. \\\n",
    "\n",
    "## Aufgabe 6 Zähler\n",
    "Elektronische Zähler sind heute vielbenutzte Messinstrumente geworden. Zählt man Ereignisse\n",
    "während einer bestimmten Zeit, so spricht man bei statistischen Ereignissen von Zählratenmessung, bei\n",
    "periodischen von Frequenzmessung. Speist man den Zähler mit einer periodischen Impulsfolge bekannter\n",
    "Frequenz, so hat man eine Uhr. Gibt eine solche Uhr beim Erreichen einer vorgewählten Zeit ein\n",
    "Schaltsignal ab, so nennt man sie Timer (manchmal auch Wecker).\\\n",
    "### Aufgabe 6.1 - 4-Bit-Asynchronzähler [7476]\n",
    "<u> Aufgabenstellung: </u> \\\n",
    "Schalten Sie gemäß Vorbereitungshilfe S.27 vier JK-MS-FF hintereinander, löschen Sie den Inhalt und beobachten Sie nach jedem Taktzyklus am Zählereingang T die an $  Q_{A},Q_{B},Q_{C},Q_{D} $ angezeigte Dualzahl. \\\n",
    "<u> Lösung: </u> \n",
    "Schaltplan des 4-Bit-Asynchronzählers:\\\n",
    "<img src=\"61_4-Bit_Asynchronzaehler.png\" width=\"400\"> \\\n",
    "Wahrheitstafel dieses Zählers:\\\n",
    "$\n",
    "\\begin{array}{c | c c c c}\n",
    "    Clk & Q_{d} & Q_{c} & Q_{b} & Q_{a} \\\\ \\hline\\hline\n",
    "    0 & 0 & 0 & 0 & 0 \\\\\n",
    "    1 & 0 & 0 & 0 & 1 \\\\\n",
    "    2 & 0 & 0 & 1 & 0 \\\\\n",
    "    3 & 0 & 0 & 1 & 1 \\\\\n",
    "    4 & 0 & 1 & 0 & 0 \\\\\n",
    "    5 & 0 & 1 & 0 & 1 \\\\\n",
    "    6 & 0 & 1 & 1 & 0 \\\\\n",
    "    7 & 0 & 1 & 1 & 1 \\\\\n",
    "    8 & 1 & 0 & 0 & 0 \\\\\n",
    "    9 & 1 & 0 & 0 & 1 \\\\\n",
    "    \\textbf{10} & \\textbf{1} & \\textbf{0} & \\textbf{1} & \\textbf{0} \\\\\n",
    "    11 & 1 & 0 & 1 & 1 \\\\\n",
    "    12 & 1 & 1 & 0 & 0 \\\\\n",
    "    13 & 1 & 1 & 0 & 1 \\\\\n",
    "    14 & 1 & 1 & 1 & 0 \\\\\n",
    "    15 & 1 & 1 & 1 & 1 \\\\\n",
    "\\end{array}\n",
    "$ "
   ]
  },
  {
   "cell_type": "markdown",
   "id": "0729489d-b6ec-4bed-85bc-14d229c57ebe",
   "metadata": {},
   "source": []
  },
  {
   "cell_type": "markdown",
   "id": "12c81a18-6aa5-44c9-897f-cab7cf377ae6",
   "metadata": {
    "tags": []
   },
   "source": []
  },
  {
   "cell_type": "markdown",
   "id": "c1fa7c72-4b85-49a5-a74b-9b64d35d300a",
   "metadata": {},
   "source": []
  },
  {
   "cell_type": "markdown",
   "id": "963efeb6-1f98-41b5-9cef-cddc1457385a",
   "metadata": {},
   "source": []
  },
  {
   "cell_type": "markdown",
   "id": "f42a4d6a-6c35-42dd-8827-5abdbb11b2eb",
   "metadata": {},
   "source": []
  },
  {
   "cell_type": "markdown",
   "id": "c6677042-31f0-40ba-807b-63843d7d3d78",
   "metadata": {
    "tags": []
   },
   "source": []
  },
  {
   "cell_type": "markdown",
   "id": "eb62bcca-7c47-470e-bb56-bba80ce31f4b",
   "metadata": {},
   "source": []
  },
  {
   "cell_type": "markdown",
   "id": "7725f21c-ebcc-4104-8964-28fc347bda83",
   "metadata": {},
   "source": []
  },
  {
   "cell_type": "code",
   "execution_count": null,
   "id": "65ccfca5-682c-45ea-91c2-ac6acde599e0",
   "metadata": {},
   "outputs": [],
   "source": []
  }
 ],
 "metadata": {
  "kernelspec": {
   "display_name": "Python 3 (ipykernel)",
   "language": "python",
   "name": "python3"
  },
  "language_info": {
   "codemirror_mode": {
    "name": "ipython",
    "version": 3
   },
   "file_extension": ".py",
   "mimetype": "text/x-python",
   "name": "python",
   "nbconvert_exporter": "python",
   "pygments_lexer": "ipython3",
   "version": "3.9.6"
  }
 },
 "nbformat": 4,
 "nbformat_minor": 5
}
