{
  "module_name": "tpc1_rtr_regs.h",
  "hash_id": "c129bfa8dff45bb54e473a8de27dfc77a9dc7b4415bd841cb44dd8a0126b6871",
  "original_prompt": "Ingested from linux-6.6.14/drivers/accel/habanalabs/include/goya/asic_reg/tpc1_rtr_regs.h",
  "human_readable_source": " \n\n \n\n#ifndef ASIC_REG_TPC1_RTR_REGS_H_\n#define ASIC_REG_TPC1_RTR_REGS_H_\n\n \n\n#define mmTPC1_RTR_HBW_RD_RQ_E_ARB                                   0xE40100\n\n#define mmTPC1_RTR_HBW_RD_RQ_W_ARB                                   0xE40104\n\n#define mmTPC1_RTR_HBW_RD_RQ_N_ARB                                   0xE40108\n\n#define mmTPC1_RTR_HBW_RD_RQ_S_ARB                                   0xE4010C\n\n#define mmTPC1_RTR_HBW_RD_RQ_L_ARB                                   0xE40110\n\n#define mmTPC1_RTR_HBW_E_ARB_MAX                                     0xE40120\n\n#define mmTPC1_RTR_HBW_W_ARB_MAX                                     0xE40124\n\n#define mmTPC1_RTR_HBW_N_ARB_MAX                                     0xE40128\n\n#define mmTPC1_RTR_HBW_S_ARB_MAX                                     0xE4012C\n\n#define mmTPC1_RTR_HBW_L_ARB_MAX                                     0xE40130\n\n#define mmTPC1_RTR_HBW_RD_RS_E_ARB                                   0xE40140\n\n#define mmTPC1_RTR_HBW_RD_RS_W_ARB                                   0xE40144\n\n#define mmTPC1_RTR_HBW_RD_RS_N_ARB                                   0xE40148\n\n#define mmTPC1_RTR_HBW_RD_RS_S_ARB                                   0xE4014C\n\n#define mmTPC1_RTR_HBW_RD_RS_L_ARB                                   0xE40150\n\n#define mmTPC1_RTR_HBW_WR_RQ_E_ARB                                   0xE40170\n\n#define mmTPC1_RTR_HBW_WR_RQ_W_ARB                                   0xE40174\n\n#define mmTPC1_RTR_HBW_WR_RQ_N_ARB                                   0xE40178\n\n#define mmTPC1_RTR_HBW_WR_RQ_S_ARB                                   0xE4017C\n\n#define mmTPC1_RTR_HBW_WR_RQ_L_ARB                                   0xE40180\n\n#define mmTPC1_RTR_HBW_WR_RS_E_ARB                                   0xE40190\n\n#define mmTPC1_RTR_HBW_WR_RS_W_ARB                                   0xE40194\n\n#define mmTPC1_RTR_HBW_WR_RS_N_ARB                                   0xE40198\n\n#define mmTPC1_RTR_HBW_WR_RS_S_ARB                                   0xE4019C\n\n#define mmTPC1_RTR_HBW_WR_RS_L_ARB                                   0xE401A0\n\n#define mmTPC1_RTR_LBW_RD_RQ_E_ARB                                   0xE40200\n\n#define mmTPC1_RTR_LBW_RD_RQ_W_ARB                                   0xE40204\n\n#define mmTPC1_RTR_LBW_RD_RQ_N_ARB                                   0xE40208\n\n#define mmTPC1_RTR_LBW_RD_RQ_S_ARB                                   0xE4020C\n\n#define mmTPC1_RTR_LBW_RD_RQ_L_ARB                                   0xE40210\n\n#define mmTPC1_RTR_LBW_E_ARB_MAX                                     0xE40220\n\n#define mmTPC1_RTR_LBW_W_ARB_MAX                                     0xE40224\n\n#define mmTPC1_RTR_LBW_N_ARB_MAX                                     0xE40228\n\n#define mmTPC1_RTR_LBW_S_ARB_MAX                                     0xE4022C\n\n#define mmTPC1_RTR_LBW_L_ARB_MAX                                     0xE40230\n\n#define mmTPC1_RTR_LBW_RD_RS_E_ARB                                   0xE40250\n\n#define mmTPC1_RTR_LBW_RD_RS_W_ARB                                   0xE40254\n\n#define mmTPC1_RTR_LBW_RD_RS_N_ARB                                   0xE40258\n\n#define mmTPC1_RTR_LBW_RD_RS_S_ARB                                   0xE4025C\n\n#define mmTPC1_RTR_LBW_RD_RS_L_ARB                                   0xE40260\n\n#define mmTPC1_RTR_LBW_WR_RQ_E_ARB                                   0xE40270\n\n#define mmTPC1_RTR_LBW_WR_RQ_W_ARB                                   0xE40274\n\n#define mmTPC1_RTR_LBW_WR_RQ_N_ARB                                   0xE40278\n\n#define mmTPC1_RTR_LBW_WR_RQ_S_ARB                                   0xE4027C\n\n#define mmTPC1_RTR_LBW_WR_RQ_L_ARB                                   0xE40280\n\n#define mmTPC1_RTR_LBW_WR_RS_E_ARB                                   0xE40290\n\n#define mmTPC1_RTR_LBW_WR_RS_W_ARB                                   0xE40294\n\n#define mmTPC1_RTR_LBW_WR_RS_N_ARB                                   0xE40298\n\n#define mmTPC1_RTR_LBW_WR_RS_S_ARB                                   0xE4029C\n\n#define mmTPC1_RTR_LBW_WR_RS_L_ARB                                   0xE402A0\n\n#define mmTPC1_RTR_DBG_E_ARB                                         0xE40300\n\n#define mmTPC1_RTR_DBG_W_ARB                                         0xE40304\n\n#define mmTPC1_RTR_DBG_N_ARB                                         0xE40308\n\n#define mmTPC1_RTR_DBG_S_ARB                                         0xE4030C\n\n#define mmTPC1_RTR_DBG_L_ARB                                         0xE40310\n\n#define mmTPC1_RTR_DBG_E_ARB_MAX                                     0xE40320\n\n#define mmTPC1_RTR_DBG_W_ARB_MAX                                     0xE40324\n\n#define mmTPC1_RTR_DBG_N_ARB_MAX                                     0xE40328\n\n#define mmTPC1_RTR_DBG_S_ARB_MAX                                     0xE4032C\n\n#define mmTPC1_RTR_DBG_L_ARB_MAX                                     0xE40330\n\n#define mmTPC1_RTR_SPLIT_COEF_0                                      0xE40400\n\n#define mmTPC1_RTR_SPLIT_COEF_1                                      0xE40404\n\n#define mmTPC1_RTR_SPLIT_COEF_2                                      0xE40408\n\n#define mmTPC1_RTR_SPLIT_COEF_3                                      0xE4040C\n\n#define mmTPC1_RTR_SPLIT_COEF_4                                      0xE40410\n\n#define mmTPC1_RTR_SPLIT_COEF_5                                      0xE40414\n\n#define mmTPC1_RTR_SPLIT_COEF_6                                      0xE40418\n\n#define mmTPC1_RTR_SPLIT_COEF_7                                      0xE4041C\n\n#define mmTPC1_RTR_SPLIT_COEF_8                                      0xE40420\n\n#define mmTPC1_RTR_SPLIT_COEF_9                                      0xE40424\n\n#define mmTPC1_RTR_SPLIT_CFG                                         0xE40440\n\n#define mmTPC1_RTR_SPLIT_RD_SAT                                      0xE40444\n\n#define mmTPC1_RTR_SPLIT_RD_RST_TOKEN                                0xE40448\n\n#define mmTPC1_RTR_SPLIT_RD_TIMEOUT_0                                0xE4044C\n\n#define mmTPC1_RTR_SPLIT_RD_TIMEOUT_1                                0xE40450\n\n#define mmTPC1_RTR_SPLIT_WR_SAT                                      0xE40454\n\n#define mmTPC1_RTR_WPLIT_WR_TST_TOLEN                                0xE40458\n\n#define mmTPC1_RTR_SPLIT_WR_TIMEOUT_0                                0xE4045C\n\n#define mmTPC1_RTR_SPLIT_WR_TIMEOUT_1                                0xE40460\n\n#define mmTPC1_RTR_HBW_RANGE_HIT                                     0xE40470\n\n#define mmTPC1_RTR_HBW_RANGE_MASK_L_0                                0xE40480\n\n#define mmTPC1_RTR_HBW_RANGE_MASK_L_1                                0xE40484\n\n#define mmTPC1_RTR_HBW_RANGE_MASK_L_2                                0xE40488\n\n#define mmTPC1_RTR_HBW_RANGE_MASK_L_3                                0xE4048C\n\n#define mmTPC1_RTR_HBW_RANGE_MASK_L_4                                0xE40490\n\n#define mmTPC1_RTR_HBW_RANGE_MASK_L_5                                0xE40494\n\n#define mmTPC1_RTR_HBW_RANGE_MASK_L_6                                0xE40498\n\n#define mmTPC1_RTR_HBW_RANGE_MASK_L_7                                0xE4049C\n\n#define mmTPC1_RTR_HBW_RANGE_MASK_H_0                                0xE404A0\n\n#define mmTPC1_RTR_HBW_RANGE_MASK_H_1                                0xE404A4\n\n#define mmTPC1_RTR_HBW_RANGE_MASK_H_2                                0xE404A8\n\n#define mmTPC1_RTR_HBW_RANGE_MASK_H_3                                0xE404AC\n\n#define mmTPC1_RTR_HBW_RANGE_MASK_H_4                                0xE404B0\n\n#define mmTPC1_RTR_HBW_RANGE_MASK_H_5                                0xE404B4\n\n#define mmTPC1_RTR_HBW_RANGE_MASK_H_6                                0xE404B8\n\n#define mmTPC1_RTR_HBW_RANGE_MASK_H_7                                0xE404BC\n\n#define mmTPC1_RTR_HBW_RANGE_BASE_L_0                                0xE404C0\n\n#define mmTPC1_RTR_HBW_RANGE_BASE_L_1                                0xE404C4\n\n#define mmTPC1_RTR_HBW_RANGE_BASE_L_2                                0xE404C8\n\n#define mmTPC1_RTR_HBW_RANGE_BASE_L_3                                0xE404CC\n\n#define mmTPC1_RTR_HBW_RANGE_BASE_L_4                                0xE404D0\n\n#define mmTPC1_RTR_HBW_RANGE_BASE_L_5                                0xE404D4\n\n#define mmTPC1_RTR_HBW_RANGE_BASE_L_6                                0xE404D8\n\n#define mmTPC1_RTR_HBW_RANGE_BASE_L_7                                0xE404DC\n\n#define mmTPC1_RTR_HBW_RANGE_BASE_H_0                                0xE404E0\n\n#define mmTPC1_RTR_HBW_RANGE_BASE_H_1                                0xE404E4\n\n#define mmTPC1_RTR_HBW_RANGE_BASE_H_2                                0xE404E8\n\n#define mmTPC1_RTR_HBW_RANGE_BASE_H_3                                0xE404EC\n\n#define mmTPC1_RTR_HBW_RANGE_BASE_H_4                                0xE404F0\n\n#define mmTPC1_RTR_HBW_RANGE_BASE_H_5                                0xE404F4\n\n#define mmTPC1_RTR_HBW_RANGE_BASE_H_6                                0xE404F8\n\n#define mmTPC1_RTR_HBW_RANGE_BASE_H_7                                0xE404FC\n\n#define mmTPC1_RTR_LBW_RANGE_HIT                                     0xE40500\n\n#define mmTPC1_RTR_LBW_RANGE_MASK_0                                  0xE40510\n\n#define mmTPC1_RTR_LBW_RANGE_MASK_1                                  0xE40514\n\n#define mmTPC1_RTR_LBW_RANGE_MASK_2                                  0xE40518\n\n#define mmTPC1_RTR_LBW_RANGE_MASK_3                                  0xE4051C\n\n#define mmTPC1_RTR_LBW_RANGE_MASK_4                                  0xE40520\n\n#define mmTPC1_RTR_LBW_RANGE_MASK_5                                  0xE40524\n\n#define mmTPC1_RTR_LBW_RANGE_MASK_6                                  0xE40528\n\n#define mmTPC1_RTR_LBW_RANGE_MASK_7                                  0xE4052C\n\n#define mmTPC1_RTR_LBW_RANGE_MASK_8                                  0xE40530\n\n#define mmTPC1_RTR_LBW_RANGE_MASK_9                                  0xE40534\n\n#define mmTPC1_RTR_LBW_RANGE_MASK_10                                 0xE40538\n\n#define mmTPC1_RTR_LBW_RANGE_MASK_11                                 0xE4053C\n\n#define mmTPC1_RTR_LBW_RANGE_MASK_12                                 0xE40540\n\n#define mmTPC1_RTR_LBW_RANGE_MASK_13                                 0xE40544\n\n#define mmTPC1_RTR_LBW_RANGE_MASK_14                                 0xE40548\n\n#define mmTPC1_RTR_LBW_RANGE_MASK_15                                 0xE4054C\n\n#define mmTPC1_RTR_LBW_RANGE_BASE_0                                  0xE40550\n\n#define mmTPC1_RTR_LBW_RANGE_BASE_1                                  0xE40554\n\n#define mmTPC1_RTR_LBW_RANGE_BASE_2                                  0xE40558\n\n#define mmTPC1_RTR_LBW_RANGE_BASE_3                                  0xE4055C\n\n#define mmTPC1_RTR_LBW_RANGE_BASE_4                                  0xE40560\n\n#define mmTPC1_RTR_LBW_RANGE_BASE_5                                  0xE40564\n\n#define mmTPC1_RTR_LBW_RANGE_BASE_6                                  0xE40568\n\n#define mmTPC1_RTR_LBW_RANGE_BASE_7                                  0xE4056C\n\n#define mmTPC1_RTR_LBW_RANGE_BASE_8                                  0xE40570\n\n#define mmTPC1_RTR_LBW_RANGE_BASE_9                                  0xE40574\n\n#define mmTPC1_RTR_LBW_RANGE_BASE_10                                 0xE40578\n\n#define mmTPC1_RTR_LBW_RANGE_BASE_11                                 0xE4057C\n\n#define mmTPC1_RTR_LBW_RANGE_BASE_12                                 0xE40580\n\n#define mmTPC1_RTR_LBW_RANGE_BASE_13                                 0xE40584\n\n#define mmTPC1_RTR_LBW_RANGE_BASE_14                                 0xE40588\n\n#define mmTPC1_RTR_LBW_RANGE_BASE_15                                 0xE4058C\n\n#define mmTPC1_RTR_RGLTR                                             0xE40590\n\n#define mmTPC1_RTR_RGLTR_WR_RESULT                                   0xE40594\n\n#define mmTPC1_RTR_RGLTR_RD_RESULT                                   0xE40598\n\n#define mmTPC1_RTR_SCRAMB_EN                                         0xE40600\n\n#define mmTPC1_RTR_NON_LIN_SCRAMB                                    0xE40604\n\n#endif  \n",
  "logic_map": {},
  "failure_modes": [],
  "crash_correlation_map": {}
}