# Новый План лабораторных работ (ПИН)

[СОДЕРЖАНИЕ](../README.md)

В течение семестра будет проведено 8 лабораторных работ, общая цель которых – реализация процессора с архитектурой [RISC-V](https://riscv.org) на программируемой логической интегральной схеме (ПЛИС, *англ*. FPGA).

1. **Verilog HDL. Сумматор** // Основные языковые конструкции Verilog HDL, реализация и верификация блока сумматора
2. **Арифметико-логическое устройство** // Тестовое окружение, реализация и верификация АЛУ для RISC-V на основе ранее разработанного сумматора
3. **Регистровый файл. Память. Примитивное программируемое устройство** // Реализация и верификация трехпортового регистрового файла, подключение блочной памяти. Подключение program counter к памяти, регистрового файла к АЛУ и реализация примитивного программируемого устройства, без поддержки ветвления
4. **Тракт данных RISC-V** // Реализация тракта данных процессора с поддержкой подгруппы команд
5. **Тракт данных RISC-V. Устройство управления** // Реализация поддержки оставшихся инструкций и устройства управления
6. **Верификиция процессора. Программирование на ассемблере** // Верификация, оценка временных параметров, создание программы на языке ассемблера
7. **Ввод/вывод. Периферийные устройства** // К системе добавляются устройства ввода/вывода, модуль UART, таймеры
8. **Программирование на C. Индивидуальное задание** // Организация связи разработанной системы с компьютером и получение от него данных с их последующей обработкой по заданному алгоритму
