Timing Analyzer report for sramdisplay
<<<<<<< HEAD
Thu Sep 12 11:05:47 2024
=======
Thu Sep 12 10:06:43 2024
>>>>>>> 9cea7b3c11b2e9ccfe0f368c8112d0e03173352b
Quartus Prime Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'pll1|altpll_component|auto_generated|pll1|clk[0]'
 14. Slow 1200mV 85C Model Setup: 'clk'
 15. Slow 1200mV 85C Model Hold: 'pll1|altpll_component|auto_generated|pll1|clk[0]'
 16. Slow 1200mV 85C Model Hold: 'clk'
 17. Slow 1200mV 85C Model Recovery: 'clk'
 18. Slow 1200mV 85C Model Removal: 'clk'
 19. Slow 1200mV 85C Model Metastability Summary
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'pll1|altpll_component|auto_generated|pll1|clk[0]'
 27. Slow 1200mV 0C Model Setup: 'clk'
 28. Slow 1200mV 0C Model Hold: 'pll1|altpll_component|auto_generated|pll1|clk[0]'
 29. Slow 1200mV 0C Model Hold: 'clk'
 30. Slow 1200mV 0C Model Recovery: 'clk'
 31. Slow 1200mV 0C Model Removal: 'clk'
 32. Slow 1200mV 0C Model Metastability Summary
 33. Fast 1200mV 0C Model Setup Summary
 34. Fast 1200mV 0C Model Hold Summary
 35. Fast 1200mV 0C Model Recovery Summary
 36. Fast 1200mV 0C Model Removal Summary
 37. Fast 1200mV 0C Model Minimum Pulse Width Summary
 38. Fast 1200mV 0C Model Setup: 'pll1|altpll_component|auto_generated|pll1|clk[0]'
 39. Fast 1200mV 0C Model Setup: 'clk'
 40. Fast 1200mV 0C Model Hold: 'pll1|altpll_component|auto_generated|pll1|clk[0]'
 41. Fast 1200mV 0C Model Hold: 'clk'
 42. Fast 1200mV 0C Model Recovery: 'clk'
 43. Fast 1200mV 0C Model Removal: 'clk'
 44. Fast 1200mV 0C Model Metastability Summary
 45. Multicorner Timing Analysis Summary
 46. Board Trace Model Assignments
 47. Input Transition Times
 48. Signal Integrity Metrics (Slow 1200mv 0c Model)
 49. Signal Integrity Metrics (Slow 1200mv 85c Model)
 50. Signal Integrity Metrics (Fast 1200mv 0c Model)
 51. Setup Transfers
 52. Hold Transfers
 53. Recovery Transfers
 54. Removal Transfers
 55. Report TCCS
 56. Report RSKM
 57. Unconstrained Paths Summary
 58. Clock Status Summary
 59. Unconstrained Input Ports
 60. Unconstrained Output Ports
 61. Unconstrained Input Ports
 62. Unconstrained Output Ports
 63. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2024  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                        ;
+-----------------------+--------------------------------------------------------+
; Quartus Prime Version ; Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                 ;
; Revision Name         ; sramdisplay                                            ;
; Device Family         ; Cyclone IV E                                           ;
; Device Name           ; EP4CE115F29C7                                          ;
; Timing Models         ; Final                                                  ;
; Delay Model           ; Combined                                               ;
; Rise/Fall Delays      ; Enabled                                                ;
+-----------------------+--------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.05        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
<<<<<<< HEAD
;     Processor 2            ;   1.4%      ;
;     Processors 3-4         ;   1.3%      ;
=======
;     Processor 2            ;   1.8%      ;
;     Processor 3            ;   1.4%      ;
;     Processor 4            ;   1.4%      ;
>>>>>>> 9cea7b3c11b2e9ccfe0f368c8112d0e03173352b
+----------------------------+-------------+


+-----------------------------------------------------------------------+
; SDC File List                                                         ;
+-----------------------------------+--------+--------------------------+
; SDC File Path                     ; Status ; Read at                  ;
+-----------------------------------+--------+--------------------------+
<<<<<<< HEAD
; output_files/clock_constraint.sdc ; OK     ; Thu Sep 12 11:05:45 2024 ;
=======
; output_files/clock_constraint.sdc ; OK     ; Thu Sep 12 10:06:40 2024 ;
>>>>>>> 9cea7b3c11b2e9ccfe0f368c8112d0e03173352b
+-----------------------------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                              ;
+--------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+----------------------------------------------------+------------------------------------------------------+
; Clock Name                                       ; Type      ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                                             ; Targets                                              ;
+--------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+----------------------------------------------------+------------------------------------------------------+
; clk                                              ; Base      ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                    ; { clk }                                              ;
; pll1|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 2.000  ; 500.0 MHz ; 0.000 ; 1.000  ; 50.00      ; 1         ; 10          ;       ;        ;           ;            ; false    ; clk    ; pll1|altpll_component|auto_generated|pll1|inclk[0] ; { pll1|altpll_component|auto_generated|pll1|clk[0] } ;
+--------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+----------------------------------------------------+------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                     ;
+------------+-----------------+--------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                       ; Note ;
+------------+-----------------+--------------------------------------------------+------+
<<<<<<< HEAD
; 64.86 MHz  ; 64.86 MHz       ; clk                                              ;      ;
; 111.73 MHz ; 111.73 MHz      ; pll1|altpll_component|auto_generated|pll1|clk[0] ;      ;
=======
; 61.08 MHz  ; 61.08 MHz       ; clk                                              ;      ;
; 113.01 MHz ; 113.01 MHz      ; pll1|altpll_component|auto_generated|pll1|clk[0] ;      ;
>>>>>>> 9cea7b3c11b2e9ccfe0f368c8112d0e03173352b
+------------+-----------------+--------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


<<<<<<< HEAD
+--------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                      ;
+--------------------------------------------------+-------+---------------+
; Clock                                            ; Slack ; End Point TNS ;
+--------------------------------------------------+-------+---------------+
; pll1|altpll_component|auto_generated|pll1|clk[0] ; 1.050 ; 0.000         ;
; clk                                              ; 3.597 ; 0.000         ;
+--------------------------------------------------+-------+---------------+
=======
+---------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                       ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; pll1|altpll_component|auto_generated|pll1|clk[0] ; -6.849 ; -66.642       ;
; clk                                              ; -2.387 ; -15.466       ;
+--------------------------------------------------+--------+---------------+
>>>>>>> 9cea7b3c11b2e9ccfe0f368c8112d0e03173352b


+--------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                       ;
+--------------------------------------------------+-------+---------------+
; Clock                                            ; Slack ; End Point TNS ;
+--------------------------------------------------+-------+---------------+
<<<<<<< HEAD
; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.387 ; 0.000         ;
=======
; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.386 ; 0.000         ;
>>>>>>> 9cea7b3c11b2e9ccfe0f368c8112d0e03173352b
; clk                                              ; 0.404 ; 0.000         ;
+--------------------------------------------------+-------+---------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
<<<<<<< HEAD
; clk   ; 17.013 ; 0.000                 ;
=======
; clk   ; 17.243 ; 0.000                 ;
>>>>>>> 9cea7b3c11b2e9ccfe0f368c8112d0e03173352b
+-------+--------+-----------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
<<<<<<< HEAD
; clk   ; 1.470 ; 0.000                 ;
+-------+-------+-----------------------+


+--------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                        ;
+--------------------------------------------------+-------+---------------+
; Clock                                            ; Slack ; End Point TNS ;
+--------------------------------------------------+-------+---------------+
; pll1|altpll_component|auto_generated|pll1|clk[0] ; 4.694 ; 0.000         ;
; clk                                              ; 9.753 ; 0.000         ;
+--------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'pll1|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                                                        ;
+-------+-----------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                             ; To Node                                                 ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 1.050 ; sub_module_ram:B|ram1:itnram|altsyncram:altsyncram_component|altsyncram_0vp3:auto_generated|ram_block1a0~porta_we_reg ; sub_module_bist:C|output_analyzer:oa1|fail_reg          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -3.090     ; 5.848      ;
; 6.065 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.083     ; 3.840      ;
; 6.301 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.083     ; 3.604      ;
; 6.302 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.083     ; 3.603      ;
; 6.319 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]                                                                     ; sub_module_bist:C|marchcontroller:mc1|state.wr          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 3.591      ;
; 6.339 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]                                                                     ; sub_module_bist:C|marchcontroller:mc1|state.wr          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.081     ; 3.568      ;
; 6.342 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]                                                                     ; sub_module_ram:B|memorycontroller:ctl|addr_reg[0]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.096     ; 3.550      ;
; 6.342 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.081     ; 3.565      ;
; 6.347 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]                                                                     ; sub_module_bist:C|marchcontroller:mc1|state.wr          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 3.563      ;
; 6.354 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]                                                                     ; sub_module_bist:C|marchcontroller:mc1|state.wr          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.081     ; 3.553      ;
; 6.356 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 3.552      ;
; 6.358 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]                                                                     ; sub_module_bist:C|marchcontroller:mc1|state.wr          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 3.552      ;
; 6.360 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.083     ; 3.545      ;
; 6.362 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.081     ; 3.545      ;
; 6.398 ; sub_module_bist:C|marchcontroller:mc1|rw_reg                                                                          ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.087     ; 3.503      ;
; 6.398 ; sub_module_bist:C|marchcontroller:mc1|rw_reg                                                                          ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[1] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.087     ; 3.503      ;
; 6.398 ; sub_module_bist:C|marchcontroller:mc1|rw_reg                                                                          ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[2] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.087     ; 3.503      ;
; 6.398 ; sub_module_bist:C|marchcontroller:mc1|rw_reg                                                                          ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[3] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.087     ; 3.503      ;
; 6.402 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 3.506      ;
; 6.417 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.081     ; 3.490      ;
; 6.477 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 3.433      ;
; 6.487 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 3.423      ;
; 6.489 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]                                                                     ; sub_module_bist:C|marchcontroller:mc1|state.wr          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 3.421      ;
; 6.511 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 3.397      ;
; 6.525 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.083     ; 3.380      ;
; 6.534 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]                                                                     ; sub_module_bist:C|marchcontroller:mc1|state.wr          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.081     ; 3.373      ;
; 6.536 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.083     ; 3.369      ;
; 6.558 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.083     ; 3.347      ;
; 6.585 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 3.323      ;
; 6.591 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.083     ; 3.314      ;
; 6.595 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 3.313      ;
; 6.637 ; sub_module_bist:C|marchcontroller:mc1|rw_reg                                                                          ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[4] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.089     ; 3.262      ;
; 6.637 ; sub_module_bist:C|marchcontroller:mc1|rw_reg                                                                          ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[5] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.089     ; 3.262      ;
; 6.637 ; sub_module_bist:C|marchcontroller:mc1|rw_reg                                                                          ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[6] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.089     ; 3.262      ;
; 6.637 ; sub_module_bist:C|marchcontroller:mc1|rw_reg                                                                          ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[7] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.089     ; 3.262      ;
; 6.644 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 3.266      ;
; 6.646 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 3.262      ;
; 6.648 ; sub_module_ram:B|memorycontroller:ctl|state.idle                                                                      ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 3.269      ;
; 6.648 ; sub_module_ram:B|memorycontroller:ctl|state.idle                                                                      ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[1] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 3.269      ;
; 6.648 ; sub_module_ram:B|memorycontroller:ctl|state.idle                                                                      ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[2] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 3.269      ;
; 6.648 ; sub_module_ram:B|memorycontroller:ctl|state.idle                                                                      ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[3] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 3.269      ;
; 6.651 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 3.257      ;
; 6.663 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]                                                                     ; sub_module_bist:C|marchcontroller:mc1|state.wr          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 3.247      ;
; 6.666 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 3.242      ;
; 6.679 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 3.231      ;
; 6.690 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.083     ; 3.215      ;
; 6.690 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 3.220      ;
; 6.723 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]                                                                     ; sub_module_ram:B|memorycontroller:ctl|addr_reg[4]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.088     ; 3.177      ;
; 6.756 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 3.152      ;
; 6.789 ; sub_module_bist:C|marchcontroller:mc1|rw_reg                                                                          ; sub_module_ram:B|memorycontroller:ctl|tri_reg           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.096     ; 3.103      ;
; 6.802 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 3.106      ;
; 6.802 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 3.108      ;
; 6.864 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 3.044      ;
; 6.887 ; sub_module_ram:B|memorycontroller:ctl|state.idle                                                                      ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[4] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.073     ; 3.028      ;
; 6.887 ; sub_module_ram:B|memorycontroller:ctl|state.idle                                                                      ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[5] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.073     ; 3.028      ;
; 6.887 ; sub_module_ram:B|memorycontroller:ctl|state.idle                                                                      ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[6] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.073     ; 3.028      ;
; 6.887 ; sub_module_ram:B|memorycontroller:ctl|state.idle                                                                      ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[7] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.073     ; 3.028      ;
; 6.922 ; sub_module_bist:C|marchcontroller:mc1|rw_reg                                                                          ; sub_module_ram:B|memorycontroller:ctl|state.r1          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.096     ; 2.970      ;
; 6.950 ; sub_module_bist:C|marchcontroller:mc1|rw_reg                                                                          ; sub_module_ram:B|memorycontroller:ctl|oe_reg            ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.096     ; 2.942      ;
; 7.010 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.081     ; 2.897      ;
; 7.080 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]                                                                     ; sub_module_bist:C|marchcontroller:mc1|rw_reg            ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 2.830      ;
; 7.088 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 2.822      ;
; 7.091 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 2.817      ;
; 7.100 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]                                                                     ; sub_module_bist:C|marchcontroller:mc1|rw_reg            ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.081     ; 2.807      ;
; 7.103 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]                                                                     ; sub_module_bist:C|marchcontroller:mc1|state.re          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 2.807      ;
; 7.108 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]                                                                     ; sub_module_bist:C|marchcontroller:mc1|rw_reg            ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 2.802      ;
; 7.108 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.081     ; 2.799      ;
; 7.109 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.081     ; 2.798      ;
; 7.114 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.081     ; 2.793      ;
; 7.115 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]                                                                     ; sub_module_bist:C|marchcontroller:mc1|rw_reg            ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.081     ; 2.792      ;
; 7.116 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 2.794      ;
; 7.117 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 2.793      ;
; 7.119 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]                                                                     ; sub_module_bist:C|marchcontroller:mc1|rw_reg            ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 2.791      ;
; 7.123 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.081     ; 2.784      ;
; 7.123 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]                                                                     ; sub_module_bist:C|marchcontroller:mc1|state.re          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.081     ; 2.784      ;
; 7.127 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 2.783      ;
; 7.128 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 2.782      ;
; 7.131 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]                                                                     ; sub_module_bist:C|marchcontroller:mc1|state.re          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 2.779      ;
; 7.138 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]                                                                     ; sub_module_bist:C|marchcontroller:mc1|state.re          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.081     ; 2.769      ;
; 7.142 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]                                                                     ; sub_module_bist:C|marchcontroller:mc1|ready_reg         ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 2.768      ;
; 7.142 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]                                                                     ; sub_module_bist:C|marchcontroller:mc1|state.re          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 2.768      ;
; 7.145 ; sub_module_bist:C|marchcontroller:mc1|rw_reg                                                                          ; sub_module_ram:B|memorycontroller:ctl|we_reg            ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.089     ; 2.754      ;
; 7.162 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]                                                                     ; sub_module_bist:C|marchcontroller:mc1|ready_reg         ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.081     ; 2.745      ;
; 7.170 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]                                                                     ; sub_module_bist:C|marchcontroller:mc1|ready_reg         ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 2.740      ;
; 7.177 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]                                                                     ; sub_module_bist:C|marchcontroller:mc1|ready_reg         ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.081     ; 2.730      ;
; 7.181 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]                                                                     ; sub_module_bist:C|marchcontroller:mc1|ready_reg         ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 2.729      ;
; 7.250 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]                                                                     ; sub_module_bist:C|marchcontroller:mc1|rw_reg            ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 2.660      ;
; 7.258 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 2.652      ;
; 7.273 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]                                                                     ; sub_module_bist:C|marchcontroller:mc1|state.re          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 2.637      ;
; 7.284 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 2.624      ;
; 7.295 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]                                                                     ; sub_module_bist:C|marchcontroller:mc1|rw_reg            ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.081     ; 2.612      ;
; 7.303 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.081     ; 2.604      ;
; 7.312 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]                                                                     ; sub_module_bist:C|marchcontroller:mc1|ready_reg         ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 2.598      ;
; 7.318 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]                                                                     ; sub_module_bist:C|marchcontroller:mc1|state.re          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.081     ; 2.589      ;
; 7.332 ; sub_module_bist:C|marchcontroller:mc1|data_b_reg                                                                      ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[6] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.089     ; 2.567      ;
; 7.333 ; sub_module_bist:C|marchcontroller:mc1|data_b_reg                                                                      ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[7] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.089     ; 2.566      ;
; 7.336 ; sub_module_bist:C|marchcontroller:mc1|data_b_reg                                                                      ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[4] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.089     ; 2.563      ;
; 7.337 ; sub_module_bist:C|marchcontroller:mc1|data_b_reg                                                                      ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[5] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.089     ; 2.562      ;
; 7.340 ; sub_module_ram:B|memorycontroller:ctl|state.idle                                                                      ; sub_module_ram:B|memorycontroller:ctl|addr_reg[1]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 2.577      ;
; 7.340 ; sub_module_ram:B|memorycontroller:ctl|state.idle                                                                      ; sub_module_ram:B|memorycontroller:ctl|addr_reg[3]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 2.577      ;
+-------+-----------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                                       ;
+-------+---------------------------------------------------+----------------------------------------------------+--------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                         ; To Node                                            ; Launch Clock                                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------+----------------------------------------------------+--------------------------------------------------+-------------+--------------+------------+------------+
; 3.597 ; sub_module_bist:C|marchcontroller:mc1|data_b_reg  ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[2] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 2.547      ; 8.868      ;
; 3.711 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[4] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 2.547      ; 8.754      ;
; 3.791 ; sub_module_bist:C|marchcontroller:mc1|data_b_reg  ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 2.547      ; 8.674      ;
; 3.912 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[2] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 2.550      ; 8.556      ;
; 3.948 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[4] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 2.550      ; 8.520      ;
; 3.973 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[2] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 2.550      ; 8.495      ;
; 4.003 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[2] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 2.547      ; 8.462      ;
; 4.077 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[2] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 2.547      ; 8.388      ;
; 4.112 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[4] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 2.550      ; 8.356      ;
; 4.113 ; sub_module_bist:C|marchcontroller:mc1|data_b_reg  ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[4] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 2.547      ; 8.352      ;
; 4.179 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[3] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 2.547      ; 8.286      ;
; 4.236 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[6] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 2.547      ; 8.229      ;
; 4.253 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[3] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 2.550      ; 8.215      ;
; 4.334 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[3] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 2.550      ; 8.134      ;
; 4.347 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[3] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 2.550      ; 8.121      ;
; 4.377 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[3] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 2.547      ; 8.088      ;
; 4.401 ; sub_module_bist:C|marchcontroller:mc1|data_b_reg  ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[6] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 2.547      ; 8.064      ;
; 4.436 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[3] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 2.550      ; 8.032      ;
; 4.440 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 2.563      ; 8.041      ;
; 4.473 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[6] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 2.550      ; 7.995      ;
; 4.519 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[4] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 2.547      ; 7.946      ;
; 4.575 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[4] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 2.550      ; 7.893      ;
; 4.583 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[0]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[2] ; clk                                              ; clk         ; 20.000       ; -0.097     ; 15.318     ;
; 4.583 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[5] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 2.556      ; 7.891      ;
; 4.587 ; sub_module_bist:C|marchcontroller:mc1|data_b_reg  ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 2.560      ; 7.891      ;
; 4.594 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[0]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; clk                                              ; clk         ; 20.000       ; -0.084     ; 15.320     ;
; 4.658 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[6] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 2.550      ; 7.810      ;
; 4.670 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 2.563      ; 7.811      ;
; 4.695 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[1]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[2] ; clk                                              ; clk         ; 20.000       ; -0.097     ; 15.206     ;
; 4.706 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[1]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; clk                                              ; clk         ; 20.000       ; -0.084     ; 15.208     ;
; 4.728 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[0]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; clk                                              ; clk         ; 20.000       ; -0.097     ; 15.173     ;
; 4.730 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[2]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[2] ; clk                                              ; clk         ; 20.000       ; -0.097     ; 15.171     ;
; 4.730 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 2.560      ; 7.748      ;
; 4.737 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[4] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 2.550      ; 7.731      ;
; 4.738 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[3]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[2] ; clk                                              ; clk         ; 20.000       ; -0.104     ; 15.156     ;
; 4.741 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[2]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; clk                                              ; clk         ; 20.000       ; -0.084     ; 15.173     ;
; 4.749 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[3]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; clk                                              ; clk         ; 20.000       ; -0.091     ; 15.158     ;
; 4.752 ; sub_module_bist:C|marchcontroller:mc1|rw_reg      ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[2] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 2.547      ; 7.713      ;
; 4.757 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[4]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[2] ; clk                                              ; clk         ; 20.000       ; -0.097     ; 15.144     ;
; 4.768 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[4]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; clk                                              ; clk         ; 20.000       ; -0.084     ; 15.146     ;
; 4.782 ; sub_module_bist:C|marchcontroller:mc1|rw_reg      ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[3] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 2.547      ; 7.683      ;
; 4.806 ; sub_module_bist:C|output_analyzer:oa1|fail_reg    ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[2] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 2.147      ; 7.259      ;
; 4.819 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[0]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[6] ; clk                                              ; clk         ; 20.000       ; -0.097     ; 15.082     ;
; 4.819 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 2.563      ; 7.662      ;
; 4.820 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[5] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 2.559      ; 7.657      ;
; 4.840 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[1]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; clk                                              ; clk         ; 20.000       ; -0.097     ; 15.061     ;
; 4.847 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[5]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[2] ; clk                                              ; clk         ; 20.000       ; -0.104     ; 15.047     ;
; 4.858 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[5]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; clk                                              ; clk         ; 20.000       ; -0.091     ; 15.049     ;
; 4.875 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[2]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; clk                                              ; clk         ; 20.000       ; -0.097     ; 15.026     ;
; 4.883 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[3]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; clk                                              ; clk         ; 20.000       ; -0.104     ; 15.011     ;
; 4.902 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[4]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; clk                                              ; clk         ; 20.000       ; -0.097     ; 14.999     ;
; 4.910 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[22]    ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[2] ; clk                                              ; clk         ; 20.000       ; -0.104     ; 14.984     ;
; 4.921 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[22]    ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; clk                                              ; clk         ; 20.000       ; -0.091     ; 14.986     ;
; 4.931 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[1]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[6] ; clk                                              ; clk         ; 20.000       ; -0.097     ; 14.970     ;
; 4.934 ; sub_module_bist:C|output_analyzer:oa1|fail_reg    ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[6] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 2.147      ; 7.131      ;
; 4.937 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[0]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[3] ; clk                                              ; clk         ; 20.000       ; -0.097     ; 14.964     ;
; 4.964 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[0]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[4] ; clk                                              ; clk         ; 20.000       ; -0.097     ; 14.937     ;
; 4.966 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[2]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[6] ; clk                                              ; clk         ; 20.000       ; -0.097     ; 14.935     ;
; 4.974 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[3]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[6] ; clk                                              ; clk         ; 20.000       ; -0.104     ; 14.920     ;
; 4.985 ; sub_module_bist:C|marchcontroller:mc1|data_b_reg  ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[5] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 2.556      ; 7.489      ;
; 4.992 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[5]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; clk                                              ; clk         ; 20.000       ; -0.104     ; 14.902     ;
; 4.993 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[4]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[6] ; clk                                              ; clk         ; 20.000       ; -0.097     ; 14.908     ;
; 5.005 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[5] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 2.559      ; 7.472      ;
; 5.022 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[23]    ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; clk                                              ; clk         ; 20.000       ; -0.091     ; 14.885     ;
; 5.029 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[23]    ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[2] ; clk                                              ; clk         ; 20.000       ; -0.104     ; 14.865     ;
; 5.049 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[1]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[3] ; clk                                              ; clk         ; 20.000       ; -0.097     ; 14.852     ;
; 5.055 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[22]    ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; clk                                              ; clk         ; 20.000       ; -0.104     ; 14.839     ;
; 5.066 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 2.550      ; 7.402      ;
; 5.067 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 2.550      ; 7.401      ;
; 5.071 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[2] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 2.550      ; 7.397      ;
; 5.076 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[1]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[4] ; clk                                              ; clk         ; 20.000       ; -0.097     ; 14.825     ;
; 5.083 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[5]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[6] ; clk                                              ; clk         ; 20.000       ; -0.104     ; 14.811     ;
; 5.084 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[2]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[3] ; clk                                              ; clk         ; 20.000       ; -0.097     ; 14.817     ;
; 5.085 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 2.550      ; 7.383      ;
; 5.091 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[2] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 2.547      ; 7.374      ;
; 5.092 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[3]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[3] ; clk                                              ; clk         ; 20.000       ; -0.104     ; 14.802     ;
; 5.100 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[8]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[2] ; clk                                              ; clk         ; 20.000       ; -0.109     ; 14.789     ;
; 5.105 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[2] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 2.550      ; 7.363      ;
; 5.111 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[8]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; clk                                              ; clk         ; 20.000       ; -0.096     ; 14.791     ;
; 5.111 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[4]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[3] ; clk                                              ; clk         ; 20.000       ; -0.097     ; 14.790     ;
; 5.111 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[2]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[4] ; clk                                              ; clk         ; 20.000       ; -0.097     ; 14.790     ;
; 5.112 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 2.547      ; 7.353      ;
; 5.119 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[3]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[4] ; clk                                              ; clk         ; 20.000       ; -0.104     ; 14.775     ;
; 5.129 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[15]    ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[2] ; clk                                              ; clk         ; 20.000       ; -0.113     ; 14.756     ;
; 5.137 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 2.547      ; 7.328      ;
; 5.138 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[4]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[4] ; clk                                              ; clk         ; 20.000       ; -0.097     ; 14.763     ;
; 5.138 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[15]    ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; clk                                              ; clk         ; 20.000       ; -0.100     ; 14.760     ;
; 5.145 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 2.563      ; 7.336      ;
; 5.146 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[22]    ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[6] ; clk                                              ; clk         ; 20.000       ; -0.104     ; 14.748     ;
; 5.158 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 2.550      ; 7.310      ;
; 5.159 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[2] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 2.550      ; 7.309      ;
; 5.160 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[25]    ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; clk                                              ; clk         ; 20.000       ; -0.091     ; 14.747     ;
; 5.167 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[25]    ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[2] ; clk                                              ; clk         ; 20.000       ; -0.104     ; 14.727     ;
; 5.167 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[6] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 2.547      ; 7.298      ;
; 5.183 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 2.547      ; 7.282      ;
; 5.189 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[23]    ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; clk                                              ; clk         ; 20.000       ; -0.104     ; 14.705     ;
; 5.191 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 2.563      ; 7.290      ;
; 5.198 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[26]    ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; clk                                              ; clk         ; 20.000       ; -0.091     ; 14.709     ;
; 5.201 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[5]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[3] ; clk                                              ; clk         ; 20.000       ; -0.104     ; 14.693     ;
; 5.205 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[26]    ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[2] ; clk                                              ; clk         ; 20.000       ; -0.104     ; 14.689     ;
+-------+---------------------------------------------------+----------------------------------------------------+--------------------------------------------------+-------------+--------------+------------+------------+
=======
; clk   ; 1.437 ; 0.000                 ;
+-------+-------+-----------------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                         ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; pll1|altpll_component|auto_generated|pll1|clk[0] ; -1.693 ; -18.759       ;
; clk                                              ; 9.754  ; 0.000         ;
+--------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'pll1|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                                                         ;
+--------+-----------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                             ; To Node                                                 ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; -6.849 ; sub_module_ram:B|ram1:itnram|altsyncram:altsyncram_component|altsyncram_0vp3:auto_generated|ram_block1a0~porta_we_reg ; sub_module_bist:C|output_analyzer:oa1|fail_reg          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -2.939     ; 5.898      ;
; -3.560 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.077     ; 5.471      ;
; -3.559 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.077     ; 5.470      ;
; -3.544 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.077     ; 5.455      ;
; -3.543 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.077     ; 5.454      ;
; -3.523 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.079     ; 5.432      ;
; -3.522 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.079     ; 5.431      ;
; -3.217 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.081     ; 5.124      ;
; -3.216 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.081     ; 5.123      ;
; -3.206 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.077     ; 5.117      ;
; -3.205 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.077     ; 5.116      ;
; -3.201 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.079     ; 5.110      ;
; -3.200 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.079     ; 5.109      ;
; -3.016 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.077     ; 4.927      ;
; -3.015 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.077     ; 4.926      ;
; -2.877 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.081     ; 4.784      ;
; -2.876 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.081     ; 4.783      ;
; -2.746 ; sub_module_ram:B|memorycontroller:ctl|state.idle                                                                      ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[4] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.081     ; 4.653      ;
; -2.746 ; sub_module_ram:B|memorycontroller:ctl|state.idle                                                                      ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[5] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.081     ; 4.653      ;
; -2.746 ; sub_module_ram:B|memorycontroller:ctl|state.idle                                                                      ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[6] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.081     ; 4.653      ;
; -2.746 ; sub_module_ram:B|memorycontroller:ctl|state.idle                                                                      ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[7] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.081     ; 4.653      ;
; -2.346 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.079     ; 4.255      ;
; -2.330 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.079     ; 4.239      ;
; -2.309 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.081     ; 4.216      ;
; -2.148 ; sub_module_ram:B|memorycontroller:ctl|state.idle                                                                      ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.079     ; 4.057      ;
; -2.148 ; sub_module_ram:B|memorycontroller:ctl|state.idle                                                                      ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[1] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.079     ; 4.057      ;
; -2.148 ; sub_module_ram:B|memorycontroller:ctl|state.idle                                                                      ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[2] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.079     ; 4.057      ;
; -2.108 ; sub_module_ram:B|memorycontroller:ctl|state.idle                                                                      ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[3] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.080     ; 4.016      ;
; -2.045 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.079     ; 3.954      ;
; -2.045 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.079     ; 3.954      ;
; -2.045 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.079     ; 3.954      ;
; -2.029 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.079     ; 3.938      ;
; -2.029 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.079     ; 3.938      ;
; -2.029 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.079     ; 3.938      ;
; -2.008 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.081     ; 3.915      ;
; -2.008 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.081     ; 3.915      ;
; -2.008 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.081     ; 3.915      ;
; -2.003 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.083     ; 3.908      ;
; -1.992 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.079     ; 3.901      ;
; -1.987 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.081     ; 3.894      ;
; -1.811 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.075     ; 3.724      ;
; -1.802 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.079     ; 3.711      ;
; -1.796 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.079     ; 3.705      ;
; -1.795 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]                                                                     ; sub_module_bist:C|marchcontroller:mc1|state.wr          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.068     ; 3.715      ;
; -1.768 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]                                                                     ; sub_module_bist:C|marchcontroller:mc1|state.wr          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.068     ; 3.688      ;
; -1.762 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.079     ; 3.671      ;
; -1.736 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.075     ; 3.649      ;
; -1.721 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]                                                                     ; sub_module_bist:C|marchcontroller:mc1|state.wr          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.070     ; 3.639      ;
; -1.710 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.075     ; 3.623      ;
; -1.702 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.083     ; 3.607      ;
; -1.702 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.083     ; 3.607      ;
; -1.702 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.083     ; 3.607      ;
; -1.691 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.079     ; 3.600      ;
; -1.686 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.081     ; 3.593      ;
; -1.686 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.081     ; 3.593      ;
; -1.686 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.081     ; 3.593      ;
; -1.686 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.079     ; 3.595      ;
; -1.665 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.075     ; 3.578      ;
; -1.663 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.083     ; 3.568      ;
; -1.654 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.079     ; 3.563      ;
; -1.632 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.075     ; 3.545      ;
; -1.600 ; sub_module_ram:B|memorycontroller:ctl|state.idle                                                                      ; sub_module_ram:B|memorycontroller:ctl|state.w1          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.080     ; 3.508      ;
; -1.597 ; sub_module_ram:B|memorycontroller:ctl|state.idle                                                                      ; sub_module_ram:B|memorycontroller:ctl|we_reg            ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.080     ; 3.505      ;
; -1.589 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.075     ; 3.502      ;
; -1.559 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.075     ; 3.472      ;
; -1.501 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.079     ; 3.410      ;
; -1.501 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.079     ; 3.410      ;
; -1.486 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.075     ; 3.399      ;
; -1.458 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]                                                                     ; sub_module_bist:C|marchcontroller:mc1|data_b_reg        ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.072     ; 3.374      ;
; -1.438 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]                                                                     ; sub_module_bist:C|marchcontroller:mc1|data_b_reg        ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.072     ; 3.354      ;
; -1.436 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]                                                                     ; sub_module_bist:C|marchcontroller:mc1|state.re          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.068     ; 3.356      ;
; -1.436 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]                                                                     ; sub_module_bist:C|marchcontroller:mc1|state.wr          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.070     ; 3.354      ;
; -1.427 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]                                                                     ; sub_module_bist:C|marchcontroller:mc1|state.wr          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.068     ; 3.347      ;
; -1.417 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]                                                                     ; sub_module_bist:C|marchcontroller:mc1|ready_reg         ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.068     ; 3.337      ;
; -1.417 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]                                                                     ; sub_module_bist:C|marchcontroller:mc1|data_b_reg        ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.074     ; 3.331      ;
; -1.415 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]                                                                     ; sub_module_bist:C|marchcontroller:mc1|state.wr          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.072     ; 3.331      ;
; -1.409 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]                                                                     ; sub_module_bist:C|marchcontroller:mc1|state.re          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.068     ; 3.329      ;
; -1.390 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]                                                                     ; sub_module_bist:C|marchcontroller:mc1|ready_reg         ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.068     ; 3.310      ;
; -1.364 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]                                                                     ; sub_module_bist:C|marchcontroller:mc1|ready_reg         ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.070     ; 3.282      ;
; -1.362 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.083     ; 3.267      ;
; -1.362 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.083     ; 3.267      ;
; -1.362 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.083     ; 3.267      ;
; -1.362 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]                                                                     ; sub_module_bist:C|marchcontroller:mc1|state.re          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.070     ; 3.280      ;
; -1.340 ; sub_module_bist:C|marchcontroller:mc1|rw_reg                                                                          ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[4] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.072     ; 3.256      ;
; -1.340 ; sub_module_bist:C|marchcontroller:mc1|rw_reg                                                                          ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[5] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.072     ; 3.256      ;
; -1.340 ; sub_module_bist:C|marchcontroller:mc1|rw_reg                                                                          ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[6] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.072     ; 3.256      ;
; -1.340 ; sub_module_bist:C|marchcontroller:mc1|rw_reg                                                                          ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[7] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.072     ; 3.256      ;
; -1.305 ; sub_module_bist:C|marchcontroller:mc1|rw_reg                                                                          ; sub_module_ram:B|memorycontroller:ctl|tri_reg           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.071     ; 3.222      ;
; -1.284 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.079     ; 3.193      ;
; -1.278 ; sub_module_bist:C|marchcontroller:mc1|rw_reg                                                                          ; sub_module_ram:B|memorycontroller:ctl|state.r1          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.071     ; 3.195      ;
; -1.254 ; sub_module_bist:C|marchcontroller:mc1|rw_reg                                                                          ; sub_module_ram:B|memorycontroller:ctl|oe_reg            ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.071     ; 3.171      ;
; -1.244 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]                                                                     ; sub_module_bist:C|marchcontroller:mc1|rw_reg            ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.079     ; 3.153      ;
; -1.242 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]                                                                     ; sub_module_bist:C|marchcontroller:mc1|state.wr          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.068     ; 3.162      ;
; -1.217 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]                                                                     ; sub_module_bist:C|marchcontroller:mc1|rw_reg            ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.079     ; 3.126      ;
; -1.179 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]                                                                     ; sub_module_bist:C|marchcontroller:mc1|rw_reg            ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.081     ; 3.086      ;
; -1.112 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]                                                                     ; sub_module_bist:C|marchcontroller:mc1|state.wr          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.072     ; 3.028      ;
; -1.111 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]                                                                     ; sub_module_bist:C|marchcontroller:mc1|data_b_reg        ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.076     ; 3.023      ;
; -1.100 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]                                                                     ; sub_module_bist:C|marchcontroller:mc1|data_b_reg        ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.072     ; 3.016      ;
; -1.099 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]                                                                     ; sub_module_bist:C|marchcontroller:mc1|data_b_reg        ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.074     ; 3.013      ;
; -1.077 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]                                                                     ; sub_module_bist:C|marchcontroller:mc1|state.re          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.070     ; 2.995      ;
+--------+-----------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                                        ;
+--------+---------------------------------------------------+----------------------------------------------------+--------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                         ; To Node                                            ; Launch Clock                                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------+----------------------------------------------------+--------------------------------------------------+-------------+--------------+------------+------------+
; -2.387 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[2] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.598      ; 6.903      ;
; -2.338 ; sub_module_bist:C|output_analyzer:oa1|fail_reg    ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[6] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.160      ; 6.416      ;
; -2.333 ; sub_module_bist:C|output_analyzer:oa1|fail_reg    ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[3] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.161      ; 6.412      ;
; -2.305 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[3] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.599      ; 6.822      ;
; -2.279 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[3] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.601      ; 6.798      ;
; -2.227 ; sub_module_bist:C|output_analyzer:oa1|fail_reg    ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[2] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.156      ; 6.301      ;
; -2.226 ; sub_module_bist:C|marchcontroller:mc1|data_b_reg  ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.594      ; 6.738      ;
; -2.213 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.597      ; 6.728      ;
; -2.176 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.599      ; 6.693      ;
; -2.174 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.610      ; 6.702      ;
; -2.148 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[6] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.600      ; 6.666      ;
; -2.139 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[6] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.598      ; 6.655      ;
; -2.123 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[2] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.598      ; 6.639      ;
; -2.114 ; sub_module_bist:C|marchcontroller:mc1|data_b_reg  ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.607      ; 6.639      ;
; -2.096 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[5] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.606      ; 6.620      ;
; -2.091 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[3] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.603      ; 6.612      ;
; -2.089 ; sub_module_bist:C|marchcontroller:mc1|data_b_reg  ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[6] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.595      ; 6.602      ;
; -2.076 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.599      ; 6.593      ;
; -2.069 ; sub_module_bist:C|marchcontroller:mc1|data_b_reg  ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[2] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.591      ; 6.578      ;
; -2.068 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.601      ; 6.587      ;
; -2.064 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[5] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.606      ; 6.588      ;
; -2.062 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[5] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.606      ; 6.586      ;
; -2.011 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.601      ; 6.530      ;
; -2.009 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[5] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.604      ; 6.531      ;
; -2.005 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[2] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.598      ; 6.521      ;
; -2.005 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[3] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.603      ; 6.526      ;
; -2.000 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[5] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.602      ; 6.520      ;
; -1.985 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.601      ; 6.504      ;
; -1.984 ; sub_module_bist:C|output_analyzer:oa1|fail_reg    ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.172      ; 6.074      ;
; -1.984 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.614      ; 6.516      ;
; -1.980 ; sub_module_bist:C|output_analyzer:oa1|fail_reg    ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.159      ; 6.057      ;
; -1.967 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.601      ; 6.486      ;
; -1.962 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.610      ; 6.490      ;
; -1.957 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.612      ; 6.487      ;
; -1.954 ; sub_module_bist:C|marchcontroller:mc1|rw_reg      ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[2] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.598      ; 6.470      ;
; -1.943 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.612      ; 6.473      ;
; -1.942 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.597      ; 6.457      ;
; -1.938 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.614      ; 6.470      ;
; -1.921 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[3] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.601      ; 6.440      ;
; -1.920 ; sub_module_bist:C|marchcontroller:mc1|data_b_reg  ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[5] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.599      ; 6.437      ;
; -1.912 ; sub_module_bist:C|marchcontroller:mc1|data_b_reg  ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[4] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.597      ; 6.427      ;
; -1.912 ; sub_module_bist:C|marchcontroller:mc1|rw_reg      ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[3] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.603      ; 6.433      ;
; -1.910 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[3] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.603      ; 6.431      ;
; -1.894 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[2] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.598      ; 6.410      ;
; -1.892 ; sub_module_bist:C|marchcontroller:mc1|rw_reg      ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.601      ; 6.411      ;
; -1.856 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[6] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.602      ; 6.376      ;
; -1.822 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[6] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.602      ; 6.342      ;
; -1.815 ; sub_module_bist:C|output_analyzer:oa1|fail_reg    ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[4] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.162      ; 5.895      ;
; -1.796 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[6] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.602      ; 6.316      ;
; -1.753 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.614      ; 6.285      ;
; -1.695 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[6] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.600      ; 6.213      ;
; -1.681 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[4] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.602      ; 6.201      ;
; -1.672 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[4] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.600      ; 6.190      ;
; -1.670 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.614      ; 6.202      ;
; -1.638 ; sub_module_bist:C|marchcontroller:mc1|rw_reg      ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[5] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.606      ; 6.162      ;
; -1.594 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[2] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.596      ; 6.108      ;
; -1.556 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[5] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.604      ; 6.078      ;
; -1.541 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[2] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.594      ; 6.053      ;
; -1.446 ; sub_module_bist:C|marchcontroller:mc1|rw_reg      ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[6] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.602      ; 5.966      ;
; -1.442 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[2] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.594      ; 5.954      ;
; -1.347 ; sub_module_bist:C|marchcontroller:mc1|rw_reg      ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.614      ; 5.879      ;
; -1.340 ; sub_module_bist:C|marchcontroller:mc1|rw_reg      ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[4] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.604      ; 5.862      ;
; -1.275 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[4] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.604      ; 5.797      ;
; -1.265 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[4] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.604      ; 5.787      ;
; -1.228 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[4] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.602      ; 5.748      ;
; -1.212 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[2] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.596      ; 5.726      ;
; -1.211 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[4] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.604      ; 5.733      ;
; 3.628  ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[30]    ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; clk                                              ; clk         ; 20.000       ; -0.057     ; 16.313     ;
; 3.636  ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[30]    ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; clk                                              ; clk         ; 20.000       ; -0.070     ; 16.292     ;
; 3.644  ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[1]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; clk                                              ; clk         ; 20.000       ; -0.064     ; 16.290     ;
; 3.707  ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[1]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; clk                                              ; clk         ; 20.000       ; -0.051     ; 16.240     ;
; 3.896  ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[30]    ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[6] ; clk                                              ; clk         ; 20.000       ; -0.069     ; 16.033     ;
; 3.904  ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[1]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[6] ; clk                                              ; clk         ; 20.000       ; -0.063     ; 16.031     ;
; 3.937  ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[0]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; clk                                              ; clk         ; 20.000       ; -0.064     ; 15.997     ;
; 3.946  ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[0]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; clk                                              ; clk         ; 20.000       ; -0.051     ; 16.001     ;
; 3.961  ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[5]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; clk                                              ; clk         ; 20.000       ; -0.074     ; 15.963     ;
; 3.991  ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[21]    ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; clk                                              ; clk         ; 20.000       ; -0.057     ; 15.950     ;
; 3.999  ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[21]    ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; clk                                              ; clk         ; 20.000       ; -0.070     ; 15.929     ;
; 4.024  ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[5]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; clk                                              ; clk         ; 20.000       ; -0.061     ; 15.913     ;
; 4.031  ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[6]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; clk                                              ; clk         ; 20.000       ; -0.074     ; 15.893     ;
; 4.040  ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[6]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; clk                                              ; clk         ; 20.000       ; -0.061     ; 15.897     ;
; 4.052  ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[2]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; clk                                              ; clk         ; 20.000       ; -0.064     ; 15.882     ;
; 4.061  ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[2]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; clk                                              ; clk         ; 20.000       ; -0.051     ; 15.886     ;
; 4.098  ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[30]    ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[2] ; clk                                              ; clk         ; 20.000       ; -0.073     ; 15.827     ;
; 4.106  ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[3]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; clk                                              ; clk         ; 20.000       ; -0.064     ; 15.828     ;
; 4.151  ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[4]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; clk                                              ; clk         ; 20.000       ; -0.064     ; 15.783     ;
; 4.160  ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[4]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; clk                                              ; clk         ; 20.000       ; -0.051     ; 15.787     ;
; 4.169  ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[3]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; clk                                              ; clk         ; 20.000       ; -0.051     ; 15.778     ;
; 4.175  ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[20]    ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; clk                                              ; clk         ; 20.000       ; -0.057     ; 15.766     ;
; 4.176  ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[28]    ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; clk                                              ; clk         ; 20.000       ; -0.051     ; 15.771     ;
; 4.177  ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[1]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[2] ; clk                                              ; clk         ; 20.000       ; -0.067     ; 15.754     ;
; 4.181  ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[8]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; clk                                              ; clk         ; 20.000       ; -0.074     ; 15.743     ;
; 4.181  ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[19]    ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; clk                                              ; clk         ; 20.000       ; -0.057     ; 15.760     ;
; 4.183  ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[20]    ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; clk                                              ; clk         ; 20.000       ; -0.070     ; 15.745     ;
; 4.184  ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[28]    ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; clk                                              ; clk         ; 20.000       ; -0.064     ; 15.750     ;
; 4.189  ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[19]    ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; clk                                              ; clk         ; 20.000       ; -0.070     ; 15.739     ;
; 4.190  ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[8]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; clk                                              ; clk         ; 20.000       ; -0.061     ; 15.747     ;
; 4.197  ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[0]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[6] ; clk                                              ; clk         ; 20.000       ; -0.063     ; 15.738     ;
; 4.215  ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[25]    ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; clk                                              ; clk         ; 20.000       ; -0.057     ; 15.726     ;
; 4.221  ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[5]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[6] ; clk                                              ; clk         ; 20.000       ; -0.073     ; 15.704     ;
+--------+---------------------------------------------------+----------------------------------------------------+--------------------------------------------------+-------------+--------------+------------+------------+
>>>>>>> 9cea7b3c11b2e9ccfe0f368c8112d0e03173352b


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'pll1|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                                                              ;
+-------+--------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                              ; To Node                                                                                                                     ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
<<<<<<< HEAD
; 0.387 ; sub_module_bist:C|output_analyzer:oa1|fail_reg         ; sub_module_bist:C|output_analyzer:oa1|fail_reg                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.096      ; 0.669      ;
; 0.402 ; sub_module_bist:C|output_analyzer:oa1|current_state    ; sub_module_bist:C|output_analyzer:oa1|current_state                                                                         ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; sub_module_bist:C|marchcontroller:mc1|data_b_reg       ; sub_module_bist:C|marchcontroller:mc1|data_b_reg                                                                            ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; sub_module_bist:C|marchcontroller:mc1|state.re         ; sub_module_bist:C|marchcontroller:mc1|state.re                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.669      ;
; 0.403 ; sub_module_ram:B|memorycontroller:ctl|state.idle       ; sub_module_ram:B|memorycontroller:ctl|state.idle                                                                            ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.669      ;
; 0.572 ; sub_module_bist:C|marchcontroller:mc1|state.re         ; sub_module_bist:C|marchcontroller:mc1|rw_reg                                                                                ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.839      ;
; 0.598 ; sub_module_bist:C|marchcontroller:mc1|state.wr         ; sub_module_bist:C|marchcontroller:mc1|state.re                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.865      ;
; 0.611 ; sub_module_bist:C|marchcontroller:mc1|state.re         ; sub_module_bist:C|marchcontroller:mc1|ready_reg                                                                             ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.878      ;
; 0.612 ; sub_module_ram:B|memorycontroller:ctl|state.idle       ; sub_module_ram:B|memorycontroller:ctl|oe_reg                                                                                ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.878      ;
; 0.612 ; sub_module_ram:B|memorycontroller:ctl|state.idle       ; sub_module_ram:B|memorycontroller:ctl|tri_reg                                                                               ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.878      ;
; 0.612 ; sub_module_ram:B|memorycontroller:ctl|state.idle       ; sub_module_ram:B|memorycontroller:ctl|state.r1                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.878      ;
; 0.639 ; sub_module_bist:C|marchcontroller:mc1|ready_reg        ; sub_module_bist:C|output_analyzer:oa1|current_state                                                                         ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.906      ;
; 0.647 ; sub_module_ram:B|memorycontroller:ctl|state.w1         ; sub_module_ram:B|memorycontroller:ctl|tri_reg                                                                               ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.913      ;
; 0.649 ; sub_module_ram:B|memorycontroller:ctl|state.w1         ; sub_module_ram:B|memorycontroller:ctl|state.w2                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.915      ;
; 0.660 ; sub_module_ram:B|memorycontroller:ctl|state.r1         ; sub_module_ram:B|memorycontroller:ctl|oe_reg                                                                                ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.926      ;
; 0.666 ; sub_module_ram:B|memorycontroller:ctl|state.w2         ; sub_module_ram:B|memorycontroller:ctl|state.idle                                                                            ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.932      ;
; 0.681 ; sub_module_ram:B|memorycontroller:ctl|state.r2         ; sub_module_ram:B|memorycontroller:ctl|state.idle                                                                            ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.947      ;
; 0.723 ; sub_module_bist:C|marchcontroller:mc1|state.re         ; sub_module_bist:C|marchcontroller:mc1|data_b_reg                                                                            ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.990      ;
; 0.919 ; sub_module_bist:C|marchcontroller:mc1|rw_reg           ; sub_module_ram:B|ram1:itnram|altsyncram:altsyncram_component|altsyncram_0vp3:auto_generated|ram_block1a0~porta_we_reg       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 3.475      ; 4.616      ;
; 0.970 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]      ; sub_module_ram:B|ram1:itnram|altsyncram:altsyncram_component|altsyncram_0vp3:auto_generated|ram_block1a0~porta_address_reg0 ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 3.477      ; 4.669      ;
; 1.013 ; sub_module_ram:B|memorycontroller:ctl|state.r1         ; sub_module_ram:B|memorycontroller:ctl|state.r2                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.279      ;
; 1.020 ; sub_module_ram:B|memorycontroller:ctl|state.r2         ; sub_module_ram:B|memorycontroller:ctl|data_read_reg[3]                                                                      ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.530      ; 1.736      ;
; 1.020 ; sub_module_ram:B|memorycontroller:ctl|state.r2         ; sub_module_ram:B|memorycontroller:ctl|data_read_reg[2]                                                                      ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.530      ; 1.736      ;
; 1.020 ; sub_module_ram:B|memorycontroller:ctl|state.r2         ; sub_module_ram:B|memorycontroller:ctl|data_read_reg[6]                                                                      ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.530      ; 1.736      ;
; 1.020 ; sub_module_ram:B|memorycontroller:ctl|state.r2         ; sub_module_ram:B|memorycontroller:ctl|data_read_reg[4]                                                                      ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.530      ; 1.736      ;
; 1.020 ; sub_module_ram:B|memorycontroller:ctl|state.r2         ; sub_module_ram:B|memorycontroller:ctl|data_read_reg[5]                                                                      ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.530      ; 1.736      ;
; 1.020 ; sub_module_ram:B|memorycontroller:ctl|state.r2         ; sub_module_ram:B|memorycontroller:ctl|data_read_reg[7]                                                                      ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.530      ; 1.736      ;
; 1.020 ; sub_module_ram:B|memorycontroller:ctl|state.r2         ; sub_module_ram:B|memorycontroller:ctl|data_read_reg[0]                                                                      ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.530      ; 1.736      ;
; 1.020 ; sub_module_ram:B|memorycontroller:ctl|state.r2         ; sub_module_ram:B|memorycontroller:ctl|data_read_reg[1]                                                                      ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.530      ; 1.736      ;
; 1.045 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]      ; sub_module_ram:B|ram1:itnram|altsyncram:altsyncram_component|altsyncram_0vp3:auto_generated|ram_block1a0~porta_address_reg0 ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 3.475      ; 4.742      ;
; 1.045 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.311      ;
; 1.047 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.313      ;
; 1.048 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]      ; sub_module_bist:C|marchcontroller:mc1|data_b_reg                                                                            ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.317      ;
; 1.051 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]      ; sub_module_ram:B|ram1:itnram|altsyncram:altsyncram_component|altsyncram_0vp3:auto_generated|ram_block1a0~porta_address_reg0 ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 3.477      ; 4.750      ;
; 1.051 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.317      ;
; 1.056 ; sub_module_bist:C|marchcontroller:mc1|state.idle       ; sub_module_bist:C|marchcontroller:mc1|rw_reg                                                                                ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.323      ;
; 1.056 ; sub_module_bist:C|marchcontroller:mc1|state.idle       ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.323      ;
; 1.056 ; sub_module_bist:C|marchcontroller:mc1|state.idle       ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.323      ;
; 1.056 ; sub_module_bist:C|marchcontroller:mc1|state.idle       ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.323      ;
; 1.100 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.366      ;
; 1.101 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.367      ;
; 1.104 ; sub_module_bist:C|marchcontroller:mc1|data_b_reg       ; sub_module_ram:B|ram1:itnram|altsyncram:altsyncram_component|altsyncram_0vp3:auto_generated|ram_block1a0~porta_datain_reg0  ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 3.481      ; 4.807      ;
; 1.164 ; sub_module_bist:C|marchcontroller:mc1|state.re         ; sub_module_bist:C|marchcontroller:mc1|state.wr                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.431      ;
; 1.186 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]      ; sub_module_ram:B|ram1:itnram|altsyncram:altsyncram_component|altsyncram_0vp3:auto_generated|ram_block1a0~porta_address_reg0 ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 3.477      ; 4.885      ;
; 1.197 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]      ; sub_module_ram:B|ram1:itnram|altsyncram:altsyncram_component|altsyncram_0vp3:auto_generated|ram_block1a0~porta_address_reg0 ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 3.477      ; 4.896      ;
; 1.220 ; sub_module_ram:B|memorycontroller:ctl|state.idle       ; sub_module_ram:B|memorycontroller:ctl|state.w1                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.486      ;
; 1.235 ; sub_module_bist:C|marchcontroller:mc1|state.idle       ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 1.499      ;
; 1.235 ; sub_module_bist:C|marchcontroller:mc1|state.idle       ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 1.499      ;
; 1.235 ; sub_module_bist:C|marchcontroller:mc1|state.idle       ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 1.499      ;
; 1.235 ; sub_module_bist:C|marchcontroller:mc1|state.idle       ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 1.499      ;
; 1.235 ; sub_module_bist:C|marchcontroller:mc1|state.idle       ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 1.499      ;
; 1.265 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]      ; sub_module_bist:C|marchcontroller:mc1|rw_reg                                                                                ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.534      ;
; 1.266 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.535      ;
; 1.270 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.539      ;
; 1.271 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.540      ;
; 1.285 ; sub_module_bist:C|marchcontroller:mc1|rw_reg           ; sub_module_bist:C|output_analyzer:oa1|fail_reg                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.481      ; 1.952      ;
; 1.288 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]      ; sub_module_bist:C|marchcontroller:mc1|ready_reg                                                                             ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.557      ;
; 1.295 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]      ; sub_module_bist:C|marchcontroller:mc1|state.re                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.564      ;
; 1.308 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]      ; sub_module_ram:B|ram1:itnram|altsyncram:altsyncram_component|altsyncram_0vp3:auto_generated|ram_block1a0~porta_address_reg0 ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 3.475      ; 5.005      ;
; 1.319 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]      ; sub_module_ram:B|ram1:itnram|altsyncram:altsyncram_component|altsyncram_0vp3:auto_generated|ram_block1a0~porta_address_reg0 ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 3.475      ; 5.016      ;
; 1.372 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]      ; sub_module_ram:B|ram1:itnram|altsyncram:altsyncram_component|altsyncram_0vp3:auto_generated|ram_block1a0~porta_address_reg0 ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 3.477      ; 5.071      ;
; 1.372 ; sub_module_bist:C|marchcontroller:mc1|state.wr         ; sub_module_bist:C|marchcontroller:mc1|state.wr                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.639      ;
; 1.381 ; sub_module_ram:B|memorycontroller:ctl|data_read_reg[2] ; sub_module_bist:C|output_analyzer:oa1|fail_reg                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.631      ;
; 1.387 ; sub_module_ram:B|memorycontroller:ctl|data_read_reg[3] ; sub_module_bist:C|output_analyzer:oa1|fail_reg                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.637      ;
; 1.494 ; sub_module_ram:B|memorycontroller:ctl|data_read_reg[1] ; sub_module_bist:C|output_analyzer:oa1|fail_reg                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.744      ;
; 1.509 ; sub_module_bist:C|marchcontroller:mc1|data_b_reg       ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[2]                                                                     ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 1.769      ;
; 1.509 ; sub_module_bist:C|marchcontroller:mc1|data_b_reg       ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[3]                                                                     ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 1.769      ;
; 1.553 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]      ; sub_module_ram:B|memorycontroller:ctl|addr_reg[3]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 1.813      ;
; 1.556 ; sub_module_bist:C|marchcontroller:mc1|rw_reg           ; sub_module_ram:B|memorycontroller:ctl|state.w1                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 1.807      ;
; 1.562 ; sub_module_ram:B|memorycontroller:ctl|state.idle       ; sub_module_ram:B|memorycontroller:ctl|addr_reg[0]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.828      ;
; 1.562 ; sub_module_ram:B|memorycontroller:ctl|state.idle       ; sub_module_ram:B|memorycontroller:ctl|addr_reg[2]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.828      ;
; 1.572 ; sub_module_bist:C|output_analyzer:oa1|current_state    ; sub_module_bist:C|output_analyzer:oa1|fail_reg                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.481      ; 2.239      ;
; 1.611 ; sub_module_ram:B|memorycontroller:ctl|data_read_reg[0] ; sub_module_bist:C|output_analyzer:oa1|fail_reg                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.861      ;
; 1.618 ; sub_module_ram:B|memorycontroller:ctl|data_read_reg[7] ; sub_module_bist:C|output_analyzer:oa1|fail_reg                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.868      ;
; 1.629 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 1.893      ;
; 1.631 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 1.895      ;
; 1.632 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]      ; sub_module_bist:C|marchcontroller:mc1|data_b_reg                                                                            ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.899      ;
; 1.635 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 1.899      ;
; 1.648 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.914      ;
; 1.661 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.927      ;
; 1.664 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]      ; sub_module_bist:C|marchcontroller:mc1|data_b_reg                                                                            ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.933      ;
; 1.667 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.933      ;
; 1.704 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 1.968      ;
; 1.704 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 1.968      ;
; 1.716 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.982      ;
; 1.717 ; sub_module_bist:C|marchcontroller:mc1|data_b_reg       ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[0]                                                                     ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 1.977      ;
; 1.717 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.983      ;
; 1.718 ; sub_module_bist:C|marchcontroller:mc1|data_b_reg       ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[1]                                                                     ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 1.978      ;
; 1.732 ; sub_module_ram:B|memorycontroller:ctl|data_read_reg[5] ; sub_module_bist:C|output_analyzer:oa1|fail_reg                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.982      ;
; 1.795 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 2.059      ;
; 1.797 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 2.061      ;
; 1.798 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]      ; sub_module_bist:C|marchcontroller:mc1|data_b_reg                                                                            ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.065      ;
; 1.801 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 2.065      ;
; 1.810 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]      ; sub_module_bist:C|marchcontroller:mc1|data_b_reg                                                                            ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 2.079      ;
; 1.813 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.079      ;
; 1.815 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.081      ;
; 1.819 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.085      ;
; 1.849 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]      ; sub_module_bist:C|marchcontroller:mc1|rw_reg                                                                                ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.116      ;
; 1.850 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.117      ;
; 1.850 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 2.114      ;
=======
; 0.386 ; sub_module_bist:C|output_analyzer:oa1|fail_reg         ; sub_module_bist:C|output_analyzer:oa1|fail_reg                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.097      ; 0.669      ;
; 0.403 ; sub_module_ram:B|memorycontroller:ctl|state.idle       ; sub_module_ram:B|memorycontroller:ctl|state.idle                                                                            ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.669      ;
; 0.404 ; sub_module_bist:C|output_analyzer:oa1|current_state    ; sub_module_bist:C|output_analyzer:oa1|current_state                                                                         ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; sub_module_bist:C|marchcontroller:mc1|data_b_reg       ; sub_module_bist:C|marchcontroller:mc1|data_b_reg                                                                            ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; sub_module_bist:C|marchcontroller:mc1|state.re         ; sub_module_bist:C|marchcontroller:mc1|state.re                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.669      ;
; 0.561 ; sub_module_ram:B|memorycontroller:ctl|state.w1         ; sub_module_ram:B|memorycontroller:ctl|state.w2                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.827      ;
; 0.562 ; sub_module_ram:B|memorycontroller:ctl|state.w1         ; sub_module_ram:B|memorycontroller:ctl|tri_reg                                                                               ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.828      ;
; 0.589 ; sub_module_bist:C|marchcontroller:mc1|state.wr         ; sub_module_bist:C|marchcontroller:mc1|state.re                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.854      ;
; 0.590 ; sub_module_ram:B|memorycontroller:ctl|state.r2         ; sub_module_ram:B|memorycontroller:ctl|state.idle                                                                            ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.856      ;
; 0.600 ; sub_module_bist:C|marchcontroller:mc1|state.re         ; sub_module_bist:C|marchcontroller:mc1|ready_reg                                                                             ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.865      ;
; 0.607 ; sub_module_ram:B|memorycontroller:ctl|state.idle       ; sub_module_ram:B|memorycontroller:ctl|oe_reg                                                                                ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.873      ;
; 0.607 ; sub_module_ram:B|memorycontroller:ctl|state.idle       ; sub_module_ram:B|memorycontroller:ctl|tri_reg                                                                               ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.873      ;
; 0.607 ; sub_module_ram:B|memorycontroller:ctl|state.idle       ; sub_module_ram:B|memorycontroller:ctl|state.r1                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.873      ;
; 0.641 ; sub_module_bist:C|marchcontroller:mc1|ready_reg        ; sub_module_bist:C|output_analyzer:oa1|current_state                                                                         ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.906      ;
; 0.647 ; sub_module_ram:B|memorycontroller:ctl|state.r1         ; sub_module_ram:B|memorycontroller:ctl|state.r2                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.913      ;
; 0.648 ; sub_module_ram:B|memorycontroller:ctl|state.r1         ; sub_module_ram:B|memorycontroller:ctl|oe_reg                                                                                ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.914      ;
; 0.701 ; sub_module_ram:B|memorycontroller:ctl|state.w2         ; sub_module_ram:B|memorycontroller:ctl|state.idle                                                                            ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.967      ;
; 0.746 ; sub_module_bist:C|marchcontroller:mc1|state.re         ; sub_module_bist:C|marchcontroller:mc1|state.wr                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.011      ;
; 0.827 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]      ; sub_module_ram:B|memorycontroller:ctl|addr_reg[2]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.092      ;
; 0.900 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]      ; sub_module_ram:B|memorycontroller:ctl|addr_reg[3]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.165      ;
; 0.911 ; sub_module_bist:C|marchcontroller:mc1|rw_reg           ; sub_module_ram:B|ram1:itnram|altsyncram:altsyncram_component|altsyncram_0vp3:auto_generated|ram_block1a0~porta_we_reg       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 3.363      ; 4.496      ;
; 0.924 ; sub_module_bist:C|marchcontroller:mc1|state.wr         ; sub_module_bist:C|marchcontroller:mc1|state.wr                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.189      ;
; 0.984 ; sub_module_bist:C|marchcontroller:mc1|data_b_reg       ; sub_module_ram:B|ram1:itnram|altsyncram:altsyncram_component|altsyncram_0vp3:auto_generated|ram_block1a0~porta_datain_reg0  ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 3.362      ; 4.568      ;
; 0.993 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]      ; sub_module_ram:B|ram1:itnram|altsyncram:altsyncram_component|altsyncram_0vp3:auto_generated|ram_block1a0~porta_address_reg0 ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 3.361      ; 4.576      ;
; 0.999 ; sub_module_bist:C|marchcontroller:mc1|data_b_reg       ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[6]                                                                     ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.264      ;
; 0.999 ; sub_module_bist:C|marchcontroller:mc1|data_b_reg       ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[7]                                                                     ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.264      ;
; 1.001 ; sub_module_bist:C|marchcontroller:mc1|data_b_reg       ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[4]                                                                     ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.266      ;
; 1.003 ; sub_module_bist:C|marchcontroller:mc1|data_b_reg       ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[5]                                                                     ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.268      ;
; 1.010 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]      ; sub_module_ram:B|memorycontroller:ctl|addr_reg[6]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.275      ;
; 1.013 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]      ; sub_module_ram:B|ram1:itnram|altsyncram:altsyncram_component|altsyncram_0vp3:auto_generated|ram_block1a0~porta_address_reg0 ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 3.363      ; 4.598      ;
; 1.021 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]      ; sub_module_ram:B|memorycontroller:ctl|addr_reg[7]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.286      ;
; 1.061 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]      ; sub_module_ram:B|ram1:itnram|altsyncram:altsyncram_component|altsyncram_0vp3:auto_generated|ram_block1a0~porta_address_reg0 ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 3.359      ; 4.642      ;
; 1.061 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.326      ;
; 1.067 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.332      ;
; 1.109 ; sub_module_ram:B|memorycontroller:ctl|state.r2         ; sub_module_ram:B|memorycontroller:ctl|data_read_reg[3]                                                                      ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.516      ; 1.811      ;
; 1.109 ; sub_module_ram:B|memorycontroller:ctl|state.r2         ; sub_module_ram:B|memorycontroller:ctl|data_read_reg[2]                                                                      ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.516      ; 1.811      ;
; 1.109 ; sub_module_ram:B|memorycontroller:ctl|state.r2         ; sub_module_ram:B|memorycontroller:ctl|data_read_reg[1]                                                                      ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.516      ; 1.811      ;
; 1.109 ; sub_module_ram:B|memorycontroller:ctl|state.r2         ; sub_module_ram:B|memorycontroller:ctl|data_read_reg[0]                                                                      ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.516      ; 1.811      ;
; 1.109 ; sub_module_ram:B|memorycontroller:ctl|state.r2         ; sub_module_ram:B|memorycontroller:ctl|data_read_reg[7]                                                                      ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.516      ; 1.811      ;
; 1.109 ; sub_module_ram:B|memorycontroller:ctl|state.r2         ; sub_module_ram:B|memorycontroller:ctl|data_read_reg[4]                                                                      ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.516      ; 1.811      ;
; 1.109 ; sub_module_ram:B|memorycontroller:ctl|state.r2         ; sub_module_ram:B|memorycontroller:ctl|data_read_reg[6]                                                                      ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.516      ; 1.811      ;
; 1.109 ; sub_module_ram:B|memorycontroller:ctl|state.r2         ; sub_module_ram:B|memorycontroller:ctl|data_read_reg[5]                                                                      ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.516      ; 1.811      ;
; 1.111 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]      ; sub_module_ram:B|memorycontroller:ctl|addr_reg[5]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.077      ; 1.374      ;
; 1.122 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]      ; sub_module_ram:B|ram1:itnram|altsyncram:altsyncram_component|altsyncram_0vp3:auto_generated|ram_block1a0~porta_address_reg0 ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 3.363      ; 4.707      ;
; 1.128 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]      ; sub_module_ram:B|ram1:itnram|altsyncram:altsyncram_component|altsyncram_0vp3:auto_generated|ram_block1a0~porta_address_reg0 ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 3.359      ; 4.709      ;
; 1.129 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]      ; sub_module_ram:B|ram1:itnram|altsyncram:altsyncram_component|altsyncram_0vp3:auto_generated|ram_block1a0~porta_address_reg0 ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 3.363      ; 4.714      ;
; 1.213 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]      ; sub_module_ram:B|ram1:itnram|altsyncram:altsyncram_component|altsyncram_0vp3:auto_generated|ram_block1a0~porta_address_reg0 ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 3.361      ; 4.796      ;
; 1.226 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]      ; sub_module_ram:B|ram1:itnram|altsyncram:altsyncram_component|altsyncram_0vp3:auto_generated|ram_block1a0~porta_address_reg0 ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 3.363      ; 4.811      ;
; 1.238 ; sub_module_bist:C|marchcontroller:mc1|rw_reg           ; sub_module_bist:C|output_analyzer:oa1|fail_reg                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.521      ; 1.945      ;
; 1.260 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.077      ; 1.523      ;
; 1.262 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.077      ; 1.525      ;
; 1.334 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]      ; sub_module_bist:C|marchcontroller:mc1|rw_reg                                                                                ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.075      ; 1.595      ;
; 1.345 ; sub_module_bist:C|output_analyzer:oa1|current_state    ; sub_module_bist:C|output_analyzer:oa1|fail_reg                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.510      ; 2.041      ;
; 1.365 ; sub_module_ram:B|memorycontroller:ctl|data_read_reg[3] ; sub_module_bist:C|output_analyzer:oa1|fail_reg                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.094      ; 1.645      ;
; 1.378 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.643      ;
; 1.416 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]      ; sub_module_ram:B|memorycontroller:ctl|addr_reg[0]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.681      ;
; 1.439 ; sub_module_bist:C|marchcontroller:mc1|state.idle       ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.302     ; 1.323      ;
; 1.439 ; sub_module_bist:C|marchcontroller:mc1|state.idle       ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.302     ; 1.323      ;
; 1.462 ; sub_module_ram:B|memorycontroller:ctl|data_read_reg[5] ; sub_module_bist:C|output_analyzer:oa1|fail_reg                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.094      ; 1.742      ;
; 1.494 ; sub_module_ram:B|memorycontroller:ctl|data_read_reg[2] ; sub_module_bist:C|output_analyzer:oa1|fail_reg                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.094      ; 1.774      ;
; 1.497 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]      ; sub_module_bist:C|marchcontroller:mc1|state.re                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.086      ; 1.769      ;
; 1.499 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]      ; sub_module_bist:C|marchcontroller:mc1|ready_reg                                                                             ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.086      ; 1.771      ;
; 1.559 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]      ; sub_module_bist:C|marchcontroller:mc1|data_b_reg                                                                            ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.827      ;
; 1.576 ; sub_module_ram:B|memorycontroller:ctl|data_read_reg[6] ; sub_module_bist:C|output_analyzer:oa1|fail_reg                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.094      ; 1.856      ;
; 1.587 ; sub_module_ram:B|memorycontroller:ctl|data_read_reg[0] ; sub_module_bist:C|output_analyzer:oa1|fail_reg                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.094      ; 1.867      ;
; 1.639 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.904      ;
; 1.644 ; sub_module_bist:C|marchcontroller:mc1|state.re         ; sub_module_bist:C|marchcontroller:mc1|rw_reg                                                                                ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.898      ;
; 1.702 ; sub_module_ram:B|memorycontroller:ctl|data_read_reg[1] ; sub_module_bist:C|output_analyzer:oa1|fail_reg                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.094      ; 1.982      ;
; 1.709 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.974      ;
; 1.736 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.077      ; 1.999      ;
; 1.740 ; sub_module_bist:C|marchcontroller:mc1|rw_reg           ; sub_module_ram:B|memorycontroller:ctl|we_reg                                                                                ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.088      ; 2.014      ;
; 1.741 ; sub_module_ram:B|memorycontroller:ctl|data_read_reg[4] ; sub_module_bist:C|output_analyzer:oa1|fail_reg                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.094      ; 2.021      ;
; 1.743 ; sub_module_bist:C|marchcontroller:mc1|rw_reg           ; sub_module_ram:B|memorycontroller:ctl|state.w1                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.088      ; 2.017      ;
; 1.751 ; sub_module_ram:B|memorycontroller:ctl|data_read_reg[7] ; sub_module_bist:C|output_analyzer:oa1|fail_reg                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.094      ; 2.031      ;
; 1.818 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.085      ;
; 1.819 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]      ; sub_module_ram:B|memorycontroller:ctl|addr_reg[1]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 2.084      ;
; 1.824 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.091      ;
; 1.832 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]      ; sub_module_bist:C|marchcontroller:mc1|state.wr                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.086      ; 2.104      ;
; 1.844 ; sub_module_bist:C|marchcontroller:mc1|state.idle       ; sub_module_bist:C|marchcontroller:mc1|rw_reg                                                                                ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.306     ; 1.724      ;
; 1.844 ; sub_module_bist:C|marchcontroller:mc1|state.idle       ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.306     ; 1.724      ;
; 1.844 ; sub_module_bist:C|marchcontroller:mc1|state.idle       ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.306     ; 1.724      ;
; 1.844 ; sub_module_bist:C|marchcontroller:mc1|state.idle       ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.306     ; 1.724      ;
; 1.844 ; sub_module_bist:C|marchcontroller:mc1|state.idle       ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.306     ; 1.724      ;
; 1.869 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 2.138      ;
; 1.875 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 2.144      ;
; 1.882 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.149      ;
; 1.887 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 2.152      ;
; 1.888 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.155      ;
; 1.896 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 2.161      ;
; 1.901 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.077      ; 2.164      ;
; 1.937 ; sub_module_bist:C|marchcontroller:mc1|state.re         ; sub_module_bist:C|marchcontroller:mc1|data_b_reg                                                                            ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.075      ; 2.198      ;
; 1.959 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]      ; sub_module_bist:C|marchcontroller:mc1|rw_reg                                                                                ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.075      ; 2.220      ;
; 1.992 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 2.257      ;
; 2.019 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 2.284      ;
; 2.041 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]      ; sub_module_ram:B|memorycontroller:ctl|addr_reg[4]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.077      ; 2.304      ;
; 2.061 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 2.330      ;
; 2.064 ; sub_module_bist:C|marchcontroller:mc1|data_b_reg       ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[2]                                                                     ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 2.332      ;
; 2.067 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 2.336      ;
; 2.068 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 2.333      ;
; 2.068 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.335      ;
>>>>>>> 9cea7b3c11b2e9ccfe0f368c8112d0e03173352b
+-------+--------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                     ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
<<<<<<< HEAD
; 0.404 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[31]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[31]     ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[3]      ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[3]      ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[28]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[28]     ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[5]      ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[5]      ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[6]      ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[6]      ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[7]      ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[7]      ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[8]      ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[8]      ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[9]      ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[9]      ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
=======
; 0.404 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[8]      ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[8]      ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[9]      ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[9]      ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[10]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[10]     ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
>>>>>>> 9cea7b3c11b2e9ccfe0f368c8112d0e03173352b
; 0.404 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[11]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[11]     ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[12]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[12]     ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[13]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[13]     ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[14]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[14]     ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[15]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[15]     ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
<<<<<<< HEAD
; 0.404 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[17]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[17]     ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[18]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[18]     ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[19]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[19]     ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[20]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[20]     ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[21]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[21]     ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[22]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[22]     ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[23]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[23]     ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[24]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[24]     ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[25]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[25]     ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[26]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[26]     ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[27]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[27]     ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[29]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[29]     ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[30]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[30]     ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.405 ; sub_module_lcd:A|lcdcontrollerfast:lc1|state.init  ; sub_module_lcd:A|lcdcontrollerfast:lc1|state.init  ; clk          ; clk         ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; sub_module_lcd:A|lcdcontrollerfast:lc1|state.send  ; sub_module_lcd:A|lcdcontrollerfast:lc1|state.send  ; clk          ; clk         ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[2]      ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[2]      ; clk          ; clk         ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[0]      ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[0]      ; clk          ; clk         ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[1]      ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[1]      ; clk          ; clk         ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; sub_module_lcd:A|lcdcontrollerfast:lc1|state.power ; sub_module_lcd:A|lcdcontrollerfast:lc1|state.power ; clk          ; clk         ; 0.000        ; 0.078      ; 0.669      ;
; 0.410 ; sub_module_lcd:A|mod5:df1|q[0]                     ; sub_module_lcd:A|mod5:df1|q[0]                     ; clk          ; clk         ; 0.000        ; 0.078      ; 0.674      ;
; 0.445 ; sub_module_lcd:A|mod5:df1|q[21]                    ; sub_module_lcd:A|mod5:df1|q[21]                    ; clk          ; clk         ; 0.000        ; 0.078      ; 0.709      ;
; 0.629 ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[5] ; sub_module_lcd:A|lcdcontrollerfast:lc1|lcd_data[5] ; clk          ; clk         ; 0.000        ; 0.080      ; 0.895      ;
; 0.635 ; sub_module_lcd:A|mod5:df1|q[10]                    ; sub_module_lcd:A|mod5:df1|q[10]                    ; clk          ; clk         ; 0.000        ; 0.078      ; 0.899      ;
; 0.636 ; sub_module_lcd:A|mod5:df1|q[14]                    ; sub_module_lcd:A|mod5:df1|q[14]                    ; clk          ; clk         ; 0.000        ; 0.078      ; 0.900      ;
; 0.636 ; sub_module_lcd:A|mod5:df1|q[8]                     ; sub_module_lcd:A|mod5:df1|q[8]                     ; clk          ; clk         ; 0.000        ; 0.078      ; 0.900      ;
; 0.636 ; sub_module_lcd:A|mod5:df1|q[6]                     ; sub_module_lcd:A|mod5:df1|q[6]                     ; clk          ; clk         ; 0.000        ; 0.078      ; 0.900      ;
; 0.637 ; sub_module_lcd:A|mod5:df1|q[16]                    ; sub_module_lcd:A|mod5:df1|q[16]                    ; clk          ; clk         ; 0.000        ; 0.078      ; 0.901      ;
; 0.638 ; sub_module_lcd:A|mod5:df1|q[12]                    ; sub_module_lcd:A|mod5:df1|q[12]                    ; clk          ; clk         ; 0.000        ; 0.078      ; 0.902      ;
; 0.638 ; sub_module_lcd:A|mod5:df1|q[4]                     ; sub_module_lcd:A|mod5:df1|q[4]                     ; clk          ; clk         ; 0.000        ; 0.078      ; 0.902      ;
; 0.639 ; sub_module_lcd:A|mod5:df1|q[17]                    ; sub_module_lcd:A|mod5:df1|q[17]                    ; clk          ; clk         ; 0.000        ; 0.078      ; 0.903      ;
; 0.639 ; sub_module_lcd:A|mod5:df1|q[2]                     ; sub_module_lcd:A|mod5:df1|q[2]                     ; clk          ; clk         ; 0.000        ; 0.078      ; 0.903      ;
; 0.640 ; sub_module_lcd:A|mod5:df1|q[20]                    ; sub_module_lcd:A|mod5:df1|q[20]                    ; clk          ; clk         ; 0.000        ; 0.078      ; 0.904      ;
; 0.640 ; sub_module_lcd:A|mod5:df1|q[18]                    ; sub_module_lcd:A|mod5:df1|q[18]                    ; clk          ; clk         ; 0.000        ; 0.078      ; 0.904      ;
; 0.640 ; sub_module_lcd:A|mod5:df1|q[11]                    ; sub_module_lcd:A|mod5:df1|q[11]                    ; clk          ; clk         ; 0.000        ; 0.078      ; 0.904      ;
; 0.641 ; sub_module_lcd:A|mod5:df1|q[13]                    ; sub_module_lcd:A|mod5:df1|q[13]                    ; clk          ; clk         ; 0.000        ; 0.078      ; 0.905      ;
; 0.641 ; sub_module_lcd:A|mod5:df1|q[9]                     ; sub_module_lcd:A|mod5:df1|q[9]                     ; clk          ; clk         ; 0.000        ; 0.078      ; 0.905      ;
; 0.641 ; sub_module_lcd:A|mod5:df1|q[7]                     ; sub_module_lcd:A|mod5:df1|q[7]                     ; clk          ; clk         ; 0.000        ; 0.078      ; 0.905      ;
; 0.642 ; sub_module_lcd:A|mod5:df1|q[15]                    ; sub_module_lcd:A|mod5:df1|q[15]                    ; clk          ; clk         ; 0.000        ; 0.078      ; 0.906      ;
; 0.642 ; sub_module_lcd:A|mod5:df1|q[5]                     ; sub_module_lcd:A|mod5:df1|q[5]                     ; clk          ; clk         ; 0.000        ; 0.078      ; 0.906      ;
; 0.642 ; sub_module_lcd:A|mod5:df1|q[3]                     ; sub_module_lcd:A|mod5:df1|q[3]                     ; clk          ; clk         ; 0.000        ; 0.078      ; 0.906      ;
; 0.643 ; sub_module_lcd:A|mod5:df1|q[19]                    ; sub_module_lcd:A|mod5:df1|q[19]                    ; clk          ; clk         ; 0.000        ; 0.078      ; 0.907      ;
; 0.655 ; sub_module_lcd:A|mod5:df1|q[1]                     ; sub_module_lcd:A|mod5:df1|q[1]                     ; clk          ; clk         ; 0.000        ; 0.078      ; 0.919      ;
; 0.655 ; sub_module_lcd:A|mod5:df1|q[0]                     ; sub_module_lcd:A|mod5:df1|q[1]                     ; clk          ; clk         ; 0.000        ; 0.078      ; 0.919      ;
; 0.663 ; sub_module_lcd:A|lcdcontrollerfast:lc1|state.ready ; sub_module_lcd:A|lcdcontrollerfast:lc1|state.send  ; clk          ; clk         ; 0.000        ; 0.078      ; 0.927      ;
; 0.671 ; sub_module_lcd:A|lcdcontrollerfast:lc1|state.send  ; sub_module_lcd:A|lcdcontrollerfast:lc1|state.ready ; clk          ; clk         ; 0.000        ; 0.078      ; 0.935      ;
; 0.680 ; sub_module_lcd:A|userlogic_ad_wr:ul1|send_enable   ; sub_module_lcd:A|lcdcontrollerfast:lc1|state.send  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.946      ;
; 0.681 ; sub_module_lcd:A|userlogic_ad_wr:ul1|send_enable   ; sub_module_lcd:A|lcdcontrollerfast:lc1|lcd_data[7] ; clk          ; clk         ; 0.000        ; 0.080      ; 0.947      ;
; 0.687 ; sub_module_lcd:A|lcdcontrollerfast:lc1|state.power ; sub_module_lcd:A|lcdcontrollerfast:lc1|lcd_rs      ; clk          ; clk         ; 0.000        ; 0.078      ; 0.951      ;
; 0.714 ; sub_module_lcd:A|lcdcontrollerfast:lc1|state.power ; sub_module_lcd:A|lcdcontrollerfast:lc1|state.init  ; clk          ; clk         ; 0.000        ; 0.078      ; 0.978      ;
; 0.715 ; sub_module_lcd:A|lcdcontrollerfast:lc1|state.init  ; sub_module_lcd:A|lcdcontrollerfast:lc1|busy        ; clk          ; clk         ; 0.000        ; 0.078      ; 0.979      ;
; 0.742 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[31]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[6]      ; clk          ; clk         ; 0.000        ; 0.079      ; 1.007      ;
; 0.743 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[31]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[7]      ; clk          ; clk         ; 0.000        ; 0.079      ; 1.008      ;
; 0.743 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[31]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[8]      ; clk          ; clk         ; 0.000        ; 0.079      ; 1.008      ;
; 0.761 ; sub_module_lcd:A|lcdcontrollerfast:lc1|count[31]   ; sub_module_lcd:A|lcdcontrollerfast:lc1|lcd_en      ; clk          ; clk         ; 0.000        ; 0.078      ; 1.025      ;
; 0.808 ; sub_module_lcd:A|lcdcontrollerfast:lc1|lcd_en      ; sub_module_lcd:A|lcdcontrollerfast:lc1|lcd_en      ; clk          ; clk         ; 0.000        ; 0.078      ; 1.072      ;
; 0.830 ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[9] ; sub_module_lcd:A|lcdcontrollerfast:lc1|lcd_rs      ; clk          ; clk         ; 0.000        ; 0.080      ; 1.096      ;
; 0.841 ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[6] ; sub_module_lcd:A|lcdcontrollerfast:lc1|lcd_data[6] ; clk          ; clk         ; 0.000        ; 0.092      ; 1.119      ;
; 0.844 ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[4] ; sub_module_lcd:A|lcdcontrollerfast:lc1|lcd_data[4] ; clk          ; clk         ; 0.000        ; 0.092      ; 1.122      ;
; 0.875 ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[7] ; sub_module_lcd:A|lcdcontrollerfast:lc1|lcd_data[7] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.141      ;
; 0.904 ; sub_module_lcd:A|userlogic_ad_wr:ul1|send_enable   ; sub_module_lcd:A|lcdcontrollerfast:lc1|lcd_data[5] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.170      ;
; 0.907 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[31]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[9]      ; clk          ; clk         ; 0.000        ; 0.079      ; 1.172      ;
; 0.908 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[31]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[11]     ; clk          ; clk         ; 0.000        ; 0.079      ; 1.173      ;
; 0.924 ; sub_module_lcd:A|userlogic_ad_wr:ul1|send_enable   ; sub_module_lcd:A|lcdcontrollerfast:lc1|busy        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.190      ;
; 0.929 ; sub_module_lcd:A|userlogic_ad_wr:ul1|send_enable   ; sub_module_lcd:A|lcdcontrollerfast:lc1|lcd_data[3] ; clk          ; clk         ; 0.000        ; 0.083      ; 1.198      ;
; 0.936 ; sub_module_lcd:A|mod5:df1|q[10]                    ; sub_module_lcd:A|mod5:df1|q[11]                    ; clk          ; clk         ; 0.000        ; 0.095      ; 1.217      ;
; 0.954 ; sub_module_lcd:A|mod5:df1|q[8]                     ; sub_module_lcd:A|mod5:df1|q[9]                     ; clk          ; clk         ; 0.000        ; 0.078      ; 1.218      ;
; 0.954 ; sub_module_lcd:A|mod5:df1|q[6]                     ; sub_module_lcd:A|mod5:df1|q[7]                     ; clk          ; clk         ; 0.000        ; 0.078      ; 1.218      ;
; 0.954 ; sub_module_lcd:A|mod5:df1|q[14]                    ; sub_module_lcd:A|mod5:df1|q[15]                    ; clk          ; clk         ; 0.000        ; 0.078      ; 1.218      ;
; 0.955 ; sub_module_lcd:A|mod5:df1|q[16]                    ; sub_module_lcd:A|mod5:df1|q[17]                    ; clk          ; clk         ; 0.000        ; 0.078      ; 1.219      ;
; 0.955 ; sub_module_lcd:A|mod5:df1|q[12]                    ; sub_module_lcd:A|mod5:df1|q[13]                    ; clk          ; clk         ; 0.000        ; 0.078      ; 1.219      ;
; 0.955 ; sub_module_lcd:A|mod5:df1|q[4]                     ; sub_module_lcd:A|mod5:df1|q[5]                     ; clk          ; clk         ; 0.000        ; 0.078      ; 1.219      ;
; 0.956 ; sub_module_lcd:A|mod5:df1|q[2]                     ; sub_module_lcd:A|mod5:df1|q[3]                     ; clk          ; clk         ; 0.000        ; 0.078      ; 1.220      ;
; 0.956 ; sub_module_lcd:A|mod5:df1|q[9]                     ; sub_module_lcd:A|mod5:df1|q[11]                    ; clk          ; clk         ; 0.000        ; 0.095      ; 1.237      ;
; 0.957 ; sub_module_lcd:A|mod5:df1|q[20]                    ; sub_module_lcd:A|mod5:df1|q[21]                    ; clk          ; clk         ; 0.000        ; 0.078      ; 1.221      ;
; 0.957 ; sub_module_lcd:A|mod5:df1|q[18]                    ; sub_module_lcd:A|mod5:df1|q[19]                    ; clk          ; clk         ; 0.000        ; 0.078      ; 1.221      ;
; 0.965 ; sub_module_lcd:A|mod5:df1|q[1]                     ; sub_module_lcd:A|mod5:df1|q[2]                     ; clk          ; clk         ; 0.000        ; 0.078      ; 1.229      ;
; 0.966 ; sub_module_lcd:A|mod5:df1|q[17]                    ; sub_module_lcd:A|mod5:df1|q[18]                    ; clk          ; clk         ; 0.000        ; 0.078      ; 1.230      ;
; 0.967 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[31]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[2]      ; clk          ; clk         ; 0.000        ; 0.067      ; 1.220      ;
; 0.967 ; sub_module_lcd:A|mod5:df1|q[11]                    ; sub_module_lcd:A|mod5:df1|q[12]                    ; clk          ; clk         ; 0.000        ; 0.078      ; 1.231      ;
; 0.968 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[31]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[1]      ; clk          ; clk         ; 0.000        ; 0.067      ; 1.221      ;
; 0.968 ; sub_module_lcd:A|mod5:df1|q[9]                     ; sub_module_lcd:A|mod5:df1|q[10]                    ; clk          ; clk         ; 0.000        ; 0.078      ; 1.232      ;
; 0.968 ; sub_module_lcd:A|mod5:df1|q[13]                    ; sub_module_lcd:A|mod5:df1|q[14]                    ; clk          ; clk         ; 0.000        ; 0.078      ; 1.232      ;
; 0.968 ; sub_module_lcd:A|mod5:df1|q[7]                     ; sub_module_lcd:A|mod5:df1|q[8]                     ; clk          ; clk         ; 0.000        ; 0.078      ; 1.232      ;
; 0.968 ; sub_module_lcd:A|mod5:df1|q[0]                     ; sub_module_lcd:A|mod5:df1|q[2]                     ; clk          ; clk         ; 0.000        ; 0.078      ; 1.232      ;
; 0.969 ; sub_module_lcd:A|mod5:df1|q[5]                     ; sub_module_lcd:A|mod5:df1|q[6]                     ; clk          ; clk         ; 0.000        ; 0.078      ; 1.233      ;
; 0.969 ; sub_module_lcd:A|mod5:df1|q[15]                    ; sub_module_lcd:A|mod5:df1|q[16]                    ; clk          ; clk         ; 0.000        ; 0.078      ; 1.233      ;
; 0.969 ; sub_module_lcd:A|mod5:df1|q[3]                     ; sub_module_lcd:A|mod5:df1|q[4]                     ; clk          ; clk         ; 0.000        ; 0.078      ; 1.233      ;
=======
; 0.404 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[16]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[16]     ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[17]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[17]     ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.405 ; sub_module_lcd:A|lcdcontrollerfast:lc1|state.init  ; sub_module_lcd:A|lcdcontrollerfast:lc1|state.init  ; clk          ; clk         ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; sub_module_lcd:A|lcdcontrollerfast:lc1|state.power ; sub_module_lcd:A|lcdcontrollerfast:lc1|state.power ; clk          ; clk         ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; sub_module_lcd:A|lcdcontrollerfast:lc1|state.send  ; sub_module_lcd:A|lcdcontrollerfast:lc1|state.send  ; clk          ; clk         ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[31]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[31]     ; clk          ; clk         ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[0]      ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[0]      ; clk          ; clk         ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[2]      ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[2]      ; clk          ; clk         ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[3]      ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[3]      ; clk          ; clk         ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[4]      ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[4]      ; clk          ; clk         ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[7]      ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[7]      ; clk          ; clk         ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[18]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[18]     ; clk          ; clk         ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[19]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[19]     ; clk          ; clk         ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[20]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[20]     ; clk          ; clk         ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[21]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[21]     ; clk          ; clk         ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[22]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[22]     ; clk          ; clk         ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[23]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[23]     ; clk          ; clk         ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[24]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[24]     ; clk          ; clk         ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[25]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[25]     ; clk          ; clk         ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[26]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[26]     ; clk          ; clk         ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[27]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[27]     ; clk          ; clk         ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[28]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[28]     ; clk          ; clk         ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[29]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[29]     ; clk          ; clk         ; 0.000        ; 0.078      ; 0.669      ;
; 0.410 ; sub_module_lcd:A|mod5:df1|q[0]                     ; sub_module_lcd:A|mod5:df1|q[0]                     ; clk          ; clk         ; 0.000        ; 0.078      ; 0.674      ;
; 0.444 ; sub_module_lcd:A|mod5:df1|q[21]                    ; sub_module_lcd:A|mod5:df1|q[21]                    ; clk          ; clk         ; 0.000        ; 0.079      ; 0.709      ;
; 0.458 ; sub_module_lcd:A|lcdcontrollerfast:lc1|state.power ; sub_module_lcd:A|lcdcontrollerfast:lc1|state.init  ; clk          ; clk         ; 0.000        ; 0.078      ; 0.722      ;
; 0.459 ; sub_module_lcd:A|lcdcontrollerfast:lc1|state.init  ; sub_module_lcd:A|lcdcontrollerfast:lc1|busy        ; clk          ; clk         ; 0.000        ; 0.078      ; 0.723      ;
; 0.462 ; sub_module_lcd:A|lcdcontrollerfast:lc1|state.ready ; sub_module_lcd:A|lcdcontrollerfast:lc1|state.send  ; clk          ; clk         ; 0.000        ; 0.078      ; 0.726      ;
; 0.472 ; sub_module_lcd:A|lcdcontrollerfast:lc1|state.send  ; sub_module_lcd:A|lcdcontrollerfast:lc1|lcd_en      ; clk          ; clk         ; 0.000        ; 0.078      ; 0.736      ;
; 0.635 ; sub_module_lcd:A|mod5:df1|q[14]                    ; sub_module_lcd:A|mod5:df1|q[14]                    ; clk          ; clk         ; 0.000        ; 0.079      ; 0.900      ;
; 0.635 ; sub_module_lcd:A|mod5:df1|q[10]                    ; sub_module_lcd:A|mod5:df1|q[10]                    ; clk          ; clk         ; 0.000        ; 0.078      ; 0.899      ;
; 0.636 ; sub_module_lcd:A|mod5:df1|q[16]                    ; sub_module_lcd:A|mod5:df1|q[16]                    ; clk          ; clk         ; 0.000        ; 0.079      ; 0.901      ;
; 0.636 ; sub_module_lcd:A|mod5:df1|q[8]                     ; sub_module_lcd:A|mod5:df1|q[8]                     ; clk          ; clk         ; 0.000        ; 0.078      ; 0.900      ;
; 0.636 ; sub_module_lcd:A|mod5:df1|q[6]                     ; sub_module_lcd:A|mod5:df1|q[6]                     ; clk          ; clk         ; 0.000        ; 0.078      ; 0.900      ;
; 0.637 ; sub_module_lcd:A|mod5:df1|q[12]                    ; sub_module_lcd:A|mod5:df1|q[12]                    ; clk          ; clk         ; 0.000        ; 0.079      ; 0.902      ;
; 0.638 ; sub_module_lcd:A|mod5:df1|q[17]                    ; sub_module_lcd:A|mod5:df1|q[17]                    ; clk          ; clk         ; 0.000        ; 0.079      ; 0.903      ;
; 0.638 ; sub_module_lcd:A|mod5:df1|q[4]                     ; sub_module_lcd:A|mod5:df1|q[4]                     ; clk          ; clk         ; 0.000        ; 0.078      ; 0.902      ;
; 0.639 ; sub_module_lcd:A|mod5:df1|q[20]                    ; sub_module_lcd:A|mod5:df1|q[20]                    ; clk          ; clk         ; 0.000        ; 0.079      ; 0.904      ;
; 0.639 ; sub_module_lcd:A|mod5:df1|q[18]                    ; sub_module_lcd:A|mod5:df1|q[18]                    ; clk          ; clk         ; 0.000        ; 0.079      ; 0.904      ;
; 0.639 ; sub_module_lcd:A|mod5:df1|q[11]                    ; sub_module_lcd:A|mod5:df1|q[11]                    ; clk          ; clk         ; 0.000        ; 0.079      ; 0.904      ;
; 0.639 ; sub_module_lcd:A|mod5:df1|q[2]                     ; sub_module_lcd:A|mod5:df1|q[2]                     ; clk          ; clk         ; 0.000        ; 0.078      ; 0.903      ;
; 0.640 ; sub_module_lcd:A|mod5:df1|q[13]                    ; sub_module_lcd:A|mod5:df1|q[13]                    ; clk          ; clk         ; 0.000        ; 0.079      ; 0.905      ;
; 0.641 ; sub_module_lcd:A|mod5:df1|q[15]                    ; sub_module_lcd:A|mod5:df1|q[15]                    ; clk          ; clk         ; 0.000        ; 0.079      ; 0.906      ;
; 0.641 ; sub_module_lcd:A|mod5:df1|q[9]                     ; sub_module_lcd:A|mod5:df1|q[9]                     ; clk          ; clk         ; 0.000        ; 0.078      ; 0.905      ;
; 0.641 ; sub_module_lcd:A|mod5:df1|q[7]                     ; sub_module_lcd:A|mod5:df1|q[7]                     ; clk          ; clk         ; 0.000        ; 0.078      ; 0.905      ;
; 0.642 ; sub_module_lcd:A|mod5:df1|q[19]                    ; sub_module_lcd:A|mod5:df1|q[19]                    ; clk          ; clk         ; 0.000        ; 0.079      ; 0.907      ;
; 0.642 ; sub_module_lcd:A|mod5:df1|q[5]                     ; sub_module_lcd:A|mod5:df1|q[5]                     ; clk          ; clk         ; 0.000        ; 0.078      ; 0.906      ;
; 0.642 ; sub_module_lcd:A|mod5:df1|q[3]                     ; sub_module_lcd:A|mod5:df1|q[3]                     ; clk          ; clk         ; 0.000        ; 0.078      ; 0.906      ;
; 0.655 ; sub_module_lcd:A|mod5:df1|q[1]                     ; sub_module_lcd:A|mod5:df1|q[1]                     ; clk          ; clk         ; 0.000        ; 0.078      ; 0.919      ;
; 0.655 ; sub_module_lcd:A|mod5:df1|q[0]                     ; sub_module_lcd:A|mod5:df1|q[1]                     ; clk          ; clk         ; 0.000        ; 0.078      ; 0.919      ;
; 0.683 ; sub_module_lcd:A|lcdcontrollerfast:lc1|state.send  ; sub_module_lcd:A|lcdcontrollerfast:lc1|state.ready ; clk          ; clk         ; 0.000        ; 0.078      ; 0.947      ;
; 0.753 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[31]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[26]     ; clk          ; clk         ; 0.000        ; 0.078      ; 1.017      ;
; 0.756 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[31]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[19]     ; clk          ; clk         ; 0.000        ; 0.078      ; 1.020      ;
; 0.757 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[31]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[18]     ; clk          ; clk         ; 0.000        ; 0.078      ; 1.021      ;
; 0.797 ; sub_module_lcd:A|userlogic_ad_wr:ul1|send_enable   ; sub_module_lcd:A|userlogic_ad_wr:ul1|send_enable   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.062      ;
; 0.896 ; sub_module_lcd:A|lcdcontrollerfast:lc1|state.power ; sub_module_lcd:A|lcdcontrollerfast:lc1|lcd_rs      ; clk          ; clk         ; 0.000        ; 0.110      ; 1.192      ;
; 0.935 ; sub_module_lcd:A|mod5:df1|q[10]                    ; sub_module_lcd:A|mod5:df1|q[11]                    ; clk          ; clk         ; 0.000        ; 0.096      ; 1.217      ;
; 0.951 ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[5] ; sub_module_lcd:A|lcdcontrollerfast:lc1|lcd_data[5] ; clk          ; clk         ; 0.000        ; 0.083      ; 1.220      ;
; 0.953 ; sub_module_lcd:A|mod5:df1|q[14]                    ; sub_module_lcd:A|mod5:df1|q[15]                    ; clk          ; clk         ; 0.000        ; 0.079      ; 1.218      ;
; 0.954 ; sub_module_lcd:A|mod5:df1|q[16]                    ; sub_module_lcd:A|mod5:df1|q[17]                    ; clk          ; clk         ; 0.000        ; 0.079      ; 1.219      ;
; 0.954 ; sub_module_lcd:A|mod5:df1|q[12]                    ; sub_module_lcd:A|mod5:df1|q[13]                    ; clk          ; clk         ; 0.000        ; 0.079      ; 1.219      ;
; 0.954 ; sub_module_lcd:A|mod5:df1|q[8]                     ; sub_module_lcd:A|mod5:df1|q[9]                     ; clk          ; clk         ; 0.000        ; 0.078      ; 1.218      ;
; 0.954 ; sub_module_lcd:A|mod5:df1|q[6]                     ; sub_module_lcd:A|mod5:df1|q[7]                     ; clk          ; clk         ; 0.000        ; 0.078      ; 1.218      ;
; 0.955 ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[4] ; sub_module_lcd:A|lcdcontrollerfast:lc1|lcd_data[4] ; clk          ; clk         ; 0.000        ; 0.085      ; 1.226      ;
; 0.955 ; sub_module_lcd:A|mod5:df1|q[4]                     ; sub_module_lcd:A|mod5:df1|q[5]                     ; clk          ; clk         ; 0.000        ; 0.078      ; 1.219      ;
; 0.955 ; sub_module_lcd:A|mod5:df1|q[9]                     ; sub_module_lcd:A|mod5:df1|q[11]                    ; clk          ; clk         ; 0.000        ; 0.096      ; 1.237      ;
; 0.956 ; sub_module_lcd:A|mod5:df1|q[20]                    ; sub_module_lcd:A|mod5:df1|q[21]                    ; clk          ; clk         ; 0.000        ; 0.079      ; 1.221      ;
; 0.956 ; sub_module_lcd:A|mod5:df1|q[18]                    ; sub_module_lcd:A|mod5:df1|q[19]                    ; clk          ; clk         ; 0.000        ; 0.079      ; 1.221      ;
; 0.956 ; sub_module_lcd:A|mod5:df1|q[2]                     ; sub_module_lcd:A|mod5:df1|q[3]                     ; clk          ; clk         ; 0.000        ; 0.078      ; 1.220      ;
; 0.959 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[31]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[20]     ; clk          ; clk         ; 0.000        ; 0.078      ; 1.223      ;
; 0.963 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[31]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[25]     ; clk          ; clk         ; 0.000        ; 0.078      ; 1.227      ;
; 0.964 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[31]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[24]     ; clk          ; clk         ; 0.000        ; 0.078      ; 1.228      ;
; 0.965 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[31]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[21]     ; clk          ; clk         ; 0.000        ; 0.078      ; 1.229      ;
; 0.965 ; sub_module_lcd:A|mod5:df1|q[17]                    ; sub_module_lcd:A|mod5:df1|q[18]                    ; clk          ; clk         ; 0.000        ; 0.079      ; 1.230      ;
; 0.965 ; sub_module_lcd:A|mod5:df1|q[1]                     ; sub_module_lcd:A|mod5:df1|q[2]                     ; clk          ; clk         ; 0.000        ; 0.078      ; 1.229      ;
; 0.966 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[30]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[30]     ; clk          ; clk         ; 0.000        ; 0.078      ; 1.230      ;
; 0.966 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[31]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[23]     ; clk          ; clk         ; 0.000        ; 0.078      ; 1.230      ;
; 0.966 ; sub_module_lcd:A|mod5:df1|q[11]                    ; sub_module_lcd:A|mod5:df1|q[12]                    ; clk          ; clk         ; 0.000        ; 0.079      ; 1.231      ;
; 0.967 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[31]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[22]     ; clk          ; clk         ; 0.000        ; 0.078      ; 1.231      ;
; 0.967 ; sub_module_lcd:A|mod5:df1|q[13]                    ; sub_module_lcd:A|mod5:df1|q[14]                    ; clk          ; clk         ; 0.000        ; 0.079      ; 1.232      ;
; 0.968 ; sub_module_lcd:A|mod5:df1|q[9]                     ; sub_module_lcd:A|mod5:df1|q[10]                    ; clk          ; clk         ; 0.000        ; 0.078      ; 1.232      ;
; 0.968 ; sub_module_lcd:A|mod5:df1|q[15]                    ; sub_module_lcd:A|mod5:df1|q[16]                    ; clk          ; clk         ; 0.000        ; 0.079      ; 1.233      ;
; 0.968 ; sub_module_lcd:A|mod5:df1|q[7]                     ; sub_module_lcd:A|mod5:df1|q[8]                     ; clk          ; clk         ; 0.000        ; 0.078      ; 1.232      ;
; 0.968 ; sub_module_lcd:A|mod5:df1|q[0]                     ; sub_module_lcd:A|mod5:df1|q[2]                     ; clk          ; clk         ; 0.000        ; 0.078      ; 1.232      ;
; 0.969 ; sub_module_lcd:A|mod5:df1|q[5]                     ; sub_module_lcd:A|mod5:df1|q[6]                     ; clk          ; clk         ; 0.000        ; 0.078      ; 1.233      ;
; 0.969 ; sub_module_lcd:A|mod5:df1|q[3]                     ; sub_module_lcd:A|mod5:df1|q[4]                     ; clk          ; clk         ; 0.000        ; 0.078      ; 1.233      ;
; 0.969 ; sub_module_lcd:A|mod5:df1|q[19]                    ; sub_module_lcd:A|mod5:df1|q[20]                    ; clk          ; clk         ; 0.000        ; 0.079      ; 1.234      ;
; 0.970 ; sub_module_lcd:A|mod5:df1|q[17]                    ; sub_module_lcd:A|mod5:df1|q[19]                    ; clk          ; clk         ; 0.000        ; 0.079      ; 1.235      ;
; 0.970 ; sub_module_lcd:A|mod5:df1|q[1]                     ; sub_module_lcd:A|mod5:df1|q[3]                     ; clk          ; clk         ; 0.000        ; 0.078      ; 1.234      ;
; 0.971 ; sub_module_lcd:A|mod5:df1|q[11]                    ; sub_module_lcd:A|mod5:df1|q[13]                    ; clk          ; clk         ; 0.000        ; 0.079      ; 1.236      ;
; 0.972 ; sub_module_lcd:A|mod5:df1|q[13]                    ; sub_module_lcd:A|mod5:df1|q[15]                    ; clk          ; clk         ; 0.000        ; 0.079      ; 1.237      ;
; 0.973 ; sub_module_lcd:A|mod5:df1|q[15]                    ; sub_module_lcd:A|mod5:df1|q[17]                    ; clk          ; clk         ; 0.000        ; 0.079      ; 1.238      ;
>>>>>>> 9cea7b3c11b2e9ccfe0f368c8112d0e03173352b
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk'                                                                                                                                           ;
+--------+---------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
<<<<<<< HEAD
; 17.013 ; sub_module_lcd:A|lcdcontrollerfast:lc1|busy ; sub_module_lcd:A|userlogic_ad_wr:ul1|send_enable   ; clk          ; clk         ; 20.000       ; -0.080     ; 2.905      ;
; 17.060 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|send_enable   ; clk          ; clk         ; 20.000       ; -0.090     ; 2.848      ;
; 17.424 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; clk          ; clk         ; 20.000       ; -0.086     ; 2.488      ;
; 17.439 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[6] ; clk          ; clk         ; 20.000       ; -0.099     ; 2.460      ;
; 17.439 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[4] ; clk          ; clk         ; 20.000       ; -0.099     ; 2.460      ;
; 17.439 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[3] ; clk          ; clk         ; 20.000       ; -0.099     ; 2.460      ;
; 17.439 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[2] ; clk          ; clk         ; 20.000       ; -0.099     ; 2.460      ;
; 17.439 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; clk          ; clk         ; 20.000       ; -0.099     ; 2.460      ;
; 17.467 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[3]      ; clk          ; clk         ; 20.000       ; -0.074     ; 2.457      ;
; 17.467 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[28]     ; clk          ; clk         ; 20.000       ; -0.074     ; 2.457      ;
; 17.467 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[5]      ; clk          ; clk         ; 20.000       ; -0.074     ; 2.457      ;
; 17.467 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[22]     ; clk          ; clk         ; 20.000       ; -0.074     ; 2.457      ;
; 17.467 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[23]     ; clk          ; clk         ; 20.000       ; -0.074     ; 2.457      ;
; 17.467 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[24]     ; clk          ; clk         ; 20.000       ; -0.074     ; 2.457      ;
; 17.467 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[25]     ; clk          ; clk         ; 20.000       ; -0.074     ; 2.457      ;
; 17.467 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[26]     ; clk          ; clk         ; 20.000       ; -0.074     ; 2.457      ;
; 17.467 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[27]     ; clk          ; clk         ; 20.000       ; -0.074     ; 2.457      ;
; 17.467 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[29]     ; clk          ; clk         ; 20.000       ; -0.074     ; 2.457      ;
; 17.467 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[30]     ; clk          ; clk         ; 20.000       ; -0.074     ; 2.457      ;
; 17.731 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[9] ; clk          ; clk         ; 20.000       ; -0.090     ; 2.177      ;
; 17.731 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[7] ; clk          ; clk         ; 20.000       ; -0.090     ; 2.177      ;
; 17.731 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[5] ; clk          ; clk         ; 20.000       ; -0.090     ; 2.177      ;
; 17.834 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[12]     ; clk          ; clk         ; 20.000       ; -0.065     ; 2.099      ;
; 17.834 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[13]     ; clk          ; clk         ; 20.000       ; -0.065     ; 2.099      ;
; 17.834 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[14]     ; clk          ; clk         ; 20.000       ; -0.065     ; 2.099      ;
; 17.834 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[15]     ; clk          ; clk         ; 20.000       ; -0.065     ; 2.099      ;
; 17.834 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[16]     ; clk          ; clk         ; 20.000       ; -0.065     ; 2.099      ;
; 17.834 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[17]     ; clk          ; clk         ; 20.000       ; -0.065     ; 2.099      ;
; 17.834 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[18]     ; clk          ; clk         ; 20.000       ; -0.065     ; 2.099      ;
; 17.834 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[19]     ; clk          ; clk         ; 20.000       ; -0.065     ; 2.099      ;
; 17.834 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[20]     ; clk          ; clk         ; 20.000       ; -0.065     ; 2.099      ;
; 17.834 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[21]     ; clk          ; clk         ; 20.000       ; -0.065     ; 2.099      ;
; 18.014 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[31]     ; clk          ; clk         ; 20.000       ; -0.069     ; 1.915      ;
; 18.014 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[6]      ; clk          ; clk         ; 20.000       ; -0.069     ; 1.915      ;
; 18.014 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[7]      ; clk          ; clk         ; 20.000       ; -0.069     ; 1.915      ;
; 18.014 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[8]      ; clk          ; clk         ; 20.000       ; -0.069     ; 1.915      ;
; 18.014 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[9]      ; clk          ; clk         ; 20.000       ; -0.069     ; 1.915      ;
; 18.014 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[10]     ; clk          ; clk         ; 20.000       ; -0.069     ; 1.915      ;
; 18.014 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[11]     ; clk          ; clk         ; 20.000       ; -0.069     ; 1.915      ;
; 18.052 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[2]      ; clk          ; clk         ; 20.000       ; -0.080     ; 1.866      ;
; 18.052 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[0]      ; clk          ; clk         ; 20.000       ; -0.080     ; 1.866      ;
; 18.052 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[1]      ; clk          ; clk         ; 20.000       ; -0.080     ; 1.866      ;
; 18.052 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[4]      ; clk          ; clk         ; 20.000       ; -0.080     ; 1.866      ;
=======
; 17.243 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|send_enable   ; clk          ; clk         ; 20.000       ; -0.075     ; 2.680      ;
; 17.294 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[2] ; clk          ; clk         ; 20.000       ; -0.079     ; 2.625      ;
; 17.355 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[4] ; clk          ; clk         ; 20.000       ; -0.073     ; 2.570      ;
; 17.364 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[5] ; clk          ; clk         ; 20.000       ; -0.071     ; 2.563      ;
; 17.392 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; clk          ; clk         ; 20.000       ; -0.076     ; 2.530      ;
; 17.496 ; sub_module_lcd:A|lcdcontrollerfast:lc1|busy ; sub_module_lcd:A|userlogic_ad_wr:ul1|send_enable   ; clk          ; clk         ; 20.000       ; -0.055     ; 2.447      ;
; 17.637 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; clk          ; clk         ; 20.000       ; -0.063     ; 2.298      ;
; 17.671 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[3] ; clk          ; clk         ; 20.000       ; -0.074     ; 2.253      ;
; 17.691 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[7] ; clk          ; clk         ; 20.000       ; -0.075     ; 2.232      ;
; 17.691 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[6] ; clk          ; clk         ; 20.000       ; -0.075     ; 2.232      ;
; 17.758 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[31]     ; clk          ; clk         ; 20.000       ; -0.084     ; 2.156      ;
; 17.758 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[18]     ; clk          ; clk         ; 20.000       ; -0.084     ; 2.156      ;
; 17.758 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[19]     ; clk          ; clk         ; 20.000       ; -0.084     ; 2.156      ;
; 17.758 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[20]     ; clk          ; clk         ; 20.000       ; -0.084     ; 2.156      ;
; 17.758 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[21]     ; clk          ; clk         ; 20.000       ; -0.084     ; 2.156      ;
; 17.758 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[22]     ; clk          ; clk         ; 20.000       ; -0.084     ; 2.156      ;
; 17.758 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[23]     ; clk          ; clk         ; 20.000       ; -0.084     ; 2.156      ;
; 17.758 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[24]     ; clk          ; clk         ; 20.000       ; -0.084     ; 2.156      ;
; 17.758 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[25]     ; clk          ; clk         ; 20.000       ; -0.084     ; 2.156      ;
; 17.758 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[26]     ; clk          ; clk         ; 20.000       ; -0.084     ; 2.156      ;
; 17.758 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[30]     ; clk          ; clk         ; 20.000       ; -0.084     ; 2.156      ;
; 17.778 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[9] ; clk          ; clk         ; 20.000       ; 0.343      ; 2.563      ;
; 18.021 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[9]      ; clk          ; clk         ; 20.000       ; -0.086     ; 1.891      ;
; 18.021 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[10]     ; clk          ; clk         ; 20.000       ; -0.086     ; 1.891      ;
; 18.021 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[11]     ; clk          ; clk         ; 20.000       ; -0.086     ; 1.891      ;
; 18.021 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[12]     ; clk          ; clk         ; 20.000       ; -0.086     ; 1.891      ;
; 18.021 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[13]     ; clk          ; clk         ; 20.000       ; -0.086     ; 1.891      ;
; 18.021 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[14]     ; clk          ; clk         ; 20.000       ; -0.086     ; 1.891      ;
; 18.021 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[15]     ; clk          ; clk         ; 20.000       ; -0.086     ; 1.891      ;
; 18.021 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[16]     ; clk          ; clk         ; 20.000       ; -0.086     ; 1.891      ;
; 18.021 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[17]     ; clk          ; clk         ; 20.000       ; -0.086     ; 1.891      ;
; 18.078 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[0]      ; clk          ; clk         ; 20.000       ; -0.090     ; 1.830      ;
; 18.078 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[1]      ; clk          ; clk         ; 20.000       ; -0.090     ; 1.830      ;
; 18.078 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[2]      ; clk          ; clk         ; 20.000       ; -0.090     ; 1.830      ;
; 18.078 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[3]      ; clk          ; clk         ; 20.000       ; -0.090     ; 1.830      ;
; 18.078 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[4]      ; clk          ; clk         ; 20.000       ; -0.090     ; 1.830      ;
; 18.078 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[7]      ; clk          ; clk         ; 20.000       ; -0.090     ; 1.830      ;
; 18.078 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[27]     ; clk          ; clk         ; 20.000       ; -0.090     ; 1.830      ;
; 18.078 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[28]     ; clk          ; clk         ; 20.000       ; -0.090     ; 1.830      ;
; 18.078 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[29]     ; clk          ; clk         ; 20.000       ; -0.090     ; 1.830      ;
; 18.100 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[8]      ; clk          ; clk         ; 20.000       ; -0.081     ; 1.817      ;
; 18.100 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[5]      ; clk          ; clk         ; 20.000       ; -0.081     ; 1.817      ;
; 18.100 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[6]      ; clk          ; clk         ; 20.000       ; -0.081     ; 1.817      ;
>>>>>>> 9cea7b3c11b2e9ccfe0f368c8112d0e03173352b
+--------+---------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk'                                                                                                                                           ;
+-------+---------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
<<<<<<< HEAD
; 1.470 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[2]      ; clk          ; clk         ; 0.000        ; 0.076      ; 1.732      ;
; 1.470 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[0]      ; clk          ; clk         ; 0.000        ; 0.076      ; 1.732      ;
; 1.470 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[1]      ; clk          ; clk         ; 0.000        ; 0.076      ; 1.732      ;
; 1.470 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[4]      ; clk          ; clk         ; 0.000        ; 0.076      ; 1.732      ;
; 1.508 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[31]     ; clk          ; clk         ; 0.000        ; 0.088      ; 1.782      ;
; 1.508 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[6]      ; clk          ; clk         ; 0.000        ; 0.088      ; 1.782      ;
; 1.508 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[7]      ; clk          ; clk         ; 0.000        ; 0.088      ; 1.782      ;
; 1.508 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[8]      ; clk          ; clk         ; 0.000        ; 0.088      ; 1.782      ;
; 1.508 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[9]      ; clk          ; clk         ; 0.000        ; 0.088      ; 1.782      ;
; 1.508 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[10]     ; clk          ; clk         ; 0.000        ; 0.088      ; 1.782      ;
; 1.508 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[11]     ; clk          ; clk         ; 0.000        ; 0.088      ; 1.782      ;
; 1.694 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[12]     ; clk          ; clk         ; 0.000        ; 0.092      ; 1.972      ;
; 1.694 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[13]     ; clk          ; clk         ; 0.000        ; 0.092      ; 1.972      ;
; 1.694 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[14]     ; clk          ; clk         ; 0.000        ; 0.092      ; 1.972      ;
; 1.694 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[15]     ; clk          ; clk         ; 0.000        ; 0.092      ; 1.972      ;
; 1.694 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[16]     ; clk          ; clk         ; 0.000        ; 0.092      ; 1.972      ;
; 1.694 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[17]     ; clk          ; clk         ; 0.000        ; 0.092      ; 1.972      ;
; 1.694 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[18]     ; clk          ; clk         ; 0.000        ; 0.092      ; 1.972      ;
; 1.694 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[19]     ; clk          ; clk         ; 0.000        ; 0.092      ; 1.972      ;
; 1.694 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[20]     ; clk          ; clk         ; 0.000        ; 0.092      ; 1.972      ;
; 1.694 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[21]     ; clk          ; clk         ; 0.000        ; 0.092      ; 1.972      ;
; 1.796 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[9] ; clk          ; clk         ; 0.000        ; 0.066      ; 2.048      ;
; 1.796 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[7] ; clk          ; clk         ; 0.000        ; 0.066      ; 2.048      ;
; 1.796 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[5] ; clk          ; clk         ; 0.000        ; 0.066      ; 2.048      ;
; 2.037 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[3]      ; clk          ; clk         ; 0.000        ; 0.083      ; 2.306      ;
; 2.037 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[28]     ; clk          ; clk         ; 0.000        ; 0.083      ; 2.306      ;
; 2.037 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[5]      ; clk          ; clk         ; 0.000        ; 0.083      ; 2.306      ;
; 2.037 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[22]     ; clk          ; clk         ; 0.000        ; 0.083      ; 2.306      ;
; 2.037 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[23]     ; clk          ; clk         ; 0.000        ; 0.083      ; 2.306      ;
; 2.037 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[24]     ; clk          ; clk         ; 0.000        ; 0.083      ; 2.306      ;
; 2.037 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[25]     ; clk          ; clk         ; 0.000        ; 0.083      ; 2.306      ;
; 2.037 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[26]     ; clk          ; clk         ; 0.000        ; 0.083      ; 2.306      ;
; 2.037 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[27]     ; clk          ; clk         ; 0.000        ; 0.083      ; 2.306      ;
; 2.037 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[29]     ; clk          ; clk         ; 0.000        ; 0.083      ; 2.306      ;
; 2.037 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[30]     ; clk          ; clk         ; 0.000        ; 0.083      ; 2.306      ;
; 2.073 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[6] ; clk          ; clk         ; 0.000        ; 0.057      ; 2.316      ;
; 2.073 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[4] ; clk          ; clk         ; 0.000        ; 0.057      ; 2.316      ;
; 2.073 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[3] ; clk          ; clk         ; 0.000        ; 0.057      ; 2.316      ;
; 2.073 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[2] ; clk          ; clk         ; 0.000        ; 0.057      ; 2.316      ;
; 2.073 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; clk          ; clk         ; 0.000        ; 0.057      ; 2.316      ;
; 2.088 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; clk          ; clk         ; 0.000        ; 0.071      ; 2.345      ;
; 2.462 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|send_enable   ; clk          ; clk         ; 0.000        ; 0.066      ; 2.714      ;
; 2.519 ; sub_module_lcd:A|lcdcontrollerfast:lc1|busy ; sub_module_lcd:A|userlogic_ad_wr:ul1|send_enable   ; clk          ; clk         ; 0.000        ; 0.076      ; 2.781      ;
=======
; 1.437 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[8]      ; clk          ; clk         ; 0.000        ; 0.077      ; 1.700      ;
; 1.437 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[5]      ; clk          ; clk         ; 0.000        ; 0.077      ; 1.700      ;
; 1.437 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[6]      ; clk          ; clk         ; 0.000        ; 0.077      ; 1.700      ;
; 1.458 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[0]      ; clk          ; clk         ; 0.000        ; 0.067      ; 1.711      ;
; 1.458 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[1]      ; clk          ; clk         ; 0.000        ; 0.067      ; 1.711      ;
; 1.458 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[2]      ; clk          ; clk         ; 0.000        ; 0.067      ; 1.711      ;
; 1.458 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[3]      ; clk          ; clk         ; 0.000        ; 0.067      ; 1.711      ;
; 1.458 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[4]      ; clk          ; clk         ; 0.000        ; 0.067      ; 1.711      ;
; 1.458 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[7]      ; clk          ; clk         ; 0.000        ; 0.067      ; 1.711      ;
; 1.458 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[27]     ; clk          ; clk         ; 0.000        ; 0.067      ; 1.711      ;
; 1.458 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[28]     ; clk          ; clk         ; 0.000        ; 0.067      ; 1.711      ;
; 1.458 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[29]     ; clk          ; clk         ; 0.000        ; 0.067      ; 1.711      ;
; 1.504 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[9]      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.762      ;
; 1.504 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[10]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.762      ;
; 1.504 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[11]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.762      ;
; 1.504 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[12]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.762      ;
; 1.504 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[13]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.762      ;
; 1.504 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[14]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.762      ;
; 1.504 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[15]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.762      ;
; 1.504 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[16]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.762      ;
; 1.504 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[17]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.762      ;
; 1.715 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[9] ; clk          ; clk         ; 0.000        ; 0.519      ; 2.420      ;
; 1.767 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[31]     ; clk          ; clk         ; 0.000        ; 0.073      ; 2.026      ;
; 1.767 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[18]     ; clk          ; clk         ; 0.000        ; 0.073      ; 2.026      ;
; 1.767 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[19]     ; clk          ; clk         ; 0.000        ; 0.073      ; 2.026      ;
; 1.767 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[20]     ; clk          ; clk         ; 0.000        ; 0.073      ; 2.026      ;
; 1.767 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[21]     ; clk          ; clk         ; 0.000        ; 0.073      ; 2.026      ;
; 1.767 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[22]     ; clk          ; clk         ; 0.000        ; 0.073      ; 2.026      ;
; 1.767 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[23]     ; clk          ; clk         ; 0.000        ; 0.073      ; 2.026      ;
; 1.767 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[24]     ; clk          ; clk         ; 0.000        ; 0.073      ; 2.026      ;
; 1.767 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[25]     ; clk          ; clk         ; 0.000        ; 0.073      ; 2.026      ;
; 1.767 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[26]     ; clk          ; clk         ; 0.000        ; 0.073      ; 2.026      ;
; 1.767 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[30]     ; clk          ; clk         ; 0.000        ; 0.073      ; 2.026      ;
; 1.823 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[7] ; clk          ; clk         ; 0.000        ; 0.083      ; 2.092      ;
; 1.823 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[6] ; clk          ; clk         ; 0.000        ; 0.083      ; 2.092      ;
; 1.835 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[3] ; clk          ; clk         ; 0.000        ; 0.084      ; 2.105      ;
; 1.867 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; clk          ; clk         ; 0.000        ; 0.096      ; 2.149      ;
; 2.037 ; sub_module_lcd:A|lcdcontrollerfast:lc1|busy ; sub_module_lcd:A|userlogic_ad_wr:ul1|send_enable   ; clk          ; clk         ; 0.000        ; 0.102      ; 2.325      ;
; 2.113 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; clk          ; clk         ; 0.000        ; 0.081      ; 2.380      ;
; 2.147 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[5] ; clk          ; clk         ; 0.000        ; 0.087      ; 2.420      ;
; 2.149 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[4] ; clk          ; clk         ; 0.000        ; 0.085      ; 2.420      ;
; 2.193 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[2] ; clk          ; clk         ; 0.000        ; 0.079      ; 2.458      ;
; 2.293 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|send_enable   ; clk          ; clk         ; 0.000        ; 0.083      ; 2.562      ;
>>>>>>> 9cea7b3c11b2e9ccfe0f368c8112d0e03173352b
+-------+---------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                      ;
+------------+-----------------+--------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                       ; Note ;
+------------+-----------------+--------------------------------------------------+------+
<<<<<<< HEAD
; 71.07 MHz  ; 71.07 MHz       ; clk                                              ;      ;
; 122.94 MHz ; 122.94 MHz      ; pll1|altpll_component|auto_generated|pll1|clk[0] ;      ;
=======
; 66.26 MHz  ; 66.26 MHz       ; clk                                              ;      ;
; 124.15 MHz ; 124.15 MHz      ; pll1|altpll_component|auto_generated|pll1|clk[0] ;      ;
>>>>>>> 9cea7b3c11b2e9ccfe0f368c8112d0e03173352b
+------------+-----------------+--------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


<<<<<<< HEAD
+--------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                       ;
+--------------------------------------------------+-------+---------------+
; Clock                                            ; Slack ; End Point TNS ;
+--------------------------------------------------+-------+---------------+
; pll1|altpll_component|auto_generated|pll1|clk[0] ; 1.866 ; 0.000         ;
; clk                                              ; 4.018 ; 0.000         ;
+--------------------------------------------------+-------+---------------+
=======
+---------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                        ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; pll1|altpll_component|auto_generated|pll1|clk[0] ; -6.055 ; -55.213       ;
; clk                                              ; -2.208 ; -14.288       ;
+--------------------------------------------------+--------+---------------+
>>>>>>> 9cea7b3c11b2e9ccfe0f368c8112d0e03173352b


+--------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                        ;
+--------------------------------------------------+-------+---------------+
; Clock                                            ; Slack ; End Point TNS ;
+--------------------------------------------------+-------+---------------+
<<<<<<< HEAD
; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.340 ; 0.000         ;
=======
; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.339 ; 0.000         ;
>>>>>>> 9cea7b3c11b2e9ccfe0f368c8112d0e03173352b
; clk                                              ; 0.356 ; 0.000         ;
+--------------------------------------------------+-------+---------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
<<<<<<< HEAD
; clk   ; 17.252 ; 0.000                ;
=======
; clk   ; 17.478 ; 0.000                ;
>>>>>>> 9cea7b3c11b2e9ccfe0f368c8112d0e03173352b
+-------+--------+----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
<<<<<<< HEAD
; clk   ; 1.335 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                         ;
+--------------------------------------------------+-------+---------------+
; Clock                                            ; Slack ; End Point TNS ;
+--------------------------------------------------+-------+---------------+
; pll1|altpll_component|auto_generated|pll1|clk[0] ; 4.687 ; 0.000         ;
; clk                                              ; 9.776 ; 0.000         ;
+--------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'pll1|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                                                         ;
+-------+-----------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                             ; To Node                                                 ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 1.866 ; sub_module_ram:B|ram1:itnram|altsyncram:altsyncram_component|altsyncram_0vp3:auto_generated|ram_block1a0~porta_we_reg ; sub_module_bist:C|output_analyzer:oa1|fail_reg          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -2.780     ; 5.343      ;
; 6.373 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.073     ; 3.543      ;
; 6.600 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]                                                                     ; sub_module_ram:B|memorycontroller:ctl|addr_reg[0]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.085     ; 3.304      ;
; 6.613 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.073     ; 3.303      ;
; 6.630 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 3.288      ;
; 6.636 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.073     ; 3.280      ;
; 6.651 ; sub_module_bist:C|marchcontroller:mc1|rw_reg                                                                          ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.077     ; 3.261      ;
; 6.651 ; sub_module_bist:C|marchcontroller:mc1|rw_reg                                                                          ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[1] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.077     ; 3.261      ;
; 6.651 ; sub_module_bist:C|marchcontroller:mc1|rw_reg                                                                          ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[2] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.077     ; 3.261      ;
; 6.651 ; sub_module_bist:C|marchcontroller:mc1|rw_reg                                                                          ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[3] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.077     ; 3.261      ;
; 6.661 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.073     ; 3.255      ;
; 6.665 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]                                                                     ; sub_module_bist:C|marchcontroller:mc1|state.wr          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.069     ; 3.255      ;
; 6.680 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]                                                                     ; sub_module_bist:C|marchcontroller:mc1|state.wr          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.069     ; 3.240      ;
; 6.684 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 3.234      ;
; 6.688 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 3.230      ;
; 6.691 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 3.227      ;
; 6.700 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]                                                                     ; sub_module_bist:C|marchcontroller:mc1|state.wr          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 3.218      ;
; 6.706 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]                                                                     ; sub_module_bist:C|marchcontroller:mc1|state.wr          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.069     ; 3.214      ;
; 6.714 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]                                                                     ; sub_module_bist:C|marchcontroller:mc1|state.wr          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 3.204      ;
; 6.738 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 3.180      ;
; 6.773 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 3.145      ;
; 6.790 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.069     ; 3.130      ;
; 6.799 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.069     ; 3.121      ;
; 6.829 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]                                                                     ; sub_module_bist:C|marchcontroller:mc1|state.wr          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.069     ; 3.091      ;
; 6.871 ; sub_module_bist:C|marchcontroller:mc1|rw_reg                                                                          ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[4] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.079     ; 3.039      ;
; 6.871 ; sub_module_bist:C|marchcontroller:mc1|rw_reg                                                                          ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[5] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.079     ; 3.039      ;
; 6.871 ; sub_module_bist:C|marchcontroller:mc1|rw_reg                                                                          ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[6] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.079     ; 3.039      ;
; 6.871 ; sub_module_bist:C|marchcontroller:mc1|rw_reg                                                                          ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[7] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.079     ; 3.039      ;
; 6.871 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]                                                                     ; sub_module_bist:C|marchcontroller:mc1|state.wr          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 3.047      ;
; 6.876 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.073     ; 3.040      ;
; 6.877 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.073     ; 3.039      ;
; 6.898 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.073     ; 3.018      ;
; 6.923 ; sub_module_ram:B|memorycontroller:ctl|state.idle                                                                      ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.063     ; 3.003      ;
; 6.923 ; sub_module_ram:B|memorycontroller:ctl|state.idle                                                                      ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[1] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.063     ; 3.003      ;
; 6.923 ; sub_module_ram:B|memorycontroller:ctl|state.idle                                                                      ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[2] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.063     ; 3.003      ;
; 6.923 ; sub_module_ram:B|memorycontroller:ctl|state.idle                                                                      ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[3] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.063     ; 3.003      ;
; 6.924 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 2.994      ;
; 6.927 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.073     ; 2.989      ;
; 6.931 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 2.987      ;
; 6.937 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 2.981      ;
; 6.941 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.069     ; 2.979      ;
; 6.948 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.069     ; 2.972      ;
; 6.955 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.073     ; 2.961      ;
; 6.956 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]                                                                     ; sub_module_bist:C|marchcontroller:mc1|state.wr          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.069     ; 2.964      ;
; 6.978 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.069     ; 2.942      ;
; 6.979 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 2.939      ;
; 6.994 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 2.924      ;
; 7.021 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 2.897      ;
; 7.034 ; sub_module_bist:C|marchcontroller:mc1|rw_reg                                                                          ; sub_module_ram:B|memorycontroller:ctl|tri_reg           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.085     ; 2.870      ;
; 7.063 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]                                                                     ; sub_module_ram:B|memorycontroller:ctl|addr_reg[4]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.079     ; 2.847      ;
; 7.065 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 2.853      ;
; 7.076 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.069     ; 2.844      ;
; 7.143 ; sub_module_ram:B|memorycontroller:ctl|state.idle                                                                      ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[4] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.065     ; 2.781      ;
; 7.143 ; sub_module_ram:B|memorycontroller:ctl|state.idle                                                                      ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[5] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.065     ; 2.781      ;
; 7.143 ; sub_module_ram:B|memorycontroller:ctl|state.idle                                                                      ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[6] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.065     ; 2.781      ;
; 7.143 ; sub_module_ram:B|memorycontroller:ctl|state.idle                                                                      ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[7] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.065     ; 2.781      ;
; 7.167 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 2.751      ;
; 7.199 ; sub_module_bist:C|marchcontroller:mc1|rw_reg                                                                          ; sub_module_ram:B|memorycontroller:ctl|state.r1          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.085     ; 2.705      ;
; 7.217 ; sub_module_bist:C|marchcontroller:mc1|rw_reg                                                                          ; sub_module_ram:B|memorycontroller:ctl|oe_reg            ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.085     ; 2.687      ;
; 7.262 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 2.656      ;
; 7.339 ; sub_module_bist:C|marchcontroller:mc1|rw_reg                                                                          ; sub_module_ram:B|memorycontroller:ctl|we_reg            ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.079     ; 2.571      ;
; 7.339 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 2.579      ;
; 7.381 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.069     ; 2.539      ;
; 7.382 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.069     ; 2.538      ;
; 7.383 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 2.535      ;
; 7.384 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]                                                                     ; sub_module_bist:C|marchcontroller:mc1|rw_reg            ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.069     ; 2.536      ;
; 7.384 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.069     ; 2.536      ;
; 7.390 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]                                                                     ; sub_module_bist:C|marchcontroller:mc1|rw_reg            ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.069     ; 2.530      ;
; 7.403 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]                                                                     ; sub_module_bist:C|marchcontroller:mc1|state.re          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.069     ; 2.517      ;
; 7.404 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]                                                                     ; sub_module_bist:C|marchcontroller:mc1|rw_reg            ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 2.514      ;
; 7.404 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 2.514      ;
; 7.405 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 2.513      ;
; 7.410 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]                                                                     ; sub_module_bist:C|marchcontroller:mc1|rw_reg            ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.069     ; 2.510      ;
; 7.410 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.069     ; 2.510      ;
; 7.411 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.069     ; 2.509      ;
; 7.413 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 2.505      ;
; 7.418 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]                                                                     ; sub_module_bist:C|marchcontroller:mc1|rw_reg            ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 2.500      ;
; 7.421 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]                                                                     ; sub_module_bist:C|marchcontroller:mc1|state.re          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.069     ; 2.499      ;
; 7.423 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]                                                                     ; sub_module_bist:C|marchcontroller:mc1|state.re          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 2.495      ;
; 7.429 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]                                                                     ; sub_module_bist:C|marchcontroller:mc1|state.re          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.069     ; 2.491      ;
; 7.433 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]                                                                     ; sub_module_bist:C|marchcontroller:mc1|ready_reg         ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.069     ; 2.487      ;
; 7.434 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]                                                                     ; sub_module_bist:C|marchcontroller:mc1|ready_reg         ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.069     ; 2.486      ;
; 7.437 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]                                                                     ; sub_module_bist:C|marchcontroller:mc1|state.re          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 2.481      ;
; 7.454 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]                                                                     ; sub_module_bist:C|marchcontroller:mc1|ready_reg         ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 2.464      ;
; 7.460 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]                                                                     ; sub_module_bist:C|marchcontroller:mc1|ready_reg         ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.069     ; 2.460      ;
; 7.468 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]                                                                     ; sub_module_bist:C|marchcontroller:mc1|ready_reg         ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 2.450      ;
; 7.530 ; sub_module_bist:C|marchcontroller:mc1|data_b_reg                                                                      ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[6] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.079     ; 2.380      ;
; 7.533 ; sub_module_bist:C|marchcontroller:mc1|data_b_reg                                                                      ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[7] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.079     ; 2.377      ;
; 7.533 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]                                                                     ; sub_module_bist:C|marchcontroller:mc1|rw_reg            ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.069     ; 2.387      ;
; 7.533 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.069     ; 2.387      ;
; 7.534 ; sub_module_bist:C|marchcontroller:mc1|data_b_reg                                                                      ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[4] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.079     ; 2.376      ;
; 7.534 ; sub_module_bist:C|marchcontroller:mc1|data_b_reg                                                                      ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[5] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.079     ; 2.376      ;
; 7.552 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]                                                                     ; sub_module_bist:C|marchcontroller:mc1|state.re          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.069     ; 2.368      ;
; 7.556 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]                                                                     ; sub_module_ram:B|memorycontroller:ctl|addr_reg[2]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.083     ; 2.350      ;
; 7.559 ; sub_module_ram:B|memorycontroller:ctl|state.idle                                                                      ; sub_module_ram:B|memorycontroller:ctl|addr_reg[1]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.063     ; 2.367      ;
; 7.559 ; sub_module_ram:B|memorycontroller:ctl|state.idle                                                                      ; sub_module_ram:B|memorycontroller:ctl|addr_reg[3]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.063     ; 2.367      ;
; 7.571 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 2.347      ;
; 7.575 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]                                                                     ; sub_module_bist:C|marchcontroller:mc1|rw_reg            ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 2.343      ;
; 7.575 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 2.343      ;
; 7.583 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]                                                                     ; sub_module_bist:C|marchcontroller:mc1|ready_reg         ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.069     ; 2.337      ;
+-------+-----------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                        ;
+-------+---------------------------------------------------+----------------------------------------------------+--------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                         ; To Node                                            ; Launch Clock                                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------+----------------------------------------------------+--------------------------------------------------+-------------+--------------+------------+------------+
; 4.018 ; sub_module_bist:C|marchcontroller:mc1|data_b_reg  ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[2] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 2.213      ; 8.114      ;
; 4.119 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[4] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 2.213      ; 8.013      ;
; 4.132 ; sub_module_bist:C|marchcontroller:mc1|data_b_reg  ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 2.213      ; 8.000      ;
; 4.224 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[2] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 2.215      ; 7.910      ;
; 4.263 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[2] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 2.215      ; 7.871      ;
; 4.294 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[2] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 2.213      ; 7.838      ;
; 4.321 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[4] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 2.215      ; 7.813      ;
; 4.452 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[4] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 2.215      ; 7.682      ;
; 4.452 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[2] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 2.213      ; 7.680      ;
; 4.540 ; sub_module_bist:C|marchcontroller:mc1|data_b_reg  ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[4] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 2.213      ; 7.592      ;
; 4.580 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[3] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 2.213      ; 7.552      ;
; 4.586 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[6] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 2.213      ; 7.546      ;
; 4.627 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[3] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 2.215      ; 7.507      ;
; 4.675 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[3] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 2.213      ; 7.457      ;
; 4.681 ; sub_module_bist:C|marchcontroller:mc1|data_b_reg  ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[6] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 2.213      ; 7.451      ;
; 4.724 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[3] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 2.215      ; 7.410      ;
; 4.726 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[3] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 2.215      ; 7.408      ;
; 4.763 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[3] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 2.215      ; 7.371      ;
; 4.774 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 2.228      ; 7.373      ;
; 4.788 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[6] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 2.215      ; 7.346      ;
; 4.884 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[4] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 2.213      ; 7.248      ;
; 4.901 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[4] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 2.215      ; 7.233      ;
; 4.905 ; sub_module_bist:C|marchcontroller:mc1|data_b_reg  ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 2.226      ; 7.240      ;
; 4.919 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[6] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 2.215      ; 7.215      ;
; 4.921 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 2.228      ; 7.226      ;
; 4.967 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[5] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 2.222      ; 7.174      ;
; 5.000 ; sub_module_bist:C|output_analyzer:oa1|fail_reg    ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[2] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 1.849      ; 6.768      ;
; 5.029 ; sub_module_bist:C|marchcontroller:mc1|rw_reg      ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[2] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 2.213      ; 7.103      ;
; 5.037 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[4] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 2.215      ; 7.097      ;
; 5.048 ; sub_module_bist:C|marchcontroller:mc1|rw_reg      ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[3] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 2.213      ; 7.084      ;
; 5.060 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 2.226      ; 7.085      ;
; 5.155 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 2.228      ; 6.992      ;
; 5.169 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[5] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 2.224      ; 6.974      ;
; 5.250 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 2.215      ; 6.884      ;
; 5.257 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 2.215      ; 6.877      ;
; 5.264 ; sub_module_bist:C|output_analyzer:oa1|fail_reg    ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[6] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 1.849      ; 6.504      ;
; 5.277 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 2.215      ; 6.857      ;
; 5.300 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[5] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 2.224      ; 6.843      ;
; 5.308 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 2.213      ; 6.824      ;
; 5.338 ; sub_module_bist:C|marchcontroller:mc1|data_b_reg  ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[5] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 2.222      ; 6.803      ;
; 5.350 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 2.213      ; 6.782      ;
; 5.364 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 2.215      ; 6.770      ;
; 5.368 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[2] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 2.215      ; 6.766      ;
; 5.384 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[2] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 2.213      ; 6.748      ;
; 5.397 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[2] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 2.215      ; 6.737      ;
; 5.399 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 2.213      ; 6.733      ;
; 5.404 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 2.228      ; 6.743      ;
; 5.409 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 2.228      ; 6.738      ;
; 5.426 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[6] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 2.213      ; 6.706      ;
; 5.443 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[6] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 2.215      ; 6.691      ;
; 5.459 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[2] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 2.215      ; 6.675      ;
; 5.466 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 2.226      ; 6.679      ;
; 5.508 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 2.226      ; 6.637      ;
; 5.540 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 2.215      ; 6.594      ;
; 5.562 ; sub_module_bist:C|marchcontroller:mc1|rw_reg      ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[4] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 2.213      ; 6.570      ;
; 5.579 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[6] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 2.215      ; 6.555      ;
; 5.609 ; sub_module_bist:C|marchcontroller:mc1|rw_reg      ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 2.226      ; 6.536      ;
; 5.625 ; sub_module_bist:C|output_analyzer:oa1|fail_reg    ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[3] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 1.849      ; 6.143      ;
; 5.660 ; sub_module_bist:C|output_analyzer:oa1|fail_reg    ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[4] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 1.849      ; 6.108      ;
; 5.706 ; sub_module_bist:C|output_analyzer:oa1|fail_reg    ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 1.849      ; 6.062      ;
; 5.712 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[5] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 2.222      ; 6.429      ;
; 5.747 ; sub_module_bist:C|output_analyzer:oa1|fail_reg    ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 1.862      ; 6.034      ;
; 5.749 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[5] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 2.224      ; 6.394      ;
; 5.885 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[5] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 2.224      ; 6.258      ;
; 5.930 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[0]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[2] ; clk                                              ; clk         ; 20.000       ; -0.089     ; 13.980     ;
; 5.930 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[0]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; clk                                              ; clk         ; 20.000       ; -0.076     ; 13.993     ;
; 5.943 ; sub_module_bist:C|marchcontroller:mc1|rw_reg      ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 2.213      ; 6.189      ;
; 5.963 ; sub_module_bist:C|marchcontroller:mc1|rw_reg      ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[6] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 2.213      ; 6.169      ;
; 6.049 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[0]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; clk                                              ; clk         ; 20.000       ; -0.089     ; 13.861     ;
; 6.060 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[2]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[2] ; clk                                              ; clk         ; 20.000       ; -0.089     ; 13.850     ;
; 6.060 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[2]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; clk                                              ; clk         ; 20.000       ; -0.076     ; 13.863     ;
; 6.063 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[1]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[2] ; clk                                              ; clk         ; 20.000       ; -0.089     ; 13.847     ;
; 6.063 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[1]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; clk                                              ; clk         ; 20.000       ; -0.076     ; 13.860     ;
; 6.081 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[4]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[2] ; clk                                              ; clk         ; 20.000       ; -0.089     ; 13.829     ;
; 6.081 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[4]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; clk                                              ; clk         ; 20.000       ; -0.076     ; 13.842     ;
; 6.109 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[3]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[2] ; clk                                              ; clk         ; 20.000       ; -0.095     ; 13.795     ;
; 6.109 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[3]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; clk                                              ; clk         ; 20.000       ; -0.082     ; 13.808     ;
; 6.145 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[0]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[6] ; clk                                              ; clk         ; 20.000       ; -0.089     ; 13.765     ;
; 6.179 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[2]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; clk                                              ; clk         ; 20.000       ; -0.089     ; 13.731     ;
; 6.182 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[1]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; clk                                              ; clk         ; 20.000       ; -0.089     ; 13.728     ;
; 6.200 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[4]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; clk                                              ; clk         ; 20.000       ; -0.089     ; 13.710     ;
; 6.203 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[5]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[2] ; clk                                              ; clk         ; 20.000       ; -0.095     ; 13.701     ;
; 6.203 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[5]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; clk                                              ; clk         ; 20.000       ; -0.082     ; 13.714     ;
; 6.228 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[3]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; clk                                              ; clk         ; 20.000       ; -0.095     ; 13.676     ;
; 6.229 ; sub_module_bist:C|marchcontroller:mc1|rw_reg      ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[5] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 2.222      ; 5.912      ;
; 6.232 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[22]    ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[2] ; clk                                              ; clk         ; 20.000       ; -0.095     ; 13.672     ;
; 6.232 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[22]    ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; clk                                              ; clk         ; 20.000       ; -0.082     ; 13.685     ;
; 6.254 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[0]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[3] ; clk                                              ; clk         ; 20.000       ; -0.089     ; 13.656     ;
; 6.275 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[2]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[6] ; clk                                              ; clk         ; 20.000       ; -0.089     ; 13.635     ;
; 6.278 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[1]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[6] ; clk                                              ; clk         ; 20.000       ; -0.089     ; 13.632     ;
; 6.291 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[0]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[4] ; clk                                              ; clk         ; 20.000       ; -0.089     ; 13.619     ;
; 6.294 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[23]    ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[2] ; clk                                              ; clk         ; 20.000       ; -0.095     ; 13.610     ;
; 6.294 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[23]    ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; clk                                              ; clk         ; 20.000       ; -0.082     ; 13.623     ;
; 6.296 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[4]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[6] ; clk                                              ; clk         ; 20.000       ; -0.089     ; 13.614     ;
; 6.322 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[5]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; clk                                              ; clk         ; 20.000       ; -0.095     ; 13.582     ;
; 6.324 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[3]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[6] ; clk                                              ; clk         ; 20.000       ; -0.095     ; 13.580     ;
; 6.351 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[22]    ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; clk                                              ; clk         ; 20.000       ; -0.095     ; 13.553     ;
; 6.384 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[2]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[3] ; clk                                              ; clk         ; 20.000       ; -0.089     ; 13.526     ;
; 6.387 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[8]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[2] ; clk                                              ; clk         ; 20.000       ; -0.100     ; 13.512     ;
; 6.387 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[8]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; clk                                              ; clk         ; 20.000       ; -0.087     ; 13.525     ;
+-------+---------------------------------------------------+----------------------------------------------------+--------------------------------------------------+-------------+--------------+------------+------------+
=======
; clk   ; 1.293 ; 0.000                ;
+-------+-------+----------------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                          ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; pll1|altpll_component|auto_generated|pll1|clk[0] ; -1.649 ; -18.627       ;
; clk                                              ; 9.775  ; 0.000         ;
+--------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'pll1|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                                                          ;
+--------+-----------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                             ; To Node                                                 ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; -6.055 ; sub_module_ram:B|ram1:itnram|altsyncram:altsyncram_component|altsyncram_0vp3:auto_generated|ram_block1a0~porta_we_reg ; sub_module_bist:C|output_analyzer:oa1|fail_reg          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -2.643     ; 5.401      ;
; -3.169 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.068     ; 5.090      ;
; -3.167 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.068     ; 5.088      ;
; -3.151 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.070     ; 5.070      ;
; -3.149 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.070     ; 5.068      ;
; -3.137 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.068     ; 5.058      ;
; -3.135 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.068     ; 5.056      ;
; -2.871 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.068     ; 4.792      ;
; -2.869 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.068     ; 4.790      ;
; -2.838 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.072     ; 4.755      ;
; -2.836 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.072     ; 4.753      ;
; -2.835 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.070     ; 4.754      ;
; -2.833 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.070     ; 4.752      ;
; -2.689 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.068     ; 4.610      ;
; -2.687 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.068     ; 4.608      ;
; -2.524 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.072     ; 4.441      ;
; -2.522 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.072     ; 4.439      ;
; -2.351 ; sub_module_ram:B|memorycontroller:ctl|state.idle                                                                      ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[4] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.069     ; 4.271      ;
; -2.351 ; sub_module_ram:B|memorycontroller:ctl|state.idle                                                                      ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[5] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.069     ; 4.271      ;
; -2.351 ; sub_module_ram:B|memorycontroller:ctl|state.idle                                                                      ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[6] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.069     ; 4.271      ;
; -2.351 ; sub_module_ram:B|memorycontroller:ctl|state.idle                                                                      ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[7] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.069     ; 4.271      ;
; -1.992 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.070     ; 3.911      ;
; -1.974 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.072     ; 3.891      ;
; -1.960 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.070     ; 3.879      ;
; -1.797 ; sub_module_ram:B|memorycontroller:ctl|state.idle                                                                      ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.067     ; 3.719      ;
; -1.797 ; sub_module_ram:B|memorycontroller:ctl|state.idle                                                                      ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[1] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.067     ; 3.719      ;
; -1.797 ; sub_module_ram:B|memorycontroller:ctl|state.idle                                                                      ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[2] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.067     ; 3.719      ;
; -1.772 ; sub_module_ram:B|memorycontroller:ctl|state.idle                                                                      ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[3] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.070     ; 3.691      ;
; -1.731 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.070     ; 3.650      ;
; -1.731 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.070     ; 3.650      ;
; -1.731 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.070     ; 3.650      ;
; -1.713 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.072     ; 3.630      ;
; -1.713 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.072     ; 3.630      ;
; -1.713 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.072     ; 3.630      ;
; -1.699 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.070     ; 3.618      ;
; -1.699 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.070     ; 3.618      ;
; -1.699 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.070     ; 3.618      ;
; -1.694 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.070     ; 3.613      ;
; -1.661 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.074     ; 3.576      ;
; -1.658 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.072     ; 3.575      ;
; -1.512 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.070     ; 3.431      ;
; -1.507 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.070     ; 3.426      ;
; -1.478 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.070     ; 3.397      ;
; -1.455 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]                                                                     ; sub_module_bist:C|marchcontroller:mc1|state.wr          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.059     ; 3.385      ;
; -1.437 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]                                                                     ; sub_module_bist:C|marchcontroller:mc1|state.wr          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.061     ; 3.365      ;
; -1.433 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.070     ; 3.352      ;
; -1.427 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.066     ; 3.350      ;
; -1.423 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]                                                                     ; sub_module_bist:C|marchcontroller:mc1|state.wr          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.059     ; 3.353      ;
; -1.400 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.074     ; 3.315      ;
; -1.400 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.074     ; 3.315      ;
; -1.400 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.074     ; 3.315      ;
; -1.397 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.072     ; 3.314      ;
; -1.397 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.072     ; 3.314      ;
; -1.397 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.072     ; 3.314      ;
; -1.390 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.066     ; 3.313      ;
; -1.387 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.070     ; 3.306      ;
; -1.363 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.066     ; 3.286      ;
; -1.358 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.070     ; 3.277      ;
; -1.347 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.074     ; 3.262      ;
; -1.303 ; sub_module_ram:B|memorycontroller:ctl|state.idle                                                                      ; sub_module_ram:B|memorycontroller:ctl|state.w1          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.070     ; 3.222      ;
; -1.300 ; sub_module_ram:B|memorycontroller:ctl|state.idle                                                                      ; sub_module_ram:B|memorycontroller:ctl|we_reg            ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.070     ; 3.219      ;
; -1.300 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.066     ; 3.223      ;
; -1.258 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.066     ; 3.181      ;
; -1.251 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.070     ; 3.170      ;
; -1.251 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.070     ; 3.170      ;
; -1.241 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.066     ; 3.164      ;
; -1.232 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.066     ; 3.155      ;
; -1.176 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]                                                                     ; sub_module_bist:C|marchcontroller:mc1|data_b_reg        ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.061     ; 3.104      ;
; -1.158 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]                                                                     ; sub_module_bist:C|marchcontroller:mc1|data_b_reg        ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.063     ; 3.084      ;
; -1.157 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]                                                                     ; sub_module_bist:C|marchcontroller:mc1|state.wr          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.059     ; 3.087      ;
; -1.144 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]                                                                     ; sub_module_bist:C|marchcontroller:mc1|data_b_reg        ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.061     ; 3.072      ;
; -1.133 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]                                                                     ; sub_module_bist:C|marchcontroller:mc1|state.re          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.059     ; 3.063      ;
; -1.125 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]                                                                     ; sub_module_bist:C|marchcontroller:mc1|ready_reg         ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.059     ; 3.055      ;
; -1.124 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]                                                                     ; sub_module_bist:C|marchcontroller:mc1|state.wr          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.063     ; 3.050      ;
; -1.121 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]                                                                     ; sub_module_bist:C|marchcontroller:mc1|state.wr          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.061     ; 3.049      ;
; -1.115 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]                                                                     ; sub_module_bist:C|marchcontroller:mc1|state.re          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.061     ; 3.043      ;
; -1.114 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.066     ; 3.037      ;
; -1.107 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]                                                                     ; sub_module_bist:C|marchcontroller:mc1|ready_reg         ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.061     ; 3.035      ;
; -1.106 ; sub_module_bist:C|marchcontroller:mc1|rw_reg                                                                          ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[4] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.061     ; 3.034      ;
; -1.106 ; sub_module_bist:C|marchcontroller:mc1|rw_reg                                                                          ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[5] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.061     ; 3.034      ;
; -1.106 ; sub_module_bist:C|marchcontroller:mc1|rw_reg                                                                          ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[6] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.061     ; 3.034      ;
; -1.106 ; sub_module_bist:C|marchcontroller:mc1|rw_reg                                                                          ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[7] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.061     ; 3.034      ;
; -1.101 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]                                                                     ; sub_module_bist:C|marchcontroller:mc1|state.re          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.059     ; 3.031      ;
; -1.093 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]                                                                     ; sub_module_bist:C|marchcontroller:mc1|ready_reg         ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.059     ; 3.023      ;
; -1.086 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.074     ; 3.001      ;
; -1.086 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.074     ; 3.001      ;
; -1.086 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.074     ; 3.001      ;
; -1.051 ; sub_module_bist:C|marchcontroller:mc1|rw_reg                                                                          ; sub_module_ram:B|memorycontroller:ctl|state.r1          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.062     ; 2.978      ;
; -1.027 ; sub_module_bist:C|marchcontroller:mc1|rw_reg                                                                          ; sub_module_ram:B|memorycontroller:ctl|oe_reg            ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.062     ; 2.954      ;
; -1.011 ; sub_module_bist:C|marchcontroller:mc1|rw_reg                                                                          ; sub_module_ram:B|memorycontroller:ctl|tri_reg           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.062     ; 2.938      ;
; -0.981 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.070     ; 2.900      ;
; -0.975 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]                                                                     ; sub_module_bist:C|marchcontroller:mc1|state.wr          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.059     ; 2.905      ;
; -0.960 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]                                                                     ; sub_module_bist:C|marchcontroller:mc1|rw_reg            ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.070     ; 2.879      ;
; -0.942 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]                                                                     ; sub_module_bist:C|marchcontroller:mc1|rw_reg            ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.072     ; 2.859      ;
; -0.928 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]                                                                     ; sub_module_bist:C|marchcontroller:mc1|rw_reg            ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.070     ; 2.847      ;
; -0.878 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]                                                                     ; sub_module_bist:C|marchcontroller:mc1|data_b_reg        ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.061     ; 2.806      ;
; -0.874 ; sub_module_bist:C|marchcontroller:mc1|data_b_reg                                                                      ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[3] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.072     ; 2.791      ;
; -0.846 ; sub_module_bist:C|marchcontroller:mc1|data_b_reg                                                                      ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[1] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.069     ; 2.766      ;
; -0.845 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]                                                                     ; sub_module_bist:C|marchcontroller:mc1|data_b_reg        ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.065     ; 2.769      ;
; -0.842 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]                                                                     ; sub_module_bist:C|marchcontroller:mc1|data_b_reg        ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.063     ; 2.768      ;
+--------+-----------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                         ;
+--------+---------------------------------------------------+----------------------------------------------------+--------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                         ; To Node                                            ; Launch Clock                                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------+----------------------------------------------------+--------------------------------------------------+-------------+--------------+------------+------------+
; -2.208 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[2] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.264      ; 6.391      ;
; -2.186 ; sub_module_bist:C|output_analyzer:oa1|fail_reg    ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[3] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 1.862      ; 5.967      ;
; -2.137 ; sub_module_bist:C|marchcontroller:mc1|data_b_reg  ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.256      ; 6.312      ;
; -2.130 ; sub_module_bist:C|output_analyzer:oa1|fail_reg    ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[6] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 1.861      ; 5.910      ;
; -2.120 ; sub_module_bist:C|output_analyzer:oa1|fail_reg    ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[2] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 1.858      ; 5.897      ;
; -2.105 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.262      ; 6.286      ;
; -2.083 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[3] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.264      ; 6.266      ;
; -2.068 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.264      ; 6.251      ;
; -2.057 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.277      ; 6.253      ;
; -2.056 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[3] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.266      ; 6.241      ;
; -2.037 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[6] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.265      ; 6.221      ;
; -2.024 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[6] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.263      ; 6.206      ;
; -1.999 ; sub_module_bist:C|marchcontroller:mc1|data_b_reg  ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.271      ; 6.189      ;
; -1.983 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[3] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.268      ; 6.170      ;
; -1.981 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.266      ; 6.166      ;
; -1.974 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.264      ; 6.157      ;
; -1.970 ; sub_module_bist:C|marchcontroller:mc1|data_b_reg  ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[6] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.257      ; 6.146      ;
; -1.945 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[2] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.264      ; 6.128      ;
; -1.899 ; sub_module_bist:C|marchcontroller:mc1|data_b_reg  ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[2] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.254      ; 6.072      ;
; -1.896 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.266      ; 6.081      ;
; -1.895 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[5] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.271      ; 6.085      ;
; -1.888 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[2] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.264      ; 6.071      ;
; -1.878 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[5] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.271      ; 6.068      ;
; -1.876 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.266      ; 6.061      ;
; -1.870 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.277      ; 6.066      ;
; -1.864 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.262      ; 6.045      ;
; -1.863 ; sub_module_bist:C|marchcontroller:mc1|rw_reg      ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[2] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.264      ; 6.046      ;
; -1.860 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[5] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.269      ; 6.048      ;
; -1.856 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.279      ; 6.054      ;
; -1.855 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.266      ; 6.040      ;
; -1.854 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.279      ; 6.052      ;
; -1.847 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[5] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.267      ; 6.033      ;
; -1.828 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[5] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.271      ; 6.018      ;
; -1.824 ; sub_module_bist:C|output_analyzer:oa1|fail_reg    ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 1.875      ; 5.618      ;
; -1.824 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[3] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.268      ; 6.011      ;
; -1.815 ; sub_module_bist:C|marchcontroller:mc1|rw_reg      ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.266      ; 6.000      ;
; -1.810 ; sub_module_bist:C|output_analyzer:oa1|fail_reg    ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 1.860      ; 5.589      ;
; -1.799 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.281      ; 5.999      ;
; -1.752 ; sub_module_bist:C|marchcontroller:mc1|data_b_reg  ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[5] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.261      ; 5.932      ;
; -1.746 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[3] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.268      ; 5.933      ;
; -1.743 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[3] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.266      ; 5.928      ;
; -1.741 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.281      ; 5.941      ;
; -1.732 ; sub_module_bist:C|marchcontroller:mc1|rw_reg      ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[3] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.268      ; 5.919      ;
; -1.710 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[2] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.264      ; 5.893      ;
; -1.679 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[6] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.267      ; 5.865      ;
; -1.675 ; sub_module_bist:C|marchcontroller:mc1|data_b_reg  ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[4] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.259      ; 5.853      ;
; -1.662 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[6] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.267      ; 5.848      ;
; -1.612 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[6] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.267      ; 5.798      ;
; -1.596 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[6] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.265      ; 5.780      ;
; -1.575 ; sub_module_bist:C|output_analyzer:oa1|fail_reg    ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[4] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 1.863      ; 5.357      ;
; -1.537 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.281      ; 5.737      ;
; -1.522 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.281      ; 5.722      ;
; -1.509 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[4] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.267      ; 5.695      ;
; -1.507 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[2] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.262      ; 5.688      ;
; -1.496 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[4] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.265      ; 5.680      ;
; -1.470 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[2] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.260      ; 5.649      ;
; -1.450 ; sub_module_bist:C|marchcontroller:mc1|rw_reg      ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[5] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.271      ; 5.640      ;
; -1.419 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[5] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.269      ; 5.607      ;
; -1.371 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[2] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.260      ; 5.550      ;
; -1.301 ; sub_module_bist:C|marchcontroller:mc1|rw_reg      ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[6] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.267      ; 5.487      ;
; -1.213 ; sub_module_bist:C|marchcontroller:mc1|rw_reg      ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[4] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.269      ; 5.401      ;
; -1.139 ; sub_module_bist:C|marchcontroller:mc1|rw_reg      ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.281      ; 5.339      ;
; -1.115 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[4] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.269      ; 5.303      ;
; -1.098 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[4] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.269      ; 5.286      ;
; -1.087 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[2] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.262      ; 5.268      ;
; -1.068 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[4] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.267      ; 5.254      ;
; -1.048 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[4] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 2.269      ; 5.236      ;
; 4.909  ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[30]    ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; clk                                              ; clk         ; 20.000       ; -0.062     ; 15.028     ;
; 4.933  ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[30]    ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; clk                                              ; clk         ; 20.000       ; -0.047     ; 15.019     ;
; 5.085  ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[1]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; clk                                              ; clk         ; 20.000       ; -0.055     ; 14.859     ;
; 5.104  ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[1]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; clk                                              ; clk         ; 20.000       ; -0.040     ; 14.855     ;
; 5.159  ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[30]    ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[6] ; clk                                              ; clk         ; 20.000       ; -0.061     ; 14.779     ;
; 5.234  ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[21]    ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; clk                                              ; clk         ; 20.000       ; -0.062     ; 14.703     ;
; 5.258  ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[21]    ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; clk                                              ; clk         ; 20.000       ; -0.047     ; 14.694     ;
; 5.296  ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[0]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; clk                                              ; clk         ; 20.000       ; -0.040     ; 14.663     ;
; 5.317  ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[0]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; clk                                              ; clk         ; 20.000       ; -0.055     ; 14.627     ;
; 5.335  ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[1]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[6] ; clk                                              ; clk         ; 20.000       ; -0.054     ; 14.610     ;
; 5.361  ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[6]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; clk                                              ; clk         ; 20.000       ; -0.049     ; 14.589     ;
; 5.367  ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[5]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; clk                                              ; clk         ; 20.000       ; -0.064     ; 14.568     ;
; 5.374  ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[5]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; clk                                              ; clk         ; 20.000       ; -0.049     ; 14.576     ;
; 5.379  ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[30]    ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[2] ; clk                                              ; clk         ; 20.000       ; -0.064     ; 14.556     ;
; 5.382  ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[6]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; clk                                              ; clk         ; 20.000       ; -0.064     ; 14.553     ;
; 5.396  ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[2]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; clk                                              ; clk         ; 20.000       ; -0.040     ; 14.563     ;
; 5.398  ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[20]    ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; clk                                              ; clk         ; 20.000       ; -0.062     ; 14.539     ;
; 5.402  ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[19]    ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; clk                                              ; clk         ; 20.000       ; -0.062     ; 14.535     ;
; 5.407  ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[28]    ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; clk                                              ; clk         ; 20.000       ; -0.055     ; 14.537     ;
; 5.417  ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[2]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; clk                                              ; clk         ; 20.000       ; -0.055     ; 14.527     ;
; 5.422  ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[20]    ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; clk                                              ; clk         ; 20.000       ; -0.047     ; 14.530     ;
; 5.426  ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[19]    ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; clk                                              ; clk         ; 20.000       ; -0.047     ; 14.526     ;
; 5.431  ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[28]    ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; clk                                              ; clk         ; 20.000       ; -0.040     ; 14.528     ;
; 5.448  ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[25]    ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; clk                                              ; clk         ; 20.000       ; -0.062     ; 14.489     ;
; 5.472  ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[25]    ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; clk                                              ; clk         ; 20.000       ; -0.047     ; 14.480     ;
; 5.480  ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[4]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; clk                                              ; clk         ; 20.000       ; -0.040     ; 14.479     ;
; 5.484  ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[21]    ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[6] ; clk                                              ; clk         ; 20.000       ; -0.061     ; 14.454     ;
; 5.496  ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[8]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; clk                                              ; clk         ; 20.000       ; -0.049     ; 14.454     ;
; 5.497  ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[3]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; clk                                              ; clk         ; 20.000       ; -0.055     ; 14.447     ;
; 5.500  ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[22]    ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; clk                                              ; clk         ; 20.000       ; -0.062     ; 14.437     ;
; 5.501  ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[4]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; clk                                              ; clk         ; 20.000       ; -0.055     ; 14.443     ;
; 5.517  ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[8]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; clk                                              ; clk         ; 20.000       ; -0.064     ; 14.418     ;
; 5.522  ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[3]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; clk                                              ; clk         ; 20.000       ; -0.040     ; 14.437     ;
+--------+---------------------------------------------------+----------------------------------------------------+--------------------------------------------------+-------------+--------------+------------+------------+
>>>>>>> 9cea7b3c11b2e9ccfe0f368c8112d0e03173352b


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'pll1|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                                                               ;
+-------+--------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                              ; To Node                                                                                                                     ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
<<<<<<< HEAD
; 0.340 ; sub_module_bist:C|output_analyzer:oa1|fail_reg         ; sub_module_bist:C|output_analyzer:oa1|fail_reg                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.086      ; 0.597      ;
; 0.355 ; sub_module_bist:C|output_analyzer:oa1|current_state    ; sub_module_bist:C|output_analyzer:oa1|current_state                                                                         ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; sub_module_ram:B|memorycontroller:ctl|state.idle       ; sub_module_ram:B|memorycontroller:ctl|state.idle                                                                            ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; sub_module_bist:C|marchcontroller:mc1|data_b_reg       ; sub_module_bist:C|marchcontroller:mc1|data_b_reg                                                                            ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; sub_module_bist:C|marchcontroller:mc1|state.re         ; sub_module_bist:C|marchcontroller:mc1|state.re                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.597      ;
; 0.520 ; sub_module_bist:C|marchcontroller:mc1|state.re         ; sub_module_bist:C|marchcontroller:mc1|rw_reg                                                                                ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.762      ;
; 0.546 ; sub_module_bist:C|marchcontroller:mc1|state.wr         ; sub_module_bist:C|marchcontroller:mc1|state.re                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.788      ;
; 0.564 ; sub_module_bist:C|marchcontroller:mc1|state.re         ; sub_module_bist:C|marchcontroller:mc1|ready_reg                                                                             ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.806      ;
; 0.567 ; sub_module_ram:B|memorycontroller:ctl|state.idle       ; sub_module_ram:B|memorycontroller:ctl|oe_reg                                                                                ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.809      ;
; 0.567 ; sub_module_ram:B|memorycontroller:ctl|state.idle       ; sub_module_ram:B|memorycontroller:ctl|tri_reg                                                                               ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.809      ;
; 0.567 ; sub_module_ram:B|memorycontroller:ctl|state.idle       ; sub_module_ram:B|memorycontroller:ctl|state.r1                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.809      ;
; 0.587 ; sub_module_bist:C|marchcontroller:mc1|ready_reg        ; sub_module_bist:C|output_analyzer:oa1|current_state                                                                         ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.829      ;
; 0.592 ; sub_module_ram:B|memorycontroller:ctl|state.w1         ; sub_module_ram:B|memorycontroller:ctl|tri_reg                                                                               ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.834      ;
; 0.594 ; sub_module_ram:B|memorycontroller:ctl|state.w1         ; sub_module_ram:B|memorycontroller:ctl|state.w2                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.836      ;
; 0.604 ; sub_module_ram:B|memorycontroller:ctl|state.r1         ; sub_module_ram:B|memorycontroller:ctl|oe_reg                                                                                ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.846      ;
; 0.610 ; sub_module_ram:B|memorycontroller:ctl|state.w2         ; sub_module_ram:B|memorycontroller:ctl|state.idle                                                                            ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.852      ;
; 0.624 ; sub_module_ram:B|memorycontroller:ctl|state.r2         ; sub_module_ram:B|memorycontroller:ctl|state.idle                                                                            ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.866      ;
; 0.660 ; sub_module_bist:C|marchcontroller:mc1|state.re         ; sub_module_bist:C|marchcontroller:mc1|data_b_reg                                                                            ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.902      ;
; 0.818 ; sub_module_bist:C|marchcontroller:mc1|rw_reg           ; sub_module_ram:B|ram1:itnram|altsyncram:altsyncram_component|altsyncram_0vp3:auto_generated|ram_block1a0~porta_we_reg       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 3.129      ; 4.148      ;
; 0.865 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]      ; sub_module_ram:B|ram1:itnram|altsyncram:altsyncram_component|altsyncram_0vp3:auto_generated|ram_block1a0~porta_address_reg0 ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 3.131      ; 4.197      ;
; 0.925 ; sub_module_ram:B|memorycontroller:ctl|state.r2         ; sub_module_ram:B|memorycontroller:ctl|data_read_reg[3]                                                                      ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.483      ; 1.579      ;
; 0.925 ; sub_module_ram:B|memorycontroller:ctl|state.r2         ; sub_module_ram:B|memorycontroller:ctl|data_read_reg[2]                                                                      ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.483      ; 1.579      ;
; 0.925 ; sub_module_ram:B|memorycontroller:ctl|state.r2         ; sub_module_ram:B|memorycontroller:ctl|data_read_reg[6]                                                                      ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.483      ; 1.579      ;
; 0.925 ; sub_module_ram:B|memorycontroller:ctl|state.r2         ; sub_module_ram:B|memorycontroller:ctl|data_read_reg[4]                                                                      ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.483      ; 1.579      ;
; 0.925 ; sub_module_ram:B|memorycontroller:ctl|state.r2         ; sub_module_ram:B|memorycontroller:ctl|data_read_reg[5]                                                                      ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.483      ; 1.579      ;
; 0.925 ; sub_module_ram:B|memorycontroller:ctl|state.r2         ; sub_module_ram:B|memorycontroller:ctl|data_read_reg[7]                                                                      ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.483      ; 1.579      ;
; 0.925 ; sub_module_ram:B|memorycontroller:ctl|state.r2         ; sub_module_ram:B|memorycontroller:ctl|data_read_reg[0]                                                                      ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.483      ; 1.579      ;
; 0.925 ; sub_module_ram:B|memorycontroller:ctl|state.r2         ; sub_module_ram:B|memorycontroller:ctl|data_read_reg[1]                                                                      ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.483      ; 1.579      ;
; 0.927 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]      ; sub_module_ram:B|ram1:itnram|altsyncram:altsyncram_component|altsyncram_0vp3:auto_generated|ram_block1a0~porta_address_reg0 ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 3.129      ; 4.257      ;
; 0.929 ; sub_module_ram:B|memorycontroller:ctl|state.r1         ; sub_module_ram:B|memorycontroller:ctl|state.r2                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.171      ;
; 0.935 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]      ; sub_module_ram:B|ram1:itnram|altsyncram:altsyncram_component|altsyncram_0vp3:auto_generated|ram_block1a0~porta_address_reg0 ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 3.131      ; 4.267      ;
; 0.950 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]      ; sub_module_bist:C|marchcontroller:mc1|data_b_reg                                                                            ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.194      ;
; 0.957 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.199      ;
; 0.959 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.201      ;
; 0.965 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.207      ;
; 0.970 ; sub_module_bist:C|marchcontroller:mc1|state.idle       ; sub_module_bist:C|marchcontroller:mc1|rw_reg                                                                                ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.212      ;
; 0.970 ; sub_module_bist:C|marchcontroller:mc1|state.idle       ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.212      ;
; 0.970 ; sub_module_bist:C|marchcontroller:mc1|state.idle       ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.212      ;
; 0.970 ; sub_module_bist:C|marchcontroller:mc1|state.idle       ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.212      ;
; 0.988 ; sub_module_bist:C|marchcontroller:mc1|data_b_reg       ; sub_module_ram:B|ram1:itnram|altsyncram:altsyncram_component|altsyncram_0vp3:auto_generated|ram_block1a0~porta_datain_reg0  ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 3.134      ; 4.323      ;
; 0.996 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.238      ;
; 0.996 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.238      ;
; 1.036 ; sub_module_bist:C|marchcontroller:mc1|state.re         ; sub_module_bist:C|marchcontroller:mc1|state.wr                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.278      ;
; 1.081 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]      ; sub_module_ram:B|ram1:itnram|altsyncram:altsyncram_component|altsyncram_0vp3:auto_generated|ram_block1a0~porta_address_reg0 ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 3.131      ; 4.413      ;
; 1.110 ; sub_module_ram:B|memorycontroller:ctl|state.idle       ; sub_module_ram:B|memorycontroller:ctl|state.w1                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.352      ;
; 1.115 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]      ; sub_module_ram:B|ram1:itnram|altsyncram:altsyncram_component|altsyncram_0vp3:auto_generated|ram_block1a0~porta_address_reg0 ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 3.131      ; 4.447      ;
; 1.138 ; sub_module_bist:C|marchcontroller:mc1|rw_reg           ; sub_module_bist:C|output_analyzer:oa1|fail_reg                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.435      ; 1.744      ;
; 1.141 ; sub_module_bist:C|marchcontroller:mc1|state.idle       ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.381      ;
; 1.141 ; sub_module_bist:C|marchcontroller:mc1|state.idle       ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.381      ;
; 1.141 ; sub_module_bist:C|marchcontroller:mc1|state.idle       ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.381      ;
; 1.141 ; sub_module_bist:C|marchcontroller:mc1|state.idle       ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.381      ;
; 1.141 ; sub_module_bist:C|marchcontroller:mc1|state.idle       ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.381      ;
; 1.167 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]      ; sub_module_ram:B|ram1:itnram|altsyncram:altsyncram_component|altsyncram_0vp3:auto_generated|ram_block1a0~porta_address_reg0 ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 3.129      ; 4.497      ;
; 1.168 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.412      ;
; 1.170 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]      ; sub_module_bist:C|marchcontroller:mc1|rw_reg                                                                                ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.414      ;
; 1.173 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.417      ;
; 1.174 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.418      ;
; 1.183 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]      ; sub_module_bist:C|marchcontroller:mc1|state.re                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.427      ;
; 1.185 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]      ; sub_module_bist:C|marchcontroller:mc1|ready_reg                                                                             ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.429      ;
; 1.188 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]      ; sub_module_ram:B|ram1:itnram|altsyncram:altsyncram_component|altsyncram_0vp3:auto_generated|ram_block1a0~porta_address_reg0 ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 3.129      ; 4.518      ;
; 1.227 ; sub_module_bist:C|marchcontroller:mc1|state.wr         ; sub_module_bist:C|marchcontroller:mc1|state.wr                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.469      ;
; 1.231 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]      ; sub_module_ram:B|ram1:itnram|altsyncram:altsyncram_component|altsyncram_0vp3:auto_generated|ram_block1a0~porta_address_reg0 ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 3.131      ; 4.563      ;
; 1.241 ; sub_module_ram:B|memorycontroller:ctl|data_read_reg[2] ; sub_module_bist:C|output_analyzer:oa1|fail_reg                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.053      ; 1.465      ;
; 1.250 ; sub_module_ram:B|memorycontroller:ctl|data_read_reg[3] ; sub_module_bist:C|output_analyzer:oa1|fail_reg                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.053      ; 1.474      ;
; 1.353 ; sub_module_bist:C|marchcontroller:mc1|data_b_reg       ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[2]                                                                     ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 1.589      ;
; 1.353 ; sub_module_bist:C|marchcontroller:mc1|data_b_reg       ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[3]                                                                     ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 1.589      ;
; 1.355 ; sub_module_ram:B|memorycontroller:ctl|data_read_reg[1] ; sub_module_bist:C|output_analyzer:oa1|fail_reg                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.053      ; 1.579      ;
; 1.401 ; sub_module_bist:C|marchcontroller:mc1|rw_reg           ; sub_module_ram:B|memorycontroller:ctl|state.w1                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 1.629      ;
; 1.404 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]      ; sub_module_ram:B|memorycontroller:ctl|addr_reg[3]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 1.640      ;
; 1.412 ; sub_module_bist:C|output_analyzer:oa1|current_state    ; sub_module_bist:C|output_analyzer:oa1|fail_reg                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.435      ; 2.018      ;
; 1.446 ; sub_module_ram:B|memorycontroller:ctl|state.idle       ; sub_module_ram:B|memorycontroller:ctl|addr_reg[0]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.688      ;
; 1.446 ; sub_module_ram:B|memorycontroller:ctl|state.idle       ; sub_module_ram:B|memorycontroller:ctl|addr_reg[2]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.688      ;
; 1.465 ; sub_module_ram:B|memorycontroller:ctl|data_read_reg[0] ; sub_module_bist:C|output_analyzer:oa1|fail_reg                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.053      ; 1.689      ;
; 1.468 ; sub_module_ram:B|memorycontroller:ctl|data_read_reg[7] ; sub_module_bist:C|output_analyzer:oa1|fail_reg                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.053      ; 1.692      ;
; 1.483 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.723      ;
; 1.485 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.725      ;
; 1.489 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.729      ;
; 1.491 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.733      ;
; 1.498 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]      ; sub_module_bist:C|marchcontroller:mc1|data_b_reg                                                                            ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.740      ;
; 1.507 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.749      ;
; 1.513 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.755      ;
; 1.518 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]      ; sub_module_bist:C|marchcontroller:mc1|data_b_reg                                                                            ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.762      ;
; 1.552 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.792      ;
; 1.552 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.792      ;
; 1.561 ; sub_module_bist:C|marchcontroller:mc1|data_b_reg       ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[0]                                                                     ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 1.797      ;
; 1.561 ; sub_module_bist:C|marchcontroller:mc1|data_b_reg       ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[1]                                                                     ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 1.797      ;
; 1.564 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.806      ;
; 1.564 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.806      ;
; 1.574 ; sub_module_ram:B|memorycontroller:ctl|data_read_reg[5] ; sub_module_bist:C|output_analyzer:oa1|fail_reg                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.053      ; 1.798      ;
; 1.640 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]      ; sub_module_bist:C|marchcontroller:mc1|data_b_reg                                                                            ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.884      ;
; 1.647 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.889      ;
; 1.649 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]      ; sub_module_bist:C|marchcontroller:mc1|data_b_reg                                                                            ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.891      ;
; 1.656 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.896      ;
; 1.657 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.897      ;
; 1.660 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.902      ;
; 1.663 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.903      ;
; 1.666 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.908      ;
; 1.686 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.928      ;
; 1.686 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.928      ;
; 1.694 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]      ; sub_module_bist:C|marchcontroller:mc1|data_b_reg                                                                            ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.938      ;
=======
; 0.339 ; sub_module_bist:C|output_analyzer:oa1|fail_reg         ; sub_module_bist:C|output_analyzer:oa1|fail_reg                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.087      ; 0.597      ;
; 0.355 ; sub_module_bist:C|marchcontroller:mc1|data_b_reg       ; sub_module_bist:C|marchcontroller:mc1|data_b_reg                                                                            ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.597      ;
; 0.356 ; sub_module_bist:C|output_analyzer:oa1|current_state    ; sub_module_bist:C|output_analyzer:oa1|current_state                                                                         ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; sub_module_ram:B|memorycontroller:ctl|state.idle       ; sub_module_ram:B|memorycontroller:ctl|state.idle                                                                            ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; sub_module_bist:C|marchcontroller:mc1|state.re         ; sub_module_bist:C|marchcontroller:mc1|state.re                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.597      ;
; 0.516 ; sub_module_ram:B|memorycontroller:ctl|state.w1         ; sub_module_ram:B|memorycontroller:ctl|tri_reg                                                                               ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.757      ;
; 0.516 ; sub_module_ram:B|memorycontroller:ctl|state.w1         ; sub_module_ram:B|memorycontroller:ctl|state.w2                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.757      ;
; 0.545 ; sub_module_bist:C|marchcontroller:mc1|state.wr         ; sub_module_bist:C|marchcontroller:mc1|state.re                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.786      ;
; 0.546 ; sub_module_ram:B|memorycontroller:ctl|state.r2         ; sub_module_ram:B|memorycontroller:ctl|state.idle                                                                            ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.787      ;
; 0.560 ; sub_module_bist:C|marchcontroller:mc1|state.re         ; sub_module_bist:C|marchcontroller:mc1|ready_reg                                                                             ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.801      ;
; 0.564 ; sub_module_ram:B|memorycontroller:ctl|state.idle       ; sub_module_ram:B|memorycontroller:ctl|oe_reg                                                                                ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.805      ;
; 0.564 ; sub_module_ram:B|memorycontroller:ctl|state.idle       ; sub_module_ram:B|memorycontroller:ctl|tri_reg                                                                               ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.805      ;
; 0.564 ; sub_module_ram:B|memorycontroller:ctl|state.idle       ; sub_module_ram:B|memorycontroller:ctl|state.r1                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.805      ;
; 0.587 ; sub_module_bist:C|marchcontroller:mc1|ready_reg        ; sub_module_bist:C|output_analyzer:oa1|current_state                                                                         ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.828      ;
; 0.594 ; sub_module_ram:B|memorycontroller:ctl|state.r1         ; sub_module_ram:B|memorycontroller:ctl|oe_reg                                                                                ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.835      ;
; 0.594 ; sub_module_ram:B|memorycontroller:ctl|state.r1         ; sub_module_ram:B|memorycontroller:ctl|state.r2                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.835      ;
; 0.645 ; sub_module_ram:B|memorycontroller:ctl|state.w2         ; sub_module_ram:B|memorycontroller:ctl|state.idle                                                                            ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.886      ;
; 0.673 ; sub_module_bist:C|marchcontroller:mc1|state.re         ; sub_module_bist:C|marchcontroller:mc1|state.wr                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.914      ;
; 0.767 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]      ; sub_module_ram:B|memorycontroller:ctl|addr_reg[2]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.008      ;
; 0.792 ; sub_module_bist:C|marchcontroller:mc1|rw_reg           ; sub_module_ram:B|ram1:itnram|altsyncram:altsyncram_component|altsyncram_0vp3:auto_generated|ram_block1a0~porta_we_reg       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 3.032      ; 4.025      ;
; 0.798 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]      ; sub_module_ram:B|memorycontroller:ctl|addr_reg[3]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.039      ;
; 0.855 ; sub_module_bist:C|marchcontroller:mc1|state.wr         ; sub_module_bist:C|marchcontroller:mc1|state.wr                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.096      ;
; 0.888 ; sub_module_bist:C|marchcontroller:mc1|data_b_reg       ; sub_module_ram:B|ram1:itnram|altsyncram:altsyncram_component|altsyncram_0vp3:auto_generated|ram_block1a0~porta_datain_reg0  ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 3.028      ; 4.117      ;
; 0.905 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]      ; sub_module_ram:B|ram1:itnram|altsyncram:altsyncram_component|altsyncram_0vp3:auto_generated|ram_block1a0~porta_address_reg0 ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 3.032      ; 4.138      ;
; 0.916 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]      ; sub_module_ram:B|ram1:itnram|altsyncram:altsyncram_component|altsyncram_0vp3:auto_generated|ram_block1a0~porta_address_reg0 ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 3.030      ; 4.147      ;
; 0.925 ; sub_module_bist:C|marchcontroller:mc1|data_b_reg       ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[6]                                                                     ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.167      ;
; 0.925 ; sub_module_bist:C|marchcontroller:mc1|data_b_reg       ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[7]                                                                     ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.167      ;
; 0.926 ; sub_module_bist:C|marchcontroller:mc1|data_b_reg       ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[4]                                                                     ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.168      ;
; 0.929 ; sub_module_bist:C|marchcontroller:mc1|data_b_reg       ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[5]                                                                     ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.171      ;
; 0.930 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]      ; sub_module_ram:B|memorycontroller:ctl|addr_reg[6]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.171      ;
; 0.931 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]      ; sub_module_ram:B|memorycontroller:ctl|addr_reg[7]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.172      ;
; 0.967 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]      ; sub_module_ram:B|ram1:itnram|altsyncram:altsyncram_component|altsyncram_0vp3:auto_generated|ram_block1a0~porta_address_reg0 ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 3.028      ; 4.196      ;
; 0.970 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.211      ;
; 0.980 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.221      ;
; 0.994 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]      ; sub_module_ram:B|memorycontroller:ctl|addr_reg[5]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.233      ;
; 1.005 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]      ; sub_module_ram:B|ram1:itnram|altsyncram:altsyncram_component|altsyncram_0vp3:auto_generated|ram_block1a0~porta_address_reg0 ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 3.032      ; 4.238      ;
; 1.012 ; sub_module_ram:B|memorycontroller:ctl|state.r2         ; sub_module_ram:B|memorycontroller:ctl|data_read_reg[3]                                                                      ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.472      ; 1.655      ;
; 1.012 ; sub_module_ram:B|memorycontroller:ctl|state.r2         ; sub_module_ram:B|memorycontroller:ctl|data_read_reg[2]                                                                      ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.472      ; 1.655      ;
; 1.012 ; sub_module_ram:B|memorycontroller:ctl|state.r2         ; sub_module_ram:B|memorycontroller:ctl|data_read_reg[1]                                                                      ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.472      ; 1.655      ;
; 1.012 ; sub_module_ram:B|memorycontroller:ctl|state.r2         ; sub_module_ram:B|memorycontroller:ctl|data_read_reg[0]                                                                      ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.472      ; 1.655      ;
; 1.012 ; sub_module_ram:B|memorycontroller:ctl|state.r2         ; sub_module_ram:B|memorycontroller:ctl|data_read_reg[7]                                                                      ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.472      ; 1.655      ;
; 1.012 ; sub_module_ram:B|memorycontroller:ctl|state.r2         ; sub_module_ram:B|memorycontroller:ctl|data_read_reg[4]                                                                      ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.472      ; 1.655      ;
; 1.012 ; sub_module_ram:B|memorycontroller:ctl|state.r2         ; sub_module_ram:B|memorycontroller:ctl|data_read_reg[6]                                                                      ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.472      ; 1.655      ;
; 1.012 ; sub_module_ram:B|memorycontroller:ctl|state.r2         ; sub_module_ram:B|memorycontroller:ctl|data_read_reg[5]                                                                      ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.472      ; 1.655      ;
; 1.013 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]      ; sub_module_ram:B|ram1:itnram|altsyncram:altsyncram_component|altsyncram_0vp3:auto_generated|ram_block1a0~porta_address_reg0 ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 3.032      ; 4.246      ;
; 1.089 ; sub_module_bist:C|marchcontroller:mc1|rw_reg           ; sub_module_bist:C|output_analyzer:oa1|fail_reg                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.476      ; 1.736      ;
; 1.094 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]      ; sub_module_ram:B|ram1:itnram|altsyncram:altsyncram_component|altsyncram_0vp3:auto_generated|ram_block1a0~porta_address_reg0 ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 3.032      ; 4.327      ;
; 1.106 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]      ; sub_module_ram:B|ram1:itnram|altsyncram:altsyncram_component|altsyncram_0vp3:auto_generated|ram_block1a0~porta_address_reg0 ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 3.028      ; 4.335      ;
; 1.115 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]      ; sub_module_ram:B|ram1:itnram|altsyncram:altsyncram_component|altsyncram_0vp3:auto_generated|ram_block1a0~porta_address_reg0 ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 3.030      ; 4.346      ;
; 1.140 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.379      ;
; 1.141 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.380      ;
; 1.202 ; sub_module_bist:C|output_analyzer:oa1|current_state    ; sub_module_bist:C|output_analyzer:oa1|fail_reg                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.465      ; 1.838      ;
; 1.207 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]      ; sub_module_bist:C|marchcontroller:mc1|rw_reg                                                                                ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.066      ; 1.444      ;
; 1.227 ; sub_module_ram:B|memorycontroller:ctl|data_read_reg[3] ; sub_module_bist:C|output_analyzer:oa1|fail_reg                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.481      ;
; 1.255 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.496      ;
; 1.302 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]      ; sub_module_ram:B|memorycontroller:ctl|addr_reg[0]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.543      ;
; 1.318 ; sub_module_bist:C|marchcontroller:mc1|state.idle       ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.277     ; 1.212      ;
; 1.318 ; sub_module_bist:C|marchcontroller:mc1|state.idle       ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.277     ; 1.212      ;
; 1.323 ; sub_module_ram:B|memorycontroller:ctl|data_read_reg[5] ; sub_module_bist:C|output_analyzer:oa1|fail_reg                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.577      ;
; 1.334 ; sub_module_ram:B|memorycontroller:ctl|data_read_reg[2] ; sub_module_bist:C|output_analyzer:oa1|fail_reg                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.588      ;
; 1.339 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]      ; sub_module_bist:C|marchcontroller:mc1|state.re                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.077      ; 1.587      ;
; 1.340 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]      ; sub_module_bist:C|marchcontroller:mc1|ready_reg                                                                             ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.077      ; 1.588      ;
; 1.392 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]      ; sub_module_bist:C|marchcontroller:mc1|data_b_reg                                                                            ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.076      ; 1.639      ;
; 1.431 ; sub_module_ram:B|memorycontroller:ctl|data_read_reg[6] ; sub_module_bist:C|output_analyzer:oa1|fail_reg                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.685      ;
; 1.436 ; sub_module_ram:B|memorycontroller:ctl|data_read_reg[0] ; sub_module_bist:C|output_analyzer:oa1|fail_reg                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.690      ;
; 1.462 ; sub_module_bist:C|marchcontroller:mc1|state.re         ; sub_module_bist:C|marchcontroller:mc1|rw_reg                                                                                ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.059      ; 1.692      ;
; 1.470 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.711      ;
; 1.544 ; sub_module_ram:B|memorycontroller:ctl|data_read_reg[1] ; sub_module_bist:C|output_analyzer:oa1|fail_reg                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.798      ;
; 1.547 ; sub_module_bist:C|marchcontroller:mc1|rw_reg           ; sub_module_ram:B|memorycontroller:ctl|we_reg                                                                                ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 1.796      ;
; 1.550 ; sub_module_bist:C|marchcontroller:mc1|rw_reg           ; sub_module_ram:B|memorycontroller:ctl|state.w1                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 1.799      ;
; 1.553 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.792      ;
; 1.566 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.807      ;
; 1.570 ; sub_module_ram:B|memorycontroller:ctl|data_read_reg[4] ; sub_module_bist:C|output_analyzer:oa1|fail_reg                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.824      ;
; 1.571 ; sub_module_ram:B|memorycontroller:ctl|data_read_reg[7] ; sub_module_bist:C|output_analyzer:oa1|fail_reg                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.825      ;
; 1.641 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]      ; sub_module_bist:C|marchcontroller:mc1|state.wr                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.077      ; 1.889      ;
; 1.657 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]      ; sub_module_ram:B|memorycontroller:ctl|addr_reg[1]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.898      ;
; 1.675 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.918      ;
; 1.678 ; sub_module_bist:C|marchcontroller:mc1|state.idle       ; sub_module_bist:C|marchcontroller:mc1|rw_reg                                                                                ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.281     ; 1.568      ;
; 1.678 ; sub_module_bist:C|marchcontroller:mc1|state.idle       ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.281     ; 1.568      ;
; 1.678 ; sub_module_bist:C|marchcontroller:mc1|state.idle       ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.281     ; 1.568      ;
; 1.678 ; sub_module_bist:C|marchcontroller:mc1|state.idle       ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.281     ; 1.568      ;
; 1.678 ; sub_module_bist:C|marchcontroller:mc1|state.idle       ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.281     ; 1.568      ;
; 1.684 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.927      ;
; 1.694 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 1.939      ;
; 1.700 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 1.945      ;
; 1.708 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.949      ;
; 1.716 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.955      ;
; 1.717 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.960      ;
; 1.723 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.966      ;
; 1.724 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.965      ;
; 1.727 ; sub_module_bist:C|marchcontroller:mc1|state.re         ; sub_module_bist:C|marchcontroller:mc1|data_b_reg                                                                            ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.967      ;
; 1.782 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]      ; sub_module_bist:C|marchcontroller:mc1|rw_reg                                                                                ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.066      ; 2.019      ;
; 1.826 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]      ; sub_module_ram:B|memorycontroller:ctl|addr_reg[4]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 2.065      ;
; 1.846 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 2.087      ;
; 1.849 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 2.090      ;
; 1.852 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 2.097      ;
; 1.853 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 2.094      ;
; 1.855 ; sub_module_bist:C|marchcontroller:mc1|data_b_reg       ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[2]                                                                     ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.099      ;
; 1.858 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 2.103      ;
; 1.883 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.066      ; 2.120      ;
>>>>>>> 9cea7b3c11b2e9ccfe0f368c8112d0e03173352b
+-------+--------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                      ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
<<<<<<< HEAD
; 0.356 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[31]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[31]     ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[2]      ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[2]      ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[0]      ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[0]      ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[1]      ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[1]      ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[3]      ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[3]      ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[28]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[28]     ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[5]      ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[5]      ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[6]      ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[6]      ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[7]      ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[7]      ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[8]      ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[8]      ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[9]      ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[9]      ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[11]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[11]     ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[12]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[12]     ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[13]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[13]     ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[14]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[14]     ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[15]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[15]     ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[17]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[17]     ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
=======
; 0.356 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[8]      ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[8]      ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[31]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[31]     ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
>>>>>>> 9cea7b3c11b2e9ccfe0f368c8112d0e03173352b
; 0.356 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[18]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[18]     ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[19]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[19]     ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[20]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[20]     ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[21]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[21]     ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[22]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[22]     ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[23]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[23]     ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[24]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[24]     ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[25]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[25]     ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[26]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[26]     ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
<<<<<<< HEAD
; 0.356 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[27]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[27]     ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[29]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[29]     ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[30]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[30]     ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.357 ; sub_module_lcd:A|lcdcontrollerfast:lc1|state.init  ; sub_module_lcd:A|lcdcontrollerfast:lc1|state.init  ; clk          ; clk         ; 0.000        ; 0.069      ; 0.597      ;
; 0.357 ; sub_module_lcd:A|lcdcontrollerfast:lc1|state.send  ; sub_module_lcd:A|lcdcontrollerfast:lc1|state.send  ; clk          ; clk         ; 0.000        ; 0.069      ; 0.597      ;
; 0.357 ; sub_module_lcd:A|lcdcontrollerfast:lc1|state.power ; sub_module_lcd:A|lcdcontrollerfast:lc1|state.power ; clk          ; clk         ; 0.000        ; 0.069      ; 0.597      ;
; 0.368 ; sub_module_lcd:A|mod5:df1|q[0]                     ; sub_module_lcd:A|mod5:df1|q[0]                     ; clk          ; clk         ; 0.000        ; 0.069      ; 0.608      ;
; 0.402 ; sub_module_lcd:A|mod5:df1|q[21]                    ; sub_module_lcd:A|mod5:df1|q[21]                    ; clk          ; clk         ; 0.000        ; 0.070      ; 0.643      ;
; 0.581 ; sub_module_lcd:A|mod5:df1|q[14]                    ; sub_module_lcd:A|mod5:df1|q[14]                    ; clk          ; clk         ; 0.000        ; 0.070      ; 0.822      ;
; 0.581 ; sub_module_lcd:A|mod5:df1|q[10]                    ; sub_module_lcd:A|mod5:df1|q[10]                    ; clk          ; clk         ; 0.000        ; 0.069      ; 0.821      ;
; 0.582 ; sub_module_lcd:A|mod5:df1|q[16]                    ; sub_module_lcd:A|mod5:df1|q[16]                    ; clk          ; clk         ; 0.000        ; 0.070      ; 0.823      ;
; 0.582 ; sub_module_lcd:A|mod5:df1|q[8]                     ; sub_module_lcd:A|mod5:df1|q[8]                     ; clk          ; clk         ; 0.000        ; 0.069      ; 0.822      ;
; 0.582 ; sub_module_lcd:A|mod5:df1|q[6]                     ; sub_module_lcd:A|mod5:df1|q[6]                     ; clk          ; clk         ; 0.000        ; 0.069      ; 0.822      ;
; 0.583 ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[5] ; sub_module_lcd:A|lcdcontrollerfast:lc1|lcd_data[5] ; clk          ; clk         ; 0.000        ; 0.071      ; 0.825      ;
; 0.583 ; sub_module_lcd:A|mod5:df1|q[17]                    ; sub_module_lcd:A|mod5:df1|q[17]                    ; clk          ; clk         ; 0.000        ; 0.070      ; 0.824      ;
; 0.584 ; sub_module_lcd:A|mod5:df1|q[12]                    ; sub_module_lcd:A|mod5:df1|q[12]                    ; clk          ; clk         ; 0.000        ; 0.070      ; 0.825      ;
; 0.586 ; sub_module_lcd:A|mod5:df1|q[20]                    ; sub_module_lcd:A|mod5:df1|q[20]                    ; clk          ; clk         ; 0.000        ; 0.070      ; 0.827      ;
; 0.586 ; sub_module_lcd:A|mod5:df1|q[18]                    ; sub_module_lcd:A|mod5:df1|q[18]                    ; clk          ; clk         ; 0.000        ; 0.070      ; 0.827      ;
; 0.586 ; sub_module_lcd:A|mod5:df1|q[13]                    ; sub_module_lcd:A|mod5:df1|q[13]                    ; clk          ; clk         ; 0.000        ; 0.070      ; 0.827      ;
; 0.586 ; sub_module_lcd:A|mod5:df1|q[11]                    ; sub_module_lcd:A|mod5:df1|q[11]                    ; clk          ; clk         ; 0.000        ; 0.070      ; 0.827      ;
; 0.586 ; sub_module_lcd:A|mod5:df1|q[4]                     ; sub_module_lcd:A|mod5:df1|q[4]                     ; clk          ; clk         ; 0.000        ; 0.069      ; 0.826      ;
; 0.586 ; sub_module_lcd:A|mod5:df1|q[2]                     ; sub_module_lcd:A|mod5:df1|q[2]                     ; clk          ; clk         ; 0.000        ; 0.069      ; 0.826      ;
; 0.587 ; sub_module_lcd:A|mod5:df1|q[15]                    ; sub_module_lcd:A|mod5:df1|q[15]                    ; clk          ; clk         ; 0.000        ; 0.070      ; 0.828      ;
; 0.587 ; sub_module_lcd:A|mod5:df1|q[9]                     ; sub_module_lcd:A|mod5:df1|q[9]                     ; clk          ; clk         ; 0.000        ; 0.069      ; 0.827      ;
; 0.587 ; sub_module_lcd:A|mod5:df1|q[7]                     ; sub_module_lcd:A|mod5:df1|q[7]                     ; clk          ; clk         ; 0.000        ; 0.069      ; 0.827      ;
; 0.588 ; sub_module_lcd:A|mod5:df1|q[19]                    ; sub_module_lcd:A|mod5:df1|q[19]                    ; clk          ; clk         ; 0.000        ; 0.070      ; 0.829      ;
; 0.588 ; sub_module_lcd:A|mod5:df1|q[5]                     ; sub_module_lcd:A|mod5:df1|q[5]                     ; clk          ; clk         ; 0.000        ; 0.069      ; 0.828      ;
; 0.588 ; sub_module_lcd:A|mod5:df1|q[3]                     ; sub_module_lcd:A|mod5:df1|q[3]                     ; clk          ; clk         ; 0.000        ; 0.069      ; 0.828      ;
; 0.602 ; sub_module_lcd:A|mod5:df1|q[0]                     ; sub_module_lcd:A|mod5:df1|q[1]                     ; clk          ; clk         ; 0.000        ; 0.069      ; 0.842      ;
; 0.603 ; sub_module_lcd:A|mod5:df1|q[1]                     ; sub_module_lcd:A|mod5:df1|q[1]                     ; clk          ; clk         ; 0.000        ; 0.069      ; 0.843      ;
; 0.608 ; sub_module_lcd:A|lcdcontrollerfast:lc1|state.ready ; sub_module_lcd:A|lcdcontrollerfast:lc1|state.send  ; clk          ; clk         ; 0.000        ; 0.069      ; 0.848      ;
; 0.613 ; sub_module_lcd:A|lcdcontrollerfast:lc1|state.send  ; sub_module_lcd:A|lcdcontrollerfast:lc1|state.ready ; clk          ; clk         ; 0.000        ; 0.069      ; 0.853      ;
; 0.628 ; sub_module_lcd:A|lcdcontrollerfast:lc1|state.power ; sub_module_lcd:A|lcdcontrollerfast:lc1|lcd_rs      ; clk          ; clk         ; 0.000        ; 0.069      ; 0.868      ;
; 0.635 ; sub_module_lcd:A|userlogic_ad_wr:ul1|send_enable   ; sub_module_lcd:A|lcdcontrollerfast:lc1|state.send  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.877      ;
; 0.636 ; sub_module_lcd:A|userlogic_ad_wr:ul1|send_enable   ; sub_module_lcd:A|lcdcontrollerfast:lc1|lcd_data[7] ; clk          ; clk         ; 0.000        ; 0.071      ; 0.878      ;
; 0.650 ; sub_module_lcd:A|lcdcontrollerfast:lc1|state.init  ; sub_module_lcd:A|lcdcontrollerfast:lc1|busy        ; clk          ; clk         ; 0.000        ; 0.069      ; 0.890      ;
; 0.653 ; sub_module_lcd:A|lcdcontrollerfast:lc1|state.power ; sub_module_lcd:A|lcdcontrollerfast:lc1|state.init  ; clk          ; clk         ; 0.000        ; 0.069      ; 0.893      ;
; 0.676 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[31]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[6]      ; clk          ; clk         ; 0.000        ; 0.070      ; 0.917      ;
; 0.677 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[31]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[8]      ; clk          ; clk         ; 0.000        ; 0.070      ; 0.918      ;
; 0.678 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[31]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[7]      ; clk          ; clk         ; 0.000        ; 0.070      ; 0.919      ;
; 0.695 ; sub_module_lcd:A|lcdcontrollerfast:lc1|count[31]   ; sub_module_lcd:A|lcdcontrollerfast:lc1|lcd_en      ; clk          ; clk         ; 0.000        ; 0.069      ; 0.935      ;
; 0.747 ; sub_module_lcd:A|lcdcontrollerfast:lc1|lcd_en      ; sub_module_lcd:A|lcdcontrollerfast:lc1|lcd_en      ; clk          ; clk         ; 0.000        ; 0.069      ; 0.987      ;
; 0.754 ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[6] ; sub_module_lcd:A|lcdcontrollerfast:lc1|lcd_data[6] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.007      ;
; 0.757 ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[4] ; sub_module_lcd:A|lcdcontrollerfast:lc1|lcd_data[4] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.010      ;
; 0.771 ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[9] ; sub_module_lcd:A|lcdcontrollerfast:lc1|lcd_rs      ; clk          ; clk         ; 0.000        ; 0.071      ; 1.013      ;
; 0.804 ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[7] ; sub_module_lcd:A|lcdcontrollerfast:lc1|lcd_data[7] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.046      ;
; 0.836 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[31]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[9]      ; clk          ; clk         ; 0.000        ; 0.070      ; 1.077      ;
; 0.837 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[31]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[11]     ; clk          ; clk         ; 0.000        ; 0.070      ; 1.078      ;
; 0.839 ; sub_module_lcd:A|userlogic_ad_wr:ul1|send_enable   ; sub_module_lcd:A|lcdcontrollerfast:lc1|lcd_data[5] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.081      ;
; 0.845 ; sub_module_lcd:A|userlogic_ad_wr:ul1|send_enable   ; sub_module_lcd:A|lcdcontrollerfast:lc1|lcd_data[3] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.089      ;
; 0.848 ; sub_module_lcd:A|userlogic_ad_wr:ul1|send_enable   ; sub_module_lcd:A|lcdcontrollerfast:lc1|busy        ; clk          ; clk         ; 0.000        ; 0.071      ; 1.090      ;
; 0.849 ; sub_module_lcd:A|mod5:df1|q[10]                    ; sub_module_lcd:A|mod5:df1|q[11]                    ; clk          ; clk         ; 0.000        ; 0.087      ; 1.107      ;
; 0.867 ; sub_module_lcd:A|mod5:df1|q[14]                    ; sub_module_lcd:A|mod5:df1|q[15]                    ; clk          ; clk         ; 0.000        ; 0.070      ; 1.108      ;
; 0.868 ; sub_module_lcd:A|mod5:df1|q[16]                    ; sub_module_lcd:A|mod5:df1|q[17]                    ; clk          ; clk         ; 0.000        ; 0.070      ; 1.109      ;
; 0.868 ; sub_module_lcd:A|mod5:df1|q[8]                     ; sub_module_lcd:A|mod5:df1|q[9]                     ; clk          ; clk         ; 0.000        ; 0.069      ; 1.108      ;
; 0.868 ; sub_module_lcd:A|mod5:df1|q[6]                     ; sub_module_lcd:A|mod5:df1|q[7]                     ; clk          ; clk         ; 0.000        ; 0.069      ; 1.108      ;
; 0.868 ; sub_module_lcd:A|mod5:df1|q[9]                     ; sub_module_lcd:A|mod5:df1|q[11]                    ; clk          ; clk         ; 0.000        ; 0.087      ; 1.126      ;
; 0.871 ; sub_module_lcd:A|mod5:df1|q[12]                    ; sub_module_lcd:A|mod5:df1|q[13]                    ; clk          ; clk         ; 0.000        ; 0.070      ; 1.112      ;
; 0.871 ; sub_module_lcd:A|mod5:df1|q[17]                    ; sub_module_lcd:A|mod5:df1|q[18]                    ; clk          ; clk         ; 0.000        ; 0.070      ; 1.112      ;
; 0.871 ; sub_module_lcd:A|mod5:df1|q[1]                     ; sub_module_lcd:A|mod5:df1|q[2]                     ; clk          ; clk         ; 0.000        ; 0.069      ; 1.111      ;
; 0.873 ; sub_module_lcd:A|mod5:df1|q[20]                    ; sub_module_lcd:A|mod5:df1|q[21]                    ; clk          ; clk         ; 0.000        ; 0.070      ; 1.114      ;
; 0.873 ; sub_module_lcd:A|mod5:df1|q[18]                    ; sub_module_lcd:A|mod5:df1|q[19]                    ; clk          ; clk         ; 0.000        ; 0.070      ; 1.114      ;
; 0.873 ; sub_module_lcd:A|mod5:df1|q[4]                     ; sub_module_lcd:A|mod5:df1|q[5]                     ; clk          ; clk         ; 0.000        ; 0.069      ; 1.113      ;
; 0.873 ; sub_module_lcd:A|mod5:df1|q[2]                     ; sub_module_lcd:A|mod5:df1|q[3]                     ; clk          ; clk         ; 0.000        ; 0.069      ; 1.113      ;
; 0.874 ; sub_module_lcd:A|mod5:df1|q[13]                    ; sub_module_lcd:A|mod5:df1|q[14]                    ; clk          ; clk         ; 0.000        ; 0.070      ; 1.115      ;
; 0.874 ; sub_module_lcd:A|mod5:df1|q[11]                    ; sub_module_lcd:A|mod5:df1|q[12]                    ; clk          ; clk         ; 0.000        ; 0.070      ; 1.115      ;
; 0.875 ; sub_module_lcd:A|mod5:df1|q[9]                     ; sub_module_lcd:A|mod5:df1|q[10]                    ; clk          ; clk         ; 0.000        ; 0.069      ; 1.115      ;
; 0.875 ; sub_module_lcd:A|mod5:df1|q[15]                    ; sub_module_lcd:A|mod5:df1|q[16]                    ; clk          ; clk         ; 0.000        ; 0.070      ; 1.116      ;
; 0.875 ; sub_module_lcd:A|mod5:df1|q[7]                     ; sub_module_lcd:A|mod5:df1|q[8]                     ; clk          ; clk         ; 0.000        ; 0.069      ; 1.115      ;
; 0.875 ; sub_module_lcd:A|mod5:df1|q[0]                     ; sub_module_lcd:A|mod5:df1|q[2]                     ; clk          ; clk         ; 0.000        ; 0.069      ; 1.115      ;
; 0.876 ; sub_module_lcd:A|mod5:df1|q[5]                     ; sub_module_lcd:A|mod5:df1|q[6]                     ; clk          ; clk         ; 0.000        ; 0.069      ; 1.116      ;
; 0.876 ; sub_module_lcd:A|mod5:df1|q[19]                    ; sub_module_lcd:A|mod5:df1|q[20]                    ; clk          ; clk         ; 0.000        ; 0.070      ; 1.117      ;
; 0.876 ; sub_module_lcd:A|mod5:df1|q[3]                     ; sub_module_lcd:A|mod5:df1|q[4]                     ; clk          ; clk         ; 0.000        ; 0.069      ; 1.116      ;
; 0.882 ; sub_module_lcd:A|mod5:df1|q[17]                    ; sub_module_lcd:A|mod5:df1|q[19]                    ; clk          ; clk         ; 0.000        ; 0.070      ; 1.123      ;
=======
; 0.357 ; sub_module_lcd:A|lcdcontrollerfast:lc1|state.init  ; sub_module_lcd:A|lcdcontrollerfast:lc1|state.init  ; clk          ; clk         ; 0.000        ; 0.069      ; 0.597      ;
; 0.357 ; sub_module_lcd:A|lcdcontrollerfast:lc1|state.power ; sub_module_lcd:A|lcdcontrollerfast:lc1|state.power ; clk          ; clk         ; 0.000        ; 0.069      ; 0.597      ;
; 0.357 ; sub_module_lcd:A|lcdcontrollerfast:lc1|state.send  ; sub_module_lcd:A|lcdcontrollerfast:lc1|state.send  ; clk          ; clk         ; 0.000        ; 0.069      ; 0.597      ;
; 0.357 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[0]      ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[0]      ; clk          ; clk         ; 0.000        ; 0.069      ; 0.597      ;
; 0.357 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[2]      ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[2]      ; clk          ; clk         ; 0.000        ; 0.069      ; 0.597      ;
; 0.357 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[3]      ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[3]      ; clk          ; clk         ; 0.000        ; 0.069      ; 0.597      ;
; 0.357 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[4]      ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[4]      ; clk          ; clk         ; 0.000        ; 0.069      ; 0.597      ;
; 0.357 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[7]      ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[7]      ; clk          ; clk         ; 0.000        ; 0.069      ; 0.597      ;
; 0.357 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[9]      ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[9]      ; clk          ; clk         ; 0.000        ; 0.069      ; 0.597      ;
; 0.357 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[10]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[10]     ; clk          ; clk         ; 0.000        ; 0.069      ; 0.597      ;
; 0.357 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[11]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[11]     ; clk          ; clk         ; 0.000        ; 0.069      ; 0.597      ;
; 0.357 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[12]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[12]     ; clk          ; clk         ; 0.000        ; 0.069      ; 0.597      ;
; 0.357 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[13]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[13]     ; clk          ; clk         ; 0.000        ; 0.069      ; 0.597      ;
; 0.357 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[14]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[14]     ; clk          ; clk         ; 0.000        ; 0.069      ; 0.597      ;
; 0.357 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[15]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[15]     ; clk          ; clk         ; 0.000        ; 0.069      ; 0.597      ;
; 0.357 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[16]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[16]     ; clk          ; clk         ; 0.000        ; 0.069      ; 0.597      ;
; 0.357 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[17]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[17]     ; clk          ; clk         ; 0.000        ; 0.069      ; 0.597      ;
; 0.357 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[27]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[27]     ; clk          ; clk         ; 0.000        ; 0.069      ; 0.597      ;
; 0.357 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[28]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[28]     ; clk          ; clk         ; 0.000        ; 0.069      ; 0.597      ;
; 0.357 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[29]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[29]     ; clk          ; clk         ; 0.000        ; 0.069      ; 0.597      ;
; 0.368 ; sub_module_lcd:A|mod5:df1|q[0]                     ; sub_module_lcd:A|mod5:df1|q[0]                     ; clk          ; clk         ; 0.000        ; 0.069      ; 0.608      ;
; 0.403 ; sub_module_lcd:A|mod5:df1|q[21]                    ; sub_module_lcd:A|mod5:df1|q[21]                    ; clk          ; clk         ; 0.000        ; 0.069      ; 0.643      ;
; 0.416 ; sub_module_lcd:A|lcdcontrollerfast:lc1|state.init  ; sub_module_lcd:A|lcdcontrollerfast:lc1|busy        ; clk          ; clk         ; 0.000        ; 0.069      ; 0.656      ;
; 0.416 ; sub_module_lcd:A|lcdcontrollerfast:lc1|state.power ; sub_module_lcd:A|lcdcontrollerfast:lc1|state.init  ; clk          ; clk         ; 0.000        ; 0.069      ; 0.656      ;
; 0.426 ; sub_module_lcd:A|lcdcontrollerfast:lc1|state.ready ; sub_module_lcd:A|lcdcontrollerfast:lc1|state.send  ; clk          ; clk         ; 0.000        ; 0.069      ; 0.666      ;
; 0.441 ; sub_module_lcd:A|lcdcontrollerfast:lc1|state.send  ; sub_module_lcd:A|lcdcontrollerfast:lc1|lcd_en      ; clk          ; clk         ; 0.000        ; 0.069      ; 0.681      ;
; 0.581 ; sub_module_lcd:A|mod5:df1|q[10]                    ; sub_module_lcd:A|mod5:df1|q[10]                    ; clk          ; clk         ; 0.000        ; 0.069      ; 0.821      ;
; 0.582 ; sub_module_lcd:A|mod5:df1|q[14]                    ; sub_module_lcd:A|mod5:df1|q[14]                    ; clk          ; clk         ; 0.000        ; 0.069      ; 0.822      ;
; 0.582 ; sub_module_lcd:A|mod5:df1|q[8]                     ; sub_module_lcd:A|mod5:df1|q[8]                     ; clk          ; clk         ; 0.000        ; 0.069      ; 0.822      ;
; 0.582 ; sub_module_lcd:A|mod5:df1|q[6]                     ; sub_module_lcd:A|mod5:df1|q[6]                     ; clk          ; clk         ; 0.000        ; 0.069      ; 0.822      ;
; 0.583 ; sub_module_lcd:A|mod5:df1|q[16]                    ; sub_module_lcd:A|mod5:df1|q[16]                    ; clk          ; clk         ; 0.000        ; 0.069      ; 0.823      ;
; 0.584 ; sub_module_lcd:A|mod5:df1|q[17]                    ; sub_module_lcd:A|mod5:df1|q[17]                    ; clk          ; clk         ; 0.000        ; 0.069      ; 0.824      ;
; 0.585 ; sub_module_lcd:A|mod5:df1|q[12]                    ; sub_module_lcd:A|mod5:df1|q[12]                    ; clk          ; clk         ; 0.000        ; 0.069      ; 0.825      ;
; 0.586 ; sub_module_lcd:A|mod5:df1|q[4]                     ; sub_module_lcd:A|mod5:df1|q[4]                     ; clk          ; clk         ; 0.000        ; 0.069      ; 0.826      ;
; 0.586 ; sub_module_lcd:A|mod5:df1|q[2]                     ; sub_module_lcd:A|mod5:df1|q[2]                     ; clk          ; clk         ; 0.000        ; 0.069      ; 0.826      ;
; 0.587 ; sub_module_lcd:A|mod5:df1|q[20]                    ; sub_module_lcd:A|mod5:df1|q[20]                    ; clk          ; clk         ; 0.000        ; 0.069      ; 0.827      ;
; 0.587 ; sub_module_lcd:A|mod5:df1|q[18]                    ; sub_module_lcd:A|mod5:df1|q[18]                    ; clk          ; clk         ; 0.000        ; 0.069      ; 0.827      ;
; 0.587 ; sub_module_lcd:A|mod5:df1|q[13]                    ; sub_module_lcd:A|mod5:df1|q[13]                    ; clk          ; clk         ; 0.000        ; 0.069      ; 0.827      ;
; 0.587 ; sub_module_lcd:A|mod5:df1|q[11]                    ; sub_module_lcd:A|mod5:df1|q[11]                    ; clk          ; clk         ; 0.000        ; 0.069      ; 0.827      ;
; 0.587 ; sub_module_lcd:A|mod5:df1|q[9]                     ; sub_module_lcd:A|mod5:df1|q[9]                     ; clk          ; clk         ; 0.000        ; 0.069      ; 0.827      ;
; 0.587 ; sub_module_lcd:A|mod5:df1|q[7]                     ; sub_module_lcd:A|mod5:df1|q[7]                     ; clk          ; clk         ; 0.000        ; 0.069      ; 0.827      ;
; 0.588 ; sub_module_lcd:A|mod5:df1|q[15]                    ; sub_module_lcd:A|mod5:df1|q[15]                    ; clk          ; clk         ; 0.000        ; 0.069      ; 0.828      ;
; 0.588 ; sub_module_lcd:A|mod5:df1|q[5]                     ; sub_module_lcd:A|mod5:df1|q[5]                     ; clk          ; clk         ; 0.000        ; 0.069      ; 0.828      ;
; 0.588 ; sub_module_lcd:A|mod5:df1|q[3]                     ; sub_module_lcd:A|mod5:df1|q[3]                     ; clk          ; clk         ; 0.000        ; 0.069      ; 0.828      ;
; 0.589 ; sub_module_lcd:A|mod5:df1|q[19]                    ; sub_module_lcd:A|mod5:df1|q[19]                    ; clk          ; clk         ; 0.000        ; 0.069      ; 0.829      ;
; 0.602 ; sub_module_lcd:A|mod5:df1|q[0]                     ; sub_module_lcd:A|mod5:df1|q[1]                     ; clk          ; clk         ; 0.000        ; 0.069      ; 0.842      ;
; 0.603 ; sub_module_lcd:A|mod5:df1|q[1]                     ; sub_module_lcd:A|mod5:df1|q[1]                     ; clk          ; clk         ; 0.000        ; 0.069      ; 0.843      ;
; 0.626 ; sub_module_lcd:A|lcdcontrollerfast:lc1|state.send  ; sub_module_lcd:A|lcdcontrollerfast:lc1|state.ready ; clk          ; clk         ; 0.000        ; 0.069      ; 0.866      ;
; 0.684 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[31]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[26]     ; clk          ; clk         ; 0.000        ; 0.070      ; 0.925      ;
; 0.687 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[31]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[19]     ; clk          ; clk         ; 0.000        ; 0.070      ; 0.928      ;
; 0.689 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[31]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[18]     ; clk          ; clk         ; 0.000        ; 0.070      ; 0.930      ;
; 0.737 ; sub_module_lcd:A|userlogic_ad_wr:ul1|send_enable   ; sub_module_lcd:A|userlogic_ad_wr:ul1|send_enable   ; clk          ; clk         ; 0.000        ; 0.070      ; 0.978      ;
; 0.822 ; sub_module_lcd:A|lcdcontrollerfast:lc1|state.power ; sub_module_lcd:A|lcdcontrollerfast:lc1|lcd_rs      ; clk          ; clk         ; 0.000        ; 0.101      ; 1.094      ;
; 0.849 ; sub_module_lcd:A|mod5:df1|q[10]                    ; sub_module_lcd:A|mod5:df1|q[11]                    ; clk          ; clk         ; 0.000        ; 0.087      ; 1.107      ;
; 0.868 ; sub_module_lcd:A|mod5:df1|q[8]                     ; sub_module_lcd:A|mod5:df1|q[9]                     ; clk          ; clk         ; 0.000        ; 0.069      ; 1.108      ;
; 0.868 ; sub_module_lcd:A|mod5:df1|q[6]                     ; sub_module_lcd:A|mod5:df1|q[7]                     ; clk          ; clk         ; 0.000        ; 0.069      ; 1.108      ;
; 0.868 ; sub_module_lcd:A|mod5:df1|q[14]                    ; sub_module_lcd:A|mod5:df1|q[15]                    ; clk          ; clk         ; 0.000        ; 0.069      ; 1.108      ;
; 0.868 ; sub_module_lcd:A|mod5:df1|q[9]                     ; sub_module_lcd:A|mod5:df1|q[11]                    ; clk          ; clk         ; 0.000        ; 0.087      ; 1.126      ;
; 0.869 ; sub_module_lcd:A|mod5:df1|q[16]                    ; sub_module_lcd:A|mod5:df1|q[17]                    ; clk          ; clk         ; 0.000        ; 0.069      ; 1.109      ;
; 0.871 ; sub_module_lcd:A|mod5:df1|q[1]                     ; sub_module_lcd:A|mod5:df1|q[2]                     ; clk          ; clk         ; 0.000        ; 0.069      ; 1.111      ;
; 0.872 ; sub_module_lcd:A|mod5:df1|q[12]                    ; sub_module_lcd:A|mod5:df1|q[13]                    ; clk          ; clk         ; 0.000        ; 0.069      ; 1.112      ;
; 0.872 ; sub_module_lcd:A|mod5:df1|q[17]                    ; sub_module_lcd:A|mod5:df1|q[18]                    ; clk          ; clk         ; 0.000        ; 0.069      ; 1.112      ;
; 0.873 ; sub_module_lcd:A|mod5:df1|q[4]                     ; sub_module_lcd:A|mod5:df1|q[5]                     ; clk          ; clk         ; 0.000        ; 0.069      ; 1.113      ;
; 0.873 ; sub_module_lcd:A|mod5:df1|q[2]                     ; sub_module_lcd:A|mod5:df1|q[3]                     ; clk          ; clk         ; 0.000        ; 0.069      ; 1.113      ;
; 0.874 ; sub_module_lcd:A|mod5:df1|q[20]                    ; sub_module_lcd:A|mod5:df1|q[21]                    ; clk          ; clk         ; 0.000        ; 0.069      ; 1.114      ;
; 0.874 ; sub_module_lcd:A|mod5:df1|q[18]                    ; sub_module_lcd:A|mod5:df1|q[19]                    ; clk          ; clk         ; 0.000        ; 0.069      ; 1.114      ;
; 0.875 ; sub_module_lcd:A|mod5:df1|q[9]                     ; sub_module_lcd:A|mod5:df1|q[10]                    ; clk          ; clk         ; 0.000        ; 0.069      ; 1.115      ;
; 0.875 ; sub_module_lcd:A|mod5:df1|q[13]                    ; sub_module_lcd:A|mod5:df1|q[14]                    ; clk          ; clk         ; 0.000        ; 0.069      ; 1.115      ;
; 0.875 ; sub_module_lcd:A|mod5:df1|q[7]                     ; sub_module_lcd:A|mod5:df1|q[8]                     ; clk          ; clk         ; 0.000        ; 0.069      ; 1.115      ;
; 0.875 ; sub_module_lcd:A|mod5:df1|q[11]                    ; sub_module_lcd:A|mod5:df1|q[12]                    ; clk          ; clk         ; 0.000        ; 0.069      ; 1.115      ;
; 0.875 ; sub_module_lcd:A|mod5:df1|q[0]                     ; sub_module_lcd:A|mod5:df1|q[2]                     ; clk          ; clk         ; 0.000        ; 0.069      ; 1.115      ;
; 0.876 ; sub_module_lcd:A|mod5:df1|q[5]                     ; sub_module_lcd:A|mod5:df1|q[6]                     ; clk          ; clk         ; 0.000        ; 0.069      ; 1.116      ;
; 0.876 ; sub_module_lcd:A|mod5:df1|q[15]                    ; sub_module_lcd:A|mod5:df1|q[16]                    ; clk          ; clk         ; 0.000        ; 0.069      ; 1.116      ;
; 0.876 ; sub_module_lcd:A|mod5:df1|q[3]                     ; sub_module_lcd:A|mod5:df1|q[4]                     ; clk          ; clk         ; 0.000        ; 0.069      ; 1.116      ;
; 0.877 ; sub_module_lcd:A|mod5:df1|q[19]                    ; sub_module_lcd:A|mod5:df1|q[20]                    ; clk          ; clk         ; 0.000        ; 0.069      ; 1.117      ;
; 0.879 ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[5] ; sub_module_lcd:A|lcdcontrollerfast:lc1|lcd_data[5] ; clk          ; clk         ; 0.000        ; 0.074      ; 1.124      ;
; 0.880 ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[4] ; sub_module_lcd:A|lcdcontrollerfast:lc1|lcd_data[4] ; clk          ; clk         ; 0.000        ; 0.076      ; 1.127      ;
; 0.882 ; sub_module_lcd:A|mod5:df1|q[1]                     ; sub_module_lcd:A|mod5:df1|q[3]                     ; clk          ; clk         ; 0.000        ; 0.069      ; 1.122      ;
; 0.883 ; sub_module_lcd:A|mod5:df1|q[17]                    ; sub_module_lcd:A|mod5:df1|q[19]                    ; clk          ; clk         ; 0.000        ; 0.069      ; 1.123      ;
; 0.886 ; sub_module_lcd:A|mod5:df1|q[7]                     ; sub_module_lcd:A|mod5:df1|q[9]                     ; clk          ; clk         ; 0.000        ; 0.069      ; 1.126      ;
; 0.886 ; sub_module_lcd:A|mod5:df1|q[13]                    ; sub_module_lcd:A|mod5:df1|q[15]                    ; clk          ; clk         ; 0.000        ; 0.069      ; 1.126      ;
; 0.886 ; sub_module_lcd:A|mod5:df1|q[11]                    ; sub_module_lcd:A|mod5:df1|q[13]                    ; clk          ; clk         ; 0.000        ; 0.069      ; 1.126      ;
; 0.886 ; sub_module_lcd:A|mod5:df1|q[0]                     ; sub_module_lcd:A|mod5:df1|q[3]                     ; clk          ; clk         ; 0.000        ; 0.069      ; 1.126      ;
; 0.887 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[30]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[30]     ; clk          ; clk         ; 0.000        ; 0.070      ; 1.128      ;
; 0.887 ; sub_module_lcd:A|mod5:df1|q[5]                     ; sub_module_lcd:A|mod5:df1|q[7]                     ; clk          ; clk         ; 0.000        ; 0.069      ; 1.127      ;
; 0.887 ; sub_module_lcd:A|mod5:df1|q[15]                    ; sub_module_lcd:A|mod5:df1|q[17]                    ; clk          ; clk         ; 0.000        ; 0.069      ; 1.127      ;
; 0.887 ; sub_module_lcd:A|mod5:df1|q[3]                     ; sub_module_lcd:A|mod5:df1|q[5]                     ; clk          ; clk         ; 0.000        ; 0.069      ; 1.127      ;
; 0.888 ; sub_module_lcd:A|mod5:df1|q[19]                    ; sub_module_lcd:A|mod5:df1|q[21]                    ; clk          ; clk         ; 0.000        ; 0.069      ; 1.128      ;
; 0.889 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[31]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[20]     ; clk          ; clk         ; 0.000        ; 0.070      ; 1.130      ;
>>>>>>> 9cea7b3c11b2e9ccfe0f368c8112d0e03173352b
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk'                                                                                                                                            ;
+--------+---------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
<<<<<<< HEAD
; 17.252 ; sub_module_lcd:A|lcdcontrollerfast:lc1|busy ; sub_module_lcd:A|userlogic_ad_wr:ul1|send_enable   ; clk          ; clk         ; 20.000       ; -0.071     ; 2.676      ;
; 17.322 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|send_enable   ; clk          ; clk         ; 20.000       ; -0.082     ; 2.595      ;
; 17.615 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; clk          ; clk         ; 20.000       ; -0.078     ; 2.306      ;
; 17.634 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[6] ; clk          ; clk         ; 20.000       ; -0.091     ; 2.274      ;
; 17.634 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[4] ; clk          ; clk         ; 20.000       ; -0.091     ; 2.274      ;
; 17.634 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[3] ; clk          ; clk         ; 20.000       ; -0.091     ; 2.274      ;
; 17.634 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[2] ; clk          ; clk         ; 20.000       ; -0.091     ; 2.274      ;
; 17.634 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; clk          ; clk         ; 20.000       ; -0.091     ; 2.274      ;
; 17.659 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[3]      ; clk          ; clk         ; 20.000       ; -0.066     ; 2.274      ;
; 17.659 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[28]     ; clk          ; clk         ; 20.000       ; -0.066     ; 2.274      ;
; 17.659 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[5]      ; clk          ; clk         ; 20.000       ; -0.066     ; 2.274      ;
; 17.659 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[22]     ; clk          ; clk         ; 20.000       ; -0.066     ; 2.274      ;
; 17.659 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[23]     ; clk          ; clk         ; 20.000       ; -0.066     ; 2.274      ;
; 17.659 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[24]     ; clk          ; clk         ; 20.000       ; -0.066     ; 2.274      ;
; 17.659 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[25]     ; clk          ; clk         ; 20.000       ; -0.066     ; 2.274      ;
; 17.659 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[26]     ; clk          ; clk         ; 20.000       ; -0.066     ; 2.274      ;
; 17.659 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[27]     ; clk          ; clk         ; 20.000       ; -0.066     ; 2.274      ;
; 17.659 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[29]     ; clk          ; clk         ; 20.000       ; -0.066     ; 2.274      ;
; 17.659 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[30]     ; clk          ; clk         ; 20.000       ; -0.066     ; 2.274      ;
; 17.907 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[9] ; clk          ; clk         ; 20.000       ; -0.082     ; 2.010      ;
; 17.907 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[7] ; clk          ; clk         ; 20.000       ; -0.082     ; 2.010      ;
; 17.907 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[5] ; clk          ; clk         ; 20.000       ; -0.082     ; 2.010      ;
; 17.996 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[12]     ; clk          ; clk         ; 20.000       ; -0.057     ; 1.946      ;
; 17.996 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[13]     ; clk          ; clk         ; 20.000       ; -0.057     ; 1.946      ;
; 17.996 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[14]     ; clk          ; clk         ; 20.000       ; -0.057     ; 1.946      ;
; 17.996 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[15]     ; clk          ; clk         ; 20.000       ; -0.057     ; 1.946      ;
; 17.996 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[16]     ; clk          ; clk         ; 20.000       ; -0.057     ; 1.946      ;
; 17.996 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[17]     ; clk          ; clk         ; 20.000       ; -0.057     ; 1.946      ;
; 17.996 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[18]     ; clk          ; clk         ; 20.000       ; -0.057     ; 1.946      ;
; 17.996 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[19]     ; clk          ; clk         ; 20.000       ; -0.057     ; 1.946      ;
; 17.996 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[20]     ; clk          ; clk         ; 20.000       ; -0.057     ; 1.946      ;
; 17.996 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[21]     ; clk          ; clk         ; 20.000       ; -0.057     ; 1.946      ;
; 18.183 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[31]     ; clk          ; clk         ; 20.000       ; -0.061     ; 1.755      ;
; 18.183 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[6]      ; clk          ; clk         ; 20.000       ; -0.061     ; 1.755      ;
; 18.183 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[7]      ; clk          ; clk         ; 20.000       ; -0.061     ; 1.755      ;
; 18.183 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[8]      ; clk          ; clk         ; 20.000       ; -0.061     ; 1.755      ;
; 18.183 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[9]      ; clk          ; clk         ; 20.000       ; -0.061     ; 1.755      ;
; 18.183 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[10]     ; clk          ; clk         ; 20.000       ; -0.061     ; 1.755      ;
; 18.183 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[11]     ; clk          ; clk         ; 20.000       ; -0.061     ; 1.755      ;
; 18.219 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[2]      ; clk          ; clk         ; 20.000       ; -0.072     ; 1.708      ;
; 18.219 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[0]      ; clk          ; clk         ; 20.000       ; -0.072     ; 1.708      ;
; 18.219 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[1]      ; clk          ; clk         ; 20.000       ; -0.072     ; 1.708      ;
; 18.219 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[4]      ; clk          ; clk         ; 20.000       ; -0.072     ; 1.708      ;
=======
; 17.478 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|send_enable   ; clk          ; clk         ; 20.000       ; -0.065     ; 2.456      ;
; 17.528 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[2] ; clk          ; clk         ; 20.000       ; -0.068     ; 2.403      ;
; 17.573 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[4] ; clk          ; clk         ; 20.000       ; -0.063     ; 2.363      ;
; 17.577 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[5] ; clk          ; clk         ; 20.000       ; -0.061     ; 2.361      ;
; 17.607 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; clk          ; clk         ; 20.000       ; -0.066     ; 2.326      ;
; 17.725 ; sub_module_lcd:A|lcdcontrollerfast:lc1|busy ; sub_module_lcd:A|userlogic_ad_wr:ul1|send_enable   ; clk          ; clk         ; 20.000       ; -0.046     ; 2.228      ;
; 17.847 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; clk          ; clk         ; 20.000       ; -0.051     ; 2.101      ;
; 17.871 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[3] ; clk          ; clk         ; 20.000       ; -0.064     ; 2.064      ;
; 17.891 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[7] ; clk          ; clk         ; 20.000       ; -0.065     ; 2.043      ;
; 17.891 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[6] ; clk          ; clk         ; 20.000       ; -0.065     ; 2.043      ;
; 17.947 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[31]     ; clk          ; clk         ; 20.000       ; -0.074     ; 1.978      ;
; 17.947 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[18]     ; clk          ; clk         ; 20.000       ; -0.074     ; 1.978      ;
; 17.947 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[19]     ; clk          ; clk         ; 20.000       ; -0.074     ; 1.978      ;
; 17.947 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[20]     ; clk          ; clk         ; 20.000       ; -0.074     ; 1.978      ;
; 17.947 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[21]     ; clk          ; clk         ; 20.000       ; -0.074     ; 1.978      ;
; 17.947 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[22]     ; clk          ; clk         ; 20.000       ; -0.074     ; 1.978      ;
; 17.947 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[23]     ; clk          ; clk         ; 20.000       ; -0.074     ; 1.978      ;
; 17.947 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[24]     ; clk          ; clk         ; 20.000       ; -0.074     ; 1.978      ;
; 17.947 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[25]     ; clk          ; clk         ; 20.000       ; -0.074     ; 1.978      ;
; 17.947 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[26]     ; clk          ; clk         ; 20.000       ; -0.074     ; 1.978      ;
; 17.947 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[30]     ; clk          ; clk         ; 20.000       ; -0.074     ; 1.978      ;
; 17.957 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[9] ; clk          ; clk         ; 20.000       ; 0.319      ; 2.361      ;
; 18.198 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[9]      ; clk          ; clk         ; 20.000       ; -0.076     ; 1.725      ;
; 18.198 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[10]     ; clk          ; clk         ; 20.000       ; -0.076     ; 1.725      ;
; 18.198 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[11]     ; clk          ; clk         ; 20.000       ; -0.076     ; 1.725      ;
; 18.198 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[12]     ; clk          ; clk         ; 20.000       ; -0.076     ; 1.725      ;
; 18.198 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[13]     ; clk          ; clk         ; 20.000       ; -0.076     ; 1.725      ;
; 18.198 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[14]     ; clk          ; clk         ; 20.000       ; -0.076     ; 1.725      ;
; 18.198 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[15]     ; clk          ; clk         ; 20.000       ; -0.076     ; 1.725      ;
; 18.198 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[16]     ; clk          ; clk         ; 20.000       ; -0.076     ; 1.725      ;
; 18.198 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[17]     ; clk          ; clk         ; 20.000       ; -0.076     ; 1.725      ;
; 18.240 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[0]      ; clk          ; clk         ; 20.000       ; -0.080     ; 1.679      ;
; 18.240 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[1]      ; clk          ; clk         ; 20.000       ; -0.080     ; 1.679      ;
; 18.240 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[2]      ; clk          ; clk         ; 20.000       ; -0.080     ; 1.679      ;
; 18.240 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[3]      ; clk          ; clk         ; 20.000       ; -0.080     ; 1.679      ;
; 18.240 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[4]      ; clk          ; clk         ; 20.000       ; -0.080     ; 1.679      ;
; 18.240 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[7]      ; clk          ; clk         ; 20.000       ; -0.080     ; 1.679      ;
; 18.240 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[27]     ; clk          ; clk         ; 20.000       ; -0.080     ; 1.679      ;
; 18.240 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[28]     ; clk          ; clk         ; 20.000       ; -0.080     ; 1.679      ;
; 18.240 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[29]     ; clk          ; clk         ; 20.000       ; -0.080     ; 1.679      ;
; 18.258 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[8]      ; clk          ; clk         ; 20.000       ; -0.072     ; 1.669      ;
; 18.258 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[5]      ; clk          ; clk         ; 20.000       ; -0.072     ; 1.669      ;
; 18.258 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[6]      ; clk          ; clk         ; 20.000       ; -0.072     ; 1.669      ;
>>>>>>> 9cea7b3c11b2e9ccfe0f368c8112d0e03173352b
+--------+---------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk'                                                                                                                                            ;
+-------+---------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
<<<<<<< HEAD
; 1.335 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[2]      ; clk          ; clk         ; 0.000        ; 0.068      ; 1.574      ;
; 1.335 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[0]      ; clk          ; clk         ; 0.000        ; 0.068      ; 1.574      ;
; 1.335 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[1]      ; clk          ; clk         ; 0.000        ; 0.068      ; 1.574      ;
; 1.335 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[4]      ; clk          ; clk         ; 0.000        ; 0.068      ; 1.574      ;
; 1.368 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[31]     ; clk          ; clk         ; 0.000        ; 0.079      ; 1.618      ;
; 1.368 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[6]      ; clk          ; clk         ; 0.000        ; 0.079      ; 1.618      ;
; 1.368 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[7]      ; clk          ; clk         ; 0.000        ; 0.079      ; 1.618      ;
; 1.368 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[8]      ; clk          ; clk         ; 0.000        ; 0.079      ; 1.618      ;
; 1.368 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[9]      ; clk          ; clk         ; 0.000        ; 0.079      ; 1.618      ;
; 1.368 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[10]     ; clk          ; clk         ; 0.000        ; 0.079      ; 1.618      ;
; 1.368 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[11]     ; clk          ; clk         ; 0.000        ; 0.079      ; 1.618      ;
; 1.514 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[12]     ; clk          ; clk         ; 0.000        ; 0.083      ; 1.768      ;
; 1.514 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[13]     ; clk          ; clk         ; 0.000        ; 0.083      ; 1.768      ;
; 1.514 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[14]     ; clk          ; clk         ; 0.000        ; 0.083      ; 1.768      ;
; 1.514 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[15]     ; clk          ; clk         ; 0.000        ; 0.083      ; 1.768      ;
; 1.514 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[16]     ; clk          ; clk         ; 0.000        ; 0.083      ; 1.768      ;
; 1.514 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[17]     ; clk          ; clk         ; 0.000        ; 0.083      ; 1.768      ;
; 1.514 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[18]     ; clk          ; clk         ; 0.000        ; 0.083      ; 1.768      ;
; 1.514 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[19]     ; clk          ; clk         ; 0.000        ; 0.083      ; 1.768      ;
; 1.514 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[20]     ; clk          ; clk         ; 0.000        ; 0.083      ; 1.768      ;
; 1.514 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[21]     ; clk          ; clk         ; 0.000        ; 0.083      ; 1.768      ;
; 1.611 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[9] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.839      ;
; 1.611 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[7] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.839      ;
; 1.611 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[5] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.839      ;
; 1.820 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[3]      ; clk          ; clk         ; 0.000        ; 0.074      ; 2.065      ;
; 1.820 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[28]     ; clk          ; clk         ; 0.000        ; 0.074      ; 2.065      ;
; 1.820 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[5]      ; clk          ; clk         ; 0.000        ; 0.074      ; 2.065      ;
; 1.820 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[22]     ; clk          ; clk         ; 0.000        ; 0.074      ; 2.065      ;
; 1.820 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[23]     ; clk          ; clk         ; 0.000        ; 0.074      ; 2.065      ;
; 1.820 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[24]     ; clk          ; clk         ; 0.000        ; 0.074      ; 2.065      ;
; 1.820 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[25]     ; clk          ; clk         ; 0.000        ; 0.074      ; 2.065      ;
; 1.820 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[26]     ; clk          ; clk         ; 0.000        ; 0.074      ; 2.065      ;
; 1.820 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[27]     ; clk          ; clk         ; 0.000        ; 0.074      ; 2.065      ;
; 1.820 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[29]     ; clk          ; clk         ; 0.000        ; 0.074      ; 2.065      ;
; 1.820 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[30]     ; clk          ; clk         ; 0.000        ; 0.074      ; 2.065      ;
; 1.859 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[6] ; clk          ; clk         ; 0.000        ; 0.048      ; 2.078      ;
; 1.859 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[4] ; clk          ; clk         ; 0.000        ; 0.048      ; 2.078      ;
; 1.859 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[3] ; clk          ; clk         ; 0.000        ; 0.048      ; 2.078      ;
; 1.859 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[2] ; clk          ; clk         ; 0.000        ; 0.048      ; 2.078      ;
; 1.859 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; clk          ; clk         ; 0.000        ; 0.048      ; 2.078      ;
; 1.873 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; clk          ; clk         ; 0.000        ; 0.061      ; 2.105      ;
; 2.251 ; sub_module_lcd:A|lcdcontrollerfast:lc1|busy ; sub_module_lcd:A|userlogic_ad_wr:ul1|send_enable   ; clk          ; clk         ; 0.000        ; 0.067      ; 2.489      ;
; 2.255 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|send_enable   ; clk          ; clk         ; 0.000        ; 0.057      ; 2.483      ;
=======
; 1.293 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[8]      ; clk          ; clk         ; 0.000        ; 0.067      ; 1.531      ;
; 1.293 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[5]      ; clk          ; clk         ; 0.000        ; 0.067      ; 1.531      ;
; 1.293 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[6]      ; clk          ; clk         ; 0.000        ; 0.067      ; 1.531      ;
; 1.315 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[0]      ; clk          ; clk         ; 0.000        ; 0.058      ; 1.544      ;
; 1.315 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[1]      ; clk          ; clk         ; 0.000        ; 0.058      ; 1.544      ;
; 1.315 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[2]      ; clk          ; clk         ; 0.000        ; 0.058      ; 1.544      ;
; 1.315 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[3]      ; clk          ; clk         ; 0.000        ; 0.058      ; 1.544      ;
; 1.315 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[4]      ; clk          ; clk         ; 0.000        ; 0.058      ; 1.544      ;
; 1.315 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[7]      ; clk          ; clk         ; 0.000        ; 0.058      ; 1.544      ;
; 1.315 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[27]     ; clk          ; clk         ; 0.000        ; 0.058      ; 1.544      ;
; 1.315 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[28]     ; clk          ; clk         ; 0.000        ; 0.058      ; 1.544      ;
; 1.315 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[29]     ; clk          ; clk         ; 0.000        ; 0.058      ; 1.544      ;
; 1.362 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[9]      ; clk          ; clk         ; 0.000        ; 0.062      ; 1.595      ;
; 1.362 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[10]     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.595      ;
; 1.362 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[11]     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.595      ;
; 1.362 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[12]     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.595      ;
; 1.362 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[13]     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.595      ;
; 1.362 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[14]     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.595      ;
; 1.362 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[15]     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.595      ;
; 1.362 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[16]     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.595      ;
; 1.362 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[17]     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.595      ;
; 1.523 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[9] ; clk          ; clk         ; 0.000        ; 0.475      ; 2.169      ;
; 1.585 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[31]     ; clk          ; clk         ; 0.000        ; 0.065      ; 1.821      ;
; 1.585 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[18]     ; clk          ; clk         ; 0.000        ; 0.065      ; 1.821      ;
; 1.585 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[19]     ; clk          ; clk         ; 0.000        ; 0.065      ; 1.821      ;
; 1.585 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[20]     ; clk          ; clk         ; 0.000        ; 0.065      ; 1.821      ;
; 1.585 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[21]     ; clk          ; clk         ; 0.000        ; 0.065      ; 1.821      ;
; 1.585 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[22]     ; clk          ; clk         ; 0.000        ; 0.065      ; 1.821      ;
; 1.585 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[23]     ; clk          ; clk         ; 0.000        ; 0.065      ; 1.821      ;
; 1.585 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[24]     ; clk          ; clk         ; 0.000        ; 0.065      ; 1.821      ;
; 1.585 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[25]     ; clk          ; clk         ; 0.000        ; 0.065      ; 1.821      ;
; 1.585 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[26]     ; clk          ; clk         ; 0.000        ; 0.065      ; 1.821      ;
; 1.585 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[30]     ; clk          ; clk         ; 0.000        ; 0.065      ; 1.821      ;
; 1.640 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[7] ; clk          ; clk         ; 0.000        ; 0.074      ; 1.885      ;
; 1.640 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[6] ; clk          ; clk         ; 0.000        ; 0.074      ; 1.885      ;
; 1.657 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[3] ; clk          ; clk         ; 0.000        ; 0.075      ; 1.903      ;
; 1.689 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; clk          ; clk         ; 0.000        ; 0.089      ; 1.949      ;
; 1.846 ; sub_module_lcd:A|lcdcontrollerfast:lc1|busy ; sub_module_lcd:A|userlogic_ad_wr:ul1|send_enable   ; clk          ; clk         ; 0.000        ; 0.093      ; 2.110      ;
; 1.895 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; clk          ; clk         ; 0.000        ; 0.073      ; 2.139      ;
; 1.920 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[5] ; clk          ; clk         ; 0.000        ; 0.078      ; 2.169      ;
; 1.928 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[4] ; clk          ; clk         ; 0.000        ; 0.076      ; 2.175      ;
; 1.987 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[2] ; clk          ; clk         ; 0.000        ; 0.071      ; 2.229      ;
; 2.061 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|send_enable   ; clk          ; clk         ; 0.000        ; 0.074      ; 2.306      ;
>>>>>>> 9cea7b3c11b2e9ccfe0f368c8112d0e03173352b
+-------+---------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


<<<<<<< HEAD
+--------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                       ;
+--------------------------------------------------+-------+---------------+
; Clock                                            ; Slack ; End Point TNS ;
+--------------------------------------------------+-------+---------------+
; pll1|altpll_component|auto_generated|pll1|clk[0] ; 5.739 ; 0.000         ;
; clk                                              ; 6.716 ; 0.000         ;
+--------------------------------------------------+-------+---------------+
=======
+---------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                        ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; pll1|altpll_component|auto_generated|pll1|clk[0] ; -2.229 ; -5.554        ;
; clk                                              ; -0.125 ; -0.272        ;
+--------------------------------------------------+--------+---------------+
>>>>>>> 9cea7b3c11b2e9ccfe0f368c8112d0e03173352b


+--------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                        ;
+--------------------------------------------------+-------+---------------+
; Clock                                            ; Slack ; End Point TNS ;
+--------------------------------------------------+-------+---------------+
; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.175 ; 0.000         ;
<<<<<<< HEAD
; clk                                              ; 0.183 ; 0.000         ;
=======
; clk                                              ; 0.184 ; 0.000         ;
>>>>>>> 9cea7b3c11b2e9ccfe0f368c8112d0e03173352b
+--------------------------------------------------+-------+---------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
<<<<<<< HEAD
; clk   ; 18.467 ; 0.000                ;
=======
; clk   ; 18.576 ; 0.000                ;
>>>>>>> 9cea7b3c11b2e9ccfe0f368c8112d0e03173352b
+-------+--------+----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
<<<<<<< HEAD
; clk   ; 0.687 ; 0.000                ;
=======
; clk   ; 0.672 ; 0.000                ;
>>>>>>> 9cea7b3c11b2e9ccfe0f368c8112d0e03173352b
+-------+-------+----------------------+


+--------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                         ;
+--------------------------------------------------+-------+---------------+
; Clock                                            ; Slack ; End Point TNS ;
+--------------------------------------------------+-------+---------------+
<<<<<<< HEAD
; pll1|altpll_component|auto_generated|pll1|clk[0] ; 4.699 ; 0.000         ;
; clk                                              ; 9.438 ; 0.000         ;
+--------------------------------------------------+-------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'pll1|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                                                                                                                            ;
+-------+-----------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                             ; To Node                                                                                                                    ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 5.739 ; sub_module_ram:B|ram1:itnram|altsyncram:altsyncram_component|altsyncram_0vp3:auto_generated|ram_block1a0~porta_we_reg ; sub_module_bist:C|output_analyzer:oa1|fail_reg                                                                             ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -1.629     ; 2.609      ;
; 8.062 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]                                                                     ; sub_module_ram:B|memorycontroller:ctl|addr_reg[0]                                                                          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.055     ; 1.860      ;
; 8.111 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]                                                                          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.043     ; 1.823      ;
; 8.123 ; sub_module_bist:C|marchcontroller:mc1|rw_reg                                                                          ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[0]                                                                    ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.047     ; 1.807      ;
; 8.123 ; sub_module_bist:C|marchcontroller:mc1|rw_reg                                                                          ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[1]                                                                    ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.047     ; 1.807      ;
; 8.123 ; sub_module_bist:C|marchcontroller:mc1|rw_reg                                                                          ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[2]                                                                    ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.047     ; 1.807      ;
; 8.123 ; sub_module_bist:C|marchcontroller:mc1|rw_reg                                                                          ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[3]                                                                    ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.047     ; 1.807      ;
; 8.157 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]                                                                          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.043     ; 1.777      ;
; 8.180 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]                                                                     ; sub_module_bist:C|marchcontroller:mc1|state.wr                                                                             ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.039     ; 1.758      ;
; 8.185 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]                                                                     ; sub_module_bist:C|marchcontroller:mc1|state.wr                                                                             ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 1.751      ;
; 8.188 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]                                                                     ; sub_module_bist:C|marchcontroller:mc1|state.wr                                                                             ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 1.748      ;
; 8.189 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]                                                                          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 1.747      ;
; 8.194 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]                                                                     ; sub_module_bist:C|marchcontroller:mc1|state.wr                                                                             ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.039     ; 1.744      ;
; 8.203 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]                                                                          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 1.733      ;
; 8.204 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]                                                                     ; sub_module_bist:C|marchcontroller:mc1|state.wr                                                                             ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.039     ; 1.734      ;
; 8.217 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]                                                                          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.043     ; 1.717      ;
; 8.233 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]                                                                          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 1.703      ;
; 8.243 ; sub_module_bist:C|marchcontroller:mc1|rw_reg                                                                          ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[4]                                                                    ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.049     ; 1.685      ;
; 8.243 ; sub_module_bist:C|marchcontroller:mc1|rw_reg                                                                          ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[5]                                                                    ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.049     ; 1.685      ;
; 8.243 ; sub_module_bist:C|marchcontroller:mc1|rw_reg                                                                          ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[6]                                                                    ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.049     ; 1.685      ;
; 8.243 ; sub_module_bist:C|marchcontroller:mc1|rw_reg                                                                          ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[7]                                                                    ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.049     ; 1.685      ;
; 8.254 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]                                                                          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.043     ; 1.680      ;
; 8.255 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]                                                                          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 1.681      ;
; 8.263 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]                                                                          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.043     ; 1.671      ;
; 8.266 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]                                                                     ; sub_module_bist:C|marchcontroller:mc1|state.wr                                                                             ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.039     ; 1.672      ;
; 8.270 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]                                                                          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.039     ; 1.668      ;
; 8.270 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]                                                                          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.039     ; 1.668      ;
; 8.271 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]                                                                          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 1.665      ;
; 8.283 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]                                                                     ; sub_module_bist:C|marchcontroller:mc1|state.wr                                                                             ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 1.653      ;
; 8.292 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]                                                                          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.043     ; 1.642      ;
; 8.299 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]                                                                     ; sub_module_ram:B|memorycontroller:ctl|addr_reg[4]                                                                          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.049     ; 1.629      ;
; 8.300 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]                                                                          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 1.636      ;
; 8.300 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]                                                                          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 1.636      ;
; 8.301 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]                                                                          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.043     ; 1.633      ;
; 8.322 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]                                                                          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.043     ; 1.612      ;
; 8.327 ; sub_module_bist:C|marchcontroller:mc1|rw_reg                                                                          ; sub_module_ram:B|memorycontroller:ctl|tri_reg                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.055     ; 1.595      ;
; 8.332 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]                                                                          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 1.604      ;
; 8.333 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]                                                                          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.039     ; 1.605      ;
; 8.345 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]                                                                     ; sub_module_bist:C|marchcontroller:mc1|state.wr                                                                             ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.039     ; 1.593      ;
; 8.359 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]                                                                          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 1.577      ;
; 8.362 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]                                                                          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 1.574      ;
; 8.378 ; sub_module_ram:B|memorycontroller:ctl|state.idle                                                                      ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[0]                                                                    ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.033     ; 1.566      ;
; 8.378 ; sub_module_ram:B|memorycontroller:ctl|state.idle                                                                      ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[1]                                                                    ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.033     ; 1.566      ;
; 8.378 ; sub_module_ram:B|memorycontroller:ctl|state.idle                                                                      ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[2]                                                                    ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.033     ; 1.566      ;
; 8.378 ; sub_module_ram:B|memorycontroller:ctl|state.idle                                                                      ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[3]                                                                    ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.033     ; 1.566      ;
; 8.380 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]                                                                          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.039     ; 1.558      ;
; 8.383 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]                                                                          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 1.553      ;
; 8.395 ; sub_module_bist:C|marchcontroller:mc1|rw_reg                                                                          ; sub_module_ram:B|memorycontroller:ctl|state.r1                                                                             ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.055     ; 1.527      ;
; 8.412 ; sub_module_bist:C|marchcontroller:mc1|rw_reg                                                                          ; sub_module_ram:B|memorycontroller:ctl|oe_reg                                                                               ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.055     ; 1.510      ;
; 8.415 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]                                                                          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.039     ; 1.523      ;
; 8.416 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]                                                                          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.043     ; 1.518      ;
; 8.440 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]                                                                          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 1.496      ;
; 8.442 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]                                                                          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.039     ; 1.496      ;
; 8.446 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]                                                                          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 1.490      ;
; 8.469 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]                                                                          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 1.467      ;
; 8.478 ; sub_module_bist:C|marchcontroller:mc1|rw_reg                                                                          ; sub_module_ram:B|memorycontroller:ctl|we_reg                                                                               ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.049     ; 1.450      ;
; 8.498 ; sub_module_ram:B|memorycontroller:ctl|state.idle                                                                      ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[4]                                                                    ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.035     ; 1.444      ;
; 8.498 ; sub_module_ram:B|memorycontroller:ctl|state.idle                                                                      ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[5]                                                                    ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.035     ; 1.444      ;
; 8.498 ; sub_module_ram:B|memorycontroller:ctl|state.idle                                                                      ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[6]                                                                    ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.035     ; 1.444      ;
; 8.498 ; sub_module_ram:B|memorycontroller:ctl|state.idle                                                                      ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[7]                                                                    ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.035     ; 1.444      ;
; 8.548 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]                                                                          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 1.388      ;
; 8.560 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]                                                                     ; sub_module_bist:C|marchcontroller:mc1|rw_reg                                                                               ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.039     ; 1.378      ;
; 8.560 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]                                                                          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.039     ; 1.378      ;
; 8.565 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]                                                                     ; sub_module_bist:C|marchcontroller:mc1|rw_reg                                                                               ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 1.371      ;
; 8.565 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]                                                                          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 1.371      ;
; 8.566 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]                                                                          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 1.370      ;
; 8.566 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]                                                                          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 1.370      ;
; 8.568 ; sub_module_bist:C|marchcontroller:mc1|data_b_reg                                                                      ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[6]                                                                    ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.049     ; 1.360      ;
; 8.568 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]                                                                     ; sub_module_bist:C|marchcontroller:mc1|rw_reg                                                                               ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 1.368      ;
; 8.568 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]                                                                          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 1.368      ;
; 8.569 ; sub_module_bist:C|marchcontroller:mc1|data_b_reg                                                                      ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[7]                                                                    ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.049     ; 1.359      ;
; 8.570 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]                                                                     ; sub_module_bist:C|marchcontroller:mc1|state.re                                                                             ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.039     ; 1.368      ;
; 8.572 ; sub_module_bist:C|marchcontroller:mc1|data_b_reg                                                                      ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[4]                                                                    ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.049     ; 1.356      ;
; 8.573 ; sub_module_bist:C|marchcontroller:mc1|data_b_reg                                                                      ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[5]                                                                    ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.049     ; 1.355      ;
; 8.574 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]                                                                     ; sub_module_bist:C|marchcontroller:mc1|rw_reg                                                                               ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.039     ; 1.364      ;
; 8.574 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]                                                                          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.039     ; 1.364      ;
; 8.575 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]                                                                          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.039     ; 1.363      ;
; 8.575 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]                                                                     ; sub_module_bist:C|marchcontroller:mc1|state.re                                                                             ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 1.361      ;
; 8.578 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]                                                                     ; sub_module_bist:C|marchcontroller:mc1|state.re                                                                             ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 1.358      ;
; 8.579 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]                                                                          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 1.357      ;
; 8.584 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]                                                                     ; sub_module_bist:C|marchcontroller:mc1|rw_reg                                                                               ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.039     ; 1.354      ;
; 8.584 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]                                                                          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.039     ; 1.354      ;
; 8.584 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]                                                                     ; sub_module_bist:C|marchcontroller:mc1|state.re                                                                             ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.039     ; 1.354      ;
; 8.585 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]                                                                          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.039     ; 1.353      ;
; 8.589 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]                                                                     ; sub_module_bist:C|marchcontroller:mc1|ready_reg                                                                            ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.039     ; 1.349      ;
; 8.594 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]                                                                     ; sub_module_bist:C|marchcontroller:mc1|state.re                                                                             ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.039     ; 1.344      ;
; 8.594 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]                                                                     ; sub_module_bist:C|marchcontroller:mc1|ready_reg                                                                            ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 1.342      ;
; 8.597 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]                                                                     ; sub_module_bist:C|marchcontroller:mc1|ready_reg                                                                            ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 1.339      ;
; 8.603 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]                                                                     ; sub_module_bist:C|marchcontroller:mc1|ready_reg                                                                            ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.039     ; 1.335      ;
; 8.607 ; sub_module_bist:C|marchcontroller:mc1|data_b_reg                                                                      ; sub_module_ram:B|ram1:itnram|altsyncram:altsyncram_component|altsyncram_0vp3:auto_generated|ram_block1a0~porta_datain_reg0 ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; 1.657      ; 3.049      ;
; 8.613 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]                                                                     ; sub_module_bist:C|marchcontroller:mc1|ready_reg                                                                            ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.039     ; 1.325      ;
; 8.616 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]                                                                     ; sub_module_ram:B|memorycontroller:ctl|addr_reg[7]                                                                          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.049     ; 1.312      ;
; 8.634 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]                                                                     ; sub_module_ram:B|memorycontroller:ctl|addr_reg[2]                                                                          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.053     ; 1.290      ;
; 8.646 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]                                                                     ; sub_module_bist:C|marchcontroller:mc1|rw_reg                                                                               ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.039     ; 1.292      ;
; 8.646 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]                                                                          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.039     ; 1.292      ;
; 8.652 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]                                                                          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 1.284      ;
; 8.656 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]                                                                     ; sub_module_bist:C|marchcontroller:mc1|state.re                                                                             ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.039     ; 1.282      ;
; 8.662 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]                                                                     ; sub_module_ram:B|memorycontroller:ctl|addr_reg[1]                                                                          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.045     ; 1.270      ;
; 8.663 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]                                                                     ; sub_module_bist:C|marchcontroller:mc1|rw_reg                                                                               ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 1.273      ;
; 8.663 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]                                                                          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 1.273      ;
+-------+-----------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
=======
; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000 ; 0.000         ;
; clk                                              ; 9.416 ; 0.000         ;
+--------------------------------------------------+-------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'pll1|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                                                          ;
+--------+-----------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                             ; To Node                                                 ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; -2.229 ; sub_module_ram:B|ram1:itnram|altsyncram:altsyncram_component|altsyncram_0vp3:auto_generated|ram_block1a0~porta_we_reg ; sub_module_bist:C|output_analyzer:oa1|fail_reg          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -1.546     ; 2.660      ;
; -0.831 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.037     ; 2.771      ;
; -0.830 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.037     ; 2.770      ;
; -0.818 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.037     ; 2.758      ;
; -0.817 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.037     ; 2.757      ;
; -0.744 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.039     ; 2.682      ;
; -0.743 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.039     ; 2.681      ;
; -0.653 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.037     ; 2.593      ;
; -0.652 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.037     ; 2.592      ;
; -0.645 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.039     ; 2.583      ;
; -0.644 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.039     ; 2.582      ;
; -0.610 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.041     ; 2.546      ;
; -0.609 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.041     ; 2.545      ;
; -0.556 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.037     ; 2.496      ;
; -0.555 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.037     ; 2.495      ;
; -0.486 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.041     ; 2.422      ;
; -0.485 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.041     ; 2.421      ;
; -0.293 ; sub_module_ram:B|memorycontroller:ctl|state.idle                                                                      ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[4] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.038     ; 2.232      ;
; -0.293 ; sub_module_ram:B|memorycontroller:ctl|state.idle                                                                      ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[5] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.038     ; 2.232      ;
; -0.293 ; sub_module_ram:B|memorycontroller:ctl|state.idle                                                                      ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[6] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.038     ; 2.232      ;
; -0.293 ; sub_module_ram:B|memorycontroller:ctl|state.idle                                                                      ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[7] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.038     ; 2.232      ;
; -0.213 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.039     ; 2.151      ;
; -0.200 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.039     ; 2.138      ;
; -0.126 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.041     ; 2.062      ;
; -0.067 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.039     ; 2.005      ;
; -0.067 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.039     ; 2.005      ;
; -0.067 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.039     ; 2.005      ;
; -0.054 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.039     ; 1.992      ;
; -0.054 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.039     ; 1.992      ;
; -0.054 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.039     ; 1.992      ;
; -0.035 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.039     ; 1.973      ;
; -0.027 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.041     ; 1.963      ;
; -0.026 ; sub_module_ram:B|memorycontroller:ctl|state.idle                                                                      ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.036     ; 1.967      ;
; -0.026 ; sub_module_ram:B|memorycontroller:ctl|state.idle                                                                      ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[1] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.036     ; 1.967      ;
; -0.026 ; sub_module_ram:B|memorycontroller:ctl|state.idle                                                                      ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[2] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.036     ; 1.967      ;
; 0.000  ; sub_module_ram:B|memorycontroller:ctl|state.idle                                                                      ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[3] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.040     ; 1.937      ;
; 0.008  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.043     ; 1.926      ;
; 0.020  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.041     ; 1.916      ;
; 0.020  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.041     ; 1.916      ;
; 0.020  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.041     ; 1.916      ;
; 0.062  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.039     ; 1.876      ;
; 0.106  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.035     ; 1.836      ;
; 0.111  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.039     ; 1.827      ;
; 0.111  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.039     ; 1.827      ;
; 0.111  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.039     ; 1.827      ;
; 0.117  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]                                                                     ; sub_module_bist:C|marchcontroller:mc1|state.wr          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.032     ; 1.828      ;
; 0.119  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.041     ; 1.817      ;
; 0.119  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.041     ; 1.817      ;
; 0.119  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.041     ; 1.817      ;
; 0.130  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]                                                                     ; sub_module_bist:C|marchcontroller:mc1|state.wr          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.032     ; 1.815      ;
; 0.132  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.043     ; 1.802      ;
; 0.146  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.035     ; 1.796      ;
; 0.154  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.043     ; 1.780      ;
; 0.154  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.043     ; 1.780      ;
; 0.154  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.043     ; 1.780      ;
; 0.169  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.039     ; 1.769      ;
; 0.173  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.035     ; 1.769      ;
; 0.183  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.035     ; 1.759      ;
; 0.186  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.035     ; 1.756      ;
; 0.204  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]                                                                     ; sub_module_bist:C|marchcontroller:mc1|state.wr          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.034     ; 1.739      ;
; 0.208  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.039     ; 1.730      ;
; 0.208  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.039     ; 1.730      ;
; 0.215  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.039     ; 1.723      ;
; 0.222  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.035     ; 1.720      ;
; 0.249  ; sub_module_ram:B|memorycontroller:ctl|state.idle                                                                      ; sub_module_ram:B|memorycontroller:ctl|state.w1          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.040     ; 1.688      ;
; 0.250  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.035     ; 1.692      ;
; 0.252  ; sub_module_ram:B|memorycontroller:ctl|state.idle                                                                      ; sub_module_ram:B|memorycontroller:ctl|we_reg            ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.040     ; 1.685      ;
; 0.252  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]                                                                     ; sub_module_bist:C|marchcontroller:mc1|data_b_reg        ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.029     ; 1.696      ;
; 0.263  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.035     ; 1.679      ;
; 0.265  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]                                                                     ; sub_module_bist:C|marchcontroller:mc1|data_b_reg        ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.029     ; 1.683      ;
; 0.278  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.043     ; 1.656      ;
; 0.278  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.043     ; 1.656      ;
; 0.278  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.043     ; 1.656      ;
; 0.283  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]                                                                     ; sub_module_bist:C|marchcontroller:mc1|state.re          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.032     ; 1.662      ;
; 0.295  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]                                                                     ; sub_module_bist:C|marchcontroller:mc1|ready_reg         ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.032     ; 1.650      ;
; 0.295  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]                                                                     ; sub_module_bist:C|marchcontroller:mc1|state.wr          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.032     ; 1.650      ;
; 0.296  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]                                                                     ; sub_module_bist:C|marchcontroller:mc1|state.re          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.032     ; 1.649      ;
; 0.303  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]                                                                     ; sub_module_bist:C|marchcontroller:mc1|state.wr          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.034     ; 1.640      ;
; 0.305  ; sub_module_bist:C|marchcontroller:mc1|rw_reg                                                                          ; sub_module_ram:B|memorycontroller:ctl|tri_reg           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.031     ; 1.641      ;
; 0.308  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]                                                                     ; sub_module_bist:C|marchcontroller:mc1|ready_reg         ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.032     ; 1.637      ;
; 0.317  ; sub_module_bist:C|marchcontroller:mc1|rw_reg                                                                          ; sub_module_ram:B|memorycontroller:ctl|state.r1          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.031     ; 1.629      ;
; 0.326  ; sub_module_bist:C|marchcontroller:mc1|rw_reg                                                                          ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[4] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.029     ; 1.622      ;
; 0.326  ; sub_module_bist:C|marchcontroller:mc1|rw_reg                                                                          ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[5] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.029     ; 1.622      ;
; 0.326  ; sub_module_bist:C|marchcontroller:mc1|rw_reg                                                                          ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[6] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.029     ; 1.622      ;
; 0.326  ; sub_module_bist:C|marchcontroller:mc1|rw_reg                                                                          ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[7] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.029     ; 1.622      ;
; 0.331  ; sub_module_bist:C|marchcontroller:mc1|rw_reg                                                                          ; sub_module_ram:B|memorycontroller:ctl|oe_reg            ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.031     ; 1.615      ;
; 0.338  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]                                                                     ; sub_module_bist:C|marchcontroller:mc1|state.wr          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.036     ; 1.603      ;
; 0.339  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]                                                                     ; sub_module_bist:C|marchcontroller:mc1|data_b_reg        ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.031     ; 1.607      ;
; 0.347  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.039     ; 1.591      ;
; 0.370  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]                                                                     ; sub_module_bist:C|marchcontroller:mc1|state.re          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.034     ; 1.573      ;
; 0.371  ; sub_module_bist:C|marchcontroller:mc1|data_b_reg                                                                      ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[3] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.042     ; 1.564      ;
; 0.381  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]                                                                     ; sub_module_bist:C|marchcontroller:mc1|rw_reg            ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.039     ; 1.557      ;
; 0.382  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]                                                                     ; sub_module_bist:C|marchcontroller:mc1|ready_reg         ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.034     ; 1.561      ;
; 0.392  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]                                                                     ; sub_module_bist:C|marchcontroller:mc1|state.wr          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.032     ; 1.553      ;
; 0.394  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]                                                                     ; sub_module_bist:C|marchcontroller:mc1|rw_reg            ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.039     ; 1.544      ;
; 0.423  ; sub_module_bist:C|marchcontroller:mc1|data_b_reg                                                                      ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[1] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.038     ; 1.516      ;
; 0.430  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]                                                                     ; sub_module_bist:C|marchcontroller:mc1|data_b_reg        ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.029     ; 1.518      ;
; 0.438  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]                                                                     ; sub_module_bist:C|marchcontroller:mc1|data_b_reg        ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.031     ; 1.508      ;
; 0.459  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]                                                                     ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.039     ; 1.479      ;
; 0.461  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]                                                                     ; sub_module_bist:C|marchcontroller:mc1|state.re          ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 2.000        ; -0.032     ; 1.484      ;
+--------+-----------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
>>>>>>> 9cea7b3c11b2e9ccfe0f368c8112d0e03173352b


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                         ;
+--------+---------------------------------------------------+----------------------------------------------------+--------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                         ; To Node                                            ; Launch Clock                                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------+----------------------------------------------------+--------------------------------------------------+-------------+--------------+------------+------------+
<<<<<<< HEAD
; 6.716  ; sub_module_bist:C|marchcontroller:mc1|data_b_reg  ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[2] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 1.387      ; 4.578      ;
; 6.807  ; sub_module_bist:C|marchcontroller:mc1|data_b_reg  ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 1.387      ; 4.487      ;
; 6.877  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[2] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 1.389      ; 4.419      ;
; 6.903  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[2] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 1.389      ; 4.393      ;
; 6.909  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[2] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 1.387      ; 4.385      ;
; 6.963  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[4] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 1.387      ; 4.331      ;
; 7.052  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[6] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 1.387      ; 4.242      ;
; 7.095  ; sub_module_bist:C|marchcontroller:mc1|data_b_reg  ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[6] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 1.387      ; 4.199      ;
; 7.114  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[4] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 1.389      ; 4.182      ;
; 7.120  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[3] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 1.387      ; 4.174      ;
; 7.144  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[2] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 1.387      ; 4.150      ;
; 7.149  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[4] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 1.389      ; 4.147      ;
; 7.170  ; sub_module_bist:C|marchcontroller:mc1|data_b_reg  ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[4] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 1.387      ; 4.124      ;
; 7.176  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 1.398      ; 4.129      ;
; 7.203  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[6] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 1.389      ; 4.093      ;
; 7.220  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[3] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 1.387      ; 4.074      ;
; 7.224  ; sub_module_bist:C|marchcontroller:mc1|data_b_reg  ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 1.396      ; 4.079      ;
; 7.238  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[6] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 1.389      ; 4.058      ;
; 7.243  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[3] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 1.389      ; 4.053      ;
; 7.268  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[3] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 1.389      ; 4.028      ;
; 7.272  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 1.398      ; 4.033      ;
; 7.302  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[3] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 1.389      ; 3.994      ;
; 7.311  ; sub_module_bist:C|marchcontroller:mc1|rw_reg      ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[3] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 1.387      ; 3.983      ;
; 7.319  ; sub_module_bist:C|marchcontroller:mc1|rw_reg      ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[2] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 1.387      ; 3.975      ;
; 7.338  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 1.396      ; 3.965      ;
; 7.344  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[3] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 1.389      ; 3.952      ;
; 7.371  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 1.398      ; 3.934      ;
; 7.387  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[4] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 1.387      ; 3.907      ;
; 7.394  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[5] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 1.392      ; 3.905      ;
; 7.410  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[4] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 1.389      ; 3.886      ;
; 7.449  ; sub_module_bist:C|output_analyzer:oa1|fail_reg    ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[2] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 1.201      ; 3.659      ;
; 7.464  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 1.389      ; 3.832      ;
; 7.487  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 1.389      ; 3.809      ;
; 7.499  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[2] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 1.389      ; 3.797      ;
; 7.505  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 1.387      ; 3.789      ;
; 7.511  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[4] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 1.389      ; 3.785      ;
; 7.517  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 1.398      ; 3.788      ;
; 7.518  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[2] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 1.387      ; 3.776      ;
; 7.520  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 1.387      ; 3.774      ;
; 7.523  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 1.389      ; 3.773      ;
; 7.526  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[6] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 1.387      ; 3.768      ;
; 7.531  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 1.387      ; 3.763      ;
; 7.541  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[2] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 1.389      ; 3.755      ;
; 7.543  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 1.389      ; 3.753      ;
; 7.545  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[5] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 1.394      ; 3.756      ;
; 7.549  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[6] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 1.389      ; 3.747      ;
; 7.564  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 1.396      ; 3.739      ;
; 7.580  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[5] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 1.394      ; 3.721      ;
; 7.582  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 1.398      ; 3.723      ;
; 7.590  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 1.396      ; 3.713      ;
; 7.601  ; sub_module_bist:C|marchcontroller:mc1|data_b_reg  ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[5] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 1.392      ; 3.698      ;
; 7.614  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 1.389      ; 3.682      ;
; 7.631  ; sub_module_bist:C|marchcontroller:mc1|rw_reg      ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[4] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 1.387      ; 3.663      ;
; 7.650  ; sub_module_bist:C|output_analyzer:oa1|fail_reg    ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[6] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 1.201      ; 3.458      ;
; 7.650  ; sub_module_bist:C|marchcontroller:mc1|rw_reg      ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 1.396      ; 3.653      ;
; 7.650  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[6] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 1.389      ; 3.646      ;
; 7.684  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[2] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 1.389      ; 3.612      ;
; 7.731  ; sub_module_bist:C|output_analyzer:oa1|fail_reg    ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[3] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 1.201      ; 3.377      ;
; 7.817  ; sub_module_bist:C|marchcontroller:mc1|rw_reg      ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 1.387      ; 3.477      ;
; 7.818  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[5] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 1.392      ; 3.481      ;
; 7.841  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[5] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 1.394      ; 3.460      ;
; 7.858  ; sub_module_bist:C|marchcontroller:mc1|rw_reg      ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[6] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 1.387      ; 3.436      ;
; 7.894  ; sub_module_bist:C|output_analyzer:oa1|fail_reg    ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[4] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 1.201      ; 3.214      ;
; 7.902  ; sub_module_bist:C|output_analyzer:oa1|fail_reg    ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 1.210      ; 3.215      ;
; 7.913  ; sub_module_bist:C|output_analyzer:oa1|fail_reg    ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 1.201      ; 3.195      ;
; 7.942  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[5] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 1.394      ; 3.359      ;
; 8.113  ; sub_module_bist:C|marchcontroller:mc1|rw_reg      ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[5] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 10.000       ; 1.392      ; 3.186      ;
; 12.404 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[1]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[2] ; clk                                              ; clk         ; 20.000       ; -0.058     ; 7.525      ;
; 12.410 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[1]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; clk                                              ; clk         ; 20.000       ; -0.049     ; 7.528      ;
; 12.420 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[3]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[2] ; clk                                              ; clk         ; 20.000       ; -0.064     ; 7.503      ;
; 12.426 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[3]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; clk                                              ; clk         ; 20.000       ; -0.055     ; 7.506      ;
; 12.436 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[0]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[2] ; clk                                              ; clk         ; 20.000       ; -0.058     ; 7.493      ;
; 12.442 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[0]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; clk                                              ; clk         ; 20.000       ; -0.049     ; 7.496      ;
; 12.477 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[5]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[2] ; clk                                              ; clk         ; 20.000       ; -0.064     ; 7.446      ;
; 12.483 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[5]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; clk                                              ; clk         ; 20.000       ; -0.055     ; 7.449      ;
; 12.486 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[1]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; clk                                              ; clk         ; 20.000       ; -0.058     ; 7.443      ;
; 12.502 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[3]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; clk                                              ; clk         ; 20.000       ; -0.064     ; 7.421      ;
; 12.512 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[1]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[6] ; clk                                              ; clk         ; 20.000       ; -0.058     ; 7.417      ;
; 12.513 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[2]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[2] ; clk                                              ; clk         ; 20.000       ; -0.058     ; 7.416      ;
; 12.518 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[0]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; clk                                              ; clk         ; 20.000       ; -0.058     ; 7.411      ;
; 12.519 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[2]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; clk                                              ; clk         ; 20.000       ; -0.049     ; 7.419      ;
; 12.527 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[4]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[2] ; clk                                              ; clk         ; 20.000       ; -0.058     ; 7.402      ;
; 12.528 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[3]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[6] ; clk                                              ; clk         ; 20.000       ; -0.064     ; 7.395      ;
; 12.533 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[4]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; clk                                              ; clk         ; 20.000       ; -0.049     ; 7.405      ;
; 12.544 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[0]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[6] ; clk                                              ; clk         ; 20.000       ; -0.058     ; 7.385      ;
; 12.559 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[5]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; clk                                              ; clk         ; 20.000       ; -0.064     ; 7.364      ;
; 12.585 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[5]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[6] ; clk                                              ; clk         ; 20.000       ; -0.064     ; 7.338      ;
; 12.595 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[2]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; clk                                              ; clk         ; 20.000       ; -0.058     ; 7.334      ;
; 12.606 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[1]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[4] ; clk                                              ; clk         ; 20.000       ; -0.058     ; 7.323      ;
; 12.606 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[22]    ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[2] ; clk                                              ; clk         ; 20.000       ; -0.064     ; 7.317      ;
; 12.607 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[1]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[3] ; clk                                              ; clk         ; 20.000       ; -0.058     ; 7.322      ;
; 12.609 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[4]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; clk                                              ; clk         ; 20.000       ; -0.058     ; 7.320      ;
; 12.612 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[22]    ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; clk                                              ; clk         ; 20.000       ; -0.055     ; 7.320      ;
; 12.621 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[2]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[6] ; clk                                              ; clk         ; 20.000       ; -0.058     ; 7.308      ;
; 12.622 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[3]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[4] ; clk                                              ; clk         ; 20.000       ; -0.064     ; 7.301      ;
; 12.623 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[3]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[3] ; clk                                              ; clk         ; 20.000       ; -0.064     ; 7.300      ;
; 12.635 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[4]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[6] ; clk                                              ; clk         ; 20.000       ; -0.058     ; 7.294      ;
; 12.638 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[0]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[4] ; clk                                              ; clk         ; 20.000       ; -0.058     ; 7.291      ;
; 12.639 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[0]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[3] ; clk                                              ; clk         ; 20.000       ; -0.058     ; 7.290      ;
; 12.645 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[23]    ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[2] ; clk                                              ; clk         ; 20.000       ; -0.064     ; 7.278      ;
=======
; -0.125 ; sub_module_bist:C|output_analyzer:oa1|fail_reg    ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[3] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 1.233      ; 3.265      ;
; -0.090 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[2] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 1.440      ; 3.437      ;
; -0.057 ; sub_module_bist:C|marchcontroller:mc1|data_b_reg  ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 1.431      ; 3.395      ;
; -0.031 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 1.438      ; 3.376      ;
; -0.024 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 1.440      ; 3.371      ;
; 0.017  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 1.440      ; 3.330      ;
; 0.020  ; sub_module_bist:C|marchcontroller:mc1|data_b_reg  ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 1.446      ; 3.333      ;
; 0.026  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 1.453      ; 3.334      ;
; 0.030  ; sub_module_bist:C|output_analyzer:oa1|fail_reg    ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[6] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 1.229      ; 3.106      ;
; 0.034  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[2] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 1.440      ; 3.313      ;
; 0.038  ; sub_module_bist:C|output_analyzer:oa1|fail_reg    ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[2] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 1.230      ; 3.099      ;
; 0.043  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 1.442      ; 3.306      ;
; 0.043  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[6] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 1.435      ; 3.299      ;
; 0.046  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[6] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 1.437      ; 3.298      ;
; 0.058  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[3] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 1.443      ; 3.292      ;
; 0.066  ; sub_module_bist:C|marchcontroller:mc1|data_b_reg  ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[6] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 1.428      ; 3.269      ;
; 0.072  ; sub_module_bist:C|marchcontroller:mc1|data_b_reg  ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[2] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 1.429      ; 3.264      ;
; 0.074  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 1.442      ; 3.275      ;
; 0.080  ; sub_module_bist:C|marchcontroller:mc1|rw_reg      ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 1.442      ; 3.269      ;
; 0.085  ; sub_module_bist:C|marchcontroller:mc1|rw_reg      ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[2] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 1.440      ; 3.262      ;
; 0.085  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[3] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 1.439      ; 3.261      ;
; 0.088  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[3] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 1.441      ; 3.260      ;
; 0.091  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 1.442      ; 3.258      ;
; 0.097  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[2] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 1.440      ; 3.250      ;
; 0.106  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 1.438      ; 3.239      ;
; 0.107  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 1.457      ; 3.257      ;
; 0.108  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 1.442      ; 3.241      ;
; 0.119  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 1.457      ; 3.245      ;
; 0.129  ; sub_module_bist:C|marchcontroller:mc1|rw_reg      ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[3] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 1.443      ; 3.221      ;
; 0.139  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 1.453      ; 3.221      ;
; 0.145  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[5] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 1.443      ; 3.205      ;
; 0.149  ; sub_module_bist:C|output_analyzer:oa1|fail_reg    ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 1.232      ; 2.990      ;
; 0.151  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 1.455      ; 3.211      ;
; 0.159  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 1.455      ; 3.203      ;
; 0.160  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[5] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 1.443      ; 3.190      ;
; 0.162  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[5] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 1.439      ; 3.184      ;
; 0.165  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[5] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 1.443      ; 3.185      ;
; 0.165  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[5] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 1.441      ; 3.183      ;
; 0.194  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[6] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 1.439      ; 3.152      ;
; 0.195  ; sub_module_bist:C|output_analyzer:oa1|fail_reg    ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[4] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 1.231      ; 2.943      ;
; 0.195  ; sub_module_bist:C|marchcontroller:mc1|data_b_reg  ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[5] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 1.432      ; 3.144      ;
; 0.198  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[3] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 1.443      ; 3.152      ;
; 0.209  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[6] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 1.439      ; 3.137      ;
; 0.211  ; sub_module_bist:C|output_analyzer:oa1|fail_reg    ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 1.247      ; 2.943      ;
; 0.213  ; sub_module_bist:C|marchcontroller:mc1|data_b_reg  ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[4] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 1.430      ; 3.124      ;
; 0.214  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[6] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 1.439      ; 3.132      ;
; 0.244  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[6] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 1.437      ; 3.100      ;
; 0.245  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[3] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 1.443      ; 3.105      ;
; 0.257  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 1.457      ; 3.107      ;
; 0.260  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 1.457      ; 3.104      ;
; 0.265  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[2] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 1.440      ; 3.082      ;
; 0.279  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[3] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 1.441      ; 3.069      ;
; 0.316  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[2] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 1.438      ; 3.029      ;
; 0.339  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[2] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 1.436      ; 3.004      ;
; 0.363  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[5] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 1.441      ; 2.985      ;
; 0.387  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[4] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 1.437      ; 2.957      ;
; 0.390  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[4] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 1.439      ; 2.956      ;
; 0.394  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[2] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 1.436      ; 2.949      ;
; 0.399  ; sub_module_bist:C|marchcontroller:mc1|rw_reg      ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[5] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 1.443      ; 2.951      ;
; 0.402  ; sub_module_bist:C|marchcontroller:mc1|rw_reg      ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[4] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 1.441      ; 2.946      ;
; 0.416  ; sub_module_bist:C|marchcontroller:mc1|rw_reg      ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[6] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 1.439      ; 2.930      ;
; 0.505  ; sub_module_bist:C|marchcontroller:mc1|rw_reg      ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 1.457      ; 2.859      ;
; 0.567  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[4] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 1.441      ; 2.781      ;
; 0.582  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[4] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 1.441      ; 2.766      ;
; 0.587  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[4] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 1.441      ; 2.761      ;
; 0.588  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[4] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 1.439      ; 2.758      ;
; 0.615  ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7] ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[2] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 2.000        ; 1.438      ; 2.730      ;
; 11.801 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[30]    ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; clk                                              ; clk         ; 20.000       ; -0.030     ; 8.156      ;
; 11.866 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[1]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; clk                                              ; clk         ; 20.000       ; -0.023     ; 8.098      ;
; 11.928 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[1]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; clk                                              ; clk         ; 20.000       ; -0.008     ; 8.051      ;
; 11.960 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[21]    ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; clk                                              ; clk         ; 20.000       ; -0.030     ; 7.997      ;
; 11.993 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[30]    ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[6] ; clk                                              ; clk         ; 20.000       ; -0.033     ; 7.961      ;
; 12.010 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[30]    ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; clk                                              ; clk         ; 20.000       ; -0.015     ; 7.962      ;
; 12.035 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[5]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; clk                                              ; clk         ; 20.000       ; -0.029     ; 7.923      ;
; 12.049 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[19]    ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; clk                                              ; clk         ; 20.000       ; -0.030     ; 7.908      ;
; 12.049 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[0]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; clk                                              ; clk         ; 20.000       ; -0.023     ; 7.915      ;
; 12.050 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[20]    ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; clk                                              ; clk         ; 20.000       ; -0.030     ; 7.907      ;
; 12.058 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[1]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[6] ; clk                                              ; clk         ; 20.000       ; -0.026     ; 7.903      ;
; 12.075 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[25]    ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; clk                                              ; clk         ; 20.000       ; -0.030     ; 7.882      ;
; 12.082 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[28]    ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; clk                                              ; clk         ; 20.000       ; -0.023     ; 7.882      ;
; 12.097 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[5]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; clk                                              ; clk         ; 20.000       ; -0.014     ; 7.876      ;
; 12.098 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[22]    ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; clk                                              ; clk         ; 20.000       ; -0.030     ; 7.859      ;
; 12.111 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[2]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; clk                                              ; clk         ; 20.000       ; -0.023     ; 7.853      ;
; 12.111 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[24]    ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; clk                                              ; clk         ; 20.000       ; -0.030     ; 7.846      ;
; 12.115 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[6]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; clk                                              ; clk         ; 20.000       ; -0.029     ; 7.843      ;
; 12.115 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[23]    ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; clk                                              ; clk         ; 20.000       ; -0.030     ; 7.842      ;
; 12.116 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[26]    ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; clk                                              ; clk         ; 20.000       ; -0.030     ; 7.841      ;
; 12.121 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[3]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; clk                                              ; clk         ; 20.000       ; -0.023     ; 7.843      ;
; 12.122 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[30]    ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[3] ; clk                                              ; clk         ; 20.000       ; -0.029     ; 7.836      ;
; 12.136 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[0]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; clk                                              ; clk         ; 20.000       ; -0.008     ; 7.843      ;
; 12.152 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[21]    ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[6] ; clk                                              ; clk         ; 20.000       ; -0.033     ; 7.802      ;
; 12.154 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[1]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[2] ; clk                                              ; clk         ; 20.000       ; -0.025     ; 7.808      ;
; 12.158 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[30]    ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[4] ; clk                                              ; clk         ; 20.000       ; -0.031     ; 7.798      ;
; 12.167 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[18]    ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; clk                                              ; clk         ; 20.000       ; -0.030     ; 7.790      ;
; 12.167 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[4]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; clk                                              ; clk         ; 20.000       ; -0.023     ; 7.797      ;
; 12.169 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[21]    ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; clk                                              ; clk         ; 20.000       ; -0.015     ; 7.803      ;
; 12.170 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[29]    ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; clk                                              ; clk         ; 20.000       ; -0.023     ; 7.794      ;
; 12.183 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[3]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; clk                                              ; clk         ; 20.000       ; -0.008     ; 7.796      ;
; 12.187 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[1]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[3] ; clk                                              ; clk         ; 20.000       ; -0.022     ; 7.778      ;
; 12.190 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[8]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; clk                                              ; clk         ; 20.000       ; -0.029     ; 7.768      ;
>>>>>>> 9cea7b3c11b2e9ccfe0f368c8112d0e03173352b
+--------+---------------------------------------------------+----------------------------------------------------+--------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'pll1|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                                                               ;
+-------+--------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                              ; To Node                                                                                                                     ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 0.175 ; sub_module_bist:C|output_analyzer:oa1|fail_reg         ; sub_module_bist:C|output_analyzer:oa1|fail_reg                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.048      ; 0.307      ;
<<<<<<< HEAD
; 0.182 ; sub_module_bist:C|output_analyzer:oa1|current_state    ; sub_module_bist:C|output_analyzer:oa1|current_state                                                                         ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; sub_module_ram:B|memorycontroller:ctl|state.idle       ; sub_module_ram:B|memorycontroller:ctl|state.idle                                                                            ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; sub_module_bist:C|marchcontroller:mc1|data_b_reg       ; sub_module_bist:C|marchcontroller:mc1|data_b_reg                                                                            ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; sub_module_bist:C|marchcontroller:mc1|state.re         ; sub_module_bist:C|marchcontroller:mc1|state.re                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.307      ;
; 0.259 ; sub_module_bist:C|marchcontroller:mc1|state.wr         ; sub_module_bist:C|marchcontroller:mc1|state.re                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.384      ;
; 0.263 ; sub_module_bist:C|marchcontroller:mc1|state.re         ; sub_module_bist:C|marchcontroller:mc1|rw_reg                                                                                ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.388      ;
; 0.267 ; sub_module_bist:C|marchcontroller:mc1|state.re         ; sub_module_bist:C|marchcontroller:mc1|ready_reg                                                                             ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.392      ;
; 0.273 ; sub_module_ram:B|memorycontroller:ctl|state.idle       ; sub_module_ram:B|memorycontroller:ctl|oe_reg                                                                                ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.398      ;
; 0.273 ; sub_module_ram:B|memorycontroller:ctl|state.idle       ; sub_module_ram:B|memorycontroller:ctl|tri_reg                                                                               ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.398      ;
; 0.273 ; sub_module_ram:B|memorycontroller:ctl|state.idle       ; sub_module_ram:B|memorycontroller:ctl|state.r1                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.398      ;
; 0.291 ; sub_module_bist:C|marchcontroller:mc1|ready_reg        ; sub_module_bist:C|output_analyzer:oa1|current_state                                                                         ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.416      ;
; 0.295 ; sub_module_ram:B|memorycontroller:ctl|state.w1         ; sub_module_ram:B|memorycontroller:ctl|tri_reg                                                                               ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.420      ;
; 0.297 ; sub_module_ram:B|memorycontroller:ctl|state.w1         ; sub_module_ram:B|memorycontroller:ctl|state.w2                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.422      ;
; 0.301 ; sub_module_ram:B|memorycontroller:ctl|state.r1         ; sub_module_ram:B|memorycontroller:ctl|oe_reg                                                                                ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.426      ;
; 0.302 ; sub_module_ram:B|memorycontroller:ctl|state.w2         ; sub_module_ram:B|memorycontroller:ctl|state.idle                                                                            ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.427      ;
; 0.312 ; sub_module_ram:B|memorycontroller:ctl|state.r2         ; sub_module_ram:B|memorycontroller:ctl|state.idle                                                                            ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.437      ;
; 0.335 ; sub_module_bist:C|marchcontroller:mc1|state.re         ; sub_module_bist:C|marchcontroller:mc1|data_b_reg                                                                            ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.460      ;
; 0.342 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]      ; sub_module_ram:B|ram1:itnram|altsyncram:altsyncram_component|altsyncram_0vp3:auto_generated|ram_block1a0~porta_address_reg0 ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 1.808      ; 2.254      ;
; 0.352 ; sub_module_bist:C|marchcontroller:mc1|rw_reg           ; sub_module_ram:B|ram1:itnram|altsyncram:altsyncram_component|altsyncram_0vp3:auto_generated|ram_block1a0~porta_we_reg       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 1.808      ; 2.264      ;
; 0.354 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]      ; sub_module_ram:B|ram1:itnram|altsyncram:altsyncram_component|altsyncram_0vp3:auto_generated|ram_block1a0~porta_address_reg0 ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 1.810      ; 2.268      ;
; 0.380 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]      ; sub_module_ram:B|ram1:itnram|altsyncram:altsyncram_component|altsyncram_0vp3:auto_generated|ram_block1a0~porta_address_reg0 ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 1.810      ; 2.294      ;
; 0.409 ; sub_module_bist:C|marchcontroller:mc1|data_b_reg       ; sub_module_ram:B|ram1:itnram|altsyncram:altsyncram_component|altsyncram_0vp3:auto_generated|ram_block1a0~porta_datain_reg0  ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 1.810      ; 2.323      ;
; 0.442 ; sub_module_ram:B|memorycontroller:ctl|state.r1         ; sub_module_ram:B|memorycontroller:ctl|state.r2                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.567      ;
; 0.442 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]      ; sub_module_ram:B|ram1:itnram|altsyncram:altsyncram_component|altsyncram_0vp3:auto_generated|ram_block1a0~porta_address_reg0 ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 1.810      ; 2.356      ;
; 0.451 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]      ; sub_module_ram:B|ram1:itnram|altsyncram:altsyncram_component|altsyncram_0vp3:auto_generated|ram_block1a0~porta_address_reg0 ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 1.810      ; 2.365      ;
; 0.465 ; sub_module_ram:B|memorycontroller:ctl|state.r2         ; sub_module_ram:B|memorycontroller:ctl|data_read_reg[3]                                                                      ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.256      ; 0.805      ;
; 0.465 ; sub_module_ram:B|memorycontroller:ctl|state.r2         ; sub_module_ram:B|memorycontroller:ctl|data_read_reg[2]                                                                      ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.256      ; 0.805      ;
; 0.465 ; sub_module_ram:B|memorycontroller:ctl|state.r2         ; sub_module_ram:B|memorycontroller:ctl|data_read_reg[6]                                                                      ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.256      ; 0.805      ;
; 0.465 ; sub_module_ram:B|memorycontroller:ctl|state.r2         ; sub_module_ram:B|memorycontroller:ctl|data_read_reg[4]                                                                      ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.256      ; 0.805      ;
; 0.465 ; sub_module_ram:B|memorycontroller:ctl|state.r2         ; sub_module_ram:B|memorycontroller:ctl|data_read_reg[5]                                                                      ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.256      ; 0.805      ;
; 0.465 ; sub_module_ram:B|memorycontroller:ctl|state.r2         ; sub_module_ram:B|memorycontroller:ctl|data_read_reg[7]                                                                      ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.256      ; 0.805      ;
; 0.465 ; sub_module_ram:B|memorycontroller:ctl|state.r2         ; sub_module_ram:B|memorycontroller:ctl|data_read_reg[0]                                                                      ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.256      ; 0.805      ;
; 0.465 ; sub_module_ram:B|memorycontroller:ctl|state.r2         ; sub_module_ram:B|memorycontroller:ctl|data_read_reg[1]                                                                      ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.256      ; 0.805      ;
; 0.468 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]      ; sub_module_ram:B|ram1:itnram|altsyncram:altsyncram_component|altsyncram_0vp3:auto_generated|ram_block1a0~porta_address_reg0 ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 1.808      ; 2.380      ;
; 0.473 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.598      ;
; 0.475 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.600      ;
; 0.476 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]      ; sub_module_bist:C|marchcontroller:mc1|data_b_reg                                                                            ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.603      ;
; 0.479 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.604      ;
; 0.494 ; sub_module_bist:C|marchcontroller:mc1|state.idle       ; sub_module_bist:C|marchcontroller:mc1|rw_reg                                                                                ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.619      ;
; 0.494 ; sub_module_bist:C|marchcontroller:mc1|state.idle       ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.619      ;
; 0.494 ; sub_module_bist:C|marchcontroller:mc1|state.idle       ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.619      ;
; 0.494 ; sub_module_bist:C|marchcontroller:mc1|state.idle       ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.619      ;
; 0.502 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.627      ;
; 0.503 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.628      ;
; 0.517 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]      ; sub_module_ram:B|ram1:itnram|altsyncram:altsyncram_component|altsyncram_0vp3:auto_generated|ram_block1a0~porta_address_reg0 ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 1.808      ; 2.429      ;
; 0.526 ; sub_module_bist:C|marchcontroller:mc1|state.re         ; sub_module_bist:C|marchcontroller:mc1|state.wr                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.651      ;
; 0.536 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]      ; sub_module_ram:B|ram1:itnram|altsyncram:altsyncram_component|altsyncram_0vp3:auto_generated|ram_block1a0~porta_address_reg0 ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 1.810      ; 2.450      ;
; 0.567 ; sub_module_bist:C|marchcontroller:mc1|state.idle       ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.690      ;
; 0.567 ; sub_module_bist:C|marchcontroller:mc1|state.idle       ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.690      ;
; 0.567 ; sub_module_bist:C|marchcontroller:mc1|state.idle       ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.690      ;
; 0.567 ; sub_module_bist:C|marchcontroller:mc1|state.idle       ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.690      ;
; 0.567 ; sub_module_bist:C|marchcontroller:mc1|state.idle       ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.690      ;
; 0.570 ; sub_module_ram:B|memorycontroller:ctl|state.idle       ; sub_module_ram:B|memorycontroller:ctl|state.w1                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.695      ;
; 0.578 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.705      ;
; 0.579 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]      ; sub_module_bist:C|marchcontroller:mc1|rw_reg                                                                                ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.706      ;
; 0.583 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.710      ;
; 0.584 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.711      ;
; 0.588 ; sub_module_bist:C|marchcontroller:mc1|rw_reg           ; sub_module_bist:C|output_analyzer:oa1|fail_reg                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.227      ; 0.899      ;
; 0.591 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]      ; sub_module_bist:C|marchcontroller:mc1|state.re                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.718      ;
; 0.591 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]      ; sub_module_bist:C|marchcontroller:mc1|ready_reg                                                                             ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.718      ;
; 0.603 ; sub_module_bist:C|marchcontroller:mc1|state.wr         ; sub_module_bist:C|marchcontroller:mc1|state.wr                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.728      ;
; 0.639 ; sub_module_ram:B|memorycontroller:ctl|data_read_reg[3] ; sub_module_bist:C|output_analyzer:oa1|fail_reg                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.034      ; 0.757      ;
; 0.641 ; sub_module_ram:B|memorycontroller:ctl|data_read_reg[2] ; sub_module_bist:C|output_analyzer:oa1|fail_reg                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.034      ; 0.759      ;
; 0.697 ; sub_module_ram:B|memorycontroller:ctl|data_read_reg[1] ; sub_module_bist:C|output_analyzer:oa1|fail_reg                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.034      ; 0.815      ;
; 0.706 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]      ; sub_module_ram:B|memorycontroller:ctl|addr_reg[3]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.825      ;
; 0.708 ; sub_module_bist:C|marchcontroller:mc1|data_b_reg       ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[2]                                                                     ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.827      ;
; 0.708 ; sub_module_bist:C|marchcontroller:mc1|data_b_reg       ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[3]                                                                     ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.827      ;
; 0.725 ; sub_module_ram:B|memorycontroller:ctl|state.idle       ; sub_module_ram:B|memorycontroller:ctl|addr_reg[0]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.850      ;
; 0.725 ; sub_module_ram:B|memorycontroller:ctl|state.idle       ; sub_module_ram:B|memorycontroller:ctl|addr_reg[2]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.850      ;
; 0.730 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.855      ;
; 0.733 ; sub_module_bist:C|output_analyzer:oa1|current_state    ; sub_module_bist:C|output_analyzer:oa1|fail_reg                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.227      ; 1.044      ;
; 0.737 ; sub_module_bist:C|marchcontroller:mc1|rw_reg           ; sub_module_ram:B|memorycontroller:ctl|state.w1                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.027      ; 0.848      ;
; 0.748 ; sub_module_ram:B|memorycontroller:ctl|data_read_reg[0] ; sub_module_bist:C|output_analyzer:oa1|fail_reg                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.034      ; 0.866      ;
; 0.756 ; sub_module_ram:B|memorycontroller:ctl|data_read_reg[7] ; sub_module_bist:C|output_analyzer:oa1|fail_reg                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.034      ; 0.874      ;
; 0.763 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.886      ;
; 0.765 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.890      ;
; 0.765 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.888      ;
; 0.766 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]      ; sub_module_bist:C|marchcontroller:mc1|data_b_reg                                                                            ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.891      ;
; 0.768 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]      ; sub_module_bist:C|marchcontroller:mc1|data_b_reg                                                                            ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.895      ;
; 0.769 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.892      ;
; 0.771 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.896      ;
; 0.792 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.915      ;
; 0.793 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.916      ;
; 0.794 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.919      ;
; 0.795 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.920      ;
; 0.805 ; sub_module_ram:B|memorycontroller:ctl|data_read_reg[5] ; sub_module_bist:C|output_analyzer:oa1|fail_reg                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.034      ; 0.923      ;
; 0.809 ; sub_module_bist:C|marchcontroller:mc1|data_b_reg       ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[0]                                                                     ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.928      ;
; 0.809 ; sub_module_bist:C|marchcontroller:mc1|data_b_reg       ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[1]                                                                     ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.928      ;
; 0.810 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.933      ;
; 0.812 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.935      ;
; 0.813 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]      ; sub_module_bist:C|marchcontroller:mc1|data_b_reg                                                                            ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.938      ;
; 0.816 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.939      ;
; 0.832 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.957      ;
; 0.834 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.959      ;
; 0.835 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]      ; sub_module_bist:C|marchcontroller:mc1|data_b_reg                                                                            ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.962      ;
; 0.838 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.963      ;
; 0.839 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.962      ;
; 0.840 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.963      ;
; 0.853 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.976      ;
=======
; 0.183 ; sub_module_bist:C|output_analyzer:oa1|current_state    ; sub_module_bist:C|output_analyzer:oa1|current_state                                                                         ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; sub_module_ram:B|memorycontroller:ctl|state.idle       ; sub_module_ram:B|memorycontroller:ctl|state.idle                                                                            ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; sub_module_bist:C|marchcontroller:mc1|data_b_reg       ; sub_module_bist:C|marchcontroller:mc1|data_b_reg                                                                            ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; sub_module_bist:C|marchcontroller:mc1|state.re         ; sub_module_bist:C|marchcontroller:mc1|state.re                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.307      ;
; 0.253 ; sub_module_ram:B|memorycontroller:ctl|state.w1         ; sub_module_ram:B|memorycontroller:ctl|state.w2                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.377      ;
; 0.254 ; sub_module_ram:B|memorycontroller:ctl|state.w1         ; sub_module_ram:B|memorycontroller:ctl|tri_reg                                                                               ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.378      ;
; 0.256 ; sub_module_bist:C|marchcontroller:mc1|state.wr         ; sub_module_bist:C|marchcontroller:mc1|state.re                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.380      ;
; 0.263 ; sub_module_bist:C|marchcontroller:mc1|state.re         ; sub_module_bist:C|marchcontroller:mc1|ready_reg                                                                             ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.387      ;
; 0.266 ; sub_module_ram:B|memorycontroller:ctl|state.r2         ; sub_module_ram:B|memorycontroller:ctl|state.idle                                                                            ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.390      ;
; 0.272 ; sub_module_ram:B|memorycontroller:ctl|state.idle       ; sub_module_ram:B|memorycontroller:ctl|tri_reg                                                                               ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.396      ;
; 0.273 ; sub_module_ram:B|memorycontroller:ctl|state.idle       ; sub_module_ram:B|memorycontroller:ctl|oe_reg                                                                                ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.397      ;
; 0.273 ; sub_module_ram:B|memorycontroller:ctl|state.idle       ; sub_module_ram:B|memorycontroller:ctl|state.r1                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.397      ;
; 0.292 ; sub_module_bist:C|marchcontroller:mc1|ready_reg        ; sub_module_bist:C|output_analyzer:oa1|current_state                                                                         ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.416      ;
; 0.296 ; sub_module_ram:B|memorycontroller:ctl|state.r1         ; sub_module_ram:B|memorycontroller:ctl|oe_reg                                                                                ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.420      ;
; 0.296 ; sub_module_ram:B|memorycontroller:ctl|state.r1         ; sub_module_ram:B|memorycontroller:ctl|state.r2                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.420      ;
; 0.321 ; sub_module_ram:B|memorycontroller:ctl|state.w2         ; sub_module_ram:B|memorycontroller:ctl|state.idle                                                                            ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.445      ;
; 0.338 ; sub_module_bist:C|marchcontroller:mc1|state.re         ; sub_module_bist:C|marchcontroller:mc1|state.wr                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.462      ;
; 0.339 ; sub_module_bist:C|marchcontroller:mc1|rw_reg           ; sub_module_ram:B|ram1:itnram|altsyncram:altsyncram_component|altsyncram_0vp3:auto_generated|ram_block1a0~porta_we_reg       ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 1.747      ; 2.190      ;
; 0.345 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]      ; sub_module_ram:B|ram1:itnram|altsyncram:altsyncram_component|altsyncram_0vp3:auto_generated|ram_block1a0~porta_address_reg0 ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 1.745      ; 2.194      ;
; 0.364 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]      ; sub_module_ram:B|ram1:itnram|altsyncram:altsyncram_component|altsyncram_0vp3:auto_generated|ram_block1a0~porta_address_reg0 ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 1.747      ; 2.215      ;
; 0.368 ; sub_module_bist:C|marchcontroller:mc1|data_b_reg       ; sub_module_ram:B|ram1:itnram|altsyncram:altsyncram_component|altsyncram_0vp3:auto_generated|ram_block1a0~porta_datain_reg0  ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 1.739      ; 2.211      ;
; 0.372 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]      ; sub_module_ram:B|memorycontroller:ctl|addr_reg[2]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.495      ;
; 0.395 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]      ; sub_module_ram:B|memorycontroller:ctl|addr_reg[3]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.518      ;
; 0.411 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]      ; sub_module_ram:B|ram1:itnram|altsyncram:altsyncram_component|altsyncram_0vp3:auto_generated|ram_block1a0~porta_address_reg0 ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 1.743      ; 2.258      ;
; 0.411 ; sub_module_bist:C|marchcontroller:mc1|state.wr         ; sub_module_bist:C|marchcontroller:mc1|state.wr                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.535      ;
; 0.423 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]      ; sub_module_ram:B|ram1:itnram|altsyncram:altsyncram_component|altsyncram_0vp3:auto_generated|ram_block1a0~porta_address_reg0 ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 1.743      ; 2.270      ;
; 0.432 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]      ; sub_module_ram:B|ram1:itnram|altsyncram:altsyncram_component|altsyncram_0vp3:auto_generated|ram_block1a0~porta_address_reg0 ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 1.747      ; 2.283      ;
; 0.444 ; sub_module_bist:C|marchcontroller:mc1|data_b_reg       ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[6]                                                                     ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.568      ;
; 0.444 ; sub_module_bist:C|marchcontroller:mc1|data_b_reg       ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[7]                                                                     ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.568      ;
; 0.446 ; sub_module_bist:C|marchcontroller:mc1|data_b_reg       ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[4]                                                                     ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.570      ;
; 0.448 ; sub_module_bist:C|marchcontroller:mc1|data_b_reg       ; sub_module_ram:B|memorycontroller:ctl|data_write_reg[5]                                                                     ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.572      ;
; 0.448 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]      ; sub_module_ram:B|ram1:itnram|altsyncram:altsyncram_component|altsyncram_0vp3:auto_generated|ram_block1a0~porta_address_reg0 ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 1.747      ; 2.299      ;
; 0.453 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]      ; sub_module_ram:B|memorycontroller:ctl|addr_reg[7]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.576      ;
; 0.454 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]      ; sub_module_ram:B|memorycontroller:ctl|addr_reg[6]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.577      ;
; 0.487 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]      ; sub_module_ram:B|ram1:itnram|altsyncram:altsyncram_component|altsyncram_0vp3:auto_generated|ram_block1a0~porta_address_reg0 ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 1.747      ; 2.338      ;
; 0.487 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.610      ;
; 0.492 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.615      ;
; 0.498 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]      ; sub_module_ram:B|memorycontroller:ctl|addr_reg[5]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.619      ;
; 0.505 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]      ; sub_module_ram:B|ram1:itnram|altsyncram:altsyncram_component|altsyncram_0vp3:auto_generated|ram_block1a0~porta_address_reg0 ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 1.745      ; 2.354      ;
; 0.510 ; sub_module_ram:B|memorycontroller:ctl|state.r2         ; sub_module_ram:B|memorycontroller:ctl|data_read_reg[3]                                                                      ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.244      ; 0.838      ;
; 0.510 ; sub_module_ram:B|memorycontroller:ctl|state.r2         ; sub_module_ram:B|memorycontroller:ctl|data_read_reg[2]                                                                      ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.244      ; 0.838      ;
; 0.510 ; sub_module_ram:B|memorycontroller:ctl|state.r2         ; sub_module_ram:B|memorycontroller:ctl|data_read_reg[1]                                                                      ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.244      ; 0.838      ;
; 0.510 ; sub_module_ram:B|memorycontroller:ctl|state.r2         ; sub_module_ram:B|memorycontroller:ctl|data_read_reg[0]                                                                      ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.244      ; 0.838      ;
; 0.510 ; sub_module_ram:B|memorycontroller:ctl|state.r2         ; sub_module_ram:B|memorycontroller:ctl|data_read_reg[7]                                                                      ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.244      ; 0.838      ;
; 0.510 ; sub_module_ram:B|memorycontroller:ctl|state.r2         ; sub_module_ram:B|memorycontroller:ctl|data_read_reg[4]                                                                      ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.244      ; 0.838      ;
; 0.510 ; sub_module_ram:B|memorycontroller:ctl|state.r2         ; sub_module_ram:B|memorycontroller:ctl|data_read_reg[6]                                                                      ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.244      ; 0.838      ;
; 0.510 ; sub_module_ram:B|memorycontroller:ctl|state.r2         ; sub_module_ram:B|memorycontroller:ctl|data_read_reg[5]                                                                      ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.244      ; 0.838      ;
; 0.560 ; sub_module_bist:C|marchcontroller:mc1|rw_reg           ; sub_module_bist:C|output_analyzer:oa1|fail_reg                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.249      ; 0.893      ;
; 0.569 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.690      ;
; 0.570 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.691      ;
; 0.622 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.745      ;
; 0.627 ; sub_module_bist:C|output_analyzer:oa1|current_state    ; sub_module_bist:C|output_analyzer:oa1|fail_reg                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.242      ; 0.953      ;
; 0.631 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]      ; sub_module_bist:C|marchcontroller:mc1|rw_reg                                                                                ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.750      ;
; 0.634 ; sub_module_ram:B|memorycontroller:ctl|data_read_reg[3] ; sub_module_bist:C|output_analyzer:oa1|fail_reg                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.763      ;
; 0.637 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]      ; sub_module_ram:B|memorycontroller:ctl|addr_reg[0]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.760      ;
; 0.675 ; sub_module_bist:C|marchcontroller:mc1|state.idle       ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.140     ; 0.619      ;
; 0.675 ; sub_module_bist:C|marchcontroller:mc1|state.idle       ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.140     ; 0.619      ;
; 0.683 ; sub_module_ram:B|memorycontroller:ctl|data_read_reg[5] ; sub_module_bist:C|output_analyzer:oa1|fail_reg                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.812      ;
; 0.694 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]      ; sub_module_bist:C|marchcontroller:mc1|state.re                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.821      ;
; 0.695 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]      ; sub_module_bist:C|marchcontroller:mc1|ready_reg                                                                             ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.822      ;
; 0.700 ; sub_module_ram:B|memorycontroller:ctl|data_read_reg[2] ; sub_module_bist:C|output_analyzer:oa1|fail_reg                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.829      ;
; 0.732 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]      ; sub_module_bist:C|marchcontroller:mc1|data_b_reg                                                                            ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.862      ;
; 0.732 ; sub_module_ram:B|memorycontroller:ctl|data_read_reg[6] ; sub_module_bist:C|output_analyzer:oa1|fail_reg                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.861      ;
; 0.740 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.863      ;
; 0.741 ; sub_module_ram:B|memorycontroller:ctl|data_read_reg[0] ; sub_module_bist:C|output_analyzer:oa1|fail_reg                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.870      ;
; 0.750 ; sub_module_bist:C|marchcontroller:mc1|state.re         ; sub_module_bist:C|marchcontroller:mc1|rw_reg                                                                                ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.032      ; 0.866      ;
; 0.769 ; sub_module_bist:C|marchcontroller:mc1|rw_reg           ; sub_module_ram:B|memorycontroller:ctl|we_reg                                                                                ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.048      ; 0.901      ;
; 0.771 ; sub_module_bist:C|marchcontroller:mc1|rw_reg           ; sub_module_ram:B|memorycontroller:ctl|state.w1                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.048      ; 0.903      ;
; 0.788 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.911      ;
; 0.793 ; sub_module_ram:B|memorycontroller:ctl|data_read_reg[1] ; sub_module_bist:C|output_analyzer:oa1|fail_reg                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.922      ;
; 0.799 ; sub_module_ram:B|memorycontroller:ctl|data_read_reg[7] ; sub_module_bist:C|output_analyzer:oa1|fail_reg                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.928      ;
; 0.799 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.920      ;
; 0.808 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]      ; sub_module_ram:B|memorycontroller:ctl|addr_reg[1]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.931      ;
; 0.821 ; sub_module_ram:B|memorycontroller:ctl|data_read_reg[4] ; sub_module_bist:C|output_analyzer:oa1|fail_reg                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.950      ;
; 0.823 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.948      ;
; 0.828 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.953      ;
; 0.833 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.960      ;
; 0.837 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.960      ;
; 0.838 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.965      ;
; 0.854 ; sub_module_bist:C|marchcontroller:mc1|state.idle       ; sub_module_bist:C|marchcontroller:mc1|rw_reg                                                                                ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.144     ; 0.794      ;
; 0.854 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.977      ;
; 0.854 ; sub_module_bist:C|marchcontroller:mc1|state.idle       ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.144     ; 0.794      ;
; 0.854 ; sub_module_bist:C|marchcontroller:mc1|state.idle       ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.144     ; 0.794      ;
; 0.854 ; sub_module_bist:C|marchcontroller:mc1|state.idle       ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.144     ; 0.794      ;
; 0.854 ; sub_module_bist:C|marchcontroller:mc1|state.idle       ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.144     ; 0.794      ;
; 0.858 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]      ; sub_module_bist:C|marchcontroller:mc1|state.wr                                                                              ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.985      ;
; 0.866 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.987      ;
; 0.877 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 1.002      ;
; 0.882 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 1.007      ;
; 0.892 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[3]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 1.015      ;
; 0.894 ; sub_module_bist:C|marchcontroller:mc1|state.re         ; sub_module_bist:C|marchcontroller:mc1|data_b_reg                                                                            ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 1.021      ;
; 0.904 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]      ; sub_module_ram:B|memorycontroller:ctl|addr_reg[4]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 1.025      ;
; 0.906 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 1.029      ;
; 0.915 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[6]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 1.040      ;
; 0.916 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[1]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[7]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 1.041      ;
; 0.927 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]      ; sub_module_bist:C|marchcontroller:mc1|rw_reg                                                                                ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 1.046      ;
; 0.937 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[5]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 1.064      ;
; 0.942 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[0]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[4]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 1.069      ;
; 0.945 ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]      ; sub_module_bist:C|marchcontroller:mc1|addr_reg[2]                                                                           ; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 1.068      ;
>>>>>>> 9cea7b3c11b2e9ccfe0f368c8112d0e03173352b
+-------+--------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                      ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
<<<<<<< HEAD
; 0.183 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[31]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[31]     ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[6]      ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[6]      ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[7]      ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[7]      ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[8]      ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[8]      ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[9]      ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[9]      ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[11]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[11]     ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[12]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[12]     ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[13]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[13]     ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[14]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[14]     ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[15]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[15]     ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[17]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[17]     ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[18]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[18]     ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[19]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[19]     ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[20]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[20]     ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[21]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[21]     ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.184 ; sub_module_lcd:A|lcdcontrollerfast:lc1|state.init  ; sub_module_lcd:A|lcdcontrollerfast:lc1|state.init  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; sub_module_lcd:A|lcdcontrollerfast:lc1|state.send  ; sub_module_lcd:A|lcdcontrollerfast:lc1|state.send  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[2]      ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[2]      ; clk          ; clk         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[0]      ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[0]      ; clk          ; clk         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[1]      ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[1]      ; clk          ; clk         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[3]      ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[3]      ; clk          ; clk         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[28]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[28]     ; clk          ; clk         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[5]      ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[5]      ; clk          ; clk         ; 0.000        ; 0.039      ; 0.307      ;
=======
; 0.184 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[8]      ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[8]      ; clk          ; clk         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[31]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[31]     ; clk          ; clk         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[0]      ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[0]      ; clk          ; clk         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[2]      ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[2]      ; clk          ; clk         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[3]      ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[3]      ; clk          ; clk         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[4]      ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[4]      ; clk          ; clk         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[7]      ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[7]      ; clk          ; clk         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[9]      ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[9]      ; clk          ; clk         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[10]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[10]     ; clk          ; clk         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[11]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[11]     ; clk          ; clk         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[12]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[12]     ; clk          ; clk         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[13]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[13]     ; clk          ; clk         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[14]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[14]     ; clk          ; clk         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[15]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[15]     ; clk          ; clk         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[16]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[16]     ; clk          ; clk         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[17]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[17]     ; clk          ; clk         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[18]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[18]     ; clk          ; clk         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[19]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[19]     ; clk          ; clk         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[20]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[20]     ; clk          ; clk         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[21]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[21]     ; clk          ; clk         ; 0.000        ; 0.039      ; 0.307      ;
>>>>>>> 9cea7b3c11b2e9ccfe0f368c8112d0e03173352b
; 0.184 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[22]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[22]     ; clk          ; clk         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[23]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[23]     ; clk          ; clk         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[24]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[24]     ; clk          ; clk         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[25]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[25]     ; clk          ; clk         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[26]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[26]     ; clk          ; clk         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[27]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[27]     ; clk          ; clk         ; 0.000        ; 0.039      ; 0.307      ;
<<<<<<< HEAD
; 0.184 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[29]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[29]     ; clk          ; clk         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[30]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[30]     ; clk          ; clk         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; sub_module_lcd:A|lcdcontrollerfast:lc1|state.power ; sub_module_lcd:A|lcdcontrollerfast:lc1|state.power ; clk          ; clk         ; 0.000        ; 0.039      ; 0.307      ;
; 0.191 ; sub_module_lcd:A|mod5:df1|q[0]                     ; sub_module_lcd:A|mod5:df1|q[0]                     ; clk          ; clk         ; 0.000        ; 0.039      ; 0.314      ;
; 0.202 ; sub_module_lcd:A|mod5:df1|q[21]                    ; sub_module_lcd:A|mod5:df1|q[21]                    ; clk          ; clk         ; 0.000        ; 0.039      ; 0.325      ;
; 0.273 ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[5] ; sub_module_lcd:A|lcdcontrollerfast:lc1|lcd_data[5] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.398      ;
; 0.289 ; sub_module_lcd:A|mod5:df1|q[10]                    ; sub_module_lcd:A|mod5:df1|q[10]                    ; clk          ; clk         ; 0.000        ; 0.039      ; 0.412      ;
; 0.290 ; sub_module_lcd:A|mod5:df1|q[8]                     ; sub_module_lcd:A|mod5:df1|q[8]                     ; clk          ; clk         ; 0.000        ; 0.039      ; 0.413      ;
; 0.291 ; sub_module_lcd:A|mod5:df1|q[16]                    ; sub_module_lcd:A|mod5:df1|q[16]                    ; clk          ; clk         ; 0.000        ; 0.039      ; 0.414      ;
; 0.291 ; sub_module_lcd:A|mod5:df1|q[14]                    ; sub_module_lcd:A|mod5:df1|q[14]                    ; clk          ; clk         ; 0.000        ; 0.039      ; 0.414      ;
; 0.291 ; sub_module_lcd:A|mod5:df1|q[12]                    ; sub_module_lcd:A|mod5:df1|q[12]                    ; clk          ; clk         ; 0.000        ; 0.039      ; 0.414      ;
; 0.291 ; sub_module_lcd:A|mod5:df1|q[6]                     ; sub_module_lcd:A|mod5:df1|q[6]                     ; clk          ; clk         ; 0.000        ; 0.039      ; 0.414      ;
; 0.291 ; sub_module_lcd:A|mod5:df1|q[2]                     ; sub_module_lcd:A|mod5:df1|q[2]                     ; clk          ; clk         ; 0.000        ; 0.039      ; 0.414      ;
=======
; 0.184 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[28]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[28]     ; clk          ; clk         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[29]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[29]     ; clk          ; clk         ; 0.000        ; 0.039      ; 0.307      ;
; 0.185 ; sub_module_lcd:A|lcdcontrollerfast:lc1|state.init  ; sub_module_lcd:A|lcdcontrollerfast:lc1|state.init  ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; sub_module_lcd:A|lcdcontrollerfast:lc1|state.power ; sub_module_lcd:A|lcdcontrollerfast:lc1|state.power ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; sub_module_lcd:A|lcdcontrollerfast:lc1|state.send  ; sub_module_lcd:A|lcdcontrollerfast:lc1|state.send  ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.192 ; sub_module_lcd:A|mod5:df1|q[0]                     ; sub_module_lcd:A|mod5:df1|q[0]                     ; clk          ; clk         ; 0.000        ; 0.038      ; 0.314      ;
; 0.202 ; sub_module_lcd:A|mod5:df1|q[21]                    ; sub_module_lcd:A|mod5:df1|q[21]                    ; clk          ; clk         ; 0.000        ; 0.039      ; 0.325      ;
; 0.209 ; sub_module_lcd:A|lcdcontrollerfast:lc1|state.ready ; sub_module_lcd:A|lcdcontrollerfast:lc1|state.send  ; clk          ; clk         ; 0.000        ; 0.038      ; 0.331      ;
; 0.215 ; sub_module_lcd:A|lcdcontrollerfast:lc1|state.power ; sub_module_lcd:A|lcdcontrollerfast:lc1|state.init  ; clk          ; clk         ; 0.000        ; 0.038      ; 0.337      ;
; 0.217 ; sub_module_lcd:A|lcdcontrollerfast:lc1|state.init  ; sub_module_lcd:A|lcdcontrollerfast:lc1|busy        ; clk          ; clk         ; 0.000        ; 0.038      ; 0.339      ;
; 0.218 ; sub_module_lcd:A|lcdcontrollerfast:lc1|state.send  ; sub_module_lcd:A|lcdcontrollerfast:lc1|lcd_en      ; clk          ; clk         ; 0.000        ; 0.038      ; 0.340      ;
; 0.290 ; sub_module_lcd:A|mod5:df1|q[10]                    ; sub_module_lcd:A|mod5:df1|q[10]                    ; clk          ; clk         ; 0.000        ; 0.038      ; 0.412      ;
; 0.291 ; sub_module_lcd:A|mod5:df1|q[16]                    ; sub_module_lcd:A|mod5:df1|q[16]                    ; clk          ; clk         ; 0.000        ; 0.039      ; 0.414      ;
; 0.291 ; sub_module_lcd:A|mod5:df1|q[14]                    ; sub_module_lcd:A|mod5:df1|q[14]                    ; clk          ; clk         ; 0.000        ; 0.039      ; 0.414      ;
; 0.291 ; sub_module_lcd:A|mod5:df1|q[12]                    ; sub_module_lcd:A|mod5:df1|q[12]                    ; clk          ; clk         ; 0.000        ; 0.039      ; 0.414      ;
; 0.291 ; sub_module_lcd:A|mod5:df1|q[8]                     ; sub_module_lcd:A|mod5:df1|q[8]                     ; clk          ; clk         ; 0.000        ; 0.038      ; 0.413      ;
>>>>>>> 9cea7b3c11b2e9ccfe0f368c8112d0e03173352b
; 0.292 ; sub_module_lcd:A|mod5:df1|q[20]                    ; sub_module_lcd:A|mod5:df1|q[20]                    ; clk          ; clk         ; 0.000        ; 0.039      ; 0.415      ;
; 0.292 ; sub_module_lcd:A|mod5:df1|q[18]                    ; sub_module_lcd:A|mod5:df1|q[18]                    ; clk          ; clk         ; 0.000        ; 0.039      ; 0.415      ;
; 0.292 ; sub_module_lcd:A|mod5:df1|q[17]                    ; sub_module_lcd:A|mod5:df1|q[17]                    ; clk          ; clk         ; 0.000        ; 0.039      ; 0.415      ;
; 0.292 ; sub_module_lcd:A|mod5:df1|q[11]                    ; sub_module_lcd:A|mod5:df1|q[11]                    ; clk          ; clk         ; 0.000        ; 0.039      ; 0.415      ;
<<<<<<< HEAD
; 0.292 ; sub_module_lcd:A|mod5:df1|q[9]                     ; sub_module_lcd:A|mod5:df1|q[9]                     ; clk          ; clk         ; 0.000        ; 0.039      ; 0.415      ;
; 0.292 ; sub_module_lcd:A|mod5:df1|q[4]                     ; sub_module_lcd:A|mod5:df1|q[4]                     ; clk          ; clk         ; 0.000        ; 0.039      ; 0.415      ;
; 0.292 ; sub_module_lcd:A|mod5:df1|q[3]                     ; sub_module_lcd:A|mod5:df1|q[3]                     ; clk          ; clk         ; 0.000        ; 0.039      ; 0.415      ;
; 0.293 ; sub_module_lcd:A|mod5:df1|q[19]                    ; sub_module_lcd:A|mod5:df1|q[19]                    ; clk          ; clk         ; 0.000        ; 0.039      ; 0.416      ;
; 0.293 ; sub_module_lcd:A|mod5:df1|q[15]                    ; sub_module_lcd:A|mod5:df1|q[15]                    ; clk          ; clk         ; 0.000        ; 0.039      ; 0.416      ;
; 0.293 ; sub_module_lcd:A|mod5:df1|q[13]                    ; sub_module_lcd:A|mod5:df1|q[13]                    ; clk          ; clk         ; 0.000        ; 0.039      ; 0.416      ;
; 0.293 ; sub_module_lcd:A|mod5:df1|q[7]                     ; sub_module_lcd:A|mod5:df1|q[7]                     ; clk          ; clk         ; 0.000        ; 0.039      ; 0.416      ;
; 0.293 ; sub_module_lcd:A|mod5:df1|q[5]                     ; sub_module_lcd:A|mod5:df1|q[5]                     ; clk          ; clk         ; 0.000        ; 0.039      ; 0.416      ;
; 0.297 ; sub_module_lcd:A|mod5:df1|q[1]                     ; sub_module_lcd:A|mod5:df1|q[1]                     ; clk          ; clk         ; 0.000        ; 0.039      ; 0.420      ;
; 0.297 ; sub_module_lcd:A|userlogic_ad_wr:ul1|send_enable   ; sub_module_lcd:A|lcdcontrollerfast:lc1|state.send  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.422      ;
; 0.298 ; sub_module_lcd:A|mod5:df1|q[0]                     ; sub_module_lcd:A|mod5:df1|q[1]                     ; clk          ; clk         ; 0.000        ; 0.039      ; 0.421      ;
; 0.299 ; sub_module_lcd:A|userlogic_ad_wr:ul1|send_enable   ; sub_module_lcd:A|lcdcontrollerfast:lc1|lcd_data[7] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.424      ;
; 0.304 ; sub_module_lcd:A|lcdcontrollerfast:lc1|state.ready ; sub_module_lcd:A|lcdcontrollerfast:lc1|state.send  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.427      ;
; 0.309 ; sub_module_lcd:A|lcdcontrollerfast:lc1|state.send  ; sub_module_lcd:A|lcdcontrollerfast:lc1|state.ready ; clk          ; clk         ; 0.000        ; 0.039      ; 0.432      ;
; 0.317 ; sub_module_lcd:A|lcdcontrollerfast:lc1|state.power ; sub_module_lcd:A|lcdcontrollerfast:lc1|lcd_rs      ; clk          ; clk         ; 0.000        ; 0.039      ; 0.440      ;
; 0.329 ; sub_module_lcd:A|lcdcontrollerfast:lc1|state.init  ; sub_module_lcd:A|lcdcontrollerfast:lc1|busy        ; clk          ; clk         ; 0.000        ; 0.039      ; 0.452      ;
; 0.331 ; sub_module_lcd:A|lcdcontrollerfast:lc1|state.power ; sub_module_lcd:A|lcdcontrollerfast:lc1|state.init  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.454      ;
; 0.347 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[31]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[6]      ; clk          ; clk         ; 0.000        ; 0.040      ; 0.471      ;
; 0.348 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[31]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[7]      ; clk          ; clk         ; 0.000        ; 0.040      ; 0.472      ;
; 0.348 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[31]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[8]      ; clk          ; clk         ; 0.000        ; 0.040      ; 0.472      ;
; 0.354 ; sub_module_lcd:A|lcdcontrollerfast:lc1|count[31]   ; sub_module_lcd:A|lcdcontrollerfast:lc1|lcd_en      ; clk          ; clk         ; 0.000        ; 0.038      ; 0.476      ;
; 0.362 ; sub_module_lcd:A|lcdcontrollerfast:lc1|lcd_en      ; sub_module_lcd:A|lcdcontrollerfast:lc1|lcd_en      ; clk          ; clk         ; 0.000        ; 0.038      ; 0.484      ;
; 0.371 ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[4] ; sub_module_lcd:A|lcdcontrollerfast:lc1|lcd_data[4] ; clk          ; clk         ; 0.000        ; 0.048      ; 0.503      ;
; 0.373 ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[9] ; sub_module_lcd:A|lcdcontrollerfast:lc1|lcd_rs      ; clk          ; clk         ; 0.000        ; 0.041      ; 0.498      ;
; 0.376 ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[6] ; sub_module_lcd:A|lcdcontrollerfast:lc1|lcd_data[6] ; clk          ; clk         ; 0.000        ; 0.048      ; 0.508      ;
; 0.388 ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[7] ; sub_module_lcd:A|lcdcontrollerfast:lc1|lcd_data[7] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.513      ;
; 0.403 ; sub_module_lcd:A|userlogic_ad_wr:ul1|send_enable   ; sub_module_lcd:A|lcdcontrollerfast:lc1|lcd_data[5] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.528      ;
; 0.406 ; sub_module_lcd:A|userlogic_ad_wr:ul1|send_enable   ; sub_module_lcd:A|lcdcontrollerfast:lc1|lcd_data[3] ; clk          ; clk         ; 0.000        ; 0.043      ; 0.533      ;
; 0.414 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[31]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[9]      ; clk          ; clk         ; 0.000        ; 0.040      ; 0.538      ;
; 0.414 ; sub_module_lcd:A|userlogic_ad_wr:ul1|send_enable   ; sub_module_lcd:A|lcdcontrollerfast:lc1|busy        ; clk          ; clk         ; 0.000        ; 0.041      ; 0.539      ;
; 0.415 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[31]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[11]     ; clk          ; clk         ; 0.000        ; 0.040      ; 0.539      ;
; 0.426 ; sub_module_lcd:A|mod5:df1|q[10]                    ; sub_module_lcd:A|mod5:df1|q[11]                    ; clk          ; clk         ; 0.000        ; 0.051      ; 0.561      ;
; 0.437 ; sub_module_lcd:A|lcdcontrollerfast:lc1|state.ready ; sub_module_lcd:A|lcdcontrollerfast:lc1|lcd_data[7] ; clk          ; clk         ; 0.000        ; 0.039      ; 0.560      ;
; 0.439 ; sub_module_lcd:A|mod5:df1|q[8]                     ; sub_module_lcd:A|mod5:df1|q[9]                     ; clk          ; clk         ; 0.000        ; 0.039      ; 0.562      ;
; 0.439 ; sub_module_lcd:A|lcdcontrollerfast:lc1|state.ready ; sub_module_lcd:A|lcdcontrollerfast:lc1|busy        ; clk          ; clk         ; 0.000        ; 0.039      ; 0.562      ;
; 0.440 ; sub_module_lcd:A|mod5:df1|q[16]                    ; sub_module_lcd:A|mod5:df1|q[17]                    ; clk          ; clk         ; 0.000        ; 0.039      ; 0.563      ;
; 0.440 ; sub_module_lcd:A|mod5:df1|q[2]                     ; sub_module_lcd:A|mod5:df1|q[3]                     ; clk          ; clk         ; 0.000        ; 0.039      ; 0.563      ;
; 0.440 ; sub_module_lcd:A|mod5:df1|q[14]                    ; sub_module_lcd:A|mod5:df1|q[15]                    ; clk          ; clk         ; 0.000        ; 0.039      ; 0.563      ;
; 0.440 ; sub_module_lcd:A|mod5:df1|q[12]                    ; sub_module_lcd:A|mod5:df1|q[13]                    ; clk          ; clk         ; 0.000        ; 0.039      ; 0.563      ;
; 0.440 ; sub_module_lcd:A|mod5:df1|q[6]                     ; sub_module_lcd:A|mod5:df1|q[7]                     ; clk          ; clk         ; 0.000        ; 0.039      ; 0.563      ;
; 0.441 ; sub_module_lcd:A|mod5:df1|q[20]                    ; sub_module_lcd:A|mod5:df1|q[21]                    ; clk          ; clk         ; 0.000        ; 0.039      ; 0.564      ;
; 0.441 ; sub_module_lcd:A|mod5:df1|q[18]                    ; sub_module_lcd:A|mod5:df1|q[19]                    ; clk          ; clk         ; 0.000        ; 0.039      ; 0.564      ;
; 0.441 ; sub_module_lcd:A|mod5:df1|q[4]                     ; sub_module_lcd:A|mod5:df1|q[5]                     ; clk          ; clk         ; 0.000        ; 0.039      ; 0.564      ;
; 0.441 ; sub_module_lcd:A|mod5:df1|q[9]                     ; sub_module_lcd:A|mod5:df1|q[11]                    ; clk          ; clk         ; 0.000        ; 0.051      ; 0.576      ;
; 0.443 ; sub_module_lcd:A|lcdcontrollerfast:lc1|state.ready ; sub_module_lcd:A|lcdcontrollerfast:lc1|lcd_data[5] ; clk          ; clk         ; 0.000        ; 0.039      ; 0.566      ;
; 0.445 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[31]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[2]      ; clk          ; clk         ; 0.000        ; 0.032      ; 0.561      ;
; 0.445 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[31]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[1]      ; clk          ; clk         ; 0.000        ; 0.032      ; 0.561      ;
; 0.449 ; sub_module_lcd:A|mod5:df1|q[1]                     ; sub_module_lcd:A|mod5:df1|q[2]                     ; clk          ; clk         ; 0.000        ; 0.039      ; 0.572      ;
; 0.450 ; sub_module_lcd:A|mod5:df1|q[9]                     ; sub_module_lcd:A|mod5:df1|q[10]                    ; clk          ; clk         ; 0.000        ; 0.039      ; 0.573      ;
; 0.450 ; sub_module_lcd:A|mod5:df1|q[11]                    ; sub_module_lcd:A|mod5:df1|q[12]                    ; clk          ; clk         ; 0.000        ; 0.039      ; 0.573      ;
; 0.450 ; sub_module_lcd:A|mod5:df1|q[17]                    ; sub_module_lcd:A|mod5:df1|q[18]                    ; clk          ; clk         ; 0.000        ; 0.039      ; 0.573      ;
; 0.450 ; sub_module_lcd:A|mod5:df1|q[3]                     ; sub_module_lcd:A|mod5:df1|q[4]                     ; clk          ; clk         ; 0.000        ; 0.039      ; 0.573      ;
; 0.451 ; sub_module_lcd:A|mod5:df1|q[7]                     ; sub_module_lcd:A|mod5:df1|q[8]                     ; clk          ; clk         ; 0.000        ; 0.039      ; 0.574      ;
; 0.451 ; sub_module_lcd:A|mod5:df1|q[15]                    ; sub_module_lcd:A|mod5:df1|q[16]                    ; clk          ; clk         ; 0.000        ; 0.039      ; 0.574      ;
=======
; 0.292 ; sub_module_lcd:A|mod5:df1|q[6]                     ; sub_module_lcd:A|mod5:df1|q[6]                     ; clk          ; clk         ; 0.000        ; 0.038      ; 0.414      ;
; 0.292 ; sub_module_lcd:A|mod5:df1|q[2]                     ; sub_module_lcd:A|mod5:df1|q[2]                     ; clk          ; clk         ; 0.000        ; 0.038      ; 0.414      ;
; 0.293 ; sub_module_lcd:A|mod5:df1|q[19]                    ; sub_module_lcd:A|mod5:df1|q[19]                    ; clk          ; clk         ; 0.000        ; 0.039      ; 0.416      ;
; 0.293 ; sub_module_lcd:A|mod5:df1|q[15]                    ; sub_module_lcd:A|mod5:df1|q[15]                    ; clk          ; clk         ; 0.000        ; 0.039      ; 0.416      ;
; 0.293 ; sub_module_lcd:A|mod5:df1|q[13]                    ; sub_module_lcd:A|mod5:df1|q[13]                    ; clk          ; clk         ; 0.000        ; 0.039      ; 0.416      ;
; 0.293 ; sub_module_lcd:A|mod5:df1|q[9]                     ; sub_module_lcd:A|mod5:df1|q[9]                     ; clk          ; clk         ; 0.000        ; 0.038      ; 0.415      ;
; 0.293 ; sub_module_lcd:A|mod5:df1|q[4]                     ; sub_module_lcd:A|mod5:df1|q[4]                     ; clk          ; clk         ; 0.000        ; 0.038      ; 0.415      ;
; 0.293 ; sub_module_lcd:A|mod5:df1|q[3]                     ; sub_module_lcd:A|mod5:df1|q[3]                     ; clk          ; clk         ; 0.000        ; 0.038      ; 0.415      ;
; 0.294 ; sub_module_lcd:A|mod5:df1|q[7]                     ; sub_module_lcd:A|mod5:df1|q[7]                     ; clk          ; clk         ; 0.000        ; 0.038      ; 0.416      ;
; 0.294 ; sub_module_lcd:A|mod5:df1|q[5]                     ; sub_module_lcd:A|mod5:df1|q[5]                     ; clk          ; clk         ; 0.000        ; 0.038      ; 0.416      ;
; 0.298 ; sub_module_lcd:A|mod5:df1|q[1]                     ; sub_module_lcd:A|mod5:df1|q[1]                     ; clk          ; clk         ; 0.000        ; 0.038      ; 0.420      ;
; 0.299 ; sub_module_lcd:A|mod5:df1|q[0]                     ; sub_module_lcd:A|mod5:df1|q[1]                     ; clk          ; clk         ; 0.000        ; 0.038      ; 0.421      ;
; 0.321 ; sub_module_lcd:A|lcdcontrollerfast:lc1|state.send  ; sub_module_lcd:A|lcdcontrollerfast:lc1|state.ready ; clk          ; clk         ; 0.000        ; 0.038      ; 0.443      ;
; 0.351 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[31]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[26]     ; clk          ; clk         ; 0.000        ; 0.039      ; 0.474      ;
; 0.353 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[31]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[19]     ; clk          ; clk         ; 0.000        ; 0.039      ; 0.476      ;
; 0.355 ; sub_module_lcd:A|userlogic_ad_wr:ul1|send_enable   ; sub_module_lcd:A|userlogic_ad_wr:ul1|send_enable   ; clk          ; clk         ; 0.000        ; 0.039      ; 0.478      ;
; 0.355 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[31]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[18]     ; clk          ; clk         ; 0.000        ; 0.039      ; 0.478      ;
; 0.402 ; sub_module_lcd:A|lcdcontrollerfast:lc1|state.power ; sub_module_lcd:A|lcdcontrollerfast:lc1|lcd_rs      ; clk          ; clk         ; 0.000        ; 0.066      ; 0.552      ;
; 0.424 ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[5] ; sub_module_lcd:A|lcdcontrollerfast:lc1|lcd_data[5] ; clk          ; clk         ; 0.000        ; 0.043      ; 0.551      ;
; 0.425 ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[4] ; sub_module_lcd:A|lcdcontrollerfast:lc1|lcd_data[4] ; clk          ; clk         ; 0.000        ; 0.045      ; 0.554      ;
; 0.425 ; sub_module_lcd:A|mod5:df1|q[10]                    ; sub_module_lcd:A|mod5:df1|q[11]                    ; clk          ; clk         ; 0.000        ; 0.052      ; 0.561      ;
; 0.436 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[30]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[30]     ; clk          ; clk         ; 0.000        ; 0.039      ; 0.559      ;
; 0.440 ; sub_module_lcd:A|mod5:df1|q[16]                    ; sub_module_lcd:A|mod5:df1|q[17]                    ; clk          ; clk         ; 0.000        ; 0.039      ; 0.563      ;
; 0.440 ; sub_module_lcd:A|mod5:df1|q[14]                    ; sub_module_lcd:A|mod5:df1|q[15]                    ; clk          ; clk         ; 0.000        ; 0.039      ; 0.563      ;
; 0.440 ; sub_module_lcd:A|mod5:df1|q[12]                    ; sub_module_lcd:A|mod5:df1|q[13]                    ; clk          ; clk         ; 0.000        ; 0.039      ; 0.563      ;
; 0.440 ; sub_module_lcd:A|mod5:df1|q[8]                     ; sub_module_lcd:A|mod5:df1|q[9]                     ; clk          ; clk         ; 0.000        ; 0.038      ; 0.562      ;
; 0.440 ; sub_module_lcd:A|mod5:df1|q[9]                     ; sub_module_lcd:A|mod5:df1|q[11]                    ; clk          ; clk         ; 0.000        ; 0.052      ; 0.576      ;
; 0.441 ; sub_module_lcd:A|mod5:df1|q[20]                    ; sub_module_lcd:A|mod5:df1|q[21]                    ; clk          ; clk         ; 0.000        ; 0.039      ; 0.564      ;
; 0.441 ; sub_module_lcd:A|mod5:df1|q[18]                    ; sub_module_lcd:A|mod5:df1|q[19]                    ; clk          ; clk         ; 0.000        ; 0.039      ; 0.564      ;
; 0.441 ; sub_module_lcd:A|mod5:df1|q[2]                     ; sub_module_lcd:A|mod5:df1|q[3]                     ; clk          ; clk         ; 0.000        ; 0.038      ; 0.563      ;
; 0.441 ; sub_module_lcd:A|mod5:df1|q[6]                     ; sub_module_lcd:A|mod5:df1|q[7]                     ; clk          ; clk         ; 0.000        ; 0.038      ; 0.563      ;
; 0.442 ; sub_module_lcd:A|mod5:df1|q[4]                     ; sub_module_lcd:A|mod5:df1|q[5]                     ; clk          ; clk         ; 0.000        ; 0.038      ; 0.564      ;
; 0.446 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[31]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[20]     ; clk          ; clk         ; 0.000        ; 0.039      ; 0.569      ;
; 0.447 ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[7] ; sub_module_lcd:A|lcdcontrollerfast:lc1|lcd_data[7] ; clk          ; clk         ; 0.000        ; 0.047      ; 0.578      ;
; 0.450 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[31]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[25]     ; clk          ; clk         ; 0.000        ; 0.039      ; 0.573      ;
; 0.450 ; sub_module_lcd:A|mod5:df1|q[11]                    ; sub_module_lcd:A|mod5:df1|q[12]                    ; clk          ; clk         ; 0.000        ; 0.039      ; 0.573      ;
; 0.450 ; sub_module_lcd:A|mod5:df1|q[17]                    ; sub_module_lcd:A|mod5:df1|q[18]                    ; clk          ; clk         ; 0.000        ; 0.039      ; 0.573      ;
; 0.450 ; sub_module_lcd:A|mod5:df1|q[1]                     ; sub_module_lcd:A|mod5:df1|q[2]                     ; clk          ; clk         ; 0.000        ; 0.038      ; 0.572      ;
; 0.451 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[31]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[24]     ; clk          ; clk         ; 0.000        ; 0.039      ; 0.574      ;
; 0.451 ; sub_module_lcd:A|mod5:df1|q[9]                     ; sub_module_lcd:A|mod5:df1|q[10]                    ; clk          ; clk         ; 0.000        ; 0.038      ; 0.573      ;
; 0.451 ; sub_module_lcd:A|mod5:df1|q[15]                    ; sub_module_lcd:A|mod5:df1|q[16]                    ; clk          ; clk         ; 0.000        ; 0.039      ; 0.574      ;
; 0.451 ; sub_module_lcd:A|mod5:df1|q[13]                    ; sub_module_lcd:A|mod5:df1|q[14]                    ; clk          ; clk         ; 0.000        ; 0.039      ; 0.574      ;
; 0.451 ; sub_module_lcd:A|mod5:df1|q[19]                    ; sub_module_lcd:A|mod5:df1|q[20]                    ; clk          ; clk         ; 0.000        ; 0.039      ; 0.574      ;
; 0.451 ; sub_module_lcd:A|mod5:df1|q[3]                     ; sub_module_lcd:A|mod5:df1|q[4]                     ; clk          ; clk         ; 0.000        ; 0.038      ; 0.573      ;
; 0.452 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[31]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[21]     ; clk          ; clk         ; 0.000        ; 0.039      ; 0.575      ;
; 0.452 ; sub_module_lcd:A|mod5:df1|q[7]                     ; sub_module_lcd:A|mod5:df1|q[8]                     ; clk          ; clk         ; 0.000        ; 0.038      ; 0.574      ;
; 0.452 ; sub_module_lcd:A|mod5:df1|q[5]                     ; sub_module_lcd:A|mod5:df1|q[6]                     ; clk          ; clk         ; 0.000        ; 0.038      ; 0.574      ;
; 0.452 ; sub_module_lcd:A|mod5:df1|q[0]                     ; sub_module_lcd:A|mod5:df1|q[2]                     ; clk          ; clk         ; 0.000        ; 0.038      ; 0.574      ;
; 0.453 ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[31]     ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[23]     ; clk          ; clk         ; 0.000        ; 0.039      ; 0.576      ;
; 0.453 ; sub_module_lcd:A|mod5:df1|q[11]                    ; sub_module_lcd:A|mod5:df1|q[13]                    ; clk          ; clk         ; 0.000        ; 0.039      ; 0.576      ;
; 0.453 ; sub_module_lcd:A|mod5:df1|q[17]                    ; sub_module_lcd:A|mod5:df1|q[19]                    ; clk          ; clk         ; 0.000        ; 0.039      ; 0.576      ;
; 0.453 ; sub_module_lcd:A|mod5:df1|q[1]                     ; sub_module_lcd:A|mod5:df1|q[3]                     ; clk          ; clk         ; 0.000        ; 0.038      ; 0.575      ;
; 0.454 ; sub_module_lcd:A|mod5:df1|q[15]                    ; sub_module_lcd:A|mod5:df1|q[17]                    ; clk          ; clk         ; 0.000        ; 0.039      ; 0.577      ;
; 0.454 ; sub_module_lcd:A|mod5:df1|q[13]                    ; sub_module_lcd:A|mod5:df1|q[15]                    ; clk          ; clk         ; 0.000        ; 0.039      ; 0.577      ;
>>>>>>> 9cea7b3c11b2e9ccfe0f368c8112d0e03173352b
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk'                                                                                                                                            ;
+--------+---------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
<<<<<<< HEAD
; 18.467 ; sub_module_lcd:A|lcdcontrollerfast:lc1|busy ; sub_module_lcd:A|userlogic_ad_wr:ul1|send_enable   ; clk          ; clk         ; 20.000       ; -0.041     ; 1.479      ;
; 18.504 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|send_enable   ; clk          ; clk         ; 20.000       ; -0.055     ; 1.428      ;
; 18.638 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; clk          ; clk         ; 20.000       ; -0.051     ; 1.298      ;
; 18.643 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[6] ; clk          ; clk         ; 20.000       ; -0.060     ; 1.284      ;
; 18.643 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[4] ; clk          ; clk         ; 20.000       ; -0.060     ; 1.284      ;
; 18.643 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[3] ; clk          ; clk         ; 20.000       ; -0.060     ; 1.284      ;
; 18.643 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[2] ; clk          ; clk         ; 20.000       ; -0.060     ; 1.284      ;
; 18.643 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; clk          ; clk         ; 20.000       ; -0.060     ; 1.284      ;
; 18.692 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[3]      ; clk          ; clk         ; 20.000       ; -0.035     ; 1.260      ;
; 18.692 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[28]     ; clk          ; clk         ; 20.000       ; -0.035     ; 1.260      ;
; 18.692 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[5]      ; clk          ; clk         ; 20.000       ; -0.035     ; 1.260      ;
; 18.692 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[22]     ; clk          ; clk         ; 20.000       ; -0.035     ; 1.260      ;
; 18.692 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[23]     ; clk          ; clk         ; 20.000       ; -0.035     ; 1.260      ;
; 18.692 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[24]     ; clk          ; clk         ; 20.000       ; -0.035     ; 1.260      ;
; 18.692 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[25]     ; clk          ; clk         ; 20.000       ; -0.035     ; 1.260      ;
; 18.692 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[26]     ; clk          ; clk         ; 20.000       ; -0.035     ; 1.260      ;
; 18.692 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[27]     ; clk          ; clk         ; 20.000       ; -0.035     ; 1.260      ;
; 18.692 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[29]     ; clk          ; clk         ; 20.000       ; -0.035     ; 1.260      ;
; 18.692 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[30]     ; clk          ; clk         ; 20.000       ; -0.035     ; 1.260      ;
; 18.802 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[9] ; clk          ; clk         ; 20.000       ; -0.055     ; 1.130      ;
; 18.802 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[7] ; clk          ; clk         ; 20.000       ; -0.055     ; 1.130      ;
; 18.802 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[5] ; clk          ; clk         ; 20.000       ; -0.055     ; 1.130      ;
; 18.885 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[12]     ; clk          ; clk         ; 20.000       ; -0.030     ; 1.072      ;
; 18.885 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[13]     ; clk          ; clk         ; 20.000       ; -0.030     ; 1.072      ;
; 18.885 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[14]     ; clk          ; clk         ; 20.000       ; -0.030     ; 1.072      ;
; 18.885 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[15]     ; clk          ; clk         ; 20.000       ; -0.030     ; 1.072      ;
; 18.885 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[16]     ; clk          ; clk         ; 20.000       ; -0.030     ; 1.072      ;
; 18.885 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[17]     ; clk          ; clk         ; 20.000       ; -0.030     ; 1.072      ;
; 18.885 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[18]     ; clk          ; clk         ; 20.000       ; -0.030     ; 1.072      ;
; 18.885 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[19]     ; clk          ; clk         ; 20.000       ; -0.030     ; 1.072      ;
; 18.885 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[20]     ; clk          ; clk         ; 20.000       ; -0.030     ; 1.072      ;
; 18.885 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[21]     ; clk          ; clk         ; 20.000       ; -0.030     ; 1.072      ;
; 18.980 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[31]     ; clk          ; clk         ; 20.000       ; -0.034     ; 0.973      ;
; 18.980 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[6]      ; clk          ; clk         ; 20.000       ; -0.034     ; 0.973      ;
; 18.980 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[7]      ; clk          ; clk         ; 20.000       ; -0.034     ; 0.973      ;
; 18.980 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[8]      ; clk          ; clk         ; 20.000       ; -0.034     ; 0.973      ;
; 18.980 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[9]      ; clk          ; clk         ; 20.000       ; -0.034     ; 0.973      ;
; 18.980 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[10]     ; clk          ; clk         ; 20.000       ; -0.034     ; 0.973      ;
; 18.980 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[11]     ; clk          ; clk         ; 20.000       ; -0.034     ; 0.973      ;
; 19.009 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[2]      ; clk          ; clk         ; 20.000       ; -0.041     ; 0.937      ;
; 19.009 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[0]      ; clk          ; clk         ; 20.000       ; -0.041     ; 0.937      ;
; 19.009 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[1]      ; clk          ; clk         ; 20.000       ; -0.041     ; 0.937      ;
; 19.009 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[4]      ; clk          ; clk         ; 20.000       ; -0.041     ; 0.937      ;
=======
; 18.576 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[2] ; clk          ; clk         ; 20.000       ; -0.033     ; 1.378      ;
; 18.615 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[4] ; clk          ; clk         ; 20.000       ; -0.032     ; 1.340      ;
; 18.619 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|send_enable   ; clk          ; clk         ; 20.000       ; -0.034     ; 1.334      ;
; 18.623 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[5] ; clk          ; clk         ; 20.000       ; -0.030     ; 1.334      ;
; 18.650 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; clk          ; clk         ; 20.000       ; -0.031     ; 1.306      ;
; 18.725 ; sub_module_lcd:A|lcdcontrollerfast:lc1|busy ; sub_module_lcd:A|userlogic_ad_wr:ul1|send_enable   ; clk          ; clk         ; 20.000       ; -0.019     ; 1.243      ;
; 18.774 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; clk          ; clk         ; 20.000       ; -0.016     ; 1.197      ;
; 18.792 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[3] ; clk          ; clk         ; 20.000       ; -0.030     ; 1.165      ;
; 18.807 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[7] ; clk          ; clk         ; 20.000       ; -0.034     ; 1.146      ;
; 18.807 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[6] ; clk          ; clk         ; 20.000       ; -0.034     ; 1.146      ;
; 18.817 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[9] ; clk          ; clk         ; 20.000       ; 0.164      ; 1.334      ;
; 18.838 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[31]     ; clk          ; clk         ; 20.000       ; -0.040     ; 1.109      ;
; 18.838 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[18]     ; clk          ; clk         ; 20.000       ; -0.040     ; 1.109      ;
; 18.838 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[19]     ; clk          ; clk         ; 20.000       ; -0.040     ; 1.109      ;
; 18.838 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[20]     ; clk          ; clk         ; 20.000       ; -0.040     ; 1.109      ;
; 18.838 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[21]     ; clk          ; clk         ; 20.000       ; -0.040     ; 1.109      ;
; 18.838 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[22]     ; clk          ; clk         ; 20.000       ; -0.040     ; 1.109      ;
; 18.838 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[23]     ; clk          ; clk         ; 20.000       ; -0.040     ; 1.109      ;
; 18.838 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[24]     ; clk          ; clk         ; 20.000       ; -0.040     ; 1.109      ;
; 18.838 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[25]     ; clk          ; clk         ; 20.000       ; -0.040     ; 1.109      ;
; 18.838 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[26]     ; clk          ; clk         ; 20.000       ; -0.040     ; 1.109      ;
; 18.838 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[30]     ; clk          ; clk         ; 20.000       ; -0.040     ; 1.109      ;
; 18.987 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[9]      ; clk          ; clk         ; 20.000       ; -0.043     ; 0.957      ;
; 18.987 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[10]     ; clk          ; clk         ; 20.000       ; -0.043     ; 0.957      ;
; 18.987 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[11]     ; clk          ; clk         ; 20.000       ; -0.043     ; 0.957      ;
; 18.987 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[12]     ; clk          ; clk         ; 20.000       ; -0.043     ; 0.957      ;
; 18.987 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[13]     ; clk          ; clk         ; 20.000       ; -0.043     ; 0.957      ;
; 18.987 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[14]     ; clk          ; clk         ; 20.000       ; -0.043     ; 0.957      ;
; 18.987 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[15]     ; clk          ; clk         ; 20.000       ; -0.043     ; 0.957      ;
; 18.987 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[16]     ; clk          ; clk         ; 20.000       ; -0.043     ; 0.957      ;
; 18.987 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[17]     ; clk          ; clk         ; 20.000       ; -0.043     ; 0.957      ;
; 19.016 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[0]      ; clk          ; clk         ; 20.000       ; -0.047     ; 0.924      ;
; 19.016 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[1]      ; clk          ; clk         ; 20.000       ; -0.047     ; 0.924      ;
; 19.016 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[2]      ; clk          ; clk         ; 20.000       ; -0.047     ; 0.924      ;
; 19.016 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[3]      ; clk          ; clk         ; 20.000       ; -0.047     ; 0.924      ;
; 19.016 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[4]      ; clk          ; clk         ; 20.000       ; -0.047     ; 0.924      ;
; 19.016 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[7]      ; clk          ; clk         ; 20.000       ; -0.047     ; 0.924      ;
; 19.016 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[27]     ; clk          ; clk         ; 20.000       ; -0.047     ; 0.924      ;
; 19.016 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[28]     ; clk          ; clk         ; 20.000       ; -0.047     ; 0.924      ;
; 19.016 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[29]     ; clk          ; clk         ; 20.000       ; -0.047     ; 0.924      ;
; 19.034 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[8]      ; clk          ; clk         ; 20.000       ; -0.041     ; 0.912      ;
; 19.034 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[5]      ; clk          ; clk         ; 20.000       ; -0.041     ; 0.912      ;
; 19.034 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[6]      ; clk          ; clk         ; 20.000       ; -0.041     ; 0.912      ;
>>>>>>> 9cea7b3c11b2e9ccfe0f368c8112d0e03173352b
+--------+---------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk'                                                                                                                                            ;
+-------+---------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
<<<<<<< HEAD
; 0.687 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[2]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.808      ;
; 0.687 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[0]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.808      ;
; 0.687 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[1]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.808      ;
; 0.687 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[4]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.808      ;
; 0.706 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[31]     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.835      ;
; 0.706 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[6]      ; clk          ; clk         ; 0.000        ; 0.045      ; 0.835      ;
; 0.706 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[7]      ; clk          ; clk         ; 0.000        ; 0.045      ; 0.835      ;
; 0.706 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[8]      ; clk          ; clk         ; 0.000        ; 0.045      ; 0.835      ;
; 0.706 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[9]      ; clk          ; clk         ; 0.000        ; 0.045      ; 0.835      ;
; 0.706 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[10]     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.835      ;
; 0.706 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[11]     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.835      ;
; 0.791 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[12]     ; clk          ; clk         ; 0.000        ; 0.049      ; 0.924      ;
; 0.791 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[13]     ; clk          ; clk         ; 0.000        ; 0.049      ; 0.924      ;
; 0.791 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[14]     ; clk          ; clk         ; 0.000        ; 0.049      ; 0.924      ;
; 0.791 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[15]     ; clk          ; clk         ; 0.000        ; 0.049      ; 0.924      ;
; 0.791 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[16]     ; clk          ; clk         ; 0.000        ; 0.049      ; 0.924      ;
; 0.791 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[17]     ; clk          ; clk         ; 0.000        ; 0.049      ; 0.924      ;
; 0.791 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[18]     ; clk          ; clk         ; 0.000        ; 0.049      ; 0.924      ;
; 0.791 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[19]     ; clk          ; clk         ; 0.000        ; 0.049      ; 0.924      ;
; 0.791 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[20]     ; clk          ; clk         ; 0.000        ; 0.049      ; 0.924      ;
; 0.791 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[21]     ; clk          ; clk         ; 0.000        ; 0.049      ; 0.924      ;
; 0.871 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[9] ; clk          ; clk         ; 0.000        ; 0.023      ; 0.978      ;
; 0.871 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[7] ; clk          ; clk         ; 0.000        ; 0.023      ; 0.978      ;
; 0.871 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[5] ; clk          ; clk         ; 0.000        ; 0.023      ; 0.978      ;
; 0.953 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[3]      ; clk          ; clk         ; 0.000        ; 0.043      ; 1.080      ;
; 0.953 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[28]     ; clk          ; clk         ; 0.000        ; 0.043      ; 1.080      ;
; 0.953 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[5]      ; clk          ; clk         ; 0.000        ; 0.043      ; 1.080      ;
; 0.953 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[22]     ; clk          ; clk         ; 0.000        ; 0.043      ; 1.080      ;
; 0.953 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[23]     ; clk          ; clk         ; 0.000        ; 0.043      ; 1.080      ;
; 0.953 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[24]     ; clk          ; clk         ; 0.000        ; 0.043      ; 1.080      ;
; 0.953 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[25]     ; clk          ; clk         ; 0.000        ; 0.043      ; 1.080      ;
; 0.953 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[26]     ; clk          ; clk         ; 0.000        ; 0.043      ; 1.080      ;
; 0.953 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[27]     ; clk          ; clk         ; 0.000        ; 0.043      ; 1.080      ;
; 0.953 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[29]     ; clk          ; clk         ; 0.000        ; 0.043      ; 1.080      ;
; 0.953 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[30]     ; clk          ; clk         ; 0.000        ; 0.043      ; 1.080      ;
; 0.996 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; clk          ; clk         ; 0.000        ; 0.027      ; 1.107      ;
; 1.002 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[6] ; clk          ; clk         ; 0.000        ; 0.017      ; 1.103      ;
; 1.002 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[4] ; clk          ; clk         ; 0.000        ; 0.017      ; 1.103      ;
; 1.002 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[3] ; clk          ; clk         ; 0.000        ; 0.017      ; 1.103      ;
; 1.002 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[2] ; clk          ; clk         ; 0.000        ; 0.017      ; 1.103      ;
; 1.002 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; clk          ; clk         ; 0.000        ; 0.017      ; 1.103      ;
; 1.172 ; sub_module_lcd:A|lcdcontrollerfast:lc1|busy ; sub_module_lcd:A|userlogic_ad_wr:ul1|send_enable   ; clk          ; clk         ; 0.000        ; 0.037      ; 1.293      ;
; 1.200 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|send_enable   ; clk          ; clk         ; 0.000        ; 0.023      ; 1.307      ;
=======
; 0.672 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[8]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.793      ;
; 0.672 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[5]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.793      ;
; 0.672 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[6]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.793      ;
; 0.690 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[0]      ; clk          ; clk         ; 0.000        ; 0.031      ; 0.805      ;
; 0.690 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[1]      ; clk          ; clk         ; 0.000        ; 0.031      ; 0.805      ;
; 0.690 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[2]      ; clk          ; clk         ; 0.000        ; 0.031      ; 0.805      ;
; 0.690 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[3]      ; clk          ; clk         ; 0.000        ; 0.031      ; 0.805      ;
; 0.690 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[4]      ; clk          ; clk         ; 0.000        ; 0.031      ; 0.805      ;
; 0.690 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[7]      ; clk          ; clk         ; 0.000        ; 0.031      ; 0.805      ;
; 0.690 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[27]     ; clk          ; clk         ; 0.000        ; 0.031      ; 0.805      ;
; 0.690 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[28]     ; clk          ; clk         ; 0.000        ; 0.031      ; 0.805      ;
; 0.690 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[29]     ; clk          ; clk         ; 0.000        ; 0.031      ; 0.805      ;
; 0.705 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[9]      ; clk          ; clk         ; 0.000        ; 0.035      ; 0.824      ;
; 0.705 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[10]     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.824      ;
; 0.705 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[11]     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.824      ;
; 0.705 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[12]     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.824      ;
; 0.705 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[13]     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.824      ;
; 0.705 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[14]     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.824      ;
; 0.705 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[15]     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.824      ;
; 0.705 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[16]     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.824      ;
; 0.705 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[17]     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.824      ;
; 0.801 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[9] ; clk          ; clk         ; 0.000        ; 0.251      ; 1.136      ;
; 0.833 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[31]     ; clk          ; clk         ; 0.000        ; 0.038      ; 0.955      ;
; 0.833 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[18]     ; clk          ; clk         ; 0.000        ; 0.038      ; 0.955      ;
; 0.833 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[19]     ; clk          ; clk         ; 0.000        ; 0.038      ; 0.955      ;
; 0.833 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[20]     ; clk          ; clk         ; 0.000        ; 0.038      ; 0.955      ;
; 0.833 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[21]     ; clk          ; clk         ; 0.000        ; 0.038      ; 0.955      ;
; 0.833 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[22]     ; clk          ; clk         ; 0.000        ; 0.038      ; 0.955      ;
; 0.833 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[23]     ; clk          ; clk         ; 0.000        ; 0.038      ; 0.955      ;
; 0.833 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[24]     ; clk          ; clk         ; 0.000        ; 0.038      ; 0.955      ;
; 0.833 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[25]     ; clk          ; clk         ; 0.000        ; 0.038      ; 0.955      ;
; 0.833 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[26]     ; clk          ; clk         ; 0.000        ; 0.038      ; 0.955      ;
; 0.833 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|count[30]     ; clk          ; clk         ; 0.000        ; 0.038      ; 0.955      ;
; 0.846 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[7] ; clk          ; clk         ; 0.000        ; 0.044      ; 0.974      ;
; 0.846 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[6] ; clk          ; clk         ; 0.000        ; 0.044      ; 0.974      ;
; 0.859 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[3] ; clk          ; clk         ; 0.000        ; 0.048      ; 0.991      ;
; 0.874 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[1] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.021      ;
; 0.952 ; sub_module_lcd:A|lcdcontrollerfast:lc1|busy ; sub_module_lcd:A|userlogic_ad_wr:ul1|send_enable   ; clk          ; clk         ; 0.000        ; 0.058      ; 1.094      ;
; 0.980 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[0] ; clk          ; clk         ; 0.000        ; 0.047      ; 1.111      ;
; 1.004 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[5] ; clk          ; clk         ; 0.000        ; 0.048      ; 1.136      ;
; 1.007 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[4] ; clk          ; clk         ; 0.000        ; 0.046      ; 1.137      ;
; 1.040 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|data_write[2] ; clk          ; clk         ; 0.000        ; 0.045      ; 1.169      ;
; 1.079 ; sub_module_lcd:A|mod5:df1|q[21]             ; sub_module_lcd:A|userlogic_ad_wr:ul1|send_enable   ; clk          ; clk         ; 0.000        ; 0.044      ; 1.207      ;
>>>>>>> 9cea7b3c11b2e9ccfe0f368c8112d0e03173352b
+-------+---------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


<<<<<<< HEAD
+--------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                          ;
+---------------------------------------------------+-------+-------+----------+---------+---------------------+
; Clock                                             ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack                                  ; 1.050 ; 0.175 ; 17.013   ; 0.687   ; 4.687               ;
;  clk                                              ; 3.597 ; 0.183 ; 17.013   ; 0.687   ; 9.438               ;
;  pll1|altpll_component|auto_generated|pll1|clk[0] ; 1.050 ; 0.175 ; N/A      ; N/A     ; 4.687               ;
; Design-wide TNS                                   ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk                                              ; 0.000 ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  pll1|altpll_component|auto_generated|pll1|clk[0] ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+---------------------------------------------------+-------+-------+----------+---------+---------------------+
=======
+----------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                            ;
+---------------------------------------------------+---------+-------+----------+---------+---------------------+
; Clock                                             ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack                                  ; -6.849  ; 0.175 ; 17.243   ; 0.672   ; -1.693              ;
;  clk                                              ; -2.387  ; 0.184 ; 17.243   ; 0.672   ; 9.416               ;
;  pll1|altpll_component|auto_generated|pll1|clk[0] ; -6.849  ; 0.175 ; N/A      ; N/A     ; -1.693              ;
; Design-wide TNS                                   ; -82.108 ; 0.0   ; 0.0      ; 0.0     ; -18.759             ;
;  clk                                              ; -15.466 ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  pll1|altpll_component|auto_generated|pll1|clk[0] ; -66.642 ; 0.000 ; N/A      ; N/A     ; -18.759             ;
+---------------------------------------------------+---------+-------+----------+---------+---------------------+
>>>>>>> 9cea7b3c11b2e9ccfe0f368c8112d0e03173352b


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; ad_sram[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad_sram[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad_sram[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad_sram[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad_sram[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad_sram[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad_sram[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad_sram[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad_sram[8]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad_sram[9]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad_sram[10]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad_sram[11]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad_sram[12]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad_sram[13]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad_sram[14]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad_sram[15]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad_sram[16]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad_sram[17]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad_sram[18]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad_sram[19]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; we_n_sram     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oe_n_sram     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ce_n_sram     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; lb_n_sram     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ub_n_sram     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; en_lcd        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rw_lcd        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rs_lcd        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; pon_lcd       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blon_lcd      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segoutL[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segoutL[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segoutL[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segoutL[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segoutL[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segoutL[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segoutL[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segoutL[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segoutL[8]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segoutL[9]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segoutL[10]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segoutL[11]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segoutL[12]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segoutL[13]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segoutM[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segoutM[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segoutM[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segoutM[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segoutM[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segoutM[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segoutM[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segoutM[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segoutM[8]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segoutM[9]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segoutM[10]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segoutM[11]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segoutM[12]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segoutM[13]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segoutR[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segoutR[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segoutR[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segoutR[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segoutR[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segoutR[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segoutR[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segoutR[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segoutR[8]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segoutR[9]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segoutR[10]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segoutR[11]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segoutR[12]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segoutR[13]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segoutR[14]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segoutR[15]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segoutR[16]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segoutR[17]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segoutR[18]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segoutR[19]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segoutR[20]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segoutR[21]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segoutR[22]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segoutR[23]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segoutR[24]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segoutR[25]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segoutR[26]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segoutR[27]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dio_sram[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dio_sram[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dio_sram[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dio_sram[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dio_sram[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dio_sram[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dio_sram[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dio_sram[7]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dio_sram[8]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dio_sram[9]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dio_sram[10]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dio_sram[11]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dio_sram[12]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dio_sram[13]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dio_sram[14]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dio_sram[15]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dio_lcd[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dio_lcd[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dio_lcd[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dio_lcd[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dio_lcd[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dio_lcd[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dio_lcd[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dio_lcd[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; psw[2]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dio_sram[0]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dio_sram[1]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dio_sram[2]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dio_sram[3]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dio_sram[4]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dio_sram[5]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dio_sram[6]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dio_sram[7]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dio_sram[8]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dio_sram[9]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dio_sram[10]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dio_sram[11]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dio_sram[12]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dio_sram[13]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dio_sram[14]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dio_sram[15]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dio_lcd[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dio_lcd[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dio_lcd[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dio_lcd[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dio_lcd[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dio_lcd[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dio_lcd[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dio_lcd[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tsw[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tsw[16]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tsw[1]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tsw[2]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tsw[3]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tsw[4]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tsw[5]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tsw[6]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tsw[7]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tsw[8]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tsw[9]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tsw[10]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tsw[11]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tsw[12]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tsw[13]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tsw[14]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tsw[15]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tsw[17]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; psw[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; psw[3]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; psw[1]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ad_sram[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ad_sram[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ad_sram[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ad_sram[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ad_sram[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ad_sram[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ad_sram[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ad_sram[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ad_sram[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ad_sram[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; ad_sram[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ad_sram[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ad_sram[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; ad_sram[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ad_sram[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ad_sram[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; ad_sram[16]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ad_sram[17]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ad_sram[18]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ad_sram[19]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; we_n_sram     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oe_n_sram     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ce_n_sram     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; lb_n_sram     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ub_n_sram     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; en_lcd        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; rw_lcd        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; rs_lcd        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; pon_lcd       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; blon_lcd      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; segoutL[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; segoutL[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; segoutL[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; segoutL[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; segoutL[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; segoutL[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; segoutL[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; segoutL[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; segoutL[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; segoutL[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; segoutL[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; segoutL[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; segoutL[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; segoutL[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; segoutM[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; segoutM[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; segoutM[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; segoutM[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; segoutM[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; segoutM[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; segoutM[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; segoutM[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; segoutM[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; segoutM[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; segoutM[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; segoutM[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; segoutM[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; segoutM[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; segoutR[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; segoutR[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; segoutR[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; segoutR[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; segoutR[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; segoutR[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; segoutR[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; segoutR[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; segoutR[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; segoutR[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; segoutR[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; segoutR[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; segoutR[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; segoutR[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; segoutR[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; segoutR[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; segoutR[16]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; segoutR[17]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; segoutR[18]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; segoutR[19]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; segoutR[20]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; segoutR[21]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; segoutR[22]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; segoutR[23]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; segoutR[24]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; segoutR[25]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; segoutR[26]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; segoutR[27]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; dio_sram[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; dio_sram[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; dio_sram[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; dio_sram[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; dio_sram[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; dio_sram[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; dio_sram[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; dio_sram[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; dio_sram[8]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; dio_sram[9]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; dio_sram[10]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; dio_sram[11]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; dio_sram[12]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; dio_sram[13]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; dio_sram[14]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; dio_sram[15]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; dio_lcd[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; dio_lcd[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; dio_lcd[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; dio_lcd[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; dio_lcd[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; dio_lcd[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; dio_lcd[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; dio_lcd[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ad_sram[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ad_sram[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ad_sram[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ad_sram[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ad_sram[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ad_sram[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ad_sram[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ad_sram[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ad_sram[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ad_sram[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; ad_sram[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ad_sram[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ad_sram[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; ad_sram[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ad_sram[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ad_sram[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; ad_sram[16]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ad_sram[17]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ad_sram[18]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ad_sram[19]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; we_n_sram     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oe_n_sram     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ce_n_sram     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; lb_n_sram     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ub_n_sram     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; en_lcd        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; rw_lcd        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; rs_lcd        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; pon_lcd       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; blon_lcd      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; segoutL[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; segoutL[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; segoutL[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; segoutL[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; segoutL[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; segoutL[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; segoutL[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; segoutL[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; segoutL[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; segoutL[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; segoutL[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; segoutL[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; segoutL[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; segoutL[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; segoutM[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; segoutM[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; segoutM[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; segoutM[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; segoutM[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; segoutM[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; segoutM[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; segoutM[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; segoutM[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; segoutM[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; segoutM[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; segoutM[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; segoutM[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; segoutM[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; segoutR[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; segoutR[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; segoutR[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; segoutR[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; segoutR[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; segoutR[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; segoutR[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; segoutR[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; segoutR[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; segoutR[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; segoutR[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; segoutR[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; segoutR[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; segoutR[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; segoutR[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; segoutR[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; segoutR[16]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; segoutR[17]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; segoutR[18]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; segoutR[19]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; segoutR[20]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; segoutR[21]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; segoutR[22]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; segoutR[23]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; segoutR[24]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; segoutR[25]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; segoutR[26]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; segoutR[27]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; dio_sram[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; dio_sram[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; dio_sram[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; dio_sram[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; dio_sram[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; dio_sram[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; dio_sram[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; dio_sram[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; dio_sram[8]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; dio_sram[9]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; dio_sram[10]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; dio_sram[11]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; dio_sram[12]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; dio_sram[13]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; dio_sram[14]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; dio_sram[15]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; dio_lcd[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; dio_lcd[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; dio_lcd[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; dio_lcd[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; dio_lcd[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; dio_lcd[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; dio_lcd[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; dio_lcd[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ad_sram[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ad_sram[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ad_sram[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ad_sram[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ad_sram[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ad_sram[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ad_sram[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ad_sram[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ad_sram[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ad_sram[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; ad_sram[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ad_sram[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ad_sram[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; ad_sram[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ad_sram[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ad_sram[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; ad_sram[16]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ad_sram[17]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ad_sram[18]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ad_sram[19]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; we_n_sram     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oe_n_sram     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ce_n_sram     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; lb_n_sram     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ub_n_sram     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; en_lcd        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; rw_lcd        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; rs_lcd        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; pon_lcd       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; blon_lcd      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; segoutL[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; segoutL[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; segoutL[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; segoutL[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; segoutL[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; segoutL[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; segoutL[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; segoutL[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; segoutL[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; segoutL[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; segoutL[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; segoutL[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; segoutL[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; segoutL[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; segoutM[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; segoutM[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; segoutM[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; segoutM[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; segoutM[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; segoutM[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; segoutM[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; segoutM[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; segoutM[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; segoutM[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; segoutM[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; segoutM[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; segoutM[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; segoutM[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; segoutR[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; segoutR[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; segoutR[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; segoutR[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; segoutR[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; segoutR[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; segoutR[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; segoutR[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; segoutR[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; segoutR[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; segoutR[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; segoutR[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; segoutR[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; segoutR[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; segoutR[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; segoutR[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; segoutR[16]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; segoutR[17]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; segoutR[18]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; segoutR[19]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; segoutR[20]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; segoutR[21]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; segoutR[22]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; segoutR[23]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; segoutR[24]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; segoutR[25]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; segoutR[26]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; segoutR[27]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dio_sram[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dio_sram[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dio_sram[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dio_sram[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; dio_sram[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; dio_sram[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; dio_sram[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; dio_sram[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; dio_sram[8]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dio_sram[9]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dio_sram[10]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dio_sram[11]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dio_sram[12]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dio_sram[13]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dio_sram[14]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dio_sram[15]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dio_lcd[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; dio_lcd[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; dio_lcd[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; dio_lcd[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; dio_lcd[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; dio_lcd[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; dio_lcd[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; dio_lcd[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                 ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
; From Clock                                       ; To Clock                                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
<<<<<<< HEAD
; clk                                              ; clk                                              ; 1441279  ; 0        ; 0        ; 0        ;
; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk                                              ; 111      ; 0        ; 0        ; 0        ;
; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 352      ; 0        ; 0        ; 0        ;
=======
; clk                                              ; clk                                              ; 1394437  ; 0        ; 0        ; 0        ;
; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk                                              ; 98       ; 0        ; 0        ; 0        ;
; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 374      ; 0        ; 0        ; 0        ;
>>>>>>> 9cea7b3c11b2e9ccfe0f368c8112d0e03173352b
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                  ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
; From Clock                                       ; To Clock                                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
<<<<<<< HEAD
; clk                                              ; clk                                              ; 1441279  ; 0        ; 0        ; 0        ;
; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk                                              ; 111      ; 0        ; 0        ; 0        ;
; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 352      ; 0        ; 0        ; 0        ;
=======
; clk                                              ; clk                                              ; 1394437  ; 0        ; 0        ; 0        ;
; pll1|altpll_component|auto_generated|pll1|clk[0] ; clk                                              ; 98       ; 0        ; 0        ; 0        ;
; pll1|altpll_component|auto_generated|pll1|clk[0] ; pll1|altpll_component|auto_generated|pll1|clk[0] ; 374      ; 0        ; 0        ; 0        ;
>>>>>>> 9cea7b3c11b2e9ccfe0f368c8112d0e03173352b
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 43       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 43       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 1     ; 1    ;
; Unconstrained Input Ports       ; 29    ; 29   ;
; Unconstrained Input Port Paths  ; 484   ; 484  ;
; Unconstrained Output Ports      ; 70    ; 70   ;
; Unconstrained Output Port Paths ; 330   ; 330  ;
+---------------------------------+-------+------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Clock Status Summary                                                                                                             ;
+---------------------------------------------------+--------------------------------------------------+-----------+---------------+
; Target                                            ; Clock                                            ; Type      ; Status        ;
+---------------------------------------------------+--------------------------------------------------+-----------+---------------+
; clk                                               ; clk                                              ; Base      ; Constrained   ;
; pll1|altpll_component|auto_generated|pll1|clk[0]  ; pll1|altpll_component|auto_generated|pll1|clk[0] ; Generated ; Constrained   ;
; sub_module_bist:C|marchcontroller:mc1|addr_reg[0] ;                                                  ; Base      ; Unconstrained ;
+---------------------------------------------------+--------------------------------------------------+-----------+---------------+


+----------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                          ;
+-------------+--------------------------------------------------------------------------------------+
; Input Port  ; Comment                                                                              ;
+-------------+--------------------------------------------------------------------------------------+
; dio_sram[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dio_sram[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dio_sram[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dio_sram[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dio_sram[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dio_sram[5] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dio_sram[6] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dio_sram[7] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; psw[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; psw[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; psw[3]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tsw[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tsw[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tsw[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tsw[3]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tsw[4]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tsw[5]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tsw[6]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tsw[7]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tsw[8]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tsw[9]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tsw[10]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tsw[11]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tsw[12]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tsw[13]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tsw[14]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tsw[15]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tsw[16]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tsw[17]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; ad_sram[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad_sram[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad_sram[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad_sram[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad_sram[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad_sram[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad_sram[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad_sram[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dio_lcd[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dio_lcd[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dio_lcd[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dio_lcd[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dio_lcd[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dio_lcd[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dio_lcd[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dio_lcd[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dio_sram[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dio_sram[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dio_sram[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dio_sram[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dio_sram[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dio_sram[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dio_sram[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dio_sram[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; en_lcd      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oe_n_sram   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rs_lcd      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segoutL[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segoutL[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segoutL[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segoutL[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segoutL[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segoutL[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segoutL[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segoutL[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segoutL[8]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segoutL[9]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segoutL[10] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segoutL[11] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segoutL[12] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segoutL[13] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segoutM[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segoutM[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segoutM[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segoutM[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segoutM[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segoutM[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segoutM[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segoutM[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segoutM[8]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segoutM[9]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segoutM[10] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segoutM[11] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segoutM[12] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segoutM[13] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segoutR[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segoutR[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segoutR[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segoutR[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segoutR[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segoutR[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segoutR[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segoutR[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segoutR[8]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segoutR[9]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segoutR[10] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segoutR[11] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segoutR[12] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segoutR[13] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; we_n_sram   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                          ;
+-------------+--------------------------------------------------------------------------------------+
; Input Port  ; Comment                                                                              ;
+-------------+--------------------------------------------------------------------------------------+
; dio_sram[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dio_sram[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dio_sram[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dio_sram[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dio_sram[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dio_sram[5] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dio_sram[6] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dio_sram[7] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; psw[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; psw[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; psw[3]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tsw[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tsw[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tsw[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tsw[3]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tsw[4]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tsw[5]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tsw[6]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tsw[7]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tsw[8]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tsw[9]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tsw[10]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tsw[11]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tsw[12]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tsw[13]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tsw[14]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tsw[15]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tsw[16]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tsw[17]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; ad_sram[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad_sram[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad_sram[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad_sram[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad_sram[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad_sram[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad_sram[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad_sram[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dio_lcd[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dio_lcd[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dio_lcd[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dio_lcd[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dio_lcd[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dio_lcd[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dio_lcd[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dio_lcd[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dio_sram[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dio_sram[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dio_sram[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dio_sram[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dio_sram[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dio_sram[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dio_sram[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dio_sram[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; en_lcd      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oe_n_sram   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rs_lcd      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segoutL[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segoutL[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segoutL[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segoutL[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segoutL[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segoutL[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segoutL[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segoutL[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segoutL[8]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segoutL[9]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segoutL[10] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segoutL[11] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segoutL[12] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segoutL[13] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segoutM[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segoutM[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segoutM[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segoutM[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segoutM[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segoutM[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segoutM[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segoutM[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segoutM[8]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segoutM[9]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segoutM[10] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segoutM[11] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segoutM[12] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segoutM[13] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segoutR[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segoutR[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segoutR[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segoutR[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segoutR[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segoutR[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segoutR[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segoutR[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segoutR[8]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segoutR[9]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segoutR[10] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segoutR[11] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segoutR[12] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segoutR[13] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; we_n_sram   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition
<<<<<<< HEAD
    Info: Processing started: Thu Sep 12 11:05:45 2024
=======
    Info: Processing started: Thu Sep 12 10:06:37 2024
>>>>>>> 9cea7b3c11b2e9ccfe0f368c8112d0e03173352b
Info: Command: quartus_sta SRAM_LCD_FPGA -c sramdisplay
Info: qsta_default_script.tcl version: #1
Warning (20013): Ignored 19 assignments for entity "sram1" -- entity does not exist in design
    Warning (20014): Assignment for entity set_global_assignment -name IP_GENERATED_DEVICE_FAMILY "\{Cyclone IV E\}" -entity sram1 -library sram1 was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TARGETED_DEVICE_FAMILY "Cyclone IV E" -entity sram1 -library sram1 was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_QSYS_MODE STANDALONE -entity sram1 -library sram1 was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_NAME Qsys -entity sram1 -library sram1 was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_VERSION 23.1 -entity sram1 -library sram1 was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_ENV Qsys -entity sram1 -library sram1 was ignored
    Warning (20014): Assignment for entity set_global_assignment -name SLD_INFO "QSYS_NAME sram1 HAS_SOPCINFO 1 GENERATION_ID 1724651355" -entity sram1 -library sram1 was ignored
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): The Timing Analyzer is analyzing 33 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Info (332104): Reading SDC File: 'output_files/clock_constraint.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {pll1|altpll_component|auto_generated|pll1|inclk[0]} -multiply_by 10 -duty_cycle 50.00 -name {pll1|altpll_component|auto_generated|pll1|clk[0]} {pll1|altpll_component|auto_generated|pll1|clk[0]}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332060): Node: sub_module_bist:C|marchcontroller:mc1|addr_reg[0] was determined to be a clock but was found without an associated clock assignment.
<<<<<<< HEAD
    Info (13166): Latch sub_module_bist:C|marchcontroller:mc1|repeat_count[23] is being clocked by sub_module_bist:C|marchcontroller:mc1|addr_reg[0]
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 1.050
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.050               0.000 pll1|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     3.597               0.000 clk 
Info (332146): Worst-case hold slack is 0.387
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.387               0.000 pll1|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.404               0.000 clk 
Info (332146): Worst-case recovery slack is 17.013
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    17.013               0.000 clk 
Info (332146): Worst-case removal slack is 1.470
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.470               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is 4.694
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.694               0.000 pll1|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.753               0.000 clk 
=======
    Info (13166): Latch sub_module_bist:C|marchcontroller:mc1|repeat_count[9] is being clocked by sub_module_bist:C|marchcontroller:mc1|addr_reg[0]
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -6.849
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -6.849             -66.642 pll1|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    -2.387             -15.466 clk 
Info (332146): Worst-case hold slack is 0.386
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.386               0.000 pll1|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.404               0.000 clk 
Info (332146): Worst-case recovery slack is 17.243
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    17.243               0.000 clk 
Info (332146): Worst-case removal slack is 1.437
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.437               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -1.693
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.693             -18.759 pll1|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.754               0.000 clk 
>>>>>>> 9cea7b3c11b2e9ccfe0f368c8112d0e03173352b
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Warning (332060): Node: sub_module_bist:C|marchcontroller:mc1|addr_reg[0] was determined to be a clock but was found without an associated clock assignment.
<<<<<<< HEAD
    Info (13166): Latch sub_module_bist:C|marchcontroller:mc1|repeat_count[23] is being clocked by sub_module_bist:C|marchcontroller:mc1|addr_reg[0]
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332146): Worst-case setup slack is 1.866
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.866               0.000 pll1|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     4.018               0.000 clk 
Info (332146): Worst-case hold slack is 0.340
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.340               0.000 pll1|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.356               0.000 clk 
Info (332146): Worst-case recovery slack is 17.252
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    17.252               0.000 clk 
Info (332146): Worst-case removal slack is 1.335
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.335               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is 4.687
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.687               0.000 pll1|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.776               0.000 clk 
Info: Analyzing Fast 1200mV 0C Model
Warning (332060): Node: sub_module_bist:C|marchcontroller:mc1|addr_reg[0] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch sub_module_bist:C|marchcontroller:mc1|repeat_count[23] is being clocked by sub_module_bist:C|marchcontroller:mc1|addr_reg[0]
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332146): Worst-case setup slack is 5.739
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     5.739               0.000 pll1|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     6.716               0.000 clk 
=======
    Info (13166): Latch sub_module_bist:C|marchcontroller:mc1|repeat_count[9] is being clocked by sub_module_bist:C|marchcontroller:mc1|addr_reg[0]
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -6.055
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -6.055             -55.213 pll1|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    -2.208             -14.288 clk 
Info (332146): Worst-case hold slack is 0.339
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.339               0.000 pll1|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.356               0.000 clk 
Info (332146): Worst-case recovery slack is 17.478
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    17.478               0.000 clk 
Info (332146): Worst-case removal slack is 1.293
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.293               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -1.649
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.649             -18.627 pll1|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.775               0.000 clk 
Info: Analyzing Fast 1200mV 0C Model
Warning (332060): Node: sub_module_bist:C|marchcontroller:mc1|addr_reg[0] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch sub_module_bist:C|marchcontroller:mc1|repeat_count[9] is being clocked by sub_module_bist:C|marchcontroller:mc1|addr_reg[0]
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.229
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.229              -5.554 pll1|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    -0.125              -0.272 clk 
>>>>>>> 9cea7b3c11b2e9ccfe0f368c8112d0e03173352b
Info (332146): Worst-case hold slack is 0.175
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.175               0.000 pll1|altpll_component|auto_generated|pll1|clk[0] 
<<<<<<< HEAD
    Info (332119):     0.183               0.000 clk 
Info (332146): Worst-case recovery slack is 18.467
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    18.467               0.000 clk 
Info (332146): Worst-case removal slack is 0.687
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.687               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is 4.699
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.699               0.000 pll1|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.438               0.000 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 13 warnings
    Info: Peak virtual memory: 4872 megabytes
    Info: Processing ended: Thu Sep 12 11:05:47 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02
=======
    Info (332119):     0.184               0.000 clk 
Info (332146): Worst-case recovery slack is 18.576
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    18.576               0.000 clk 
Info (332146): Worst-case removal slack is 0.672
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.672               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is 0.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.000               0.000 pll1|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.416               0.000 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 16 warnings
    Info: Peak virtual memory: 4855 megabytes
    Info: Processing ended: Thu Sep 12 10:06:43 2024
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:04
>>>>>>> 9cea7b3c11b2e9ccfe0f368c8112d0e03173352b


