---
tags:
  - Note_done
  - Informatique
source: UMons - Fonctionnement des ordinateurs
---

Link :
_Fonctionnement des ordinateurs : Représentation des nombres naturels & entiers_
1. [[../2 - Représentation des nombres naturels & entiers/2.3.2.1 - Bit|2.3.2.1 - Bit]]

_Fonctionnement des ordinateurs : Eléments de conception logique_
1. [[../4 - Eléments de conception logique/4.4 - Porte logique|4.4 - Porte logique]]
2. [[../4 - Eléments de conception logique/4.5.5 - Multiplexeur binaire|4.5.5 - Multiplexeur binaire]]
3. [[../4 - Eléments de conception logique/4.6.6.2 - Bus (fonc ordi)|4.6.6.2 - Bus (fonc ordi)]]

_Fonctionnement des ordinateurs : Processeur_
1. [[../5 - Processeur/5.4.6.6.5 - Adressage indirect indexé (MIPS)|5.4.6.6.5 - Adressage indirect indexé (MIPS)]]

_Fonctionnement des ordinateurs : Hiérarchie de mémoires_
1. [[8.5 - Mémoire cache]]
2. [[8.5.1 - Cache miss (Mémoire cache)]]
3. [[8.5.2 - Cache hit (Mémoire cache)]]
4. [[8.8 - RAM vs Cache (Fonctionnement)]]
5. [[8.8.1 - Multiples cellules dans une entrée de cache]]
6. [[8.9 - Stratégie d'organisation d'une mémoire cache]]
7. [[8.9.1 - Cache fully-associative]]
8. [[8.9.2 - Cache direct-mapped]]

# Définition
La cache set-associative est une solution intermédiaire entre les caches fully-associative et direct-mapped. 
\
Les lignes de la cache sont groupées en $2^K$ ensembles ($\color{red}\text{sets}$) comprenant chacun $S$ lignes. Le nombre de lignes par ensemble est appelé le **degré d’associativité**. On parle de cache S-way set-associative
**Illustration** : ![[../../../../0 - Dossier Template/Dossier IMage/Pasted image 20240422205652.png]]
La cache est divisée en $\color{red}\text{sets}$. Une adresse désigne un $\color{red}\text{set}$ unique. Au sein de chaque $\color{red}\text{set}$, les tags sont comparés en parallèle.
**Illustration** : ![[../../../../0 - Dossier Template/Dossier IMage/Pasted image 20240422211112.png]]


### Avantage
Avec une cache set-associative, il est possible de conserver simultanément dans la cache des données dont les adresses donnent la même valeur des $K$ bits Set.
#### Exemple
Supposons une cache 2-way set-associative de 1024 octets, organisée en 32 sets ($K=5$) de 2 lignes de 16 octets ($B=4$). Le processeur charge successivement les données situées aux adresses suivantes:
1. `0xA1234` $\Rightarrow$ $\color{lightblue}\text{1010 0001 001}\color{red}\text{1 0011}\color{green}\text{0100}$ 
2. `0xBAD37` $\Rightarrow \color{lightblue}\text{1011 1010 110}\color{red}\text{1 0011}\color{green}\text{0111}$ 

Ces deux données peuvent cohabiter dans le même set (19), mais dans deux lignes différentes. 
### Comment trouver la taille de  $\color{red}\text{set}$ (En bits) ?  
En sachant qu’une cache en set-associative, les lignes sont groupées en $\color{red}\text{sets}$, la taille d’une $\color{red}\text{set}$ dépend le nombre de $\color{red}\text{sets}$ donc $$2^{k}\text{ nombres de sets }\Rightarrow k\text{ bits de $\color{red}\text{set}$}$$ Ici, on a $$32\text{ sets}=2^5\text{ sets}\Rightarrow 5 \text{ bits de set}$$