3.2. Напишите на SystemVerilog модуль для конечного автомата, определенного следующей диаграммой состояний (см. task 3_2.PNG). Порядок входов: i. и j. Порядок выходов: х и у. Для определения имен состояний воспользуйтесь перечислимым типом. Определите конечный автомат явным образом. Напишите для своего модуля тестовое окружение. Автомат тестового окружения задайте неявно. Заголовок модуля приведен ниже:

module FSMprob 
(input logic clk, rstN, i, j, 
output logic x,y); 

7.2. Напишите тестовое окружение для задачи 3.2, которое проверит все состояния и переходы тестируемого конечного автомата, используя неявно заданный конечный автомат. 

7.4. Напишите тестовое окружение для задачи 3.2, которое проверит все состояния и переходы тестируемого конечного автомата, используя последовательность случайных входных данных. 

10.1. Для задачи 7.4 напишите тестовое окружение, в котором используются накопители переходов и которое продолжает работать, пока каждый переход не будет совершен хотя бы два раза.