<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:40:41.4041</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.01.26</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-7029964</applicationNumber><claimCount>30</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>픽셀-대-픽셀 신경망들에서 데이터의 프로세싱</inventionTitle><inventionTitleEng>PROCESSING DATA IN PIXEL-TO-PIXEL NEURAL NETWORKS</inventionTitleEng><openDate>2023.11.13</openDate><openNumber>10-2023-0156046</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.01.09</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2023.09.01</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>G06N 3/045</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>G06N 3/08</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>G06N 3/063</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>G06F 18/21</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 신경망들에서 데이터를 프로세싱하기 위한 기술들이 제공된다. 예시적인 방법은, 신경망의 각각의 계층에 의해, 데이터 입력의 제 1 스트라이프에서의 행을 프로세싱하는 단계로서, 상기 행은 계층별 시퀀스에 따라 그리고 수평 방향으로 순차적으로 프로세싱되는, 상기 제 1 스트라이프에서의 행을 프로세싱하는 단계; 상기 행을 프로세싱한 후, 각각의 계층에 의해, 행별 기준으로 제 1 스트라이프에서의 후속 행들을 프로세싱하는 단계로서, 각각의 후속 행은 계층별 시퀀스에 따라 그리고 수평 방향으로 순차적으로 프로세싱되는, 상기 제 1 스트라이프에서의 후속 행들을 프로세싱하는 단계; 상기 행 및 상기 후속 행들의 프로세싱에 기초하여 출력 스트라이프를 생성하는 단계; 각각의 계층에 의해, 데이터 입력의 제 2 스트라이프를 프로세싱하는 단계로서, 상기 제 2 스트라이프의 각각의 행은 계층별 시퀀스에 따라 그리고 수평 방향으로 프로세싱되고, 제 2 스트라이프의 행들은 행별 기준으로 프로세싱되는, 제 2 스트라이프를 프로세싱하는 단계; 및 제 2 스트라이프의 프로세싱에 기초하여 또 다른 출력 스트라이프를 생성하는 단계를 포함한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2022.09.15</internationOpenDate><internationOpenNumber>WO2022191930</internationOpenNumber><internationalApplicationDate>2022.01.26</internationalApplicationDate><internationalApplicationNumber>PCT/US2022/013891</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 장치로서,메모리; 및상기 메모리에 커플링된 하나 이상의 프로세서들을 포함하고,상기 하나 이상의 프로세서들은:입력 데이터를 획득하는 것으로서, 상기 입력 데이터는 상기 입력 데이터를 논리적으로 세그먼트화하는 스트라이프들을 포함하고, 상기 입력 데이터의 각각의 스트라이프는 데이터의 적어도 하나의 행을 포함하는, 상기 입력 데이터를 획득하는 것;신경망의 각각의 계층에 의해, 상기 입력 데이터의 제 1 스트라이프에서의 데이터의 행을 프로세싱하는 것으로서, 데이터의 상기 행은 수평 방향으로 그리고 계층별 시퀀스 (layer-by-layer sequence) 에 따라 순차적으로 프로세싱되며, 상기 계층별 시퀀스에서 상기 신경망의 각각의 선행 계층은 상기 신경망의 각각의 후속 계층 전에 데이터의 특정 행을 프로세싱하는, 상기 제 1 스트라이프에서의 데이터의 행을 프로세싱하는 것;상기 제 1 스트라이프에서의 데이터의 상기 행을 프로세싱한 후, 상기 신경망의 각각의 계층에 의해, 행별 기준으로 (row-by-row basis) 상기 제 1 스트라이프에서 데이터의 후속 행들을 프로세싱하는 것으로서, 데이터의 각각의 후속 행은 수평 방향으로 그리고 상기 계층별 시퀀스에 따라 순차적으로 프로세싱되는, 상기 데이터의 후속 행들을 프로세싱하는 것;상기 신경망에 의해, 데이터의 상기 행 및 데이터의 상기 후속 행들의 프로세싱에 기초하여 제 1 출력 스트라이프를 생성하는 것;상기 제 1 스트라이프를 프로세싱한 후, 상기 신경망의 각각의 계층에 의해, 행별 기준으로 상기 입력 데이터의 제 2 스트라이프에서의 데이터의 행들을 프로세싱하는 것으로서, 상기 제 2 스트라이프에서의 데이터의 각각의 행은 수평 방향으로 그리고 계층별 시퀀스에 따라 프로세싱되는, 상기 제 2 스트라이프에서의 데이터의 행들을 프로세싱하는 것; 및상기 제 2 스트라이프의 상기 프로세싱에 기초하여 제 2 출력 스트라이프를 생성하는 것을 행하도록 구성되는, 장치.</claim></claimInfo><claimInfo><claim>2. 제 1 항에 있어서, 상기 수평 방향으로 순차적으로 상기 제 1 스트라이프에서의 데이터의 상기 행을 프로세싱하기 위해, 상기 하나 이상의 프로세서들은,상기 신경망의 각각의 계층에 의해, 상기 행에서의 데이터의 복수의 블록들을 순차적으로 프로세싱하도록 구성되고, 상기 신경망의 각각의 계층은 상기 수평 방향을 따라 후속 블록을 프로세싱하기 전에 깊이 방향을 따라 데이터의 각각의 선행 블록을 프로세싱하는, 장치.</claim></claimInfo><claimInfo><claim>3. 제 2 항에 있어서, 상기 후속 행들을 프로세싱하기 위해, 상기 하나 이상의 프로세서들은, 상기 신경망의 각각의 계층에 의해, 각각의 후속 행에서 데이터의 각각의 복수의 블록들을 순차적으로 프로세싱하도록 구성되고, 상기 신경망의 각각의 계층은 상기 후속 행에서 데이터의 후속 블록들을 프로세싱하기 전에 상기 깊이 방향을 따라 후속 행에서 데이터의 선행 블록들을 프로세싱하는, 장치.   </claim></claimInfo><claimInfo><claim>4. 제 1 항에 있어서, 상기 신경망은 픽셀-대-픽셀 신경망을 포함하고, 상기 입력 데이터는 이미지와 연관된 픽셀들을 포함하는, 장치.   </claim></claimInfo><claimInfo><claim>5. 제 1 항에 있어서, 상기 입력 데이터를 획득하기 위해, 상기 하나 이상의 프로세서들은,스트라이프들로 상기 입력 데이터를 논리적으로 세그먼트화하도록 구성되고, 각각의 스트라이프는 상기 입력 데이터의 각각의 부분을 포함하는, 장치.   </claim></claimInfo><claimInfo><claim>6. 제 1 항에 있어서, 상기 하나 이상의 프로세서들은,제 1 메모리에, 상기 제 1 스트라이프에서 데이터의 상기 행에서의 하나 이상의 블록들에 대한 상기 신경망의 이전 계층에 의해 생성된 출력을 저장하도록; 그리고상기 신경망의 특정 계층과 연관된 제 2 메모리에, 데이터의 상기 행에서 상기 하나 이상의 블록들로부터의 데이터의 하나 이상의 라인들을 저장하도록 구성되고, 데이터의 상기 하나 이상의 라인들은 이전 스트라이프-블록-행 상에서 상기 신경망의 특정 계층의 데이터 입력의 일부를 포함하는, 장치.</claim></claimInfo><claimInfo><claim>7. 제 6 항에 있어서, 상기 하나 이상의 프로세서들은,상기 이전 스트라이프-블록-행 상의 상기 특정 계층의 상기 데이터 입력의 부분을 포함하는 데이터의 상기 하나 이상의 라인과 상기 이전 계층에 의해 생성된 출력의 조합에 기초하여 상기 신경망의 상기 특정 계층에 대한 입력을 생성하도록; 그리고상기 신경망의 상기 특정 계층에 의해, 상기 이전 계층에 대한 출력에 기초하여 추가 출력을 생성하도록 구성되는, 장치.</claim></claimInfo><claimInfo><claim>8. 제 7 항에 있어서, 상기 하나 이상의 프로세서들은,상기 특정 계층에 대한 입력의 일부를 결정하도록; 그리고상기 신경망의 상기 특정 계층과 연관된 제 3 메모리에 상기 입력의 일부를 저장하도록 구성되는, 장치.</claim></claimInfo><claimInfo><claim>9. 제 8 항에 있어서, 상기 하나 이상의 프로세서들은,상기 후속 계층의 이전 스트라이프-블록-행으로부터의 후속 계층에 대한 입력의 일부와 상기 특정 계층의 추가 출력의 조합에 기초하여 상기 신경망의 상기 후속 계층에 대한 추가 입력을 생성하도록; 그리고상기 신경망의 상기 후속 계층에 의해, 상기 후속 계층에 대한 상기 추가 입력에 기초하여 제 2 추가 출력을 생성하도록 구성되는, 장치.</claim></claimInfo><claimInfo><claim>10. 제 9 항에 있어서, 상기 하나 이상의 프로세서들은,제 4 메모리에 상기 제 2 추가 출력을 저장하도록 구성되고, 상기 제 2 메모리 및 상기 제 3 메모리는 라인 스토어 메모리에서의 라인 스토어들을 포함하고, 상기 제 1 메모리 및 상기 제 4 메모리는 스크래치 메모리에서의 버퍼들을 포함하는, 장치.</claim></claimInfo><claimInfo><claim>11. 제 1 항에 있어서, 상기 하나 이상의 프로세서들은, 상기 신경망의 특정 계층과 연관된 제 1 메모리에, 데이터의 각각의 후속 행에서 하나 이상의 블록들에 대해 상기 신경망의 이전 계층에 의해 생성된 출력들을 저장하도록; 그리고제 2 메모리에, 데이터의 각각의 후속 행에서 상기 하나 이상의 블록들로부터의 데이터의 하나 이상의 라인들을 저장하도록 구성되고, 데이터의 상기 하나 이상의 라인들은 상기 신경망의 상기 특정 계층의 하나 이상의 데이터 입력들의 하나 이상의 부분들을 포함하는, 장치.</claim></claimInfo><claimInfo><claim>12. 제 11 항에 있어서, 상기 하나 이상의 프로세서들은,이전 스트라이프-블록-행에 대한 상기 특정 계층의 상기 하나 이상의 데이터 입력들의 상기 하나 이상의 부분들을 포함하는 데이터의 상기 하나 이상의 라인들과 상기 이전 계층에 의해 생성된 상기 출력들의 조합에 기초하여 상기 신경망의 상기 특정 계층에 대한 입력들을 생성하도록; 그리고상기 신경망의 상기 특정 계층에 의해, 상기 이전 스트라이프-블록-행 상의 상기 특정 계층으로부터의 상기 입력들의 서브세트 및 상기 이전 계층으로부터의 상기 출력들에 기초하여 추가적인 출력들을 생성하도록 구성되는, 장치.</claim></claimInfo><claimInfo><claim>13. 제 12 항에 있어서, 상기 하나 이상의 프로세서들은,상기 특정 계층에 대한 상기 입력들의 부분들을 결정하도록; 상기 신경망의 후속 계층과 연관된 제 3 메모리에 상기 입력들의 일부들을 저장하도록; 그리고제 4 메모리에 상기 추가 출력들을 저장하도록 구성되고, 상기 제 2 메모리 및 상기 제 4 메모리는 메모리 버퍼들을 포함하는, 장치.</claim></claimInfo><claimInfo><claim>14. 제 1 항에 있어서, 데이터의 상기 행을 프로세싱하기 위해, 상기 하나 이상의 프로세서들은, 상기 신경망의 각각의 후속 계층에 의해, 상기 신경망의 선행 계층의 출력을 프로세싱하도록 구성되고, 상기 출력은 데이터의 상기 행에 대응하는, 장치.</claim></claimInfo><claimInfo><claim>15. 제 1 항에 있어서, 데이터의 상기 후속 행들을 프로세싱하기 위해, 상기 하나 이상의 프로세서들은, 상기 신경망의 각각의 후속 계층에 의해, 상기 신경망의 선행 계층의 출력을 프로세싱하도록 구성되고, 상기 출력은 상기 제 1 스트라이프에서 데이터의 후속 행에 대응하는, 장치.</claim></claimInfo><claimInfo><claim>16. 제 1 항에 있어서, 상기 장치는 카메라 디바이스를 포함하는, 장치.</claim></claimInfo><claimInfo><claim>17. 제 1 항에 있어서, 상기 장치는 모바일 디바이스를 포함하는, 장치.</claim></claimInfo><claimInfo><claim>18. 방법으로서,입력 데이터를 획득하는 단계로서, 상기 입력 데이터는 상기 입력 데이터를 논리적으로 세그먼트화하는 스트라이프들을 포함하고, 상기 입력 데이터의 각각의 스트라이프는 데이터의 적어도 하나의 행을 포함하는, 상기 입력 데이터를 획득하는 단계;신경망의 각각의 계층에 의해, 상기 입력 데이터의 제 1 스트라이프에서의 데이터의 행을 프로세싱하는 단계로서, 데이터의 상기 행은 수평 방향으로 그리고 계층별 시퀀스에 따라 순차적으로 프로세싱되며, 상기 계층별 시퀀스에서 상기 신경망의 각각의 선행 계층은 상기 신경망의 각각의 후속 계층 전에 데이터의 특정 행을 프로세싱하는, 상기 제 1 스트라이프에서의 데이터의 행을 프로세싱하는 단계;상기 제 1 스트라이프에서의 데이터의 상기 행을 프로세싱한 후, 상기 신경망의 각각의 계층에 의해, 행별 기준으로 상기 제 1 스트라이프에서 데이터의 후속 행들을 프로세싱하는 단계로서, 데이터의 각각의 후속 행은 수평 방향으로 그리고 계층별 시퀀스에 따라 순차적으로 프로세싱되는, 상기 데이터의 후속 행들을 프로세싱하는 단계;상기 신경망에 의해, 데이터의 상기 행 및 데이터의 상기 후속 행들의 프로세싱에 기초하여 제 1 출력 스트라이프를 생성하는 단계;상기 제 1 스트라이프를 프로세싱한 후, 상기 신경망의 각각의 계층에 의해, 행별 기준으로 상기 입력 데이터의 제 2 스트라이프에서의 데이터의 행들을 프로세싱하는 단계로서, 상기 제 2 스트라이프에서의 데이터의 각각의 행은 수평 방향으로 그리고 계층별 시퀀스에 따라 프로세싱되는, 상기 제 2 스트라이프에서의 데이터의 행들을 프로세싱하는 단계; 및상기 제 2 스트라이프의 상기 프로세싱에 기초하여 제 2 출력 스트라이프를 생성하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>19. 제 18 항에 있어서, 상기 수평 방향으로 순차적으로 상기 제 1 스트라이프에서 데이터의 상기 행을 프로세싱하는 단계는,상기 신경망의 각각의 계층에 의해, 상기 행에서의 데이터의 복수의 블록들을 순차적으로 프로세싱하는 것을 포함하고, 상기 신경망의 각각의 계층은 상기 수평 방향을 따라 후속 블록을 프로세싱하기 전에 깊이 방향을 따라 데이터의 각각의 선행 블록을 프로세싱하는, 방법.</claim></claimInfo><claimInfo><claim>20. 제 19 항에 있어서, 상기 후속 행들을 프로세싱하는 단계는, 상기 신경망의 각각의 계층에 의해, 각각의 후속 행에서 데이터의 각각의 복수의 블록들을 순차적으로 프로세싱하는 것을 포함하고, 상기 신경망의 각각의 계층은 상기 후속 행에서 데이터의 후속 블록들을 프로세싱하기 전에 상기 깊이 방향을 따라 후속 행에서 데이터의 선행 블록들을 프로세싱하는, 방법. </claim></claimInfo><claimInfo><claim>21. 제 18 항에 있어서, 상기 신경망은 픽셀-대-픽셀 신경망을 포함하고, 상기 입력 데이터는 이미지와 연관된 픽셀들을 포함하는, 방법.</claim></claimInfo><claimInfo><claim>22. 제 18 항에 있어서, 상기 입력 데이터를 획득하는 단계는,스트라이프들로 상기 입력 데이터를 논리적으로 세그먼트화하는 것을 포함하고, 각각의 스트라이프는 상기 입력 데이터의 각각의 부분을 포함하는, 방법.</claim></claimInfo><claimInfo><claim>23. 제 18 항에 있어서,제 1 메모리에, 상기 제 1 스트라이프에서 데이터의 상기 행에서의 하나 이상의 블록들에 대한 상기 신경망의 이전 계층에 의해 생성된 출력을 저장하는 것; 및상기 신경망의 특정 계층과 연관된 제 2 메모리에, 데이터의 상기 행에서 상기 하나 이상의 블록들로부터의 데이터의 하나 이상의 라인들을 저장하는 것을 추가로 포함하고, 데이터의 상기 하나 이상의 라인들은 이전 스트라이프-블록-행 상에서 상기 신경망의 특정 계층의 데이터 입력의 일부를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>24. 제 23 항에 있어서, 상기 이전 스트라이프-블록-행 상의 상기 특정 계층의 상기 데이터 입력의 부분을 포함하는 데이터의 상기 하나 이상의 라인과 상기 이전 계층에 의해 생성된 출력의 조합에 기초하여 상기 신경망의 상기 특정 계층에 대한 입력을 생성하는 것; 상기 신경망의 상기 특정 계층에 의해, 상기 이전 계층에 대한 출력에 기초하여 추가 출력을 생성하는 것; 상기 특정 계층에 대한 입력의 일부를 결정하는 것; 및상기 신경망의 상기 특정 계층과 연관된 제 3 메모리에 상기 신경망의 상기 특정 계층에 대한 상기 입력의 일부를 저장하는 것을 추가로 포함하는, 방법.</claim></claimInfo><claimInfo><claim>25. 제 24 항에 있어서, 상기 후속 계층의 이전 스트라이프-블록-행으로부터의 후속 계층에 대한 입력의 일부와 상기 특정 계층의 추가 출력의 조합에 기초하여 상기 신경망의 상기 후속 계층에 대한 추가 입력을 생성하는 것; 상기 신경망의 상기 후속 계층에 의해, 상기 후속 계층에 대한 상기 추가 입력에 기초하여 제 2 추가 출력을 생성하는 것; 및제 4 메모리에 상기 제 2 추가 출력을 저장하는 것을 추가로 포함하고, 상기 제 2 메모리 및 상기 제 3 메모리는 라인 스토어 메모리에서의 라인 스토어들을 포함하고, 상기 제 1 메모리 및 상기 제 4 메모리는 스크래치 메모리에서의 버퍼들을 포함하는, 방법.</claim></claimInfo><claimInfo><claim>26. 제 18 항에 있어서,상기 신경망의 특정 계층과 연관된 제 1 메모리에, 데이터의 각각의 후속 행에서 하나 이상의 블록들에 대해 상기 신경망의 이전 계층에 의해 생성된 출력들을 저장하는 것; 및제 2 메모리에, 데이터의 각각의 후속 행에서 상기 하나 이상의 블록들로부터의 데이터의 하나 이상의 라인들을 저장하는 것을 포함하고, 데이터의 상기 하나 이상의 라인들은 상기 신경망의 상기 특정 계층의 하나 이상의 데이터 입력들의 하나 이상의 부분들을 추가로 포함하는, 방법.</claim></claimInfo><claimInfo><claim>27. 제 26 항에 있어서,이전 스트라이프-블록-행에 대한 상기 특정 계층의 상기 하나 이상의 데이터 입력들의 상기 하나 이상의 부분들을 포함하는 데이터의 상기 하나 이상의 라인들과 상기 이전 계층에 의해 생성된 상기 출력들의 조합에 기초하여 상기 신경망의 상기 특정 계층에 대한 입력들을 생성하는 것; 및상기 신경망의 상기 특정 계층에 의해, 상기 이전 스트라이프-블록-행 상의 상기 특정 계층으로부터의 상기 입력들의 서브세트 및 상기 이전 계층으로부터의 상기 출력들에 기초하여 추가적인 출력들을 생성하는 것을 추가로 포함하는, 방법.</claim></claimInfo><claimInfo><claim>28. 제 27 항에 있어서, 상기 특정 계층에 대한 상기 입력들의 부분들을 결정하는 것; 상기 신경망의 후속 계층과 연관된 제 3 메모리에 상기 입력들의 일부들을 저장하는 것; 및제 4 메모리에 상기 추가 출력들을 저장하는 것을 추가로 포함하고, 상기 제 2 메모리 및 상기 제 4 메모리는 메모리 버퍼들을 포함하는, 방법.</claim></claimInfo><claimInfo><claim>29. 제 18 항에 있어서, 데이터의 상기 행을 프로세싱하는 단계는,상기 신경망의 각각의 후속 계층에 의해, 상기 신경망의 선행 계층의 출력을 프로세싱하는 것을 포함하고, 상기 출력은 데이터의 상기 행에 대응하고,데이터의 상기 후속 행들을 프로세싱하는 단계는 상기 신경망의 각각의 후속 계층에 의해, 상기 신경망의 선행 계층의 출력을 프로세싱하는 것을 포함하고, 상기 출력은 상기 제 1 스트라이프에서 데이터의 후속 행에 대응하는, 방법.</claim></claimInfo><claimInfo><claim>30. 명령들이 저장된 비일시적 컴퓨터 판독가능 저장 매체로서, 상기 명령들은, 하나 이상의 프로세서들에 의해 실행될 경우, 상기 하나 이상의 프로세서들로 하여금입력 데이터를 획득하는 것으로서, 상기 입력 데이터는 상기 입력 데이터를 논리적으로 세그먼트화하는 스트라이프들을 포함하고, 상기 입력 데이터의 각각의 스트라이프는 데이터의 적어도 하나의 행을 포함하는, 상기 입력 데이터를 획득하는 것;신경망의 각각의 계층에 의해, 상기 입력 데이터의 제 1 스트라이프에서의 데이터의 행을 프로세싱하는 것으로서, 데이터의 상기 행은 수평 방향으로 그리고 계층별 시퀀스에 따라 순차적으로 프로세싱되며, 상기 계층별 시퀀스에서 상기 신경망의 각각의 선행 계층은 상기 신경망의 각각의 후속 계층 전에 데이터의 특정 행을 프로세싱하는, 상기 제 1 스트라이프에서의 데이터의 행을 프로세싱하는 것;상기 제 1 스트라이프에서의 데이터의 상기 행을 프로세싱한 후, 상기 신경망의 각각의 계층에 의해, 행별 기준으로 상기 제 1 스트라이프에서 데이터의 후속 행들을 프로세싱하는 것으로서, 데이터의 각각의 후속 행은 수평 방향으로 그리고 계층별 시퀀스에 따라 순차적으로 프로세싱되는, 상기 데이터의 후속 행들을 프로세싱하는 것;상기 신경망에 의해, 데이터의 상기 행 및 데이터의 상기 후속 행들의 프로세싱에 기초하여 제 1 출력 스트라이프를 생성하는 것;상기 제 1 스트라이프를 프로세싱한 후, 상기 신경망의 각각의 계층에 의해, 행별 기준으로 상기 입력 데이터의 제 2 스트라이프에서의 데이터의 행들을 프로세싱하는 것으로서, 상기 제 2 스트라이프에서의 데이터의 각각의 행은 수평 방향으로 그리고 계층별 시퀀스에 따라 프로세싱되는, 상기 제 2 스트라이프에서의 데이터의 행들을 프로세싱하는 것; 및상기 제 2 스트라이프의 상기 프로세싱에 기초하여 제 2 출력 스트라이프를 생성하는 것을 행하게 하는, 컴퓨터 판독가능 저장 매체.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국 *****-**** 캘리포니아주 샌 디에고 모어하우스 드라이브 ****</address><code>519980804600</code><country>미국</country><engName>Qualcomm Incorporated</engName><name>퀄컴 인코포레이티드</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 ***** 캘리포니아...</address><code> </code><country> </country><engName>HANSEN, DAVID</engName><name>핸슨 데이비드</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아...</address><code> </code><country> </country><engName>SHOA HASSANI LASHDAN, ALIREZA</engName><name>쇼아 하사니 라쉬단 알리레자 </name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아...</address><code> </code><country> </country><engName>CHIDAMBARAM, SIVAKUMAR</engName><name>치담바람 시바쿠마르 </name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아...</address><code> </code><country> </country><engName>XU, HAOPING</engName><name>쉬 하오핑</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아...</address><code> </code><country> </country><engName>WONG, JEFFREY KAR FAI</engName><name>웡 제프리 카르 파이</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아...</address><code> </code><country> </country><engName>YUN, STONE</engName><name>윈 스톤 </name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아...</address><code> </code><country> </country><engName>GNANAPRAGASAM, DARREN</engName><name>그나나프라가삼 데런 </name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 강남대로 **길 **(역삼동, 케이피빌딩)</address><code>920011000013</code><country>대한민국</country><engName>Koreana Patent Firm</engName><name>특허법인코리아나</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2021.03.12</priorityApplicationDate><priorityApplicationNumber>17/200,090</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2023.09.01</receiptDate><receiptNumber>1-1-2023-0969704-26</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2023.10.17</receiptDate><receiptNumber>1-5-2023-0164180-81</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.01.09</receiptDate><receiptNumber>1-1-2025-0033714-10</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사유예신청]결정 보류신청서·심사유예신청서</documentName><receiptDate>2025.01.09</receiptDate><receiptNumber>1-1-2025-0033715-55</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020237029964.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c939b931928cf92c4d3c7de9c50ccb9c7c1380eced2271509b129c1ee8b95df832de3fb0c97c37f0ac05c8fbd125ae346eed2ff02dc172ab205</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfcf8dea31f97f1a6032264b64f527d6711441e32d1d668278e0f5724bc356100e5a6e6925ecf83029ffa0884617bac7c75df86ba026c5a553</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>