{
    "std": [
        "std",
        "reYIK",
        "module",
        1
    ],
    "GeneradorImm": [
        "GeneradorImm",
        "WsAr1",
        "module",
        2
    ],
    "GeneradorImm_tb": [
        "GeneradorImm_tb",
        "T76Dd",
        "module",
        3
    ],
    "...MASTER...": [
        "SIM",
        "amcQw",
        "module",
        4
    ]
}