Fitter report for DE1_SoC
Thu Jun 08 17:22:38 2017
Quartus II 64-Bit Version 14.0.0 Build 200 06/17/2014 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Ignored Assignments
  8. Incremental Compilation Preservation Summary
  9. Incremental Compilation Partition Settings
 10. Incremental Compilation Placement Preservation
 11. Pin-Out File
 12. Fitter Resource Usage Summary
 13. Fitter Partition Statistics
 14. Input Pins
 15. Output Pins
 16. Bidir Pins
 17. I/O Bank Usage
 18. All Package Pins
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Non-Global High Fan-Out Signals
 25. Fitter RAM Summary
 26. Fitter DSP Block Usage Summary
 27. Routing Usage Summary
 28. I/O Rules Summary
 29. I/O Rules Details
 30. I/O Rules Matrix
 31. Fitter Device Options
 32. Operating Settings and Conditions
 33. Estimated Delay Added for Hold Timing Summary
 34. Estimated Delay Added for Hold Timing Details
 35. Fitter Messages
 36. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+------------------------------------------------------------------------------+
; Fitter Summary                                                               ;
+---------------------------------+--------------------------------------------+
; Fitter Status                   ; Successful - Thu Jun 08 17:22:38 2017      ;
; Quartus II 64-Bit Version       ; 14.0.0 Build 200 06/17/2014 SJ Web Edition ;
; Revision Name                   ; DE1_SoC                                    ;
; Top-level Entity Name           ; DE1_SoC                                    ;
; Family                          ; Cyclone V                                  ;
; Device                          ; 5CSEMA5F31C6                               ;
; Timing Models                   ; Final                                      ;
; Logic utilization (in ALMs)     ; 11,142 / 32,070 ( 35 % )                   ;
; Total registers                 ; 1871                                       ;
; Total pins                      ; 114 / 457 ( 25 % )                         ;
; Total virtual pins              ; 0                                          ;
; Total block memory bits         ; 1,611,264 / 4,065,280 ( 40 % )             ;
; Total DSP Blocks                ; 35 / 87 ( 40 % )                           ;
; Total HSSI RX PCSs              ; 0                                          ;
; Total HSSI PMA RX Deserializers ; 0                                          ;
; Total HSSI TX PCSs              ; 0                                          ;
; Total HSSI PMA TX Serializers   ; 0                                          ;
; Total PLLs                      ; 0 / 6 ( 0 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                              ;
+---------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 5CSEMA5F31C6                          ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                             ; On                                    ; On                                    ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 2.05        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  35.9%      ;
;     Processor 3            ;  34.8%      ;
;     Processor 4            ;  34.4%      ;
+----------------------------+-------------+


+----------------------------------------------------+
; I/O Assignment Warnings                            ;
+-------------+--------------------------------------+
; Pin Name    ; Reason                               ;
+-------------+--------------------------------------+
; VGA_R[2]    ; Missing drive strength and slew rate ;
; VGA_R[3]    ; Missing drive strength and slew rate ;
; VGA_R[4]    ; Missing drive strength and slew rate ;
; VGA_R[5]    ; Missing drive strength and slew rate ;
; VGA_R[6]    ; Missing drive strength and slew rate ;
; VGA_R[7]    ; Missing drive strength and slew rate ;
; VGA_G[2]    ; Missing drive strength and slew rate ;
; VGA_G[3]    ; Missing drive strength and slew rate ;
; VGA_G[4]    ; Missing drive strength and slew rate ;
; VGA_G[5]    ; Missing drive strength and slew rate ;
; VGA_G[6]    ; Missing drive strength and slew rate ;
; VGA_G[7]    ; Missing drive strength and slew rate ;
; VGA_B[2]    ; Missing drive strength and slew rate ;
; VGA_B[3]    ; Missing drive strength and slew rate ;
; VGA_B[4]    ; Missing drive strength and slew rate ;
; VGA_B[5]    ; Missing drive strength and slew rate ;
; VGA_B[6]    ; Missing drive strength and slew rate ;
; VGA_B[7]    ; Missing drive strength and slew rate ;
; VGA_BLANK_N ; Missing drive strength and slew rate ;
; VGA_CLK     ; Missing drive strength and slew rate ;
; VGA_HS      ; Missing drive strength and slew rate ;
; VGA_VS      ; Missing drive strength and slew rate ;
; HEX0[0]     ; Missing drive strength and slew rate ;
; HEX0[1]     ; Missing drive strength and slew rate ;
; HEX0[2]     ; Missing drive strength and slew rate ;
; HEX0[3]     ; Missing drive strength and slew rate ;
; HEX0[4]     ; Missing drive strength and slew rate ;
; HEX0[5]     ; Missing drive strength and slew rate ;
; HEX0[6]     ; Missing drive strength and slew rate ;
; LEDR[0]     ; Missing drive strength and slew rate ;
; LEDR[1]     ; Missing drive strength and slew rate ;
; LEDR[2]     ; Missing drive strength and slew rate ;
; LEDR[3]     ; Missing drive strength and slew rate ;
; LEDR[4]     ; Missing drive strength and slew rate ;
; LEDR[5]     ; Missing drive strength and slew rate ;
; LEDR[6]     ; Missing drive strength and slew rate ;
; LEDR[7]     ; Missing drive strength and slew rate ;
; LEDR[8]     ; Missing drive strength and slew rate ;
; LEDR[9]     ; Missing drive strength and slew rate ;
; HEX1[0]     ; Missing drive strength and slew rate ;
; HEX1[1]     ; Missing drive strength and slew rate ;
; HEX1[2]     ; Missing drive strength and slew rate ;
; HEX1[3]     ; Missing drive strength and slew rate ;
; HEX1[4]     ; Missing drive strength and slew rate ;
; HEX1[5]     ; Missing drive strength and slew rate ;
; HEX1[6]     ; Missing drive strength and slew rate ;
; HEX2[0]     ; Missing drive strength and slew rate ;
; HEX2[1]     ; Missing drive strength and slew rate ;
; HEX2[2]     ; Missing drive strength and slew rate ;
; HEX2[3]     ; Missing drive strength and slew rate ;
; HEX2[4]     ; Missing drive strength and slew rate ;
; HEX2[5]     ; Missing drive strength and slew rate ;
; HEX2[6]     ; Missing drive strength and slew rate ;
; HEX3[0]     ; Missing drive strength and slew rate ;
; HEX3[1]     ; Missing drive strength and slew rate ;
; HEX3[2]     ; Missing drive strength and slew rate ;
; HEX3[3]     ; Missing drive strength and slew rate ;
; HEX3[4]     ; Missing drive strength and slew rate ;
; HEX3[5]     ; Missing drive strength and slew rate ;
; HEX3[6]     ; Missing drive strength and slew rate ;
; HEX4[0]     ; Missing drive strength and slew rate ;
; HEX4[1]     ; Missing drive strength and slew rate ;
; HEX4[2]     ; Missing drive strength and slew rate ;
; HEX4[3]     ; Missing drive strength and slew rate ;
; HEX4[4]     ; Missing drive strength and slew rate ;
; HEX4[5]     ; Missing drive strength and slew rate ;
; HEX4[6]     ; Missing drive strength and slew rate ;
; HEX5[0]     ; Missing drive strength and slew rate ;
; HEX5[1]     ; Missing drive strength and slew rate ;
; HEX5[2]     ; Missing drive strength and slew rate ;
; HEX5[3]     ; Missing drive strength and slew rate ;
; HEX5[4]     ; Missing drive strength and slew rate ;
; HEX5[5]     ; Missing drive strength and slew rate ;
; HEX5[6]     ; Missing drive strength and slew rate ;
; VGA_R[0]    ; Missing drive strength and slew rate ;
; VGA_R[1]    ; Missing drive strength and slew rate ;
; VGA_G[0]    ; Missing drive strength and slew rate ;
; VGA_G[1]    ; Missing drive strength and slew rate ;
; VGA_B[0]    ; Missing drive strength and slew rate ;
; VGA_B[1]    ; Missing drive strength and slew rate ;
; VGA_SYNC_N  ; Missing drive strength and slew rate ;
; GPIO_0[0]   ; Missing drive strength and slew rate ;
; GPIO_0[1]   ; Missing drive strength and slew rate ;
; GPIO_0[16]  ; Missing drive strength and slew rate ;
; GPIO_0[17]  ; Missing drive strength and slew rate ;
; GPIO_0[14]  ; Missing drive strength and slew rate ;
; GPIO_0[15]  ; Missing drive strength and slew rate ;
; GPIO_0[2]   ; Missing drive strength and slew rate ;
; GPIO_0[3]   ; Missing drive strength and slew rate ;
; GPIO_0[4]   ; Missing drive strength and slew rate ;
; GPIO_0[5]   ; Missing drive strength and slew rate ;
; GPIO_0[6]   ; Missing drive strength and slew rate ;
; GPIO_0[7]   ; Missing drive strength and slew rate ;
; GPIO_0[8]   ; Missing drive strength and slew rate ;
; GPIO_0[9]   ; Missing drive strength and slew rate ;
; GPIO_0[10]  ; Missing drive strength and slew rate ;
; GPIO_0[11]  ; Missing drive strength and slew rate ;
; GPIO_0[12]  ; Missing drive strength and slew rate ;
; GPIO_0[13]  ; Missing drive strength and slew rate ;
+-------------+--------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                 ; Action          ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                               ; Destination Port ; Destination Port Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; CLOCK_50~inputCLKENA0                                                                                                                                                                                                                                                ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                ;                  ;                       ;
; GPIO_0[16]~inputCLKENA0                                                                                                                                                                                                                                              ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                ;                  ;                       ;
; RLC_game_system:cpuModule|RLC_game_system_jtag_uart:jtag_uart|alt_jtag_atlantic:RLC_game_system_jtag_uart_alt_jtag_atlantic|rdata[0]                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RLC_game_system:cpuModule|RLC_game_system_jtag_uart:jtag_uart|RLC_game_system_jtag_uart_scfifo_w:the_RLC_game_system_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1|q_b[0]                     ; PORTBDATAOUT     ;                       ;
; RLC_game_system:cpuModule|RLC_game_system_jtag_uart:jtag_uart|alt_jtag_atlantic:RLC_game_system_jtag_uart_alt_jtag_atlantic|rdata[1]                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RLC_game_system:cpuModule|RLC_game_system_jtag_uart:jtag_uart|RLC_game_system_jtag_uart_scfifo_w:the_RLC_game_system_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1|q_b[1]                     ; PORTBDATAOUT     ;                       ;
; RLC_game_system:cpuModule|RLC_game_system_jtag_uart:jtag_uart|alt_jtag_atlantic:RLC_game_system_jtag_uart_alt_jtag_atlantic|rdata[2]                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RLC_game_system:cpuModule|RLC_game_system_jtag_uart:jtag_uart|RLC_game_system_jtag_uart_scfifo_w:the_RLC_game_system_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1|q_b[2]                     ; PORTBDATAOUT     ;                       ;
; RLC_game_system:cpuModule|RLC_game_system_jtag_uart:jtag_uart|alt_jtag_atlantic:RLC_game_system_jtag_uart_alt_jtag_atlantic|rdata[3]                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RLC_game_system:cpuModule|RLC_game_system_jtag_uart:jtag_uart|RLC_game_system_jtag_uart_scfifo_w:the_RLC_game_system_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1|q_b[3]                     ; PORTBDATAOUT     ;                       ;
; RLC_game_system:cpuModule|RLC_game_system_jtag_uart:jtag_uart|alt_jtag_atlantic:RLC_game_system_jtag_uart_alt_jtag_atlantic|rdata[4]                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RLC_game_system:cpuModule|RLC_game_system_jtag_uart:jtag_uart|RLC_game_system_jtag_uart_scfifo_w:the_RLC_game_system_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1|q_b[4]                     ; PORTBDATAOUT     ;                       ;
; RLC_game_system:cpuModule|RLC_game_system_jtag_uart:jtag_uart|alt_jtag_atlantic:RLC_game_system_jtag_uart_alt_jtag_atlantic|rdata[5]                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RLC_game_system:cpuModule|RLC_game_system_jtag_uart:jtag_uart|RLC_game_system_jtag_uart_scfifo_w:the_RLC_game_system_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1|q_b[5]                     ; PORTBDATAOUT     ;                       ;
; RLC_game_system:cpuModule|RLC_game_system_jtag_uart:jtag_uart|alt_jtag_atlantic:RLC_game_system_jtag_uart_alt_jtag_atlantic|rdata[6]                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RLC_game_system:cpuModule|RLC_game_system_jtag_uart:jtag_uart|RLC_game_system_jtag_uart_scfifo_w:the_RLC_game_system_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1|q_b[6]                     ; PORTBDATAOUT     ;                       ;
; RLC_game_system:cpuModule|RLC_game_system_jtag_uart:jtag_uart|alt_jtag_atlantic:RLC_game_system_jtag_uart_alt_jtag_atlantic|rdata[7]                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RLC_game_system:cpuModule|RLC_game_system_jtag_uart:jtag_uart|RLC_game_system_jtag_uart_scfifo_w:the_RLC_game_system_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1|q_b[7]                     ; PORTBDATAOUT     ;                       ;
; VGA_timer[0]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult6~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[0]                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[0]~_Duplicate_1                                                                                                                                                                                                                                                      ; Q                ;                       ;
; VGA_timer[0]~SCLR_LUT                                                                                                                                                                                                                                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                ;                  ;                       ;
; VGA_timer[0]~_Duplicate_1                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult3~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[0]~_Duplicate_1                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[0]~_Duplicate_2                                                                                                                                                                                                                                                      ; Q                ;                       ;
; VGA_timer[0]~_Duplicate_2                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult8~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[0]~_Duplicate_2                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[0]~_Duplicate_3                                                                                                                                                                                                                                                      ; Q                ;                       ;
; VGA_timer[0]~_Duplicate_3                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult5~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[0]~_Duplicate_3                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[0]~_Duplicate_4                                                                                                                                                                                                                                                      ; Q                ;                       ;
; VGA_timer[0]~_Duplicate_4                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult4~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[0]~_Duplicate_4                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[0]~_Duplicate_5                                                                                                                                                                                                                                                      ; Q                ;                       ;
; VGA_timer[0]~_Duplicate_5                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult7~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[0]~_Duplicate_5                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[0]~_Duplicate_6                                                                                                                                                                                                                                                      ; Q                ;                       ;
; VGA_timer[1]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult6~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[1]                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[1]~_Duplicate_1                                                                                                                                                                                                                                                      ; Q                ;                       ;
; VGA_timer[1]~SCLR_LUT                                                                                                                                                                                                                                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                ;                  ;                       ;
; VGA_timer[1]~_Duplicate_1                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult3~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[1]~_Duplicate_1                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[1]~_Duplicate_2                                                                                                                                                                                                                                                      ; Q                ;                       ;
; VGA_timer[1]~_Duplicate_2                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult8~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[1]~_Duplicate_2                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[1]~_Duplicate_3                                                                                                                                                                                                                                                      ; Q                ;                       ;
; VGA_timer[1]~_Duplicate_3                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult5~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[1]~_Duplicate_3                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[1]~_Duplicate_4                                                                                                                                                                                                                                                      ; Q                ;                       ;
; VGA_timer[1]~_Duplicate_4                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult4~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[1]~_Duplicate_4                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[1]~_Duplicate_5                                                                                                                                                                                                                                                      ; Q                ;                       ;
; VGA_timer[1]~_Duplicate_5                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult7~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[1]~_Duplicate_5                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[1]~_Duplicate_6                                                                                                                                                                                                                                                      ; Q                ;                       ;
; VGA_timer[2]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult6~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[2]                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[2]~_Duplicate_1                                                                                                                                                                                                                                                      ; Q                ;                       ;
; VGA_timer[2]~SCLR_LUT                                                                                                                                                                                                                                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                ;                  ;                       ;
; VGA_timer[2]~_Duplicate_1                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult3~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[2]~_Duplicate_1                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[2]~_Duplicate_2                                                                                                                                                                                                                                                      ; Q                ;                       ;
; VGA_timer[2]~_Duplicate_2                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult8~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[2]~_Duplicate_2                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[2]~_Duplicate_3                                                                                                                                                                                                                                                      ; Q                ;                       ;
; VGA_timer[2]~_Duplicate_3                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult5~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[2]~_Duplicate_3                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[2]~_Duplicate_4                                                                                                                                                                                                                                                      ; Q                ;                       ;
; VGA_timer[2]~_Duplicate_4                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult4~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[2]~_Duplicate_4                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[2]~_Duplicate_5                                                                                                                                                                                                                                                      ; Q                ;                       ;
; VGA_timer[2]~_Duplicate_5                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult7~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[2]~_Duplicate_5                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[2]~_Duplicate_6                                                                                                                                                                                                                                                      ; Q                ;                       ;
; VGA_timer[3]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult6~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[3]                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[3]~_Duplicate_1                                                                                                                                                                                                                                                      ; Q                ;                       ;
; VGA_timer[3]~SCLR_LUT                                                                                                                                                                                                                                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                ;                  ;                       ;
; VGA_timer[3]~_Duplicate_1                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult3~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[3]~_Duplicate_1                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[3]~_Duplicate_2                                                                                                                                                                                                                                                      ; Q                ;                       ;
; VGA_timer[3]~_Duplicate_2                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult8~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[3]~_Duplicate_2                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[3]~_Duplicate_3                                                                                                                                                                                                                                                      ; Q                ;                       ;
; VGA_timer[3]~_Duplicate_3                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult5~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[3]~_Duplicate_3                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[3]~_Duplicate_4                                                                                                                                                                                                                                                      ; Q                ;                       ;
; VGA_timer[3]~_Duplicate_4                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult4~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[3]~_Duplicate_4                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[3]~_Duplicate_5                                                                                                                                                                                                                                                      ; Q                ;                       ;
; VGA_timer[3]~_Duplicate_5                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult7~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[3]~_Duplicate_5                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[3]~_Duplicate_6                                                                                                                                                                                                                                                      ; Q                ;                       ;
; VGA_timer[4]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult6~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[4]                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[4]~_Duplicate_1                                                                                                                                                                                                                                                      ; Q                ;                       ;
; VGA_timer[4]~SCLR_LUT                                                                                                                                                                                                                                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                ;                  ;                       ;
; VGA_timer[4]~_Duplicate_1                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult3~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[4]~_Duplicate_1                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[4]~_Duplicate_2                                                                                                                                                                                                                                                      ; Q                ;                       ;
; VGA_timer[4]~_Duplicate_2                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult8~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[4]~_Duplicate_2                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[4]~_Duplicate_3                                                                                                                                                                                                                                                      ; Q                ;                       ;
; VGA_timer[4]~_Duplicate_3                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult5~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[4]~_Duplicate_3                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[4]~_Duplicate_4                                                                                                                                                                                                                                                      ; Q                ;                       ;
; VGA_timer[4]~_Duplicate_4                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult4~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[4]~_Duplicate_4                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[4]~_Duplicate_5                                                                                                                                                                                                                                                      ; Q                ;                       ;
; VGA_timer[4]~_Duplicate_5                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult7~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[4]~_Duplicate_5                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[4]~_Duplicate_6                                                                                                                                                                                                                                                      ; Q                ;                       ;
; VGA_timer[5]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult6~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[5]                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[5]~_Duplicate_1                                                                                                                                                                                                                                                      ; Q                ;                       ;
; VGA_timer[5]~SCLR_LUT                                                                                                                                                                                                                                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                ;                  ;                       ;
; VGA_timer[5]~_Duplicate_1                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult3~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[5]~_Duplicate_1                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[5]~_Duplicate_2                                                                                                                                                                                                                                                      ; Q                ;                       ;
; VGA_timer[5]~_Duplicate_2                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult8~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[5]~_Duplicate_2                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[5]~_Duplicate_3                                                                                                                                                                                                                                                      ; Q                ;                       ;
; VGA_timer[5]~_Duplicate_3                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult5~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[5]~_Duplicate_3                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[5]~_Duplicate_4                                                                                                                                                                                                                                                      ; Q                ;                       ;
; VGA_timer[5]~_Duplicate_4                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult4~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[5]~_Duplicate_4                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[5]~_Duplicate_5                                                                                                                                                                                                                                                      ; Q                ;                       ;
; VGA_timer[5]~_Duplicate_5                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult7~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[5]~_Duplicate_5                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[5]~_Duplicate_6                                                                                                                                                                                                                                                      ; Q                ;                       ;
; VGA_timer[6]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult6~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[6]                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[6]~_Duplicate_1                                                                                                                                                                                                                                                      ; Q                ;                       ;
; VGA_timer[6]~SCLR_LUT                                                                                                                                                                                                                                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                ;                  ;                       ;
; VGA_timer[6]~_Duplicate_1                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult3~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[6]~_Duplicate_1                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[6]~_Duplicate_2                                                                                                                                                                                                                                                      ; Q                ;                       ;
; VGA_timer[6]~_Duplicate_2                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult8~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[6]~_Duplicate_2                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[6]~_Duplicate_3                                                                                                                                                                                                                                                      ; Q                ;                       ;
; VGA_timer[6]~_Duplicate_3                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult5~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[6]~_Duplicate_3                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[6]~_Duplicate_4                                                                                                                                                                                                                                                      ; Q                ;                       ;
; VGA_timer[6]~_Duplicate_4                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult4~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[6]~_Duplicate_4                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[6]~_Duplicate_5                                                                                                                                                                                                                                                      ; Q                ;                       ;
; VGA_timer[6]~_Duplicate_5                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult7~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[6]~_Duplicate_5                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[6]~_Duplicate_6                                                                                                                                                                                                                                                      ; Q                ;                       ;
; VGA_timer[7]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult6~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[7]                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[7]~_Duplicate_1                                                                                                                                                                                                                                                      ; Q                ;                       ;
; VGA_timer[7]~SCLR_LUT                                                                                                                                                                                                                                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                ;                  ;                       ;
; VGA_timer[7]~_Duplicate_1                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult3~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[7]~_Duplicate_1                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[7]~_Duplicate_2                                                                                                                                                                                                                                                      ; Q                ;                       ;
; VGA_timer[7]~_Duplicate_2                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult8~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[7]~_Duplicate_2                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[7]~_Duplicate_3                                                                                                                                                                                                                                                      ; Q                ;                       ;
; VGA_timer[7]~_Duplicate_3                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult5~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[7]~_Duplicate_3                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[7]~_Duplicate_4                                                                                                                                                                                                                                                      ; Q                ;                       ;
; VGA_timer[7]~_Duplicate_4                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult4~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[7]~_Duplicate_4                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[7]~_Duplicate_5                                                                                                                                                                                                                                                      ; Q                ;                       ;
; VGA_timer[7]~_Duplicate_5                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult7~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[7]~_Duplicate_5                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[7]~_Duplicate_6                                                                                                                                                                                                                                                      ; Q                ;                       ;
; VGA_timer[8]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult6~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[8]                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[8]~_Duplicate_1                                                                                                                                                                                                                                                      ; Q                ;                       ;
; VGA_timer[8]~SCLR_LUT                                                                                                                                                                                                                                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                ;                  ;                       ;
; VGA_timer[8]~_Duplicate_1                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult3~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[8]~_Duplicate_1                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[8]~_Duplicate_2                                                                                                                                                                                                                                                      ; Q                ;                       ;
; VGA_timer[8]~_Duplicate_2                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult8~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[8]~_Duplicate_2                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[8]~_Duplicate_3                                                                                                                                                                                                                                                      ; Q                ;                       ;
; VGA_timer[8]~_Duplicate_3                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult5~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[8]~_Duplicate_3                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[8]~_Duplicate_4                                                                                                                                                                                                                                                      ; Q                ;                       ;
; VGA_timer[8]~_Duplicate_4                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult4~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[8]~_Duplicate_4                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[8]~_Duplicate_5                                                                                                                                                                                                                                                      ; Q                ;                       ;
; VGA_timer[8]~_Duplicate_5                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult7~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[8]~_Duplicate_5                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[8]~_Duplicate_6                                                                                                                                                                                                                                                      ; Q                ;                       ;
; VGA_timer[9]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult6~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[9]                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[9]~_Duplicate_1                                                                                                                                                                                                                                                      ; Q                ;                       ;
; VGA_timer[9]~SCLR_LUT                                                                                                                                                                                                                                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                ;                  ;                       ;
; VGA_timer[9]~_Duplicate_1                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult3~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[9]~_Duplicate_1                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[9]~_Duplicate_2                                                                                                                                                                                                                                                      ; Q                ;                       ;
; VGA_timer[9]~_Duplicate_2                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult8~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[9]~_Duplicate_2                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[9]~_Duplicate_3                                                                                                                                                                                                                                                      ; Q                ;                       ;
; VGA_timer[9]~_Duplicate_3                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult5~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[9]~_Duplicate_3                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[9]~_Duplicate_4                                                                                                                                                                                                                                                      ; Q                ;                       ;
; VGA_timer[9]~_Duplicate_4                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult4~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[9]~_Duplicate_4                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[9]~_Duplicate_5                                                                                                                                                                                                                                                      ; Q                ;                       ;
; VGA_timer[9]~_Duplicate_5                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult7~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[9]~_Duplicate_5                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[9]~_Duplicate_6                                                                                                                                                                                                                                                      ; Q                ;                       ;
; VGA_timer[10]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult6~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[10]                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[10]~_Duplicate_1                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[10]~SCLR_LUT                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                ;                  ;                       ;
; VGA_timer[10]~_Duplicate_1                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult3~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[10]~_Duplicate_1                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[10]~_Duplicate_2                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[10]~_Duplicate_2                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult8~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[10]~_Duplicate_2                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[10]~_Duplicate_3                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[10]~_Duplicate_3                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult5~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[10]~_Duplicate_3                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[10]~_Duplicate_4                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[10]~_Duplicate_4                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult4~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[10]~_Duplicate_4                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[10]~_Duplicate_5                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[10]~_Duplicate_5                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult7~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[10]~_Duplicate_5                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[10]~_Duplicate_6                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[11]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult6~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[11]                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[11]~_Duplicate_1                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[11]~SCLR_LUT                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                ;                  ;                       ;
; VGA_timer[11]~_Duplicate_1                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult3~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[11]~_Duplicate_1                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[11]~_Duplicate_2                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[11]~_Duplicate_2                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult8~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[11]~_Duplicate_2                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[11]~_Duplicate_3                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[11]~_Duplicate_3                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult5~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[11]~_Duplicate_3                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[11]~_Duplicate_4                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[11]~_Duplicate_4                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult4~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[11]~_Duplicate_4                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[11]~_Duplicate_5                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[11]~_Duplicate_5                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult7~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[11]~_Duplicate_5                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[11]~_Duplicate_6                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[12]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult6~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[12]                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[12]~_Duplicate_1                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[12]~SCLR_LUT                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                ;                  ;                       ;
; VGA_timer[12]~_Duplicate_1                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult3~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[12]~_Duplicate_1                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[12]~_Duplicate_2                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[12]~_Duplicate_2                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult8~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[12]~_Duplicate_2                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[12]~_Duplicate_3                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[12]~_Duplicate_3                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult5~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[12]~_Duplicate_3                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[12]~_Duplicate_4                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[12]~_Duplicate_4                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult4~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[12]~_Duplicate_4                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[12]~_Duplicate_5                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[12]~_Duplicate_5                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult7~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[12]~_Duplicate_5                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[12]~_Duplicate_6                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[13]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult6~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[13]                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[13]~_Duplicate_1                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[13]~SCLR_LUT                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                ;                  ;                       ;
; VGA_timer[13]~_Duplicate_1                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult3~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[13]~_Duplicate_1                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[13]~_Duplicate_2                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[13]~_Duplicate_2                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult8~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[13]~_Duplicate_2                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[13]~_Duplicate_3                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[13]~_Duplicate_3                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult5~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[13]~_Duplicate_3                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[13]~_Duplicate_4                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[13]~_Duplicate_4                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult4~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[13]~_Duplicate_4                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[13]~_Duplicate_5                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[13]~_Duplicate_5                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult7~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[13]~_Duplicate_5                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[13]~_Duplicate_6                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[14]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult6~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[14]                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[14]~_Duplicate_1                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[14]~SCLR_LUT                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                ;                  ;                       ;
; VGA_timer[14]~_Duplicate_1                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult3~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[14]~_Duplicate_1                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[14]~_Duplicate_2                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[14]~_Duplicate_2                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult8~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[14]~_Duplicate_2                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[14]~_Duplicate_3                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[14]~_Duplicate_3                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult5~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[14]~_Duplicate_3                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[14]~_Duplicate_4                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[14]~_Duplicate_4                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult4~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[14]~_Duplicate_4                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[14]~_Duplicate_5                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[14]~_Duplicate_5                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult7~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[14]~_Duplicate_5                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[14]~_Duplicate_6                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[15]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult6~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[15]                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[15]~_Duplicate_1                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[15]~SCLR_LUT                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                ;                  ;                       ;
; VGA_timer[15]~_Duplicate_1                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult3~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[15]~_Duplicate_1                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[15]~_Duplicate_2                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[15]~_Duplicate_2                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult8~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[15]~_Duplicate_2                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[15]~_Duplicate_3                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[15]~_Duplicate_3                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult5~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[15]~_Duplicate_3                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[15]~_Duplicate_4                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[15]~_Duplicate_4                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult4~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[15]~_Duplicate_4                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[15]~_Duplicate_5                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[15]~_Duplicate_5                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult7~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[15]~_Duplicate_5                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[15]~_Duplicate_6                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[16]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult6~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[16]                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[16]~_Duplicate_1                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[16]~SCLR_LUT                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                ;                  ;                       ;
; VGA_timer[16]~_Duplicate_1                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult3~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[16]~_Duplicate_1                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[16]~_Duplicate_2                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[16]~_Duplicate_2                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult8~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[16]~_Duplicate_2                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[16]~_Duplicate_3                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[16]~_Duplicate_3                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult5~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[16]~_Duplicate_3                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[16]~_Duplicate_4                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[16]~_Duplicate_4                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult4~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[16]~_Duplicate_4                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[16]~_Duplicate_5                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[16]~_Duplicate_5                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult7~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[16]~_Duplicate_5                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[16]~_Duplicate_6                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[17]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult6~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[17]                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[17]~_Duplicate_1                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[17]~SCLR_LUT                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                ;                  ;                       ;
; VGA_timer[17]~_Duplicate_1                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult3~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[17]~_Duplicate_1                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[17]~_Duplicate_2                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[17]~_Duplicate_2                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult8~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[17]~_Duplicate_2                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[17]~_Duplicate_3                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[17]~_Duplicate_3                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult5~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[17]~_Duplicate_3                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[17]~_Duplicate_4                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[17]~_Duplicate_4                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult4~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[17]~_Duplicate_4                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[17]~_Duplicate_5                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[17]~_Duplicate_5                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult7~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[17]~_Duplicate_5                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[17]~_Duplicate_6                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[18]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult6~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[18]                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[18]~_Duplicate_1                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[18]~SCLR_LUT                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                ;                  ;                       ;
; VGA_timer[18]~_Duplicate_1                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult3~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[18]~_Duplicate_1                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[18]~_Duplicate_2                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[18]~_Duplicate_2                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult8~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[18]~_Duplicate_2                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[18]~_Duplicate_3                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[18]~_Duplicate_3                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult5~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[18]~_Duplicate_3                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[18]~_Duplicate_4                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[18]~_Duplicate_4                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult4~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[18]~_Duplicate_4                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[18]~_Duplicate_5                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[18]~_Duplicate_5                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult7~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[18]~_Duplicate_5                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[18]~_Duplicate_6                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[19]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult6~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[19]                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[19]~_Duplicate_1                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[19]~SCLR_LUT                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                ;                  ;                       ;
; VGA_timer[19]~_Duplicate_1                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult3~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[19]~_Duplicate_1                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[19]~_Duplicate_2                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[19]~_Duplicate_2                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult8~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[19]~_Duplicate_2                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[19]~_Duplicate_3                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[19]~_Duplicate_3                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult5~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[19]~_Duplicate_3                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[19]~_Duplicate_4                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[19]~_Duplicate_4                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult4~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[19]~_Duplicate_4                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[19]~_Duplicate_5                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[19]~_Duplicate_5                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult7~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[19]~_Duplicate_5                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[19]~_Duplicate_6                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[20]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult6~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[20]                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[20]~_Duplicate_1                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[20]~SCLR_LUT                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                ;                  ;                       ;
; VGA_timer[20]~_Duplicate_1                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult3~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[20]~_Duplicate_1                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[20]~_Duplicate_2                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[20]~_Duplicate_2                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult8~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[20]~_Duplicate_2                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[20]~_Duplicate_3                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[20]~_Duplicate_3                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult5~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[20]~_Duplicate_3                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[20]~_Duplicate_4                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[20]~_Duplicate_4                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult4~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[20]~_Duplicate_4                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[20]~_Duplicate_5                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[20]~_Duplicate_5                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult7~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[20]~_Duplicate_5                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[20]~_Duplicate_6                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[21]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult6~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[21]                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[21]~_Duplicate_1                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[21]~SCLR_LUT                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                ;                  ;                       ;
; VGA_timer[21]~_Duplicate_1                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult3~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[21]~_Duplicate_1                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[21]~_Duplicate_2                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[21]~_Duplicate_2                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult8~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[21]~_Duplicate_2                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[21]~_Duplicate_3                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[21]~_Duplicate_3                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult5~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[21]~_Duplicate_3                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[21]~_Duplicate_4                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[21]~_Duplicate_4                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult4~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[21]~_Duplicate_4                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[21]~_Duplicate_5                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[21]~_Duplicate_5                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult7~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[21]~_Duplicate_5                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[21]~_Duplicate_6                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[22]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult6~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[22]                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[22]~_Duplicate_1                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[22]~SCLR_LUT                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                ;                  ;                       ;
; VGA_timer[22]~_Duplicate_1                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult3~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[22]~_Duplicate_1                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[22]~_Duplicate_2                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[22]~_Duplicate_2                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult8~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[22]~_Duplicate_2                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[22]~_Duplicate_3                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[22]~_Duplicate_3                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult5~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[22]~_Duplicate_3                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[22]~_Duplicate_4                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[22]~_Duplicate_4                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult4~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[22]~_Duplicate_4                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[22]~_Duplicate_5                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[22]~_Duplicate_5                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult7~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[22]~_Duplicate_5                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[22]~_Duplicate_6                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[23]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult6~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[23]                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[23]~_Duplicate_1                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[23]~SCLR_LUT                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                ;                  ;                       ;
; VGA_timer[23]~_Duplicate_1                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult3~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[23]~_Duplicate_1                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[23]~_Duplicate_2                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[23]~_Duplicate_2                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult8~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[23]~_Duplicate_2                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[23]~_Duplicate_3                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[23]~_Duplicate_3                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult5~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[23]~_Duplicate_3                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[23]~_Duplicate_4                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[23]~_Duplicate_4                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult4~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[23]~_Duplicate_4                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[23]~_Duplicate_5                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[23]~_Duplicate_5                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult7~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[23]~_Duplicate_5                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[23]~_Duplicate_6                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[24]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult6~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[24]                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[24]~_Duplicate_1                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[24]~SCLR_LUT                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                ;                  ;                       ;
; VGA_timer[24]~_Duplicate_1                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult3~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[24]~_Duplicate_1                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[24]~_Duplicate_2                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[24]~_Duplicate_2                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult8~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[24]~_Duplicate_2                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[24]~_Duplicate_3                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[24]~_Duplicate_3                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult5~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[24]~_Duplicate_3                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[24]~_Duplicate_4                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[24]~_Duplicate_4                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult4~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[24]~_Duplicate_4                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[24]~_Duplicate_5                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[24]~_Duplicate_5                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult7~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[24]~_Duplicate_5                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[24]~_Duplicate_6                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[25]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult6~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[25]                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[25]~_Duplicate_1                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[25]~SCLR_LUT                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                ;                  ;                       ;
; VGA_timer[25]~_Duplicate_1                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult3~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[25]~_Duplicate_1                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[25]~_Duplicate_2                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[25]~_Duplicate_2                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult8~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[25]~_Duplicate_2                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[25]~_Duplicate_3                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[25]~_Duplicate_3                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult5~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[25]~_Duplicate_3                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[25]~_Duplicate_4                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[25]~_Duplicate_4                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult4~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[25]~_Duplicate_4                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[25]~_Duplicate_5                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[25]~_Duplicate_5                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult7~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[25]~_Duplicate_5                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[25]~_Duplicate_6                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[26]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult6~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[26]                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[26]~_Duplicate_1                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[26]~SCLR_LUT                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                ;                  ;                       ;
; VGA_timer[26]~_Duplicate_1                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult3~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[26]~_Duplicate_1                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[26]~_Duplicate_2                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[26]~_Duplicate_2                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult8~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[26]~_Duplicate_2                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[26]~_Duplicate_3                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[26]~_Duplicate_3                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult5~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[26]~_Duplicate_3                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[26]~_Duplicate_4                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[26]~_Duplicate_4                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult4~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[26]~_Duplicate_4                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[26]~_Duplicate_5                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[26]~_Duplicate_5                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult7~8                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; VGA_timer[26]~_Duplicate_5                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[26]~_Duplicate_6                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[27]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult6~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[27]                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[27]~_Duplicate_1                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[27]~SCLR_LUT                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                ;                  ;                       ;
; VGA_timer[27]~_Duplicate_1                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult3~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[27]~_Duplicate_1                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[27]~_Duplicate_2                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[27]~_Duplicate_2                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult8~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[27]~_Duplicate_2                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[27]~_Duplicate_3                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[27]~_Duplicate_3                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult5~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[27]~_Duplicate_3                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[27]~_Duplicate_4                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[27]~_Duplicate_4                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult4~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[27]~_Duplicate_4                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[27]~_Duplicate_5                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[27]~_Duplicate_5                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult7~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[27]~_Duplicate_5                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[27]~_Duplicate_6                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[28]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult6~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[28]                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[28]~_Duplicate_1                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[28]~SCLR_LUT                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                ;                  ;                       ;
; VGA_timer[28]~_Duplicate_1                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult3~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[28]~_Duplicate_1                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[28]~_Duplicate_2                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[28]~_Duplicate_2                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult8~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[28]~_Duplicate_2                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[28]~_Duplicate_3                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[28]~_Duplicate_3                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult5~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[28]~_Duplicate_3                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[28]~_Duplicate_4                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[28]~_Duplicate_4                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult4~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[28]~_Duplicate_4                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[28]~_Duplicate_5                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[28]~_Duplicate_5                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult7~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[28]~_Duplicate_5                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[28]~_Duplicate_6                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[29]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult6~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[29]                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[29]~_Duplicate_1                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[29]~SCLR_LUT                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                ;                  ;                       ;
; VGA_timer[29]~_Duplicate_1                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult3~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[29]~_Duplicate_1                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[29]~_Duplicate_2                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[29]~_Duplicate_2                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult8~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[29]~_Duplicate_2                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[29]~_Duplicate_3                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[29]~_Duplicate_3                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult5~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[29]~_Duplicate_3                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[29]~_Duplicate_4                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[29]~_Duplicate_4                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult4~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[29]~_Duplicate_4                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[29]~_Duplicate_5                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[29]~_Duplicate_5                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult7~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[29]~_Duplicate_5                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[29]~_Duplicate_6                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[30]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult6~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[30]                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[30]~_Duplicate_1                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[30]~SCLR_LUT                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                ;                  ;                       ;
; VGA_timer[30]~_Duplicate_1                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult3~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[30]~_Duplicate_1                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[30]~_Duplicate_2                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[30]~_Duplicate_2                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult8~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[30]~_Duplicate_2                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[30]~_Duplicate_3                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[30]~_Duplicate_3                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult5~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[30]~_Duplicate_3                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[30]~_Duplicate_4                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[30]~_Duplicate_4                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult4~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[30]~_Duplicate_4                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[30]~_Duplicate_5                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[30]~_Duplicate_5                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult7~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[30]~_Duplicate_5                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[30]~_Duplicate_6                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[31]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult6~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[31]                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[31]~_Duplicate_1                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[31]~SCLR_LUT                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                ;                  ;                       ;
; VGA_timer[31]~_Duplicate_1                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult3~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[31]~_Duplicate_1                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[31]~_Duplicate_2                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[31]~_Duplicate_2                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult8~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[31]~_Duplicate_2                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[31]~_Duplicate_3                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[31]~_Duplicate_3                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult5~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[31]~_Duplicate_3                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[31]~_Duplicate_4                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[31]~_Duplicate_4                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult4~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[31]~_Duplicate_4                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[31]~_Duplicate_5                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[31]~_Duplicate_5                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult7~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[31]~_Duplicate_5                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[31]~_Duplicate_6                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[32]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult6~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[32]                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[32]~_Duplicate_1                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[32]~SCLR_LUT                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                ;                  ;                       ;
; VGA_timer[32]~_Duplicate_1                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult3~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[32]~_Duplicate_1                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[32]~_Duplicate_2                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[32]~_Duplicate_2                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult8~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[32]~_Duplicate_2                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[32]~_Duplicate_3                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[32]~_Duplicate_3                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult5~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[32]~_Duplicate_3                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[32]~_Duplicate_4                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[32]~_Duplicate_4                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult4~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[32]~_Duplicate_4                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[32]~_Duplicate_5                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[32]~_Duplicate_5                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult7~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[32]~_Duplicate_5                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[32]~_Duplicate_6                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[33]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult6~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[33]                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[33]~_Duplicate_1                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[33]~SCLR_LUT                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                ;                  ;                       ;
; VGA_timer[33]~_Duplicate_1                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult3~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[33]~_Duplicate_1                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[33]~_Duplicate_2                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[33]~_Duplicate_2                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult8~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[33]~_Duplicate_2                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[33]~_Duplicate_3                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[33]~_Duplicate_3                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult5~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[33]~_Duplicate_3                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[33]~_Duplicate_4                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[33]~_Duplicate_4                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult4~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[33]~_Duplicate_4                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[33]~_Duplicate_5                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[33]~_Duplicate_5                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult7~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[33]~_Duplicate_5                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[33]~_Duplicate_6                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[34]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult6~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[34]                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[34]~_Duplicate_1                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[34]~SCLR_LUT                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                ;                  ;                       ;
; VGA_timer[34]~_Duplicate_1                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult3~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[34]~_Duplicate_1                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[34]~_Duplicate_2                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[34]~_Duplicate_2                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult8~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[34]~_Duplicate_2                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[34]~_Duplicate_3                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[34]~_Duplicate_3                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult5~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[34]~_Duplicate_3                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[34]~_Duplicate_4                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[34]~_Duplicate_4                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult4~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[34]~_Duplicate_4                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[34]~_Duplicate_5                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[34]~_Duplicate_5                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult7~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[34]~_Duplicate_5                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[34]~_Duplicate_6                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[35]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult6~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[35]                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[35]~_Duplicate_1                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[35]~SCLR_LUT                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                ;                  ;                       ;
; VGA_timer[35]~_Duplicate_1                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult3~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[35]~_Duplicate_1                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[35]~_Duplicate_2                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[35]~_Duplicate_2                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult8~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[35]~_Duplicate_2                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[35]~_Duplicate_3                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[35]~_Duplicate_3                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult5~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[35]~_Duplicate_3                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[35]~_Duplicate_4                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[35]~_Duplicate_4                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult4~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[35]~_Duplicate_4                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[35]~_Duplicate_5                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[35]~_Duplicate_5                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult7~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[35]~_Duplicate_5                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[35]~_Duplicate_6                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[36]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult6~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[36]                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[36]~_Duplicate_1                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[36]~SCLR_LUT                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                ;                  ;                       ;
; VGA_timer[36]~_Duplicate_1                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult3~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[36]~_Duplicate_1                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[36]~_Duplicate_2                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[36]~_Duplicate_2                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult8~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[36]~_Duplicate_2                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[36]~_Duplicate_3                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[36]~_Duplicate_3                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult5~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[36]~_Duplicate_3                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[36]~_Duplicate_4                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[36]~_Duplicate_4                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult4~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[36]~_Duplicate_4                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[36]~_Duplicate_5                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[36]~_Duplicate_5                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult7~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[36]~_Duplicate_5                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[36]~_Duplicate_6                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[37]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult6~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[37]                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[37]~_Duplicate_1                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[37]~SCLR_LUT                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                ;                  ;                       ;
; VGA_timer[37]~_Duplicate_1                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult3~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[37]~_Duplicate_1                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[37]~_Duplicate_2                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[37]~_Duplicate_2                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult8~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[37]~_Duplicate_2                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[37]~_Duplicate_3                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[37]~_Duplicate_3                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult5~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[37]~_Duplicate_3                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[37]~_Duplicate_4                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[37]~_Duplicate_4                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult4~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[37]~_Duplicate_4                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[37]~_Duplicate_5                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[37]~_Duplicate_5                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult7~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[37]~_Duplicate_5                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[37]~_Duplicate_6                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[38]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult6~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[38]                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[38]~_Duplicate_1                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[38]~SCLR_LUT                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                ;                  ;                       ;
; VGA_timer[38]~_Duplicate_1                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult3~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[38]~_Duplicate_1                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[38]~_Duplicate_2                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[38]~_Duplicate_2                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult8~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[38]~_Duplicate_2                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[38]~_Duplicate_3                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[38]~_Duplicate_3                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult5~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[38]~_Duplicate_3                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[38]~_Duplicate_4                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[38]~_Duplicate_4                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult4~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[38]~_Duplicate_4                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[38]~_Duplicate_5                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[38]~_Duplicate_5                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult7~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[38]~_Duplicate_5                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[38]~_Duplicate_6                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[39]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult6~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[39]                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[39]~_Duplicate_1                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[39]~SCLR_LUT                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                ;                  ;                       ;
; VGA_timer[39]~_Duplicate_1                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult3~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[39]~_Duplicate_1                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[39]~_Duplicate_2                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[39]~_Duplicate_2                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult8~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[39]~_Duplicate_2                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[39]~_Duplicate_3                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[39]~_Duplicate_3                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult5~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[39]~_Duplicate_3                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[39]~_Duplicate_4                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[39]~_Duplicate_4                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult4~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[39]~_Duplicate_4                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[39]~_Duplicate_5                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[39]~_Duplicate_5                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult7~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[39]~_Duplicate_5                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[39]~_Duplicate_6                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[40]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult6~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[40]                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[40]~_Duplicate_1                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[40]~SCLR_LUT                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                ;                  ;                       ;
; VGA_timer[40]~_Duplicate_1                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult3~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[40]~_Duplicate_1                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[40]~_Duplicate_2                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[40]~_Duplicate_2                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult8~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[40]~_Duplicate_2                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[40]~_Duplicate_3                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[40]~_Duplicate_3                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult5~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[40]~_Duplicate_3                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[40]~_Duplicate_4                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[40]~_Duplicate_4                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult4~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[40]~_Duplicate_4                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[40]~_Duplicate_5                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[40]~_Duplicate_5                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult7~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[40]~_Duplicate_5                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[40]~_Duplicate_6                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[41]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult6~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[41]                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[41]~_Duplicate_1                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[41]~SCLR_LUT                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                ;                  ;                       ;
; VGA_timer[41]~_Duplicate_1                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult3~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[41]~_Duplicate_1                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[41]~_Duplicate_2                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[41]~_Duplicate_2                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult8~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[41]~_Duplicate_2                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[41]~_Duplicate_3                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[41]~_Duplicate_3                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult5~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[41]~_Duplicate_3                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[41]~_Duplicate_4                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[41]~_Duplicate_4                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult4~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[41]~_Duplicate_4                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[41]~_Duplicate_5                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[41]~_Duplicate_5                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult7~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[41]~_Duplicate_5                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[41]~_Duplicate_6                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[42]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult6~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[42]                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[42]~_Duplicate_1                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[42]~SCLR_LUT                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                ;                  ;                       ;
; VGA_timer[42]~_Duplicate_1                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult3~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[42]~_Duplicate_1                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[42]~_Duplicate_2                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[42]~_Duplicate_2                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult8~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[42]~_Duplicate_2                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[42]~_Duplicate_3                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[42]~_Duplicate_3                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult5~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[42]~_Duplicate_3                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[42]~_Duplicate_4                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[42]~_Duplicate_4                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult4~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[42]~_Duplicate_4                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[42]~_Duplicate_5                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[42]~_Duplicate_5                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult7~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[42]~_Duplicate_5                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[42]~_Duplicate_6                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[43]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult6~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[43]                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[43]~_Duplicate_1                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[43]~SCLR_LUT                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                ;                  ;                       ;
; VGA_timer[43]~_Duplicate_1                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult3~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[43]~_Duplicate_1                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[43]~_Duplicate_2                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[43]~_Duplicate_2                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult8~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[43]~_Duplicate_2                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[43]~_Duplicate_3                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[43]~_Duplicate_3                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult5~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[43]~_Duplicate_3                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[43]~_Duplicate_4                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[43]~_Duplicate_4                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult4~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[43]~_Duplicate_4                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[43]~_Duplicate_5                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[43]~_Duplicate_5                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult7~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[43]~_Duplicate_5                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[43]~_Duplicate_6                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[44]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult6~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[44]                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[44]~_Duplicate_1                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[44]~SCLR_LUT                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                ;                  ;                       ;
; VGA_timer[44]~_Duplicate_1                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult3~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[44]~_Duplicate_1                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[44]~_Duplicate_2                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[44]~_Duplicate_2                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult8~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[44]~_Duplicate_2                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[44]~_Duplicate_3                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[44]~_Duplicate_3                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult5~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[44]~_Duplicate_3                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[44]~_Duplicate_4                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[44]~_Duplicate_4                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult4~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[44]~_Duplicate_4                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[44]~_Duplicate_5                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[44]~_Duplicate_5                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult7~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[44]~_Duplicate_5                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[44]~_Duplicate_6                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[45]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult6~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[45]                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[45]~_Duplicate_1                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[45]~SCLR_LUT                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                ;                  ;                       ;
; VGA_timer[45]~_Duplicate_1                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult3~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[45]~_Duplicate_1                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[45]~_Duplicate_2                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[45]~_Duplicate_2                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult8~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[45]~_Duplicate_2                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[45]~_Duplicate_3                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[45]~_Duplicate_3                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult5~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[45]~_Duplicate_3                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[45]~_Duplicate_4                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[45]~_Duplicate_4                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult4~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[45]~_Duplicate_4                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[45]~_Duplicate_5                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[45]~_Duplicate_5                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult7~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[45]~_Duplicate_5                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[45]~_Duplicate_6                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[46]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult6~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[46]                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[46]~_Duplicate_1                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[46]~SCLR_LUT                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                ;                  ;                       ;
; VGA_timer[46]~_Duplicate_1                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult3~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[46]~_Duplicate_1                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[46]~_Duplicate_2                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[46]~_Duplicate_2                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult8~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[46]~_Duplicate_2                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[46]~_Duplicate_3                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[46]~_Duplicate_3                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult5~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[46]~_Duplicate_3                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[46]~_Duplicate_4                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[46]~_Duplicate_4                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult4~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[46]~_Duplicate_4                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[46]~_Duplicate_5                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[46]~_Duplicate_5                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult7~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[46]~_Duplicate_5                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[46]~_Duplicate_6                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[47]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult6~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[47]                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[47]~_Duplicate_1                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[47]~SCLR_LUT                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                ;                  ;                       ;
; VGA_timer[47]~_Duplicate_1                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult3~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[47]~_Duplicate_1                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[47]~_Duplicate_2                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[47]~_Duplicate_2                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult8~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[47]~_Duplicate_2                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[47]~_Duplicate_3                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[47]~_Duplicate_3                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult5~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[47]~_Duplicate_3                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[47]~_Duplicate_4                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[47]~_Duplicate_4                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult4~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[47]~_Duplicate_4                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[47]~_Duplicate_5                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[47]~_Duplicate_5                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult7~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[47]~_Duplicate_5                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[47]~_Duplicate_6                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[48]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult6~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[48]                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[48]~_Duplicate_1                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[48]~SCLR_LUT                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                ;                  ;                       ;
; VGA_timer[48]~_Duplicate_1                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult3~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[48]~_Duplicate_1                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[48]~_Duplicate_2                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[48]~_Duplicate_2                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult8~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[48]~_Duplicate_2                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[48]~_Duplicate_3                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[48]~_Duplicate_3                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult5~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[48]~_Duplicate_3                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[48]~_Duplicate_4                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[48]~_Duplicate_4                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult4~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[48]~_Duplicate_4                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[48]~_Duplicate_5                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[48]~_Duplicate_5                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult7~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[48]~_Duplicate_5                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[48]~_Duplicate_6                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[49]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult6~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[49]                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[49]~_Duplicate_1                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[49]~SCLR_LUT                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                ;                  ;                       ;
; VGA_timer[49]~_Duplicate_1                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult3~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[49]~_Duplicate_1                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[49]~_Duplicate_2                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[49]~_Duplicate_2                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult8~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[49]~_Duplicate_2                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[49]~_Duplicate_3                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[49]~_Duplicate_3                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult5~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[49]~_Duplicate_3                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[49]~_Duplicate_4                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[49]~_Duplicate_4                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult4~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[49]~_Duplicate_4                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[49]~_Duplicate_5                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[49]~_Duplicate_5                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult7~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[49]~_Duplicate_5                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[49]~_Duplicate_6                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[50]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult6~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[50]                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[50]~_Duplicate_1                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[50]~SCLR_LUT                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                ;                  ;                       ;
; VGA_timer[50]~_Duplicate_1                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult3~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[50]~_Duplicate_1                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[50]~_Duplicate_2                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[50]~_Duplicate_2                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult8~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[50]~_Duplicate_2                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[50]~_Duplicate_3                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[50]~_Duplicate_3                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult5~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[50]~_Duplicate_3                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[50]~_Duplicate_4                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[50]~_Duplicate_4                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult4~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[50]~_Duplicate_4                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[50]~_Duplicate_5                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[50]~_Duplicate_5                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult7~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[50]~_Duplicate_5                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[50]~_Duplicate_6                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[51]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult6~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[51]                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[51]~_Duplicate_1                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[51]~SCLR_LUT                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                ;                  ;                       ;
; VGA_timer[51]~_Duplicate_1                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult3~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[51]~_Duplicate_1                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[51]~_Duplicate_2                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[51]~_Duplicate_2                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult8~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[51]~_Duplicate_2                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[51]~_Duplicate_3                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[51]~_Duplicate_3                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult5~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[51]~_Duplicate_3                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[51]~_Duplicate_4                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[51]~_Duplicate_4                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult4~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[51]~_Duplicate_4                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[51]~_Duplicate_5                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[51]~_Duplicate_5                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult7~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[51]~_Duplicate_5                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[51]~_Duplicate_6                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[52]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult6~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[52]                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[52]~_Duplicate_1                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[52]~SCLR_LUT                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                ;                  ;                       ;
; VGA_timer[52]~_Duplicate_1                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult3~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[52]~_Duplicate_1                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[52]~_Duplicate_2                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[52]~_Duplicate_2                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult8~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[52]~_Duplicate_2                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[52]~_Duplicate_3                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[52]~_Duplicate_3                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult5~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[52]~_Duplicate_3                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[52]~_Duplicate_4                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[52]~_Duplicate_4                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult4~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[52]~_Duplicate_4                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[52]~_Duplicate_5                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[52]~_Duplicate_5                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult7~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[52]~_Duplicate_5                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[52]~_Duplicate_6                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[53]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult6~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[53]                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[53]~_Duplicate_1                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[53]~SCLR_LUT                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                ;                  ;                       ;
; VGA_timer[53]~_Duplicate_1                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult3~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[53]~_Duplicate_1                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[53]~_Duplicate_2                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[53]~_Duplicate_2                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult8~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[53]~_Duplicate_2                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[53]~_Duplicate_3                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[53]~_Duplicate_3                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult5~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[53]~_Duplicate_3                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[53]~_Duplicate_4                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[53]~_Duplicate_4                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult4~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[53]~_Duplicate_4                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[53]~_Duplicate_5                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[53]~_Duplicate_5                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult7~369                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; VGA_timer[53]~_Duplicate_5                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[53]~_Duplicate_6                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[54]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult6~806                                                                                                                                                                                                                                                                      ; AY               ;                       ;
; VGA_timer[54]                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[54]~_Duplicate_1                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[54]~SCLR_LUT                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                ;                  ;                       ;
; VGA_timer[54]~_Duplicate_1                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult3~806                                                                                                                                                                                                                                                                      ; AY               ;                       ;
; VGA_timer[54]~_Duplicate_1                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[54]~_Duplicate_2                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[54]~_Duplicate_2                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult8~806                                                                                                                                                                                                                                                                      ; AY               ;                       ;
; VGA_timer[54]~_Duplicate_2                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[54]~_Duplicate_3                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[54]~_Duplicate_3                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult5~806                                                                                                                                                                                                                                                                      ; AY               ;                       ;
; VGA_timer[54]~_Duplicate_3                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[54]~_Duplicate_4                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[54]~_Duplicate_4                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult4~806                                                                                                                                                                                                                                                                      ; AY               ;                       ;
; VGA_timer[54]~_Duplicate_4                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[54]~_Duplicate_5                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[54]~_Duplicate_5                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult7~806                                                                                                                                                                                                                                                                      ; AY               ;                       ;
; VGA_timer[54]~_Duplicate_5                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[54]~_Duplicate_6                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[55]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult6~806                                                                                                                                                                                                                                                                      ; AY               ;                       ;
; VGA_timer[55]                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[55]~_Duplicate_1                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[55]~SCLR_LUT                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                ;                  ;                       ;
; VGA_timer[55]~_Duplicate_1                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult3~806                                                                                                                                                                                                                                                                      ; AY               ;                       ;
; VGA_timer[55]~_Duplicate_1                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[55]~_Duplicate_2                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[55]~_Duplicate_2                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult8~806                                                                                                                                                                                                                                                                      ; AY               ;                       ;
; VGA_timer[55]~_Duplicate_2                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[55]~_Duplicate_3                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[55]~_Duplicate_3                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult5~806                                                                                                                                                                                                                                                                      ; AY               ;                       ;
; VGA_timer[55]~_Duplicate_3                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[55]~_Duplicate_4                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[55]~_Duplicate_4                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult4~806                                                                                                                                                                                                                                                                      ; AY               ;                       ;
; VGA_timer[55]~_Duplicate_4                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[55]~_Duplicate_5                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[55]~_Duplicate_5                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult7~806                                                                                                                                                                                                                                                                      ; AY               ;                       ;
; VGA_timer[55]~_Duplicate_5                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[55]~_Duplicate_6                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[56]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult6~806                                                                                                                                                                                                                                                                      ; AY               ;                       ;
; VGA_timer[56]                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[56]~_Duplicate_1                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[56]~SCLR_LUT                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                ;                  ;                       ;
; VGA_timer[56]~_Duplicate_1                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult3~806                                                                                                                                                                                                                                                                      ; AY               ;                       ;
; VGA_timer[56]~_Duplicate_1                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[56]~_Duplicate_2                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[56]~_Duplicate_2                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult8~806                                                                                                                                                                                                                                                                      ; AY               ;                       ;
; VGA_timer[56]~_Duplicate_2                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[56]~_Duplicate_3                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[56]~_Duplicate_3                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult5~806                                                                                                                                                                                                                                                                      ; AY               ;                       ;
; VGA_timer[56]~_Duplicate_3                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[56]~_Duplicate_4                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[56]~_Duplicate_4                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult4~806                                                                                                                                                                                                                                                                      ; AY               ;                       ;
; VGA_timer[56]~_Duplicate_4                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[56]~_Duplicate_5                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[56]~_Duplicate_5                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult7~806                                                                                                                                                                                                                                                                      ; AY               ;                       ;
; VGA_timer[56]~_Duplicate_5                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[56]~_Duplicate_6                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[57]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult6~806                                                                                                                                                                                                                                                                      ; AY               ;                       ;
; VGA_timer[57]                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[57]~_Duplicate_1                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[57]~SCLR_LUT                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                ;                  ;                       ;
; VGA_timer[57]~_Duplicate_1                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult3~806                                                                                                                                                                                                                                                                      ; AY               ;                       ;
; VGA_timer[57]~_Duplicate_1                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[57]~_Duplicate_2                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[57]~_Duplicate_2                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult8~806                                                                                                                                                                                                                                                                      ; AY               ;                       ;
; VGA_timer[57]~_Duplicate_2                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[57]~_Duplicate_3                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[57]~_Duplicate_3                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult5~806                                                                                                                                                                                                                                                                      ; AY               ;                       ;
; VGA_timer[57]~_Duplicate_3                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[57]~_Duplicate_4                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[57]~_Duplicate_4                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult4~806                                                                                                                                                                                                                                                                      ; AY               ;                       ;
; VGA_timer[57]~_Duplicate_4                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[57]~_Duplicate_5                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[57]~_Duplicate_5                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult7~806                                                                                                                                                                                                                                                                      ; AY               ;                       ;
; VGA_timer[57]~_Duplicate_5                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[57]~_Duplicate_6                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[58]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult6~806                                                                                                                                                                                                                                                                      ; AY               ;                       ;
; VGA_timer[58]                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[58]~_Duplicate_1                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[58]~SCLR_LUT                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                ;                  ;                       ;
; VGA_timer[58]~_Duplicate_1                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult3~806                                                                                                                                                                                                                                                                      ; AY               ;                       ;
; VGA_timer[58]~_Duplicate_1                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[58]~_Duplicate_2                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[58]~_Duplicate_2                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult8~806                                                                                                                                                                                                                                                                      ; AY               ;                       ;
; VGA_timer[58]~_Duplicate_2                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[58]~_Duplicate_3                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[58]~_Duplicate_3                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult5~806                                                                                                                                                                                                                                                                      ; AY               ;                       ;
; VGA_timer[58]~_Duplicate_3                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[58]~_Duplicate_4                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[58]~_Duplicate_4                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult4~806                                                                                                                                                                                                                                                                      ; AY               ;                       ;
; VGA_timer[58]~_Duplicate_4                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[58]~_Duplicate_5                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[58]~_Duplicate_5                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult7~806                                                                                                                                                                                                                                                                      ; AY               ;                       ;
; VGA_timer[58]~_Duplicate_5                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[58]~_Duplicate_6                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[59]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult6~806                                                                                                                                                                                                                                                                      ; AY               ;                       ;
; VGA_timer[59]                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[59]~_Duplicate_1                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[59]~SCLR_LUT                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                ;                  ;                       ;
; VGA_timer[59]~_Duplicate_1                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult3~806                                                                                                                                                                                                                                                                      ; AY               ;                       ;
; VGA_timer[59]~_Duplicate_1                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[59]~_Duplicate_2                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[59]~_Duplicate_2                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult8~806                                                                                                                                                                                                                                                                      ; AY               ;                       ;
; VGA_timer[59]~_Duplicate_2                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[59]~_Duplicate_3                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[59]~_Duplicate_3                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult5~806                                                                                                                                                                                                                                                                      ; AY               ;                       ;
; VGA_timer[59]~_Duplicate_3                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[59]~_Duplicate_4                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[59]~_Duplicate_4                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult4~806                                                                                                                                                                                                                                                                      ; AY               ;                       ;
; VGA_timer[59]~_Duplicate_4                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[59]~_Duplicate_5                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[59]~_Duplicate_5                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult7~806                                                                                                                                                                                                                                                                      ; AY               ;                       ;
; VGA_timer[59]~_Duplicate_5                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[59]~_Duplicate_6                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[60]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult6~806                                                                                                                                                                                                                                                                      ; AY               ;                       ;
; VGA_timer[60]                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[60]~_Duplicate_1                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[60]~SCLR_LUT                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                ;                  ;                       ;
; VGA_timer[60]~_Duplicate_1                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult3~806                                                                                                                                                                                                                                                                      ; AY               ;                       ;
; VGA_timer[60]~_Duplicate_1                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[60]~_Duplicate_2                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[60]~_Duplicate_2                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult8~806                                                                                                                                                                                                                                                                      ; AY               ;                       ;
; VGA_timer[60]~_Duplicate_2                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[60]~_Duplicate_3                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[60]~_Duplicate_3                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult5~806                                                                                                                                                                                                                                                                      ; AY               ;                       ;
; VGA_timer[60]~_Duplicate_3                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[60]~_Duplicate_4                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[60]~_Duplicate_4                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult4~806                                                                                                                                                                                                                                                                      ; AY               ;                       ;
; VGA_timer[60]~_Duplicate_4                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[60]~_Duplicate_5                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[60]~_Duplicate_5                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult7~806                                                                                                                                                                                                                                                                      ; AY               ;                       ;
; VGA_timer[60]~_Duplicate_5                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[60]~_Duplicate_6                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[61]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult6~806                                                                                                                                                                                                                                                                      ; AY               ;                       ;
; VGA_timer[61]                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[61]~_Duplicate_1                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[61]~SCLR_LUT                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                ;                  ;                       ;
; VGA_timer[61]~_Duplicate_1                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult3~806                                                                                                                                                                                                                                                                      ; AY               ;                       ;
; VGA_timer[61]~_Duplicate_1                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[61]~_Duplicate_2                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[61]~_Duplicate_2                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult8~806                                                                                                                                                                                                                                                                      ; AY               ;                       ;
; VGA_timer[61]~_Duplicate_2                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[61]~_Duplicate_3                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[61]~_Duplicate_3                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult5~806                                                                                                                                                                                                                                                                      ; AY               ;                       ;
; VGA_timer[61]~_Duplicate_3                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[61]~_Duplicate_4                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[61]~_Duplicate_4                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult4~806                                                                                                                                                                                                                                                                      ; AY               ;                       ;
; VGA_timer[61]~_Duplicate_4                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[61]~_Duplicate_5                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[61]~_Duplicate_5                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult7~806                                                                                                                                                                                                                                                                      ; AY               ;                       ;
; VGA_timer[61]~_Duplicate_5                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[61]~_Duplicate_6                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[62]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult6~806                                                                                                                                                                                                                                                                      ; AY               ;                       ;
; VGA_timer[62]                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[62]~_Duplicate_1                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[62]~SCLR_LUT                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                ;                  ;                       ;
; VGA_timer[62]~_Duplicate_1                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult3~806                                                                                                                                                                                                                                                                      ; AY               ;                       ;
; VGA_timer[62]~_Duplicate_1                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[62]~_Duplicate_2                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[62]~_Duplicate_2                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult8~806                                                                                                                                                                                                                                                                      ; AY               ;                       ;
; VGA_timer[62]~_Duplicate_2                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[62]~_Duplicate_3                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[62]~_Duplicate_3                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult5~806                                                                                                                                                                                                                                                                      ; AY               ;                       ;
; VGA_timer[62]~_Duplicate_3                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[62]~_Duplicate_4                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[62]~_Duplicate_4                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult4~806                                                                                                                                                                                                                                                                      ; AY               ;                       ;
; VGA_timer[62]~_Duplicate_4                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[62]~_Duplicate_5                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[62]~_Duplicate_5                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult7~806                                                                                                                                                                                                                                                                      ; AY               ;                       ;
; VGA_timer[62]~_Duplicate_5                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[62]~_Duplicate_6                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[63]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult6~806                                                                                                                                                                                                                                                                      ; AY               ;                       ;
; VGA_timer[63]                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[63]~_Duplicate_1                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[63]~SCLR_LUT                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                ;                  ;                       ;
; VGA_timer[63]~_Duplicate_1                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult3~806                                                                                                                                                                                                                                                                      ; AY               ;                       ;
; VGA_timer[63]~_Duplicate_1                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[63]~_Duplicate_2                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[63]~_Duplicate_2                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult8~806                                                                                                                                                                                                                                                                      ; AY               ;                       ;
; VGA_timer[63]~_Duplicate_2                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[63]~_Duplicate_3                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[63]~_Duplicate_3                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult5~806                                                                                                                                                                                                                                                                      ; AY               ;                       ;
; VGA_timer[63]~_Duplicate_3                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[63]~_Duplicate_4                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[63]~_Duplicate_4                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult4~806                                                                                                                                                                                                                                                                      ; AY               ;                       ;
; VGA_timer[63]~_Duplicate_4                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[63]~_Duplicate_5                                                                                                                                                                                                                                                     ; Q                ;                       ;
; VGA_timer[63]~_Duplicate_5                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult7~806                                                                                                                                                                                                                                                                      ; AY               ;                       ;
; VGA_timer[63]~_Duplicate_5                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_timer[63]~_Duplicate_6                                                                                                                                                                                                                                                     ; Q                ;                       ;
; L2_count[0]                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; L2_count[0]~DUPLICATE                                                                                                                                                                                                                                                          ;                  ;                       ;
; L2_count[13]                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; L2_count[13]~DUPLICATE                                                                                                                                                                                                                                                         ;                  ;                       ;
; R2_count[1]                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; R2_count[1]~DUPLICATE                                                                                                                                                                                                                                                          ;                  ;                       ;
; R2_count[2]                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; R2_count[2]~DUPLICATE                                                                                                                                                                                                                                                          ;                  ;                       ;
; R2_count[3]                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; R2_count[3]~DUPLICATE                                                                                                                                                                                                                                                          ;                  ;                       ;
; R2_count[4]                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; R2_count[4]~DUPLICATE                                                                                                                                                                                                                                                          ;                  ;                       ;
; R2_count[5]                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; R2_count[5]~DUPLICATE                                                                                                                                                                                                                                                          ;                  ;                       ;
; R2_count[6]                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; R2_count[6]~DUPLICATE                                                                                                                                                                                                                                                          ;                  ;                       ;
; R2_count[7]                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; R2_count[7]~DUPLICATE                                                                                                                                                                                                                                                          ;                  ;                       ;
; R2_count[8]                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; R2_count[8]~DUPLICATE                                                                                                                                                                                                                                                          ;                  ;                       ;
; R2_count[9]                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; R2_count[9]~DUPLICATE                                                                                                                                                                                                                                                          ;                  ;                       ;
; R2_count[10]                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; R2_count[10]~DUPLICATE                                                                                                                                                                                                                                                         ;                  ;                       ;
; R2_count[11]                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; R2_count[11]~DUPLICATE                                                                                                                                                                                                                                                         ;                  ;                       ;
; R2_count[12]                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; R2_count[12]~DUPLICATE                                                                                                                                                                                                                                                         ;                  ;                       ;
; R2_count[13]                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; R2_count[13]~DUPLICATE                                                                                                                                                                                                                                                         ;                  ;                       ;
; R2_count[14]                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; R2_count[14]~DUPLICATE                                                                                                                                                                                                                                                         ;                  ;                       ;
; R2_count[15]                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; R2_count[15]~DUPLICATE                                                                                                                                                                                                                                                         ;                  ;                       ;
; R2_count[16]                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; R2_count[16]~DUPLICATE                                                                                                                                                                                                                                                         ;                  ;                       ;
; R2_count[17]                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; R2_count[17]~DUPLICATE                                                                                                                                                                                                                                                         ;                  ;                       ;
; R2_count[18]                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; R2_count[18]~DUPLICATE                                                                                                                                                                                                                                                         ;                  ;                       ;
; R2_count[19]                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; R2_count[19]~DUPLICATE                                                                                                                                                                                                                                                         ;                  ;                       ;
; R2_count[21]                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; R2_count[21]~DUPLICATE                                                                                                                                                                                                                                                         ;                  ;                       ;
; R2_count[22]                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; R2_count[22]~DUPLICATE                                                                                                                                                                                                                                                         ;                  ;                       ;
; R2_count[23]                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; R2_count[23]~DUPLICATE                                                                                                                                                                                                                                                         ;                  ;                       ;
; R2_count[24]                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; R2_count[24]~DUPLICATE                                                                                                                                                                                                                                                         ;                  ;                       ;
; R2_count[25]                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; R2_count[25]~DUPLICATE                                                                                                                                                                                                                                                         ;                  ;                       ;
; R2_count[26]                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; R2_count[26]~DUPLICATE                                                                                                                                                                                                                                                         ;                  ;                       ;
; R2_count[28]                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; R2_count[28]~DUPLICATE                                                                                                                                                                                                                                                         ;                  ;                       ;
; R2_count[29]                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; R2_count[29]~DUPLICATE                                                                                                                                                                                                                                                         ;                  ;                       ;
; R2_count[30]                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; R2_count[30]~DUPLICATE                                                                                                                                                                                                                                                         ;                  ;                       ;
; R3_count[25]                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; R3_count[25]~DUPLICATE                                                                                                                                                                                                                                                         ;                  ;                       ;
; R3_count[30]                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; R3_count[30]~DUPLICATE                                                                                                                                                                                                                                                         ;                  ;                       ;
; RLC_game_system:cpuModule|RLC_game_system_VGAout:vgaout|data_out[1]                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RLC_game_system:cpuModule|RLC_game_system_VGAout:vgaout|data_out[1]~DUPLICATE                                                                                                                                                                                                  ;                  ;                       ;
; RLC_game_system:cpuModule|RLC_game_system_VGAout:vgaout|data_out[2]                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RLC_game_system:cpuModule|RLC_game_system_VGAout:vgaout|data_out[2]~DUPLICATE                                                                                                                                                                                                  ;                  ;                       ;
; RLC_game_system:cpuModule|RLC_game_system_VGAout:vgaout|data_out[3]                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RLC_game_system:cpuModule|RLC_game_system_VGAout:vgaout|data_out[3]~DUPLICATE                                                                                                                                                                                                  ;                  ;                       ;
; RLC_game_system:cpuModule|RLC_game_system_VGAout:vgaout|data_out[4]                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RLC_game_system:cpuModule|RLC_game_system_VGAout:vgaout|data_out[4]~DUPLICATE                                                                                                                                                                                                  ;                  ;                       ;
; RLC_game_system:cpuModule|RLC_game_system_VGAout:vgaout|data_out[5]                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RLC_game_system:cpuModule|RLC_game_system_VGAout:vgaout|data_out[5]~DUPLICATE                                                                                                                                                                                                  ;                  ;                       ;
; RLC_game_system:cpuModule|RLC_game_system_VGAout:vgaout|data_out[6]                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RLC_game_system:cpuModule|RLC_game_system_VGAout:vgaout|data_out[6]~DUPLICATE                                                                                                                                                                                                  ;                  ;                       ;
; RLC_game_system:cpuModule|RLC_game_system_VGAout:vgaout|data_out[8]                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RLC_game_system:cpuModule|RLC_game_system_VGAout:vgaout|data_out[8]~DUPLICATE                                                                                                                                                                                                  ;                  ;                       ;
; RLC_game_system:cpuModule|RLC_game_system_VGAout:vgaout|data_out[9]                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RLC_game_system:cpuModule|RLC_game_system_VGAout:vgaout|data_out[9]~DUPLICATE                                                                                                                                                                                                  ;                  ;                       ;
; RLC_game_system:cpuModule|RLC_game_system_VGAout:vgaout|data_out[10]                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RLC_game_system:cpuModule|RLC_game_system_VGAout:vgaout|data_out[10]~DUPLICATE                                                                                                                                                                                                 ;                  ;                       ;
; RLC_game_system:cpuModule|RLC_game_system_VGAout:vgaout|data_out[11]                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RLC_game_system:cpuModule|RLC_game_system_VGAout:vgaout|data_out[11]~DUPLICATE                                                                                                                                                                                                 ;                  ;                       ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|D_iw[3]                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|D_iw[3]~DUPLICATE                                                                                                                                                                                                            ;                  ;                       ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|D_iw[6]                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|D_iw[6]~DUPLICATE                                                                                                                                                                                                            ;                  ;                       ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|D_iw[18]                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|D_iw[18]~DUPLICATE                                                                                                                                                                                                           ;                  ;                       ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|E_shift_rot_cnt[0]                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|E_shift_rot_cnt[0]~DUPLICATE                                                                                                                                                                                                 ;                  ;                       ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|E_shift_rot_cnt[1]                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|E_shift_rot_cnt[1]~DUPLICATE                                                                                                                                                                                                 ;                  ;                       ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|E_shift_rot_result[1]                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|E_shift_rot_result[1]~DUPLICATE                                                                                                                                                                                              ;                  ;                       ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|E_shift_rot_result[3]                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|E_shift_rot_result[3]~DUPLICATE                                                                                                                                                                                              ;                  ;                       ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|E_shift_rot_result[4]                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|E_shift_rot_result[4]~DUPLICATE                                                                                                                                                                                              ;                  ;                       ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|E_shift_rot_result[9]                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|E_shift_rot_result[9]~DUPLICATE                                                                                                                                                                                              ;                  ;                       ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|E_shift_rot_result[12]                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|E_shift_rot_result[12]~DUPLICATE                                                                                                                                                                                             ;                  ;                       ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|E_shift_rot_result[13]                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|E_shift_rot_result[13]~DUPLICATE                                                                                                                                                                                             ;                  ;                       ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|E_shift_rot_result[18]                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|E_shift_rot_result[18]~DUPLICATE                                                                                                                                                                                             ;                  ;                       ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|E_shift_rot_result[25]                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|E_shift_rot_result[25]~DUPLICATE                                                                                                                                                                                             ;                  ;                       ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|E_shift_rot_result[26]                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|E_shift_rot_result[26]~DUPLICATE                                                                                                                                                                                             ;                  ;                       ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|E_shift_rot_result[30]                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|E_shift_rot_result[30]~DUPLICATE                                                                                                                                                                                             ;                  ;                       ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|E_src1[5]                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|E_src1[5]~DUPLICATE                                                                                                                                                                                                          ;                  ;                       ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_nios2_oci:the_RLC_game_system_cpu_nios2_oci|RLC_game_system_cpu_nios2_oci_debug:the_RLC_game_system_cpu_nios2_oci_debug|monitor_error                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_nios2_oci:the_RLC_game_system_cpu_nios2_oci|RLC_game_system_cpu_nios2_oci_debug:the_RLC_game_system_cpu_nios2_oci_debug|monitor_error~DUPLICATE                                                          ;                  ;                       ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_nios2_oci:the_RLC_game_system_cpu_nios2_oci|RLC_game_system_cpu_nios2_ocimem:the_RLC_game_system_cpu_nios2_ocimem|MonDReg[25]                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_nios2_oci:the_RLC_game_system_cpu_nios2_oci|RLC_game_system_cpu_nios2_ocimem:the_RLC_game_system_cpu_nios2_ocimem|MonDReg[25]~DUPLICATE                                                                  ;                  ;                       ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_nios2_oci:the_RLC_game_system_cpu_nios2_oci|RLC_game_system_cpu_nios2_ocimem:the_RLC_game_system_cpu_nios2_ocimem|MonDReg[31]                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_nios2_oci:the_RLC_game_system_cpu_nios2_oci|RLC_game_system_cpu_nios2_ocimem:the_RLC_game_system_cpu_nios2_ocimem|MonDReg[31]~DUPLICATE                                                                  ;                  ;                       ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_nios2_oci:the_RLC_game_system_cpu_nios2_oci|write                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_nios2_oci:the_RLC_game_system_cpu_nios2_oci|write~DUPLICATE                                                                                                                                              ;                  ;                       ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|R_ctrl_shift_rot                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|R_ctrl_shift_rot~DUPLICATE                                                                                                                                                                                                   ;                  ;                       ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|W_alu_result[9]                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|W_alu_result[9]~DUPLICATE                                                                                                                                                                                                    ;                  ;                       ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|W_alu_result[12]                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|W_alu_result[12]~DUPLICATE                                                                                                                                                                                                   ;                  ;                       ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|W_alu_result[15]                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|W_alu_result[15]~DUPLICATE                                                                                                                                                                                                   ;                  ;                       ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|W_alu_result[16]                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|W_alu_result[16]~DUPLICATE                                                                                                                                                                                                   ;                  ;                       ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|W_cmp_result                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|W_cmp_result~DUPLICATE                                                                                                                                                                                                       ;                  ;                       ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|av_ld_align_cycle[1]                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|av_ld_align_cycle[1]~DUPLICATE                                                                                                                                                                                               ;                  ;                       ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|av_ld_byte2_data[7]                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|av_ld_byte2_data[7]~DUPLICATE                                                                                                                                                                                                ;                  ;                       ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|d_writedata[3]                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|d_writedata[3]~DUPLICATE                                                                                                                                                                                                     ;                  ;                       ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|d_writedata[16]                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|d_writedata[16]~DUPLICATE                                                                                                                                                                                                    ;                  ;                       ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|d_writedata[20]                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|d_writedata[20]~DUPLICATE                                                                                                                                                                                                    ;                  ;                       ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|d_writedata[22]                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|d_writedata[22]~DUPLICATE                                                                                                                                                                                                    ;                  ;                       ;
; RLC_game_system:cpuModule|RLC_game_system_jtag_uart:jtag_uart|RLC_game_system_jtag_uart_scfifo_w:the_RLC_game_system_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[1] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RLC_game_system:cpuModule|RLC_game_system_jtag_uart:jtag_uart|RLC_game_system_jtag_uart_scfifo_w:the_RLC_game_system_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[1]~DUPLICATE ;                  ;                       ;
; RLC_game_system:cpuModule|RLC_game_system_jtag_uart:jtag_uart|RLC_game_system_jtag_uart_scfifo_w:the_RLC_game_system_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[3] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RLC_game_system:cpuModule|RLC_game_system_jtag_uart:jtag_uart|RLC_game_system_jtag_uart_scfifo_w:the_RLC_game_system_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[3]~DUPLICATE ;                  ;                       ;
; RLC_game_system:cpuModule|RLC_game_system_jtag_uart:jtag_uart|av_waitrequest                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RLC_game_system:cpuModule|RLC_game_system_jtag_uart:jtag_uart|av_waitrequest~DUPLICATE                                                                                                                                                                                         ;                  ;                       ;
; RLC_game_system:cpuModule|RLC_game_system_jtag_uart:jtag_uart|ien_AE                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RLC_game_system:cpuModule|RLC_game_system_jtag_uart:jtag_uart|ien_AE~DUPLICATE                                                                                                                                                                                                 ;                  ;                       ;
; RLC_game_system:cpuModule|RLC_game_system_led_pio:dataout_pio|data_out[6]                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RLC_game_system:cpuModule|RLC_game_system_led_pio:dataout_pio|data_out[6]~DUPLICATE                                                                                                                                                                                            ;                  ;                       ;
; RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:keyin_pio_s1_agent_rsp_fifo|mem_used[0]                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:keyin_pio_s1_agent_rsp_fifo|mem_used[0]~DUPLICATE                                                                                                                          ;                  ;                       ;
; RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:outputclockenable_pio_s1_agent_rsp_fifo|mem_used[1]                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:outputclockenable_pio_s1_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                              ;                  ;                       ;
; RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:cpu_data_master_translator|read_accepted                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:cpu_data_master_translator|read_accepted~DUPLICATE                                                                                                               ;                  ;                       ;
; RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:cpu_jtag_debug_module_translator|av_readdata_pre[24]                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:cpu_jtag_debug_module_translator|av_readdata_pre[24]~DUPLICATE                                                                                                    ;                  ;                       ;
; RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:cpu_jtag_debug_module_translator|av_readdata_pre[27]                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:cpu_jtag_debug_module_translator|av_readdata_pre[27]~DUPLICATE                                                                                                    ;                  ;                       ;
; RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:dataout_pio_s1_translator|read_latency_shift_reg[0]                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:dataout_pio_s1_translator|read_latency_shift_reg[0]~DUPLICATE                                                                                                     ;                  ;                       ;
; RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:vga_clock_out_s1_translator|wait_latency_counter[1]                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:vga_clock_out_s1_translator|wait_latency_counter[1]~DUPLICATE                                                                                                     ;                  ;                       ;
; check_e1_x[2]                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; check_e1_x[2]~DUPLICATE                                                                                                                                                                                                                                                        ;                  ;                       ;
; check_e1_x[4]                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; check_e1_x[4]~DUPLICATE                                                                                                                                                                                                                                                        ;                  ;                       ;
; check_e1_x[6]                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; check_e1_x[6]~DUPLICATE                                                                                                                                                                                                                                                        ;                  ;                       ;
; check_e1_y[0]                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; check_e1_y[0]~DUPLICATE                                                                                                                                                                                                                                                        ;                  ;                       ;
; check_e1_y[1]                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; check_e1_y[1]~DUPLICATE                                                                                                                                                                                                                                                        ;                  ;                       ;
; check_e1_y[8]                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; check_e1_y[8]~DUPLICATE                                                                                                                                                                                                                                                        ;                  ;                       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~DUPLICATE                                                                                                                                                                                      ;                  ;                       ;
; slide_timer[1]                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; slide_timer[1]~DUPLICATE                                                                                                                                                                                                                                                       ;                  ;                       ;
; slide_timer[2]                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; slide_timer[2]~DUPLICATE                                                                                                                                                                                                                                                       ;                  ;                       ;
; slide_timer[5]                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; slide_timer[5]~DUPLICATE                                                                                                                                                                                                                                                       ;                  ;                       ;
; slide_timer[6]                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; slide_timer[6]~DUPLICATE                                                                                                                                                                                                                                                       ;                  ;                       ;
; slide_timer[12]                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; slide_timer[12]~DUPLICATE                                                                                                                                                                                                                                                      ;                  ;                       ;
; slide_timer[14]                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; slide_timer[14]~DUPLICATE                                                                                                                                                                                                                                                      ;                  ;                       ;
; slide_timer[16]                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; slide_timer[16]~DUPLICATE                                                                                                                                                                                                                                                      ;                  ;                       ;
; slide_timer[20]                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; slide_timer[20]~DUPLICATE                                                                                                                                                                                                                                                      ;                  ;                       ;
; slide_timer[22]                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; slide_timer[22]~DUPLICATE                                                                                                                                                                                                                                                      ;                  ;                       ;
; slide_timer[24]                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; slide_timer[24]~DUPLICATE                                                                                                                                                                                                                                                      ;                  ;                       ;
; slide_timer[25]                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; slide_timer[25]~DUPLICATE                                                                                                                                                                                                                                                      ;                  ;                       ;
; slide_timer[26]                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; slide_timer[26]~DUPLICATE                                                                                                                                                                                                                                                      ;                  ;                       ;
; slide_timer[27]                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; slide_timer[27]~DUPLICATE                                                                                                                                                                                                                                                      ;                  ;                       ;
; slide_timer[28]                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; slide_timer[28]~DUPLICATE                                                                                                                                                                                                                                                      ;                  ;                       ;
; slide_timer[29]                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; slide_timer[29]~DUPLICATE                                                                                                                                                                                                                                                      ;                  ;                       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                                                ;
+-----------------------------------------+----------------+--------------+---------------------+-----------------------------------+----------------+
; Name                                    ; Ignored Entity ; Ignored From ; Ignored To          ; Ignored Value                     ; Ignored Source ;
+-----------------------------------------+----------------+--------------+---------------------+-----------------------------------+----------------+
; Location                                ;                ;              ; ADC_CS_N            ; PIN_AJ4                           ; QSF Assignment ;
; Location                                ;                ;              ; ADC_DIN             ; PIN_AK4                           ; QSF Assignment ;
; Location                                ;                ;              ; ADC_DOUT            ; PIN_AK3                           ; QSF Assignment ;
; Location                                ;                ;              ; ADC_SCLK            ; PIN_AK2                           ; QSF Assignment ;
; Location                                ;                ;              ; AUD_ADCDAT          ; PIN_K7                            ; QSF Assignment ;
; Location                                ;                ;              ; AUD_ADCLRCK         ; PIN_K8                            ; QSF Assignment ;
; Location                                ;                ;              ; AUD_BCLK            ; PIN_H7                            ; QSF Assignment ;
; Location                                ;                ;              ; AUD_DACDAT          ; PIN_J7                            ; QSF Assignment ;
; Location                                ;                ;              ; AUD_DACLRCK         ; PIN_H8                            ; QSF Assignment ;
; Location                                ;                ;              ; AUD_XCK             ; PIN_G7                            ; QSF Assignment ;
; Location                                ;                ;              ; CLOCK2_50           ; PIN_AA16                          ; QSF Assignment ;
; Location                                ;                ;              ; CLOCK3_50           ; PIN_Y26                           ; QSF Assignment ;
; Location                                ;                ;              ; CLOCK4_50           ; PIN_K14                           ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_ADDR[0]        ; PIN_AK14                          ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_ADDR[10]       ; PIN_AG12                          ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_ADDR[11]       ; PIN_AH13                          ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_ADDR[12]       ; PIN_AJ14                          ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_ADDR[1]        ; PIN_AH14                          ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_ADDR[2]        ; PIN_AG15                          ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_ADDR[3]        ; PIN_AE14                          ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_ADDR[4]        ; PIN_AB15                          ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_ADDR[5]        ; PIN_AC14                          ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_ADDR[6]        ; PIN_AD14                          ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_ADDR[7]        ; PIN_AF15                          ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_ADDR[8]        ; PIN_AH15                          ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_ADDR[9]        ; PIN_AG13                          ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_BA[0]          ; PIN_AF13                          ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_BA[1]          ; PIN_AJ12                          ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_CAS_N          ; PIN_AF11                          ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_CKE            ; PIN_AK13                          ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_CLK            ; PIN_AH12                          ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_CS_N           ; PIN_AG11                          ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_DQ[0]          ; PIN_AK6                           ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_DQ[10]         ; PIN_AJ9                           ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_DQ[11]         ; PIN_AH9                           ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_DQ[12]         ; PIN_AH8                           ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_DQ[13]         ; PIN_AH7                           ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_DQ[14]         ; PIN_AJ6                           ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_DQ[15]         ; PIN_AJ5                           ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_DQ[1]          ; PIN_AJ7                           ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_DQ[2]          ; PIN_AK7                           ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_DQ[3]          ; PIN_AK8                           ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_DQ[4]          ; PIN_AK9                           ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_DQ[5]          ; PIN_AG10                          ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_DQ[6]          ; PIN_AK11                          ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_DQ[7]          ; PIN_AJ11                          ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_DQ[8]          ; PIN_AH10                          ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_DQ[9]          ; PIN_AJ10                          ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_LDQM           ; PIN_AB13                          ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_RAS_N          ; PIN_AE13                          ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_UDQM           ; PIN_AK12                          ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_WE_N           ; PIN_AA13                          ; QSF Assignment ;
; Location                                ;                ;              ; FAN_CTRL            ; PIN_AA12                          ; QSF Assignment ;
; Location                                ;                ;              ; FPGA_I2C_SCLK       ; PIN_J12                           ; QSF Assignment ;
; Location                                ;                ;              ; FPGA_I2C_SDAT       ; PIN_K12                           ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_0[18]          ; PIN_AE17                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_0[19]          ; PIN_AC20                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_0[20]          ; PIN_AH19                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_0[21]          ; PIN_AJ20                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_0[22]          ; PIN_AH20                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_0[23]          ; PIN_AK21                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_0[24]          ; PIN_AD19                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_0[25]          ; PIN_AD20                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_0[26]          ; PIN_AE18                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_0[27]          ; PIN_AE19                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_0[28]          ; PIN_AF20                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_0[29]          ; PIN_AF21                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_0[30]          ; PIN_AF19                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_0[31]          ; PIN_AG21                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_0[32]          ; PIN_AF18                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_0[33]          ; PIN_AG20                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_0[34]          ; PIN_AG18                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_0[35]          ; PIN_AJ21                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[0]           ; PIN_AB17                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[10]          ; PIN_AG26                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[11]          ; PIN_AH24                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[12]          ; PIN_AH27                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[13]          ; PIN_AJ27                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[14]          ; PIN_AK29                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[15]          ; PIN_AK28                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[16]          ; PIN_AK27                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[17]          ; PIN_AJ26                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[18]          ; PIN_AK26                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[19]          ; PIN_AH25                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[1]           ; PIN_AA21                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[20]          ; PIN_AJ25                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[21]          ; PIN_AJ24                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[22]          ; PIN_AK24                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[23]          ; PIN_AG23                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[24]          ; PIN_AK23                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[25]          ; PIN_AH23                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[26]          ; PIN_AK22                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[27]          ; PIN_AJ22                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[28]          ; PIN_AH22                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[29]          ; PIN_AG22                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[2]           ; PIN_AB21                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[30]          ; PIN_AF24                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[31]          ; PIN_AF23                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[32]          ; PIN_AE22                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[33]          ; PIN_AD21                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[34]          ; PIN_AA20                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[35]          ; PIN_AC22                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[3]           ; PIN_AC23                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[4]           ; PIN_AD24                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[5]           ; PIN_AE23                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[6]           ; PIN_AE24                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[7]           ; PIN_AF25                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[8]           ; PIN_AF26                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[9]           ; PIN_AG25                          ; QSF Assignment ;
; Location                                ;                ;              ; IRDA_RXD            ; PIN_AA30                          ; QSF Assignment ;
; Location                                ;                ;              ; IRDA_TXD            ; PIN_AB30                          ; QSF Assignment ;
; Location                                ;                ;              ; PS2_CLK             ; PIN_AD7                           ; QSF Assignment ;
; Location                                ;                ;              ; PS2_CLK2            ; PIN_AD9                           ; QSF Assignment ;
; Location                                ;                ;              ; PS2_DAT             ; PIN_AE7                           ; QSF Assignment ;
; Location                                ;                ;              ; PS2_DAT2            ; PIN_AE9                           ; QSF Assignment ;
; Location                                ;                ;              ; TD_CLK27            ; PIN_H15                           ; QSF Assignment ;
; Location                                ;                ;              ; TD_DATA[0]          ; PIN_D2                            ; QSF Assignment ;
; Location                                ;                ;              ; TD_DATA[1]          ; PIN_B1                            ; QSF Assignment ;
; Location                                ;                ;              ; TD_DATA[2]          ; PIN_E2                            ; QSF Assignment ;
; Location                                ;                ;              ; TD_DATA[3]          ; PIN_B2                            ; QSF Assignment ;
; Location                                ;                ;              ; TD_DATA[4]          ; PIN_D1                            ; QSF Assignment ;
; Location                                ;                ;              ; TD_DATA[5]          ; PIN_E1                            ; QSF Assignment ;
; Location                                ;                ;              ; TD_DATA[6]          ; PIN_C2                            ; QSF Assignment ;
; Location                                ;                ;              ; TD_DATA[7]          ; PIN_B3                            ; QSF Assignment ;
; Location                                ;                ;              ; TD_HS               ; PIN_A5                            ; QSF Assignment ;
; Location                                ;                ;              ; TD_RESET_N          ; PIN_F6                            ; QSF Assignment ;
; Location                                ;                ;              ; TD_VS               ; PIN_A3                            ; QSF Assignment ;
; Location                                ;                ;              ; USB_B2_CLK          ; PIN_AF4                           ; QSF Assignment ;
; Location                                ;                ;              ; USB_B2_DATA[0]      ; PIN_AH4                           ; QSF Assignment ;
; Location                                ;                ;              ; USB_B2_DATA[1]      ; PIN_AH3                           ; QSF Assignment ;
; Location                                ;                ;              ; USB_B2_DATA[2]      ; PIN_AJ2                           ; QSF Assignment ;
; Location                                ;                ;              ; USB_B2_DATA[3]      ; PIN_AJ1                           ; QSF Assignment ;
; Location                                ;                ;              ; USB_B2_DATA[4]      ; PIN_AH2                           ; QSF Assignment ;
; Location                                ;                ;              ; USB_B2_DATA[5]      ; PIN_AG3                           ; QSF Assignment ;
; Location                                ;                ;              ; USB_B2_DATA[6]      ; PIN_AG2                           ; QSF Assignment ;
; Location                                ;                ;              ; USB_B2_DATA[7]      ; PIN_AG1                           ; QSF Assignment ;
; Location                                ;                ;              ; USB_EMPTY           ; PIN_AF5                           ; QSF Assignment ;
; Location                                ;                ;              ; USB_FULL            ; PIN_AG5                           ; QSF Assignment ;
; Location                                ;                ;              ; USB_OE_N            ; PIN_AF6                           ; QSF Assignment ;
; Location                                ;                ;              ; USB_RD_N            ; PIN_AG6                           ; QSF Assignment ;
; Location                                ;                ;              ; USB_RESET_N         ; PIN_AG7                           ; QSF Assignment ;
; Location                                ;                ;              ; USB_SCL             ; PIN_AG8                           ; QSF Assignment ;
; Location                                ;                ;              ; USB_SDA             ; PIN_AF8                           ; QSF Assignment ;
; Location                                ;                ;              ; USB_WR_N            ; PIN_AH5                           ; QSF Assignment ;
; Current Strength                        ; DE1_SoC        ;              ; HPS_DDR3_ADDR[0]    ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                        ; DE1_SoC        ;              ; HPS_DDR3_ADDR[10]   ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                        ; DE1_SoC        ;              ; HPS_DDR3_ADDR[11]   ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                        ; DE1_SoC        ;              ; HPS_DDR3_ADDR[12]   ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                        ; DE1_SoC        ;              ; HPS_DDR3_ADDR[13]   ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                        ; DE1_SoC        ;              ; HPS_DDR3_ADDR[14]   ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                        ; DE1_SoC        ;              ; HPS_DDR3_ADDR[1]    ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                        ; DE1_SoC        ;              ; HPS_DDR3_ADDR[2]    ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                        ; DE1_SoC        ;              ; HPS_DDR3_ADDR[3]    ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                        ; DE1_SoC        ;              ; HPS_DDR3_ADDR[4]    ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                        ; DE1_SoC        ;              ; HPS_DDR3_ADDR[5]    ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                        ; DE1_SoC        ;              ; HPS_DDR3_ADDR[6]    ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                        ; DE1_SoC        ;              ; HPS_DDR3_ADDR[7]    ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                        ; DE1_SoC        ;              ; HPS_DDR3_ADDR[8]    ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                        ; DE1_SoC        ;              ; HPS_DDR3_ADDR[9]    ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                        ; DE1_SoC        ;              ; HPS_DDR3_BA[0]      ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                        ; DE1_SoC        ;              ; HPS_DDR3_BA[1]      ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                        ; DE1_SoC        ;              ; HPS_DDR3_BA[2]      ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                        ; DE1_SoC        ;              ; HPS_DDR3_CAS_N      ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                        ; DE1_SoC        ;              ; HPS_DDR3_CKE        ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                        ; DE1_SoC        ;              ; HPS_DDR3_CS_N       ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                        ; DE1_SoC        ;              ; HPS_DDR3_ODT        ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                        ; DE1_SoC        ;              ; HPS_DDR3_RAS_N      ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                        ; DE1_SoC        ;              ; HPS_DDR3_RESET_N    ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                        ; DE1_SoC        ;              ; HPS_DDR3_WE_N       ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQS_N[0]   ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQS_N[1]   ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQS_N[2]   ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQS_N[3]   ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQS_P[0]   ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQS_P[1]   ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQS_P[2]   ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQS_P[3]   ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQ[0]      ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQ[10]     ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQ[11]     ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQ[12]     ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQ[13]     ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQ[14]     ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQ[15]     ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQ[16]     ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQ[17]     ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQ[18]     ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQ[19]     ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQ[1]      ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQ[20]     ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQ[21]     ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQ[22]     ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQ[23]     ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQ[24]     ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQ[25]     ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQ[26]     ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQ[27]     ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQ[28]     ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQ[29]     ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQ[2]      ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQ[30]     ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQ[31]     ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQ[3]      ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQ[4]      ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQ[5]      ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQ[6]      ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQ[7]      ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQ[8]      ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQ[9]      ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_CK_N       ; SERIES 50 OHM WITHOUT CALIBRATION ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_CK_P       ; SERIES 50 OHM WITHOUT CALIBRATION ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DM[0]      ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DM[1]      ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DM[2]      ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DM[3]      ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQS_N[0]   ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQS_N[1]   ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQS_N[2]   ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQS_N[3]   ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQS_P[0]   ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQS_P[1]   ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQS_P[2]   ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQS_P[3]   ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQ[0]      ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQ[10]     ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQ[11]     ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQ[12]     ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQ[13]     ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQ[14]     ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQ[15]     ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQ[16]     ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQ[17]     ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQ[18]     ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQ[19]     ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQ[1]      ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQ[20]     ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQ[21]     ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQ[22]     ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQ[23]     ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQ[24]     ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQ[25]     ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQ[26]     ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQ[27]     ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQ[28]     ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQ[29]     ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQ[2]      ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQ[30]     ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQ[31]     ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQ[3]      ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQ[4]      ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQ[5]      ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQ[6]      ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQ[7]      ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQ[8]      ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQ[9]      ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; D5 Delay (output register to io buffer) ; DE1_SoC        ;              ; HPS_DDR3_CK_N       ; 2                                 ; QSF Assignment ;
; D5 Delay (output register to io buffer) ; DE1_SoC        ;              ; HPS_DDR3_CK_P       ; 2                                 ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; ADC_CS_N            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; ADC_DIN             ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; ADC_DOUT            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; ADC_SCLK            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; AUD_ADCDAT          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; AUD_ADCLRCK         ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; AUD_BCLK            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; AUD_DACDAT          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; AUD_DACLRCK         ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; AUD_XCK             ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; CLOCK2_50           ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; CLOCK3_50           ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; CLOCK4_50           ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_ADDR[0]        ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_ADDR[10]       ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_ADDR[11]       ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_ADDR[12]       ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_ADDR[1]        ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_ADDR[2]        ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_ADDR[3]        ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_ADDR[4]        ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_ADDR[5]        ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_ADDR[6]        ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_ADDR[7]        ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_ADDR[8]        ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_ADDR[9]        ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_BA[0]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_BA[1]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_CAS_N          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_CKE            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_CLK            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_CS_N           ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_DQ[0]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_DQ[10]         ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_DQ[11]         ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_DQ[12]         ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_DQ[13]         ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_DQ[14]         ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_DQ[15]         ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_DQ[1]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_DQ[2]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_DQ[3]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_DQ[4]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_DQ[5]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_DQ[6]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_DQ[7]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_DQ[8]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_DQ[9]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_LDQM           ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_RAS_N          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_UDQM           ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_WE_N           ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; FAN_CTRL            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; FPGA_I2C_SCLK       ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; FPGA_I2C_SDAT       ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_0[18]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_0[19]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_0[20]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_0[21]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_0[22]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_0[23]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_0[24]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_0[25]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_0[26]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_0[27]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_0[28]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_0[29]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_0[30]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_0[31]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_0[32]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_0[33]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_0[34]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_0[35]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_1[0]           ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_1[10]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_1[11]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_1[12]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_1[13]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_1[14]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_1[15]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_1[16]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_1[17]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_1[18]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_1[19]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_1[1]           ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_1[20]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_1[21]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_1[22]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_1[23]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_1[24]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_1[25]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_1[26]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_1[27]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_1[28]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_1[29]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_1[2]           ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_1[30]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_1[31]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_1[32]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_1[33]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_1[34]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_1[35]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_1[3]           ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_1[4]           ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_1[5]           ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_1[6]           ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_1[7]           ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_1[8]           ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_1[9]           ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_CONV_USB_N      ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_ADDR[0]    ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_ADDR[10]   ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_ADDR[11]   ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_ADDR[12]   ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_ADDR[13]   ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_ADDR[14]   ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_ADDR[1]    ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_ADDR[2]    ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_ADDR[3]    ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_ADDR[4]    ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_ADDR[5]    ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_ADDR[6]    ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_ADDR[7]    ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_ADDR[8]    ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_ADDR[9]    ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_BA[0]      ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_BA[1]      ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_BA[2]      ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_CAS_N      ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_CKE        ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_CK_N       ; DIFFERENTIAL 1.5-V SSTL CLASS I   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_CK_P       ; DIFFERENTIAL 1.5-V SSTL CLASS I   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_CS_N       ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DM[0]      ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DM[1]      ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DM[2]      ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DM[3]      ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQS_N[0]   ; DIFFERENTIAL 1.5-V SSTL CLASS I   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQS_N[1]   ; DIFFERENTIAL 1.5-V SSTL CLASS I   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQS_N[2]   ; DIFFERENTIAL 1.5-V SSTL CLASS I   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQS_N[3]   ; DIFFERENTIAL 1.5-V SSTL CLASS I   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQS_P[0]   ; DIFFERENTIAL 1.5-V SSTL CLASS I   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQS_P[1]   ; DIFFERENTIAL 1.5-V SSTL CLASS I   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQS_P[2]   ; DIFFERENTIAL 1.5-V SSTL CLASS I   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQS_P[3]   ; DIFFERENTIAL 1.5-V SSTL CLASS I   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQ[0]      ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQ[10]     ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQ[11]     ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQ[12]     ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQ[13]     ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQ[14]     ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQ[15]     ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQ[16]     ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQ[17]     ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQ[18]     ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQ[19]     ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQ[1]      ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQ[20]     ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQ[21]     ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQ[22]     ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQ[23]     ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQ[24]     ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQ[25]     ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQ[26]     ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQ[27]     ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQ[28]     ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQ[29]     ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQ[2]      ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQ[30]     ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQ[31]     ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQ[3]      ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQ[4]      ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQ[5]      ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQ[6]      ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQ[7]      ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQ[8]      ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQ[9]      ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_ODT        ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_RAS_N      ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_RESET_N    ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_RZQ        ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_WE_N       ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_ENET_GTX_CLK    ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_ENET_INT_N      ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_ENET_MDC        ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_ENET_MDIO       ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_ENET_RX_CLK     ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_ENET_RX_DATA[0] ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_ENET_RX_DATA[1] ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_ENET_RX_DATA[2] ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_ENET_RX_DATA[3] ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_ENET_RX_DV      ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_ENET_TX_DATA[0] ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_ENET_TX_DATA[1] ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_ENET_TX_DATA[2] ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_ENET_TX_DATA[3] ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_ENET_TX_EN      ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_FLASH_DATA[0]   ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_FLASH_DATA[1]   ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_FLASH_DATA[2]   ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_FLASH_DATA[3]   ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_FLASH_DCLK      ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_FLASH_NCSO      ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_GPIO[0]         ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_GPIO[1]         ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_GSENSOR_INT     ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_I2C1_SCLK       ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_I2C1_SDAT       ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_I2C2_SCLK       ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_I2C2_SDAT       ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_I2C_CONTROL     ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_KEY             ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_LED             ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_LTC_GPIO        ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_SD_CLK          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_SD_CMD          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_SD_DATA[0]      ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_SD_DATA[1]      ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_SD_DATA[2]      ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_SD_DATA[3]      ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_SPIM_CLK        ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_SPIM_MISO       ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_SPIM_MOSI       ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_SPIM_SS         ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_UART_RX         ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_UART_TX         ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_USB_CLKOUT      ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_USB_DATA[0]     ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_USB_DATA[1]     ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_USB_DATA[2]     ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_USB_DATA[3]     ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_USB_DATA[4]     ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_USB_DATA[5]     ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_USB_DATA[6]     ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_USB_DATA[7]     ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_USB_DIR         ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_USB_NXT         ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_USB_STP         ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; IRDA_RXD            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; IRDA_TXD            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; PS2_CLK             ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; PS2_CLK2            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; PS2_DAT             ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; PS2_DAT2            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; TD_CLK27            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; TD_DATA[0]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; TD_DATA[1]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; TD_DATA[2]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; TD_DATA[3]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; TD_DATA[4]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; TD_DATA[5]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; TD_DATA[6]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; TD_DATA[7]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; TD_HS               ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; TD_RESET_N          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; TD_VS               ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; USB_B2_CLK          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; USB_B2_DATA[0]      ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; USB_B2_DATA[1]      ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; USB_B2_DATA[2]      ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; USB_B2_DATA[3]      ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; USB_B2_DATA[4]      ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; USB_B2_DATA[5]      ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; USB_B2_DATA[6]      ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; USB_B2_DATA[7]      ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; USB_EMPTY           ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; USB_FULL            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; USB_OE_N            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; USB_RD_N            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; USB_RESET_N         ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; USB_SCL             ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; USB_SDA             ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; USB_WR_N            ; 3.3-V LVTTL                       ; QSF Assignment ;
+-----------------------------------------+----------------+--------------+---------------------+-----------------------------------+----------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 23183 ) ; 0.00 % ( 0 / 23183 )       ; 0.00 % ( 0 / 23183 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 23183 ) ; 0.00 % ( 0 / 23183 )       ; 0.00 % ( 0 / 23183 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 22949 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 225 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 9 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Grant/Documents/UW/EE371/lab5/output_files/DE1_SoC.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 11,142 / 32,070       ; 35 %  ;
; ALMs needed [=A-B+C]                                        ; 11,142                ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 11,410 / 32,070       ; 36 %  ;
;         [a] ALMs used for LUT logic and registers           ; 616                   ;       ;
;         [b] ALMs used for LUT logic                         ; 10,537                ;       ;
;         [c] ALMs used for registers                         ; 257                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 294 / 32,070          ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 26 / 32,070           ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ;       ;
;         [c] Due to LAB input limits                         ; 26                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 1,459 / 3,207         ; 45 %  ;
;     -- Logic LABs                                           ; 1,459                 ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 20,853                ;       ;
;     -- 7 input functions                                    ; 52                    ;       ;
;     -- 6 input functions                                    ; 1,488                 ;       ;
;     -- 5 input functions                                    ; 995                   ;       ;
;     -- 4 input functions                                    ; 4,172                 ;       ;
;     -- <=3 input functions                                  ; 14,146                ;       ;
; Combinational ALUT usage for route-throughs                 ; 256                   ;       ;
; Dedicated logic registers                                   ; 1,871                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 1,746 / 64,140        ; 3 %   ;
;         -- Secondary logic registers                        ; 125 / 64,140          ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 1,763                 ;       ;
;         -- Routing optimization registers                   ; 108                   ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 114 / 457             ; 25 %  ;
;     -- Clock pins                                           ; 7 / 8                 ; 88 %  ;
;     -- Dedicated input pins                                 ; 3 / 21                ; 14 %  ;
;                                                             ;                       ;       ;
; Hard processor system peripheral utilization                ;                       ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )         ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )         ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )         ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )         ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )         ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )         ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )         ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )         ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )         ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )         ;       ;
;                                                             ;                       ;       ;
; Global signals                                              ; 2                     ;       ;
; M10K blocks                                                 ; 201 / 397             ; 51 %  ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 1,611,264 / 4,065,280 ; 40 %  ;
; Total block memory implementation bits                      ; 2,058,240 / 4,065,280 ; 51 %  ;
; Total DSP Blocks                                            ; 35 / 87               ; 40 %  ;
; Fractional PLLs                                             ; 0 / 6                 ; 0 %   ;
; Global clocks                                               ; 2 / 16                ; 13 %  ;
; Quadrant clocks                                             ; 0 / 66                ; 0 %   ;
; Horizontal periphery clocks                                 ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100               ; 0 %   ;
; JTAGs                                                       ; 1 / 1                 ; 100 % ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 9.2% / 9.2% / 9.1%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 30.9% / 30.7% / 31.5% ;       ;
; Maximum fan-out                                             ; 1757                  ;       ;
; Highest non-global fan-out                                  ; 759                   ;       ;
; Total fan-out                                               ; 79322                 ;       ;
; Average fan-out                                             ; 3.38                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                   ;
+-------------------------------------------------------------+------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                    ; sld_hub:auto_hub      ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 11248 / 32070 ( 35 % ) ; 91 / 32070 ( < 1 % )  ; 0 / 32070 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 11248                  ; 91                    ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 11311 / 32070 ( 35 % ) ; 100 / 32070 ( < 1 % ) ; 0 / 32070 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 590                    ; 26                    ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 10486                  ; 51                    ; 0                              ;
;         [c] ALMs used for registers                         ; 235                    ; 23                    ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                      ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 89 / 32070 ( < 1 % )   ; 9 / 32070 ( < 1 % )   ; 0 / 32070 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 26 / 32070 ( < 1 % )   ; 0 / 32070 ( 0 % )     ; 0 / 32070 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                      ; 0                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 0                      ; 0                     ; 0                              ;
;         [c] Due to LAB input limits                         ; 26                     ; 0                     ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                      ; 0                     ; 0                              ;
;                                                             ;                        ;                       ;                                ;
; Difficulty packing design                                   ; Low                    ; Low                   ; Low                            ;
;                                                             ;                        ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 1437 / 3207 ( 45 % )   ; 29 / 3207 ( < 1 % )   ; 0 / 3207 ( 0 % )               ;
;     -- Logic LABs                                           ; 1437                   ; 29                    ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                      ; 0                     ; 0                              ;
;                                                             ;                        ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 20725                  ; 128                   ; 0                              ;
;     -- 7 input functions                                    ; 50                     ; 2                     ; 0                              ;
;     -- 6 input functions                                    ; 1466                   ; 22                    ; 0                              ;
;     -- 5 input functions                                    ; 969                    ; 26                    ; 0                              ;
;     -- 4 input functions                                    ; 4160                   ; 12                    ; 0                              ;
;     -- <=3 input functions                                  ; 14080                  ; 66                    ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 226                    ; 30                    ; 0                              ;
; Memory ALUT usage                                           ; 0                      ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                      ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                      ; 0                     ; 0                              ;
;                                                             ;                        ;                       ;                                ;
; Dedicated logic registers                                   ; 0                      ; 0                     ; 0                              ;
;     -- By type:                                             ;                        ;                       ;                                ;
;         -- Primary logic registers                          ; 1649 / 64140 ( 3 % )   ; 97 / 64140 ( < 1 % )  ; 0 / 64140 ( 0 % )              ;
;         -- Secondary logic registers                        ; 124 / 64140 ( < 1 % )  ; 1 / 64140 ( < 1 % )   ; 0 / 64140 ( 0 % )              ;
;     -- By function:                                         ;                        ;                       ;                                ;
;         -- Design implementation registers                  ; 1666                   ; 97                    ; 0                              ;
;         -- Routing optimization registers                   ; 107                    ; 1                     ; 0                              ;
;                                                             ;                        ;                       ;                                ;
;                                                             ;                        ;                       ;                                ;
; Virtual pins                                                ; 0                      ; 0                     ; 0                              ;
; I/O pins                                                    ; 114                    ; 0                     ; 0                              ;
; I/O registers                                               ; 0                      ; 0                     ; 0                              ;
; Total block memory bits                                     ; 1611264                ; 0                     ; 0                              ;
; Total block memory implementation bits                      ; 2058240                ; 0                     ; 0                              ;
; JTAG                                                        ; 0 / 1 ( 0 % )          ; 0 / 1 ( 0 % )         ; 1 / 1 ( 100 % )                ;
; M10K block                                                  ; 201 / 397 ( 50 % )     ; 0 / 397 ( 0 % )       ; 0 / 397 ( 0 % )                ;
; DSP block                                                   ; 35 / 87 ( 40 % )       ; 0 / 87 ( 0 % )        ; 0 / 87 ( 0 % )                 ;
; Clock enable block                                          ; 2 / 116 ( 1 % )        ; 0 / 116 ( 0 % )       ; 0 / 116 ( 0 % )                ;
;                                                             ;                        ;                       ;                                ;
; Connections                                                 ;                        ;                       ;                                ;
;     -- Input Connections                                    ; 315                    ; 149                   ; 1                              ;
;     -- Registered Input Connections                         ; 142                    ; 106                   ; 0                              ;
;     -- Output Connections                                   ; 31                     ; 199                   ; 235                            ;
;     -- Registered Output Connections                        ; 4                      ; 198                   ; 0                              ;
;                                                             ;                        ;                       ;                                ;
; Internal Connections                                        ;                        ;                       ;                                ;
;     -- Total Connections                                    ; 82865                  ; 1039                  ; 244                            ;
;     -- Registered Connections                               ; 9421                   ; 760                   ; 0                              ;
;                                                             ;                        ;                       ;                                ;
; External Connections                                        ;                        ;                       ;                                ;
;     -- Top                                                  ; 36                     ; 210                   ; 100                            ;
;     -- sld_hub:auto_hub                                     ; 210                    ; 2                     ; 136                            ;
;     -- hard_block:auto_generated_inst                       ; 100                    ; 136                   ; 0                              ;
;                                                             ;                        ;                       ;                                ;
; Partition Interface                                         ;                        ;                       ;                                ;
;     -- Input Ports                                          ; 55                     ; 23                    ; 4                              ;
;     -- Output Ports                                         ; 88                     ; 40                    ; 9                              ;
;     -- Bidir Ports                                          ; 18                     ; 0                     ; 0                              ;
;                                                             ;                        ;                       ;                                ;
; Registered Ports                                            ;                        ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                      ; 3                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                      ; 29                    ; 0                              ;
;                                                             ;                        ;                       ;                                ;
; Port Connectivity                                           ;                        ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                      ; 9                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                      ; 1                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                      ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                      ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                      ; 1                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                      ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                      ; 2                     ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                      ; 26                    ; 0                              ;
+-------------------------------------------------------------+------------------------+-----------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                  ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; CLOCK_50 ; AF14  ; 3B       ; 32           ; 0            ; 0            ; 1758                  ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; KEY[0]   ; AA14  ; 3B       ; 36           ; 0            ; 0            ; 44                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; KEY[1]   ; AA15  ; 3B       ; 36           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; KEY[2]   ; W15   ; 3B       ; 40           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; KEY[3]   ; Y16   ; 3B       ; 40           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; SW[0]    ; AB12  ; 3A       ; 12           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; SW[1]    ; AC12  ; 3A       ; 16           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; SW[2]    ; AF9   ; 3A       ; 8            ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; SW[3]    ; AF10  ; 3A       ; 4            ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; SW[4]    ; AD11  ; 3A       ; 2            ; 0            ; 40           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; SW[5]    ; AD12  ; 3A       ; 16           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; SW[6]    ; AE11  ; 3A       ; 4            ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; SW[7]    ; AC9   ; 3A       ; 4            ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; SW[8]    ; AD10  ; 3A       ; 4            ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; SW[9]    ; AE12  ; 3A       ; 2            ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; HEX0[0]     ; AE26  ; 5A       ; 89           ; 8            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[1]     ; AE27  ; 5A       ; 89           ; 11           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[2]     ; AE28  ; 5A       ; 89           ; 11           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[3]     ; AG27  ; 5A       ; 89           ; 4            ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[4]     ; AF28  ; 5A       ; 89           ; 13           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[5]     ; AG28  ; 5A       ; 89           ; 13           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[6]     ; AH28  ; 5A       ; 89           ; 4            ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[0]     ; AJ29  ; 5A       ; 89           ; 6            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[1]     ; AH29  ; 5A       ; 89           ; 6            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[2]     ; AH30  ; 5A       ; 89           ; 16           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[3]     ; AG30  ; 5A       ; 89           ; 16           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[4]     ; AF29  ; 5A       ; 89           ; 15           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[5]     ; AF30  ; 5A       ; 89           ; 15           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[6]     ; AD27  ; 5A       ; 89           ; 8            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[0]     ; AB23  ; 5A       ; 89           ; 9            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[1]     ; AE29  ; 5B       ; 89           ; 23           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[2]     ; AD29  ; 5B       ; 89           ; 23           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[3]     ; AC28  ; 5B       ; 89           ; 20           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[4]     ; AD30  ; 5B       ; 89           ; 25           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[5]     ; AC29  ; 5B       ; 89           ; 20           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[6]     ; AC30  ; 5B       ; 89           ; 25           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[0]     ; AD26  ; 5A       ; 89           ; 16           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[1]     ; AC27  ; 5A       ; 89           ; 16           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[2]     ; AD25  ; 5A       ; 89           ; 4            ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[3]     ; AC25  ; 5A       ; 89           ; 4            ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[4]     ; AB28  ; 5B       ; 89           ; 21           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[5]     ; AB25  ; 5A       ; 89           ; 11           ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[6]     ; AB22  ; 5A       ; 89           ; 9            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[0]     ; AA24  ; 5A       ; 89           ; 11           ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[1]     ; Y23   ; 5A       ; 89           ; 13           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[2]     ; Y24   ; 5A       ; 89           ; 13           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[3]     ; W22   ; 5A       ; 89           ; 8            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[4]     ; W24   ; 5A       ; 89           ; 15           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[5]     ; V23   ; 5A       ; 89           ; 15           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[6]     ; W25   ; 5B       ; 89           ; 20           ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[0]     ; V25   ; 5B       ; 89           ; 20           ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[1]     ; AA28  ; 5B       ; 89           ; 21           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[2]     ; Y27   ; 5B       ; 89           ; 25           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[3]     ; AB27  ; 5B       ; 89           ; 23           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[4]     ; AB26  ; 5A       ; 89           ; 9            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[5]     ; AA26  ; 5B       ; 89           ; 23           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[6]     ; AA25  ; 5A       ; 89           ; 9            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[0]     ; V16   ; 4A       ; 52           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[1]     ; W16   ; 4A       ; 52           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[2]     ; V17   ; 4A       ; 60           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[3]     ; V18   ; 4A       ; 80           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[4]     ; W17   ; 4A       ; 60           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[5]     ; W19   ; 4A       ; 80           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[6]     ; Y19   ; 4A       ; 84           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[7]     ; W20   ; 5A       ; 89           ; 6            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[8]     ; W21   ; 5A       ; 89           ; 8            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[9]     ; Y21   ; 5A       ; 89           ; 6            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_BLANK_N ; F10   ; 8A       ; 6            ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[0]    ; B13   ; 8A       ; 40           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[1]    ; G13   ; 8A       ; 28           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[2]    ; H13   ; 8A       ; 20           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[3]    ; F14   ; 8A       ; 36           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[4]    ; H14   ; 8A       ; 28           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[5]    ; F15   ; 8A       ; 36           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[6]    ; G15   ; 8A       ; 40           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[7]    ; J14   ; 8A       ; 32           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_CLK     ; A11   ; 8A       ; 38           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[0]    ; J9    ; 8A       ; 4            ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[1]    ; J10   ; 8A       ; 4            ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[2]    ; H12   ; 8A       ; 20           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[3]    ; G10   ; 8A       ; 6            ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[4]    ; G11   ; 8A       ; 10           ; 81           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[5]    ; G12   ; 8A       ; 10           ; 81           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[6]    ; F11   ; 8A       ; 18           ; 81           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[7]    ; E11   ; 8A       ; 18           ; 81           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_HS      ; B11   ; 8A       ; 36           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[0]    ; A13   ; 8A       ; 40           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[1]    ; C13   ; 8A       ; 38           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[2]    ; E13   ; 8A       ; 26           ; 81           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[3]    ; B12   ; 8A       ; 38           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[4]    ; C12   ; 8A       ; 36           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[5]    ; D12   ; 8A       ; 22           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[6]    ; E12   ; 8A       ; 22           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[7]    ; F13   ; 8A       ; 26           ; 81           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_SYNC_N  ; C10   ; 8A       ; 28           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_VS      ; D11   ; 8A       ; 34           ; 81           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Input Termination ; Output Termination ; Termination Control Block ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; GPIO_0[0]  ; AC18  ; 4A       ; 64           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[10] ; AH18  ; 4A       ; 56           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[11] ; AH17  ; 4A       ; 56           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[12] ; AG16  ; 4A       ; 50           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[13] ; AE16  ; 4A       ; 52           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[14] ; AF16  ; 4A       ; 52           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[15] ; AG17  ; 4A       ; 50           ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[16] ; AA18  ; 4A       ; 68           ; 0            ; 17           ; 28                    ; 0                  ; yes    ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[17] ; AA19  ; 4A       ; 72           ; 0            ; 17           ; 12                    ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[1]  ; Y17   ; 4A       ; 68           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[2]  ; AD17  ; 4A       ; 64           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[3]  ; Y18   ; 4A       ; 72           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[4]  ; AK16  ; 4A       ; 54           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[5]  ; AK18  ; 4A       ; 58           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[6]  ; AK19  ; 4A       ; 60           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[7]  ; AJ19  ; 4A       ; 60           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[8]  ; AJ17  ; 4A       ; 58           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[9]  ; AJ16  ; 4A       ; 54           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------+
; I/O Bank Usage                                                              ;
+----------+-------------------+---------------+--------------+---------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+-------------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )      ; --            ; --           ; --            ;
; B1L      ; 0 / 0 ( -- )      ; --            ; --           ; --            ;
; 3A       ; 10 / 32 ( 31 % )  ; 3.3V          ; --           ; 3.3V          ;
; 3B       ; 5 / 48 ( 10 % )   ; 3.3V          ; --           ; 3.3V          ;
; 4A       ; 25 / 80 ( 31 % )  ; 3.3V          ; --           ; 3.3V          ;
; 5A       ; 32 / 32 ( 100 % ) ; 3.3V          ; --           ; 3.3V          ;
; 5B       ; 13 / 16 ( 81 % )  ; 3.3V          ; --           ; 3.3V          ;
; 6B       ; 0 / 45 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 57 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 29 / 80 ( 36 % )  ; 3.3V          ; --           ; 3.3V          ;
+----------+-------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ; 493        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A4       ; 491        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 489        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 487        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; A8       ; 473        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 471        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 465        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ; 463        ; 8A       ; VGA_CLK                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A13      ; 461        ; 8A       ; VGA_R[0]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A14      ; 455        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 447        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 439        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ; 425        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 423        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 415        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 411        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A23      ; 395        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A24      ; 391        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A25      ; 389        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A26      ; 382        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A27      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A28      ; 380        ; 7A       ; ^HPS_TRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A29      ; 378        ; 7A       ; ^HPS_TMS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AA6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA8      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 74         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 90         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 122        ; 3B       ; KEY[0]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA15     ; 120        ; 3B       ; KEY[1]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA16     ; 146        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA17     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A       ; GPIO_0[16]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA19     ; 176        ; 4A       ; GPIO_0[17]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA20     ; 200        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ; 210        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA22     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA23     ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA24     ; 228        ; 5A       ; HEX4[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA25     ; 224        ; 5A       ; HEX5[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA26     ; 252        ; 5B       ; HEX5[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA27     ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA28     ; 251        ; 5B       ; HEX5[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA29     ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AA30     ; 250        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB6      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB8      ; 43         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB9      ; 42         ; 3A       ; altera_reserved_tdo             ; output ; 3.3-V LVTTL  ;                     ; --           ; N               ; no       ; Off          ;
; AB10     ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AB11     ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB12     ; 72         ; 3A       ; SW[0]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB13     ; 88         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB14     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB15     ; 106        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB17     ; 144        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB21     ; 208        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 225        ; 5A       ; HEX3[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB23     ; 227        ; 5A       ; HEX2[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB24     ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB25     ; 230        ; 5A       ; HEX3[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB26     ; 226        ; 5A       ; HEX5[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB27     ; 254        ; 5B       ; HEX5[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB28     ; 249        ; 5B       ; HEX3[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB29     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB30     ; 248        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC5      ; 46         ; 3A       ; altera_reserved_tck             ; input  ; 3.3-V LVTTL  ;                     ; --           ; N               ; no       ; Off          ;
; AC6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC7      ; 45         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC8      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC9      ; 58         ; 3A       ; SW[7]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC10     ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC11     ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC12     ; 82         ; 3A       ; SW[1]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC13     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC14     ; 104        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC15     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC16     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC17     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC18     ; 162        ; 4A       ; GPIO_0[0]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC19     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC20     ; 186        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC21     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC22     ; 207        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC23     ; 205        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC24     ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC25     ; 215        ; 5A       ; HEX3[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC26     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 242        ; 5A       ; HEX3[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC28     ; 245        ; 5B       ; HEX2[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC29     ; 247        ; 5B       ; HEX2[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC30     ; 259        ; 5B       ; HEX2[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD6      ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 62         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD8      ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD9      ; 55         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD10     ; 56         ; 3A       ; SW[8]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD11     ; 54         ; 3A       ; SW[4]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD12     ; 80         ; 3A       ; SW[5]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD13     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD14     ; 98         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD15     ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD16     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD17     ; 160        ; 4A       ; GPIO_0[2]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD18     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD19     ; 184        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD20     ; 199        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD21     ; 197        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD22     ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD23     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD24     ; 211        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD25     ; 213        ; 5A       ; HEX3[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD26     ; 240        ; 5A       ; HEX3[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD27     ; 222        ; 5A       ; HEX1[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD28     ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD29     ; 255        ; 5B       ; HEX2[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD30     ; 257        ; 5B       ; HEX2[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE5      ; 49         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE6      ; 51         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE7      ; 60         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE8      ; 47         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE9      ; 53         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE10     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE11     ; 59         ; 3A       ; SW[6]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE12     ; 52         ; 3A       ; SW[9]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE13     ; 95         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE14     ; 96         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE15     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE16     ; 139        ; 4A       ; GPIO_0[13]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE17     ; 135        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE18     ; 167        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE19     ; 165        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE20     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE21     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE22     ; 191        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE23     ; 189        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE24     ; 209        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE25     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE26     ; 220        ; 5A       ; HEX0[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE27     ; 229        ; 5A       ; HEX0[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE28     ; 231        ; 5A       ; HEX0[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE29     ; 253        ; 5B       ; HEX2[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE30     ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 66         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF5      ; 64         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF6      ; 75         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF7      ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF8      ; 70         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 67         ; 3A       ; SW[2]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF10     ; 57         ; 3A       ; SW[3]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF11     ; 87         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF12     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 93         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF14     ; 114        ; 3B       ; CLOCK_50                        ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF15     ; 112        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF16     ; 137        ; 4A       ; GPIO_0[14]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF17     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF18     ; 133        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF19     ; 159        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF20     ; 175        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF21     ; 173        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF22     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF23     ; 183        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF24     ; 181        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF25     ; 206        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF26     ; 204        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF27     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF28     ; 235        ; 5A       ; HEX0[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AF29     ; 237        ; 5A       ; HEX1[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AF30     ; 239        ; 5A       ; HEX1[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG1      ; 71         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG2      ; 83         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG3      ; 63         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG4      ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG5      ; 78         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG6      ; 73         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG7      ; 68         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG8      ; 65         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG10     ; 86         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG11     ; 85         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG12     ; 103        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG13     ; 101        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG15     ; 127        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG16     ; 134        ; 4A       ; GPIO_0[12]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG17     ; 132        ; 4A       ; GPIO_0[15]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG18     ; 150        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG19     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG20     ; 157        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG21     ; 143        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG22     ; 166        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG23     ; 163        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG24     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG25     ; 190        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG26     ; 203        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG27     ; 212        ; 5A       ; HEX0[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG28     ; 233        ; 5A       ; HEX0[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG29     ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG30     ; 243        ; 5A       ; HEX1[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH2      ; 69         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH3      ; 81         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH4      ; 61         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH5      ; 76         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH7      ; 115        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH8      ; 113        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH9      ; 84         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH10     ; 118        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH12     ; 126        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH13     ; 111        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH14     ; 109        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH15     ; 125        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH17     ; 147        ; 4A       ; GPIO_0[11]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH18     ; 145        ; 4A       ; GPIO_0[10]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH19     ; 148        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH20     ; 141        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH21     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH22     ; 164        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH23     ; 174        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH24     ; 161        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH25     ; 188        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH26     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH27     ; 201        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH28     ; 214        ; 5A       ; HEX0[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH29     ; 218        ; 5A       ; HEX1[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH30     ; 241        ; 5A       ; HEX1[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AJ1      ; 79         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ2      ; 77         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ4      ; 94         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ5      ; 99         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ6      ; 102        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ7      ; 100        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ8      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AJ9      ; 110        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ10     ; 116        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ11     ; 119        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ12     ; 124        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ13     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AJ14     ; 131        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ15     ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ16     ; 142        ; 4A       ; GPIO_0[9]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ17     ; 151        ; 4A       ; GPIO_0[8]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ18     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ19     ; 155        ; 4A       ; GPIO_0[7]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ20     ; 158        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ21     ; 156        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ22     ; 172        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ23     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AJ24     ; 182        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ25     ; 180        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ26     ; 187        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ27     ; 195        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ28     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ29     ; 216        ; 5A       ; HEX1[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AJ30     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK2      ; 91         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK3      ; 89         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK4      ; 92         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK6      ; 97         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK7      ; 107        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK8      ; 105        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK9      ; 108        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK10     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AK11     ; 117        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK12     ; 123        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK13     ; 121        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK14     ; 129        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK15     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK16     ; 140        ; 4A       ; GPIO_0[4]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK17     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AK18     ; 149        ; 4A       ; GPIO_0[5]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK19     ; 153        ; 4A       ; GPIO_0[6]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK20     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AK21     ; 171        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK22     ; 169        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK23     ; 179        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK24     ; 177        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK25     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK26     ; 185        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK27     ; 193        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK28     ; 198        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK29     ; 196        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ; 509        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B2       ; 507        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B3       ; 513        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B4       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; B5       ; 512        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 510        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 477        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ; 481        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B11      ; 469        ; 8A       ; VGA_HS                          ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B12      ; 464        ; 8A       ; VGA_R[3]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B13      ; 459        ; 8A       ; VGA_B[0]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 451        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 441        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 431        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 418        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B20      ; 417        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 413        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 399        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B23      ; 397        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B25      ; 387        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B26      ; 386        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B27      ; 381        ; 7A       ; ^HPS_TDI                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 376        ; 7A       ; ^HPS_TDO                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B29      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B30      ; 365        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 517        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C3       ; 511        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C4       ; 501        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 497        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C7       ; 475        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 479        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 485        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 483        ; 8A       ; VGA_SYNC_N                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C11      ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; C12      ; 467        ; 8A       ; VGA_R[4]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C13      ; 462        ; 8A       ; VGA_R[1]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C14      ; 448        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 453        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C17      ; 433        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 435        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 427        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 421        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ; 396        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C23      ; 401        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C24      ; 393        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C25      ; 388        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C26      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C27      ; 374        ; 7A       ; ^HPS_nRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C28      ; 369        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C29      ; 367        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C30      ; 363        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ; 529        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D2       ; 515        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 521        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 499        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ; 495        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 505        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D9       ; 480        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ; 472        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D11      ; 470        ; 8A       ; VGA_VS                          ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D12      ; 496        ; 8A       ; VGA_R[5]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 446        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 449        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ; 445        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D17      ; 440        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7C       ; VCCIO7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 426        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ; 420        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D21      ; 419        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 402        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D23      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 404        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D25      ; 384        ; 7A       ; ^HPS_CLK1                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D26      ; 373        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D27      ; 371        ; 6A       ; HPS_RZQ_0                       ;        ;              ;                     ; --           ;                 ; no       ; On           ;
; D28      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D29      ; 361        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D30      ; 359        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ; 527        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E2       ; 525        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E3       ; 523        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E4       ; 519        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E6       ; 533        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E7       ; 531        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ; 503        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E9       ; 478        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E11      ; 504        ; 8A       ; VGA_G[7]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E12      ; 494        ; 8A       ; VGA_R[6]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E13      ; 488        ; 8A       ; VGA_R[2]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E14      ; 454        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ;            ; 7D       ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 443        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ; 438        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E18      ; 437        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E19      ; 424        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ;            ; 7B       ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E21      ; 412        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ;            ; --       ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 394        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E24      ; 403        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E25      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E26      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E27      ; 357        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E28      ; 351        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E29      ; 353        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E30      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 539        ; 9A       ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 541        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 537        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ; 536        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F9       ; 534        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 528        ; 8A       ; VGA_BLANK_N                     ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F11      ; 502        ; 8A       ; VGA_G[6]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F12      ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; F13      ; 486        ; 8A       ; VGA_R[7]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F14      ; 468        ; 8A       ; VGA_B[3]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F15      ; 466        ; 8A       ; VGA_B[5]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F16      ; 442        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 430        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 410        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 407        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ; 409        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F22      ;            ; 7A       ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F23      ; 375        ; 7A       ; ^HPS_nPOR                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 383        ; 7A       ; ^HPS_PORSEL                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F25      ; 385        ; 7A       ; ^HPS_CLK2                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F26      ; 341        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F28      ; 345        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F29      ; 349        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F30      ; 347        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;          ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 542        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A       ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G7       ; 535        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G8       ; 492        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; G10      ; 526        ; 8A       ; VGA_G[3]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G11      ; 520        ; 8A       ; VGA_G[4]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G12      ; 518        ; 8A       ; VGA_G[5]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G13      ; 484        ; 8A       ; VGA_B[1]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G14      ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; G15      ; 460        ; 8A       ; VGA_B[6]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G16      ; 444        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 436        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 432        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ; 7B       ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G20      ; 416        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 392        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 400        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G23      ; 377        ; 7A       ; ^VCCRSTCLK_HPS                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G25      ; 370        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 362        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 339        ; 6A       ; GND+                            ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G28      ; 335        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G29      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G30      ; 343        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; H7       ; 508        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H8       ; 490        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; H10      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 500        ; 8A       ; VGA_G[2]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H13      ; 498        ; 8A       ; VGA_B[2]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H14      ; 482        ; 8A       ; VGA_B[4]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H15      ; 458        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ;            ; 7D       ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H17      ; 434        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ; 422        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ; 406        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H20      ; 398        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ;            ; 7A       ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H22      ; 379        ; 7A       ; ^HPS_TCK                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H23      ; 390        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H24      ; 364        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H25      ; 368        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ; 360        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H28      ; 333        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H29      ; 331        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H30      ; 337        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J5       ; 545        ; 9A       ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 547        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 506        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ; 532        ; 8A       ; VGA_G[0]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J10      ; 530        ; 8A       ; VGA_G[1]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J11      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J12      ; 516        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; J14      ; 476        ; 8A       ; VGA_B[7]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J15      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J17      ;            ; 7C       ; VCCPD7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J19      ; 408        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ; --       ; VCCRSTCLK_HPS                   ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J21      ;            ; --       ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J22      ; 372        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J23      ; 354        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 352        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 344        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 323        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 346        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J29      ; 327        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J30      ; 329        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 540        ; 9A       ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 522        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ; 524        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K9       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; 8A       ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; K12      ; 514        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K13      ;            ; 8A       ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; K14      ; 474        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K16      ;            ; 7D       ; VCCPD7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K17      ; 414        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K18      ;            ; 7B       ; VCCPD7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ;            ; 7A       ; VCCPD7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ; 366        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 336        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K23      ; 338        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K24      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K26      ; 322        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 319        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 325        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K29      ; 321        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K30      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 544        ; 9A       ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ; 538        ; 9A       ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ; 546        ; 9A       ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; 8A       ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; 8A       ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; 8A       ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L21      ;            ; --       ; VCCPLL_HPS                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L23      ; 350        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ; 328        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L25      ; 330        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ; 320        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L27      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L28      ; 313        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L29      ; 315        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L30      ; 317        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ; 450        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M19      ; 334        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; --       ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M22      ; 308        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M23      ; 348        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M24      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 314        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 312        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 309        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M29      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M30      ; 311        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N7       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 452        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ; 332        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N21      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N22      ;            ; --       ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N23      ; 310        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 318        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 316        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N27      ; 297        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 303        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N29      ; 305        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N30      ; 307        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P15      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; --       ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 294        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P23      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ; 290        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P25      ; 288        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P26      ; 298        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ; 296        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P28      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P29      ; 299        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P30      ; 301        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R7       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R18      ; 302        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 300        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ;            ; --       ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R21      ; 286        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 284        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R23      ;            ; --       ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R24      ; 272        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R26      ; 280        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 282        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 293        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R29      ; 295        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R30      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T6       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T19      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T21      ; 278        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T22      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T23      ; 270        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T24      ; 268        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ; 266        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T26      ; 304        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T28      ; 287        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T29      ; 289        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T30      ; 291        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U7       ; 50         ; 3A       ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; U8       ; 48         ; 3A       ; altera_reserved_tdi             ; input  ; 3.3-V LVTTL  ;                     ; --           ; N               ; no       ; Off          ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U16      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 276        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U21      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U23      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 264        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ; 306        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U27      ; 273        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U28      ; 285        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U29      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U30      ; 283        ; 6B       ; GND+                            ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V9       ; 44         ; 3A       ; altera_reserved_tms             ; input  ; 3.3-V LVTTL  ;                     ; --           ; N               ; no       ; Off          ;
; V10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V16      ; 138        ; 4A       ; LEDR[0]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V17      ; 154        ; 4A       ; LEDR[2]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V18      ; 194        ; 4A       ; LEDR[3]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V20      ; 292        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V22      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; V23      ; 236        ; 5A       ; HEX4[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V24      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; V25      ; 246        ; 5B       ; HEX5[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V26      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V27      ; 265        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 271        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V29      ; 275        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V30      ; 281        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W15      ; 130        ; 3B       ; KEY[2]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W16      ; 136        ; 4A       ; LEDR[1]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W17      ; 152        ; 4A       ; LEDR[4]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ; 192        ; 4A       ; LEDR[5]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W20      ; 217        ; 5A       ; LEDR[7]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W21      ; 221        ; 5A       ; LEDR[8]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W22      ; 223        ; 5A       ; HEX4[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W23      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W24      ; 238        ; 5A       ; HEX4[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W25      ; 244        ; 5B       ; HEX4[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W26      ; 274        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ; 261        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W28      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W29      ; 279        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W30      ; 277        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y9       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y16      ; 128        ; 3B       ; KEY[3]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y17      ; 170        ; 4A       ; GPIO_0[1]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y18      ; 178        ; 4A       ; GPIO_0[3]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y19      ; 202        ; 4A       ; LEDR[6]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ; 219        ; 5A       ; LEDR[9]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y22      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y23      ; 232        ; 5A       ; HEX4[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y24      ; 234        ; 5A       ; HEX4[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y25      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 256        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y27      ; 258        ; 5B       ; HEX5[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y28      ; 269        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y29      ; 263        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y30      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+
; Compilation Hierarchy Node                                                                                     ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                           ; Library Name    ;
+----------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+
; |DE1_SoC                                                                                                       ; 11142.0 (2998.5)     ; 11409.5 (3071.0)                 ; 293.0 (87.2)                                      ; 25.5 (14.7)                      ; 0.0 (0.0)            ; 20853 (4941)        ; 1871 (537)                ; 0 (0)         ; 1611264           ; 201   ; 35         ; 114  ; 0            ; |DE1_SoC                                                                                                                                                                                                                                                                                                                                                                      ; work            ;
;    |RLC_game_system:cpuModule|                                                                                 ; 804.0 (0.0)          ; 907.3 (0.0)                      ; 114.1 (0.0)                                       ; 10.7 (0.0)                       ; 0.0 (0.0)            ; 1291 (0)            ; 1110 (0)                  ; 0 (0)         ; 1611264           ; 201   ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule                                                                                                                                                                                                                                                                                                                                            ; RLC_game_system ;
;       |RLC_game_system_KEYin_pio:keyin_pio|                                                                    ; 1.8 (1.8)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_KEYin_pio:keyin_pio                                                                                                                                                                                                                                                                                                        ; RLC_game_system ;
;       |RLC_game_system_OutputClockEnable_pio:outputclockenable_pio|                                            ; 1.2 (1.2)            ; 1.3 (1.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_OutputClockEnable_pio:outputclockenable_pio                                                                                                                                                                                                                                                                                ; RLC_game_system ;
;       |RLC_game_system_OutputClockEnable_pio:vga_clock_out|                                                    ; 1.4 (1.4)            ; 1.8 (1.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_OutputClockEnable_pio:vga_clock_out                                                                                                                                                                                                                                                                                        ; RLC_game_system ;
;       |RLC_game_system_OutputClockEnable_pio:vgareset|                                                         ; 1.1 (1.1)            ; 1.6 (1.6)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_OutputClockEnable_pio:vgareset                                                                                                                                                                                                                                                                                             ; RLC_game_system ;
;       |RLC_game_system_VGA_X_cord:vga_x_cord|                                                                  ; 4.6 (4.6)            ; 4.5 (4.5)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 10 (10)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_VGA_X_cord:vga_x_cord                                                                                                                                                                                                                                                                                                      ; RLC_game_system ;
;       |RLC_game_system_VGA_Y_cord:vga_y_cord|                                                                  ; 4.6 (4.6)            ; 4.5 (4.5)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 9 (9)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_VGA_Y_cord:vga_y_cord                                                                                                                                                                                                                                                                                                      ; RLC_game_system ;
;       |RLC_game_system_VGAout:vgaout|                                                                          ; 13.2 (13.2)          ; 18.5 (18.5)                      ; 5.4 (5.4)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 26 (26)             ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_VGAout:vgaout                                                                                                                                                                                                                                                                                                              ; RLC_game_system ;
;       |RLC_game_system_cpu:cpu|                                                                                ; 407.0 (274.0)        ; 467.1 (299.8)                    ; 68.3 (32.9)                                       ; 8.1 (7.1)                        ; 0.0 (0.0)            ; 629 (465)           ; 609 (336)                 ; 0 (0)         ; 10240             ; 3     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_cpu:cpu                                                                                                                                                                                                                                                                                                                    ; RLC_game_system ;
;          |RLC_game_system_cpu_nios2_oci:the_RLC_game_system_cpu_nios2_oci|                                     ; 132.9 (26.8)         ; 167.3 (30.9)                     ; 35.4 (4.1)                                        ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 164 (6)             ; 273 (81)                  ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_nios2_oci:the_RLC_game_system_cpu_nios2_oci                                                                                                                                                                                                                                                    ; RLC_game_system ;
;             |RLC_game_system_cpu_jtag_debug_module_wrapper:the_RLC_game_system_cpu_jtag_debug_module_wrapper|  ; 41.7 (0.0)           ; 69.1 (0.0)                       ; 28.4 (0.0)                                        ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 67 (0)              ; 96 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_nios2_oci:the_RLC_game_system_cpu_nios2_oci|RLC_game_system_cpu_jtag_debug_module_wrapper:the_RLC_game_system_cpu_jtag_debug_module_wrapper                                                                                                                                                    ; RLC_game_system ;
;                |RLC_game_system_cpu_jtag_debug_module_sysclk:the_RLC_game_system_cpu_jtag_debug_module_sysclk| ; 7.4 (7.1)            ; 23.0 (21.7)                      ; 15.6 (14.6)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 49 (45)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_nios2_oci:the_RLC_game_system_cpu_nios2_oci|RLC_game_system_cpu_jtag_debug_module_wrapper:the_RLC_game_system_cpu_jtag_debug_module_wrapper|RLC_game_system_cpu_jtag_debug_module_sysclk:the_RLC_game_system_cpu_jtag_debug_module_sysclk                                                      ; RLC_game_system ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer3|                                       ; 0.2 (0.2)            ; 0.7 (0.7)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_nios2_oci:the_RLC_game_system_cpu_nios2_oci|RLC_game_system_cpu_jtag_debug_module_wrapper:the_RLC_game_system_cpu_jtag_debug_module_wrapper|RLC_game_system_cpu_jtag_debug_module_sysclk:the_RLC_game_system_cpu_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ; work            ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer4|                                       ; 0.2 (0.2)            ; 0.7 (0.7)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_nios2_oci:the_RLC_game_system_cpu_nios2_oci|RLC_game_system_cpu_jtag_debug_module_wrapper:the_RLC_game_system_cpu_jtag_debug_module_wrapper|RLC_game_system_cpu_jtag_debug_module_sysclk:the_RLC_game_system_cpu_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4 ; work            ;
;                |RLC_game_system_cpu_jtag_debug_module_tck:the_RLC_game_system_cpu_jtag_debug_module_tck|       ; 32.6 (32.3)          ; 44.4 (42.7)                      ; 12.8 (11.4)                                       ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 57 (57)             ; 47 (43)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_nios2_oci:the_RLC_game_system_cpu_nios2_oci|RLC_game_system_cpu_jtag_debug_module_wrapper:the_RLC_game_system_cpu_jtag_debug_module_wrapper|RLC_game_system_cpu_jtag_debug_module_tck:the_RLC_game_system_cpu_jtag_debug_module_tck                                                            ; RLC_game_system ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer1|                                       ; 0.3 (0.3)            ; 1.0 (1.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_nios2_oci:the_RLC_game_system_cpu_nios2_oci|RLC_game_system_cpu_jtag_debug_module_wrapper:the_RLC_game_system_cpu_jtag_debug_module_wrapper|RLC_game_system_cpu_jtag_debug_module_tck:the_RLC_game_system_cpu_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ; work            ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer2|                                       ; 0.1 (0.1)            ; 0.8 (0.8)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_nios2_oci:the_RLC_game_system_cpu_nios2_oci|RLC_game_system_cpu_jtag_debug_module_wrapper:the_RLC_game_system_cpu_jtag_debug_module_wrapper|RLC_game_system_cpu_jtag_debug_module_tck:the_RLC_game_system_cpu_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer2       ; work            ;
;                |sld_virtual_jtag_basic:RLC_game_system_cpu_jtag_debug_module_phy|                              ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_nios2_oci:the_RLC_game_system_cpu_nios2_oci|RLC_game_system_cpu_jtag_debug_module_wrapper:the_RLC_game_system_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:RLC_game_system_cpu_jtag_debug_module_phy                                                                                   ; work            ;
;             |RLC_game_system_cpu_nios2_avalon_reg:the_RLC_game_system_cpu_nios2_avalon_reg|                    ; 3.2 (3.2)            ; 4.6 (4.6)                        ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_nios2_oci:the_RLC_game_system_cpu_nios2_oci|RLC_game_system_cpu_nios2_avalon_reg:the_RLC_game_system_cpu_nios2_avalon_reg                                                                                                                                                                      ; RLC_game_system ;
;             |RLC_game_system_cpu_nios2_oci_break:the_RLC_game_system_cpu_nios2_oci_break|                      ; 8.3 (8.3)            ; 10.3 (10.3)                      ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_nios2_oci:the_RLC_game_system_cpu_nios2_oci|RLC_game_system_cpu_nios2_oci_break:the_RLC_game_system_cpu_nios2_oci_break                                                                                                                                                                        ; RLC_game_system ;
;             |RLC_game_system_cpu_nios2_oci_debug:the_RLC_game_system_cpu_nios2_oci_debug|                      ; 3.8 (3.7)            ; 4.6 (3.9)                        ; 0.9 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 10 (8)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_nios2_oci:the_RLC_game_system_cpu_nios2_oci|RLC_game_system_cpu_nios2_oci_debug:the_RLC_game_system_cpu_nios2_oci_debug                                                                                                                                                                        ; RLC_game_system ;
;                |altera_std_synchronizer:the_altera_std_synchronizer|                                           ; 0.1 (0.1)            ; 0.8 (0.8)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_nios2_oci:the_RLC_game_system_cpu_nios2_oci|RLC_game_system_cpu_nios2_oci_debug:the_RLC_game_system_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                    ; work            ;
;             |RLC_game_system_cpu_nios2_ocimem:the_RLC_game_system_cpu_nios2_ocimem|                            ; 47.9 (47.9)          ; 47.9 (47.9)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 73 (73)             ; 51 (51)                   ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_nios2_oci:the_RLC_game_system_cpu_nios2_oci|RLC_game_system_cpu_nios2_ocimem:the_RLC_game_system_cpu_nios2_ocimem                                                                                                                                                                              ; RLC_game_system ;
;                |RLC_game_system_cpu_ociram_sp_ram_module:RLC_game_system_cpu_ociram_sp_ram|                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_nios2_oci:the_RLC_game_system_cpu_nios2_oci|RLC_game_system_cpu_nios2_ocimem:the_RLC_game_system_cpu_nios2_ocimem|RLC_game_system_cpu_ociram_sp_ram_module:RLC_game_system_cpu_ociram_sp_ram                                                                                                   ; RLC_game_system ;
;                   |altsyncram:the_altsyncram|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_nios2_oci:the_RLC_game_system_cpu_nios2_oci|RLC_game_system_cpu_nios2_ocimem:the_RLC_game_system_cpu_nios2_ocimem|RLC_game_system_cpu_ociram_sp_ram_module:RLC_game_system_cpu_ociram_sp_ram|altsyncram:the_altsyncram                                                                         ; work            ;
;                      |altsyncram_2df1:auto_generated|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_nios2_oci:the_RLC_game_system_cpu_nios2_oci|RLC_game_system_cpu_nios2_ocimem:the_RLC_game_system_cpu_nios2_ocimem|RLC_game_system_cpu_ociram_sp_ram_module:RLC_game_system_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_2df1:auto_generated                                          ; work            ;
;          |RLC_game_system_cpu_register_bank_a_module:RLC_game_system_cpu_register_bank_a|                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_register_bank_a_module:RLC_game_system_cpu_register_bank_a                                                                                                                                                                                                                                     ; RLC_game_system ;
;             |altsyncram:the_altsyncram|                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_register_bank_a_module:RLC_game_system_cpu_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                                           ; work            ;
;                |altsyncram_f6n1:auto_generated|                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_register_bank_a_module:RLC_game_system_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_f6n1:auto_generated                                                                                                                                                                            ; work            ;
;          |RLC_game_system_cpu_register_bank_b_module:RLC_game_system_cpu_register_bank_b|                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_register_bank_b_module:RLC_game_system_cpu_register_bank_b                                                                                                                                                                                                                                     ; RLC_game_system ;
;             |altsyncram:the_altsyncram|                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_register_bank_b_module:RLC_game_system_cpu_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                                           ; work            ;
;                |altsyncram_g6n1:auto_generated|                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_register_bank_b_module:RLC_game_system_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_g6n1:auto_generated                                                                                                                                                                            ; work            ;
;       |RLC_game_system_jtag_uart:jtag_uart|                                                                    ; 60.6 (14.3)          ; 83.1 (17.3)                      ; 22.5 (2.9)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 117 (32)            ; 109 (15)                  ; 0 (0)         ; 1024              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_jtag_uart:jtag_uart                                                                                                                                                                                                                                                                                                        ; RLC_game_system ;
;          |RLC_game_system_jtag_uart_scfifo_r:the_RLC_game_system_jtag_uart_scfifo_r|                           ; 12.4 (0.0)           ; 13.2 (0.0)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 20 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_jtag_uart:jtag_uart|RLC_game_system_jtag_uart_scfifo_r:the_RLC_game_system_jtag_uart_scfifo_r                                                                                                                                                                                                                              ; RLC_game_system ;
;             |scfifo:rfifo|                                                                                     ; 12.4 (0.0)           ; 13.2 (0.0)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 20 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_jtag_uart:jtag_uart|RLC_game_system_jtag_uart_scfifo_r:the_RLC_game_system_jtag_uart_scfifo_r|scfifo:rfifo                                                                                                                                                                                                                 ; work            ;
;                |scfifo_3291:auto_generated|                                                                    ; 12.4 (0.0)           ; 13.2 (0.0)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 20 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_jtag_uart:jtag_uart|RLC_game_system_jtag_uart_scfifo_r:the_RLC_game_system_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated                                                                                                                                                                                      ; work            ;
;                   |a_dpfifo_a891:dpfifo|                                                                       ; 12.4 (0.0)           ; 13.2 (0.0)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 20 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_jtag_uart:jtag_uart|RLC_game_system_jtag_uart_scfifo_r:the_RLC_game_system_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo                                                                                                                                                                 ; work            ;
;                      |a_fefifo_7cf:fifo_state|                                                                 ; 6.4 (3.4)            ; 7.2 (4.2)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (6)              ; 8 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_jtag_uart:jtag_uart|RLC_game_system_jtag_uart_scfifo_r:the_RLC_game_system_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                         ; work            ;
;                         |cntr_vg7:count_usedw|                                                                 ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_jtag_uart:jtag_uart|RLC_game_system_jtag_uart_scfifo_r:the_RLC_game_system_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw                                                                                                                    ; work            ;
;                      |cntr_jgb:rd_ptr_count|                                                                   ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_jtag_uart:jtag_uart|RLC_game_system_jtag_uart_scfifo_r:the_RLC_game_system_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|cntr_jgb:rd_ptr_count                                                                                                                                           ; work            ;
;                      |cntr_jgb:wr_ptr|                                                                         ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_jtag_uart:jtag_uart|RLC_game_system_jtag_uart_scfifo_r:the_RLC_game_system_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|cntr_jgb:wr_ptr                                                                                                                                                 ; work            ;
;                      |dpram_7s81:FIFOram|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_jtag_uart:jtag_uart|RLC_game_system_jtag_uart_scfifo_r:the_RLC_game_system_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram                                                                                                                                              ; work            ;
;                         |altsyncram_b8s1:altsyncram1|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_jtag_uart:jtag_uart|RLC_game_system_jtag_uart_scfifo_r:the_RLC_game_system_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1                                                                                                                  ; work            ;
;          |RLC_game_system_jtag_uart_scfifo_w:the_RLC_game_system_jtag_uart_scfifo_w|                           ; 12.1 (0.0)           ; 13.0 (0.0)                       ; 0.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 22 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_jtag_uart:jtag_uart|RLC_game_system_jtag_uart_scfifo_w:the_RLC_game_system_jtag_uart_scfifo_w                                                                                                                                                                                                                              ; RLC_game_system ;
;             |scfifo:wfifo|                                                                                     ; 12.1 (0.0)           ; 13.0 (0.0)                       ; 0.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 22 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_jtag_uart:jtag_uart|RLC_game_system_jtag_uart_scfifo_w:the_RLC_game_system_jtag_uart_scfifo_w|scfifo:wfifo                                                                                                                                                                                                                 ; work            ;
;                |scfifo_3291:auto_generated|                                                                    ; 12.1 (0.0)           ; 13.0 (0.0)                       ; 0.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 22 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_jtag_uart:jtag_uart|RLC_game_system_jtag_uart_scfifo_w:the_RLC_game_system_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated                                                                                                                                                                                      ; work            ;
;                   |a_dpfifo_a891:dpfifo|                                                                       ; 12.1 (0.0)           ; 13.0 (0.0)                       ; 0.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 22 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_jtag_uart:jtag_uart|RLC_game_system_jtag_uart_scfifo_w:the_RLC_game_system_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo                                                                                                                                                                 ; work            ;
;                      |a_fefifo_7cf:fifo_state|                                                                 ; 6.1 (3.1)            ; 7.0 (4.0)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (6)              ; 10 (2)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_jtag_uart:jtag_uart|RLC_game_system_jtag_uart_scfifo_w:the_RLC_game_system_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                         ; work            ;
;                         |cntr_vg7:count_usedw|                                                                 ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_jtag_uart:jtag_uart|RLC_game_system_jtag_uart_scfifo_w:the_RLC_game_system_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw                                                                                                                    ; work            ;
;                      |cntr_jgb:rd_ptr_count|                                                                   ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_jtag_uart:jtag_uart|RLC_game_system_jtag_uart_scfifo_w:the_RLC_game_system_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|cntr_jgb:rd_ptr_count                                                                                                                                           ; work            ;
;                      |cntr_jgb:wr_ptr|                                                                         ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_jtag_uart:jtag_uart|RLC_game_system_jtag_uart_scfifo_w:the_RLC_game_system_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|cntr_jgb:wr_ptr                                                                                                                                                 ; work            ;
;                      |dpram_7s81:FIFOram|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_jtag_uart:jtag_uart|RLC_game_system_jtag_uart_scfifo_w:the_RLC_game_system_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram                                                                                                                                              ; work            ;
;                         |altsyncram_b8s1:altsyncram1|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_jtag_uart:jtag_uart|RLC_game_system_jtag_uart_scfifo_w:the_RLC_game_system_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1                                                                                                                  ; work            ;
;          |alt_jtag_atlantic:RLC_game_system_jtag_uart_alt_jtag_atlantic|                                       ; 21.8 (21.8)          ; 39.7 (39.7)                      ; 17.9 (17.9)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (37)             ; 52 (52)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_jtag_uart:jtag_uart|alt_jtag_atlantic:RLC_game_system_jtag_uart_alt_jtag_atlantic                                                                                                                                                                                                                                          ; work            ;
;       |RLC_game_system_led_pio:dataout_pio|                                                                    ; 5.2 (5.2)            ; 6.2 (6.2)                        ; 1.0 (1.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 9 (9)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_led_pio:dataout_pio                                                                                                                                                                                                                                                                                                        ; RLC_game_system ;
;       |RLC_game_system_led_pio:led_pio|                                                                        ; 6.8 (6.8)            ; 7.3 (7.3)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_led_pio:led_pio                                                                                                                                                                                                                                                                                                            ; RLC_game_system ;
;       |RLC_game_system_mm_interconnect_0:mm_interconnect_0|                                                    ; 206.6 (0.0)          ; 215.2 (0.0)                      ; 10.3 (0.0)                                        ; 1.7 (0.0)                        ; 0.0 (0.0)            ; 363 (0)             ; 271 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                                        ; RLC_game_system ;
;          |RLC_game_system_mm_interconnect_0_cmd_demux:cmd_demux|                                               ; 4.5 (4.5)            ; 4.8 (4.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|RLC_game_system_mm_interconnect_0_cmd_demux:cmd_demux                                                                                                                                                                                                                                  ; RLC_game_system ;
;          |RLC_game_system_mm_interconnect_0_cmd_demux_001:cmd_demux_001|                                       ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|RLC_game_system_mm_interconnect_0_cmd_demux_001:cmd_demux_001                                                                                                                                                                                                                          ; RLC_game_system ;
;          |RLC_game_system_mm_interconnect_0_cmd_demux_001:rsp_demux_001|                                       ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|RLC_game_system_mm_interconnect_0_cmd_demux_001:rsp_demux_001                                                                                                                                                                                                                          ; RLC_game_system ;
;          |RLC_game_system_mm_interconnect_0_cmd_demux_001:rsp_demux_002|                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|RLC_game_system_mm_interconnect_0_cmd_demux_001:rsp_demux_002                                                                                                                                                                                                                          ; RLC_game_system ;
;          |RLC_game_system_mm_interconnect_0_cmd_mux_001:cmd_mux_001|                                           ; 19.0 (16.3)          ; 20.3 (17.6)                      ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 53 (49)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|RLC_game_system_mm_interconnect_0_cmd_mux_001:cmd_mux_001                                                                                                                                                                                                                              ; RLC_game_system ;
;             |altera_merlin_arbitrator:arb|                                                                     ; 2.7 (2.7)            ; 2.7 (2.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|RLC_game_system_mm_interconnect_0_cmd_mux_001:cmd_mux_001|altera_merlin_arbitrator:arb                                                                                                                                                                                                 ; RLC_game_system ;
;          |RLC_game_system_mm_interconnect_0_cmd_mux_001:cmd_mux_002|                                           ; 25.9 (23.9)          ; 25.7 (23.7)                      ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 60 (56)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|RLC_game_system_mm_interconnect_0_cmd_mux_001:cmd_mux_002                                                                                                                                                                                                                              ; RLC_game_system ;
;             |altera_merlin_arbitrator:arb|                                                                     ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|RLC_game_system_mm_interconnect_0_cmd_mux_001:cmd_mux_002|altera_merlin_arbitrator:arb                                                                                                                                                                                                 ; RLC_game_system ;
;          |RLC_game_system_mm_interconnect_0_router:router|                                                     ; 5.8 (5.8)            ; 6.0 (6.0)                        ; 0.3 (0.3)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|RLC_game_system_mm_interconnect_0_router:router                                                                                                                                                                                                                                        ; RLC_game_system ;
;          |RLC_game_system_mm_interconnect_0_router_001:router_001|                                             ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|RLC_game_system_mm_interconnect_0_router_001:router_001                                                                                                                                                                                                                                ; RLC_game_system ;
;          |RLC_game_system_mm_interconnect_0_rsp_mux:rsp_mux|                                                   ; 24.8 (24.8)          ; 24.2 (24.2)                      ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 62 (62)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|RLC_game_system_mm_interconnect_0_rsp_mux:rsp_mux                                                                                                                                                                                                                                      ; RLC_game_system ;
;          |altera_avalon_sc_fifo:cpu_jtag_debug_module_agent_rsp_fifo|                                          ; 4.8 (4.8)            ; 5.2 (5.2)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:cpu_jtag_debug_module_agent_rsp_fifo                                                                                                                                                                                                                             ; RLC_game_system ;
;          |altera_avalon_sc_fifo:datain_pio_s1_agent_rsp_fifo|                                                  ; 1.9 (1.9)            ; 1.9 (1.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:datain_pio_s1_agent_rsp_fifo                                                                                                                                                                                                                                     ; RLC_game_system ;
;          |altera_avalon_sc_fifo:dataout_pio_s1_agent_rsp_fifo|                                                 ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:dataout_pio_s1_agent_rsp_fifo                                                                                                                                                                                                                                    ; RLC_game_system ;
;          |altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo|                                    ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo                                                                                                                                                                                                                       ; RLC_game_system ;
;          |altera_avalon_sc_fifo:keyin_pio_s1_agent_rsp_fifo|                                                   ; 2.0 (2.0)            ; 2.4 (2.4)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:keyin_pio_s1_agent_rsp_fifo                                                                                                                                                                                                                                      ; RLC_game_system ;
;          |altera_avalon_sc_fifo:led_pio_s1_agent_rsp_fifo|                                                     ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:led_pio_s1_agent_rsp_fifo                                                                                                                                                                                                                                        ; RLC_game_system ;
;          |altera_avalon_sc_fifo:onchip_mem_s1_agent_rsp_fifo|                                                  ; 4.7 (4.7)            ; 5.0 (5.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_mem_s1_agent_rsp_fifo                                                                                                                                                                                                                                     ; RLC_game_system ;
;          |altera_avalon_sc_fifo:outputclockenable_pio_s1_agent_rsp_fifo|                                       ; 2.0 (2.0)            ; 2.2 (2.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:outputclockenable_pio_s1_agent_rsp_fifo                                                                                                                                                                                                                          ; RLC_game_system ;
;          |altera_avalon_sc_fifo:seven_seg_pio_s1_agent_rsp_fifo|                                               ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:seven_seg_pio_s1_agent_rsp_fifo                                                                                                                                                                                                                                  ; RLC_game_system ;
;          |altera_avalon_sc_fifo:switches_pio_s1_agent_rsp_fifo|                                                ; 2.0 (2.0)            ; 2.2 (2.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:switches_pio_s1_agent_rsp_fifo                                                                                                                                                                                                                                   ; RLC_game_system ;
;          |altera_avalon_sc_fifo:vga_clock_out_s1_agent_rsp_fifo|                                               ; 1.8 (1.8)            ; 2.2 (2.2)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:vga_clock_out_s1_agent_rsp_fifo                                                                                                                                                                                                                                  ; RLC_game_system ;
;          |altera_avalon_sc_fifo:vga_x_cord_s1_agent_rsp_fifo|                                                  ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:vga_x_cord_s1_agent_rsp_fifo                                                                                                                                                                                                                                     ; RLC_game_system ;
;          |altera_avalon_sc_fifo:vga_y_cord_s1_agent_rsp_fifo|                                                  ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:vga_y_cord_s1_agent_rsp_fifo                                                                                                                                                                                                                                     ; RLC_game_system ;
;          |altera_avalon_sc_fifo:vgaout_s1_agent_rsp_fifo|                                                      ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:vgaout_s1_agent_rsp_fifo                                                                                                                                                                                                                                         ; RLC_game_system ;
;          |altera_avalon_sc_fifo:vgareset_s1_agent_rsp_fifo|                                                    ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:vgareset_s1_agent_rsp_fifo                                                                                                                                                                                                                                       ; RLC_game_system ;
;          |altera_merlin_master_agent:cpu_data_master_agent|                                                    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:cpu_data_master_agent                                                                                                                                                                                                                                       ; RLC_game_system ;
;          |altera_merlin_master_agent:cpu_instruction_master_agent|                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:cpu_instruction_master_agent                                                                                                                                                                                                                                ; RLC_game_system ;
;          |altera_merlin_master_translator:cpu_data_master_translator|                                          ; 8.0 (8.0)            ; 8.3 (8.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:cpu_data_master_translator                                                                                                                                                                                                                             ; RLC_game_system ;
;          |altera_merlin_master_translator:cpu_instruction_master_translator|                                   ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:cpu_instruction_master_translator                                                                                                                                                                                                                      ; RLC_game_system ;
;          |altera_merlin_slave_agent:cpu_jtag_debug_module_agent|                                               ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:cpu_jtag_debug_module_agent                                                                                                                                                                                                                                  ; RLC_game_system ;
;          |altera_merlin_slave_agent:datain_pio_s1_agent|                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:datain_pio_s1_agent                                                                                                                                                                                                                                          ; RLC_game_system ;
;          |altera_merlin_slave_agent:keyin_pio_s1_agent|                                                        ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:keyin_pio_s1_agent                                                                                                                                                                                                                                           ; RLC_game_system ;
;          |altera_merlin_slave_agent:onchip_mem_s1_agent|                                                       ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:onchip_mem_s1_agent                                                                                                                                                                                                                                          ; RLC_game_system ;
;          |altera_merlin_slave_agent:switches_pio_s1_agent|                                                     ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:switches_pio_s1_agent                                                                                                                                                                                                                                        ; RLC_game_system ;
;          |altera_merlin_slave_agent:vga_x_cord_s1_agent|                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:vga_x_cord_s1_agent                                                                                                                                                                                                                                          ; RLC_game_system ;
;          |altera_merlin_slave_agent:vga_y_cord_s1_agent|                                                       ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:vga_y_cord_s1_agent                                                                                                                                                                                                                                          ; RLC_game_system ;
;          |altera_merlin_slave_translator:cpu_jtag_debug_module_translator|                                     ; 8.4 (8.4)            ; 11.8 (11.8)                      ; 3.6 (3.6)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:cpu_jtag_debug_module_translator                                                                                                                                                                                                                        ; RLC_game_system ;
;          |altera_merlin_slave_translator:datain_pio_s1_translator|                                             ; 3.9 (3.9)            ; 4.8 (4.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:datain_pio_s1_translator                                                                                                                                                                                                                                ; RLC_game_system ;
;          |altera_merlin_slave_translator:dataout_pio_s1_translator|                                            ; 5.2 (5.2)            ; 5.7 (5.7)                        ; 0.5 (0.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 6 (6)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:dataout_pio_s1_translator                                                                                                                                                                                                                               ; RLC_game_system ;
;          |altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|                               ; 7.5 (7.5)            ; 7.7 (7.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator                                                                                                                                                                                                                  ; RLC_game_system ;
;          |altera_merlin_slave_translator:keyin_pio_s1_translator|                                              ; 2.8 (2.8)            ; 2.9 (2.9)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:keyin_pio_s1_translator                                                                                                                                                                                                                                 ; RLC_game_system ;
;          |altera_merlin_slave_translator:led_pio_s1_translator|                                                ; 5.3 (5.3)            ; 6.1 (6.1)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:led_pio_s1_translator                                                                                                                                                                                                                                   ; RLC_game_system ;
;          |altera_merlin_slave_translator:onchip_mem_s1_translator|                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:onchip_mem_s1_translator                                                                                                                                                                                                                                ; RLC_game_system ;
;          |altera_merlin_slave_translator:outputclockenable_pio_s1_translator|                                  ; 4.0 (4.0)            ; 3.9 (3.9)                        ; 0.1 (0.1)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 6 (6)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:outputclockenable_pio_s1_translator                                                                                                                                                                                                                     ; RLC_game_system ;
;          |altera_merlin_slave_translator:seven_seg_pio_s1_translator|                                          ; 4.5 (4.5)            ; 4.7 (4.7)                        ; 0.3 (0.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 5 (5)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:seven_seg_pio_s1_translator                                                                                                                                                                                                                             ; RLC_game_system ;
;          |altera_merlin_slave_translator:switches_pio_s1_translator|                                           ; 4.3 (4.3)            ; 4.5 (4.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:switches_pio_s1_translator                                                                                                                                                                                                                              ; RLC_game_system ;
;          |altera_merlin_slave_translator:vga_clock_out_s1_translator|                                          ; 3.6 (3.6)            ; 4.3 (4.3)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:vga_clock_out_s1_translator                                                                                                                                                                                                                             ; RLC_game_system ;
;          |altera_merlin_slave_translator:vga_x_cord_s1_translator|                                             ; 4.4 (4.4)            ; 4.4 (4.4)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 4 (4)               ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:vga_x_cord_s1_translator                                                                                                                                                                                                                                ; RLC_game_system ;
;          |altera_merlin_slave_translator:vga_y_cord_s1_translator|                                             ; 4.6 (4.6)            ; 4.9 (4.9)                        ; 0.4 (0.4)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 4 (4)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:vga_y_cord_s1_translator                                                                                                                                                                                                                                ; RLC_game_system ;
;          |altera_merlin_slave_translator:vgaout_s1_translator|                                                 ; 9.2 (9.2)            ; 9.1 (9.1)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 5 (5)               ; 27 (27)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:vgaout_s1_translator                                                                                                                                                                                                                                    ; RLC_game_system ;
;          |altera_merlin_slave_translator:vgareset_s1_translator|                                               ; 3.4 (3.4)            ; 3.6 (3.6)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:vgareset_s1_translator                                                                                                                                                                                                                                  ; RLC_game_system ;
;       |RLC_game_system_onchip_mem:onchip_mem|                                                                  ; 69.2 (1.0)           ; 69.8 (1.0)                       ; 1.0 (0.0)                                         ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 72 (1)              ; 3 (0)                     ; 0 (0)         ; 1600000           ; 196   ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_onchip_mem:onchip_mem                                                                                                                                                                                                                                                                                                      ; RLC_game_system ;
;          |altsyncram:the_altsyncram|                                                                           ; 68.2 (0.0)           ; 68.8 (0.0)                       ; 1.0 (0.0)                                         ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 71 (0)              ; 3 (0)                     ; 0 (0)         ; 1600000           ; 196   ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_onchip_mem:onchip_mem|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                            ; work            ;
;             |altsyncram_llj1:auto_generated|                                                                   ; 68.2 (0.9)           ; 68.8 (1.3)                       ; 1.0 (0.5)                                         ; 0.3 (0.1)                        ; 0.0 (0.0)            ; 71 (0)              ; 3 (3)                     ; 0 (0)         ; 1600000           ; 196   ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_onchip_mem:onchip_mem|altsyncram:the_altsyncram|altsyncram_llj1:auto_generated                                                                                                                                                                                                                                             ; work            ;
;                |decode_cla:decode3|                                                                            ; 3.3 (3.3)            ; 3.5 (3.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_onchip_mem:onchip_mem|altsyncram:the_altsyncram|altsyncram_llj1:auto_generated|decode_cla:decode3                                                                                                                                                                                                                          ; work            ;
;                |mux_9hb:mux2|                                                                                  ; 63.9 (63.9)          ; 64.0 (64.0)                      ; 0.3 (0.3)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 64 (64)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_onchip_mem:onchip_mem|altsyncram:the_altsyncram|altsyncram_llj1:auto_generated|mux_9hb:mux2                                                                                                                                                                                                                                ; work            ;
;       |RLC_game_system_seven_seg_pio:seven_seg_pio|                                                            ; 5.3 (5.3)            ; 6.2 (6.2)                        ; 0.9 (0.9)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 9 (9)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_seven_seg_pio:seven_seg_pio                                                                                                                                                                                                                                                                                                ; RLC_game_system ;
;       |RLC_game_system_switches_pio:datain_pio|                                                                ; 4.5 (4.5)            ; 4.5 (4.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_switches_pio:datain_pio                                                                                                                                                                                                                                                                                                    ; RLC_game_system ;
;       |RLC_game_system_switches_pio:switches_pio|                                                              ; 4.5 (4.5)            ; 4.8 (4.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|RLC_game_system_switches_pio:switches_pio                                                                                                                                                                                                                                                                                                  ; RLC_game_system ;
;       |altera_reset_controller:rst_controller|                                                                 ; 5.3 (4.3)            ; 7.8 (4.7)                        ; 2.5 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (6)               ; 16 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                     ; RLC_game_system ;
;          |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                      ; 1.0 (1.0)            ; 1.6 (1.6)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                                      ; RLC_game_system ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                          ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                          ; RLC_game_system ;
;       |altera_reset_controller:rst_controller_001|                                                             ; 0.7 (0.0)            ; 1.5 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|altera_reset_controller:rst_controller_001                                                                                                                                                                                                                                                                                                 ; RLC_game_system ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                          ; 0.7 (0.7)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|RLC_game_system:cpuModule|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                      ; RLC_game_system ;
;    |lpm_divide:Div0|                                                                                           ; 679.3 (0.0)          ; 679.3 (0.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1360 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|lpm_divide:Div0                                                                                                                                                                                                                                                                                                                                                      ; work            ;
;       |lpm_divide_4dm:auto_generated|                                                                          ; 679.3 (0.0)          ; 679.3 (0.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1360 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|lpm_divide:Div0|lpm_divide_4dm:auto_generated                                                                                                                                                                                                                                                                                                                        ; work            ;
;          |sign_div_unsign_anh:divider|                                                                         ; 679.3 (0.0)          ; 679.3 (0.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1360 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|lpm_divide:Div0|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider                                                                                                                                                                                                                                                                                            ; work            ;
;             |alt_u_div_q2f:divider|                                                                            ; 679.3 (679.3)        ; 679.3 (679.3)                    ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1360 (1360)         ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|lpm_divide:Div0|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider                                                                                                                                                                                                                                                                      ; work            ;
;    |lpm_divide:Div1|                                                                                           ; 679.0 (0.0)          ; 679.0 (0.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1360 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|lpm_divide:Div1                                                                                                                                                                                                                                                                                                                                                      ; work            ;
;       |lpm_divide_4dm:auto_generated|                                                                          ; 679.0 (0.0)          ; 679.0 (0.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1360 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|lpm_divide:Div1|lpm_divide_4dm:auto_generated                                                                                                                                                                                                                                                                                                                        ; work            ;
;          |sign_div_unsign_anh:divider|                                                                         ; 679.0 (0.0)          ; 679.0 (0.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1360 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|lpm_divide:Div1|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider                                                                                                                                                                                                                                                                                            ; work            ;
;             |alt_u_div_q2f:divider|                                                                            ; 679.0 (679.0)        ; 679.0 (679.0)                    ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1360 (1360)         ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|lpm_divide:Div1|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider                                                                                                                                                                                                                                                                      ; work            ;
;    |lpm_divide:Div10|                                                                                          ; 319.0 (0.0)          ; 319.0 (0.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 640 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|lpm_divide:Div10                                                                                                                                                                                                                                                                                                                                                     ; work            ;
;       |lpm_divide_epo:auto_generated|                                                                          ; 319.0 (0.0)          ; 319.0 (0.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 640 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|lpm_divide:Div10|lpm_divide_epo:auto_generated                                                                                                                                                                                                                                                                                                                       ; work            ;
;          |abs_divider_nbg:divider|                                                                             ; 319.0 (27.5)         ; 319.0 (27.5)                     ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 640 (56)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|lpm_divide:Div10|lpm_divide_epo:auto_generated|abs_divider_nbg:divider                                                                                                                                                                                                                                                                                               ; work            ;
;             |alt_u_div_uve:divider|                                                                            ; 275.5 (275.5)        ; 275.5 (275.5)                    ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 552 (552)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|lpm_divide:Div10|lpm_divide_epo:auto_generated|abs_divider_nbg:divider|alt_u_div_uve:divider                                                                                                                                                                                                                                                                         ; work            ;
;             |lpm_abs_4p9:my_abs_num|                                                                           ; 16.0 (16.0)          ; 16.0 (16.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|lpm_divide:Div10|lpm_divide_epo:auto_generated|abs_divider_nbg:divider|lpm_abs_4p9:my_abs_num                                                                                                                                                                                                                                                                        ; work            ;
;    |lpm_divide:Div11|                                                                                          ; 320.0 (0.0)          ; 320.0 (0.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 640 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|lpm_divide:Div11                                                                                                                                                                                                                                                                                                                                                     ; work            ;
;       |lpm_divide_epo:auto_generated|                                                                          ; 320.0 (0.0)          ; 320.0 (0.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 640 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|lpm_divide:Div11|lpm_divide_epo:auto_generated                                                                                                                                                                                                                                                                                                                       ; work            ;
;          |abs_divider_nbg:divider|                                                                             ; 320.0 (28.0)         ; 320.0 (28.0)                     ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 640 (56)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|lpm_divide:Div11|lpm_divide_epo:auto_generated|abs_divider_nbg:divider                                                                                                                                                                                                                                                                                               ; work            ;
;             |alt_u_div_uve:divider|                                                                            ; 276.0 (276.0)        ; 276.0 (276.0)                    ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 552 (552)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|lpm_divide:Div11|lpm_divide_epo:auto_generated|abs_divider_nbg:divider|alt_u_div_uve:divider                                                                                                                                                                                                                                                                         ; work            ;
;             |lpm_abs_4p9:my_abs_num|                                                                           ; 16.0 (16.0)          ; 16.0 (16.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|lpm_divide:Div11|lpm_divide_epo:auto_generated|abs_divider_nbg:divider|lpm_abs_4p9:my_abs_num                                                                                                                                                                                                                                                                        ; work            ;
;    |lpm_divide:Div12|                                                                                          ; 320.0 (0.0)          ; 320.0 (0.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 640 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|lpm_divide:Div12                                                                                                                                                                                                                                                                                                                                                     ; work            ;
;       |lpm_divide_epo:auto_generated|                                                                          ; 320.0 (0.0)          ; 320.0 (0.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 640 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|lpm_divide:Div12|lpm_divide_epo:auto_generated                                                                                                                                                                                                                                                                                                                       ; work            ;
;          |abs_divider_nbg:divider|                                                                             ; 320.0 (28.0)         ; 320.0 (28.0)                     ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 640 (56)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|lpm_divide:Div12|lpm_divide_epo:auto_generated|abs_divider_nbg:divider                                                                                                                                                                                                                                                                                               ; work            ;
;             |alt_u_div_uve:divider|                                                                            ; 276.0 (276.0)        ; 276.0 (276.0)                    ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 552 (552)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|lpm_divide:Div12|lpm_divide_epo:auto_generated|abs_divider_nbg:divider|alt_u_div_uve:divider                                                                                                                                                                                                                                                                         ; work            ;
;             |lpm_abs_4p9:my_abs_num|                                                                           ; 16.0 (16.0)          ; 16.0 (16.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|lpm_divide:Div12|lpm_divide_epo:auto_generated|abs_divider_nbg:divider|lpm_abs_4p9:my_abs_num                                                                                                                                                                                                                                                                        ; work            ;
;    |lpm_divide:Div2|                                                                                           ; 680.0 (0.0)          ; 680.0 (0.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1360 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|lpm_divide:Div2                                                                                                                                                                                                                                                                                                                                                      ; work            ;
;       |lpm_divide_4dm:auto_generated|                                                                          ; 680.0 (0.0)          ; 680.0 (0.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1360 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|lpm_divide:Div2|lpm_divide_4dm:auto_generated                                                                                                                                                                                                                                                                                                                        ; work            ;
;          |sign_div_unsign_anh:divider|                                                                         ; 680.0 (0.0)          ; 680.0 (0.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1360 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|lpm_divide:Div2|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider                                                                                                                                                                                                                                                                                            ; work            ;
;             |alt_u_div_q2f:divider|                                                                            ; 680.0 (680.0)        ; 680.0 (680.0)                    ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1360 (1360)         ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|lpm_divide:Div2|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider                                                                                                                                                                                                                                                                      ; work            ;
;    |lpm_divide:Div3|                                                                                           ; 570.5 (0.0)          ; 577.8 (0.0)                      ; 7.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1141 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|lpm_divide:Div3                                                                                                                                                                                                                                                                                                                                                      ; work            ;
;       |lpm_divide_sbm:auto_generated|                                                                          ; 570.5 (0.0)          ; 577.8 (0.0)                      ; 7.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1141 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|lpm_divide:Div3|lpm_divide_sbm:auto_generated                                                                                                                                                                                                                                                                                                                        ; work            ;
;          |sign_div_unsign_1mh:divider|                                                                         ; 570.5 (0.0)          ; 577.8 (0.0)                      ; 7.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1141 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|lpm_divide:Div3|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider                                                                                                                                                                                                                                                                                            ; work            ;
;             |alt_u_div_80f:divider|                                                                            ; 570.5 (570.5)        ; 577.8 (577.8)                    ; 7.3 (7.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1141 (1141)         ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|lpm_divide:Div3|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider                                                                                                                                                                                                                                                                      ; work            ;
;    |lpm_divide:Div4|                                                                                           ; 570.5 (0.0)          ; 570.5 (0.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1141 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|lpm_divide:Div4                                                                                                                                                                                                                                                                                                                                                      ; work            ;
;       |lpm_divide_sbm:auto_generated|                                                                          ; 570.5 (0.0)          ; 570.5 (0.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1141 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|lpm_divide:Div4|lpm_divide_sbm:auto_generated                                                                                                                                                                                                                                                                                                                        ; work            ;
;          |sign_div_unsign_1mh:divider|                                                                         ; 570.5 (0.0)          ; 570.5 (0.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1141 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|lpm_divide:Div4|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider                                                                                                                                                                                                                                                                                            ; work            ;
;             |alt_u_div_80f:divider|                                                                            ; 570.5 (570.5)        ; 570.5 (570.5)                    ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1141 (1141)         ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|lpm_divide:Div4|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider                                                                                                                                                                                                                                                                      ; work            ;
;    |lpm_divide:Div5|                                                                                           ; 570.5 (0.0)          ; 577.0 (0.0)                      ; 6.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1141 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|lpm_divide:Div5                                                                                                                                                                                                                                                                                                                                                      ; work            ;
;       |lpm_divide_sbm:auto_generated|                                                                          ; 570.5 (0.0)          ; 577.0 (0.0)                      ; 6.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1141 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|lpm_divide:Div5|lpm_divide_sbm:auto_generated                                                                                                                                                                                                                                                                                                                        ; work            ;
;          |sign_div_unsign_1mh:divider|                                                                         ; 570.5 (0.0)          ; 577.0 (0.0)                      ; 6.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1141 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|lpm_divide:Div5|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider                                                                                                                                                                                                                                                                                            ; work            ;
;             |alt_u_div_80f:divider|                                                                            ; 570.5 (570.5)        ; 577.0 (577.0)                    ; 6.5 (6.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1141 (1141)         ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|lpm_divide:Div5|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider                                                                                                                                                                                                                                                                      ; work            ;
;    |lpm_divide:Div6|                                                                                           ; 570.5 (0.0)          ; 577.7 (0.0)                      ; 7.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1141 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|lpm_divide:Div6                                                                                                                                                                                                                                                                                                                                                      ; work            ;
;       |lpm_divide_sbm:auto_generated|                                                                          ; 570.5 (0.0)          ; 577.7 (0.0)                      ; 7.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1141 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|lpm_divide:Div6|lpm_divide_sbm:auto_generated                                                                                                                                                                                                                                                                                                                        ; work            ;
;          |sign_div_unsign_1mh:divider|                                                                         ; 570.5 (0.0)          ; 577.7 (0.0)                      ; 7.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1141 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|lpm_divide:Div6|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider                                                                                                                                                                                                                                                                                            ; work            ;
;             |alt_u_div_80f:divider|                                                                            ; 570.5 (570.5)        ; 577.7 (577.7)                    ; 7.2 (7.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1141 (1141)         ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|lpm_divide:Div6|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider                                                                                                                                                                                                                                                                      ; work            ;
;    |lpm_divide:Div7|                                                                                           ; 570.5 (0.0)          ; 570.5 (0.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1141 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|lpm_divide:Div7                                                                                                                                                                                                                                                                                                                                                      ; work            ;
;       |lpm_divide_sbm:auto_generated|                                                                          ; 570.5 (0.0)          ; 570.5 (0.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1141 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|lpm_divide:Div7|lpm_divide_sbm:auto_generated                                                                                                                                                                                                                                                                                                                        ; work            ;
;          |sign_div_unsign_1mh:divider|                                                                         ; 570.5 (0.0)          ; 570.5 (0.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1141 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|lpm_divide:Div7|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider                                                                                                                                                                                                                                                                                            ; work            ;
;             |alt_u_div_80f:divider|                                                                            ; 570.5 (570.5)        ; 570.5 (570.5)                    ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1141 (1141)         ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|lpm_divide:Div7|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider                                                                                                                                                                                                                                                                      ; work            ;
;    |lpm_divide:Div8|                                                                                           ; 570.5 (0.0)          ; 579.5 (0.0)                      ; 9.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1141 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|lpm_divide:Div8                                                                                                                                                                                                                                                                                                                                                      ; work            ;
;       |lpm_divide_sbm:auto_generated|                                                                          ; 570.5 (0.0)          ; 579.5 (0.0)                      ; 9.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1141 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|lpm_divide:Div8|lpm_divide_sbm:auto_generated                                                                                                                                                                                                                                                                                                                        ; work            ;
;          |sign_div_unsign_1mh:divider|                                                                         ; 570.5 (0.0)          ; 579.5 (0.0)                      ; 9.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1141 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|lpm_divide:Div8|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider                                                                                                                                                                                                                                                                                            ; work            ;
;             |alt_u_div_80f:divider|                                                                            ; 570.5 (570.5)        ; 579.5 (579.5)                    ; 9.0 (9.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1141 (1141)         ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|lpm_divide:Div8|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider                                                                                                                                                                                                                                                                      ; work            ;
;    |lpm_divide:Div9|                                                                                           ; 320.0 (0.0)          ; 320.0 (0.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 640 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|lpm_divide:Div9                                                                                                                                                                                                                                                                                                                                                      ; work            ;
;       |lpm_divide_epo:auto_generated|                                                                          ; 320.0 (0.0)          ; 320.0 (0.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 640 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|lpm_divide:Div9|lpm_divide_epo:auto_generated                                                                                                                                                                                                                                                                                                                        ; work            ;
;          |abs_divider_nbg:divider|                                                                             ; 320.0 (28.0)         ; 320.0 (28.0)                     ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 640 (56)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|lpm_divide:Div9|lpm_divide_epo:auto_generated|abs_divider_nbg:divider                                                                                                                                                                                                                                                                                                ; work            ;
;             |alt_u_div_uve:divider|                                                                            ; 276.0 (276.0)        ; 276.0 (276.0)                    ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 552 (552)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|lpm_divide:Div9|lpm_divide_epo:auto_generated|abs_divider_nbg:divider|alt_u_div_uve:divider                                                                                                                                                                                                                                                                          ; work            ;
;             |lpm_abs_4p9:my_abs_num|                                                                           ; 16.0 (16.0)          ; 16.0 (16.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|lpm_divide:Div9|lpm_divide_epo:auto_generated|abs_divider_nbg:divider|lpm_abs_4p9:my_abs_num                                                                                                                                                                                                                                                                         ; work            ;
;    |lpm_divide:Mod0|                                                                                           ; 96.1 (0.0)           ; 96.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 191 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|lpm_divide:Mod0                                                                                                                                                                                                                                                                                                                                                      ; work            ;
;       |lpm_divide_hho:auto_generated|                                                                          ; 96.1 (0.0)           ; 96.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 191 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|lpm_divide:Mod0|lpm_divide_hho:auto_generated                                                                                                                                                                                                                                                                                                                        ; work            ;
;          |abs_divider_nbg:divider|                                                                             ; 96.1 (7.5)           ; 96.0 (7.5)                       ; 0.0 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 191 (15)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|lpm_divide:Mod0|lpm_divide_hho:auto_generated|abs_divider_nbg:divider                                                                                                                                                                                                                                                                                                ; work            ;
;             |alt_u_div_uve:divider|                                                                            ; 82.6 (82.6)          ; 82.5 (82.5)                      ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 164 (164)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|lpm_divide:Mod0|lpm_divide_hho:auto_generated|abs_divider_nbg:divider|alt_u_div_uve:divider                                                                                                                                                                                                                                                                          ; work            ;
;             |lpm_abs_4p9:my_abs_num|                                                                           ; 6.0 (6.0)            ; 6.0 (6.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|lpm_divide:Mod0|lpm_divide_hho:auto_generated|abs_divider_nbg:divider|lpm_abs_4p9:my_abs_num                                                                                                                                                                                                                                                                         ; work            ;
;    |lpm_divide:Mod1|                                                                                           ; 101.0 (0.0)          ; 101.0 (0.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 201 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|lpm_divide:Mod1                                                                                                                                                                                                                                                                                                                                                      ; work            ;
;       |lpm_divide_qio:auto_generated|                                                                          ; 101.0 (0.0)          ; 101.0 (0.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 201 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|lpm_divide:Mod1|lpm_divide_qio:auto_generated                                                                                                                                                                                                                                                                                                                        ; work            ;
;          |abs_divider_0dg:divider|                                                                             ; 101.0 (10.0)         ; 101.0 (10.0)                     ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 201 (19)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|lpm_divide:Mod1|lpm_divide_qio:auto_generated|abs_divider_0dg:divider                                                                                                                                                                                                                                                                                                ; work            ;
;             |alt_u_div_h2f:divider|                                                                            ; 85.5 (85.5)          ; 85.5 (85.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 171 (171)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|lpm_divide:Mod1|lpm_divide_qio:auto_generated|abs_divider_0dg:divider|alt_u_div_h2f:divider                                                                                                                                                                                                                                                                          ; work            ;
;             |lpm_abs_4p9:my_abs_num|                                                                           ; 5.5 (5.5)            ; 5.5 (5.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|lpm_divide:Mod1|lpm_divide_qio:auto_generated|abs_divider_0dg:divider|lpm_abs_4p9:my_abs_num                                                                                                                                                                                                                                                                         ; work            ;
;    |lpm_divide:Mod2|                                                                                           ; 63.0 (0.0)           ; 63.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 126 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|lpm_divide:Mod2                                                                                                                                                                                                                                                                                                                                                      ; work            ;
;       |lpm_divide_eho:auto_generated|                                                                          ; 63.0 (0.0)           ; 63.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 126 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|lpm_divide:Mod2|lpm_divide_eho:auto_generated                                                                                                                                                                                                                                                                                                                        ; work            ;
;          |abs_divider_kbg:divider|                                                                             ; 63.0 (2.0)           ; 63.0 (2.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 126 (4)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|lpm_divide:Mod2|lpm_divide_eho:auto_generated|abs_divider_kbg:divider                                                                                                                                                                                                                                                                                                ; work            ;
;             |alt_u_div_ove:divider|                                                                            ; 55.5 (55.5)          ; 55.5 (55.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 111 (111)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|lpm_divide:Mod2|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider                                                                                                                                                                                                                                                                          ; work            ;
;             |lpm_abs_4p9:my_abs_num|                                                                           ; 5.5 (5.5)            ; 5.5 (5.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|lpm_divide:Mod2|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num                                                                                                                                                                                                                                                                         ; work            ;
;    |lpm_divide:Mod3|                                                                                           ; 71.0 (0.0)           ; 71.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 142 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|lpm_divide:Mod3                                                                                                                                                                                                                                                                                                                                                      ; work            ;
;       |lpm_divide_eho:auto_generated|                                                                          ; 71.0 (0.0)           ; 71.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 142 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|lpm_divide:Mod3|lpm_divide_eho:auto_generated                                                                                                                                                                                                                                                                                                                        ; work            ;
;          |abs_divider_kbg:divider|                                                                             ; 71.0 (2.0)           ; 71.0 (2.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 142 (4)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|lpm_divide:Mod3|lpm_divide_eho:auto_generated|abs_divider_kbg:divider                                                                                                                                                                                                                                                                                                ; work            ;
;             |alt_u_div_ove:divider|                                                                            ; 63.0 (63.0)          ; 63.0 (63.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 126 (126)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|lpm_divide:Mod3|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider                                                                                                                                                                                                                                                                          ; work            ;
;             |lpm_abs_4p9:my_abs_num|                                                                           ; 6.0 (6.0)            ; 6.0 (6.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|lpm_divide:Mod3|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num                                                                                                                                                                                                                                                                         ; work            ;
;    |lpm_divide:Mod4|                                                                                           ; 71.0 (0.0)           ; 71.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 142 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|lpm_divide:Mod4                                                                                                                                                                                                                                                                                                                                                      ; work            ;
;       |lpm_divide_eho:auto_generated|                                                                          ; 71.0 (0.0)           ; 71.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 142 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|lpm_divide:Mod4|lpm_divide_eho:auto_generated                                                                                                                                                                                                                                                                                                                        ; work            ;
;          |abs_divider_kbg:divider|                                                                             ; 71.0 (2.0)           ; 71.0 (2.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 142 (4)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|lpm_divide:Mod4|lpm_divide_eho:auto_generated|abs_divider_kbg:divider                                                                                                                                                                                                                                                                                                ; work            ;
;             |alt_u_div_ove:divider|                                                                            ; 63.0 (63.0)          ; 63.0 (63.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 126 (126)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|lpm_divide:Mod4|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider                                                                                                                                                                                                                                                                          ; work            ;
;             |lpm_abs_4p9:my_abs_num|                                                                           ; 6.0 (6.0)            ; 6.0 (6.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|lpm_divide:Mod4|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num                                                                                                                                                                                                                                                                         ; work            ;
;    |mux5bit_e1:e1_pos|                                                                                         ; 27.3 (27.3)          ; 31.2 (31.2)                      ; 3.8 (3.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 41 (41)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|mux5bit_e1:e1_pos                                                                                                                                                                                                                                                                                                                                                    ; work            ;
;    |mux5bit_e2:e2_pos|                                                                                         ; 11.2 (11.2)          ; 12.2 (12.2)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|mux5bit_e2:e2_pos                                                                                                                                                                                                                                                                                                                                                    ; work            ;
;    |sld_hub:auto_hub|                                                                                          ; 76.5 (0.5)           ; 99.5 (0.5)                       ; 23.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 128 (1)             ; 98 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                                     ; work            ;
;       |sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|                                                           ; 76.0 (53.7)          ; 99.0 (70.6)                      ; 23.0 (16.8)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 127 (94)            ; 98 (70)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst                                                                                                                                                                                                                                                                                                        ; work            ;
;          |sld_rom_sr:hub_info_reg|                                                                             ; 11.8 (11.8)          ; 14.0 (14.0)                      ; 2.2 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg                                                                                                                                                                                                                                                                                ; work            ;
;          |sld_shadow_jsm:shadow_jsm|                                                                           ; 10.4 (10.4)          ; 14.4 (14.4)                      ; 4.0 (4.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                                                                                              ; work            ;
;    |video_driver:VGA|                                                                                          ; 80.5 (44.8)          ; 116.0 (70.3)                     ; 35.5 (25.5)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 146 (82)            ; 126 (77)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|video_driver:VGA                                                                                                                                                                                                                                                                                                                                                     ; work            ;
;       |altera_up_avalon_video_vga_timing:video|                                                                ; 35.7 (35.7)          ; 45.7 (45.7)                      ; 10.0 (10.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 64 (64)             ; 49 (49)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|video_driver:VGA|altera_up_avalon_video_vga_timing:video                                                                                                                                                                                                                                                                                                             ; work            ;
+----------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                        ;
+-------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name        ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+-------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; VGA_R[2]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[3]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[4]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[5]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[6]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[7]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[2]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[3]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[4]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[5]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[6]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[7]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[2]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[3]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[4]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[5]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[6]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[7]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_BLANK_N ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_CLK     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_HS      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_VS      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[3]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[4]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[5]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[6]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; KEY[2]      ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[3]      ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; LEDR[0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[3]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[4]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[5]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[6]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[7]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[8]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[9]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SW[8]       ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[9]       ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HEX1[0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[3]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[4]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[5]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[6]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[3]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[4]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[5]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[6]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[3]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[4]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[5]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[6]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[3]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[4]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[5]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[6]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[3]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[4]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[5]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[6]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[0]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[1]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[0]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[1]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[0]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[1]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_SYNC_N  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[0]   ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[1]   ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[16]  ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[17]  ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[14]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[15]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[2]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[3]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[4]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[5]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[6]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[7]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[8]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[9]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[10]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[11]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[12]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[13]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; CLOCK_50    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[0]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[1]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[0]       ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[1]       ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[2]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[3]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[4]       ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[5]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[6]       ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[7]       ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+-------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                               ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                            ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; KEY[2]                                                                                                                                                         ;                   ;         ;
; KEY[3]                                                                                                                                                         ;                   ;         ;
; SW[8]                                                                                                                                                          ;                   ;         ;
; SW[9]                                                                                                                                                          ;                   ;         ;
; GPIO_0[0]                                                                                                                                                      ;                   ;         ;
;      - RLC_game_system:cpuModule|RLC_game_system_KEYin_pio:keyin_pio|read_mux_out[1]                                                                           ; 0                 ; 0       ;
; GPIO_0[1]                                                                                                                                                      ;                   ;         ;
;      - RLC_game_system:cpuModule|RLC_game_system_KEYin_pio:keyin_pio|read_mux_out[2]                                                                           ; 0                 ; 0       ;
; GPIO_0[16]                                                                                                                                                     ;                   ;         ;
;      - GPIO_0[16]~inputCLKENA0                                                                                                                                 ; 1                 ; 0       ;
; GPIO_0[17]                                                                                                                                                     ;                   ;         ;
;      - dataInArray[0]~0                                                                                                                                        ; 0                 ; 0       ;
;      - dataInArray[1]~1                                                                                                                                        ; 0                 ; 0       ;
;      - dataInArray[2]~2                                                                                                                                        ; 0                 ; 0       ;
;      - dataInArray[3]~3                                                                                                                                        ; 0                 ; 0       ;
;      - dataInArray[4]~4                                                                                                                                        ; 0                 ; 0       ;
;      - dataInArray[5]~5                                                                                                                                        ; 0                 ; 0       ;
;      - dataInArray[6]~6                                                                                                                                        ; 0                 ; 0       ;
;      - dataStoreEnable~0                                                                                                                                       ; 0                 ; 0       ;
;      - dataInArray[7]~7                                                                                                                                        ; 0                 ; 0       ;
;      - dataInState~26                                                                                                                                          ; 0                 ; 0       ;
;      - dataInState~27                                                                                                                                          ; 0                 ; 0       ;
;      - dataInState~28                                                                                                                                          ; 0                 ; 0       ;
; GPIO_0[14]                                                                                                                                                     ;                   ;         ;
; GPIO_0[15]                                                                                                                                                     ;                   ;         ;
; GPIO_0[2]                                                                                                                                                      ;                   ;         ;
; GPIO_0[3]                                                                                                                                                      ;                   ;         ;
; GPIO_0[4]                                                                                                                                                      ;                   ;         ;
; GPIO_0[5]                                                                                                                                                      ;                   ;         ;
; GPIO_0[6]                                                                                                                                                      ;                   ;         ;
; GPIO_0[7]                                                                                                                                                      ;                   ;         ;
; GPIO_0[8]                                                                                                                                                      ;                   ;         ;
; GPIO_0[9]                                                                                                                                                      ;                   ;         ;
; GPIO_0[10]                                                                                                                                                     ;                   ;         ;
; GPIO_0[11]                                                                                                                                                     ;                   ;         ;
; GPIO_0[12]                                                                                                                                                     ;                   ;         ;
; GPIO_0[13]                                                                                                                                                     ;                   ;         ;
; CLOCK_50                                                                                                                                                       ;                   ;         ;
;      - video_driver:VGA|CLOCK_25                                                                                                                               ; 0                 ; 0       ;
; KEY[0]                                                                                                                                                         ;                   ;         ;
;      - rgb[4]                                                                                                                                                  ; 0                 ; 0       ;
;      - rgb[16]                                                                                                                                                 ; 0                 ; 0       ;
;      - rgb[17]                                                                                                                                                 ; 0                 ; 0       ;
;      - outputData~1                                                                                                                                            ; 0                 ; 0       ;
;      - rgb~901                                                                                                                                                 ; 0                 ; 0       ;
;      - always1~296                                                                                                                                             ; 0                 ; 0       ;
;      - rgb[3]~141                                                                                                                                              ; 0                 ; 0       ;
;      - rgb[20]~171                                                                                                                                             ; 0                 ; 0       ;
;      - rgb[21]~175                                                                                                                                             ; 0                 ; 0       ;
;      - rgb~703                                                                                                                                                 ; 0                 ; 0       ;
;      - rgb[21]~706                                                                                                                                             ; 0                 ; 0       ;
;      - rgb~723                                                                                                                                                 ; 0                 ; 0       ;
;      - rgb~727                                                                                                                                                 ; 0                 ; 0       ;
;      - rgb~728                                                                                                                                                 ; 0                 ; 0       ;
;      - rgb[20]~731                                                                                                                                             ; 0                 ; 0       ;
;      - rgb[20]~736                                                                                                                                             ; 0                 ; 0       ;
;      - rgb[20]~737                                                                                                                                             ; 0                 ; 0       ;
;      - rgb[20]~738                                                                                                                                             ; 0                 ; 0       ;
;      - rgb~746                                                                                                                                                 ; 0                 ; 0       ;
;      - rgb~749                                                                                                                                                 ; 0                 ; 0       ;
;      - rgb~788                                                                                                                                                 ; 0                 ; 0       ;
;      - rgb~807                                                                                                                                                 ; 0                 ; 0       ;
;      - rgb~824                                                                                                                                                 ; 0                 ; 0       ;
;      - rgb~843                                                                                                                                                 ; 0                 ; 0       ;
;      - rgb~860                                                                                                                                                 ; 0                 ; 0       ;
;      - rgb~863                                                                                                                                                 ; 0                 ; 0       ;
;      - rgb[3]~866                                                                                                                                              ; 0                 ; 0       ;
;      - rgb[3]~867                                                                                                                                              ; 0                 ; 0       ;
;      - rgb[3]~871                                                                                                                                              ; 0                 ; 0       ;
;      - rgb~883                                                                                                                                                 ; 0                 ; 0       ;
;      - outputClock~0                                                                                                                                           ; 0                 ; 0       ;
;      - RLC_game_system:cpuModule|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; 0                 ; 0       ;
;      - VGA_timer[5]~0                                                                                                                                          ; 0                 ; 0       ;
;      - VGA_timer[5]~1                                                                                                                                          ; 0                 ; 0       ;
;      - schematicStart~0                                                                                                                                        ; 0                 ; 0       ;
;      - R1_1_d[0]~11                                                                                                                                            ; 0                 ; 0       ;
;      - L1_1[0]~15                                                                                                                                              ; 0                 ; 0       ;
;      - L1_1[2]~61                                                                                                                                              ; 0                 ; 0       ;
;      - dataTransferEnable~0                                                                                                                                    ; 0                 ; 0       ;
;      - dataTransferCounter[15]~1                                                                                                                               ; 0                 ; 0       ;
;      - RLC_game_system:cpuModule|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]  ; 0                 ; 0       ;
;      - menuStart~0                                                                                                                                             ; 0                 ; 0       ;
;      - RLC_game_system:cpuModule|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1]  ; 0                 ; 0       ;
;      - RLC_game_system:cpuModule|altera_reset_controller:rst_controller|merged_reset~0                                                                         ; 0                 ; 0       ;
; KEY[1]                                                                                                                                                         ;                   ;         ;
;      - RLC_game_system:cpuModule|RLC_game_system_KEYin_pio:keyin_pio|read_mux_out[0]                                                                           ; 1                 ; 0       ;
; SW[0]                                                                                                                                                          ;                   ;         ;
;      - RLC_game_system:cpuModule|RLC_game_system_switches_pio:switches_pio|read_mux_out[0]                                                                     ; 0                 ; 0       ;
; SW[1]                                                                                                                                                          ;                   ;         ;
;      - RLC_game_system:cpuModule|RLC_game_system_switches_pio:switches_pio|read_mux_out[1]                                                                     ; 0                 ; 0       ;
; SW[2]                                                                                                                                                          ;                   ;         ;
;      - RLC_game_system:cpuModule|RLC_game_system_switches_pio:switches_pio|read_mux_out[2]                                                                     ; 1                 ; 0       ;
; SW[3]                                                                                                                                                          ;                   ;         ;
;      - RLC_game_system:cpuModule|RLC_game_system_switches_pio:switches_pio|read_mux_out[3]                                                                     ; 1                 ; 0       ;
; SW[4]                                                                                                                                                          ;                   ;         ;
;      - RLC_game_system:cpuModule|RLC_game_system_switches_pio:switches_pio|read_mux_out[4]                                                                     ; 0                 ; 0       ;
; SW[5]                                                                                                                                                          ;                   ;         ;
;      - RLC_game_system:cpuModule|RLC_game_system_switches_pio:switches_pio|read_mux_out[5]                                                                     ; 1                 ; 0       ;
; SW[6]                                                                                                                                                          ;                   ;         ;
;      - RLC_game_system:cpuModule|RLC_game_system_switches_pio:switches_pio|read_mux_out[6]                                                                     ; 0                 ; 0       ;
; SW[7]                                                                                                                                                          ;                   ;         ;
;      - RLC_game_system:cpuModule|RLC_game_system_switches_pio:switches_pio|read_mux_out[7]                                                                     ; 0                 ; 0       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                   ; Location             ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                                                                                                                                                                                                                                               ; PIN_AF14             ; 2       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; CLOCK_50                                                                                                                                                                                                                                                                                                                               ; PIN_AF14             ; 1753    ; Clock                                 ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; GND[10]~0                                                                                                                                                                                                                                                                                                                              ; LABCELL_X57_Y12_N0   ; 17      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; GND[1]~1                                                                                                                                                                                                                                                                                                                               ; LABCELL_X60_Y11_N54  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; GND_current_y[0]~0                                                                                                                                                                                                                                                                                                                     ; LABCELL_X56_Y11_N6   ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; GPIO_0[16]                                                                                                                                                                                                                                                                                                                             ; PIN_AA18             ; 28      ; Clock                                 ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; KEY[0]                                                                                                                                                                                                                                                                                                                                 ; PIN_AA14             ; 44      ; Async. clear, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; L1_1[0]~15                                                                                                                                                                                                                                                                                                                             ; LABCELL_X57_Y15_N57  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; L1_1[14]~57                                                                                                                                                                                                                                                                                                                            ; LABCELL_X64_Y15_N36  ; 15      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; L1_1[2]~61                                                                                                                                                                                                                                                                                                                             ; LABCELL_X53_Y18_N57  ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; L2_count[15]~30                                                                                                                                                                                                                                                                                                                        ; LABCELL_X67_Y17_N36  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; L2_count[1]~27                                                                                                                                                                                                                                                                                                                         ; LABCELL_X67_Y17_N42  ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; L2_current_y[8]~0                                                                                                                                                                                                                                                                                                                      ; MLABCELL_X65_Y16_N3  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; L3_count[15]~29                                                                                                                                                                                                                                                                                                                        ; MLABCELL_X65_Y19_N18 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; L3_count[7]~27                                                                                                                                                                                                                                                                                                                         ; MLABCELL_X65_Y19_N0  ; 15      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; L3_current_y[8]~0                                                                                                                                                                                                                                                                                                                      ; MLABCELL_X65_Y16_N48 ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; L4_count[15]~34                                                                                                                                                                                                                                                                                                                        ; MLABCELL_X65_Y12_N36 ; 15      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; L4_count[15]~36                                                                                                                                                                                                                                                                                                                        ; MLABCELL_X65_Y12_N6  ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; L4_current_y[8]~0                                                                                                                                                                                                                                                                                                                      ; MLABCELL_X65_Y16_N54 ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; R1_1_d[0]~11                                                                                                                                                                                                                                                                                                                           ; LABCELL_X56_Y14_N12  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; R1_1_d[23]~7                                                                                                                                                                                                                                                                                                                           ; LABCELL_X56_Y14_N42  ; 32      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; R1_1_d[23]~8                                                                                                                                                                                                                                                                                                                           ; LABCELL_X56_Y14_N36  ; 32      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; R2_count[0]~9                                                                                                                                                                                                                                                                                                                          ; MLABCELL_X65_Y19_N48 ; 60      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; R2_count[31]~6                                                                                                                                                                                                                                                                                                                         ; MLABCELL_X65_Y19_N24 ; 60      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; R2_count[31]~8                                                                                                                                                                                                                                                                                                                         ; MLABCELL_X65_Y19_N30 ; 60      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; R2_current_y[8]~2                                                                                                                                                                                                                                                                                                                      ; MLABCELL_X65_Y19_N36 ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; R3_count[0]~4                                                                                                                                                                                                                                                                                                                          ; LABCELL_X62_Y18_N12  ; 34      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; R3_count[0]~6                                                                                                                                                                                                                                                                                                                          ; LABCELL_X62_Y18_N54  ; 34      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; R3_count[9]~5                                                                                                                                                                                                                                                                                                                          ; LABCELL_X62_Y20_N36  ; 34      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; R3_current_y[8]~3                                                                                                                                                                                                                                                                                                                      ; LABCELL_X62_Y20_N54  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RLC_game_system:cpuModule|RLC_game_system_OutputClockEnable_pio:outputclockenable_pio|always0~0                                                                                                                                                                                                                                        ; LABCELL_X64_Y7_N6    ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RLC_game_system:cpuModule|RLC_game_system_OutputClockEnable_pio:vga_clock_out|always0~1                                                                                                                                                                                                                                                ; LABCELL_X64_Y7_N57   ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RLC_game_system:cpuModule|RLC_game_system_OutputClockEnable_pio:vgareset|always0~0                                                                                                                                                                                                                                                     ; LABCELL_X70_Y7_N6    ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RLC_game_system:cpuModule|RLC_game_system_OutputClockEnable_pio:vgareset|data_out                                                                                                                                                                                                                                                      ; FF_X70_Y7_N59        ; 50      ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; RLC_game_system:cpuModule|RLC_game_system_VGAout:vgaout|always0~0                                                                                                                                                                                                                                                                      ; MLABCELL_X65_Y6_N57  ; 34      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RLC_game_system:cpuModule|RLC_game_system_VGAout:vgaout|data_out[0]                                                                                                                                                                                                                                                                    ; FF_X67_Y7_N14        ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|D_iw[4]                                                                                                                                                                                                                                                                              ; FF_X67_Y6_N50        ; 53      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|E_alu_result~1                                                                                                                                                                                                                                                                       ; LABCELL_X70_Y2_N39   ; 66      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|E_new_inst                                                                                                                                                                                                                                                                           ; FF_X71_Y2_N14        ; 54      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|E_src1[24]~0                                                                                                                                                                                                                                                                         ; LABCELL_X70_Y3_N18   ; 14      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|E_valid                                                                                                                                                                                                                                                                              ; FF_X71_Y2_N38        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|Equal0~0                                                                                                                                                                                                                                                                             ; LABCELL_X64_Y4_N3    ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|F_valid~0                                                                                                                                                                                                                                                                            ; LABCELL_X67_Y5_N3    ; 37      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_nios2_oci:the_RLC_game_system_cpu_nios2_oci|RLC_game_system_cpu_jtag_debug_module_wrapper:the_RLC_game_system_cpu_jtag_debug_module_wrapper|RLC_game_system_cpu_jtag_debug_module_sysclk:the_RLC_game_system_cpu_jtag_debug_module_sysclk|jxuir                  ; FF_X53_Y2_N47        ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_nios2_oci:the_RLC_game_system_cpu_nios2_oci|RLC_game_system_cpu_jtag_debug_module_wrapper:the_RLC_game_system_cpu_jtag_debug_module_wrapper|RLC_game_system_cpu_jtag_debug_module_sysclk:the_RLC_game_system_cpu_jtag_debug_module_sysclk|take_action_ocimem_a   ; LABCELL_X61_Y2_N36   ; 16      ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_nios2_oci:the_RLC_game_system_cpu_nios2_oci|RLC_game_system_cpu_jtag_debug_module_wrapper:the_RLC_game_system_cpu_jtag_debug_module_wrapper|RLC_game_system_cpu_jtag_debug_module_sysclk:the_RLC_game_system_cpu_jtag_debug_module_sysclk|take_action_ocimem_a~0 ; LABCELL_X53_Y2_N0    ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_nios2_oci:the_RLC_game_system_cpu_nios2_oci|RLC_game_system_cpu_jtag_debug_module_wrapper:the_RLC_game_system_cpu_jtag_debug_module_wrapper|RLC_game_system_cpu_jtag_debug_module_sysclk:the_RLC_game_system_cpu_jtag_debug_module_sysclk|take_action_ocimem_a~1 ; LABCELL_X61_Y3_N18   ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_nios2_oci:the_RLC_game_system_cpu_nios2_oci|RLC_game_system_cpu_jtag_debug_module_wrapper:the_RLC_game_system_cpu_jtag_debug_module_wrapper|RLC_game_system_cpu_jtag_debug_module_sysclk:the_RLC_game_system_cpu_jtag_debug_module_sysclk|take_action_ocimem_b   ; LABCELL_X53_Y2_N18   ; 38      ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_nios2_oci:the_RLC_game_system_cpu_nios2_oci|RLC_game_system_cpu_jtag_debug_module_wrapper:the_RLC_game_system_cpu_jtag_debug_module_wrapper|RLC_game_system_cpu_jtag_debug_module_sysclk:the_RLC_game_system_cpu_jtag_debug_module_sysclk|update_jdo_strobe      ; FF_X53_Y2_N50        ; 39      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_nios2_oci:the_RLC_game_system_cpu_nios2_oci|RLC_game_system_cpu_jtag_debug_module_wrapper:the_RLC_game_system_cpu_jtag_debug_module_wrapper|RLC_game_system_cpu_jtag_debug_module_tck:the_RLC_game_system_cpu_jtag_debug_module_tck|sr[1]~10                     ; LABCELL_X51_Y2_N48   ; 13      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_nios2_oci:the_RLC_game_system_cpu_nios2_oci|RLC_game_system_cpu_jtag_debug_module_wrapper:the_RLC_game_system_cpu_jtag_debug_module_wrapper|RLC_game_system_cpu_jtag_debug_module_tck:the_RLC_game_system_cpu_jtag_debug_module_tck|sr[1]~11                     ; LABCELL_X51_Y2_N12   ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_nios2_oci:the_RLC_game_system_cpu_nios2_oci|RLC_game_system_cpu_jtag_debug_module_wrapper:the_RLC_game_system_cpu_jtag_debug_module_wrapper|RLC_game_system_cpu_jtag_debug_module_tck:the_RLC_game_system_cpu_jtag_debug_module_tck|sr[27]~19                    ; LABCELL_X51_Y2_N24   ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_nios2_oci:the_RLC_game_system_cpu_nios2_oci|RLC_game_system_cpu_jtag_debug_module_wrapper:the_RLC_game_system_cpu_jtag_debug_module_wrapper|RLC_game_system_cpu_jtag_debug_module_tck:the_RLC_game_system_cpu_jtag_debug_module_tck|sr~20                        ; LABCELL_X51_Y2_N0    ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_nios2_oci:the_RLC_game_system_cpu_nios2_oci|RLC_game_system_cpu_nios2_avalon_reg:the_RLC_game_system_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                        ; LABCELL_X62_Y3_N54   ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_nios2_oci:the_RLC_game_system_cpu_nios2_oci|RLC_game_system_cpu_nios2_avalon_reg:the_RLC_game_system_cpu_nios2_avalon_reg|take_action_ocireg~0                                                                                                                   ; LABCELL_X61_Y2_N45   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_nios2_oci:the_RLC_game_system_cpu_nios2_oci|RLC_game_system_cpu_nios2_oci_break:the_RLC_game_system_cpu_nios2_oci_break|break_readreg[2]~0                                                                                                                       ; LABCELL_X53_Y2_N9    ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_nios2_oci:the_RLC_game_system_cpu_nios2_oci|RLC_game_system_cpu_nios2_oci_break:the_RLC_game_system_cpu_nios2_oci_break|break_readreg[2]~1                                                                                                                       ; LABCELL_X55_Y2_N27   ; 32      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_nios2_oci:the_RLC_game_system_cpu_nios2_oci|RLC_game_system_cpu_nios2_ocimem:the_RLC_game_system_cpu_nios2_ocimem|MonDReg[31]~0                                                                                                                                  ; LABCELL_X56_Y3_N51   ; 26      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_nios2_oci:the_RLC_game_system_cpu_nios2_oci|RLC_game_system_cpu_nios2_ocimem:the_RLC_game_system_cpu_nios2_ocimem|MonDReg[31]~1                                                                                                                                  ; LABCELL_X61_Y3_N51   ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_nios2_oci:the_RLC_game_system_cpu_nios2_oci|RLC_game_system_cpu_nios2_ocimem:the_RLC_game_system_cpu_nios2_ocimem|ociram_wr_en~0                                                                                                                                 ; LABCELL_X61_Y2_N12   ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_nios2_oci:the_RLC_game_system_cpu_nios2_oci|address[8]                                                                                                                                                                                                           ; FF_X64_Y3_N17        ; 35      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|R_ctrl_exception                                                                                                                                                                                                                                                                     ; FF_X75_Y4_N26        ; 22      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|R_src2_hi~1                                                                                                                                                                                                                                                                          ; LABCELL_X71_Y4_N0    ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|R_src2_lo~0                                                                                                                                                                                                                                                                          ; LABCELL_X71_Y4_N3    ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|R_src2_use_imm                                                                                                                                                                                                                                                                       ; FF_X74_Y4_N53        ; 32      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|W_rf_wren                                                                                                                                                                                                                                                                            ; LABCELL_X70_Y5_N51   ; 2       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|W_valid                                                                                                                                                                                                                                                                              ; FF_X71_Y2_N50        ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|av_ld_aligning_data                                                                                                                                                                                                                                                                  ; FF_X71_Y2_N2         ; 27      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|av_ld_byte0_data[1]~0                                                                                                                                                                                                                                                                ; LABCELL_X66_Y4_N57   ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|av_ld_byte1_data_en~0                                                                                                                                                                                                                                                                ; LABCELL_X68_Y2_N51   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|av_ld_rshift8~0                                                                                                                                                                                                                                                                      ; LABCELL_X66_Y4_N27   ; 16      ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|hbreak_req~0                                                                                                                                                                                                                                                                         ; LABCELL_X61_Y4_N51   ; 24      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; RLC_game_system:cpuModule|RLC_game_system_jtag_uart:jtag_uart|RLC_game_system_jtag_uart_scfifo_r:the_RLC_game_system_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                       ; MLABCELL_X59_Y4_N27  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RLC_game_system:cpuModule|RLC_game_system_jtag_uart:jtag_uart|RLC_game_system_jtag_uart_scfifo_w:the_RLC_game_system_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                       ; LABCELL_X56_Y4_N3    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RLC_game_system:cpuModule|RLC_game_system_jtag_uart:jtag_uart|alt_jtag_atlantic:RLC_game_system_jtag_uart_alt_jtag_atlantic|count[1]~0                                                                                                                                                                                                 ; LABCELL_X42_Y2_N51   ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RLC_game_system:cpuModule|RLC_game_system_jtag_uart:jtag_uart|alt_jtag_atlantic:RLC_game_system_jtag_uart_alt_jtag_atlantic|jupdate~1                                                                                                                                                                                                  ; LABCELL_X42_Y2_N6    ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RLC_game_system:cpuModule|RLC_game_system_jtag_uart:jtag_uart|alt_jtag_atlantic:RLC_game_system_jtag_uart_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                                    ; LABCELL_X23_Y1_N39   ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RLC_game_system:cpuModule|RLC_game_system_jtag_uart:jtag_uart|alt_jtag_atlantic:RLC_game_system_jtag_uart_alt_jtag_atlantic|read~0                                                                                                                                                                                                     ; LABCELL_X42_Y2_N57   ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RLC_game_system:cpuModule|RLC_game_system_jtag_uart:jtag_uart|alt_jtag_atlantic:RLC_game_system_jtag_uart_alt_jtag_atlantic|write~0                                                                                                                                                                                                    ; LABCELL_X42_Y2_N54   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RLC_game_system:cpuModule|RLC_game_system_jtag_uart:jtag_uart|fifo_rd~1                                                                                                                                                                                                                                                                ; LABCELL_X57_Y4_N45   ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RLC_game_system:cpuModule|RLC_game_system_jtag_uart:jtag_uart|fifo_wr                                                                                                                                                                                                                                                                  ; FF_X55_Y4_N56        ; 15      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; RLC_game_system:cpuModule|RLC_game_system_jtag_uart:jtag_uart|ien_AE~0                                                                                                                                                                                                                                                                 ; LABCELL_X57_Y4_N39   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RLC_game_system:cpuModule|RLC_game_system_jtag_uart:jtag_uart|rd_wfifo                                                                                                                                                                                                                                                                 ; LABCELL_X48_Y1_N48   ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RLC_game_system:cpuModule|RLC_game_system_jtag_uart:jtag_uart|read_0                                                                                                                                                                                                                                                                   ; FF_X55_Y4_N14        ; 16      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; RLC_game_system:cpuModule|RLC_game_system_jtag_uart:jtag_uart|wr_rfifo                                                                                                                                                                                                                                                                 ; LABCELL_X57_Y4_N30   ; 14      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; RLC_game_system:cpuModule|RLC_game_system_led_pio:dataout_pio|always0~0                                                                                                                                                                                                                                                                ; LABCELL_X62_Y7_N30   ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RLC_game_system:cpuModule|RLC_game_system_led_pio:led_pio|always0~3                                                                                                                                                                                                                                                                    ; LABCELL_X60_Y6_N6    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|RLC_game_system_mm_interconnect_0_cmd_mux_001:cmd_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                             ; MLABCELL_X65_Y5_N0   ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|RLC_game_system_mm_interconnect_0_cmd_mux_001:cmd_mux_001|update_grant~0                                                                                                                                                                                 ; MLABCELL_X65_Y5_N36  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|RLC_game_system_mm_interconnect_0_cmd_mux_001:cmd_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                             ; LABCELL_X63_Y5_N12   ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|RLC_game_system_mm_interconnect_0_cmd_mux_001:cmd_mux_002|update_grant~0                                                                                                                                                                                 ; LABCELL_X63_Y5_N30   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:cpu_jtag_debug_module_agent_rsp_fifo|always0~0                                                                                                                                                                                     ; LABCELL_X64_Y5_N54   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_mem_s1_agent_rsp_fifo|mem_used[1]~2                                                                                                                                                                                         ; LABCELL_X63_Y4_N21   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RLC_game_system:cpuModule|RLC_game_system_onchip_mem:onchip_mem|altsyncram:the_altsyncram|altsyncram_llj1:auto_generated|decode_cla:decode3|w_anode1849w[3]                                                                                                                                                                            ; LABCELL_X64_Y6_N24   ; 32      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; RLC_game_system:cpuModule|RLC_game_system_onchip_mem:onchip_mem|altsyncram:the_altsyncram|altsyncram_llj1:auto_generated|decode_cla:decode3|w_anode1866w[3]                                                                                                                                                                            ; LABCELL_X64_Y6_N27   ; 32      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; RLC_game_system:cpuModule|RLC_game_system_onchip_mem:onchip_mem|altsyncram:the_altsyncram|altsyncram_llj1:auto_generated|decode_cla:decode3|w_anode1876w[3]                                                                                                                                                                            ; LABCELL_X64_Y6_N45   ; 32      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; RLC_game_system:cpuModule|RLC_game_system_onchip_mem:onchip_mem|altsyncram:the_altsyncram|altsyncram_llj1:auto_generated|decode_cla:decode3|w_anode1886w[3]                                                                                                                                                                            ; LABCELL_X64_Y6_N42   ; 32      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; RLC_game_system:cpuModule|RLC_game_system_onchip_mem:onchip_mem|altsyncram:the_altsyncram|altsyncram_llj1:auto_generated|decode_cla:decode3|w_anode1896w[3]                                                                                                                                                                            ; LABCELL_X64_Y6_N30   ; 32      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; RLC_game_system:cpuModule|RLC_game_system_onchip_mem:onchip_mem|altsyncram:the_altsyncram|altsyncram_llj1:auto_generated|decode_cla:decode3|w_anode1906w[3]                                                                                                                                                                            ; LABCELL_X64_Y6_N33   ; 32      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; RLC_game_system:cpuModule|RLC_game_system_onchip_mem:onchip_mem|altsyncram:the_altsyncram|altsyncram_llj1:auto_generated|decode_cla:decode3|w_anode1916w[3]                                                                                                                                                                            ; LABCELL_X64_Y6_N0    ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; RLC_game_system:cpuModule|RLC_game_system_seven_seg_pio:seven_seg_pio|always0~1                                                                                                                                                                                                                                                        ; LABCELL_X70_Y7_N45   ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RLC_game_system:cpuModule|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                ; FF_X59_Y6_N41        ; 24      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; RLC_game_system:cpuModule|altera_reset_controller:rst_controller|merged_reset~0                                                                                                                                                                                                                                                        ; MLABCELL_X59_Y1_N42  ; 3       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; RLC_game_system:cpuModule|altera_reset_controller:rst_controller|r_early_rst                                                                                                                                                                                                                                                           ; FF_X59_Y1_N11        ; 201     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RLC_game_system:cpuModule|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                                            ; FF_X59_Y1_N53        ; 759     ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; VGA_timer[5]~1                                                                                                                                                                                                                                                                                                                         ; LABCELL_X68_Y14_N42  ; 82      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                           ; JTAG_X0_Y2_N3        ; 184     ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                           ; JTAG_X0_Y2_N3        ; 28      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; check_e2_x[0]~0                                                                                                                                                                                                                                                                                                                        ; LABCELL_X85_Y8_N57   ; 42      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; dataInCounter2[13]~0                                                                                                                                                                                                                                                                                                                   ; LABCELL_X67_Y9_N15   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; dataStoreEnable                                                                                                                                                                                                                                                                                                                        ; FF_X67_Y9_N38        ; 29      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; dataTransferCounter[15]~0                                                                                                                                                                                                                                                                                                              ; LABCELL_X64_Y6_N51   ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; dataTransferCounter[15]~1                                                                                                                                                                                                                                                                                                              ; MLABCELL_X59_Y6_N6   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; last_e2_y[0]~0                                                                                                                                                                                                                                                                                                                         ; LABCELL_X75_Y8_N33   ; 36      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                                                                                                                  ; FF_X1_Y2_N20         ; 71      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                                                                                                                                         ; MLABCELL_X25_Y2_N57  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                                                                                                                                                                                       ; LABCELL_X10_Y2_N9    ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~0                                                                                                                                                                                                                                          ; LABCELL_X45_Y2_N24   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                                                                                                                                                         ; LABCELL_X45_Y2_N15   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~3                                                                                                                                                                                                                                                          ; LABCELL_X48_Y2_N33   ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]~10                                                                                                                                                                                                                                                         ; LABCELL_X48_Y2_N30   ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]~4                                                                                                                                                                                                                                                            ; LABCELL_X46_Y2_N3    ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~1                                                                                                                                                                                                                                                      ; MLABCELL_X39_Y2_N12  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena~2                                                                                                                                                                                                                                                               ; LABCELL_X42_Y1_N24   ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][0]~1                                                                                                                                                                                                                                                   ; LABCELL_X48_Y2_N21   ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][0]~7                                                                                                                                                                                                                                                   ; LABCELL_X48_Y2_N18   ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]~2                                                                                                                                                                                                                                     ; LABCELL_X42_Y1_N15   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]~1                                                                                                                                                                                                                                ; LABCELL_X42_Y1_N36   ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                                                       ; FF_X7_Y2_N8          ; 15      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                                                      ; FF_X39_Y2_N52        ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                                                       ; FF_X3_Y2_N14         ; 43      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                                                       ; FF_X17_Y1_N59        ; 52      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                                       ; FF_X1_Y2_N41         ; 15      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                                                                                                                                                                                ; LABCELL_X40_Y2_N15   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                                                      ; FF_X39_Y2_N20        ; 36      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; slide_timer[1]~2                                                                                                                                                                                                                                                                                                                       ; LABCELL_X85_Y8_N51   ; 46      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; slide_timer~0                                                                                                                                                                                                                                                                                                                          ; LABCELL_X85_Y8_N45   ; 48      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; video_driver:VGA|CLOCK_25                                                                                                                                                                                                                                                                                                              ; FF_X46_Y29_N5        ; 127     ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; video_driver:VGA|altera_up_avalon_video_vga_timing:video|line_counter[10]~1                                                                                                                                                                                                                                                            ; LABCELL_X45_Y33_N48  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; video_driver:VGA|altera_up_avalon_video_vga_timing:video|vga_red[3]~0                                                                                                                                                                                                                                                                  ; LABCELL_X43_Y33_N45  ; 28      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; video_driver:VGA|always2~0                                                                                                                                                                                                                                                                                                             ; LABCELL_X40_Y30_N6   ; 18      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; video_driver:VGA|x[6]~1                                                                                                                                                                                                                                                                                                                ; MLABCELL_X47_Y29_N51 ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; video_driver:VGA|x[6]~2                                                                                                                                                                                                                                                                                                                ; LABCELL_X45_Y28_N54  ; 20      ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; video_driver:VGA|y[0]~0                                                                                                                                                                                                                                                                                                                ; LABCELL_X43_Y33_N21  ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; video_driver:VGA|y[0]~2                                                                                                                                                                                                                                                                                                                ; LABCELL_X43_Y33_N54  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; video_driver:VGA|yd[7]~0                                                                                                                                                                                                                                                                                                               ; MLABCELL_X47_Y30_N24 ; 9       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; video_driver:VGA|yt[4]~1                                                                                                                                                                                                                                                                                                               ; LABCELL_X46_Y31_N54  ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                           ;
+------------+----------+---------+----------------------+------------------+---------------------------+
; Name       ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------+----------+---------+----------------------+------------------+---------------------------+
; CLOCK_50   ; PIN_AF14 ; 1753    ; Global Clock         ; GCLK6            ; --                        ;
; GPIO_0[16] ; PIN_AA18 ; 28      ; Global Clock         ; GCLK7            ; --                        ;
+------------+----------+---------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                                                                                                                  ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                                                                                                                   ; Fan-Out ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; RLC_game_system:cpuModule|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                                            ; 759     ;
; video_driver:VGA|y[8]                                                                                                                                                                                                                                                                                                                  ; 209     ;
; RLC_game_system:cpuModule|altera_reset_controller:rst_controller|r_early_rst                                                                                                                                                                                                                                                           ; 201     ;
; RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|RLC_game_system_mm_interconnect_0_cmd_mux_001:cmd_mux_002|src_data[47]                                                                                                                                                                                   ; 196     ;
; RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|RLC_game_system_mm_interconnect_0_cmd_mux_001:cmd_mux_002|src_data[46]                                                                                                                                                                                   ; 196     ;
; RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|RLC_game_system_mm_interconnect_0_cmd_mux_001:cmd_mux_002|src_data[45]                                                                                                                                                                                   ; 196     ;
; RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|RLC_game_system_mm_interconnect_0_cmd_mux_001:cmd_mux_002|src_data[44]                                                                                                                                                                                   ; 196     ;
; RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|RLC_game_system_mm_interconnect_0_cmd_mux_001:cmd_mux_002|src_data[43]                                                                                                                                                                                   ; 196     ;
; RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|RLC_game_system_mm_interconnect_0_cmd_mux_001:cmd_mux_002|src_data[42]                                                                                                                                                                                   ; 196     ;
; RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|RLC_game_system_mm_interconnect_0_cmd_mux_001:cmd_mux_002|src_data[41]                                                                                                                                                                                   ; 196     ;
; RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|RLC_game_system_mm_interconnect_0_cmd_mux_001:cmd_mux_002|src_data[40]                                                                                                                                                                                   ; 196     ;
; RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|RLC_game_system_mm_interconnect_0_cmd_mux_001:cmd_mux_002|src_data[39]                                                                                                                                                                                   ; 196     ;
; RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|RLC_game_system_mm_interconnect_0_cmd_mux_001:cmd_mux_002|src_data[38]                                                                                                                                                                                   ; 196     ;
; RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|RLC_game_system_mm_interconnect_0_cmd_mux_001:cmd_mux_002|src_data[50]                                                                                                                                                                                   ; 192     ;
; RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|RLC_game_system_mm_interconnect_0_cmd_mux_001:cmd_mux_002|src_data[49]                                                                                                                                                                                   ; 192     ;
; RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|RLC_game_system_mm_interconnect_0_cmd_mux_001:cmd_mux_002|src_data[48]                                                                                                                                                                                   ; 192     ;
; LessThan112~3                                                                                                                                                                                                                                                                                                                          ; 190     ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                           ; 184     ;
; LessThan213~2                                                                                                                                                                                                                                                                                                                          ; 182     ;
; LessThan217~2                                                                                                                                                                                                                                                                                                                          ; 180     ;
; LessThan123~1                                                                                                                                                                                                                                                                                                                          ; 178     ;
; video_driver:VGA|CLOCK_25                                                                                                                                                                                                                                                                                                              ; 127     ;
; video_driver:VGA|x[6]                                                                                                                                                                                                                                                                                                                  ; 125     ;
; video_driver:VGA|y[7]                                                                                                                                                                                                                                                                                                                  ; 122     ;
; video_driver:VGA|x[5]                                                                                                                                                                                                                                                                                                                  ; 122     ;
; video_driver:VGA|y[5]                                                                                                                                                                                                                                                                                                                  ; 111     ;
; video_driver:VGA|y[6]                                                                                                                                                                                                                                                                                                                  ; 104     ;
; RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|RLC_game_system_mm_interconnect_0_cmd_mux_001:cmd_mux_002|src_payload~31                                                                                                                                                                                 ; 98      ;
; RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|RLC_game_system_mm_interconnect_0_cmd_mux_001:cmd_mux_002|src_payload~30                                                                                                                                                                                 ; 98      ;
; RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|RLC_game_system_mm_interconnect_0_cmd_mux_001:cmd_mux_002|src_payload~29                                                                                                                                                                                 ; 98      ;
; RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|RLC_game_system_mm_interconnect_0_cmd_mux_001:cmd_mux_002|src_payload~28                                                                                                                                                                                 ; 98      ;
; RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|RLC_game_system_mm_interconnect_0_cmd_mux_001:cmd_mux_002|src_payload~27                                                                                                                                                                                 ; 98      ;
; RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|RLC_game_system_mm_interconnect_0_cmd_mux_001:cmd_mux_002|src_payload~26                                                                                                                                                                                 ; 98      ;
; RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|RLC_game_system_mm_interconnect_0_cmd_mux_001:cmd_mux_002|src_payload~25                                                                                                                                                                                 ; 98      ;
; RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|RLC_game_system_mm_interconnect_0_cmd_mux_001:cmd_mux_002|src_payload~24                                                                                                                                                                                 ; 98      ;
; RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|RLC_game_system_mm_interconnect_0_cmd_mux_001:cmd_mux_002|src_payload~23                                                                                                                                                                                 ; 98      ;
; RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|RLC_game_system_mm_interconnect_0_cmd_mux_001:cmd_mux_002|src_payload~22                                                                                                                                                                                 ; 98      ;
; RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|RLC_game_system_mm_interconnect_0_cmd_mux_001:cmd_mux_002|src_payload~21                                                                                                                                                                                 ; 98      ;
; RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|RLC_game_system_mm_interconnect_0_cmd_mux_001:cmd_mux_002|src_payload~20                                                                                                                                                                                 ; 98      ;
; RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|RLC_game_system_mm_interconnect_0_cmd_mux_001:cmd_mux_002|src_payload~19                                                                                                                                                                                 ; 98      ;
; RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|RLC_game_system_mm_interconnect_0_cmd_mux_001:cmd_mux_002|src_payload~18                                                                                                                                                                                 ; 98      ;
; RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|RLC_game_system_mm_interconnect_0_cmd_mux_001:cmd_mux_002|src_payload~17                                                                                                                                                                                 ; 98      ;
; RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|RLC_game_system_mm_interconnect_0_cmd_mux_001:cmd_mux_002|src_payload~16                                                                                                                                                                                 ; 98      ;
; RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|RLC_game_system_mm_interconnect_0_cmd_mux_001:cmd_mux_002|src_payload~15                                                                                                                                                                                 ; 98      ;
; RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|RLC_game_system_mm_interconnect_0_cmd_mux_001:cmd_mux_002|src_payload~14                                                                                                                                                                                 ; 98      ;
; RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|RLC_game_system_mm_interconnect_0_cmd_mux_001:cmd_mux_002|src_payload~13                                                                                                                                                                                 ; 98      ;
; RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|RLC_game_system_mm_interconnect_0_cmd_mux_001:cmd_mux_002|src_payload~12                                                                                                                                                                                 ; 98      ;
; RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|RLC_game_system_mm_interconnect_0_cmd_mux_001:cmd_mux_002|src_payload~11                                                                                                                                                                                 ; 98      ;
; RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|RLC_game_system_mm_interconnect_0_cmd_mux_001:cmd_mux_002|src_payload~10                                                                                                                                                                                 ; 98      ;
; RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|RLC_game_system_mm_interconnect_0_cmd_mux_001:cmd_mux_002|src_payload~9                                                                                                                                                                                  ; 98      ;
; RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|RLC_game_system_mm_interconnect_0_cmd_mux_001:cmd_mux_002|src_payload~8                                                                                                                                                                                  ; 98      ;
; RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|RLC_game_system_mm_interconnect_0_cmd_mux_001:cmd_mux_002|src_payload~7                                                                                                                                                                                  ; 98      ;
; RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|RLC_game_system_mm_interconnect_0_cmd_mux_001:cmd_mux_002|src_payload~6                                                                                                                                                                                  ; 98      ;
; RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|RLC_game_system_mm_interconnect_0_cmd_mux_001:cmd_mux_002|src_payload~5                                                                                                                                                                                  ; 98      ;
; RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|RLC_game_system_mm_interconnect_0_cmd_mux_001:cmd_mux_002|src_payload~4                                                                                                                                                                                  ; 98      ;
; RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|RLC_game_system_mm_interconnect_0_cmd_mux_001:cmd_mux_002|src_payload~3                                                                                                                                                                                  ; 98      ;
; RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|RLC_game_system_mm_interconnect_0_cmd_mux_001:cmd_mux_002|src_payload~2                                                                                                                                                                                  ; 98      ;
; RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|RLC_game_system_mm_interconnect_0_cmd_mux_001:cmd_mux_002|src_payload~1                                                                                                                                                                                  ; 98      ;
; RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|RLC_game_system_mm_interconnect_0_cmd_mux_001:cmd_mux_002|src_payload~0                                                                                                                                                                                  ; 98      ;
; video_driver:VGA|x[9]                                                                                                                                                                                                                                                                                                                  ; 96      ;
; video_driver:VGA|x[4]                                                                                                                                                                                                                                                                                                                  ; 95      ;
; video_driver:VGA|x[3]                                                                                                                                                                                                                                                                                                                  ; 88      ;
; video_driver:VGA|y[4]                                                                                                                                                                                                                                                                                                                  ; 86      ;
; VGA_timer[5]~1                                                                                                                                                                                                                                                                                                                         ; 82      ;
; RLC_game_system:cpuModule|RLC_game_system_VGAout:vgaout|Equal0~0                                                                                                                                                                                                                                                                       ; 81      ;
; video_driver:VGA|x[7]                                                                                                                                                                                                                                                                                                                  ; 80      ;
; video_driver:VGA|y[3]                                                                                                                                                                                                                                                                                                                  ; 79      ;
; video_driver:VGA|x[8]                                                                                                                                                                                                                                                                                                                  ; 79      ;
; video_driver:VGA|x[2]                                                                                                                                                                                                                                                                                                                  ; 73      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                                                                                                                  ; 71      ;
; video_driver:VGA|y[2]                                                                                                                                                                                                                                                                                                                  ; 71      ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|E_alu_result~1                                                                                                                                                                                                                                                                       ; 66      ;
; video_driver:VGA|y[1]                                                                                                                                                                                                                                                                                                                  ; 65      ;
; RLC_game_system:cpuModule|RLC_game_system_onchip_mem:onchip_mem|altsyncram:the_altsyncram|altsyncram_llj1:auto_generated|address_reg_a[1]                                                                                                                                                                                              ; 64      ;
; RLC_game_system:cpuModule|RLC_game_system_onchip_mem:onchip_mem|altsyncram:the_altsyncram|altsyncram_llj1:auto_generated|address_reg_a[0]                                                                                                                                                                                              ; 64      ;
; VGA_timer[5]~0                                                                                                                                                                                                                                                                                                                         ; 64      ;
; RLC_game_system:cpuModule|RLC_game_system_VGAout:vgaout|data_out[0]                                                                                                                                                                                                                                                                    ; 64      ;
; video_driver:VGA|x[1]                                                                                                                                                                                                                                                                                                                  ; 64      ;
; R2_count[0]~9                                                                                                                                                                                                                                                                                                                          ; 60      ;
; R2_count[31]~8                                                                                                                                                                                                                                                                                                                         ; 60      ;
; R2_count[31]~6                                                                                                                                                                                                                                                                                                                         ; 60      ;
; Mult10~1                                                                                                                                                                                                                                                                                                                               ; 59      ;
; Mult9~1                                                                                                                                                                                                                                                                                                                                ; 59      ;
; Mult11~1                                                                                                                                                                                                                                                                                                                               ; 59      ;
; Mult12~1                                                                                                                                                                                                                                                                                                                               ; 59      ;
; RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|RLC_game_system_mm_interconnect_0_cmd_mux_001:cmd_mux_002|saved_grant[0]                                                                                                                                                                                 ; 58      ;
; video_driver:VGA|x[0]                                                                                                                                                                                                                                                                                                                  ; 56      ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|E_new_inst                                                                                                                                                                                                                                                                           ; 54      ;
; video_driver:VGA|y[0]                                                                                                                                                                                                                                                                                                                  ; 54      ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|D_iw[4]                                                                                                                                                                                                                                                                              ; 53      ;
; RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|RLC_game_system_mm_interconnect_0_cmd_mux_001:cmd_mux_001|saved_grant[0]                                                                                                                                                                                 ; 53      ;
; RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:cpu_data_master_translator|uav_write                                                                                                                                                                                     ; 53      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                                                       ; 52      ;
; RLC_game_system:cpuModule|RLC_game_system_OutputClockEnable_pio:vgareset|data_out                                                                                                                                                                                                                                                      ; 50      ;
; RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|RLC_game_system_mm_interconnect_0_cmd_mux_001:cmd_mux_002|src_data[33]                                                                                                                                                                                   ; 49      ;
; RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|RLC_game_system_mm_interconnect_0_cmd_mux_001:cmd_mux_002|src_data[35]                                                                                                                                                                                   ; 49      ;
; RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|RLC_game_system_mm_interconnect_0_cmd_mux_001:cmd_mux_002|src_data[34]                                                                                                                                                                                   ; 49      ;
; RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|RLC_game_system_mm_interconnect_0_cmd_mux_001:cmd_mux_002|src_data[32]                                                                                                                                                                                   ; 49      ;
; slide_timer~0                                                                                                                                                                                                                                                                                                                          ; 48      ;
; ~GND                                                                                                                                                                                                                                                                                                                                   ; 47      ;
; VGA_timer[9]~_Duplicate_6                                                                                                                                                                                                                                                                                                              ; 47      ;
; VGA_timer[10]~_Duplicate_6                                                                                                                                                                                                                                                                                                             ; 47      ;
; slide_timer[1]~2                                                                                                                                                                                                                                                                                                                       ; 46      ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_nios2_oci:the_RLC_game_system_cpu_nios2_oci|RLC_game_system_cpu_nios2_ocimem:the_RLC_game_system_cpu_nios2_ocimem|jtag_ram_access                                                                                                                                ; 46      ;
; LessThan24~10                                                                                                                                                                                                                                                                                                                          ; 45      ;
; LessThan24~6                                                                                                                                                                                                                                                                                                                           ; 45      ;
; KEY[0]~input                                                                                                                                                                                                                                                                                                                           ; 44      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][1]                                                                                                                                                                                                                                                            ; 44      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                                                       ; 43      ;
; check_e2_x[0]~0                                                                                                                                                                                                                                                                                                                        ; 42      ;
; VGA_timer[6]~_Duplicate_6                                                                                                                                                                                                                                                                                                              ; 40      ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_nios2_oci:the_RLC_game_system_cpu_nios2_oci|RLC_game_system_cpu_jtag_debug_module_wrapper:the_RLC_game_system_cpu_jtag_debug_module_wrapper|RLC_game_system_cpu_jtag_debug_module_sysclk:the_RLC_game_system_cpu_jtag_debug_module_sysclk|update_jdo_strobe      ; 39      ;
; LessThan320~1                                                                                                                                                                                                                                                                                                                          ; 39      ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_nios2_oci:the_RLC_game_system_cpu_nios2_oci|RLC_game_system_cpu_jtag_debug_module_wrapper:the_RLC_game_system_cpu_jtag_debug_module_wrapper|RLC_game_system_cpu_jtag_debug_module_sysclk:the_RLC_game_system_cpu_jtag_debug_module_sysclk|take_action_ocimem_b   ; 38      ;
; LessThan188~2                                                                                                                                                                                                                                                                                                                          ; 38      ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_nios2_oci:the_RLC_game_system_cpu_nios2_oci|RLC_game_system_cpu_jtag_debug_module_wrapper:the_RLC_game_system_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:RLC_game_system_cpu_jtag_debug_module_phy|virtual_state_sdr~0                                 ; 38      ;
; VGA_timer[5]~_Duplicate_6                                                                                                                                                                                                                                                                                                              ; 38      ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|F_valid~0                                                                                                                                                                                                                                                                            ; 37      ;
; VGA_timer[8]~_Duplicate_6                                                                                                                                                                                                                                                                                                              ; 37      ;
; VGA_timer[7]~_Duplicate_6                                                                                                                                                                                                                                                                                                              ; 37      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                                                      ; 36      ;
; last_e2_y[0]~0                                                                                                                                                                                                                                                                                                                         ; 36      ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|R_ctrl_ld                                                                                                                                                                                                                                                                            ; 36      ;
; lpm_divide:Div10|lpm_divide_epo:auto_generated|abs_divider_nbg:divider|_~0                                                                                                                                                                                                                                                             ; 35      ;
; lpm_divide:Div12|lpm_divide_epo:auto_generated|abs_divider_nbg:divider|_~0                                                                                                                                                                                                                                                             ; 35      ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_nios2_oci:the_RLC_game_system_cpu_nios2_oci|address[8]                                                                                                                                                                                                           ; 35      ;
; RLC_game_system:cpuModule|RLC_game_system_VGAout:vgaout|always0~0                                                                                                                                                                                                                                                                      ; 34      ;
; R3_count[0]~6                                                                                                                                                                                                                                                                                                                          ; 34      ;
; R3_count[9]~5                                                                                                                                                                                                                                                                                                                          ; 34      ;
; R3_count[0]~4                                                                                                                                                                                                                                                                                                                          ; 34      ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|E_alu_sub                                                                                                                                                                                                                                                                            ; 34      ;
; rgb[3]~293                                                                                                                                                                                                                                                                                                                             ; 34      ;
; rgb[3]~291                                                                                                                                                                                                                                                                                                                             ; 34      ;
; rgb[3]~288                                                                                                                                                                                                                                                                                                                             ; 34      ;
; rgb[3]~287                                                                                                                                                                                                                                                                                                                             ; 34      ;
; LessThan206~2                                                                                                                                                                                                                                                                                                                          ; 34      ;
; RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|RLC_game_system_mm_interconnect_0_cmd_demux_001:rsp_demux_001|src0_valid~0                                                                                                                                                                               ; 34      ;
; RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|RLC_game_system_mm_interconnect_0_cmd_demux_001:rsp_demux_002|src0_valid~0                                                                                                                                                                               ; 34      ;
; Add119~1                                                                                                                                                                                                                                                                                                                               ; 34      ;
; Add145~1                                                                                                                                                                                                                                                                                                                               ; 34      ;
; Add2~1                                                                                                                                                                                                                                                                                                                                 ; 34      ;
; RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|RLC_game_system_mm_interconnect_0_cmd_demux_001:rsp_demux_001|src1_valid~0                                                                                                                                                                               ; 33      ;
; RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|RLC_game_system_mm_interconnect_0_cmd_demux_001:rsp_demux_002|src1_valid~0                                                                                                                                                                               ; 33      ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_nios2_oci:the_RLC_game_system_cpu_nios2_oci|RLC_game_system_cpu_nios2_ocimem:the_RLC_game_system_cpu_nios2_ocimem|MonDReg[31]~1                                                                                                                                  ; 33      ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_nios2_oci:the_RLC_game_system_cpu_nios2_oci|RLC_game_system_cpu_nios2_oci_break:the_RLC_game_system_cpu_nios2_oci_break|break_readreg[2]~0                                                                                                                       ; 33      ;
; RLC_game_system:cpuModule|RLC_game_system_onchip_mem:onchip_mem|altsyncram:the_altsyncram|altsyncram_llj1:auto_generated|decode_cla:decode3|w_anode1886w[3]                                                                                                                                                                            ; 32      ;
; RLC_game_system:cpuModule|RLC_game_system_onchip_mem:onchip_mem|altsyncram:the_altsyncram|altsyncram_llj1:auto_generated|decode_cla:decode3|w_anode1876w[3]                                                                                                                                                                            ; 32      ;
; RLC_game_system:cpuModule|RLC_game_system_onchip_mem:onchip_mem|altsyncram:the_altsyncram|altsyncram_llj1:auto_generated|decode_cla:decode3|w_anode1866w[3]                                                                                                                                                                            ; 32      ;
; RLC_game_system:cpuModule|RLC_game_system_onchip_mem:onchip_mem|altsyncram:the_altsyncram|altsyncram_llj1:auto_generated|decode_cla:decode3|w_anode1849w[3]                                                                                                                                                                            ; 32      ;
; RLC_game_system:cpuModule|RLC_game_system_onchip_mem:onchip_mem|altsyncram:the_altsyncram|altsyncram_llj1:auto_generated|decode_cla:decode3|w_anode1906w[3]                                                                                                                                                                            ; 32      ;
; RLC_game_system:cpuModule|RLC_game_system_onchip_mem:onchip_mem|altsyncram:the_altsyncram|altsyncram_llj1:auto_generated|decode_cla:decode3|w_anode1896w[3]                                                                                                                                                                            ; 32      ;
; RLC_game_system:cpuModule|RLC_game_system_onchip_mem:onchip_mem|altsyncram:the_altsyncram|altsyncram_llj1:auto_generated|address_reg_a[2]                                                                                                                                                                                              ; 32      ;
; R1_1_d[0]~11                                                                                                                                                                                                                                                                                                                           ; 32      ;
; R1_1_d[23]~8                                                                                                                                                                                                                                                                                                                           ; 32      ;
; R1_1_d[23]~7                                                                                                                                                                                                                                                                                                                           ; 32      ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|R_src2_use_imm                                                                                                                                                                                                                                                                       ; 32      ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|R_ctrl_shift_rot_right                                                                                                                                                                                                                                                               ; 32      ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_nios2_oci:the_RLC_game_system_cpu_nios2_oci|RLC_game_system_cpu_nios2_oci_break:the_RLC_game_system_cpu_nios2_oci_break|break_readreg[2]~1                                                                                                                       ; 32      ;
; LessThan248~1                                                                                                                                                                                                                                                                                                                          ; 32      ;
; LessThan203~3                                                                                                                                                                                                                                                                                                                          ; 32      ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|R_logic_op[0]                                                                                                                                                                                                                                                                        ; 32      ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|R_logic_op[1]                                                                                                                                                                                                                                                                        ; 32      ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|R_ctrl_logic                                                                                                                                                                                                                                                                         ; 32      ;
; Add115~1                                                                                                                                                                                                                                                                                                                               ; 32      ;
; Add141~1                                                                                                                                                                                                                                                                                                                               ; 32      ;
; RLC_game_system:cpuModule|RLC_game_system_VGAout:vgaout|data_out[5]~DUPLICATE                                                                                                                                                                                                                                                          ; 31      ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|D_iw[3]~DUPLICATE                                                                                                                                                                                                                                                                    ; 31      ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_nios2_oci:the_RLC_game_system_cpu_nios2_oci|RLC_game_system_cpu_nios2_avalon_reg:the_RLC_game_system_cpu_nios2_avalon_reg|oci_reg_readdata~0                                                                                                                     ; 31      ;
; LessThan344~1                                                                                                                                                                                                                                                                                                                          ; 31      ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|R_ctrl_shift_rot                                                                                                                                                                                                                                                                     ; 31      ;
; lpm_divide:Div9|lpm_divide_epo:auto_generated|abs_divider_nbg:divider|_~0                                                                                                                                                                                                                                                              ; 30      ;
; lpm_divide:Div11|lpm_divide_epo:auto_generated|abs_divider_nbg:divider|_~0                                                                                                                                                                                                                                                             ; 30      ;
; RLC_game_system:cpuModule|RLC_game_system_VGAout:vgaout|data_out[1]~DUPLICATE                                                                                                                                                                                                                                                          ; 29      ;
; dataStoreEnable                                                                                                                                                                                                                                                                                                                        ; 29      ;
; rgb[3]~290                                                                                                                                                                                                                                                                                                                             ; 29      ;
; rgb[3]~289                                                                                                                                                                                                                                                                                                                             ; 29      ;
; RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:vgaout_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                            ; 29      ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|D_iw[2]                                                                                                                                                                                                                                                                              ; 29      ;
; VGA_timer[4]~_Duplicate_6                                                                                                                                                                                                                                                                                                              ; 29      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                           ; 28      ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|D_iw[1]                                                                                                                                                                                                                                                                              ; 28      ;
; video_driver:VGA|altera_up_avalon_video_vga_timing:video|vga_red[3]~0                                                                                                                                                                                                                                                                  ; 28      ;
; lpm_divide:Div1|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|add_sub_9_result_int[10]~1                                                                                                                                                                                                             ; 28      ;
; lpm_divide:Div0|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|add_sub_9_result_int[10]~1                                                                                                                                                                                                             ; 28      ;
; lpm_divide:Div2|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|add_sub_9_result_int[10]~1                                                                                                                                                                                                             ; 28      ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|D_iw[0]                                                                                                                                                                                                                                                                              ; 28      ;
; RLC_game_system:cpuModule|RLC_game_system_VGAout:vgaout|data_out[2]~DUPLICATE                                                                                                                                                                                                                                                          ; 27      ;
; RLC_game_system:cpuModule|RLC_game_system_VGAout:vgaout|data_out[3]~DUPLICATE                                                                                                                                                                                                                                                          ; 27      ;
; RLC_game_system:cpuModule|RLC_game_system_VGAout:vgaout|data_out[6]~DUPLICATE                                                                                                                                                                                                                                                          ; 27      ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|av_ld_aligning_data                                                                                                                                                                                                                                                                  ; 27      ;
; rgb[3]~294                                                                                                                                                                                                                                                                                                                             ; 27      ;
; rgb[3]~292                                                                                                                                                                                                                                                                                                                             ; 27      ;
; rgb[3]~286                                                                                                                                                                                                                                                                                                                             ; 27      ;
; rgb[3]~285                                                                                                                                                                                                                                                                                                                             ; 27      ;
; rgb[3]~283                                                                                                                                                                                                                                                                                                                             ; 27      ;
; RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|read_latency_shift_reg[0]                                                                                                                                                          ; 27      ;
; lpm_divide:Mod1|lpm_divide_qio:auto_generated|abs_divider_0dg:divider|alt_u_div_h2f:divider|op_19~1                                                                                                                                                                                                                                    ; 27      ;
; RLC_game_system:cpuModule|RLC_game_system_VGAout:vgaout|data_out[4]~DUPLICATE                                                                                                                                                                                                                                                          ; 26      ;
; RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|RLC_game_system_mm_interconnect_0_cmd_mux_001:cmd_mux_002|saved_grant[1]                                                                                                                                                                                 ; 26      ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_nios2_oci:the_RLC_game_system_cpu_nios2_oci|RLC_game_system_cpu_nios2_ocimem:the_RLC_game_system_cpu_nios2_ocimem|MonDReg[31]~0                                                                                                                                  ; 26      ;
; rgb[3]~284                                                                                                                                                                                                                                                                                                                             ; 26      ;
; lpm_divide:Div2|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_53~1                                                                                                                                                                                                                                ; 26      ;
; lpm_divide:Div2|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_54~1                                                                                                                                                                                                                                ; 26      ;
; lpm_divide:Div2|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_55~1                                                                                                                                                                                                                                ; 26      ;
; lpm_divide:Div2|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_56~1                                                                                                                                                                                                                                ; 26      ;
; rgb[3]~282                                                                                                                                                                                                                                                                                                                             ; 25      ;
; rgb[3]~281                                                                                                                                                                                                                                                                                                                             ; 25      ;
; LessThan322~9                                                                                                                                                                                                                                                                                                                          ; 25      ;
; lpm_divide:Mod1|lpm_divide_qio:auto_generated|abs_divider_0dg:divider|alt_u_div_h2f:divider|op_25~1                                                                                                                                                                                                                                    ; 25      ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|av_fill_bit~0                                                                                                                                                                                                                                                                        ; 24      ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|hbreak_req~0                                                                                                                                                                                                                                                                         ; 24      ;
; RLC_game_system:cpuModule|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                ; 24      ;
; rgb[3]~278                                                                                                                                                                                                                                                                                                                             ; 24      ;
; rgb[20]~149                                                                                                                                                                                                                                                                                                                            ; 24      ;
; LessThan130~7                                                                                                                                                                                                                                                                                                                          ; 24      ;
; LessThan182~1                                                                                                                                                                                                                                                                                                                          ; 24      ;
; LessThan200~2                                                                                                                                                                                                                                                                                                                          ; 24      ;
; always1~28                                                                                                                                                                                                                                                                                                                             ; 24      ;
; lpm_divide:Div1|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_53~1                                                                                                                                                                                                                                ; 24      ;
; lpm_divide:Div1|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_54~1                                                                                                                                                                                                                                ; 24      ;
; lpm_divide:Div1|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_55~1                                                                                                                                                                                                                                ; 24      ;
; lpm_divide:Div1|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_56~1                                                                                                                                                                                                                                ; 24      ;
; lpm_divide:Div0|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_53~1                                                                                                                                                                                                                                ; 24      ;
; lpm_divide:Div0|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_54~1                                                                                                                                                                                                                                ; 24      ;
; lpm_divide:Div0|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_55~1                                                                                                                                                                                                                                ; 24      ;
; lpm_divide:Div0|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_56~1                                                                                                                                                                                                                                ; 24      ;
; lpm_divide:Mod1|lpm_divide_qio:auto_generated|abs_divider_0dg:divider|alt_u_div_h2f:divider|op_20~1                                                                                                                                                                                                                                    ; 24      ;
; lpm_divide:Mod1|lpm_divide_qio:auto_generated|abs_divider_0dg:divider|alt_u_div_h2f:divider|op_21~1                                                                                                                                                                                                                                    ; 24      ;
; lpm_divide:Mod1|lpm_divide_qio:auto_generated|abs_divider_0dg:divider|alt_u_div_h2f:divider|op_22~1                                                                                                                                                                                                                                    ; 24      ;
; lpm_divide:Mod1|lpm_divide_qio:auto_generated|abs_divider_0dg:divider|alt_u_div_h2f:divider|op_23~1                                                                                                                                                                                                                                    ; 24      ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                                                                                                                                                                           ; 23      ;
; rgb[3]~279                                                                                                                                                                                                                                                                                                                             ; 23      ;
; always1~248                                                                                                                                                                                                                                                                                                                            ; 23      ;
; rgb[3]~83                                                                                                                                                                                                                                                                                                                              ; 23      ;
; lpm_divide:Div8|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|add_sub_7_result_int[8]~1                                                                                                                                                                                                              ; 23      ;
; lpm_divide:Div5|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|add_sub_7_result_int[8]~1                                                                                                                                                                                                              ; 23      ;
; lpm_divide:Div6|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|add_sub_7_result_int[8]~1                                                                                                                                                                                                              ; 23      ;
; lpm_divide:Div3|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|add_sub_7_result_int[8]~1                                                                                                                                                                                                              ; 23      ;
; lpm_divide:Div1|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_3~1                                                                                                                                                                                                                                 ; 23      ;
; lpm_divide:Div1|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_4~1                                                                                                                                                                                                                                 ; 23      ;
; lpm_divide:Div1|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_5~1                                                                                                                                                                                                                                 ; 23      ;
; lpm_divide:Div1|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_6~1                                                                                                                                                                                                                                 ; 23      ;
; lpm_divide:Div1|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_7~1                                                                                                                                                                                                                                 ; 23      ;
; lpm_divide:Div1|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_8~1                                                                                                                                                                                                                                 ; 23      ;
; lpm_divide:Div0|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_3~1                                                                                                                                                                                                                                 ; 23      ;
; lpm_divide:Div2|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_3~1                                                                                                                                                                                                                                 ; 23      ;
; lpm_divide:Div0|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_4~1                                                                                                                                                                                                                                 ; 23      ;
; lpm_divide:Div0|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_5~1                                                                                                                                                                                                                                 ; 23      ;
; lpm_divide:Div0|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_6~1                                                                                                                                                                                                                                 ; 23      ;
; lpm_divide:Div0|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_7~1                                                                                                                                                                                                                                 ; 23      ;
; lpm_divide:Div0|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_8~1                                                                                                                                                                                                                                 ; 23      ;
; lpm_divide:Div2|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_4~1                                                                                                                                                                                                                                 ; 23      ;
; lpm_divide:Div2|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_5~1                                                                                                                                                                                                                                 ; 23      ;
; lpm_divide:Div2|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_6~1                                                                                                                                                                                                                                 ; 23      ;
; lpm_divide:Div2|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_7~1                                                                                                                                                                                                                                 ; 23      ;
; lpm_divide:Div2|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_8~1                                                                                                                                                                                                                                 ; 23      ;
; lpm_divide:Div1|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_9~1                                                                                                                                                                                                                                 ; 23      ;
; lpm_divide:Div1|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_10~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div1|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_11~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div1|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_12~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div1|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_14~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div1|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_15~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div1|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_16~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div1|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_17~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div1|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_18~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div1|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_19~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div0|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_9~1                                                                                                                                                                                                                                 ; 23      ;
; lpm_divide:Div2|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_9~1                                                                                                                                                                                                                                 ; 23      ;
; lpm_divide:Div0|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_10~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div2|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_10~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div0|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_11~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div2|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_11~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div0|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_12~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div2|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_12~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div0|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_14~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div2|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_14~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div0|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_15~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div0|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_16~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div0|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_17~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div0|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_18~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div0|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_19~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div2|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_15~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div2|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_16~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div2|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_17~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div2|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_18~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div2|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_19~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div1|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_20~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div1|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_21~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div1|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_22~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div1|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_23~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div1|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_25~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div1|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_26~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div1|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_27~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div1|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_28~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div1|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_29~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div1|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_30~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div0|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_20~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div2|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_20~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div0|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_21~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div2|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_21~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div0|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_22~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div2|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_22~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div0|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_23~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div2|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_23~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div0|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_25~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div2|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_25~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div0|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_26~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div0|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_27~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div0|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_28~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div0|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_29~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div0|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_30~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div2|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_26~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div2|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_27~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div2|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_28~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div2|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_29~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div2|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_30~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div1|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_31~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div1|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_32~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div1|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_33~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div1|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_34~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div1|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_36~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div1|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_37~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div1|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_38~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div1|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_39~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div1|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_40~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div1|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_41~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div0|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_31~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div2|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_31~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div0|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_32~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div2|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_32~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div0|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_33~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div2|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_33~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div0|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_34~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div2|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_34~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div0|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_36~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div2|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_36~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div0|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_37~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div0|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_38~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div0|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_39~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div0|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_40~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div0|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_41~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div2|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_37~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div2|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_38~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div2|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_39~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div2|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_40~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div2|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_41~1                                                                                                                                                                                                                                ; 23      ;
; slide_timer[31]                                                                                                                                                                                                                                                                                                                        ; 23      ;
; lpm_divide:Div1|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_42~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div1|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_43~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div1|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_44~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div1|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_45~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div1|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_47~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div1|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_48~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div1|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_49~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div1|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_50~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div1|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_51~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div1|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_52~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div0|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_42~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div2|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_42~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div0|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_43~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div2|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_43~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div0|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_44~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div2|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_44~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div0|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_45~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div2|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_45~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div0|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_47~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div2|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_47~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div0|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_48~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div0|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_49~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div0|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_50~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div0|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_51~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div0|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_52~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div2|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_48~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div2|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_49~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div2|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_50~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div2|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_51~1                                                                                                                                                                                                                                ; 23      ;
; lpm_divide:Div2|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_52~1                                                                                                                                                                                                                                ; 23      ;
; VGA_timer[3]~_Duplicate_6                                                                                                                                                                                                                                                                                                              ; 23      ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|R_ctrl_exception                                                                                                                                                                                                                                                                     ; 22      ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|intr_req                                                                                                                                                                                                                                                                             ; 22      ;
; always1~249                                                                                                                                                                                                                                                                                                                            ; 22      ;
; LessThan197~1                                                                                                                                                                                                                                                                                                                          ; 22      ;
; LessThan171~0                                                                                                                                                                                                                                                                                                                          ; 22      ;
; lpm_divide:Div4|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|add_sub_7_result_int[8]~1                                                                                                                                                                                                              ; 22      ;
; lpm_divide:Div7|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|add_sub_7_result_int[8]~1                                                                                                                                                                                                              ; 22      ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|D_iw[14]                                                                                                                                                                                                                                                                             ; 22      ;
; lpm_divide:Mod0|lpm_divide_hho:auto_generated|abs_divider_nbg:divider|alt_u_div_uve:divider|op_18~1                                                                                                                                                                                                                                    ; 22      ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|D_iw[5]                                                                                                                                                                                                                                                                              ; 21      ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|W_valid                                                                                                                                                                                                                                                                              ; 21      ;
; rgb[3]~280                                                                                                                                                                                                                                                                                                                             ; 21      ;
; rgb~145                                                                                                                                                                                                                                                                                                                                ; 21      ;
; RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:switches_pio_s1_translator|read_latency_shift_reg~0                                                                                                                                                                       ; 21      ;
; RLC_game_system:cpuModule|RLC_game_system_jtag_uart:jtag_uart|alt_jtag_atlantic:RLC_game_system_jtag_uart_alt_jtag_atlantic|count[1]~0                                                                                                                                                                                                 ; 21      ;
; lpm_divide:Div10|lpm_divide_epo:auto_generated|abs_divider_nbg:divider|alt_u_div_uve:divider|op_11~1                                                                                                                                                                                                                                   ; 21      ;
; lpm_divide:Div10|lpm_divide_epo:auto_generated|abs_divider_nbg:divider|alt_u_div_uve:divider|op_12~1                                                                                                                                                                                                                                   ; 21      ;
; lpm_divide:Div10|lpm_divide_epo:auto_generated|abs_divider_nbg:divider|alt_u_div_uve:divider|op_14~1                                                                                                                                                                                                                                   ; 21      ;
; lpm_divide:Div10|lpm_divide_epo:auto_generated|abs_divider_nbg:divider|alt_u_div_uve:divider|op_15~1                                                                                                                                                                                                                                   ; 21      ;
; lpm_divide:Div10|lpm_divide_epo:auto_generated|abs_divider_nbg:divider|alt_u_div_uve:divider|op_16~1                                                                                                                                                                                                                                   ; 21      ;
; lpm_divide:Div10|lpm_divide_epo:auto_generated|abs_divider_nbg:divider|alt_u_div_uve:divider|op_31~1                                                                                                                                                                                                                                   ; 21      ;
; lpm_divide:Div10|lpm_divide_epo:auto_generated|abs_divider_nbg:divider|alt_u_div_uve:divider|op_32~1                                                                                                                                                                                                                                   ; 21      ;
; lpm_divide:Div10|lpm_divide_epo:auto_generated|abs_divider_nbg:divider|alt_u_div_uve:divider|op_3~1                                                                                                                                                                                                                                    ; 21      ;
; lpm_divide:Div10|lpm_divide_epo:auto_generated|abs_divider_nbg:divider|alt_u_div_uve:divider|op_4~1                                                                                                                                                                                                                                    ; 21      ;
; lpm_divide:Div10|lpm_divide_epo:auto_generated|abs_divider_nbg:divider|alt_u_div_uve:divider|op_10~1                                                                                                                                                                                                                                   ; 21      ;
; lpm_divide:Div10|lpm_divide_epo:auto_generated|abs_divider_nbg:divider|alt_u_div_uve:divider|op_23~1                                                                                                                                                                                                                                   ; 21      ;
; lpm_divide:Div10|lpm_divide_epo:auto_generated|abs_divider_nbg:divider|alt_u_div_uve:divider|op_22~1                                                                                                                                                                                                                                   ; 21      ;
; lpm_divide:Div10|lpm_divide_epo:auto_generated|abs_divider_nbg:divider|alt_u_div_uve:divider|op_21~1                                                                                                                                                                                                                                   ; 21      ;
; lpm_divide:Div10|lpm_divide_epo:auto_generated|abs_divider_nbg:divider|alt_u_div_uve:divider|op_20~1                                                                                                                                                                                                                                   ; 21      ;
; lpm_divide:Div10|lpm_divide_epo:auto_generated|abs_divider_nbg:divider|alt_u_div_uve:divider|op_19~1                                                                                                                                                                                                                                   ; 21      ;
; lpm_divide:Div10|lpm_divide_epo:auto_generated|abs_divider_nbg:divider|alt_u_div_uve:divider|op_18~1                                                                                                                                                                                                                                   ; 21      ;
; lpm_divide:Div10|lpm_divide_epo:auto_generated|abs_divider_nbg:divider|alt_u_div_uve:divider|op_17~1                                                                                                                                                                                                                                   ; 21      ;
; lpm_divide:Div10|lpm_divide_epo:auto_generated|abs_divider_nbg:divider|alt_u_div_uve:divider|op_5~1                                                                                                                                                                                                                                    ; 21      ;
; lpm_divide:Div10|lpm_divide_epo:auto_generated|abs_divider_nbg:divider|alt_u_div_uve:divider|op_6~1                                                                                                                                                                                                                                    ; 21      ;
; lpm_divide:Div10|lpm_divide_epo:auto_generated|abs_divider_nbg:divider|alt_u_div_uve:divider|op_7~1                                                                                                                                                                                                                                    ; 21      ;
; lpm_divide:Div10|lpm_divide_epo:auto_generated|abs_divider_nbg:divider|alt_u_div_uve:divider|op_8~1                                                                                                                                                                                                                                    ; 21      ;
; lpm_divide:Div10|lpm_divide_epo:auto_generated|abs_divider_nbg:divider|alt_u_div_uve:divider|op_9~1                                                                                                                                                                                                                                    ; 21      ;
; lpm_divide:Div10|lpm_divide_epo:auto_generated|abs_divider_nbg:divider|alt_u_div_uve:divider|op_30~1                                                                                                                                                                                                                                   ; 21      ;
; lpm_divide:Div9|lpm_divide_epo:auto_generated|abs_divider_nbg:divider|alt_u_div_uve:divider|op_9~1                                                                                                                                                                                                                                     ; 21      ;
; lpm_divide:Div9|lpm_divide_epo:auto_generated|abs_divider_nbg:divider|alt_u_div_uve:divider|op_10~1                                                                                                                                                                                                                                    ; 21      ;
; lpm_divide:Div9|lpm_divide_epo:auto_generated|abs_divider_nbg:divider|alt_u_div_uve:divider|op_11~1                                                                                                                                                                                                                                    ; 21      ;
; lpm_divide:Div9|lpm_divide_epo:auto_generated|abs_divider_nbg:divider|alt_u_div_uve:divider|op_12~1                                                                                                                                                                                                                                    ; 21      ;
; lpm_divide:Div9|lpm_divide_epo:auto_generated|abs_divider_nbg:divider|alt_u_div_uve:divider|op_14~1                                                                                                                                                                                                                                    ; 21      ;
; lpm_divide:Div9|lpm_divide_epo:auto_generated|abs_divider_nbg:divider|alt_u_div_uve:divider|op_15~1                                                                                                                                                                                                                                    ; 21      ;
; lpm_divide:Div9|lpm_divide_epo:auto_generated|abs_divider_nbg:divider|alt_u_div_uve:divider|op_30~1                                                                                                                                                                                                                                    ; 21      ;
; lpm_divide:Div9|lpm_divide_epo:auto_generated|abs_divider_nbg:divider|alt_u_div_uve:divider|op_31~1                                                                                                                                                                                                                                    ; 21      ;
; lpm_divide:Div9|lpm_divide_epo:auto_generated|abs_divider_nbg:divider|alt_u_div_uve:divider|op_32~1                                                                                                                                                                                                                                    ; 21      ;
; lpm_divide:Div9|lpm_divide_epo:auto_generated|abs_divider_nbg:divider|alt_u_div_uve:divider|op_3~1                                                                                                                                                                                                                                     ; 21      ;
; lpm_divide:Div9|lpm_divide_epo:auto_generated|abs_divider_nbg:divider|alt_u_div_uve:divider|op_4~1                                                                                                                                                                                                                                     ; 21      ;
; lpm_divide:Div9|lpm_divide_epo:auto_generated|abs_divider_nbg:divider|alt_u_div_uve:divider|op_5~1                                                                                                                                                                                                                                     ; 21      ;
; lpm_divide:Div9|lpm_divide_epo:auto_generated|abs_divider_nbg:divider|alt_u_div_uve:divider|op_6~1                                                                                                                                                                                                                                     ; 21      ;
; lpm_divide:Div9|lpm_divide_epo:auto_generated|abs_divider_nbg:divider|alt_u_div_uve:divider|op_7~1                                                                                                                                                                                                                                     ; 21      ;
; lpm_divide:Div9|lpm_divide_epo:auto_generated|abs_divider_nbg:divider|alt_u_div_uve:divider|op_8~1                                                                                                                                                                                                                                     ; 21      ;
; lpm_divide:Div9|lpm_divide_epo:auto_generated|abs_divider_nbg:divider|alt_u_div_uve:divider|op_23~1                                                                                                                                                                                                                                    ; 21      ;
; lpm_divide:Div9|lpm_divide_epo:auto_generated|abs_divider_nbg:divider|alt_u_div_uve:divider|op_22~1                                                                                                                                                                                                                                    ; 21      ;
; lpm_divide:Div9|lpm_divide_epo:auto_generated|abs_divider_nbg:divider|alt_u_div_uve:divider|op_21~1                                                                                                                                                                                                                                    ; 21      ;
; lpm_divide:Div9|lpm_divide_epo:auto_generated|abs_divider_nbg:divider|alt_u_div_uve:divider|op_20~1                                                                                                                                                                                                                                    ; 21      ;
; lpm_divide:Div9|lpm_divide_epo:auto_generated|abs_divider_nbg:divider|alt_u_div_uve:divider|op_19~1                                                                                                                                                                                                                                    ; 21      ;
; lpm_divide:Div9|lpm_divide_epo:auto_generated|abs_divider_nbg:divider|alt_u_div_uve:divider|op_18~1                                                                                                                                                                                                                                    ; 21      ;
; lpm_divide:Div9|lpm_divide_epo:auto_generated|abs_divider_nbg:divider|alt_u_div_uve:divider|op_17~1                                                                                                                                                                                                                                    ; 21      ;
; lpm_divide:Div9|lpm_divide_epo:auto_generated|abs_divider_nbg:divider|alt_u_div_uve:divider|op_16~1                                                                                                                                                                                                                                    ; 21      ;
; lpm_divide:Div11|lpm_divide_epo:auto_generated|abs_divider_nbg:divider|alt_u_div_uve:divider|op_9~1                                                                                                                                                                                                                                    ; 21      ;
; lpm_divide:Div11|lpm_divide_epo:auto_generated|abs_divider_nbg:divider|alt_u_div_uve:divider|op_10~1                                                                                                                                                                                                                                   ; 21      ;
; lpm_divide:Div11|lpm_divide_epo:auto_generated|abs_divider_nbg:divider|alt_u_div_uve:divider|op_11~1                                                                                                                                                                                                                                   ; 21      ;
; lpm_divide:Div11|lpm_divide_epo:auto_generated|abs_divider_nbg:divider|alt_u_div_uve:divider|op_12~1                                                                                                                                                                                                                                   ; 21      ;
; lpm_divide:Div11|lpm_divide_epo:auto_generated|abs_divider_nbg:divider|alt_u_div_uve:divider|op_14~1                                                                                                                                                                                                                                   ; 21      ;
; lpm_divide:Div11|lpm_divide_epo:auto_generated|abs_divider_nbg:divider|alt_u_div_uve:divider|op_15~1                                                                                                                                                                                                                                   ; 21      ;
; lpm_divide:Div11|lpm_divide_epo:auto_generated|abs_divider_nbg:divider|alt_u_div_uve:divider|op_30~1                                                                                                                                                                                                                                   ; 21      ;
; lpm_divide:Div11|lpm_divide_epo:auto_generated|abs_divider_nbg:divider|alt_u_div_uve:divider|op_31~1                                                                                                                                                                                                                                   ; 21      ;
; lpm_divide:Div11|lpm_divide_epo:auto_generated|abs_divider_nbg:divider|alt_u_div_uve:divider|op_32~1                                                                                                                                                                                                                                   ; 21      ;
; lpm_divide:Div11|lpm_divide_epo:auto_generated|abs_divider_nbg:divider|alt_u_div_uve:divider|op_3~1                                                                                                                                                                                                                                    ; 21      ;
; lpm_divide:Div11|lpm_divide_epo:auto_generated|abs_divider_nbg:divider|alt_u_div_uve:divider|op_4~1                                                                                                                                                                                                                                    ; 21      ;
; lpm_divide:Div11|lpm_divide_epo:auto_generated|abs_divider_nbg:divider|alt_u_div_uve:divider|op_5~1                                                                                                                                                                                                                                    ; 21      ;
; lpm_divide:Div11|lpm_divide_epo:auto_generated|abs_divider_nbg:divider|alt_u_div_uve:divider|op_6~1                                                                                                                                                                                                                                    ; 21      ;
; lpm_divide:Div11|lpm_divide_epo:auto_generated|abs_divider_nbg:divider|alt_u_div_uve:divider|op_7~1                                                                                                                                                                                                                                    ; 21      ;
; lpm_divide:Div11|lpm_divide_epo:auto_generated|abs_divider_nbg:divider|alt_u_div_uve:divider|op_8~1                                                                                                                                                                                                                                    ; 21      ;
; lpm_divide:Div11|lpm_divide_epo:auto_generated|abs_divider_nbg:divider|alt_u_div_uve:divider|op_23~1                                                                                                                                                                                                                                   ; 21      ;
; lpm_divide:Div11|lpm_divide_epo:auto_generated|abs_divider_nbg:divider|alt_u_div_uve:divider|op_22~1                                                                                                                                                                                                                                   ; 21      ;
; lpm_divide:Div11|lpm_divide_epo:auto_generated|abs_divider_nbg:divider|alt_u_div_uve:divider|op_21~1                                                                                                                                                                                                                                   ; 21      ;
; lpm_divide:Div11|lpm_divide_epo:auto_generated|abs_divider_nbg:divider|alt_u_div_uve:divider|op_20~1                                                                                                                                                                                                                                   ; 21      ;
; lpm_divide:Div11|lpm_divide_epo:auto_generated|abs_divider_nbg:divider|alt_u_div_uve:divider|op_19~1                                                                                                                                                                                                                                   ; 21      ;
; lpm_divide:Div11|lpm_divide_epo:auto_generated|abs_divider_nbg:divider|alt_u_div_uve:divider|op_18~1                                                                                                                                                                                                                                   ; 21      ;
; lpm_divide:Div11|lpm_divide_epo:auto_generated|abs_divider_nbg:divider|alt_u_div_uve:divider|op_17~1                                                                                                                                                                                                                                   ; 21      ;
; lpm_divide:Div11|lpm_divide_epo:auto_generated|abs_divider_nbg:divider|alt_u_div_uve:divider|op_16~1                                                                                                                                                                                                                                   ; 21      ;
; lpm_divide:Div12|lpm_divide_epo:auto_generated|abs_divider_nbg:divider|alt_u_div_uve:divider|op_15~1                                                                                                                                                                                                                                   ; 21      ;
; lpm_divide:Div12|lpm_divide_epo:auto_generated|abs_divider_nbg:divider|alt_u_div_uve:divider|op_16~1                                                                                                                                                                                                                                   ; 21      ;
; lpm_divide:Div12|lpm_divide_epo:auto_generated|abs_divider_nbg:divider|alt_u_div_uve:divider|op_4~1                                                                                                                                                                                                                                    ; 21      ;
; lpm_divide:Div12|lpm_divide_epo:auto_generated|abs_divider_nbg:divider|alt_u_div_uve:divider|op_10~1                                                                                                                                                                                                                                   ; 21      ;
; lpm_divide:Div12|lpm_divide_epo:auto_generated|abs_divider_nbg:divider|alt_u_div_uve:divider|op_11~1                                                                                                                                                                                                                                   ; 21      ;
; lpm_divide:Div12|lpm_divide_epo:auto_generated|abs_divider_nbg:divider|alt_u_div_uve:divider|op_12~1                                                                                                                                                                                                                                   ; 21      ;
; lpm_divide:Div12|lpm_divide_epo:auto_generated|abs_divider_nbg:divider|alt_u_div_uve:divider|op_14~1                                                                                                                                                                                                                                   ; 21      ;
; lpm_divide:Div12|lpm_divide_epo:auto_generated|abs_divider_nbg:divider|alt_u_div_uve:divider|op_31~1                                                                                                                                                                                                                                   ; 21      ;
; lpm_divide:Div12|lpm_divide_epo:auto_generated|abs_divider_nbg:divider|alt_u_div_uve:divider|op_32~1                                                                                                                                                                                                                                   ; 21      ;
; lpm_divide:Div12|lpm_divide_epo:auto_generated|abs_divider_nbg:divider|alt_u_div_uve:divider|op_3~1                                                                                                                                                                                                                                    ; 21      ;
; lpm_divide:Div12|lpm_divide_epo:auto_generated|abs_divider_nbg:divider|alt_u_div_uve:divider|op_5~1                                                                                                                                                                                                                                    ; 21      ;
; lpm_divide:Div12|lpm_divide_epo:auto_generated|abs_divider_nbg:divider|alt_u_div_uve:divider|op_6~1                                                                                                                                                                                                                                    ; 21      ;
; lpm_divide:Div12|lpm_divide_epo:auto_generated|abs_divider_nbg:divider|alt_u_div_uve:divider|op_7~1                                                                                                                                                                                                                                    ; 21      ;
; lpm_divide:Div12|lpm_divide_epo:auto_generated|abs_divider_nbg:divider|alt_u_div_uve:divider|op_8~1                                                                                                                                                                                                                                    ; 21      ;
; lpm_divide:Div12|lpm_divide_epo:auto_generated|abs_divider_nbg:divider|alt_u_div_uve:divider|op_9~1                                                                                                                                                                                                                                    ; 21      ;
; lpm_divide:Div12|lpm_divide_epo:auto_generated|abs_divider_nbg:divider|alt_u_div_uve:divider|op_30~1                                                                                                                                                                                                                                   ; 21      ;
; lpm_divide:Div12|lpm_divide_epo:auto_generated|abs_divider_nbg:divider|alt_u_div_uve:divider|op_23~1                                                                                                                                                                                                                                   ; 21      ;
; lpm_divide:Div12|lpm_divide_epo:auto_generated|abs_divider_nbg:divider|alt_u_div_uve:divider|op_22~1                                                                                                                                                                                                                                   ; 21      ;
; lpm_divide:Div12|lpm_divide_epo:auto_generated|abs_divider_nbg:divider|alt_u_div_uve:divider|op_21~1                                                                                                                                                                                                                                   ; 21      ;
; lpm_divide:Div12|lpm_divide_epo:auto_generated|abs_divider_nbg:divider|alt_u_div_uve:divider|op_20~1                                                                                                                                                                                                                                   ; 21      ;
; lpm_divide:Div12|lpm_divide_epo:auto_generated|abs_divider_nbg:divider|alt_u_div_uve:divider|op_19~1                                                                                                                                                                                                                                   ; 21      ;
; lpm_divide:Div12|lpm_divide_epo:auto_generated|abs_divider_nbg:divider|alt_u_div_uve:divider|op_18~1                                                                                                                                                                                                                                   ; 21      ;
; lpm_divide:Div12|lpm_divide_epo:auto_generated|abs_divider_nbg:divider|alt_u_div_uve:divider|op_17~1                                                                                                                                                                                                                                   ; 21      ;
; lpm_divide:Div8|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_54~1                                                                                                                                                                                                                                ; 21      ;
; lpm_divide:Div5|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_54~1                                                                                                                                                                                                                                ; 21      ;
; VGA_timer[1]~_Duplicate_6                                                                                                                                                                                                                                                                                                              ; 21      ;
; VGA_timer[2]~_Duplicate_6                                                                                                                                                                                                                                                                                                              ; 21      ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|W_alu_result[2]                                                                                                                                                                                                                                                                      ; 21      ;
; video_driver:VGA|x[6]~2                                                                                                                                                                                                                                                                                                                ; 20      ;
; rgb~146                                                                                                                                                                                                                                                                                                                                ; 20      ;
; LessThan333~2                                                                                                                                                                                                                                                                                                                          ; 20      ;
; lpm_divide:Div10|lpm_divide_epo:auto_generated|abs_divider_nbg:divider|alt_u_div_uve:divider|add_sub_6_result_int[7]~1                                                                                                                                                                                                                 ; 20      ;
; lpm_divide:Div9|lpm_divide_epo:auto_generated|abs_divider_nbg:divider|alt_u_div_uve:divider|add_sub_6_result_int[7]~1                                                                                                                                                                                                                  ; 20      ;
; lpm_divide:Div11|lpm_divide_epo:auto_generated|abs_divider_nbg:divider|alt_u_div_uve:divider|add_sub_6_result_int[7]~1                                                                                                                                                                                                                 ; 20      ;
; lpm_divide:Div12|lpm_divide_epo:auto_generated|abs_divider_nbg:divider|alt_u_div_uve:divider|add_sub_6_result_int[7]~1                                                                                                                                                                                                                 ; 20      ;
; lpm_divide:Div5|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_53~1                                                                                                                                                                                                                                ; 20      ;
; lpm_divide:Div8|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_53~1                                                                                                                                                                                                                                ; 20      ;
; lpm_divide:Div5|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_55~1                                                                                                                                                                                                                                ; 20      ;
; lpm_divide:Div8|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_55~1                                                                                                                                                                                                                                ; 20      ;
; lpm_divide:Div8|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_56~1                                                                                                                                                                                                                                ; 20      ;
; lpm_divide:Div5|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_56~1                                                                                                                                                                                                                                ; 20      ;
; lpm_divide:Div6|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_53~1                                                                                                                                                                                                                                ; 20      ;
; lpm_divide:Div3|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_53~1                                                                                                                                                                                                                                ; 20      ;
; lpm_divide:Div6|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_54~1                                                                                                                                                                                                                                ; 20      ;
; lpm_divide:Div3|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_54~1                                                                                                                                                                                                                                ; 20      ;
; lpm_divide:Div6|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_55~1                                                                                                                                                                                                                                ; 20      ;
; lpm_divide:Div3|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_55~1                                                                                                                                                                                                                                ; 20      ;
; Add3~1                                                                                                                                                                                                                                                                                                                                 ; 20      ;
; lpm_divide:Mod0|lpm_divide_hho:auto_generated|abs_divider_nbg:divider|alt_u_div_uve:divider|op_19~1                                                                                                                                                                                                                                    ; 20      ;
; lpm_divide:Mod0|lpm_divide_hho:auto_generated|abs_divider_nbg:divider|alt_u_div_uve:divider|op_25~1                                                                                                                                                                                                                                    ; 20      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[6]                                                                                                                                                                                                                                                              ; 19      ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_nios2_oci:the_RLC_game_system_cpu_nios2_oci|RLC_game_system_cpu_jtag_debug_module_wrapper:the_RLC_game_system_cpu_jtag_debug_module_wrapper|RLC_game_system_cpu_jtag_debug_module_tck:the_RLC_game_system_cpu_jtag_debug_module_tck|sr~20                        ; 19      ;
; RLC_game_system:cpuModule|RLC_game_system_VGAout:vgaout|data_out[12]                                                                                                                                                                                                                                                                   ; 19      ;
; RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|RLC_game_system_mm_interconnect_0_cmd_mux_001:cmd_mux_001|saved_grant[1]                                                                                                                                                                                 ; 19      ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|D_iw[21]                                                                                                                                                                                                                                                                             ; 19      ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|D_iw[15]                                                                                                                                                                                                                                                                             ; 19      ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|R_src1~1                                                                                                                                                                                                                                                                             ; 19      ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|R_src1~0                                                                                                                                                                                                                                                                             ; 19      ;
; rgb[3]~295                                                                                                                                                                                                                                                                                                                             ; 19      ;
; rgb[3]~276                                                                                                                                                                                                                                                                                                                             ; 19      ;
; rgb[3]~275                                                                                                                                                                                                                                                                                                                             ; 19      ;
; RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:cpu_data_master_translator|uav_read~0                                                                                                                                                                                    ; 19      ;
; lpm_divide:Div5|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_63~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div8|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_63~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div8|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_64~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div5|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_64~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div5|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_3~1                                                                                                                                                                                                                                 ; 19      ;
; lpm_divide:Div8|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_3~1                                                                                                                                                                                                                                 ; 19      ;
; lpm_divide:Div8|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_4~1                                                                                                                                                                                                                                 ; 19      ;
; lpm_divide:Div5|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_4~1                                                                                                                                                                                                                                 ; 19      ;
; lpm_divide:Div8|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_5~1                                                                                                                                                                                                                                 ; 19      ;
; lpm_divide:Div5|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_5~1                                                                                                                                                                                                                                 ; 19      ;
; lpm_divide:Div8|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_6~1                                                                                                                                                                                                                                 ; 19      ;
; lpm_divide:Div8|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_7~1                                                                                                                                                                                                                                 ; 19      ;
; lpm_divide:Div8|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_8~1                                                                                                                                                                                                                                 ; 19      ;
; lpm_divide:Div5|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_6~1                                                                                                                                                                                                                                 ; 19      ;
; lpm_divide:Div5|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_7~1                                                                                                                                                                                                                                 ; 19      ;
; lpm_divide:Div5|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_8~1                                                                                                                                                                                                                                 ; 19      ;
; lpm_divide:Div6|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_63~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div3|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_63~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div6|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_64~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div3|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_64~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div6|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_3~1                                                                                                                                                                                                                                 ; 19      ;
; lpm_divide:Div3|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_3~1                                                                                                                                                                                                                                 ; 19      ;
; lpm_divide:Div6|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_4~1                                                                                                                                                                                                                                 ; 19      ;
; lpm_divide:Div3|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_4~1                                                                                                                                                                                                                                 ; 19      ;
; lpm_divide:Div6|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_5~1                                                                                                                                                                                                                                 ; 19      ;
; lpm_divide:Div3|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_5~1                                                                                                                                                                                                                                 ; 19      ;
; lpm_divide:Div6|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_6~1                                                                                                                                                                                                                                 ; 19      ;
; lpm_divide:Div6|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_7~1                                                                                                                                                                                                                                 ; 19      ;
; lpm_divide:Div6|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_8~1                                                                                                                                                                                                                                 ; 19      ;
; lpm_divide:Div3|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_6~1                                                                                                                                                                                                                                 ; 19      ;
; lpm_divide:Div3|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_7~1                                                                                                                                                                                                                                 ; 19      ;
; lpm_divide:Div3|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_8~1                                                                                                                                                                                                                                 ; 19      ;
; lpm_divide:Div5|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_9~1                                                                                                                                                                                                                                 ; 19      ;
; lpm_divide:Div8|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_9~1                                                                                                                                                                                                                                 ; 19      ;
; lpm_divide:Div8|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_10~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div5|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_10~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div5|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_11~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div8|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_11~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div8|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_12~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div5|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_12~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div8|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_14~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div5|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_14~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div8|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_15~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div8|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_16~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div8|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_17~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div5|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_15~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div5|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_16~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div5|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_17~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div6|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_9~1                                                                                                                                                                                                                                 ; 19      ;
; lpm_divide:Div3|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_9~1                                                                                                                                                                                                                                 ; 19      ;
; lpm_divide:Div6|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_10~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div3|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_10~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div6|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_11~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div3|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_11~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div6|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_12~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div3|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_12~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div6|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_14~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div3|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_14~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div6|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_15~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div6|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_16~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div6|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_17~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div3|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_15~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div3|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_16~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div3|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_17~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div5|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_18~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div8|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_18~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div8|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_19~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div5|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_19~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div5|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_20~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div8|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_20~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div8|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_21~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div5|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_21~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div8|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_22~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div5|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_22~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div8|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_23~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div8|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_25~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div8|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_26~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div5|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_23~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div5|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_25~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div5|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_26~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div6|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_18~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div3|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_18~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div6|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_19~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div3|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_19~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div6|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_20~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div3|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_20~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div6|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_21~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div3|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_21~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div6|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_22~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div3|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_22~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div6|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_23~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div6|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_25~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div6|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_26~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div3|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_23~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div3|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_25~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div3|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_26~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div5|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_27~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div8|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_27~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div8|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_28~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div5|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_28~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div5|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_29~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div8|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_29~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div8|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_30~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div5|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_30~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div8|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_31~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div5|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_31~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div8|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_32~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div8|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_33~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div8|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_34~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div5|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_32~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div5|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_33~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div5|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_34~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div6|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_27~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div3|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_27~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div6|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_28~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div3|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_28~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div6|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_29~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div3|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_29~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div6|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_30~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div3|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_30~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div6|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_31~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div3|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_31~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div6|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_32~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div6|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_33~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div6|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_34~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div3|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_32~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div3|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_33~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div3|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_34~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div5|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_36~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div8|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_36~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div8|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_37~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div5|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_37~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div5|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_38~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div8|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_38~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div8|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_39~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div5|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_39~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div8|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_40~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div5|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_40~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div8|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_41~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div8|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_42~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div8|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_43~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div5|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_41~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div5|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_42~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div5|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_43~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div6|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_36~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div3|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_36~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div6|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_37~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div3|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_37~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div6|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_38~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div3|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_38~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div6|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_39~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div3|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_39~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div6|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_40~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div3|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_40~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div6|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_41~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div6|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_42~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div6|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_43~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div3|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_41~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div3|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_42~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div3|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_43~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div5|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_44~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div8|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_44~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div8|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_45~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div5|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_45~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div5|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_47~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div8|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_47~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div8|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_48~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div5|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_48~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div8|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_49~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div5|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_49~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div8|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_50~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div8|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_51~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div8|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_52~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div5|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_50~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div5|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_51~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div5|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_52~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div6|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_44~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div3|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_44~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div6|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_45~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div3|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_45~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div6|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_47~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div3|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_47~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div6|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_48~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div3|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_48~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div6|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_49~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div3|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_49~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div6|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_50~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div6|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_51~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div6|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_52~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div3|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_50~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div3|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_51~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div3|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_52~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div4|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_53~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div7|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_53~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div4|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_54~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div7|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_54~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div4|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_55~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div7|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_55~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div4|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_56~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div7|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_56~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div6|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_56~1                                                                                                                                                                                                                                ; 19      ;
; lpm_divide:Div3|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_56~1                                                                                                                                                                                                                                ; 19      ;
; VGA_timer[0]~_Duplicate_6                                                                                                                                                                                                                                                                                                              ; 19      ;
; lpm_divide:Mod0|lpm_divide_hho:auto_generated|abs_divider_nbg:divider|alt_u_div_uve:divider|op_20~1                                                                                                                                                                                                                                    ; 19      ;
; lpm_divide:Mod0|lpm_divide_hho:auto_generated|abs_divider_nbg:divider|alt_u_div_uve:divider|op_21~1                                                                                                                                                                                                                                    ; 19      ;
; lpm_divide:Mod0|lpm_divide_hho:auto_generated|abs_divider_nbg:divider|alt_u_div_uve:divider|op_22~1                                                                                                                                                                                                                                    ; 19      ;
; lpm_divide:Mod0|lpm_divide_hho:auto_generated|abs_divider_nbg:divider|alt_u_div_uve:divider|op_23~1                                                                                                                                                                                                                                    ; 19      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]                                                                                                                                                                                                                                                          ; 18      ;
; mux5bit_e1:e1_pos|Equal0~0                                                                                                                                                                                                                                                                                                             ; 18      ;
; L1_current_y[0]~0                                                                                                                                                                                                                                                                                                                      ; 18      ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|F_pc_sel_nxt.10~0                                                                                                                                                                                                                                                                    ; 18      ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|LessThan0~0                                                                                                                                                                                                                                                                          ; 18      ;
; mux5bit_e1:e1_pos|y_out[5]~3                                                                                                                                                                                                                                                                                                           ; 18      ;
; mux5bit_e2:e2_pos|y_out[5]~3                                                                                                                                                                                                                                                                                                           ; 18      ;
; always1~343                                                                                                                                                                                                                                                                                                                            ; 18      ;
; rgb[3]~277                                                                                                                                                                                                                                                                                                                             ; 18      ;
; rgb[3]~271                                                                                                                                                                                                                                                                                                                             ; 18      ;
; LessThan322~10                                                                                                                                                                                                                                                                                                                         ; 18      ;
; video_driver:VGA|yt[4]~1                                                                                                                                                                                                                                                                                                               ; 18      ;
; always1~223                                                                                                                                                                                                                                                                                                                            ; 18      ;
; rgb~19                                                                                                                                                                                                                                                                                                                                 ; 18      ;
; LessThan282~2                                                                                                                                                                                                                                                                                                                          ; 18      ;
; always1~20                                                                                                                                                                                                                                                                                                                             ; 18      ;
; video_driver:VGA|always2~0                                                                                                                                                                                                                                                                                                             ; 18      ;
; lpm_divide:Div4|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_63~1                                                                                                                                                                                                                                ; 18      ;
; lpm_divide:Div7|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_63~1                                                                                                                                                                                                                                ; 18      ;
; lpm_divide:Div4|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_64~1                                                                                                                                                                                                                                ; 18      ;
; lpm_divide:Div7|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_64~1                                                                                                                                                                                                                                ; 18      ;
; lpm_divide:Div4|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_3~1                                                                                                                                                                                                                                 ; 18      ;
; lpm_divide:Div7|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_3~1                                                                                                                                                                                                                                 ; 18      ;
; lpm_divide:Div4|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_4~1                                                                                                                                                                                                                                 ; 18      ;
; lpm_divide:Div7|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_4~1                                                                                                                                                                                                                                 ; 18      ;
; lpm_divide:Div7|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_5~1                                                                                                                                                                                                                                 ; 18      ;
; lpm_divide:Div4|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_5~1                                                                                                                                                                                                                                 ; 18      ;
; lpm_divide:Div4|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_6~1                                                                                                                                                                                                                                 ; 18      ;
; lpm_divide:Div4|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_7~1                                                                                                                                                                                                                                 ; 18      ;
; lpm_divide:Div4|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_8~1                                                                                                                                                                                                                                 ; 18      ;
; lpm_divide:Div7|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_6~1                                                                                                                                                                                                                                 ; 18      ;
; lpm_divide:Div7|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_7~1                                                                                                                                                                                                                                 ; 18      ;
; lpm_divide:Div7|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_8~1                                                                                                                                                                                                                                 ; 18      ;
; lpm_divide:Div4|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_9~1                                                                                                                                                                                                                                 ; 18      ;
; lpm_divide:Div7|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_9~1                                                                                                                                                                                                                                 ; 18      ;
; lpm_divide:Div4|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_10~1                                                                                                                                                                                                                                ; 18      ;
; lpm_divide:Div7|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_10~1                                                                                                                                                                                                                                ; 18      ;
; lpm_divide:Div4|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_11~1                                                                                                                                                                                                                                ; 18      ;
; lpm_divide:Div7|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_11~1                                                                                                                                                                                                                                ; 18      ;
; lpm_divide:Div4|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_12~1                                                                                                                                                                                                                                ; 18      ;
; lpm_divide:Div7|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_12~1                                                                                                                                                                                                                                ; 18      ;
; lpm_divide:Div7|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_14~1                                                                                                                                                                                                                                ; 18      ;
; lpm_divide:Div4|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_14~1                                                                                                                                                                                                                                ; 18      ;
; lpm_divide:Div4|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_15~1                                                                                                                                                                                                                                ; 18      ;
; lpm_divide:Div4|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_16~1                                                                                                                                                                                                                                ; 18      ;
; lpm_divide:Div4|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_17~1                                                                                                                                                                                                                                ; 18      ;
; lpm_divide:Div7|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_15~1                                                                                                                                                                                                                                ; 18      ;
; lpm_divide:Div7|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_16~1                                                                                                                                                                                                                                ; 18      ;
; lpm_divide:Div7|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_17~1                                                                                                                                                                                                                                ; 18      ;
; lpm_divide:Div4|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_18~1                                                                                                                                                                                                                                ; 18      ;
; lpm_divide:Div7|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_18~1                                                                                                                                                                                                                                ; 18      ;
; lpm_divide:Div4|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_19~1                                                                                                                                                                                                                                ; 18      ;
; lpm_divide:Div7|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_19~1                                                                                                                                                                                                                                ; 18      ;
; lpm_divide:Div4|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_20~1                                                                                                                                                                                                                                ; 18      ;
; lpm_divide:Div7|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_20~1                                                                                                                                                                                                                                ; 18      ;
; lpm_divide:Div4|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_21~1                                                                                                                                                                                                                                ; 18      ;
; lpm_divide:Div7|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_21~1                                                                                                                                                                                                                                ; 18      ;
; lpm_divide:Div7|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_22~1                                                                                                                                                                                                                                ; 18      ;
; lpm_divide:Div4|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_22~1                                                                                                                                                                                                                                ; 18      ;
; lpm_divide:Div4|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_23~1                                                                                                                                                                                                                                ; 18      ;
; lpm_divide:Div4|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_25~1                                                                                                                                                                                                                                ; 18      ;
; lpm_divide:Div4|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_26~1                                                                                                                                                                                                                                ; 18      ;
; lpm_divide:Div7|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_23~1                                                                                                                                                                                                                                ; 18      ;
; lpm_divide:Div7|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_25~1                                                                                                                                                                                                                                ; 18      ;
; lpm_divide:Div7|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_26~1                                                                                                                                                                                                                                ; 18      ;
; lpm_divide:Div4|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_27~1                                                                                                                                                                                                                                ; 18      ;
; lpm_divide:Div7|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_27~1                                                                                                                                                                                                                                ; 18      ;
; lpm_divide:Div4|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_28~1                                                                                                                                                                                                                                ; 18      ;
; lpm_divide:Div7|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_28~1                                                                                                                                                                                                                                ; 18      ;
; lpm_divide:Div4|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_29~1                                                                                                                                                                                                                                ; 18      ;
; lpm_divide:Div7|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_29~1                                                                                                                                                                                                                                ; 18      ;
; lpm_divide:Div4|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_30~1                                                                                                                                                                                                                                ; 18      ;
; lpm_divide:Div7|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_30~1                                                                                                                                                                                                                                ; 18      ;
; lpm_divide:Div7|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_31~1                                                                                                                                                                                                                                ; 18      ;
; lpm_divide:Div4|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_31~1                                                                                                                                                                                                                                ; 18      ;
; lpm_divide:Div4|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_32~1                                                                                                                                                                                                                                ; 18      ;
; lpm_divide:Div4|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_33~1                                                                                                                                                                                                                                ; 18      ;
; lpm_divide:Div4|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_34~1                                                                                                                                                                                                                                ; 18      ;
; lpm_divide:Div7|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_32~1                                                                                                                                                                                                                                ; 18      ;
; lpm_divide:Div7|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_33~1                                                                                                                                                                                                                                ; 18      ;
; lpm_divide:Div7|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_34~1                                                                                                                                                                                                                                ; 18      ;
; lpm_divide:Div4|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_36~1                                                                                                                                                                                                                                ; 18      ;
; lpm_divide:Div7|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_36~1                                                                                                                                                                                                                                ; 18      ;
; lpm_divide:Div4|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_37~1                                                                                                                                                                                                                                ; 18      ;
; lpm_divide:Div7|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_37~1                                                                                                                                                                                                                                ; 18      ;
; lpm_divide:Div4|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_38~1                                                                                                                                                                                                                                ; 18      ;
; lpm_divide:Div7|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_38~1                                                                                                                                                                                                                                ; 18      ;
; lpm_divide:Div4|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_39~1                                                                                                                                                                                                                                ; 18      ;
; lpm_divide:Div7|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_39~1                                                                                                                                                                                                                                ; 18      ;
; lpm_divide:Div7|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_40~1                                                                                                                                                                                                                                ; 18      ;
; lpm_divide:Div4|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_40~1                                                                                                                                                                                                                                ; 18      ;
; lpm_divide:Div4|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_41~1                                                                                                                                                                                                                                ; 18      ;
; lpm_divide:Div4|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_42~1                                                                                                                                                                                                                                ; 18      ;
; lpm_divide:Div4|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_43~1                                                                                                                                                                                                                                ; 18      ;
; lpm_divide:Div7|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_41~1                                                                                                                                                                                                                                ; 18      ;
; lpm_divide:Div7|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_42~1                                                                                                                                                                                                                                ; 18      ;
; lpm_divide:Div7|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_43~1                                                                                                                                                                                                                                ; 18      ;
; lpm_divide:Div4|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_44~1                                                                                                                                                                                                                                ; 18      ;
; lpm_divide:Div7|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_44~1                                                                                                                                                                                                                                ; 18      ;
; lpm_divide:Div4|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_45~1                                                                                                                                                                                                                                ; 18      ;
; lpm_divide:Div7|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_45~1                                                                                                                                                                                                                                ; 18      ;
; lpm_divide:Div4|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_47~1                                                                                                                                                                                                                                ; 18      ;
; lpm_divide:Div7|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_47~1                                                                                                                                                                                                                                ; 18      ;
; lpm_divide:Div4|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_48~1                                                                                                                                                                                                                                ; 18      ;
; lpm_divide:Div7|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_48~1                                                                                                                                                                                                                                ; 18      ;
; lpm_divide:Div7|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_49~1                                                                                                                                                                                                                                ; 18      ;
; lpm_divide:Div4|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_49~1                                                                                                                                                                                                                                ; 18      ;
; lpm_divide:Div4|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_50~1                                                                                                                                                                                                                                ; 18      ;
; lpm_divide:Div4|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_51~1                                                                                                                                                                                                                                ; 18      ;
; lpm_divide:Div4|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_52~1                                                                                                                                                                                                                                ; 18      ;
; lpm_divide:Div7|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_50~1                                                                                                                                                                                                                                ; 18      ;
; lpm_divide:Div7|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_51~1                                                                                                                                                                                                                                ; 18      ;
; lpm_divide:Div7|lpm_divide_sbm:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_80f:divider|op_52~1                                                                                                                                                                                                                                ; 18      ;
; Add82~1                                                                                                                                                                                                                                                                                                                                ; 18      ;
; lpm_divide:Mod1|lpm_divide_qio:auto_generated|abs_divider_0dg:divider|alt_u_div_h2f:divider|op_26~1                                                                                                                                                                                                                                    ; 18      ;
; mux5bit_e1:e1_pos|Equal1~0                                                                                                                                                                                                                                                                                                             ; 17      ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|F_pc_sel_nxt.01~0                                                                                                                                                                                                                                                                    ; 17      ;
; RLC_game_system:cpuModule|RLC_game_system_VGAout:vgaout|data_out[7]                                                                                                                                                                                                                                                                    ; 17      ;
; GND[10]~0                                                                                                                                                                                                                                                                                                                              ; 17      ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|R_ctrl_hi_imm16                                                                                                                                                                                                                                                                      ; 17      ;
; rgb[3]~274                                                                                                                                                                                                                                                                                                                             ; 17      ;
; rgb[3]~273                                                                                                                                                                                                                                                                                                                             ; 17      ;
; LessThan277~2                                                                                                                                                                                                                                                                                                                          ; 17      ;
; LessThan129~7                                                                                                                                                                                                                                                                                                                          ; 17      ;
; always1~68                                                                                                                                                                                                                                                                                                                             ; 17      ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|W_alu_result[3]                                                                                                                                                                                                                                                                      ; 17      ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|W_alu_result[4]                                                                                                                                                                                                                                                                      ; 17      ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|W_alu_result[5]                                                                                                                                                                                                                                                                      ; 17      ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|W_alu_result[7]                                                                                                                                                                                                                                                                      ; 17      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]                                                                                                                                                                                                                                                            ; 16      ;
; dataInCounter2[13]~0                                                                                                                                                                                                                                                                                                                   ; 16      ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_nios2_oci:the_RLC_game_system_cpu_nios2_oci|RLC_game_system_cpu_jtag_debug_module_wrapper:the_RLC_game_system_cpu_jtag_debug_module_wrapper|RLC_game_system_cpu_jtag_debug_module_tck:the_RLC_game_system_cpu_jtag_debug_module_tck|sr[27]~19                    ; 16      ;
; RLC_game_system:cpuModule|RLC_game_system_jtag_uart:jtag_uart|read_0                                                                                                                                                                                                                                                                   ; 16      ;
; RLC_game_system:cpuModule|RLC_game_system_jtag_uart:jtag_uart|fifo_wr                                                                                                                                                                                                                                                                  ; 16      ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|av_ld_rshift8~0                                                                                                                                                                                                                                                                      ; 16      ;
; dataTransferCounter[15]~1                                                                                                                                                                                                                                                                                                              ; 16      ;
; dataTransferCounter[15]~0                                                                                                                                                                                                                                                                                                              ; 16      ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_nios2_oci:the_RLC_game_system_cpu_nios2_oci|RLC_game_system_cpu_jtag_debug_module_wrapper:the_RLC_game_system_cpu_jtag_debug_module_wrapper|RLC_game_system_cpu_jtag_debug_module_sysclk:the_RLC_game_system_cpu_jtag_debug_module_sysclk|take_action_ocimem_a   ; 16      ;
; RLC_game_system:cpuModule|RLC_game_system_VGAout:vgaout|data_out[4]                                                                                                                                                                                                                                                                    ; 16      ;
; L2_count[15]~30                                                                                                                                                                                                                                                                                                                        ; 16      ;
; L2_count[1]~27                                                                                                                                                                                                                                                                                                                         ; 16      ;
; Equal6~4                                                                                                                                                                                                                                                                                                                               ; 16      ;
; GND[1]~1                                                                                                                                                                                                                                                                                                                               ; 16      ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|R_src2_hi~1                                                                                                                                                                                                                                                                          ; 16      ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|R_src2_lo~0                                                                                                                                                                                                                                                                          ; 16      ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|D_iw[16]                                                                                                                                                                                                                                                                             ; 16      ;
; LessThan129~12                                                                                                                                                                                                                                                                                                                         ; 16      ;
; RLC_game_system:cpuModule|RLC_game_system_VGAout:vgaout|data_out[1]                                                                                                                                                                                                                                                                    ; 16      ;
; LessThan130~5                                                                                                                                                                                                                                                                                                                          ; 16      ;
; LessThan129~5                                                                                                                                                                                                                                                                                                                          ; 16      ;
; always1~103                                                                                                                                                                                                                                                                                                                            ; 16      ;
; LessThan27~0                                                                                                                                                                                                                                                                                                                           ; 16      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                                       ; 15      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                                                       ; 15      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]                                                                                                                                                                                                                                                            ; 15      ;
; RLC_game_system:cpuModule|RLC_game_system_jtag_uart:jtag_uart|wr_rfifo                                                                                                                                                                                                                                                                 ; 15      ;
; L1_1[2]~61                                                                                                                                                                                                                                                                                                                             ; 15      ;
; L1_1[14]~57                                                                                                                                                                                                                                                                                                                            ; 15      ;
; L1_1[14]~52                                                                                                                                                                                                                                                                                                                            ; 15      ;
; L1_1[14]~42                                                                                                                                                                                                                                                                                                                            ; 15      ;
; RLC_game_system:cpuModule|RLC_game_system_VGAout:vgaout|data_out[3]                                                                                                                                                                                                                                                                    ; 15      ;
; RLC_game_system:cpuModule|RLC_game_system_VGAout:vgaout|data_out[6]                                                                                                                                                                                                                                                                    ; 15      ;
; L3_count[15]~29                                                                                                                                                                                                                                                                                                                        ; 15      ;
; L3_count[7]~27                                                                                                                                                                                                                                                                                                                         ; 15      ;
; L3_count[7]~24                                                                                                                                                                                                                                                                                                                         ; 15      ;
; L3_count[7]~21                                                                                                                                                                                                                                                                                                                         ; 15      ;
; L4_count[15]~36                                                                                                                                                                                                                                                                                                                        ; 15      ;
; L4_count[15]~34                                                                                                                                                                                                                                                                                                                        ; 15      ;
; L4_count[15]~28                                                                                                                                                                                                                                                                                                                        ; 15      ;
; L4_count[15]~26                                                                                                                                                                                                                                                                                                                        ; 15      ;
; L2_count[1]~24                                                                                                                                                                                                                                                                                                                         ; 15      ;
; L2_count[1]~20                                                                                                                                                                                                                                                                                                                         ; 15      ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|D_iw[11]                                                                                                                                                                                                                                                                             ; 15      ;
; always1~342                                                                                                                                                                                                                                                                                                                            ; 15      ;
; rgb[3]~296                                                                                                                                                                                                                                                                                                                             ; 15      ;
; rgb[3]~268                                                                                                                                                                                                                                                                                                                             ; 15      ;
; rgb[3]~170                                                                                                                                                                                                                                                                                                                             ; 15      ;
; always1~105                                                                                                                                                                                                                                                                                                                            ; 15      ;
; LessThan80~7                                                                                                                                                                                                                                                                                                                           ; 15      ;
; LessThan7~2                                                                                                                                                                                                                                                                                                                            ; 15      ;
; RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:vga_x_cord_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                        ; 15      ;
; RLC_game_system:cpuModule|RLC_game_system_jtag_uart:jtag_uart|alt_jtag_atlantic:RLC_game_system_jtag_uart_alt_jtag_atlantic|rst1                                                                                                                                                                                                       ; 15      ;
; lpm_divide:Mod0|lpm_divide_hho:auto_generated|abs_divider_nbg:divider|alt_u_div_uve:divider|op_26~1                                                                                                                                                                                                                                    ; 15      ;
; RLC_game_system:cpuModule|RLC_game_system_VGAout:vgaout|data_out[10]~DUPLICATE                                                                                                                                                                                                                                                         ; 14      ;
; RLC_game_system:cpuModule|RLC_game_system_VGAout:vgaout|data_out[11]~DUPLICATE                                                                                                                                                                                                                                                         ; 14      ;
; RLC_game_system:cpuModule|RLC_game_system_VGAout:vgaout|data_out[8]~DUPLICATE                                                                                                                                                                                                                                                          ; 14      ;
; RLC_game_system:cpuModule|RLC_game_system_VGAout:vgaout|data_out[9]~DUPLICATE                                                                                                                                                                                                                                                          ; 14      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|clear_signal                                                                                                                                                                                                                                     ; 14      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                                                                                                                         ; 14      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]                                                                                                                                                                                                                                                              ; 14      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]                                                                                                                                                                                                                                                              ; 14      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]                                                                                                                                                                                                                                                              ; 14      ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|E_src1[24]~0                                                                                                                                                                                                                                                                         ; 14      ;
; Equal14~4                                                                                                                                                                                                                                                                                                                              ; 14      ;
; always1~352                                                                                                                                                                                                                                                                                                                            ; 14      ;
; always1~349                                                                                                                                                                                                                                                                                                                            ; 14      ;
; always1~348                                                                                                                                                                                                                                                                                                                            ; 14      ;
; rgb[3]~272                                                                                                                                                                                                                                                                                                                             ; 14      ;
; video_driver:VGA|altera_up_avalon_video_vga_timing:video|line_counter[5]                                                                                                                                                                                                                                                               ; 14      ;
; video_driver:VGA|altera_up_avalon_video_vga_timing:video|Equal0~0                                                                                                                                                                                                                                                                      ; 14      ;
; video_driver:VGA|altera_up_avalon_video_vga_timing:video|pixel_counter[1]                                                                                                                                                                                                                                                              ; 14      ;
; schematicStart                                                                                                                                                                                                                                                                                                                         ; 14      ;
; always1~106                                                                                                                                                                                                                                                                                                                            ; 14      ;
; always1~102                                                                                                                                                                                                                                                                                                                            ; 14      ;
; LessThan179~1                                                                                                                                                                                                                                                                                                                          ; 14      ;
; RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:vga_y_cord_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                        ; 14      ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|D_iw[12]                                                                                                                                                                                                                                                                             ; 14      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]                                                                                                                                                                                                                                                              ; 13      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[5]                                                                                                                                                                                                                                                              ; 13      ;
; mux5bit_e1:e1_pos|Equal2~0                                                                                                                                                                                                                                                                                                             ; 13      ;
; RLC_game_system:cpuModule|RLC_game_system_VGAout:vgaout|data_out[2]                                                                                                                                                                                                                                                                    ; 13      ;
; Equal7~4                                                                                                                                                                                                                                                                                                                               ; 13      ;
; always1~351                                                                                                                                                                                                                                                                                                                            ; 13      ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|D_iw[13]                                                                                                                                                                                                                                                                             ; 13      ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_nios2_oci:the_RLC_game_system_cpu_nios2_oci|RLC_game_system_cpu_jtag_debug_module_wrapper:the_RLC_game_system_cpu_jtag_debug_module_wrapper|RLC_game_system_cpu_jtag_debug_module_sysclk:the_RLC_game_system_cpu_jtag_debug_module_sysclk|take_action_ocimem_a~0 ; 13      ;
; rgb[3]~297                                                                                                                                                                                                                                                                                                                             ; 13      ;
; rgb[3]~269                                                                                                                                                                                                                                                                                                                             ; 13      ;
; LessThan89~7                                                                                                                                                                                                                                                                                                                           ; 13      ;
; L3_count[0]                                                                                                                                                                                                                                                                                                                            ; 13      ;
; L4_count[0]                                                                                                                                                                                                                                                                                                                            ; 13      ;
; LessThan80~5                                                                                                                                                                                                                                                                                                                           ; 13      ;
; always1~90                                                                                                                                                                                                                                                                                                                             ; 13      ;
; always1~87                                                                                                                                                                                                                                                                                                                             ; 13      ;
; LessThan277~0                                                                                                                                                                                                                                                                                                                          ; 13      ;
; RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:datain_pio_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                        ; 13      ;
; RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:switches_pio_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                      ; 13      ;
; RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:led_pio_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                           ; 13      ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_nios2_oci:the_RLC_game_system_cpu_nios2_oci|RLC_game_system_cpu_jtag_debug_module_wrapper:the_RLC_game_system_cpu_jtag_debug_module_wrapper|RLC_game_system_cpu_jtag_debug_module_tck:the_RLC_game_system_cpu_jtag_debug_module_tck|sr[1]~11                     ; 13      ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_nios2_oci:the_RLC_game_system_cpu_nios2_oci|RLC_game_system_cpu_jtag_debug_module_wrapper:the_RLC_game_system_cpu_jtag_debug_module_wrapper|RLC_game_system_cpu_jtag_debug_module_tck:the_RLC_game_system_cpu_jtag_debug_module_tck|sr[1]~10                     ; 13      ;
; lpm_divide:Mod3|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_19~1                                                                                                                                                                                                                                    ; 13      ;
; Add6~1                                                                                                                                                                                                                                                                                                                                 ; 13      ;
; lpm_divide:Div2|lpm_divide_4dm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_q2f:divider|op_58~1                                                                                                                                                                                                                                ; 13      ;
; video_driver:VGA|altera_up_avalon_video_vga_timing:video|end_of_active_frame                                                                                                                                                                                                                                                           ; 13      ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|W_alu_result[6]                                                                                                                                                                                                                                                                      ; 13      ;
; GPIO_0[17]~input                                                                                                                                                                                                                                                                                                                       ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                                                      ; 12      ;
; Equal8~4                                                                                                                                                                                                                                                                                                                               ; 12      ;
; always1~350                                                                                                                                                                                                                                                                                                                            ; 12      ;
; rgb[3]~298                                                                                                                                                                                                                                                                                                                             ; 12      ;
; rgb[3]~176                                                                                                                                                                                                                                                                                                                             ; 12      ;
; LessThan356~1                                                                                                                                                                                                                                                                                                                          ; 12      ;
; LessThan88~7                                                                                                                                                                                                                                                                                                                           ; 12      ;
; LessThan79~8                                                                                                                                                                                                                                                                                                                           ; 12      ;
; LessThan194~13                                                                                                                                                                                                                                                                                                                         ; 12      ;
; LessThan27~1                                                                                                                                                                                                                                                                                                                           ; 12      ;
; LessThan33~0                                                                                                                                                                                                                                                                                                                           ; 12      ;
; LessThan25~0                                                                                                                                                                                                                                                                                                                           ; 12      ;
; RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:seven_seg_pio_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                     ; 12      ;
; lpm_divide:Mod4|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_17~1                                                                                                                                                                                                                                    ; 12      ;
; lpm_divide:Mod4|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_18~1                                                                                                                                                                                                                                    ; 12      ;
; lpm_divide:Mod4|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_19~1                                                                                                                                                                                                                                    ; 12      ;
; lpm_divide:Mod4|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_20~1                                                                                                                                                                                                                                    ; 12      ;
; lpm_divide:Mod3|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_17~1                                                                                                                                                                                                                                    ; 12      ;
; lpm_divide:Mod3|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_18~1                                                                                                                                                                                                                                    ; 12      ;
; lpm_divide:Mod3|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_20~1                                                                                                                                                                                                                                    ; 12      ;
; lpm_divide:Mod2|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_18~1                                                                                                                                                                                                                                    ; 12      ;
; lpm_divide:Mod2|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_19~1                                                                                                                                                                                                                                    ; 12      ;
; lpm_divide:Mod2|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_20~1                                                                                                                                                                                                                                    ; 12      ;
; lpm_divide:Mod4|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_21~1                                                                                                                                                                                                                                    ; 12      ;
; lpm_divide:Mod4|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_22~1                                                                                                                                                                                                                                    ; 12      ;
; lpm_divide:Mod4|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_23~1                                                                                                                                                                                                                                    ; 12      ;
; lpm_divide:Mod3|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_21~1                                                                                                                                                                                                                                    ; 12      ;
; lpm_divide:Mod3|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_22~1                                                                                                                                                                                                                                    ; 12      ;
; lpm_divide:Mod3|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_23~1                                                                                                                                                                                                                                    ; 12      ;
; lpm_divide:Mod2|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_21~1                                                                                                                                                                                                                                    ; 12      ;
; lpm_divide:Mod2|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_22~1                                                                                                                                                                                                                                    ; 12      ;
; lpm_divide:Mod2|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_23~1                                                                                                                                                                                                                                    ; 12      ;
; Add70~1                                                                                                                                                                                                                                                                                                                                ; 12      ;
; RLC_game_system:cpuModule|RLC_game_system_jtag_uart:jtag_uart|rd_wfifo                                                                                                                                                                                                                                                                 ; 11      ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+-------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+-------------------------------------------------------------------+
; Name                                                                                                                                                                                                                                                                                                                                   ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size    ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLAB cells ; MIF                                             ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; Fits in MLABs                                                     ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+-------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+-------------------------------------------------------------------+
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_nios2_oci:the_RLC_game_system_cpu_nios2_oci|RLC_game_system_cpu_nios2_ocimem:the_RLC_game_system_cpu_nios2_ocimem|RLC_game_system_cpu_ociram_sp_ram_module:RLC_game_system_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_2df1:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192    ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1           ; 0          ; RLC_game_system_cpu_ociram_default_contents.mif ; M10K_X58_Y3_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Don't care           ; New data        ; New data        ; No - Single Port Feed Through New Data with Unregistered Data Out ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_register_bank_a_module:RLC_game_system_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_f6n1:auto_generated|ALTSYNCRAM                                                                                                                                   ; AUTO ; Simple Dual Port ; Dual Clocks  ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024    ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0          ; RLC_game_system_cpu_rf_ram_a.mif                ; M10K_X69_Y3_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Don't care           ; New data        ; New data        ; Yes                                                               ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_register_bank_b_module:RLC_game_system_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_g6n1:auto_generated|ALTSYNCRAM                                                                                                                                   ; AUTO ; Simple Dual Port ; Dual Clocks  ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024    ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0          ; RLC_game_system_cpu_rf_ram_b.mif                ; M10K_X69_Y4_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Don't care           ; New data        ; New data        ; Yes                                                               ;
; RLC_game_system:cpuModule|RLC_game_system_jtag_uart:jtag_uart|RLC_game_system_jtag_uart_scfifo_r:the_RLC_game_system_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1|ALTSYNCRAM                                                                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512     ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1           ; 0          ; None                                            ; M10K_X26_Y1_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Don't care           ; New data        ; New data        ; No - Latch Type Behaviour                                         ;
; RLC_game_system:cpuModule|RLC_game_system_jtag_uart:jtag_uart|RLC_game_system_jtag_uart_scfifo_w:the_RLC_game_system_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1|ALTSYNCRAM                                                                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512     ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1           ; 0          ; None                                            ; M10K_X49_Y1_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Don't care           ; New data        ; New data        ; No - Latch Type Behaviour                                         ;
; RLC_game_system:cpuModule|RLC_game_system_onchip_mem:onchip_mem|altsyncram:the_altsyncram|altsyncram_llj1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                    ; AUTO ; Single Port      ; Single Clock ; 50000        ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1600000 ; 50000                       ; 32                          ; --                          ; --                          ; 1600000             ; 196         ; 0          ; RLC_game_system_onchip_mem.hex                  ; M10K_X58_Y24_N0, M10K_X58_Y23_N0, M10K_X41_Y12_N0, M10K_X58_Y25_N0, M10K_X49_Y22_N0, M10K_X49_Y15_N0, M10K_X58_Y6_N0, M10K_X76_Y13_N0, M10K_X69_Y17_N0, M10K_X69_Y13_N0, M10K_X69_Y15_N0, M10K_X76_Y15_N0, M10K_X76_Y16_N0, M10K_X69_Y22_N0, M10K_X69_Y21_N0, M10K_X69_Y19_N0, M10K_X69_Y20_N0, M10K_X69_Y23_N0, M10K_X69_Y11_N0, M10K_X14_Y11_N0, M10K_X5_Y8_N0, M10K_X5_Y9_N0, M10K_X5_Y11_N0, M10K_X14_Y10_N0, M10K_X14_Y9_N0, M10K_X26_Y7_N0, M10K_X26_Y14_N0, M10K_X14_Y12_N0, M10K_X14_Y14_N0, M10K_X26_Y13_N0, M10K_X14_Y13_N0, M10K_X26_Y10_N0, M10K_X14_Y2_N0, M10K_X14_Y5_N0, M10K_X5_Y7_N0, M10K_X5_Y6_N0, M10K_X26_Y2_N0, M10K_X14_Y1_N0, M10K_X14_Y8_N0, M10K_X41_Y6_N0, M10K_X14_Y7_N0, M10K_X14_Y6_N0, M10K_X26_Y8_N0, M10K_X38_Y9_N0, M10K_X38_Y14_N0, M10K_X38_Y13_N0, M10K_X26_Y15_N0, M10K_X26_Y16_N0, M10K_X41_Y16_N0, M10K_X38_Y15_N0, M10K_X49_Y20_N0, M10K_X49_Y21_N0, M10K_X58_Y16_N0, M10K_X58_Y21_N0, M10K_X58_Y22_N0, M10K_X58_Y5_N0, M10K_X49_Y13_N0, M10K_X58_Y7_N0, M10K_X58_Y13_N0, M10K_X49_Y11_N0, M10K_X58_Y8_N0, M10K_X49_Y12_N0, M10K_X41_Y2_N0, M10K_X41_Y4_N0, M10K_X49_Y5_N0, M10K_X41_Y5_N0, M10K_X49_Y3_N0, M10K_X41_Y3_N0, M10K_X58_Y20_N0, M10K_X58_Y19_N0, M10K_X58_Y12_N0, M10K_X58_Y14_N0, M10K_X58_Y15_N0, M10K_X58_Y17_N0, M10K_X49_Y2_N0, M10K_X38_Y4_N0, M10K_X38_Y5_N0, M10K_X41_Y1_N0, M10K_X58_Y1_N0, M10K_X69_Y1_N0, M10K_X76_Y3_N0, M10K_X76_Y4_N0, M10K_X76_Y12_N0, M10K_X69_Y2_N0, M10K_X69_Y12_N0, M10K_X76_Y11_N0, M10K_X69_Y9_N0, M10K_X49_Y24_N0, M10K_X41_Y23_N0, M10K_X41_Y18_N0, M10K_X49_Y25_N0, M10K_X41_Y25_N0, M10K_X41_Y24_N0, M10K_X41_Y14_N0, M10K_X38_Y10_N0, M10K_X38_Y26_N0, M10K_X41_Y26_N0, M10K_X38_Y25_N0, M10K_X38_Y22_N0, M10K_X38_Y17_N0, M10K_X38_Y19_N0, M10K_X41_Y17_N0, M10K_X38_Y18_N0, M10K_X41_Y19_N0, M10K_X38_Y16_N0, M10K_X41_Y10_N0, M10K_X49_Y7_N0, M10K_X49_Y8_N0, M10K_X41_Y11_N0, M10K_X41_Y7_N0, M10K_X41_Y8_N0, M10K_X26_Y11_N0, M10K_X38_Y12_N0, M10K_X38_Y11_N0, M10K_X41_Y13_N0, M10K_X26_Y9_N0, M10K_X26_Y12_N0, M10K_X41_Y9_N0, M10K_X41_Y20_N0, M10K_X38_Y20_N0, M10K_X41_Y21_N0, M10K_X41_Y15_N0, M10K_X38_Y21_N0, M10K_X38_Y24_N0, M10K_X69_Y5_N0, M10K_X76_Y5_N0, M10K_X76_Y7_N0, M10K_X69_Y7_N0, M10K_X76_Y9_N0, M10K_X76_Y6_N0, M10K_X49_Y17_N0, M10K_X49_Y19_N0, M10K_X49_Y18_N0, M10K_X49_Y16_N0, M10K_X49_Y14_N0, M10K_X58_Y18_N0, M10K_X76_Y24_N0, M10K_X76_Y22_N0, M10K_X76_Y17_N0, M10K_X69_Y24_N0, M10K_X69_Y25_N0, M10K_X76_Y23_N0, M10K_X76_Y14_N0, M10K_X69_Y10_N0, M10K_X76_Y8_N0, M10K_X69_Y8_N0, M10K_X76_Y10_N0, M10K_X69_Y14_N0, M10K_X76_Y20_N0, M10K_X69_Y18_N0, M10K_X76_Y19_N0, M10K_X69_Y16_N0, M10K_X76_Y21_N0, M10K_X76_Y18_N0, M10K_X58_Y11_N0, M10K_X58_Y9_N0, M10K_X49_Y9_N0, M10K_X49_Y6_N0, M10K_X58_Y10_N0, M10K_X49_Y10_N0, M10K_X58_Y4_N0, M10K_X38_Y8_N0, M10K_X69_Y6_N0, M10K_X58_Y2_N0, M10K_X38_Y2_N0, M10K_X49_Y4_N0, M10K_X38_Y3_N0, M10K_X26_Y6_N0, M10K_X38_Y7_N0, M10K_X26_Y4_N0, M10K_X26_Y5_N0, M10K_X38_Y6_N0, M10K_X14_Y15_N0, M10K_X26_Y19_N0, M10K_X26_Y18_N0, M10K_X14_Y18_N0, M10K_X26_Y17_N0, M10K_X14_Y16_N0, M10K_X14_Y3_N0, M10K_X5_Y4_N0, M10K_X5_Y5_N0, M10K_X5_Y3_N0, M10K_X26_Y3_N0, M10K_X14_Y4_N0, M10K_X26_Y23_N0, M10K_X14_Y20_N0, M10K_X41_Y22_N0, M10K_X5_Y14_N0, M10K_X14_Y17_N0, M10K_X38_Y23_N0, M10K_X14_Y21_N0, M10K_X26_Y21_N0, M10K_X14_Y22_N0, M10K_X26_Y20_N0, M10K_X26_Y22_N0, M10K_X14_Y19_N0 ; Don't care           ; New data        ; New data        ; No - Address Too Wide                                             ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+-------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+-------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                ;
+-----------------------+-------------+---------------------+-------------------+
; Statistic             ; Number Used ; Available per Block ; Maximum Available ;
+-----------------------+-------------+---------------------+-------------------+
; Independent 18x18     ; 13          ; 2.00                ; 174               ;
; Sum of two 18x18      ; 4           ; 1.00                ; 87                ;
; Independent 27x27     ; 18          ; 1.00                ; 87                ;
; DSP Block             ; 35          ; --                  ; 87                ;
; DSP 18-bit Element    ; 21          ; 2.00                ; 174               ;
; DSP 27-bit Element    ; 18          ; 1.00                ; 87                ;
; Unsigned Multiplier   ; 31          ; --                  ; --                ;
; Mixed Sign Multiplier ; 8           ; --                  ; --                ;
+-----------------------+-------------+---------------------+-------------------+


+-------------------------------------------------------------------------+
; Routing Usage Summary                                                   ;
+---------------------------------------------+---------------------------+
; Routing Resource Type                       ; Usage                     ;
+---------------------------------------------+---------------------------+
; Block interconnects                         ; 37,875 / 289,320 ( 13 % ) ;
; C12 interconnects                           ; 479 / 13,420 ( 4 % )      ;
; C2 interconnects                            ; 12,474 / 119,108 ( 10 % ) ;
; C4 interconnects                            ; 5,574 / 56,300 ( 10 % )   ;
; DQS bus muxes                               ; 0 / 25 ( 0 % )            ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )            ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )            ;
; Direct links                                ; 5,794 / 289,320 ( 2 % )   ;
; Global clocks                               ; 2 / 16 ( 13 % )           ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )             ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )            ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )            ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )           ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )            ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )           ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )            ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )            ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )           ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )            ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )            ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )           ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )           ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )            ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )            ;
; Local interconnects                         ; 7,473 / 84,580 ( 9 % )    ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )            ;
; R14 interconnects                           ; 936 / 12,676 ( 7 % )      ;
; R14/C12 interconnect drivers                ; 1,206 / 20,720 ( 6 % )    ;
; R3 interconnects                            ; 14,109 / 130,992 ( 11 % ) ;
; R6 interconnects                            ; 19,928 / 266,960 ( 7 % )  ;
; Spine clocks                                ; 10 / 360 ( 3 % )          ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )        ;
+---------------------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 7     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                  ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass          ; 114          ; 0            ; 114          ; 0            ; 0            ; 118       ; 114          ; 0            ; 118       ; 118       ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 16           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable  ; 4            ; 118          ; 4            ; 118          ; 118          ; 0         ; 4            ; 118          ; 0         ; 0         ; 118          ; 118          ; 118          ; 118          ; 118          ; 118          ; 118          ; 118          ; 118          ; 118          ; 102          ; 118          ; 118          ; 118          ; 118          ; 118          ; 118          ; 118          ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; VGA_R[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_BLANK_N         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_CLK             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_HS              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_VS              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[8]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[9]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[8]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[9]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_SYNC_N          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[16]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[17]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[14]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[15]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[6]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[7]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[8]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[9]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[10]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[11]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[12]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[13]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK_50            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[0]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[1]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[2]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[3]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[4]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[5]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[6]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[7]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+--------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                      ;
+-------------------------+----------------------+-------------------+
; Source Clock(s)         ; Destination Clock(s) ; Delay Added in ns ;
+-------------------------+----------------------+-------------------+
; altera_reserved_tck     ; altera_reserved_tck  ; 172.4             ;
; CLOCK_50                ; CLOCK_50             ; 110.6             ;
; altera_reserved_tck,I/O ; altera_reserved_tck  ; 18.3              ;
+-------------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                                                                                                    ; Destination Register                                                                                                                                                                                                                                                                                             ; Delay Added in ns ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:cpu_data_master_translator|write_accepted                                                                                                                                                            ; RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:vgareset_s1_translator|wait_latency_counter[1]                                                                                                                                                      ; 1.633             ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|i_read                                                                                                                                                                                                                                                           ; RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|RLC_game_system_mm_interconnect_0_cmd_mux_001:cmd_mux_001|packet_in_progress                                                                                                                                                       ; 1.218             ;
; altera_reserved_tck                                                                                                                                                                                                                                                                                                ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]                                                                                                                                                                                                            ; 1.106             ;
; altera_internal_jtag~FF_19                                                                                                                                                                                                                                                                                         ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]                                                                                                                                                                                                            ; 1.106             ;
; altera_internal_jtag~FF_38                                                                                                                                                                                                                                                                                         ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]                                                                                                                                                                                                            ; 1.106             ;
; RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:cpu_instruction_master_translator|read_accepted                                                                                                                                                      ; RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|RLC_game_system_mm_interconnect_0_cmd_mux_001:cmd_mux_001|packet_in_progress                                                                                                                                                       ; 1.097             ;
; RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:cpu_jtag_debug_module_agent_rsp_fifo|mem[0][59]                                                                                                                                                                ; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|i_read                                                                                                                                                                                                                                                         ; 1.069             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][4]                                                                                                                                                                                                                                 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][4]                                                                                                                                                                                                                                      ; 1.066             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][2]                                                                                                                                                                                                                                 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][2]                                                                                                                                                                                                                                      ; 1.066             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][1]                                                                                                                                                                                                                                 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][1]                                                                                                                                                                                                                                      ; 1.066             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][0]                                                                                                                                                                                                                                 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]                                                                                                                                                                                                                                      ; 1.051             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][3]                                                                                                                                                                                                                                 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][3]                                                                                                                                                                                                                                      ; 1.039             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][2]                                                                                                                                                                                                                                        ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][2]                                                                                                                                                                                                                               ; 1.030             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][3]                                                                                                                                                                                                                                        ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][3]                                                                                                                                                                                                                               ; 1.021             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]                                                                                                                                                                                                                                      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][3]                                                                                                                                                                                                                                      ; 1.021             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[0]                                                                                                                                                                                                                                      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]                                                                                                                                                                                                                                        ; 1.017             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][3]                                                                                                                                                                                                                                        ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][3]                                                                                                                                                                                                                               ; 1.015             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[6]                                                                                                                                                                                                                                          ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                                                                                                   ; 0.983             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][2]                                                                                                                                                                                                                                        ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][2]                                                                                                                                                                                                                               ; 0.978             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][1]                                                                                                                                                                                                                                        ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][1]                                                                                                                                                                                                                               ; 0.978             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][4]                                                                                                                                                                                                                                        ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][4]                                                                                                                                                                                                                               ; 0.964             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]                                                                                                                                                                                                                                        ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][0]                                                                                                                                                                                                                               ; 0.964             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]                                                                                                                                                                                                              ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[1]                                                                                                                                                                                                                 ; 0.961             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][2]                                                                                                                                                                                                                                 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][2]                                                                                                                                                                                                                                      ; 0.955             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                                   ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[2]                                                                                                                                                                                                                               ; 0.948             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][3]                                                                                                                                                                                                                                 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][3]                                                                                                                                                                                                                                      ; 0.943             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                   ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]                                                                                                                                                                                                                                  ; 0.934             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[7]                                                                                                                                                                                                                   ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                 ; 0.931             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[6]                                                                                                                                                                                                                                       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                                ; 0.918             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[3]                                                                                                                                                                                                                                 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[2]                                                                                                                                                                                                                               ; 0.911             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]                                                                                                                                                                                                                                          ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][1]                                                                                                                                                                                                                               ; 0.893             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]                                                                                                                                                                                                                                          ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][2]                                                                                                                                                                                                                               ; 0.893             ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_nios2_oci:the_RLC_game_system_cpu_nios2_oci|RLC_game_system_cpu_jtag_debug_module_wrapper:the_RLC_game_system_cpu_jtag_debug_module_wrapper|RLC_game_system_cpu_jtag_debug_module_tck:the_RLC_game_system_cpu_jtag_debug_module_tck|sr[5]    ; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_nios2_oci:the_RLC_game_system_cpu_nios2_oci|RLC_game_system_cpu_jtag_debug_module_wrapper:the_RLC_game_system_cpu_jtag_debug_module_wrapper|RLC_game_system_cpu_jtag_debug_module_tck:the_RLC_game_system_cpu_jtag_debug_module_tck|sr[4]  ; 0.886             ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_nios2_oci:the_RLC_game_system_cpu_nios2_oci|RLC_game_system_cpu_jtag_debug_module_wrapper:the_RLC_game_system_cpu_jtag_debug_module_wrapper|RLC_game_system_cpu_jtag_debug_module_tck:the_RLC_game_system_cpu_jtag_debug_module_tck|sr[18]   ; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_nios2_oci:the_RLC_game_system_cpu_nios2_oci|RLC_game_system_cpu_jtag_debug_module_wrapper:the_RLC_game_system_cpu_jtag_debug_module_wrapper|RLC_game_system_cpu_jtag_debug_module_tck:the_RLC_game_system_cpu_jtag_debug_module_tck|sr[17] ; 0.882             ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_nios2_oci:the_RLC_game_system_cpu_nios2_oci|RLC_game_system_cpu_jtag_debug_module_wrapper:the_RLC_game_system_cpu_jtag_debug_module_wrapper|RLC_game_system_cpu_jtag_debug_module_tck:the_RLC_game_system_cpu_jtag_debug_module_tck|sr[26]   ; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_nios2_oci:the_RLC_game_system_cpu_nios2_oci|RLC_game_system_cpu_jtag_debug_module_wrapper:the_RLC_game_system_cpu_jtag_debug_module_wrapper|RLC_game_system_cpu_jtag_debug_module_tck:the_RLC_game_system_cpu_jtag_debug_module_tck|sr[25] ; 0.882             ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_nios2_oci:the_RLC_game_system_cpu_nios2_oci|RLC_game_system_cpu_jtag_debug_module_wrapper:the_RLC_game_system_cpu_jtag_debug_module_wrapper|RLC_game_system_cpu_jtag_debug_module_tck:the_RLC_game_system_cpu_jtag_debug_module_tck|sr[9]    ; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_nios2_oci:the_RLC_game_system_cpu_nios2_oci|RLC_game_system_cpu_jtag_debug_module_wrapper:the_RLC_game_system_cpu_jtag_debug_module_wrapper|RLC_game_system_cpu_jtag_debug_module_tck:the_RLC_game_system_cpu_jtag_debug_module_tck|sr[8]  ; 0.878             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]                                                                                                                                                                                                                                          ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][0]                                                                                                                                                                                                                               ; 0.876             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[2]                                                                                                                                                                                                                                 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[1]                                                                                                                                                                                                                               ; 0.874             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[5]                                                                                                                                                                                                                   ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                 ; 0.869             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[9]                                                                                                                                                                                                                   ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[10]                                                                                                                                                                                                                ; 0.869             ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_nios2_oci:the_RLC_game_system_cpu_nios2_oci|RLC_game_system_cpu_jtag_debug_module_wrapper:the_RLC_game_system_cpu_jtag_debug_module_wrapper|RLC_game_system_cpu_jtag_debug_module_tck:the_RLC_game_system_cpu_jtag_debug_module_tck|sr[19]   ; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_nios2_oci:the_RLC_game_system_cpu_nios2_oci|RLC_game_system_cpu_jtag_debug_module_wrapper:the_RLC_game_system_cpu_jtag_debug_module_wrapper|RLC_game_system_cpu_jtag_debug_module_tck:the_RLC_game_system_cpu_jtag_debug_module_tck|sr[18] ; 0.868             ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_nios2_oci:the_RLC_game_system_cpu_nios2_oci|RLC_game_system_cpu_jtag_debug_module_wrapper:the_RLC_game_system_cpu_jtag_debug_module_wrapper|RLC_game_system_cpu_jtag_debug_module_tck:the_RLC_game_system_cpu_jtag_debug_module_tck|sr[27]   ; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_nios2_oci:the_RLC_game_system_cpu_nios2_oci|RLC_game_system_cpu_jtag_debug_module_wrapper:the_RLC_game_system_cpu_jtag_debug_module_wrapper|RLC_game_system_cpu_jtag_debug_module_tck:the_RLC_game_system_cpu_jtag_debug_module_tck|sr[26] ; 0.868             ;
; RLC_game_system:cpuModule|RLC_game_system_jtag_uart:jtag_uart|alt_jtag_atlantic:RLC_game_system_jtag_uart_alt_jtag_atlantic|td_shift[4]                                                                                                                                                                            ; RLC_game_system:cpuModule|RLC_game_system_jtag_uart:jtag_uart|alt_jtag_atlantic:RLC_game_system_jtag_uart_alt_jtag_atlantic|td_shift[3]                                                                                                                                                                          ; 0.862             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[1]                                                                                                                                                                                                                                       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[0]                                                                                                                                                                                                                                     ; 0.862             ;
; RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_mem_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                       ; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|W_valid                                                                                                                                                                                                                                                        ; 0.850             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[3]                                                                                                                                                                                                                                    ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[0]                                                                                                                                                                                                                                 ; 0.846             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]                                                                                                                                                                                                                                    ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[0]                                                                                                                                                                                                                                 ; 0.846             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[1]                                                                                                                                                                                                                                    ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[0]                                                                                                                                                                                                                                 ; 0.846             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]                                                                                                                                                                                                                                    ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[0]                                                                                                                                                                                                                                 ; 0.846             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]                                                                                                                                                                                                                                    ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[0]                                                                                                                                                                                                                                 ; 0.846             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]                                                                                                                                                                                                                                          ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]                                                                                                                                                                                                                                        ; 0.836             ;
; RLC_game_system:cpuModule|RLC_game_system_jtag_uart:jtag_uart|alt_jtag_atlantic:RLC_game_system_jtag_uart_alt_jtag_atlantic|td_shift[1]                                                                                                                                                                            ; RLC_game_system:cpuModule|RLC_game_system_jtag_uart:jtag_uart|alt_jtag_atlantic:RLC_game_system_jtag_uart_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                          ; 0.836             ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_nios2_oci:the_RLC_game_system_cpu_nios2_oci|RLC_game_system_cpu_jtag_debug_module_wrapper:the_RLC_game_system_cpu_jtag_debug_module_wrapper|RLC_game_system_cpu_jtag_debug_module_tck:the_RLC_game_system_cpu_jtag_debug_module_tck|sr[13]   ; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_nios2_oci:the_RLC_game_system_cpu_nios2_oci|RLC_game_system_cpu_jtag_debug_module_wrapper:the_RLC_game_system_cpu_jtag_debug_module_wrapper|RLC_game_system_cpu_jtag_debug_module_tck:the_RLC_game_system_cpu_jtag_debug_module_tck|sr[12] ; 0.821             ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_nios2_oci:the_RLC_game_system_cpu_nios2_oci|RLC_game_system_cpu_jtag_debug_module_wrapper:the_RLC_game_system_cpu_jtag_debug_module_wrapper|RLC_game_system_cpu_jtag_debug_module_tck:the_RLC_game_system_cpu_jtag_debug_module_tck|sr[20]   ; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_nios2_oci:the_RLC_game_system_cpu_nios2_oci|RLC_game_system_cpu_jtag_debug_module_wrapper:the_RLC_game_system_cpu_jtag_debug_module_wrapper|RLC_game_system_cpu_jtag_debug_module_tck:the_RLC_game_system_cpu_jtag_debug_module_tck|sr[19] ; 0.819             ;
; RLC_game_system:cpuModule|RLC_game_system_jtag_uart:jtag_uart|alt_jtag_atlantic:RLC_game_system_jtag_uart_alt_jtag_atlantic|td_shift[7]                                                                                                                                                                            ; RLC_game_system:cpuModule|RLC_game_system_jtag_uart:jtag_uart|alt_jtag_atlantic:RLC_game_system_jtag_uart_alt_jtag_atlantic|td_shift[6]                                                                                                                                                                          ; 0.818             ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_nios2_oci:the_RLC_game_system_cpu_nios2_oci|RLC_game_system_cpu_jtag_debug_module_wrapper:the_RLC_game_system_cpu_jtag_debug_module_wrapper|RLC_game_system_cpu_jtag_debug_module_tck:the_RLC_game_system_cpu_jtag_debug_module_tck|sr[22]   ; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_nios2_oci:the_RLC_game_system_cpu_nios2_oci|RLC_game_system_cpu_jtag_debug_module_wrapper:the_RLC_game_system_cpu_jtag_debug_module_wrapper|RLC_game_system_cpu_jtag_debug_module_tck:the_RLC_game_system_cpu_jtag_debug_module_tck|sr[21] ; 0.816             ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_nios2_oci:the_RLC_game_system_cpu_nios2_oci|RLC_game_system_cpu_jtag_debug_module_wrapper:the_RLC_game_system_cpu_jtag_debug_module_wrapper|RLC_game_system_cpu_jtag_debug_module_tck:the_RLC_game_system_cpu_jtag_debug_module_tck|sr[28]   ; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_nios2_oci:the_RLC_game_system_cpu_nios2_oci|RLC_game_system_cpu_jtag_debug_module_wrapper:the_RLC_game_system_cpu_jtag_debug_module_wrapper|RLC_game_system_cpu_jtag_debug_module_tck:the_RLC_game_system_cpu_jtag_debug_module_tck|sr[27] ; 0.816             ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_nios2_oci:the_RLC_game_system_cpu_nios2_oci|RLC_game_system_cpu_jtag_debug_module_wrapper:the_RLC_game_system_cpu_jtag_debug_module_wrapper|RLC_game_system_cpu_jtag_debug_module_tck:the_RLC_game_system_cpu_jtag_debug_module_tck|sr[30]   ; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_nios2_oci:the_RLC_game_system_cpu_nios2_oci|RLC_game_system_cpu_jtag_debug_module_wrapper:the_RLC_game_system_cpu_jtag_debug_module_wrapper|RLC_game_system_cpu_jtag_debug_module_tck:the_RLC_game_system_cpu_jtag_debug_module_tck|sr[29] ; 0.816             ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_nios2_oci:the_RLC_game_system_cpu_nios2_oci|RLC_game_system_cpu_jtag_debug_module_wrapper:the_RLC_game_system_cpu_jtag_debug_module_wrapper|RLC_game_system_cpu_jtag_debug_module_tck:the_RLC_game_system_cpu_jtag_debug_module_tck|sr[24]   ; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_nios2_oci:the_RLC_game_system_cpu_nios2_oci|RLC_game_system_cpu_jtag_debug_module_wrapper:the_RLC_game_system_cpu_jtag_debug_module_wrapper|RLC_game_system_cpu_jtag_debug_module_tck:the_RLC_game_system_cpu_jtag_debug_module_tck|sr[23] ; 0.816             ;
; RLC_game_system:cpuModule|RLC_game_system_jtag_uart:jtag_uart|alt_jtag_atlantic:RLC_game_system_jtag_uart_alt_jtag_atlantic|count[9]                                                                                                                                                                               ; RLC_game_system:cpuModule|RLC_game_system_jtag_uart:jtag_uart|alt_jtag_atlantic:RLC_game_system_jtag_uart_alt_jtag_atlantic|td_shift[6]                                                                                                                                                                          ; 0.814             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]                                                                                                                                                                                                                        ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]                                                                                                                                                                                                                     ; 0.813             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]                                                                                                                                                                                                              ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[2]                                                                                                                                                                                                                 ; 0.812             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                                  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[2]                                                                                                                                                                                                                 ; 0.812             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                                   ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[2]                                                                                                                                                                                                                 ; 0.812             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[1]                                                                                                                                                                                                                   ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]                                                                                                                                                                                                                 ; 0.808             ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_nios2_oci:the_RLC_game_system_cpu_nios2_oci|RLC_game_system_cpu_jtag_debug_module_wrapper:the_RLC_game_system_cpu_jtag_debug_module_wrapper|RLC_game_system_cpu_jtag_debug_module_tck:the_RLC_game_system_cpu_jtag_debug_module_tck|sr[12]   ; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_nios2_oci:the_RLC_game_system_cpu_nios2_oci|RLC_game_system_cpu_jtag_debug_module_wrapper:the_RLC_game_system_cpu_jtag_debug_module_wrapper|RLC_game_system_cpu_jtag_debug_module_tck:the_RLC_game_system_cpu_jtag_debug_module_tck|sr[11] ; 0.807             ;
; RLC_game_system:cpuModule|RLC_game_system_jtag_uart:jtag_uart|alt_jtag_atlantic:RLC_game_system_jtag_uart_alt_jtag_atlantic|td_shift[5]                                                                                                                                                                            ; RLC_game_system:cpuModule|RLC_game_system_jtag_uart:jtag_uart|alt_jtag_atlantic:RLC_game_system_jtag_uart_alt_jtag_atlantic|td_shift[4]                                                                                                                                                                          ; 0.804             ;
; RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:cpu_jtag_debug_module_agent_rsp_fifo|mem_used[1]                                                                                                                                                               ; RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|RLC_game_system_mm_interconnect_0_cmd_mux_001:cmd_mux_001|packet_in_progress                                                                                                                                                       ; 0.803             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[3]                                                                                                                                                                                                                                   ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[2]                                                                                                                                                                                                                                 ; 0.802             ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_nios2_oci:the_RLC_game_system_cpu_nios2_oci|RLC_game_system_cpu_jtag_debug_module_wrapper:the_RLC_game_system_cpu_jtag_debug_module_wrapper|RLC_game_system_cpu_jtag_debug_module_tck:the_RLC_game_system_cpu_jtag_debug_module_tck|sr[25]   ; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_nios2_oci:the_RLC_game_system_cpu_nios2_oci|RLC_game_system_cpu_jtag_debug_module_wrapper:the_RLC_game_system_cpu_jtag_debug_module_wrapper|RLC_game_system_cpu_jtag_debug_module_tck:the_RLC_game_system_cpu_jtag_debug_module_tck|sr[24] ; 0.802             ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_nios2_oci:the_RLC_game_system_cpu_nios2_oci|RLC_game_system_cpu_jtag_debug_module_wrapper:the_RLC_game_system_cpu_jtag_debug_module_wrapper|RLC_game_system_cpu_jtag_debug_module_tck:the_RLC_game_system_cpu_jtag_debug_module_tck|sr[21]   ; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_nios2_oci:the_RLC_game_system_cpu_nios2_oci|RLC_game_system_cpu_jtag_debug_module_wrapper:the_RLC_game_system_cpu_jtag_debug_module_wrapper|RLC_game_system_cpu_jtag_debug_module_tck:the_RLC_game_system_cpu_jtag_debug_module_tck|sr[20] ; 0.802             ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_nios2_oci:the_RLC_game_system_cpu_nios2_oci|RLC_game_system_cpu_jtag_debug_module_wrapper:the_RLC_game_system_cpu_jtag_debug_module_wrapper|RLC_game_system_cpu_jtag_debug_module_tck:the_RLC_game_system_cpu_jtag_debug_module_tck|sr[29]   ; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_nios2_oci:the_RLC_game_system_cpu_nios2_oci|RLC_game_system_cpu_jtag_debug_module_wrapper:the_RLC_game_system_cpu_jtag_debug_module_wrapper|RLC_game_system_cpu_jtag_debug_module_tck:the_RLC_game_system_cpu_jtag_debug_module_tck|sr[28] ; 0.802             ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_nios2_oci:the_RLC_game_system_cpu_nios2_oci|RLC_game_system_cpu_jtag_debug_module_wrapper:the_RLC_game_system_cpu_jtag_debug_module_wrapper|RLC_game_system_cpu_jtag_debug_module_tck:the_RLC_game_system_cpu_jtag_debug_module_tck|sr[17]   ; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_nios2_oci:the_RLC_game_system_cpu_nios2_oci|RLC_game_system_cpu_jtag_debug_module_wrapper:the_RLC_game_system_cpu_jtag_debug_module_wrapper|RLC_game_system_cpu_jtag_debug_module_tck:the_RLC_game_system_cpu_jtag_debug_module_tck|sr[16] ; 0.801             ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_nios2_oci:the_RLC_game_system_cpu_nios2_oci|RLC_game_system_cpu_jtag_debug_module_wrapper:the_RLC_game_system_cpu_jtag_debug_module_wrapper|RLC_game_system_cpu_jtag_debug_module_tck:the_RLC_game_system_cpu_jtag_debug_module_tck|sr[6]    ; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_nios2_oci:the_RLC_game_system_cpu_nios2_oci|RLC_game_system_cpu_jtag_debug_module_wrapper:the_RLC_game_system_cpu_jtag_debug_module_wrapper|RLC_game_system_cpu_jtag_debug_module_tck:the_RLC_game_system_cpu_jtag_debug_module_tck|sr[5]  ; 0.799             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[3]                                                                                                                                                                                                                        ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[3]                                                                                                                                                                                                                     ; 0.796             ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_nios2_oci:the_RLC_game_system_cpu_nios2_oci|RLC_game_system_cpu_jtag_debug_module_wrapper:the_RLC_game_system_cpu_jtag_debug_module_wrapper|RLC_game_system_cpu_jtag_debug_module_tck:the_RLC_game_system_cpu_jtag_debug_module_tck|sr[23]   ; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_nios2_oci:the_RLC_game_system_cpu_nios2_oci|RLC_game_system_cpu_jtag_debug_module_wrapper:the_RLC_game_system_cpu_jtag_debug_module_wrapper|RLC_game_system_cpu_jtag_debug_module_tck:the_RLC_game_system_cpu_jtag_debug_module_tck|sr[22] ; 0.796             ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_nios2_oci:the_RLC_game_system_cpu_nios2_oci|RLC_game_system_cpu_jtag_debug_module_wrapper:the_RLC_game_system_cpu_jtag_debug_module_wrapper|RLC_game_system_cpu_jtag_debug_module_tck:the_RLC_game_system_cpu_jtag_debug_module_tck|DRsize~4 ; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_nios2_oci:the_RLC_game_system_cpu_nios2_oci|RLC_game_system_cpu_jtag_debug_module_wrapper:the_RLC_game_system_cpu_jtag_debug_module_wrapper|RLC_game_system_cpu_jtag_debug_module_tck:the_RLC_game_system_cpu_jtag_debug_module_tck|sr[0]  ; 0.795             ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_nios2_oci:the_RLC_game_system_cpu_nios2_oci|RLC_game_system_cpu_jtag_debug_module_wrapper:the_RLC_game_system_cpu_jtag_debug_module_wrapper|RLC_game_system_cpu_jtag_debug_module_tck:the_RLC_game_system_cpu_jtag_debug_module_tck|DRsize~3 ; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_nios2_oci:the_RLC_game_system_cpu_nios2_oci|RLC_game_system_cpu_jtag_debug_module_wrapper:the_RLC_game_system_cpu_jtag_debug_module_wrapper|RLC_game_system_cpu_jtag_debug_module_tck:the_RLC_game_system_cpu_jtag_debug_module_tck|sr[0]  ; 0.785             ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_nios2_oci:the_RLC_game_system_cpu_nios2_oci|RLC_game_system_cpu_jtag_debug_module_wrapper:the_RLC_game_system_cpu_jtag_debug_module_wrapper|RLC_game_system_cpu_jtag_debug_module_tck:the_RLC_game_system_cpu_jtag_debug_module_tck|sr[34]   ; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_nios2_oci:the_RLC_game_system_cpu_nios2_oci|RLC_game_system_cpu_jtag_debug_module_wrapper:the_RLC_game_system_cpu_jtag_debug_module_wrapper|RLC_game_system_cpu_jtag_debug_module_tck:the_RLC_game_system_cpu_jtag_debug_module_tck|sr[33] ; 0.785             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                                                                                              ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]                                                                                                                                                                                                                                        ; 0.784             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[1]                                                                                                                                                                                                                                   ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[0]                                                                                                                                                                                                                                 ; 0.782             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[1]                                                                                                                                                                                                                                 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[0]                                                                                                                                                                                                                               ; 0.776             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[3]                                                                                                                                                                                                                   ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[2]                                                                                                                                                                                                                 ; 0.773             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[2]                                                                                                                                                                                                                   ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[1]                                                                                                                                                                                                                 ; 0.773             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[2]                                                                                                                                                                                                                                   ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[1]                                                                                                                                                                                                                                 ; 0.767             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]                                                                                                                                                                                                              ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]                                                                                                                                                                                                                 ; 0.763             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]                                                                                                                                                                                                              ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]                                                                                                                                                                                                                 ; 0.763             ;
; RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|RLC_game_system_mm_interconnect_0_cmd_mux_001:cmd_mux_001|saved_grant[0]                                                                                                                                                             ; RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|RLC_game_system_mm_interconnect_0_cmd_mux_001:cmd_mux_001|packet_in_progress                                                                                                                                                       ; 0.753             ;
; RLC_game_system:cpuModule|RLC_game_system_jtag_uart:jtag_uart|alt_jtag_atlantic:RLC_game_system_jtag_uart_alt_jtag_atlantic|count[8]                                                                                                                                                                               ; RLC_game_system:cpuModule|RLC_game_system_jtag_uart:jtag_uart|alt_jtag_atlantic:RLC_game_system_jtag_uart_alt_jtag_atlantic|count[9]                                                                                                                                                                             ; 0.745             ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_nios2_oci:the_RLC_game_system_cpu_nios2_oci|RLC_game_system_cpu_jtag_debug_module_wrapper:the_RLC_game_system_cpu_jtag_debug_module_wrapper|RLC_game_system_cpu_jtag_debug_module_tck:the_RLC_game_system_cpu_jtag_debug_module_tck|DRsize~5 ; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_nios2_oci:the_RLC_game_system_cpu_nios2_oci|RLC_game_system_cpu_jtag_debug_module_wrapper:the_RLC_game_system_cpu_jtag_debug_module_wrapper|RLC_game_system_cpu_jtag_debug_module_tck:the_RLC_game_system_cpu_jtag_debug_module_tck|sr[0]  ; 0.744             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][4]                                                                                                                                                                                                                                        ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][4]                                                                                                                                                                                                                               ; 0.739             ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_nios2_oci:the_RLC_game_system_cpu_nios2_oci|RLC_game_system_cpu_jtag_debug_module_wrapper:the_RLC_game_system_cpu_jtag_debug_module_wrapper|RLC_game_system_cpu_jtag_debug_module_tck:the_RLC_game_system_cpu_jtag_debug_module_tck|sr[7]    ; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|RLC_game_system_cpu_nios2_oci:the_RLC_game_system_cpu_nios2_oci|RLC_game_system_cpu_jtag_debug_module_wrapper:the_RLC_game_system_cpu_jtag_debug_module_wrapper|RLC_game_system_cpu_jtag_debug_module_tck:the_RLC_game_system_cpu_jtag_debug_module_tck|sr[6]  ; 0.734             ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|F_pc[16]                                                                                                                                                                                                                                                         ; RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|RLC_game_system_mm_interconnect_0_cmd_mux_001:cmd_mux_001|packet_in_progress                                                                                                                                                       ; 0.721             ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|W_alu_result[19]                                                                                                                                                                                                                                                 ; RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|RLC_game_system_mm_interconnect_0_cmd_mux_001:cmd_mux_001|packet_in_progress                                                                                                                                                       ; 0.721             ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|W_alu_result[17]                                                                                                                                                                                                                                                 ; RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|RLC_game_system_mm_interconnect_0_cmd_mux_001:cmd_mux_001|packet_in_progress                                                                                                                                                       ; 0.721             ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|F_pc[14]                                                                                                                                                                                                                                                         ; RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|RLC_game_system_mm_interconnect_0_cmd_mux_001:cmd_mux_001|packet_in_progress                                                                                                                                                       ; 0.721             ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|F_pc[15]                                                                                                                                                                                                                                                         ; RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|RLC_game_system_mm_interconnect_0_cmd_mux_001:cmd_mux_001|packet_in_progress                                                                                                                                                       ; 0.721             ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|W_alu_result[7]                                                                                                                                                                                                                                                  ; RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|RLC_game_system_mm_interconnect_0_cmd_mux_001:cmd_mux_001|packet_in_progress                                                                                                                                                       ; 0.721             ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|W_alu_result[8]                                                                                                                                                                                                                                                  ; RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|RLC_game_system_mm_interconnect_0_cmd_mux_001:cmd_mux_001|packet_in_progress                                                                                                                                                       ; 0.721             ;
; RLC_game_system:cpuModule|RLC_game_system_cpu:cpu|W_alu_result[9]                                                                                                                                                                                                                                                  ; RLC_game_system:cpuModule|RLC_game_system_mm_interconnect_0:mm_interconnect_0|RLC_game_system_mm_interconnect_0_cmd_mux_001:cmd_mux_001|packet_in_progress                                                                                                                                                       ; 0.721             ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 5CSEMA5F31C6 for design "DE1_SoC"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (184020): Starting Fitter periphery placement operations
Info (11191): Automatically promoted 2 clocks (2 global)
    Info (11162): CLOCK_50~inputCLKENA0 with 1850 fanout uses global clock CLKCTRL_G6
    Info (11162): GPIO_0[16]~inputCLKENA0 with 28 fanout uses global clock CLKCTRL_G7
        Warning (179010): Source I/O is not placed onto a dedicated REFCLK input pin
            Info (179012): Refclk input I/O pad GPIO_0[16] is placed onto PIN_AA18
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
Warning (12618): 1 input pin(s) will use non-dedicated clock routing -- review the clock promotion messages above for details
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (176233): Starting register packing
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity sld_jtag_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 30MHz   
        Info (332166): if { [string equal quartus_fit $::TimeQuestInfo(nameofexecutable)] } { set_max_delay -to [get_ports { altera_reserved_tdo } ] 0 }
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'Qsys/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'Qsys/synthesis/submodules/RLC_game_system_cpu.sdc'
Info (332104): Reading SDC File: 'DE1_SoC.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 3 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   33.333 altera_reserved_tck
    Info (332111):   39.714      clk_vga
    Info (332111):   20.000     CLOCK_50
Info (176235): Finished register packing
    Extra Info (176218): Packed 8 registers into blocks of type EC
    Extra Info (176218): Packed 384 registers into blocks of type DSP block
    Extra Info (176220): Created 384 register duplicates
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:13
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:41
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:17
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 7% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 25% of the available device resources in the region that extends from location X45_Y11 to location X55_Y22
Info (170194): Fitter routing operations ending: elapsed time is 00:01:08
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 21.45 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:45
Warning (169064): Following 18 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin GPIO_0[0] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[1] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[16] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[17] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[14] has a permanently enabled output enable
    Info (169065): Pin GPIO_0[15] has a permanently enabled output enable
    Info (169065): Pin GPIO_0[2] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[3] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[4] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[5] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[6] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[7] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[8] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[9] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[10] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[11] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[12] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[13] has a permanently disabled output enable
Info (144001): Generated suppressed messages file C:/Users/Grant/Documents/UW/EE371/lab5/output_files/DE1_SoC.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 3438 megabytes
    Info: Processing ended: Thu Jun 08 17:22:45 2017
    Info: Elapsed time: 00:04:24
    Info: Total CPU time (on all processors): 00:09:07


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Grant/Documents/UW/EE371/lab5/output_files/DE1_SoC.fit.smsg.


