TimeQuest Timing Analyzer report for RAM_2P_16_8
Fri Apr 28 15:57:21 2017
Quartus Prime Version 15.1.1 Build 189 12/02/2015 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 13. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 22. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 30. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 15.1.1 Build 189 12/02/2015 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; RAM_2P_16_8                                         ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                             ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+
; Clock Name               ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                      ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+
; ClkDividerN:inst2|clkOut ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ClkDividerN:inst2|clkOut } ;
; CLOCK_50                 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                 ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 247.71 MHz ; 247.71 MHz      ; CLOCK_50   ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+----------+--------+-----------------+
; Clock    ; Slack  ; End Point TNS   ;
+----------+--------+-----------------+
; CLOCK_50 ; -3.037 ; -74.139         ;
+----------+--------+-----------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+----------+-------+-----------------+
; Clock    ; Slack ; End Point TNS   ;
+----------+-------+-----------------+
; CLOCK_50 ; 0.426 ; 0.000           ;
+----------+-------+-----------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLOCK_50                 ; -3.000 ; -37.695       ;
; ClkDividerN:inst2|clkOut ; -1.285 ; -164.480      ;
+--------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                                                                ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.037 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 3.525      ;
; -3.037 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 3.525      ;
; -3.037 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 3.525      ;
; -3.020 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.086     ; 3.932      ;
; -3.020 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.086     ; 3.932      ;
; -3.020 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.086     ; 3.932      ;
; -3.018 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.086     ; 3.930      ;
; -3.018 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.086     ; 3.930      ;
; -3.018 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.086     ; 3.930      ;
; -3.016 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 3.504      ;
; -3.016 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 3.504      ;
; -3.016 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 3.504      ;
; -3.009 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 3.497      ;
; -3.009 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 3.497      ;
; -3.009 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 3.497      ;
; -3.009 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.086     ; 3.921      ;
; -3.009 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.086     ; 3.921      ;
; -3.009 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.086     ; 3.921      ;
; -2.887 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.503     ; 3.382      ;
; -2.887 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.503     ; 3.382      ;
; -2.887 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.503     ; 3.382      ;
; -2.887 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.503     ; 3.382      ;
; -2.887 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.503     ; 3.382      ;
; -2.887 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.503     ; 3.382      ;
; -2.887 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.503     ; 3.382      ;
; -2.887 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.503     ; 3.382      ;
; -2.887 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.503     ; 3.382      ;
; -2.887 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.503     ; 3.382      ;
; -2.887 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.503     ; 3.382      ;
; -2.887 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.503     ; 3.382      ;
; -2.876 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.795      ;
; -2.876 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.795      ;
; -2.876 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.795      ;
; -2.874 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.793      ;
; -2.874 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.793      ;
; -2.874 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.793      ;
; -2.870 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.789      ;
; -2.870 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.789      ;
; -2.870 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.789      ;
; -2.870 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.789      ;
; -2.870 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.789      ;
; -2.870 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.789      ;
; -2.870 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.789      ;
; -2.870 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.789      ;
; -2.870 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.789      ;
; -2.870 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.789      ;
; -2.870 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.789      ;
; -2.870 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.789      ;
; -2.868 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.787      ;
; -2.868 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.787      ;
; -2.868 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.787      ;
; -2.868 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.787      ;
; -2.868 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.787      ;
; -2.868 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.787      ;
; -2.868 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.787      ;
; -2.868 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.787      ;
; -2.868 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.787      ;
; -2.868 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.787      ;
; -2.868 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.787      ;
; -2.868 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.787      ;
; -2.866 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.503     ; 3.361      ;
; -2.866 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.503     ; 3.361      ;
; -2.866 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.503     ; 3.361      ;
; -2.866 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.503     ; 3.361      ;
; -2.866 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.503     ; 3.361      ;
; -2.866 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.503     ; 3.361      ;
; -2.866 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.503     ; 3.361      ;
; -2.866 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.503     ; 3.361      ;
; -2.866 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.503     ; 3.361      ;
; -2.866 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.503     ; 3.361      ;
; -2.866 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.503     ; 3.361      ;
; -2.866 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.503     ; 3.361      ;
; -2.859 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.503     ; 3.354      ;
; -2.859 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.503     ; 3.354      ;
; -2.859 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.503     ; 3.354      ;
; -2.859 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.503     ; 3.354      ;
; -2.859 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.503     ; 3.354      ;
; -2.859 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.503     ; 3.354      ;
; -2.859 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.503     ; 3.354      ;
; -2.859 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.503     ; 3.354      ;
; -2.859 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.503     ; 3.354      ;
; -2.859 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.503     ; 3.354      ;
; -2.859 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.503     ; 3.354      ;
; -2.859 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.503     ; 3.354      ;
; -2.859 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.778      ;
; -2.859 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.778      ;
; -2.859 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.778      ;
; -2.859 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.778      ;
; -2.859 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.778      ;
; -2.859 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.778      ;
; -2.859 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.778      ;
; -2.859 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.778      ;
; -2.859 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.778      ;
; -2.859 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.778      ;
; -2.859 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.778      ;
; -2.859 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.778      ;
; -2.799 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.086     ; 3.711      ;
; -2.799 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.086     ; 3.711      ;
; -2.799 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.086     ; 3.711      ;
; -2.797 ; ClkDividerN:inst2|s_divCounter[9]  ; ClkDividerN:inst2|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.086     ; 3.709      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                                                                ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.426 ; ClkDividerN:inst2|s_divCounter[25] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.096      ; 0.708      ;
; 0.531 ; ClkDividerN:inst2|s_divCounter[5]  ; ClkDividerN:inst2|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.227      ;
; 0.550 ; ClkDividerN:inst2|s_divCounter[4]  ; ClkDividerN:inst2|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.246      ;
; 0.551 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.247      ;
; 0.643 ; ClkDividerN:inst2|s_divCounter[24] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.096      ; 0.925      ;
; 0.643 ; ClkDividerN:inst2|s_divCounter[17] ; ClkDividerN:inst2|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.096      ; 0.925      ;
; 0.643 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.908      ;
; 0.643 ; ClkDividerN:inst2|s_divCounter[10] ; ClkDividerN:inst2|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.908      ;
; 0.644 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.096      ; 0.926      ;
; 0.644 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.909      ;
; 0.644 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.909      ;
; 0.644 ; ClkDividerN:inst2|s_divCounter[9]  ; ClkDividerN:inst2|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.909      ;
; 0.644 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.909      ;
; 0.644 ; ClkDividerN:inst2|s_divCounter[6]  ; ClkDividerN:inst2|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.097      ; 0.927      ;
; 0.645 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.910      ;
; 0.645 ; ClkDividerN:inst2|s_divCounter[2]  ; ClkDividerN:inst2|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.910      ;
; 0.645 ; ClkDividerN:inst2|s_divCounter[5]  ; ClkDividerN:inst2|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.910      ;
; 0.649 ; ClkDividerN:inst2|s_divCounter[4]  ; ClkDividerN:inst2|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.914      ;
; 0.650 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.915      ;
; 0.656 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.352      ;
; 0.657 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.353      ;
; 0.658 ; ClkDividerN:inst2|s_divCounter[11] ; ClkDividerN:inst2|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.923      ;
; 0.658 ; ClkDividerN:inst2|s_divCounter[12] ; ClkDividerN:inst2|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.923      ;
; 0.672 ; ClkDividerN:inst2|s_divCounter[2]  ; ClkDividerN:inst2|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.368      ;
; 0.672 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.368      ;
; 0.677 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.942      ;
; 0.677 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.373      ;
; 0.710 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.406      ;
; 0.778 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.474      ;
; 0.783 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.479      ;
; 0.783 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.479      ;
; 0.798 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.494      ;
; 0.808 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.096      ; 1.090      ;
; 0.811 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.507      ;
; 0.813 ; ClkDividerN:inst2|s_divCounter[12] ; ClkDividerN:inst2|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.503      ; 1.502      ;
; 0.817 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.513      ;
; 0.818 ; ClkDividerN:inst2|s_divCounter[12] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.503      ; 1.507      ;
; 0.822 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.096      ; 1.104      ;
; 0.823 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.088      ;
; 0.836 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.532      ;
; 0.904 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.600      ;
; 0.924 ; ClkDividerN:inst2|s_divCounter[11] ; ClkDividerN:inst2|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.503      ; 1.613      ;
; 0.924 ; ClkDividerN:inst2|s_divCounter[10] ; ClkDividerN:inst2|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.503      ; 1.613      ;
; 0.929 ; ClkDividerN:inst2|s_divCounter[11] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.503      ; 1.618      ;
; 0.929 ; ClkDividerN:inst2|s_divCounter[10] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.503      ; 1.618      ;
; 0.943 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.639      ;
; 0.960 ; ClkDividerN:inst2|s_divCounter[17] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.096      ; 1.242      ;
; 0.961 ; ClkDividerN:inst2|s_divCounter[9]  ; ClkDividerN:inst2|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.226      ;
; 0.961 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.226      ;
; 0.961 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.226      ;
; 0.961 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.096      ; 1.243      ;
; 0.962 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.227      ;
; 0.962 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.227      ;
; 0.970 ; ClkDividerN:inst2|s_divCounter[10] ; ClkDividerN:inst2|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.235      ;
; 0.970 ; ClkDividerN:inst2|s_divCounter[24] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.096      ; 1.252      ;
; 0.971 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.236      ;
; 0.972 ; ClkDividerN:inst2|s_divCounter[2]  ; ClkDividerN:inst2|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.237      ;
; 0.975 ; ClkDividerN:inst2|s_divCounter[11] ; ClkDividerN:inst2|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.240      ;
; 0.975 ; ClkDividerN:inst2|s_divCounter[10] ; ClkDividerN:inst2|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.240      ;
; 0.976 ; ClkDividerN:inst2|s_divCounter[4]  ; ClkDividerN:inst2|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.241      ;
; 0.976 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.241      ;
; 0.977 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.242      ;
; 0.977 ; ClkDividerN:inst2|s_divCounter[2]  ; ClkDividerN:inst2|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.242      ;
; 0.985 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.250      ;
; 0.990 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.255      ;
; 1.036 ; ClkDividerN:inst2|s_divCounter[9]  ; ClkDividerN:inst2|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.503      ; 1.725      ;
; 1.041 ; ClkDividerN:inst2|s_divCounter[9]  ; ClkDividerN:inst2|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.503      ; 1.730      ;
; 1.051 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.503      ; 1.740      ;
; 1.056 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.503      ; 1.745      ;
; 1.070 ; ClkDividerN:inst2|s_divCounter[12] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.503      ; 1.759      ;
; 1.082 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.096      ; 1.364      ;
; 1.082 ; ClkDividerN:inst2|s_divCounter[9]  ; ClkDividerN:inst2|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.347      ;
; 1.082 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.347      ;
; 1.082 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.347      ;
; 1.083 ; ClkDividerN:inst2|s_divCounter[5]  ; ClkDividerN:inst2|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.348      ;
; 1.083 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.348      ;
; 1.083 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.348      ;
; 1.087 ; ClkDividerN:inst2|s_divCounter[9]  ; ClkDividerN:inst2|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.352      ;
; 1.087 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.352      ;
; 1.088 ; ClkDividerN:inst2|s_divCounter[5]  ; ClkDividerN:inst2|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.353      ;
; 1.088 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.353      ;
; 1.097 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.362      ;
; 1.098 ; ClkDividerN:inst2|s_divCounter[2]  ; ClkDividerN:inst2|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.363      ;
; 1.102 ; ClkDividerN:inst2|s_divCounter[4]  ; ClkDividerN:inst2|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.367      ;
; 1.102 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.367      ;
; 1.107 ; ClkDividerN:inst2|s_divCounter[4]  ; ClkDividerN:inst2|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.372      ;
; 1.111 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.376      ;
; 1.116 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.381      ;
; 1.135 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.096      ; 1.417      ;
; 1.140 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.096      ; 1.422      ;
; 1.162 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.503      ; 1.851      ;
; 1.167 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.503      ; 1.856      ;
; 1.181 ; ClkDividerN:inst2|s_divCounter[11] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.503      ; 1.870      ;
; 1.181 ; ClkDividerN:inst2|s_divCounter[10] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.503      ; 1.870      ;
; 1.191 ; ClkDividerN:inst2|s_divCounter[12] ; ClkDividerN:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.503      ; 1.880      ;
; 1.196 ; ClkDividerN:inst2|s_divCounter[12] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.503      ; 1.885      ;
; 1.208 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.473      ;
; 1.208 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.473      ;
; 1.209 ; ClkDividerN:inst2|s_divCounter[5]  ; ClkDividerN:inst2|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.474      ;
; 1.209 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.474      ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 270.27 MHz ; 250.0 MHz       ; CLOCK_50   ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; CLOCK_50 ; -2.700 ; -65.586        ;
+----------+--------+----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+----------+-------+----------------+
; Clock    ; Slack ; End Point TNS  ;
+----------+-------+----------------+
; CLOCK_50 ; 0.386 ; 0.000          ;
+----------+-------+----------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary  ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLOCK_50                 ; -3.000 ; -37.695       ;
; ClkDividerN:inst2|clkOut ; -1.285 ; -164.480      ;
+--------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                 ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.700 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.466     ; 3.233      ;
; -2.700 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.466     ; 3.233      ;
; -2.700 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.466     ; 3.233      ;
; -2.679 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 3.601      ;
; -2.679 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 3.601      ;
; -2.679 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 3.601      ;
; -2.678 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 3.600      ;
; -2.678 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 3.600      ;
; -2.678 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 3.600      ;
; -2.676 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.466     ; 3.209      ;
; -2.676 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.466     ; 3.209      ;
; -2.676 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.466     ; 3.209      ;
; -2.673 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 3.595      ;
; -2.673 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 3.595      ;
; -2.673 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 3.595      ;
; -2.666 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.466     ; 3.199      ;
; -2.666 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.466     ; 3.199      ;
; -2.666 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.466     ; 3.199      ;
; -2.564 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.460     ; 3.103      ;
; -2.564 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.460     ; 3.103      ;
; -2.564 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.460     ; 3.103      ;
; -2.564 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.460     ; 3.103      ;
; -2.564 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.460     ; 3.103      ;
; -2.564 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.460     ; 3.103      ;
; -2.564 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.460     ; 3.103      ;
; -2.564 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.460     ; 3.103      ;
; -2.564 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.460     ; 3.103      ;
; -2.564 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.460     ; 3.103      ;
; -2.564 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.460     ; 3.103      ;
; -2.564 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.460     ; 3.103      ;
; -2.544 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.473      ;
; -2.544 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.473      ;
; -2.544 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.473      ;
; -2.543 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.471      ;
; -2.543 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.471      ;
; -2.543 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.471      ;
; -2.543 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.471      ;
; -2.543 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.471      ;
; -2.543 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.471      ;
; -2.543 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.471      ;
; -2.543 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.471      ;
; -2.543 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.471      ;
; -2.543 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.471      ;
; -2.543 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.471      ;
; -2.543 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.471      ;
; -2.542 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.470      ;
; -2.542 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.470      ;
; -2.542 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.470      ;
; -2.542 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.470      ;
; -2.542 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.470      ;
; -2.542 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.470      ;
; -2.542 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.470      ;
; -2.542 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.470      ;
; -2.542 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.470      ;
; -2.542 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.470      ;
; -2.542 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.470      ;
; -2.542 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.470      ;
; -2.541 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.470      ;
; -2.541 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.470      ;
; -2.541 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.470      ;
; -2.537 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.465      ;
; -2.537 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.465      ;
; -2.537 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.465      ;
; -2.537 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.465      ;
; -2.537 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.465      ;
; -2.537 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.465      ;
; -2.537 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.465      ;
; -2.537 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.465      ;
; -2.537 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.465      ;
; -2.537 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.465      ;
; -2.537 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.465      ;
; -2.537 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.465      ;
; -2.530 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.460     ; 3.069      ;
; -2.530 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.460     ; 3.069      ;
; -2.530 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.460     ; 3.069      ;
; -2.530 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.460     ; 3.069      ;
; -2.530 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.460     ; 3.069      ;
; -2.530 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.460     ; 3.069      ;
; -2.530 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.460     ; 3.069      ;
; -2.530 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.460     ; 3.069      ;
; -2.530 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.460     ; 3.069      ;
; -2.530 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.460     ; 3.069      ;
; -2.530 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.460     ; 3.069      ;
; -2.530 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.460     ; 3.069      ;
; -2.524 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.460     ; 3.063      ;
; -2.524 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.460     ; 3.063      ;
; -2.524 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.460     ; 3.063      ;
; -2.524 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.460     ; 3.063      ;
; -2.524 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.460     ; 3.063      ;
; -2.524 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.460     ; 3.063      ;
; -2.524 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.460     ; 3.063      ;
; -2.524 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.460     ; 3.063      ;
; -2.524 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.460     ; 3.063      ;
; -2.524 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.460     ; 3.063      ;
; -2.524 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.460     ; 3.063      ;
; -2.524 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.460     ; 3.063      ;
; -2.485 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 3.407      ;
; -2.485 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 3.407      ;
; -2.485 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 3.407      ;
; -2.484 ; ClkDividerN:inst2|s_divCounter[9]  ; ClkDividerN:inst2|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 3.406      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                 ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.386 ; ClkDividerN:inst2|s_divCounter[25] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.086      ; 0.643      ;
; 0.481 ; ClkDividerN:inst2|s_divCounter[5]  ; ClkDividerN:inst2|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 1.119      ;
; 0.496 ; ClkDividerN:inst2|s_divCounter[4]  ; ClkDividerN:inst2|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 1.134      ;
; 0.497 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.466      ; 1.134      ;
; 0.586 ; ClkDividerN:inst2|s_divCounter[10] ; ClkDividerN:inst2|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.828      ;
; 0.587 ; ClkDividerN:inst2|s_divCounter[24] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.086      ; 0.844      ;
; 0.588 ; ClkDividerN:inst2|s_divCounter[2]  ; ClkDividerN:inst2|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.830      ;
; 0.588 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.830      ;
; 0.588 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.830      ;
; 0.588 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 1.226      ;
; 0.589 ; ClkDividerN:inst2|s_divCounter[17] ; ClkDividerN:inst2|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.086      ; 0.846      ;
; 0.589 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.831      ;
; 0.589 ; ClkDividerN:inst2|s_divCounter[9]  ; ClkDividerN:inst2|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.831      ;
; 0.590 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.086      ; 0.847      ;
; 0.590 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.832      ;
; 0.590 ; ClkDividerN:inst2|s_divCounter[5]  ; ClkDividerN:inst2|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.832      ;
; 0.590 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.831      ;
; 0.590 ; ClkDividerN:inst2|s_divCounter[6]  ; ClkDividerN:inst2|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.086      ; 0.847      ;
; 0.590 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.466      ; 1.227      ;
; 0.593 ; ClkDividerN:inst2|s_divCounter[4]  ; ClkDividerN:inst2|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.835      ;
; 0.594 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.835      ;
; 0.596 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.466      ; 1.233      ;
; 0.600 ; ClkDividerN:inst2|s_divCounter[12] ; ClkDividerN:inst2|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.842      ;
; 0.601 ; ClkDividerN:inst2|s_divCounter[2]  ; ClkDividerN:inst2|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 1.239      ;
; 0.602 ; ClkDividerN:inst2|s_divCounter[11] ; ClkDividerN:inst2|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.844      ;
; 0.607 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.466      ; 1.244      ;
; 0.619 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.861      ;
; 0.654 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.466      ; 1.291      ;
; 0.689 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.466      ; 1.326      ;
; 0.700 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.466      ; 1.337      ;
; 0.701 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 1.339      ;
; 0.706 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.466      ; 1.343      ;
; 0.718 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.466      ; 1.355      ;
; 0.719 ; ClkDividerN:inst2|s_divCounter[12] ; ClkDividerN:inst2|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.460      ; 1.350      ;
; 0.723 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 1.361      ;
; 0.730 ; ClkDividerN:inst2|s_divCounter[12] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.460      ; 1.361      ;
; 0.750 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.086      ; 1.007      ;
; 0.762 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.086      ; 1.019      ;
; 0.764 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.005      ;
; 0.764 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.466      ; 1.401      ;
; 0.799 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.466      ; 1.436      ;
; 0.815 ; ClkDividerN:inst2|s_divCounter[10] ; ClkDividerN:inst2|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.460      ; 1.446      ;
; 0.819 ; ClkDividerN:inst2|s_divCounter[11] ; ClkDividerN:inst2|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.460      ; 1.450      ;
; 0.826 ; ClkDividerN:inst2|s_divCounter[10] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.460      ; 1.457      ;
; 0.828 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.466      ; 1.465      ;
; 0.830 ; ClkDividerN:inst2|s_divCounter[11] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.460      ; 1.461      ;
; 0.874 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.116      ;
; 0.874 ; ClkDividerN:inst2|s_divCounter[10] ; ClkDividerN:inst2|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.116      ;
; 0.875 ; ClkDividerN:inst2|s_divCounter[24] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.086      ; 1.132      ;
; 0.876 ; ClkDividerN:inst2|s_divCounter[9]  ; ClkDividerN:inst2|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.118      ;
; 0.876 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.118      ;
; 0.876 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.117      ;
; 0.876 ; ClkDividerN:inst2|s_divCounter[2]  ; ClkDividerN:inst2|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.118      ;
; 0.876 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.118      ;
; 0.876 ; ClkDividerN:inst2|s_divCounter[17] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.086      ; 1.133      ;
; 0.877 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.119      ;
; 0.877 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.086      ; 1.134      ;
; 0.881 ; ClkDividerN:inst2|s_divCounter[4]  ; ClkDividerN:inst2|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.123      ;
; 0.882 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.123      ;
; 0.885 ; ClkDividerN:inst2|s_divCounter[10] ; ClkDividerN:inst2|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.127      ;
; 0.887 ; ClkDividerN:inst2|s_divCounter[2]  ; ClkDividerN:inst2|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.129      ;
; 0.887 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.129      ;
; 0.888 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.130      ;
; 0.889 ; ClkDividerN:inst2|s_divCounter[11] ; ClkDividerN:inst2|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.131      ;
; 0.899 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.141      ;
; 0.916 ; ClkDividerN:inst2|s_divCounter[9]  ; ClkDividerN:inst2|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.460      ; 1.547      ;
; 0.927 ; ClkDividerN:inst2|s_divCounter[9]  ; ClkDividerN:inst2|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.460      ; 1.558      ;
; 0.927 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.460      ; 1.558      ;
; 0.938 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.460      ; 1.569      ;
; 0.950 ; ClkDividerN:inst2|s_divCounter[12] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.460      ; 1.581      ;
; 0.973 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.215      ;
; 0.975 ; ClkDividerN:inst2|s_divCounter[9]  ; ClkDividerN:inst2|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.217      ;
; 0.975 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.217      ;
; 0.975 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.216      ;
; 0.976 ; ClkDividerN:inst2|s_divCounter[5]  ; ClkDividerN:inst2|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.218      ;
; 0.976 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.086      ; 1.233      ;
; 0.976 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.218      ;
; 0.986 ; ClkDividerN:inst2|s_divCounter[9]  ; ClkDividerN:inst2|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.228      ;
; 0.986 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.228      ;
; 0.986 ; ClkDividerN:inst2|s_divCounter[2]  ; ClkDividerN:inst2|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.228      ;
; 0.986 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.228      ;
; 0.987 ; ClkDividerN:inst2|s_divCounter[5]  ; ClkDividerN:inst2|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.229      ;
; 0.987 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.229      ;
; 0.991 ; ClkDividerN:inst2|s_divCounter[4]  ; ClkDividerN:inst2|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.233      ;
; 0.997 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.239      ;
; 0.998 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.240      ;
; 1.002 ; ClkDividerN:inst2|s_divCounter[4]  ; ClkDividerN:inst2|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.244      ;
; 1.009 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.251      ;
; 1.026 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.460      ; 1.657      ;
; 1.037 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.460      ; 1.668      ;
; 1.038 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.086      ; 1.295      ;
; 1.046 ; ClkDividerN:inst2|s_divCounter[10] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.460      ; 1.677      ;
; 1.049 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.086      ; 1.306      ;
; 1.049 ; ClkDividerN:inst2|s_divCounter[12] ; ClkDividerN:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.460      ; 1.680      ;
; 1.050 ; ClkDividerN:inst2|s_divCounter[11] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.460      ; 1.681      ;
; 1.060 ; ClkDividerN:inst2|s_divCounter[12] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.460      ; 1.691      ;
; 1.083 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.325      ;
; 1.085 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.327      ;
; 1.086 ; ClkDividerN:inst2|s_divCounter[5]  ; ClkDividerN:inst2|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.328      ;
; 1.086 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.328      ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; CLOCK_50 ; -0.906 ; -20.786        ;
+----------+--------+----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+----------+-------+----------------+
; Clock    ; Slack ; End Point TNS  ;
+----------+-------+----------------+
; CLOCK_50 ; 0.193 ; 0.000          ;
+----------+-------+----------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary  ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLOCK_50                 ; -3.000 ; -31.877       ;
; ClkDividerN:inst2|clkOut ; -1.000 ; -128.000      ;
+--------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                 ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.906 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.650      ;
; -0.906 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.650      ;
; -0.906 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.650      ;
; -0.901 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.645      ;
; -0.901 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.645      ;
; -0.901 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.645      ;
; -0.900 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.644      ;
; -0.900 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.644      ;
; -0.900 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.644      ;
; -0.876 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.048     ; 1.815      ;
; -0.876 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.048     ; 1.815      ;
; -0.876 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.048     ; 1.815      ;
; -0.874 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.048     ; 1.813      ;
; -0.874 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.048     ; 1.813      ;
; -0.874 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.048     ; 1.813      ;
; -0.873 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.048     ; 1.812      ;
; -0.873 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.048     ; 1.812      ;
; -0.873 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.048     ; 1.812      ;
; -0.825 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.772      ;
; -0.825 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.772      ;
; -0.825 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.772      ;
; -0.824 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.771      ;
; -0.824 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.771      ;
; -0.824 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.771      ;
; -0.822 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.236     ; 1.573      ;
; -0.822 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.236     ; 1.573      ;
; -0.822 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.236     ; 1.573      ;
; -0.822 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.236     ; 1.573      ;
; -0.822 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.236     ; 1.573      ;
; -0.822 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.236     ; 1.573      ;
; -0.822 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.236     ; 1.573      ;
; -0.822 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.236     ; 1.573      ;
; -0.822 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.236     ; 1.573      ;
; -0.822 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.236     ; 1.573      ;
; -0.822 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.236     ; 1.573      ;
; -0.822 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.236     ; 1.573      ;
; -0.816 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.236     ; 1.567      ;
; -0.816 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.236     ; 1.567      ;
; -0.816 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.236     ; 1.567      ;
; -0.816 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.236     ; 1.567      ;
; -0.816 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.236     ; 1.567      ;
; -0.816 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.236     ; 1.567      ;
; -0.816 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.236     ; 1.567      ;
; -0.816 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.236     ; 1.567      ;
; -0.816 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.236     ; 1.567      ;
; -0.816 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.236     ; 1.567      ;
; -0.816 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.236     ; 1.567      ;
; -0.816 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.236     ; 1.567      ;
; -0.816 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.236     ; 1.567      ;
; -0.816 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.236     ; 1.567      ;
; -0.816 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.236     ; 1.567      ;
; -0.816 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.236     ; 1.567      ;
; -0.816 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.236     ; 1.567      ;
; -0.816 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.236     ; 1.567      ;
; -0.816 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.236     ; 1.567      ;
; -0.816 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.236     ; 1.567      ;
; -0.816 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.236     ; 1.567      ;
; -0.816 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.236     ; 1.567      ;
; -0.816 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.236     ; 1.567      ;
; -0.816 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.236     ; 1.567      ;
; -0.791 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.737      ;
; -0.791 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.737      ;
; -0.791 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.737      ;
; -0.791 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.737      ;
; -0.791 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.737      ;
; -0.791 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.737      ;
; -0.791 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.737      ;
; -0.791 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.737      ;
; -0.791 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.737      ;
; -0.791 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.737      ;
; -0.791 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.737      ;
; -0.791 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.737      ;
; -0.790 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.736      ;
; -0.790 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.736      ;
; -0.790 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.736      ;
; -0.790 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.736      ;
; -0.790 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.736      ;
; -0.790 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.736      ;
; -0.790 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.736      ;
; -0.790 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.736      ;
; -0.790 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.736      ;
; -0.790 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.736      ;
; -0.790 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.736      ;
; -0.790 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.736      ;
; -0.789 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.735      ;
; -0.789 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.735      ;
; -0.789 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.735      ;
; -0.789 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.735      ;
; -0.789 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.735      ;
; -0.789 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.735      ;
; -0.789 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.735      ;
; -0.789 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.735      ;
; -0.789 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.735      ;
; -0.789 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.735      ;
; -0.789 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.735      ;
; -0.789 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.735      ;
; -0.783 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.048     ; 1.722      ;
; -0.783 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.048     ; 1.722      ;
; -0.783 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.048     ; 1.722      ;
; -0.778 ; ClkDividerN:inst2|s_divCounter[9]  ; ClkDividerN:inst2|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.048     ; 1.717      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                 ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.193 ; ClkDividerN:inst2|s_divCounter[25] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.048      ; 0.325      ;
; 0.241 ; ClkDividerN:inst2|s_divCounter[5]  ; ClkDividerN:inst2|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.568      ;
; 0.254 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.581      ;
; 0.254 ; ClkDividerN:inst2|s_divCounter[4]  ; ClkDividerN:inst2|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.581      ;
; 0.293 ; ClkDividerN:inst2|s_divCounter[2]  ; ClkDividerN:inst2|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.418      ;
; 0.293 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.418      ;
; 0.293 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.418      ;
; 0.293 ; ClkDividerN:inst2|s_divCounter[9]  ; ClkDividerN:inst2|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.418      ;
; 0.293 ; ClkDividerN:inst2|s_divCounter[10] ; ClkDividerN:inst2|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.418      ;
; 0.294 ; ClkDividerN:inst2|s_divCounter[24] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.048      ; 0.426      ;
; 0.294 ; ClkDividerN:inst2|s_divCounter[17] ; ClkDividerN:inst2|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.048      ; 0.426      ;
; 0.294 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.419      ;
; 0.294 ; ClkDividerN:inst2|s_divCounter[5]  ; ClkDividerN:inst2|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.419      ;
; 0.294 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.419      ;
; 0.295 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.048      ; 0.427      ;
; 0.295 ; ClkDividerN:inst2|s_divCounter[4]  ; ClkDividerN:inst2|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.420      ;
; 0.295 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.419      ;
; 0.295 ; ClkDividerN:inst2|s_divCounter[6]  ; ClkDividerN:inst2|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.048      ; 0.427      ;
; 0.296 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.420      ;
; 0.299 ; ClkDividerN:inst2|s_divCounter[12] ; ClkDividerN:inst2|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.424      ;
; 0.300 ; ClkDividerN:inst2|s_divCounter[11] ; ClkDividerN:inst2|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.425      ;
; 0.306 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.633      ;
; 0.307 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.634      ;
; 0.309 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.434      ;
; 0.315 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.642      ;
; 0.317 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.644      ;
; 0.318 ; ClkDividerN:inst2|s_divCounter[2]  ; ClkDividerN:inst2|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.645      ;
; 0.320 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.647      ;
; 0.363 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.048      ; 0.495      ;
; 0.368 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.048      ; 0.500      ;
; 0.369 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.493      ;
; 0.370 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.697      ;
; 0.373 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.700      ;
; 0.373 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.700      ;
; 0.378 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.705      ;
; 0.381 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.708      ;
; 0.383 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.710      ;
; 0.391 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.718      ;
; 0.394 ; ClkDividerN:inst2|s_divCounter[12] ; ClkDividerN:inst2|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.236      ; 0.714      ;
; 0.397 ; ClkDividerN:inst2|s_divCounter[12] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.236      ; 0.717      ;
; 0.436 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.763      ;
; 0.442 ; ClkDividerN:inst2|s_divCounter[9]  ; ClkDividerN:inst2|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.567      ;
; 0.442 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.567      ;
; 0.442 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.567      ;
; 0.443 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.568      ;
; 0.443 ; ClkDividerN:inst2|s_divCounter[17] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.048      ; 0.575      ;
; 0.444 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.568      ;
; 0.444 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.048      ; 0.576      ;
; 0.444 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.771      ;
; 0.449 ; ClkDividerN:inst2|s_divCounter[11] ; ClkDividerN:inst2|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.574      ;
; 0.449 ; ClkDividerN:inst2|s_divCounter[11] ; ClkDividerN:inst2|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.236      ; 0.769      ;
; 0.451 ; ClkDividerN:inst2|s_divCounter[2]  ; ClkDividerN:inst2|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.576      ;
; 0.451 ; ClkDividerN:inst2|s_divCounter[10] ; ClkDividerN:inst2|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.576      ;
; 0.452 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.577      ;
; 0.452 ; ClkDividerN:inst2|s_divCounter[24] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.048      ; 0.584      ;
; 0.452 ; ClkDividerN:inst2|s_divCounter[11] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.236      ; 0.772      ;
; 0.453 ; ClkDividerN:inst2|s_divCounter[4]  ; ClkDividerN:inst2|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.578      ;
; 0.454 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.578      ;
; 0.454 ; ClkDividerN:inst2|s_divCounter[2]  ; ClkDividerN:inst2|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.579      ;
; 0.454 ; ClkDividerN:inst2|s_divCounter[10] ; ClkDividerN:inst2|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.579      ;
; 0.454 ; ClkDividerN:inst2|s_divCounter[10] ; ClkDividerN:inst2|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.236      ; 0.774      ;
; 0.455 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.580      ;
; 0.457 ; ClkDividerN:inst2|s_divCounter[10] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.236      ; 0.777      ;
; 0.458 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.583      ;
; 0.461 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.586      ;
; 0.505 ; ClkDividerN:inst2|s_divCounter[9]  ; ClkDividerN:inst2|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.630      ;
; 0.505 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.630      ;
; 0.505 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.630      ;
; 0.506 ; ClkDividerN:inst2|s_divCounter[5]  ; ClkDividerN:inst2|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.631      ;
; 0.506 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.631      ;
; 0.507 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.048      ; 0.639      ;
; 0.507 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.631      ;
; 0.508 ; ClkDividerN:inst2|s_divCounter[9]  ; ClkDividerN:inst2|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.633      ;
; 0.508 ; ClkDividerN:inst2|s_divCounter[9]  ; ClkDividerN:inst2|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.236      ; 0.828      ;
; 0.508 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.633      ;
; 0.509 ; ClkDividerN:inst2|s_divCounter[5]  ; ClkDividerN:inst2|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.634      ;
; 0.509 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.634      ;
; 0.511 ; ClkDividerN:inst2|s_divCounter[9]  ; ClkDividerN:inst2|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.236      ; 0.831      ;
; 0.517 ; ClkDividerN:inst2|s_divCounter[2]  ; ClkDividerN:inst2|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.642      ;
; 0.518 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.643      ;
; 0.519 ; ClkDividerN:inst2|s_divCounter[4]  ; ClkDividerN:inst2|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.644      ;
; 0.521 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.048      ; 0.653      ;
; 0.521 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.646      ;
; 0.521 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.236      ; 0.841      ;
; 0.522 ; ClkDividerN:inst2|s_divCounter[4]  ; ClkDividerN:inst2|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.647      ;
; 0.524 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.048      ; 0.656      ;
; 0.524 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.649      ;
; 0.524 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.236      ; 0.844      ;
; 0.527 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.652      ;
; 0.529 ; ClkDividerN:inst2|s_divCounter[12] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.236      ; 0.849      ;
; 0.571 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.696      ;
; 0.571 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.696      ;
; 0.572 ; ClkDividerN:inst2|s_divCounter[5]  ; ClkDividerN:inst2|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.697      ;
; 0.572 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.697      ;
; 0.574 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.699      ;
; 0.574 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.236      ; 0.894      ;
; 0.574 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.699      ;
; 0.575 ; ClkDividerN:inst2|s_divCounter[5]  ; ClkDividerN:inst2|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.700      ;
; 0.575 ; ClkDividerN:inst2|s_divCounter[17] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.048      ; 0.707      ;
; 0.577 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.236      ; 0.897      ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                    ;
+---------------------------+---------+-------+----------+---------+---------------------+
; Clock                     ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack          ; -3.037  ; 0.193 ; N/A      ; N/A     ; -3.000              ;
;  CLOCK_50                 ; -3.037  ; 0.193 ; N/A      ; N/A     ; -3.000              ;
;  ClkDividerN:inst2|clkOut ; N/A     ; N/A   ; N/A      ; N/A     ; -1.285              ;
; Design-wide TNS           ; -74.139 ; 0.0   ; 0.0      ; 0.0     ; -202.175            ;
;  CLOCK_50                 ; -74.139 ; 0.000 ; N/A      ; N/A     ; -37.695             ;
;  ClkDividerN:inst2|clkOut ; N/A     ; N/A   ; N/A      ; N/A     ; -164.480            ;
+---------------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LEDR[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; SW[17]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[4]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[14]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[13]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[16]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[15]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[12]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[2]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[3]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[11]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[10]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[9]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[8]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[7]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[6]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[5]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLOCK_50                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 1079     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 1079     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 17    ; 17   ;
; Unconstrained Input Port Paths  ; 800   ; 800  ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 160   ; 160  ;
+---------------------------------+-------+------+


+--------------------------------------------------------------------------+
; Clock Status Summary                                                     ;
+--------------------------+--------------------------+------+-------------+
; Target                   ; Clock                    ; Type ; Status      ;
+--------------------------+--------------------------+------+-------------+
; CLOCK_50                 ; CLOCK_50                 ; Base ; Constrained ;
; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; Base ; Constrained ;
+--------------------------+--------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; KEY[0]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[3]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[5]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[6]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[7]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[8]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[9]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[10]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[11]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[12]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[13]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[14]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[15]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[16]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDR[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; KEY[0]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[3]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[5]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[6]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[7]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[8]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[9]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[10]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[11]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[12]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[13]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[14]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[15]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[16]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDR[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 15.1.1 Build 189 12/02/2015 SJ Lite Edition
    Info: Processing started: Fri Apr 28 15:57:17 2017
Info: Command: quartus_sta RAM_2P_16_8 -c RAM_2P_16_8
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'RAM_2P_16_8.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name ClkDividerN:inst2|clkOut ClkDividerN:inst2|clkOut
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.037
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.037             -74.139 CLOCK_50 
Info (332146): Worst-case hold slack is 0.426
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.426               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -37.695 CLOCK_50 
    Info (332119):    -1.285            -164.480 ClkDividerN:inst2|clkOut 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.700
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.700             -65.586 CLOCK_50 
Info (332146): Worst-case hold slack is 0.386
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.386               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -37.695 CLOCK_50 
    Info (332119):    -1.285            -164.480 ClkDividerN:inst2|clkOut 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.906
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.906             -20.786 CLOCK_50 
Info (332146): Worst-case hold slack is 0.193
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.193               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -31.877 CLOCK_50 
    Info (332119):    -1.000            -128.000 ClkDividerN:inst2|clkOut 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 878 megabytes
    Info: Processing ended: Fri Apr 28 15:57:21 2017
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


