Simulator report for calculadora
Mon Nov 18 00:16:55 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Simulator Summary
  3. Simulator Settings
  4. Simulation Waveforms
  5. Coverage Summary
  6. Complete 1/0-Value Coverage
  7. Missing 1-Value Coverage
  8. Missing 0-Value Coverage
  9. Simulator INI Usage
 10. Simulator Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------+
; Simulator Summary                          ;
+-----------------------------+--------------+
; Type                        ; Value        ;
+-----------------------------+--------------+
; Simulation Start Time       ; 0 ps         ;
; Simulation End Time         ; 1.0 us       ;
; Simulation Netlist Size     ; 133 nodes    ;
; Simulation Coverage         ;       0.00 % ;
; Total Number of Transitions ; 0            ;
; Simulation Breakpoints      ; 0            ;
; Family                      ; Cyclone II   ;
+-----------------------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Simulator Settings                                                                                                                                              ;
+--------------------------------------------------------------------------------------------+----------------------------------------------------+---------------+
; Option                                                                                     ; Setting                                            ; Default Value ;
+--------------------------------------------------------------------------------------------+----------------------------------------------------+---------------+
; Simulation mode                                                                            ; Functional                                         ; Timing        ;
; Start time                                                                                 ; 0 ns                                               ; 0 ns          ;
; Simulation results format                                                                  ; VWF                                                ;               ;
; Vector input source                                                                        ; C:/Users/enioa/Desktop/Aulas/Lab-4-SD/Waveform.vwf ;               ;
; Add pins automatically to simulation output waveforms                                      ; On                                                 ; On            ;
; Check outputs                                                                              ; Off                                                ; Off           ;
; Report simulation coverage                                                                 ; On                                                 ; On            ;
; Display complete 1/0 value coverage report                                                 ; On                                                 ; On            ;
; Display missing 1-value coverage report                                                    ; On                                                 ; On            ;
; Display missing 0-value coverage report                                                    ; On                                                 ; On            ;
; Detect setup and hold time violations                                                      ; Off                                                ; Off           ;
; Detect glitches                                                                            ; Off                                                ; Off           ;
; Disable timing delays in Timing Simulation                                                 ; Off                                                ; Off           ;
; Generate Signal Activity File                                                              ; Off                                                ; Off           ;
; Generate VCD File for PowerPlay Power Analyzer                                             ; Off                                                ; Off           ;
; Group bus channels in simulation results                                                   ; Off                                                ; Off           ;
; Preserve fewer signal transitions to reduce memory requirements                            ; On                                                 ; On            ;
; Trigger vector comparison with the specified mode                                          ; INPUT_EDGE                                         ; INPUT_EDGE    ;
; Disable setup and hold time violations detection in input registers of bi-directional pins ; Off                                                ; Off           ;
; Overwrite Waveform Inputs With Simulation Outputs                                          ; Off                                                ;               ;
; Perform Glitch Filtering in Timing Simulation                                              ; Auto                                               ; Auto          ;
+--------------------------------------------------------------------------------------------+----------------------------------------------------+---------------+


+----------------------+
; Simulation Waveforms ;
+----------------------+
Waveform report data cannot be output to ASCII.
Please use Quartus II 64-Bit to view the waveform report data.


+--------------------------------------------------------------------+
; Coverage Summary                                                   ;
+-----------------------------------------------------+--------------+
; Type                                                ; Value        ;
+-----------------------------------------------------+--------------+
; Total coverage as a percentage                      ;       0.00 % ;
; Total nodes checked                                 ; 133          ;
; Total output ports checked                          ; 133          ;
; Total output ports with complete 1/0-value coverage ; 0            ;
; Total output ports with no 1/0-value coverage       ; 133          ;
; Total output ports with no 1-value coverage         ; 133          ;
; Total output ports with no 0-value coverage         ; 133          ;
+-----------------------------------------------------+--------------+


The following table displays output ports that toggle between 1 and 0 during simulation.
+-------------------------------------------------+
; Complete 1/0-Value Coverage                     ;
+-----------+------------------+------------------+
; Node Name ; Output Port Name ; Output Port Type ;
+-----------+------------------+------------------+


The following table displays output ports that do not toggle to 1 during simulation.
+----------------------------------------------------------------------------------------------------------+
; Missing 1-Value Coverage                                                                                 ;
+-------------------------------------------+-------------------------------------------+------------------+
; Node Name                                 ; Output Port Name                          ; Output Port Type ;
+-------------------------------------------+-------------------------------------------+------------------+
; |calculadora|na_1                         ; |calculadora|na_1                         ; out              ;
; |calculadora|na_2                         ; |calculadora|na_2                         ; out              ;
; |calculadora|na_3                         ; |calculadora|na_3                         ; out              ;
; |calculadora|na_4                         ; |calculadora|na_4                         ; out              ;
; |calculadora|na_5                         ; |calculadora|na_5                         ; out              ;
; |calculadora|na_6                         ; |calculadora|na_6                         ; out              ;
; |calculadora|nb_1                         ; |calculadora|nb_1                         ; out              ;
; |calculadora|nb_2                         ; |calculadora|nb_2                         ; out              ;
; |calculadora|nb_3                         ; |calculadora|nb_3                         ; out              ;
; |calculadora|nb_4                         ; |calculadora|nb_4                         ; out              ;
; |calculadora|nb_5                         ; |calculadora|nb_5                         ; out              ;
; |calculadora|nb_6                         ; |calculadora|nb_6                         ; out              ;
; |calculadora|sub                          ; |calculadora|sub                          ; out              ;
; |calculadora|r1                           ; |calculadora|r1                           ; pin_out          ;
; |calculadora|r2                           ; |calculadora|r2                           ; pin_out          ;
; |calculadora|r3                           ; |calculadora|r3                           ; pin_out          ;
; |calculadora|r4                           ; |calculadora|r4                           ; pin_out          ;
; |calculadora|r5                           ; |calculadora|r5                           ; pin_out          ;
; |calculadora|r6                           ; |calculadora|r6                           ; pin_out          ;
; |calculadora|full_adder:sexto_bit|co~0    ; |calculadora|full_adder:sexto_bit|co~0    ; out0             ;
; |calculadora|full_adder:sexto_bit|co~2    ; |calculadora|full_adder:sexto_bit|co~2    ; out0             ;
; |calculadora|full_adder:sexto_bit|co~5    ; |calculadora|full_adder:sexto_bit|co~5    ; out0             ;
; |calculadora|full_adder:sexto_bit|co~8    ; |calculadora|full_adder:sexto_bit|co~8    ; out0             ;
; |calculadora|full_adder:sexto_bit|s~0     ; |calculadora|full_adder:sexto_bit|s~0     ; out0             ;
; |calculadora|full_adder:sexto_bit|s~1     ; |calculadora|full_adder:sexto_bit|s~1     ; out0             ;
; |calculadora|full_adder:sexto_bit|s~2     ; |calculadora|full_adder:sexto_bit|s~2     ; out0             ;
; |calculadora|full_adder:sexto_bit|s~3     ; |calculadora|full_adder:sexto_bit|s~3     ; out0             ;
; |calculadora|full_adder:sexto_bit|s~4     ; |calculadora|full_adder:sexto_bit|s~4     ; out0             ;
; |calculadora|full_adder:sexto_bit|s~5     ; |calculadora|full_adder:sexto_bit|s~5     ; out0             ;
; |calculadora|full_adder:sexto_bit|s       ; |calculadora|full_adder:sexto_bit|s       ; out0             ;
; |calculadora|mult:mult_nb_6|s1            ; |calculadora|mult:mult_nb_6|s1            ; out0             ;
; |calculadora|mult:mult_nb_6|s2            ; |calculadora|mult:mult_nb_6|s2            ; out0             ;
; |calculadora|mult:mult_nb_6|saida         ; |calculadora|mult:mult_nb_6|saida         ; out0             ;
; |calculadora|full_adder:quinto_bit|co~0   ; |calculadora|full_adder:quinto_bit|co~0   ; out0             ;
; |calculadora|full_adder:quinto_bit|co~1   ; |calculadora|full_adder:quinto_bit|co~1   ; out0             ;
; |calculadora|full_adder:quinto_bit|co~2   ; |calculadora|full_adder:quinto_bit|co~2   ; out0             ;
; |calculadora|full_adder:quinto_bit|co~3   ; |calculadora|full_adder:quinto_bit|co~3   ; out0             ;
; |calculadora|full_adder:quinto_bit|co~4   ; |calculadora|full_adder:quinto_bit|co~4   ; out0             ;
; |calculadora|full_adder:quinto_bit|co~5   ; |calculadora|full_adder:quinto_bit|co~5   ; out0             ;
; |calculadora|full_adder:quinto_bit|co~6   ; |calculadora|full_adder:quinto_bit|co~6   ; out0             ;
; |calculadora|full_adder:quinto_bit|co~7   ; |calculadora|full_adder:quinto_bit|co~7   ; out0             ;
; |calculadora|full_adder:quinto_bit|co~8   ; |calculadora|full_adder:quinto_bit|co~8   ; out0             ;
; |calculadora|full_adder:quinto_bit|co     ; |calculadora|full_adder:quinto_bit|co     ; out0             ;
; |calculadora|full_adder:quinto_bit|s~0    ; |calculadora|full_adder:quinto_bit|s~0    ; out0             ;
; |calculadora|full_adder:quinto_bit|s~1    ; |calculadora|full_adder:quinto_bit|s~1    ; out0             ;
; |calculadora|full_adder:quinto_bit|s~2    ; |calculadora|full_adder:quinto_bit|s~2    ; out0             ;
; |calculadora|full_adder:quinto_bit|s~3    ; |calculadora|full_adder:quinto_bit|s~3    ; out0             ;
; |calculadora|full_adder:quinto_bit|s~4    ; |calculadora|full_adder:quinto_bit|s~4    ; out0             ;
; |calculadora|full_adder:quinto_bit|s~5    ; |calculadora|full_adder:quinto_bit|s~5    ; out0             ;
; |calculadora|full_adder:quinto_bit|s      ; |calculadora|full_adder:quinto_bit|s      ; out0             ;
; |calculadora|mult:mult_nb_5|s1            ; |calculadora|mult:mult_nb_5|s1            ; out0             ;
; |calculadora|mult:mult_nb_5|s2            ; |calculadora|mult:mult_nb_5|s2            ; out0             ;
; |calculadora|mult:mult_nb_5|saida         ; |calculadora|mult:mult_nb_5|saida         ; out0             ;
; |calculadora|full_adder:quarto_bit|co~0   ; |calculadora|full_adder:quarto_bit|co~0   ; out0             ;
; |calculadora|full_adder:quarto_bit|co~1   ; |calculadora|full_adder:quarto_bit|co~1   ; out0             ;
; |calculadora|full_adder:quarto_bit|co~2   ; |calculadora|full_adder:quarto_bit|co~2   ; out0             ;
; |calculadora|full_adder:quarto_bit|co~3   ; |calculadora|full_adder:quarto_bit|co~3   ; out0             ;
; |calculadora|full_adder:quarto_bit|co~4   ; |calculadora|full_adder:quarto_bit|co~4   ; out0             ;
; |calculadora|full_adder:quarto_bit|co~5   ; |calculadora|full_adder:quarto_bit|co~5   ; out0             ;
; |calculadora|full_adder:quarto_bit|co~6   ; |calculadora|full_adder:quarto_bit|co~6   ; out0             ;
; |calculadora|full_adder:quarto_bit|co~7   ; |calculadora|full_adder:quarto_bit|co~7   ; out0             ;
; |calculadora|full_adder:quarto_bit|co~8   ; |calculadora|full_adder:quarto_bit|co~8   ; out0             ;
; |calculadora|full_adder:quarto_bit|co     ; |calculadora|full_adder:quarto_bit|co     ; out0             ;
; |calculadora|full_adder:quarto_bit|s~0    ; |calculadora|full_adder:quarto_bit|s~0    ; out0             ;
; |calculadora|full_adder:quarto_bit|s~1    ; |calculadora|full_adder:quarto_bit|s~1    ; out0             ;
; |calculadora|full_adder:quarto_bit|s~2    ; |calculadora|full_adder:quarto_bit|s~2    ; out0             ;
; |calculadora|full_adder:quarto_bit|s~3    ; |calculadora|full_adder:quarto_bit|s~3    ; out0             ;
; |calculadora|full_adder:quarto_bit|s~4    ; |calculadora|full_adder:quarto_bit|s~4    ; out0             ;
; |calculadora|full_adder:quarto_bit|s~5    ; |calculadora|full_adder:quarto_bit|s~5    ; out0             ;
; |calculadora|full_adder:quarto_bit|s      ; |calculadora|full_adder:quarto_bit|s      ; out0             ;
; |calculadora|mult:mult_nb_4|s1            ; |calculadora|mult:mult_nb_4|s1            ; out0             ;
; |calculadora|mult:mult_nb_4|s2            ; |calculadora|mult:mult_nb_4|s2            ; out0             ;
; |calculadora|mult:mult_nb_4|saida         ; |calculadora|mult:mult_nb_4|saida         ; out0             ;
; |calculadora|full_adder:terceiro_bit|co~0 ; |calculadora|full_adder:terceiro_bit|co~0 ; out0             ;
; |calculadora|full_adder:terceiro_bit|co~1 ; |calculadora|full_adder:terceiro_bit|co~1 ; out0             ;
; |calculadora|full_adder:terceiro_bit|co~2 ; |calculadora|full_adder:terceiro_bit|co~2 ; out0             ;
; |calculadora|full_adder:terceiro_bit|co~3 ; |calculadora|full_adder:terceiro_bit|co~3 ; out0             ;
; |calculadora|full_adder:terceiro_bit|co~4 ; |calculadora|full_adder:terceiro_bit|co~4 ; out0             ;
; |calculadora|full_adder:terceiro_bit|co~5 ; |calculadora|full_adder:terceiro_bit|co~5 ; out0             ;
; |calculadora|full_adder:terceiro_bit|co~6 ; |calculadora|full_adder:terceiro_bit|co~6 ; out0             ;
; |calculadora|full_adder:terceiro_bit|co~7 ; |calculadora|full_adder:terceiro_bit|co~7 ; out0             ;
; |calculadora|full_adder:terceiro_bit|co~8 ; |calculadora|full_adder:terceiro_bit|co~8 ; out0             ;
; |calculadora|full_adder:terceiro_bit|co   ; |calculadora|full_adder:terceiro_bit|co   ; out0             ;
; |calculadora|full_adder:terceiro_bit|s~0  ; |calculadora|full_adder:terceiro_bit|s~0  ; out0             ;
; |calculadora|full_adder:terceiro_bit|s~1  ; |calculadora|full_adder:terceiro_bit|s~1  ; out0             ;
; |calculadora|full_adder:terceiro_bit|s~2  ; |calculadora|full_adder:terceiro_bit|s~2  ; out0             ;
; |calculadora|full_adder:terceiro_bit|s~3  ; |calculadora|full_adder:terceiro_bit|s~3  ; out0             ;
; |calculadora|full_adder:terceiro_bit|s~4  ; |calculadora|full_adder:terceiro_bit|s~4  ; out0             ;
; |calculadora|full_adder:terceiro_bit|s~5  ; |calculadora|full_adder:terceiro_bit|s~5  ; out0             ;
; |calculadora|full_adder:terceiro_bit|s    ; |calculadora|full_adder:terceiro_bit|s    ; out0             ;
; |calculadora|mult:mult_nb_3|s1            ; |calculadora|mult:mult_nb_3|s1            ; out0             ;
; |calculadora|mult:mult_nb_3|s2            ; |calculadora|mult:mult_nb_3|s2            ; out0             ;
; |calculadora|mult:mult_nb_3|saida         ; |calculadora|mult:mult_nb_3|saida         ; out0             ;
; |calculadora|full_adder:segundo_bit|co~0  ; |calculadora|full_adder:segundo_bit|co~0  ; out0             ;
; |calculadora|full_adder:segundo_bit|co~1  ; |calculadora|full_adder:segundo_bit|co~1  ; out0             ;
; |calculadora|full_adder:segundo_bit|co~2  ; |calculadora|full_adder:segundo_bit|co~2  ; out0             ;
; |calculadora|full_adder:segundo_bit|co~3  ; |calculadora|full_adder:segundo_bit|co~3  ; out0             ;
; |calculadora|full_adder:segundo_bit|co~4  ; |calculadora|full_adder:segundo_bit|co~4  ; out0             ;
; |calculadora|full_adder:segundo_bit|co~5  ; |calculadora|full_adder:segundo_bit|co~5  ; out0             ;
; |calculadora|full_adder:segundo_bit|co~6  ; |calculadora|full_adder:segundo_bit|co~6  ; out0             ;
; |calculadora|full_adder:segundo_bit|co~7  ; |calculadora|full_adder:segundo_bit|co~7  ; out0             ;
; |calculadora|full_adder:segundo_bit|co~8  ; |calculadora|full_adder:segundo_bit|co~8  ; out0             ;
; |calculadora|full_adder:segundo_bit|co    ; |calculadora|full_adder:segundo_bit|co    ; out0             ;
; |calculadora|full_adder:segundo_bit|s~0   ; |calculadora|full_adder:segundo_bit|s~0   ; out0             ;
; |calculadora|full_adder:segundo_bit|s~1   ; |calculadora|full_adder:segundo_bit|s~1   ; out0             ;
; |calculadora|full_adder:segundo_bit|s~2   ; |calculadora|full_adder:segundo_bit|s~2   ; out0             ;
; |calculadora|full_adder:segundo_bit|s~3   ; |calculadora|full_adder:segundo_bit|s~3   ; out0             ;
; |calculadora|full_adder:segundo_bit|s~4   ; |calculadora|full_adder:segundo_bit|s~4   ; out0             ;
; |calculadora|full_adder:segundo_bit|s~5   ; |calculadora|full_adder:segundo_bit|s~5   ; out0             ;
; |calculadora|full_adder:segundo_bit|s     ; |calculadora|full_adder:segundo_bit|s     ; out0             ;
; |calculadora|mult:mult_nb_2|s1            ; |calculadora|mult:mult_nb_2|s1            ; out0             ;
; |calculadora|mult:mult_nb_2|s2            ; |calculadora|mult:mult_nb_2|s2            ; out0             ;
; |calculadora|mult:mult_nb_2|saida         ; |calculadora|mult:mult_nb_2|saida         ; out0             ;
; |calculadora|full_adder:primeiro_bit|co~0 ; |calculadora|full_adder:primeiro_bit|co~0 ; out0             ;
; |calculadora|full_adder:primeiro_bit|co~1 ; |calculadora|full_adder:primeiro_bit|co~1 ; out0             ;
; |calculadora|full_adder:primeiro_bit|co~2 ; |calculadora|full_adder:primeiro_bit|co~2 ; out0             ;
; |calculadora|full_adder:primeiro_bit|co~3 ; |calculadora|full_adder:primeiro_bit|co~3 ; out0             ;
; |calculadora|full_adder:primeiro_bit|co~4 ; |calculadora|full_adder:primeiro_bit|co~4 ; out0             ;
; |calculadora|full_adder:primeiro_bit|co~5 ; |calculadora|full_adder:primeiro_bit|co~5 ; out0             ;
; |calculadora|full_adder:primeiro_bit|co~6 ; |calculadora|full_adder:primeiro_bit|co~6 ; out0             ;
; |calculadora|full_adder:primeiro_bit|co~7 ; |calculadora|full_adder:primeiro_bit|co~7 ; out0             ;
; |calculadora|full_adder:primeiro_bit|co~8 ; |calculadora|full_adder:primeiro_bit|co~8 ; out0             ;
; |calculadora|full_adder:primeiro_bit|co   ; |calculadora|full_adder:primeiro_bit|co   ; out0             ;
; |calculadora|full_adder:primeiro_bit|s~0  ; |calculadora|full_adder:primeiro_bit|s~0  ; out0             ;
; |calculadora|full_adder:primeiro_bit|s~1  ; |calculadora|full_adder:primeiro_bit|s~1  ; out0             ;
; |calculadora|full_adder:primeiro_bit|s~2  ; |calculadora|full_adder:primeiro_bit|s~2  ; out0             ;
; |calculadora|full_adder:primeiro_bit|s~3  ; |calculadora|full_adder:primeiro_bit|s~3  ; out0             ;
; |calculadora|full_adder:primeiro_bit|s~4  ; |calculadora|full_adder:primeiro_bit|s~4  ; out0             ;
; |calculadora|full_adder:primeiro_bit|s~5  ; |calculadora|full_adder:primeiro_bit|s~5  ; out0             ;
; |calculadora|full_adder:primeiro_bit|s    ; |calculadora|full_adder:primeiro_bit|s    ; out0             ;
; |calculadora|mult:mult_nb_1|s1            ; |calculadora|mult:mult_nb_1|s1            ; out0             ;
; |calculadora|mult:mult_nb_1|s2            ; |calculadora|mult:mult_nb_1|s2            ; out0             ;
; |calculadora|mult:mult_nb_1|saida         ; |calculadora|mult:mult_nb_1|saida         ; out0             ;
+-------------------------------------------+-------------------------------------------+------------------+


The following table displays output ports that do not toggle to 0 during simulation.
+----------------------------------------------------------------------------------------------------------+
; Missing 0-Value Coverage                                                                                 ;
+-------------------------------------------+-------------------------------------------+------------------+
; Node Name                                 ; Output Port Name                          ; Output Port Type ;
+-------------------------------------------+-------------------------------------------+------------------+
; |calculadora|na_1                         ; |calculadora|na_1                         ; out              ;
; |calculadora|na_2                         ; |calculadora|na_2                         ; out              ;
; |calculadora|na_3                         ; |calculadora|na_3                         ; out              ;
; |calculadora|na_4                         ; |calculadora|na_4                         ; out              ;
; |calculadora|na_5                         ; |calculadora|na_5                         ; out              ;
; |calculadora|na_6                         ; |calculadora|na_6                         ; out              ;
; |calculadora|nb_1                         ; |calculadora|nb_1                         ; out              ;
; |calculadora|nb_2                         ; |calculadora|nb_2                         ; out              ;
; |calculadora|nb_3                         ; |calculadora|nb_3                         ; out              ;
; |calculadora|nb_4                         ; |calculadora|nb_4                         ; out              ;
; |calculadora|nb_5                         ; |calculadora|nb_5                         ; out              ;
; |calculadora|nb_6                         ; |calculadora|nb_6                         ; out              ;
; |calculadora|sub                          ; |calculadora|sub                          ; out              ;
; |calculadora|r1                           ; |calculadora|r1                           ; pin_out          ;
; |calculadora|r2                           ; |calculadora|r2                           ; pin_out          ;
; |calculadora|r3                           ; |calculadora|r3                           ; pin_out          ;
; |calculadora|r4                           ; |calculadora|r4                           ; pin_out          ;
; |calculadora|r5                           ; |calculadora|r5                           ; pin_out          ;
; |calculadora|r6                           ; |calculadora|r6                           ; pin_out          ;
; |calculadora|full_adder:sexto_bit|co~0    ; |calculadora|full_adder:sexto_bit|co~0    ; out0             ;
; |calculadora|full_adder:sexto_bit|co~2    ; |calculadora|full_adder:sexto_bit|co~2    ; out0             ;
; |calculadora|full_adder:sexto_bit|co~5    ; |calculadora|full_adder:sexto_bit|co~5    ; out0             ;
; |calculadora|full_adder:sexto_bit|co~8    ; |calculadora|full_adder:sexto_bit|co~8    ; out0             ;
; |calculadora|full_adder:sexto_bit|s~0     ; |calculadora|full_adder:sexto_bit|s~0     ; out0             ;
; |calculadora|full_adder:sexto_bit|s~1     ; |calculadora|full_adder:sexto_bit|s~1     ; out0             ;
; |calculadora|full_adder:sexto_bit|s~2     ; |calculadora|full_adder:sexto_bit|s~2     ; out0             ;
; |calculadora|full_adder:sexto_bit|s~3     ; |calculadora|full_adder:sexto_bit|s~3     ; out0             ;
; |calculadora|full_adder:sexto_bit|s~4     ; |calculadora|full_adder:sexto_bit|s~4     ; out0             ;
; |calculadora|full_adder:sexto_bit|s~5     ; |calculadora|full_adder:sexto_bit|s~5     ; out0             ;
; |calculadora|full_adder:sexto_bit|s       ; |calculadora|full_adder:sexto_bit|s       ; out0             ;
; |calculadora|mult:mult_nb_6|s1            ; |calculadora|mult:mult_nb_6|s1            ; out0             ;
; |calculadora|mult:mult_nb_6|s2            ; |calculadora|mult:mult_nb_6|s2            ; out0             ;
; |calculadora|mult:mult_nb_6|saida         ; |calculadora|mult:mult_nb_6|saida         ; out0             ;
; |calculadora|full_adder:quinto_bit|co~0   ; |calculadora|full_adder:quinto_bit|co~0   ; out0             ;
; |calculadora|full_adder:quinto_bit|co~1   ; |calculadora|full_adder:quinto_bit|co~1   ; out0             ;
; |calculadora|full_adder:quinto_bit|co~2   ; |calculadora|full_adder:quinto_bit|co~2   ; out0             ;
; |calculadora|full_adder:quinto_bit|co~3   ; |calculadora|full_adder:quinto_bit|co~3   ; out0             ;
; |calculadora|full_adder:quinto_bit|co~4   ; |calculadora|full_adder:quinto_bit|co~4   ; out0             ;
; |calculadora|full_adder:quinto_bit|co~5   ; |calculadora|full_adder:quinto_bit|co~5   ; out0             ;
; |calculadora|full_adder:quinto_bit|co~6   ; |calculadora|full_adder:quinto_bit|co~6   ; out0             ;
; |calculadora|full_adder:quinto_bit|co~7   ; |calculadora|full_adder:quinto_bit|co~7   ; out0             ;
; |calculadora|full_adder:quinto_bit|co~8   ; |calculadora|full_adder:quinto_bit|co~8   ; out0             ;
; |calculadora|full_adder:quinto_bit|co     ; |calculadora|full_adder:quinto_bit|co     ; out0             ;
; |calculadora|full_adder:quinto_bit|s~0    ; |calculadora|full_adder:quinto_bit|s~0    ; out0             ;
; |calculadora|full_adder:quinto_bit|s~1    ; |calculadora|full_adder:quinto_bit|s~1    ; out0             ;
; |calculadora|full_adder:quinto_bit|s~2    ; |calculadora|full_adder:quinto_bit|s~2    ; out0             ;
; |calculadora|full_adder:quinto_bit|s~3    ; |calculadora|full_adder:quinto_bit|s~3    ; out0             ;
; |calculadora|full_adder:quinto_bit|s~4    ; |calculadora|full_adder:quinto_bit|s~4    ; out0             ;
; |calculadora|full_adder:quinto_bit|s~5    ; |calculadora|full_adder:quinto_bit|s~5    ; out0             ;
; |calculadora|full_adder:quinto_bit|s      ; |calculadora|full_adder:quinto_bit|s      ; out0             ;
; |calculadora|mult:mult_nb_5|s1            ; |calculadora|mult:mult_nb_5|s1            ; out0             ;
; |calculadora|mult:mult_nb_5|s2            ; |calculadora|mult:mult_nb_5|s2            ; out0             ;
; |calculadora|mult:mult_nb_5|saida         ; |calculadora|mult:mult_nb_5|saida         ; out0             ;
; |calculadora|full_adder:quarto_bit|co~0   ; |calculadora|full_adder:quarto_bit|co~0   ; out0             ;
; |calculadora|full_adder:quarto_bit|co~1   ; |calculadora|full_adder:quarto_bit|co~1   ; out0             ;
; |calculadora|full_adder:quarto_bit|co~2   ; |calculadora|full_adder:quarto_bit|co~2   ; out0             ;
; |calculadora|full_adder:quarto_bit|co~3   ; |calculadora|full_adder:quarto_bit|co~3   ; out0             ;
; |calculadora|full_adder:quarto_bit|co~4   ; |calculadora|full_adder:quarto_bit|co~4   ; out0             ;
; |calculadora|full_adder:quarto_bit|co~5   ; |calculadora|full_adder:quarto_bit|co~5   ; out0             ;
; |calculadora|full_adder:quarto_bit|co~6   ; |calculadora|full_adder:quarto_bit|co~6   ; out0             ;
; |calculadora|full_adder:quarto_bit|co~7   ; |calculadora|full_adder:quarto_bit|co~7   ; out0             ;
; |calculadora|full_adder:quarto_bit|co~8   ; |calculadora|full_adder:quarto_bit|co~8   ; out0             ;
; |calculadora|full_adder:quarto_bit|co     ; |calculadora|full_adder:quarto_bit|co     ; out0             ;
; |calculadora|full_adder:quarto_bit|s~0    ; |calculadora|full_adder:quarto_bit|s~0    ; out0             ;
; |calculadora|full_adder:quarto_bit|s~1    ; |calculadora|full_adder:quarto_bit|s~1    ; out0             ;
; |calculadora|full_adder:quarto_bit|s~2    ; |calculadora|full_adder:quarto_bit|s~2    ; out0             ;
; |calculadora|full_adder:quarto_bit|s~3    ; |calculadora|full_adder:quarto_bit|s~3    ; out0             ;
; |calculadora|full_adder:quarto_bit|s~4    ; |calculadora|full_adder:quarto_bit|s~4    ; out0             ;
; |calculadora|full_adder:quarto_bit|s~5    ; |calculadora|full_adder:quarto_bit|s~5    ; out0             ;
; |calculadora|full_adder:quarto_bit|s      ; |calculadora|full_adder:quarto_bit|s      ; out0             ;
; |calculadora|mult:mult_nb_4|s1            ; |calculadora|mult:mult_nb_4|s1            ; out0             ;
; |calculadora|mult:mult_nb_4|s2            ; |calculadora|mult:mult_nb_4|s2            ; out0             ;
; |calculadora|mult:mult_nb_4|saida         ; |calculadora|mult:mult_nb_4|saida         ; out0             ;
; |calculadora|full_adder:terceiro_bit|co~0 ; |calculadora|full_adder:terceiro_bit|co~0 ; out0             ;
; |calculadora|full_adder:terceiro_bit|co~1 ; |calculadora|full_adder:terceiro_bit|co~1 ; out0             ;
; |calculadora|full_adder:terceiro_bit|co~2 ; |calculadora|full_adder:terceiro_bit|co~2 ; out0             ;
; |calculadora|full_adder:terceiro_bit|co~3 ; |calculadora|full_adder:terceiro_bit|co~3 ; out0             ;
; |calculadora|full_adder:terceiro_bit|co~4 ; |calculadora|full_adder:terceiro_bit|co~4 ; out0             ;
; |calculadora|full_adder:terceiro_bit|co~5 ; |calculadora|full_adder:terceiro_bit|co~5 ; out0             ;
; |calculadora|full_adder:terceiro_bit|co~6 ; |calculadora|full_adder:terceiro_bit|co~6 ; out0             ;
; |calculadora|full_adder:terceiro_bit|co~7 ; |calculadora|full_adder:terceiro_bit|co~7 ; out0             ;
; |calculadora|full_adder:terceiro_bit|co~8 ; |calculadora|full_adder:terceiro_bit|co~8 ; out0             ;
; |calculadora|full_adder:terceiro_bit|co   ; |calculadora|full_adder:terceiro_bit|co   ; out0             ;
; |calculadora|full_adder:terceiro_bit|s~0  ; |calculadora|full_adder:terceiro_bit|s~0  ; out0             ;
; |calculadora|full_adder:terceiro_bit|s~1  ; |calculadora|full_adder:terceiro_bit|s~1  ; out0             ;
; |calculadora|full_adder:terceiro_bit|s~2  ; |calculadora|full_adder:terceiro_bit|s~2  ; out0             ;
; |calculadora|full_adder:terceiro_bit|s~3  ; |calculadora|full_adder:terceiro_bit|s~3  ; out0             ;
; |calculadora|full_adder:terceiro_bit|s~4  ; |calculadora|full_adder:terceiro_bit|s~4  ; out0             ;
; |calculadora|full_adder:terceiro_bit|s~5  ; |calculadora|full_adder:terceiro_bit|s~5  ; out0             ;
; |calculadora|full_adder:terceiro_bit|s    ; |calculadora|full_adder:terceiro_bit|s    ; out0             ;
; |calculadora|mult:mult_nb_3|s1            ; |calculadora|mult:mult_nb_3|s1            ; out0             ;
; |calculadora|mult:mult_nb_3|s2            ; |calculadora|mult:mult_nb_3|s2            ; out0             ;
; |calculadora|mult:mult_nb_3|saida         ; |calculadora|mult:mult_nb_3|saida         ; out0             ;
; |calculadora|full_adder:segundo_bit|co~0  ; |calculadora|full_adder:segundo_bit|co~0  ; out0             ;
; |calculadora|full_adder:segundo_bit|co~1  ; |calculadora|full_adder:segundo_bit|co~1  ; out0             ;
; |calculadora|full_adder:segundo_bit|co~2  ; |calculadora|full_adder:segundo_bit|co~2  ; out0             ;
; |calculadora|full_adder:segundo_bit|co~3  ; |calculadora|full_adder:segundo_bit|co~3  ; out0             ;
; |calculadora|full_adder:segundo_bit|co~4  ; |calculadora|full_adder:segundo_bit|co~4  ; out0             ;
; |calculadora|full_adder:segundo_bit|co~5  ; |calculadora|full_adder:segundo_bit|co~5  ; out0             ;
; |calculadora|full_adder:segundo_bit|co~6  ; |calculadora|full_adder:segundo_bit|co~6  ; out0             ;
; |calculadora|full_adder:segundo_bit|co~7  ; |calculadora|full_adder:segundo_bit|co~7  ; out0             ;
; |calculadora|full_adder:segundo_bit|co~8  ; |calculadora|full_adder:segundo_bit|co~8  ; out0             ;
; |calculadora|full_adder:segundo_bit|co    ; |calculadora|full_adder:segundo_bit|co    ; out0             ;
; |calculadora|full_adder:segundo_bit|s~0   ; |calculadora|full_adder:segundo_bit|s~0   ; out0             ;
; |calculadora|full_adder:segundo_bit|s~1   ; |calculadora|full_adder:segundo_bit|s~1   ; out0             ;
; |calculadora|full_adder:segundo_bit|s~2   ; |calculadora|full_adder:segundo_bit|s~2   ; out0             ;
; |calculadora|full_adder:segundo_bit|s~3   ; |calculadora|full_adder:segundo_bit|s~3   ; out0             ;
; |calculadora|full_adder:segundo_bit|s~4   ; |calculadora|full_adder:segundo_bit|s~4   ; out0             ;
; |calculadora|full_adder:segundo_bit|s~5   ; |calculadora|full_adder:segundo_bit|s~5   ; out0             ;
; |calculadora|full_adder:segundo_bit|s     ; |calculadora|full_adder:segundo_bit|s     ; out0             ;
; |calculadora|mult:mult_nb_2|s1            ; |calculadora|mult:mult_nb_2|s1            ; out0             ;
; |calculadora|mult:mult_nb_2|s2            ; |calculadora|mult:mult_nb_2|s2            ; out0             ;
; |calculadora|mult:mult_nb_2|saida         ; |calculadora|mult:mult_nb_2|saida         ; out0             ;
; |calculadora|full_adder:primeiro_bit|co~0 ; |calculadora|full_adder:primeiro_bit|co~0 ; out0             ;
; |calculadora|full_adder:primeiro_bit|co~1 ; |calculadora|full_adder:primeiro_bit|co~1 ; out0             ;
; |calculadora|full_adder:primeiro_bit|co~2 ; |calculadora|full_adder:primeiro_bit|co~2 ; out0             ;
; |calculadora|full_adder:primeiro_bit|co~3 ; |calculadora|full_adder:primeiro_bit|co~3 ; out0             ;
; |calculadora|full_adder:primeiro_bit|co~4 ; |calculadora|full_adder:primeiro_bit|co~4 ; out0             ;
; |calculadora|full_adder:primeiro_bit|co~5 ; |calculadora|full_adder:primeiro_bit|co~5 ; out0             ;
; |calculadora|full_adder:primeiro_bit|co~6 ; |calculadora|full_adder:primeiro_bit|co~6 ; out0             ;
; |calculadora|full_adder:primeiro_bit|co~7 ; |calculadora|full_adder:primeiro_bit|co~7 ; out0             ;
; |calculadora|full_adder:primeiro_bit|co~8 ; |calculadora|full_adder:primeiro_bit|co~8 ; out0             ;
; |calculadora|full_adder:primeiro_bit|co   ; |calculadora|full_adder:primeiro_bit|co   ; out0             ;
; |calculadora|full_adder:primeiro_bit|s~0  ; |calculadora|full_adder:primeiro_bit|s~0  ; out0             ;
; |calculadora|full_adder:primeiro_bit|s~1  ; |calculadora|full_adder:primeiro_bit|s~1  ; out0             ;
; |calculadora|full_adder:primeiro_bit|s~2  ; |calculadora|full_adder:primeiro_bit|s~2  ; out0             ;
; |calculadora|full_adder:primeiro_bit|s~3  ; |calculadora|full_adder:primeiro_bit|s~3  ; out0             ;
; |calculadora|full_adder:primeiro_bit|s~4  ; |calculadora|full_adder:primeiro_bit|s~4  ; out0             ;
; |calculadora|full_adder:primeiro_bit|s~5  ; |calculadora|full_adder:primeiro_bit|s~5  ; out0             ;
; |calculadora|full_adder:primeiro_bit|s    ; |calculadora|full_adder:primeiro_bit|s    ; out0             ;
; |calculadora|mult:mult_nb_1|s1            ; |calculadora|mult:mult_nb_1|s1            ; out0             ;
; |calculadora|mult:mult_nb_1|s2            ; |calculadora|mult:mult_nb_1|s2            ; out0             ;
; |calculadora|mult:mult_nb_1|saida         ; |calculadora|mult:mult_nb_1|saida         ; out0             ;
+-------------------------------------------+-------------------------------------------+------------------+


+---------------------+
; Simulator INI Usage ;
+--------+------------+
; Option ; Usage      ;
+--------+------------+


+--------------------+
; Simulator Messages ;
+--------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Simulator
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Nov 18 00:16:55 2024
Info: Command: quartus_sim --simulation_results_format=VWF calculadora -c calculadora
Info (324025): Using vector source file "C:/Users/enioa/Desktop/Aulas/Lab-4-SD/Waveform.vwf"
Info (310003): Option to preserve fewer signal transitions to reduce memory requirements is enabled
    Info (310004): Simulation has been partitioned into sub-simulations according to the maximum transition count determined by the engine. Transitions from memory will be flushed out to disk at the end of each sub-simulation to reduce memory requirements.
Info (310002): Simulation partitioned into 1 sub-simulations
Info (328053): Simulation coverage is       0.00 %
Info (328052): Number of transitions in simulation is 0
Info (324045): Vector file calculadora.sim.vwf is saved in VWF text format. You can compress it into CVWF format in order to reduce file size. For more details please refer to the Quartus II Help.
Info: Quartus II 64-Bit Simulator was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 4445 megabytes
    Info: Processing ended: Mon Nov 18 00:16:55 2024
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


