Fitter report for MIPS
Wed Jul 01 14:26:40 2015
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. Output Pin Default Load For Reported TCO
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter RAM Summary
 24. Other Routing Usage Summary
 25. LAB Logic Elements
 26. LAB-wide Signals
 27. LAB Signals Sourced
 28. LAB Signals Sourced Out
 29. LAB Distinct Inputs
 30. Fitter Device Options
 31. Operating Settings and Conditions
 32. Fitter Messages
 33. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Wed Jul 01 14:26:40 2015           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; MIPS                                            ;
; Top-level Entity Name              ; MIPS                                            ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C35F672C6                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 1,576 / 33,216 ( 5 % )                          ;
;     Total combinational functions  ; 1,448 / 33,216 ( 4 % )                          ;
;     Dedicated logic registers      ; 499 / 33,216 ( 2 % )                            ;
; Total registers                    ; 499                                             ;
; Total pins                         ; 34 / 475 ( 7 % )                                ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 32,768 / 483,840 ( 7 % )                        ;
; Embedded Multiplier 9-bit elements ; 0 / 70 ( 0 % )                                  ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C35F672C6                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.82        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  27.3%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                     ;
+-------------------------+-----------------+------------------+---------------------+-----------+----------------+-------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                    ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                                    ; Destination Port ; Destination Port Name ;
+-------------------------+-----------------+------------------+---------------------+-----------+----------------+-------------------------------------------------------------------------------------+------------------+-----------------------+
; flipflop:PIPE4|Temp[37] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; memData:memD|altsyncram:altsyncram_component|altsyncram_74d1:auto_generated|q_a[0]  ; PORTADATAOUT     ;                       ;
; flipflop:PIPE4|Temp[38] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; memData:memD|altsyncram:altsyncram_component|altsyncram_74d1:auto_generated|q_a[1]  ; PORTADATAOUT     ;                       ;
; flipflop:PIPE4|Temp[39] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; memData:memD|altsyncram:altsyncram_component|altsyncram_74d1:auto_generated|q_a[2]  ; PORTADATAOUT     ;                       ;
; flipflop:PIPE4|Temp[40] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; memData:memD|altsyncram:altsyncram_component|altsyncram_74d1:auto_generated|q_a[3]  ; PORTADATAOUT     ;                       ;
; flipflop:PIPE4|Temp[41] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; memData:memD|altsyncram:altsyncram_component|altsyncram_74d1:auto_generated|q_a[4]  ; PORTADATAOUT     ;                       ;
; flipflop:PIPE4|Temp[42] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; memData:memD|altsyncram:altsyncram_component|altsyncram_74d1:auto_generated|q_a[5]  ; PORTADATAOUT     ;                       ;
; flipflop:PIPE4|Temp[43] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; memData:memD|altsyncram:altsyncram_component|altsyncram_74d1:auto_generated|q_a[6]  ; PORTADATAOUT     ;                       ;
; flipflop:PIPE4|Temp[44] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; memData:memD|altsyncram:altsyncram_component|altsyncram_74d1:auto_generated|q_a[7]  ; PORTADATAOUT     ;                       ;
; flipflop:PIPE4|Temp[45] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; memData:memD|altsyncram:altsyncram_component|altsyncram_74d1:auto_generated|q_a[8]  ; PORTADATAOUT     ;                       ;
; flipflop:PIPE4|Temp[46] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; memData:memD|altsyncram:altsyncram_component|altsyncram_74d1:auto_generated|q_a[9]  ; PORTADATAOUT     ;                       ;
; flipflop:PIPE4|Temp[47] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; memData:memD|altsyncram:altsyncram_component|altsyncram_74d1:auto_generated|q_a[10] ; PORTADATAOUT     ;                       ;
; flipflop:PIPE4|Temp[48] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; memData:memD|altsyncram:altsyncram_component|altsyncram_74d1:auto_generated|q_a[11] ; PORTADATAOUT     ;                       ;
; flipflop:PIPE4|Temp[49] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; memData:memD|altsyncram:altsyncram_component|altsyncram_74d1:auto_generated|q_a[12] ; PORTADATAOUT     ;                       ;
; flipflop:PIPE4|Temp[50] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; memData:memD|altsyncram:altsyncram_component|altsyncram_74d1:auto_generated|q_a[13] ; PORTADATAOUT     ;                       ;
; flipflop:PIPE4|Temp[51] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; memData:memD|altsyncram:altsyncram_component|altsyncram_74d1:auto_generated|q_a[14] ; PORTADATAOUT     ;                       ;
; flipflop:PIPE4|Temp[52] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; memData:memD|altsyncram:altsyncram_component|altsyncram_74d1:auto_generated|q_a[15] ; PORTADATAOUT     ;                       ;
; flipflop:PIPE4|Temp[53] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; memData:memD|altsyncram:altsyncram_component|altsyncram_74d1:auto_generated|q_a[16] ; PORTADATAOUT     ;                       ;
; flipflop:PIPE4|Temp[54] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; memData:memD|altsyncram:altsyncram_component|altsyncram_74d1:auto_generated|q_a[17] ; PORTADATAOUT     ;                       ;
; flipflop:PIPE4|Temp[55] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; memData:memD|altsyncram:altsyncram_component|altsyncram_74d1:auto_generated|q_a[18] ; PORTADATAOUT     ;                       ;
; flipflop:PIPE4|Temp[56] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; memData:memD|altsyncram:altsyncram_component|altsyncram_74d1:auto_generated|q_a[19] ; PORTADATAOUT     ;                       ;
; flipflop:PIPE4|Temp[57] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; memData:memD|altsyncram:altsyncram_component|altsyncram_74d1:auto_generated|q_a[20] ; PORTADATAOUT     ;                       ;
; flipflop:PIPE4|Temp[58] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; memData:memD|altsyncram:altsyncram_component|altsyncram_74d1:auto_generated|q_a[21] ; PORTADATAOUT     ;                       ;
; flipflop:PIPE4|Temp[59] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; memData:memD|altsyncram:altsyncram_component|altsyncram_74d1:auto_generated|q_a[22] ; PORTADATAOUT     ;                       ;
; flipflop:PIPE4|Temp[60] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; memData:memD|altsyncram:altsyncram_component|altsyncram_74d1:auto_generated|q_a[23] ; PORTADATAOUT     ;                       ;
; flipflop:PIPE4|Temp[61] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; memData:memD|altsyncram:altsyncram_component|altsyncram_74d1:auto_generated|q_a[24] ; PORTADATAOUT     ;                       ;
; flipflop:PIPE4|Temp[62] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; memData:memD|altsyncram:altsyncram_component|altsyncram_74d1:auto_generated|q_a[25] ; PORTADATAOUT     ;                       ;
; flipflop:PIPE4|Temp[63] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; memData:memD|altsyncram:altsyncram_component|altsyncram_74d1:auto_generated|q_a[26] ; PORTADATAOUT     ;                       ;
; flipflop:PIPE4|Temp[64] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; memData:memD|altsyncram:altsyncram_component|altsyncram_74d1:auto_generated|q_a[27] ; PORTADATAOUT     ;                       ;
; flipflop:PIPE4|Temp[65] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; memData:memD|altsyncram:altsyncram_component|altsyncram_74d1:auto_generated|q_a[28] ; PORTADATAOUT     ;                       ;
; flipflop:PIPE4|Temp[66] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; memData:memD|altsyncram:altsyncram_component|altsyncram_74d1:auto_generated|q_a[29] ; PORTADATAOUT     ;                       ;
; flipflop:PIPE4|Temp[67] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; memData:memD|altsyncram:altsyncram_component|altsyncram_74d1:auto_generated|q_a[30] ; PORTADATAOUT     ;                       ;
; flipflop:PIPE4|Temp[68] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; memData:memD|altsyncram:altsyncram_component|altsyncram_74d1:auto_generated|q_a[31] ; PORTADATAOUT     ;                       ;
+-------------------------+-----------------+------------------+---------------------+-----------+----------------+-------------------------------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 2019 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 2019 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 2016    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Huberto/Documents/GitHub/VHDL-MIPS-Pipeline/output_files/MIPS.pin.


+------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                          ;
+---------------------------------------------+--------------------------+
; Resource                                    ; Usage                    ;
+---------------------------------------------+--------------------------+
; Total logic elements                        ; 1,576 / 33,216 ( 5 % )   ;
;     -- Combinational with no register       ; 1077                     ;
;     -- Register only                        ; 128                      ;
;     -- Combinational with a register        ; 371                      ;
;                                             ;                          ;
; Logic element usage by number of LUT inputs ;                          ;
;     -- 4 input functions                    ; 807                      ;
;     -- 3 input functions                    ; 560                      ;
;     -- <=2 input functions                  ; 81                       ;
;     -- Register only                        ; 128                      ;
;                                             ;                          ;
; Logic elements by mode                      ;                          ;
;     -- normal mode                          ; 1305                     ;
;     -- arithmetic mode                      ; 143                      ;
;                                             ;                          ;
; Total registers*                            ; 499 / 34,593 ( 1 % )     ;
;     -- Dedicated logic registers            ; 499 / 33,216 ( 2 % )     ;
;     -- I/O registers                        ; 0 / 1,377 ( 0 % )        ;
;                                             ;                          ;
; Total LABs:  partially or completely used   ; 112 / 2,076 ( 5 % )      ;
; Virtual pins                                ; 0                        ;
; I/O pins                                    ; 34 / 475 ( 7 % )         ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )           ;
;                                             ;                          ;
; Global signals                              ; 2                        ;
; M4Ks                                        ; 8 / 105 ( 8 % )          ;
; Total block memory bits                     ; 32,768 / 483,840 ( 7 % ) ;
; Total block memory implementation bits      ; 36,864 / 483,840 ( 8 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 70 ( 0 % )           ;
; PLLs                                        ; 0 / 4 ( 0 % )            ;
; Global clocks                               ; 2 / 16 ( 13 % )          ;
; JTAGs                                       ; 0 / 1 ( 0 % )            ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )            ;
; Average interconnect usage (total/H/V)      ; 2% / 2% / 2%             ;
; Peak interconnect usage (total/H/V)         ; 17% / 15% / 20%          ;
; Maximum fan-out                             ; 507                      ;
; Highest non-global fan-out                  ; 150                      ;
; Total fan-out                               ; 7040                     ;
; Average fan-out                             ; 3.44                     ;
+---------------------------------------------+--------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 1576 / 33216 ( 5 % ) ; 0 / 33216 ( 0 % )              ;
;     -- Combinational with no register       ; 1077                 ; 0                              ;
;     -- Register only                        ; 128                  ; 0                              ;
;     -- Combinational with a register        ; 371                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 807                  ; 0                              ;
;     -- 3 input functions                    ; 560                  ; 0                              ;
;     -- <=2 input functions                  ; 81                   ; 0                              ;
;     -- Register only                        ; 128                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 1305                 ; 0                              ;
;     -- arithmetic mode                      ; 143                  ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 499                  ; 0                              ;
;     -- Dedicated logic registers            ; 499 / 33216 ( 2 % )  ; 0 / 33216 ( 0 % )              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 112 / 2076 ( 5 % )   ; 0 / 2076 ( 0 % )               ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 34                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 70 ( 0 % )       ; 0 / 70 ( 0 % )                 ;
; Total memory bits                           ; 32768                ; 0                              ;
; Total RAM block bits                        ; 36864                ; 0                              ;
; M4K                                         ; 8 / 105 ( 7 % )      ; 0 / 105 ( 0 % )                ;
; Clock control block                         ; 2 / 20 ( 10 % )      ; 0 / 20 ( 0 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 7040                 ; 0                              ;
;     -- Registered Connections               ; 1908                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 2                    ; 0                              ;
;     -- Output Ports                         ; 32                   ; 0                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                 ;
+------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clk  ; P2    ; 1        ; 0            ; 18           ; 2           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; rst  ; P1    ; 1        ; 0            ; 18           ; 3           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
+------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                            ;
+----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; outs[0]  ; F9    ; 3        ; 9            ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; outs[10] ; F10   ; 3        ; 14           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; outs[11] ; D8    ; 3        ; 14           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; outs[12] ; F11   ; 3        ; 18           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; outs[13] ; C9    ; 3        ; 16           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; outs[14] ; C10   ; 3        ; 20           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; outs[15] ; E10   ; 3        ; 18           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; outs[16] ; B9    ; 3        ; 20           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; outs[17] ; C7    ; 3        ; 9            ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; outs[18] ; J13   ; 3        ; 24           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; outs[19] ; G10   ; 3        ; 14           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; outs[1]  ; E12   ; 3        ; 24           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; outs[20] ; B10   ; 3        ; 22           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; outs[21] ; G11   ; 3        ; 22           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; outs[22] ; A7    ; 3        ; 11           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; outs[23] ; J14   ; 3        ; 24           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; outs[24] ; D12   ; 3        ; 24           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; outs[25] ; D11   ; 3        ; 22           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; outs[26] ; A9    ; 3        ; 20           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; outs[27] ; A10   ; 3        ; 22           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; outs[28] ; H11   ; 3        ; 18           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; outs[29] ; B8    ; 3        ; 16           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; outs[2]  ; H12   ; 3        ; 18           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; outs[30] ; K6    ; 2        ; 0            ; 30           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; outs[31] ; G1    ; 2        ; 0            ; 28           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; outs[3]  ; D10   ; 3        ; 20           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; outs[4]  ; A8    ; 3        ; 16           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; outs[5]  ; D9    ; 3        ; 16           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; outs[6]  ; B7    ; 3        ; 11           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; outs[7]  ; D7    ; 3        ; 9            ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; outs[8]  ; D6    ; 3        ; 11           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; outs[9]  ; C8    ; 3        ; 14           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
+----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 2 / 64 ( 3 % )   ; 3.3V          ; --           ;
; 2        ; 4 / 59 ( 7 % )   ; 3.3V          ; --           ;
; 3        ; 30 / 56 ( 54 % ) ; 3.3V          ; --           ;
; 4        ; 0 / 58 ( 0 % )   ; 3.3V          ; --           ;
; 5        ; 0 / 65 ( 0 % )   ; 3.3V          ; --           ;
; 6        ; 1 / 59 ( 2 % )   ; 3.3V          ; --           ;
; 7        ; 0 / 58 ( 0 % )   ; 3.3V          ; --           ;
; 8        ; 0 / 56 ( 0 % )   ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A4       ; 484        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 482        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 479        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 465        ; 3        ; outs[22]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A8       ; 457        ; 3        ; outs[4]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A9       ; 451        ; 3        ; outs[26]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A10      ; 447        ; 3        ; outs[27]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A13      ; 430        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A14      ; 427        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 412        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 406        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 394        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 390        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ; 382        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A22      ; 379        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A23      ; 378        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A24      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 107        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA2      ; 106        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA3      ; 117        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA4      ; 116        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA5      ; 120        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA6      ; 130        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA7      ; 129        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA8      ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA9      ; 152        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 153        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 155        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 179        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 192        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 194        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 197        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 209        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 219        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 220        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA20     ; 230        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA23     ; 256        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA24     ; 255        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA25     ; 266        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA26     ; 267        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB1      ; 115        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB2      ; 114        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB3      ; 126        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB4      ; 127        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB5      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB6      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB8      ; 147        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB10     ; 154        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB12     ; 171        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB13     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB14     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB15     ; 198        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB17     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB18     ; 215        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB20     ; 225        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ; 242        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB22     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB23     ; 258        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB24     ; 257        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB25     ; 263        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB26     ; 262        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC1      ; 119        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC2      ; 118        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC3      ; 128        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC4      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC5      ; 133        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC6      ; 134        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC7      ; 143        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC8      ; 148        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC9      ; 163        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC10     ; 164        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC11     ; 168        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC12     ; 172        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC13     ; 185        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC14     ; 191        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC15     ; 199        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC16     ; 202        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC17     ; 207        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC18     ; 216        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC19     ; 222        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC20     ; 226        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC21     ; 237        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC22     ; 241        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC23     ; 245        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC24     ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC25     ; 260        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC26     ; 261        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD2      ; 122        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD3      ; 123        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD4      ; 135        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD5      ; 136        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD6      ; 139        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD7      ; 140        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD8      ; 149        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD9      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD10     ; 167        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD11     ; 173        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD12     ; 181        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD13     ; 186        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AD14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD15     ; 190        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD16     ; 201        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD17     ; 208        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD19     ; 221        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD20     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 238        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD22     ; 240        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD23     ; 239        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD24     ; 249        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD25     ; 248        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD26     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE2      ; 124        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE3      ; 125        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE4      ; 131        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE5      ; 137        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE6      ; 150        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE7      ; 157        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE8      ; 159        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE9      ; 165        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE10     ; 169        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE11     ; 174        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE12     ; 182        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE13     ; 183        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE14     ; 188        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AE15     ; 189        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE16     ; 200        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE17     ; 206        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE18     ; 212        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE19     ; 214        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE20     ; 224        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE21     ; 228        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE22     ; 236        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE23     ; 244        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE24     ; 247        ; 6        ; ~LVDS150p/nCEO~                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AE25     ; 246        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE26     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF3      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF4      ; 132        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF5      ; 138        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF6      ; 151        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF7      ; 158        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF8      ; 160        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF9      ; 166        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF10     ; 170        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF12     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF13     ; 184        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF14     ; 187        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AF15     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF17     ; 205        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF18     ; 211        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF19     ; 213        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF20     ; 223        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF21     ; 227        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF22     ; 235        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF23     ; 243        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF24     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 2          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B3       ; 3          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B4       ; 483        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 481        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 480        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 466        ; 3        ; outs[6]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B8       ; 458        ; 3        ; outs[29]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B9       ; 452        ; 3        ; outs[16]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B10      ; 448        ; 3        ; outs[20]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ; 435        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 433        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B13      ; 429        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B14      ; 428        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 420        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 419        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 411        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 405        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 393        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 389        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ; 381        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B22      ; 380        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B23      ; 377        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B24      ; 363        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B25      ; 362        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C2       ; 6          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 7          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C4       ; 478        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 486        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ; 485        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 468        ; 3        ; outs[17]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C8       ; 463        ; 3        ; outs[9]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C9       ; 459        ; 3        ; outs[13]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C10      ; 450        ; 3        ; outs[14]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C11      ; 436        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C12      ; 434        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C13      ; 431        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 421        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C16      ; 418        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 404        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 391        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C21      ; 375        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C22      ; 374        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C23      ; 373        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C24      ; 360        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C25      ; 361        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D1       ; 13         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 12         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 477        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 467        ; 3        ; outs[8]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D7       ; 469        ; 3        ; outs[7]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D8       ; 464        ; 3        ; outs[11]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D9       ; 460        ; 3        ; outs[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D10      ; 449        ; 3        ; outs[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D11      ; 445        ; 3        ; outs[25]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D12      ; 443        ; 3        ; outs[24]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D13      ; 432        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D14      ; 426        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 417        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 415        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D17      ; 403        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D18      ; 396        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D19      ; 392        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D20      ; 387        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D21      ; 376        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D22      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D23      ; 369        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D24      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D25      ; 358        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D26      ; 359        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 19         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E4       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 4          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E8       ; 474        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 453        ; 3        ; outs[15]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 444        ; 3        ; outs[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E13      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 416        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E18      ; 395        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E20      ; 388        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E21      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E22      ; 370        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E23      ; 365        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E24      ; 364        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E25      ; 355        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E26      ; 356        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 29         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 28         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 10         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 11         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F6       ; 5          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F7       ; 14         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F8       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F9       ; 470        ; 3        ; outs[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F10      ; 462        ; 3        ; outs[10]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F11      ; 454        ; 3        ; outs[12]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F12      ; 440        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 423        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 425        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 409        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ; 408        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F17      ; 401        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F18      ; 398        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F19      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 372        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 371        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F23      ; 353        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F24      ; 354        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F25      ; 350        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F26      ; 349        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 30         ; 2        ; outs[31]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G2       ; 31         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 24         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 23         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 8          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 9          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 471        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G10      ; 461        ; 3        ; outs[19]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G11      ; 446        ; 3        ; outs[21]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G12      ; 439        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ; 422        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G14      ; 424        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G15      ; 410        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 407        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 402        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G18      ; 397        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G19      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 368        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 367        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G23      ; 346        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G24      ; 345        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G25      ; 343        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G26      ; 342        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 37         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 36         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 32         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 33         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ; 18         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ; 473        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H10      ; 472        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 456        ; 3        ; outs[28]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H12      ; 455        ; 3        ; outs[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 414        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 413        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H17      ; 400        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H18      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H19      ; 335        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H21      ; 366        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H23      ; 341        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H24      ; 340        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H25      ; 337        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H26      ; 336        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ; 39         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 38         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ; 34         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J4       ; 35         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ; 15         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J6       ; 25         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 17         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ; 16         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J9       ; 475        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J10      ; 438        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J11      ; 437        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J12      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J13      ; 442        ; 3        ; outs[18]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J14      ; 441        ; 3        ; outs[23]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J15      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J16      ; 385        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J17      ; 399        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J18      ; 383        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J20      ; 351        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 352        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 357        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J23      ; 339        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J24      ; 338        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J25      ; 327        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J26      ; 326        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 42         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K2       ; 43         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ; 41         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K4       ; 40         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K5       ; 22         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ; 21         ; 2        ; outs[30]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K7       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ; 26         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K9       ; 476        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ; 386        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K17      ; 384        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K18      ; 334        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K19      ; 333        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 332        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 344        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K23      ; 331        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K24      ; 330        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K25      ; 321        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K26      ; 320        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L2       ; 50         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L3       ; 51         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L4       ; 44         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 48         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L7       ; 47         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L8       ; 59         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ; 49         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L10      ; 52         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ; 322        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ; 328        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L21      ; 329        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L23      ; 325        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L24      ; 324        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L25      ; 323        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 56         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M3       ; 55         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M4       ; 53         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M5       ; 54         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 58         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 60         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ; 57         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M19      ; 317        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ; 316        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M21      ; 314        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M22      ; 319        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M23      ; 318        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M24      ; 313        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M25      ; 312        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N1       ; 65         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N2       ; 64         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N3       ; 62         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ; 63         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ; 61         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 66         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ; 45         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N18      ; 348        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 315        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N23      ; 311        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N24      ; 310        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N25      ; 309        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N26      ; 308        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P1       ; 68         ; 1        ; rst                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P2       ; 67         ; 1        ; clk                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P3       ; 69         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ; 70         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P5       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P6       ; 78         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ; 77         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ; 46         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ; 293        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 347        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 301        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 300        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P23      ; 305        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P24      ; 304        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P25      ; 307        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P26      ; 306        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ; 71         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ; 72         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R4       ; 73         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R5       ; 74         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 81         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 82         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 110        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ; 294        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R19      ; 282        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 297        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ; 298        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R23      ; 299        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R24      ; 302        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R25      ; 303        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 79         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 80         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ; 83         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 93         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 92         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T8       ; 111        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T9       ; 76         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T10      ; 75         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T17      ; 289        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T18      ; 290        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ; 281        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T20      ; 287        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T21      ; 288        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 296        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T23      ; 295        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T24      ; 292        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T25      ; 291        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T26      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 85         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 84         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 88         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U4       ; 89         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ; 100        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U6       ; 98         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U7       ; 99         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ; 86         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U10      ; 87         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ; 178        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 231        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U18      ; 232        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ; 280        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 279        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 270        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U23      ; 284        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U24      ; 283        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U25      ; 285        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U26      ; 286        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 90         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 91         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ; 95         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V4       ; 94         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ; 104        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V6       ; 105        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V7       ; 112        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V8       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V9       ; 142        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ; 141        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V11      ; 177        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V13      ; 176        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V14      ; 175        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V17      ; 218        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V18      ; 233        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V20      ; 251        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V21      ; 252        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 259        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; V23      ; 275        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V24      ; 276        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V25      ; 277        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V26      ; 278        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 97         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 96         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 102        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 101        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ; 113        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; W7       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W8       ; 144        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ; 145        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W11      ; 161        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 162        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W15      ; 203        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 204        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ; 217        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W18      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ; 234        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W20      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 253        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W23      ; 272        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W24      ; 271        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W25      ; 273        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W26      ; 274        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 103        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y3       ; 108        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 109        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 121        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y6       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 146        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ; 156        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y12      ; 180        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y13      ; 193        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y14      ; 195        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ; 196        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y16      ; 210        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ; 229        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y19      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ; 250        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 254        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y23      ; 265        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y24      ; 264        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y25      ; 269        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y26      ; 268        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                        ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                               ; Library Name ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------+--------------+
; |MIPS                                     ; 1576 (0)    ; 499 (0)                   ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 34   ; 0            ; 1077 (0)     ; 128 (0)           ; 371 (0)          ; |MIPS                                                                             ; work         ;
;    |PC:PC1|                               ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |MIPS|PC:PC1                                                                      ; work         ;
;    |ULA:ULA1|                             ; 1109 (1109) ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1022 (1022)  ; 0 (0)             ; 87 (87)          ; |MIPS|ULA:ULA1                                                                    ; work         ;
;    |addSub:PCP4|                          ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |MIPS|addSub:PCP4                                                                 ; work         ;
;    |controller:controle|                  ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 3 (3)            ; |MIPS|controller:controle                                                         ; work         ;
;    |flipflop:PIPE1|                       ; 23 (23)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 22 (22)          ; |MIPS|flipflop:PIPE1                                                              ; work         ;
;    |flipflop:PIPE2|                       ; 89 (89)     ; 89 (89)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 73 (73)          ; |MIPS|flipflop:PIPE2                                                              ; work         ;
;    |flipflop:PIPE3|                       ; 84 (84)     ; 83 (83)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 20 (20)           ; 64 (64)          ; |MIPS|flipflop:PIPE3                                                              ; work         ;
;    |flipflop:PIPE4|                       ; 38 (38)     ; 38 (38)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 32 (32)          ; |MIPS|flipflop:PIPE4                                                              ; work         ;
;    |memData:memD|                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MIPS|memData:memD                                                                ; work         ;
;       |altsyncram:altsyncram_component|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MIPS|memData:memD|altsyncram:altsyncram_component                                ; work         ;
;          |altsyncram_74d1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MIPS|memData:memD|altsyncram:altsyncram_component|altsyncram_74d1:auto_generated ; work         ;
;    |memInst2:memI|                        ; 25 (25)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 13 (13)          ; |MIPS|memInst2:memI                                                               ; work         ;
;    |mux2to1:muxEscReg2|                   ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 30 (30)          ; |MIPS|mux2to1:muxEscReg2                                                          ; work         ;
;    |mux2to1:muxEscReg|                    ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |MIPS|mux2to1:muxEscReg                                                           ; work         ;
;    |mux2to1:mux_IN_PC|                    ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |MIPS|mux2to1:mux_IN_PC                                                           ; work         ;
;    |mux2to1:mux_IN_ULA_2|                 ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 19 (19)          ; |MIPS|mux2to1:mux_IN_ULA_2                                                        ; work         ;
;    |opULA:operaULA|                       ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |MIPS|opULA:operaULA                                                              ; work         ;
;    |regBank:registradores|                ; 318 (7)     ; 256 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 85 (0)            ; 216 (10)         ; |MIPS|regBank:registradores                                                       ; work         ;
;       |mux32to1:outData1|                 ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 27 (27)          ; |MIPS|regBank:registradores|mux32to1:outData1                                     ; work         ;
;       |mux32to1:outData2|                 ; 160 (160)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 148 (148)        ; |MIPS|regBank:registradores|mux32to1:outData2                                     ; work         ;
;       |reg:\G2:0:regb|                    ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 30 (30)          ; |MIPS|regBank:registradores|reg:\G2:0:regb                                        ; work         ;
;       |reg:\G2:1:regb|                    ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 29 (29)          ; |MIPS|regBank:registradores|reg:\G2:1:regb                                        ; work         ;
;       |reg:\G2:2:regb|                    ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |MIPS|regBank:registradores|reg:\G2:2:regb                                        ; work         ;
;       |reg:\G2:3:regb|                    ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 19 (19)           ; 13 (13)          ; |MIPS|regBank:registradores|reg:\G2:3:regb                                        ; work         ;
;       |reg:\G2:4:regb|                    ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |MIPS|regBank:registradores|reg:\G2:4:regb                                        ; work         ;
;       |reg:\G2:5:regb|                    ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 19 (19)           ; 13 (13)          ; |MIPS|regBank:registradores|reg:\G2:5:regb                                        ; work         ;
;       |reg:\G2:6:regb|                    ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 0 (0)            ; |MIPS|regBank:registradores|reg:\G2:6:regb                                        ; work         ;
;       |reg:\G2:7:regb|                    ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 22 (22)          ; |MIPS|regBank:registradores|reg:\G2:7:regb                                        ; work         ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------+
; Delay Chain Summary                                                               ;
+----------+----------+---------------+---------------+-----------------------+-----+
; Name     ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+----------+----------+---------------+---------------+-----------------------+-----+
; outs[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; outs[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; outs[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; outs[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; outs[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; outs[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; outs[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; outs[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; outs[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; outs[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; outs[10] ; Output   ; --            ; --            ; --                    ; --  ;
; outs[11] ; Output   ; --            ; --            ; --                    ; --  ;
; outs[12] ; Output   ; --            ; --            ; --                    ; --  ;
; outs[13] ; Output   ; --            ; --            ; --                    ; --  ;
; outs[14] ; Output   ; --            ; --            ; --                    ; --  ;
; outs[15] ; Output   ; --            ; --            ; --                    ; --  ;
; outs[16] ; Output   ; --            ; --            ; --                    ; --  ;
; outs[17] ; Output   ; --            ; --            ; --                    ; --  ;
; outs[18] ; Output   ; --            ; --            ; --                    ; --  ;
; outs[19] ; Output   ; --            ; --            ; --                    ; --  ;
; outs[20] ; Output   ; --            ; --            ; --                    ; --  ;
; outs[21] ; Output   ; --            ; --            ; --                    ; --  ;
; outs[22] ; Output   ; --            ; --            ; --                    ; --  ;
; outs[23] ; Output   ; --            ; --            ; --                    ; --  ;
; outs[24] ; Output   ; --            ; --            ; --                    ; --  ;
; outs[25] ; Output   ; --            ; --            ; --                    ; --  ;
; outs[26] ; Output   ; --            ; --            ; --                    ; --  ;
; outs[27] ; Output   ; --            ; --            ; --                    ; --  ;
; outs[28] ; Output   ; --            ; --            ; --                    ; --  ;
; outs[29] ; Output   ; --            ; --            ; --                    ; --  ;
; outs[30] ; Output   ; --            ; --            ; --                    ; --  ;
; outs[31] ; Output   ; --            ; --            ; --                    ; --  ;
; clk      ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; rst      ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
+----------+----------+---------------+---------------+-----------------------+-----+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; clk                 ;                   ;         ;
; rst                 ;                   ;         ;
+---------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                           ;
+------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                         ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; clk                          ; PIN_P2             ; 507     ; Clock        ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; flipflop:PIPE3|Temp[106]     ; LCFF_X25_Y29_N21   ; 8       ; Write enable ; no     ; --                   ; --               ; --                        ;
; regBank:registradores|Ien[0] ; LCCOMB_X19_Y30_N4  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; regBank:registradores|Ien[1] ; LCCOMB_X19_Y30_N30 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; regBank:registradores|Ien[2] ; LCCOMB_X19_Y30_N26 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; regBank:registradores|Ien[3] ; LCCOMB_X19_Y30_N18 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; regBank:registradores|Ien[4] ; LCCOMB_X19_Y30_N10 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; regBank:registradores|Ien[5] ; LCCOMB_X19_Y30_N12 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; regBank:registradores|Ien[6] ; LCCOMB_X19_Y30_N16 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; regBank:registradores|Ien[7] ; LCCOMB_X19_Y30_N0  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rst                          ; PIN_P1             ; 507     ; Async. clear ; yes    ; Global Clock         ; GCLK1            ; --                        ;
+------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                     ;
+------+----------+---------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+----------------------+------------------+---------------------------+
; clk  ; PIN_P2   ; 507     ; Global Clock         ; GCLK3            ; --                        ;
; rst  ; PIN_P1   ; 507     ; Global Clock         ; GCLK1            ; --                        ;
+------+----------+---------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------+
; Non-Global High Fan-Out Signals                           ;
+-------------------------------------------------+---------+
; Name                                            ; Fan-Out ;
+-------------------------------------------------+---------+
; flipflop:PIPE2|Temp[143]                        ; 150     ;
; flipflop:PIPE1|Temp[17]                         ; 97      ;
; flipflop:PIPE1|Temp[16]                         ; 97      ;
; mux2to1:mux_IN_ULA_2|X[1]~1                     ; 82      ;
; mux2to1:mux_IN_ULA_2|X[0]~0                     ; 78      ;
; mux2to1:mux_IN_ULA_2|X[2]~2                     ; 73      ;
; ULA:ULA1|Add2~2                                 ; 67      ;
; mux2to1:mux_IN_ULA_2|X[31]~5                    ; 66      ;
; flipflop:PIPE2|Temp[105]                        ; 65      ;
; ULA:ULA1|Add2~4                                 ; 64      ;
; flipflop:PIPE2|Temp[15]                         ; 62      ;
; opULA:operaULA|Mux7~0                           ; 58      ;
; opULA:operaULA|Mux4~3                           ; 56      ;
; ULA:ULA1|Add2~6                                 ; 50      ;
; mux2to1:mux_IN_ULA_2|X[3]~3                     ; 42      ;
; flipflop:PIPE2|Temp[45]                         ; 37      ;
; opULA:operaULA|Mux5~0                           ; 36      ;
; ULA:ULA1|Mux26~32                               ; 35      ;
; ULA:ULA1|Mux29~48                               ; 33      ;
; flipflop:PIPE1|Temp[18]                         ; 33      ;
; ULA:ULA1|Mux26~13                               ; 33      ;
; regBank:registradores|Ien[1]                    ; 32      ;
; regBank:registradores|Ien[2]                    ; 32      ;
; regBank:registradores|Ien[7]                    ; 32      ;
; regBank:registradores|Ien[4]                    ; 32      ;
; regBank:registradores|Ien[6]                    ; 32      ;
; regBank:registradores|Ien[5]                    ; 32      ;
; regBank:registradores|Ien[0]                    ; 32      ;
; regBank:registradores|Ien[3]                    ; 32      ;
; flipflop:PIPE1|Temp[21]                         ; 32      ;
; flipflop:PIPE4|Temp[70]                         ; 32      ;
; ULA:ULA1|Add2~8                                 ; 32      ;
; ULA:ULA1|ShiftRight2~55                         ; 28      ;
; ULA:ULA1|ShiftRight0~8                          ; 23      ;
; mux2to1:mux_IN_ULA_2|X[4]~4                     ; 23      ;
; ULA:ULA1|Mux29~17                               ; 19      ;
; flipflop:PIPE2|Temp[146]                        ; 19      ;
; ULA:ULA1|Mux29~40                               ; 17      ;
; flipflop:PIPE2|Temp[104]                        ; 17      ;
; flipflop:PIPE2|Temp[74]                         ; 17      ;
; ULA:ULA1|Mux29~42                               ; 16      ;
; flipflop:PIPE2|Temp[140]                        ; 16      ;
; ULA:ULA1|ShiftLeft0~84                          ; 15      ;
; ULA:ULA1|Mux21~1                                ; 15      ;
; ULA:ULA1|Mux29~13                               ; 15      ;
; PC:PC1|Temp[5]                                  ; 14      ;
; PC:PC1|Temp[3]                                  ; 14      ;
; ULA:ULA1|Mux8~1                                 ; 14      ;
; ULA:ULA1|Mux21~3                                ; 14      ;
; ULA:ULA1|Mux21~2                                ; 14      ;
; ULA:ULA1|Mux29~12                               ; 14      ;
; opULA:operaULA|Mux2~0                           ; 14      ;
; ULA:ULA1|sig_output~31                          ; 13      ;
; flipflop:PIPE2|Temp[46]                         ; 13      ;
; flipflop:PIPE2|Temp[75]                         ; 13      ;
; PC:PC1|Temp[2]                                  ; 12      ;
; PC:PC1|Temp[7]                                  ; 12      ;
; PC:PC1|Temp[6]                                  ; 12      ;
; PC:PC1|Temp[4]                                  ; 12      ;
; ULA:ULA1|Mux21~5                                ; 12      ;
; ULA:ULA1|Mux21~4                                ; 12      ;
; ULA:ULA1|Mux26~14                               ; 12      ;
; opULA:operaULA|Mux3~0                           ; 12      ;
; flipflop:PIPE2|Temp[89]                         ; 12      ;
; ULA:ULA1|ShiftRight2~36                         ; 12      ;
; flipflop:PIPE2|Temp[90]                         ; 12      ;
; ULA:ULA1|Mux29~51                               ; 11      ;
; ULA:ULA1|Mux29~49                               ; 11      ;
; memInst2:memI|Mux1~0                            ; 11      ;
; ULA:ULA1|Mux13~2                                ; 11      ;
; ULA:ULA1|Mux21~6                                ; 11      ;
; ULA:ULA1|ShiftLeft1~1                           ; 11      ;
; flipflop:PIPE2|Temp[76]                         ; 11      ;
; flipflop:PIPE2|Temp[77]                         ; 11      ;
; flipflop:PIPE2|Temp[78]                         ; 11      ;
; flipflop:PIPE2|Temp[79]                         ; 11      ;
; flipflop:PIPE2|Temp[80]                         ; 11      ;
; flipflop:PIPE2|Temp[81]                         ; 11      ;
; flipflop:PIPE2|Temp[82]                         ; 11      ;
; flipflop:PIPE2|Temp[83]                         ; 11      ;
; flipflop:PIPE2|Temp[84]                         ; 11      ;
; flipflop:PIPE2|Temp[85]                         ; 11      ;
; flipflop:PIPE2|Temp[86]                         ; 11      ;
; flipflop:PIPE2|Temp[87]                         ; 11      ;
; flipflop:PIPE2|Temp[88]                         ; 11      ;
; flipflop:PIPE2|Temp[98]                         ; 11      ;
; flipflop:PIPE2|Temp[99]                         ; 11      ;
; flipflop:PIPE2|Temp[100]                        ; 11      ;
; flipflop:PIPE2|Temp[101]                        ; 11      ;
; flipflop:PIPE2|Temp[102]                        ; 11      ;
; flipflop:PIPE2|Temp[103]                        ; 11      ;
; flipflop:PIPE2|Temp[91]                         ; 11      ;
; flipflop:PIPE2|Temp[92]                         ; 11      ;
; flipflop:PIPE2|Temp[93]                         ; 11      ;
; flipflop:PIPE2|Temp[94]                         ; 11      ;
; flipflop:PIPE2|Temp[95]                         ; 11      ;
; flipflop:PIPE2|Temp[96]                         ; 11      ;
; flipflop:PIPE2|Temp[97]                         ; 11      ;
; flipflop:PIPE3|Temp[69]                         ; 10      ;
; flipflop:PIPE3|Temp[104]                        ; 10      ;
; ULA:ULA1|Mux21~7                                ; 10      ;
; ULA:ULA1|Mux26~15                               ; 10      ;
; ULA:ULA1|Mux26~11                               ; 9       ;
; ULA:ULA1|Mux26~10                               ; 9       ;
; ULA:ULA1|Mux29~19                               ; 9       ;
; flipflop:PIPE2|Temp[12]                         ; 9       ;
; flipflop:PIPE3|Temp[48]                         ; 9       ;
; flipflop:PIPE3|Temp[47]                         ; 9       ;
; flipflop:PIPE3|Temp[46]                         ; 9       ;
; flipflop:PIPE3|Temp[45]                         ; 9       ;
; flipflop:PIPE3|Temp[44]                         ; 9       ;
; flipflop:PIPE3|Temp[43]                         ; 9       ;
; flipflop:PIPE3|Temp[42]                         ; 9       ;
; flipflop:PIPE3|Temp[41]                         ; 9       ;
; flipflop:PIPE3|Temp[40]                         ; 9       ;
; flipflop:PIPE3|Temp[39]                         ; 9       ;
; mux2to1:muxEscReg2|X[31]~31                     ; 9       ;
; mux2to1:muxEscReg2|X[30]~30                     ; 9       ;
; mux2to1:muxEscReg2|X[29]~29                     ; 9       ;
; mux2to1:muxEscReg2|X[28]~28                     ; 9       ;
; mux2to1:muxEscReg2|X[27]~27                     ; 9       ;
; mux2to1:muxEscReg2|X[26]~26                     ; 9       ;
; mux2to1:muxEscReg2|X[25]~25                     ; 9       ;
; mux2to1:muxEscReg2|X[24]~24                     ; 9       ;
; mux2to1:muxEscReg2|X[23]~23                     ; 9       ;
; mux2to1:muxEscReg2|X[22]~22                     ; 9       ;
; mux2to1:muxEscReg2|X[21]~21                     ; 9       ;
; mux2to1:muxEscReg2|X[20]~20                     ; 9       ;
; mux2to1:muxEscReg2|X[19]~19                     ; 9       ;
; mux2to1:muxEscReg2|X[18]~18                     ; 9       ;
; mux2to1:muxEscReg2|X[17]~17                     ; 9       ;
; mux2to1:muxEscReg2|X[16]~16                     ; 9       ;
; mux2to1:muxEscReg2|X[15]~15                     ; 9       ;
; mux2to1:muxEscReg2|X[14]~14                     ; 9       ;
; mux2to1:muxEscReg2|X[13]~13                     ; 9       ;
; mux2to1:muxEscReg2|X[12]~12                     ; 9       ;
; mux2to1:muxEscReg2|X[11]~11                     ; 9       ;
; mux2to1:muxEscReg2|X[10]~10                     ; 9       ;
; mux2to1:muxEscReg2|X[9]~9                       ; 9       ;
; mux2to1:muxEscReg2|X[8]~8                       ; 9       ;
; mux2to1:muxEscReg2|X[7]~7                       ; 9       ;
; mux2to1:muxEscReg2|X[6]~6                       ; 9       ;
; mux2to1:muxEscReg2|X[5]~5                       ; 9       ;
; mux2to1:muxEscReg2|X[4]~4                       ; 9       ;
; mux2to1:muxEscReg2|X[3]~3                       ; 9       ;
; mux2to1:muxEscReg2|X[2]~2                       ; 9       ;
; mux2to1:muxEscReg2|X[1]~1                       ; 9       ;
; mux2to1:muxEscReg2|X[0]~0                       ; 9       ;
; ULA:ULA1|Mux29~46                               ; 8       ;
; flipflop:PIPE4|Temp[1]                          ; 8       ;
; flipflop:PIPE4|Temp[0]                          ; 8       ;
; ULA:ULA1|Mux13~0                                ; 8       ;
; ULA:ULA1|Mux26~12                               ; 8       ;
; ULA:ULA1|Mux29~39                               ; 8       ;
; ULA:ULA1|Mux29~22                               ; 8       ;
; ULA:ULA1|ShiftRight2~68                         ; 8       ;
; flipflop:PIPE2|Temp[10]                         ; 8       ;
; flipflop:PIPE3|Temp[106]                        ; 8       ;
; ULA:ULA1|Mux0~1                                 ; 7       ;
; ULA:ULA1|Mux13~1                                ; 7       ;
; ULA:ULA1|ShiftLeft0~6                           ; 7       ;
; flipflop:PIPE2|Temp[52]                         ; 7       ;
; flipflop:PIPE2|Temp[50]                         ; 7       ;
; mux2to1:mux_IN_ULA_2|X[15]~21                   ; 7       ;
; mux2to1:mux_IN_ULA_2|X[16]~20                   ; 7       ;
; mux2to1:mux_IN_ULA_2|X[30]~6                    ; 7       ;
; ULA:ULA1|ShiftRight2~37                         ; 7       ;
; flipflop:PIPE2|Temp[11]                         ; 7       ;
; ULA:ULA1|Mux26~34                               ; 6       ;
; ULA:ULA1|Mux26~33                               ; 6       ;
; ULA:ULA1|Mux29~47                               ; 6       ;
; flipflop:PIPE1|Temp[26]                         ; 6       ;
; flipflop:PIPE1|Temp[28]                         ; 6       ;
; ULA:ULA1|Mux7~6                                 ; 6       ;
; ULA:ULA1|Mux7~5                                 ; 6       ;
; ULA:ULA1|ShiftLeft1~7                           ; 6       ;
; ULA:ULA1|ShiftLeft1~2                           ; 6       ;
; opULA:operaULA|Mux0~0                           ; 6       ;
; flipflop:PIPE2|Temp[48]                         ; 6       ;
; mux2to1:mux_IN_ULA_2|X[5]~26                    ; 6       ;
; flipflop:PIPE2|Temp[49]                         ; 6       ;
; flipflop:PIPE2|Temp[51]                         ; 6       ;
; mux2to1:mux_IN_ULA_2|X[11]~25                   ; 6       ;
; flipflop:PIPE2|Temp[56]                         ; 6       ;
; mux2to1:mux_IN_ULA_2|X[17]~19                   ; 6       ;
; mux2to1:mux_IN_ULA_2|X[19]~17                   ; 6       ;
; mux2to1:mux_IN_ULA_2|X[21]~15                   ; 6       ;
; mux2to1:mux_IN_ULA_2|X[23]~13                   ; 6       ;
; mux2to1:mux_IN_ULA_2|X[25]~11                   ; 6       ;
; mux2to1:mux_IN_ULA_2|X[27]~9                    ; 6       ;
; mux2to1:mux_IN_ULA_2|X[28]~8                    ; 6       ;
; mux2to1:mux_IN_ULA_2|X[29]~7                    ; 6       ;
; ULA:ULA1|sig_output~126                         ; 5       ;
; flipflop:PIPE1|Temp[29]                         ; 5       ;
; ULA:ULA1|Mux7~13                                ; 5       ;
; ULA:ULA1|ShiftLeft0~12                          ; 5       ;
; ULA:ULA1|ShiftLeft0~9                           ; 5       ;
; ULA:ULA1|Mux29~35                               ; 5       ;
; ULA:ULA1|ShiftLeft1~5                           ; 5       ;
; ULA:ULA1|ShiftLeft1~0                           ; 5       ;
; opULA:operaULA|Mux4~2                           ; 5       ;
; mux2to1:mux_IN_ULA_2|X[13]~24                   ; 5       ;
; flipflop:PIPE2|Temp[55]                         ; 5       ;
; mux2to1:mux_IN_ULA_2|X[12]~23                   ; 5       ;
; flipflop:PIPE2|Temp[54]                         ; 5       ;
; flipflop:PIPE2|Temp[22]                         ; 5       ;
; mux2to1:mux_IN_ULA_2|X[18]~18                   ; 5       ;
; flipflop:PIPE2|Temp[60]                         ; 5       ;
; mux2to1:mux_IN_ULA_2|X[20]~16                   ; 5       ;
; flipflop:PIPE2|Temp[62]                         ; 5       ;
; mux2to1:mux_IN_ULA_2|X[22]~14                   ; 5       ;
; flipflop:PIPE2|Temp[64]                         ; 5       ;
; mux2to1:mux_IN_ULA_2|X[24]~12                   ; 5       ;
; flipflop:PIPE2|Temp[66]                         ; 5       ;
; mux2to1:mux_IN_ULA_2|X[26]~10                   ; 5       ;
; flipflop:PIPE2|Temp[68]                         ; 5       ;
; ULA:ULA1|ShiftRight2~45                         ; 5       ;
; ULA:ULA1|ShiftRight2~44                         ; 5       ;
; ULA:ULA1|ShiftRight2~38                         ; 5       ;
; flipflop:PIPE2|Temp[44]                         ; 5       ;
; ULA:ULA1|Mux2~25                                ; 4       ;
; ULA:ULA1|Mux29~50                               ; 4       ;
; regBank:registradores|Ien[7]~1                  ; 4       ;
; regBank:registradores|Ien[3]~0                  ; 4       ;
; ULA:ULA1|ShiftLeft1~70                          ; 4       ;
; ULA:ULA1|ShiftLeft1~69                          ; 4       ;
; ULA:ULA1|ShiftLeft0~82                          ; 4       ;
; ULA:ULA1|ShiftLeft0~80                          ; 4       ;
; ULA:ULA1|ShiftLeft0~78                          ; 4       ;
; ULA:ULA1|Mux7~14                                ; 4       ;
; ULA:ULA1|Mux7~10                                ; 4       ;
; ULA:ULA1|ShiftLeft0~76                          ; 4       ;
; ULA:ULA1|ShiftLeft0~73                          ; 4       ;
; ULA:ULA1|ShiftLeft0~70                          ; 4       ;
; ULA:ULA1|ShiftLeft0~67                          ; 4       ;
; ULA:ULA1|ShiftLeft0~64                          ; 4       ;
; ULA:ULA1|ShiftLeft0~61                          ; 4       ;
; ULA:ULA1|ShiftLeft0~58                          ; 4       ;
; ULA:ULA1|ShiftLeft0~55                          ; 4       ;
; ULA:ULA1|ShiftLeft1~47                          ; 4       ;
; ULA:ULA1|ShiftRight2~91                         ; 4       ;
; ULA:ULA1|ShiftLeft1~44                          ; 4       ;
; ULA:ULA1|ShiftLeft0~48                          ; 4       ;
; ULA:ULA1|ShiftLeft0~45                          ; 4       ;
; ULA:ULA1|ShiftLeft0~42                          ; 4       ;
; ULA:ULA1|ShiftLeft0~38                          ; 4       ;
; ULA:ULA1|ShiftLeft0~34                          ; 4       ;
; ULA:ULA1|ShiftLeft0~30                          ; 4       ;
; ULA:ULA1|ShiftLeft0~25                          ; 4       ;
; ULA:ULA1|ShiftRight1~52                         ; 4       ;
; ULA:ULA1|ShiftLeft0~23                          ; 4       ;
; ULA:ULA1|ShiftLeft0~21                          ; 4       ;
; ULA:ULA1|ShiftLeft0~18                          ; 4       ;
; ULA:ULA1|ShiftLeft0~16                          ; 4       ;
; ULA:ULA1|Mux26~17                               ; 4       ;
; ULA:ULA1|Mux26~16                               ; 4       ;
; ULA:ULA1|ShiftRight1~43                         ; 4       ;
; ULA:ULA1|ShiftLeft1~8                           ; 4       ;
; ULA:ULA1|ShiftRight1~42                         ; 4       ;
; ULA:ULA1|ShiftRight2~82                         ; 4       ;
; ULA:ULA1|Mux29~44                               ; 4       ;
; ULA:ULA1|Mux29~41                               ; 4       ;
; ULA:ULA1|Mux29~36                               ; 4       ;
; ULA:ULA1|ShiftLeft1~6                           ; 4       ;
; ULA:ULA1|ShiftRight1~37                         ; 4       ;
; ULA:ULA1|ShiftLeft1~3                           ; 4       ;
; ULA:ULA1|ShiftRight1~35                         ; 4       ;
; ULA:ULA1|ShiftRight0~23                         ; 4       ;
; ULA:ULA1|ShiftRight1~30                         ; 4       ;
; ULA:ULA1|ShiftRight2~70                         ; 4       ;
; ULA:ULA1|ShiftRight2~69                         ; 4       ;
; ULA:ULA1|ShiftRight1~27                         ; 4       ;
; ULA:ULA1|ShiftRight2~67                         ; 4       ;
; ULA:ULA1|ShiftRight2~66                         ; 4       ;
; ULA:ULA1|ShiftRight2~65                         ; 4       ;
; ULA:ULA1|ShiftRight2~64                         ; 4       ;
; ULA:ULA1|ShiftRight2~63                         ; 4       ;
; ULA:ULA1|ShiftRight2~62                         ; 4       ;
; ULA:ULA1|ShiftRight2~61                         ; 4       ;
; ULA:ULA1|ShiftRight2~60                         ; 4       ;
; ULA:ULA1|ShiftRight2~59                         ; 4       ;
; ULA:ULA1|ShiftRight2~58                         ; 4       ;
; ULA:ULA1|ShiftRight2~57                         ; 4       ;
; mux2to1:mux_IN_ULA_2|X[7]~31                    ; 4       ;
; mux2to1:mux_IN_ULA_2|X[9]~29                    ; 4       ;
; mux2to1:mux_IN_ULA_2|X[6]~27                    ; 4       ;
; flipflop:PIPE2|Temp[47]                         ; 4       ;
; flipflop:PIPE2|Temp[53]                         ; 4       ;
; flipflop:PIPE2|Temp[21]                         ; 4       ;
; mux2to1:mux_IN_ULA_2|X[14]~22                   ; 4       ;
; flipflop:PIPE2|Temp[59]                         ; 4       ;
; flipflop:PIPE2|Temp[61]                         ; 4       ;
; flipflop:PIPE2|Temp[63]                         ; 4       ;
; flipflop:PIPE2|Temp[65]                         ; 4       ;
; flipflop:PIPE2|Temp[67]                         ; 4       ;
; flipflop:PIPE2|Temp[69]                         ; 4       ;
; flipflop:PIPE2|Temp[70]                         ; 4       ;
; flipflop:PIPE2|Temp[71]                         ; 4       ;
; flipflop:PIPE2|Temp[73]                         ; 4       ;
; ULA:ULA1|ShiftRight2~46                         ; 4       ;
; ULA:ULA1|ShiftRight2~43                         ; 4       ;
; ULA:ULA1|ShiftRight2~42                         ; 4       ;
; ULA:ULA1|ShiftRight2~41                         ; 4       ;
; ULA:ULA1|ShiftRight2~40                         ; 4       ;
; ULA:ULA1|ShiftRight1~9                          ; 4       ;
; ULA:ULA1|ShiftRight2~39                         ; 4       ;
; ULA:ULA1|ShiftRight1~7                          ; 4       ;
; ULA:ULA1|ShiftRight2~35                         ; 4       ;
; ULA:ULA1|ShiftRight2~34                         ; 4       ;
; ULA:ULA1|ShiftRight2~33                         ; 4       ;
; ULA:ULA1|ShiftRight2~32                         ; 4       ;
; flipflop:PIPE2|Temp[42]                         ; 4       ;
; ULA:ULA1|ShiftRight1~55                         ; 3       ;
; memInst2:memI|Mux6~0                            ; 3       ;
; ULA:ULA1|Mux2~5                                 ; 3       ;
; ULA:ULA1|Mux2~2                                 ; 3       ;
; ULA:ULA1|ShiftLeft0~52                          ; 3       ;
; ULA:ULA1|ShiftLeft1~46                          ; 3       ;
; ULA:ULA1|ShiftLeft0~50                          ; 3       ;
; ULA:ULA1|ShiftLeft1~19                          ; 3       ;
; ULA:ULA1|ShiftRight1~51                         ; 3       ;
; ULA:ULA1|ShiftLeft0~20                          ; 3       ;
; ULA:ULA1|ShiftRight1~50                         ; 3       ;
; ULA:ULA1|ShiftLeft1~17                          ; 3       ;
; ULA:ULA1|ShiftLeft0~15                          ; 3       ;
; ULA:ULA1|ShiftRight1~48                         ; 3       ;
; ULA:ULA1|ShiftLeft0~14                          ; 3       ;
; ULA:ULA1|Mux26~18                               ; 3       ;
; ULA:ULA1|ShiftRight1~46                         ; 3       ;
; ULA:ULA1|ShiftLeft1~11                          ; 3       ;
; ULA:ULA1|ShiftLeft0~11                          ; 3       ;
; ULA:ULA1|ShiftRight0~40                         ; 3       ;
; ULA:ULA1|Mux29~31                               ; 3       ;
; ULA:ULA1|Mux29~25                               ; 3       ;
; ULA:ULA1|ShiftRight0~24                         ; 3       ;
; ULA:ULA1|ShiftRight1~29                         ; 3       ;
; ULA:ULA1|ShiftRight1~28                         ; 3       ;
; ULA:ULA1|ShiftRight0~14                         ; 3       ;
; ULA:ULA1|ShiftRight0~13                         ; 3       ;
; opULA:operaULA|Mux1~0                           ; 3       ;
; mux2to1:mux_IN_ULA_2|X[8]~30                    ; 3       ;
; mux2to1:mux_IN_ULA_2|X[10]~28                   ; 3       ;
; ULA:ULA1|sig_output~5                           ; 3       ;
; flipflop:PIPE2|Temp[57]                         ; 3       ;
; flipflop:PIPE2|Temp[58]                         ; 3       ;
; flipflop:PIPE2|Temp[72]                         ; 3       ;
; flipflop:PIPE2|Temp[43]                         ; 3       ;
; ULA:ULA1|ShiftRight2~107                        ; 2       ;
; ULA:ULA1|ShiftLeft0~86                          ; 2       ;
; ULA:ULA1|ShiftLeft0~85                          ; 2       ;
; ULA:ULA1|ShiftRight2~104                        ; 2       ;
; ULA:ULA1|ShiftRight2~103                        ; 2       ;
; ULA:ULA1|ShiftRight2~102                        ; 2       ;
; ULA:ULA1|ShiftRight2~101                        ; 2       ;
; ULA:ULA1|ShiftRight2~100                        ; 2       ;
; ULA:ULA1|ShiftRight2~99                         ; 2       ;
; ULA:ULA1|ShiftRight2~98                         ; 2       ;
; ULA:ULA1|ShiftRight2~97                         ; 2       ;
; ULA:ULA1|ShiftRight2~96                         ; 2       ;
; ULA:ULA1|ShiftRight2~95                         ; 2       ;
; ULA:ULA1|ShiftRight1~56                         ; 2       ;
; PC:PC1|Temp[8]                                  ; 2       ;
; PC:PC1|Temp[9]                                  ; 2       ;
; PC:PC1|Temp[10]                                 ; 2       ;
; PC:PC1|Temp[11]                                 ; 2       ;
; flipflop:PIPE4|Temp[4]                          ; 2       ;
; flipflop:PIPE4|Temp[2]                          ; 2       ;
; flipflop:PIPE4|Temp[69]                         ; 2       ;
; regBank:registradores|reg:\G2:0:regb|Temp[4]    ; 2       ;
; regBank:registradores|reg:\G2:3:regb|Temp[4]    ; 2       ;
; regBank:registradores|reg:\G2:0:regb|Temp[5]    ; 2       ;
; regBank:registradores|reg:\G2:3:regb|Temp[5]    ; 2       ;
; regBank:registradores|reg:\G2:0:regb|Temp[6]    ; 2       ;
; regBank:registradores|reg:\G2:3:regb|Temp[6]    ; 2       ;
; regBank:registradores|reg:\G2:0:regb|Temp[7]    ; 2       ;
; regBank:registradores|reg:\G2:3:regb|Temp[7]    ; 2       ;
; regBank:registradores|reg:\G2:0:regb|Temp[8]    ; 2       ;
; regBank:registradores|reg:\G2:3:regb|Temp[8]    ; 2       ;
; regBank:registradores|reg:\G2:0:regb|Temp[9]    ; 2       ;
; regBank:registradores|reg:\G2:3:regb|Temp[9]    ; 2       ;
; regBank:registradores|reg:\G2:0:regb|Temp[10]   ; 2       ;
; regBank:registradores|reg:\G2:3:regb|Temp[10]   ; 2       ;
; regBank:registradores|reg:\G2:0:regb|Temp[11]   ; 2       ;
; regBank:registradores|reg:\G2:3:regb|Temp[11]   ; 2       ;
; regBank:registradores|reg:\G2:0:regb|Temp[12]   ; 2       ;
; regBank:registradores|reg:\G2:3:regb|Temp[12]   ; 2       ;
; regBank:registradores|reg:\G2:0:regb|Temp[13]   ; 2       ;
; regBank:registradores|reg:\G2:3:regb|Temp[13]   ; 2       ;
; regBank:registradores|reg:\G2:0:regb|Temp[14]   ; 2       ;
; regBank:registradores|reg:\G2:3:regb|Temp[14]   ; 2       ;
; regBank:registradores|reg:\G2:0:regb|Temp[15]   ; 2       ;
; regBank:registradores|reg:\G2:3:regb|Temp[15]   ; 2       ;
; regBank:registradores|reg:\G2:3:regb|Temp[3]    ; 2       ;
; regBank:registradores|reg:\G2:0:regb|Temp[3]    ; 2       ;
; regBank:registradores|reg:\G2:0:regb|Temp[24]   ; 2       ;
; regBank:registradores|reg:\G2:3:regb|Temp[24]   ; 2       ;
; regBank:registradores|reg:\G2:0:regb|Temp[25]   ; 2       ;
; regBank:registradores|reg:\G2:3:regb|Temp[25]   ; 2       ;
; regBank:registradores|reg:\G2:0:regb|Temp[26]   ; 2       ;
; regBank:registradores|reg:\G2:3:regb|Temp[26]   ; 2       ;
; regBank:registradores|reg:\G2:0:regb|Temp[27]   ; 2       ;
; regBank:registradores|reg:\G2:3:regb|Temp[27]   ; 2       ;
; regBank:registradores|reg:\G2:0:regb|Temp[28]   ; 2       ;
; regBank:registradores|reg:\G2:3:regb|Temp[28]   ; 2       ;
; regBank:registradores|reg:\G2:0:regb|Temp[29]   ; 2       ;
; regBank:registradores|reg:\G2:3:regb|Temp[29]   ; 2       ;
; regBank:registradores|reg:\G2:0:regb|Temp[30]   ; 2       ;
; regBank:registradores|reg:\G2:3:regb|Temp[30]   ; 2       ;
; regBank:registradores|reg:\G2:0:regb|Temp[31]   ; 2       ;
; regBank:registradores|reg:\G2:3:regb|Temp[31]   ; 2       ;
; regBank:registradores|reg:\G2:3:regb|Temp[2]    ; 2       ;
; regBank:registradores|reg:\G2:0:regb|Temp[2]    ; 2       ;
; regBank:registradores|reg:\G2:0:regb|Temp[16]   ; 2       ;
; regBank:registradores|reg:\G2:3:regb|Temp[16]   ; 2       ;
; regBank:registradores|reg:\G2:0:regb|Temp[17]   ; 2       ;
; regBank:registradores|reg:\G2:3:regb|Temp[17]   ; 2       ;
; regBank:registradores|reg:\G2:0:regb|Temp[18]   ; 2       ;
; regBank:registradores|reg:\G2:3:regb|Temp[18]   ; 2       ;
; regBank:registradores|reg:\G2:0:regb|Temp[19]   ; 2       ;
; regBank:registradores|reg:\G2:3:regb|Temp[19]   ; 2       ;
; regBank:registradores|reg:\G2:3:regb|Temp[1]    ; 2       ;
; regBank:registradores|reg:\G2:0:regb|Temp[1]    ; 2       ;
; regBank:registradores|reg:\G2:0:regb|Temp[20]   ; 2       ;
; regBank:registradores|reg:\G2:3:regb|Temp[20]   ; 2       ;
; regBank:registradores|reg:\G2:0:regb|Temp[21]   ; 2       ;
; regBank:registradores|reg:\G2:3:regb|Temp[21]   ; 2       ;
; regBank:registradores|reg:\G2:0:regb|Temp[22]   ; 2       ;
; regBank:registradores|reg:\G2:3:regb|Temp[22]   ; 2       ;
; regBank:registradores|reg:\G2:0:regb|Temp[23]   ; 2       ;
; regBank:registradores|reg:\G2:3:regb|Temp[23]   ; 2       ;
; regBank:registradores|reg:\G2:0:regb|Temp[0]    ; 2       ;
; regBank:registradores|reg:\G2:3:regb|Temp[0]    ; 2       ;
; ULA:ULA1|Mux0~15                                ; 2       ;
; ULA:ULA1|Mux1~7                                 ; 2       ;
; ULA:ULA1|sig_output~105                         ; 2       ;
; ULA:ULA1|Mux2~24                                ; 2       ;
; ULA:ULA1|Mux3~17                                ; 2       ;
; ULA:ULA1|Mux2~6                                 ; 2       ;
; ULA:ULA1|Mux2~4                                 ; 2       ;
; ULA:ULA1|Mux2~3                                 ; 2       ;
; ULA:ULA1|Mux4~16                                ; 2       ;
; ULA:ULA1|ShiftLeft1~68                          ; 2       ;
; ULA:ULA1|ShiftLeft0~83                          ; 2       ;
; ULA:ULA1|Mux5~16                                ; 2       ;
; ULA:ULA1|ShiftLeft1~67                          ; 2       ;
; ULA:ULA1|ShiftLeft0~81                          ; 2       ;
; ULA:ULA1|sig_output~98                          ; 2       ;
; ULA:ULA1|Mux6~16                                ; 2       ;
; ULA:ULA1|ShiftLeft1~66                          ; 2       ;
; ULA:ULA1|ShiftLeft0~79                          ; 2       ;
; ULA:ULA1|Mux7~21                                ; 2       ;
; ULA:ULA1|ShiftLeft1~65                          ; 2       ;
; ULA:ULA1|ShiftLeft0~77                          ; 2       ;
; ULA:ULA1|sig_output~93                          ; 2       ;
; ULA:ULA1|Mux8~14                                ; 2       ;
; ULA:ULA1|ShiftLeft1~64                          ; 2       ;
; ULA:ULA1|ShiftLeft1~63                          ; 2       ;
; ULA:ULA1|ShiftLeft0~75                          ; 2       ;
; ULA:ULA1|ShiftLeft0~74                          ; 2       ;
; ULA:ULA1|Mux9~13                                ; 2       ;
; ULA:ULA1|ShiftLeft1~62                          ; 2       ;
; ULA:ULA1|ShiftLeft1~61                          ; 2       ;
; ULA:ULA1|ShiftLeft0~72                          ; 2       ;
; ULA:ULA1|ShiftLeft0~71                          ; 2       ;
; ULA:ULA1|sig_output~88                          ; 2       ;
; ULA:ULA1|Mux10~13                               ; 2       ;
; ULA:ULA1|ShiftLeft1~60                          ; 2       ;
; ULA:ULA1|ShiftLeft1~59                          ; 2       ;
; ULA:ULA1|ShiftLeft0~69                          ; 2       ;
; ULA:ULA1|ShiftLeft0~68                          ; 2       ;
; ULA:ULA1|Mux11~14                               ; 2       ;
; ULA:ULA1|ShiftLeft1~58                          ; 2       ;
; ULA:ULA1|ShiftLeft1~57                          ; 2       ;
; ULA:ULA1|ShiftLeft0~66                          ; 2       ;
; ULA:ULA1|ShiftLeft0~65                          ; 2       ;
; ULA:ULA1|sig_output~83                          ; 2       ;
; ULA:ULA1|Mux12~12                               ; 2       ;
; ULA:ULA1|ShiftLeft1~56                          ; 2       ;
; ULA:ULA1|ShiftLeft1~55                          ; 2       ;
; ULA:ULA1|ShiftLeft0~63                          ; 2       ;
; ULA:ULA1|ShiftLeft0~62                          ; 2       ;
; ULA:ULA1|Mux13~15                               ; 2       ;
; ULA:ULA1|ShiftLeft1~54                          ; 2       ;
; ULA:ULA1|ShiftLeft1~53                          ; 2       ;
; ULA:ULA1|ShiftLeft0~60                          ; 2       ;
; ULA:ULA1|ShiftLeft0~59                          ; 2       ;
; ULA:ULA1|sig_output~78                          ; 2       ;
; ULA:ULA1|Mux14~12                               ; 2       ;
; ULA:ULA1|ShiftLeft1~51                          ; 2       ;
; ULA:ULA1|ShiftLeft1~50                          ; 2       ;
; ULA:ULA1|ShiftLeft0~57                          ; 2       ;
; ULA:ULA1|ShiftLeft0~56                          ; 2       ;
; ULA:ULA1|Mux15~7                                ; 2       ;
; ULA:ULA1|ShiftLeft0~54                          ; 2       ;
; ULA:ULA1|ShiftLeft0~53                          ; 2       ;
; ULA:ULA1|ShiftLeft1~49                          ; 2       ;
; ULA:ULA1|ShiftLeft1~48                          ; 2       ;
; ULA:ULA1|Mux16~7                                ; 2       ;
; ULA:ULA1|sig_output~65                          ; 2       ;
; ULA:ULA1|ShiftLeft0~51                          ; 2       ;
; ULA:ULA1|sig_output~61                          ; 2       ;
; ULA:ULA1|ShiftLeft1~45                          ; 2       ;
; ULA:ULA1|ShiftLeft1~43                          ; 2       ;
; ULA:ULA1|Mux17~13                               ; 2       ;
; ULA:ULA1|ShiftLeft1~42                          ; 2       ;
; ULA:ULA1|ShiftLeft1~41                          ; 2       ;
; ULA:ULA1|ShiftLeft1~40                          ; 2       ;
; ULA:ULA1|ShiftLeft0~49                          ; 2       ;
; ULA:ULA1|sig_output~55                          ; 2       ;
; ULA:ULA1|Mux18~12                               ; 2       ;
; ULA:ULA1|ShiftLeft1~38                          ; 2       ;
; ULA:ULA1|ShiftLeft1~37                          ; 2       ;
; ULA:ULA1|ShiftLeft1~36                          ; 2       ;
; ULA:ULA1|ShiftRight2~89                         ; 2       ;
; ULA:ULA1|ShiftLeft0~47                          ; 2       ;
; ULA:ULA1|ShiftLeft0~46                          ; 2       ;
; ULA:ULA1|ShiftRight0~68                         ; 2       ;
; ULA:ULA1|Mux19~12                               ; 2       ;
; ULA:ULA1|ShiftLeft1~35                          ; 2       ;
; ULA:ULA1|ShiftLeft1~34                          ; 2       ;
; ULA:ULA1|ShiftLeft1~33                          ; 2       ;
; ULA:ULA1|ShiftRight1~53                         ; 2       ;
; ULA:ULA1|ShiftLeft0~44                          ; 2       ;
; ULA:ULA1|ShiftLeft0~43                          ; 2       ;
; ULA:ULA1|ShiftRight0~67                         ; 2       ;
; ULA:ULA1|sig_output~50                          ; 2       ;
; ULA:ULA1|Mux20~12                               ; 2       ;
; ULA:ULA1|ShiftLeft1~32                          ; 2       ;
; ULA:ULA1|ShiftLeft1~31                          ; 2       ;
; ULA:ULA1|ShiftLeft1~30                          ; 2       ;
; ULA:ULA1|ShiftRight2~87                         ; 2       ;
; ULA:ULA1|ShiftLeft0~41                          ; 2       ;
; ULA:ULA1|ShiftLeft0~40                          ; 2       ;
; ULA:ULA1|ShiftLeft0~39                          ; 2       ;
; ULA:ULA1|ShiftRight0~66                         ; 2       ;
; ULA:ULA1|Mux21~20                               ; 2       ;
; ULA:ULA1|ShiftLeft1~29                          ; 2       ;
; ULA:ULA1|ShiftLeft1~28                          ; 2       ;
; ULA:ULA1|ShiftLeft1~27                          ; 2       ;
; ULA:ULA1|ShiftLeft0~37                          ; 2       ;
; ULA:ULA1|ShiftLeft0~36                          ; 2       ;
; ULA:ULA1|ShiftLeft0~35                          ; 2       ;
; ULA:ULA1|ShiftRight0~65                         ; 2       ;
; ULA:ULA1|sig_output~45                          ; 2       ;
; ULA:ULA1|Mux22~12                               ; 2       ;
; ULA:ULA1|ShiftLeft1~26                          ; 2       ;
; ULA:ULA1|ShiftLeft1~25                          ; 2       ;
; ULA:ULA1|ShiftLeft1~24                          ; 2       ;
; ULA:ULA1|ShiftLeft0~33                          ; 2       ;
; ULA:ULA1|ShiftLeft0~32                          ; 2       ;
; ULA:ULA1|ShiftLeft0~31                          ; 2       ;
; ULA:ULA1|ShiftRight0~64                         ; 2       ;
; ULA:ULA1|Mux23~12                               ; 2       ;
; ULA:ULA1|ShiftLeft1~23                          ; 2       ;
; ULA:ULA1|ShiftLeft1~22                          ; 2       ;
; ULA:ULA1|ShiftLeft1~21                          ; 2       ;
; ULA:ULA1|ShiftLeft0~28                          ; 2       ;
; ULA:ULA1|ShiftLeft0~27                          ; 2       ;
; ULA:ULA1|ShiftLeft0~26                          ; 2       ;
; ULA:ULA1|ShiftRight0~63                         ; 2       ;
; ULA:ULA1|sig_output~40                          ; 2       ;
; ULA:ULA1|Mux24~17                               ; 2       ;
; ULA:ULA1|Mux8~0                                 ; 2       ;
; ULA:ULA1|ShiftLeft1~20                          ; 2       ;
; ULA:ULA1|ShiftLeft0~22                          ; 2       ;
; ULA:ULA1|ShiftRight0~62                         ; 2       ;
; ULA:ULA1|ShiftRight0~61                         ; 2       ;
; ULA:ULA1|ShiftRight0~60                         ; 2       ;
; ULA:ULA1|Mux25~17                               ; 2       ;
; ULA:ULA1|Mux9~0                                 ; 2       ;
; ULA:ULA1|ShiftLeft0~19                          ; 2       ;
; ULA:ULA1|ShiftLeft1~18                          ; 2       ;
; ULA:ULA1|ShiftRight1~49                         ; 2       ;
; ULA:ULA1|ShiftLeft0~17                          ; 2       ;
; ULA:ULA1|ShiftRight0~59                         ; 2       ;
; ULA:ULA1|ShiftRight0~58                         ; 2       ;
; ULA:ULA1|ShiftLeft1~16                          ; 2       ;
; ULA:ULA1|ShiftRight0~57                         ; 2       ;
; ULA:ULA1|sig_output~35                          ; 2       ;
; ULA:ULA1|Mux26~31                               ; 2       ;
; ULA:ULA1|Mux10~0                                ; 2       ;
; ULA:ULA1|ShiftLeft1~15                          ; 2       ;
; ULA:ULA1|ShiftLeft1~14                          ; 2       ;
; ULA:ULA1|ShiftLeft1~13                          ; 2       ;
; ULA:ULA1|ShiftRight1~47                         ; 2       ;
; ULA:ULA1|ShiftRight0~56                         ; 2       ;
; ULA:ULA1|ShiftRight0~55                         ; 2       ;
; ULA:ULA1|ShiftRight0~54                         ; 2       ;
; ULA:ULA1|Mux27~17                               ; 2       ;
; ULA:ULA1|Mux11~2                                ; 2       ;
; ULA:ULA1|Mux27~7                                ; 2       ;
; ULA:ULA1|ShiftLeft1~10                          ; 2       ;
; ULA:ULA1|ShiftRight1~44                         ; 2       ;
; ULA:ULA1|ShiftRight0~53                         ; 2       ;
; ULA:ULA1|ShiftRight0~52                         ; 2       ;
; ULA:ULA1|ShiftRight0~51                         ; 2       ;
; ULA:ULA1|sig_output~29                          ; 2       ;
; ULA:ULA1|Mux28~14                               ; 2       ;
; ULA:ULA1|ShiftRight0~50                         ; 2       ;
; ULA:ULA1|ShiftRight0~49                         ; 2       ;
; ULA:ULA1|ShiftRight0~48                         ; 2       ;
; ULA:ULA1|ShiftRight0~47                         ; 2       ;
; ULA:ULA1|ShiftRight0~46                         ; 2       ;
; ULA:ULA1|ShiftRight0~45                         ; 2       ;
; ULA:ULA1|ShiftRight0~44                         ; 2       ;
; ULA:ULA1|ShiftRight0~43                         ; 2       ;
; ULA:ULA1|ShiftRight0~42                         ; 2       ;
; ULA:ULA1|ShiftRight0~41                         ; 2       ;
; ULA:ULA1|ShiftLeft1~9                           ; 2       ;
; ULA:ULA1|ShiftRight1~41                         ; 2       ;
; ULA:ULA1|ShiftRight1~40                         ; 2       ;
; ULA:ULA1|ShiftRight1~39                         ; 2       ;
; ULA:ULA1|ShiftRight2~81                         ; 2       ;
; ULA:ULA1|ShiftRight1~38                         ; 2       ;
; ULA:ULA1|ShiftRight2~80                         ; 2       ;
; ULA:ULA1|Mux29~45                               ; 2       ;
; ULA:ULA1|Mux29~32                               ; 2       ;
; ULA:ULA1|Mux29~27                               ; 2       ;
; ULA:ULA1|Mux29~26                               ; 2       ;
; ULA:ULA1|ShiftRight0~39                         ; 2       ;
; ULA:ULA1|ShiftRight0~38                         ; 2       ;
; ULA:ULA1|ShiftRight0~37                         ; 2       ;
; ULA:ULA1|ShiftRight0~36                         ; 2       ;
; ULA:ULA1|ShiftRight0~35                         ; 2       ;
; ULA:ULA1|ShiftRight0~34                         ; 2       ;
; ULA:ULA1|ShiftRight0~33                         ; 2       ;
; ULA:ULA1|ShiftRight0~32                         ; 2       ;
; ULA:ULA1|ShiftRight0~31                         ; 2       ;
; ULA:ULA1|ShiftRight0~30                         ; 2       ;
; ULA:ULA1|ShiftLeft1~4                           ; 2       ;
; ULA:ULA1|ShiftRight2~79                         ; 2       ;
; ULA:ULA1|ShiftRight2~78                         ; 2       ;
; ULA:ULA1|ShiftRight1~34                         ; 2       ;
; ULA:ULA1|ShiftRight1~33                         ; 2       ;
; ULA:ULA1|ShiftRight1~32                         ; 2       ;
; ULA:ULA1|ShiftRight2~76                         ; 2       ;
; ULA:ULA1|ShiftRight1~31                         ; 2       ;
; ULA:ULA1|ShiftRight2~75                         ; 2       ;
; ULA:ULA1|Mux30~7                                ; 2       ;
; ULA:ULA1|sig_output~23                          ; 2       ;
; ULA:ULA1|ShiftRight0~29                         ; 2       ;
; ULA:ULA1|ShiftRight0~28                         ; 2       ;
; ULA:ULA1|ShiftRight0~27                         ; 2       ;
; ULA:ULA1|ShiftRight0~26                         ; 2       ;
; ULA:ULA1|ShiftRight0~22                         ; 2       ;
; ULA:ULA1|ShiftRight0~21                         ; 2       ;
; ULA:ULA1|ShiftRight0~20                         ; 2       ;
; ULA:ULA1|ShiftRight0~19                         ; 2       ;
; ULA:ULA1|ShiftRight2~72                         ; 2       ;
; ULA:ULA1|ShiftRight1~26                         ; 2       ;
; ULA:ULA1|ShiftRight1~25                         ; 2       ;
; ULA:ULA1|ShiftRight1~24                         ; 2       ;
; ULA:ULA1|ShiftRight1~23                         ; 2       ;
; ULA:ULA1|ShiftRight1~22                         ; 2       ;
; ULA:ULA1|ShiftRight1~21                         ; 2       ;
; ULA:ULA1|ShiftRight1~19                         ; 2       ;
; ULA:ULA1|ShiftRight1~17                         ; 2       ;
; ULA:ULA1|Mux31~8                                ; 2       ;
; ULA:ULA1|sig_output~13                          ; 2       ;
; ULA:ULA1|sig_output~11                          ; 2       ;
; ULA:ULA1|ShiftRight0~18                         ; 2       ;
; ULA:ULA1|ShiftRight0~17                         ; 2       ;
; ULA:ULA1|ShiftRight0~16                         ; 2       ;
; ULA:ULA1|ShiftRight0~12                         ; 2       ;
; ULA:ULA1|ShiftRight0~11                         ; 2       ;
; ULA:ULA1|ShiftRight0~10                         ; 2       ;
; ULA:ULA1|ShiftRight0~9                          ; 2       ;
; ULA:ULA1|sig_output~6                           ; 2       ;
; ULA:ULA1|ShiftRight0~7                          ; 2       ;
; ULA:ULA1|ShiftRight0~6                          ; 2       ;
; ULA:ULA1|ShiftRight0~5                          ; 2       ;
; ULA:ULA1|ShiftRight0~4                          ; 2       ;
; ULA:ULA1|ShiftRight1~12                         ; 2       ;
; ULA:ULA1|ShiftRight1~11                         ; 2       ;
; ULA:ULA1|ShiftRight1~10                         ; 2       ;
; ULA:ULA1|ShiftRight1~8                          ; 2       ;
; ULA:ULA1|ShiftRight1~6                          ; 2       ;
; ULA:ULA1|ShiftRight1~5                          ; 2       ;
; ULA:ULA1|ShiftRight1~4                          ; 2       ;
; addSub:PCP4|Add0~18                             ; 2       ;
; addSub:PCP4|Add0~16                             ; 2       ;
; addSub:PCP4|Add0~14                             ; 2       ;
; addSub:PCP4|Add0~12                             ; 2       ;
; addSub:PCP4|Add0~10                             ; 2       ;
; addSub:PCP4|Add0~8                              ; 2       ;
; addSub:PCP4|Add0~6                              ; 2       ;
; addSub:PCP4|Add0~4                              ; 2       ;
; addSub:PCP4|Add0~2                              ; 2       ;
; addSub:PCP4|Add0~0                              ; 2       ;
; ULA:ULA1|Add0~0                                 ; 2       ;
; ULA:ULA1|Mux4~18                                ; 1       ;
; ULA:ULA1|Mux4~17                                ; 1       ;
; ULA:ULA1|Mux5~18                                ; 1       ;
; ULA:ULA1|Mux5~17                                ; 1       ;
; ULA:ULA1|Mux6~18                                ; 1       ;
; ULA:ULA1|Mux6~17                                ; 1       ;
; ULA:ULA1|Mux7~23                                ; 1       ;
; ULA:ULA1|Mux7~22                                ; 1       ;
; ULA:ULA1|Mux11~15                               ; 1       ;
; ULA:ULA1|sig_output~127                         ; 1       ;
; ULA:ULA1|ShiftRight2~106                        ; 1       ;
; ULA:ULA1|ShiftRight2~105                        ; 1       ;
; ULA:ULA1|Mux24~19                               ; 1       ;
; ULA:ULA1|Mux24~18                               ; 1       ;
; ULA:ULA1|Mux25~19                               ; 1       ;
; ULA:ULA1|Mux25~18                               ; 1       ;
; ULA:ULA1|Mux26~36                               ; 1       ;
; ULA:ULA1|Mux26~35                               ; 1       ;
; ULA:ULA1|Mux27~19                               ; 1       ;
; ULA:ULA1|Mux27~18                               ; 1       ;
; flipflop:PIPE1|Temp[36]                         ; 1       ;
; flipflop:PIPE1|Temp[37]                         ; 1       ;
; flipflop:PIPE1|Temp[38]                         ; 1       ;
; flipflop:PIPE1|Temp[39]                         ; 1       ;
; flipflop:PIPE1|Temp[40]                         ; 1       ;
; flipflop:PIPE1|Temp[41]                         ; 1       ;
; flipflop:PIPE1|Temp[42]                         ; 1       ;
; flipflop:PIPE1|Temp[43]                         ; 1       ;
; flipflop:PIPE1|Temp[34]                         ; 1       ;
; flipflop:PIPE1|Temp[35]                         ; 1       ;
; controller:controle|Mux5~0                      ; 1       ;
; flipflop:PIPE2|Temp[110]                        ; 1       ;
; flipflop:PIPE2|Temp[111]                        ; 1       ;
; flipflop:PIPE2|Temp[112]                        ; 1       ;
; flipflop:PIPE2|Temp[113]                        ; 1       ;
; flipflop:PIPE2|Temp[114]                        ; 1       ;
; flipflop:PIPE2|Temp[115]                        ; 1       ;
; flipflop:PIPE2|Temp[116]                        ; 1       ;
; flipflop:PIPE2|Temp[117]                        ; 1       ;
; ULA:ULA1|Equal0~11                              ; 1       ;
; ULA:ULA1|Equal0~10                              ; 1       ;
; ULA:ULA1|Equal0~9                               ; 1       ;
; ULA:ULA1|Equal0~8                               ; 1       ;
; ULA:ULA1|Equal0~7                               ; 1       ;
; ULA:ULA1|Equal0~6                               ; 1       ;
; ULA:ULA1|Equal0~5                               ; 1       ;
; ULA:ULA1|Equal0~4                               ; 1       ;
; ULA:ULA1|Equal0~3                               ; 1       ;
; ULA:ULA1|Equal0~2                               ; 1       ;
; ULA:ULA1|Equal0~1                               ; 1       ;
; ULA:ULA1|Equal0~0                               ; 1       ;
; flipflop:PIPE2|Temp[108]                        ; 1       ;
; flipflop:PIPE2|Temp[109]                        ; 1       ;
; mux2to1:muxEscReg|X[4]~3                        ; 1       ;
; mux2to1:muxEscReg|X[2]~2                        ; 1       ;
; flipflop:PIPE2|Temp[7]                          ; 1       ;
; flipflop:PIPE2|Temp[138]                        ; 1       ;
; mux2to1:muxEscReg|X[1]~1                        ; 1       ;
; flipflop:PIPE2|Temp[6]                          ; 1       ;
; mux2to1:muxEscReg|X[0]~0                        ; 1       ;
; flipflop:PIPE2|Temp[5]                          ; 1       ;
; mux2to1:mux_IN_PC|X[5]~9                        ; 1       ;
; mux2to1:mux_IN_PC|X[2]~8                        ; 1       ;
; mux2to1:mux_IN_PC|X[7]~7                        ; 1       ;
; mux2to1:mux_IN_PC|X[6]~6                        ; 1       ;
; mux2to1:mux_IN_PC|X[4]~5                        ; 1       ;
; mux2to1:mux_IN_PC|X[8]~4                        ; 1       ;
; mux2to1:mux_IN_PC|X[9]~3                        ; 1       ;
; mux2to1:mux_IN_PC|X[10]~2                       ; 1       ;
; mux2to1:mux_IN_PC|X[11]~1                       ; 1       ;
; mux2to1:mux_IN_PC|X[3]~0                        ; 1       ;
; flipflop:PIPE3|Temp[4]                          ; 1       ;
; flipflop:PIPE3|Temp[2]                          ; 1       ;
; flipflop:PIPE3|Temp[102]                        ; 1       ;
; flipflop:PIPE3|Temp[1]                          ; 1       ;
; flipflop:PIPE3|Temp[0]                          ; 1       ;
; memInst2:memI|Mux12~1                           ; 1       ;
; memInst2:memI|Mux12~0                           ; 1       ;
; memInst2:memI|Mux11~0                           ; 1       ;
; memInst2:memI|Mux10~1                           ; 1       ;
; memInst2:memI|Mux10~0                           ; 1       ;
; memInst2:memI|Mux14~1                           ; 1       ;
; memInst2:memI|Mux14~0                           ; 1       ;
; memInst2:memI|Mux15~1                           ; 1       ;
; memInst2:memI|Mux15~0                           ; 1       ;
; memInst2:memI|Mux1~2                            ; 1       ;
; memInst2:memI|Mux1~1                            ; 1       ;
; memInst2:memI|Mux4~1                            ; 1       ;
; memInst2:memI|Mux4~0                            ; 1       ;
; memInst2:memI|Mux2~0                            ; 1       ;
; memInst2:memI|Mux7~1                            ; 1       ;
; memInst2:memI|Mux7~0                            ; 1       ;
; memInst2:memI|Mux8~1                            ; 1       ;
; memInst2:memI|Mux8~0                            ; 1       ;
; memInst2:memI|Mux9~1                            ; 1       ;
; memInst2:memI|Mux9~0                            ; 1       ;
; memInst2:memI|Mux16~1                           ; 1       ;
; memInst2:memI|Mux16~0                           ; 1       ;
; memInst2:memI|Mux6~1                            ; 1       ;
; controller:controle|Mux4~0                      ; 1       ;
; controller:controle|Mux2~0                      ; 1       ;
; controller:controle|Mux6~0                      ; 1       ;
; controller:controle|Mux7~0                      ; 1       ;
; regBank:registradores|mux32to1:outData2|Mux25~4 ; 1       ;
; regBank:registradores|mux32to1:outData2|Mux25~3 ; 1       ;
; regBank:registradores|mux32to1:outData2|Mux25~2 ; 1       ;
; regBank:registradores|reg:\G2:1:regb|Temp[6]    ; 1       ;
; regBank:registradores|reg:\G2:2:regb|Temp[6]    ; 1       ;
; regBank:registradores|mux32to1:outData2|Mux25~1 ; 1       ;
; regBank:registradores|reg:\G2:7:regb|Temp[6]    ; 1       ;
; regBank:registradores|mux32to1:outData2|Mux25~0 ; 1       ;
; regBank:registradores|reg:\G2:4:regb|Temp[6]    ; 1       ;
; regBank:registradores|reg:\G2:6:regb|Temp[6]    ; 1       ;
; regBank:registradores|reg:\G2:5:regb|Temp[6]    ; 1       ;
; regBank:registradores|mux32to1:outData2|Mux26~4 ; 1       ;
; regBank:registradores|mux32to1:outData2|Mux26~3 ; 1       ;
; regBank:registradores|mux32to1:outData2|Mux26~2 ; 1       ;
; regBank:registradores|reg:\G2:1:regb|Temp[5]    ; 1       ;
; regBank:registradores|reg:\G2:2:regb|Temp[5]    ; 1       ;
; regBank:registradores|mux32to1:outData2|Mux26~1 ; 1       ;
; regBank:registradores|reg:\G2:7:regb|Temp[5]    ; 1       ;
; regBank:registradores|mux32to1:outData2|Mux26~0 ; 1       ;
; regBank:registradores|reg:\G2:4:regb|Temp[5]    ; 1       ;
; regBank:registradores|reg:\G2:6:regb|Temp[5]    ; 1       ;
; regBank:registradores|reg:\G2:5:regb|Temp[5]    ; 1       ;
; regBank:registradores|mux32to1:outData2|Mux21~4 ; 1       ;
; regBank:registradores|mux32to1:outData2|Mux21~3 ; 1       ;
; regBank:registradores|mux32to1:outData2|Mux21~2 ; 1       ;
; regBank:registradores|reg:\G2:1:regb|Temp[10]   ; 1       ;
; regBank:registradores|reg:\G2:2:regb|Temp[10]   ; 1       ;
; regBank:registradores|mux32to1:outData2|Mux21~1 ; 1       ;
; regBank:registradores|reg:\G2:7:regb|Temp[10]   ; 1       ;
; regBank:registradores|mux32to1:outData2|Mux21~0 ; 1       ;
; regBank:registradores|reg:\G2:4:regb|Temp[10]   ; 1       ;
; regBank:registradores|reg:\G2:6:regb|Temp[10]   ; 1       ;
; regBank:registradores|reg:\G2:5:regb|Temp[10]   ; 1       ;
; regBank:registradores|mux32to1:outData2|Mux24~4 ; 1       ;
; regBank:registradores|mux32to1:outData2|Mux24~3 ; 1       ;
; regBank:registradores|mux32to1:outData2|Mux24~2 ; 1       ;
; regBank:registradores|reg:\G2:1:regb|Temp[7]    ; 1       ;
; regBank:registradores|reg:\G2:2:regb|Temp[7]    ; 1       ;
; regBank:registradores|mux32to1:outData2|Mux24~1 ; 1       ;
; regBank:registradores|reg:\G2:7:regb|Temp[7]    ; 1       ;
; regBank:registradores|mux32to1:outData2|Mux24~0 ; 1       ;
; regBank:registradores|reg:\G2:4:regb|Temp[7]    ; 1       ;
; regBank:registradores|reg:\G2:6:regb|Temp[7]    ; 1       ;
; regBank:registradores|reg:\G2:5:regb|Temp[7]    ; 1       ;
; regBank:registradores|mux32to1:outData2|Mux23~4 ; 1       ;
; regBank:registradores|mux32to1:outData2|Mux23~3 ; 1       ;
; regBank:registradores|mux32to1:outData2|Mux23~2 ; 1       ;
; regBank:registradores|reg:\G2:1:regb|Temp[8]    ; 1       ;
; regBank:registradores|reg:\G2:2:regb|Temp[8]    ; 1       ;
; regBank:registradores|mux32to1:outData2|Mux23~1 ; 1       ;
; regBank:registradores|reg:\G2:7:regb|Temp[8]    ; 1       ;
; regBank:registradores|mux32to1:outData2|Mux23~0 ; 1       ;
; regBank:registradores|reg:\G2:4:regb|Temp[8]    ; 1       ;
; regBank:registradores|reg:\G2:6:regb|Temp[8]    ; 1       ;
; regBank:registradores|reg:\G2:5:regb|Temp[8]    ; 1       ;
; regBank:registradores|mux32to1:outData2|Mux22~4 ; 1       ;
; regBank:registradores|mux32to1:outData2|Mux22~3 ; 1       ;
; regBank:registradores|mux32to1:outData2|Mux22~2 ; 1       ;
; regBank:registradores|reg:\G2:1:regb|Temp[9]    ; 1       ;
; regBank:registradores|reg:\G2:2:regb|Temp[9]    ; 1       ;
; regBank:registradores|mux32to1:outData2|Mux22~1 ; 1       ;
; regBank:registradores|reg:\G2:7:regb|Temp[9]    ; 1       ;
; regBank:registradores|mux32to1:outData2|Mux22~0 ; 1       ;
; regBank:registradores|reg:\G2:4:regb|Temp[9]    ; 1       ;
; regBank:registradores|reg:\G2:6:regb|Temp[9]    ; 1       ;
; regBank:registradores|reg:\G2:5:regb|Temp[9]    ; 1       ;
; regBank:registradores|mux32to1:outData2|Mux20~4 ; 1       ;
; regBank:registradores|mux32to1:outData2|Mux20~3 ; 1       ;
; regBank:registradores|mux32to1:outData2|Mux20~2 ; 1       ;
; regBank:registradores|reg:\G2:1:regb|Temp[11]   ; 1       ;
; regBank:registradores|reg:\G2:2:regb|Temp[11]   ; 1       ;
; regBank:registradores|mux32to1:outData2|Mux20~1 ; 1       ;
; regBank:registradores|reg:\G2:7:regb|Temp[11]   ; 1       ;
; regBank:registradores|mux32to1:outData2|Mux20~0 ; 1       ;
; regBank:registradores|reg:\G2:4:regb|Temp[11]   ; 1       ;
; regBank:registradores|reg:\G2:6:regb|Temp[11]   ; 1       ;
; regBank:registradores|reg:\G2:5:regb|Temp[11]   ; 1       ;
; flipflop:PIPE1|Temp[11]                         ; 1       ;
; regBank:registradores|mux32to1:outData2|Mux18~4 ; 1       ;
; regBank:registradores|mux32to1:outData2|Mux18~3 ; 1       ;
; regBank:registradores|mux32to1:outData2|Mux18~2 ; 1       ;
; regBank:registradores|reg:\G2:1:regb|Temp[13]   ; 1       ;
; regBank:registradores|reg:\G2:2:regb|Temp[13]   ; 1       ;
; regBank:registradores|mux32to1:outData2|Mux18~1 ; 1       ;
; regBank:registradores|reg:\G2:7:regb|Temp[13]   ; 1       ;
; regBank:registradores|mux32to1:outData2|Mux18~0 ; 1       ;
; regBank:registradores|reg:\G2:4:regb|Temp[13]   ; 1       ;
; regBank:registradores|reg:\G2:6:regb|Temp[13]   ; 1       ;
; regBank:registradores|reg:\G2:5:regb|Temp[13]   ; 1       ;
; regBank:registradores|mux32to1:outData2|Mux19~4 ; 1       ;
; regBank:registradores|mux32to1:outData2|Mux19~3 ; 1       ;
; regBank:registradores|mux32to1:outData2|Mux19~2 ; 1       ;
; regBank:registradores|reg:\G2:1:regb|Temp[12]   ; 1       ;
; regBank:registradores|reg:\G2:2:regb|Temp[12]   ; 1       ;
; regBank:registradores|mux32to1:outData2|Mux19~1 ; 1       ;
; regBank:registradores|reg:\G2:7:regb|Temp[12]   ; 1       ;
; regBank:registradores|mux32to1:outData2|Mux19~0 ; 1       ;
; regBank:registradores|reg:\G2:4:regb|Temp[12]   ; 1       ;
; regBank:registradores|reg:\G2:6:regb|Temp[12]   ; 1       ;
; regBank:registradores|reg:\G2:5:regb|Temp[12]   ; 1       ;
; flipflop:PIPE1|Temp[12]                         ; 1       ;
; regBank:registradores|mux32to1:outData2|Mux17~4 ; 1       ;
; regBank:registradores|mux32to1:outData2|Mux17~3 ; 1       ;
; regBank:registradores|mux32to1:outData2|Mux17~2 ; 1       ;
; regBank:registradores|reg:\G2:1:regb|Temp[14]   ; 1       ;
; regBank:registradores|reg:\G2:2:regb|Temp[14]   ; 1       ;
; regBank:registradores|mux32to1:outData2|Mux17~1 ; 1       ;
; regBank:registradores|reg:\G2:7:regb|Temp[14]   ; 1       ;
; regBank:registradores|mux32to1:outData2|Mux17~0 ; 1       ;
; regBank:registradores|reg:\G2:4:regb|Temp[14]   ; 1       ;
; regBank:registradores|reg:\G2:6:regb|Temp[14]   ; 1       ;
; regBank:registradores|reg:\G2:5:regb|Temp[14]   ; 1       ;
; regBank:registradores|mux32to1:outData2|Mux16~4 ; 1       ;
; regBank:registradores|mux32to1:outData2|Mux16~3 ; 1       ;
; regBank:registradores|mux32to1:outData2|Mux16~2 ; 1       ;
; regBank:registradores|reg:\G2:1:regb|Temp[15]   ; 1       ;
; regBank:registradores|reg:\G2:2:regb|Temp[15]   ; 1       ;
; regBank:registradores|mux32to1:outData2|Mux16~1 ; 1       ;
; regBank:registradores|reg:\G2:7:regb|Temp[15]   ; 1       ;
; regBank:registradores|mux32to1:outData2|Mux16~0 ; 1       ;
; regBank:registradores|reg:\G2:4:regb|Temp[15]   ; 1       ;
; regBank:registradores|reg:\G2:6:regb|Temp[15]   ; 1       ;
; regBank:registradores|reg:\G2:5:regb|Temp[15]   ; 1       ;
; regBank:registradores|mux32to1:outData2|Mux15~4 ; 1       ;
; regBank:registradores|mux32to1:outData2|Mux15~3 ; 1       ;
; regBank:registradores|mux32to1:outData2|Mux15~2 ; 1       ;
; regBank:registradores|reg:\G2:1:regb|Temp[16]   ; 1       ;
; regBank:registradores|reg:\G2:2:regb|Temp[16]   ; 1       ;
; regBank:registradores|mux32to1:outData2|Mux15~1 ; 1       ;
; regBank:registradores|reg:\G2:7:regb|Temp[16]   ; 1       ;
; regBank:registradores|mux32to1:outData2|Mux15~0 ; 1       ;
; regBank:registradores|reg:\G2:4:regb|Temp[16]   ; 1       ;
; regBank:registradores|reg:\G2:6:regb|Temp[16]   ; 1       ;
; regBank:registradores|reg:\G2:5:regb|Temp[16]   ; 1       ;
; regBank:registradores|mux32to1:outData2|Mux14~4 ; 1       ;
; regBank:registradores|mux32to1:outData2|Mux14~3 ; 1       ;
; regBank:registradores|mux32to1:outData2|Mux14~2 ; 1       ;
; regBank:registradores|reg:\G2:1:regb|Temp[17]   ; 1       ;
; regBank:registradores|reg:\G2:2:regb|Temp[17]   ; 1       ;
; regBank:registradores|mux32to1:outData2|Mux14~1 ; 1       ;
; regBank:registradores|reg:\G2:7:regb|Temp[17]   ; 1       ;
; regBank:registradores|mux32to1:outData2|Mux14~0 ; 1       ;
; regBank:registradores|reg:\G2:4:regb|Temp[17]   ; 1       ;
; regBank:registradores|reg:\G2:6:regb|Temp[17]   ; 1       ;
; regBank:registradores|reg:\G2:5:regb|Temp[17]   ; 1       ;
; regBank:registradores|mux32to1:outData2|Mux13~4 ; 1       ;
; regBank:registradores|mux32to1:outData2|Mux13~3 ; 1       ;
; regBank:registradores|mux32to1:outData2|Mux13~2 ; 1       ;
; regBank:registradores|reg:\G2:1:regb|Temp[18]   ; 1       ;
; regBank:registradores|reg:\G2:2:regb|Temp[18]   ; 1       ;
; regBank:registradores|mux32to1:outData2|Mux13~1 ; 1       ;
; regBank:registradores|reg:\G2:7:regb|Temp[18]   ; 1       ;
; regBank:registradores|mux32to1:outData2|Mux13~0 ; 1       ;
; regBank:registradores|reg:\G2:4:regb|Temp[18]   ; 1       ;
; regBank:registradores|reg:\G2:6:regb|Temp[18]   ; 1       ;
; regBank:registradores|reg:\G2:5:regb|Temp[18]   ; 1       ;
; regBank:registradores|mux32to1:outData2|Mux12~4 ; 1       ;
; regBank:registradores|mux32to1:outData2|Mux12~3 ; 1       ;
; regBank:registradores|mux32to1:outData2|Mux12~2 ; 1       ;
; regBank:registradores|reg:\G2:1:regb|Temp[19]   ; 1       ;
; regBank:registradores|reg:\G2:2:regb|Temp[19]   ; 1       ;
; regBank:registradores|mux32to1:outData2|Mux12~1 ; 1       ;
; regBank:registradores|reg:\G2:7:regb|Temp[19]   ; 1       ;
; regBank:registradores|mux32to1:outData2|Mux12~0 ; 1       ;
; regBank:registradores|reg:\G2:4:regb|Temp[19]   ; 1       ;
; regBank:registradores|reg:\G2:6:regb|Temp[19]   ; 1       ;
; regBank:registradores|reg:\G2:5:regb|Temp[19]   ; 1       ;
; regBank:registradores|mux32to1:outData2|Mux11~4 ; 1       ;
; regBank:registradores|mux32to1:outData2|Mux11~3 ; 1       ;
; regBank:registradores|mux32to1:outData2|Mux11~2 ; 1       ;
; regBank:registradores|reg:\G2:1:regb|Temp[20]   ; 1       ;
; regBank:registradores|reg:\G2:2:regb|Temp[20]   ; 1       ;
; regBank:registradores|mux32to1:outData2|Mux11~1 ; 1       ;
; regBank:registradores|reg:\G2:7:regb|Temp[20]   ; 1       ;
; regBank:registradores|mux32to1:outData2|Mux11~0 ; 1       ;
; regBank:registradores|reg:\G2:4:regb|Temp[20]   ; 1       ;
; regBank:registradores|reg:\G2:6:regb|Temp[20]   ; 1       ;
; regBank:registradores|reg:\G2:5:regb|Temp[20]   ; 1       ;
; regBank:registradores|mux32to1:outData2|Mux10~4 ; 1       ;
; regBank:registradores|mux32to1:outData2|Mux10~3 ; 1       ;
; regBank:registradores|mux32to1:outData2|Mux10~2 ; 1       ;
; regBank:registradores|reg:\G2:1:regb|Temp[21]   ; 1       ;
; regBank:registradores|reg:\G2:2:regb|Temp[21]   ; 1       ;
; regBank:registradores|mux32to1:outData2|Mux10~1 ; 1       ;
; regBank:registradores|reg:\G2:7:regb|Temp[21]   ; 1       ;
; regBank:registradores|mux32to1:outData2|Mux10~0 ; 1       ;
; regBank:registradores|reg:\G2:4:regb|Temp[21]   ; 1       ;
; regBank:registradores|reg:\G2:6:regb|Temp[21]   ; 1       ;
; regBank:registradores|reg:\G2:5:regb|Temp[21]   ; 1       ;
; regBank:registradores|mux32to1:outData2|Mux9~4  ; 1       ;
; regBank:registradores|mux32to1:outData2|Mux9~3  ; 1       ;
; regBank:registradores|mux32to1:outData2|Mux9~2  ; 1       ;
; regBank:registradores|reg:\G2:1:regb|Temp[22]   ; 1       ;
; regBank:registradores|reg:\G2:2:regb|Temp[22]   ; 1       ;
; regBank:registradores|mux32to1:outData2|Mux9~1  ; 1       ;
; regBank:registradores|reg:\G2:7:regb|Temp[22]   ; 1       ;
; regBank:registradores|mux32to1:outData2|Mux9~0  ; 1       ;
; regBank:registradores|reg:\G2:4:regb|Temp[22]   ; 1       ;
; regBank:registradores|reg:\G2:6:regb|Temp[22]   ; 1       ;
; regBank:registradores|reg:\G2:5:regb|Temp[22]   ; 1       ;
; regBank:registradores|mux32to1:outData2|Mux8~4  ; 1       ;
; regBank:registradores|mux32to1:outData2|Mux8~3  ; 1       ;
; regBank:registradores|mux32to1:outData2|Mux8~2  ; 1       ;
; regBank:registradores|reg:\G2:1:regb|Temp[23]   ; 1       ;
; regBank:registradores|reg:\G2:2:regb|Temp[23]   ; 1       ;
; regBank:registradores|mux32to1:outData2|Mux8~1  ; 1       ;
; regBank:registradores|reg:\G2:7:regb|Temp[23]   ; 1       ;
+-------------------------------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+----------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------+--------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; Name                                                                                   ; Type ; Mode        ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF         ; Location                                                                                               ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+----------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------+--------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; memData:memD|altsyncram:altsyncram_component|altsyncram_74d1:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; Single Clock ; 1024         ; 32           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 32768 ; 1024                        ; 32                          ; --                          ; --                          ; 32768               ; 8    ; memData.mif ; M4K_X26_Y27, M4K_X13_Y29, M4K_X13_Y28, M4K_X13_Y24, M4K_X26_Y28, M4K_X26_Y29, M4K_X26_Y23, M4K_X13_Y27 ; Don't care           ; Don't care      ; Don't care      ;
+----------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------+--------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 2,982 / 94,460 ( 3 % ) ;
; C16 interconnects           ; 23 / 3,315 ( < 1 % )   ;
; C4 interconnects            ; 1,846 / 60,840 ( 3 % ) ;
; Direct links                ; 361 / 94,460 ( < 1 % ) ;
; Global clocks               ; 2 / 16 ( 13 % )        ;
; Local interconnects         ; 787 / 33,216 ( 2 % )   ;
; R24 interconnects           ; 15 / 3,091 ( < 1 % )   ;
; R4 interconnects            ; 2,013 / 81,294 ( 2 % ) ;
+-----------------------------+------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 14.07) ; Number of LABs  (Total = 112) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 2                             ;
; 2                                           ; 3                             ;
; 3                                           ; 1                             ;
; 4                                           ; 1                             ;
; 5                                           ; 2                             ;
; 6                                           ; 2                             ;
; 7                                           ; 0                             ;
; 8                                           ; 0                             ;
; 9                                           ; 0                             ;
; 10                                          ; 3                             ;
; 11                                          ; 2                             ;
; 12                                          ; 4                             ;
; 13                                          ; 5                             ;
; 14                                          ; 5                             ;
; 15                                          ; 8                             ;
; 16                                          ; 74                            ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.56) ; Number of LABs  (Total = 112) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 74                            ;
; 1 Clock                            ; 74                            ;
; 1 Clock enable                     ; 10                            ;
; 2 Clock enables                    ; 17                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 17.54) ; Number of LABs  (Total = 112) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 1                             ;
; 1                                            ; 2                             ;
; 2                                            ; 1                             ;
; 3                                            ; 2                             ;
; 4                                            ; 2                             ;
; 5                                            ; 1                             ;
; 6                                            ; 1                             ;
; 7                                            ; 1                             ;
; 8                                            ; 1                             ;
; 9                                            ; 0                             ;
; 10                                           ; 0                             ;
; 11                                           ; 1                             ;
; 12                                           ; 3                             ;
; 13                                           ; 6                             ;
; 14                                           ; 3                             ;
; 15                                           ; 4                             ;
; 16                                           ; 30                            ;
; 17                                           ; 8                             ;
; 18                                           ; 5                             ;
; 19                                           ; 4                             ;
; 20                                           ; 4                             ;
; 21                                           ; 2                             ;
; 22                                           ; 4                             ;
; 23                                           ; 3                             ;
; 24                                           ; 5                             ;
; 25                                           ; 5                             ;
; 26                                           ; 1                             ;
; 27                                           ; 1                             ;
; 28                                           ; 1                             ;
; 29                                           ; 2                             ;
; 30                                           ; 2                             ;
; 31                                           ; 3                             ;
; 32                                           ; 3                             ;
+----------------------------------------------+-------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+--------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 10.47) ; Number of LABs  (Total = 112) ;
+--------------------------------------------------+-------------------------------+
; 0                                                ; 1                             ;
; 1                                                ; 4                             ;
; 2                                                ; 5                             ;
; 3                                                ; 4                             ;
; 4                                                ; 5                             ;
; 5                                                ; 11                            ;
; 6                                                ; 2                             ;
; 7                                                ; 7                             ;
; 8                                                ; 10                            ;
; 9                                                ; 3                             ;
; 10                                               ; 11                            ;
; 11                                               ; 5                             ;
; 12                                               ; 3                             ;
; 13                                               ; 4                             ;
; 14                                               ; 6                             ;
; 15                                               ; 8                             ;
; 16                                               ; 7                             ;
; 17                                               ; 4                             ;
; 18                                               ; 1                             ;
; 19                                               ; 1                             ;
; 20                                               ; 2                             ;
; 21                                               ; 2                             ;
; 22                                               ; 0                             ;
; 23                                               ; 4                             ;
; 24                                               ; 0                             ;
; 25                                               ; 0                             ;
; 26                                               ; 0                             ;
; 27                                               ; 1                             ;
; 28                                               ; 0                             ;
; 29                                               ; 1                             ;
+--------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 24.91) ; Number of LABs  (Total = 112) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 0                             ;
; 3                                            ; 1                             ;
; 4                                            ; 1                             ;
; 5                                            ; 0                             ;
; 6                                            ; 1                             ;
; 7                                            ; 3                             ;
; 8                                            ; 1                             ;
; 9                                            ; 2                             ;
; 10                                           ; 3                             ;
; 11                                           ; 0                             ;
; 12                                           ; 0                             ;
; 13                                           ; 2                             ;
; 14                                           ; 5                             ;
; 15                                           ; 2                             ;
; 16                                           ; 2                             ;
; 17                                           ; 0                             ;
; 18                                           ; 1                             ;
; 19                                           ; 0                             ;
; 20                                           ; 1                             ;
; 21                                           ; 5                             ;
; 22                                           ; 1                             ;
; 23                                           ; 2                             ;
; 24                                           ; 2                             ;
; 25                                           ; 3                             ;
; 26                                           ; 6                             ;
; 27                                           ; 4                             ;
; 28                                           ; 9                             ;
; 29                                           ; 9                             ;
; 30                                           ; 17                            ;
; 31                                           ; 10                            ;
; 32                                           ; 16                            ;
; 33                                           ; 3                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (119006): Selected device EP2C35F672C6 for design "MIPS"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C50F672C6 is compatible
    Info (176445): Device EP2C70F672C6 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location E3
    Info (169125): Pin ~nCSO~ is reserved at location D3
    Info (169125): Pin ~LVDS150p/nCEO~ is reserved at location AE24
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 34 pins of 34 total pins
    Info (169086): Pin outs[0] not assigned to an exact location on the device
    Info (169086): Pin outs[1] not assigned to an exact location on the device
    Info (169086): Pin outs[2] not assigned to an exact location on the device
    Info (169086): Pin outs[3] not assigned to an exact location on the device
    Info (169086): Pin outs[4] not assigned to an exact location on the device
    Info (169086): Pin outs[5] not assigned to an exact location on the device
    Info (169086): Pin outs[6] not assigned to an exact location on the device
    Info (169086): Pin outs[7] not assigned to an exact location on the device
    Info (169086): Pin outs[8] not assigned to an exact location on the device
    Info (169086): Pin outs[9] not assigned to an exact location on the device
    Info (169086): Pin outs[10] not assigned to an exact location on the device
    Info (169086): Pin outs[11] not assigned to an exact location on the device
    Info (169086): Pin outs[12] not assigned to an exact location on the device
    Info (169086): Pin outs[13] not assigned to an exact location on the device
    Info (169086): Pin outs[14] not assigned to an exact location on the device
    Info (169086): Pin outs[15] not assigned to an exact location on the device
    Info (169086): Pin outs[16] not assigned to an exact location on the device
    Info (169086): Pin outs[17] not assigned to an exact location on the device
    Info (169086): Pin outs[18] not assigned to an exact location on the device
    Info (169086): Pin outs[19] not assigned to an exact location on the device
    Info (169086): Pin outs[20] not assigned to an exact location on the device
    Info (169086): Pin outs[21] not assigned to an exact location on the device
    Info (169086): Pin outs[22] not assigned to an exact location on the device
    Info (169086): Pin outs[23] not assigned to an exact location on the device
    Info (169086): Pin outs[24] not assigned to an exact location on the device
    Info (169086): Pin outs[25] not assigned to an exact location on the device
    Info (169086): Pin outs[26] not assigned to an exact location on the device
    Info (169086): Pin outs[27] not assigned to an exact location on the device
    Info (169086): Pin outs[28] not assigned to an exact location on the device
    Info (169086): Pin outs[29] not assigned to an exact location on the device
    Info (169086): Pin outs[30] not assigned to an exact location on the device
    Info (169086): Pin outs[31] not assigned to an exact location on the device
    Info (169086): Pin clk not assigned to an exact location on the device
    Info (169086): Pin rst not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'MIPS.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk (placed in PIN P2 (CLK2, LVDSCLK1p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node rst (placed in PIN P1 (CLK3, LVDSCLK1n, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G1
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 32 registers into blocks of type EC
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 32 (unused VREF, 3.3V VCCIO, 0 input, 32 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  62 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  57 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  56 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  58 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  65 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  58 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  58 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  56 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:02
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 13% of the available device resources in the region that extends from location X11_Y24 to location X21_Y36
Info (170194): Fitter routing operations ending: elapsed time is 00:00:03
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.89 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 32 output pins without output pin load capacitance assignment
    Info (306007): Pin "outs[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "outs[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "outs[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "outs[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "outs[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "outs[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "outs[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "outs[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "outs[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "outs[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "outs[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "outs[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "outs[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "outs[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "outs[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "outs[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "outs[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "outs[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "outs[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "outs[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "outs[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "outs[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "outs[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "outs[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "outs[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "outs[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "outs[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "outs[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "outs[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "outs[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "outs[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "outs[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file C:/Users/Huberto/Documents/GitHub/VHDL-MIPS-Pipeline/output_files/MIPS.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 1073 megabytes
    Info: Processing ended: Wed Jul 01 14:26:41 2015
    Info: Elapsed time: 00:00:12
    Info: Total CPU time (on all processors): 00:00:16


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Huberto/Documents/GitHub/VHDL-MIPS-Pipeline/output_files/MIPS.fit.smsg.


