http://www.ict.cas.cn/kycg/cg/200905/t20090531_2371726.html
<!DOCTYPE html PUBLIC "-//W3C//DTD XHTML 1.0 Transitional//EN" "http://www.w3.org/TR/xhtml1/DTD/xhtml1-transitional.dtd">
         本课题原计划与俄罗斯以Babayan教授为首的E2K 设计组合作，研制当时处于国际领先水平的E2K 一类高端CPU。考虑到经费筹措及技术积累等因素，项目分两步实施，先研制嵌入式CPU，成功后，再研制E2K一类CPU。由于种种原因，未能达成与俄罗斯的实质性合作。计算所于2001年初启动了以自立更生为主，国际合作为辅，研发具有自有知识产权的CPU的计划，得到了中科院和863计划支持。        本课题签合同时，龙芯一号CPU已初见成效。嵌入式CPU的研制，由龙芯CPU课题组完成。本课题主要研制与龙芯一号配套的北桥芯片。该芯片具有多个时钟域，包含SDRAM、FLASH、PCI、DMA、中断等控制器。与龙芯一号ＣＰＵ实现无缝连接、系统总线数据宽度为32位，时钟频率为100MHz ，可工作在主/从方式。PCI总线遵循PCI V2.2标准，总线数据宽度为32位，时钟频率为33MHz，支持双寻址(DAC)，可工作在主/从方式，内置PCI总线仲裁器。SDRAM控制器兼容PC 100/133规范,ECC可选,通过读取SPD来配置SDRAM控制器。支持512K Flash接口，系统通过Flash接口上载BIOS。为了保证SDRAM与PCI总线设备之间的高速数据传输，在PCI总线接口与SDRAM控制接口之间采用双口异/同步SRAM作为FIFO。内置中断与定时器。支持龙芯CPU复位时序。已授理了四项发明专利，性能达到了国外同类产品的先进水平，并流片成功。在国际合作方面，嵌入式微处理器芯片的体系结构与美国Delawar大学高光荣(Guang G. Gao）教授合作成立了先进体系结构与编译技术联合实验室，针对以流（stream）应用为代表的新应用模式对芯片处理能力的要求，研究了多线程低功耗的新型体系结构及配套的编译优化技术。在CPU芯片的物理设计方面，与美国Arcadia设计公司合作，完成了嵌入式CPU芯片的floor plan、布局布线、参数提取、物理验证、信号完整性修复、设计规则检查等工作，完成了芯片的版图设计并流片成功。
