---
tags:
  - Note_done
  - Informatique
source: UMons - Fonctionnement des ordinateurs
---

Link :
_Fonctionnement des ordinateurs : Représentation des nombres naturels & entiers_
1. [[2.3.2.1 - Bit]]
2. [[2.3.2.2 - Octet]]

_Fonctionnement des ordinateurs : Hiérarchie de mémoires_
1. [[8.3 - Mémoire SDRAM]]
2. [[8.3.1 - Mémoire DDR SDRAM]]
3. [[8.3.2 - Module mémoire]]
4. [[8.3.2.1 - Accès en rafale (burst)]]

#  Résumé
**Rappel** : Formule de la fréquence : $$f = \frac{1}{T}$$ où 
1. $f$ : fréquence en $Hz$
2. $T$ : temps en $s$


## Transfert de débit théorique
---
**Précondition** :
1. $$100\text{MHz}=100.10^6\text{Hz}\quad\Rightarrow\quad \frac{1}{10^{8}}=10^{-8}=10ns$$ (Un cycle d’horloge dure $10\text{ns}$)
2. En sachant qu’un cycle d’horloge implique un transfert de donnée, donc en une seconde, on a 100 millions de transfert de données : $$100\text{MT/s}=100.10^6\text{T/s}$$ (Pour synchronous dynamic random access memory – SDRAM) sinon $$200\text{MT/s}=200.10^6\text{T/s}$$ (Pour double data rate synchronous dynamic random access memory – DDR SDRAM)
3. Chaque transfert déplace 64 bits de données (8 octets)

---



 Le transfert de débit théorique est 
 1. $$\frac{64\text{ bits}}{8}.100.10^6\text{T/s}=800.10^6\text{B/s}\quad\iff\quad 8\text{ B}.100.10^6\text{T/s}=800.10^6\text{B/s}$$ (Pour synchronous dynamic random access memory – SDRAM)
 2. $$\frac{64\text{ bits}}{8}.200.10^6\text{T/s}=1600.10^6\text{B/s}\quad\iff\quad 8\text{ B}.200.10^6\text{T/s}=1600.10^6\text{B/s}$$ (Pour double data rate synchronous dynamic random access memory – DDR SDRAM)

**En règle générale** : $$\frac{N\text{ bits}}{8}.M\text{ transfert de données par seconde}=\text{débit théorique en B/s}$$

## Transfert de débit maximum atteignable 
- - - 
**Paramètres supplémentaires à prendre en compte** :
1. Le temps d’accès nécessaire pour parcourir les tableaux d’octets de la mémoire : $$\text{Temps d’accès}=(T_{RDC}+CL).\text{Temps du cycle}$$ où 
	1. $T_{RCD}$ (RAS to CAS Delay) : Temps nécessaire pour parcourir la cellule de la ligne de mémoire ciblée 
	2. $CL$ (CAS Latency) : Temps nécessaire pour parcourir la colonne de la cellule de mémoire ciblée 
	3. $\text{Temps cycle}= 10\text{ns}$ (Un transfert de donnée par cycle d’horloge)
2. Le temps totale = temps d’accès + temps transfert 1 mot. En sachant que 
	1. Temps transfert 1 mot (SDRAM) : $$\text{100MT/s → temps transfert 1 mot = temps cycle = 10ns}$$
	2. Temps transfert 1 mot (DDR SDRAM) : $$\text{200MT/s → temps transfert 1 mot = temps cycle / 2 = 10ns / 2 = 5ns}$$
- - -
Le transfert de débit maximum est $$\frac{1}{T}=\frac{1}{\text{Temps total}}=f\text{ “=" }\text{ transfert de données par seconde}$$ En convertissant en débit, on a $$\text{transfert de données par seconde }.\frac{64\text{ bits}}{8}=\text{débit en B/s}$$