+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                                                                                                      ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                                                                                                  ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; hex_decoder0                                                                                                                                                                               ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; hex_decoder1                                                                                                                                                                               ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; hex_decoder2                                                                                                                                                                               ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; hex_decoder3                                                                                                                                                                               ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|rst_controller|alt_rst_req_sync_uq1                                                                                                                                                ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|rst_controller|alt_rst_sync_uq1                                                                                                                                                    ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|rst_controller                                                                                                                                                                     ; 33    ; 31             ; 0            ; 31             ; 2      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|irq_mapper                                                                                                                                                                         ; 2     ; 32             ; 2            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|avalon_st_adapter_008|error_adapter_0                                                                                                                            ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|avalon_st_adapter_008                                                                                                                                            ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|avalon_st_adapter_007|error_adapter_0                                                                                                                            ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|avalon_st_adapter_007                                                                                                                                            ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|avalon_st_adapter_006|error_adapter_0                                                                                                                            ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|avalon_st_adapter_006                                                                                                                                            ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|avalon_st_adapter_005|error_adapter_0                                                                                                                            ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|avalon_st_adapter_005                                                                                                                                            ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|avalon_st_adapter_004|error_adapter_0                                                                                                                            ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|avalon_st_adapter_004                                                                                                                                            ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|avalon_st_adapter_003|error_adapter_0                                                                                                                            ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|avalon_st_adapter_003                                                                                                                                            ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|avalon_st_adapter_002|error_adapter_0                                                                                                                            ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|avalon_st_adapter_002                                                                                                                                            ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|avalon_st_adapter_001|error_adapter_0                                                                                                                            ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|avalon_st_adapter_001                                                                                                                                            ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|avalon_st_adapter|error_adapter_0                                                                                                                                ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|avalon_st_adapter                                                                                                                                                ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|rsp_mux_001|arb|adder                                                                                                                                            ; 36    ; 18             ; 0            ; 18             ; 18     ; 18              ; 18            ; 18              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|rsp_mux_001|arb                                                                                                                                                  ; 13    ; 0              ; 4            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|rsp_mux_001                                                                                                                                                      ; 948   ; 0              ; 0            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|rsp_mux|arb|adder                                                                                                                                                ; 36    ; 18             ; 0            ; 18             ; 18     ; 18              ; 18            ; 18              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|rsp_mux|arb                                                                                                                                                      ; 13    ; 0              ; 4            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|rsp_mux                                                                                                                                                          ; 948   ; 0              ; 0            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|rsp_demux_008                                                                                                                                                    ; 109   ; 4              ; 2            ; 4              ; 211    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|rsp_demux_007                                                                                                                                                    ; 109   ; 4              ; 2            ; 4              ; 211    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|rsp_demux_006                                                                                                                                                    ; 109   ; 4              ; 2            ; 4              ; 211    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|rsp_demux_005                                                                                                                                                    ; 109   ; 4              ; 2            ; 4              ; 211    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|rsp_demux_004                                                                                                                                                    ; 109   ; 4              ; 2            ; 4              ; 211    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|rsp_demux_003                                                                                                                                                    ; 109   ; 4              ; 2            ; 4              ; 211    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|rsp_demux_002                                                                                                                                                    ; 109   ; 4              ; 2            ; 4              ; 211    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|rsp_demux_001                                                                                                                                                    ; 109   ; 4              ; 2            ; 4              ; 211    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|rsp_demux                                                                                                                                                        ; 109   ; 4              ; 2            ; 4              ; 211    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|cmd_mux_008|arb|adder                                                                                                                                            ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|cmd_mux_008|arb                                                                                                                                                  ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|cmd_mux_008                                                                                                                                                      ; 213   ; 0              ; 0            ; 0              ; 107    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|cmd_mux_007|arb|adder                                                                                                                                            ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|cmd_mux_007|arb                                                                                                                                                  ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|cmd_mux_007                                                                                                                                                      ; 213   ; 0              ; 0            ; 0              ; 107    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|cmd_mux_006|arb|adder                                                                                                                                            ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|cmd_mux_006|arb                                                                                                                                                  ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|cmd_mux_006                                                                                                                                                      ; 213   ; 0              ; 0            ; 0              ; 107    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|cmd_mux_005|arb|adder                                                                                                                                            ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|cmd_mux_005|arb                                                                                                                                                  ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|cmd_mux_005                                                                                                                                                      ; 213   ; 0              ; 0            ; 0              ; 107    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|cmd_mux_004|arb|adder                                                                                                                                            ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|cmd_mux_004|arb                                                                                                                                                  ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|cmd_mux_004                                                                                                                                                      ; 213   ; 0              ; 0            ; 0              ; 107    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|cmd_mux_003|arb|adder                                                                                                                                            ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|cmd_mux_003|arb                                                                                                                                                  ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|cmd_mux_003                                                                                                                                                      ; 213   ; 0              ; 0            ; 0              ; 107    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|cmd_mux_002|arb|adder                                                                                                                                            ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|cmd_mux_002|arb                                                                                                                                                  ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|cmd_mux_002                                                                                                                                                      ; 213   ; 0              ; 0            ; 0              ; 107    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|cmd_mux_001|arb|adder                                                                                                                                            ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|cmd_mux_001|arb                                                                                                                                                  ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|cmd_mux_001                                                                                                                                                      ; 213   ; 0              ; 0            ; 0              ; 107    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|cmd_mux|arb|adder                                                                                                                                                ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|cmd_mux|arb                                                                                                                                                      ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|cmd_mux                                                                                                                                                          ; 213   ; 0              ; 0            ; 0              ; 107    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|cmd_demux_001                                                                                                                                                    ; 116   ; 81             ; 2            ; 81             ; 946    ; 81              ; 81            ; 81              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|cmd_demux                                                                                                                                                        ; 116   ; 81             ; 2            ; 81             ; 946    ; 81              ; 81            ; 81              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|router_010|the_default_decode                                                                                                                                    ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|router_010                                                                                                                                                       ; 99    ; 0              ; 2            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|router_009|the_default_decode                                                                                                                                    ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|router_009                                                                                                                                                       ; 99    ; 0              ; 2            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|router_008|the_default_decode                                                                                                                                    ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|router_008                                                                                                                                                       ; 99    ; 0              ; 2            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|router_007|the_default_decode                                                                                                                                    ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|router_007                                                                                                                                                       ; 99    ; 0              ; 2            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|router_006|the_default_decode                                                                                                                                    ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|router_006                                                                                                                                                       ; 99    ; 0              ; 2            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|router_005|the_default_decode                                                                                                                                    ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|router_005                                                                                                                                                       ; 99    ; 0              ; 2            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|router_004|the_default_decode                                                                                                                                    ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|router_004                                                                                                                                                       ; 99    ; 0              ; 2            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|router_003|the_default_decode                                                                                                                                    ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|router_003                                                                                                                                                       ; 99    ; 0              ; 2            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|router_002|the_default_decode                                                                                                                                    ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|router_002                                                                                                                                                       ; 99    ; 0              ; 2            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|router_001|the_default_decode                                                                                                                                    ; 0     ; 13             ; 0            ; 13             ; 13     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|router_001                                                                                                                                                       ; 99    ; 0              ; 6            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|router|the_default_decode                                                                                                                                        ; 0     ; 13             ; 0            ; 13             ; 13     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|router                                                                                                                                                           ; 99    ; 0              ; 6            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|uart_0_s1_agent_rsp_fifo                                                                                                                                         ; 139   ; 39             ; 0            ; 39             ; 98     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|uart_0_s1_agent|uncompressor                                                                                                                                     ; 31    ; 1              ; 0            ; 1              ; 29     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|uart_0_s1_agent                                                                                                                                                  ; 280   ; 39             ; 46           ; 39             ; 289    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|onchip_memory2_0_s1_agent_rsp_fifo                                                                                                                               ; 139   ; 39             ; 0            ; 39             ; 98     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|onchip_memory2_0_s1_agent|uncompressor                                                                                                                           ; 31    ; 1              ; 0            ; 1              ; 29     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|onchip_memory2_0_s1_agent                                                                                                                                        ; 280   ; 39             ; 46           ; 39             ; 289    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|prg_we_s1_agent_rsp_fifo                                                                                                                                         ; 139   ; 39             ; 0            ; 39             ; 98     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|prg_we_s1_agent|uncompressor                                                                                                                                     ; 31    ; 1              ; 0            ; 1              ; 29     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|prg_we_s1_agent                                                                                                                                                  ; 280   ; 39             ; 46           ; 39             ; 289    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|prg_clock_s1_agent_rsp_fifo                                                                                                                                      ; 139   ; 39             ; 0            ; 39             ; 98     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|prg_clock_s1_agent|uncompressor                                                                                                                                  ; 31    ; 1              ; 0            ; 1              ; 29     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|prg_clock_s1_agent                                                                                                                                               ; 280   ; 39             ; 46           ; 39             ; 289    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|prg_ma_s1_agent_rsp_fifo                                                                                                                                         ; 139   ; 39             ; 0            ; 39             ; 98     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|prg_ma_s1_agent|uncompressor                                                                                                                                     ; 31    ; 1              ; 0            ; 1              ; 29     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|prg_ma_s1_agent                                                                                                                                                  ; 280   ; 39             ; 46           ; 39             ; 289    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|prg_wd_s1_agent_rsp_fifo                                                                                                                                         ; 139   ; 39             ; 0            ; 39             ; 98     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|prg_wd_s1_agent|uncompressor                                                                                                                                     ; 31    ; 1              ; 0            ; 1              ; 29     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|prg_wd_s1_agent                                                                                                                                                  ; 280   ; 39             ; 46           ; 39             ; 289    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|prg_rd_s1_agent_rsp_fifo                                                                                                                                         ; 139   ; 39             ; 0            ; 39             ; 98     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|prg_rd_s1_agent|uncompressor                                                                                                                                     ; 31    ; 1              ; 0            ; 1              ; 29     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|prg_rd_s1_agent                                                                                                                                                  ; 280   ; 39             ; 46           ; 39             ; 289    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|nios2_processor_debug_mem_slave_agent_rsp_fifo                                                                                                                   ; 139   ; 39             ; 0            ; 39             ; 98     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|nios2_processor_debug_mem_slave_agent|uncompressor                                                                                                               ; 31    ; 1              ; 0            ; 1              ; 29     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|nios2_processor_debug_mem_slave_agent                                                                                                                            ; 280   ; 39             ; 46           ; 39             ; 289    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|sysid_control_slave_agent_rsp_fifo                                                                                                                               ; 139   ; 39             ; 0            ; 39             ; 98     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|sysid_control_slave_agent|uncompressor                                                                                                                           ; 31    ; 1              ; 0            ; 1              ; 29     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|sysid_control_slave_agent                                                                                                                                        ; 280   ; 39             ; 46           ; 39             ; 289    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|nios2_processor_instruction_master_agent                                                                                                                         ; 166   ; 39             ; 74           ; 39             ; 131    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|nios2_processor_data_master_agent                                                                                                                                ; 166   ; 39             ; 74           ; 39             ; 131    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|uart_0_s1_translator                                                                                                                                             ; 82    ; 22             ; 31           ; 22             ; 57     ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|onchip_memory2_0_s1_translator                                                                                                                                   ; 98    ; 7              ; 4            ; 7              ; 84     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|prg_we_s1_translator                                                                                                                                             ; 98    ; 6              ; 16           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|prg_clock_s1_translator                                                                                                                                          ; 98    ; 6              ; 16           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|prg_ma_s1_translator                                                                                                                                             ; 98    ; 6              ; 16           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|prg_wd_s1_translator                                                                                                                                             ; 98    ; 6              ; 16           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|prg_rd_s1_translator                                                                                                                                             ; 98    ; 6              ; 16           ; 6              ; 36     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|nios2_processor_debug_mem_slave_translator                                                                                                                       ; 98    ; 5              ; 6            ; 5              ; 82     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|sysid_control_slave_translator                                                                                                                                   ; 98    ; 6              ; 14           ; 6              ; 35     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|nios2_processor_instruction_master_translator                                                                                                                    ; 99    ; 51             ; 0            ; 51             ; 91     ; 51              ; 51            ; 51              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0|nios2_processor_data_master_translator                                                                                                                           ; 99    ; 12             ; 0            ; 12             ; 91     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|mm_interconnect_0                                                                                                                                                                  ; 345   ; 0              ; 0            ; 0              ; 334    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|uart_0|the_monitor_uart_0_regs                                                                                                                                                     ; 41    ; 13             ; 6            ; 13             ; 44     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|uart_0|the_monitor_uart_0_rx|the_monitor_uart_0_rx_stimulus_source                                                                                                                 ; 18    ; 0              ; 17           ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|uart_0|the_monitor_uart_0_rx                                                                                                                                                       ; 20    ; 1              ; 0            ; 1              ; 13     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|uart_0|the_monitor_uart_0_tx                                                                                                                                                       ; 28    ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|uart_0                                                                                                                                                                             ; 26    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|sysid                                                                                                                                                                              ; 3     ; 17             ; 2            ; 17             ; 32     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|prg_we                                                                                                                                                                             ; 38    ; 31             ; 31           ; 31             ; 33     ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|prg_clock                                                                                                                                                                          ; 38    ; 31             ; 31           ; 31             ; 33     ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|prg_wd                                                                                                                                                                             ; 38    ; 24             ; 24           ; 24             ; 40     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|prg_rd                                                                                                                                                                             ; 12    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|prg_ma                                                                                                                                                                             ; 38    ; 24             ; 24           ; 24             ; 40     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|onchip_memory2_0|the_altsyncram|auto_generated                                                                                                                                     ; 50    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|onchip_memory2_0                                                                                                                                                                   ; 54    ; 1              ; 1            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|nios2_processor|cpu|the_monitor_nios2_processor_cpu_nios2_oci|the_monitor_nios2_processor_cpu_debug_slave_wrapper|the_monitor_nios2_processor_cpu_debug_slave_sysclk               ; 43    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|nios2_processor|cpu|the_monitor_nios2_processor_cpu_nios2_oci|the_monitor_nios2_processor_cpu_debug_slave_wrapper|the_monitor_nios2_processor_cpu_debug_slave_tck                  ; 130   ; 0              ; 1            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|nios2_processor|cpu|the_monitor_nios2_processor_cpu_nios2_oci|the_monitor_nios2_processor_cpu_debug_slave_wrapper                                                                  ; 123   ; 0              ; 0            ; 0              ; 50     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|nios2_processor|cpu|the_monitor_nios2_processor_cpu_nios2_oci|the_monitor_nios2_processor_cpu_nios2_ocimem|monitor_nios2_processor_cpu_ociram_sp_ram|the_altsyncram|auto_generated ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|nios2_processor|cpu|the_monitor_nios2_processor_cpu_nios2_oci|the_monitor_nios2_processor_cpu_nios2_ocimem|monitor_nios2_processor_cpu_ociram_sp_ram                               ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|nios2_processor|cpu|the_monitor_nios2_processor_cpu_nios2_oci|the_monitor_nios2_processor_cpu_nios2_ocimem                                                                         ; 92    ; 0              ; 6            ; 0              ; 65     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|nios2_processor|cpu|the_monitor_nios2_processor_cpu_nios2_oci|the_monitor_nios2_processor_cpu_nios2_avalon_reg                                                                     ; 48    ; 0              ; 29           ; 0              ; 68     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|nios2_processor|cpu|the_monitor_nios2_processor_cpu_nios2_oci|the_monitor_nios2_processor_cpu_nios2_oci_im                                                                         ; 54    ; 38             ; 51           ; 38             ; 47     ; 38              ; 38            ; 38              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|nios2_processor|cpu|the_monitor_nios2_processor_cpu_nios2_oci|the_monitor_nios2_processor_cpu_nios2_oci_pib                                                                        ; 0     ; 36             ; 0            ; 36             ; 36     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|nios2_processor|cpu|the_monitor_nios2_processor_cpu_nios2_oci|the_monitor_nios2_processor_cpu_nios2_oci_fifo|the_monitor_nios2_processor_cpu_nios2_oci_fifo_cnt_inc                ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|nios2_processor|cpu|the_monitor_nios2_processor_cpu_nios2_oci|the_monitor_nios2_processor_cpu_nios2_oci_fifo|the_monitor_nios2_processor_cpu_nios2_oci_fifo_wrptr_inc              ; 4     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|nios2_processor|cpu|the_monitor_nios2_processor_cpu_nios2_oci|the_monitor_nios2_processor_cpu_nios2_oci_fifo|the_monitor_nios2_processor_cpu_nios2_oci_compute_input_tm_cnt        ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|nios2_processor|cpu|the_monitor_nios2_processor_cpu_nios2_oci|the_monitor_nios2_processor_cpu_nios2_oci_fifo                                                                       ; 115   ; 0              ; 65           ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|nios2_processor|cpu|the_monitor_nios2_processor_cpu_nios2_oci|the_monitor_nios2_processor_cpu_nios2_oci_dtrace|monitor_nios2_processor_cpu_nios2_oci_trc_ctrl_td_mode              ; 9     ; 0              ; 6            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|nios2_processor|cpu|the_monitor_nios2_processor_cpu_nios2_oci|the_monitor_nios2_processor_cpu_nios2_oci_dtrace                                                                     ; 100   ; 0              ; 89           ; 0              ; 72     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|nios2_processor|cpu|the_monitor_nios2_processor_cpu_nios2_oci|the_monitor_nios2_processor_cpu_nios2_oci_itrace                                                                     ; 24    ; 53             ; 24           ; 53             ; 53     ; 53              ; 53            ; 53              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|nios2_processor|cpu|the_monitor_nios2_processor_cpu_nios2_oci|the_monitor_nios2_processor_cpu_nios2_oci_dbrk                                                                       ; 85    ; 0              ; 0            ; 0              ; 89     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|nios2_processor|cpu|the_monitor_nios2_processor_cpu_nios2_oci|the_monitor_nios2_processor_cpu_nios2_oci_xbrk                                                                       ; 51    ; 5              ; 48           ; 5              ; 6      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|nios2_processor|cpu|the_monitor_nios2_processor_cpu_nios2_oci|the_monitor_nios2_processor_cpu_nios2_oci_break                                                                      ; 51    ; 36             ; 6            ; 36             ; 71     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|nios2_processor|cpu|the_monitor_nios2_processor_cpu_nios2_oci|the_monitor_nios2_processor_cpu_nios2_oci_debug                                                                      ; 50    ; 1              ; 30           ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|nios2_processor|cpu|the_monitor_nios2_processor_cpu_nios2_oci                                                                                                                      ; 150   ; 0              ; 0            ; 0              ; 69     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|nios2_processor|cpu|monitor_nios2_processor_cpu_register_bank_b|the_altsyncram|auto_generated                                                                                      ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|nios2_processor|cpu|monitor_nios2_processor_cpu_register_bank_b                                                                                                                    ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|nios2_processor|cpu|monitor_nios2_processor_cpu_register_bank_a|the_altsyncram|auto_generated                                                                                      ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|nios2_processor|cpu|monitor_nios2_processor_cpu_register_bank_a                                                                                                                    ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|nios2_processor|cpu|the_monitor_nios2_processor_cpu_test_bench                                                                                                                     ; 279   ; 3              ; 245          ; 3              ; 33     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|nios2_processor|cpu                                                                                                                                                                ; 149   ; 1              ; 32           ; 1              ; 105    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor|nios2_processor                                                                                                                                                                    ; 149   ; 0              ; 0            ; 0              ; 103    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; monitor                                                                                                                                                                                    ; 11    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycle_counter                                                                                                                                                                              ; 3     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; clock_generator|mux_clock                                                                                                                                                                  ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; clock_generator|prescalar                                                                                                                                                                  ; 1     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; clock_generator|toggle                                                                                                                                                                     ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; clock_generator                                                                                                                                                                            ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CDECv|memory|mux_ram_io                                                                                                                                                                    ; 17    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CDECv|memory|address_decoder                                                                                                                                                               ; 9     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CDECv|memory|io_device|oport_reg|register_r                                                                                                                                                ; 11    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CDECv|memory|io_device|oport_reg                                                                                                                                                           ; 10    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CDECv|memory|io_device|iport_reg|register_r                                                                                                                                                ; 11    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CDECv|memory|io_device|iport_reg                                                                                                                                                           ; 10    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CDECv|memory|io_device                                                                                                                                                                     ; 18    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CDECv|memory|dualportram|altsyncram_component|auto_generated                                                                                                                               ; 36    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CDECv|memory|dualportram                                                                                                                                                                   ; 36    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CDECv|memory                                                                                                                                                                               ; 44    ; 0              ; 0            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CDECv|control_unit|instruction_decoder                                                                                                                                                     ; 19    ; 0              ; 2            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CDECv|control_unit|next_state_function                                                                                                                                                     ; 19    ; 0              ; 3            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CDECv|control_unit|state_register                                                                                                                                                          ; 11    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CDECv|control_unit                                                                                                                                                                         ; 13    ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CDECv|datapath_core|select_dbgdata                                                                                                                                                         ; 115   ; 40             ; 0            ; 40             ; 16     ; 40              ; 40            ; 40              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CDECv|datapath_core|select_xdst                                                                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CDECv|datapath_core|select_xsrc                                                                                                                                                            ; 67    ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CDECv|datapath_core|alu                                                                                                                                                                    ; 21    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CDECv|datapath_core|Ireg|register_r                                                                                                                                                        ; 11    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CDECv|datapath_core|Ireg                                                                                                                                                                   ; 10    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CDECv|datapath_core|Rreg|register_r                                                                                                                                                        ; 11    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CDECv|datapath_core|Rreg                                                                                                                                                                   ; 10    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CDECv|datapath_core|Treg|register_r                                                                                                                                                        ; 11    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CDECv|datapath_core|Treg                                                                                                                                                                   ; 10    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CDECv|datapath_core|WDR|register_r                                                                                                                                                         ; 11    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CDECv|datapath_core|WDR                                                                                                                                                                    ; 10    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CDECv|datapath_core|MAR|register_r                                                                                                                                                         ; 11    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CDECv|datapath_core|MAR                                                                                                                                                                    ; 10    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CDECv|datapath_core|FLGreg|register_r                                                                                                                                                      ; 11    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CDECv|datapath_core|FLGreg                                                                                                                                                                 ; 10    ; 5              ; 0            ; 5              ; 8      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CDECv|datapath_core|Creg|register_r                                                                                                                                                        ; 11    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CDECv|datapath_core|Creg                                                                                                                                                                   ; 10    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CDECv|datapath_core|Breg|register_r                                                                                                                                                        ; 11    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CDECv|datapath_core|Breg                                                                                                                                                                   ; 10    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CDECv|datapath_core|Areg|register_r                                                                                                                                                        ; 11    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CDECv|datapath_core|Areg                                                                                                                                                                   ; 10    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CDECv|datapath_core|PCreg                                                                                                                                                                  ; 11    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CDECv|datapath_core                                                                                                                                                                        ; 25    ; 0              ; 0            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CDECv                                                                                                                                                                                      ; 31    ; 4              ; 0            ; 4              ; 37     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
