# Parcial2--UrielPerez
Resolución del **Parcial 2** de la clase **Arquitectura de Computadoras y Microcontroladores**  

Este repositorio reúne los proyectos realizados en las **4 series** del parcial.  
Cada serie aborda un tema distinto, combinando teoría y práctica en **Logisim, Vivado (SystemVerilog) y STM32CubeIDE**.  

---

## 📌 Series del Parcial

### 🔹 Serie 0 – Máquina expendedora
Implementación de una **máquina expendedora de bebidas** usando **FSM Moore y Mealy** en **Vivado con SystemVerilog**.  
- Moore: gestiona el crédito ingresado.  
- Mealy: procesa la selección del producto y valida la compra.  


---

### 🔹 Serie 1 – Sumadores
Estudio e implementación de tres tipos de sumadores:  
- **Ripple-Carry Adder**  
- **Carry Lookahead Adder**  
- **Prefix Adder**  



---

### 🔹 Serie 2 – ALU
Diseño de una **Unidad Aritmética Lógica (ALU)** con entradas de **10 bits**, capaz de realizar:  
- Suma (Ripple-Carry Adder)  
- Resta  
- AND / OR  
- Shift Left y Shift Right con cantidad seleccionable  

Incluye **banderas de estado**: Overflow, Zero, Negative, Carry.  



---

### 🔹 Serie 4 – Reloj digital con alarma
Implementación de un **reloj (hh:mm)** en formato **12h y 24h**, con alarma visualizada en el **LED de la Nucleo**.  
- Software: **STM32CubeIDE** (C).  
- Hardware: **Nucleo-L053R8**, display de 4 dígitos de 7 segmentos, resistencias y transistores.  



---

## 🎯 Conclusión
Este parcial permitió aplicar conocimientos de **lógica digital, máquinas de estados, aritmética de procesadores y programación embebida**, integrando tanto simulaciones como implementaciones en hardware real.  
