
atorr048_stran050_lab9_part2.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000020  00800100  00000598  0000062c  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         00000598  00000000  00000000  00000094  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          00000008  00800120  00800120  0000064c  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  0000064c  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  0000067c  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 00000040  00000000  00000000  000006bc  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   000009aa  00000000  00000000  000006fc  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 0000085c  00000000  00000000  000010a6  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   000003ae  00000000  00000000  00001902  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  00000078  00000000  00000000  00001cb0  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    00000491  00000000  00000000  00001d28  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    0000008d  00000000  00000000  000021b9  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 00000030  00000000  00000000  00002246  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	45 c0       	rjmp	.+138    	; 0x8c <__ctors_end>
   2:	00 00       	nop
   4:	60 c0       	rjmp	.+192    	; 0xc6 <__bad_interrupt>
   6:	00 00       	nop
   8:	5e c0       	rjmp	.+188    	; 0xc6 <__bad_interrupt>
   a:	00 00       	nop
   c:	5c c0       	rjmp	.+184    	; 0xc6 <__bad_interrupt>
   e:	00 00       	nop
  10:	5a c0       	rjmp	.+180    	; 0xc6 <__bad_interrupt>
  12:	00 00       	nop
  14:	58 c0       	rjmp	.+176    	; 0xc6 <__bad_interrupt>
  16:	00 00       	nop
  18:	56 c0       	rjmp	.+172    	; 0xc6 <__bad_interrupt>
  1a:	00 00       	nop
  1c:	54 c0       	rjmp	.+168    	; 0xc6 <__bad_interrupt>
  1e:	00 00       	nop
  20:	52 c0       	rjmp	.+164    	; 0xc6 <__bad_interrupt>
  22:	00 00       	nop
  24:	50 c0       	rjmp	.+160    	; 0xc6 <__bad_interrupt>
  26:	00 00       	nop
  28:	4e c0       	rjmp	.+156    	; 0xc6 <__bad_interrupt>
  2a:	00 00       	nop
  2c:	4c c0       	rjmp	.+152    	; 0xc6 <__bad_interrupt>
  2e:	00 00       	nop
  30:	4a c0       	rjmp	.+148    	; 0xc6 <__bad_interrupt>
  32:	00 00       	nop
  34:	48 c0       	rjmp	.+144    	; 0xc6 <__bad_interrupt>
  36:	00 00       	nop
  38:	46 c0       	rjmp	.+140    	; 0xc6 <__bad_interrupt>
  3a:	00 00       	nop
  3c:	44 c0       	rjmp	.+136    	; 0xc6 <__bad_interrupt>
  3e:	00 00       	nop
  40:	42 c0       	rjmp	.+132    	; 0xc6 <__bad_interrupt>
  42:	00 00       	nop
  44:	40 c0       	rjmp	.+128    	; 0xc6 <__bad_interrupt>
  46:	00 00       	nop
  48:	3e c0       	rjmp	.+124    	; 0xc6 <__bad_interrupt>
  4a:	00 00       	nop
  4c:	3c c0       	rjmp	.+120    	; 0xc6 <__bad_interrupt>
  4e:	00 00       	nop
  50:	3a c0       	rjmp	.+116    	; 0xc6 <__bad_interrupt>
  52:	00 00       	nop
  54:	38 c0       	rjmp	.+112    	; 0xc6 <__bad_interrupt>
  56:	00 00       	nop
  58:	36 c0       	rjmp	.+108    	; 0xc6 <__bad_interrupt>
  5a:	00 00       	nop
  5c:	34 c0       	rjmp	.+104    	; 0xc6 <__bad_interrupt>
  5e:	00 00       	nop
  60:	32 c0       	rjmp	.+100    	; 0xc6 <__bad_interrupt>
  62:	00 00       	nop
  64:	30 c0       	rjmp	.+96     	; 0xc6 <__bad_interrupt>
  66:	00 00       	nop
  68:	2e c0       	rjmp	.+92     	; 0xc6 <__bad_interrupt>
  6a:	00 00       	nop
  6c:	2c c0       	rjmp	.+88     	; 0xc6 <__bad_interrupt>
  6e:	00 00       	nop
  70:	2a c0       	rjmp	.+84     	; 0xc6 <__bad_interrupt>
  72:	00 00       	nop
  74:	28 c0       	rjmp	.+80     	; 0xc6 <__bad_interrupt>
  76:	00 00       	nop
  78:	26 c0       	rjmp	.+76     	; 0xc6 <__bad_interrupt>
  7a:	00 00       	nop
  7c:	24 c0       	rjmp	.+72     	; 0xc6 <__bad_interrupt>
  7e:	00 00       	nop
  80:	22 c0       	rjmp	.+68     	; 0xc6 <__bad_interrupt>
  82:	00 00       	nop
  84:	20 c0       	rjmp	.+64     	; 0xc6 <__bad_interrupt>
  86:	00 00       	nop
  88:	1e c0       	rjmp	.+60     	; 0xc6 <__bad_interrupt>
	...

0000008c <__ctors_end>:
  8c:	11 24       	eor	r1, r1
  8e:	1f be       	out	0x3f, r1	; 63
  90:	cf ef       	ldi	r28, 0xFF	; 255
  92:	d0 e4       	ldi	r29, 0x40	; 64
  94:	de bf       	out	0x3e, r29	; 62
  96:	cd bf       	out	0x3d, r28	; 61

00000098 <__do_copy_data>:
  98:	11 e0       	ldi	r17, 0x01	; 1
  9a:	a0 e0       	ldi	r26, 0x00	; 0
  9c:	b1 e0       	ldi	r27, 0x01	; 1
  9e:	e8 e9       	ldi	r30, 0x98	; 152
  a0:	f5 e0       	ldi	r31, 0x05	; 5
  a2:	00 e0       	ldi	r16, 0x00	; 0
  a4:	0b bf       	out	0x3b, r16	; 59
  a6:	02 c0       	rjmp	.+4      	; 0xac <__do_copy_data+0x14>
  a8:	07 90       	elpm	r0, Z+
  aa:	0d 92       	st	X+, r0
  ac:	a0 32       	cpi	r26, 0x20	; 32
  ae:	b1 07       	cpc	r27, r17
  b0:	d9 f7       	brne	.-10     	; 0xa8 <__do_copy_data+0x10>

000000b2 <__do_clear_bss>:
  b2:	21 e0       	ldi	r18, 0x01	; 1
  b4:	a0 e2       	ldi	r26, 0x20	; 32
  b6:	b1 e0       	ldi	r27, 0x01	; 1
  b8:	01 c0       	rjmp	.+2      	; 0xbc <.do_clear_bss_start>

000000ba <.do_clear_bss_loop>:
  ba:	1d 92       	st	X+, r1

000000bc <.do_clear_bss_start>:
  bc:	a8 32       	cpi	r26, 0x28	; 40
  be:	b2 07       	cpc	r27, r18
  c0:	e1 f7       	brne	.-8      	; 0xba <.do_clear_bss_loop>
  c2:	e1 d0       	rcall	.+450    	; 0x286 <main>
  c4:	67 c2       	rjmp	.+1230   	; 0x594 <_exit>

000000c6 <__bad_interrupt>:
  c6:	9c cf       	rjmp	.-200    	; 0x0 <__vectors>

000000c8 <set_PWM>:
	// CS01 & CS30: Set a prescaler of 64
	set_PWM(0);
}
void PWM_off() {
	TCCR0A = 0x00;
	TCCR0B = 0x00;
  c8:	cf 92       	push	r12
  ca:	df 92       	push	r13
  cc:	ef 92       	push	r14
  ce:	ff 92       	push	r15
  d0:	6b 01       	movw	r12, r22
  d2:	7c 01       	movw	r14, r24
  d4:	9b 01       	movw	r18, r22
  d6:	ac 01       	movw	r20, r24
  d8:	60 91 20 01 	lds	r22, 0x0120	; 0x800120 <__data_end>
  dc:	70 91 21 01 	lds	r23, 0x0121	; 0x800121 <__data_end+0x1>
  e0:	80 91 22 01 	lds	r24, 0x0122	; 0x800122 <__data_end+0x2>
  e4:	90 91 23 01 	lds	r25, 0x0123	; 0x800123 <__data_end+0x3>
  e8:	dc d0       	rcall	.+440    	; 0x2a2 <__cmpsf2>
  ea:	88 23       	and	r24, r24
  ec:	09 f4       	brne	.+2      	; 0xf0 <set_PWM+0x28>
  ee:	40 c0       	rjmp	.+128    	; 0x170 <set_PWM+0xa8>
  f0:	20 e0       	ldi	r18, 0x00	; 0
  f2:	30 e0       	ldi	r19, 0x00	; 0
  f4:	a9 01       	movw	r20, r18
  f6:	c7 01       	movw	r24, r14
  f8:	b6 01       	movw	r22, r12
  fa:	d3 d0       	rcall	.+422    	; 0x2a2 <__cmpsf2>
  fc:	81 11       	cpse	r24, r1
  fe:	04 c0       	rjmp	.+8      	; 0x108 <set_PWM+0x40>
 100:	85 b5       	in	r24, 0x25	; 37
 102:	88 70       	andi	r24, 0x08	; 8
 104:	85 bd       	out	0x25, r24	; 37
 106:	03 c0       	rjmp	.+6      	; 0x10e <set_PWM+0x46>
 108:	85 b5       	in	r24, 0x25	; 37
 10a:	83 60       	ori	r24, 0x03	; 3
 10c:	85 bd       	out	0x25, r24	; 37
 10e:	28 e5       	ldi	r18, 0x58	; 88
 110:	39 e3       	ldi	r19, 0x39	; 57
 112:	44 e7       	ldi	r20, 0x74	; 116
 114:	5f e3       	ldi	r21, 0x3F	; 63
 116:	c7 01       	movw	r24, r14
 118:	b6 01       	movw	r22, r12
 11a:	c3 d0       	rcall	.+390    	; 0x2a2 <__cmpsf2>
 11c:	88 23       	and	r24, r24
 11e:	1c f4       	brge	.+6      	; 0x126 <set_PWM+0x5e>
 120:	8f ef       	ldi	r24, 0xFF	; 255
 122:	87 bd       	out	0x27, r24	; 39
 124:	1c c0       	rjmp	.+56     	; 0x15e <set_PWM+0x96>
 126:	20 e0       	ldi	r18, 0x00	; 0
 128:	34 e2       	ldi	r19, 0x24	; 36
 12a:	44 ef       	ldi	r20, 0xF4	; 244
 12c:	56 e4       	ldi	r21, 0x46	; 70
 12e:	c7 01       	movw	r24, r14
 130:	b6 01       	movw	r22, r12
 132:	c9 d1       	rcall	.+914    	; 0x4c6 <__gesf2>
 134:	18 16       	cp	r1, r24
 136:	14 f4       	brge	.+4      	; 0x13c <set_PWM+0x74>
 138:	17 bc       	out	0x27, r1	; 39
 13a:	11 c0       	rjmp	.+34     	; 0x15e <set_PWM+0x96>
 13c:	20 e0       	ldi	r18, 0x00	; 0
 13e:	30 e0       	ldi	r19, 0x00	; 0
 140:	40 e0       	ldi	r20, 0x00	; 0
 142:	53 e4       	ldi	r21, 0x43	; 67
 144:	c7 01       	movw	r24, r14
 146:	b6 01       	movw	r22, r12
 148:	c2 d1       	rcall	.+900    	; 0x4ce <__mulsf3>
 14a:	9b 01       	movw	r18, r22
 14c:	ac 01       	movw	r20, r24
 14e:	60 e0       	ldi	r22, 0x00	; 0
 150:	74 e2       	ldi	r23, 0x24	; 36
 152:	84 ef       	ldi	r24, 0xF4	; 244
 154:	9a e4       	ldi	r25, 0x4A	; 74
 156:	a9 d0       	rcall	.+338    	; 0x2aa <__divsf3>
 158:	10 d1       	rcall	.+544    	; 0x37a <__fixsfsi>
 15a:	61 50       	subi	r22, 0x01	; 1
 15c:	67 bd       	out	0x27, r22	; 39
 15e:	16 bc       	out	0x26, r1	; 38
 160:	c0 92 20 01 	sts	0x0120, r12	; 0x800120 <__data_end>
 164:	d0 92 21 01 	sts	0x0121, r13	; 0x800121 <__data_end+0x1>
 168:	e0 92 22 01 	sts	0x0122, r14	; 0x800122 <__data_end+0x2>
 16c:	f0 92 23 01 	sts	0x0123, r15	; 0x800123 <__data_end+0x3>
 170:	ff 90       	pop	r15
 172:	ef 90       	pop	r14
 174:	df 90       	pop	r13
 176:	cf 90       	pop	r12
 178:	08 95       	ret

0000017a <PWM_on>:
 17a:	81 e4       	ldi	r24, 0x41	; 65
 17c:	84 bd       	out	0x24, r24	; 36
 17e:	8b e0       	ldi	r24, 0x0B	; 11
 180:	85 bd       	out	0x25, r24	; 37
 182:	60 e0       	ldi	r22, 0x00	; 0
 184:	70 e0       	ldi	r23, 0x00	; 0
 186:	cb 01       	movw	r24, r22
 188:	9f cf       	rjmp	.-194    	; 0xc8 <set_PWM>
 18a:	08 95       	ret

0000018c <Tick>:
}

void Tick() {
	switch (state) {
 18c:	80 91 27 01 	lds	r24, 0x0127	; 0x800127 <state>
 190:	81 30       	cpi	r24, 0x01	; 1
 192:	41 f0       	breq	.+16     	; 0x1a4 <Tick+0x18>
 194:	18 f0       	brcs	.+6      	; 0x19c <Tick+0x10>
 196:	82 30       	cpi	r24, 0x02	; 2
 198:	61 f0       	breq	.+24     	; 0x1b2 <Tick+0x26>
 19a:	16 c0       	rjmp	.+44     	; 0x1c8 <Tick+0x3c>
		case Start: state = Idle; break;
 19c:	81 e0       	ldi	r24, 0x01	; 1
 19e:	80 93 27 01 	sts	0x0127, r24	; 0x800127 <state>
 1a2:	1c c0       	rjmp	.+56     	; 0x1dc <Tick+0x50>
		case Idle: state = (toggle) ? Run : Idle; break;
 1a4:	90 91 25 01 	lds	r25, 0x0125	; 0x800125 <toggle>
 1a8:	91 11       	cpse	r25, r1
 1aa:	82 e0       	ldi	r24, 0x02	; 2
 1ac:	80 93 27 01 	sts	0x0127, r24	; 0x800127 <state>
 1b0:	0b c0       	rjmp	.+22     	; 0x1c8 <Tick+0x3c>
		case Run:
			if (tmpA == 0x04) {
 1b2:	80 91 26 01 	lds	r24, 0x0126	; 0x800126 <tmpA>
 1b6:	84 30       	cpi	r24, 0x04	; 4
 1b8:	09 f0       	breq	.+2      	; 0x1bc <Tick+0x30>
 1ba:	61 c0       	rjmp	.+194    	; 0x27e <Tick+0xf2>
				toggle = 0;
 1bc:	10 92 25 01 	sts	0x0125, r1	; 0x800125 <toggle>
				state = Wait;
 1c0:	83 e0       	ldi	r24, 0x03	; 3
 1c2:	80 93 27 01 	sts	0x0127, r24	; 0x800127 <state>
 1c6:	08 95       	ret
			}
		default: break;
	}
	switch (state) {
 1c8:	80 91 27 01 	lds	r24, 0x0127	; 0x800127 <state>
 1cc:	82 30       	cpi	r24, 0x02	; 2
 1ce:	a9 f0       	breq	.+42     	; 0x1fa <Tick+0x6e>
 1d0:	83 30       	cpi	r24, 0x03	; 3
 1d2:	09 f4       	brne	.+2      	; 0x1d6 <Tick+0x4a>
 1d4:	44 c0       	rjmp	.+136    	; 0x25e <Tick+0xd2>
 1d6:	81 30       	cpi	r24, 0x01	; 1
 1d8:	09 f0       	breq	.+2      	; 0x1dc <Tick+0x50>
 1da:	54 c0       	rjmp	.+168    	; 0x284 <Tick+0xf8>
		case Start: break;
		case Idle:
			if (tmpA == 0x04) {
 1dc:	80 91 26 01 	lds	r24, 0x0126	; 0x800126 <tmpA>
 1e0:	84 30       	cpi	r24, 0x04	; 4
 1e2:	31 f4       	brne	.+12     	; 0x1f0 <Tick+0x64>
				toggle = 1;
 1e4:	81 e0       	ldi	r24, 0x01	; 1
 1e6:	80 93 25 01 	sts	0x0125, r24	; 0x800125 <toggle>
				state = Wait;
 1ea:	83 e0       	ldi	r24, 0x03	; 3
 1ec:	80 93 27 01 	sts	0x0127, r24	; 0x800127 <state>
			}
			set_PWM(0);
 1f0:	60 e0       	ldi	r22, 0x00	; 0
 1f2:	70 e0       	ldi	r23, 0x00	; 0
 1f4:	cb 01       	movw	r24, r22
 1f6:	68 cf       	rjmp	.-304    	; 0xc8 <set_PWM>
			break;
 1f8:	08 95       	ret
		case Run:
			if (tmpA == 0x04) {
 1fa:	80 91 26 01 	lds	r24, 0x0126	; 0x800126 <tmpA>
 1fe:	84 30       	cpi	r24, 0x04	; 4
 200:	31 f4       	brne	.+12     	; 0x20e <Tick+0x82>
				toggle = 0;
 202:	10 92 25 01 	sts	0x0125, r1	; 0x800125 <toggle>
				state = Wait;
 206:	83 e0       	ldi	r24, 0x03	; 3
 208:	80 93 27 01 	sts	0x0127, r24	; 0x800127 <state>
 20c:	19 c0       	rjmp	.+50     	; 0x240 <Tick+0xb4>
			}
			else if (tmpA == 0x02 && freq_at < 7) { // going up
 20e:	82 30       	cpi	r24, 0x02	; 2
 210:	59 f4       	brne	.+22     	; 0x228 <Tick+0x9c>
 212:	80 91 24 01 	lds	r24, 0x0124	; 0x800124 <freq_at>
 216:	87 30       	cpi	r24, 0x07	; 7
 218:	98 f4       	brcc	.+38     	; 0x240 <Tick+0xb4>
				freq_at++;
 21a:	8f 5f       	subi	r24, 0xFF	; 255
 21c:	80 93 24 01 	sts	0x0124, r24	; 0x800124 <freq_at>
				state = Wait;
 220:	83 e0       	ldi	r24, 0x03	; 3
 222:	80 93 27 01 	sts	0x0127, r24	; 0x800127 <state>
 226:	0c c0       	rjmp	.+24     	; 0x240 <Tick+0xb4>
			}
			else if (tmpA == 0x01 && freq_at > 0) { // going down
 228:	81 30       	cpi	r24, 0x01	; 1
 22a:	51 f4       	brne	.+20     	; 0x240 <Tick+0xb4>
 22c:	80 91 24 01 	lds	r24, 0x0124	; 0x800124 <freq_at>
 230:	88 23       	and	r24, r24
 232:	31 f0       	breq	.+12     	; 0x240 <Tick+0xb4>
				freq_at--;
 234:	81 50       	subi	r24, 0x01	; 1
 236:	80 93 24 01 	sts	0x0124, r24	; 0x800124 <freq_at>
				state = Wait;
 23a:	83 e0       	ldi	r24, 0x03	; 3
 23c:	80 93 27 01 	sts	0x0127, r24	; 0x800127 <state>
			}
			set_PWM(frequencies[freq_at]);
 240:	e0 91 24 01 	lds	r30, 0x0124	; 0x800124 <freq_at>
 244:	f0 e0       	ldi	r31, 0x00	; 0
 246:	ee 0f       	add	r30, r30
 248:	ff 1f       	adc	r31, r31
 24a:	ee 0f       	add	r30, r30
 24c:	ff 1f       	adc	r31, r31
 24e:	e0 50       	subi	r30, 0x00	; 0
 250:	ff 4f       	sbci	r31, 0xFF	; 255
 252:	60 81       	ld	r22, Z
 254:	71 81       	ldd	r23, Z+1	; 0x01
 256:	82 81       	ldd	r24, Z+2	; 0x02
 258:	93 81       	ldd	r25, Z+3	; 0x03
 25a:	36 cf       	rjmp	.-404    	; 0xc8 <set_PWM>
			break;
 25c:	08 95       	ret
		case Wait:
			if (tmpA == 0x00) {
 25e:	80 91 26 01 	lds	r24, 0x0126	; 0x800126 <tmpA>
 262:	81 11       	cpse	r24, r1
 264:	0f c0       	rjmp	.+30     	; 0x284 <Tick+0xf8>
				if (toggle) {
 266:	80 91 25 01 	lds	r24, 0x0125	; 0x800125 <toggle>
 26a:	88 23       	and	r24, r24
 26c:	21 f0       	breq	.+8      	; 0x276 <Tick+0xea>
					state = Run;
 26e:	82 e0       	ldi	r24, 0x02	; 2
 270:	80 93 27 01 	sts	0x0127, r24	; 0x800127 <state>
 274:	08 95       	ret
				}
				else {
					state = Idle;
 276:	81 e0       	ldi	r24, 0x01	; 1
 278:	80 93 27 01 	sts	0x0127, r24	; 0x800127 <state>
				}
			}
			break;
		default: break;
	}
}
 27c:	08 95       	ret
				state = Wait;
			}
			set_PWM(0);
			break;
		case Run:
			if (tmpA == 0x04) {
 27e:	80 91 26 01 	lds	r24, 0x0126	; 0x800126 <tmpA>
 282:	c5 cf       	rjmp	.-118    	; 0x20e <Tick+0x82>
 284:	08 95       	ret

00000286 <main>:
		default: break;
	}
}

int main(void) {
	DDRA = 0x00; PORTA = 0xFF;
 286:	11 b8       	out	0x01, r1	; 1
 288:	8f ef       	ldi	r24, 0xFF	; 255
 28a:	82 b9       	out	0x02, r24	; 2
    DDRB = 0x08; PORTB = 0x00;
 28c:	88 e0       	ldi	r24, 0x08	; 8
 28e:	84 b9       	out	0x04, r24	; 4
 290:	15 b8       	out	0x05, r1	; 5
	PWM_on();
 292:	73 df       	rcall	.-282    	; 0x17a <PWM_on>

    while (1) {
		tmpA = ~PINA & 0x07;
 294:	80 b1       	in	r24, 0x00	; 0
 296:	80 95       	com	r24
 298:	87 70       	andi	r24, 0x07	; 7
 29a:	80 93 26 01 	sts	0x0126, r24	; 0x800126 <tmpA>
		Tick();
 29e:	76 df       	rcall	.-276    	; 0x18c <Tick>
 2a0:	f9 cf       	rjmp	.-14     	; 0x294 <main+0xe>

000002a2 <__cmpsf2>:
 2a2:	9c d0       	rcall	.+312    	; 0x3dc <__fp_cmp>
 2a4:	08 f4       	brcc	.+2      	; 0x2a8 <__cmpsf2+0x6>
 2a6:	81 e0       	ldi	r24, 0x01	; 1
 2a8:	08 95       	ret

000002aa <__divsf3>:
 2aa:	0c d0       	rcall	.+24     	; 0x2c4 <__divsf3x>
 2ac:	d2 c0       	rjmp	.+420    	; 0x452 <__fp_round>
 2ae:	ca d0       	rcall	.+404    	; 0x444 <__fp_pscB>
 2b0:	40 f0       	brcs	.+16     	; 0x2c2 <__divsf3+0x18>
 2b2:	c1 d0       	rcall	.+386    	; 0x436 <__fp_pscA>
 2b4:	30 f0       	brcs	.+12     	; 0x2c2 <__divsf3+0x18>
 2b6:	21 f4       	brne	.+8      	; 0x2c0 <__divsf3+0x16>
 2b8:	5f 3f       	cpi	r21, 0xFF	; 255
 2ba:	19 f0       	breq	.+6      	; 0x2c2 <__divsf3+0x18>
 2bc:	b3 c0       	rjmp	.+358    	; 0x424 <__fp_inf>
 2be:	51 11       	cpse	r21, r1
 2c0:	fc c0       	rjmp	.+504    	; 0x4ba <__fp_szero>
 2c2:	b6 c0       	rjmp	.+364    	; 0x430 <__fp_nan>

000002c4 <__divsf3x>:
 2c4:	d7 d0       	rcall	.+430    	; 0x474 <__fp_split3>
 2c6:	98 f3       	brcs	.-26     	; 0x2ae <__divsf3+0x4>

000002c8 <__divsf3_pse>:
 2c8:	99 23       	and	r25, r25
 2ca:	c9 f3       	breq	.-14     	; 0x2be <__divsf3+0x14>
 2cc:	55 23       	and	r21, r21
 2ce:	b1 f3       	breq	.-20     	; 0x2bc <__divsf3+0x12>
 2d0:	95 1b       	sub	r25, r21
 2d2:	55 0b       	sbc	r21, r21
 2d4:	bb 27       	eor	r27, r27
 2d6:	aa 27       	eor	r26, r26
 2d8:	62 17       	cp	r22, r18
 2da:	73 07       	cpc	r23, r19
 2dc:	84 07       	cpc	r24, r20
 2de:	38 f0       	brcs	.+14     	; 0x2ee <__divsf3_pse+0x26>
 2e0:	9f 5f       	subi	r25, 0xFF	; 255
 2e2:	5f 4f       	sbci	r21, 0xFF	; 255
 2e4:	22 0f       	add	r18, r18
 2e6:	33 1f       	adc	r19, r19
 2e8:	44 1f       	adc	r20, r20
 2ea:	aa 1f       	adc	r26, r26
 2ec:	a9 f3       	breq	.-22     	; 0x2d8 <__divsf3_pse+0x10>
 2ee:	33 d0       	rcall	.+102    	; 0x356 <__divsf3_pse+0x8e>
 2f0:	0e 2e       	mov	r0, r30
 2f2:	3a f0       	brmi	.+14     	; 0x302 <__divsf3_pse+0x3a>
 2f4:	e0 e8       	ldi	r30, 0x80	; 128
 2f6:	30 d0       	rcall	.+96     	; 0x358 <__divsf3_pse+0x90>
 2f8:	91 50       	subi	r25, 0x01	; 1
 2fa:	50 40       	sbci	r21, 0x00	; 0
 2fc:	e6 95       	lsr	r30
 2fe:	00 1c       	adc	r0, r0
 300:	ca f7       	brpl	.-14     	; 0x2f4 <__divsf3_pse+0x2c>
 302:	29 d0       	rcall	.+82     	; 0x356 <__divsf3_pse+0x8e>
 304:	fe 2f       	mov	r31, r30
 306:	27 d0       	rcall	.+78     	; 0x356 <__divsf3_pse+0x8e>
 308:	66 0f       	add	r22, r22
 30a:	77 1f       	adc	r23, r23
 30c:	88 1f       	adc	r24, r24
 30e:	bb 1f       	adc	r27, r27
 310:	26 17       	cp	r18, r22
 312:	37 07       	cpc	r19, r23
 314:	48 07       	cpc	r20, r24
 316:	ab 07       	cpc	r26, r27
 318:	b0 e8       	ldi	r27, 0x80	; 128
 31a:	09 f0       	breq	.+2      	; 0x31e <__divsf3_pse+0x56>
 31c:	bb 0b       	sbc	r27, r27
 31e:	80 2d       	mov	r24, r0
 320:	bf 01       	movw	r22, r30
 322:	ff 27       	eor	r31, r31
 324:	93 58       	subi	r25, 0x83	; 131
 326:	5f 4f       	sbci	r21, 0xFF	; 255
 328:	2a f0       	brmi	.+10     	; 0x334 <__divsf3_pse+0x6c>
 32a:	9e 3f       	cpi	r25, 0xFE	; 254
 32c:	51 05       	cpc	r21, r1
 32e:	68 f0       	brcs	.+26     	; 0x34a <__divsf3_pse+0x82>
 330:	79 c0       	rjmp	.+242    	; 0x424 <__fp_inf>
 332:	c3 c0       	rjmp	.+390    	; 0x4ba <__fp_szero>
 334:	5f 3f       	cpi	r21, 0xFF	; 255
 336:	ec f3       	brlt	.-6      	; 0x332 <__divsf3_pse+0x6a>
 338:	98 3e       	cpi	r25, 0xE8	; 232
 33a:	dc f3       	brlt	.-10     	; 0x332 <__divsf3_pse+0x6a>
 33c:	86 95       	lsr	r24
 33e:	77 95       	ror	r23
 340:	67 95       	ror	r22
 342:	b7 95       	ror	r27
 344:	f7 95       	ror	r31
 346:	9f 5f       	subi	r25, 0xFF	; 255
 348:	c9 f7       	brne	.-14     	; 0x33c <__divsf3_pse+0x74>
 34a:	88 0f       	add	r24, r24
 34c:	91 1d       	adc	r25, r1
 34e:	96 95       	lsr	r25
 350:	87 95       	ror	r24
 352:	97 f9       	bld	r25, 7
 354:	08 95       	ret
 356:	e1 e0       	ldi	r30, 0x01	; 1
 358:	66 0f       	add	r22, r22
 35a:	77 1f       	adc	r23, r23
 35c:	88 1f       	adc	r24, r24
 35e:	bb 1f       	adc	r27, r27
 360:	62 17       	cp	r22, r18
 362:	73 07       	cpc	r23, r19
 364:	84 07       	cpc	r24, r20
 366:	ba 07       	cpc	r27, r26
 368:	20 f0       	brcs	.+8      	; 0x372 <__divsf3_pse+0xaa>
 36a:	62 1b       	sub	r22, r18
 36c:	73 0b       	sbc	r23, r19
 36e:	84 0b       	sbc	r24, r20
 370:	ba 0b       	sbc	r27, r26
 372:	ee 1f       	adc	r30, r30
 374:	88 f7       	brcc	.-30     	; 0x358 <__divsf3_pse+0x90>
 376:	e0 95       	com	r30
 378:	08 95       	ret

0000037a <__fixsfsi>:
 37a:	04 d0       	rcall	.+8      	; 0x384 <__fixunssfsi>
 37c:	68 94       	set
 37e:	b1 11       	cpse	r27, r1
 380:	9c c0       	rjmp	.+312    	; 0x4ba <__fp_szero>
 382:	08 95       	ret

00000384 <__fixunssfsi>:
 384:	7f d0       	rcall	.+254    	; 0x484 <__fp_splitA>
 386:	88 f0       	brcs	.+34     	; 0x3aa <__fixunssfsi+0x26>
 388:	9f 57       	subi	r25, 0x7F	; 127
 38a:	90 f0       	brcs	.+36     	; 0x3b0 <__fixunssfsi+0x2c>
 38c:	b9 2f       	mov	r27, r25
 38e:	99 27       	eor	r25, r25
 390:	b7 51       	subi	r27, 0x17	; 23
 392:	a0 f0       	brcs	.+40     	; 0x3bc <__fixunssfsi+0x38>
 394:	d1 f0       	breq	.+52     	; 0x3ca <__fixunssfsi+0x46>
 396:	66 0f       	add	r22, r22
 398:	77 1f       	adc	r23, r23
 39a:	88 1f       	adc	r24, r24
 39c:	99 1f       	adc	r25, r25
 39e:	1a f0       	brmi	.+6      	; 0x3a6 <__fixunssfsi+0x22>
 3a0:	ba 95       	dec	r27
 3a2:	c9 f7       	brne	.-14     	; 0x396 <__fixunssfsi+0x12>
 3a4:	12 c0       	rjmp	.+36     	; 0x3ca <__fixunssfsi+0x46>
 3a6:	b1 30       	cpi	r27, 0x01	; 1
 3a8:	81 f0       	breq	.+32     	; 0x3ca <__fixunssfsi+0x46>
 3aa:	86 d0       	rcall	.+268    	; 0x4b8 <__fp_zero>
 3ac:	b1 e0       	ldi	r27, 0x01	; 1
 3ae:	08 95       	ret
 3b0:	83 c0       	rjmp	.+262    	; 0x4b8 <__fp_zero>
 3b2:	67 2f       	mov	r22, r23
 3b4:	78 2f       	mov	r23, r24
 3b6:	88 27       	eor	r24, r24
 3b8:	b8 5f       	subi	r27, 0xF8	; 248
 3ba:	39 f0       	breq	.+14     	; 0x3ca <__fixunssfsi+0x46>
 3bc:	b9 3f       	cpi	r27, 0xF9	; 249
 3be:	cc f3       	brlt	.-14     	; 0x3b2 <__fixunssfsi+0x2e>
 3c0:	86 95       	lsr	r24
 3c2:	77 95       	ror	r23
 3c4:	67 95       	ror	r22
 3c6:	b3 95       	inc	r27
 3c8:	d9 f7       	brne	.-10     	; 0x3c0 <__fixunssfsi+0x3c>
 3ca:	3e f4       	brtc	.+14     	; 0x3da <__fixunssfsi+0x56>
 3cc:	90 95       	com	r25
 3ce:	80 95       	com	r24
 3d0:	70 95       	com	r23
 3d2:	61 95       	neg	r22
 3d4:	7f 4f       	sbci	r23, 0xFF	; 255
 3d6:	8f 4f       	sbci	r24, 0xFF	; 255
 3d8:	9f 4f       	sbci	r25, 0xFF	; 255
 3da:	08 95       	ret

000003dc <__fp_cmp>:
 3dc:	99 0f       	add	r25, r25
 3de:	00 08       	sbc	r0, r0
 3e0:	55 0f       	add	r21, r21
 3e2:	aa 0b       	sbc	r26, r26
 3e4:	e0 e8       	ldi	r30, 0x80	; 128
 3e6:	fe ef       	ldi	r31, 0xFE	; 254
 3e8:	16 16       	cp	r1, r22
 3ea:	17 06       	cpc	r1, r23
 3ec:	e8 07       	cpc	r30, r24
 3ee:	f9 07       	cpc	r31, r25
 3f0:	c0 f0       	brcs	.+48     	; 0x422 <__LOCK_REGION_LENGTH__+0x22>
 3f2:	12 16       	cp	r1, r18
 3f4:	13 06       	cpc	r1, r19
 3f6:	e4 07       	cpc	r30, r20
 3f8:	f5 07       	cpc	r31, r21
 3fa:	98 f0       	brcs	.+38     	; 0x422 <__LOCK_REGION_LENGTH__+0x22>
 3fc:	62 1b       	sub	r22, r18
 3fe:	73 0b       	sbc	r23, r19
 400:	84 0b       	sbc	r24, r20
 402:	95 0b       	sbc	r25, r21
 404:	39 f4       	brne	.+14     	; 0x414 <__LOCK_REGION_LENGTH__+0x14>
 406:	0a 26       	eor	r0, r26
 408:	61 f0       	breq	.+24     	; 0x422 <__LOCK_REGION_LENGTH__+0x22>
 40a:	23 2b       	or	r18, r19
 40c:	24 2b       	or	r18, r20
 40e:	25 2b       	or	r18, r21
 410:	21 f4       	brne	.+8      	; 0x41a <__LOCK_REGION_LENGTH__+0x1a>
 412:	08 95       	ret
 414:	0a 26       	eor	r0, r26
 416:	09 f4       	brne	.+2      	; 0x41a <__LOCK_REGION_LENGTH__+0x1a>
 418:	a1 40       	sbci	r26, 0x01	; 1
 41a:	a6 95       	lsr	r26
 41c:	8f ef       	ldi	r24, 0xFF	; 255
 41e:	81 1d       	adc	r24, r1
 420:	81 1d       	adc	r24, r1
 422:	08 95       	ret

00000424 <__fp_inf>:
 424:	97 f9       	bld	r25, 7
 426:	9f 67       	ori	r25, 0x7F	; 127
 428:	80 e8       	ldi	r24, 0x80	; 128
 42a:	70 e0       	ldi	r23, 0x00	; 0
 42c:	60 e0       	ldi	r22, 0x00	; 0
 42e:	08 95       	ret

00000430 <__fp_nan>:
 430:	9f ef       	ldi	r25, 0xFF	; 255
 432:	80 ec       	ldi	r24, 0xC0	; 192
 434:	08 95       	ret

00000436 <__fp_pscA>:
 436:	00 24       	eor	r0, r0
 438:	0a 94       	dec	r0
 43a:	16 16       	cp	r1, r22
 43c:	17 06       	cpc	r1, r23
 43e:	18 06       	cpc	r1, r24
 440:	09 06       	cpc	r0, r25
 442:	08 95       	ret

00000444 <__fp_pscB>:
 444:	00 24       	eor	r0, r0
 446:	0a 94       	dec	r0
 448:	12 16       	cp	r1, r18
 44a:	13 06       	cpc	r1, r19
 44c:	14 06       	cpc	r1, r20
 44e:	05 06       	cpc	r0, r21
 450:	08 95       	ret

00000452 <__fp_round>:
 452:	09 2e       	mov	r0, r25
 454:	03 94       	inc	r0
 456:	00 0c       	add	r0, r0
 458:	11 f4       	brne	.+4      	; 0x45e <__fp_round+0xc>
 45a:	88 23       	and	r24, r24
 45c:	52 f0       	brmi	.+20     	; 0x472 <__fp_round+0x20>
 45e:	bb 0f       	add	r27, r27
 460:	40 f4       	brcc	.+16     	; 0x472 <__fp_round+0x20>
 462:	bf 2b       	or	r27, r31
 464:	11 f4       	brne	.+4      	; 0x46a <__fp_round+0x18>
 466:	60 ff       	sbrs	r22, 0
 468:	04 c0       	rjmp	.+8      	; 0x472 <__fp_round+0x20>
 46a:	6f 5f       	subi	r22, 0xFF	; 255
 46c:	7f 4f       	sbci	r23, 0xFF	; 255
 46e:	8f 4f       	sbci	r24, 0xFF	; 255
 470:	9f 4f       	sbci	r25, 0xFF	; 255
 472:	08 95       	ret

00000474 <__fp_split3>:
 474:	57 fd       	sbrc	r21, 7
 476:	90 58       	subi	r25, 0x80	; 128
 478:	44 0f       	add	r20, r20
 47a:	55 1f       	adc	r21, r21
 47c:	59 f0       	breq	.+22     	; 0x494 <__fp_splitA+0x10>
 47e:	5f 3f       	cpi	r21, 0xFF	; 255
 480:	71 f0       	breq	.+28     	; 0x49e <__fp_splitA+0x1a>
 482:	47 95       	ror	r20

00000484 <__fp_splitA>:
 484:	88 0f       	add	r24, r24
 486:	97 fb       	bst	r25, 7
 488:	99 1f       	adc	r25, r25
 48a:	61 f0       	breq	.+24     	; 0x4a4 <__fp_splitA+0x20>
 48c:	9f 3f       	cpi	r25, 0xFF	; 255
 48e:	79 f0       	breq	.+30     	; 0x4ae <__fp_splitA+0x2a>
 490:	87 95       	ror	r24
 492:	08 95       	ret
 494:	12 16       	cp	r1, r18
 496:	13 06       	cpc	r1, r19
 498:	14 06       	cpc	r1, r20
 49a:	55 1f       	adc	r21, r21
 49c:	f2 cf       	rjmp	.-28     	; 0x482 <__fp_split3+0xe>
 49e:	46 95       	lsr	r20
 4a0:	f1 df       	rcall	.-30     	; 0x484 <__fp_splitA>
 4a2:	08 c0       	rjmp	.+16     	; 0x4b4 <__fp_splitA+0x30>
 4a4:	16 16       	cp	r1, r22
 4a6:	17 06       	cpc	r1, r23
 4a8:	18 06       	cpc	r1, r24
 4aa:	99 1f       	adc	r25, r25
 4ac:	f1 cf       	rjmp	.-30     	; 0x490 <__fp_splitA+0xc>
 4ae:	86 95       	lsr	r24
 4b0:	71 05       	cpc	r23, r1
 4b2:	61 05       	cpc	r22, r1
 4b4:	08 94       	sec
 4b6:	08 95       	ret

000004b8 <__fp_zero>:
 4b8:	e8 94       	clt

000004ba <__fp_szero>:
 4ba:	bb 27       	eor	r27, r27
 4bc:	66 27       	eor	r22, r22
 4be:	77 27       	eor	r23, r23
 4c0:	cb 01       	movw	r24, r22
 4c2:	97 f9       	bld	r25, 7
 4c4:	08 95       	ret

000004c6 <__gesf2>:
 4c6:	8a df       	rcall	.-236    	; 0x3dc <__fp_cmp>
 4c8:	08 f4       	brcc	.+2      	; 0x4cc <__gesf2+0x6>
 4ca:	8f ef       	ldi	r24, 0xFF	; 255
 4cc:	08 95       	ret

000004ce <__mulsf3>:
 4ce:	0b d0       	rcall	.+22     	; 0x4e6 <__mulsf3x>
 4d0:	c0 cf       	rjmp	.-128    	; 0x452 <__fp_round>
 4d2:	b1 df       	rcall	.-158    	; 0x436 <__fp_pscA>
 4d4:	28 f0       	brcs	.+10     	; 0x4e0 <__mulsf3+0x12>
 4d6:	b6 df       	rcall	.-148    	; 0x444 <__fp_pscB>
 4d8:	18 f0       	brcs	.+6      	; 0x4e0 <__mulsf3+0x12>
 4da:	95 23       	and	r25, r21
 4dc:	09 f0       	breq	.+2      	; 0x4e0 <__mulsf3+0x12>
 4de:	a2 cf       	rjmp	.-188    	; 0x424 <__fp_inf>
 4e0:	a7 cf       	rjmp	.-178    	; 0x430 <__fp_nan>
 4e2:	11 24       	eor	r1, r1
 4e4:	ea cf       	rjmp	.-44     	; 0x4ba <__fp_szero>

000004e6 <__mulsf3x>:
 4e6:	c6 df       	rcall	.-116    	; 0x474 <__fp_split3>
 4e8:	a0 f3       	brcs	.-24     	; 0x4d2 <__mulsf3+0x4>

000004ea <__mulsf3_pse>:
 4ea:	95 9f       	mul	r25, r21
 4ec:	d1 f3       	breq	.-12     	; 0x4e2 <__mulsf3+0x14>
 4ee:	95 0f       	add	r25, r21
 4f0:	50 e0       	ldi	r21, 0x00	; 0
 4f2:	55 1f       	adc	r21, r21
 4f4:	62 9f       	mul	r22, r18
 4f6:	f0 01       	movw	r30, r0
 4f8:	72 9f       	mul	r23, r18
 4fa:	bb 27       	eor	r27, r27
 4fc:	f0 0d       	add	r31, r0
 4fe:	b1 1d       	adc	r27, r1
 500:	63 9f       	mul	r22, r19
 502:	aa 27       	eor	r26, r26
 504:	f0 0d       	add	r31, r0
 506:	b1 1d       	adc	r27, r1
 508:	aa 1f       	adc	r26, r26
 50a:	64 9f       	mul	r22, r20
 50c:	66 27       	eor	r22, r22
 50e:	b0 0d       	add	r27, r0
 510:	a1 1d       	adc	r26, r1
 512:	66 1f       	adc	r22, r22
 514:	82 9f       	mul	r24, r18
 516:	22 27       	eor	r18, r18
 518:	b0 0d       	add	r27, r0
 51a:	a1 1d       	adc	r26, r1
 51c:	62 1f       	adc	r22, r18
 51e:	73 9f       	mul	r23, r19
 520:	b0 0d       	add	r27, r0
 522:	a1 1d       	adc	r26, r1
 524:	62 1f       	adc	r22, r18
 526:	83 9f       	mul	r24, r19
 528:	a0 0d       	add	r26, r0
 52a:	61 1d       	adc	r22, r1
 52c:	22 1f       	adc	r18, r18
 52e:	74 9f       	mul	r23, r20
 530:	33 27       	eor	r19, r19
 532:	a0 0d       	add	r26, r0
 534:	61 1d       	adc	r22, r1
 536:	23 1f       	adc	r18, r19
 538:	84 9f       	mul	r24, r20
 53a:	60 0d       	add	r22, r0
 53c:	21 1d       	adc	r18, r1
 53e:	82 2f       	mov	r24, r18
 540:	76 2f       	mov	r23, r22
 542:	6a 2f       	mov	r22, r26
 544:	11 24       	eor	r1, r1
 546:	9f 57       	subi	r25, 0x7F	; 127
 548:	50 40       	sbci	r21, 0x00	; 0
 54a:	8a f0       	brmi	.+34     	; 0x56e <__mulsf3_pse+0x84>
 54c:	e1 f0       	breq	.+56     	; 0x586 <__mulsf3_pse+0x9c>
 54e:	88 23       	and	r24, r24
 550:	4a f0       	brmi	.+18     	; 0x564 <__mulsf3_pse+0x7a>
 552:	ee 0f       	add	r30, r30
 554:	ff 1f       	adc	r31, r31
 556:	bb 1f       	adc	r27, r27
 558:	66 1f       	adc	r22, r22
 55a:	77 1f       	adc	r23, r23
 55c:	88 1f       	adc	r24, r24
 55e:	91 50       	subi	r25, 0x01	; 1
 560:	50 40       	sbci	r21, 0x00	; 0
 562:	a9 f7       	brne	.-22     	; 0x54e <__mulsf3_pse+0x64>
 564:	9e 3f       	cpi	r25, 0xFE	; 254
 566:	51 05       	cpc	r21, r1
 568:	70 f0       	brcs	.+28     	; 0x586 <__mulsf3_pse+0x9c>
 56a:	5c cf       	rjmp	.-328    	; 0x424 <__fp_inf>
 56c:	a6 cf       	rjmp	.-180    	; 0x4ba <__fp_szero>
 56e:	5f 3f       	cpi	r21, 0xFF	; 255
 570:	ec f3       	brlt	.-6      	; 0x56c <__mulsf3_pse+0x82>
 572:	98 3e       	cpi	r25, 0xE8	; 232
 574:	dc f3       	brlt	.-10     	; 0x56c <__mulsf3_pse+0x82>
 576:	86 95       	lsr	r24
 578:	77 95       	ror	r23
 57a:	67 95       	ror	r22
 57c:	b7 95       	ror	r27
 57e:	f7 95       	ror	r31
 580:	e7 95       	ror	r30
 582:	9f 5f       	subi	r25, 0xFF	; 255
 584:	c1 f7       	brne	.-16     	; 0x576 <__mulsf3_pse+0x8c>
 586:	fe 2b       	or	r31, r30
 588:	88 0f       	add	r24, r24
 58a:	91 1d       	adc	r25, r1
 58c:	96 95       	lsr	r25
 58e:	87 95       	ror	r24
 590:	97 f9       	bld	r25, 7
 592:	08 95       	ret

00000594 <_exit>:
 594:	f8 94       	cli

00000596 <__stop_program>:
 596:	ff cf       	rjmp	.-2      	; 0x596 <__stop_program>
