Fitter report for Datapath
Wed Jul 19 05:11:52 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Other Routing Usage Summary
 23. LAB Logic Elements
 24. LAB-wide Signals
 25. LAB Signals Sourced
 26. LAB Signals Sourced Out
 27. LAB Distinct Inputs
 28. Fitter Device Options
 29. Operating Settings and Conditions
 30. Estimated Delay Added for Hold Timing Summary
 31. Estimated Delay Added for Hold Timing Details
 32. Fitter Messages
 33. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Wed Jul 19 05:11:52 2023           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; Datapath                                        ;
; Top-level Entity Name              ; datapath                                        ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C35F672C6                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 588 / 33,216 ( 2 % )                            ;
;     Total combinational functions  ; 543 / 33,216 ( 2 % )                            ;
;     Dedicated logic registers      ; 256 / 33,216 ( < 1 % )                          ;
; Total registers                    ; 256                                             ;
; Total pins                         ; 62 / 475 ( 13 % )                               ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 0 / 483,840 ( 0 % )                             ;
; Embedded Multiplier 9-bit elements ; 0 / 70 ( 0 % )                                  ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C35F672C6                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 867 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 867 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 864     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/altera/13.0sp1/Processador/Datapath/output_files/Datapath.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 588 / 33,216 ( 2 % )   ;
;     -- Combinational with no register       ; 332                    ;
;     -- Register only                        ; 45                     ;
;     -- Combinational with a register        ; 211                    ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 415                    ;
;     -- 3 input functions                    ; 63                     ;
;     -- <=2 input functions                  ; 65                     ;
;     -- Register only                        ; 45                     ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 528                    ;
;     -- arithmetic mode                      ; 15                     ;
;                                             ;                        ;
; Total registers*                            ; 256 / 34,593 ( < 1 % ) ;
;     -- Dedicated logic registers            ; 256 / 33,216 ( < 1 % ) ;
;     -- I/O registers                        ; 0 / 1,377 ( 0 % )      ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 45 / 2,076 ( 2 % )     ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 62 / 475 ( 13 % )      ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )         ;
;                                             ;                        ;
; Global signals                              ; 2                      ;
; M4Ks                                        ; 0 / 105 ( 0 % )        ;
; Total block memory bits                     ; 0 / 483,840 ( 0 % )    ;
; Total block memory implementation bits      ; 0 / 483,840 ( 0 % )    ;
; Embedded Multiplier 9-bit elements          ; 0 / 70 ( 0 % )         ;
; PLLs                                        ; 0 / 4 ( 0 % )          ;
; Global clocks                               ; 2 / 16 ( 13 % )        ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 1%           ;
; Peak interconnect usage (total/H/V)         ; 10% / 9% / 13%         ;
; Maximum fan-out                             ; 256                    ;
; Highest non-global fan-out                  ; 128                    ;
; Total fan-out                               ; 2813                   ;
; Average fan-out                             ; 3.14                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 588 / 33216 ( 2 % )   ; 0 / 33216 ( 0 % )              ;
;     -- Combinational with no register       ; 332                   ; 0                              ;
;     -- Register only                        ; 45                    ; 0                              ;
;     -- Combinational with a register        ; 211                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 415                   ; 0                              ;
;     -- 3 input functions                    ; 63                    ; 0                              ;
;     -- <=2 input functions                  ; 65                    ; 0                              ;
;     -- Register only                        ; 45                    ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 528                   ; 0                              ;
;     -- arithmetic mode                      ; 15                    ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 256                   ; 0                              ;
;     -- Dedicated logic registers            ; 256 / 33216 ( < 1 % ) ; 0 / 33216 ( 0 % )              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 45 / 2076 ( 2 % )     ; 0 / 2076 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 62                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 70 ( 0 % )        ; 0 / 70 ( 0 % )                 ;
; Total memory bits                           ; 0                     ; 0                              ;
; Total RAM block bits                        ; 0                     ; 0                              ;
; Clock control block                         ; 2 / 20 ( 10 % )       ; 0 / 20 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 2813                  ; 0                              ;
;     -- Registered Connections               ; 512                   ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 44                    ; 0                              ;
;     -- Output Ports                         ; 18                    ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                            ;
+-----------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-----------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; RF_Rp_addr[0]   ; G13   ; 4        ; 35           ; 36           ; 0           ; 16                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; RF_Rp_addr[1]   ; F13   ; 4        ; 35           ; 36           ; 1           ; 18                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; RF_Rp_addr[2]   ; G14   ; 4        ; 35           ; 36           ; 2           ; 18                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; RF_Rp_addr[3]   ; F14   ; 4        ; 35           ; 36           ; 3           ; 18                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; RF_Rp_rd        ; F12   ; 3        ; 27           ; 36           ; 3           ; 33                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; RF_Rq_addr[0]   ; D12   ; 3        ; 24           ; 36           ; 2           ; 128                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; RF_Rq_addr[1]   ; B11   ; 3        ; 29           ; 36           ; 2           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; RF_Rq_addr[2]   ; B14   ; 4        ; 33           ; 36           ; 2           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; RF_Rq_addr[3]   ; C11   ; 3        ; 29           ; 36           ; 3           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; RF_Rq_rd        ; A14   ; 4        ; 33           ; 36           ; 1           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; RF_W_addr[0]    ; B16   ; 4        ; 37           ; 36           ; 1           ; 16                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; RF_W_addr[1]    ; C15   ; 4        ; 37           ; 36           ; 3           ; 16                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; RF_W_addr[2]    ; B15   ; 4        ; 37           ; 36           ; 2           ; 16                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; RF_W_addr[3]    ; D14   ; 4        ; 33           ; 36           ; 0           ; 16                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; RF_W_data[0]    ; L3    ; 2        ; 0            ; 24           ; 4           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; RF_W_data[1]    ; L9    ; 2        ; 0            ; 24           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; RF_W_data[2]    ; J2    ; 2        ; 0            ; 26           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; RF_W_data[3]    ; L10   ; 2        ; 0            ; 23           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; RF_W_data[4]    ; D11   ; 3        ; 22           ; 36           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; RF_W_data[5]    ; M5    ; 2        ; 0            ; 23           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; RF_W_data[6]    ; M3    ; 2        ; 0            ; 23           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; RF_W_data[7]    ; C9    ; 3        ; 16           ; 36           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; RF_W_wr         ; C16   ; 4        ; 37           ; 36           ; 0           ; 16                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; RF_s0           ; J10   ; 3        ; 27           ; 36           ; 1           ; 16                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; RF_s1           ; P1    ; 1        ; 0            ; 18           ; 3           ; 10                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; alu_s0          ; J11   ; 3        ; 27           ; 36           ; 0           ; 31                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; alu_s1          ; G12   ; 3        ; 27           ; 36           ; 2           ; 31                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; clk             ; P2    ; 1        ; 0            ; 18           ; 2           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; data_ram_in[0]  ; P9    ; 2        ; 0            ; 25           ; 4           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; data_ram_in[10] ; D9    ; 3        ; 16           ; 36           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; data_ram_in[11] ; H11   ; 3        ; 18           ; 36           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; data_ram_in[12] ; D8    ; 3        ; 14           ; 36           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; data_ram_in[13] ; A9    ; 3        ; 20           ; 36           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; data_ram_in[14] ; H12   ; 3        ; 18           ; 36           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; data_ram_in[15] ; K4    ; 2        ; 0            ; 26           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; data_ram_in[1]  ; K1    ; 2        ; 0            ; 25           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; data_ram_in[2]  ; E12   ; 3        ; 24           ; 36           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; data_ram_in[3]  ; M4    ; 2        ; 0            ; 23           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; data_ram_in[4]  ; V11   ; 8        ; 29           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; data_ram_in[5]  ; M2    ; 2        ; 0            ; 23           ; 4           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; data_ram_in[6]  ; L6    ; 2        ; 0            ; 24           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; data_ram_in[7]  ; C8    ; 3        ; 14           ; 36           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; data_ram_in[8]  ; AE11  ; 8        ; 27           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; data_ram_in[9]  ; B9    ; 3        ; 20           ; 36           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
+-----------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                    ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name             ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; RF_Rp_zero       ; V14   ; 8        ; 27           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; alu_comp_gt      ; B10   ; 3        ; 22           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data_ram_out[0]  ; F11   ; 3        ; 18           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data_ram_out[10] ; F10   ; 3        ; 14           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data_ram_out[11] ; B8    ; 3        ; 16           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data_ram_out[12] ; G10   ; 3        ; 14           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data_ram_out[13] ; E10   ; 3        ; 18           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data_ram_out[14] ; A8    ; 3        ; 16           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data_ram_out[15] ; G11   ; 3        ; 22           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data_ram_out[1]  ; A10   ; 3        ; 22           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data_ram_out[2]  ; C12   ; 3        ; 29           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data_ram_out[3]  ; B12   ; 3        ; 29           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data_ram_out[4]  ; L7    ; 2        ; 0            ; 24           ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data_ram_out[5]  ; D10   ; 3        ; 20           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data_ram_out[6]  ; L2    ; 2        ; 0            ; 24           ; 3           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data_ram_out[7]  ; C10   ; 3        ; 20           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data_ram_out[8]  ; J14   ; 3        ; 24           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data_ram_out[9]  ; J13   ; 3        ; 24           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 2 / 64 ( 3 % )   ; 3.3V          ; --           ;
; 2        ; 16 / 59 ( 27 % ) ; 3.3V          ; --           ;
; 3        ; 32 / 56 ( 57 % ) ; 3.3V          ; --           ;
; 4        ; 11 / 58 ( 19 % ) ; 3.3V          ; --           ;
; 5        ; 0 / 65 ( 0 % )   ; 3.3V          ; --           ;
; 6        ; 1 / 59 ( 2 % )   ; 3.3V          ; --           ;
; 7        ; 0 / 58 ( 0 % )   ; 3.3V          ; --           ;
; 8        ; 3 / 56 ( 5 % )   ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A4       ; 484        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 482        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 479        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 465        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 457        ; 3        ; data_ram_out[14]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A9       ; 451        ; 3        ; data_ram_in[13]                          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A10      ; 447        ; 3        ; data_ram_out[1]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A13      ; 430        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A14      ; 427        ; 4        ; RF_Rq_rd                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 412        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 406        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 394        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 390        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ; 382        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A22      ; 379        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A23      ; 378        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A24      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 107        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA2      ; 106        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA3      ; 117        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA4      ; 116        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA5      ; 120        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA6      ; 130        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA7      ; 129        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA8      ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA9      ; 152        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 153        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 155        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 179        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 192        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 194        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 197        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 209        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 219        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 220        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA20     ; 230        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA23     ; 256        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA24     ; 255        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA25     ; 266        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA26     ; 267        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB1      ; 115        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB2      ; 114        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB3      ; 126        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB4      ; 127        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB5      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB6      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB8      ; 147        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB10     ; 154        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB12     ; 171        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB13     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB14     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB15     ; 198        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB17     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB18     ; 215        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB20     ; 225        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ; 242        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB22     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB23     ; 258        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB24     ; 257        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB25     ; 263        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB26     ; 262        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC1      ; 119        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC2      ; 118        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC3      ; 128        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC4      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC5      ; 133        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC6      ; 134        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC7      ; 143        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC8      ; 148        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC9      ; 163        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC10     ; 164        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC11     ; 168        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC12     ; 172        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC13     ; 185        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC14     ; 191        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC15     ; 199        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC16     ; 202        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC17     ; 207        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC18     ; 216        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC19     ; 222        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC20     ; 226        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC21     ; 237        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC22     ; 241        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC23     ; 245        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC24     ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC25     ; 260        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC26     ; 261        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD2      ; 122        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD3      ; 123        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD4      ; 135        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD5      ; 136        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD6      ; 139        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD7      ; 140        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD8      ; 149        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD9      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD10     ; 167        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD11     ; 173        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD12     ; 181        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD13     ; 186        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AD14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD15     ; 190        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD16     ; 201        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD17     ; 208        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD19     ; 221        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD20     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 238        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD22     ; 240        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD23     ; 239        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD24     ; 249        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD25     ; 248        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD26     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE2      ; 124        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE3      ; 125        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE4      ; 131        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE5      ; 137        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE6      ; 150        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE7      ; 157        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE8      ; 159        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE9      ; 165        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE10     ; 169        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE11     ; 174        ; 8        ; data_ram_in[8]                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE12     ; 182        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE13     ; 183        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE14     ; 188        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AE15     ; 189        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE16     ; 200        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE17     ; 206        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE18     ; 212        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE19     ; 214        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE20     ; 224        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE21     ; 228        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE22     ; 236        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE23     ; 244        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE24     ; 247        ; 6        ; ~LVDS150p/nCEO~                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AE25     ; 246        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE26     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF3      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF4      ; 132        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF5      ; 138        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF6      ; 151        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF7      ; 158        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF8      ; 160        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF9      ; 166        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF10     ; 170        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF12     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF13     ; 184        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF14     ; 187        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AF15     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF17     ; 205        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF18     ; 211        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF19     ; 213        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF20     ; 223        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF21     ; 227        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF22     ; 235        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF23     ; 243        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF24     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 2          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B3       ; 3          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B4       ; 483        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 481        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 480        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 466        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 458        ; 3        ; data_ram_out[11]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B9       ; 452        ; 3        ; data_ram_in[9]                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B10      ; 448        ; 3        ; alu_comp_gt                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ; 435        ; 3        ; RF_Rq_addr[1]                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B12      ; 433        ; 3        ; data_ram_out[3]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B13      ; 429        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B14      ; 428        ; 4        ; RF_Rq_addr[2]                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B15      ; 420        ; 4        ; RF_W_addr[2]                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B16      ; 419        ; 4        ; RF_W_addr[0]                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B17      ; 411        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 405        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 393        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 389        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ; 381        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B22      ; 380        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B23      ; 377        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B24      ; 363        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B25      ; 362        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C2       ; 6          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 7          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C4       ; 478        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 486        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ; 485        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 468        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 463        ; 3        ; data_ram_in[7]                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C9       ; 459        ; 3        ; RF_W_data[7]                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C10      ; 450        ; 3        ; data_ram_out[7]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C11      ; 436        ; 3        ; RF_Rq_addr[3]                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C12      ; 434        ; 3        ; data_ram_out[2]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C13      ; 431        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 421        ; 4        ; RF_W_addr[1]                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C16      ; 418        ; 4        ; RF_W_wr                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C17      ; 404        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 391        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C21      ; 375        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C22      ; 374        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C23      ; 373        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C24      ; 360        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C25      ; 361        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D1       ; 13         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 12         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 477        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 467        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ; 469        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 464        ; 3        ; data_ram_in[12]                          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D9       ; 460        ; 3        ; data_ram_in[10]                          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D10      ; 449        ; 3        ; data_ram_out[5]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D11      ; 445        ; 3        ; RF_W_data[4]                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D12      ; 443        ; 3        ; RF_Rq_addr[0]                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D13      ; 432        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D14      ; 426        ; 4        ; RF_W_addr[3]                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D15      ; 417        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 415        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D17      ; 403        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D18      ; 396        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D19      ; 392        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D20      ; 387        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D21      ; 376        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D22      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D23      ; 369        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D24      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D25      ; 358        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D26      ; 359        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 19         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E4       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 4          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E8       ; 474        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 453        ; 3        ; data_ram_out[13]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 444        ; 3        ; data_ram_in[2]                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E13      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 416        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E18      ; 395        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E20      ; 388        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E21      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E22      ; 370        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E23      ; 365        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E24      ; 364        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E25      ; 355        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E26      ; 356        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 29         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 28         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 10         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 11         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F6       ; 5          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F7       ; 14         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F8       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F9       ; 470        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 462        ; 3        ; data_ram_out[10]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F11      ; 454        ; 3        ; data_ram_out[0]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F12      ; 440        ; 3        ; RF_Rp_rd                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F13      ; 423        ; 4        ; RF_Rp_addr[1]                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F14      ; 425        ; 4        ; RF_Rp_addr[3]                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F15      ; 409        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ; 408        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F17      ; 401        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F18      ; 398        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F19      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 372        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 371        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F23      ; 353        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F24      ; 354        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F25      ; 350        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F26      ; 349        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 30         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 31         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 24         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 23         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 8          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 9          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 471        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G10      ; 461        ; 3        ; data_ram_out[12]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G11      ; 446        ; 3        ; data_ram_out[15]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G12      ; 439        ; 3        ; alu_s1                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G13      ; 422        ; 4        ; RF_Rp_addr[0]                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G14      ; 424        ; 4        ; RF_Rp_addr[2]                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G15      ; 410        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 407        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 402        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G18      ; 397        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G19      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 368        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 367        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G23      ; 346        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G24      ; 345        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G25      ; 343        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G26      ; 342        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 37         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 36         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 32         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 33         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ; 18         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ; 473        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H10      ; 472        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 456        ; 3        ; data_ram_in[11]                          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H12      ; 455        ; 3        ; data_ram_in[14]                          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 414        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 413        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H17      ; 400        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H18      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H19      ; 335        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H21      ; 366        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H23      ; 341        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H24      ; 340        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H25      ; 337        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H26      ; 336        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ; 39         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 38         ; 2        ; RF_W_data[2]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J3       ; 34         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J4       ; 35         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ; 15         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J6       ; 25         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 17         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ; 16         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J9       ; 475        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J10      ; 438        ; 3        ; RF_s0                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J11      ; 437        ; 3        ; alu_s0                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J12      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J13      ; 442        ; 3        ; data_ram_out[9]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J14      ; 441        ; 3        ; data_ram_out[8]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J15      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J16      ; 385        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J17      ; 399        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J18      ; 383        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J20      ; 351        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 352        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 357        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J23      ; 339        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J24      ; 338        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J25      ; 327        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J26      ; 326        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 42         ; 2        ; data_ram_in[1]                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K2       ; 43         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ; 41         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K4       ; 40         ; 2        ; data_ram_in[15]                          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K5       ; 22         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ; 21         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K7       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ; 26         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K9       ; 476        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ; 386        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K17      ; 384        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K18      ; 334        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K19      ; 333        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 332        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 344        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K23      ; 331        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K24      ; 330        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K25      ; 321        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K26      ; 320        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L2       ; 50         ; 2        ; data_ram_out[6]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L3       ; 51         ; 2        ; RF_W_data[0]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L4       ; 44         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 48         ; 2        ; data_ram_in[6]                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L7       ; 47         ; 2        ; data_ram_out[4]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L8       ; 59         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ; 49         ; 2        ; RF_W_data[1]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L10      ; 52         ; 2        ; RF_W_data[3]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ; 322        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ; 328        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L21      ; 329        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L23      ; 325        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L24      ; 324        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L25      ; 323        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 56         ; 2        ; data_ram_in[5]                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M3       ; 55         ; 2        ; RF_W_data[6]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M4       ; 53         ; 2        ; data_ram_in[3]                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M5       ; 54         ; 2        ; RF_W_data[5]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M6       ; 58         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 60         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ; 57         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M19      ; 317        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ; 316        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M21      ; 314        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M22      ; 319        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M23      ; 318        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M24      ; 313        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M25      ; 312        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N1       ; 65         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N2       ; 64         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N3       ; 62         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ; 63         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ; 61         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 66         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ; 45         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N18      ; 348        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 315        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N23      ; 311        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N24      ; 310        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N25      ; 309        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N26      ; 308        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P1       ; 68         ; 1        ; RF_s1                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P2       ; 67         ; 1        ; clk                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P3       ; 69         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ; 70         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P5       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P6       ; 78         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ; 77         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ; 46         ; 2        ; data_ram_in[0]                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ; 293        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 347        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 301        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 300        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P23      ; 305        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P24      ; 304        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P25      ; 307        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P26      ; 306        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ; 71         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ; 72         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R4       ; 73         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R5       ; 74         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 81         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 82         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 110        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ; 294        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R19      ; 282        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 297        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ; 298        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R23      ; 299        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R24      ; 302        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R25      ; 303        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 79         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 80         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ; 83         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 93         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 92         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T8       ; 111        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T9       ; 76         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T10      ; 75         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T17      ; 289        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T18      ; 290        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ; 281        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T20      ; 287        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T21      ; 288        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 296        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T23      ; 295        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T24      ; 292        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T25      ; 291        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T26      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 85         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 84         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 88         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U4       ; 89         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ; 100        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U6       ; 98         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U7       ; 99         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ; 86         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U10      ; 87         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ; 178        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 231        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U18      ; 232        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ; 280        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 279        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 270        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U23      ; 284        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U24      ; 283        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U25      ; 285        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U26      ; 286        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 90         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 91         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ; 95         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V4       ; 94         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ; 104        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V6       ; 105        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V7       ; 112        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V8       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V9       ; 142        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ; 141        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V11      ; 177        ; 8        ; data_ram_in[4]                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; V12      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V13      ; 176        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V14      ; 175        ; 8        ; RF_Rp_zero                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; V15      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V17      ; 218        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V18      ; 233        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V20      ; 251        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V21      ; 252        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 259        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; V23      ; 275        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V24      ; 276        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V25      ; 277        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V26      ; 278        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 97         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 96         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 102        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 101        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ; 113        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; W7       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W8       ; 144        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ; 145        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W11      ; 161        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 162        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W15      ; 203        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 204        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ; 217        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W18      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ; 234        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W20      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 253        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W23      ; 272        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W24      ; 271        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W25      ; 273        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W26      ; 274        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 103        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y3       ; 108        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 109        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 121        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y6       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 146        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ; 156        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y12      ; 180        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y13      ; 193        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y14      ; 195        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ; 196        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y16      ; 210        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ; 229        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y19      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ; 250        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 254        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y23      ; 265        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y24      ; 264        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y25      ; 269        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y26      ; 268        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                   ;
+-----------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                          ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                ; Library Name ;
+-----------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------+--------------+
; |datapath                                           ; 588 (0)     ; 256 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 62   ; 0            ; 332 (0)      ; 45 (0)            ; 211 (0)          ; |datapath                                                                                          ; work         ;
;    |RF_16x16:rf_0|                                  ; 501 (94)    ; 256 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 245 (94)     ; 45 (0)            ; 211 (90)         ; |datapath|RF_16x16:rf_0                                                                            ; work         ;
;       |FFD_RF:\gen_registers:0:reg|                 ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 12 (12)          ; |datapath|RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg                                                ; work         ;
;       |FFD_RF:\gen_registers:10:reg|                ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 13 (13)          ; |datapath|RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg                                               ; work         ;
;       |FFD_RF:\gen_registers:11:reg|                ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 13 (13)          ; |datapath|RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg                                               ; work         ;
;       |FFD_RF:\gen_registers:12:reg|                ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 13 (13)          ; |datapath|RF_16x16:rf_0|FFD_RF:\gen_registers:12:reg                                               ; work         ;
;       |FFD_RF:\gen_registers:13:reg|                ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 14 (14)          ; |datapath|RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg                                               ; work         ;
;       |FFD_RF:\gen_registers:14:reg|                ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |datapath|RF_16x16:rf_0|FFD_RF:\gen_registers:14:reg                                               ; work         ;
;       |FFD_RF:\gen_registers:15:reg|                ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |datapath|RF_16x16:rf_0|FFD_RF:\gen_registers:15:reg                                               ; work         ;
;       |FFD_RF:\gen_registers:1:reg|                 ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 13 (13)          ; |datapath|RF_16x16:rf_0|FFD_RF:\gen_registers:1:reg                                                ; work         ;
;       |FFD_RF:\gen_registers:2:reg|                 ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 14 (14)          ; |datapath|RF_16x16:rf_0|FFD_RF:\gen_registers:2:reg                                                ; work         ;
;       |FFD_RF:\gen_registers:3:reg|                 ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 14 (14)          ; |datapath|RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg                                                ; work         ;
;       |FFD_RF:\gen_registers:4:reg|                 ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 9 (9)            ; |datapath|RF_16x16:rf_0|FFD_RF:\gen_registers:4:reg                                                ; work         ;
;       |FFD_RF:\gen_registers:5:reg|                 ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 10 (10)          ; |datapath|RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg                                                ; work         ;
;       |FFD_RF:\gen_registers:6:reg|                 ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 12 (12)          ; |datapath|RF_16x16:rf_0|FFD_RF:\gen_registers:6:reg                                                ; work         ;
;       |FFD_RF:\gen_registers:7:reg|                 ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 11 (11)          ; |datapath|RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg                                                ; work         ;
;       |FFD_RF:\gen_registers:8:reg|                 ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 15 (15)          ; |datapath|RF_16x16:rf_0|FFD_RF:\gen_registers:8:reg                                                ; work         ;
;       |FFD_RF:\gen_registers:9:reg|                 ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |datapath|RF_16x16:rf_0|FFD_RF:\gen_registers:9:reg                                                ; work         ;
;       |dcd_4x16:dcdp|                               ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 5 (5)            ; |datapath|RF_16x16:rf_0|dcd_4x16:dcdp                                                              ; work         ;
;       |dcd_4x16:dcdw|                               ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 0 (0)             ; 0 (0)            ; |datapath|RF_16x16:rf_0|dcd_4x16:dcdw                                                              ; work         ;
;       |tri_states_driver_16bit:\gen_3sdp:0:driverp| ; 182 (182)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 86 (86)      ; 0 (0)             ; 96 (96)          ; |datapath|RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp                                ; work         ;
;       |tri_states_driver_16bit:\gen_3sdp:2:driverp| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |datapath|RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:2:driverp                                ; work         ;
;       |tri_states_driver_16bit:\gen_3sdp:4:driverp| ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 2 (2)            ; |datapath|RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:4:driverp                                ; work         ;
;       |tri_states_driver_16bit:\gen_3sdp:5:driverp| ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |datapath|RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:5:driverp                                ; work         ;
;    |comp_zero:comp_0|                               ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |datapath|comp_zero:comp_0                                                                         ; work         ;
;    |mux16bit:mux0|                                  ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 0 (0)             ; 9 (9)            ; |datapath|mux16bit:mux0                                                                            ; work         ;
;    |ula:ula_0|                                      ; 61 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (0)       ; 0 (0)             ; 3 (0)            ; |datapath|ula:ula_0                                                                                ; work         ;
;       |comp16bit:comparator|                        ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; |datapath|ula:ula_0|comp16bit:comparator                                                           ; work         ;
;       |sum_16:sum_16_0|                             ; 45 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (0)       ; 0 (0)             ; 3 (0)            ; |datapath|ula:ula_0|sum_16:sum_16_0                                                                ; work         ;
;          |full_adder_16:inst0_full_adder_16bits|    ; 45 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (0)       ; 0 (0)             ; 3 (0)            ; |datapath|ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits                          ; work         ;
;             |full_adder:\gen_fa:10:fa|              ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |datapath|ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:\gen_fa:10:fa ; work         ;
;             |full_adder:\gen_fa:11:fa|              ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |datapath|ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:\gen_fa:11:fa ; work         ;
;             |full_adder:\gen_fa:12:fa|              ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |datapath|ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:\gen_fa:12:fa ; work         ;
;             |full_adder:\gen_fa:13:fa|              ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |datapath|ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:\gen_fa:13:fa ; work         ;
;             |full_adder:\gen_fa:14:fa|              ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |datapath|ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:\gen_fa:14:fa ; work         ;
;             |full_adder:\gen_fa:1:fa|               ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |datapath|ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:\gen_fa:1:fa  ; work         ;
;             |full_adder:\gen_fa:2:fa|               ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |datapath|ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:\gen_fa:2:fa  ; work         ;
;             |full_adder:\gen_fa:3:fa|               ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |datapath|ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:\gen_fa:3:fa  ; work         ;
;             |full_adder:\gen_fa:4:fa|               ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |datapath|ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:\gen_fa:4:fa  ; work         ;
;             |full_adder:\gen_fa:5:fa|               ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |datapath|ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:\gen_fa:5:fa  ; work         ;
;             |full_adder:\gen_fa:6:fa|               ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |datapath|ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:\gen_fa:6:fa  ; work         ;
;             |full_adder:\gen_fa:7:fa|               ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |datapath|ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:\gen_fa:7:fa  ; work         ;
;             |full_adder:\gen_fa:8:fa|               ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |datapath|ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:\gen_fa:8:fa  ; work         ;
;             |full_adder:\gen_fa:9:fa|               ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |datapath|ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:\gen_fa:9:fa  ; work         ;
;             |full_adder:inst0_fa|                   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |datapath|ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:inst0_fa      ; work         ;
;             |full_adder:inst1_fa|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |datapath|ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:inst1_fa      ; work         ;
+-----------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                       ;
+------------------+----------+---------------+---------------+-----------------------+-----+
; Name             ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+------------------+----------+---------------+---------------+-----------------------+-----+
; data_ram_out[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; data_ram_out[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; data_ram_out[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; data_ram_out[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; data_ram_out[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; data_ram_out[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; data_ram_out[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; data_ram_out[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; data_ram_out[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; data_ram_out[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; data_ram_out[10] ; Output   ; --            ; --            ; --                    ; --  ;
; data_ram_out[11] ; Output   ; --            ; --            ; --                    ; --  ;
; data_ram_out[12] ; Output   ; --            ; --            ; --                    ; --  ;
; data_ram_out[13] ; Output   ; --            ; --            ; --                    ; --  ;
; data_ram_out[14] ; Output   ; --            ; --            ; --                    ; --  ;
; data_ram_out[15] ; Output   ; --            ; --            ; --                    ; --  ;
; RF_Rp_zero       ; Output   ; --            ; --            ; --                    ; --  ;
; alu_comp_gt      ; Output   ; --            ; --            ; --                    ; --  ;
; RF_Rp_rd         ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; RF_Rp_addr[3]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; RF_Rp_addr[2]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; RF_Rp_addr[1]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; RF_Rp_addr[0]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; RF_Rq_rd         ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; RF_Rq_addr[3]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; RF_Rq_addr[2]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; RF_Rq_addr[1]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; RF_Rq_addr[0]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; data_ram_in[0]   ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; RF_s0            ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; alu_s1           ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; alu_s0           ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; RF_s1            ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; RF_W_data[0]     ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; clk              ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; RF_W_wr          ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; RF_W_addr[3]     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; RF_W_addr[2]     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; RF_W_addr[1]     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; RF_W_addr[0]     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; RF_W_data[1]     ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; data_ram_in[1]   ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; RF_W_data[2]     ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; data_ram_in[2]   ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; RF_W_data[3]     ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; data_ram_in[3]   ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; RF_W_data[4]     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; data_ram_in[4]   ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; RF_W_data[5]     ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; data_ram_in[5]   ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; RF_W_data[6]     ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; data_ram_in[6]   ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; RF_W_data[7]     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; data_ram_in[7]   ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; data_ram_in[8]   ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; data_ram_in[9]   ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; data_ram_in[10]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; data_ram_in[11]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; data_ram_in[12]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; data_ram_in[13]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; data_ram_in[14]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; data_ram_in[15]  ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
+------------------+----------+---------------+---------------+-----------------------+-----+


+------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                     ;
+------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                  ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------------------------------------+-------------------+---------+
; RF_Rp_rd                                                                                             ;                   ;         ;
;      - RF_16x16:rf_0|dcd_4x16:dcdp|output[0]~0                                                       ; 0                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdp|output[1]~1                                                       ; 0                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdp|output[2]~2                                                       ; 0                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdp|output[9]~3                                                       ; 0                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdp|output[10]~4                                                      ; 0                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdp|output[11]~5                                                      ; 0                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdp|output[15]~6                                                      ; 0                 ; 6       ;
;      - RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[0]~29                      ; 0                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdp|output[3]~7                                                       ; 0                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdp|output[4]~8                                                       ; 0                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdp|output[5]~9                                                       ; 0                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdp|output[6]~10                                                      ; 0                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdp|output[7]~11                                                      ; 0                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdp|output[8]~12                                                      ; 0                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdp|output[12]~13                                                     ; 0                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdp|output[13]~14                                                     ; 0                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdp|output[14]~15                                                     ; 0                 ; 6       ;
;      - RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:4:driverp|out_data[2]~0                       ; 0                 ; 6       ;
;      - RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:4:driverp|out_data[3]~1                       ; 0                 ; 6       ;
;      - RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:4:driverp|out_data[4]~2                       ; 0                 ; 6       ;
;      - RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:4:driverp|out_data[5]~3                       ; 0                 ; 6       ;
;      - RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:4:driverp|out_data[6]~4                       ; 0                 ; 6       ;
;      - RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:4:driverp|out_data[7]~5                       ; 0                 ; 6       ;
;      - RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:2:driverp|out_data[8]~0                       ; 0                 ; 6       ;
;      - RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:5:driverp|out_data[9]~0                       ; 0                 ; 6       ;
;      - RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:5:driverp|out_data[10]~1                      ; 0                 ; 6       ;
;      - RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:5:driverp|out_data[11]~2                      ; 0                 ; 6       ;
;      - RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:5:driverp|out_data[12]~3                      ; 0                 ; 6       ;
;      - RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:5:driverp|out_data[13]~4                      ; 0                 ; 6       ;
;      - RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:5:driverp|out_data[14]~5                      ; 0                 ; 6       ;
;      - RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:5:driverp|out_data[15]~6                      ; 0                 ; 6       ;
;      - RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[0]~209                     ; 0                 ; 6       ;
;      - RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[0]~210                     ; 0                 ; 6       ;
; RF_Rp_addr[3]                                                                                        ;                   ;         ;
;      - RF_16x16:rf_0|dcd_4x16:dcdp|Mux15~0                                                           ; 1                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdp|Mux15~1                                                           ; 1                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdp|Mux15~2                                                           ; 1                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdp|Mux15~3                                                           ; 1                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdp|Mux15~4                                                           ; 1                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdp|Mux15~5                                                           ; 1                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdp|Mux15~6                                                           ; 1                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdp|Mux15~7                                                           ; 1                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdp|Mux15~8                                                           ; 1                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdp|Mux15~9                                                           ; 1                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdp|Mux15~10                                                          ; 1                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdp|Mux15~11                                                          ; 1                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdp|Mux15~12                                                          ; 1                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdp|Mux15~13                                                          ; 1                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdp|Mux15~14                                                          ; 1                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdp|Mux15~15                                                          ; 1                 ; 6       ;
;      - RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[0]~209                     ; 1                 ; 6       ;
;      - RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[0]~210                     ; 1                 ; 6       ;
; RF_Rp_addr[2]                                                                                        ;                   ;         ;
;      - RF_16x16:rf_0|dcd_4x16:dcdp|Mux15~0                                                           ; 1                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdp|Mux15~1                                                           ; 1                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdp|Mux15~2                                                           ; 1                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdp|Mux15~3                                                           ; 1                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdp|Mux15~4                                                           ; 1                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdp|Mux15~5                                                           ; 1                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdp|Mux15~6                                                           ; 1                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdp|Mux15~7                                                           ; 1                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdp|Mux15~8                                                           ; 1                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdp|Mux15~9                                                           ; 1                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdp|Mux15~10                                                          ; 1                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdp|Mux15~11                                                          ; 1                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdp|Mux15~12                                                          ; 1                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdp|Mux15~13                                                          ; 1                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdp|Mux15~14                                                          ; 1                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdp|Mux15~15                                                          ; 1                 ; 6       ;
;      - RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[0]~209                     ; 1                 ; 6       ;
;      - RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[0]~210                     ; 1                 ; 6       ;
; RF_Rp_addr[1]                                                                                        ;                   ;         ;
;      - RF_16x16:rf_0|dcd_4x16:dcdp|Mux15~0                                                           ; 1                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdp|Mux15~1                                                           ; 1                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdp|Mux15~2                                                           ; 1                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdp|Mux15~3                                                           ; 1                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdp|Mux15~4                                                           ; 1                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdp|Mux15~5                                                           ; 1                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdp|Mux15~6                                                           ; 1                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdp|Mux15~7                                                           ; 1                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdp|Mux15~8                                                           ; 1                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdp|Mux15~9                                                           ; 1                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdp|Mux15~10                                                          ; 1                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdp|Mux15~11                                                          ; 1                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdp|Mux15~12                                                          ; 1                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdp|Mux15~13                                                          ; 1                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdp|Mux15~14                                                          ; 1                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdp|Mux15~15                                                          ; 1                 ; 6       ;
;      - RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[0]~209                     ; 1                 ; 6       ;
;      - RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[0]~210                     ; 1                 ; 6       ;
; RF_Rp_addr[0]                                                                                        ;                   ;         ;
;      - RF_16x16:rf_0|dcd_4x16:dcdp|Mux15~0                                                           ; 1                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdp|Mux15~1                                                           ; 1                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdp|Mux15~2                                                           ; 1                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdp|Mux15~3                                                           ; 1                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdp|Mux15~4                                                           ; 1                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdp|Mux15~5                                                           ; 1                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdp|Mux15~6                                                           ; 1                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdp|Mux15~7                                                           ; 1                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdp|Mux15~8                                                           ; 1                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdp|Mux15~9                                                           ; 1                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdp|Mux15~10                                                          ; 1                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdp|Mux15~11                                                          ; 1                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdp|Mux15~12                                                          ; 1                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdp|Mux15~13                                                          ; 1                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdp|Mux15~14                                                          ; 1                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdp|Mux15~15                                                          ; 1                 ; 6       ;
; RF_Rq_rd                                                                                             ;                   ;         ;
;      - RF_16x16:rf_0|Rq_data[15]~0                                                                   ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[15]~2                                                                   ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[15]~4                                                                   ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[15]~6                                                                   ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[15]~9                                                                   ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[15]~11                                                                  ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[15]~13                                                                  ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[15]~15                                                                  ; 1                 ; 6       ;
; RF_Rq_addr[3]                                                                                        ;                   ;         ;
;      - RF_16x16:rf_0|Rq_data[15]~0                                                                   ; 0                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[15]~2                                                                   ; 0                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[15]~4                                                                   ; 0                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[15]~6                                                                   ; 0                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[15]~9                                                                   ; 0                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[15]~11                                                                  ; 0                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[15]~13                                                                  ; 0                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[15]~15                                                                  ; 0                 ; 6       ;
; RF_Rq_addr[2]                                                                                        ;                   ;         ;
;      - RF_16x16:rf_0|Rq_data[15]~0                                                                   ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[15]~2                                                                   ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[15]~4                                                                   ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[15]~6                                                                   ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[15]~9                                                                   ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[15]~11                                                                  ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[15]~13                                                                  ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[15]~15                                                                  ; 1                 ; 6       ;
; RF_Rq_addr[1]                                                                                        ;                   ;         ;
;      - RF_16x16:rf_0|Rq_data[15]~0                                                                   ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[15]~2                                                                   ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[15]~4                                                                   ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[15]~6                                                                   ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[15]~9                                                                   ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[15]~11                                                                  ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[15]~13                                                                  ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[15]~15                                                                  ; 1                 ; 6       ;
; RF_Rq_addr[0]                                                                                        ;                   ;         ;
;      - RF_16x16:rf_0|Rq_data[15]~1                                                                   ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[15]~3                                                                   ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[15]~5                                                                   ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[15]~7                                                                   ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[15]~10                                                                  ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[15]~12                                                                  ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[15]~14                                                                  ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[15]~16                                                                  ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[14]~19                                                                  ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[14]~20                                                                  ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[14]~21                                                                  ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[14]~22                                                                  ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[14]~24                                                                  ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[14]~25                                                                  ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[14]~26                                                                  ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[14]~27                                                                  ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[13]~30                                                                  ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[13]~31                                                                  ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[13]~33                                                                  ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[13]~34                                                                  ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[13]~35                                                                  ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[13]~36                                                                  ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[13]~37                                                                  ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[13]~38                                                                  ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[12]~41                                                                  ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[12]~42                                                                  ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[12]~43                                                                  ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[12]~44                                                                  ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[12]~46                                                                  ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[12]~47                                                                  ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[12]~48                                                                  ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[12]~49                                                                  ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[11]~52                                                                  ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[11]~53                                                                  ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[11]~54                                                                  ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[11]~55                                                                  ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[11]~57                                                                  ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[11]~58                                                                  ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[11]~59                                                                  ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[11]~60                                                                  ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[10]~63                                                                  ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[10]~64                                                                  ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[10]~65                                                                  ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[10]~66                                                                  ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[10]~68                                                                  ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[10]~69                                                                  ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[10]~70                                                                  ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[10]~71                                                                  ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[9]~74                                                                   ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[9]~75                                                                   ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[9]~76                                                                   ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[9]~77                                                                   ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[9]~79                                                                   ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[9]~80                                                                   ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[9]~81                                                                   ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[9]~82                                                                   ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[8]~85                                                                   ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[8]~86                                                                   ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[8]~87                                                                   ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[8]~88                                                                   ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[8]~90                                                                   ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[8]~91                                                                   ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[8]~92                                                                   ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[8]~93                                                                   ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[7]~96                                                                   ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[7]~97                                                                   ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[7]~98                                                                   ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[7]~99                                                                   ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[7]~101                                                                  ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[7]~102                                                                  ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[7]~103                                                                  ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[7]~104                                                                  ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[6]~107                                                                  ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[6]~108                                                                  ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[6]~109                                                                  ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[6]~110                                                                  ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[6]~112                                                                  ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[6]~113                                                                  ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[6]~114                                                                  ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[6]~115                                                                  ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[5]~118                                                                  ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[5]~119                                                                  ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[5]~120                                                                  ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[5]~121                                                                  ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[5]~123                                                                  ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[5]~124                                                                  ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[5]~125                                                                  ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[5]~126                                                                  ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[4]~129                                                                  ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[4]~130                                                                  ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[4]~131                                                                  ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[4]~132                                                                  ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[4]~134                                                                  ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[4]~135                                                                  ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[4]~136                                                                  ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[4]~137                                                                  ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[3]~140                                                                  ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[3]~141                                                                  ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[3]~142                                                                  ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[3]~143                                                                  ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[3]~145                                                                  ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[3]~146                                                                  ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[3]~148                                                                  ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[3]~149                                                                  ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[2]~151                                                                  ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[2]~152                                                                  ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[2]~153                                                                  ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[2]~154                                                                  ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[2]~156                                                                  ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[2]~157                                                                  ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[2]~158                                                                  ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[2]~159                                                                  ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[1]~162                                                                  ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[1]~163                                                                  ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[1]~165                                                                  ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[1]~166                                                                  ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[1]~167                                                                  ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[1]~168                                                                  ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[1]~169                                                                  ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[1]~170                                                                  ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[0]~173                                                                  ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[0]~174                                                                  ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[0]~175                                                                  ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[0]~176                                                                  ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[0]~178                                                                  ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[0]~179                                                                  ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[0]~180                                                                  ; 1                 ; 6       ;
;      - RF_16x16:rf_0|Rq_data[0]~181                                                                  ; 1                 ; 6       ;
; data_ram_in[0]                                                                                       ;                   ;         ;
;      - mux16bit:mux0|data_o[0]~0                                                                     ; 1                 ; 6       ;
; RF_s0                                                                                                ;                   ;         ;
;      - mux16bit:mux0|data_o[0]~0                                                                     ; 1                 ; 6       ;
;      - mux16bit:mux0|data_o[1]~2                                                                     ; 1                 ; 6       ;
;      - mux16bit:mux0|data_o[2]~4                                                                     ; 1                 ; 6       ;
;      - mux16bit:mux0|data_o[3]~6                                                                     ; 1                 ; 6       ;
;      - mux16bit:mux0|data_o[4]~8                                                                     ; 1                 ; 6       ;
;      - mux16bit:mux0|data_o[5]~10                                                                    ; 1                 ; 6       ;
;      - mux16bit:mux0|data_o[6]~12                                                                    ; 1                 ; 6       ;
;      - mux16bit:mux0|data_o[7]~14                                                                    ; 1                 ; 6       ;
;      - mux16bit:mux0|data_o~16                                                                       ; 1                 ; 6       ;
;      - mux16bit:mux0|data_o~17                                                                       ; 1                 ; 6       ;
;      - mux16bit:mux0|data_o~18                                                                       ; 1                 ; 6       ;
;      - mux16bit:mux0|data_o~19                                                                       ; 1                 ; 6       ;
;      - mux16bit:mux0|data_o~20                                                                       ; 1                 ; 6       ;
;      - mux16bit:mux0|data_o~21                                                                       ; 1                 ; 6       ;
;      - mux16bit:mux0|data_o~22                                                                       ; 1                 ; 6       ;
;      - mux16bit:mux0|data_o~23                                                                       ; 1                 ; 6       ;
; alu_s1                                                                                               ;                   ;         ;
;      - ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:inst0_fa|s~0       ; 1                 ; 6       ;
;      - ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:inst0_fa|co~0      ; 1                 ; 6       ;
;      - ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:\gen_fa:1:fa|s~0   ; 1                 ; 6       ;
;      - ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:\gen_fa:1:fa|co~0  ; 1                 ; 6       ;
;      - ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:\gen_fa:2:fa|s~0   ; 1                 ; 6       ;
;      - ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:\gen_fa:2:fa|co~2  ; 1                 ; 6       ;
;      - ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:\gen_fa:3:fa|s~0   ; 1                 ; 6       ;
;      - ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:\gen_fa:3:fa|co~2  ; 1                 ; 6       ;
;      - ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:\gen_fa:4:fa|s~0   ; 1                 ; 6       ;
;      - ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:\gen_fa:4:fa|co~1  ; 1                 ; 6       ;
;      - ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:\gen_fa:5:fa|s~0   ; 1                 ; 6       ;
;      - ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:\gen_fa:6:fa|s~0   ; 1                 ; 6       ;
;      - ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:\gen_fa:6:fa|co~2  ; 1                 ; 6       ;
;      - ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:\gen_fa:7:fa|s~0   ; 1                 ; 6       ;
;      - ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:\gen_fa:7:fa|co~1  ; 1                 ; 6       ;
;      - ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:\gen_fa:8:fa|s~0   ; 1                 ; 6       ;
;      - ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:\gen_fa:8:fa|co~1  ; 1                 ; 6       ;
;      - ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:\gen_fa:9:fa|s~0   ; 1                 ; 6       ;
;      - ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:\gen_fa:9:fa|co~2  ; 1                 ; 6       ;
;      - ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:\gen_fa:10:fa|s~0  ; 1                 ; 6       ;
;      - ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:\gen_fa:10:fa|co~2 ; 1                 ; 6       ;
;      - ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:\gen_fa:11:fa|s~0  ; 1                 ; 6       ;
;      - ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:\gen_fa:11:fa|co~1 ; 1                 ; 6       ;
;      - ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:\gen_fa:12:fa|s~0  ; 1                 ; 6       ;
;      - ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:\gen_fa:12:fa|co~1 ; 1                 ; 6       ;
;      - ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:\gen_fa:13:fa|s~0  ; 1                 ; 6       ;
;      - ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:\gen_fa:13:fa|co~2 ; 1                 ; 6       ;
;      - ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:\gen_fa:14:fa|s~0  ; 1                 ; 6       ;
;      - ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:inst1_fa|s~0       ; 1                 ; 6       ;
;      - ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:\gen_fa:14:fa|co~0 ; 1                 ; 6       ;
;      - ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:\gen_fa:5:fa|co~0  ; 1                 ; 6       ;
; alu_s0                                                                                               ;                   ;         ;
;      - ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:inst0_fa|s~0       ; 1                 ; 6       ;
;      - ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:inst0_fa|co~0      ; 1                 ; 6       ;
;      - ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:\gen_fa:1:fa|s~0   ; 1                 ; 6       ;
;      - ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:\gen_fa:1:fa|co~0  ; 1                 ; 6       ;
;      - ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:\gen_fa:2:fa|s~0   ; 1                 ; 6       ;
;      - ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:\gen_fa:2:fa|co~2  ; 1                 ; 6       ;
;      - ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:\gen_fa:3:fa|s~0   ; 1                 ; 6       ;
;      - ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:\gen_fa:3:fa|co~2  ; 1                 ; 6       ;
;      - ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:\gen_fa:4:fa|s~0   ; 1                 ; 6       ;
;      - ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:\gen_fa:4:fa|co~0  ; 1                 ; 6       ;
;      - ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:\gen_fa:5:fa|s~0   ; 1                 ; 6       ;
;      - ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:\gen_fa:6:fa|s~0   ; 1                 ; 6       ;
;      - ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:\gen_fa:6:fa|co~2  ; 1                 ; 6       ;
;      - ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:\gen_fa:7:fa|s~0   ; 1                 ; 6       ;
;      - ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:\gen_fa:7:fa|co~0  ; 1                 ; 6       ;
;      - ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:\gen_fa:8:fa|s~0   ; 1                 ; 6       ;
;      - ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:\gen_fa:8:fa|co~0  ; 1                 ; 6       ;
;      - ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:\gen_fa:9:fa|s~0   ; 1                 ; 6       ;
;      - ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:\gen_fa:9:fa|co~2  ; 1                 ; 6       ;
;      - ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:\gen_fa:10:fa|s~0  ; 1                 ; 6       ;
;      - ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:\gen_fa:10:fa|co~2 ; 1                 ; 6       ;
;      - ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:\gen_fa:11:fa|s~0  ; 1                 ; 6       ;
;      - ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:\gen_fa:11:fa|co~0 ; 1                 ; 6       ;
;      - ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:\gen_fa:12:fa|s~0  ; 1                 ; 6       ;
;      - ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:\gen_fa:12:fa|co~0 ; 1                 ; 6       ;
;      - ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:\gen_fa:13:fa|s~0  ; 1                 ; 6       ;
;      - ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:\gen_fa:13:fa|co~2 ; 1                 ; 6       ;
;      - ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:\gen_fa:14:fa|s~0  ; 1                 ; 6       ;
;      - ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:inst1_fa|s~0       ; 1                 ; 6       ;
;      - ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:\gen_fa:14:fa|co~0 ; 1                 ; 6       ;
;      - ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:\gen_fa:5:fa|co~0  ; 1                 ; 6       ;
; RF_s1                                                                                                ;                   ;         ;
; RF_W_data[0]                                                                                         ;                   ;         ;
;      - mux16bit:mux0|data_o[0]~1                                                                     ; 0                 ; 6       ;
; clk                                                                                                  ;                   ;         ;
; RF_W_wr                                                                                              ;                   ;         ;
;      - RF_16x16:rf_0|dcd_4x16:dcdw|output[1]~0                                                       ; 0                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdw|output[0]~1                                                       ; 0                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdw|output[3]~2                                                       ; 0                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdw|output[2]~3                                                       ; 0                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdw|output[5]~4                                                       ; 0                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdw|output[4]~5                                                       ; 0                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdw|output[7]~6                                                       ; 0                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdw|output[6]~7                                                       ; 0                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdw|output[9]~8                                                       ; 0                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdw|output[8]~9                                                       ; 0                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdw|output[11]~10                                                     ; 0                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdw|output[10]~11                                                     ; 0                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdw|output[13]~12                                                     ; 0                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdw|output[12]~13                                                     ; 0                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdw|output[14]~14                                                     ; 0                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdw|output[15]~15                                                     ; 0                 ; 6       ;
; RF_W_addr[3]                                                                                         ;                   ;         ;
;      - RF_16x16:rf_0|dcd_4x16:dcdw|Mux15~0                                                           ; 0                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdw|Mux15~1                                                           ; 0                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdw|Mux15~2                                                           ; 0                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdw|Mux15~3                                                           ; 0                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdw|Mux15~4                                                           ; 0                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdw|Mux15~5                                                           ; 0                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdw|Mux15~6                                                           ; 0                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdw|Mux15~7                                                           ; 0                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdw|Mux15~8                                                           ; 0                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdw|Mux15~9                                                           ; 0                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdw|Mux15~10                                                          ; 0                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdw|Mux15~11                                                          ; 0                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdw|Mux15~12                                                          ; 0                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdw|Mux15~13                                                          ; 0                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdw|Mux15~14                                                          ; 0                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdw|Mux15~15                                                          ; 0                 ; 6       ;
; RF_W_addr[2]                                                                                         ;                   ;         ;
;      - RF_16x16:rf_0|dcd_4x16:dcdw|Mux15~0                                                           ; 0                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdw|Mux15~1                                                           ; 0                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdw|Mux15~2                                                           ; 0                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdw|Mux15~3                                                           ; 0                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdw|Mux15~4                                                           ; 0                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdw|Mux15~5                                                           ; 0                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdw|Mux15~6                                                           ; 0                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdw|Mux15~7                                                           ; 0                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdw|Mux15~8                                                           ; 0                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdw|Mux15~9                                                           ; 0                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdw|Mux15~10                                                          ; 0                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdw|Mux15~11                                                          ; 0                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdw|Mux15~12                                                          ; 0                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdw|Mux15~13                                                          ; 0                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdw|Mux15~14                                                          ; 0                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdw|Mux15~15                                                          ; 0                 ; 6       ;
; RF_W_addr[1]                                                                                         ;                   ;         ;
;      - RF_16x16:rf_0|dcd_4x16:dcdw|Mux15~0                                                           ; 0                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdw|Mux15~1                                                           ; 0                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdw|Mux15~2                                                           ; 0                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdw|Mux15~3                                                           ; 0                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdw|Mux15~4                                                           ; 0                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdw|Mux15~5                                                           ; 0                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdw|Mux15~6                                                           ; 0                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdw|Mux15~7                                                           ; 0                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdw|Mux15~8                                                           ; 0                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdw|Mux15~9                                                           ; 0                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdw|Mux15~10                                                          ; 0                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdw|Mux15~11                                                          ; 0                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdw|Mux15~12                                                          ; 0                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdw|Mux15~13                                                          ; 0                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdw|Mux15~14                                                          ; 0                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdw|Mux15~15                                                          ; 0                 ; 6       ;
; RF_W_addr[0]                                                                                         ;                   ;         ;
;      - RF_16x16:rf_0|dcd_4x16:dcdw|Mux15~0                                                           ; 1                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdw|Mux15~1                                                           ; 1                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdw|Mux15~2                                                           ; 1                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdw|Mux15~3                                                           ; 1                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdw|Mux15~4                                                           ; 1                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdw|Mux15~5                                                           ; 1                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdw|Mux15~6                                                           ; 1                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdw|Mux15~7                                                           ; 1                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdw|Mux15~8                                                           ; 1                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdw|Mux15~9                                                           ; 1                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdw|Mux15~10                                                          ; 1                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdw|Mux15~11                                                          ; 1                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdw|Mux15~12                                                          ; 1                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdw|Mux15~13                                                          ; 1                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdw|Mux15~14                                                          ; 1                 ; 6       ;
;      - RF_16x16:rf_0|dcd_4x16:dcdw|Mux15~15                                                          ; 1                 ; 6       ;
; RF_W_data[1]                                                                                         ;                   ;         ;
;      - mux16bit:mux0|data_o[1]~3                                                                     ; 0                 ; 6       ;
; data_ram_in[1]                                                                                       ;                   ;         ;
;      - mux16bit:mux0|data_o[1]~2                                                                     ; 0                 ; 6       ;
; RF_W_data[2]                                                                                         ;                   ;         ;
;      - mux16bit:mux0|data_o[2]~5                                                                     ; 0                 ; 6       ;
; data_ram_in[2]                                                                                       ;                   ;         ;
;      - mux16bit:mux0|data_o[2]~4                                                                     ; 0                 ; 6       ;
; RF_W_data[3]                                                                                         ;                   ;         ;
;      - mux16bit:mux0|data_o[3]~7                                                                     ; 0                 ; 6       ;
; data_ram_in[3]                                                                                       ;                   ;         ;
;      - mux16bit:mux0|data_o[3]~6                                                                     ; 1                 ; 6       ;
; RF_W_data[4]                                                                                         ;                   ;         ;
;      - mux16bit:mux0|data_o[4]~9                                                                     ; 0                 ; 6       ;
; data_ram_in[4]                                                                                       ;                   ;         ;
;      - mux16bit:mux0|data_o[4]~8                                                                     ; 0                 ; 6       ;
; RF_W_data[5]                                                                                         ;                   ;         ;
;      - mux16bit:mux0|data_o[5]~11                                                                    ; 1                 ; 6       ;
; data_ram_in[5]                                                                                       ;                   ;         ;
;      - mux16bit:mux0|data_o[5]~10                                                                    ; 1                 ; 6       ;
; RF_W_data[6]                                                                                         ;                   ;         ;
;      - mux16bit:mux0|data_o[6]~13                                                                    ; 0                 ; 6       ;
; data_ram_in[6]                                                                                       ;                   ;         ;
;      - mux16bit:mux0|data_o[6]~12                                                                    ; 1                 ; 6       ;
; RF_W_data[7]                                                                                         ;                   ;         ;
;      - mux16bit:mux0|data_o[7]~15                                                                    ; 0                 ; 6       ;
; data_ram_in[7]                                                                                       ;                   ;         ;
;      - mux16bit:mux0|data_o[7]~14                                                                    ; 0                 ; 6       ;
; data_ram_in[8]                                                                                       ;                   ;         ;
;      - mux16bit:mux0|data_o~16                                                                       ; 1                 ; 6       ;
; data_ram_in[9]                                                                                       ;                   ;         ;
;      - mux16bit:mux0|data_o~17                                                                       ; 1                 ; 6       ;
; data_ram_in[10]                                                                                      ;                   ;         ;
;      - mux16bit:mux0|data_o~18                                                                       ; 1                 ; 6       ;
; data_ram_in[11]                                                                                      ;                   ;         ;
;      - mux16bit:mux0|data_o~19                                                                       ; 0                 ; 6       ;
; data_ram_in[12]                                                                                      ;                   ;         ;
;      - mux16bit:mux0|data_o~20                                                                       ; 0                 ; 6       ;
; data_ram_in[13]                                                                                      ;                   ;         ;
;      - mux16bit:mux0|data_o~21                                                                       ; 0                 ; 6       ;
; data_ram_in[14]                                                                                      ;                   ;         ;
;      - mux16bit:mux0|data_o~22                                                                       ; 1                 ; 6       ;
; data_ram_in[15]                                                                                      ;                   ;         ;
;      - mux16bit:mux0|data_o~23                                                                       ; 1                 ; 6       ;
+------------------------------------------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                        ;
+--------------------------------------------------------------------------+--------------------+---------+---------------+--------+----------------------+------------------+---------------------------+
; Name                                                                     ; Location           ; Fan-Out ; Usage         ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------+--------------------+---------+---------------+--------+----------------------+------------------+---------------------------+
; RF_16x16:rf_0|dcd_4x16:dcdw|output[0]~1                                  ; LCCOMB_X30_Y29_N22 ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; RF_16x16:rf_0|dcd_4x16:dcdw|output[10]~11                                ; LCCOMB_X30_Y29_N30 ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; RF_16x16:rf_0|dcd_4x16:dcdw|output[11]~10                                ; LCCOMB_X31_Y29_N10 ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; RF_16x16:rf_0|dcd_4x16:dcdw|output[12]~13                                ; LCCOMB_X31_Y29_N26 ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; RF_16x16:rf_0|dcd_4x16:dcdw|output[13]~12                                ; LCCOMB_X30_Y29_N10 ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; RF_16x16:rf_0|dcd_4x16:dcdw|output[14]~14                                ; LCCOMB_X30_Y29_N18 ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; RF_16x16:rf_0|dcd_4x16:dcdw|output[15]~15                                ; LCCOMB_X30_Y29_N2  ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; RF_16x16:rf_0|dcd_4x16:dcdw|output[1]~0                                  ; LCCOMB_X31_Y29_N22 ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; RF_16x16:rf_0|dcd_4x16:dcdw|output[2]~3                                  ; LCCOMB_X30_Y29_N6  ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; RF_16x16:rf_0|dcd_4x16:dcdw|output[3]~2                                  ; LCCOMB_X30_Y29_N26 ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; RF_16x16:rf_0|dcd_4x16:dcdw|output[4]~5                                  ; LCCOMB_X31_Y29_N30 ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; RF_16x16:rf_0|dcd_4x16:dcdw|output[5]~4                                  ; LCCOMB_X31_Y29_N2  ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; RF_16x16:rf_0|dcd_4x16:dcdw|output[6]~7                                  ; LCCOMB_X30_Y29_N14 ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; RF_16x16:rf_0|dcd_4x16:dcdw|output[7]~6                                  ; LCCOMB_X31_Y29_N18 ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; RF_16x16:rf_0|dcd_4x16:dcdw|output[8]~9                                  ; LCCOMB_X31_Y29_N14 ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; RF_16x16:rf_0|dcd_4x16:dcdw|output[9]~8                                  ; LCCOMB_X31_Y29_N6  ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[0]~30 ; LCCOMB_X31_Y28_N28 ; 41      ; Output enable ; no     ; --                   ; --               ; --                        ;
; RF_s1                                                                    ; PIN_P1             ; 8       ; Latch enable  ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; clk                                                                      ; PIN_P2             ; 256     ; Clock         ; yes    ; Global Clock         ; GCLK3            ; --                        ;
+--------------------------------------------------------------------------+--------------------+---------+---------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                      ;
+-------+----------+---------+----------------------+------------------+---------------------------+
; Name  ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------+----------+---------+----------------------+------------------+---------------------------+
; RF_s1 ; PIN_P1   ; 8       ; Global Clock         ; GCLK1            ; --                        ;
; clk   ; PIN_P2   ; 256     ; Global Clock         ; GCLK3            ; --                        ;
+-------+----------+---------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                         ;
+-----------------------------------------------------------------------------------------------+---------+
; Name                                                                                          ; Fan-Out ;
+-----------------------------------------------------------------------------------------------+---------+
; RF_Rq_addr[0]                                                                                 ; 128     ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[0]~30                      ; 41      ;
; RF_Rp_rd                                                                                      ; 33      ;
; alu_s0                                                                                        ; 31      ;
; alu_s1                                                                                        ; 31      ;
; RF_Rp_addr[1]                                                                                 ; 18      ;
; RF_Rp_addr[2]                                                                                 ; 18      ;
; RF_Rp_addr[3]                                                                                 ; 18      ;
; mux16bit:mux0|data_o[15]                                                                      ; 17      ;
; mux16bit:mux0|data_o[14]                                                                      ; 17      ;
; mux16bit:mux0|data_o[13]                                                                      ; 17      ;
; mux16bit:mux0|data_o[12]                                                                      ; 17      ;
; mux16bit:mux0|data_o[11]                                                                      ; 17      ;
; mux16bit:mux0|data_o[10]                                                                      ; 17      ;
; mux16bit:mux0|data_o[9]                                                                       ; 17      ;
; mux16bit:mux0|data_o[8]                                                                       ; 17      ;
; RF_16x16:rf_0|dcd_4x16:dcdp|output[15]~6                                                      ; 17      ;
; RF_W_addr[0]                                                                                  ; 16      ;
; RF_W_addr[1]                                                                                  ; 16      ;
; RF_W_addr[2]                                                                                  ; 16      ;
; RF_W_addr[3]                                                                                  ; 16      ;
; RF_W_wr                                                                                       ; 16      ;
; RF_s0                                                                                         ; 16      ;
; RF_Rp_addr[0]                                                                                 ; 16      ;
; mux16bit:mux0|data_o[7]~15                                                                    ; 16      ;
; mux16bit:mux0|data_o[6]~13                                                                    ; 16      ;
; mux16bit:mux0|data_o[5]~11                                                                    ; 16      ;
; mux16bit:mux0|data_o[4]~9                                                                     ; 16      ;
; mux16bit:mux0|data_o[3]~7                                                                     ; 16      ;
; mux16bit:mux0|data_o[2]~5                                                                     ; 16      ;
; mux16bit:mux0|data_o[1]~3                                                                     ; 16      ;
; RF_16x16:rf_0|dcd_4x16:dcdw|output[15]~15                                                     ; 16      ;
; RF_16x16:rf_0|dcd_4x16:dcdw|output[14]~14                                                     ; 16      ;
; RF_16x16:rf_0|dcd_4x16:dcdw|output[12]~13                                                     ; 16      ;
; RF_16x16:rf_0|dcd_4x16:dcdw|output[13]~12                                                     ; 16      ;
; RF_16x16:rf_0|dcd_4x16:dcdw|output[10]~11                                                     ; 16      ;
; RF_16x16:rf_0|dcd_4x16:dcdw|output[11]~10                                                     ; 16      ;
; RF_16x16:rf_0|dcd_4x16:dcdw|output[8]~9                                                       ; 16      ;
; RF_16x16:rf_0|dcd_4x16:dcdw|output[9]~8                                                       ; 16      ;
; RF_16x16:rf_0|dcd_4x16:dcdw|output[6]~7                                                       ; 16      ;
; RF_16x16:rf_0|dcd_4x16:dcdw|output[7]~6                                                       ; 16      ;
; RF_16x16:rf_0|dcd_4x16:dcdw|output[4]~5                                                       ; 16      ;
; RF_16x16:rf_0|dcd_4x16:dcdw|output[5]~4                                                       ; 16      ;
; RF_16x16:rf_0|dcd_4x16:dcdw|output[2]~3                                                       ; 16      ;
; RF_16x16:rf_0|dcd_4x16:dcdw|output[3]~2                                                       ; 16      ;
; RF_16x16:rf_0|dcd_4x16:dcdw|output[0]~1                                                       ; 16      ;
; RF_16x16:rf_0|dcd_4x16:dcdw|output[1]~0                                                       ; 16      ;
; mux16bit:mux0|data_o[0]~1                                                                     ; 16      ;
; RF_16x16:rf_0|Rq_data[15]~15                                                                  ; 16      ;
; RF_16x16:rf_0|Rq_data[15]~13                                                                  ; 16      ;
; RF_16x16:rf_0|Rq_data[15]~11                                                                  ; 16      ;
; RF_16x16:rf_0|Rq_data[15]~9                                                                   ; 16      ;
; RF_16x16:rf_0|Rq_data[15]~6                                                                   ; 16      ;
; RF_16x16:rf_0|Rq_data[15]~4                                                                   ; 16      ;
; RF_16x16:rf_0|Rq_data[15]~2                                                                   ; 16      ;
; RF_16x16:rf_0|Rq_data[15]~0                                                                   ; 16      ;
; RF_16x16:rf_0|dcd_4x16:dcdp|output[14]~15                                                     ; 16      ;
; RF_16x16:rf_0|dcd_4x16:dcdp|output[13]~14                                                     ; 16      ;
; RF_16x16:rf_0|dcd_4x16:dcdp|output[12]~13                                                     ; 16      ;
; RF_16x16:rf_0|dcd_4x16:dcdp|output[8]~12                                                      ; 16      ;
; RF_16x16:rf_0|dcd_4x16:dcdp|output[7]~11                                                      ; 16      ;
; RF_16x16:rf_0|dcd_4x16:dcdp|output[6]~10                                                      ; 16      ;
; RF_16x16:rf_0|dcd_4x16:dcdp|output[3]~7                                                       ; 16      ;
; RF_16x16:rf_0|dcd_4x16:dcdp|output[11]~5                                                      ; 16      ;
; RF_16x16:rf_0|dcd_4x16:dcdp|output[10]~4                                                      ; 16      ;
; RF_16x16:rf_0|dcd_4x16:dcdp|output[9]~3                                                       ; 16      ;
; RF_16x16:rf_0|dcd_4x16:dcdp|output[1]~1                                                       ; 16      ;
; RF_16x16:rf_0|dcd_4x16:dcdp|output[0]~0                                                       ; 16      ;
; RF_16x16:rf_0|dcd_4x16:dcdp|output[2]~2                                                       ; 15      ;
; RF_16x16:rf_0|dcd_4x16:dcdp|output[4]~8                                                       ; 10      ;
; RF_s1                                                                                         ; 9       ;
; RF_16x16:rf_0|dcd_4x16:dcdp|output[5]~9                                                       ; 9       ;
; RF_Rq_addr[1]                                                                                 ; 8       ;
; RF_Rq_addr[2]                                                                                 ; 8       ;
; RF_Rq_addr[3]                                                                                 ; 8       ;
; RF_Rq_rd                                                                                      ; 8       ;
; RF_16x16:rf_0|dcd_4x16:dcdp|Mux15~5                                                           ; 8       ;
; RF_16x16:rf_0|dcd_4x16:dcdp|Mux15~4                                                           ; 7       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[13]~178                    ; 4       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[11]~158                    ; 4       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[6]~105                     ; 4       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[5]~95                      ; 4       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[4]~84                      ; 4       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[2]~62                      ; 4       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[1]~52                      ; 4       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[0]~41                      ; 4       ;
; RF_16x16:rf_0|Rq_data[0]~183                                                                  ; 3       ;
; RF_16x16:rf_0|Rq_data[1]~172                                                                  ; 3       ;
; RF_16x16:rf_0|Rq_data[2]~161                                                                  ; 3       ;
; RF_16x16:rf_0|Rq_data[3]~150                                                                  ; 3       ;
; RF_16x16:rf_0|Rq_data[5]~128                                                                  ; 3       ;
; RF_16x16:rf_0|Rq_data[6]~117                                                                  ; 3       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[7]~204                     ; 3       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[8]~203                     ; 3       ;
; RF_16x16:rf_0|Rq_data[9]~84                                                                   ; 3       ;
; RF_16x16:rf_0|Rq_data[10]~73                                                                  ; 3       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[12]~202                    ; 3       ;
; RF_16x16:rf_0|Rq_data[13]~40                                                                  ; 3       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[14]~200                    ; 3       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[15]~199                    ; 3       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[14]~188                    ; 3       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[12]~168                    ; 3       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[10]~147                    ; 3       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[10]~146                    ; 3       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[9]~136                     ; 3       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[9]~135                     ; 3       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[8]~125                     ; 3       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[7]~115                     ; 3       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[3]~73                      ; 3       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[3]~72                      ; 3       ;
; ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:\gen_fa:5:fa|co~1  ; 2       ;
; ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:\gen_fa:13:fa|co~3 ; 2       ;
; ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:\gen_fa:10:fa|co~3 ; 2       ;
; ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:\gen_fa:9:fa|co~3  ; 2       ;
; ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:\gen_fa:6:fa|co~3  ; 2       ;
; ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:\gen_fa:3:fa|co~3  ; 2       ;
; ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:\gen_fa:2:fa|co~3  ; 2       ;
; ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:\gen_fa:12:fa|co~1 ; 2       ;
; ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:\gen_fa:11:fa|co~1 ; 2       ;
; ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:\gen_fa:8:fa|co~1  ; 2       ;
; ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:\gen_fa:7:fa|co~1  ; 2       ;
; ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:\gen_fa:4:fa|co~1  ; 2       ;
; ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:\gen_fa:1:fa|co~1  ; 2       ;
; ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:inst0_fa|co~0      ; 2       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[2]~206                     ; 2       ;
; RF_16x16:rf_0|Rq_data[4]~139                                                                  ; 2       ;
; RF_16x16:rf_0|Rq_data[4]~138                                                                  ; 2       ;
; RF_16x16:rf_0|Rq_data[4]~133                                                                  ; 2       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[6]~205                     ; 2       ;
; RF_16x16:rf_0|Rq_data[7]~106                                                                  ; 2       ;
; RF_16x16:rf_0|Rq_data[7]~105                                                                  ; 2       ;
; RF_16x16:rf_0|Rq_data[7]~100                                                                  ; 2       ;
; RF_16x16:rf_0|Rq_data[8]~95                                                                   ; 2       ;
; RF_16x16:rf_0|Rq_data[8]~94                                                                   ; 2       ;
; RF_16x16:rf_0|Rq_data[8]~89                                                                   ; 2       ;
; RF_16x16:rf_0|Rq_data[11]~62                                                                  ; 2       ;
; RF_16x16:rf_0|Rq_data[11]~61                                                                  ; 2       ;
; RF_16x16:rf_0|Rq_data[11]~56                                                                  ; 2       ;
; RF_16x16:rf_0|Rq_data[12]~51                                                                  ; 2       ;
; RF_16x16:rf_0|Rq_data[12]~50                                                                  ; 2       ;
; RF_16x16:rf_0|Rq_data[12]~45                                                                  ; 2       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[13]~201                    ; 2       ;
; RF_16x16:rf_0|Rq_data[14]~29                                                                  ; 2       ;
; RF_16x16:rf_0|Rq_data[14]~28                                                                  ; 2       ;
; RF_16x16:rf_0|Rq_data[14]~23                                                                  ; 2       ;
; RF_16x16:rf_0|Rq_data[15]~18                                                                  ; 2       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[15]~198                    ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:15:reg|reg16[15]                                          ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:14:reg|reg16[15]                                          ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:12:reg|reg16[15]                                          ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[15]                                          ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[15]                                          ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[15]                                          ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:8:reg|reg16[15]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:9:reg|reg16[15]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:4:reg|reg16[15]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:6:reg|reg16[15]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[15]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[15]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:2:reg|reg16[15]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg|reg16[15]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[15]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:1:reg|reg16[15]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:15:reg|reg16[14]                                          ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:14:reg|reg16[14]                                          ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:12:reg|reg16[14]                                          ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[14]                                          ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[14]                                          ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[14]                                          ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:8:reg|reg16[14]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:9:reg|reg16[14]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:4:reg|reg16[14]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:6:reg|reg16[14]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[14]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[14]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:2:reg|reg16[14]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg|reg16[14]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[14]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:1:reg|reg16[14]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:15:reg|reg16[13]                                          ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:14:reg|reg16[13]                                          ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:12:reg|reg16[13]                                          ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[13]                                          ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[13]                                          ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[13]                                          ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:8:reg|reg16[13]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:9:reg|reg16[13]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:4:reg|reg16[13]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:6:reg|reg16[13]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[13]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[13]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:2:reg|reg16[13]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg|reg16[13]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[13]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:1:reg|reg16[13]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:15:reg|reg16[12]                                          ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:14:reg|reg16[12]                                          ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:12:reg|reg16[12]                                          ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[12]                                          ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[12]                                          ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[12]                                          ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:8:reg|reg16[12]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:9:reg|reg16[12]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:4:reg|reg16[12]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:6:reg|reg16[12]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[12]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[12]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:2:reg|reg16[12]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg|reg16[12]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[12]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:1:reg|reg16[12]                                           ; 2       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[11]~157                    ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:15:reg|reg16[11]                                          ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:14:reg|reg16[11]                                          ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:12:reg|reg16[11]                                          ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[11]                                          ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[11]                                          ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[11]                                          ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:8:reg|reg16[11]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:9:reg|reg16[11]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:4:reg|reg16[11]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:6:reg|reg16[11]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[11]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[11]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:2:reg|reg16[11]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg|reg16[11]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[11]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:1:reg|reg16[11]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:15:reg|reg16[10]                                          ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:14:reg|reg16[10]                                          ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:12:reg|reg16[10]                                          ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[10]                                          ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[10]                                          ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[10]                                          ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:8:reg|reg16[10]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:9:reg|reg16[10]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:4:reg|reg16[10]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:6:reg|reg16[10]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[10]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[10]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:2:reg|reg16[10]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg|reg16[10]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[10]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:1:reg|reg16[10]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:15:reg|reg16[9]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:14:reg|reg16[9]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:12:reg|reg16[9]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[9]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[9]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[9]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:8:reg|reg16[9]                                            ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:9:reg|reg16[9]                                            ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:4:reg|reg16[9]                                            ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:6:reg|reg16[9]                                            ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[9]                                            ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[9]                                            ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:2:reg|reg16[9]                                            ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg|reg16[9]                                            ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[9]                                            ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:1:reg|reg16[9]                                            ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:15:reg|reg16[8]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:14:reg|reg16[8]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:12:reg|reg16[8]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[8]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[8]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[8]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:8:reg|reg16[8]                                            ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:9:reg|reg16[8]                                            ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:6:reg|reg16[8]                                            ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[8]                                            ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:4:reg|reg16[8]                                            ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[8]                                            ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg|reg16[8]                                            ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:2:reg|reg16[8]                                            ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[8]                                            ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:1:reg|reg16[8]                                            ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:15:reg|reg16[7]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:14:reg|reg16[7]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:12:reg|reg16[7]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[7]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[7]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[7]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:8:reg|reg16[7]                                            ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:9:reg|reg16[7]                                            ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[7]                                            ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:6:reg|reg16[7]                                            ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[7]                                            ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:4:reg|reg16[7]                                            ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:2:reg|reg16[7]                                            ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg|reg16[7]                                            ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[7]                                            ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:1:reg|reg16[7]                                            ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:15:reg|reg16[6]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:14:reg|reg16[6]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:12:reg|reg16[6]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[6]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[6]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[6]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:8:reg|reg16[6]                                            ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:9:reg|reg16[6]                                            ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[6]                                            ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:6:reg|reg16[6]                                            ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[6]                                            ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:4:reg|reg16[6]                                            ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:2:reg|reg16[6]                                            ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg|reg16[6]                                            ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[6]                                            ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:1:reg|reg16[6]                                            ; 2       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[5]~94                      ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:15:reg|reg16[5]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:14:reg|reg16[5]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:12:reg|reg16[5]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[5]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[5]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[5]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:8:reg|reg16[5]                                            ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:9:reg|reg16[5]                                            ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[5]                                            ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:6:reg|reg16[5]                                            ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[5]                                            ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:4:reg|reg16[5]                                            ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:2:reg|reg16[5]                                            ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg|reg16[5]                                            ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[5]                                            ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:1:reg|reg16[5]                                            ; 2       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[4]~83                      ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:15:reg|reg16[4]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:14:reg|reg16[4]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:12:reg|reg16[4]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[4]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[4]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[4]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:8:reg|reg16[4]                                            ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:9:reg|reg16[4]                                            ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[4]                                            ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:6:reg|reg16[4]                                            ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[4]                                            ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:4:reg|reg16[4]                                            ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:2:reg|reg16[4]                                            ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg|reg16[4]                                            ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[4]                                            ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:1:reg|reg16[4]                                            ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:15:reg|reg16[3]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:14:reg|reg16[3]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:12:reg|reg16[3]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[3]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[3]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[3]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:8:reg|reg16[3]                                            ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:9:reg|reg16[3]                                            ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[3]                                            ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:6:reg|reg16[3]                                            ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[3]                                            ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:4:reg|reg16[3]                                            ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:2:reg|reg16[3]                                            ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg|reg16[3]                                            ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[3]                                            ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:1:reg|reg16[3]                                            ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:15:reg|reg16[2]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:14:reg|reg16[2]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:12:reg|reg16[2]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[2]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[2]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[2]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:8:reg|reg16[2]                                            ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:9:reg|reg16[2]                                            ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[2]                                            ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:6:reg|reg16[2]                                            ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[2]                                            ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:4:reg|reg16[2]                                            ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:2:reg|reg16[2]                                            ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg|reg16[2]                                            ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[2]                                            ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:1:reg|reg16[2]                                            ; 2       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[1]~51                      ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:15:reg|reg16[1]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:14:reg|reg16[1]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:12:reg|reg16[1]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[1]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[1]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[1]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:8:reg|reg16[1]                                            ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:9:reg|reg16[1]                                            ; 2       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[1]~46                      ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:6:reg|reg16[1]                                            ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[1]                                            ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:4:reg|reg16[1]                                            ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[1]                                            ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:2:reg|reg16[1]                                            ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg|reg16[1]                                            ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[1]                                            ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:1:reg|reg16[1]                                            ; 2       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[0]~40                      ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:15:reg|reg16[0]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:14:reg|reg16[0]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:12:reg|reg16[0]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[0]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[0]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[0]                                           ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:8:reg|reg16[0]                                            ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:9:reg|reg16[0]                                            ; 2       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[0]~35                      ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:6:reg|reg16[0]                                            ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[0]                                            ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:4:reg|reg16[0]                                            ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[0]                                            ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:2:reg|reg16[0]                                            ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg|reg16[0]                                            ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[0]                                            ; 2       ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:1:reg|reg16[0]                                            ; 2       ;
; RF_16x16:rf_0|dcd_4x16:dcdp|Mux15~12                                                          ; 2       ;
; RF_16x16:rf_0|dcd_4x16:dcdp|Mux15~11                                                          ; 2       ;
; RF_16x16:rf_0|dcd_4x16:dcdp|Mux15~10                                                          ; 2       ;
; RF_16x16:rf_0|dcd_4x16:dcdp|Mux15~2                                                           ; 2       ;
; data_ram_in[15]                                                                               ; 1       ;
; data_ram_in[14]                                                                               ; 1       ;
; data_ram_in[13]                                                                               ; 1       ;
; data_ram_in[12]                                                                               ; 1       ;
; data_ram_in[11]                                                                               ; 1       ;
; data_ram_in[10]                                                                               ; 1       ;
; data_ram_in[9]                                                                                ; 1       ;
; data_ram_in[8]                                                                                ; 1       ;
; data_ram_in[7]                                                                                ; 1       ;
; RF_W_data[7]                                                                                  ; 1       ;
; data_ram_in[6]                                                                                ; 1       ;
; RF_W_data[6]                                                                                  ; 1       ;
; data_ram_in[5]                                                                                ; 1       ;
; RF_W_data[5]                                                                                  ; 1       ;
; data_ram_in[4]                                                                                ; 1       ;
; RF_W_data[4]                                                                                  ; 1       ;
; data_ram_in[3]                                                                                ; 1       ;
; RF_W_data[3]                                                                                  ; 1       ;
; data_ram_in[2]                                                                                ; 1       ;
; RF_W_data[2]                                                                                  ; 1       ;
; data_ram_in[1]                                                                                ; 1       ;
; RF_W_data[1]                                                                                  ; 1       ;
; RF_W_data[0]                                                                                  ; 1       ;
; data_ram_in[0]                                                                                ; 1       ;
; ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:\gen_fa:5:fa|co~0  ; 1       ;
; ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:\gen_fa:14:fa|co~1 ; 1       ;
; ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:\gen_fa:14:fa|co~0 ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[0]~210                     ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[0]~209                     ; 1       ;
; mux16bit:mux0|data_o~23                                                                       ; 1       ;
; ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:inst1_fa|s~0       ; 1       ;
; mux16bit:mux0|data_o~22                                                                       ; 1       ;
; ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:\gen_fa:14:fa|s~0  ; 1       ;
; ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:\gen_fa:13:fa|co~2 ; 1       ;
; mux16bit:mux0|data_o~21                                                                       ; 1       ;
; ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:\gen_fa:13:fa|s~0  ; 1       ;
; ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:\gen_fa:12:fa|co~0 ; 1       ;
; mux16bit:mux0|data_o~20                                                                       ; 1       ;
; ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:\gen_fa:12:fa|s~0  ; 1       ;
; ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:\gen_fa:11:fa|co~0 ; 1       ;
; mux16bit:mux0|data_o~19                                                                       ; 1       ;
; ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:\gen_fa:11:fa|s~0  ; 1       ;
; ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:\gen_fa:10:fa|co~2 ; 1       ;
; mux16bit:mux0|data_o~18                                                                       ; 1       ;
; ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:\gen_fa:10:fa|s~0  ; 1       ;
; ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:\gen_fa:9:fa|co~2  ; 1       ;
; mux16bit:mux0|data_o~17                                                                       ; 1       ;
; ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:\gen_fa:9:fa|s~0   ; 1       ;
; ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:\gen_fa:8:fa|co~0  ; 1       ;
; mux16bit:mux0|data_o~16                                                                       ; 1       ;
; ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:\gen_fa:8:fa|s~0   ; 1       ;
; ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:\gen_fa:7:fa|co~0  ; 1       ;
; mux16bit:mux0|data_o[7]~14                                                                    ; 1       ;
; ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:\gen_fa:7:fa|s~0   ; 1       ;
; ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:\gen_fa:6:fa|co~2  ; 1       ;
; mux16bit:mux0|data_o[6]~12                                                                    ; 1       ;
; ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:\gen_fa:6:fa|s~0   ; 1       ;
; mux16bit:mux0|data_o[5]~10                                                                    ; 1       ;
; ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:\gen_fa:5:fa|s~0   ; 1       ;
; ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:\gen_fa:4:fa|co~0  ; 1       ;
; mux16bit:mux0|data_o[4]~8                                                                     ; 1       ;
; ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:\gen_fa:4:fa|s~0   ; 1       ;
; ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:\gen_fa:3:fa|co~2  ; 1       ;
; mux16bit:mux0|data_o[3]~6                                                                     ; 1       ;
; ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:\gen_fa:3:fa|s~0   ; 1       ;
; ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:\gen_fa:2:fa|co~2  ; 1       ;
; mux16bit:mux0|data_o[2]~4                                                                     ; 1       ;
; ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:\gen_fa:2:fa|s~0   ; 1       ;
; ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:\gen_fa:1:fa|co~0  ; 1       ;
; mux16bit:mux0|data_o[1]~2                                                                     ; 1       ;
; ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:\gen_fa:1:fa|s~0   ; 1       ;
; RF_16x16:rf_0|dcd_4x16:dcdw|Mux15~15                                                          ; 1       ;
; RF_16x16:rf_0|dcd_4x16:dcdw|Mux15~14                                                          ; 1       ;
; RF_16x16:rf_0|dcd_4x16:dcdw|Mux15~13                                                          ; 1       ;
; RF_16x16:rf_0|dcd_4x16:dcdw|Mux15~12                                                          ; 1       ;
; RF_16x16:rf_0|dcd_4x16:dcdw|Mux15~11                                                          ; 1       ;
; RF_16x16:rf_0|dcd_4x16:dcdw|Mux15~10                                                          ; 1       ;
; RF_16x16:rf_0|dcd_4x16:dcdw|Mux15~9                                                           ; 1       ;
; RF_16x16:rf_0|dcd_4x16:dcdw|Mux15~8                                                           ; 1       ;
; RF_16x16:rf_0|dcd_4x16:dcdw|Mux15~7                                                           ; 1       ;
; RF_16x16:rf_0|dcd_4x16:dcdw|Mux15~6                                                           ; 1       ;
; RF_16x16:rf_0|dcd_4x16:dcdw|Mux15~5                                                           ; 1       ;
; RF_16x16:rf_0|dcd_4x16:dcdw|Mux15~4                                                           ; 1       ;
; RF_16x16:rf_0|dcd_4x16:dcdw|Mux15~3                                                           ; 1       ;
; RF_16x16:rf_0|dcd_4x16:dcdw|Mux15~2                                                           ; 1       ;
; RF_16x16:rf_0|dcd_4x16:dcdw|Mux15~1                                                           ; 1       ;
; RF_16x16:rf_0|dcd_4x16:dcdw|Mux15~0                                                           ; 1       ;
; mux16bit:mux0|data_o[0]~0                                                                     ; 1       ;
; ula:ula_0|sum_16:sum_16_0|full_adder_16:inst0_full_adder_16bits|full_adder:inst0_fa|s~0       ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[1]~208                     ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[0]~207                     ; 1       ;
; RF_16x16:rf_0|Rq_data[0]~182                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[0]~181                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[0]~180                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[0]~179                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[0]~178                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[0]~177                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[0]~176                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[0]~175                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[0]~174                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[0]~173                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[1]~171                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[1]~170                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[1]~169                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[1]~168                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[1]~167                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[1]~166                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[1]~165                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[1]~164                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[1]~163                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[1]~162                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[2]~160                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[2]~159                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[2]~158                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[2]~157                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[2]~156                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[2]~155                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[2]~154                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[2]~153                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[2]~152                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[2]~151                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[3]~149                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[3]~148                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[3]~147                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[3]~146                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[3]~145                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[3]~144                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[3]~143                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[3]~142                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[3]~141                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[3]~140                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[4]~137                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[4]~136                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[4]~135                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[4]~134                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[4]~132                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[4]~131                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[4]~130                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[4]~129                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[5]~127                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[5]~126                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[5]~125                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[5]~124                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[5]~123                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[5]~122                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[5]~121                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[5]~120                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[5]~119                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[5]~118                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[6]~116                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[6]~115                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[6]~114                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[6]~113                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[6]~112                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[6]~111                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[6]~110                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[6]~109                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[6]~108                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[6]~107                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[7]~104                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[7]~103                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[7]~102                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[7]~101                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[7]~99                                                                   ; 1       ;
; RF_16x16:rf_0|Rq_data[7]~98                                                                   ; 1       ;
; RF_16x16:rf_0|Rq_data[7]~97                                                                   ; 1       ;
; RF_16x16:rf_0|Rq_data[7]~96                                                                   ; 1       ;
; RF_16x16:rf_0|Rq_data[8]~93                                                                   ; 1       ;
; RF_16x16:rf_0|Rq_data[8]~92                                                                   ; 1       ;
; RF_16x16:rf_0|Rq_data[8]~91                                                                   ; 1       ;
; RF_16x16:rf_0|Rq_data[8]~90                                                                   ; 1       ;
; RF_16x16:rf_0|Rq_data[8]~88                                                                   ; 1       ;
; RF_16x16:rf_0|Rq_data[8]~87                                                                   ; 1       ;
; RF_16x16:rf_0|Rq_data[8]~86                                                                   ; 1       ;
; RF_16x16:rf_0|Rq_data[8]~85                                                                   ; 1       ;
; RF_16x16:rf_0|Rq_data[9]~83                                                                   ; 1       ;
; RF_16x16:rf_0|Rq_data[9]~82                                                                   ; 1       ;
; RF_16x16:rf_0|Rq_data[9]~81                                                                   ; 1       ;
; RF_16x16:rf_0|Rq_data[9]~80                                                                   ; 1       ;
; RF_16x16:rf_0|Rq_data[9]~79                                                                   ; 1       ;
; RF_16x16:rf_0|Rq_data[9]~78                                                                   ; 1       ;
; RF_16x16:rf_0|Rq_data[9]~77                                                                   ; 1       ;
; RF_16x16:rf_0|Rq_data[9]~76                                                                   ; 1       ;
; RF_16x16:rf_0|Rq_data[9]~75                                                                   ; 1       ;
; RF_16x16:rf_0|Rq_data[9]~74                                                                   ; 1       ;
; RF_16x16:rf_0|Rq_data[10]~72                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[10]~71                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[10]~70                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[10]~69                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[10]~68                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[10]~67                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[10]~66                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[10]~65                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[10]~64                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[10]~63                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[11]~60                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[11]~59                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[11]~58                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[11]~57                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[11]~55                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[11]~54                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[11]~53                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[11]~52                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[12]~49                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[12]~48                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[12]~47                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[12]~46                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[12]~44                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[12]~43                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[12]~42                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[12]~41                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[13]~39                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[13]~38                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[13]~37                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[13]~36                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[13]~35                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[13]~34                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[13]~33                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[13]~32                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[13]~31                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[13]~30                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[14]~27                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[14]~26                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[14]~25                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[14]~24                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[14]~22                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[14]~21                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[14]~20                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[14]~19                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[15]~17                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[15]~16                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[15]~14                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[15]~12                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[15]~10                                                                  ; 1       ;
; RF_16x16:rf_0|Rq_data[15]~8                                                                   ; 1       ;
; RF_16x16:rf_0|Rq_data[15]~7                                                                   ; 1       ;
; RF_16x16:rf_0|Rq_data[15]~5                                                                   ; 1       ;
; RF_16x16:rf_0|Rq_data[15]~3                                                                   ; 1       ;
; RF_16x16:rf_0|Rq_data[15]~1                                                                   ; 1       ;
; comp_zero:comp_0|Equal0~5                                                                     ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[15]~197                    ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[15]~196                    ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[15]~195                    ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[15]~194                    ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[15]~193                    ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[15]~192                    ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[15]~191                    ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:5:driverp|out_data[15]~6                      ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[15]~190                    ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[15]~189                    ; 1       ;
; comp_zero:comp_0|Equal0~4                                                                     ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[14]~187                    ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[14]~186                    ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[14]~185                    ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[14]~184                    ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[14]~183                    ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[14]~182                    ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[14]~181                    ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:5:driverp|out_data[14]~5                      ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[14]~180                    ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[14]~179                    ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[13]~177                    ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[13]~176                    ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[13]~175                    ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[13]~174                    ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[13]~173                    ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[13]~172                    ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[13]~171                    ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:5:driverp|out_data[13]~4                      ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[13]~170                    ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[13]~169                    ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[12]~167                    ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[12]~166                    ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[12]~165                    ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[12]~164                    ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[12]~163                    ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[12]~162                    ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[12]~161                    ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:5:driverp|out_data[12]~3                      ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[12]~160                    ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[12]~159                    ; 1       ;
; comp_zero:comp_0|Equal0~3                                                                     ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[11]~156                    ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[11]~155                    ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[11]~154                    ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[11]~153                    ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[11]~152                    ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[11]~151                    ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[11]~150                    ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:5:driverp|out_data[11]~2                      ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[11]~149                    ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[11]~148                    ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[10]~145                    ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[10]~144                    ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[10]~143                    ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[10]~142                    ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[10]~141                    ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[10]~140                    ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[10]~139                    ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:5:driverp|out_data[10]~1                      ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[10]~138                    ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[10]~137                    ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[9]~134                     ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[9]~133                     ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[9]~132                     ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[9]~131                     ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[9]~130                     ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[9]~129                     ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[9]~128                     ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:5:driverp|out_data[9]~0                       ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[9]~127                     ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[9]~126                     ; 1       ;
; comp_zero:comp_0|Equal0~2                                                                     ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[8]~124                     ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[8]~123                     ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[8]~122                     ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[8]~121                     ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[8]~120                     ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[8]~119                     ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[8]~118                     ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[8]~117                     ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:2:driverp|out_data[8]~0                       ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[8]~116                     ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[7]~114                     ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[7]~113                     ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[7]~112                     ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[7]~111                     ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[7]~110                     ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[7]~109                     ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[7]~108                     ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:4:driverp|out_data[7]~5                       ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[7]~107                     ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[7]~106                     ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[6]~104                     ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[6]~103                     ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[6]~102                     ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[6]~101                     ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[6]~100                     ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[6]~99                      ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[6]~98                      ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:4:driverp|out_data[6]~4                       ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[6]~97                      ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[6]~96                      ; 1       ;
; comp_zero:comp_0|Equal0~1                                                                     ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[5]~93                      ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[5]~92                      ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[5]~91                      ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[5]~90                      ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[5]~89                      ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[5]~88                      ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[5]~87                      ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:4:driverp|out_data[5]~3                       ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[5]~86                      ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[5]~85                      ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[4]~82                      ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[4]~81                      ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[4]~80                      ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[4]~79                      ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[4]~78                      ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[4]~77                      ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[4]~76                      ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:4:driverp|out_data[4]~2                       ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[4]~75                      ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[4]~74                      ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[3]~71                      ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[3]~70                      ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[3]~69                      ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[3]~68                      ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[3]~67                      ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[3]~66                      ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[3]~65                      ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:4:driverp|out_data[3]~1                       ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[3]~64                      ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[3]~63                      ; 1       ;
; comp_zero:comp_0|Equal0~0                                                                     ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[2]~61                      ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[2]~60                      ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[2]~59                      ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[2]~58                      ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[2]~57                      ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[2]~56                      ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[2]~55                      ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:4:driverp|out_data[2]~0                       ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[2]~54                      ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[2]~53                      ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[1]~50                      ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[1]~49                      ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[1]~48                      ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[1]~47                      ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[1]~45                      ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[1]~44                      ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[1]~43                      ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[1]~42                      ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[0]~39                      ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[0]~38                      ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[0]~37                      ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[0]~36                      ; 1       ;
; RF_16x16:rf_0|dcd_4x16:dcdp|Mux15~15                                                          ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[0]~34                      ; 1       ;
; RF_16x16:rf_0|dcd_4x16:dcdp|Mux15~14                                                          ; 1       ;
; RF_16x16:rf_0|dcd_4x16:dcdp|Mux15~13                                                          ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[0]~33                      ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[0]~32                      ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[0]~31                      ; 1       ;
; RF_16x16:rf_0|tri_states_driver_16bit:\gen_3sdp:0:driverp|out_data[0]~29                      ; 1       ;
; RF_16x16:rf_0|dcd_4x16:dcdp|Mux15~9                                                           ; 1       ;
; RF_16x16:rf_0|dcd_4x16:dcdp|Mux15~8                                                           ; 1       ;
; RF_16x16:rf_0|dcd_4x16:dcdp|Mux15~7                                                           ; 1       ;
; RF_16x16:rf_0|dcd_4x16:dcdp|Mux15~6                                                           ; 1       ;
; RF_16x16:rf_0|dcd_4x16:dcdp|Mux15~3                                                           ; 1       ;
; RF_16x16:rf_0|dcd_4x16:dcdp|Mux15~1                                                           ; 1       ;
; RF_16x16:rf_0|dcd_4x16:dcdp|Mux15~0                                                           ; 1       ;
; ula:ula_0|comp16bit:comparator|LessThan0~30                                                   ; 1       ;
; ula:ula_0|comp16bit:comparator|LessThan0~29                                                   ; 1       ;
; ula:ula_0|comp16bit:comparator|LessThan0~27                                                   ; 1       ;
; ula:ula_0|comp16bit:comparator|LessThan0~25                                                   ; 1       ;
; ula:ula_0|comp16bit:comparator|LessThan0~23                                                   ; 1       ;
; ula:ula_0|comp16bit:comparator|LessThan0~21                                                   ; 1       ;
; ula:ula_0|comp16bit:comparator|LessThan0~19                                                   ; 1       ;
; ula:ula_0|comp16bit:comparator|LessThan0~17                                                   ; 1       ;
; ula:ula_0|comp16bit:comparator|LessThan0~15                                                   ; 1       ;
; ula:ula_0|comp16bit:comparator|LessThan0~13                                                   ; 1       ;
; ula:ula_0|comp16bit:comparator|LessThan0~11                                                   ; 1       ;
; ula:ula_0|comp16bit:comparator|LessThan0~9                                                    ; 1       ;
; ula:ula_0|comp16bit:comparator|LessThan0~7                                                    ; 1       ;
; ula:ula_0|comp16bit:comparator|LessThan0~5                                                    ; 1       ;
; ula:ula_0|comp16bit:comparator|LessThan0~3                                                    ; 1       ;
; ula:ula_0|comp16bit:comparator|LessThan0~1                                                    ; 1       ;
+-----------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 1,006 / 94,460 ( 1 % ) ;
; C16 interconnects           ; 37 / 3,315 ( 1 % )     ;
; C4 interconnects            ; 632 / 60,840 ( 1 % )   ;
; Direct links                ; 118 / 94,460 ( < 1 % ) ;
; Global clocks               ; 2 / 16 ( 13 % )        ;
; Local interconnects         ; 364 / 33,216 ( 1 % )   ;
; R24 interconnects           ; 37 / 3,091 ( 1 % )     ;
; R4 interconnects            ; 600 / 81,294 ( < 1 % ) ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 13.07) ; Number of LABs  (Total = 45) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 0                            ;
; 2                                           ; 2                            ;
; 3                                           ; 2                            ;
; 4                                           ; 1                            ;
; 5                                           ; 2                            ;
; 6                                           ; 1                            ;
; 7                                           ; 1                            ;
; 8                                           ; 2                            ;
; 9                                           ; 0                            ;
; 10                                          ; 0                            ;
; 11                                          ; 0                            ;
; 12                                          ; 1                            ;
; 13                                          ; 0                            ;
; 14                                          ; 2                            ;
; 15                                          ; 1                            ;
; 16                                          ; 30                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.64) ; Number of LABs  (Total = 45) ;
+------------------------------------+------------------------------+
; 1 Clock                            ; 37                           ;
; 1 Clock enable                     ; 2                            ;
; 2 Clock enables                    ; 35                           ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 18.09) ; Number of LABs  (Total = 45) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 1                            ;
; 3                                            ; 2                            ;
; 4                                            ; 2                            ;
; 5                                            ; 1                            ;
; 6                                            ; 0                            ;
; 7                                            ; 2                            ;
; 8                                            ; 1                            ;
; 9                                            ; 0                            ;
; 10                                           ; 2                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 1                            ;
; 15                                           ; 1                            ;
; 16                                           ; 5                            ;
; 17                                           ; 0                            ;
; 18                                           ; 1                            ;
; 19                                           ; 2                            ;
; 20                                           ; 2                            ;
; 21                                           ; 2                            ;
; 22                                           ; 1                            ;
; 23                                           ; 2                            ;
; 24                                           ; 4                            ;
; 25                                           ; 2                            ;
; 26                                           ; 1                            ;
; 27                                           ; 1                            ;
; 28                                           ; 2                            ;
; 29                                           ; 1                            ;
; 30                                           ; 4                            ;
; 31                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 9.31) ; Number of LABs  (Total = 45) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 2                            ;
; 2                                               ; 4                            ;
; 3                                               ; 3                            ;
; 4                                               ; 3                            ;
; 5                                               ; 0                            ;
; 6                                               ; 0                            ;
; 7                                               ; 2                            ;
; 8                                               ; 3                            ;
; 9                                               ; 2                            ;
; 10                                              ; 4                            ;
; 11                                              ; 4                            ;
; 12                                              ; 7                            ;
; 13                                              ; 2                            ;
; 14                                              ; 3                            ;
; 15                                              ; 2                            ;
; 16                                              ; 2                            ;
; 17                                              ; 2                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 19.82) ; Number of LABs  (Total = 45) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 2                            ;
; 6                                            ; 2                            ;
; 7                                            ; 1                            ;
; 8                                            ; 2                            ;
; 9                                            ; 0                            ;
; 10                                           ; 1                            ;
; 11                                           ; 0                            ;
; 12                                           ; 2                            ;
; 13                                           ; 1                            ;
; 14                                           ; 2                            ;
; 15                                           ; 1                            ;
; 16                                           ; 3                            ;
; 17                                           ; 0                            ;
; 18                                           ; 2                            ;
; 19                                           ; 1                            ;
; 20                                           ; 2                            ;
; 21                                           ; 3                            ;
; 22                                           ; 2                            ;
; 23                                           ; 1                            ;
; 24                                           ; 0                            ;
; 25                                           ; 0                            ;
; 26                                           ; 3                            ;
; 27                                           ; 3                            ;
; 28                                           ; 2                            ;
; 29                                           ; 4                            ;
; 30                                           ; 3                            ;
; 31                                           ; 1                            ;
; 32                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; clk,I/O         ; clk                  ; 20.3              ;
; I/O             ; clk                  ; 2.1               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                ;
+-----------------------------------------------------+----------------------------------------------------+-------------------+
; Source Register                                     ; Destination Register                               ; Delay Added in ns ;
+-----------------------------------------------------+----------------------------------------------------+-------------------+
; RF_s1                                               ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[3] ; 1.087             ;
; RF_W_data[3]                                        ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[3] ; 0.866             ;
; data_ram_in[3]                                      ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[3] ; 0.866             ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:1:reg|reg16[3]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[3] ; 0.866             ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[3]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[3] ; 0.866             ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg|reg16[3]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[3] ; 0.866             ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:2:reg|reg16[3]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[3] ; 0.866             ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[3]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[3] ; 0.866             ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:4:reg|reg16[3]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[3] ; 0.866             ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[3]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[3] ; 0.866             ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:6:reg|reg16[3]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[3] ; 0.866             ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:9:reg|reg16[3]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[3] ; 0.866             ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:8:reg|reg16[3]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[3] ; 0.866             ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[3] ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[3] ; 0.866             ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[3] ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[3] ; 0.866             ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[3] ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[3] ; 0.866             ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:12:reg|reg16[3] ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[3] ; 0.866             ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:14:reg|reg16[3] ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[3] ; 0.866             ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:15:reg|reg16[3] ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[3] ; 0.866             ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:1:reg|reg16[2]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[3] ; 0.866             ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[2]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[3] ; 0.866             ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg|reg16[2]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[3] ; 0.866             ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:2:reg|reg16[2]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[3] ; 0.866             ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[2]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[3] ; 0.866             ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:4:reg|reg16[2]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[3] ; 0.866             ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[2]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[3] ; 0.866             ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:6:reg|reg16[2]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[3] ; 0.866             ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:9:reg|reg16[2]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[3] ; 0.866             ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:8:reg|reg16[2]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[3] ; 0.866             ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[2] ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[3] ; 0.866             ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[2] ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[3] ; 0.866             ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[2] ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[3] ; 0.866             ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:12:reg|reg16[2] ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[3] ; 0.866             ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:14:reg|reg16[2] ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[3] ; 0.866             ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:15:reg|reg16[2] ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[3] ; 0.866             ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:1:reg|reg16[1]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[3] ; 0.866             ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[1]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[3] ; 0.866             ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg|reg16[1]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[3] ; 0.866             ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:2:reg|reg16[1]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[3] ; 0.866             ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[1]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[3] ; 0.866             ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:4:reg|reg16[1]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[3] ; 0.866             ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[1]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[3] ; 0.866             ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:6:reg|reg16[1]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[3] ; 0.866             ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:9:reg|reg16[1]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[3] ; 0.866             ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:8:reg|reg16[1]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[3] ; 0.866             ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[1] ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[3] ; 0.866             ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[1] ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[3] ; 0.866             ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[1] ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[3] ; 0.866             ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:12:reg|reg16[1] ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[3] ; 0.866             ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:14:reg|reg16[1] ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[3] ; 0.866             ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:15:reg|reg16[1] ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[3] ; 0.866             ;
; RF_s0                                               ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[3] ; 0.866             ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:1:reg|reg16[0]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[3] ; 0.866             ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[0]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[3] ; 0.866             ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg|reg16[0]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[3] ; 0.866             ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:2:reg|reg16[0]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[3] ; 0.866             ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[0]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[3] ; 0.866             ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:4:reg|reg16[0]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[3] ; 0.866             ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[0]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[3] ; 0.866             ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:6:reg|reg16[0]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[3] ; 0.866             ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:9:reg|reg16[0]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[3] ; 0.866             ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:8:reg|reg16[0]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[3] ; 0.866             ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[0] ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[3] ; 0.866             ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[0] ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[3] ; 0.866             ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[0] ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[3] ; 0.866             ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:12:reg|reg16[0] ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[3] ; 0.866             ;
; RF_Rq_rd                                            ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[3] ; 0.866             ;
; RF_Rq_addr[3]                                       ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[3] ; 0.866             ;
; RF_Rq_addr[2]                                       ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[3] ; 0.866             ;
; RF_Rq_addr[1]                                       ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[3] ; 0.866             ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:14:reg|reg16[0] ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[3] ; 0.866             ;
; RF_Rq_addr[0]                                       ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[3] ; 0.866             ;
; alu_s1                                              ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[3] ; 0.866             ;
; alu_s0                                              ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[3] ; 0.866             ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:15:reg|reg16[0] ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[3] ; 0.866             ;
; RF_Rp_rd                                            ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[3] ; 0.866             ;
; RF_Rp_addr[3]                                       ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[3] ; 0.866             ;
; RF_Rp_addr[2]                                       ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[3] ; 0.866             ;
; RF_Rp_addr[1]                                       ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[3] ; 0.866             ;
; RF_Rp_addr[0]                                       ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[3] ; 0.866             ;
; RF_W_data[4]                                        ; RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg|reg16[4] ; 0.837             ;
; data_ram_in[4]                                      ; RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg|reg16[4] ; 0.837             ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:1:reg|reg16[4]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg|reg16[4] ; 0.837             ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[4]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg|reg16[4] ; 0.837             ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg|reg16[4]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg|reg16[4] ; 0.837             ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:2:reg|reg16[4]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg|reg16[4] ; 0.837             ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[4]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg|reg16[4] ; 0.837             ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:4:reg|reg16[4]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg|reg16[4] ; 0.837             ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[4]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg|reg16[4] ; 0.837             ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:6:reg|reg16[4]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg|reg16[4] ; 0.837             ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:9:reg|reg16[4]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg|reg16[4] ; 0.837             ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:8:reg|reg16[4]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg|reg16[4] ; 0.837             ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[4] ; RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg|reg16[4] ; 0.837             ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[4] ; RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg|reg16[4] ; 0.837             ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[4] ; RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg|reg16[4] ; 0.837             ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:12:reg|reg16[4] ; RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg|reg16[4] ; 0.837             ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:14:reg|reg16[4] ; RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg|reg16[4] ; 0.837             ;
; RF_16x16:rf_0|FFD_RF:\gen_registers:15:reg|reg16[4] ; RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg|reg16[4] ; 0.837             ;
; data_ram_in[0]                                      ; RF_16x16:rf_0|FFD_RF:\gen_registers:1:reg|reg16[0] ; 0.551             ;
; RF_W_data[0]                                        ; RF_16x16:rf_0|FFD_RF:\gen_registers:1:reg|reg16[0] ; 0.551             ;
+-----------------------------------------------------+----------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C35F672C6 for design "Datapath"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C50F672C6 is compatible
    Info (176445): Device EP2C70F672C6 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location E3
    Info (169125): Pin ~nCSO~ is reserved at location D3
    Info (169125): Pin ~LVDS150p/nCEO~ is reserved at location AE24
Critical Warning (169085): No exact pin location assignment(s) for 62 pins of 62 total pins
    Info (169086): Pin data_ram_out[0] not assigned to an exact location on the device
    Info (169086): Pin data_ram_out[1] not assigned to an exact location on the device
    Info (169086): Pin data_ram_out[2] not assigned to an exact location on the device
    Info (169086): Pin data_ram_out[3] not assigned to an exact location on the device
    Info (169086): Pin data_ram_out[4] not assigned to an exact location on the device
    Info (169086): Pin data_ram_out[5] not assigned to an exact location on the device
    Info (169086): Pin data_ram_out[6] not assigned to an exact location on the device
    Info (169086): Pin data_ram_out[7] not assigned to an exact location on the device
    Info (169086): Pin data_ram_out[8] not assigned to an exact location on the device
    Info (169086): Pin data_ram_out[9] not assigned to an exact location on the device
    Info (169086): Pin data_ram_out[10] not assigned to an exact location on the device
    Info (169086): Pin data_ram_out[11] not assigned to an exact location on the device
    Info (169086): Pin data_ram_out[12] not assigned to an exact location on the device
    Info (169086): Pin data_ram_out[13] not assigned to an exact location on the device
    Info (169086): Pin data_ram_out[14] not assigned to an exact location on the device
    Info (169086): Pin data_ram_out[15] not assigned to an exact location on the device
    Info (169086): Pin RF_Rp_zero not assigned to an exact location on the device
    Info (169086): Pin alu_comp_gt not assigned to an exact location on the device
    Info (169086): Pin RF_Rp_rd not assigned to an exact location on the device
    Info (169086): Pin RF_Rp_addr[3] not assigned to an exact location on the device
    Info (169086): Pin RF_Rp_addr[2] not assigned to an exact location on the device
    Info (169086): Pin RF_Rp_addr[1] not assigned to an exact location on the device
    Info (169086): Pin RF_Rp_addr[0] not assigned to an exact location on the device
    Info (169086): Pin RF_Rq_rd not assigned to an exact location on the device
    Info (169086): Pin RF_Rq_addr[3] not assigned to an exact location on the device
    Info (169086): Pin RF_Rq_addr[2] not assigned to an exact location on the device
    Info (169086): Pin RF_Rq_addr[1] not assigned to an exact location on the device
    Info (169086): Pin RF_Rq_addr[0] not assigned to an exact location on the device
    Info (169086): Pin data_ram_in[0] not assigned to an exact location on the device
    Info (169086): Pin RF_s0 not assigned to an exact location on the device
    Info (169086): Pin alu_s1 not assigned to an exact location on the device
    Info (169086): Pin alu_s0 not assigned to an exact location on the device
    Info (169086): Pin RF_s1 not assigned to an exact location on the device
    Info (169086): Pin RF_W_data[0] not assigned to an exact location on the device
    Info (169086): Pin clk not assigned to an exact location on the device
    Info (169086): Pin RF_W_wr not assigned to an exact location on the device
    Info (169086): Pin RF_W_addr[3] not assigned to an exact location on the device
    Info (169086): Pin RF_W_addr[2] not assigned to an exact location on the device
    Info (169086): Pin RF_W_addr[1] not assigned to an exact location on the device
    Info (169086): Pin RF_W_addr[0] not assigned to an exact location on the device
    Info (169086): Pin RF_W_data[1] not assigned to an exact location on the device
    Info (169086): Pin data_ram_in[1] not assigned to an exact location on the device
    Info (169086): Pin RF_W_data[2] not assigned to an exact location on the device
    Info (169086): Pin data_ram_in[2] not assigned to an exact location on the device
    Info (169086): Pin RF_W_data[3] not assigned to an exact location on the device
    Info (169086): Pin data_ram_in[3] not assigned to an exact location on the device
    Info (169086): Pin RF_W_data[4] not assigned to an exact location on the device
    Info (169086): Pin data_ram_in[4] not assigned to an exact location on the device
    Info (169086): Pin RF_W_data[5] not assigned to an exact location on the device
    Info (169086): Pin data_ram_in[5] not assigned to an exact location on the device
    Info (169086): Pin RF_W_data[6] not assigned to an exact location on the device
    Info (169086): Pin data_ram_in[6] not assigned to an exact location on the device
    Info (169086): Pin RF_W_data[7] not assigned to an exact location on the device
    Info (169086): Pin data_ram_in[7] not assigned to an exact location on the device
    Info (169086): Pin data_ram_in[8] not assigned to an exact location on the device
    Info (169086): Pin data_ram_in[9] not assigned to an exact location on the device
    Info (169086): Pin data_ram_in[10] not assigned to an exact location on the device
    Info (169086): Pin data_ram_in[11] not assigned to an exact location on the device
    Info (169086): Pin data_ram_in[12] not assigned to an exact location on the device
    Info (169086): Pin data_ram_in[13] not assigned to an exact location on the device
    Info (169086): Pin data_ram_in[14] not assigned to an exact location on the device
    Info (169086): Pin data_ram_in[15] not assigned to an exact location on the device
Warning (335093): TimeQuest Timing Analyzer is analyzing 8 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Datapath.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk (placed in PIN P2 (CLK2, LVDSCLK1p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node RF_s1 (placed in PIN P1 (CLK3, LVDSCLK1n, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G1
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node mux16bit:mux0|data_o[0]~0
        Info (176357): Destination node mux16bit:mux0|data_o[0]~1
        Info (176357): Destination node mux16bit:mux0|data_o[1]~3
        Info (176357): Destination node mux16bit:mux0|data_o[2]~5
        Info (176357): Destination node mux16bit:mux0|data_o[3]~7
        Info (176357): Destination node mux16bit:mux0|data_o[4]~9
        Info (176357): Destination node mux16bit:mux0|data_o[5]~11
        Info (176357): Destination node mux16bit:mux0|data_o[6]~13
        Info (176357): Destination node mux16bit:mux0|data_o[7]~15
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 60 (unused VREF, 3.3V VCCIO, 42 input, 18 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  62 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  57 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  56 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  58 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  65 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  58 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  58 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  56 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:00
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 8% of the available device resources in the region that extends from location X22_Y24 to location X32_Y36
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.72 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 18 output pins without output pin load capacitance assignment
    Info (306007): Pin "data_ram_out[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_ram_out[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_ram_out[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_ram_out[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_ram_out[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_ram_out[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_ram_out[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_ram_out[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_ram_out[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_ram_out[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_ram_out[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_ram_out[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_ram_out[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_ram_out[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_ram_out[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_ram_out[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RF_Rp_zero" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "alu_comp_gt" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file C:/altera/13.0sp1/Processador/Datapath/output_files/Datapath.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 4878 megabytes
    Info: Processing ended: Wed Jul 19 05:11:52 2023
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:06


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/altera/13.0sp1/Processador/Datapath/output_files/Datapath.fit.smsg.


