# Sayısal Tasarımm Lab.
Bu sayfa Sayısal Tasarım Lab. dersinde verdiğim deney içerikleri için hazırlanmıştır.

---

## Güncel Dönem
_Aşağıdaki linkler yardımıyla yeni deney sayfalarına gidebilirsiniz._
* [VHDL ile Kombinasyonel Devre Tasarımı (Kodlama ve Hata Bulma Teknikleri)](0_logic_design_lab/1_vhdl_ile_kombinasyonel_devre_tasarimi/readme.md)
* [VHDL ile Ardışıl Devre Tasarımı (Durum Makineleri)](0_logic_design_lab/2_vhdl_ile_ardisil_devre_tasarimi/readme.md)

## Geçmiş Dönem
* [VHDL ile Devre Tasarımı](0_logic_design_lab\_vhdl_ile_devre_tasarimi\readme.md)