DSI_CONTROL,VAR_0
DSI_CONTROL_HOST_ENABLE,VAR_1
DSI_CONTROL_LANES,FUNC_0
DSI_HOST_CONTROL,VAR_2
DSI_HOST_CONTROL_CRC_RESET,VAR_3
DSI_HOST_CONTROL_CS,VAR_4
DSI_HOST_CONTROL_ECC,VAR_5
DSI_HOST_CONTROL_FIFO_RESET,VAR_6
DSI_HOST_CONTROL_FIFO_SEL,VAR_7
DSI_HOST_CONTROL_HS,VAR_8
DSI_HOST_CONTROL_PKT_BTA,VAR_9
DSI_HOST_CONTROL_TX_TRIG_HOST,VAR_10
DSI_POWER_CONTROL,VAR_11
DSI_POWER_CONTROL_ENABLE,VAR_12
DSI_RD_DATA,VAR_13
DSI_STATUS,VAR_14
DSI_STATUS_OVERFLOW,VAR_15
DSI_STATUS_UNDERFLOW,VAR_16
DSI_WR_DATA,VAR_17
ENOSPC,VAR_18
MIPI_DSI_MSG_REQ_ACK,VAR_19
MIPI_DSI_MSG_USE_LPM,VAR_20
dev_err,FUNC_1
host_to_tegra,FUNC_2
mipi_dsi_create_packet,FUNC_3
tegra_dsi_read_response,FUNC_4
tegra_dsi_readl,FUNC_5
tegra_dsi_transmit,FUNC_6
tegra_dsi_wait_for_response,FUNC_7
tegra_dsi_writel,FUNC_8
tegra_dsi_writesl,FUNC_9
usleep_range,FUNC_10
tegra_dsi_host_transfer,FUNC_11
host,VAR_21
msg,VAR_22
dsi,VAR_23
packet,VAR_24
header,VAR_25
count,VAR_26
err,VAR_27
value,VAR_28
