 2
目錄 
中英文摘要 ............................................................................................. 3 
簡介 ......................................................................................................... 4 
多相雙模式控制策略 ............................................................................. 5 
設計準則 ................................................................................................. 7 
模擬與實驗結果 ..................................................................................... 11 
結論 ......................................................................................................... 17 
參考文獻 ................................................................................................. 17 
附件--出席國際學術會議報告............................................................... 18 
 4
I. 簡介 
根據國際大廠 Intel 的技術里程碑，在 2010 年之前 CPU 中將會有超過百萬的電晶體。其
工作電壓降至 0.8V，且工作電流超過 200A [1, 2]。除了效率需求外，由於在暫態電流回轉率(Slew 
Rate)以及輸出電壓偏移率上的嚴苛規格，暫態響應特性將是此ㄧ應用電源設計中主要的挑戰。
例如，Intel 之 VRD 10.1 規格要求低於 19mV 的靜態穩壓率，以及在 1 微秒中提供高達 120A
的負載電流，其電壓降不得高過 50mV [3, 4]。如圖一所示，Intel 也依據不同的 CPU 電流定義
所謂壓降(Voltage Droop)規格。當 CPU 電流增加時，核心電壓 Vcore將隨之降低，且必須介於
最高與最低電壓之間。該壓降功能將有助於減少 CPU 於重載操作條件下的功率損耗。許多種
高效能穩壓模組已經被研究用以供應新一代 CPU 電源，最普遍應用的 VRM 電路係如圖二(a)
所示之多相降壓直流/直流轉換器。尤其在可攜式產品上，該直流/直流轉換器的暫態響應速度
除了必須滿足相關規格，且從體積與成本觀點來看，亦不得使用太多輸出電容。採用傳統的電
壓、電流模式控制方法，除非提高其切換頻率，否則暫態響應速度不夠快 [5]。然而提高切換
速度，將導致嚴重的切換損耗。如圖二(b)所示，一種磁滯控制法具有即時響應的優點，可是其
切換頻率受到負載條件與元件特性的影響。變頻操作將導致效率最佳化設計與電磁干擾防治上
的困難 [6, 7]。本計畫研究一種雙模式控制多相直流/直流轉換器，具有高效率、簡單控制及快
速暫態響應等優點。其動作原理和設計準則將在以下章節詳細來討論，ㄧ部雛型電路也被模擬
與實現以驗證其可行性。 
 
圖一 CPU 電源之負載線規格 
 
(a) 
 6
⎪⎪⎩
⎪⎪⎨
⎧
≤≤+−−
≤≤−−
=
21
p
1
off
p
10
p
o
on
p
ttt,
2
I
)tt(
t
I
ttt,
2
I
)tt(
t
I
 (2) 
o1
t
0t cocco
Vdt)t(iCR)t(i)t(v +∫+⋅=  
⎪⎪⎩
⎪⎪⎨
⎧
≤≤+⋅+−⋅−+−−
≤≤+⋅−−−⋅+−
=
21o
cp
1
off
cp
o
p2
1
offo
p
10o
cp
o
o
p
on
cp2
o
ono
p
ttt,V
2
RI
)tt)(
t
RI
C2
I
()tt(
tC2
I
ttt,V
2
RI
)tt)(
C2
I
t
RI
()tt(
tC2
I
 (3) 
其中 Ip 係電感電流漣波的峰值；Rc 係輸出電容的等效串聯電阻 ESR。在最低電壓與最高電壓
可得到 tmin 及 tmax 如下： 
co
on
0min RC2
t
tt ⋅−+= , (4) 
co
off
1max RC2
t
tt ⋅−+= , (5) 
對於磁滯操作模式，上側晶體應該在最高電壓點截止；且在最低電壓點導通。意即，式
(6)和式(7)必須被滿足。通常，CPU 電壓遠低於輸入電壓，使得 toff時間較長，輸出電容之 ESR
大小應該由式(7)來決定。當該條件滿足時，電壓漣波將低於(IpRc)。 
oso
on
c Cf2C2
t
R δ=≥ , (6) 
oso
off
c Cf2
1
C2
t
R δ−=≥ , (7) 
其中δ係上側晶體之責任週期；fs係切換頻率。 
 
圖三 所研究之雙模式控制策略 
 8
B. 電流平衡控制 
電流平衡控制將使得各相溫度特性平衡，且元件不需要預留過高的設計邊限。電流不平
衡則增加導通損耗和輸出電壓漣波，圖五所示係本計畫所採用之電流平衡控制電路。接腳 VIL
係連接電流感測電阻之輸出側；接腳 VIH 則連接電流感測電阻之電感側。所有的 VIH 和 VIL 訊
號被加總，產生各相之平均電流訊號 VI(AVG)；放大器 A2 轉換 A 相的電感電流 A；放大器 A3
當作誤差放大器且驅動可調電流源 Is2；電流源 Is1 提供固定的 20µA 電流對內部電容 CT 做充電；
如果各相電流平衡，充電電流保持 20µA。倘若 A 相電流感測電壓和平均值 Is2具有 1mV 的電
壓差，另外 3.4µA 的電流將注入該電容，此將使電容電壓增加較快。該電容電壓會和回授電壓
相比較，使電晶體提早截止，以減少 A 相之責任週期，降低 A 相電流。 
 
圖五 電流平衡電路 
C. 多相交錯控制 
多相交錯能夠以如圖六(a)所示之 D 型正反器來實現，此電路廣泛使用於產生四相控制
[6]。圖六(b)所示係該交錯電路之訊號波形。訊號 Pulse_IN 的時脈頻率係各相切換頻率的四倍，
根據該訊號 Pulse_IN 依序產生四相的控制信號。 
       
(a)                                   (b) 
圖六(a) 多相交錯電路 (b)電路波形 
 10
( ) ( )[ ]
( )( ( )( )[ ]44322321
44122
ea CsR1C||CsR1CCsR
CRRs1CsR1K +++
+++=  (13) 
兩個零點能夠修正三個極點，使得在交越頻率具有–1 的增益斜率，以穩定操作。在暫態
操作下，磁滯控制被採用，使得轉換器具有快速的響應速度，且不需要回路補償設計。 
 
(a) 
1
2
100 1K 10K 100K
WFM.2   PHA SE(VO) vs. FREQUENCY in Hz
180
140
100.0
60.0
20.0
P
H
A
S
E
(V
O
) i
n 
D
eg
80.0
40.0
0
-40.0
-80.0
V
D
B
(V
O
) i
n 
dB
 (V
ol
ts
)
 
(b) 
 
(c) 
圖七(a) Type-2 補償及 (b)模擬電路 (c) Type-3 補償電路 
 12
VCC
VEE
5
2
3
X12
LM311T
R13
600
VoscD
Y23
RampD
4
E6
6
6
X13
IRFZ48S
D6
10KQ30
7
LD
0.7u
8
Rc
1.5m
Co
1980U
Vin
20
LD
VoSWD
Vcc
5
Vcc
11
R1
1k
12
C2
0.00185u
9
V12
1.3
R2
16K
C3
18.7p
Vcc
Vcc
VCC
VEE
23
24
X17
LM311T
R19
600
VoscB
RampB
25
E8
6
27
X18
IRFZ48S
D8
10KQ30
LB
SWB
Vcc
VCC
VEE
32
33
X19
LM311T
R21
600
VoscA
RampA
34
E9
6
36
X20
IRFZ48S
D9
10KQ30
LA
SWA
Vcc
LB
0.7u
LA
0.7u
Vin
Vin
Vin
Vin
VCC
VEE
13
14
X21
LM311T
R23
600
VoscC
RampC
15
E10
6
16
X22
IRFZ48S
D11
10KQ30
LC
SWC
Vcc
LC
0.7u
Vin
VCC
VEE
X1
EL2176E
ICo
Io
Io
 
圖八 傳統電壓模式控制之模擬電路 
 14
VCC
VEE
5
2
X12
LM311T
R13
600
VoscD
Y23
RampD
4
E6
6
6
X13
IRFZ48S
D6
10KQ30
LD
0.7u
8
Rc
1.5m
Co
1980U
Vin
20
LD
VoSWD
Vcc
5
Vcc
11
R1x
1k
12
C2
0.00185u
9
V12
1.3
R2x
16K
C3
18.7p
Vcc
Vcc
VCC
VEE
23
X17
LM311T
R19
600
VoscB
RampB
25
E8
6
27
X18
IRFZ48S
D8
10KQ30
LB
SWB
Vcc
VCC
VEE
32
X19
LM311T
R21
600
VoscA
RampA
34
E9
6
36
X20
IRFZ48S
D9
10KQ30
LA
SWA
Vcc
LB
0.7u
LA
0.7u
Vin
Vin
Vin
Vin
VCC
VEE
13
X21
LM311T
R23
600
VoscC
RampC
15
E10
6
16
X22
IRFZ48S
D11
10KQ30
LC
SWC
Vcc
LC
0.7u
Vin
VCC
VEE
X1
EL2176E
ICo
Io
Io
VCC
VEE
17
X2
LM311T
R1
600
V1
1.285
Y3
VCC
VEE
20
X3
LM311T
R2
600
V2
1.315
Y4
35
28
PWMA
PWMB
PWMC
PWMD
Vo
OV
OV
DRIA
DRIB
DRIC
DRIA
DRIC
PWMA
PWMC
PWMD
29
30
31
38
DRID
DRID
DRIB
PWMB
Y540
X4A
74HC08
41
X4B
74HC08
42
X4C
74HC08
43
X4D
74HC08
37
X5A
74HCT32
33
X5B
74HCT32
19
X5C
74HCT32
14
X5D
74HCT32
UV
UV
A 
D 
A1
D2A
A 
D 
A2
D2A
A 
D 
A3
D2A
A 
D 
A5
D2A
A
 
D
 
A4
A2DA
 
D
 
A6
A2D
A 
D 
A7
A2D
A 
D 
A8
A2D
A 
D 
A9
A2D
A 
D 
A10
A2D
Vo
Vo
V3
5
Vdd
Vdd
 
圖十 所研究雙模式控制之模擬電路 
 16
 
(c) 
1.1
1.125
1.15
1.175
1.2
1.225
1.25
1.275
1.3
0 20 40 60 80
Load(A)
O
ut
pu
t V
ol
ta
ge
(V
) M inimum
Maximum
Measured
 
(d) 
0
10
20
30
40
50
60
70
80
90
100
0 20 40 60 80
Load(A)
Ef
fic
ie
nc
y(
%
)
9V
20V
 
(e) 
圖十二 所研究雙模式控制之實驗結果 
 18
 
行政院國家科學委員會補助國內專家學者出席國際學術會議報告 
                                                          95 年  08 月 23 日 
報告人姓名 
 
邱煌仁 
 
服務機構
及職稱 
國立台灣科技大學電子系 
副教授 
時間 
會議地點 
自 95 年 08 月 14 日 
至 95 年 08 月 16 日 
美國夏威夷 
本會核定 
補助文號 NSC 95-2221-E-011-215- 
會議 
名稱 
(中文) IASTED 智慧型系統與控制國際研討會 
(英文) The IASTED International Conference on Intelligent Systems and 
Control (ISC’06) 
發表 
論文 
題目 
A Frequency-Modulation Control Method for Elimination of Acoustic 
Resonance in HID Lamps 
報告內容應包括下列各項： 
一、參加會議經過 
二、與會心得 
三、考察參觀活動(無是項活動者省略) 
四、建議 
五、攜回資料名稱及內容 
六、其他 
 
 
 
 
附件
 
 20
 
 22
 
 24
 
表 Y04 
行政院國家科學委員會補助國內專家學者出席國際學術會議報告 
                                                          95 年  08 月 23 日 
報告人姓名 
 
邱煌仁 
 
服務機構
及職稱 
國立台灣科技大學電子系 
副教授 
時間 
會議地點 
自 95年 08月 14日 
至 95年 08月 16日 
美國夏威夷 
本會核定 
補助文號 NSC 95-2221-E-011-215- 
會議 
名稱 
(中文) IASTED智慧型系統與控制國際研討會 
(英文) The IASTED International Conference on Intelligent Systems and 
Control (ISC’06) 
發表 
論文 
題目 
A Frequency-Modulation Control Method for Elimination of Acoustic 
Resonance in HID Lamps 
報告內容應包括下列各項： 
一、參加會議經過 
二、與會心得 
三、考察參觀活動(無是項活動者省略) 
四、建議 
五、攜回資料名稱及內容 
六、其他 
 
 
 
 
???
 
表 Y04 
 
表 Y04 
 
表 Y04 
 
