# Verilog-Practice
HDLBits website practices

## 筆記區
(一). 基本宣告
  1. module: 起始宣告，裡面放置input、output腳位，最後面需搭配endmodule。
