---
Title: 問題3-29 (3.3.4 A Simulator for Digital Circuits)
Category:
- SICP
Date: 2008-05-04T00:00:02+09:00
URL: https://kiririmode.hatenablog.jp/entry/20080504/p3
EditURL: https://blog.hatena.ne.jp/kiririmode/kiririmode.hatenablog.jp/atom/entry/8454420450078214973
---


or-gate を，and-gate と inverter で構成しろという問題．
こんな感じかと思われ．
>|scheme|
(define (or-gate a1 a2 output)
  (let ((x (make-wire)) (y (make-wire))
	(z (make-wire)))
    (inverter a1 x)
    (inverter a2 y)
    (and-gate x y z)
    (inverter z output))
  'ok)
||<
遅延の方は，inverter 2 つ分と and-gate 1 つ分ということで，2*inverter-delay + and-gate-delay になるかなー．
