[SimEng] Build metadata:
[SimEng] 	Version: 0.9.6
[SimEng] 	Compile Time - Date: 10:37:44 - May 21 2024
[SimEng] 	Build type: RelWithDebInfo
[SimEng] 	Compile options: -Wall;$<$<COMPILE_LANGUAGE:CXX>:-fno-rtti>
[SimEng] 	Test suite: ON

[SimEng] Running in Emulation mode
[SimEng] Workload: /home/rahat/mphil-project/SimEng/progs/prog_tsvc276_a
[SimEng] Config file: /home/rahat/mphil-project/SimEng/configs/DEMO_RISCV.yaml
[SimEng] ISA: rv64
[SimEng] Auto-generated Special File directory: True
[SimEng] Special File directory used: /home/rahat/mphil-project/SimEng/build/specialFiles/
[SimEng] Number of Cores: 1
[SimEng] Starting...

0
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (fp)
vl2r.v v10, (a5)
vl2r.v v12, (a3)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a3)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (a4)
vl2r.v v10, (fp)
vl2r.v v12, (a5)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a5)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (fp)
vl2r.v v10, (a5)
vl2r.v v12, (a3)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a3)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (a4)
vl2r.v v10, (fp)
vl2r.v v12, (a5)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a5)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (fp)
vl2r.v v10, (a5)
vl2r.v v12, (a3)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a3)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (a4)
vl2r.v v10, (fp)
vl2r.v v12, (a5)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a5)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (fp)
vl2r.v v10, (a5)
vl2r.v v12, (a3)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a3)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (a4)
vl2r.v v10, (fp)
vl2r.v v12, (a5)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a5)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (fp)
vl2r.v v10, (a5)
vl2r.v v12, (a3)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a3)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (a4)
vl2r.v v10, (fp)
vl2r.v v12, (a5)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a5)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (fp)
vl2r.v v10, (a5)
vl2r.v v12, (a3)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a3)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (a4)
vl2r.v v10, (fp)
vl2r.v v12, (a5)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a5)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (fp)
vl2r.v v10, (a5)
vl2r.v v12, (a3)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a3)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (a4)
vl2r.v v10, (fp)
vl2r.v v12, (a5)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a5)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (fp)
vl2r.v v10, (a5)
vl2r.v v12, (a3)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a3)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (a4)
vl2r.v v10, (fp)
vl2r.v v12, (a5)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a5)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (fp)
vl2r.v v10, (a5)
vl2r.v v12, (a3)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a3)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (a4)
vl2r.v v10, (fp)
vl2r.v v12, (a5)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a5)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (fp)
vl2r.v v10, (a5)
vl2r.v v12, (a3)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a3)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (a4)
vl2r.v v10, (fp)
vl2r.v v12, (a5)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a5)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (fp)
vl2r.v v10, (a5)
vl2r.v v12, (a3)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a3)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (a4)
vl2r.v v10, (fp)
vl2r.v v12, (a5)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a5)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (fp)
vl2r.v v10, (a5)
vl2r.v v12, (a3)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a3)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (a4)
vl2r.v v10, (fp)
vl2r.v v12, (a5)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a5)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (fp)
vl2r.v v10, (a5)
vl2r.v v12, (a3)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a3)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (a4)
vl2r.v v10, (fp)
vl2r.v v12, (a5)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a5)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (fp)
vl2r.v v10, (a5)
vl2r.v v12, (a3)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a3)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (a4)
vl2r.v v10, (fp)
vl2r.v v12, (a5)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a5)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (fp)
vl2r.v v10, (a5)
vl2r.v v12, (a3)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a3)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (a4)
vl2r.v v10, (fp)
vl2r.v v12, (a5)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a5)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (fp)
vl2r.v v10, (a5)
vl2r.v v12, (a3)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a3)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (a4)
vl2r.v v10, (fp)
vl2r.v v12, (a5)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a5)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (fp)
vl2r.v v10, (a5)
vl2r.v v12, (a3)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a3)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (a4)
vl2r.v v10, (fp)
vl2r.v v12, (a5)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a5)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (fp)
vl2r.v v10, (a5)
vl2r.v v12, (a3)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a3)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (a4)
vl2r.v v10, (fp)
vl2r.v v12, (a5)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a5)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (fp)
vl2r.v v10, (a5)
vl2r.v v12, (a3)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a3)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (a4)
vl2r.v v10, (fp)
vl2r.v v12, (a5)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a5)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (fp)
vl2r.v v10, (a5)
vl2r.v v12, (a3)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a3)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (a4)
vl2r.v v10, (fp)
vl2r.v v12, (a5)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a5)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (fp)
vl2r.v v10, (a5)
vl2r.v v12, (a3)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a3)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (a4)
vl2r.v v10, (fp)
vl2r.v v12, (a5)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a5)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (fp)
vl2r.v v10, (a5)
vl2r.v v12, (a3)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a3)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (a4)
vl2r.v v10, (fp)
vl2r.v v12, (a5)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a5)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (fp)
vl2r.v v10, (a5)
vl2r.v v12, (a3)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a3)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (a4)
vl2r.v v10, (fp)
vl2r.v v12, (a5)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a5)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (fp)
vl2r.v v10, (a5)
vl2r.v v12, (a3)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a3)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (a4)
vl2r.v v10, (fp)
vl2r.v v12, (a5)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a5)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (fp)
vl2r.v v10, (a5)
vl2r.v v12, (a3)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a3)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (a4)
vl2r.v v10, (fp)
vl2r.v v12, (a5)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a5)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (fp)
vl2r.v v10, (a5)
vl2r.v v12, (a3)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a3)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (a4)
vl2r.v v10, (fp)
vl2r.v v12, (a5)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a5)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (fp)
vl2r.v v10, (a5)
vl2r.v v12, (a3)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a3)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (a4)
vl2r.v v10, (fp)
vl2r.v v12, (a5)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a5)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (fp)
vl2r.v v10, (a5)
vl2r.v v12, (a3)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a3)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (a4)
vl2r.v v10, (fp)
vl2r.v v12, (a5)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a5)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (fp)
vl2r.v v10, (a5)
vl2r.v v12, (a3)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a3)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (a4)
vl2r.v v10, (fp)
vl2r.v v12, (a5)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a5)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (fp)
vl2r.v v10, (a5)
vl2r.v v12, (a3)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a3)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (a4)
vl2r.v v10, (fp)
vl2r.v v12, (a5)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a5)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (fp)
vl2r.v v10, (a5)
vl2r.v v12, (a3)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a3)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (a4)
vl2r.v v10, (fp)
vl2r.v v12, (a5)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a5)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (fp)
vl2r.v v10, (a5)
vl2r.v v12, (a3)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a3)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (a4)
vl2r.v v10, (fp)
vl2r.v v12, (a5)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a5)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (fp)
vl2r.v v10, (a5)
vl2r.v v12, (a3)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a3)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (a4)
vl2r.v v10, (fp)
vl2r.v v12, (a5)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a5)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (fp)
vl2r.v v10, (a5)
vl2r.v v12, (a3)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a3)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (a4)
vl2r.v v10, (fp)
vl2r.v v12, (a5)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a5)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (fp)
vl2r.v v10, (a5)
vl2r.v v12, (a3)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a3)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (a4)
vl2r.v v10, (fp)
vl2r.v v12, (a5)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a5)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (fp)
vl2r.v v10, (a5)
vl2r.v v12, (a3)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a3)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (a4)
vl2r.v v10, (fp)
vl2r.v v12, (a5)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a5)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (fp)
vl2r.v v10, (a5)
vl2r.v v12, (a3)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a3)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (a4)
vl2r.v v10, (fp)
vl2r.v v12, (a5)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a5)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (fp)
vl2r.v v10, (a5)
vl2r.v v12, (a3)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a3)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (a4)
vl2r.v v10, (fp)
vl2r.v v12, (a5)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a5)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (fp)
vl2r.v v10, (a5)
vl2r.v v12, (a3)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a3)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (a4)
vl2r.v v10, (fp)
vl2r.v v12, (a5)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a5)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (fp)
vl2r.v v10, (a5)
vl2r.v v12, (a3)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a3)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (a4)
vl2r.v v10, (fp)
vl2r.v v12, (a5)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a5)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (fp)
vl2r.v v10, (a5)
vl2r.v v12, (a3)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a3)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (a4)
vl2r.v v10, (fp)
vl2r.v v12, (a5)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a5)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (fp)
vl2r.v v10, (a5)
vl2r.v v12, (a3)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a3)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (a4)
vl2r.v v10, (fp)
vl2r.v v12, (a5)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a5)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (fp)
vl2r.v v10, (a5)
vl2r.v v12, (a3)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a3)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (a4)
vl2r.v v10, (fp)
vl2r.v v12, (a5)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a5)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (fp)
vl2r.v v10, (a5)
vl2r.v v12, (a3)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a3)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (a4)
vl2r.v v10, (fp)
vl2r.v v12, (a5)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a5)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (fp)
vl2r.v v10, (a5)
vl2r.v v12, (a3)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a3)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (a4)
vl2r.v v10, (fp)
vl2r.v v12, (a5)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a5)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (fp)
vl2r.v v10, (a5)
vl2r.v v12, (a3)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a3)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (a4)
vl2r.v v10, (fp)
vl2r.v v12, (a5)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a5)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (fp)
vl2r.v v10, (a5)
vl2r.v v12, (a3)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a3)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (a4)
vl2r.v v10, (fp)
vl2r.v v12, (a5)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a5)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (fp)
vl2r.v v10, (a5)
vl2r.v v12, (a3)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a3)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (a4)
vl2r.v v10, (fp)
vl2r.v v12, (a5)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a5)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (fp)
vl2r.v v10, (a5)
vl2r.v v12, (a3)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a3)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (a4)
vl2r.v v10, (fp)
vl2r.v v12, (a5)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a5)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (fp)
vl2r.v v10, (a5)
vl2r.v v12, (a3)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a3)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (a4)
vl2r.v v10, (fp)
vl2r.v v12, (a5)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a5)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (fp)
vl2r.v v10, (a5)
vl2r.v v12, (a3)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a3)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (a4)
vl2r.v v10, (fp)
vl2r.v v12, (a5)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a5)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (fp)
vl2r.v v10, (a5)
vl2r.v v12, (a3)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a3)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (a4)
vl2r.v v10, (fp)
vl2r.v v12, (a5)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a5)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (fp)
vl2r.v v10, (a5)
vl2r.v v12, (a3)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a3)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (a4)
vl2r.v v10, (fp)
vl2r.v v12, (a5)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a5)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (fp)
vl2r.v v10, (a5)
vl2r.v v12, (a3)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a3)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (a4)
vl2r.v v10, (fp)
vl2r.v v12, (a5)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a5)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (fp)
vl2r.v v10, (a5)
vl2r.v v12, (a3)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a3)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (a4)
vl2r.v v10, (fp)
vl2r.v v12, (a5)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a5)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (fp)
vl2r.v v10, (a5)
vl2r.v v12, (a3)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a3)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (a4)
vl2r.v v10, (fp)
vl2r.v v12, (a5)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a5)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (fp)
vl2r.v v10, (a5)
vl2r.v v12, (a3)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a3)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (a4)
vl2r.v v10, (fp)
vl2r.v v12, (a5)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a5)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (fp)
vl2r.v v10, (a5)
vl2r.v v12, (a3)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a3)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (a4)
vl2r.v v10, (fp)
vl2r.v v12, (a5)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a5)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (fp)
vl2r.v v10, (a5)
vl2r.v v12, (a3)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a3)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (a4)
vl2r.v v10, (fp)
vl2r.v v12, (a5)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a5)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (fp)
vl2r.v v10, (a5)
vl2r.v v12, (a3)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a3)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (a4)
vl2r.v v10, (fp)
vl2r.v v12, (a5)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a5)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (fp)
vl2r.v v10, (a5)
vl2r.v v12, (a3)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a3)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (a4)
vl2r.v v10, (fp)
vl2r.v v12, (a5)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a5)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (fp)
vl2r.v v10, (a5)
vl2r.v v12, (a3)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a3)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (a4)
vl2r.v v10, (fp)
vl2r.v v12, (a5)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a5)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (fp)
vl2r.v v10, (a5)
vl2r.v v12, (a3)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a3)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (a4)
vl2r.v v10, (fp)
vl2r.v v12, (a5)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a5)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (fp)
vl2r.v v10, (a5)
vl2r.v v12, (a3)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a3)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (a4)
vl2r.v v10, (fp)
vl2r.v v12, (a5)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a5)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (fp)
vl2r.v v10, (a5)
vl2r.v v12, (a3)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a3)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (a4)
vl2r.v v10, (fp)
vl2r.v v12, (a5)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a5)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (fp)
vl2r.v v10, (a5)
vl2r.v v12, (a3)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a3)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (a4)
vl2r.v v10, (fp)
vl2r.v v12, (a5)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a5)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (fp)
vl2r.v v10, (a5)
vl2r.v v12, (a3)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a3)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (a4)
vl2r.v v10, (fp)
vl2r.v v12, (a5)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a5)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (fp)
vl2r.v v10, (a5)
vl2r.v v12, (a3)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a3)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (a4)
vl2r.v v10, (fp)
vl2r.v v12, (a5)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a5)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (fp)
vl2r.v v10, (a5)
vl2r.v v12, (a3)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a3)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (a4)
vl2r.v v10, (fp)
vl2r.v v12, (a5)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a5)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (fp)
vl2r.v v10, (a5)
vl2r.v v12, (a3)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a3)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (a4)
vl2r.v v10, (fp)
vl2r.v v12, (a5)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a5)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (fp)
vl2r.v v10, (a5)
vl2r.v v12, (a3)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a3)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (a4)
vl2r.v v10, (fp)
vl2r.v v12, (a5)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a5)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (fp)
vl2r.v v10, (a5)
vl2r.v v12, (a3)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a3)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (a4)
vl2r.v v10, (fp)
vl2r.v v12, (a5)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a5)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (fp)
vl2r.v v10, (a5)
vl2r.v v12, (a3)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a3)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (a4)
vl2r.v v10, (fp)
vl2r.v v12, (a5)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a5)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (fp)
vl2r.v v10, (a5)
vl2r.v v12, (a3)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a3)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (a4)
vl2r.v v10, (fp)
vl2r.v v12, (a5)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a5)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (fp)
vl2r.v v10, (a5)
vl2r.v v12, (a3)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a3)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (a4)
vl2r.v v10, (fp)
vl2r.v v12, (a5)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a5)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (fp)
vl2r.v v10, (a5)
vl2r.v v12, (a3)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a3)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (a4)
vl2r.v v10, (fp)
vl2r.v v12, (a5)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a5)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (fp)
vl2r.v v10, (a5)
vl2r.v v12, (a3)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a3)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (a4)
vl2r.v v10, (fp)
vl2r.v v12, (a5)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a5)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (fp)
vl2r.v v10, (a5)
vl2r.v v12, (a3)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a3)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (a4)
vl2r.v v10, (fp)
vl2r.v v12, (a5)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a5)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (fp)
vl2r.v v10, (a5)
vl2r.v v12, (a3)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a3)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (a4)
vl2r.v v10, (fp)
vl2r.v v12, (a5)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a5)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (fp)
vl2r.v v10, (a5)
vl2r.v v12, (a3)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a3)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (a4)
vl2r.v v10, (fp)
vl2r.v v12, (a5)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a5)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (fp)
vl2r.v v10, (a5)
vl2r.v v12, (a3)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a3)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (a4)
vl2r.v v10, (fp)
vl2r.v v12, (a5)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a5)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (fp)
vl2r.v v10, (a5)
vl2r.v v12, (a3)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a3)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (a4)
vl2r.v v10, (fp)
vl2r.v v12, (a5)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a5)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (fp)
vl2r.v v10, (a5)
vl2r.v v12, (a3)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a3)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (a4)
vl2r.v v10, (fp)
vl2r.v v12, (a5)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a5)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (fp)
vl2r.v v10, (a5)
vl2r.v v12, (a3)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a3)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (a4)
vl2r.v v10, (fp)
vl2r.v v12, (a5)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a5)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (fp)
vl2r.v v10, (a5)
vl2r.v v12, (a3)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a3)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (a4)
vl2r.v v10, (fp)
vl2r.v v12, (a5)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a5)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (fp)
vl2r.v v10, (a5)
vl2r.v v12, (a3)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a3)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (a4)
vl2r.v v10, (fp)
vl2r.v v12, (a5)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a5)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (fp)
vl2r.v v10, (a5)
vl2r.v v12, (a3)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a3)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (a4)
vl2r.v v10, (fp)
vl2r.v v12, (a5)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a5)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (fp)
vl2r.v v10, (a5)
vl2r.v v12, (a3)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a3)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (a4)
vl2r.v v10, (fp)
vl2r.v v12, (a5)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a5)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (fp)
vl2r.v v10, (a5)
vl2r.v v12, (a3)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a3)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (a4)
vl2r.v v10, (fp)
vl2r.v v12, (a5)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a5)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (fp)
vl2r.v v10, (a5)
vl2r.v v12, (a3)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a3)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (a4)
vl2r.v v10, (fp)
vl2r.v v12, (a5)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a5)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (fp)
vl2r.v v10, (a5)
vl2r.v v12, (a3)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a3)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (a4)
vl2r.v v10, (fp)
vl2r.v v12, (a5)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a5)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (fp)
vl2r.v v10, (a5)
vl2r.v v12, (a3)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a3)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (a4)
vl2r.v v10, (fp)
vl2r.v v12, (a5)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a5)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (fp)
vl2r.v v10, (a5)
vl2r.v v12, (a3)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a3)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (a4)
vl2r.v v10, (fp)
vl2r.v v12, (a5)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a5)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (fp)
vl2r.v v10, (a5)
vl2r.v v12, (a3)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a3)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (a4)
vl2r.v v10, (fp)
vl2r.v v12, (a5)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a5)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (fp)
vl2r.v v10, (a5)
vl2r.v v12, (a3)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a3)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (a4)
vl2r.v v10, (fp)
vl2r.v v12, (a5)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a5)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (fp)
vl2r.v v10, (a5)
vl2r.v v12, (a3)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a3)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (a4)
vl2r.v v10, (fp)
vl2r.v v12, (a5)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a5)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (fp)
vl2r.v v10, (a5)
vl2r.v v12, (a3)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a3)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (a4)
vl2r.v v10, (fp)
vl2r.v v12, (a5)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a5)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (fp)
vl2r.v v10, (a5)
vl2r.v v12, (a3)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a3)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (a4)
vl2r.v v10, (fp)
vl2r.v v12, (a5)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a5)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (fp)
vl2r.v v10, (a5)
vl2r.v v12, (a3)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a3)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (a4)
vl2r.v v10, (fp)
vl2r.v v12, (a5)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a5)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (fp)
vl2r.v v10, (a5)
vl2r.v v12, (a3)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a3)
vsetvli a2, zero, e32, m2, ta, ma
vl2r.v v8, (a4)
vl2r.v v10, (fp)
vl2r.v v12, (a5)
vmacc.vv v12, v8, v10, 
vs2r.v v12, (a5)
Doing Rewrite
Done: 105024

[SimEng:ExceptionHandler] Received exit_group syscall: terminating with exit code 0
[SimEng:Core] Halting due to fatal exception

[SimEng] branch.executed: 165056
[SimEng] cycles: 1609192
[SimEng] retired: 1266830

[SimEng] Finished 1609192 ticks in 593ms (2714 kHz, 2.1 MIPS)
