# 编码规范

## 复位

Xilinx官方的建议是能不复位就不复位，
如果需要复位的话优先使用同步复位
(见[UG949](https://docs.amd.com/r/zh-CN/ug949-vivado-design-methodology/%E5%A4%8D%E4%BD%8D))

一般来说，
控制信号如（状态机、计数器等）需要复位，
而数据信号不需要复位。
但是一些数据不复位的话会在仿真中显示为`x`，
可以使用赋初值的方式代替。

### 同步复位

```verilog
always @(posedge aclk) begin
    if (!aresetn) begin
        ...
    end else begin
        ... 
    end
end
```

### 赋初值

```verilog
reg register = INIT_WORD;
```

或

```verilog
initial begin
    register = INIT_WORD;
end
```

注意赋初值在FPGA中是可综合的行为，
可以用这种方法赋值一些常量，
不过如果是变量的话还是复位更稳妥。

## 代码结构

建议控制通路和数据通路分开，
便于维护。
