<?xml version="1.0" encoding="UTF-8"?>
<!-- Product Version: Vivado v2015.2 (64-bit)              -->
<!--                                                         -->
<!-- Copyright 1986-2015 Xilinx, Inc. All Rights Reserved.   -->

<Project Version="7" Minor="5" Path="C:/Users/Kjersti/Documents/Skole/Dig.design/Project/RSA2016/RSA2016.xpr">
  <DefaultLaunch Dir="$PRUNDIR"/>
  <Configuration>
    <Option Name="Id" Val="7a531b80a5a140c492929972f59d0b98"/>
    <Option Name="Part" Val="xc7k70tfbv676-1"/>
    <Option Name="CompiledLibDir" Val="$PCACHEDIR/compile_simlib"/>
    <Option Name="TargetLanguage" Val="VHDL"/>
    <Option Name="SimulatorLanguage" Val="VHDL"/>
    <Option Name="BoardPart" Val=""/>
    <Option Name="ActiveSimSet" Val="sim_2"/>
    <Option Name="DefaultLib" Val="xil_defaultlib"/>
    <Option Name="EnableCoreContainer" Val="FALSE"/>
    <Option Name="EnableCoreContainerForIPI" Val="FALSE"/>
  </Configuration>
  <FileSets Version="1" Minor="31">
    <FileSet Name="sources_1" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
      <Filter Type="Srcs"/>
      <File Path="$PSRCDIR/sources_1/imports/RSA_2016/blakley_RSA.vhd">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../RSA_2016/blakley_RSA.vhd"/>
          <Attr Name="ImportTime" Val="1478524337"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/RSA_2016/binary_RSA.vhd">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../RSA_2016/binary_RSA.vhd"/>
          <Attr Name="ImportTime" Val="1478524357"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/RSAExampleTestbench/RSAParameters.vhd">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../RSAExampleTestbench/RSAParameters.vhd"/>
          <Attr Name="ImportTime" Val="1479557587"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/Dig.design/RSACore.vhd">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../RSACore.vhd"/>
          <Attr Name="ImportTime" Val="1479557276"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <Config>
        <Option Name="DesignMode" Val="RTL"/>
        <Option Name="TopModule" Val="RSACore"/>
        <Option Name="TopAutoSet" Val="TRUE"/>
      </Config>
    </FileSet>
    <FileSet Name="constrs_1" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
      <Filter Type="Constrs"/>
      <Config>
        <Option Name="ConstrsType" Val="XDC"/>
      </Config>
    </FileSet>
    <FileSet Name="sim_1" Type="SimulationSrcs" RelSrcDir="$PSRCDIR/sim_1">
      <Filter Type="Srcs"/>
      <File Path="$PSRCDIR/sim_1/imports/RSA_2016/binary_tb.vhd">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../RSA_2016/binary_tb.vhd"/>
          <Attr Name="ImportTime" Val="1478597828"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PPRDIR/binary_tb_behav.wcfg">
        <FileInfo>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <Config>
        <Option Name="DesignMode" Val="RTL"/>
        <Option Name="TopModule" Val="binary_tb"/>
        <Option Name="TopLib" Val="xil_defaultlib"/>
        <Option Name="TopAutoSet" Val="TRUE"/>
        <Option Name="SimMode" Val="post-implementation"/>
        <Option Name="SrcSet" Val="sources_1"/>
        <Option Name="XSimWcfgFile" Val="$PPRDIR/binary_tb_behav.wcfg"/>
      </Config>
    </FileSet>
    <FileSet Name="sim_2" Type="SimulationSrcs" RelSrcDir="$PSRCDIR/sim_2">
      <Filter Type="Srcs"/>
      <File Path="$PSRCDIR/sim_2/imports/RSAExampleTestbench/RSAParameters.vhd">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../RSAExampleTestbench/RSAParameters.vhd"/>
          <Attr Name="ImportTime" Val="1479557587"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sim_2/imports/RSAExampleTestbench/CompDecl.vhd">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../RSAExampleTestbench/CompDecl.vhd"/>
          <Attr Name="ImportTime" Val="1130488606"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sim_2/imports/RSAExampleTestbench/RSACoreTestBench.vhd">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../RSAExampleTestbench/RSACoreTestBench.vhd"/>
          <Attr Name="ImportTime" Val="1478603697"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sim_2/imports/RSAExampleTestbench/SmallComFileFasit.txt">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../RSAExampleTestbench/SmallComFileFasit.txt"/>
          <Attr Name="ImportTime" Val="1099404264"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sim_2/imports/RSAExampleTestbench/SmallComFile.txt">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../RSAExampleTestbench/SmallComFile.txt"/>
          <Attr Name="ImportTime" Val="1099404264"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sim_2/imports/RSAExampleTestbench/ComFile.txt">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../RSAExampleTestbench/ComFile.txt"/>
          <Attr Name="ImportTime" Val="1099404264"/>
        </FileInfo>
      </File>
      <Config>
        <Option Name="DesignMode" Val="RTL"/>
        <Option Name="TopModule" Val="RSACoreTestBench"/>
        <Option Name="TopLib" Val="xil_defaultlib"/>
        <Option Name="TopAutoSet" Val="TRUE"/>
        <Option Name="SimMode" Val="post-implementation"/>
        <Option Name="SrcSet" Val="sources_1"/>
        <Option Name="xsim.simulate.runtime" Val="10ms"/>
      </Config>
    </FileSet>
  </FileSets>
  <Simulators>
    <Simulator Name="XSim">
      <Option Name="Description" Val="Vivado Simulator"/>
      <Option Name="CompiledLib" Val="0"/>
    </Simulator>
    <Simulator Name="ModelSim">
      <Option Name="Description" Val="ModelSim Simulator"/>
    </Simulator>
    <Simulator Name="Questa">
      <Option Name="Description" Val="Questa Advanced Simulator"/>
    </Simulator>
    <Simulator Name="IES">
      <Option Name="Description" Val="Incisive Enterprise Simulator (IES)"/>
    </Simulator>
    <Simulator Name="VCS">
      <Option Name="Description" Val="Verilog Compiler Simulator (VCS)"/>
    </Simulator>
    <Simulator Name="Riviera">
      <Option Name="Description" Val="Riviera-PRO Simulator"/>
    </Simulator>
    <Simulator Name="ActiveHDL">
      <Option Name="Description" Val="Active-HDL Simulator"/>
    </Simulator>
  </Simulators>
  <Runs Version="1" Minor="9">
    <Run Id="synth_1" Type="Ft3:Synth" SrcSet="sources_1" Part="xc7k70tfbv676-1" ConstrsSet="constrs_1" Description="Vivado Synthesis Defaults" State="current" Dir="$PRUNDIR/synth_1">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2015"/>
        <Step Id="synth_design"/>
      </Strategy>
      <GeneratedRun Dir="$PRUNDIR" File="gen_run.xml"/>
    </Run>
    <Run Id="impl_1" Type="Ft2:EntireDesign" Part="xc7k70tfbv676-1" ConstrsSet="constrs_1" Description="Vivado Implementation Defaults" State="current" SynthRun="synth_1">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Implementation Defaults" Flow="Vivado Implementation 2015"/>
        <Step Id="init_design"/>
        <Step Id="opt_design"/>
        <Step Id="power_opt_design"/>
        <Step Id="place_design"/>
        <Step Id="post_place_power_opt_design"/>
        <Step Id="phys_opt_design"/>
        <Step Id="route_design"/>
        <Step Id="post_route_phys_opt_design"/>
        <Step Id="write_bitstream"/>
      </Strategy>
    </Run>
  </Runs>
</Project>
