# üöÄ Plano de Ataque: NPU SoC 

Este plano visa transformar o SoC RISC-V atual em um sistema de alto desempenho com barramento robusto, autonomia de hardware e DMA.

---

## üìÖ Fase 1: Upgrade do Barramento (Protocolo Ready/Valid)
**Objetivo:** Implementar controle de fluxo. O mestre coloca dados e sinaliza `VALID`. O escravo processa e sinaliza `READY`. A transfer√™ncia s√≥ ocorre quando `VALID=1` e `READY=1`.

### 1.1. Defini√ß√£o da Interface
- **Altera√ß√£o:** Adicionar sinais de handshake em todas as entidades conectadas ao barramento.
- **Sinais:**
  - `valid_o`: Indica que o endere√ßo/dados s√£o v√°lidos.
  - `ready_i`: Indica que o escravo aceitou a transa√ß√£o.
- **Arquivos afetados:** `bus_interconnect.vhd`, `soc_top.vhd`, interfaces dos perif√©ricos.

### 1.2. Atualiza√ß√£o da CPU (Load/Store Unit)
- **Desafio:** A CPU precisa saber "parar" (Stall) se o perif√©rico n√£o estiver pronto (ex: NPU calculando ou RAM ocupada).
- **A√ß√£o:**
  - Modificar `lsu.vhd` para aguardar `dmem_ready_i` antes de avan√ßar o pipeline.
  - Se `dmem_valid_o = '1'` e `dmem_ready_i = '0'`, a CPU deve congelar o PC.

### 1.3. Atualiza√ß√£o dos Perif√©ricos (Slaves)
- **RAM/ROM:** Podem ter `ready` fixo em '1' (se forem single-cycle) ou l√≥gica de wait-state.
- **NPU:** S√≥ levanta `ready` quando houver espa√ßo no FIFO. Isso elimina a necessidade da CPU ficar lendo registrador de status (polling) e permite "backpressure" real.

---

## üß† Fase 2: Autonomia da NPU (Modo Streaming & Batch)
**Objetivo:** Remover a necessidade da CPU microgerenciar cada multiplica√ß√£o.

### 2.1. Implementa√ß√£o de Contadores Internos
- **Hardware (`npu_core.vhd`):**
  - Adicionar registrador `REG_X_COUNT` (ex: n√∫mero de inputs).
  - Adicionar M√°quina de Estados (FSM) que, ao receber `CMD_START`, decrementa o contador automaticamente a cada dado consumido do FIFO.
- **Benef√≠cio:** A CPU configura "Vou mandar 784 bytes" e a NPU sabe exatamente quando terminar.

### 2.2. Persist√™ncia de Acumuladores
- **Hardware (`mac_pe.vhd`):**
  - Adicionar flag de configura√ß√£o `CFG_ACC_PERSIST`.
  - Se `1`: O registrador acumulador **n√£o zera** entre ativa√ß√µes.
  - Se `0`: Comportamento padr√£o (zera a cada nova opera√ß√£o).
- **Benef√≠cio:** Permite calcular camadas parciais sem ler/escrever resultados intermedi√°rios na RAM.

### 2.3. Driver Atualizado (`npu_lib.c`)
- Criar fun√ß√µes `npu_set_count()` e `npu_start_batch()`.
- O loop de envio de dados deixa de checar status a cada byte (confia no hardware ou no `ready` do barramento).

---

## ‚ö° Fase 3: Controlador DMA (Direct Memory Access)
**Objetivo:** Mover dados RAM <-> NPU sem ocupar a CPU (Fetch/Decode/Execute).

### 3.1. Hardware do DMA (`dma_controller.vhd`)
- **M√°quina de Estados:**
  1. **IDLE:** Espera configura√ß√£o.
  2. **READ:** L√™ da `SRC_ADDR` (via barramento).
  3. **WRITE:** Escreve na `DST_ADDR` (via barramento).
  4. **INC:** Incrementa endere√ßos e decrementa contador.
- **Interfaces:**
  - *Slave:* Para CPU configurar (endere√ßos, tamanho).
  - *Master:* Para acessar o barramento.

### 3.2. Arbitragem no Barramento (Multi-Master)
- **Atualiza√ß√£o do `bus_interconnect.vhd`:**
  - Agora aceita duas entradas: `cpu_bus` e `dma_bus`.
  - **L√≥gica de Prioridade:** Se `dma_request = '1'`, o DMA ganha o barramento.
  - **CPU Stall:** Implementar o sinal que congela o clock da CPU enquanto o DMA usa o barramento (solu√ß√£o simples para evitar conflitos complexos).

### 3.3. Driver de Software (`hal_dma.c`)
- Fun√ß√£o `dma_memcpy(src, dst, size)`.
- Ao chamar essa fun√ß√£o, a CPU configura o DMA, d√° start e "dorme" (clock gate) at√© a transfer√™ncia acabar.

---

## üß™ Fase 4: Integra√ß√£o e Benchmark Final
**Objetivo:** Provar o ganho de desempenho.

1. **Teste Unit√°rio:** Validar o handshake do barramento com um teste simples de mem√≥ria.
2. **Teste DMA:** Validar c√≥pia de mem√≥ria RAM->RAM.
3. **Teste NPU:** Rodar MNIST usando DMA + Autonomia.
4. **Benchmark:** Comparar tempos:
   - CPU Pura (sem NPU)
   - NPU v1 (Polling, sem DMA)
   - NPU v2 (DMA + Autonomia) -> **Meta: >10x Speedup.**
  
---

## üü† Fase 5: Perif√©ricos e IO 
*Expans√£o das capacidades de entrada e sa√≠da do sistema.*

- [ ] **Controlador de GPIO V2** (`gpio_controller.vhd`)
  - [ ] Implementar registradores de dire√ß√£o (DDR) e dados (PORT/PIN).
  - [ ] Conectar aos LEDs/SWs/BTNs no Top Level.

- [ ] **Controlador de Interrup√ß√µes (Opcional/Futuro)**
  - [ ] Adicionar suporte b√°sico a interrup√ß√µes externas (UART/GPIO).
  - [ ] Implementar registrador CSR `mie` e `mip` no Core.

---


