vendor_name = ModelSim
source_file = 1, C:/Users/giova/OneDrive/Documentos/Insper/6_semestre/DesignComp/DesComp/MIPS/UnidadeControle.vhd
source_file = 1, C:/Users/giova/OneDrive/Documentos/Insper/6_semestre/DesignComp/DesComp/MIPS/ULA.vhd
source_file = 1, C:/Users/giova/OneDrive/Documentos/Insper/6_semestre/DesignComp/DesComp/MIPS/somaConstante.vhd
source_file = 1, C:/Users/giova/OneDrive/Documentos/Insper/6_semestre/DesignComp/DesComp/MIPS/ROMMIPS.vhd
source_file = 1, C:/Users/giova/OneDrive/Documentos/Insper/6_semestre/DesignComp/DesComp/MIPS/registradorGenerico.vhd
source_file = 1, C:/Users/giova/OneDrive/Documentos/Insper/6_semestre/DesignComp/DesComp/MIPS/ProcessadorMIPS.vhd
source_file = 1, C:/Users/giova/OneDrive/Documentos/Insper/6_semestre/DesignComp/DesComp/MIPS/bancoRegistradoresArqRegReg.vhd
source_file = 1, C:/Users/giova/OneDrive/Documentos/Insper/6_semestre/DesignComp/DesComp/MIPS/ULA1bit.vhd
source_file = 1, C:/Users/giova/OneDrive/Documentos/Insper/6_semestre/DesignComp/DesComp/MIPS/somadorCompleto.vhd
source_file = 1, C:/Users/giova/OneDrive/Documentos/Insper/6_semestre/DesignComp/DesComp/MIPS/muxGenerico4x1.vhd
source_file = 1, C:/Users/giova/OneDrive/Documentos/Insper/6_semestre/DesignComp/DesComp/MIPS/muxGenerico2x1_1bit.vhd
source_file = 1, C:/Users/giova/OneDrive/Documentos/Insper/6_semestre/DesignComp/DesComp/MIPS/flipFlopGenerico.vhd
source_file = 1, C:/Users/giova/OneDrive/Documentos/Insper/6_semestre/DesignComp/DesComp/MIPS/ROMcontent.mif
source_file = 1, C:/Users/giova/OneDrive/Documentos/Insper/6_semestre/DesignComp/DesComp/MIPS/qar_info.json
source_file = 1, C:/Users/giova/OneDrive/Documentos/Insper/6_semestre/DesignComp/DesComp/MIPS/Waveform1.vwf
source_file = 1, C:/Users/giova/OneDrive/Documentos/Insper/6_semestre/DesignComp/DesComp/MIPS/muxGenerico2x1.vhd
source_file = 1, C:/Users/giova/OneDrive/Documentos/Insper/6_semestre/DesignComp/DesComp/MIPS/somador.vhd
source_file = 1, C:/Users/giova/OneDrive/Documentos/Insper/6_semestre/DesignComp/DesComp/MIPS/RAMMIPS.vhd
source_file = 1, C:/Users/giova/OneDrive/Documentos/Insper/6_semestre/DesignComp/DesComp/MIPS/UC_ULA.vhd
source_file = 1, C:/Users/giova/OneDrive/Documentos/Insper/6_semestre/DesignComp/DesComp/MIPS/estendeSinalGenerico.vhd
source_file = 1, C:/Users/giova/OneDrive/Documentos/Insper/6_semestre/DesignComp/DesComp/MIPS/concatena.vhd
source_file = 1, Waveform2.vwf
source_file = 1, Waveform3.vwf
source_file = 1, Waveform4.vwf
source_file = 1, C:/Users/giova/OneDrive/Documentos/Insper/6_semestre/DesignComp/DesComp/MIPS/overflow.vhd
source_file = 1, Waveform5.vwf
source_file = 1, Waveform6.vwf
source_file = 1, Waveform7.vwf
source_file = 1, Waveform8.vwf
source_file = 1, C:/Users/giova/OneDrive/Documentos/Insper/6_semestre/DesignComp/DesComp/MIPS/muxGenerico3x1.vhd
source_file = 1, Waveform9.vwf
source_file = 1, C:/Users/giova/OneDrive/Documentos/Insper/6_semestre/DesignComp/DesComp/MIPS/Fluxo_Dados.vhd
source_file = 1, Waveform10.vwf
source_file = 1, Waveform11.vwf
source_file = 1, C:/Users/giova/OneDrive/Documentos/Insper/6_semestre/DesignComp/DesComp/MIPS/conversorHex7Seg.vhd
source_file = 1, C:/Users/giova/OneDrive/Documentos/Insper/6_semestre/DesignComp/DesComp/MIPS/edgeDetector.vhd
source_file = 1, Waveform12.vwf
source_file = 1, Waveform13.vwf
source_file = 1, Waveform14.vwf
source_file = 1, C:/Users/giova/OneDrive/Documentos/Insper/6_semestre/DesignComp/DesComp/MIPS/output_files/Waveform.vwf
source_file = 1, C:/Users/giova/OneDrive/Documentos/Insper/6_semestre/DesignComp/DesComp/MIPS/Waveform.vwf
source_file = 1, C:/Users/giova/OneDrive/Documentos/Insper/6_semestre/DesignComp/DesComp/MIPS/output_files/Waveform1.vwf
source_file = 1, c:/intelfpga_lite/20.1/quartus/libraries/vhdl/ieee/prmtvs_b.vhd
source_file = 1, c:/intelfpga_lite/20.1/quartus/libraries/vhdl/ieee/prmtvs_p.vhd
source_file = 1, c:/intelfpga_lite/20.1/quartus/libraries/vhdl/ieee/timing_b.vhd
source_file = 1, c:/intelfpga_lite/20.1/quartus/libraries/vhdl/ieee/timing_p.vhd
source_file = 1, c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/altsyncram.tdf
source_file = 1, c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/stratix_ram_block.inc
source_file = 1, c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/lpm_mux.inc
source_file = 1, c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/lpm_decode.inc
source_file = 1, c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/aglobal201.inc
source_file = 1, c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/a_rdenreg.inc
source_file = 1, c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/altrom.inc
source_file = 1, c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/altram.inc
source_file = 1, c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/altdpram.inc
source_file = 1, c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/cbx.lst
source_file = 1, C:/Users/giova/OneDrive/Documentos/Insper/6_semestre/DesignComp/DesComp/MIPS/db/altsyncram_60q1.tdf
source_file = 1, C:/Users/giova/OneDrive/Documentos/Insper/6_semestre/DesignComp/DesComp/MIPS/db/altsyncram_h8q1.tdf
source_file = 1, C:/Users/giova/OneDrive/Documentos/Insper/6_semestre/DesignComp/DesComp/MIPS/db/processadormips.ram0_bancoregistradoresarqregreg_fdb8a76e.hdl.mif
design_name = ProcessadorMIPS
instance = comp, \ULA_saida[0]~output\, ULA_saida[0]~output, ProcessadorMIPS, 1
instance = comp, \ULA_saida[1]~output\, ULA_saida[1]~output, ProcessadorMIPS, 1
instance = comp, \ULA_saida[2]~output\, ULA_saida[2]~output, ProcessadorMIPS, 1
instance = comp, \ULA_saida[3]~output\, ULA_saida[3]~output, ProcessadorMIPS, 1
instance = comp, \ULA_saida[4]~output\, ULA_saida[4]~output, ProcessadorMIPS, 1
instance = comp, \ULA_saida[5]~output\, ULA_saida[5]~output, ProcessadorMIPS, 1
instance = comp, \ULA_saida[6]~output\, ULA_saida[6]~output, ProcessadorMIPS, 1
instance = comp, \ULA_saida[7]~output\, ULA_saida[7]~output, ProcessadorMIPS, 1
instance = comp, \ULA_saida[8]~output\, ULA_saida[8]~output, ProcessadorMIPS, 1
instance = comp, \ULA_saida[9]~output\, ULA_saida[9]~output, ProcessadorMIPS, 1
instance = comp, \ULA_saida[10]~output\, ULA_saida[10]~output, ProcessadorMIPS, 1
instance = comp, \ULA_saida[11]~output\, ULA_saida[11]~output, ProcessadorMIPS, 1
instance = comp, \ULA_saida[12]~output\, ULA_saida[12]~output, ProcessadorMIPS, 1
instance = comp, \ULA_saida[13]~output\, ULA_saida[13]~output, ProcessadorMIPS, 1
instance = comp, \ULA_saida[14]~output\, ULA_saida[14]~output, ProcessadorMIPS, 1
instance = comp, \ULA_saida[15]~output\, ULA_saida[15]~output, ProcessadorMIPS, 1
instance = comp, \ULA_saida[16]~output\, ULA_saida[16]~output, ProcessadorMIPS, 1
instance = comp, \ULA_saida[17]~output\, ULA_saida[17]~output, ProcessadorMIPS, 1
instance = comp, \ULA_saida[18]~output\, ULA_saida[18]~output, ProcessadorMIPS, 1
instance = comp, \ULA_saida[19]~output\, ULA_saida[19]~output, ProcessadorMIPS, 1
instance = comp, \ULA_saida[20]~output\, ULA_saida[20]~output, ProcessadorMIPS, 1
instance = comp, \ULA_saida[21]~output\, ULA_saida[21]~output, ProcessadorMIPS, 1
instance = comp, \ULA_saida[22]~output\, ULA_saida[22]~output, ProcessadorMIPS, 1
instance = comp, \ULA_saida[23]~output\, ULA_saida[23]~output, ProcessadorMIPS, 1
instance = comp, \ULA_saida[24]~output\, ULA_saida[24]~output, ProcessadorMIPS, 1
instance = comp, \ULA_saida[25]~output\, ULA_saida[25]~output, ProcessadorMIPS, 1
instance = comp, \ULA_saida[26]~output\, ULA_saida[26]~output, ProcessadorMIPS, 1
instance = comp, \ULA_saida[27]~output\, ULA_saida[27]~output, ProcessadorMIPS, 1
instance = comp, \ULA_saida[28]~output\, ULA_saida[28]~output, ProcessadorMIPS, 1
instance = comp, \ULA_saida[29]~output\, ULA_saida[29]~output, ProcessadorMIPS, 1
instance = comp, \ULA_saida[30]~output\, ULA_saida[30]~output, ProcessadorMIPS, 1
instance = comp, \ULA_saida[31]~output\, ULA_saida[31]~output, ProcessadorMIPS, 1
instance = comp, \mux_imed_saida[0]~output\, mux_imed_saida[0]~output, ProcessadorMIPS, 1
instance = comp, \mux_imed_saida[1]~output\, mux_imed_saida[1]~output, ProcessadorMIPS, 1
instance = comp, \mux_imed_saida[2]~output\, mux_imed_saida[2]~output, ProcessadorMIPS, 1
instance = comp, \mux_imed_saida[3]~output\, mux_imed_saida[3]~output, ProcessadorMIPS, 1
instance = comp, \mux_imed_saida[4]~output\, mux_imed_saida[4]~output, ProcessadorMIPS, 1
instance = comp, \mux_imed_saida[5]~output\, mux_imed_saida[5]~output, ProcessadorMIPS, 1
instance = comp, \mux_imed_saida[6]~output\, mux_imed_saida[6]~output, ProcessadorMIPS, 1
instance = comp, \mux_imed_saida[7]~output\, mux_imed_saida[7]~output, ProcessadorMIPS, 1
instance = comp, \mux_imed_saida[8]~output\, mux_imed_saida[8]~output, ProcessadorMIPS, 1
instance = comp, \mux_imed_saida[9]~output\, mux_imed_saida[9]~output, ProcessadorMIPS, 1
instance = comp, \mux_imed_saida[10]~output\, mux_imed_saida[10]~output, ProcessadorMIPS, 1
instance = comp, \mux_imed_saida[11]~output\, mux_imed_saida[11]~output, ProcessadorMIPS, 1
instance = comp, \mux_imed_saida[12]~output\, mux_imed_saida[12]~output, ProcessadorMIPS, 1
instance = comp, \mux_imed_saida[13]~output\, mux_imed_saida[13]~output, ProcessadorMIPS, 1
instance = comp, \mux_imed_saida[14]~output\, mux_imed_saida[14]~output, ProcessadorMIPS, 1
instance = comp, \mux_imed_saida[15]~output\, mux_imed_saida[15]~output, ProcessadorMIPS, 1
instance = comp, \mux_imed_saida[16]~output\, mux_imed_saida[16]~output, ProcessadorMIPS, 1
instance = comp, \mux_imed_saida[17]~output\, mux_imed_saida[17]~output, ProcessadorMIPS, 1
instance = comp, \mux_imed_saida[18]~output\, mux_imed_saida[18]~output, ProcessadorMIPS, 1
instance = comp, \mux_imed_saida[19]~output\, mux_imed_saida[19]~output, ProcessadorMIPS, 1
instance = comp, \mux_imed_saida[20]~output\, mux_imed_saida[20]~output, ProcessadorMIPS, 1
instance = comp, \mux_imed_saida[21]~output\, mux_imed_saida[21]~output, ProcessadorMIPS, 1
instance = comp, \mux_imed_saida[22]~output\, mux_imed_saida[22]~output, ProcessadorMIPS, 1
instance = comp, \mux_imed_saida[23]~output\, mux_imed_saida[23]~output, ProcessadorMIPS, 1
instance = comp, \mux_imed_saida[24]~output\, mux_imed_saida[24]~output, ProcessadorMIPS, 1
instance = comp, \mux_imed_saida[25]~output\, mux_imed_saida[25]~output, ProcessadorMIPS, 1
instance = comp, \mux_imed_saida[26]~output\, mux_imed_saida[26]~output, ProcessadorMIPS, 1
instance = comp, \mux_imed_saida[27]~output\, mux_imed_saida[27]~output, ProcessadorMIPS, 1
instance = comp, \mux_imed_saida[28]~output\, mux_imed_saida[28]~output, ProcessadorMIPS, 1
instance = comp, \mux_imed_saida[29]~output\, mux_imed_saida[29]~output, ProcessadorMIPS, 1
instance = comp, \mux_imed_saida[30]~output\, mux_imed_saida[30]~output, ProcessadorMIPS, 1
instance = comp, \mux_imed_saida[31]~output\, mux_imed_saida[31]~output, ProcessadorMIPS, 1
instance = comp, \saidaA_ULA[0]~output\, saidaA_ULA[0]~output, ProcessadorMIPS, 1
instance = comp, \saidaA_ULA[1]~output\, saidaA_ULA[1]~output, ProcessadorMIPS, 1
instance = comp, \saidaA_ULA[2]~output\, saidaA_ULA[2]~output, ProcessadorMIPS, 1
instance = comp, \saidaA_ULA[3]~output\, saidaA_ULA[3]~output, ProcessadorMIPS, 1
instance = comp, \saidaA_ULA[4]~output\, saidaA_ULA[4]~output, ProcessadorMIPS, 1
instance = comp, \saidaA_ULA[5]~output\, saidaA_ULA[5]~output, ProcessadorMIPS, 1
instance = comp, \saidaA_ULA[6]~output\, saidaA_ULA[6]~output, ProcessadorMIPS, 1
instance = comp, \saidaA_ULA[7]~output\, saidaA_ULA[7]~output, ProcessadorMIPS, 1
instance = comp, \saidaA_ULA[8]~output\, saidaA_ULA[8]~output, ProcessadorMIPS, 1
instance = comp, \saidaA_ULA[9]~output\, saidaA_ULA[9]~output, ProcessadorMIPS, 1
instance = comp, \saidaA_ULA[10]~output\, saidaA_ULA[10]~output, ProcessadorMIPS, 1
instance = comp, \saidaA_ULA[11]~output\, saidaA_ULA[11]~output, ProcessadorMIPS, 1
instance = comp, \saidaA_ULA[12]~output\, saidaA_ULA[12]~output, ProcessadorMIPS, 1
instance = comp, \saidaA_ULA[13]~output\, saidaA_ULA[13]~output, ProcessadorMIPS, 1
instance = comp, \saidaA_ULA[14]~output\, saidaA_ULA[14]~output, ProcessadorMIPS, 1
instance = comp, \saidaA_ULA[15]~output\, saidaA_ULA[15]~output, ProcessadorMIPS, 1
instance = comp, \saidaA_ULA[16]~output\, saidaA_ULA[16]~output, ProcessadorMIPS, 1
instance = comp, \saidaA_ULA[17]~output\, saidaA_ULA[17]~output, ProcessadorMIPS, 1
instance = comp, \saidaA_ULA[18]~output\, saidaA_ULA[18]~output, ProcessadorMIPS, 1
instance = comp, \saidaA_ULA[19]~output\, saidaA_ULA[19]~output, ProcessadorMIPS, 1
instance = comp, \saidaA_ULA[20]~output\, saidaA_ULA[20]~output, ProcessadorMIPS, 1
instance = comp, \saidaA_ULA[21]~output\, saidaA_ULA[21]~output, ProcessadorMIPS, 1
instance = comp, \saidaA_ULA[22]~output\, saidaA_ULA[22]~output, ProcessadorMIPS, 1
instance = comp, \saidaA_ULA[23]~output\, saidaA_ULA[23]~output, ProcessadorMIPS, 1
instance = comp, \saidaA_ULA[24]~output\, saidaA_ULA[24]~output, ProcessadorMIPS, 1
instance = comp, \saidaA_ULA[25]~output\, saidaA_ULA[25]~output, ProcessadorMIPS, 1
instance = comp, \saidaA_ULA[26]~output\, saidaA_ULA[26]~output, ProcessadorMIPS, 1
instance = comp, \saidaA_ULA[27]~output\, saidaA_ULA[27]~output, ProcessadorMIPS, 1
instance = comp, \saidaA_ULA[28]~output\, saidaA_ULA[28]~output, ProcessadorMIPS, 1
instance = comp, \saidaA_ULA[29]~output\, saidaA_ULA[29]~output, ProcessadorMIPS, 1
instance = comp, \saidaA_ULA[30]~output\, saidaA_ULA[30]~output, ProcessadorMIPS, 1
instance = comp, \saidaA_ULA[31]~output\, saidaA_ULA[31]~output, ProcessadorMIPS, 1
instance = comp, \imediatoIDEX[0]~output\, imediatoIDEX[0]~output, ProcessadorMIPS, 1
instance = comp, \imediatoIDEX[1]~output\, imediatoIDEX[1]~output, ProcessadorMIPS, 1
instance = comp, \imediatoIDEX[2]~output\, imediatoIDEX[2]~output, ProcessadorMIPS, 1
instance = comp, \imediatoIDEX[3]~output\, imediatoIDEX[3]~output, ProcessadorMIPS, 1
instance = comp, \imediatoIDEX[4]~output\, imediatoIDEX[4]~output, ProcessadorMIPS, 1
instance = comp, \imediatoIDEX[5]~output\, imediatoIDEX[5]~output, ProcessadorMIPS, 1
instance = comp, \imediatoIDEX[6]~output\, imediatoIDEX[6]~output, ProcessadorMIPS, 1
instance = comp, \imediatoIDEX[7]~output\, imediatoIDEX[7]~output, ProcessadorMIPS, 1
instance = comp, \imediatoIDEX[8]~output\, imediatoIDEX[8]~output, ProcessadorMIPS, 1
instance = comp, \imediatoIDEX[9]~output\, imediatoIDEX[9]~output, ProcessadorMIPS, 1
instance = comp, \imediatoIDEX[10]~output\, imediatoIDEX[10]~output, ProcessadorMIPS, 1
instance = comp, \imediatoIDEX[11]~output\, imediatoIDEX[11]~output, ProcessadorMIPS, 1
instance = comp, \imediatoIDEX[12]~output\, imediatoIDEX[12]~output, ProcessadorMIPS, 1
instance = comp, \imediatoIDEX[13]~output\, imediatoIDEX[13]~output, ProcessadorMIPS, 1
instance = comp, \imediatoIDEX[14]~output\, imediatoIDEX[14]~output, ProcessadorMIPS, 1
instance = comp, \imediatoIDEX[15]~output\, imediatoIDEX[15]~output, ProcessadorMIPS, 1
instance = comp, \imediatoIDEX[16]~output\, imediatoIDEX[16]~output, ProcessadorMIPS, 1
instance = comp, \imediatoIDEX[17]~output\, imediatoIDEX[17]~output, ProcessadorMIPS, 1
instance = comp, \imediatoIDEX[18]~output\, imediatoIDEX[18]~output, ProcessadorMIPS, 1
instance = comp, \imediatoIDEX[19]~output\, imediatoIDEX[19]~output, ProcessadorMIPS, 1
instance = comp, \imediatoIDEX[20]~output\, imediatoIDEX[20]~output, ProcessadorMIPS, 1
instance = comp, \imediatoIDEX[21]~output\, imediatoIDEX[21]~output, ProcessadorMIPS, 1
instance = comp, \imediatoIDEX[22]~output\, imediatoIDEX[22]~output, ProcessadorMIPS, 1
instance = comp, \imediatoIDEX[23]~output\, imediatoIDEX[23]~output, ProcessadorMIPS, 1
instance = comp, \imediatoIDEX[24]~output\, imediatoIDEX[24]~output, ProcessadorMIPS, 1
instance = comp, \imediatoIDEX[25]~output\, imediatoIDEX[25]~output, ProcessadorMIPS, 1
instance = comp, \imediatoIDEX[26]~output\, imediatoIDEX[26]~output, ProcessadorMIPS, 1
instance = comp, \imediatoIDEX[27]~output\, imediatoIDEX[27]~output, ProcessadorMIPS, 1
instance = comp, \imediatoIDEX[28]~output\, imediatoIDEX[28]~output, ProcessadorMIPS, 1
instance = comp, \imediatoIDEX[29]~output\, imediatoIDEX[29]~output, ProcessadorMIPS, 1
instance = comp, \imediatoIDEX[30]~output\, imediatoIDEX[30]~output, ProcessadorMIPS, 1
instance = comp, \imediatoIDEX[31]~output\, imediatoIDEX[31]~output, ProcessadorMIPS, 1
instance = comp, \imediato[0]~output\, imediato[0]~output, ProcessadorMIPS, 1
instance = comp, \imediato[1]~output\, imediato[1]~output, ProcessadorMIPS, 1
instance = comp, \imediato[2]~output\, imediato[2]~output, ProcessadorMIPS, 1
instance = comp, \imediato[3]~output\, imediato[3]~output, ProcessadorMIPS, 1
instance = comp, \imediato[4]~output\, imediato[4]~output, ProcessadorMIPS, 1
instance = comp, \imediato[5]~output\, imediato[5]~output, ProcessadorMIPS, 1
instance = comp, \imediato[6]~output\, imediato[6]~output, ProcessadorMIPS, 1
instance = comp, \imediato[7]~output\, imediato[7]~output, ProcessadorMIPS, 1
instance = comp, \imediato[8]~output\, imediato[8]~output, ProcessadorMIPS, 1
instance = comp, \imediato[9]~output\, imediato[9]~output, ProcessadorMIPS, 1
instance = comp, \imediato[10]~output\, imediato[10]~output, ProcessadorMIPS, 1
instance = comp, \imediato[11]~output\, imediato[11]~output, ProcessadorMIPS, 1
instance = comp, \imediato[12]~output\, imediato[12]~output, ProcessadorMIPS, 1
instance = comp, \imediato[13]~output\, imediato[13]~output, ProcessadorMIPS, 1
instance = comp, \imediato[14]~output\, imediato[14]~output, ProcessadorMIPS, 1
instance = comp, \imediato[15]~output\, imediato[15]~output, ProcessadorMIPS, 1
instance = comp, \imediato[16]~output\, imediato[16]~output, ProcessadorMIPS, 1
instance = comp, \imediato[17]~output\, imediato[17]~output, ProcessadorMIPS, 1
instance = comp, \imediato[18]~output\, imediato[18]~output, ProcessadorMIPS, 1
instance = comp, \imediato[19]~output\, imediato[19]~output, ProcessadorMIPS, 1
instance = comp, \imediato[20]~output\, imediato[20]~output, ProcessadorMIPS, 1
instance = comp, \imediato[21]~output\, imediato[21]~output, ProcessadorMIPS, 1
instance = comp, \imediato[22]~output\, imediato[22]~output, ProcessadorMIPS, 1
instance = comp, \imediato[23]~output\, imediato[23]~output, ProcessadorMIPS, 1
instance = comp, \imediato[24]~output\, imediato[24]~output, ProcessadorMIPS, 1
instance = comp, \imediato[25]~output\, imediato[25]~output, ProcessadorMIPS, 1
instance = comp, \imediato[26]~output\, imediato[26]~output, ProcessadorMIPS, 1
instance = comp, \imediato[27]~output\, imediato[27]~output, ProcessadorMIPS, 1
instance = comp, \imediato[28]~output\, imediato[28]~output, ProcessadorMIPS, 1
instance = comp, \imediato[29]~output\, imediato[29]~output, ProcessadorMIPS, 1
instance = comp, \imediato[30]~output\, imediato[30]~output, ProcessadorMIPS, 1
instance = comp, \imediato[31]~output\, imediato[31]~output, ProcessadorMIPS, 1
instance = comp, \PC_saida[0]~output\, PC_saida[0]~output, ProcessadorMIPS, 1
instance = comp, \PC_saida[1]~output\, PC_saida[1]~output, ProcessadorMIPS, 1
instance = comp, \PC_saida[2]~output\, PC_saida[2]~output, ProcessadorMIPS, 1
instance = comp, \PC_saida[3]~output\, PC_saida[3]~output, ProcessadorMIPS, 1
instance = comp, \PC_saida[4]~output\, PC_saida[4]~output, ProcessadorMIPS, 1
instance = comp, \PC_saida[5]~output\, PC_saida[5]~output, ProcessadorMIPS, 1
instance = comp, \PC_saida[6]~output\, PC_saida[6]~output, ProcessadorMIPS, 1
instance = comp, \PC_saida[7]~output\, PC_saida[7]~output, ProcessadorMIPS, 1
instance = comp, \PC_saida[8]~output\, PC_saida[8]~output, ProcessadorMIPS, 1
instance = comp, \PC_saida[9]~output\, PC_saida[9]~output, ProcessadorMIPS, 1
instance = comp, \PC_saida[10]~output\, PC_saida[10]~output, ProcessadorMIPS, 1
instance = comp, \PC_saida[11]~output\, PC_saida[11]~output, ProcessadorMIPS, 1
instance = comp, \PC_saida[12]~output\, PC_saida[12]~output, ProcessadorMIPS, 1
instance = comp, \PC_saida[13]~output\, PC_saida[13]~output, ProcessadorMIPS, 1
instance = comp, \PC_saida[14]~output\, PC_saida[14]~output, ProcessadorMIPS, 1
instance = comp, \PC_saida[15]~output\, PC_saida[15]~output, ProcessadorMIPS, 1
instance = comp, \PC_saida[16]~output\, PC_saida[16]~output, ProcessadorMIPS, 1
instance = comp, \PC_saida[17]~output\, PC_saida[17]~output, ProcessadorMIPS, 1
instance = comp, \PC_saida[18]~output\, PC_saida[18]~output, ProcessadorMIPS, 1
instance = comp, \PC_saida[19]~output\, PC_saida[19]~output, ProcessadorMIPS, 1
instance = comp, \PC_saida[20]~output\, PC_saida[20]~output, ProcessadorMIPS, 1
instance = comp, \PC_saida[21]~output\, PC_saida[21]~output, ProcessadorMIPS, 1
instance = comp, \PC_saida[22]~output\, PC_saida[22]~output, ProcessadorMIPS, 1
instance = comp, \PC_saida[23]~output\, PC_saida[23]~output, ProcessadorMIPS, 1
instance = comp, \PC_saida[24]~output\, PC_saida[24]~output, ProcessadorMIPS, 1
instance = comp, \PC_saida[25]~output\, PC_saida[25]~output, ProcessadorMIPS, 1
instance = comp, \PC_saida[26]~output\, PC_saida[26]~output, ProcessadorMIPS, 1
instance = comp, \PC_saida[27]~output\, PC_saida[27]~output, ProcessadorMIPS, 1
instance = comp, \PC_saida[28]~output\, PC_saida[28]~output, ProcessadorMIPS, 1
instance = comp, \PC_saida[29]~output\, PC_saida[29]~output, ProcessadorMIPS, 1
instance = comp, \PC_saida[30]~output\, PC_saida[30]~output, ProcessadorMIPS, 1
instance = comp, \PC_saida[31]~output\, PC_saida[31]~output, ProcessadorMIPS, 1
instance = comp, \overflow~output\, overflow~output, ProcessadorMIPS, 1
instance = comp, \monitora_flag_z~output\, monitora_flag_z~output, ProcessadorMIPS, 1
instance = comp, \jr_out~output\, jr_out~output, ProcessadorMIPS, 1
instance = comp, \CLOCK_50~input\, CLOCK_50~input, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|PC_Soma_Constante|Add0~1\, fluxo_dados|PC_Soma_Constante|Add0~1, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIFID1|DOUT[34]\, fluxo_dados|regIFID1|DOUT[34], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[108]\, fluxo_dados|regIDEX1|DOUT[108], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|PC_Soma_Constante|Add0~17\, fluxo_dados|PC_Soma_Constante|Add0~17, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|PC_Soma_Constante|Add0~21\, fluxo_dados|PC_Soma_Constante|Add0~21, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIFID1|DOUT[39]\, fluxo_dados|regIFID1|DOUT[39], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[113]\, fluxo_dados|regIDEX1|DOUT[113], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ROM|memROM~4\, fluxo_dados|ROM|memROM~4, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIFID1|DOUT[5]\, fluxo_dados|regIFID1|DOUT[5], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[156]\, fluxo_dados|regIDEX1|DOUT[156], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIFID1|DOUT[38]\, fluxo_dados|regIFID1|DOUT[38], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[112]\, fluxo_dados|regIDEX1|DOUT[112], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ROM|memROM~3\, fluxo_dados|ROM|memROM~3, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIFID1|DOUT[4]\, fluxo_dados|regIFID1|DOUT[4], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[155]\, fluxo_dados|regIDEX1|DOUT[155], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIFID1|DOUT[37]\, fluxo_dados|regIFID1|DOUT[37], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[111]\, fluxo_dados|regIDEX1|DOUT[111], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ROM|memROM~2\, fluxo_dados|ROM|memROM~2, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIFID1|DOUT[3]\, fluxo_dados|regIFID1|DOUT[3], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[154]\, fluxo_dados|regIDEX1|DOUT[154], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIFID1|DOUT[36]\, fluxo_dados|regIFID1|DOUT[36], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[110]\, fluxo_dados|regIDEX1|DOUT[110], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ROM|memROM~1\, fluxo_dados|ROM|memROM~1, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIFID1|DOUT[2]\, fluxo_dados|regIFID1|DOUT[2], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[153]\, fluxo_dados|regIDEX1|DOUT[153], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIFID1|DOUT[35]\, fluxo_dados|regIFID1|DOUT[35], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[109]\, fluxo_dados|regIDEX1|DOUT[109], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ROM|memROM~0\, fluxo_dados|ROM|memROM~0, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIFID1|DOUT[1]\, fluxo_dados|regIFID1|DOUT[1], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[152]\, fluxo_dados|regIDEX1|DOUT[152], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|Add0~1\, fluxo_dados|Add0~1, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|Add0~5\, fluxo_dados|Add0~5, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|Add0~9\, fluxo_dados|Add0~9, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|Add0~13\, fluxo_dados|Add0~13, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|Add0~17\, fluxo_dados|Add0~17, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|Add0~21\, fluxo_dados|Add0~21, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ROM|memROM~5\, fluxo_dados|ROM|memROM~5, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIFID1|DOUT[15]\, fluxo_dados|regIFID1|DOUT[15], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[41]\, fluxo_dados|regIDEX1|DOUT[41], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ROM|memROM~7\, fluxo_dados|ROM|memROM~7, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIFID1|DOUT[31]\, fluxo_dados|regIFID1|DOUT[31], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ROM|memROM~18\, fluxo_dados|ROM|memROM~18, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIFID1|DOUT[28]\, fluxo_dados|regIFID1|DOUT[28], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ROM|memROM~17\, fluxo_dados|ROM|memROM~17, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIFID1|DOUT[26]\, fluxo_dados|regIFID1|DOUT[26], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ROM|memROM~8\, fluxo_dados|ROM|memROM~8, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIFID1|DOUT[29]\, fluxo_dados|regIFID1|DOUT[29], ProcessadorMIPS, 1
instance = comp, \UC|Equal8~0\, UC|Equal8~0, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[147]\, fluxo_dados|regIDEX1|DOUT[147], ProcessadorMIPS, 1
instance = comp, \UC|Equal9~0\, UC|Equal9~0, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[138]\, fluxo_dados|regIDEX1|DOUT[138], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|mux_rt_rd|saida_MUX[2]~0\, fluxo_dados|mux_rt_rd|saida_MUX[2]~0, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regEXMEM1|DOUT[4]\, fluxo_dados|regEXMEM1|DOUT[4], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regMEMWB1|DOUT[4]\, fluxo_dados|regMEMWB1|DOUT[4], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_1_bypass[9]\, fluxo_dados|bancoRegs|registrador_rtl_1_bypass[9], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ROM|memROM~9\, fluxo_dados|ROM|memROM~9, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_1_bypass[10]\, fluxo_dados|bancoRegs|registrador_rtl_1_bypass[10], ProcessadorMIPS, 1
instance = comp, \UC|palavraControle[0]\, UC|palavraControle[0], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[145]\, fluxo_dados|regIDEX1|DOUT[145], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regEXMEM1|DOUT[103]\, fluxo_dados|regEXMEM1|DOUT[103], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regMEMWB1|DOUT[101]\, fluxo_dados|regMEMWB1|DOUT[101], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_1_bypass[0]\, fluxo_dados|bancoRegs|registrador_rtl_1_bypass[0], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ROM|memROM~12\, fluxo_dados|ROM|memROM~12, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIFID1|DOUT[16]\, fluxo_dados|regIFID1|DOUT[16], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[5]\, fluxo_dados|regIDEX1|DOUT[5], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|mux_rt_rd|saida_MUX[0]~1\, fluxo_dados|mux_rt_rd|saida_MUX[0]~1, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regEXMEM1|DOUT[0]\, fluxo_dados|regEXMEM1|DOUT[0], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regMEMWB1|DOUT[0]\, fluxo_dados|regMEMWB1|DOUT[0], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_1_bypass[1]\, fluxo_dados|bancoRegs|registrador_rtl_1_bypass[1], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ROM|memROM~16\, fluxo_dados|ROM|memROM~16, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_1_bypass[2]\, fluxo_dados|bancoRegs|registrador_rtl_1_bypass[2], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ROM|memROM~13\, fluxo_dados|ROM|memROM~13, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIFID1|DOUT[17]\, fluxo_dados|regIFID1|DOUT[17], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[6]\, fluxo_dados|regIDEX1|DOUT[6], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|mux_rt_rd|saida_MUX[1]~2\, fluxo_dados|mux_rt_rd|saida_MUX[1]~2, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regEXMEM1|DOUT[1]\, fluxo_dados|regEXMEM1|DOUT[1], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regMEMWB1|DOUT[1]\, fluxo_dados|regMEMWB1|DOUT[1], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_1_bypass[3]\, fluxo_dados|bancoRegs|registrador_rtl_1_bypass[3], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_1_bypass[4]\, fluxo_dados|bancoRegs|registrador_rtl_1_bypass[4], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador~38\, fluxo_dados|bancoRegs|registrador~38, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ROM|memROM~14\, fluxo_dados|ROM|memROM~14, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIFID1|DOUT[18]\, fluxo_dados|regIFID1|DOUT[18], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[7]\, fluxo_dados|regIDEX1|DOUT[7], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|mux_rt_rd|saida_MUX[2]~3\, fluxo_dados|mux_rt_rd|saida_MUX[2]~3, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regEXMEM1|DOUT[2]\, fluxo_dados|regEXMEM1|DOUT[2], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regMEMWB1|DOUT[2]\, fluxo_dados|regMEMWB1|DOUT[2], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_1_bypass[5]\, fluxo_dados|bancoRegs|registrador_rtl_1_bypass[5], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ROM|memROM~10\, fluxo_dados|ROM|memROM~10, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_1_bypass[6]\, fluxo_dados|bancoRegs|registrador_rtl_1_bypass[6], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ROM|memROM~6\, fluxo_dados|ROM|memROM~6, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIFID1|DOUT[14]\, fluxo_dados|regIFID1|DOUT[14], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[24]\, fluxo_dados|regIDEX1|DOUT[24], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ROM|memROM~15\, fluxo_dados|ROM|memROM~15, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIFID1|DOUT[19]\, fluxo_dados|regIFID1|DOUT[19], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[8]\, fluxo_dados|regIDEX1|DOUT[8], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|mux_rt_rd|saida_MUX[3]~4\, fluxo_dados|mux_rt_rd|saida_MUX[3]~4, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regEXMEM1|DOUT[3]\, fluxo_dados|regEXMEM1|DOUT[3], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regMEMWB1|DOUT[3]\, fluxo_dados|regMEMWB1|DOUT[3], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_1_bypass[7]\, fluxo_dados|bancoRegs|registrador_rtl_1_bypass[7], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ROM|memROM~11\, fluxo_dados|ROM|memROM~11, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_1_bypass[8]\, fluxo_dados|bancoRegs|registrador_rtl_1_bypass[8], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador~39\, fluxo_dados|bancoRegs|registrador~39, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador~40\, fluxo_dados|bancoRegs|registrador~40, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIFID1|DOUT[25]\, fluxo_dados|regIFID1|DOUT[25], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIFID1|DOUT[24]\, fluxo_dados|regIFID1|DOUT[24], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIFID1|DOUT[23]\, fluxo_dados|regIFID1|DOUT[23], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIFID1|DOUT[21]\, fluxo_dados|regIFID1|DOUT[21], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|Equal1~0\, fluxo_dados|bancoRegs|Equal1~0, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regEXMEM1|DOUT[105]\, fluxo_dados|regEXMEM1|DOUT[105], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regMEMWB1|DOUT[103]\, fluxo_dados|regMEMWB1|DOUT[103], ProcessadorMIPS, 1
instance = comp, \UC|Equal5~0\, UC|Equal5~0, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[146]\, fluxo_dados|regIDEX1|DOUT[146], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regEXMEM1|DOUT[104]\, fluxo_dados|regEXMEM1|DOUT[104], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regMEMWB1|DOUT[102]\, fluxo_dados|regMEMWB1|DOUT[102], ProcessadorMIPS, 1
instance = comp, \UC|Equal14~0\, UC|Equal14~0, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_0_bypass[3]\, fluxo_dados|bancoRegs|registrador_rtl_0_bypass[3], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_0_bypass[4]\, fluxo_dados|bancoRegs|registrador_rtl_0_bypass[4], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_0_bypass[0]\, fluxo_dados|bancoRegs|registrador_rtl_0_bypass[0], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_0_bypass[1]\, fluxo_dados|bancoRegs|registrador_rtl_0_bypass[1], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_0_bypass[2]\, fluxo_dados|bancoRegs|registrador_rtl_0_bypass[2], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_0_bypass[9]\, fluxo_dados|bancoRegs|registrador_rtl_0_bypass[9], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador~41\, fluxo_dados|bancoRegs|registrador~41, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_0_bypass[5]\, fluxo_dados|bancoRegs|registrador_rtl_0_bypass[5], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_0_bypass[6]\, fluxo_dados|bancoRegs|registrador_rtl_0_bypass[6], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_0_bypass[7]\, fluxo_dados|bancoRegs|registrador_rtl_0_bypass[7], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_0_bypass[8]\, fluxo_dados|bancoRegs|registrador_rtl_0_bypass[8], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador~42\, fluxo_dados|bancoRegs|registrador~42, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador~43\, fluxo_dados|bancoRegs|registrador~43, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|Equal0~0\, fluxo_dados|bancoRegs|Equal0~0, ProcessadorMIPS, 1
instance = comp, \~GND\, ~GND, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a7\, fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a7, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_0_bypass[26]\, fluxo_dados|bancoRegs|registrador_rtl_0_bypass[26], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_0_bypass[25]\, fluxo_dados|bancoRegs|registrador_rtl_0_bypass[25], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|saidaB[7]~7\, fluxo_dados|bancoRegs|saidaB[7]~7, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[49]\, fluxo_dados|regIDEX1|DOUT[49], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regEXMEM1|DOUT[12]\, fluxo_dados|regEXMEM1|DOUT[12], ProcessadorMIPS, 1
instance = comp, \UC|palavraControle[10]~1\, UC|palavraControle[10]~1, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[150]\, fluxo_dados|regIDEX1|DOUT[150], ProcessadorMIPS, 1
instance = comp, \UC|palavraControle[8]~2\, UC|palavraControle[8]~2, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[148]\, fluxo_dados|regIDEX1|DOUT[148], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|UC_ULA|jr~0\, fluxo_dados|UC_ULA|jr~0, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|UC_ULA|ula_ctrl[1]~1\, fluxo_dados|UC_ULA|ula_ctrl[1]~1, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|UC_ULA|ula_ctrl~2\, fluxo_dados|UC_ULA|ula_ctrl~2, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula0|mux_ula|Equal0~0\, fluxo_dados|ULA|ula0|mux_ula|Equal0~0, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a0\, fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a0, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_0_bypass[12]\, fluxo_dados|bancoRegs|registrador_rtl_0_bypass[12], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_0_bypass[11]\, fluxo_dados|bancoRegs|registrador_rtl_0_bypass[11], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|saidaB[0]~0\, fluxo_dados|bancoRegs|saidaB[0]~0, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[42]\, fluxo_dados|regIDEX1|DOUT[42], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regEXMEM1|DOUT[5]\, fluxo_dados|regEXMEM1|DOUT[5], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a2\, fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a2, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_0_bypass[16]\, fluxo_dados|bancoRegs|registrador_rtl_0_bypass[16], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_0_bypass[15]\, fluxo_dados|bancoRegs|registrador_rtl_0_bypass[15], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|saidaB[2]~2\, fluxo_dados|bancoRegs|saidaB[2]~2, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[44]\, fluxo_dados|regIDEX1|DOUT[44], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regEXMEM1|DOUT[7]\, fluxo_dados|regEXMEM1|DOUT[7], ProcessadorMIPS, 1
instance = comp, \UC|palavraControle[3]\, UC|palavraControle[3], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[140]\, fluxo_dados|regIDEX1|DOUT[140], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|mux_rt_imediato|saida_MUX[2]~2\, fluxo_dados|mux_rt_imediato|saida_MUX[2]~2, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula2|mux_inverteB|saida_MUX~1\, fluxo_dados|ULA|ula2|mux_inverteB|saida_MUX~1, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula2|mux_inverteB|saida_MUX~0\, fluxo_dados|ULA|ula2|mux_inverteB|saida_MUX~0, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a3\, fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a3, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_0_bypass[18]\, fluxo_dados|bancoRegs|registrador_rtl_0_bypass[18], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_0_bypass[17]\, fluxo_dados|bancoRegs|registrador_rtl_0_bypass[17], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|saidaB[3]~3\, fluxo_dados|bancoRegs|saidaB[3]~3, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[45]\, fluxo_dados|regIDEX1|DOUT[45], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regEXMEM1|DOUT[8]\, fluxo_dados|regEXMEM1|DOUT[8], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|mux_rt_imediato|saida_MUX[3]~3\, fluxo_dados|mux_rt_imediato|saida_MUX[3]~3, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula3|mux_inverteB|saida_MUX~0\, fluxo_dados|ULA|ula3|mux_inverteB|saida_MUX~0, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|UC_ULA|ula_ctrl[3]~3\, fluxo_dados|UC_ULA|ula_ctrl[3]~3, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a4\, fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a4, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_0_bypass[20]\, fluxo_dados|bancoRegs|registrador_rtl_0_bypass[20], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_0_bypass[19]\, fluxo_dados|bancoRegs|registrador_rtl_0_bypass[19], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|saidaB[4]~4\, fluxo_dados|bancoRegs|saidaB[4]~4, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[46]\, fluxo_dados|regIDEX1|DOUT[46], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regEXMEM1|DOUT[9]\, fluxo_dados|regEXMEM1|DOUT[9], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|mux_rt_imediato|saida_MUX[4]~4\, fluxo_dados|mux_rt_imediato|saida_MUX[4]~4, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula4|mux_ula|saida_MUX~0\, fluxo_dados|ULA|ula4|mux_ula|saida_MUX~0, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a5\, fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a5, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_0_bypass[22]\, fluxo_dados|bancoRegs|registrador_rtl_0_bypass[22], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_0_bypass[21]\, fluxo_dados|bancoRegs|registrador_rtl_0_bypass[21], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|saidaB[5]~5\, fluxo_dados|bancoRegs|saidaB[5]~5, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[47]\, fluxo_dados|regIDEX1|DOUT[47], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regEXMEM1|DOUT[10]\, fluxo_dados|regEXMEM1|DOUT[10], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|mux_rt_imediato|saida_MUX[5]~5\, fluxo_dados|mux_rt_imediato|saida_MUX[5]~5, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula5|mux_inverteB|saida_MUX~0\, fluxo_dados|ULA|ula5|mux_inverteB|saida_MUX~0, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a6\, fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a6, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_0_bypass[24]\, fluxo_dados|bancoRegs|registrador_rtl_0_bypass[24], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_0_bypass[23]\, fluxo_dados|bancoRegs|registrador_rtl_0_bypass[23], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|saidaB[6]~6\, fluxo_dados|bancoRegs|saidaB[6]~6, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[48]\, fluxo_dados|regIDEX1|DOUT[48], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regEXMEM1|DOUT[11]\, fluxo_dados|regEXMEM1|DOUT[11], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a6\, fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a6, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regMEMWB1|DOUT[43]\, fluxo_dados|regMEMWB1|DOUT[43], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regEXMEM1|DOUT[75]\, fluxo_dados|regEXMEM1|DOUT[75], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regMEMWB1|DOUT[75]\, fluxo_dados|regMEMWB1|DOUT[75], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regMEMWB1|DOUT[11]\, fluxo_dados|regMEMWB1|DOUT[11], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|mux_ULA_mem|saida_MUX[6]~6\, fluxo_dados|mux_ULA_mem|saida_MUX[6]~6, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a6\, fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a6, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_1_bypass[24]\, fluxo_dados|bancoRegs|registrador_rtl_1_bypass[24], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_1_bypass[23]\, fluxo_dados|bancoRegs|registrador_rtl_1_bypass[23], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|saidaA[6]~6\, fluxo_dados|bancoRegs|saidaA[6]~6, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[80]\, fluxo_dados|regIDEX1|DOUT[80], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|mux_rt_imediato|saida_MUX[6]~6\, fluxo_dados|mux_rt_imediato|saida_MUX[6]~6, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula6|mux_inverteB|saida_MUX~0\, fluxo_dados|ULA|ula6|mux_inverteB|saida_MUX~0, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula6|soma_sub|carry_out\, fluxo_dados|ULA|ula6|soma_sub|carry_out, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|mux_rt_imediato|saida_MUX[7]~7\, fluxo_dados|mux_rt_imediato|saida_MUX[7]~7, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula7|mux_inverteB|saida_MUX~0\, fluxo_dados|ULA|ula7|mux_inverteB|saida_MUX~0, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|UC_ULA|ula_ctrl~4\, fluxo_dados|UC_ULA|ula_ctrl~4, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|UC_ULA|ula_ctrl~5\, fluxo_dados|UC_ULA|ula_ctrl~5, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|UC_ULA|ula_ctrl[1]~7\, fluxo_dados|UC_ULA|ula_ctrl[1]~7, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|UC_ULA|jr~1\, fluxo_dados|UC_ULA|jr~1, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|UC_ULA|ula_ctrl~8\, fluxo_dados|UC_ULA|ula_ctrl~8, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0\, fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1\, fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula7|mux_ula|saida_MUX~0\, fluxo_dados|ULA|ula7|mux_ula|saida_MUX~0, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|resultado_final[7]~7\, fluxo_dados|ULA|resultado_final[7]~7, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regEXMEM1|DOUT[44]\, fluxo_dados|regEXMEM1|DOUT[44], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a5\, fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a5, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regMEMWB1|DOUT[42]\, fluxo_dados|regMEMWB1|DOUT[42], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regEXMEM1|DOUT[74]\, fluxo_dados|regEXMEM1|DOUT[74], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regMEMWB1|DOUT[74]\, fluxo_dados|regMEMWB1|DOUT[74], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regMEMWB1|DOUT[10]\, fluxo_dados|regMEMWB1|DOUT[10], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|mux_ULA_mem|saida_MUX[5]~5\, fluxo_dados|mux_ULA_mem|saida_MUX[5]~5, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a5\, fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a5, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_1_bypass[22]\, fluxo_dados|bancoRegs|registrador_rtl_1_bypass[22], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_1_bypass[21]\, fluxo_dados|bancoRegs|registrador_rtl_1_bypass[21], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|saidaA[5]~5\, fluxo_dados|bancoRegs|saidaA[5]~5, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[79]\, fluxo_dados|regIDEX1|DOUT[79], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula5|soma_sub|carry_out\, fluxo_dados|ULA|ula5|soma_sub|carry_out, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula6|mux_ula|saida_MUX~0\, fluxo_dados|ULA|ula6|mux_ula|saida_MUX~0, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|resultado_final[6]~6\, fluxo_dados|ULA|resultado_final[6]~6, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regEXMEM1|DOUT[43]\, fluxo_dados|regEXMEM1|DOUT[43], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a4\, fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a4, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regMEMWB1|DOUT[41]\, fluxo_dados|regMEMWB1|DOUT[41], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regEXMEM1|DOUT[73]\, fluxo_dados|regEXMEM1|DOUT[73], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regMEMWB1|DOUT[73]\, fluxo_dados|regMEMWB1|DOUT[73], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regMEMWB1|DOUT[9]\, fluxo_dados|regMEMWB1|DOUT[9], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|mux_ULA_mem|saida_MUX[4]~4\, fluxo_dados|mux_ULA_mem|saida_MUX[4]~4, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a4\, fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a4, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_1_bypass[20]\, fluxo_dados|bancoRegs|registrador_rtl_1_bypass[20], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_1_bypass[19]\, fluxo_dados|bancoRegs|registrador_rtl_1_bypass[19], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|saidaA[4]~4\, fluxo_dados|bancoRegs|saidaA[4]~4, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[78]\, fluxo_dados|regIDEX1|DOUT[78], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula4|soma_sub|saida_xor\, fluxo_dados|ULA|ula4|soma_sub|saida_xor, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula4|soma_sub|saida_xor2\, fluxo_dados|ULA|ula4|soma_sub|saida_xor2, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula4|soma_sub|carry_out\, fluxo_dados|ULA|ula4|soma_sub|carry_out, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula5|mux_ula|saida_MUX~0\, fluxo_dados|ULA|ula5|mux_ula|saida_MUX~0, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|resultado_final[5]~5\, fluxo_dados|ULA|resultado_final[5]~5, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regEXMEM1|DOUT[42]\, fluxo_dados|regEXMEM1|DOUT[42], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a3\, fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a3, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regMEMWB1|DOUT[40]\, fluxo_dados|regMEMWB1|DOUT[40], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regEXMEM1|DOUT[72]\, fluxo_dados|regEXMEM1|DOUT[72], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regMEMWB1|DOUT[72]\, fluxo_dados|regMEMWB1|DOUT[72], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regMEMWB1|DOUT[8]\, fluxo_dados|regMEMWB1|DOUT[8], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|mux_ULA_mem|saida_MUX[3]~3\, fluxo_dados|mux_ULA_mem|saida_MUX[3]~3, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a3\, fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a3, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_1_bypass[18]\, fluxo_dados|bancoRegs|registrador_rtl_1_bypass[18], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_1_bypass[17]\, fluxo_dados|bancoRegs|registrador_rtl_1_bypass[17], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|saidaA[3]~3\, fluxo_dados|bancoRegs|saidaA[3]~3, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[77]\, fluxo_dados|regIDEX1|DOUT[77], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula3|soma_sub|carry_out\, fluxo_dados|ULA|ula3|soma_sub|carry_out, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula4|mux_inverteB|saida_MUX~0\, fluxo_dados|ULA|ula4|mux_inverteB|saida_MUX~0, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula4|mux_ula|saida_MUX~1\, fluxo_dados|ULA|ula4|mux_ula|saida_MUX~1, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|resultado_final[4]~4\, fluxo_dados|ULA|resultado_final[4]~4, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regEXMEM1|DOUT[41]\, fluxo_dados|regEXMEM1|DOUT[41], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a2\, fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a2, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regMEMWB1|DOUT[39]\, fluxo_dados|regMEMWB1|DOUT[39], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regEXMEM1|DOUT[71]\, fluxo_dados|regEXMEM1|DOUT[71], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regMEMWB1|DOUT[71]\, fluxo_dados|regMEMWB1|DOUT[71], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regMEMWB1|DOUT[7]\, fluxo_dados|regMEMWB1|DOUT[7], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|mux_ULA_mem|saida_MUX[2]~2\, fluxo_dados|mux_ULA_mem|saida_MUX[2]~2, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a2\, fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a2, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_1_bypass[16]\, fluxo_dados|bancoRegs|registrador_rtl_1_bypass[16], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_1_bypass[15]\, fluxo_dados|bancoRegs|registrador_rtl_1_bypass[15], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|saidaA[2]~2\, fluxo_dados|bancoRegs|saidaA[2]~2, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[76]\, fluxo_dados|regIDEX1|DOUT[76], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula2|soma_sub|carry_out\, fluxo_dados|ULA|ula2|soma_sub|carry_out, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula3|mux_ula|saida_MUX~0\, fluxo_dados|ULA|ula3|mux_ula|saida_MUX~0, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|resultado_final[3]~3\, fluxo_dados|ULA|resultado_final[3]~3, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regEXMEM1|DOUT[40]\, fluxo_dados|regEXMEM1|DOUT[40], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a0\, fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a0, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regMEMWB1|DOUT[37]\, fluxo_dados|regMEMWB1|DOUT[37], ProcessadorMIPS, 1
instance = comp, \UC|Equal0~0\, UC|Equal0~0, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|UC_ULA|jr~2\, fluxo_dados|UC_ULA|jr~2, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|UC_ULA|jr~3\, fluxo_dados|UC_ULA|jr~3, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|mux_PC|saida_MUX[0]~0\, fluxo_dados|mux_PC|saida_MUX[0]~0, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a8\, fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a8, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_0_bypass[28]\, fluxo_dados|bancoRegs|registrador_rtl_0_bypass[28], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_0_bypass[27]\, fluxo_dados|bancoRegs|registrador_rtl_0_bypass[27], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|saidaB[8]~8\, fluxo_dados|bancoRegs|saidaB[8]~8, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[50]\, fluxo_dados|regIDEX1|DOUT[50], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regEXMEM1|DOUT[13]\, fluxo_dados|regEXMEM1|DOUT[13], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a8\, fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a8, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regMEMWB1|DOUT[45]\, fluxo_dados|regMEMWB1|DOUT[45], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|Add0~25\, fluxo_dados|Add0~25, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|UC_ULA|ula_ctrl[0]~6\, fluxo_dados|UC_ULA|ula_ctrl[0]~6, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|UC_ULA|ula_ctrl[1]~9\, fluxo_dados|UC_ULA|ula_ctrl[1]~9, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|mux_rt_imediato|saida_MUX[0]~0\, fluxo_dados|mux_rt_imediato|saida_MUX[0]~0, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula0|mux_ula|saida_MUX~2\, fluxo_dados|ULA|ula0|mux_ula|saida_MUX~2, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a29\, fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a29, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_0_bypass[70]\, fluxo_dados|bancoRegs|registrador_rtl_0_bypass[70], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_0_bypass[69]\, fluxo_dados|bancoRegs|registrador_rtl_0_bypass[69], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|saidaB[29]~29\, fluxo_dados|bancoRegs|saidaB[29]~29, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[71]\, fluxo_dados|regIDEX1|DOUT[71], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regEXMEM1|DOUT[34]\, fluxo_dados|regEXMEM1|DOUT[34], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a29\, fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a29, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regMEMWB1|DOUT[66]\, fluxo_dados|regMEMWB1|DOUT[66], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|mux_PC|saida_MUX[22]~24\, fluxo_dados|mux_PC|saida_MUX[22]~24, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a28\, fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a28, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_0_bypass[68]\, fluxo_dados|bancoRegs|registrador_rtl_0_bypass[68], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_0_bypass[67]\, fluxo_dados|bancoRegs|registrador_rtl_0_bypass[67], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|saidaB[28]~28\, fluxo_dados|bancoRegs|saidaB[28]~28, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[70]\, fluxo_dados|regIDEX1|DOUT[70], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regEXMEM1|DOUT[33]\, fluxo_dados|regEXMEM1|DOUT[33], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a28\, fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a28, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regMEMWB1|DOUT[65]\, fluxo_dados|regMEMWB1|DOUT[65], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regEXMEM1|DOUT[97]\, fluxo_dados|regEXMEM1|DOUT[97], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regMEMWB1|DOUT[97]\, fluxo_dados|regMEMWB1|DOUT[97], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a12\, fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a12, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_0_bypass[36]\, fluxo_dados|bancoRegs|registrador_rtl_0_bypass[36], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_0_bypass[35]\, fluxo_dados|bancoRegs|registrador_rtl_0_bypass[35], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|saidaB[12]~12\, fluxo_dados|bancoRegs|saidaB[12]~12, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[54]\, fluxo_dados|regIDEX1|DOUT[54], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regEXMEM1|DOUT[17]\, fluxo_dados|regEXMEM1|DOUT[17], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a12\, fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a12, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regMEMWB1|DOUT[49]\, fluxo_dados|regMEMWB1|DOUT[49], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|Add0~29\, fluxo_dados|Add0~29, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a9\, fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a9, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_0_bypass[30]\, fluxo_dados|bancoRegs|registrador_rtl_0_bypass[30], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_0_bypass[29]\, fluxo_dados|bancoRegs|registrador_rtl_0_bypass[29], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|saidaB[9]~9\, fluxo_dados|bancoRegs|saidaB[9]~9, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[51]\, fluxo_dados|regIDEX1|DOUT[51], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regEXMEM1|DOUT[14]\, fluxo_dados|regEXMEM1|DOUT[14], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a9\, fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a9, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regMEMWB1|DOUT[46]\, fluxo_dados|regMEMWB1|DOUT[46], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regEXMEM1|DOUT[78]\, fluxo_dados|regEXMEM1|DOUT[78], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regMEMWB1|DOUT[78]\, fluxo_dados|regMEMWB1|DOUT[78], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|mux_rt_imediato|saida_MUX[8]~8\, fluxo_dados|mux_rt_imediato|saida_MUX[8]~8, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula8|mux_inverteB|saida_MUX~0\, fluxo_dados|ULA|ula8|mux_inverteB|saida_MUX~0, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula8|soma_sub|carry_out\, fluxo_dados|ULA|ula8|soma_sub|carry_out, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|mux_rt_imediato|saida_MUX[9]~9\, fluxo_dados|mux_rt_imediato|saida_MUX[9]~9, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula9|mux_inverteB|saida_MUX~0\, fluxo_dados|ULA|ula9|mux_inverteB|saida_MUX~0, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula9|mux_ula|saida_MUX~1\, fluxo_dados|ULA|ula9|mux_ula|saida_MUX~1, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|resultado_final[9]~9\, fluxo_dados|ULA|resultado_final[9]~9, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regEXMEM1|DOUT[46]\, fluxo_dados|regEXMEM1|DOUT[46], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regMEMWB1|DOUT[14]\, fluxo_dados|regMEMWB1|DOUT[14], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|mux_ULA_mem|saida_MUX[9]~9\, fluxo_dados|mux_ULA_mem|saida_MUX[9]~9, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a9\, fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a9, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_1_bypass[30]\, fluxo_dados|bancoRegs|registrador_rtl_1_bypass[30], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_1_bypass[29]\, fluxo_dados|bancoRegs|registrador_rtl_1_bypass[29], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|saidaA[9]~9\, fluxo_dados|bancoRegs|saidaA[9]~9, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[83]\, fluxo_dados|regIDEX1|DOUT[83], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|mux_PC|saida_MUX[22]~3\, fluxo_dados|mux_PC|saida_MUX[22]~3, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|mux_PC|saida_MUX[9]~11\, fluxo_dados|mux_PC|saida_MUX[9]~11, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|PC_entity|DOUT[9]\, fluxo_dados|PC_entity|DOUT[9], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|PC_Soma_Constante|Add0~25\, fluxo_dados|PC_Soma_Constante|Add0~25, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|PC_Soma_Constante|Add0~29\, fluxo_dados|PC_Soma_Constante|Add0~29, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIFID1|DOUT[41]\, fluxo_dados|regIFID1|DOUT[41], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[115]\, fluxo_dados|regIDEX1|DOUT[115], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|Add0~33\, fluxo_dados|Add0~33, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a10\, fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a10, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_0_bypass[32]\, fluxo_dados|bancoRegs|registrador_rtl_0_bypass[32], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_0_bypass[31]\, fluxo_dados|bancoRegs|registrador_rtl_0_bypass[31], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|saidaB[10]~10\, fluxo_dados|bancoRegs|saidaB[10]~10, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[52]\, fluxo_dados|regIDEX1|DOUT[52], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regEXMEM1|DOUT[15]\, fluxo_dados|regEXMEM1|DOUT[15], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a10\, fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a10, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regMEMWB1|DOUT[47]\, fluxo_dados|regMEMWB1|DOUT[47], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regEXMEM1|DOUT[79]\, fluxo_dados|regEXMEM1|DOUT[79], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regMEMWB1|DOUT[79]\, fluxo_dados|regMEMWB1|DOUT[79], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula9|mux_ula|saida_MUX~0\, fluxo_dados|ULA|ula9|mux_ula|saida_MUX~0, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|mux_rt_imediato|saida_MUX[10]~10\, fluxo_dados|mux_rt_imediato|saida_MUX[10]~10, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula10|mux_inverteB|saida_MUX~0\, fluxo_dados|ULA|ula10|mux_inverteB|saida_MUX~0, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula10|mux_ula|saida_MUX~1\, fluxo_dados|ULA|ula10|mux_ula|saida_MUX~1, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula10|mux_ula|saida_MUX~0\, fluxo_dados|ULA|ula10|mux_ula|saida_MUX~0, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|resultado_final[10]~10\, fluxo_dados|ULA|resultado_final[10]~10, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regEXMEM1|DOUT[47]\, fluxo_dados|regEXMEM1|DOUT[47], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regMEMWB1|DOUT[15]\, fluxo_dados|regMEMWB1|DOUT[15], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|mux_ULA_mem|saida_MUX[10]~10\, fluxo_dados|mux_ULA_mem|saida_MUX[10]~10, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a10\, fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a10, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_1_bypass[32]\, fluxo_dados|bancoRegs|registrador_rtl_1_bypass[32], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_1_bypass[31]\, fluxo_dados|bancoRegs|registrador_rtl_1_bypass[31], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|saidaA[10]~10\, fluxo_dados|bancoRegs|saidaA[10]~10, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[84]\, fluxo_dados|regIDEX1|DOUT[84], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|mux_PC|saida_MUX[10]~12\, fluxo_dados|mux_PC|saida_MUX[10]~12, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|PC_entity|DOUT[10]\, fluxo_dados|PC_entity|DOUT[10], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|PC_Soma_Constante|Add0~33\, fluxo_dados|PC_Soma_Constante|Add0~33, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIFID1|DOUT[42]\, fluxo_dados|regIFID1|DOUT[42], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[116]\, fluxo_dados|regIDEX1|DOUT[116], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|Add0~37\, fluxo_dados|Add0~37, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a11\, fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a11, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_0_bypass[34]\, fluxo_dados|bancoRegs|registrador_rtl_0_bypass[34], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_0_bypass[33]\, fluxo_dados|bancoRegs|registrador_rtl_0_bypass[33], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|saidaB[11]~11\, fluxo_dados|bancoRegs|saidaB[11]~11, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[53]\, fluxo_dados|regIDEX1|DOUT[53], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regEXMEM1|DOUT[16]\, fluxo_dados|regEXMEM1|DOUT[16], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a11\, fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a11, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regMEMWB1|DOUT[48]\, fluxo_dados|regMEMWB1|DOUT[48], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regEXMEM1|DOUT[80]\, fluxo_dados|regEXMEM1|DOUT[80], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regMEMWB1|DOUT[80]\, fluxo_dados|regMEMWB1|DOUT[80], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|mux_rt_imediato|saida_MUX[11]~11\, fluxo_dados|mux_rt_imediato|saida_MUX[11]~11, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula11|mux_inverteB|saida_MUX~0\, fluxo_dados|ULA|ula11|mux_inverteB|saida_MUX~0, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula11|mux_ula|saida_MUX~1\, fluxo_dados|ULA|ula11|mux_ula|saida_MUX~1, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula11|mux_ula|saida_MUX~2\, fluxo_dados|ULA|ula11|mux_ula|saida_MUX~2, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula11|mux_ula|saida_MUX~0\, fluxo_dados|ULA|ula11|mux_ula|saida_MUX~0, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|resultado_final[11]~11\, fluxo_dados|ULA|resultado_final[11]~11, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regEXMEM1|DOUT[48]\, fluxo_dados|regEXMEM1|DOUT[48], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regMEMWB1|DOUT[16]\, fluxo_dados|regMEMWB1|DOUT[16], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|mux_ULA_mem|saida_MUX[11]~11\, fluxo_dados|mux_ULA_mem|saida_MUX[11]~11, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a11\, fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a11, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_1_bypass[34]\, fluxo_dados|bancoRegs|registrador_rtl_1_bypass[34], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_1_bypass[33]\, fluxo_dados|bancoRegs|registrador_rtl_1_bypass[33], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|saidaA[11]~11\, fluxo_dados|bancoRegs|saidaA[11]~11, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[85]\, fluxo_dados|regIDEX1|DOUT[85], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|mux_PC|saida_MUX[11]~13\, fluxo_dados|mux_PC|saida_MUX[11]~13, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|PC_entity|DOUT[11]\, fluxo_dados|PC_entity|DOUT[11], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|PC_Soma_Constante|Add0~37\, fluxo_dados|PC_Soma_Constante|Add0~37, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIFID1|DOUT[43]\, fluxo_dados|regIFID1|DOUT[43], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[117]\, fluxo_dados|regIDEX1|DOUT[117], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|Add0~41\, fluxo_dados|Add0~41, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|mux_PC|saida_MUX[12]~14\, fluxo_dados|mux_PC|saida_MUX[12]~14, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|PC_entity|DOUT[12]\, fluxo_dados|PC_entity|DOUT[12], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|PC_Soma_Constante|Add0~41\, fluxo_dados|PC_Soma_Constante|Add0~41, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIFID1|DOUT[44]\, fluxo_dados|regIFID1|DOUT[44], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[118]\, fluxo_dados|regIDEX1|DOUT[118], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regEXMEM1|DOUT[81]\, fluxo_dados|regEXMEM1|DOUT[81], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regMEMWB1|DOUT[81]\, fluxo_dados|regMEMWB1|DOUT[81], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|resultado_final[12]~12\, fluxo_dados|ULA|resultado_final[12]~12, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regEXMEM1|DOUT[49]\, fluxo_dados|regEXMEM1|DOUT[49], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regMEMWB1|DOUT[17]\, fluxo_dados|regMEMWB1|DOUT[17], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|mux_ULA_mem|saida_MUX[12]~12\, fluxo_dados|mux_ULA_mem|saida_MUX[12]~12, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a12\, fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a12, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_1_bypass[36]\, fluxo_dados|bancoRegs|registrador_rtl_1_bypass[36], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_1_bypass[35]\, fluxo_dados|bancoRegs|registrador_rtl_1_bypass[35], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|saidaA[12]~12\, fluxo_dados|bancoRegs|saidaA[12]~12, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[86]\, fluxo_dados|regIDEX1|DOUT[86], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|mux_rt_imediato|saida_MUX[12]~12\, fluxo_dados|mux_rt_imediato|saida_MUX[12]~12, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula12|mux_inverteB|saida_MUX~0\, fluxo_dados|ULA|ula12|mux_inverteB|saida_MUX~0, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula12|mux_ula|saida_MUX~0\, fluxo_dados|ULA|ula12|mux_ula|saida_MUX~0, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a27\, fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a27, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_0_bypass[66]\, fluxo_dados|bancoRegs|registrador_rtl_0_bypass[66], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_0_bypass[65]\, fluxo_dados|bancoRegs|registrador_rtl_0_bypass[65], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|saidaB[27]~27\, fluxo_dados|bancoRegs|saidaB[27]~27, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[69]\, fluxo_dados|regIDEX1|DOUT[69], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regEXMEM1|DOUT[32]\, fluxo_dados|regEXMEM1|DOUT[32], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a27\, fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a27, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regMEMWB1|DOUT[64]\, fluxo_dados|regMEMWB1|DOUT[64], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a22\, fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a22, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_0_bypass[56]\, fluxo_dados|bancoRegs|registrador_rtl_0_bypass[56], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_0_bypass[55]\, fluxo_dados|bancoRegs|registrador_rtl_0_bypass[55], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|saidaB[22]~22\, fluxo_dados|bancoRegs|saidaB[22]~22, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[64]\, fluxo_dados|regIDEX1|DOUT[64], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regEXMEM1|DOUT[27]\, fluxo_dados|regEXMEM1|DOUT[27], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a22\, fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a22, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regMEMWB1|DOUT[59]\, fluxo_dados|regMEMWB1|DOUT[59], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regEXMEM1|DOUT[91]\, fluxo_dados|regEXMEM1|DOUT[91], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regMEMWB1|DOUT[91]\, fluxo_dados|regMEMWB1|DOUT[91], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|mux_rt_imediato|saida_MUX[22]~22\, fluxo_dados|mux_rt_imediato|saida_MUX[22]~22, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula22|mux_inverteB|saida_MUX~0\, fluxo_dados|ULA|ula22|mux_inverteB|saida_MUX~0, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula22|mux_ula|saida_MUX~0\, fluxo_dados|ULA|ula22|mux_ula|saida_MUX~0, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|resultado_final[22]~22\, fluxo_dados|ULA|resultado_final[22]~22, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regEXMEM1|DOUT[59]\, fluxo_dados|regEXMEM1|DOUT[59], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regMEMWB1|DOUT[27]\, fluxo_dados|regMEMWB1|DOUT[27], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|mux_ULA_mem|saida_MUX[22]~22\, fluxo_dados|mux_ULA_mem|saida_MUX[22]~22, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a22\, fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a22, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_1_bypass[56]\, fluxo_dados|bancoRegs|registrador_rtl_1_bypass[56], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_1_bypass[55]\, fluxo_dados|bancoRegs|registrador_rtl_1_bypass[55], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|saidaA[22]~22\, fluxo_dados|bancoRegs|saidaA[22]~22, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[96]\, fluxo_dados|regIDEX1|DOUT[96], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|Add0~45\, fluxo_dados|Add0~45, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a13\, fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a13, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_0_bypass[38]\, fluxo_dados|bancoRegs|registrador_rtl_0_bypass[38], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_0_bypass[37]\, fluxo_dados|bancoRegs|registrador_rtl_0_bypass[37], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|saidaB[13]~13\, fluxo_dados|bancoRegs|saidaB[13]~13, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[55]\, fluxo_dados|regIDEX1|DOUT[55], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regEXMEM1|DOUT[18]\, fluxo_dados|regEXMEM1|DOUT[18], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a13\, fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a13, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regMEMWB1|DOUT[50]\, fluxo_dados|regMEMWB1|DOUT[50], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regEXMEM1|DOUT[82]\, fluxo_dados|regEXMEM1|DOUT[82], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regMEMWB1|DOUT[82]\, fluxo_dados|regMEMWB1|DOUT[82], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|mux_rt_imediato|saida_MUX[13]~13\, fluxo_dados|mux_rt_imediato|saida_MUX[13]~13, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula13|mux_inverteB|saida_MUX~0\, fluxo_dados|ULA|ula13|mux_inverteB|saida_MUX~0, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula13|mux_ula|saida_MUX~1\, fluxo_dados|ULA|ula13|mux_ula|saida_MUX~1, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula13|mux_ula|saida_MUX~2\, fluxo_dados|ULA|ula13|mux_ula|saida_MUX~2, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula13|mux_ula|saida_MUX~0\, fluxo_dados|ULA|ula13|mux_ula|saida_MUX~0, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|resultado_final[13]~13\, fluxo_dados|ULA|resultado_final[13]~13, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regEXMEM1|DOUT[50]\, fluxo_dados|regEXMEM1|DOUT[50], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regMEMWB1|DOUT[18]\, fluxo_dados|regMEMWB1|DOUT[18], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|mux_ULA_mem|saida_MUX[13]~13\, fluxo_dados|mux_ULA_mem|saida_MUX[13]~13, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a13\, fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a13, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_1_bypass[38]\, fluxo_dados|bancoRegs|registrador_rtl_1_bypass[38], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_1_bypass[37]\, fluxo_dados|bancoRegs|registrador_rtl_1_bypass[37], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|saidaA[13]~13\, fluxo_dados|bancoRegs|saidaA[13]~13, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[87]\, fluxo_dados|regIDEX1|DOUT[87], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|mux_PC|saida_MUX[13]~15\, fluxo_dados|mux_PC|saida_MUX[13]~15, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|PC_entity|DOUT[13]\, fluxo_dados|PC_entity|DOUT[13], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|PC_Soma_Constante|Add0~45\, fluxo_dados|PC_Soma_Constante|Add0~45, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIFID1|DOUT[45]\, fluxo_dados|regIFID1|DOUT[45], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[119]\, fluxo_dados|regIDEX1|DOUT[119], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|Add0~49\, fluxo_dados|Add0~49, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a14\, fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a14, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_0_bypass[40]\, fluxo_dados|bancoRegs|registrador_rtl_0_bypass[40], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_0_bypass[39]\, fluxo_dados|bancoRegs|registrador_rtl_0_bypass[39], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|saidaB[14]~14\, fluxo_dados|bancoRegs|saidaB[14]~14, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[56]\, fluxo_dados|regIDEX1|DOUT[56], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regEXMEM1|DOUT[19]\, fluxo_dados|regEXMEM1|DOUT[19], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a14\, fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a14, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regMEMWB1|DOUT[51]\, fluxo_dados|regMEMWB1|DOUT[51], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regEXMEM1|DOUT[83]\, fluxo_dados|regEXMEM1|DOUT[83], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regMEMWB1|DOUT[83]\, fluxo_dados|regMEMWB1|DOUT[83], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula13|soma_sub|carry_out\, fluxo_dados|ULA|ula13|soma_sub|carry_out, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|mux_rt_imediato|saida_MUX[14]~14\, fluxo_dados|mux_rt_imediato|saida_MUX[14]~14, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula14|mux_inverteB|saida_MUX~0\, fluxo_dados|ULA|ula14|mux_inverteB|saida_MUX~0, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula14|mux_ula|saida_MUX~1\, fluxo_dados|ULA|ula14|mux_ula|saida_MUX~1, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|resultado_final[14]~14\, fluxo_dados|ULA|resultado_final[14]~14, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regEXMEM1|DOUT[51]\, fluxo_dados|regEXMEM1|DOUT[51], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regMEMWB1|DOUT[19]\, fluxo_dados|regMEMWB1|DOUT[19], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|mux_ULA_mem|saida_MUX[14]~14\, fluxo_dados|mux_ULA_mem|saida_MUX[14]~14, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a14\, fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a14, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_1_bypass[40]\, fluxo_dados|bancoRegs|registrador_rtl_1_bypass[40], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_1_bypass[39]\, fluxo_dados|bancoRegs|registrador_rtl_1_bypass[39], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|saidaA[14]~14\, fluxo_dados|bancoRegs|saidaA[14]~14, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[88]\, fluxo_dados|regIDEX1|DOUT[88], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|mux_PC|saida_MUX[14]~16\, fluxo_dados|mux_PC|saida_MUX[14]~16, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|PC_entity|DOUT[14]\, fluxo_dados|PC_entity|DOUT[14], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|PC_Soma_Constante|Add0~49\, fluxo_dados|PC_Soma_Constante|Add0~49, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIFID1|DOUT[46]\, fluxo_dados|regIFID1|DOUT[46], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[120]\, fluxo_dados|regIDEX1|DOUT[120], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|Add0~53\, fluxo_dados|Add0~53, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a15\, fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a15, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_0_bypass[42]\, fluxo_dados|bancoRegs|registrador_rtl_0_bypass[42], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_0_bypass[41]\, fluxo_dados|bancoRegs|registrador_rtl_0_bypass[41], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|saidaB[15]~15\, fluxo_dados|bancoRegs|saidaB[15]~15, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[57]\, fluxo_dados|regIDEX1|DOUT[57], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regEXMEM1|DOUT[20]\, fluxo_dados|regEXMEM1|DOUT[20], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a15\, fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a15, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regMEMWB1|DOUT[52]\, fluxo_dados|regMEMWB1|DOUT[52], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regEXMEM1|DOUT[84]\, fluxo_dados|regEXMEM1|DOUT[84], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regMEMWB1|DOUT[84]\, fluxo_dados|regMEMWB1|DOUT[84], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula14|mux_ula|saida_MUX~0\, fluxo_dados|ULA|ula14|mux_ula|saida_MUX~0, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|mux_rt_imediato|saida_MUX[15]~15\, fluxo_dados|mux_rt_imediato|saida_MUX[15]~15, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula15|mux_inverteB|saida_MUX~0\, fluxo_dados|ULA|ula15|mux_inverteB|saida_MUX~0, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula15|mux_ula|saida_MUX~1\, fluxo_dados|ULA|ula15|mux_ula|saida_MUX~1, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula15|mux_ula|saida_MUX~0\, fluxo_dados|ULA|ula15|mux_ula|saida_MUX~0, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|resultado_final[15]~15\, fluxo_dados|ULA|resultado_final[15]~15, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regEXMEM1|DOUT[52]\, fluxo_dados|regEXMEM1|DOUT[52], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regMEMWB1|DOUT[20]\, fluxo_dados|regMEMWB1|DOUT[20], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|mux_ULA_mem|saida_MUX[15]~15\, fluxo_dados|mux_ULA_mem|saida_MUX[15]~15, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a15\, fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a15, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_1_bypass[42]\, fluxo_dados|bancoRegs|registrador_rtl_1_bypass[42], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_1_bypass[41]\, fluxo_dados|bancoRegs|registrador_rtl_1_bypass[41], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|saidaA[15]~15\, fluxo_dados|bancoRegs|saidaA[15]~15, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[89]\, fluxo_dados|regIDEX1|DOUT[89], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|mux_PC|saida_MUX[15]~17\, fluxo_dados|mux_PC|saida_MUX[15]~17, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|PC_entity|DOUT[15]\, fluxo_dados|PC_entity|DOUT[15], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|PC_Soma_Constante|Add0~53\, fluxo_dados|PC_Soma_Constante|Add0~53, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIFID1|DOUT[47]\, fluxo_dados|regIFID1|DOUT[47], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[121]\, fluxo_dados|regIDEX1|DOUT[121], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|Add0~57\, fluxo_dados|Add0~57, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a16\, fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a16, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_0_bypass[44]\, fluxo_dados|bancoRegs|registrador_rtl_0_bypass[44], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_0_bypass[43]\, fluxo_dados|bancoRegs|registrador_rtl_0_bypass[43], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|saidaB[16]~16\, fluxo_dados|bancoRegs|saidaB[16]~16, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[58]\, fluxo_dados|regIDEX1|DOUT[58], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regEXMEM1|DOUT[21]\, fluxo_dados|regEXMEM1|DOUT[21], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a16\, fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a16, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regMEMWB1|DOUT[53]\, fluxo_dados|regMEMWB1|DOUT[53], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regEXMEM1|DOUT[85]\, fluxo_dados|regEXMEM1|DOUT[85], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regMEMWB1|DOUT[85]\, fluxo_dados|regMEMWB1|DOUT[85], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|mux_rt_imediato|saida_MUX[16]~16\, fluxo_dados|mux_rt_imediato|saida_MUX[16]~16, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula16|mux_inverteB|saida_MUX~0\, fluxo_dados|ULA|ula16|mux_inverteB|saida_MUX~0, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula16|mux_ula|saida_MUX~1\, fluxo_dados|ULA|ula16|mux_ula|saida_MUX~1, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula16|mux_ula|saida_MUX~2\, fluxo_dados|ULA|ula16|mux_ula|saida_MUX~2, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula16|mux_ula|saida_MUX~0\, fluxo_dados|ULA|ula16|mux_ula|saida_MUX~0, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|resultado_final[16]~16\, fluxo_dados|ULA|resultado_final[16]~16, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regEXMEM1|DOUT[53]\, fluxo_dados|regEXMEM1|DOUT[53], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regMEMWB1|DOUT[21]\, fluxo_dados|regMEMWB1|DOUT[21], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|mux_ULA_mem|saida_MUX[16]~16\, fluxo_dados|mux_ULA_mem|saida_MUX[16]~16, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a16\, fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a16, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_1_bypass[44]\, fluxo_dados|bancoRegs|registrador_rtl_1_bypass[44], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_1_bypass[43]\, fluxo_dados|bancoRegs|registrador_rtl_1_bypass[43], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|saidaA[16]~16\, fluxo_dados|bancoRegs|saidaA[16]~16, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[90]\, fluxo_dados|regIDEX1|DOUT[90], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|mux_PC|saida_MUX[16]~18\, fluxo_dados|mux_PC|saida_MUX[16]~18, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|PC_entity|DOUT[16]\, fluxo_dados|PC_entity|DOUT[16], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|PC_Soma_Constante|Add0~57\, fluxo_dados|PC_Soma_Constante|Add0~57, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIFID1|DOUT[48]\, fluxo_dados|regIFID1|DOUT[48], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[122]\, fluxo_dados|regIDEX1|DOUT[122], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|Add0~61\, fluxo_dados|Add0~61, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a17\, fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a17, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_0_bypass[46]\, fluxo_dados|bancoRegs|registrador_rtl_0_bypass[46], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_0_bypass[45]\, fluxo_dados|bancoRegs|registrador_rtl_0_bypass[45], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|saidaB[17]~17\, fluxo_dados|bancoRegs|saidaB[17]~17, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[59]\, fluxo_dados|regIDEX1|DOUT[59], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regEXMEM1|DOUT[22]\, fluxo_dados|regEXMEM1|DOUT[22], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a17\, fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a17, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regMEMWB1|DOUT[54]\, fluxo_dados|regMEMWB1|DOUT[54], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regEXMEM1|DOUT[86]\, fluxo_dados|regEXMEM1|DOUT[86], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regMEMWB1|DOUT[86]\, fluxo_dados|regMEMWB1|DOUT[86], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a1\, fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a1, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_0_bypass[14]\, fluxo_dados|bancoRegs|registrador_rtl_0_bypass[14], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_0_bypass[13]\, fluxo_dados|bancoRegs|registrador_rtl_0_bypass[13], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|saidaB[1]~1\, fluxo_dados|bancoRegs|saidaB[1]~1, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[43]\, fluxo_dados|regIDEX1|DOUT[43], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regEXMEM1|DOUT[6]\, fluxo_dados|regEXMEM1|DOUT[6], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a1\, fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a1, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regMEMWB1|DOUT[38]\, fluxo_dados|regMEMWB1|DOUT[38], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|mux_PC|saida_MUX[1]~2\, fluxo_dados|mux_PC|saida_MUX[1]~2, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|PC_entity|DOUT[1]\, fluxo_dados|PC_entity|DOUT[1], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIFID1|DOUT[33]\, fluxo_dados|regIFID1|DOUT[33], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[107]\, fluxo_dados|regIDEX1|DOUT[107], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regEXMEM1|DOUT[70]\, fluxo_dados|regEXMEM1|DOUT[70], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regMEMWB1|DOUT[70]\, fluxo_dados|regMEMWB1|DOUT[70], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|resultado_final[1]~1\, fluxo_dados|ULA|resultado_final[1]~1, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regEXMEM1|DOUT[38]\, fluxo_dados|regEXMEM1|DOUT[38], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regMEMWB1|DOUT[6]\, fluxo_dados|regMEMWB1|DOUT[6], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|mux_ULA_mem|saida_MUX[1]~1\, fluxo_dados|mux_ULA_mem|saida_MUX[1]~1, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a1\, fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a1, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_1_bypass[14]\, fluxo_dados|bancoRegs|registrador_rtl_1_bypass[14], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_1_bypass[13]\, fluxo_dados|bancoRegs|registrador_rtl_1_bypass[13], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|saidaA[1]~1\, fluxo_dados|bancoRegs|saidaA[1]~1, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[75]\, fluxo_dados|regIDEX1|DOUT[75], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|mux_rt_imediato|saida_MUX[1]~1\, fluxo_dados|mux_rt_imediato|saida_MUX[1]~1, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula1|mux_inverteB|saida_MUX~0\, fluxo_dados|ULA|ula1|mux_inverteB|saida_MUX~0, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula0|soma_sub|carry_out~0\, fluxo_dados|ULA|ula0|soma_sub|carry_out~0, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula1|mux_ula|saida_MUX~0\, fluxo_dados|ULA|ula1|mux_ula|saida_MUX~0, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|mux_rt_imediato|saida_MUX[17]~17\, fluxo_dados|mux_rt_imediato|saida_MUX[17]~17, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula17|mux_inverteB|saida_MUX~0\, fluxo_dados|ULA|ula17|mux_inverteB|saida_MUX~0, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula17|mux_ula|saida_MUX~0\, fluxo_dados|ULA|ula17|mux_ula|saida_MUX~0, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|resultado_final[17]~17\, fluxo_dados|ULA|resultado_final[17]~17, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regEXMEM1|DOUT[54]\, fluxo_dados|regEXMEM1|DOUT[54], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regMEMWB1|DOUT[22]\, fluxo_dados|regMEMWB1|DOUT[22], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|mux_ULA_mem|saida_MUX[17]~17\, fluxo_dados|mux_ULA_mem|saida_MUX[17]~17, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a17\, fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a17, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_1_bypass[46]\, fluxo_dados|bancoRegs|registrador_rtl_1_bypass[46], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_1_bypass[45]\, fluxo_dados|bancoRegs|registrador_rtl_1_bypass[45], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|saidaA[17]~17\, fluxo_dados|bancoRegs|saidaA[17]~17, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[91]\, fluxo_dados|regIDEX1|DOUT[91], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|mux_PC|saida_MUX[17]~19\, fluxo_dados|mux_PC|saida_MUX[17]~19, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|PC_entity|DOUT[17]\, fluxo_dados|PC_entity|DOUT[17], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|PC_Soma_Constante|Add0~61\, fluxo_dados|PC_Soma_Constante|Add0~61, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIFID1|DOUT[49]\, fluxo_dados|regIFID1|DOUT[49], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[123]\, fluxo_dados|regIDEX1|DOUT[123], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|Add0~65\, fluxo_dados|Add0~65, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a18\, fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a18, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_0_bypass[48]\, fluxo_dados|bancoRegs|registrador_rtl_0_bypass[48], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_0_bypass[47]\, fluxo_dados|bancoRegs|registrador_rtl_0_bypass[47], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|saidaB[18]~18\, fluxo_dados|bancoRegs|saidaB[18]~18, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[60]\, fluxo_dados|regIDEX1|DOUT[60], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regEXMEM1|DOUT[23]\, fluxo_dados|regEXMEM1|DOUT[23], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a18\, fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a18, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regMEMWB1|DOUT[55]\, fluxo_dados|regMEMWB1|DOUT[55], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regEXMEM1|DOUT[87]\, fluxo_dados|regEXMEM1|DOUT[87], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regMEMWB1|DOUT[87]\, fluxo_dados|regMEMWB1|DOUT[87], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|mux_rt_imediato|saida_MUX[18]~18\, fluxo_dados|mux_rt_imediato|saida_MUX[18]~18, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula18|mux_inverteB|saida_MUX~0\, fluxo_dados|ULA|ula18|mux_inverteB|saida_MUX~0, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula18|mux_ula|saida_MUX~1\, fluxo_dados|ULA|ula18|mux_ula|saida_MUX~1, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula18|mux_ula|saida_MUX~2\, fluxo_dados|ULA|ula18|mux_ula|saida_MUX~2, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula18|mux_ula|saida_MUX~0\, fluxo_dados|ULA|ula18|mux_ula|saida_MUX~0, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|resultado_final[18]~18\, fluxo_dados|ULA|resultado_final[18]~18, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regEXMEM1|DOUT[55]\, fluxo_dados|regEXMEM1|DOUT[55], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regMEMWB1|DOUT[23]\, fluxo_dados|regMEMWB1|DOUT[23], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|mux_ULA_mem|saida_MUX[18]~18\, fluxo_dados|mux_ULA_mem|saida_MUX[18]~18, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a18\, fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a18, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_1_bypass[48]\, fluxo_dados|bancoRegs|registrador_rtl_1_bypass[48], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_1_bypass[47]\, fluxo_dados|bancoRegs|registrador_rtl_1_bypass[47], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|saidaA[18]~18\, fluxo_dados|bancoRegs|saidaA[18]~18, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[92]\, fluxo_dados|regIDEX1|DOUT[92], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|mux_PC|saida_MUX[18]~20\, fluxo_dados|mux_PC|saida_MUX[18]~20, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|PC_entity|DOUT[18]\, fluxo_dados|PC_entity|DOUT[18], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|PC_Soma_Constante|Add0~65\, fluxo_dados|PC_Soma_Constante|Add0~65, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIFID1|DOUT[50]\, fluxo_dados|regIFID1|DOUT[50], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[124]\, fluxo_dados|regIDEX1|DOUT[124], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|Add0~69\, fluxo_dados|Add0~69, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a19\, fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a19, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_0_bypass[50]\, fluxo_dados|bancoRegs|registrador_rtl_0_bypass[50], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_0_bypass[49]\, fluxo_dados|bancoRegs|registrador_rtl_0_bypass[49], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|saidaB[19]~19\, fluxo_dados|bancoRegs|saidaB[19]~19, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[61]\, fluxo_dados|regIDEX1|DOUT[61], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regEXMEM1|DOUT[24]\, fluxo_dados|regEXMEM1|DOUT[24], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a19\, fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a19, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regMEMWB1|DOUT[56]\, fluxo_dados|regMEMWB1|DOUT[56], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regEXMEM1|DOUT[88]\, fluxo_dados|regEXMEM1|DOUT[88], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regMEMWB1|DOUT[88]\, fluxo_dados|regMEMWB1|DOUT[88], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula18|soma_sub|carry_out\, fluxo_dados|ULA|ula18|soma_sub|carry_out, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|mux_rt_imediato|saida_MUX[19]~19\, fluxo_dados|mux_rt_imediato|saida_MUX[19]~19, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula19|mux_inverteB|saida_MUX~0\, fluxo_dados|ULA|ula19|mux_inverteB|saida_MUX~0, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula19|mux_ula|saida_MUX~1\, fluxo_dados|ULA|ula19|mux_ula|saida_MUX~1, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|resultado_final[19]~19\, fluxo_dados|ULA|resultado_final[19]~19, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regEXMEM1|DOUT[56]\, fluxo_dados|regEXMEM1|DOUT[56], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regMEMWB1|DOUT[24]\, fluxo_dados|regMEMWB1|DOUT[24], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|mux_ULA_mem|saida_MUX[19]~19\, fluxo_dados|mux_ULA_mem|saida_MUX[19]~19, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a19\, fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a19, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_1_bypass[50]\, fluxo_dados|bancoRegs|registrador_rtl_1_bypass[50], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_1_bypass[49]\, fluxo_dados|bancoRegs|registrador_rtl_1_bypass[49], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|saidaA[19]~19\, fluxo_dados|bancoRegs|saidaA[19]~19, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[93]\, fluxo_dados|regIDEX1|DOUT[93], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|mux_PC|saida_MUX[19]~21\, fluxo_dados|mux_PC|saida_MUX[19]~21, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|PC_entity|DOUT[19]\, fluxo_dados|PC_entity|DOUT[19], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|PC_Soma_Constante|Add0~69\, fluxo_dados|PC_Soma_Constante|Add0~69, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIFID1|DOUT[51]\, fluxo_dados|regIFID1|DOUT[51], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[125]\, fluxo_dados|regIDEX1|DOUT[125], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|Add0~73\, fluxo_dados|Add0~73, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a20\, fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a20, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_0_bypass[52]\, fluxo_dados|bancoRegs|registrador_rtl_0_bypass[52], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_0_bypass[51]\, fluxo_dados|bancoRegs|registrador_rtl_0_bypass[51], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|saidaB[20]~20\, fluxo_dados|bancoRegs|saidaB[20]~20, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[62]\, fluxo_dados|regIDEX1|DOUT[62], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regEXMEM1|DOUT[25]\, fluxo_dados|regEXMEM1|DOUT[25], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a20\, fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a20, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regMEMWB1|DOUT[57]\, fluxo_dados|regMEMWB1|DOUT[57], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regEXMEM1|DOUT[89]\, fluxo_dados|regEXMEM1|DOUT[89], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regMEMWB1|DOUT[89]\, fluxo_dados|regMEMWB1|DOUT[89], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|mux_rt_imediato|saida_MUX[20]~20\, fluxo_dados|mux_rt_imediato|saida_MUX[20]~20, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula20|mux_inverteB|saida_MUX~0\, fluxo_dados|ULA|ula20|mux_inverteB|saida_MUX~0, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula20|mux_ula|saida_MUX~0\, fluxo_dados|ULA|ula20|mux_ula|saida_MUX~0, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula19|mux_ula|saida_MUX~0\, fluxo_dados|ULA|ula19|mux_ula|saida_MUX~0, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula20|mux_ula|saida_MUX~1\, fluxo_dados|ULA|ula20|mux_ula|saida_MUX~1, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|resultado_final[20]~20\, fluxo_dados|ULA|resultado_final[20]~20, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regEXMEM1|DOUT[57]\, fluxo_dados|regEXMEM1|DOUT[57], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regMEMWB1|DOUT[25]\, fluxo_dados|regMEMWB1|DOUT[25], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|mux_ULA_mem|saida_MUX[20]~20\, fluxo_dados|mux_ULA_mem|saida_MUX[20]~20, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a20\, fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a20, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_1_bypass[52]\, fluxo_dados|bancoRegs|registrador_rtl_1_bypass[52], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_1_bypass[51]\, fluxo_dados|bancoRegs|registrador_rtl_1_bypass[51], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|saidaA[20]~20\, fluxo_dados|bancoRegs|saidaA[20]~20, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[94]\, fluxo_dados|regIDEX1|DOUT[94], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|mux_PC|saida_MUX[20]~22\, fluxo_dados|mux_PC|saida_MUX[20]~22, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|PC_entity|DOUT[20]\, fluxo_dados|PC_entity|DOUT[20], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|PC_Soma_Constante|Add0~73\, fluxo_dados|PC_Soma_Constante|Add0~73, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIFID1|DOUT[52]\, fluxo_dados|regIFID1|DOUT[52], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[126]\, fluxo_dados|regIDEX1|DOUT[126], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|Add0~77\, fluxo_dados|Add0~77, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a21\, fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a21, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_0_bypass[54]\, fluxo_dados|bancoRegs|registrador_rtl_0_bypass[54], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_0_bypass[53]\, fluxo_dados|bancoRegs|registrador_rtl_0_bypass[53], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|saidaB[21]~21\, fluxo_dados|bancoRegs|saidaB[21]~21, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[63]\, fluxo_dados|regIDEX1|DOUT[63], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regEXMEM1|DOUT[26]\, fluxo_dados|regEXMEM1|DOUT[26], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a21\, fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a21, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regMEMWB1|DOUT[58]\, fluxo_dados|regMEMWB1|DOUT[58], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regEXMEM1|DOUT[90]\, fluxo_dados|regEXMEM1|DOUT[90], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regMEMWB1|DOUT[90]\, fluxo_dados|regMEMWB1|DOUT[90], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|mux_rt_imediato|saida_MUX[21]~21\, fluxo_dados|mux_rt_imediato|saida_MUX[21]~21, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula21|mux_inverteB|saida_MUX~0\, fluxo_dados|ULA|ula21|mux_inverteB|saida_MUX~0, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula21|mux_ula|saida_MUX~0\, fluxo_dados|ULA|ula21|mux_ula|saida_MUX~0, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula21|soma_sub|saida_xor\, fluxo_dados|ULA|ula21|soma_sub|saida_xor, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula30|mux_ula|saida_MUX~2\, fluxo_dados|ULA|ula30|mux_ula|saida_MUX~2, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula21|mux_ula|saida_MUX~1\, fluxo_dados|ULA|ula21|mux_ula|saida_MUX~1, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula21|mux_ula|saida_MUX~2\, fluxo_dados|ULA|ula21|mux_ula|saida_MUX~2, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|resultado_final[21]~21\, fluxo_dados|ULA|resultado_final[21]~21, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regEXMEM1|DOUT[58]\, fluxo_dados|regEXMEM1|DOUT[58], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regMEMWB1|DOUT[26]\, fluxo_dados|regMEMWB1|DOUT[26], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|mux_ULA_mem|saida_MUX[21]~21\, fluxo_dados|mux_ULA_mem|saida_MUX[21]~21, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a21\, fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a21, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_1_bypass[54]\, fluxo_dados|bancoRegs|registrador_rtl_1_bypass[54], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_1_bypass[53]\, fluxo_dados|bancoRegs|registrador_rtl_1_bypass[53], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|saidaA[21]~21\, fluxo_dados|bancoRegs|saidaA[21]~21, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[95]\, fluxo_dados|regIDEX1|DOUT[95], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|mux_PC|saida_MUX[21]~23\, fluxo_dados|mux_PC|saida_MUX[21]~23, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|PC_entity|DOUT[21]\, fluxo_dados|PC_entity|DOUT[21], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|PC_Soma_Constante|Add0~77\, fluxo_dados|PC_Soma_Constante|Add0~77, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIFID1|DOUT[53]\, fluxo_dados|regIFID1|DOUT[53], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[127]\, fluxo_dados|regIDEX1|DOUT[127], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|Add0~81\, fluxo_dados|Add0~81, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|mux_PC|saida_MUX[22]~25\, fluxo_dados|mux_PC|saida_MUX[22]~25, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|PC_entity|DOUT[22]\, fluxo_dados|PC_entity|DOUT[22], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|PC_Soma_Constante|Add0~81\, fluxo_dados|PC_Soma_Constante|Add0~81, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIFID1|DOUT[54]\, fluxo_dados|regIFID1|DOUT[54], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[128]\, fluxo_dados|regIDEX1|DOUT[128], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|Add0~85\, fluxo_dados|Add0~85, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a23\, fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a23, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_0_bypass[58]\, fluxo_dados|bancoRegs|registrador_rtl_0_bypass[58], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_0_bypass[57]\, fluxo_dados|bancoRegs|registrador_rtl_0_bypass[57], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|saidaB[23]~23\, fluxo_dados|bancoRegs|saidaB[23]~23, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[65]\, fluxo_dados|regIDEX1|DOUT[65], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regEXMEM1|DOUT[28]\, fluxo_dados|regEXMEM1|DOUT[28], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a23\, fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a23, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regMEMWB1|DOUT[60]\, fluxo_dados|regMEMWB1|DOUT[60], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regEXMEM1|DOUT[92]\, fluxo_dados|regEXMEM1|DOUT[92], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regMEMWB1|DOUT[92]\, fluxo_dados|regMEMWB1|DOUT[92], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|mux_rt_imediato|saida_MUX[23]~23\, fluxo_dados|mux_rt_imediato|saida_MUX[23]~23, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula23|mux_inverteB|saida_MUX~0\, fluxo_dados|ULA|ula23|mux_inverteB|saida_MUX~0, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula23|mux_ula|saida_MUX~0\, fluxo_dados|ULA|ula23|mux_ula|saida_MUX~0, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula23|mux_ula|saida_MUX~1\, fluxo_dados|ULA|ula23|mux_ula|saida_MUX~1, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula23|mux_ula|saida_MUX~2\, fluxo_dados|ULA|ula23|mux_ula|saida_MUX~2, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|resultado_final[23]~23\, fluxo_dados|ULA|resultado_final[23]~23, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regEXMEM1|DOUT[60]\, fluxo_dados|regEXMEM1|DOUT[60], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regMEMWB1|DOUT[28]\, fluxo_dados|regMEMWB1|DOUT[28], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|mux_ULA_mem|saida_MUX[23]~23\, fluxo_dados|mux_ULA_mem|saida_MUX[23]~23, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a23\, fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a23, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_1_bypass[58]\, fluxo_dados|bancoRegs|registrador_rtl_1_bypass[58], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_1_bypass[57]\, fluxo_dados|bancoRegs|registrador_rtl_1_bypass[57], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|saidaA[23]~23\, fluxo_dados|bancoRegs|saidaA[23]~23, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[97]\, fluxo_dados|regIDEX1|DOUT[97], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|mux_PC|saida_MUX[23]~26\, fluxo_dados|mux_PC|saida_MUX[23]~26, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|PC_entity|DOUT[23]\, fluxo_dados|PC_entity|DOUT[23], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|PC_Soma_Constante|Add0~85\, fluxo_dados|PC_Soma_Constante|Add0~85, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIFID1|DOUT[55]\, fluxo_dados|regIFID1|DOUT[55], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[129]\, fluxo_dados|regIDEX1|DOUT[129], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|Add0~89\, fluxo_dados|Add0~89, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a24\, fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a24, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_0_bypass[60]\, fluxo_dados|bancoRegs|registrador_rtl_0_bypass[60], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_0_bypass[59]\, fluxo_dados|bancoRegs|registrador_rtl_0_bypass[59], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|saidaB[24]~24\, fluxo_dados|bancoRegs|saidaB[24]~24, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[66]\, fluxo_dados|regIDEX1|DOUT[66], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regEXMEM1|DOUT[29]\, fluxo_dados|regEXMEM1|DOUT[29], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a24\, fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a24, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regMEMWB1|DOUT[61]\, fluxo_dados|regMEMWB1|DOUT[61], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regEXMEM1|DOUT[93]\, fluxo_dados|regEXMEM1|DOUT[93], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regMEMWB1|DOUT[93]\, fluxo_dados|regMEMWB1|DOUT[93], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula7|soma_sub|carry_out\, fluxo_dados|ULA|ula7|soma_sub|carry_out, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula8|mux_ula|saida_MUX~0\, fluxo_dados|ULA|ula8|mux_ula|saida_MUX~0, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|mux_rt_imediato|saida_MUX[24]~24\, fluxo_dados|mux_rt_imediato|saida_MUX[24]~24, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula24|mux_inverteB|saida_MUX~0\, fluxo_dados|ULA|ula24|mux_inverteB|saida_MUX~0, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula24|soma_sub|saida_xor\, fluxo_dados|ULA|ula24|soma_sub|saida_xor, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula24|soma_sub|saida\, fluxo_dados|ULA|ula24|soma_sub|saida, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula24|mux_ula|saida_MUX~1\, fluxo_dados|ULA|ula24|mux_ula|saida_MUX~1, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula24|mux_ula|saida_MUX~2\, fluxo_dados|ULA|ula24|mux_ula|saida_MUX~2, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|resultado_final[24]~24\, fluxo_dados|ULA|resultado_final[24]~24, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regEXMEM1|DOUT[61]\, fluxo_dados|regEXMEM1|DOUT[61], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regMEMWB1|DOUT[29]\, fluxo_dados|regMEMWB1|DOUT[29], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|mux_ULA_mem|saida_MUX[24]~24\, fluxo_dados|mux_ULA_mem|saida_MUX[24]~24, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a24\, fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a24, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_1_bypass[60]\, fluxo_dados|bancoRegs|registrador_rtl_1_bypass[60], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_1_bypass[59]\, fluxo_dados|bancoRegs|registrador_rtl_1_bypass[59], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|saidaA[24]~24\, fluxo_dados|bancoRegs|saidaA[24]~24, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[98]\, fluxo_dados|regIDEX1|DOUT[98], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|mux_PC|saida_MUX[24]~27\, fluxo_dados|mux_PC|saida_MUX[24]~27, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|PC_entity|DOUT[24]\, fluxo_dados|PC_entity|DOUT[24], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|PC_Soma_Constante|Add0~89\, fluxo_dados|PC_Soma_Constante|Add0~89, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIFID1|DOUT[56]\, fluxo_dados|regIFID1|DOUT[56], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[130]\, fluxo_dados|regIDEX1|DOUT[130], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|Add0~93\, fluxo_dados|Add0~93, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a25\, fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a25, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_0_bypass[62]\, fluxo_dados|bancoRegs|registrador_rtl_0_bypass[62], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_0_bypass[61]\, fluxo_dados|bancoRegs|registrador_rtl_0_bypass[61], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|saidaB[25]~25\, fluxo_dados|bancoRegs|saidaB[25]~25, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[67]\, fluxo_dados|regIDEX1|DOUT[67], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regEXMEM1|DOUT[30]\, fluxo_dados|regEXMEM1|DOUT[30], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a25\, fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a25, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regMEMWB1|DOUT[62]\, fluxo_dados|regMEMWB1|DOUT[62], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regEXMEM1|DOUT[94]\, fluxo_dados|regEXMEM1|DOUT[94], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regMEMWB1|DOUT[94]\, fluxo_dados|regMEMWB1|DOUT[94], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula24|mux_ula|saida_MUX~0\, fluxo_dados|ULA|ula24|mux_ula|saida_MUX~0, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|mux_rt_imediato|saida_MUX[25]~25\, fluxo_dados|mux_rt_imediato|saida_MUX[25]~25, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula25|mux_inverteB|saida_MUX~0\, fluxo_dados|ULA|ula25|mux_inverteB|saida_MUX~0, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula25|mux_ula|saida_MUX~0\, fluxo_dados|ULA|ula25|mux_ula|saida_MUX~0, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula25|mux_ula|saida_MUX~1\, fluxo_dados|ULA|ula25|mux_ula|saida_MUX~1, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|resultado_final[25]~25\, fluxo_dados|ULA|resultado_final[25]~25, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regEXMEM1|DOUT[62]\, fluxo_dados|regEXMEM1|DOUT[62], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regMEMWB1|DOUT[30]\, fluxo_dados|regMEMWB1|DOUT[30], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|mux_ULA_mem|saida_MUX[25]~25\, fluxo_dados|mux_ULA_mem|saida_MUX[25]~25, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a25\, fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a25, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_1_bypass[62]\, fluxo_dados|bancoRegs|registrador_rtl_1_bypass[62], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_1_bypass[61]\, fluxo_dados|bancoRegs|registrador_rtl_1_bypass[61], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|saidaA[25]~25\, fluxo_dados|bancoRegs|saidaA[25]~25, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[99]\, fluxo_dados|regIDEX1|DOUT[99], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|mux_PC|saida_MUX[25]~28\, fluxo_dados|mux_PC|saida_MUX[25]~28, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|PC_entity|DOUT[25]\, fluxo_dados|PC_entity|DOUT[25], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|PC_Soma_Constante|Add0~93\, fluxo_dados|PC_Soma_Constante|Add0~93, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIFID1|DOUT[57]\, fluxo_dados|regIFID1|DOUT[57], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[131]\, fluxo_dados|regIDEX1|DOUT[131], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|Add0~97\, fluxo_dados|Add0~97, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a26\, fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a26, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_0_bypass[64]\, fluxo_dados|bancoRegs|registrador_rtl_0_bypass[64], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_0_bypass[63]\, fluxo_dados|bancoRegs|registrador_rtl_0_bypass[63], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|saidaB[26]~26\, fluxo_dados|bancoRegs|saidaB[26]~26, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[68]\, fluxo_dados|regIDEX1|DOUT[68], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regEXMEM1|DOUT[31]\, fluxo_dados|regEXMEM1|DOUT[31], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a26\, fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a26, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regMEMWB1|DOUT[63]\, fluxo_dados|regMEMWB1|DOUT[63], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regEXMEM1|DOUT[95]\, fluxo_dados|regEXMEM1|DOUT[95], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regMEMWB1|DOUT[95]\, fluxo_dados|regMEMWB1|DOUT[95], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|mux_rt_imediato|saida_MUX[26]~26\, fluxo_dados|mux_rt_imediato|saida_MUX[26]~26, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula26|mux_inverteB|saida_MUX~0\, fluxo_dados|ULA|ula26|mux_inverteB|saida_MUX~0, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula26|soma_sub|saida\, fluxo_dados|ULA|ula26|soma_sub|saida, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula26|mux_ula|saida_MUX~0\, fluxo_dados|ULA|ula26|mux_ula|saida_MUX~0, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|resultado_final[26]~26\, fluxo_dados|ULA|resultado_final[26]~26, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regEXMEM1|DOUT[63]\, fluxo_dados|regEXMEM1|DOUT[63], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regMEMWB1|DOUT[31]\, fluxo_dados|regMEMWB1|DOUT[31], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|mux_ULA_mem|saida_MUX[26]~26\, fluxo_dados|mux_ULA_mem|saida_MUX[26]~26, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a26\, fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a26, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_1_bypass[64]\, fluxo_dados|bancoRegs|registrador_rtl_1_bypass[64], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_1_bypass[63]\, fluxo_dados|bancoRegs|registrador_rtl_1_bypass[63], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|saidaA[26]~26\, fluxo_dados|bancoRegs|saidaA[26]~26, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[100]\, fluxo_dados|regIDEX1|DOUT[100], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|mux_PC|saida_MUX[26]~29\, fluxo_dados|mux_PC|saida_MUX[26]~29, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|PC_entity|DOUT[26]\, fluxo_dados|PC_entity|DOUT[26], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|PC_Soma_Constante|Add0~97\, fluxo_dados|PC_Soma_Constante|Add0~97, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIFID1|DOUT[58]\, fluxo_dados|regIFID1|DOUT[58], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[132]\, fluxo_dados|regIDEX1|DOUT[132], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|Add0~101\, fluxo_dados|Add0~101, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|mux_PC|saida_MUX[27]~30\, fluxo_dados|mux_PC|saida_MUX[27]~30, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|PC_entity|DOUT[27]\, fluxo_dados|PC_entity|DOUT[27], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|PC_Soma_Constante|Add0~101\, fluxo_dados|PC_Soma_Constante|Add0~101, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIFID1|DOUT[59]\, fluxo_dados|regIFID1|DOUT[59], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[133]\, fluxo_dados|regIDEX1|DOUT[133], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regEXMEM1|DOUT[96]\, fluxo_dados|regEXMEM1|DOUT[96], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regMEMWB1|DOUT[96]\, fluxo_dados|regMEMWB1|DOUT[96], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|mux_rt_imediato|saida_MUX[27]~27\, fluxo_dados|mux_rt_imediato|saida_MUX[27]~27, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula27|mux_inverteB|saida_MUX~0\, fluxo_dados|ULA|ula27|mux_inverteB|saida_MUX~0, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula27|soma_sub|saida_xor\, fluxo_dados|ULA|ula27|soma_sub|saida_xor, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula27|mux_ula|saida_MUX~0\, fluxo_dados|ULA|ula27|mux_ula|saida_MUX~0, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|resultado_final[27]~27\, fluxo_dados|ULA|resultado_final[27]~27, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regEXMEM1|DOUT[64]\, fluxo_dados|regEXMEM1|DOUT[64], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regMEMWB1|DOUT[32]\, fluxo_dados|regMEMWB1|DOUT[32], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|mux_ULA_mem|saida_MUX[27]~27\, fluxo_dados|mux_ULA_mem|saida_MUX[27]~27, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a27\, fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a27, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_1_bypass[66]\, fluxo_dados|bancoRegs|registrador_rtl_1_bypass[66], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_1_bypass[65]\, fluxo_dados|bancoRegs|registrador_rtl_1_bypass[65], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|saidaA[27]~27\, fluxo_dados|bancoRegs|saidaA[27]~27, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[101]\, fluxo_dados|regIDEX1|DOUT[101], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|mux_rt_imediato|saida_MUX[28]~28\, fluxo_dados|mux_rt_imediato|saida_MUX[28]~28, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula28|mux_inverteB|saida_MUX~0\, fluxo_dados|ULA|ula28|mux_inverteB|saida_MUX~0, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula28|soma_sub|saida_xor\, fluxo_dados|ULA|ula28|soma_sub|saida_xor, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula28|mux_ula|saida_MUX~0\, fluxo_dados|ULA|ula28|mux_ula|saida_MUX~0, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula28|mux_ula|saida_MUX~1\, fluxo_dados|ULA|ula28|mux_ula|saida_MUX~1, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|resultado_final[28]~28\, fluxo_dados|ULA|resultado_final[28]~28, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regEXMEM1|DOUT[65]\, fluxo_dados|regEXMEM1|DOUT[65], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regMEMWB1|DOUT[33]\, fluxo_dados|regMEMWB1|DOUT[33], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|mux_ULA_mem|saida_MUX[28]~28\, fluxo_dados|mux_ULA_mem|saida_MUX[28]~28, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a28\, fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a28, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_1_bypass[68]\, fluxo_dados|bancoRegs|registrador_rtl_1_bypass[68], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_1_bypass[67]\, fluxo_dados|bancoRegs|registrador_rtl_1_bypass[67], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|saidaA[28]~28\, fluxo_dados|bancoRegs|saidaA[28]~28, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[102]\, fluxo_dados|regIDEX1|DOUT[102], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|Add0~105\, fluxo_dados|Add0~105, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|mux_PC|saida_MUX[28]~31\, fluxo_dados|mux_PC|saida_MUX[28]~31, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|PC_entity|DOUT[28]\, fluxo_dados|PC_entity|DOUT[28], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|PC_Soma_Constante|Add0~105\, fluxo_dados|PC_Soma_Constante|Add0~105, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIFID1|DOUT[60]\, fluxo_dados|regIFID1|DOUT[60], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[134]\, fluxo_dados|regIDEX1|DOUT[134], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|Add0~109\, fluxo_dados|Add0~109, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|mux_PC|saida_MUX[29]~32\, fluxo_dados|mux_PC|saida_MUX[29]~32, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|PC_entity|DOUT[29]\, fluxo_dados|PC_entity|DOUT[29], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|PC_Soma_Constante|Add0~109\, fluxo_dados|PC_Soma_Constante|Add0~109, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIFID1|DOUT[61]\, fluxo_dados|regIFID1|DOUT[61], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[135]\, fluxo_dados|regIDEX1|DOUT[135], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regEXMEM1|DOUT[98]\, fluxo_dados|regEXMEM1|DOUT[98], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regMEMWB1|DOUT[98]\, fluxo_dados|regMEMWB1|DOUT[98], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|mux_rt_imediato|saida_MUX[29]~29\, fluxo_dados|mux_rt_imediato|saida_MUX[29]~29, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula29|mux_inverteB|saida_MUX~0\, fluxo_dados|ULA|ula29|mux_inverteB|saida_MUX~0, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula29|soma_sub|saida_xor\, fluxo_dados|ULA|ula29|soma_sub|saida_xor, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula29|soma_sub|saida\, fluxo_dados|ULA|ula29|soma_sub|saida, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula29|mux_ula|saida_MUX~1\, fluxo_dados|ULA|ula29|mux_ula|saida_MUX~1, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|resultado_final[29]~29\, fluxo_dados|ULA|resultado_final[29]~29, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regEXMEM1|DOUT[66]\, fluxo_dados|regEXMEM1|DOUT[66], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regMEMWB1|DOUT[34]\, fluxo_dados|regMEMWB1|DOUT[34], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|mux_ULA_mem|saida_MUX[29]~29\, fluxo_dados|mux_ULA_mem|saida_MUX[29]~29, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a29\, fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a29, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_1_bypass[70]\, fluxo_dados|bancoRegs|registrador_rtl_1_bypass[70], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_1_bypass[69]\, fluxo_dados|bancoRegs|registrador_rtl_1_bypass[69], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|saidaA[29]~29\, fluxo_dados|bancoRegs|saidaA[29]~29, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[103]\, fluxo_dados|regIDEX1|DOUT[103], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula29|mux_ula|saida_MUX~0\, fluxo_dados|ULA|ula29|mux_ula|saida_MUX~0, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a30\, fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a30, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_0_bypass[72]\, fluxo_dados|bancoRegs|registrador_rtl_0_bypass[72], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_0_bypass[71]\, fluxo_dados|bancoRegs|registrador_rtl_0_bypass[71], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|saidaB[30]~30\, fluxo_dados|bancoRegs|saidaB[30]~30, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[72]\, fluxo_dados|regIDEX1|DOUT[72], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regEXMEM1|DOUT[35]\, fluxo_dados|regEXMEM1|DOUT[35], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a30\, fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a30, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regMEMWB1|DOUT[67]\, fluxo_dados|regMEMWB1|DOUT[67], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|Add0~113\, fluxo_dados|Add0~113, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|mux_PC|saida_MUX[30]~33\, fluxo_dados|mux_PC|saida_MUX[30]~33, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|PC_entity|DOUT[30]\, fluxo_dados|PC_entity|DOUT[30], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|PC_Soma_Constante|Add0~113\, fluxo_dados|PC_Soma_Constante|Add0~113, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIFID1|DOUT[62]\, fluxo_dados|regIFID1|DOUT[62], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[136]\, fluxo_dados|regIDEX1|DOUT[136], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regEXMEM1|DOUT[99]\, fluxo_dados|regEXMEM1|DOUT[99], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regMEMWB1|DOUT[99]\, fluxo_dados|regMEMWB1|DOUT[99], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|resultado_final[30]~30\, fluxo_dados|ULA|resultado_final[30]~30, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regEXMEM1|DOUT[67]\, fluxo_dados|regEXMEM1|DOUT[67], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regMEMWB1|DOUT[35]\, fluxo_dados|regMEMWB1|DOUT[35], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|mux_ULA_mem|saida_MUX[30]~30\, fluxo_dados|mux_ULA_mem|saida_MUX[30]~30, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a30\, fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a30, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_1_bypass[72]\, fluxo_dados|bancoRegs|registrador_rtl_1_bypass[72], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_1_bypass[71]\, fluxo_dados|bancoRegs|registrador_rtl_1_bypass[71], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|saidaA[30]~30\, fluxo_dados|bancoRegs|saidaA[30]~30, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[104]\, fluxo_dados|regIDEX1|DOUT[104], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|mux_rt_imediato|saida_MUX[30]~30\, fluxo_dados|mux_rt_imediato|saida_MUX[30]~30, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula30|mux_inverteB|saida_MUX~0\, fluxo_dados|ULA|ula30|mux_inverteB|saida_MUX~0, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula30|mux_ula|saida_MUX~3\, fluxo_dados|ULA|ula30|mux_ula|saida_MUX~3, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula30|mux_ula|saida_MUX~4\, fluxo_dados|ULA|ula30|mux_ula|saida_MUX~4, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula27|mux_ula|saida_MUX~2\, fluxo_dados|ULA|ula27|mux_ula|saida_MUX~2, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula27|mux_ula|saida_MUX~3\, fluxo_dados|ULA|ula27|mux_ula|saida_MUX~3, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula27|mux_ula|saida_MUX~1\, fluxo_dados|ULA|ula27|mux_ula|saida_MUX~1, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula23|mux_ula|saida_MUX~4\, fluxo_dados|ULA|ula23|mux_ula|saida_MUX~4, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula23|mux_ula|saida_MUX~5\, fluxo_dados|ULA|ula23|mux_ula|saida_MUX~5, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula23|mux_ula|saida_MUX~3\, fluxo_dados|ULA|ula23|mux_ula|saida_MUX~3, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula21|mux_ula|saida_MUX~4\, fluxo_dados|ULA|ula21|mux_ula|saida_MUX~4, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula21|mux_ula|saida_MUX~5\, fluxo_dados|ULA|ula21|mux_ula|saida_MUX~5, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula21|mux_ula|saida_MUX~3\, fluxo_dados|ULA|ula21|mux_ula|saida_MUX~3, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|flag_zero~8\, fluxo_dados|ULA|flag_zero~8, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|flag_zero~9\, fluxo_dados|ULA|flag_zero~9, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|flag_zero~0\, fluxo_dados|ULA|flag_zero~0, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|flag_zero~1\, fluxo_dados|ULA|flag_zero~1, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|flag_zero~2\, fluxo_dados|ULA|flag_zero~2, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|flag_zero~10\, fluxo_dados|ULA|flag_zero~10, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|flag_zero~3\, fluxo_dados|ULA|flag_zero~3, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|flag_zero~4\, fluxo_dados|ULA|flag_zero~4, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|flag_zero~5\, fluxo_dados|ULA|flag_zero~5, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|flag_zero~6\, fluxo_dados|ULA|flag_zero~6, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|flag_zero~7\, fluxo_dados|ULA|flag_zero~7, ProcessadorMIPS, 1
instance = comp, \UC|Equal13~0\, UC|Equal13~0, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[142]\, fluxo_dados|regIDEX1|DOUT[142], ProcessadorMIPS, 1
instance = comp, \UC|Equal12~0\, UC|Equal12~0, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[141]\, fluxo_dados|regIDEX1|DOUT[141], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|selmuxBeq~0\, fluxo_dados|selmuxBeq~0, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|PC_entity|DOUT[5]~0\, fluxo_dados|PC_entity|DOUT[5]~0, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|mux_PC|saida_MUX[8]~10\, fluxo_dados|mux_PC|saida_MUX[8]~10, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|PC_entity|DOUT[8]\, fluxo_dados|PC_entity|DOUT[8], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIFID1|DOUT[40]\, fluxo_dados|regIFID1|DOUT[40], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[114]\, fluxo_dados|regIDEX1|DOUT[114], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regEXMEM1|DOUT[77]\, fluxo_dados|regEXMEM1|DOUT[77], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regMEMWB1|DOUT[77]\, fluxo_dados|regMEMWB1|DOUT[77], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|resultado_final[8]~8\, fluxo_dados|ULA|resultado_final[8]~8, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regEXMEM1|DOUT[45]\, fluxo_dados|regEXMEM1|DOUT[45], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regMEMWB1|DOUT[13]\, fluxo_dados|regMEMWB1|DOUT[13], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|mux_ULA_mem|saida_MUX[8]~8\, fluxo_dados|mux_ULA_mem|saida_MUX[8]~8, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a8\, fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a8, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_1_bypass[28]\, fluxo_dados|bancoRegs|registrador_rtl_1_bypass[28], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_1_bypass[27]\, fluxo_dados|bancoRegs|registrador_rtl_1_bypass[27], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|saidaA[8]~8\, fluxo_dados|bancoRegs|saidaA[8]~8, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[82]\, fluxo_dados|regIDEX1|DOUT[82], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula9|soma_sub|saida_xor\, fluxo_dados|ULA|ula9|soma_sub|saida_xor, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula9|soma_sub|saida_xor2\, fluxo_dados|ULA|ula9|soma_sub|saida_xor2, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula11|soma_sub|carry_out\, fluxo_dados|ULA|ula11|soma_sub|carry_out, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula14|soma_sub|saida_xor\, fluxo_dados|ULA|ula14|soma_sub|saida_xor, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula14|soma_sub|saida_xor2\, fluxo_dados|ULA|ula14|soma_sub|saida_xor2, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula16|soma_sub|carry_out\, fluxo_dados|ULA|ula16|soma_sub|carry_out, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula19|soma_sub|saida_xor\, fluxo_dados|ULA|ula19|soma_sub|saida_xor, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula19|soma_sub|saida_xor2\, fluxo_dados|ULA|ula19|soma_sub|saida_xor2, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula21|soma_sub|carry_out\, fluxo_dados|ULA|ula21|soma_sub|carry_out, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula24|soma_sub|saida_xor2\, fluxo_dados|ULA|ula24|soma_sub|saida_xor2, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula26|soma_sub|carry_out\, fluxo_dados|ULA|ula26|soma_sub|carry_out, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula29|soma_sub|saida_xor2\, fluxo_dados|ULA|ula29|soma_sub|saida_xor2, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a31\, fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a31, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_0_bypass[74]\, fluxo_dados|bancoRegs|registrador_rtl_0_bypass[74], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_0_bypass[73]\, fluxo_dados|bancoRegs|registrador_rtl_0_bypass[73], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|saidaB[31]~31\, fluxo_dados|bancoRegs|saidaB[31]~31, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[73]\, fluxo_dados|regIDEX1|DOUT[73], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regEXMEM1|DOUT[36]\, fluxo_dados|regEXMEM1|DOUT[36], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a31\, fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a31, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regMEMWB1|DOUT[68]\, fluxo_dados|regMEMWB1|DOUT[68], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|Add0~117\, fluxo_dados|Add0~117, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|mux_PC|saida_MUX[31]~34\, fluxo_dados|mux_PC|saida_MUX[31]~34, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|PC_entity|DOUT[31]\, fluxo_dados|PC_entity|DOUT[31], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|PC_Soma_Constante|Add0~117\, fluxo_dados|PC_Soma_Constante|Add0~117, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIFID1|DOUT[63]\, fluxo_dados|regIFID1|DOUT[63], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[137]\, fluxo_dados|regIDEX1|DOUT[137], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regEXMEM1|DOUT[100]\, fluxo_dados|regEXMEM1|DOUT[100], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regMEMWB1|DOUT[100]\, fluxo_dados|regMEMWB1|DOUT[100], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula31|mux_ula|saida_MUX~0\, fluxo_dados|ULA|ula31|mux_ula|saida_MUX~0, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|mux_rt_imediato|saida_MUX[31]~31\, fluxo_dados|mux_rt_imediato|saida_MUX[31]~31, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula31|mux_ula|saida_MUX~1\, fluxo_dados|ULA|ula31|mux_ula|saida_MUX~1, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula31|mux_ula|saida_MUX~2\, fluxo_dados|ULA|ula31|mux_ula|saida_MUX~2, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|resultado_final[31]~31\, fluxo_dados|ULA|resultado_final[31]~31, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regEXMEM1|DOUT[68]\, fluxo_dados|regEXMEM1|DOUT[68], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regMEMWB1|DOUT[36]\, fluxo_dados|regMEMWB1|DOUT[36], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|mux_ULA_mem|saida_MUX[31]~31\, fluxo_dados|mux_ULA_mem|saida_MUX[31]~31, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a31\, fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a31, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_1_bypass[74]\, fluxo_dados|bancoRegs|registrador_rtl_1_bypass[74], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_1_bypass[73]\, fluxo_dados|bancoRegs|registrador_rtl_1_bypass[73], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|saidaA[31]~31\, fluxo_dados|bancoRegs|saidaA[31]~31, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[105]\, fluxo_dados|regIDEX1|DOUT[105], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula31|soma_sub|saida~0\, fluxo_dados|ULA|ula31|soma_sub|saida~0, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula0|mux_ula|saida_MUX~0\, fluxo_dados|ULA|ula0|mux_ula|saida_MUX~0, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula0|mux_ula|saida_MUX~1\, fluxo_dados|ULA|ula0|mux_ula|saida_MUX~1, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|mux_PC|saida_MUX[22]~35\, fluxo_dados|mux_PC|saida_MUX[22]~35, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|mux_PC|saida_MUX[22]~36\, fluxo_dados|mux_PC|saida_MUX[22]~36, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|mux_PC|saida_MUX[22]~1\, fluxo_dados|mux_PC|saida_MUX[22]~1, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|PC_entity|DOUT[0]\, fluxo_dados|PC_entity|DOUT[0], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIFID1|DOUT[32]\, fluxo_dados|regIFID1|DOUT[32], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[106]\, fluxo_dados|regIDEX1|DOUT[106], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regEXMEM1|DOUT[69]\, fluxo_dados|regEXMEM1|DOUT[69], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regMEMWB1|DOUT[69]\, fluxo_dados|regMEMWB1|DOUT[69], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regEXMEM1|DOUT[37]\, fluxo_dados|regEXMEM1|DOUT[37], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regMEMWB1|DOUT[5]\, fluxo_dados|regMEMWB1|DOUT[5], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|mux_ULA_mem|saida_MUX[0]~0\, fluxo_dados|mux_ULA_mem|saida_MUX[0]~0, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a0\, fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a0, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_1_bypass[12]\, fluxo_dados|bancoRegs|registrador_rtl_1_bypass[12], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_1_bypass[11]\, fluxo_dados|bancoRegs|registrador_rtl_1_bypass[11], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|saidaA[0]~0\, fluxo_dados|bancoRegs|saidaA[0]~0, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[74]\, fluxo_dados|regIDEX1|DOUT[74], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula1|soma_sub|carry_out\, fluxo_dados|ULA|ula1|soma_sub|carry_out, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula2|mux_ula|saida_MUX~0\, fluxo_dados|ULA|ula2|mux_ula|saida_MUX~0, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|resultado_final[2]~2\, fluxo_dados|ULA|resultado_final[2]~2, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regEXMEM1|DOUT[39]\, fluxo_dados|regEXMEM1|DOUT[39], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a7\, fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a7, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regMEMWB1|DOUT[44]\, fluxo_dados|regMEMWB1|DOUT[44], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regEXMEM1|DOUT[76]\, fluxo_dados|regEXMEM1|DOUT[76], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regMEMWB1|DOUT[76]\, fluxo_dados|regMEMWB1|DOUT[76], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regMEMWB1|DOUT[12]\, fluxo_dados|regMEMWB1|DOUT[12], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|mux_ULA_mem|saida_MUX[7]~7\, fluxo_dados|mux_ULA_mem|saida_MUX[7]~7, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a7\, fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a7, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_1_bypass[26]\, fluxo_dados|bancoRegs|registrador_rtl_1_bypass[26], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|registrador_rtl_1_bypass[25]\, fluxo_dados|bancoRegs|registrador_rtl_1_bypass[25], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|bancoRegs|saidaA[7]~7\, fluxo_dados|bancoRegs|saidaA[7]~7, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[81]\, fluxo_dados|regIDEX1|DOUT[81], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|mux_PC|saida_MUX[7]~9\, fluxo_dados|mux_PC|saida_MUX[7]~9, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|PC_entity|DOUT[7]\, fluxo_dados|PC_entity|DOUT[7], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ROM|memROM~20\, fluxo_dados|ROM|memROM~20, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIFID1|DOUT[0]\, fluxo_dados|regIFID1|DOUT[0], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[151]\, fluxo_dados|regIDEX1|DOUT[151], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|mux_PC|saida_MUX[2]~4\, fluxo_dados|mux_PC|saida_MUX[2]~4, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|PC_entity|DOUT[2]\, fluxo_dados|PC_entity|DOUT[2], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|PC_Soma_Constante|Add0~5\, fluxo_dados|PC_Soma_Constante|Add0~5, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|mux_PC|saida_MUX[3]~5\, fluxo_dados|mux_PC|saida_MUX[3]~5, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|PC_entity|DOUT[3]\, fluxo_dados|PC_entity|DOUT[3], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|PC_Soma_Constante|Add0~9\, fluxo_dados|PC_Soma_Constante|Add0~9, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|mux_PC|saida_MUX[4]~6\, fluxo_dados|mux_PC|saida_MUX[4]~6, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|PC_entity|DOUT[4]\, fluxo_dados|PC_entity|DOUT[4], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|PC_Soma_Constante|Add0~13\, fluxo_dados|PC_Soma_Constante|Add0~13, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|mux_PC|saida_MUX[5]~7\, fluxo_dados|mux_PC|saida_MUX[5]~7, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|PC_entity|DOUT[5]\, fluxo_dados|PC_entity|DOUT[5], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|mux_PC|saida_MUX[6]~8\, fluxo_dados|mux_PC|saida_MUX[6]~8, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|PC_entity|DOUT[6]\, fluxo_dados|PC_entity|DOUT[6], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ROM|memROM~19\, fluxo_dados|ROM|memROM~19, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIFID1|DOUT[27]\, fluxo_dados|regIFID1|DOUT[27], ProcessadorMIPS, 1
instance = comp, \UC|palavraControle[9]~0\, UC|palavraControle[9]~0, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|regIDEX1|DOUT[149]\, fluxo_dados|regIDEX1|DOUT[149], ProcessadorMIPS, 1
instance = comp, \fluxo_dados|UC_ULA|ula_ctrl[2]~0\, fluxo_dados|UC_ULA|ula_ctrl[2]~0, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|resultado_final[0]~0\, fluxo_dados|ULA|resultado_final[0]~0, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|ula31|Overflow_exists|overflow~0\, fluxo_dados|ULA|ula31|Overflow_exists|overflow~0, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|ULA|flag_zero\, fluxo_dados|ULA|flag_zero, ProcessadorMIPS, 1
instance = comp, \fluxo_dados|monitora_flag_z\, fluxo_dados|monitora_flag_z, ProcessadorMIPS, 1
