Timing Analyzer report for rx
Thu Dec 24 15:50:43 2020
Quartus Prime Version 18.0.0 Build 614 04/24/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 18.0.0 Build 614 04/24/2018 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; rx                                                  ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE6E22C8                                         ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.7%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 229.94 MHz ; 229.94 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -3.349 ; -114.576           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.452 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -75.863                          ;
+-------+--------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                     ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -3.349 ; UART_RX:uart|baud_cont[5]  ; UART_RX:uart|rx[0]         ; clk          ; clk         ; 1.000        ; -0.100     ; 4.250      ;
; -3.348 ; UART_RX:uart|baud_cont[9]  ; UART_RX:uart|baud_cont[12] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.268      ;
; -3.348 ; UART_RX:uart|baud_cont[9]  ; UART_RX:uart|baud_cont[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.268      ;
; -3.348 ; UART_RX:uart|baud_cont[9]  ; UART_RX:uart|baud_cont[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.268      ;
; -3.348 ; UART_RX:uart|baud_cont[9]  ; UART_RX:uart|baud_cont[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.268      ;
; -3.348 ; UART_RX:uart|baud_cont[9]  ; UART_RX:uart|baud_cont[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.268      ;
; -3.348 ; UART_RX:uart|baud_cont[9]  ; UART_RX:uart|baud_cont[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.268      ;
; -3.348 ; UART_RX:uart|baud_cont[9]  ; UART_RX:uart|baud_cont[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.268      ;
; -3.348 ; UART_RX:uart|baud_cont[9]  ; UART_RX:uart|baud_cont[9]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.268      ;
; -3.348 ; UART_RX:uart|baud_cont[9]  ; UART_RX:uart|baud_cont[11] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.268      ;
; -3.348 ; UART_RX:uart|baud_cont[9]  ; UART_RX:uart|baud_cont[10] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.268      ;
; -3.344 ; UART_RX:uart|baud_cont[1]  ; UART_RX:uart|baud_cont[12] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.264      ;
; -3.344 ; UART_RX:uart|baud_cont[1]  ; UART_RX:uart|baud_cont[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.264      ;
; -3.344 ; UART_RX:uart|baud_cont[1]  ; UART_RX:uart|baud_cont[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.264      ;
; -3.344 ; UART_RX:uart|baud_cont[1]  ; UART_RX:uart|baud_cont[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.264      ;
; -3.344 ; UART_RX:uart|baud_cont[1]  ; UART_RX:uart|baud_cont[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.264      ;
; -3.344 ; UART_RX:uart|baud_cont[1]  ; UART_RX:uart|baud_cont[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.264      ;
; -3.344 ; UART_RX:uart|baud_cont[1]  ; UART_RX:uart|baud_cont[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.264      ;
; -3.344 ; UART_RX:uart|baud_cont[1]  ; UART_RX:uart|baud_cont[9]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.264      ;
; -3.344 ; UART_RX:uart|baud_cont[1]  ; UART_RX:uart|baud_cont[11] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.264      ;
; -3.344 ; UART_RX:uart|baud_cont[1]  ; UART_RX:uart|baud_cont[10] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.264      ;
; -3.343 ; UART_RX:uart|baud_cont[10] ; UART_RX:uart|baud_cont[12] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.263      ;
; -3.343 ; UART_RX:uart|baud_cont[10] ; UART_RX:uart|baud_cont[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.263      ;
; -3.343 ; UART_RX:uart|baud_cont[10] ; UART_RX:uart|baud_cont[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.263      ;
; -3.343 ; UART_RX:uart|baud_cont[10] ; UART_RX:uart|baud_cont[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.263      ;
; -3.343 ; UART_RX:uart|baud_cont[10] ; UART_RX:uart|baud_cont[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.263      ;
; -3.343 ; UART_RX:uart|baud_cont[10] ; UART_RX:uart|baud_cont[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.263      ;
; -3.343 ; UART_RX:uart|baud_cont[10] ; UART_RX:uart|baud_cont[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.263      ;
; -3.343 ; UART_RX:uart|baud_cont[10] ; UART_RX:uart|baud_cont[9]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.263      ;
; -3.343 ; UART_RX:uart|baud_cont[10] ; UART_RX:uart|baud_cont[11] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.263      ;
; -3.343 ; UART_RX:uart|baud_cont[10] ; UART_RX:uart|baud_cont[10] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.263      ;
; -3.336 ; UART_RX:uart|baud_cont[0]  ; UART_RX:uart|baud_cont[12] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.256      ;
; -3.336 ; UART_RX:uart|baud_cont[0]  ; UART_RX:uart|baud_cont[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.256      ;
; -3.336 ; UART_RX:uart|baud_cont[0]  ; UART_RX:uart|baud_cont[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.256      ;
; -3.336 ; UART_RX:uart|baud_cont[0]  ; UART_RX:uart|baud_cont[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.256      ;
; -3.336 ; UART_RX:uart|baud_cont[0]  ; UART_RX:uart|baud_cont[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.256      ;
; -3.336 ; UART_RX:uart|baud_cont[0]  ; UART_RX:uart|baud_cont[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.256      ;
; -3.336 ; UART_RX:uart|baud_cont[0]  ; UART_RX:uart|baud_cont[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.256      ;
; -3.336 ; UART_RX:uart|baud_cont[0]  ; UART_RX:uart|baud_cont[9]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.256      ;
; -3.336 ; UART_RX:uart|baud_cont[0]  ; UART_RX:uart|baud_cont[11] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.256      ;
; -3.336 ; UART_RX:uart|baud_cont[0]  ; UART_RX:uart|baud_cont[10] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.256      ;
; -3.335 ; UART_RX:uart|baud_cont[3]  ; UART_RX:uart|rx[0]         ; clk          ; clk         ; 1.000        ; -0.100     ; 4.236      ;
; -3.321 ; UART_RX:uart|baud_cont[5]  ; UART_RX:uart|rx[4]         ; clk          ; clk         ; 1.000        ; -0.100     ; 4.222      ;
; -3.307 ; UART_RX:uart|baud_cont[3]  ; UART_RX:uart|rx[4]         ; clk          ; clk         ; 1.000        ; -0.100     ; 4.208      ;
; -3.242 ; UART_RX:uart|baud_cont[8]  ; UART_RX:uart|rx[0]         ; clk          ; clk         ; 1.000        ; -0.087     ; 4.156      ;
; -3.241 ; UART_RX:uart|baud_cont[6]  ; UART_RX:uart|rx[0]         ; clk          ; clk         ; 1.000        ; -0.087     ; 4.155      ;
; -3.214 ; UART_RX:uart|baud_cont[5]  ; UART_RX:uart|baud_cont[12] ; clk          ; clk         ; 1.000        ; -0.094     ; 4.121      ;
; -3.214 ; UART_RX:uart|baud_cont[5]  ; UART_RX:uart|baud_cont[7]  ; clk          ; clk         ; 1.000        ; -0.094     ; 4.121      ;
; -3.214 ; UART_RX:uart|baud_cont[5]  ; UART_RX:uart|baud_cont[6]  ; clk          ; clk         ; 1.000        ; -0.094     ; 4.121      ;
; -3.214 ; UART_RX:uart|baud_cont[5]  ; UART_RX:uart|baud_cont[0]  ; clk          ; clk         ; 1.000        ; -0.094     ; 4.121      ;
; -3.214 ; UART_RX:uart|baud_cont[5]  ; UART_RX:uart|baud_cont[1]  ; clk          ; clk         ; 1.000        ; -0.094     ; 4.121      ;
; -3.214 ; UART_RX:uart|baud_cont[5]  ; UART_RX:uart|baud_cont[2]  ; clk          ; clk         ; 1.000        ; -0.094     ; 4.121      ;
; -3.214 ; UART_RX:uart|baud_cont[5]  ; UART_RX:uart|baud_cont[8]  ; clk          ; clk         ; 1.000        ; -0.094     ; 4.121      ;
; -3.214 ; UART_RX:uart|baud_cont[5]  ; UART_RX:uart|baud_cont[9]  ; clk          ; clk         ; 1.000        ; -0.094     ; 4.121      ;
; -3.214 ; UART_RX:uart|baud_cont[5]  ; UART_RX:uart|baud_cont[11] ; clk          ; clk         ; 1.000        ; -0.094     ; 4.121      ;
; -3.214 ; UART_RX:uart|baud_cont[5]  ; UART_RX:uart|baud_cont[10] ; clk          ; clk         ; 1.000        ; -0.094     ; 4.121      ;
; -3.214 ; UART_RX:uart|baud_cont[8]  ; UART_RX:uart|rx[4]         ; clk          ; clk         ; 1.000        ; -0.087     ; 4.128      ;
; -3.213 ; UART_RX:uart|baud_cont[6]  ; UART_RX:uart|rx[4]         ; clk          ; clk         ; 1.000        ; -0.087     ; 4.127      ;
; -3.196 ; UART_RX:uart|baud_cont[9]  ; UART_RX:uart|rx[0]         ; clk          ; clk         ; 1.000        ; -0.087     ; 4.110      ;
; -3.191 ; UART_RX:uart|baud_cont[4]  ; UART_RX:uart|rx[0]         ; clk          ; clk         ; 1.000        ; -0.100     ; 4.092      ;
; -3.176 ; UART_RX:uart|baud_cont[2]  ; UART_RX:uart|baud_cont[12] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.096      ;
; -3.176 ; UART_RX:uart|baud_cont[2]  ; UART_RX:uart|baud_cont[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.096      ;
; -3.176 ; UART_RX:uart|baud_cont[2]  ; UART_RX:uart|baud_cont[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.096      ;
; -3.176 ; UART_RX:uart|baud_cont[2]  ; UART_RX:uart|baud_cont[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.096      ;
; -3.176 ; UART_RX:uart|baud_cont[2]  ; UART_RX:uart|baud_cont[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.096      ;
; -3.176 ; UART_RX:uart|baud_cont[2]  ; UART_RX:uart|baud_cont[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.096      ;
; -3.176 ; UART_RX:uart|baud_cont[2]  ; UART_RX:uart|baud_cont[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.096      ;
; -3.176 ; UART_RX:uart|baud_cont[2]  ; UART_RX:uart|baud_cont[9]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.096      ;
; -3.176 ; UART_RX:uart|baud_cont[2]  ; UART_RX:uart|baud_cont[11] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.096      ;
; -3.176 ; UART_RX:uart|baud_cont[2]  ; UART_RX:uart|baud_cont[10] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.096      ;
; -3.174 ; UART_RX:uart|baud_cont[3]  ; UART_RX:uart|baud_cont[12] ; clk          ; clk         ; 1.000        ; -0.094     ; 4.081      ;
; -3.174 ; UART_RX:uart|baud_cont[3]  ; UART_RX:uart|baud_cont[7]  ; clk          ; clk         ; 1.000        ; -0.094     ; 4.081      ;
; -3.174 ; UART_RX:uart|baud_cont[3]  ; UART_RX:uart|baud_cont[6]  ; clk          ; clk         ; 1.000        ; -0.094     ; 4.081      ;
; -3.174 ; UART_RX:uart|baud_cont[3]  ; UART_RX:uart|baud_cont[0]  ; clk          ; clk         ; 1.000        ; -0.094     ; 4.081      ;
; -3.174 ; UART_RX:uart|baud_cont[3]  ; UART_RX:uart|baud_cont[1]  ; clk          ; clk         ; 1.000        ; -0.094     ; 4.081      ;
; -3.174 ; UART_RX:uart|baud_cont[3]  ; UART_RX:uart|baud_cont[2]  ; clk          ; clk         ; 1.000        ; -0.094     ; 4.081      ;
; -3.174 ; UART_RX:uart|baud_cont[3]  ; UART_RX:uart|baud_cont[8]  ; clk          ; clk         ; 1.000        ; -0.094     ; 4.081      ;
; -3.174 ; UART_RX:uart|baud_cont[3]  ; UART_RX:uart|baud_cont[9]  ; clk          ; clk         ; 1.000        ; -0.094     ; 4.081      ;
; -3.174 ; UART_RX:uart|baud_cont[3]  ; UART_RX:uart|baud_cont[11] ; clk          ; clk         ; 1.000        ; -0.094     ; 4.081      ;
; -3.174 ; UART_RX:uart|baud_cont[3]  ; UART_RX:uart|baud_cont[10] ; clk          ; clk         ; 1.000        ; -0.094     ; 4.081      ;
; -3.168 ; UART_RX:uart|baud_cont[9]  ; UART_RX:uart|rx[4]         ; clk          ; clk         ; 1.000        ; -0.087     ; 4.082      ;
; -3.163 ; UART_RX:uart|baud_cont[4]  ; UART_RX:uart|rx[4]         ; clk          ; clk         ; 1.000        ; -0.100     ; 4.064      ;
; -3.130 ; UART_RX:uart|baud_cont[11] ; UART_RX:uart|baud_cont[12] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.050      ;
; -3.130 ; UART_RX:uart|baud_cont[11] ; UART_RX:uart|baud_cont[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.050      ;
; -3.130 ; UART_RX:uart|baud_cont[11] ; UART_RX:uart|baud_cont[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.050      ;
; -3.130 ; UART_RX:uart|baud_cont[11] ; UART_RX:uart|baud_cont[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.050      ;
; -3.130 ; UART_RX:uart|baud_cont[11] ; UART_RX:uart|baud_cont[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.050      ;
; -3.130 ; UART_RX:uart|baud_cont[11] ; UART_RX:uart|baud_cont[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.050      ;
; -3.130 ; UART_RX:uart|baud_cont[11] ; UART_RX:uart|baud_cont[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.050      ;
; -3.130 ; UART_RX:uart|baud_cont[11] ; UART_RX:uart|baud_cont[9]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.050      ;
; -3.130 ; UART_RX:uart|baud_cont[11] ; UART_RX:uart|baud_cont[11] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.050      ;
; -3.130 ; UART_RX:uart|baud_cont[11] ; UART_RX:uart|baud_cont[10] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.050      ;
; -3.076 ; UART_RX:uart|baud_cont[9]  ; UART_RX:uart|baud_cont[3]  ; clk          ; clk         ; 1.000        ; -0.069     ; 4.008      ;
; -3.076 ; UART_RX:uart|baud_cont[9]  ; UART_RX:uart|baud_cont[4]  ; clk          ; clk         ; 1.000        ; -0.069     ; 4.008      ;
; -3.076 ; UART_RX:uart|baud_cont[9]  ; UART_RX:uart|baud_cont[5]  ; clk          ; clk         ; 1.000        ; -0.069     ; 4.008      ;
; -3.075 ; UART_RX:uart|baud_cont[7]  ; UART_RX:uart|rx[0]         ; clk          ; clk         ; 1.000        ; -0.087     ; 3.989      ;
; -3.072 ; UART_RX:uart|baud_cont[1]  ; UART_RX:uart|baud_cont[3]  ; clk          ; clk         ; 1.000        ; -0.069     ; 4.004      ;
; -3.072 ; UART_RX:uart|baud_cont[1]  ; UART_RX:uart|baud_cont[4]  ; clk          ; clk         ; 1.000        ; -0.069     ; 4.004      ;
; -3.072 ; UART_RX:uart|baud_cont[1]  ; UART_RX:uart|baud_cont[5]  ; clk          ; clk         ; 1.000        ; -0.069     ; 4.004      ;
; -3.071 ; UART_RX:uart|baud_cont[10] ; UART_RX:uart|baud_cont[3]  ; clk          ; clk         ; 1.000        ; -0.069     ; 4.003      ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                       ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 0.452 ; UART_RX:uart|rx[2]          ; UART_RX:uart|rx[2]          ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; UART_RX:uart|rx[5]          ; UART_RX:uart|rx[5]          ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; UART_RX:uart|state.idle     ; UART_RX:uart|state.idle     ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; UART_RX:uart|state.data_bit ; UART_RX:uart|state.data_bit ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; UART_RX:uart|state.start    ; UART_RX:uart|state.start    ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; UART_RX:uart|bit_cont[0]    ; UART_RX:uart|bit_cont[0]    ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; UART_RX:uart|bit_cont[1]    ; UART_RX:uart|bit_cont[1]    ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.453 ; UART_RX:uart|rx[3]          ; UART_RX:uart|rx[3]          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_RX:uart|rx[7]          ; UART_RX:uart|rx[7]          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_RX:uart|rx[6]          ; UART_RX:uart|rx[6]          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_RX:uart|rx[1]          ; UART_RX:uart|rx[1]          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_RX:uart|state.stop     ; UART_RX:uart|state.stop     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_RX:uart|bit_cont[2]    ; UART_RX:uart|bit_cont[2]    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; UART_RX:uart|rx[0]          ; UART_RX:uart|rx[0]          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; UART_RX:uart|rx[4]          ; UART_RX:uart|rx[4]          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.465 ; mod_7seg:seg|clkdiv[0]      ; mod_7seg:seg|clkdiv[0]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.758      ;
; 0.515 ; UART_RX:uart|baud_cont[12]  ; UART_RX:uart|baud_cont[12]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.808      ;
; 0.515 ; UART_RX:uart|state.data_bit ; UART_RX:uart|bit_cont[0]    ; clk          ; clk         ; 0.000        ; 0.082      ; 0.809      ;
; 0.542 ; mod_7seg:seg|clkdiv[19]     ; mod_7seg:seg|clkdiv[19]     ; clk          ; clk         ; 0.000        ; 0.082      ; 0.836      ;
; 0.736 ; mod_7seg:seg|clkdiv[16]     ; mod_7seg:seg|clkdiv[16]     ; clk          ; clk         ; 0.000        ; 0.082      ; 1.030      ;
; 0.736 ; mod_7seg:seg|clkdiv[10]     ; mod_7seg:seg|clkdiv[10]     ; clk          ; clk         ; 0.000        ; 0.082      ; 1.030      ;
; 0.737 ; mod_7seg:seg|clkdiv[14]     ; mod_7seg:seg|clkdiv[14]     ; clk          ; clk         ; 0.000        ; 0.082      ; 1.031      ;
; 0.737 ; mod_7seg:seg|clkdiv[12]     ; mod_7seg:seg|clkdiv[12]     ; clk          ; clk         ; 0.000        ; 0.082      ; 1.031      ;
; 0.737 ; mod_7seg:seg|clkdiv[9]      ; mod_7seg:seg|clkdiv[9]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.030      ;
; 0.737 ; mod_7seg:seg|clkdiv[8]      ; mod_7seg:seg|clkdiv[8]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.030      ;
; 0.737 ; mod_7seg:seg|clkdiv[6]      ; mod_7seg:seg|clkdiv[6]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.030      ;
; 0.738 ; mod_7seg:seg|clkdiv[15]     ; mod_7seg:seg|clkdiv[15]     ; clk          ; clk         ; 0.000        ; 0.082      ; 1.032      ;
; 0.738 ; mod_7seg:seg|clkdiv[13]     ; mod_7seg:seg|clkdiv[13]     ; clk          ; clk         ; 0.000        ; 0.082      ; 1.032      ;
; 0.738 ; mod_7seg:seg|clkdiv[11]     ; mod_7seg:seg|clkdiv[11]     ; clk          ; clk         ; 0.000        ; 0.082      ; 1.032      ;
; 0.738 ; mod_7seg:seg|clkdiv[7]      ; mod_7seg:seg|clkdiv[7]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.031      ;
; 0.738 ; mod_7seg:seg|clkdiv[5]      ; mod_7seg:seg|clkdiv[5]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.031      ;
; 0.738 ; mod_7seg:seg|clkdiv[4]      ; mod_7seg:seg|clkdiv[4]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.031      ;
; 0.738 ; mod_7seg:seg|clkdiv[2]      ; mod_7seg:seg|clkdiv[2]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.031      ;
; 0.740 ; mod_7seg:seg|clkdiv[17]     ; mod_7seg:seg|clkdiv[17]     ; clk          ; clk         ; 0.000        ; 0.082      ; 1.034      ;
; 0.740 ; mod_7seg:seg|clkdiv[3]      ; mod_7seg:seg|clkdiv[3]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.033      ;
; 0.744 ; UART_RX:uart|baud_cont[1]   ; UART_RX:uart|baud_cont[1]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.037      ;
; 0.757 ; mod_7seg:seg|clkdiv[0]      ; mod_7seg:seg|clkdiv[1]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.050      ;
; 0.758 ; mod_7seg:seg|clkdiv[1]      ; mod_7seg:seg|clkdiv[1]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.051      ;
; 0.762 ; UART_RX:uart|baud_cont[9]   ; UART_RX:uart|baud_cont[9]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.764 ; UART_RX:uart|baud_cont[7]   ; UART_RX:uart|baud_cont[7]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.766 ; UART_RX:uart|baud_cont[6]   ; UART_RX:uart|baud_cont[6]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; UART_RX:uart|baud_cont[8]   ; UART_RX:uart|baud_cont[8]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; UART_RX:uart|baud_cont[10]  ; UART_RX:uart|baud_cont[10]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.769 ; UART_RX:uart|baud_cont[11]  ; UART_RX:uart|baud_cont[11]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.062      ;
; 0.770 ; UART_RX:uart|baud_cont[0]   ; UART_RX:uart|baud_cont[0]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.063      ;
; 0.789 ; UART_RX:uart|baud_cont[2]   ; UART_RX:uart|baud_cont[2]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.082      ;
; 0.795 ; mod_7seg:seg|clkdiv[18]     ; mod_7seg:seg|clkdiv[18]     ; clk          ; clk         ; 0.000        ; 0.082      ; 1.089      ;
; 0.875 ; UART_RX:uart|state.data_bit ; UART_RX:uart|bit_cont[1]    ; clk          ; clk         ; 0.000        ; 0.082      ; 1.169      ;
; 0.927 ; UART_RX:uart|state.stop     ; UART_RX:uart|state.espera   ; clk          ; clk         ; 0.000        ; 0.096      ; 1.235      ;
; 1.085 ; mod_7seg:seg|clkdiv[9]      ; mod_7seg:seg|clkdiv[10]     ; clk          ; clk         ; 0.000        ; 0.094      ; 1.391      ;
; 1.090 ; mod_7seg:seg|clkdiv[10]     ; mod_7seg:seg|clkdiv[11]     ; clk          ; clk         ; 0.000        ; 0.082      ; 1.384      ;
; 1.091 ; mod_7seg:seg|clkdiv[8]      ; mod_7seg:seg|clkdiv[9]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.384      ;
; 1.091 ; mod_7seg:seg|clkdiv[14]     ; mod_7seg:seg|clkdiv[15]     ; clk          ; clk         ; 0.000        ; 0.082      ; 1.385      ;
; 1.091 ; mod_7seg:seg|clkdiv[12]     ; mod_7seg:seg|clkdiv[13]     ; clk          ; clk         ; 0.000        ; 0.082      ; 1.385      ;
; 1.091 ; mod_7seg:seg|clkdiv[6]      ; mod_7seg:seg|clkdiv[7]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.384      ;
; 1.091 ; mod_7seg:seg|clkdiv[16]     ; mod_7seg:seg|clkdiv[17]     ; clk          ; clk         ; 0.000        ; 0.082      ; 1.385      ;
; 1.092 ; mod_7seg:seg|clkdiv[4]      ; mod_7seg:seg|clkdiv[5]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.385      ;
; 1.092 ; mod_7seg:seg|clkdiv[2]      ; mod_7seg:seg|clkdiv[3]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.385      ;
; 1.094 ; mod_7seg:seg|clkdiv[9]      ; mod_7seg:seg|clkdiv[11]     ; clk          ; clk         ; 0.000        ; 0.094      ; 1.400      ;
; 1.099 ; mod_7seg:seg|clkdiv[15]     ; mod_7seg:seg|clkdiv[16]     ; clk          ; clk         ; 0.000        ; 0.082      ; 1.393      ;
; 1.099 ; mod_7seg:seg|clkdiv[13]     ; mod_7seg:seg|clkdiv[14]     ; clk          ; clk         ; 0.000        ; 0.082      ; 1.393      ;
; 1.099 ; mod_7seg:seg|clkdiv[11]     ; mod_7seg:seg|clkdiv[12]     ; clk          ; clk         ; 0.000        ; 0.082      ; 1.393      ;
; 1.099 ; mod_7seg:seg|clkdiv[7]      ; mod_7seg:seg|clkdiv[8]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.392      ;
; 1.099 ; mod_7seg:seg|clkdiv[5]      ; mod_7seg:seg|clkdiv[6]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.392      ;
; 1.099 ; mod_7seg:seg|clkdiv[0]      ; mod_7seg:seg|clkdiv[2]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.392      ;
; 1.099 ; UART_RX:uart|baud_cont[1]   ; UART_RX:uart|baud_cont[2]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.392      ;
; 1.101 ; mod_7seg:seg|clkdiv[3]      ; mod_7seg:seg|clkdiv[4]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.394      ;
; 1.101 ; mod_7seg:seg|clkdiv[17]     ; mod_7seg:seg|clkdiv[18]     ; clk          ; clk         ; 0.000        ; 0.082      ; 1.395      ;
; 1.101 ; mod_7seg:seg|clkdiv[1]      ; mod_7seg:seg|clkdiv[2]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.394      ;
; 1.108 ; UART_RX:uart|baud_cont[0]   ; UART_RX:uart|baud_cont[1]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.401      ;
; 1.108 ; mod_7seg:seg|clkdiv[7]      ; mod_7seg:seg|clkdiv[9]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.401      ;
; 1.108 ; mod_7seg:seg|clkdiv[13]     ; mod_7seg:seg|clkdiv[15]     ; clk          ; clk         ; 0.000        ; 0.082      ; 1.402      ;
; 1.108 ; mod_7seg:seg|clkdiv[11]     ; mod_7seg:seg|clkdiv[13]     ; clk          ; clk         ; 0.000        ; 0.082      ; 1.402      ;
; 1.108 ; mod_7seg:seg|clkdiv[5]      ; mod_7seg:seg|clkdiv[7]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.401      ;
; 1.108 ; mod_7seg:seg|clkdiv[15]     ; mod_7seg:seg|clkdiv[17]     ; clk          ; clk         ; 0.000        ; 0.082      ; 1.402      ;
; 1.108 ; mod_7seg:seg|clkdiv[0]      ; mod_7seg:seg|clkdiv[3]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.401      ;
; 1.110 ; mod_7seg:seg|clkdiv[17]     ; mod_7seg:seg|clkdiv[19]     ; clk          ; clk         ; 0.000        ; 0.082      ; 1.404      ;
; 1.110 ; mod_7seg:seg|clkdiv[3]      ; mod_7seg:seg|clkdiv[5]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.403      ;
; 1.110 ; mod_7seg:seg|clkdiv[1]      ; mod_7seg:seg|clkdiv[3]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.403      ;
; 1.117 ; UART_RX:uart|baud_cont[9]   ; UART_RX:uart|baud_cont[10]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; UART_RX:uart|baud_cont[0]   ; UART_RX:uart|baud_cont[2]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.410      ;
; 1.118 ; UART_RX:uart|baud_cont[7]   ; UART_RX:uart|baud_cont[8]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.411      ;
; 1.124 ; UART_RX:uart|baud_cont[11]  ; UART_RX:uart|baud_cont[12]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.417      ;
; 1.127 ; UART_RX:uart|baud_cont[8]   ; UART_RX:uart|baud_cont[9]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.420      ;
; 1.127 ; UART_RX:uart|baud_cont[10]  ; UART_RX:uart|baud_cont[11]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.420      ;
; 1.127 ; UART_RX:uart|baud_cont[6]   ; UART_RX:uart|baud_cont[7]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.420      ;
; 1.136 ; UART_RX:uart|baud_cont[8]   ; UART_RX:uart|baud_cont[10]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.429      ;
; 1.136 ; UART_RX:uart|baud_cont[6]   ; UART_RX:uart|baud_cont[8]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.429      ;
; 1.136 ; UART_RX:uart|baud_cont[10]  ; UART_RX:uart|baud_cont[12]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.429      ;
; 1.149 ; mod_7seg:seg|clkdiv[18]     ; mod_7seg:seg|clkdiv[19]     ; clk          ; clk         ; 0.000        ; 0.082      ; 1.443      ;
; 1.209 ; mod_7seg:seg|clkdiv[8]      ; mod_7seg:seg|clkdiv[10]     ; clk          ; clk         ; 0.000        ; 0.094      ; 1.515      ;
; 1.210 ; UART_RX:uart|state.espera   ; UART_RX:uart|state.idle     ; clk          ; clk         ; 0.000        ; 0.083      ; 1.505      ;
; 1.216 ; UART_RX:uart|bit_cont[0]    ; UART_RX:uart|bit_cont[1]    ; clk          ; clk         ; 0.000        ; 0.082      ; 1.510      ;
; 1.218 ; mod_7seg:seg|clkdiv[8]      ; mod_7seg:seg|clkdiv[11]     ; clk          ; clk         ; 0.000        ; 0.094      ; 1.524      ;
; 1.221 ; mod_7seg:seg|clkdiv[10]     ; mod_7seg:seg|clkdiv[12]     ; clk          ; clk         ; 0.000        ; 0.082      ; 1.515      ;
; 1.222 ; mod_7seg:seg|clkdiv[14]     ; mod_7seg:seg|clkdiv[16]     ; clk          ; clk         ; 0.000        ; 0.082      ; 1.516      ;
; 1.222 ; mod_7seg:seg|clkdiv[12]     ; mod_7seg:seg|clkdiv[14]     ; clk          ; clk         ; 0.000        ; 0.082      ; 1.516      ;
; 1.222 ; mod_7seg:seg|clkdiv[6]      ; mod_7seg:seg|clkdiv[8]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.515      ;
; 1.222 ; mod_7seg:seg|clkdiv[16]     ; mod_7seg:seg|clkdiv[18]     ; clk          ; clk         ; 0.000        ; 0.082      ; 1.516      ;
; 1.223 ; mod_7seg:seg|clkdiv[4]      ; mod_7seg:seg|clkdiv[6]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.516      ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 242.6 MHz ; 242.6 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -3.122 ; -102.485          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.401 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -75.863                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                      ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -3.122 ; UART_RX:uart|baud_cont[9]  ; UART_RX:uart|baud_cont[12] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.051      ;
; -3.122 ; UART_RX:uart|baud_cont[9]  ; UART_RX:uart|baud_cont[7]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.051      ;
; -3.122 ; UART_RX:uart|baud_cont[9]  ; UART_RX:uart|baud_cont[6]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.051      ;
; -3.122 ; UART_RX:uart|baud_cont[9]  ; UART_RX:uart|baud_cont[0]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.051      ;
; -3.122 ; UART_RX:uart|baud_cont[9]  ; UART_RX:uart|baud_cont[1]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.051      ;
; -3.122 ; UART_RX:uart|baud_cont[9]  ; UART_RX:uart|baud_cont[2]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.051      ;
; -3.122 ; UART_RX:uart|baud_cont[9]  ; UART_RX:uart|baud_cont[8]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.051      ;
; -3.122 ; UART_RX:uart|baud_cont[9]  ; UART_RX:uart|baud_cont[9]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.051      ;
; -3.122 ; UART_RX:uart|baud_cont[9]  ; UART_RX:uart|baud_cont[11] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.051      ;
; -3.122 ; UART_RX:uart|baud_cont[9]  ; UART_RX:uart|baud_cont[10] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.051      ;
; -3.102 ; UART_RX:uart|baud_cont[1]  ; UART_RX:uart|baud_cont[12] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.031      ;
; -3.102 ; UART_RX:uart|baud_cont[1]  ; UART_RX:uart|baud_cont[7]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.031      ;
; -3.102 ; UART_RX:uart|baud_cont[1]  ; UART_RX:uart|baud_cont[6]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.031      ;
; -3.102 ; UART_RX:uart|baud_cont[1]  ; UART_RX:uart|baud_cont[0]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.031      ;
; -3.102 ; UART_RX:uart|baud_cont[1]  ; UART_RX:uart|baud_cont[1]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.031      ;
; -3.102 ; UART_RX:uart|baud_cont[1]  ; UART_RX:uart|baud_cont[2]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.031      ;
; -3.102 ; UART_RX:uart|baud_cont[1]  ; UART_RX:uart|baud_cont[8]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.031      ;
; -3.102 ; UART_RX:uart|baud_cont[1]  ; UART_RX:uart|baud_cont[9]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.031      ;
; -3.102 ; UART_RX:uart|baud_cont[1]  ; UART_RX:uart|baud_cont[11] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.031      ;
; -3.102 ; UART_RX:uart|baud_cont[1]  ; UART_RX:uart|baud_cont[10] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.031      ;
; -3.098 ; UART_RX:uart|baud_cont[5]  ; UART_RX:uart|rx[0]         ; clk          ; clk         ; 1.000        ; -0.091     ; 4.009      ;
; -3.094 ; UART_RX:uart|baud_cont[0]  ; UART_RX:uart|baud_cont[12] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.023      ;
; -3.094 ; UART_RX:uart|baud_cont[0]  ; UART_RX:uart|baud_cont[7]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.023      ;
; -3.094 ; UART_RX:uart|baud_cont[0]  ; UART_RX:uart|baud_cont[6]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.023      ;
; -3.094 ; UART_RX:uart|baud_cont[0]  ; UART_RX:uart|baud_cont[0]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.023      ;
; -3.094 ; UART_RX:uart|baud_cont[0]  ; UART_RX:uart|baud_cont[1]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.023      ;
; -3.094 ; UART_RX:uart|baud_cont[0]  ; UART_RX:uart|baud_cont[2]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.023      ;
; -3.094 ; UART_RX:uart|baud_cont[0]  ; UART_RX:uart|baud_cont[8]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.023      ;
; -3.094 ; UART_RX:uart|baud_cont[0]  ; UART_RX:uart|baud_cont[9]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.023      ;
; -3.094 ; UART_RX:uart|baud_cont[0]  ; UART_RX:uart|baud_cont[11] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.023      ;
; -3.094 ; UART_RX:uart|baud_cont[0]  ; UART_RX:uart|baud_cont[10] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.023      ;
; -3.093 ; UART_RX:uart|baud_cont[3]  ; UART_RX:uart|rx[0]         ; clk          ; clk         ; 1.000        ; -0.091     ; 4.004      ;
; -3.069 ; UART_RX:uart|baud_cont[8]  ; UART_RX:uart|rx[0]         ; clk          ; clk         ; 1.000        ; -0.080     ; 3.991      ;
; -3.068 ; UART_RX:uart|baud_cont[5]  ; UART_RX:uart|rx[4]         ; clk          ; clk         ; 1.000        ; -0.091     ; 3.979      ;
; -3.066 ; UART_RX:uart|baud_cont[10] ; UART_RX:uart|baud_cont[12] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.995      ;
; -3.066 ; UART_RX:uart|baud_cont[10] ; UART_RX:uart|baud_cont[7]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.995      ;
; -3.066 ; UART_RX:uart|baud_cont[10] ; UART_RX:uart|baud_cont[6]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.995      ;
; -3.066 ; UART_RX:uart|baud_cont[10] ; UART_RX:uart|baud_cont[0]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.995      ;
; -3.066 ; UART_RX:uart|baud_cont[10] ; UART_RX:uart|baud_cont[1]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.995      ;
; -3.066 ; UART_RX:uart|baud_cont[10] ; UART_RX:uart|baud_cont[2]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.995      ;
; -3.066 ; UART_RX:uart|baud_cont[10] ; UART_RX:uart|baud_cont[8]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.995      ;
; -3.066 ; UART_RX:uart|baud_cont[10] ; UART_RX:uart|baud_cont[9]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.995      ;
; -3.066 ; UART_RX:uart|baud_cont[10] ; UART_RX:uart|baud_cont[11] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.995      ;
; -3.066 ; UART_RX:uart|baud_cont[10] ; UART_RX:uart|baud_cont[10] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.995      ;
; -3.063 ; UART_RX:uart|baud_cont[3]  ; UART_RX:uart|rx[4]         ; clk          ; clk         ; 1.000        ; -0.091     ; 3.974      ;
; -3.039 ; UART_RX:uart|baud_cont[8]  ; UART_RX:uart|rx[4]         ; clk          ; clk         ; 1.000        ; -0.080     ; 3.961      ;
; -3.019 ; UART_RX:uart|baud_cont[9]  ; UART_RX:uart|rx[0]         ; clk          ; clk         ; 1.000        ; -0.080     ; 3.941      ;
; -3.016 ; UART_RX:uart|baud_cont[6]  ; UART_RX:uart|rx[0]         ; clk          ; clk         ; 1.000        ; -0.080     ; 3.938      ;
; -2.989 ; UART_RX:uart|baud_cont[9]  ; UART_RX:uart|rx[4]         ; clk          ; clk         ; 1.000        ; -0.080     ; 3.911      ;
; -2.986 ; UART_RX:uart|baud_cont[6]  ; UART_RX:uart|rx[4]         ; clk          ; clk         ; 1.000        ; -0.080     ; 3.908      ;
; -2.958 ; UART_RX:uart|baud_cont[2]  ; UART_RX:uart|baud_cont[12] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.887      ;
; -2.958 ; UART_RX:uart|baud_cont[2]  ; UART_RX:uart|baud_cont[7]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.887      ;
; -2.958 ; UART_RX:uart|baud_cont[2]  ; UART_RX:uart|baud_cont[6]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.887      ;
; -2.958 ; UART_RX:uart|baud_cont[2]  ; UART_RX:uart|baud_cont[0]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.887      ;
; -2.958 ; UART_RX:uart|baud_cont[2]  ; UART_RX:uart|baud_cont[1]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.887      ;
; -2.958 ; UART_RX:uart|baud_cont[2]  ; UART_RX:uart|baud_cont[2]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.887      ;
; -2.958 ; UART_RX:uart|baud_cont[2]  ; UART_RX:uart|baud_cont[8]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.887      ;
; -2.958 ; UART_RX:uart|baud_cont[2]  ; UART_RX:uart|baud_cont[9]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.887      ;
; -2.958 ; UART_RX:uart|baud_cont[2]  ; UART_RX:uart|baud_cont[11] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.887      ;
; -2.958 ; UART_RX:uart|baud_cont[2]  ; UART_RX:uart|baud_cont[10] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.887      ;
; -2.953 ; UART_RX:uart|baud_cont[4]  ; UART_RX:uart|rx[0]         ; clk          ; clk         ; 1.000        ; -0.091     ; 3.864      ;
; -2.933 ; UART_RX:uart|baud_cont[11] ; UART_RX:uart|baud_cont[12] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.862      ;
; -2.933 ; UART_RX:uart|baud_cont[11] ; UART_RX:uart|baud_cont[7]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.862      ;
; -2.933 ; UART_RX:uart|baud_cont[11] ; UART_RX:uart|baud_cont[6]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.862      ;
; -2.933 ; UART_RX:uart|baud_cont[11] ; UART_RX:uart|baud_cont[0]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.862      ;
; -2.933 ; UART_RX:uart|baud_cont[11] ; UART_RX:uart|baud_cont[1]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.862      ;
; -2.933 ; UART_RX:uart|baud_cont[11] ; UART_RX:uart|baud_cont[2]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.862      ;
; -2.933 ; UART_RX:uart|baud_cont[11] ; UART_RX:uart|baud_cont[8]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.862      ;
; -2.933 ; UART_RX:uart|baud_cont[11] ; UART_RX:uart|baud_cont[9]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.862      ;
; -2.933 ; UART_RX:uart|baud_cont[11] ; UART_RX:uart|baud_cont[11] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.862      ;
; -2.933 ; UART_RX:uart|baud_cont[11] ; UART_RX:uart|baud_cont[10] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.862      ;
; -2.923 ; UART_RX:uart|baud_cont[4]  ; UART_RX:uart|rx[4]         ; clk          ; clk         ; 1.000        ; -0.091     ; 3.834      ;
; -2.920 ; UART_RX:uart|baud_cont[5]  ; UART_RX:uart|baud_cont[12] ; clk          ; clk         ; 1.000        ; -0.084     ; 3.838      ;
; -2.920 ; UART_RX:uart|baud_cont[5]  ; UART_RX:uart|baud_cont[7]  ; clk          ; clk         ; 1.000        ; -0.084     ; 3.838      ;
; -2.920 ; UART_RX:uart|baud_cont[5]  ; UART_RX:uart|baud_cont[6]  ; clk          ; clk         ; 1.000        ; -0.084     ; 3.838      ;
; -2.920 ; UART_RX:uart|baud_cont[5]  ; UART_RX:uart|baud_cont[0]  ; clk          ; clk         ; 1.000        ; -0.084     ; 3.838      ;
; -2.920 ; UART_RX:uart|baud_cont[5]  ; UART_RX:uart|baud_cont[1]  ; clk          ; clk         ; 1.000        ; -0.084     ; 3.838      ;
; -2.920 ; UART_RX:uart|baud_cont[5]  ; UART_RX:uart|baud_cont[2]  ; clk          ; clk         ; 1.000        ; -0.084     ; 3.838      ;
; -2.920 ; UART_RX:uart|baud_cont[5]  ; UART_RX:uart|baud_cont[8]  ; clk          ; clk         ; 1.000        ; -0.084     ; 3.838      ;
; -2.920 ; UART_RX:uart|baud_cont[5]  ; UART_RX:uart|baud_cont[9]  ; clk          ; clk         ; 1.000        ; -0.084     ; 3.838      ;
; -2.920 ; UART_RX:uart|baud_cont[5]  ; UART_RX:uart|baud_cont[11] ; clk          ; clk         ; 1.000        ; -0.084     ; 3.838      ;
; -2.920 ; UART_RX:uart|baud_cont[5]  ; UART_RX:uart|baud_cont[10] ; clk          ; clk         ; 1.000        ; -0.084     ; 3.838      ;
; -2.902 ; UART_RX:uart|baud_cont[7]  ; UART_RX:uart|rx[0]         ; clk          ; clk         ; 1.000        ; -0.080     ; 3.824      ;
; -2.887 ; UART_RX:uart|baud_cont[3]  ; UART_RX:uart|baud_cont[12] ; clk          ; clk         ; 1.000        ; -0.084     ; 3.805      ;
; -2.887 ; UART_RX:uart|baud_cont[3]  ; UART_RX:uart|baud_cont[7]  ; clk          ; clk         ; 1.000        ; -0.084     ; 3.805      ;
; -2.887 ; UART_RX:uart|baud_cont[3]  ; UART_RX:uart|baud_cont[6]  ; clk          ; clk         ; 1.000        ; -0.084     ; 3.805      ;
; -2.887 ; UART_RX:uart|baud_cont[3]  ; UART_RX:uart|baud_cont[0]  ; clk          ; clk         ; 1.000        ; -0.084     ; 3.805      ;
; -2.887 ; UART_RX:uart|baud_cont[3]  ; UART_RX:uart|baud_cont[1]  ; clk          ; clk         ; 1.000        ; -0.084     ; 3.805      ;
; -2.887 ; UART_RX:uart|baud_cont[3]  ; UART_RX:uart|baud_cont[2]  ; clk          ; clk         ; 1.000        ; -0.084     ; 3.805      ;
; -2.887 ; UART_RX:uart|baud_cont[3]  ; UART_RX:uart|baud_cont[8]  ; clk          ; clk         ; 1.000        ; -0.084     ; 3.805      ;
; -2.887 ; UART_RX:uart|baud_cont[3]  ; UART_RX:uart|baud_cont[9]  ; clk          ; clk         ; 1.000        ; -0.084     ; 3.805      ;
; -2.887 ; UART_RX:uart|baud_cont[3]  ; UART_RX:uart|baud_cont[11] ; clk          ; clk         ; 1.000        ; -0.084     ; 3.805      ;
; -2.887 ; UART_RX:uart|baud_cont[3]  ; UART_RX:uart|baud_cont[10] ; clk          ; clk         ; 1.000        ; -0.084     ; 3.805      ;
; -2.872 ; UART_RX:uart|baud_cont[7]  ; UART_RX:uart|rx[4]         ; clk          ; clk         ; 1.000        ; -0.080     ; 3.794      ;
; -2.858 ; UART_RX:uart|baud_cont[9]  ; UART_RX:uart|baud_cont[3]  ; clk          ; clk         ; 1.000        ; -0.062     ; 3.798      ;
; -2.858 ; UART_RX:uart|baud_cont[9]  ; UART_RX:uart|baud_cont[4]  ; clk          ; clk         ; 1.000        ; -0.062     ; 3.798      ;
; -2.858 ; UART_RX:uart|baud_cont[9]  ; UART_RX:uart|baud_cont[5]  ; clk          ; clk         ; 1.000        ; -0.062     ; 3.798      ;
; -2.838 ; UART_RX:uart|baud_cont[1]  ; UART_RX:uart|baud_cont[3]  ; clk          ; clk         ; 1.000        ; -0.062     ; 3.778      ;
; -2.838 ; UART_RX:uart|baud_cont[1]  ; UART_RX:uart|baud_cont[4]  ; clk          ; clk         ; 1.000        ; -0.062     ; 3.778      ;
; -2.838 ; UART_RX:uart|baud_cont[1]  ; UART_RX:uart|baud_cont[5]  ; clk          ; clk         ; 1.000        ; -0.062     ; 3.778      ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                        ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 0.401 ; UART_RX:uart|rx[3]          ; UART_RX:uart|rx[3]          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; UART_RX:uart|rx[7]          ; UART_RX:uart|rx[7]          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; UART_RX:uart|rx[2]          ; UART_RX:uart|rx[2]          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; UART_RX:uart|rx[6]          ; UART_RX:uart|rx[6]          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; UART_RX:uart|rx[1]          ; UART_RX:uart|rx[1]          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; UART_RX:uart|rx[5]          ; UART_RX:uart|rx[5]          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; UART_RX:uart|state.idle     ; UART_RX:uart|state.idle     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; UART_RX:uart|state.data_bit ; UART_RX:uart|state.data_bit ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; UART_RX:uart|state.start    ; UART_RX:uart|state.start    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; UART_RX:uart|state.stop     ; UART_RX:uart|state.stop     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; UART_RX:uart|bit_cont[2]    ; UART_RX:uart|bit_cont[2]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; UART_RX:uart|bit_cont[0]    ; UART_RX:uart|bit_cont[0]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; UART_RX:uart|bit_cont[1]    ; UART_RX:uart|bit_cont[1]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; UART_RX:uart|rx[0]          ; UART_RX:uart|rx[0]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_RX:uart|rx[4]          ; UART_RX:uart|rx[4]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.416 ; mod_7seg:seg|clkdiv[0]      ; mod_7seg:seg|clkdiv[0]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.684      ;
; 0.474 ; UART_RX:uart|baud_cont[12]  ; UART_RX:uart|baud_cont[12]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.742      ;
; 0.477 ; UART_RX:uart|state.data_bit ; UART_RX:uart|bit_cont[0]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.745      ;
; 0.496 ; mod_7seg:seg|clkdiv[19]     ; mod_7seg:seg|clkdiv[19]     ; clk          ; clk         ; 0.000        ; 0.074      ; 0.765      ;
; 0.684 ; mod_7seg:seg|clkdiv[16]     ; mod_7seg:seg|clkdiv[16]     ; clk          ; clk         ; 0.000        ; 0.074      ; 0.953      ;
; 0.684 ; mod_7seg:seg|clkdiv[10]     ; mod_7seg:seg|clkdiv[10]     ; clk          ; clk         ; 0.000        ; 0.074      ; 0.953      ;
; 0.685 ; mod_7seg:seg|clkdiv[13]     ; mod_7seg:seg|clkdiv[13]     ; clk          ; clk         ; 0.000        ; 0.074      ; 0.954      ;
; 0.685 ; mod_7seg:seg|clkdiv[12]     ; mod_7seg:seg|clkdiv[12]     ; clk          ; clk         ; 0.000        ; 0.074      ; 0.954      ;
; 0.685 ; mod_7seg:seg|clkdiv[9]      ; mod_7seg:seg|clkdiv[9]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.953      ;
; 0.685 ; mod_7seg:seg|clkdiv[7]      ; mod_7seg:seg|clkdiv[7]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.953      ;
; 0.686 ; mod_7seg:seg|clkdiv[15]     ; mod_7seg:seg|clkdiv[15]     ; clk          ; clk         ; 0.000        ; 0.074      ; 0.955      ;
; 0.686 ; mod_7seg:seg|clkdiv[14]     ; mod_7seg:seg|clkdiv[14]     ; clk          ; clk         ; 0.000        ; 0.074      ; 0.955      ;
; 0.686 ; mod_7seg:seg|clkdiv[8]      ; mod_7seg:seg|clkdiv[8]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.954      ;
; 0.686 ; mod_7seg:seg|clkdiv[6]      ; mod_7seg:seg|clkdiv[6]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.954      ;
; 0.686 ; mod_7seg:seg|clkdiv[5]      ; mod_7seg:seg|clkdiv[5]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.954      ;
; 0.687 ; mod_7seg:seg|clkdiv[4]      ; mod_7seg:seg|clkdiv[4]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.955      ;
; 0.687 ; mod_7seg:seg|clkdiv[2]      ; mod_7seg:seg|clkdiv[2]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.955      ;
; 0.688 ; mod_7seg:seg|clkdiv[11]     ; mod_7seg:seg|clkdiv[11]     ; clk          ; clk         ; 0.000        ; 0.074      ; 0.957      ;
; 0.689 ; mod_7seg:seg|clkdiv[3]      ; mod_7seg:seg|clkdiv[3]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.957      ;
; 0.690 ; mod_7seg:seg|clkdiv[17]     ; mod_7seg:seg|clkdiv[17]     ; clk          ; clk         ; 0.000        ; 0.074      ; 0.959      ;
; 0.693 ; UART_RX:uart|baud_cont[1]   ; UART_RX:uart|baud_cont[1]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.961      ;
; 0.706 ; UART_RX:uart|baud_cont[9]   ; UART_RX:uart|baud_cont[9]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.974      ;
; 0.709 ; UART_RX:uart|baud_cont[7]   ; UART_RX:uart|baud_cont[7]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.977      ;
; 0.709 ; mod_7seg:seg|clkdiv[0]      ; mod_7seg:seg|clkdiv[1]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.977      ;
; 0.709 ; mod_7seg:seg|clkdiv[1]      ; mod_7seg:seg|clkdiv[1]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.977      ;
; 0.711 ; UART_RX:uart|baud_cont[10]  ; UART_RX:uart|baud_cont[10]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.979      ;
; 0.712 ; UART_RX:uart|baud_cont[6]   ; UART_RX:uart|baud_cont[6]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.980      ;
; 0.712 ; UART_RX:uart|baud_cont[8]   ; UART_RX:uart|baud_cont[8]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.980      ;
; 0.712 ; UART_RX:uart|baud_cont[11]  ; UART_RX:uart|baud_cont[11]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.980      ;
; 0.721 ; UART_RX:uart|baud_cont[0]   ; UART_RX:uart|baud_cont[0]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.989      ;
; 0.733 ; UART_RX:uart|baud_cont[2]   ; UART_RX:uart|baud_cont[2]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.001      ;
; 0.742 ; mod_7seg:seg|clkdiv[18]     ; mod_7seg:seg|clkdiv[18]     ; clk          ; clk         ; 0.000        ; 0.074      ; 1.011      ;
; 0.815 ; UART_RX:uart|state.data_bit ; UART_RX:uart|bit_cont[1]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.083      ;
; 0.831 ; UART_RX:uart|state.stop     ; UART_RX:uart|state.espera   ; clk          ; clk         ; 0.000        ; 0.086      ; 1.112      ;
; 0.992 ; mod_7seg:seg|clkdiv[9]      ; mod_7seg:seg|clkdiv[10]     ; clk          ; clk         ; 0.000        ; 0.085      ; 1.272      ;
; 1.004 ; mod_7seg:seg|clkdiv[13]     ; mod_7seg:seg|clkdiv[14]     ; clk          ; clk         ; 0.000        ; 0.074      ; 1.273      ;
; 1.004 ; mod_7seg:seg|clkdiv[7]      ; mod_7seg:seg|clkdiv[8]      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.272      ;
; 1.005 ; mod_7seg:seg|clkdiv[11]     ; mod_7seg:seg|clkdiv[12]     ; clk          ; clk         ; 0.000        ; 0.074      ; 1.274      ;
; 1.005 ; mod_7seg:seg|clkdiv[15]     ; mod_7seg:seg|clkdiv[16]     ; clk          ; clk         ; 0.000        ; 0.074      ; 1.274      ;
; 1.005 ; mod_7seg:seg|clkdiv[5]      ; mod_7seg:seg|clkdiv[6]      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.273      ;
; 1.005 ; mod_7seg:seg|clkdiv[0]      ; mod_7seg:seg|clkdiv[2]      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.273      ;
; 1.006 ; mod_7seg:seg|clkdiv[16]     ; mod_7seg:seg|clkdiv[17]     ; clk          ; clk         ; 0.000        ; 0.074      ; 1.275      ;
; 1.007 ; mod_7seg:seg|clkdiv[3]      ; mod_7seg:seg|clkdiv[4]      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.275      ;
; 1.007 ; mod_7seg:seg|clkdiv[1]      ; mod_7seg:seg|clkdiv[2]      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.275      ;
; 1.007 ; mod_7seg:seg|clkdiv[9]      ; mod_7seg:seg|clkdiv[11]     ; clk          ; clk         ; 0.000        ; 0.085      ; 1.287      ;
; 1.007 ; mod_7seg:seg|clkdiv[17]     ; mod_7seg:seg|clkdiv[18]     ; clk          ; clk         ; 0.000        ; 0.074      ; 1.276      ;
; 1.008 ; mod_7seg:seg|clkdiv[10]     ; mod_7seg:seg|clkdiv[11]     ; clk          ; clk         ; 0.000        ; 0.074      ; 1.277      ;
; 1.009 ; mod_7seg:seg|clkdiv[12]     ; mod_7seg:seg|clkdiv[13]     ; clk          ; clk         ; 0.000        ; 0.074      ; 1.278      ;
; 1.010 ; mod_7seg:seg|clkdiv[8]      ; mod_7seg:seg|clkdiv[9]      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.278      ;
; 1.010 ; mod_7seg:seg|clkdiv[6]      ; mod_7seg:seg|clkdiv[7]      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.278      ;
; 1.010 ; mod_7seg:seg|clkdiv[14]     ; mod_7seg:seg|clkdiv[15]     ; clk          ; clk         ; 0.000        ; 0.074      ; 1.279      ;
; 1.011 ; mod_7seg:seg|clkdiv[4]      ; mod_7seg:seg|clkdiv[5]      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.279      ;
; 1.011 ; mod_7seg:seg|clkdiv[2]      ; mod_7seg:seg|clkdiv[3]      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.279      ;
; 1.015 ; UART_RX:uart|baud_cont[1]   ; UART_RX:uart|baud_cont[2]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.283      ;
; 1.016 ; UART_RX:uart|baud_cont[0]   ; UART_RX:uart|baud_cont[1]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.284      ;
; 1.019 ; mod_7seg:seg|clkdiv[7]      ; mod_7seg:seg|clkdiv[9]      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.287      ;
; 1.019 ; mod_7seg:seg|clkdiv[13]     ; mod_7seg:seg|clkdiv[15]     ; clk          ; clk         ; 0.000        ; 0.074      ; 1.288      ;
; 1.020 ; mod_7seg:seg|clkdiv[15]     ; mod_7seg:seg|clkdiv[17]     ; clk          ; clk         ; 0.000        ; 0.074      ; 1.289      ;
; 1.020 ; mod_7seg:seg|clkdiv[5]      ; mod_7seg:seg|clkdiv[7]      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.288      ;
; 1.020 ; mod_7seg:seg|clkdiv[0]      ; mod_7seg:seg|clkdiv[3]      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.288      ;
; 1.022 ; mod_7seg:seg|clkdiv[11]     ; mod_7seg:seg|clkdiv[13]     ; clk          ; clk         ; 0.000        ; 0.074      ; 1.291      ;
; 1.023 ; mod_7seg:seg|clkdiv[3]      ; mod_7seg:seg|clkdiv[5]      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.291      ;
; 1.024 ; mod_7seg:seg|clkdiv[17]     ; mod_7seg:seg|clkdiv[19]     ; clk          ; clk         ; 0.000        ; 0.074      ; 1.293      ;
; 1.024 ; mod_7seg:seg|clkdiv[1]      ; mod_7seg:seg|clkdiv[3]      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.292      ;
; 1.028 ; UART_RX:uart|baud_cont[9]   ; UART_RX:uart|baud_cont[10]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.296      ;
; 1.029 ; UART_RX:uart|baud_cont[10]  ; UART_RX:uart|baud_cont[11]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.297      ;
; 1.030 ; UART_RX:uart|baud_cont[8]   ; UART_RX:uart|baud_cont[9]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.298      ;
; 1.030 ; UART_RX:uart|baud_cont[6]   ; UART_RX:uart|baud_cont[7]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.298      ;
; 1.031 ; UART_RX:uart|baud_cont[0]   ; UART_RX:uart|baud_cont[2]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.299      ;
; 1.033 ; UART_RX:uart|baud_cont[7]   ; UART_RX:uart|baud_cont[8]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.301      ;
; 1.034 ; UART_RX:uart|baud_cont[11]  ; UART_RX:uart|baud_cont[12]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.302      ;
; 1.045 ; UART_RX:uart|baud_cont[10]  ; UART_RX:uart|baud_cont[12]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.313      ;
; 1.046 ; UART_RX:uart|baud_cont[8]   ; UART_RX:uart|baud_cont[10]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.314      ;
; 1.046 ; UART_RX:uart|baud_cont[6]   ; UART_RX:uart|baud_cont[8]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.314      ;
; 1.066 ; mod_7seg:seg|clkdiv[18]     ; mod_7seg:seg|clkdiv[19]     ; clk          ; clk         ; 0.000        ; 0.074      ; 1.335      ;
; 1.075 ; UART_RX:uart|state.espera   ; UART_RX:uart|state.idle     ; clk          ; clk         ; 0.000        ; 0.074      ; 1.344      ;
; 1.091 ; mod_7seg:seg|clkdiv[8]      ; mod_7seg:seg|clkdiv[10]     ; clk          ; clk         ; 0.000        ; 0.085      ; 1.371      ;
; 1.099 ; mod_7seg:seg|clkdiv[16]     ; mod_7seg:seg|clkdiv[18]     ; clk          ; clk         ; 0.000        ; 0.074      ; 1.368      ;
; 1.102 ; mod_7seg:seg|clkdiv[10]     ; mod_7seg:seg|clkdiv[12]     ; clk          ; clk         ; 0.000        ; 0.074      ; 1.371      ;
; 1.103 ; mod_7seg:seg|clkdiv[12]     ; mod_7seg:seg|clkdiv[14]     ; clk          ; clk         ; 0.000        ; 0.074      ; 1.372      ;
; 1.104 ; mod_7seg:seg|clkdiv[14]     ; mod_7seg:seg|clkdiv[16]     ; clk          ; clk         ; 0.000        ; 0.074      ; 1.373      ;
; 1.104 ; mod_7seg:seg|clkdiv[6]      ; mod_7seg:seg|clkdiv[8]      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.372      ;
; 1.105 ; mod_7seg:seg|clkdiv[2]      ; mod_7seg:seg|clkdiv[4]      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.373      ;
; 1.105 ; mod_7seg:seg|clkdiv[4]      ; mod_7seg:seg|clkdiv[6]      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.373      ;
; 1.114 ; mod_7seg:seg|clkdiv[9]      ; mod_7seg:seg|clkdiv[12]     ; clk          ; clk         ; 0.000        ; 0.085      ; 1.394      ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.884 ; -23.347           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.186 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -55.135                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                      ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -0.884 ; UART_RX:uart|baud_cont[5]  ; UART_RX:uart|rx[0]         ; clk          ; clk         ; 1.000        ; -0.049     ; 1.822      ;
; -0.876 ; UART_RX:uart|baud_cont[5]  ; UART_RX:uart|rx[4]         ; clk          ; clk         ; 1.000        ; -0.049     ; 1.814      ;
; -0.873 ; UART_RX:uart|baud_cont[9]  ; UART_RX:uart|baud_cont[12] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.824      ;
; -0.873 ; UART_RX:uart|baud_cont[9]  ; UART_RX:uart|baud_cont[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.824      ;
; -0.873 ; UART_RX:uart|baud_cont[9]  ; UART_RX:uart|baud_cont[6]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.824      ;
; -0.873 ; UART_RX:uart|baud_cont[9]  ; UART_RX:uart|baud_cont[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.824      ;
; -0.873 ; UART_RX:uart|baud_cont[9]  ; UART_RX:uart|baud_cont[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.824      ;
; -0.873 ; UART_RX:uart|baud_cont[9]  ; UART_RX:uart|baud_cont[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.824      ;
; -0.873 ; UART_RX:uart|baud_cont[9]  ; UART_RX:uart|baud_cont[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.824      ;
; -0.873 ; UART_RX:uart|baud_cont[9]  ; UART_RX:uart|baud_cont[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.824      ;
; -0.873 ; UART_RX:uart|baud_cont[9]  ; UART_RX:uart|baud_cont[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.824      ;
; -0.873 ; UART_RX:uart|baud_cont[9]  ; UART_RX:uart|baud_cont[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.824      ;
; -0.860 ; UART_RX:uart|baud_cont[3]  ; UART_RX:uart|rx[0]         ; clk          ; clk         ; 1.000        ; -0.049     ; 1.798      ;
; -0.852 ; UART_RX:uart|baud_cont[3]  ; UART_RX:uart|rx[4]         ; clk          ; clk         ; 1.000        ; -0.049     ; 1.790      ;
; -0.813 ; UART_RX:uart|baud_cont[8]  ; UART_RX:uart|rx[0]         ; clk          ; clk         ; 1.000        ; -0.043     ; 1.757      ;
; -0.812 ; UART_RX:uart|baud_cont[6]  ; UART_RX:uart|rx[0]         ; clk          ; clk         ; 1.000        ; -0.043     ; 1.756      ;
; -0.805 ; UART_RX:uart|baud_cont[8]  ; UART_RX:uart|rx[4]         ; clk          ; clk         ; 1.000        ; -0.043     ; 1.749      ;
; -0.804 ; UART_RX:uart|baud_cont[6]  ; UART_RX:uart|rx[4]         ; clk          ; clk         ; 1.000        ; -0.043     ; 1.748      ;
; -0.802 ; UART_RX:uart|baud_cont[9]  ; UART_RX:uart|rx[0]         ; clk          ; clk         ; 1.000        ; -0.043     ; 1.746      ;
; -0.802 ; UART_RX:uart|baud_cont[10] ; UART_RX:uart|baud_cont[12] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.753      ;
; -0.802 ; UART_RX:uart|baud_cont[10] ; UART_RX:uart|baud_cont[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.753      ;
; -0.802 ; UART_RX:uart|baud_cont[10] ; UART_RX:uart|baud_cont[6]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.753      ;
; -0.802 ; UART_RX:uart|baud_cont[10] ; UART_RX:uart|baud_cont[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.753      ;
; -0.802 ; UART_RX:uart|baud_cont[10] ; UART_RX:uart|baud_cont[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.753      ;
; -0.802 ; UART_RX:uart|baud_cont[10] ; UART_RX:uart|baud_cont[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.753      ;
; -0.802 ; UART_RX:uart|baud_cont[10] ; UART_RX:uart|baud_cont[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.753      ;
; -0.802 ; UART_RX:uart|baud_cont[10] ; UART_RX:uart|baud_cont[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.753      ;
; -0.802 ; UART_RX:uart|baud_cont[10] ; UART_RX:uart|baud_cont[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.753      ;
; -0.802 ; UART_RX:uart|baud_cont[10] ; UART_RX:uart|baud_cont[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.753      ;
; -0.794 ; UART_RX:uart|baud_cont[9]  ; UART_RX:uart|rx[4]         ; clk          ; clk         ; 1.000        ; -0.043     ; 1.738      ;
; -0.790 ; UART_RX:uart|baud_cont[2]  ; UART_RX:uart|baud_cont[12] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.741      ;
; -0.790 ; UART_RX:uart|baud_cont[2]  ; UART_RX:uart|baud_cont[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.741      ;
; -0.790 ; UART_RX:uart|baud_cont[2]  ; UART_RX:uart|baud_cont[6]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.741      ;
; -0.790 ; UART_RX:uart|baud_cont[2]  ; UART_RX:uart|baud_cont[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.741      ;
; -0.790 ; UART_RX:uart|baud_cont[2]  ; UART_RX:uart|baud_cont[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.741      ;
; -0.790 ; UART_RX:uart|baud_cont[2]  ; UART_RX:uart|baud_cont[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.741      ;
; -0.790 ; UART_RX:uart|baud_cont[2]  ; UART_RX:uart|baud_cont[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.741      ;
; -0.790 ; UART_RX:uart|baud_cont[2]  ; UART_RX:uart|baud_cont[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.741      ;
; -0.790 ; UART_RX:uart|baud_cont[2]  ; UART_RX:uart|baud_cont[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.741      ;
; -0.790 ; UART_RX:uart|baud_cont[2]  ; UART_RX:uart|baud_cont[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.741      ;
; -0.789 ; UART_RX:uart|baud_cont[4]  ; UART_RX:uart|rx[0]         ; clk          ; clk         ; 1.000        ; -0.049     ; 1.727      ;
; -0.787 ; UART_RX:uart|baud_cont[5]  ; UART_RX:uart|baud_cont[12] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.732      ;
; -0.787 ; UART_RX:uart|baud_cont[5]  ; UART_RX:uart|baud_cont[7]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.732      ;
; -0.787 ; UART_RX:uart|baud_cont[5]  ; UART_RX:uart|baud_cont[6]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.732      ;
; -0.787 ; UART_RX:uart|baud_cont[5]  ; UART_RX:uart|baud_cont[0]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.732      ;
; -0.787 ; UART_RX:uart|baud_cont[5]  ; UART_RX:uart|baud_cont[1]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.732      ;
; -0.787 ; UART_RX:uart|baud_cont[5]  ; UART_RX:uart|baud_cont[2]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.732      ;
; -0.787 ; UART_RX:uart|baud_cont[5]  ; UART_RX:uart|baud_cont[8]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.732      ;
; -0.787 ; UART_RX:uart|baud_cont[5]  ; UART_RX:uart|baud_cont[9]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.732      ;
; -0.787 ; UART_RX:uart|baud_cont[5]  ; UART_RX:uart|baud_cont[11] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.732      ;
; -0.787 ; UART_RX:uart|baud_cont[5]  ; UART_RX:uart|baud_cont[10] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.732      ;
; -0.781 ; UART_RX:uart|baud_cont[4]  ; UART_RX:uart|rx[4]         ; clk          ; clk         ; 1.000        ; -0.049     ; 1.719      ;
; -0.762 ; UART_RX:uart|baud_cont[9]  ; UART_RX:uart|baud_cont[3]  ; clk          ; clk         ; 1.000        ; -0.031     ; 1.718      ;
; -0.762 ; UART_RX:uart|baud_cont[9]  ; UART_RX:uart|baud_cont[4]  ; clk          ; clk         ; 1.000        ; -0.031     ; 1.718      ;
; -0.762 ; UART_RX:uart|baud_cont[9]  ; UART_RX:uart|baud_cont[5]  ; clk          ; clk         ; 1.000        ; -0.031     ; 1.718      ;
; -0.759 ; UART_RX:uart|baud_cont[0]  ; UART_RX:uart|baud_cont[12] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.710      ;
; -0.759 ; UART_RX:uart|baud_cont[0]  ; UART_RX:uart|baud_cont[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.710      ;
; -0.759 ; UART_RX:uart|baud_cont[0]  ; UART_RX:uart|baud_cont[6]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.710      ;
; -0.759 ; UART_RX:uart|baud_cont[0]  ; UART_RX:uart|baud_cont[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.710      ;
; -0.759 ; UART_RX:uart|baud_cont[0]  ; UART_RX:uart|baud_cont[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.710      ;
; -0.759 ; UART_RX:uart|baud_cont[0]  ; UART_RX:uart|baud_cont[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.710      ;
; -0.759 ; UART_RX:uart|baud_cont[0]  ; UART_RX:uart|baud_cont[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.710      ;
; -0.759 ; UART_RX:uart|baud_cont[0]  ; UART_RX:uart|baud_cont[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.710      ;
; -0.759 ; UART_RX:uart|baud_cont[0]  ; UART_RX:uart|baud_cont[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.710      ;
; -0.759 ; UART_RX:uart|baud_cont[0]  ; UART_RX:uart|baud_cont[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.710      ;
; -0.757 ; UART_RX:uart|baud_cont[1]  ; UART_RX:uart|baud_cont[12] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.708      ;
; -0.757 ; UART_RX:uart|baud_cont[1]  ; UART_RX:uart|baud_cont[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.708      ;
; -0.757 ; UART_RX:uart|baud_cont[1]  ; UART_RX:uart|baud_cont[6]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.708      ;
; -0.757 ; UART_RX:uart|baud_cont[1]  ; UART_RX:uart|baud_cont[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.708      ;
; -0.757 ; UART_RX:uart|baud_cont[1]  ; UART_RX:uart|baud_cont[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.708      ;
; -0.757 ; UART_RX:uart|baud_cont[1]  ; UART_RX:uart|baud_cont[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.708      ;
; -0.757 ; UART_RX:uart|baud_cont[1]  ; UART_RX:uart|baud_cont[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.708      ;
; -0.757 ; UART_RX:uart|baud_cont[1]  ; UART_RX:uart|baud_cont[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.708      ;
; -0.757 ; UART_RX:uart|baud_cont[1]  ; UART_RX:uart|baud_cont[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.708      ;
; -0.757 ; UART_RX:uart|baud_cont[1]  ; UART_RX:uart|baud_cont[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.708      ;
; -0.755 ; UART_RX:uart|baud_cont[7]  ; UART_RX:uart|rx[0]         ; clk          ; clk         ; 1.000        ; -0.043     ; 1.699      ;
; -0.754 ; UART_RX:uart|baud_cont[5]  ; UART_RX:uart|rx[5]         ; clk          ; clk         ; 1.000        ; -0.038     ; 1.703      ;
; -0.753 ; UART_RX:uart|baud_cont[5]  ; UART_RX:uart|rx[2]         ; clk          ; clk         ; 1.000        ; -0.038     ; 1.702      ;
; -0.750 ; UART_RX:uart|baud_cont[11] ; UART_RX:uart|baud_cont[12] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.701      ;
; -0.750 ; UART_RX:uart|baud_cont[11] ; UART_RX:uart|baud_cont[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.701      ;
; -0.750 ; UART_RX:uart|baud_cont[11] ; UART_RX:uart|baud_cont[6]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.701      ;
; -0.750 ; UART_RX:uart|baud_cont[11] ; UART_RX:uart|baud_cont[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.701      ;
; -0.750 ; UART_RX:uart|baud_cont[11] ; UART_RX:uart|baud_cont[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.701      ;
; -0.750 ; UART_RX:uart|baud_cont[11] ; UART_RX:uart|baud_cont[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.701      ;
; -0.750 ; UART_RX:uart|baud_cont[11] ; UART_RX:uart|baud_cont[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.701      ;
; -0.750 ; UART_RX:uart|baud_cont[11] ; UART_RX:uart|baud_cont[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.701      ;
; -0.750 ; UART_RX:uart|baud_cont[11] ; UART_RX:uart|baud_cont[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.701      ;
; -0.750 ; UART_RX:uart|baud_cont[11] ; UART_RX:uart|baud_cont[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.701      ;
; -0.747 ; UART_RX:uart|baud_cont[7]  ; UART_RX:uart|rx[4]         ; clk          ; clk         ; 1.000        ; -0.043     ; 1.691      ;
; -0.730 ; UART_RX:uart|baud_cont[3]  ; UART_RX:uart|rx[5]         ; clk          ; clk         ; 1.000        ; -0.038     ; 1.679      ;
; -0.729 ; UART_RX:uart|baud_cont[3]  ; UART_RX:uart|rx[2]         ; clk          ; clk         ; 1.000        ; -0.038     ; 1.678      ;
; -0.717 ; UART_RX:uart|baud_cont[3]  ; UART_RX:uart|baud_cont[12] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.662      ;
; -0.717 ; UART_RX:uart|baud_cont[3]  ; UART_RX:uart|baud_cont[7]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.662      ;
; -0.717 ; UART_RX:uart|baud_cont[3]  ; UART_RX:uart|baud_cont[6]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.662      ;
; -0.717 ; UART_RX:uart|baud_cont[3]  ; UART_RX:uart|baud_cont[0]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.662      ;
; -0.717 ; UART_RX:uart|baud_cont[3]  ; UART_RX:uart|baud_cont[1]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.662      ;
; -0.717 ; UART_RX:uart|baud_cont[3]  ; UART_RX:uart|baud_cont[2]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.662      ;
; -0.717 ; UART_RX:uart|baud_cont[3]  ; UART_RX:uart|baud_cont[8]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.662      ;
; -0.717 ; UART_RX:uart|baud_cont[3]  ; UART_RX:uart|baud_cont[9]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.662      ;
; -0.717 ; UART_RX:uart|baud_cont[3]  ; UART_RX:uart|baud_cont[11] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.662      ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                        ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; UART_RX:uart|rx[2]          ; UART_RX:uart|rx[2]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; UART_RX:uart|rx[5]          ; UART_RX:uart|rx[5]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; UART_RX:uart|state.idle     ; UART_RX:uart|state.idle     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; UART_RX:uart|state.data_bit ; UART_RX:uart|state.data_bit ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; UART_RX:uart|state.start    ; UART_RX:uart|state.start    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; UART_RX:uart|bit_cont[0]    ; UART_RX:uart|bit_cont[0]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; UART_RX:uart|bit_cont[1]    ; UART_RX:uart|bit_cont[1]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; UART_RX:uart|rx[3]          ; UART_RX:uart|rx[3]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:uart|rx[7]          ; UART_RX:uart|rx[7]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:uart|rx[6]          ; UART_RX:uart|rx[6]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:uart|rx[1]          ; UART_RX:uart|rx[1]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:uart|rx[0]          ; UART_RX:uart|rx[0]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:uart|rx[4]          ; UART_RX:uart|rx[4]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:uart|state.stop     ; UART_RX:uart|state.stop     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:uart|bit_cont[2]    ; UART_RX:uart|bit_cont[2]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; mod_7seg:seg|clkdiv[0]      ; mod_7seg:seg|clkdiv[0]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.207 ; UART_RX:uart|baud_cont[12]  ; UART_RX:uart|baud_cont[12]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.327      ;
; 0.209 ; UART_RX:uart|state.data_bit ; UART_RX:uart|bit_cont[0]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.330      ;
; 0.221 ; mod_7seg:seg|clkdiv[19]     ; mod_7seg:seg|clkdiv[19]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.341      ;
; 0.292 ; mod_7seg:seg|clkdiv[9]      ; mod_7seg:seg|clkdiv[9]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.413      ;
; 0.293 ; mod_7seg:seg|clkdiv[8]      ; mod_7seg:seg|clkdiv[8]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; mod_7seg:seg|clkdiv[7]      ; mod_7seg:seg|clkdiv[7]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; mod_7seg:seg|clkdiv[2]      ; mod_7seg:seg|clkdiv[2]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.414      ;
; 0.294 ; mod_7seg:seg|clkdiv[16]     ; mod_7seg:seg|clkdiv[16]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; mod_7seg:seg|clkdiv[10]     ; mod_7seg:seg|clkdiv[10]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; mod_7seg:seg|clkdiv[6]      ; mod_7seg:seg|clkdiv[6]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; mod_7seg:seg|clkdiv[5]      ; mod_7seg:seg|clkdiv[5]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; mod_7seg:seg|clkdiv[4]      ; mod_7seg:seg|clkdiv[4]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.415      ;
; 0.295 ; mod_7seg:seg|clkdiv[15]     ; mod_7seg:seg|clkdiv[15]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; mod_7seg:seg|clkdiv[14]     ; mod_7seg:seg|clkdiv[14]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; mod_7seg:seg|clkdiv[13]     ; mod_7seg:seg|clkdiv[13]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; mod_7seg:seg|clkdiv[12]     ; mod_7seg:seg|clkdiv[12]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; mod_7seg:seg|clkdiv[11]     ; mod_7seg:seg|clkdiv[11]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; mod_7seg:seg|clkdiv[3]      ; mod_7seg:seg|clkdiv[3]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.416      ;
; 0.296 ; mod_7seg:seg|clkdiv[17]     ; mod_7seg:seg|clkdiv[17]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.416      ;
; 0.299 ; UART_RX:uart|baud_cont[1]   ; UART_RX:uart|baud_cont[1]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; mod_7seg:seg|clkdiv[0]      ; mod_7seg:seg|clkdiv[1]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; mod_7seg:seg|clkdiv[1]      ; mod_7seg:seg|clkdiv[1]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.305 ; UART_RX:uart|baud_cont[9]   ; UART_RX:uart|baud_cont[9]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; UART_RX:uart|baud_cont[7]   ; UART_RX:uart|baud_cont[7]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; UART_RX:uart|baud_cont[6]   ; UART_RX:uart|baud_cont[6]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.308 ; UART_RX:uart|baud_cont[8]   ; UART_RX:uart|baud_cont[8]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; UART_RX:uart|baud_cont[10]  ; UART_RX:uart|baud_cont[10]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.309 ; UART_RX:uart|baud_cont[11]  ; UART_RX:uart|baud_cont[11]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.429      ;
; 0.311 ; UART_RX:uart|baud_cont[0]   ; UART_RX:uart|baud_cont[0]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.431      ;
; 0.319 ; UART_RX:uart|baud_cont[2]   ; UART_RX:uart|baud_cont[2]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.439      ;
; 0.325 ; mod_7seg:seg|clkdiv[18]     ; mod_7seg:seg|clkdiv[18]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.445      ;
; 0.355 ; UART_RX:uart|state.stop     ; UART_RX:uart|state.espera   ; clk          ; clk         ; 0.000        ; 0.045      ; 0.484      ;
; 0.360 ; UART_RX:uart|state.data_bit ; UART_RX:uart|bit_cont[1]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.481      ;
; 0.442 ; mod_7seg:seg|clkdiv[8]      ; mod_7seg:seg|clkdiv[9]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.563      ;
; 0.442 ; mod_7seg:seg|clkdiv[2]      ; mod_7seg:seg|clkdiv[3]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.563      ;
; 0.443 ; mod_7seg:seg|clkdiv[6]      ; mod_7seg:seg|clkdiv[7]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.564      ;
; 0.443 ; mod_7seg:seg|clkdiv[4]      ; mod_7seg:seg|clkdiv[5]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.564      ;
; 0.443 ; mod_7seg:seg|clkdiv[10]     ; mod_7seg:seg|clkdiv[11]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.563      ;
; 0.443 ; mod_7seg:seg|clkdiv[16]     ; mod_7seg:seg|clkdiv[17]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.563      ;
; 0.444 ; mod_7seg:seg|clkdiv[14]     ; mod_7seg:seg|clkdiv[15]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.564      ;
; 0.444 ; mod_7seg:seg|clkdiv[12]     ; mod_7seg:seg|clkdiv[13]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.564      ;
; 0.445 ; mod_7seg:seg|clkdiv[9]      ; mod_7seg:seg|clkdiv[10]     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.571      ;
; 0.448 ; UART_RX:uart|baud_cont[1]   ; UART_RX:uart|baud_cont[2]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.568      ;
; 0.448 ; mod_7seg:seg|clkdiv[9]      ; mod_7seg:seg|clkdiv[11]     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.574      ;
; 0.451 ; mod_7seg:seg|clkdiv[7]      ; mod_7seg:seg|clkdiv[8]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.572      ;
; 0.451 ; mod_7seg:seg|clkdiv[0]      ; mod_7seg:seg|clkdiv[2]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.572      ;
; 0.452 ; mod_7seg:seg|clkdiv[5]      ; mod_7seg:seg|clkdiv[6]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.573      ;
; 0.452 ; mod_7seg:seg|clkdiv[1]      ; mod_7seg:seg|clkdiv[2]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.573      ;
; 0.453 ; mod_7seg:seg|clkdiv[15]     ; mod_7seg:seg|clkdiv[16]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.573      ;
; 0.453 ; mod_7seg:seg|clkdiv[3]      ; mod_7seg:seg|clkdiv[4]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; mod_7seg:seg|clkdiv[13]     ; mod_7seg:seg|clkdiv[14]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.573      ;
; 0.453 ; mod_7seg:seg|clkdiv[11]     ; mod_7seg:seg|clkdiv[12]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.573      ;
; 0.454 ; UART_RX:uart|baud_cont[9]   ; UART_RX:uart|baud_cont[10]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; mod_7seg:seg|clkdiv[17]     ; mod_7seg:seg|clkdiv[18]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; mod_7seg:seg|clkdiv[7]      ; mod_7seg:seg|clkdiv[9]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.575      ;
; 0.454 ; mod_7seg:seg|clkdiv[0]      ; mod_7seg:seg|clkdiv[3]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.575      ;
; 0.455 ; UART_RX:uart|baud_cont[7]   ; UART_RX:uart|baud_cont[8]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; mod_7seg:seg|clkdiv[5]      ; mod_7seg:seg|clkdiv[7]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.576      ;
; 0.455 ; mod_7seg:seg|clkdiv[1]      ; mod_7seg:seg|clkdiv[3]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.576      ;
; 0.456 ; mod_7seg:seg|clkdiv[3]      ; mod_7seg:seg|clkdiv[5]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.577      ;
; 0.456 ; mod_7seg:seg|clkdiv[15]     ; mod_7seg:seg|clkdiv[17]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.576      ;
; 0.456 ; mod_7seg:seg|clkdiv[13]     ; mod_7seg:seg|clkdiv[15]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.576      ;
; 0.456 ; mod_7seg:seg|clkdiv[11]     ; mod_7seg:seg|clkdiv[13]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.576      ;
; 0.457 ; mod_7seg:seg|clkdiv[17]     ; mod_7seg:seg|clkdiv[19]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.577      ;
; 0.458 ; UART_RX:uart|baud_cont[11]  ; UART_RX:uart|baud_cont[12]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.578      ;
; 0.458 ; UART_RX:uart|baud_cont[0]   ; UART_RX:uart|baud_cont[1]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.578      ;
; 0.461 ; UART_RX:uart|baud_cont[0]   ; UART_RX:uart|baud_cont[2]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.581      ;
; 0.465 ; UART_RX:uart|baud_cont[6]   ; UART_RX:uart|baud_cont[7]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.585      ;
; 0.466 ; UART_RX:uart|baud_cont[8]   ; UART_RX:uart|baud_cont[9]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.586      ;
; 0.466 ; UART_RX:uart|baud_cont[10]  ; UART_RX:uart|baud_cont[11]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.586      ;
; 0.468 ; UART_RX:uart|baud_cont[6]   ; UART_RX:uart|baud_cont[8]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.588      ;
; 0.469 ; UART_RX:uart|baud_cont[8]   ; UART_RX:uart|baud_cont[10]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.589      ;
; 0.469 ; UART_RX:uart|baud_cont[10]  ; UART_RX:uart|baud_cont[12]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.589      ;
; 0.474 ; mod_7seg:seg|clkdiv[18]     ; mod_7seg:seg|clkdiv[19]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.594      ;
; 0.482 ; UART_RX:uart|bit_cont[0]    ; UART_RX:uart|bit_cont[1]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.603      ;
; 0.482 ; UART_RX:uart|state.espera   ; UART_RX:uart|state.idle     ; clk          ; clk         ; 0.000        ; 0.038      ; 0.604      ;
; 0.500 ; mod_7seg:seg|clkdiv[8]      ; mod_7seg:seg|clkdiv[10]     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.626      ;
; 0.501 ; UART_RX:uart|state.idle     ; UART_RX:uart|state.start    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.621      ;
; 0.503 ; mod_7seg:seg|clkdiv[8]      ; mod_7seg:seg|clkdiv[11]     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.629      ;
; 0.505 ; mod_7seg:seg|clkdiv[2]      ; mod_7seg:seg|clkdiv[4]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.626      ;
; 0.506 ; mod_7seg:seg|clkdiv[6]      ; mod_7seg:seg|clkdiv[8]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.627      ;
; 0.506 ; mod_7seg:seg|clkdiv[4]      ; mod_7seg:seg|clkdiv[6]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.627      ;
; 0.506 ; mod_7seg:seg|clkdiv[10]     ; mod_7seg:seg|clkdiv[12]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.626      ;
; 0.506 ; mod_7seg:seg|clkdiv[16]     ; mod_7seg:seg|clkdiv[18]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.626      ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.349   ; 0.186 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -3.349   ; 0.186 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -114.576 ; 0.0   ; 0.0      ; 0.0     ; -75.863             ;
;  clk             ; -114.576 ; 0.000 ; N/A      ; N/A     ; -75.863             ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; salida[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; salida[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; salida[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; salida[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; salida[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; salida[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; salida[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset_low               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rx                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; salida[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; salida[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; salida[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; salida[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; salida[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; salida[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; salida[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; dig[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; dig[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; dig[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; dig[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; salida[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; salida[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; salida[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; salida[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; salida[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; salida[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; salida[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; dig[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; dig[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; dig[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; dig[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; salida[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; salida[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; salida[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; salida[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; salida[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; salida[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; salida[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dig[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dig[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dig[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; dig[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1121     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1121     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 44    ; 44   ;
; Unconstrained Output Ports      ; 11    ; 11   ;
; Unconstrained Output Port Paths ; 78    ; 78   ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; reset_low  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; dig[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; salida[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; salida[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; salida[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; salida[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; salida[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; salida[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; salida[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; reset_low  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; dig[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; salida[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; salida[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; salida[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; salida[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; salida[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; salida[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; salida[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 18.0.0 Build 614 04/24/2018 SJ Lite Edition
    Info: Processing started: Thu Dec 24 15:50:42 2020
Info: Command: quartus_sta rx -c rx
Info: qsta_default_script.tcl version: #2
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'rx.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.349
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.349            -114.576 clk 
Info (332146): Worst-case hold slack is 0.452
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.452               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -75.863 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.122
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.122            -102.485 clk 
Info (332146): Worst-case hold slack is 0.401
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.401               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -75.863 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.884
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.884             -23.347 clk 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.186               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -55.135 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 780 megabytes
    Info: Processing ended: Thu Dec 24 15:50:43 2020
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


