<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:24:23.2423</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.04.28</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-0056070</applicationNumber><claimCount>19</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 패키지</inventionTitle><inventionTitleEng>SEMICONDUCTOR PACKAGE</inventionTitleEng><openDate>2024.11.05</openDate><openNumber>10-2024-0159149</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/498</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/538</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/00</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 실시 예에 따른 반도체 패키지는 상면 및 하면을 포함하는 코어 절연층; 상기 코어 절연층의 상부에 배치된 상부 절연층; 상기 코어 절연층의 하부에 배치된 하부 절연층; 및 상기 코어 절연층의 상면 및 하면을 관통하는 관통 전극을 포함하고, 상기 관통 전극은, 상기 코어 절연층의 상면에 인접하게 배치되고, 상기 코어 절연층의 하면을 향할수록 폭이 점진적으로 감소하는 제1 경사를 갖는 제1 관통부; 및 상기 코어 절연층의 하면에 인접하게 배치되고, 상기 코어 절연층의 상면을 향할수록 폭이 점진적으로 감소하는 제2 경사를 갖는 제2 관통부를 포함하고, 상기 제1 경사의 수직 길이는 상기 제2 경사의 수직 길이와 다르고, 상기 제1 관통부의 상면의 폭과 상기 제2 관통부의 하면의 폭의 차이는 상기 제1 경사의 수직 길이 및 상기 제2 경사의 수직 길이의 차이보다 작다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 상면 및 하면을 포함하는 코어 절연층;상기 코어 절연층의 상부에 배치된 상부 절연층;상기 코어 절연층의 하부에 배치된 하부 절연층; 및상기 코어 절연층의 상면 및 하면을 관통하는 관통 전극을 포함하고,상기 관통 전극은,상기 코어 절연층의 상면에 인접하게 배치되고, 상기 코어 절연층의 하면을 향할수록 폭이 점진적으로 감소하는 제1 경사를 갖는 제1 관통부; 및상기 코어 절연층의 하면에 인접하게 배치되고, 상기 코어 절연층의 상면을 향할수록 폭이 점진적으로 감소하는 제2 경사를 갖는 제2 관통부를 포함하고,상기 제1 경사의 수직 길이는 상기 제2 경사의 수직 길이와 다르고,상기 제1 관통부의 상면의 폭과 상기 제2 관통부의 하면의 폭의 차이는 상기 제1 경사의 수직 길이 및 상기 제2 경사의 수직 길이의 차이보다 작은, 반도체 패키지.</claim></claimInfo><claimInfo><claim>2. 상면과 하면, 및 상기 상면과 상기 하면을 관통하는 관통 홀을 포함하는 코어 절연층;상기 코어 절연층의 상부에 배치된 상부 절연층; 및상기 코어 절연층의 하부에 배치된 하부 절연층;을 포함하고,상기 관통 홀은, 상기 코어 절연층의 상면에 인접하게 배치되고, 상기 코어 절연층의 하면을 향할수록 폭이 점진적으로 감소하는 제1 경사를 갖는 제1 홀부; 및상기 코어 절연층의 하면에 인접하게 배치되고, 상기 코어 절연층의 상면을 향할수록 폭이 점진적으로 감소하는 제2 경사를 갖는 제2 홀부를 포함하고,상기 제1 경사의 수직 길이는 상기 제2 경사의 수직 길이와 다르고,상기 제1 경사의 상단에서의 제1 홀부의 폭과 제2 경사의 하단에서의 제2 홀부의 폭의 차이는, 상기 제1 경사의 수직 길이 및 상기 제2 경사의 수직 길이의 차이보다 작은, 반도체 패키지.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서,상기 코어 절연층의 상면 및 하면을 관통하며, 상기 코어 절연층의 상기 관통 홀 내에 배치된 관통 전극을 더 포함하고,상기 관통 전극은,상기 제1 홀부에 배치되고 상기 제1 경사를 갖는 제1 관통부; 및상기 제2 홀부에 배치되고, 상기 제2 경사를 갖는 제2 관통부를 포함하고,상기 제1 경사의 상단에서의 제1 홀부의 폭은 상기 제1 관통부의 상면의 폭이고,상기 제2 경사의 하단에서의 제2 홀부의 폭은 상기 제2 관통부의 하면의 폭인, 반도체 패키지.</claim></claimInfo><claimInfo><claim>4. 제1항 또는 제3항에 있어서,상기 제1 관통부의 하면의 폭은 상기 제2 관통부의 상면의 폭과 동일한. 반도체 패키지.</claim></claimInfo><claimInfo><claim>5. 제1항 또는 제3항에 있어서,상기 제1 경사의 경사각 및 상기 제2 경사의 경사각은 일정하지 않고,상기 제1 경사의 수직 길이는, 상기 제2 경사의 수직 길이보다 큰, 반도체 패키지.</claim></claimInfo><claimInfo><claim>6. 제1항 또는 제3항에 있어서,상기 제1 관통부의 상기 제1 경사와 상기 제2 관통부의 상기 제2 경사가 만나는 영역은 상기 코어 절연층의 상면보다 상기 코어 절연층의 하면에 더 인접한, 반도체 패키지.</claim></claimInfo><claimInfo><claim>7. 제1항 또는 제3항에 있어서,상기 제1 경사의 수직 길이와 상기 제2 경사의 수직 길이의 비율은 7:3 내지 8:2인, 반도체 패키지.</claim></claimInfo><claimInfo><claim>8. 제7항에 있어서,상기 코어 절연층은 복수의 층의 절연층 중 가장 큰 두께를 가진 절연층인, 반도체 패키지.</claim></claimInfo><claimInfo><claim>9. 제8항에 있어서,상기 코어 절연층은 100㎛ 내지 700㎛의 범위를 가진, 반도체 패키지.</claim></claimInfo><claimInfo><claim>10. 제8항에 있어서,상기 코어 절연층은 강화 부재를 포함하는, 반도체 패키지.</claim></claimInfo><claimInfo><claim>11. 제1항 또는 제3항에 있어서,상기 관통 전극의 일측에서의 상기 제1 경사의 상단과 상기 관통 전극의 일측에서의 상기 제2 경사의 하단 사이의 수평 거리는, 상기 관통 전극의 상면 및 하면 사이의 센터 수평 라인으로부터 상기 제1 경사 및 상기 제2 경사가 만나는 영역까지의 수직 거리보다 작은, 반도체 패키지.</claim></claimInfo><claimInfo><claim>12. 제1항 또는 제3항에 있어서,상기 관통 전극은 상기 제1 관통부의 제1 경사와 상기 제2 관통부의 제2 경사가 만나는 영역에서 가장 작은 폭을 가지는, 반도체 패키지.</claim></claimInfo><claimInfo><claim>13. 제12항에 있어서, 상기 제1 관통부의 상면과 하면의 폭의 차이와 상기 제2 관통부의 상면과 하면의 폭의 차이의 차이 값은, 상기 관통 전극의 상면 및 하면 사이의 센터 수평 라인으로부터 상기 제1 경사 및 상기 제2 경사가 만나는 영역까지의 수직 거리보다 작은, 반도체 패키지.</claim></claimInfo><claimInfo><claim>14. 제1항 또는 제3항에 있어서,상기 제1 경사 및 상기 제2 경사는 서로 다른 방향으로 기울어진, 반도체 패키지.</claim></claimInfo><claimInfo><claim>15. 제10항에 있어서,상기 상부 절연층을 관통하는 상부 관통 전극; 및상기 하부 절연층을 관통하는 하부 관통 전극을 포함하고,상기 상부 관통 전극은 상기 상부 절연층의 상면에서 상기 상부 절연층의 하면을 향하여 폭이 점진적으로 감소하는 제3 경사를 가지고,상기 하부 관통 전극은 상기 하부 절연층의 하면에서 상기 하부 절연층의 상면을 향하여 폭이 점진적으로 감소하는 제4 경사를 가진, 반도체 패키지.</claim></claimInfo><claimInfo><claim>16. 제10항에 있어서,상기 상부 절연층에 매립된 연결 부재를 더 포함하고,상기 연결 부재는 무기물 브리지 및 유기물 브리지 중 적어도 하나를 포함하는, 반도체 패키지.</claim></claimInfo><claimInfo><claim>17. 제16항에 있어서,상기 상부 절연층 상에 배치된 복수의 반도체 소자를 더 포함하고,상기 복수의 반도체 소자 각각의 적어도 일부는 상기 연결 부재와 수직 방향으로 중첩된, 반도체 패키지.</claim></claimInfo><claimInfo><claim>18. 상면 및 하면을 포함하는 코어 절연층;상기 코어 절연층의 상부에 배치된 상부 절연층;상기 코어 절연층의 하부에 배치된 하부 절연층; 및상기 코어 절연층의 상면 및 하면을 관통하는 관통 전극을 포함하고,상기 관통 전극은,상기 코어 절연층의 상면에 인접하게 배치되고 상기 코어 절연층의 하면을 향할수록 폭이 점진적으로 감소하는 제1 경사 및 상기 코어 절연층의 하면에 인접하게 배치되고 상기 코어 절연층의 상면을 향할수록 폭이 점진적으로 감소하는 제2 경사를 포함하고,상기 제1 경사의 수직 길이는 상기 제2 경사의 수직 길이와 다르고,상기 관통 전극은,상기 제1 경사의 수직 길이가 상기 제2 경사의 수직 길이보다 큰 제1 관통 전극과,상기 제1 경사의 수직 길이가 상기 제2 경사의 수직 길이보다 작고 상기 제1 관통 전극과 수평 방향으로 이격된 제2 관통 전극을 포함하는, 반도체 패키지.</claim></claimInfo><claimInfo><claim>19. 제18항에 있어서,상기 제1 및 제2 관통 전극 중 하나는, 상기 코어 절연층의 내측 영역에 복수 개 구비되고,상기 제1 및 제2 관통 전극 중 다른 하나는 상기 코어 절연층의 내측 영역을 둘러싸는 외곽 영역에 상기 코어 절연층의 상면의 둘레 방향을 따라 복수 개 구비된, 반도체 패키지.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>서울특별시 강서구...</address><code>119980002855</code><country>대한민국</country><engName>LG INNOTEK CO., LTD.</engName><name>엘지이노텍 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>SEONG, DAE HYEON</engName><name>성대현</name></inventorInfo><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>NA, YONG SEOK</engName><name>나용석</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 강남대로 *** 혜천빌딩 ***호(선영특허법률사무소)</address><code>919980006169</code><country>대한민국</country><engName>Haw, Yong Noke</engName><name>허용록</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2023.04.28</receiptDate><receiptNumber>1-1-2023-0480294-17</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020230056070.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93d4c396a94fe92668e41448f0a106a1772d3329fb347bdfb016aa8c5687a22715e74dacbe0b46e8dedf1f5146fb1112c920dbfb35e4d0eb03</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfbc2473614032e46f3582fedb30d2b7b2c3aaa1c5d5b02e94e6d871038e2994bccc79cefccc99c266f63dd8ab47bfef2a65c237e4dfb9d873</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>