verilog work "../Proyecto_Corto_2_Version_Final/CLK.v"
