//
// Copyright (c) 2016 NVIDIA Corporation.
// All rights reserved.
//
// Redistribution and use in source and binary forms, with or without
// modification, are permitted provided that the following conditions
// are met:
//  * Redistributions of source code must retain the above copyright
//    notice, this list of conditions and the following disclaimer.
//  * Redistributions in binary form must reproduce the above copyright
//    notice, this list of conditions and the following disclaimer in the
//    documentation and/or other materials provided with the distribution.
//  * Neither the name of NVIDIA CORPORATION nor the names of its
//    contributors may be used to endorse or promote products derived
//    from this software without specific prior written permission.
//
// THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS ``AS IS'' AND ANY
// EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
// IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR
// PURPOSE ARE DISCLAIMED.  IN NO EVENT SHALL THE COPYRIGHT OWNER OR
// CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL,
// EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO,
// PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR
// PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY
// OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT
// (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE
// OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
//

//
// DO NOT EDIT - generated by simspec!
//

#ifndef ___ARDPAUX_H_INC_
#define ___ARDPAUX_H_INC_

// Register DPAUX_INTR_EN_AUX_0
#define DPAUX_INTR_EN_AUX_0                     _MK_ADDR_CONST(0x1)
#define DPAUX_INTR_EN_AUX_0_SECURE                      0x0
#define DPAUX_INTR_EN_AUX_0_SCR                         0
#define DPAUX_INTR_EN_AUX_0_WORD_COUNT                  0x1
#define DPAUX_INTR_EN_AUX_0_RESET_VAL                   _MK_MASK_CONST(0x0)
#define DPAUX_INTR_EN_AUX_0_RESET_MASK                  _MK_MASK_CONST(0xf)
#define DPAUX_INTR_EN_AUX_0_SW_DEFAULT_VAL                      _MK_MASK_CONST(0x0)
#define DPAUX_INTR_EN_AUX_0_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define DPAUX_INTR_EN_AUX_0_READ_MASK                   _MK_MASK_CONST(0xf)
#define DPAUX_INTR_EN_AUX_0_WRITE_MASK                  _MK_MASK_CONST(0xf)
#define DPAUX_INTR_EN_AUX_0_PLUG_EVENT_SHIFT                    _MK_SHIFT_CONST(0)
#define DPAUX_INTR_EN_AUX_0_PLUG_EVENT_FIELD                    _MK_FIELD_CONST(0x1, DPAUX_INTR_EN_AUX_0_PLUG_EVENT_SHIFT)
#define DPAUX_INTR_EN_AUX_0_PLUG_EVENT_RANGE                    0:0
#define DPAUX_INTR_EN_AUX_0_PLUG_EVENT_WOFFSET                  0x0
#define DPAUX_INTR_EN_AUX_0_PLUG_EVENT_DEFAULT                  _MK_MASK_CONST(0x0)
#define DPAUX_INTR_EN_AUX_0_PLUG_EVENT_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define DPAUX_INTR_EN_AUX_0_PLUG_EVENT_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define DPAUX_INTR_EN_AUX_0_PLUG_EVENT_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define DPAUX_INTR_EN_AUX_0_PLUG_EVENT_INIT_ENUM                        DISABLED
#define DPAUX_INTR_EN_AUX_0_PLUG_EVENT_DISABLED                 _MK_ENUM_CONST(0)
#define DPAUX_INTR_EN_AUX_0_PLUG_EVENT_ENABLED                  _MK_ENUM_CONST(1)

#define DPAUX_INTR_EN_AUX_0_UNPLUG_EVENT_SHIFT                  _MK_SHIFT_CONST(1)
#define DPAUX_INTR_EN_AUX_0_UNPLUG_EVENT_FIELD                  _MK_FIELD_CONST(0x1, DPAUX_INTR_EN_AUX_0_UNPLUG_EVENT_SHIFT)
#define DPAUX_INTR_EN_AUX_0_UNPLUG_EVENT_RANGE                  1:1
#define DPAUX_INTR_EN_AUX_0_UNPLUG_EVENT_WOFFSET                        0x0
#define DPAUX_INTR_EN_AUX_0_UNPLUG_EVENT_DEFAULT                        _MK_MASK_CONST(0x0)
#define DPAUX_INTR_EN_AUX_0_UNPLUG_EVENT_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define DPAUX_INTR_EN_AUX_0_UNPLUG_EVENT_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define DPAUX_INTR_EN_AUX_0_UNPLUG_EVENT_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define DPAUX_INTR_EN_AUX_0_UNPLUG_EVENT_INIT_ENUM                      DISABLED
#define DPAUX_INTR_EN_AUX_0_UNPLUG_EVENT_DISABLED                       _MK_ENUM_CONST(0)
#define DPAUX_INTR_EN_AUX_0_UNPLUG_EVENT_ENABLED                        _MK_ENUM_CONST(1)

#define DPAUX_INTR_EN_AUX_0_IRQ_EVENT_SHIFT                     _MK_SHIFT_CONST(2)
#define DPAUX_INTR_EN_AUX_0_IRQ_EVENT_FIELD                     _MK_FIELD_CONST(0x1, DPAUX_INTR_EN_AUX_0_IRQ_EVENT_SHIFT)
#define DPAUX_INTR_EN_AUX_0_IRQ_EVENT_RANGE                     2:2
#define DPAUX_INTR_EN_AUX_0_IRQ_EVENT_WOFFSET                   0x0
#define DPAUX_INTR_EN_AUX_0_IRQ_EVENT_DEFAULT                   _MK_MASK_CONST(0x0)
#define DPAUX_INTR_EN_AUX_0_IRQ_EVENT_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define DPAUX_INTR_EN_AUX_0_IRQ_EVENT_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define DPAUX_INTR_EN_AUX_0_IRQ_EVENT_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)
#define DPAUX_INTR_EN_AUX_0_IRQ_EVENT_INIT_ENUM                 DISABLED
#define DPAUX_INTR_EN_AUX_0_IRQ_EVENT_DISABLED                  _MK_ENUM_CONST(0)
#define DPAUX_INTR_EN_AUX_0_IRQ_EVENT_ENABLED                   _MK_ENUM_CONST(1)

#define DPAUX_INTR_EN_AUX_0_AUX_DONE_SHIFT                      _MK_SHIFT_CONST(3)
#define DPAUX_INTR_EN_AUX_0_AUX_DONE_FIELD                      _MK_FIELD_CONST(0x1, DPAUX_INTR_EN_AUX_0_AUX_DONE_SHIFT)
#define DPAUX_INTR_EN_AUX_0_AUX_DONE_RANGE                      3:3
#define DPAUX_INTR_EN_AUX_0_AUX_DONE_WOFFSET                    0x0
#define DPAUX_INTR_EN_AUX_0_AUX_DONE_DEFAULT                    _MK_MASK_CONST(0x0)
#define DPAUX_INTR_EN_AUX_0_AUX_DONE_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define DPAUX_INTR_EN_AUX_0_AUX_DONE_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define DPAUX_INTR_EN_AUX_0_AUX_DONE_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define DPAUX_INTR_EN_AUX_0_AUX_DONE_INIT_ENUM                  DISABLED
#define DPAUX_INTR_EN_AUX_0_AUX_DONE_DISABLED                   _MK_ENUM_CONST(0)
#define DPAUX_INTR_EN_AUX_0_AUX_DONE_ENABLED                    _MK_ENUM_CONST(1)


// Register DPAUX_INTR_EN_AUX
#define DPAUX_INTR_EN_AUX                       _MK_ADDR_CONST(0x1)
#define DPAUX_INTR_EN_AUX_SECURE                        0x0
#define DPAUX_INTR_EN_AUX_SCR                   0
#define DPAUX_INTR_EN_AUX_WORD_COUNT                    0x1
#define DPAUX_INTR_EN_AUX_RESET_VAL                     _MK_MASK_CONST(0x0)
#define DPAUX_INTR_EN_AUX_RESET_MASK                    _MK_MASK_CONST(0xf)
#define DPAUX_INTR_EN_AUX_SW_DEFAULT_VAL                        _MK_MASK_CONST(0x0)
#define DPAUX_INTR_EN_AUX_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define DPAUX_INTR_EN_AUX_READ_MASK                     _MK_MASK_CONST(0xf)
#define DPAUX_INTR_EN_AUX_WRITE_MASK                    _MK_MASK_CONST(0xf)
#define DPAUX_INTR_EN_AUX_PLUG_EVENT_SHIFT                      _MK_SHIFT_CONST(0)
#define DPAUX_INTR_EN_AUX_PLUG_EVENT_FIELD                      _MK_FIELD_CONST(0x1, DPAUX_INTR_EN_AUX_PLUG_EVENT_SHIFT)
#define DPAUX_INTR_EN_AUX_PLUG_EVENT_RANGE                      0:0
#define DPAUX_INTR_EN_AUX_PLUG_EVENT_WOFFSET                    0x0
#define DPAUX_INTR_EN_AUX_PLUG_EVENT_DEFAULT                    _MK_MASK_CONST(0x0)
#define DPAUX_INTR_EN_AUX_PLUG_EVENT_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define DPAUX_INTR_EN_AUX_PLUG_EVENT_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define DPAUX_INTR_EN_AUX_PLUG_EVENT_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define DPAUX_INTR_EN_AUX_PLUG_EVENT_INIT_ENUM                  DISABLED
#define DPAUX_INTR_EN_AUX_PLUG_EVENT_DISABLED                   _MK_ENUM_CONST(0)
#define DPAUX_INTR_EN_AUX_PLUG_EVENT_ENABLED                    _MK_ENUM_CONST(1)

#define DPAUX_INTR_EN_AUX_UNPLUG_EVENT_SHIFT                    _MK_SHIFT_CONST(1)
#define DPAUX_INTR_EN_AUX_UNPLUG_EVENT_FIELD                    _MK_FIELD_CONST(0x1, DPAUX_INTR_EN_AUX_UNPLUG_EVENT_SHIFT)
#define DPAUX_INTR_EN_AUX_UNPLUG_EVENT_RANGE                    1:1
#define DPAUX_INTR_EN_AUX_UNPLUG_EVENT_WOFFSET                  0x0
#define DPAUX_INTR_EN_AUX_UNPLUG_EVENT_DEFAULT                  _MK_MASK_CONST(0x0)
#define DPAUX_INTR_EN_AUX_UNPLUG_EVENT_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define DPAUX_INTR_EN_AUX_UNPLUG_EVENT_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define DPAUX_INTR_EN_AUX_UNPLUG_EVENT_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define DPAUX_INTR_EN_AUX_UNPLUG_EVENT_INIT_ENUM                        DISABLED
#define DPAUX_INTR_EN_AUX_UNPLUG_EVENT_DISABLED                 _MK_ENUM_CONST(0)
#define DPAUX_INTR_EN_AUX_UNPLUG_EVENT_ENABLED                  _MK_ENUM_CONST(1)

#define DPAUX_INTR_EN_AUX_IRQ_EVENT_SHIFT                       _MK_SHIFT_CONST(2)
#define DPAUX_INTR_EN_AUX_IRQ_EVENT_FIELD                       _MK_FIELD_CONST(0x1, DPAUX_INTR_EN_AUX_IRQ_EVENT_SHIFT)
#define DPAUX_INTR_EN_AUX_IRQ_EVENT_RANGE                       2:2
#define DPAUX_INTR_EN_AUX_IRQ_EVENT_WOFFSET                     0x0
#define DPAUX_INTR_EN_AUX_IRQ_EVENT_DEFAULT                     _MK_MASK_CONST(0x0)
#define DPAUX_INTR_EN_AUX_IRQ_EVENT_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define DPAUX_INTR_EN_AUX_IRQ_EVENT_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define DPAUX_INTR_EN_AUX_IRQ_EVENT_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define DPAUX_INTR_EN_AUX_IRQ_EVENT_INIT_ENUM                   DISABLED
#define DPAUX_INTR_EN_AUX_IRQ_EVENT_DISABLED                    _MK_ENUM_CONST(0)
#define DPAUX_INTR_EN_AUX_IRQ_EVENT_ENABLED                     _MK_ENUM_CONST(1)

#define DPAUX_INTR_EN_AUX_AUX_DONE_SHIFT                        _MK_SHIFT_CONST(3)
#define DPAUX_INTR_EN_AUX_AUX_DONE_FIELD                        _MK_FIELD_CONST(0x1, DPAUX_INTR_EN_AUX_AUX_DONE_SHIFT)
#define DPAUX_INTR_EN_AUX_AUX_DONE_RANGE                        3:3
#define DPAUX_INTR_EN_AUX_AUX_DONE_WOFFSET                      0x0
#define DPAUX_INTR_EN_AUX_AUX_DONE_DEFAULT                      _MK_MASK_CONST(0x0)
#define DPAUX_INTR_EN_AUX_AUX_DONE_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define DPAUX_INTR_EN_AUX_AUX_DONE_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define DPAUX_INTR_EN_AUX_AUX_DONE_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define DPAUX_INTR_EN_AUX_AUX_DONE_INIT_ENUM                    DISABLED
#define DPAUX_INTR_EN_AUX_AUX_DONE_DISABLED                     _MK_ENUM_CONST(0)
#define DPAUX_INTR_EN_AUX_AUX_DONE_ENABLED                      _MK_ENUM_CONST(1)


// Register DPAUX_INTR_AUX_0
#define DPAUX_INTR_AUX_0                        _MK_ADDR_CONST(0x5)
#define DPAUX_INTR_AUX_0_SECURE                         0x0
#define DPAUX_INTR_AUX_0_SCR                    0
#define DPAUX_INTR_AUX_0_WORD_COUNT                     0x1
#define DPAUX_INTR_AUX_0_RESET_VAL                      _MK_MASK_CONST(0x0)
#define DPAUX_INTR_AUX_0_RESET_MASK                     _MK_MASK_CONST(0xf)
#define DPAUX_INTR_AUX_0_SW_DEFAULT_VAL                         _MK_MASK_CONST(0x0)
#define DPAUX_INTR_AUX_0_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define DPAUX_INTR_AUX_0_READ_MASK                      _MK_MASK_CONST(0xf)
#define DPAUX_INTR_AUX_0_WRITE_MASK                     _MK_MASK_CONST(0xf)
#define DPAUX_INTR_AUX_0_PLUG_EVENT_SHIFT                       _MK_SHIFT_CONST(0)
#define DPAUX_INTR_AUX_0_PLUG_EVENT_FIELD                       _MK_FIELD_CONST(0x1, DPAUX_INTR_AUX_0_PLUG_EVENT_SHIFT)
#define DPAUX_INTR_AUX_0_PLUG_EVENT_RANGE                       0:0
#define DPAUX_INTR_AUX_0_PLUG_EVENT_WOFFSET                     0x0
#define DPAUX_INTR_AUX_0_PLUG_EVENT_DEFAULT                     _MK_MASK_CONST(0x0)
#define DPAUX_INTR_AUX_0_PLUG_EVENT_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define DPAUX_INTR_AUX_0_PLUG_EVENT_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define DPAUX_INTR_AUX_0_PLUG_EVENT_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define DPAUX_INTR_AUX_0_PLUG_EVENT_INIT_ENUM                   NOT_PENDING
#define DPAUX_INTR_AUX_0_PLUG_EVENT_NOT_PENDING                 _MK_ENUM_CONST(0)
#define DPAUX_INTR_AUX_0_PLUG_EVENT_PENDING                     _MK_ENUM_CONST(1)

#define DPAUX_INTR_AUX_0_UNPLUG_EVENT_SHIFT                     _MK_SHIFT_CONST(1)
#define DPAUX_INTR_AUX_0_UNPLUG_EVENT_FIELD                     _MK_FIELD_CONST(0x1, DPAUX_INTR_AUX_0_UNPLUG_EVENT_SHIFT)
#define DPAUX_INTR_AUX_0_UNPLUG_EVENT_RANGE                     1:1
#define DPAUX_INTR_AUX_0_UNPLUG_EVENT_WOFFSET                   0x0
#define DPAUX_INTR_AUX_0_UNPLUG_EVENT_DEFAULT                   _MK_MASK_CONST(0x0)
#define DPAUX_INTR_AUX_0_UNPLUG_EVENT_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define DPAUX_INTR_AUX_0_UNPLUG_EVENT_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define DPAUX_INTR_AUX_0_UNPLUG_EVENT_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)
#define DPAUX_INTR_AUX_0_UNPLUG_EVENT_INIT_ENUM                 NOT_PENDING
#define DPAUX_INTR_AUX_0_UNPLUG_EVENT_NOT_PENDING                       _MK_ENUM_CONST(0)
#define DPAUX_INTR_AUX_0_UNPLUG_EVENT_PENDING                   _MK_ENUM_CONST(1)

#define DPAUX_INTR_AUX_0_IRQ_EVENT_SHIFT                        _MK_SHIFT_CONST(2)
#define DPAUX_INTR_AUX_0_IRQ_EVENT_FIELD                        _MK_FIELD_CONST(0x1, DPAUX_INTR_AUX_0_IRQ_EVENT_SHIFT)
#define DPAUX_INTR_AUX_0_IRQ_EVENT_RANGE                        2:2
#define DPAUX_INTR_AUX_0_IRQ_EVENT_WOFFSET                      0x0
#define DPAUX_INTR_AUX_0_IRQ_EVENT_DEFAULT                      _MK_MASK_CONST(0x0)
#define DPAUX_INTR_AUX_0_IRQ_EVENT_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define DPAUX_INTR_AUX_0_IRQ_EVENT_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define DPAUX_INTR_AUX_0_IRQ_EVENT_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define DPAUX_INTR_AUX_0_IRQ_EVENT_INIT_ENUM                    NOT_PENDING
#define DPAUX_INTR_AUX_0_IRQ_EVENT_NOT_PENDING                  _MK_ENUM_CONST(0)
#define DPAUX_INTR_AUX_0_IRQ_EVENT_PENDING                      _MK_ENUM_CONST(1)

#define DPAUX_INTR_AUX_0_AUX_DONE_SHIFT                 _MK_SHIFT_CONST(3)
#define DPAUX_INTR_AUX_0_AUX_DONE_FIELD                 _MK_FIELD_CONST(0x1, DPAUX_INTR_AUX_0_AUX_DONE_SHIFT)
#define DPAUX_INTR_AUX_0_AUX_DONE_RANGE                 3:3
#define DPAUX_INTR_AUX_0_AUX_DONE_WOFFSET                       0x0
#define DPAUX_INTR_AUX_0_AUX_DONE_DEFAULT                       _MK_MASK_CONST(0x0)
#define DPAUX_INTR_AUX_0_AUX_DONE_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define DPAUX_INTR_AUX_0_AUX_DONE_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define DPAUX_INTR_AUX_0_AUX_DONE_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define DPAUX_INTR_AUX_0_AUX_DONE_INIT_ENUM                     NOT_PENDING
#define DPAUX_INTR_AUX_0_AUX_DONE_NOT_PENDING                   _MK_ENUM_CONST(0)
#define DPAUX_INTR_AUX_0_AUX_DONE_PENDING                       _MK_ENUM_CONST(1)


// Register DPAUX_INTR_AUX
#define DPAUX_INTR_AUX                  _MK_ADDR_CONST(0x5)
#define DPAUX_INTR_AUX_SECURE                   0x0
#define DPAUX_INTR_AUX_SCR                      0
#define DPAUX_INTR_AUX_WORD_COUNT                       0x1
#define DPAUX_INTR_AUX_RESET_VAL                        _MK_MASK_CONST(0x0)
#define DPAUX_INTR_AUX_RESET_MASK                       _MK_MASK_CONST(0xf)
#define DPAUX_INTR_AUX_SW_DEFAULT_VAL                   _MK_MASK_CONST(0x0)
#define DPAUX_INTR_AUX_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define DPAUX_INTR_AUX_READ_MASK                        _MK_MASK_CONST(0xf)
#define DPAUX_INTR_AUX_WRITE_MASK                       _MK_MASK_CONST(0xf)
#define DPAUX_INTR_AUX_PLUG_EVENT_SHIFT                 _MK_SHIFT_CONST(0)
#define DPAUX_INTR_AUX_PLUG_EVENT_FIELD                 _MK_FIELD_CONST(0x1, DPAUX_INTR_AUX_PLUG_EVENT_SHIFT)
#define DPAUX_INTR_AUX_PLUG_EVENT_RANGE                 0:0
#define DPAUX_INTR_AUX_PLUG_EVENT_WOFFSET                       0x0
#define DPAUX_INTR_AUX_PLUG_EVENT_DEFAULT                       _MK_MASK_CONST(0x0)
#define DPAUX_INTR_AUX_PLUG_EVENT_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define DPAUX_INTR_AUX_PLUG_EVENT_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define DPAUX_INTR_AUX_PLUG_EVENT_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define DPAUX_INTR_AUX_PLUG_EVENT_INIT_ENUM                     NOT_PENDING
#define DPAUX_INTR_AUX_PLUG_EVENT_NOT_PENDING                   _MK_ENUM_CONST(0)
#define DPAUX_INTR_AUX_PLUG_EVENT_PENDING                       _MK_ENUM_CONST(1)

#define DPAUX_INTR_AUX_UNPLUG_EVENT_SHIFT                       _MK_SHIFT_CONST(1)
#define DPAUX_INTR_AUX_UNPLUG_EVENT_FIELD                       _MK_FIELD_CONST(0x1, DPAUX_INTR_AUX_UNPLUG_EVENT_SHIFT)
#define DPAUX_INTR_AUX_UNPLUG_EVENT_RANGE                       1:1
#define DPAUX_INTR_AUX_UNPLUG_EVENT_WOFFSET                     0x0
#define DPAUX_INTR_AUX_UNPLUG_EVENT_DEFAULT                     _MK_MASK_CONST(0x0)
#define DPAUX_INTR_AUX_UNPLUG_EVENT_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define DPAUX_INTR_AUX_UNPLUG_EVENT_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define DPAUX_INTR_AUX_UNPLUG_EVENT_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define DPAUX_INTR_AUX_UNPLUG_EVENT_INIT_ENUM                   NOT_PENDING
#define DPAUX_INTR_AUX_UNPLUG_EVENT_NOT_PENDING                 _MK_ENUM_CONST(0)
#define DPAUX_INTR_AUX_UNPLUG_EVENT_PENDING                     _MK_ENUM_CONST(1)

#define DPAUX_INTR_AUX_IRQ_EVENT_SHIFT                  _MK_SHIFT_CONST(2)
#define DPAUX_INTR_AUX_IRQ_EVENT_FIELD                  _MK_FIELD_CONST(0x1, DPAUX_INTR_AUX_IRQ_EVENT_SHIFT)
#define DPAUX_INTR_AUX_IRQ_EVENT_RANGE                  2:2
#define DPAUX_INTR_AUX_IRQ_EVENT_WOFFSET                        0x0
#define DPAUX_INTR_AUX_IRQ_EVENT_DEFAULT                        _MK_MASK_CONST(0x0)
#define DPAUX_INTR_AUX_IRQ_EVENT_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define DPAUX_INTR_AUX_IRQ_EVENT_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define DPAUX_INTR_AUX_IRQ_EVENT_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define DPAUX_INTR_AUX_IRQ_EVENT_INIT_ENUM                      NOT_PENDING
#define DPAUX_INTR_AUX_IRQ_EVENT_NOT_PENDING                    _MK_ENUM_CONST(0)
#define DPAUX_INTR_AUX_IRQ_EVENT_PENDING                        _MK_ENUM_CONST(1)

#define DPAUX_INTR_AUX_AUX_DONE_SHIFT                   _MK_SHIFT_CONST(3)
#define DPAUX_INTR_AUX_AUX_DONE_FIELD                   _MK_FIELD_CONST(0x1, DPAUX_INTR_AUX_AUX_DONE_SHIFT)
#define DPAUX_INTR_AUX_AUX_DONE_RANGE                   3:3
#define DPAUX_INTR_AUX_AUX_DONE_WOFFSET                 0x0
#define DPAUX_INTR_AUX_AUX_DONE_DEFAULT                 _MK_MASK_CONST(0x0)
#define DPAUX_INTR_AUX_AUX_DONE_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define DPAUX_INTR_AUX_AUX_DONE_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define DPAUX_INTR_AUX_AUX_DONE_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define DPAUX_INTR_AUX_AUX_DONE_INIT_ENUM                       NOT_PENDING
#define DPAUX_INTR_AUX_AUX_DONE_NOT_PENDING                     _MK_ENUM_CONST(0)
#define DPAUX_INTR_AUX_AUX_DONE_PENDING                 _MK_ENUM_CONST(1)


// Register DPAUX_DP_AUXDATA_WRITE_W0_0
#define DPAUX_DP_AUXDATA_WRITE_W0_0                     _MK_ADDR_CONST(0x9)
#define DPAUX_DP_AUXDATA_WRITE_W0_0_SECURE                      0x0
#define DPAUX_DP_AUXDATA_WRITE_W0_0_SCR                         0
#define DPAUX_DP_AUXDATA_WRITE_W0_0_WORD_COUNT                  0x1
#define DPAUX_DP_AUXDATA_WRITE_W0_0_RESET_VAL                   _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXDATA_WRITE_W0_0_RESET_MASK                  _MK_MASK_CONST(0xffffffff)
#define DPAUX_DP_AUXDATA_WRITE_W0_0_SW_DEFAULT_VAL                      _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXDATA_WRITE_W0_0_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXDATA_WRITE_W0_0_READ_MASK                   _MK_MASK_CONST(0xffffffff)
#define DPAUX_DP_AUXDATA_WRITE_W0_0_WRITE_MASK                  _MK_MASK_CONST(0xffffffff)
#define DPAUX_DP_AUXDATA_WRITE_W0_0_REG_SHIFT                   _MK_SHIFT_CONST(0)
#define DPAUX_DP_AUXDATA_WRITE_W0_0_REG_FIELD                   _MK_FIELD_CONST(0xffffffff, DPAUX_DP_AUXDATA_WRITE_W0_0_REG_SHIFT)
#define DPAUX_DP_AUXDATA_WRITE_W0_0_REG_RANGE                   31:0
#define DPAUX_DP_AUXDATA_WRITE_W0_0_REG_WOFFSET                 0x0
#define DPAUX_DP_AUXDATA_WRITE_W0_0_REG_DEFAULT                 _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXDATA_WRITE_W0_0_REG_DEFAULT_MASK                    _MK_MASK_CONST(0xffffffff)
#define DPAUX_DP_AUXDATA_WRITE_W0_0_REG_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXDATA_WRITE_W0_0_REG_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)


// Register DPAUX_DP_AUXDATA_WRITE_W0
#define DPAUX_DP_AUXDATA_WRITE_W0                       _MK_ADDR_CONST(0x9)
#define DPAUX_DP_AUXDATA_WRITE_W0_SECURE                        0x0
#define DPAUX_DP_AUXDATA_WRITE_W0_SCR                   0
#define DPAUX_DP_AUXDATA_WRITE_W0_WORD_COUNT                    0x1
#define DPAUX_DP_AUXDATA_WRITE_W0_RESET_VAL                     _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXDATA_WRITE_W0_RESET_MASK                    _MK_MASK_CONST(0xffffffff)
#define DPAUX_DP_AUXDATA_WRITE_W0_SW_DEFAULT_VAL                        _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXDATA_WRITE_W0_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXDATA_WRITE_W0_READ_MASK                     _MK_MASK_CONST(0xffffffff)
#define DPAUX_DP_AUXDATA_WRITE_W0_WRITE_MASK                    _MK_MASK_CONST(0xffffffff)
#define DPAUX_DP_AUXDATA_WRITE_W0_REG_SHIFT                     _MK_SHIFT_CONST(0)
#define DPAUX_DP_AUXDATA_WRITE_W0_REG_FIELD                     _MK_FIELD_CONST(0xffffffff, DPAUX_DP_AUXDATA_WRITE_W0_REG_SHIFT)
#define DPAUX_DP_AUXDATA_WRITE_W0_REG_RANGE                     31:0
#define DPAUX_DP_AUXDATA_WRITE_W0_REG_WOFFSET                   0x0
#define DPAUX_DP_AUXDATA_WRITE_W0_REG_DEFAULT                   _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXDATA_WRITE_W0_REG_DEFAULT_MASK                      _MK_MASK_CONST(0xffffffff)
#define DPAUX_DP_AUXDATA_WRITE_W0_REG_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXDATA_WRITE_W0_REG_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)


// Register DPAUX_DP_AUXDATA_WRITE_W1_0
#define DPAUX_DP_AUXDATA_WRITE_W1_0                     _MK_ADDR_CONST(0xd)
#define DPAUX_DP_AUXDATA_WRITE_W1_0_SECURE                      0x0
#define DPAUX_DP_AUXDATA_WRITE_W1_0_SCR                         0
#define DPAUX_DP_AUXDATA_WRITE_W1_0_WORD_COUNT                  0x1
#define DPAUX_DP_AUXDATA_WRITE_W1_0_RESET_VAL                   _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXDATA_WRITE_W1_0_RESET_MASK                  _MK_MASK_CONST(0xffffffff)
#define DPAUX_DP_AUXDATA_WRITE_W1_0_SW_DEFAULT_VAL                      _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXDATA_WRITE_W1_0_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXDATA_WRITE_W1_0_READ_MASK                   _MK_MASK_CONST(0xffffffff)
#define DPAUX_DP_AUXDATA_WRITE_W1_0_WRITE_MASK                  _MK_MASK_CONST(0xffffffff)
#define DPAUX_DP_AUXDATA_WRITE_W1_0_REG_SHIFT                   _MK_SHIFT_CONST(0)
#define DPAUX_DP_AUXDATA_WRITE_W1_0_REG_FIELD                   _MK_FIELD_CONST(0xffffffff, DPAUX_DP_AUXDATA_WRITE_W1_0_REG_SHIFT)
#define DPAUX_DP_AUXDATA_WRITE_W1_0_REG_RANGE                   31:0
#define DPAUX_DP_AUXDATA_WRITE_W1_0_REG_WOFFSET                 0x0
#define DPAUX_DP_AUXDATA_WRITE_W1_0_REG_DEFAULT                 _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXDATA_WRITE_W1_0_REG_DEFAULT_MASK                    _MK_MASK_CONST(0xffffffff)
#define DPAUX_DP_AUXDATA_WRITE_W1_0_REG_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXDATA_WRITE_W1_0_REG_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)


// Register DPAUX_DP_AUXDATA_WRITE_W1
#define DPAUX_DP_AUXDATA_WRITE_W1                       _MK_ADDR_CONST(0xd)
#define DPAUX_DP_AUXDATA_WRITE_W1_SECURE                        0x0
#define DPAUX_DP_AUXDATA_WRITE_W1_SCR                   0
#define DPAUX_DP_AUXDATA_WRITE_W1_WORD_COUNT                    0x1
#define DPAUX_DP_AUXDATA_WRITE_W1_RESET_VAL                     _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXDATA_WRITE_W1_RESET_MASK                    _MK_MASK_CONST(0xffffffff)
#define DPAUX_DP_AUXDATA_WRITE_W1_SW_DEFAULT_VAL                        _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXDATA_WRITE_W1_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXDATA_WRITE_W1_READ_MASK                     _MK_MASK_CONST(0xffffffff)
#define DPAUX_DP_AUXDATA_WRITE_W1_WRITE_MASK                    _MK_MASK_CONST(0xffffffff)
#define DPAUX_DP_AUXDATA_WRITE_W1_REG_SHIFT                     _MK_SHIFT_CONST(0)
#define DPAUX_DP_AUXDATA_WRITE_W1_REG_FIELD                     _MK_FIELD_CONST(0xffffffff, DPAUX_DP_AUXDATA_WRITE_W1_REG_SHIFT)
#define DPAUX_DP_AUXDATA_WRITE_W1_REG_RANGE                     31:0
#define DPAUX_DP_AUXDATA_WRITE_W1_REG_WOFFSET                   0x0
#define DPAUX_DP_AUXDATA_WRITE_W1_REG_DEFAULT                   _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXDATA_WRITE_W1_REG_DEFAULT_MASK                      _MK_MASK_CONST(0xffffffff)
#define DPAUX_DP_AUXDATA_WRITE_W1_REG_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXDATA_WRITE_W1_REG_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)


// Register DPAUX_DP_AUXDATA_WRITE_W2_0
#define DPAUX_DP_AUXDATA_WRITE_W2_0                     _MK_ADDR_CONST(0x11)
#define DPAUX_DP_AUXDATA_WRITE_W2_0_SECURE                      0x0
#define DPAUX_DP_AUXDATA_WRITE_W2_0_SCR                         0
#define DPAUX_DP_AUXDATA_WRITE_W2_0_WORD_COUNT                  0x1
#define DPAUX_DP_AUXDATA_WRITE_W2_0_RESET_VAL                   _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXDATA_WRITE_W2_0_RESET_MASK                  _MK_MASK_CONST(0xffffffff)
#define DPAUX_DP_AUXDATA_WRITE_W2_0_SW_DEFAULT_VAL                      _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXDATA_WRITE_W2_0_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXDATA_WRITE_W2_0_READ_MASK                   _MK_MASK_CONST(0xffffffff)
#define DPAUX_DP_AUXDATA_WRITE_W2_0_WRITE_MASK                  _MK_MASK_CONST(0xffffffff)
#define DPAUX_DP_AUXDATA_WRITE_W2_0_REG_SHIFT                   _MK_SHIFT_CONST(0)
#define DPAUX_DP_AUXDATA_WRITE_W2_0_REG_FIELD                   _MK_FIELD_CONST(0xffffffff, DPAUX_DP_AUXDATA_WRITE_W2_0_REG_SHIFT)
#define DPAUX_DP_AUXDATA_WRITE_W2_0_REG_RANGE                   31:0
#define DPAUX_DP_AUXDATA_WRITE_W2_0_REG_WOFFSET                 0x0
#define DPAUX_DP_AUXDATA_WRITE_W2_0_REG_DEFAULT                 _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXDATA_WRITE_W2_0_REG_DEFAULT_MASK                    _MK_MASK_CONST(0xffffffff)
#define DPAUX_DP_AUXDATA_WRITE_W2_0_REG_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXDATA_WRITE_W2_0_REG_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)


// Register DPAUX_DP_AUXDATA_WRITE_W2
#define DPAUX_DP_AUXDATA_WRITE_W2                       _MK_ADDR_CONST(0x11)
#define DPAUX_DP_AUXDATA_WRITE_W2_SECURE                        0x0
#define DPAUX_DP_AUXDATA_WRITE_W2_SCR                   0
#define DPAUX_DP_AUXDATA_WRITE_W2_WORD_COUNT                    0x1
#define DPAUX_DP_AUXDATA_WRITE_W2_RESET_VAL                     _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXDATA_WRITE_W2_RESET_MASK                    _MK_MASK_CONST(0xffffffff)
#define DPAUX_DP_AUXDATA_WRITE_W2_SW_DEFAULT_VAL                        _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXDATA_WRITE_W2_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXDATA_WRITE_W2_READ_MASK                     _MK_MASK_CONST(0xffffffff)
#define DPAUX_DP_AUXDATA_WRITE_W2_WRITE_MASK                    _MK_MASK_CONST(0xffffffff)
#define DPAUX_DP_AUXDATA_WRITE_W2_REG_SHIFT                     _MK_SHIFT_CONST(0)
#define DPAUX_DP_AUXDATA_WRITE_W2_REG_FIELD                     _MK_FIELD_CONST(0xffffffff, DPAUX_DP_AUXDATA_WRITE_W2_REG_SHIFT)
#define DPAUX_DP_AUXDATA_WRITE_W2_REG_RANGE                     31:0
#define DPAUX_DP_AUXDATA_WRITE_W2_REG_WOFFSET                   0x0
#define DPAUX_DP_AUXDATA_WRITE_W2_REG_DEFAULT                   _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXDATA_WRITE_W2_REG_DEFAULT_MASK                      _MK_MASK_CONST(0xffffffff)
#define DPAUX_DP_AUXDATA_WRITE_W2_REG_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXDATA_WRITE_W2_REG_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)


// Register DPAUX_DP_AUXDATA_WRITE_W3_0
#define DPAUX_DP_AUXDATA_WRITE_W3_0                     _MK_ADDR_CONST(0x15)
#define DPAUX_DP_AUXDATA_WRITE_W3_0_SECURE                      0x0
#define DPAUX_DP_AUXDATA_WRITE_W3_0_SCR                         0
#define DPAUX_DP_AUXDATA_WRITE_W3_0_WORD_COUNT                  0x1
#define DPAUX_DP_AUXDATA_WRITE_W3_0_RESET_VAL                   _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXDATA_WRITE_W3_0_RESET_MASK                  _MK_MASK_CONST(0xffffffff)
#define DPAUX_DP_AUXDATA_WRITE_W3_0_SW_DEFAULT_VAL                      _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXDATA_WRITE_W3_0_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXDATA_WRITE_W3_0_READ_MASK                   _MK_MASK_CONST(0xffffffff)
#define DPAUX_DP_AUXDATA_WRITE_W3_0_WRITE_MASK                  _MK_MASK_CONST(0xffffffff)
#define DPAUX_DP_AUXDATA_WRITE_W3_0_REG_SHIFT                   _MK_SHIFT_CONST(0)
#define DPAUX_DP_AUXDATA_WRITE_W3_0_REG_FIELD                   _MK_FIELD_CONST(0xffffffff, DPAUX_DP_AUXDATA_WRITE_W3_0_REG_SHIFT)
#define DPAUX_DP_AUXDATA_WRITE_W3_0_REG_RANGE                   31:0
#define DPAUX_DP_AUXDATA_WRITE_W3_0_REG_WOFFSET                 0x0
#define DPAUX_DP_AUXDATA_WRITE_W3_0_REG_DEFAULT                 _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXDATA_WRITE_W3_0_REG_DEFAULT_MASK                    _MK_MASK_CONST(0xffffffff)
#define DPAUX_DP_AUXDATA_WRITE_W3_0_REG_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXDATA_WRITE_W3_0_REG_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)


// Register DPAUX_DP_AUXDATA_WRITE_W3
#define DPAUX_DP_AUXDATA_WRITE_W3                       _MK_ADDR_CONST(0x15)
#define DPAUX_DP_AUXDATA_WRITE_W3_SECURE                        0x0
#define DPAUX_DP_AUXDATA_WRITE_W3_SCR                   0
#define DPAUX_DP_AUXDATA_WRITE_W3_WORD_COUNT                    0x1
#define DPAUX_DP_AUXDATA_WRITE_W3_RESET_VAL                     _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXDATA_WRITE_W3_RESET_MASK                    _MK_MASK_CONST(0xffffffff)
#define DPAUX_DP_AUXDATA_WRITE_W3_SW_DEFAULT_VAL                        _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXDATA_WRITE_W3_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXDATA_WRITE_W3_READ_MASK                     _MK_MASK_CONST(0xffffffff)
#define DPAUX_DP_AUXDATA_WRITE_W3_WRITE_MASK                    _MK_MASK_CONST(0xffffffff)
#define DPAUX_DP_AUXDATA_WRITE_W3_REG_SHIFT                     _MK_SHIFT_CONST(0)
#define DPAUX_DP_AUXDATA_WRITE_W3_REG_FIELD                     _MK_FIELD_CONST(0xffffffff, DPAUX_DP_AUXDATA_WRITE_W3_REG_SHIFT)
#define DPAUX_DP_AUXDATA_WRITE_W3_REG_RANGE                     31:0
#define DPAUX_DP_AUXDATA_WRITE_W3_REG_WOFFSET                   0x0
#define DPAUX_DP_AUXDATA_WRITE_W3_REG_DEFAULT                   _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXDATA_WRITE_W3_REG_DEFAULT_MASK                      _MK_MASK_CONST(0xffffffff)
#define DPAUX_DP_AUXDATA_WRITE_W3_REG_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXDATA_WRITE_W3_REG_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)


// Register DPAUX_DP_AUXDATA_READ_W0_0
#define DPAUX_DP_AUXDATA_READ_W0_0                      _MK_ADDR_CONST(0x19)
#define DPAUX_DP_AUXDATA_READ_W0_0_SECURE                       0x0
#define DPAUX_DP_AUXDATA_READ_W0_0_SCR                  0
#define DPAUX_DP_AUXDATA_READ_W0_0_WORD_COUNT                   0x1
#define DPAUX_DP_AUXDATA_READ_W0_0_RESET_VAL                    _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXDATA_READ_W0_0_RESET_MASK                   _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXDATA_READ_W0_0_SW_DEFAULT_VAL                       _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXDATA_READ_W0_0_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXDATA_READ_W0_0_READ_MASK                    _MK_MASK_CONST(0xffffffff)
#define DPAUX_DP_AUXDATA_READ_W0_0_WRITE_MASK                   _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXDATA_READ_W0_0_REG_SHIFT                    _MK_SHIFT_CONST(0)
#define DPAUX_DP_AUXDATA_READ_W0_0_REG_FIELD                    _MK_FIELD_CONST(0xffffffff, DPAUX_DP_AUXDATA_READ_W0_0_REG_SHIFT)
#define DPAUX_DP_AUXDATA_READ_W0_0_REG_RANGE                    31:0
#define DPAUX_DP_AUXDATA_READ_W0_0_REG_WOFFSET                  0x0
#define DPAUX_DP_AUXDATA_READ_W0_0_REG_DEFAULT                  _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXDATA_READ_W0_0_REG_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXDATA_READ_W0_0_REG_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXDATA_READ_W0_0_REG_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)


// Register DPAUX_DP_AUXDATA_READ_W0
#define DPAUX_DP_AUXDATA_READ_W0                        _MK_ADDR_CONST(0x19)
#define DPAUX_DP_AUXDATA_READ_W0_SECURE                         0x0
#define DPAUX_DP_AUXDATA_READ_W0_SCR                    0
#define DPAUX_DP_AUXDATA_READ_W0_WORD_COUNT                     0x1
#define DPAUX_DP_AUXDATA_READ_W0_RESET_VAL                      _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXDATA_READ_W0_RESET_MASK                     _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXDATA_READ_W0_SW_DEFAULT_VAL                         _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXDATA_READ_W0_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXDATA_READ_W0_READ_MASK                      _MK_MASK_CONST(0xffffffff)
#define DPAUX_DP_AUXDATA_READ_W0_WRITE_MASK                     _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXDATA_READ_W0_REG_SHIFT                      _MK_SHIFT_CONST(0)
#define DPAUX_DP_AUXDATA_READ_W0_REG_FIELD                      _MK_FIELD_CONST(0xffffffff, DPAUX_DP_AUXDATA_READ_W0_REG_SHIFT)
#define DPAUX_DP_AUXDATA_READ_W0_REG_RANGE                      31:0
#define DPAUX_DP_AUXDATA_READ_W0_REG_WOFFSET                    0x0
#define DPAUX_DP_AUXDATA_READ_W0_REG_DEFAULT                    _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXDATA_READ_W0_REG_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXDATA_READ_W0_REG_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXDATA_READ_W0_REG_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)


// Register DPAUX_DP_AUXDATA_READ_W1_0
#define DPAUX_DP_AUXDATA_READ_W1_0                      _MK_ADDR_CONST(0x1d)
#define DPAUX_DP_AUXDATA_READ_W1_0_SECURE                       0x0
#define DPAUX_DP_AUXDATA_READ_W1_0_SCR                  0
#define DPAUX_DP_AUXDATA_READ_W1_0_WORD_COUNT                   0x1
#define DPAUX_DP_AUXDATA_READ_W1_0_RESET_VAL                    _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXDATA_READ_W1_0_RESET_MASK                   _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXDATA_READ_W1_0_SW_DEFAULT_VAL                       _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXDATA_READ_W1_0_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXDATA_READ_W1_0_READ_MASK                    _MK_MASK_CONST(0xffffffff)
#define DPAUX_DP_AUXDATA_READ_W1_0_WRITE_MASK                   _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXDATA_READ_W1_0_REG_SHIFT                    _MK_SHIFT_CONST(0)
#define DPAUX_DP_AUXDATA_READ_W1_0_REG_FIELD                    _MK_FIELD_CONST(0xffffffff, DPAUX_DP_AUXDATA_READ_W1_0_REG_SHIFT)
#define DPAUX_DP_AUXDATA_READ_W1_0_REG_RANGE                    31:0
#define DPAUX_DP_AUXDATA_READ_W1_0_REG_WOFFSET                  0x0
#define DPAUX_DP_AUXDATA_READ_W1_0_REG_DEFAULT                  _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXDATA_READ_W1_0_REG_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXDATA_READ_W1_0_REG_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXDATA_READ_W1_0_REG_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)


// Register DPAUX_DP_AUXDATA_READ_W1
#define DPAUX_DP_AUXDATA_READ_W1                        _MK_ADDR_CONST(0x1d)
#define DPAUX_DP_AUXDATA_READ_W1_SECURE                         0x0
#define DPAUX_DP_AUXDATA_READ_W1_SCR                    0
#define DPAUX_DP_AUXDATA_READ_W1_WORD_COUNT                     0x1
#define DPAUX_DP_AUXDATA_READ_W1_RESET_VAL                      _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXDATA_READ_W1_RESET_MASK                     _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXDATA_READ_W1_SW_DEFAULT_VAL                         _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXDATA_READ_W1_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXDATA_READ_W1_READ_MASK                      _MK_MASK_CONST(0xffffffff)
#define DPAUX_DP_AUXDATA_READ_W1_WRITE_MASK                     _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXDATA_READ_W1_REG_SHIFT                      _MK_SHIFT_CONST(0)
#define DPAUX_DP_AUXDATA_READ_W1_REG_FIELD                      _MK_FIELD_CONST(0xffffffff, DPAUX_DP_AUXDATA_READ_W1_REG_SHIFT)
#define DPAUX_DP_AUXDATA_READ_W1_REG_RANGE                      31:0
#define DPAUX_DP_AUXDATA_READ_W1_REG_WOFFSET                    0x0
#define DPAUX_DP_AUXDATA_READ_W1_REG_DEFAULT                    _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXDATA_READ_W1_REG_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXDATA_READ_W1_REG_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXDATA_READ_W1_REG_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)


// Register DPAUX_DP_AUXDATA_READ_W2_0
#define DPAUX_DP_AUXDATA_READ_W2_0                      _MK_ADDR_CONST(0x21)
#define DPAUX_DP_AUXDATA_READ_W2_0_SECURE                       0x0
#define DPAUX_DP_AUXDATA_READ_W2_0_SCR                  0
#define DPAUX_DP_AUXDATA_READ_W2_0_WORD_COUNT                   0x1
#define DPAUX_DP_AUXDATA_READ_W2_0_RESET_VAL                    _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXDATA_READ_W2_0_RESET_MASK                   _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXDATA_READ_W2_0_SW_DEFAULT_VAL                       _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXDATA_READ_W2_0_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXDATA_READ_W2_0_READ_MASK                    _MK_MASK_CONST(0xffffffff)
#define DPAUX_DP_AUXDATA_READ_W2_0_WRITE_MASK                   _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXDATA_READ_W2_0_REG_SHIFT                    _MK_SHIFT_CONST(0)
#define DPAUX_DP_AUXDATA_READ_W2_0_REG_FIELD                    _MK_FIELD_CONST(0xffffffff, DPAUX_DP_AUXDATA_READ_W2_0_REG_SHIFT)
#define DPAUX_DP_AUXDATA_READ_W2_0_REG_RANGE                    31:0
#define DPAUX_DP_AUXDATA_READ_W2_0_REG_WOFFSET                  0x0
#define DPAUX_DP_AUXDATA_READ_W2_0_REG_DEFAULT                  _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXDATA_READ_W2_0_REG_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXDATA_READ_W2_0_REG_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXDATA_READ_W2_0_REG_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)


// Register DPAUX_DP_AUXDATA_READ_W2
#define DPAUX_DP_AUXDATA_READ_W2                        _MK_ADDR_CONST(0x21)
#define DPAUX_DP_AUXDATA_READ_W2_SECURE                         0x0
#define DPAUX_DP_AUXDATA_READ_W2_SCR                    0
#define DPAUX_DP_AUXDATA_READ_W2_WORD_COUNT                     0x1
#define DPAUX_DP_AUXDATA_READ_W2_RESET_VAL                      _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXDATA_READ_W2_RESET_MASK                     _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXDATA_READ_W2_SW_DEFAULT_VAL                         _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXDATA_READ_W2_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXDATA_READ_W2_READ_MASK                      _MK_MASK_CONST(0xffffffff)
#define DPAUX_DP_AUXDATA_READ_W2_WRITE_MASK                     _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXDATA_READ_W2_REG_SHIFT                      _MK_SHIFT_CONST(0)
#define DPAUX_DP_AUXDATA_READ_W2_REG_FIELD                      _MK_FIELD_CONST(0xffffffff, DPAUX_DP_AUXDATA_READ_W2_REG_SHIFT)
#define DPAUX_DP_AUXDATA_READ_W2_REG_RANGE                      31:0
#define DPAUX_DP_AUXDATA_READ_W2_REG_WOFFSET                    0x0
#define DPAUX_DP_AUXDATA_READ_W2_REG_DEFAULT                    _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXDATA_READ_W2_REG_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXDATA_READ_W2_REG_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXDATA_READ_W2_REG_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)


// Register DPAUX_DP_AUXDATA_READ_W3_0
#define DPAUX_DP_AUXDATA_READ_W3_0                      _MK_ADDR_CONST(0x25)
#define DPAUX_DP_AUXDATA_READ_W3_0_SECURE                       0x0
#define DPAUX_DP_AUXDATA_READ_W3_0_SCR                  0
#define DPAUX_DP_AUXDATA_READ_W3_0_WORD_COUNT                   0x1
#define DPAUX_DP_AUXDATA_READ_W3_0_RESET_VAL                    _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXDATA_READ_W3_0_RESET_MASK                   _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXDATA_READ_W3_0_SW_DEFAULT_VAL                       _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXDATA_READ_W3_0_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXDATA_READ_W3_0_READ_MASK                    _MK_MASK_CONST(0xffffffff)
#define DPAUX_DP_AUXDATA_READ_W3_0_WRITE_MASK                   _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXDATA_READ_W3_0_REG_SHIFT                    _MK_SHIFT_CONST(0)
#define DPAUX_DP_AUXDATA_READ_W3_0_REG_FIELD                    _MK_FIELD_CONST(0xffffffff, DPAUX_DP_AUXDATA_READ_W3_0_REG_SHIFT)
#define DPAUX_DP_AUXDATA_READ_W3_0_REG_RANGE                    31:0
#define DPAUX_DP_AUXDATA_READ_W3_0_REG_WOFFSET                  0x0
#define DPAUX_DP_AUXDATA_READ_W3_0_REG_DEFAULT                  _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXDATA_READ_W3_0_REG_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXDATA_READ_W3_0_REG_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXDATA_READ_W3_0_REG_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)


// Register DPAUX_DP_AUXDATA_READ_W3
#define DPAUX_DP_AUXDATA_READ_W3                        _MK_ADDR_CONST(0x25)
#define DPAUX_DP_AUXDATA_READ_W3_SECURE                         0x0
#define DPAUX_DP_AUXDATA_READ_W3_SCR                    0
#define DPAUX_DP_AUXDATA_READ_W3_WORD_COUNT                     0x1
#define DPAUX_DP_AUXDATA_READ_W3_RESET_VAL                      _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXDATA_READ_W3_RESET_MASK                     _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXDATA_READ_W3_SW_DEFAULT_VAL                         _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXDATA_READ_W3_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXDATA_READ_W3_READ_MASK                      _MK_MASK_CONST(0xffffffff)
#define DPAUX_DP_AUXDATA_READ_W3_WRITE_MASK                     _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXDATA_READ_W3_REG_SHIFT                      _MK_SHIFT_CONST(0)
#define DPAUX_DP_AUXDATA_READ_W3_REG_FIELD                      _MK_FIELD_CONST(0xffffffff, DPAUX_DP_AUXDATA_READ_W3_REG_SHIFT)
#define DPAUX_DP_AUXDATA_READ_W3_REG_RANGE                      31:0
#define DPAUX_DP_AUXDATA_READ_W3_REG_WOFFSET                    0x0
#define DPAUX_DP_AUXDATA_READ_W3_REG_DEFAULT                    _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXDATA_READ_W3_REG_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXDATA_READ_W3_REG_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXDATA_READ_W3_REG_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)


// Register DPAUX_DP_AUXADDR_0
#define DPAUX_DP_AUXADDR_0                      _MK_ADDR_CONST(0x29)
#define DPAUX_DP_AUXADDR_0_SECURE                       0x0
#define DPAUX_DP_AUXADDR_0_SCR                  0
#define DPAUX_DP_AUXADDR_0_WORD_COUNT                   0x1
#define DPAUX_DP_AUXADDR_0_RESET_VAL                    _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXADDR_0_RESET_MASK                   _MK_MASK_CONST(0xfffff)
#define DPAUX_DP_AUXADDR_0_SW_DEFAULT_VAL                       _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXADDR_0_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXADDR_0_READ_MASK                    _MK_MASK_CONST(0xfffff)
#define DPAUX_DP_AUXADDR_0_WRITE_MASK                   _MK_MASK_CONST(0xfffff)
#define DPAUX_DP_AUXADDR_0_REG_SHIFT                    _MK_SHIFT_CONST(0)
#define DPAUX_DP_AUXADDR_0_REG_FIELD                    _MK_FIELD_CONST(0xfffff, DPAUX_DP_AUXADDR_0_REG_SHIFT)
#define DPAUX_DP_AUXADDR_0_REG_RANGE                    19:0
#define DPAUX_DP_AUXADDR_0_REG_WOFFSET                  0x0
#define DPAUX_DP_AUXADDR_0_REG_DEFAULT                  _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXADDR_0_REG_DEFAULT_MASK                     _MK_MASK_CONST(0xfffff)
#define DPAUX_DP_AUXADDR_0_REG_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXADDR_0_REG_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)


// Register DPAUX_DP_AUXADDR
#define DPAUX_DP_AUXADDR                        _MK_ADDR_CONST(0x29)
#define DPAUX_DP_AUXADDR_SECURE                         0x0
#define DPAUX_DP_AUXADDR_SCR                    0
#define DPAUX_DP_AUXADDR_WORD_COUNT                     0x1
#define DPAUX_DP_AUXADDR_RESET_VAL                      _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXADDR_RESET_MASK                     _MK_MASK_CONST(0xfffff)
#define DPAUX_DP_AUXADDR_SW_DEFAULT_VAL                         _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXADDR_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXADDR_READ_MASK                      _MK_MASK_CONST(0xfffff)
#define DPAUX_DP_AUXADDR_WRITE_MASK                     _MK_MASK_CONST(0xfffff)
#define DPAUX_DP_AUXADDR_REG_SHIFT                      _MK_SHIFT_CONST(0)
#define DPAUX_DP_AUXADDR_REG_FIELD                      _MK_FIELD_CONST(0xfffff, DPAUX_DP_AUXADDR_REG_SHIFT)
#define DPAUX_DP_AUXADDR_REG_RANGE                      19:0
#define DPAUX_DP_AUXADDR_REG_WOFFSET                    0x0
#define DPAUX_DP_AUXADDR_REG_DEFAULT                    _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXADDR_REG_DEFAULT_MASK                       _MK_MASK_CONST(0xfffff)
#define DPAUX_DP_AUXADDR_REG_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXADDR_REG_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)


// Register DPAUX_DP_AUXCTL_0
#define DPAUX_DP_AUXCTL_0                       _MK_ADDR_CONST(0x2d)
#define DPAUX_DP_AUXCTL_0_SECURE                        0x0
#define DPAUX_DP_AUXCTL_0_SCR                   0
#define DPAUX_DP_AUXCTL_0_WORD_COUNT                    0x1
#define DPAUX_DP_AUXCTL_0_RESET_VAL                     _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXCTL_0_RESET_MASK                    _MK_MASK_CONST(0x8331f1ff)
#define DPAUX_DP_AUXCTL_0_SW_DEFAULT_VAL                        _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXCTL_0_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXCTL_0_READ_MASK                     _MK_MASK_CONST(0x8331f1ff)
#define DPAUX_DP_AUXCTL_0_WRITE_MASK                    _MK_MASK_CONST(0x8031f1ff)
#define DPAUX_DP_AUXCTL_0_RST_SHIFT                     _MK_SHIFT_CONST(31)
#define DPAUX_DP_AUXCTL_0_RST_FIELD                     _MK_FIELD_CONST(0x1, DPAUX_DP_AUXCTL_0_RST_SHIFT)
#define DPAUX_DP_AUXCTL_0_RST_RANGE                     31:31
#define DPAUX_DP_AUXCTL_0_RST_WOFFSET                   0x0
#define DPAUX_DP_AUXCTL_0_RST_DEFAULT                   _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXCTL_0_RST_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define DPAUX_DP_AUXCTL_0_RST_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXCTL_0_RST_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXCTL_0_RST_INIT_ENUM                 DEASSERT
#define DPAUX_DP_AUXCTL_0_RST_DEASSERT                  _MK_ENUM_CONST(0)
#define DPAUX_DP_AUXCTL_0_RST_ASSERT                    _MK_ENUM_CONST(1)

#define DPAUX_DP_AUXCTL_0_SEMA_GRANT_SHIFT                      _MK_SHIFT_CONST(24)
#define DPAUX_DP_AUXCTL_0_SEMA_GRANT_FIELD                      _MK_FIELD_CONST(0x3, DPAUX_DP_AUXCTL_0_SEMA_GRANT_SHIFT)
#define DPAUX_DP_AUXCTL_0_SEMA_GRANT_RANGE                      25:24
#define DPAUX_DP_AUXCTL_0_SEMA_GRANT_WOFFSET                    0x0
#define DPAUX_DP_AUXCTL_0_SEMA_GRANT_DEFAULT                    _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXCTL_0_SEMA_GRANT_DEFAULT_MASK                       _MK_MASK_CONST(0x3)
#define DPAUX_DP_AUXCTL_0_SEMA_GRANT_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXCTL_0_SEMA_GRANT_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXCTL_0_SEMA_GRANT_INIT_ENUM                  NONE
#define DPAUX_DP_AUXCTL_0_SEMA_GRANT_NONE                       _MK_ENUM_CONST(0)
#define DPAUX_DP_AUXCTL_0_SEMA_GRANT_RM                 _MK_ENUM_CONST(1)
#define DPAUX_DP_AUXCTL_0_SEMA_GRANT_VBIOS                      _MK_ENUM_CONST(2)
#define DPAUX_DP_AUXCTL_0_SEMA_GRANT_PMU                        _MK_ENUM_CONST(3)

#define DPAUX_DP_AUXCTL_0_SEMA_REQUEST_SHIFT                    _MK_SHIFT_CONST(20)
#define DPAUX_DP_AUXCTL_0_SEMA_REQUEST_FIELD                    _MK_FIELD_CONST(0x3, DPAUX_DP_AUXCTL_0_SEMA_REQUEST_SHIFT)
#define DPAUX_DP_AUXCTL_0_SEMA_REQUEST_RANGE                    21:20
#define DPAUX_DP_AUXCTL_0_SEMA_REQUEST_WOFFSET                  0x0
#define DPAUX_DP_AUXCTL_0_SEMA_REQUEST_DEFAULT                  _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXCTL_0_SEMA_REQUEST_DEFAULT_MASK                     _MK_MASK_CONST(0x3)
#define DPAUX_DP_AUXCTL_0_SEMA_REQUEST_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXCTL_0_SEMA_REQUEST_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXCTL_0_SEMA_REQUEST_INIT_ENUM                        RELEASE
#define DPAUX_DP_AUXCTL_0_SEMA_REQUEST_RELEASE                  _MK_ENUM_CONST(0)
#define DPAUX_DP_AUXCTL_0_SEMA_REQUEST_RM                       _MK_ENUM_CONST(1)
#define DPAUX_DP_AUXCTL_0_SEMA_REQUEST_VBIOS                    _MK_ENUM_CONST(2)
#define DPAUX_DP_AUXCTL_0_SEMA_REQUEST_PMU                      _MK_ENUM_CONST(3)

#define DPAUX_DP_AUXCTL_0_TRANSACTREQ_SHIFT                     _MK_SHIFT_CONST(16)
#define DPAUX_DP_AUXCTL_0_TRANSACTREQ_FIELD                     _MK_FIELD_CONST(0x1, DPAUX_DP_AUXCTL_0_TRANSACTREQ_SHIFT)
#define DPAUX_DP_AUXCTL_0_TRANSACTREQ_RANGE                     16:16
#define DPAUX_DP_AUXCTL_0_TRANSACTREQ_WOFFSET                   0x0
#define DPAUX_DP_AUXCTL_0_TRANSACTREQ_DEFAULT                   _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXCTL_0_TRANSACTREQ_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define DPAUX_DP_AUXCTL_0_TRANSACTREQ_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXCTL_0_TRANSACTREQ_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXCTL_0_TRANSACTREQ_INIT_ENUM                 DONE
#define DPAUX_DP_AUXCTL_0_TRANSACTREQ_DONE                      _MK_ENUM_CONST(0)
#define DPAUX_DP_AUXCTL_0_TRANSACTREQ_PENDING                   _MK_ENUM_CONST(1)

#define DPAUX_DP_AUXCTL_0_CMD_SHIFT                     _MK_SHIFT_CONST(12)
#define DPAUX_DP_AUXCTL_0_CMD_FIELD                     _MK_FIELD_CONST(0xf, DPAUX_DP_AUXCTL_0_CMD_SHIFT)
#define DPAUX_DP_AUXCTL_0_CMD_RANGE                     15:12
#define DPAUX_DP_AUXCTL_0_CMD_WOFFSET                   0x0
#define DPAUX_DP_AUXCTL_0_CMD_DEFAULT                   _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXCTL_0_CMD_DEFAULT_MASK                      _MK_MASK_CONST(0xf)
#define DPAUX_DP_AUXCTL_0_CMD_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXCTL_0_CMD_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXCTL_0_CMD_INIT_ENUM                 I2CWR
#define DPAUX_DP_AUXCTL_0_CMD_I2CWR                     _MK_ENUM_CONST(0)
#define DPAUX_DP_AUXCTL_0_CMD_I2CRD                     _MK_ENUM_CONST(1)
#define DPAUX_DP_AUXCTL_0_CMD_I2CREQWSTAT                       _MK_ENUM_CONST(2)
#define DPAUX_DP_AUXCTL_0_CMD_MOTWR                     _MK_ENUM_CONST(4)
#define DPAUX_DP_AUXCTL_0_CMD_MOTRD                     _MK_ENUM_CONST(5)
#define DPAUX_DP_AUXCTL_0_CMD_MOTREQWSTAT                       _MK_ENUM_CONST(6)
#define DPAUX_DP_AUXCTL_0_CMD_AUXWR                     _MK_ENUM_CONST(8)
#define DPAUX_DP_AUXCTL_0_CMD_AUXRD                     _MK_ENUM_CONST(9)

#define DPAUX_DP_AUXCTL_0_ADDRESS_ONLY_SHIFT                    _MK_SHIFT_CONST(8)
#define DPAUX_DP_AUXCTL_0_ADDRESS_ONLY_FIELD                    _MK_FIELD_CONST(0x1, DPAUX_DP_AUXCTL_0_ADDRESS_ONLY_SHIFT)
#define DPAUX_DP_AUXCTL_0_ADDRESS_ONLY_RANGE                    8:8
#define DPAUX_DP_AUXCTL_0_ADDRESS_ONLY_WOFFSET                  0x0
#define DPAUX_DP_AUXCTL_0_ADDRESS_ONLY_DEFAULT                  _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXCTL_0_ADDRESS_ONLY_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define DPAUX_DP_AUXCTL_0_ADDRESS_ONLY_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXCTL_0_ADDRESS_ONLY_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXCTL_0_ADDRESS_ONLY_INIT_ENUM                        NO
#define DPAUX_DP_AUXCTL_0_ADDRESS_ONLY_NO                       _MK_ENUM_CONST(0)
#define DPAUX_DP_AUXCTL_0_ADDRESS_ONLY_YES                      _MK_ENUM_CONST(1)

#define DPAUX_DP_AUXCTL_0_CMDLEN_SHIFT                  _MK_SHIFT_CONST(0)
#define DPAUX_DP_AUXCTL_0_CMDLEN_FIELD                  _MK_FIELD_CONST(0xff, DPAUX_DP_AUXCTL_0_CMDLEN_SHIFT)
#define DPAUX_DP_AUXCTL_0_CMDLEN_RANGE                  7:0
#define DPAUX_DP_AUXCTL_0_CMDLEN_WOFFSET                        0x0
#define DPAUX_DP_AUXCTL_0_CMDLEN_DEFAULT                        _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXCTL_0_CMDLEN_DEFAULT_MASK                   _MK_MASK_CONST(0xff)
#define DPAUX_DP_AUXCTL_0_CMDLEN_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXCTL_0_CMDLEN_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)


// Register DPAUX_DP_AUXCTL
#define DPAUX_DP_AUXCTL                 _MK_ADDR_CONST(0x2d)
#define DPAUX_DP_AUXCTL_SECURE                  0x0
#define DPAUX_DP_AUXCTL_SCR                     0
#define DPAUX_DP_AUXCTL_WORD_COUNT                      0x1
#define DPAUX_DP_AUXCTL_RESET_VAL                       _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXCTL_RESET_MASK                      _MK_MASK_CONST(0x8331f1ff)
#define DPAUX_DP_AUXCTL_SW_DEFAULT_VAL                  _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXCTL_SW_DEFAULT_MASK                         _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXCTL_READ_MASK                       _MK_MASK_CONST(0x8331f1ff)
#define DPAUX_DP_AUXCTL_WRITE_MASK                      _MK_MASK_CONST(0x8031f1ff)
#define DPAUX_DP_AUXCTL_RST_SHIFT                       _MK_SHIFT_CONST(31)
#define DPAUX_DP_AUXCTL_RST_FIELD                       _MK_FIELD_CONST(0x1, DPAUX_DP_AUXCTL_RST_SHIFT)
#define DPAUX_DP_AUXCTL_RST_RANGE                       31:31
#define DPAUX_DP_AUXCTL_RST_WOFFSET                     0x0
#define DPAUX_DP_AUXCTL_RST_DEFAULT                     _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXCTL_RST_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define DPAUX_DP_AUXCTL_RST_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXCTL_RST_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXCTL_RST_INIT_ENUM                   DEASSERT
#define DPAUX_DP_AUXCTL_RST_DEASSERT                    _MK_ENUM_CONST(0)
#define DPAUX_DP_AUXCTL_RST_ASSERT                      _MK_ENUM_CONST(1)

#define DPAUX_DP_AUXCTL_SEMA_GRANT_SHIFT                        _MK_SHIFT_CONST(24)
#define DPAUX_DP_AUXCTL_SEMA_GRANT_FIELD                        _MK_FIELD_CONST(0x3, DPAUX_DP_AUXCTL_SEMA_GRANT_SHIFT)
#define DPAUX_DP_AUXCTL_SEMA_GRANT_RANGE                        25:24
#define DPAUX_DP_AUXCTL_SEMA_GRANT_WOFFSET                      0x0
#define DPAUX_DP_AUXCTL_SEMA_GRANT_DEFAULT                      _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXCTL_SEMA_GRANT_DEFAULT_MASK                 _MK_MASK_CONST(0x3)
#define DPAUX_DP_AUXCTL_SEMA_GRANT_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXCTL_SEMA_GRANT_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXCTL_SEMA_GRANT_INIT_ENUM                    NONE
#define DPAUX_DP_AUXCTL_SEMA_GRANT_NONE                 _MK_ENUM_CONST(0)
#define DPAUX_DP_AUXCTL_SEMA_GRANT_RM                   _MK_ENUM_CONST(1)
#define DPAUX_DP_AUXCTL_SEMA_GRANT_VBIOS                        _MK_ENUM_CONST(2)
#define DPAUX_DP_AUXCTL_SEMA_GRANT_PMU                  _MK_ENUM_CONST(3)

#define DPAUX_DP_AUXCTL_SEMA_REQUEST_SHIFT                      _MK_SHIFT_CONST(20)
#define DPAUX_DP_AUXCTL_SEMA_REQUEST_FIELD                      _MK_FIELD_CONST(0x3, DPAUX_DP_AUXCTL_SEMA_REQUEST_SHIFT)
#define DPAUX_DP_AUXCTL_SEMA_REQUEST_RANGE                      21:20
#define DPAUX_DP_AUXCTL_SEMA_REQUEST_WOFFSET                    0x0
#define DPAUX_DP_AUXCTL_SEMA_REQUEST_DEFAULT                    _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXCTL_SEMA_REQUEST_DEFAULT_MASK                       _MK_MASK_CONST(0x3)
#define DPAUX_DP_AUXCTL_SEMA_REQUEST_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXCTL_SEMA_REQUEST_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXCTL_SEMA_REQUEST_INIT_ENUM                  RELEASE
#define DPAUX_DP_AUXCTL_SEMA_REQUEST_RELEASE                    _MK_ENUM_CONST(0)
#define DPAUX_DP_AUXCTL_SEMA_REQUEST_RM                 _MK_ENUM_CONST(1)
#define DPAUX_DP_AUXCTL_SEMA_REQUEST_VBIOS                      _MK_ENUM_CONST(2)
#define DPAUX_DP_AUXCTL_SEMA_REQUEST_PMU                        _MK_ENUM_CONST(3)

#define DPAUX_DP_AUXCTL_TRANSACTREQ_SHIFT                       _MK_SHIFT_CONST(16)
#define DPAUX_DP_AUXCTL_TRANSACTREQ_FIELD                       _MK_FIELD_CONST(0x1, DPAUX_DP_AUXCTL_TRANSACTREQ_SHIFT)
#define DPAUX_DP_AUXCTL_TRANSACTREQ_RANGE                       16:16
#define DPAUX_DP_AUXCTL_TRANSACTREQ_WOFFSET                     0x0
#define DPAUX_DP_AUXCTL_TRANSACTREQ_DEFAULT                     _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXCTL_TRANSACTREQ_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define DPAUX_DP_AUXCTL_TRANSACTREQ_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXCTL_TRANSACTREQ_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXCTL_TRANSACTREQ_INIT_ENUM                   DONE
#define DPAUX_DP_AUXCTL_TRANSACTREQ_DONE                        _MK_ENUM_CONST(0)
#define DPAUX_DP_AUXCTL_TRANSACTREQ_PENDING                     _MK_ENUM_CONST(1)

#define DPAUX_DP_AUXCTL_CMD_SHIFT                       _MK_SHIFT_CONST(12)
#define DPAUX_DP_AUXCTL_CMD_FIELD                       _MK_FIELD_CONST(0xf, DPAUX_DP_AUXCTL_CMD_SHIFT)
#define DPAUX_DP_AUXCTL_CMD_RANGE                       15:12
#define DPAUX_DP_AUXCTL_CMD_WOFFSET                     0x0
#define DPAUX_DP_AUXCTL_CMD_DEFAULT                     _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXCTL_CMD_DEFAULT_MASK                        _MK_MASK_CONST(0xf)
#define DPAUX_DP_AUXCTL_CMD_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXCTL_CMD_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXCTL_CMD_INIT_ENUM                   I2CWR
#define DPAUX_DP_AUXCTL_CMD_I2CWR                       _MK_ENUM_CONST(0)
#define DPAUX_DP_AUXCTL_CMD_I2CRD                       _MK_ENUM_CONST(1)
#define DPAUX_DP_AUXCTL_CMD_I2CREQWSTAT                 _MK_ENUM_CONST(2)
#define DPAUX_DP_AUXCTL_CMD_MOTWR                       _MK_ENUM_CONST(4)
#define DPAUX_DP_AUXCTL_CMD_MOTRD                       _MK_ENUM_CONST(5)
#define DPAUX_DP_AUXCTL_CMD_MOTREQWSTAT                 _MK_ENUM_CONST(6)
#define DPAUX_DP_AUXCTL_CMD_AUXWR                       _MK_ENUM_CONST(8)
#define DPAUX_DP_AUXCTL_CMD_AUXRD                       _MK_ENUM_CONST(9)

#define DPAUX_DP_AUXCTL_ADDRESS_ONLY_SHIFT                      _MK_SHIFT_CONST(8)
#define DPAUX_DP_AUXCTL_ADDRESS_ONLY_FIELD                      _MK_FIELD_CONST(0x1, DPAUX_DP_AUXCTL_ADDRESS_ONLY_SHIFT)
#define DPAUX_DP_AUXCTL_ADDRESS_ONLY_RANGE                      8:8
#define DPAUX_DP_AUXCTL_ADDRESS_ONLY_WOFFSET                    0x0
#define DPAUX_DP_AUXCTL_ADDRESS_ONLY_DEFAULT                    _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXCTL_ADDRESS_ONLY_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define DPAUX_DP_AUXCTL_ADDRESS_ONLY_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXCTL_ADDRESS_ONLY_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXCTL_ADDRESS_ONLY_INIT_ENUM                  NO
#define DPAUX_DP_AUXCTL_ADDRESS_ONLY_NO                 _MK_ENUM_CONST(0)
#define DPAUX_DP_AUXCTL_ADDRESS_ONLY_YES                        _MK_ENUM_CONST(1)

#define DPAUX_DP_AUXCTL_CMDLEN_SHIFT                    _MK_SHIFT_CONST(0)
#define DPAUX_DP_AUXCTL_CMDLEN_FIELD                    _MK_FIELD_CONST(0xff, DPAUX_DP_AUXCTL_CMDLEN_SHIFT)
#define DPAUX_DP_AUXCTL_CMDLEN_RANGE                    7:0
#define DPAUX_DP_AUXCTL_CMDLEN_WOFFSET                  0x0
#define DPAUX_DP_AUXCTL_CMDLEN_DEFAULT                  _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXCTL_CMDLEN_DEFAULT_MASK                     _MK_MASK_CONST(0xff)
#define DPAUX_DP_AUXCTL_CMDLEN_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXCTL_CMDLEN_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)


// Register DPAUX_DP_AUXSTAT_0
#define DPAUX_DP_AUXSTAT_0                      _MK_ADDR_CONST(0x31)
#define DPAUX_DP_AUXSTAT_0_SECURE                       0x0
#define DPAUX_DP_AUXSTAT_0_SCR                  0
#define DPAUX_DP_AUXSTAT_0_WORD_COUNT                   0x1
#define DPAUX_DP_AUXSTAT_0_RESET_VAL                    _MK_MASK_CONST(0x10000000)
#define DPAUX_DP_AUXSTAT_0_RESET_MASK                   _MK_MASK_CONST(0x10f00f00)
#define DPAUX_DP_AUXSTAT_0_SW_DEFAULT_VAL                       _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXSTAT_0_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXSTAT_0_READ_MASK                    _MK_MASK_CONST(0x10ff0fff)
#define DPAUX_DP_AUXSTAT_0_WRITE_MASK                   _MK_MASK_CONST(0xf00)
#define DPAUX_DP_AUXSTAT_0_HPD_STATUS_SHIFT                     _MK_SHIFT_CONST(28)
#define DPAUX_DP_AUXSTAT_0_HPD_STATUS_FIELD                     _MK_FIELD_CONST(0x1, DPAUX_DP_AUXSTAT_0_HPD_STATUS_SHIFT)
#define DPAUX_DP_AUXSTAT_0_HPD_STATUS_RANGE                     28:28
#define DPAUX_DP_AUXSTAT_0_HPD_STATUS_WOFFSET                   0x0
#define DPAUX_DP_AUXSTAT_0_HPD_STATUS_DEFAULT                   _MK_MASK_CONST(0x1)
#define DPAUX_DP_AUXSTAT_0_HPD_STATUS_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define DPAUX_DP_AUXSTAT_0_HPD_STATUS_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXSTAT_0_HPD_STATUS_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXSTAT_0_HPD_STATUS_INIT_ENUM                 PLUGGED
#define DPAUX_DP_AUXSTAT_0_HPD_STATUS_UNPLUG                    _MK_ENUM_CONST(0)
#define DPAUX_DP_AUXSTAT_0_HPD_STATUS_PLUGGED                   _MK_ENUM_CONST(1)

#define DPAUX_DP_AUXSTAT_0_AUXCTL_STATE_SHIFT                   _MK_SHIFT_CONST(20)
#define DPAUX_DP_AUXSTAT_0_AUXCTL_STATE_FIELD                   _MK_FIELD_CONST(0xf, DPAUX_DP_AUXSTAT_0_AUXCTL_STATE_SHIFT)
#define DPAUX_DP_AUXSTAT_0_AUXCTL_STATE_RANGE                   23:20
#define DPAUX_DP_AUXSTAT_0_AUXCTL_STATE_WOFFSET                 0x0
#define DPAUX_DP_AUXSTAT_0_AUXCTL_STATE_DEFAULT                 _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXSTAT_0_AUXCTL_STATE_DEFAULT_MASK                    _MK_MASK_CONST(0xf)
#define DPAUX_DP_AUXSTAT_0_AUXCTL_STATE_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXSTAT_0_AUXCTL_STATE_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXSTAT_0_AUXCTL_STATE_INIT_ENUM                       IDLE
#define DPAUX_DP_AUXSTAT_0_AUXCTL_STATE_IDLE                    _MK_ENUM_CONST(0)
#define DPAUX_DP_AUXSTAT_0_AUXCTL_STATE_SYNC                    _MK_ENUM_CONST(1)
#define DPAUX_DP_AUXSTAT_0_AUXCTL_STATE_START1                  _MK_ENUM_CONST(2)
#define DPAUX_DP_AUXSTAT_0_AUXCTL_STATE_COMMAND                 _MK_ENUM_CONST(3)
#define DPAUX_DP_AUXSTAT_0_AUXCTL_STATE_ADDRESS                 _MK_ENUM_CONST(4)
#define DPAUX_DP_AUXSTAT_0_AUXCTL_STATE_LENGTH                  _MK_ENUM_CONST(5)
#define DPAUX_DP_AUXSTAT_0_AUXCTL_STATE_WRITE1                  _MK_ENUM_CONST(6)
#define DPAUX_DP_AUXSTAT_0_AUXCTL_STATE_READ1                   _MK_ENUM_CONST(7)
#define DPAUX_DP_AUXSTAT_0_AUXCTL_STATE_GET_M                   _MK_ENUM_CONST(8)
#define DPAUX_DP_AUXSTAT_0_AUXCTL_STATE_STOP1                   _MK_ENUM_CONST(9)
#define DPAUX_DP_AUXSTAT_0_AUXCTL_STATE_STOP2                   _MK_ENUM_CONST(10)
#define DPAUX_DP_AUXSTAT_0_AUXCTL_STATE_REPLY                   _MK_ENUM_CONST(11)
#define DPAUX_DP_AUXSTAT_0_AUXCTL_STATE_CLEANUP                 _MK_ENUM_CONST(12)

#define DPAUX_DP_AUXSTAT_0_REPLYTYPE_SHIFT                      _MK_SHIFT_CONST(16)
#define DPAUX_DP_AUXSTAT_0_REPLYTYPE_FIELD                      _MK_FIELD_CONST(0xf, DPAUX_DP_AUXSTAT_0_REPLYTYPE_SHIFT)
#define DPAUX_DP_AUXSTAT_0_REPLYTYPE_RANGE                      19:16
#define DPAUX_DP_AUXSTAT_0_REPLYTYPE_WOFFSET                    0x0
#define DPAUX_DP_AUXSTAT_0_REPLYTYPE_DEFAULT                    _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXSTAT_0_REPLYTYPE_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXSTAT_0_REPLYTYPE_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXSTAT_0_REPLYTYPE_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXSTAT_0_REPLYTYPE_ACK                        _MK_ENUM_CONST(0)
#define DPAUX_DP_AUXSTAT_0_REPLYTYPE_NACK                       _MK_ENUM_CONST(1)
#define DPAUX_DP_AUXSTAT_0_REPLYTYPE_DEFER                      _MK_ENUM_CONST(2)
#define DPAUX_DP_AUXSTAT_0_REPLYTYPE_I2CNACK                    _MK_ENUM_CONST(4)
#define DPAUX_DP_AUXSTAT_0_REPLYTYPE_I2CDEFER                   _MK_ENUM_CONST(8)

#define DPAUX_DP_AUXSTAT_0_NO_STOP_ERROR_SHIFT                  _MK_SHIFT_CONST(11)
#define DPAUX_DP_AUXSTAT_0_NO_STOP_ERROR_FIELD                  _MK_FIELD_CONST(0x1, DPAUX_DP_AUXSTAT_0_NO_STOP_ERROR_SHIFT)
#define DPAUX_DP_AUXSTAT_0_NO_STOP_ERROR_RANGE                  11:11
#define DPAUX_DP_AUXSTAT_0_NO_STOP_ERROR_WOFFSET                        0x0
#define DPAUX_DP_AUXSTAT_0_NO_STOP_ERROR_DEFAULT                        _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXSTAT_0_NO_STOP_ERROR_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define DPAUX_DP_AUXSTAT_0_NO_STOP_ERROR_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXSTAT_0_NO_STOP_ERROR_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXSTAT_0_NO_STOP_ERROR_INIT_ENUM                      NOT_PENDING
#define DPAUX_DP_AUXSTAT_0_NO_STOP_ERROR_NOT_PENDING                    _MK_ENUM_CONST(0)
#define DPAUX_DP_AUXSTAT_0_NO_STOP_ERROR_PENDING                        _MK_ENUM_CONST(1)

#define DPAUX_DP_AUXSTAT_0_SINKSTAT_ERROR_SHIFT                 _MK_SHIFT_CONST(10)
#define DPAUX_DP_AUXSTAT_0_SINKSTAT_ERROR_FIELD                 _MK_FIELD_CONST(0x1, DPAUX_DP_AUXSTAT_0_SINKSTAT_ERROR_SHIFT)
#define DPAUX_DP_AUXSTAT_0_SINKSTAT_ERROR_RANGE                 10:10
#define DPAUX_DP_AUXSTAT_0_SINKSTAT_ERROR_WOFFSET                       0x0
#define DPAUX_DP_AUXSTAT_0_SINKSTAT_ERROR_DEFAULT                       _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXSTAT_0_SINKSTAT_ERROR_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define DPAUX_DP_AUXSTAT_0_SINKSTAT_ERROR_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXSTAT_0_SINKSTAT_ERROR_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXSTAT_0_SINKSTAT_ERROR_INIT_ENUM                     NOT_PENDING
#define DPAUX_DP_AUXSTAT_0_SINKSTAT_ERROR_NOT_PENDING                   _MK_ENUM_CONST(0)
#define DPAUX_DP_AUXSTAT_0_SINKSTAT_ERROR_PENDING                       _MK_ENUM_CONST(1)

#define DPAUX_DP_AUXSTAT_0_RX_ERROR_SHIFT                       _MK_SHIFT_CONST(9)
#define DPAUX_DP_AUXSTAT_0_RX_ERROR_FIELD                       _MK_FIELD_CONST(0x1, DPAUX_DP_AUXSTAT_0_RX_ERROR_SHIFT)
#define DPAUX_DP_AUXSTAT_0_RX_ERROR_RANGE                       9:9
#define DPAUX_DP_AUXSTAT_0_RX_ERROR_WOFFSET                     0x0
#define DPAUX_DP_AUXSTAT_0_RX_ERROR_DEFAULT                     _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXSTAT_0_RX_ERROR_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define DPAUX_DP_AUXSTAT_0_RX_ERROR_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXSTAT_0_RX_ERROR_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXSTAT_0_RX_ERROR_INIT_ENUM                   NOT_PENDING
#define DPAUX_DP_AUXSTAT_0_RX_ERROR_NOT_PENDING                 _MK_ENUM_CONST(0)
#define DPAUX_DP_AUXSTAT_0_RX_ERROR_PENDING                     _MK_ENUM_CONST(1)

#define DPAUX_DP_AUXSTAT_0_TIMEOUT_ERROR_SHIFT                  _MK_SHIFT_CONST(8)
#define DPAUX_DP_AUXSTAT_0_TIMEOUT_ERROR_FIELD                  _MK_FIELD_CONST(0x1, DPAUX_DP_AUXSTAT_0_TIMEOUT_ERROR_SHIFT)
#define DPAUX_DP_AUXSTAT_0_TIMEOUT_ERROR_RANGE                  8:8
#define DPAUX_DP_AUXSTAT_0_TIMEOUT_ERROR_WOFFSET                        0x0
#define DPAUX_DP_AUXSTAT_0_TIMEOUT_ERROR_DEFAULT                        _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXSTAT_0_TIMEOUT_ERROR_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define DPAUX_DP_AUXSTAT_0_TIMEOUT_ERROR_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXSTAT_0_TIMEOUT_ERROR_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXSTAT_0_TIMEOUT_ERROR_INIT_ENUM                      NOT_PENDING
#define DPAUX_DP_AUXSTAT_0_TIMEOUT_ERROR_NOT_PENDING                    _MK_ENUM_CONST(0)
#define DPAUX_DP_AUXSTAT_0_TIMEOUT_ERROR_PENDING                        _MK_ENUM_CONST(1)

#define DPAUX_DP_AUXSTAT_0_REPLY_M_SHIFT                        _MK_SHIFT_CONST(0)
#define DPAUX_DP_AUXSTAT_0_REPLY_M_FIELD                        _MK_FIELD_CONST(0xff, DPAUX_DP_AUXSTAT_0_REPLY_M_SHIFT)
#define DPAUX_DP_AUXSTAT_0_REPLY_M_RANGE                        7:0
#define DPAUX_DP_AUXSTAT_0_REPLY_M_WOFFSET                      0x0
#define DPAUX_DP_AUXSTAT_0_REPLY_M_DEFAULT                      _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXSTAT_0_REPLY_M_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXSTAT_0_REPLY_M_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXSTAT_0_REPLY_M_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)


// Register DPAUX_DP_AUXSTAT
#define DPAUX_DP_AUXSTAT                        _MK_ADDR_CONST(0x31)
#define DPAUX_DP_AUXSTAT_SECURE                         0x0
#define DPAUX_DP_AUXSTAT_SCR                    0
#define DPAUX_DP_AUXSTAT_WORD_COUNT                     0x1
#define DPAUX_DP_AUXSTAT_RESET_VAL                      _MK_MASK_CONST(0x10000000)
#define DPAUX_DP_AUXSTAT_RESET_MASK                     _MK_MASK_CONST(0x10f00f00)
#define DPAUX_DP_AUXSTAT_SW_DEFAULT_VAL                         _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXSTAT_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXSTAT_READ_MASK                      _MK_MASK_CONST(0x10ff0fff)
#define DPAUX_DP_AUXSTAT_WRITE_MASK                     _MK_MASK_CONST(0xf00)
#define DPAUX_DP_AUXSTAT_HPD_STATUS_SHIFT                       _MK_SHIFT_CONST(28)
#define DPAUX_DP_AUXSTAT_HPD_STATUS_FIELD                       _MK_FIELD_CONST(0x1, DPAUX_DP_AUXSTAT_HPD_STATUS_SHIFT)
#define DPAUX_DP_AUXSTAT_HPD_STATUS_RANGE                       28:28
#define DPAUX_DP_AUXSTAT_HPD_STATUS_WOFFSET                     0x0
#define DPAUX_DP_AUXSTAT_HPD_STATUS_DEFAULT                     _MK_MASK_CONST(0x1)
#define DPAUX_DP_AUXSTAT_HPD_STATUS_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define DPAUX_DP_AUXSTAT_HPD_STATUS_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXSTAT_HPD_STATUS_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXSTAT_HPD_STATUS_INIT_ENUM                   PLUGGED
#define DPAUX_DP_AUXSTAT_HPD_STATUS_UNPLUG                      _MK_ENUM_CONST(0)
#define DPAUX_DP_AUXSTAT_HPD_STATUS_PLUGGED                     _MK_ENUM_CONST(1)

#define DPAUX_DP_AUXSTAT_AUXCTL_STATE_SHIFT                     _MK_SHIFT_CONST(20)
#define DPAUX_DP_AUXSTAT_AUXCTL_STATE_FIELD                     _MK_FIELD_CONST(0xf, DPAUX_DP_AUXSTAT_AUXCTL_STATE_SHIFT)
#define DPAUX_DP_AUXSTAT_AUXCTL_STATE_RANGE                     23:20
#define DPAUX_DP_AUXSTAT_AUXCTL_STATE_WOFFSET                   0x0
#define DPAUX_DP_AUXSTAT_AUXCTL_STATE_DEFAULT                   _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXSTAT_AUXCTL_STATE_DEFAULT_MASK                      _MK_MASK_CONST(0xf)
#define DPAUX_DP_AUXSTAT_AUXCTL_STATE_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXSTAT_AUXCTL_STATE_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXSTAT_AUXCTL_STATE_INIT_ENUM                 IDLE
#define DPAUX_DP_AUXSTAT_AUXCTL_STATE_IDLE                      _MK_ENUM_CONST(0)
#define DPAUX_DP_AUXSTAT_AUXCTL_STATE_SYNC                      _MK_ENUM_CONST(1)
#define DPAUX_DP_AUXSTAT_AUXCTL_STATE_START1                    _MK_ENUM_CONST(2)
#define DPAUX_DP_AUXSTAT_AUXCTL_STATE_COMMAND                   _MK_ENUM_CONST(3)
#define DPAUX_DP_AUXSTAT_AUXCTL_STATE_ADDRESS                   _MK_ENUM_CONST(4)
#define DPAUX_DP_AUXSTAT_AUXCTL_STATE_LENGTH                    _MK_ENUM_CONST(5)
#define DPAUX_DP_AUXSTAT_AUXCTL_STATE_WRITE1                    _MK_ENUM_CONST(6)
#define DPAUX_DP_AUXSTAT_AUXCTL_STATE_READ1                     _MK_ENUM_CONST(7)
#define DPAUX_DP_AUXSTAT_AUXCTL_STATE_GET_M                     _MK_ENUM_CONST(8)
#define DPAUX_DP_AUXSTAT_AUXCTL_STATE_STOP1                     _MK_ENUM_CONST(9)
#define DPAUX_DP_AUXSTAT_AUXCTL_STATE_STOP2                     _MK_ENUM_CONST(10)
#define DPAUX_DP_AUXSTAT_AUXCTL_STATE_REPLY                     _MK_ENUM_CONST(11)
#define DPAUX_DP_AUXSTAT_AUXCTL_STATE_CLEANUP                   _MK_ENUM_CONST(12)

#define DPAUX_DP_AUXSTAT_REPLYTYPE_SHIFT                        _MK_SHIFT_CONST(16)
#define DPAUX_DP_AUXSTAT_REPLYTYPE_FIELD                        _MK_FIELD_CONST(0xf, DPAUX_DP_AUXSTAT_REPLYTYPE_SHIFT)
#define DPAUX_DP_AUXSTAT_REPLYTYPE_RANGE                        19:16
#define DPAUX_DP_AUXSTAT_REPLYTYPE_WOFFSET                      0x0
#define DPAUX_DP_AUXSTAT_REPLYTYPE_DEFAULT                      _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXSTAT_REPLYTYPE_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXSTAT_REPLYTYPE_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXSTAT_REPLYTYPE_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXSTAT_REPLYTYPE_ACK                  _MK_ENUM_CONST(0)
#define DPAUX_DP_AUXSTAT_REPLYTYPE_NACK                 _MK_ENUM_CONST(1)
#define DPAUX_DP_AUXSTAT_REPLYTYPE_DEFER                        _MK_ENUM_CONST(2)
#define DPAUX_DP_AUXSTAT_REPLYTYPE_I2CNACK                      _MK_ENUM_CONST(4)
#define DPAUX_DP_AUXSTAT_REPLYTYPE_I2CDEFER                     _MK_ENUM_CONST(8)

#define DPAUX_DP_AUXSTAT_NO_STOP_ERROR_SHIFT                    _MK_SHIFT_CONST(11)
#define DPAUX_DP_AUXSTAT_NO_STOP_ERROR_FIELD                    _MK_FIELD_CONST(0x1, DPAUX_DP_AUXSTAT_NO_STOP_ERROR_SHIFT)
#define DPAUX_DP_AUXSTAT_NO_STOP_ERROR_RANGE                    11:11
#define DPAUX_DP_AUXSTAT_NO_STOP_ERROR_WOFFSET                  0x0
#define DPAUX_DP_AUXSTAT_NO_STOP_ERROR_DEFAULT                  _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXSTAT_NO_STOP_ERROR_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define DPAUX_DP_AUXSTAT_NO_STOP_ERROR_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXSTAT_NO_STOP_ERROR_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXSTAT_NO_STOP_ERROR_INIT_ENUM                        NOT_PENDING
#define DPAUX_DP_AUXSTAT_NO_STOP_ERROR_NOT_PENDING                      _MK_ENUM_CONST(0)
#define DPAUX_DP_AUXSTAT_NO_STOP_ERROR_PENDING                  _MK_ENUM_CONST(1)

#define DPAUX_DP_AUXSTAT_SINKSTAT_ERROR_SHIFT                   _MK_SHIFT_CONST(10)
#define DPAUX_DP_AUXSTAT_SINKSTAT_ERROR_FIELD                   _MK_FIELD_CONST(0x1, DPAUX_DP_AUXSTAT_SINKSTAT_ERROR_SHIFT)
#define DPAUX_DP_AUXSTAT_SINKSTAT_ERROR_RANGE                   10:10
#define DPAUX_DP_AUXSTAT_SINKSTAT_ERROR_WOFFSET                 0x0
#define DPAUX_DP_AUXSTAT_SINKSTAT_ERROR_DEFAULT                 _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXSTAT_SINKSTAT_ERROR_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define DPAUX_DP_AUXSTAT_SINKSTAT_ERROR_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXSTAT_SINKSTAT_ERROR_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXSTAT_SINKSTAT_ERROR_INIT_ENUM                       NOT_PENDING
#define DPAUX_DP_AUXSTAT_SINKSTAT_ERROR_NOT_PENDING                     _MK_ENUM_CONST(0)
#define DPAUX_DP_AUXSTAT_SINKSTAT_ERROR_PENDING                 _MK_ENUM_CONST(1)

#define DPAUX_DP_AUXSTAT_RX_ERROR_SHIFT                 _MK_SHIFT_CONST(9)
#define DPAUX_DP_AUXSTAT_RX_ERROR_FIELD                 _MK_FIELD_CONST(0x1, DPAUX_DP_AUXSTAT_RX_ERROR_SHIFT)
#define DPAUX_DP_AUXSTAT_RX_ERROR_RANGE                 9:9
#define DPAUX_DP_AUXSTAT_RX_ERROR_WOFFSET                       0x0
#define DPAUX_DP_AUXSTAT_RX_ERROR_DEFAULT                       _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXSTAT_RX_ERROR_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define DPAUX_DP_AUXSTAT_RX_ERROR_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXSTAT_RX_ERROR_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXSTAT_RX_ERROR_INIT_ENUM                     NOT_PENDING
#define DPAUX_DP_AUXSTAT_RX_ERROR_NOT_PENDING                   _MK_ENUM_CONST(0)
#define DPAUX_DP_AUXSTAT_RX_ERROR_PENDING                       _MK_ENUM_CONST(1)

#define DPAUX_DP_AUXSTAT_TIMEOUT_ERROR_SHIFT                    _MK_SHIFT_CONST(8)
#define DPAUX_DP_AUXSTAT_TIMEOUT_ERROR_FIELD                    _MK_FIELD_CONST(0x1, DPAUX_DP_AUXSTAT_TIMEOUT_ERROR_SHIFT)
#define DPAUX_DP_AUXSTAT_TIMEOUT_ERROR_RANGE                    8:8
#define DPAUX_DP_AUXSTAT_TIMEOUT_ERROR_WOFFSET                  0x0
#define DPAUX_DP_AUXSTAT_TIMEOUT_ERROR_DEFAULT                  _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXSTAT_TIMEOUT_ERROR_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define DPAUX_DP_AUXSTAT_TIMEOUT_ERROR_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXSTAT_TIMEOUT_ERROR_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXSTAT_TIMEOUT_ERROR_INIT_ENUM                        NOT_PENDING
#define DPAUX_DP_AUXSTAT_TIMEOUT_ERROR_NOT_PENDING                      _MK_ENUM_CONST(0)
#define DPAUX_DP_AUXSTAT_TIMEOUT_ERROR_PENDING                  _MK_ENUM_CONST(1)

#define DPAUX_DP_AUXSTAT_REPLY_M_SHIFT                  _MK_SHIFT_CONST(0)
#define DPAUX_DP_AUXSTAT_REPLY_M_FIELD                  _MK_FIELD_CONST(0xff, DPAUX_DP_AUXSTAT_REPLY_M_SHIFT)
#define DPAUX_DP_AUXSTAT_REPLY_M_RANGE                  7:0
#define DPAUX_DP_AUXSTAT_REPLY_M_WOFFSET                        0x0
#define DPAUX_DP_AUXSTAT_REPLY_M_DEFAULT                        _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXSTAT_REPLY_M_DEFAULT_MASK                   _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXSTAT_REPLY_M_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUXSTAT_REPLY_M_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)


// Register DPAUX_DP_AUX_SINKSTATLO_0
#define DPAUX_DP_AUX_SINKSTATLO_0                       _MK_ADDR_CONST(0x35)
#define DPAUX_DP_AUX_SINKSTATLO_0_SECURE                        0x0
#define DPAUX_DP_AUX_SINKSTATLO_0_SCR                   0
#define DPAUX_DP_AUX_SINKSTATLO_0_WORD_COUNT                    0x1
#define DPAUX_DP_AUX_SINKSTATLO_0_RESET_VAL                     _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUX_SINKSTATLO_0_RESET_MASK                    _MK_MASK_CONST(0xffffffff)
#define DPAUX_DP_AUX_SINKSTATLO_0_SW_DEFAULT_VAL                        _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUX_SINKSTATLO_0_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUX_SINKSTATLO_0_READ_MASK                     _MK_MASK_CONST(0xffffffff)
#define DPAUX_DP_AUX_SINKSTATLO_0_WRITE_MASK                    _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUX_SINKSTATLO_0_REG_SHIFT                     _MK_SHIFT_CONST(0)
#define DPAUX_DP_AUX_SINKSTATLO_0_REG_FIELD                     _MK_FIELD_CONST(0xffffffff, DPAUX_DP_AUX_SINKSTATLO_0_REG_SHIFT)
#define DPAUX_DP_AUX_SINKSTATLO_0_REG_RANGE                     31:0
#define DPAUX_DP_AUX_SINKSTATLO_0_REG_WOFFSET                   0x0
#define DPAUX_DP_AUX_SINKSTATLO_0_REG_DEFAULT                   _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUX_SINKSTATLO_0_REG_DEFAULT_MASK                      _MK_MASK_CONST(0xffffffff)
#define DPAUX_DP_AUX_SINKSTATLO_0_REG_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUX_SINKSTATLO_0_REG_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)


// Register DPAUX_DP_AUX_SINKSTATLO
#define DPAUX_DP_AUX_SINKSTATLO                 _MK_ADDR_CONST(0x35)
#define DPAUX_DP_AUX_SINKSTATLO_SECURE                  0x0
#define DPAUX_DP_AUX_SINKSTATLO_SCR                     0
#define DPAUX_DP_AUX_SINKSTATLO_WORD_COUNT                      0x1
#define DPAUX_DP_AUX_SINKSTATLO_RESET_VAL                       _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUX_SINKSTATLO_RESET_MASK                      _MK_MASK_CONST(0xffffffff)
#define DPAUX_DP_AUX_SINKSTATLO_SW_DEFAULT_VAL                  _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUX_SINKSTATLO_SW_DEFAULT_MASK                         _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUX_SINKSTATLO_READ_MASK                       _MK_MASK_CONST(0xffffffff)
#define DPAUX_DP_AUX_SINKSTATLO_WRITE_MASK                      _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUX_SINKSTATLO_REG_SHIFT                       _MK_SHIFT_CONST(0)
#define DPAUX_DP_AUX_SINKSTATLO_REG_FIELD                       _MK_FIELD_CONST(0xffffffff, DPAUX_DP_AUX_SINKSTATLO_REG_SHIFT)
#define DPAUX_DP_AUX_SINKSTATLO_REG_RANGE                       31:0
#define DPAUX_DP_AUX_SINKSTATLO_REG_WOFFSET                     0x0
#define DPAUX_DP_AUX_SINKSTATLO_REG_DEFAULT                     _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUX_SINKSTATLO_REG_DEFAULT_MASK                        _MK_MASK_CONST(0xffffffff)
#define DPAUX_DP_AUX_SINKSTATLO_REG_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUX_SINKSTATLO_REG_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)


// Register DPAUX_DP_AUX_SINKSTATHI_0
#define DPAUX_DP_AUX_SINKSTATHI_0                       _MK_ADDR_CONST(0x39)
#define DPAUX_DP_AUX_SINKSTATHI_0_SECURE                        0x0
#define DPAUX_DP_AUX_SINKSTATHI_0_SCR                   0
#define DPAUX_DP_AUX_SINKSTATHI_0_WORD_COUNT                    0x1
#define DPAUX_DP_AUX_SINKSTATHI_0_RESET_VAL                     _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUX_SINKSTATHI_0_RESET_MASK                    _MK_MASK_CONST(0xffff)
#define DPAUX_DP_AUX_SINKSTATHI_0_SW_DEFAULT_VAL                        _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUX_SINKSTATHI_0_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUX_SINKSTATHI_0_READ_MASK                     _MK_MASK_CONST(0xffff)
#define DPAUX_DP_AUX_SINKSTATHI_0_WRITE_MASK                    _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUX_SINKSTATHI_0_REG_SHIFT                     _MK_SHIFT_CONST(0)
#define DPAUX_DP_AUX_SINKSTATHI_0_REG_FIELD                     _MK_FIELD_CONST(0xffff, DPAUX_DP_AUX_SINKSTATHI_0_REG_SHIFT)
#define DPAUX_DP_AUX_SINKSTATHI_0_REG_RANGE                     15:0
#define DPAUX_DP_AUX_SINKSTATHI_0_REG_WOFFSET                   0x0
#define DPAUX_DP_AUX_SINKSTATHI_0_REG_DEFAULT                   _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUX_SINKSTATHI_0_REG_DEFAULT_MASK                      _MK_MASK_CONST(0xffff)
#define DPAUX_DP_AUX_SINKSTATHI_0_REG_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUX_SINKSTATHI_0_REG_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)


// Register DPAUX_DP_AUX_SINKSTATHI
#define DPAUX_DP_AUX_SINKSTATHI                 _MK_ADDR_CONST(0x39)
#define DPAUX_DP_AUX_SINKSTATHI_SECURE                  0x0
#define DPAUX_DP_AUX_SINKSTATHI_SCR                     0
#define DPAUX_DP_AUX_SINKSTATHI_WORD_COUNT                      0x1
#define DPAUX_DP_AUX_SINKSTATHI_RESET_VAL                       _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUX_SINKSTATHI_RESET_MASK                      _MK_MASK_CONST(0xffff)
#define DPAUX_DP_AUX_SINKSTATHI_SW_DEFAULT_VAL                  _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUX_SINKSTATHI_SW_DEFAULT_MASK                         _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUX_SINKSTATHI_READ_MASK                       _MK_MASK_CONST(0xffff)
#define DPAUX_DP_AUX_SINKSTATHI_WRITE_MASK                      _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUX_SINKSTATHI_REG_SHIFT                       _MK_SHIFT_CONST(0)
#define DPAUX_DP_AUX_SINKSTATHI_REG_FIELD                       _MK_FIELD_CONST(0xffff, DPAUX_DP_AUX_SINKSTATHI_REG_SHIFT)
#define DPAUX_DP_AUX_SINKSTATHI_REG_RANGE                       15:0
#define DPAUX_DP_AUX_SINKSTATHI_REG_WOFFSET                     0x0
#define DPAUX_DP_AUX_SINKSTATHI_REG_DEFAULT                     _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUX_SINKSTATHI_REG_DEFAULT_MASK                        _MK_MASK_CONST(0xffff)
#define DPAUX_DP_AUX_SINKSTATHI_REG_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUX_SINKSTATHI_REG_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)


// Register DPAUX_HPD_CONFIG_0
#define DPAUX_HPD_CONFIG_0                      _MK_ADDR_CONST(0x3d)
#define DPAUX_HPD_CONFIG_0_SECURE                       0x0
#define DPAUX_HPD_CONFIG_0_SCR                  0
#define DPAUX_HPD_CONFIG_0_WORD_COUNT                   0x1
#define DPAUX_HPD_CONFIG_0_RESET_VAL                    _MK_MASK_CONST(0x7d000fa)
#define DPAUX_HPD_CONFIG_0_RESET_MASK                   _MK_MASK_CONST(0xffffffff)
#define DPAUX_HPD_CONFIG_0_SW_DEFAULT_VAL                       _MK_MASK_CONST(0x0)
#define DPAUX_HPD_CONFIG_0_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define DPAUX_HPD_CONFIG_0_READ_MASK                    _MK_MASK_CONST(0xffffffff)
#define DPAUX_HPD_CONFIG_0_WRITE_MASK                   _MK_MASK_CONST(0xffffffff)
#define DPAUX_HPD_CONFIG_0_UNPLUG_MIN_TIME_SHIFT                        _MK_SHIFT_CONST(16)
#define DPAUX_HPD_CONFIG_0_UNPLUG_MIN_TIME_FIELD                        _MK_FIELD_CONST(0xffff, DPAUX_HPD_CONFIG_0_UNPLUG_MIN_TIME_SHIFT)
#define DPAUX_HPD_CONFIG_0_UNPLUG_MIN_TIME_RANGE                        31:16
#define DPAUX_HPD_CONFIG_0_UNPLUG_MIN_TIME_WOFFSET                      0x0
#define DPAUX_HPD_CONFIG_0_UNPLUG_MIN_TIME_DEFAULT                      _MK_MASK_CONST(0x7d0)
#define DPAUX_HPD_CONFIG_0_UNPLUG_MIN_TIME_DEFAULT_MASK                 _MK_MASK_CONST(0xffff)
#define DPAUX_HPD_CONFIG_0_UNPLUG_MIN_TIME_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define DPAUX_HPD_CONFIG_0_UNPLUG_MIN_TIME_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)

#define DPAUX_HPD_CONFIG_0_PLUG_MIN_TIME_SHIFT                  _MK_SHIFT_CONST(0)
#define DPAUX_HPD_CONFIG_0_PLUG_MIN_TIME_FIELD                  _MK_FIELD_CONST(0xffff, DPAUX_HPD_CONFIG_0_PLUG_MIN_TIME_SHIFT)
#define DPAUX_HPD_CONFIG_0_PLUG_MIN_TIME_RANGE                  15:0
#define DPAUX_HPD_CONFIG_0_PLUG_MIN_TIME_WOFFSET                        0x0
#define DPAUX_HPD_CONFIG_0_PLUG_MIN_TIME_DEFAULT                        _MK_MASK_CONST(0xfa)
#define DPAUX_HPD_CONFIG_0_PLUG_MIN_TIME_DEFAULT_MASK                   _MK_MASK_CONST(0xffff)
#define DPAUX_HPD_CONFIG_0_PLUG_MIN_TIME_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define DPAUX_HPD_CONFIG_0_PLUG_MIN_TIME_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)


// Register DPAUX_HPD_CONFIG
#define DPAUX_HPD_CONFIG                        _MK_ADDR_CONST(0x3d)
#define DPAUX_HPD_CONFIG_SECURE                         0x0
#define DPAUX_HPD_CONFIG_SCR                    0
#define DPAUX_HPD_CONFIG_WORD_COUNT                     0x1
#define DPAUX_HPD_CONFIG_RESET_VAL                      _MK_MASK_CONST(0x7d000fa)
#define DPAUX_HPD_CONFIG_RESET_MASK                     _MK_MASK_CONST(0xffffffff)
#define DPAUX_HPD_CONFIG_SW_DEFAULT_VAL                         _MK_MASK_CONST(0x0)
#define DPAUX_HPD_CONFIG_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define DPAUX_HPD_CONFIG_READ_MASK                      _MK_MASK_CONST(0xffffffff)
#define DPAUX_HPD_CONFIG_WRITE_MASK                     _MK_MASK_CONST(0xffffffff)
#define DPAUX_HPD_CONFIG_UNPLUG_MIN_TIME_SHIFT                  _MK_SHIFT_CONST(16)
#define DPAUX_HPD_CONFIG_UNPLUG_MIN_TIME_FIELD                  _MK_FIELD_CONST(0xffff, DPAUX_HPD_CONFIG_UNPLUG_MIN_TIME_SHIFT)
#define DPAUX_HPD_CONFIG_UNPLUG_MIN_TIME_RANGE                  31:16
#define DPAUX_HPD_CONFIG_UNPLUG_MIN_TIME_WOFFSET                        0x0
#define DPAUX_HPD_CONFIG_UNPLUG_MIN_TIME_DEFAULT                        _MK_MASK_CONST(0x7d0)
#define DPAUX_HPD_CONFIG_UNPLUG_MIN_TIME_DEFAULT_MASK                   _MK_MASK_CONST(0xffff)
#define DPAUX_HPD_CONFIG_UNPLUG_MIN_TIME_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define DPAUX_HPD_CONFIG_UNPLUG_MIN_TIME_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)

#define DPAUX_HPD_CONFIG_PLUG_MIN_TIME_SHIFT                    _MK_SHIFT_CONST(0)
#define DPAUX_HPD_CONFIG_PLUG_MIN_TIME_FIELD                    _MK_FIELD_CONST(0xffff, DPAUX_HPD_CONFIG_PLUG_MIN_TIME_SHIFT)
#define DPAUX_HPD_CONFIG_PLUG_MIN_TIME_RANGE                    15:0
#define DPAUX_HPD_CONFIG_PLUG_MIN_TIME_WOFFSET                  0x0
#define DPAUX_HPD_CONFIG_PLUG_MIN_TIME_DEFAULT                  _MK_MASK_CONST(0xfa)
#define DPAUX_HPD_CONFIG_PLUG_MIN_TIME_DEFAULT_MASK                     _MK_MASK_CONST(0xffff)
#define DPAUX_HPD_CONFIG_PLUG_MIN_TIME_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define DPAUX_HPD_CONFIG_PLUG_MIN_TIME_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)


// Register DPAUX_HPD_IRQ_CONFIG_0
#define DPAUX_HPD_IRQ_CONFIG_0                  _MK_ADDR_CONST(0x41)
#define DPAUX_HPD_IRQ_CONFIG_0_SECURE                   0x0
#define DPAUX_HPD_IRQ_CONFIG_0_SCR                      0
#define DPAUX_HPD_IRQ_CONFIG_0_WORD_COUNT                       0x1
#define DPAUX_HPD_IRQ_CONFIG_0_RESET_VAL                        _MK_MASK_CONST(0xfa)
#define DPAUX_HPD_IRQ_CONFIG_0_RESET_MASK                       _MK_MASK_CONST(0xffff)
#define DPAUX_HPD_IRQ_CONFIG_0_SW_DEFAULT_VAL                   _MK_MASK_CONST(0x0)
#define DPAUX_HPD_IRQ_CONFIG_0_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define DPAUX_HPD_IRQ_CONFIG_0_READ_MASK                        _MK_MASK_CONST(0xffff)
#define DPAUX_HPD_IRQ_CONFIG_0_WRITE_MASK                       _MK_MASK_CONST(0xffff)
#define DPAUX_HPD_IRQ_CONFIG_0_MIN_LOW_TIME_SHIFT                       _MK_SHIFT_CONST(0)
#define DPAUX_HPD_IRQ_CONFIG_0_MIN_LOW_TIME_FIELD                       _MK_FIELD_CONST(0xffff, DPAUX_HPD_IRQ_CONFIG_0_MIN_LOW_TIME_SHIFT)
#define DPAUX_HPD_IRQ_CONFIG_0_MIN_LOW_TIME_RANGE                       15:0
#define DPAUX_HPD_IRQ_CONFIG_0_MIN_LOW_TIME_WOFFSET                     0x0
#define DPAUX_HPD_IRQ_CONFIG_0_MIN_LOW_TIME_DEFAULT                     _MK_MASK_CONST(0xfa)
#define DPAUX_HPD_IRQ_CONFIG_0_MIN_LOW_TIME_DEFAULT_MASK                        _MK_MASK_CONST(0xffff)
#define DPAUX_HPD_IRQ_CONFIG_0_MIN_LOW_TIME_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define DPAUX_HPD_IRQ_CONFIG_0_MIN_LOW_TIME_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)


// Register DPAUX_HPD_IRQ_CONFIG
#define DPAUX_HPD_IRQ_CONFIG                    _MK_ADDR_CONST(0x41)
#define DPAUX_HPD_IRQ_CONFIG_SECURE                     0x0
#define DPAUX_HPD_IRQ_CONFIG_SCR                        0
#define DPAUX_HPD_IRQ_CONFIG_WORD_COUNT                         0x1
#define DPAUX_HPD_IRQ_CONFIG_RESET_VAL                  _MK_MASK_CONST(0xfa)
#define DPAUX_HPD_IRQ_CONFIG_RESET_MASK                         _MK_MASK_CONST(0xffff)
#define DPAUX_HPD_IRQ_CONFIG_SW_DEFAULT_VAL                     _MK_MASK_CONST(0x0)
#define DPAUX_HPD_IRQ_CONFIG_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define DPAUX_HPD_IRQ_CONFIG_READ_MASK                  _MK_MASK_CONST(0xffff)
#define DPAUX_HPD_IRQ_CONFIG_WRITE_MASK                         _MK_MASK_CONST(0xffff)
#define DPAUX_HPD_IRQ_CONFIG_MIN_LOW_TIME_SHIFT                 _MK_SHIFT_CONST(0)
#define DPAUX_HPD_IRQ_CONFIG_MIN_LOW_TIME_FIELD                 _MK_FIELD_CONST(0xffff, DPAUX_HPD_IRQ_CONFIG_MIN_LOW_TIME_SHIFT)
#define DPAUX_HPD_IRQ_CONFIG_MIN_LOW_TIME_RANGE                 15:0
#define DPAUX_HPD_IRQ_CONFIG_MIN_LOW_TIME_WOFFSET                       0x0
#define DPAUX_HPD_IRQ_CONFIG_MIN_LOW_TIME_DEFAULT                       _MK_MASK_CONST(0xfa)
#define DPAUX_HPD_IRQ_CONFIG_MIN_LOW_TIME_DEFAULT_MASK                  _MK_MASK_CONST(0xffff)
#define DPAUX_HPD_IRQ_CONFIG_MIN_LOW_TIME_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define DPAUX_HPD_IRQ_CONFIG_MIN_LOW_TIME_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)


// Register DPAUX_DP_AUX_CONFIG_0
#define DPAUX_DP_AUX_CONFIG_0                   _MK_ADDR_CONST(0x45)
#define DPAUX_DP_AUX_CONFIG_0_SECURE                    0x0
#define DPAUX_DP_AUX_CONFIG_0_SCR                       0
#define DPAUX_DP_AUX_CONFIG_0_WORD_COUNT                        0x1
#define DPAUX_DP_AUX_CONFIG_0_RESET_VAL                         _MK_MASK_CONST(0x190)
#define DPAUX_DP_AUX_CONFIG_0_RESET_MASK                        _MK_MASK_CONST(0xffff)
#define DPAUX_DP_AUX_CONFIG_0_SW_DEFAULT_VAL                    _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUX_CONFIG_0_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUX_CONFIG_0_READ_MASK                         _MK_MASK_CONST(0xffff)
#define DPAUX_DP_AUX_CONFIG_0_WRITE_MASK                        _MK_MASK_CONST(0xffff)
#define DPAUX_DP_AUX_CONFIG_0_TIMEOUT_SHIFT                     _MK_SHIFT_CONST(0)
#define DPAUX_DP_AUX_CONFIG_0_TIMEOUT_FIELD                     _MK_FIELD_CONST(0xffff, DPAUX_DP_AUX_CONFIG_0_TIMEOUT_SHIFT)
#define DPAUX_DP_AUX_CONFIG_0_TIMEOUT_RANGE                     15:0
#define DPAUX_DP_AUX_CONFIG_0_TIMEOUT_WOFFSET                   0x0
#define DPAUX_DP_AUX_CONFIG_0_TIMEOUT_DEFAULT                   _MK_MASK_CONST(0x190)
#define DPAUX_DP_AUX_CONFIG_0_TIMEOUT_DEFAULT_MASK                      _MK_MASK_CONST(0xffff)
#define DPAUX_DP_AUX_CONFIG_0_TIMEOUT_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUX_CONFIG_0_TIMEOUT_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)


// Register DPAUX_DP_AUX_CONFIG
#define DPAUX_DP_AUX_CONFIG                     _MK_ADDR_CONST(0x45)
#define DPAUX_DP_AUX_CONFIG_SECURE                      0x0
#define DPAUX_DP_AUX_CONFIG_SCR                         0
#define DPAUX_DP_AUX_CONFIG_WORD_COUNT                  0x1
#define DPAUX_DP_AUX_CONFIG_RESET_VAL                   _MK_MASK_CONST(0x190)
#define DPAUX_DP_AUX_CONFIG_RESET_MASK                  _MK_MASK_CONST(0xffff)
#define DPAUX_DP_AUX_CONFIG_SW_DEFAULT_VAL                      _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUX_CONFIG_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUX_CONFIG_READ_MASK                   _MK_MASK_CONST(0xffff)
#define DPAUX_DP_AUX_CONFIG_WRITE_MASK                  _MK_MASK_CONST(0xffff)
#define DPAUX_DP_AUX_CONFIG_TIMEOUT_SHIFT                       _MK_SHIFT_CONST(0)
#define DPAUX_DP_AUX_CONFIG_TIMEOUT_FIELD                       _MK_FIELD_CONST(0xffff, DPAUX_DP_AUX_CONFIG_TIMEOUT_SHIFT)
#define DPAUX_DP_AUX_CONFIG_TIMEOUT_RANGE                       15:0
#define DPAUX_DP_AUX_CONFIG_TIMEOUT_WOFFSET                     0x0
#define DPAUX_DP_AUX_CONFIG_TIMEOUT_DEFAULT                     _MK_MASK_CONST(0x190)
#define DPAUX_DP_AUX_CONFIG_TIMEOUT_DEFAULT_MASK                        _MK_MASK_CONST(0xffff)
#define DPAUX_DP_AUX_CONFIG_TIMEOUT_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define DPAUX_DP_AUX_CONFIG_TIMEOUT_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)


// Register DPAUX_HYBRID_PADCTL_0
#define DPAUX_HYBRID_PADCTL_0                   _MK_ADDR_CONST(0x49)
#define DPAUX_HYBRID_PADCTL_0_SECURE                    0x0
#define DPAUX_HYBRID_PADCTL_0_SCR                       0
#define DPAUX_HYBRID_PADCTL_0_WORD_COUNT                        0x1
#define DPAUX_HYBRID_PADCTL_0_RESET_VAL                         _MK_MASK_CONST(0x2462)
#define DPAUX_HYBRID_PADCTL_0_RESET_MASK                        _MK_MASK_CONST(0xf7ff)
#define DPAUX_HYBRID_PADCTL_0_SW_DEFAULT_VAL                    _MK_MASK_CONST(0x0)
#define DPAUX_HYBRID_PADCTL_0_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)
#define DPAUX_HYBRID_PADCTL_0_READ_MASK                         _MK_MASK_CONST(0xf7ff)
#define DPAUX_HYBRID_PADCTL_0_WRITE_MASK                        _MK_MASK_CONST(0xf7ff)
#define DPAUX_HYBRID_PADCTL_0_I2C_SDA_INPUT_RCV_SHIFT                   _MK_SHIFT_CONST(15)
#define DPAUX_HYBRID_PADCTL_0_I2C_SDA_INPUT_RCV_FIELD                   _MK_FIELD_CONST(0x1, DPAUX_HYBRID_PADCTL_0_I2C_SDA_INPUT_RCV_SHIFT)
#define DPAUX_HYBRID_PADCTL_0_I2C_SDA_INPUT_RCV_RANGE                   15:15
#define DPAUX_HYBRID_PADCTL_0_I2C_SDA_INPUT_RCV_WOFFSET                 0x0
#define DPAUX_HYBRID_PADCTL_0_I2C_SDA_INPUT_RCV_DEFAULT                 _MK_MASK_CONST(0x0)
#define DPAUX_HYBRID_PADCTL_0_I2C_SDA_INPUT_RCV_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define DPAUX_HYBRID_PADCTL_0_I2C_SDA_INPUT_RCV_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define DPAUX_HYBRID_PADCTL_0_I2C_SDA_INPUT_RCV_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define DPAUX_HYBRID_PADCTL_0_I2C_SDA_INPUT_RCV_INIT_ENUM                       DISABLE
#define DPAUX_HYBRID_PADCTL_0_I2C_SDA_INPUT_RCV_DISABLE                 _MK_ENUM_CONST(0)
#define DPAUX_HYBRID_PADCTL_0_I2C_SDA_INPUT_RCV_ENABLE                  _MK_ENUM_CONST(1)

#define DPAUX_HYBRID_PADCTL_0_I2C_SCL_INPUT_RCV_SHIFT                   _MK_SHIFT_CONST(14)
#define DPAUX_HYBRID_PADCTL_0_I2C_SCL_INPUT_RCV_FIELD                   _MK_FIELD_CONST(0x1, DPAUX_HYBRID_PADCTL_0_I2C_SCL_INPUT_RCV_SHIFT)
#define DPAUX_HYBRID_PADCTL_0_I2C_SCL_INPUT_RCV_RANGE                   14:14
#define DPAUX_HYBRID_PADCTL_0_I2C_SCL_INPUT_RCV_WOFFSET                 0x0
#define DPAUX_HYBRID_PADCTL_0_I2C_SCL_INPUT_RCV_DEFAULT                 _MK_MASK_CONST(0x0)
#define DPAUX_HYBRID_PADCTL_0_I2C_SCL_INPUT_RCV_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define DPAUX_HYBRID_PADCTL_0_I2C_SCL_INPUT_RCV_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define DPAUX_HYBRID_PADCTL_0_I2C_SCL_INPUT_RCV_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define DPAUX_HYBRID_PADCTL_0_I2C_SCL_INPUT_RCV_INIT_ENUM                       DISABLE
#define DPAUX_HYBRID_PADCTL_0_I2C_SCL_INPUT_RCV_DISABLE                 _MK_ENUM_CONST(0)
#define DPAUX_HYBRID_PADCTL_0_I2C_SCL_INPUT_RCV_ENABLE                  _MK_ENUM_CONST(1)

#define DPAUX_HYBRID_PADCTL_0_AUX_CMH_SHIFT                     _MK_SHIFT_CONST(12)
#define DPAUX_HYBRID_PADCTL_0_AUX_CMH_FIELD                     _MK_FIELD_CONST(0x3, DPAUX_HYBRID_PADCTL_0_AUX_CMH_SHIFT)
#define DPAUX_HYBRID_PADCTL_0_AUX_CMH_RANGE                     13:12
#define DPAUX_HYBRID_PADCTL_0_AUX_CMH_WOFFSET                   0x0
#define DPAUX_HYBRID_PADCTL_0_AUX_CMH_DEFAULT                   _MK_MASK_CONST(0x2)
#define DPAUX_HYBRID_PADCTL_0_AUX_CMH_DEFAULT_MASK                      _MK_MASK_CONST(0x3)
#define DPAUX_HYBRID_PADCTL_0_AUX_CMH_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define DPAUX_HYBRID_PADCTL_0_AUX_CMH_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)
#define DPAUX_HYBRID_PADCTL_0_AUX_CMH_INIT_ENUM                 V1_10
#define DPAUX_HYBRID_PADCTL_0_AUX_CMH_V0_10                     _MK_ENUM_CONST(0)
#define DPAUX_HYBRID_PADCTL_0_AUX_CMH_V0_55                     _MK_ENUM_CONST(1)
#define DPAUX_HYBRID_PADCTL_0_AUX_CMH_V1_10                     _MK_ENUM_CONST(2)
#define DPAUX_HYBRID_PADCTL_0_AUX_CMH_V1_60                     _MK_ENUM_CONST(3)

#define DPAUX_HYBRID_PADCTL_0_AUX_DRVZ_SHIFT                    _MK_SHIFT_CONST(8)
#define DPAUX_HYBRID_PADCTL_0_AUX_DRVZ_FIELD                    _MK_FIELD_CONST(0x7, DPAUX_HYBRID_PADCTL_0_AUX_DRVZ_SHIFT)
#define DPAUX_HYBRID_PADCTL_0_AUX_DRVZ_RANGE                    10:8
#define DPAUX_HYBRID_PADCTL_0_AUX_DRVZ_WOFFSET                  0x0
#define DPAUX_HYBRID_PADCTL_0_AUX_DRVZ_DEFAULT                  _MK_MASK_CONST(0x4)
#define DPAUX_HYBRID_PADCTL_0_AUX_DRVZ_DEFAULT_MASK                     _MK_MASK_CONST(0x7)
#define DPAUX_HYBRID_PADCTL_0_AUX_DRVZ_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define DPAUX_HYBRID_PADCTL_0_AUX_DRVZ_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define DPAUX_HYBRID_PADCTL_0_AUX_DRVZ_INIT_ENUM                        OHM_56_49
#define DPAUX_HYBRID_PADCTL_0_AUX_DRVZ_OHM_93_37                        _MK_ENUM_CONST(0)
#define DPAUX_HYBRID_PADCTL_0_AUX_DRVZ_OHM_70_12                        _MK_ENUM_CONST(1)
#define DPAUX_HYBRID_PADCTL_0_AUX_DRVZ_OHM_62_94                        _MK_ENUM_CONST(2)
#define DPAUX_HYBRID_PADCTL_0_AUX_DRVZ_OHM_51_53                        _MK_ENUM_CONST(3)
#define DPAUX_HYBRID_PADCTL_0_AUX_DRVZ_OHM_56_49                        _MK_ENUM_CONST(4)
#define DPAUX_HYBRID_PADCTL_0_AUX_DRVZ_OHM_47_15                        _MK_ENUM_CONST(5)
#define DPAUX_HYBRID_PADCTL_0_AUX_DRVZ_OHM_43_91                        _MK_ENUM_CONST(6)
#define DPAUX_HYBRID_PADCTL_0_AUX_DRVZ_OHM_38_10                        _MK_ENUM_CONST(7)

#define DPAUX_HYBRID_PADCTL_0_AUX_DRVI_SHIFT                    _MK_SHIFT_CONST(2)
#define DPAUX_HYBRID_PADCTL_0_AUX_DRVI_FIELD                    _MK_FIELD_CONST(0x3f, DPAUX_HYBRID_PADCTL_0_AUX_DRVI_SHIFT)
#define DPAUX_HYBRID_PADCTL_0_AUX_DRVI_RANGE                    7:2
#define DPAUX_HYBRID_PADCTL_0_AUX_DRVI_WOFFSET                  0x0
#define DPAUX_HYBRID_PADCTL_0_AUX_DRVI_DEFAULT                  _MK_MASK_CONST(0x18)
#define DPAUX_HYBRID_PADCTL_0_AUX_DRVI_DEFAULT_MASK                     _MK_MASK_CONST(0x3f)
#define DPAUX_HYBRID_PADCTL_0_AUX_DRVI_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define DPAUX_HYBRID_PADCTL_0_AUX_DRVI_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define DPAUX_HYBRID_PADCTL_0_AUX_DRVI_I00_00                   _MK_ENUM_CONST(0)
#define DPAUX_HYBRID_PADCTL_0_AUX_DRVI_I07_17                   _MK_ENUM_CONST(1)
#define DPAUX_HYBRID_PADCTL_0_AUX_DRVI_V07_38                   _MK_ENUM_CONST(2)
#define DPAUX_HYBRID_PADCTL_0_AUX_DRVI_V07_59                   _MK_ENUM_CONST(3)
#define DPAUX_HYBRID_PADCTL_0_AUX_DRVI_I07_81                   _MK_ENUM_CONST(4)
#define DPAUX_HYBRID_PADCTL_0_AUX_DRVI_I08_02                   _MK_ENUM_CONST(5)
#define DPAUX_HYBRID_PADCTL_0_AUX_DRVI_I08_23                   _MK_ENUM_CONST(6)
#define DPAUX_HYBRID_PADCTL_0_AUX_DRVI_I08_44                   _MK_ENUM_CONST(7)
#define DPAUX_HYBRID_PADCTL_0_AUX_DRVI_I08_65                   _MK_ENUM_CONST(8)
#define DPAUX_HYBRID_PADCTL_0_AUX_DRVI_I08_86                   _MK_ENUM_CONST(9)
#define DPAUX_HYBRID_PADCTL_0_AUX_DRVI_I09_07                   _MK_ENUM_CONST(10)
#define DPAUX_HYBRID_PADCTL_0_AUX_DRVI_I09_28                   _MK_ENUM_CONST(11)
#define DPAUX_HYBRID_PADCTL_0_AUX_DRVI_I09_49                   _MK_ENUM_CONST(12)
#define DPAUX_HYBRID_PADCTL_0_AUX_DRVI_I09_70                   _MK_ENUM_CONST(13)
#define DPAUX_HYBRID_PADCTL_0_AUX_DRVI_I09_91                   _MK_ENUM_CONST(14)
#define DPAUX_HYBRID_PADCTL_0_AUX_DRVI_I10_12                   _MK_ENUM_CONST(15)
#define DPAUX_HYBRID_PADCTL_0_AUX_DRVI_I10_33                   _MK_ENUM_CONST(16)
#define DPAUX_HYBRID_PADCTL_0_AUX_DRVI_I10_54                   _MK_ENUM_CONST(17)
#define DPAUX_HYBRID_PADCTL_0_AUX_DRVI_I10_75                   _MK_ENUM_CONST(18)
#define DPAUX_HYBRID_PADCTL_0_AUX_DRVI_I10_96                   _MK_ENUM_CONST(19)
#define DPAUX_HYBRID_PADCTL_0_AUX_DRVI_I11_17                   _MK_ENUM_CONST(20)
#define DPAUX_HYBRID_PADCTL_0_AUX_DRVI_I11_37                   _MK_ENUM_CONST(21)
#define DPAUX_HYBRID_PADCTL_0_AUX_DRVI_I11_58                   _MK_ENUM_CONST(22)
#define DPAUX_HYBRID_PADCTL_0_AUX_DRVI_I11_79                   _MK_ENUM_CONST(23)
#define DPAUX_HYBRID_PADCTL_0_AUX_DRVI_I12_00                   _MK_ENUM_CONST(24)
#define DPAUX_HYBRID_PADCTL_0_AUX_DRVI_I12_20                   _MK_ENUM_CONST(25)
#define DPAUX_HYBRID_PADCTL_0_AUX_DRVI_I12_41                   _MK_ENUM_CONST(26)
#define DPAUX_HYBRID_PADCTL_0_AUX_DRVI_I12_62                   _MK_ENUM_CONST(27)
#define DPAUX_HYBRID_PADCTL_0_AUX_DRVI_I12_82                   _MK_ENUM_CONST(28)
#define DPAUX_HYBRID_PADCTL_0_AUX_DRVI_I13_03                   _MK_ENUM_CONST(29)
#define DPAUX_HYBRID_PADCTL_0_AUX_DRVI_I13_23                   _MK_ENUM_CONST(30)
#define DPAUX_HYBRID_PADCTL_0_AUX_DRVI_I13_44                   _MK_ENUM_CONST(31)
#define DPAUX_HYBRID_PADCTL_0_AUX_DRVI_I13_64                   _MK_ENUM_CONST(32)
#define DPAUX_HYBRID_PADCTL_0_AUX_DRVI_I13_84                   _MK_ENUM_CONST(33)
#define DPAUX_HYBRID_PADCTL_0_AUX_DRVI_I14_04                   _MK_ENUM_CONST(34)
#define DPAUX_HYBRID_PADCTL_0_AUX_DRVI_I14_25                   _MK_ENUM_CONST(35)
#define DPAUX_HYBRID_PADCTL_0_AUX_DRVI_I14_45                   _MK_ENUM_CONST(36)
#define DPAUX_HYBRID_PADCTL_0_AUX_DRVI_I14_65                   _MK_ENUM_CONST(37)
#define DPAUX_HYBRID_PADCTL_0_AUX_DRVI_I14_85                   _MK_ENUM_CONST(38)
#define DPAUX_HYBRID_PADCTL_0_AUX_DRVI_I15_05                   _MK_ENUM_CONST(39)
#define DPAUX_HYBRID_PADCTL_0_AUX_DRVI_I15_24                   _MK_ENUM_CONST(40)
#define DPAUX_HYBRID_PADCTL_0_AUX_DRVI_I15_44                   _MK_ENUM_CONST(41)
#define DPAUX_HYBRID_PADCTL_0_AUX_DRVI_I15_63                   _MK_ENUM_CONST(42)
#define DPAUX_HYBRID_PADCTL_0_AUX_DRVI_I15_83                   _MK_ENUM_CONST(43)
#define DPAUX_HYBRID_PADCTL_0_AUX_DRVI_I16_02                   _MK_ENUM_CONST(44)
#define DPAUX_HYBRID_PADCTL_0_AUX_DRVI_I16_21                   _MK_ENUM_CONST(45)
#define DPAUX_HYBRID_PADCTL_0_AUX_DRVI_I16_40                   _MK_ENUM_CONST(46)
#define DPAUX_HYBRID_PADCTL_0_AUX_DRVI_I16_59                   _MK_ENUM_CONST(47)
#define DPAUX_HYBRID_PADCTL_0_AUX_DRVI_I16_78                   _MK_ENUM_CONST(48)
#define DPAUX_HYBRID_PADCTL_0_AUX_DRVI_I16_96                   _MK_ENUM_CONST(49)
#define DPAUX_HYBRID_PADCTL_0_AUX_DRVI_I17_14                   _MK_ENUM_CONST(50)
#define DPAUX_HYBRID_PADCTL_0_AUX_DRVI_I17_32                   _MK_ENUM_CONST(51)
#define DPAUX_HYBRID_PADCTL_0_AUX_DRVI_I17_49                   _MK_ENUM_CONST(52)
#define DPAUX_HYBRID_PADCTL_0_AUX_DRVI_I17_66                   _MK_ENUM_CONST(53)
#define DPAUX_HYBRID_PADCTL_0_AUX_DRVI_I17_82                   _MK_ENUM_CONST(54)
#define DPAUX_HYBRID_PADCTL_0_AUX_DRVI_I17_98                   _MK_ENUM_CONST(55)
#define DPAUX_HYBRID_PADCTL_0_AUX_DRVI_I18_13                   _MK_ENUM_CONST(56)
#define DPAUX_HYBRID_PADCTL_0_AUX_DRVI_I18_28                   _MK_ENUM_CONST(57)
#define DPAUX_HYBRID_PADCTL_0_AUX_DRVI_I18_43                   _MK_ENUM_CONST(58)
#define DPAUX_HYBRID_PADCTL_0_AUX_DRVI_I18_56                   _MK_ENUM_CONST(59)
#define DPAUX_HYBRID_PADCTL_0_AUX_DRVI_I18_69                   _MK_ENUM_CONST(60)
#define DPAUX_HYBRID_PADCTL_0_AUX_DRVI_I18_82                   _MK_ENUM_CONST(61)
#define DPAUX_HYBRID_PADCTL_0_AUX_DRVI_I18_94                   _MK_ENUM_CONST(62)
#define DPAUX_HYBRID_PADCTL_0_AUX_DRVI_I19_05                   _MK_ENUM_CONST(63)

#define DPAUX_HYBRID_PADCTL_0_AUX_INPUT_RCV_SHIFT                       _MK_SHIFT_CONST(1)
#define DPAUX_HYBRID_PADCTL_0_AUX_INPUT_RCV_FIELD                       _MK_FIELD_CONST(0x1, DPAUX_HYBRID_PADCTL_0_AUX_INPUT_RCV_SHIFT)
#define DPAUX_HYBRID_PADCTL_0_AUX_INPUT_RCV_RANGE                       1:1
#define DPAUX_HYBRID_PADCTL_0_AUX_INPUT_RCV_WOFFSET                     0x0
#define DPAUX_HYBRID_PADCTL_0_AUX_INPUT_RCV_DEFAULT                     _MK_MASK_CONST(0x1)
#define DPAUX_HYBRID_PADCTL_0_AUX_INPUT_RCV_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define DPAUX_HYBRID_PADCTL_0_AUX_INPUT_RCV_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define DPAUX_HYBRID_PADCTL_0_AUX_INPUT_RCV_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define DPAUX_HYBRID_PADCTL_0_AUX_INPUT_RCV_INIT_ENUM                   ENABLE
#define DPAUX_HYBRID_PADCTL_0_AUX_INPUT_RCV_DISABLE                     _MK_ENUM_CONST(0)
#define DPAUX_HYBRID_PADCTL_0_AUX_INPUT_RCV_ENABLE                      _MK_ENUM_CONST(1)

#define DPAUX_HYBRID_PADCTL_0_MODE_SHIFT                        _MK_SHIFT_CONST(0)
#define DPAUX_HYBRID_PADCTL_0_MODE_FIELD                        _MK_FIELD_CONST(0x1, DPAUX_HYBRID_PADCTL_0_MODE_SHIFT)
#define DPAUX_HYBRID_PADCTL_0_MODE_RANGE                        0:0
#define DPAUX_HYBRID_PADCTL_0_MODE_WOFFSET                      0x0
#define DPAUX_HYBRID_PADCTL_0_MODE_DEFAULT                      _MK_MASK_CONST(0x0)
#define DPAUX_HYBRID_PADCTL_0_MODE_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define DPAUX_HYBRID_PADCTL_0_MODE_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define DPAUX_HYBRID_PADCTL_0_MODE_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define DPAUX_HYBRID_PADCTL_0_MODE_INIT_ENUM                    AUX
#define DPAUX_HYBRID_PADCTL_0_MODE_AUX                  _MK_ENUM_CONST(0)
#define DPAUX_HYBRID_PADCTL_0_MODE_I2C                  _MK_ENUM_CONST(1)


// Register DPAUX_HYBRID_PADCTL
#define DPAUX_HYBRID_PADCTL                     _MK_ADDR_CONST(0x49)
#define DPAUX_HYBRID_PADCTL_SECURE                      0x0
#define DPAUX_HYBRID_PADCTL_SCR                         0
#define DPAUX_HYBRID_PADCTL_WORD_COUNT                  0x1
#define DPAUX_HYBRID_PADCTL_RESET_VAL                   _MK_MASK_CONST(0x2462)
#define DPAUX_HYBRID_PADCTL_RESET_MASK                  _MK_MASK_CONST(0xf7ff)
#define DPAUX_HYBRID_PADCTL_SW_DEFAULT_VAL                      _MK_MASK_CONST(0x0)
#define DPAUX_HYBRID_PADCTL_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define DPAUX_HYBRID_PADCTL_READ_MASK                   _MK_MASK_CONST(0xf7ff)
#define DPAUX_HYBRID_PADCTL_WRITE_MASK                  _MK_MASK_CONST(0xf7ff)
#define DPAUX_HYBRID_PADCTL_I2C_SDA_INPUT_RCV_SHIFT                     _MK_SHIFT_CONST(15)
#define DPAUX_HYBRID_PADCTL_I2C_SDA_INPUT_RCV_FIELD                     _MK_FIELD_CONST(0x1, DPAUX_HYBRID_PADCTL_I2C_SDA_INPUT_RCV_SHIFT)
#define DPAUX_HYBRID_PADCTL_I2C_SDA_INPUT_RCV_RANGE                     15:15
#define DPAUX_HYBRID_PADCTL_I2C_SDA_INPUT_RCV_WOFFSET                   0x0
#define DPAUX_HYBRID_PADCTL_I2C_SDA_INPUT_RCV_DEFAULT                   _MK_MASK_CONST(0x0)
#define DPAUX_HYBRID_PADCTL_I2C_SDA_INPUT_RCV_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define DPAUX_HYBRID_PADCTL_I2C_SDA_INPUT_RCV_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define DPAUX_HYBRID_PADCTL_I2C_SDA_INPUT_RCV_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)
#define DPAUX_HYBRID_PADCTL_I2C_SDA_INPUT_RCV_INIT_ENUM                 DISABLE
#define DPAUX_HYBRID_PADCTL_I2C_SDA_INPUT_RCV_DISABLE                   _MK_ENUM_CONST(0)
#define DPAUX_HYBRID_PADCTL_I2C_SDA_INPUT_RCV_ENABLE                    _MK_ENUM_CONST(1)

#define DPAUX_HYBRID_PADCTL_I2C_SCL_INPUT_RCV_SHIFT                     _MK_SHIFT_CONST(14)
#define DPAUX_HYBRID_PADCTL_I2C_SCL_INPUT_RCV_FIELD                     _MK_FIELD_CONST(0x1, DPAUX_HYBRID_PADCTL_I2C_SCL_INPUT_RCV_SHIFT)
#define DPAUX_HYBRID_PADCTL_I2C_SCL_INPUT_RCV_RANGE                     14:14
#define DPAUX_HYBRID_PADCTL_I2C_SCL_INPUT_RCV_WOFFSET                   0x0
#define DPAUX_HYBRID_PADCTL_I2C_SCL_INPUT_RCV_DEFAULT                   _MK_MASK_CONST(0x0)
#define DPAUX_HYBRID_PADCTL_I2C_SCL_INPUT_RCV_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define DPAUX_HYBRID_PADCTL_I2C_SCL_INPUT_RCV_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define DPAUX_HYBRID_PADCTL_I2C_SCL_INPUT_RCV_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)
#define DPAUX_HYBRID_PADCTL_I2C_SCL_INPUT_RCV_INIT_ENUM                 DISABLE
#define DPAUX_HYBRID_PADCTL_I2C_SCL_INPUT_RCV_DISABLE                   _MK_ENUM_CONST(0)
#define DPAUX_HYBRID_PADCTL_I2C_SCL_INPUT_RCV_ENABLE                    _MK_ENUM_CONST(1)

#define DPAUX_HYBRID_PADCTL_AUX_CMH_SHIFT                       _MK_SHIFT_CONST(12)
#define DPAUX_HYBRID_PADCTL_AUX_CMH_FIELD                       _MK_FIELD_CONST(0x3, DPAUX_HYBRID_PADCTL_AUX_CMH_SHIFT)
#define DPAUX_HYBRID_PADCTL_AUX_CMH_RANGE                       13:12
#define DPAUX_HYBRID_PADCTL_AUX_CMH_WOFFSET                     0x0
#define DPAUX_HYBRID_PADCTL_AUX_CMH_DEFAULT                     _MK_MASK_CONST(0x2)
#define DPAUX_HYBRID_PADCTL_AUX_CMH_DEFAULT_MASK                        _MK_MASK_CONST(0x3)
#define DPAUX_HYBRID_PADCTL_AUX_CMH_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define DPAUX_HYBRID_PADCTL_AUX_CMH_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define DPAUX_HYBRID_PADCTL_AUX_CMH_INIT_ENUM                   V1_10
#define DPAUX_HYBRID_PADCTL_AUX_CMH_V0_10                       _MK_ENUM_CONST(0)
#define DPAUX_HYBRID_PADCTL_AUX_CMH_V0_55                       _MK_ENUM_CONST(1)
#define DPAUX_HYBRID_PADCTL_AUX_CMH_V1_10                       _MK_ENUM_CONST(2)
#define DPAUX_HYBRID_PADCTL_AUX_CMH_V1_60                       _MK_ENUM_CONST(3)

#define DPAUX_HYBRID_PADCTL_AUX_DRVZ_SHIFT                      _MK_SHIFT_CONST(8)
#define DPAUX_HYBRID_PADCTL_AUX_DRVZ_FIELD                      _MK_FIELD_CONST(0x7, DPAUX_HYBRID_PADCTL_AUX_DRVZ_SHIFT)
#define DPAUX_HYBRID_PADCTL_AUX_DRVZ_RANGE                      10:8
#define DPAUX_HYBRID_PADCTL_AUX_DRVZ_WOFFSET                    0x0
#define DPAUX_HYBRID_PADCTL_AUX_DRVZ_DEFAULT                    _MK_MASK_CONST(0x4)
#define DPAUX_HYBRID_PADCTL_AUX_DRVZ_DEFAULT_MASK                       _MK_MASK_CONST(0x7)
#define DPAUX_HYBRID_PADCTL_AUX_DRVZ_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define DPAUX_HYBRID_PADCTL_AUX_DRVZ_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define DPAUX_HYBRID_PADCTL_AUX_DRVZ_INIT_ENUM                  OHM_56_49
#define DPAUX_HYBRID_PADCTL_AUX_DRVZ_OHM_93_37                  _MK_ENUM_CONST(0)
#define DPAUX_HYBRID_PADCTL_AUX_DRVZ_OHM_70_12                  _MK_ENUM_CONST(1)
#define DPAUX_HYBRID_PADCTL_AUX_DRVZ_OHM_62_94                  _MK_ENUM_CONST(2)
#define DPAUX_HYBRID_PADCTL_AUX_DRVZ_OHM_51_53                  _MK_ENUM_CONST(3)
#define DPAUX_HYBRID_PADCTL_AUX_DRVZ_OHM_56_49                  _MK_ENUM_CONST(4)
#define DPAUX_HYBRID_PADCTL_AUX_DRVZ_OHM_47_15                  _MK_ENUM_CONST(5)
#define DPAUX_HYBRID_PADCTL_AUX_DRVZ_OHM_43_91                  _MK_ENUM_CONST(6)
#define DPAUX_HYBRID_PADCTL_AUX_DRVZ_OHM_38_10                  _MK_ENUM_CONST(7)

#define DPAUX_HYBRID_PADCTL_AUX_DRVI_SHIFT                      _MK_SHIFT_CONST(2)
#define DPAUX_HYBRID_PADCTL_AUX_DRVI_FIELD                      _MK_FIELD_CONST(0x3f, DPAUX_HYBRID_PADCTL_AUX_DRVI_SHIFT)
#define DPAUX_HYBRID_PADCTL_AUX_DRVI_RANGE                      7:2
#define DPAUX_HYBRID_PADCTL_AUX_DRVI_WOFFSET                    0x0
#define DPAUX_HYBRID_PADCTL_AUX_DRVI_DEFAULT                    _MK_MASK_CONST(0x18)
#define DPAUX_HYBRID_PADCTL_AUX_DRVI_DEFAULT_MASK                       _MK_MASK_CONST(0x3f)
#define DPAUX_HYBRID_PADCTL_AUX_DRVI_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define DPAUX_HYBRID_PADCTL_AUX_DRVI_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define DPAUX_HYBRID_PADCTL_AUX_DRVI_I00_00                     _MK_ENUM_CONST(0)
#define DPAUX_HYBRID_PADCTL_AUX_DRVI_I07_17                     _MK_ENUM_CONST(1)
#define DPAUX_HYBRID_PADCTL_AUX_DRVI_V07_38                     _MK_ENUM_CONST(2)
#define DPAUX_HYBRID_PADCTL_AUX_DRVI_V07_59                     _MK_ENUM_CONST(3)
#define DPAUX_HYBRID_PADCTL_AUX_DRVI_I07_81                     _MK_ENUM_CONST(4)
#define DPAUX_HYBRID_PADCTL_AUX_DRVI_I08_02                     _MK_ENUM_CONST(5)
#define DPAUX_HYBRID_PADCTL_AUX_DRVI_I08_23                     _MK_ENUM_CONST(6)
#define DPAUX_HYBRID_PADCTL_AUX_DRVI_I08_44                     _MK_ENUM_CONST(7)
#define DPAUX_HYBRID_PADCTL_AUX_DRVI_I08_65                     _MK_ENUM_CONST(8)
#define DPAUX_HYBRID_PADCTL_AUX_DRVI_I08_86                     _MK_ENUM_CONST(9)
#define DPAUX_HYBRID_PADCTL_AUX_DRVI_I09_07                     _MK_ENUM_CONST(10)
#define DPAUX_HYBRID_PADCTL_AUX_DRVI_I09_28                     _MK_ENUM_CONST(11)
#define DPAUX_HYBRID_PADCTL_AUX_DRVI_I09_49                     _MK_ENUM_CONST(12)
#define DPAUX_HYBRID_PADCTL_AUX_DRVI_I09_70                     _MK_ENUM_CONST(13)
#define DPAUX_HYBRID_PADCTL_AUX_DRVI_I09_91                     _MK_ENUM_CONST(14)
#define DPAUX_HYBRID_PADCTL_AUX_DRVI_I10_12                     _MK_ENUM_CONST(15)
#define DPAUX_HYBRID_PADCTL_AUX_DRVI_I10_33                     _MK_ENUM_CONST(16)
#define DPAUX_HYBRID_PADCTL_AUX_DRVI_I10_54                     _MK_ENUM_CONST(17)
#define DPAUX_HYBRID_PADCTL_AUX_DRVI_I10_75                     _MK_ENUM_CONST(18)
#define DPAUX_HYBRID_PADCTL_AUX_DRVI_I10_96                     _MK_ENUM_CONST(19)
#define DPAUX_HYBRID_PADCTL_AUX_DRVI_I11_17                     _MK_ENUM_CONST(20)
#define DPAUX_HYBRID_PADCTL_AUX_DRVI_I11_37                     _MK_ENUM_CONST(21)
#define DPAUX_HYBRID_PADCTL_AUX_DRVI_I11_58                     _MK_ENUM_CONST(22)
#define DPAUX_HYBRID_PADCTL_AUX_DRVI_I11_79                     _MK_ENUM_CONST(23)
#define DPAUX_HYBRID_PADCTL_AUX_DRVI_I12_00                     _MK_ENUM_CONST(24)
#define DPAUX_HYBRID_PADCTL_AUX_DRVI_I12_20                     _MK_ENUM_CONST(25)
#define DPAUX_HYBRID_PADCTL_AUX_DRVI_I12_41                     _MK_ENUM_CONST(26)
#define DPAUX_HYBRID_PADCTL_AUX_DRVI_I12_62                     _MK_ENUM_CONST(27)
#define DPAUX_HYBRID_PADCTL_AUX_DRVI_I12_82                     _MK_ENUM_CONST(28)
#define DPAUX_HYBRID_PADCTL_AUX_DRVI_I13_03                     _MK_ENUM_CONST(29)
#define DPAUX_HYBRID_PADCTL_AUX_DRVI_I13_23                     _MK_ENUM_CONST(30)
#define DPAUX_HYBRID_PADCTL_AUX_DRVI_I13_44                     _MK_ENUM_CONST(31)
#define DPAUX_HYBRID_PADCTL_AUX_DRVI_I13_64                     _MK_ENUM_CONST(32)
#define DPAUX_HYBRID_PADCTL_AUX_DRVI_I13_84                     _MK_ENUM_CONST(33)
#define DPAUX_HYBRID_PADCTL_AUX_DRVI_I14_04                     _MK_ENUM_CONST(34)
#define DPAUX_HYBRID_PADCTL_AUX_DRVI_I14_25                     _MK_ENUM_CONST(35)
#define DPAUX_HYBRID_PADCTL_AUX_DRVI_I14_45                     _MK_ENUM_CONST(36)
#define DPAUX_HYBRID_PADCTL_AUX_DRVI_I14_65                     _MK_ENUM_CONST(37)
#define DPAUX_HYBRID_PADCTL_AUX_DRVI_I14_85                     _MK_ENUM_CONST(38)
#define DPAUX_HYBRID_PADCTL_AUX_DRVI_I15_05                     _MK_ENUM_CONST(39)
#define DPAUX_HYBRID_PADCTL_AUX_DRVI_I15_24                     _MK_ENUM_CONST(40)
#define DPAUX_HYBRID_PADCTL_AUX_DRVI_I15_44                     _MK_ENUM_CONST(41)
#define DPAUX_HYBRID_PADCTL_AUX_DRVI_I15_63                     _MK_ENUM_CONST(42)
#define DPAUX_HYBRID_PADCTL_AUX_DRVI_I15_83                     _MK_ENUM_CONST(43)
#define DPAUX_HYBRID_PADCTL_AUX_DRVI_I16_02                     _MK_ENUM_CONST(44)
#define DPAUX_HYBRID_PADCTL_AUX_DRVI_I16_21                     _MK_ENUM_CONST(45)
#define DPAUX_HYBRID_PADCTL_AUX_DRVI_I16_40                     _MK_ENUM_CONST(46)
#define DPAUX_HYBRID_PADCTL_AUX_DRVI_I16_59                     _MK_ENUM_CONST(47)
#define DPAUX_HYBRID_PADCTL_AUX_DRVI_I16_78                     _MK_ENUM_CONST(48)
#define DPAUX_HYBRID_PADCTL_AUX_DRVI_I16_96                     _MK_ENUM_CONST(49)
#define DPAUX_HYBRID_PADCTL_AUX_DRVI_I17_14                     _MK_ENUM_CONST(50)
#define DPAUX_HYBRID_PADCTL_AUX_DRVI_I17_32                     _MK_ENUM_CONST(51)
#define DPAUX_HYBRID_PADCTL_AUX_DRVI_I17_49                     _MK_ENUM_CONST(52)
#define DPAUX_HYBRID_PADCTL_AUX_DRVI_I17_66                     _MK_ENUM_CONST(53)
#define DPAUX_HYBRID_PADCTL_AUX_DRVI_I17_82                     _MK_ENUM_CONST(54)
#define DPAUX_HYBRID_PADCTL_AUX_DRVI_I17_98                     _MK_ENUM_CONST(55)
#define DPAUX_HYBRID_PADCTL_AUX_DRVI_I18_13                     _MK_ENUM_CONST(56)
#define DPAUX_HYBRID_PADCTL_AUX_DRVI_I18_28                     _MK_ENUM_CONST(57)
#define DPAUX_HYBRID_PADCTL_AUX_DRVI_I18_43                     _MK_ENUM_CONST(58)
#define DPAUX_HYBRID_PADCTL_AUX_DRVI_I18_56                     _MK_ENUM_CONST(59)
#define DPAUX_HYBRID_PADCTL_AUX_DRVI_I18_69                     _MK_ENUM_CONST(60)
#define DPAUX_HYBRID_PADCTL_AUX_DRVI_I18_82                     _MK_ENUM_CONST(61)
#define DPAUX_HYBRID_PADCTL_AUX_DRVI_I18_94                     _MK_ENUM_CONST(62)
#define DPAUX_HYBRID_PADCTL_AUX_DRVI_I19_05                     _MK_ENUM_CONST(63)

#define DPAUX_HYBRID_PADCTL_AUX_INPUT_RCV_SHIFT                 _MK_SHIFT_CONST(1)
#define DPAUX_HYBRID_PADCTL_AUX_INPUT_RCV_FIELD                 _MK_FIELD_CONST(0x1, DPAUX_HYBRID_PADCTL_AUX_INPUT_RCV_SHIFT)
#define DPAUX_HYBRID_PADCTL_AUX_INPUT_RCV_RANGE                 1:1
#define DPAUX_HYBRID_PADCTL_AUX_INPUT_RCV_WOFFSET                       0x0
#define DPAUX_HYBRID_PADCTL_AUX_INPUT_RCV_DEFAULT                       _MK_MASK_CONST(0x1)
#define DPAUX_HYBRID_PADCTL_AUX_INPUT_RCV_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define DPAUX_HYBRID_PADCTL_AUX_INPUT_RCV_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define DPAUX_HYBRID_PADCTL_AUX_INPUT_RCV_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define DPAUX_HYBRID_PADCTL_AUX_INPUT_RCV_INIT_ENUM                     ENABLE
#define DPAUX_HYBRID_PADCTL_AUX_INPUT_RCV_DISABLE                       _MK_ENUM_CONST(0)
#define DPAUX_HYBRID_PADCTL_AUX_INPUT_RCV_ENABLE                        _MK_ENUM_CONST(1)

#define DPAUX_HYBRID_PADCTL_MODE_SHIFT                  _MK_SHIFT_CONST(0)
#define DPAUX_HYBRID_PADCTL_MODE_FIELD                  _MK_FIELD_CONST(0x1, DPAUX_HYBRID_PADCTL_MODE_SHIFT)
#define DPAUX_HYBRID_PADCTL_MODE_RANGE                  0:0
#define DPAUX_HYBRID_PADCTL_MODE_WOFFSET                        0x0
#define DPAUX_HYBRID_PADCTL_MODE_DEFAULT                        _MK_MASK_CONST(0x0)
#define DPAUX_HYBRID_PADCTL_MODE_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define DPAUX_HYBRID_PADCTL_MODE_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define DPAUX_HYBRID_PADCTL_MODE_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define DPAUX_HYBRID_PADCTL_MODE_INIT_ENUM                      AUX
#define DPAUX_HYBRID_PADCTL_MODE_AUX                    _MK_ENUM_CONST(0)
#define DPAUX_HYBRID_PADCTL_MODE_I2C                    _MK_ENUM_CONST(1)


// Register DPAUX_HYBRID_SPARE_0
#define DPAUX_HYBRID_SPARE_0                    _MK_ADDR_CONST(0x4d)
#define DPAUX_HYBRID_SPARE_0_SECURE                     0x0
#define DPAUX_HYBRID_SPARE_0_SCR                        0
#define DPAUX_HYBRID_SPARE_0_WORD_COUNT                         0x1
#define DPAUX_HYBRID_SPARE_0_RESET_VAL                  _MK_MASK_CONST(0x1)
#define DPAUX_HYBRID_SPARE_0_RESET_MASK                         _MK_MASK_CONST(0xffffffff)
#define DPAUX_HYBRID_SPARE_0_SW_DEFAULT_VAL                     _MK_MASK_CONST(0x0)
#define DPAUX_HYBRID_SPARE_0_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define DPAUX_HYBRID_SPARE_0_READ_MASK                  _MK_MASK_CONST(0xffffffff)
#define DPAUX_HYBRID_SPARE_0_WRITE_MASK                         _MK_MASK_CONST(0xffffffff)
#define DPAUX_HYBRID_SPARE_0_REG_SHIFT                  _MK_SHIFT_CONST(2)
#define DPAUX_HYBRID_SPARE_0_REG_FIELD                  _MK_FIELD_CONST(0x3fffffff, DPAUX_HYBRID_SPARE_0_REG_SHIFT)
#define DPAUX_HYBRID_SPARE_0_REG_RANGE                  31:2
#define DPAUX_HYBRID_SPARE_0_REG_WOFFSET                        0x0
#define DPAUX_HYBRID_SPARE_0_REG_DEFAULT                        _MK_MASK_CONST(0x0)
#define DPAUX_HYBRID_SPARE_0_REG_DEFAULT_MASK                   _MK_MASK_CONST(0x3fffffff)
#define DPAUX_HYBRID_SPARE_0_REG_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define DPAUX_HYBRID_SPARE_0_REG_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)

#define DPAUX_HYBRID_SPARE_0_RCV_33_18_SEL_SHIFT                        _MK_SHIFT_CONST(1)
#define DPAUX_HYBRID_SPARE_0_RCV_33_18_SEL_FIELD                        _MK_FIELD_CONST(0x1, DPAUX_HYBRID_SPARE_0_RCV_33_18_SEL_SHIFT)
#define DPAUX_HYBRID_SPARE_0_RCV_33_18_SEL_RANGE                        1:1
#define DPAUX_HYBRID_SPARE_0_RCV_33_18_SEL_WOFFSET                      0x0
#define DPAUX_HYBRID_SPARE_0_RCV_33_18_SEL_DEFAULT                      _MK_MASK_CONST(0x0)
#define DPAUX_HYBRID_SPARE_0_RCV_33_18_SEL_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define DPAUX_HYBRID_SPARE_0_RCV_33_18_SEL_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define DPAUX_HYBRID_SPARE_0_RCV_33_18_SEL_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define DPAUX_HYBRID_SPARE_0_RCV_33_18_SEL_INIT_ENUM                    SEL_1_8V
#define DPAUX_HYBRID_SPARE_0_RCV_33_18_SEL_SEL_3_3V                     _MK_ENUM_CONST(1)
#define DPAUX_HYBRID_SPARE_0_RCV_33_18_SEL_SEL_1_8V                     _MK_ENUM_CONST(0)

#define DPAUX_HYBRID_SPARE_0_PAD_PWR_SHIFT                      _MK_SHIFT_CONST(0)
#define DPAUX_HYBRID_SPARE_0_PAD_PWR_FIELD                      _MK_FIELD_CONST(0x1, DPAUX_HYBRID_SPARE_0_PAD_PWR_SHIFT)
#define DPAUX_HYBRID_SPARE_0_PAD_PWR_RANGE                      0:0
#define DPAUX_HYBRID_SPARE_0_PAD_PWR_WOFFSET                    0x0
#define DPAUX_HYBRID_SPARE_0_PAD_PWR_DEFAULT                    _MK_MASK_CONST(0x1)
#define DPAUX_HYBRID_SPARE_0_PAD_PWR_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define DPAUX_HYBRID_SPARE_0_PAD_PWR_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define DPAUX_HYBRID_SPARE_0_PAD_PWR_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define DPAUX_HYBRID_SPARE_0_PAD_PWR_INIT_ENUM                  POWERDOWN
#define DPAUX_HYBRID_SPARE_0_PAD_PWR_POWERUP                    _MK_ENUM_CONST(0)
#define DPAUX_HYBRID_SPARE_0_PAD_PWR_POWERDOWN                  _MK_ENUM_CONST(1)


// Register DPAUX_HYBRID_SPARE
#define DPAUX_HYBRID_SPARE                      _MK_ADDR_CONST(0x4d)
#define DPAUX_HYBRID_SPARE_SECURE                       0x0
#define DPAUX_HYBRID_SPARE_SCR                  0
#define DPAUX_HYBRID_SPARE_WORD_COUNT                   0x1
#define DPAUX_HYBRID_SPARE_RESET_VAL                    _MK_MASK_CONST(0x1)
#define DPAUX_HYBRID_SPARE_RESET_MASK                   _MK_MASK_CONST(0xffffffff)
#define DPAUX_HYBRID_SPARE_SW_DEFAULT_VAL                       _MK_MASK_CONST(0x0)
#define DPAUX_HYBRID_SPARE_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define DPAUX_HYBRID_SPARE_READ_MASK                    _MK_MASK_CONST(0xffffffff)
#define DPAUX_HYBRID_SPARE_WRITE_MASK                   _MK_MASK_CONST(0xffffffff)
#define DPAUX_HYBRID_SPARE_REG_SHIFT                    _MK_SHIFT_CONST(2)
#define DPAUX_HYBRID_SPARE_REG_FIELD                    _MK_FIELD_CONST(0x3fffffff, DPAUX_HYBRID_SPARE_REG_SHIFT)
#define DPAUX_HYBRID_SPARE_REG_RANGE                    31:2
#define DPAUX_HYBRID_SPARE_REG_WOFFSET                  0x0
#define DPAUX_HYBRID_SPARE_REG_DEFAULT                  _MK_MASK_CONST(0x0)
#define DPAUX_HYBRID_SPARE_REG_DEFAULT_MASK                     _MK_MASK_CONST(0x3fffffff)
#define DPAUX_HYBRID_SPARE_REG_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define DPAUX_HYBRID_SPARE_REG_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)

#define DPAUX_HYBRID_SPARE_RCV_33_18_SEL_SHIFT                  _MK_SHIFT_CONST(1)
#define DPAUX_HYBRID_SPARE_RCV_33_18_SEL_FIELD                  _MK_FIELD_CONST(0x1, DPAUX_HYBRID_SPARE_RCV_33_18_SEL_SHIFT)
#define DPAUX_HYBRID_SPARE_RCV_33_18_SEL_RANGE                  1:1
#define DPAUX_HYBRID_SPARE_RCV_33_18_SEL_WOFFSET                        0x0
#define DPAUX_HYBRID_SPARE_RCV_33_18_SEL_DEFAULT                        _MK_MASK_CONST(0x0)
#define DPAUX_HYBRID_SPARE_RCV_33_18_SEL_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define DPAUX_HYBRID_SPARE_RCV_33_18_SEL_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define DPAUX_HYBRID_SPARE_RCV_33_18_SEL_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define DPAUX_HYBRID_SPARE_RCV_33_18_SEL_INIT_ENUM                      SEL_1_8V
#define DPAUX_HYBRID_SPARE_RCV_33_18_SEL_SEL_3_3V                       _MK_ENUM_CONST(1)
#define DPAUX_HYBRID_SPARE_RCV_33_18_SEL_SEL_1_8V                       _MK_ENUM_CONST(0)

#define DPAUX_HYBRID_SPARE_PAD_PWR_SHIFT                        _MK_SHIFT_CONST(0)
#define DPAUX_HYBRID_SPARE_PAD_PWR_FIELD                        _MK_FIELD_CONST(0x1, DPAUX_HYBRID_SPARE_PAD_PWR_SHIFT)
#define DPAUX_HYBRID_SPARE_PAD_PWR_RANGE                        0:0
#define DPAUX_HYBRID_SPARE_PAD_PWR_WOFFSET                      0x0
#define DPAUX_HYBRID_SPARE_PAD_PWR_DEFAULT                      _MK_MASK_CONST(0x1)
#define DPAUX_HYBRID_SPARE_PAD_PWR_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define DPAUX_HYBRID_SPARE_PAD_PWR_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define DPAUX_HYBRID_SPARE_PAD_PWR_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define DPAUX_HYBRID_SPARE_PAD_PWR_INIT_ENUM                    POWERDOWN
#define DPAUX_HYBRID_SPARE_PAD_PWR_POWERUP                      _MK_ENUM_CONST(0)
#define DPAUX_HYBRID_SPARE_PAD_PWR_POWERDOWN                    _MK_ENUM_CONST(1)


// Register DPAUX_SCRATCH_REG0_0
#define DPAUX_SCRATCH_REG0_0                    _MK_ADDR_CONST(0x51)
#define DPAUX_SCRATCH_REG0_0_SECURE                     0x0
#define DPAUX_SCRATCH_REG0_0_SCR                        0
#define DPAUX_SCRATCH_REG0_0_WORD_COUNT                         0x1
#define DPAUX_SCRATCH_REG0_0_RESET_VAL                  _MK_MASK_CONST(0x0)
#define DPAUX_SCRATCH_REG0_0_RESET_MASK                         _MK_MASK_CONST(0xffffffff)
#define DPAUX_SCRATCH_REG0_0_SW_DEFAULT_VAL                     _MK_MASK_CONST(0x0)
#define DPAUX_SCRATCH_REG0_0_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define DPAUX_SCRATCH_REG0_0_READ_MASK                  _MK_MASK_CONST(0xffffffff)
#define DPAUX_SCRATCH_REG0_0_WRITE_MASK                         _MK_MASK_CONST(0xffffffff)
#define DPAUX_SCRATCH_REG0_0_REG_SHIFT                  _MK_SHIFT_CONST(0)
#define DPAUX_SCRATCH_REG0_0_REG_FIELD                  _MK_FIELD_CONST(0xffffffff, DPAUX_SCRATCH_REG0_0_REG_SHIFT)
#define DPAUX_SCRATCH_REG0_0_REG_RANGE                  31:0
#define DPAUX_SCRATCH_REG0_0_REG_WOFFSET                        0x0
#define DPAUX_SCRATCH_REG0_0_REG_DEFAULT                        _MK_MASK_CONST(0x0)
#define DPAUX_SCRATCH_REG0_0_REG_DEFAULT_MASK                   _MK_MASK_CONST(0xffffffff)
#define DPAUX_SCRATCH_REG0_0_REG_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define DPAUX_SCRATCH_REG0_0_REG_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define DPAUX_SCRATCH_REG0_0_REG_IDLE                   _MK_ENUM_CONST(0)
#define DPAUX_SCRATCH_REG0_0_REG_CLEAR_AUTO_RESP                        _MK_ENUM_CONST(1)
#define DPAUX_SCRATCH_REG0_0_REG_CLEAR_WR_DEFER                 _MK_ENUM_CONST(2)
#define DPAUX_SCRATCH_REG0_0_REG_CLEAR_WR_NAK                   _MK_ENUM_CONST(3)
#define DPAUX_SCRATCH_REG0_0_REG_CLEAR_WR_PARTIAL                       _MK_ENUM_CONST(4)
#define DPAUX_SCRATCH_REG0_0_REG_CLEAR_RD_DEFER                 _MK_ENUM_CONST(5)
#define DPAUX_SCRATCH_REG0_0_REG_CLEAR_RD_NAK                   _MK_ENUM_CONST(6)
#define DPAUX_SCRATCH_REG0_0_REG_CLEAR_RD_PARTIAL                       _MK_ENUM_CONST(7)
#define DPAUX_SCRATCH_REG0_0_REG_SET_AUTO_RESP                  _MK_ENUM_CONST(8)
#define DPAUX_SCRATCH_REG0_0_REG_SET_WR_DEFER                   _MK_ENUM_CONST(9)
#define DPAUX_SCRATCH_REG0_0_REG_SET_WR_NAK                     _MK_ENUM_CONST(10)
#define DPAUX_SCRATCH_REG0_0_REG_SET_WR_PARTIAL                 _MK_ENUM_CONST(11)
#define DPAUX_SCRATCH_REG0_0_REG_WR_DATA0                       _MK_ENUM_CONST(12)
#define DPAUX_SCRATCH_REG0_0_REG_WR_DATA1                       _MK_ENUM_CONST(13)
#define DPAUX_SCRATCH_REG0_0_REG_WR_DATA2                       _MK_ENUM_CONST(14)
#define DPAUX_SCRATCH_REG0_0_REG_WR_DATA3                       _MK_ENUM_CONST(15)
#define DPAUX_SCRATCH_REG0_0_REG_WR_DATA4                       _MK_ENUM_CONST(16)
#define DPAUX_SCRATCH_REG0_0_REG_WR_DATA5                       _MK_ENUM_CONST(17)
#define DPAUX_SCRATCH_REG0_0_REG_WR_DATA6                       _MK_ENUM_CONST(18)
#define DPAUX_SCRATCH_REG0_0_REG_WR_DATA7                       _MK_ENUM_CONST(19)
#define DPAUX_SCRATCH_REG0_0_REG_WR_DATA8                       _MK_ENUM_CONST(20)
#define DPAUX_SCRATCH_REG0_0_REG_WR_DATA9                       _MK_ENUM_CONST(21)
#define DPAUX_SCRATCH_REG0_0_REG_WR_DATA10                      _MK_ENUM_CONST(22)
#define DPAUX_SCRATCH_REG0_0_REG_WR_DATA11                      _MK_ENUM_CONST(23)
#define DPAUX_SCRATCH_REG0_0_REG_WR_DATA12                      _MK_ENUM_CONST(24)
#define DPAUX_SCRATCH_REG0_0_REG_WR_DATA13                      _MK_ENUM_CONST(25)
#define DPAUX_SCRATCH_REG0_0_REG_WR_DATA14                      _MK_ENUM_CONST(26)
#define DPAUX_SCRATCH_REG0_0_REG_WR_DATA15                      _MK_ENUM_CONST(27)
#define DPAUX_SCRATCH_REG0_0_REG_SET_RD_DEFER                   _MK_ENUM_CONST(28)
#define DPAUX_SCRATCH_REG0_0_REG_SET_RD_NAK                     _MK_ENUM_CONST(29)
#define DPAUX_SCRATCH_REG0_0_REG_SET_RD_PARTIAL                 _MK_ENUM_CONST(30)
#define DPAUX_SCRATCH_REG0_0_REG_RD_RESP_DATA0                  _MK_ENUM_CONST(31)
#define DPAUX_SCRATCH_REG0_0_REG_RD_RESP_DATA1                  _MK_ENUM_CONST(32)
#define DPAUX_SCRATCH_REG0_0_REG_RD_RESP_DATA2                  _MK_ENUM_CONST(33)
#define DPAUX_SCRATCH_REG0_0_REG_RD_RESP_DATA3                  _MK_ENUM_CONST(34)
#define DPAUX_SCRATCH_REG0_0_REG_RD_RESP_DATA4                  _MK_ENUM_CONST(35)
#define DPAUX_SCRATCH_REG0_0_REG_RD_RESP_DATA5                  _MK_ENUM_CONST(36)
#define DPAUX_SCRATCH_REG0_0_REG_RD_RESP_DATA6                  _MK_ENUM_CONST(37)
#define DPAUX_SCRATCH_REG0_0_REG_RD_RESP_DATA7                  _MK_ENUM_CONST(38)
#define DPAUX_SCRATCH_REG0_0_REG_RD_RESP_DATA8                  _MK_ENUM_CONST(39)
#define DPAUX_SCRATCH_REG0_0_REG_RD_RESP_DATA9                  _MK_ENUM_CONST(40)
#define DPAUX_SCRATCH_REG0_0_REG_RD_RESP_DATA10                 _MK_ENUM_CONST(41)
#define DPAUX_SCRATCH_REG0_0_REG_RD_RESP_DATA11                 _MK_ENUM_CONST(42)
#define DPAUX_SCRATCH_REG0_0_REG_RD_RESP_DATA12                 _MK_ENUM_CONST(43)
#define DPAUX_SCRATCH_REG0_0_REG_RD_RESP_DATA13                 _MK_ENUM_CONST(44)
#define DPAUX_SCRATCH_REG0_0_REG_RD_RESP_DATA14                 _MK_ENUM_CONST(45)
#define DPAUX_SCRATCH_REG0_0_REG_RD_RESP_DATA15                 _MK_ENUM_CONST(46)
#define DPAUX_SCRATCH_REG0_0_REG_RX_CMD                 _MK_ENUM_CONST(47)
#define DPAUX_SCRATCH_REG0_0_REG_RX_ADDR                        _MK_ENUM_CONST(48)
#define DPAUX_SCRATCH_REG0_0_REG_RX_DATA_CNT                    _MK_ENUM_CONST(49)
#define DPAUX_SCRATCH_REG0_0_REG_SET_RX_EXECUTE                 _MK_ENUM_CONST(50)
#define DPAUX_SCRATCH_REG0_0_REG_CLEAR_RX_EXECUTE                       _MK_ENUM_CONST(51)
#define DPAUX_SCRATCH_REG0_0_REG_SET_HPD_START                  _MK_ENUM_CONST(52)
#define DPAUX_SCRATCH_REG0_0_REG_CLEAR_HPD_START                        _MK_ENUM_CONST(53)
#define DPAUX_SCRATCH_REG0_0_REG_HPD_INIT_VALUE                 _MK_ENUM_CONST(54)
#define DPAUX_SCRATCH_REG0_0_REG_HPD_END_VALUE                  _MK_ENUM_CONST(55)
#define DPAUX_SCRATCH_REG0_0_REG_HPD_PULSE_WIDTH                        _MK_ENUM_CONST(56)
#define DPAUX_SCRATCH_REG0_0_REG_HPD_DISABLE                    _MK_ENUM_CONST(57)
#define DPAUX_SCRATCH_REG0_0_REG_CLEAR_HPD                      _MK_ENUM_CONST(58)
#define DPAUX_SCRATCH_REG0_0_REG_RELEASE_ALL                    _MK_ENUM_CONST(59)
#define DPAUX_SCRATCH_REG0_0_REG_START_TIMER                    _MK_ENUM_CONST(60)
#define DPAUX_SCRATCH_REG0_0_REG_END_TIMER                      _MK_ENUM_CONST(61)
#define DPAUX_SCRATCH_REG0_0_REG_IF_REG_TEST                    _MK_ENUM_CONST(62)
#define DPAUX_SCRATCH_REG0_0_REG_SET_RESPONSE_TIMER                     _MK_ENUM_CONST(63)
#define DPAUX_SCRATCH_REG0_0_REG_RELEASE_RESPONSE_TIMER                 _MK_ENUM_CONST(64)
#define DPAUX_SCRATCH_REG0_0_REG_SET_RESPONSE_FAULTY                    _MK_ENUM_CONST(65)
#define DPAUX_SCRATCH_REG0_0_REG_CLEAR_RESPONSE_FAULTY                  _MK_ENUM_CONST(66)
#define DPAUX_SCRATCH_REG0_0_REG_START_WAIT_TIMER                       _MK_ENUM_CONST(67)
#define DPAUX_SCRATCH_REG0_0_REG_CLEAR_WAIT_TIMER                       _MK_ENUM_CONST(68)
#define DPAUX_SCRATCH_REG0_0_REG_SET_IGNORE_AUX_IN                      _MK_ENUM_CONST(69)
#define DPAUX_SCRATCH_REG0_0_REG_CLEAR_IGNORE_AUX_IN                    _MK_ENUM_CONST(70)
#define DPAUX_SCRATCH_REG0_0_REG_SET_AUX_IF_TIMER_RESET                 _MK_ENUM_CONST(71)
#define DPAUX_SCRATCH_REG0_0_REG_CLEAR_AUX_IF_TIMER_RESET                       _MK_ENUM_CONST(72)
#define DPAUX_SCRATCH_REG0_0_REG_SET_RD_PARTIAL_DATA_COUNT                      _MK_ENUM_CONST(73)
#define DPAUX_SCRATCH_REG0_0_REG_CLEAR_RD_PARTIAL_DATA_COUNT                    _MK_ENUM_CONST(74)
#define DPAUX_SCRATCH_REG0_0_REG_SET_WR_PARTIAL_DATA_COUNT                      _MK_ENUM_CONST(75)
#define DPAUX_SCRATCH_REG0_0_REG_CLEAR_WR_PARTIAL_DATA_COUNT                    _MK_ENUM_CONST(76)
#define DPAUX_SCRATCH_REG0_0_REG_WR_EXPECTED_MVID                       _MK_ENUM_CONST(77)
#define DPAUX_SCRATCH_REG0_0_REG_RD_MVID_CHECK                  _MK_ENUM_CONST(78)
#define DPAUX_SCRATCH_REG0_0_REG_RD_ATTACHED                    _MK_ENUM_CONST(79)
#define DPAUX_SCRATCH_REG0_0_REG_SET_PWM_START_MON                      _MK_ENUM_CONST(80)
#define DPAUX_SCRATCH_REG0_0_REG_CLEAR_PWM_START_MON                    _MK_ENUM_CONST(81)
#define DPAUX_SCRATCH_REG0_0_REG_READ_XTALCLK_COUNT                     _MK_ENUM_CONST(82)
#define DPAUX_SCRATCH_REG0_0_REG_READ_PCLK0_COUNT                       _MK_ENUM_CONST(83)
#define DPAUX_SCRATCH_REG0_0_REG_READ_PCLK1_COUNT                       _MK_ENUM_CONST(84)
#define DPAUX_SCRATCH_REG0_0_REG_READ_PCLK2_COUNT                       _MK_ENUM_CONST(85)
#define DPAUX_SCRATCH_REG0_0_REG_READ_MONITOR_FAILED                    _MK_ENUM_CONST(86)
#define DPAUX_SCRATCH_REG0_0_REG_SET_CLK_REC_PATTERN_CHK_DISABLED                       _MK_ENUM_CONST(87)
#define DPAUX_SCRATCH_REG0_0_REG_SET_FORCE_RESET                        _MK_ENUM_CONST(88)
#define DPAUX_SCRATCH_REG0_0_REG_SET_TARGET_CR_DRIVE_CURRENT                    _MK_ENUM_CONST(89)
#define DPAUX_SCRATCH_REG0_0_REG_SET_TARGET_EQ_PRE_EMPHASIS                     _MK_ENUM_CONST(90)
#define DPAUX_SCRATCH_REG0_0_REG_SET_TARGET_CR_BW                       _MK_ENUM_CONST(91)
#define DPAUX_SCRATCH_REG0_0_REG_SET_CR_UPDATE_US                       _MK_ENUM_CONST(92)
#define DPAUX_SCRATCH_REG0_0_REG_CLEAR_CLK_REC_PATTERN_CHK_DISABLED                     _MK_ENUM_CONST(93)
#define DPAUX_SCRATCH_REG0_0_REG_CLEAR_FORCE_RESET                      _MK_ENUM_CONST(94)
#define DPAUX_SCRATCH_REG0_0_REG_CLEAR_TARGET_CR_DRIVE_CURRENT                  _MK_ENUM_CONST(95)
#define DPAUX_SCRATCH_REG0_0_REG_CLEAR_TARGET_CR_BW                     _MK_ENUM_CONST(96)
#define DPAUX_SCRATCH_REG0_0_REG_CLEAR_CR_UPDATE_US                     _MK_ENUM_CONST(97)
#define DPAUX_SCRATCH_REG0_0_REG_SET_EQ_UPDATE_US                       _MK_ENUM_CONST(98)
#define DPAUX_SCRATCH_REG0_0_REG_SET_EQ_PATTERN_CHK_DISABLED                    _MK_ENUM_CONST(99)
#define DPAUX_SCRATCH_REG0_0_REG_CLEAR_EQ_PATTERN_CHK_DISABLED                  _MK_ENUM_CONST(100)
#define DPAUX_SCRATCH_REG0_0_REG_RD_AUX_BFM_TIMER                       _MK_ENUM_CONST(101)
#define DPAUX_SCRATCH_REG0_0_REG_RD_PATTERN_RCVD_STATUS                 _MK_ENUM_CONST(102)
#define DPAUX_SCRATCH_REG0_0_REG_CLEAR_LANE_PATTERN                     _MK_ENUM_CONST(103)
#define DPAUX_SCRATCH_REG0_0_REG_ENABLE_LANE_SEQ_MON                    _MK_ENUM_CONST(104)
#define DPAUX_SCRATCH_REG0_0_REG_DISABLE_LANE_SEQ_MON                   _MK_ENUM_CONST(105)
#define DPAUX_SCRATCH_REG0_0_REG_READ_PDTXD                     _MK_ENUM_CONST(106)
#define DPAUX_SCRATCH_REG0_0_REG_PWM_MON_CTL                    _MK_ENUM_CONST(107)
#define DPAUX_SCRATCH_REG0_0_REG_READ_PWM_COUNTER                       _MK_ENUM_CONST(108)
#define DPAUX_SCRATCH_REG0_0_REG_READ_PWM_STATUS                        _MK_ENUM_CONST(109)
#define DPAUX_SCRATCH_REG0_0_REG_READ_AUDIO_VALID                       _MK_ENUM_CONST(110)
#define DPAUX_SCRATCH_REG0_0_REG_READ_AUDIO_SAMPLE_CNTR                 _MK_ENUM_CONST(111)
#define DPAUX_SCRATCH_REG0_0_REG_READ_AUDIO_STREAM_MISMATCH_CNTR                        _MK_ENUM_CONST(112)
#define DPAUX_SCRATCH_REG0_0_REG_READ_MAUD_SUM                  _MK_ENUM_CONST(113)
#define DPAUX_SCRATCH_REG0_0_REG_READ_MAUD_RECV_COUNT_TOTAL                     _MK_ENUM_CONST(114)
#define DPAUX_SCRATCH_REG0_0_REG_READ_NAUD                      _MK_ENUM_CONST(115)
#define DPAUX_SCRATCH_REG0_0_REG_READ_AUDIO_VBID                        _MK_ENUM_CONST(116)
#define DPAUX_SCRATCH_REG0_0_REG_WR_REGBANK_REG0                        _MK_ENUM_CONST(117)
#define DPAUX_SCRATCH_REG0_0_REG_WR_REGBANK_REG1                        _MK_ENUM_CONST(118)
#define DPAUX_SCRATCH_REG0_0_REG_WR_REGBANK_REG2                        _MK_ENUM_CONST(119)
#define DPAUX_SCRATCH_REG0_0_REG_WR_REGBANK_REG3                        _MK_ENUM_CONST(120)
#define DPAUX_SCRATCH_REG0_0_REG_WR_REGBANK_REG4                        _MK_ENUM_CONST(121)
#define DPAUX_SCRATCH_REG0_0_REG_WR_REGBANK_REG5                        _MK_ENUM_CONST(122)
#define DPAUX_SCRATCH_REG0_0_REG_WR_REGBANK_REG6                        _MK_ENUM_CONST(123)
#define DPAUX_SCRATCH_REG0_0_REG_WR_REGBANK_REG7                        _MK_ENUM_CONST(124)
#define DPAUX_SCRATCH_REG0_0_REG_READ_REGBANK_REG0                      _MK_ENUM_CONST(125)
#define DPAUX_SCRATCH_REG0_0_REG_READ_REGBANK_REG1                      _MK_ENUM_CONST(126)
#define DPAUX_SCRATCH_REG0_0_REG_READ_REGBANK_REG2                      _MK_ENUM_CONST(127)
#define DPAUX_SCRATCH_REG0_0_REG_READ_REGBANK_REG3                      _MK_ENUM_CONST(128)
#define DPAUX_SCRATCH_REG0_0_REG_READ_REGBANK_REG4                      _MK_ENUM_CONST(129)
#define DPAUX_SCRATCH_REG0_0_REG_READ_REGBANK_REG5                      _MK_ENUM_CONST(130)
#define DPAUX_SCRATCH_REG0_0_REG_READ_REGBANK_REG6                      _MK_ENUM_CONST(131)
#define DPAUX_SCRATCH_REG0_0_REG_READ_REGBANK_REG7                      _MK_ENUM_CONST(132)
#define DPAUX_SCRATCH_REG0_0_REG_WRITE_RESET_MN                 _MK_ENUM_CONST(133)
#define DPAUX_SCRATCH_REG0_0_REG_WRITE_RESET_BFM_PIX_FIFO_CTRL                  _MK_ENUM_CONST(134)
#define DPAUX_SCRATCH_REG0_0_REG_AUX_CLK_FREQ_OVRRIDE                   _MK_ENUM_CONST(135)
#define DPAUX_SCRATCH_REG0_0_REG_SECGROUP_FORCE_SECURE                  _MK_ENUM_CONST(136)
#define DPAUX_SCRATCH_REG0_0_REG_SECGROUP_RELEASE                       _MK_ENUM_CONST(137)
#define DPAUX_SCRATCH_REG0_0_REG_SECGROUP_VALUE                 _MK_ENUM_CONST(138)
#define DPAUX_SCRATCH_REG0_0_REG_HDCP1X_SECURE_ENABLE                   _MK_ENUM_CONST(139)
#define DPAUX_SCRATCH_REG0_0_REG_HDCP1X_SECURE_MODE                     _MK_ENUM_CONST(140)
#define DPAUX_SCRATCH_REG0_0_REG_HDCP22_SECURE_MODE                     _MK_ENUM_CONST(141)
#define DPAUX_SCRATCH_REG0_0_REG_HDCP_REG_OFFSET                        _MK_ENUM_CONST(142)
#define DPAUX_SCRATCH_REG0_0_REG_HDCP_REG_DATA                  _MK_ENUM_CONST(143)
#define DPAUX_SCRATCH_REG0_0_REG_HDCP_REG_WRITE_DATA                    _MK_ENUM_CONST(144)
#define DPAUX_SCRATCH_REG0_0_REG_HDCP_REG_RELEASE                       _MK_ENUM_CONST(145)
#define DPAUX_SCRATCH_REG0_0_REG_ASSR_FORCE_INTERNAL                    _MK_ENUM_CONST(146)
#define DPAUX_SCRATCH_REG0_0_REG_SOR0_INTERRUPT_STATUS                  _MK_ENUM_CONST(147)
#define DPAUX_SCRATCH_REG0_0_REG_DPAUX0_INTERRUPT_STATUS                        _MK_ENUM_CONST(148)
#define DPAUX_SCRATCH_REG0_0_REG_SOR1_INTERRUPT_STATUS                  _MK_ENUM_CONST(149)
#define DPAUX_SCRATCH_REG0_0_REG_DPAUX1_INTERRUPT_STATUS                        _MK_ENUM_CONST(150)
#define DPAUX_SCRATCH_REG0_0_REG_VPR_SECURE_MODE                        _MK_ENUM_CONST(151)
#define DPAUX_SCRATCH_REG0_0_REG_VPR_OK_STATUS                  _MK_ENUM_CONST(152)
#define DPAUX_SCRATCH_REG0_0_REG_SOR_SLCG_DISABLE                       _MK_ENUM_CONST(153)
#define DPAUX_SCRATCH_REG0_0_REG_MISC1_BIT6                     _MK_ENUM_CONST(154)
#define DPAUX_SCRATCH_REG0_0_REG_TIMER_COUNT                    _MK_ENUM_CONST(155)
#define DPAUX_SCRATCH_REG0_0_REG_TIMER_REACH                    _MK_ENUM_CONST(156)
#define DPAUX_SCRATCH_REG0_0_REG_DP_DEBUG                       _MK_ENUM_CONST(157)
#define DPAUX_SCRATCH_REG0_0_REG_SOR_HSM_INTR                   _MK_ENUM_CONST(158)
#define DPAUX_SCRATCH_REG0_0_REG_AUX_HSM_INTR                   _MK_ENUM_CONST(159)


// Register DPAUX_SCRATCH_REG1_0
#define DPAUX_SCRATCH_REG1_0                    _MK_ADDR_CONST(0x55)
#define DPAUX_SCRATCH_REG1_0_SECURE                     0x0
#define DPAUX_SCRATCH_REG1_0_SCR                        0
#define DPAUX_SCRATCH_REG1_0_WORD_COUNT                         0x1
#define DPAUX_SCRATCH_REG1_0_RESET_VAL                  _MK_MASK_CONST(0x0)
#define DPAUX_SCRATCH_REG1_0_RESET_MASK                         _MK_MASK_CONST(0xffffffff)
#define DPAUX_SCRATCH_REG1_0_SW_DEFAULT_VAL                     _MK_MASK_CONST(0x0)
#define DPAUX_SCRATCH_REG1_0_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define DPAUX_SCRATCH_REG1_0_READ_MASK                  _MK_MASK_CONST(0xffffffff)
#define DPAUX_SCRATCH_REG1_0_WRITE_MASK                         _MK_MASK_CONST(0xffffffff)
#define DPAUX_SCRATCH_REG1_0_REG_SHIFT                  _MK_SHIFT_CONST(0)
#define DPAUX_SCRATCH_REG1_0_REG_FIELD                  _MK_FIELD_CONST(0xffffffff, DPAUX_SCRATCH_REG1_0_REG_SHIFT)
#define DPAUX_SCRATCH_REG1_0_REG_RANGE                  31:0
#define DPAUX_SCRATCH_REG1_0_REG_WOFFSET                        0x0
#define DPAUX_SCRATCH_REG1_0_REG_DEFAULT                        _MK_MASK_CONST(0x0)
#define DPAUX_SCRATCH_REG1_0_REG_DEFAULT_MASK                   _MK_MASK_CONST(0xffffffff)
#define DPAUX_SCRATCH_REG1_0_REG_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define DPAUX_SCRATCH_REG1_0_REG_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)


// Register DPAUX_SCRATCH_REG2_0
#define DPAUX_SCRATCH_REG2_0                    _MK_ADDR_CONST(0x59)
#define DPAUX_SCRATCH_REG2_0_SECURE                     0x0
#define DPAUX_SCRATCH_REG2_0_SCR                        0
#define DPAUX_SCRATCH_REG2_0_WORD_COUNT                         0x1
#define DPAUX_SCRATCH_REG2_0_RESET_VAL                  _MK_MASK_CONST(0x0)
#define DPAUX_SCRATCH_REG2_0_RESET_MASK                         _MK_MASK_CONST(0xffffffff)
#define DPAUX_SCRATCH_REG2_0_SW_DEFAULT_VAL                     _MK_MASK_CONST(0x0)
#define DPAUX_SCRATCH_REG2_0_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define DPAUX_SCRATCH_REG2_0_READ_MASK                  _MK_MASK_CONST(0xffffffff)
#define DPAUX_SCRATCH_REG2_0_WRITE_MASK                         _MK_MASK_CONST(0xffffffff)
#define DPAUX_SCRATCH_REG2_0_REG_SHIFT                  _MK_SHIFT_CONST(0)
#define DPAUX_SCRATCH_REG2_0_REG_FIELD                  _MK_FIELD_CONST(0xffffffff, DPAUX_SCRATCH_REG2_0_REG_SHIFT)
#define DPAUX_SCRATCH_REG2_0_REG_RANGE                  31:0
#define DPAUX_SCRATCH_REG2_0_REG_WOFFSET                        0x0
#define DPAUX_SCRATCH_REG2_0_REG_DEFAULT                        _MK_MASK_CONST(0x0)
#define DPAUX_SCRATCH_REG2_0_REG_DEFAULT_MASK                   _MK_MASK_CONST(0xffffffff)
#define DPAUX_SCRATCH_REG2_0_REG_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define DPAUX_SCRATCH_REG2_0_REG_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define DPAUX_SCRATCH_REG2_0_REG_IDLE                   _MK_ENUM_CONST(0)
#define DPAUX_SCRATCH_REG2_0_REG_DONE                   _MK_ENUM_CONST(1)


// Register DPAUX_CTXSW_NEXT_0
#define DPAUX_CTXSW_NEXT_0                      _MK_ADDR_CONST(0x5d)
#define DPAUX_CTXSW_NEXT_0_SECURE                       0x0
#define DPAUX_CTXSW_NEXT_0_SCR                  0
#define DPAUX_CTXSW_NEXT_0_WORD_COUNT                   0x1
#define DPAUX_CTXSW_NEXT_0_RESET_VAL                    _MK_MASK_CONST(0xfc00)
#define DPAUX_CTXSW_NEXT_0_RESET_MASK                   _MK_MASK_CONST(0xfffff)
#define DPAUX_CTXSW_NEXT_0_SW_DEFAULT_VAL                       _MK_MASK_CONST(0x0)
#define DPAUX_CTXSW_NEXT_0_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define DPAUX_CTXSW_NEXT_0_READ_MASK                    _MK_MASK_CONST(0xfffff)
#define DPAUX_CTXSW_NEXT_0_WRITE_MASK                   _MK_MASK_CONST(0x0)
#define DPAUX_CTXSW_NEXT_0_NEXT_CLASS_SHIFT                     _MK_SHIFT_CONST(0)
#define DPAUX_CTXSW_NEXT_0_NEXT_CLASS_FIELD                     _MK_FIELD_CONST(0x3ff, DPAUX_CTXSW_NEXT_0_NEXT_CLASS_SHIFT)
#define DPAUX_CTXSW_NEXT_0_NEXT_CLASS_RANGE                     9:0
#define DPAUX_CTXSW_NEXT_0_NEXT_CLASS_WOFFSET                   0x0
#define DPAUX_CTXSW_NEXT_0_NEXT_CLASS_DEFAULT                   _MK_MASK_CONST(0x0)
#define DPAUX_CTXSW_NEXT_0_NEXT_CLASS_DEFAULT_MASK                      _MK_MASK_CONST(0x3ff)
#define DPAUX_CTXSW_NEXT_0_NEXT_CLASS_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define DPAUX_CTXSW_NEXT_0_NEXT_CLASS_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)

#define DPAUX_CTXSW_NEXT_0_NEXT_CHANNEL_SHIFT                   _MK_SHIFT_CONST(10)
#define DPAUX_CTXSW_NEXT_0_NEXT_CHANNEL_FIELD                   _MK_FIELD_CONST(0x3ff, DPAUX_CTXSW_NEXT_0_NEXT_CHANNEL_SHIFT)
#define DPAUX_CTXSW_NEXT_0_NEXT_CHANNEL_RANGE                   19:10
#define DPAUX_CTXSW_NEXT_0_NEXT_CHANNEL_WOFFSET                 0x0
#define DPAUX_CTXSW_NEXT_0_NEXT_CHANNEL_DEFAULT                 _MK_MASK_CONST(0x3f)
#define DPAUX_CTXSW_NEXT_0_NEXT_CHANNEL_DEFAULT_MASK                    _MK_MASK_CONST(0x3ff)
#define DPAUX_CTXSW_NEXT_0_NEXT_CHANNEL_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define DPAUX_CTXSW_NEXT_0_NEXT_CHANNEL_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)


// Register DPAUX_CTXSW_0
#define DPAUX_CTXSW_0                   _MK_ADDR_CONST(0x5e)
#define DPAUX_CTXSW_0_SECURE                    0x0
#define DPAUX_CTXSW_0_SCR                       0
#define DPAUX_CTXSW_0_WORD_COUNT                        0x1
#define DPAUX_CTXSW_0_RESET_VAL                         _MK_MASK_CONST(0x1fc00)
#define DPAUX_CTXSW_0_RESET_MASK                        _MK_MASK_CONST(0x1fffff)
#define DPAUX_CTXSW_0_SW_DEFAULT_VAL                    _MK_MASK_CONST(0x0)
#define DPAUX_CTXSW_0_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)
#define DPAUX_CTXSW_0_READ_MASK                         _MK_MASK_CONST(0x1fffff)
#define DPAUX_CTXSW_0_WRITE_MASK                        _MK_MASK_CONST(0x1fffff)
#define DPAUX_CTXSW_0_CURR_CLASS_SHIFT                  _MK_SHIFT_CONST(0)
#define DPAUX_CTXSW_0_CURR_CLASS_FIELD                  _MK_FIELD_CONST(0x3ff, DPAUX_CTXSW_0_CURR_CLASS_SHIFT)
#define DPAUX_CTXSW_0_CURR_CLASS_RANGE                  9:0
#define DPAUX_CTXSW_0_CURR_CLASS_WOFFSET                        0x0
#define DPAUX_CTXSW_0_CURR_CLASS_DEFAULT                        _MK_MASK_CONST(0x0)
#define DPAUX_CTXSW_0_CURR_CLASS_DEFAULT_MASK                   _MK_MASK_CONST(0x3ff)
#define DPAUX_CTXSW_0_CURR_CLASS_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define DPAUX_CTXSW_0_CURR_CLASS_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)

#define DPAUX_CTXSW_0_AUTO_ACK_SHIFT                    _MK_SHIFT_CONST(10)
#define DPAUX_CTXSW_0_AUTO_ACK_FIELD                    _MK_FIELD_CONST(0x1, DPAUX_CTXSW_0_AUTO_ACK_SHIFT)
#define DPAUX_CTXSW_0_AUTO_ACK_RANGE                    10:10
#define DPAUX_CTXSW_0_AUTO_ACK_WOFFSET                  0x0
#define DPAUX_CTXSW_0_AUTO_ACK_DEFAULT                  _MK_MASK_CONST(0x1)
#define DPAUX_CTXSW_0_AUTO_ACK_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define DPAUX_CTXSW_0_AUTO_ACK_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define DPAUX_CTXSW_0_AUTO_ACK_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define DPAUX_CTXSW_0_AUTO_ACK_MANUAL                   _MK_ENUM_CONST(0)
#define DPAUX_CTXSW_0_AUTO_ACK_AUTOACK                  _MK_ENUM_CONST(1)

#define DPAUX_CTXSW_0_CURR_CHANNEL_SHIFT                        _MK_SHIFT_CONST(11)
#define DPAUX_CTXSW_0_CURR_CHANNEL_FIELD                        _MK_FIELD_CONST(0x3ff, DPAUX_CTXSW_0_CURR_CHANNEL_SHIFT)
#define DPAUX_CTXSW_0_CURR_CHANNEL_RANGE                        20:11
#define DPAUX_CTXSW_0_CURR_CHANNEL_WOFFSET                      0x0
#define DPAUX_CTXSW_0_CURR_CHANNEL_DEFAULT                      _MK_MASK_CONST(0x3f)
#define DPAUX_CTXSW_0_CURR_CHANNEL_DEFAULT_MASK                 _MK_MASK_CONST(0x3ff)
#define DPAUX_CTXSW_0_CURR_CHANNEL_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define DPAUX_CTXSW_0_CURR_CHANNEL_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)


// Register DPAUX_HSM_INTR_EN_AUX_0
#define DPAUX_HSM_INTR_EN_AUX_0                 _MK_ADDR_CONST(0x5f)
#define DPAUX_HSM_INTR_EN_AUX_0_SECURE                  0x0
#define DPAUX_HSM_INTR_EN_AUX_0_SCR                     0
#define DPAUX_HSM_INTR_EN_AUX_0_WORD_COUNT                      0x1
#define DPAUX_HSM_INTR_EN_AUX_0_RESET_VAL                       _MK_MASK_CONST(0x0)
#define DPAUX_HSM_INTR_EN_AUX_0_RESET_MASK                      _MK_MASK_CONST(0x1)
#define DPAUX_HSM_INTR_EN_AUX_0_SW_DEFAULT_VAL                  _MK_MASK_CONST(0x0)
#define DPAUX_HSM_INTR_EN_AUX_0_SW_DEFAULT_MASK                         _MK_MASK_CONST(0x0)
#define DPAUX_HSM_INTR_EN_AUX_0_READ_MASK                       _MK_MASK_CONST(0x1)
#define DPAUX_HSM_INTR_EN_AUX_0_WRITE_MASK                      _MK_MASK_CONST(0x1)
#define DPAUX_HSM_INTR_EN_AUX_0_IRQ_EVENT_SHIFT                 _MK_SHIFT_CONST(0)
#define DPAUX_HSM_INTR_EN_AUX_0_IRQ_EVENT_FIELD                 _MK_FIELD_CONST(0x1, DPAUX_HSM_INTR_EN_AUX_0_IRQ_EVENT_SHIFT)
#define DPAUX_HSM_INTR_EN_AUX_0_IRQ_EVENT_RANGE                 0:0
#define DPAUX_HSM_INTR_EN_AUX_0_IRQ_EVENT_WOFFSET                       0x0
#define DPAUX_HSM_INTR_EN_AUX_0_IRQ_EVENT_DEFAULT                       _MK_MASK_CONST(0x0)
#define DPAUX_HSM_INTR_EN_AUX_0_IRQ_EVENT_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define DPAUX_HSM_INTR_EN_AUX_0_IRQ_EVENT_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define DPAUX_HSM_INTR_EN_AUX_0_IRQ_EVENT_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define DPAUX_HSM_INTR_EN_AUX_0_IRQ_EVENT_INIT_ENUM                     DISABLED
#define DPAUX_HSM_INTR_EN_AUX_0_IRQ_EVENT_DISABLED                      _MK_ENUM_CONST(0)
#define DPAUX_HSM_INTR_EN_AUX_0_IRQ_EVENT_ENABLED                       _MK_ENUM_CONST(1)


// Register DPAUX_HSM_INTR_EN_AUX
#define DPAUX_HSM_INTR_EN_AUX                   _MK_ADDR_CONST(0x5f)
#define DPAUX_HSM_INTR_EN_AUX_SECURE                    0x0
#define DPAUX_HSM_INTR_EN_AUX_SCR                       0
#define DPAUX_HSM_INTR_EN_AUX_WORD_COUNT                        0x1
#define DPAUX_HSM_INTR_EN_AUX_RESET_VAL                         _MK_MASK_CONST(0x0)
#define DPAUX_HSM_INTR_EN_AUX_RESET_MASK                        _MK_MASK_CONST(0x1)
#define DPAUX_HSM_INTR_EN_AUX_SW_DEFAULT_VAL                    _MK_MASK_CONST(0x0)
#define DPAUX_HSM_INTR_EN_AUX_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)
#define DPAUX_HSM_INTR_EN_AUX_READ_MASK                         _MK_MASK_CONST(0x1)
#define DPAUX_HSM_INTR_EN_AUX_WRITE_MASK                        _MK_MASK_CONST(0x1)
#define DPAUX_HSM_INTR_EN_AUX_IRQ_EVENT_SHIFT                   _MK_SHIFT_CONST(0)
#define DPAUX_HSM_INTR_EN_AUX_IRQ_EVENT_FIELD                   _MK_FIELD_CONST(0x1, DPAUX_HSM_INTR_EN_AUX_IRQ_EVENT_SHIFT)
#define DPAUX_HSM_INTR_EN_AUX_IRQ_EVENT_RANGE                   0:0
#define DPAUX_HSM_INTR_EN_AUX_IRQ_EVENT_WOFFSET                 0x0
#define DPAUX_HSM_INTR_EN_AUX_IRQ_EVENT_DEFAULT                 _MK_MASK_CONST(0x0)
#define DPAUX_HSM_INTR_EN_AUX_IRQ_EVENT_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define DPAUX_HSM_INTR_EN_AUX_IRQ_EVENT_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define DPAUX_HSM_INTR_EN_AUX_IRQ_EVENT_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define DPAUX_HSM_INTR_EN_AUX_IRQ_EVENT_INIT_ENUM                       DISABLED
#define DPAUX_HSM_INTR_EN_AUX_IRQ_EVENT_DISABLED                        _MK_ENUM_CONST(0)
#define DPAUX_HSM_INTR_EN_AUX_IRQ_EVENT_ENABLED                 _MK_ENUM_CONST(1)


// Register DPAUX_HSM_INTR_AUX_0
#define DPAUX_HSM_INTR_AUX_0                    _MK_ADDR_CONST(0x63)
#define DPAUX_HSM_INTR_AUX_0_SECURE                     0x0
#define DPAUX_HSM_INTR_AUX_0_SCR                        0
#define DPAUX_HSM_INTR_AUX_0_WORD_COUNT                         0x1
#define DPAUX_HSM_INTR_AUX_0_RESET_VAL                  _MK_MASK_CONST(0x0)
#define DPAUX_HSM_INTR_AUX_0_RESET_MASK                         _MK_MASK_CONST(0x1)
#define DPAUX_HSM_INTR_AUX_0_SW_DEFAULT_VAL                     _MK_MASK_CONST(0x0)
#define DPAUX_HSM_INTR_AUX_0_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define DPAUX_HSM_INTR_AUX_0_READ_MASK                  _MK_MASK_CONST(0x1)
#define DPAUX_HSM_INTR_AUX_0_WRITE_MASK                         _MK_MASK_CONST(0x1)
#define DPAUX_HSM_INTR_AUX_0_IRQ_EVENT_SHIFT                    _MK_SHIFT_CONST(0)
#define DPAUX_HSM_INTR_AUX_0_IRQ_EVENT_FIELD                    _MK_FIELD_CONST(0x1, DPAUX_HSM_INTR_AUX_0_IRQ_EVENT_SHIFT)
#define DPAUX_HSM_INTR_AUX_0_IRQ_EVENT_RANGE                    0:0
#define DPAUX_HSM_INTR_AUX_0_IRQ_EVENT_WOFFSET                  0x0
#define DPAUX_HSM_INTR_AUX_0_IRQ_EVENT_DEFAULT                  _MK_MASK_CONST(0x0)
#define DPAUX_HSM_INTR_AUX_0_IRQ_EVENT_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define DPAUX_HSM_INTR_AUX_0_IRQ_EVENT_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define DPAUX_HSM_INTR_AUX_0_IRQ_EVENT_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define DPAUX_HSM_INTR_AUX_0_IRQ_EVENT_INIT_ENUM                        NOT_PENDING
#define DPAUX_HSM_INTR_AUX_0_IRQ_EVENT_NOT_PENDING                      _MK_ENUM_CONST(0)
#define DPAUX_HSM_INTR_AUX_0_IRQ_EVENT_PENDING                  _MK_ENUM_CONST(1)


// Register DPAUX_HSM_INTR_AUX
#define DPAUX_HSM_INTR_AUX                      _MK_ADDR_CONST(0x63)
#define DPAUX_HSM_INTR_AUX_SECURE                       0x0
#define DPAUX_HSM_INTR_AUX_SCR                  0
#define DPAUX_HSM_INTR_AUX_WORD_COUNT                   0x1
#define DPAUX_HSM_INTR_AUX_RESET_VAL                    _MK_MASK_CONST(0x0)
#define DPAUX_HSM_INTR_AUX_RESET_MASK                   _MK_MASK_CONST(0x1)
#define DPAUX_HSM_INTR_AUX_SW_DEFAULT_VAL                       _MK_MASK_CONST(0x0)
#define DPAUX_HSM_INTR_AUX_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define DPAUX_HSM_INTR_AUX_READ_MASK                    _MK_MASK_CONST(0x1)
#define DPAUX_HSM_INTR_AUX_WRITE_MASK                   _MK_MASK_CONST(0x1)
#define DPAUX_HSM_INTR_AUX_IRQ_EVENT_SHIFT                      _MK_SHIFT_CONST(0)
#define DPAUX_HSM_INTR_AUX_IRQ_EVENT_FIELD                      _MK_FIELD_CONST(0x1, DPAUX_HSM_INTR_AUX_IRQ_EVENT_SHIFT)
#define DPAUX_HSM_INTR_AUX_IRQ_EVENT_RANGE                      0:0
#define DPAUX_HSM_INTR_AUX_IRQ_EVENT_WOFFSET                    0x0
#define DPAUX_HSM_INTR_AUX_IRQ_EVENT_DEFAULT                    _MK_MASK_CONST(0x0)
#define DPAUX_HSM_INTR_AUX_IRQ_EVENT_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define DPAUX_HSM_INTR_AUX_IRQ_EVENT_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define DPAUX_HSM_INTR_AUX_IRQ_EVENT_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define DPAUX_HSM_INTR_AUX_IRQ_EVENT_INIT_ENUM                  NOT_PENDING
#define DPAUX_HSM_INTR_AUX_IRQ_EVENT_NOT_PENDING                        _MK_ENUM_CONST(0)
#define DPAUX_HSM_INTR_AUX_IRQ_EVENT_PENDING                    _MK_ENUM_CONST(1)


//
// REGISTER LIST
//
#define LIST_ARDPAUX_REGS(_op_) \
_op_(DPAUX_INTR_EN_AUX_0) \
_op_(DPAUX_INTR_EN_AUX) \
_op_(DPAUX_INTR_AUX_0) \
_op_(DPAUX_INTR_AUX) \
_op_(DPAUX_DP_AUXDATA_WRITE_W0_0) \
_op_(DPAUX_DP_AUXDATA_WRITE_W0) \
_op_(DPAUX_DP_AUXDATA_WRITE_W1_0) \
_op_(DPAUX_DP_AUXDATA_WRITE_W1) \
_op_(DPAUX_DP_AUXDATA_WRITE_W2_0) \
_op_(DPAUX_DP_AUXDATA_WRITE_W2) \
_op_(DPAUX_DP_AUXDATA_WRITE_W3_0) \
_op_(DPAUX_DP_AUXDATA_WRITE_W3) \
_op_(DPAUX_DP_AUXDATA_READ_W0_0) \
_op_(DPAUX_DP_AUXDATA_READ_W0) \
_op_(DPAUX_DP_AUXDATA_READ_W1_0) \
_op_(DPAUX_DP_AUXDATA_READ_W1) \
_op_(DPAUX_DP_AUXDATA_READ_W2_0) \
_op_(DPAUX_DP_AUXDATA_READ_W2) \
_op_(DPAUX_DP_AUXDATA_READ_W3_0) \
_op_(DPAUX_DP_AUXDATA_READ_W3) \
_op_(DPAUX_DP_AUXADDR_0) \
_op_(DPAUX_DP_AUXADDR) \
_op_(DPAUX_DP_AUXCTL_0) \
_op_(DPAUX_DP_AUXCTL) \
_op_(DPAUX_DP_AUXSTAT_0) \
_op_(DPAUX_DP_AUXSTAT) \
_op_(DPAUX_DP_AUX_SINKSTATLO_0) \
_op_(DPAUX_DP_AUX_SINKSTATLO) \
_op_(DPAUX_DP_AUX_SINKSTATHI_0) \
_op_(DPAUX_DP_AUX_SINKSTATHI) \
_op_(DPAUX_HPD_CONFIG_0) \
_op_(DPAUX_HPD_CONFIG) \
_op_(DPAUX_HPD_IRQ_CONFIG_0) \
_op_(DPAUX_HPD_IRQ_CONFIG) \
_op_(DPAUX_DP_AUX_CONFIG_0) \
_op_(DPAUX_DP_AUX_CONFIG) \
_op_(DPAUX_HYBRID_PADCTL_0) \
_op_(DPAUX_HYBRID_PADCTL) \
_op_(DPAUX_HYBRID_SPARE_0) \
_op_(DPAUX_HYBRID_SPARE) \
_op_(DPAUX_SCRATCH_REG0_0) \
_op_(DPAUX_SCRATCH_REG1_0) \
_op_(DPAUX_SCRATCH_REG2_0) \
_op_(DPAUX_CTXSW_NEXT_0) \
_op_(DPAUX_CTXSW_0) \
_op_(DPAUX_HSM_INTR_EN_AUX_0) \
_op_(DPAUX_HSM_INTR_EN_AUX) \
_op_(DPAUX_HSM_INTR_AUX_0) \
_op_(DPAUX_HSM_INTR_AUX)


//
// ADDRESS SPACES
//

#define BASE_ADDRESS_DPAUX      0x00000000

//
// ARDPAUX REGISTER BANKS
//

#define DPAUX0_FIRST_REG 0x0001 // DPAUX_INTR_EN_AUX_0
#define DPAUX0_LAST_REG 0x0063 // DPAUX_HSM_INTR_AUX_0

// To satisfy various compilers and platforms,
// we let users control the types and syntax of certain constants, using macros.
#ifndef _MK_SHIFT_CONST
  #define _MK_SHIFT_CONST(_constant_) _constant_
#endif
#ifndef _MK_MASK_CONST
  #define _MK_MASK_CONST(_constant_) _constant_
#endif
#ifndef _MK_ENUM_CONST
  #define _MK_ENUM_CONST(_constant_) (_constant_ ## UL)
#endif
#ifndef _MK_ADDR_CONST
  #define _MK_ADDR_CONST(_constant_) _constant_
#endif
#ifndef _MK_FIELD_CONST
  #define _MK_FIELD_CONST(_mask_, _shift_) (_MK_MASK_CONST(_mask_) << _MK_SHIFT_CONST(_shift_))
#endif

#endif // ifndef ___ARDPAUX_H_INC_
