Timing Analyzer report for SeqDetector
Fri May 17 17:17:39 2024
Quartus Prime Version 22.1std.2 Build 922 07/20/2023 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 13. Slow 1200mV 85C Model Setup: 'ClkDividerN:divisor|clkOut'
 14. Slow 1200mV 85C Model Hold: 'ClkDividerN:divisor|clkOut'
 15. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 24. Slow 1200mV 0C Model Setup: 'ClkDividerN:divisor|clkOut'
 25. Slow 1200mV 0C Model Hold: 'ClkDividerN:divisor|clkOut'
 26. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 34. Fast 1200mV 0C Model Setup: 'ClkDividerN:divisor|clkOut'
 35. Fast 1200mV 0C Model Hold: 'ClkDividerN:divisor|clkOut'
 36. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2023  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                        ;
+-----------------------+--------------------------------------------------------+
; Quartus Prime Version ; Version 22.1std.2 Build 922 07/20/2023 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                 ;
; Revision Name         ; SeqDetector                                            ;
; Device Family         ; Cyclone IV E                                           ;
; Device Name           ; EP4CE115F29C7                                          ;
; Timing Models         ; Final                                                  ;
; Delay Model           ; Combined                                               ;
; Rise/Fall Delays      ; Enabled                                                ;
+-----------------------+--------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.3%      ;
;     Processors 3-6         ;   0.2%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                 ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; Clock Name                 ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                        ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; ClkDividerN:divisor|clkOut ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ClkDividerN:divisor|clkOut } ;
; CLOCK_50                   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                   ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                          ;
+-------------+-----------------+----------------------------+------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                 ; Note                                           ;
+-------------+-----------------+----------------------------+------------------------------------------------+
; 181.95 MHz  ; 181.95 MHz      ; CLOCK_50                   ;                                                ;
; 1152.07 MHz ; 437.64 MHz      ; ClkDividerN:divisor|clkOut ; limit due to minimum period restriction (tmin) ;
+-------------+-----------------+----------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-----------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                 ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; CLOCK_50                   ; -4.496 ; -122.329      ;
; ClkDividerN:divisor|clkOut ; -0.377 ; -1.018        ;
+----------------------------+--------+---------------+


+----------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                 ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; ClkDividerN:divisor|clkOut ; 0.411 ; 0.000         ;
; CLOCK_50                   ; 0.639 ; 0.000         ;
+----------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+-----------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary   ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; CLOCK_50                   ; -3.000 ; -42.835       ;
; ClkDividerN:divisor|clkOut ; -1.285 ; -3.855        ;
+----------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                                                                   ;
+--------+-------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.496 ; ClkDividerN:divisor|s_divCounter[1] ; ClkDividerN:divisor|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 5.416      ;
; -4.496 ; ClkDividerN:divisor|s_divCounter[1] ; ClkDividerN:divisor|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 5.416      ;
; -4.496 ; ClkDividerN:divisor|s_divCounter[1] ; ClkDividerN:divisor|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 5.416      ;
; -4.496 ; ClkDividerN:divisor|s_divCounter[1] ; ClkDividerN:divisor|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 5.416      ;
; -4.496 ; ClkDividerN:divisor|s_divCounter[1] ; ClkDividerN:divisor|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 5.416      ;
; -4.496 ; ClkDividerN:divisor|s_divCounter[1] ; ClkDividerN:divisor|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 5.416      ;
; -4.484 ; ClkDividerN:divisor|s_divCounter[0] ; ClkDividerN:divisor|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 5.404      ;
; -4.484 ; ClkDividerN:divisor|s_divCounter[0] ; ClkDividerN:divisor|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 5.404      ;
; -4.484 ; ClkDividerN:divisor|s_divCounter[0] ; ClkDividerN:divisor|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 5.404      ;
; -4.484 ; ClkDividerN:divisor|s_divCounter[0] ; ClkDividerN:divisor|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 5.404      ;
; -4.484 ; ClkDividerN:divisor|s_divCounter[0] ; ClkDividerN:divisor|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 5.404      ;
; -4.484 ; ClkDividerN:divisor|s_divCounter[0] ; ClkDividerN:divisor|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 5.404      ;
; -4.380 ; ClkDividerN:divisor|s_divCounter[2] ; ClkDividerN:divisor|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 5.300      ;
; -4.380 ; ClkDividerN:divisor|s_divCounter[2] ; ClkDividerN:divisor|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 5.300      ;
; -4.380 ; ClkDividerN:divisor|s_divCounter[2] ; ClkDividerN:divisor|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 5.300      ;
; -4.380 ; ClkDividerN:divisor|s_divCounter[2] ; ClkDividerN:divisor|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 5.300      ;
; -4.380 ; ClkDividerN:divisor|s_divCounter[2] ; ClkDividerN:divisor|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 5.300      ;
; -4.380 ; ClkDividerN:divisor|s_divCounter[2] ; ClkDividerN:divisor|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 5.300      ;
; -4.315 ; ClkDividerN:divisor|s_divCounter[1] ; ClkDividerN:divisor|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 5.233      ;
; -4.303 ; ClkDividerN:divisor|s_divCounter[0] ; ClkDividerN:divisor|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 5.221      ;
; -4.273 ; ClkDividerN:divisor|s_divCounter[1] ; ClkDividerN:divisor|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.329      ; 5.600      ;
; -4.273 ; ClkDividerN:divisor|s_divCounter[1] ; ClkDividerN:divisor|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.329      ; 5.600      ;
; -4.273 ; ClkDividerN:divisor|s_divCounter[1] ; ClkDividerN:divisor|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.329      ; 5.600      ;
; -4.273 ; ClkDividerN:divisor|s_divCounter[1] ; ClkDividerN:divisor|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.329      ; 5.600      ;
; -4.273 ; ClkDividerN:divisor|s_divCounter[1] ; ClkDividerN:divisor|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.329      ; 5.600      ;
; -4.273 ; ClkDividerN:divisor|s_divCounter[1] ; ClkDividerN:divisor|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.329      ; 5.600      ;
; -4.273 ; ClkDividerN:divisor|s_divCounter[1] ; ClkDividerN:divisor|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.329      ; 5.600      ;
; -4.273 ; ClkDividerN:divisor|s_divCounter[1] ; ClkDividerN:divisor|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.329      ; 5.600      ;
; -4.273 ; ClkDividerN:divisor|s_divCounter[1] ; ClkDividerN:divisor|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.329      ; 5.600      ;
; -4.273 ; ClkDividerN:divisor|s_divCounter[1] ; ClkDividerN:divisor|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.329      ; 5.600      ;
; -4.273 ; ClkDividerN:divisor|s_divCounter[1] ; ClkDividerN:divisor|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.329      ; 5.600      ;
; -4.273 ; ClkDividerN:divisor|s_divCounter[1] ; ClkDividerN:divisor|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.329      ; 5.600      ;
; -4.261 ; ClkDividerN:divisor|s_divCounter[0] ; ClkDividerN:divisor|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.329      ; 5.588      ;
; -4.261 ; ClkDividerN:divisor|s_divCounter[0] ; ClkDividerN:divisor|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.329      ; 5.588      ;
; -4.261 ; ClkDividerN:divisor|s_divCounter[0] ; ClkDividerN:divisor|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.329      ; 5.588      ;
; -4.261 ; ClkDividerN:divisor|s_divCounter[0] ; ClkDividerN:divisor|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.329      ; 5.588      ;
; -4.261 ; ClkDividerN:divisor|s_divCounter[0] ; ClkDividerN:divisor|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.329      ; 5.588      ;
; -4.261 ; ClkDividerN:divisor|s_divCounter[0] ; ClkDividerN:divisor|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.329      ; 5.588      ;
; -4.261 ; ClkDividerN:divisor|s_divCounter[0] ; ClkDividerN:divisor|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.329      ; 5.588      ;
; -4.261 ; ClkDividerN:divisor|s_divCounter[0] ; ClkDividerN:divisor|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.329      ; 5.588      ;
; -4.261 ; ClkDividerN:divisor|s_divCounter[0] ; ClkDividerN:divisor|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.329      ; 5.588      ;
; -4.261 ; ClkDividerN:divisor|s_divCounter[0] ; ClkDividerN:divisor|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.329      ; 5.588      ;
; -4.261 ; ClkDividerN:divisor|s_divCounter[0] ; ClkDividerN:divisor|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.329      ; 5.588      ;
; -4.261 ; ClkDividerN:divisor|s_divCounter[0] ; ClkDividerN:divisor|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.329      ; 5.588      ;
; -4.231 ; ClkDividerN:divisor|s_divCounter[3] ; ClkDividerN:divisor|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 5.151      ;
; -4.231 ; ClkDividerN:divisor|s_divCounter[3] ; ClkDividerN:divisor|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 5.151      ;
; -4.231 ; ClkDividerN:divisor|s_divCounter[3] ; ClkDividerN:divisor|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 5.151      ;
; -4.231 ; ClkDividerN:divisor|s_divCounter[3] ; ClkDividerN:divisor|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 5.151      ;
; -4.231 ; ClkDividerN:divisor|s_divCounter[3] ; ClkDividerN:divisor|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 5.151      ;
; -4.231 ; ClkDividerN:divisor|s_divCounter[3] ; ClkDividerN:divisor|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 5.151      ;
; -4.199 ; ClkDividerN:divisor|s_divCounter[2] ; ClkDividerN:divisor|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 5.117      ;
; -4.157 ; ClkDividerN:divisor|s_divCounter[2] ; ClkDividerN:divisor|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.329      ; 5.484      ;
; -4.157 ; ClkDividerN:divisor|s_divCounter[2] ; ClkDividerN:divisor|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.329      ; 5.484      ;
; -4.157 ; ClkDividerN:divisor|s_divCounter[2] ; ClkDividerN:divisor|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.329      ; 5.484      ;
; -4.157 ; ClkDividerN:divisor|s_divCounter[2] ; ClkDividerN:divisor|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.329      ; 5.484      ;
; -4.157 ; ClkDividerN:divisor|s_divCounter[2] ; ClkDividerN:divisor|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.329      ; 5.484      ;
; -4.157 ; ClkDividerN:divisor|s_divCounter[2] ; ClkDividerN:divisor|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.329      ; 5.484      ;
; -4.157 ; ClkDividerN:divisor|s_divCounter[2] ; ClkDividerN:divisor|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.329      ; 5.484      ;
; -4.157 ; ClkDividerN:divisor|s_divCounter[2] ; ClkDividerN:divisor|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.329      ; 5.484      ;
; -4.157 ; ClkDividerN:divisor|s_divCounter[2] ; ClkDividerN:divisor|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.329      ; 5.484      ;
; -4.157 ; ClkDividerN:divisor|s_divCounter[2] ; ClkDividerN:divisor|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.329      ; 5.484      ;
; -4.157 ; ClkDividerN:divisor|s_divCounter[2] ; ClkDividerN:divisor|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.329      ; 5.484      ;
; -4.157 ; ClkDividerN:divisor|s_divCounter[2] ; ClkDividerN:divisor|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.329      ; 5.484      ;
; -4.135 ; ClkDividerN:divisor|s_divCounter[4] ; ClkDividerN:divisor|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 5.055      ;
; -4.135 ; ClkDividerN:divisor|s_divCounter[4] ; ClkDividerN:divisor|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 5.055      ;
; -4.135 ; ClkDividerN:divisor|s_divCounter[4] ; ClkDividerN:divisor|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 5.055      ;
; -4.135 ; ClkDividerN:divisor|s_divCounter[4] ; ClkDividerN:divisor|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 5.055      ;
; -4.135 ; ClkDividerN:divisor|s_divCounter[4] ; ClkDividerN:divisor|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 5.055      ;
; -4.135 ; ClkDividerN:divisor|s_divCounter[4] ; ClkDividerN:divisor|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 5.055      ;
; -4.107 ; ClkDividerN:divisor|s_divCounter[7] ; ClkDividerN:divisor|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.507     ; 4.598      ;
; -4.107 ; ClkDividerN:divisor|s_divCounter[7] ; ClkDividerN:divisor|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.507     ; 4.598      ;
; -4.107 ; ClkDividerN:divisor|s_divCounter[7] ; ClkDividerN:divisor|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.507     ; 4.598      ;
; -4.107 ; ClkDividerN:divisor|s_divCounter[7] ; ClkDividerN:divisor|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.507     ; 4.598      ;
; -4.107 ; ClkDividerN:divisor|s_divCounter[7] ; ClkDividerN:divisor|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.507     ; 4.598      ;
; -4.107 ; ClkDividerN:divisor|s_divCounter[7] ; ClkDividerN:divisor|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.507     ; 4.598      ;
; -4.082 ; ClkDividerN:divisor|s_divCounter[1] ; ClkDividerN:divisor|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.336      ; 5.416      ;
; -4.082 ; ClkDividerN:divisor|s_divCounter[1] ; ClkDividerN:divisor|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.336      ; 5.416      ;
; -4.082 ; ClkDividerN:divisor|s_divCounter[1] ; ClkDividerN:divisor|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.336      ; 5.416      ;
; -4.082 ; ClkDividerN:divisor|s_divCounter[1] ; ClkDividerN:divisor|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.336      ; 5.416      ;
; -4.082 ; ClkDividerN:divisor|s_divCounter[1] ; ClkDividerN:divisor|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.336      ; 5.416      ;
; -4.070 ; ClkDividerN:divisor|s_divCounter[0] ; ClkDividerN:divisor|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.336      ; 5.404      ;
; -4.070 ; ClkDividerN:divisor|s_divCounter[0] ; ClkDividerN:divisor|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.336      ; 5.404      ;
; -4.070 ; ClkDividerN:divisor|s_divCounter[0] ; ClkDividerN:divisor|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.336      ; 5.404      ;
; -4.070 ; ClkDividerN:divisor|s_divCounter[0] ; ClkDividerN:divisor|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.336      ; 5.404      ;
; -4.070 ; ClkDividerN:divisor|s_divCounter[0] ; ClkDividerN:divisor|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.336      ; 5.404      ;
; -4.037 ; ClkDividerN:divisor|s_divCounter[3] ; ClkDividerN:divisor|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.955      ;
; -4.030 ; ClkDividerN:divisor|s_divCounter[5] ; ClkDividerN:divisor|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.950      ;
; -4.030 ; ClkDividerN:divisor|s_divCounter[5] ; ClkDividerN:divisor|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.950      ;
; -4.030 ; ClkDividerN:divisor|s_divCounter[5] ; ClkDividerN:divisor|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.950      ;
; -4.030 ; ClkDividerN:divisor|s_divCounter[5] ; ClkDividerN:divisor|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.950      ;
; -4.030 ; ClkDividerN:divisor|s_divCounter[5] ; ClkDividerN:divisor|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.950      ;
; -4.030 ; ClkDividerN:divisor|s_divCounter[5] ; ClkDividerN:divisor|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.950      ;
; -4.025 ; ClkDividerN:divisor|s_divCounter[3] ; ClkDividerN:divisor|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.329      ; 5.352      ;
; -4.025 ; ClkDividerN:divisor|s_divCounter[3] ; ClkDividerN:divisor|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.329      ; 5.352      ;
; -4.025 ; ClkDividerN:divisor|s_divCounter[3] ; ClkDividerN:divisor|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.329      ; 5.352      ;
; -4.025 ; ClkDividerN:divisor|s_divCounter[3] ; ClkDividerN:divisor|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.329      ; 5.352      ;
; -4.025 ; ClkDividerN:divisor|s_divCounter[3] ; ClkDividerN:divisor|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.329      ; 5.352      ;
; -4.025 ; ClkDividerN:divisor|s_divCounter[3] ; ClkDividerN:divisor|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.329      ; 5.352      ;
; -4.025 ; ClkDividerN:divisor|s_divCounter[3] ; ClkDividerN:divisor|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.329      ; 5.352      ;
; -4.025 ; ClkDividerN:divisor|s_divCounter[3] ; ClkDividerN:divisor|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.329      ; 5.352      ;
+--------+-------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ClkDividerN:divisor|clkOut'                                                                                                           ;
+--------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.377 ; sw0_ff_out                 ; SeqDetFSM:system_core|PS.B ; CLOCK_50                   ; ClkDividerN:divisor|clkOut ; 1.000        ; 0.977      ; 2.342      ;
; -0.321 ; sw1_ff_out                 ; SeqDetFSM:system_core|PS.D ; CLOCK_50                   ; ClkDividerN:divisor|clkOut ; 1.000        ; 0.977      ; 2.286      ;
; -0.320 ; sw1_ff_out                 ; SeqDetFSM:system_core|PS.C ; CLOCK_50                   ; ClkDividerN:divisor|clkOut ; 1.000        ; 0.977      ; 2.285      ;
; -0.291 ; sw0_ff_out                 ; SeqDetFSM:system_core|PS.D ; CLOCK_50                   ; ClkDividerN:divisor|clkOut ; 1.000        ; 0.977      ; 2.256      ;
; -0.289 ; sw0_ff_out                 ; SeqDetFSM:system_core|PS.C ; CLOCK_50                   ; ClkDividerN:divisor|clkOut ; 1.000        ; 0.977      ; 2.254      ;
; -0.100 ; sw1_ff_out                 ; SeqDetFSM:system_core|PS.B ; CLOCK_50                   ; ClkDividerN:divisor|clkOut ; 1.000        ; 0.977      ; 2.065      ;
; 0.132  ; SeqDetFSM:system_core|PS.C ; SeqDetFSM:system_core|PS.D ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 1.000        ; -0.077     ; 0.789      ;
; 0.133  ; SeqDetFSM:system_core|PS.B ; SeqDetFSM:system_core|PS.C ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 1.000        ; -0.077     ; 0.788      ;
; 0.156  ; SeqDetFSM:system_core|PS.B ; SeqDetFSM:system_core|PS.B ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 1.000        ; -0.077     ; 0.765      ;
+--------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ClkDividerN:divisor|clkOut'                                                                                                           ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.411 ; SeqDetFSM:system_core|PS.B ; SeqDetFSM:system_core|PS.B ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 0.000        ; 0.077      ; 0.674      ;
; 0.432 ; SeqDetFSM:system_core|PS.B ; SeqDetFSM:system_core|PS.C ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 0.000        ; 0.077      ; 0.695      ;
; 0.433 ; SeqDetFSM:system_core|PS.C ; SeqDetFSM:system_core|PS.D ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 0.000        ; 0.077      ; 0.696      ;
; 0.470 ; sw1_ff_out                 ; SeqDetFSM:system_core|PS.B ; CLOCK_50                   ; ClkDividerN:divisor|clkOut ; 0.000        ; 1.273      ; 1.959      ;
; 0.639 ; sw1_ff_out                 ; SeqDetFSM:system_core|PS.C ; CLOCK_50                   ; ClkDividerN:divisor|clkOut ; 0.000        ; 1.273      ; 2.128      ;
; 0.640 ; sw1_ff_out                 ; SeqDetFSM:system_core|PS.D ; CLOCK_50                   ; ClkDividerN:divisor|clkOut ; 0.000        ; 1.273      ; 2.129      ;
; 0.643 ; sw0_ff_out                 ; SeqDetFSM:system_core|PS.C ; CLOCK_50                   ; ClkDividerN:divisor|clkOut ; 0.000        ; 1.273      ; 2.132      ;
; 0.645 ; sw0_ff_out                 ; SeqDetFSM:system_core|PS.D ; CLOCK_50                   ; ClkDividerN:divisor|clkOut ; 0.000        ; 1.273      ; 2.134      ;
; 0.677 ; sw0_ff_out                 ; SeqDetFSM:system_core|PS.B ; CLOCK_50                   ; ClkDividerN:divisor|clkOut ; 0.000        ; 1.273      ; 2.166      ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                                                                    ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.639 ; ClkDividerN:divisor|s_divCounter[13] ; ClkDividerN:divisor|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.095      ; 0.920      ;
; 0.640 ; ClkDividerN:divisor|s_divCounter[9]  ; ClkDividerN:divisor|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.095      ; 0.921      ;
; 0.640 ; ClkDividerN:divisor|s_divCounter[11] ; ClkDividerN:divisor|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.095      ; 0.921      ;
; 0.640 ; ClkDividerN:divisor|s_divCounter[17] ; ClkDividerN:divisor|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.096      ; 0.922      ;
; 0.640 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.096      ; 0.922      ;
; 0.641 ; ClkDividerN:divisor|s_divCounter[25] ; ClkDividerN:divisor|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.096      ; 0.923      ;
; 0.642 ; ClkDividerN:divisor|s_divCounter[27] ; ClkDividerN:divisor|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.096      ; 0.924      ;
; 0.643 ; ClkDividerN:divisor|s_divCounter[20] ; ClkDividerN:divisor|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.096      ; 0.925      ;
; 0.643 ; ClkDividerN:divisor|s_divCounter[21] ; ClkDividerN:divisor|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.096      ; 0.925      ;
; 0.645 ; ClkDividerN:divisor|s_divCounter[12] ; ClkDividerN:divisor|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.095      ; 0.926      ;
; 0.645 ; ClkDividerN:divisor|s_divCounter[16] ; ClkDividerN:divisor|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.096      ; 0.927      ;
; 0.646 ; ClkDividerN:divisor|s_divCounter[26] ; ClkDividerN:divisor|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.096      ; 0.928      ;
; 0.646 ; ClkDividerN:divisor|s_divCounter[24] ; ClkDividerN:divisor|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.096      ; 0.928      ;
; 0.646 ; ClkDividerN:divisor|s_divCounter[4]  ; ClkDividerN:divisor|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 0.910      ;
; 0.646 ; ClkDividerN:divisor|s_divCounter[10] ; ClkDividerN:divisor|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.095      ; 0.927      ;
; 0.646 ; ClkDividerN:divisor|s_divCounter[18] ; ClkDividerN:divisor|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.096      ; 0.928      ;
; 0.646 ; ClkDividerN:divisor|s_divCounter[22] ; ClkDividerN:divisor|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.096      ; 0.928      ;
; 0.666 ; ClkDividerN:divisor|s_divCounter[23] ; ClkDividerN:divisor|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.096      ; 0.948      ;
; 0.794 ; ClkDividerN:divisor|s_divCounter[4]  ; ClkDividerN:divisor|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.509      ; 1.489      ;
; 0.799 ; ClkDividerN:divisor|s_divCounter[4]  ; ClkDividerN:divisor|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.509      ; 1.494      ;
; 0.818 ; ClkDividerN:divisor|s_divCounter[2]  ; ClkDividerN:divisor|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.082      ;
; 0.824 ; ClkDividerN:divisor|s_divCounter[5]  ; ClkDividerN:divisor|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.088      ;
; 0.827 ; ClkDividerN:divisor|s_divCounter[3]  ; ClkDividerN:divisor|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.091      ;
; 0.827 ; ClkDividerN:divisor|s_divCounter[1]  ; ClkDividerN:divisor|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.091      ;
; 0.837 ; ClkDividerN:divisor|s_divCounter[0]  ; ClkDividerN:divisor|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.101      ;
; 0.900 ; ClkDividerN:divisor|s_divCounter[6]  ; ClkDividerN:divisor|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.597      ;
; 0.905 ; ClkDividerN:divisor|s_divCounter[6]  ; ClkDividerN:divisor|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.602      ;
; 0.920 ; ClkDividerN:divisor|s_divCounter[4]  ; ClkDividerN:divisor|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.509      ; 1.615      ;
; 0.925 ; ClkDividerN:divisor|s_divCounter[4]  ; ClkDividerN:divisor|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.509      ; 1.620      ;
; 0.943 ; ClkDividerN:divisor|s_divCounter[5]  ; ClkDividerN:divisor|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.509      ; 1.638      ;
; 0.958 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.096      ; 1.240      ;
; 0.958 ; ClkDividerN:divisor|s_divCounter[17] ; ClkDividerN:divisor|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.096      ; 1.240      ;
; 0.958 ; ClkDividerN:divisor|s_divCounter[9]  ; ClkDividerN:divisor|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.095      ; 1.239      ;
; 0.958 ; ClkDividerN:divisor|s_divCounter[11] ; ClkDividerN:divisor|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.095      ; 1.239      ;
; 0.959 ; ClkDividerN:divisor|s_divCounter[25] ; ClkDividerN:divisor|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.096      ; 1.241      ;
; 0.960 ; ClkDividerN:divisor|s_divCounter[21] ; ClkDividerN:divisor|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.096      ; 1.242      ;
; 0.963 ; ClkDividerN:divisor|s_divCounter[5]  ; ClkDividerN:divisor|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.509      ; 1.658      ;
; 0.970 ; ClkDividerN:divisor|s_divCounter[20] ; ClkDividerN:divisor|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.096      ; 1.252      ;
; 0.972 ; ClkDividerN:divisor|s_divCounter[12] ; ClkDividerN:divisor|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.095      ; 1.253      ;
; 0.972 ; ClkDividerN:divisor|s_divCounter[16] ; ClkDividerN:divisor|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.096      ; 1.254      ;
; 0.973 ; ClkDividerN:divisor|s_divCounter[18] ; ClkDividerN:divisor|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.096      ; 1.255      ;
; 0.973 ; ClkDividerN:divisor|s_divCounter[24] ; ClkDividerN:divisor|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.096      ; 1.255      ;
; 0.973 ; ClkDividerN:divisor|s_divCounter[26] ; ClkDividerN:divisor|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.096      ; 1.255      ;
; 0.973 ; ClkDividerN:divisor|s_divCounter[22] ; ClkDividerN:divisor|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.096      ; 1.255      ;
; 0.973 ; ClkDividerN:divisor|s_divCounter[4]  ; ClkDividerN:divisor|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.237      ;
; 0.973 ; ClkDividerN:divisor|s_divCounter[10] ; ClkDividerN:divisor|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.095      ; 1.254      ;
; 0.975 ; ClkDividerN:divisor|s_divCounter[20] ; ClkDividerN:divisor|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.096      ; 1.257      ;
; 0.977 ; ClkDividerN:divisor|s_divCounter[16] ; ClkDividerN:divisor|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.096      ; 1.259      ;
; 0.978 ; ClkDividerN:divisor|s_divCounter[22] ; ClkDividerN:divisor|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.096      ; 1.260      ;
; 0.978 ; ClkDividerN:divisor|s_divCounter[10] ; ClkDividerN:divisor|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.095      ; 1.259      ;
; 0.978 ; ClkDividerN:divisor|s_divCounter[18] ; ClkDividerN:divisor|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.096      ; 1.260      ;
; 0.978 ; ClkDividerN:divisor|s_divCounter[24] ; ClkDividerN:divisor|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.096      ; 1.260      ;
; 0.983 ; ClkDividerN:divisor|s_divCounter[23] ; ClkDividerN:divisor|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.096      ; 1.265      ;
; 1.026 ; ClkDividerN:divisor|s_divCounter[6]  ; ClkDividerN:divisor|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.723      ;
; 1.031 ; ClkDividerN:divisor|s_divCounter[6]  ; ClkDividerN:divisor|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.728      ;
; 1.046 ; ClkDividerN:divisor|s_divCounter[4]  ; ClkDividerN:divisor|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.509      ; 1.741      ;
; 1.069 ; ClkDividerN:divisor|s_divCounter[5]  ; ClkDividerN:divisor|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.509      ; 1.764      ;
; 1.075 ; ClkDividerN:divisor|s_divCounter[3]  ; ClkDividerN:divisor|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.509      ; 1.770      ;
; 1.079 ; ClkDividerN:divisor|s_divCounter[9]  ; ClkDividerN:divisor|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.095      ; 1.360      ;
; 1.079 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.096      ; 1.361      ;
; 1.079 ; ClkDividerN:divisor|s_divCounter[17] ; ClkDividerN:divisor|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.096      ; 1.361      ;
; 1.079 ; ClkDividerN:divisor|s_divCounter[11] ; ClkDividerN:divisor|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.095      ; 1.360      ;
; 1.080 ; ClkDividerN:divisor|s_divCounter[25] ; ClkDividerN:divisor|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.096      ; 1.362      ;
; 1.081 ; ClkDividerN:divisor|s_divCounter[21] ; ClkDividerN:divisor|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.096      ; 1.363      ;
; 1.084 ; ClkDividerN:divisor|s_divCounter[9]  ; ClkDividerN:divisor|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.095      ; 1.365      ;
; 1.084 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.096      ; 1.366      ;
; 1.084 ; ClkDividerN:divisor|s_divCounter[17] ; ClkDividerN:divisor|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.096      ; 1.366      ;
; 1.086 ; ClkDividerN:divisor|s_divCounter[21] ; ClkDividerN:divisor|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.096      ; 1.368      ;
; 1.089 ; ClkDividerN:divisor|s_divCounter[13] ; ClkDividerN:divisor|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.089      ; 1.364      ;
; 1.089 ; ClkDividerN:divisor|s_divCounter[5]  ; ClkDividerN:divisor|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.509      ; 1.784      ;
; 1.091 ; ClkDividerN:divisor|s_divCounter[3]  ; ClkDividerN:divisor|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.509      ; 1.786      ;
; 1.092 ; ClkDividerN:divisor|s_divCounter[2]  ; ClkDividerN:divisor|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.509      ; 1.787      ;
; 1.096 ; ClkDividerN:divisor|s_divCounter[20] ; ClkDividerN:divisor|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.096      ; 1.378      ;
; 1.097 ; ClkDividerN:divisor|s_divCounter[2]  ; ClkDividerN:divisor|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.509      ; 1.792      ;
; 1.098 ; ClkDividerN:divisor|s_divCounter[16] ; ClkDividerN:divisor|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.096      ; 1.380      ;
; 1.099 ; ClkDividerN:divisor|s_divCounter[22] ; ClkDividerN:divisor|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.096      ; 1.381      ;
; 1.099 ; ClkDividerN:divisor|s_divCounter[10] ; ClkDividerN:divisor|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.095      ; 1.380      ;
; 1.099 ; ClkDividerN:divisor|s_divCounter[18] ; ClkDividerN:divisor|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.096      ; 1.381      ;
; 1.099 ; ClkDividerN:divisor|s_divCounter[24] ; ClkDividerN:divisor|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.096      ; 1.381      ;
; 1.101 ; ClkDividerN:divisor|s_divCounter[20] ; ClkDividerN:divisor|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.096      ; 1.383      ;
; 1.103 ; ClkDividerN:divisor|s_divCounter[16] ; ClkDividerN:divisor|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.096      ; 1.385      ;
; 1.104 ; ClkDividerN:divisor|s_divCounter[22] ; ClkDividerN:divisor|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.096      ; 1.386      ;
; 1.104 ; ClkDividerN:divisor|s_divCounter[18] ; ClkDividerN:divisor|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.096      ; 1.386      ;
; 1.104 ; ClkDividerN:divisor|s_divCounter[23] ; ClkDividerN:divisor|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.096      ; 1.386      ;
; 1.109 ; ClkDividerN:divisor|s_divCounter[12] ; ClkDividerN:divisor|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.089      ; 1.384      ;
; 1.109 ; ClkDividerN:divisor|s_divCounter[23] ; ClkDividerN:divisor|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.096      ; 1.391      ;
; 1.144 ; ClkDividerN:divisor|s_divCounter[3]  ; ClkDividerN:divisor|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.408      ;
; 1.144 ; ClkDividerN:divisor|s_divCounter[1]  ; ClkDividerN:divisor|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.408      ;
; 1.145 ; ClkDividerN:divisor|s_divCounter[2]  ; ClkDividerN:divisor|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.409      ;
; 1.145 ; ClkDividerN:divisor|s_divCounter[0]  ; ClkDividerN:divisor|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.409      ;
; 1.150 ; ClkDividerN:divisor|s_divCounter[2]  ; ClkDividerN:divisor|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.414      ;
; 1.150 ; ClkDividerN:divisor|s_divCounter[0]  ; ClkDividerN:divisor|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.414      ;
; 1.152 ; ClkDividerN:divisor|s_divCounter[6]  ; ClkDividerN:divisor|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.849      ;
; 1.174 ; ClkDividerN:divisor|s_divCounter[8]  ; ClkDividerN:divisor|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 1.458      ;
; 1.181 ; ClkDividerN:divisor|s_divCounter[8]  ; ClkDividerN:divisor|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 1.465      ;
; 1.183 ; ClkDividerN:divisor|s_divCounter[4]  ; ClkDividerN:divisor|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.503      ; 1.872      ;
; 1.195 ; ClkDividerN:divisor|s_divCounter[5]  ; ClkDividerN:divisor|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.509      ; 1.890      ;
; 1.200 ; ClkDividerN:divisor|s_divCounter[1]  ; ClkDividerN:divisor|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.509      ; 1.895      ;
; 1.201 ; ClkDividerN:divisor|s_divCounter[3]  ; ClkDividerN:divisor|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.509      ; 1.896      ;
; 1.205 ; ClkDividerN:divisor|s_divCounter[9]  ; ClkDividerN:divisor|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.095      ; 1.486      ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                           ;
+-------------+-----------------+----------------------------+------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                 ; Note                                           ;
+-------------+-----------------+----------------------------+------------------------------------------------+
; 199.56 MHz  ; 199.56 MHz      ; CLOCK_50                   ;                                                ;
; 1278.77 MHz ; 437.64 MHz      ; ClkDividerN:divisor|clkOut ; limit due to minimum period restriction (tmin) ;
+-------------+-----------------+----------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                  ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; CLOCK_50                   ; -4.011 ; -109.112      ;
; ClkDividerN:divisor|clkOut ; -0.228 ; -0.608        ;
+----------------------------+--------+---------------+


+----------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                  ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; ClkDividerN:divisor|clkOut ; 0.367 ; 0.000         ;
; CLOCK_50                   ; 0.583 ; 0.000         ;
+----------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary    ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; CLOCK_50                   ; -3.000 ; -42.835       ;
; ClkDividerN:divisor|clkOut ; -1.285 ; -3.855        ;
+----------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                    ;
+--------+-------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.011 ; ClkDividerN:divisor|s_divCounter[0] ; ClkDividerN:divisor|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.940      ;
; -4.011 ; ClkDividerN:divisor|s_divCounter[0] ; ClkDividerN:divisor|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.940      ;
; -4.011 ; ClkDividerN:divisor|s_divCounter[0] ; ClkDividerN:divisor|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.940      ;
; -4.011 ; ClkDividerN:divisor|s_divCounter[0] ; ClkDividerN:divisor|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.940      ;
; -4.011 ; ClkDividerN:divisor|s_divCounter[0] ; ClkDividerN:divisor|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.940      ;
; -4.011 ; ClkDividerN:divisor|s_divCounter[0] ; ClkDividerN:divisor|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.940      ;
; -4.007 ; ClkDividerN:divisor|s_divCounter[1] ; ClkDividerN:divisor|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.936      ;
; -4.007 ; ClkDividerN:divisor|s_divCounter[1] ; ClkDividerN:divisor|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.936      ;
; -4.007 ; ClkDividerN:divisor|s_divCounter[1] ; ClkDividerN:divisor|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.936      ;
; -4.007 ; ClkDividerN:divisor|s_divCounter[1] ; ClkDividerN:divisor|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.936      ;
; -4.007 ; ClkDividerN:divisor|s_divCounter[1] ; ClkDividerN:divisor|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.936      ;
; -4.007 ; ClkDividerN:divisor|s_divCounter[1] ; ClkDividerN:divisor|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.936      ;
; -3.929 ; ClkDividerN:divisor|s_divCounter[2] ; ClkDividerN:divisor|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.858      ;
; -3.929 ; ClkDividerN:divisor|s_divCounter[2] ; ClkDividerN:divisor|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.858      ;
; -3.929 ; ClkDividerN:divisor|s_divCounter[2] ; ClkDividerN:divisor|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.858      ;
; -3.929 ; ClkDividerN:divisor|s_divCounter[2] ; ClkDividerN:divisor|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.858      ;
; -3.929 ; ClkDividerN:divisor|s_divCounter[2] ; ClkDividerN:divisor|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.858      ;
; -3.929 ; ClkDividerN:divisor|s_divCounter[2] ; ClkDividerN:divisor|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.858      ;
; -3.835 ; ClkDividerN:divisor|s_divCounter[0] ; ClkDividerN:divisor|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.305      ; 5.139      ;
; -3.835 ; ClkDividerN:divisor|s_divCounter[0] ; ClkDividerN:divisor|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.305      ; 5.139      ;
; -3.835 ; ClkDividerN:divisor|s_divCounter[0] ; ClkDividerN:divisor|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.305      ; 5.139      ;
; -3.835 ; ClkDividerN:divisor|s_divCounter[0] ; ClkDividerN:divisor|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.305      ; 5.139      ;
; -3.835 ; ClkDividerN:divisor|s_divCounter[0] ; ClkDividerN:divisor|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.305      ; 5.139      ;
; -3.835 ; ClkDividerN:divisor|s_divCounter[0] ; ClkDividerN:divisor|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.305      ; 5.139      ;
; -3.835 ; ClkDividerN:divisor|s_divCounter[0] ; ClkDividerN:divisor|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.305      ; 5.139      ;
; -3.835 ; ClkDividerN:divisor|s_divCounter[0] ; ClkDividerN:divisor|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.305      ; 5.139      ;
; -3.835 ; ClkDividerN:divisor|s_divCounter[0] ; ClkDividerN:divisor|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.305      ; 5.139      ;
; -3.835 ; ClkDividerN:divisor|s_divCounter[0] ; ClkDividerN:divisor|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.305      ; 5.139      ;
; -3.835 ; ClkDividerN:divisor|s_divCounter[0] ; ClkDividerN:divisor|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.305      ; 5.139      ;
; -3.835 ; ClkDividerN:divisor|s_divCounter[0] ; ClkDividerN:divisor|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.305      ; 5.139      ;
; -3.831 ; ClkDividerN:divisor|s_divCounter[1] ; ClkDividerN:divisor|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.305      ; 5.135      ;
; -3.831 ; ClkDividerN:divisor|s_divCounter[1] ; ClkDividerN:divisor|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.305      ; 5.135      ;
; -3.831 ; ClkDividerN:divisor|s_divCounter[1] ; ClkDividerN:divisor|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.305      ; 5.135      ;
; -3.831 ; ClkDividerN:divisor|s_divCounter[1] ; ClkDividerN:divisor|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.305      ; 5.135      ;
; -3.831 ; ClkDividerN:divisor|s_divCounter[1] ; ClkDividerN:divisor|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.305      ; 5.135      ;
; -3.831 ; ClkDividerN:divisor|s_divCounter[1] ; ClkDividerN:divisor|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.305      ; 5.135      ;
; -3.831 ; ClkDividerN:divisor|s_divCounter[1] ; ClkDividerN:divisor|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.305      ; 5.135      ;
; -3.831 ; ClkDividerN:divisor|s_divCounter[1] ; ClkDividerN:divisor|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.305      ; 5.135      ;
; -3.831 ; ClkDividerN:divisor|s_divCounter[1] ; ClkDividerN:divisor|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.305      ; 5.135      ;
; -3.831 ; ClkDividerN:divisor|s_divCounter[1] ; ClkDividerN:divisor|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.305      ; 5.135      ;
; -3.831 ; ClkDividerN:divisor|s_divCounter[1] ; ClkDividerN:divisor|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.305      ; 5.135      ;
; -3.831 ; ClkDividerN:divisor|s_divCounter[1] ; ClkDividerN:divisor|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.305      ; 5.135      ;
; -3.818 ; ClkDividerN:divisor|s_divCounter[0] ; ClkDividerN:divisor|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.745      ;
; -3.815 ; ClkDividerN:divisor|s_divCounter[1] ; ClkDividerN:divisor|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.742      ;
; -3.813 ; ClkDividerN:divisor|s_divCounter[3] ; ClkDividerN:divisor|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.742      ;
; -3.813 ; ClkDividerN:divisor|s_divCounter[3] ; ClkDividerN:divisor|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.742      ;
; -3.813 ; ClkDividerN:divisor|s_divCounter[3] ; ClkDividerN:divisor|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.742      ;
; -3.813 ; ClkDividerN:divisor|s_divCounter[3] ; ClkDividerN:divisor|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.742      ;
; -3.813 ; ClkDividerN:divisor|s_divCounter[3] ; ClkDividerN:divisor|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.742      ;
; -3.813 ; ClkDividerN:divisor|s_divCounter[3] ; ClkDividerN:divisor|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.742      ;
; -3.753 ; ClkDividerN:divisor|s_divCounter[2] ; ClkDividerN:divisor|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.305      ; 5.057      ;
; -3.753 ; ClkDividerN:divisor|s_divCounter[2] ; ClkDividerN:divisor|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.305      ; 5.057      ;
; -3.753 ; ClkDividerN:divisor|s_divCounter[2] ; ClkDividerN:divisor|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.305      ; 5.057      ;
; -3.753 ; ClkDividerN:divisor|s_divCounter[2] ; ClkDividerN:divisor|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.305      ; 5.057      ;
; -3.753 ; ClkDividerN:divisor|s_divCounter[2] ; ClkDividerN:divisor|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.305      ; 5.057      ;
; -3.753 ; ClkDividerN:divisor|s_divCounter[2] ; ClkDividerN:divisor|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.305      ; 5.057      ;
; -3.753 ; ClkDividerN:divisor|s_divCounter[2] ; ClkDividerN:divisor|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.305      ; 5.057      ;
; -3.753 ; ClkDividerN:divisor|s_divCounter[2] ; ClkDividerN:divisor|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.305      ; 5.057      ;
; -3.753 ; ClkDividerN:divisor|s_divCounter[2] ; ClkDividerN:divisor|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.305      ; 5.057      ;
; -3.753 ; ClkDividerN:divisor|s_divCounter[2] ; ClkDividerN:divisor|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.305      ; 5.057      ;
; -3.753 ; ClkDividerN:divisor|s_divCounter[2] ; ClkDividerN:divisor|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.305      ; 5.057      ;
; -3.753 ; ClkDividerN:divisor|s_divCounter[2] ; ClkDividerN:divisor|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.305      ; 5.057      ;
; -3.736 ; ClkDividerN:divisor|s_divCounter[2] ; ClkDividerN:divisor|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.663      ;
; -3.685 ; ClkDividerN:divisor|s_divCounter[4] ; ClkDividerN:divisor|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.614      ;
; -3.685 ; ClkDividerN:divisor|s_divCounter[4] ; ClkDividerN:divisor|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.614      ;
; -3.685 ; ClkDividerN:divisor|s_divCounter[4] ; ClkDividerN:divisor|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.614      ;
; -3.685 ; ClkDividerN:divisor|s_divCounter[4] ; ClkDividerN:divisor|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.614      ;
; -3.685 ; ClkDividerN:divisor|s_divCounter[4] ; ClkDividerN:divisor|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.614      ;
; -3.685 ; ClkDividerN:divisor|s_divCounter[4] ; ClkDividerN:divisor|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.614      ;
; -3.661 ; ClkDividerN:divisor|s_divCounter[7] ; ClkDividerN:divisor|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.464     ; 4.196      ;
; -3.661 ; ClkDividerN:divisor|s_divCounter[7] ; ClkDividerN:divisor|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.464     ; 4.196      ;
; -3.661 ; ClkDividerN:divisor|s_divCounter[7] ; ClkDividerN:divisor|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.464     ; 4.196      ;
; -3.661 ; ClkDividerN:divisor|s_divCounter[7] ; ClkDividerN:divisor|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.464     ; 4.196      ;
; -3.661 ; ClkDividerN:divisor|s_divCounter[7] ; ClkDividerN:divisor|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.464     ; 4.196      ;
; -3.661 ; ClkDividerN:divisor|s_divCounter[7] ; ClkDividerN:divisor|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.464     ; 4.196      ;
; -3.637 ; ClkDividerN:divisor|s_divCounter[3] ; ClkDividerN:divisor|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.305      ; 4.941      ;
; -3.637 ; ClkDividerN:divisor|s_divCounter[3] ; ClkDividerN:divisor|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.305      ; 4.941      ;
; -3.637 ; ClkDividerN:divisor|s_divCounter[3] ; ClkDividerN:divisor|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.305      ; 4.941      ;
; -3.637 ; ClkDividerN:divisor|s_divCounter[3] ; ClkDividerN:divisor|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.305      ; 4.941      ;
; -3.637 ; ClkDividerN:divisor|s_divCounter[3] ; ClkDividerN:divisor|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.305      ; 4.941      ;
; -3.637 ; ClkDividerN:divisor|s_divCounter[3] ; ClkDividerN:divisor|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.305      ; 4.941      ;
; -3.637 ; ClkDividerN:divisor|s_divCounter[3] ; ClkDividerN:divisor|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.305      ; 4.941      ;
; -3.637 ; ClkDividerN:divisor|s_divCounter[3] ; ClkDividerN:divisor|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.305      ; 4.941      ;
; -3.637 ; ClkDividerN:divisor|s_divCounter[3] ; ClkDividerN:divisor|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.305      ; 4.941      ;
; -3.637 ; ClkDividerN:divisor|s_divCounter[3] ; ClkDividerN:divisor|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.305      ; 4.941      ;
; -3.637 ; ClkDividerN:divisor|s_divCounter[3] ; ClkDividerN:divisor|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.305      ; 4.941      ;
; -3.637 ; ClkDividerN:divisor|s_divCounter[3] ; ClkDividerN:divisor|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.305      ; 4.941      ;
; -3.630 ; ClkDividerN:divisor|s_divCounter[0] ; ClkDividerN:divisor|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.311      ; 4.940      ;
; -3.630 ; ClkDividerN:divisor|s_divCounter[0] ; ClkDividerN:divisor|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.311      ; 4.940      ;
; -3.630 ; ClkDividerN:divisor|s_divCounter[0] ; ClkDividerN:divisor|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.311      ; 4.940      ;
; -3.630 ; ClkDividerN:divisor|s_divCounter[0] ; ClkDividerN:divisor|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.311      ; 4.940      ;
; -3.630 ; ClkDividerN:divisor|s_divCounter[0] ; ClkDividerN:divisor|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.311      ; 4.940      ;
; -3.626 ; ClkDividerN:divisor|s_divCounter[1] ; ClkDividerN:divisor|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.311      ; 4.936      ;
; -3.626 ; ClkDividerN:divisor|s_divCounter[1] ; ClkDividerN:divisor|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.311      ; 4.936      ;
; -3.626 ; ClkDividerN:divisor|s_divCounter[1] ; ClkDividerN:divisor|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.311      ; 4.936      ;
; -3.626 ; ClkDividerN:divisor|s_divCounter[1] ; ClkDividerN:divisor|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.311      ; 4.936      ;
; -3.626 ; ClkDividerN:divisor|s_divCounter[1] ; ClkDividerN:divisor|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.311      ; 4.936      ;
; -3.620 ; ClkDividerN:divisor|s_divCounter[3] ; ClkDividerN:divisor|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.547      ;
; -3.599 ; ClkDividerN:divisor|s_divCounter[5] ; ClkDividerN:divisor|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.528      ;
; -3.599 ; ClkDividerN:divisor|s_divCounter[5] ; ClkDividerN:divisor|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.528      ;
+--------+-------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ClkDividerN:divisor|clkOut'                                                                                                            ;
+--------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.228 ; sw0_ff_out                 ; SeqDetFSM:system_core|PS.B ; CLOCK_50                   ; ClkDividerN:divisor|clkOut ; 1.000        ; 0.894      ; 2.111      ;
; -0.191 ; sw0_ff_out                 ; SeqDetFSM:system_core|PS.D ; CLOCK_50                   ; ClkDividerN:divisor|clkOut ; 1.000        ; 0.894      ; 2.074      ;
; -0.189 ; sw0_ff_out                 ; SeqDetFSM:system_core|PS.C ; CLOCK_50                   ; ClkDividerN:divisor|clkOut ; 1.000        ; 0.894      ; 2.072      ;
; -0.182 ; sw1_ff_out                 ; SeqDetFSM:system_core|PS.D ; CLOCK_50                   ; ClkDividerN:divisor|clkOut ; 1.000        ; 0.894      ; 2.065      ;
; -0.181 ; sw1_ff_out                 ; SeqDetFSM:system_core|PS.C ; CLOCK_50                   ; ClkDividerN:divisor|clkOut ; 1.000        ; 0.894      ; 2.064      ;
; -0.031 ; sw1_ff_out                 ; SeqDetFSM:system_core|PS.B ; CLOCK_50                   ; ClkDividerN:divisor|clkOut ; 1.000        ; 0.894      ; 1.914      ;
; 0.218  ; SeqDetFSM:system_core|PS.C ; SeqDetFSM:system_core|PS.D ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 1.000        ; -0.070     ; 0.711      ;
; 0.220  ; SeqDetFSM:system_core|PS.B ; SeqDetFSM:system_core|PS.C ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 1.000        ; -0.070     ; 0.709      ;
; 0.246  ; SeqDetFSM:system_core|PS.B ; SeqDetFSM:system_core|PS.B ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 1.000        ; -0.070     ; 0.683      ;
+--------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ClkDividerN:divisor|clkOut'                                                                                                            ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.367 ; SeqDetFSM:system_core|PS.B ; SeqDetFSM:system_core|PS.B ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 0.000        ; 0.070      ; 0.608      ;
; 0.398 ; SeqDetFSM:system_core|PS.B ; SeqDetFSM:system_core|PS.C ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 0.000        ; 0.070      ; 0.639      ;
; 0.399 ; SeqDetFSM:system_core|PS.C ; SeqDetFSM:system_core|PS.D ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 0.000        ; 0.070      ; 0.640      ;
; 0.416 ; sw1_ff_out                 ; SeqDetFSM:system_core|PS.B ; CLOCK_50                   ; ClkDividerN:divisor|clkOut ; 0.000        ; 1.160      ; 1.777      ;
; 0.574 ; sw0_ff_out                 ; SeqDetFSM:system_core|PS.C ; CLOCK_50                   ; ClkDividerN:divisor|clkOut ; 0.000        ; 1.160      ; 1.935      ;
; 0.576 ; sw0_ff_out                 ; SeqDetFSM:system_core|PS.D ; CLOCK_50                   ; ClkDividerN:divisor|clkOut ; 0.000        ; 1.160      ; 1.937      ;
; 0.602 ; sw1_ff_out                 ; SeqDetFSM:system_core|PS.C ; CLOCK_50                   ; ClkDividerN:divisor|clkOut ; 0.000        ; 1.160      ; 1.963      ;
; 0.604 ; sw1_ff_out                 ; SeqDetFSM:system_core|PS.D ; CLOCK_50                   ; ClkDividerN:divisor|clkOut ; 0.000        ; 1.160      ; 1.965      ;
; 0.623 ; sw0_ff_out                 ; SeqDetFSM:system_core|PS.B ; CLOCK_50                   ; ClkDividerN:divisor|clkOut ; 0.000        ; 1.160      ; 1.984      ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                     ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.583 ; ClkDividerN:divisor|s_divCounter[13] ; ClkDividerN:divisor|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.086      ; 0.840      ;
; 0.584 ; ClkDividerN:divisor|s_divCounter[11] ; ClkDividerN:divisor|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.086      ; 0.841      ;
; 0.585 ; ClkDividerN:divisor|s_divCounter[9]  ; ClkDividerN:divisor|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.086      ; 0.842      ;
; 0.586 ; ClkDividerN:divisor|s_divCounter[17] ; ClkDividerN:divisor|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.085      ; 0.842      ;
; 0.587 ; ClkDividerN:divisor|s_divCounter[25] ; ClkDividerN:divisor|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.085      ; 0.843      ;
; 0.587 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.085      ; 0.843      ;
; 0.588 ; ClkDividerN:divisor|s_divCounter[27] ; ClkDividerN:divisor|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.085      ; 0.844      ;
; 0.588 ; ClkDividerN:divisor|s_divCounter[20] ; ClkDividerN:divisor|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.085      ; 0.844      ;
; 0.589 ; ClkDividerN:divisor|s_divCounter[12] ; ClkDividerN:divisor|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.086      ; 0.846      ;
; 0.590 ; ClkDividerN:divisor|s_divCounter[4]  ; ClkDividerN:divisor|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.831      ;
; 0.590 ; ClkDividerN:divisor|s_divCounter[10] ; ClkDividerN:divisor|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.086      ; 0.847      ;
; 0.590 ; ClkDividerN:divisor|s_divCounter[21] ; ClkDividerN:divisor|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.085      ; 0.846      ;
; 0.591 ; ClkDividerN:divisor|s_divCounter[16] ; ClkDividerN:divisor|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.085      ; 0.847      ;
; 0.592 ; ClkDividerN:divisor|s_divCounter[26] ; ClkDividerN:divisor|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.085      ; 0.848      ;
; 0.592 ; ClkDividerN:divisor|s_divCounter[24] ; ClkDividerN:divisor|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.085      ; 0.848      ;
; 0.592 ; ClkDividerN:divisor|s_divCounter[18] ; ClkDividerN:divisor|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.085      ; 0.848      ;
; 0.593 ; ClkDividerN:divisor|s_divCounter[22] ; ClkDividerN:divisor|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.085      ; 0.849      ;
; 0.609 ; ClkDividerN:divisor|s_divCounter[23] ; ClkDividerN:divisor|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.085      ; 0.865      ;
; 0.701 ; ClkDividerN:divisor|s_divCounter[4]  ; ClkDividerN:divisor|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 1.339      ;
; 0.712 ; ClkDividerN:divisor|s_divCounter[4]  ; ClkDividerN:divisor|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 1.350      ;
; 0.759 ; ClkDividerN:divisor|s_divCounter[2]  ; ClkDividerN:divisor|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.000      ;
; 0.764 ; ClkDividerN:divisor|s_divCounter[5]  ; ClkDividerN:divisor|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.005      ;
; 0.767 ; ClkDividerN:divisor|s_divCounter[1]  ; ClkDividerN:divisor|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.008      ;
; 0.768 ; ClkDividerN:divisor|s_divCounter[3]  ; ClkDividerN:divisor|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.009      ;
; 0.778 ; ClkDividerN:divisor|s_divCounter[0]  ; ClkDividerN:divisor|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.019      ;
; 0.785 ; ClkDividerN:divisor|s_divCounter[6]  ; ClkDividerN:divisor|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.469      ; 1.425      ;
; 0.811 ; ClkDividerN:divisor|s_divCounter[4]  ; ClkDividerN:divisor|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 1.449      ;
; 0.822 ; ClkDividerN:divisor|s_divCounter[4]  ; ClkDividerN:divisor|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 1.460      ;
; 0.825 ; ClkDividerN:divisor|s_divCounter[5]  ; ClkDividerN:divisor|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 1.463      ;
; 0.827 ; ClkDividerN:divisor|s_divCounter[6]  ; ClkDividerN:divisor|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.469      ; 1.467      ;
; 0.870 ; ClkDividerN:divisor|s_divCounter[11] ; ClkDividerN:divisor|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.086      ; 1.127      ;
; 0.871 ; ClkDividerN:divisor|s_divCounter[9]  ; ClkDividerN:divisor|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.086      ; 1.128      ;
; 0.872 ; ClkDividerN:divisor|s_divCounter[17] ; ClkDividerN:divisor|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.085      ; 1.128      ;
; 0.873 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.085      ; 1.129      ;
; 0.873 ; ClkDividerN:divisor|s_divCounter[25] ; ClkDividerN:divisor|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.085      ; 1.129      ;
; 0.873 ; ClkDividerN:divisor|s_divCounter[5]  ; ClkDividerN:divisor|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 1.511      ;
; 0.876 ; ClkDividerN:divisor|s_divCounter[20] ; ClkDividerN:divisor|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.085      ; 1.132      ;
; 0.877 ; ClkDividerN:divisor|s_divCounter[21] ; ClkDividerN:divisor|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.085      ; 1.133      ;
; 0.877 ; ClkDividerN:divisor|s_divCounter[12] ; ClkDividerN:divisor|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.086      ; 1.134      ;
; 0.878 ; ClkDividerN:divisor|s_divCounter[4]  ; ClkDividerN:divisor|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.119      ;
; 0.878 ; ClkDividerN:divisor|s_divCounter[10] ; ClkDividerN:divisor|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.086      ; 1.135      ;
; 0.879 ; ClkDividerN:divisor|s_divCounter[16] ; ClkDividerN:divisor|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.085      ; 1.135      ;
; 0.880 ; ClkDividerN:divisor|s_divCounter[24] ; ClkDividerN:divisor|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.085      ; 1.136      ;
; 0.880 ; ClkDividerN:divisor|s_divCounter[18] ; ClkDividerN:divisor|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.085      ; 1.136      ;
; 0.880 ; ClkDividerN:divisor|s_divCounter[26] ; ClkDividerN:divisor|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.085      ; 1.136      ;
; 0.881 ; ClkDividerN:divisor|s_divCounter[22] ; ClkDividerN:divisor|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.085      ; 1.137      ;
; 0.887 ; ClkDividerN:divisor|s_divCounter[20] ; ClkDividerN:divisor|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.085      ; 1.143      ;
; 0.889 ; ClkDividerN:divisor|s_divCounter[10] ; ClkDividerN:divisor|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.086      ; 1.146      ;
; 0.890 ; ClkDividerN:divisor|s_divCounter[16] ; ClkDividerN:divisor|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.085      ; 1.146      ;
; 0.891 ; ClkDividerN:divisor|s_divCounter[18] ; ClkDividerN:divisor|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.085      ; 1.147      ;
; 0.891 ; ClkDividerN:divisor|s_divCounter[24] ; ClkDividerN:divisor|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.085      ; 1.147      ;
; 0.892 ; ClkDividerN:divisor|s_divCounter[22] ; ClkDividerN:divisor|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.085      ; 1.148      ;
; 0.895 ; ClkDividerN:divisor|s_divCounter[6]  ; ClkDividerN:divisor|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.469      ; 1.535      ;
; 0.896 ; ClkDividerN:divisor|s_divCounter[23] ; ClkDividerN:divisor|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.085      ; 1.152      ;
; 0.921 ; ClkDividerN:divisor|s_divCounter[4]  ; ClkDividerN:divisor|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 1.559      ;
; 0.935 ; ClkDividerN:divisor|s_divCounter[5]  ; ClkDividerN:divisor|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 1.573      ;
; 0.937 ; ClkDividerN:divisor|s_divCounter[6]  ; ClkDividerN:divisor|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.469      ; 1.577      ;
; 0.941 ; ClkDividerN:divisor|s_divCounter[3]  ; ClkDividerN:divisor|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 1.579      ;
; 0.969 ; ClkDividerN:divisor|s_divCounter[11] ; ClkDividerN:divisor|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.086      ; 1.226      ;
; 0.970 ; ClkDividerN:divisor|s_divCounter[9]  ; ClkDividerN:divisor|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.086      ; 1.227      ;
; 0.971 ; ClkDividerN:divisor|s_divCounter[17] ; ClkDividerN:divisor|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.085      ; 1.227      ;
; 0.972 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.085      ; 1.228      ;
; 0.972 ; ClkDividerN:divisor|s_divCounter[25] ; ClkDividerN:divisor|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.085      ; 1.228      ;
; 0.976 ; ClkDividerN:divisor|s_divCounter[21] ; ClkDividerN:divisor|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.085      ; 1.232      ;
; 0.980 ; ClkDividerN:divisor|s_divCounter[2]  ; ClkDividerN:divisor|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 1.618      ;
; 0.981 ; ClkDividerN:divisor|s_divCounter[9]  ; ClkDividerN:divisor|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.086      ; 1.238      ;
; 0.982 ; ClkDividerN:divisor|s_divCounter[17] ; ClkDividerN:divisor|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.085      ; 1.238      ;
; 0.983 ; ClkDividerN:divisor|s_divCounter[5]  ; ClkDividerN:divisor|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 1.621      ;
; 0.983 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.085      ; 1.239      ;
; 0.986 ; ClkDividerN:divisor|s_divCounter[13] ; ClkDividerN:divisor|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.236      ;
; 0.986 ; ClkDividerN:divisor|s_divCounter[20] ; ClkDividerN:divisor|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.085      ; 1.242      ;
; 0.987 ; ClkDividerN:divisor|s_divCounter[21] ; ClkDividerN:divisor|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.085      ; 1.243      ;
; 0.988 ; ClkDividerN:divisor|s_divCounter[3]  ; ClkDividerN:divisor|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 1.626      ;
; 0.988 ; ClkDividerN:divisor|s_divCounter[10] ; ClkDividerN:divisor|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.086      ; 1.245      ;
; 0.989 ; ClkDividerN:divisor|s_divCounter[16] ; ClkDividerN:divisor|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.085      ; 1.245      ;
; 0.990 ; ClkDividerN:divisor|s_divCounter[18] ; ClkDividerN:divisor|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.085      ; 1.246      ;
; 0.990 ; ClkDividerN:divisor|s_divCounter[24] ; ClkDividerN:divisor|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.085      ; 1.246      ;
; 0.991 ; ClkDividerN:divisor|s_divCounter[22] ; ClkDividerN:divisor|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.085      ; 1.247      ;
; 0.991 ; ClkDividerN:divisor|s_divCounter[2]  ; ClkDividerN:divisor|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 1.629      ;
; 0.995 ; ClkDividerN:divisor|s_divCounter[23] ; ClkDividerN:divisor|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.085      ; 1.251      ;
; 0.997 ; ClkDividerN:divisor|s_divCounter[20] ; ClkDividerN:divisor|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.085      ; 1.253      ;
; 1.000 ; ClkDividerN:divisor|s_divCounter[16] ; ClkDividerN:divisor|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.085      ; 1.256      ;
; 1.001 ; ClkDividerN:divisor|s_divCounter[18] ; ClkDividerN:divisor|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.085      ; 1.257      ;
; 1.002 ; ClkDividerN:divisor|s_divCounter[22] ; ClkDividerN:divisor|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.085      ; 1.258      ;
; 1.005 ; ClkDividerN:divisor|s_divCounter[6]  ; ClkDividerN:divisor|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.469      ; 1.645      ;
; 1.005 ; ClkDividerN:divisor|s_divCounter[12] ; ClkDividerN:divisor|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.255      ;
; 1.006 ; ClkDividerN:divisor|s_divCounter[23] ; ClkDividerN:divisor|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.085      ; 1.262      ;
; 1.045 ; ClkDividerN:divisor|s_divCounter[8]  ; ClkDividerN:divisor|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 1.304      ;
; 1.045 ; ClkDividerN:divisor|s_divCounter[5]  ; ClkDividerN:divisor|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 1.683      ;
; 1.047 ; ClkDividerN:divisor|s_divCounter[0]  ; ClkDividerN:divisor|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.288      ;
; 1.047 ; ClkDividerN:divisor|s_divCounter[2]  ; ClkDividerN:divisor|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.288      ;
; 1.049 ; ClkDividerN:divisor|s_divCounter[4]  ; ClkDividerN:divisor|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.460      ; 1.680      ;
; 1.051 ; ClkDividerN:divisor|s_divCounter[3]  ; ClkDividerN:divisor|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 1.689      ;
; 1.051 ; ClkDividerN:divisor|s_divCounter[1]  ; ClkDividerN:divisor|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 1.689      ;
; 1.054 ; ClkDividerN:divisor|s_divCounter[1]  ; ClkDividerN:divisor|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.295      ;
; 1.055 ; ClkDividerN:divisor|s_divCounter[3]  ; ClkDividerN:divisor|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.296      ;
; 1.058 ; ClkDividerN:divisor|s_divCounter[0]  ; ClkDividerN:divisor|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.299      ;
; 1.058 ; ClkDividerN:divisor|s_divCounter[2]  ; ClkDividerN:divisor|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.299      ;
; 1.080 ; ClkDividerN:divisor|s_divCounter[9]  ; ClkDividerN:divisor|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.086      ; 1.337      ;
; 1.081 ; ClkDividerN:divisor|s_divCounter[17] ; ClkDividerN:divisor|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.085      ; 1.337      ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                  ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; CLOCK_50                   ; -1.618 ; -43.258       ;
; ClkDividerN:divisor|clkOut ; 0.220  ; 0.000         ;
+----------------------------+--------+---------------+


+----------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                  ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; ClkDividerN:divisor|clkOut ; 0.191 ; 0.000         ;
; CLOCK_50                   ; 0.292 ; 0.000         ;
+----------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary    ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; CLOCK_50                   ; -3.000 ; -36.334       ;
; ClkDividerN:divisor|clkOut ; -1.000 ; -3.000        ;
+----------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                    ;
+--------+-------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.618 ; ClkDividerN:divisor|s_divCounter[1] ; ClkDividerN:divisor|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.566      ;
; -1.618 ; ClkDividerN:divisor|s_divCounter[1] ; ClkDividerN:divisor|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.566      ;
; -1.618 ; ClkDividerN:divisor|s_divCounter[1] ; ClkDividerN:divisor|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.566      ;
; -1.618 ; ClkDividerN:divisor|s_divCounter[1] ; ClkDividerN:divisor|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.566      ;
; -1.618 ; ClkDividerN:divisor|s_divCounter[1] ; ClkDividerN:divisor|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.566      ;
; -1.618 ; ClkDividerN:divisor|s_divCounter[1] ; ClkDividerN:divisor|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.566      ;
; -1.615 ; ClkDividerN:divisor|s_divCounter[0] ; ClkDividerN:divisor|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.563      ;
; -1.615 ; ClkDividerN:divisor|s_divCounter[0] ; ClkDividerN:divisor|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.563      ;
; -1.615 ; ClkDividerN:divisor|s_divCounter[0] ; ClkDividerN:divisor|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.563      ;
; -1.615 ; ClkDividerN:divisor|s_divCounter[0] ; ClkDividerN:divisor|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.563      ;
; -1.615 ; ClkDividerN:divisor|s_divCounter[0] ; ClkDividerN:divisor|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.563      ;
; -1.615 ; ClkDividerN:divisor|s_divCounter[0] ; ClkDividerN:divisor|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.563      ;
; -1.554 ; ClkDividerN:divisor|s_divCounter[2] ; ClkDividerN:divisor|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.502      ;
; -1.554 ; ClkDividerN:divisor|s_divCounter[2] ; ClkDividerN:divisor|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.502      ;
; -1.554 ; ClkDividerN:divisor|s_divCounter[2] ; ClkDividerN:divisor|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.502      ;
; -1.554 ; ClkDividerN:divisor|s_divCounter[2] ; ClkDividerN:divisor|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.502      ;
; -1.554 ; ClkDividerN:divisor|s_divCounter[2] ; ClkDividerN:divisor|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.502      ;
; -1.554 ; ClkDividerN:divisor|s_divCounter[2] ; ClkDividerN:divisor|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.502      ;
; -1.529 ; ClkDividerN:divisor|s_divCounter[1] ; ClkDividerN:divisor|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 2.665      ;
; -1.529 ; ClkDividerN:divisor|s_divCounter[1] ; ClkDividerN:divisor|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 2.665      ;
; -1.529 ; ClkDividerN:divisor|s_divCounter[1] ; ClkDividerN:divisor|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 2.665      ;
; -1.529 ; ClkDividerN:divisor|s_divCounter[1] ; ClkDividerN:divisor|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 2.665      ;
; -1.529 ; ClkDividerN:divisor|s_divCounter[1] ; ClkDividerN:divisor|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 2.665      ;
; -1.529 ; ClkDividerN:divisor|s_divCounter[1] ; ClkDividerN:divisor|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 2.665      ;
; -1.529 ; ClkDividerN:divisor|s_divCounter[1] ; ClkDividerN:divisor|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 2.665      ;
; -1.529 ; ClkDividerN:divisor|s_divCounter[1] ; ClkDividerN:divisor|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 2.665      ;
; -1.529 ; ClkDividerN:divisor|s_divCounter[1] ; ClkDividerN:divisor|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 2.665      ;
; -1.529 ; ClkDividerN:divisor|s_divCounter[1] ; ClkDividerN:divisor|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 2.665      ;
; -1.529 ; ClkDividerN:divisor|s_divCounter[1] ; ClkDividerN:divisor|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 2.665      ;
; -1.529 ; ClkDividerN:divisor|s_divCounter[1] ; ClkDividerN:divisor|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 2.665      ;
; -1.526 ; ClkDividerN:divisor|s_divCounter[1] ; ClkDividerN:divisor|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.472      ;
; -1.526 ; ClkDividerN:divisor|s_divCounter[0] ; ClkDividerN:divisor|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 2.662      ;
; -1.526 ; ClkDividerN:divisor|s_divCounter[0] ; ClkDividerN:divisor|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 2.662      ;
; -1.526 ; ClkDividerN:divisor|s_divCounter[0] ; ClkDividerN:divisor|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 2.662      ;
; -1.526 ; ClkDividerN:divisor|s_divCounter[0] ; ClkDividerN:divisor|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 2.662      ;
; -1.526 ; ClkDividerN:divisor|s_divCounter[0] ; ClkDividerN:divisor|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 2.662      ;
; -1.526 ; ClkDividerN:divisor|s_divCounter[0] ; ClkDividerN:divisor|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 2.662      ;
; -1.526 ; ClkDividerN:divisor|s_divCounter[0] ; ClkDividerN:divisor|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 2.662      ;
; -1.526 ; ClkDividerN:divisor|s_divCounter[0] ; ClkDividerN:divisor|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 2.662      ;
; -1.526 ; ClkDividerN:divisor|s_divCounter[0] ; ClkDividerN:divisor|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 2.662      ;
; -1.526 ; ClkDividerN:divisor|s_divCounter[0] ; ClkDividerN:divisor|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 2.662      ;
; -1.526 ; ClkDividerN:divisor|s_divCounter[0] ; ClkDividerN:divisor|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 2.662      ;
; -1.526 ; ClkDividerN:divisor|s_divCounter[0] ; ClkDividerN:divisor|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 2.662      ;
; -1.523 ; ClkDividerN:divisor|s_divCounter[0] ; ClkDividerN:divisor|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.469      ;
; -1.481 ; ClkDividerN:divisor|s_divCounter[3] ; ClkDividerN:divisor|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.429      ;
; -1.481 ; ClkDividerN:divisor|s_divCounter[3] ; ClkDividerN:divisor|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.429      ;
; -1.481 ; ClkDividerN:divisor|s_divCounter[3] ; ClkDividerN:divisor|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.429      ;
; -1.481 ; ClkDividerN:divisor|s_divCounter[3] ; ClkDividerN:divisor|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.429      ;
; -1.481 ; ClkDividerN:divisor|s_divCounter[3] ; ClkDividerN:divisor|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.429      ;
; -1.481 ; ClkDividerN:divisor|s_divCounter[3] ; ClkDividerN:divisor|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.429      ;
; -1.465 ; ClkDividerN:divisor|s_divCounter[2] ; ClkDividerN:divisor|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 2.601      ;
; -1.465 ; ClkDividerN:divisor|s_divCounter[2] ; ClkDividerN:divisor|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 2.601      ;
; -1.465 ; ClkDividerN:divisor|s_divCounter[2] ; ClkDividerN:divisor|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 2.601      ;
; -1.465 ; ClkDividerN:divisor|s_divCounter[2] ; ClkDividerN:divisor|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 2.601      ;
; -1.465 ; ClkDividerN:divisor|s_divCounter[2] ; ClkDividerN:divisor|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 2.601      ;
; -1.465 ; ClkDividerN:divisor|s_divCounter[2] ; ClkDividerN:divisor|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 2.601      ;
; -1.465 ; ClkDividerN:divisor|s_divCounter[2] ; ClkDividerN:divisor|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 2.601      ;
; -1.465 ; ClkDividerN:divisor|s_divCounter[2] ; ClkDividerN:divisor|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 2.601      ;
; -1.465 ; ClkDividerN:divisor|s_divCounter[2] ; ClkDividerN:divisor|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 2.601      ;
; -1.465 ; ClkDividerN:divisor|s_divCounter[2] ; ClkDividerN:divisor|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 2.601      ;
; -1.465 ; ClkDividerN:divisor|s_divCounter[2] ; ClkDividerN:divisor|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 2.601      ;
; -1.465 ; ClkDividerN:divisor|s_divCounter[2] ; ClkDividerN:divisor|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 2.601      ;
; -1.462 ; ClkDividerN:divisor|s_divCounter[2] ; ClkDividerN:divisor|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.408      ;
; -1.444 ; ClkDividerN:divisor|s_divCounter[4] ; ClkDividerN:divisor|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.392      ;
; -1.444 ; ClkDividerN:divisor|s_divCounter[4] ; ClkDividerN:divisor|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.392      ;
; -1.444 ; ClkDividerN:divisor|s_divCounter[4] ; ClkDividerN:divisor|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.392      ;
; -1.444 ; ClkDividerN:divisor|s_divCounter[4] ; ClkDividerN:divisor|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.392      ;
; -1.444 ; ClkDividerN:divisor|s_divCounter[4] ; ClkDividerN:divisor|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.392      ;
; -1.444 ; ClkDividerN:divisor|s_divCounter[4] ; ClkDividerN:divisor|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.392      ;
; -1.423 ; ClkDividerN:divisor|s_divCounter[1] ; ClkDividerN:divisor|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.156      ; 2.566      ;
; -1.423 ; ClkDividerN:divisor|s_divCounter[1] ; ClkDividerN:divisor|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.156      ; 2.566      ;
; -1.423 ; ClkDividerN:divisor|s_divCounter[1] ; ClkDividerN:divisor|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.156      ; 2.566      ;
; -1.423 ; ClkDividerN:divisor|s_divCounter[1] ; ClkDividerN:divisor|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.156      ; 2.566      ;
; -1.423 ; ClkDividerN:divisor|s_divCounter[1] ; ClkDividerN:divisor|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.156      ; 2.566      ;
; -1.421 ; ClkDividerN:divisor|s_divCounter[7] ; ClkDividerN:divisor|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.240     ; 2.168      ;
; -1.421 ; ClkDividerN:divisor|s_divCounter[7] ; ClkDividerN:divisor|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.240     ; 2.168      ;
; -1.421 ; ClkDividerN:divisor|s_divCounter[7] ; ClkDividerN:divisor|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.240     ; 2.168      ;
; -1.421 ; ClkDividerN:divisor|s_divCounter[7] ; ClkDividerN:divisor|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.240     ; 2.168      ;
; -1.421 ; ClkDividerN:divisor|s_divCounter[7] ; ClkDividerN:divisor|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.240     ; 2.168      ;
; -1.421 ; ClkDividerN:divisor|s_divCounter[7] ; ClkDividerN:divisor|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.240     ; 2.168      ;
; -1.420 ; ClkDividerN:divisor|s_divCounter[0] ; ClkDividerN:divisor|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.156      ; 2.563      ;
; -1.420 ; ClkDividerN:divisor|s_divCounter[0] ; ClkDividerN:divisor|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.156      ; 2.563      ;
; -1.420 ; ClkDividerN:divisor|s_divCounter[0] ; ClkDividerN:divisor|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.156      ; 2.563      ;
; -1.420 ; ClkDividerN:divisor|s_divCounter[0] ; ClkDividerN:divisor|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.156      ; 2.563      ;
; -1.420 ; ClkDividerN:divisor|s_divCounter[0] ; ClkDividerN:divisor|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.156      ; 2.563      ;
; -1.392 ; ClkDividerN:divisor|s_divCounter[3] ; ClkDividerN:divisor|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 2.528      ;
; -1.392 ; ClkDividerN:divisor|s_divCounter[3] ; ClkDividerN:divisor|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 2.528      ;
; -1.392 ; ClkDividerN:divisor|s_divCounter[3] ; ClkDividerN:divisor|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 2.528      ;
; -1.392 ; ClkDividerN:divisor|s_divCounter[3] ; ClkDividerN:divisor|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 2.528      ;
; -1.392 ; ClkDividerN:divisor|s_divCounter[3] ; ClkDividerN:divisor|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 2.528      ;
; -1.392 ; ClkDividerN:divisor|s_divCounter[3] ; ClkDividerN:divisor|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 2.528      ;
; -1.392 ; ClkDividerN:divisor|s_divCounter[3] ; ClkDividerN:divisor|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 2.528      ;
; -1.392 ; ClkDividerN:divisor|s_divCounter[3] ; ClkDividerN:divisor|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 2.528      ;
; -1.392 ; ClkDividerN:divisor|s_divCounter[3] ; ClkDividerN:divisor|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 2.528      ;
; -1.392 ; ClkDividerN:divisor|s_divCounter[3] ; ClkDividerN:divisor|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 2.528      ;
; -1.392 ; ClkDividerN:divisor|s_divCounter[3] ; ClkDividerN:divisor|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 2.528      ;
; -1.392 ; ClkDividerN:divisor|s_divCounter[3] ; ClkDividerN:divisor|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 2.528      ;
; -1.389 ; ClkDividerN:divisor|s_divCounter[3] ; ClkDividerN:divisor|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.335      ;
; -1.385 ; ClkDividerN:divisor|s_divCounter[5] ; ClkDividerN:divisor|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.333      ;
; -1.385 ; ClkDividerN:divisor|s_divCounter[5] ; ClkDividerN:divisor|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.333      ;
+--------+-------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ClkDividerN:divisor|clkOut'                                                                                                           ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.220 ; sw0_ff_out                 ; SeqDetFSM:system_core|PS.B ; CLOCK_50                   ; ClkDividerN:divisor|clkOut ; 1.000        ; 0.466      ; 1.223      ;
; 0.249 ; sw1_ff_out                 ; SeqDetFSM:system_core|PS.D ; CLOCK_50                   ; ClkDividerN:divisor|clkOut ; 1.000        ; 0.466      ; 1.194      ;
; 0.250 ; sw1_ff_out                 ; SeqDetFSM:system_core|PS.C ; CLOCK_50                   ; ClkDividerN:divisor|clkOut ; 1.000        ; 0.466      ; 1.193      ;
; 0.261 ; sw0_ff_out                 ; SeqDetFSM:system_core|PS.D ; CLOCK_50                   ; ClkDividerN:divisor|clkOut ; 1.000        ; 0.466      ; 1.182      ;
; 0.263 ; sw0_ff_out                 ; SeqDetFSM:system_core|PS.C ; CLOCK_50                   ; ClkDividerN:divisor|clkOut ; 1.000        ; 0.466      ; 1.180      ;
; 0.353 ; sw1_ff_out                 ; SeqDetFSM:system_core|PS.B ; CLOCK_50                   ; ClkDividerN:divisor|clkOut ; 1.000        ; 0.466      ; 1.090      ;
; 0.575 ; SeqDetFSM:system_core|PS.C ; SeqDetFSM:system_core|PS.D ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 1.000        ; -0.039     ; 0.373      ;
; 0.575 ; SeqDetFSM:system_core|PS.B ; SeqDetFSM:system_core|PS.C ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 1.000        ; -0.039     ; 0.373      ;
; 0.589 ; SeqDetFSM:system_core|PS.B ; SeqDetFSM:system_core|PS.B ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 1.000        ; -0.039     ; 0.359      ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ClkDividerN:divisor|clkOut'                                                                                                            ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.191 ; SeqDetFSM:system_core|PS.C ; SeqDetFSM:system_core|PS.D ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 0.000        ; 0.039      ; 0.314      ;
; 0.191 ; SeqDetFSM:system_core|PS.B ; SeqDetFSM:system_core|PS.B ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 0.000        ; 0.039      ; 0.314      ;
; 0.191 ; SeqDetFSM:system_core|PS.B ; SeqDetFSM:system_core|PS.C ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 0.000        ; 0.039      ; 0.314      ;
; 0.193 ; sw1_ff_out                 ; SeqDetFSM:system_core|PS.B ; CLOCK_50                   ; ClkDividerN:divisor|clkOut ; 0.000        ; 0.621      ; 0.928      ;
; 0.264 ; sw0_ff_out                 ; SeqDetFSM:system_core|PS.C ; CLOCK_50                   ; ClkDividerN:divisor|clkOut ; 0.000        ; 0.621      ; 0.999      ;
; 0.266 ; sw0_ff_out                 ; SeqDetFSM:system_core|PS.D ; CLOCK_50                   ; ClkDividerN:divisor|clkOut ; 0.000        ; 0.621      ; 1.001      ;
; 0.276 ; sw1_ff_out                 ; SeqDetFSM:system_core|PS.C ; CLOCK_50                   ; ClkDividerN:divisor|clkOut ; 0.000        ; 0.621      ; 1.011      ;
; 0.277 ; sw1_ff_out                 ; SeqDetFSM:system_core|PS.D ; CLOCK_50                   ; ClkDividerN:divisor|clkOut ; 0.000        ; 0.621      ; 1.012      ;
; 0.281 ; sw0_ff_out                 ; SeqDetFSM:system_core|PS.B ; CLOCK_50                   ; ClkDividerN:divisor|clkOut ; 0.000        ; 0.621      ; 1.016      ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                     ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.292 ; ClkDividerN:divisor|s_divCounter[13] ; ClkDividerN:divisor|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.047      ; 0.423      ;
; 0.293 ; ClkDividerN:divisor|s_divCounter[11] ; ClkDividerN:divisor|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.047      ; 0.424      ;
; 0.294 ; ClkDividerN:divisor|s_divCounter[27] ; ClkDividerN:divisor|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.047      ; 0.425      ;
; 0.294 ; ClkDividerN:divisor|s_divCounter[25] ; ClkDividerN:divisor|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.047      ; 0.425      ;
; 0.294 ; ClkDividerN:divisor|s_divCounter[9]  ; ClkDividerN:divisor|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.047      ; 0.425      ;
; 0.294 ; ClkDividerN:divisor|s_divCounter[17] ; ClkDividerN:divisor|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.047      ; 0.425      ;
; 0.294 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.047      ; 0.425      ;
; 0.295 ; ClkDividerN:divisor|s_divCounter[12] ; ClkDividerN:divisor|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.047      ; 0.426      ;
; 0.295 ; ClkDividerN:divisor|s_divCounter[20] ; ClkDividerN:divisor|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.047      ; 0.426      ;
; 0.295 ; ClkDividerN:divisor|s_divCounter[21] ; ClkDividerN:divisor|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.047      ; 0.426      ;
; 0.296 ; ClkDividerN:divisor|s_divCounter[4]  ; ClkDividerN:divisor|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.419      ;
; 0.296 ; ClkDividerN:divisor|s_divCounter[10] ; ClkDividerN:divisor|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.047      ; 0.427      ;
; 0.296 ; ClkDividerN:divisor|s_divCounter[16] ; ClkDividerN:divisor|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.047      ; 0.427      ;
; 0.296 ; ClkDividerN:divisor|s_divCounter[18] ; ClkDividerN:divisor|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.047      ; 0.427      ;
; 0.296 ; ClkDividerN:divisor|s_divCounter[22] ; ClkDividerN:divisor|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.047      ; 0.427      ;
; 0.297 ; ClkDividerN:divisor|s_divCounter[26] ; ClkDividerN:divisor|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.047      ; 0.428      ;
; 0.297 ; ClkDividerN:divisor|s_divCounter[24] ; ClkDividerN:divisor|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.047      ; 0.428      ;
; 0.307 ; ClkDividerN:divisor|s_divCounter[23] ; ClkDividerN:divisor|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.047      ; 0.438      ;
; 0.368 ; ClkDividerN:divisor|s_divCounter[2]  ; ClkDividerN:divisor|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.491      ;
; 0.369 ; ClkDividerN:divisor|s_divCounter[5]  ; ClkDividerN:divisor|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.492      ;
; 0.370 ; ClkDividerN:divisor|s_divCounter[1]  ; ClkDividerN:divisor|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.493      ;
; 0.371 ; ClkDividerN:divisor|s_divCounter[3]  ; ClkDividerN:divisor|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.494      ;
; 0.377 ; ClkDividerN:divisor|s_divCounter[0]  ; ClkDividerN:divisor|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.500      ;
; 0.383 ; ClkDividerN:divisor|s_divCounter[4]  ; ClkDividerN:divisor|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.242      ; 0.709      ;
; 0.386 ; ClkDividerN:divisor|s_divCounter[4]  ; ClkDividerN:divisor|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.242      ; 0.712      ;
; 0.412 ; ClkDividerN:divisor|s_divCounter[6]  ; ClkDividerN:divisor|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.740      ;
; 0.415 ; ClkDividerN:divisor|s_divCounter[6]  ; ClkDividerN:divisor|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.743      ;
; 0.442 ; ClkDividerN:divisor|s_divCounter[11] ; ClkDividerN:divisor|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.047      ; 0.573      ;
; 0.443 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.047      ; 0.574      ;
; 0.443 ; ClkDividerN:divisor|s_divCounter[17] ; ClkDividerN:divisor|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.047      ; 0.574      ;
; 0.443 ; ClkDividerN:divisor|s_divCounter[25] ; ClkDividerN:divisor|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.047      ; 0.574      ;
; 0.443 ; ClkDividerN:divisor|s_divCounter[9]  ; ClkDividerN:divisor|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.047      ; 0.574      ;
; 0.444 ; ClkDividerN:divisor|s_divCounter[21] ; ClkDividerN:divisor|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.047      ; 0.575      ;
; 0.444 ; ClkDividerN:divisor|s_divCounter[5]  ; ClkDividerN:divisor|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.242      ; 0.770      ;
; 0.447 ; ClkDividerN:divisor|s_divCounter[5]  ; ClkDividerN:divisor|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.242      ; 0.773      ;
; 0.449 ; ClkDividerN:divisor|s_divCounter[4]  ; ClkDividerN:divisor|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.242      ; 0.775      ;
; 0.452 ; ClkDividerN:divisor|s_divCounter[4]  ; ClkDividerN:divisor|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.242      ; 0.778      ;
; 0.453 ; ClkDividerN:divisor|s_divCounter[12] ; ClkDividerN:divisor|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.047      ; 0.584      ;
; 0.453 ; ClkDividerN:divisor|s_divCounter[20] ; ClkDividerN:divisor|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.047      ; 0.584      ;
; 0.454 ; ClkDividerN:divisor|s_divCounter[16] ; ClkDividerN:divisor|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.047      ; 0.585      ;
; 0.454 ; ClkDividerN:divisor|s_divCounter[18] ; ClkDividerN:divisor|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.047      ; 0.585      ;
; 0.454 ; ClkDividerN:divisor|s_divCounter[22] ; ClkDividerN:divisor|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.047      ; 0.585      ;
; 0.454 ; ClkDividerN:divisor|s_divCounter[4]  ; ClkDividerN:divisor|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.577      ;
; 0.454 ; ClkDividerN:divisor|s_divCounter[10] ; ClkDividerN:divisor|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.047      ; 0.585      ;
; 0.455 ; ClkDividerN:divisor|s_divCounter[26] ; ClkDividerN:divisor|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.047      ; 0.586      ;
; 0.455 ; ClkDividerN:divisor|s_divCounter[24] ; ClkDividerN:divisor|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.047      ; 0.586      ;
; 0.456 ; ClkDividerN:divisor|s_divCounter[23] ; ClkDividerN:divisor|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.047      ; 0.587      ;
; 0.456 ; ClkDividerN:divisor|s_divCounter[20] ; ClkDividerN:divisor|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.047      ; 0.587      ;
; 0.457 ; ClkDividerN:divisor|s_divCounter[18] ; ClkDividerN:divisor|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.047      ; 0.588      ;
; 0.457 ; ClkDividerN:divisor|s_divCounter[16] ; ClkDividerN:divisor|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.047      ; 0.588      ;
; 0.457 ; ClkDividerN:divisor|s_divCounter[10] ; ClkDividerN:divisor|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.047      ; 0.588      ;
; 0.457 ; ClkDividerN:divisor|s_divCounter[22] ; ClkDividerN:divisor|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.047      ; 0.588      ;
; 0.458 ; ClkDividerN:divisor|s_divCounter[24] ; ClkDividerN:divisor|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.047      ; 0.589      ;
; 0.478 ; ClkDividerN:divisor|s_divCounter[6]  ; ClkDividerN:divisor|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.806      ;
; 0.481 ; ClkDividerN:divisor|s_divCounter[6]  ; ClkDividerN:divisor|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.809      ;
; 0.505 ; ClkDividerN:divisor|s_divCounter[11] ; ClkDividerN:divisor|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.047      ; 0.636      ;
; 0.506 ; ClkDividerN:divisor|s_divCounter[9]  ; ClkDividerN:divisor|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.047      ; 0.637      ;
; 0.506 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.047      ; 0.637      ;
; 0.506 ; ClkDividerN:divisor|s_divCounter[17] ; ClkDividerN:divisor|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.047      ; 0.637      ;
; 0.506 ; ClkDividerN:divisor|s_divCounter[25] ; ClkDividerN:divisor|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.047      ; 0.637      ;
; 0.507 ; ClkDividerN:divisor|s_divCounter[21] ; ClkDividerN:divisor|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.047      ; 0.638      ;
; 0.509 ; ClkDividerN:divisor|s_divCounter[9]  ; ClkDividerN:divisor|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.047      ; 0.640      ;
; 0.509 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.047      ; 0.640      ;
; 0.509 ; ClkDividerN:divisor|s_divCounter[17] ; ClkDividerN:divisor|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.047      ; 0.640      ;
; 0.510 ; ClkDividerN:divisor|s_divCounter[5]  ; ClkDividerN:divisor|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.242      ; 0.836      ;
; 0.510 ; ClkDividerN:divisor|s_divCounter[21] ; ClkDividerN:divisor|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.047      ; 0.641      ;
; 0.512 ; ClkDividerN:divisor|s_divCounter[3]  ; ClkDividerN:divisor|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.242      ; 0.838      ;
; 0.513 ; ClkDividerN:divisor|s_divCounter[5]  ; ClkDividerN:divisor|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.242      ; 0.839      ;
; 0.514 ; ClkDividerN:divisor|s_divCounter[13] ; ClkDividerN:divisor|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.638      ;
; 0.515 ; ClkDividerN:divisor|s_divCounter[3]  ; ClkDividerN:divisor|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.242      ; 0.841      ;
; 0.515 ; ClkDividerN:divisor|s_divCounter[4]  ; ClkDividerN:divisor|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.242      ; 0.841      ;
; 0.519 ; ClkDividerN:divisor|s_divCounter[1]  ; ClkDividerN:divisor|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.642      ;
; 0.519 ; ClkDividerN:divisor|s_divCounter[23] ; ClkDividerN:divisor|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.047      ; 0.650      ;
; 0.519 ; ClkDividerN:divisor|s_divCounter[20] ; ClkDividerN:divisor|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.047      ; 0.650      ;
; 0.520 ; ClkDividerN:divisor|s_divCounter[3]  ; ClkDividerN:divisor|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.643      ;
; 0.520 ; ClkDividerN:divisor|s_divCounter[18] ; ClkDividerN:divisor|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.047      ; 0.651      ;
; 0.520 ; ClkDividerN:divisor|s_divCounter[16] ; ClkDividerN:divisor|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.047      ; 0.651      ;
; 0.520 ; ClkDividerN:divisor|s_divCounter[10] ; ClkDividerN:divisor|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.047      ; 0.651      ;
; 0.520 ; ClkDividerN:divisor|s_divCounter[22] ; ClkDividerN:divisor|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.047      ; 0.651      ;
; 0.521 ; ClkDividerN:divisor|s_divCounter[24] ; ClkDividerN:divisor|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.047      ; 0.652      ;
; 0.521 ; ClkDividerN:divisor|s_divCounter[2]  ; ClkDividerN:divisor|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.242      ; 0.847      ;
; 0.522 ; ClkDividerN:divisor|s_divCounter[23] ; ClkDividerN:divisor|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.047      ; 0.653      ;
; 0.522 ; ClkDividerN:divisor|s_divCounter[20] ; ClkDividerN:divisor|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.047      ; 0.653      ;
; 0.523 ; ClkDividerN:divisor|s_divCounter[18] ; ClkDividerN:divisor|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.047      ; 0.654      ;
; 0.523 ; ClkDividerN:divisor|s_divCounter[16] ; ClkDividerN:divisor|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.047      ; 0.654      ;
; 0.523 ; ClkDividerN:divisor|s_divCounter[22] ; ClkDividerN:divisor|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.047      ; 0.654      ;
; 0.524 ; ClkDividerN:divisor|s_divCounter[2]  ; ClkDividerN:divisor|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.242      ; 0.850      ;
; 0.526 ; ClkDividerN:divisor|s_divCounter[0]  ; ClkDividerN:divisor|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.649      ;
; 0.526 ; ClkDividerN:divisor|s_divCounter[2]  ; ClkDividerN:divisor|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.649      ;
; 0.529 ; ClkDividerN:divisor|s_divCounter[12] ; ClkDividerN:divisor|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.653      ;
; 0.529 ; ClkDividerN:divisor|s_divCounter[0]  ; ClkDividerN:divisor|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.652      ;
; 0.529 ; ClkDividerN:divisor|s_divCounter[2]  ; ClkDividerN:divisor|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.652      ;
; 0.535 ; ClkDividerN:divisor|s_divCounter[8]  ; ClkDividerN:divisor|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.668      ;
; 0.538 ; ClkDividerN:divisor|s_divCounter[8]  ; ClkDividerN:divisor|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.671      ;
; 0.544 ; ClkDividerN:divisor|s_divCounter[6]  ; ClkDividerN:divisor|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.872      ;
; 0.572 ; ClkDividerN:divisor|s_divCounter[9]  ; ClkDividerN:divisor|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.047      ; 0.703      ;
; 0.572 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.047      ; 0.703      ;
; 0.572 ; ClkDividerN:divisor|s_divCounter[17] ; ClkDividerN:divisor|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.047      ; 0.703      ;
; 0.573 ; ClkDividerN:divisor|s_divCounter[21] ; ClkDividerN:divisor|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.047      ; 0.704      ;
; 0.575 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.047      ; 0.706      ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                       ;
+-----------------------------+----------+-------+----------+---------+---------------------+
; Clock                       ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack            ; -4.496   ; 0.191 ; N/A      ; N/A     ; -3.000              ;
;  CLOCK_50                   ; -4.496   ; 0.292 ; N/A      ; N/A     ; -3.000              ;
;  ClkDividerN:divisor|clkOut ; -0.377   ; 0.191 ; N/A      ; N/A     ; -1.285              ;
; Design-wide TNS             ; -123.347 ; 0.0   ; 0.0      ; 0.0     ; -46.69              ;
;  CLOCK_50                   ; -122.329 ; 0.000 ; N/A      ; N/A     ; -42.835             ;
;  ClkDividerN:divisor|clkOut ; -1.018   ; 0.000 ; N/A      ; N/A     ; -3.855              ;
+-----------------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LEDR[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; SW[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLOCK_50                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                     ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 3        ; 0        ; 0        ; 0        ;
; CLOCK_50                   ; ClkDividerN:divisor|clkOut ; 6        ; 0        ; 0        ; 0        ;
; CLOCK_50                   ; CLOCK_50                   ; 1218     ; 0        ; 0        ; 0        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                      ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 3        ; 0        ; 0        ; 0        ;
; CLOCK_50                   ; ClkDividerN:divisor|clkOut ; 6        ; 0        ; 0        ; 0        ;
; CLOCK_50                   ; CLOCK_50                   ; 1218     ; 0        ; 0        ; 0        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 2     ; 2    ;
; Unconstrained Output Ports      ; 2     ; 2    ;
; Unconstrained Output Port Paths ; 3     ; 3    ;
+---------------------------------+-------+------+


+------------------------------------------------------------------------------+
; Clock Status Summary                                                         ;
+----------------------------+----------------------------+------+-------------+
; Target                     ; Clock                      ; Type ; Status      ;
+----------------------------+----------------------------+------+-------------+
; CLOCK_50                   ; CLOCK_50                   ; Base ; Constrained ;
; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; Base ; Constrained ;
+----------------------------+----------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; SW[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDG[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; SW[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDG[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 22.1std.2 Build 922 07/20/2023 SC Lite Edition
    Info: Processing started: Fri May 17 17:17:37 2024
Info: Command: quartus_sta SeqDetector -c SeqDetector
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'SeqDetector.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name ClkDividerN:divisor|clkOut ClkDividerN:divisor|clkOut
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -4.496
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.496            -122.329 CLOCK_50 
    Info (332119):    -0.377              -1.018 ClkDividerN:divisor|clkOut 
Info (332146): Worst-case hold slack is 0.411
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.411               0.000 ClkDividerN:divisor|clkOut 
    Info (332119):     0.639               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -42.835 CLOCK_50 
    Info (332119):    -1.285              -3.855 ClkDividerN:divisor|clkOut 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -4.011
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.011            -109.112 CLOCK_50 
    Info (332119):    -0.228              -0.608 ClkDividerN:divisor|clkOut 
Info (332146): Worst-case hold slack is 0.367
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.367               0.000 ClkDividerN:divisor|clkOut 
    Info (332119):     0.583               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -42.835 CLOCK_50 
    Info (332119):    -1.285              -3.855 ClkDividerN:divisor|clkOut 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.618
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.618             -43.258 CLOCK_50 
    Info (332119):     0.220               0.000 ClkDividerN:divisor|clkOut 
Info (332146): Worst-case hold slack is 0.191
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.191               0.000 ClkDividerN:divisor|clkOut 
    Info (332119):     0.292               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -36.334 CLOCK_50 
    Info (332119):    -1.000              -3.000 ClkDividerN:divisor|clkOut 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 563 megabytes
    Info: Processing ended: Fri May 17 17:17:39 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


