Fitter report for Atividade06
Tue Aug 22 01:03:19 2017
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Clock Delay Control Summary
 16. Output Pin Default Load For Reported TCO
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter RAM Summary
 24. Other Routing Usage Summary
 25. LAB Logic Elements
 26. LAB-wide Signals
 27. LAB Signals Sourced
 28. LAB Signals Sourced Out
 29. LAB Distinct Inputs
 30. Fitter Device Options
 31. Operating Settings and Conditions
 32. Fitter Messages
 33. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Tue Aug 22 01:03:19 2017           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; Atividade06                                     ;
; Top-level Entity Name              ; main_troco                                      ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C35F672C6                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 583 / 33,216 ( 2 % )                            ;
;     Total combinational functions  ; 583 / 33,216 ( 2 % )                            ;
;     Dedicated logic registers      ; 175 / 33,216 ( < 1 % )                          ;
; Total registers                    ; 175                                             ;
; Total pins                         ; 66 / 475 ( 14 % )                               ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 384 / 483,840 ( < 1 % )                         ;
; Embedded Multiplier 9-bit elements ; 0 / 70 ( 0 % )                                  ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C35F672C6                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 865 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 865 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 862     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in d:/Área de Trabalho/Atividade 06/output_files/Atividade06.pin.


+-----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                         ;
+---------------------------------------------+-------------------------+
; Resource                                    ; Usage                   ;
+---------------------------------------------+-------------------------+
; Total logic elements                        ; 583 / 33,216 ( 2 % )    ;
;     -- Combinational with no register       ; 408                     ;
;     -- Register only                        ; 0                       ;
;     -- Combinational with a register        ; 175                     ;
;                                             ;                         ;
; Logic element usage by number of LUT inputs ;                         ;
;     -- 4 input functions                    ; 317                     ;
;     -- 3 input functions                    ; 106                     ;
;     -- <=2 input functions                  ; 160                     ;
;     -- Register only                        ; 0                       ;
;                                             ;                         ;
; Logic elements by mode                      ;                         ;
;     -- normal mode                          ; 460                     ;
;     -- arithmetic mode                      ; 123                     ;
;                                             ;                         ;
; Total registers*                            ; 175 / 34,593 ( < 1 % )  ;
;     -- Dedicated logic registers            ; 175 / 33,216 ( < 1 % )  ;
;     -- I/O registers                        ; 0 / 1,377 ( 0 % )       ;
;                                             ;                         ;
; Total LABs:  partially or completely used   ; 44 / 2,076 ( 2 % )      ;
; Virtual pins                                ; 0                       ;
; I/O pins                                    ; 66 / 475 ( 14 % )       ;
;     -- Clock pins                           ; 5 / 8 ( 63 % )          ;
;                                             ;                         ;
; Global signals                              ; 4                       ;
; M4Ks                                        ; 2 / 105 ( 2 % )         ;
; Total block memory bits                     ; 384 / 483,840 ( < 1 % ) ;
; Total block memory implementation bits      ; 9,216 / 483,840 ( 2 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 70 ( 0 % )          ;
; PLLs                                        ; 0 / 4 ( 0 % )           ;
; Global clocks                               ; 4 / 16 ( 25 % )         ;
; JTAGs                                       ; 0 / 1 ( 0 % )           ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )           ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%            ;
; Peak interconnect usage (total/H/V)         ; 5% / 5% / 6%            ;
; Maximum fan-out                             ; 132                     ;
; Highest non-global fan-out                  ; 108                     ;
; Total fan-out                               ; 2542                    ;
; Average fan-out                             ; 3.05                    ;
+---------------------------------------------+-------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 583 / 33216 ( 2 % )   ; 0 / 33216 ( 0 % )              ;
;     -- Combinational with no register       ; 408                   ; 0                              ;
;     -- Register only                        ; 0                     ; 0                              ;
;     -- Combinational with a register        ; 175                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 317                   ; 0                              ;
;     -- 3 input functions                    ; 106                   ; 0                              ;
;     -- <=2 input functions                  ; 160                   ; 0                              ;
;     -- Register only                        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 460                   ; 0                              ;
;     -- arithmetic mode                      ; 123                   ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 175                   ; 0                              ;
;     -- Dedicated logic registers            ; 175 / 33216 ( < 1 % ) ; 0 / 33216 ( 0 % )              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 44 / 2076 ( 2 % )     ; 0 / 2076 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 66                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 70 ( 0 % )        ; 0 / 70 ( 0 % )                 ;
; Total memory bits                           ; 384                   ; 0                              ;
; Total RAM block bits                        ; 9216                  ; 0                              ;
; M4K                                         ; 2 / 105 ( 1 % )       ; 0 / 105 ( 0 % )                ;
; Clock control block                         ; 4 / 20 ( 20 % )       ; 0 / 20 ( 0 % )                 ;
; Clock delay control block                   ; 1 / 16 ( 6 % )        ; 0 / 16 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 2548                  ; 0                              ;
;     -- Registered Connections               ; 635                   ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 13                    ; 0                              ;
;     -- Output Ports                         ; 53                    ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                      ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Key1      ; N23   ; 5        ; 65           ; 20           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; Key2      ; P23   ; 6        ; 65           ; 18           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; Key3      ; W26   ; 6        ; 65           ; 10           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[0]     ; N25   ; 5        ; 65           ; 19           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[1]     ; N26   ; 5        ; 65           ; 19           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[2]     ; P25   ; 6        ; 65           ; 19           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[3]     ; AE14  ; 7        ; 33           ; 0            ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[4]     ; AF14  ; 7        ; 33           ; 0            ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[5]     ; AD13  ; 8        ; 33           ; 0            ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW_sel[0] ; U4    ; 1        ; 0            ; 12           ; 1           ; 48                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW_sel[1] ; V1    ; 1        ; 0            ; 12           ; 2           ; 48                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW_sel[2] ; V2    ; 1        ; 0            ; 12           ; 3           ; 16                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; clock27M  ; D13   ; 3        ; 31           ; 36           ; 3           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                           ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Hex0[0] ; AF10  ; 8        ; 24           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Hex0[1] ; AB12  ; 8        ; 24           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Hex0[2] ; AC12  ; 8        ; 24           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Hex0[3] ; AD11  ; 8        ; 27           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Hex0[4] ; AE11  ; 8        ; 27           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Hex0[5] ; V14   ; 8        ; 27           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Hex0[6] ; V13   ; 8        ; 27           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Hex1[0] ; V20   ; 6        ; 65           ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Hex1[1] ; V21   ; 6        ; 65           ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Hex1[2] ; W21   ; 6        ; 65           ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Hex1[3] ; Y22   ; 6        ; 65           ; 4            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Hex1[4] ; AA24  ; 6        ; 65           ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Hex1[5] ; AA23  ; 6        ; 65           ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Hex1[6] ; AB24  ; 6        ; 65           ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Hex2[0] ; AB23  ; 6        ; 65           ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Hex2[1] ; V22   ; 6        ; 65           ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Hex2[2] ; AC25  ; 6        ; 65           ; 6            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Hex2[3] ; AC26  ; 6        ; 65           ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Hex2[4] ; AB26  ; 6        ; 65           ; 7            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Hex2[5] ; AB25  ; 6        ; 65           ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Hex2[6] ; Y24   ; 6        ; 65           ; 7            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Hex3[0] ; Y23   ; 6        ; 65           ; 7            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Hex3[1] ; AA25  ; 6        ; 65           ; 8            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Hex3[2] ; AA26  ; 6        ; 65           ; 8            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Hex3[3] ; Y26   ; 6        ; 65           ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Hex3[4] ; Y25   ; 6        ; 65           ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Hex3[5] ; U22   ; 6        ; 65           ; 9            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Hex3[6] ; W24   ; 6        ; 65           ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Hex4[0] ; U9    ; 1        ; 0            ; 13           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Hex4[1] ; U1    ; 1        ; 0            ; 13           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Hex4[2] ; U2    ; 1        ; 0            ; 13           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Hex4[3] ; T4    ; 1        ; 0            ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Hex4[4] ; R7    ; 1        ; 0            ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Hex4[5] ; R6    ; 1        ; 0            ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Hex4[6] ; T3    ; 1        ; 0            ; 15           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Hex5[0] ; T2    ; 1        ; 0            ; 15           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Hex5[1] ; P6    ; 1        ; 0            ; 15           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Hex5[2] ; P7    ; 1        ; 0            ; 15           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Hex5[3] ; T9    ; 1        ; 0            ; 16           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Hex5[4] ; R5    ; 1        ; 0            ; 16           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Hex5[5] ; R4    ; 1        ; 0            ; 16           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Hex5[6] ; R3    ; 1        ; 0            ; 17           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[0] ; AE22  ; 7        ; 59           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[1] ; AF22  ; 7        ; 59           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[2] ; W19   ; 7        ; 59           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[3] ; V18   ; 7        ; 59           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[0] ; AE23  ; 7        ; 63           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[1] ; AF23  ; 7        ; 63           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[2] ; AB21  ; 7        ; 63           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[3] ; AC22  ; 7        ; 63           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[4] ; AD22  ; 7        ; 61           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[5] ; AD23  ; 7        ; 61           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[6] ; AD21  ; 7        ; 61           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 17 / 64 ( 27 % ) ; 3.3V          ; --           ;
; 2        ; 2 / 59 ( 3 % )   ; 3.3V          ; --           ;
; 3        ; 1 / 56 ( 2 % )   ; 3.3V          ; --           ;
; 4        ; 0 / 58 ( 0 % )   ; 3.3V          ; --           ;
; 5        ; 3 / 65 ( 5 % )   ; 3.3V          ; --           ;
; 6        ; 25 / 59 ( 42 % ) ; 3.3V          ; --           ;
; 7        ; 13 / 58 ( 22 % ) ; 3.3V          ; --           ;
; 8        ; 8 / 56 ( 14 % )  ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A4       ; 484        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 482        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 479        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 465        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 457        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 451        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 447        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A13      ; 430        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A14      ; 427        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 412        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 406        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 394        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 390        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ; 382        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A22      ; 379        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A23      ; 378        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A24      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 107        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA2      ; 106        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA3      ; 117        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA4      ; 116        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA5      ; 120        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA6      ; 130        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA7      ; 129        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA8      ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA9      ; 152        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 153        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 155        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 179        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 192        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 194        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 197        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 209        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 219        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 220        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA20     ; 230        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA23     ; 256        ; 6        ; Hex1[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA24     ; 255        ; 6        ; Hex1[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA25     ; 266        ; 6        ; Hex3[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA26     ; 267        ; 6        ; Hex3[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB1      ; 115        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB2      ; 114        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB3      ; 126        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB4      ; 127        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB5      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB6      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB8      ; 147        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB10     ; 154        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB12     ; 171        ; 8        ; Hex0[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB13     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB14     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB15     ; 198        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB17     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB18     ; 215        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB20     ; 225        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ; 242        ; 7        ; LEDR[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB22     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB23     ; 258        ; 6        ; Hex2[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB24     ; 257        ; 6        ; Hex1[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB25     ; 263        ; 6        ; Hex2[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB26     ; 262        ; 6        ; Hex2[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC1      ; 119        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC2      ; 118        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC3      ; 128        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC4      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC5      ; 133        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC6      ; 134        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC7      ; 143        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC8      ; 148        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC9      ; 163        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC10     ; 164        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC11     ; 168        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC12     ; 172        ; 8        ; Hex0[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC13     ; 185        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC14     ; 191        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC15     ; 199        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC16     ; 202        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC17     ; 207        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC18     ; 216        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC19     ; 222        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC20     ; 226        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC21     ; 237        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC22     ; 241        ; 7        ; LEDR[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC23     ; 245        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC24     ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC25     ; 260        ; 6        ; Hex2[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC26     ; 261        ; 6        ; Hex2[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD2      ; 122        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD3      ; 123        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD4      ; 135        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD5      ; 136        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD6      ; 139        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD7      ; 140        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD8      ; 149        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD9      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD10     ; 167        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD11     ; 173        ; 8        ; Hex0[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD12     ; 181        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD13     ; 186        ; 8        ; SW[5]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD15     ; 190        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD16     ; 201        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD17     ; 208        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD19     ; 221        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD20     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 238        ; 7        ; LEDR[6]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD22     ; 240        ; 7        ; LEDR[4]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD23     ; 239        ; 7        ; LEDR[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD24     ; 249        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD25     ; 248        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD26     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE2      ; 124        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE3      ; 125        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE4      ; 131        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE5      ; 137        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE6      ; 150        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE7      ; 157        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE8      ; 159        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE9      ; 165        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE10     ; 169        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE11     ; 174        ; 8        ; Hex0[4]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE12     ; 182        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE13     ; 183        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE14     ; 188        ; 7        ; SW[3]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE15     ; 189        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE16     ; 200        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE17     ; 206        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE18     ; 212        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE19     ; 214        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE20     ; 224        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE21     ; 228        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE22     ; 236        ; 7        ; LEDG[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE23     ; 244        ; 7        ; LEDR[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE24     ; 247        ; 6        ; ~LVDS150p/nCEO~                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AE25     ; 246        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE26     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF3      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF4      ; 132        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF5      ; 138        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF6      ; 151        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF7      ; 158        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF8      ; 160        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF9      ; 166        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF10     ; 170        ; 8        ; Hex0[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF12     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF13     ; 184        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF14     ; 187        ; 7        ; SW[4]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF15     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF17     ; 205        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF18     ; 211        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF19     ; 213        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF20     ; 223        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF21     ; 227        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF22     ; 235        ; 7        ; LEDG[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF23     ; 243        ; 7        ; LEDR[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF24     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 2          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B3       ; 3          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B4       ; 483        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 481        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 480        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 466        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 458        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 452        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 448        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 435        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 433        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B13      ; 429        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B14      ; 428        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 420        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 419        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 411        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 405        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 393        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 389        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ; 381        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B22      ; 380        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B23      ; 377        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B24      ; 363        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B25      ; 362        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C2       ; 6          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 7          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C4       ; 478        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 486        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ; 485        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 468        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 463        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C9       ; 459        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 450        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C11      ; 436        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C12      ; 434        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C13      ; 431        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 421        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C16      ; 418        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 404        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 391        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C21      ; 375        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C22      ; 374        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C23      ; 373        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C24      ; 360        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C25      ; 361        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D1       ; 13         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 12         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 477        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 467        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ; 469        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 464        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 460        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ; 449        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D11      ; 445        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D12      ; 443        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D13      ; 432        ; 3        ; clock27M                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D14      ; 426        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 417        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 415        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D17      ; 403        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D18      ; 396        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D19      ; 392        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D20      ; 387        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D21      ; 376        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D22      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D23      ; 369        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D24      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D25      ; 358        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D26      ; 359        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 19         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E4       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 4          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E8       ; 474        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 453        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 444        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E13      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 416        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E18      ; 395        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E20      ; 388        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E21      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E22      ; 370        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E23      ; 365        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E24      ; 364        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E25      ; 355        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E26      ; 356        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 29         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 28         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 10         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 11         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F6       ; 5          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F7       ; 14         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F8       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F9       ; 470        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 462        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 454        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 440        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 423        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 425        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 409        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ; 408        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F17      ; 401        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F18      ; 398        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F19      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 372        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 371        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F23      ; 353        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F24      ; 354        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F25      ; 350        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F26      ; 349        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 30         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 31         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 24         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 23         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 8          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 9          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 471        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G10      ; 461        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G11      ; 446        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 439        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ; 422        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G14      ; 424        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G15      ; 410        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 407        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 402        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G18      ; 397        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G19      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 368        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 367        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G23      ; 346        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G24      ; 345        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G25      ; 343        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G26      ; 342        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 37         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 36         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 32         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 33         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ; 18         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ; 473        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H10      ; 472        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 456        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 455        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 414        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 413        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H17      ; 400        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H18      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H19      ; 335        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H21      ; 366        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H23      ; 341        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H24      ; 340        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H25      ; 337        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H26      ; 336        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ; 39         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 38         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ; 34         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J4       ; 35         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ; 15         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J6       ; 25         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 17         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ; 16         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J9       ; 475        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J10      ; 438        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J11      ; 437        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J12      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J13      ; 442        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J14      ; 441        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J16      ; 385        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J17      ; 399        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J18      ; 383        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J20      ; 351        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 352        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 357        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J23      ; 339        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J24      ; 338        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J25      ; 327        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J26      ; 326        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 42         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K2       ; 43         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ; 41         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K4       ; 40         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K5       ; 22         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ; 21         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K7       ; 27         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ; 26         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K9       ; 476        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ; 386        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K17      ; 384        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K18      ; 334        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K19      ; 333        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 332        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 344        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K23      ; 331        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K24      ; 330        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K25      ; 321        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K26      ; 320        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L2       ; 50         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L3       ; 51         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L4       ; 44         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 48         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L7       ; 47         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L8       ; 59         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ; 49         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L10      ; 52         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ; 322        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ; 328        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L21      ; 329        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L23      ; 325        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L24      ; 324        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L25      ; 323        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 56         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M3       ; 55         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M4       ; 53         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M5       ; 54         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 58         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 60         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ; 57         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M19      ; 317        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ; 316        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M21      ; 314        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M22      ; 319        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M23      ; 318        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M24      ; 313        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M25      ; 312        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N1       ; 65         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N2       ; 64         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N3       ; 62         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ; 63         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ; 61         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 66         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ; 45         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N18      ; 348        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 315        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N23      ; 311        ; 5        ; Key1                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N24      ; 310        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N25      ; 309        ; 5        ; SW[0]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N26      ; 308        ; 5        ; SW[1]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 68         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P2       ; 67         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P3       ; 69         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ; 70         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P5       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P6       ; 78         ; 1        ; Hex5[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P7       ; 77         ; 1        ; Hex5[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ; 46         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ; 293        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 347        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 301        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 300        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P23      ; 305        ; 6        ; Key2                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P24      ; 304        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P25      ; 307        ; 6        ; SW[2]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P26      ; 306        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ; 71         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ; 72         ; 1        ; Hex5[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R4       ; 73         ; 1        ; Hex5[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R5       ; 74         ; 1        ; Hex5[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R6       ; 81         ; 1        ; Hex4[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R7       ; 82         ; 1        ; Hex4[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R8       ; 110        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ; 294        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R19      ; 282        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 297        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ; 298        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R23      ; 299        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R24      ; 302        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R25      ; 303        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 79         ; 1        ; Hex5[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T3       ; 80         ; 1        ; Hex4[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T4       ; 83         ; 1        ; Hex4[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 93         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 92         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T8       ; 111        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T9       ; 76         ; 1        ; Hex5[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T10      ; 75         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T17      ; 289        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T18      ; 290        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ; 281        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T20      ; 287        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T21      ; 288        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 296        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T23      ; 295        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T24      ; 292        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T25      ; 291        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T26      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 85         ; 1        ; Hex4[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 84         ; 1        ; Hex4[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ; 88         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U4       ; 89         ; 1        ; SW_sel[0]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U5       ; 100        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U6       ; 98         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U7       ; 99         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ; 86         ; 1        ; Hex4[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U10      ; 87         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ; 178        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 231        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U18      ; 232        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ; 280        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 279        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 270        ; 6        ; Hex3[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U23      ; 284        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U24      ; 283        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U25      ; 285        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U26      ; 286        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 90         ; 1        ; SW_sel[1]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ; 91         ; 1        ; SW_sel[2]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ; 95         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V4       ; 94         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ; 104        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V6       ; 105        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V7       ; 112        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V8       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V9       ; 142        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ; 141        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V11      ; 177        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V13      ; 176        ; 8        ; Hex0[6]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V14      ; 175        ; 8        ; Hex0[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V15      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V17      ; 218        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V18      ; 233        ; 7        ; LEDG[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V20      ; 251        ; 6        ; Hex1[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V21      ; 252        ; 6        ; Hex1[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 259        ; 6        ; Hex2[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V23      ; 275        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V24      ; 276        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V25      ; 277        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V26      ; 278        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 97         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 96         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 102        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 101        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ; 113        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; W7       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W8       ; 144        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ; 145        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W11      ; 161        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 162        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W15      ; 203        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 204        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ; 217        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W18      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ; 234        ; 7        ; LEDG[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W20      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 253        ; 6        ; Hex1[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W23      ; 272        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W24      ; 271        ; 6        ; Hex3[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W25      ; 273        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W26      ; 274        ; 6        ; Key3                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 103        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y3       ; 108        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 109        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 121        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y6       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 146        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ; 156        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y12      ; 180        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y13      ; 193        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y14      ; 195        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ; 196        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y16      ; 210        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ; 229        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y19      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ; 250        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 254        ; 6        ; Hex1[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y23      ; 265        ; 6        ; Hex3[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y24      ; 264        ; 6        ; Hex2[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y25      ; 269        ; 6        ; Hex3[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y26      ; 268        ; 6        ; Hex3[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------+
; Clock Delay Control Summary                                                                 ;
+---------------------+------------+-----------------+------------------+---------------------+
; Name                ; Source I/O ; Location        ; Delay Chain Mode ; Delay Chain Setting ;
+---------------------+------------+-----------------+------------------+---------------------+
; Key3~clk_delay_ctrl ; Key3       ; CLKDELAYCTRL_G7 ; none             ; N/A                 ;
+---------------------+------------+-----------------+------------------+---------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                   ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                    ; Library Name ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------+--------------+
; |main_troco                                  ; 583 (0)     ; 175 (0)                   ; 0 (0)         ; 384         ; 2    ; 0            ; 0       ; 0         ; 66   ; 0            ; 408 (0)      ; 0 (0)             ; 175 (0)          ; |main_troco                                                                                            ; work         ;
;    |BinDisplay:DSP1|                         ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |main_troco|BinDisplay:DSP1                                                                            ; work         ;
;       |BinBCD:BBCD|                          ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |main_troco|BinDisplay:DSP1|BinBCD:BBCD                                                                ; work         ;
;          |binbcdbox:Box11|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |main_troco|BinDisplay:DSP1|BinBCD:BBCD|binbcdbox:Box11                                                ; work         ;
;       |BinTo7Segment:Hex00|                  ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |main_troco|BinDisplay:DSP1|BinTo7Segment:Hex00                                                        ; work         ;
;    |BinDisplay:DSP|                          ; 216 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 216 (0)      ; 0 (0)             ; 0 (0)            ; |main_troco|BinDisplay:DSP                                                                             ; work         ;
;       |BinBCD:BBCD|                          ; 188 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 188 (0)      ; 0 (0)             ; 0 (0)            ; |main_troco|BinDisplay:DSP|BinBCD:BBCD                                                                 ; work         ;
;          |binbcdbox:Box00|                   ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |main_troco|BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box00                                                 ; work         ;
;          |binbcdbox:Box01|                   ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; |main_troco|BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box01                                                 ; work         ;
;          |binbcdbox:Box02|                   ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |main_troco|BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box02                                                 ; work         ;
;          |binbcdbox:Box03|                   ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; |main_troco|BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box03                                                 ; work         ;
;          |binbcdbox:Box04|                   ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; |main_troco|BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box04                                                 ; work         ;
;          |binbcdbox:Box05|                   ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; |main_troco|BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box05                                                 ; work         ;
;          |binbcdbox:Box06|                   ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |main_troco|BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box06                                                 ; work         ;
;          |binbcdbox:Box07|                   ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; |main_troco|BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box07                                                 ; work         ;
;          |binbcdbox:Box08|                   ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; |main_troco|BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box08                                                 ; work         ;
;          |binbcdbox:Box09|                   ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; |main_troco|BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box09                                                 ; work         ;
;          |binbcdbox:Box10|                   ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; |main_troco|BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box10                                                 ; work         ;
;          |binbcdbox:Box11|                   ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; |main_troco|BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box11                                                 ; work         ;
;          |binbcdbox:Box12|                   ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |main_troco|BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box12                                                 ; work         ;
;          |binbcdbox:Box13|                   ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; |main_troco|BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box13                                                 ; work         ;
;          |binbcdbox:Box14|                   ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |main_troco|BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box14                                                 ; work         ;
;          |binbcdbox:Box15|                   ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |main_troco|BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box15                                                 ; work         ;
;       |BinTo7Segment:Hex00|                  ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |main_troco|BinDisplay:DSP|BinTo7Segment:Hex00                                                         ; work         ;
;       |BinTo7Segment:Hex01|                  ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |main_troco|BinDisplay:DSP|BinTo7Segment:Hex01                                                         ; work         ;
;       |BinTo7Segment:Hex02|                  ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |main_troco|BinDisplay:DSP|BinTo7Segment:Hex02                                                         ; work         ;
;       |BinTo7Segment:Hex03|                  ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |main_troco|BinDisplay:DSP|BinTo7Segment:Hex03                                                         ; work         ;
;    |ValueROM:VROM|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |main_troco|ValueROM:VROM                                                                              ; work         ;
;       |altsyncram:altsyncram_component|      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |main_troco|ValueROM:VROM|altsyncram:altsyncram_component                                              ; work         ;
;          |altsyncram_b181:auto_generated|    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |main_troco|ValueROM:VROM|altsyncram:altsyncram_component|altsyncram_b181:auto_generated               ; work         ;
;    |botaosincrono:K1S|                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |main_troco|botaosincrono:K1S                                                                          ; work         ;
;    |botaosincrono:K2S|                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |main_troco|botaosincrono:K2S                                                                          ; work         ;
;    |clock_generator:clock_20|                ; 38 (38)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 22 (22)          ; |main_troco|clock_generator:clock_20                                                                   ; work         ;
;    |clock_generator:clock_40|                ; 37 (37)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 21 (21)          ; |main_troco|clock_generator:clock_40                                                                   ; work         ;
;    |maquinatroco:MQ|                         ; 195 (28)    ; 124 (9)                   ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (19)      ; 0 (0)             ; 124 (8)          ; |main_troco|maquinatroco:MQ                                                                            ; work         ;
;       |CoinROM:rom|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |main_troco|maquinatroco:MQ|CoinROM:rom                                                                ; work         ;
;          |altsyncram:altsyncram_component|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |main_troco|maquinatroco:MQ|CoinROM:rom|altsyncram:altsyncram_component                                ; work         ;
;             |altsyncram_7s71:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |main_troco|maquinatroco:MQ|CoinROM:rom|altsyncram:altsyncram_component|altsyncram_7s71:auto_generated ; work         ;
;       |nbitadder:temsum|                     ; 24 (24)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 0 (0)             ; 3 (3)            ; |main_troco|maquinatroco:MQ|nbitadder:temsum                                                           ; work         ;
;       |nbitcompmag:comptemp|                 ; 23 (23)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 4 (4)            ; |main_troco|maquinatroco:MQ|nbitcompmag:comptemp                                                       ; work         ;
;       |nbitcompmag:compzero|                 ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |main_troco|maquinatroco:MQ|nbitcompmag:compzero                                                       ; work         ;
;       |nbitcounter:cont100|                  ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |main_troco|maquinatroco:MQ|nbitcounter:cont100                                                        ; work         ;
;       |nbitcounter:cont10|                   ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |main_troco|maquinatroco:MQ|nbitcounter:cont10                                                         ; work         ;
;       |nbitcounter:cont1|                    ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |main_troco|maquinatroco:MQ|nbitcounter:cont1                                                          ; work         ;
;       |nbitcounter:cont25|                   ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |main_troco|maquinatroco:MQ|nbitcounter:cont25                                                         ; work         ;
;       |nbitcounter:cont50|                   ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |main_troco|maquinatroco:MQ|nbitcounter:cont50                                                         ; work         ;
;       |nbitcounter:cont5|                    ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |main_troco|maquinatroco:MQ|nbitcounter:cont5                                                          ; work         ;
;       |nbitcounter:romadrs|                  ; 6 (6)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 3 (3)            ; |main_troco|maquinatroco:MQ|nbitcounter:romadrs                                                        ; work         ;
;       |nbitmux:tempmux|                      ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 13 (13)          ; |main_troco|maquinatroco:MQ|nbitmux:tempmux                                                            ; work         ;
;       |nbitreg:tempreg|                      ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |main_troco|maquinatroco:MQ|nbitreg:tempreg                                                            ; work         ;
;    |nbit8x1mux:MX81|                         ; 80 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 80 (0)       ; 0 (0)             ; 0 (0)            ; |main_troco|nbit8x1mux:MX81                                                                            ; work         ;
;       |nbitmux:mx06|                         ; 80 (80)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 80 (80)      ; 0 (0)             ; 0 (0)            ; |main_troco|nbit8x1mux:MX81|nbitmux:mx06                                                               ; work         ;
;    |nbitcounter:rom_address|                 ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |main_troco|nbitcounter:rom_address                                                                    ; work         ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                ;
+-----------+----------+---------------+---------------+-----------------------+-----+
; Name      ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-----------+----------+---------------+---------------+-----------------------+-----+
; LEDR[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[4]   ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[5]   ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[6]   ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; Hex0[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; Hex0[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; Hex0[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; Hex0[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; Hex0[4]   ; Output   ; --            ; --            ; --                    ; --  ;
; Hex0[5]   ; Output   ; --            ; --            ; --                    ; --  ;
; Hex0[6]   ; Output   ; --            ; --            ; --                    ; --  ;
; Hex1[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; Hex1[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; Hex1[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; Hex1[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; Hex1[4]   ; Output   ; --            ; --            ; --                    ; --  ;
; Hex1[5]   ; Output   ; --            ; --            ; --                    ; --  ;
; Hex1[6]   ; Output   ; --            ; --            ; --                    ; --  ;
; Hex2[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; Hex2[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; Hex2[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; Hex2[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; Hex2[4]   ; Output   ; --            ; --            ; --                    ; --  ;
; Hex2[5]   ; Output   ; --            ; --            ; --                    ; --  ;
; Hex2[6]   ; Output   ; --            ; --            ; --                    ; --  ;
; Hex3[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; Hex3[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; Hex3[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; Hex3[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; Hex3[4]   ; Output   ; --            ; --            ; --                    ; --  ;
; Hex3[5]   ; Output   ; --            ; --            ; --                    ; --  ;
; Hex3[6]   ; Output   ; --            ; --            ; --                    ; --  ;
; Hex4[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; Hex4[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; Hex4[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; Hex4[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; Hex4[4]   ; Output   ; --            ; --            ; --                    ; --  ;
; Hex4[5]   ; Output   ; --            ; --            ; --                    ; --  ;
; Hex4[6]   ; Output   ; --            ; --            ; --                    ; --  ;
; Hex5[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; Hex5[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; Hex5[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; Hex5[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; Hex5[4]   ; Output   ; --            ; --            ; --                    ; --  ;
; Hex5[5]   ; Output   ; --            ; --            ; --                    ; --  ;
; Hex5[6]   ; Output   ; --            ; --            ; --                    ; --  ;
; SW[0]     ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SW[1]     ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SW[2]     ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SW[3]     ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SW[4]     ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SW[5]     ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SW_sel[0] ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; SW_sel[1] ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; SW_sel[2] ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; Key3      ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; clock27M  ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; Key2      ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; Key1      ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
+-----------+----------+---------------+---------------+-----------------------+-----+


+--------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                 ;
+--------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                              ; Pad To Core Index ; Setting ;
+--------------------------------------------------+-------------------+---------+
; SW[0]                                            ;                   ;         ;
; SW[1]                                            ;                   ;         ;
; SW[2]                                            ;                   ;         ;
; SW[3]                                            ;                   ;         ;
; SW[4]                                            ;                   ;         ;
; SW[5]                                            ;                   ;         ;
; SW_sel[0]                                        ;                   ;         ;
;      - nbit8x1mux:MX81|nbitmux:mx06|S_out[0]~0   ; 1                 ; 6       ;
;      - nbit8x1mux:MX81|nbitmux:mx06|S_out[0]~1   ; 1                 ; 6       ;
;      - nbit8x1mux:MX81|nbitmux:mx06|S_out[0]~2   ; 1                 ; 6       ;
;      - nbit8x1mux:MX81|nbitmux:mx06|S_out[1]~5   ; 1                 ; 6       ;
;      - nbit8x1mux:MX81|nbitmux:mx06|S_out[1]~6   ; 1                 ; 6       ;
;      - nbit8x1mux:MX81|nbitmux:mx06|S_out[1]~7   ; 1                 ; 6       ;
;      - nbit8x1mux:MX81|nbitmux:mx06|S_out[2]~10  ; 1                 ; 6       ;
;      - nbit8x1mux:MX81|nbitmux:mx06|S_out[2]~11  ; 1                 ; 6       ;
;      - nbit8x1mux:MX81|nbitmux:mx06|S_out[2]~12  ; 1                 ; 6       ;
;      - nbit8x1mux:MX81|nbitmux:mx06|S_out[3]~15  ; 1                 ; 6       ;
;      - nbit8x1mux:MX81|nbitmux:mx06|S_out[3]~16  ; 1                 ; 6       ;
;      - nbit8x1mux:MX81|nbitmux:mx06|S_out[3]~17  ; 1                 ; 6       ;
;      - nbit8x1mux:MX81|nbitmux:mx06|S_out[4]~20  ; 1                 ; 6       ;
;      - nbit8x1mux:MX81|nbitmux:mx06|S_out[4]~21  ; 1                 ; 6       ;
;      - nbit8x1mux:MX81|nbitmux:mx06|S_out[4]~22  ; 1                 ; 6       ;
;      - nbit8x1mux:MX81|nbitmux:mx06|S_out[5]~25  ; 1                 ; 6       ;
;      - nbit8x1mux:MX81|nbitmux:mx06|S_out[5]~26  ; 1                 ; 6       ;
;      - nbit8x1mux:MX81|nbitmux:mx06|S_out[5]~27  ; 1                 ; 6       ;
;      - nbit8x1mux:MX81|nbitmux:mx06|S_out[6]~30  ; 1                 ; 6       ;
;      - nbit8x1mux:MX81|nbitmux:mx06|S_out[6]~31  ; 1                 ; 6       ;
;      - nbit8x1mux:MX81|nbitmux:mx06|S_out[6]~32  ; 1                 ; 6       ;
;      - nbit8x1mux:MX81|nbitmux:mx06|S_out[7]~35  ; 1                 ; 6       ;
;      - nbit8x1mux:MX81|nbitmux:mx06|S_out[7]~36  ; 1                 ; 6       ;
;      - nbit8x1mux:MX81|nbitmux:mx06|S_out[7]~37  ; 1                 ; 6       ;
;      - nbit8x1mux:MX81|nbitmux:mx06|S_out[8]~40  ; 1                 ; 6       ;
;      - nbit8x1mux:MX81|nbitmux:mx06|S_out[8]~41  ; 1                 ; 6       ;
;      - nbit8x1mux:MX81|nbitmux:mx06|S_out[8]~42  ; 1                 ; 6       ;
;      - nbit8x1mux:MX81|nbitmux:mx06|S_out[9]~45  ; 1                 ; 6       ;
;      - nbit8x1mux:MX81|nbitmux:mx06|S_out[9]~46  ; 1                 ; 6       ;
;      - nbit8x1mux:MX81|nbitmux:mx06|S_out[9]~47  ; 1                 ; 6       ;
;      - nbit8x1mux:MX81|nbitmux:mx06|S_out[10]~50 ; 1                 ; 6       ;
;      - nbit8x1mux:MX81|nbitmux:mx06|S_out[10]~51 ; 1                 ; 6       ;
;      - nbit8x1mux:MX81|nbitmux:mx06|S_out[10]~52 ; 1                 ; 6       ;
;      - nbit8x1mux:MX81|nbitmux:mx06|S_out[11]~55 ; 1                 ; 6       ;
;      - nbit8x1mux:MX81|nbitmux:mx06|S_out[11]~56 ; 1                 ; 6       ;
;      - nbit8x1mux:MX81|nbitmux:mx06|S_out[11]~57 ; 1                 ; 6       ;
;      - nbit8x1mux:MX81|nbitmux:mx06|S_out[12]~60 ; 1                 ; 6       ;
;      - nbit8x1mux:MX81|nbitmux:mx06|S_out[12]~61 ; 1                 ; 6       ;
;      - nbit8x1mux:MX81|nbitmux:mx06|S_out[12]~62 ; 1                 ; 6       ;
;      - nbit8x1mux:MX81|nbitmux:mx06|S_out[13]~65 ; 1                 ; 6       ;
;      - nbit8x1mux:MX81|nbitmux:mx06|S_out[13]~66 ; 1                 ; 6       ;
;      - nbit8x1mux:MX81|nbitmux:mx06|S_out[13]~67 ; 1                 ; 6       ;
;      - nbit8x1mux:MX81|nbitmux:mx06|S_out[14]~70 ; 1                 ; 6       ;
;      - nbit8x1mux:MX81|nbitmux:mx06|S_out[14]~71 ; 1                 ; 6       ;
;      - nbit8x1mux:MX81|nbitmux:mx06|S_out[14]~72 ; 1                 ; 6       ;
;      - nbit8x1mux:MX81|nbitmux:mx06|S_out[15]~75 ; 1                 ; 6       ;
;      - nbit8x1mux:MX81|nbitmux:mx06|S_out[15]~76 ; 1                 ; 6       ;
;      - nbit8x1mux:MX81|nbitmux:mx06|S_out[15]~77 ; 1                 ; 6       ;
; SW_sel[1]                                        ;                   ;         ;
;      - nbit8x1mux:MX81|nbitmux:mx06|S_out[0]~0   ; 0                 ; 6       ;
;      - nbit8x1mux:MX81|nbitmux:mx06|S_out[0]~2   ; 0                 ; 6       ;
;      - nbit8x1mux:MX81|nbitmux:mx06|S_out[0]~3   ; 0                 ; 6       ;
;      - nbit8x1mux:MX81|nbitmux:mx06|S_out[1]~5   ; 0                 ; 6       ;
;      - nbit8x1mux:MX81|nbitmux:mx06|S_out[1]~7   ; 0                 ; 6       ;
;      - nbit8x1mux:MX81|nbitmux:mx06|S_out[1]~8   ; 0                 ; 6       ;
;      - nbit8x1mux:MX81|nbitmux:mx06|S_out[2]~10  ; 0                 ; 6       ;
;      - nbit8x1mux:MX81|nbitmux:mx06|S_out[2]~12  ; 0                 ; 6       ;
;      - nbit8x1mux:MX81|nbitmux:mx06|S_out[2]~13  ; 0                 ; 6       ;
;      - nbit8x1mux:MX81|nbitmux:mx06|S_out[3]~15  ; 0                 ; 6       ;
;      - nbit8x1mux:MX81|nbitmux:mx06|S_out[3]~17  ; 0                 ; 6       ;
;      - nbit8x1mux:MX81|nbitmux:mx06|S_out[3]~18  ; 0                 ; 6       ;
;      - nbit8x1mux:MX81|nbitmux:mx06|S_out[4]~20  ; 0                 ; 6       ;
;      - nbit8x1mux:MX81|nbitmux:mx06|S_out[4]~22  ; 0                 ; 6       ;
;      - nbit8x1mux:MX81|nbitmux:mx06|S_out[4]~23  ; 0                 ; 6       ;
;      - nbit8x1mux:MX81|nbitmux:mx06|S_out[5]~25  ; 0                 ; 6       ;
;      - nbit8x1mux:MX81|nbitmux:mx06|S_out[5]~27  ; 0                 ; 6       ;
;      - nbit8x1mux:MX81|nbitmux:mx06|S_out[5]~28  ; 0                 ; 6       ;
;      - nbit8x1mux:MX81|nbitmux:mx06|S_out[6]~30  ; 0                 ; 6       ;
;      - nbit8x1mux:MX81|nbitmux:mx06|S_out[6]~32  ; 0                 ; 6       ;
;      - nbit8x1mux:MX81|nbitmux:mx06|S_out[6]~33  ; 0                 ; 6       ;
;      - nbit8x1mux:MX81|nbitmux:mx06|S_out[7]~35  ; 0                 ; 6       ;
;      - nbit8x1mux:MX81|nbitmux:mx06|S_out[7]~37  ; 0                 ; 6       ;
;      - nbit8x1mux:MX81|nbitmux:mx06|S_out[7]~38  ; 0                 ; 6       ;
;      - nbit8x1mux:MX81|nbitmux:mx06|S_out[8]~40  ; 0                 ; 6       ;
;      - nbit8x1mux:MX81|nbitmux:mx06|S_out[8]~42  ; 0                 ; 6       ;
;      - nbit8x1mux:MX81|nbitmux:mx06|S_out[8]~43  ; 0                 ; 6       ;
;      - nbit8x1mux:MX81|nbitmux:mx06|S_out[9]~45  ; 0                 ; 6       ;
;      - nbit8x1mux:MX81|nbitmux:mx06|S_out[9]~47  ; 0                 ; 6       ;
;      - nbit8x1mux:MX81|nbitmux:mx06|S_out[9]~48  ; 0                 ; 6       ;
;      - nbit8x1mux:MX81|nbitmux:mx06|S_out[10]~50 ; 0                 ; 6       ;
;      - nbit8x1mux:MX81|nbitmux:mx06|S_out[10]~52 ; 0                 ; 6       ;
;      - nbit8x1mux:MX81|nbitmux:mx06|S_out[10]~53 ; 0                 ; 6       ;
;      - nbit8x1mux:MX81|nbitmux:mx06|S_out[11]~55 ; 0                 ; 6       ;
;      - nbit8x1mux:MX81|nbitmux:mx06|S_out[11]~57 ; 0                 ; 6       ;
;      - nbit8x1mux:MX81|nbitmux:mx06|S_out[11]~58 ; 0                 ; 6       ;
;      - nbit8x1mux:MX81|nbitmux:mx06|S_out[12]~60 ; 0                 ; 6       ;
;      - nbit8x1mux:MX81|nbitmux:mx06|S_out[12]~62 ; 0                 ; 6       ;
;      - nbit8x1mux:MX81|nbitmux:mx06|S_out[12]~63 ; 0                 ; 6       ;
;      - nbit8x1mux:MX81|nbitmux:mx06|S_out[13]~65 ; 0                 ; 6       ;
;      - nbit8x1mux:MX81|nbitmux:mx06|S_out[13]~67 ; 0                 ; 6       ;
;      - nbit8x1mux:MX81|nbitmux:mx06|S_out[13]~68 ; 0                 ; 6       ;
;      - nbit8x1mux:MX81|nbitmux:mx06|S_out[14]~70 ; 0                 ; 6       ;
;      - nbit8x1mux:MX81|nbitmux:mx06|S_out[14]~72 ; 0                 ; 6       ;
;      - nbit8x1mux:MX81|nbitmux:mx06|S_out[14]~73 ; 0                 ; 6       ;
;      - nbit8x1mux:MX81|nbitmux:mx06|S_out[15]~75 ; 0                 ; 6       ;
;      - nbit8x1mux:MX81|nbitmux:mx06|S_out[15]~77 ; 0                 ; 6       ;
;      - nbit8x1mux:MX81|nbitmux:mx06|S_out[15]~78 ; 0                 ; 6       ;
; SW_sel[2]                                        ;                   ;         ;
;      - nbit8x1mux:MX81|nbitmux:mx06|S_out[0]~4   ; 1                 ; 6       ;
;      - nbit8x1mux:MX81|nbitmux:mx06|S_out[1]~9   ; 1                 ; 6       ;
;      - nbit8x1mux:MX81|nbitmux:mx06|S_out[2]~14  ; 1                 ; 6       ;
;      - nbit8x1mux:MX81|nbitmux:mx06|S_out[3]~19  ; 1                 ; 6       ;
;      - nbit8x1mux:MX81|nbitmux:mx06|S_out[4]~24  ; 1                 ; 6       ;
;      - nbit8x1mux:MX81|nbitmux:mx06|S_out[5]~29  ; 1                 ; 6       ;
;      - nbit8x1mux:MX81|nbitmux:mx06|S_out[6]~34  ; 1                 ; 6       ;
;      - nbit8x1mux:MX81|nbitmux:mx06|S_out[7]~39  ; 1                 ; 6       ;
;      - nbit8x1mux:MX81|nbitmux:mx06|S_out[8]~44  ; 1                 ; 6       ;
;      - nbit8x1mux:MX81|nbitmux:mx06|S_out[9]~49  ; 1                 ; 6       ;
;      - nbit8x1mux:MX81|nbitmux:mx06|S_out[10]~54 ; 1                 ; 6       ;
;      - nbit8x1mux:MX81|nbitmux:mx06|S_out[11]~59 ; 1                 ; 6       ;
;      - nbit8x1mux:MX81|nbitmux:mx06|S_out[12]~64 ; 1                 ; 6       ;
;      - nbit8x1mux:MX81|nbitmux:mx06|S_out[13]~69 ; 1                 ; 6       ;
;      - nbit8x1mux:MX81|nbitmux:mx06|S_out[14]~74 ; 1                 ; 6       ;
;      - nbit8x1mux:MX81|nbitmux:mx06|S_out[15]~79 ; 1                 ; 6       ;
; Key3                                             ;                   ;         ;
; clock27M                                         ;                   ;         ;
; Key2                                             ;                   ;         ;
;      - botaosincrono:K2S|estado~8                ; 0                 ; 6       ;
;      - botaosincrono:K2S|estado.caso_a~0         ; 0                 ; 6       ;
; Key1                                             ;                   ;         ;
;      - botaosincrono:K1S|estado~8                ; 0                 ; 6       ;
;      - botaosincrono:K1S|estado.caso_a~0         ; 0                 ; 6       ;
+--------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                    ;
+---------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                  ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Key3                                  ; PIN_W26            ; 1       ; Clock        ; no     ; --                   ; --               ; --                        ;
; Key3~clk_delay_ctrl                   ; CLKDELAYCTRL_G7    ; 17      ; Async. clear ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; clock27M                              ; PIN_D13            ; 43      ; Clock        ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; clock_generator:clock_20|clock_signal ; LCFF_X12_Y4_N17    ; 132     ; Clock        ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; clock_generator:clock_40|clock_signal ; LCFF_X31_Y23_N1    ; 2       ; Clock        ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; maquinatroco:MQ|WideNor0              ; LCCOMB_X50_Y14_N28 ; 22      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; maquinatroco:MQ|ld_coin[0]~7          ; LCCOMB_X50_Y14_N0  ; 15      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; maquinatroco:MQ|ld_coin[2]~4          ; LCCOMB_X50_Y14_N2  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; maquinatroco:MQ|ld_coin[3]~5          ; LCCOMB_X50_Y14_N30 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; maquinatroco:MQ|ld_coin[5]~6          ; LCCOMB_X50_Y14_N8  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; maquinatroco:MQ|ldcount~4             ; LCCOMB_X50_Y14_N18 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; maquinatroco:MQ|ldcount~5             ; LCCOMB_X50_Y14_N10 ; 15      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; maquinatroco:MQ|state.copie_to_temp   ; LCFF_X50_Y15_N31   ; 108     ; Async. clear ; no     ; --                   ; --               ; --                        ;
; maquinatroco:MQ|state.zero            ; LCFF_X50_Y18_N17   ; 21      ; Async. clear ; no     ; --                   ; --               ; --                        ;
+---------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                             ;
+---------------------------------------+-----------------+---------+----------------------+------------------+---------------------------+
; Name                                  ; Location        ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------+-----------------+---------+----------------------+------------------+---------------------------+
; Key3~clk_delay_ctrl                   ; CLKDELAYCTRL_G7 ; 17      ; Global Clock         ; GCLK7            ; --                        ;
; clock27M                              ; PIN_D13         ; 43      ; Global Clock         ; GCLK11           ; --                        ;
; clock_generator:clock_20|clock_signal ; LCFF_X12_Y4_N17 ; 132     ; Global Clock         ; GCLK13           ; --                        ;
; clock_generator:clock_40|clock_signal ; LCFF_X31_Y23_N1 ; 2       ; Global Clock         ; GCLK9            ; --                        ;
+---------------------------------------+-----------------+---------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                              ;
+----------------------------------------------------------------------------------------------------+---------+
; Name                                                                                               ; Fan-Out ;
+----------------------------------------------------------------------------------------------------+---------+
; maquinatroco:MQ|state.copie_to_temp                                                                ; 108     ;
; SW_sel[1]                                                                                          ; 48      ;
; SW_sel[0]                                                                                          ; 48      ;
; maquinatroco:MQ|WideNor0                                                                           ; 22      ;
; maquinatroco:MQ|state.zero                                                                         ; 21      ;
; SW_sel[2]                                                                                          ; 16      ;
; maquinatroco:MQ|ldcount~4                                                                          ; 16      ;
; maquinatroco:MQ|ld_coin[5]~6                                                                       ; 16      ;
; maquinatroco:MQ|ld_coin[3]~5                                                                       ; 16      ;
; maquinatroco:MQ|ld_coin[2]~4                                                                       ; 16      ;
; maquinatroco:MQ|ld_coin[0]~7                                                                       ; 15      ;
; maquinatroco:MQ|ldcount~5                                                                          ; 15      ;
; maquinatroco:MQ|nbitcounter:romadrs|out_cont[0]                                                    ; 15      ;
; maquinatroco:MQ|nbitcounter:romadrs|out_cont[1]                                                    ; 13      ;
; clock_generator:clock_20|counter[20]                                                               ; 12      ;
; nbitcounter:rom_address|out_cont[0]                                                                ; 12      ;
; nbitcounter:rom_address|out_cont[1]                                                                ; 12      ;
; clock_generator:clock_40|Equal0~5                                                                  ; 11      ;
; clock_generator:clock_40|Equal0~0                                                                  ; 11      ;
; clock_generator:clock_20|Equal0~5                                                                  ; 11      ;
; clock_generator:clock_20|Equal0~4                                                                  ; 11      ;
; maquinatroco:MQ|nbitcounter:romadrs|out_cont[2]                                                    ; 11      ;
; nbitcounter:rom_address|out_cont[2]                                                                ; 11      ;
; maquinatroco:MQ|state.espere                                                                       ; 11      ;
; nbitcounter:rom_address|out_cont[3]                                                                ; 10      ;
; nbit8x1mux:MX81|nbitmux:mx06|S_out[13]~69                                                          ; 10      ;
; maquinatroco:MQ|WideNor1                                                                           ; 9       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box09|Mux5~2                                                  ; 9       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box06|Mux5~2                                                  ; 9       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box02|Mux2~2                                                  ; 9       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box04|Mux1~0                                                  ; 9       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box02|Mux0~0                                                  ; 9       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box07|Mux1~0                                                  ; 9       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box10|Mux1~0                                                  ; 9       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box07|Mux5~2                                                  ; 9       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box04|Mux5~2                                                  ; 9       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box02|Mux5~2                                                  ; 9       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box00|Mux1~0                                                  ; 9       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box00|Mux2~2                                                  ; 9       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box01|Mux1~0                                                  ; 9       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box00|Mux0~0                                                  ; 9       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box03|Mux1~0                                                  ; 9       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box05|Mux1~0                                                  ; 9       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box08|Mux1~0                                                  ; 9       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box08|Mux5~2                                                  ; 9       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box05|Mux5~2                                                  ; 9       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box03|Mux5~2                                                  ; 9       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box01|Mux5~2                                                  ; 9       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box00|Mux5~2                                                  ; 9       ;
; nbit8x1mux:MX81|nbitmux:mx06|S_out[12]~64                                                          ; 9       ;
; nbit8x1mux:MX81|nbitmux:mx06|S_out[10]~54                                                          ; 9       ;
; nbit8x1mux:MX81|nbitmux:mx06|S_out[8]~44                                                           ; 9       ;
; nbit8x1mux:MX81|nbitmux:mx06|S_out[6]~34                                                           ; 9       ;
; nbit8x1mux:MX81|nbitmux:mx06|S_out[4]~24                                                           ; 9       ;
; nbit8x1mux:MX81|nbitmux:mx06|S_out[2]~14                                                           ; 9       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box02|Mux1~0                                                  ; 8       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box07|Mux2~2                                                  ; 8       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box10|Mux2~2                                                  ; 8       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box03|Mux2~2                                                  ; 8       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box05|Mux2~2                                                  ; 8       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box08|Mux2~2                                                  ; 8       ;
; nbit8x1mux:MX81|nbitmux:mx06|S_out[15]~79                                                          ; 8       ;
; nbit8x1mux:MX81|nbitmux:mx06|S_out[14]~74                                                          ; 8       ;
; nbit8x1mux:MX81|nbitmux:mx06|S_out[11]~59                                                          ; 8       ;
; nbit8x1mux:MX81|nbitmux:mx06|S_out[9]~49                                                           ; 8       ;
; nbit8x1mux:MX81|nbitmux:mx06|S_out[7]~39                                                           ; 8       ;
; nbit8x1mux:MX81|nbitmux:mx06|S_out[5]~29                                                           ; 8       ;
; nbit8x1mux:MX81|nbitmux:mx06|S_out[3]~19                                                           ; 8       ;
; nbit8x1mux:MX81|nbitmux:mx06|S_out[1]~9                                                            ; 8       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box15|Mux3~0                                                  ; 7       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box15|Mux4~0                                                  ; 7       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box15|Mux5~0                                                  ; 7       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box13|Mux2~2                                                  ; 7       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box13|Mux3~2                                                  ; 7       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box13|Mux4~2                                                  ; 7       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box13|Mux5~2                                                  ; 7       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box09|Mux3~2                                                  ; 7       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box09|Mux4~2                                                  ; 7       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box06|Mux3~2                                                  ; 7       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box06|Mux4~2                                                  ; 7       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box04|Mux2~2                                                  ; 7       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box14|Mux2~0                                                  ; 7       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box14|Mux3~0                                                  ; 7       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box14|Mux4~0                                                  ; 7       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box14|Mux5~0                                                  ; 7       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box07|Mux3~2                                                  ; 7       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box07|Mux4~2                                                  ; 7       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box04|Mux3~2                                                  ; 7       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box04|Mux4~2                                                  ; 7       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box02|Mux3~2                                                  ; 7       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box02|Mux4~2                                                  ; 7       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box11|Mux2~2                                                  ; 7       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box11|Mux3~2                                                  ; 7       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box11|Mux4~2                                                  ; 7       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box11|Mux5~2                                                  ; 7       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box08|Mux3~2                                                  ; 7       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box08|Mux4~2                                                  ; 7       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box05|Mux3~2                                                  ; 7       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box05|Mux4~2                                                  ; 7       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box03|Mux3~2                                                  ; 7       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box03|Mux4~2                                                  ; 7       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box01|Mux3~2                                                  ; 7       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box01|Mux4~2                                                  ; 7       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box00|Mux3~2                                                  ; 7       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box00|Mux4~2                                                  ; 7       ;
; nbit8x1mux:MX81|nbitmux:mx06|S_out[0]~4                                                            ; 7       ;
; botaosincrono:K2S|estado.caso_b                                                                    ; 7       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box09|Mux1~0                                                  ; 6       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box06|Mux0~0                                                  ; 6       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box01|Mux2~2                                                  ; 6       ;
; maquinatroco:MQ|nbitreg:tempreg|data_out[13]                                                       ; 6       ;
; maquinatroco:MQ|nbitreg:tempreg|data_out[12]                                                       ; 6       ;
; maquinatroco:MQ|nbitreg:tempreg|data_out[10]                                                       ; 6       ;
; maquinatroco:MQ|nbitreg:tempreg|data_out[6]                                                        ; 6       ;
; maquinatroco:MQ|nbitreg:tempreg|data_out[5]                                                        ; 6       ;
; maquinatroco:MQ|nbitreg:tempreg|data_out[2]                                                        ; 6       ;
; maquinatroco:MQ|nbitreg:tempreg|data_out[0]                                                        ; 6       ;
; maquinatroco:MQ|teste~0                                                                            ; 5       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box06|Mux1~0                                                  ; 5       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box06|Mux2~2                                                  ; 5       ;
; maquinatroco:MQ|nbitreg:tempreg|data_out[14]                                                       ; 5       ;
; maquinatroco:MQ|nbitreg:tempreg|data_out[11]                                                       ; 5       ;
; maquinatroco:MQ|nbitreg:tempreg|data_out[9]                                                        ; 5       ;
; maquinatroco:MQ|nbitreg:tempreg|data_out[8]                                                        ; 5       ;
; maquinatroco:MQ|nbitreg:tempreg|data_out[7]                                                        ; 5       ;
; maquinatroco:MQ|nbitreg:tempreg|data_out[4]                                                        ; 5       ;
; maquinatroco:MQ|nbitreg:tempreg|data_out[3]                                                        ; 5       ;
; maquinatroco:MQ|nbitreg:tempreg|data_out[1]                                                        ; 5       ;
; maquinatroco:MQ|state.atualize_rom                                                                 ; 4       ;
; maquinatroco:MQ|state.opere                                                                        ; 4       ;
; BinDisplay:DSP1|BinBCD:BBCD|binbcdbox:Box11|Mux2~0                                                 ; 4       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box09|Mux2~2                                                  ; 4       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box10|Mux3~2                                                  ; 4       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box10|Mux4~2                                                  ; 4       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box10|Mux5~2                                                  ; 4       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box11|Mux1~0                                                  ; 4       ;
; maquinatroco:MQ|nbitreg:tempreg|data_out[15]                                                       ; 4       ;
; maquinatroco:MQ|state.libere                                                                       ; 4       ;
; maquinatroco:MQ|CoinROM:rom|altsyncram:altsyncram_component|altsyncram_7s71:auto_generated|q_a[10] ; 4       ;
; maquinatroco:MQ|CoinROM:rom|altsyncram:altsyncram_component|altsyncram_7s71:auto_generated|q_a[12] ; 4       ;
; maquinatroco:MQ|CoinROM:rom|altsyncram:altsyncram_component|altsyncram_7s71:auto_generated|q_a[13] ; 4       ;
; maquinatroco:MQ|CoinROM:rom|altsyncram:altsyncram_component|altsyncram_7s71:auto_generated|q_a[2]  ; 4       ;
; maquinatroco:MQ|CoinROM:rom|altsyncram:altsyncram_component|altsyncram_7s71:auto_generated|q_a[5]  ; 4       ;
; maquinatroco:MQ|CoinROM:rom|altsyncram:altsyncram_component|altsyncram_7s71:auto_generated|q_a[6]  ; 4       ;
; maquinatroco:MQ|CoinROM:rom|altsyncram:altsyncram_component|altsyncram_7s71:auto_generated|q_a[0]  ; 4       ;
; maquinatroco:MQ|nbitcompmag:comptemp|inter_eq~9                                                    ; 3       ;
; maquinatroco:MQ|nbitcompmag:comptemp|inter_eq~8                                                    ; 3       ;
; maquinatroco:MQ|nbitcompmag:comptemp|inter_eq~6                                                    ; 3       ;
; maquinatroco:MQ|nbitadder:temsum|inter_carry[10]~10                                                ; 3       ;
; maquinatroco:MQ|nbitadder:temsum|inter_carry[5]~4                                                  ; 3       ;
; maquinatroco:MQ|nbitadder:temsum|inter_carry[2]~0                                                  ; 3       ;
; maquinatroco:MQ|state.compare                                                                      ; 3       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box12|Mux3~2                                                  ; 3       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box12|Mux4~2                                                  ; 3       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box12|Mux5~2                                                  ; 3       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box13|Mux1~0                                                  ; 3       ;
; maquinatroco:MQ|nbitcounter:cont50|out_cont[0]                                                     ; 3       ;
; maquinatroco:MQ|nbitcounter:cont100|out_cont[0]                                                    ; 3       ;
; maquinatroco:MQ|nbitcounter:cont1|out_cont[0]                                                      ; 3       ;
; maquinatroco:MQ|nbitcounter:cont25|out_cont[0]                                                     ; 3       ;
; maquinatroco:MQ|nbitcounter:cont5|out_cont[0]                                                      ; 3       ;
; maquinatroco:MQ|nbitcounter:cont10|out_cont[0]                                                     ; 3       ;
; maquinatroco:MQ|state.erro                                                                         ; 3       ;
; maquinatroco:MQ|CoinROM:rom|altsyncram:altsyncram_component|altsyncram_7s71:auto_generated|q_a[9]  ; 3       ;
; maquinatroco:MQ|CoinROM:rom|altsyncram:altsyncram_component|altsyncram_7s71:auto_generated|q_a[11] ; 3       ;
; maquinatroco:MQ|CoinROM:rom|altsyncram:altsyncram_component|altsyncram_7s71:auto_generated|q_a[14] ; 3       ;
; maquinatroco:MQ|CoinROM:rom|altsyncram:altsyncram_component|altsyncram_7s71:auto_generated|q_a[1]  ; 3       ;
; maquinatroco:MQ|CoinROM:rom|altsyncram:altsyncram_component|altsyncram_7s71:auto_generated|q_a[3]  ; 3       ;
; maquinatroco:MQ|CoinROM:rom|altsyncram:altsyncram_component|altsyncram_7s71:auto_generated|q_a[4]  ; 3       ;
; maquinatroco:MQ|CoinROM:rom|altsyncram:altsyncram_component|altsyncram_7s71:auto_generated|q_a[7]  ; 3       ;
; maquinatroco:MQ|CoinROM:rom|altsyncram:altsyncram_component|altsyncram_7s71:auto_generated|q_a[8]  ; 3       ;
; Key1                                                                                               ; 2       ;
; Key2                                                                                               ; 2       ;
; SW[5]                                                                                              ; 2       ;
; SW[4]                                                                                              ; 2       ;
; SW[3]                                                                                              ; 2       ;
; SW[2]                                                                                              ; 2       ;
; SW[1]                                                                                              ; 2       ;
; SW[0]                                                                                              ; 2       ;
; clock_generator:clock_40|counter[15]                                                               ; 2       ;
; clock_generator:clock_40|counter[14]                                                               ; 2       ;
; clock_generator:clock_40|counter[12]                                                               ; 2       ;
; clock_generator:clock_40|counter[13]                                                               ; 2       ;
; clock_generator:clock_40|counter[11]                                                               ; 2       ;
; clock_generator:clock_40|counter[8]                                                                ; 2       ;
; clock_generator:clock_40|counter[10]                                                               ; 2       ;
; clock_generator:clock_40|counter[9]                                                                ; 2       ;
; clock_generator:clock_40|counter[7]                                                                ; 2       ;
; clock_generator:clock_40|counter[5]                                                                ; 2       ;
; clock_generator:clock_40|counter[0]                                                                ; 2       ;
; clock_generator:clock_40|counter[6]                                                                ; 2       ;
; clock_generator:clock_40|counter[1]                                                                ; 2       ;
; clock_generator:clock_40|counter[2]                                                                ; 2       ;
; clock_generator:clock_40|counter[3]                                                                ; 2       ;
; clock_generator:clock_40|counter[4]                                                                ; 2       ;
; clock_generator:clock_40|counter[19]                                                               ; 2       ;
; clock_generator:clock_40|counter[17]                                                               ; 2       ;
; clock_generator:clock_40|counter[18]                                                               ; 2       ;
; clock_generator:clock_40|counter[16]                                                               ; 2       ;
; maquinatroco:MQ|nbitcompmag:comptemp|out_lt~12                                                     ; 2       ;
; maquinatroco:MQ|nbitcompmag:comptemp|out_lt~9                                                      ; 2       ;
; maquinatroco:MQ|teste~6                                                                            ; 2       ;
; maquinatroco:MQ|Selector5~0                                                                        ; 2       ;
; maquinatroco:MQ|nbitadder:temsum|inter_carry[14]~15                                                ; 2       ;
; maquinatroco:MQ|nbitadder:temsum|inter_carry[13]~14                                                ; 2       ;
; maquinatroco:MQ|nbitadder:temsum|inter_carry[12]~13                                                ; 2       ;
; maquinatroco:MQ|nbitadder:temsum|inter_carry[12]~12                                                ; 2       ;
; maquinatroco:MQ|nbitadder:temsum|inter_carry~11                                                    ; 2       ;
; maquinatroco:MQ|nbitcompmag:comptemp|inter_eq~5                                                    ; 2       ;
; maquinatroco:MQ|nbitcompmag:comptemp|inter_eq~4                                                    ; 2       ;
; maquinatroco:MQ|nbitadder:temsum|inter_carry[9]~9                                                  ; 2       ;
; maquinatroco:MQ|nbitcompmag:comptemp|inter_eq~3                                                    ; 2       ;
; maquinatroco:MQ|nbitadder:temsum|inter_carry[8]~8                                                  ; 2       ;
; maquinatroco:MQ|nbitadder:temsum|inter_carry[7]~7                                                  ; 2       ;
; maquinatroco:MQ|nbitadder:temsum|inter_carry~5                                                     ; 2       ;
; maquinatroco:MQ|nbitadder:temsum|inter_carry[4]~3                                                  ; 2       ;
; maquinatroco:MQ|nbitadder:temsum|inter_carry[4]~2                                                  ; 2       ;
; maquinatroco:MQ|nbitadder:temsum|inter_carry~1                                                     ; 2       ;
; maquinatroco:MQ|nbitcompmag:comptemp|inter_eq~1                                                    ; 2       ;
; clock_generator:clock_20|counter[18]                                                               ; 2       ;
; clock_generator:clock_20|counter[16]                                                               ; 2       ;
; clock_generator:clock_20|counter[19]                                                               ; 2       ;
; clock_generator:clock_20|counter[17]                                                               ; 2       ;
; clock_generator:clock_20|counter[15]                                                               ; 2       ;
; clock_generator:clock_20|counter[13]                                                               ; 2       ;
; clock_generator:clock_20|counter[12]                                                               ; 2       ;
; clock_generator:clock_20|counter[14]                                                               ; 2       ;
; clock_generator:clock_20|counter[9]                                                                ; 2       ;
; clock_generator:clock_20|counter[8]                                                                ; 2       ;
; clock_generator:clock_20|counter[11]                                                               ; 2       ;
; clock_generator:clock_20|counter[10]                                                               ; 2       ;
; clock_generator:clock_20|counter[6]                                                                ; 2       ;
; clock_generator:clock_20|counter[0]                                                                ; 2       ;
; clock_generator:clock_20|counter[7]                                                                ; 2       ;
; clock_generator:clock_20|counter[5]                                                                ; 2       ;
; clock_generator:clock_20|counter[1]                                                                ; 2       ;
; clock_generator:clock_20|counter[2]                                                                ; 2       ;
; clock_generator:clock_20|counter[3]                                                                ; 2       ;
; clock_generator:clock_20|counter[4]                                                                ; 2       ;
; botaosincrono:K1S|estado.caso_b                                                                    ; 2       ;
; maquinatroco:MQ|nbitcompmag:compzero|out_eq~4                                                      ; 2       ;
; clock_generator:clock_20|clock_signal                                                              ; 2       ;
; maquinatroco:MQ|CoinROM:rom|altsyncram:altsyncram_component|altsyncram_7s71:auto_generated|q_a[15] ; 2       ;
; maquinatroco:MQ|nbitcounter:cont50|out_cont[15]                                                    ; 2       ;
; maquinatroco:MQ|nbitcounter:cont100|out_cont[15]                                                   ; 2       ;
; maquinatroco:MQ|nbitcounter:cont1|out_cont[15]                                                     ; 2       ;
; maquinatroco:MQ|nbitcounter:cont25|out_cont[15]                                                    ; 2       ;
; maquinatroco:MQ|nbitcounter:cont5|out_cont[15]                                                     ; 2       ;
; maquinatroco:MQ|nbitcounter:cont10|out_cont[15]                                                    ; 2       ;
; maquinatroco:MQ|nbitcounter:cont50|out_cont[14]                                                    ; 2       ;
; maquinatroco:MQ|nbitcounter:cont100|out_cont[14]                                                   ; 2       ;
; maquinatroco:MQ|nbitcounter:cont1|out_cont[14]                                                     ; 2       ;
; maquinatroco:MQ|nbitcounter:cont25|out_cont[14]                                                    ; 2       ;
; maquinatroco:MQ|nbitcounter:cont5|out_cont[14]                                                     ; 2       ;
; maquinatroco:MQ|nbitcounter:cont10|out_cont[14]                                                    ; 2       ;
; maquinatroco:MQ|nbitcounter:cont50|out_cont[13]                                                    ; 2       ;
; maquinatroco:MQ|nbitcounter:cont100|out_cont[13]                                                   ; 2       ;
; maquinatroco:MQ|nbitcounter:cont1|out_cont[13]                                                     ; 2       ;
; maquinatroco:MQ|nbitcounter:cont25|out_cont[13]                                                    ; 2       ;
; maquinatroco:MQ|nbitcounter:cont5|out_cont[13]                                                     ; 2       ;
; maquinatroco:MQ|nbitcounter:cont10|out_cont[13]                                                    ; 2       ;
; maquinatroco:MQ|nbitcounter:cont50|out_cont[12]                                                    ; 2       ;
; maquinatroco:MQ|nbitcounter:cont100|out_cont[12]                                                   ; 2       ;
; maquinatroco:MQ|nbitcounter:cont1|out_cont[12]                                                     ; 2       ;
; maquinatroco:MQ|nbitcounter:cont25|out_cont[12]                                                    ; 2       ;
; maquinatroco:MQ|nbitcounter:cont5|out_cont[12]                                                     ; 2       ;
; maquinatroco:MQ|nbitcounter:cont10|out_cont[12]                                                    ; 2       ;
; maquinatroco:MQ|nbitcounter:cont50|out_cont[11]                                                    ; 2       ;
; maquinatroco:MQ|nbitcounter:cont100|out_cont[11]                                                   ; 2       ;
; maquinatroco:MQ|nbitcounter:cont1|out_cont[11]                                                     ; 2       ;
; maquinatroco:MQ|nbitcounter:cont25|out_cont[11]                                                    ; 2       ;
; maquinatroco:MQ|nbitcounter:cont5|out_cont[11]                                                     ; 2       ;
; maquinatroco:MQ|nbitcounter:cont10|out_cont[11]                                                    ; 2       ;
; maquinatroco:MQ|nbitcounter:cont50|out_cont[10]                                                    ; 2       ;
; maquinatroco:MQ|nbitcounter:cont100|out_cont[10]                                                   ; 2       ;
; maquinatroco:MQ|nbitcounter:cont1|out_cont[10]                                                     ; 2       ;
; maquinatroco:MQ|nbitcounter:cont25|out_cont[10]                                                    ; 2       ;
; maquinatroco:MQ|nbitcounter:cont5|out_cont[10]                                                     ; 2       ;
; maquinatroco:MQ|nbitcounter:cont10|out_cont[10]                                                    ; 2       ;
; maquinatroco:MQ|nbitcounter:cont50|out_cont[9]                                                     ; 2       ;
; maquinatroco:MQ|nbitcounter:cont100|out_cont[9]                                                    ; 2       ;
; maquinatroco:MQ|nbitcounter:cont1|out_cont[9]                                                      ; 2       ;
; maquinatroco:MQ|nbitcounter:cont25|out_cont[9]                                                     ; 2       ;
; maquinatroco:MQ|nbitcounter:cont5|out_cont[9]                                                      ; 2       ;
; maquinatroco:MQ|nbitcounter:cont10|out_cont[9]                                                     ; 2       ;
; maquinatroco:MQ|nbitcounter:cont50|out_cont[8]                                                     ; 2       ;
; maquinatroco:MQ|nbitcounter:cont100|out_cont[8]                                                    ; 2       ;
; maquinatroco:MQ|nbitcounter:cont1|out_cont[8]                                                      ; 2       ;
; maquinatroco:MQ|nbitcounter:cont25|out_cont[8]                                                     ; 2       ;
; maquinatroco:MQ|nbitcounter:cont5|out_cont[8]                                                      ; 2       ;
; maquinatroco:MQ|nbitcounter:cont10|out_cont[8]                                                     ; 2       ;
; maquinatroco:MQ|nbitcounter:cont50|out_cont[7]                                                     ; 2       ;
; maquinatroco:MQ|nbitcounter:cont100|out_cont[7]                                                    ; 2       ;
; maquinatroco:MQ|nbitcounter:cont1|out_cont[7]                                                      ; 2       ;
; maquinatroco:MQ|nbitcounter:cont25|out_cont[7]                                                     ; 2       ;
; maquinatroco:MQ|nbitcounter:cont5|out_cont[7]                                                      ; 2       ;
; maquinatroco:MQ|nbitcounter:cont10|out_cont[7]                                                     ; 2       ;
; maquinatroco:MQ|nbitcounter:cont50|out_cont[6]                                                     ; 2       ;
; maquinatroco:MQ|nbitcounter:cont100|out_cont[6]                                                    ; 2       ;
; maquinatroco:MQ|nbitcounter:cont1|out_cont[6]                                                      ; 2       ;
; maquinatroco:MQ|nbitcounter:cont25|out_cont[6]                                                     ; 2       ;
; maquinatroco:MQ|nbitcounter:cont5|out_cont[6]                                                      ; 2       ;
; maquinatroco:MQ|nbitcounter:cont10|out_cont[6]                                                     ; 2       ;
; maquinatroco:MQ|nbitcounter:cont50|out_cont[5]                                                     ; 2       ;
; maquinatroco:MQ|nbitcounter:cont100|out_cont[5]                                                    ; 2       ;
; maquinatroco:MQ|nbitcounter:cont1|out_cont[5]                                                      ; 2       ;
; maquinatroco:MQ|nbitcounter:cont25|out_cont[5]                                                     ; 2       ;
; maquinatroco:MQ|nbitcounter:cont5|out_cont[5]                                                      ; 2       ;
; maquinatroco:MQ|nbitcounter:cont10|out_cont[5]                                                     ; 2       ;
; maquinatroco:MQ|nbitcounter:cont50|out_cont[4]                                                     ; 2       ;
; maquinatroco:MQ|nbitcounter:cont100|out_cont[4]                                                    ; 2       ;
; maquinatroco:MQ|nbitcounter:cont1|out_cont[4]                                                      ; 2       ;
; maquinatroco:MQ|nbitcounter:cont25|out_cont[4]                                                     ; 2       ;
; maquinatroco:MQ|nbitcounter:cont5|out_cont[4]                                                      ; 2       ;
; maquinatroco:MQ|nbitcounter:cont10|out_cont[4]                                                     ; 2       ;
; maquinatroco:MQ|nbitcounter:cont50|out_cont[3]                                                     ; 2       ;
; maquinatroco:MQ|nbitcounter:cont100|out_cont[3]                                                    ; 2       ;
; maquinatroco:MQ|nbitcounter:cont1|out_cont[3]                                                      ; 2       ;
; maquinatroco:MQ|nbitcounter:cont25|out_cont[3]                                                     ; 2       ;
; maquinatroco:MQ|nbitcounter:cont5|out_cont[3]                                                      ; 2       ;
; maquinatroco:MQ|nbitcounter:cont10|out_cont[3]                                                     ; 2       ;
; maquinatroco:MQ|nbitcounter:cont50|out_cont[2]                                                     ; 2       ;
; maquinatroco:MQ|nbitcounter:cont100|out_cont[2]                                                    ; 2       ;
; maquinatroco:MQ|nbitcounter:cont1|out_cont[2]                                                      ; 2       ;
; maquinatroco:MQ|nbitcounter:cont25|out_cont[2]                                                     ; 2       ;
; maquinatroco:MQ|nbitcounter:cont5|out_cont[2]                                                      ; 2       ;
; maquinatroco:MQ|nbitcounter:cont10|out_cont[2]                                                     ; 2       ;
; maquinatroco:MQ|nbitcounter:cont50|out_cont[1]                                                     ; 2       ;
; maquinatroco:MQ|nbitcounter:cont100|out_cont[1]                                                    ; 2       ;
; maquinatroco:MQ|nbitcounter:cont1|out_cont[1]                                                      ; 2       ;
; maquinatroco:MQ|nbitcounter:cont25|out_cont[1]                                                     ; 2       ;
; maquinatroco:MQ|nbitcounter:cont5|out_cont[1]                                                      ; 2       ;
; maquinatroco:MQ|nbitcounter:cont10|out_cont[1]                                                     ; 2       ;
; ValueROM:VROM|altsyncram:altsyncram_component|altsyncram_b181:auto_generated|q_a[9]                ; 2       ;
; ValueROM:VROM|altsyncram:altsyncram_component|altsyncram_b181:auto_generated|q_a[10]               ; 2       ;
; ValueROM:VROM|altsyncram:altsyncram_component|altsyncram_b181:auto_generated|q_a[11]               ; 2       ;
; ValueROM:VROM|altsyncram:altsyncram_component|altsyncram_b181:auto_generated|q_a[12]               ; 2       ;
; ValueROM:VROM|altsyncram:altsyncram_component|altsyncram_b181:auto_generated|q_a[13]               ; 2       ;
; ValueROM:VROM|altsyncram:altsyncram_component|altsyncram_b181:auto_generated|q_a[14]               ; 2       ;
; ValueROM:VROM|altsyncram:altsyncram_component|altsyncram_b181:auto_generated|q_a[15]               ; 2       ;
; ValueROM:VROM|altsyncram:altsyncram_component|altsyncram_b181:auto_generated|q_a[1]                ; 2       ;
; ValueROM:VROM|altsyncram:altsyncram_component|altsyncram_b181:auto_generated|q_a[2]                ; 2       ;
; ValueROM:VROM|altsyncram:altsyncram_component|altsyncram_b181:auto_generated|q_a[3]                ; 2       ;
; ValueROM:VROM|altsyncram:altsyncram_component|altsyncram_b181:auto_generated|q_a[4]                ; 2       ;
; ValueROM:VROM|altsyncram:altsyncram_component|altsyncram_b181:auto_generated|q_a[5]                ; 2       ;
; ValueROM:VROM|altsyncram:altsyncram_component|altsyncram_b181:auto_generated|q_a[6]                ; 2       ;
; ValueROM:VROM|altsyncram:altsyncram_component|altsyncram_b181:auto_generated|q_a[7]                ; 2       ;
; ValueROM:VROM|altsyncram:altsyncram_component|altsyncram_b181:auto_generated|q_a[8]                ; 2       ;
; ValueROM:VROM|altsyncram:altsyncram_component|altsyncram_b181:auto_generated|q_a[0]                ; 2       ;
; Key3                                                                                               ; 1       ;
; botaosincrono:K1S|estado.caso_a~0                                                                  ; 1       ;
; botaosincrono:K2S|estado.caso_a~0                                                                  ; 1       ;
; maquinatroco:MQ|nbitmux:tempmux|S_out[15]~30                                                       ; 1       ;
; maquinatroco:MQ|nbitmux:tempmux|S_out[12]~29                                                       ; 1       ;
; maquinatroco:MQ|nbitmux:tempmux|S_out[11]~28                                                       ; 1       ;
; maquinatroco:MQ|nbitmux:tempmux|S_out[7]~27                                                        ; 1       ;
; maquinatroco:MQ|nbitmux:tempmux|S_out[4]~26                                                        ; 1       ;
; maquinatroco:MQ|nbitmux:tempmux|S_out[3]~25                                                        ; 1       ;
; maquinatroco:MQ|nbitmux:tempmux|S_out[1]~24                                                        ; 1       ;
; clock_generator:clock_40|counter~9                                                                 ; 1       ;
; clock_generator:clock_40|counter~8                                                                 ; 1       ;
; clock_generator:clock_40|counter~7                                                                 ; 1       ;
; clock_generator:clock_40|counter~6                                                                 ; 1       ;
; clock_generator:clock_40|counter~5                                                                 ; 1       ;
; clock_generator:clock_40|counter~4                                                                 ; 1       ;
; clock_generator:clock_40|counter~3                                                                 ; 1       ;
; clock_generator:clock_40|counter~2                                                                 ; 1       ;
; clock_generator:clock_40|counter~1                                                                 ; 1       ;
; clock_generator:clock_40|counter~0                                                                 ; 1       ;
; maquinatroco:MQ|Selector5~1                                                                        ; 1       ;
; maquinatroco:MQ|Selector7~0                                                                        ; 1       ;
; clock_generator:clock_40|clock_signal~0                                                            ; 1       ;
; clock_generator:clock_40|Equal0~4                                                                  ; 1       ;
; clock_generator:clock_40|Equal0~3                                                                  ; 1       ;
; clock_generator:clock_40|Equal0~2                                                                  ; 1       ;
; clock_generator:clock_40|Equal0~1                                                                  ; 1       ;
; maquinatroco:MQ|Selector4~0                                                                        ; 1       ;
; maquinatroco:MQ|nbitcompmag:comptemp|out_lt~11                                                     ; 1       ;
; maquinatroco:MQ|nbitcompmag:comptemp|out_lt~10                                                     ; 1       ;
; maquinatroco:MQ|nbitcompmag:comptemp|out_lt~8                                                      ; 1       ;
; maquinatroco:MQ|nbitcompmag:comptemp|out_lt~7                                                      ; 1       ;
; maquinatroco:MQ|nbitcompmag:comptemp|out_lt~6                                                      ; 1       ;
; maquinatroco:MQ|nbitcompmag:comptemp|out_lt~5                                                      ; 1       ;
; maquinatroco:MQ|nbitcompmag:comptemp|out_lt~4                                                      ; 1       ;
; maquinatroco:MQ|nbitcompmag:comptemp|out_lt~3                                                      ; 1       ;
; maquinatroco:MQ|nbitcompmag:comptemp|out_lt~2                                                      ; 1       ;
; maquinatroco:MQ|nbitcompmag:comptemp|out_lt~1                                                      ; 1       ;
; maquinatroco:MQ|nbitcompmag:comptemp|out_lt~0                                                      ; 1       ;
; maquinatroco:MQ|nbitadder:temsum|inter_carry[15]~16                                                ; 1       ;
; maquinatroco:MQ|teste~5                                                                            ; 1       ;
; maquinatroco:MQ|teste~4                                                                            ; 1       ;
; maquinatroco:MQ|teste~3                                                                            ; 1       ;
; maquinatroco:MQ|teste~2                                                                            ; 1       ;
; maquinatroco:MQ|teste~1                                                                            ; 1       ;
; maquinatroco:MQ|Selector2~0                                                                        ; 1       ;
; maquinatroco:MQ|nbitcounter:romadrs|out_cont[0]~2                                                  ; 1       ;
; clock_generator:clock_20|counter~9                                                                 ; 1       ;
; clock_generator:clock_20|counter~8                                                                 ; 1       ;
; clock_generator:clock_20|counter~7                                                                 ; 1       ;
; clock_generator:clock_20|counter~6                                                                 ; 1       ;
; clock_generator:clock_20|counter~5                                                                 ; 1       ;
; clock_generator:clock_20|counter~4                                                                 ; 1       ;
; clock_generator:clock_20|counter~3                                                                 ; 1       ;
; clock_generator:clock_20|counter~2                                                                 ; 1       ;
; clock_generator:clock_20|counter~1                                                                 ; 1       ;
; clock_generator:clock_20|counter~0                                                                 ; 1       ;
; botaosincrono:K1S|estado~8                                                                         ; 1       ;
; botaosincrono:K1S|estado.caso_a                                                                    ; 1       ;
; maquinatroco:MQ|nbitcounter:romadrs|out_cont[1]~1                                                  ; 1       ;
; maquinatroco:MQ|nbitcounter:romadrs|out_cont[2]~0                                                  ; 1       ;
; maquinatroco:MQ|Selector3~0                                                                        ; 1       ;
; maquinatroco:MQ|state.carregue                                                                     ; 1       ;
; nbitcounter:rom_address|out_cont[0]~4                                                              ; 1       ;
; nbitcounter:rom_address|out_cont[1]~3                                                              ; 1       ;
; nbitcounter:rom_address|out_cont[3]~2                                                              ; 1       ;
; nbitcounter:rom_address|out_cont[3]~1                                                              ; 1       ;
; nbitcounter:rom_address|out_cont[2]~0                                                              ; 1       ;
; maquinatroco:MQ|nbitadder:temsum|S_out[15]                                                         ; 1       ;
; maquinatroco:MQ|nbitmux:tempmux|S_out[14]~23                                                       ; 1       ;
; maquinatroco:MQ|nbitmux:tempmux|S_out[13]~22                                                       ; 1       ;
; maquinatroco:MQ|nbitcompmag:comptemp|inter_eq~7                                                    ; 1       ;
; maquinatroco:MQ|nbitadder:temsum|S_out[12]                                                         ; 1       ;
; maquinatroco:MQ|nbitadder:temsum|S_out[11]                                                         ; 1       ;
; maquinatroco:MQ|nbitmux:tempmux|S_out[10]~21                                                       ; 1       ;
; maquinatroco:MQ|nbitmux:tempmux|S_out[9]~20                                                        ; 1       ;
; maquinatroco:MQ|nbitmux:tempmux|S_out[8]~19                                                        ; 1       ;
; maquinatroco:MQ|nbitadder:temsum|S_out[7]                                                          ; 1       ;
; maquinatroco:MQ|nbitadder:temsum|inter_carry[7]~6                                                  ; 1       ;
; maquinatroco:MQ|nbitmux:tempmux|S_out[6]~18                                                        ; 1       ;
; maquinatroco:MQ|nbitmux:tempmux|S_out[6]~17                                                        ; 1       ;
; maquinatroco:MQ|nbitmux:tempmux|S_out[5]~16                                                        ; 1       ;
; maquinatroco:MQ|nbitcompmag:comptemp|inter_eq~2                                                    ; 1       ;
; maquinatroco:MQ|nbitadder:temsum|S_out[4]                                                          ; 1       ;
; maquinatroco:MQ|nbitadder:temsum|S_out[3]                                                          ; 1       ;
; maquinatroco:MQ|nbitmux:tempmux|S_out[2]~15                                                        ; 1       ;
; maquinatroco:MQ|nbitcompmag:comptemp|inter_eq~0                                                    ; 1       ;
; maquinatroco:MQ|nbitadder:temsum|S_out[1]                                                          ; 1       ;
; maquinatroco:MQ|nbitcounter:cont50|out_cont[0]~15                                                  ; 1       ;
; clock_generator:clock_40|clock_signal                                                              ; 1       ;
; maquinatroco:MQ|nbitmux:tempmux|S_out[0]~14                                                        ; 1       ;
; maquinatroco:MQ|nbitcounter:cont100|out_cont[0]~15                                                 ; 1       ;
; maquinatroco:MQ|nbitcounter:cont1|out_cont[0]~15                                                   ; 1       ;
; maquinatroco:MQ|nbitcounter:cont25|out_cont[0]~15                                                  ; 1       ;
; maquinatroco:MQ|nbitcounter:cont5|out_cont[0]~15                                                   ; 1       ;
; maquinatroco:MQ|nbitcounter:cont10|out_cont[0]~15                                                  ; 1       ;
; maquinatroco:MQ|Selector0~0                                                                        ; 1       ;
; maquinatroco:MQ|state.erro~0                                                                       ; 1       ;
; maquinatroco:MQ|Selector1~0                                                                        ; 1       ;
; botaosincrono:K2S|estado~8                                                                         ; 1       ;
; botaosincrono:K2S|estado.caso_a                                                                    ; 1       ;
; clock_generator:clock_20|clock_signal~0                                                            ; 1       ;
; clock_generator:clock_20|Equal0~3                                                                  ; 1       ;
; clock_generator:clock_20|Equal0~2                                                                  ; 1       ;
; clock_generator:clock_20|Equal0~1                                                                  ; 1       ;
; clock_generator:clock_20|Equal0~0                                                                  ; 1       ;
; maquinatroco:MQ|Selector8~1                                                                        ; 1       ;
; maquinatroco:MQ|nbitcompmag:compzero|out_eq~3                                                      ; 1       ;
; maquinatroco:MQ|nbitcompmag:compzero|out_eq~2                                                      ; 1       ;
; maquinatroco:MQ|nbitcompmag:compzero|out_eq~1                                                      ; 1       ;
; maquinatroco:MQ|nbitcompmag:compzero|out_eq~0                                                      ; 1       ;
; maquinatroco:MQ|Selector8~0                                                                        ; 1       ;
; BinDisplay:DSP1|BinTo7Segment:Hex00|Mux0~0                                                         ; 1       ;
; BinDisplay:DSP1|BinTo7Segment:Hex00|Mux1~0                                                         ; 1       ;
; BinDisplay:DSP1|BinTo7Segment:Hex00|Mux2~0                                                         ; 1       ;
; BinDisplay:DSP1|BinTo7Segment:Hex00|Mux3~0                                                         ; 1       ;
; BinDisplay:DSP1|BinTo7Segment:Hex00|Mux4~0                                                         ; 1       ;
; BinDisplay:DSP1|BinTo7Segment:Hex00|Mux5~0                                                         ; 1       ;
; BinDisplay:DSP1|BinTo7Segment:Hex00|Mux6~0                                                         ; 1       ;
; BinDisplay:DSP|BinTo7Segment:Hex03|Mux0~0                                                          ; 1       ;
; BinDisplay:DSP|BinTo7Segment:Hex03|Mux1~0                                                          ; 1       ;
; BinDisplay:DSP|BinTo7Segment:Hex03|Mux2~0                                                          ; 1       ;
; BinDisplay:DSP|BinTo7Segment:Hex03|Mux3~0                                                          ; 1       ;
; BinDisplay:DSP|BinTo7Segment:Hex03|Mux4~0                                                          ; 1       ;
; BinDisplay:DSP|BinTo7Segment:Hex03|Mux5~0                                                          ; 1       ;
; BinDisplay:DSP|BinTo7Segment:Hex03|Mux6~0                                                          ; 1       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box12|Mux3~1                                                  ; 1       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box12|Mux3~0                                                  ; 1       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box12|Mux4~1                                                  ; 1       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box12|Mux4~0                                                  ; 1       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box12|Mux5~1                                                  ; 1       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box12|Mux5~0                                                  ; 1       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box06|Mux2~1                                                  ; 1       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box06|Mux2~0                                                  ; 1       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box09|Mux2~1                                                  ; 1       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box09|Mux2~0                                                  ; 1       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box13|Mux2~1                                                  ; 1       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box13|Mux2~0                                                  ; 1       ;
; BinDisplay:DSP|BinTo7Segment:Hex02|Mux0~0                                                          ; 1       ;
; BinDisplay:DSP|BinTo7Segment:Hex02|Mux1~0                                                          ; 1       ;
; BinDisplay:DSP|BinTo7Segment:Hex02|Mux2~0                                                          ; 1       ;
; BinDisplay:DSP|BinTo7Segment:Hex02|Mux3~0                                                          ; 1       ;
; BinDisplay:DSP|BinTo7Segment:Hex02|Mux4~0                                                          ; 1       ;
; BinDisplay:DSP|BinTo7Segment:Hex02|Mux5~0                                                          ; 1       ;
; BinDisplay:DSP|BinTo7Segment:Hex02|Mux6~0                                                          ; 1       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box13|Mux3~1                                                  ; 1       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box13|Mux3~0                                                  ; 1       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box13|Mux4~1                                                  ; 1       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box13|Mux4~0                                                  ; 1       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box13|Mux5~1                                                  ; 1       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box09|Mux3~1                                                  ; 1       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box09|Mux3~0                                                  ; 1       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box13|Mux5~0                                                  ; 1       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box09|Mux4~1                                                  ; 1       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box09|Mux4~0                                                  ; 1       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box09|Mux5~1                                                  ; 1       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box06|Mux3~1                                                  ; 1       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box06|Mux3~0                                                  ; 1       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box09|Mux5~0                                                  ; 1       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box06|Mux4~1                                                  ; 1       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box06|Mux4~0                                                  ; 1       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box06|Mux5~1                                                  ; 1       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box06|Mux5~0                                                  ; 1       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box02|Mux2~1                                                  ; 1       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box02|Mux2~0                                                  ; 1       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box04|Mux2~1                                                  ; 1       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box04|Mux2~0                                                  ; 1       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box07|Mux2~1                                                  ; 1       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box07|Mux2~0                                                  ; 1       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box10|Mux2~1                                                  ; 1       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box10|Mux2~0                                                  ; 1       ;
; BinDisplay:DSP|BinTo7Segment:Hex01|Mux0~0                                                          ; 1       ;
; BinDisplay:DSP|BinTo7Segment:Hex01|Mux1~0                                                          ; 1       ;
; BinDisplay:DSP|BinTo7Segment:Hex01|Mux2~0                                                          ; 1       ;
; BinDisplay:DSP|BinTo7Segment:Hex01|Mux3~0                                                          ; 1       ;
; BinDisplay:DSP|BinTo7Segment:Hex01|Mux4~0                                                          ; 1       ;
; BinDisplay:DSP|BinTo7Segment:Hex01|Mux5~0                                                          ; 1       ;
; BinDisplay:DSP|BinTo7Segment:Hex01|Mux6~0                                                          ; 1       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box10|Mux3~1                                                  ; 1       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box10|Mux3~0                                                  ; 1       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box10|Mux4~1                                                  ; 1       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box10|Mux4~0                                                  ; 1       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box10|Mux5~1                                                  ; 1       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box07|Mux3~1                                                  ; 1       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box07|Mux3~0                                                  ; 1       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box10|Mux5~0                                                  ; 1       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box07|Mux4~1                                                  ; 1       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box07|Mux4~0                                                  ; 1       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box07|Mux5~1                                                  ; 1       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box04|Mux3~1                                                  ; 1       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box04|Mux3~0                                                  ; 1       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box07|Mux5~0                                                  ; 1       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box04|Mux4~1                                                  ; 1       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box04|Mux4~0                                                  ; 1       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box04|Mux5~1                                                  ; 1       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box02|Mux3~1                                                  ; 1       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box02|Mux3~0                                                  ; 1       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box04|Mux5~0                                                  ; 1       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box02|Mux4~1                                                  ; 1       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box02|Mux4~0                                                  ; 1       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box02|Mux5~1                                                  ; 1       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box02|Mux5~0                                                  ; 1       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box00|Mux2~1                                                  ; 1       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box00|Mux2~0                                                  ; 1       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box01|Mux2~1                                                  ; 1       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box01|Mux2~0                                                  ; 1       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box03|Mux2~1                                                  ; 1       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box03|Mux2~0                                                  ; 1       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box05|Mux2~1                                                  ; 1       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box05|Mux2~0                                                  ; 1       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box08|Mux2~1                                                  ; 1       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box08|Mux2~0                                                  ; 1       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box11|Mux2~1                                                  ; 1       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box11|Mux2~0                                                  ; 1       ;
; BinDisplay:DSP|BinTo7Segment:Hex00|Mux0~0                                                          ; 1       ;
; BinDisplay:DSP|BinTo7Segment:Hex00|Mux1~0                                                          ; 1       ;
; BinDisplay:DSP|BinTo7Segment:Hex00|Mux2~0                                                          ; 1       ;
; BinDisplay:DSP|BinTo7Segment:Hex00|Mux3~0                                                          ; 1       ;
; BinDisplay:DSP|BinTo7Segment:Hex00|Mux4~0                                                          ; 1       ;
; BinDisplay:DSP|BinTo7Segment:Hex00|Mux5~0                                                          ; 1       ;
; BinDisplay:DSP|BinTo7Segment:Hex00|Mux6~0                                                          ; 1       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box11|Mux3~1                                                  ; 1       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box11|Mux3~0                                                  ; 1       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box11|Mux4~1                                                  ; 1       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box11|Mux4~0                                                  ; 1       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box11|Mux5~1                                                  ; 1       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box08|Mux3~1                                                  ; 1       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box08|Mux3~0                                                  ; 1       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box11|Mux5~0                                                  ; 1       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box08|Mux4~1                                                  ; 1       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box08|Mux4~0                                                  ; 1       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box08|Mux5~1                                                  ; 1       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box05|Mux3~1                                                  ; 1       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box05|Mux3~0                                                  ; 1       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box08|Mux5~0                                                  ; 1       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box05|Mux4~1                                                  ; 1       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box05|Mux4~0                                                  ; 1       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box05|Mux5~1                                                  ; 1       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box03|Mux3~1                                                  ; 1       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box03|Mux3~0                                                  ; 1       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box05|Mux5~0                                                  ; 1       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box03|Mux4~1                                                  ; 1       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box03|Mux4~0                                                  ; 1       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box03|Mux5~1                                                  ; 1       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box01|Mux3~1                                                  ; 1       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box01|Mux3~0                                                  ; 1       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box03|Mux5~0                                                  ; 1       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box01|Mux4~1                                                  ; 1       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box01|Mux4~0                                                  ; 1       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box01|Mux5~1                                                  ; 1       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box00|Mux3~1                                                  ; 1       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box00|Mux3~0                                                  ; 1       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box01|Mux5~0                                                  ; 1       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box00|Mux4~1                                                  ; 1       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box00|Mux4~0                                                  ; 1       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box00|Mux5~1                                                  ; 1       ;
; nbit8x1mux:MX81|nbitmux:mx06|S_out[15]~78                                                          ; 1       ;
; nbit8x1mux:MX81|nbitmux:mx06|S_out[15]~77                                                          ; 1       ;
; nbit8x1mux:MX81|nbitmux:mx06|S_out[15]~76                                                          ; 1       ;
; nbit8x1mux:MX81|nbitmux:mx06|S_out[15]~75                                                          ; 1       ;
; BinDisplay:DSP|BinBCD:BBCD|binbcdbox:Box00|Mux5~0                                                  ; 1       ;
; nbit8x1mux:MX81|nbitmux:mx06|S_out[14]~73                                                          ; 1       ;
; nbit8x1mux:MX81|nbitmux:mx06|S_out[14]~72                                                          ; 1       ;
; nbit8x1mux:MX81|nbitmux:mx06|S_out[14]~71                                                          ; 1       ;
; nbit8x1mux:MX81|nbitmux:mx06|S_out[14]~70                                                          ; 1       ;
; nbit8x1mux:MX81|nbitmux:mx06|S_out[13]~68                                                          ; 1       ;
; nbit8x1mux:MX81|nbitmux:mx06|S_out[13]~67                                                          ; 1       ;
; nbit8x1mux:MX81|nbitmux:mx06|S_out[13]~66                                                          ; 1       ;
; nbit8x1mux:MX81|nbitmux:mx06|S_out[13]~65                                                          ; 1       ;
; nbit8x1mux:MX81|nbitmux:mx06|S_out[12]~63                                                          ; 1       ;
; nbit8x1mux:MX81|nbitmux:mx06|S_out[12]~62                                                          ; 1       ;
; nbit8x1mux:MX81|nbitmux:mx06|S_out[12]~61                                                          ; 1       ;
; nbit8x1mux:MX81|nbitmux:mx06|S_out[12]~60                                                          ; 1       ;
; nbit8x1mux:MX81|nbitmux:mx06|S_out[11]~58                                                          ; 1       ;
; nbit8x1mux:MX81|nbitmux:mx06|S_out[11]~57                                                          ; 1       ;
; nbit8x1mux:MX81|nbitmux:mx06|S_out[11]~56                                                          ; 1       ;
; nbit8x1mux:MX81|nbitmux:mx06|S_out[11]~55                                                          ; 1       ;
; nbit8x1mux:MX81|nbitmux:mx06|S_out[10]~53                                                          ; 1       ;
; nbit8x1mux:MX81|nbitmux:mx06|S_out[10]~52                                                          ; 1       ;
; nbit8x1mux:MX81|nbitmux:mx06|S_out[10]~51                                                          ; 1       ;
; nbit8x1mux:MX81|nbitmux:mx06|S_out[10]~50                                                          ; 1       ;
; nbit8x1mux:MX81|nbitmux:mx06|S_out[9]~48                                                           ; 1       ;
; nbit8x1mux:MX81|nbitmux:mx06|S_out[9]~47                                                           ; 1       ;
; nbit8x1mux:MX81|nbitmux:mx06|S_out[9]~46                                                           ; 1       ;
; nbit8x1mux:MX81|nbitmux:mx06|S_out[9]~45                                                           ; 1       ;
; nbit8x1mux:MX81|nbitmux:mx06|S_out[8]~43                                                           ; 1       ;
; nbit8x1mux:MX81|nbitmux:mx06|S_out[8]~42                                                           ; 1       ;
; nbit8x1mux:MX81|nbitmux:mx06|S_out[8]~41                                                           ; 1       ;
; nbit8x1mux:MX81|nbitmux:mx06|S_out[8]~40                                                           ; 1       ;
; nbit8x1mux:MX81|nbitmux:mx06|S_out[7]~38                                                           ; 1       ;
; nbit8x1mux:MX81|nbitmux:mx06|S_out[7]~37                                                           ; 1       ;
; nbit8x1mux:MX81|nbitmux:mx06|S_out[7]~36                                                           ; 1       ;
; nbit8x1mux:MX81|nbitmux:mx06|S_out[7]~35                                                           ; 1       ;
; nbit8x1mux:MX81|nbitmux:mx06|S_out[6]~33                                                           ; 1       ;
; nbit8x1mux:MX81|nbitmux:mx06|S_out[6]~32                                                           ; 1       ;
; nbit8x1mux:MX81|nbitmux:mx06|S_out[6]~31                                                           ; 1       ;
; nbit8x1mux:MX81|nbitmux:mx06|S_out[6]~30                                                           ; 1       ;
; nbit8x1mux:MX81|nbitmux:mx06|S_out[5]~28                                                           ; 1       ;
; nbit8x1mux:MX81|nbitmux:mx06|S_out[5]~27                                                           ; 1       ;
; nbit8x1mux:MX81|nbitmux:mx06|S_out[5]~26                                                           ; 1       ;
; nbit8x1mux:MX81|nbitmux:mx06|S_out[5]~25                                                           ; 1       ;
; nbit8x1mux:MX81|nbitmux:mx06|S_out[4]~23                                                           ; 1       ;
; nbit8x1mux:MX81|nbitmux:mx06|S_out[4]~22                                                           ; 1       ;
; nbit8x1mux:MX81|nbitmux:mx06|S_out[4]~21                                                           ; 1       ;
; nbit8x1mux:MX81|nbitmux:mx06|S_out[4]~20                                                           ; 1       ;
; nbit8x1mux:MX81|nbitmux:mx06|S_out[3]~18                                                           ; 1       ;
; nbit8x1mux:MX81|nbitmux:mx06|S_out[3]~17                                                           ; 1       ;
; nbit8x1mux:MX81|nbitmux:mx06|S_out[3]~16                                                           ; 1       ;
; nbit8x1mux:MX81|nbitmux:mx06|S_out[3]~15                                                           ; 1       ;
; nbit8x1mux:MX81|nbitmux:mx06|S_out[2]~13                                                           ; 1       ;
; nbit8x1mux:MX81|nbitmux:mx06|S_out[2]~12                                                           ; 1       ;
; nbit8x1mux:MX81|nbitmux:mx06|S_out[2]~11                                                           ; 1       ;
; nbit8x1mux:MX81|nbitmux:mx06|S_out[2]~10                                                           ; 1       ;
; nbit8x1mux:MX81|nbitmux:mx06|S_out[1]~8                                                            ; 1       ;
; nbit8x1mux:MX81|nbitmux:mx06|S_out[1]~7                                                            ; 1       ;
; nbit8x1mux:MX81|nbitmux:mx06|S_out[1]~6                                                            ; 1       ;
; nbit8x1mux:MX81|nbitmux:mx06|S_out[1]~5                                                            ; 1       ;
; nbit8x1mux:MX81|nbitmux:mx06|S_out[0]~3                                                            ; 1       ;
; nbit8x1mux:MX81|nbitmux:mx06|S_out[0]~2                                                            ; 1       ;
; nbit8x1mux:MX81|nbitmux:mx06|S_out[0]~1                                                            ; 1       ;
; nbit8x1mux:MX81|nbitmux:mx06|S_out[0]~0                                                            ; 1       ;
; maquinatroco:MQ|WideNor2~0                                                                         ; 1       ;
; clock_generator:clock_40|Add0~38                                                                   ; 1       ;
; clock_generator:clock_40|Add0~37                                                                   ; 1       ;
; clock_generator:clock_40|Add0~36                                                                   ; 1       ;
; clock_generator:clock_40|Add0~35                                                                   ; 1       ;
; clock_generator:clock_40|Add0~34                                                                   ; 1       ;
; clock_generator:clock_40|Add0~33                                                                   ; 1       ;
; clock_generator:clock_40|Add0~32                                                                   ; 1       ;
; clock_generator:clock_40|Add0~31                                                                   ; 1       ;
; clock_generator:clock_40|Add0~30                                                                   ; 1       ;
; clock_generator:clock_40|Add0~29                                                                   ; 1       ;
; clock_generator:clock_40|Add0~28                                                                   ; 1       ;
; clock_generator:clock_40|Add0~27                                                                   ; 1       ;
; clock_generator:clock_40|Add0~26                                                                   ; 1       ;
; clock_generator:clock_40|Add0~25                                                                   ; 1       ;
; clock_generator:clock_40|Add0~24                                                                   ; 1       ;
; clock_generator:clock_40|Add0~23                                                                   ; 1       ;
; clock_generator:clock_40|Add0~22                                                                   ; 1       ;
; clock_generator:clock_40|Add0~21                                                                   ; 1       ;
; clock_generator:clock_40|Add0~20                                                                   ; 1       ;
; clock_generator:clock_40|Add0~19                                                                   ; 1       ;
; clock_generator:clock_40|Add0~18                                                                   ; 1       ;
; clock_generator:clock_40|Add0~17                                                                   ; 1       ;
; clock_generator:clock_40|Add0~16                                                                   ; 1       ;
; clock_generator:clock_40|Add0~15                                                                   ; 1       ;
; clock_generator:clock_40|Add0~14                                                                   ; 1       ;
; clock_generator:clock_40|Add0~13                                                                   ; 1       ;
; clock_generator:clock_40|Add0~12                                                                   ; 1       ;
; clock_generator:clock_40|Add0~11                                                                   ; 1       ;
; clock_generator:clock_40|Add0~10                                                                   ; 1       ;
; clock_generator:clock_40|Add0~9                                                                    ; 1       ;
; clock_generator:clock_40|Add0~8                                                                    ; 1       ;
; clock_generator:clock_40|Add0~7                                                                    ; 1       ;
; clock_generator:clock_40|Add0~6                                                                    ; 1       ;
; clock_generator:clock_40|Add0~5                                                                    ; 1       ;
; clock_generator:clock_40|Add0~4                                                                    ; 1       ;
; clock_generator:clock_40|Add0~3                                                                    ; 1       ;
; clock_generator:clock_40|Add0~2                                                                    ; 1       ;
; clock_generator:clock_40|Add0~1                                                                    ; 1       ;
; clock_generator:clock_40|Add0~0                                                                    ; 1       ;
; clock_generator:clock_20|Add0~40                                                                   ; 1       ;
; clock_generator:clock_20|Add0~39                                                                   ; 1       ;
; clock_generator:clock_20|Add0~38                                                                   ; 1       ;
; clock_generator:clock_20|Add0~37                                                                   ; 1       ;
; clock_generator:clock_20|Add0~36                                                                   ; 1       ;
; clock_generator:clock_20|Add0~35                                                                   ; 1       ;
; clock_generator:clock_20|Add0~34                                                                   ; 1       ;
; clock_generator:clock_20|Add0~33                                                                   ; 1       ;
; clock_generator:clock_20|Add0~32                                                                   ; 1       ;
; clock_generator:clock_20|Add0~31                                                                   ; 1       ;
; clock_generator:clock_20|Add0~30                                                                   ; 1       ;
; clock_generator:clock_20|Add0~29                                                                   ; 1       ;
; clock_generator:clock_20|Add0~28                                                                   ; 1       ;
; clock_generator:clock_20|Add0~27                                                                   ; 1       ;
; clock_generator:clock_20|Add0~26                                                                   ; 1       ;
; clock_generator:clock_20|Add0~25                                                                   ; 1       ;
; clock_generator:clock_20|Add0~24                                                                   ; 1       ;
; clock_generator:clock_20|Add0~23                                                                   ; 1       ;
; clock_generator:clock_20|Add0~22                                                                   ; 1       ;
; clock_generator:clock_20|Add0~21                                                                   ; 1       ;
; clock_generator:clock_20|Add0~20                                                                   ; 1       ;
; clock_generator:clock_20|Add0~19                                                                   ; 1       ;
; clock_generator:clock_20|Add0~18                                                                   ; 1       ;
; clock_generator:clock_20|Add0~17                                                                   ; 1       ;
; clock_generator:clock_20|Add0~16                                                                   ; 1       ;
; clock_generator:clock_20|Add0~15                                                                   ; 1       ;
; clock_generator:clock_20|Add0~14                                                                   ; 1       ;
; clock_generator:clock_20|Add0~13                                                                   ; 1       ;
; clock_generator:clock_20|Add0~12                                                                   ; 1       ;
; clock_generator:clock_20|Add0~11                                                                   ; 1       ;
; clock_generator:clock_20|Add0~10                                                                   ; 1       ;
; clock_generator:clock_20|Add0~9                                                                    ; 1       ;
; clock_generator:clock_20|Add0~8                                                                    ; 1       ;
; clock_generator:clock_20|Add0~7                                                                    ; 1       ;
; clock_generator:clock_20|Add0~6                                                                    ; 1       ;
; clock_generator:clock_20|Add0~5                                                                    ; 1       ;
; clock_generator:clock_20|Add0~4                                                                    ; 1       ;
; clock_generator:clock_20|Add0~3                                                                    ; 1       ;
; clock_generator:clock_20|Add0~2                                                                    ; 1       ;
; clock_generator:clock_20|Add0~1                                                                    ; 1       ;
; clock_generator:clock_20|Add0~0                                                                    ; 1       ;
; maquinatroco:MQ|nbitcounter:cont50|out_cont[15]~44                                                 ; 1       ;
; maquinatroco:MQ|nbitcounter:cont100|out_cont[15]~44                                                ; 1       ;
; maquinatroco:MQ|nbitcounter:cont1|out_cont[15]~44                                                  ; 1       ;
; maquinatroco:MQ|nbitcounter:cont25|out_cont[15]~44                                                 ; 1       ;
; maquinatroco:MQ|nbitcounter:cont5|out_cont[15]~44                                                  ; 1       ;
; maquinatroco:MQ|nbitcounter:cont10|out_cont[15]~44                                                 ; 1       ;
; maquinatroco:MQ|nbitcounter:cont50|out_cont[14]~43                                                 ; 1       ;
; maquinatroco:MQ|nbitcounter:cont50|out_cont[14]~42                                                 ; 1       ;
; maquinatroco:MQ|nbitcounter:cont100|out_cont[14]~43                                                ; 1       ;
; maquinatroco:MQ|nbitcounter:cont100|out_cont[14]~42                                                ; 1       ;
; maquinatroco:MQ|nbitcounter:cont1|out_cont[14]~43                                                  ; 1       ;
; maquinatroco:MQ|nbitcounter:cont1|out_cont[14]~42                                                  ; 1       ;
; maquinatroco:MQ|nbitcounter:cont25|out_cont[14]~43                                                 ; 1       ;
; maquinatroco:MQ|nbitcounter:cont25|out_cont[14]~42                                                 ; 1       ;
; maquinatroco:MQ|nbitcounter:cont5|out_cont[14]~43                                                  ; 1       ;
; maquinatroco:MQ|nbitcounter:cont5|out_cont[14]~42                                                  ; 1       ;
; maquinatroco:MQ|nbitcounter:cont10|out_cont[14]~43                                                 ; 1       ;
; maquinatroco:MQ|nbitcounter:cont10|out_cont[14]~42                                                 ; 1       ;
; maquinatroco:MQ|nbitcounter:cont50|out_cont[13]~41                                                 ; 1       ;
; maquinatroco:MQ|nbitcounter:cont50|out_cont[13]~40                                                 ; 1       ;
; maquinatroco:MQ|nbitcounter:cont100|out_cont[13]~41                                                ; 1       ;
; maquinatroco:MQ|nbitcounter:cont100|out_cont[13]~40                                                ; 1       ;
; maquinatroco:MQ|nbitcounter:cont1|out_cont[13]~41                                                  ; 1       ;
; maquinatroco:MQ|nbitcounter:cont1|out_cont[13]~40                                                  ; 1       ;
; maquinatroco:MQ|nbitcounter:cont25|out_cont[13]~41                                                 ; 1       ;
; maquinatroco:MQ|nbitcounter:cont25|out_cont[13]~40                                                 ; 1       ;
; maquinatroco:MQ|nbitcounter:cont5|out_cont[13]~41                                                  ; 1       ;
; maquinatroco:MQ|nbitcounter:cont5|out_cont[13]~40                                                  ; 1       ;
; maquinatroco:MQ|nbitcounter:cont10|out_cont[13]~41                                                 ; 1       ;
; maquinatroco:MQ|nbitcounter:cont10|out_cont[13]~40                                                 ; 1       ;
; maquinatroco:MQ|nbitcounter:cont50|out_cont[12]~39                                                 ; 1       ;
; maquinatroco:MQ|nbitcounter:cont50|out_cont[12]~38                                                 ; 1       ;
; maquinatroco:MQ|nbitcounter:cont100|out_cont[12]~39                                                ; 1       ;
; maquinatroco:MQ|nbitcounter:cont100|out_cont[12]~38                                                ; 1       ;
; maquinatroco:MQ|nbitcounter:cont1|out_cont[12]~39                                                  ; 1       ;
; maquinatroco:MQ|nbitcounter:cont1|out_cont[12]~38                                                  ; 1       ;
; maquinatroco:MQ|nbitcounter:cont25|out_cont[12]~39                                                 ; 1       ;
; maquinatroco:MQ|nbitcounter:cont25|out_cont[12]~38                                                 ; 1       ;
; maquinatroco:MQ|nbitcounter:cont5|out_cont[12]~39                                                  ; 1       ;
; maquinatroco:MQ|nbitcounter:cont5|out_cont[12]~38                                                  ; 1       ;
; maquinatroco:MQ|nbitcounter:cont10|out_cont[12]~39                                                 ; 1       ;
; maquinatroco:MQ|nbitcounter:cont10|out_cont[12]~38                                                 ; 1       ;
; maquinatroco:MQ|nbitcounter:cont50|out_cont[11]~37                                                 ; 1       ;
; maquinatroco:MQ|nbitcounter:cont50|out_cont[11]~36                                                 ; 1       ;
; maquinatroco:MQ|nbitcounter:cont100|out_cont[11]~37                                                ; 1       ;
; maquinatroco:MQ|nbitcounter:cont100|out_cont[11]~36                                                ; 1       ;
; maquinatroco:MQ|nbitcounter:cont1|out_cont[11]~37                                                  ; 1       ;
; maquinatroco:MQ|nbitcounter:cont1|out_cont[11]~36                                                  ; 1       ;
; maquinatroco:MQ|nbitcounter:cont25|out_cont[11]~37                                                 ; 1       ;
; maquinatroco:MQ|nbitcounter:cont25|out_cont[11]~36                                                 ; 1       ;
; maquinatroco:MQ|nbitcounter:cont5|out_cont[11]~37                                                  ; 1       ;
; maquinatroco:MQ|nbitcounter:cont5|out_cont[11]~36                                                  ; 1       ;
; maquinatroco:MQ|nbitcounter:cont10|out_cont[11]~37                                                 ; 1       ;
; maquinatroco:MQ|nbitcounter:cont10|out_cont[11]~36                                                 ; 1       ;
; maquinatroco:MQ|nbitcounter:cont50|out_cont[10]~35                                                 ; 1       ;
; maquinatroco:MQ|nbitcounter:cont50|out_cont[10]~34                                                 ; 1       ;
; maquinatroco:MQ|nbitcounter:cont100|out_cont[10]~35                                                ; 1       ;
; maquinatroco:MQ|nbitcounter:cont100|out_cont[10]~34                                                ; 1       ;
; maquinatroco:MQ|nbitcounter:cont1|out_cont[10]~35                                                  ; 1       ;
; maquinatroco:MQ|nbitcounter:cont1|out_cont[10]~34                                                  ; 1       ;
; maquinatroco:MQ|nbitcounter:cont25|out_cont[10]~35                                                 ; 1       ;
; maquinatroco:MQ|nbitcounter:cont25|out_cont[10]~34                                                 ; 1       ;
; maquinatroco:MQ|nbitcounter:cont5|out_cont[10]~35                                                  ; 1       ;
; maquinatroco:MQ|nbitcounter:cont5|out_cont[10]~34                                                  ; 1       ;
; maquinatroco:MQ|nbitcounter:cont10|out_cont[10]~35                                                 ; 1       ;
; maquinatroco:MQ|nbitcounter:cont10|out_cont[10]~34                                                 ; 1       ;
; maquinatroco:MQ|nbitcounter:cont50|out_cont[9]~33                                                  ; 1       ;
; maquinatroco:MQ|nbitcounter:cont50|out_cont[9]~32                                                  ; 1       ;
; maquinatroco:MQ|nbitcounter:cont100|out_cont[9]~33                                                 ; 1       ;
; maquinatroco:MQ|nbitcounter:cont100|out_cont[9]~32                                                 ; 1       ;
; maquinatroco:MQ|nbitcounter:cont1|out_cont[9]~33                                                   ; 1       ;
; maquinatroco:MQ|nbitcounter:cont1|out_cont[9]~32                                                   ; 1       ;
; maquinatroco:MQ|nbitcounter:cont25|out_cont[9]~33                                                  ; 1       ;
; maquinatroco:MQ|nbitcounter:cont25|out_cont[9]~32                                                  ; 1       ;
; maquinatroco:MQ|nbitcounter:cont5|out_cont[9]~33                                                   ; 1       ;
; maquinatroco:MQ|nbitcounter:cont5|out_cont[9]~32                                                   ; 1       ;
; maquinatroco:MQ|nbitcounter:cont10|out_cont[9]~33                                                  ; 1       ;
; maquinatroco:MQ|nbitcounter:cont10|out_cont[9]~32                                                  ; 1       ;
; maquinatroco:MQ|nbitcounter:cont50|out_cont[8]~31                                                  ; 1       ;
; maquinatroco:MQ|nbitcounter:cont50|out_cont[8]~30                                                  ; 1       ;
; maquinatroco:MQ|nbitcounter:cont100|out_cont[8]~31                                                 ; 1       ;
; maquinatroco:MQ|nbitcounter:cont100|out_cont[8]~30                                                 ; 1       ;
; maquinatroco:MQ|nbitcounter:cont1|out_cont[8]~31                                                   ; 1       ;
; maquinatroco:MQ|nbitcounter:cont1|out_cont[8]~30                                                   ; 1       ;
; maquinatroco:MQ|nbitcounter:cont25|out_cont[8]~31                                                  ; 1       ;
; maquinatroco:MQ|nbitcounter:cont25|out_cont[8]~30                                                  ; 1       ;
; maquinatroco:MQ|nbitcounter:cont5|out_cont[8]~31                                                   ; 1       ;
; maquinatroco:MQ|nbitcounter:cont5|out_cont[8]~30                                                   ; 1       ;
; maquinatroco:MQ|nbitcounter:cont10|out_cont[8]~31                                                  ; 1       ;
; maquinatroco:MQ|nbitcounter:cont10|out_cont[8]~30                                                  ; 1       ;
; maquinatroco:MQ|nbitcounter:cont50|out_cont[7]~29                                                  ; 1       ;
; maquinatroco:MQ|nbitcounter:cont50|out_cont[7]~28                                                  ; 1       ;
; maquinatroco:MQ|nbitcounter:cont100|out_cont[7]~29                                                 ; 1       ;
; maquinatroco:MQ|nbitcounter:cont100|out_cont[7]~28                                                 ; 1       ;
; maquinatroco:MQ|nbitcounter:cont1|out_cont[7]~29                                                   ; 1       ;
; maquinatroco:MQ|nbitcounter:cont1|out_cont[7]~28                                                   ; 1       ;
; maquinatroco:MQ|nbitcounter:cont25|out_cont[7]~29                                                  ; 1       ;
; maquinatroco:MQ|nbitcounter:cont25|out_cont[7]~28                                                  ; 1       ;
; maquinatroco:MQ|nbitcounter:cont5|out_cont[7]~29                                                   ; 1       ;
; maquinatroco:MQ|nbitcounter:cont5|out_cont[7]~28                                                   ; 1       ;
; maquinatroco:MQ|nbitcounter:cont10|out_cont[7]~29                                                  ; 1       ;
; maquinatroco:MQ|nbitcounter:cont10|out_cont[7]~28                                                  ; 1       ;
; maquinatroco:MQ|nbitcounter:cont50|out_cont[6]~27                                                  ; 1       ;
; maquinatroco:MQ|nbitcounter:cont50|out_cont[6]~26                                                  ; 1       ;
; maquinatroco:MQ|nbitcounter:cont100|out_cont[6]~27                                                 ; 1       ;
; maquinatroco:MQ|nbitcounter:cont100|out_cont[6]~26                                                 ; 1       ;
; maquinatroco:MQ|nbitcounter:cont1|out_cont[6]~27                                                   ; 1       ;
; maquinatroco:MQ|nbitcounter:cont1|out_cont[6]~26                                                   ; 1       ;
; maquinatroco:MQ|nbitcounter:cont25|out_cont[6]~27                                                  ; 1       ;
; maquinatroco:MQ|nbitcounter:cont25|out_cont[6]~26                                                  ; 1       ;
; maquinatroco:MQ|nbitcounter:cont5|out_cont[6]~27                                                   ; 1       ;
; maquinatroco:MQ|nbitcounter:cont5|out_cont[6]~26                                                   ; 1       ;
; maquinatroco:MQ|nbitcounter:cont10|out_cont[6]~27                                                  ; 1       ;
; maquinatroco:MQ|nbitcounter:cont10|out_cont[6]~26                                                  ; 1       ;
; maquinatroco:MQ|nbitcounter:cont50|out_cont[5]~25                                                  ; 1       ;
; maquinatroco:MQ|nbitcounter:cont50|out_cont[5]~24                                                  ; 1       ;
; maquinatroco:MQ|nbitcounter:cont100|out_cont[5]~25                                                 ; 1       ;
; maquinatroco:MQ|nbitcounter:cont100|out_cont[5]~24                                                 ; 1       ;
; maquinatroco:MQ|nbitcounter:cont1|out_cont[5]~25                                                   ; 1       ;
; maquinatroco:MQ|nbitcounter:cont1|out_cont[5]~24                                                   ; 1       ;
; maquinatroco:MQ|nbitcounter:cont25|out_cont[5]~25                                                  ; 1       ;
; maquinatroco:MQ|nbitcounter:cont25|out_cont[5]~24                                                  ; 1       ;
; maquinatroco:MQ|nbitcounter:cont5|out_cont[5]~25                                                   ; 1       ;
; maquinatroco:MQ|nbitcounter:cont5|out_cont[5]~24                                                   ; 1       ;
; maquinatroco:MQ|nbitcounter:cont10|out_cont[5]~25                                                  ; 1       ;
; maquinatroco:MQ|nbitcounter:cont10|out_cont[5]~24                                                  ; 1       ;
; maquinatroco:MQ|nbitcounter:cont50|out_cont[4]~23                                                  ; 1       ;
; maquinatroco:MQ|nbitcounter:cont50|out_cont[4]~22                                                  ; 1       ;
; maquinatroco:MQ|nbitcounter:cont100|out_cont[4]~23                                                 ; 1       ;
; maquinatroco:MQ|nbitcounter:cont100|out_cont[4]~22                                                 ; 1       ;
; maquinatroco:MQ|nbitcounter:cont1|out_cont[4]~23                                                   ; 1       ;
; maquinatroco:MQ|nbitcounter:cont1|out_cont[4]~22                                                   ; 1       ;
; maquinatroco:MQ|nbitcounter:cont25|out_cont[4]~23                                                  ; 1       ;
; maquinatroco:MQ|nbitcounter:cont25|out_cont[4]~22                                                  ; 1       ;
; maquinatroco:MQ|nbitcounter:cont5|out_cont[4]~23                                                   ; 1       ;
; maquinatroco:MQ|nbitcounter:cont5|out_cont[4]~22                                                   ; 1       ;
; maquinatroco:MQ|nbitcounter:cont10|out_cont[4]~23                                                  ; 1       ;
; maquinatroco:MQ|nbitcounter:cont10|out_cont[4]~22                                                  ; 1       ;
; maquinatroco:MQ|nbitcounter:cont50|out_cont[3]~21                                                  ; 1       ;
; maquinatroco:MQ|nbitcounter:cont50|out_cont[3]~20                                                  ; 1       ;
; maquinatroco:MQ|nbitcounter:cont100|out_cont[3]~21                                                 ; 1       ;
; maquinatroco:MQ|nbitcounter:cont100|out_cont[3]~20                                                 ; 1       ;
; maquinatroco:MQ|nbitcounter:cont1|out_cont[3]~21                                                   ; 1       ;
; maquinatroco:MQ|nbitcounter:cont1|out_cont[3]~20                                                   ; 1       ;
; maquinatroco:MQ|nbitcounter:cont25|out_cont[3]~21                                                  ; 1       ;
; maquinatroco:MQ|nbitcounter:cont25|out_cont[3]~20                                                  ; 1       ;
; maquinatroco:MQ|nbitcounter:cont5|out_cont[3]~21                                                   ; 1       ;
; maquinatroco:MQ|nbitcounter:cont5|out_cont[3]~20                                                   ; 1       ;
; maquinatroco:MQ|nbitcounter:cont10|out_cont[3]~21                                                  ; 1       ;
; maquinatroco:MQ|nbitcounter:cont10|out_cont[3]~20                                                  ; 1       ;
; maquinatroco:MQ|nbitcounter:cont50|out_cont[2]~19                                                  ; 1       ;
; maquinatroco:MQ|nbitcounter:cont50|out_cont[2]~18                                                  ; 1       ;
; maquinatroco:MQ|nbitcounter:cont100|out_cont[2]~19                                                 ; 1       ;
; maquinatroco:MQ|nbitcounter:cont100|out_cont[2]~18                                                 ; 1       ;
; maquinatroco:MQ|nbitcounter:cont1|out_cont[2]~19                                                   ; 1       ;
; maquinatroco:MQ|nbitcounter:cont1|out_cont[2]~18                                                   ; 1       ;
; maquinatroco:MQ|nbitcounter:cont25|out_cont[2]~19                                                  ; 1       ;
; maquinatroco:MQ|nbitcounter:cont25|out_cont[2]~18                                                  ; 1       ;
; maquinatroco:MQ|nbitcounter:cont5|out_cont[2]~19                                                   ; 1       ;
; maquinatroco:MQ|nbitcounter:cont5|out_cont[2]~18                                                   ; 1       ;
; maquinatroco:MQ|nbitcounter:cont10|out_cont[2]~19                                                  ; 1       ;
; maquinatroco:MQ|nbitcounter:cont10|out_cont[2]~18                                                  ; 1       ;
; maquinatroco:MQ|nbitcounter:cont50|out_cont[1]~17                                                  ; 1       ;
; maquinatroco:MQ|nbitcounter:cont50|out_cont[1]~16                                                  ; 1       ;
; maquinatroco:MQ|nbitcounter:cont100|out_cont[1]~17                                                 ; 1       ;
; maquinatroco:MQ|nbitcounter:cont100|out_cont[1]~16                                                 ; 1       ;
; maquinatroco:MQ|nbitcounter:cont1|out_cont[1]~17                                                   ; 1       ;
; maquinatroco:MQ|nbitcounter:cont1|out_cont[1]~16                                                   ; 1       ;
; maquinatroco:MQ|nbitcounter:cont25|out_cont[1]~17                                                  ; 1       ;
; maquinatroco:MQ|nbitcounter:cont25|out_cont[1]~16                                                  ; 1       ;
; maquinatroco:MQ|nbitcounter:cont5|out_cont[1]~17                                                   ; 1       ;
; maquinatroco:MQ|nbitcounter:cont5|out_cont[1]~16                                                   ; 1       ;
; maquinatroco:MQ|nbitcounter:cont10|out_cont[1]~17                                                  ; 1       ;
; maquinatroco:MQ|nbitcounter:cont10|out_cont[1]~16                                                  ; 1       ;
+----------------------------------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-------------------------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------+-------------+----------------------+-----------------+-----------------+
; Name                                                                                                  ; Type ; Mode ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF          ; Location    ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+-------------------------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------+-------------+----------------------+-----------------+-----------------+
; ValueROM:VROM|altsyncram:altsyncram_component|altsyncram_b181:auto_generated|ALTSYNCRAM               ; AUTO ; ROM  ; Single Clock ; 16           ; 16           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 256  ; 16                          ; 16                          ; --                          ; --                          ; 256                 ; 1    ; ValueROM.mif ; M4K_X52_Y14 ; Don't care           ; Don't care      ; Don't care      ;
; maquinatroco:MQ|CoinROM:rom|altsyncram:altsyncram_component|altsyncram_7s71:auto_generated|ALTSYNCRAM ; AUTO ; ROM  ; Single Clock ; 8            ; 16           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 128  ; 8                           ; 16                          ; --                          ; --                          ; 128                 ; 1    ; CoinROM.mif  ; M4K_X52_Y18 ; Don't care           ; Don't care      ; Don't care      ;
+-------------------------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------+-------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 551 / 94,460 ( < 1 % ) ;
; C16 interconnects           ; 21 / 3,315 ( < 1 % )   ;
; C4 interconnects            ; 348 / 60,840 ( < 1 % ) ;
; Direct links                ; 114 / 94,460 ( < 1 % ) ;
; Global clocks               ; 4 / 16 ( 25 % )        ;
; Local interconnects         ; 391 / 33,216 ( 1 % )   ;
; R24 interconnects           ; 43 / 3,091 ( 1 % )     ;
; R4 interconnects            ; 355 / 81,294 ( < 1 % ) ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 13.25) ; Number of LABs  (Total = 44) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 2                            ;
; 2                                           ; 1                            ;
; 3                                           ; 0                            ;
; 4                                           ; 0                            ;
; 5                                           ; 2                            ;
; 6                                           ; 0                            ;
; 7                                           ; 0                            ;
; 8                                           ; 0                            ;
; 9                                           ; 1                            ;
; 10                                          ; 0                            ;
; 11                                          ; 1                            ;
; 12                                          ; 1                            ;
; 13                                          ; 10                           ;
; 14                                          ; 4                            ;
; 15                                          ; 1                            ;
; 16                                          ; 21                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.02) ; Number of LABs  (Total = 44) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 14                           ;
; 1 Clock                            ; 21                           ;
; 1 Clock enable                     ; 10                           ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 17.23) ; Number of LABs  (Total = 44) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 2                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 1                            ;
; 5                                            ; 0                            ;
; 6                                            ; 1                            ;
; 7                                            ; 1                            ;
; 8                                            ; 0                            ;
; 9                                            ; 1                            ;
; 10                                           ; 0                            ;
; 11                                           ; 1                            ;
; 12                                           ; 1                            ;
; 13                                           ; 9                            ;
; 14                                           ; 4                            ;
; 15                                           ; 1                            ;
; 16                                           ; 5                            ;
; 17                                           ; 2                            ;
; 18                                           ; 1                            ;
; 19                                           ; 0                            ;
; 20                                           ; 0                            ;
; 21                                           ; 0                            ;
; 22                                           ; 1                            ;
; 23                                           ; 1                            ;
; 24                                           ; 1                            ;
; 25                                           ; 2                            ;
; 26                                           ; 2                            ;
; 27                                           ; 1                            ;
; 28                                           ; 0                            ;
; 29                                           ; 0                            ;
; 30                                           ; 1                            ;
; 31                                           ; 1                            ;
; 32                                           ; 4                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 7.75) ; Number of LABs  (Total = 44) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 3                            ;
; 2                                               ; 0                            ;
; 3                                               ; 3                            ;
; 4                                               ; 2                            ;
; 5                                               ; 10                           ;
; 6                                               ; 4                            ;
; 7                                               ; 6                            ;
; 8                                               ; 1                            ;
; 9                                               ; 2                            ;
; 10                                              ; 1                            ;
; 11                                              ; 3                            ;
; 12                                              ; 1                            ;
; 13                                              ; 0                            ;
; 14                                              ; 1                            ;
; 15                                              ; 2                            ;
; 16                                              ; 5                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 10.82) ; Number of LABs  (Total = 44) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 4                            ;
; 4                                            ; 5                            ;
; 5                                            ; 14                           ;
; 6                                            ; 2                            ;
; 7                                            ; 2                            ;
; 8                                            ; 3                            ;
; 9                                            ; 0                            ;
; 10                                           ; 1                            ;
; 11                                           ; 0                            ;
; 12                                           ; 1                            ;
; 13                                           ; 0                            ;
; 14                                           ; 1                            ;
; 15                                           ; 0                            ;
; 16                                           ; 1                            ;
; 17                                           ; 0                            ;
; 18                                           ; 0                            ;
; 19                                           ; 1                            ;
; 20                                           ; 0                            ;
; 21                                           ; 0                            ;
; 22                                           ; 0                            ;
; 23                                           ; 1                            ;
; 24                                           ; 1                            ;
; 25                                           ; 0                            ;
; 26                                           ; 1                            ;
; 27                                           ; 0                            ;
; 28                                           ; 0                            ;
; 29                                           ; 1                            ;
; 30                                           ; 4                            ;
; 31                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As input tri-stated      ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 °C   ;
; High Junction Temperature ; 85 °C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C35F672C6 for design "Atividade06"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C50F672C6 is compatible
    Info (176445): Device EP2C70F672C6 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location E3
    Info (169125): Pin ~nCSO~ is reserved at location D3
    Info (169125): Pin ~LVDS150p/nCEO~ is reserved at location AE24
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Atividade06.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clock27M (placed in PIN D13 (CLK11, LVDSCLK5p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G11
Info (176353): Automatically promoted node clock_generator:clock_20|clock_signal 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node clock_generator:clock_20|clock_signal~0
        Info (176357): Destination node LEDG[0]
Info (176353): Automatically promoted node clock_generator:clock_40|clock_signal 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node clock_generator:clock_40|clock_signal~0
Info (176353): Automatically promoted node Key3 (placed in PIN W26 (LVDS139p, CDPCLK4/DQS3R/CQ3R#))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G7
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 4% of the available device resources in the region that extends from location X44_Y12 to location X54_Y23
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.66 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 53 output pins without output pin load capacitance assignment
    Info (306007): Pin "LEDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Hex0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Hex0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Hex0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Hex0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Hex0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Hex0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Hex0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Hex1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Hex1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Hex1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Hex1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Hex1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Hex1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Hex1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Hex2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Hex2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Hex2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Hex2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Hex2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Hex2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Hex2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Hex3[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Hex3[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Hex3[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Hex3[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Hex3[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Hex3[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Hex3[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Hex4[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Hex4[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Hex4[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Hex4[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Hex4[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Hex4[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Hex4[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Hex5[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Hex5[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Hex5[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Hex5[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Hex5[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Hex5[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Hex5[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (144001): Generated suppressed messages file d:/Área de Trabalho/Atividade 06/output_files/Atividade06.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 781 megabytes
    Info: Processing ended: Tue Aug 22 01:03:20 2017
    Info: Elapsed time: 00:00:09
    Info: Total CPU time (on all processors): 00:00:09


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in d:/Área de Trabalho/Atividade 06/output_files/Atividade06.fit.smsg.


