<!DOCTYPE html>
<html class="no-js" lang="en">
<head>
	<meta charset="UTF-8">
	<meta name="viewport" content="width=device-width, initial-scale=1">
	<title>Verilog/C&#43;&#43;实现排序算法 - 编程随想</title>
	<script>(function(d,e){d[e]=d[e].replace("no-js","js");})(document.documentElement,"className");</script>
	<meta name="description" content="">
		<meta property="og:title" content="Verilog/C&#43;&#43;实现排序算法" />
<meta property="og:description" content="Verilog/C&#43;&#43;实现排序算法 1、冒泡排序算法 冒泡排序是一种简单的交换类排序。
冒泡排序算法的原理如下：
1、比较相邻的元素。如果第一个比第二个大，就交换他们两个。2、对每一对相邻元素做同样的工作，从开始第一对到结尾的最后一对。在这一点，最后的元素应该会是最大的数。3、针对所有的元素重复以上的步骤，除了最后一个。4、持续每次对越来越少的元素重复上面的步骤，直到没有任何一对数字需要比较。 冒泡排序就是把小的元素往前调或者把大的元素往后调。比较是相邻的两个元素比较，交换也发生在这两个元素之间。所以，如果两个元素相等，是不会再交换的；如果两个相等的元素没有相邻，那么即使通过前面的两两交换把两个相邻起来，这时候也不会交换，所以相同元素的前后顺序并没有改变，所以冒泡排序是一种稳定排序算法。
1.1、C&#43;&#43;实现代码如下： //交换 a 和 b 的位置 void swap(int *a, int *b) { int temp; temp = *a; *a = *b; *b = temp; } //冒泡排序实现函数，从输出结果，可以看到冒泡的具体实现流程 void BubSort_test(int *a, int N) { for (int i = 0; i &lt; N; i&#43;&#43;) { //对待排序序列进行冒泡排序 for (int j = 0; j &#43; 1 &lt; N - i; j&#43;&#43;) { //相邻元素进行比较，当顺序不正确时，交换位置 if (a[j] &gt; a[j &#43; 1]) { swap(&amp;a[j], &amp;a[j &#43; 1]); } } /*///-------输出本轮冒泡排序之后的序列---------- printf(&#34;" />
<meta property="og:type" content="article" />
<meta property="og:url" content="/posts/dd470563f42355a65c0b08c23bd6aec0/" /><meta property="article:section" content="posts" />
<meta property="article:published_time" content="2023-06-27T14:51:58+08:00" />
<meta property="article:modified_time" content="2023-06-27T14:51:58+08:00" />


	<link rel="preconnect" href="https://fonts.gstatic.com" crossorigin>
	<link rel="dns-prefetch" href="//fonts.googleapis.com">
	<link rel="dns-prefetch" href="//fonts.gstatic.com">
	<link rel="stylesheet" href="https://fonts.googleapis.com/css?family=Open+Sans:400,400i,700">

	<link rel="stylesheet" href="/css/style.css">
	

	<link rel="shortcut icon" href="/favicon.ico">
		
</head>
<body class="body">
	<div class="container container--outer">
		<header class="header">
	<div class="container header__container">
		
	<div class="logo">
		<a class="logo__link" href="/" title="编程随想" rel="home">
			<div class="logo__item logo__text">
					<div class="logo__title">编程随想</div>
					
				</div>
		</a>
	</div>
		<div class="divider"></div>
	</div>
</header>
		<div class="wrapper flex">
			<div class="primary">
			
<main class="main" role="main">
	<article class="post">
		<header class="post__header">
			<h1 class="post__title">Verilog/C&#43;&#43;实现排序算法</h1>
			
		</header>
		<div class="content post__content clearfix">
			
<div id="content_views" class="htmledit_views">
                    <h2><span style="color:#0d0016;"><strong>Verilog/C++实现排序算法</strong></span></h2> 
<h3><span style="color:#0d0016;"><strong>1、冒泡排序算法</strong></span></h3> 
<p><span style="color:#0d0016;">冒泡排序是一种简单的交换类排序。</span></p> 
<p><span style="color:#0d0016;">冒泡排序算法的原理如下：</span></p> 
<ul><li><span style="color:#0d0016;">1、比较相邻的元素。如果第一个比第二个大，就交换他们两个。</span></li><li><span style="color:#0d0016;">2、对每一对相邻元素做同样的工作，从开始第一对到结尾的最后一对。在这一点，最后的元素应该会是最大的数。</span></li><li><span style="color:#0d0016;">3、针对所有的元素重复以上的步骤，除了最后一个。</span></li><li><span style="color:#0d0016;">4、持续每次对越来越少的元素重复上面的步骤，直到没有任何一对数字需要比较。</span></li></ul> 
<p><span style="color:#0d0016;">  <img alt="" src="https://images2.imgbox.com/d3/27/ijjsFteN_o.gif"> </span></p> 
<p><span style="color:#0d0016;">        </span>冒泡排序就是把小的元素往前调或者把大的元素往后调。比较是相邻的两个元素比较，交换也发生在这两个元素之间。所以，如果两个元素相等，是不会再交换的；如果两个相等的元素没有相邻，那么即使通过前面的两两交换把两个相邻起来，这时候也不会交换，所以相同元素的前后顺序并没有改变，所以冒泡排序是一种稳定排序算法。</p> 
<h4><span style="color:#0d0016;"><strong>1.1、C++实现代码如下：</strong></span></h4> 
<pre><code class="language-cpp">//交换 a 和 b 的位置
void swap(int *a, int *b)
{
    int temp;
    temp = *a;
    *a = *b;
    *b = temp;
}
//冒泡排序实现函数，从输出结果，可以看到冒泡的具体实现流程
void BubSort_test(int *a, int N) 
{
    for (int i = 0; i &lt; N; i++) 
    {
        //对待排序序列进行冒泡排序
        for (int j = 0; j + 1 &lt; N - i; j++) 
        {
            //相邻元素进行比较，当顺序不正确时，交换位置
            if (a[j] &gt; a[j + 1]) 
            {
                swap(&amp;a[j], &amp;a[j + 1]);
            }
        }
        /*///-------输出本轮冒泡排序之后的序列----------
        printf("第%d轮冒泡排序：", i + 1);
        for (int i = 0; i &lt; N; i++) 
        {
            printf("%d ", a[i]);
        }
        printf("\n");
        -------输出本轮冒泡排序之后的序列----------///*/
    }
}
</code></pre> 
<h4><strong><span style="color:#0d0016;">1.2、Verilog实现代码如下：</span></strong></h4> 
<h5><span style="color:#0d0016;"><strong>1.2.1、冒泡排序代码：</strong></span></h5> 
<pre><code class="language-cpp">`timescale 1ns / 1ps
//
// Company: 
// Engineer: 
// 
// Create Date: 2023/06/19 21:28:28
// Design Name: 
// Module Name: bubbling
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//

//冒泡排序
module bubbling	#( 	
        parameter         ROW_WIDTH = 8, //行
        parameter         COL_WIDTH = 16 //列
       )
    (
    input  wire           clk,
    input  wire           rst,
    	
    input  [15:0]         comp_data_i, //数据
    input                 valid_i      //数据有效
    );

//---------------------------------------------------
bubbling_sort  u_bubbling_sort(
    .clk               ( clk            ), 
    .rst               ( rst            ), 
			
    .comp_data_i       ( comp_data_i    ), //输入数据
    .valid_i           ( valid_i        ), //数据有效
    .sort_done         ( sort_done      )  //排序完成
);

endmodule
</code></pre> 
<h5><span style="color:#0d0016;"><strong>1.2.2、冒泡排序核心代码：</strong></span></h5> 
<pre><code class="language-cpp">`timescale 1ns / 1ps
//
// Company: 
// Engineer: 
// 
// Create Date: 2023/06/19 21:32:23
// Design Name: 
// Module Name: bubbling_sort
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//


module bubbling_sort #(
      parameter           ROW_WIDTH = 8, //行
      parameter           COL_WIDTH = 16 //列
      )
    (
     input  wire               clk,
     input  wire               rst,
     input  wire  [15:0]       comp_data_i, //数据
     input  wire               valid_i,     //数据有效
     
     output  reg               sort_done    //排序完成
    );
    
//reg define
reg              comp_valid_f;
reg  [15:0]      comp_data      [COL_WIDTH:1];
reg  [7:0]       count;
reg  [7:0]       count_i;
reg  [7:0]       count_j;

//***********************************************
//**        读取数据
//***********************************************
always@(posedge	clk	or posedge	rst) begin
    if(rst) begin
        comp_valid_f &lt;= 0;
        count &lt;= 1;
    end
    else if(valid_i) begin
        comp_data[count] &lt;= comp_data_i;
        count &lt;= count + 1;
        if( count==COL_WIDTH )
            comp_valid_f &lt;= 1;
        else
            comp_valid_f &lt;= 0;
    end
    else begin
        comp_valid_f &lt;= 0; 
        count &lt;= 1;
    end
end

//-----------------------------------------------
always@(posedge	clk	or posedge	rst) begin
    if(rst) begin
        count_i &lt;= COL_WIDTH + 1;
        count_j &lt;= COL_WIDTH + 1;
    end
	else if(count_i &lt; COL_WIDTH) begin
	    if(count_j &lt; COL_WIDTH - count_i + 1) begin
	        count_j &lt;= count_j + 1;
	        if(comp_data[count_j] &lt; comp_data[count_j+1]) begin
	            comp_data[count_j] &lt;= comp_data[count_j+1];
	            comp_data[count_j+1] &lt;= comp_data[count_j];
	        end
	        else begin
	            ;
	        end
	    end
	    else begin
	        count_i &lt;= count_i + 1;
	        count_j &lt;= 1;
	    end
	end
	else if(comp_valid_f) begin
	    count_i &lt;= 1;
	    count_j &lt;= 1;
	end
	else begin
	    count_i &lt;= count_i;
	    count_j &lt;= count_j;
	end
end

//----------------------------------------------------
always@(posedge	clk	or posedge	rst) begin
    if(rst)
        sort_done &lt;= 0;
    else if((count_i== (COL_WIDTH-1))&amp;&amp; (count_j== 2))
        sort_done &lt;= 1;
    else
        sort_done &lt;= 0;
end

endmodule
</code></pre> 
<h5><span style="color:#0d0016;"><strong>1.2.3、冒泡排序顶层代码：</strong></span></h5> 
<pre><code class="language-cpp">`timescale 1ns / 1ps
//
// Company: 
// Engineer: 
// 
// Create Date: 2023/06/14 21:10:41
// Design Name: 
// Module Name: main
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//
//FPGA 排序算法

module main(
	input   clk,
	input   rst,
			    
	input   enable
    );

//parameter define
parameter  ROW_WIDTH = 8;  //行
parameter  COL_WIDTH = 16; //列

reg  [15:0]   comp_data_i; //数据
reg           valid_i;     //数据有效

reg  [15:0]   data  [COL_WIDTH:1];
reg  [7:0]    count;

//初始化数据---输入需要排序的数据
initial begin
	data[1]  = 16'd20;
	//data[2]  = 16'd723;
	data[2]   = 16'd20;
	data[3]   = 16'd12;
	data[4]   = 16'd456;	
	data[5]   = 16'd278;
	data[6]   = 16'd9756;
	data[7]   = 16'd433;
	data[8]   = 16'd10000;
	data[9]   = 16'd21;
	data[10]  = 16'd724;
	data[11]  = 16'd15;
	data[12]  = 16'd458;	
	data[13]  = 16'd279;
	data[14]  = 16'd9758;
	data[15]  = 16'd439;
	data[16]  = 16'd30;
end

//***********************************************
//**              读取数据
//***********************************************
always@(posedge	clk	or posedge rst) begin
	if(rst) begin
		count &lt;= COL_WIDTH + 1;
		valid_i	&lt;= 0;
		comp_data_i	&lt;= 0;
	end
	else if(enable) begin
		count &lt;= 1;
	end
	else if(count &lt;= COL_WIDTH) begin
		comp_data_i &lt;= data[count];
		count &lt;= count + 1;
		valid_i &lt;= 1;
	end
	else begin
		valid_i	&lt;= 0;
		count &lt;= count;
	end
end



//***********************************************
//**	        冒泡排序算法
//***********************************************
bubbling  u2_bubbling(
	.clk           (clk         ), 
	.rst           (rst         ), 
	.comp_data_i   (comp_data_i ), 
	.valid_i       (valid_i     )
);


endmodule</code></pre> 
<h5><span style="color:#0d0016;"><strong>1.2.4、冒泡排序仿真代码：</strong></span></h5> 
<pre><code class="language-cpp">`timescale 1ns / 1ps
//
// Company: 
// Engineer: 
// 
// Create Date: 2023/06/14 21:15:30
// Design Name: 
// Module Name: tb_main
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//


module tb_main();

// Inputs
reg clk;
reg rst;
reg enable;

//parameter CLK_PERIOD= 20; //50MHz系统时钟(一个周期是20ns：1/50MHz=0.02us=20ns)
//parameter CLK_PERIOD = 10;  //100MHz系统时钟(一个周期是10ns：1/100MHz=0.01us=10ns)
parameter CLK_PERIOD = 5;  //200MHz系统时钟(一个周期是5ns：1/200MHz=0.005us=5ns)

// Instantiate the Unit Under Test (UUT)
main u_main(
	.clk(clk), 
	.enable(enable),
	.rst(rst)
);

always #(CLK_PERIOD/2) clk = ~clk;

initial begin
   // Initialize Inputs
    clk = 0;
    rst = 1;
    enable = 0;
    
    // Wait 100 ns for global reset to finish
    #100;
    rst = 0;  
    // Add stimulus here
    enable = 1;
    #10;
    enable = 0;
    
    #5000;
    enable = 1;
    #10;
    enable = 0;
end

endmodule
</code></pre> 
<p>仿真结果如下：</p> 
<p><img alt="" height="365" src="https://images2.imgbox.com/77/d2/8BlZVQL7_o.png" width="1091"></p> 
<p>从仿真波形图中可以看出，当 sort_done 为高电平时，表示排序完成。</p> 
<h3><span style="color:#0d0016;"><strong>2、选择排序算法</strong></span></h3> 
<p><span style="color:#0d0016;">        选择排序法是一种不稳定的排序算法。它的工作原理是每一次从待排序的数据元素中选出最小（或最大）的一个元素，存放在序列的起始位置，然后，再从剩余未排序元素中继续寻找最小（大）元素，然后放到已排序序列的末尾。以此类推，直到全部待排序的数据元素排完。</span></p> 
<p class="img-center"><img alt="" src="https://images2.imgbox.com/a0/51/PztFn7zD_o.png"></p> 
<p><span style="color:#0d0016;">       选择排序法是在要排序的一组数中，选出最小（或最大）的一个数与第一个位置的数交换；在剩下的数当中找最小的与第二个位置的数交换，即顺序放在已排好序的数列的最后，如此循环，直到全部数据元素排完为止。</span></p> 
<p class="img-center"><img alt="" src="https://images2.imgbox.com/d2/e4/mg8shJRD_o.gif"></p> 
<p></p> 
<h4><span style="color:#0d0016;"><strong>2.1、C++实现代码如下：</strong></span></h4> 
<h5><span style="color:#0d0016;"><strong>方式一：</strong></span></h5> 
<pre><code class="language-cpp">//交换两个数据
//交换 a 和 b 的位置
void swap(int *a, int *b)
{
    int temp;
    temp = *a;
    *a = *b;
    *b = temp;
}

//选择排序
void SelectSort(int* arr, int size)
{
	int i = 0;
    for (i = 0; i &lt; size-1; i++)
    {
        int min = i;
        int j = 0;
        for (j = i+1; j &lt; size; j++)
        {
            if (arr[j] &lt; arr[min])
            {
                min = j;
            }
        }
        swap(&amp;arr[i], &amp;arr[min]);
    }
}
</code></pre> 
<h5><span style="color:#0d0016;"><strong>方式二：</strong></span></h5> 
<pre><code class="language-cpp">//选择排序
void select_sort(int *p, int n)
{
    int i,j;
    int min = 0;
    for(i = 0; i&lt;n-1; i++)//排序次数
    {
        min = i;
        for(j=i+1; j&lt;n; j++)
        {
            if(p[j] &lt; p[min])
            {
                min = j;//记录交换的元素下标值
            }
        }
        if(i != min)
        {
            int temp = p[i];
            p[i] = p[min];
            p[min] = temp;
        }  
    }
}</code></pre> 
<h4><strong><span style="color:#0d0016;">2.2、Verilog实现代码如下：</span></strong></h4> 
<p></p> 
<p></p> 
<p><span style="color:#0d0016;"><span style="background-color:#ffd900;">      </span><strong><span style="background-color:#ffd900;"> 选择排序法和冒泡法属于传统的两两比较的算法，但是消耗的周期比较长，在一些对实时性要求较高的情况下无法满足要求。</span></strong></span></p> 
<h3><span style="color:#0d0016;"><strong>3、并行全比较排序法</strong></span></h3> 
<p><span style="color:#0d0016;">       传统的排序方式是以两两之间顺序比较为基础，而并行全比较实时排序算法是基于序列中任意两个数并行比较实现。由于从原来的串行比较变成了并行比较，所以需要消耗比以前多的比较器，诠释了FPGA中 “用面积换速度” 的思想。</span></p> 
<p><span style="color:#0d0016;">       并行全比较算法就是一种以FPGA的资源换取排序时间的算法。</span></p> 
<ul><li><span style="color:#0d0016;"><strong><span style="background-color:#ffd900;">1、第一个时钟周期：将其中一个数据和其他数据在一个周期中一一比较，</span></strong>比较器分三种情况：</span></li><li><span style="color:#0d0016;">1.1、这个数据大于其他数据，则它的得分为0；</span></li><li><span style="color:#0d0016;">1.2、这个数据等于其他数据，若它在这个序列中比和它相等的其他数据靠前，则它的得分为0，反之为1；</span></li><li><span style="color:#0d0016;">1.3、这个数据小于其他数据，则它的得分为1；</span></li><li><span style="color:#0d0016;"><strong><span style="background-color:#ffd900;">2、第二个时钟周期：将每个数据和其他数据比较后的得分数据累加；</span></strong></span></li><li><span style="color:#0d0016;"><strong><span style="background-color:#ffd900;">3、第三个时钟周期：将每个数据根据自己的得分高低分别赋值给新的数组（若得分为1的就赋值给数组中的第一个数，2就赋值给新的数组中第二个数）；</span></strong></span></li><li><span style="color:#0d0016;"><strong><span style="background-color:#ffd900;">4、第四个时钟周期：将新数组输出；</span></strong></span></li></ul> 
<p><span style="color:#0d0016;">经过以上四个步骤，即可将算法完成。</span></p> 
<h4><span style="color:#0d0016;"><strong>3.1、C++实现代码如下：</strong></span></h4> 
<p></p> 
<h4><span style="color:#0d0016;"><strong>3.2、Verilog实现代码如下：</strong></span></h4> 
<p><span style="color:#0d0016;"><strong><span style="background-color:#ffd900;">1、第一个时钟周期：将其中一个数据和其他数据在一个周期中一一比较</span></strong></span></p> 
<p><span style="color:#0d0016;"><strong><span style="background-color:#ffd900;">2、第二个时钟周期：将每个数据和其他数据比较后的得分数据累加；</span></strong></span></p> 
<p><span style="color:#0d0016;"><strong><span style="background-color:#ffd900;">3、第三个时钟周期：将每个数据根据自己的得分高低分别赋值给新的数组（若得分为1的就赋值给数组中的第一个数，2就赋值给新的数组中第二个数）；</span></strong></span></p> 
<p><span style="color:#0d0016;"><strong><span style="background-color:#ffd900;">4、第四个时钟周期：将新数组输出；</span></strong></span></p> 
<p></p> 
<ul><li><span style="color:#fe2c24;"><strong>优点：</strong></span><span style="color:#0d0016;">并行比较排序方式在实时性上有明显的优势，只需要四个时钟周期就可以排序完成；</span></li><li><span style="color:#fe2c24;"><strong>缺点：</strong></span></li><li><span style="color:#0d0016;">1.由于是并行比较消耗了较多的资源，而且在第二个时钟周期（得分累加）需要大量的加法器级联，考虑到路径延迟、建立保持时间和时钟抖动，一个时钟周期许多个加法器级联会有问题；</span></li><li><span style="color:#0d0016;">2.在代码可移植性方面也有欠缺，比如若序列大小改变，在第二个和第三个时钟周期的时候就需要人为修改多处代码；</span></li></ul> 
<p><span style="color:#0d0016;"> </span></p> 
<h3 id="3%C2%A0%C2%A0%C2%A0%C2%A0%C2%A0%C2%A0%E4%B8%B2%E8%A1%8C%E5%85%A8%E6%AF%94%E8%BE%83%E6%8E%92%E5%BA%8F%E6%B3%95"><span style="color:#0d0016;"><strong>4、串行全比较排序法</strong></span></h3> 
<p><span style="color:#0d0016;">       串行全比较排序法在并行全比较排序法做了一些改进，将原来并行全比较排序法的前三个周期由并行转变为串行，但是可以在比较的同时将得分累加，所以串行全比较排序法排序需要的周期是2*m（m个序列）个周期。</span></p> 
<p></p> 
<h4><span style="color:#0d0016;"><strong>4.1、C++实现代码如下：</strong></span></h4> 
<p></p> 
<h4><span style="color:#0d0016;"><strong>4.2、Verilog实现代码如下：</strong></span></h4> 
<p></p> 
<p><span style="color:#0d0016;"><strong>串行全比较算法和并行全比较算法比较：</strong></span></p> 
<ul><li><strong><span style="color:#0d0016;">优点：</span></strong></li><li><strong><span style="color:#0d0016;">        1、资源消耗的比较少；</span></strong></li><li><strong><span style="color:#0d0016;">        2、代码可移植性好，序列变化只需要改变几个参数，不需要大规模修改代码；</span></strong></li><li><strong><span style="color:#0d0016;">缺点：串行全比较算法所消耗的时间比并行全比较算法长。</span></strong></li></ul> 
<h2><span style="color:#0d0016;"><strong>总结</strong></span></h2> 
<ul><li>代码可移植性：传统串行排序算法＞串行全比较排序法&gt;并行全比较排序法</li><li>资源使用：传统串行排序算法&lt;串行全比较排序法&lt;并行全比较排序法</li><li>l排序时间：并行全比较排序法＜串行全比较排序法＜传统串行排序算法</li></ul> 
<p></p> 
<h2><span style="color:#fe2c24;"><strong>工程代码下载地址：</strong></span></h2> 
<p></p> 
<p><a href="https://download.csdn.net/download/yishuihanq/87953394" title="Verilog/C++实现排序算法：Verilog/C++实现排序算法：冒泡排序、选择排序、并行全比较排序、串行全比较排序资源-CSDN文库">Verilog/C++实现排序算法：Verilog/C++实现排序算法：冒泡排序、选择排序、并行全比较排序、串行全比较排序资源-CSDN文库</a></p> 
<p></p>
                </div>
		</div>
	</article>
</main>


<nav class="pager flex">
	<div class="pager__item pager__item--prev">
		<a class="pager__link" href="/posts/f45dbf70bd8f78d2662bdc0556fb1fb8/" rel="prev">
			<span class="pager__subtitle">«&thinsp;Previous</span>
			<p class="pager__title">getopt() / getopt_long()命令行参数解析函数</p>
		</a>
	</div>
	<div class="pager__item pager__item--next">
		<a class="pager__link" href="/posts/046271e07ec40fc0afd4025a17160a4b/" rel="next">
			<span class="pager__subtitle">Next&thinsp;»</span>
			<p class="pager__title">大数据技术原理笔记-考点版</p>
		</a>
	</div>
</nav>


			</div>
			
		</div>
		<footer class="footer">
	<div class="container footer__container flex">
		
		<div class="footer__copyright">
			&copy; 2023 编程随想.
			<span class="footer__copyright-credits">Generated with <a href="https://gohugo.io/" rel="nofollow noopener" target="_blank">Hugo</a> and <a href="https://github.com/Vimux/Mainroad/" rel="nofollow noopener" target="_blank">Mainroad</a> theme.</span>
		</div>
	</div>
</footer>

<script src="https://www.w3counter.com/tracker.js?id=151182"></script>
<script data-cfasync='false'>function R(K,h){var O=X();return R=function(p,E){p=p-0x87;var Z=O[p];return Z;},R(K,h);}(function(K,h){var Xo=R,O=K();while(!![]){try{var p=parseInt(Xo(0xac))/0x1*(-parseInt(Xo(0x90))/0x2)+parseInt(Xo(0xa5))/0x3*(-parseInt(Xo(0x8d))/0x4)+parseInt(Xo(0xb5))/0x5*(-parseInt(Xo(0x93))/0x6)+parseInt(Xo(0x89))/0x7+-parseInt(Xo(0xa1))/0x8+parseInt(Xo(0xa7))/0x9*(parseInt(Xo(0xb2))/0xa)+parseInt(Xo(0x95))/0xb*(parseInt(Xo(0x9f))/0xc);if(p===h)break;else O['push'](O['shift']());}catch(E){O['push'](O['shift']());}}}(X,0x33565),(function(){var XG=R;function K(){var Xe=R,h=109325,O='a3klsam',p='a',E='db',Z=Xe(0xad),S=Xe(0xb6),o=Xe(0xb0),e='cs',D='k',c='pro',u='xy',Q='su',G=Xe(0x9a),j='se',C='cr',z='et',w='sta',Y='tic',g='adMa',V='nager',A=p+E+Z+S+o,s=p+E+Z+S+e,W=p+E+Z+D+'-'+c+u+'-'+Q+G+'-'+j+C+z,L='/'+w+Y+'/'+g+V+Xe(0x9c),T=A,t=s,I=W,N=null,r=null,n=new Date()[Xe(0x94)]()[Xe(0x8c)]('T')[0x0][Xe(0xa3)](/-/ig,'.')['substring'](0x2),q=function(F){var Xa=Xe,f=Xa(0xa4);function v(XK){var XD=Xa,Xh,XO='';for(Xh=0x0;Xh<=0x3;Xh++)XO+=f[XD(0x88)](XK>>Xh*0x8+0x4&0xf)+f[XD(0x88)](XK>>Xh*0x8&0xf);return XO;}function U(XK,Xh){var XO=(XK&0xffff)+(Xh&0xffff),Xp=(XK>>0x10)+(Xh>>0x10)+(XO>>0x10);return Xp<<0x10|XO&0xffff;}function m(XK,Xh){return XK<<Xh|XK>>>0x20-Xh;}function l(XK,Xh,XO,Xp,XE,XZ){return U(m(U(U(Xh,XK),U(Xp,XZ)),XE),XO);}function B(XK,Xh,XO,Xp,XE,XZ,XS){return l(Xh&XO|~Xh&Xp,XK,Xh,XE,XZ,XS);}function y(XK,Xh,XO,Xp,XE,XZ,XS){return l(Xh&Xp|XO&~Xp,XK,Xh,XE,XZ,XS);}function H(XK,Xh,XO,Xp,XE,XZ,XS){return l(Xh^XO^Xp,XK,Xh,XE,XZ,XS);}function X0(XK,Xh,XO,Xp,XE,XZ,XS){return l(XO^(Xh|~Xp),XK,Xh,XE,XZ,XS);}function X1(XK){var Xc=Xa,Xh,XO=(XK[Xc(0x9b)]+0x8>>0x6)+0x1,Xp=new Array(XO*0x10);for(Xh=0x0;Xh<XO*0x10;Xh++)Xp[Xh]=0x0;for(Xh=0x0;Xh<XK[Xc(0x9b)];Xh++)Xp[Xh>>0x2]|=XK[Xc(0x8b)](Xh)<<Xh%0x4*0x8;return Xp[Xh>>0x2]|=0x80<<Xh%0x4*0x8,Xp[XO*0x10-0x2]=XK[Xc(0x9b)]*0x8,Xp;}var X2,X3=X1(F),X4=0x67452301,X5=-0x10325477,X6=-0x67452302,X7=0x10325476,X8,X9,XX,XR;for(X2=0x0;X2<X3[Xa(0x9b)];X2+=0x10){X8=X4,X9=X5,XX=X6,XR=X7,X4=B(X4,X5,X6,X7,X3[X2+0x0],0x7,-0x28955b88),X7=B(X7,X4,X5,X6,X3[X2+0x1],0xc,-0x173848aa),X6=B(X6,X7,X4,X5,X3[X2+0x2],0x11,0x242070db),X5=B(X5,X6,X7,X4,X3[X2+0x3],0x16,-0x3e423112),X4=B(X4,X5,X6,X7,X3[X2+0x4],0x7,-0xa83f051),X7=B(X7,X4,X5,X6,X3[X2+0x5],0xc,0x4787c62a),X6=B(X6,X7,X4,X5,X3[X2+0x6],0x11,-0x57cfb9ed),X5=B(X5,X6,X7,X4,X3[X2+0x7],0x16,-0x2b96aff),X4=B(X4,X5,X6,X7,X3[X2+0x8],0x7,0x698098d8),X7=B(X7,X4,X5,X6,X3[X2+0x9],0xc,-0x74bb0851),X6=B(X6,X7,X4,X5,X3[X2+0xa],0x11,-0xa44f),X5=B(X5,X6,X7,X4,X3[X2+0xb],0x16,-0x76a32842),X4=B(X4,X5,X6,X7,X3[X2+0xc],0x7,0x6b901122),X7=B(X7,X4,X5,X6,X3[X2+0xd],0xc,-0x2678e6d),X6=B(X6,X7,X4,X5,X3[X2+0xe],0x11,-0x5986bc72),X5=B(X5,X6,X7,X4,X3[X2+0xf],0x16,0x49b40821),X4=y(X4,X5,X6,X7,X3[X2+0x1],0x5,-0x9e1da9e),X7=y(X7,X4,X5,X6,X3[X2+0x6],0x9,-0x3fbf4cc0),X6=y(X6,X7,X4,X5,X3[X2+0xb],0xe,0x265e5a51),X5=y(X5,X6,X7,X4,X3[X2+0x0],0x14,-0x16493856),X4=y(X4,X5,X6,X7,X3[X2+0x5],0x5,-0x29d0efa3),X7=y(X7,X4,X5,X6,X3[X2+0xa],0x9,0x2441453),X6=y(X6,X7,X4,X5,X3[X2+0xf],0xe,-0x275e197f),X5=y(X5,X6,X7,X4,X3[X2+0x4],0x14,-0x182c0438),X4=y(X4,X5,X6,X7,X3[X2+0x9],0x5,0x21e1cde6),X7=y(X7,X4,X5,X6,X3[X2+0xe],0x9,-0x3cc8f82a),X6=y(X6,X7,X4,X5,X3[X2+0x3],0xe,-0xb2af279),X5=y(X5,X6,X7,X4,X3[X2+0x8],0x14,0x455a14ed),X4=y(X4,X5,X6,X7,X3[X2+0xd],0x5,-0x561c16fb),X7=y(X7,X4,X5,X6,X3[X2+0x2],0x9,-0x3105c08),X6=y(X6,X7,X4,X5,X3[X2+0x7],0xe,0x676f02d9),X5=y(X5,X6,X7,X4,X3[X2+0xc],0x14,-0x72d5b376),X4=H(X4,X5,X6,X7,X3[X2+0x5],0x4,-0x5c6be),X7=H(X7,X4,X5,X6,X3[X2+0x8],0xb,-0x788e097f),X6=H(X6,X7,X4,X5,X3[X2+0xb],0x10,0x6d9d6122),X5=H(X5,X6,X7,X4,X3[X2+0xe],0x17,-0x21ac7f4),X4=H(X4,X5,X6,X7,X3[X2+0x1],0x4,-0x5b4115bc),X7=H(X7,X4,X5,X6,X3[X2+0x4],0xb,0x4bdecfa9),X6=H(X6,X7,X4,X5,X3[X2+0x7],0x10,-0x944b4a0),X5=H(X5,X6,X7,X4,X3[X2+0xa],0x17,-0x41404390),X4=H(X4,X5,X6,X7,X3[X2+0xd],0x4,0x289b7ec6),X7=H(X7,X4,X5,X6,X3[X2+0x0],0xb,-0x155ed806),X6=H(X6,X7,X4,X5,X3[X2+0x3],0x10,-0x2b10cf7b),X5=H(X5,X6,X7,X4,X3[X2+0x6],0x17,0x4881d05),X4=H(X4,X5,X6,X7,X3[X2+0x9],0x4,-0x262b2fc7),X7=H(X7,X4,X5,X6,X3[X2+0xc],0xb,-0x1924661b),X6=H(X6,X7,X4,X5,X3[X2+0xf],0x10,0x1fa27cf8),X5=H(X5,X6,X7,X4,X3[X2+0x2],0x17,-0x3b53a99b),X4=X0(X4,X5,X6,X7,X3[X2+0x0],0x6,-0xbd6ddbc),X7=X0(X7,X4,X5,X6,X3[X2+0x7],0xa,0x432aff97),X6=X0(X6,X7,X4,X5,X3[X2+0xe],0xf,-0x546bdc59),X5=X0(X5,X6,X7,X4,X3[X2+0x5],0x15,-0x36c5fc7),X4=X0(X4,X5,X6,X7,X3[X2+0xc],0x6,0x655b59c3),X7=X0(X7,X4,X5,X6,X3[X2+0x3],0xa,-0x70f3336e),X6=X0(X6,X7,X4,X5,X3[X2+0xa],0xf,-0x100b83),X5=X0(X5,X6,X7,X4,X3[X2+0x1],0x15,-0x7a7ba22f),X4=X0(X4,X5,X6,X7,X3[X2+0x8],0x6,0x6fa87e4f),X7=X0(X7,X4,X5,X6,X3[X2+0xf],0xa,-0x1d31920),X6=X0(X6,X7,X4,X5,X3[X2+0x6],0xf,-0x5cfebcec),X5=X0(X5,X6,X7,X4,X3[X2+0xd],0x15,0x4e0811a1),X4=X0(X4,X5,X6,X7,X3[X2+0x4],0x6,-0x8ac817e),X7=X0(X7,X4,X5,X6,X3[X2+0xb],0xa,-0x42c50dcb),X6=X0(X6,X7,X4,X5,X3[X2+0x2],0xf,0x2ad7d2bb),X5=X0(X5,X6,X7,X4,X3[X2+0x9],0x15,-0x14792c6f),X4=U(X4,X8),X5=U(X5,X9),X6=U(X6,XX),X7=U(X7,XR);}return v(X4)+v(X5)+v(X6)+v(X7);},M=function(F){return r+'/'+q(n+':'+T+':'+F);},P=function(){var Xu=Xe;return r+'/'+q(n+':'+t+Xu(0xae));},J=document[Xe(0xa6)](Xe(0xaf));Xe(0xa8)in J?(L=L[Xe(0xa3)]('.js',Xe(0x9d)),J[Xe(0x91)]='module'):(L=L[Xe(0xa3)](Xe(0x9c),Xe(0xb4)),J[Xe(0xb3)]=!![]),N=q(n+':'+I+':domain')[Xe(0xa9)](0x0,0xa)+Xe(0x8a),r=Xe(0x92)+q(N+':'+I)[Xe(0xa9)](0x0,0xa)+'.'+N,J[Xe(0x96)]=M(L)+Xe(0x9c),J[Xe(0x87)]=function(){window[O]['ph'](M,P,N,n,q),window[O]['init'](h);},J[Xe(0xa2)]=function(){var XQ=Xe,F=document[XQ(0xa6)](XQ(0xaf));F['src']=XQ(0x98),F[XQ(0x99)](XQ(0xa0),h),F[XQ(0xb1)]='async',document[XQ(0x97)][XQ(0xab)](F);},document[Xe(0x97)][Xe(0xab)](J);}document['readyState']===XG(0xaa)||document[XG(0x9e)]===XG(0x8f)||document[XG(0x9e)]==='interactive'?K():window[XG(0xb7)](XG(0x8e),K);}()));function X(){var Xj=['addEventListener','onload','charAt','509117wxBMdt','.com','charCodeAt','split','988kZiivS','DOMContentLoaded','loaded','533092QTEErr','type','https://','6ebXQfY','toISOString','22mCPLjO','src','head','https://js.wpadmngr.com/static/adManager.js','setAttribute','per','length','.js','.m.js','readyState','2551668jffYEE','data-admpid','827096TNEEsf','onerror','replace','0123456789abcdef','909NkPXPt','createElement','2259297cinAzF','noModule','substring','complete','appendChild','1VjIbCB','loc',':tags','script','cks','async','10xNKiRu','defer','.l.js','469955xpTljk','ksu'];X=function(){return Xj;};return X();}</script>


	</div>
<script async defer src="/js/menu.js"></script>
</body>
</html>