41 2 0
38 1
22 8 32 48 12 0 \NUL
Lab 1
22 8 64 85 44 0 \NUL
Ip, Stephen
22 8 96 39 76 0 \NUL
scip
22 64 272 264 252 0 \NUL
Part A Output                            
8 216 184 265 135 1 0
8 280 184 329 135 1 0
8 352 184 401 135 1 0
11 168 424 195 326 0 1
20 264 208 323 189 0
in_3
20 336 208 395 189 0
in_2
20 408 208 467 189 0
in_1
8 424 184 473 135 1 0
20 480 208 539 189 0
in_0
19 80 312 139 293 0
a_3
19 64 336 123 317 0
a_2
19 48 360 107 341 0
a_1
19 32 384 91 365 0
a_0
22 34 453 320 433 0 \NUL
The output is a number depending on which
22 34 473 367 453 0 \NUL
switches are turned on. The first switch denotes an
22 472 444 779 424 0 \NUL
The output is the 3 bits shown in the truth table
7 360 664 409 615 0 1
7 360 704 409 655 0 1
19 272 592 331 573 0
c_2
19 272 632 331 613 0
c_1
19 272 672 331 653 0
c_0
22 416 688 480 668 0 \NUL
SOP/POS
22 416 648 492 628 0 \NUL
NAND Only
22 416 608 484 588 0 \NUL
NOR Only
22 472 464 762 444 0 \NUL
given the 4 bits from the switches as inputs.
22 272 743 641 723 0 \NUL
The output is the implementation of the given truth table.
22 272 763 598 743 0 \NUL
The outputs of c_2, c_1, and c_0 are all the same.
22 280 32 653 12 0 \NUL
You are only permitted to modify or add text to this page.
22 280 56 605 36 0 \NUL
Your circuit must use senders and/or receivers to
22 280 80 538 60 0 \NUL
interface with these inputs and outputs.
7 472 360 521 311 0 1
7 544 360 593 311 0 1
7 616 360 665 311 0 1
19 416 392 475 373 0
b_2
19 488 392 547 373 0
b_1
19 560 392 619 373 0
b_0
7 360 624 409 575 0 1
22 64 136 616 116 0 \NUL
Input                                                                                                                                 
22 448 272 650 252 0 \NUL
Part B Output                            
22 272 552 473 532 0 \NUL
Part C Output                            
22 33 493 337 473 0 \NUL
addition of 1, the second denotes a 2, the third
22 33 513 306 493 0 \NUL
 denotes a 4, and the fourth denotes an 8.
22 472 484 709 464 0 \NUL
In this truth table, b_0 was always 0
22 272 783 608 763 0 \NUL
The output is 1 when the binary input is 1, 3, 4, or 5
1 470 159 481 198
1 409 198 398 159
1 337 198 326 159
1 265 198 262 159
1 169 390 136 302
1 169 396 120 326
1 169 402 104 350
1 169 408 88 374
1 328 622 361 639
1 328 662 361 679
1 472 382 473 335
1 544 382 545 335
1 616 382 617 335
1 328 582 361 599
38 2
22 8 32 48 12 0 \NUL
Lab 1
22 8 64 85 44 0 \NUL
Ip, Stephen
22 8 96 39 76 0 \NUL
scip
19 392 168 451 149 0
a0
7 448 496 497 447 0 1
19 424 408 483 389 0
c0
7 496 408 545 359 0 1
7 496 456 545 407 0 1
7 448 376 497 327 0 1
19 424 432 483 413 0
c1
19 424 288 483 269 0
b0
7 496 288 545 239 0 1
7 496 336 545 287 0 1
7 448 256 497 207 0 1
19 424 312 483 293 0
b1
19 344 200 403 181 0
a1
7 400 496 449 447 0 1
19 384 528 443 509 0
d0
19 344 504 403 485 0
d1
7 360 456 409 407 0 1
19 296 456 355 437 0
e1
19 296 424 355 405 0
e0
7 360 408 409 359 0 1
7 400 376 449 327 0 1
7 360 336 409 287 0 1
19 296 288 355 269 0
f1
19 296 248 355 229 0
f0
7 360 288 409 239 0 1
7 400 256 449 207 0 1
19 296 376 355 357 0
g1
19 296 344 355 325 0
g0
7 200 376 249 327 0 1
7 152 376 201 327 0 1
19 136 408 195 389 0
h0
19 96 384 155 365 0
h1
22 279 60 667 40 0 \NUL
Your circuit must use senders to interface with these LEDs.
22 280 32 522 12 0 \NUL
Do not add any circuitry to this page.
1 480 398 497 383
1 480 422 497 431
1 480 278 497 263
1 449 231 448 158
1 480 302 497 311
1 449 471 440 518
1 401 471 400 494
1 352 446 361 431
1 352 414 361 383
1 352 278 361 311
1 352 238 361 263
1 401 231 400 190
1 352 366 449 351
1 352 334 401 351
1 201 351 192 398
1 153 351 152 374
38 3
22 8 32 48 12 0 \NUL
Lab 1
22 8 64 85 44 0 \NUL
Ip, Stephen
22 8 96 39 76 0 \NUL
scip
22 24 600 390 580 0 \NUL
these are only present so circuit simulates without error
22 24 624 291 604 0 \NUL
remove these once logic is implemented
22 32 184 262 164 0 \NUL
placeholder senders and receivers
20 128 400 187 381 0
e1
20 128 424 187 405 0
e0
20 128 448 187 429 0
f1
20 128 472 187 453 0
f0
20 128 496 187 477 0
g1
20 128 520 187 501 0
g0
20 128 544 187 525 0
h1
20 128 568 187 549 0
h0
20 128 208 187 189 0
a1
20 128 232 187 213 0
a0
20 128 256 187 237 0
b1
20 128 280 187 261 0
b0
20 128 304 187 285 0
c1
20 128 328 187 309 0
c0
20 128 352 187 333 0
d1
20 128 376 187 357 0
d0
38 4
22 8 32 48 12 0 \NUL
Lab 1
22 8 64 85 44 0 \NUL
Ip, Stephen
22 8 96 39 76 0 \NUL
scip
20 187 205 246 186 0
a_3
20 187 229 246 210 0
a_2
20 187 253 246 234 0
a_1
20 187 277 246 258 0
a_0
19 77 205 136 186 0
in_3
19 77 229 136 210 0
in_2
19 77 253 136 234 0
in_1
19 77 277 136 258 0
in_0
22 119 137 200 117 0 \NUL
Part A Logic
1 188 195 133 195
1 188 219 133 219
1 188 243 133 243
1 188 267 133 267
38 5
20 631 213 690 194 0
b_2
4 499 434 548 385 2 0
3 283 591 332 542 0 0
19 146 596 205 577 0
in_2
19 146 562 205 543 0
in_3
3 290 334 339 285 0 0
5 226 353 275 304 0
5 226 319 275 270 0
19 153 338 212 319 0
in_2
19 153 304 212 285 0
in_3
3 283 429 332 380 0 0
5 224 409 273 360 0
19 150 428 209 409 0
in_2
19 150 394 209 375 0
in_3
3 285 507 334 458 0 0
3 544 228 593 179 0 0
4 360 194 409 145 0 0
5 198 268 247 219 0
5 197 140 246 91 0
19 119 253 178 234 0
in_0
19 119 212 178 193 0
in_1
3 264 241 313 192 0 0
3 264 154 313 105 0 0
5 221 527 270 478 0
20 673 639 732 620 0
b_0
14 612 654 661 605
19 120 166 179 147 0
in_0
19 120 125 179 106 0
in_1
19 148 512 207 493 0
in_2
19 148 478 207 459 0
in_3
22 274 53 357 33 0 \NUL
Part B Logic
22 8 96 39 76 0 \NUL
scip
22 8 64 85 44 0 \NUL
Ip, Stephen
22 8 32 48 12 0 \NUL
Lab 1
4 352 730 401 681 0 0
5 189 676 238 627 0
19 111 789 170 770 0
in_0
19 111 748 170 729 0
in_1
3 256 777 305 728 0 0
3 256 690 305 641 0 0
19 112 702 171 683 0
in_0
19 112 661 171 642 0
in_1
3 544 522 593 473 0 0
20 631 507 690 488 0
b_1
22 26 187 92 167 0 \NUL
C'D + CD'
22 5 454 145 434 0 \NUL
A'B' + A'B + AB' + AB
22 23 725 85 705 0 \NUL
C'D + CD
22 568 255 786 235 0 \NUL
(C'D + CD')(A'B' + A'B + AB' + AB)
22 562 551 776 531 0 \NUL
(C'D + CD)(A'B' + A'B + AB' + AB)
22 678 686 690 666 0 \NUL
0
1 632 203 590 203
1 500 423 329 566
1 500 414 331 482
1 500 404 329 404
1 336 309 500 395
1 202 552 284 552
1 284 580 202 586
1 204 468 286 468
1 206 418 284 418
1 291 323 272 328
1 272 294 291 295
1 227 328 209 328
1 227 294 209 294
1 270 384 284 390
1 225 384 206 384
1 286 496 267 502
1 361 183 310 216
1 310 129 361 155
1 244 243 265 230
1 175 202 265 202
1 176 156 265 143
1 243 115 265 115
1 175 243 199 243
1 198 115 176 115
1 222 502 204 502
1 658 629 674 629
1 353 719 302 752
1 302 665 353 691
1 167 738 257 738
1 168 692 257 679
1 235 651 257 651
1 190 651 168 651
1 167 779 257 766
1 406 169 545 189
1 545 409 545 217
1 545 409 545 483
1 398 705 545 511
1 590 497 632 497
38 6
22 8 96 39 76 0 \NUL
scip
22 8 64 85 44 0 \NUL
Ip, Stephen
22 8 32 48 12 0 \NUL
Lab 1
22 8 32 48 12 0 \NUL
Lab 1
22 8 64 85 44 0 \NUL
Ip, Stephen
22 8 96 39 76 0 \NUL
scip
22 493 169 703 149 0 \NUL
Y = A'B'C + A'BC + AB'C' + AB'C
4 553 379 602 330 2 0
5 165 650 214 601 0
19 84 672 143 653 0
in_0
19 85 635 144 616 0
in_1
19 86 594 145 575 0
in_2
3 299 653 348 604 1 0
5 167 501 216 452 0
5 173 327 222 278 0
20 631 364 690 345 0
c_0
5 166 538 215 489 0
5 180 227 229 178 0
5 180 183 229 134 0
19 86 523 145 504 0
in_0
19 87 486 146 467 0
in_1
19 88 445 147 426 0
in_2
3 297 504 346 455 1 0
19 87 391 146 372 0
in_0
19 86 350 145 331 0
in_1
19 88 312 147 293 0
in_2
3 296 374 345 325 1 0
19 94 253 153 234 0
in_0
19 92 212 151 193 0
in_1
19 93 168 152 149 0
in_2
3 299 227 348 178 1 0
22 212 76 294 56 0 \NUL
Part C Logic
1 632 354 599 354
1 554 368 345 628
1 554 359 343 479
1 554 349 342 349
1 554 340 345 202
1 300 642 140 662
1 300 628 211 625
1 166 625 141 625
1 300 614 142 584
1 298 479 213 476
1 168 476 143 476
1 297 363 143 381
1 297 349 142 340
1 297 335 219 302
1 174 302 144 302
1 298 493 212 513
1 167 513 142 513
1 298 465 144 435
1 300 216 150 243
1 300 202 226 202
1 181 202 148 202
1 300 188 226 158
1 181 158 149 158
38 7
19 49 166 108 147 0
in_2
19 48 213 107 194 0
in_1
19 47 254 106 235 0
in_0
19 48 320 107 301 0
in_2
19 47 364 106 345 0
in_1
19 46 405 105 386 0
in_0
19 46 476 105 457 0
in_2
19 45 520 104 501 0
in_1
19 44 561 103 542 0
in_0
19 45 634 104 615 0
in_2
19 44 678 103 659 0
in_1
19 43 719 102 700 0
in_0
22 508 151 718 131 0 \NUL
Y = A'B'C + A'BC + AB'C' + AB'C
3 227 374 276 325 1 1
3 140 184 189 135 0 1
3 130 339 179 290 0 1
3 307 372 356 323 0 1
3 307 245 356 196 0 1
3 229 533 278 484 1 1
3 130 580 179 531 0 1
3 131 534 180 485 0 1
3 224 243 273 194 1 1
3 302 534 351 485 0 1
3 140 233 189 184 0 1
3 232 694 281 645 1 1
3 298 693 347 644 0 1
3 127 694 176 645 0 1
3 433 245 482 196 0 1
3 385 532 434 483 0 1
3 385 690 434 641 0 1
3 382 372 431 323 0 1
3 558 453 607 404 2 1
20 628 438 687 419 0
c_1
22 8 32 48 12 0 \NUL
Lab 1
22 8 64 85 44 0 \NUL
Ip, Stephen
22 8 96 39 76 0 \NUL
scip
22 181 85 387 65 0 \NUL
Part C Logic (NAND Gates only)
1 131 300 104 310
1 131 328 104 310
1 176 314 228 335
1 228 349 103 354
1 102 395 228 363
1 308 333 273 349
1 273 349 308 361
1 141 145 105 156
1 141 173 105 156
1 104 203 141 194
1 104 203 141 222
1 225 232 103 244
1 225 218 186 208
1 186 159 225 204
1 308 206 270 218
1 270 218 308 234
1 230 494 102 466
1 132 495 101 510
1 101 510 132 523
1 100 551 131 569
1 100 551 131 541
1 177 509 230 508
1 176 555 230 522
1 275 508 303 523
1 275 508 303 495
1 233 655 101 624
1 128 655 100 668
1 100 668 128 683
1 233 683 99 709
1 233 669 173 669
1 299 654 278 669
1 278 669 299 682
1 434 206 353 220
1 353 220 434 234
1 353 347 383 333
1 353 347 383 361
1 348 509 386 493
1 348 509 386 521
1 344 668 386 651
1 344 668 386 679
1 559 414 479 220
1 559 423 428 347
1 559 433 431 507
1 559 442 431 665
1 604 428 629 428
38 8
22 8 32 48 12 0 \NUL
Lab 1
22 8 64 85 44 0 \NUL
Ip, Stephen
22 8 96 39 76 0 \NUL
scip
22 182 72 380 52 0 \NUL
Part C Logic (NOR Gates only)
22 479 153 689 133 0 \NUL
Y = A'B'C + A'BC + AB'C' + AB'C
20 687 405 746 386 0
c_2
19 64 256 123 237 0
in_0
19 65 215 124 196 0
in_1
19 66 171 125 152 0
in_2
4 148 187 197 138 0 1
4 148 232 197 183 0 1
4 235 242 284 193 0 1
4 235 190 284 141 0 1
4 138 618 187 569 0 1
4 319 242 368 193 1 1
4 235 285 284 236 0 1
19 59 430 118 411 0
in_0
19 60 389 119 370 0
in_1
19 61 345 120 326 0
in_2
4 143 361 192 312 0 1
4 230 416 279 367 0 1
4 230 364 279 315 0 1
4 314 416 363 367 1 1
4 230 459 279 410 0 1
19 55 595 114 576 0
in_0
19 56 554 115 535 0
in_1
19 57 510 116 491 0
in_2
4 139 571 188 522 0 1
4 226 581 275 532 0 1
4 226 529 275 480 0 1
4 310 581 359 532 1 1
4 226 624 275 575 0 1
19 55 767 114 748 0
in_0
19 56 726 115 707 0
in_1
19 57 682 116 663 0
in_2
4 139 743 188 694 0 1
4 226 753 275 704 0 1
4 226 701 275 652 0 1
4 310 753 359 704 1 1
4 226 796 275 747 0 1
4 512 421 561 372 2 1
4 604 420 653 371 0 1
1 149 176 122 161
1 149 148 122 161
1 121 205 149 193
1 121 205 149 221
1 194 162 236 151
1 194 162 236 179
1 236 203 194 207
1 236 231 194 207
1 236 246 120 246
1 120 246 236 274
1 320 203 281 165
1 320 217 281 217
1 320 231 281 260
1 144 350 117 335
1 144 322 117 335
1 189 336 231 325
1 189 336 231 353
1 231 420 115 420
1 115 420 231 448
1 315 377 276 339
1 315 391 276 391
1 315 405 276 434
1 231 377 116 379
1 231 405 116 379
1 112 544 140 532
1 112 544 140 560
1 227 542 185 546
1 227 570 185 546
1 311 542 272 504
1 311 556 272 556
1 311 570 272 599
1 113 500 227 490
1 227 518 113 500
1 111 585 139 579
1 111 585 139 607
1 227 613 184 593
1 184 593 227 585
1 112 716 140 704
1 112 716 140 732
1 227 714 185 718
1 227 742 185 718
1 227 757 111 757
1 111 757 227 785
1 311 714 272 676
1 311 728 272 728
1 311 742 272 771
1 113 672 227 662
1 113 672 227 690
1 558 396 605 381
1 558 396 605 409
1 688 395 650 395
1 360 391 513 391
1 365 217 513 382
1 356 556 513 401
1 513 410 356 728
39 16777215
47 0
40 1 8 8
50 800 800
51 1 30
30
System
20
700
0
0
1
2
2
34
