# VHDL-Ring-Network-Desig

# üõ∞Ô∏è R√©seau de Communication en Anneau (VHDL)

Projet de conception num√©rique r√©alis√© dans le cadre de l'ann√©e universitaire 2025-2026 (**4EII**).  
Ce projet porte sur la mod√©lisation et la simulation d'un **r√©seau de communication synchrone** structur√© en anneau, impl√©ment√© en VHDL.

---

## üìã Pr√©sentation du projet

L'objectif est de concevoir un syst√®me de communication par paquets entre plusieurs n≈ìuds. Chaque n≈ìud est capable de router des donn√©es, de s'auto-tester et de communiquer avec des destinataires sp√©cifiques au sein d'une grille param√©trable.

### Sp√©cifications techniques
* **Format des trames** : 8 bits (4 bits d'adresse | 4 bits de message).
* **Topologie** : Anneau ferm√©, structur√© en grille $N \times N$ (avec $1 < N < 5$).
* **Priorit√© des flux** :
    1.  **Auto-test (Priorit√© Max)** : Envoi d'une trame de diagnostic (`0x"C"`) pour v√©rifier l'int√©grit√© de l'anneau.
    2.  **Relayage** : Transmission prioritaire des trames re√ßues si l'adresse ne correspond pas au n≈ìud courant.
    3.  **R√©ception** : Extraction du message vers `MESS_OUT` si l'adresse correspond.
    4.  **√âmission locale** : Envoi de `MESS_IN` si aucune trame n'est en transit.
    5.  **Idle** : √âmission d'une trame par d√©faut (`0xF0`) avec message "VIDE".

---

## üèóÔ∏è Architecture du N≈ìud

Chaque entit√© `Node` est autonome et synchrone sur front montant d'horloge.



### Interface (Entr√©es/Sorties)
| Port | Description | Type VHDL | Direction |
| :--- | :--- | :--- | :--- |
| **CLK** | Horloge (front montant synchrone) | `std_logic` | **in** |
| **TR_IN** | Entr√©e des trames (8 bits) | `std_logic_vector(7 downto 0)` | **in** |
| **TR_OUT** | Sortie des trames (8 bits) | `std_logic_vector(7 downto 0)` | **out** |
| **TEST_IN** | Demande d‚Äôauto-test | `std_logic` | **in** |
| **TEST_OK** | R√©sultat d‚Äôauto-test | `std_logic` | **out** |
| **ENV_MES** | Demande d‚Äôenvoi d‚Äôun message | `std_logic` | **in** |
| **MESS_IN** | Message √† envoyer (4 bits) | `std_logic_vector(3 downto 0)` | **in** |
| **MESS_OUT** | Message r√©ceptionn√© (4 bits) | `std_logic_vector(3 downto 0)` | **out** |

### Comportement d'nu noeud
![Sch√©ma bloc du comportement d‚Äôun noeud](img/Schema_bloc.png)
---

## üï∏Ô∏è Structure du R√©seau

Le r√©seau est g√©n√©r√© de mani√®re structurelle via des boucles `GENERATE`. 

* **Adressage Statique** : Les adresses courantes sont d√©finies via une constante 2D (matrice d'adresses).
* **Destinations Sym√©triques** : Chaque n≈ìud cible automatiquement la position $(N-1-i, N-1-j)$.
* **Interconnexion** : Seuls les n≈ìuds "Haut-Gauche" et "Bas-Droite" exposent leurs interfaces de contr√¥le vers l'ext√©rieur du syst√®me global.



---

## üß™ Simulation et Validation

La validation a √©t√© effectu√©e sous **ModelSim** avec les sc√©narios suivants :

1.  **Test unitaire du N≈ìud** : Validation des priorit√©s de routage (Adresse 5 vers 8). ![Sch√©ma bloc du comportement d‚Äôun noeud](img/Noeud.png)
2.  **Test d'Auto-test** : V√©rification de la boucle compl√®te du message `0x"C"`.
3.  **Test de communication r√©seau** : Envoi de messages entre les n≈ìuds d'extr√©mit√©.

![Sch√©ma bloc du comportement d‚Äôun noeud](img/Reseau.png)
> **Note :** Toutes les sorties sont synchrones pour garantir la stabilit√© des signaux lors du passage entre les n≈ìuds.

---

## üõ†Ô∏è Instructions de compilation

Pour simuler le projet sous ModelSim :

1.  Cr√©er la biblioth√®que : `vlib work`
2.  Compiler les fichiers :
    ```bash
    vcom Node.vhd
    vcom Reseau.vhd
    vcom Reseau_tb.vhd
    ```
3.  Lancer la simulation :
    ```bash
    vsim Reseau_tb
    ```

---
