# ğŸ§© DiseÃ±o con LÃ³gica Programable

Este repositorio contiene el conjunto de prÃ¡cticas desarrolladas en la materia **DiseÃ±o con LÃ³gica Programable**, enfocada en el uso de lenguajes de descripciÃ³n de hardware (HDL) y plataformas FPGA para implementar mÃ³dulos digitales funcionales. Se abordan desde decodificadores simples hasta perifÃ©ricos complejos como UART, VGA, y acelerÃ³metros.

## ğŸ“¦ Contenido del repositorio

Cada carpeta representa una prÃ¡cticas distinta desarrolladas en el curso:

- `01_decoder_bcd/` â†’ Decodificador BCD a 7 segmentos
- `02_counter_bcd/` â†’ Contador BCD con entrada de reloj, control Up/Down
- `03_pwm/` â†’ Generador de seÃ±al PWM (Pulse Width Modulation)
- `04_password/` â†’ Sistema de verificaciÃ³n de contraseÃ±a con teclado matricial
- `05_uart/` â†’ ComunicaciÃ³n serial UART TX/RX
- `06_vga/` â†’ GeneraciÃ³n de seÃ±al VGA con patrÃ³n de prueba
- `07_acelerometro/` â†’ Lectura e interpretaciÃ³n de datos de acelerÃ³metro vÃ­a SPI/I2C
- `08_cam/` â†’ Memoria CAM (Content Addressable Memory)

TambiÃ©n un challenge:
- `09_challenge_frecuencimetro/` â†’ Reto: FrecuencÃ­metro digital con visualizaciÃ³n

Y finalmente el examen, en el que se realizaron 2 prÃ¡cticas:
- `10_rom/` â†’ Examen final: Memoria ROM
- `11_cronometro/` â†’ Examen final: CronÃ³metro controlado

## ğŸ› ï¸ Herramientas utilizadas

- ğŸ–¥ï¸ **Intel Quartus Prime**  
- ğŸ”¬ **ModelSim** para simulaciones  
- ğŸ“º **DE10-Lite** FPGA Board  
- ğŸ’» **Verilog HDL**  
- ğŸ§ª **GTKWAVE / SignalTap** (para depuraciÃ³n)  
- ğŸ§° PerifÃ©ricos: displays, teclado matricial, UART, acelerÃ³metro, VGA, servos

## ğŸ“‚ Estructura de cada prÃ¡ctica

/[nombre_practica]/
â”‚
â”œâ”€â”€ src/ â†’ CÃ³digo fuente en Verilog
â”œâ”€â”€ sim/ â†’ Testbenches y simulaciones
â”œâ”€â”€ docs/ â†’ Reporte o bitÃ¡cora tÃ©cnica
â”œâ”€â”€ fpga/ â†’ Archivos para programaciÃ³n en la FPGA
â””â”€â”€ img/ â†’ Diagramas, capturas de simulaciÃ³n o funcionamiento

