`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 2024/10/07 14:50:21
// Design Name: 
// Module Name: my_module_tb
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module my_module_tb(); // NO I/O Port
  
// reg // INPUT Stimuli
// wire // OUTPUT Monitor
  
my_module uut( // UUT : Unit Under Test
    .A  (4'b1011),
    .B  (4'b0001),
    .C  (1'b0)
    );
    
endmodule
