42

IC0,M1I,M2I,AC0,P3	1	1
a	IC1,M1I,M2I,AC0,P2	c	o

IC0,M1B,M2B,AC0,P1	0	3
a	IC1,M1B,M2B,AC0,P0	c	o
d1pu	IC0,M1I,M2B,AC0,P1	c	o
d2pu	IC0,M1B,M2I,AC0,P1	c	o

IC0,M1B,M2B,AC1,P0	0	2
d1pu	IC0,M1I,M2B,AC1,P0	c	o
d2pu	IC0,M1B,M2I,AC1,P0	c	o

IC0,M1B,M2I,AC0,P0	0	1
rdo	IC0,M1B,M2I,AC0,P2	c	o

IC0,M1B,M2I,AC0,P1	0	4
a	IC1,M1B,M2I,AC0,P0	c	o
a	IC1,M1B,M2I,AC0,P0	c	o
a2do	IC0,M1B,M2B,AC0,P1	c	o
d2do	IC0,M1B,M2I,AC1,P1	c	o

IC0,M1B,M2I,AC0,P2	0	2
a	IC1,M1B,M2I,AC0,P1	c	o
d1pu	IC0,M1I,M2I,AC0,P2	c	o

IC0,M1B,M2I,AC1,P0	0	2
a2do	IC0,M1B,M2B,AC1,P0	c	o
d2do	IC0,M1B,M2I,AC2,P0	c	o

IC0,M1B,M2I,AC1,P1	0	2
a	IC1,M1B,M2I,AC1,P0	c	o
d1pu	IC0,M1I,M2I,AC1,P1	c	o

IC0,M1B,M2I,AC2,P0	0	2
d1pu	IC0,M1I,M2I,AC2,P0	c	o
rpu	IC0,M1B,M2I,AC0,P0	c	o

IC0,M1I,M2B,AC0,P0	0	1
rdo	IC0,M1I,M2B,AC0,P2	c	o

IC0,M1I,M2B,AC0,P1	0	2
a	IC1,M1I,M2B,AC0,P0	c	o
d1do	IC0,M1I,M2B,AC1,P1	c	o

IC0,M1I,M2B,AC0,P2	0	2
a	IC1,M1I,M2B,AC0,P1	c	o
d2pu	IC0,M1I,M2I,AC0,P2	c	o

IC0,M1I,M2B,AC1,P0	0	1
d1do	IC0,M1I,M2B,AC2,P0	c	o

IC0,M1I,M2B,AC1,P1	0	2
a	IC1,M1I,M2B,AC1,P0	c	o
d2pu	IC0,M1I,M2I,AC1,P1	c	o

IC0,M1I,M2B,AC2,P0	0	2
d2pu	IC0,M1I,M2I,AC2,P0	c	o
rpu	IC0,M1I,M2B,AC0,P0	c	o

IC0,M1I,M2I,AC0,P1	0	2
rdo	IC0,M1I,M2I,AC0,P3	c	o
a	IC1,M1I,M2I,AC0,P0	c	o

IC0,M1I,M2I,AC0,P2	0	6
a	IC1,M1I,M2I,AC0,P1	c	o
a	IC1,M1I,M2I,AC0,P1	c	o
a	IC1,M1I,M2I,AC0,P1	c	o
a1do	IC0,M1B,M2I,AC0,P2	c	o
d1do	IC0,M1I,M2I,AC1,P2	c	o
d2do	IC0,M1I,M2I,AC1,P2	c	o

IC0,M1I,M2I,AC1,P0	0	1
rdo	IC0,M1I,M2I,AC1,P2	c	o

IC0,M1I,M2I,AC1,P1	0	6
a	IC1,M1I,M2I,AC1,P0	c	o
a	IC1,M1I,M2I,AC1,P0	c	o
a	IC1,M1I,M2I,AC1,P0	c	o
a1do	IC0,M1B,M2I,AC1,P1	c	o
d2do	IC0,M1I,M2I,AC2,P1	c	o
d1do	IC0,M1I,M2I,AC2,P1	c	o

IC0,M1I,M2I,AC1,P2	0	1
a	IC1,M1I,M2I,AC1,P1	c	o

IC0,M1I,M2I,AC2,P0	0	3
a1do	IC0,M1B,M2I,AC2,P0	c	o
d1do	IC0,M1I,M2I,AC3,P0	c	o
d2do	IC0,M1I,M2I,AC3,P0	c	o

IC0,M1I,M2I,AC2,P1	0	2
a	IC1,M1I,M2I,AC2,P0	c	o
rpu	IC0,M1I,M2I,AC0,P1	c	o

IC0,M1I,M2I,AC3,P0	0	1
rpu	IC0,M1I,M2I,AC1,P0	c	o

IC1,M1B,M2B,AC0,P0	0	2
d1pu	IC1,M1I,M2B,AC0,P0	c	o
d2pu	IC1,M1B,M2I,AC0,P0	c	o

IC1,M1B,M2I,AC0,P0	0	2
a2do	IC1,M1B,M2B,AC0,P0	c	o
d2do	IC1,M1B,M2I,AC1,P0	c	o

IC1,M1B,M2I,AC0,P1	0	3
a	IC2,M1B,M2I,AC0,P0	c	o
a2pu	IC0,M1B,M2I,AC0,P1	c	o
d1pu	IC1,M1I,M2I,AC0,P1	c	o

IC1,M1B,M2I,AC1,P0	0	2
a2pu	IC0,M1B,M2I,AC1,P0	c	o
d1pu	IC1,M1I,M2I,AC1,P0	c	o

IC1,M1I,M2B,AC0,P0	0	1
d1do	IC1,M1I,M2B,AC1,P0	c	o

IC1,M1I,M2B,AC0,P1	0	2
a	IC2,M1I,M2B,AC0,P0	c	o
d2pu	IC1,M1I,M2I,AC0,P1	c	o

IC1,M1I,M2B,AC1,P0	0	1
d2pu	IC1,M1I,M2I,AC1,P0	c	o

IC1,M1I,M2I,AC0,P0	0	1
rdo	IC1,M1I,M2I,AC0,P2	c	o

IC1,M1I,M2I,AC0,P1	0	6
a	IC2,M1I,M2I,AC0,P0	c	o
a	IC2,M1I,M2I,AC0,P0	c	o
a	IC2,M1I,M2I,AC0,P0	c	o
a1do	IC1,M1B,M2I,AC0,P1	c	o
d1do	IC1,M1I,M2I,AC1,P1	c	o
d2do	IC1,M1I,M2I,AC1,P1	c	o

IC1,M1I,M2I,AC0,P2	0	2
a	IC2,M1I,M2I,AC0,P1	c	o
a1pu	IC0,M1I,M2I,AC0,P2	c	o

IC1,M1I,M2I,AC1,P0	0	3
a1do	IC1,M1B,M2I,AC1,P0	c	o
d2do	IC1,M1I,M2I,AC2,P0	c	o
d1do	IC1,M1I,M2I,AC2,P0	c	o

IC1,M1I,M2I,AC1,P1	0	2
a	IC2,M1I,M2I,AC1,P0	c	o
a1pu	IC0,M1I,M2I,AC1,P1	c	o

IC1,M1I,M2I,AC2,P0	0	2
a1pu	IC0,M1I,M2I,AC2,P0	c	o
rpu	IC1,M1I,M2I,AC0,P0	c	o

IC2,M1B,M2I,AC0,P0	0	2
a2pu	IC1,M1B,M2I,AC0,P0	c	o
d1pu	IC2,M1I,M2I,AC0,P0	c	o

IC2,M1I,M2B,AC0,P0	0	1
d2pu	IC2,M1I,M2I,AC0,P0	c	o

IC2,M1I,M2I,AC0,P0	0	3
a1do	IC2,M1B,M2I,AC0,P0	c	o
d1do	IC2,M1I,M2I,AC1,P0	c	o
d2do	IC2,M1I,M2I,AC1,P0	c	o

IC2,M1I,M2I,AC0,P1	0	2
a	IC3,M1I,M2I,AC0,P0	c	o
a1pu	IC1,M1I,M2I,AC0,P1	c	o

IC2,M1I,M2I,AC1,P0	0	1
a1pu	IC1,M1I,M2I,AC1,P0	c	o

IC3,M1I,M2I,AC0,P0	0	1
a1pu	IC2,M1I,M2I,AC0,P0	c	o

