index:       1
instruction: LOADI DS 100000_00000000_00000000;
ACC:         00000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000000
IN2_SIMPLE:  00000000_00000000_00000000_00000000
PC:          1
PC_SIMPLE:   1
SP:          0
SP_SIMPLE:   0
BAF:         0
BAF_SIMPLE:  0
CS:          0
CS_SIMPLE:   0
DS:          00000000_00100000_00000000_00000000
DS_SIMPLE:   00000000_00100000_00000000_00000000
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
  00003 ## load num1 and num2
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00000000
  00037 00000000_00000000_00000000_00000000
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 00000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- ACC <- IN1 <- IN2 <- SP <- BAF <- CS
  00001 MULTI DS 000000_00000100_00000000; <- PC
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       2
instruction: MULTI DS 000000_00000100_00000000;
ACC:         00000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000000
IN2_SIMPLE:  00000000_00000000_00000000_00000000
PC:          2
PC_SIMPLE:   2
SP:          0
SP_SIMPLE:   0
BAF:         0
BAF_SIMPLE:  0
CS:          0
CS_SIMPLE:   0
DS:          10000000_00000000_00000000_00000000
DS_SIMPLE:   00000000_00000000_00000000_00000000
SRAM:
  00000 JUMP 0; <- DS
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
  00003 ## load num1 and num2
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00000000
  00037 00000000_00000000_00000000_00000000
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 00000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- ACC <- IN1 <- IN2 <- SP <- BAF <- CS
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP; <- PC
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       3
instruction: MOVE DS SP;
ACC:         00000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000000
IN2_SIMPLE:  00000000_00000000_00000000_00000000
PC:          3
PC_SIMPLE:   3
SP:          2147483648
SP_SIMPLE:   0
BAF:         0
BAF_SIMPLE:  0
CS:          0
CS_SIMPLE:   0
DS:          10000000_00000000_00000000_00000000
DS_SIMPLE:   00000000_00000000_00000000_00000000
SRAM:
  00000 JUMP 0; <- SP <- DS
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
  00003 ## load num1 and num2
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00000000
  00037 00000000_00000000_00000000_00000000
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 00000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- ACC <- IN1 <- IN2 <- BAF <- CS
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF; <- PC
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       4
instruction: MOVE DS BAF;
ACC:         00000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000000
IN2_SIMPLE:  00000000_00000000_00000000_00000000
PC:          4
PC_SIMPLE:   4
SP:          2147483648
SP_SIMPLE:   0
BAF:         2147483648
BAF_SIMPLE:  0
CS:          0
CS_SIMPLE:   0
DS:          10000000_00000000_00000000_00000000
DS_SIMPLE:   00000000_00000000_00000000_00000000
SRAM:
  00000 JUMP 0; <- SP <- BAF <- DS
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
  00003 ## load num1 and num2
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00000000
  00037 00000000_00000000_00000000_00000000
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 00000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- ACC <- IN1 <- IN2 <- CS
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS; <- PC
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       5
instruction: MOVE DS CS;
ACC:         00000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000000
IN2_SIMPLE:  00000000_00000000_00000000_00000000
PC:          5
PC_SIMPLE:   5
SP:          2147483648
SP_SIMPLE:   0
BAF:         2147483648
BAF_SIMPLE:  0
CS:          2147483648
CS_SIMPLE:   0
DS:          10000000_00000000_00000000_00000000
DS_SIMPLE:   00000000_00000000_00000000_00000000
SRAM:
  00000 JUMP 0; <- SP <- BAF <- CS <- DS
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
  00003 ## load num1 and num2
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00000000
  00037 00000000_00000000_00000000_00000000
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 00000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- ACC <- IN1 <- IN2
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000; <- PC
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       6
instruction: ADDI SP 000000_00000000_00111000;
ACC:         00000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000000
IN2_SIMPLE:  00000000_00000000_00000000_00000000
PC:          6
PC_SIMPLE:   6
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483648
BAF_SIMPLE:  0
CS:          2147483648
CS_SIMPLE:   0
DS:          10000000_00000000_00000000_00000000
DS_SIMPLE:   00000000_00000000_00000000_00000000
SRAM:
  00000 JUMP 0; <- BAF <- CS <- DS
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
  00003 ## load num1 and num2
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00000000
  00037 00000000_00000000_00000000_00000000
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 00000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- ACC <- IN1 <- IN2
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010; <- PC
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       7
instruction: ADDI BAF 000000_00000000_00000010;
ACC:         00000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000000
IN2_SIMPLE:  00000000_00000000_00000000_00000000
PC:          7
PC_SIMPLE:   7
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483648
CS_SIMPLE:   0
DS:          10000000_00000000_00000000_00000000
DS_SIMPLE:   00000000_00000000_00000000_00000000
SRAM:
  00000 JUMP 0; <- CS <- DS
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00000000
  00037 00000000_00000000_00000000_00000000
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 00000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- ACC <- IN1 <- IN2
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011; <- PC
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       8
instruction: ADDI CS 000000_00000000_00000011;
ACC:         00000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000000
IN2_SIMPLE:  00000000_00000000_00000000_00000000
PC:          8
PC_SIMPLE:   8
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00000000
DS_SIMPLE:   00000000_00000000_00000000_00000000
SRAM:
  00000 JUMP 0; <- DS
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00000000
  00037 00000000_00000000_00000000_00000000
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 00000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- ACC <- IN1 <- IN2
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100; <- PC
  00009 MOVE CS PC;

index:       9
instruction: ADDI DS 000000_00000000_00100100;
ACC:         00000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000000
IN2_SIMPLE:  00000000_00000000_00000000_00000000
PC:          9
PC_SIMPLE:   9
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00000000 <- DS
  00037 00000000_00000000_00000000_00000000
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 00000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- ACC <- IN1 <- IN2
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC; <- PC

index:       10
instruction: MOVE CS PC;
ACC:         00000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000000
IN2_SIMPLE:  00000000_00000000_00000000_00000000
PC:          2147483651
PC_SIMPLE:   3
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- PC <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00000000 <- DS
  00037 00000000_00000000_00000000_00000000
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 00000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- ACC <- IN1 <- IN2
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       11
instruction: ## load num1 and num2
ACC:         00000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000000
IN2_SIMPLE:  00000000_00000000_00000000_00000000
PC:          2147483652
PC_SIMPLE:   4
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2; <- PC
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00000000 <- DS
  00037 00000000_00000000_00000000_00000000
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 00000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- ACC <- IN1 <- IN2
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       12
instruction: CALL INPUT IN2;
ACC:         00000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00001101
IN2_SIMPLE:  00000000_00000000_00000000_00001101
PC:          2147483653
PC_SIMPLE:   5
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC; <- PC
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00000000 <- DS
  00037 00000000_00000000_00000000_00000000
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 00000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- ACC <- IN1
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       13
instruction: CALL INPUT ACC;
ACC:         00000000_00000000_00000000_00001010
ACC_SIMPLE:  00000000_00000000_00000000_00001010
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00001101
IN2_SIMPLE:  00000000_00000000_00000000_00001101
PC:          2147483654
PC_SIMPLE:   6
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000; <- PC
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00000000 <- DS
  00037 00000000_00000000_00000000_00000000
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 00000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- IN1
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       14
instruction: STOREIN DS ACC 000000_00000000_00000000;
ACC:         00000000_00000000_00000000_00001010
ACC_SIMPLE:  00000000_00000000_00000000_00001010
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00001101
IN2_SIMPLE:  00000000_00000000_00000000_00001101
PC:          2147483655
PC_SIMPLE:   7
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC; <- PC
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00001010 <- DS
  00037 00000000_00000000_00000000_00000000
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 00000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- IN1
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       15
instruction: CALL INPUT ACC;
ACC:         00000000_00000000_00000000_00001100
ACC_SIMPLE:  00000000_00000000_00000000_00001100
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00001101
IN2_SIMPLE:  00000000_00000000_00000000_00001101
PC:          2147483656
PC_SIMPLE:   8
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001; <- PC
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00001010 <- DS
  00037 00000000_00000000_00000000_00000000
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 00000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- IN1
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       16
instruction: STOREIN DS ACC 000000_00000000_00000001;
ACC:         00000000_00000000_00000000_00001100
ACC_SIMPLE:  00000000_00000000_00000000_00001100
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00001101
IN2_SIMPLE:  00000000_00000000_00000000_00001101
PC:          2147483657
PC_SIMPLE:   9
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2 <- PC
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00001010 <- DS
  00037 00000000_00000000_00000000_00001100
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 00000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- IN1
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       17
instruction: ## test num1 <= num2
ACC:         00000000_00000000_00000000_00001100
ACC_SIMPLE:  00000000_00000000_00000000_00001100
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00001101
IN2_SIMPLE:  00000000_00000000_00000000_00001101
PC:          2147483658
PC_SIMPLE:   10
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001; <- PC
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00001010 <- DS
  00037 00000000_00000000_00000000_00001100
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 00000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- IN1
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       18
instruction: LOADI ACC 000000_00000000_00000001;
ACC:         00000000_00000000_00000000_00000001
ACC_SIMPLE:  00000000_00000000_00000000_00000001
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00001101
IN2_SIMPLE:  00000000_00000000_00000000_00001101
PC:          2147483659
PC_SIMPLE:   11
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000; <- PC
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00001010 <- DS
  00037 00000000_00000000_00000000_00001100
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 00000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- IN1
  00001 MULTI DS 000000_00000100_00000000; <- ACC
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       19
instruction: MULTI ACC 000001_00000000_00000000;
ACC:         00000000_00000001_00000000_00000000
ACC_SIMPLE:  00000000_00000001_00000000_00000000
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00001101
IN2_SIMPLE:  00000000_00000000_00000000_00001101
PC:          2147483660
PC_SIMPLE:   12
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000; <- PC
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00001010 <- DS
  00037 00000000_00000000_00000000_00001100
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 00000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- IN1
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       20
instruction: MULTI ACC 000000_10000000_00000000;
ACC:         10000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00001101
IN2_SIMPLE:  00000000_00000000_00000000_00001101
PC:          2147483661
PC_SIMPLE:   13
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0; <- ACC
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010; <- PC
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00001010 <- DS
  00037 00000000_00000000_00000000_00001100
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 00000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- IN1
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       21
instruction: STORE ACC 000000_00000000_00110010;
ACC:         10000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00001101
IN2_SIMPLE:  00000000_00000000_00000000_00001101
PC:          2147483662
PC_SIMPLE:   14
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0; <- ACC
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000; <- PC
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00001010 <- DS
  00037 00000000_00000000_00000000_00001100
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- IN1
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       22
instruction: LOADIN DS ACC 000000_00000000_00000000;
ACC:         00000000_00000000_00000000_00001010
ACC_SIMPLE:  00000000_00000000_00000000_00001010
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00001101
IN2_SIMPLE:  00000000_00000000_00000000_00001101
PC:          2147483663
PC_SIMPLE:   15
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001; <- PC
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00001010 <- DS
  00037 00000000_00000000_00000000_00001100
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- IN1
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       23
instruction: LOADIN DS IN1 000000_00000000_00000001;
ACC:         00000000_00000000_00000000_00001010
ACC_SIMPLE:  00000000_00000000_00000000_00001010
IN1:         00000000_00000000_00000000_00001100
IN1_SIMPLE:  00000000_00000000_00000000_00001100
IN2:         00000000_00000000_00000000_00001101
IN2_SIMPLE:  00000000_00000000_00000000_00001101
PC:          2147483664
PC_SIMPLE:   16
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010; <- PC
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00001010 <- DS
  00037 00000000_00000000_00000000_00001100
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       24
instruction: AND ACC 000000_00000000_00110010;
ACC:         00000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         00000000_00000000_00000000_00001100
IN1_SIMPLE:  00000000_00000000_00000000_00001100
IN2:         00000000_00000000_00000000_00001101
IN2_SIMPLE:  00000000_00000000_00000000_00001101
PC:          2147483665
PC_SIMPLE:   17
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010; <- PC
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00001010 <- DS
  00037 00000000_00000000_00000000_00001100
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- ACC
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       25
instruction: AND IN1 000000_00000000_00110010;
ACC:         00000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00001101
IN2_SIMPLE:  00000000_00000000_00000000_00001101
PC:          2147483666
PC_SIMPLE:   18
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1; <- PC
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00001010 <- DS
  00037 00000000_00000000_00000000_00001100
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- ACC <- IN1
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       26
instruction: OPLUS ACC IN1;
ACC:         00000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00001101
IN2_SIMPLE:  00000000_00000000_00000000_00001101
PC:          2147483667
PC_SIMPLE:   19
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5; <- PC
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00001010 <- DS
  00037 00000000_00000000_00000000_00001100
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- ACC <- IN1
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       27
instruction: JUMP== 5;
ACC:         00000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00001101
IN2_SIMPLE:  00000000_00000000_00000000_00001101
PC:          2147483672
PC_SIMPLE:   24
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000; <- PC
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00001010 <- DS
  00037 00000000_00000000_00000000_00001100
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- ACC <- IN1
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       28
instruction: LOADIN DS ACC 000000_00000000_00000000;
ACC:         00000000_00000000_00000000_00001010
ACC_SIMPLE:  00000000_00000000_00000000_00001010
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00001101
IN2_SIMPLE:  00000000_00000000_00000000_00001101
PC:          2147483673
PC_SIMPLE:   25
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001; <- PC
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00001010 <- DS
  00037 00000000_00000000_00000000_00001100
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- IN1
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       29
instruction: LOADIN DS IN1 000000_00000000_00000001;
ACC:         00000000_00000000_00000000_00001010
ACC_SIMPLE:  00000000_00000000_00000000_00001010
IN1:         00000000_00000000_00000000_00001100
IN1_SIMPLE:  00000000_00000000_00000000_00001100
IN2:         00000000_00000000_00000000_00001101
IN2_SIMPLE:  00000000_00000000_00000000_00001101
PC:          2147483674
PC_SIMPLE:   26
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1; <- PC
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00001010 <- DS
  00037 00000000_00000000_00000000_00001100
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       30
instruction: SUB ACC IN1;
ACC:         11111111_11111111_11111111_11111110
ACC_SIMPLE:  00111111_11111111_11111111_11111110
IN1:         00000000_00000000_00000000_00001100
IN1_SIMPLE:  00000000_00000000_00000000_00001100
IN2:         00000000_00000000_00000000_00001101
IN2_SIMPLE:  00000000_00000000_00000000_00001101
PC:          2147483675
PC_SIMPLE:   27
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4; <- PC
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00001010 <- DS
  00037 00000000_00000000_00000000_00001100
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       31
instruction: JUMP> 4;
ACC:         11111111_11111111_11111111_11111110
ACC_SIMPLE:  00111111_11111111_11111111_11111110
IN1:         00000000_00000000_00000000_00001100
IN1_SIMPLE:  00000000_00000000_00000000_00001100
IN2:         00000000_00000000_00000000_00001101
IN2_SIMPLE:  00000000_00000000_00000000_00001101
PC:          2147483676
PC_SIMPLE:   28
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001; <- PC
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00001010 <- DS
  00037 00000000_00000000_00000000_00001100
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       32
instruction: LOADI ACC 000000_00000000_00000001;
ACC:         00000000_00000000_00000000_00000001
ACC_SIMPLE:  00000000_00000000_00000000_00000001
IN1:         00000000_00000000_00000000_00001100
IN1_SIMPLE:  00000000_00000000_00000000_00001100
IN2:         00000000_00000000_00000000_00001101
IN2_SIMPLE:  00000000_00000000_00000000_00001101
PC:          2147483677
PC_SIMPLE:   29
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC; <- PC
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00001010 <- DS
  00037 00000000_00000000_00000000_00001100
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000; <- ACC
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       33
instruction: CALL PRINT ACC;
ACC:         00000000_00000000_00000000_00000001
ACC_SIMPLE:  00000000_00000000_00000000_00000001
IN1:         00000000_00000000_00000000_00001100
IN1_SIMPLE:  00000000_00000000_00000000_00001100
IN2:         00000000_00000000_00000000_00001101
IN2_SIMPLE:  00000000_00000000_00000000_00001101
PC:          2147483678
PC_SIMPLE:   30
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3; <- PC
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00001010 <- DS
  00037 00000000_00000000_00000000_00001100
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000; <- ACC
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       34
instruction: JUMP 3;
ACC:         00000000_00000000_00000000_00000001
ACC_SIMPLE:  00000000_00000000_00000000_00000001
IN1:         00000000_00000000_00000000_00001100
IN1_SIMPLE:  00000000_00000000_00000000_00001100
IN2:         00000000_00000000_00000000_00001101
IN2_SIMPLE:  00000000_00000000_00000000_00001101
PC:          2147483681
PC_SIMPLE:   33
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001; <- PC
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00001010 <- DS
  00037 00000000_00000000_00000000_00001100
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000; <- ACC
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       35
instruction: SUBI IN2 000000_00000000_00000001;
ACC:         00000000_00000000_00000000_00000001
ACC_SIMPLE:  00000000_00000000_00000000_00000001
IN1:         00000000_00000000_00000000_00001100
IN1_SIMPLE:  00000000_00000000_00000000_00001100
IN2:         00000000_00000000_00000000_00001100
IN2_SIMPLE:  00000000_00000000_00000000_00001100
PC:          2147483682
PC_SIMPLE:   34
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC; <- PC
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00001010 <- DS
  00037 00000000_00000000_00000000_00001100
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000; <- ACC
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       36
instruction: MOVE IN2 ACC;
ACC:         00000000_00000000_00000000_00001100
ACC_SIMPLE:  00000000_00000000_00000000_00001100
IN1:         00000000_00000000_00000000_00001100
IN1_SIMPLE:  00000000_00000000_00000000_00001100
IN2:         00000000_00000000_00000000_00001100
IN2_SIMPLE:  00000000_00000000_00000000_00001100
PC:          2147483683
PC_SIMPLE:   35
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30; <- PC
  00036 00000000_00000000_00000000_00001010 <- DS
  00037 00000000_00000000_00000000_00001100
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       37
instruction: JUMP!= -30;
ACC:         00000000_00000000_00000000_00001100
ACC_SIMPLE:  00000000_00000000_00000000_00001100
IN1:         00000000_00000000_00000000_00001100
IN1_SIMPLE:  00000000_00000000_00000000_00001100
IN2:         00000000_00000000_00000000_00001100
IN2_SIMPLE:  00000000_00000000_00000000_00001100
PC:          2147483653
PC_SIMPLE:   5
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC; <- PC
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00001010 <- DS
  00037 00000000_00000000_00000000_00001100
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       38
instruction: CALL INPUT ACC;
ACC:         00000000_00000000_00000000_00001010
ACC_SIMPLE:  00000000_00000000_00000000_00001010
IN1:         00000000_00000000_00000000_00001100
IN1_SIMPLE:  00000000_00000000_00000000_00001100
IN2:         00000000_00000000_00000000_00001100
IN2_SIMPLE:  00000000_00000000_00000000_00001100
PC:          2147483654
PC_SIMPLE:   6
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000; <- PC
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00001010 <- DS
  00037 00000000_00000000_00000000_00001100
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       39
instruction: STOREIN DS ACC 000000_00000000_00000000;
ACC:         00000000_00000000_00000000_00001010
ACC_SIMPLE:  00000000_00000000_00000000_00001010
IN1:         00000000_00000000_00000000_00001100
IN1_SIMPLE:  00000000_00000000_00000000_00001100
IN2:         00000000_00000000_00000000_00001100
IN2_SIMPLE:  00000000_00000000_00000000_00001100
PC:          2147483655
PC_SIMPLE:   7
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC; <- PC
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00001010 <- DS
  00037 00000000_00000000_00000000_00001100
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       40
instruction: CALL INPUT ACC;
ACC:         11111111_11111111_11111111_11110100
ACC_SIMPLE:  00111111_11111111_11111111_11110100
IN1:         00000000_00000000_00000000_00001100
IN1_SIMPLE:  00000000_00000000_00000000_00001100
IN2:         00000000_00000000_00000000_00001100
IN2_SIMPLE:  00000000_00000000_00000000_00001100
PC:          2147483656
PC_SIMPLE:   8
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001; <- PC
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00001010 <- DS
  00037 00000000_00000000_00000000_00001100
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       41
instruction: STOREIN DS ACC 000000_00000000_00000001;
ACC:         11111111_11111111_11111111_11110100
ACC_SIMPLE:  00111111_11111111_11111111_11110100
IN1:         00000000_00000000_00000000_00001100
IN1_SIMPLE:  00000000_00000000_00000000_00001100
IN2:         00000000_00000000_00000000_00001100
IN2_SIMPLE:  00000000_00000000_00000000_00001100
PC:          2147483657
PC_SIMPLE:   9
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2 <- PC
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00001010 <- DS
  00037 11111111_11111111_11111111_11110100
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       42
instruction: ## test num1 <= num2
ACC:         11111111_11111111_11111111_11110100
ACC_SIMPLE:  00111111_11111111_11111111_11110100
IN1:         00000000_00000000_00000000_00001100
IN1_SIMPLE:  00000000_00000000_00000000_00001100
IN2:         00000000_00000000_00000000_00001100
IN2_SIMPLE:  00000000_00000000_00000000_00001100
PC:          2147483658
PC_SIMPLE:   10
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001; <- PC
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00001010 <- DS
  00037 11111111_11111111_11111111_11110100
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       43
instruction: LOADI ACC 000000_00000000_00000001;
ACC:         00000000_00000000_00000000_00000001
ACC_SIMPLE:  00000000_00000000_00000000_00000001
IN1:         00000000_00000000_00000000_00001100
IN1_SIMPLE:  00000000_00000000_00000000_00001100
IN2:         00000000_00000000_00000000_00001100
IN2_SIMPLE:  00000000_00000000_00000000_00001100
PC:          2147483659
PC_SIMPLE:   11
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000; <- PC
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00001010 <- DS
  00037 11111111_11111111_11111111_11110100
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000; <- ACC
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       44
instruction: MULTI ACC 000001_00000000_00000000;
ACC:         00000000_00000001_00000000_00000000
ACC_SIMPLE:  00000000_00000001_00000000_00000000
IN1:         00000000_00000000_00000000_00001100
IN1_SIMPLE:  00000000_00000000_00000000_00001100
IN2:         00000000_00000000_00000000_00001100
IN2_SIMPLE:  00000000_00000000_00000000_00001100
PC:          2147483660
PC_SIMPLE:   12
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000; <- PC
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00001010 <- DS
  00037 11111111_11111111_11111111_11110100
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       45
instruction: MULTI ACC 000000_10000000_00000000;
ACC:         10000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         00000000_00000000_00000000_00001100
IN1_SIMPLE:  00000000_00000000_00000000_00001100
IN2:         00000000_00000000_00000000_00001100
IN2_SIMPLE:  00000000_00000000_00000000_00001100
PC:          2147483661
PC_SIMPLE:   13
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0; <- ACC
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010; <- PC
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00001010 <- DS
  00037 11111111_11111111_11111111_11110100
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       46
instruction: STORE ACC 000000_00000000_00110010;
ACC:         10000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         00000000_00000000_00000000_00001100
IN1_SIMPLE:  00000000_00000000_00000000_00001100
IN2:         00000000_00000000_00000000_00001100
IN2_SIMPLE:  00000000_00000000_00000000_00001100
PC:          2147483662
PC_SIMPLE:   14
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0; <- ACC
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000; <- PC
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00001010 <- DS
  00037 11111111_11111111_11111111_11110100
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       47
instruction: LOADIN DS ACC 000000_00000000_00000000;
ACC:         00000000_00000000_00000000_00001010
ACC_SIMPLE:  00000000_00000000_00000000_00001010
IN1:         00000000_00000000_00000000_00001100
IN1_SIMPLE:  00000000_00000000_00000000_00001100
IN2:         00000000_00000000_00000000_00001100
IN2_SIMPLE:  00000000_00000000_00000000_00001100
PC:          2147483663
PC_SIMPLE:   15
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001; <- PC
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00001010 <- DS
  00037 11111111_11111111_11111111_11110100
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       48
instruction: LOADIN DS IN1 000000_00000000_00000001;
ACC:         00000000_00000000_00000000_00001010
ACC_SIMPLE:  00000000_00000000_00000000_00001010
IN1:         11111111_11111111_11111111_11110100
IN1_SIMPLE:  00111111_11111111_11111111_11110100
IN2:         00000000_00000000_00000000_00001100
IN2_SIMPLE:  00000000_00000000_00000000_00001100
PC:          2147483664
PC_SIMPLE:   16
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010; <- PC
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00001010 <- DS
  00037 11111111_11111111_11111111_11110100
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       49
instruction: AND ACC 000000_00000000_00110010;
ACC:         00000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         11111111_11111111_11111111_11110100
IN1_SIMPLE:  00111111_11111111_11111111_11110100
IN2:         00000000_00000000_00000000_00001100
IN2_SIMPLE:  00000000_00000000_00000000_00001100
PC:          2147483665
PC_SIMPLE:   17
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010; <- PC
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00001010 <- DS
  00037 11111111_11111111_11111111_11110100
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- ACC
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       50
instruction: AND IN1 000000_00000000_00110010;
ACC:         00000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         10000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00001100
IN2_SIMPLE:  00000000_00000000_00000000_00001100
PC:          2147483666
PC_SIMPLE:   18
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0; <- IN1
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1; <- PC
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00001010 <- DS
  00037 11111111_11111111_11111111_11110100
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- ACC
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       51
instruction: OPLUS ACC IN1;
ACC:         10000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         10000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00001100
IN2_SIMPLE:  00000000_00000000_00000000_00001100
PC:          2147483667
PC_SIMPLE:   19
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0; <- ACC <- IN1
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5; <- PC
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00001010 <- DS
  00037 11111111_11111111_11111111_11110100
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       52
instruction: JUMP== 5;
ACC:         10000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         10000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00001100
IN2_SIMPLE:  00000000_00000000_00000000_00001100
PC:          2147483668
PC_SIMPLE:   20
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0; <- ACC <- IN1
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001; <- PC
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00001010 <- DS
  00037 11111111_11111111_11111111_11110100
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       53
instruction: LOADIN DS ACC 000000_00000000_00000001;
ACC:         11111111_11111111_11111111_11110100
ACC_SIMPLE:  00111111_11111111_11111111_11110100
IN1:         10000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00001100
IN2_SIMPLE:  00000000_00000000_00000000_00001100
PC:          2147483669
PC_SIMPLE:   21
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0; <- IN1
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10; <- PC
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00001010 <- DS
  00037 11111111_11111111_11111111_11110100
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       54
instruction: JUMP< 10;
ACC:         11111111_11111111_11111111_11110100
ACC_SIMPLE:  00111111_11111111_11111111_11110100
IN1:         10000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00001100
IN2_SIMPLE:  00000000_00000000_00000000_00001100
PC:          2147483679
PC_SIMPLE:   31
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0; <- IN1
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000; <- PC
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00001010 <- DS
  00037 11111111_11111111_11111111_11110100
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       55
instruction: LOADI ACC 000000_00000000_00000000;
ACC:         00000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         10000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00001100
IN2_SIMPLE:  00000000_00000000_00000000_00001100
PC:          2147483680
PC_SIMPLE:   32
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0; <- IN1
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC; <- PC
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00001010 <- DS
  00037 11111111_11111111_11111111_11110100
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- ACC
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       56
instruction: CALL PRINT ACC;
ACC:         00000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         10000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00001100
IN2_SIMPLE:  00000000_00000000_00000000_00001100
PC:          2147483681
PC_SIMPLE:   33
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0; <- IN1
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001; <- PC
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00001010 <- DS
  00037 11111111_11111111_11111111_11110100
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- ACC
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       57
instruction: SUBI IN2 000000_00000000_00000001;
ACC:         00000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         10000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00001011
IN2_SIMPLE:  00000000_00000000_00000000_00001011
PC:          2147483682
PC_SIMPLE:   34
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0; <- IN1
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC; <- PC
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00001010 <- DS
  00037 11111111_11111111_11111111_11110100
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- ACC
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       58
instruction: MOVE IN2 ACC;
ACC:         00000000_00000000_00000000_00001011
ACC_SIMPLE:  00000000_00000000_00000000_00001011
IN1:         10000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00001011
IN2_SIMPLE:  00000000_00000000_00000000_00001011
PC:          2147483683
PC_SIMPLE:   35
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0; <- IN1
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30; <- PC
  00036 00000000_00000000_00000000_00001010 <- DS
  00037 11111111_11111111_11111111_11110100
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       59
instruction: JUMP!= -30;
ACC:         00000000_00000000_00000000_00001011
ACC_SIMPLE:  00000000_00000000_00000000_00001011
IN1:         10000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00001011
IN2_SIMPLE:  00000000_00000000_00000000_00001011
PC:          2147483653
PC_SIMPLE:   5
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0; <- IN1
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC; <- PC
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00001010 <- DS
  00037 11111111_11111111_11111111_11110100
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       60
instruction: CALL INPUT ACC;
ACC:         11111111_11111111_11111111_11110110
ACC_SIMPLE:  00111111_11111111_11111111_11110110
IN1:         10000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00001011
IN2_SIMPLE:  00000000_00000000_00000000_00001011
PC:          2147483654
PC_SIMPLE:   6
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0; <- IN1
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000; <- PC
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00001010 <- DS
  00037 11111111_11111111_11111111_11110100
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       61
instruction: STOREIN DS ACC 000000_00000000_00000000;
ACC:         11111111_11111111_11111111_11110110
ACC_SIMPLE:  00111111_11111111_11111111_11110110
IN1:         10000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00001011
IN2_SIMPLE:  00000000_00000000_00000000_00001011
PC:          2147483655
PC_SIMPLE:   7
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0; <- IN1
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC; <- PC
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11110110 <- DS
  00037 11111111_11111111_11111111_11110100
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       62
instruction: CALL INPUT ACC;
ACC:         00000000_00000000_00000000_00001100
ACC_SIMPLE:  00000000_00000000_00000000_00001100
IN1:         10000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00001011
IN2_SIMPLE:  00000000_00000000_00000000_00001011
PC:          2147483656
PC_SIMPLE:   8
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0; <- IN1
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001; <- PC
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11110110 <- DS
  00037 11111111_11111111_11111111_11110100
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       63
instruction: STOREIN DS ACC 000000_00000000_00000001;
ACC:         00000000_00000000_00000000_00001100
ACC_SIMPLE:  00000000_00000000_00000000_00001100
IN1:         10000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00001011
IN2_SIMPLE:  00000000_00000000_00000000_00001011
PC:          2147483657
PC_SIMPLE:   9
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0; <- IN1
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2 <- PC
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11110110 <- DS
  00037 00000000_00000000_00000000_00001100
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       64
instruction: ## test num1 <= num2
ACC:         00000000_00000000_00000000_00001100
ACC_SIMPLE:  00000000_00000000_00000000_00001100
IN1:         10000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00001011
IN2_SIMPLE:  00000000_00000000_00000000_00001011
PC:          2147483658
PC_SIMPLE:   10
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0; <- IN1
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001; <- PC
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11110110 <- DS
  00037 00000000_00000000_00000000_00001100
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       65
instruction: LOADI ACC 000000_00000000_00000001;
ACC:         00000000_00000000_00000000_00000001
ACC_SIMPLE:  00000000_00000000_00000000_00000001
IN1:         10000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00001011
IN2_SIMPLE:  00000000_00000000_00000000_00001011
PC:          2147483659
PC_SIMPLE:   11
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0; <- IN1
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000; <- PC
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11110110 <- DS
  00037 00000000_00000000_00000000_00001100
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000; <- ACC
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       66
instruction: MULTI ACC 000001_00000000_00000000;
ACC:         00000000_00000001_00000000_00000000
ACC_SIMPLE:  00000000_00000001_00000000_00000000
IN1:         10000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00001011
IN2_SIMPLE:  00000000_00000000_00000000_00001011
PC:          2147483660
PC_SIMPLE:   12
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0; <- IN1
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000; <- PC
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11110110 <- DS
  00037 00000000_00000000_00000000_00001100
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       67
instruction: MULTI ACC 000000_10000000_00000000;
ACC:         10000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         10000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00001011
IN2_SIMPLE:  00000000_00000000_00000000_00001011
PC:          2147483661
PC_SIMPLE:   13
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0; <- ACC <- IN1
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010; <- PC
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11110110 <- DS
  00037 00000000_00000000_00000000_00001100
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       68
instruction: STORE ACC 000000_00000000_00110010;
ACC:         10000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         10000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00001011
IN2_SIMPLE:  00000000_00000000_00000000_00001011
PC:          2147483662
PC_SIMPLE:   14
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0; <- ACC <- IN1
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000; <- PC
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11110110 <- DS
  00037 00000000_00000000_00000000_00001100
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       69
instruction: LOADIN DS ACC 000000_00000000_00000000;
ACC:         11111111_11111111_11111111_11110110
ACC_SIMPLE:  00111111_11111111_11111111_11110110
IN1:         10000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00001011
IN2_SIMPLE:  00000000_00000000_00000000_00001011
PC:          2147483663
PC_SIMPLE:   15
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0; <- IN1
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001; <- PC
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11110110 <- DS
  00037 00000000_00000000_00000000_00001100
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       70
instruction: LOADIN DS IN1 000000_00000000_00000001;
ACC:         11111111_11111111_11111111_11110110
ACC_SIMPLE:  00111111_11111111_11111111_11110110
IN1:         00000000_00000000_00000000_00001100
IN1_SIMPLE:  00000000_00000000_00000000_00001100
IN2:         00000000_00000000_00000000_00001011
IN2_SIMPLE:  00000000_00000000_00000000_00001011
PC:          2147483664
PC_SIMPLE:   16
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010; <- PC
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11110110 <- DS
  00037 00000000_00000000_00000000_00001100
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       71
instruction: AND ACC 000000_00000000_00110010;
ACC:         10000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         00000000_00000000_00000000_00001100
IN1_SIMPLE:  00000000_00000000_00000000_00001100
IN2:         00000000_00000000_00000000_00001011
IN2_SIMPLE:  00000000_00000000_00000000_00001011
PC:          2147483665
PC_SIMPLE:   17
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0; <- ACC
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010; <- PC
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11110110 <- DS
  00037 00000000_00000000_00000000_00001100
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       72
instruction: AND IN1 000000_00000000_00110010;
ACC:         10000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00001011
IN2_SIMPLE:  00000000_00000000_00000000_00001011
PC:          2147483666
PC_SIMPLE:   18
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0; <- ACC
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1; <- PC
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11110110 <- DS
  00037 00000000_00000000_00000000_00001100
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- IN1
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       73
instruction: OPLUS ACC IN1;
ACC:         10000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00001011
IN2_SIMPLE:  00000000_00000000_00000000_00001011
PC:          2147483667
PC_SIMPLE:   19
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0; <- ACC
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5; <- PC
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11110110 <- DS
  00037 00000000_00000000_00000000_00001100
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- IN1
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       74
instruction: JUMP== 5;
ACC:         10000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00001011
IN2_SIMPLE:  00000000_00000000_00000000_00001011
PC:          2147483668
PC_SIMPLE:   20
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0; <- ACC
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001; <- PC
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11110110 <- DS
  00037 00000000_00000000_00000000_00001100
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- IN1
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       75
instruction: LOADIN DS ACC 000000_00000000_00000001;
ACC:         00000000_00000000_00000000_00001100
ACC_SIMPLE:  00000000_00000000_00000000_00001100
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00001011
IN2_SIMPLE:  00000000_00000000_00000000_00001011
PC:          2147483669
PC_SIMPLE:   21
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10; <- PC
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11110110 <- DS
  00037 00000000_00000000_00000000_00001100
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- IN1
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       76
instruction: JUMP< 10;
ACC:         00000000_00000000_00000000_00001100
ACC_SIMPLE:  00000000_00000000_00000000_00001100
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00001011
IN2_SIMPLE:  00000000_00000000_00000000_00001011
PC:          2147483670
PC_SIMPLE:   22
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000; <- PC
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11110110 <- DS
  00037 00000000_00000000_00000000_00001100
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- IN1
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       77
instruction: LOADIN DS ACC 000000_00000000_00000000;
ACC:         11111111_11111111_11111111_11110110
ACC_SIMPLE:  00111111_11111111_11111111_11110110
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00001011
IN2_SIMPLE:  00000000_00000000_00000000_00001011
PC:          2147483671
PC_SIMPLE:   23
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5; <- PC
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11110110 <- DS
  00037 00000000_00000000_00000000_00001100
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- IN1
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       78
instruction: JUMP< 5;
ACC:         11111111_11111111_11111111_11110110
ACC_SIMPLE:  00111111_11111111_11111111_11110110
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00001011
IN2_SIMPLE:  00000000_00000000_00000000_00001011
PC:          2147483676
PC_SIMPLE:   28
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001; <- PC
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11110110 <- DS
  00037 00000000_00000000_00000000_00001100
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- IN1
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       79
instruction: LOADI ACC 000000_00000000_00000001;
ACC:         00000000_00000000_00000000_00000001
ACC_SIMPLE:  00000000_00000000_00000000_00000001
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00001011
IN2_SIMPLE:  00000000_00000000_00000000_00001011
PC:          2147483677
PC_SIMPLE:   29
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC; <- PC
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11110110 <- DS
  00037 00000000_00000000_00000000_00001100
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- IN1
  00001 MULTI DS 000000_00000100_00000000; <- ACC
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       80
instruction: CALL PRINT ACC;
ACC:         00000000_00000000_00000000_00000001
ACC_SIMPLE:  00000000_00000000_00000000_00000001
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00001011
IN2_SIMPLE:  00000000_00000000_00000000_00001011
PC:          2147483678
PC_SIMPLE:   30
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3; <- PC
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11110110 <- DS
  00037 00000000_00000000_00000000_00001100
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- IN1
  00001 MULTI DS 000000_00000100_00000000; <- ACC
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       81
instruction: JUMP 3;
ACC:         00000000_00000000_00000000_00000001
ACC_SIMPLE:  00000000_00000000_00000000_00000001
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00001011
IN2_SIMPLE:  00000000_00000000_00000000_00001011
PC:          2147483681
PC_SIMPLE:   33
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001; <- PC
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11110110 <- DS
  00037 00000000_00000000_00000000_00001100
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- IN1
  00001 MULTI DS 000000_00000100_00000000; <- ACC
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       82
instruction: SUBI IN2 000000_00000000_00000001;
ACC:         00000000_00000000_00000000_00000001
ACC_SIMPLE:  00000000_00000000_00000000_00000001
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00001010
IN2_SIMPLE:  00000000_00000000_00000000_00001010
PC:          2147483682
PC_SIMPLE:   34
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC; <- PC
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11110110 <- DS
  00037 00000000_00000000_00000000_00001100
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- IN1
  00001 MULTI DS 000000_00000100_00000000; <- ACC
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       83
instruction: MOVE IN2 ACC;
ACC:         00000000_00000000_00000000_00001010
ACC_SIMPLE:  00000000_00000000_00000000_00001010
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00001010
IN2_SIMPLE:  00000000_00000000_00000000_00001010
PC:          2147483683
PC_SIMPLE:   35
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30; <- PC
  00036 11111111_11111111_11111111_11110110 <- DS
  00037 00000000_00000000_00000000_00001100
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- IN1
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       84
instruction: JUMP!= -30;
ACC:         00000000_00000000_00000000_00001010
ACC_SIMPLE:  00000000_00000000_00000000_00001010
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00001010
IN2_SIMPLE:  00000000_00000000_00000000_00001010
PC:          2147483653
PC_SIMPLE:   5
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC; <- PC
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11110110 <- DS
  00037 00000000_00000000_00000000_00001100
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- IN1
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       85
instruction: CALL INPUT ACC;
ACC:         11111111_11111111_11111111_11110110
ACC_SIMPLE:  00111111_11111111_11111111_11110110
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00001010
IN2_SIMPLE:  00000000_00000000_00000000_00001010
PC:          2147483654
PC_SIMPLE:   6
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000; <- PC
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11110110 <- DS
  00037 00000000_00000000_00000000_00001100
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- IN1
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       86
instruction: STOREIN DS ACC 000000_00000000_00000000;
ACC:         11111111_11111111_11111111_11110110
ACC_SIMPLE:  00111111_11111111_11111111_11110110
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00001010
IN2_SIMPLE:  00000000_00000000_00000000_00001010
PC:          2147483655
PC_SIMPLE:   7
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC; <- PC
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11110110 <- DS
  00037 00000000_00000000_00000000_00001100
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- IN1
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       87
instruction: CALL INPUT ACC;
ACC:         11111111_11111111_11111111_11110100
ACC_SIMPLE:  00111111_11111111_11111111_11110100
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00001010
IN2_SIMPLE:  00000000_00000000_00000000_00001010
PC:          2147483656
PC_SIMPLE:   8
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001; <- PC
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11110110 <- DS
  00037 00000000_00000000_00000000_00001100
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- IN1
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       88
instruction: STOREIN DS ACC 000000_00000000_00000001;
ACC:         11111111_11111111_11111111_11110100
ACC_SIMPLE:  00111111_11111111_11111111_11110100
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00001010
IN2_SIMPLE:  00000000_00000000_00000000_00001010
PC:          2147483657
PC_SIMPLE:   9
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2 <- PC
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11110110 <- DS
  00037 11111111_11111111_11111111_11110100
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- IN1
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       89
instruction: ## test num1 <= num2
ACC:         11111111_11111111_11111111_11110100
ACC_SIMPLE:  00111111_11111111_11111111_11110100
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00001010
IN2_SIMPLE:  00000000_00000000_00000000_00001010
PC:          2147483658
PC_SIMPLE:   10
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001; <- PC
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11110110 <- DS
  00037 11111111_11111111_11111111_11110100
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- IN1
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       90
instruction: LOADI ACC 000000_00000000_00000001;
ACC:         00000000_00000000_00000000_00000001
ACC_SIMPLE:  00000000_00000000_00000000_00000001
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00001010
IN2_SIMPLE:  00000000_00000000_00000000_00001010
PC:          2147483659
PC_SIMPLE:   11
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000; <- PC
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11110110 <- DS
  00037 11111111_11111111_11111111_11110100
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- IN1
  00001 MULTI DS 000000_00000100_00000000; <- ACC
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       91
instruction: MULTI ACC 000001_00000000_00000000;
ACC:         00000000_00000001_00000000_00000000
ACC_SIMPLE:  00000000_00000001_00000000_00000000
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00001010
IN2_SIMPLE:  00000000_00000000_00000000_00001010
PC:          2147483660
PC_SIMPLE:   12
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000; <- PC
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11110110 <- DS
  00037 11111111_11111111_11111111_11110100
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- IN1
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       92
instruction: MULTI ACC 000000_10000000_00000000;
ACC:         10000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00001010
IN2_SIMPLE:  00000000_00000000_00000000_00001010
PC:          2147483661
PC_SIMPLE:   13
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0; <- ACC
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010; <- PC
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11110110 <- DS
  00037 11111111_11111111_11111111_11110100
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- IN1
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       93
instruction: STORE ACC 000000_00000000_00110010;
ACC:         10000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00001010
IN2_SIMPLE:  00000000_00000000_00000000_00001010
PC:          2147483662
PC_SIMPLE:   14
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0; <- ACC
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000; <- PC
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11110110 <- DS
  00037 11111111_11111111_11111111_11110100
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- IN1
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       94
instruction: LOADIN DS ACC 000000_00000000_00000000;
ACC:         11111111_11111111_11111111_11110110
ACC_SIMPLE:  00111111_11111111_11111111_11110110
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00001010
IN2_SIMPLE:  00000000_00000000_00000000_00001010
PC:          2147483663
PC_SIMPLE:   15
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001; <- PC
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11110110 <- DS
  00037 11111111_11111111_11111111_11110100
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- IN1
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       95
instruction: LOADIN DS IN1 000000_00000000_00000001;
ACC:         11111111_11111111_11111111_11110110
ACC_SIMPLE:  00111111_11111111_11111111_11110110
IN1:         11111111_11111111_11111111_11110100
IN1_SIMPLE:  00111111_11111111_11111111_11110100
IN2:         00000000_00000000_00000000_00001010
IN2_SIMPLE:  00000000_00000000_00000000_00001010
PC:          2147483664
PC_SIMPLE:   16
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010; <- PC
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11110110 <- DS
  00037 11111111_11111111_11111111_11110100
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       96
instruction: AND ACC 000000_00000000_00110010;
ACC:         10000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         11111111_11111111_11111111_11110100
IN1_SIMPLE:  00111111_11111111_11111111_11110100
IN2:         00000000_00000000_00000000_00001010
IN2_SIMPLE:  00000000_00000000_00000000_00001010
PC:          2147483665
PC_SIMPLE:   17
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0; <- ACC
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010; <- PC
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11110110 <- DS
  00037 11111111_11111111_11111111_11110100
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       97
instruction: AND IN1 000000_00000000_00110010;
ACC:         10000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         10000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00001010
IN2_SIMPLE:  00000000_00000000_00000000_00001010
PC:          2147483666
PC_SIMPLE:   18
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0; <- ACC <- IN1
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1; <- PC
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11110110 <- DS
  00037 11111111_11111111_11111111_11110100
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       98
instruction: OPLUS ACC IN1;
ACC:         00000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         10000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00001010
IN2_SIMPLE:  00000000_00000000_00000000_00001010
PC:          2147483667
PC_SIMPLE:   19
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0; <- IN1
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5; <- PC
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11110110 <- DS
  00037 11111111_11111111_11111111_11110100
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- ACC
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       99
instruction: JUMP== 5;
ACC:         00000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         10000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00001010
IN2_SIMPLE:  00000000_00000000_00000000_00001010
PC:          2147483672
PC_SIMPLE:   24
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0; <- IN1
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000; <- PC
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11110110 <- DS
  00037 11111111_11111111_11111111_11110100
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- ACC
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       100
instruction: LOADIN DS ACC 000000_00000000_00000000;
ACC:         11111111_11111111_11111111_11110110
ACC_SIMPLE:  00111111_11111111_11111111_11110110
IN1:         10000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00001010
IN2_SIMPLE:  00000000_00000000_00000000_00001010
PC:          2147483673
PC_SIMPLE:   25
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0; <- IN1
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001; <- PC
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11110110 <- DS
  00037 11111111_11111111_11111111_11110100
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       101
instruction: LOADIN DS IN1 000000_00000000_00000001;
ACC:         11111111_11111111_11111111_11110110
ACC_SIMPLE:  00111111_11111111_11111111_11110110
IN1:         11111111_11111111_11111111_11110100
IN1_SIMPLE:  00111111_11111111_11111111_11110100
IN2:         00000000_00000000_00000000_00001010
IN2_SIMPLE:  00000000_00000000_00000000_00001010
PC:          2147483674
PC_SIMPLE:   26
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1; <- PC
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11110110 <- DS
  00037 11111111_11111111_11111111_11110100
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       102
instruction: SUB ACC IN1;
ACC:         00000000_00000000_00000000_00000010
ACC_SIMPLE:  00000000_00000000_00000000_00000010
IN1:         11111111_11111111_11111111_11110100
IN1_SIMPLE:  00111111_11111111_11111111_11110100
IN2:         00000000_00000000_00000000_00001010
IN2_SIMPLE:  00000000_00000000_00000000_00001010
PC:          2147483675
PC_SIMPLE:   27
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4; <- PC
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11110110 <- DS
  00037 11111111_11111111_11111111_11110100
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP; <- ACC
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       103
instruction: JUMP> 4;
ACC:         00000000_00000000_00000000_00000010
ACC_SIMPLE:  00000000_00000000_00000000_00000010
IN1:         11111111_11111111_11111111_11110100
IN1_SIMPLE:  00111111_11111111_11111111_11110100
IN2:         00000000_00000000_00000000_00001010
IN2_SIMPLE:  00000000_00000000_00000000_00001010
PC:          2147483679
PC_SIMPLE:   31
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000; <- PC
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11110110 <- DS
  00037 11111111_11111111_11111111_11110100
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP; <- ACC
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       104
instruction: LOADI ACC 000000_00000000_00000000;
ACC:         00000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         11111111_11111111_11111111_11110100
IN1_SIMPLE:  00111111_11111111_11111111_11110100
IN2:         00000000_00000000_00000000_00001010
IN2_SIMPLE:  00000000_00000000_00000000_00001010
PC:          2147483680
PC_SIMPLE:   32
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC; <- PC
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11110110 <- DS
  00037 11111111_11111111_11111111_11110100
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- ACC
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       105
instruction: CALL PRINT ACC;
ACC:         00000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         11111111_11111111_11111111_11110100
IN1_SIMPLE:  00111111_11111111_11111111_11110100
IN2:         00000000_00000000_00000000_00001010
IN2_SIMPLE:  00000000_00000000_00000000_00001010
PC:          2147483681
PC_SIMPLE:   33
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001; <- PC
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11110110 <- DS
  00037 11111111_11111111_11111111_11110100
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- ACC
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       106
instruction: SUBI IN2 000000_00000000_00000001;
ACC:         00000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         11111111_11111111_11111111_11110100
IN1_SIMPLE:  00111111_11111111_11111111_11110100
IN2:         00000000_00000000_00000000_00001001
IN2_SIMPLE:  00000000_00000000_00000000_00001001
PC:          2147483682
PC_SIMPLE:   34
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC; <- PC
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11110110 <- DS
  00037 11111111_11111111_11111111_11110100
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- ACC
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC; <- IN2

index:       107
instruction: MOVE IN2 ACC;
ACC:         00000000_00000000_00000000_00001001
ACC_SIMPLE:  00000000_00000000_00000000_00001001
IN1:         11111111_11111111_11111111_11110100
IN1_SIMPLE:  00111111_11111111_11111111_11110100
IN2:         00000000_00000000_00000000_00001001
IN2_SIMPLE:  00000000_00000000_00000000_00001001
PC:          2147483683
PC_SIMPLE:   35
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30; <- PC
  00036 11111111_11111111_11111111_11110110 <- DS
  00037 11111111_11111111_11111111_11110100
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC; <- ACC <- IN2

index:       108
instruction: JUMP!= -30;
ACC:         00000000_00000000_00000000_00001001
ACC_SIMPLE:  00000000_00000000_00000000_00001001
IN1:         11111111_11111111_11111111_11110100
IN1_SIMPLE:  00111111_11111111_11111111_11110100
IN2:         00000000_00000000_00000000_00001001
IN2_SIMPLE:  00000000_00000000_00000000_00001001
PC:          2147483653
PC_SIMPLE:   5
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC; <- PC
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11110110 <- DS
  00037 11111111_11111111_11111111_11110100
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC; <- ACC <- IN2

index:       109
instruction: CALL INPUT ACC;
ACC:         00000000_00000000_00000000_00001011
ACC_SIMPLE:  00000000_00000000_00000000_00001011
IN1:         11111111_11111111_11111111_11110100
IN1_SIMPLE:  00111111_11111111_11111111_11110100
IN2:         00000000_00000000_00000000_00001001
IN2_SIMPLE:  00000000_00000000_00000000_00001001
PC:          2147483654
PC_SIMPLE:   6
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000; <- PC
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11110110 <- DS
  00037 11111111_11111111_11111111_11110100
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC; <- IN2

index:       110
instruction: STOREIN DS ACC 000000_00000000_00000000;
ACC:         00000000_00000000_00000000_00001011
ACC_SIMPLE:  00000000_00000000_00000000_00001011
IN1:         11111111_11111111_11111111_11110100
IN1_SIMPLE:  00111111_11111111_11111111_11110100
IN2:         00000000_00000000_00000000_00001001
IN2_SIMPLE:  00000000_00000000_00000000_00001001
PC:          2147483655
PC_SIMPLE:   7
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC; <- PC
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00001011 <- DS
  00037 11111111_11111111_11111111_11110100
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC; <- IN2

index:       111
instruction: CALL INPUT ACC;
ACC:         00000000_00000000_00000000_00001011
ACC_SIMPLE:  00000000_00000000_00000000_00001011
IN1:         11111111_11111111_11111111_11110100
IN1_SIMPLE:  00111111_11111111_11111111_11110100
IN2:         00000000_00000000_00000000_00001001
IN2_SIMPLE:  00000000_00000000_00000000_00001001
PC:          2147483656
PC_SIMPLE:   8
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001; <- PC
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00001011 <- DS
  00037 11111111_11111111_11111111_11110100
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC; <- IN2

index:       112
instruction: STOREIN DS ACC 000000_00000000_00000001;
ACC:         00000000_00000000_00000000_00001011
ACC_SIMPLE:  00000000_00000000_00000000_00001011
IN1:         11111111_11111111_11111111_11110100
IN1_SIMPLE:  00111111_11111111_11111111_11110100
IN2:         00000000_00000000_00000000_00001001
IN2_SIMPLE:  00000000_00000000_00000000_00001001
PC:          2147483657
PC_SIMPLE:   9
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2 <- PC
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00001011 <- DS
  00037 00000000_00000000_00000000_00001011
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC; <- IN2

index:       113
instruction: ## test num1 <= num2
ACC:         00000000_00000000_00000000_00001011
ACC_SIMPLE:  00000000_00000000_00000000_00001011
IN1:         11111111_11111111_11111111_11110100
IN1_SIMPLE:  00111111_11111111_11111111_11110100
IN2:         00000000_00000000_00000000_00001001
IN2_SIMPLE:  00000000_00000000_00000000_00001001
PC:          2147483658
PC_SIMPLE:   10
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001; <- PC
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00001011 <- DS
  00037 00000000_00000000_00000000_00001011
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC; <- IN2

index:       114
instruction: LOADI ACC 000000_00000000_00000001;
ACC:         00000000_00000000_00000000_00000001
ACC_SIMPLE:  00000000_00000000_00000000_00000001
IN1:         11111111_11111111_11111111_11110100
IN1_SIMPLE:  00111111_11111111_11111111_11110100
IN2:         00000000_00000000_00000000_00001001
IN2_SIMPLE:  00000000_00000000_00000000_00001001
PC:          2147483659
PC_SIMPLE:   11
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000; <- PC
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00001011 <- DS
  00037 00000000_00000000_00000000_00001011
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000; <- ACC
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC; <- IN2

index:       115
instruction: MULTI ACC 000001_00000000_00000000;
ACC:         00000000_00000001_00000000_00000000
ACC_SIMPLE:  00000000_00000001_00000000_00000000
IN1:         11111111_11111111_11111111_11110100
IN1_SIMPLE:  00111111_11111111_11111111_11110100
IN2:         00000000_00000000_00000000_00001001
IN2_SIMPLE:  00000000_00000000_00000000_00001001
PC:          2147483660
PC_SIMPLE:   12
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000; <- PC
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00001011 <- DS
  00037 00000000_00000000_00000000_00001011
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC; <- IN2

index:       116
instruction: MULTI ACC 000000_10000000_00000000;
ACC:         10000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         11111111_11111111_11111111_11110100
IN1_SIMPLE:  00111111_11111111_11111111_11110100
IN2:         00000000_00000000_00000000_00001001
IN2_SIMPLE:  00000000_00000000_00000000_00001001
PC:          2147483661
PC_SIMPLE:   13
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0; <- ACC
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010; <- PC
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00001011 <- DS
  00037 00000000_00000000_00000000_00001011
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC; <- IN2

index:       117
instruction: STORE ACC 000000_00000000_00110010;
ACC:         10000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         11111111_11111111_11111111_11110100
IN1_SIMPLE:  00111111_11111111_11111111_11110100
IN2:         00000000_00000000_00000000_00001001
IN2_SIMPLE:  00000000_00000000_00000000_00001001
PC:          2147483662
PC_SIMPLE:   14
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0; <- ACC
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000; <- PC
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00001011 <- DS
  00037 00000000_00000000_00000000_00001011
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC; <- IN2

index:       118
instruction: LOADIN DS ACC 000000_00000000_00000000;
ACC:         00000000_00000000_00000000_00001011
ACC_SIMPLE:  00000000_00000000_00000000_00001011
IN1:         11111111_11111111_11111111_11110100
IN1_SIMPLE:  00111111_11111111_11111111_11110100
IN2:         00000000_00000000_00000000_00001001
IN2_SIMPLE:  00000000_00000000_00000000_00001001
PC:          2147483663
PC_SIMPLE:   15
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001; <- PC
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00001011 <- DS
  00037 00000000_00000000_00000000_00001011
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC; <- IN2

index:       119
instruction: LOADIN DS IN1 000000_00000000_00000001;
ACC:         00000000_00000000_00000000_00001011
ACC_SIMPLE:  00000000_00000000_00000000_00001011
IN1:         00000000_00000000_00000000_00001011
IN1_SIMPLE:  00000000_00000000_00000000_00001011
IN2:         00000000_00000000_00000000_00001001
IN2_SIMPLE:  00000000_00000000_00000000_00001001
PC:          2147483664
PC_SIMPLE:   16
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010; <- PC
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00001011 <- DS
  00037 00000000_00000000_00000000_00001011
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC; <- IN2

index:       120
instruction: AND ACC 000000_00000000_00110010;
ACC:         00000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         00000000_00000000_00000000_00001011
IN1_SIMPLE:  00000000_00000000_00000000_00001011
IN2:         00000000_00000000_00000000_00001001
IN2_SIMPLE:  00000000_00000000_00000000_00001001
PC:          2147483665
PC_SIMPLE:   17
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010; <- PC
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00001011 <- DS
  00037 00000000_00000000_00000000_00001011
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- ACC
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC; <- IN2

index:       121
instruction: AND IN1 000000_00000000_00110010;
ACC:         00000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00001001
IN2_SIMPLE:  00000000_00000000_00000000_00001001
PC:          2147483666
PC_SIMPLE:   18
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1; <- PC
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00001011 <- DS
  00037 00000000_00000000_00000000_00001011
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- ACC <- IN1
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC; <- IN2

index:       122
instruction: OPLUS ACC IN1;
ACC:         00000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00001001
IN2_SIMPLE:  00000000_00000000_00000000_00001001
PC:          2147483667
PC_SIMPLE:   19
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5; <- PC
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00001011 <- DS
  00037 00000000_00000000_00000000_00001011
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- ACC <- IN1
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC; <- IN2

index:       123
instruction: JUMP== 5;
ACC:         00000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00001001
IN2_SIMPLE:  00000000_00000000_00000000_00001001
PC:          2147483672
PC_SIMPLE:   24
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000; <- PC
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00001011 <- DS
  00037 00000000_00000000_00000000_00001011
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- ACC <- IN1
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC; <- IN2

index:       124
instruction: LOADIN DS ACC 000000_00000000_00000000;
ACC:         00000000_00000000_00000000_00001011
ACC_SIMPLE:  00000000_00000000_00000000_00001011
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00001001
IN2_SIMPLE:  00000000_00000000_00000000_00001001
PC:          2147483673
PC_SIMPLE:   25
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001; <- PC
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00001011 <- DS
  00037 00000000_00000000_00000000_00001011
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- IN1
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC; <- IN2

index:       125
instruction: LOADIN DS IN1 000000_00000000_00000001;
ACC:         00000000_00000000_00000000_00001011
ACC_SIMPLE:  00000000_00000000_00000000_00001011
IN1:         00000000_00000000_00000000_00001011
IN1_SIMPLE:  00000000_00000000_00000000_00001011
IN2:         00000000_00000000_00000000_00001001
IN2_SIMPLE:  00000000_00000000_00000000_00001001
PC:          2147483674
PC_SIMPLE:   26
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1; <- PC
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00001011 <- DS
  00037 00000000_00000000_00000000_00001011
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC; <- IN2

index:       126
instruction: SUB ACC IN1;
ACC:         00000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         00000000_00000000_00000000_00001011
IN1_SIMPLE:  00000000_00000000_00000000_00001011
IN2:         00000000_00000000_00000000_00001001
IN2_SIMPLE:  00000000_00000000_00000000_00001001
PC:          2147483675
PC_SIMPLE:   27
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4; <- PC
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00001011 <- DS
  00037 00000000_00000000_00000000_00001011
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- ACC
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC; <- IN2

index:       127
instruction: JUMP> 4;
ACC:         00000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         00000000_00000000_00000000_00001011
IN1_SIMPLE:  00000000_00000000_00000000_00001011
IN2:         00000000_00000000_00000000_00001001
IN2_SIMPLE:  00000000_00000000_00000000_00001001
PC:          2147483676
PC_SIMPLE:   28
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001; <- PC
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00001011 <- DS
  00037 00000000_00000000_00000000_00001011
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- ACC
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC; <- IN2

index:       128
instruction: LOADI ACC 000000_00000000_00000001;
ACC:         00000000_00000000_00000000_00000001
ACC_SIMPLE:  00000000_00000000_00000000_00000001
IN1:         00000000_00000000_00000000_00001011
IN1_SIMPLE:  00000000_00000000_00000000_00001011
IN2:         00000000_00000000_00000000_00001001
IN2_SIMPLE:  00000000_00000000_00000000_00001001
PC:          2147483677
PC_SIMPLE:   29
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC; <- PC
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00001011 <- DS
  00037 00000000_00000000_00000000_00001011
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000; <- ACC
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC; <- IN2

index:       129
instruction: CALL PRINT ACC;
ACC:         00000000_00000000_00000000_00000001
ACC_SIMPLE:  00000000_00000000_00000000_00000001
IN1:         00000000_00000000_00000000_00001011
IN1_SIMPLE:  00000000_00000000_00000000_00001011
IN2:         00000000_00000000_00000000_00001001
IN2_SIMPLE:  00000000_00000000_00000000_00001001
PC:          2147483678
PC_SIMPLE:   30
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3; <- PC
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00001011 <- DS
  00037 00000000_00000000_00000000_00001011
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000; <- ACC
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC; <- IN2

index:       130
instruction: JUMP 3;
ACC:         00000000_00000000_00000000_00000001
ACC_SIMPLE:  00000000_00000000_00000000_00000001
IN1:         00000000_00000000_00000000_00001011
IN1_SIMPLE:  00000000_00000000_00000000_00001011
IN2:         00000000_00000000_00000000_00001001
IN2_SIMPLE:  00000000_00000000_00000000_00001001
PC:          2147483681
PC_SIMPLE:   33
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001; <- PC
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00001011 <- DS
  00037 00000000_00000000_00000000_00001011
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000; <- ACC
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC; <- IN2

index:       131
instruction: SUBI IN2 000000_00000000_00000001;
ACC:         00000000_00000000_00000000_00000001
ACC_SIMPLE:  00000000_00000000_00000000_00000001
IN1:         00000000_00000000_00000000_00001011
IN1_SIMPLE:  00000000_00000000_00000000_00001011
IN2:         00000000_00000000_00000000_00001000
IN2_SIMPLE:  00000000_00000000_00000000_00001000
PC:          2147483682
PC_SIMPLE:   34
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC; <- PC
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00001011 <- DS
  00037 00000000_00000000_00000000_00001011
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000; <- ACC
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100; <- IN2
  00009 MOVE CS PC;

index:       132
instruction: MOVE IN2 ACC;
ACC:         00000000_00000000_00000000_00001000
ACC_SIMPLE:  00000000_00000000_00000000_00001000
IN1:         00000000_00000000_00000000_00001011
IN1_SIMPLE:  00000000_00000000_00000000_00001011
IN2:         00000000_00000000_00000000_00001000
IN2_SIMPLE:  00000000_00000000_00000000_00001000
PC:          2147483683
PC_SIMPLE:   35
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30; <- PC
  00036 00000000_00000000_00000000_00001011 <- DS
  00037 00000000_00000000_00000000_00001011
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100; <- ACC <- IN2
  00009 MOVE CS PC;

index:       133
instruction: JUMP!= -30;
ACC:         00000000_00000000_00000000_00001000
ACC_SIMPLE:  00000000_00000000_00000000_00001000
IN1:         00000000_00000000_00000000_00001011
IN1_SIMPLE:  00000000_00000000_00000000_00001011
IN2:         00000000_00000000_00000000_00001000
IN2_SIMPLE:  00000000_00000000_00000000_00001000
PC:          2147483653
PC_SIMPLE:   5
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC; <- PC
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00001011 <- DS
  00037 00000000_00000000_00000000_00001011
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100; <- ACC <- IN2
  00009 MOVE CS PC;

index:       134
instruction: CALL INPUT ACC;
ACC:         00000000_00000000_00000000_00001011
ACC_SIMPLE:  00000000_00000000_00000000_00001011
IN1:         00000000_00000000_00000000_00001011
IN1_SIMPLE:  00000000_00000000_00000000_00001011
IN2:         00000000_00000000_00000000_00001000
IN2_SIMPLE:  00000000_00000000_00000000_00001000
PC:          2147483654
PC_SIMPLE:   6
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000; <- PC
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00001011 <- DS
  00037 00000000_00000000_00000000_00001011
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100; <- IN2
  00009 MOVE CS PC;

index:       135
instruction: STOREIN DS ACC 000000_00000000_00000000;
ACC:         00000000_00000000_00000000_00001011
ACC_SIMPLE:  00000000_00000000_00000000_00001011
IN1:         00000000_00000000_00000000_00001011
IN1_SIMPLE:  00000000_00000000_00000000_00001011
IN2:         00000000_00000000_00000000_00001000
IN2_SIMPLE:  00000000_00000000_00000000_00001000
PC:          2147483655
PC_SIMPLE:   7
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC; <- PC
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00001011 <- DS
  00037 00000000_00000000_00000000_00001011
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100; <- IN2
  00009 MOVE CS PC;

index:       136
instruction: CALL INPUT ACC;
ACC:         11111111_11111111_11111111_11110101
ACC_SIMPLE:  00111111_11111111_11111111_11110101
IN1:         00000000_00000000_00000000_00001011
IN1_SIMPLE:  00000000_00000000_00000000_00001011
IN2:         00000000_00000000_00000000_00001000
IN2_SIMPLE:  00000000_00000000_00000000_00001000
PC:          2147483656
PC_SIMPLE:   8
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001; <- PC
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00001011 <- DS
  00037 00000000_00000000_00000000_00001011
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100; <- IN2
  00009 MOVE CS PC;

index:       137
instruction: STOREIN DS ACC 000000_00000000_00000001;
ACC:         11111111_11111111_11111111_11110101
ACC_SIMPLE:  00111111_11111111_11111111_11110101
IN1:         00000000_00000000_00000000_00001011
IN1_SIMPLE:  00000000_00000000_00000000_00001011
IN2:         00000000_00000000_00000000_00001000
IN2_SIMPLE:  00000000_00000000_00000000_00001000
PC:          2147483657
PC_SIMPLE:   9
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2 <- PC
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00001011 <- DS
  00037 11111111_11111111_11111111_11110101
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100; <- IN2
  00009 MOVE CS PC;

index:       138
instruction: ## test num1 <= num2
ACC:         11111111_11111111_11111111_11110101
ACC_SIMPLE:  00111111_11111111_11111111_11110101
IN1:         00000000_00000000_00000000_00001011
IN1_SIMPLE:  00000000_00000000_00000000_00001011
IN2:         00000000_00000000_00000000_00001000
IN2_SIMPLE:  00000000_00000000_00000000_00001000
PC:          2147483658
PC_SIMPLE:   10
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001; <- PC
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00001011 <- DS
  00037 11111111_11111111_11111111_11110101
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100; <- IN2
  00009 MOVE CS PC;

index:       139
instruction: LOADI ACC 000000_00000000_00000001;
ACC:         00000000_00000000_00000000_00000001
ACC_SIMPLE:  00000000_00000000_00000000_00000001
IN1:         00000000_00000000_00000000_00001011
IN1_SIMPLE:  00000000_00000000_00000000_00001011
IN2:         00000000_00000000_00000000_00001000
IN2_SIMPLE:  00000000_00000000_00000000_00001000
PC:          2147483659
PC_SIMPLE:   11
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000; <- PC
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00001011 <- DS
  00037 11111111_11111111_11111111_11110101
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000; <- ACC
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100; <- IN2
  00009 MOVE CS PC;

index:       140
instruction: MULTI ACC 000001_00000000_00000000;
ACC:         00000000_00000001_00000000_00000000
ACC_SIMPLE:  00000000_00000001_00000000_00000000
IN1:         00000000_00000000_00000000_00001011
IN1_SIMPLE:  00000000_00000000_00000000_00001011
IN2:         00000000_00000000_00000000_00001000
IN2_SIMPLE:  00000000_00000000_00000000_00001000
PC:          2147483660
PC_SIMPLE:   12
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000; <- PC
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00001011 <- DS
  00037 11111111_11111111_11111111_11110101
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100; <- IN2
  00009 MOVE CS PC;

index:       141
instruction: MULTI ACC 000000_10000000_00000000;
ACC:         10000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         00000000_00000000_00000000_00001011
IN1_SIMPLE:  00000000_00000000_00000000_00001011
IN2:         00000000_00000000_00000000_00001000
IN2_SIMPLE:  00000000_00000000_00000000_00001000
PC:          2147483661
PC_SIMPLE:   13
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0; <- ACC
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010; <- PC
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00001011 <- DS
  00037 11111111_11111111_11111111_11110101
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100; <- IN2
  00009 MOVE CS PC;

index:       142
instruction: STORE ACC 000000_00000000_00110010;
ACC:         10000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         00000000_00000000_00000000_00001011
IN1_SIMPLE:  00000000_00000000_00000000_00001011
IN2:         00000000_00000000_00000000_00001000
IN2_SIMPLE:  00000000_00000000_00000000_00001000
PC:          2147483662
PC_SIMPLE:   14
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0; <- ACC
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000; <- PC
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00001011 <- DS
  00037 11111111_11111111_11111111_11110101
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100; <- IN2
  00009 MOVE CS PC;

index:       143
instruction: LOADIN DS ACC 000000_00000000_00000000;
ACC:         00000000_00000000_00000000_00001011
ACC_SIMPLE:  00000000_00000000_00000000_00001011
IN1:         00000000_00000000_00000000_00001011
IN1_SIMPLE:  00000000_00000000_00000000_00001011
IN2:         00000000_00000000_00000000_00001000
IN2_SIMPLE:  00000000_00000000_00000000_00001000
PC:          2147483663
PC_SIMPLE:   15
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001; <- PC
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00001011 <- DS
  00037 11111111_11111111_11111111_11110101
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100; <- IN2
  00009 MOVE CS PC;

index:       144
instruction: LOADIN DS IN1 000000_00000000_00000001;
ACC:         00000000_00000000_00000000_00001011
ACC_SIMPLE:  00000000_00000000_00000000_00001011
IN1:         11111111_11111111_11111111_11110101
IN1_SIMPLE:  00111111_11111111_11111111_11110101
IN2:         00000000_00000000_00000000_00001000
IN2_SIMPLE:  00000000_00000000_00000000_00001000
PC:          2147483664
PC_SIMPLE:   16
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010; <- PC
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00001011 <- DS
  00037 11111111_11111111_11111111_11110101
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100; <- IN2
  00009 MOVE CS PC;

index:       145
instruction: AND ACC 000000_00000000_00110010;
ACC:         00000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         11111111_11111111_11111111_11110101
IN1_SIMPLE:  00111111_11111111_11111111_11110101
IN2:         00000000_00000000_00000000_00001000
IN2_SIMPLE:  00000000_00000000_00000000_00001000
PC:          2147483665
PC_SIMPLE:   17
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010; <- PC
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00001011 <- DS
  00037 11111111_11111111_11111111_11110101
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- ACC
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100; <- IN2
  00009 MOVE CS PC;

index:       146
instruction: AND IN1 000000_00000000_00110010;
ACC:         00000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         10000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00001000
IN2_SIMPLE:  00000000_00000000_00000000_00001000
PC:          2147483666
PC_SIMPLE:   18
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0; <- IN1
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1; <- PC
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00001011 <- DS
  00037 11111111_11111111_11111111_11110101
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- ACC
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100; <- IN2
  00009 MOVE CS PC;

index:       147
instruction: OPLUS ACC IN1;
ACC:         10000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         10000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00001000
IN2_SIMPLE:  00000000_00000000_00000000_00001000
PC:          2147483667
PC_SIMPLE:   19
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0; <- ACC <- IN1
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5; <- PC
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00001011 <- DS
  00037 11111111_11111111_11111111_11110101
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100; <- IN2
  00009 MOVE CS PC;

index:       148
instruction: JUMP== 5;
ACC:         10000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         10000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00001000
IN2_SIMPLE:  00000000_00000000_00000000_00001000
PC:          2147483668
PC_SIMPLE:   20
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0; <- ACC <- IN1
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001; <- PC
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00001011 <- DS
  00037 11111111_11111111_11111111_11110101
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100; <- IN2
  00009 MOVE CS PC;

index:       149
instruction: LOADIN DS ACC 000000_00000000_00000001;
ACC:         11111111_11111111_11111111_11110101
ACC_SIMPLE:  00111111_11111111_11111111_11110101
IN1:         10000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00001000
IN2_SIMPLE:  00000000_00000000_00000000_00001000
PC:          2147483669
PC_SIMPLE:   21
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0; <- IN1
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10; <- PC
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00001011 <- DS
  00037 11111111_11111111_11111111_11110101
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100; <- IN2
  00009 MOVE CS PC;

index:       150
instruction: JUMP< 10;
ACC:         11111111_11111111_11111111_11110101
ACC_SIMPLE:  00111111_11111111_11111111_11110101
IN1:         10000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00001000
IN2_SIMPLE:  00000000_00000000_00000000_00001000
PC:          2147483679
PC_SIMPLE:   31
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0; <- IN1
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000; <- PC
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00001011 <- DS
  00037 11111111_11111111_11111111_11110101
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100; <- IN2
  00009 MOVE CS PC;

index:       151
instruction: LOADI ACC 000000_00000000_00000000;
ACC:         00000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         10000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00001000
IN2_SIMPLE:  00000000_00000000_00000000_00001000
PC:          2147483680
PC_SIMPLE:   32
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0; <- IN1
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC; <- PC
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00001011 <- DS
  00037 11111111_11111111_11111111_11110101
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- ACC
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100; <- IN2
  00009 MOVE CS PC;

index:       152
instruction: CALL PRINT ACC;
ACC:         00000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         10000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00001000
IN2_SIMPLE:  00000000_00000000_00000000_00001000
PC:          2147483681
PC_SIMPLE:   33
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0; <- IN1
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001; <- PC
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00001011 <- DS
  00037 11111111_11111111_11111111_11110101
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- ACC
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100; <- IN2
  00009 MOVE CS PC;

index:       153
instruction: SUBI IN2 000000_00000000_00000001;
ACC:         00000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         10000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000111
IN2_SIMPLE:  00000000_00000000_00000000_00000111
PC:          2147483682
PC_SIMPLE:   34
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0; <- IN1
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC; <- PC
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00001011 <- DS
  00037 11111111_11111111_11111111_11110101
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- ACC
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011; <- IN2
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       154
instruction: MOVE IN2 ACC;
ACC:         00000000_00000000_00000000_00000111
ACC_SIMPLE:  00000000_00000000_00000000_00000111
IN1:         10000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000111
IN2_SIMPLE:  00000000_00000000_00000000_00000111
PC:          2147483683
PC_SIMPLE:   35
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0; <- IN1
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30; <- PC
  00036 00000000_00000000_00000000_00001011 <- DS
  00037 11111111_11111111_11111111_11110101
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011; <- ACC <- IN2
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       155
instruction: JUMP!= -30;
ACC:         00000000_00000000_00000000_00000111
ACC_SIMPLE:  00000000_00000000_00000000_00000111
IN1:         10000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000111
IN2_SIMPLE:  00000000_00000000_00000000_00000111
PC:          2147483653
PC_SIMPLE:   5
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0; <- IN1
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC; <- PC
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00001011 <- DS
  00037 11111111_11111111_11111111_11110101
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011; <- ACC <- IN2
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       156
instruction: CALL INPUT ACC;
ACC:         11111111_11111111_11111111_11110101
ACC_SIMPLE:  00111111_11111111_11111111_11110101
IN1:         10000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000111
IN2_SIMPLE:  00000000_00000000_00000000_00000111
PC:          2147483654
PC_SIMPLE:   6
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0; <- IN1
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000; <- PC
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00001011 <- DS
  00037 11111111_11111111_11111111_11110101
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011; <- IN2
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       157
instruction: STOREIN DS ACC 000000_00000000_00000000;
ACC:         11111111_11111111_11111111_11110101
ACC_SIMPLE:  00111111_11111111_11111111_11110101
IN1:         10000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000111
IN2_SIMPLE:  00000000_00000000_00000000_00000111
PC:          2147483655
PC_SIMPLE:   7
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0; <- IN1
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC; <- PC
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11110101 <- DS
  00037 11111111_11111111_11111111_11110101
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011; <- IN2
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       158
instruction: CALL INPUT ACC;
ACC:         00000000_00000000_00000000_00001011
ACC_SIMPLE:  00000000_00000000_00000000_00001011
IN1:         10000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000111
IN2_SIMPLE:  00000000_00000000_00000000_00000111
PC:          2147483656
PC_SIMPLE:   8
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0; <- IN1
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001; <- PC
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11110101 <- DS
  00037 11111111_11111111_11111111_11110101
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011; <- IN2
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       159
instruction: STOREIN DS ACC 000000_00000000_00000001;
ACC:         00000000_00000000_00000000_00001011
ACC_SIMPLE:  00000000_00000000_00000000_00001011
IN1:         10000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000111
IN2_SIMPLE:  00000000_00000000_00000000_00000111
PC:          2147483657
PC_SIMPLE:   9
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0; <- IN1
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2 <- PC
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11110101 <- DS
  00037 00000000_00000000_00000000_00001011
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011; <- IN2
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       160
instruction: ## test num1 <= num2
ACC:         00000000_00000000_00000000_00001011
ACC_SIMPLE:  00000000_00000000_00000000_00001011
IN1:         10000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000111
IN2_SIMPLE:  00000000_00000000_00000000_00000111
PC:          2147483658
PC_SIMPLE:   10
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0; <- IN1
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001; <- PC
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11110101 <- DS
  00037 00000000_00000000_00000000_00001011
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011; <- IN2
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       161
instruction: LOADI ACC 000000_00000000_00000001;
ACC:         00000000_00000000_00000000_00000001
ACC_SIMPLE:  00000000_00000000_00000000_00000001
IN1:         10000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000111
IN2_SIMPLE:  00000000_00000000_00000000_00000111
PC:          2147483659
PC_SIMPLE:   11
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0; <- IN1
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000; <- PC
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11110101 <- DS
  00037 00000000_00000000_00000000_00001011
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000; <- ACC
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011; <- IN2
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       162
instruction: MULTI ACC 000001_00000000_00000000;
ACC:         00000000_00000001_00000000_00000000
ACC_SIMPLE:  00000000_00000001_00000000_00000000
IN1:         10000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000111
IN2_SIMPLE:  00000000_00000000_00000000_00000111
PC:          2147483660
PC_SIMPLE:   12
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0; <- IN1
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000; <- PC
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11110101 <- DS
  00037 00000000_00000000_00000000_00001011
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011; <- IN2
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       163
instruction: MULTI ACC 000000_10000000_00000000;
ACC:         10000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         10000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000111
IN2_SIMPLE:  00000000_00000000_00000000_00000111
PC:          2147483661
PC_SIMPLE:   13
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0; <- ACC <- IN1
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010; <- PC
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11110101 <- DS
  00037 00000000_00000000_00000000_00001011
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011; <- IN2
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       164
instruction: STORE ACC 000000_00000000_00110010;
ACC:         10000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         10000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000111
IN2_SIMPLE:  00000000_00000000_00000000_00000111
PC:          2147483662
PC_SIMPLE:   14
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0; <- ACC <- IN1
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000; <- PC
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11110101 <- DS
  00037 00000000_00000000_00000000_00001011
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011; <- IN2
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       165
instruction: LOADIN DS ACC 000000_00000000_00000000;
ACC:         11111111_11111111_11111111_11110101
ACC_SIMPLE:  00111111_11111111_11111111_11110101
IN1:         10000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000111
IN2_SIMPLE:  00000000_00000000_00000000_00000111
PC:          2147483663
PC_SIMPLE:   15
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0; <- IN1
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001; <- PC
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11110101 <- DS
  00037 00000000_00000000_00000000_00001011
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011; <- IN2
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       166
instruction: LOADIN DS IN1 000000_00000000_00000001;
ACC:         11111111_11111111_11111111_11110101
ACC_SIMPLE:  00111111_11111111_11111111_11110101
IN1:         00000000_00000000_00000000_00001011
IN1_SIMPLE:  00000000_00000000_00000000_00001011
IN2:         00000000_00000000_00000000_00000111
IN2_SIMPLE:  00000000_00000000_00000000_00000111
PC:          2147483664
PC_SIMPLE:   16
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010; <- PC
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11110101 <- DS
  00037 00000000_00000000_00000000_00001011
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011; <- IN2
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       167
instruction: AND ACC 000000_00000000_00110010;
ACC:         10000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         00000000_00000000_00000000_00001011
IN1_SIMPLE:  00000000_00000000_00000000_00001011
IN2:         00000000_00000000_00000000_00000111
IN2_SIMPLE:  00000000_00000000_00000000_00000111
PC:          2147483665
PC_SIMPLE:   17
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0; <- ACC
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010; <- PC
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11110101 <- DS
  00037 00000000_00000000_00000000_00001011
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011; <- IN2
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       168
instruction: AND IN1 000000_00000000_00110010;
ACC:         10000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000111
IN2_SIMPLE:  00000000_00000000_00000000_00000111
PC:          2147483666
PC_SIMPLE:   18
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0; <- ACC
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1; <- PC
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11110101 <- DS
  00037 00000000_00000000_00000000_00001011
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- IN1
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011; <- IN2
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       169
instruction: OPLUS ACC IN1;
ACC:         10000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000111
IN2_SIMPLE:  00000000_00000000_00000000_00000111
PC:          2147483667
PC_SIMPLE:   19
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0; <- ACC
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5; <- PC
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11110101 <- DS
  00037 00000000_00000000_00000000_00001011
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- IN1
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011; <- IN2
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       170
instruction: JUMP== 5;
ACC:         10000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000111
IN2_SIMPLE:  00000000_00000000_00000000_00000111
PC:          2147483668
PC_SIMPLE:   20
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0; <- ACC
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001; <- PC
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11110101 <- DS
  00037 00000000_00000000_00000000_00001011
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- IN1
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011; <- IN2
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       171
instruction: LOADIN DS ACC 000000_00000000_00000001;
ACC:         00000000_00000000_00000000_00001011
ACC_SIMPLE:  00000000_00000000_00000000_00001011
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000111
IN2_SIMPLE:  00000000_00000000_00000000_00000111
PC:          2147483669
PC_SIMPLE:   21
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10; <- PC
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11110101 <- DS
  00037 00000000_00000000_00000000_00001011
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- IN1
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011; <- IN2
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       172
instruction: JUMP< 10;
ACC:         00000000_00000000_00000000_00001011
ACC_SIMPLE:  00000000_00000000_00000000_00001011
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000111
IN2_SIMPLE:  00000000_00000000_00000000_00000111
PC:          2147483670
PC_SIMPLE:   22
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000; <- PC
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11110101 <- DS
  00037 00000000_00000000_00000000_00001011
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- IN1
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011; <- IN2
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       173
instruction: LOADIN DS ACC 000000_00000000_00000000;
ACC:         11111111_11111111_11111111_11110101
ACC_SIMPLE:  00111111_11111111_11111111_11110101
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000111
IN2_SIMPLE:  00000000_00000000_00000000_00000111
PC:          2147483671
PC_SIMPLE:   23
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5; <- PC
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11110101 <- DS
  00037 00000000_00000000_00000000_00001011
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- IN1
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011; <- IN2
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       174
instruction: JUMP< 5;
ACC:         11111111_11111111_11111111_11110101
ACC_SIMPLE:  00111111_11111111_11111111_11110101
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000111
IN2_SIMPLE:  00000000_00000000_00000000_00000111
PC:          2147483676
PC_SIMPLE:   28
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001; <- PC
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11110101 <- DS
  00037 00000000_00000000_00000000_00001011
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- IN1
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011; <- IN2
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       175
instruction: LOADI ACC 000000_00000000_00000001;
ACC:         00000000_00000000_00000000_00000001
ACC_SIMPLE:  00000000_00000000_00000000_00000001
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000111
IN2_SIMPLE:  00000000_00000000_00000000_00000111
PC:          2147483677
PC_SIMPLE:   29
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC; <- PC
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11110101 <- DS
  00037 00000000_00000000_00000000_00001011
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- IN1
  00001 MULTI DS 000000_00000100_00000000; <- ACC
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011; <- IN2
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       176
instruction: CALL PRINT ACC;
ACC:         00000000_00000000_00000000_00000001
ACC_SIMPLE:  00000000_00000000_00000000_00000001
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000111
IN2_SIMPLE:  00000000_00000000_00000000_00000111
PC:          2147483678
PC_SIMPLE:   30
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3; <- PC
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11110101 <- DS
  00037 00000000_00000000_00000000_00001011
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- IN1
  00001 MULTI DS 000000_00000100_00000000; <- ACC
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011; <- IN2
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       177
instruction: JUMP 3;
ACC:         00000000_00000000_00000000_00000001
ACC_SIMPLE:  00000000_00000000_00000000_00000001
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000111
IN2_SIMPLE:  00000000_00000000_00000000_00000111
PC:          2147483681
PC_SIMPLE:   33
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001; <- PC
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11110101 <- DS
  00037 00000000_00000000_00000000_00001011
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- IN1
  00001 MULTI DS 000000_00000100_00000000; <- ACC
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011; <- IN2
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       178
instruction: SUBI IN2 000000_00000000_00000001;
ACC:         00000000_00000000_00000000_00000001
ACC_SIMPLE:  00000000_00000000_00000000_00000001
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000110
IN2_SIMPLE:  00000000_00000000_00000000_00000110
PC:          2147483682
PC_SIMPLE:   34
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC; <- PC
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11110101 <- DS
  00037 00000000_00000000_00000000_00001011
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- IN1
  00001 MULTI DS 000000_00000100_00000000; <- ACC
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010; <- IN2
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       179
instruction: MOVE IN2 ACC;
ACC:         00000000_00000000_00000000_00000110
ACC_SIMPLE:  00000000_00000000_00000000_00000110
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000110
IN2_SIMPLE:  00000000_00000000_00000000_00000110
PC:          2147483683
PC_SIMPLE:   35
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30; <- PC
  00036 11111111_11111111_11111111_11110101 <- DS
  00037 00000000_00000000_00000000_00001011
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- IN1
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010; <- ACC <- IN2
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       180
instruction: JUMP!= -30;
ACC:         00000000_00000000_00000000_00000110
ACC_SIMPLE:  00000000_00000000_00000000_00000110
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000110
IN2_SIMPLE:  00000000_00000000_00000000_00000110
PC:          2147483653
PC_SIMPLE:   5
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC; <- PC
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11110101 <- DS
  00037 00000000_00000000_00000000_00001011
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- IN1
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010; <- ACC <- IN2
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       181
instruction: CALL INPUT ACC;
ACC:         11111111_11111111_11111111_11110101
ACC_SIMPLE:  00111111_11111111_11111111_11110101
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000110
IN2_SIMPLE:  00000000_00000000_00000000_00000110
PC:          2147483654
PC_SIMPLE:   6
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000; <- PC
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11110101 <- DS
  00037 00000000_00000000_00000000_00001011
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- IN1
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010; <- IN2
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       182
instruction: STOREIN DS ACC 000000_00000000_00000000;
ACC:         11111111_11111111_11111111_11110101
ACC_SIMPLE:  00111111_11111111_11111111_11110101
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000110
IN2_SIMPLE:  00000000_00000000_00000000_00000110
PC:          2147483655
PC_SIMPLE:   7
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC; <- PC
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11110101 <- DS
  00037 00000000_00000000_00000000_00001011
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- IN1
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010; <- IN2
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       183
instruction: CALL INPUT ACC;
ACC:         11111111_11111111_11111111_11110101
ACC_SIMPLE:  00111111_11111111_11111111_11110101
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000110
IN2_SIMPLE:  00000000_00000000_00000000_00000110
PC:          2147483656
PC_SIMPLE:   8
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001; <- PC
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11110101 <- DS
  00037 00000000_00000000_00000000_00001011
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- IN1
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010; <- IN2
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       184
instruction: STOREIN DS ACC 000000_00000000_00000001;
ACC:         11111111_11111111_11111111_11110101
ACC_SIMPLE:  00111111_11111111_11111111_11110101
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000110
IN2_SIMPLE:  00000000_00000000_00000000_00000110
PC:          2147483657
PC_SIMPLE:   9
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2 <- PC
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11110101 <- DS
  00037 11111111_11111111_11111111_11110101
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- IN1
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010; <- IN2
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       185
instruction: ## test num1 <= num2
ACC:         11111111_11111111_11111111_11110101
ACC_SIMPLE:  00111111_11111111_11111111_11110101
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000110
IN2_SIMPLE:  00000000_00000000_00000000_00000110
PC:          2147483658
PC_SIMPLE:   10
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001; <- PC
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11110101 <- DS
  00037 11111111_11111111_11111111_11110101
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- IN1
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010; <- IN2
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       186
instruction: LOADI ACC 000000_00000000_00000001;
ACC:         00000000_00000000_00000000_00000001
ACC_SIMPLE:  00000000_00000000_00000000_00000001
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000110
IN2_SIMPLE:  00000000_00000000_00000000_00000110
PC:          2147483659
PC_SIMPLE:   11
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000; <- PC
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11110101 <- DS
  00037 11111111_11111111_11111111_11110101
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- IN1
  00001 MULTI DS 000000_00000100_00000000; <- ACC
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010; <- IN2
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       187
instruction: MULTI ACC 000001_00000000_00000000;
ACC:         00000000_00000001_00000000_00000000
ACC_SIMPLE:  00000000_00000001_00000000_00000000
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000110
IN2_SIMPLE:  00000000_00000000_00000000_00000110
PC:          2147483660
PC_SIMPLE:   12
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000; <- PC
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11110101 <- DS
  00037 11111111_11111111_11111111_11110101
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- IN1
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010; <- IN2
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       188
instruction: MULTI ACC 000000_10000000_00000000;
ACC:         10000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000110
IN2_SIMPLE:  00000000_00000000_00000000_00000110
PC:          2147483661
PC_SIMPLE:   13
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0; <- ACC
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010; <- PC
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11110101 <- DS
  00037 11111111_11111111_11111111_11110101
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- IN1
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010; <- IN2
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       189
instruction: STORE ACC 000000_00000000_00110010;
ACC:         10000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000110
IN2_SIMPLE:  00000000_00000000_00000000_00000110
PC:          2147483662
PC_SIMPLE:   14
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0; <- ACC
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000; <- PC
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11110101 <- DS
  00037 11111111_11111111_11111111_11110101
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- IN1
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010; <- IN2
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       190
instruction: LOADIN DS ACC 000000_00000000_00000000;
ACC:         11111111_11111111_11111111_11110101
ACC_SIMPLE:  00111111_11111111_11111111_11110101
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000110
IN2_SIMPLE:  00000000_00000000_00000000_00000110
PC:          2147483663
PC_SIMPLE:   15
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001; <- PC
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11110101 <- DS
  00037 11111111_11111111_11111111_11110101
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- IN1
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010; <- IN2
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       191
instruction: LOADIN DS IN1 000000_00000000_00000001;
ACC:         11111111_11111111_11111111_11110101
ACC_SIMPLE:  00111111_11111111_11111111_11110101
IN1:         11111111_11111111_11111111_11110101
IN1_SIMPLE:  00111111_11111111_11111111_11110101
IN2:         00000000_00000000_00000000_00000110
IN2_SIMPLE:  00000000_00000000_00000000_00000110
PC:          2147483664
PC_SIMPLE:   16
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010; <- PC
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11110101 <- DS
  00037 11111111_11111111_11111111_11110101
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010; <- IN2
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       192
instruction: AND ACC 000000_00000000_00110010;
ACC:         10000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         11111111_11111111_11111111_11110101
IN1_SIMPLE:  00111111_11111111_11111111_11110101
IN2:         00000000_00000000_00000000_00000110
IN2_SIMPLE:  00000000_00000000_00000000_00000110
PC:          2147483665
PC_SIMPLE:   17
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0; <- ACC
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010; <- PC
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11110101 <- DS
  00037 11111111_11111111_11111111_11110101
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010; <- IN2
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       193
instruction: AND IN1 000000_00000000_00110010;
ACC:         10000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         10000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000110
IN2_SIMPLE:  00000000_00000000_00000000_00000110
PC:          2147483666
PC_SIMPLE:   18
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0; <- ACC <- IN1
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1; <- PC
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11110101 <- DS
  00037 11111111_11111111_11111111_11110101
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010; <- IN2
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       194
instruction: OPLUS ACC IN1;
ACC:         00000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         10000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000110
IN2_SIMPLE:  00000000_00000000_00000000_00000110
PC:          2147483667
PC_SIMPLE:   19
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0; <- IN1
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5; <- PC
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11110101 <- DS
  00037 11111111_11111111_11111111_11110101
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- ACC
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010; <- IN2
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       195
instruction: JUMP== 5;
ACC:         00000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         10000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000110
IN2_SIMPLE:  00000000_00000000_00000000_00000110
PC:          2147483672
PC_SIMPLE:   24
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0; <- IN1
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000; <- PC
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11110101 <- DS
  00037 11111111_11111111_11111111_11110101
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- ACC
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010; <- IN2
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       196
instruction: LOADIN DS ACC 000000_00000000_00000000;
ACC:         11111111_11111111_11111111_11110101
ACC_SIMPLE:  00111111_11111111_11111111_11110101
IN1:         10000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000110
IN2_SIMPLE:  00000000_00000000_00000000_00000110
PC:          2147483673
PC_SIMPLE:   25
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0; <- IN1
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001; <- PC
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11110101 <- DS
  00037 11111111_11111111_11111111_11110101
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010; <- IN2
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       197
instruction: LOADIN DS IN1 000000_00000000_00000001;
ACC:         11111111_11111111_11111111_11110101
ACC_SIMPLE:  00111111_11111111_11111111_11110101
IN1:         11111111_11111111_11111111_11110101
IN1_SIMPLE:  00111111_11111111_11111111_11110101
IN2:         00000000_00000000_00000000_00000110
IN2_SIMPLE:  00000000_00000000_00000000_00000110
PC:          2147483674
PC_SIMPLE:   26
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1; <- PC
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11110101 <- DS
  00037 11111111_11111111_11111111_11110101
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010; <- IN2
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       198
instruction: SUB ACC IN1;
ACC:         00000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         11111111_11111111_11111111_11110101
IN1_SIMPLE:  00111111_11111111_11111111_11110101
IN2:         00000000_00000000_00000000_00000110
IN2_SIMPLE:  00000000_00000000_00000000_00000110
PC:          2147483675
PC_SIMPLE:   27
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4; <- PC
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11110101 <- DS
  00037 11111111_11111111_11111111_11110101
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- ACC
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010; <- IN2
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       199
instruction: JUMP> 4;
ACC:         00000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         11111111_11111111_11111111_11110101
IN1_SIMPLE:  00111111_11111111_11111111_11110101
IN2:         00000000_00000000_00000000_00000110
IN2_SIMPLE:  00000000_00000000_00000000_00000110
PC:          2147483676
PC_SIMPLE:   28
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001; <- PC
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11110101 <- DS
  00037 11111111_11111111_11111111_11110101
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- ACC
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010; <- IN2
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       200
instruction: LOADI ACC 000000_00000000_00000001;
ACC:         00000000_00000000_00000000_00000001
ACC_SIMPLE:  00000000_00000000_00000000_00000001
IN1:         11111111_11111111_11111111_11110101
IN1_SIMPLE:  00111111_11111111_11111111_11110101
IN2:         00000000_00000000_00000000_00000110
IN2_SIMPLE:  00000000_00000000_00000000_00000110
PC:          2147483677
PC_SIMPLE:   29
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC; <- PC
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11110101 <- DS
  00037 11111111_11111111_11111111_11110101
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000; <- ACC
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010; <- IN2
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       201
instruction: CALL PRINT ACC;
ACC:         00000000_00000000_00000000_00000001
ACC_SIMPLE:  00000000_00000000_00000000_00000001
IN1:         11111111_11111111_11111111_11110101
IN1_SIMPLE:  00111111_11111111_11111111_11110101
IN2:         00000000_00000000_00000000_00000110
IN2_SIMPLE:  00000000_00000000_00000000_00000110
PC:          2147483678
PC_SIMPLE:   30
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3; <- PC
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11110101 <- DS
  00037 11111111_11111111_11111111_11110101
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000; <- ACC
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010; <- IN2
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       202
instruction: JUMP 3;
ACC:         00000000_00000000_00000000_00000001
ACC_SIMPLE:  00000000_00000000_00000000_00000001
IN1:         11111111_11111111_11111111_11110101
IN1_SIMPLE:  00111111_11111111_11111111_11110101
IN2:         00000000_00000000_00000000_00000110
IN2_SIMPLE:  00000000_00000000_00000000_00000110
PC:          2147483681
PC_SIMPLE:   33
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001; <- PC
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11110101 <- DS
  00037 11111111_11111111_11111111_11110101
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000; <- ACC
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010; <- IN2
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       203
instruction: SUBI IN2 000000_00000000_00000001;
ACC:         00000000_00000000_00000000_00000001
ACC_SIMPLE:  00000000_00000000_00000000_00000001
IN1:         11111111_11111111_11111111_11110101
IN1_SIMPLE:  00111111_11111111_11111111_11110101
IN2:         00000000_00000000_00000000_00000101
IN2_SIMPLE:  00000000_00000000_00000000_00000101
PC:          2147483682
PC_SIMPLE:   34
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC; <- PC
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11110101 <- DS
  00037 11111111_11111111_11111111_11110101
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000; <- ACC
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000; <- IN2
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       204
instruction: MOVE IN2 ACC;
ACC:         00000000_00000000_00000000_00000101
ACC_SIMPLE:  00000000_00000000_00000000_00000101
IN1:         11111111_11111111_11111111_11110101
IN1_SIMPLE:  00111111_11111111_11111111_11110101
IN2:         00000000_00000000_00000000_00000101
IN2_SIMPLE:  00000000_00000000_00000000_00000101
PC:          2147483683
PC_SIMPLE:   35
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30; <- PC
  00036 11111111_11111111_11111111_11110101 <- DS
  00037 11111111_11111111_11111111_11110101
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000; <- ACC <- IN2
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       205
instruction: JUMP!= -30;
ACC:         00000000_00000000_00000000_00000101
ACC_SIMPLE:  00000000_00000000_00000000_00000101
IN1:         11111111_11111111_11111111_11110101
IN1_SIMPLE:  00111111_11111111_11111111_11110101
IN2:         00000000_00000000_00000000_00000101
IN2_SIMPLE:  00000000_00000000_00000000_00000101
PC:          2147483653
PC_SIMPLE:   5
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC; <- PC
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11110101 <- DS
  00037 11111111_11111111_11111111_11110101
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000; <- ACC <- IN2
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       206
instruction: CALL INPUT ACC;
ACC:         00000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         11111111_11111111_11111111_11110101
IN1_SIMPLE:  00111111_11111111_11111111_11110101
IN2:         00000000_00000000_00000000_00000101
IN2_SIMPLE:  00000000_00000000_00000000_00000101
PC:          2147483654
PC_SIMPLE:   6
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000; <- PC
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11110101 <- DS
  00037 11111111_11111111_11111111_11110101
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- ACC
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000; <- IN2
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       207
instruction: STOREIN DS ACC 000000_00000000_00000000;
ACC:         00000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         11111111_11111111_11111111_11110101
IN1_SIMPLE:  00111111_11111111_11111111_11110101
IN2:         00000000_00000000_00000000_00000101
IN2_SIMPLE:  00000000_00000000_00000000_00000101
PC:          2147483655
PC_SIMPLE:   7
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC; <- PC
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00000000 <- DS
  00037 11111111_11111111_11111111_11110101
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- ACC
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000; <- IN2
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       208
instruction: CALL INPUT ACC;
ACC:         00000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         11111111_11111111_11111111_11110101
IN1_SIMPLE:  00111111_11111111_11111111_11110101
IN2:         00000000_00000000_00000000_00000101
IN2_SIMPLE:  00000000_00000000_00000000_00000101
PC:          2147483656
PC_SIMPLE:   8
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001; <- PC
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00000000 <- DS
  00037 11111111_11111111_11111111_11110101
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- ACC
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000; <- IN2
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       209
instruction: STOREIN DS ACC 000000_00000000_00000001;
ACC:         00000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         11111111_11111111_11111111_11110101
IN1_SIMPLE:  00111111_11111111_11111111_11110101
IN2:         00000000_00000000_00000000_00000101
IN2_SIMPLE:  00000000_00000000_00000000_00000101
PC:          2147483657
PC_SIMPLE:   9
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2 <- PC
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00000000 <- DS
  00037 00000000_00000000_00000000_00000000
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- ACC
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000; <- IN2
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       210
instruction: ## test num1 <= num2
ACC:         00000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         11111111_11111111_11111111_11110101
IN1_SIMPLE:  00111111_11111111_11111111_11110101
IN2:         00000000_00000000_00000000_00000101
IN2_SIMPLE:  00000000_00000000_00000000_00000101
PC:          2147483658
PC_SIMPLE:   10
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001; <- PC
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00000000 <- DS
  00037 00000000_00000000_00000000_00000000
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- ACC
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000; <- IN2
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       211
instruction: LOADI ACC 000000_00000000_00000001;
ACC:         00000000_00000000_00000000_00000001
ACC_SIMPLE:  00000000_00000000_00000000_00000001
IN1:         11111111_11111111_11111111_11110101
IN1_SIMPLE:  00111111_11111111_11111111_11110101
IN2:         00000000_00000000_00000000_00000101
IN2_SIMPLE:  00000000_00000000_00000000_00000101
PC:          2147483659
PC_SIMPLE:   11
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000; <- PC
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00000000 <- DS
  00037 00000000_00000000_00000000_00000000
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000; <- ACC
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000; <- IN2
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       212
instruction: MULTI ACC 000001_00000000_00000000;
ACC:         00000000_00000001_00000000_00000000
ACC_SIMPLE:  00000000_00000001_00000000_00000000
IN1:         11111111_11111111_11111111_11110101
IN1_SIMPLE:  00111111_11111111_11111111_11110101
IN2:         00000000_00000000_00000000_00000101
IN2_SIMPLE:  00000000_00000000_00000000_00000101
PC:          2147483660
PC_SIMPLE:   12
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000; <- PC
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00000000 <- DS
  00037 00000000_00000000_00000000_00000000
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000; <- IN2
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       213
instruction: MULTI ACC 000000_10000000_00000000;
ACC:         10000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         11111111_11111111_11111111_11110101
IN1_SIMPLE:  00111111_11111111_11111111_11110101
IN2:         00000000_00000000_00000000_00000101
IN2_SIMPLE:  00000000_00000000_00000000_00000101
PC:          2147483661
PC_SIMPLE:   13
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0; <- ACC
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010; <- PC
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00000000 <- DS
  00037 00000000_00000000_00000000_00000000
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000; <- IN2
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       214
instruction: STORE ACC 000000_00000000_00110010;
ACC:         10000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         11111111_11111111_11111111_11110101
IN1_SIMPLE:  00111111_11111111_11111111_11110101
IN2:         00000000_00000000_00000000_00000101
IN2_SIMPLE:  00000000_00000000_00000000_00000101
PC:          2147483662
PC_SIMPLE:   14
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0; <- ACC
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000; <- PC
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00000000 <- DS
  00037 00000000_00000000_00000000_00000000
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000; <- IN2
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       215
instruction: LOADIN DS ACC 000000_00000000_00000000;
ACC:         00000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         11111111_11111111_11111111_11110101
IN1_SIMPLE:  00111111_11111111_11111111_11110101
IN2:         00000000_00000000_00000000_00000101
IN2_SIMPLE:  00000000_00000000_00000000_00000101
PC:          2147483663
PC_SIMPLE:   15
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001; <- PC
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00000000 <- DS
  00037 00000000_00000000_00000000_00000000
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- ACC
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000; <- IN2
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       216
instruction: LOADIN DS IN1 000000_00000000_00000001;
ACC:         00000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000101
IN2_SIMPLE:  00000000_00000000_00000000_00000101
PC:          2147483664
PC_SIMPLE:   16
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010; <- PC
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00000000 <- DS
  00037 00000000_00000000_00000000_00000000
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- ACC <- IN1
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000; <- IN2
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       217
instruction: AND ACC 000000_00000000_00110010;
ACC:         00000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000101
IN2_SIMPLE:  00000000_00000000_00000000_00000101
PC:          2147483665
PC_SIMPLE:   17
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010; <- PC
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00000000 <- DS
  00037 00000000_00000000_00000000_00000000
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- ACC <- IN1
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000; <- IN2
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       218
instruction: AND IN1 000000_00000000_00110010;
ACC:         00000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000101
IN2_SIMPLE:  00000000_00000000_00000000_00000101
PC:          2147483666
PC_SIMPLE:   18
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1; <- PC
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00000000 <- DS
  00037 00000000_00000000_00000000_00000000
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- ACC <- IN1
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000; <- IN2
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       219
instruction: OPLUS ACC IN1;
ACC:         00000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000101
IN2_SIMPLE:  00000000_00000000_00000000_00000101
PC:          2147483667
PC_SIMPLE:   19
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5; <- PC
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00000000 <- DS
  00037 00000000_00000000_00000000_00000000
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- ACC <- IN1
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000; <- IN2
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       220
instruction: JUMP== 5;
ACC:         00000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000101
IN2_SIMPLE:  00000000_00000000_00000000_00000101
PC:          2147483672
PC_SIMPLE:   24
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000; <- PC
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00000000 <- DS
  00037 00000000_00000000_00000000_00000000
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- ACC <- IN1
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000; <- IN2
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       221
instruction: LOADIN DS ACC 000000_00000000_00000000;
ACC:         00000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000101
IN2_SIMPLE:  00000000_00000000_00000000_00000101
PC:          2147483673
PC_SIMPLE:   25
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001; <- PC
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00000000 <- DS
  00037 00000000_00000000_00000000_00000000
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- ACC <- IN1
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000; <- IN2
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       222
instruction: LOADIN DS IN1 000000_00000000_00000001;
ACC:         00000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000101
IN2_SIMPLE:  00000000_00000000_00000000_00000101
PC:          2147483674
PC_SIMPLE:   26
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1; <- PC
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00000000 <- DS
  00037 00000000_00000000_00000000_00000000
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- ACC <- IN1
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000; <- IN2
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       223
instruction: SUB ACC IN1;
ACC:         00000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000101
IN2_SIMPLE:  00000000_00000000_00000000_00000101
PC:          2147483675
PC_SIMPLE:   27
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4; <- PC
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00000000 <- DS
  00037 00000000_00000000_00000000_00000000
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- ACC <- IN1
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000; <- IN2
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       224
instruction: JUMP> 4;
ACC:         00000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000101
IN2_SIMPLE:  00000000_00000000_00000000_00000101
PC:          2147483676
PC_SIMPLE:   28
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001; <- PC
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00000000 <- DS
  00037 00000000_00000000_00000000_00000000
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- ACC <- IN1
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000; <- IN2
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       225
instruction: LOADI ACC 000000_00000000_00000001;
ACC:         00000000_00000000_00000000_00000001
ACC_SIMPLE:  00000000_00000000_00000000_00000001
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000101
IN2_SIMPLE:  00000000_00000000_00000000_00000101
PC:          2147483677
PC_SIMPLE:   29
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC; <- PC
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00000000 <- DS
  00037 00000000_00000000_00000000_00000000
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- IN1
  00001 MULTI DS 000000_00000100_00000000; <- ACC
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000; <- IN2
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       226
instruction: CALL PRINT ACC;
ACC:         00000000_00000000_00000000_00000001
ACC_SIMPLE:  00000000_00000000_00000000_00000001
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000101
IN2_SIMPLE:  00000000_00000000_00000000_00000101
PC:          2147483678
PC_SIMPLE:   30
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3; <- PC
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00000000 <- DS
  00037 00000000_00000000_00000000_00000000
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- IN1
  00001 MULTI DS 000000_00000100_00000000; <- ACC
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000; <- IN2
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       227
instruction: JUMP 3;
ACC:         00000000_00000000_00000000_00000001
ACC_SIMPLE:  00000000_00000000_00000000_00000001
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000101
IN2_SIMPLE:  00000000_00000000_00000000_00000101
PC:          2147483681
PC_SIMPLE:   33
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001; <- PC
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00000000 <- DS
  00037 00000000_00000000_00000000_00000000
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- IN1
  00001 MULTI DS 000000_00000100_00000000; <- ACC
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000; <- IN2
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       228
instruction: SUBI IN2 000000_00000000_00000001;
ACC:         00000000_00000000_00000000_00000001
ACC_SIMPLE:  00000000_00000000_00000000_00000001
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000100
IN2_SIMPLE:  00000000_00000000_00000000_00000100
PC:          2147483682
PC_SIMPLE:   34
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC; <- PC
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00000000 <- DS
  00037 00000000_00000000_00000000_00000000
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- IN1
  00001 MULTI DS 000000_00000100_00000000; <- ACC
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS; <- IN2
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       229
instruction: MOVE IN2 ACC;
ACC:         00000000_00000000_00000000_00000100
ACC_SIMPLE:  00000000_00000000_00000000_00000100
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000100
IN2_SIMPLE:  00000000_00000000_00000000_00000100
PC:          2147483683
PC_SIMPLE:   35
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30; <- PC
  00036 00000000_00000000_00000000_00000000 <- DS
  00037 00000000_00000000_00000000_00000000
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- IN1
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS; <- ACC <- IN2
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       230
instruction: JUMP!= -30;
ACC:         00000000_00000000_00000000_00000100
ACC_SIMPLE:  00000000_00000000_00000000_00000100
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000100
IN2_SIMPLE:  00000000_00000000_00000000_00000100
PC:          2147483653
PC_SIMPLE:   5
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC; <- PC
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00000000 <- DS
  00037 00000000_00000000_00000000_00000000
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- IN1
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS; <- ACC <- IN2
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       231
instruction: CALL INPUT ACC;
ACC:         00000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000100
IN2_SIMPLE:  00000000_00000000_00000000_00000100
PC:          2147483654
PC_SIMPLE:   6
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000; <- PC
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00000000 <- DS
  00037 00000000_00000000_00000000_00000000
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- ACC <- IN1
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS; <- IN2
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       232
instruction: STOREIN DS ACC 000000_00000000_00000000;
ACC:         00000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000100
IN2_SIMPLE:  00000000_00000000_00000000_00000100
PC:          2147483655
PC_SIMPLE:   7
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC; <- PC
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00000000 <- DS
  00037 00000000_00000000_00000000_00000000
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- ACC <- IN1
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS; <- IN2
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       233
instruction: CALL INPUT ACC;
ACC:         00000000_00000000_00000000_00000001
ACC_SIMPLE:  00000000_00000000_00000000_00000001
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000100
IN2_SIMPLE:  00000000_00000000_00000000_00000100
PC:          2147483656
PC_SIMPLE:   8
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001; <- PC
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00000000 <- DS
  00037 00000000_00000000_00000000_00000000
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- IN1
  00001 MULTI DS 000000_00000100_00000000; <- ACC
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS; <- IN2
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       234
instruction: STOREIN DS ACC 000000_00000000_00000001;
ACC:         00000000_00000000_00000000_00000001
ACC_SIMPLE:  00000000_00000000_00000000_00000001
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000100
IN2_SIMPLE:  00000000_00000000_00000000_00000100
PC:          2147483657
PC_SIMPLE:   9
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2 <- PC
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00000000 <- DS
  00037 00000000_00000000_00000000_00000001
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- IN1
  00001 MULTI DS 000000_00000100_00000000; <- ACC
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS; <- IN2
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       235
instruction: ## test num1 <= num2
ACC:         00000000_00000000_00000000_00000001
ACC_SIMPLE:  00000000_00000000_00000000_00000001
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000100
IN2_SIMPLE:  00000000_00000000_00000000_00000100
PC:          2147483658
PC_SIMPLE:   10
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001; <- PC
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00000000 <- DS
  00037 00000000_00000000_00000000_00000001
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- IN1
  00001 MULTI DS 000000_00000100_00000000; <- ACC
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS; <- IN2
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       236
instruction: LOADI ACC 000000_00000000_00000001;
ACC:         00000000_00000000_00000000_00000001
ACC_SIMPLE:  00000000_00000000_00000000_00000001
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000100
IN2_SIMPLE:  00000000_00000000_00000000_00000100
PC:          2147483659
PC_SIMPLE:   11
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000; <- PC
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00000000 <- DS
  00037 00000000_00000000_00000000_00000001
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- IN1
  00001 MULTI DS 000000_00000100_00000000; <- ACC
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS; <- IN2
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       237
instruction: MULTI ACC 000001_00000000_00000000;
ACC:         00000000_00000001_00000000_00000000
ACC_SIMPLE:  00000000_00000001_00000000_00000000
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000100
IN2_SIMPLE:  00000000_00000000_00000000_00000100
PC:          2147483660
PC_SIMPLE:   12
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000; <- PC
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00000000 <- DS
  00037 00000000_00000000_00000000_00000001
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- IN1
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS; <- IN2
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       238
instruction: MULTI ACC 000000_10000000_00000000;
ACC:         10000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000100
IN2_SIMPLE:  00000000_00000000_00000000_00000100
PC:          2147483661
PC_SIMPLE:   13
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0; <- ACC
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010; <- PC
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00000000 <- DS
  00037 00000000_00000000_00000000_00000001
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- IN1
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS; <- IN2
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       239
instruction: STORE ACC 000000_00000000_00110010;
ACC:         10000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000100
IN2_SIMPLE:  00000000_00000000_00000000_00000100
PC:          2147483662
PC_SIMPLE:   14
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0; <- ACC
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000; <- PC
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00000000 <- DS
  00037 00000000_00000000_00000000_00000001
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- IN1
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS; <- IN2
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       240
instruction: LOADIN DS ACC 000000_00000000_00000000;
ACC:         00000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000100
IN2_SIMPLE:  00000000_00000000_00000000_00000100
PC:          2147483663
PC_SIMPLE:   15
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001; <- PC
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00000000 <- DS
  00037 00000000_00000000_00000000_00000001
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- ACC <- IN1
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS; <- IN2
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       241
instruction: LOADIN DS IN1 000000_00000000_00000001;
ACC:         00000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         00000000_00000000_00000000_00000001
IN1_SIMPLE:  00000000_00000000_00000000_00000001
IN2:         00000000_00000000_00000000_00000100
IN2_SIMPLE:  00000000_00000000_00000000_00000100
PC:          2147483664
PC_SIMPLE:   16
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010; <- PC
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00000000 <- DS
  00037 00000000_00000000_00000000_00000001
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- ACC
  00001 MULTI DS 000000_00000100_00000000; <- IN1
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS; <- IN2
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       242
instruction: AND ACC 000000_00000000_00110010;
ACC:         00000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         00000000_00000000_00000000_00000001
IN1_SIMPLE:  00000000_00000000_00000000_00000001
IN2:         00000000_00000000_00000000_00000100
IN2_SIMPLE:  00000000_00000000_00000000_00000100
PC:          2147483665
PC_SIMPLE:   17
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010; <- PC
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00000000 <- DS
  00037 00000000_00000000_00000000_00000001
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- ACC
  00001 MULTI DS 000000_00000100_00000000; <- IN1
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS; <- IN2
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       243
instruction: AND IN1 000000_00000000_00110010;
ACC:         00000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000100
IN2_SIMPLE:  00000000_00000000_00000000_00000100
PC:          2147483666
PC_SIMPLE:   18
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1; <- PC
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00000000 <- DS
  00037 00000000_00000000_00000000_00000001
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- ACC <- IN1
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS; <- IN2
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       244
instruction: OPLUS ACC IN1;
ACC:         00000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000100
IN2_SIMPLE:  00000000_00000000_00000000_00000100
PC:          2147483667
PC_SIMPLE:   19
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5; <- PC
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00000000 <- DS
  00037 00000000_00000000_00000000_00000001
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- ACC <- IN1
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS; <- IN2
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       245
instruction: JUMP== 5;
ACC:         00000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000100
IN2_SIMPLE:  00000000_00000000_00000000_00000100
PC:          2147483672
PC_SIMPLE:   24
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000; <- PC
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00000000 <- DS
  00037 00000000_00000000_00000000_00000001
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- ACC <- IN1
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS; <- IN2
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       246
instruction: LOADIN DS ACC 000000_00000000_00000000;
ACC:         00000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000100
IN2_SIMPLE:  00000000_00000000_00000000_00000100
PC:          2147483673
PC_SIMPLE:   25
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001; <- PC
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00000000 <- DS
  00037 00000000_00000000_00000000_00000001
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- ACC <- IN1
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS; <- IN2
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       247
instruction: LOADIN DS IN1 000000_00000000_00000001;
ACC:         00000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         00000000_00000000_00000000_00000001
IN1_SIMPLE:  00000000_00000000_00000000_00000001
IN2:         00000000_00000000_00000000_00000100
IN2_SIMPLE:  00000000_00000000_00000000_00000100
PC:          2147483674
PC_SIMPLE:   26
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1; <- PC
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00000000 <- DS
  00037 00000000_00000000_00000000_00000001
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- ACC
  00001 MULTI DS 000000_00000100_00000000; <- IN1
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS; <- IN2
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       248
instruction: SUB ACC IN1;
ACC:         11111111_11111111_11111111_11111111
ACC_SIMPLE:  00111111_11111111_11111111_11111111
IN1:         00000000_00000000_00000000_00000001
IN1_SIMPLE:  00000000_00000000_00000000_00000001
IN2:         00000000_00000000_00000000_00000100
IN2_SIMPLE:  00000000_00000000_00000000_00000100
PC:          2147483675
PC_SIMPLE:   27
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4; <- PC
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00000000 <- DS
  00037 00000000_00000000_00000000_00000001
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000; <- IN1
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS; <- IN2
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       249
instruction: JUMP> 4;
ACC:         11111111_11111111_11111111_11111111
ACC_SIMPLE:  00111111_11111111_11111111_11111111
IN1:         00000000_00000000_00000000_00000001
IN1_SIMPLE:  00000000_00000000_00000000_00000001
IN2:         00000000_00000000_00000000_00000100
IN2_SIMPLE:  00000000_00000000_00000000_00000100
PC:          2147483676
PC_SIMPLE:   28
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001; <- PC
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00000000 <- DS
  00037 00000000_00000000_00000000_00000001
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000; <- IN1
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS; <- IN2
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       250
instruction: LOADI ACC 000000_00000000_00000001;
ACC:         00000000_00000000_00000000_00000001
ACC_SIMPLE:  00000000_00000000_00000000_00000001
IN1:         00000000_00000000_00000000_00000001
IN1_SIMPLE:  00000000_00000000_00000000_00000001
IN2:         00000000_00000000_00000000_00000100
IN2_SIMPLE:  00000000_00000000_00000000_00000100
PC:          2147483677
PC_SIMPLE:   29
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC; <- PC
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00000000 <- DS
  00037 00000000_00000000_00000000_00000001
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000; <- ACC <- IN1
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS; <- IN2
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       251
instruction: CALL PRINT ACC;
ACC:         00000000_00000000_00000000_00000001
ACC_SIMPLE:  00000000_00000000_00000000_00000001
IN1:         00000000_00000000_00000000_00000001
IN1_SIMPLE:  00000000_00000000_00000000_00000001
IN2:         00000000_00000000_00000000_00000100
IN2_SIMPLE:  00000000_00000000_00000000_00000100
PC:          2147483678
PC_SIMPLE:   30
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3; <- PC
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00000000 <- DS
  00037 00000000_00000000_00000000_00000001
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000; <- ACC <- IN1
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS; <- IN2
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       252
instruction: JUMP 3;
ACC:         00000000_00000000_00000000_00000001
ACC_SIMPLE:  00000000_00000000_00000000_00000001
IN1:         00000000_00000000_00000000_00000001
IN1_SIMPLE:  00000000_00000000_00000000_00000001
IN2:         00000000_00000000_00000000_00000100
IN2_SIMPLE:  00000000_00000000_00000000_00000100
PC:          2147483681
PC_SIMPLE:   33
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001; <- PC
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00000000 <- DS
  00037 00000000_00000000_00000000_00000001
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000; <- ACC <- IN1
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS; <- IN2
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       253
instruction: SUBI IN2 000000_00000000_00000001;
ACC:         00000000_00000000_00000000_00000001
ACC_SIMPLE:  00000000_00000000_00000000_00000001
IN1:         00000000_00000000_00000000_00000001
IN1_SIMPLE:  00000000_00000000_00000000_00000001
IN2:         00000000_00000000_00000000_00000011
IN2_SIMPLE:  00000000_00000000_00000000_00000011
PC:          2147483682
PC_SIMPLE:   34
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC; <- PC
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00000000 <- DS
  00037 00000000_00000000_00000000_00000001
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000; <- ACC <- IN1
  00002 MOVE DS SP;
  00003 MOVE DS BAF; <- IN2
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       254
instruction: MOVE IN2 ACC;
ACC:         00000000_00000000_00000000_00000011
ACC_SIMPLE:  00000000_00000000_00000000_00000011
IN1:         00000000_00000000_00000000_00000001
IN1_SIMPLE:  00000000_00000000_00000000_00000001
IN2:         00000000_00000000_00000000_00000011
IN2_SIMPLE:  00000000_00000000_00000000_00000011
PC:          2147483683
PC_SIMPLE:   35
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30; <- PC
  00036 00000000_00000000_00000000_00000000 <- DS
  00037 00000000_00000000_00000000_00000001
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000; <- IN1
  00002 MOVE DS SP;
  00003 MOVE DS BAF; <- ACC <- IN2
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       255
instruction: JUMP!= -30;
ACC:         00000000_00000000_00000000_00000011
ACC_SIMPLE:  00000000_00000000_00000000_00000011
IN1:         00000000_00000000_00000000_00000001
IN1_SIMPLE:  00000000_00000000_00000000_00000001
IN2:         00000000_00000000_00000000_00000011
IN2_SIMPLE:  00000000_00000000_00000000_00000011
PC:          2147483653
PC_SIMPLE:   5
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC; <- PC
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00000000 <- DS
  00037 00000000_00000000_00000000_00000001
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000; <- IN1
  00002 MOVE DS SP;
  00003 MOVE DS BAF; <- ACC <- IN2
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       256
instruction: CALL INPUT ACC;
ACC:         00000000_00000000_00000000_00000001
ACC_SIMPLE:  00000000_00000000_00000000_00000001
IN1:         00000000_00000000_00000000_00000001
IN1_SIMPLE:  00000000_00000000_00000000_00000001
IN2:         00000000_00000000_00000000_00000011
IN2_SIMPLE:  00000000_00000000_00000000_00000011
PC:          2147483654
PC_SIMPLE:   6
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000; <- PC
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00000000 <- DS
  00037 00000000_00000000_00000000_00000001
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000; <- ACC <- IN1
  00002 MOVE DS SP;
  00003 MOVE DS BAF; <- IN2
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       257
instruction: STOREIN DS ACC 000000_00000000_00000000;
ACC:         00000000_00000000_00000000_00000001
ACC_SIMPLE:  00000000_00000000_00000000_00000001
IN1:         00000000_00000000_00000000_00000001
IN1_SIMPLE:  00000000_00000000_00000000_00000001
IN2:         00000000_00000000_00000000_00000011
IN2_SIMPLE:  00000000_00000000_00000000_00000011
PC:          2147483655
PC_SIMPLE:   7
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC; <- PC
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00000001 <- DS
  00037 00000000_00000000_00000000_00000001
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000; <- ACC <- IN1
  00002 MOVE DS SP;
  00003 MOVE DS BAF; <- IN2
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       258
instruction: CALL INPUT ACC;
ACC:         00000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         00000000_00000000_00000000_00000001
IN1_SIMPLE:  00000000_00000000_00000000_00000001
IN2:         00000000_00000000_00000000_00000011
IN2_SIMPLE:  00000000_00000000_00000000_00000011
PC:          2147483656
PC_SIMPLE:   8
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001; <- PC
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00000001 <- DS
  00037 00000000_00000000_00000000_00000001
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- ACC
  00001 MULTI DS 000000_00000100_00000000; <- IN1
  00002 MOVE DS SP;
  00003 MOVE DS BAF; <- IN2
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       259
instruction: STOREIN DS ACC 000000_00000000_00000001;
ACC:         00000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         00000000_00000000_00000000_00000001
IN1_SIMPLE:  00000000_00000000_00000000_00000001
IN2:         00000000_00000000_00000000_00000011
IN2_SIMPLE:  00000000_00000000_00000000_00000011
PC:          2147483657
PC_SIMPLE:   9
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2 <- PC
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00000001 <- DS
  00037 00000000_00000000_00000000_00000000
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- ACC
  00001 MULTI DS 000000_00000100_00000000; <- IN1
  00002 MOVE DS SP;
  00003 MOVE DS BAF; <- IN2
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       260
instruction: ## test num1 <= num2
ACC:         00000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         00000000_00000000_00000000_00000001
IN1_SIMPLE:  00000000_00000000_00000000_00000001
IN2:         00000000_00000000_00000000_00000011
IN2_SIMPLE:  00000000_00000000_00000000_00000011
PC:          2147483658
PC_SIMPLE:   10
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001; <- PC
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00000001 <- DS
  00037 00000000_00000000_00000000_00000000
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- ACC
  00001 MULTI DS 000000_00000100_00000000; <- IN1
  00002 MOVE DS SP;
  00003 MOVE DS BAF; <- IN2
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       261
instruction: LOADI ACC 000000_00000000_00000001;
ACC:         00000000_00000000_00000000_00000001
ACC_SIMPLE:  00000000_00000000_00000000_00000001
IN1:         00000000_00000000_00000000_00000001
IN1_SIMPLE:  00000000_00000000_00000000_00000001
IN2:         00000000_00000000_00000000_00000011
IN2_SIMPLE:  00000000_00000000_00000000_00000011
PC:          2147483659
PC_SIMPLE:   11
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000; <- PC
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00000001 <- DS
  00037 00000000_00000000_00000000_00000000
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000; <- ACC <- IN1
  00002 MOVE DS SP;
  00003 MOVE DS BAF; <- IN2
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       262
instruction: MULTI ACC 000001_00000000_00000000;
ACC:         00000000_00000001_00000000_00000000
ACC_SIMPLE:  00000000_00000001_00000000_00000000
IN1:         00000000_00000000_00000000_00000001
IN1_SIMPLE:  00000000_00000000_00000000_00000001
IN2:         00000000_00000000_00000000_00000011
IN2_SIMPLE:  00000000_00000000_00000000_00000011
PC:          2147483660
PC_SIMPLE:   12
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000; <- PC
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00000001 <- DS
  00037 00000000_00000000_00000000_00000000
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000; <- IN1
  00002 MOVE DS SP;
  00003 MOVE DS BAF; <- IN2
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       263
instruction: MULTI ACC 000000_10000000_00000000;
ACC:         10000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         00000000_00000000_00000000_00000001
IN1_SIMPLE:  00000000_00000000_00000000_00000001
IN2:         00000000_00000000_00000000_00000011
IN2_SIMPLE:  00000000_00000000_00000000_00000011
PC:          2147483661
PC_SIMPLE:   13
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0; <- ACC
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010; <- PC
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00000001 <- DS
  00037 00000000_00000000_00000000_00000000
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000; <- IN1
  00002 MOVE DS SP;
  00003 MOVE DS BAF; <- IN2
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       264
instruction: STORE ACC 000000_00000000_00110010;
ACC:         10000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         00000000_00000000_00000000_00000001
IN1_SIMPLE:  00000000_00000000_00000000_00000001
IN2:         00000000_00000000_00000000_00000011
IN2_SIMPLE:  00000000_00000000_00000000_00000011
PC:          2147483662
PC_SIMPLE:   14
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0; <- ACC
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000; <- PC
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00000001 <- DS
  00037 00000000_00000000_00000000_00000000
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000; <- IN1
  00002 MOVE DS SP;
  00003 MOVE DS BAF; <- IN2
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       265
instruction: LOADIN DS ACC 000000_00000000_00000000;
ACC:         00000000_00000000_00000000_00000001
ACC_SIMPLE:  00000000_00000000_00000000_00000001
IN1:         00000000_00000000_00000000_00000001
IN1_SIMPLE:  00000000_00000000_00000000_00000001
IN2:         00000000_00000000_00000000_00000011
IN2_SIMPLE:  00000000_00000000_00000000_00000011
PC:          2147483663
PC_SIMPLE:   15
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001; <- PC
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00000001 <- DS
  00037 00000000_00000000_00000000_00000000
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000; <- ACC <- IN1
  00002 MOVE DS SP;
  00003 MOVE DS BAF; <- IN2
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       266
instruction: LOADIN DS IN1 000000_00000000_00000001;
ACC:         00000000_00000000_00000000_00000001
ACC_SIMPLE:  00000000_00000000_00000000_00000001
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000011
IN2_SIMPLE:  00000000_00000000_00000000_00000011
PC:          2147483664
PC_SIMPLE:   16
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010; <- PC
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00000001 <- DS
  00037 00000000_00000000_00000000_00000000
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- IN1
  00001 MULTI DS 000000_00000100_00000000; <- ACC
  00002 MOVE DS SP;
  00003 MOVE DS BAF; <- IN2
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       267
instruction: AND ACC 000000_00000000_00110010;
ACC:         00000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000011
IN2_SIMPLE:  00000000_00000000_00000000_00000011
PC:          2147483665
PC_SIMPLE:   17
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010; <- PC
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00000001 <- DS
  00037 00000000_00000000_00000000_00000000
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- ACC <- IN1
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF; <- IN2
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       268
instruction: AND IN1 000000_00000000_00110010;
ACC:         00000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000011
IN2_SIMPLE:  00000000_00000000_00000000_00000011
PC:          2147483666
PC_SIMPLE:   18
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1; <- PC
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00000001 <- DS
  00037 00000000_00000000_00000000_00000000
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- ACC <- IN1
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF; <- IN2
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       269
instruction: OPLUS ACC IN1;
ACC:         00000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000011
IN2_SIMPLE:  00000000_00000000_00000000_00000011
PC:          2147483667
PC_SIMPLE:   19
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5; <- PC
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00000001 <- DS
  00037 00000000_00000000_00000000_00000000
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- ACC <- IN1
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF; <- IN2
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       270
instruction: JUMP== 5;
ACC:         00000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000011
IN2_SIMPLE:  00000000_00000000_00000000_00000011
PC:          2147483672
PC_SIMPLE:   24
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000; <- PC
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00000001 <- DS
  00037 00000000_00000000_00000000_00000000
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- ACC <- IN1
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF; <- IN2
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       271
instruction: LOADIN DS ACC 000000_00000000_00000000;
ACC:         00000000_00000000_00000000_00000001
ACC_SIMPLE:  00000000_00000000_00000000_00000001
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000011
IN2_SIMPLE:  00000000_00000000_00000000_00000011
PC:          2147483673
PC_SIMPLE:   25
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001; <- PC
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00000001 <- DS
  00037 00000000_00000000_00000000_00000000
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- IN1
  00001 MULTI DS 000000_00000100_00000000; <- ACC
  00002 MOVE DS SP;
  00003 MOVE DS BAF; <- IN2
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       272
instruction: LOADIN DS IN1 000000_00000000_00000001;
ACC:         00000000_00000000_00000000_00000001
ACC_SIMPLE:  00000000_00000000_00000000_00000001
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000011
IN2_SIMPLE:  00000000_00000000_00000000_00000011
PC:          2147483674
PC_SIMPLE:   26
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1; <- PC
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00000001 <- DS
  00037 00000000_00000000_00000000_00000000
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- IN1
  00001 MULTI DS 000000_00000100_00000000; <- ACC
  00002 MOVE DS SP;
  00003 MOVE DS BAF; <- IN2
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       273
instruction: SUB ACC IN1;
ACC:         00000000_00000000_00000000_00000001
ACC_SIMPLE:  00000000_00000000_00000000_00000001
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000011
IN2_SIMPLE:  00000000_00000000_00000000_00000011
PC:          2147483675
PC_SIMPLE:   27
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4; <- PC
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00000001 <- DS
  00037 00000000_00000000_00000000_00000000
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- IN1
  00001 MULTI DS 000000_00000100_00000000; <- ACC
  00002 MOVE DS SP;
  00003 MOVE DS BAF; <- IN2
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       274
instruction: JUMP> 4;
ACC:         00000000_00000000_00000000_00000001
ACC_SIMPLE:  00000000_00000000_00000000_00000001
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000011
IN2_SIMPLE:  00000000_00000000_00000000_00000011
PC:          2147483679
PC_SIMPLE:   31
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000; <- PC
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00000001 <- DS
  00037 00000000_00000000_00000000_00000000
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- IN1
  00001 MULTI DS 000000_00000100_00000000; <- ACC
  00002 MOVE DS SP;
  00003 MOVE DS BAF; <- IN2
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       275
instruction: LOADI ACC 000000_00000000_00000000;
ACC:         00000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000011
IN2_SIMPLE:  00000000_00000000_00000000_00000011
PC:          2147483680
PC_SIMPLE:   32
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC; <- PC
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00000001 <- DS
  00037 00000000_00000000_00000000_00000000
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- ACC <- IN1
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF; <- IN2
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       276
instruction: CALL PRINT ACC;
ACC:         00000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000011
IN2_SIMPLE:  00000000_00000000_00000000_00000011
PC:          2147483681
PC_SIMPLE:   33
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001; <- PC
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00000001 <- DS
  00037 00000000_00000000_00000000_00000000
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- ACC <- IN1
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF; <- IN2
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       277
instruction: SUBI IN2 000000_00000000_00000001;
ACC:         00000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000010
IN2_SIMPLE:  00000000_00000000_00000000_00000010
PC:          2147483682
PC_SIMPLE:   34
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC; <- PC
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00000001 <- DS
  00037 00000000_00000000_00000000_00000000
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- ACC <- IN1
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP; <- IN2
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       278
instruction: MOVE IN2 ACC;
ACC:         00000000_00000000_00000000_00000010
ACC_SIMPLE:  00000000_00000000_00000000_00000010
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000010
IN2_SIMPLE:  00000000_00000000_00000000_00000010
PC:          2147483683
PC_SIMPLE:   35
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30; <- PC
  00036 00000000_00000000_00000000_00000001 <- DS
  00037 00000000_00000000_00000000_00000000
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- IN1
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP; <- ACC <- IN2
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       279
instruction: JUMP!= -30;
ACC:         00000000_00000000_00000000_00000010
ACC_SIMPLE:  00000000_00000000_00000000_00000010
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000010
IN2_SIMPLE:  00000000_00000000_00000000_00000010
PC:          2147483653
PC_SIMPLE:   5
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC; <- PC
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00000001 <- DS
  00037 00000000_00000000_00000000_00000000
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- IN1
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP; <- ACC <- IN2
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       280
instruction: CALL INPUT ACC;
ACC:         00000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000010
IN2_SIMPLE:  00000000_00000000_00000000_00000010
PC:          2147483654
PC_SIMPLE:   6
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000; <- PC
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00000001 <- DS
  00037 00000000_00000000_00000000_00000000
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- ACC <- IN1
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP; <- IN2
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       281
instruction: STOREIN DS ACC 000000_00000000_00000000;
ACC:         00000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000010
IN2_SIMPLE:  00000000_00000000_00000000_00000010
PC:          2147483655
PC_SIMPLE:   7
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC; <- PC
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00000000 <- DS
  00037 00000000_00000000_00000000_00000000
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- ACC <- IN1
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP; <- IN2
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       282
instruction: CALL INPUT ACC;
ACC:         11111111_11111111_11111111_11111111
ACC_SIMPLE:  00111111_11111111_11111111_11111111
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000010
IN2_SIMPLE:  00000000_00000000_00000000_00000010
PC:          2147483656
PC_SIMPLE:   8
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001; <- PC
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00000000 <- DS
  00037 00000000_00000000_00000000_00000000
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- IN1
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP; <- IN2
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       283
instruction: STOREIN DS ACC 000000_00000000_00000001;
ACC:         11111111_11111111_11111111_11111111
ACC_SIMPLE:  00111111_11111111_11111111_11111111
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000010
IN2_SIMPLE:  00000000_00000000_00000000_00000010
PC:          2147483657
PC_SIMPLE:   9
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2 <- PC
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00000000 <- DS
  00037 11111111_11111111_11111111_11111111
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- IN1
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP; <- IN2
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       284
instruction: ## test num1 <= num2
ACC:         11111111_11111111_11111111_11111111
ACC_SIMPLE:  00111111_11111111_11111111_11111111
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000010
IN2_SIMPLE:  00000000_00000000_00000000_00000010
PC:          2147483658
PC_SIMPLE:   10
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001; <- PC
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00000000 <- DS
  00037 11111111_11111111_11111111_11111111
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- IN1
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP; <- IN2
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       285
instruction: LOADI ACC 000000_00000000_00000001;
ACC:         00000000_00000000_00000000_00000001
ACC_SIMPLE:  00000000_00000000_00000000_00000001
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000010
IN2_SIMPLE:  00000000_00000000_00000000_00000010
PC:          2147483659
PC_SIMPLE:   11
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000; <- PC
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00000000 <- DS
  00037 11111111_11111111_11111111_11111111
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- IN1
  00001 MULTI DS 000000_00000100_00000000; <- ACC
  00002 MOVE DS SP; <- IN2
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       286
instruction: MULTI ACC 000001_00000000_00000000;
ACC:         00000000_00000001_00000000_00000000
ACC_SIMPLE:  00000000_00000001_00000000_00000000
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000010
IN2_SIMPLE:  00000000_00000000_00000000_00000010
PC:          2147483660
PC_SIMPLE:   12
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000; <- PC
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00000000 <- DS
  00037 11111111_11111111_11111111_11111111
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- IN1
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP; <- IN2
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       287
instruction: MULTI ACC 000000_10000000_00000000;
ACC:         10000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000010
IN2_SIMPLE:  00000000_00000000_00000000_00000010
PC:          2147483661
PC_SIMPLE:   13
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0; <- ACC
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010; <- PC
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00000000 <- DS
  00037 11111111_11111111_11111111_11111111
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- IN1
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP; <- IN2
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       288
instruction: STORE ACC 000000_00000000_00110010;
ACC:         10000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000010
IN2_SIMPLE:  00000000_00000000_00000000_00000010
PC:          2147483662
PC_SIMPLE:   14
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0; <- ACC
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000; <- PC
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00000000 <- DS
  00037 11111111_11111111_11111111_11111111
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- IN1
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP; <- IN2
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       289
instruction: LOADIN DS ACC 000000_00000000_00000000;
ACC:         00000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000010
IN2_SIMPLE:  00000000_00000000_00000000_00000010
PC:          2147483663
PC_SIMPLE:   15
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001; <- PC
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00000000 <- DS
  00037 11111111_11111111_11111111_11111111
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- ACC <- IN1
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP; <- IN2
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       290
instruction: LOADIN DS IN1 000000_00000000_00000001;
ACC:         00000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         11111111_11111111_11111111_11111111
IN1_SIMPLE:  00111111_11111111_11111111_11111111
IN2:         00000000_00000000_00000000_00000010
IN2_SIMPLE:  00000000_00000000_00000000_00000010
PC:          2147483664
PC_SIMPLE:   16
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010; <- PC
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00000000 <- DS
  00037 11111111_11111111_11111111_11111111
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- ACC
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP; <- IN2
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       291
instruction: AND ACC 000000_00000000_00110010;
ACC:         00000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         11111111_11111111_11111111_11111111
IN1_SIMPLE:  00111111_11111111_11111111_11111111
IN2:         00000000_00000000_00000000_00000010
IN2_SIMPLE:  00000000_00000000_00000000_00000010
PC:          2147483665
PC_SIMPLE:   17
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010; <- PC
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00000000 <- DS
  00037 11111111_11111111_11111111_11111111
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- ACC
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP; <- IN2
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       292
instruction: AND IN1 000000_00000000_00110010;
ACC:         00000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         10000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000010
IN2_SIMPLE:  00000000_00000000_00000000_00000010
PC:          2147483666
PC_SIMPLE:   18
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0; <- IN1
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1; <- PC
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00000000 <- DS
  00037 11111111_11111111_11111111_11111111
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- ACC
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP; <- IN2
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       293
instruction: OPLUS ACC IN1;
ACC:         10000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         10000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000010
IN2_SIMPLE:  00000000_00000000_00000000_00000010
PC:          2147483667
PC_SIMPLE:   19
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0; <- ACC <- IN1
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5; <- PC
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00000000 <- DS
  00037 11111111_11111111_11111111_11111111
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP; <- IN2
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       294
instruction: JUMP== 5;
ACC:         10000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         10000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000010
IN2_SIMPLE:  00000000_00000000_00000000_00000010
PC:          2147483668
PC_SIMPLE:   20
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0; <- ACC <- IN1
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001; <- PC
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00000000 <- DS
  00037 11111111_11111111_11111111_11111111
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP; <- IN2
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       295
instruction: LOADIN DS ACC 000000_00000000_00000001;
ACC:         11111111_11111111_11111111_11111111
ACC_SIMPLE:  00111111_11111111_11111111_11111111
IN1:         10000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000010
IN2_SIMPLE:  00000000_00000000_00000000_00000010
PC:          2147483669
PC_SIMPLE:   21
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0; <- IN1
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10; <- PC
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00000000 <- DS
  00037 11111111_11111111_11111111_11111111
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP; <- IN2
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       296
instruction: JUMP< 10;
ACC:         11111111_11111111_11111111_11111111
ACC_SIMPLE:  00111111_11111111_11111111_11111111
IN1:         10000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000010
IN2_SIMPLE:  00000000_00000000_00000000_00000010
PC:          2147483679
PC_SIMPLE:   31
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0; <- IN1
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000; <- PC
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00000000 <- DS
  00037 11111111_11111111_11111111_11111111
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP; <- IN2
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       297
instruction: LOADI ACC 000000_00000000_00000000;
ACC:         00000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         10000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000010
IN2_SIMPLE:  00000000_00000000_00000000_00000010
PC:          2147483680
PC_SIMPLE:   32
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0; <- IN1
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC; <- PC
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00000000 <- DS
  00037 11111111_11111111_11111111_11111111
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- ACC
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP; <- IN2
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       298
instruction: CALL PRINT ACC;
ACC:         00000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         10000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000010
IN2_SIMPLE:  00000000_00000000_00000000_00000010
PC:          2147483681
PC_SIMPLE:   33
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0; <- IN1
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001; <- PC
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00000000 <- DS
  00037 11111111_11111111_11111111_11111111
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- ACC
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP; <- IN2
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       299
instruction: SUBI IN2 000000_00000000_00000001;
ACC:         00000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         10000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000001
IN2_SIMPLE:  00000000_00000000_00000000_00000001
PC:          2147483682
PC_SIMPLE:   34
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0; <- IN1
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC; <- PC
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00000000 <- DS
  00037 11111111_11111111_11111111_11111111
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- ACC
  00001 MULTI DS 000000_00000100_00000000; <- IN2
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       300
instruction: MOVE IN2 ACC;
ACC:         00000000_00000000_00000000_00000001
ACC_SIMPLE:  00000000_00000000_00000000_00000001
IN1:         10000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000001
IN2_SIMPLE:  00000000_00000000_00000000_00000001
PC:          2147483683
PC_SIMPLE:   35
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0; <- IN1
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30; <- PC
  00036 00000000_00000000_00000000_00000000 <- DS
  00037 11111111_11111111_11111111_11111111
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000; <- ACC <- IN2
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       301
instruction: JUMP!= -30;
ACC:         00000000_00000000_00000000_00000001
ACC_SIMPLE:  00000000_00000000_00000000_00000001
IN1:         10000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000001
IN2_SIMPLE:  00000000_00000000_00000000_00000001
PC:          2147483653
PC_SIMPLE:   5
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0; <- IN1
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC; <- PC
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00000000 <- DS
  00037 11111111_11111111_11111111_11111111
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000; <- ACC <- IN2
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       302
instruction: CALL INPUT ACC;
ACC:         11111111_11111111_11111111_11111111
ACC_SIMPLE:  00111111_11111111_11111111_11111111
IN1:         10000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000001
IN2_SIMPLE:  00000000_00000000_00000000_00000001
PC:          2147483654
PC_SIMPLE:   6
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0; <- IN1
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000; <- PC
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 00000000_00000000_00000000_00000000 <- DS
  00037 11111111_11111111_11111111_11111111
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000; <- IN2
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       303
instruction: STOREIN DS ACC 000000_00000000_00000000;
ACC:         11111111_11111111_11111111_11111111
ACC_SIMPLE:  00111111_11111111_11111111_11111111
IN1:         10000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000001
IN2_SIMPLE:  00000000_00000000_00000000_00000001
PC:          2147483655
PC_SIMPLE:   7
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0; <- IN1
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC; <- PC
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11111111 <- DS
  00037 11111111_11111111_11111111_11111111
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000; <- IN2
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       304
instruction: CALL INPUT ACC;
ACC:         00000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         10000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000001
IN2_SIMPLE:  00000000_00000000_00000000_00000001
PC:          2147483656
PC_SIMPLE:   8
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0; <- IN1
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001; <- PC
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11111111 <- DS
  00037 11111111_11111111_11111111_11111111
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- ACC
  00001 MULTI DS 000000_00000100_00000000; <- IN2
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       305
instruction: STOREIN DS ACC 000000_00000000_00000001;
ACC:         00000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         10000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000001
IN2_SIMPLE:  00000000_00000000_00000000_00000001
PC:          2147483657
PC_SIMPLE:   9
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0; <- IN1
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2 <- PC
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11111111 <- DS
  00037 00000000_00000000_00000000_00000000
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- ACC
  00001 MULTI DS 000000_00000100_00000000; <- IN2
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       306
instruction: ## test num1 <= num2
ACC:         00000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         10000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000001
IN2_SIMPLE:  00000000_00000000_00000000_00000001
PC:          2147483658
PC_SIMPLE:   10
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0; <- IN1
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001; <- PC
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11111111 <- DS
  00037 00000000_00000000_00000000_00000000
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- ACC
  00001 MULTI DS 000000_00000100_00000000; <- IN2
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       307
instruction: LOADI ACC 000000_00000000_00000001;
ACC:         00000000_00000000_00000000_00000001
ACC_SIMPLE:  00000000_00000000_00000000_00000001
IN1:         10000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000001
IN2_SIMPLE:  00000000_00000000_00000000_00000001
PC:          2147483659
PC_SIMPLE:   11
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0; <- IN1
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000; <- PC
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11111111 <- DS
  00037 00000000_00000000_00000000_00000000
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000; <- ACC <- IN2
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       308
instruction: MULTI ACC 000001_00000000_00000000;
ACC:         00000000_00000001_00000000_00000000
ACC_SIMPLE:  00000000_00000001_00000000_00000000
IN1:         10000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000001
IN2_SIMPLE:  00000000_00000000_00000000_00000001
PC:          2147483660
PC_SIMPLE:   12
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0; <- IN1
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000; <- PC
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11111111 <- DS
  00037 00000000_00000000_00000000_00000000
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000; <- IN2
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       309
instruction: MULTI ACC 000000_10000000_00000000;
ACC:         10000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         10000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000001
IN2_SIMPLE:  00000000_00000000_00000000_00000001
PC:          2147483661
PC_SIMPLE:   13
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0; <- ACC <- IN1
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010; <- PC
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11111111 <- DS
  00037 00000000_00000000_00000000_00000000
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000; <- IN2
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       310
instruction: STORE ACC 000000_00000000_00110010;
ACC:         10000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         10000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000001
IN2_SIMPLE:  00000000_00000000_00000000_00000001
PC:          2147483662
PC_SIMPLE:   14
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0; <- ACC <- IN1
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000; <- PC
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11111111 <- DS
  00037 00000000_00000000_00000000_00000000
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000; <- IN2
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       311
instruction: LOADIN DS ACC 000000_00000000_00000000;
ACC:         11111111_11111111_11111111_11111111
ACC_SIMPLE:  00111111_11111111_11111111_11111111
IN1:         10000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000001
IN2_SIMPLE:  00000000_00000000_00000000_00000001
PC:          2147483663
PC_SIMPLE:   15
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0; <- IN1
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001; <- PC
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11111111 <- DS
  00037 00000000_00000000_00000000_00000000
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000;
  00001 MULTI DS 000000_00000100_00000000; <- IN2
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       312
instruction: LOADIN DS IN1 000000_00000000_00000001;
ACC:         11111111_11111111_11111111_11111111
ACC_SIMPLE:  00111111_11111111_11111111_11111111
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000001
IN2_SIMPLE:  00000000_00000000_00000000_00000001
PC:          2147483664
PC_SIMPLE:   16
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010; <- PC
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11111111 <- DS
  00037 00000000_00000000_00000000_00000000
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- IN1
  00001 MULTI DS 000000_00000100_00000000; <- IN2
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       313
instruction: AND ACC 000000_00000000_00110010;
ACC:         10000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000001
IN2_SIMPLE:  00000000_00000000_00000000_00000001
PC:          2147483665
PC_SIMPLE:   17
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0; <- ACC
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010; <- PC
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11111111 <- DS
  00037 00000000_00000000_00000000_00000000
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- IN1
  00001 MULTI DS 000000_00000100_00000000; <- IN2
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       314
instruction: AND IN1 000000_00000000_00110010;
ACC:         10000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000001
IN2_SIMPLE:  00000000_00000000_00000000_00000001
PC:          2147483666
PC_SIMPLE:   18
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0; <- ACC
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1; <- PC
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11111111 <- DS
  00037 00000000_00000000_00000000_00000000
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- IN1
  00001 MULTI DS 000000_00000100_00000000; <- IN2
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       315
instruction: OPLUS ACC IN1;
ACC:         10000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000001
IN2_SIMPLE:  00000000_00000000_00000000_00000001
PC:          2147483667
PC_SIMPLE:   19
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0; <- ACC
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5; <- PC
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11111111 <- DS
  00037 00000000_00000000_00000000_00000000
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- IN1
  00001 MULTI DS 000000_00000100_00000000; <- IN2
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       316
instruction: JUMP== 5;
ACC:         10000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000001
IN2_SIMPLE:  00000000_00000000_00000000_00000001
PC:          2147483668
PC_SIMPLE:   20
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0; <- ACC
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001; <- PC
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11111111 <- DS
  00037 00000000_00000000_00000000_00000000
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- IN1
  00001 MULTI DS 000000_00000100_00000000; <- IN2
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       317
instruction: LOADIN DS ACC 000000_00000000_00000001;
ACC:         00000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000001
IN2_SIMPLE:  00000000_00000000_00000000_00000001
PC:          2147483669
PC_SIMPLE:   21
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10; <- PC
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11111111 <- DS
  00037 00000000_00000000_00000000_00000000
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- ACC <- IN1
  00001 MULTI DS 000000_00000100_00000000; <- IN2
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       318
instruction: JUMP< 10;
ACC:         00000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000001
IN2_SIMPLE:  00000000_00000000_00000000_00000001
PC:          2147483670
PC_SIMPLE:   22
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000; <- PC
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11111111 <- DS
  00037 00000000_00000000_00000000_00000000
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- ACC <- IN1
  00001 MULTI DS 000000_00000100_00000000; <- IN2
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       319
instruction: LOADIN DS ACC 000000_00000000_00000000;
ACC:         11111111_11111111_11111111_11111111
ACC_SIMPLE:  00111111_11111111_11111111_11111111
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000001
IN2_SIMPLE:  00000000_00000000_00000000_00000001
PC:          2147483671
PC_SIMPLE:   23
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5; <- PC
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11111111 <- DS
  00037 00000000_00000000_00000000_00000000
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- IN1
  00001 MULTI DS 000000_00000100_00000000; <- IN2
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       320
instruction: JUMP< 5;
ACC:         11111111_11111111_11111111_11111111
ACC_SIMPLE:  00111111_11111111_11111111_11111111
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000001
IN2_SIMPLE:  00000000_00000000_00000000_00000001
PC:          2147483676
PC_SIMPLE:   28
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001; <- PC
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11111111 <- DS
  00037 00000000_00000000_00000000_00000000
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- IN1
  00001 MULTI DS 000000_00000100_00000000; <- IN2
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       321
instruction: LOADI ACC 000000_00000000_00000001;
ACC:         00000000_00000000_00000000_00000001
ACC_SIMPLE:  00000000_00000000_00000000_00000001
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000001
IN2_SIMPLE:  00000000_00000000_00000000_00000001
PC:          2147483677
PC_SIMPLE:   29
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC; <- PC
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11111111 <- DS
  00037 00000000_00000000_00000000_00000000
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- IN1
  00001 MULTI DS 000000_00000100_00000000; <- ACC <- IN2
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       322
instruction: CALL PRINT ACC;
ACC:         00000000_00000000_00000000_00000001
ACC_SIMPLE:  00000000_00000000_00000000_00000001
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000001
IN2_SIMPLE:  00000000_00000000_00000000_00000001
PC:          2147483678
PC_SIMPLE:   30
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3; <- PC
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11111111 <- DS
  00037 00000000_00000000_00000000_00000000
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- IN1
  00001 MULTI DS 000000_00000100_00000000; <- ACC <- IN2
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       323
instruction: JUMP 3;
ACC:         00000000_00000000_00000000_00000001
ACC_SIMPLE:  00000000_00000000_00000000_00000001
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000001
IN2_SIMPLE:  00000000_00000000_00000000_00000001
PC:          2147483681
PC_SIMPLE:   33
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001; <- PC
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11111111 <- DS
  00037 00000000_00000000_00000000_00000000
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- IN1
  00001 MULTI DS 000000_00000100_00000000; <- ACC <- IN2
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       324
instruction: SUBI IN2 000000_00000000_00000001;
ACC:         00000000_00000000_00000000_00000001
ACC_SIMPLE:  00000000_00000000_00000000_00000001
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000000
IN2_SIMPLE:  00000000_00000000_00000000_00000000
PC:          2147483682
PC_SIMPLE:   34
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC; <- PC
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11111111 <- DS
  00037 00000000_00000000_00000000_00000000
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- IN1 <- IN2
  00001 MULTI DS 000000_00000100_00000000; <- ACC
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       325
instruction: MOVE IN2 ACC;
ACC:         00000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000000
IN2_SIMPLE:  00000000_00000000_00000000_00000000
PC:          2147483683
PC_SIMPLE:   35
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30; <- PC
  00036 11111111_11111111_11111111_11111111 <- DS
  00037 00000000_00000000_00000000_00000000
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- ACC <- IN1 <- IN2
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;

index:       326
instruction: JUMP!= -30;
ACC:         00000000_00000000_00000000_00000000
ACC_SIMPLE:  00000000_00000000_00000000_00000000
IN1:         00000000_00000000_00000000_00000000
IN1_SIMPLE:  00000000_00000000_00000000_00000000
IN2:         00000000_00000000_00000000_00000000
IN2_SIMPLE:  00000000_00000000_00000000_00000000
PC:          2147483684
PC_SIMPLE:   36
SP:          2147483704
SP_SIMPLE:   56
BAF:         2147483650
BAF_SIMPLE:  2
CS:          2147483651
CS_SIMPLE:   3
DS:          10000000_00000000_00000000_00100100
DS_SIMPLE:   00000000_00000000_00000000_00100100
SRAM:
  00000 JUMP 0;
  00001 10000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000 <- BAF
  00003 ## load num1 and num2 <- CS
  00004 CALL INPUT IN2;
  00005 CALL INPUT ACC;
  00006 STOREIN DS ACC 000000_00000000_00000000;
  00007 CALL INPUT ACC;
  00008 STOREIN DS ACC 000000_00000000_00000001;
  00009 ## test num1 <= num2
  00010 LOADI ACC 000000_00000000_00000001;
  00011 MULTI ACC 000001_00000000_00000000;
  00012 MULTI ACC 000000_10000000_00000000;
  00013 STORE ACC 000000_00000000_00110010;
  00014 LOADIN DS ACC 000000_00000000_00000000;
  00015 LOADIN DS IN1 000000_00000000_00000001;
  00016 AND ACC 000000_00000000_00110010;
  00017 AND IN1 000000_00000000_00110010;
  00018 OPLUS ACC IN1;
  00019 JUMP== 5;
  00020 LOADIN DS ACC 000000_00000000_00000001;
  00021 JUMP< 10;
  00022 LOADIN DS ACC 000000_00000000_00000000;
  00023 JUMP< 5;
  00024 LOADIN DS ACC 000000_00000000_00000000;
  00025 LOADIN DS IN1 000000_00000000_00000001;
  00026 SUB ACC IN1;
  00027 JUMP> 4;
  00028 LOADI ACC 000000_00000000_00000001;
  00029 CALL PRINT ACC;
  00030 JUMP 3;
  00031 LOADI ACC 000000_00000000_00000000;
  00032 CALL PRINT ACC;
  00033 SUBI IN2 000000_00000000_00000001;
  00034 MOVE IN2 ACC;
  00035 JUMP!= -30;
  00036 11111111_11111111_11111111_11111111 <- PC <- DS
  00037 00000000_00000000_00000000_00000000
  00038 00000000_00000000_00000000_00000000
  00039 00000000_00000000_00000000_00000000
  00040 00000000_00000000_00000000_00000000
  00041 00000000_00000000_00000000_00000000
  00042 00000000_00000000_00000000_00000000
  00043 00000000_00000000_00000000_00000000
  00044 00000000_00000000_00000000_00000000
  00045 00000000_00000000_00000000_00000000
  00046 00000000_00000000_00000000_00000000
  00047 00000000_00000000_00000000_00000000
  00048 00000000_00000000_00000000_00000000
  00049 00000000_00000000_00000000_00000000
  00050 10000000_00000000_00000000_00000000
  00051 00000000_00000000_00000000_00000000
  00052 00000000_00000000_00000000_00000000
  00053 00000000_00000000_00000000_00000000
  00054 00000000_00000000_00000000_00000000
  00055 00000000_00000000_00000000_00000000
  00056 00000000_00000000_00000000_00000000 <- SP
UART:
  00000 00000000_00000000_00000000_00000000
  00001 00000000_00000000_00000000_00000000
  00002 00000000_00000000_00000000_00000000
EPROM:
  00000 LOADI DS 100000_00000000_00000000; <- ACC <- IN1 <- IN2
  00001 MULTI DS 000000_00000100_00000000;
  00002 MOVE DS SP;
  00003 MOVE DS BAF;
  00004 MOVE DS CS;
  00005 ADDI SP 000000_00000000_00111000;
  00006 ADDI BAF 000000_00000000_00000010;
  00007 ADDI CS 000000_00000000_00000011;
  00008 ADDI DS 000000_00000000_00100100;
  00009 MOVE CS PC;