TimeQuest Timing Analyzer report for DE2_8052
Tue Aug 13 13:37:10 2013
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'pll_33_MHz|altpll_component|pll|clk[0]'
 13. Slow Model Setup: 'TCK'
 14. Slow Model Hold: 'TCK'
 15. Slow Model Hold: 'pll_33_MHz|altpll_component|pll|clk[0]'
 16. Slow Model Recovery: 'TCK'
 17. Slow Model Removal: 'TCK'
 18. Slow Model Minimum Pulse Width: 'CLOCK_50'
 19. Slow Model Minimum Pulse Width: 'pll_33_MHz|altpll_component|pll|clk[0]'
 20. Slow Model Minimum Pulse Width: 'TCK'
 21. Slow Model Minimum Pulse Width: 'altera_reserved_tck'
 22. Setup Times
 23. Hold Times
 24. Clock to Output Times
 25. Minimum Clock to Output Times
 26. Output Enable Times
 27. Minimum Output Enable Times
 28. Output Disable Times
 29. Minimum Output Disable Times
 30. Fast Model Setup Summary
 31. Fast Model Hold Summary
 32. Fast Model Recovery Summary
 33. Fast Model Removal Summary
 34. Fast Model Minimum Pulse Width Summary
 35. Fast Model Setup: 'pll_33_MHz|altpll_component|pll|clk[0]'
 36. Fast Model Setup: 'TCK'
 37. Fast Model Hold: 'TCK'
 38. Fast Model Hold: 'pll_33_MHz|altpll_component|pll|clk[0]'
 39. Fast Model Recovery: 'TCK'
 40. Fast Model Removal: 'TCK'
 41. Fast Model Minimum Pulse Width: 'CLOCK_50'
 42. Fast Model Minimum Pulse Width: 'pll_33_MHz|altpll_component|pll|clk[0]'
 43. Fast Model Minimum Pulse Width: 'TCK'
 44. Fast Model Minimum Pulse Width: 'altera_reserved_tck'
 45. Setup Times
 46. Hold Times
 47. Clock to Output Times
 48. Minimum Clock to Output Times
 49. Output Enable Times
 50. Minimum Output Enable Times
 51. Output Disable Times
 52. Minimum Output Disable Times
 53. Multicorner Timing Analysis Summary
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Setup Transfers
 59. Hold Transfers
 60. Recovery Transfers
 61. Removal Transfers
 62. Report TCCS
 63. Report RSKM
 64. Unconstrained Paths
 65. TimeQuest Timing Analyzer Messages
 66. TimeQuest Timing Analyzer Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; DE2_8052                                           ;
; Device Family      ; Cyclone II                                         ;
; Device Name        ; EP2C35F672C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Unavailable                                        ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; DE2_8052.sdc  ; OK     ; Tue Aug 13 13:37:08 2013 ;
+---------------+--------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                   ;
+----------------------------------------+-----------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+------------------------------------------+--------------------------------------------+
; Clock Name                             ; Type      ; Period  ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master   ; Source                                   ; Targets                                    ;
+----------------------------------------+-----------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+------------------------------------------+--------------------------------------------+
; altera_reserved_tck                    ; Base      ; 100.000 ; 10.0 MHz  ; 0.000 ; 50.000 ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                          ; { altera_reserved_tck }                    ;
; CLOCK_50                               ; Base      ; 20.000  ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                          ; { CLOCK_50 }                               ;
; pll_33_MHz|altpll_component|pll|clk[0] ; Generated ; 30.000  ; 33.33 MHz ; 0.000 ; 15.000 ; 50.00      ; 3         ; 2           ;       ;        ;           ;            ; false    ; CLOCK_50 ; pll_33_MHz|altpll_component|pll|inclk[0] ; { pll_33_MHz|altpll_component|pll|clk[0] } ;
; TCK                                    ; Base      ; 100.000 ; 10.0 MHz  ; 0.000 ; 50.000 ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                          ; { TCK }                                    ;
+----------------------------------------+-----------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+------------------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                      ;
+------------+-----------------+----------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                             ; Note ;
+------------+-----------------+----------------------------------------+------+
; 45.16 MHz  ; 45.16 MHz       ; pll_33_MHz|altpll_component|pll|clk[0] ;      ;
; 161.13 MHz ; 161.13 MHz      ; TCK                                    ;      ;
+------------+-----------------+----------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------+
; Slow Model Setup Summary                                       ;
+----------------------------------------+-------+---------------+
; Clock                                  ; Slack ; End Point TNS ;
+----------------------------------------+-------+---------------+
; pll_33_MHz|altpll_component|pll|clk[0] ; 0.932 ; 0.000         ;
; TCK                                    ; 7.455 ; 0.000         ;
+----------------------------------------+-------+---------------+


+----------------------------------------------------------------+
; Slow Model Hold Summary                                        ;
+----------------------------------------+-------+---------------+
; Clock                                  ; Slack ; End Point TNS ;
+----------------------------------------+-------+---------------+
; TCK                                    ; 0.391 ; 0.000         ;
; pll_33_MHz|altpll_component|pll|clk[0] ; 0.391 ; 0.000         ;
+----------------------------------------+-------+---------------+


+-------------------------------+
; Slow Model Recovery Summary   ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; TCK   ; 8.611 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Slow Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; TCK   ; 0.642 ; 0.000         ;
+-------+-------+---------------+


+-----------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                          ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; CLOCK_50                               ; 10.000 ; 0.000         ;
; pll_33_MHz|altpll_component|pll|clk[0] ; 12.223 ; 0.000         ;
; TCK                                    ; 49.000 ; 0.000         ;
; altera_reserved_tck                    ; 97.778 ; 0.000         ;
+----------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'pll_33_MHz|altpll_component|pll|clk[0]'                                                                                                                                                                                                                    ;
+-------+--------------------------------------------------------------------------------------------------+-----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                        ; To Node                                 ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------+-----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; 0.932 ; USB_BLASTER:JTAG_ctrl|JTAG_out                                                                   ; USB_BLASTER:JTAG_ctrl|TX_FIFO_State2[1] ; TCK                                    ; pll_33_MHz|altpll_component|pll|clk[0] ; 5.000        ; -2.109     ; 1.995      ;
; 0.933 ; USB_BLASTER:JTAG_ctrl|JTAG_out                                                                   ; USB_BLASTER:JTAG_ctrl|TX_FIFO_State2[0] ; TCK                                    ; pll_33_MHz|altpll_component|pll|clk[0] ; 5.000        ; -2.109     ; 1.994      ;
; 0.977 ; USB_BLASTER:JTAG_ctrl|JTAG_in                                                                    ; USB_BLASTER:JTAG_ctrl|RX_FIFO_State[1]  ; TCK                                    ; pll_33_MHz|altpll_component|pll|clk[0] ; 5.000        ; -2.109     ; 1.950      ;
; 0.977 ; USB_BLASTER:JTAG_ctrl|JTAG_in                                                                    ; USB_BLASTER:JTAG_ctrl|RX_FIFO_State[0]  ; TCK                                    ; pll_33_MHz|altpll_component|pll|clk[0] ; 5.000        ; -2.109     ; 1.950      ;
; 2.613 ; USB_BLASTER:JTAG_ctrl|CMD[1]                                                                     ; T51:core51|SFR_RData_r[1]               ; TCK                                    ; pll_33_MHz|altpll_component|pll|clk[0] ; 10.000       ; -2.692     ; 4.731      ;
; 3.928 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a57~porta_we_reg        ; DE2_Debug:BPctrl|BPS[6]                 ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.057     ; 11.051     ;
; 3.928 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a57~porta_address_reg0  ; DE2_Debug:BPctrl|BPS[6]                 ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.057     ; 11.051     ;
; 3.928 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a57~porta_address_reg1  ; DE2_Debug:BPctrl|BPS[6]                 ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.057     ; 11.051     ;
; 3.928 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a57~porta_address_reg2  ; DE2_Debug:BPctrl|BPS[6]                 ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.057     ; 11.051     ;
; 3.928 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a57~porta_address_reg3  ; DE2_Debug:BPctrl|BPS[6]                 ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.057     ; 11.051     ;
; 3.928 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a57~porta_address_reg4  ; DE2_Debug:BPctrl|BPS[6]                 ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.057     ; 11.051     ;
; 3.928 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a57~porta_address_reg5  ; DE2_Debug:BPctrl|BPS[6]                 ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.057     ; 11.051     ;
; 3.928 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a57~porta_address_reg6  ; DE2_Debug:BPctrl|BPS[6]                 ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.057     ; 11.051     ;
; 3.928 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a57~porta_address_reg7  ; DE2_Debug:BPctrl|BPS[6]                 ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.057     ; 11.051     ;
; 3.928 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a57~porta_address_reg8  ; DE2_Debug:BPctrl|BPS[6]                 ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.057     ; 11.051     ;
; 3.928 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a57~porta_address_reg9  ; DE2_Debug:BPctrl|BPS[6]                 ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.057     ; 11.051     ;
; 3.928 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a57~porta_address_reg10 ; DE2_Debug:BPctrl|BPS[6]                 ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.057     ; 11.051     ;
; 3.928 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a57~porta_address_reg11 ; DE2_Debug:BPctrl|BPS[6]                 ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.057     ; 11.051     ;
; 3.929 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a57~porta_we_reg        ; DE2_Debug:BPctrl|Break_State2           ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.057     ; 11.050     ;
; 3.929 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a57~porta_address_reg0  ; DE2_Debug:BPctrl|Break_State2           ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.057     ; 11.050     ;
; 3.929 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a57~porta_address_reg1  ; DE2_Debug:BPctrl|Break_State2           ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.057     ; 11.050     ;
; 3.929 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a57~porta_address_reg2  ; DE2_Debug:BPctrl|Break_State2           ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.057     ; 11.050     ;
; 3.929 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a57~porta_address_reg3  ; DE2_Debug:BPctrl|Break_State2           ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.057     ; 11.050     ;
; 3.929 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a57~porta_address_reg4  ; DE2_Debug:BPctrl|Break_State2           ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.057     ; 11.050     ;
; 3.929 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a57~porta_address_reg5  ; DE2_Debug:BPctrl|Break_State2           ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.057     ; 11.050     ;
; 3.929 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a57~porta_address_reg6  ; DE2_Debug:BPctrl|Break_State2           ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.057     ; 11.050     ;
; 3.929 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a57~porta_address_reg7  ; DE2_Debug:BPctrl|Break_State2           ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.057     ; 11.050     ;
; 3.929 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a57~porta_address_reg8  ; DE2_Debug:BPctrl|Break_State2           ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.057     ; 11.050     ;
; 3.929 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a57~porta_address_reg9  ; DE2_Debug:BPctrl|Break_State2           ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.057     ; 11.050     ;
; 3.929 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a57~porta_address_reg10 ; DE2_Debug:BPctrl|Break_State2           ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.057     ; 11.050     ;
; 3.929 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a57~porta_address_reg11 ; DE2_Debug:BPctrl|Break_State2           ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.057     ; 11.050     ;
; 3.950 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a49~porta_we_reg        ; DE2_Debug:BPctrl|BPS[6]                 ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.042     ; 11.044     ;
; 3.950 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a49~porta_address_reg0  ; DE2_Debug:BPctrl|BPS[6]                 ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.042     ; 11.044     ;
; 3.950 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a49~porta_address_reg1  ; DE2_Debug:BPctrl|BPS[6]                 ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.042     ; 11.044     ;
; 3.950 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a49~porta_address_reg2  ; DE2_Debug:BPctrl|BPS[6]                 ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.042     ; 11.044     ;
; 3.950 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a49~porta_address_reg3  ; DE2_Debug:BPctrl|BPS[6]                 ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.042     ; 11.044     ;
; 3.950 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a49~porta_address_reg4  ; DE2_Debug:BPctrl|BPS[6]                 ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.042     ; 11.044     ;
; 3.950 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a49~porta_address_reg5  ; DE2_Debug:BPctrl|BPS[6]                 ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.042     ; 11.044     ;
; 3.950 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a49~porta_address_reg6  ; DE2_Debug:BPctrl|BPS[6]                 ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.042     ; 11.044     ;
; 3.950 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a49~porta_address_reg7  ; DE2_Debug:BPctrl|BPS[6]                 ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.042     ; 11.044     ;
; 3.950 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a49~porta_address_reg8  ; DE2_Debug:BPctrl|BPS[6]                 ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.042     ; 11.044     ;
; 3.950 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a49~porta_address_reg9  ; DE2_Debug:BPctrl|BPS[6]                 ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.042     ; 11.044     ;
; 3.950 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a49~porta_address_reg10 ; DE2_Debug:BPctrl|BPS[6]                 ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.042     ; 11.044     ;
; 3.950 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a49~porta_address_reg11 ; DE2_Debug:BPctrl|BPS[6]                 ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.042     ; 11.044     ;
; 3.951 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a49~porta_we_reg        ; DE2_Debug:BPctrl|Break_State2           ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.042     ; 11.043     ;
; 3.951 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a49~porta_address_reg0  ; DE2_Debug:BPctrl|Break_State2           ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.042     ; 11.043     ;
; 3.951 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a49~porta_address_reg1  ; DE2_Debug:BPctrl|Break_State2           ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.042     ; 11.043     ;
; 3.951 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a49~porta_address_reg2  ; DE2_Debug:BPctrl|Break_State2           ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.042     ; 11.043     ;
; 3.951 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a49~porta_address_reg3  ; DE2_Debug:BPctrl|Break_State2           ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.042     ; 11.043     ;
; 3.951 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a49~porta_address_reg4  ; DE2_Debug:BPctrl|Break_State2           ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.042     ; 11.043     ;
; 3.951 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a49~porta_address_reg5  ; DE2_Debug:BPctrl|Break_State2           ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.042     ; 11.043     ;
; 3.951 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a49~porta_address_reg6  ; DE2_Debug:BPctrl|Break_State2           ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.042     ; 11.043     ;
; 3.951 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a49~porta_address_reg7  ; DE2_Debug:BPctrl|Break_State2           ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.042     ; 11.043     ;
; 3.951 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a49~porta_address_reg8  ; DE2_Debug:BPctrl|Break_State2           ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.042     ; 11.043     ;
; 3.951 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a49~porta_address_reg9  ; DE2_Debug:BPctrl|Break_State2           ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.042     ; 11.043     ;
; 3.951 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a49~porta_address_reg10 ; DE2_Debug:BPctrl|Break_State2           ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.042     ; 11.043     ;
; 3.951 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a49~porta_address_reg11 ; DE2_Debug:BPctrl|Break_State2           ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.042     ; 11.043     ;
; 4.047 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a9~porta_we_reg         ; DE2_Debug:BPctrl|BPS[6]                 ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.045     ; 10.944     ;
; 4.047 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a9~porta_address_reg0   ; DE2_Debug:BPctrl|BPS[6]                 ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.045     ; 10.944     ;
; 4.047 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a9~porta_address_reg1   ; DE2_Debug:BPctrl|BPS[6]                 ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.045     ; 10.944     ;
; 4.047 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a9~porta_address_reg2   ; DE2_Debug:BPctrl|BPS[6]                 ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.045     ; 10.944     ;
; 4.047 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a9~porta_address_reg3   ; DE2_Debug:BPctrl|BPS[6]                 ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.045     ; 10.944     ;
; 4.047 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a9~porta_address_reg4   ; DE2_Debug:BPctrl|BPS[6]                 ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.045     ; 10.944     ;
; 4.047 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a9~porta_address_reg5   ; DE2_Debug:BPctrl|BPS[6]                 ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.045     ; 10.944     ;
; 4.047 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a9~porta_address_reg6   ; DE2_Debug:BPctrl|BPS[6]                 ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.045     ; 10.944     ;
; 4.047 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a9~porta_address_reg7   ; DE2_Debug:BPctrl|BPS[6]                 ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.045     ; 10.944     ;
; 4.047 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a9~porta_address_reg8   ; DE2_Debug:BPctrl|BPS[6]                 ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.045     ; 10.944     ;
; 4.047 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a9~porta_address_reg9   ; DE2_Debug:BPctrl|BPS[6]                 ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.045     ; 10.944     ;
; 4.047 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a9~porta_address_reg10  ; DE2_Debug:BPctrl|BPS[6]                 ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.045     ; 10.944     ;
; 4.047 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a9~porta_address_reg11  ; DE2_Debug:BPctrl|BPS[6]                 ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.045     ; 10.944     ;
; 4.048 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a9~porta_we_reg         ; DE2_Debug:BPctrl|Break_State2           ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.045     ; 10.943     ;
; 4.048 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a9~porta_address_reg0   ; DE2_Debug:BPctrl|Break_State2           ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.045     ; 10.943     ;
; 4.048 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a9~porta_address_reg1   ; DE2_Debug:BPctrl|Break_State2           ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.045     ; 10.943     ;
; 4.048 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a9~porta_address_reg2   ; DE2_Debug:BPctrl|Break_State2           ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.045     ; 10.943     ;
; 4.048 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a9~porta_address_reg3   ; DE2_Debug:BPctrl|Break_State2           ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.045     ; 10.943     ;
; 4.048 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a9~porta_address_reg4   ; DE2_Debug:BPctrl|Break_State2           ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.045     ; 10.943     ;
; 4.048 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a9~porta_address_reg5   ; DE2_Debug:BPctrl|Break_State2           ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.045     ; 10.943     ;
; 4.048 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a9~porta_address_reg6   ; DE2_Debug:BPctrl|Break_State2           ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.045     ; 10.943     ;
; 4.048 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a9~porta_address_reg7   ; DE2_Debug:BPctrl|Break_State2           ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.045     ; 10.943     ;
; 4.048 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a9~porta_address_reg8   ; DE2_Debug:BPctrl|Break_State2           ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.045     ; 10.943     ;
; 4.048 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a9~porta_address_reg9   ; DE2_Debug:BPctrl|Break_State2           ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.045     ; 10.943     ;
; 4.048 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a9~porta_address_reg10  ; DE2_Debug:BPctrl|Break_State2           ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.045     ; 10.943     ;
; 4.048 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a9~porta_address_reg11  ; DE2_Debug:BPctrl|Break_State2           ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.045     ; 10.943     ;
; 4.076 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a2~porta_we_reg         ; DE2_Debug:BPctrl|BPS[6]                 ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.020     ; 10.940     ;
; 4.076 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a2~porta_address_reg0   ; DE2_Debug:BPctrl|BPS[6]                 ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.020     ; 10.940     ;
; 4.076 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a2~porta_address_reg1   ; DE2_Debug:BPctrl|BPS[6]                 ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.020     ; 10.940     ;
; 4.076 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a2~porta_address_reg2   ; DE2_Debug:BPctrl|BPS[6]                 ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.020     ; 10.940     ;
; 4.076 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a2~porta_address_reg3   ; DE2_Debug:BPctrl|BPS[6]                 ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.020     ; 10.940     ;
; 4.076 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a2~porta_address_reg4   ; DE2_Debug:BPctrl|BPS[6]                 ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.020     ; 10.940     ;
; 4.076 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a2~porta_address_reg5   ; DE2_Debug:BPctrl|BPS[6]                 ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.020     ; 10.940     ;
; 4.076 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a2~porta_address_reg6   ; DE2_Debug:BPctrl|BPS[6]                 ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.020     ; 10.940     ;
; 4.076 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a2~porta_address_reg7   ; DE2_Debug:BPctrl|BPS[6]                 ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.020     ; 10.940     ;
; 4.076 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a2~porta_address_reg8   ; DE2_Debug:BPctrl|BPS[6]                 ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.020     ; 10.940     ;
; 4.076 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a2~porta_address_reg9   ; DE2_Debug:BPctrl|BPS[6]                 ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.020     ; 10.940     ;
; 4.076 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a2~porta_address_reg10  ; DE2_Debug:BPctrl|BPS[6]                 ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.020     ; 10.940     ;
; 4.076 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a2~porta_address_reg11  ; DE2_Debug:BPctrl|BPS[6]                 ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.020     ; 10.940     ;
; 4.078 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a2~porta_we_reg         ; DE2_Debug:BPctrl|Break_State2           ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.020     ; 10.938     ;
; 4.078 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a2~porta_address_reg0   ; DE2_Debug:BPctrl|Break_State2           ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.020     ; 10.938     ;
; 4.078 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a2~porta_address_reg1   ; DE2_Debug:BPctrl|Break_State2           ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.020     ; 10.938     ;
; 4.078 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a2~porta_address_reg2   ; DE2_Debug:BPctrl|Break_State2           ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.020     ; 10.938     ;
+-------+--------------------------------------------------------------------------------------------------+-----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'TCK'                                                                                                                                                                                                                                                                                            ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                                                ; To Node                        ; Launch Clock                           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; 7.455  ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:TXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|altsyncram_jqd1:FIFOram|altsyncram_ebj1:altsyncram1|q_a[2] ; USB_BLASTER:JTAG_ctrl|TDO      ; pll_33_MHz|altpll_component|pll|clk[0] ; TCK         ; 10.000       ; 2.045      ; 4.626      ;
; 7.551  ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:TXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|altsyncram_jqd1:FIFOram|altsyncram_ebj1:altsyncram1|q_a[0] ; USB_BLASTER:JTAG_ctrl|TDO      ; pll_33_MHz|altpll_component|pll|clk[0] ; TCK         ; 10.000       ; 2.045      ; 4.530      ;
; 7.578  ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:TXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|altsyncram_jqd1:FIFOram|altsyncram_ebj1:altsyncram1|q_a[3] ; USB_BLASTER:JTAG_ctrl|TDO      ; pll_33_MHz|altpll_component|pll|clk[0] ; TCK         ; 10.000       ; 2.045      ; 4.503      ;
; 7.642  ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:TXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|altsyncram_jqd1:FIFOram|altsyncram_ebj1:altsyncram1|q_a[6] ; USB_BLASTER:JTAG_ctrl|TDO      ; pll_33_MHz|altpll_component|pll|clk[0] ; TCK         ; 10.000       ; 2.045      ; 4.439      ;
; 7.736  ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:TXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|altsyncram_jqd1:FIFOram|altsyncram_ebj1:altsyncram1|q_a[7] ; USB_BLASTER:JTAG_ctrl|TDO      ; pll_33_MHz|altpll_component|pll|clk[0] ; TCK         ; 10.000       ; 2.045      ; 4.345      ;
; 7.830  ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:TXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|altsyncram_jqd1:FIFOram|altsyncram_ebj1:altsyncram1|q_a[4] ; USB_BLASTER:JTAG_ctrl|TDO      ; pll_33_MHz|altpll_component|pll|clk[0] ; TCK         ; 10.000       ; 2.045      ; 4.251      ;
; 7.857  ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:TXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|altsyncram_jqd1:FIFOram|altsyncram_ebj1:altsyncram1|q_a[1] ; USB_BLASTER:JTAG_ctrl|TDO      ; pll_33_MHz|altpll_component|pll|clk[0] ; TCK         ; 10.000       ; 2.045      ; 4.224      ;
; 7.953  ; USB_BLASTER:JTAG_ctrl|CMD[2]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[7] ; pll_33_MHz|altpll_component|pll|clk[0] ; TCK         ; 10.000       ; 2.075      ; 4.158      ;
; 7.953  ; USB_BLASTER:JTAG_ctrl|CMD[2]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[6] ; pll_33_MHz|altpll_component|pll|clk[0] ; TCK         ; 10.000       ; 2.075      ; 4.158      ;
; 7.953  ; USB_BLASTER:JTAG_ctrl|CMD[2]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[5] ; pll_33_MHz|altpll_component|pll|clk[0] ; TCK         ; 10.000       ; 2.075      ; 4.158      ;
; 7.953  ; USB_BLASTER:JTAG_ctrl|CMD[2]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[4] ; pll_33_MHz|altpll_component|pll|clk[0] ; TCK         ; 10.000       ; 2.075      ; 4.158      ;
; 7.953  ; USB_BLASTER:JTAG_ctrl|CMD[2]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[3] ; pll_33_MHz|altpll_component|pll|clk[0] ; TCK         ; 10.000       ; 2.075      ; 4.158      ;
; 7.953  ; USB_BLASTER:JTAG_ctrl|CMD[2]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[2] ; pll_33_MHz|altpll_component|pll|clk[0] ; TCK         ; 10.000       ; 2.075      ; 4.158      ;
; 7.953  ; USB_BLASTER:JTAG_ctrl|CMD[2]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[1] ; pll_33_MHz|altpll_component|pll|clk[0] ; TCK         ; 10.000       ; 2.075      ; 4.158      ;
; 7.953  ; USB_BLASTER:JTAG_ctrl|CMD[2]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; TCK         ; 10.000       ; 2.075      ; 4.158      ;
; 8.144  ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:TXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|altsyncram_jqd1:FIFOram|altsyncram_ebj1:altsyncram1|q_a[5] ; USB_BLASTER:JTAG_ctrl|TDO      ; pll_33_MHz|altpll_component|pll|clk[0] ; TCK         ; 10.000       ; 2.045      ; 3.937      ;
; 8.448  ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:TXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|empty_dff                                                  ; USB_BLASTER:JTAG_ctrl|TDO      ; pll_33_MHz|altpll_component|pll|clk[0] ; TCK         ; 10.000       ; 2.104      ; 3.692      ;
; 93.794 ; USB_BLASTER:JTAG_ctrl|tCont[0]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|TDO      ; TCK                                    ; TCK         ; 100.000      ; 0.000      ; 6.242      ;
; 95.695 ; USB_BLASTER:JTAG_ctrl|tCont[1]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|TDO      ; TCK                                    ; TCK         ; 100.000      ; 0.000      ; 4.341      ;
; 96.163 ; USB_BLASTER:JTAG_ctrl|rCont[0]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|RXD_r[7] ; TCK                                    ; TCK         ; 100.000      ; -0.124     ; 3.749      ;
; 96.163 ; USB_BLASTER:JTAG_ctrl|rCont[0]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|RXD_r[6] ; TCK                                    ; TCK         ; 100.000      ; -0.124     ; 3.749      ;
; 96.163 ; USB_BLASTER:JTAG_ctrl|rCont[0]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|RXD_r[5] ; TCK                                    ; TCK         ; 100.000      ; -0.124     ; 3.749      ;
; 96.163 ; USB_BLASTER:JTAG_ctrl|rCont[0]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|RXD_r[4] ; TCK                                    ; TCK         ; 100.000      ; -0.124     ; 3.749      ;
; 96.163 ; USB_BLASTER:JTAG_ctrl|rCont[0]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|RXD_r[3] ; TCK                                    ; TCK         ; 100.000      ; -0.124     ; 3.749      ;
; 96.163 ; USB_BLASTER:JTAG_ctrl|rCont[0]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|RXD_r[2] ; TCK                                    ; TCK         ; 100.000      ; -0.124     ; 3.749      ;
; 96.163 ; USB_BLASTER:JTAG_ctrl|rCont[0]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|RXD_r[1] ; TCK                                    ; TCK         ; 100.000      ; -0.124     ; 3.749      ;
; 96.163 ; USB_BLASTER:JTAG_ctrl|rCont[0]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|RXD_r[0] ; TCK                                    ; TCK         ; 100.000      ; -0.124     ; 3.749      ;
; 96.302 ; USB_BLASTER:JTAG_ctrl|rCont[1]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|RXD_r[7] ; TCK                                    ; TCK         ; 100.000      ; -0.124     ; 3.610      ;
; 96.302 ; USB_BLASTER:JTAG_ctrl|rCont[1]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|RXD_r[6] ; TCK                                    ; TCK         ; 100.000      ; -0.124     ; 3.610      ;
; 96.302 ; USB_BLASTER:JTAG_ctrl|rCont[1]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|RXD_r[5] ; TCK                                    ; TCK         ; 100.000      ; -0.124     ; 3.610      ;
; 96.302 ; USB_BLASTER:JTAG_ctrl|rCont[1]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|RXD_r[4] ; TCK                                    ; TCK         ; 100.000      ; -0.124     ; 3.610      ;
; 96.302 ; USB_BLASTER:JTAG_ctrl|rCont[1]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|RXD_r[3] ; TCK                                    ; TCK         ; 100.000      ; -0.124     ; 3.610      ;
; 96.302 ; USB_BLASTER:JTAG_ctrl|rCont[1]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|RXD_r[2] ; TCK                                    ; TCK         ; 100.000      ; -0.124     ; 3.610      ;
; 96.302 ; USB_BLASTER:JTAG_ctrl|rCont[1]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|RXD_r[1] ; TCK                                    ; TCK         ; 100.000      ; -0.124     ; 3.610      ;
; 96.302 ; USB_BLASTER:JTAG_ctrl|rCont[1]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|RXD_r[0] ; TCK                                    ; TCK         ; 100.000      ; -0.124     ; 3.610      ;
; 96.424 ; USB_BLASTER:JTAG_ctrl|RXD[4]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[7] ; TCK                                    ; TCK         ; 100.000      ; 0.008      ; 3.620      ;
; 96.424 ; USB_BLASTER:JTAG_ctrl|RXD[4]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[6] ; TCK                                    ; TCK         ; 100.000      ; 0.008      ; 3.620      ;
; 96.424 ; USB_BLASTER:JTAG_ctrl|RXD[4]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[5] ; TCK                                    ; TCK         ; 100.000      ; 0.008      ; 3.620      ;
; 96.424 ; USB_BLASTER:JTAG_ctrl|RXD[4]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[4] ; TCK                                    ; TCK         ; 100.000      ; 0.008      ; 3.620      ;
; 96.424 ; USB_BLASTER:JTAG_ctrl|RXD[4]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[3] ; TCK                                    ; TCK         ; 100.000      ; 0.008      ; 3.620      ;
; 96.424 ; USB_BLASTER:JTAG_ctrl|RXD[4]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[2] ; TCK                                    ; TCK         ; 100.000      ; 0.008      ; 3.620      ;
; 96.424 ; USB_BLASTER:JTAG_ctrl|RXD[4]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[1] ; TCK                                    ; TCK         ; 100.000      ; 0.008      ; 3.620      ;
; 96.424 ; USB_BLASTER:JTAG_ctrl|RXD[4]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[0] ; TCK                                    ; TCK         ; 100.000      ; 0.008      ; 3.620      ;
; 96.425 ; USB_BLASTER:JTAG_ctrl|rCont[2]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|RXD_r[7] ; TCK                                    ; TCK         ; 100.000      ; -0.124     ; 3.487      ;
; 96.425 ; USB_BLASTER:JTAG_ctrl|rCont[2]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|RXD_r[6] ; TCK                                    ; TCK         ; 100.000      ; -0.124     ; 3.487      ;
; 96.425 ; USB_BLASTER:JTAG_ctrl|rCont[2]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|RXD_r[5] ; TCK                                    ; TCK         ; 100.000      ; -0.124     ; 3.487      ;
; 96.425 ; USB_BLASTER:JTAG_ctrl|rCont[2]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|RXD_r[4] ; TCK                                    ; TCK         ; 100.000      ; -0.124     ; 3.487      ;
; 96.425 ; USB_BLASTER:JTAG_ctrl|rCont[2]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|RXD_r[3] ; TCK                                    ; TCK         ; 100.000      ; -0.124     ; 3.487      ;
; 96.425 ; USB_BLASTER:JTAG_ctrl|rCont[2]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|RXD_r[2] ; TCK                                    ; TCK         ; 100.000      ; -0.124     ; 3.487      ;
; 96.425 ; USB_BLASTER:JTAG_ctrl|rCont[2]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|RXD_r[1] ; TCK                                    ; TCK         ; 100.000      ; -0.124     ; 3.487      ;
; 96.425 ; USB_BLASTER:JTAG_ctrl|rCont[2]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|RXD_r[0] ; TCK                                    ; TCK         ; 100.000      ; -0.124     ; 3.487      ;
; 96.439 ; USB_BLASTER:JTAG_ctrl|RXD[5]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[7] ; TCK                                    ; TCK         ; 100.000      ; 0.008      ; 3.605      ;
; 96.439 ; USB_BLASTER:JTAG_ctrl|RXD[5]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[6] ; TCK                                    ; TCK         ; 100.000      ; 0.008      ; 3.605      ;
; 96.439 ; USB_BLASTER:JTAG_ctrl|RXD[5]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[5] ; TCK                                    ; TCK         ; 100.000      ; 0.008      ; 3.605      ;
; 96.439 ; USB_BLASTER:JTAG_ctrl|RXD[5]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[4] ; TCK                                    ; TCK         ; 100.000      ; 0.008      ; 3.605      ;
; 96.439 ; USB_BLASTER:JTAG_ctrl|RXD[5]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[3] ; TCK                                    ; TCK         ; 100.000      ; 0.008      ; 3.605      ;
; 96.439 ; USB_BLASTER:JTAG_ctrl|RXD[5]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[2] ; TCK                                    ; TCK         ; 100.000      ; 0.008      ; 3.605      ;
; 96.439 ; USB_BLASTER:JTAG_ctrl|RXD[5]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[1] ; TCK                                    ; TCK         ; 100.000      ; 0.008      ; 3.605      ;
; 96.439 ; USB_BLASTER:JTAG_ctrl|RXD[5]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[0] ; TCK                                    ; TCK         ; 100.000      ; 0.008      ; 3.605      ;
; 96.476 ; USB_BLASTER:JTAG_ctrl|RXD[7]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[7] ; TCK                                    ; TCK         ; 100.000      ; 0.008      ; 3.568      ;
; 96.476 ; USB_BLASTER:JTAG_ctrl|RXD[7]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[6] ; TCK                                    ; TCK         ; 100.000      ; 0.008      ; 3.568      ;
; 96.476 ; USB_BLASTER:JTAG_ctrl|RXD[7]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[5] ; TCK                                    ; TCK         ; 100.000      ; 0.008      ; 3.568      ;
; 96.476 ; USB_BLASTER:JTAG_ctrl|RXD[7]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[4] ; TCK                                    ; TCK         ; 100.000      ; 0.008      ; 3.568      ;
; 96.476 ; USB_BLASTER:JTAG_ctrl|RXD[7]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[3] ; TCK                                    ; TCK         ; 100.000      ; 0.008      ; 3.568      ;
; 96.476 ; USB_BLASTER:JTAG_ctrl|RXD[7]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[2] ; TCK                                    ; TCK         ; 100.000      ; 0.008      ; 3.568      ;
; 96.476 ; USB_BLASTER:JTAG_ctrl|RXD[7]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[1] ; TCK                                    ; TCK         ; 100.000      ; 0.008      ; 3.568      ;
; 96.476 ; USB_BLASTER:JTAG_ctrl|RXD[7]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[0] ; TCK                                    ; TCK         ; 100.000      ; 0.008      ; 3.568      ;
; 96.591 ; USB_BLASTER:JTAG_ctrl|RXD[3]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[7] ; TCK                                    ; TCK         ; 100.000      ; 0.008      ; 3.453      ;
; 96.591 ; USB_BLASTER:JTAG_ctrl|RXD[3]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[6] ; TCK                                    ; TCK         ; 100.000      ; 0.008      ; 3.453      ;
; 96.591 ; USB_BLASTER:JTAG_ctrl|RXD[3]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[5] ; TCK                                    ; TCK         ; 100.000      ; 0.008      ; 3.453      ;
; 96.591 ; USB_BLASTER:JTAG_ctrl|RXD[3]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[4] ; TCK                                    ; TCK         ; 100.000      ; 0.008      ; 3.453      ;
; 96.591 ; USB_BLASTER:JTAG_ctrl|RXD[3]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[3] ; TCK                                    ; TCK         ; 100.000      ; 0.008      ; 3.453      ;
; 96.591 ; USB_BLASTER:JTAG_ctrl|RXD[3]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[2] ; TCK                                    ; TCK         ; 100.000      ; 0.008      ; 3.453      ;
; 96.591 ; USB_BLASTER:JTAG_ctrl|RXD[3]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[1] ; TCK                                    ; TCK         ; 100.000      ; 0.008      ; 3.453      ;
; 96.591 ; USB_BLASTER:JTAG_ctrl|RXD[3]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[0] ; TCK                                    ; TCK         ; 100.000      ; 0.008      ; 3.453      ;
; 96.612 ; USB_BLASTER:JTAG_ctrl|RXD[0]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[7] ; TCK                                    ; TCK         ; 100.000      ; 0.008      ; 3.432      ;
; 96.612 ; USB_BLASTER:JTAG_ctrl|RXD[0]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[6] ; TCK                                    ; TCK         ; 100.000      ; 0.008      ; 3.432      ;
; 96.612 ; USB_BLASTER:JTAG_ctrl|RXD[0]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[5] ; TCK                                    ; TCK         ; 100.000      ; 0.008      ; 3.432      ;
; 96.612 ; USB_BLASTER:JTAG_ctrl|RXD[0]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[4] ; TCK                                    ; TCK         ; 100.000      ; 0.008      ; 3.432      ;
; 96.612 ; USB_BLASTER:JTAG_ctrl|RXD[0]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[3] ; TCK                                    ; TCK         ; 100.000      ; 0.008      ; 3.432      ;
; 96.612 ; USB_BLASTER:JTAG_ctrl|RXD[0]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[2] ; TCK                                    ; TCK         ; 100.000      ; 0.008      ; 3.432      ;
; 96.612 ; USB_BLASTER:JTAG_ctrl|RXD[0]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[1] ; TCK                                    ; TCK         ; 100.000      ; 0.008      ; 3.432      ;
; 96.612 ; USB_BLASTER:JTAG_ctrl|RXD[0]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[0] ; TCK                                    ; TCK         ; 100.000      ; 0.008      ; 3.432      ;
; 96.737 ; USB_BLASTER:JTAG_ctrl|RXD[6]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[7] ; TCK                                    ; TCK         ; 100.000      ; 0.008      ; 3.307      ;
; 96.737 ; USB_BLASTER:JTAG_ctrl|RXD[6]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[6] ; TCK                                    ; TCK         ; 100.000      ; 0.008      ; 3.307      ;
; 96.737 ; USB_BLASTER:JTAG_ctrl|RXD[6]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[5] ; TCK                                    ; TCK         ; 100.000      ; 0.008      ; 3.307      ;
; 96.737 ; USB_BLASTER:JTAG_ctrl|RXD[6]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[4] ; TCK                                    ; TCK         ; 100.000      ; 0.008      ; 3.307      ;
; 96.737 ; USB_BLASTER:JTAG_ctrl|RXD[6]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[3] ; TCK                                    ; TCK         ; 100.000      ; 0.008      ; 3.307      ;
; 96.737 ; USB_BLASTER:JTAG_ctrl|RXD[6]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[2] ; TCK                                    ; TCK         ; 100.000      ; 0.008      ; 3.307      ;
; 96.737 ; USB_BLASTER:JTAG_ctrl|RXD[6]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[1] ; TCK                                    ; TCK         ; 100.000      ; 0.008      ; 3.307      ;
; 96.737 ; USB_BLASTER:JTAG_ctrl|RXD[6]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[0] ; TCK                                    ; TCK         ; 100.000      ; 0.008      ; 3.307      ;
; 96.838 ; USB_BLASTER:JTAG_ctrl|RXD[2]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[7] ; TCK                                    ; TCK         ; 100.000      ; 0.008      ; 3.206      ;
; 96.838 ; USB_BLASTER:JTAG_ctrl|RXD[2]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[6] ; TCK                                    ; TCK         ; 100.000      ; 0.008      ; 3.206      ;
; 96.838 ; USB_BLASTER:JTAG_ctrl|RXD[2]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[5] ; TCK                                    ; TCK         ; 100.000      ; 0.008      ; 3.206      ;
; 96.838 ; USB_BLASTER:JTAG_ctrl|RXD[2]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[4] ; TCK                                    ; TCK         ; 100.000      ; 0.008      ; 3.206      ;
; 96.838 ; USB_BLASTER:JTAG_ctrl|RXD[2]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[3] ; TCK                                    ; TCK         ; 100.000      ; 0.008      ; 3.206      ;
; 96.838 ; USB_BLASTER:JTAG_ctrl|RXD[2]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[2] ; TCK                                    ; TCK         ; 100.000      ; 0.008      ; 3.206      ;
; 96.838 ; USB_BLASTER:JTAG_ctrl|RXD[2]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[1] ; TCK                                    ; TCK         ; 100.000      ; 0.008      ; 3.206      ;
; 96.838 ; USB_BLASTER:JTAG_ctrl|RXD[2]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[0] ; TCK                                    ; TCK         ; 100.000      ; 0.008      ; 3.206      ;
; 96.890 ; USB_BLASTER:JTAG_ctrl|RXD[1]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[7] ; TCK                                    ; TCK         ; 100.000      ; 0.008      ; 3.154      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+----------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'TCK'                                                                                                                                                                                                                                                                                            ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                                ; To Node                        ; Launch Clock                           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; 0.391 ; USB_BLASTER:JTAG_ctrl|rCont[0]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|rCont[0] ; TCK                                    ; TCK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; USB_BLASTER:JTAG_ctrl|rCont[1]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|rCont[1] ; TCK                                    ; TCK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; USB_BLASTER:JTAG_ctrl|rCont[2]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|rCont[2] ; TCK                                    ; TCK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; USB_BLASTER:JTAG_ctrl|RXD[1]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD[1]   ; TCK                                    ; TCK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; USB_BLASTER:JTAG_ctrl|RXD[2]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD[2]   ; TCK                                    ; TCK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; USB_BLASTER:JTAG_ctrl|RXD[0]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD[0]   ; TCK                                    ; TCK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; USB_BLASTER:JTAG_ctrl|RXD[3]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD[3]   ; TCK                                    ; TCK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; USB_BLASTER:JTAG_ctrl|RXD[6]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD[6]   ; TCK                                    ; TCK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; USB_BLASTER:JTAG_ctrl|RXD[5]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD[5]   ; TCK                                    ; TCK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; USB_BLASTER:JTAG_ctrl|RXD[7]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD[7]   ; TCK                                    ; TCK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; USB_BLASTER:JTAG_ctrl|RXD[4]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD[4]   ; TCK                                    ; TCK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; USB_BLASTER:JTAG_ctrl|tCont[0]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|tCont[0] ; TCK                                    ; TCK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; USB_BLASTER:JTAG_ctrl|tCont[1]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|tCont[1] ; TCK                                    ; TCK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; USB_BLASTER:JTAG_ctrl|tCont[2]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|tCont[2] ; TCK                                    ; TCK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.524 ; USB_BLASTER:JTAG_ctrl|rCont[1]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|rCont[2] ; TCK                                    ; TCK         ; 0.000        ; 0.000      ; 0.790      ;
; 0.530 ; USB_BLASTER:JTAG_ctrl|tCont[0]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|tCont[1] ; TCK                                    ; TCK         ; 0.000        ; 0.000      ; 0.796      ;
; 0.530 ; USB_BLASTER:JTAG_ctrl|tCont[0]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|tCont[2] ; TCK                                    ; TCK         ; 0.000        ; 0.000      ; 0.796      ;
; 0.532 ; USB_BLASTER:JTAG_ctrl|rCont[0]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|rCont[1] ; TCK                                    ; TCK         ; 0.000        ; 0.000      ; 0.798      ;
; 0.646 ; USB_BLASTER:JTAG_ctrl|tCont[2]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|TDO      ; TCK                                    ; TCK         ; 0.000        ; 0.000      ; 0.912      ;
; 0.714 ; USB_BLASTER:JTAG_ctrl|RXD[5]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[5] ; TCK                                    ; TCK         ; 0.000        ; 0.008      ; 0.988      ;
; 0.722 ; USB_BLASTER:JTAG_ctrl|RXD[3]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[3] ; TCK                                    ; TCK         ; 0.000        ; 0.008      ; 0.996      ;
; 0.724 ; USB_BLASTER:JTAG_ctrl|RXD[7]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[7] ; TCK                                    ; TCK         ; 0.000        ; 0.008      ; 0.998      ;
; 0.730 ; USB_BLASTER:JTAG_ctrl|RXD[1]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[1] ; TCK                                    ; TCK         ; 0.000        ; 0.008      ; 1.004      ;
; 0.732 ; USB_BLASTER:JTAG_ctrl|RXD[0]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[0] ; TCK                                    ; TCK         ; 0.000        ; 0.008      ; 1.006      ;
; 0.734 ; USB_BLASTER:JTAG_ctrl|RXD[6]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[6] ; TCK                                    ; TCK         ; 0.000        ; 0.008      ; 1.008      ;
; 0.742 ; USB_BLASTER:JTAG_ctrl|RXD[4]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[4] ; TCK                                    ; TCK         ; 0.000        ; 0.008      ; 1.016      ;
; 0.799 ; USB_BLASTER:JTAG_ctrl|tCont[1]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|tCont[2] ; TCK                                    ; TCK         ; 0.000        ; 0.000      ; 1.065      ;
; 0.804 ; USB_BLASTER:JTAG_ctrl|rCont[0]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|rCont[2] ; TCK                                    ; TCK         ; 0.000        ; 0.000      ; 1.070      ;
; 0.823 ; USB_BLASTER:JTAG_ctrl|RXD[2]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[2] ; TCK                                    ; TCK         ; 0.000        ; 0.008      ; 1.097      ;
; 1.040 ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:TXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|empty_dff                                                  ; USB_BLASTER:JTAG_ctrl|TDO      ; pll_33_MHz|altpll_component|pll|clk[0] ; TCK         ; 0.000        ; 2.104      ; 3.410      ;
; 1.180 ; USB_BLASTER:JTAG_ctrl|rCont[2]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|RXD[6]   ; TCK                                    ; TCK         ; 0.000        ; -0.132     ; 1.314      ;
; 1.183 ; USB_BLASTER:JTAG_ctrl|rCont[2]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|RXD[0]   ; TCK                                    ; TCK         ; 0.000        ; -0.132     ; 1.317      ;
; 1.184 ; USB_BLASTER:JTAG_ctrl|rCont[2]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|RXD[1]   ; TCK                                    ; TCK         ; 0.000        ; -0.132     ; 1.318      ;
; 1.185 ; USB_BLASTER:JTAG_ctrl|rCont[2]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|RXD[2]   ; TCK                                    ; TCK         ; 0.000        ; -0.132     ; 1.319      ;
; 1.198 ; USB_BLASTER:JTAG_ctrl|rCont[0]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|RXD[5]   ; TCK                                    ; TCK         ; 0.000        ; -0.132     ; 1.332      ;
; 1.203 ; USB_BLASTER:JTAG_ctrl|rCont[0]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|RXD[4]   ; TCK                                    ; TCK         ; 0.000        ; -0.132     ; 1.337      ;
; 1.398 ; USB_BLASTER:JTAG_ctrl|rCont[2]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|RXD[3]   ; TCK                                    ; TCK         ; 0.000        ; -0.132     ; 1.532      ;
; 1.556 ; USB_BLASTER:JTAG_ctrl|rCont[2]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|RXD[7]   ; TCK                                    ; TCK         ; 0.000        ; -0.132     ; 1.690      ;
; 1.591 ; USB_BLASTER:JTAG_ctrl|RXD[1]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|JTAG_out ; TCK                                    ; TCK         ; 0.000        ; 0.032      ; 1.889      ;
; 1.592 ; USB_BLASTER:JTAG_ctrl|RXD[1]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|JTAG_in  ; TCK                                    ; TCK         ; 0.000        ; 0.032      ; 1.890      ;
; 1.626 ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:TXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|altsyncram_jqd1:FIFOram|altsyncram_ebj1:altsyncram1|q_a[5] ; USB_BLASTER:JTAG_ctrl|TDO      ; pll_33_MHz|altpll_component|pll|clk[0] ; TCK         ; 0.000        ; 2.045      ; 3.937      ;
; 1.643 ; USB_BLASTER:JTAG_ctrl|RXD[2]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|JTAG_out ; TCK                                    ; TCK         ; 0.000        ; 0.032      ; 1.941      ;
; 1.644 ; USB_BLASTER:JTAG_ctrl|RXD[2]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|JTAG_in  ; TCK                                    ; TCK         ; 0.000        ; 0.032      ; 1.942      ;
; 1.679 ; USB_BLASTER:JTAG_ctrl|rCont[1]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|RXD[7]   ; TCK                                    ; TCK         ; 0.000        ; -0.132     ; 1.813      ;
; 1.725 ; USB_BLASTER:JTAG_ctrl|rCont[1]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|RXD[3]   ; TCK                                    ; TCK         ; 0.000        ; -0.132     ; 1.859      ;
; 1.733 ; USB_BLASTER:JTAG_ctrl|rCont[1]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|RXD[1]   ; TCK                                    ; TCK         ; 0.000        ; -0.132     ; 1.867      ;
; 1.743 ; USB_BLASTER:JTAG_ctrl|rCont[1]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|RXD[4]   ; TCK                                    ; TCK         ; 0.000        ; -0.132     ; 1.877      ;
; 1.744 ; USB_BLASTER:JTAG_ctrl|rCont[1]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|RXD[2]   ; TCK                                    ; TCK         ; 0.000        ; -0.132     ; 1.878      ;
; 1.747 ; USB_BLASTER:JTAG_ctrl|rCont[1]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|RXD[6]   ; TCK                                    ; TCK         ; 0.000        ; -0.132     ; 1.881      ;
; 1.747 ; USB_BLASTER:JTAG_ctrl|rCont[1]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|RXD[5]   ; TCK                                    ; TCK         ; 0.000        ; -0.132     ; 1.881      ;
; 1.817 ; USB_BLASTER:JTAG_ctrl|CMD[2]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[7] ; pll_33_MHz|altpll_component|pll|clk[0] ; TCK         ; 0.000        ; 2.075      ; 4.158      ;
; 1.817 ; USB_BLASTER:JTAG_ctrl|CMD[2]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[6] ; pll_33_MHz|altpll_component|pll|clk[0] ; TCK         ; 0.000        ; 2.075      ; 4.158      ;
; 1.817 ; USB_BLASTER:JTAG_ctrl|CMD[2]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[5] ; pll_33_MHz|altpll_component|pll|clk[0] ; TCK         ; 0.000        ; 2.075      ; 4.158      ;
; 1.817 ; USB_BLASTER:JTAG_ctrl|CMD[2]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[4] ; pll_33_MHz|altpll_component|pll|clk[0] ; TCK         ; 0.000        ; 2.075      ; 4.158      ;
; 1.817 ; USB_BLASTER:JTAG_ctrl|CMD[2]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[3] ; pll_33_MHz|altpll_component|pll|clk[0] ; TCK         ; 0.000        ; 2.075      ; 4.158      ;
; 1.817 ; USB_BLASTER:JTAG_ctrl|CMD[2]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[2] ; pll_33_MHz|altpll_component|pll|clk[0] ; TCK         ; 0.000        ; 2.075      ; 4.158      ;
; 1.817 ; USB_BLASTER:JTAG_ctrl|CMD[2]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[1] ; pll_33_MHz|altpll_component|pll|clk[0] ; TCK         ; 0.000        ; 2.075      ; 4.158      ;
; 1.817 ; USB_BLASTER:JTAG_ctrl|CMD[2]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; TCK         ; 0.000        ; 2.075      ; 4.158      ;
; 1.818 ; USB_BLASTER:JTAG_ctrl|rCont[0]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|RXD[7]   ; TCK                                    ; TCK         ; 0.000        ; -0.132     ; 1.952      ;
; 1.851 ; USB_BLASTER:JTAG_ctrl|RXD[6]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|JTAG_out ; TCK                                    ; TCK         ; 0.000        ; 0.032      ; 2.149      ;
; 1.869 ; USB_BLASTER:JTAG_ctrl|RXD[0]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|JTAG_out ; TCK                                    ; TCK         ; 0.000        ; 0.032      ; 2.167      ;
; 1.870 ; USB_BLASTER:JTAG_ctrl|RXD[0]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|JTAG_in  ; TCK                                    ; TCK         ; 0.000        ; 0.032      ; 2.168      ;
; 1.875 ; USB_BLASTER:JTAG_ctrl|rCont[0]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|RXD[2]   ; TCK                                    ; TCK         ; 0.000        ; -0.132     ; 2.009      ;
; 1.878 ; USB_BLASTER:JTAG_ctrl|rCont[0]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|RXD[6]   ; TCK                                    ; TCK         ; 0.000        ; -0.132     ; 2.012      ;
; 1.890 ; USB_BLASTER:JTAG_ctrl|RXD[3]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|JTAG_out ; TCK                                    ; TCK         ; 0.000        ; 0.032      ; 2.188      ;
; 1.891 ; USB_BLASTER:JTAG_ctrl|RXD[3]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|JTAG_in  ; TCK                                    ; TCK         ; 0.000        ; 0.032      ; 2.189      ;
; 1.892 ; USB_BLASTER:JTAG_ctrl|RXD[6]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|JTAG_in  ; TCK                                    ; TCK         ; 0.000        ; 0.032      ; 2.190      ;
; 1.899 ; USB_BLASTER:JTAG_ctrl|rCont[0]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|RXD[1]   ; TCK                                    ; TCK         ; 0.000        ; -0.132     ; 2.033      ;
; 1.900 ; USB_BLASTER:JTAG_ctrl|rCont[0]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|RXD[3]   ; TCK                                    ; TCK         ; 0.000        ; -0.132     ; 2.034      ;
; 1.900 ; USB_BLASTER:JTAG_ctrl|rCont[2]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|RXD[4]   ; TCK                                    ; TCK         ; 0.000        ; -0.132     ; 2.034      ;
; 1.904 ; USB_BLASTER:JTAG_ctrl|rCont[2]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|RXD[5]   ; TCK                                    ; TCK         ; 0.000        ; -0.132     ; 2.038      ;
; 1.913 ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:TXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|altsyncram_jqd1:FIFOram|altsyncram_ebj1:altsyncram1|q_a[1] ; USB_BLASTER:JTAG_ctrl|TDO      ; pll_33_MHz|altpll_component|pll|clk[0] ; TCK         ; 0.000        ; 2.045      ; 4.224      ;
; 1.920 ; USB_BLASTER:JTAG_ctrl|rCont[2]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|JTAG_in  ; TCK                                    ; TCK         ; 0.000        ; -0.100     ; 2.086      ;
; 1.924 ; USB_BLASTER:JTAG_ctrl|rCont[2]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|JTAG_out ; TCK                                    ; TCK         ; 0.000        ; -0.100     ; 2.090      ;
; 1.940 ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:TXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|altsyncram_jqd1:FIFOram|altsyncram_ebj1:altsyncram1|q_a[4] ; USB_BLASTER:JTAG_ctrl|TDO      ; pll_33_MHz|altpll_component|pll|clk[0] ; TCK         ; 0.000        ; 2.045      ; 4.251      ;
; 1.943 ; USB_BLASTER:JTAG_ctrl|rCont[1]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|RXD[0]   ; TCK                                    ; TCK         ; 0.000        ; -0.132     ; 2.077      ;
; 2.034 ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:TXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|altsyncram_jqd1:FIFOram|altsyncram_ebj1:altsyncram1|q_a[7] ; USB_BLASTER:JTAG_ctrl|TDO      ; pll_33_MHz|altpll_component|pll|clk[0] ; TCK         ; 0.000        ; 2.045      ; 4.345      ;
; 2.043 ; USB_BLASTER:JTAG_ctrl|rCont[1]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|JTAG_in  ; TCK                                    ; TCK         ; 0.000        ; -0.100     ; 2.209      ;
; 2.047 ; USB_BLASTER:JTAG_ctrl|rCont[1]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|JTAG_out ; TCK                                    ; TCK         ; 0.000        ; -0.100     ; 2.213      ;
; 2.074 ; USB_BLASTER:JTAG_ctrl|rCont[0]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|RXD[0]   ; TCK                                    ; TCK         ; 0.000        ; -0.132     ; 2.208      ;
; 2.112 ; USB_BLASTER:JTAG_ctrl|RXD[7]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|JTAG_out ; TCK                                    ; TCK         ; 0.000        ; 0.032      ; 2.410      ;
; 2.128 ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:TXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|altsyncram_jqd1:FIFOram|altsyncram_ebj1:altsyncram1|q_a[6] ; USB_BLASTER:JTAG_ctrl|TDO      ; pll_33_MHz|altpll_component|pll|clk[0] ; TCK         ; 0.000        ; 2.045      ; 4.439      ;
; 2.149 ; USB_BLASTER:JTAG_ctrl|RXD[5]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|JTAG_out ; TCK                                    ; TCK         ; 0.000        ; 0.032      ; 2.447      ;
; 2.153 ; USB_BLASTER:JTAG_ctrl|RXD[7]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|JTAG_in  ; TCK                                    ; TCK         ; 0.000        ; 0.032      ; 2.451      ;
; 2.164 ; USB_BLASTER:JTAG_ctrl|RXD[4]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|JTAG_out ; TCK                                    ; TCK         ; 0.000        ; 0.032      ; 2.462      ;
; 2.182 ; USB_BLASTER:JTAG_ctrl|rCont[0]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|JTAG_in  ; TCK                                    ; TCK         ; 0.000        ; -0.100     ; 2.348      ;
; 2.186 ; USB_BLASTER:JTAG_ctrl|rCont[0]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|JTAG_out ; TCK                                    ; TCK         ; 0.000        ; -0.100     ; 2.352      ;
; 2.190 ; USB_BLASTER:JTAG_ctrl|RXD[5]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|JTAG_in  ; TCK                                    ; TCK         ; 0.000        ; 0.032      ; 2.488      ;
; 2.192 ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:TXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|altsyncram_jqd1:FIFOram|altsyncram_ebj1:altsyncram1|q_a[3] ; USB_BLASTER:JTAG_ctrl|TDO      ; pll_33_MHz|altpll_component|pll|clk[0] ; TCK         ; 0.000        ; 2.045      ; 4.503      ;
; 2.205 ; USB_BLASTER:JTAG_ctrl|RXD[4]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|JTAG_in  ; TCK                                    ; TCK         ; 0.000        ; 0.032      ; 2.503      ;
; 2.219 ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:TXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|altsyncram_jqd1:FIFOram|altsyncram_ebj1:altsyncram1|q_a[0] ; USB_BLASTER:JTAG_ctrl|TDO      ; pll_33_MHz|altpll_component|pll|clk[0] ; TCK         ; 0.000        ; 2.045      ; 4.530      ;
; 2.315 ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:TXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|altsyncram_jqd1:FIFOram|altsyncram_ebj1:altsyncram1|q_a[2] ; USB_BLASTER:JTAG_ctrl|TDO      ; pll_33_MHz|altpll_component|pll|clk[0] ; TCK         ; 0.000        ; 2.045      ; 4.626      ;
; 2.880 ; USB_BLASTER:JTAG_ctrl|RXD[1]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[7] ; TCK                                    ; TCK         ; 0.000        ; 0.008      ; 3.154      ;
; 2.880 ; USB_BLASTER:JTAG_ctrl|RXD[1]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[6] ; TCK                                    ; TCK         ; 0.000        ; 0.008      ; 3.154      ;
; 2.880 ; USB_BLASTER:JTAG_ctrl|RXD[1]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[5] ; TCK                                    ; TCK         ; 0.000        ; 0.008      ; 3.154      ;
; 2.880 ; USB_BLASTER:JTAG_ctrl|RXD[1]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[4] ; TCK                                    ; TCK         ; 0.000        ; 0.008      ; 3.154      ;
; 2.880 ; USB_BLASTER:JTAG_ctrl|RXD[1]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[3] ; TCK                                    ; TCK         ; 0.000        ; 0.008      ; 3.154      ;
; 2.880 ; USB_BLASTER:JTAG_ctrl|RXD[1]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[2] ; TCK                                    ; TCK         ; 0.000        ; 0.008      ; 3.154      ;
; 2.880 ; USB_BLASTER:JTAG_ctrl|RXD[1]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[0] ; TCK                                    ; TCK         ; 0.000        ; 0.008      ; 3.154      ;
; 2.932 ; USB_BLASTER:JTAG_ctrl|RXD[2]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[7] ; TCK                                    ; TCK         ; 0.000        ; 0.008      ; 3.206      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+----------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'pll_33_MHz|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                                                                                                                        ;
+-------+-------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                     ; To Node                                                                                                                       ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; 0.391 ; T51:core51|PCPaused[0]                                                                                                        ; T51:core51|PCPaused[0]                                                                                                        ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; T51:core51|PCPaused[1]                                                                                                        ; T51:core51|PCPaused[1]                                                                                                        ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; T51:core51|PCPaused[2]                                                                                                        ; T51:core51|PCPaused[2]                                                                                                        ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; T51:core51|Inst[4]                                                                                                            ; T51:core51|Inst[4]                                                                                                            ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; T51:core51|PC[10]                                                                                                             ; T51:core51|PC[10]                                                                                                             ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; T51:core51|PC[9]                                                                                                              ; T51:core51|PC[9]                                                                                                              ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; T51:core51|DPS_r                                                                                                              ; T51:core51|DPS_r                                                                                                              ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; T51:core51|break_in_progress                                                                                                  ; T51:core51|break_in_progress                                                                                                  ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; T51_UART:uart|Prescaler[0]                                                                                                    ; T51_UART:uart|Prescaler[0]                                                                                                    ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; T51_TC01:tc01|Prescaler[1]                                                                                                    ; T51_TC01:tc01|Prescaler[1]                                                                                                    ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; T51_TC01:tc01|Prescaler[3]                                                                                                    ; T51_TC01:tc01|Prescaler[3]                                                                                                    ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; T51_TC01:tc01|Prescaler[2]                                                                                                    ; T51_TC01:tc01|Prescaler[2]                                                                                                    ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; T51:core51|P2R[7]                                                                                                             ; T51:core51|P2R[7]                                                                                                             ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; T51:core51|PC[7]                                                                                                              ; T51:core51|PC[7]                                                                                                              ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; T51_TC2:tc2|Prescaler[1]                                                                                                      ; T51_TC2:tc2|Prescaler[1]                                                                                                      ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; T51_TC2:tc2|Prescaler[2]                                                                                                      ; T51_TC2:tc2|Prescaler[2]                                                                                                      ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; T51_TC2:tc2|TCON[6]                                                                                                           ; T51_TC2:tc2|TCON[6]                                                                                                           ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:TXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|full_dff        ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:TXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|full_dff        ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:TXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|usedw_is_0_dff  ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:TXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|usedw_is_0_dff  ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:RXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|usedw_is_0_dff  ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:RXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|usedw_is_0_dff  ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:RXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|full_dff        ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:RXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|full_dff        ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:RXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|rd_ptr_lsb      ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:RXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|rd_ptr_lsb      ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:RXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|low_addressa[8] ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:RXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|low_addressa[8] ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:RXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|low_addressa[7] ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:RXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|low_addressa[7] ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:RXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|low_addressa[6] ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:RXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|low_addressa[6] ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:RXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|low_addressa[5] ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:RXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|low_addressa[5] ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:RXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|low_addressa[4] ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:RXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|low_addressa[4] ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:RXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|low_addressa[3] ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:RXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|low_addressa[3] ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:RXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|low_addressa[2] ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:RXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|low_addressa[2] ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:RXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|low_addressa[1] ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:RXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|low_addressa[1] ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:RXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|low_addressa[0] ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:RXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|low_addressa[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; T51_UART:uart|BaudC1_g                                                                                                        ; T51_UART:uart|BaudC1_g                                                                                                        ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; T51_UART:uart|TX_Cnt[0]                                                                                                       ; T51_UART:uart|TX_Cnt[0]                                                                                                       ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; T51_UART:uart|TX_Cnt[1]                                                                                                       ; T51_UART:uart|TX_Cnt[1]                                                                                                       ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; T51_UART:uart|TX_Cnt[2]                                                                                                       ; T51_UART:uart|TX_Cnt[2]                                                                                                       ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; T51_UART:uart|TX_Cnt[3]                                                                                                       ; T51_UART:uart|TX_Cnt[3]                                                                                                       ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; T51_UART:uart|TX_Bit_Cnt[0]                                                                                                   ; T51_UART:uart|TX_Bit_Cnt[0]                                                                                                   ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; T51_UART:uart|TX_Bit_Cnt[3]                                                                                                   ; T51_UART:uart|TX_Bit_Cnt[3]                                                                                                   ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; T51_UART:uart|TX_Bit_Cnt[2]                                                                                                   ; T51_UART:uart|TX_Bit_Cnt[2]                                                                                                   ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; T51_UART:uart|TX_Start                                                                                                        ; T51_UART:uart|TX_Start                                                                                                        ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; T51_UART:uart|Prescaler[2]                                                                                                    ; T51_UART:uart|Prescaler[2]                                                                                                    ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; T51_UART:uart|Prescaler[1]                                                                                                    ; T51_UART:uart|Prescaler[1]                                                                                                    ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; T51_UART:uart|Samples[1]                                                                                                      ; T51_UART:uart|Samples[1]                                                                                                      ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; T51_UART:uart|RX_Filtered                                                                                                     ; T51_UART:uart|RX_Filtered                                                                                                     ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; T51_UART:uart|Bit_Phase[0]                                                                                                    ; T51_UART:uart|Bit_Phase[0]                                                                                                    ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; T51_UART:uart|Bit_Phase[1]                                                                                                    ; T51_UART:uart|Bit_Phase[1]                                                                                                    ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; T51_UART:uart|Bit_Phase[2]                                                                                                    ; T51_UART:uart|Bit_Phase[2]                                                                                                    ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; T51_UART:uart|Bit_Phase[3]                                                                                                    ; T51_UART:uart|Bit_Phase[3]                                                                                                    ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; T51_UART:uart|RX_Bit_Cnt[1]                                                                                                   ; T51_UART:uart|RX_Bit_Cnt[1]                                                                                                   ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; T51_UART:uart|RX_Bit_Cnt[2]                                                                                                   ; T51_UART:uart|RX_Bit_Cnt[2]                                                                                                   ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; T51_UART:uart|RX_Bit_Cnt[0]                                                                                                   ; T51_UART:uart|RX_Bit_Cnt[0]                                                                                                   ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; T51_UART:uart|RX_Bit_Cnt[3]                                                                                                   ; T51_UART:uart|RX_Bit_Cnt[3]                                                                                                   ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; T51_UART:uart|RX_ShiftReg[8]                                                                                                  ; T51_UART:uart|RX_ShiftReg[8]                                                                                                  ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; T51_UART:uart|SCON[0]                                                                                                         ; T51_UART:uart|SCON[0]                                                                                                         ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; T51_UART:uart|TX_ShiftReg[8]                                                                                                  ; T51_UART:uart|TX_ShiftReg[8]                                                                                                  ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; T51_UART:uart|RX_ShiftReg[7]                                                                                                  ; T51_UART:uart|RX_ShiftReg[7]                                                                                                  ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; T51_UART:uart|SCON[1]                                                                                                         ; T51_UART:uart|SCON[1]                                                                                                         ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; T51:core51|HPInt                                                                                                              ; T51:core51|HPInt                                                                                                              ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; T51:core51|LPInt                                                                                                              ; T51:core51|LPInt                                                                                                              ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; T51:core51|IPending                                                                                                           ; T51:core51|IPending                                                                                                           ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; T51_UART:uart|RXD_O                                                                                                           ; T51_UART:uart|RXD_O                                                                                                           ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; T51:core51|P2R[2]                                                                                                             ; T51:core51|P2R[2]                                                                                                             ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; T51:core51|P2R[1]                                                                                                             ; T51:core51|P2R[1]                                                                                                             ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; T51:core51|P2R[3]                                                                                                             ; T51:core51|P2R[3]                                                                                                             ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; T51:core51|PC[6]                                                                                                              ; T51:core51|PC[6]                                                                                                              ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; T51:core51|P2R[4]                                                                                                             ; T51:core51|P2R[4]                                                                                                             ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; T51:core51|T51_ALU:alu|T51_MD:md|Cnt[0]                                                                                       ; T51:core51|T51_ALU:alu|T51_MD:md|Cnt[0]                                                                                       ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; T51:core51|T51_ALU:alu|T51_MD:md|Cnt[1]                                                                                       ; T51:core51|T51_ALU:alu|T51_MD:md|Cnt[1]                                                                                       ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; T51:core51|T51_ALU:alu|T51_MD:md|Cnt[2]                                                                                       ; T51:core51|T51_ALU:alu|T51_MD:md|Cnt[2]                                                                                       ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; T51:core51|PC[5]                                                                                                              ; T51:core51|PC[5]                                                                                                              ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; T51:core51|P2R[6]                                                                                                             ; T51:core51|P2R[6]                                                                                                             ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; T51:core51|P2R[5]                                                                                                             ; T51:core51|P2R[5]                                                                                                             ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; T51:core51|PC[4]                                                                                                              ; T51:core51|PC[4]                                                                                                              ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:TXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|dffe_af                              ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:TXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|dffe_af                              ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; T51:core51|PC[3]                                                                                                              ; T51:core51|PC[3]                                                                                                              ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:RXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|dffe_af                              ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:RXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|dffe_af                              ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; T51:core51|PC[2]                                                                                                              ; T51:core51|PC[2]                                                                                                              ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; T51:core51|PC[8]                                                                                                              ; T51:core51|PC[8]                                                                                                              ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; T51:core51|PC[1]                                                                                                              ; T51:core51|PC[1]                                                                                                              ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; T51:core51|P2R[0]                                                                                                             ; T51:core51|P2R[0]                                                                                                             ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; T51:core51|PC[0]                                                                                                              ; T51:core51|PC[0]                                                                                                              ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; T51:core51|ICall                                                                                                              ; T51:core51|ICall                                                                                                              ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; T51:core51|T51_ALU:alu|T51_MD:md|Div_Q[15]                                                                                    ; T51:core51|T51_ALU:alu|T51_MD:md|Div_Q[15]                                                                                    ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; T51:core51|FCycle[1]                                                                                                          ; T51:core51|FCycle[1]                                                                                                          ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; T51:core51|FCycle[0]                                                                                                          ; T51:core51|FCycle[0]                                                                                                          ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:TXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|low_addressa[8] ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:TXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|low_addressa[8] ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:TXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|rd_ptr_lsb      ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:TXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|rd_ptr_lsb      ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:TXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|low_addressa[7] ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:TXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|low_addressa[7] ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:TXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|low_addressa[6] ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:TXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|low_addressa[6] ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:TXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|low_addressa[5] ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:TXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|low_addressa[5] ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:TXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|low_addressa[4] ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:TXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|low_addressa[4] ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:TXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|low_addressa[3] ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:TXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|low_addressa[3] ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:TXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|low_addressa[2] ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:TXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|low_addressa[2] ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:TXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|low_addressa[1] ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:TXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|low_addressa[1] ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:TXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|low_addressa[0] ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:TXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|low_addressa[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; USB_BLASTER:JTAG_ctrl|TX_FIFO_State2[0]                                                                                       ; USB_BLASTER:JTAG_ctrl|TX_FIFO_State2[0]                                                                                       ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; USB_BLASTER:JTAG_ctrl|TX_FIFO_State2[1]                                                                                       ; USB_BLASTER:JTAG_ctrl|TX_FIFO_State2[1]                                                                                       ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; USB_BLASTER:JTAG_ctrl|tx_rdreq                                                                                                ; USB_BLASTER:JTAG_ctrl|tx_rdreq                                                                                                ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; USB_BLASTER:JTAG_ctrl|TX_FIFO_State[1]                                                                                        ; USB_BLASTER:JTAG_ctrl|TX_FIFO_State[1]                                                                                        ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; USB_BLASTER:JTAG_ctrl|TX_FIFO_State[0]                                                                                        ; USB_BLASTER:JTAG_ctrl|TX_FIFO_State[0]                                                                                        ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
+-------+-------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'TCK'                                                                                                                                            ;
+-------+------------------------------+--------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                        ; Launch Clock                           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+--------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; 8.611 ; USB_BLASTER:JTAG_ctrl|CMD[2] ; USB_BLASTER:JTAG_ctrl|rCont[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; TCK         ; 10.000       ; 2.199      ; 3.624      ;
; 8.611 ; USB_BLASTER:JTAG_ctrl|CMD[2] ; USB_BLASTER:JTAG_ctrl|rCont[1] ; pll_33_MHz|altpll_component|pll|clk[0] ; TCK         ; 10.000       ; 2.199      ; 3.624      ;
; 8.611 ; USB_BLASTER:JTAG_ctrl|CMD[2] ; USB_BLASTER:JTAG_ctrl|rCont[2] ; pll_33_MHz|altpll_component|pll|clk[0] ; TCK         ; 10.000       ; 2.199      ; 3.624      ;
; 8.995 ; USB_BLASTER:JTAG_ctrl|CMD[3] ; USB_BLASTER:JTAG_ctrl|CMD[1]   ; pll_33_MHz|altpll_component|pll|clk[0] ; TCK         ; 10.000       ; 2.695      ; 3.736      ;
; 9.000 ; USB_BLASTER:JTAG_ctrl|CMD[2] ; USB_BLASTER:JTAG_ctrl|JTAG_out ; pll_33_MHz|altpll_component|pll|clk[0] ; TCK         ; 10.000       ; 2.099      ; 3.135      ;
; 9.000 ; USB_BLASTER:JTAG_ctrl|CMD[2] ; USB_BLASTER:JTAG_ctrl|JTAG_in  ; pll_33_MHz|altpll_component|pll|clk[0] ; TCK         ; 10.000       ; 2.099      ; 3.135      ;
; 9.128 ; USB_BLASTER:JTAG_ctrl|CMD[3] ; USB_BLASTER:JTAG_ctrl|tCont[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; TCK         ; 10.000       ; 2.071      ; 2.979      ;
; 9.128 ; USB_BLASTER:JTAG_ctrl|CMD[3] ; USB_BLASTER:JTAG_ctrl|tCont[1] ; pll_33_MHz|altpll_component|pll|clk[0] ; TCK         ; 10.000       ; 2.071      ; 2.979      ;
; 9.128 ; USB_BLASTER:JTAG_ctrl|CMD[3] ; USB_BLASTER:JTAG_ctrl|tCont[2] ; pll_33_MHz|altpll_component|pll|clk[0] ; TCK         ; 10.000       ; 2.071      ; 2.979      ;
; 9.128 ; USB_BLASTER:JTAG_ctrl|CMD[3] ; USB_BLASTER:JTAG_ctrl|TDO      ; pll_33_MHz|altpll_component|pll|clk[0] ; TCK         ; 10.000       ; 2.071      ; 2.979      ;
+-------+------------------------------+--------------------------------+----------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'TCK'                                                                                                                                             ;
+-------+------------------------------+--------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                        ; Launch Clock                           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+--------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; 0.642 ; USB_BLASTER:JTAG_ctrl|CMD[3] ; USB_BLASTER:JTAG_ctrl|tCont[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; TCK         ; 0.000        ; 2.071      ; 2.979      ;
; 0.642 ; USB_BLASTER:JTAG_ctrl|CMD[3] ; USB_BLASTER:JTAG_ctrl|tCont[1] ; pll_33_MHz|altpll_component|pll|clk[0] ; TCK         ; 0.000        ; 2.071      ; 2.979      ;
; 0.642 ; USB_BLASTER:JTAG_ctrl|CMD[3] ; USB_BLASTER:JTAG_ctrl|tCont[2] ; pll_33_MHz|altpll_component|pll|clk[0] ; TCK         ; 0.000        ; 2.071      ; 2.979      ;
; 0.642 ; USB_BLASTER:JTAG_ctrl|CMD[3] ; USB_BLASTER:JTAG_ctrl|TDO      ; pll_33_MHz|altpll_component|pll|clk[0] ; TCK         ; 0.000        ; 2.071      ; 2.979      ;
; 0.770 ; USB_BLASTER:JTAG_ctrl|CMD[2] ; USB_BLASTER:JTAG_ctrl|JTAG_out ; pll_33_MHz|altpll_component|pll|clk[0] ; TCK         ; 0.000        ; 2.099      ; 3.135      ;
; 0.770 ; USB_BLASTER:JTAG_ctrl|CMD[2] ; USB_BLASTER:JTAG_ctrl|JTAG_in  ; pll_33_MHz|altpll_component|pll|clk[0] ; TCK         ; 0.000        ; 2.099      ; 3.135      ;
; 0.775 ; USB_BLASTER:JTAG_ctrl|CMD[3] ; USB_BLASTER:JTAG_ctrl|CMD[1]   ; pll_33_MHz|altpll_component|pll|clk[0] ; TCK         ; 0.000        ; 2.695      ; 3.736      ;
; 1.159 ; USB_BLASTER:JTAG_ctrl|CMD[2] ; USB_BLASTER:JTAG_ctrl|rCont[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; TCK         ; 0.000        ; 2.199      ; 3.624      ;
; 1.159 ; USB_BLASTER:JTAG_ctrl|CMD[2] ; USB_BLASTER:JTAG_ctrl|rCont[1] ; pll_33_MHz|altpll_component|pll|clk[0] ; TCK         ; 0.000        ; 2.199      ; 3.624      ;
; 1.159 ; USB_BLASTER:JTAG_ctrl|CMD[2] ; USB_BLASTER:JTAG_ctrl|rCont[2] ; pll_33_MHz|altpll_component|pll|clk[0] ; TCK         ; 0.000        ; 2.199      ; 3.624      ;
+-------+------------------------------+--------------------------------+----------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                                   ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout                         ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout                         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pll_33_MHz|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pll_33_MHz|altpll_component|pll|inclk[0] ;
; 17.620 ; 20.000       ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                 ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'pll_33_MHz|altpll_component|pll|clk[0]'                                                                                                                                                                                ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                  ; Clock Edge ; Target                                                                                                                                ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------+
; 12.223 ; 15.000       ; 2.777          ; High Pulse Width ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a0~porta_address_reg0  ;
; 12.223 ; 15.000       ; 2.777          ; Low Pulse Width  ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a0~porta_address_reg0  ;
; 12.223 ; 15.000       ; 2.777          ; High Pulse Width ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a0~porta_address_reg1  ;
; 12.223 ; 15.000       ; 2.777          ; Low Pulse Width  ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a0~porta_address_reg1  ;
; 12.223 ; 15.000       ; 2.777          ; High Pulse Width ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a0~porta_address_reg10 ;
; 12.223 ; 15.000       ; 2.777          ; Low Pulse Width  ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a0~porta_address_reg10 ;
; 12.223 ; 15.000       ; 2.777          ; High Pulse Width ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a0~porta_address_reg11 ;
; 12.223 ; 15.000       ; 2.777          ; Low Pulse Width  ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a0~porta_address_reg11 ;
; 12.223 ; 15.000       ; 2.777          ; High Pulse Width ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a0~porta_address_reg2  ;
; 12.223 ; 15.000       ; 2.777          ; Low Pulse Width  ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a0~porta_address_reg2  ;
; 12.223 ; 15.000       ; 2.777          ; High Pulse Width ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a0~porta_address_reg3  ;
; 12.223 ; 15.000       ; 2.777          ; Low Pulse Width  ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a0~porta_address_reg3  ;
; 12.223 ; 15.000       ; 2.777          ; High Pulse Width ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a0~porta_address_reg4  ;
; 12.223 ; 15.000       ; 2.777          ; Low Pulse Width  ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a0~porta_address_reg4  ;
; 12.223 ; 15.000       ; 2.777          ; High Pulse Width ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a0~porta_address_reg5  ;
; 12.223 ; 15.000       ; 2.777          ; Low Pulse Width  ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a0~porta_address_reg5  ;
; 12.223 ; 15.000       ; 2.777          ; High Pulse Width ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a0~porta_address_reg6  ;
; 12.223 ; 15.000       ; 2.777          ; Low Pulse Width  ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a0~porta_address_reg6  ;
; 12.223 ; 15.000       ; 2.777          ; High Pulse Width ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a0~porta_address_reg7  ;
; 12.223 ; 15.000       ; 2.777          ; Low Pulse Width  ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a0~porta_address_reg7  ;
; 12.223 ; 15.000       ; 2.777          ; High Pulse Width ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a0~porta_address_reg8  ;
; 12.223 ; 15.000       ; 2.777          ; Low Pulse Width  ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a0~porta_address_reg8  ;
; 12.223 ; 15.000       ; 2.777          ; High Pulse Width ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a0~porta_address_reg9  ;
; 12.223 ; 15.000       ; 2.777          ; Low Pulse Width  ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a0~porta_address_reg9  ;
; 12.223 ; 15.000       ; 2.777          ; High Pulse Width ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a1~porta_address_reg0  ;
; 12.223 ; 15.000       ; 2.777          ; Low Pulse Width  ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a1~porta_address_reg0  ;
; 12.223 ; 15.000       ; 2.777          ; High Pulse Width ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a1~porta_address_reg1  ;
; 12.223 ; 15.000       ; 2.777          ; Low Pulse Width  ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a1~porta_address_reg1  ;
; 12.223 ; 15.000       ; 2.777          ; High Pulse Width ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a1~porta_address_reg10 ;
; 12.223 ; 15.000       ; 2.777          ; Low Pulse Width  ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a1~porta_address_reg10 ;
; 12.223 ; 15.000       ; 2.777          ; High Pulse Width ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a1~porta_address_reg11 ;
; 12.223 ; 15.000       ; 2.777          ; Low Pulse Width  ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a1~porta_address_reg11 ;
; 12.223 ; 15.000       ; 2.777          ; High Pulse Width ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a1~porta_address_reg2  ;
; 12.223 ; 15.000       ; 2.777          ; Low Pulse Width  ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a1~porta_address_reg2  ;
; 12.223 ; 15.000       ; 2.777          ; High Pulse Width ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a1~porta_address_reg3  ;
; 12.223 ; 15.000       ; 2.777          ; Low Pulse Width  ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a1~porta_address_reg3  ;
; 12.223 ; 15.000       ; 2.777          ; High Pulse Width ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a1~porta_address_reg4  ;
; 12.223 ; 15.000       ; 2.777          ; Low Pulse Width  ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a1~porta_address_reg4  ;
; 12.223 ; 15.000       ; 2.777          ; High Pulse Width ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a1~porta_address_reg5  ;
; 12.223 ; 15.000       ; 2.777          ; Low Pulse Width  ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a1~porta_address_reg5  ;
; 12.223 ; 15.000       ; 2.777          ; High Pulse Width ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a1~porta_address_reg6  ;
; 12.223 ; 15.000       ; 2.777          ; Low Pulse Width  ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a1~porta_address_reg6  ;
; 12.223 ; 15.000       ; 2.777          ; High Pulse Width ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a1~porta_address_reg7  ;
; 12.223 ; 15.000       ; 2.777          ; Low Pulse Width  ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a1~porta_address_reg7  ;
; 12.223 ; 15.000       ; 2.777          ; High Pulse Width ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a1~porta_address_reg8  ;
; 12.223 ; 15.000       ; 2.777          ; Low Pulse Width  ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a1~porta_address_reg8  ;
; 12.223 ; 15.000       ; 2.777          ; High Pulse Width ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a1~porta_address_reg9  ;
; 12.223 ; 15.000       ; 2.777          ; Low Pulse Width  ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a1~porta_address_reg9  ;
; 12.223 ; 15.000       ; 2.777          ; High Pulse Width ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a2~porta_address_reg0  ;
; 12.223 ; 15.000       ; 2.777          ; Low Pulse Width  ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a2~porta_address_reg0  ;
; 12.223 ; 15.000       ; 2.777          ; High Pulse Width ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a2~porta_address_reg1  ;
; 12.223 ; 15.000       ; 2.777          ; Low Pulse Width  ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a2~porta_address_reg1  ;
; 12.223 ; 15.000       ; 2.777          ; High Pulse Width ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a2~porta_address_reg10 ;
; 12.223 ; 15.000       ; 2.777          ; Low Pulse Width  ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a2~porta_address_reg10 ;
; 12.223 ; 15.000       ; 2.777          ; High Pulse Width ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a2~porta_address_reg11 ;
; 12.223 ; 15.000       ; 2.777          ; Low Pulse Width  ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a2~porta_address_reg11 ;
; 12.223 ; 15.000       ; 2.777          ; High Pulse Width ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a2~porta_address_reg2  ;
; 12.223 ; 15.000       ; 2.777          ; Low Pulse Width  ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a2~porta_address_reg2  ;
; 12.223 ; 15.000       ; 2.777          ; High Pulse Width ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a2~porta_address_reg3  ;
; 12.223 ; 15.000       ; 2.777          ; Low Pulse Width  ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a2~porta_address_reg3  ;
; 12.223 ; 15.000       ; 2.777          ; High Pulse Width ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a2~porta_address_reg4  ;
; 12.223 ; 15.000       ; 2.777          ; Low Pulse Width  ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a2~porta_address_reg4  ;
; 12.223 ; 15.000       ; 2.777          ; High Pulse Width ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a2~porta_address_reg5  ;
; 12.223 ; 15.000       ; 2.777          ; Low Pulse Width  ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a2~porta_address_reg5  ;
; 12.223 ; 15.000       ; 2.777          ; High Pulse Width ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a2~porta_address_reg6  ;
; 12.223 ; 15.000       ; 2.777          ; Low Pulse Width  ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a2~porta_address_reg6  ;
; 12.223 ; 15.000       ; 2.777          ; High Pulse Width ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a2~porta_address_reg7  ;
; 12.223 ; 15.000       ; 2.777          ; Low Pulse Width  ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a2~porta_address_reg7  ;
; 12.223 ; 15.000       ; 2.777          ; High Pulse Width ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a2~porta_address_reg8  ;
; 12.223 ; 15.000       ; 2.777          ; Low Pulse Width  ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a2~porta_address_reg8  ;
; 12.223 ; 15.000       ; 2.777          ; High Pulse Width ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a2~porta_address_reg9  ;
; 12.223 ; 15.000       ; 2.777          ; Low Pulse Width  ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a2~porta_address_reg9  ;
; 12.223 ; 15.000       ; 2.777          ; High Pulse Width ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a3~porta_address_reg0  ;
; 12.223 ; 15.000       ; 2.777          ; Low Pulse Width  ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a3~porta_address_reg0  ;
; 12.223 ; 15.000       ; 2.777          ; High Pulse Width ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a3~porta_address_reg1  ;
; 12.223 ; 15.000       ; 2.777          ; Low Pulse Width  ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a3~porta_address_reg1  ;
; 12.223 ; 15.000       ; 2.777          ; High Pulse Width ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a3~porta_address_reg10 ;
; 12.223 ; 15.000       ; 2.777          ; Low Pulse Width  ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a3~porta_address_reg10 ;
; 12.223 ; 15.000       ; 2.777          ; High Pulse Width ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a3~porta_address_reg11 ;
; 12.223 ; 15.000       ; 2.777          ; Low Pulse Width  ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a3~porta_address_reg11 ;
; 12.223 ; 15.000       ; 2.777          ; High Pulse Width ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a3~porta_address_reg2  ;
; 12.223 ; 15.000       ; 2.777          ; Low Pulse Width  ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a3~porta_address_reg2  ;
; 12.223 ; 15.000       ; 2.777          ; High Pulse Width ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a3~porta_address_reg3  ;
; 12.223 ; 15.000       ; 2.777          ; Low Pulse Width  ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a3~porta_address_reg3  ;
; 12.223 ; 15.000       ; 2.777          ; High Pulse Width ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a3~porta_address_reg4  ;
; 12.223 ; 15.000       ; 2.777          ; Low Pulse Width  ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a3~porta_address_reg4  ;
; 12.223 ; 15.000       ; 2.777          ; High Pulse Width ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a3~porta_address_reg5  ;
; 12.223 ; 15.000       ; 2.777          ; Low Pulse Width  ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a3~porta_address_reg5  ;
; 12.223 ; 15.000       ; 2.777          ; High Pulse Width ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a3~porta_address_reg6  ;
; 12.223 ; 15.000       ; 2.777          ; Low Pulse Width  ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a3~porta_address_reg6  ;
; 12.223 ; 15.000       ; 2.777          ; High Pulse Width ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a3~porta_address_reg7  ;
; 12.223 ; 15.000       ; 2.777          ; Low Pulse Width  ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a3~porta_address_reg7  ;
; 12.223 ; 15.000       ; 2.777          ; High Pulse Width ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a3~porta_address_reg8  ;
; 12.223 ; 15.000       ; 2.777          ; Low Pulse Width  ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a3~porta_address_reg8  ;
; 12.223 ; 15.000       ; 2.777          ; High Pulse Width ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a3~porta_address_reg9  ;
; 12.223 ; 15.000       ; 2.777          ; Low Pulse Width  ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a3~porta_address_reg9  ;
; 12.223 ; 15.000       ; 2.777          ; High Pulse Width ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a4~porta_address_reg0  ;
; 12.223 ; 15.000       ; 2.777          ; Low Pulse Width  ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a4~porta_address_reg0  ;
; 12.223 ; 15.000       ; 2.777          ; High Pulse Width ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a4~porta_address_reg1  ;
; 12.223 ; 15.000       ; 2.777          ; Low Pulse Width  ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a4~porta_address_reg1  ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'TCK'                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; TCK   ; Rise       ; USB_BLASTER:JTAG_ctrl|CMD[1]   ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; TCK   ; Rise       ; USB_BLASTER:JTAG_ctrl|CMD[1]   ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; TCK   ; Rise       ; USB_BLASTER:JTAG_ctrl|JTAG_in  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; TCK   ; Rise       ; USB_BLASTER:JTAG_ctrl|JTAG_in  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; TCK   ; Rise       ; USB_BLASTER:JTAG_ctrl|JTAG_out ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; TCK   ; Rise       ; USB_BLASTER:JTAG_ctrl|JTAG_out ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; TCK   ; Rise       ; USB_BLASTER:JTAG_ctrl|RXD[0]   ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; TCK   ; Rise       ; USB_BLASTER:JTAG_ctrl|RXD[0]   ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; TCK   ; Rise       ; USB_BLASTER:JTAG_ctrl|RXD[1]   ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; TCK   ; Rise       ; USB_BLASTER:JTAG_ctrl|RXD[1]   ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; TCK   ; Rise       ; USB_BLASTER:JTAG_ctrl|RXD[2]   ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; TCK   ; Rise       ; USB_BLASTER:JTAG_ctrl|RXD[2]   ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; TCK   ; Rise       ; USB_BLASTER:JTAG_ctrl|RXD[3]   ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; TCK   ; Rise       ; USB_BLASTER:JTAG_ctrl|RXD[3]   ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; TCK   ; Rise       ; USB_BLASTER:JTAG_ctrl|RXD[4]   ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; TCK   ; Rise       ; USB_BLASTER:JTAG_ctrl|RXD[4]   ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; TCK   ; Rise       ; USB_BLASTER:JTAG_ctrl|RXD[5]   ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; TCK   ; Rise       ; USB_BLASTER:JTAG_ctrl|RXD[5]   ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; TCK   ; Rise       ; USB_BLASTER:JTAG_ctrl|RXD[6]   ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; TCK   ; Rise       ; USB_BLASTER:JTAG_ctrl|RXD[6]   ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; TCK   ; Rise       ; USB_BLASTER:JTAG_ctrl|RXD[7]   ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; TCK   ; Rise       ; USB_BLASTER:JTAG_ctrl|RXD[7]   ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; TCK   ; Rise       ; USB_BLASTER:JTAG_ctrl|RXD_r[0] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; TCK   ; Rise       ; USB_BLASTER:JTAG_ctrl|RXD_r[0] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; TCK   ; Rise       ; USB_BLASTER:JTAG_ctrl|RXD_r[1] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; TCK   ; Rise       ; USB_BLASTER:JTAG_ctrl|RXD_r[1] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; TCK   ; Rise       ; USB_BLASTER:JTAG_ctrl|RXD_r[2] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; TCK   ; Rise       ; USB_BLASTER:JTAG_ctrl|RXD_r[2] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; TCK   ; Rise       ; USB_BLASTER:JTAG_ctrl|RXD_r[3] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; TCK   ; Rise       ; USB_BLASTER:JTAG_ctrl|RXD_r[3] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; TCK   ; Rise       ; USB_BLASTER:JTAG_ctrl|RXD_r[4] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; TCK   ; Rise       ; USB_BLASTER:JTAG_ctrl|RXD_r[4] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; TCK   ; Rise       ; USB_BLASTER:JTAG_ctrl|RXD_r[5] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; TCK   ; Rise       ; USB_BLASTER:JTAG_ctrl|RXD_r[5] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; TCK   ; Rise       ; USB_BLASTER:JTAG_ctrl|RXD_r[6] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; TCK   ; Rise       ; USB_BLASTER:JTAG_ctrl|RXD_r[6] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; TCK   ; Rise       ; USB_BLASTER:JTAG_ctrl|RXD_r[7] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; TCK   ; Rise       ; USB_BLASTER:JTAG_ctrl|RXD_r[7] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; TCK   ; Rise       ; USB_BLASTER:JTAG_ctrl|TDO      ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; TCK   ; Rise       ; USB_BLASTER:JTAG_ctrl|TDO      ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; TCK   ; Rise       ; USB_BLASTER:JTAG_ctrl|rCont[0] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; TCK   ; Rise       ; USB_BLASTER:JTAG_ctrl|rCont[0] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; TCK   ; Rise       ; USB_BLASTER:JTAG_ctrl|rCont[1] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; TCK   ; Rise       ; USB_BLASTER:JTAG_ctrl|rCont[1] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; TCK   ; Rise       ; USB_BLASTER:JTAG_ctrl|rCont[2] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; TCK   ; Rise       ; USB_BLASTER:JTAG_ctrl|rCont[2] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; TCK   ; Rise       ; USB_BLASTER:JTAG_ctrl|tCont[0] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; TCK   ; Rise       ; USB_BLASTER:JTAG_ctrl|tCont[0] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; TCK   ; Rise       ; USB_BLASTER:JTAG_ctrl|tCont[1] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; TCK   ; Rise       ; USB_BLASTER:JTAG_ctrl|tCont[1] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; TCK   ; Rise       ; USB_BLASTER:JTAG_ctrl|tCont[2] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; TCK   ; Rise       ; USB_BLASTER:JTAG_ctrl|tCont[2] ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; TCK   ; Rise       ; JTAG_ctrl|CMD[1]|clk           ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; TCK   ; Rise       ; JTAG_ctrl|CMD[1]|clk           ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; TCK   ; Rise       ; JTAG_ctrl|JTAG_in|clk          ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; TCK   ; Rise       ; JTAG_ctrl|JTAG_in|clk          ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; TCK   ; Rise       ; JTAG_ctrl|JTAG_out|clk         ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; TCK   ; Rise       ; JTAG_ctrl|JTAG_out|clk         ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; TCK   ; Rise       ; JTAG_ctrl|RXD[0]|clk           ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; TCK   ; Rise       ; JTAG_ctrl|RXD[0]|clk           ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; TCK   ; Rise       ; JTAG_ctrl|RXD[1]|clk           ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; TCK   ; Rise       ; JTAG_ctrl|RXD[1]|clk           ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; TCK   ; Rise       ; JTAG_ctrl|RXD[2]|clk           ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; TCK   ; Rise       ; JTAG_ctrl|RXD[2]|clk           ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; TCK   ; Rise       ; JTAG_ctrl|RXD[3]|clk           ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; TCK   ; Rise       ; JTAG_ctrl|RXD[3]|clk           ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; TCK   ; Rise       ; JTAG_ctrl|RXD[4]|clk           ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; TCK   ; Rise       ; JTAG_ctrl|RXD[4]|clk           ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; TCK   ; Rise       ; JTAG_ctrl|RXD[5]|clk           ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; TCK   ; Rise       ; JTAG_ctrl|RXD[5]|clk           ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; TCK   ; Rise       ; JTAG_ctrl|RXD[6]|clk           ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; TCK   ; Rise       ; JTAG_ctrl|RXD[6]|clk           ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; TCK   ; Rise       ; JTAG_ctrl|RXD[7]|clk           ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; TCK   ; Rise       ; JTAG_ctrl|RXD[7]|clk           ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; TCK   ; Rise       ; JTAG_ctrl|RXD_r[0]|clk         ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; TCK   ; Rise       ; JTAG_ctrl|RXD_r[0]|clk         ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; TCK   ; Rise       ; JTAG_ctrl|RXD_r[1]|clk         ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; TCK   ; Rise       ; JTAG_ctrl|RXD_r[1]|clk         ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; TCK   ; Rise       ; JTAG_ctrl|RXD_r[2]|clk         ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; TCK   ; Rise       ; JTAG_ctrl|RXD_r[2]|clk         ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; TCK   ; Rise       ; JTAG_ctrl|RXD_r[3]|clk         ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; TCK   ; Rise       ; JTAG_ctrl|RXD_r[3]|clk         ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; TCK   ; Rise       ; JTAG_ctrl|RXD_r[4]|clk         ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; TCK   ; Rise       ; JTAG_ctrl|RXD_r[4]|clk         ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; TCK   ; Rise       ; JTAG_ctrl|RXD_r[5]|clk         ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; TCK   ; Rise       ; JTAG_ctrl|RXD_r[5]|clk         ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; TCK   ; Rise       ; JTAG_ctrl|RXD_r[6]|clk         ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; TCK   ; Rise       ; JTAG_ctrl|RXD_r[6]|clk         ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; TCK   ; Rise       ; JTAG_ctrl|RXD_r[7]|clk         ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; TCK   ; Rise       ; JTAG_ctrl|RXD_r[7]|clk         ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; TCK   ; Rise       ; JTAG_ctrl|TDO|clk              ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; TCK   ; Rise       ; JTAG_ctrl|TDO|clk              ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; TCK   ; Rise       ; JTAG_ctrl|rCont[0]|clk         ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; TCK   ; Rise       ; JTAG_ctrl|rCont[0]|clk         ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; TCK   ; Rise       ; JTAG_ctrl|rCont[1]|clk         ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; TCK   ; Rise       ; JTAG_ctrl|rCont[1]|clk         ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; TCK   ; Rise       ; JTAG_ctrl|rCont[2]|clk         ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; TCK   ; Rise       ; JTAG_ctrl|rCont[2]|clk         ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; TCK   ; Rise       ; JTAG_ctrl|tCont[0]|clk         ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; TCK   ; Rise       ; JTAG_ctrl|tCont[0]|clk         ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'altera_reserved_tck'                                                       ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type      ; Clock               ; Clock Edge ; Target              ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+
; 97.778 ; 100.000      ; 2.222          ; Port Rate ; altera_reserved_tck ; Rise       ; altera_reserved_tck ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+


+---------------------------------------------------------------------------------------------------+
; Setup Times                                                                                       ;
+--------------+------------+--------+--------+------------+----------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                        ;
+--------------+------------+--------+--------+------------+----------------------------------------+
; RstIn        ; TCK        ; 8.588  ; 8.588  ; Rise       ; TCK                                    ;
; TDI          ; TCK        ; 3.569  ; 3.569  ; Rise       ; TCK                                    ;
; FL_DQ[*]     ; CLOCK_50   ; 11.828 ; 11.828 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[0]    ; CLOCK_50   ; 10.784 ; 10.784 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[1]    ; CLOCK_50   ; 11.828 ; 11.828 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[2]    ; CLOCK_50   ; 10.185 ; 10.185 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[3]    ; CLOCK_50   ; 11.157 ; 11.157 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[4]    ; CLOCK_50   ; 10.587 ; 10.587 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[5]    ; CLOCK_50   ; 10.799 ; 10.799 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[6]    ; CLOCK_50   ; 11.385 ; 11.385 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[7]    ; CLOCK_50   ; 11.111 ; 11.111 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; INT0         ; CLOCK_50   ; 6.660  ; 6.660  ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; INT1         ; CLOCK_50   ; 6.922  ; 6.922  ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; LCD_DATA[*]  ; CLOCK_50   ; 11.750 ; 11.750 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[0] ; CLOCK_50   ; 10.352 ; 10.352 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[1] ; CLOCK_50   ; 11.750 ; 11.750 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[2] ; CLOCK_50   ; 11.660 ; 11.660 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[3] ; CLOCK_50   ; 11.665 ; 11.665 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[4] ; CLOCK_50   ; 11.367 ; 11.367 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[5] ; CLOCK_50   ; 10.714 ; 10.714 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[6] ; CLOCK_50   ; 11.262 ; 11.262 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[7] ; CLOCK_50   ; 11.306 ; 11.306 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; LEDG_in[*]   ; CLOCK_50   ; 10.769 ; 10.769 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDG_in[1]  ; CLOCK_50   ; 10.129 ; 10.129 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDG_in[2]  ; CLOCK_50   ; 10.047 ; 10.047 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDG_in[3]  ; CLOCK_50   ; 10.769 ; 10.769 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; LEDR0_in[*]  ; CLOCK_50   ; 6.795  ; 6.795  ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR0_in[0] ; CLOCK_50   ; 5.692  ; 5.692  ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR0_in[1] ; CLOCK_50   ; 5.638  ; 5.638  ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR0_in[2] ; CLOCK_50   ; 5.501  ; 5.501  ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR0_in[3] ; CLOCK_50   ; 6.795  ; 6.795  ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR0_in[4] ; CLOCK_50   ; 5.787  ; 5.787  ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR0_in[5] ; CLOCK_50   ; 5.795  ; 5.795  ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR0_in[6] ; CLOCK_50   ; 5.966  ; 5.966  ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR0_in[7] ; CLOCK_50   ; 6.234  ; 6.234  ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; LEDR1_in[*]  ; CLOCK_50   ; 11.693 ; 11.693 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR1_in[0] ; CLOCK_50   ; 7.272  ; 7.272  ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR1_in[1] ; CLOCK_50   ; 6.021  ; 6.021  ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR1_in[2] ; CLOCK_50   ; 6.883  ; 6.883  ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR1_in[3] ; CLOCK_50   ; 7.926  ; 7.926  ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR1_in[4] ; CLOCK_50   ; 7.386  ; 7.386  ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR1_in[5] ; CLOCK_50   ; 11.445 ; 11.445 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR1_in[6] ; CLOCK_50   ; 11.618 ; 11.618 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR1_in[7] ; CLOCK_50   ; 11.693 ; 11.693 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; LEDR2_in[*]  ; CLOCK_50   ; 10.449 ; 10.449 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR2_in[0] ; CLOCK_50   ; 9.483  ; 9.483  ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR2_in[1] ; CLOCK_50   ; 10.449 ; 10.449 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; P0[*]        ; CLOCK_50   ; 12.586 ; 12.586 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[0]       ; CLOCK_50   ; 11.635 ; 11.635 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[1]       ; CLOCK_50   ; 11.595 ; 11.595 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[2]       ; CLOCK_50   ; 12.399 ; 12.399 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[3]       ; CLOCK_50   ; 11.675 ; 11.675 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[4]       ; CLOCK_50   ; 12.211 ; 12.211 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[5]       ; CLOCK_50   ; 12.399 ; 12.399 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[6]       ; CLOCK_50   ; 12.586 ; 12.586 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[7]       ; CLOCK_50   ; 12.145 ; 12.145 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; P1[*]        ; CLOCK_50   ; 12.702 ; 12.702 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[0]       ; CLOCK_50   ; 11.286 ; 11.286 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[1]       ; CLOCK_50   ; 11.093 ; 11.093 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[2]       ; CLOCK_50   ; 11.730 ; 11.730 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[3]       ; CLOCK_50   ; 11.046 ; 11.046 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[4]       ; CLOCK_50   ; 11.429 ; 11.429 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[5]       ; CLOCK_50   ; 12.702 ; 12.702 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[6]       ; CLOCK_50   ; 12.064 ; 12.064 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[7]       ; CLOCK_50   ; 11.980 ; 11.980 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; P2[*]        ; CLOCK_50   ; 11.982 ; 11.982 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[0]       ; CLOCK_50   ; 10.518 ; 10.518 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[1]       ; CLOCK_50   ; 10.503 ; 10.503 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[2]       ; CLOCK_50   ; 11.011 ; 11.011 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[3]       ; CLOCK_50   ; 11.170 ; 11.170 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[4]       ; CLOCK_50   ; 11.851 ; 11.851 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[5]       ; CLOCK_50   ; 11.888 ; 11.888 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[6]       ; CLOCK_50   ; 11.982 ; 11.982 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[7]       ; CLOCK_50   ; 11.453 ; 11.453 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; P3[*]        ; CLOCK_50   ; 11.769 ; 11.769 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[0]       ; CLOCK_50   ; 10.506 ; 10.506 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[1]       ; CLOCK_50   ; 10.434 ; 10.434 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[2]       ; CLOCK_50   ; 11.046 ; 11.046 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[3]       ; CLOCK_50   ; 10.884 ; 10.884 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[4]       ; CLOCK_50   ; 11.476 ; 11.476 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[5]       ; CLOCK_50   ; 11.769 ; 11.769 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[6]       ; CLOCK_50   ; 11.508 ; 11.508 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[7]       ; CLOCK_50   ; 11.203 ; 11.203 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; RXD          ; CLOCK_50   ; 7.171  ; 7.171  ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; RstIn        ; CLOCK_50   ; 7.896  ; 7.896  ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; T0           ; CLOCK_50   ; 6.439  ; 6.439  ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; T1           ; CLOCK_50   ; 6.742  ; 6.742  ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; T2           ; CLOCK_50   ; 6.187  ; 6.187  ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; T2EX         ; CLOCK_50   ; 6.058  ; 6.058  ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; TCS          ; CLOCK_50   ; 12.566 ; 12.566 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
+--------------+------------+--------+--------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Hold Times                                                                                          ;
+--------------+------------+---------+---------+------------+----------------------------------------+
; Data Port    ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference                        ;
+--------------+------------+---------+---------+------------+----------------------------------------+
; RstIn        ; TCK        ; -8.358  ; -8.358  ; Rise       ; TCK                                    ;
; TDI          ; TCK        ; -3.332  ; -3.332  ; Rise       ; TCK                                    ;
; FL_DQ[*]     ; CLOCK_50   ; -9.955  ; -9.955  ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[0]    ; CLOCK_50   ; -10.554 ; -10.554 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[1]    ; CLOCK_50   ; -11.598 ; -11.598 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[2]    ; CLOCK_50   ; -9.955  ; -9.955  ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[3]    ; CLOCK_50   ; -10.927 ; -10.927 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[4]    ; CLOCK_50   ; -10.357 ; -10.357 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[5]    ; CLOCK_50   ; -10.569 ; -10.569 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[6]    ; CLOCK_50   ; -11.155 ; -11.155 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[7]    ; CLOCK_50   ; -10.881 ; -10.881 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; INT0         ; CLOCK_50   ; -6.428  ; -6.428  ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; INT1         ; CLOCK_50   ; -6.683  ; -6.683  ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; LCD_DATA[*]  ; CLOCK_50   ; -10.122 ; -10.122 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[0] ; CLOCK_50   ; -10.122 ; -10.122 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[1] ; CLOCK_50   ; -11.520 ; -11.520 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[2] ; CLOCK_50   ; -11.430 ; -11.430 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[3] ; CLOCK_50   ; -11.435 ; -11.435 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[4] ; CLOCK_50   ; -11.137 ; -11.137 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[5] ; CLOCK_50   ; -10.484 ; -10.484 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[6] ; CLOCK_50   ; -11.032 ; -11.032 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[7] ; CLOCK_50   ; -11.076 ; -11.076 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; LEDG_in[*]   ; CLOCK_50   ; -9.182  ; -9.182  ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDG_in[1]  ; CLOCK_50   ; -9.182  ; -9.182  ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDG_in[2]  ; CLOCK_50   ; -9.332  ; -9.332  ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDG_in[3]  ; CLOCK_50   ; -9.930  ; -9.930  ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; LEDR0_in[*]  ; CLOCK_50   ; -4.691  ; -4.691  ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR0_in[0] ; CLOCK_50   ; -5.462  ; -5.462  ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR0_in[1] ; CLOCK_50   ; -4.691  ; -4.691  ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR0_in[2] ; CLOCK_50   ; -4.786  ; -4.786  ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR0_in[3] ; CLOCK_50   ; -5.956  ; -5.956  ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR0_in[4] ; CLOCK_50   ; -5.334  ; -5.334  ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR0_in[5] ; CLOCK_50   ; -5.141  ; -5.141  ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR0_in[6] ; CLOCK_50   ; -5.663  ; -5.663  ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR0_in[7] ; CLOCK_50   ; -5.197  ; -5.197  ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; LEDR1_in[*]  ; CLOCK_50   ; -5.791  ; -5.791  ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR1_in[0] ; CLOCK_50   ; -7.042  ; -7.042  ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR1_in[1] ; CLOCK_50   ; -5.791  ; -5.791  ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR1_in[2] ; CLOCK_50   ; -6.653  ; -6.653  ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR1_in[3] ; CLOCK_50   ; -7.696  ; -7.696  ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR1_in[4] ; CLOCK_50   ; -7.156  ; -7.156  ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR1_in[5] ; CLOCK_50   ; -11.215 ; -11.215 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR1_in[6] ; CLOCK_50   ; -11.388 ; -11.388 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR1_in[7] ; CLOCK_50   ; -11.463 ; -11.463 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; LEDR2_in[*]  ; CLOCK_50   ; -9.253  ; -9.253  ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR2_in[0] ; CLOCK_50   ; -9.253  ; -9.253  ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR2_in[1] ; CLOCK_50   ; -10.219 ; -10.219 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; P0[*]        ; CLOCK_50   ; -10.000 ; -10.000 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[0]       ; CLOCK_50   ; -10.379 ; -10.379 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[1]       ; CLOCK_50   ; -10.000 ; -10.000 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[2]       ; CLOCK_50   ; -10.818 ; -10.818 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[3]       ; CLOCK_50   ; -10.634 ; -10.634 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[4]       ; CLOCK_50   ; -11.097 ; -11.097 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[5]       ; CLOCK_50   ; -11.126 ; -11.126 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[6]       ; CLOCK_50   ; -11.769 ; -11.769 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[7]       ; CLOCK_50   ; -11.052 ; -11.052 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; P1[*]        ; CLOCK_50   ; -9.996  ; -9.996  ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[0]       ; CLOCK_50   ; -9.996  ; -9.996  ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[1]       ; CLOCK_50   ; -10.260 ; -10.260 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[2]       ; CLOCK_50   ; -10.745 ; -10.745 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[3]       ; CLOCK_50   ; -10.339 ; -10.339 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[4]       ; CLOCK_50   ; -10.812 ; -10.812 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[5]       ; CLOCK_50   ; -10.963 ; -10.963 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[6]       ; CLOCK_50   ; -11.747 ; -11.747 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[7]       ; CLOCK_50   ; -10.235 ; -10.235 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; P2[*]        ; CLOCK_50   ; -10.047 ; -10.047 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[0]       ; CLOCK_50   ; -10.263 ; -10.263 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[1]       ; CLOCK_50   ; -10.047 ; -10.047 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[2]       ; CLOCK_50   ; -10.715 ; -10.715 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[3]       ; CLOCK_50   ; -10.145 ; -10.145 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[4]       ; CLOCK_50   ; -11.550 ; -11.550 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[5]       ; CLOCK_50   ; -11.352 ; -11.352 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[6]       ; CLOCK_50   ; -11.507 ; -11.507 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[7]       ; CLOCK_50   ; -10.256 ; -10.256 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; P3[*]        ; CLOCK_50   ; -9.576  ; -9.576  ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[0]       ; CLOCK_50   ; -9.576  ; -9.576  ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[1]       ; CLOCK_50   ; -9.885  ; -9.885  ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[2]       ; CLOCK_50   ; -10.480 ; -10.480 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[3]       ; CLOCK_50   ; -10.076 ; -10.076 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[4]       ; CLOCK_50   ; -11.140 ; -11.140 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[5]       ; CLOCK_50   ; -10.956 ; -10.956 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[6]       ; CLOCK_50   ; -10.818 ; -10.818 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[7]       ; CLOCK_50   ; -10.137 ; -10.137 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; RXD          ; CLOCK_50   ; -6.666  ; -6.666  ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; RstIn        ; CLOCK_50   ; -6.723  ; -6.723  ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; T0           ; CLOCK_50   ; -6.209  ; -6.209  ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; T1           ; CLOCK_50   ; -6.512  ; -6.512  ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; T2           ; CLOCK_50   ; -5.957  ; -5.957  ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; T2EX         ; CLOCK_50   ; -5.828  ; -5.828  ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; TCS          ; CLOCK_50   ; -11.281 ; -11.281 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
+--------------+------------+---------+---------+------------+----------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+---------------+------------+-------+-------+------------+----------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+---------------+------------+-------+-------+------------+----------------------------------------+
; TDO           ; TCK        ; 6.154 ; 6.154 ; Rise       ; TCK                                    ;
; FL_ADDR[*]    ; CLOCK_50   ; 6.600 ; 6.600 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[0]   ; CLOCK_50   ; 6.494 ; 6.494 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[1]   ; CLOCK_50   ; 6.374 ; 6.374 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[2]   ; CLOCK_50   ; 5.707 ; 5.707 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[3]   ; CLOCK_50   ; 6.600 ; 6.600 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[4]   ; CLOCK_50   ; 6.122 ; 6.122 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[5]   ; CLOCK_50   ; 5.876 ; 5.876 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[6]   ; CLOCK_50   ; 6.045 ; 6.045 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[7]   ; CLOCK_50   ; 6.246 ; 6.246 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[8]   ; CLOCK_50   ; 6.055 ; 6.055 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[9]   ; CLOCK_50   ; 6.249 ; 6.249 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[10]  ; CLOCK_50   ; 5.485 ; 5.485 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[11]  ; CLOCK_50   ; 6.024 ; 6.024 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[12]  ; CLOCK_50   ; 5.794 ; 5.794 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[13]  ; CLOCK_50   ; 6.108 ; 6.108 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[14]  ; CLOCK_50   ; 6.017 ; 6.017 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[15]  ; CLOCK_50   ; 6.087 ; 6.087 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[16]  ; CLOCK_50   ; 6.041 ; 6.041 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[17]  ; CLOCK_50   ; 6.038 ; 6.038 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[18]  ; CLOCK_50   ; 5.786 ; 5.786 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[19]  ; CLOCK_50   ; 5.796 ; 5.796 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[20]  ; CLOCK_50   ; 5.796 ; 5.796 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[21]  ; CLOCK_50   ; 5.787 ; 5.787 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; FL_CE_N       ; CLOCK_50   ; 5.758 ; 5.758 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; FL_DQ[*]      ; CLOCK_50   ; 5.629 ; 5.629 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[0]     ; CLOCK_50   ; 5.547 ; 5.547 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[1]     ; CLOCK_50   ; 5.533 ; 5.533 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[2]     ; CLOCK_50   ; 5.581 ; 5.581 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[3]     ; CLOCK_50   ; 4.896 ; 4.896 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[4]     ; CLOCK_50   ; 5.529 ; 5.529 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[5]     ; CLOCK_50   ; 5.522 ; 5.522 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[6]     ; CLOCK_50   ; 5.629 ; 5.629 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[7]     ; CLOCK_50   ; 5.545 ; 5.545 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; FL_OE_N       ; CLOCK_50   ; 5.826 ; 5.826 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; FL_RST_N      ; CLOCK_50   ; 5.785 ; 5.785 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; FL_WE_N       ; CLOCK_50   ; 5.772 ; 5.772 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; HEX0_out[*]   ; CLOCK_50   ; 6.166 ; 6.166 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX0_out[0]  ; CLOCK_50   ; 5.376 ; 5.376 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX0_out[1]  ; CLOCK_50   ; 6.102 ; 6.102 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX0_out[2]  ; CLOCK_50   ; 6.166 ; 6.166 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX0_out[3]  ; CLOCK_50   ; 5.824 ; 5.824 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX0_out[4]  ; CLOCK_50   ; 5.820 ; 5.820 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX0_out[5]  ; CLOCK_50   ; 5.513 ; 5.513 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX0_out[6]  ; CLOCK_50   ; 5.852 ; 5.852 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; HEX1_out[*]   ; CLOCK_50   ; 7.739 ; 7.739 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX1_out[0]  ; CLOCK_50   ; 6.088 ; 6.088 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX1_out[1]  ; CLOCK_50   ; 6.890 ; 6.890 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX1_out[2]  ; CLOCK_50   ; 6.092 ; 6.092 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX1_out[3]  ; CLOCK_50   ; 5.223 ; 5.223 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX1_out[4]  ; CLOCK_50   ; 7.739 ; 7.739 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX1_out[5]  ; CLOCK_50   ; 5.267 ; 5.267 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX1_out[6]  ; CLOCK_50   ; 5.789 ; 5.789 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; HEX2_out[*]   ; CLOCK_50   ; 5.877 ; 5.877 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX2_out[0]  ; CLOCK_50   ; 5.472 ; 5.472 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX2_out[1]  ; CLOCK_50   ; 5.877 ; 5.877 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX2_out[2]  ; CLOCK_50   ; 5.870 ; 5.870 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX2_out[3]  ; CLOCK_50   ; 5.670 ; 5.670 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX2_out[4]  ; CLOCK_50   ; 5.669 ; 5.669 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX2_out[5]  ; CLOCK_50   ; 5.754 ; 5.754 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX2_out[6]  ; CLOCK_50   ; 5.629 ; 5.629 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; HEX3_out[*]   ; CLOCK_50   ; 6.020 ; 6.020 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX3_out[0]  ; CLOCK_50   ; 5.305 ; 5.305 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX3_out[1]  ; CLOCK_50   ; 5.722 ; 5.722 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX3_out[2]  ; CLOCK_50   ; 6.020 ; 6.020 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX3_out[3]  ; CLOCK_50   ; 5.582 ; 5.582 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX3_out[4]  ; CLOCK_50   ; 5.312 ; 5.312 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX3_out[5]  ; CLOCK_50   ; 5.773 ; 5.773 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX3_out[6]  ; CLOCK_50   ; 5.807 ; 5.807 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; HEX4_out[*]   ; CLOCK_50   ; 5.990 ; 5.990 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX4_out[0]  ; CLOCK_50   ; 5.297 ; 5.297 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX4_out[1]  ; CLOCK_50   ; 5.963 ; 5.963 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX4_out[2]  ; CLOCK_50   ; 5.289 ; 5.289 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX4_out[3]  ; CLOCK_50   ; 5.225 ; 5.225 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX4_out[4]  ; CLOCK_50   ; 5.990 ; 5.990 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX4_out[5]  ; CLOCK_50   ; 5.977 ; 5.977 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX4_out[6]  ; CLOCK_50   ; 5.767 ; 5.767 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; HEX5_out[*]   ; CLOCK_50   ; 5.257 ; 5.257 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX5_out[0]  ; CLOCK_50   ; 5.214 ; 5.214 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX5_out[1]  ; CLOCK_50   ; 4.501 ; 4.501 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX5_out[2]  ; CLOCK_50   ; 5.216 ; 5.216 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX5_out[3]  ; CLOCK_50   ; 5.212 ; 5.212 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX5_out[4]  ; CLOCK_50   ; 5.246 ; 5.246 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX5_out[5]  ; CLOCK_50   ; 5.257 ; 5.257 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX5_out[6]  ; CLOCK_50   ; 5.002 ; 5.002 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; HEX6_out[*]   ; CLOCK_50   ; 5.928 ; 5.928 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX6_out[0]  ; CLOCK_50   ; 5.483 ; 5.483 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX6_out[1]  ; CLOCK_50   ; 5.798 ; 5.798 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX6_out[2]  ; CLOCK_50   ; 4.997 ; 4.997 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX6_out[3]  ; CLOCK_50   ; 5.271 ; 5.271 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX6_out[4]  ; CLOCK_50   ; 5.828 ; 5.828 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX6_out[5]  ; CLOCK_50   ; 5.928 ; 5.928 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX6_out[6]  ; CLOCK_50   ; 5.730 ; 5.730 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; HEX7_out[*]   ; CLOCK_50   ; 6.792 ; 6.792 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX7_out[0]  ; CLOCK_50   ; 6.541 ; 6.541 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX7_out[1]  ; CLOCK_50   ; 5.849 ; 5.849 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX7_out[2]  ; CLOCK_50   ; 6.792 ; 6.792 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX7_out[3]  ; CLOCK_50   ; 6.311 ; 6.311 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX7_out[4]  ; CLOCK_50   ; 6.563 ; 6.563 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX7_out[5]  ; CLOCK_50   ; 6.464 ; 6.464 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX7_out[6]  ; CLOCK_50   ; 5.915 ; 5.915 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; LCD_BLON      ; CLOCK_50   ; 5.517 ; 5.517 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; LCD_DATA[*]   ; CLOCK_50   ; 5.613 ; 5.613 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[0]  ; CLOCK_50   ; 5.544 ; 5.544 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[1]  ; CLOCK_50   ; 5.255 ; 5.255 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[2]  ; CLOCK_50   ; 5.555 ; 5.555 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[3]  ; CLOCK_50   ; 5.550 ; 5.550 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[4]  ; CLOCK_50   ; 5.613 ; 5.613 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[5]  ; CLOCK_50   ; 5.438 ; 5.438 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[6]  ; CLOCK_50   ; 5.057 ; 5.057 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[7]  ; CLOCK_50   ; 5.551 ; 5.551 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; LCD_EN        ; CLOCK_50   ; 6.734 ; 6.734 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; LCD_ON        ; CLOCK_50   ; 6.344 ; 6.344 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; LCD_RS        ; CLOCK_50   ; 6.656 ; 6.656 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; LCD_RW        ; CLOCK_50   ; 6.217 ; 6.217 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; LEDG_out[*]   ; CLOCK_50   ; 6.608 ; 6.608 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDG_out[0]  ; CLOCK_50   ; 6.127 ; 6.127 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDG_out[1]  ; CLOCK_50   ; 5.852 ; 5.852 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDG_out[2]  ; CLOCK_50   ; 6.608 ; 6.608 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDG_out[3]  ; CLOCK_50   ; 5.877 ; 5.877 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDG_out[4]  ; CLOCK_50   ; 5.880 ; 5.880 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDG_out[5]  ; CLOCK_50   ; 5.911 ; 5.911 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDG_out[6]  ; CLOCK_50   ; 5.851 ; 5.851 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDG_out[7]  ; CLOCK_50   ; 5.788 ; 5.788 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; LEDR0_out[*]  ; CLOCK_50   ; 6.102 ; 6.102 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR0_out[0] ; CLOCK_50   ; 5.970 ; 5.970 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR0_out[1] ; CLOCK_50   ; 6.087 ; 6.087 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR0_out[2] ; CLOCK_50   ; 6.050 ; 6.050 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR0_out[3] ; CLOCK_50   ; 6.048 ; 6.048 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR0_out[4] ; CLOCK_50   ; 6.063 ; 6.063 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR0_out[5] ; CLOCK_50   ; 5.637 ; 5.637 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR0_out[6] ; CLOCK_50   ; 6.102 ; 6.102 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR0_out[7] ; CLOCK_50   ; 6.073 ; 6.073 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; LEDR1_out[*]  ; CLOCK_50   ; 5.926 ; 5.926 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR1_out[0] ; CLOCK_50   ; 5.299 ; 5.299 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR1_out[1] ; CLOCK_50   ; 5.351 ; 5.351 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR1_out[2] ; CLOCK_50   ; 5.682 ; 5.682 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR1_out[3] ; CLOCK_50   ; 5.285 ; 5.285 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR1_out[4] ; CLOCK_50   ; 5.886 ; 5.886 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR1_out[5] ; CLOCK_50   ; 5.325 ; 5.325 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR1_out[6] ; CLOCK_50   ; 5.926 ; 5.926 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR1_out[7] ; CLOCK_50   ; 5.389 ; 5.389 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; LEDR2_out[*]  ; CLOCK_50   ; 5.571 ; 5.571 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR2_out[0] ; CLOCK_50   ; 5.354 ; 5.354 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR2_out[1] ; CLOCK_50   ; 5.030 ; 5.030 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR2_out[2] ; CLOCK_50   ; 5.571 ; 5.571 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; P0[*]         ; CLOCK_50   ; 5.244 ; 5.244 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[0]        ; CLOCK_50   ; 5.197 ; 5.197 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[1]        ; CLOCK_50   ; 5.244 ; 5.244 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[2]        ; CLOCK_50   ; 5.239 ; 5.239 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[3]        ; CLOCK_50   ; 5.225 ; 5.225 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[4]        ; CLOCK_50   ; 4.945 ; 4.945 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[5]        ; CLOCK_50   ; 4.960 ; 4.960 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[6]        ; CLOCK_50   ; 4.952 ; 4.952 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[7]        ; CLOCK_50   ; 4.481 ; 4.481 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; P1[*]         ; CLOCK_50   ; 5.436 ; 5.436 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[0]        ; CLOCK_50   ; 5.201 ; 5.201 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[1]        ; CLOCK_50   ; 5.436 ; 5.436 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[2]        ; CLOCK_50   ; 5.263 ; 5.263 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[3]        ; CLOCK_50   ; 4.906 ; 4.906 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[4]        ; CLOCK_50   ; 4.492 ; 4.492 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[5]        ; CLOCK_50   ; 5.000 ; 5.000 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[6]        ; CLOCK_50   ; 5.295 ; 5.295 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[7]        ; CLOCK_50   ; 5.223 ; 5.223 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; P2[*]         ; CLOCK_50   ; 6.100 ; 6.100 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[0]        ; CLOCK_50   ; 5.152 ; 5.152 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[1]        ; CLOCK_50   ; 5.472 ; 5.472 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[2]        ; CLOCK_50   ; 5.537 ; 5.537 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[3]        ; CLOCK_50   ; 5.933 ; 5.933 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[4]        ; CLOCK_50   ; 5.004 ; 5.004 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[5]        ; CLOCK_50   ; 5.475 ; 5.475 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[6]        ; CLOCK_50   ; 6.100 ; 6.100 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[7]        ; CLOCK_50   ; 5.404 ; 5.404 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; P3[*]         ; CLOCK_50   ; 5.654 ; 5.654 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[0]        ; CLOCK_50   ; 5.241 ; 5.241 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[1]        ; CLOCK_50   ; 5.062 ; 5.062 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[2]        ; CLOCK_50   ; 5.275 ; 5.275 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[3]        ; CLOCK_50   ; 4.951 ; 4.951 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[4]        ; CLOCK_50   ; 5.269 ; 5.269 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[5]        ; CLOCK_50   ; 5.254 ; 5.254 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[6]        ; CLOCK_50   ; 5.654 ; 5.654 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[7]        ; CLOCK_50   ; 5.525 ; 5.525 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; TXD           ; CLOCK_50   ; 5.862 ; 5.862 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
+---------------+------------+-------+-------+------------+----------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+---------------+------------+-------+-------+------------+----------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+---------------+------------+-------+-------+------------+----------------------------------------+
; TDO           ; TCK        ; 6.154 ; 6.154 ; Rise       ; TCK                                    ;
; FL_ADDR[*]    ; CLOCK_50   ; 5.485 ; 5.485 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[0]   ; CLOCK_50   ; 6.494 ; 6.494 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[1]   ; CLOCK_50   ; 6.374 ; 6.374 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[2]   ; CLOCK_50   ; 5.707 ; 5.707 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[3]   ; CLOCK_50   ; 6.600 ; 6.600 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[4]   ; CLOCK_50   ; 6.122 ; 6.122 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[5]   ; CLOCK_50   ; 5.876 ; 5.876 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[6]   ; CLOCK_50   ; 6.045 ; 6.045 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[7]   ; CLOCK_50   ; 6.246 ; 6.246 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[8]   ; CLOCK_50   ; 6.055 ; 6.055 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[9]   ; CLOCK_50   ; 6.249 ; 6.249 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[10]  ; CLOCK_50   ; 5.485 ; 5.485 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[11]  ; CLOCK_50   ; 6.024 ; 6.024 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[12]  ; CLOCK_50   ; 5.794 ; 5.794 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[13]  ; CLOCK_50   ; 6.108 ; 6.108 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[14]  ; CLOCK_50   ; 6.017 ; 6.017 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[15]  ; CLOCK_50   ; 6.087 ; 6.087 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[16]  ; CLOCK_50   ; 6.041 ; 6.041 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[17]  ; CLOCK_50   ; 6.038 ; 6.038 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[18]  ; CLOCK_50   ; 5.786 ; 5.786 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[19]  ; CLOCK_50   ; 5.796 ; 5.796 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[20]  ; CLOCK_50   ; 5.796 ; 5.796 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[21]  ; CLOCK_50   ; 5.787 ; 5.787 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; FL_CE_N       ; CLOCK_50   ; 5.758 ; 5.758 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; FL_DQ[*]      ; CLOCK_50   ; 4.896 ; 4.896 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[0]     ; CLOCK_50   ; 5.547 ; 5.547 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[1]     ; CLOCK_50   ; 5.533 ; 5.533 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[2]     ; CLOCK_50   ; 5.581 ; 5.581 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[3]     ; CLOCK_50   ; 4.896 ; 4.896 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[4]     ; CLOCK_50   ; 5.529 ; 5.529 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[5]     ; CLOCK_50   ; 5.522 ; 5.522 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[6]     ; CLOCK_50   ; 5.629 ; 5.629 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[7]     ; CLOCK_50   ; 5.545 ; 5.545 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; FL_OE_N       ; CLOCK_50   ; 5.826 ; 5.826 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; FL_RST_N      ; CLOCK_50   ; 5.785 ; 5.785 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; FL_WE_N       ; CLOCK_50   ; 5.772 ; 5.772 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; HEX0_out[*]   ; CLOCK_50   ; 5.376 ; 5.376 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX0_out[0]  ; CLOCK_50   ; 5.376 ; 5.376 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX0_out[1]  ; CLOCK_50   ; 6.102 ; 6.102 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX0_out[2]  ; CLOCK_50   ; 6.166 ; 6.166 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX0_out[3]  ; CLOCK_50   ; 5.824 ; 5.824 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX0_out[4]  ; CLOCK_50   ; 5.820 ; 5.820 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX0_out[5]  ; CLOCK_50   ; 5.513 ; 5.513 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX0_out[6]  ; CLOCK_50   ; 5.852 ; 5.852 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; HEX1_out[*]   ; CLOCK_50   ; 5.223 ; 5.223 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX1_out[0]  ; CLOCK_50   ; 6.088 ; 6.088 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX1_out[1]  ; CLOCK_50   ; 6.890 ; 6.890 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX1_out[2]  ; CLOCK_50   ; 6.092 ; 6.092 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX1_out[3]  ; CLOCK_50   ; 5.223 ; 5.223 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX1_out[4]  ; CLOCK_50   ; 7.739 ; 7.739 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX1_out[5]  ; CLOCK_50   ; 5.267 ; 5.267 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX1_out[6]  ; CLOCK_50   ; 5.789 ; 5.789 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; HEX2_out[*]   ; CLOCK_50   ; 5.472 ; 5.472 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX2_out[0]  ; CLOCK_50   ; 5.472 ; 5.472 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX2_out[1]  ; CLOCK_50   ; 5.877 ; 5.877 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX2_out[2]  ; CLOCK_50   ; 5.870 ; 5.870 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX2_out[3]  ; CLOCK_50   ; 5.670 ; 5.670 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX2_out[4]  ; CLOCK_50   ; 5.669 ; 5.669 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX2_out[5]  ; CLOCK_50   ; 5.754 ; 5.754 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX2_out[6]  ; CLOCK_50   ; 5.629 ; 5.629 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; HEX3_out[*]   ; CLOCK_50   ; 5.305 ; 5.305 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX3_out[0]  ; CLOCK_50   ; 5.305 ; 5.305 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX3_out[1]  ; CLOCK_50   ; 5.722 ; 5.722 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX3_out[2]  ; CLOCK_50   ; 6.020 ; 6.020 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX3_out[3]  ; CLOCK_50   ; 5.582 ; 5.582 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX3_out[4]  ; CLOCK_50   ; 5.312 ; 5.312 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX3_out[5]  ; CLOCK_50   ; 5.773 ; 5.773 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX3_out[6]  ; CLOCK_50   ; 5.807 ; 5.807 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; HEX4_out[*]   ; CLOCK_50   ; 5.225 ; 5.225 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX4_out[0]  ; CLOCK_50   ; 5.297 ; 5.297 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX4_out[1]  ; CLOCK_50   ; 5.963 ; 5.963 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX4_out[2]  ; CLOCK_50   ; 5.289 ; 5.289 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX4_out[3]  ; CLOCK_50   ; 5.225 ; 5.225 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX4_out[4]  ; CLOCK_50   ; 5.990 ; 5.990 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX4_out[5]  ; CLOCK_50   ; 5.977 ; 5.977 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX4_out[6]  ; CLOCK_50   ; 5.767 ; 5.767 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; HEX5_out[*]   ; CLOCK_50   ; 4.501 ; 4.501 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX5_out[0]  ; CLOCK_50   ; 5.214 ; 5.214 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX5_out[1]  ; CLOCK_50   ; 4.501 ; 4.501 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX5_out[2]  ; CLOCK_50   ; 5.216 ; 5.216 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX5_out[3]  ; CLOCK_50   ; 5.212 ; 5.212 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX5_out[4]  ; CLOCK_50   ; 5.246 ; 5.246 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX5_out[5]  ; CLOCK_50   ; 5.257 ; 5.257 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX5_out[6]  ; CLOCK_50   ; 5.002 ; 5.002 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; HEX6_out[*]   ; CLOCK_50   ; 4.997 ; 4.997 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX6_out[0]  ; CLOCK_50   ; 5.483 ; 5.483 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX6_out[1]  ; CLOCK_50   ; 5.798 ; 5.798 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX6_out[2]  ; CLOCK_50   ; 4.997 ; 4.997 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX6_out[3]  ; CLOCK_50   ; 5.271 ; 5.271 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX6_out[4]  ; CLOCK_50   ; 5.828 ; 5.828 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX6_out[5]  ; CLOCK_50   ; 5.928 ; 5.928 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX6_out[6]  ; CLOCK_50   ; 5.730 ; 5.730 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; HEX7_out[*]   ; CLOCK_50   ; 5.849 ; 5.849 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX7_out[0]  ; CLOCK_50   ; 6.541 ; 6.541 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX7_out[1]  ; CLOCK_50   ; 5.849 ; 5.849 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX7_out[2]  ; CLOCK_50   ; 6.792 ; 6.792 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX7_out[3]  ; CLOCK_50   ; 6.311 ; 6.311 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX7_out[4]  ; CLOCK_50   ; 6.563 ; 6.563 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX7_out[5]  ; CLOCK_50   ; 6.464 ; 6.464 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX7_out[6]  ; CLOCK_50   ; 5.915 ; 5.915 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; LCD_BLON      ; CLOCK_50   ; 5.517 ; 5.517 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; LCD_DATA[*]   ; CLOCK_50   ; 5.057 ; 5.057 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[0]  ; CLOCK_50   ; 5.544 ; 5.544 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[1]  ; CLOCK_50   ; 5.255 ; 5.255 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[2]  ; CLOCK_50   ; 5.555 ; 5.555 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[3]  ; CLOCK_50   ; 5.550 ; 5.550 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[4]  ; CLOCK_50   ; 5.613 ; 5.613 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[5]  ; CLOCK_50   ; 5.438 ; 5.438 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[6]  ; CLOCK_50   ; 5.057 ; 5.057 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[7]  ; CLOCK_50   ; 5.551 ; 5.551 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; LCD_EN        ; CLOCK_50   ; 6.734 ; 6.734 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; LCD_ON        ; CLOCK_50   ; 6.344 ; 6.344 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; LCD_RS        ; CLOCK_50   ; 6.656 ; 6.656 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; LCD_RW        ; CLOCK_50   ; 6.217 ; 6.217 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; LEDG_out[*]   ; CLOCK_50   ; 5.788 ; 5.788 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDG_out[0]  ; CLOCK_50   ; 6.127 ; 6.127 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDG_out[1]  ; CLOCK_50   ; 5.852 ; 5.852 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDG_out[2]  ; CLOCK_50   ; 6.608 ; 6.608 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDG_out[3]  ; CLOCK_50   ; 5.877 ; 5.877 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDG_out[4]  ; CLOCK_50   ; 5.880 ; 5.880 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDG_out[5]  ; CLOCK_50   ; 5.911 ; 5.911 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDG_out[6]  ; CLOCK_50   ; 5.851 ; 5.851 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDG_out[7]  ; CLOCK_50   ; 5.788 ; 5.788 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; LEDR0_out[*]  ; CLOCK_50   ; 5.637 ; 5.637 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR0_out[0] ; CLOCK_50   ; 5.970 ; 5.970 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR0_out[1] ; CLOCK_50   ; 6.087 ; 6.087 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR0_out[2] ; CLOCK_50   ; 6.050 ; 6.050 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR0_out[3] ; CLOCK_50   ; 6.048 ; 6.048 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR0_out[4] ; CLOCK_50   ; 6.063 ; 6.063 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR0_out[5] ; CLOCK_50   ; 5.637 ; 5.637 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR0_out[6] ; CLOCK_50   ; 6.102 ; 6.102 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR0_out[7] ; CLOCK_50   ; 6.073 ; 6.073 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; LEDR1_out[*]  ; CLOCK_50   ; 5.285 ; 5.285 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR1_out[0] ; CLOCK_50   ; 5.299 ; 5.299 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR1_out[1] ; CLOCK_50   ; 5.351 ; 5.351 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR1_out[2] ; CLOCK_50   ; 5.682 ; 5.682 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR1_out[3] ; CLOCK_50   ; 5.285 ; 5.285 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR1_out[4] ; CLOCK_50   ; 5.886 ; 5.886 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR1_out[5] ; CLOCK_50   ; 5.325 ; 5.325 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR1_out[6] ; CLOCK_50   ; 5.926 ; 5.926 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR1_out[7] ; CLOCK_50   ; 5.389 ; 5.389 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; LEDR2_out[*]  ; CLOCK_50   ; 5.030 ; 5.030 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR2_out[0] ; CLOCK_50   ; 5.354 ; 5.354 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR2_out[1] ; CLOCK_50   ; 5.030 ; 5.030 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR2_out[2] ; CLOCK_50   ; 5.571 ; 5.571 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; P0[*]         ; CLOCK_50   ; 4.481 ; 4.481 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[0]        ; CLOCK_50   ; 5.197 ; 5.197 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[1]        ; CLOCK_50   ; 5.244 ; 5.244 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[2]        ; CLOCK_50   ; 5.239 ; 5.239 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[3]        ; CLOCK_50   ; 5.225 ; 5.225 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[4]        ; CLOCK_50   ; 4.945 ; 4.945 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[5]        ; CLOCK_50   ; 4.960 ; 4.960 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[6]        ; CLOCK_50   ; 4.952 ; 4.952 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[7]        ; CLOCK_50   ; 4.481 ; 4.481 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; P1[*]         ; CLOCK_50   ; 4.492 ; 4.492 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[0]        ; CLOCK_50   ; 5.201 ; 5.201 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[1]        ; CLOCK_50   ; 5.436 ; 5.436 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[2]        ; CLOCK_50   ; 5.263 ; 5.263 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[3]        ; CLOCK_50   ; 4.906 ; 4.906 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[4]        ; CLOCK_50   ; 4.492 ; 4.492 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[5]        ; CLOCK_50   ; 5.000 ; 5.000 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[6]        ; CLOCK_50   ; 5.295 ; 5.295 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[7]        ; CLOCK_50   ; 5.223 ; 5.223 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; P2[*]         ; CLOCK_50   ; 5.004 ; 5.004 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[0]        ; CLOCK_50   ; 5.152 ; 5.152 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[1]        ; CLOCK_50   ; 5.472 ; 5.472 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[2]        ; CLOCK_50   ; 5.537 ; 5.537 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[3]        ; CLOCK_50   ; 5.933 ; 5.933 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[4]        ; CLOCK_50   ; 5.004 ; 5.004 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[5]        ; CLOCK_50   ; 5.475 ; 5.475 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[6]        ; CLOCK_50   ; 6.100 ; 6.100 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[7]        ; CLOCK_50   ; 5.404 ; 5.404 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; P3[*]         ; CLOCK_50   ; 4.951 ; 4.951 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[0]        ; CLOCK_50   ; 5.241 ; 5.241 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[1]        ; CLOCK_50   ; 5.062 ; 5.062 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[2]        ; CLOCK_50   ; 5.275 ; 5.275 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[3]        ; CLOCK_50   ; 4.951 ; 4.951 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[4]        ; CLOCK_50   ; 5.269 ; 5.269 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[5]        ; CLOCK_50   ; 5.254 ; 5.254 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[6]        ; CLOCK_50   ; 5.654 ; 5.654 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[7]        ; CLOCK_50   ; 5.525 ; 5.525 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; TXD           ; CLOCK_50   ; 5.862 ; 5.862 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
+---------------+------------+-------+-------+------------+----------------------------------------+


+------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                            ;
+--------------+------------+-------+------+------------+----------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                        ;
+--------------+------------+-------+------+------------+----------------------------------------+
; FL_DQ[*]     ; CLOCK_50   ; 5.459 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[0]    ; CLOCK_50   ; 5.459 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[1]    ; CLOCK_50   ; 5.511 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[2]    ; CLOCK_50   ; 5.514 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[3]    ; CLOCK_50   ; 5.505 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[4]    ; CLOCK_50   ; 5.518 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[5]    ; CLOCK_50   ; 5.496 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[6]    ; CLOCK_50   ; 5.485 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[7]    ; CLOCK_50   ; 5.485 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; LCD_DATA[*]  ; CLOCK_50   ; 4.789 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[0] ; CLOCK_50   ; 5.561 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[1] ; CLOCK_50   ; 6.505 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[2] ; CLOCK_50   ; 4.812 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[3] ; CLOCK_50   ; 5.630 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[4] ; CLOCK_50   ; 4.972 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[5] ; CLOCK_50   ; 5.213 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[6] ; CLOCK_50   ; 4.789 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[7] ; CLOCK_50   ; 5.772 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; P0[*]        ; CLOCK_50   ; 4.432 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[0]       ; CLOCK_50   ; 5.165 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[1]       ; CLOCK_50   ; 5.266 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[2]       ; CLOCK_50   ; 4.432 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[3]       ; CLOCK_50   ; 5.103 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[4]       ; CLOCK_50   ; 4.847 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[5]       ; CLOCK_50   ; 4.864 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[6]       ; CLOCK_50   ; 4.585 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[7]       ; CLOCK_50   ; 4.821 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; P1[*]        ; CLOCK_50   ; 4.930 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[0]       ; CLOCK_50   ; 5.242 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[1]       ; CLOCK_50   ; 5.419 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[2]       ; CLOCK_50   ; 5.238 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[3]       ; CLOCK_50   ; 4.930 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[4]       ; CLOCK_50   ; 5.126 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[5]       ; CLOCK_50   ; 4.986 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[6]       ; CLOCK_50   ; 5.197 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[7]       ; CLOCK_50   ; 5.193 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; P2[*]        ; CLOCK_50   ; 4.857 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[0]       ; CLOCK_50   ; 4.857 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[1]       ; CLOCK_50   ; 5.367 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[2]       ; CLOCK_50   ; 5.464 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[3]       ; CLOCK_50   ; 5.574 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[4]       ; CLOCK_50   ; 5.129 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[5]       ; CLOCK_50   ; 5.405 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[6]       ; CLOCK_50   ; 5.754 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[7]       ; CLOCK_50   ; 5.410 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; P3[*]        ; CLOCK_50   ; 5.045 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[0]       ; CLOCK_50   ; 5.172 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[1]       ; CLOCK_50   ; 5.220 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[2]       ; CLOCK_50   ; 5.191 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[3]       ; CLOCK_50   ; 5.157 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[4]       ; CLOCK_50   ; 5.089 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[5]       ; CLOCK_50   ; 5.563 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[6]       ; CLOCK_50   ; 6.556 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[7]       ; CLOCK_50   ; 5.045 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
+--------------+------------+-------+------+------------+----------------------------------------+


+------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                    ;
+--------------+------------+-------+------+------------+----------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                        ;
+--------------+------------+-------+------+------------+----------------------------------------+
; FL_DQ[*]     ; CLOCK_50   ; 5.459 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[0]    ; CLOCK_50   ; 5.459 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[1]    ; CLOCK_50   ; 5.511 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[2]    ; CLOCK_50   ; 5.514 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[3]    ; CLOCK_50   ; 5.505 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[4]    ; CLOCK_50   ; 5.518 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[5]    ; CLOCK_50   ; 5.496 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[6]    ; CLOCK_50   ; 5.485 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[7]    ; CLOCK_50   ; 5.485 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; LCD_DATA[*]  ; CLOCK_50   ; 4.789 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[0] ; CLOCK_50   ; 5.561 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[1] ; CLOCK_50   ; 6.505 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[2] ; CLOCK_50   ; 4.812 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[3] ; CLOCK_50   ; 5.630 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[4] ; CLOCK_50   ; 4.972 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[5] ; CLOCK_50   ; 5.213 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[6] ; CLOCK_50   ; 4.789 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[7] ; CLOCK_50   ; 5.772 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; P0[*]        ; CLOCK_50   ; 4.432 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[0]       ; CLOCK_50   ; 5.165 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[1]       ; CLOCK_50   ; 5.266 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[2]       ; CLOCK_50   ; 4.432 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[3]       ; CLOCK_50   ; 5.103 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[4]       ; CLOCK_50   ; 4.847 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[5]       ; CLOCK_50   ; 4.864 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[6]       ; CLOCK_50   ; 4.585 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[7]       ; CLOCK_50   ; 4.821 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; P1[*]        ; CLOCK_50   ; 4.930 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[0]       ; CLOCK_50   ; 5.242 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[1]       ; CLOCK_50   ; 5.419 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[2]       ; CLOCK_50   ; 5.238 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[3]       ; CLOCK_50   ; 4.930 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[4]       ; CLOCK_50   ; 5.126 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[5]       ; CLOCK_50   ; 4.986 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[6]       ; CLOCK_50   ; 5.197 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[7]       ; CLOCK_50   ; 5.193 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; P2[*]        ; CLOCK_50   ; 4.857 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[0]       ; CLOCK_50   ; 4.857 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[1]       ; CLOCK_50   ; 5.367 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[2]       ; CLOCK_50   ; 5.464 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[3]       ; CLOCK_50   ; 5.574 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[4]       ; CLOCK_50   ; 5.129 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[5]       ; CLOCK_50   ; 5.405 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[6]       ; CLOCK_50   ; 5.754 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[7]       ; CLOCK_50   ; 5.410 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; P3[*]        ; CLOCK_50   ; 5.045 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[0]       ; CLOCK_50   ; 5.172 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[1]       ; CLOCK_50   ; 5.220 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[2]       ; CLOCK_50   ; 5.191 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[3]       ; CLOCK_50   ; 5.157 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[4]       ; CLOCK_50   ; 5.089 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[5]       ; CLOCK_50   ; 5.563 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[6]       ; CLOCK_50   ; 6.556 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[7]       ; CLOCK_50   ; 5.045 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
+--------------+------------+-------+------+------------+----------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                    ;
+--------------+------------+-----------+-----------+------------+----------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                        ;
+--------------+------------+-----------+-----------+------------+----------------------------------------+
; FL_DQ[*]     ; CLOCK_50   ; 5.459     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[0]    ; CLOCK_50   ; 5.459     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[1]    ; CLOCK_50   ; 5.511     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[2]    ; CLOCK_50   ; 5.514     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[3]    ; CLOCK_50   ; 5.505     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[4]    ; CLOCK_50   ; 5.518     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[5]    ; CLOCK_50   ; 5.496     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[6]    ; CLOCK_50   ; 5.485     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[7]    ; CLOCK_50   ; 5.485     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; LCD_DATA[*]  ; CLOCK_50   ; 4.789     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[0] ; CLOCK_50   ; 5.561     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[1] ; CLOCK_50   ; 6.505     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[2] ; CLOCK_50   ; 4.812     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[3] ; CLOCK_50   ; 5.630     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[4] ; CLOCK_50   ; 4.972     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[5] ; CLOCK_50   ; 5.213     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[6] ; CLOCK_50   ; 4.789     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[7] ; CLOCK_50   ; 5.772     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; P0[*]        ; CLOCK_50   ; 4.432     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[0]       ; CLOCK_50   ; 5.165     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[1]       ; CLOCK_50   ; 5.266     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[2]       ; CLOCK_50   ; 4.432     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[3]       ; CLOCK_50   ; 5.103     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[4]       ; CLOCK_50   ; 4.847     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[5]       ; CLOCK_50   ; 4.864     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[6]       ; CLOCK_50   ; 4.585     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[7]       ; CLOCK_50   ; 4.821     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; P1[*]        ; CLOCK_50   ; 4.930     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[0]       ; CLOCK_50   ; 5.242     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[1]       ; CLOCK_50   ; 5.419     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[2]       ; CLOCK_50   ; 5.238     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[3]       ; CLOCK_50   ; 4.930     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[4]       ; CLOCK_50   ; 5.126     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[5]       ; CLOCK_50   ; 4.986     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[6]       ; CLOCK_50   ; 5.197     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[7]       ; CLOCK_50   ; 5.193     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; P2[*]        ; CLOCK_50   ; 4.857     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[0]       ; CLOCK_50   ; 4.857     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[1]       ; CLOCK_50   ; 5.367     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[2]       ; CLOCK_50   ; 5.464     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[3]       ; CLOCK_50   ; 5.574     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[4]       ; CLOCK_50   ; 5.129     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[5]       ; CLOCK_50   ; 5.405     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[6]       ; CLOCK_50   ; 5.754     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[7]       ; CLOCK_50   ; 5.410     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; P3[*]        ; CLOCK_50   ; 5.045     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[0]       ; CLOCK_50   ; 5.172     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[1]       ; CLOCK_50   ; 5.220     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[2]       ; CLOCK_50   ; 5.191     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[3]       ; CLOCK_50   ; 5.157     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[4]       ; CLOCK_50   ; 5.089     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[5]       ; CLOCK_50   ; 5.563     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[6]       ; CLOCK_50   ; 6.556     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[7]       ; CLOCK_50   ; 5.045     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
+--------------+------------+-----------+-----------+------------+----------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                            ;
+--------------+------------+-----------+-----------+------------+----------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                        ;
+--------------+------------+-----------+-----------+------------+----------------------------------------+
; FL_DQ[*]     ; CLOCK_50   ; 5.459     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[0]    ; CLOCK_50   ; 5.459     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[1]    ; CLOCK_50   ; 5.511     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[2]    ; CLOCK_50   ; 5.514     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[3]    ; CLOCK_50   ; 5.505     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[4]    ; CLOCK_50   ; 5.518     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[5]    ; CLOCK_50   ; 5.496     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[6]    ; CLOCK_50   ; 5.485     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[7]    ; CLOCK_50   ; 5.485     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; LCD_DATA[*]  ; CLOCK_50   ; 4.789     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[0] ; CLOCK_50   ; 5.561     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[1] ; CLOCK_50   ; 6.505     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[2] ; CLOCK_50   ; 4.812     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[3] ; CLOCK_50   ; 5.630     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[4] ; CLOCK_50   ; 4.972     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[5] ; CLOCK_50   ; 5.213     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[6] ; CLOCK_50   ; 4.789     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[7] ; CLOCK_50   ; 5.772     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; P0[*]        ; CLOCK_50   ; 4.432     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[0]       ; CLOCK_50   ; 5.165     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[1]       ; CLOCK_50   ; 5.266     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[2]       ; CLOCK_50   ; 4.432     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[3]       ; CLOCK_50   ; 5.103     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[4]       ; CLOCK_50   ; 4.847     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[5]       ; CLOCK_50   ; 4.864     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[6]       ; CLOCK_50   ; 4.585     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[7]       ; CLOCK_50   ; 4.821     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; P1[*]        ; CLOCK_50   ; 4.930     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[0]       ; CLOCK_50   ; 5.242     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[1]       ; CLOCK_50   ; 5.419     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[2]       ; CLOCK_50   ; 5.238     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[3]       ; CLOCK_50   ; 4.930     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[4]       ; CLOCK_50   ; 5.126     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[5]       ; CLOCK_50   ; 4.986     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[6]       ; CLOCK_50   ; 5.197     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[7]       ; CLOCK_50   ; 5.193     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; P2[*]        ; CLOCK_50   ; 4.857     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[0]       ; CLOCK_50   ; 4.857     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[1]       ; CLOCK_50   ; 5.367     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[2]       ; CLOCK_50   ; 5.464     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[3]       ; CLOCK_50   ; 5.574     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[4]       ; CLOCK_50   ; 5.129     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[5]       ; CLOCK_50   ; 5.405     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[6]       ; CLOCK_50   ; 5.754     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[7]       ; CLOCK_50   ; 5.410     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; P3[*]        ; CLOCK_50   ; 5.045     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[0]       ; CLOCK_50   ; 5.172     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[1]       ; CLOCK_50   ; 5.220     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[2]       ; CLOCK_50   ; 5.191     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[3]       ; CLOCK_50   ; 5.157     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[4]       ; CLOCK_50   ; 5.089     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[5]       ; CLOCK_50   ; 5.563     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[6]       ; CLOCK_50   ; 6.556     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[7]       ; CLOCK_50   ; 5.045     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
+--------------+------------+-----------+-----------+------------+----------------------------------------+


+----------------------------------------------------------------+
; Fast Model Setup Summary                                       ;
+----------------------------------------+-------+---------------+
; Clock                                  ; Slack ; End Point TNS ;
+----------------------------------------+-------+---------------+
; pll_33_MHz|altpll_component|pll|clk[0] ; 2.787 ; 0.000         ;
; TCK                                    ; 9.124 ; 0.000         ;
+----------------------------------------+-------+---------------+


+----------------------------------------------------------------+
; Fast Model Hold Summary                                        ;
+----------------------------------------+-------+---------------+
; Clock                                  ; Slack ; End Point TNS ;
+----------------------------------------+-------+---------------+
; TCK                                    ; 0.156 ; 0.000         ;
; pll_33_MHz|altpll_component|pll|clk[0] ; 0.215 ; 0.000         ;
+----------------------------------------+-------+---------------+


+-------------------------------+
; Fast Model Recovery Summary   ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; TCK   ; 9.502 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Fast Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; TCK   ; 0.180 ; 0.000         ;
+-------+-------+---------------+


+-----------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                          ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; CLOCK_50                               ; 10.000 ; 0.000         ;
; pll_33_MHz|altpll_component|pll|clk[0] ; 12.223 ; 0.000         ;
; TCK                                    ; 49.000 ; 0.000         ;
; altera_reserved_tck                    ; 97.778 ; 0.000         ;
+----------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'pll_33_MHz|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                                                                                                                                                             ;
+-------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                        ; To Node                                                                                                                                                                                          ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; 2.787 ; USB_BLASTER:JTAG_ctrl|JTAG_out                                                                   ; USB_BLASTER:JTAG_ctrl|TX_FIFO_State2[0]                                                                                                                                                          ; TCK                                    ; pll_33_MHz|altpll_component|pll|clk[0] ; 5.000        ; -1.269     ; 0.976      ;
; 2.787 ; USB_BLASTER:JTAG_ctrl|JTAG_out                                                                   ; USB_BLASTER:JTAG_ctrl|TX_FIFO_State2[1]                                                                                                                                                          ; TCK                                    ; pll_33_MHz|altpll_component|pll|clk[0] ; 5.000        ; -1.269     ; 0.976      ;
; 2.801 ; USB_BLASTER:JTAG_ctrl|JTAG_in                                                                    ; USB_BLASTER:JTAG_ctrl|RX_FIFO_State[1]                                                                                                                                                           ; TCK                                    ; pll_33_MHz|altpll_component|pll|clk[0] ; 5.000        ; -1.269     ; 0.962      ;
; 2.801 ; USB_BLASTER:JTAG_ctrl|JTAG_in                                                                    ; USB_BLASTER:JTAG_ctrl|RX_FIFO_State[0]                                                                                                                                                           ; TCK                                    ; pll_33_MHz|altpll_component|pll|clk[0] ; 5.000        ; -1.269     ; 0.962      ;
; 6.413 ; USB_BLASTER:JTAG_ctrl|CMD[1]                                                                     ; T51:core51|SFR_RData_r[1]                                                                                                                                                                        ; TCK                                    ; pll_33_MHz|altpll_component|pll|clk[0] ; 10.000       ; -1.562     ; 2.057      ;
; 7.654 ; USB_BLASTER:JTAG_ctrl|RXD_r[6]                                                                   ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:RXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|altsyncram_jqd1:FIFOram|altsyncram_ebj1:altsyncram1|ram_block2a0~portb_datain_reg6 ; TCK                                    ; pll_33_MHz|altpll_component|pll|clk[0] ; 10.000       ; -1.172     ; 1.173      ;
; 7.689 ; USB_BLASTER:JTAG_ctrl|RXD_r[7]                                                                   ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:RXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|altsyncram_jqd1:FIFOram|altsyncram_ebj1:altsyncram1|ram_block2a0~portb_datain_reg7 ; TCK                                    ; pll_33_MHz|altpll_component|pll|clk[0] ; 10.000       ; -1.172     ; 1.138      ;
; 7.698 ; USB_BLASTER:JTAG_ctrl|RXD_r[3]                                                                   ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:RXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|altsyncram_jqd1:FIFOram|altsyncram_ebj1:altsyncram1|ram_block2a0~portb_datain_reg3 ; TCK                                    ; pll_33_MHz|altpll_component|pll|clk[0] ; 10.000       ; -1.172     ; 1.129      ;
; 7.702 ; USB_BLASTER:JTAG_ctrl|RXD_r[2]                                                                   ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:RXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|altsyncram_jqd1:FIFOram|altsyncram_ebj1:altsyncram1|ram_block2a0~portb_datain_reg2 ; TCK                                    ; pll_33_MHz|altpll_component|pll|clk[0] ; 10.000       ; -1.172     ; 1.125      ;
; 7.704 ; USB_BLASTER:JTAG_ctrl|RXD_r[4]                                                                   ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:RXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|altsyncram_jqd1:FIFOram|altsyncram_ebj1:altsyncram1|ram_block2a0~portb_datain_reg4 ; TCK                                    ; pll_33_MHz|altpll_component|pll|clk[0] ; 10.000       ; -1.172     ; 1.123      ;
; 7.705 ; USB_BLASTER:JTAG_ctrl|RXD_r[5]                                                                   ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:RXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|altsyncram_jqd1:FIFOram|altsyncram_ebj1:altsyncram1|ram_block2a0~portb_datain_reg5 ; TCK                                    ; pll_33_MHz|altpll_component|pll|clk[0] ; 10.000       ; -1.172     ; 1.122      ;
; 7.706 ; USB_BLASTER:JTAG_ctrl|RXD_r[0]                                                                   ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:RXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|altsyncram_jqd1:FIFOram|altsyncram_ebj1:altsyncram1|ram_block2a0~portb_datain_reg0 ; TCK                                    ; pll_33_MHz|altpll_component|pll|clk[0] ; 10.000       ; -1.172     ; 1.121      ;
; 7.709 ; USB_BLASTER:JTAG_ctrl|RXD_r[1]                                                                   ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:RXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|altsyncram_jqd1:FIFOram|altsyncram_ebj1:altsyncram1|ram_block2a0~portb_datain_reg1 ; TCK                                    ; pll_33_MHz|altpll_component|pll|clk[0] ; 10.000       ; -1.172     ; 1.118      ;
; 9.492 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a57~porta_we_reg        ; DE2_Debug:BPctrl|BPS[6]                                                                                                                                                                          ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.062     ; 5.478      ;
; 9.492 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a57~porta_address_reg0  ; DE2_Debug:BPctrl|BPS[6]                                                                                                                                                                          ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.062     ; 5.478      ;
; 9.492 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a57~porta_address_reg1  ; DE2_Debug:BPctrl|BPS[6]                                                                                                                                                                          ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.062     ; 5.478      ;
; 9.492 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a57~porta_address_reg2  ; DE2_Debug:BPctrl|BPS[6]                                                                                                                                                                          ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.062     ; 5.478      ;
; 9.492 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a57~porta_address_reg3  ; DE2_Debug:BPctrl|BPS[6]                                                                                                                                                                          ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.062     ; 5.478      ;
; 9.492 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a57~porta_address_reg4  ; DE2_Debug:BPctrl|BPS[6]                                                                                                                                                                          ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.062     ; 5.478      ;
; 9.492 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a57~porta_address_reg5  ; DE2_Debug:BPctrl|BPS[6]                                                                                                                                                                          ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.062     ; 5.478      ;
; 9.492 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a57~porta_address_reg6  ; DE2_Debug:BPctrl|BPS[6]                                                                                                                                                                          ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.062     ; 5.478      ;
; 9.492 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a57~porta_address_reg7  ; DE2_Debug:BPctrl|BPS[6]                                                                                                                                                                          ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.062     ; 5.478      ;
; 9.492 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a57~porta_address_reg8  ; DE2_Debug:BPctrl|BPS[6]                                                                                                                                                                          ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.062     ; 5.478      ;
; 9.492 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a57~porta_address_reg9  ; DE2_Debug:BPctrl|BPS[6]                                                                                                                                                                          ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.062     ; 5.478      ;
; 9.492 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a57~porta_address_reg10 ; DE2_Debug:BPctrl|BPS[6]                                                                                                                                                                          ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.062     ; 5.478      ;
; 9.492 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a57~porta_address_reg11 ; DE2_Debug:BPctrl|BPS[6]                                                                                                                                                                          ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.062     ; 5.478      ;
; 9.494 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a57~porta_we_reg        ; DE2_Debug:BPctrl|Break_State2                                                                                                                                                                    ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.062     ; 5.476      ;
; 9.494 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a57~porta_address_reg0  ; DE2_Debug:BPctrl|Break_State2                                                                                                                                                                    ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.062     ; 5.476      ;
; 9.494 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a57~porta_address_reg1  ; DE2_Debug:BPctrl|Break_State2                                                                                                                                                                    ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.062     ; 5.476      ;
; 9.494 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a57~porta_address_reg2  ; DE2_Debug:BPctrl|Break_State2                                                                                                                                                                    ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.062     ; 5.476      ;
; 9.494 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a57~porta_address_reg3  ; DE2_Debug:BPctrl|Break_State2                                                                                                                                                                    ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.062     ; 5.476      ;
; 9.494 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a57~porta_address_reg4  ; DE2_Debug:BPctrl|Break_State2                                                                                                                                                                    ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.062     ; 5.476      ;
; 9.494 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a57~porta_address_reg5  ; DE2_Debug:BPctrl|Break_State2                                                                                                                                                                    ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.062     ; 5.476      ;
; 9.494 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a57~porta_address_reg6  ; DE2_Debug:BPctrl|Break_State2                                                                                                                                                                    ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.062     ; 5.476      ;
; 9.494 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a57~porta_address_reg7  ; DE2_Debug:BPctrl|Break_State2                                                                                                                                                                    ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.062     ; 5.476      ;
; 9.494 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a57~porta_address_reg8  ; DE2_Debug:BPctrl|Break_State2                                                                                                                                                                    ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.062     ; 5.476      ;
; 9.494 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a57~porta_address_reg9  ; DE2_Debug:BPctrl|Break_State2                                                                                                                                                                    ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.062     ; 5.476      ;
; 9.494 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a57~porta_address_reg10 ; DE2_Debug:BPctrl|Break_State2                                                                                                                                                                    ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.062     ; 5.476      ;
; 9.494 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a57~porta_address_reg11 ; DE2_Debug:BPctrl|Break_State2                                                                                                                                                                    ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.062     ; 5.476      ;
; 9.495 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a49~porta_we_reg        ; DE2_Debug:BPctrl|BPS[6]                                                                                                                                                                          ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.048     ; 5.489      ;
; 9.495 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a49~porta_address_reg0  ; DE2_Debug:BPctrl|BPS[6]                                                                                                                                                                          ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.048     ; 5.489      ;
; 9.495 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a49~porta_address_reg1  ; DE2_Debug:BPctrl|BPS[6]                                                                                                                                                                          ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.048     ; 5.489      ;
; 9.495 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a49~porta_address_reg2  ; DE2_Debug:BPctrl|BPS[6]                                                                                                                                                                          ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.048     ; 5.489      ;
; 9.495 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a49~porta_address_reg3  ; DE2_Debug:BPctrl|BPS[6]                                                                                                                                                                          ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.048     ; 5.489      ;
; 9.495 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a49~porta_address_reg4  ; DE2_Debug:BPctrl|BPS[6]                                                                                                                                                                          ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.048     ; 5.489      ;
; 9.495 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a49~porta_address_reg5  ; DE2_Debug:BPctrl|BPS[6]                                                                                                                                                                          ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.048     ; 5.489      ;
; 9.495 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a49~porta_address_reg6  ; DE2_Debug:BPctrl|BPS[6]                                                                                                                                                                          ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.048     ; 5.489      ;
; 9.495 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a49~porta_address_reg7  ; DE2_Debug:BPctrl|BPS[6]                                                                                                                                                                          ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.048     ; 5.489      ;
; 9.495 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a49~porta_address_reg8  ; DE2_Debug:BPctrl|BPS[6]                                                                                                                                                                          ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.048     ; 5.489      ;
; 9.495 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a49~porta_address_reg9  ; DE2_Debug:BPctrl|BPS[6]                                                                                                                                                                          ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.048     ; 5.489      ;
; 9.495 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a49~porta_address_reg10 ; DE2_Debug:BPctrl|BPS[6]                                                                                                                                                                          ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.048     ; 5.489      ;
; 9.495 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a49~porta_address_reg11 ; DE2_Debug:BPctrl|BPS[6]                                                                                                                                                                          ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.048     ; 5.489      ;
; 9.497 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a49~porta_we_reg        ; DE2_Debug:BPctrl|Break_State2                                                                                                                                                                    ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.048     ; 5.487      ;
; 9.497 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a49~porta_address_reg0  ; DE2_Debug:BPctrl|Break_State2                                                                                                                                                                    ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.048     ; 5.487      ;
; 9.497 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a49~porta_address_reg1  ; DE2_Debug:BPctrl|Break_State2                                                                                                                                                                    ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.048     ; 5.487      ;
; 9.497 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a49~porta_address_reg2  ; DE2_Debug:BPctrl|Break_State2                                                                                                                                                                    ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.048     ; 5.487      ;
; 9.497 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a49~porta_address_reg3  ; DE2_Debug:BPctrl|Break_State2                                                                                                                                                                    ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.048     ; 5.487      ;
; 9.497 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a49~porta_address_reg4  ; DE2_Debug:BPctrl|Break_State2                                                                                                                                                                    ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.048     ; 5.487      ;
; 9.497 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a49~porta_address_reg5  ; DE2_Debug:BPctrl|Break_State2                                                                                                                                                                    ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.048     ; 5.487      ;
; 9.497 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a49~porta_address_reg6  ; DE2_Debug:BPctrl|Break_State2                                                                                                                                                                    ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.048     ; 5.487      ;
; 9.497 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a49~porta_address_reg7  ; DE2_Debug:BPctrl|Break_State2                                                                                                                                                                    ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.048     ; 5.487      ;
; 9.497 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a49~porta_address_reg8  ; DE2_Debug:BPctrl|Break_State2                                                                                                                                                                    ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.048     ; 5.487      ;
; 9.497 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a49~porta_address_reg9  ; DE2_Debug:BPctrl|Break_State2                                                                                                                                                                    ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.048     ; 5.487      ;
; 9.497 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a49~porta_address_reg10 ; DE2_Debug:BPctrl|Break_State2                                                                                                                                                                    ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.048     ; 5.487      ;
; 9.497 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a49~porta_address_reg11 ; DE2_Debug:BPctrl|Break_State2                                                                                                                                                                    ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.048     ; 5.487      ;
; 9.559 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a9~porta_we_reg         ; DE2_Debug:BPctrl|BPS[6]                                                                                                                                                                          ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.052     ; 5.421      ;
; 9.559 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a9~porta_address_reg0   ; DE2_Debug:BPctrl|BPS[6]                                                                                                                                                                          ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.052     ; 5.421      ;
; 9.559 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a9~porta_address_reg1   ; DE2_Debug:BPctrl|BPS[6]                                                                                                                                                                          ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.052     ; 5.421      ;
; 9.559 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a9~porta_address_reg2   ; DE2_Debug:BPctrl|BPS[6]                                                                                                                                                                          ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.052     ; 5.421      ;
; 9.559 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a9~porta_address_reg3   ; DE2_Debug:BPctrl|BPS[6]                                                                                                                                                                          ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.052     ; 5.421      ;
; 9.559 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a9~porta_address_reg4   ; DE2_Debug:BPctrl|BPS[6]                                                                                                                                                                          ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.052     ; 5.421      ;
; 9.559 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a9~porta_address_reg5   ; DE2_Debug:BPctrl|BPS[6]                                                                                                                                                                          ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.052     ; 5.421      ;
; 9.559 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a9~porta_address_reg6   ; DE2_Debug:BPctrl|BPS[6]                                                                                                                                                                          ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.052     ; 5.421      ;
; 9.559 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a9~porta_address_reg7   ; DE2_Debug:BPctrl|BPS[6]                                                                                                                                                                          ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.052     ; 5.421      ;
; 9.559 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a9~porta_address_reg8   ; DE2_Debug:BPctrl|BPS[6]                                                                                                                                                                          ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.052     ; 5.421      ;
; 9.559 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a9~porta_address_reg9   ; DE2_Debug:BPctrl|BPS[6]                                                                                                                                                                          ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.052     ; 5.421      ;
; 9.559 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a9~porta_address_reg10  ; DE2_Debug:BPctrl|BPS[6]                                                                                                                                                                          ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.052     ; 5.421      ;
; 9.559 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a9~porta_address_reg11  ; DE2_Debug:BPctrl|BPS[6]                                                                                                                                                                          ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.052     ; 5.421      ;
; 9.561 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a9~porta_we_reg         ; DE2_Debug:BPctrl|Break_State2                                                                                                                                                                    ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.052     ; 5.419      ;
; 9.561 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a9~porta_address_reg0   ; DE2_Debug:BPctrl|Break_State2                                                                                                                                                                    ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.052     ; 5.419      ;
; 9.561 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a9~porta_address_reg1   ; DE2_Debug:BPctrl|Break_State2                                                                                                                                                                    ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.052     ; 5.419      ;
; 9.561 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a9~porta_address_reg2   ; DE2_Debug:BPctrl|Break_State2                                                                                                                                                                    ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.052     ; 5.419      ;
; 9.561 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a9~porta_address_reg3   ; DE2_Debug:BPctrl|Break_State2                                                                                                                                                                    ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.052     ; 5.419      ;
; 9.561 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a9~porta_address_reg4   ; DE2_Debug:BPctrl|Break_State2                                                                                                                                                                    ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.052     ; 5.419      ;
; 9.561 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a9~porta_address_reg5   ; DE2_Debug:BPctrl|Break_State2                                                                                                                                                                    ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.052     ; 5.419      ;
; 9.561 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a9~porta_address_reg6   ; DE2_Debug:BPctrl|Break_State2                                                                                                                                                                    ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.052     ; 5.419      ;
; 9.561 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a9~porta_address_reg7   ; DE2_Debug:BPctrl|Break_State2                                                                                                                                                                    ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.052     ; 5.419      ;
; 9.561 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a9~porta_address_reg8   ; DE2_Debug:BPctrl|Break_State2                                                                                                                                                                    ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.052     ; 5.419      ;
; 9.561 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a9~porta_address_reg9   ; DE2_Debug:BPctrl|Break_State2                                                                                                                                                                    ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.052     ; 5.419      ;
; 9.561 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a9~porta_address_reg10  ; DE2_Debug:BPctrl|Break_State2                                                                                                                                                                    ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.052     ; 5.419      ;
; 9.561 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a9~porta_address_reg11  ; DE2_Debug:BPctrl|Break_State2                                                                                                                                                                    ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.052     ; 5.419      ;
; 9.626 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a17~porta_we_reg        ; DE2_Debug:BPctrl|BPS[6]                                                                                                                                                                          ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.045     ; 5.361      ;
; 9.626 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a17~porta_address_reg0  ; DE2_Debug:BPctrl|BPS[6]                                                                                                                                                                          ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.045     ; 5.361      ;
; 9.626 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a17~porta_address_reg1  ; DE2_Debug:BPctrl|BPS[6]                                                                                                                                                                          ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.045     ; 5.361      ;
; 9.626 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a17~porta_address_reg2  ; DE2_Debug:BPctrl|BPS[6]                                                                                                                                                                          ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.045     ; 5.361      ;
; 9.626 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a17~porta_address_reg3  ; DE2_Debug:BPctrl|BPS[6]                                                                                                                                                                          ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.045     ; 5.361      ;
; 9.626 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a17~porta_address_reg4  ; DE2_Debug:BPctrl|BPS[6]                                                                                                                                                                          ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.045     ; 5.361      ;
; 9.626 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a17~porta_address_reg5  ; DE2_Debug:BPctrl|BPS[6]                                                                                                                                                                          ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.045     ; 5.361      ;
; 9.626 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a17~porta_address_reg6  ; DE2_Debug:BPctrl|BPS[6]                                                                                                                                                                          ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.045     ; 5.361      ;
; 9.626 ; SSRAM:ram1|altsyncram:RAM_rtl_0|altsyncram_8e41:auto_generated|ram_block1a17~porta_address_reg7  ; DE2_Debug:BPctrl|BPS[6]                                                                                                                                                                          ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 15.000       ; -0.045     ; 5.361      ;
+-------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'TCK'                                                                                                                                                                                                                                                                                            ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                                                ; To Node                        ; Launch Clock                           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; 9.124  ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:TXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|altsyncram_jqd1:FIFOram|altsyncram_ebj1:altsyncram1|q_a[2] ; USB_BLASTER:JTAG_ctrl|TDO      ; pll_33_MHz|altpll_component|pll|clk[0] ; TCK         ; 10.000       ; 1.196      ; 2.104      ;
; 9.170  ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:TXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|altsyncram_jqd1:FIFOram|altsyncram_ebj1:altsyncram1|q_a[0] ; USB_BLASTER:JTAG_ctrl|TDO      ; pll_33_MHz|altpll_component|pll|clk[0] ; TCK         ; 10.000       ; 1.196      ; 2.058      ;
; 9.172  ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:TXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|altsyncram_jqd1:FIFOram|altsyncram_ebj1:altsyncram1|q_a[3] ; USB_BLASTER:JTAG_ctrl|TDO      ; pll_33_MHz|altpll_component|pll|clk[0] ; TCK         ; 10.000       ; 1.196      ; 2.056      ;
; 9.197  ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:TXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|altsyncram_jqd1:FIFOram|altsyncram_ebj1:altsyncram1|q_a[6] ; USB_BLASTER:JTAG_ctrl|TDO      ; pll_33_MHz|altpll_component|pll|clk[0] ; TCK         ; 10.000       ; 1.196      ; 2.031      ;
; 9.232  ; USB_BLASTER:JTAG_ctrl|CMD[2]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[7] ; pll_33_MHz|altpll_component|pll|clk[0] ; TCK         ; 10.000       ; 1.236      ; 2.036      ;
; 9.232  ; USB_BLASTER:JTAG_ctrl|CMD[2]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[6] ; pll_33_MHz|altpll_component|pll|clk[0] ; TCK         ; 10.000       ; 1.236      ; 2.036      ;
; 9.232  ; USB_BLASTER:JTAG_ctrl|CMD[2]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[5] ; pll_33_MHz|altpll_component|pll|clk[0] ; TCK         ; 10.000       ; 1.236      ; 2.036      ;
; 9.232  ; USB_BLASTER:JTAG_ctrl|CMD[2]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[4] ; pll_33_MHz|altpll_component|pll|clk[0] ; TCK         ; 10.000       ; 1.236      ; 2.036      ;
; 9.232  ; USB_BLASTER:JTAG_ctrl|CMD[2]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[3] ; pll_33_MHz|altpll_component|pll|clk[0] ; TCK         ; 10.000       ; 1.236      ; 2.036      ;
; 9.232  ; USB_BLASTER:JTAG_ctrl|CMD[2]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[2] ; pll_33_MHz|altpll_component|pll|clk[0] ; TCK         ; 10.000       ; 1.236      ; 2.036      ;
; 9.232  ; USB_BLASTER:JTAG_ctrl|CMD[2]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[1] ; pll_33_MHz|altpll_component|pll|clk[0] ; TCK         ; 10.000       ; 1.236      ; 2.036      ;
; 9.232  ; USB_BLASTER:JTAG_ctrl|CMD[2]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; TCK         ; 10.000       ; 1.236      ; 2.036      ;
; 9.244  ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:TXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|altsyncram_jqd1:FIFOram|altsyncram_ebj1:altsyncram1|q_a[7] ; USB_BLASTER:JTAG_ctrl|TDO      ; pll_33_MHz|altpll_component|pll|clk[0] ; TCK         ; 10.000       ; 1.196      ; 1.984      ;
; 9.288  ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:TXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|altsyncram_jqd1:FIFOram|altsyncram_ebj1:altsyncram1|q_a[4] ; USB_BLASTER:JTAG_ctrl|TDO      ; pll_33_MHz|altpll_component|pll|clk[0] ; TCK         ; 10.000       ; 1.196      ; 1.940      ;
; 9.297  ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:TXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|altsyncram_jqd1:FIFOram|altsyncram_ebj1:altsyncram1|q_a[1] ; USB_BLASTER:JTAG_ctrl|TDO      ; pll_33_MHz|altpll_component|pll|clk[0] ; TCK         ; 10.000       ; 1.196      ; 1.931      ;
; 9.419  ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:TXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|altsyncram_jqd1:FIFOram|altsyncram_ebj1:altsyncram1|q_a[5] ; USB_BLASTER:JTAG_ctrl|TDO      ; pll_33_MHz|altpll_component|pll|clk[0] ; TCK         ; 10.000       ; 1.196      ; 1.809      ;
; 9.602  ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:TXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|empty_dff                                                  ; USB_BLASTER:JTAG_ctrl|TDO      ; pll_33_MHz|altpll_component|pll|clk[0] ; TCK         ; 10.000       ; 1.265      ; 1.695      ;
; 97.190 ; USB_BLASTER:JTAG_ctrl|tCont[0]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|TDO      ; TCK                                    ; TCK         ; 100.000      ; 0.000      ; 2.842      ;
; 98.037 ; USB_BLASTER:JTAG_ctrl|tCont[1]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|TDO      ; TCK                                    ; TCK         ; 100.000      ; 0.000      ; 1.995      ;
; 98.156 ; USB_BLASTER:JTAG_ctrl|rCont[0]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|RXD_r[7] ; TCK                                    ; TCK         ; 100.000      ; -0.068     ; 1.808      ;
; 98.156 ; USB_BLASTER:JTAG_ctrl|rCont[0]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|RXD_r[6] ; TCK                                    ; TCK         ; 100.000      ; -0.068     ; 1.808      ;
; 98.156 ; USB_BLASTER:JTAG_ctrl|rCont[0]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|RXD_r[5] ; TCK                                    ; TCK         ; 100.000      ; -0.068     ; 1.808      ;
; 98.156 ; USB_BLASTER:JTAG_ctrl|rCont[0]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|RXD_r[4] ; TCK                                    ; TCK         ; 100.000      ; -0.068     ; 1.808      ;
; 98.156 ; USB_BLASTER:JTAG_ctrl|rCont[0]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|RXD_r[3] ; TCK                                    ; TCK         ; 100.000      ; -0.068     ; 1.808      ;
; 98.156 ; USB_BLASTER:JTAG_ctrl|rCont[0]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|RXD_r[2] ; TCK                                    ; TCK         ; 100.000      ; -0.068     ; 1.808      ;
; 98.156 ; USB_BLASTER:JTAG_ctrl|rCont[0]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|RXD_r[1] ; TCK                                    ; TCK         ; 100.000      ; -0.068     ; 1.808      ;
; 98.156 ; USB_BLASTER:JTAG_ctrl|rCont[0]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|RXD_r[0] ; TCK                                    ; TCK         ; 100.000      ; -0.068     ; 1.808      ;
; 98.208 ; USB_BLASTER:JTAG_ctrl|rCont[1]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|RXD_r[7] ; TCK                                    ; TCK         ; 100.000      ; -0.068     ; 1.756      ;
; 98.208 ; USB_BLASTER:JTAG_ctrl|rCont[1]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|RXD_r[6] ; TCK                                    ; TCK         ; 100.000      ; -0.068     ; 1.756      ;
; 98.208 ; USB_BLASTER:JTAG_ctrl|rCont[1]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|RXD_r[5] ; TCK                                    ; TCK         ; 100.000      ; -0.068     ; 1.756      ;
; 98.208 ; USB_BLASTER:JTAG_ctrl|rCont[1]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|RXD_r[4] ; TCK                                    ; TCK         ; 100.000      ; -0.068     ; 1.756      ;
; 98.208 ; USB_BLASTER:JTAG_ctrl|rCont[1]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|RXD_r[3] ; TCK                                    ; TCK         ; 100.000      ; -0.068     ; 1.756      ;
; 98.208 ; USB_BLASTER:JTAG_ctrl|rCont[1]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|RXD_r[2] ; TCK                                    ; TCK         ; 100.000      ; -0.068     ; 1.756      ;
; 98.208 ; USB_BLASTER:JTAG_ctrl|rCont[1]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|RXD_r[1] ; TCK                                    ; TCK         ; 100.000      ; -0.068     ; 1.756      ;
; 98.208 ; USB_BLASTER:JTAG_ctrl|rCont[1]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|RXD_r[0] ; TCK                                    ; TCK         ; 100.000      ; -0.068     ; 1.756      ;
; 98.286 ; USB_BLASTER:JTAG_ctrl|rCont[2]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|RXD_r[7] ; TCK                                    ; TCK         ; 100.000      ; -0.068     ; 1.678      ;
; 98.286 ; USB_BLASTER:JTAG_ctrl|rCont[2]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|RXD_r[6] ; TCK                                    ; TCK         ; 100.000      ; -0.068     ; 1.678      ;
; 98.286 ; USB_BLASTER:JTAG_ctrl|rCont[2]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|RXD_r[5] ; TCK                                    ; TCK         ; 100.000      ; -0.068     ; 1.678      ;
; 98.286 ; USB_BLASTER:JTAG_ctrl|rCont[2]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|RXD_r[4] ; TCK                                    ; TCK         ; 100.000      ; -0.068     ; 1.678      ;
; 98.286 ; USB_BLASTER:JTAG_ctrl|rCont[2]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|RXD_r[3] ; TCK                                    ; TCK         ; 100.000      ; -0.068     ; 1.678      ;
; 98.286 ; USB_BLASTER:JTAG_ctrl|rCont[2]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|RXD_r[2] ; TCK                                    ; TCK         ; 100.000      ; -0.068     ; 1.678      ;
; 98.286 ; USB_BLASTER:JTAG_ctrl|rCont[2]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|RXD_r[1] ; TCK                                    ; TCK         ; 100.000      ; -0.068     ; 1.678      ;
; 98.286 ; USB_BLASTER:JTAG_ctrl|rCont[2]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|RXD_r[0] ; TCK                                    ; TCK         ; 100.000      ; -0.068     ; 1.678      ;
; 98.321 ; USB_BLASTER:JTAG_ctrl|RXD[5]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[7] ; TCK                                    ; TCK         ; 100.000      ; 0.005      ; 1.716      ;
; 98.321 ; USB_BLASTER:JTAG_ctrl|RXD[5]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[6] ; TCK                                    ; TCK         ; 100.000      ; 0.005      ; 1.716      ;
; 98.321 ; USB_BLASTER:JTAG_ctrl|RXD[5]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[5] ; TCK                                    ; TCK         ; 100.000      ; 0.005      ; 1.716      ;
; 98.321 ; USB_BLASTER:JTAG_ctrl|RXD[5]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[4] ; TCK                                    ; TCK         ; 100.000      ; 0.005      ; 1.716      ;
; 98.321 ; USB_BLASTER:JTAG_ctrl|RXD[5]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[3] ; TCK                                    ; TCK         ; 100.000      ; 0.005      ; 1.716      ;
; 98.321 ; USB_BLASTER:JTAG_ctrl|RXD[5]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[2] ; TCK                                    ; TCK         ; 100.000      ; 0.005      ; 1.716      ;
; 98.321 ; USB_BLASTER:JTAG_ctrl|RXD[5]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[1] ; TCK                                    ; TCK         ; 100.000      ; 0.005      ; 1.716      ;
; 98.321 ; USB_BLASTER:JTAG_ctrl|RXD[5]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[0] ; TCK                                    ; TCK         ; 100.000      ; 0.005      ; 1.716      ;
; 98.324 ; USB_BLASTER:JTAG_ctrl|RXD[4]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[7] ; TCK                                    ; TCK         ; 100.000      ; 0.005      ; 1.713      ;
; 98.324 ; USB_BLASTER:JTAG_ctrl|RXD[4]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[6] ; TCK                                    ; TCK         ; 100.000      ; 0.005      ; 1.713      ;
; 98.324 ; USB_BLASTER:JTAG_ctrl|RXD[4]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[5] ; TCK                                    ; TCK         ; 100.000      ; 0.005      ; 1.713      ;
; 98.324 ; USB_BLASTER:JTAG_ctrl|RXD[4]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[4] ; TCK                                    ; TCK         ; 100.000      ; 0.005      ; 1.713      ;
; 98.324 ; USB_BLASTER:JTAG_ctrl|RXD[4]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[3] ; TCK                                    ; TCK         ; 100.000      ; 0.005      ; 1.713      ;
; 98.324 ; USB_BLASTER:JTAG_ctrl|RXD[4]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[2] ; TCK                                    ; TCK         ; 100.000      ; 0.005      ; 1.713      ;
; 98.324 ; USB_BLASTER:JTAG_ctrl|RXD[4]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[1] ; TCK                                    ; TCK         ; 100.000      ; 0.005      ; 1.713      ;
; 98.324 ; USB_BLASTER:JTAG_ctrl|RXD[4]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[0] ; TCK                                    ; TCK         ; 100.000      ; 0.005      ; 1.713      ;
; 98.346 ; USB_BLASTER:JTAG_ctrl|RXD[7]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[7] ; TCK                                    ; TCK         ; 100.000      ; 0.005      ; 1.691      ;
; 98.346 ; USB_BLASTER:JTAG_ctrl|RXD[7]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[6] ; TCK                                    ; TCK         ; 100.000      ; 0.005      ; 1.691      ;
; 98.346 ; USB_BLASTER:JTAG_ctrl|RXD[7]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[5] ; TCK                                    ; TCK         ; 100.000      ; 0.005      ; 1.691      ;
; 98.346 ; USB_BLASTER:JTAG_ctrl|RXD[7]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[4] ; TCK                                    ; TCK         ; 100.000      ; 0.005      ; 1.691      ;
; 98.346 ; USB_BLASTER:JTAG_ctrl|RXD[7]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[3] ; TCK                                    ; TCK         ; 100.000      ; 0.005      ; 1.691      ;
; 98.346 ; USB_BLASTER:JTAG_ctrl|RXD[7]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[2] ; TCK                                    ; TCK         ; 100.000      ; 0.005      ; 1.691      ;
; 98.346 ; USB_BLASTER:JTAG_ctrl|RXD[7]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[1] ; TCK                                    ; TCK         ; 100.000      ; 0.005      ; 1.691      ;
; 98.346 ; USB_BLASTER:JTAG_ctrl|RXD[7]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[0] ; TCK                                    ; TCK         ; 100.000      ; 0.005      ; 1.691      ;
; 98.393 ; USB_BLASTER:JTAG_ctrl|RXD[3]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[7] ; TCK                                    ; TCK         ; 100.000      ; 0.005      ; 1.644      ;
; 98.393 ; USB_BLASTER:JTAG_ctrl|RXD[3]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[6] ; TCK                                    ; TCK         ; 100.000      ; 0.005      ; 1.644      ;
; 98.393 ; USB_BLASTER:JTAG_ctrl|RXD[3]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[5] ; TCK                                    ; TCK         ; 100.000      ; 0.005      ; 1.644      ;
; 98.393 ; USB_BLASTER:JTAG_ctrl|RXD[3]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[4] ; TCK                                    ; TCK         ; 100.000      ; 0.005      ; 1.644      ;
; 98.393 ; USB_BLASTER:JTAG_ctrl|RXD[3]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[3] ; TCK                                    ; TCK         ; 100.000      ; 0.005      ; 1.644      ;
; 98.393 ; USB_BLASTER:JTAG_ctrl|RXD[3]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[2] ; TCK                                    ; TCK         ; 100.000      ; 0.005      ; 1.644      ;
; 98.393 ; USB_BLASTER:JTAG_ctrl|RXD[3]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[1] ; TCK                                    ; TCK         ; 100.000      ; 0.005      ; 1.644      ;
; 98.393 ; USB_BLASTER:JTAG_ctrl|RXD[3]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[0] ; TCK                                    ; TCK         ; 100.000      ; 0.005      ; 1.644      ;
; 98.396 ; USB_BLASTER:JTAG_ctrl|RXD[0]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[7] ; TCK                                    ; TCK         ; 100.000      ; 0.005      ; 1.641      ;
; 98.396 ; USB_BLASTER:JTAG_ctrl|RXD[0]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[6] ; TCK                                    ; TCK         ; 100.000      ; 0.005      ; 1.641      ;
; 98.396 ; USB_BLASTER:JTAG_ctrl|RXD[0]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[5] ; TCK                                    ; TCK         ; 100.000      ; 0.005      ; 1.641      ;
; 98.396 ; USB_BLASTER:JTAG_ctrl|RXD[0]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[4] ; TCK                                    ; TCK         ; 100.000      ; 0.005      ; 1.641      ;
; 98.396 ; USB_BLASTER:JTAG_ctrl|RXD[0]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[3] ; TCK                                    ; TCK         ; 100.000      ; 0.005      ; 1.641      ;
; 98.396 ; USB_BLASTER:JTAG_ctrl|RXD[0]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[2] ; TCK                                    ; TCK         ; 100.000      ; 0.005      ; 1.641      ;
; 98.396 ; USB_BLASTER:JTAG_ctrl|RXD[0]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[1] ; TCK                                    ; TCK         ; 100.000      ; 0.005      ; 1.641      ;
; 98.396 ; USB_BLASTER:JTAG_ctrl|RXD[0]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[0] ; TCK                                    ; TCK         ; 100.000      ; 0.005      ; 1.641      ;
; 98.454 ; USB_BLASTER:JTAG_ctrl|RXD[6]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[7] ; TCK                                    ; TCK         ; 100.000      ; 0.005      ; 1.583      ;
; 98.454 ; USB_BLASTER:JTAG_ctrl|RXD[6]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[6] ; TCK                                    ; TCK         ; 100.000      ; 0.005      ; 1.583      ;
; 98.454 ; USB_BLASTER:JTAG_ctrl|RXD[6]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[5] ; TCK                                    ; TCK         ; 100.000      ; 0.005      ; 1.583      ;
; 98.454 ; USB_BLASTER:JTAG_ctrl|RXD[6]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[4] ; TCK                                    ; TCK         ; 100.000      ; 0.005      ; 1.583      ;
; 98.454 ; USB_BLASTER:JTAG_ctrl|RXD[6]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[3] ; TCK                                    ; TCK         ; 100.000      ; 0.005      ; 1.583      ;
; 98.454 ; USB_BLASTER:JTAG_ctrl|RXD[6]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[2] ; TCK                                    ; TCK         ; 100.000      ; 0.005      ; 1.583      ;
; 98.454 ; USB_BLASTER:JTAG_ctrl|RXD[6]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[1] ; TCK                                    ; TCK         ; 100.000      ; 0.005      ; 1.583      ;
; 98.454 ; USB_BLASTER:JTAG_ctrl|RXD[6]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[0] ; TCK                                    ; TCK         ; 100.000      ; 0.005      ; 1.583      ;
; 98.481 ; USB_BLASTER:JTAG_ctrl|RXD[2]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[7] ; TCK                                    ; TCK         ; 100.000      ; 0.005      ; 1.556      ;
; 98.481 ; USB_BLASTER:JTAG_ctrl|RXD[2]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[6] ; TCK                                    ; TCK         ; 100.000      ; 0.005      ; 1.556      ;
; 98.481 ; USB_BLASTER:JTAG_ctrl|RXD[2]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[5] ; TCK                                    ; TCK         ; 100.000      ; 0.005      ; 1.556      ;
; 98.481 ; USB_BLASTER:JTAG_ctrl|RXD[2]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[4] ; TCK                                    ; TCK         ; 100.000      ; 0.005      ; 1.556      ;
; 98.481 ; USB_BLASTER:JTAG_ctrl|RXD[2]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[3] ; TCK                                    ; TCK         ; 100.000      ; 0.005      ; 1.556      ;
; 98.481 ; USB_BLASTER:JTAG_ctrl|RXD[2]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[2] ; TCK                                    ; TCK         ; 100.000      ; 0.005      ; 1.556      ;
; 98.481 ; USB_BLASTER:JTAG_ctrl|RXD[2]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[1] ; TCK                                    ; TCK         ; 100.000      ; 0.005      ; 1.556      ;
; 98.481 ; USB_BLASTER:JTAG_ctrl|RXD[2]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[0] ; TCK                                    ; TCK         ; 100.000      ; 0.005      ; 1.556      ;
; 98.514 ; USB_BLASTER:JTAG_ctrl|RXD[1]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[7] ; TCK                                    ; TCK         ; 100.000      ; 0.005      ; 1.523      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+----------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'TCK'                                                                                                                                                                                                                                                                                            ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                                ; To Node                        ; Launch Clock                           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; 0.156 ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:TXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|empty_dff                                                  ; USB_BLASTER:JTAG_ctrl|TDO      ; pll_33_MHz|altpll_component|pll|clk[0] ; TCK         ; 0.000        ; 1.265      ; 1.573      ;
; 0.215 ; USB_BLASTER:JTAG_ctrl|rCont[0]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|rCont[0] ; TCK                                    ; TCK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; USB_BLASTER:JTAG_ctrl|rCont[1]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|rCont[1] ; TCK                                    ; TCK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; USB_BLASTER:JTAG_ctrl|rCont[2]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|rCont[2] ; TCK                                    ; TCK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; USB_BLASTER:JTAG_ctrl|RXD[1]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD[1]   ; TCK                                    ; TCK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; USB_BLASTER:JTAG_ctrl|RXD[2]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD[2]   ; TCK                                    ; TCK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; USB_BLASTER:JTAG_ctrl|RXD[0]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD[0]   ; TCK                                    ; TCK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; USB_BLASTER:JTAG_ctrl|RXD[3]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD[3]   ; TCK                                    ; TCK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; USB_BLASTER:JTAG_ctrl|RXD[6]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD[6]   ; TCK                                    ; TCK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; USB_BLASTER:JTAG_ctrl|RXD[5]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD[5]   ; TCK                                    ; TCK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; USB_BLASTER:JTAG_ctrl|RXD[7]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD[7]   ; TCK                                    ; TCK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; USB_BLASTER:JTAG_ctrl|RXD[4]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD[4]   ; TCK                                    ; TCK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; USB_BLASTER:JTAG_ctrl|tCont[0]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|tCont[0] ; TCK                                    ; TCK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; USB_BLASTER:JTAG_ctrl|tCont[1]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|tCont[1] ; TCK                                    ; TCK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; USB_BLASTER:JTAG_ctrl|tCont[2]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|tCont[2] ; TCK                                    ; TCK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.240 ; USB_BLASTER:JTAG_ctrl|rCont[1]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|rCont[2] ; TCK                                    ; TCK         ; 0.000        ; 0.000      ; 0.392      ;
; 0.243 ; USB_BLASTER:JTAG_ctrl|tCont[0]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|tCont[1] ; TCK                                    ; TCK         ; 0.000        ; 0.000      ; 0.395      ;
; 0.244 ; USB_BLASTER:JTAG_ctrl|rCont[0]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|rCont[1] ; TCK                                    ; TCK         ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; USB_BLASTER:JTAG_ctrl|tCont[0]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|tCont[2] ; TCK                                    ; TCK         ; 0.000        ; 0.000      ; 0.396      ;
; 0.287 ; USB_BLASTER:JTAG_ctrl|tCont[2]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|TDO      ; TCK                                    ; TCK         ; 0.000        ; 0.000      ; 0.439      ;
; 0.328 ; USB_BLASTER:JTAG_ctrl|RXD[5]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[5] ; TCK                                    ; TCK         ; 0.000        ; 0.005      ; 0.485      ;
; 0.333 ; USB_BLASTER:JTAG_ctrl|RXD[7]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[7] ; TCK                                    ; TCK         ; 0.000        ; 0.005      ; 0.490      ;
; 0.333 ; USB_BLASTER:JTAG_ctrl|RXD[3]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[3] ; TCK                                    ; TCK         ; 0.000        ; 0.005      ; 0.490      ;
; 0.338 ; USB_BLASTER:JTAG_ctrl|RXD[6]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[6] ; TCK                                    ; TCK         ; 0.000        ; 0.005      ; 0.495      ;
; 0.338 ; USB_BLASTER:JTAG_ctrl|RXD[0]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[0] ; TCK                                    ; TCK         ; 0.000        ; 0.005      ; 0.495      ;
; 0.339 ; USB_BLASTER:JTAG_ctrl|RXD[1]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[1] ; TCK                                    ; TCK         ; 0.000        ; 0.005      ; 0.496      ;
; 0.346 ; USB_BLASTER:JTAG_ctrl|RXD[4]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[4] ; TCK                                    ; TCK         ; 0.000        ; 0.005      ; 0.503      ;
; 0.358 ; USB_BLASTER:JTAG_ctrl|tCont[1]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|tCont[2] ; TCK                                    ; TCK         ; 0.000        ; 0.000      ; 0.510      ;
; 0.360 ; USB_BLASTER:JTAG_ctrl|rCont[0]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|rCont[2] ; TCK                                    ; TCK         ; 0.000        ; 0.000      ; 0.512      ;
; 0.409 ; USB_BLASTER:JTAG_ctrl|RXD[2]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[2] ; TCK                                    ; TCK         ; 0.000        ; 0.005      ; 0.566      ;
; 0.461 ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:TXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|altsyncram_jqd1:FIFOram|altsyncram_ebj1:altsyncram1|q_a[5] ; USB_BLASTER:JTAG_ctrl|TDO      ; pll_33_MHz|altpll_component|pll|clk[0] ; TCK         ; 0.000        ; 1.196      ; 1.809      ;
; 0.555 ; USB_BLASTER:JTAG_ctrl|rCont[2]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|RXD[0]   ; TCK                                    ; TCK         ; 0.000        ; -0.073     ; 0.634      ;
; 0.555 ; USB_BLASTER:JTAG_ctrl|rCont[2]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|RXD[6]   ; TCK                                    ; TCK         ; 0.000        ; -0.073     ; 0.634      ;
; 0.556 ; USB_BLASTER:JTAG_ctrl|rCont[2]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|RXD[2]   ; TCK                                    ; TCK         ; 0.000        ; -0.073     ; 0.635      ;
; 0.557 ; USB_BLASTER:JTAG_ctrl|rCont[2]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|RXD[1]   ; TCK                                    ; TCK         ; 0.000        ; -0.073     ; 0.636      ;
; 0.562 ; USB_BLASTER:JTAG_ctrl|rCont[0]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|RXD[5]   ; TCK                                    ; TCK         ; 0.000        ; -0.073     ; 0.641      ;
; 0.562 ; USB_BLASTER:JTAG_ctrl|rCont[0]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|RXD[4]   ; TCK                                    ; TCK         ; 0.000        ; -0.073     ; 0.641      ;
; 0.583 ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:TXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|altsyncram_jqd1:FIFOram|altsyncram_ebj1:altsyncram1|q_a[1] ; USB_BLASTER:JTAG_ctrl|TDO      ; pll_33_MHz|altpll_component|pll|clk[0] ; TCK         ; 0.000        ; 1.196      ; 1.931      ;
; 0.592 ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:TXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|altsyncram_jqd1:FIFOram|altsyncram_ebj1:altsyncram1|q_a[4] ; USB_BLASTER:JTAG_ctrl|TDO      ; pll_33_MHz|altpll_component|pll|clk[0] ; TCK         ; 0.000        ; 1.196      ; 1.940      ;
; 0.636 ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:TXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|altsyncram_jqd1:FIFOram|altsyncram_ebj1:altsyncram1|q_a[7] ; USB_BLASTER:JTAG_ctrl|TDO      ; pll_33_MHz|altpll_component|pll|clk[0] ; TCK         ; 0.000        ; 1.196      ; 1.984      ;
; 0.642 ; USB_BLASTER:JTAG_ctrl|rCont[2]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|RXD[3]   ; TCK                                    ; TCK         ; 0.000        ; -0.073     ; 0.721      ;
; 0.648 ; USB_BLASTER:JTAG_ctrl|CMD[2]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[7] ; pll_33_MHz|altpll_component|pll|clk[0] ; TCK         ; 0.000        ; 1.236      ; 2.036      ;
; 0.648 ; USB_BLASTER:JTAG_ctrl|CMD[2]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[6] ; pll_33_MHz|altpll_component|pll|clk[0] ; TCK         ; 0.000        ; 1.236      ; 2.036      ;
; 0.648 ; USB_BLASTER:JTAG_ctrl|CMD[2]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[5] ; pll_33_MHz|altpll_component|pll|clk[0] ; TCK         ; 0.000        ; 1.236      ; 2.036      ;
; 0.648 ; USB_BLASTER:JTAG_ctrl|CMD[2]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[4] ; pll_33_MHz|altpll_component|pll|clk[0] ; TCK         ; 0.000        ; 1.236      ; 2.036      ;
; 0.648 ; USB_BLASTER:JTAG_ctrl|CMD[2]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[3] ; pll_33_MHz|altpll_component|pll|clk[0] ; TCK         ; 0.000        ; 1.236      ; 2.036      ;
; 0.648 ; USB_BLASTER:JTAG_ctrl|CMD[2]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[2] ; pll_33_MHz|altpll_component|pll|clk[0] ; TCK         ; 0.000        ; 1.236      ; 2.036      ;
; 0.648 ; USB_BLASTER:JTAG_ctrl|CMD[2]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[1] ; pll_33_MHz|altpll_component|pll|clk[0] ; TCK         ; 0.000        ; 1.236      ; 2.036      ;
; 0.648 ; USB_BLASTER:JTAG_ctrl|CMD[2]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; TCK         ; 0.000        ; 1.236      ; 2.036      ;
; 0.683 ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:TXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|altsyncram_jqd1:FIFOram|altsyncram_ebj1:altsyncram1|q_a[6] ; USB_BLASTER:JTAG_ctrl|TDO      ; pll_33_MHz|altpll_component|pll|clk[0] ; TCK         ; 0.000        ; 1.196      ; 2.031      ;
; 0.704 ; USB_BLASTER:JTAG_ctrl|RXD[1]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|JTAG_out ; TCK                                    ; TCK         ; 0.000        ; 0.027      ; 0.883      ;
; 0.705 ; USB_BLASTER:JTAG_ctrl|RXD[1]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|JTAG_in  ; TCK                                    ; TCK         ; 0.000        ; 0.027      ; 0.884      ;
; 0.708 ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:TXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|altsyncram_jqd1:FIFOram|altsyncram_ebj1:altsyncram1|q_a[3] ; USB_BLASTER:JTAG_ctrl|TDO      ; pll_33_MHz|altpll_component|pll|clk[0] ; TCK         ; 0.000        ; 1.196      ; 2.056      ;
; 0.710 ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:TXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|altsyncram_jqd1:FIFOram|altsyncram_ebj1:altsyncram1|q_a[0] ; USB_BLASTER:JTAG_ctrl|TDO      ; pll_33_MHz|altpll_component|pll|clk[0] ; TCK         ; 0.000        ; 1.196      ; 2.058      ;
; 0.717 ; USB_BLASTER:JTAG_ctrl|rCont[2]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|RXD[7]   ; TCK                                    ; TCK         ; 0.000        ; -0.073     ; 0.796      ;
; 0.737 ; USB_BLASTER:JTAG_ctrl|RXD[2]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|JTAG_out ; TCK                                    ; TCK         ; 0.000        ; 0.027      ; 0.916      ;
; 0.738 ; USB_BLASTER:JTAG_ctrl|RXD[2]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|JTAG_in  ; TCK                                    ; TCK         ; 0.000        ; 0.027      ; 0.917      ;
; 0.756 ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:TXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|altsyncram_jqd1:FIFOram|altsyncram_ebj1:altsyncram1|q_a[2] ; USB_BLASTER:JTAG_ctrl|TDO      ; pll_33_MHz|altpll_component|pll|clk[0] ; TCK         ; 0.000        ; 1.196      ; 2.104      ;
; 0.779 ; USB_BLASTER:JTAG_ctrl|rCont[1]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|RXD[1]   ; TCK                                    ; TCK         ; 0.000        ; -0.073     ; 0.858      ;
; 0.783 ; USB_BLASTER:JTAG_ctrl|rCont[1]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|RXD[4]   ; TCK                                    ; TCK         ; 0.000        ; -0.073     ; 0.862      ;
; 0.787 ; USB_BLASTER:JTAG_ctrl|rCont[1]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|RXD[5]   ; TCK                                    ; TCK         ; 0.000        ; -0.073     ; 0.866      ;
; 0.795 ; USB_BLASTER:JTAG_ctrl|rCont[1]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|RXD[7]   ; TCK                                    ; TCK         ; 0.000        ; -0.073     ; 0.874      ;
; 0.806 ; USB_BLASTER:JTAG_ctrl|rCont[1]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|RXD[3]   ; TCK                                    ; TCK         ; 0.000        ; -0.073     ; 0.885      ;
; 0.810 ; USB_BLASTER:JTAG_ctrl|rCont[1]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|RXD[2]   ; TCK                                    ; TCK         ; 0.000        ; -0.073     ; 0.889      ;
; 0.812 ; USB_BLASTER:JTAG_ctrl|rCont[1]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|RXD[6]   ; TCK                                    ; TCK         ; 0.000        ; -0.073     ; 0.891      ;
; 0.822 ; USB_BLASTER:JTAG_ctrl|RXD[0]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|JTAG_out ; TCK                                    ; TCK         ; 0.000        ; 0.027      ; 1.001      ;
; 0.823 ; USB_BLASTER:JTAG_ctrl|RXD[0]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|JTAG_in  ; TCK                                    ; TCK         ; 0.000        ; 0.027      ; 1.002      ;
; 0.825 ; USB_BLASTER:JTAG_ctrl|RXD[3]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|JTAG_out ; TCK                                    ; TCK         ; 0.000        ; 0.027      ; 1.004      ;
; 0.826 ; USB_BLASTER:JTAG_ctrl|RXD[3]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|JTAG_in  ; TCK                                    ; TCK         ; 0.000        ; 0.027      ; 1.005      ;
; 0.839 ; USB_BLASTER:JTAG_ctrl|RXD[6]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|JTAG_in  ; TCK                                    ; TCK         ; 0.000        ; 0.027      ; 1.018      ;
; 0.844 ; USB_BLASTER:JTAG_ctrl|RXD[6]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|JTAG_out ; TCK                                    ; TCK         ; 0.000        ; 0.027      ; 1.023      ;
; 0.847 ; USB_BLASTER:JTAG_ctrl|rCont[0]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|RXD[7]   ; TCK                                    ; TCK         ; 0.000        ; -0.073     ; 0.926      ;
; 0.858 ; USB_BLASTER:JTAG_ctrl|rCont[0]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|RXD[1]   ; TCK                                    ; TCK         ; 0.000        ; -0.073     ; 0.937      ;
; 0.861 ; USB_BLASTER:JTAG_ctrl|rCont[2]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|RXD[4]   ; TCK                                    ; TCK         ; 0.000        ; -0.073     ; 0.940      ;
; 0.864 ; USB_BLASTER:JTAG_ctrl|rCont[0]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|RXD[2]   ; TCK                                    ; TCK         ; 0.000        ; -0.073     ; 0.943      ;
; 0.865 ; USB_BLASTER:JTAG_ctrl|rCont[2]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|RXD[5]   ; TCK                                    ; TCK         ; 0.000        ; -0.073     ; 0.944      ;
; 0.866 ; USB_BLASTER:JTAG_ctrl|rCont[0]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|RXD[3]   ; TCK                                    ; TCK         ; 0.000        ; -0.073     ; 0.945      ;
; 0.866 ; USB_BLASTER:JTAG_ctrl|rCont[0]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|RXD[6]   ; TCK                                    ; TCK         ; 0.000        ; -0.073     ; 0.945      ;
; 0.873 ; USB_BLASTER:JTAG_ctrl|rCont[1]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|RXD[0]   ; TCK                                    ; TCK         ; 0.000        ; -0.073     ; 0.952      ;
; 0.890 ; USB_BLASTER:JTAG_ctrl|rCont[2]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|JTAG_in  ; TCK                                    ; TCK         ; 0.000        ; -0.046     ; 0.996      ;
; 0.892 ; USB_BLASTER:JTAG_ctrl|rCont[2]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|JTAG_out ; TCK                                    ; TCK         ; 0.000        ; -0.046     ; 0.998      ;
; 0.947 ; USB_BLASTER:JTAG_ctrl|RXD[7]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|JTAG_in  ; TCK                                    ; TCK         ; 0.000        ; 0.027      ; 1.126      ;
; 0.952 ; USB_BLASTER:JTAG_ctrl|RXD[7]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|JTAG_out ; TCK                                    ; TCK         ; 0.000        ; 0.027      ; 1.131      ;
; 0.955 ; USB_BLASTER:JTAG_ctrl|rCont[0]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|RXD[0]   ; TCK                                    ; TCK         ; 0.000        ; -0.073     ; 1.034      ;
; 0.968 ; USB_BLASTER:JTAG_ctrl|rCont[1]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|JTAG_in  ; TCK                                    ; TCK         ; 0.000        ; -0.046     ; 1.074      ;
; 0.969 ; USB_BLASTER:JTAG_ctrl|RXD[4]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|JTAG_in  ; TCK                                    ; TCK         ; 0.000        ; 0.027      ; 1.148      ;
; 0.970 ; USB_BLASTER:JTAG_ctrl|rCont[1]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|JTAG_out ; TCK                                    ; TCK         ; 0.000        ; -0.046     ; 1.076      ;
; 0.972 ; USB_BLASTER:JTAG_ctrl|RXD[5]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|JTAG_in  ; TCK                                    ; TCK         ; 0.000        ; 0.027      ; 1.151      ;
; 0.974 ; USB_BLASTER:JTAG_ctrl|RXD[4]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|JTAG_out ; TCK                                    ; TCK         ; 0.000        ; 0.027      ; 1.153      ;
; 0.977 ; USB_BLASTER:JTAG_ctrl|RXD[5]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|JTAG_out ; TCK                                    ; TCK         ; 0.000        ; 0.027      ; 1.156      ;
; 1.020 ; USB_BLASTER:JTAG_ctrl|rCont[0]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|JTAG_in  ; TCK                                    ; TCK         ; 0.000        ; -0.046     ; 1.126      ;
; 1.022 ; USB_BLASTER:JTAG_ctrl|rCont[0]                                                                                                                                           ; USB_BLASTER:JTAG_ctrl|JTAG_out ; TCK                                    ; TCK         ; 0.000        ; -0.046     ; 1.128      ;
; 1.366 ; USB_BLASTER:JTAG_ctrl|RXD[1]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[7] ; TCK                                    ; TCK         ; 0.000        ; 0.005      ; 1.523      ;
; 1.366 ; USB_BLASTER:JTAG_ctrl|RXD[1]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[6] ; TCK                                    ; TCK         ; 0.000        ; 0.005      ; 1.523      ;
; 1.366 ; USB_BLASTER:JTAG_ctrl|RXD[1]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[5] ; TCK                                    ; TCK         ; 0.000        ; 0.005      ; 1.523      ;
; 1.366 ; USB_BLASTER:JTAG_ctrl|RXD[1]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[4] ; TCK                                    ; TCK         ; 0.000        ; 0.005      ; 1.523      ;
; 1.366 ; USB_BLASTER:JTAG_ctrl|RXD[1]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[3] ; TCK                                    ; TCK         ; 0.000        ; 0.005      ; 1.523      ;
; 1.366 ; USB_BLASTER:JTAG_ctrl|RXD[1]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[2] ; TCK                                    ; TCK         ; 0.000        ; 0.005      ; 1.523      ;
; 1.366 ; USB_BLASTER:JTAG_ctrl|RXD[1]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[0] ; TCK                                    ; TCK         ; 0.000        ; 0.005      ; 1.523      ;
; 1.399 ; USB_BLASTER:JTAG_ctrl|RXD[2]                                                                                                                                             ; USB_BLASTER:JTAG_ctrl|RXD_r[7] ; TCK                                    ; TCK         ; 0.000        ; 0.005      ; 1.556      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+----------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'pll_33_MHz|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                                                                                                                        ;
+-------+-------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                     ; To Node                                                                                                                       ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; 0.215 ; T51:core51|PCPaused[0]                                                                                                        ; T51:core51|PCPaused[0]                                                                                                        ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; T51:core51|PCPaused[1]                                                                                                        ; T51:core51|PCPaused[1]                                                                                                        ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; T51:core51|PCPaused[2]                                                                                                        ; T51:core51|PCPaused[2]                                                                                                        ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; T51:core51|Inst[4]                                                                                                            ; T51:core51|Inst[4]                                                                                                            ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; T51:core51|PC[10]                                                                                                             ; T51:core51|PC[10]                                                                                                             ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; T51:core51|PC[9]                                                                                                              ; T51:core51|PC[9]                                                                                                              ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; T51:core51|DPS_r                                                                                                              ; T51:core51|DPS_r                                                                                                              ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; T51:core51|break_in_progress                                                                                                  ; T51:core51|break_in_progress                                                                                                  ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; T51_UART:uart|Prescaler[0]                                                                                                    ; T51_UART:uart|Prescaler[0]                                                                                                    ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; T51_TC01:tc01|Prescaler[1]                                                                                                    ; T51_TC01:tc01|Prescaler[1]                                                                                                    ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; T51_TC01:tc01|Prescaler[3]                                                                                                    ; T51_TC01:tc01|Prescaler[3]                                                                                                    ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; T51_TC01:tc01|Prescaler[2]                                                                                                    ; T51_TC01:tc01|Prescaler[2]                                                                                                    ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; T51:core51|P2R[7]                                                                                                             ; T51:core51|P2R[7]                                                                                                             ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; T51:core51|PC[7]                                                                                                              ; T51:core51|PC[7]                                                                                                              ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; T51_TC2:tc2|Prescaler[1]                                                                                                      ; T51_TC2:tc2|Prescaler[1]                                                                                                      ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; T51_TC2:tc2|Prescaler[2]                                                                                                      ; T51_TC2:tc2|Prescaler[2]                                                                                                      ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; T51_TC2:tc2|TCON[6]                                                                                                           ; T51_TC2:tc2|TCON[6]                                                                                                           ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:TXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|full_dff        ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:TXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|full_dff        ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:TXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|usedw_is_0_dff  ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:TXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|usedw_is_0_dff  ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:RXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|usedw_is_0_dff  ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:RXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|usedw_is_0_dff  ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:RXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|full_dff        ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:RXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|full_dff        ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:RXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|rd_ptr_lsb      ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:RXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|rd_ptr_lsb      ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:RXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|low_addressa[8] ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:RXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|low_addressa[8] ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:RXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|low_addressa[7] ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:RXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|low_addressa[7] ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:RXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|low_addressa[6] ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:RXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|low_addressa[6] ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:RXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|low_addressa[5] ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:RXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|low_addressa[5] ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:RXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|low_addressa[4] ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:RXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|low_addressa[4] ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:RXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|low_addressa[3] ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:RXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|low_addressa[3] ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:RXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|low_addressa[2] ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:RXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|low_addressa[2] ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:RXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|low_addressa[1] ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:RXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|low_addressa[1] ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:RXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|low_addressa[0] ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:RXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|low_addressa[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; T51_UART:uart|BaudC1_g                                                                                                        ; T51_UART:uart|BaudC1_g                                                                                                        ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; T51_UART:uart|TX_Cnt[0]                                                                                                       ; T51_UART:uart|TX_Cnt[0]                                                                                                       ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; T51_UART:uart|TX_Cnt[1]                                                                                                       ; T51_UART:uart|TX_Cnt[1]                                                                                                       ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; T51_UART:uart|TX_Cnt[2]                                                                                                       ; T51_UART:uart|TX_Cnt[2]                                                                                                       ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; T51_UART:uart|TX_Cnt[3]                                                                                                       ; T51_UART:uart|TX_Cnt[3]                                                                                                       ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; T51_UART:uart|TX_Bit_Cnt[0]                                                                                                   ; T51_UART:uart|TX_Bit_Cnt[0]                                                                                                   ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; T51_UART:uart|TX_Bit_Cnt[3]                                                                                                   ; T51_UART:uart|TX_Bit_Cnt[3]                                                                                                   ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; T51_UART:uart|TX_Bit_Cnt[2]                                                                                                   ; T51_UART:uart|TX_Bit_Cnt[2]                                                                                                   ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; T51_UART:uart|TX_Start                                                                                                        ; T51_UART:uart|TX_Start                                                                                                        ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; T51_UART:uart|Prescaler[2]                                                                                                    ; T51_UART:uart|Prescaler[2]                                                                                                    ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; T51_UART:uart|Prescaler[1]                                                                                                    ; T51_UART:uart|Prescaler[1]                                                                                                    ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; T51_UART:uart|Samples[1]                                                                                                      ; T51_UART:uart|Samples[1]                                                                                                      ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; T51_UART:uart|RX_Filtered                                                                                                     ; T51_UART:uart|RX_Filtered                                                                                                     ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; T51_UART:uart|Bit_Phase[0]                                                                                                    ; T51_UART:uart|Bit_Phase[0]                                                                                                    ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; T51_UART:uart|Bit_Phase[1]                                                                                                    ; T51_UART:uart|Bit_Phase[1]                                                                                                    ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; T51_UART:uart|Bit_Phase[2]                                                                                                    ; T51_UART:uart|Bit_Phase[2]                                                                                                    ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; T51_UART:uart|Bit_Phase[3]                                                                                                    ; T51_UART:uart|Bit_Phase[3]                                                                                                    ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; T51_UART:uart|RX_Bit_Cnt[1]                                                                                                   ; T51_UART:uart|RX_Bit_Cnt[1]                                                                                                   ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; T51_UART:uart|RX_Bit_Cnt[2]                                                                                                   ; T51_UART:uart|RX_Bit_Cnt[2]                                                                                                   ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; T51_UART:uart|RX_Bit_Cnt[0]                                                                                                   ; T51_UART:uart|RX_Bit_Cnt[0]                                                                                                   ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; T51_UART:uart|RX_Bit_Cnt[3]                                                                                                   ; T51_UART:uart|RX_Bit_Cnt[3]                                                                                                   ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; T51_UART:uart|RX_ShiftReg[8]                                                                                                  ; T51_UART:uart|RX_ShiftReg[8]                                                                                                  ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; T51_UART:uart|SCON[0]                                                                                                         ; T51_UART:uart|SCON[0]                                                                                                         ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; T51_UART:uart|TX_ShiftReg[8]                                                                                                  ; T51_UART:uart|TX_ShiftReg[8]                                                                                                  ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; T51_UART:uart|RX_ShiftReg[7]                                                                                                  ; T51_UART:uart|RX_ShiftReg[7]                                                                                                  ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; T51_UART:uart|SCON[1]                                                                                                         ; T51_UART:uart|SCON[1]                                                                                                         ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; T51:core51|HPInt                                                                                                              ; T51:core51|HPInt                                                                                                              ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; T51:core51|LPInt                                                                                                              ; T51:core51|LPInt                                                                                                              ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; T51:core51|IPending                                                                                                           ; T51:core51|IPending                                                                                                           ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; T51_UART:uart|RXD_O                                                                                                           ; T51_UART:uart|RXD_O                                                                                                           ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; T51:core51|P2R[2]                                                                                                             ; T51:core51|P2R[2]                                                                                                             ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; T51:core51|P2R[1]                                                                                                             ; T51:core51|P2R[1]                                                                                                             ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; T51:core51|P2R[3]                                                                                                             ; T51:core51|P2R[3]                                                                                                             ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; T51:core51|PC[6]                                                                                                              ; T51:core51|PC[6]                                                                                                              ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; T51:core51|P2R[4]                                                                                                             ; T51:core51|P2R[4]                                                                                                             ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; T51:core51|T51_ALU:alu|T51_MD:md|Cnt[0]                                                                                       ; T51:core51|T51_ALU:alu|T51_MD:md|Cnt[0]                                                                                       ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; T51:core51|T51_ALU:alu|T51_MD:md|Cnt[1]                                                                                       ; T51:core51|T51_ALU:alu|T51_MD:md|Cnt[1]                                                                                       ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; T51:core51|T51_ALU:alu|T51_MD:md|Cnt[2]                                                                                       ; T51:core51|T51_ALU:alu|T51_MD:md|Cnt[2]                                                                                       ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; T51:core51|PC[5]                                                                                                              ; T51:core51|PC[5]                                                                                                              ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; T51:core51|P2R[6]                                                                                                             ; T51:core51|P2R[6]                                                                                                             ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; T51:core51|P2R[5]                                                                                                             ; T51:core51|P2R[5]                                                                                                             ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; T51:core51|PC[4]                                                                                                              ; T51:core51|PC[4]                                                                                                              ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:TXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|dffe_af                              ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:TXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|dffe_af                              ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; T51:core51|PC[3]                                                                                                              ; T51:core51|PC[3]                                                                                                              ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:RXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|dffe_af                              ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:RXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|dffe_af                              ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; T51:core51|PC[2]                                                                                                              ; T51:core51|PC[2]                                                                                                              ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; T51:core51|PC[8]                                                                                                              ; T51:core51|PC[8]                                                                                                              ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; T51:core51|PC[1]                                                                                                              ; T51:core51|PC[1]                                                                                                              ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; T51:core51|P2R[0]                                                                                                             ; T51:core51|P2R[0]                                                                                                             ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; T51:core51|PC[0]                                                                                                              ; T51:core51|PC[0]                                                                                                              ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; T51:core51|ICall                                                                                                              ; T51:core51|ICall                                                                                                              ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; T51:core51|T51_ALU:alu|T51_MD:md|Div_Q[15]                                                                                    ; T51:core51|T51_ALU:alu|T51_MD:md|Div_Q[15]                                                                                    ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; T51:core51|FCycle[1]                                                                                                          ; T51:core51|FCycle[1]                                                                                                          ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; T51:core51|FCycle[0]                                                                                                          ; T51:core51|FCycle[0]                                                                                                          ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:TXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|low_addressa[8] ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:TXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|low_addressa[8] ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:TXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|rd_ptr_lsb      ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:TXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|rd_ptr_lsb      ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:TXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|low_addressa[7] ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:TXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|low_addressa[7] ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:TXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|low_addressa[6] ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:TXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|low_addressa[6] ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:TXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|low_addressa[5] ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:TXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|low_addressa[5] ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:TXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|low_addressa[4] ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:TXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|low_addressa[4] ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:TXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|low_addressa[3] ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:TXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|low_addressa[3] ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:TXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|low_addressa[2] ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:TXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|low_addressa[2] ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:TXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|low_addressa[1] ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:TXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|low_addressa[1] ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:TXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|low_addressa[0] ; USB_BLASTER:JTAG_ctrl|DE2_Fifo:TXFIFO|scfifo:scfifo_component|scfifo_3r51:auto_generated|a_dpfifo_vc31:dpfifo|low_addressa[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; USB_BLASTER:JTAG_ctrl|TX_FIFO_State2[0]                                                                                       ; USB_BLASTER:JTAG_ctrl|TX_FIFO_State2[0]                                                                                       ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; USB_BLASTER:JTAG_ctrl|TX_FIFO_State2[1]                                                                                       ; USB_BLASTER:JTAG_ctrl|TX_FIFO_State2[1]                                                                                       ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; USB_BLASTER:JTAG_ctrl|tx_rdreq                                                                                                ; USB_BLASTER:JTAG_ctrl|tx_rdreq                                                                                                ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; USB_BLASTER:JTAG_ctrl|TX_FIFO_State[1]                                                                                        ; USB_BLASTER:JTAG_ctrl|TX_FIFO_State[1]                                                                                        ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; USB_BLASTER:JTAG_ctrl|TX_FIFO_State[0]                                                                                        ; USB_BLASTER:JTAG_ctrl|TX_FIFO_State[0]                                                                                        ; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
+-------+-------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'TCK'                                                                                                                                            ;
+-------+------------------------------+--------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                        ; Launch Clock                           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+--------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; 9.502 ; USB_BLASTER:JTAG_ctrl|CMD[2] ; USB_BLASTER:JTAG_ctrl|rCont[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; TCK         ; 10.000       ; 1.304      ; 1.834      ;
; 9.502 ; USB_BLASTER:JTAG_ctrl|CMD[2] ; USB_BLASTER:JTAG_ctrl|rCont[1] ; pll_33_MHz|altpll_component|pll|clk[0] ; TCK         ; 10.000       ; 1.304      ; 1.834      ;
; 9.502 ; USB_BLASTER:JTAG_ctrl|CMD[2] ; USB_BLASTER:JTAG_ctrl|rCont[2] ; pll_33_MHz|altpll_component|pll|clk[0] ; TCK         ; 10.000       ; 1.304      ; 1.834      ;
; 9.681 ; USB_BLASTER:JTAG_ctrl|CMD[2] ; USB_BLASTER:JTAG_ctrl|JTAG_out ; pll_33_MHz|altpll_component|pll|clk[0] ; TCK         ; 10.000       ; 1.258      ; 1.609      ;
; 9.681 ; USB_BLASTER:JTAG_ctrl|CMD[2] ; USB_BLASTER:JTAG_ctrl|JTAG_in  ; pll_33_MHz|altpll_component|pll|clk[0] ; TCK         ; 10.000       ; 1.258      ; 1.609      ;
; 9.684 ; USB_BLASTER:JTAG_ctrl|CMD[3] ; USB_BLASTER:JTAG_ctrl|tCont[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; TCK         ; 10.000       ; 1.236      ; 1.584      ;
; 9.684 ; USB_BLASTER:JTAG_ctrl|CMD[3] ; USB_BLASTER:JTAG_ctrl|tCont[1] ; pll_33_MHz|altpll_component|pll|clk[0] ; TCK         ; 10.000       ; 1.236      ; 1.584      ;
; 9.684 ; USB_BLASTER:JTAG_ctrl|CMD[3] ; USB_BLASTER:JTAG_ctrl|tCont[2] ; pll_33_MHz|altpll_component|pll|clk[0] ; TCK         ; 10.000       ; 1.236      ; 1.584      ;
; 9.684 ; USB_BLASTER:JTAG_ctrl|CMD[3] ; USB_BLASTER:JTAG_ctrl|TDO      ; pll_33_MHz|altpll_component|pll|clk[0] ; TCK         ; 10.000       ; 1.236      ; 1.584      ;
; 9.700 ; USB_BLASTER:JTAG_ctrl|CMD[3] ; USB_BLASTER:JTAG_ctrl|CMD[1]   ; pll_33_MHz|altpll_component|pll|clk[0] ; TCK         ; 10.000       ; 1.565      ; 1.897      ;
+-------+------------------------------+--------------------------------+----------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'TCK'                                                                                                                                             ;
+-------+------------------------------+--------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                        ; Launch Clock                           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+--------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; 0.180 ; USB_BLASTER:JTAG_ctrl|CMD[3] ; USB_BLASTER:JTAG_ctrl|CMD[1]   ; pll_33_MHz|altpll_component|pll|clk[0] ; TCK         ; 0.000        ; 1.565      ; 1.897      ;
; 0.196 ; USB_BLASTER:JTAG_ctrl|CMD[3] ; USB_BLASTER:JTAG_ctrl|tCont[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; TCK         ; 0.000        ; 1.236      ; 1.584      ;
; 0.196 ; USB_BLASTER:JTAG_ctrl|CMD[3] ; USB_BLASTER:JTAG_ctrl|tCont[1] ; pll_33_MHz|altpll_component|pll|clk[0] ; TCK         ; 0.000        ; 1.236      ; 1.584      ;
; 0.196 ; USB_BLASTER:JTAG_ctrl|CMD[3] ; USB_BLASTER:JTAG_ctrl|tCont[2] ; pll_33_MHz|altpll_component|pll|clk[0] ; TCK         ; 0.000        ; 1.236      ; 1.584      ;
; 0.196 ; USB_BLASTER:JTAG_ctrl|CMD[3] ; USB_BLASTER:JTAG_ctrl|TDO      ; pll_33_MHz|altpll_component|pll|clk[0] ; TCK         ; 0.000        ; 1.236      ; 1.584      ;
; 0.199 ; USB_BLASTER:JTAG_ctrl|CMD[2] ; USB_BLASTER:JTAG_ctrl|JTAG_out ; pll_33_MHz|altpll_component|pll|clk[0] ; TCK         ; 0.000        ; 1.258      ; 1.609      ;
; 0.199 ; USB_BLASTER:JTAG_ctrl|CMD[2] ; USB_BLASTER:JTAG_ctrl|JTAG_in  ; pll_33_MHz|altpll_component|pll|clk[0] ; TCK         ; 0.000        ; 1.258      ; 1.609      ;
; 0.378 ; USB_BLASTER:JTAG_ctrl|CMD[2] ; USB_BLASTER:JTAG_ctrl|rCont[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; TCK         ; 0.000        ; 1.304      ; 1.834      ;
; 0.378 ; USB_BLASTER:JTAG_ctrl|CMD[2] ; USB_BLASTER:JTAG_ctrl|rCont[1] ; pll_33_MHz|altpll_component|pll|clk[0] ; TCK         ; 0.000        ; 1.304      ; 1.834      ;
; 0.378 ; USB_BLASTER:JTAG_ctrl|CMD[2] ; USB_BLASTER:JTAG_ctrl|rCont[2] ; pll_33_MHz|altpll_component|pll|clk[0] ; TCK         ; 0.000        ; 1.304      ; 1.834      ;
+-------+------------------------------+--------------------------------+----------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                                   ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout                         ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout                         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pll_33_MHz|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pll_33_MHz|altpll_component|pll|inclk[0] ;
; 17.620 ; 20.000       ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                 ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'pll_33_MHz|altpll_component|pll|clk[0]'                                                                                                                                                                                ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                  ; Clock Edge ; Target                                                                                                                                ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------+
; 12.223 ; 15.000       ; 2.777          ; High Pulse Width ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a0~porta_address_reg0  ;
; 12.223 ; 15.000       ; 2.777          ; Low Pulse Width  ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a0~porta_address_reg0  ;
; 12.223 ; 15.000       ; 2.777          ; High Pulse Width ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a0~porta_address_reg1  ;
; 12.223 ; 15.000       ; 2.777          ; Low Pulse Width  ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a0~porta_address_reg1  ;
; 12.223 ; 15.000       ; 2.777          ; High Pulse Width ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a0~porta_address_reg10 ;
; 12.223 ; 15.000       ; 2.777          ; Low Pulse Width  ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a0~porta_address_reg10 ;
; 12.223 ; 15.000       ; 2.777          ; High Pulse Width ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a0~porta_address_reg11 ;
; 12.223 ; 15.000       ; 2.777          ; Low Pulse Width  ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a0~porta_address_reg11 ;
; 12.223 ; 15.000       ; 2.777          ; High Pulse Width ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a0~porta_address_reg2  ;
; 12.223 ; 15.000       ; 2.777          ; Low Pulse Width  ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a0~porta_address_reg2  ;
; 12.223 ; 15.000       ; 2.777          ; High Pulse Width ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a0~porta_address_reg3  ;
; 12.223 ; 15.000       ; 2.777          ; Low Pulse Width  ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a0~porta_address_reg3  ;
; 12.223 ; 15.000       ; 2.777          ; High Pulse Width ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a0~porta_address_reg4  ;
; 12.223 ; 15.000       ; 2.777          ; Low Pulse Width  ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a0~porta_address_reg4  ;
; 12.223 ; 15.000       ; 2.777          ; High Pulse Width ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a0~porta_address_reg5  ;
; 12.223 ; 15.000       ; 2.777          ; Low Pulse Width  ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a0~porta_address_reg5  ;
; 12.223 ; 15.000       ; 2.777          ; High Pulse Width ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a0~porta_address_reg6  ;
; 12.223 ; 15.000       ; 2.777          ; Low Pulse Width  ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a0~porta_address_reg6  ;
; 12.223 ; 15.000       ; 2.777          ; High Pulse Width ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a0~porta_address_reg7  ;
; 12.223 ; 15.000       ; 2.777          ; Low Pulse Width  ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a0~porta_address_reg7  ;
; 12.223 ; 15.000       ; 2.777          ; High Pulse Width ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a0~porta_address_reg8  ;
; 12.223 ; 15.000       ; 2.777          ; Low Pulse Width  ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a0~porta_address_reg8  ;
; 12.223 ; 15.000       ; 2.777          ; High Pulse Width ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a0~porta_address_reg9  ;
; 12.223 ; 15.000       ; 2.777          ; Low Pulse Width  ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a0~porta_address_reg9  ;
; 12.223 ; 15.000       ; 2.777          ; High Pulse Width ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a1~porta_address_reg0  ;
; 12.223 ; 15.000       ; 2.777          ; Low Pulse Width  ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a1~porta_address_reg0  ;
; 12.223 ; 15.000       ; 2.777          ; High Pulse Width ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a1~porta_address_reg1  ;
; 12.223 ; 15.000       ; 2.777          ; Low Pulse Width  ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a1~porta_address_reg1  ;
; 12.223 ; 15.000       ; 2.777          ; High Pulse Width ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a1~porta_address_reg10 ;
; 12.223 ; 15.000       ; 2.777          ; Low Pulse Width  ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a1~porta_address_reg10 ;
; 12.223 ; 15.000       ; 2.777          ; High Pulse Width ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a1~porta_address_reg11 ;
; 12.223 ; 15.000       ; 2.777          ; Low Pulse Width  ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a1~porta_address_reg11 ;
; 12.223 ; 15.000       ; 2.777          ; High Pulse Width ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a1~porta_address_reg2  ;
; 12.223 ; 15.000       ; 2.777          ; Low Pulse Width  ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a1~porta_address_reg2  ;
; 12.223 ; 15.000       ; 2.777          ; High Pulse Width ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a1~porta_address_reg3  ;
; 12.223 ; 15.000       ; 2.777          ; Low Pulse Width  ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a1~porta_address_reg3  ;
; 12.223 ; 15.000       ; 2.777          ; High Pulse Width ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a1~porta_address_reg4  ;
; 12.223 ; 15.000       ; 2.777          ; Low Pulse Width  ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a1~porta_address_reg4  ;
; 12.223 ; 15.000       ; 2.777          ; High Pulse Width ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a1~porta_address_reg5  ;
; 12.223 ; 15.000       ; 2.777          ; Low Pulse Width  ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a1~porta_address_reg5  ;
; 12.223 ; 15.000       ; 2.777          ; High Pulse Width ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a1~porta_address_reg6  ;
; 12.223 ; 15.000       ; 2.777          ; Low Pulse Width  ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a1~porta_address_reg6  ;
; 12.223 ; 15.000       ; 2.777          ; High Pulse Width ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a1~porta_address_reg7  ;
; 12.223 ; 15.000       ; 2.777          ; Low Pulse Width  ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a1~porta_address_reg7  ;
; 12.223 ; 15.000       ; 2.777          ; High Pulse Width ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a1~porta_address_reg8  ;
; 12.223 ; 15.000       ; 2.777          ; Low Pulse Width  ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a1~porta_address_reg8  ;
; 12.223 ; 15.000       ; 2.777          ; High Pulse Width ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a1~porta_address_reg9  ;
; 12.223 ; 15.000       ; 2.777          ; Low Pulse Width  ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a1~porta_address_reg9  ;
; 12.223 ; 15.000       ; 2.777          ; High Pulse Width ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a2~porta_address_reg0  ;
; 12.223 ; 15.000       ; 2.777          ; Low Pulse Width  ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a2~porta_address_reg0  ;
; 12.223 ; 15.000       ; 2.777          ; High Pulse Width ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a2~porta_address_reg1  ;
; 12.223 ; 15.000       ; 2.777          ; Low Pulse Width  ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a2~porta_address_reg1  ;
; 12.223 ; 15.000       ; 2.777          ; High Pulse Width ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a2~porta_address_reg10 ;
; 12.223 ; 15.000       ; 2.777          ; Low Pulse Width  ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a2~porta_address_reg10 ;
; 12.223 ; 15.000       ; 2.777          ; High Pulse Width ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a2~porta_address_reg11 ;
; 12.223 ; 15.000       ; 2.777          ; Low Pulse Width  ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a2~porta_address_reg11 ;
; 12.223 ; 15.000       ; 2.777          ; High Pulse Width ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a2~porta_address_reg2  ;
; 12.223 ; 15.000       ; 2.777          ; Low Pulse Width  ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a2~porta_address_reg2  ;
; 12.223 ; 15.000       ; 2.777          ; High Pulse Width ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a2~porta_address_reg3  ;
; 12.223 ; 15.000       ; 2.777          ; Low Pulse Width  ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a2~porta_address_reg3  ;
; 12.223 ; 15.000       ; 2.777          ; High Pulse Width ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a2~porta_address_reg4  ;
; 12.223 ; 15.000       ; 2.777          ; Low Pulse Width  ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a2~porta_address_reg4  ;
; 12.223 ; 15.000       ; 2.777          ; High Pulse Width ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a2~porta_address_reg5  ;
; 12.223 ; 15.000       ; 2.777          ; Low Pulse Width  ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a2~porta_address_reg5  ;
; 12.223 ; 15.000       ; 2.777          ; High Pulse Width ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a2~porta_address_reg6  ;
; 12.223 ; 15.000       ; 2.777          ; Low Pulse Width  ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a2~porta_address_reg6  ;
; 12.223 ; 15.000       ; 2.777          ; High Pulse Width ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a2~porta_address_reg7  ;
; 12.223 ; 15.000       ; 2.777          ; Low Pulse Width  ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a2~porta_address_reg7  ;
; 12.223 ; 15.000       ; 2.777          ; High Pulse Width ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a2~porta_address_reg8  ;
; 12.223 ; 15.000       ; 2.777          ; Low Pulse Width  ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a2~porta_address_reg8  ;
; 12.223 ; 15.000       ; 2.777          ; High Pulse Width ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a2~porta_address_reg9  ;
; 12.223 ; 15.000       ; 2.777          ; Low Pulse Width  ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a2~porta_address_reg9  ;
; 12.223 ; 15.000       ; 2.777          ; High Pulse Width ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a3~porta_address_reg0  ;
; 12.223 ; 15.000       ; 2.777          ; Low Pulse Width  ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a3~porta_address_reg0  ;
; 12.223 ; 15.000       ; 2.777          ; High Pulse Width ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a3~porta_address_reg1  ;
; 12.223 ; 15.000       ; 2.777          ; Low Pulse Width  ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a3~porta_address_reg1  ;
; 12.223 ; 15.000       ; 2.777          ; High Pulse Width ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a3~porta_address_reg10 ;
; 12.223 ; 15.000       ; 2.777          ; Low Pulse Width  ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a3~porta_address_reg10 ;
; 12.223 ; 15.000       ; 2.777          ; High Pulse Width ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a3~porta_address_reg11 ;
; 12.223 ; 15.000       ; 2.777          ; Low Pulse Width  ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a3~porta_address_reg11 ;
; 12.223 ; 15.000       ; 2.777          ; High Pulse Width ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a3~porta_address_reg2  ;
; 12.223 ; 15.000       ; 2.777          ; Low Pulse Width  ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a3~porta_address_reg2  ;
; 12.223 ; 15.000       ; 2.777          ; High Pulse Width ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a3~porta_address_reg3  ;
; 12.223 ; 15.000       ; 2.777          ; Low Pulse Width  ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a3~porta_address_reg3  ;
; 12.223 ; 15.000       ; 2.777          ; High Pulse Width ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a3~porta_address_reg4  ;
; 12.223 ; 15.000       ; 2.777          ; Low Pulse Width  ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a3~porta_address_reg4  ;
; 12.223 ; 15.000       ; 2.777          ; High Pulse Width ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a3~porta_address_reg5  ;
; 12.223 ; 15.000       ; 2.777          ; Low Pulse Width  ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a3~porta_address_reg5  ;
; 12.223 ; 15.000       ; 2.777          ; High Pulse Width ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a3~porta_address_reg6  ;
; 12.223 ; 15.000       ; 2.777          ; Low Pulse Width  ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a3~porta_address_reg6  ;
; 12.223 ; 15.000       ; 2.777          ; High Pulse Width ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a3~porta_address_reg7  ;
; 12.223 ; 15.000       ; 2.777          ; Low Pulse Width  ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a3~porta_address_reg7  ;
; 12.223 ; 15.000       ; 2.777          ; High Pulse Width ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a3~porta_address_reg8  ;
; 12.223 ; 15.000       ; 2.777          ; Low Pulse Width  ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a3~porta_address_reg8  ;
; 12.223 ; 15.000       ; 2.777          ; High Pulse Width ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a3~porta_address_reg9  ;
; 12.223 ; 15.000       ; 2.777          ; Low Pulse Width  ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a3~porta_address_reg9  ;
; 12.223 ; 15.000       ; 2.777          ; High Pulse Width ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a4~porta_address_reg0  ;
; 12.223 ; 15.000       ; 2.777          ; Low Pulse Width  ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a4~porta_address_reg0  ;
; 12.223 ; 15.000       ; 2.777          ; High Pulse Width ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a4~porta_address_reg1  ;
; 12.223 ; 15.000       ; 2.777          ; Low Pulse Width  ; pll_33_MHz|altpll_component|pll|clk[0] ; Rise       ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_16a1:auto_generated|altsyncram_la92:altsyncram1|ram_block3a4~porta_address_reg1  ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'TCK'                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; TCK   ; Rise       ; USB_BLASTER:JTAG_ctrl|CMD[1]   ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; TCK   ; Rise       ; USB_BLASTER:JTAG_ctrl|CMD[1]   ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; TCK   ; Rise       ; USB_BLASTER:JTAG_ctrl|JTAG_in  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; TCK   ; Rise       ; USB_BLASTER:JTAG_ctrl|JTAG_in  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; TCK   ; Rise       ; USB_BLASTER:JTAG_ctrl|JTAG_out ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; TCK   ; Rise       ; USB_BLASTER:JTAG_ctrl|JTAG_out ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; TCK   ; Rise       ; USB_BLASTER:JTAG_ctrl|RXD[0]   ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; TCK   ; Rise       ; USB_BLASTER:JTAG_ctrl|RXD[0]   ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; TCK   ; Rise       ; USB_BLASTER:JTAG_ctrl|RXD[1]   ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; TCK   ; Rise       ; USB_BLASTER:JTAG_ctrl|RXD[1]   ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; TCK   ; Rise       ; USB_BLASTER:JTAG_ctrl|RXD[2]   ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; TCK   ; Rise       ; USB_BLASTER:JTAG_ctrl|RXD[2]   ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; TCK   ; Rise       ; USB_BLASTER:JTAG_ctrl|RXD[3]   ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; TCK   ; Rise       ; USB_BLASTER:JTAG_ctrl|RXD[3]   ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; TCK   ; Rise       ; USB_BLASTER:JTAG_ctrl|RXD[4]   ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; TCK   ; Rise       ; USB_BLASTER:JTAG_ctrl|RXD[4]   ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; TCK   ; Rise       ; USB_BLASTER:JTAG_ctrl|RXD[5]   ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; TCK   ; Rise       ; USB_BLASTER:JTAG_ctrl|RXD[5]   ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; TCK   ; Rise       ; USB_BLASTER:JTAG_ctrl|RXD[6]   ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; TCK   ; Rise       ; USB_BLASTER:JTAG_ctrl|RXD[6]   ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; TCK   ; Rise       ; USB_BLASTER:JTAG_ctrl|RXD[7]   ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; TCK   ; Rise       ; USB_BLASTER:JTAG_ctrl|RXD[7]   ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; TCK   ; Rise       ; USB_BLASTER:JTAG_ctrl|RXD_r[0] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; TCK   ; Rise       ; USB_BLASTER:JTAG_ctrl|RXD_r[0] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; TCK   ; Rise       ; USB_BLASTER:JTAG_ctrl|RXD_r[1] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; TCK   ; Rise       ; USB_BLASTER:JTAG_ctrl|RXD_r[1] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; TCK   ; Rise       ; USB_BLASTER:JTAG_ctrl|RXD_r[2] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; TCK   ; Rise       ; USB_BLASTER:JTAG_ctrl|RXD_r[2] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; TCK   ; Rise       ; USB_BLASTER:JTAG_ctrl|RXD_r[3] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; TCK   ; Rise       ; USB_BLASTER:JTAG_ctrl|RXD_r[3] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; TCK   ; Rise       ; USB_BLASTER:JTAG_ctrl|RXD_r[4] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; TCK   ; Rise       ; USB_BLASTER:JTAG_ctrl|RXD_r[4] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; TCK   ; Rise       ; USB_BLASTER:JTAG_ctrl|RXD_r[5] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; TCK   ; Rise       ; USB_BLASTER:JTAG_ctrl|RXD_r[5] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; TCK   ; Rise       ; USB_BLASTER:JTAG_ctrl|RXD_r[6] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; TCK   ; Rise       ; USB_BLASTER:JTAG_ctrl|RXD_r[6] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; TCK   ; Rise       ; USB_BLASTER:JTAG_ctrl|RXD_r[7] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; TCK   ; Rise       ; USB_BLASTER:JTAG_ctrl|RXD_r[7] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; TCK   ; Rise       ; USB_BLASTER:JTAG_ctrl|TDO      ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; TCK   ; Rise       ; USB_BLASTER:JTAG_ctrl|TDO      ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; TCK   ; Rise       ; USB_BLASTER:JTAG_ctrl|rCont[0] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; TCK   ; Rise       ; USB_BLASTER:JTAG_ctrl|rCont[0] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; TCK   ; Rise       ; USB_BLASTER:JTAG_ctrl|rCont[1] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; TCK   ; Rise       ; USB_BLASTER:JTAG_ctrl|rCont[1] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; TCK   ; Rise       ; USB_BLASTER:JTAG_ctrl|rCont[2] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; TCK   ; Rise       ; USB_BLASTER:JTAG_ctrl|rCont[2] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; TCK   ; Rise       ; USB_BLASTER:JTAG_ctrl|tCont[0] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; TCK   ; Rise       ; USB_BLASTER:JTAG_ctrl|tCont[0] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; TCK   ; Rise       ; USB_BLASTER:JTAG_ctrl|tCont[1] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; TCK   ; Rise       ; USB_BLASTER:JTAG_ctrl|tCont[1] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; TCK   ; Rise       ; USB_BLASTER:JTAG_ctrl|tCont[2] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; TCK   ; Rise       ; USB_BLASTER:JTAG_ctrl|tCont[2] ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; TCK   ; Rise       ; JTAG_ctrl|CMD[1]|clk           ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; TCK   ; Rise       ; JTAG_ctrl|CMD[1]|clk           ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; TCK   ; Rise       ; JTAG_ctrl|JTAG_in|clk          ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; TCK   ; Rise       ; JTAG_ctrl|JTAG_in|clk          ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; TCK   ; Rise       ; JTAG_ctrl|JTAG_out|clk         ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; TCK   ; Rise       ; JTAG_ctrl|JTAG_out|clk         ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; TCK   ; Rise       ; JTAG_ctrl|RXD[0]|clk           ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; TCK   ; Rise       ; JTAG_ctrl|RXD[0]|clk           ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; TCK   ; Rise       ; JTAG_ctrl|RXD[1]|clk           ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; TCK   ; Rise       ; JTAG_ctrl|RXD[1]|clk           ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; TCK   ; Rise       ; JTAG_ctrl|RXD[2]|clk           ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; TCK   ; Rise       ; JTAG_ctrl|RXD[2]|clk           ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; TCK   ; Rise       ; JTAG_ctrl|RXD[3]|clk           ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; TCK   ; Rise       ; JTAG_ctrl|RXD[3]|clk           ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; TCK   ; Rise       ; JTAG_ctrl|RXD[4]|clk           ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; TCK   ; Rise       ; JTAG_ctrl|RXD[4]|clk           ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; TCK   ; Rise       ; JTAG_ctrl|RXD[5]|clk           ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; TCK   ; Rise       ; JTAG_ctrl|RXD[5]|clk           ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; TCK   ; Rise       ; JTAG_ctrl|RXD[6]|clk           ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; TCK   ; Rise       ; JTAG_ctrl|RXD[6]|clk           ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; TCK   ; Rise       ; JTAG_ctrl|RXD[7]|clk           ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; TCK   ; Rise       ; JTAG_ctrl|RXD[7]|clk           ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; TCK   ; Rise       ; JTAG_ctrl|RXD_r[0]|clk         ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; TCK   ; Rise       ; JTAG_ctrl|RXD_r[0]|clk         ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; TCK   ; Rise       ; JTAG_ctrl|RXD_r[1]|clk         ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; TCK   ; Rise       ; JTAG_ctrl|RXD_r[1]|clk         ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; TCK   ; Rise       ; JTAG_ctrl|RXD_r[2]|clk         ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; TCK   ; Rise       ; JTAG_ctrl|RXD_r[2]|clk         ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; TCK   ; Rise       ; JTAG_ctrl|RXD_r[3]|clk         ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; TCK   ; Rise       ; JTAG_ctrl|RXD_r[3]|clk         ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; TCK   ; Rise       ; JTAG_ctrl|RXD_r[4]|clk         ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; TCK   ; Rise       ; JTAG_ctrl|RXD_r[4]|clk         ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; TCK   ; Rise       ; JTAG_ctrl|RXD_r[5]|clk         ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; TCK   ; Rise       ; JTAG_ctrl|RXD_r[5]|clk         ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; TCK   ; Rise       ; JTAG_ctrl|RXD_r[6]|clk         ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; TCK   ; Rise       ; JTAG_ctrl|RXD_r[6]|clk         ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; TCK   ; Rise       ; JTAG_ctrl|RXD_r[7]|clk         ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; TCK   ; Rise       ; JTAG_ctrl|RXD_r[7]|clk         ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; TCK   ; Rise       ; JTAG_ctrl|TDO|clk              ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; TCK   ; Rise       ; JTAG_ctrl|TDO|clk              ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; TCK   ; Rise       ; JTAG_ctrl|rCont[0]|clk         ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; TCK   ; Rise       ; JTAG_ctrl|rCont[0]|clk         ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; TCK   ; Rise       ; JTAG_ctrl|rCont[1]|clk         ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; TCK   ; Rise       ; JTAG_ctrl|rCont[1]|clk         ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; TCK   ; Rise       ; JTAG_ctrl|rCont[2]|clk         ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; TCK   ; Rise       ; JTAG_ctrl|rCont[2]|clk         ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; TCK   ; Rise       ; JTAG_ctrl|tCont[0]|clk         ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; TCK   ; Rise       ; JTAG_ctrl|tCont[0]|clk         ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'altera_reserved_tck'                                                       ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type      ; Clock               ; Clock Edge ; Target              ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+
; 97.778 ; 100.000      ; 2.222          ; Port Rate ; altera_reserved_tck ; Rise       ; altera_reserved_tck ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+


+-------------------------------------------------------------------------------------------------+
; Setup Times                                                                                     ;
+--------------+------------+-------+-------+------------+----------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+--------------+------------+-------+-------+------------+----------------------------------------+
; RstIn        ; TCK        ; 4.651 ; 4.651 ; Rise       ; TCK                                    ;
; TDI          ; TCK        ; 2.143 ; 2.143 ; Rise       ; TCK                                    ;
; FL_DQ[*]     ; CLOCK_50   ; 6.212 ; 6.212 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[0]    ; CLOCK_50   ; 5.735 ; 5.735 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[1]    ; CLOCK_50   ; 6.212 ; 6.212 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[2]    ; CLOCK_50   ; 5.424 ; 5.424 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[3]    ; CLOCK_50   ; 5.873 ; 5.873 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[4]    ; CLOCK_50   ; 5.590 ; 5.590 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[5]    ; CLOCK_50   ; 5.808 ; 5.808 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[6]    ; CLOCK_50   ; 5.977 ; 5.977 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[7]    ; CLOCK_50   ; 5.888 ; 5.888 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; INT0         ; CLOCK_50   ; 3.935 ; 3.935 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; INT1         ; CLOCK_50   ; 4.077 ; 4.077 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; LCD_DATA[*]  ; CLOCK_50   ; 6.223 ; 6.223 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[0] ; CLOCK_50   ; 5.549 ; 5.549 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[1] ; CLOCK_50   ; 6.223 ; 6.223 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[2] ; CLOCK_50   ; 6.162 ; 6.162 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[3] ; CLOCK_50   ; 6.124 ; 6.124 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[4] ; CLOCK_50   ; 5.983 ; 5.983 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[5] ; CLOCK_50   ; 5.676 ; 5.676 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[6] ; CLOCK_50   ; 5.951 ; 5.951 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[7] ; CLOCK_50   ; 5.937 ; 5.937 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; LEDG_in[*]   ; CLOCK_50   ; 5.662 ; 5.662 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDG_in[1]  ; CLOCK_50   ; 5.352 ; 5.352 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDG_in[2]  ; CLOCK_50   ; 5.357 ; 5.357 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDG_in[3]  ; CLOCK_50   ; 5.662 ; 5.662 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; LEDR0_in[*]  ; CLOCK_50   ; 3.176 ; 3.176 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR0_in[0] ; CLOCK_50   ; 2.717 ; 2.717 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR0_in[1] ; CLOCK_50   ; 2.648 ; 2.648 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR0_in[2] ; CLOCK_50   ; 2.620 ; 2.620 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR0_in[3] ; CLOCK_50   ; 3.176 ; 3.176 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR0_in[4] ; CLOCK_50   ; 2.816 ; 2.816 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR0_in[5] ; CLOCK_50   ; 2.760 ; 2.760 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR0_in[6] ; CLOCK_50   ; 2.817 ; 2.817 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR0_in[7] ; CLOCK_50   ; 2.997 ; 2.997 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; LEDR1_in[*]  ; CLOCK_50   ; 6.104 ; 6.104 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR1_in[0] ; CLOCK_50   ; 3.545 ; 3.545 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR1_in[1] ; CLOCK_50   ; 2.968 ; 2.968 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR1_in[2] ; CLOCK_50   ; 3.286 ; 3.286 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR1_in[3] ; CLOCK_50   ; 3.778 ; 3.778 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR1_in[4] ; CLOCK_50   ; 3.477 ; 3.477 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR1_in[5] ; CLOCK_50   ; 6.001 ; 6.001 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR1_in[6] ; CLOCK_50   ; 6.104 ; 6.104 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR1_in[7] ; CLOCK_50   ; 6.064 ; 6.064 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; LEDR2_in[*]  ; CLOCK_50   ; 5.610 ; 5.610 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR2_in[0] ; CLOCK_50   ; 5.149 ; 5.149 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR2_in[1] ; CLOCK_50   ; 5.610 ; 5.610 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; P0[*]        ; CLOCK_50   ; 6.423 ; 6.423 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[0]       ; CLOCK_50   ; 6.007 ; 6.007 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[1]       ; CLOCK_50   ; 6.012 ; 6.012 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[2]       ; CLOCK_50   ; 6.341 ; 6.341 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[3]       ; CLOCK_50   ; 6.020 ; 6.020 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[4]       ; CLOCK_50   ; 6.242 ; 6.242 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[5]       ; CLOCK_50   ; 6.315 ; 6.315 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[6]       ; CLOCK_50   ; 6.423 ; 6.423 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[7]       ; CLOCK_50   ; 6.207 ; 6.207 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; P1[*]        ; CLOCK_50   ; 6.467 ; 6.467 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[0]       ; CLOCK_50   ; 5.820 ; 5.820 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[1]       ; CLOCK_50   ; 5.755 ; 5.755 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[2]       ; CLOCK_50   ; 6.057 ; 6.057 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[3]       ; CLOCK_50   ; 5.726 ; 5.726 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[4]       ; CLOCK_50   ; 5.898 ; 5.898 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[5]       ; CLOCK_50   ; 6.467 ; 6.467 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[6]       ; CLOCK_50   ; 6.197 ; 6.197 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[7]       ; CLOCK_50   ; 6.179 ; 6.179 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; P2[*]        ; CLOCK_50   ; 6.198 ; 6.198 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[0]       ; CLOCK_50   ; 5.504 ; 5.504 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[1]       ; CLOCK_50   ; 5.518 ; 5.518 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[2]       ; CLOCK_50   ; 5.749 ; 5.749 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[3]       ; CLOCK_50   ; 5.794 ; 5.794 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[4]       ; CLOCK_50   ; 6.113 ; 6.113 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[5]       ; CLOCK_50   ; 6.081 ; 6.081 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[6]       ; CLOCK_50   ; 6.198 ; 6.198 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[7]       ; CLOCK_50   ; 5.931 ; 5.931 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; P3[*]        ; CLOCK_50   ; 6.050 ; 6.050 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[0]       ; CLOCK_50   ; 5.519 ; 5.519 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[1]       ; CLOCK_50   ; 5.493 ; 5.493 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[2]       ; CLOCK_50   ; 5.768 ; 5.768 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[3]       ; CLOCK_50   ; 5.669 ; 5.669 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[4]       ; CLOCK_50   ; 5.944 ; 5.944 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[5]       ; CLOCK_50   ; 6.050 ; 6.050 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[6]       ; CLOCK_50   ; 5.999 ; 5.999 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[7]       ; CLOCK_50   ; 5.831 ; 5.831 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; RXD          ; CLOCK_50   ; 4.177 ; 4.177 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; RstIn        ; CLOCK_50   ; 4.628 ; 4.628 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; T0           ; CLOCK_50   ; 3.828 ; 3.828 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; T1           ; CLOCK_50   ; 3.961 ; 3.961 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; T2           ; CLOCK_50   ; 3.663 ; 3.663 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; T2EX         ; CLOCK_50   ; 3.618 ; 3.618 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; TCS          ; CLOCK_50   ; 6.368 ; 6.368 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
+--------------+------------+-------+-------+------------+----------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Hold Times                                                                                        ;
+--------------+------------+--------+--------+------------+----------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                        ;
+--------------+------------+--------+--------+------------+----------------------------------------+
; RstIn        ; TCK        ; -4.531 ; -4.531 ; Rise       ; TCK                                    ;
; TDI          ; TCK        ; -2.019 ; -2.019 ; Rise       ; TCK                                    ;
; FL_DQ[*]     ; CLOCK_50   ; -5.304 ; -5.304 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[0]    ; CLOCK_50   ; -5.615 ; -5.615 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[1]    ; CLOCK_50   ; -6.092 ; -6.092 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[2]    ; CLOCK_50   ; -5.304 ; -5.304 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[3]    ; CLOCK_50   ; -5.753 ; -5.753 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[4]    ; CLOCK_50   ; -5.470 ; -5.470 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[5]    ; CLOCK_50   ; -5.688 ; -5.688 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[6]    ; CLOCK_50   ; -5.857 ; -5.857 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[7]    ; CLOCK_50   ; -5.768 ; -5.768 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; INT0         ; CLOCK_50   ; -3.795 ; -3.795 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; INT1         ; CLOCK_50   ; -3.918 ; -3.918 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; LCD_DATA[*]  ; CLOCK_50   ; -5.429 ; -5.429 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[0] ; CLOCK_50   ; -5.429 ; -5.429 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[1] ; CLOCK_50   ; -6.103 ; -6.103 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[2] ; CLOCK_50   ; -6.042 ; -6.042 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[3] ; CLOCK_50   ; -6.004 ; -6.004 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[4] ; CLOCK_50   ; -5.863 ; -5.863 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[5] ; CLOCK_50   ; -5.556 ; -5.556 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[6] ; CLOCK_50   ; -5.831 ; -5.831 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[7] ; CLOCK_50   ; -5.817 ; -5.817 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; LEDG_in[*]   ; CLOCK_50   ; -4.944 ; -4.944 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDG_in[1]  ; CLOCK_50   ; -4.944 ; -4.944 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDG_in[2]  ; CLOCK_50   ; -5.028 ; -5.028 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDG_in[3]  ; CLOCK_50   ; -5.296 ; -5.296 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; LEDR0_in[*]  ; CLOCK_50   ; -2.240 ; -2.240 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR0_in[0] ; CLOCK_50   ; -2.589 ; -2.589 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR0_in[1] ; CLOCK_50   ; -2.240 ; -2.240 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR0_in[2] ; CLOCK_50   ; -2.291 ; -2.291 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR0_in[3] ; CLOCK_50   ; -2.810 ; -2.810 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR0_in[4] ; CLOCK_50   ; -2.600 ; -2.600 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR0_in[5] ; CLOCK_50   ; -2.479 ; -2.479 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR0_in[6] ; CLOCK_50   ; -2.679 ; -2.679 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR0_in[7] ; CLOCK_50   ; -2.536 ; -2.536 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; LEDR1_in[*]  ; CLOCK_50   ; -2.848 ; -2.848 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR1_in[0] ; CLOCK_50   ; -3.425 ; -3.425 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR1_in[1] ; CLOCK_50   ; -2.848 ; -2.848 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR1_in[2] ; CLOCK_50   ; -3.166 ; -3.166 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR1_in[3] ; CLOCK_50   ; -3.658 ; -3.658 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR1_in[4] ; CLOCK_50   ; -3.357 ; -3.357 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR1_in[5] ; CLOCK_50   ; -5.881 ; -5.881 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR1_in[6] ; CLOCK_50   ; -5.984 ; -5.984 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR1_in[7] ; CLOCK_50   ; -5.944 ; -5.944 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; LEDR2_in[*]  ; CLOCK_50   ; -5.029 ; -5.029 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR2_in[0] ; CLOCK_50   ; -5.029 ; -5.029 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR2_in[1] ; CLOCK_50   ; -5.490 ; -5.490 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; P0[*]        ; CLOCK_50   ; -5.308 ; -5.308 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[0]       ; CLOCK_50   ; -5.442 ; -5.442 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[1]       ; CLOCK_50   ; -5.308 ; -5.308 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[2]       ; CLOCK_50   ; -5.642 ; -5.642 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[3]       ; CLOCK_50   ; -5.561 ; -5.561 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[4]       ; CLOCK_50   ; -5.751 ; -5.751 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[5]       ; CLOCK_50   ; -5.779 ; -5.779 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[6]       ; CLOCK_50   ; -6.066 ; -6.066 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[7]       ; CLOCK_50   ; -5.742 ; -5.742 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; P1[*]        ; CLOCK_50   ; -5.263 ; -5.263 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[0]       ; CLOCK_50   ; -5.263 ; -5.263 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[1]       ; CLOCK_50   ; -5.400 ; -5.400 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[2]       ; CLOCK_50   ; -5.624 ; -5.624 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[3]       ; CLOCK_50   ; -5.409 ; -5.409 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[4]       ; CLOCK_50   ; -5.617 ; -5.617 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[5]       ; CLOCK_50   ; -5.689 ; -5.689 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[6]       ; CLOCK_50   ; -6.035 ; -6.035 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[7]       ; CLOCK_50   ; -5.393 ; -5.393 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; P2[*]        ; CLOCK_50   ; -5.289 ; -5.289 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[0]       ; CLOCK_50   ; -5.381 ; -5.381 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[1]       ; CLOCK_50   ; -5.289 ; -5.289 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[2]       ; CLOCK_50   ; -5.602 ; -5.602 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[3]       ; CLOCK_50   ; -5.366 ; -5.366 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[4]       ; CLOCK_50   ; -5.966 ; -5.966 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[5]       ; CLOCK_50   ; -5.849 ; -5.849 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[6]       ; CLOCK_50   ; -5.975 ; -5.975 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[7]       ; CLOCK_50   ; -5.425 ; -5.425 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; P3[*]        ; CLOCK_50   ; -5.107 ; -5.107 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[0]       ; CLOCK_50   ; -5.107 ; -5.107 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[1]       ; CLOCK_50   ; -5.239 ; -5.239 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[2]       ; CLOCK_50   ; -5.508 ; -5.508 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[3]       ; CLOCK_50   ; -5.329 ; -5.329 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[4]       ; CLOCK_50   ; -5.781 ; -5.781 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[5]       ; CLOCK_50   ; -5.697 ; -5.697 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[6]       ; CLOCK_50   ; -5.679 ; -5.679 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[7]       ; CLOCK_50   ; -5.373 ; -5.373 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; RXD          ; CLOCK_50   ; -3.939 ; -3.939 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; RstIn        ; CLOCK_50   ; -4.005 ; -4.005 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; T0           ; CLOCK_50   ; -3.708 ; -3.708 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; T1           ; CLOCK_50   ; -3.841 ; -3.841 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; T2           ; CLOCK_50   ; -3.543 ; -3.543 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; T2EX         ; CLOCK_50   ; -3.498 ; -3.498 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; TCS          ; CLOCK_50   ; -5.815 ; -5.815 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
+--------------+------------+--------+--------+------------+----------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+---------------+------------+-------+-------+------------+----------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+---------------+------------+-------+-------+------------+----------------------------------------+
; TDO           ; TCK        ; 3.388 ; 3.388 ; Rise       ; TCK                                    ;
; FL_ADDR[*]    ; CLOCK_50   ; 3.394 ; 3.394 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[0]   ; CLOCK_50   ; 3.287 ; 3.287 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[1]   ; CLOCK_50   ; 3.292 ; 3.292 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[2]   ; CLOCK_50   ; 2.979 ; 2.979 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[3]   ; CLOCK_50   ; 3.394 ; 3.394 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[4]   ; CLOCK_50   ; 3.151 ; 3.151 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[5]   ; CLOCK_50   ; 3.062 ; 3.062 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[6]   ; CLOCK_50   ; 3.116 ; 3.116 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[7]   ; CLOCK_50   ; 3.171 ; 3.171 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[8]   ; CLOCK_50   ; 3.134 ; 3.134 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[9]   ; CLOCK_50   ; 3.178 ; 3.178 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[10]  ; CLOCK_50   ; 2.820 ; 2.820 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[11]  ; CLOCK_50   ; 3.082 ; 3.082 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[12]  ; CLOCK_50   ; 2.984 ; 2.984 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[13]  ; CLOCK_50   ; 3.136 ; 3.136 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[14]  ; CLOCK_50   ; 3.071 ; 3.071 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[15]  ; CLOCK_50   ; 3.158 ; 3.158 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[16]  ; CLOCK_50   ; 3.088 ; 3.088 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[17]  ; CLOCK_50   ; 3.080 ; 3.080 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[18]  ; CLOCK_50   ; 2.960 ; 2.960 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[19]  ; CLOCK_50   ; 2.965 ; 2.965 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[20]  ; CLOCK_50   ; 2.971 ; 2.971 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[21]  ; CLOCK_50   ; 2.964 ; 2.964 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; FL_CE_N       ; CLOCK_50   ; 2.938 ; 2.938 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; FL_DQ[*]      ; CLOCK_50   ; 2.915 ; 2.915 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[0]     ; CLOCK_50   ; 2.853 ; 2.853 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[1]     ; CLOCK_50   ; 2.850 ; 2.850 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[2]     ; CLOCK_50   ; 2.883 ; 2.883 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[3]     ; CLOCK_50   ; 2.594 ; 2.594 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[4]     ; CLOCK_50   ; 2.856 ; 2.856 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[5]     ; CLOCK_50   ; 2.851 ; 2.851 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[6]     ; CLOCK_50   ; 2.915 ; 2.915 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[7]     ; CLOCK_50   ; 2.862 ; 2.862 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; FL_OE_N       ; CLOCK_50   ; 3.008 ; 3.008 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; FL_RST_N      ; CLOCK_50   ; 2.963 ; 2.963 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; FL_WE_N       ; CLOCK_50   ; 2.955 ; 2.955 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; HEX0_out[*]   ; CLOCK_50   ; 3.162 ; 3.162 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX0_out[0]  ; CLOCK_50   ; 2.830 ; 2.830 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX0_out[1]  ; CLOCK_50   ; 3.118 ; 3.118 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX0_out[2]  ; CLOCK_50   ; 3.162 ; 3.162 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX0_out[3]  ; CLOCK_50   ; 2.995 ; 2.995 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX0_out[4]  ; CLOCK_50   ; 2.988 ; 2.988 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX0_out[5]  ; CLOCK_50   ; 2.879 ; 2.879 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX0_out[6]  ; CLOCK_50   ; 3.009 ; 3.009 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; HEX1_out[*]   ; CLOCK_50   ; 3.829 ; 3.829 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX1_out[0]  ; CLOCK_50   ; 3.131 ; 3.131 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX1_out[1]  ; CLOCK_50   ; 3.575 ; 3.575 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX1_out[2]  ; CLOCK_50   ; 3.042 ; 3.042 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX1_out[3]  ; CLOCK_50   ; 2.703 ; 2.703 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX1_out[4]  ; CLOCK_50   ; 3.829 ; 3.829 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX1_out[5]  ; CLOCK_50   ; 2.717 ; 2.717 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX1_out[6]  ; CLOCK_50   ; 2.964 ; 2.964 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; HEX2_out[*]   ; CLOCK_50   ; 2.963 ; 2.963 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX2_out[0]  ; CLOCK_50   ; 2.827 ; 2.827 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX2_out[1]  ; CLOCK_50   ; 2.948 ; 2.948 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX2_out[2]  ; CLOCK_50   ; 2.963 ; 2.963 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX2_out[3]  ; CLOCK_50   ; 2.902 ; 2.902 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX2_out[4]  ; CLOCK_50   ; 2.895 ; 2.895 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX2_out[5]  ; CLOCK_50   ; 2.930 ; 2.930 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX2_out[6]  ; CLOCK_50   ; 2.866 ; 2.866 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; HEX3_out[*]   ; CLOCK_50   ; 3.011 ; 3.011 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX3_out[0]  ; CLOCK_50   ; 2.710 ; 2.710 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX3_out[1]  ; CLOCK_50   ; 2.894 ; 2.894 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX3_out[2]  ; CLOCK_50   ; 3.011 ; 3.011 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX3_out[3]  ; CLOCK_50   ; 2.850 ; 2.850 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX3_out[4]  ; CLOCK_50   ; 2.728 ; 2.728 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX3_out[5]  ; CLOCK_50   ; 2.881 ; 2.881 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX3_out[6]  ; CLOCK_50   ; 2.905 ; 2.905 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; HEX4_out[*]   ; CLOCK_50   ; 3.026 ; 3.026 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX4_out[0]  ; CLOCK_50   ; 2.714 ; 2.714 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX4_out[1]  ; CLOCK_50   ; 3.026 ; 3.026 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX4_out[2]  ; CLOCK_50   ; 2.711 ; 2.711 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX4_out[3]  ; CLOCK_50   ; 2.664 ; 2.664 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX4_out[4]  ; CLOCK_50   ; 3.025 ; 3.025 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX4_out[5]  ; CLOCK_50   ; 3.014 ; 3.014 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX4_out[6]  ; CLOCK_50   ; 2.917 ; 2.917 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; HEX5_out[*]   ; CLOCK_50   ; 2.651 ; 2.651 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX5_out[0]  ; CLOCK_50   ; 2.638 ; 2.638 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX5_out[1]  ; CLOCK_50   ; 2.335 ; 2.335 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX5_out[2]  ; CLOCK_50   ; 2.646 ; 2.646 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX5_out[3]  ; CLOCK_50   ; 2.636 ; 2.636 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX5_out[4]  ; CLOCK_50   ; 2.647 ; 2.647 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX5_out[5]  ; CLOCK_50   ; 2.651 ; 2.651 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX5_out[6]  ; CLOCK_50   ; 2.563 ; 2.563 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; HEX6_out[*]   ; CLOCK_50   ; 3.065 ; 3.065 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX6_out[0]  ; CLOCK_50   ; 2.762 ; 2.762 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX6_out[1]  ; CLOCK_50   ; 2.910 ; 2.910 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX6_out[2]  ; CLOCK_50   ; 2.555 ; 2.555 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX6_out[3]  ; CLOCK_50   ; 2.745 ; 2.745 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX6_out[4]  ; CLOCK_50   ; 2.997 ; 2.997 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX6_out[5]  ; CLOCK_50   ; 3.065 ; 3.065 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX6_out[6]  ; CLOCK_50   ; 2.905 ; 2.905 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; HEX7_out[*]   ; CLOCK_50   ; 3.546 ; 3.546 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX7_out[0]  ; CLOCK_50   ; 3.333 ; 3.333 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX7_out[1]  ; CLOCK_50   ; 3.004 ; 3.004 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX7_out[2]  ; CLOCK_50   ; 3.546 ; 3.546 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX7_out[3]  ; CLOCK_50   ; 3.152 ; 3.152 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX7_out[4]  ; CLOCK_50   ; 3.376 ; 3.376 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX7_out[5]  ; CLOCK_50   ; 3.245 ; 3.245 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX7_out[6]  ; CLOCK_50   ; 3.081 ; 3.081 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; LCD_BLON      ; CLOCK_50   ; 2.843 ; 2.843 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; LCD_DATA[*]   ; CLOCK_50   ; 2.831 ; 2.831 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[0]  ; CLOCK_50   ; 2.791 ; 2.791 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[1]  ; CLOCK_50   ; 2.683 ; 2.683 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[2]  ; CLOCK_50   ; 2.802 ; 2.802 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[3]  ; CLOCK_50   ; 2.799 ; 2.799 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[4]  ; CLOCK_50   ; 2.831 ; 2.831 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[5]  ; CLOCK_50   ; 2.754 ; 2.754 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[6]  ; CLOCK_50   ; 2.608 ; 2.608 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[7]  ; CLOCK_50   ; 2.826 ; 2.826 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; LCD_EN        ; CLOCK_50   ; 3.432 ; 3.432 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; LCD_ON        ; CLOCK_50   ; 3.188 ; 3.188 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; LCD_RS        ; CLOCK_50   ; 3.326 ; 3.326 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; LCD_RW        ; CLOCK_50   ; 3.178 ; 3.178 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; LEDG_out[*]   ; CLOCK_50   ; 3.497 ; 3.497 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDG_out[0]  ; CLOCK_50   ; 3.163 ; 3.163 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDG_out[1]  ; CLOCK_50   ; 3.021 ; 3.021 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDG_out[2]  ; CLOCK_50   ; 3.497 ; 3.497 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDG_out[3]  ; CLOCK_50   ; 3.033 ; 3.033 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDG_out[4]  ; CLOCK_50   ; 3.046 ; 3.046 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDG_out[5]  ; CLOCK_50   ; 3.068 ; 3.068 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDG_out[6]  ; CLOCK_50   ; 3.020 ; 3.020 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDG_out[7]  ; CLOCK_50   ; 2.961 ; 2.961 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; LEDR0_out[*]  ; CLOCK_50   ; 3.137 ; 3.137 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR0_out[0] ; CLOCK_50   ; 3.090 ; 3.090 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR0_out[1] ; CLOCK_50   ; 3.137 ; 3.137 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR0_out[2] ; CLOCK_50   ; 3.100 ; 3.100 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR0_out[3] ; CLOCK_50   ; 3.096 ; 3.096 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR0_out[4] ; CLOCK_50   ; 3.113 ; 3.113 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR0_out[5] ; CLOCK_50   ; 2.938 ; 2.938 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR0_out[6] ; CLOCK_50   ; 3.136 ; 3.136 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR0_out[7] ; CLOCK_50   ; 3.117 ; 3.117 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; LEDR1_out[*]  ; CLOCK_50   ; 3.061 ; 3.061 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR1_out[0] ; CLOCK_50   ; 2.732 ; 2.732 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR1_out[1] ; CLOCK_50   ; 2.767 ; 2.767 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR1_out[2] ; CLOCK_50   ; 2.916 ; 2.916 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR1_out[3] ; CLOCK_50   ; 2.728 ; 2.728 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR1_out[4] ; CLOCK_50   ; 3.019 ; 3.019 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR1_out[5] ; CLOCK_50   ; 2.757 ; 2.757 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR1_out[6] ; CLOCK_50   ; 3.061 ; 3.061 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR1_out[7] ; CLOCK_50   ; 2.788 ; 2.788 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; LEDR2_out[*]  ; CLOCK_50   ; 2.863 ; 2.863 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR2_out[0] ; CLOCK_50   ; 2.788 ; 2.788 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR2_out[1] ; CLOCK_50   ; 2.620 ; 2.620 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR2_out[2] ; CLOCK_50   ; 2.863 ; 2.863 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; P0[*]         ; CLOCK_50   ; 2.644 ; 2.644 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[0]        ; CLOCK_50   ; 2.620 ; 2.620 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[1]        ; CLOCK_50   ; 2.644 ; 2.644 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[2]        ; CLOCK_50   ; 2.633 ; 2.633 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[3]        ; CLOCK_50   ; 2.624 ; 2.624 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[4]        ; CLOCK_50   ; 2.504 ; 2.504 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[5]        ; CLOCK_50   ; 2.523 ; 2.523 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[6]        ; CLOCK_50   ; 2.499 ; 2.499 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[7]        ; CLOCK_50   ; 2.318 ; 2.318 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; P1[*]         ; CLOCK_50   ; 2.727 ; 2.727 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[0]        ; CLOCK_50   ; 2.651 ; 2.651 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[1]        ; CLOCK_50   ; 2.727 ; 2.727 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[2]        ; CLOCK_50   ; 2.656 ; 2.656 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[3]        ; CLOCK_50   ; 2.509 ; 2.509 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[4]        ; CLOCK_50   ; 2.336 ; 2.336 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[5]        ; CLOCK_50   ; 2.544 ; 2.544 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[6]        ; CLOCK_50   ; 2.661 ; 2.661 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[7]        ; CLOCK_50   ; 2.622 ; 2.622 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; P2[*]         ; CLOCK_50   ; 3.011 ; 3.011 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[0]        ; CLOCK_50   ; 2.585 ; 2.585 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[1]        ; CLOCK_50   ; 2.742 ; 2.742 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[2]        ; CLOCK_50   ; 2.820 ; 2.820 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[3]        ; CLOCK_50   ; 2.944 ; 2.944 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[4]        ; CLOCK_50   ; 2.556 ; 2.556 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[5]        ; CLOCK_50   ; 2.731 ; 2.731 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[6]        ; CLOCK_50   ; 3.011 ; 3.011 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[7]        ; CLOCK_50   ; 2.735 ; 2.735 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; P3[*]         ; CLOCK_50   ; 2.855 ; 2.855 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[0]        ; CLOCK_50   ; 2.642 ; 2.642 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[1]        ; CLOCK_50   ; 2.598 ; 2.598 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[2]        ; CLOCK_50   ; 2.661 ; 2.661 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[3]        ; CLOCK_50   ; 2.529 ; 2.529 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[4]        ; CLOCK_50   ; 2.656 ; 2.656 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[5]        ; CLOCK_50   ; 2.647 ; 2.647 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[6]        ; CLOCK_50   ; 2.855 ; 2.855 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[7]        ; CLOCK_50   ; 2.774 ; 2.774 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; TXD           ; CLOCK_50   ; 2.996 ; 2.996 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
+---------------+------------+-------+-------+------------+----------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+---------------+------------+-------+-------+------------+----------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+---------------+------------+-------+-------+------------+----------------------------------------+
; TDO           ; TCK        ; 3.388 ; 3.388 ; Rise       ; TCK                                    ;
; FL_ADDR[*]    ; CLOCK_50   ; 2.820 ; 2.820 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[0]   ; CLOCK_50   ; 3.287 ; 3.287 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[1]   ; CLOCK_50   ; 3.292 ; 3.292 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[2]   ; CLOCK_50   ; 2.979 ; 2.979 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[3]   ; CLOCK_50   ; 3.394 ; 3.394 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[4]   ; CLOCK_50   ; 3.151 ; 3.151 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[5]   ; CLOCK_50   ; 3.062 ; 3.062 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[6]   ; CLOCK_50   ; 3.116 ; 3.116 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[7]   ; CLOCK_50   ; 3.171 ; 3.171 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[8]   ; CLOCK_50   ; 3.134 ; 3.134 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[9]   ; CLOCK_50   ; 3.178 ; 3.178 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[10]  ; CLOCK_50   ; 2.820 ; 2.820 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[11]  ; CLOCK_50   ; 3.082 ; 3.082 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[12]  ; CLOCK_50   ; 2.984 ; 2.984 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[13]  ; CLOCK_50   ; 3.136 ; 3.136 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[14]  ; CLOCK_50   ; 3.071 ; 3.071 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[15]  ; CLOCK_50   ; 3.158 ; 3.158 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[16]  ; CLOCK_50   ; 3.088 ; 3.088 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[17]  ; CLOCK_50   ; 3.080 ; 3.080 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[18]  ; CLOCK_50   ; 2.960 ; 2.960 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[19]  ; CLOCK_50   ; 2.965 ; 2.965 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[20]  ; CLOCK_50   ; 2.971 ; 2.971 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[21]  ; CLOCK_50   ; 2.964 ; 2.964 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; FL_CE_N       ; CLOCK_50   ; 2.938 ; 2.938 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; FL_DQ[*]      ; CLOCK_50   ; 2.594 ; 2.594 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[0]     ; CLOCK_50   ; 2.853 ; 2.853 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[1]     ; CLOCK_50   ; 2.850 ; 2.850 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[2]     ; CLOCK_50   ; 2.883 ; 2.883 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[3]     ; CLOCK_50   ; 2.594 ; 2.594 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[4]     ; CLOCK_50   ; 2.856 ; 2.856 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[5]     ; CLOCK_50   ; 2.851 ; 2.851 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[6]     ; CLOCK_50   ; 2.915 ; 2.915 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[7]     ; CLOCK_50   ; 2.862 ; 2.862 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; FL_OE_N       ; CLOCK_50   ; 3.008 ; 3.008 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; FL_RST_N      ; CLOCK_50   ; 2.963 ; 2.963 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; FL_WE_N       ; CLOCK_50   ; 2.955 ; 2.955 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; HEX0_out[*]   ; CLOCK_50   ; 2.830 ; 2.830 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX0_out[0]  ; CLOCK_50   ; 2.830 ; 2.830 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX0_out[1]  ; CLOCK_50   ; 3.118 ; 3.118 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX0_out[2]  ; CLOCK_50   ; 3.162 ; 3.162 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX0_out[3]  ; CLOCK_50   ; 2.995 ; 2.995 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX0_out[4]  ; CLOCK_50   ; 2.988 ; 2.988 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX0_out[5]  ; CLOCK_50   ; 2.879 ; 2.879 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX0_out[6]  ; CLOCK_50   ; 3.009 ; 3.009 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; HEX1_out[*]   ; CLOCK_50   ; 2.703 ; 2.703 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX1_out[0]  ; CLOCK_50   ; 3.131 ; 3.131 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX1_out[1]  ; CLOCK_50   ; 3.575 ; 3.575 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX1_out[2]  ; CLOCK_50   ; 3.042 ; 3.042 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX1_out[3]  ; CLOCK_50   ; 2.703 ; 2.703 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX1_out[4]  ; CLOCK_50   ; 3.829 ; 3.829 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX1_out[5]  ; CLOCK_50   ; 2.717 ; 2.717 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX1_out[6]  ; CLOCK_50   ; 2.964 ; 2.964 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; HEX2_out[*]   ; CLOCK_50   ; 2.827 ; 2.827 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX2_out[0]  ; CLOCK_50   ; 2.827 ; 2.827 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX2_out[1]  ; CLOCK_50   ; 2.948 ; 2.948 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX2_out[2]  ; CLOCK_50   ; 2.963 ; 2.963 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX2_out[3]  ; CLOCK_50   ; 2.902 ; 2.902 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX2_out[4]  ; CLOCK_50   ; 2.895 ; 2.895 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX2_out[5]  ; CLOCK_50   ; 2.930 ; 2.930 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX2_out[6]  ; CLOCK_50   ; 2.866 ; 2.866 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; HEX3_out[*]   ; CLOCK_50   ; 2.710 ; 2.710 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX3_out[0]  ; CLOCK_50   ; 2.710 ; 2.710 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX3_out[1]  ; CLOCK_50   ; 2.894 ; 2.894 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX3_out[2]  ; CLOCK_50   ; 3.011 ; 3.011 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX3_out[3]  ; CLOCK_50   ; 2.850 ; 2.850 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX3_out[4]  ; CLOCK_50   ; 2.728 ; 2.728 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX3_out[5]  ; CLOCK_50   ; 2.881 ; 2.881 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX3_out[6]  ; CLOCK_50   ; 2.905 ; 2.905 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; HEX4_out[*]   ; CLOCK_50   ; 2.664 ; 2.664 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX4_out[0]  ; CLOCK_50   ; 2.714 ; 2.714 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX4_out[1]  ; CLOCK_50   ; 3.026 ; 3.026 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX4_out[2]  ; CLOCK_50   ; 2.711 ; 2.711 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX4_out[3]  ; CLOCK_50   ; 2.664 ; 2.664 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX4_out[4]  ; CLOCK_50   ; 3.025 ; 3.025 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX4_out[5]  ; CLOCK_50   ; 3.014 ; 3.014 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX4_out[6]  ; CLOCK_50   ; 2.917 ; 2.917 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; HEX5_out[*]   ; CLOCK_50   ; 2.335 ; 2.335 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX5_out[0]  ; CLOCK_50   ; 2.638 ; 2.638 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX5_out[1]  ; CLOCK_50   ; 2.335 ; 2.335 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX5_out[2]  ; CLOCK_50   ; 2.646 ; 2.646 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX5_out[3]  ; CLOCK_50   ; 2.636 ; 2.636 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX5_out[4]  ; CLOCK_50   ; 2.647 ; 2.647 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX5_out[5]  ; CLOCK_50   ; 2.651 ; 2.651 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX5_out[6]  ; CLOCK_50   ; 2.563 ; 2.563 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; HEX6_out[*]   ; CLOCK_50   ; 2.555 ; 2.555 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX6_out[0]  ; CLOCK_50   ; 2.762 ; 2.762 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX6_out[1]  ; CLOCK_50   ; 2.910 ; 2.910 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX6_out[2]  ; CLOCK_50   ; 2.555 ; 2.555 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX6_out[3]  ; CLOCK_50   ; 2.745 ; 2.745 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX6_out[4]  ; CLOCK_50   ; 2.997 ; 2.997 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX6_out[5]  ; CLOCK_50   ; 3.065 ; 3.065 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX6_out[6]  ; CLOCK_50   ; 2.905 ; 2.905 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; HEX7_out[*]   ; CLOCK_50   ; 3.004 ; 3.004 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX7_out[0]  ; CLOCK_50   ; 3.333 ; 3.333 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX7_out[1]  ; CLOCK_50   ; 3.004 ; 3.004 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX7_out[2]  ; CLOCK_50   ; 3.546 ; 3.546 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX7_out[3]  ; CLOCK_50   ; 3.152 ; 3.152 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX7_out[4]  ; CLOCK_50   ; 3.376 ; 3.376 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX7_out[5]  ; CLOCK_50   ; 3.245 ; 3.245 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX7_out[6]  ; CLOCK_50   ; 3.081 ; 3.081 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; LCD_BLON      ; CLOCK_50   ; 2.843 ; 2.843 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; LCD_DATA[*]   ; CLOCK_50   ; 2.608 ; 2.608 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[0]  ; CLOCK_50   ; 2.791 ; 2.791 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[1]  ; CLOCK_50   ; 2.683 ; 2.683 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[2]  ; CLOCK_50   ; 2.802 ; 2.802 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[3]  ; CLOCK_50   ; 2.799 ; 2.799 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[4]  ; CLOCK_50   ; 2.831 ; 2.831 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[5]  ; CLOCK_50   ; 2.754 ; 2.754 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[6]  ; CLOCK_50   ; 2.608 ; 2.608 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[7]  ; CLOCK_50   ; 2.826 ; 2.826 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; LCD_EN        ; CLOCK_50   ; 3.432 ; 3.432 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; LCD_ON        ; CLOCK_50   ; 3.188 ; 3.188 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; LCD_RS        ; CLOCK_50   ; 3.326 ; 3.326 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; LCD_RW        ; CLOCK_50   ; 3.178 ; 3.178 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; LEDG_out[*]   ; CLOCK_50   ; 2.961 ; 2.961 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDG_out[0]  ; CLOCK_50   ; 3.163 ; 3.163 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDG_out[1]  ; CLOCK_50   ; 3.021 ; 3.021 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDG_out[2]  ; CLOCK_50   ; 3.497 ; 3.497 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDG_out[3]  ; CLOCK_50   ; 3.033 ; 3.033 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDG_out[4]  ; CLOCK_50   ; 3.046 ; 3.046 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDG_out[5]  ; CLOCK_50   ; 3.068 ; 3.068 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDG_out[6]  ; CLOCK_50   ; 3.020 ; 3.020 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDG_out[7]  ; CLOCK_50   ; 2.961 ; 2.961 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; LEDR0_out[*]  ; CLOCK_50   ; 2.938 ; 2.938 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR0_out[0] ; CLOCK_50   ; 3.090 ; 3.090 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR0_out[1] ; CLOCK_50   ; 3.137 ; 3.137 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR0_out[2] ; CLOCK_50   ; 3.100 ; 3.100 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR0_out[3] ; CLOCK_50   ; 3.096 ; 3.096 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR0_out[4] ; CLOCK_50   ; 3.113 ; 3.113 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR0_out[5] ; CLOCK_50   ; 2.938 ; 2.938 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR0_out[6] ; CLOCK_50   ; 3.136 ; 3.136 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR0_out[7] ; CLOCK_50   ; 3.117 ; 3.117 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; LEDR1_out[*]  ; CLOCK_50   ; 2.728 ; 2.728 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR1_out[0] ; CLOCK_50   ; 2.732 ; 2.732 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR1_out[1] ; CLOCK_50   ; 2.767 ; 2.767 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR1_out[2] ; CLOCK_50   ; 2.916 ; 2.916 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR1_out[3] ; CLOCK_50   ; 2.728 ; 2.728 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR1_out[4] ; CLOCK_50   ; 3.019 ; 3.019 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR1_out[5] ; CLOCK_50   ; 2.757 ; 2.757 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR1_out[6] ; CLOCK_50   ; 3.061 ; 3.061 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR1_out[7] ; CLOCK_50   ; 2.788 ; 2.788 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; LEDR2_out[*]  ; CLOCK_50   ; 2.620 ; 2.620 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR2_out[0] ; CLOCK_50   ; 2.788 ; 2.788 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR2_out[1] ; CLOCK_50   ; 2.620 ; 2.620 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR2_out[2] ; CLOCK_50   ; 2.863 ; 2.863 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; P0[*]         ; CLOCK_50   ; 2.318 ; 2.318 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[0]        ; CLOCK_50   ; 2.620 ; 2.620 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[1]        ; CLOCK_50   ; 2.644 ; 2.644 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[2]        ; CLOCK_50   ; 2.633 ; 2.633 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[3]        ; CLOCK_50   ; 2.624 ; 2.624 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[4]        ; CLOCK_50   ; 2.504 ; 2.504 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[5]        ; CLOCK_50   ; 2.523 ; 2.523 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[6]        ; CLOCK_50   ; 2.499 ; 2.499 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[7]        ; CLOCK_50   ; 2.318 ; 2.318 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; P1[*]         ; CLOCK_50   ; 2.336 ; 2.336 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[0]        ; CLOCK_50   ; 2.651 ; 2.651 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[1]        ; CLOCK_50   ; 2.727 ; 2.727 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[2]        ; CLOCK_50   ; 2.656 ; 2.656 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[3]        ; CLOCK_50   ; 2.509 ; 2.509 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[4]        ; CLOCK_50   ; 2.336 ; 2.336 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[5]        ; CLOCK_50   ; 2.544 ; 2.544 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[6]        ; CLOCK_50   ; 2.661 ; 2.661 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[7]        ; CLOCK_50   ; 2.622 ; 2.622 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; P2[*]         ; CLOCK_50   ; 2.556 ; 2.556 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[0]        ; CLOCK_50   ; 2.585 ; 2.585 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[1]        ; CLOCK_50   ; 2.742 ; 2.742 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[2]        ; CLOCK_50   ; 2.820 ; 2.820 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[3]        ; CLOCK_50   ; 2.944 ; 2.944 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[4]        ; CLOCK_50   ; 2.556 ; 2.556 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[5]        ; CLOCK_50   ; 2.731 ; 2.731 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[6]        ; CLOCK_50   ; 3.011 ; 3.011 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[7]        ; CLOCK_50   ; 2.735 ; 2.735 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; P3[*]         ; CLOCK_50   ; 2.529 ; 2.529 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[0]        ; CLOCK_50   ; 2.642 ; 2.642 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[1]        ; CLOCK_50   ; 2.598 ; 2.598 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[2]        ; CLOCK_50   ; 2.661 ; 2.661 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[3]        ; CLOCK_50   ; 2.529 ; 2.529 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[4]        ; CLOCK_50   ; 2.656 ; 2.656 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[5]        ; CLOCK_50   ; 2.647 ; 2.647 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[6]        ; CLOCK_50   ; 2.855 ; 2.855 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[7]        ; CLOCK_50   ; 2.774 ; 2.774 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; TXD           ; CLOCK_50   ; 2.996 ; 2.996 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
+---------------+------------+-------+-------+------------+----------------------------------------+


+------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                            ;
+--------------+------------+-------+------+------------+----------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                        ;
+--------------+------------+-------+------+------------+----------------------------------------+
; FL_DQ[*]     ; CLOCK_50   ; 2.796 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[0]    ; CLOCK_50   ; 2.796 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[1]    ; CLOCK_50   ; 2.824 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[2]    ; CLOCK_50   ; 2.839 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[3]    ; CLOCK_50   ; 2.832 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[4]    ; CLOCK_50   ; 2.843 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[5]    ; CLOCK_50   ; 2.824 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[6]    ; CLOCK_50   ; 2.825 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[7]    ; CLOCK_50   ; 2.821 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; LCD_DATA[*]  ; CLOCK_50   ; 2.461 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[0] ; CLOCK_50   ; 2.785 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[1] ; CLOCK_50   ; 3.210 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[2] ; CLOCK_50   ; 2.476 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[3] ; CLOCK_50   ; 2.837 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[4] ; CLOCK_50   ; 2.525 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[5] ; CLOCK_50   ; 2.635 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[6] ; CLOCK_50   ; 2.461 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[7] ; CLOCK_50   ; 2.870 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; P0[*]        ; CLOCK_50   ; 2.265 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[0]       ; CLOCK_50   ; 2.573 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[1]       ; CLOCK_50   ; 2.638 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[2]       ; CLOCK_50   ; 2.265 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[3]       ; CLOCK_50   ; 2.525 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[4]       ; CLOCK_50   ; 2.422 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[5]       ; CLOCK_50   ; 2.436 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[6]       ; CLOCK_50   ; 2.322 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[7]       ; CLOCK_50   ; 2.395 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; P1[*]        ; CLOCK_50   ; 2.474 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[0]       ; CLOCK_50   ; 2.627 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[1]       ; CLOCK_50   ; 2.699 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[2]       ; CLOCK_50   ; 2.620 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[3]       ; CLOCK_50   ; 2.474 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[4]       ; CLOCK_50   ; 2.559 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[5]       ; CLOCK_50   ; 2.512 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[6]       ; CLOCK_50   ; 2.583 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[7]       ; CLOCK_50   ; 2.586 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; P2[*]        ; CLOCK_50   ; 2.450 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[0]       ; CLOCK_50   ; 2.450 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[1]       ; CLOCK_50   ; 2.651 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[2]       ; CLOCK_50   ; 2.712 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[3]       ; CLOCK_50   ; 2.781 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[4]       ; CLOCK_50   ; 2.570 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[5]       ; CLOCK_50   ; 2.662 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[6]       ; CLOCK_50   ; 2.858 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[7]       ; CLOCK_50   ; 2.686 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; P3[*]        ; CLOCK_50   ; 2.550 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[0]       ; CLOCK_50   ; 2.575 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[1]       ; CLOCK_50   ; 2.606 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[2]       ; CLOCK_50   ; 2.580 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[3]       ; CLOCK_50   ; 2.599 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[4]       ; CLOCK_50   ; 2.550 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[5]       ; CLOCK_50   ; 2.769 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[6]       ; CLOCK_50   ; 3.278 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[7]       ; CLOCK_50   ; 2.565 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
+--------------+------------+-------+------+------------+----------------------------------------+


+------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                    ;
+--------------+------------+-------+------+------------+----------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                        ;
+--------------+------------+-------+------+------------+----------------------------------------+
; FL_DQ[*]     ; CLOCK_50   ; 2.796 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[0]    ; CLOCK_50   ; 2.796 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[1]    ; CLOCK_50   ; 2.824 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[2]    ; CLOCK_50   ; 2.839 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[3]    ; CLOCK_50   ; 2.832 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[4]    ; CLOCK_50   ; 2.843 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[5]    ; CLOCK_50   ; 2.824 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[6]    ; CLOCK_50   ; 2.825 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[7]    ; CLOCK_50   ; 2.821 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; LCD_DATA[*]  ; CLOCK_50   ; 2.461 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[0] ; CLOCK_50   ; 2.785 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[1] ; CLOCK_50   ; 3.210 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[2] ; CLOCK_50   ; 2.476 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[3] ; CLOCK_50   ; 2.837 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[4] ; CLOCK_50   ; 2.525 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[5] ; CLOCK_50   ; 2.635 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[6] ; CLOCK_50   ; 2.461 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[7] ; CLOCK_50   ; 2.870 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; P0[*]        ; CLOCK_50   ; 2.265 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[0]       ; CLOCK_50   ; 2.573 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[1]       ; CLOCK_50   ; 2.638 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[2]       ; CLOCK_50   ; 2.265 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[3]       ; CLOCK_50   ; 2.525 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[4]       ; CLOCK_50   ; 2.422 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[5]       ; CLOCK_50   ; 2.436 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[6]       ; CLOCK_50   ; 2.322 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[7]       ; CLOCK_50   ; 2.395 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; P1[*]        ; CLOCK_50   ; 2.474 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[0]       ; CLOCK_50   ; 2.627 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[1]       ; CLOCK_50   ; 2.699 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[2]       ; CLOCK_50   ; 2.620 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[3]       ; CLOCK_50   ; 2.474 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[4]       ; CLOCK_50   ; 2.559 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[5]       ; CLOCK_50   ; 2.512 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[6]       ; CLOCK_50   ; 2.583 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[7]       ; CLOCK_50   ; 2.586 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; P2[*]        ; CLOCK_50   ; 2.450 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[0]       ; CLOCK_50   ; 2.450 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[1]       ; CLOCK_50   ; 2.651 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[2]       ; CLOCK_50   ; 2.712 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[3]       ; CLOCK_50   ; 2.781 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[4]       ; CLOCK_50   ; 2.570 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[5]       ; CLOCK_50   ; 2.662 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[6]       ; CLOCK_50   ; 2.858 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[7]       ; CLOCK_50   ; 2.686 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; P3[*]        ; CLOCK_50   ; 2.550 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[0]       ; CLOCK_50   ; 2.575 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[1]       ; CLOCK_50   ; 2.606 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[2]       ; CLOCK_50   ; 2.580 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[3]       ; CLOCK_50   ; 2.599 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[4]       ; CLOCK_50   ; 2.550 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[5]       ; CLOCK_50   ; 2.769 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[6]       ; CLOCK_50   ; 3.278 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[7]       ; CLOCK_50   ; 2.565 ;      ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
+--------------+------------+-------+------+------------+----------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                    ;
+--------------+------------+-----------+-----------+------------+----------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                        ;
+--------------+------------+-----------+-----------+------------+----------------------------------------+
; FL_DQ[*]     ; CLOCK_50   ; 2.796     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[0]    ; CLOCK_50   ; 2.796     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[1]    ; CLOCK_50   ; 2.824     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[2]    ; CLOCK_50   ; 2.839     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[3]    ; CLOCK_50   ; 2.832     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[4]    ; CLOCK_50   ; 2.843     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[5]    ; CLOCK_50   ; 2.824     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[6]    ; CLOCK_50   ; 2.825     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[7]    ; CLOCK_50   ; 2.821     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; LCD_DATA[*]  ; CLOCK_50   ; 2.461     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[0] ; CLOCK_50   ; 2.785     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[1] ; CLOCK_50   ; 3.210     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[2] ; CLOCK_50   ; 2.476     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[3] ; CLOCK_50   ; 2.837     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[4] ; CLOCK_50   ; 2.525     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[5] ; CLOCK_50   ; 2.635     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[6] ; CLOCK_50   ; 2.461     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[7] ; CLOCK_50   ; 2.870     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; P0[*]        ; CLOCK_50   ; 2.265     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[0]       ; CLOCK_50   ; 2.573     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[1]       ; CLOCK_50   ; 2.638     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[2]       ; CLOCK_50   ; 2.265     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[3]       ; CLOCK_50   ; 2.525     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[4]       ; CLOCK_50   ; 2.422     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[5]       ; CLOCK_50   ; 2.436     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[6]       ; CLOCK_50   ; 2.322     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[7]       ; CLOCK_50   ; 2.395     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; P1[*]        ; CLOCK_50   ; 2.474     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[0]       ; CLOCK_50   ; 2.627     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[1]       ; CLOCK_50   ; 2.699     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[2]       ; CLOCK_50   ; 2.620     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[3]       ; CLOCK_50   ; 2.474     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[4]       ; CLOCK_50   ; 2.559     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[5]       ; CLOCK_50   ; 2.512     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[6]       ; CLOCK_50   ; 2.583     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[7]       ; CLOCK_50   ; 2.586     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; P2[*]        ; CLOCK_50   ; 2.450     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[0]       ; CLOCK_50   ; 2.450     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[1]       ; CLOCK_50   ; 2.651     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[2]       ; CLOCK_50   ; 2.712     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[3]       ; CLOCK_50   ; 2.781     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[4]       ; CLOCK_50   ; 2.570     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[5]       ; CLOCK_50   ; 2.662     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[6]       ; CLOCK_50   ; 2.858     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[7]       ; CLOCK_50   ; 2.686     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; P3[*]        ; CLOCK_50   ; 2.550     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[0]       ; CLOCK_50   ; 2.575     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[1]       ; CLOCK_50   ; 2.606     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[2]       ; CLOCK_50   ; 2.580     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[3]       ; CLOCK_50   ; 2.599     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[4]       ; CLOCK_50   ; 2.550     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[5]       ; CLOCK_50   ; 2.769     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[6]       ; CLOCK_50   ; 3.278     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[7]       ; CLOCK_50   ; 2.565     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
+--------------+------------+-----------+-----------+------------+----------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                            ;
+--------------+------------+-----------+-----------+------------+----------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                        ;
+--------------+------------+-----------+-----------+------------+----------------------------------------+
; FL_DQ[*]     ; CLOCK_50   ; 2.796     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[0]    ; CLOCK_50   ; 2.796     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[1]    ; CLOCK_50   ; 2.824     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[2]    ; CLOCK_50   ; 2.839     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[3]    ; CLOCK_50   ; 2.832     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[4]    ; CLOCK_50   ; 2.843     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[5]    ; CLOCK_50   ; 2.824     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[6]    ; CLOCK_50   ; 2.825     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[7]    ; CLOCK_50   ; 2.821     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; LCD_DATA[*]  ; CLOCK_50   ; 2.461     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[0] ; CLOCK_50   ; 2.785     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[1] ; CLOCK_50   ; 3.210     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[2] ; CLOCK_50   ; 2.476     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[3] ; CLOCK_50   ; 2.837     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[4] ; CLOCK_50   ; 2.525     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[5] ; CLOCK_50   ; 2.635     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[6] ; CLOCK_50   ; 2.461     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[7] ; CLOCK_50   ; 2.870     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; P0[*]        ; CLOCK_50   ; 2.265     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[0]       ; CLOCK_50   ; 2.573     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[1]       ; CLOCK_50   ; 2.638     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[2]       ; CLOCK_50   ; 2.265     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[3]       ; CLOCK_50   ; 2.525     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[4]       ; CLOCK_50   ; 2.422     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[5]       ; CLOCK_50   ; 2.436     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[6]       ; CLOCK_50   ; 2.322     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[7]       ; CLOCK_50   ; 2.395     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; P1[*]        ; CLOCK_50   ; 2.474     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[0]       ; CLOCK_50   ; 2.627     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[1]       ; CLOCK_50   ; 2.699     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[2]       ; CLOCK_50   ; 2.620     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[3]       ; CLOCK_50   ; 2.474     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[4]       ; CLOCK_50   ; 2.559     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[5]       ; CLOCK_50   ; 2.512     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[6]       ; CLOCK_50   ; 2.583     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[7]       ; CLOCK_50   ; 2.586     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; P2[*]        ; CLOCK_50   ; 2.450     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[0]       ; CLOCK_50   ; 2.450     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[1]       ; CLOCK_50   ; 2.651     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[2]       ; CLOCK_50   ; 2.712     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[3]       ; CLOCK_50   ; 2.781     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[4]       ; CLOCK_50   ; 2.570     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[5]       ; CLOCK_50   ; 2.662     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[6]       ; CLOCK_50   ; 2.858     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[7]       ; CLOCK_50   ; 2.686     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; P3[*]        ; CLOCK_50   ; 2.550     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[0]       ; CLOCK_50   ; 2.575     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[1]       ; CLOCK_50   ; 2.606     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[2]       ; CLOCK_50   ; 2.580     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[3]       ; CLOCK_50   ; 2.599     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[4]       ; CLOCK_50   ; 2.550     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[5]       ; CLOCK_50   ; 2.769     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[6]       ; CLOCK_50   ; 3.278     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[7]       ; CLOCK_50   ; 2.565     ;           ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
+--------------+------------+-----------+-----------+------------+----------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                ;
+-----------------------------------------+-------+-------+----------+---------+---------------------+
; Clock                                   ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack                        ; 0.932 ; 0.156 ; 8.611    ; 0.180   ; 10.000              ;
;  CLOCK_50                               ; N/A   ; N/A   ; N/A      ; N/A     ; 10.000              ;
;  TCK                                    ; 7.455 ; 0.156 ; 8.611    ; 0.180   ; 49.000              ;
;  altera_reserved_tck                    ; N/A   ; N/A   ; N/A      ; N/A     ; 97.778              ;
;  pll_33_MHz|altpll_component|pll|clk[0] ; 0.932 ; 0.215 ; N/A      ; N/A     ; 12.223              ;
; Design-wide TNS                         ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLOCK_50                               ; N/A   ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  TCK                                    ; 0.000 ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  altera_reserved_tck                    ; N/A   ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  pll_33_MHz|altpll_component|pll|clk[0] ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+-----------------------------------------+-------+-------+----------+---------+---------------------+


+---------------------------------------------------------------------------------------------------+
; Setup Times                                                                                       ;
+--------------+------------+--------+--------+------------+----------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                        ;
+--------------+------------+--------+--------+------------+----------------------------------------+
; RstIn        ; TCK        ; 8.588  ; 8.588  ; Rise       ; TCK                                    ;
; TDI          ; TCK        ; 3.569  ; 3.569  ; Rise       ; TCK                                    ;
; FL_DQ[*]     ; CLOCK_50   ; 11.828 ; 11.828 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[0]    ; CLOCK_50   ; 10.784 ; 10.784 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[1]    ; CLOCK_50   ; 11.828 ; 11.828 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[2]    ; CLOCK_50   ; 10.185 ; 10.185 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[3]    ; CLOCK_50   ; 11.157 ; 11.157 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[4]    ; CLOCK_50   ; 10.587 ; 10.587 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[5]    ; CLOCK_50   ; 10.799 ; 10.799 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[6]    ; CLOCK_50   ; 11.385 ; 11.385 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[7]    ; CLOCK_50   ; 11.111 ; 11.111 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; INT0         ; CLOCK_50   ; 6.660  ; 6.660  ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; INT1         ; CLOCK_50   ; 6.922  ; 6.922  ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; LCD_DATA[*]  ; CLOCK_50   ; 11.750 ; 11.750 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[0] ; CLOCK_50   ; 10.352 ; 10.352 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[1] ; CLOCK_50   ; 11.750 ; 11.750 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[2] ; CLOCK_50   ; 11.660 ; 11.660 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[3] ; CLOCK_50   ; 11.665 ; 11.665 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[4] ; CLOCK_50   ; 11.367 ; 11.367 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[5] ; CLOCK_50   ; 10.714 ; 10.714 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[6] ; CLOCK_50   ; 11.262 ; 11.262 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[7] ; CLOCK_50   ; 11.306 ; 11.306 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; LEDG_in[*]   ; CLOCK_50   ; 10.769 ; 10.769 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDG_in[1]  ; CLOCK_50   ; 10.129 ; 10.129 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDG_in[2]  ; CLOCK_50   ; 10.047 ; 10.047 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDG_in[3]  ; CLOCK_50   ; 10.769 ; 10.769 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; LEDR0_in[*]  ; CLOCK_50   ; 6.795  ; 6.795  ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR0_in[0] ; CLOCK_50   ; 5.692  ; 5.692  ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR0_in[1] ; CLOCK_50   ; 5.638  ; 5.638  ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR0_in[2] ; CLOCK_50   ; 5.501  ; 5.501  ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR0_in[3] ; CLOCK_50   ; 6.795  ; 6.795  ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR0_in[4] ; CLOCK_50   ; 5.787  ; 5.787  ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR0_in[5] ; CLOCK_50   ; 5.795  ; 5.795  ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR0_in[6] ; CLOCK_50   ; 5.966  ; 5.966  ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR0_in[7] ; CLOCK_50   ; 6.234  ; 6.234  ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; LEDR1_in[*]  ; CLOCK_50   ; 11.693 ; 11.693 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR1_in[0] ; CLOCK_50   ; 7.272  ; 7.272  ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR1_in[1] ; CLOCK_50   ; 6.021  ; 6.021  ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR1_in[2] ; CLOCK_50   ; 6.883  ; 6.883  ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR1_in[3] ; CLOCK_50   ; 7.926  ; 7.926  ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR1_in[4] ; CLOCK_50   ; 7.386  ; 7.386  ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR1_in[5] ; CLOCK_50   ; 11.445 ; 11.445 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR1_in[6] ; CLOCK_50   ; 11.618 ; 11.618 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR1_in[7] ; CLOCK_50   ; 11.693 ; 11.693 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; LEDR2_in[*]  ; CLOCK_50   ; 10.449 ; 10.449 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR2_in[0] ; CLOCK_50   ; 9.483  ; 9.483  ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR2_in[1] ; CLOCK_50   ; 10.449 ; 10.449 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; P0[*]        ; CLOCK_50   ; 12.586 ; 12.586 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[0]       ; CLOCK_50   ; 11.635 ; 11.635 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[1]       ; CLOCK_50   ; 11.595 ; 11.595 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[2]       ; CLOCK_50   ; 12.399 ; 12.399 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[3]       ; CLOCK_50   ; 11.675 ; 11.675 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[4]       ; CLOCK_50   ; 12.211 ; 12.211 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[5]       ; CLOCK_50   ; 12.399 ; 12.399 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[6]       ; CLOCK_50   ; 12.586 ; 12.586 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[7]       ; CLOCK_50   ; 12.145 ; 12.145 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; P1[*]        ; CLOCK_50   ; 12.702 ; 12.702 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[0]       ; CLOCK_50   ; 11.286 ; 11.286 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[1]       ; CLOCK_50   ; 11.093 ; 11.093 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[2]       ; CLOCK_50   ; 11.730 ; 11.730 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[3]       ; CLOCK_50   ; 11.046 ; 11.046 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[4]       ; CLOCK_50   ; 11.429 ; 11.429 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[5]       ; CLOCK_50   ; 12.702 ; 12.702 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[6]       ; CLOCK_50   ; 12.064 ; 12.064 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[7]       ; CLOCK_50   ; 11.980 ; 11.980 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; P2[*]        ; CLOCK_50   ; 11.982 ; 11.982 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[0]       ; CLOCK_50   ; 10.518 ; 10.518 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[1]       ; CLOCK_50   ; 10.503 ; 10.503 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[2]       ; CLOCK_50   ; 11.011 ; 11.011 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[3]       ; CLOCK_50   ; 11.170 ; 11.170 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[4]       ; CLOCK_50   ; 11.851 ; 11.851 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[5]       ; CLOCK_50   ; 11.888 ; 11.888 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[6]       ; CLOCK_50   ; 11.982 ; 11.982 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[7]       ; CLOCK_50   ; 11.453 ; 11.453 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; P3[*]        ; CLOCK_50   ; 11.769 ; 11.769 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[0]       ; CLOCK_50   ; 10.506 ; 10.506 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[1]       ; CLOCK_50   ; 10.434 ; 10.434 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[2]       ; CLOCK_50   ; 11.046 ; 11.046 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[3]       ; CLOCK_50   ; 10.884 ; 10.884 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[4]       ; CLOCK_50   ; 11.476 ; 11.476 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[5]       ; CLOCK_50   ; 11.769 ; 11.769 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[6]       ; CLOCK_50   ; 11.508 ; 11.508 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[7]       ; CLOCK_50   ; 11.203 ; 11.203 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; RXD          ; CLOCK_50   ; 7.171  ; 7.171  ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; RstIn        ; CLOCK_50   ; 7.896  ; 7.896  ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; T0           ; CLOCK_50   ; 6.439  ; 6.439  ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; T1           ; CLOCK_50   ; 6.742  ; 6.742  ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; T2           ; CLOCK_50   ; 6.187  ; 6.187  ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; T2EX         ; CLOCK_50   ; 6.058  ; 6.058  ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; TCS          ; CLOCK_50   ; 12.566 ; 12.566 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
+--------------+------------+--------+--------+------------+----------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Hold Times                                                                                        ;
+--------------+------------+--------+--------+------------+----------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                        ;
+--------------+------------+--------+--------+------------+----------------------------------------+
; RstIn        ; TCK        ; -4.531 ; -4.531 ; Rise       ; TCK                                    ;
; TDI          ; TCK        ; -2.019 ; -2.019 ; Rise       ; TCK                                    ;
; FL_DQ[*]     ; CLOCK_50   ; -5.304 ; -5.304 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[0]    ; CLOCK_50   ; -5.615 ; -5.615 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[1]    ; CLOCK_50   ; -6.092 ; -6.092 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[2]    ; CLOCK_50   ; -5.304 ; -5.304 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[3]    ; CLOCK_50   ; -5.753 ; -5.753 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[4]    ; CLOCK_50   ; -5.470 ; -5.470 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[5]    ; CLOCK_50   ; -5.688 ; -5.688 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[6]    ; CLOCK_50   ; -5.857 ; -5.857 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[7]    ; CLOCK_50   ; -5.768 ; -5.768 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; INT0         ; CLOCK_50   ; -3.795 ; -3.795 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; INT1         ; CLOCK_50   ; -3.918 ; -3.918 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; LCD_DATA[*]  ; CLOCK_50   ; -5.429 ; -5.429 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[0] ; CLOCK_50   ; -5.429 ; -5.429 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[1] ; CLOCK_50   ; -6.103 ; -6.103 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[2] ; CLOCK_50   ; -6.042 ; -6.042 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[3] ; CLOCK_50   ; -6.004 ; -6.004 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[4] ; CLOCK_50   ; -5.863 ; -5.863 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[5] ; CLOCK_50   ; -5.556 ; -5.556 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[6] ; CLOCK_50   ; -5.831 ; -5.831 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[7] ; CLOCK_50   ; -5.817 ; -5.817 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; LEDG_in[*]   ; CLOCK_50   ; -4.944 ; -4.944 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDG_in[1]  ; CLOCK_50   ; -4.944 ; -4.944 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDG_in[2]  ; CLOCK_50   ; -5.028 ; -5.028 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDG_in[3]  ; CLOCK_50   ; -5.296 ; -5.296 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; LEDR0_in[*]  ; CLOCK_50   ; -2.240 ; -2.240 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR0_in[0] ; CLOCK_50   ; -2.589 ; -2.589 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR0_in[1] ; CLOCK_50   ; -2.240 ; -2.240 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR0_in[2] ; CLOCK_50   ; -2.291 ; -2.291 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR0_in[3] ; CLOCK_50   ; -2.810 ; -2.810 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR0_in[4] ; CLOCK_50   ; -2.600 ; -2.600 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR0_in[5] ; CLOCK_50   ; -2.479 ; -2.479 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR0_in[6] ; CLOCK_50   ; -2.679 ; -2.679 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR0_in[7] ; CLOCK_50   ; -2.536 ; -2.536 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; LEDR1_in[*]  ; CLOCK_50   ; -2.848 ; -2.848 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR1_in[0] ; CLOCK_50   ; -3.425 ; -3.425 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR1_in[1] ; CLOCK_50   ; -2.848 ; -2.848 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR1_in[2] ; CLOCK_50   ; -3.166 ; -3.166 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR1_in[3] ; CLOCK_50   ; -3.658 ; -3.658 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR1_in[4] ; CLOCK_50   ; -3.357 ; -3.357 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR1_in[5] ; CLOCK_50   ; -5.881 ; -5.881 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR1_in[6] ; CLOCK_50   ; -5.984 ; -5.984 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR1_in[7] ; CLOCK_50   ; -5.944 ; -5.944 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; LEDR2_in[*]  ; CLOCK_50   ; -5.029 ; -5.029 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR2_in[0] ; CLOCK_50   ; -5.029 ; -5.029 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR2_in[1] ; CLOCK_50   ; -5.490 ; -5.490 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; P0[*]        ; CLOCK_50   ; -5.308 ; -5.308 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[0]       ; CLOCK_50   ; -5.442 ; -5.442 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[1]       ; CLOCK_50   ; -5.308 ; -5.308 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[2]       ; CLOCK_50   ; -5.642 ; -5.642 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[3]       ; CLOCK_50   ; -5.561 ; -5.561 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[4]       ; CLOCK_50   ; -5.751 ; -5.751 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[5]       ; CLOCK_50   ; -5.779 ; -5.779 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[6]       ; CLOCK_50   ; -6.066 ; -6.066 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[7]       ; CLOCK_50   ; -5.742 ; -5.742 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; P1[*]        ; CLOCK_50   ; -5.263 ; -5.263 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[0]       ; CLOCK_50   ; -5.263 ; -5.263 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[1]       ; CLOCK_50   ; -5.400 ; -5.400 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[2]       ; CLOCK_50   ; -5.624 ; -5.624 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[3]       ; CLOCK_50   ; -5.409 ; -5.409 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[4]       ; CLOCK_50   ; -5.617 ; -5.617 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[5]       ; CLOCK_50   ; -5.689 ; -5.689 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[6]       ; CLOCK_50   ; -6.035 ; -6.035 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[7]       ; CLOCK_50   ; -5.393 ; -5.393 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; P2[*]        ; CLOCK_50   ; -5.289 ; -5.289 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[0]       ; CLOCK_50   ; -5.381 ; -5.381 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[1]       ; CLOCK_50   ; -5.289 ; -5.289 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[2]       ; CLOCK_50   ; -5.602 ; -5.602 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[3]       ; CLOCK_50   ; -5.366 ; -5.366 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[4]       ; CLOCK_50   ; -5.966 ; -5.966 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[5]       ; CLOCK_50   ; -5.849 ; -5.849 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[6]       ; CLOCK_50   ; -5.975 ; -5.975 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[7]       ; CLOCK_50   ; -5.425 ; -5.425 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; P3[*]        ; CLOCK_50   ; -5.107 ; -5.107 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[0]       ; CLOCK_50   ; -5.107 ; -5.107 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[1]       ; CLOCK_50   ; -5.239 ; -5.239 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[2]       ; CLOCK_50   ; -5.508 ; -5.508 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[3]       ; CLOCK_50   ; -5.329 ; -5.329 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[4]       ; CLOCK_50   ; -5.781 ; -5.781 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[5]       ; CLOCK_50   ; -5.697 ; -5.697 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[6]       ; CLOCK_50   ; -5.679 ; -5.679 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[7]       ; CLOCK_50   ; -5.373 ; -5.373 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; RXD          ; CLOCK_50   ; -3.939 ; -3.939 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; RstIn        ; CLOCK_50   ; -4.005 ; -4.005 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; T0           ; CLOCK_50   ; -3.708 ; -3.708 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; T1           ; CLOCK_50   ; -3.841 ; -3.841 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; T2           ; CLOCK_50   ; -3.543 ; -3.543 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; T2EX         ; CLOCK_50   ; -3.498 ; -3.498 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; TCS          ; CLOCK_50   ; -5.815 ; -5.815 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
+--------------+------------+--------+--------+------------+----------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+---------------+------------+-------+-------+------------+----------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+---------------+------------+-------+-------+------------+----------------------------------------+
; TDO           ; TCK        ; 6.154 ; 6.154 ; Rise       ; TCK                                    ;
; FL_ADDR[*]    ; CLOCK_50   ; 6.600 ; 6.600 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[0]   ; CLOCK_50   ; 6.494 ; 6.494 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[1]   ; CLOCK_50   ; 6.374 ; 6.374 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[2]   ; CLOCK_50   ; 5.707 ; 5.707 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[3]   ; CLOCK_50   ; 6.600 ; 6.600 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[4]   ; CLOCK_50   ; 6.122 ; 6.122 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[5]   ; CLOCK_50   ; 5.876 ; 5.876 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[6]   ; CLOCK_50   ; 6.045 ; 6.045 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[7]   ; CLOCK_50   ; 6.246 ; 6.246 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[8]   ; CLOCK_50   ; 6.055 ; 6.055 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[9]   ; CLOCK_50   ; 6.249 ; 6.249 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[10]  ; CLOCK_50   ; 5.485 ; 5.485 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[11]  ; CLOCK_50   ; 6.024 ; 6.024 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[12]  ; CLOCK_50   ; 5.794 ; 5.794 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[13]  ; CLOCK_50   ; 6.108 ; 6.108 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[14]  ; CLOCK_50   ; 6.017 ; 6.017 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[15]  ; CLOCK_50   ; 6.087 ; 6.087 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[16]  ; CLOCK_50   ; 6.041 ; 6.041 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[17]  ; CLOCK_50   ; 6.038 ; 6.038 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[18]  ; CLOCK_50   ; 5.786 ; 5.786 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[19]  ; CLOCK_50   ; 5.796 ; 5.796 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[20]  ; CLOCK_50   ; 5.796 ; 5.796 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[21]  ; CLOCK_50   ; 5.787 ; 5.787 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; FL_CE_N       ; CLOCK_50   ; 5.758 ; 5.758 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; FL_DQ[*]      ; CLOCK_50   ; 5.629 ; 5.629 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[0]     ; CLOCK_50   ; 5.547 ; 5.547 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[1]     ; CLOCK_50   ; 5.533 ; 5.533 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[2]     ; CLOCK_50   ; 5.581 ; 5.581 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[3]     ; CLOCK_50   ; 4.896 ; 4.896 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[4]     ; CLOCK_50   ; 5.529 ; 5.529 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[5]     ; CLOCK_50   ; 5.522 ; 5.522 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[6]     ; CLOCK_50   ; 5.629 ; 5.629 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[7]     ; CLOCK_50   ; 5.545 ; 5.545 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; FL_OE_N       ; CLOCK_50   ; 5.826 ; 5.826 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; FL_RST_N      ; CLOCK_50   ; 5.785 ; 5.785 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; FL_WE_N       ; CLOCK_50   ; 5.772 ; 5.772 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; HEX0_out[*]   ; CLOCK_50   ; 6.166 ; 6.166 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX0_out[0]  ; CLOCK_50   ; 5.376 ; 5.376 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX0_out[1]  ; CLOCK_50   ; 6.102 ; 6.102 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX0_out[2]  ; CLOCK_50   ; 6.166 ; 6.166 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX0_out[3]  ; CLOCK_50   ; 5.824 ; 5.824 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX0_out[4]  ; CLOCK_50   ; 5.820 ; 5.820 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX0_out[5]  ; CLOCK_50   ; 5.513 ; 5.513 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX0_out[6]  ; CLOCK_50   ; 5.852 ; 5.852 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; HEX1_out[*]   ; CLOCK_50   ; 7.739 ; 7.739 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX1_out[0]  ; CLOCK_50   ; 6.088 ; 6.088 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX1_out[1]  ; CLOCK_50   ; 6.890 ; 6.890 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX1_out[2]  ; CLOCK_50   ; 6.092 ; 6.092 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX1_out[3]  ; CLOCK_50   ; 5.223 ; 5.223 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX1_out[4]  ; CLOCK_50   ; 7.739 ; 7.739 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX1_out[5]  ; CLOCK_50   ; 5.267 ; 5.267 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX1_out[6]  ; CLOCK_50   ; 5.789 ; 5.789 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; HEX2_out[*]   ; CLOCK_50   ; 5.877 ; 5.877 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX2_out[0]  ; CLOCK_50   ; 5.472 ; 5.472 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX2_out[1]  ; CLOCK_50   ; 5.877 ; 5.877 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX2_out[2]  ; CLOCK_50   ; 5.870 ; 5.870 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX2_out[3]  ; CLOCK_50   ; 5.670 ; 5.670 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX2_out[4]  ; CLOCK_50   ; 5.669 ; 5.669 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX2_out[5]  ; CLOCK_50   ; 5.754 ; 5.754 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX2_out[6]  ; CLOCK_50   ; 5.629 ; 5.629 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; HEX3_out[*]   ; CLOCK_50   ; 6.020 ; 6.020 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX3_out[0]  ; CLOCK_50   ; 5.305 ; 5.305 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX3_out[1]  ; CLOCK_50   ; 5.722 ; 5.722 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX3_out[2]  ; CLOCK_50   ; 6.020 ; 6.020 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX3_out[3]  ; CLOCK_50   ; 5.582 ; 5.582 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX3_out[4]  ; CLOCK_50   ; 5.312 ; 5.312 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX3_out[5]  ; CLOCK_50   ; 5.773 ; 5.773 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX3_out[6]  ; CLOCK_50   ; 5.807 ; 5.807 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; HEX4_out[*]   ; CLOCK_50   ; 5.990 ; 5.990 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX4_out[0]  ; CLOCK_50   ; 5.297 ; 5.297 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX4_out[1]  ; CLOCK_50   ; 5.963 ; 5.963 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX4_out[2]  ; CLOCK_50   ; 5.289 ; 5.289 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX4_out[3]  ; CLOCK_50   ; 5.225 ; 5.225 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX4_out[4]  ; CLOCK_50   ; 5.990 ; 5.990 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX4_out[5]  ; CLOCK_50   ; 5.977 ; 5.977 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX4_out[6]  ; CLOCK_50   ; 5.767 ; 5.767 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; HEX5_out[*]   ; CLOCK_50   ; 5.257 ; 5.257 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX5_out[0]  ; CLOCK_50   ; 5.214 ; 5.214 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX5_out[1]  ; CLOCK_50   ; 4.501 ; 4.501 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX5_out[2]  ; CLOCK_50   ; 5.216 ; 5.216 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX5_out[3]  ; CLOCK_50   ; 5.212 ; 5.212 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX5_out[4]  ; CLOCK_50   ; 5.246 ; 5.246 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX5_out[5]  ; CLOCK_50   ; 5.257 ; 5.257 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX5_out[6]  ; CLOCK_50   ; 5.002 ; 5.002 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; HEX6_out[*]   ; CLOCK_50   ; 5.928 ; 5.928 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX6_out[0]  ; CLOCK_50   ; 5.483 ; 5.483 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX6_out[1]  ; CLOCK_50   ; 5.798 ; 5.798 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX6_out[2]  ; CLOCK_50   ; 4.997 ; 4.997 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX6_out[3]  ; CLOCK_50   ; 5.271 ; 5.271 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX6_out[4]  ; CLOCK_50   ; 5.828 ; 5.828 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX6_out[5]  ; CLOCK_50   ; 5.928 ; 5.928 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX6_out[6]  ; CLOCK_50   ; 5.730 ; 5.730 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; HEX7_out[*]   ; CLOCK_50   ; 6.792 ; 6.792 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX7_out[0]  ; CLOCK_50   ; 6.541 ; 6.541 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX7_out[1]  ; CLOCK_50   ; 5.849 ; 5.849 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX7_out[2]  ; CLOCK_50   ; 6.792 ; 6.792 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX7_out[3]  ; CLOCK_50   ; 6.311 ; 6.311 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX7_out[4]  ; CLOCK_50   ; 6.563 ; 6.563 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX7_out[5]  ; CLOCK_50   ; 6.464 ; 6.464 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX7_out[6]  ; CLOCK_50   ; 5.915 ; 5.915 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; LCD_BLON      ; CLOCK_50   ; 5.517 ; 5.517 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; LCD_DATA[*]   ; CLOCK_50   ; 5.613 ; 5.613 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[0]  ; CLOCK_50   ; 5.544 ; 5.544 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[1]  ; CLOCK_50   ; 5.255 ; 5.255 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[2]  ; CLOCK_50   ; 5.555 ; 5.555 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[3]  ; CLOCK_50   ; 5.550 ; 5.550 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[4]  ; CLOCK_50   ; 5.613 ; 5.613 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[5]  ; CLOCK_50   ; 5.438 ; 5.438 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[6]  ; CLOCK_50   ; 5.057 ; 5.057 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[7]  ; CLOCK_50   ; 5.551 ; 5.551 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; LCD_EN        ; CLOCK_50   ; 6.734 ; 6.734 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; LCD_ON        ; CLOCK_50   ; 6.344 ; 6.344 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; LCD_RS        ; CLOCK_50   ; 6.656 ; 6.656 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; LCD_RW        ; CLOCK_50   ; 6.217 ; 6.217 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; LEDG_out[*]   ; CLOCK_50   ; 6.608 ; 6.608 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDG_out[0]  ; CLOCK_50   ; 6.127 ; 6.127 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDG_out[1]  ; CLOCK_50   ; 5.852 ; 5.852 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDG_out[2]  ; CLOCK_50   ; 6.608 ; 6.608 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDG_out[3]  ; CLOCK_50   ; 5.877 ; 5.877 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDG_out[4]  ; CLOCK_50   ; 5.880 ; 5.880 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDG_out[5]  ; CLOCK_50   ; 5.911 ; 5.911 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDG_out[6]  ; CLOCK_50   ; 5.851 ; 5.851 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDG_out[7]  ; CLOCK_50   ; 5.788 ; 5.788 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; LEDR0_out[*]  ; CLOCK_50   ; 6.102 ; 6.102 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR0_out[0] ; CLOCK_50   ; 5.970 ; 5.970 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR0_out[1] ; CLOCK_50   ; 6.087 ; 6.087 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR0_out[2] ; CLOCK_50   ; 6.050 ; 6.050 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR0_out[3] ; CLOCK_50   ; 6.048 ; 6.048 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR0_out[4] ; CLOCK_50   ; 6.063 ; 6.063 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR0_out[5] ; CLOCK_50   ; 5.637 ; 5.637 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR0_out[6] ; CLOCK_50   ; 6.102 ; 6.102 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR0_out[7] ; CLOCK_50   ; 6.073 ; 6.073 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; LEDR1_out[*]  ; CLOCK_50   ; 5.926 ; 5.926 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR1_out[0] ; CLOCK_50   ; 5.299 ; 5.299 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR1_out[1] ; CLOCK_50   ; 5.351 ; 5.351 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR1_out[2] ; CLOCK_50   ; 5.682 ; 5.682 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR1_out[3] ; CLOCK_50   ; 5.285 ; 5.285 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR1_out[4] ; CLOCK_50   ; 5.886 ; 5.886 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR1_out[5] ; CLOCK_50   ; 5.325 ; 5.325 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR1_out[6] ; CLOCK_50   ; 5.926 ; 5.926 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR1_out[7] ; CLOCK_50   ; 5.389 ; 5.389 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; LEDR2_out[*]  ; CLOCK_50   ; 5.571 ; 5.571 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR2_out[0] ; CLOCK_50   ; 5.354 ; 5.354 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR2_out[1] ; CLOCK_50   ; 5.030 ; 5.030 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR2_out[2] ; CLOCK_50   ; 5.571 ; 5.571 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; P0[*]         ; CLOCK_50   ; 5.244 ; 5.244 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[0]        ; CLOCK_50   ; 5.197 ; 5.197 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[1]        ; CLOCK_50   ; 5.244 ; 5.244 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[2]        ; CLOCK_50   ; 5.239 ; 5.239 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[3]        ; CLOCK_50   ; 5.225 ; 5.225 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[4]        ; CLOCK_50   ; 4.945 ; 4.945 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[5]        ; CLOCK_50   ; 4.960 ; 4.960 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[6]        ; CLOCK_50   ; 4.952 ; 4.952 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[7]        ; CLOCK_50   ; 4.481 ; 4.481 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; P1[*]         ; CLOCK_50   ; 5.436 ; 5.436 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[0]        ; CLOCK_50   ; 5.201 ; 5.201 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[1]        ; CLOCK_50   ; 5.436 ; 5.436 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[2]        ; CLOCK_50   ; 5.263 ; 5.263 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[3]        ; CLOCK_50   ; 4.906 ; 4.906 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[4]        ; CLOCK_50   ; 4.492 ; 4.492 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[5]        ; CLOCK_50   ; 5.000 ; 5.000 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[6]        ; CLOCK_50   ; 5.295 ; 5.295 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[7]        ; CLOCK_50   ; 5.223 ; 5.223 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; P2[*]         ; CLOCK_50   ; 6.100 ; 6.100 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[0]        ; CLOCK_50   ; 5.152 ; 5.152 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[1]        ; CLOCK_50   ; 5.472 ; 5.472 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[2]        ; CLOCK_50   ; 5.537 ; 5.537 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[3]        ; CLOCK_50   ; 5.933 ; 5.933 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[4]        ; CLOCK_50   ; 5.004 ; 5.004 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[5]        ; CLOCK_50   ; 5.475 ; 5.475 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[6]        ; CLOCK_50   ; 6.100 ; 6.100 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[7]        ; CLOCK_50   ; 5.404 ; 5.404 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; P3[*]         ; CLOCK_50   ; 5.654 ; 5.654 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[0]        ; CLOCK_50   ; 5.241 ; 5.241 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[1]        ; CLOCK_50   ; 5.062 ; 5.062 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[2]        ; CLOCK_50   ; 5.275 ; 5.275 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[3]        ; CLOCK_50   ; 4.951 ; 4.951 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[4]        ; CLOCK_50   ; 5.269 ; 5.269 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[5]        ; CLOCK_50   ; 5.254 ; 5.254 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[6]        ; CLOCK_50   ; 5.654 ; 5.654 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[7]        ; CLOCK_50   ; 5.525 ; 5.525 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; TXD           ; CLOCK_50   ; 5.862 ; 5.862 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
+---------------+------------+-------+-------+------------+----------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+---------------+------------+-------+-------+------------+----------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+---------------+------------+-------+-------+------------+----------------------------------------+
; TDO           ; TCK        ; 3.388 ; 3.388 ; Rise       ; TCK                                    ;
; FL_ADDR[*]    ; CLOCK_50   ; 2.820 ; 2.820 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[0]   ; CLOCK_50   ; 3.287 ; 3.287 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[1]   ; CLOCK_50   ; 3.292 ; 3.292 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[2]   ; CLOCK_50   ; 2.979 ; 2.979 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[3]   ; CLOCK_50   ; 3.394 ; 3.394 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[4]   ; CLOCK_50   ; 3.151 ; 3.151 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[5]   ; CLOCK_50   ; 3.062 ; 3.062 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[6]   ; CLOCK_50   ; 3.116 ; 3.116 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[7]   ; CLOCK_50   ; 3.171 ; 3.171 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[8]   ; CLOCK_50   ; 3.134 ; 3.134 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[9]   ; CLOCK_50   ; 3.178 ; 3.178 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[10]  ; CLOCK_50   ; 2.820 ; 2.820 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[11]  ; CLOCK_50   ; 3.082 ; 3.082 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[12]  ; CLOCK_50   ; 2.984 ; 2.984 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[13]  ; CLOCK_50   ; 3.136 ; 3.136 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[14]  ; CLOCK_50   ; 3.071 ; 3.071 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[15]  ; CLOCK_50   ; 3.158 ; 3.158 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[16]  ; CLOCK_50   ; 3.088 ; 3.088 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[17]  ; CLOCK_50   ; 3.080 ; 3.080 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[18]  ; CLOCK_50   ; 2.960 ; 2.960 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[19]  ; CLOCK_50   ; 2.965 ; 2.965 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[20]  ; CLOCK_50   ; 2.971 ; 2.971 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_ADDR[21]  ; CLOCK_50   ; 2.964 ; 2.964 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; FL_CE_N       ; CLOCK_50   ; 2.938 ; 2.938 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; FL_DQ[*]      ; CLOCK_50   ; 2.594 ; 2.594 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[0]     ; CLOCK_50   ; 2.853 ; 2.853 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[1]     ; CLOCK_50   ; 2.850 ; 2.850 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[2]     ; CLOCK_50   ; 2.883 ; 2.883 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[3]     ; CLOCK_50   ; 2.594 ; 2.594 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[4]     ; CLOCK_50   ; 2.856 ; 2.856 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[5]     ; CLOCK_50   ; 2.851 ; 2.851 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[6]     ; CLOCK_50   ; 2.915 ; 2.915 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  FL_DQ[7]     ; CLOCK_50   ; 2.862 ; 2.862 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; FL_OE_N       ; CLOCK_50   ; 3.008 ; 3.008 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; FL_RST_N      ; CLOCK_50   ; 2.963 ; 2.963 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; FL_WE_N       ; CLOCK_50   ; 2.955 ; 2.955 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; HEX0_out[*]   ; CLOCK_50   ; 2.830 ; 2.830 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX0_out[0]  ; CLOCK_50   ; 2.830 ; 2.830 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX0_out[1]  ; CLOCK_50   ; 3.118 ; 3.118 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX0_out[2]  ; CLOCK_50   ; 3.162 ; 3.162 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX0_out[3]  ; CLOCK_50   ; 2.995 ; 2.995 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX0_out[4]  ; CLOCK_50   ; 2.988 ; 2.988 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX0_out[5]  ; CLOCK_50   ; 2.879 ; 2.879 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX0_out[6]  ; CLOCK_50   ; 3.009 ; 3.009 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; HEX1_out[*]   ; CLOCK_50   ; 2.703 ; 2.703 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX1_out[0]  ; CLOCK_50   ; 3.131 ; 3.131 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX1_out[1]  ; CLOCK_50   ; 3.575 ; 3.575 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX1_out[2]  ; CLOCK_50   ; 3.042 ; 3.042 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX1_out[3]  ; CLOCK_50   ; 2.703 ; 2.703 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX1_out[4]  ; CLOCK_50   ; 3.829 ; 3.829 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX1_out[5]  ; CLOCK_50   ; 2.717 ; 2.717 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX1_out[6]  ; CLOCK_50   ; 2.964 ; 2.964 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; HEX2_out[*]   ; CLOCK_50   ; 2.827 ; 2.827 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX2_out[0]  ; CLOCK_50   ; 2.827 ; 2.827 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX2_out[1]  ; CLOCK_50   ; 2.948 ; 2.948 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX2_out[2]  ; CLOCK_50   ; 2.963 ; 2.963 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX2_out[3]  ; CLOCK_50   ; 2.902 ; 2.902 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX2_out[4]  ; CLOCK_50   ; 2.895 ; 2.895 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX2_out[5]  ; CLOCK_50   ; 2.930 ; 2.930 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX2_out[6]  ; CLOCK_50   ; 2.866 ; 2.866 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; HEX3_out[*]   ; CLOCK_50   ; 2.710 ; 2.710 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX3_out[0]  ; CLOCK_50   ; 2.710 ; 2.710 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX3_out[1]  ; CLOCK_50   ; 2.894 ; 2.894 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX3_out[2]  ; CLOCK_50   ; 3.011 ; 3.011 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX3_out[3]  ; CLOCK_50   ; 2.850 ; 2.850 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX3_out[4]  ; CLOCK_50   ; 2.728 ; 2.728 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX3_out[5]  ; CLOCK_50   ; 2.881 ; 2.881 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX3_out[6]  ; CLOCK_50   ; 2.905 ; 2.905 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; HEX4_out[*]   ; CLOCK_50   ; 2.664 ; 2.664 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX4_out[0]  ; CLOCK_50   ; 2.714 ; 2.714 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX4_out[1]  ; CLOCK_50   ; 3.026 ; 3.026 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX4_out[2]  ; CLOCK_50   ; 2.711 ; 2.711 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX4_out[3]  ; CLOCK_50   ; 2.664 ; 2.664 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX4_out[4]  ; CLOCK_50   ; 3.025 ; 3.025 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX4_out[5]  ; CLOCK_50   ; 3.014 ; 3.014 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX4_out[6]  ; CLOCK_50   ; 2.917 ; 2.917 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; HEX5_out[*]   ; CLOCK_50   ; 2.335 ; 2.335 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX5_out[0]  ; CLOCK_50   ; 2.638 ; 2.638 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX5_out[1]  ; CLOCK_50   ; 2.335 ; 2.335 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX5_out[2]  ; CLOCK_50   ; 2.646 ; 2.646 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX5_out[3]  ; CLOCK_50   ; 2.636 ; 2.636 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX5_out[4]  ; CLOCK_50   ; 2.647 ; 2.647 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX5_out[5]  ; CLOCK_50   ; 2.651 ; 2.651 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX5_out[6]  ; CLOCK_50   ; 2.563 ; 2.563 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; HEX6_out[*]   ; CLOCK_50   ; 2.555 ; 2.555 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX6_out[0]  ; CLOCK_50   ; 2.762 ; 2.762 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX6_out[1]  ; CLOCK_50   ; 2.910 ; 2.910 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX6_out[2]  ; CLOCK_50   ; 2.555 ; 2.555 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX6_out[3]  ; CLOCK_50   ; 2.745 ; 2.745 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX6_out[4]  ; CLOCK_50   ; 2.997 ; 2.997 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX6_out[5]  ; CLOCK_50   ; 3.065 ; 3.065 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX6_out[6]  ; CLOCK_50   ; 2.905 ; 2.905 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; HEX7_out[*]   ; CLOCK_50   ; 3.004 ; 3.004 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX7_out[0]  ; CLOCK_50   ; 3.333 ; 3.333 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX7_out[1]  ; CLOCK_50   ; 3.004 ; 3.004 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX7_out[2]  ; CLOCK_50   ; 3.546 ; 3.546 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX7_out[3]  ; CLOCK_50   ; 3.152 ; 3.152 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX7_out[4]  ; CLOCK_50   ; 3.376 ; 3.376 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX7_out[5]  ; CLOCK_50   ; 3.245 ; 3.245 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  HEX7_out[6]  ; CLOCK_50   ; 3.081 ; 3.081 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; LCD_BLON      ; CLOCK_50   ; 2.843 ; 2.843 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; LCD_DATA[*]   ; CLOCK_50   ; 2.608 ; 2.608 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[0]  ; CLOCK_50   ; 2.791 ; 2.791 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[1]  ; CLOCK_50   ; 2.683 ; 2.683 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[2]  ; CLOCK_50   ; 2.802 ; 2.802 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[3]  ; CLOCK_50   ; 2.799 ; 2.799 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[4]  ; CLOCK_50   ; 2.831 ; 2.831 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[5]  ; CLOCK_50   ; 2.754 ; 2.754 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[6]  ; CLOCK_50   ; 2.608 ; 2.608 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LCD_DATA[7]  ; CLOCK_50   ; 2.826 ; 2.826 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; LCD_EN        ; CLOCK_50   ; 3.432 ; 3.432 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; LCD_ON        ; CLOCK_50   ; 3.188 ; 3.188 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; LCD_RS        ; CLOCK_50   ; 3.326 ; 3.326 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; LCD_RW        ; CLOCK_50   ; 3.178 ; 3.178 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; LEDG_out[*]   ; CLOCK_50   ; 2.961 ; 2.961 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDG_out[0]  ; CLOCK_50   ; 3.163 ; 3.163 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDG_out[1]  ; CLOCK_50   ; 3.021 ; 3.021 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDG_out[2]  ; CLOCK_50   ; 3.497 ; 3.497 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDG_out[3]  ; CLOCK_50   ; 3.033 ; 3.033 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDG_out[4]  ; CLOCK_50   ; 3.046 ; 3.046 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDG_out[5]  ; CLOCK_50   ; 3.068 ; 3.068 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDG_out[6]  ; CLOCK_50   ; 3.020 ; 3.020 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDG_out[7]  ; CLOCK_50   ; 2.961 ; 2.961 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; LEDR0_out[*]  ; CLOCK_50   ; 2.938 ; 2.938 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR0_out[0] ; CLOCK_50   ; 3.090 ; 3.090 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR0_out[1] ; CLOCK_50   ; 3.137 ; 3.137 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR0_out[2] ; CLOCK_50   ; 3.100 ; 3.100 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR0_out[3] ; CLOCK_50   ; 3.096 ; 3.096 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR0_out[4] ; CLOCK_50   ; 3.113 ; 3.113 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR0_out[5] ; CLOCK_50   ; 2.938 ; 2.938 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR0_out[6] ; CLOCK_50   ; 3.136 ; 3.136 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR0_out[7] ; CLOCK_50   ; 3.117 ; 3.117 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; LEDR1_out[*]  ; CLOCK_50   ; 2.728 ; 2.728 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR1_out[0] ; CLOCK_50   ; 2.732 ; 2.732 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR1_out[1] ; CLOCK_50   ; 2.767 ; 2.767 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR1_out[2] ; CLOCK_50   ; 2.916 ; 2.916 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR1_out[3] ; CLOCK_50   ; 2.728 ; 2.728 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR1_out[4] ; CLOCK_50   ; 3.019 ; 3.019 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR1_out[5] ; CLOCK_50   ; 2.757 ; 2.757 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR1_out[6] ; CLOCK_50   ; 3.061 ; 3.061 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR1_out[7] ; CLOCK_50   ; 2.788 ; 2.788 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; LEDR2_out[*]  ; CLOCK_50   ; 2.620 ; 2.620 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR2_out[0] ; CLOCK_50   ; 2.788 ; 2.788 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR2_out[1] ; CLOCK_50   ; 2.620 ; 2.620 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  LEDR2_out[2] ; CLOCK_50   ; 2.863 ; 2.863 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; P0[*]         ; CLOCK_50   ; 2.318 ; 2.318 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[0]        ; CLOCK_50   ; 2.620 ; 2.620 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[1]        ; CLOCK_50   ; 2.644 ; 2.644 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[2]        ; CLOCK_50   ; 2.633 ; 2.633 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[3]        ; CLOCK_50   ; 2.624 ; 2.624 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[4]        ; CLOCK_50   ; 2.504 ; 2.504 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[5]        ; CLOCK_50   ; 2.523 ; 2.523 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[6]        ; CLOCK_50   ; 2.499 ; 2.499 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P0[7]        ; CLOCK_50   ; 2.318 ; 2.318 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; P1[*]         ; CLOCK_50   ; 2.336 ; 2.336 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[0]        ; CLOCK_50   ; 2.651 ; 2.651 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[1]        ; CLOCK_50   ; 2.727 ; 2.727 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[2]        ; CLOCK_50   ; 2.656 ; 2.656 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[3]        ; CLOCK_50   ; 2.509 ; 2.509 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[4]        ; CLOCK_50   ; 2.336 ; 2.336 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[5]        ; CLOCK_50   ; 2.544 ; 2.544 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[6]        ; CLOCK_50   ; 2.661 ; 2.661 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P1[7]        ; CLOCK_50   ; 2.622 ; 2.622 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; P2[*]         ; CLOCK_50   ; 2.556 ; 2.556 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[0]        ; CLOCK_50   ; 2.585 ; 2.585 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[1]        ; CLOCK_50   ; 2.742 ; 2.742 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[2]        ; CLOCK_50   ; 2.820 ; 2.820 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[3]        ; CLOCK_50   ; 2.944 ; 2.944 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[4]        ; CLOCK_50   ; 2.556 ; 2.556 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[5]        ; CLOCK_50   ; 2.731 ; 2.731 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[6]        ; CLOCK_50   ; 3.011 ; 3.011 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P2[7]        ; CLOCK_50   ; 2.735 ; 2.735 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; P3[*]         ; CLOCK_50   ; 2.529 ; 2.529 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[0]        ; CLOCK_50   ; 2.642 ; 2.642 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[1]        ; CLOCK_50   ; 2.598 ; 2.598 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[2]        ; CLOCK_50   ; 2.661 ; 2.661 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[3]        ; CLOCK_50   ; 2.529 ; 2.529 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[4]        ; CLOCK_50   ; 2.656 ; 2.656 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[5]        ; CLOCK_50   ; 2.647 ; 2.647 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[6]        ; CLOCK_50   ; 2.855 ; 2.855 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
;  P3[7]        ; CLOCK_50   ; 2.774 ; 2.774 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
; TXD           ; CLOCK_50   ; 2.996 ; 2.996 ; Rise       ; pll_33_MHz|altpll_component|pll|clk[0] ;
+---------------+------------+-------+-------+------------+----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                              ;
+----------------------------------------+----------------------------------------+-----------+----------+----------+----------+
; From Clock                             ; To Clock                               ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------+----------------------------------------+-----------+----------+----------+----------+
; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 671583672 ; 335      ; 12924    ; 31       ;
; TCK                                    ; pll_33_MHz|altpll_component|pll|clk[0] ; 10        ; 0        ; 4        ; 0        ;
; pll_33_MHz|altpll_component|pll|clk[0] ; TCK                                    ; 18        ; 0        ; 0        ; 0        ;
; TCK                                    ; TCK                                    ; 169       ; 0        ; 0        ; 0        ;
+----------------------------------------+----------------------------------------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                               ;
+----------------------------------------+----------------------------------------+-----------+----------+----------+----------+
; From Clock                             ; To Clock                               ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------+----------------------------------------+-----------+----------+----------+----------+
; pll_33_MHz|altpll_component|pll|clk[0] ; pll_33_MHz|altpll_component|pll|clk[0] ; 671583672 ; 335      ; 12924    ; 31       ;
; TCK                                    ; pll_33_MHz|altpll_component|pll|clk[0] ; 10        ; 0        ; 4        ; 0        ;
; pll_33_MHz|altpll_component|pll|clk[0] ; TCK                                    ; 18        ; 0        ; 0        ; 0        ;
; TCK                                    ; TCK                                    ; 169       ; 0        ; 0        ; 0        ;
+----------------------------------------+----------------------------------------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                            ;
+----------------------------------------+----------+----------+----------+----------+----------+
; From Clock                             ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------+----------+----------+----------+----------+----------+
; pll_33_MHz|altpll_component|pll|clk[0] ; TCK      ; 10       ; 0        ; 0        ; 0        ;
+----------------------------------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------+
; Removal Transfers                                                                             ;
+----------------------------------------+----------+----------+----------+----------+----------+
; From Clock                             ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------+----------+----------+----------+----------+----------+
; pll_33_MHz|altpll_component|pll|clk[0] ; TCK      ; 10       ; 0        ; 0        ; 0        ;
+----------------------------------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 79    ; 79   ;
; Unconstrained Input Port Paths  ; 958   ; 958  ;
; Unconstrained Output Ports      ; 164   ; 164  ;
; Unconstrained Output Port Paths ; 212   ; 212  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Tue Aug 13 13:37:05 2013
Info: Command: quartus_sta DE2_8052 -c DE2_8052
Info: qsta_default_script.tcl version: #1
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity sld_jtag_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'DE2_8052.sdc'
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 0.932
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.932         0.000 pll_33_MHz|altpll_component|pll|clk[0] 
    Info (332119):     7.455         0.000 TCK 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 TCK 
    Info (332119):     0.391         0.000 pll_33_MHz|altpll_component|pll|clk[0] 
Info (332146): Worst-case recovery slack is 8.611
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     8.611         0.000 TCK 
Info (332146): Worst-case removal slack is 0.642
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.642         0.000 TCK 
Info (332146): Worst-case minimum pulse width slack is 10.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    10.000         0.000 CLOCK_50 
    Info (332119):    12.223         0.000 pll_33_MHz|altpll_component|pll|clk[0] 
    Info (332119):    49.000         0.000 TCK 
    Info (332119):    97.778         0.000 altera_reserved_tck 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 2.787
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.787         0.000 pll_33_MHz|altpll_component|pll|clk[0] 
    Info (332119):     9.124         0.000 TCK 
Info (332146): Worst-case hold slack is 0.156
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.156         0.000 TCK 
    Info (332119):     0.215         0.000 pll_33_MHz|altpll_component|pll|clk[0] 
Info (332146): Worst-case recovery slack is 9.502
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     9.502         0.000 TCK 
Info (332146): Worst-case removal slack is 0.180
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.180         0.000 TCK 
Info (332146): Worst-case minimum pulse width slack is 10.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    10.000         0.000 CLOCK_50 
    Info (332119):    12.223         0.000 pll_33_MHz|altpll_component|pll|clk[0] 
    Info (332119):    49.000         0.000 TCK 
    Info (332119):    97.778         0.000 altera_reserved_tck 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info (144001): Generated suppressed messages file C:/Source/DE2_8052b/DE2_8052.sta.smsg
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 450 megabytes
    Info: Processing ended: Tue Aug 13 13:37:10 2013
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:05


+-----------------------------------------------+
; TimeQuest Timing Analyzer Suppressed Messages ;
+-----------------------------------------------+
The suppressed messages can be found in C:/Source/DE2_8052b/DE2_8052.sta.smsg.


