TimeQuest Timing Analyzer report for mcu
Mon Dec 12 12:31:15 2022
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'CLK'
 14. Slow 1200mV 85C Model Hold: 'CLK'
 15. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'
 16. Setup Times
 17. Hold Times
 18. Clock to Output Times
 19. Minimum Clock to Output Times
 20. Slow 1200mV 85C Model Metastability Report
 21. Slow 1200mV 0C Model Fmax Summary
 22. Slow 1200mV 0C Model Setup Summary
 23. Slow 1200mV 0C Model Hold Summary
 24. Slow 1200mV 0C Model Recovery Summary
 25. Slow 1200mV 0C Model Removal Summary
 26. Slow 1200mV 0C Model Minimum Pulse Width Summary
 27. Slow 1200mV 0C Model Setup: 'CLK'
 28. Slow 1200mV 0C Model Hold: 'CLK'
 29. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'
 30. Setup Times
 31. Hold Times
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Slow 1200mV 0C Model Metastability Report
 35. Fast 1200mV 0C Model Setup Summary
 36. Fast 1200mV 0C Model Hold Summary
 37. Fast 1200mV 0C Model Recovery Summary
 38. Fast 1200mV 0C Model Removal Summary
 39. Fast 1200mV 0C Model Minimum Pulse Width Summary
 40. Fast 1200mV 0C Model Setup: 'CLK'
 41. Fast 1200mV 0C Model Hold: 'CLK'
 42. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'
 43. Setup Times
 44. Hold Times
 45. Clock to Output Times
 46. Minimum Clock to Output Times
 47. Fast 1200mV 0C Model Metastability Report
 48. Multicorner Timing Analysis Summary
 49. Setup Times
 50. Hold Times
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Board Trace Model Assignments
 54. Input Transition Times
 55. Slow Corner Signal Integrity Metrics
 56. Fast Corner Signal Integrity Metrics
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; mcu                                                ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; mcu.sdc       ; OK     ; Mon Dec 12 12:31:14 2022 ;
+---------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 94.38 MHz ; 94.38 MHz       ; CLK        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; CLK   ; -9.595 ; -497.672           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; CLK   ; 0.327 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; CLK   ; -3.000 ; -126.392                         ;
+-------+--------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                                                                                                                                          ;
+--------+---------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                       ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -9.595 ; hw_1212:hw_1212_1|ir_q[12]                                                                                                      ; hw_1212:hw_1212_1|pc_q[9]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 10.532     ;
; -9.595 ; hw_1212:hw_1212_1|ir_q[12]                                                                                                      ; hw_1212:hw_1212_1|pc_q[3]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 10.532     ;
; -9.595 ; hw_1212:hw_1212_1|ir_q[12]                                                                                                      ; hw_1212:hw_1212_1|pc_q[8]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 10.532     ;
; -9.595 ; hw_1212:hw_1212_1|ir_q[12]                                                                                                      ; hw_1212:hw_1212_1|pc_q[2]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 10.532     ;
; -9.595 ; hw_1212:hw_1212_1|ir_q[12]                                                                                                      ; hw_1212:hw_1212_1|pc_q[5]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 10.532     ;
; -9.595 ; hw_1212:hw_1212_1|ir_q[13]                                                                                                      ; hw_1212:hw_1212_1|pc_q[9]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 10.532     ;
; -9.595 ; hw_1212:hw_1212_1|ir_q[13]                                                                                                      ; hw_1212:hw_1212_1|pc_q[3]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 10.532     ;
; -9.595 ; hw_1212:hw_1212_1|ir_q[13]                                                                                                      ; hw_1212:hw_1212_1|pc_q[8]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 10.532     ;
; -9.595 ; hw_1212:hw_1212_1|ir_q[13]                                                                                                      ; hw_1212:hw_1212_1|pc_q[2]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 10.532     ;
; -9.595 ; hw_1212:hw_1212_1|ir_q[13]                                                                                                      ; hw_1212:hw_1212_1|pc_q[5]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 10.532     ;
; -9.507 ; hw_1212:hw_1212_1|ir_q[11]                                                                                                      ; hw_1212:hw_1212_1|pc_q[9]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 10.444     ;
; -9.507 ; hw_1212:hw_1212_1|ir_q[11]                                                                                                      ; hw_1212:hw_1212_1|pc_q[3]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 10.444     ;
; -9.507 ; hw_1212:hw_1212_1|ir_q[11]                                                                                                      ; hw_1212:hw_1212_1|pc_q[8]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 10.444     ;
; -9.507 ; hw_1212:hw_1212_1|ir_q[11]                                                                                                      ; hw_1212:hw_1212_1|pc_q[2]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 10.444     ;
; -9.507 ; hw_1212:hw_1212_1|ir_q[11]                                                                                                      ; hw_1212:hw_1212_1|pc_q[5]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 10.444     ;
; -9.469 ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; hw_1212:hw_1212_1|pc_q[9]  ; CLK          ; CLK         ; 1.000        ; -0.310     ; 10.154     ;
; -9.469 ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; hw_1212:hw_1212_1|pc_q[3]  ; CLK          ; CLK         ; 1.000        ; -0.310     ; 10.154     ;
; -9.469 ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; hw_1212:hw_1212_1|pc_q[8]  ; CLK          ; CLK         ; 1.000        ; -0.310     ; 10.154     ;
; -9.469 ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; hw_1212:hw_1212_1|pc_q[2]  ; CLK          ; CLK         ; 1.000        ; -0.310     ; 10.154     ;
; -9.469 ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; hw_1212:hw_1212_1|pc_q[5]  ; CLK          ; CLK         ; 1.000        ; -0.310     ; 10.154     ;
; -9.458 ; hw_1212:hw_1212_1|ir_q[12]                                                                                                      ; hw_1212:hw_1212_1|pc_q[10] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 10.395     ;
; -9.458 ; hw_1212:hw_1212_1|ir_q[13]                                                                                                      ; hw_1212:hw_1212_1|pc_q[10] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 10.395     ;
; -9.432 ; hw_1212:hw_1212_1|ir_q[7]                                                                                                       ; hw_1212:hw_1212_1|pc_q[9]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 10.369     ;
; -9.432 ; hw_1212:hw_1212_1|ir_q[7]                                                                                                       ; hw_1212:hw_1212_1|pc_q[3]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 10.369     ;
; -9.432 ; hw_1212:hw_1212_1|ir_q[7]                                                                                                       ; hw_1212:hw_1212_1|pc_q[8]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 10.369     ;
; -9.432 ; hw_1212:hw_1212_1|ir_q[7]                                                                                                       ; hw_1212:hw_1212_1|pc_q[2]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 10.369     ;
; -9.432 ; hw_1212:hw_1212_1|ir_q[7]                                                                                                       ; hw_1212:hw_1212_1|pc_q[5]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 10.369     ;
; -9.405 ; hw_1212:hw_1212_1|ir_q[8]                                                                                                       ; hw_1212:hw_1212_1|pc_q[9]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 10.342     ;
; -9.405 ; hw_1212:hw_1212_1|ir_q[8]                                                                                                       ; hw_1212:hw_1212_1|pc_q[3]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 10.342     ;
; -9.405 ; hw_1212:hw_1212_1|ir_q[8]                                                                                                       ; hw_1212:hw_1212_1|pc_q[8]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 10.342     ;
; -9.405 ; hw_1212:hw_1212_1|ir_q[8]                                                                                                       ; hw_1212:hw_1212_1|pc_q[2]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 10.342     ;
; -9.405 ; hw_1212:hw_1212_1|ir_q[8]                                                                                                       ; hw_1212:hw_1212_1|pc_q[5]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 10.342     ;
; -9.370 ; hw_1212:hw_1212_1|ir_q[11]                                                                                                      ; hw_1212:hw_1212_1|pc_q[10] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 10.307     ;
; -9.356 ; hw_1212:hw_1212_1|ir_q[9]                                                                                                       ; hw_1212:hw_1212_1|pc_q[9]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 10.293     ;
; -9.356 ; hw_1212:hw_1212_1|ir_q[9]                                                                                                       ; hw_1212:hw_1212_1|pc_q[3]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 10.293     ;
; -9.356 ; hw_1212:hw_1212_1|ir_q[9]                                                                                                       ; hw_1212:hw_1212_1|pc_q[8]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 10.293     ;
; -9.356 ; hw_1212:hw_1212_1|ir_q[9]                                                                                                       ; hw_1212:hw_1212_1|pc_q[2]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 10.293     ;
; -9.356 ; hw_1212:hw_1212_1|ir_q[9]                                                                                                       ; hw_1212:hw_1212_1|pc_q[5]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 10.293     ;
; -9.332 ; hw_1212:hw_1212_1|ir_q[12]                                                                                                      ; hw_1212:hw_1212_1|pc_q[4]  ; CLK          ; CLK         ; 1.000        ; 0.265      ; 10.592     ;
; -9.332 ; hw_1212:hw_1212_1|ir_q[12]                                                                                                      ; hw_1212:hw_1212_1|pc_q[0]  ; CLK          ; CLK         ; 1.000        ; 0.265      ; 10.592     ;
; -9.332 ; hw_1212:hw_1212_1|ir_q[12]                                                                                                      ; hw_1212:hw_1212_1|pc_q[1]  ; CLK          ; CLK         ; 1.000        ; 0.265      ; 10.592     ;
; -9.332 ; hw_1212:hw_1212_1|ir_q[12]                                                                                                      ; hw_1212:hw_1212_1|pc_q[6]  ; CLK          ; CLK         ; 1.000        ; 0.265      ; 10.592     ;
; -9.332 ; hw_1212:hw_1212_1|ir_q[12]                                                                                                      ; hw_1212:hw_1212_1|pc_q[7]  ; CLK          ; CLK         ; 1.000        ; 0.265      ; 10.592     ;
; -9.332 ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; hw_1212:hw_1212_1|pc_q[10] ; CLK          ; CLK         ; 1.000        ; -0.310     ; 10.017     ;
; -9.332 ; hw_1212:hw_1212_1|ir_q[13]                                                                                                      ; hw_1212:hw_1212_1|pc_q[4]  ; CLK          ; CLK         ; 1.000        ; 0.265      ; 10.592     ;
; -9.332 ; hw_1212:hw_1212_1|ir_q[13]                                                                                                      ; hw_1212:hw_1212_1|pc_q[0]  ; CLK          ; CLK         ; 1.000        ; 0.265      ; 10.592     ;
; -9.332 ; hw_1212:hw_1212_1|ir_q[13]                                                                                                      ; hw_1212:hw_1212_1|pc_q[1]  ; CLK          ; CLK         ; 1.000        ; 0.265      ; 10.592     ;
; -9.332 ; hw_1212:hw_1212_1|ir_q[13]                                                                                                      ; hw_1212:hw_1212_1|pc_q[6]  ; CLK          ; CLK         ; 1.000        ; 0.265      ; 10.592     ;
; -9.332 ; hw_1212:hw_1212_1|ir_q[13]                                                                                                      ; hw_1212:hw_1212_1|pc_q[7]  ; CLK          ; CLK         ; 1.000        ; 0.265      ; 10.592     ;
; -9.295 ; hw_1212:hw_1212_1|ir_q[7]                                                                                                       ; hw_1212:hw_1212_1|pc_q[10] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 10.232     ;
; -9.268 ; hw_1212:hw_1212_1|ir_q[8]                                                                                                       ; hw_1212:hw_1212_1|pc_q[10] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 10.205     ;
; -9.244 ; hw_1212:hw_1212_1|ir_q[3]                                                                                                       ; hw_1212:hw_1212_1|pc_q[9]  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 10.175     ;
; -9.244 ; hw_1212:hw_1212_1|ir_q[3]                                                                                                       ; hw_1212:hw_1212_1|pc_q[3]  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 10.175     ;
; -9.244 ; hw_1212:hw_1212_1|ir_q[3]                                                                                                       ; hw_1212:hw_1212_1|pc_q[8]  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 10.175     ;
; -9.244 ; hw_1212:hw_1212_1|ir_q[3]                                                                                                       ; hw_1212:hw_1212_1|pc_q[2]  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 10.175     ;
; -9.244 ; hw_1212:hw_1212_1|ir_q[3]                                                                                                       ; hw_1212:hw_1212_1|pc_q[5]  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 10.175     ;
; -9.244 ; hw_1212:hw_1212_1|ir_q[11]                                                                                                      ; hw_1212:hw_1212_1|pc_q[4]  ; CLK          ; CLK         ; 1.000        ; 0.265      ; 10.504     ;
; -9.244 ; hw_1212:hw_1212_1|ir_q[11]                                                                                                      ; hw_1212:hw_1212_1|pc_q[0]  ; CLK          ; CLK         ; 1.000        ; 0.265      ; 10.504     ;
; -9.244 ; hw_1212:hw_1212_1|ir_q[11]                                                                                                      ; hw_1212:hw_1212_1|pc_q[1]  ; CLK          ; CLK         ; 1.000        ; 0.265      ; 10.504     ;
; -9.244 ; hw_1212:hw_1212_1|ir_q[11]                                                                                                      ; hw_1212:hw_1212_1|pc_q[6]  ; CLK          ; CLK         ; 1.000        ; 0.265      ; 10.504     ;
; -9.244 ; hw_1212:hw_1212_1|ir_q[11]                                                                                                      ; hw_1212:hw_1212_1|pc_q[7]  ; CLK          ; CLK         ; 1.000        ; 0.265      ; 10.504     ;
; -9.222 ; hw_1212:hw_1212_1|ir_q[10]                                                                                                      ; hw_1212:hw_1212_1|pc_q[9]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 10.159     ;
; -9.222 ; hw_1212:hw_1212_1|ir_q[10]                                                                                                      ; hw_1212:hw_1212_1|pc_q[3]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 10.159     ;
; -9.222 ; hw_1212:hw_1212_1|ir_q[10]                                                                                                      ; hw_1212:hw_1212_1|pc_q[8]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 10.159     ;
; -9.222 ; hw_1212:hw_1212_1|ir_q[10]                                                                                                      ; hw_1212:hw_1212_1|pc_q[2]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 10.159     ;
; -9.222 ; hw_1212:hw_1212_1|ir_q[10]                                                                                                      ; hw_1212:hw_1212_1|pc_q[5]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 10.159     ;
; -9.219 ; hw_1212:hw_1212_1|ir_q[9]                                                                                                       ; hw_1212:hw_1212_1|pc_q[10] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 10.156     ;
; -9.212 ; hw_1212:hw_1212_1|ir_q[5]                                                                                                       ; hw_1212:hw_1212_1|pc_q[9]  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 10.143     ;
; -9.212 ; hw_1212:hw_1212_1|ir_q[5]                                                                                                       ; hw_1212:hw_1212_1|pc_q[3]  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 10.143     ;
; -9.212 ; hw_1212:hw_1212_1|ir_q[5]                                                                                                       ; hw_1212:hw_1212_1|pc_q[8]  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 10.143     ;
; -9.212 ; hw_1212:hw_1212_1|ir_q[5]                                                                                                       ; hw_1212:hw_1212_1|pc_q[2]  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 10.143     ;
; -9.212 ; hw_1212:hw_1212_1|ir_q[5]                                                                                                       ; hw_1212:hw_1212_1|pc_q[5]  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 10.143     ;
; -9.206 ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; hw_1212:hw_1212_1|pc_q[4]  ; CLK          ; CLK         ; 1.000        ; 0.013      ; 10.214     ;
; -9.206 ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; hw_1212:hw_1212_1|pc_q[0]  ; CLK          ; CLK         ; 1.000        ; 0.013      ; 10.214     ;
; -9.206 ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; hw_1212:hw_1212_1|pc_q[1]  ; CLK          ; CLK         ; 1.000        ; 0.013      ; 10.214     ;
; -9.206 ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; hw_1212:hw_1212_1|pc_q[6]  ; CLK          ; CLK         ; 1.000        ; 0.013      ; 10.214     ;
; -9.206 ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; hw_1212:hw_1212_1|pc_q[7]  ; CLK          ; CLK         ; 1.000        ; 0.013      ; 10.214     ;
; -9.206 ; hw_1212:hw_1212_1|ir_q[6]                                                                                                       ; hw_1212:hw_1212_1|pc_q[9]  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 10.137     ;
; -9.206 ; hw_1212:hw_1212_1|ir_q[6]                                                                                                       ; hw_1212:hw_1212_1|pc_q[3]  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 10.137     ;
; -9.206 ; hw_1212:hw_1212_1|ir_q[6]                                                                                                       ; hw_1212:hw_1212_1|pc_q[8]  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 10.137     ;
; -9.206 ; hw_1212:hw_1212_1|ir_q[6]                                                                                                       ; hw_1212:hw_1212_1|pc_q[2]  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 10.137     ;
; -9.206 ; hw_1212:hw_1212_1|ir_q[6]                                                                                                       ; hw_1212:hw_1212_1|pc_q[5]  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 10.137     ;
; -9.169 ; hw_1212:hw_1212_1|ir_q[7]                                                                                                       ; hw_1212:hw_1212_1|pc_q[4]  ; CLK          ; CLK         ; 1.000        ; 0.265      ; 10.429     ;
; -9.169 ; hw_1212:hw_1212_1|ir_q[7]                                                                                                       ; hw_1212:hw_1212_1|pc_q[0]  ; CLK          ; CLK         ; 1.000        ; 0.265      ; 10.429     ;
; -9.169 ; hw_1212:hw_1212_1|ir_q[7]                                                                                                       ; hw_1212:hw_1212_1|pc_q[1]  ; CLK          ; CLK         ; 1.000        ; 0.265      ; 10.429     ;
; -9.169 ; hw_1212:hw_1212_1|ir_q[7]                                                                                                       ; hw_1212:hw_1212_1|pc_q[6]  ; CLK          ; CLK         ; 1.000        ; 0.265      ; 10.429     ;
; -9.169 ; hw_1212:hw_1212_1|ir_q[7]                                                                                                       ; hw_1212:hw_1212_1|pc_q[7]  ; CLK          ; CLK         ; 1.000        ; 0.265      ; 10.429     ;
; -9.142 ; hw_1212:hw_1212_1|ir_q[8]                                                                                                       ; hw_1212:hw_1212_1|pc_q[4]  ; CLK          ; CLK         ; 1.000        ; 0.265      ; 10.402     ;
; -9.142 ; hw_1212:hw_1212_1|ir_q[8]                                                                                                       ; hw_1212:hw_1212_1|pc_q[0]  ; CLK          ; CLK         ; 1.000        ; 0.265      ; 10.402     ;
; -9.142 ; hw_1212:hw_1212_1|ir_q[8]                                                                                                       ; hw_1212:hw_1212_1|pc_q[1]  ; CLK          ; CLK         ; 1.000        ; 0.265      ; 10.402     ;
; -9.142 ; hw_1212:hw_1212_1|ir_q[8]                                                                                                       ; hw_1212:hw_1212_1|pc_q[6]  ; CLK          ; CLK         ; 1.000        ; 0.265      ; 10.402     ;
; -9.142 ; hw_1212:hw_1212_1|ir_q[8]                                                                                                       ; hw_1212:hw_1212_1|pc_q[7]  ; CLK          ; CLK         ; 1.000        ; 0.265      ; 10.402     ;
; -9.107 ; hw_1212:hw_1212_1|ir_q[3]                                                                                                       ; hw_1212:hw_1212_1|pc_q[10] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 10.038     ;
; -9.093 ; hw_1212:hw_1212_1|ir_q[9]                                                                                                       ; hw_1212:hw_1212_1|pc_q[4]  ; CLK          ; CLK         ; 1.000        ; 0.265      ; 10.353     ;
; -9.093 ; hw_1212:hw_1212_1|ir_q[9]                                                                                                       ; hw_1212:hw_1212_1|pc_q[0]  ; CLK          ; CLK         ; 1.000        ; 0.265      ; 10.353     ;
; -9.093 ; hw_1212:hw_1212_1|ir_q[9]                                                                                                       ; hw_1212:hw_1212_1|pc_q[1]  ; CLK          ; CLK         ; 1.000        ; 0.265      ; 10.353     ;
; -9.093 ; hw_1212:hw_1212_1|ir_q[9]                                                                                                       ; hw_1212:hw_1212_1|pc_q[6]  ; CLK          ; CLK         ; 1.000        ; 0.265      ; 10.353     ;
; -9.093 ; hw_1212:hw_1212_1|ir_q[9]                                                                                                       ; hw_1212:hw_1212_1|pc_q[7]  ; CLK          ; CLK         ; 1.000        ; 0.265      ; 10.353     ;
; -9.085 ; hw_1212:hw_1212_1|ir_q[10]                                                                                                      ; hw_1212:hw_1212_1|pc_q[10] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 10.022     ;
; -9.075 ; hw_1212:hw_1212_1|ir_q[5]                                                                                                       ; hw_1212:hw_1212_1|pc_q[10] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 10.006     ;
+--------+---------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                                                                                                                                                    ;
+-------+------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.327 ; hw_1212:hw_1212_1|pc_q[5]                            ; hw_1212:hw_1212_1|Stack:stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_datain_reg0              ; CLK          ; CLK         ; 0.000        ; 0.381      ; 0.895      ;
; 0.333 ; hw_1212:hw_1212_1|pc_q[10]                           ; hw_1212:hw_1212_1|Stack:stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_datain_reg0              ; CLK          ; CLK         ; 0.000        ; 0.381      ; 0.901      ;
; 0.350 ; hw_1212:hw_1212_1|pc_q[8]                            ; hw_1212:hw_1212_1|Stack:stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_datain_reg0              ; CLK          ; CLK         ; 0.000        ; 0.381      ; 0.918      ;
; 0.358 ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[1]             ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[1]                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.577      ;
; 0.359 ; hw_1212:hw_1212_1|ir_q[5]                            ; hw_1212:hw_1212_1|ir_q[5]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; hw_1212:hw_1212_1|ir_q[0]                            ; hw_1212:hw_1212_1|ir_q[0]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; hw_1212:hw_1212_1|ir_q[2]                            ; hw_1212:hw_1212_1|ir_q[2]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; hw_1212:hw_1212_1|ir_q[4]                            ; hw_1212:hw_1212_1|ir_q[4]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.577      ;
; 0.393 ; hw_1212:hw_1212_1|ps.T2                              ; hw_1212:hw_1212_1|ps.T3                                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.612      ;
; 0.429 ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[0]             ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[1]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.648      ;
; 0.480 ; hw_1212:hw_1212_1|ps.T6                              ; hw_1212:hw_1212_1|ps.T1                                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.699      ;
; 0.480 ; hw_1212:hw_1212_1|ps.T5                              ; hw_1212:hw_1212_1|ps.T6                                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.699      ;
; 0.525 ; hw_1212:hw_1212_1|pc_q[3]                            ; hw_1212:hw_1212_1|Stack:stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_datain_reg0              ; CLK          ; CLK         ; 0.000        ; 0.381      ; 1.093      ;
; 0.550 ; hw_1212:hw_1212_1|pc_q[2]                            ; hw_1212:hw_1212_1|Stack:stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_datain_reg0              ; CLK          ; CLK         ; 0.000        ; 0.381      ; 1.118      ;
; 0.607 ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[1]             ; hw_1212:hw_1212_1|Stack:stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~portb_address_reg0             ; CLK          ; CLK         ; 0.000        ; 0.378      ; 1.172      ;
; 0.609 ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[0]             ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[1]                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.828      ;
; 0.649 ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[0]             ; hw_1212:hw_1212_1|Stack:stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_address_reg0             ; CLK          ; CLK         ; 0.000        ; 0.378      ; 1.214      ;
; 0.663 ; hw_1212:hw_1212_1|pc_q[0]                            ; hw_1212:hw_1212_1|Stack:stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_datain_reg0              ; CLK          ; CLK         ; 0.000        ; 0.058      ; 0.908      ;
; 0.679 ; hw_1212:hw_1212_1|pc_q[4]                            ; hw_1212:hw_1212_1|Stack:stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_datain_reg0              ; CLK          ; CLK         ; 0.000        ; 0.058      ; 0.924      ;
; 0.681 ; hw_1212:hw_1212_1|pc_q[7]                            ; hw_1212:hw_1212_1|Stack:stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_datain_reg0              ; CLK          ; CLK         ; 0.000        ; 0.058      ; 0.926      ;
; 0.697 ; hw_1212:hw_1212_1|pc_q[1]                            ; hw_1212:hw_1212_1|Stack:stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_datain_reg0              ; CLK          ; CLK         ; 0.000        ; 0.058      ; 0.942      ;
; 0.712 ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[1]             ; hw_1212:hw_1212_1|Stack:stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_address_reg0             ; CLK          ; CLK         ; 0.000        ; 0.378      ; 1.277      ;
; 0.716 ; hw_1212:hw_1212_1|pc_q[6]                            ; hw_1212:hw_1212_1|Stack:stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_datain_reg0              ; CLK          ; CLK         ; 0.000        ; 0.058      ; 0.961      ;
; 0.736 ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[2]             ; hw_1212:hw_1212_1|Stack:stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_address_reg0             ; CLK          ; CLK         ; 0.000        ; 0.378      ; 1.301      ;
; 0.785 ; hw_1212:hw_1212_1|pc_q[9]                            ; hw_1212:hw_1212_1|mar_q[9]                                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.005      ;
; 0.789 ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[1]             ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[4]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.008      ;
; 0.804 ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[3]             ; hw_1212:hw_1212_1|Stack:stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_address_reg0             ; CLK          ; CLK         ; 0.000        ; 0.378      ; 1.369      ;
; 0.812 ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[16] ; hw_1212:hw_1212_1|pc_q[7]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.400      ; 1.369      ;
; 0.821 ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[3]             ; hw_1212:hw_1212_1|Stack:stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~portb_address_reg0             ; CLK          ; CLK         ; 0.000        ; 0.378      ; 1.386      ;
; 0.838 ; hw_1212:hw_1212_1|pc_q[9]                            ; hw_1212:hw_1212_1|Stack:stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_datain_reg0              ; CLK          ; CLK         ; 0.000        ; 0.381      ; 1.406      ;
; 0.851 ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[2]             ; hw_1212:hw_1212_1|Stack:stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~portb_address_reg0             ; CLK          ; CLK         ; 0.000        ; 0.378      ; 1.416      ;
; 0.858 ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[0]             ; hw_1212:hw_1212_1|Stack:stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~portb_address_reg0             ; CLK          ; CLK         ; 0.000        ; 0.378      ; 1.423      ;
; 0.860 ; hw_1212:hw_1212_1|pc_q[2]                            ; hw_1212:hw_1212_1|mar_q[2]                                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.081      ;
; 0.883 ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[0]             ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[7]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.102      ;
; 0.895 ; hw_1212:hw_1212_1|ir_q[0]                            ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.370      ; 1.452      ;
; 0.896 ; hw_1212:hw_1212_1|ir_q[1]                            ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[3]                                                                 ; CLK          ; CLK         ; 0.000        ; -0.290     ; 0.763      ;
; 0.902 ; hw_1212:hw_1212_1|ir_q[4]                            ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.370      ; 1.459      ;
; 0.906 ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[10] ; hw_1212:hw_1212_1|pc_q[1]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.400      ; 1.463      ;
; 0.937 ; hw_1212:hw_1212_1|pc_q[8]                            ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[17]                                                                            ; CLK          ; CLK         ; 0.000        ; 0.058      ; 1.152      ;
; 0.942 ; hw_1212:hw_1212_1|ir_q[2]                            ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.307      ; 1.436      ;
; 0.948 ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[2]             ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[7]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.167      ;
; 0.956 ; hw_1212:hw_1212_1|pc_q[8]                            ; hw_1212:hw_1212_1|mar_q[8]                                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.176      ;
; 0.963 ; hw_1212:hw_1212_1|pc_q[5]                            ; hw_1212:hw_1212_1|mar_q[5]                                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.183      ;
; 0.992 ; hw_1212:hw_1212_1|ps.T3                              ; hw_1212:hw_1212_1|ps.T4                                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.425      ; 1.574      ;
; 0.993 ; hw_1212:hw_1212_1|ir_q[2]                            ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[5]                                                                 ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.213      ;
; 1.006 ; hw_1212:hw_1212_1|ir_q[6]                            ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.370      ; 1.563      ;
; 1.007 ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[0]             ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[5]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.226      ;
; 1.009 ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[0]             ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[3]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.228      ;
; 1.011 ; hw_1212:hw_1212_1|pc_q[10]                           ; hw_1212:hw_1212_1|mar_q[10]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.231      ;
; 1.016 ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[14] ; hw_1212:hw_1212_1|pc_q[5]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.237      ;
; 1.016 ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[3]             ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[7]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.235      ;
; 1.026 ; hw_1212:hw_1212_1|ps.T3                              ; hw_1212:hw_1212_1|ir_q[0]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.247      ;
; 1.026 ; hw_1212:hw_1212_1|ps.T3                              ; hw_1212:hw_1212_1|ir_q[2]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.247      ;
; 1.027 ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[18] ; hw_1212:hw_1212_1|pc_q[9]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.248      ;
; 1.028 ; hw_1212:hw_1212_1|ps.T3                              ; hw_1212:hw_1212_1|ir_q[5]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.249      ;
; 1.028 ; hw_1212:hw_1212_1|ps.T3                              ; hw_1212:hw_1212_1|ir_q[4]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.249      ;
; 1.037 ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[3]             ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[3]                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.256      ;
; 1.038 ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[1]             ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[7]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.257      ;
; 1.040 ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[3]             ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[8]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.259      ;
; 1.040 ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[0]             ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[4]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.259      ;
; 1.051 ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[17] ; hw_1212:hw_1212_1|pc_q[8]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.272      ;
; 1.063 ; hw_1212:hw_1212_1|ir_q[3]                            ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.370      ; 1.620      ;
; 1.070 ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[1]             ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[5]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.289      ;
; 1.075 ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[1]             ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[3]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.294      ;
; 1.098 ; hw_1212:hw_1212_1|w_q[0]                             ; hw_1212:hw_1212_1|port_b_out[0]                                                                                                 ; CLK          ; CLK         ; 0.000        ; -0.291     ; 0.964      ;
; 1.106 ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[13] ; hw_1212:hw_1212_1|pc_q[4]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.400      ; 1.663      ;
; 1.108 ; hw_1212:hw_1212_1|ir_q[2]                            ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.370      ; 1.665      ;
; 1.119 ; hw_1212:hw_1212_1|pc_q[3]                            ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[12]                                                                            ; CLK          ; CLK         ; 0.000        ; 0.058      ; 1.334      ;
; 1.121 ; hw_1212:hw_1212_1|ir_q[5]                            ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.370      ; 1.678      ;
; 1.147 ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[2]             ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[5]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.366      ;
; 1.162 ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[2]             ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[2]                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.381      ;
; 1.162 ; hw_1212:hw_1212_1|ps.T1                              ; hw_1212:hw_1212_1|ps.T2                                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.374      ;
; 1.164 ; hw_1212:hw_1212_1|pc_q[0]                            ; hw_1212:hw_1212_1|pc_q[0]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.395      ;
; 1.165 ; hw_1212:hw_1212_1|ps.T4                              ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[0]                                                                 ; CLK          ; CLK         ; 0.000        ; -0.284     ; 1.038      ;
; 1.166 ; hw_1212:hw_1212_1|pc_q[2]                            ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[11]                                                                            ; CLK          ; CLK         ; 0.000        ; 0.058      ; 1.381      ;
; 1.167 ; hw_1212:hw_1212_1|ir_q[2]                            ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[6]                                                                 ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.387      ;
; 1.174 ; hw_1212:hw_1212_1|pc_q[5]                            ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[14]                                                                            ; CLK          ; CLK         ; 0.000        ; 0.058      ; 1.389      ;
; 1.177 ; hw_1212:hw_1212_1|ir_q[0]                            ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.307      ; 1.671      ;
; 1.181 ; hw_1212:hw_1212_1|ir_q[4]                            ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[9]                                                                 ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.401      ;
; 1.184 ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[11] ; hw_1212:hw_1212_1|pc_q[2]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.405      ;
; 1.190 ; hw_1212:hw_1212_1|ps.T3                              ; hw_1212:hw_1212_1|ir_q[1]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.432      ; 1.779      ;
; 1.198 ; hw_1212:hw_1212_1|ps.T4                              ; hw_1212:hw_1212_1|pc_q[6]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.048      ; 1.403      ;
; 1.201 ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[0]             ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[0]                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.420      ;
; 1.203 ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[2]             ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[6]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.422      ;
; 1.204 ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[12] ; hw_1212:hw_1212_1|pc_q[3]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.425      ;
; 1.204 ; hw_1212:hw_1212_1|ir_q[1]                            ; hw_1212:hw_1212_1|ir_q[1]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.076      ; 1.437      ;
; 1.205 ; hw_1212:hw_1212_1|ir_q[0]                            ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[2]                                                                 ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.425      ;
; 1.221 ; hw_1212:hw_1212_1|w_q[3]                             ; hw_1212:hw_1212_1|port_b_out[3]                                                                                                 ; CLK          ; CLK         ; 0.000        ; -0.301     ; 1.077      ;
; 1.221 ; hw_1212:hw_1212_1|ir_q[4]                            ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.307      ; 1.715      ;
; 1.225 ; hw_1212:hw_1212_1|ir_q[5]                            ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[12]                                                                ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.445      ;
; 1.236 ; hw_1212:hw_1212_1|pc_q[7]                            ; hw_1212:hw_1212_1|mar_q[7]                                                                                                      ; CLK          ; CLK         ; 0.000        ; -0.260     ; 1.133      ;
; 1.239 ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[19] ; hw_1212:hw_1212_1|pc_q[10]                                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.460      ;
; 1.239 ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[0]             ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[2]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.458      ;
; 1.247 ; hw_1212:hw_1212_1|ir_q[5]                            ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[11]                                                                ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.467      ;
; 1.260 ; hw_1212:hw_1212_1|ir_q[3]                            ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[7]                                                                 ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.480      ;
; 1.262 ; hw_1212:hw_1212_1|ir_q[7]                            ; hw_1212:hw_1212_1|pc_q[7]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.400      ; 1.819      ;
; 1.264 ; hw_1212:hw_1212_1|pc_q[4]                            ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[13]                                                                            ; CLK          ; CLK         ; 0.000        ; -0.265     ; 1.156      ;
; 1.276 ; hw_1212:hw_1212_1|pc_q[1]                            ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[10]                                                                            ; CLK          ; CLK         ; 0.000        ; -0.265     ; 1.168      ;
; 1.282 ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[0]             ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[3]                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.501      ;
; 1.285 ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[0]             ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[8]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.504      ;
+-------+------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'                                                                                                                                                           ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                                          ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLK   ; Rise       ; CLK                                                                                                                             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|Stack:stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_address_reg0             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|Stack:stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_datain_reg0              ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|Stack:stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_we_reg                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|Stack:stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~portb_address_reg0             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[0]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[10]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[11]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[12]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[13]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[14]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[15]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[16]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[17]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[18]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[19]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[1]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[2]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[3]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[4]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[5]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[6]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[7]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[8]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[9]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[0]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[1]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[2]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[3]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|ir_q[0]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|ir_q[10]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|ir_q[11]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|ir_q[12]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|ir_q[13]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|ir_q[1]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|ir_q[2]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|ir_q[3]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|ir_q[4]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|ir_q[5]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|ir_q[6]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|ir_q[7]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|ir_q[8]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|ir_q[9]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|mar_q[0]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|mar_q[10]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|mar_q[1]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|mar_q[2]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|mar_q[3]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|mar_q[4]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|mar_q[5]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|mar_q[6]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|mar_q[7]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|mar_q[8]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|mar_q[9]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|pc_q[0]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|pc_q[10]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|pc_q[1]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|pc_q[2]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|pc_q[3]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|pc_q[4]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|pc_q[5]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|pc_q[6]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|pc_q[7]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|pc_q[8]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|pc_q[9]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|port_b_out[0]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|port_b_out[1]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|port_b_out[2]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|port_b_out[3]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|port_b_out[4]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|port_b_out[5]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|port_b_out[6]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|port_b_out[7]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|ps.000                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|ps.T1                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|ps.T2                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|ps.T3                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|ps.T4                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|ps.T5                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|ps.T6                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[0]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[10]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[11]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[12]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[13]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[14]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[15]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[16]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[17]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[18]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[19]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[1]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[20]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[21]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[22]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[2]                                                                 ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; BTN[*]    ; CLK        ; 5.361 ; 5.887 ; Rise       ; CLK             ;
;  BTN[2]   ; CLK        ; 5.361 ; 5.887 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; BTN[*]    ; CLK        ; -1.428 ; -1.857 ; Rise       ; CLK             ;
;  BTN[2]   ; CLK        ; -1.428 ; -1.857 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; CLK        ; 7.665 ; 7.553 ; Rise       ; CLK             ;
;  HEX0[0]  ; CLK        ; 7.665 ; 7.553 ; Rise       ; CLK             ;
;  HEX0[1]  ; CLK        ; 7.460 ; 7.402 ; Rise       ; CLK             ;
;  HEX0[2]  ; CLK        ; 7.272 ; 7.351 ; Rise       ; CLK             ;
;  HEX0[3]  ; CLK        ; 7.121 ; 7.024 ; Rise       ; CLK             ;
;  HEX0[4]  ; CLK        ; 7.417 ; 7.304 ; Rise       ; CLK             ;
;  HEX0[5]  ; CLK        ; 7.280 ; 7.253 ; Rise       ; CLK             ;
;  HEX0[6]  ; CLK        ; 7.319 ; 7.318 ; Rise       ; CLK             ;
; HEX1[*]   ; CLK        ; 6.505 ; 6.437 ; Rise       ; CLK             ;
;  HEX1[0]  ; CLK        ; 6.243 ; 6.176 ; Rise       ; CLK             ;
;  HEX1[1]  ; CLK        ; 6.433 ; 6.407 ; Rise       ; CLK             ;
;  HEX1[2]  ; CLK        ; 6.259 ; 6.201 ; Rise       ; CLK             ;
;  HEX1[3]  ; CLK        ; 6.291 ; 6.235 ; Rise       ; CLK             ;
;  HEX1[4]  ; CLK        ; 6.281 ; 6.207 ; Rise       ; CLK             ;
;  HEX1[5]  ; CLK        ; 6.505 ; 6.437 ; Rise       ; CLK             ;
;  HEX1[6]  ; CLK        ; 6.239 ; 6.269 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; CLK        ; 6.243 ; 6.259 ; Rise       ; CLK             ;
;  HEX0[0]  ; CLK        ; 6.946 ; 6.913 ; Rise       ; CLK             ;
;  HEX0[1]  ; CLK        ; 6.243 ; 6.259 ; Rise       ; CLK             ;
;  HEX0[2]  ; CLK        ; 6.737 ; 6.650 ; Rise       ; CLK             ;
;  HEX0[3]  ; CLK        ; 6.420 ; 6.365 ; Rise       ; CLK             ;
;  HEX0[4]  ; CLK        ; 6.705 ; 6.719 ; Rise       ; CLK             ;
;  HEX0[5]  ; CLK        ; 6.624 ; 6.603 ; Rise       ; CLK             ;
;  HEX0[6]  ; CLK        ; 6.622 ; 6.656 ; Rise       ; CLK             ;
; HEX1[*]   ; CLK        ; 5.725 ; 5.668 ; Rise       ; CLK             ;
;  HEX1[0]  ; CLK        ; 5.725 ; 5.668 ; Rise       ; CLK             ;
;  HEX1[1]  ; CLK        ; 5.947 ; 5.867 ; Rise       ; CLK             ;
;  HEX1[2]  ; CLK        ; 5.815 ; 5.692 ; Rise       ; CLK             ;
;  HEX1[3]  ; CLK        ; 5.774 ; 5.727 ; Rise       ; CLK             ;
;  HEX1[4]  ; CLK        ; 5.763 ; 5.769 ; Rise       ; CLK             ;
;  HEX1[5]  ; CLK        ; 5.976 ; 6.002 ; Rise       ; CLK             ;
;  HEX1[6]  ; CLK        ; 5.725 ; 5.778 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 104.6 MHz ; 104.6 MHz       ; CLK        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -8.560 ; -437.352          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.313 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -126.392                        ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                                                                                                                           ;
+--------+---------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                       ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -8.560 ; hw_1212:hw_1212_1|ir_q[13]                                                                                                      ; hw_1212:hw_1212_1|pc_q[9]  ; CLK          ; CLK         ; 1.000        ; -0.052     ; 9.503      ;
; -8.560 ; hw_1212:hw_1212_1|ir_q[13]                                                                                                      ; hw_1212:hw_1212_1|pc_q[3]  ; CLK          ; CLK         ; 1.000        ; -0.052     ; 9.503      ;
; -8.560 ; hw_1212:hw_1212_1|ir_q[13]                                                                                                      ; hw_1212:hw_1212_1|pc_q[8]  ; CLK          ; CLK         ; 1.000        ; -0.052     ; 9.503      ;
; -8.560 ; hw_1212:hw_1212_1|ir_q[13]                                                                                                      ; hw_1212:hw_1212_1|pc_q[2]  ; CLK          ; CLK         ; 1.000        ; -0.052     ; 9.503      ;
; -8.560 ; hw_1212:hw_1212_1|ir_q[13]                                                                                                      ; hw_1212:hw_1212_1|pc_q[5]  ; CLK          ; CLK         ; 1.000        ; -0.052     ; 9.503      ;
; -8.558 ; hw_1212:hw_1212_1|ir_q[12]                                                                                                      ; hw_1212:hw_1212_1|pc_q[9]  ; CLK          ; CLK         ; 1.000        ; -0.052     ; 9.501      ;
; -8.558 ; hw_1212:hw_1212_1|ir_q[12]                                                                                                      ; hw_1212:hw_1212_1|pc_q[3]  ; CLK          ; CLK         ; 1.000        ; -0.052     ; 9.501      ;
; -8.558 ; hw_1212:hw_1212_1|ir_q[12]                                                                                                      ; hw_1212:hw_1212_1|pc_q[8]  ; CLK          ; CLK         ; 1.000        ; -0.052     ; 9.501      ;
; -8.558 ; hw_1212:hw_1212_1|ir_q[12]                                                                                                      ; hw_1212:hw_1212_1|pc_q[2]  ; CLK          ; CLK         ; 1.000        ; -0.052     ; 9.501      ;
; -8.558 ; hw_1212:hw_1212_1|ir_q[12]                                                                                                      ; hw_1212:hw_1212_1|pc_q[5]  ; CLK          ; CLK         ; 1.000        ; -0.052     ; 9.501      ;
; -8.479 ; hw_1212:hw_1212_1|ir_q[11]                                                                                                      ; hw_1212:hw_1212_1|pc_q[9]  ; CLK          ; CLK         ; 1.000        ; -0.052     ; 9.422      ;
; -8.479 ; hw_1212:hw_1212_1|ir_q[11]                                                                                                      ; hw_1212:hw_1212_1|pc_q[3]  ; CLK          ; CLK         ; 1.000        ; -0.052     ; 9.422      ;
; -8.479 ; hw_1212:hw_1212_1|ir_q[11]                                                                                                      ; hw_1212:hw_1212_1|pc_q[8]  ; CLK          ; CLK         ; 1.000        ; -0.052     ; 9.422      ;
; -8.479 ; hw_1212:hw_1212_1|ir_q[11]                                                                                                      ; hw_1212:hw_1212_1|pc_q[2]  ; CLK          ; CLK         ; 1.000        ; -0.052     ; 9.422      ;
; -8.479 ; hw_1212:hw_1212_1|ir_q[11]                                                                                                      ; hw_1212:hw_1212_1|pc_q[5]  ; CLK          ; CLK         ; 1.000        ; -0.052     ; 9.422      ;
; -8.459 ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; hw_1212:hw_1212_1|pc_q[9]  ; CLK          ; CLK         ; 1.000        ; -0.274     ; 9.180      ;
; -8.459 ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; hw_1212:hw_1212_1|pc_q[3]  ; CLK          ; CLK         ; 1.000        ; -0.274     ; 9.180      ;
; -8.459 ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; hw_1212:hw_1212_1|pc_q[8]  ; CLK          ; CLK         ; 1.000        ; -0.274     ; 9.180      ;
; -8.459 ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; hw_1212:hw_1212_1|pc_q[2]  ; CLK          ; CLK         ; 1.000        ; -0.274     ; 9.180      ;
; -8.459 ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; hw_1212:hw_1212_1|pc_q[5]  ; CLK          ; CLK         ; 1.000        ; -0.274     ; 9.180      ;
; -8.430 ; hw_1212:hw_1212_1|ir_q[13]                                                                                                      ; hw_1212:hw_1212_1|pc_q[10] ; CLK          ; CLK         ; 1.000        ; -0.052     ; 9.373      ;
; -8.428 ; hw_1212:hw_1212_1|ir_q[12]                                                                                                      ; hw_1212:hw_1212_1|pc_q[10] ; CLK          ; CLK         ; 1.000        ; -0.052     ; 9.371      ;
; -8.422 ; hw_1212:hw_1212_1|ir_q[7]                                                                                                       ; hw_1212:hw_1212_1|pc_q[9]  ; CLK          ; CLK         ; 1.000        ; -0.052     ; 9.365      ;
; -8.422 ; hw_1212:hw_1212_1|ir_q[7]                                                                                                       ; hw_1212:hw_1212_1|pc_q[3]  ; CLK          ; CLK         ; 1.000        ; -0.052     ; 9.365      ;
; -8.422 ; hw_1212:hw_1212_1|ir_q[7]                                                                                                       ; hw_1212:hw_1212_1|pc_q[8]  ; CLK          ; CLK         ; 1.000        ; -0.052     ; 9.365      ;
; -8.422 ; hw_1212:hw_1212_1|ir_q[7]                                                                                                       ; hw_1212:hw_1212_1|pc_q[2]  ; CLK          ; CLK         ; 1.000        ; -0.052     ; 9.365      ;
; -8.422 ; hw_1212:hw_1212_1|ir_q[7]                                                                                                       ; hw_1212:hw_1212_1|pc_q[5]  ; CLK          ; CLK         ; 1.000        ; -0.052     ; 9.365      ;
; -8.409 ; hw_1212:hw_1212_1|ir_q[8]                                                                                                       ; hw_1212:hw_1212_1|pc_q[9]  ; CLK          ; CLK         ; 1.000        ; -0.052     ; 9.352      ;
; -8.409 ; hw_1212:hw_1212_1|ir_q[8]                                                                                                       ; hw_1212:hw_1212_1|pc_q[3]  ; CLK          ; CLK         ; 1.000        ; -0.052     ; 9.352      ;
; -8.409 ; hw_1212:hw_1212_1|ir_q[8]                                                                                                       ; hw_1212:hw_1212_1|pc_q[8]  ; CLK          ; CLK         ; 1.000        ; -0.052     ; 9.352      ;
; -8.409 ; hw_1212:hw_1212_1|ir_q[8]                                                                                                       ; hw_1212:hw_1212_1|pc_q[2]  ; CLK          ; CLK         ; 1.000        ; -0.052     ; 9.352      ;
; -8.409 ; hw_1212:hw_1212_1|ir_q[8]                                                                                                       ; hw_1212:hw_1212_1|pc_q[5]  ; CLK          ; CLK         ; 1.000        ; -0.052     ; 9.352      ;
; -8.349 ; hw_1212:hw_1212_1|ir_q[11]                                                                                                      ; hw_1212:hw_1212_1|pc_q[10] ; CLK          ; CLK         ; 1.000        ; -0.052     ; 9.292      ;
; -8.346 ; hw_1212:hw_1212_1|ir_q[9]                                                                                                       ; hw_1212:hw_1212_1|pc_q[9]  ; CLK          ; CLK         ; 1.000        ; -0.052     ; 9.289      ;
; -8.346 ; hw_1212:hw_1212_1|ir_q[9]                                                                                                       ; hw_1212:hw_1212_1|pc_q[3]  ; CLK          ; CLK         ; 1.000        ; -0.052     ; 9.289      ;
; -8.346 ; hw_1212:hw_1212_1|ir_q[9]                                                                                                       ; hw_1212:hw_1212_1|pc_q[8]  ; CLK          ; CLK         ; 1.000        ; -0.052     ; 9.289      ;
; -8.346 ; hw_1212:hw_1212_1|ir_q[9]                                                                                                       ; hw_1212:hw_1212_1|pc_q[2]  ; CLK          ; CLK         ; 1.000        ; -0.052     ; 9.289      ;
; -8.346 ; hw_1212:hw_1212_1|ir_q[9]                                                                                                       ; hw_1212:hw_1212_1|pc_q[5]  ; CLK          ; CLK         ; 1.000        ; -0.052     ; 9.289      ;
; -8.335 ; hw_1212:hw_1212_1|ir_q[13]                                                                                                      ; hw_1212:hw_1212_1|pc_q[4]  ; CLK          ; CLK         ; 1.000        ; 0.234      ; 9.564      ;
; -8.335 ; hw_1212:hw_1212_1|ir_q[13]                                                                                                      ; hw_1212:hw_1212_1|pc_q[0]  ; CLK          ; CLK         ; 1.000        ; 0.234      ; 9.564      ;
; -8.335 ; hw_1212:hw_1212_1|ir_q[13]                                                                                                      ; hw_1212:hw_1212_1|pc_q[1]  ; CLK          ; CLK         ; 1.000        ; 0.234      ; 9.564      ;
; -8.335 ; hw_1212:hw_1212_1|ir_q[13]                                                                                                      ; hw_1212:hw_1212_1|pc_q[6]  ; CLK          ; CLK         ; 1.000        ; 0.234      ; 9.564      ;
; -8.335 ; hw_1212:hw_1212_1|ir_q[13]                                                                                                      ; hw_1212:hw_1212_1|pc_q[7]  ; CLK          ; CLK         ; 1.000        ; 0.234      ; 9.564      ;
; -8.333 ; hw_1212:hw_1212_1|ir_q[12]                                                                                                      ; hw_1212:hw_1212_1|pc_q[4]  ; CLK          ; CLK         ; 1.000        ; 0.234      ; 9.562      ;
; -8.333 ; hw_1212:hw_1212_1|ir_q[12]                                                                                                      ; hw_1212:hw_1212_1|pc_q[0]  ; CLK          ; CLK         ; 1.000        ; 0.234      ; 9.562      ;
; -8.333 ; hw_1212:hw_1212_1|ir_q[12]                                                                                                      ; hw_1212:hw_1212_1|pc_q[1]  ; CLK          ; CLK         ; 1.000        ; 0.234      ; 9.562      ;
; -8.333 ; hw_1212:hw_1212_1|ir_q[12]                                                                                                      ; hw_1212:hw_1212_1|pc_q[6]  ; CLK          ; CLK         ; 1.000        ; 0.234      ; 9.562      ;
; -8.333 ; hw_1212:hw_1212_1|ir_q[12]                                                                                                      ; hw_1212:hw_1212_1|pc_q[7]  ; CLK          ; CLK         ; 1.000        ; 0.234      ; 9.562      ;
; -8.329 ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; hw_1212:hw_1212_1|pc_q[10] ; CLK          ; CLK         ; 1.000        ; -0.274     ; 9.050      ;
; -8.292 ; hw_1212:hw_1212_1|ir_q[7]                                                                                                       ; hw_1212:hw_1212_1|pc_q[10] ; CLK          ; CLK         ; 1.000        ; -0.052     ; 9.235      ;
; -8.279 ; hw_1212:hw_1212_1|ir_q[8]                                                                                                       ; hw_1212:hw_1212_1|pc_q[10] ; CLK          ; CLK         ; 1.000        ; -0.052     ; 9.222      ;
; -8.254 ; hw_1212:hw_1212_1|ir_q[11]                                                                                                      ; hw_1212:hw_1212_1|pc_q[4]  ; CLK          ; CLK         ; 1.000        ; 0.234      ; 9.483      ;
; -8.254 ; hw_1212:hw_1212_1|ir_q[11]                                                                                                      ; hw_1212:hw_1212_1|pc_q[0]  ; CLK          ; CLK         ; 1.000        ; 0.234      ; 9.483      ;
; -8.254 ; hw_1212:hw_1212_1|ir_q[11]                                                                                                      ; hw_1212:hw_1212_1|pc_q[1]  ; CLK          ; CLK         ; 1.000        ; 0.234      ; 9.483      ;
; -8.254 ; hw_1212:hw_1212_1|ir_q[11]                                                                                                      ; hw_1212:hw_1212_1|pc_q[6]  ; CLK          ; CLK         ; 1.000        ; 0.234      ; 9.483      ;
; -8.254 ; hw_1212:hw_1212_1|ir_q[11]                                                                                                      ; hw_1212:hw_1212_1|pc_q[7]  ; CLK          ; CLK         ; 1.000        ; 0.234      ; 9.483      ;
; -8.238 ; hw_1212:hw_1212_1|ir_q[3]                                                                                                       ; hw_1212:hw_1212_1|pc_q[9]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 9.177      ;
; -8.238 ; hw_1212:hw_1212_1|ir_q[3]                                                                                                       ; hw_1212:hw_1212_1|pc_q[3]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 9.177      ;
; -8.238 ; hw_1212:hw_1212_1|ir_q[3]                                                                                                       ; hw_1212:hw_1212_1|pc_q[8]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 9.177      ;
; -8.238 ; hw_1212:hw_1212_1|ir_q[3]                                                                                                       ; hw_1212:hw_1212_1|pc_q[2]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 9.177      ;
; -8.238 ; hw_1212:hw_1212_1|ir_q[3]                                                                                                       ; hw_1212:hw_1212_1|pc_q[5]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 9.177      ;
; -8.234 ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; hw_1212:hw_1212_1|pc_q[4]  ; CLK          ; CLK         ; 1.000        ; 0.012      ; 9.241      ;
; -8.234 ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; hw_1212:hw_1212_1|pc_q[0]  ; CLK          ; CLK         ; 1.000        ; 0.012      ; 9.241      ;
; -8.234 ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; hw_1212:hw_1212_1|pc_q[1]  ; CLK          ; CLK         ; 1.000        ; 0.012      ; 9.241      ;
; -8.234 ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; hw_1212:hw_1212_1|pc_q[6]  ; CLK          ; CLK         ; 1.000        ; 0.012      ; 9.241      ;
; -8.234 ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; hw_1212:hw_1212_1|pc_q[7]  ; CLK          ; CLK         ; 1.000        ; 0.012      ; 9.241      ;
; -8.229 ; hw_1212:hw_1212_1|ir_q[10]                                                                                                      ; hw_1212:hw_1212_1|pc_q[9]  ; CLK          ; CLK         ; 1.000        ; -0.052     ; 9.172      ;
; -8.229 ; hw_1212:hw_1212_1|ir_q[10]                                                                                                      ; hw_1212:hw_1212_1|pc_q[3]  ; CLK          ; CLK         ; 1.000        ; -0.052     ; 9.172      ;
; -8.229 ; hw_1212:hw_1212_1|ir_q[10]                                                                                                      ; hw_1212:hw_1212_1|pc_q[8]  ; CLK          ; CLK         ; 1.000        ; -0.052     ; 9.172      ;
; -8.229 ; hw_1212:hw_1212_1|ir_q[10]                                                                                                      ; hw_1212:hw_1212_1|pc_q[2]  ; CLK          ; CLK         ; 1.000        ; -0.052     ; 9.172      ;
; -8.229 ; hw_1212:hw_1212_1|ir_q[10]                                                                                                      ; hw_1212:hw_1212_1|pc_q[5]  ; CLK          ; CLK         ; 1.000        ; -0.052     ; 9.172      ;
; -8.216 ; hw_1212:hw_1212_1|ir_q[9]                                                                                                       ; hw_1212:hw_1212_1|pc_q[10] ; CLK          ; CLK         ; 1.000        ; -0.052     ; 9.159      ;
; -8.204 ; hw_1212:hw_1212_1|ir_q[5]                                                                                                       ; hw_1212:hw_1212_1|pc_q[9]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 9.143      ;
; -8.204 ; hw_1212:hw_1212_1|ir_q[5]                                                                                                       ; hw_1212:hw_1212_1|pc_q[3]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 9.143      ;
; -8.204 ; hw_1212:hw_1212_1|ir_q[5]                                                                                                       ; hw_1212:hw_1212_1|pc_q[8]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 9.143      ;
; -8.204 ; hw_1212:hw_1212_1|ir_q[5]                                                                                                       ; hw_1212:hw_1212_1|pc_q[2]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 9.143      ;
; -8.204 ; hw_1212:hw_1212_1|ir_q[5]                                                                                                       ; hw_1212:hw_1212_1|pc_q[5]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 9.143      ;
; -8.199 ; hw_1212:hw_1212_1|ir_q[6]                                                                                                       ; hw_1212:hw_1212_1|pc_q[9]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 9.138      ;
; -8.199 ; hw_1212:hw_1212_1|ir_q[6]                                                                                                       ; hw_1212:hw_1212_1|pc_q[3]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 9.138      ;
; -8.199 ; hw_1212:hw_1212_1|ir_q[6]                                                                                                       ; hw_1212:hw_1212_1|pc_q[8]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 9.138      ;
; -8.199 ; hw_1212:hw_1212_1|ir_q[6]                                                                                                       ; hw_1212:hw_1212_1|pc_q[2]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 9.138      ;
; -8.199 ; hw_1212:hw_1212_1|ir_q[6]                                                                                                       ; hw_1212:hw_1212_1|pc_q[5]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 9.138      ;
; -8.197 ; hw_1212:hw_1212_1|ir_q[7]                                                                                                       ; hw_1212:hw_1212_1|pc_q[4]  ; CLK          ; CLK         ; 1.000        ; 0.234      ; 9.426      ;
; -8.197 ; hw_1212:hw_1212_1|ir_q[7]                                                                                                       ; hw_1212:hw_1212_1|pc_q[0]  ; CLK          ; CLK         ; 1.000        ; 0.234      ; 9.426      ;
; -8.197 ; hw_1212:hw_1212_1|ir_q[7]                                                                                                       ; hw_1212:hw_1212_1|pc_q[1]  ; CLK          ; CLK         ; 1.000        ; 0.234      ; 9.426      ;
; -8.197 ; hw_1212:hw_1212_1|ir_q[7]                                                                                                       ; hw_1212:hw_1212_1|pc_q[6]  ; CLK          ; CLK         ; 1.000        ; 0.234      ; 9.426      ;
; -8.197 ; hw_1212:hw_1212_1|ir_q[7]                                                                                                       ; hw_1212:hw_1212_1|pc_q[7]  ; CLK          ; CLK         ; 1.000        ; 0.234      ; 9.426      ;
; -8.184 ; hw_1212:hw_1212_1|ir_q[8]                                                                                                       ; hw_1212:hw_1212_1|pc_q[4]  ; CLK          ; CLK         ; 1.000        ; 0.234      ; 9.413      ;
; -8.184 ; hw_1212:hw_1212_1|ir_q[8]                                                                                                       ; hw_1212:hw_1212_1|pc_q[0]  ; CLK          ; CLK         ; 1.000        ; 0.234      ; 9.413      ;
; -8.184 ; hw_1212:hw_1212_1|ir_q[8]                                                                                                       ; hw_1212:hw_1212_1|pc_q[1]  ; CLK          ; CLK         ; 1.000        ; 0.234      ; 9.413      ;
; -8.184 ; hw_1212:hw_1212_1|ir_q[8]                                                                                                       ; hw_1212:hw_1212_1|pc_q[6]  ; CLK          ; CLK         ; 1.000        ; 0.234      ; 9.413      ;
; -8.184 ; hw_1212:hw_1212_1|ir_q[8]                                                                                                       ; hw_1212:hw_1212_1|pc_q[7]  ; CLK          ; CLK         ; 1.000        ; 0.234      ; 9.413      ;
; -8.121 ; hw_1212:hw_1212_1|ir_q[9]                                                                                                       ; hw_1212:hw_1212_1|pc_q[4]  ; CLK          ; CLK         ; 1.000        ; 0.234      ; 9.350      ;
; -8.121 ; hw_1212:hw_1212_1|ir_q[9]                                                                                                       ; hw_1212:hw_1212_1|pc_q[0]  ; CLK          ; CLK         ; 1.000        ; 0.234      ; 9.350      ;
; -8.121 ; hw_1212:hw_1212_1|ir_q[9]                                                                                                       ; hw_1212:hw_1212_1|pc_q[1]  ; CLK          ; CLK         ; 1.000        ; 0.234      ; 9.350      ;
; -8.121 ; hw_1212:hw_1212_1|ir_q[9]                                                                                                       ; hw_1212:hw_1212_1|pc_q[6]  ; CLK          ; CLK         ; 1.000        ; 0.234      ; 9.350      ;
; -8.121 ; hw_1212:hw_1212_1|ir_q[9]                                                                                                       ; hw_1212:hw_1212_1|pc_q[7]  ; CLK          ; CLK         ; 1.000        ; 0.234      ; 9.350      ;
; -8.108 ; hw_1212:hw_1212_1|ir_q[3]                                                                                                       ; hw_1212:hw_1212_1|pc_q[10] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 9.047      ;
; -8.099 ; hw_1212:hw_1212_1|ir_q[10]                                                                                                      ; hw_1212:hw_1212_1|pc_q[10] ; CLK          ; CLK         ; 1.000        ; -0.052     ; 9.042      ;
; -8.074 ; hw_1212:hw_1212_1|ir_q[5]                                                                                                       ; hw_1212:hw_1212_1|pc_q[10] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 9.013      ;
+--------+---------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                                                                                                                                                     ;
+-------+------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.313 ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[1]             ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[1]                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; hw_1212:hw_1212_1|ir_q[5]                            ; hw_1212:hw_1212_1|ir_q[5]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; hw_1212:hw_1212_1|ir_q[0]                            ; hw_1212:hw_1212_1|ir_q[0]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; hw_1212:hw_1212_1|ir_q[2]                            ; hw_1212:hw_1212_1|ir_q[2]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; hw_1212:hw_1212_1|ir_q[4]                            ; hw_1212:hw_1212_1|ir_q[4]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.511      ;
; 0.317 ; hw_1212:hw_1212_1|pc_q[5]                            ; hw_1212:hw_1212_1|Stack:stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_datain_reg0              ; CLK          ; CLK         ; 0.000        ; 0.341      ; 0.827      ;
; 0.320 ; hw_1212:hw_1212_1|pc_q[10]                           ; hw_1212:hw_1212_1|Stack:stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_datain_reg0              ; CLK          ; CLK         ; 0.000        ; 0.341      ; 0.830      ;
; 0.337 ; hw_1212:hw_1212_1|pc_q[8]                            ; hw_1212:hw_1212_1|Stack:stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_datain_reg0              ; CLK          ; CLK         ; 0.000        ; 0.341      ; 0.847      ;
; 0.357 ; hw_1212:hw_1212_1|ps.T2                              ; hw_1212:hw_1212_1|ps.T3                                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.556      ;
; 0.381 ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[0]             ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[1]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.579      ;
; 0.433 ; hw_1212:hw_1212_1|ps.T6                              ; hw_1212:hw_1212_1|ps.T1                                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.632      ;
; 0.433 ; hw_1212:hw_1212_1|ps.T5                              ; hw_1212:hw_1212_1|ps.T6                                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.632      ;
; 0.504 ; hw_1212:hw_1212_1|pc_q[3]                            ; hw_1212:hw_1212_1|Stack:stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_datain_reg0              ; CLK          ; CLK         ; 0.000        ; 0.341      ; 1.014      ;
; 0.524 ; hw_1212:hw_1212_1|pc_q[2]                            ; hw_1212:hw_1212_1|Stack:stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_datain_reg0              ; CLK          ; CLK         ; 0.000        ; 0.341      ; 1.034      ;
; 0.547 ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[0]             ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[1]                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.745      ;
; 0.555 ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[1]             ; hw_1212:hw_1212_1|Stack:stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~portb_address_reg0             ; CLK          ; CLK         ; 0.000        ; 0.338      ; 1.062      ;
; 0.589 ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[0]             ; hw_1212:hw_1212_1|Stack:stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_address_reg0             ; CLK          ; CLK         ; 0.000        ; 0.338      ; 1.096      ;
; 0.612 ; hw_1212:hw_1212_1|pc_q[0]                            ; hw_1212:hw_1212_1|Stack:stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_datain_reg0              ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.836      ;
; 0.629 ; hw_1212:hw_1212_1|pc_q[7]                            ; hw_1212:hw_1212_1|Stack:stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_datain_reg0              ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.853      ;
; 0.630 ; hw_1212:hw_1212_1|pc_q[4]                            ; hw_1212:hw_1212_1|Stack:stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_datain_reg0              ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.854      ;
; 0.647 ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[1]             ; hw_1212:hw_1212_1|Stack:stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_address_reg0             ; CLK          ; CLK         ; 0.000        ; 0.338      ; 1.154      ;
; 0.649 ; hw_1212:hw_1212_1|pc_q[1]                            ; hw_1212:hw_1212_1|Stack:stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_datain_reg0              ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.873      ;
; 0.666 ; hw_1212:hw_1212_1|pc_q[6]                            ; hw_1212:hw_1212_1|Stack:stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_datain_reg0              ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.890      ;
; 0.671 ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[2]             ; hw_1212:hw_1212_1|Stack:stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_address_reg0             ; CLK          ; CLK         ; 0.000        ; 0.338      ; 1.178      ;
; 0.695 ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[1]             ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[4]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.893      ;
; 0.720 ; hw_1212:hw_1212_1|pc_q[9]                            ; hw_1212:hw_1212_1|mar_q[9]                                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.920      ;
; 0.731 ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[16] ; hw_1212:hw_1212_1|pc_q[7]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.356      ; 1.231      ;
; 0.742 ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[3]             ; hw_1212:hw_1212_1|Stack:stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_address_reg0             ; CLK          ; CLK         ; 0.000        ; 0.338      ; 1.249      ;
; 0.765 ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[3]             ; hw_1212:hw_1212_1|Stack:stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~portb_address_reg0             ; CLK          ; CLK         ; 0.000        ; 0.338      ; 1.272      ;
; 0.779 ; hw_1212:hw_1212_1|pc_q[9]                            ; hw_1212:hw_1212_1|Stack:stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_datain_reg0              ; CLK          ; CLK         ; 0.000        ; 0.341      ; 1.289      ;
; 0.784 ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[2]             ; hw_1212:hw_1212_1|Stack:stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~portb_address_reg0             ; CLK          ; CLK         ; 0.000        ; 0.338      ; 1.291      ;
; 0.791 ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[0]             ; hw_1212:hw_1212_1|Stack:stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~portb_address_reg0             ; CLK          ; CLK         ; 0.000        ; 0.338      ; 1.298      ;
; 0.796 ; hw_1212:hw_1212_1|pc_q[2]                            ; hw_1212:hw_1212_1|mar_q[2]                                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.996      ;
; 0.798 ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[0]             ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[7]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.996      ;
; 0.803 ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[10] ; hw_1212:hw_1212_1|pc_q[1]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.356      ; 1.303      ;
; 0.803 ; hw_1212:hw_1212_1|ir_q[1]                            ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[3]                                                                 ; CLK          ; CLK         ; 0.000        ; -0.259     ; 0.688      ;
; 0.836 ; hw_1212:hw_1212_1|ir_q[0]                            ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.332      ; 1.337      ;
; 0.846 ; hw_1212:hw_1212_1|ir_q[4]                            ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.332      ; 1.347      ;
; 0.855 ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[2]             ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[7]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.053      ;
; 0.859 ; hw_1212:hw_1212_1|pc_q[8]                            ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[17]                                                                            ; CLK          ; CLK         ; 0.000        ; 0.052      ; 1.055      ;
; 0.867 ; hw_1212:hw_1212_1|pc_q[8]                            ; hw_1212:hw_1212_1|mar_q[8]                                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.067      ;
; 0.874 ; hw_1212:hw_1212_1|ir_q[2]                            ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.272      ; 1.315      ;
; 0.886 ; hw_1212:hw_1212_1|pc_q[5]                            ; hw_1212:hw_1212_1|mar_q[5]                                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.086      ;
; 0.903 ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[14] ; hw_1212:hw_1212_1|pc_q[5]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.057      ; 1.104      ;
; 0.906 ; hw_1212:hw_1212_1|ir_q[2]                            ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[5]                                                                 ; CLK          ; CLK         ; 0.000        ; 0.057      ; 1.107      ;
; 0.908 ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[0]             ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[5]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.106      ;
; 0.911 ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[0]             ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[3]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.109      ;
; 0.912 ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[18] ; hw_1212:hw_1212_1|pc_q[9]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.057      ; 1.113      ;
; 0.913 ; hw_1212:hw_1212_1|ps.T3                              ; hw_1212:hw_1212_1|ps.T4                                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.380      ; 1.437      ;
; 0.915 ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[3]             ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[7]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.113      ;
; 0.927 ; hw_1212:hw_1212_1|pc_q[10]                           ; hw_1212:hw_1212_1|mar_q[10]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.127      ;
; 0.934 ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[17] ; hw_1212:hw_1212_1|pc_q[8]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.057      ; 1.135      ;
; 0.936 ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[1]             ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[7]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.134      ;
; 0.938 ; hw_1212:hw_1212_1|ps.T3                              ; hw_1212:hw_1212_1|ir_q[0]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.138      ;
; 0.938 ; hw_1212:hw_1212_1|ps.T3                              ; hw_1212:hw_1212_1|ir_q[2]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.138      ;
; 0.939 ; hw_1212:hw_1212_1|ps.T3                              ; hw_1212:hw_1212_1|ir_q[4]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.139      ;
; 0.940 ; hw_1212:hw_1212_1|ir_q[6]                            ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.332      ; 1.441      ;
; 0.940 ; hw_1212:hw_1212_1|ps.T3                              ; hw_1212:hw_1212_1|ir_q[5]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.140      ;
; 0.942 ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[3]             ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[3]                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.140      ;
; 0.943 ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[0]             ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[4]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.141      ;
; 0.944 ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[3]             ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[8]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.142      ;
; 0.966 ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[1]             ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[5]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.164      ;
; 0.969 ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[1]             ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[3]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.167      ;
; 0.995 ; hw_1212:hw_1212_1|w_q[0]                             ; hw_1212:hw_1212_1|port_b_out[0]                                                                                                 ; CLK          ; CLK         ; 0.000        ; -0.260     ; 0.879      ;
; 0.999 ; hw_1212:hw_1212_1|ir_q[3]                            ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.332      ; 1.500      ;
; 1.007 ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[13] ; hw_1212:hw_1212_1|pc_q[4]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.356      ; 1.507      ;
; 1.031 ; hw_1212:hw_1212_1|pc_q[3]                            ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[12]                                                                            ; CLK          ; CLK         ; 0.000        ; 0.052      ; 1.227      ;
; 1.035 ; hw_1212:hw_1212_1|ir_q[2]                            ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.332      ; 1.536      ;
; 1.041 ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[2]             ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[5]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.239      ;
; 1.051 ; hw_1212:hw_1212_1|pc_q[0]                            ; hw_1212:hw_1212_1|pc_q[0]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.067      ; 1.262      ;
; 1.051 ; hw_1212:hw_1212_1|ir_q[5]                            ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.332      ; 1.552      ;
; 1.052 ; hw_1212:hw_1212_1|ir_q[2]                            ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[6]                                                                 ; CLK          ; CLK         ; 0.000        ; 0.057      ; 1.253      ;
; 1.057 ; hw_1212:hw_1212_1|ps.T4                              ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[0]                                                                 ; CLK          ; CLK         ; 0.000        ; -0.255     ; 0.946      ;
; 1.058 ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[2]             ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[2]                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.256      ;
; 1.066 ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[11] ; hw_1212:hw_1212_1|pc_q[2]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.057      ; 1.267      ;
; 1.068 ; hw_1212:hw_1212_1|pc_q[2]                            ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[11]                                                                            ; CLK          ; CLK         ; 0.000        ; 0.052      ; 1.264      ;
; 1.072 ; hw_1212:hw_1212_1|ps.T1                              ; hw_1212:hw_1212_1|ps.T2                                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.049      ; 1.265      ;
; 1.080 ; hw_1212:hw_1212_1|ir_q[4]                            ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[9]                                                                 ; CLK          ; CLK         ; 0.000        ; 0.057      ; 1.281      ;
; 1.084 ; hw_1212:hw_1212_1|pc_q[5]                            ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[14]                                                                            ; CLK          ; CLK         ; 0.000        ; 0.052      ; 1.280      ;
; 1.089 ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[0]             ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[0]                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.287      ;
; 1.089 ; hw_1212:hw_1212_1|ps.T3                              ; hw_1212:hw_1212_1|ir_q[1]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.385      ; 1.618      ;
; 1.089 ; hw_1212:hw_1212_1|ir_q[0]                            ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.272      ; 1.530      ;
; 1.090 ; hw_1212:hw_1212_1|ps.T4                              ; hw_1212:hw_1212_1|pc_q[6]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.041      ; 1.275      ;
; 1.091 ; hw_1212:hw_1212_1|ir_q[0]                            ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[2]                                                                 ; CLK          ; CLK         ; 0.000        ; 0.057      ; 1.292      ;
; 1.092 ; hw_1212:hw_1212_1|ir_q[1]                            ; hw_1212:hw_1212_1|ir_q[1]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.067      ; 1.303      ;
; 1.095 ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[12] ; hw_1212:hw_1212_1|pc_q[3]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.057      ; 1.296      ;
; 1.095 ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[2]             ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[6]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.293      ;
; 1.104 ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[19] ; hw_1212:hw_1212_1|pc_q[10]                                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.057      ; 1.305      ;
; 1.112 ; hw_1212:hw_1212_1|w_q[3]                             ; hw_1212:hw_1212_1|port_b_out[3]                                                                                                 ; CLK          ; CLK         ; 0.000        ; -0.267     ; 0.989      ;
; 1.114 ; hw_1212:hw_1212_1|ir_q[5]                            ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[12]                                                                ; CLK          ; CLK         ; 0.000        ; 0.057      ; 1.315      ;
; 1.118 ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[0]             ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[2]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.316      ;
; 1.121 ; hw_1212:hw_1212_1|pc_q[7]                            ; hw_1212:hw_1212_1|mar_q[7]                                                                                                      ; CLK          ; CLK         ; 0.000        ; -0.230     ; 1.035      ;
; 1.129 ; hw_1212:hw_1212_1|ir_q[4]                            ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.272      ; 1.570      ;
; 1.139 ; hw_1212:hw_1212_1|ir_q[5]                            ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[11]                                                                ; CLK          ; CLK         ; 0.000        ; 0.057      ; 1.340      ;
; 1.151 ; hw_1212:hw_1212_1|pc_q[4]                            ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[13]                                                                            ; CLK          ; CLK         ; 0.000        ; -0.234     ; 1.061      ;
; 1.158 ; hw_1212:hw_1212_1|ir_q[7]                            ; hw_1212:hw_1212_1|pc_q[7]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.356      ; 1.658      ;
; 1.160 ; hw_1212:hw_1212_1|ir_q[3]                            ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[7]                                                                 ; CLK          ; CLK         ; 0.000        ; 0.057      ; 1.361      ;
; 1.163 ; hw_1212:hw_1212_1|pc_q[7]                            ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[16]                                                                            ; CLK          ; CLK         ; 0.000        ; -0.234     ; 1.073      ;
; 1.164 ; hw_1212:hw_1212_1|pc_q[1]                            ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[10]                                                                            ; CLK          ; CLK         ; 0.000        ; -0.234     ; 1.074      ;
; 1.167 ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[0]             ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[3]                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.365      ;
+-------+------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                                                                                                            ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                                          ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLK   ; Rise       ; CLK                                                                                                                             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|Stack:stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_address_reg0             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|Stack:stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_datain_reg0              ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|Stack:stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_we_reg                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|Stack:stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~portb_address_reg0             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[0]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[10]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[11]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[12]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[13]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[14]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[15]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[16]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[17]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[18]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[19]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[1]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[2]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[3]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[4]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[5]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[6]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[7]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[8]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[9]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[0]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[1]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[2]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[3]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|ir_q[0]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|ir_q[10]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|ir_q[11]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|ir_q[12]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|ir_q[13]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|ir_q[1]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|ir_q[2]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|ir_q[3]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|ir_q[4]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|ir_q[5]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|ir_q[6]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|ir_q[7]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|ir_q[8]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|ir_q[9]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|mar_q[0]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|mar_q[10]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|mar_q[1]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|mar_q[2]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|mar_q[3]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|mar_q[4]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|mar_q[5]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|mar_q[6]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|mar_q[7]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|mar_q[8]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|mar_q[9]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|pc_q[0]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|pc_q[10]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|pc_q[1]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|pc_q[2]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|pc_q[3]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|pc_q[4]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|pc_q[5]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|pc_q[6]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|pc_q[7]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|pc_q[8]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|pc_q[9]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|port_b_out[0]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|port_b_out[1]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|port_b_out[2]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|port_b_out[3]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|port_b_out[4]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|port_b_out[5]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|port_b_out[6]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|port_b_out[7]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|ps.000                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|ps.T1                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|ps.T2                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|ps.T3                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|ps.T4                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|ps.T5                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|ps.T6                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[0]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[10]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[11]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[12]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[13]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[14]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[15]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[16]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[17]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[18]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[19]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[1]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[20]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[21]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[22]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[2]                                                                 ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; BTN[*]    ; CLK        ; 4.757 ; 5.210 ; Rise       ; CLK             ;
;  BTN[2]   ; CLK        ; 4.757 ; 5.210 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; BTN[*]    ; CLK        ; -1.232 ; -1.567 ; Rise       ; CLK             ;
;  BTN[2]   ; CLK        ; -1.232 ; -1.567 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; CLK        ; 7.162 ; 7.061 ; Rise       ; CLK             ;
;  HEX0[0]  ; CLK        ; 7.162 ; 7.061 ; Rise       ; CLK             ;
;  HEX0[1]  ; CLK        ; 7.003 ; 6.909 ; Rise       ; CLK             ;
;  HEX0[2]  ; CLK        ; 6.859 ; 6.826 ; Rise       ; CLK             ;
;  HEX0[3]  ; CLK        ; 6.655 ; 6.544 ; Rise       ; CLK             ;
;  HEX0[4]  ; CLK        ; 6.928 ; 6.848 ; Rise       ; CLK             ;
;  HEX0[5]  ; CLK        ; 6.799 ; 6.748 ; Rise       ; CLK             ;
;  HEX0[6]  ; CLK        ; 6.800 ; 6.835 ; Rise       ; CLK             ;
; HEX1[*]   ; CLK        ; 6.135 ; 6.043 ; Rise       ; CLK             ;
;  HEX1[0]  ; CLK        ; 5.893 ; 5.795 ; Rise       ; CLK             ;
;  HEX1[1]  ; CLK        ; 6.072 ; 6.043 ; Rise       ; CLK             ;
;  HEX1[2]  ; CLK        ; 5.912 ; 5.832 ; Rise       ; CLK             ;
;  HEX1[3]  ; CLK        ; 5.928 ; 5.859 ; Rise       ; CLK             ;
;  HEX1[4]  ; CLK        ; 5.922 ; 5.861 ; Rise       ; CLK             ;
;  HEX1[5]  ; CLK        ; 6.135 ; 6.030 ; Rise       ; CLK             ;
;  HEX1[6]  ; CLK        ; 5.872 ; 5.928 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; CLK        ; 5.925 ; 5.865 ; Rise       ; CLK             ;
;  HEX0[0]  ; CLK        ; 6.564 ; 6.486 ; Rise       ; CLK             ;
;  HEX0[1]  ; CLK        ; 5.925 ; 5.865 ; Rise       ; CLK             ;
;  HEX0[2]  ; CLK        ; 6.343 ; 6.250 ; Rise       ; CLK             ;
;  HEX0[3]  ; CLK        ; 6.076 ; 5.983 ; Rise       ; CLK             ;
;  HEX0[4]  ; CLK        ; 6.337 ; 6.291 ; Rise       ; CLK             ;
;  HEX0[5]  ; CLK        ; 6.262 ; 6.192 ; Rise       ; CLK             ;
;  HEX0[6]  ; CLK        ; 6.223 ; 6.292 ; Rise       ; CLK             ;
; HEX1[*]   ; CLK        ; 5.415 ; 5.345 ; Rise       ; CLK             ;
;  HEX1[0]  ; CLK        ; 5.444 ; 5.345 ; Rise       ; CLK             ;
;  HEX1[1]  ; CLK        ; 5.650 ; 5.564 ; Rise       ; CLK             ;
;  HEX1[2]  ; CLK        ; 5.514 ; 5.379 ; Rise       ; CLK             ;
;  HEX1[3]  ; CLK        ; 5.481 ; 5.412 ; Rise       ; CLK             ;
;  HEX1[4]  ; CLK        ; 5.471 ; 5.468 ; Rise       ; CLK             ;
;  HEX1[5]  ; CLK        ; 5.669 ; 5.649 ; Rise       ; CLK             ;
;  HEX1[6]  ; CLK        ; 5.415 ; 5.492 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -4.972 ; -238.589          ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.159 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -124.138                        ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                                                                                                                           ;
+--------+---------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                       ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -4.972 ; hw_1212:hw_1212_1|ir_q[12]                                                                                                      ; hw_1212:hw_1212_1|pc_q[9]  ; CLK          ; CLK         ; 1.000        ; -0.033     ; 5.926      ;
; -4.972 ; hw_1212:hw_1212_1|ir_q[12]                                                                                                      ; hw_1212:hw_1212_1|pc_q[3]  ; CLK          ; CLK         ; 1.000        ; -0.033     ; 5.926      ;
; -4.972 ; hw_1212:hw_1212_1|ir_q[12]                                                                                                      ; hw_1212:hw_1212_1|pc_q[8]  ; CLK          ; CLK         ; 1.000        ; -0.033     ; 5.926      ;
; -4.972 ; hw_1212:hw_1212_1|ir_q[12]                                                                                                      ; hw_1212:hw_1212_1|pc_q[2]  ; CLK          ; CLK         ; 1.000        ; -0.033     ; 5.926      ;
; -4.972 ; hw_1212:hw_1212_1|ir_q[12]                                                                                                      ; hw_1212:hw_1212_1|pc_q[5]  ; CLK          ; CLK         ; 1.000        ; -0.033     ; 5.926      ;
; -4.972 ; hw_1212:hw_1212_1|ir_q[13]                                                                                                      ; hw_1212:hw_1212_1|pc_q[9]  ; CLK          ; CLK         ; 1.000        ; -0.033     ; 5.926      ;
; -4.972 ; hw_1212:hw_1212_1|ir_q[13]                                                                                                      ; hw_1212:hw_1212_1|pc_q[3]  ; CLK          ; CLK         ; 1.000        ; -0.033     ; 5.926      ;
; -4.972 ; hw_1212:hw_1212_1|ir_q[13]                                                                                                      ; hw_1212:hw_1212_1|pc_q[8]  ; CLK          ; CLK         ; 1.000        ; -0.033     ; 5.926      ;
; -4.972 ; hw_1212:hw_1212_1|ir_q[13]                                                                                                      ; hw_1212:hw_1212_1|pc_q[2]  ; CLK          ; CLK         ; 1.000        ; -0.033     ; 5.926      ;
; -4.972 ; hw_1212:hw_1212_1|ir_q[13]                                                                                                      ; hw_1212:hw_1212_1|pc_q[5]  ; CLK          ; CLK         ; 1.000        ; -0.033     ; 5.926      ;
; -4.929 ; hw_1212:hw_1212_1|ir_q[11]                                                                                                      ; hw_1212:hw_1212_1|pc_q[9]  ; CLK          ; CLK         ; 1.000        ; -0.033     ; 5.883      ;
; -4.929 ; hw_1212:hw_1212_1|ir_q[11]                                                                                                      ; hw_1212:hw_1212_1|pc_q[3]  ; CLK          ; CLK         ; 1.000        ; -0.033     ; 5.883      ;
; -4.929 ; hw_1212:hw_1212_1|ir_q[11]                                                                                                      ; hw_1212:hw_1212_1|pc_q[8]  ; CLK          ; CLK         ; 1.000        ; -0.033     ; 5.883      ;
; -4.929 ; hw_1212:hw_1212_1|ir_q[11]                                                                                                      ; hw_1212:hw_1212_1|pc_q[2]  ; CLK          ; CLK         ; 1.000        ; -0.033     ; 5.883      ;
; -4.929 ; hw_1212:hw_1212_1|ir_q[11]                                                                                                      ; hw_1212:hw_1212_1|pc_q[5]  ; CLK          ; CLK         ; 1.000        ; -0.033     ; 5.883      ;
; -4.903 ; hw_1212:hw_1212_1|ir_q[12]                                                                                                      ; hw_1212:hw_1212_1|pc_q[10] ; CLK          ; CLK         ; 1.000        ; -0.033     ; 5.857      ;
; -4.903 ; hw_1212:hw_1212_1|ir_q[13]                                                                                                      ; hw_1212:hw_1212_1|pc_q[10] ; CLK          ; CLK         ; 1.000        ; -0.033     ; 5.857      ;
; -4.878 ; hw_1212:hw_1212_1|ir_q[7]                                                                                                       ; hw_1212:hw_1212_1|pc_q[9]  ; CLK          ; CLK         ; 1.000        ; -0.033     ; 5.832      ;
; -4.878 ; hw_1212:hw_1212_1|ir_q[7]                                                                                                       ; hw_1212:hw_1212_1|pc_q[3]  ; CLK          ; CLK         ; 1.000        ; -0.033     ; 5.832      ;
; -4.878 ; hw_1212:hw_1212_1|ir_q[7]                                                                                                       ; hw_1212:hw_1212_1|pc_q[8]  ; CLK          ; CLK         ; 1.000        ; -0.033     ; 5.832      ;
; -4.878 ; hw_1212:hw_1212_1|ir_q[7]                                                                                                       ; hw_1212:hw_1212_1|pc_q[2]  ; CLK          ; CLK         ; 1.000        ; -0.033     ; 5.832      ;
; -4.878 ; hw_1212:hw_1212_1|ir_q[7]                                                                                                       ; hw_1212:hw_1212_1|pc_q[5]  ; CLK          ; CLK         ; 1.000        ; -0.033     ; 5.832      ;
; -4.860 ; hw_1212:hw_1212_1|ir_q[11]                                                                                                      ; hw_1212:hw_1212_1|pc_q[10] ; CLK          ; CLK         ; 1.000        ; -0.033     ; 5.814      ;
; -4.836 ; hw_1212:hw_1212_1|ir_q[9]                                                                                                       ; hw_1212:hw_1212_1|pc_q[9]  ; CLK          ; CLK         ; 1.000        ; -0.033     ; 5.790      ;
; -4.836 ; hw_1212:hw_1212_1|ir_q[9]                                                                                                       ; hw_1212:hw_1212_1|pc_q[3]  ; CLK          ; CLK         ; 1.000        ; -0.033     ; 5.790      ;
; -4.836 ; hw_1212:hw_1212_1|ir_q[9]                                                                                                       ; hw_1212:hw_1212_1|pc_q[8]  ; CLK          ; CLK         ; 1.000        ; -0.033     ; 5.790      ;
; -4.836 ; hw_1212:hw_1212_1|ir_q[9]                                                                                                       ; hw_1212:hw_1212_1|pc_q[2]  ; CLK          ; CLK         ; 1.000        ; -0.033     ; 5.790      ;
; -4.836 ; hw_1212:hw_1212_1|ir_q[9]                                                                                                       ; hw_1212:hw_1212_1|pc_q[5]  ; CLK          ; CLK         ; 1.000        ; -0.033     ; 5.790      ;
; -4.827 ; hw_1212:hw_1212_1|ir_q[12]                                                                                                      ; hw_1212:hw_1212_1|pc_q[4]  ; CLK          ; CLK         ; 1.000        ; 0.141      ; 5.955      ;
; -4.827 ; hw_1212:hw_1212_1|ir_q[12]                                                                                                      ; hw_1212:hw_1212_1|pc_q[0]  ; CLK          ; CLK         ; 1.000        ; 0.141      ; 5.955      ;
; -4.827 ; hw_1212:hw_1212_1|ir_q[12]                                                                                                      ; hw_1212:hw_1212_1|pc_q[1]  ; CLK          ; CLK         ; 1.000        ; 0.141      ; 5.955      ;
; -4.827 ; hw_1212:hw_1212_1|ir_q[12]                                                                                                      ; hw_1212:hw_1212_1|pc_q[6]  ; CLK          ; CLK         ; 1.000        ; 0.141      ; 5.955      ;
; -4.827 ; hw_1212:hw_1212_1|ir_q[12]                                                                                                      ; hw_1212:hw_1212_1|pc_q[7]  ; CLK          ; CLK         ; 1.000        ; 0.141      ; 5.955      ;
; -4.827 ; hw_1212:hw_1212_1|ir_q[13]                                                                                                      ; hw_1212:hw_1212_1|pc_q[4]  ; CLK          ; CLK         ; 1.000        ; 0.141      ; 5.955      ;
; -4.827 ; hw_1212:hw_1212_1|ir_q[13]                                                                                                      ; hw_1212:hw_1212_1|pc_q[0]  ; CLK          ; CLK         ; 1.000        ; 0.141      ; 5.955      ;
; -4.827 ; hw_1212:hw_1212_1|ir_q[13]                                                                                                      ; hw_1212:hw_1212_1|pc_q[1]  ; CLK          ; CLK         ; 1.000        ; 0.141      ; 5.955      ;
; -4.827 ; hw_1212:hw_1212_1|ir_q[13]                                                                                                      ; hw_1212:hw_1212_1|pc_q[6]  ; CLK          ; CLK         ; 1.000        ; 0.141      ; 5.955      ;
; -4.827 ; hw_1212:hw_1212_1|ir_q[13]                                                                                                      ; hw_1212:hw_1212_1|pc_q[7]  ; CLK          ; CLK         ; 1.000        ; 0.141      ; 5.955      ;
; -4.823 ; hw_1212:hw_1212_1|ir_q[8]                                                                                                       ; hw_1212:hw_1212_1|pc_q[9]  ; CLK          ; CLK         ; 1.000        ; -0.033     ; 5.777      ;
; -4.823 ; hw_1212:hw_1212_1|ir_q[8]                                                                                                       ; hw_1212:hw_1212_1|pc_q[3]  ; CLK          ; CLK         ; 1.000        ; -0.033     ; 5.777      ;
; -4.823 ; hw_1212:hw_1212_1|ir_q[8]                                                                                                       ; hw_1212:hw_1212_1|pc_q[8]  ; CLK          ; CLK         ; 1.000        ; -0.033     ; 5.777      ;
; -4.823 ; hw_1212:hw_1212_1|ir_q[8]                                                                                                       ; hw_1212:hw_1212_1|pc_q[2]  ; CLK          ; CLK         ; 1.000        ; -0.033     ; 5.777      ;
; -4.823 ; hw_1212:hw_1212_1|ir_q[8]                                                                                                       ; hw_1212:hw_1212_1|pc_q[5]  ; CLK          ; CLK         ; 1.000        ; -0.033     ; 5.777      ;
; -4.809 ; hw_1212:hw_1212_1|ir_q[7]                                                                                                       ; hw_1212:hw_1212_1|pc_q[10] ; CLK          ; CLK         ; 1.000        ; -0.033     ; 5.763      ;
; -4.784 ; hw_1212:hw_1212_1|ir_q[11]                                                                                                      ; hw_1212:hw_1212_1|pc_q[4]  ; CLK          ; CLK         ; 1.000        ; 0.141      ; 5.912      ;
; -4.784 ; hw_1212:hw_1212_1|ir_q[11]                                                                                                      ; hw_1212:hw_1212_1|pc_q[0]  ; CLK          ; CLK         ; 1.000        ; 0.141      ; 5.912      ;
; -4.784 ; hw_1212:hw_1212_1|ir_q[11]                                                                                                      ; hw_1212:hw_1212_1|pc_q[1]  ; CLK          ; CLK         ; 1.000        ; 0.141      ; 5.912      ;
; -4.784 ; hw_1212:hw_1212_1|ir_q[11]                                                                                                      ; hw_1212:hw_1212_1|pc_q[6]  ; CLK          ; CLK         ; 1.000        ; 0.141      ; 5.912      ;
; -4.784 ; hw_1212:hw_1212_1|ir_q[11]                                                                                                      ; hw_1212:hw_1212_1|pc_q[7]  ; CLK          ; CLK         ; 1.000        ; 0.141      ; 5.912      ;
; -4.767 ; hw_1212:hw_1212_1|ir_q[9]                                                                                                       ; hw_1212:hw_1212_1|pc_q[10] ; CLK          ; CLK         ; 1.000        ; -0.033     ; 5.721      ;
; -4.758 ; hw_1212:hw_1212_1|ir_q[10]                                                                                                      ; hw_1212:hw_1212_1|pc_q[9]  ; CLK          ; CLK         ; 1.000        ; -0.033     ; 5.712      ;
; -4.758 ; hw_1212:hw_1212_1|ir_q[10]                                                                                                      ; hw_1212:hw_1212_1|pc_q[3]  ; CLK          ; CLK         ; 1.000        ; -0.033     ; 5.712      ;
; -4.758 ; hw_1212:hw_1212_1|ir_q[10]                                                                                                      ; hw_1212:hw_1212_1|pc_q[8]  ; CLK          ; CLK         ; 1.000        ; -0.033     ; 5.712      ;
; -4.758 ; hw_1212:hw_1212_1|ir_q[10]                                                                                                      ; hw_1212:hw_1212_1|pc_q[2]  ; CLK          ; CLK         ; 1.000        ; -0.033     ; 5.712      ;
; -4.758 ; hw_1212:hw_1212_1|ir_q[10]                                                                                                      ; hw_1212:hw_1212_1|pc_q[5]  ; CLK          ; CLK         ; 1.000        ; -0.033     ; 5.712      ;
; -4.754 ; hw_1212:hw_1212_1|ir_q[8]                                                                                                       ; hw_1212:hw_1212_1|pc_q[10] ; CLK          ; CLK         ; 1.000        ; -0.033     ; 5.708      ;
; -4.747 ; hw_1212:hw_1212_1|ir_q[3]                                                                                                       ; hw_1212:hw_1212_1|pc_q[9]  ; CLK          ; CLK         ; 1.000        ; -0.038     ; 5.696      ;
; -4.747 ; hw_1212:hw_1212_1|ir_q[3]                                                                                                       ; hw_1212:hw_1212_1|pc_q[3]  ; CLK          ; CLK         ; 1.000        ; -0.038     ; 5.696      ;
; -4.747 ; hw_1212:hw_1212_1|ir_q[3]                                                                                                       ; hw_1212:hw_1212_1|pc_q[8]  ; CLK          ; CLK         ; 1.000        ; -0.038     ; 5.696      ;
; -4.747 ; hw_1212:hw_1212_1|ir_q[3]                                                                                                       ; hw_1212:hw_1212_1|pc_q[2]  ; CLK          ; CLK         ; 1.000        ; -0.038     ; 5.696      ;
; -4.747 ; hw_1212:hw_1212_1|ir_q[3]                                                                                                       ; hw_1212:hw_1212_1|pc_q[5]  ; CLK          ; CLK         ; 1.000        ; -0.038     ; 5.696      ;
; -4.733 ; hw_1212:hw_1212_1|ir_q[7]                                                                                                       ; hw_1212:hw_1212_1|pc_q[4]  ; CLK          ; CLK         ; 1.000        ; 0.141      ; 5.861      ;
; -4.733 ; hw_1212:hw_1212_1|ir_q[7]                                                                                                       ; hw_1212:hw_1212_1|pc_q[0]  ; CLK          ; CLK         ; 1.000        ; 0.141      ; 5.861      ;
; -4.733 ; hw_1212:hw_1212_1|ir_q[7]                                                                                                       ; hw_1212:hw_1212_1|pc_q[1]  ; CLK          ; CLK         ; 1.000        ; 0.141      ; 5.861      ;
; -4.733 ; hw_1212:hw_1212_1|ir_q[7]                                                                                                       ; hw_1212:hw_1212_1|pc_q[6]  ; CLK          ; CLK         ; 1.000        ; 0.141      ; 5.861      ;
; -4.733 ; hw_1212:hw_1212_1|ir_q[7]                                                                                                       ; hw_1212:hw_1212_1|pc_q[7]  ; CLK          ; CLK         ; 1.000        ; 0.141      ; 5.861      ;
; -4.728 ; hw_1212:hw_1212_1|ir_q[5]                                                                                                       ; hw_1212:hw_1212_1|pc_q[9]  ; CLK          ; CLK         ; 1.000        ; -0.038     ; 5.677      ;
; -4.728 ; hw_1212:hw_1212_1|ir_q[5]                                                                                                       ; hw_1212:hw_1212_1|pc_q[3]  ; CLK          ; CLK         ; 1.000        ; -0.038     ; 5.677      ;
; -4.728 ; hw_1212:hw_1212_1|ir_q[5]                                                                                                       ; hw_1212:hw_1212_1|pc_q[8]  ; CLK          ; CLK         ; 1.000        ; -0.038     ; 5.677      ;
; -4.728 ; hw_1212:hw_1212_1|ir_q[5]                                                                                                       ; hw_1212:hw_1212_1|pc_q[2]  ; CLK          ; CLK         ; 1.000        ; -0.038     ; 5.677      ;
; -4.728 ; hw_1212:hw_1212_1|ir_q[5]                                                                                                       ; hw_1212:hw_1212_1|pc_q[5]  ; CLK          ; CLK         ; 1.000        ; -0.038     ; 5.677      ;
; -4.723 ; hw_1212:hw_1212_1|ir_q[6]                                                                                                       ; hw_1212:hw_1212_1|pc_q[9]  ; CLK          ; CLK         ; 1.000        ; -0.038     ; 5.672      ;
; -4.723 ; hw_1212:hw_1212_1|ir_q[6]                                                                                                       ; hw_1212:hw_1212_1|pc_q[3]  ; CLK          ; CLK         ; 1.000        ; -0.038     ; 5.672      ;
; -4.723 ; hw_1212:hw_1212_1|ir_q[6]                                                                                                       ; hw_1212:hw_1212_1|pc_q[8]  ; CLK          ; CLK         ; 1.000        ; -0.038     ; 5.672      ;
; -4.723 ; hw_1212:hw_1212_1|ir_q[6]                                                                                                       ; hw_1212:hw_1212_1|pc_q[2]  ; CLK          ; CLK         ; 1.000        ; -0.038     ; 5.672      ;
; -4.723 ; hw_1212:hw_1212_1|ir_q[6]                                                                                                       ; hw_1212:hw_1212_1|pc_q[5]  ; CLK          ; CLK         ; 1.000        ; -0.038     ; 5.672      ;
; -4.693 ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; hw_1212:hw_1212_1|pc_q[9]  ; CLK          ; CLK         ; 1.000        ; -0.174     ; 5.506      ;
; -4.693 ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; hw_1212:hw_1212_1|pc_q[3]  ; CLK          ; CLK         ; 1.000        ; -0.174     ; 5.506      ;
; -4.693 ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; hw_1212:hw_1212_1|pc_q[8]  ; CLK          ; CLK         ; 1.000        ; -0.174     ; 5.506      ;
; -4.693 ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; hw_1212:hw_1212_1|pc_q[2]  ; CLK          ; CLK         ; 1.000        ; -0.174     ; 5.506      ;
; -4.693 ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; hw_1212:hw_1212_1|pc_q[5]  ; CLK          ; CLK         ; 1.000        ; -0.174     ; 5.506      ;
; -4.691 ; hw_1212:hw_1212_1|ir_q[9]                                                                                                       ; hw_1212:hw_1212_1|pc_q[4]  ; CLK          ; CLK         ; 1.000        ; 0.141      ; 5.819      ;
; -4.691 ; hw_1212:hw_1212_1|ir_q[9]                                                                                                       ; hw_1212:hw_1212_1|pc_q[0]  ; CLK          ; CLK         ; 1.000        ; 0.141      ; 5.819      ;
; -4.691 ; hw_1212:hw_1212_1|ir_q[9]                                                                                                       ; hw_1212:hw_1212_1|pc_q[1]  ; CLK          ; CLK         ; 1.000        ; 0.141      ; 5.819      ;
; -4.691 ; hw_1212:hw_1212_1|ir_q[9]                                                                                                       ; hw_1212:hw_1212_1|pc_q[6]  ; CLK          ; CLK         ; 1.000        ; 0.141      ; 5.819      ;
; -4.691 ; hw_1212:hw_1212_1|ir_q[9]                                                                                                       ; hw_1212:hw_1212_1|pc_q[7]  ; CLK          ; CLK         ; 1.000        ; 0.141      ; 5.819      ;
; -4.689 ; hw_1212:hw_1212_1|ir_q[10]                                                                                                      ; hw_1212:hw_1212_1|pc_q[10] ; CLK          ; CLK         ; 1.000        ; -0.033     ; 5.643      ;
; -4.678 ; hw_1212:hw_1212_1|ir_q[8]                                                                                                       ; hw_1212:hw_1212_1|pc_q[4]  ; CLK          ; CLK         ; 1.000        ; 0.141      ; 5.806      ;
; -4.678 ; hw_1212:hw_1212_1|ir_q[8]                                                                                                       ; hw_1212:hw_1212_1|pc_q[0]  ; CLK          ; CLK         ; 1.000        ; 0.141      ; 5.806      ;
; -4.678 ; hw_1212:hw_1212_1|ir_q[8]                                                                                                       ; hw_1212:hw_1212_1|pc_q[1]  ; CLK          ; CLK         ; 1.000        ; 0.141      ; 5.806      ;
; -4.678 ; hw_1212:hw_1212_1|ir_q[8]                                                                                                       ; hw_1212:hw_1212_1|pc_q[6]  ; CLK          ; CLK         ; 1.000        ; 0.141      ; 5.806      ;
; -4.678 ; hw_1212:hw_1212_1|ir_q[8]                                                                                                       ; hw_1212:hw_1212_1|pc_q[7]  ; CLK          ; CLK         ; 1.000        ; 0.141      ; 5.806      ;
; -4.678 ; hw_1212:hw_1212_1|ir_q[3]                                                                                                       ; hw_1212:hw_1212_1|pc_q[10] ; CLK          ; CLK         ; 1.000        ; -0.038     ; 5.627      ;
; -4.659 ; hw_1212:hw_1212_1|ir_q[5]                                                                                                       ; hw_1212:hw_1212_1|pc_q[10] ; CLK          ; CLK         ; 1.000        ; -0.038     ; 5.608      ;
; -4.654 ; hw_1212:hw_1212_1|ir_q[6]                                                                                                       ; hw_1212:hw_1212_1|pc_q[10] ; CLK          ; CLK         ; 1.000        ; -0.038     ; 5.603      ;
; -4.627 ; hw_1212:hw_1212_1|ir_q[4]                                                                                                       ; hw_1212:hw_1212_1|pc_q[9]  ; CLK          ; CLK         ; 1.000        ; -0.038     ; 5.576      ;
; -4.627 ; hw_1212:hw_1212_1|ir_q[4]                                                                                                       ; hw_1212:hw_1212_1|pc_q[3]  ; CLK          ; CLK         ; 1.000        ; -0.038     ; 5.576      ;
; -4.627 ; hw_1212:hw_1212_1|ir_q[4]                                                                                                       ; hw_1212:hw_1212_1|pc_q[8]  ; CLK          ; CLK         ; 1.000        ; -0.038     ; 5.576      ;
; -4.627 ; hw_1212:hw_1212_1|ir_q[4]                                                                                                       ; hw_1212:hw_1212_1|pc_q[2]  ; CLK          ; CLK         ; 1.000        ; -0.038     ; 5.576      ;
; -4.627 ; hw_1212:hw_1212_1|ir_q[4]                                                                                                       ; hw_1212:hw_1212_1|pc_q[5]  ; CLK          ; CLK         ; 1.000        ; -0.038     ; 5.576      ;
+--------+---------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                                                                                                                                                     ;
+-------+------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.159 ; hw_1212:hw_1212_1|pc_q[10]                           ; hw_1212:hw_1212_1|Stack:stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_datain_reg0              ; CLK          ; CLK         ; 0.000        ; 0.220      ; 0.483      ;
; 0.160 ; hw_1212:hw_1212_1|pc_q[5]                            ; hw_1212:hw_1212_1|Stack:stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_datain_reg0              ; CLK          ; CLK         ; 0.000        ; 0.220      ; 0.484      ;
; 0.167 ; hw_1212:hw_1212_1|pc_q[8]                            ; hw_1212:hw_1212_1|Stack:stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_datain_reg0              ; CLK          ; CLK         ; 0.000        ; 0.220      ; 0.491      ;
; 0.188 ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[1]             ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[1]                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; hw_1212:hw_1212_1|ir_q[5]                            ; hw_1212:hw_1212_1|ir_q[5]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; hw_1212:hw_1212_1|ir_q[0]                            ; hw_1212:hw_1212_1|ir_q[0]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; hw_1212:hw_1212_1|ir_q[2]                            ; hw_1212:hw_1212_1|ir_q[2]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; hw_1212:hw_1212_1|ir_q[4]                            ; hw_1212:hw_1212_1|ir_q[4]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.307      ;
; 0.206 ; hw_1212:hw_1212_1|ps.T2                              ; hw_1212:hw_1212_1|ps.T3                                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.325      ;
; 0.235 ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[0]             ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[1]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.354      ;
; 0.254 ; hw_1212:hw_1212_1|ps.T6                              ; hw_1212:hw_1212_1|ps.T1                                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.374      ;
; 0.255 ; hw_1212:hw_1212_1|ps.T5                              ; hw_1212:hw_1212_1|ps.T6                                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.375      ;
; 0.261 ; hw_1212:hw_1212_1|pc_q[3]                            ; hw_1212:hw_1212_1|Stack:stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_datain_reg0              ; CLK          ; CLK         ; 0.000        ; 0.220      ; 0.585      ;
; 0.271 ; hw_1212:hw_1212_1|pc_q[2]                            ; hw_1212:hw_1212_1|Stack:stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_datain_reg0              ; CLK          ; CLK         ; 0.000        ; 0.220      ; 0.595      ;
; 0.309 ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[1]             ; hw_1212:hw_1212_1|Stack:stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~portb_address_reg0             ; CLK          ; CLK         ; 0.000        ; 0.220      ; 0.633      ;
; 0.329 ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[0]             ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[1]                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.448      ;
; 0.334 ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[0]             ; hw_1212:hw_1212_1|Stack:stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_address_reg0             ; CLK          ; CLK         ; 0.000        ; 0.218      ; 0.656      ;
; 0.340 ; hw_1212:hw_1212_1|pc_q[0]                            ; hw_1212:hw_1212_1|Stack:stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_datain_reg0              ; CLK          ; CLK         ; 0.000        ; 0.046      ; 0.490      ;
; 0.349 ; hw_1212:hw_1212_1|pc_q[4]                            ; hw_1212:hw_1212_1|Stack:stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_datain_reg0              ; CLK          ; CLK         ; 0.000        ; 0.046      ; 0.499      ;
; 0.351 ; hw_1212:hw_1212_1|pc_q[7]                            ; hw_1212:hw_1212_1|Stack:stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_datain_reg0              ; CLK          ; CLK         ; 0.000        ; 0.046      ; 0.501      ;
; 0.360 ; hw_1212:hw_1212_1|pc_q[1]                            ; hw_1212:hw_1212_1|Stack:stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_datain_reg0              ; CLK          ; CLK         ; 0.000        ; 0.046      ; 0.510      ;
; 0.370 ; hw_1212:hw_1212_1|pc_q[6]                            ; hw_1212:hw_1212_1|Stack:stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_datain_reg0              ; CLK          ; CLK         ; 0.000        ; 0.046      ; 0.520      ;
; 0.371 ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[1]             ; hw_1212:hw_1212_1|Stack:stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_address_reg0             ; CLK          ; CLK         ; 0.000        ; 0.218      ; 0.693      ;
; 0.384 ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[2]             ; hw_1212:hw_1212_1|Stack:stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_address_reg0             ; CLK          ; CLK         ; 0.000        ; 0.218      ; 0.706      ;
; 0.411 ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[1]             ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[4]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.530      ;
; 0.417 ; hw_1212:hw_1212_1|pc_q[9]                            ; hw_1212:hw_1212_1|mar_q[9]                                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.539      ;
; 0.422 ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[3]             ; hw_1212:hw_1212_1|Stack:stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_address_reg0             ; CLK          ; CLK         ; 0.000        ; 0.218      ; 0.744      ;
; 0.432 ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[16] ; hw_1212:hw_1212_1|pc_q[7]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.218      ; 0.734      ;
; 0.432 ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[3]             ; hw_1212:hw_1212_1|Stack:stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~portb_address_reg0             ; CLK          ; CLK         ; 0.000        ; 0.220      ; 0.756      ;
; 0.434 ; hw_1212:hw_1212_1|pc_q[9]                            ; hw_1212:hw_1212_1|Stack:stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_datain_reg0              ; CLK          ; CLK         ; 0.000        ; 0.220      ; 0.758      ;
; 0.446 ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[2]             ; hw_1212:hw_1212_1|Stack:stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~portb_address_reg0             ; CLK          ; CLK         ; 0.000        ; 0.220      ; 0.770      ;
; 0.448 ; hw_1212:hw_1212_1|pc_q[2]                            ; hw_1212:hw_1212_1|mar_q[2]                                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.570      ;
; 0.450 ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[0]             ; hw_1212:hw_1212_1|Stack:stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~portb_address_reg0             ; CLK          ; CLK         ; 0.000        ; 0.220      ; 0.774      ;
; 0.468 ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[0]             ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[7]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.587      ;
; 0.472 ; hw_1212:hw_1212_1|ir_q[1]                            ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[3]                                                                 ; CLK          ; CLK         ; 0.000        ; -0.153     ; 0.403      ;
; 0.485 ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[10] ; hw_1212:hw_1212_1|pc_q[1]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.218      ; 0.787      ;
; 0.485 ; hw_1212:hw_1212_1|ir_q[0]                            ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.212      ; 0.801      ;
; 0.499 ; hw_1212:hw_1212_1|pc_q[8]                            ; hw_1212:hw_1212_1|mar_q[8]                                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.621      ;
; 0.500 ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[2]             ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[7]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.619      ;
; 0.503 ; hw_1212:hw_1212_1|pc_q[8]                            ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[17]                                                                            ; CLK          ; CLK         ; 0.000        ; 0.033      ; 0.620      ;
; 0.504 ; hw_1212:hw_1212_1|ir_q[4]                            ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.212      ; 0.820      ;
; 0.508 ; hw_1212:hw_1212_1|pc_q[5]                            ; hw_1212:hw_1212_1|mar_q[5]                                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.630      ;
; 0.519 ; hw_1212:hw_1212_1|ir_q[2]                            ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.171      ; 0.794      ;
; 0.524 ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[0]             ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[5]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.643      ;
; 0.526 ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[0]             ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[3]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.645      ;
; 0.535 ; hw_1212:hw_1212_1|pc_q[10]                           ; hw_1212:hw_1212_1|mar_q[10]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.657      ;
; 0.538 ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[3]             ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[7]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.657      ;
; 0.542 ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[14] ; hw_1212:hw_1212_1|pc_q[5]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.663      ;
; 0.543 ; hw_1212:hw_1212_1|ir_q[2]                            ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[5]                                                                 ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.665      ;
; 0.544 ; hw_1212:hw_1212_1|ps.T3                              ; hw_1212:hw_1212_1|ps.T4                                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.229      ; 0.857      ;
; 0.548 ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[3]             ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[3]                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.667      ;
; 0.549 ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[18] ; hw_1212:hw_1212_1|pc_q[9]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.670      ;
; 0.551 ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[3]             ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[8]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.670      ;
; 0.552 ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[0]             ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[4]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.671      ;
; 0.553 ; hw_1212:hw_1212_1|ps.T3                              ; hw_1212:hw_1212_1|ir_q[2]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.674      ;
; 0.553 ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[1]             ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[7]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.672      ;
; 0.554 ; hw_1212:hw_1212_1|ps.T3                              ; hw_1212:hw_1212_1|ir_q[0]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.675      ;
; 0.557 ; hw_1212:hw_1212_1|ps.T3                              ; hw_1212:hw_1212_1|ir_q[5]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.678      ;
; 0.558 ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[17] ; hw_1212:hw_1212_1|pc_q[8]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.679      ;
; 0.559 ; hw_1212:hw_1212_1|ps.T3                              ; hw_1212:hw_1212_1|ir_q[4]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.680      ;
; 0.561 ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[1]             ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[5]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.680      ;
; 0.563 ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[1]             ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[3]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.682      ;
; 0.580 ; hw_1212:hw_1212_1|w_q[0]                             ; hw_1212:hw_1212_1|port_b_out[0]                                                                                                 ; CLK          ; CLK         ; 0.000        ; -0.154     ; 0.510      ;
; 0.581 ; hw_1212:hw_1212_1|ir_q[6]                            ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.212      ; 0.897      ;
; 0.584 ; hw_1212:hw_1212_1|ir_q[3]                            ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.212      ; 0.900      ;
; 0.593 ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[13] ; hw_1212:hw_1212_1|pc_q[4]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.218      ; 0.895      ;
; 0.597 ; hw_1212:hw_1212_1|pc_q[3]                            ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[12]                                                                            ; CLK          ; CLK         ; 0.000        ; 0.033      ; 0.714      ;
; 0.602 ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[2]             ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[5]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.721      ;
; 0.616 ; hw_1212:hw_1212_1|ir_q[5]                            ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.212      ; 0.932      ;
; 0.618 ; hw_1212:hw_1212_1|pc_q[0]                            ; hw_1212:hw_1212_1|pc_q[0]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.744      ;
; 0.619 ; hw_1212:hw_1212_1|ir_q[2]                            ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[6]                                                                 ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.741      ;
; 0.619 ; hw_1212:hw_1212_1|pc_q[2]                            ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[11]                                                                            ; CLK          ; CLK         ; 0.000        ; 0.033      ; 0.736      ;
; 0.621 ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[2]             ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[2]                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.740      ;
; 0.623 ; hw_1212:hw_1212_1|pc_q[5]                            ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[14]                                                                            ; CLK          ; CLK         ; 0.000        ; 0.033      ; 0.740      ;
; 0.624 ; hw_1212:hw_1212_1|ir_q[4]                            ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[9]                                                                 ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.746      ;
; 0.625 ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[11] ; hw_1212:hw_1212_1|pc_q[2]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.746      ;
; 0.625 ; hw_1212:hw_1212_1|ps.T4                              ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[0]                                                                 ; CLK          ; CLK         ; 0.000        ; -0.149     ; 0.560      ;
; 0.632 ; hw_1212:hw_1212_1|ir_q[2]                            ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.212      ; 0.948      ;
; 0.636 ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[12] ; hw_1212:hw_1212_1|pc_q[3]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.757      ;
; 0.636 ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[2]             ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[6]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.755      ;
; 0.637 ; hw_1212:hw_1212_1|ps.T4                              ; hw_1212:hw_1212_1|pc_q[6]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.029      ; 0.750      ;
; 0.638 ; hw_1212:hw_1212_1|ps.T3                              ; hw_1212:hw_1212_1|ir_q[1]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.236      ; 0.958      ;
; 0.640 ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[0]             ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[0]                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.759      ;
; 0.640 ; hw_1212:hw_1212_1|ir_q[1]                            ; hw_1212:hw_1212_1|ir_q[1]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.767      ;
; 0.646 ; hw_1212:hw_1212_1|w_q[3]                             ; hw_1212:hw_1212_1|port_b_out[3]                                                                                                 ; CLK          ; CLK         ; 0.000        ; -0.159     ; 0.571      ;
; 0.651 ; hw_1212:hw_1212_1|ir_q[0]                            ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[2]                                                                 ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.773      ;
; 0.652 ; hw_1212:hw_1212_1|pc_q[7]                            ; hw_1212:hw_1212_1|mar_q[7]                                                                                                      ; CLK          ; CLK         ; 0.000        ; -0.136     ; 0.600      ;
; 0.654 ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[0]             ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[2]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.773      ;
; 0.655 ; hw_1212:hw_1212_1|ps.T1                              ; hw_1212:hw_1212_1|ps.T2                                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.032      ; 0.771      ;
; 0.657 ; hw_1212:hw_1212_1|ir_q[0]                            ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.171      ; 0.932      ;
; 0.659 ; hw_1212:hw_1212_1|ir_q[5]                            ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[11]                                                                ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.781      ;
; 0.662 ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[19] ; hw_1212:hw_1212_1|pc_q[10]                                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.784      ;
; 0.668 ; hw_1212:hw_1212_1|ir_q[5]                            ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[12]                                                                ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.790      ;
; 0.669 ; hw_1212:hw_1212_1|ir_q[7]                            ; hw_1212:hw_1212_1|pc_q[7]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.218      ; 0.971      ;
; 0.677 ; hw_1212:hw_1212_1|ir_q[3]                            ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[7]                                                                 ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.799      ;
; 0.679 ; hw_1212:hw_1212_1|pc_q[4]                            ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[13]                                                                            ; CLK          ; CLK         ; 0.000        ; -0.141     ; 0.622      ;
; 0.680 ; hw_1212:hw_1212_1|ir_q[4]                            ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.171      ; 0.955      ;
; 0.680 ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[0]             ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[3]                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.799      ;
; 0.683 ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[0]             ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[8]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.802      ;
; 0.686 ; hw_1212:hw_1212_1|w_q[6]                             ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[21]                                                                ; CLK          ; CLK         ; 0.000        ; -0.137     ; 0.633      ;
+-------+------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                                                                                                            ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                                          ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLK   ; Rise       ; CLK                                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|Stack:stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_address_reg0             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|Stack:stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_datain_reg0              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|Stack:stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_we_reg                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|Stack:stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~portb_address_reg0             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[0]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[10]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[11]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[12]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[13]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[14]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[15]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[16]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[17]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[18]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[19]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[1]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[2]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[3]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[4]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[5]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[6]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[7]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[8]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|Stack:stack|stack_rtl_0_bypass[9]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[0]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[1]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[2]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|Stack:stack|stk_ptr[3]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|ir_q[0]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|ir_q[10]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|ir_q[11]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|ir_q[12]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|ir_q[13]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|ir_q[1]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|ir_q[2]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|ir_q[3]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|ir_q[4]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|ir_q[5]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|ir_q[6]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|ir_q[7]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|ir_q[8]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|ir_q[9]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|mar_q[0]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|mar_q[10]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|mar_q[1]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|mar_q[2]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|mar_q[3]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|mar_q[4]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|mar_q[5]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|mar_q[6]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|mar_q[7]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|mar_q[8]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|mar_q[9]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|pc_q[0]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|pc_q[10]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|pc_q[1]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|pc_q[2]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|pc_q[3]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|pc_q[4]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|pc_q[5]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|pc_q[6]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|pc_q[7]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|pc_q[8]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|pc_q[9]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|port_b_out[0]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|port_b_out[1]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|port_b_out[2]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|port_b_out[3]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|port_b_out[4]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|port_b_out[5]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|port_b_out[6]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|port_b_out[7]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|ps.000                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|ps.T1                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|ps.T2                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|ps.T3                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|ps.T4                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|ps.T5                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|ps.T6                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[0]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[10]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[11]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[12]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[13]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[14]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[15]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[16]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[17]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[18]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[19]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[1]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[20]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[21]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[22]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; hw_1212:hw_1212_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[2]                                                                 ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; BTN[*]    ; CLK        ; 3.015 ; 3.674 ; Rise       ; CLK             ;
;  BTN[2]   ; CLK        ; 3.015 ; 3.674 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; BTN[*]    ; CLK        ; -0.813 ; -1.450 ; Rise       ; CLK             ;
;  BTN[2]   ; CLK        ; -0.813 ; -1.450 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; CLK        ; 4.551 ; 4.582 ; Rise       ; CLK             ;
;  HEX0[0]  ; CLK        ; 4.551 ; 4.582 ; Rise       ; CLK             ;
;  HEX0[1]  ; CLK        ; 4.411 ; 4.459 ; Rise       ; CLK             ;
;  HEX0[2]  ; CLK        ; 4.282 ; 4.448 ; Rise       ; CLK             ;
;  HEX0[3]  ; CLK        ; 4.215 ; 4.237 ; Rise       ; CLK             ;
;  HEX0[4]  ; CLK        ; 4.417 ; 4.367 ; Rise       ; CLK             ;
;  HEX0[5]  ; CLK        ; 4.303 ; 4.372 ; Rise       ; CLK             ;
;  HEX0[6]  ; CLK        ; 4.420 ; 4.351 ; Rise       ; CLK             ;
; HEX1[*]   ; CLK        ; 3.824 ; 3.871 ; Rise       ; CLK             ;
;  HEX1[0]  ; CLK        ; 3.681 ; 3.697 ; Rise       ; CLK             ;
;  HEX1[1]  ; CLK        ; 3.796 ; 3.871 ; Rise       ; CLK             ;
;  HEX1[2]  ; CLK        ; 3.708 ; 3.732 ; Rise       ; CLK             ;
;  HEX1[3]  ; CLK        ; 3.729 ; 3.759 ; Rise       ; CLK             ;
;  HEX1[4]  ; CLK        ; 3.721 ; 3.758 ; Rise       ; CLK             ;
;  HEX1[5]  ; CLK        ; 3.824 ; 3.842 ; Rise       ; CLK             ;
;  HEX1[6]  ; CLK        ; 3.738 ; 3.708 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; CLK        ; 3.646 ; 3.774 ; Rise       ; CLK             ;
;  HEX0[0]  ; CLK        ; 4.081 ; 4.163 ; Rise       ; CLK             ;
;  HEX0[1]  ; CLK        ; 3.646 ; 3.774 ; Rise       ; CLK             ;
;  HEX0[2]  ; CLK        ; 4.004 ; 3.995 ; Rise       ; CLK             ;
;  HEX0[3]  ; CLK        ; 3.751 ; 3.803 ; Rise       ; CLK             ;
;  HEX0[4]  ; CLK        ; 3.945 ; 4.081 ; Rise       ; CLK             ;
;  HEX0[5]  ; CLK        ; 3.869 ; 3.990 ; Rise       ; CLK             ;
;  HEX0[6]  ; CLK        ; 3.972 ; 3.914 ; Rise       ; CLK             ;
; HEX1[*]   ; CLK        ; 3.371 ; 3.402 ; Rise       ; CLK             ;
;  HEX1[0]  ; CLK        ; 3.371 ; 3.402 ; Rise       ; CLK             ;
;  HEX1[1]  ; CLK        ; 3.508 ; 3.560 ; Rise       ; CLK             ;
;  HEX1[2]  ; CLK        ; 3.448 ; 3.438 ; Rise       ; CLK             ;
;  HEX1[3]  ; CLK        ; 3.423 ; 3.469 ; Rise       ; CLK             ;
;  HEX1[4]  ; CLK        ; 3.410 ; 3.506 ; Rise       ; CLK             ;
;  HEX1[5]  ; CLK        ; 3.509 ; 3.593 ; Rise       ; CLK             ;
;  HEX1[6]  ; CLK        ; 3.440 ; 3.413 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -9.595   ; 0.159 ; N/A      ; N/A     ; -3.000              ;
;  CLK             ; -9.595   ; 0.159 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -497.672 ; 0.0   ; 0.0      ; 0.0     ; -126.392            ;
;  CLK             ; -497.672 ; 0.000 ; N/A      ; N/A     ; -126.392            ;
+------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; BTN[*]    ; CLK        ; 5.361 ; 5.887 ; Rise       ; CLK             ;
;  BTN[2]   ; CLK        ; 5.361 ; 5.887 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; BTN[*]    ; CLK        ; -0.813 ; -1.450 ; Rise       ; CLK             ;
;  BTN[2]   ; CLK        ; -0.813 ; -1.450 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; CLK        ; 7.665 ; 7.553 ; Rise       ; CLK             ;
;  HEX0[0]  ; CLK        ; 7.665 ; 7.553 ; Rise       ; CLK             ;
;  HEX0[1]  ; CLK        ; 7.460 ; 7.402 ; Rise       ; CLK             ;
;  HEX0[2]  ; CLK        ; 7.272 ; 7.351 ; Rise       ; CLK             ;
;  HEX0[3]  ; CLK        ; 7.121 ; 7.024 ; Rise       ; CLK             ;
;  HEX0[4]  ; CLK        ; 7.417 ; 7.304 ; Rise       ; CLK             ;
;  HEX0[5]  ; CLK        ; 7.280 ; 7.253 ; Rise       ; CLK             ;
;  HEX0[6]  ; CLK        ; 7.319 ; 7.318 ; Rise       ; CLK             ;
; HEX1[*]   ; CLK        ; 6.505 ; 6.437 ; Rise       ; CLK             ;
;  HEX1[0]  ; CLK        ; 6.243 ; 6.176 ; Rise       ; CLK             ;
;  HEX1[1]  ; CLK        ; 6.433 ; 6.407 ; Rise       ; CLK             ;
;  HEX1[2]  ; CLK        ; 6.259 ; 6.201 ; Rise       ; CLK             ;
;  HEX1[3]  ; CLK        ; 6.291 ; 6.235 ; Rise       ; CLK             ;
;  HEX1[4]  ; CLK        ; 6.281 ; 6.207 ; Rise       ; CLK             ;
;  HEX1[5]  ; CLK        ; 6.505 ; 6.437 ; Rise       ; CLK             ;
;  HEX1[6]  ; CLK        ; 6.239 ; 6.269 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; CLK        ; 3.646 ; 3.774 ; Rise       ; CLK             ;
;  HEX0[0]  ; CLK        ; 4.081 ; 4.163 ; Rise       ; CLK             ;
;  HEX0[1]  ; CLK        ; 3.646 ; 3.774 ; Rise       ; CLK             ;
;  HEX0[2]  ; CLK        ; 4.004 ; 3.995 ; Rise       ; CLK             ;
;  HEX0[3]  ; CLK        ; 3.751 ; 3.803 ; Rise       ; CLK             ;
;  HEX0[4]  ; CLK        ; 3.945 ; 4.081 ; Rise       ; CLK             ;
;  HEX0[5]  ; CLK        ; 3.869 ; 3.990 ; Rise       ; CLK             ;
;  HEX0[6]  ; CLK        ; 3.972 ; 3.914 ; Rise       ; CLK             ;
; HEX1[*]   ; CLK        ; 3.371 ; 3.402 ; Rise       ; CLK             ;
;  HEX1[0]  ; CLK        ; 3.371 ; 3.402 ; Rise       ; CLK             ;
;  HEX1[1]  ; CLK        ; 3.508 ; 3.560 ; Rise       ; CLK             ;
;  HEX1[2]  ; CLK        ; 3.448 ; 3.438 ; Rise       ; CLK             ;
;  HEX1[3]  ; CLK        ; 3.423 ; 3.469 ; Rise       ; CLK             ;
;  HEX1[4]  ; CLK        ; 3.410 ; 3.506 ; Rise       ; CLK             ;
;  HEX1[5]  ; CLK        ; 3.509 ; 3.593 ; Rise       ; CLK             ;
;  HEX1[6]  ; CLK        ; 3.440 ; 3.413 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; HEX0[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[7]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[8]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[9]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; SW[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[2]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[3]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[4]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[5]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[6]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[7]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[8]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[9]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; BTN[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; BTN[1]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; BTN[2]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLK                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; HEX0[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX3[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX3[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX3[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX3[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX3[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX3[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX3[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; LED[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LED[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LED[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-09 s                  ; 3.41e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-09 s                 ; 3.41e-09 s                 ; Yes                       ; Yes                       ;
; LED[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LED[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LED[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LED[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LED[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LED[8]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LED[9]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; HEX0[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX3[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX3[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX3[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX3[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX3[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX3[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX3[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; LED[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LED[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LED[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; LED[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LED[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LED[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LED[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LED[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LED[8]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LED[9]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 900709   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 900709   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 54    ; 54   ;
; Unconstrained Output Ports      ; 14    ; 14   ;
; Unconstrained Output Port Paths ; 56    ; 56   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Mon Dec 12 12:31:12 2022
Info: Command: quartus_sta mcu -c mcu
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'mcu.sdc'
Warning (332174): Ignored filter at mcu.sdc(9): CLOCK_50 could not be matched with a port
Warning (332049): Ignored create_clock at mcu.sdc(9): Argument <targets> is an empty collection
    Info (332050): create_clock -period 20.000ns [get_ports CLOCK_50]
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -9.595
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -9.595            -497.672 CLK 
Info (332146): Worst-case hold slack is 0.327
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.327               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -126.392 CLK 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -8.560
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -8.560            -437.352 CLK 
Info (332146): Worst-case hold slack is 0.313
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.313               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -126.392 CLK 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.972
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.972            -238.589 CLK 
Info (332146): Worst-case hold slack is 0.159
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.159               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -124.138 CLK 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4626 megabytes
    Info: Processing ended: Mon Dec 12 12:31:15 2022
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


