Fitter report for mandelbrot
Mon Jun 03 00:28:42 2019
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter RAM Summary
 25. Fitter DSP Block Usage Summary
 26. DSP Block Details
 27. Other Routing Usage Summary
 28. LAB Logic Elements
 29. LAB-wide Signals
 30. LAB Signals Sourced
 31. LAB Signals Sourced Out
 32. LAB Distinct Inputs
 33. I/O Rules Summary
 34. I/O Rules Details
 35. I/O Rules Matrix
 36. Fitter Device Options
 37. Operating Settings and Conditions
 38. Estimated Delay Added for Hold Timing Summary
 39. Estimated Delay Added for Hold Timing Details
 40. Fitter Messages
 41. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; Fitter Summary                                                                        ;
+------------------------------------+--------------------------------------------------+
; Fitter Status                      ; Successful - Mon Jun 03 00:28:42 2019            ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Full Version ;
; Revision Name                      ; mandelbrot                                       ;
; Top-level Entity Name              ; mandelbrot                                       ;
; Family                             ; Cyclone III                                      ;
; Device                             ; EP3C16F484C6                                     ;
; Timing Models                      ; Final                                            ;
; Total logic elements               ; 2,949 / 15,408 ( 19 % )                          ;
;     Total combinational functions  ; 2,933 / 15,408 ( 19 % )                          ;
;     Dedicated logic registers      ; 1,226 / 15,408 ( 8 % )                           ;
; Total registers                    ; 1226                                             ;
; Total pins                         ; 26 / 347 ( 7 % )                                 ;
; Total virtual pins                 ; 0                                                ;
; Total memory bits                  ; 231,361 / 516,096 ( 45 % )                       ;
; Embedded Multiplier 9-bit elements ; 40 / 112 ( 36 % )                                ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                    ;
+------------------------------------+--------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP3C16F484C6                          ;                                       ;
; Use smart compilation                                                      ; On                                    ; Off                                   ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.46        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  45.8%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+-------------------------------------------------------+
; I/O Assignment Warnings                               ;
+----------------+--------------------------------------+
; Pin Name       ; Reason                               ;
+----------------+--------------------------------------+
; pixel[0]       ; Missing drive strength and slew rate ;
; pixel[1]       ; Missing drive strength and slew rate ;
; pixel[2]       ; Missing drive strength and slew rate ;
; pixel[3]       ; Missing drive strength and slew rate ;
; pixel[4]       ; Missing drive strength and slew rate ;
; pixel[5]       ; Missing drive strength and slew rate ;
; pixel[6]       ; Missing drive strength and slew rate ;
; pixel[7]       ; Missing drive strength and slew rate ;
; pixel[8]       ; Missing drive strength and slew rate ;
; pixel[9]       ; Missing drive strength and slew rate ;
; pixel[10]      ; Missing drive strength and slew rate ;
; pixel[11]      ; Missing drive strength and slew rate ;
; h_video_on_out ; Missing drive strength and slew rate ;
; v_video_on_out ; Missing drive strength and slew rate ;
; linea2         ; Missing drive strength and slew rate ;
; vsync_out      ; Missing drive strength and slew rate ;
; hsync_out      ; Missing drive strength and slew rate ;
; salidatiempo   ; Missing drive strength and slew rate ;
+----------------+--------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                            ;
+----------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+-----------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                         ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                                                                      ; Destination Port ; Destination Port Name ;
+----------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+-----------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][18]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult0_rtl_0|mult_r4t:auto_generated|mac_mult5 ; DATAA            ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][18]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][18]~_Duplicate_1                          ; Q                ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][18]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                       ;                  ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][18]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult0_rtl_0|mult_r4t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][18]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][18]~_Duplicate_2                          ; Q                ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][18]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult0_rtl_0|mult_r4t:auto_generated|mac_mult7 ; DATAA            ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][18]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][18]~_Duplicate_3                          ; Q                ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][18]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult0_rtl_0|mult_r4t:auto_generated|mac_mult7 ; DATAB            ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][18]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][18]~_Duplicate_4                          ; Q                ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][19]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult0_rtl_0|mult_r4t:auto_generated|mac_mult5 ; DATAA            ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][19]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][19]~_Duplicate_1                          ; Q                ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][19]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                       ;                  ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][19]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult0_rtl_0|mult_r4t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][19]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][19]~_Duplicate_2                          ; Q                ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][19]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult0_rtl_0|mult_r4t:auto_generated|mac_mult7 ; DATAA            ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][19]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][19]~_Duplicate_3                          ; Q                ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][19]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult0_rtl_0|mult_r4t:auto_generated|mac_mult7 ; DATAB            ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][19]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][19]~_Duplicate_4                          ; Q                ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][20]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult0_rtl_0|mult_r4t:auto_generated|mac_mult5 ; DATAA            ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][20]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][20]~_Duplicate_1                          ; Q                ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][20]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                       ;                  ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][20]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult0_rtl_0|mult_r4t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][20]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][20]~_Duplicate_2                          ; Q                ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][20]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult0_rtl_0|mult_r4t:auto_generated|mac_mult7 ; DATAA            ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][20]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][20]~_Duplicate_3                          ; Q                ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][20]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult0_rtl_0|mult_r4t:auto_generated|mac_mult7 ; DATAB            ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][20]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][20]~_Duplicate_4                          ; Q                ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][21]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult0_rtl_0|mult_r4t:auto_generated|mac_mult5 ; DATAA            ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][21]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][21]~_Duplicate_1                          ; Q                ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][21]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                       ;                  ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][21]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult0_rtl_0|mult_r4t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][21]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][21]~_Duplicate_2                          ; Q                ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][21]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult0_rtl_0|mult_r4t:auto_generated|mac_mult7 ; DATAA            ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][21]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][21]~_Duplicate_3                          ; Q                ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][21]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult0_rtl_0|mult_r4t:auto_generated|mac_mult7 ; DATAB            ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][21]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][21]~_Duplicate_4                          ; Q                ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][22]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult0_rtl_0|mult_r4t:auto_generated|mac_mult5 ; DATAA            ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][22]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][22]~_Duplicate_1                          ; Q                ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][22]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                       ;                  ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][22]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult0_rtl_0|mult_r4t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][22]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][22]~_Duplicate_2                          ; Q                ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][22]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult0_rtl_0|mult_r4t:auto_generated|mac_mult7 ; DATAA            ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][22]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][22]~_Duplicate_3                          ; Q                ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][22]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult0_rtl_0|mult_r4t:auto_generated|mac_mult7 ; DATAB            ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][22]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][22]~_Duplicate_4                          ; Q                ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][23]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult0_rtl_0|mult_r4t:auto_generated|mac_mult5 ; DATAA            ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][23]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][23]~_Duplicate_1                          ; Q                ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][23]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                       ;                  ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][23]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult0_rtl_0|mult_r4t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][23]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][23]~_Duplicate_2                          ; Q                ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][23]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult0_rtl_0|mult_r4t:auto_generated|mac_mult7 ; DATAA            ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][23]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][23]~_Duplicate_3                          ; Q                ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][23]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult0_rtl_0|mult_r4t:auto_generated|mac_mult7 ; DATAB            ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][23]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][23]~_Duplicate_4                          ; Q                ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][24]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult0_rtl_0|mult_r4t:auto_generated|mac_mult5 ; DATAA            ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][24]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][24]~_Duplicate_1                          ; Q                ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][24]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                       ;                  ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][24]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult0_rtl_0|mult_r4t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][24]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][24]~_Duplicate_2                          ; Q                ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][24]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult0_rtl_0|mult_r4t:auto_generated|mac_mult7 ; DATAA            ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][24]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][24]~_Duplicate_3                          ; Q                ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][24]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult0_rtl_0|mult_r4t:auto_generated|mac_mult7 ; DATAB            ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][24]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][24]~_Duplicate_4                          ; Q                ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][25]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult0_rtl_0|mult_r4t:auto_generated|mac_mult5 ; DATAA            ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][25]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][25]~_Duplicate_1                          ; Q                ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][25]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                       ;                  ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][25]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult0_rtl_0|mult_r4t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][25]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][25]~_Duplicate_2                          ; Q                ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][25]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult0_rtl_0|mult_r4t:auto_generated|mac_mult7 ; DATAA            ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][25]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][25]~_Duplicate_3                          ; Q                ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][25]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult0_rtl_0|mult_r4t:auto_generated|mac_mult7 ; DATAB            ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][25]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][25]~_Duplicate_4                          ; Q                ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][26]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult0_rtl_0|mult_r4t:auto_generated|mac_mult5 ; DATAA            ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][26]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][26]~_Duplicate_1                          ; Q                ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][26]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                       ;                  ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][26]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult0_rtl_0|mult_r4t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][26]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][26]~_Duplicate_2                          ; Q                ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][26]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult0_rtl_0|mult_r4t:auto_generated|mac_mult7 ; DATAA            ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][26]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][26]~_Duplicate_3                          ; Q                ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][26]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult0_rtl_0|mult_r4t:auto_generated|mac_mult7 ; DATAB            ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][26]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][26]~_Duplicate_4                          ; Q                ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][27]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult0_rtl_0|mult_r4t:auto_generated|mac_mult5 ; DATAA            ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][27]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][27]~_Duplicate_1                          ; Q                ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][27]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                       ;                  ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][27]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult0_rtl_0|mult_r4t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][27]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][27]~_Duplicate_2                          ; Q                ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][27]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult0_rtl_0|mult_r4t:auto_generated|mac_mult7 ; DATAA            ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][27]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][27]~_Duplicate_3                          ; Q                ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][27]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult0_rtl_0|mult_r4t:auto_generated|mac_mult7 ; DATAB            ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][27]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][27]~_Duplicate_4                          ; Q                ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][28]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult0_rtl_0|mult_r4t:auto_generated|mac_mult5 ; DATAA            ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][28]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][28]~_Duplicate_1                          ; Q                ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][28]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                       ;                  ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][28]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult0_rtl_0|mult_r4t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][28]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][28]~_Duplicate_2                          ; Q                ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][28]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult0_rtl_0|mult_r4t:auto_generated|mac_mult7 ; DATAA            ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][28]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][28]~_Duplicate_3                          ; Q                ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][28]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult0_rtl_0|mult_r4t:auto_generated|mac_mult7 ; DATAB            ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][28]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][28]~_Duplicate_4                          ; Q                ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][29]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult0_rtl_0|mult_r4t:auto_generated|mac_mult5 ; DATAA            ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][29]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][29]~_Duplicate_1                          ; Q                ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][29]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                       ;                  ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][29]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult0_rtl_0|mult_r4t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][29]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][29]~_Duplicate_2                          ; Q                ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][29]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult0_rtl_0|mult_r4t:auto_generated|mac_mult7 ; DATAA            ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][29]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][29]~_Duplicate_3                          ; Q                ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][29]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult0_rtl_0|mult_r4t:auto_generated|mac_mult7 ; DATAB            ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][29]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][29]~_Duplicate_4                          ; Q                ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][30]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult0_rtl_0|mult_r4t:auto_generated|mac_mult5 ; DATAA            ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][30]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][30]~_Duplicate_1                          ; Q                ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][30]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                       ;                  ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][30]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult0_rtl_0|mult_r4t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][30]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][30]~_Duplicate_2                          ; Q                ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][30]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult0_rtl_0|mult_r4t:auto_generated|mac_mult7 ; DATAA            ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][30]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][30]~_Duplicate_3                          ; Q                ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][30]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult0_rtl_0|mult_r4t:auto_generated|mac_mult7 ; DATAB            ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][30]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][30]~_Duplicate_4                          ; Q                ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][31]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult0_rtl_0|mult_r4t:auto_generated|mac_mult5 ; DATAA            ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][31]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][31]~_Duplicate_1                          ; Q                ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][31]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                       ;                  ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][31]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult0_rtl_0|mult_r4t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][31]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][31]~_Duplicate_2                          ; Q                ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][31]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult0_rtl_0|mult_r4t:auto_generated|mac_mult7 ; DATAA            ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][31]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][31]~_Duplicate_3                          ; Q                ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][31]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult0_rtl_0|mult_r4t:auto_generated|mac_mult7 ; DATAB            ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][31]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][31]~_Duplicate_4                          ; Q                ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][18]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult1_rtl_1|mult_r4t:auto_generated|mac_mult5 ; DATAA            ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][18]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][18]~_Duplicate_1                          ; Q                ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][18]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                       ;                  ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][18]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult1_rtl_1|mult_r4t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][18]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][18]~_Duplicate_2                          ; Q                ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][18]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult1_rtl_1|mult_r4t:auto_generated|mac_mult7 ; DATAA            ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][18]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][18]~_Duplicate_3                          ; Q                ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][18]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult1_rtl_1|mult_r4t:auto_generated|mac_mult7 ; DATAB            ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][18]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][18]~_Duplicate_4                          ; Q                ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][19]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult1_rtl_1|mult_r4t:auto_generated|mac_mult5 ; DATAA            ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][19]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][19]~_Duplicate_1                          ; Q                ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][19]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                       ;                  ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][19]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult1_rtl_1|mult_r4t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][19]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][19]~_Duplicate_2                          ; Q                ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][19]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult1_rtl_1|mult_r4t:auto_generated|mac_mult7 ; DATAA            ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][19]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][19]~_Duplicate_3                          ; Q                ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][19]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult1_rtl_1|mult_r4t:auto_generated|mac_mult7 ; DATAB            ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][19]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][19]~_Duplicate_4                          ; Q                ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][20]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult1_rtl_1|mult_r4t:auto_generated|mac_mult5 ; DATAA            ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][20]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][20]~_Duplicate_1                          ; Q                ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][20]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                       ;                  ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][20]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult1_rtl_1|mult_r4t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][20]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][20]~_Duplicate_2                          ; Q                ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][20]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult1_rtl_1|mult_r4t:auto_generated|mac_mult7 ; DATAA            ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][20]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][20]~_Duplicate_3                          ; Q                ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][20]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult1_rtl_1|mult_r4t:auto_generated|mac_mult7 ; DATAB            ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][20]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][20]~_Duplicate_4                          ; Q                ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][21]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult1_rtl_1|mult_r4t:auto_generated|mac_mult5 ; DATAA            ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][21]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][21]~_Duplicate_1                          ; Q                ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][21]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                       ;                  ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][21]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult1_rtl_1|mult_r4t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][21]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][21]~_Duplicate_2                          ; Q                ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][21]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult1_rtl_1|mult_r4t:auto_generated|mac_mult7 ; DATAA            ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][21]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][21]~_Duplicate_3                          ; Q                ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][21]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult1_rtl_1|mult_r4t:auto_generated|mac_mult7 ; DATAB            ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][21]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][21]~_Duplicate_4                          ; Q                ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][22]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult1_rtl_1|mult_r4t:auto_generated|mac_mult5 ; DATAA            ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][22]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][22]~_Duplicate_1                          ; Q                ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][22]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                       ;                  ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][22]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult1_rtl_1|mult_r4t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][22]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][22]~_Duplicate_2                          ; Q                ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][22]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult1_rtl_1|mult_r4t:auto_generated|mac_mult7 ; DATAA            ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][22]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][22]~_Duplicate_3                          ; Q                ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][22]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult1_rtl_1|mult_r4t:auto_generated|mac_mult7 ; DATAB            ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][22]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][22]~_Duplicate_4                          ; Q                ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][23]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult1_rtl_1|mult_r4t:auto_generated|mac_mult5 ; DATAA            ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][23]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][23]~_Duplicate_1                          ; Q                ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][23]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                       ;                  ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][23]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult1_rtl_1|mult_r4t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][23]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][23]~_Duplicate_2                          ; Q                ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][23]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult1_rtl_1|mult_r4t:auto_generated|mac_mult7 ; DATAA            ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][23]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][23]~_Duplicate_3                          ; Q                ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][23]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult1_rtl_1|mult_r4t:auto_generated|mac_mult7 ; DATAB            ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][23]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][23]~_Duplicate_4                          ; Q                ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][24]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult1_rtl_1|mult_r4t:auto_generated|mac_mult5 ; DATAA            ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][24]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][24]~_Duplicate_1                          ; Q                ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][24]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                       ;                  ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][24]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult1_rtl_1|mult_r4t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][24]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][24]~_Duplicate_2                          ; Q                ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][24]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult1_rtl_1|mult_r4t:auto_generated|mac_mult7 ; DATAA            ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][24]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][24]~_Duplicate_3                          ; Q                ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][24]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult1_rtl_1|mult_r4t:auto_generated|mac_mult7 ; DATAB            ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][24]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][24]~_Duplicate_4                          ; Q                ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][25]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult1_rtl_1|mult_r4t:auto_generated|mac_mult5 ; DATAA            ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][25]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][25]~_Duplicate_1                          ; Q                ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][25]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                       ;                  ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][25]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult1_rtl_1|mult_r4t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][25]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][25]~_Duplicate_2                          ; Q                ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][25]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult1_rtl_1|mult_r4t:auto_generated|mac_mult7 ; DATAA            ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][25]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][25]~_Duplicate_3                          ; Q                ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][25]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult1_rtl_1|mult_r4t:auto_generated|mac_mult7 ; DATAB            ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][25]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][25]~_Duplicate_4                          ; Q                ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][26]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult1_rtl_1|mult_r4t:auto_generated|mac_mult5 ; DATAA            ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][26]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][26]~_Duplicate_1                          ; Q                ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][26]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                       ;                  ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][26]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult1_rtl_1|mult_r4t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][26]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][26]~_Duplicate_2                          ; Q                ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][26]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult1_rtl_1|mult_r4t:auto_generated|mac_mult7 ; DATAA            ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][26]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][26]~_Duplicate_3                          ; Q                ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][26]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult1_rtl_1|mult_r4t:auto_generated|mac_mult7 ; DATAB            ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][26]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][26]~_Duplicate_4                          ; Q                ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][27]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult1_rtl_1|mult_r4t:auto_generated|mac_mult5 ; DATAA            ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][27]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][27]~_Duplicate_1                          ; Q                ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][27]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                       ;                  ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][27]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult1_rtl_1|mult_r4t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][27]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][27]~_Duplicate_2                          ; Q                ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][27]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult1_rtl_1|mult_r4t:auto_generated|mac_mult7 ; DATAA            ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][27]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][27]~_Duplicate_3                          ; Q                ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][27]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult1_rtl_1|mult_r4t:auto_generated|mac_mult7 ; DATAB            ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][27]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][27]~_Duplicate_4                          ; Q                ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][28]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult1_rtl_1|mult_r4t:auto_generated|mac_mult5 ; DATAA            ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][28]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][28]~_Duplicate_1                          ; Q                ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][28]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                       ;                  ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][28]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult1_rtl_1|mult_r4t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][28]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][28]~_Duplicate_2                          ; Q                ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][28]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult1_rtl_1|mult_r4t:auto_generated|mac_mult7 ; DATAA            ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][28]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][28]~_Duplicate_3                          ; Q                ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][28]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult1_rtl_1|mult_r4t:auto_generated|mac_mult7 ; DATAB            ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][28]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][28]~_Duplicate_4                          ; Q                ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][29]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult1_rtl_1|mult_r4t:auto_generated|mac_mult5 ; DATAA            ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][29]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][29]~_Duplicate_1                          ; Q                ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][29]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                       ;                  ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][29]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult1_rtl_1|mult_r4t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][29]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][29]~_Duplicate_2                          ; Q                ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][29]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult1_rtl_1|mult_r4t:auto_generated|mac_mult7 ; DATAA            ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][29]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][29]~_Duplicate_3                          ; Q                ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][29]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult1_rtl_1|mult_r4t:auto_generated|mac_mult7 ; DATAB            ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][29]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][29]~_Duplicate_4                          ; Q                ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][30]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult1_rtl_1|mult_r4t:auto_generated|mac_mult5 ; DATAA            ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][30]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][30]~_Duplicate_1                          ; Q                ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][30]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                       ;                  ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][30]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult1_rtl_1|mult_r4t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][30]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][30]~_Duplicate_2                          ; Q                ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][30]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult1_rtl_1|mult_r4t:auto_generated|mac_mult7 ; DATAA            ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][30]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][30]~_Duplicate_3                          ; Q                ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][30]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult1_rtl_1|mult_r4t:auto_generated|mac_mult7 ; DATAB            ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][30]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][30]~_Duplicate_4                          ; Q                ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][31]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult1_rtl_1|mult_r4t:auto_generated|mac_mult5 ; DATAA            ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][31]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][31]~_Duplicate_1                          ; Q                ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][31]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                       ;                  ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][31]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult1_rtl_1|mult_r4t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][31]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][31]~_Duplicate_2                          ; Q                ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][31]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult1_rtl_1|mult_r4t:auto_generated|mac_mult7 ; DATAA            ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][31]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][31]~_Duplicate_3                          ; Q                ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][31]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult1_rtl_1|mult_r4t:auto_generated|mac_mult7 ; DATAB            ;                       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][31]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][31]~_Duplicate_4                          ; Q                ;                       ;
+----------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+-----------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 4267 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 4267 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 4259    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 8       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/estudiante/Downloads/mandelbrot/output_files/mandelbrot.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 2,949 / 15,408 ( 19 % )    ;
;     -- Combinational with no register       ; 1723                       ;
;     -- Register only                        ; 16                         ;
;     -- Combinational with a register        ; 1210                       ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 488                        ;
;     -- 3 input functions                    ; 1580                       ;
;     -- <=2 input functions                  ; 865                        ;
;     -- Register only                        ; 16                         ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 1562                       ;
;     -- arithmetic mode                      ; 1371                       ;
;                                             ;                            ;
; Total registers*                            ; 1,226 / 17,068 ( 7 % )     ;
;     -- Dedicated logic registers            ; 1,226 / 15,408 ( 8 % )     ;
;     -- I/O registers                        ; 0 / 1,660 ( 0 % )          ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 215 / 963 ( 22 % )         ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 26 / 347 ( 7 % )           ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )             ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )              ;
;                                             ;                            ;
; Global signals                              ; 7                          ;
; M9Ks                                        ; 29 / 56 ( 52 % )           ;
; Total block memory bits                     ; 231,361 / 516,096 ( 45 % ) ;
; Total block memory implementation bits      ; 267,264 / 516,096 ( 52 % ) ;
; Embedded Multiplier 9-bit elements          ; 40 / 112 ( 36 % )          ;
; PLLs                                        ; 0 / 4 ( 0 % )              ;
; Global clocks                               ; 7 / 20 ( 35 % )            ;
; JTAGs                                       ; 0 / 1 ( 0 % )              ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )              ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 9% / 9% / 8%               ;
; Peak interconnect usage (total/H/V)         ; 36% / 38% / 33%            ;
; Maximum fan-out                             ; 1063                       ;
; Highest non-global fan-out                  ; 1027                       ;
; Total fan-out                               ; 14243                      ;
; Average fan-out                             ; 3.31                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 2949 / 15408 ( 19 % ) ; 0 / 15408 ( 0 % )              ;
;     -- Combinational with no register       ; 1723                  ; 0                              ;
;     -- Register only                        ; 16                    ; 0                              ;
;     -- Combinational with a register        ; 1210                  ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 488                   ; 0                              ;
;     -- 3 input functions                    ; 1580                  ; 0                              ;
;     -- <=2 input functions                  ; 865                   ; 0                              ;
;     -- Register only                        ; 16                    ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 1562                  ; 0                              ;
;     -- arithmetic mode                      ; 1371                  ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 1226                  ; 0                              ;
;     -- Dedicated logic registers            ; 1226 / 15408 ( 8 % )  ; 0 / 15408 ( 0 % )              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 215 / 963 ( 22 % )    ; 0 / 963 ( 0 % )                ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 26                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 40 / 112 ( 36 % )     ; 0 / 112 ( 0 % )                ;
; Total memory bits                           ; 231361                ; 0                              ;
; Total RAM block bits                        ; 267264                ; 0                              ;
; M9K                                         ; 29 / 56 ( 51 % )      ; 0 / 56 ( 0 % )                 ;
; Clock control block                         ; 7 / 24 ( 29 % )       ; 0 / 24 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 15067                 ; 4                              ;
;     -- Registered Connections               ; 3769                  ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 8                     ; 0                              ;
;     -- Output Ports                         ; 18                    ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                         ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; clk           ; G21   ; 6        ; 41           ; 15           ; 0            ; 1096                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; iniciofractal ; H5    ; 1        ; 0            ; 27           ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; pulso         ; F1    ; 1        ; 0            ; 23           ; 0            ; 46                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; restart       ; G3    ; 1        ; 0            ; 23           ; 14           ; 17                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; rst           ; J6    ; 1        ; 0            ; 24           ; 0            ; 1027                  ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; zoom[0]       ; E3    ; 1        ; 0            ; 26           ; 7            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; zoom[1]       ; E4    ; 1        ; 0            ; 26           ; 0            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; zoom[2]       ; D2    ; 1        ; 0            ; 25           ; 0            ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; h_video_on_out ; M1    ; 2        ; 0            ; 13           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; hsync_out      ; L21   ; 6        ; 41           ; 18           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; linea2         ; C10   ; 8        ; 14           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; pixel[0]       ; K18   ; 6        ; 41           ; 21           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; pixel[10]      ; H17   ; 6        ; 41           ; 25           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; pixel[11]      ; H19   ; 6        ; 41           ; 23           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; pixel[1]       ; J22   ; 6        ; 41           ; 19           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; pixel[2]       ; K21   ; 6        ; 41           ; 19           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; pixel[3]       ; K22   ; 6        ; 41           ; 19           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; pixel[4]       ; J21   ; 6        ; 41           ; 20           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; pixel[5]       ; K17   ; 6        ; 41           ; 21           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; pixel[6]       ; J17   ; 6        ; 41           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; pixel[7]       ; H22   ; 6        ; 41           ; 20           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; pixel[8]       ; H21   ; 6        ; 41           ; 21           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; pixel[9]       ; H20   ; 6        ; 41           ; 22           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; salidatiempo   ; AA20  ; 4        ; 37           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; v_video_on_out ; M2    ; 2        ; 0            ; 13           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; vsync_out      ; L22   ; 6        ; 41           ; 18           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; E4       ; DIFFIO_L2p, nRESET          ; Use as regular IO        ; zoom[1]                 ; Dual Purpose Pin          ;
; D1       ; DIFFIO_L4n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L6p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; K6       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; K2       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; K1       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; K5       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; L3       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; M18      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; M17      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; L18      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; L17      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; K20      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; L22      ; DIFFIO_R17n, INIT_DONE      ; Use as regular IO        ; vsync_out               ; Dual Purpose Pin          ;
; L21      ; DIFFIO_R17p, CRC_ERROR      ; Use as regular IO        ; hsync_out               ; Dual Purpose Pin          ;
; K22      ; DIFFIO_R16n, nCEO           ; Use as programming pin   ; pixel[3]                ; Dual Purpose Pin          ;
; K21      ; DIFFIO_R16p, CLKUSR         ; Use as regular IO        ; pixel[2]                ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 11 / 33 ( 33 % ) ; 2.5V          ; --           ;
; 2        ; 2 / 48 ( 4 % )   ; 2.5V          ; --           ;
; 3        ; 0 / 46 ( 0 % )   ; 2.5V          ; --           ;
; 4        ; 1 / 41 ( 2 % )   ; 2.5V          ; --           ;
; 5        ; 0 / 46 ( 0 % )   ; 2.5V          ; --           ;
; 6        ; 15 / 43 ( 35 % ) ; 2.5V          ; --           ;
; 7        ; 0 / 47 ( 0 % )   ; 2.5V          ; --           ;
; 8        ; 1 / 43 ( 2 % )   ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 354        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 350        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 345        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 336        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 334        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 332        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 328        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 326        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 321        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A12      ; 319        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 314        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 312        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 307        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 298        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 296        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 291        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 290        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ; 284        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA2      ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA3      ; 102        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA4      ; 106        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA5      ; 108        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA7      ; 115        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 123        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 126        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 134        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA12     ; 136        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA13     ; 138        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 140        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 145        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 149        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 151        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ; 163        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA19     ; 164        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 169        ; 4        ; salidatiempo                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA21     ; 179        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ; 178        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB3      ; 103        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 107        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 109        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB7      ; 116        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 135        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 137        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB13     ; 139        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 141        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 146        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 150        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 152        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 162        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 165        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 170        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B3       ; 355        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 351        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 346        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 337        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 335        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 333        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ; 329        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ; 327        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 322        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B12      ; 320        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 315        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 313        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ; 308        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B16      ; 299        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B17      ; 297        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ; 292        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 289        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ; 285        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B21      ; 269        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B22      ; 268        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C2       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 358        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 359        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 349        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 340        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 339        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C10      ; 330        ; 8        ; linea2                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ; 309        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 300        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C17      ; 286        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 282        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 270        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 267        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 266        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 9          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D2       ; 8          ; 1        ; zoom[2]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D6       ; 356        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D10      ; 324        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D12      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D13      ; 310        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D15      ; 293        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D17      ; 281        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D19      ; 283        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 271        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D21      ; 261        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D22      ; 260        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 13         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 5          ; 1        ; zoom[0]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E4       ; 4          ; 1        ; zoom[1]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E5       ; 363        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ; 362        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 357        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E9       ; 338        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E10      ; 325        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 317        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 316        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 311        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ; 301        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 294        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ; 275        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E18      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E21      ; 256        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 255        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 16         ; 1        ; pulso                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ; 360        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 352        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 347        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 348        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 318        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ; 302        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F13      ; 306        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F14      ; 279        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 276        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ; 274        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 272        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F19      ; 263        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 262        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 251        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 250        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 39         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G2       ; 38         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G3       ; 18         ; 1        ; restart                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ; 17         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G7       ; 361        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 353        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 342        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G10      ; 341        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 331        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 305        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G13      ; 295        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 280        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G15      ; 278        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G16      ; 277        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G17      ; 273        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ; 264        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 226        ; 6        ; clk                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G22      ; 225        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H1       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 25         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H5       ; 0          ; 1        ; iniciofractal                                             ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ; 344        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H10      ; 343        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ; 323        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ; 304        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 303        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 288        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 287        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H16      ; 259        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H17      ; 265        ; 6        ; pixel[10]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H18      ; 257        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H19      ; 254        ; 6        ; pixel[11]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H20      ; 253        ; 6        ; pixel[9]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H21      ; 246        ; 6        ; pixel[8]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H22      ; 245        ; 6        ; pixel[7]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J1       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 28         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 27         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J4       ; 24         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 12         ; 1        ; rst                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J7       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ; 238        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 243        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J17      ; 258        ; 6        ; pixel[6]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J18      ; 249        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J20      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J21      ; 242        ; 6        ; pixel[4]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J22      ; 241        ; 6        ; pixel[1]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ; 31         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K2       ; 30         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K5       ; 32         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 19         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ; 236        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 244        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K17      ; 247        ; 6        ; pixel[5]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K18      ; 248        ; 6        ; pixel[0]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K19      ; 237        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K20      ; 231        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 240        ; 6        ; pixel[2]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K22      ; 239        ; 6        ; pixel[3]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ; 35         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ; 34         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ; 37         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 33         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ; 233        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 232        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L17      ; 230        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 229        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L21      ; 235        ; 6        ; hsync_out                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L22      ; 234        ; 6        ; vsync_out                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 45         ; 2        ; h_video_on_out                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M2       ; 44         ; 2        ; v_video_on_out                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M3       ; 47         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M7       ; 65         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 66         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ; 195        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ; 222        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M17      ; 228        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 227        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ; 221        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M20      ; 220        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 219        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 218        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 48         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N5       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ; 64         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N7       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N8       ; 67         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ; 189        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 196        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 205        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N17      ; 214        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N18      ; 215        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 213        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 212        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 217        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 216        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 53         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 52         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 57         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 63         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P7       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P8       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ; 180        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 192        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 193        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P17      ; 197        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P18      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 208        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P21      ; 211        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 210        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 55         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 54         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R5       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R9       ; 88         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 90         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 97         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 98         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 153        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R16      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R17      ; 194        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R18      ; 203        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ; 204        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R20      ; 200        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ; 207        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 206        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 41         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T2       ; 40         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T3       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T4       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T7       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T8       ; 89         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 91         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 121        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 148        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ; 160        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 161        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ; 171        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T17      ; 181        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T18      ; 182        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 224        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 223        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U1       ; 60         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ; 94         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ; 95         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U9       ; 112        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U10      ; 122        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U11      ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U12      ; 147        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U13      ; 156        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U14      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U15      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U19      ; 188        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 187        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 202        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 201        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 62         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 61         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ; 93         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ; 92         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V7       ; 105        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 113        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 119        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V10      ; 120        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 142        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 154        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 157        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 158        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 168        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 199        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 198        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 69         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 68         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W5       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ; 104        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 110        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 114        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W10      ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W12      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W13      ; 143        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 155        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W15      ; 159        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W17      ; 166        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W19      ; 184        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W20      ; 183        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ; 191        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 190        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y2       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y3       ; 99         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 96         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y6       ; 101        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 111        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 117        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 144        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 167        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y21      ; 186        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 185        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+---------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                              ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                           ; Library Name ;
+---------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |mandelbrot                                             ; 2949 (2)    ; 1226 (1)                  ; 0 (0)         ; 231361      ; 29   ; 40           ; 0       ; 20        ; 26   ; 0            ; 1723 (1)     ; 16 (0)            ; 1210 (1)         ; |mandelbrot                                                                                                                                                                                   ; work         ;
;    |comunicacion:serial|                                ; 377 (0)     ; 320 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (0)       ; 2 (0)             ; 318 (0)          ; |mandelbrot|comunicacion:serial                                                                                                                                                               ; work         ;
;       |cont:conttrasmision|                             ; 76 (76)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (43)      ; 0 (0)             ; 33 (33)          ; |mandelbrot|comunicacion:serial|cont:conttrasmision                                                                                                                                           ; work         ;
;       |controltransmision:control|                      ; 14 (14)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 2 (2)             ; 7 (7)            ; |mandelbrot|comunicacion:serial|controltransmision:control                                                                                                                                    ; work         ;
;       |serial_converter:registro|                       ; 288 (288)   ; 279 (279)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 279 (279)        ; |mandelbrot|comunicacion:serial|serial_converter:registro                                                                                                                                     ; work         ;
;    |controlDibujo:controlDibujoBLK|                     ; 1534 (13)   ; 385 (2)                   ; 0 (0)         ; 231361      ; 29   ; 40           ; 0       ; 20        ; 0    ; 0            ; 1149 (11)    ; 10 (1)            ; 375 (1)          ; |mandelbrot|controlDibujo:controlDibujoBLK                                                                                                                                                    ; work         ;
;       |conth:COLUMNAS|                                  ; 76 (76)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (44)      ; 0 (0)             ; 32 (32)          ; |mandelbrot|controlDibujo:controlDibujoBLK|conth:COLUMNAS                                                                                                                                     ; work         ;
;       |proof:Matriz|                                    ; 1353 (0)    ; 302 (0)                   ; 0 (0)         ; 231361      ; 29   ; 40           ; 0       ; 20        ; 0    ; 0            ; 1051 (0)     ; 9 (0)             ; 293 (0)          ; |mandelbrot|controlDibujo:controlDibujoBLK|proof:Matriz                                                                                                                                       ; work         ;
;          |Escape:EscapeBlock|                           ; 434 (66)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 32           ; 0       ; 16        ; 0    ; 0            ; 432 (65)     ; 0 (0)             ; 2 (1)            ; |mandelbrot|controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock                                                                                                                    ; work         ;
;             |lpm_mult:Mult0_rtl_0|                      ; 92 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 92 (0)       ; 0 (0)             ; 0 (0)            ; |mandelbrot|controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult0_rtl_0                                                                                               ; work         ;
;                |mult_r4t:auto_generated|                ; 92 (92)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 92 (92)      ; 0 (0)             ; 0 (0)            ; |mandelbrot|controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult0_rtl_0|mult_r4t:auto_generated                                                                       ; work         ;
;             |lpm_mult:Mult0|                            ; 92 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 91 (0)       ; 0 (0)             ; 1 (0)            ; |mandelbrot|controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult0                                                                                                     ; work         ;
;                |mult_r4t:auto_generated|                ; 92 (92)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 91 (91)      ; 0 (0)             ; 1 (1)            ; |mandelbrot|controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult0|mult_r4t:auto_generated                                                                             ; work         ;
;             |lpm_mult:Mult1_rtl_1|                      ; 92 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 92 (0)       ; 0 (0)             ; 0 (0)            ; |mandelbrot|controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult1_rtl_1                                                                                               ; work         ;
;                |mult_r4t:auto_generated|                ; 92 (92)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 92 (92)      ; 0 (0)             ; 0 (0)            ; |mandelbrot|controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult1_rtl_1|mult_r4t:auto_generated                                                                       ; work         ;
;             |lpm_mult:Mult1|                            ; 92 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 92 (0)       ; 0 (0)             ; 0 (0)            ; |mandelbrot|controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult1                                                                                                     ; work         ;
;                |mult_r4t:auto_generated|                ; 92 (92)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 92 (92)      ; 0 (0)             ; 0 (0)            ; |mandelbrot|controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult1|mult_r4t:auto_generated                                                                             ; work         ;
;          |Operacion:OperacionBlock|                     ; 110 (32)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 110 (32)     ; 0 (0)             ; 0 (0)            ; |mandelbrot|controlDibujo:controlDibujoBLK|proof:Matriz|Operacion:OperacionBlock                                                                                                              ; work         ;
;             |lpm_mult:Mult2|                            ; 78 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 78 (0)       ; 0 (0)             ; 0 (0)            ; |mandelbrot|controlDibujo:controlDibujoBLK|proof:Matriz|Operacion:OperacionBlock|lpm_mult:Mult2                                                                                               ; work         ;
;                |mult_r4t:auto_generated|                ; 78 (78)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 78 (78)      ; 0 (0)             ; 0 (0)            ; |mandelbrot|controlDibujo:controlDibujoBLK|proof:Matriz|Operacion:OperacionBlock|lpm_mult:Mult2|mult_r4t:auto_generated                                                                       ; work         ;
;          |RAM:MemoriaRAM|                               ; 168 (36)    ; 5 (0)                     ; 0 (0)         ; 231361      ; 29   ; 0            ; 0       ; 0         ; 0    ; 0            ; 163 (31)     ; 0 (0)             ; 5 (5)            ; |mandelbrot|controlDibujo:controlDibujoBLK|proof:Matriz|RAM:MemoriaRAM                                                                                                                        ; work         ;
;             |altsyncram:mem_rtl_0|                      ; 65 (0)      ; 5 (0)                     ; 0 (0)         ; 231361      ; 29   ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (0)       ; 0 (0)             ; 5 (0)            ; |mandelbrot|controlDibujo:controlDibujoBLK|proof:Matriz|RAM:MemoriaRAM|altsyncram:mem_rtl_0                                                                                                   ; work         ;
;                |altsyncram_r7h1:auto_generated|         ; 65 (5)      ; 5 (5)                     ; 0 (0)         ; 231361      ; 29   ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (0)       ; 0 (0)             ; 5 (5)            ; |mandelbrot|controlDibujo:controlDibujoBLK|proof:Matriz|RAM:MemoriaRAM|altsyncram:mem_rtl_0|altsyncram_r7h1:auto_generated                                                                    ; work         ;
;                   |decode_7ta:decode2|                  ; 38 (38)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (38)      ; 0 (0)             ; 0 (0)            ; |mandelbrot|controlDibujo:controlDibujoBLK|proof:Matriz|RAM:MemoriaRAM|altsyncram:mem_rtl_0|altsyncram_r7h1:auto_generated|decode_7ta:decode2                                                 ; work         ;
;                   |mux_gnb:mux3|                        ; 22 (22)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 0 (0)            ; |mandelbrot|controlDibujo:controlDibujoBLK|proof:Matriz|RAM:MemoriaRAM|altsyncram:mem_rtl_0|altsyncram_r7h1:auto_generated|mux_gnb:mux3                                                       ; work         ;
;             |lpm_mult:Mult0|                            ; 36 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (0)       ; 0 (0)             ; 0 (0)            ; |mandelbrot|controlDibujo:controlDibujoBLK|proof:Matriz|RAM:MemoriaRAM|lpm_mult:Mult0                                                                                                         ; work         ;
;                |multcore:mult_core|                     ; 36 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (14)      ; 0 (0)             ; 0 (0)            ; |mandelbrot|controlDibujo:controlDibujoBLK|proof:Matriz|RAM:MemoriaRAM|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                   |mpar_add:padder|                     ; 22 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (0)       ; 0 (0)             ; 0 (0)            ; |mandelbrot|controlDibujo:controlDibujoBLK|proof:Matriz|RAM:MemoriaRAM|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                      |lpm_add_sub:adder[0]|             ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |mandelbrot|controlDibujo:controlDibujoBLK|proof:Matriz|RAM:MemoriaRAM|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                         |add_sub_dfh:auto_generated|    ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |mandelbrot|controlDibujo:controlDibujoBLK|proof:Matriz|RAM:MemoriaRAM|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_dfh:auto_generated                      ; work         ;
;                      |mpar_add:sub_par_add|             ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |mandelbrot|controlDibujo:controlDibujoBLK|proof:Matriz|RAM:MemoriaRAM|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                         |lpm_add_sub:adder[0]|          ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |mandelbrot|controlDibujo:controlDibujoBLK|proof:Matriz|RAM:MemoriaRAM|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                            |add_sub_hfh:auto_generated| ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |mandelbrot|controlDibujo:controlDibujoBLK|proof:Matriz|RAM:MemoriaRAM|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_hfh:auto_generated ; work         ;
;             |lpm_mult:Mult1|                            ; 36 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (0)       ; 0 (0)             ; 0 (0)            ; |mandelbrot|controlDibujo:controlDibujoBLK|proof:Matriz|RAM:MemoriaRAM|lpm_mult:Mult1                                                                                                         ; work         ;
;                |multcore:mult_core|                     ; 36 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (14)      ; 0 (0)             ; 0 (0)            ; |mandelbrot|controlDibujo:controlDibujoBLK|proof:Matriz|RAM:MemoriaRAM|lpm_mult:Mult1|multcore:mult_core                                                                                      ; work         ;
;                   |mpar_add:padder|                     ; 22 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (0)       ; 0 (0)             ; 0 (0)            ; |mandelbrot|controlDibujo:controlDibujoBLK|proof:Matriz|RAM:MemoriaRAM|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                      |lpm_add_sub:adder[0]|             ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |mandelbrot|controlDibujo:controlDibujoBLK|proof:Matriz|RAM:MemoriaRAM|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                         |add_sub_dfh:auto_generated|    ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |mandelbrot|controlDibujo:controlDibujoBLK|proof:Matriz|RAM:MemoriaRAM|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_dfh:auto_generated                      ; work         ;
;                      |mpar_add:sub_par_add|             ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |mandelbrot|controlDibujo:controlDibujoBLK|proof:Matriz|RAM:MemoriaRAM|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                         |lpm_add_sub:adder[0]|          ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |mandelbrot|controlDibujo:controlDibujoBLK|proof:Matriz|RAM:MemoriaRAM|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                            |add_sub_hfh:auto_generated| ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |mandelbrot|controlDibujo:controlDibujoBLK|proof:Matriz|RAM:MemoriaRAM|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_hfh:auto_generated ; work         ;
;          |Suma:Sumacxcy|                                ; 128 (128)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 81 (81)      ; 0 (0)             ; 47 (47)          ; |mandelbrot|controlDibujo:controlDibujoBLK|proof:Matriz|Suma:Sumacxcy                                                                                                                         ; work         ;
;          |contm:Columnas|                               ; 77 (77)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (45)      ; 0 (0)             ; 32 (32)          ; |mandelbrot|controlDibujo:controlDibujoBLK|proof:Matriz|contm:Columnas                                                                                                                        ; work         ;
;          |contm:Filas|                                  ; 76 (76)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (44)      ; 0 (0)             ; 32 (32)          ; |mandelbrot|controlDibujo:controlDibujoBLK|proof:Matriz|contm:Filas                                                                                                                           ; work         ;
;          |contm:Iteracion|                              ; 76 (76)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (44)      ; 0 (0)             ; 32 (32)          ; |mandelbrot|controlDibujo:controlDibujoBLK|proof:Matriz|contm:Iteracion                                                                                                                       ; work         ;
;          |controlFractal:ControlFractalM|               ; 17 (17)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 9 (9)            ; |mandelbrot|controlDibujo:controlDibujoBLK|proof:Matriz|controlFractal:ControlFractalM                                                                                                        ; work         ;
;          |register_c:Cxm|                               ; 44 (44)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 1 (1)             ; 31 (31)          ; |mandelbrot|controlDibujo:controlDibujoBLK|proof:Matriz|register_c:Cxm                                                                                                                        ; work         ;
;          |register_c:Cym|                               ; 41 (41)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 32 (32)          ; |mandelbrot|controlDibujo:controlDibujoBLK|proof:Matriz|register_c:Cym                                                                                                                        ; work         ;
;          |register_color:Colorm|                        ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |mandelbrot|controlDibujo:controlDibujoBLK|proof:Matriz|register_color:Colorm                                                                                                                 ; work         ;
;          |register_file:Xnnm|                           ; 119 (119)   ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 51 (51)      ; 7 (7)             ; 61 (61)          ; |mandelbrot|controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm                                                                                                                    ; work         ;
;          |register_file:Ynnm|                           ; 117 (117)   ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (52)      ; 1 (1)             ; 64 (64)          ; |mandelbrot|controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm                                                                                                                    ; work         ;
;       |zoom:Zoomm|                                      ; 92 (0)      ; 49 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 49 (0)           ; |mandelbrot|controlDibujo:controlDibujoBLK|zoom:Zoomm                                                                                                                                         ; work         ;
;          |controlzoom:controlzoomm|                     ; 76 (76)     ; 49 (49)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 49 (49)          ; |mandelbrot|controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm                                                                                                                ; work         ;
;          |register_cx0:cxm|                             ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |mandelbrot|controlDibujo:controlDibujoBLK|zoom:Zoomm|register_cx0:cxm                                                                                                                        ; work         ;
;          |register_cy0:cym|                             ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |mandelbrot|controlDibujo:controlDibujoBLK|zoom:Zoomm|register_cy0:cym                                                                                                                        ; work         ;
;          |register_dx:dxm|                              ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |mandelbrot|controlDibujo:controlDibujoBLK|zoom:Zoomm|register_dx:dxm                                                                                                                         ; work         ;
;          |register_dy:dym|                              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |mandelbrot|controlDibujo:controlDibujoBLK|zoom:Zoomm|register_dy:dym                                                                                                                         ; work         ;
;    |cronometro:cronometrotiempo|                        ; 276 (2)     ; 192 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 84 (2)       ; 2 (0)             ; 190 (0)          ; |mandelbrot|cronometro:cronometrotiempo                                                                                                                                                       ; work         ;
;       |bin_to_sseg:bcdModule_0|                         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mandelbrot|cronometro:cronometrotiempo|bin_to_sseg:bcdModule_0                                                                                                                               ; work         ;
;       |bin_to_sseg:bcdModule_1|                         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mandelbrot|cronometro:cronometrotiempo|bin_to_sseg:bcdModule_1                                                                                                                               ; work         ;
;       |bin_to_sseg:bcdModule_2|                         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mandelbrot|cronometro:cronometrotiempo|bin_to_sseg:bcdModule_2                                                                                                                               ; work         ;
;       |bin_to_sseg:bcdModule_3|                         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mandelbrot|cronometro:cronometrotiempo|bin_to_sseg:bcdModule_3                                                                                                                               ; work         ;
;       |cron1:contModule_00|                             ; 44 (44)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 32 (32)          ; |mandelbrot|cronometro:cronometrotiempo|cron1:contModule_00                                                                                                                                   ; work         ;
;       |cron1:contModule_1|                              ; 45 (45)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 32 (32)          ; |mandelbrot|cronometro:cronometrotiempo|cron1:contModule_1                                                                                                                                    ; work         ;
;       |cron1:contModule_2|                              ; 44 (44)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 32 (32)          ; |mandelbrot|cronometro:cronometrotiempo|cron1:contModule_2                                                                                                                                    ; work         ;
;       |cron1:contModule_3|                              ; 45 (45)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 32 (32)          ; |mandelbrot|cronometro:cronometrotiempo|cron1:contModule_3                                                                                                                                    ; work         ;
;       |cron1:contModule_4|                              ; 44 (44)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 32 (32)          ; |mandelbrot|cronometro:cronometrotiempo|cron1:contModule_4                                                                                                                                    ; work         ;
;       |cron1:contModule_base|                           ; 48 (48)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 2 (2)             ; 30 (30)          ; |mandelbrot|cronometro:cronometrotiempo|cron1:contModule_base                                                                                                                                 ; work         ;
;    |horizontal:horizontalBLK|                           ; 381 (0)     ; 164 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 217 (0)      ; 2 (0)             ; 162 (0)          ; |mandelbrot|horizontal:horizontalBLK                                                                                                                                                          ; work         ;
;       |cont:BIST2|                                      ; 75 (75)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (43)      ; 0 (0)             ; 32 (32)          ; |mandelbrot|horizontal:horizontalBLK|cont:BIST2                                                                                                                                               ; work         ;
;       |cont:BIST3|                                      ; 75 (75)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (43)      ; 0 (0)             ; 32 (32)          ; |mandelbrot|horizontal:horizontalBLK|cont:BIST3                                                                                                                                               ; work         ;
;       |cont:BIST4|                                      ; 75 (75)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (43)      ; 0 (0)             ; 32 (32)          ; |mandelbrot|horizontal:horizontalBLK|cont:BIST4                                                                                                                                               ; work         ;
;       |cont:BIST|                                       ; 75 (75)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (43)      ; 0 (0)             ; 32 (32)          ; |mandelbrot|horizontal:horizontalBLK|cont:BIST                                                                                                                                                ; work         ;
;       |conth:BISTH|                                     ; 76 (76)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (44)      ; 1 (1)             ; 31 (31)          ; |mandelbrot|horizontal:horizontalBLK|conth:BISTH                                                                                                                                              ; work         ;
;       |controlhorizontal:DUT|                           ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 3 (3)            ; |mandelbrot|horizontal:horizontalBLK|controlhorizontal:DUT                                                                                                                                    ; work         ;
;    |vertical:verticalBLK|                               ; 379 (0)     ; 164 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 215 (0)      ; 0 (0)             ; 164 (0)          ; |mandelbrot|vertical:verticalBLK                                                                                                                                                              ; work         ;
;       |cont:BIST2|                                      ; 75 (75)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (43)      ; 0 (0)             ; 32 (32)          ; |mandelbrot|vertical:verticalBLK|cont:BIST2                                                                                                                                                   ; work         ;
;       |cont:BIST3|                                      ; 75 (75)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (43)      ; 0 (0)             ; 32 (32)          ; |mandelbrot|vertical:verticalBLK|cont:BIST3                                                                                                                                                   ; work         ;
;       |cont:BIST4|                                      ; 75 (75)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (43)      ; 0 (0)             ; 32 (32)          ; |mandelbrot|vertical:verticalBLK|cont:BIST4                                                                                                                                                   ; work         ;
;       |cont:BIST|                                       ; 75 (75)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (43)      ; 0 (0)             ; 32 (32)          ; |mandelbrot|vertical:verticalBLK|cont:BIST                                                                                                                                                    ; work         ;
;       |controlvertical:DUT|                             ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |mandelbrot|vertical:verticalBLK|controlvertical:DUT                                                                                                                                          ; work         ;
;       |contv:BISTV|                                     ; 75 (75)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (43)      ; 0 (0)             ; 32 (32)          ; |mandelbrot|vertical:verticalBLK|contv:BISTV                                                                                                                                                  ; work         ;
+---------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                            ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+
; Name           ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+
; pixel[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; pixel[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; pixel[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; pixel[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; pixel[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; pixel[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; pixel[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; pixel[7]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; pixel[8]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; pixel[9]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; pixel[10]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; pixel[11]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; h_video_on_out ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; v_video_on_out ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; linea2         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vsync_out      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hsync_out      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; salidatiempo   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clk            ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; rst            ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; iniciofractal  ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; pulso          ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; restart        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; zoom[2]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; zoom[1]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; zoom[0]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                       ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------------------------------------------------+-------------------+---------+
; clk                                                                                                       ;                   ;         ;
; rst                                                                                                       ;                   ;         ;
;      - controlDibujo:controlDibujoBLK|pr_state                                                            ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST|temp[0]                                                         ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST|temp[1]                                                         ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST|temp[2]                                                         ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST|temp[3]                                                         ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST|temp[4]                                                         ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST|temp[5]                                                         ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST|temp[6]                                                         ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST|temp[7]                                                         ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST|temp[8]                                                         ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST|temp[9]                                                         ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST|temp[10]                                                        ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST|temp[11]                                                        ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST|temp[12]                                                        ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST|temp[13]                                                        ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST|temp[14]                                                        ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST|temp[15]                                                        ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST|temp[16]                                                        ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST|temp[17]                                                        ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST|temp[18]                                                        ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST|temp[19]                                                        ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST|temp[20]                                                        ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST|temp[21]                                                        ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST|temp[22]                                                        ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST|temp[23]                                                        ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST|temp[24]                                                        ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST|temp[25]                                                        ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST|temp[26]                                                        ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST|temp[27]                                                        ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST|temp[28]                                                        ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST|temp[29]                                                        ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST|temp[30]                                                        ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST|temp[31]                                                        ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST2|temp[0]                                                        ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST2|temp[1]                                                        ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST2|temp[2]                                                        ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST2|temp[3]                                                        ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST2|temp[4]                                                        ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST2|temp[5]                                                        ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST2|temp[6]                                                        ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST2|temp[7]                                                        ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST2|temp[8]                                                        ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST2|temp[9]                                                        ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST2|temp[10]                                                       ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST2|temp[11]                                                       ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST2|temp[12]                                                       ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST2|temp[13]                                                       ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST2|temp[14]                                                       ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST2|temp[15]                                                       ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST2|temp[16]                                                       ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST2|temp[17]                                                       ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST2|temp[18]                                                       ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST2|temp[19]                                                       ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST2|temp[20]                                                       ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST2|temp[21]                                                       ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST2|temp[22]                                                       ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST2|temp[23]                                                       ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST2|temp[24]                                                       ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST2|temp[25]                                                       ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST2|temp[26]                                                       ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST2|temp[27]                                                       ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST2|temp[28]                                                       ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST2|temp[29]                                                       ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST2|temp[30]                                                       ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST2|temp[31]                                                       ; 1                 ; 6       ;
;      - vertical:verticalBLK|controlvertical:DUT|pr_state.dos                                              ; 1                 ; 6       ;
;      - vertical:verticalBLK|controlvertical:DUT|pr_state.cuatro                                           ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|controlhorizontal:DUT|pr_state.uno                                        ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|controlhorizontal:DUT|pr_state.dos                                        ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|controlhorizontal:DUT|pr_state.cuatro                                     ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[0]                                          ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST|temp[0]                                                             ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST|temp[31]                                                            ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST|temp[30]                                                            ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST|temp[29]                                                            ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST|temp[28]                                                            ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST|temp[27]                                                            ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST|temp[26]                                                            ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST|temp[25]                                                            ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST|temp[24]                                                            ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST|temp[23]                                                            ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST|temp[22]                                                            ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST|temp[21]                                                            ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST|temp[20]                                                            ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST|temp[19]                                                            ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST|temp[18]                                                            ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST|temp[17]                                                            ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST|temp[16]                                                            ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST|temp[15]                                                            ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST|temp[12]                                                            ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST|temp[11]                                                            ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST|temp[10]                                                            ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST|temp[9]                                                             ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST|temp[14]                                                            ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST|temp[13]                                                            ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST|temp[5]                                                             ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST|temp[8]                                                             ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST|temp[7]                                                             ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST|temp[6]                                                             ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST|temp[4]                                                             ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST|temp[3]                                                             ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST|temp[2]                                                             ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST|temp[1]                                                             ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST2|temp[31]                                                           ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST2|temp[30]                                                           ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST2|temp[29]                                                           ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST2|temp[28]                                                           ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST2|temp[27]                                                           ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST2|temp[26]                                                           ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST2|temp[25]                                                           ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST2|temp[24]                                                           ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST2|temp[23]                                                           ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST2|temp[22]                                                           ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST2|temp[21]                                                           ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST2|temp[20]                                                           ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST2|temp[19]                                                           ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST2|temp[18]                                                           ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST2|temp[17]                                                           ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST2|temp[16]                                                           ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST2|temp[15]                                                           ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST2|temp[14]                                                           ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST2|temp[13]                                                           ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST2|temp[12]                                                           ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST2|temp[8]                                                            ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST2|temp[11]                                                           ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST2|temp[10]                                                           ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST2|temp[9]                                                            ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST2|temp[7]                                                            ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST2|temp[6]                                                            ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST2|temp[5]                                                            ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST2|temp[4]                                                            ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST2|temp[3]                                                            ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST2|temp[2]                                                            ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST2|temp[1]                                                            ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST2|temp[0]                                                            ; 1                 ; 6       ;
;      - vertical:verticalBLK|controlvertical:DUT|pr_state.uno                                              ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST4|temp[0]                                                        ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST4|temp[31]                                                       ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST4|temp[30]                                                       ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST4|temp[29]                                                       ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST4|temp[28]                                                       ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST4|temp[27]                                                       ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST4|temp[26]                                                       ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST4|temp[25]                                                       ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST4|temp[24]                                                       ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST4|temp[23]                                                       ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST4|temp[22]                                                       ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST4|temp[21]                                                       ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST4|temp[20]                                                       ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST4|temp[19]                                                       ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST4|temp[18]                                                       ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST4|temp[17]                                                       ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST4|temp[16]                                                       ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST4|temp[15]                                                       ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST4|temp[14]                                                       ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST4|temp[13]                                                       ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST4|temp[12]                                                       ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST4|temp[11]                                                       ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST4|temp[10]                                                       ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST4|temp[9]                                                        ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST4|temp[7]                                                        ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST4|temp[6]                                                        ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST4|temp[8]                                                        ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST4|temp[5]                                                        ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST4|temp[4]                                                        ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST4|temp[3]                                                        ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST4|temp[2]                                                        ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST4|temp[1]                                                        ; 1                 ; 6       ;
;      - vertical:verticalBLK|controlvertical:DUT|pr_state.tres                                             ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST3|temp[0]                                                            ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST3|temp[31]                                                           ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST3|temp[30]                                                           ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST3|temp[29]                                                           ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST3|temp[28]                                                           ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST3|temp[27]                                                           ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST3|temp[26]                                                           ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST3|temp[25]                                                           ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST3|temp[24]                                                           ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST3|temp[23]                                                           ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST3|temp[22]                                                           ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST3|temp[21]                                                           ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST3|temp[20]                                                           ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST3|temp[19]                                                           ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST3|temp[18]                                                           ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST3|temp[17]                                                           ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST3|temp[16]                                                           ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST3|temp[15]                                                           ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST3|temp[14]                                                           ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST3|temp[13]                                                           ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST3|temp[12]                                                           ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST3|temp[11]                                                           ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST3|temp[10]                                                           ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST3|temp[9]                                                            ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST3|temp[1]                                                            ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST3|temp[8]                                                            ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST3|temp[2]                                                            ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST3|temp[7]                                                            ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST3|temp[6]                                                            ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST3|temp[5]                                                            ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST3|temp[3]                                                            ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST3|temp[4]                                                            ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST4|temp[0]                                                            ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST4|temp[31]                                                           ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST4|temp[30]                                                           ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST4|temp[29]                                                           ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST4|temp[28]                                                           ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST4|temp[27]                                                           ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST4|temp[26]                                                           ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST4|temp[25]                                                           ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST4|temp[24]                                                           ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST4|temp[23]                                                           ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST4|temp[22]                                                           ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST4|temp[21]                                                           ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST4|temp[20]                                                           ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST4|temp[19]                                                           ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST4|temp[18]                                                           ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST4|temp[17]                                                           ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST4|temp[16]                                                           ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST4|temp[15]                                                           ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST4|temp[14]                                                           ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST4|temp[13]                                                           ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST4|temp[12]                                                           ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST4|temp[11]                                                           ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST4|temp[10]                                                           ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST4|temp[9]                                                            ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST4|temp[8]                                                            ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST4|temp[7]                                                            ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST4|temp[6]                                                            ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST4|temp[5]                                                            ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST4|temp[1]                                                            ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST4|temp[4]                                                            ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST4|temp[3]                                                            ; 1                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST4|temp[2]                                                            ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|controlhorizontal:DUT|pr_state.tres                                       ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST3|temp[0]                                                        ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST3|temp[31]                                                       ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST3|temp[30]                                                       ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST3|temp[29]                                                       ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST3|temp[28]                                                       ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST3|temp[27]                                                       ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST3|temp[26]                                                       ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST3|temp[25]                                                       ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST3|temp[24]                                                       ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST3|temp[23]                                                       ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST3|temp[22]                                                       ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST3|temp[21]                                                       ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST3|temp[20]                                                       ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST3|temp[19]                                                       ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST3|temp[18]                                                       ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST3|temp[17]                                                       ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST3|temp[16]                                                       ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST3|temp[15]                                                       ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST3|temp[14]                                                       ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST3|temp[13]                                                       ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST3|temp[12]                                                       ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST3|temp[11]                                                       ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST3|temp[10]                                                       ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST3|temp[9]                                                        ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST3|temp[5]                                                        ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST3|temp[6]                                                        ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST3|temp[4]                                                        ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST3|temp[3]                                                        ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST3|temp[2]                                                        ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST3|temp[1]                                                        ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST3|temp[8]                                                        ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST3|temp[7]                                                        ; 1                 ; 6       ;
;      - comunicacion:serial|controltransmision:control|ena_desplazar                                       ; 1                 ; 6       ;
;      - comunicacion:serial|controltransmision:control|ena_guardar                                         ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[1]                                          ; 1                 ; 6       ;
;      - comunicacion:serial|controltransmision:control|pr_state.cuatro                                     ; 1                 ; 6       ;
;      - comunicacion:serial|controltransmision:control|pr_state.dos                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[2]                                          ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|conth:BISTH|temp[6]                                                       ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|conth:BISTH|temp[5]                                                       ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|conth:BISTH|temp[0]                                                       ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|conth:BISTH|temp[4]                                                       ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|conth:BISTH|temp[3]                                                       ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|conth:BISTH|temp[2]                                                       ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|conth:BISTH|temp[1]                                                       ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|conth:BISTH|temp[9]                                                       ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|conth:BISTH|temp[8]                                                       ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|conth:BISTH|temp[7]                                                       ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|conth:BISTH|temp[10]                                                      ; 1                 ; 6       ;
;      - comunicacion:serial|controltransmision:control|pr_state.tres                                       ; 1                 ; 6       ;
;      - comunicacion:serial|cont:conttrasmision|temp[30]                                                   ; 1                 ; 6       ;
;      - comunicacion:serial|cont:conttrasmision|temp[29]                                                   ; 1                 ; 6       ;
;      - comunicacion:serial|cont:conttrasmision|temp[28]                                                   ; 1                 ; 6       ;
;      - comunicacion:serial|cont:conttrasmision|temp[27]                                                   ; 1                 ; 6       ;
;      - comunicacion:serial|cont:conttrasmision|temp[26]                                                   ; 1                 ; 6       ;
;      - comunicacion:serial|cont:conttrasmision|temp[25]                                                   ; 1                 ; 6       ;
;      - comunicacion:serial|cont:conttrasmision|temp[24]                                                   ; 1                 ; 6       ;
;      - comunicacion:serial|cont:conttrasmision|temp[23]                                                   ; 1                 ; 6       ;
;      - comunicacion:serial|cont:conttrasmision|temp[22]                                                   ; 1                 ; 6       ;
;      - comunicacion:serial|cont:conttrasmision|temp[21]                                                   ; 1                 ; 6       ;
;      - comunicacion:serial|cont:conttrasmision|temp[20]                                                   ; 1                 ; 6       ;
;      - comunicacion:serial|cont:conttrasmision|temp[19]                                                   ; 1                 ; 6       ;
;      - comunicacion:serial|cont:conttrasmision|temp[18]                                                   ; 1                 ; 6       ;
;      - comunicacion:serial|cont:conttrasmision|temp[17]                                                   ; 1                 ; 6       ;
;      - comunicacion:serial|cont:conttrasmision|temp[16]                                                   ; 1                 ; 6       ;
;      - comunicacion:serial|cont:conttrasmision|temp[15]                                                   ; 1                 ; 6       ;
;      - comunicacion:serial|cont:conttrasmision|temp[14]                                                   ; 1                 ; 6       ;
;      - comunicacion:serial|cont:conttrasmision|temp[13]                                                   ; 1                 ; 6       ;
;      - comunicacion:serial|cont:conttrasmision|temp[11]                                                   ; 1                 ; 6       ;
;      - comunicacion:serial|cont:conttrasmision|temp[10]                                                   ; 1                 ; 6       ;
;      - comunicacion:serial|cont:conttrasmision|temp[12]                                                   ; 1                 ; 6       ;
;      - comunicacion:serial|cont:conttrasmision|temp[9]                                                    ; 1                 ; 6       ;
;      - comunicacion:serial|cont:conttrasmision|temp[8]                                                    ; 1                 ; 6       ;
;      - comunicacion:serial|cont:conttrasmision|temp[31]                                                   ; 1                 ; 6       ;
;      - comunicacion:serial|cont:conttrasmision|temp[7]                                                    ; 1                 ; 6       ;
;      - comunicacion:serial|cont:conttrasmision|temp[6]                                                    ; 1                 ; 6       ;
;      - comunicacion:serial|cont:conttrasmision|temp[5]                                                    ; 1                 ; 6       ;
;      - comunicacion:serial|cont:conttrasmision|temp[4]                                                    ; 1                 ; 6       ;
;      - comunicacion:serial|cont:conttrasmision|temp[3]                                                    ; 1                 ; 6       ;
;      - comunicacion:serial|cont:conttrasmision|temp[2]                                                    ; 1                 ; 6       ;
;      - comunicacion:serial|cont:conttrasmision|temp[1]                                                    ; 1                 ; 6       ;
;      - comunicacion:serial|cont:conttrasmision|temp[0]                                                    ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|finaliza                                                            ; 1                 ; 6       ;
;      - comunicacion:serial|controltransmision:control|pr_state.uno                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[3]                                          ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|conth:BISTH|temp[31]                                                      ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|conth:BISTH|temp[30]                                                      ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|conth:BISTH|temp[29]                                                      ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|conth:BISTH|temp[28]                                                      ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|conth:BISTH|temp[27]                                                      ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|conth:BISTH|temp[26]                                                      ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|conth:BISTH|temp[25]                                                      ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|conth:BISTH|temp[24]                                                      ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|conth:BISTH|temp[23]                                                      ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|conth:BISTH|temp[22]                                                      ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|conth:BISTH|temp[21]                                                      ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|conth:BISTH|temp[20]                                                      ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|conth:BISTH|temp[19]                                                      ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|conth:BISTH|temp[18]                                                      ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|conth:BISTH|temp[17]                                                      ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|conth:BISTH|temp[16]                                                      ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|conth:BISTH|temp[15]                                                      ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|conth:BISTH|temp[14]                                                      ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|conth:BISTH|temp[13]                                                      ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|conth:BISTH|temp[12]                                                      ; 1                 ; 6       ;
;      - horizontal:horizontalBLK|conth:BISTH|temp[11]                                                      ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|conth:COLUMNAS|temp[7]                                              ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|conth:COLUMNAS|temp[6]                                              ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|conth:COLUMNAS|temp[5]                                              ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|conth:COLUMNAS|temp[4]                                              ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|conth:COLUMNAS|temp[3]                                              ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|conth:COLUMNAS|temp[2]                                              ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|conth:COLUMNAS|temp[1]                                              ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|conth:COLUMNAS|temp[0]                                              ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|conth:COLUMNAS|temp[8]                                              ; 1                 ; 6       ;
;      - vertical:verticalBLK|contv:BISTV|temp[10]                                                          ; 1                 ; 6       ;
;      - vertical:verticalBLK|contv:BISTV|temp[9]                                                           ; 1                 ; 6       ;
;      - vertical:verticalBLK|contv:BISTV|temp[8]                                                           ; 1                 ; 6       ;
;      - vertical:verticalBLK|contv:BISTV|temp[7]                                                           ; 1                 ; 6       ;
;      - vertical:verticalBLK|contv:BISTV|temp[6]                                                           ; 1                 ; 6       ;
;      - vertical:verticalBLK|contv:BISTV|temp[5]                                                           ; 1                 ; 6       ;
;      - vertical:verticalBLK|contv:BISTV|temp[4]                                                           ; 1                 ; 6       ;
;      - vertical:verticalBLK|contv:BISTV|temp[3]                                                           ; 1                 ; 6       ;
;      - vertical:verticalBLK|contv:BISTV|temp[2]                                                           ; 1                 ; 6       ;
;      - vertical:verticalBLK|contv:BISTV|temp[1]                                                           ; 1                 ; 6       ;
;      - vertical:verticalBLK|contv:BISTV|temp[0]                                                           ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|proof:Matriz|contm:Filas|temp[5]                                    ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|proof:Matriz|contm:Filas|temp[7]                                    ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|proof:Matriz|contm:Filas|temp[6]                                    ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|proof:Matriz|contm:Filas|temp[4]                                    ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|proof:Matriz|contm:Filas|temp[3]                                    ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|proof:Matriz|contm:Filas|temp[2]                                    ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|proof:Matriz|contm:Filas|temp[1]                                    ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|proof:Matriz|contm:Filas|temp[0]                                    ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|proof:Matriz|contm:Filas|temp[8]                                    ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|proof:Matriz|contm:Columnas|temp[8]                                 ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|proof:Matriz|contm:Columnas|temp[7]                                 ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|proof:Matriz|contm:Columnas|temp[6]                                 ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|proof:Matriz|contm:Columnas|temp[5]                                 ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|proof:Matriz|contm:Columnas|temp[4]                                 ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|proof:Matriz|contm:Columnas|temp[3]                                 ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|proof:Matriz|contm:Columnas|temp[2]                                 ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|proof:Matriz|contm:Columnas|temp[1]                                 ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|proof:Matriz|contm:Columnas|temp[0]                                 ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|proof:Matriz|controlFractal:ControlFractalM|pr_state.columnas       ; 1                 ; 6       ;
;      - comunicacion:serial|controltransmision:control|syn_clr_tr                                          ; 1                 ; 6       ;
;      - comunicacion:serial|controltransmision:control|ena_conttr                                          ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|proof:Matriz|controlFractal:ControlFractalM|pr_state.finalizacion   ; 1                 ; 6       ;
;      - comunicacion:serial|controltransmision:control|pr_state.cinco                                      ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[4]                                          ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|conth:COLUMNAS|temp[31]                                             ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|conth:COLUMNAS|temp[30]                                             ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|conth:COLUMNAS|temp[29]                                             ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|conth:COLUMNAS|temp[28]                                             ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|conth:COLUMNAS|temp[27]                                             ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|conth:COLUMNAS|temp[26]                                             ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|conth:COLUMNAS|temp[25]                                             ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|conth:COLUMNAS|temp[24]                                             ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|conth:COLUMNAS|temp[23]                                             ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|conth:COLUMNAS|temp[22]                                             ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|conth:COLUMNAS|temp[21]                                             ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|conth:COLUMNAS|temp[18]                                             ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|conth:COLUMNAS|temp[17]                                             ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|conth:COLUMNAS|temp[16]                                             ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|conth:COLUMNAS|temp[15]                                             ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|conth:COLUMNAS|temp[20]                                             ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|conth:COLUMNAS|temp[19]                                             ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|conth:COLUMNAS|temp[14]                                             ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|conth:COLUMNAS|temp[13]                                             ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|conth:COLUMNAS|temp[12]                                             ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|conth:COLUMNAS|temp[11]                                             ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|conth:COLUMNAS|temp[10]                                             ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|conth:COLUMNAS|temp[9]                                              ; 1                 ; 6       ;
;      - vertical:verticalBLK|contv:BISTV|temp[31]                                                          ; 1                 ; 6       ;
;      - vertical:verticalBLK|contv:BISTV|temp[30]                                                          ; 1                 ; 6       ;
;      - vertical:verticalBLK|contv:BISTV|temp[29]                                                          ; 1                 ; 6       ;
;      - vertical:verticalBLK|contv:BISTV|temp[28]                                                          ; 1                 ; 6       ;
;      - vertical:verticalBLK|contv:BISTV|temp[27]                                                          ; 1                 ; 6       ;
;      - vertical:verticalBLK|contv:BISTV|temp[26]                                                          ; 1                 ; 6       ;
;      - vertical:verticalBLK|contv:BISTV|temp[25]                                                          ; 1                 ; 6       ;
;      - vertical:verticalBLK|contv:BISTV|temp[24]                                                          ; 1                 ; 6       ;
;      - vertical:verticalBLK|contv:BISTV|temp[23]                                                          ; 1                 ; 6       ;
;      - vertical:verticalBLK|contv:BISTV|temp[22]                                                          ; 1                 ; 6       ;
;      - vertical:verticalBLK|contv:BISTV|temp[21]                                                          ; 1                 ; 6       ;
;      - vertical:verticalBLK|contv:BISTV|temp[20]                                                          ; 1                 ; 6       ;
;      - vertical:verticalBLK|contv:BISTV|temp[19]                                                          ; 1                 ; 6       ;
;      - vertical:verticalBLK|contv:BISTV|temp[18]                                                          ; 1                 ; 6       ;
;      - vertical:verticalBLK|contv:BISTV|temp[17]                                                          ; 1                 ; 6       ;
;      - vertical:verticalBLK|contv:BISTV|temp[16]                                                          ; 1                 ; 6       ;
;      - vertical:verticalBLK|contv:BISTV|temp[15]                                                          ; 1                 ; 6       ;
;      - vertical:verticalBLK|contv:BISTV|temp[14]                                                          ; 1                 ; 6       ;
;      - vertical:verticalBLK|contv:BISTV|temp[13]                                                          ; 1                 ; 6       ;
;      - vertical:verticalBLK|contv:BISTV|temp[12]                                                          ; 1                 ; 6       ;
;      - vertical:verticalBLK|contv:BISTV|temp[11]                                                          ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|proof:Matriz|contm:Filas|temp[30]                                   ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|proof:Matriz|contm:Filas|temp[29]                                   ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|proof:Matriz|contm:Filas|temp[28]                                   ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|proof:Matriz|contm:Filas|temp[27]                                   ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|proof:Matriz|contm:Filas|temp[26]                                   ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|proof:Matriz|contm:Filas|temp[25]                                   ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|proof:Matriz|contm:Filas|temp[24]                                   ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|proof:Matriz|contm:Filas|temp[23]                                   ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|proof:Matriz|contm:Filas|temp[22]                                   ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|proof:Matriz|contm:Filas|temp[21]                                   ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|proof:Matriz|contm:Filas|temp[20]                                   ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|proof:Matriz|contm:Filas|temp[19]                                   ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|proof:Matriz|contm:Filas|temp[18]                                   ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|proof:Matriz|contm:Filas|temp[17]                                   ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|proof:Matriz|contm:Filas|temp[16]                                   ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|proof:Matriz|contm:Filas|temp[15]                                   ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|proof:Matriz|contm:Filas|temp[14]                                   ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|proof:Matriz|contm:Filas|temp[13]                                   ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|proof:Matriz|contm:Filas|temp[12]                                   ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|proof:Matriz|contm:Filas|temp[11]                                   ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|proof:Matriz|contm:Filas|temp[10]                                   ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|proof:Matriz|contm:Filas|temp[9]                                    ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|proof:Matriz|contm:Filas|temp[31]                                   ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|proof:Matriz|controlFractal:ControlFractalM|pr_state.inicializacion ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|proof:Matriz|controlFractal:ControlFractalM|pr_state.filas          ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|proof:Matriz|contm:Columnas|temp[30]                                ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|proof:Matriz|contm:Columnas|temp[29]                                ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|proof:Matriz|contm:Columnas|temp[28]                                ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|proof:Matriz|contm:Columnas|temp[27]                                ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|proof:Matriz|contm:Columnas|temp[26]                                ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|proof:Matriz|contm:Columnas|temp[25]                                ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|proof:Matriz|contm:Columnas|temp[24]                                ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|proof:Matriz|contm:Columnas|temp[23]                                ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|proof:Matriz|contm:Columnas|temp[22]                                ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|proof:Matriz|contm:Columnas|temp[21]                                ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|proof:Matriz|contm:Columnas|temp[20]                                ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|proof:Matriz|contm:Columnas|temp[19]                                ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|proof:Matriz|contm:Columnas|temp[18]                                ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|proof:Matriz|contm:Columnas|temp[17]                                ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|proof:Matriz|contm:Columnas|temp[16]                                ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|proof:Matriz|contm:Columnas|temp[15]                                ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|proof:Matriz|contm:Columnas|temp[14]                                ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|proof:Matriz|contm:Columnas|temp[13]                                ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|proof:Matriz|contm:Columnas|temp[12]                                ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|proof:Matriz|contm:Columnas|temp[11]                                ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|proof:Matriz|contm:Columnas|temp[10]                                ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|proof:Matriz|contm:Columnas|temp[9]                                 ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|proof:Matriz|contm:Columnas|temp[31]                                ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|proof:Matriz|controlFractal:ControlFractalM|pr_state.iteracion      ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|proof:Matriz|contm:Iteracion|temp[31]                               ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|proof:Matriz|contm:Iteracion|temp[5]                                ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|proof:Matriz|contm:Iteracion|temp[4]                                ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|proof:Matriz|contm:Iteracion|temp[6]                                ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|proof:Matriz|contm:Iteracion|temp[10]                               ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|proof:Matriz|contm:Iteracion|temp[9]                                ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|proof:Matriz|contm:Iteracion|temp[8]                                ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|proof:Matriz|contm:Iteracion|temp[7]                                ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|proof:Matriz|contm:Iteracion|temp[14]                               ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|proof:Matriz|contm:Iteracion|temp[13]                               ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|proof:Matriz|contm:Iteracion|temp[12]                               ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|proof:Matriz|contm:Iteracion|temp[11]                               ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|proof:Matriz|contm:Iteracion|temp[30]                               ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|proof:Matriz|contm:Iteracion|temp[29]                               ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|proof:Matriz|contm:Iteracion|temp[28]                               ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|proof:Matriz|contm:Iteracion|temp[27]                               ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|proof:Matriz|contm:Iteracion|temp[26]                               ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|proof:Matriz|contm:Iteracion|temp[25]                               ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|proof:Matriz|contm:Iteracion|temp[24]                               ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|proof:Matriz|contm:Iteracion|temp[23]                               ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|proof:Matriz|contm:Iteracion|temp[20]                               ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|proof:Matriz|contm:Iteracion|temp[19]                               ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|proof:Matriz|contm:Iteracion|temp[18]                               ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|proof:Matriz|contm:Iteracion|temp[17]                               ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|proof:Matriz|contm:Iteracion|temp[16]                               ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|proof:Matriz|contm:Iteracion|temp[15]                               ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|proof:Matriz|contm:Iteracion|temp[22]                               ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|proof:Matriz|contm:Iteracion|temp[21]                               ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|proof:Matriz|controlFractal:ControlFractalM|pr_state.escape         ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[5]                                          ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|proof:Matriz|controlFractal:ControlFractalM|pr_state.inicio         ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|proof:Matriz|contm:Iteracion|temp[3]                                ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|proof:Matriz|contm:Iteracion|temp[2]                                ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|proof:Matriz|contm:Iteracion|temp[1]                                ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|proof:Matriz|contm:Iteracion|temp[0]                                ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|proof:Matriz|controlFractal:ControlFractalM|pr_state.operacion      ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[6]                                          ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[7]                                          ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[8]                                          ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|r_addr_d[1]                     ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|r_addr_d[0]                     ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[9]                                          ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|pr_state.rbt0                   ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|pr_state.uno                    ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|pr_state.rbt1                   ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|pr_state.dos                    ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|pr_state.rbT2                   ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|pr_state.cuatro                 ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|pr_state.rbt4                   ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|pr_state.tres                   ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|pr_state.rbt3                   ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|pr_state.cero                   ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|r_addr_c[0]                     ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|r_addr_c[1]                     ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|r_addr_c[2]                     ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|r_addr_c[3]                     ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|r_addr_c[4]                     ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[10]                                         ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|pr_state.uno4                   ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|pr_state.dos1                   ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|pr_state.dos2                   ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|pr_state.dos3                   ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|pr_state.uno1                   ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|pr_state.uno2                   ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|pr_state.uno3                   ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|pr_state.dos4                   ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|pr_state.tres1                  ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|pr_state.tres2                  ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|pr_state.tres3                  ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|pr_state.cuatro4                ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|pr_state.tres4                  ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|pr_state.cuatro1                ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|pr_state.cuatro2                ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|pr_state.cuatro3                ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|pr_state.rbt41                  ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|pr_state.rbt11                  ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|pr_state.rbt23                  ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|pr_state.rbt33                  ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|pr_state.rbt43                  ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|pr_state.rbt13                  ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|pr_state.rbt21                  ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|pr_state.rbt31                  ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|pr_state.rbt22                  ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|pr_state.rbt32                  ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|pr_state.rbt42                  ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|pr_state.rbt12                  ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|pr_state.rbt24                  ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|pr_state.rbt44                  ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|pr_state.rbt14                  ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|pr_state.rbt34                  ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[11]                                         ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[12]                                         ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[13]                                         ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[14]                                         ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[15]                                         ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[16]                                         ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[17]                                         ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[18]                                         ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[19]                                         ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[20]                                         ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[21]                                         ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[22]                                         ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[23]                                         ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[24]                                         ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[25]                                         ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[26]                                         ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[27]                                         ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[28]                                         ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[29]                                         ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[30]                                         ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[31]                                         ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[32]                                         ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[33]                                         ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[34]                                         ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[35]                                         ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[36]                                         ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[37]                                         ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[38]                                         ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[39]                                         ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[40]                                         ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[41]                                         ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[42]                                         ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[43]                                         ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[44]                                         ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[45]                                         ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[46]                                         ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[47]                                         ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[48]                                         ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[49]                                         ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[50]                                         ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[51]                                         ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[52]                                         ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[53]                                         ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[54]                                         ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[55]                                         ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[56]                                         ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[57]                                         ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[58]                                         ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[59]                                         ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[60]                                         ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[61]                                         ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[62]                                         ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[63]                                         ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[64]                                         ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[65]                                         ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[66]                                         ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[67]                                         ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[68]                                         ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[69]                                         ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[70]                                         ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[71]                                         ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[72]                                         ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[73]                                         ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[74]                                         ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[75]                                         ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[76]                                         ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[77]                                         ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[78]                                         ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[79]                                         ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[80]                                         ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[81]                                         ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[82]                                         ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[83]                                         ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[84]                                         ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[85]                                         ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[86]                                         ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[87]                                         ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[88]                                         ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[89]                                         ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[90]                                         ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[91]                                         ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[92]                                         ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[93]                                         ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[94]                                         ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[95]                                         ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[96]                                         ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[97]                                         ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[98]                                         ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[99]                                         ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[100]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[101]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[102]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[103]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[104]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[105]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[106]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[107]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[108]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[109]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[110]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[111]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[112]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[113]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[114]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[115]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[116]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[117]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[118]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[119]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[120]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[121]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[122]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[123]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[124]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[125]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[126]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[127]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[128]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[129]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[130]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[131]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[132]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[133]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[134]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[135]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[136]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[137]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[138]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[139]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[140]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[141]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[142]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[143]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[144]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[145]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[146]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[147]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[148]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[149]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[150]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[151]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[152]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[153]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[154]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[155]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[156]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[157]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[158]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[159]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[160]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[161]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[162]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[163]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[164]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[165]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[166]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[167]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[168]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[169]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[170]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[171]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[172]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[173]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[174]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[175]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[176]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[177]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[178]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[179]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[180]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[181]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[182]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[183]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[184]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[185]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[186]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[187]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[188]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[189]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[190]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[191]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[192]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[193]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[194]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[195]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[196]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[197]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[198]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[199]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[200]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[201]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[202]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[203]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[204]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[205]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[206]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[207]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[208]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[209]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[210]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[211]                                        ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_4|temp[0]                                             ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_4|temp[1]                                             ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_4|temp[2]                                             ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_4|temp[3]                                             ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[212]                                        ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_2|temp[0]                                             ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_2|temp[31]                                            ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_2|temp[30]                                            ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_2|temp[29]                                            ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_2|temp[28]                                            ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_2|temp[27]                                            ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_2|temp[26]                                            ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_2|temp[25]                                            ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_2|temp[24]                                            ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_2|temp[23]                                            ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_2|temp[22]                                            ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_2|temp[21]                                            ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_2|temp[20]                                            ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_2|temp[19]                                            ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_2|temp[18]                                            ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_2|temp[17]                                            ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_2|temp[16]                                            ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_2|temp[15]                                            ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_2|temp[14]                                            ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_2|temp[13]                                            ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_2|temp[12]                                            ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_2|temp[11]                                            ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_2|temp[10]                                            ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_2|temp[9]                                             ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_2|temp[8]                                             ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_2|temp[7]                                             ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_2|temp[6]                                             ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_2|temp[5]                                             ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_2|temp[3]                                             ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_2|temp[4]                                             ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_2|temp[2]                                             ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_2|temp[1]                                             ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_1|temp[31]                                            ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_1|temp[30]                                            ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_1|temp[29]                                            ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_1|temp[28]                                            ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_1|temp[27]                                            ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_1|temp[26]                                            ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_1|temp[25]                                            ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_1|temp[24]                                            ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_1|temp[22]                                            ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_1|temp[23]                                            ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_1|temp[21]                                            ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_1|temp[20]                                            ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_1|temp[19]                                            ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_1|temp[18]                                            ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_1|temp[17]                                            ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_1|temp[16]                                            ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_1|temp[14]                                            ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_1|temp[15]                                            ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_1|temp[13]                                            ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_1|temp[12]                                            ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_1|temp[11]                                            ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_1|temp[10]                                            ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_1|temp[9]                                             ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_1|temp[8]                                             ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_1|temp[6]                                             ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_1|temp[7]                                             ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_1|temp[5]                                             ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_1|temp[4]                                             ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_1|temp[3]                                             ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_1|temp[2]                                             ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_1|temp[1]                                             ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_1|temp[0]                                             ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_3|temp[0]                                             ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_3|temp[31]                                            ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_3|temp[30]                                            ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_3|temp[29]                                            ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_3|temp[28]                                            ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_3|temp[27]                                            ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_3|temp[26]                                            ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_3|temp[25]                                            ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_3|temp[24]                                            ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_3|temp[23]                                            ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_3|temp[22]                                            ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_3|temp[21]                                            ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_3|temp[20]                                            ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_3|temp[19]                                            ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_3|temp[18]                                            ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_3|temp[17]                                            ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_3|temp[16]                                            ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_3|temp[15]                                            ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_3|temp[14]                                            ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_3|temp[13]                                            ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_3|temp[12]                                            ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_3|temp[11]                                            ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_3|temp[10]                                            ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_3|temp[9]                                             ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_3|temp[8]                                             ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_3|temp[7]                                             ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_3|temp[6]                                             ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_3|temp[5]                                             ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_3|temp[3]                                             ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_3|temp[4]                                             ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_3|temp[2]                                             ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_3|temp[1]                                             ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_4|temp[31]                                            ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_4|temp[30]                                            ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_4|temp[29]                                            ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_4|temp[28]                                            ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_4|temp[27]                                            ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_4|temp[26]                                            ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_4|temp[25]                                            ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_4|temp[24]                                            ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_4|temp[23]                                            ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_4|temp[22]                                            ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_4|temp[21]                                            ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_4|temp[20]                                            ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_4|temp[19]                                            ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_4|temp[18]                                            ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_4|temp[17]                                            ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_4|temp[16]                                            ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_4|temp[15]                                            ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_4|temp[14]                                            ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_4|temp[13]                                            ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_4|temp[12]                                            ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_4|temp[11]                                            ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_4|temp[10]                                            ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_4|temp[9]                                             ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_4|temp[8]                                             ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_4|temp[7]                                             ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_4|temp[6]                                             ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_4|temp[5]                                             ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_4|temp[4]                                             ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[213]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[214]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[215]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[216]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[217]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[218]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[219]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[220]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[221]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[222]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[223]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[224]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[225]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[226]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[227]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[228]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[229]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[230]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[231]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[232]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[233]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[234]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[235]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[236]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[237]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[238]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[239]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[240]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[241]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[242]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[243]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[244]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[245]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[246]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[247]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[248]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[249]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[250]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[251]                                        ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_00|temp[0]                                            ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_00|temp[1]                                            ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_00|temp[2]                                            ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_00|temp[3]                                            ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[252]                                        ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_base|temp[31]                                         ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_base|temp[30]                                         ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_base|temp[29]                                         ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_base|temp[28]                                         ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_base|temp[27]                                         ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_base|temp[26]                                         ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_base|temp[25]                                         ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_base|temp[24]                                         ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_base|temp[23]                                         ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_base|temp[22]                                         ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_base|temp[21]                                         ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_base|temp[20]                                         ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_base|temp[18]                                         ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_base|temp[17]                                         ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_base|temp[16]                                         ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_base|temp[19]                                         ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_base|temp[15]                                         ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_base|temp[14]                                         ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_base|temp[13]                                         ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_base|temp[8]                                          ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_base|temp[11]                                         ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_base|temp[10]                                         ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_base|temp[9]                                          ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_base|temp[12]                                         ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_base|temp[5]                                          ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_base|temp[7]                                          ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_base|temp[6]                                          ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_base|temp[4]                                          ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_base|temp[3]                                          ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_base|temp[2]                                          ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_base|temp[1]                                          ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_base|temp[0]                                          ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_00|temp[31]                                           ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_00|temp[30]                                           ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_00|temp[29]                                           ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_00|temp[28]                                           ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_00|temp[27]                                           ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_00|temp[26]                                           ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_00|temp[25]                                           ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_00|temp[24]                                           ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_00|temp[23]                                           ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_00|temp[22]                                           ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_00|temp[21]                                           ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_00|temp[20]                                           ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_00|temp[19]                                           ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_00|temp[18]                                           ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_00|temp[17]                                           ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_00|temp[16]                                           ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_00|temp[15]                                           ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_00|temp[14]                                           ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_00|temp[13]                                           ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_00|temp[12]                                           ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_00|temp[11]                                           ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_00|temp[10]                                           ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_00|temp[9]                                            ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_00|temp[8]                                            ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_00|temp[7]                                            ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_00|temp[6]                                            ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_00|temp[5]                                            ; 1                 ; 6       ;
;      - cronometro:cronometrotiempo|cron1:contModule_00|temp[4]                                            ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[253]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[254]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[255]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[256]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[257]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[258]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[259]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[260]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[261]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[262]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[263]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[264]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[265]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[266]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[267]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[268]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[269]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[270]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[271]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[272]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[273]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[274]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[275]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[276]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[277]                                        ; 1                 ; 6       ;
;      - comunicacion:serial|serial_converter:registro|buffer_s[278]                                        ; 1                 ; 6       ;
; iniciofractal                                                                                             ;                   ;         ;
;      - controlDibujo:controlDibujoBLK|proof:Matriz|controlFractal:ControlFractalM|pr_state~13             ; 0                 ; 0       ;
;      - controlDibujo:controlDibujoBLK|proof:Matriz|controlFractal:ControlFractalM|Selector0~0             ; 0                 ; 0       ;
;      - go                                                                                                 ; 0                 ; 0       ;
; pulso                                                                                                     ;                   ;         ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|Selector21~3                    ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|Selector1~0                     ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|combinational~0                 ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|Selector22~0                    ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|Selector2~0                     ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|combinational~1                 ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|Selector23~0                    ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|Selector4~0                     ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|combinational~2                 ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|Selector25~0                    ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|Selector3~0                     ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|pr_state~46                     ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|Selector24~0                    ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|Selector0~0                     ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|Selector8~0                     ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|Selector9~0                     ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|Selector10~0                    ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|Selector11~0                    ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|Selector5~0                     ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|Selector6~0                     ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|Selector7~0                     ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|Selector12~0                    ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|Selector13~0                    ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|Selector14~0                    ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|Selector15~0                    ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|Selector20~0                    ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|Selector16~0                    ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|Selector17~0                    ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|Selector18~0                    ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|Selector19~0                    ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|Selector38~0                    ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|Selector26~0                    ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|Selector32~0                    ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|Selector36~0                    ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|Selector40~0                    ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|Selector28~0                    ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|Selector30~0                    ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|Selector34~0                    ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|Selector31~0                    ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|Selector35~0                    ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|Selector39~0                    ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|Selector27~0                    ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|Selector33~0                    ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|Selector41~0                    ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|Selector29~0                    ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|Selector37~0                    ; 0                 ; 6       ;
; restart                                                                                                   ;                   ;         ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|Selector21~3                    ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|Selector8~0                     ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|Selector9~0                     ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|Selector10~0                    ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|Selector11~0                    ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|Selector5~0                     ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|Selector6~0                     ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|Selector7~0                     ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|Selector12~0                    ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|Selector13~0                    ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|Selector14~0                    ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|Selector15~0                    ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|Selector20~0                    ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|Selector16~0                    ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|Selector17~0                    ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|Selector18~0                    ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|Selector19~0                    ; 0                 ; 6       ;
; zoom[2]                                                                                                   ;                   ;         ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|Selector1~0                     ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|combinational~0                 ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|Selector2~0                     ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|combinational~1                 ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|Selector4~0                     ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|combinational~2                 ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|Selector3~0                     ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|pr_state~46                     ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|Selector0~0                     ; 0                 ; 6       ;
; zoom[1]                                                                                                   ;                   ;         ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|combinational~0                 ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|combinational~1                 ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|combinational~2                 ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|pr_state~46                     ; 0                 ; 6       ;
; zoom[0]                                                                                                   ;                   ;         ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|combinational~0                 ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|combinational~1                 ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|combinational~2                 ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|pr_state~46                     ; 0                 ; 6       ;
+-----------------------------------------------------------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                               ;
+----------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                               ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; clk                                                                                                                                                ; PIN_G21            ; 1063    ; Clock                      ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; clk                                                                                                                                                ; PIN_G21            ; 34      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; comunicacion:serial|cont:conttrasmision|temp[31]~0                                                                                                 ; LCCOMB_X20_Y12_N20 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; comunicacion:serial|serial_converter:registro|buffer_s~1                                                                                           ; LCCOMB_X17_Y12_N24 ; 278     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; controlDibujo:controlDibujoBLK|conth:COLUMNAS|temp[31]~0                                                                                           ; LCCOMB_X16_Y22_N14 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; controlDibujo:controlDibujoBLK|proof:Matriz|RAM:MemoriaRAM|altsyncram:mem_rtl_0|altsyncram_r7h1:auto_generated|decode_7ta:decode2|w_anode315w[3]~0 ; LCCOMB_X24_Y18_N4  ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; controlDibujo:controlDibujoBLK|proof:Matriz|RAM:MemoriaRAM|altsyncram:mem_rtl_0|altsyncram_r7h1:auto_generated|decode_7ta:decode2|w_anode332w[3]~1 ; LCCOMB_X24_Y19_N26 ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; controlDibujo:controlDibujoBLK|proof:Matriz|RAM:MemoriaRAM|altsyncram:mem_rtl_0|altsyncram_r7h1:auto_generated|decode_7ta:decode2|w_anode342w[3]~0 ; LCCOMB_X26_Y19_N30 ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; controlDibujo:controlDibujoBLK|proof:Matriz|RAM:MemoriaRAM|altsyncram:mem_rtl_0|altsyncram_r7h1:auto_generated|decode_7ta:decode2|w_anode352w[3]~0 ; LCCOMB_X24_Y19_N20 ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; controlDibujo:controlDibujoBLK|proof:Matriz|RAM:MemoriaRAM|altsyncram:mem_rtl_0|altsyncram_r7h1:auto_generated|decode_7ta:decode2|w_anode362w[3]~1 ; LCCOMB_X26_Y19_N20 ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; controlDibujo:controlDibujoBLK|proof:Matriz|RAM:MemoriaRAM|altsyncram:mem_rtl_0|altsyncram_r7h1:auto_generated|decode_7ta:decode2|w_anode372w[3]~1 ; LCCOMB_X26_Y19_N22 ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; controlDibujo:controlDibujoBLK|proof:Matriz|RAM:MemoriaRAM|altsyncram:mem_rtl_0|altsyncram_r7h1:auto_generated|decode_7ta:decode2|w_anode382w[3]~0 ; LCCOMB_X26_Y19_N24 ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; controlDibujo:controlDibujoBLK|proof:Matriz|RAM:MemoriaRAM|altsyncram:mem_rtl_0|altsyncram_r7h1:auto_generated|decode_7ta:decode2|w_anode392w[3]~1 ; LCCOMB_X26_Y18_N28 ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; controlDibujo:controlDibujoBLK|proof:Matriz|RAM:MemoriaRAM|altsyncram:mem_rtl_0|altsyncram_r7h1:auto_generated|decode_7ta:decode2|w_anode413w[3]~1 ; LCCOMB_X26_Y18_N8  ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; controlDibujo:controlDibujoBLK|proof:Matriz|RAM:MemoriaRAM|altsyncram:mem_rtl_0|altsyncram_r7h1:auto_generated|decode_7ta:decode2|w_anode424w[3]~1 ; LCCOMB_X26_Y18_N0  ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; controlDibujo:controlDibujoBLK|proof:Matriz|RAM:MemoriaRAM|altsyncram:mem_rtl_0|altsyncram_r7h1:auto_generated|decode_7ta:decode2|w_anode434w[3]~0 ; LCCOMB_X26_Y18_N16 ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; controlDibujo:controlDibujoBLK|proof:Matriz|RAM:MemoriaRAM|altsyncram:mem_rtl_0|altsyncram_r7h1:auto_generated|decode_7ta:decode2|w_anode444w[3]~0 ; LCCOMB_X26_Y18_N10 ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; controlDibujo:controlDibujoBLK|proof:Matriz|RAM:MemoriaRAM|altsyncram:mem_rtl_0|altsyncram_r7h1:auto_generated|decode_7ta:decode2|w_anode454w[3]~1 ; LCCOMB_X26_Y18_N2  ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; controlDibujo:controlDibujoBLK|proof:Matriz|RAM:MemoriaRAM|altsyncram:mem_rtl_0|altsyncram_r7h1:auto_generated|decode_7ta:decode2|w_anode464w[3]~1 ; LCCOMB_X26_Y19_N0  ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; controlDibujo:controlDibujoBLK|proof:Matriz|RAM:MemoriaRAM|altsyncram:mem_rtl_0|altsyncram_r7h1:auto_generated|decode_7ta:decode2|w_anode474w[3]~0 ; LCCOMB_X26_Y19_N28 ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; controlDibujo:controlDibujoBLK|proof:Matriz|RAM:MemoriaRAM|altsyncram:mem_rtl_0|altsyncram_r7h1:auto_generated|decode_7ta:decode2|w_anode484w[3]~0 ; LCCOMB_X26_Y19_N26 ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; controlDibujo:controlDibujoBLK|proof:Matriz|RAM:MemoriaRAM|altsyncram:mem_rtl_0|altsyncram_r7h1:auto_generated|decode_7ta:decode2|w_anode504w[3]~0 ; LCCOMB_X24_Y19_N22 ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; controlDibujo:controlDibujoBLK|proof:Matriz|RAM:MemoriaRAM|altsyncram:mem_rtl_0|altsyncram_r7h1:auto_generated|decode_7ta:decode2|w_anode515w[3]~0 ; LCCOMB_X24_Y19_N30 ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; controlDibujo:controlDibujoBLK|proof:Matriz|RAM:MemoriaRAM|altsyncram:mem_rtl_0|altsyncram_r7h1:auto_generated|decode_7ta:decode2|w_anode525w[3]~0 ; LCCOMB_X24_Y19_N24 ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; controlDibujo:controlDibujoBLK|proof:Matriz|RAM:MemoriaRAM|altsyncram:mem_rtl_0|altsyncram_r7h1:auto_generated|decode_7ta:decode2|w_anode535w[3]~0 ; LCCOMB_X24_Y19_N28 ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; controlDibujo:controlDibujoBLK|proof:Matriz|RAM:MemoriaRAM|altsyncram:mem_rtl_0|altsyncram_r7h1:auto_generated|decode_7ta:decode2|w_anode545w[3]~0 ; LCCOMB_X26_Y19_N6  ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; controlDibujo:controlDibujoBLK|proof:Matriz|RAM:MemoriaRAM|altsyncram:mem_rtl_0|altsyncram_r7h1:auto_generated|decode_7ta:decode2|w_anode555w[3]~1 ; LCCOMB_X26_Y19_N10 ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; controlDibujo:controlDibujoBLK|proof:Matriz|RAM:MemoriaRAM|altsyncram:mem_rtl_0|altsyncram_r7h1:auto_generated|decode_7ta:decode2|w_anode565w[3]~0 ; LCCOMB_X26_Y19_N18 ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; controlDibujo:controlDibujoBLK|proof:Matriz|RAM:MemoriaRAM|altsyncram:mem_rtl_0|altsyncram_r7h1:auto_generated|decode_7ta:decode2|w_anode575w[3]~0 ; LCCOMB_X26_Y19_N12 ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; controlDibujo:controlDibujoBLK|proof:Matriz|RAM:MemoriaRAM|altsyncram:mem_rtl_0|altsyncram_r7h1:auto_generated|decode_7ta:decode2|w_anode595w[3]~0 ; LCCOMB_X26_Y18_N20 ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; controlDibujo:controlDibujoBLK|proof:Matriz|RAM:MemoriaRAM|altsyncram:mem_rtl_0|altsyncram_r7h1:auto_generated|decode_7ta:decode2|w_anode606w[3]~0 ; LCCOMB_X26_Y18_N14 ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; controlDibujo:controlDibujoBLK|proof:Matriz|RAM:MemoriaRAM|altsyncram:mem_rtl_0|altsyncram_r7h1:auto_generated|decode_7ta:decode2|w_anode616w[3]~0 ; LCCOMB_X26_Y18_N24 ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; controlDibujo:controlDibujoBLK|proof:Matriz|RAM:MemoriaRAM|altsyncram:mem_rtl_0|altsyncram_r7h1:auto_generated|decode_7ta:decode2|w_anode626w[3]~0 ; LCCOMB_X26_Y18_N6  ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; controlDibujo:controlDibujoBLK|proof:Matriz|RAM:MemoriaRAM|altsyncram:mem_rtl_0|altsyncram_r7h1:auto_generated|decode_7ta:decode2|w_anode636w[3]~0 ; LCCOMB_X26_Y18_N26 ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; controlDibujo:controlDibujoBLK|proof:Matriz|contm:Columnas|temp[0]~0                                                                               ; LCCOMB_X27_Y15_N16 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; controlDibujo:controlDibujoBLK|proof:Matriz|contm:Iteracion|temp[0]~0                                                                              ; LCCOMB_X27_Y12_N10 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; controlDibujo:controlDibujoBLK|proof:Matriz|controlFractal:ControlFractalM|pr_state.columnas                                                       ; FF_X27_Y12_N29     ; 81      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; controlDibujo:controlDibujoBLK|proof:Matriz|controlFractal:ControlFractalM|pr_state.columnas                                                       ; FF_X27_Y12_N29     ; 32      ; Latch enable               ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; controlDibujo:controlDibujoBLK|proof:Matriz|controlFractal:ControlFractalM|pr_state.filas                                                          ; FF_X28_Y15_N31     ; 70      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; controlDibujo:controlDibujoBLK|proof:Matriz|controlFractal:ControlFractalM|pr_state.filas                                                          ; FF_X28_Y15_N31     ; 32      ; Latch enable               ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; controlDibujo:controlDibujoBLK|proof:Matriz|controlFractal:ControlFractalM|rst_cx~0                                                                ; LCCOMB_X28_Y15_N30 ; 37      ; Async. clear, Latch enable ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; controlDibujo:controlDibujoBLK|proof:Matriz|controlFractal:ControlFractalM|rst_cy                                                                  ; LCCOMB_X28_Y15_N28 ; 34      ; Async. clear, Latch enable ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; controlDibujo:controlDibujoBLK|proof:Matriz|controlFractal:ControlFractalM|syn_clr_columnas                                                        ; LCCOMB_X28_Y15_N2  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[0][27]~32                                                                 ; LCCOMB_X31_Y12_N2  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][24]~68                                                                 ; LCCOMB_X27_Y12_N22 ; 70      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg~67                                                                        ; LCCOMB_X27_Y12_N14 ; 128     ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cronometro:cronometrotiempo|cron1:contModule_1|Equal0~10                                                                                           ; LCCOMB_X14_Y11_N20 ; 58      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cronometro:cronometrotiempo|cron1:contModule_base|Equal0~10                                                                                        ; LCCOMB_X16_Y10_N20 ; 56      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cronometro:cronometrotiempo|ena3                                                                                                                   ; LCCOMB_X15_Y13_N10 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cronometro:cronometrotiempo|ena4                                                                                                                   ; LCCOMB_X16_Y15_N10 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; go                                                                                                                                                 ; FF_X16_Y11_N21     ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; horizontal:horizontalBLK|cont:BIST4|Equal0                                                                                                         ; LCCOMB_X21_Y15_N8  ; 37      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; horizontal:horizontalBLK|cont:BIST4|Equal0                                                                                                         ; LCCOMB_X21_Y15_N8  ; 163     ; Clock                      ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; iniciofractal                                                                                                                                      ; PIN_H5             ; 3       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; rst                                                                                                                                                ; PIN_J6             ; 1027    ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; video_on                                                                                                                                           ; LCCOMB_X1_Y14_N30  ; 4       ; Latch enable               ; yes    ; Global Clock         ; GCLK4            ; --                        ;
+----------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                              ;
+----------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                         ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk                                                                                          ; PIN_G21            ; 1063    ; 122                                  ; Global Clock         ; GCLK9            ; --                        ;
; controlDibujo:controlDibujoBLK|proof:Matriz|controlFractal:ControlFractalM|pr_state.columnas ; FF_X27_Y12_N29     ; 32      ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; controlDibujo:controlDibujoBLK|proof:Matriz|controlFractal:ControlFractalM|pr_state.filas    ; FF_X28_Y15_N31     ; 32      ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; controlDibujo:controlDibujoBLK|proof:Matriz|controlFractal:ControlFractalM|rst_cx~0          ; LCCOMB_X28_Y15_N30 ; 37      ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
; controlDibujo:controlDibujoBLK|proof:Matriz|controlFractal:ControlFractalM|rst_cy            ; LCCOMB_X28_Y15_N28 ; 34      ; 0                                    ; Global Clock         ; GCLK5            ; --                        ;
; horizontal:horizontalBLK|cont:BIST4|Equal0                                                   ; LCCOMB_X21_Y15_N8  ; 163     ; 8                                    ; Global Clock         ; GCLK11           ; --                        ;
; video_on                                                                                     ; LCCOMB_X1_Y14_N30  ; 4       ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
+----------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                              ;
+----------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                               ; Fan-Out ;
+----------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; rst~input                                                                                                                                          ; 1027    ;
; comunicacion:serial|controltransmision:control|ena_guardar                                                                                         ; 280     ;
; comunicacion:serial|controltransmision:control|ena_desplazar                                                                                       ; 280     ;
; comunicacion:serial|serial_converter:registro|buffer_s~1                                                                                           ; 278     ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg~67                                                                        ; 128     ;
; controlDibujo:controlDibujoBLK|proof:Matriz|controlFractal:ControlFractalM|pr_state.inicializacion                                                 ; 104     ;
; controlDibujo:controlDibujoBLK|proof:Matriz|controlFractal:ControlFractalM|pr_state.columnas                                                       ; 80      ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][24]~68                                                                 ; 70      ;
; controlDibujo:controlDibujoBLK|proof:Matriz|controlFractal:ControlFractalM|pr_state.escape                                                         ; 69      ;
; controlDibujo:controlDibujoBLK|proof:Matriz|controlFractal:ControlFractalM|pr_state.filas                                                          ; 69      ;
; go                                                                                                                                                 ; 64      ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[0][27]~32                                                                 ; 64      ;
; vertical:verticalBLK|cont:BIST|Equal0~10                                                                                                           ; 64      ;
; horizontal:horizontalBLK|cont:BIST|Equal0~10                                                                                                       ; 64      ;
; cronometro:cronometrotiempo|cron1:contModule_1|Equal0~10                                                                                           ; 58      ;
; cronometro:cronometrotiempo|cron1:contModule_base|Equal0~10                                                                                        ; 56      ;
; pulso~input                                                                                                                                        ; 46      ;
; controlDibujo:controlDibujoBLK|proof:Matriz|controlFractal:ControlFractalM|rst_cx~0                                                                ; 41      ;
; controlDibujo:controlDibujoBLK|proof:Matriz|controlFractal:ControlFractalM|rst_cy                                                                  ; 39      ;
; horizontal:horizontalBLK|cont:BIST4|Equal0                                                                                                         ; 36      ;
; vertical:verticalBLK|controlvertical:DUT|pr_state.dos                                                                                              ; 36      ;
; horizontal:horizontalBLK|controlhorizontal:DUT|pr_state.dos                                                                                        ; 36      ;
; horizontal:horizontalBLK|controlhorizontal:DUT|pr_state.cuatro                                                                                     ; 35      ;
; vertical:verticalBLK|controlvertical:DUT|pr_state.cuatro                                                                                           ; 35      ;
; controlDibujo:controlDibujoBLK|synch                                                                                                               ; 34      ;
; horizontal:horizontalBLK|controlhorizontal:DUT|pr_state.tres                                                                                       ; 34      ;
; vertical:verticalBLK|controlvertical:DUT|pr_state.tres                                                                                             ; 34      ;
; vertical:verticalBLK|controlvertical:DUT|pr_state.uno                                                                                              ; 34      ;
; horizontal:horizontalBLK|controlhorizontal:DUT|pr_state.uno                                                                                        ; 34      ;
; clk~input                                                                                                                                          ; 33      ;
; comunicacion:serial|controltransmision:control|syn_clr_tr                                                                                          ; 33      ;
; horizontal:horizontalBLK|cont:BIST3|Equal0~10                                                                                                      ; 33      ;
; vertical:verticalBLK|cont:BIST4|Equal0~10                                                                                                          ; 33      ;
; cronometro:cronometrotiempo|ena3                                                                                                                   ; 32      ;
; cronometro:cronometrotiempo|ena4                                                                                                                   ; 32      ;
; controlDibujo:controlDibujoBLK|proof:Matriz|contm:Iteracion|temp[0]~0                                                                              ; 32      ;
; controlDibujo:controlDibujoBLK|proof:Matriz|contm:Columnas|temp[0]~0                                                                               ; 32      ;
; controlDibujo:controlDibujoBLK|proof:Matriz|controlFractal:ControlFractalM|syn_clr_columnas                                                        ; 32      ;
; controlDibujo:controlDibujoBLK|conth:COLUMNAS|temp[31]~0                                                                                           ; 32      ;
; comunicacion:serial|cont:conttrasmision|temp[31]~0                                                                                                 ; 32      ;
; vertical:verticalBLK|cont:BIST3|Equal0~10                                                                                                          ; 32      ;
; horizontal:horizontalBLK|cont:BIST2|Equal0~10                                                                                                      ; 32      ;
; comunicacion:serial|cont:conttrasmision|Equal0~10                                                                                                  ; 31      ;
; cronometro:cronometrotiempo|cron1:contModule_00|Equal0~10                                                                                          ; 30      ;
; cronometro:cronometrotiempo|cron1:contModule_3|Equal0~10                                                                                           ; 30      ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_color:Colorm|q                                                                                ; 30      ;
; vertical:verticalBLK|cont:BIST2|Equal0~10                                                                                                          ; 30      ;
; cronometro:cronometrotiempo|cron1:contModule_4|Equal0~10                                                                                           ; 29      ;
; cronometro:cronometrotiempo|cron1:contModule_2|Equal0~10                                                                                           ; 29      ;
; vertical:verticalBLK|contv:BISTV|Equal0~10                                                                                                         ; 29      ;
; horizontal:horizontalBLK|conth:BISTH|Equal0~10                                                                                                     ; 29      ;
; controlDibujo:controlDibujoBLK|proof:Matriz|RAM:MemoriaRAM|Add0~20                                                                                 ; 29      ;
; controlDibujo:controlDibujoBLK|proof:Matriz|RAM:MemoriaRAM|Add0~18                                                                                 ; 29      ;
; controlDibujo:controlDibujoBLK|proof:Matriz|RAM:MemoriaRAM|Add0~16                                                                                 ; 29      ;
; controlDibujo:controlDibujoBLK|proof:Matriz|RAM:MemoriaRAM|Add0~14                                                                                 ; 29      ;
; controlDibujo:controlDibujoBLK|proof:Matriz|RAM:MemoriaRAM|Add0~12                                                                                 ; 29      ;
; controlDibujo:controlDibujoBLK|proof:Matriz|RAM:MemoriaRAM|Add0~10                                                                                 ; 29      ;
; controlDibujo:controlDibujoBLK|proof:Matriz|RAM:MemoriaRAM|Add0~8                                                                                  ; 29      ;
; controlDibujo:controlDibujoBLK|proof:Matriz|RAM:MemoriaRAM|Add0~6                                                                                  ; 29      ;
; controlDibujo:controlDibujoBLK|proof:Matriz|RAM:MemoriaRAM|Add0~4                                                                                  ; 29      ;
; controlDibujo:controlDibujoBLK|proof:Matriz|RAM:MemoriaRAM|Add0~2                                                                                  ; 29      ;
; controlDibujo:controlDibujoBLK|proof:Matriz|RAM:MemoriaRAM|Add0~0                                                                                  ; 29      ;
; controlDibujo:controlDibujoBLK|proof:Matriz|RAM:MemoriaRAM|Add1~20                                                                                 ; 29      ;
; controlDibujo:controlDibujoBLK|proof:Matriz|RAM:MemoriaRAM|Add1~18                                                                                 ; 29      ;
; controlDibujo:controlDibujoBLK|proof:Matriz|RAM:MemoriaRAM|Add1~16                                                                                 ; 29      ;
; controlDibujo:controlDibujoBLK|proof:Matriz|RAM:MemoriaRAM|Add1~14                                                                                 ; 29      ;
; controlDibujo:controlDibujoBLK|proof:Matriz|RAM:MemoriaRAM|Add1~12                                                                                 ; 29      ;
; controlDibujo:controlDibujoBLK|proof:Matriz|RAM:MemoriaRAM|Add1~10                                                                                 ; 29      ;
; controlDibujo:controlDibujoBLK|proof:Matriz|RAM:MemoriaRAM|Add1~8                                                                                  ; 29      ;
; controlDibujo:controlDibujoBLK|proof:Matriz|RAM:MemoriaRAM|Add1~6                                                                                  ; 29      ;
; controlDibujo:controlDibujoBLK|proof:Matriz|RAM:MemoriaRAM|Add1~4                                                                                  ; 29      ;
; controlDibujo:controlDibujoBLK|proof:Matriz|RAM:MemoriaRAM|Add1~2                                                                                  ; 29      ;
; controlDibujo:controlDibujoBLK|proof:Matriz|RAM:MemoriaRAM|Add1~0                                                                                  ; 29      ;
; controlDibujo:controlDibujoBLK|proof:Matriz|contm:Columnas|Equal0~10                                                                               ; 28      ;
; controlDibujo:controlDibujoBLK|proof:Matriz|contm:Filas|Equal0~10                                                                                  ; 28      ;
; controlDibujo:controlDibujoBLK|conth:COLUMNAS|Equal0~10                                                                                            ; 28      ;
; controlDibujo:controlDibujoBLK|proof:Matriz|RAM:MemoriaRAM|Add0~34                                                                                 ; 28      ;
; controlDibujo:controlDibujoBLK|proof:Matriz|RAM:MemoriaRAM|Add0~28                                                                                 ; 28      ;
; controlDibujo:controlDibujoBLK|proof:Matriz|RAM:MemoriaRAM|Add0~24                                                                                 ; 28      ;
; controlDibujo:controlDibujoBLK|proof:Matriz|RAM:MemoriaRAM|Add0~22                                                                                 ; 28      ;
; controlDibujo:controlDibujoBLK|proof:Matriz|RAM:MemoriaRAM|Add1~24                                                                                 ; 28      ;
; controlDibujo:controlDibujoBLK|proof:Matriz|RAM:MemoriaRAM|Add1~22                                                                                 ; 28      ;
; controlDibujo:controlDibujoBLK|proof:Matriz|contm:Iteracion|Equal0~10                                                                              ; 26      ;
; controlDibujo:controlDibujoBLK|proof:Matriz|RAM:MemoriaRAM|Add0~26                                                                                 ; 25      ;
; restart~input                                                                                                                                      ; 17      ;
; controlDibujo:controlDibujoBLK|proof:Matriz|RAM:MemoriaRAM|altsyncram:mem_rtl_0|altsyncram_r7h1:auto_generated|address_reg_b[1]                    ; 14      ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_c:Cym|q[26]~5                                                                                 ; 13      ;
; controlDibujo:controlDibujoBLK|pixel[0]                                                                                                            ; 13      ;
; controlDibujo:controlDibujoBLK|proof:Matriz|RAM:MemoriaRAM|altsyncram:mem_rtl_0|altsyncram_r7h1:auto_generated|address_reg_b[0]                    ; 13      ;
; controlDibujo:controlDibujoBLK|proof:Matriz|RAM:MemoriaRAM|Add0~30                                                                                 ; 13      ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_c:Cxm|q[27]~13                                                                                ; 11      ;
; controlDibujo:controlDibujoBLK|proof:Matriz|contm:Filas|temp[0]                                                                                    ; 11      ;
; controlDibujo:controlDibujoBLK|proof:Matriz|contm:Filas|temp[4]                                                                                    ; 11      ;
; controlDibujo:controlDibujoBLK|conth:COLUMNAS|temp[0]                                                                                              ; 11      ;
; controlDibujo:controlDibujoBLK|conth:COLUMNAS|temp[4]                                                                                              ; 11      ;
; controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|r_addr_d[1]                                                                     ; 10      ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|r_data[14]~28                                                                       ; 10      ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|r_data[13]~27                                                                       ; 10      ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|r_data[12]~26                                                                       ; 10      ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|r_data[11]~25                                                                       ; 10      ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|r_data[10]~24                                                                       ; 10      ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|r_data[9]~23                                                                        ; 10      ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|r_data[8]~22                                                                        ; 10      ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|r_data[7]~21                                                                        ; 10      ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|r_data[6]~20                                                                        ; 10      ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|r_data[5]~19                                                                        ; 10      ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|r_data[4]~18                                                                        ; 10      ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|r_data[3]~17                                                                        ; 10      ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|r_data[2]~16                                                                        ; 10      ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|r_data[1]~15                                                                        ; 10      ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|r_data[0]~14                                                                        ; 10      ;
; controlDibujo:controlDibujoBLK|proof:Matriz|contm:Filas|temp[1]                                                                                    ; 10      ;
; controlDibujo:controlDibujoBLK|proof:Matriz|contm:Filas|temp[5]                                                                                    ; 10      ;
; controlDibujo:controlDibujoBLK|conth:COLUMNAS|temp[1]                                                                                              ; 10      ;
; controlDibujo:controlDibujoBLK|conth:COLUMNAS|temp[5]                                                                                              ; 10      ;
; controlDibujo:controlDibujoBLK|proof:Matriz|RAM:MemoriaRAM|Add0~32                                                                                 ; 10      ;
; zoom[2]~input                                                                                                                                      ; 9       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|contm:Filas|temp[2]                                                                                    ; 9       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|contm:Filas|temp[6]                                                                                    ; 9       ;
; controlDibujo:controlDibujoBLK|conth:COLUMNAS|temp[2]                                                                                              ; 9       ;
; controlDibujo:controlDibujoBLK|conth:COLUMNAS|temp[6]                                                                                              ; 9       ;
; controlDibujo:controlDibujoBLK|zoom:Zoomm|register_dx:dxm|Mux17~0                                                                                  ; 8       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|RAM:MemoriaRAM|altsyncram:mem_rtl_0|altsyncram_r7h1:auto_generated|decode_7ta:decode2|w_anode332w[3]~0 ; 8       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|contm:Filas|temp[3]                                                                                    ; 8       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|contm:Filas|temp[7]                                                                                    ; 8       ;
; controlDibujo:controlDibujoBLK|conth:COLUMNAS|temp[3]                                                                                              ; 8       ;
; controlDibujo:controlDibujoBLK|conth:COLUMNAS|temp[7]                                                                                              ; 8       ;
; controlDibujo:controlDibujoBLK|zoom:Zoomm|register_cy0:cym|Mux0~1                                                                                  ; 7       ;
; controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|r_addr_c[3]                                                                     ; 7       ;
; controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|r_addr_c[2]                                                                     ; 7       ;
; controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|r_addr_c[0]                                                                     ; 7       ;
; controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|pr_state.tres                                                                   ; 7       ;
; controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|pr_state.cuatro                                                                 ; 7       ;
; controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|pr_state.dos                                                                    ; 7       ;
; controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|pr_state.uno                                                                    ; 7       ;
; controlDibujo:controlDibujoBLK|zoom:Zoomm|register_dx:dxm|Mux20~0                                                                                  ; 7       ;
; controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|r_addr_d[0]                                                                     ; 7       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][0]                                                                     ; 7       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|RAM:MemoriaRAM|altsyncram:mem_rtl_0|altsyncram_r7h1:auto_generated|decode_7ta:decode2|w_anode424w[3]~0 ; 7       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|contm:Filas|temp[8]                                                                                    ; 7       ;
; controlDibujo:controlDibujoBLK|conth:COLUMNAS|temp[8]                                                                                              ; 7       ;
; cronometro:cronometrotiempo|cron1:contModule_00|temp[3]                                                                                            ; 6       ;
; cronometro:cronometrotiempo|cron1:contModule_3|temp[3]                                                                                             ; 6       ;
; cronometro:cronometrotiempo|cron1:contModule_2|temp[3]                                                                                             ; 6       ;
; cronometro:cronometrotiempo|cron1:contModule_4|temp[3]                                                                                             ; 6       ;
; controlDibujo:controlDibujoBLK|zoom:Zoomm|register_cx0:cxm|Mux0~1                                                                                  ; 6       ;
; controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|r_addr_c[4]                                                                     ; 6       ;
; controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|r_addr_c[1]                                                                     ; 6       ;
; controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|pr_state.cero                                                                   ; 6       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|r_data[17]~31                                                                       ; 6       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|r_data[16]~30                                                                       ; 6       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|r_data[15]~29                                                                       ; 6       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|r_data[31]~13                                                                       ; 6       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|r_data[30]~12                                                                       ; 6       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|r_data[29]~11                                                                       ; 6       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|r_data[28]~10                                                                       ; 6       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|r_data[27]~9                                                                        ; 6       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|r_data[26]~8                                                                        ; 6       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|r_data[25]~7                                                                        ; 6       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|r_data[24]~6                                                                        ; 6       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|r_data[23]~5                                                                        ; 6       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|r_data[22]~4                                                                        ; 6       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|r_data[21]~3                                                                        ; 6       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|r_data[20]~2                                                                        ; 6       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|r_data[19]~1                                                                        ; 6       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|r_data[18]~0                                                                        ; 6       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|r_data[17]~31                                                                       ; 6       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|r_data[16]~30                                                                       ; 6       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|r_data[15]~29                                                                       ; 6       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|r_data[14]~28                                                                       ; 6       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|r_data[13]~27                                                                       ; 6       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|r_data[12]~26                                                                       ; 6       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|r_data[11]~25                                                                       ; 6       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|r_data[10]~24                                                                       ; 6       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|r_data[9]~23                                                                        ; 6       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|r_data[8]~22                                                                        ; 6       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|r_data[7]~21                                                                        ; 6       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|r_data[6]~20                                                                        ; 6       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|r_data[5]~19                                                                        ; 6       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|r_data[4]~18                                                                        ; 6       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|r_data[3]~17                                                                        ; 6       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|r_data[2]~16                                                                        ; 6       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|r_data[1]~15                                                                        ; 6       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|r_data[0]~14                                                                        ; 6       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|r_data[31]~13                                                                       ; 6       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|r_data[30]~12                                                                       ; 6       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|r_data[29]~11                                                                       ; 6       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|r_data[28]~10                                                                       ; 6       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|r_data[27]~9                                                                        ; 6       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|r_data[26]~8                                                                        ; 6       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|r_data[25]~7                                                                        ; 6       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|r_data[24]~6                                                                        ; 6       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|r_data[23]~5                                                                        ; 6       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|r_data[22]~4                                                                        ; 6       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|r_data[21]~3                                                                        ; 6       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|r_data[20]~2                                                                        ; 6       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|r_data[19]~1                                                                        ; 6       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|r_data[18]~0                                                                        ; 6       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][17]                                                                    ; 6       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][16]                                                                    ; 6       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][15]                                                                    ; 6       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][17]                                                                    ; 6       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][16]                                                                    ; 6       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][15]                                                                    ; 6       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][14]                                                                    ; 6       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][13]                                                                    ; 6       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][12]                                                                    ; 6       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][11]                                                                    ; 6       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][10]                                                                    ; 6       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][9]                                                                     ; 6       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][8]                                                                     ; 6       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][7]                                                                     ; 6       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][6]                                                                     ; 6       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][5]                                                                     ; 6       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][4]                                                                     ; 6       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][3]                                                                     ; 6       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][2]                                                                     ; 6       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][1]                                                                     ; 6       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][31]~SCLR_LUT                                                           ; 5       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][30]~SCLR_LUT                                                           ; 5       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][29]~SCLR_LUT                                                           ; 5       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][28]~SCLR_LUT                                                           ; 5       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][27]~SCLR_LUT                                                           ; 5       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][26]~SCLR_LUT                                                           ; 5       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][25]~SCLR_LUT                                                           ; 5       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][24]~SCLR_LUT                                                           ; 5       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][23]~SCLR_LUT                                                           ; 5       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][22]~SCLR_LUT                                                           ; 5       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][21]~SCLR_LUT                                                           ; 5       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][20]~SCLR_LUT                                                           ; 5       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][19]~SCLR_LUT                                                           ; 5       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][18]~SCLR_LUT                                                           ; 5       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][31]~SCLR_LUT                                                           ; 5       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][30]~SCLR_LUT                                                           ; 5       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][29]~SCLR_LUT                                                           ; 5       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][28]~SCLR_LUT                                                           ; 5       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][27]~SCLR_LUT                                                           ; 5       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][26]~SCLR_LUT                                                           ; 5       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][25]~SCLR_LUT                                                           ; 5       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][24]~SCLR_LUT                                                           ; 5       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][23]~SCLR_LUT                                                           ; 5       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][22]~SCLR_LUT                                                           ; 5       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][21]~SCLR_LUT                                                           ; 5       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][20]~SCLR_LUT                                                           ; 5       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][19]~SCLR_LUT                                                           ; 5       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][18]~SCLR_LUT                                                           ; 5       ;
; cronometro:cronometrotiempo|cron1:contModule_00|temp[2]                                                                                            ; 5       ;
; cronometro:cronometrotiempo|cron1:contModule_00|temp[1]                                                                                            ; 5       ;
; cronometro:cronometrotiempo|cron1:contModule_3|temp[1]                                                                                             ; 5       ;
; cronometro:cronometrotiempo|cron1:contModule_3|temp[2]                                                                                             ; 5       ;
; cronometro:cronometrotiempo|cron1:contModule_2|temp[1]                                                                                             ; 5       ;
; cronometro:cronometrotiempo|cron1:contModule_2|temp[2]                                                                                             ; 5       ;
; cronometro:cronometrotiempo|cron1:contModule_4|temp[2]                                                                                             ; 5       ;
; cronometro:cronometrotiempo|cron1:contModule_4|temp[1]                                                                                             ; 5       ;
; controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|pr_state.rbt13                                                                  ; 5       ;
; controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|pr_state.rbt43                                                                  ; 5       ;
; controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|pr_state~46                                                                     ; 5       ;
; controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|combinational~2                                                                 ; 5       ;
; controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|combinational~1                                                                 ; 5       ;
; controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|combinational~0                                                                 ; 5       ;
; controlDibujo:controlDibujoBLK|zoom:Zoomm|register_dx:dxm|Mux15~0                                                                                  ; 5       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|RAM:MemoriaRAM|altsyncram:mem_rtl_0|altsyncram_r7h1:auto_generated|address_reg_b[2]                    ; 5       ;
; horizontal:horizontalBLK|conth:BISTH|temp[8]                                                                                                       ; 5       ;
; zoom[0]~input                                                                                                                                      ; 4       ;
; zoom[1]~input                                                                                                                                      ; 4       ;
; cronometro:cronometrotiempo|cron1:contModule_00|temp[0]                                                                                            ; 4       ;
; cronometro:cronometrotiempo|cron1:contModule_3|temp[0]                                                                                             ; 4       ;
; cronometro:cronometrotiempo|cron1:contModule_2|Equal0~9                                                                                            ; 4       ;
; cronometro:cronometrotiempo|cron1:contModule_2|Equal0~4                                                                                            ; 4       ;
; cronometro:cronometrotiempo|cron1:contModule_2|temp[0]                                                                                             ; 4       ;
; cronometro:cronometrotiempo|cron1:contModule_4|temp[0]                                                                                             ; 4       ;
; controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|pr_state.rbt44                                                                  ; 4       ;
; controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|pr_state.rbt24                                                                  ; 4       ;
; controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|pr_state.rbt12                                                                  ; 4       ;
; controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|pr_state.rbt42                                                                  ; 4       ;
; controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|pr_state.rbt32                                                                  ; 4       ;
; controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|pr_state.rbt31                                                                  ; 4       ;
; controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|pr_state.rbt33                                                                  ; 4       ;
; controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|pr_state.rbt11                                                                  ; 4       ;
; controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|pr_state.rbt41                                                                  ; 4       ;
; controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|pr_state.rbt3                                                                   ; 4       ;
; controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|pr_state.rbt4                                                                   ; 4       ;
; controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|pr_state.rbT2                                                                   ; 4       ;
; controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|pr_state.rbt1                                                                   ; 4       ;
; controlDibujo:controlDibujoBLK|zoom:Zoomm|register_dy:dym|Mux14~0                                                                                  ; 4       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|controlFractal:ControlFractalM|pr_state.operacion                                                      ; 4       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|contm:Iteracion|temp[31]                                                                               ; 4       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|controlFractal:ControlFractalM|pr_state.iteracion                                                      ; 4       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|contm:Columnas|temp[31]                                                                                ; 4       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|contm:Filas|temp[31]                                                                                   ; 4       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|RAM:MemoriaRAM|altsyncram:mem_rtl_0|altsyncram_r7h1:auto_generated|decode_7ta:decode2|w_anode362w[3]~0 ; 4       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|RAM:MemoriaRAM|altsyncram:mem_rtl_0|altsyncram_r7h1:auto_generated|address_reg_b[3]                    ; 4       ;
; horizontal:horizontalBLK|conth:BISTH|temp[10]                                                                                                      ; 4       ;
; horizontal:horizontalBLK|conth:BISTH|temp[7]                                                                                                       ; 4       ;
; horizontal:horizontalBLK|conth:BISTH|temp[9]                                                                                                       ; 4       ;
; horizontal:horizontalBLK|conth:BISTH|temp[0]                                                                                                       ; 4       ;
; horizontal:horizontalBLK|conth:BISTH|temp[5]                                                                                                       ; 4       ;
; horizontal:horizontalBLK|conth:BISTH|temp[6]                                                                                                       ; 4       ;
; iniciofractal~input                                                                                                                                ; 3       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_c:Cxm|q[26]~9                                                                                 ; 3       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_c:Cxm|q[25]~5                                                                                 ; 3       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_c:Cxm|q[24]~1                                                                                 ; 3       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_c:Cym|q[25]~1                                                                                 ; 3       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|Suma:Sumacxcy|cxout[31]                                                                                ; 3       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|Suma:Sumacxcy|cxout[30]                                                                                ; 3       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|Suma:Sumacxcy|cxout[29]                                                                                ; 3       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|Suma:Sumacxcy|cxout[28]                                                                                ; 3       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|Suma:Sumacxcy|cxout[27]                                                                                ; 3       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|Suma:Sumacxcy|cxout[26]                                                                                ; 3       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|Suma:Sumacxcy|cxout[25]                                                                                ; 3       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|Suma:Sumacxcy|cxout[24]                                                                                ; 3       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|Suma:Sumacxcy|cxout[23]                                                                                ; 3       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|Suma:Sumacxcy|cxout[22]                                                                                ; 3       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|Suma:Sumacxcy|cxout[21]                                                                                ; 3       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|Suma:Sumacxcy|cxout[20]                                                                                ; 3       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|Suma:Sumacxcy|cxout[19]                                                                                ; 3       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|Suma:Sumacxcy|cxout[0]                                                                                 ; 3       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|Suma:Sumacxcy|cxout[1]                                                                                 ; 3       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|Suma:Sumacxcy|cxout[2]                                                                                 ; 3       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|Suma:Sumacxcy|cxout[3]                                                                                 ; 3       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|Suma:Sumacxcy|cxout[4]                                                                                 ; 3       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|Suma:Sumacxcy|cxout[5]                                                                                 ; 3       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|Suma:Sumacxcy|cxout[6]                                                                                 ; 3       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|Suma:Sumacxcy|cxout[7]                                                                                 ; 3       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|Suma:Sumacxcy|cxout[8]                                                                                 ; 3       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|Suma:Sumacxcy|cxout[9]                                                                                 ; 3       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|Suma:Sumacxcy|cxout[10]                                                                                ; 3       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|Suma:Sumacxcy|cxout[11]                                                                                ; 3       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|Suma:Sumacxcy|cxout[12]                                                                                ; 3       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|Suma:Sumacxcy|cxout[13]                                                                                ; 3       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|Suma:Sumacxcy|cxout[14]                                                                                ; 3       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|Suma:Sumacxcy|cxout[15]                                                                                ; 3       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|Suma:Sumacxcy|cxout[16]                                                                                ; 3       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|Suma:Sumacxcy|cxout[17]                                                                                ; 3       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|Suma:Sumacxcy|cxout[18]                                                                                ; 3       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|Suma:Sumacxcy|cyout[0]                                                                                 ; 3       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|Suma:Sumacxcy|cyout[31]                                                                                ; 3       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|Suma:Sumacxcy|cyout[30]                                                                                ; 3       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|Suma:Sumacxcy|cyout[29]                                                                                ; 3       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|Suma:Sumacxcy|cyout[28]                                                                                ; 3       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|Suma:Sumacxcy|cyout[27]                                                                                ; 3       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|Suma:Sumacxcy|cyout[26]                                                                                ; 3       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|Suma:Sumacxcy|cyout[25]                                                                                ; 3       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|Suma:Sumacxcy|cyout[24]                                                                                ; 3       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|Suma:Sumacxcy|cyout[23]                                                                                ; 3       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|Suma:Sumacxcy|cyout[22]                                                                                ; 3       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|Suma:Sumacxcy|cyout[21]                                                                                ; 3       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|Suma:Sumacxcy|cyout[20]                                                                                ; 3       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|Suma:Sumacxcy|cyout[19]                                                                                ; 3       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|Suma:Sumacxcy|cyout[1]                                                                                 ; 3       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|Suma:Sumacxcy|cyout[2]                                                                                 ; 3       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|Suma:Sumacxcy|cyout[3]                                                                                 ; 3       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|Suma:Sumacxcy|cyout[4]                                                                                 ; 3       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|Suma:Sumacxcy|cyout[5]                                                                                 ; 3       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|Suma:Sumacxcy|cyout[6]                                                                                 ; 3       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|Suma:Sumacxcy|cyout[7]                                                                                 ; 3       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|Suma:Sumacxcy|cyout[8]                                                                                 ; 3       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|Suma:Sumacxcy|cyout[9]                                                                                 ; 3       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|Suma:Sumacxcy|cyout[10]                                                                                ; 3       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|Suma:Sumacxcy|cyout[11]                                                                                ; 3       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|Suma:Sumacxcy|cyout[12]                                                                                ; 3       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|Suma:Sumacxcy|cyout[13]                                                                                ; 3       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|Suma:Sumacxcy|cyout[14]                                                                                ; 3       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|Suma:Sumacxcy|cyout[15]                                                                                ; 3       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|Suma:Sumacxcy|cyout[16]                                                                                ; 3       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|Suma:Sumacxcy|cyout[17]                                                                                ; 3       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|Suma:Sumacxcy|cyout[18]                                                                                ; 3       ;
; controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|pr_state.rbt34                                                                  ; 3       ;
; controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|pr_state.rbt14                                                                  ; 3       ;
; controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|pr_state.rbt22                                                                  ; 3       ;
; controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|pr_state.rbt21                                                                  ; 3       ;
; controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|WideOr3~0                                                                       ; 3       ;
; controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|pr_state.rbt23                                                                  ; 3       ;
; controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|pr_state.cuatro3                                                                ; 3       ;
; controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|pr_state.cuatro2                                                                ; 3       ;
; controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|pr_state.cuatro1                                                                ; 3       ;
; controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|pr_state.cuatro4                                                                ; 3       ;
; controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|pr_state.tres3                                                                  ; 3       ;
; controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|pr_state.tres2                                                                  ; 3       ;
; controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|pr_state.tres1                                                                  ; 3       ;
; controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|pr_state.dos4                                                                   ; 3       ;
; controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|pr_state.uno3                                                                   ; 3       ;
; controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|pr_state.uno2                                                                   ; 3       ;
; controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|pr_state.uno1                                                                   ; 3       ;
; controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|pr_state.dos3                                                                   ; 3       ;
; controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|pr_state.dos2                                                                   ; 3       ;
; controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|pr_state.dos1                                                                   ; 3       ;
; controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|pr_state.uno4                                                                   ; 3       ;
; controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|pr_state.rbt0                                                                   ; 3       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|controlFractal:ControlFractalM|pr_state.inicio                                                         ; 3       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|contm:Iteracion|Equal0~7                                                                               ; 3       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|contm:Iteracion|temp[6]                                                                                ; 3       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|contm:Iteracion|temp[4]                                                                                ; 3       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|contm:Iteracion|temp[5]                                                                                ; 3       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|contm:Columnas|Equal0~7                                                                                ; 3       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|contm:Columnas|temp[9]                                                                                 ; 3       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|contm:Columnas|temp[10]                                                                                ; 3       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|contm:Filas|Equal0~7                                                                                   ; 3       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|contm:Filas|temp[9]                                                                                    ; 3       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|contm:Filas|temp[10]                                                                                   ; 3       ;
; comunicacion:serial|controltransmision:control|pr_state.cinco                                                                                      ; 3       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|controlFractal:ControlFractalM|pr_state.finalizacion                                                   ; 3       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|RAM:MemoriaRAM|altsyncram:mem_rtl_0|altsyncram_r7h1:auto_generated|decode_7ta:decode2|w_anode464w[3]~0 ; 3       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|contm:Columnas|temp[0]                                                                                 ; 3       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|contm:Columnas|temp[1]                                                                                 ; 3       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|contm:Columnas|temp[2]                                                                                 ; 3       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|contm:Columnas|temp[3]                                                                                 ; 3       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|contm:Columnas|temp[4]                                                                                 ; 3       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|contm:Columnas|temp[5]                                                                                 ; 3       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|contm:Columnas|temp[6]                                                                                 ; 3       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|contm:Columnas|temp[7]                                                                                 ; 3       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|contm:Columnas|temp[8]                                                                                 ; 3       ;
; vertical:verticalBLK|contv:BISTV|temp[0]                                                                                                           ; 3       ;
; vertical:verticalBLK|contv:BISTV|temp[1]                                                                                                           ; 3       ;
; vertical:verticalBLK|contv:BISTV|temp[2]                                                                                                           ; 3       ;
; vertical:verticalBLK|contv:BISTV|temp[3]                                                                                                           ; 3       ;
; vertical:verticalBLK|contv:BISTV|temp[4]                                                                                                           ; 3       ;
; vertical:verticalBLK|contv:BISTV|temp[5]                                                                                                           ; 3       ;
; vertical:verticalBLK|contv:BISTV|temp[6]                                                                                                           ; 3       ;
; vertical:verticalBLK|contv:BISTV|temp[7]                                                                                                           ; 3       ;
; vertical:verticalBLK|contv:BISTV|temp[8]                                                                                                           ; 3       ;
; vertical:verticalBLK|contv:BISTV|temp[9]                                                                                                           ; 3       ;
; vertical:verticalBLK|contv:BISTV|temp[10]                                                                                                          ; 3       ;
; controlDibujo:controlDibujoBLK|finaliza                                                                                                            ; 3       ;
; comunicacion:serial|cont:conttrasmision|temp[3]                                                                                                    ; 3       ;
; comunicacion:serial|cont:conttrasmision|temp[4]                                                                                                    ; 3       ;
; comunicacion:serial|cont:conttrasmision|temp[5]                                                                                                    ; 3       ;
; comunicacion:serial|cont:conttrasmision|temp[6]                                                                                                    ; 3       ;
; comunicacion:serial|cont:conttrasmision|temp[7]                                                                                                    ; 3       ;
; comunicacion:serial|cont:conttrasmision|temp[31]                                                                                                   ; 3       ;
; comunicacion:serial|cont:conttrasmision|temp[8]                                                                                                    ; 3       ;
; comunicacion:serial|cont:conttrasmision|temp[9]                                                                                                    ; 3       ;
; comunicacion:serial|controltransmision:control|pr_state.tres                                                                                       ; 3       ;
; comunicacion:serial|controltransmision:control|pr_state.cuatro                                                                                     ; 3       ;
; controlDibujo:controlDibujoBLK|numeropar                                                                                                           ; 2       ;
; controlDibujo:controlDibujoBLK|nx_state                                                                                                            ; 2       ;
; comunicacion:serial|serial_converter:registro|buffer_s[278]                                                                                        ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_base|temp~1                                                                                           ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_00|temp[4]                                                                                            ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_00|temp[5]                                                                                            ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_00|temp[6]                                                                                            ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_00|temp[7]                                                                                            ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_00|temp[8]                                                                                            ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_00|temp[9]                                                                                            ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_00|temp[10]                                                                                           ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_00|temp[11]                                                                                           ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_00|temp[12]                                                                                           ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_00|temp[13]                                                                                           ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_00|temp[14]                                                                                           ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_00|temp[15]                                                                                           ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_00|temp[16]                                                                                           ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_00|temp[17]                                                                                           ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_00|temp[18]                                                                                           ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_00|temp[19]                                                                                           ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_00|temp[20]                                                                                           ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_00|temp[21]                                                                                           ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_00|temp[22]                                                                                           ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_00|temp[23]                                                                                           ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_00|temp[24]                                                                                           ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_00|temp[25]                                                                                           ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_00|temp[26]                                                                                           ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_00|temp[27]                                                                                           ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_00|temp[28]                                                                                           ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_00|temp[29]                                                                                           ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_00|temp[30]                                                                                           ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_00|temp[31]                                                                                           ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_base|Equal0~9                                                                                         ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_base|temp[0]                                                                                          ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_base|temp[1]                                                                                          ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_base|temp[2]                                                                                          ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_base|temp[3]                                                                                          ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_base|Equal0~8                                                                                         ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_base|temp[4]                                                                                          ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_base|temp[6]                                                                                          ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_base|temp[7]                                                                                          ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_base|temp[5]                                                                                          ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_base|Equal0~7                                                                                         ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_base|temp[12]                                                                                         ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_base|temp[9]                                                                                          ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_base|temp[10]                                                                                         ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_base|temp[11]                                                                                         ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_base|temp[8]                                                                                          ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_base|temp[13]                                                                                         ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_base|temp[14]                                                                                         ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_base|temp[15]                                                                                         ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_base|Equal0~4                                                                                         ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_base|temp[19]                                                                                         ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_base|temp[16]                                                                                         ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_base|temp[17]                                                                                         ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_base|temp[18]                                                                                         ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_base|temp[20]                                                                                         ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_base|temp[21]                                                                                         ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_base|temp[22]                                                                                         ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_base|temp[23]                                                                                         ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_base|temp[24]                                                                                         ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_base|temp[25]                                                                                         ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_base|temp[26]                                                                                         ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_base|temp[27]                                                                                         ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_base|temp[28]                                                                                         ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_base|temp[29]                                                                                         ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_base|temp[30]                                                                                         ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_base|temp[31]                                                                                         ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_1|temp~0                                                                                              ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_4|Equal0~9                                                                                            ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_4|temp[4]                                                                                             ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_4|temp[5]                                                                                             ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_4|temp[6]                                                                                             ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_4|temp[7]                                                                                             ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_4|temp[8]                                                                                             ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_4|temp[9]                                                                                             ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_4|temp[10]                                                                                            ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_4|temp[11]                                                                                            ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_4|temp[12]                                                                                            ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_4|temp[13]                                                                                            ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_4|temp[14]                                                                                            ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_4|temp[15]                                                                                            ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_4|temp[16]                                                                                            ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_4|Equal0~4                                                                                            ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_4|temp[17]                                                                                            ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_4|temp[18]                                                                                            ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_4|temp[19]                                                                                            ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_4|temp[20]                                                                                            ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_4|temp[21]                                                                                            ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_4|temp[22]                                                                                            ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_4|temp[23]                                                                                            ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_4|temp[24]                                                                                            ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_4|temp[25]                                                                                            ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_4|temp[26]                                                                                            ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_4|temp[27]                                                                                            ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_4|temp[28]                                                                                            ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_4|temp[29]                                                                                            ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_4|temp[30]                                                                                            ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_4|temp[31]                                                                                            ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_3|Equal0~9                                                                                            ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_3|temp[4]                                                                                             ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_3|Equal0~8                                                                                            ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_3|temp[5]                                                                                             ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_3|temp[6]                                                                                             ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_3|temp[7]                                                                                             ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_3|temp[8]                                                                                             ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_3|Equal0~7                                                                                            ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_3|temp[9]                                                                                             ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_3|temp[10]                                                                                            ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_3|temp[11]                                                                                            ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_3|temp[12]                                                                                            ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_3|temp[13]                                                                                            ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_3|temp[14]                                                                                            ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_3|temp[15]                                                                                            ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_3|temp[16]                                                                                            ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_3|Equal0~4                                                                                            ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_3|temp[17]                                                                                            ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_3|temp[18]                                                                                            ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_3|temp[19]                                                                                            ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_3|temp[20]                                                                                            ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_3|temp[21]                                                                                            ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_3|temp[22]                                                                                            ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_3|temp[23]                                                                                            ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_3|temp[24]                                                                                            ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_3|temp[25]                                                                                            ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_3|temp[26]                                                                                            ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_3|temp[27]                                                                                            ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_3|temp[28]                                                                                            ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_3|temp[29]                                                                                            ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_3|temp[30]                                                                                            ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_3|temp[31]                                                                                            ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_1|temp[0]                                                                                             ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_1|temp[1]                                                                                             ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_1|temp[2]                                                                                             ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_1|temp[3]                                                                                             ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_1|temp[4]                                                                                             ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_1|temp[5]                                                                                             ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_1|temp[7]                                                                                             ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_1|temp[6]                                                                                             ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_1|temp[8]                                                                                             ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_1|temp[9]                                                                                             ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_1|temp[10]                                                                                            ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_1|temp[11]                                                                                            ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_1|temp[12]                                                                                            ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_1|temp[13]                                                                                            ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_1|temp[15]                                                                                            ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_1|temp[14]                                                                                            ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_1|temp[16]                                                                                            ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_1|temp[17]                                                                                            ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_1|temp[18]                                                                                            ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_1|temp[19]                                                                                            ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_1|temp[20]                                                                                            ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_1|temp[21]                                                                                            ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_1|temp[23]                                                                                            ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_1|temp[22]                                                                                            ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_1|temp[24]                                                                                            ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_1|temp[25]                                                                                            ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_1|temp[26]                                                                                            ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_1|temp[27]                                                                                            ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_1|temp[28]                                                                                            ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_1|temp[29]                                                                                            ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_1|temp[30]                                                                                            ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_1|temp[31]                                                                                            ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_2|temp[4]                                                                                             ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_2|temp[5]                                                                                             ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_2|temp[6]                                                                                             ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_2|temp[7]                                                                                             ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_2|temp[8]                                                                                             ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_2|temp[9]                                                                                             ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_2|temp[10]                                                                                            ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_2|temp[11]                                                                                            ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_2|temp[12]                                                                                            ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_2|temp[13]                                                                                            ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_2|temp[14]                                                                                            ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_2|temp[15]                                                                                            ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_2|temp[16]                                                                                            ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_2|temp[17]                                                                                            ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_2|temp[18]                                                                                            ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_2|temp[19]                                                                                            ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_2|temp[20]                                                                                            ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_2|temp[21]                                                                                            ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_2|temp[22]                                                                                            ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_2|temp[23]                                                                                            ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_2|temp[24]                                                                                            ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_2|temp[25]                                                                                            ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_2|temp[26]                                                                                            ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_2|temp[27]                                                                                            ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_2|temp[28]                                                                                            ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_2|temp[29]                                                                                            ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_2|temp[30]                                                                                            ; 2       ;
; cronometro:cronometrotiempo|cron1:contModule_2|temp[31]                                                                                            ; 2       ;
; controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|WideOr3~2                                                                       ; 2       ;
; controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|WideOr3~1                                                                       ; 2       ;
; controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|WideOr5~0                                                                       ; 2       ;
; controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|Selector21~1                                                                    ; 2       ;
; controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|pr_state.tres4                                                                  ; 2       ;
; controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|WideOr4~1                                                                       ; 2       ;
; controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|WideOr4~0                                                                       ; 2       ;
; controlDibujo:controlDibujoBLK|zoom:Zoomm|register_cx0:cxm|Mux5~1                                                                                  ; 2       ;
; controlDibujo:controlDibujoBLK|zoom:Zoomm|register_cx0:cxm|Mux6~1                                                                                  ; 2       ;
; controlDibujo:controlDibujoBLK|zoom:Zoomm|register_cx0:cxm|Mux7~1                                                                                  ; 2       ;
; controlDibujo:controlDibujoBLK|zoom:Zoomm|register_cy0:cym|Mux6~1                                                                                  ; 2       ;
; controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|WideOr0~1                                                                       ; 2       ;
; controlDibujo:controlDibujoBLK|zoom:Zoomm|controlzoom:controlzoomm|WideOr0~0                                                                       ; 2       ;
; controlDibujo:controlDibujoBLK|zoom:Zoomm|register_dy:dym|Mux30~0                                                                                  ; 2       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|contm:Iteracion|temp[0]                                                                                ; 2       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|contm:Iteracion|temp[1]                                                                                ; 2       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|contm:Iteracion|temp[2]                                                                                ; 2       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|contm:Iteracion|temp[3]                                                                                ; 2       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|contm:Columnas|Equal0~11                                                                               ; 2       ;
; controlDibujo:controlDibujoBLK|combinational~1                                                                                                     ; 2       ;
; comunicacion:serial|controltransmision:control|syn_clr_tr~2                                                                                        ; 2       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|Add0~1                                                                              ; 2       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|contm:Iteracion|temp[21]                                                                               ; 2       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|contm:Iteracion|temp[22]                                                                               ; 2       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|contm:Iteracion|temp[15]                                                                               ; 2       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|contm:Iteracion|temp[16]                                                                               ; 2       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|contm:Iteracion|temp[17]                                                                               ; 2       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|contm:Iteracion|temp[18]                                                                               ; 2       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|contm:Iteracion|temp[19]                                                                               ; 2       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|contm:Iteracion|temp[20]                                                                               ; 2       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|contm:Iteracion|temp[23]                                                                               ; 2       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|contm:Iteracion|temp[24]                                                                               ; 2       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|contm:Iteracion|temp[25]                                                                               ; 2       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|contm:Iteracion|temp[26]                                                                               ; 2       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|contm:Iteracion|temp[27]                                                                               ; 2       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|contm:Iteracion|temp[28]                                                                               ; 2       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|contm:Iteracion|temp[29]                                                                               ; 2       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|contm:Iteracion|temp[30]                                                                               ; 2       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|contm:Iteracion|temp[11]                                                                               ; 2       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|contm:Iteracion|temp[12]                                                                               ; 2       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|contm:Iteracion|temp[13]                                                                               ; 2       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|contm:Iteracion|temp[14]                                                                               ; 2       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|controlFractal:ControlFractalM|LessThan2~0                                                             ; 2       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|contm:Iteracion|Equal0~0                                                                               ; 2       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|contm:Iteracion|temp[7]                                                                                ; 2       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|contm:Iteracion|temp[8]                                                                                ; 2       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|contm:Iteracion|temp[9]                                                                                ; 2       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|contm:Iteracion|temp[10]                                                                               ; 2       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|contm:Filas|Equal0~11                                                                                  ; 2       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|contm:Columnas|Equal0~5                                                                                ; 2       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|contm:Columnas|temp[11]                                                                                ; 2       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|contm:Columnas|temp[12]                                                                                ; 2       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|contm:Columnas|temp[13]                                                                                ; 2       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|contm:Columnas|temp[14]                                                                                ; 2       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|contm:Columnas|Equal0~4                                                                                ; 2       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|contm:Columnas|temp[15]                                                                                ; 2       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|contm:Columnas|temp[16]                                                                                ; 2       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|contm:Columnas|temp[17]                                                                                ; 2       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|contm:Columnas|temp[18]                                                                                ; 2       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|contm:Columnas|temp[19]                                                                                ; 2       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|contm:Columnas|temp[20]                                                                                ; 2       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|contm:Columnas|temp[21]                                                                                ; 2       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|contm:Columnas|temp[22]                                                                                ; 2       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|contm:Columnas|temp[23]                                                                                ; 2       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|contm:Columnas|temp[24]                                                                                ; 2       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|contm:Columnas|temp[25]                                                                                ; 2       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|contm:Columnas|temp[26]                                                                                ; 2       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|contm:Columnas|temp[27]                                                                                ; 2       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|contm:Columnas|temp[28]                                                                                ; 2       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|contm:Columnas|temp[29]                                                                                ; 2       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|contm:Columnas|temp[30]                                                                                ; 2       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|contm:Filas|Equal0~5                                                                                   ; 2       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|contm:Filas|temp[11]                                                                                   ; 2       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|contm:Filas|temp[12]                                                                                   ; 2       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|contm:Filas|temp[13]                                                                                   ; 2       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|contm:Filas|temp[14]                                                                                   ; 2       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|contm:Filas|Equal0~4                                                                                   ; 2       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|contm:Filas|temp[15]                                                                                   ; 2       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|contm:Filas|temp[16]                                                                                   ; 2       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|contm:Filas|temp[17]                                                                                   ; 2       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|contm:Filas|temp[18]                                                                                   ; 2       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|contm:Filas|temp[19]                                                                                   ; 2       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|contm:Filas|temp[20]                                                                                   ; 2       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|contm:Filas|temp[21]                                                                                   ; 2       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|contm:Filas|temp[22]                                                                                   ; 2       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|contm:Filas|temp[23]                                                                                   ; 2       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|contm:Filas|temp[24]                                                                                   ; 2       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|contm:Filas|temp[25]                                                                                   ; 2       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|contm:Filas|temp[26]                                                                                   ; 2       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|contm:Filas|temp[27]                                                                                   ; 2       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|contm:Filas|temp[28]                                                                                   ; 2       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|contm:Filas|temp[29]                                                                                   ; 2       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|contm:Filas|temp[30]                                                                                   ; 2       ;
; vertical:verticalBLK|contv:BISTV|temp[11]                                                                                                          ; 2       ;
; vertical:verticalBLK|contv:BISTV|temp[12]                                                                                                          ; 2       ;
; vertical:verticalBLK|contv:BISTV|temp[13]                                                                                                          ; 2       ;
; vertical:verticalBLK|contv:BISTV|temp[14]                                                                                                          ; 2       ;
; vertical:verticalBLK|contv:BISTV|temp[15]                                                                                                          ; 2       ;
; vertical:verticalBLK|contv:BISTV|temp[16]                                                                                                          ; 2       ;
; vertical:verticalBLK|contv:BISTV|temp[17]                                                                                                          ; 2       ;
; vertical:verticalBLK|contv:BISTV|temp[18]                                                                                                          ; 2       ;
; vertical:verticalBLK|contv:BISTV|temp[19]                                                                                                          ; 2       ;
; vertical:verticalBLK|contv:BISTV|temp[20]                                                                                                          ; 2       ;
; vertical:verticalBLK|contv:BISTV|temp[21]                                                                                                          ; 2       ;
; vertical:verticalBLK|contv:BISTV|temp[22]                                                                                                          ; 2       ;
; vertical:verticalBLK|contv:BISTV|temp[23]                                                                                                          ; 2       ;
; vertical:verticalBLK|contv:BISTV|temp[24]                                                                                                          ; 2       ;
; vertical:verticalBLK|contv:BISTV|temp[25]                                                                                                          ; 2       ;
; vertical:verticalBLK|contv:BISTV|temp[26]                                                                                                          ; 2       ;
; vertical:verticalBLK|contv:BISTV|temp[27]                                                                                                          ; 2       ;
; vertical:verticalBLK|contv:BISTV|temp[28]                                                                                                          ; 2       ;
; vertical:verticalBLK|contv:BISTV|temp[29]                                                                                                          ; 2       ;
; vertical:verticalBLK|contv:BISTV|temp[30]                                                                                                          ; 2       ;
; vertical:verticalBLK|contv:BISTV|temp[31]                                                                                                          ; 2       ;
; controlDibujo:controlDibujoBLK|conth:COLUMNAS|temp[9]                                                                                              ; 2       ;
; controlDibujo:controlDibujoBLK|conth:COLUMNAS|temp[10]                                                                                             ; 2       ;
; controlDibujo:controlDibujoBLK|conth:COLUMNAS|temp[11]                                                                                             ; 2       ;
; controlDibujo:controlDibujoBLK|conth:COLUMNAS|temp[12]                                                                                             ; 2       ;
; controlDibujo:controlDibujoBLK|conth:COLUMNAS|temp[13]                                                                                             ; 2       ;
; controlDibujo:controlDibujoBLK|conth:COLUMNAS|temp[14]                                                                                             ; 2       ;
; controlDibujo:controlDibujoBLK|conth:COLUMNAS|temp[19]                                                                                             ; 2       ;
; controlDibujo:controlDibujoBLK|conth:COLUMNAS|temp[20]                                                                                             ; 2       ;
; controlDibujo:controlDibujoBLK|conth:COLUMNAS|temp[15]                                                                                             ; 2       ;
; controlDibujo:controlDibujoBLK|conth:COLUMNAS|temp[16]                                                                                             ; 2       ;
; controlDibujo:controlDibujoBLK|conth:COLUMNAS|temp[17]                                                                                             ; 2       ;
; controlDibujo:controlDibujoBLK|conth:COLUMNAS|temp[18]                                                                                             ; 2       ;
; controlDibujo:controlDibujoBLK|conth:COLUMNAS|temp[21]                                                                                             ; 2       ;
; controlDibujo:controlDibujoBLK|conth:COLUMNAS|temp[22]                                                                                             ; 2       ;
; controlDibujo:controlDibujoBLK|conth:COLUMNAS|temp[23]                                                                                             ; 2       ;
; controlDibujo:controlDibujoBLK|conth:COLUMNAS|temp[24]                                                                                             ; 2       ;
; controlDibujo:controlDibujoBLK|conth:COLUMNAS|temp[25]                                                                                             ; 2       ;
; controlDibujo:controlDibujoBLK|conth:COLUMNAS|temp[26]                                                                                             ; 2       ;
; controlDibujo:controlDibujoBLK|conth:COLUMNAS|temp[27]                                                                                             ; 2       ;
; controlDibujo:controlDibujoBLK|conth:COLUMNAS|temp[28]                                                                                             ; 2       ;
; controlDibujo:controlDibujoBLK|conth:COLUMNAS|temp[29]                                                                                             ; 2       ;
; controlDibujo:controlDibujoBLK|conth:COLUMNAS|temp[30]                                                                                             ; 2       ;
; controlDibujo:controlDibujoBLK|conth:COLUMNAS|temp[31]                                                                                             ; 2       ;
; comunicacion:serial|controltransmision:control|LessThan0~2                                                                                         ; 2       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|RAM:MemoriaRAM|altsyncram:mem_rtl_0|altsyncram_r7h1:auto_generated|decode_7ta:decode2|w_anode555w[3]~0 ; 2       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|RAM:MemoriaRAM|altsyncram:mem_rtl_0|altsyncram_r7h1:auto_generated|decode_7ta:decode2|w_anode454w[3]~0 ; 2       ;
; horizontal:horizontalBLK|conth:BISTH|temp[11]                                                                                                      ; 2       ;
; horizontal:horizontalBLK|conth:BISTH|temp[12]                                                                                                      ; 2       ;
; horizontal:horizontalBLK|conth:BISTH|temp[13]                                                                                                      ; 2       ;
; horizontal:horizontalBLK|conth:BISTH|temp[14]                                                                                                      ; 2       ;
; horizontal:horizontalBLK|conth:BISTH|temp[15]                                                                                                      ; 2       ;
; horizontal:horizontalBLK|conth:BISTH|temp[16]                                                                                                      ; 2       ;
; horizontal:horizontalBLK|conth:BISTH|temp[17]                                                                                                      ; 2       ;
; horizontal:horizontalBLK|conth:BISTH|temp[18]                                                                                                      ; 2       ;
; horizontal:horizontalBLK|conth:BISTH|temp[19]                                                                                                      ; 2       ;
; horizontal:horizontalBLK|conth:BISTH|temp[20]                                                                                                      ; 2       ;
; horizontal:horizontalBLK|conth:BISTH|temp[21]                                                                                                      ; 2       ;
; horizontal:horizontalBLK|conth:BISTH|temp[22]                                                                                                      ; 2       ;
; horizontal:horizontalBLK|conth:BISTH|temp[23]                                                                                                      ; 2       ;
; horizontal:horizontalBLK|conth:BISTH|temp[24]                                                                                                      ; 2       ;
; horizontal:horizontalBLK|conth:BISTH|temp[25]                                                                                                      ; 2       ;
; horizontal:horizontalBLK|conth:BISTH|temp[26]                                                                                                      ; 2       ;
; horizontal:horizontalBLK|conth:BISTH|temp[27]                                                                                                      ; 2       ;
; horizontal:horizontalBLK|conth:BISTH|temp[28]                                                                                                      ; 2       ;
; horizontal:horizontalBLK|conth:BISTH|temp[29]                                                                                                      ; 2       ;
; horizontal:horizontalBLK|conth:BISTH|temp[30]                                                                                                      ; 2       ;
; horizontal:horizontalBLK|conth:BISTH|temp[31]                                                                                                      ; 2       ;
; comunicacion:serial|controltransmision:control|pr_state.uno                                                                                        ; 2       ;
; comunicacion:serial|cont:conttrasmision|temp[0]                                                                                                    ; 2       ;
; comunicacion:serial|cont:conttrasmision|temp[1]                                                                                                    ; 2       ;
; comunicacion:serial|cont:conttrasmision|temp[2]                                                                                                    ; 2       ;
; comunicacion:serial|cont:conttrasmision|Equal0~6                                                                                                   ; 2       ;
; comunicacion:serial|cont:conttrasmision|temp[12]                                                                                                   ; 2       ;
; comunicacion:serial|cont:conttrasmision|temp[10]                                                                                                   ; 2       ;
; comunicacion:serial|cont:conttrasmision|temp[11]                                                                                                   ; 2       ;
; comunicacion:serial|cont:conttrasmision|temp[13]                                                                                                   ; 2       ;
; comunicacion:serial|cont:conttrasmision|temp[14]                                                                                                   ; 2       ;
; comunicacion:serial|cont:conttrasmision|Equal0~4                                                                                                   ; 2       ;
; comunicacion:serial|cont:conttrasmision|temp[15]                                                                                                   ; 2       ;
; comunicacion:serial|cont:conttrasmision|temp[16]                                                                                                   ; 2       ;
; comunicacion:serial|cont:conttrasmision|temp[17]                                                                                                   ; 2       ;
; comunicacion:serial|cont:conttrasmision|temp[18]                                                                                                   ; 2       ;
; comunicacion:serial|cont:conttrasmision|temp[19]                                                                                                   ; 2       ;
; comunicacion:serial|cont:conttrasmision|temp[20]                                                                                                   ; 2       ;
; comunicacion:serial|cont:conttrasmision|temp[21]                                                                                                   ; 2       ;
; comunicacion:serial|cont:conttrasmision|temp[22]                                                                                                   ; 2       ;
; comunicacion:serial|cont:conttrasmision|temp[23]                                                                                                   ; 2       ;
; comunicacion:serial|cont:conttrasmision|temp[24]                                                                                                   ; 2       ;
; comunicacion:serial|cont:conttrasmision|temp[25]                                                                                                   ; 2       ;
; comunicacion:serial|cont:conttrasmision|temp[26]                                                                                                   ; 2       ;
; comunicacion:serial|cont:conttrasmision|temp[27]                                                                                                   ; 2       ;
; comunicacion:serial|cont:conttrasmision|temp[28]                                                                                                   ; 2       ;
; comunicacion:serial|cont:conttrasmision|temp[29]                                                                                                   ; 2       ;
; comunicacion:serial|cont:conttrasmision|temp[30]                                                                                                   ; 2       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|RAM:MemoriaRAM|altsyncram:mem_rtl_0|altsyncram_r7h1:auto_generated|mux_gnb:mux3|result_node[0]~0       ; 2       ;
; controlDibujo:controlDibujoBLK|proof:Matriz|RAM:MemoriaRAM|altsyncram:mem_rtl_0|altsyncram_r7h1:auto_generated|address_reg_b[4]                    ; 2       ;
; controlDibujo:controlDibujoBLK|combinational~0                                                                                                     ; 2       ;
; controlDibujo:controlDibujoBLK|nx_state~0                                                                                                          ; 2       ;
; horizontal:horizontalBLK|conth:BISTH|Equal0~0                                                                                                      ; 2       ;
; horizontal:horizontalBLK|conth:BISTH|temp[1]                                                                                                       ; 2       ;
; horizontal:horizontalBLK|conth:BISTH|temp[2]                                                                                                       ; 2       ;
; horizontal:horizontalBLK|conth:BISTH|temp[3]                                                                                                       ; 2       ;
; horizontal:horizontalBLK|conth:BISTH|temp[4]                                                                                                       ; 2       ;
; comunicacion:serial|controltransmision:control|pr_state.dos                                                                                        ; 2       ;
; horizontal:horizontalBLK|cont:BIST3|temp[7]                                                                                                        ; 2       ;
; horizontal:horizontalBLK|cont:BIST3|temp[8]                                                                                                        ; 2       ;
; horizontal:horizontalBLK|cont:BIST3|temp[1]                                                                                                        ; 2       ;
; horizontal:horizontalBLK|cont:BIST3|temp[2]                                                                                                        ; 2       ;
; horizontal:horizontalBLK|cont:BIST3|temp[3]                                                                                                        ; 2       ;
; horizontal:horizontalBLK|cont:BIST3|temp[4]                                                                                                        ; 2       ;
; horizontal:horizontalBLK|cont:BIST3|temp[6]                                                                                                        ; 2       ;
; horizontal:horizontalBLK|cont:BIST3|temp[5]                                                                                                        ; 2       ;
; horizontal:horizontalBLK|cont:BIST3|temp[9]                                                                                                        ; 2       ;
; horizontal:horizontalBLK|cont:BIST3|temp[10]                                                                                                       ; 2       ;
; horizontal:horizontalBLK|cont:BIST3|temp[11]                                                                                                       ; 2       ;
; horizontal:horizontalBLK|cont:BIST3|temp[12]                                                                                                       ; 2       ;
; horizontal:horizontalBLK|cont:BIST3|temp[13]                                                                                                       ; 2       ;
; horizontal:horizontalBLK|cont:BIST3|temp[14]                                                                                                       ; 2       ;
; horizontal:horizontalBLK|cont:BIST3|temp[15]                                                                                                       ; 2       ;
; horizontal:horizontalBLK|cont:BIST3|temp[16]                                                                                                       ; 2       ;
; horizontal:horizontalBLK|cont:BIST3|temp[17]                                                                                                       ; 2       ;
; horizontal:horizontalBLK|cont:BIST3|temp[18]                                                                                                       ; 2       ;
; horizontal:horizontalBLK|cont:BIST3|temp[19]                                                                                                       ; 2       ;
; horizontal:horizontalBLK|cont:BIST3|temp[20]                                                                                                       ; 2       ;
; horizontal:horizontalBLK|cont:BIST3|temp[21]                                                                                                       ; 2       ;
; horizontal:horizontalBLK|cont:BIST3|temp[22]                                                                                                       ; 2       ;
; horizontal:horizontalBLK|cont:BIST3|temp[23]                                                                                                       ; 2       ;
; horizontal:horizontalBLK|cont:BIST3|temp[24]                                                                                                       ; 2       ;
; horizontal:horizontalBLK|cont:BIST3|temp[25]                                                                                                       ; 2       ;
; horizontal:horizontalBLK|cont:BIST3|temp[26]                                                                                                       ; 2       ;
; horizontal:horizontalBLK|cont:BIST3|temp[27]                                                                                                       ; 2       ;
; horizontal:horizontalBLK|cont:BIST3|temp[28]                                                                                                       ; 2       ;
; horizontal:horizontalBLK|cont:BIST3|temp[29]                                                                                                       ; 2       ;
; horizontal:horizontalBLK|cont:BIST3|temp[30]                                                                                                       ; 2       ;
; horizontal:horizontalBLK|cont:BIST3|temp[31]                                                                                                       ; 2       ;
; horizontal:horizontalBLK|cont:BIST3|temp[0]                                                                                                        ; 2       ;
; vertical:verticalBLK|cont:BIST4|temp[2]                                                                                                            ; 2       ;
; vertical:verticalBLK|cont:BIST4|temp[3]                                                                                                            ; 2       ;
; vertical:verticalBLK|cont:BIST4|temp[4]                                                                                                            ; 2       ;
; vertical:verticalBLK|cont:BIST4|temp[1]                                                                                                            ; 2       ;
; vertical:verticalBLK|cont:BIST4|temp[5]                                                                                                            ; 2       ;
; vertical:verticalBLK|cont:BIST4|temp[6]                                                                                                            ; 2       ;
; vertical:verticalBLK|cont:BIST4|temp[7]                                                                                                            ; 2       ;
; vertical:verticalBLK|cont:BIST4|temp[8]                                                                                                            ; 2       ;
; vertical:verticalBLK|cont:BIST4|temp[9]                                                                                                            ; 2       ;
; vertical:verticalBLK|cont:BIST4|temp[10]                                                                                                           ; 2       ;
; vertical:verticalBLK|cont:BIST4|temp[11]                                                                                                           ; 2       ;
; vertical:verticalBLK|cont:BIST4|temp[12]                                                                                                           ; 2       ;
; vertical:verticalBLK|cont:BIST4|temp[13]                                                                                                           ; 2       ;
; vertical:verticalBLK|cont:BIST4|temp[14]                                                                                                           ; 2       ;
; vertical:verticalBLK|cont:BIST4|temp[15]                                                                                                           ; 2       ;
; vertical:verticalBLK|cont:BIST4|temp[16]                                                                                                           ; 2       ;
; vertical:verticalBLK|cont:BIST4|temp[17]                                                                                                           ; 2       ;
; vertical:verticalBLK|cont:BIST4|temp[18]                                                                                                           ; 2       ;
; vertical:verticalBLK|cont:BIST4|temp[19]                                                                                                           ; 2       ;
; vertical:verticalBLK|cont:BIST4|temp[20]                                                                                                           ; 2       ;
; vertical:verticalBLK|cont:BIST4|temp[21]                                                                                                           ; 2       ;
; vertical:verticalBLK|cont:BIST4|temp[22]                                                                                                           ; 2       ;
; vertical:verticalBLK|cont:BIST4|temp[23]                                                                                                           ; 2       ;
; vertical:verticalBLK|cont:BIST4|temp[24]                                                                                                           ; 2       ;
; vertical:verticalBLK|cont:BIST4|temp[25]                                                                                                           ; 2       ;
; vertical:verticalBLK|cont:BIST4|temp[26]                                                                                                           ; 2       ;
; vertical:verticalBLK|cont:BIST4|temp[27]                                                                                                           ; 2       ;
; vertical:verticalBLK|cont:BIST4|temp[28]                                                                                                           ; 2       ;
; vertical:verticalBLK|cont:BIST4|temp[29]                                                                                                           ; 2       ;
; vertical:verticalBLK|cont:BIST4|temp[30]                                                                                                           ; 2       ;
; vertical:verticalBLK|cont:BIST4|temp[31]                                                                                                           ; 2       ;
; vertical:verticalBLK|cont:BIST4|temp[0]                                                                                                            ; 2       ;
; vertical:verticalBLK|cont:BIST3|temp[4]                                                                                                            ; 2       ;
; vertical:verticalBLK|cont:BIST3|temp[3]                                                                                                            ; 2       ;
; vertical:verticalBLK|cont:BIST3|temp[5]                                                                                                            ; 2       ;
; vertical:verticalBLK|cont:BIST3|temp[6]                                                                                                            ; 2       ;
; vertical:verticalBLK|cont:BIST3|temp[7]                                                                                                            ; 2       ;
; vertical:verticalBLK|cont:BIST3|temp[2]                                                                                                            ; 2       ;
; vertical:verticalBLK|cont:BIST3|temp[8]                                                                                                            ; 2       ;
; vertical:verticalBLK|cont:BIST3|temp[1]                                                                                                            ; 2       ;
; vertical:verticalBLK|cont:BIST3|temp[9]                                                                                                            ; 2       ;
; vertical:verticalBLK|cont:BIST3|temp[10]                                                                                                           ; 2       ;
; vertical:verticalBLK|cont:BIST3|temp[11]                                                                                                           ; 2       ;
; vertical:verticalBLK|cont:BIST3|temp[12]                                                                                                           ; 2       ;
; vertical:verticalBLK|cont:BIST3|temp[13]                                                                                                           ; 2       ;
; vertical:verticalBLK|cont:BIST3|temp[14]                                                                                                           ; 2       ;
; vertical:verticalBLK|cont:BIST3|temp[15]                                                                                                           ; 2       ;
; vertical:verticalBLK|cont:BIST3|temp[16]                                                                                                           ; 2       ;
; vertical:verticalBLK|cont:BIST3|temp[17]                                                                                                           ; 2       ;
; vertical:verticalBLK|cont:BIST3|temp[18]                                                                                                           ; 2       ;
; vertical:verticalBLK|cont:BIST3|temp[19]                                                                                                           ; 2       ;
; vertical:verticalBLK|cont:BIST3|temp[20]                                                                                                           ; 2       ;
; vertical:verticalBLK|cont:BIST3|temp[21]                                                                                                           ; 2       ;
; vertical:verticalBLK|cont:BIST3|temp[22]                                                                                                           ; 2       ;
; vertical:verticalBLK|cont:BIST3|temp[23]                                                                                                           ; 2       ;
; vertical:verticalBLK|cont:BIST3|temp[24]                                                                                                           ; 2       ;
; vertical:verticalBLK|cont:BIST3|temp[25]                                                                                                           ; 2       ;
; vertical:verticalBLK|cont:BIST3|temp[26]                                                                                                           ; 2       ;
; vertical:verticalBLK|cont:BIST3|temp[27]                                                                                                           ; 2       ;
; vertical:verticalBLK|cont:BIST3|temp[28]                                                                                                           ; 2       ;
; vertical:verticalBLK|cont:BIST3|temp[29]                                                                                                           ; 2       ;
; vertical:verticalBLK|cont:BIST3|temp[30]                                                                                                           ; 2       ;
; vertical:verticalBLK|cont:BIST3|temp[31]                                                                                                           ; 2       ;
; vertical:verticalBLK|cont:BIST3|temp[0]                                                                                                            ; 2       ;
; horizontal:horizontalBLK|cont:BIST4|temp[1]                                                                                                        ; 2       ;
; horizontal:horizontalBLK|cont:BIST4|temp[2]                                                                                                        ; 2       ;
; horizontal:horizontalBLK|cont:BIST4|temp[3]                                                                                                        ; 2       ;
; horizontal:horizontalBLK|cont:BIST4|temp[4]                                                                                                        ; 2       ;
; horizontal:horizontalBLK|cont:BIST4|temp[5]                                                                                                        ; 2       ;
; horizontal:horizontalBLK|cont:BIST4|temp[8]                                                                                                        ; 2       ;
; horizontal:horizontalBLK|cont:BIST4|temp[6]                                                                                                        ; 2       ;
; horizontal:horizontalBLK|cont:BIST4|temp[7]                                                                                                        ; 2       ;
; horizontal:horizontalBLK|cont:BIST4|temp[9]                                                                                                        ; 2       ;
; horizontal:horizontalBLK|cont:BIST4|temp[10]                                                                                                       ; 2       ;
; horizontal:horizontalBLK|cont:BIST4|temp[11]                                                                                                       ; 2       ;
; horizontal:horizontalBLK|cont:BIST4|temp[12]                                                                                                       ; 2       ;
; horizontal:horizontalBLK|cont:BIST4|temp[13]                                                                                                       ; 2       ;
; horizontal:horizontalBLK|cont:BIST4|temp[14]                                                                                                       ; 2       ;
; horizontal:horizontalBLK|cont:BIST4|temp[15]                                                                                                       ; 2       ;
; horizontal:horizontalBLK|cont:BIST4|temp[16]                                                                                                       ; 2       ;
; horizontal:horizontalBLK|cont:BIST4|temp[17]                                                                                                       ; 2       ;
; horizontal:horizontalBLK|cont:BIST4|temp[18]                                                                                                       ; 2       ;
; horizontal:horizontalBLK|cont:BIST4|temp[19]                                                                                                       ; 2       ;
; horizontal:horizontalBLK|cont:BIST4|temp[20]                                                                                                       ; 2       ;
; horizontal:horizontalBLK|cont:BIST4|temp[21]                                                                                                       ; 2       ;
; horizontal:horizontalBLK|cont:BIST4|temp[22]                                                                                                       ; 2       ;
; horizontal:horizontalBLK|cont:BIST4|temp[23]                                                                                                       ; 2       ;
; horizontal:horizontalBLK|cont:BIST4|temp[24]                                                                                                       ; 2       ;
; horizontal:horizontalBLK|cont:BIST4|temp[25]                                                                                                       ; 2       ;
; horizontal:horizontalBLK|cont:BIST4|temp[26]                                                                                                       ; 2       ;
; horizontal:horizontalBLK|cont:BIST4|temp[27]                                                                                                       ; 2       ;
; horizontal:horizontalBLK|cont:BIST4|temp[28]                                                                                                       ; 2       ;
; horizontal:horizontalBLK|cont:BIST4|temp[29]                                                                                                       ; 2       ;
; horizontal:horizontalBLK|cont:BIST4|temp[30]                                                                                                       ; 2       ;
; horizontal:horizontalBLK|cont:BIST4|temp[31]                                                                                                       ; 2       ;
; horizontal:horizontalBLK|cont:BIST4|temp[0]                                                                                                        ; 2       ;
; vertical:verticalBLK|cont:BIST2|temp[0]                                                                                                            ; 2       ;
; vertical:verticalBLK|cont:BIST2|temp[1]                                                                                                            ; 2       ;
; vertical:verticalBLK|cont:BIST2|temp[2]                                                                                                            ; 2       ;
; vertical:verticalBLK|cont:BIST2|temp[3]                                                                                                            ; 2       ;
; vertical:verticalBLK|cont:BIST2|temp[4]                                                                                                            ; 2       ;
; vertical:verticalBLK|cont:BIST2|temp[5]                                                                                                            ; 2       ;
; vertical:verticalBLK|cont:BIST2|temp[6]                                                                                                            ; 2       ;
; vertical:verticalBLK|cont:BIST2|temp[7]                                                                                                            ; 2       ;
; vertical:verticalBLK|cont:BIST2|temp[9]                                                                                                            ; 2       ;
; vertical:verticalBLK|cont:BIST2|temp[10]                                                                                                           ; 2       ;
; vertical:verticalBLK|cont:BIST2|temp[11]                                                                                                           ; 2       ;
; vertical:verticalBLK|cont:BIST2|temp[8]                                                                                                            ; 2       ;
; vertical:verticalBLK|cont:BIST2|temp[12]                                                                                                           ; 2       ;
; vertical:verticalBLK|cont:BIST2|temp[13]                                                                                                           ; 2       ;
; vertical:verticalBLK|cont:BIST2|temp[14]                                                                                                           ; 2       ;
; vertical:verticalBLK|cont:BIST2|temp[15]                                                                                                           ; 2       ;
; vertical:verticalBLK|cont:BIST2|temp[16]                                                                                                           ; 2       ;
; vertical:verticalBLK|cont:BIST2|temp[17]                                                                                                           ; 2       ;
; vertical:verticalBLK|cont:BIST2|temp[18]                                                                                                           ; 2       ;
; vertical:verticalBLK|cont:BIST2|temp[19]                                                                                                           ; 2       ;
; vertical:verticalBLK|cont:BIST2|temp[20]                                                                                                           ; 2       ;
; vertical:verticalBLK|cont:BIST2|temp[21]                                                                                                           ; 2       ;
; vertical:verticalBLK|cont:BIST2|temp[22]                                                                                                           ; 2       ;
; vertical:verticalBLK|cont:BIST2|temp[23]                                                                                                           ; 2       ;
; vertical:verticalBLK|cont:BIST2|temp[24]                                                                                                           ; 2       ;
; vertical:verticalBLK|cont:BIST2|temp[25]                                                                                                           ; 2       ;
; vertical:verticalBLK|cont:BIST2|temp[26]                                                                                                           ; 2       ;
; vertical:verticalBLK|cont:BIST2|temp[27]                                                                                                           ; 2       ;
; vertical:verticalBLK|cont:BIST2|temp[28]                                                                                                           ; 2       ;
; vertical:verticalBLK|cont:BIST2|temp[29]                                                                                                           ; 2       ;
; vertical:verticalBLK|cont:BIST2|temp[30]                                                                                                           ; 2       ;
; vertical:verticalBLK|cont:BIST2|temp[31]                                                                                                           ; 2       ;
; vertical:verticalBLK|cont:BIST|temp[1]                                                                                                             ; 2       ;
; vertical:verticalBLK|cont:BIST|temp[2]                                                                                                             ; 2       ;
; vertical:verticalBLK|cont:BIST|temp[3]                                                                                                             ; 2       ;
; vertical:verticalBLK|cont:BIST|temp[4]                                                                                                             ; 2       ;
; vertical:verticalBLK|cont:BIST|temp[6]                                                                                                             ; 2       ;
; vertical:verticalBLK|cont:BIST|temp[7]                                                                                                             ; 2       ;
; vertical:verticalBLK|cont:BIST|temp[8]                                                                                                             ; 2       ;
; vertical:verticalBLK|cont:BIST|temp[5]                                                                                                             ; 2       ;
; vertical:verticalBLK|cont:BIST|temp[13]                                                                                                            ; 2       ;
; vertical:verticalBLK|cont:BIST|temp[14]                                                                                                            ; 2       ;
; vertical:verticalBLK|cont:BIST|temp[9]                                                                                                             ; 2       ;
; vertical:verticalBLK|cont:BIST|temp[10]                                                                                                            ; 2       ;
; vertical:verticalBLK|cont:BIST|temp[11]                                                                                                            ; 2       ;
; vertical:verticalBLK|cont:BIST|temp[12]                                                                                                            ; 2       ;
; vertical:verticalBLK|cont:BIST|temp[15]                                                                                                            ; 2       ;
; vertical:verticalBLK|cont:BIST|temp[16]                                                                                                            ; 2       ;
; vertical:verticalBLK|cont:BIST|temp[17]                                                                                                            ; 2       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; Name                                                                                                                      ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+---------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; controlDibujo:controlDibujoBLK|proof:Matriz|RAM:MemoriaRAM|altsyncram:mem_rtl_0|altsyncram_r7h1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 231361       ; 1            ; 231361       ; 1            ; yes                    ; no                      ; yes                    ; no                      ; 231361 ; 231361                      ; 1                           ; 231361                      ; 1                           ; 231361              ; 29   ; None ; M9K_X13_Y18_N0, M9K_X13_Y17_N0, M9K_X25_Y21_N0, M9K_X25_Y11_N0, M9K_X25_Y15_N0, M9K_X25_Y20_N0, M9K_X25_Y19_N0, M9K_X13_Y15_N0, M9K_X25_Y17_N0, M9K_X25_Y23_N0, M9K_X13_Y19_N0, M9K_X25_Y13_N0, M9K_X13_Y25_N0, M9K_X13_Y24_N0, M9K_X25_Y12_N0, M9K_X13_Y14_N0, M9K_X25_Y25_N0, M9K_X13_Y23_N0, M9K_X13_Y22_N0, M9K_X25_Y18_N0, M9K_X25_Y26_N0, M9K_X13_Y16_N0, M9K_X25_Y16_N0, M9K_X13_Y21_N0, M9K_X25_Y22_N0, M9K_X13_Y20_N0, M9K_X13_Y13_N0, M9K_X25_Y24_N0, M9K_X25_Y14_N0 ; Old data             ; Old data        ; Old data        ;
+---------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 112               ;
; Simple Multipliers (18-bit)           ; 20          ; 1                   ; 56                ;
; Embedded Multiplier Blocks            ; 20          ; --                  ; 56                ;
; Embedded Multiplier 9-bit elements    ; 40          ; 2                   ; 112               ;
; Signed Embedded Multipliers           ; 5           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 5           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 10          ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                       ;
+--------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                     ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+--------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult1|mult_r4t:auto_generated|mac_out8           ; Simple Multiplier (18-bit) ; DSPOUT_X34_Y18_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult1|mult_r4t:auto_generated|mac_mult7       ;                            ; DSPMULT_X34_Y18_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult1|mult_r4t:auto_generated|mac_out6           ; Simple Multiplier (18-bit) ; DSPOUT_X34_Y17_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult1|mult_r4t:auto_generated|mac_mult5       ;                            ; DSPMULT_X34_Y17_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult1|mult_r4t:auto_generated|mac_out4           ; Simple Multiplier (18-bit) ; DSPOUT_X34_Y20_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult1|mult_r4t:auto_generated|mac_mult3       ;                            ; DSPMULT_X34_Y20_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult1|mult_r4t:auto_generated|w569w[0]           ; Simple Multiplier (18-bit) ; DSPOUT_X34_Y19_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult1|mult_r4t:auto_generated|mac_mult1       ;                            ; DSPMULT_X34_Y19_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult0|mult_r4t:auto_generated|mac_out8           ; Simple Multiplier (18-bit) ; DSPOUT_X34_Y14_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult7       ;                            ; DSPMULT_X34_Y14_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult0|mult_r4t:auto_generated|mac_out6           ; Simple Multiplier (18-bit) ; DSPOUT_X34_Y15_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult5       ;                            ; DSPMULT_X34_Y15_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult0|mult_r4t:auto_generated|mac_out4           ; Simple Multiplier (18-bit) ; DSPOUT_X34_Y16_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult3       ;                            ; DSPMULT_X34_Y16_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult0|mult_r4t:auto_generated|w569w[0]           ; Simple Multiplier (18-bit) ; DSPOUT_X34_Y13_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult1       ;                            ; DSPMULT_X34_Y13_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult0_rtl_0|mult_r4t:auto_generated|mac_out8     ; Simple Multiplier (18-bit) ; DSPOUT_X34_Y12_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult0_rtl_0|mult_r4t:auto_generated|mac_mult7 ;                            ; DSPMULT_X34_Y12_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult0_rtl_0|mult_r4t:auto_generated|mac_out6     ; Simple Multiplier (18-bit) ; DSPOUT_X34_Y9_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult0_rtl_0|mult_r4t:auto_generated|mac_mult5 ;                            ; DSPMULT_X34_Y9_N0  ; Mixed               ;                                ; no                    ; yes                   ; no                ;                 ;
; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult0_rtl_0|mult_r4t:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X34_Y10_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult0_rtl_0|mult_r4t:auto_generated|mac_mult3 ;                            ; DSPMULT_X34_Y10_N0 ; Mixed               ;                                ; no                    ; yes                   ; no                ;                 ;
; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult0_rtl_0|mult_r4t:auto_generated|w569w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X18_Y10_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult0_rtl_0|mult_r4t:auto_generated|mac_mult1 ;                            ; DSPMULT_X18_Y10_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult1_rtl_1|mult_r4t:auto_generated|mac_out8     ; Simple Multiplier (18-bit) ; DSPOUT_X18_Y14_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult1_rtl_1|mult_r4t:auto_generated|mac_mult7 ;                            ; DSPMULT_X18_Y14_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult1_rtl_1|mult_r4t:auto_generated|mac_out6     ; Simple Multiplier (18-bit) ; DSPOUT_X18_Y11_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult1_rtl_1|mult_r4t:auto_generated|mac_mult5 ;                            ; DSPMULT_X18_Y11_N0 ; Mixed               ;                                ; no                    ; yes                   ; no                ;                 ;
; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult1_rtl_1|mult_r4t:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X34_Y11_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult1_rtl_1|mult_r4t:auto_generated|mac_mult3 ;                            ; DSPMULT_X34_Y11_N0 ; Mixed               ;                                ; no                    ; yes                   ; no                ;                 ;
; controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult1_rtl_1|mult_r4t:auto_generated|w569w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X18_Y12_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    controlDibujo:controlDibujoBLK|proof:Matriz|Escape:EscapeBlock|lpm_mult:Mult1_rtl_1|mult_r4t:auto_generated|mac_mult1 ;                            ; DSPMULT_X18_Y12_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; controlDibujo:controlDibujoBLK|proof:Matriz|Operacion:OperacionBlock|lpm_mult:Mult2|mult_r4t:auto_generated|mac_out6     ; Simple Multiplier (18-bit) ; DSPOUT_X18_Y15_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    controlDibujo:controlDibujoBLK|proof:Matriz|Operacion:OperacionBlock|lpm_mult:Mult2|mult_r4t:auto_generated|mac_mult5 ;                            ; DSPMULT_X18_Y15_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; controlDibujo:controlDibujoBLK|proof:Matriz|Operacion:OperacionBlock|lpm_mult:Mult2|mult_r4t:auto_generated|mac_out8     ; Simple Multiplier (18-bit) ; DSPOUT_X18_Y13_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    controlDibujo:controlDibujoBLK|proof:Matriz|Operacion:OperacionBlock|lpm_mult:Mult2|mult_r4t:auto_generated|mac_mult7 ;                            ; DSPMULT_X18_Y13_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; controlDibujo:controlDibujoBLK|proof:Matriz|Operacion:OperacionBlock|lpm_mult:Mult2|mult_r4t:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X18_Y17_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    controlDibujo:controlDibujoBLK|proof:Matriz|Operacion:OperacionBlock|lpm_mult:Mult2|mult_r4t:auto_generated|mac_mult3 ;                            ; DSPMULT_X18_Y17_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; controlDibujo:controlDibujoBLK|proof:Matriz|Operacion:OperacionBlock|lpm_mult:Mult2|mult_r4t:auto_generated|w569w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X18_Y16_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    controlDibujo:controlDibujoBLK|proof:Matriz|Operacion:OperacionBlock|lpm_mult:Mult2|mult_r4t:auto_generated|mac_mult1 ;                            ; DSPMULT_X18_Y16_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
+--------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-------------------------------------------------------+
; Other Routing Usage Summary                           ;
+-----------------------------+-------------------------+
; Other Routing Resource Type ; Usage                   ;
+-----------------------------+-------------------------+
; Block interconnects         ; 5,152 / 47,787 ( 11 % ) ;
; C16 interconnects           ; 54 / 1,804 ( 3 % )      ;
; C4 interconnects            ; 2,643 / 31,272 ( 8 % )  ;
; Direct links                ; 1,072 / 47,787 ( 2 % )  ;
; Global clocks               ; 7 / 20 ( 35 % )         ;
; Local interconnects         ; 1,204 / 15,408 ( 8 % )  ;
; R24 interconnects           ; 91 / 1,775 ( 5 % )      ;
; R4 interconnects            ; 3,866 / 41,310 ( 9 % )  ;
+-----------------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.72) ; Number of LABs  (Total = 215) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 11                            ;
; 2                                           ; 5                             ;
; 3                                           ; 1                             ;
; 4                                           ; 1                             ;
; 5                                           ; 2                             ;
; 6                                           ; 3                             ;
; 7                                           ; 1                             ;
; 8                                           ; 1                             ;
; 9                                           ; 3                             ;
; 10                                          ; 3                             ;
; 11                                          ; 4                             ;
; 12                                          ; 11                            ;
; 13                                          ; 5                             ;
; 14                                          ; 6                             ;
; 15                                          ; 32                            ;
; 16                                          ; 126                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.54) ; Number of LABs  (Total = 215) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 111                           ;
; 1 Clock                            ; 130                           ;
; 1 Clock enable                     ; 69                            ;
; 1 Sync. clear                      ; 4                             ;
; 2 Async. clears                    ; 4                             ;
; 2 Clock enables                    ; 9                             ;
; 2 Clocks                           ; 4                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 18.84) ; Number of LABs  (Total = 215) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 2                             ;
; 1                                            ; 5                             ;
; 2                                            ; 9                             ;
; 3                                            ; 4                             ;
; 4                                            ; 3                             ;
; 5                                            ; 0                             ;
; 6                                            ; 0                             ;
; 7                                            ; 5                             ;
; 8                                            ; 1                             ;
; 9                                            ; 5                             ;
; 10                                           ; 2                             ;
; 11                                           ; 2                             ;
; 12                                           ; 4                             ;
; 13                                           ; 4                             ;
; 14                                           ; 3                             ;
; 15                                           ; 11                            ;
; 16                                           ; 46                            ;
; 17                                           ; 2                             ;
; 18                                           ; 8                             ;
; 19                                           ; 3                             ;
; 20                                           ; 6                             ;
; 21                                           ; 4                             ;
; 22                                           ; 1                             ;
; 23                                           ; 7                             ;
; 24                                           ; 12                            ;
; 25                                           ; 3                             ;
; 26                                           ; 8                             ;
; 27                                           ; 13                            ;
; 28                                           ; 4                             ;
; 29                                           ; 10                            ;
; 30                                           ; 3                             ;
; 31                                           ; 6                             ;
; 32                                           ; 19                            ;
+----------------------------------------------+-------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+--------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 10.61) ; Number of LABs  (Total = 215) ;
+--------------------------------------------------+-------------------------------+
; 0                                                ; 2                             ;
; 1                                                ; 23                            ;
; 2                                                ; 11                            ;
; 3                                                ; 7                             ;
; 4                                                ; 3                             ;
; 5                                                ; 5                             ;
; 6                                                ; 5                             ;
; 7                                                ; 5                             ;
; 8                                                ; 6                             ;
; 9                                                ; 11                            ;
; 10                                               ; 10                            ;
; 11                                               ; 13                            ;
; 12                                               ; 19                            ;
; 13                                               ; 5                             ;
; 14                                               ; 3                             ;
; 15                                               ; 18                            ;
; 16                                               ; 63                            ;
; 17                                               ; 3                             ;
; 18                                               ; 1                             ;
; 19                                               ; 1                             ;
; 20                                               ; 0                             ;
; 21                                               ; 0                             ;
; 22                                               ; 0                             ;
; 23                                               ; 1                             ;
+--------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 16.76) ; Number of LABs  (Total = 215) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 1                             ;
; 3                                            ; 2                             ;
; 4                                            ; 7                             ;
; 5                                            ; 12                            ;
; 6                                            ; 13                            ;
; 7                                            ; 8                             ;
; 8                                            ; 7                             ;
; 9                                            ; 2                             ;
; 10                                           ; 1                             ;
; 11                                           ; 8                             ;
; 12                                           ; 11                            ;
; 13                                           ; 2                             ;
; 14                                           ; 2                             ;
; 15                                           ; 8                             ;
; 16                                           ; 13                            ;
; 17                                           ; 16                            ;
; 18                                           ; 29                            ;
; 19                                           ; 8                             ;
; 20                                           ; 9                             ;
; 21                                           ; 3                             ;
; 22                                           ; 7                             ;
; 23                                           ; 5                             ;
; 24                                           ; 4                             ;
; 25                                           ; 1                             ;
; 26                                           ; 2                             ;
; 27                                           ; 1                             ;
; 28                                           ; 0                             ;
; 29                                           ; 1                             ;
; 30                                           ; 8                             ;
; 31                                           ; 2                             ;
; 32                                           ; 4                             ;
; 33                                           ; 14                            ;
; 34                                           ; 0                             ;
; 35                                           ; 1                             ;
; 36                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 23           ; 0            ; 23           ; 0            ; 0            ; 26        ; 23           ; 0            ; 26        ; 26        ; 0            ; 18           ; 0            ; 0            ; 8            ; 0            ; 18           ; 8            ; 0            ; 0            ; 0            ; 18           ; 0            ; 0            ; 0            ; 0            ; 0            ; 26        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 3            ; 26           ; 3            ; 26           ; 26           ; 0         ; 3            ; 26           ; 0         ; 0         ; 26           ; 8            ; 26           ; 26           ; 18           ; 26           ; 8            ; 18           ; 26           ; 26           ; 26           ; 8            ; 26           ; 26           ; 26           ; 26           ; 26           ; 0         ; 26           ; 26           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; pixel[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pixel[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pixel[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pixel[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pixel[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pixel[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pixel[6]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pixel[7]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pixel[8]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pixel[9]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pixel[10]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pixel[11]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; h_video_on_out     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; v_video_on_out     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; linea2             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vsync_out          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hsync_out          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; salidatiempo       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rst                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; iniciofractal      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pulso              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; restart            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; zoom[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; zoom[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; zoom[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; Unreserved               ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                                                                    ;
+--------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                                                  ; Destination Clock(s)                                                                      ; Delay Added in ns ;
+--------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------+-------------------+
; clk                                                                                              ; clk                                                                                       ; 514.8             ;
; clk,controlDibujo:controlDibujoBLK|proof:Matriz|controlFractal:ControlFractalM|pr_state.filas    ; clk                                                                                       ; 16.6              ;
; clk,controlDibujo:controlDibujoBLK|proof:Matriz|controlFractal:ControlFractalM|pr_state.columnas ; clk                                                                                       ; 15.5              ;
; clk                                                                                              ; controlDibujo:controlDibujoBLK|proof:Matriz|controlFractal:ControlFractalM|pr_state.filas ; 10.1              ;
+--------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                             ;
+----------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                    ; Destination Register                                                                             ; Delay Added in ns ;
+----------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+-------------------+
; controlDibujo:controlDibujoBLK|proof:Matriz|controlFractal:ControlFractalM|pr_state.columnas       ; controlDibujo:controlDibujoBLK|proof:Matriz|contm:Iteracion|temp[20]                             ; 2.871             ;
; controlDibujo:controlDibujoBLK|proof:Matriz|controlFractal:ControlFractalM|pr_state.filas          ; controlDibujo:controlDibujoBLK|proof:Matriz|controlFractal:ControlFractalM|pr_state.finalizacion ; 2.800             ;
; horizontal:horizontalBLK|controlhorizontal:DUT|pr_state.dos                                        ; horizontal:horizontalBLK|cont:BIST2|temp[28]                                                     ; 2.533             ;
; controlDibujo:controlDibujoBLK|proof:Matriz|controlFractal:ControlFractalM|pr_state.operacion      ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[0][26]                  ; 2.222             ;
; controlDibujo:controlDibujoBLK|proof:Matriz|controlFractal:ControlFractalM|pr_state.escape         ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[0][26]                  ; 2.222             ;
; controlDibujo:controlDibujoBLK|proof:Matriz|controlFractal:ControlFractalM|pr_state.inicializacion ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[0][26]                  ; 2.222             ;
; controlDibujo:controlDibujoBLK|proof:Matriz|controlFractal:ControlFractalM|pr_state.finalizacion   ; controlDibujo:controlDibujoBLK|proof:Matriz|controlFractal:ControlFractalM|pr_state.inicio       ; 2.167             ;
; horizontal:horizontalBLK|cont:BIST4|temp[0]                                                        ; horizontal:horizontalBLK|cont:BIST4|temp[0]                                                      ; 2.092             ;
; horizontal:horizontalBLK|cont:BIST4|temp[31]                                                       ; horizontal:horizontalBLK|cont:BIST4|temp[0]                                                      ; 1.553             ;
; horizontal:horizontalBLK|cont:BIST4|temp[30]                                                       ; horizontal:horizontalBLK|cont:BIST4|temp[0]                                                      ; 1.553             ;
; horizontal:horizontalBLK|cont:BIST4|temp[29]                                                       ; horizontal:horizontalBLK|cont:BIST4|temp[0]                                                      ; 1.553             ;
; horizontal:horizontalBLK|cont:BIST4|temp[28]                                                       ; horizontal:horizontalBLK|cont:BIST4|temp[0]                                                      ; 1.553             ;
; horizontal:horizontalBLK|cont:BIST4|temp[27]                                                       ; horizontal:horizontalBLK|cont:BIST4|temp[0]                                                      ; 1.553             ;
; horizontal:horizontalBLK|cont:BIST4|temp[26]                                                       ; horizontal:horizontalBLK|cont:BIST4|temp[0]                                                      ; 1.553             ;
; horizontal:horizontalBLK|cont:BIST4|temp[25]                                                       ; horizontal:horizontalBLK|cont:BIST4|temp[0]                                                      ; 1.553             ;
; horizontal:horizontalBLK|cont:BIST4|temp[24]                                                       ; horizontal:horizontalBLK|cont:BIST4|temp[0]                                                      ; 1.553             ;
; horizontal:horizontalBLK|cont:BIST4|temp[23]                                                       ; horizontal:horizontalBLK|cont:BIST4|temp[0]                                                      ; 1.553             ;
; horizontal:horizontalBLK|cont:BIST4|temp[22]                                                       ; horizontal:horizontalBLK|cont:BIST4|temp[0]                                                      ; 1.553             ;
; horizontal:horizontalBLK|cont:BIST4|temp[21]                                                       ; horizontal:horizontalBLK|cont:BIST4|temp[0]                                                      ; 1.553             ;
; horizontal:horizontalBLK|cont:BIST4|temp[20]                                                       ; horizontal:horizontalBLK|cont:BIST4|temp[0]                                                      ; 1.553             ;
; horizontal:horizontalBLK|cont:BIST4|temp[19]                                                       ; horizontal:horizontalBLK|cont:BIST4|temp[0]                                                      ; 1.553             ;
; horizontal:horizontalBLK|cont:BIST4|temp[18]                                                       ; horizontal:horizontalBLK|cont:BIST4|temp[0]                                                      ; 1.553             ;
; horizontal:horizontalBLK|cont:BIST4|temp[17]                                                       ; horizontal:horizontalBLK|cont:BIST4|temp[0]                                                      ; 1.553             ;
; horizontal:horizontalBLK|cont:BIST4|temp[16]                                                       ; horizontal:horizontalBLK|cont:BIST4|temp[0]                                                      ; 1.553             ;
; horizontal:horizontalBLK|cont:BIST4|temp[15]                                                       ; horizontal:horizontalBLK|cont:BIST4|temp[0]                                                      ; 1.553             ;
; horizontal:horizontalBLK|cont:BIST4|temp[14]                                                       ; horizontal:horizontalBLK|cont:BIST4|temp[0]                                                      ; 1.553             ;
; horizontal:horizontalBLK|cont:BIST4|temp[13]                                                       ; horizontal:horizontalBLK|cont:BIST4|temp[0]                                                      ; 1.553             ;
; horizontal:horizontalBLK|cont:BIST4|temp[12]                                                       ; horizontal:horizontalBLK|cont:BIST4|temp[0]                                                      ; 1.553             ;
; horizontal:horizontalBLK|cont:BIST4|temp[11]                                                       ; horizontal:horizontalBLK|cont:BIST4|temp[0]                                                      ; 1.553             ;
; horizontal:horizontalBLK|cont:BIST4|temp[10]                                                       ; horizontal:horizontalBLK|cont:BIST4|temp[0]                                                      ; 1.553             ;
; horizontal:horizontalBLK|cont:BIST4|temp[9]                                                        ; horizontal:horizontalBLK|cont:BIST4|temp[0]                                                      ; 1.553             ;
; horizontal:horizontalBLK|cont:BIST4|temp[7]                                                        ; horizontal:horizontalBLK|cont:BIST4|temp[0]                                                      ; 1.553             ;
; horizontal:horizontalBLK|cont:BIST4|temp[6]                                                        ; horizontal:horizontalBLK|cont:BIST4|temp[0]                                                      ; 1.553             ;
; horizontal:horizontalBLK|cont:BIST4|temp[8]                                                        ; horizontal:horizontalBLK|cont:BIST4|temp[0]                                                      ; 1.553             ;
; horizontal:horizontalBLK|cont:BIST4|temp[5]                                                        ; horizontal:horizontalBLK|cont:BIST4|temp[0]                                                      ; 1.553             ;
; horizontal:horizontalBLK|cont:BIST4|temp[4]                                                        ; horizontal:horizontalBLK|cont:BIST4|temp[0]                                                      ; 1.553             ;
; horizontal:horizontalBLK|cont:BIST4|temp[3]                                                        ; horizontal:horizontalBLK|cont:BIST4|temp[0]                                                      ; 1.553             ;
; horizontal:horizontalBLK|cont:BIST4|temp[2]                                                        ; horizontal:horizontalBLK|cont:BIST4|temp[0]                                                      ; 1.553             ;
; horizontal:horizontalBLK|cont:BIST4|temp[1]                                                        ; horizontal:horizontalBLK|cont:BIST4|temp[0]                                                      ; 1.553             ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[0][17]                    ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][30]~_Duplicate_4     ; 1.445             ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][17]                    ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][30]~_Duplicate_4     ; 1.445             ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][0]                     ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][30]~_Duplicate_4     ; 1.445             ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[0][0]                     ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][30]~_Duplicate_4     ; 1.445             ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][1]                     ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][30]~_Duplicate_4     ; 1.445             ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[0][1]                     ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][30]~_Duplicate_4     ; 1.445             ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][2]                     ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][30]~_Duplicate_4     ; 1.445             ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[0][2]                     ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][30]~_Duplicate_4     ; 1.445             ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][4]                     ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][30]~_Duplicate_4     ; 1.445             ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[0][4]                     ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][30]~_Duplicate_4     ; 1.445             ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][5]                     ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][30]~_Duplicate_4     ; 1.445             ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[0][5]                     ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][30]~_Duplicate_4     ; 1.445             ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][6]                     ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][30]~_Duplicate_4     ; 1.445             ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[0][6]                     ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][30]~_Duplicate_4     ; 1.445             ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][7]                     ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][30]~_Duplicate_4     ; 1.445             ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[0][7]                     ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][30]~_Duplicate_4     ; 1.445             ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][8]                     ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][30]~_Duplicate_4     ; 1.445             ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[0][8]                     ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][30]~_Duplicate_4     ; 1.445             ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][9]                     ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][30]~_Duplicate_4     ; 1.445             ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[0][9]                     ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][30]~_Duplicate_4     ; 1.445             ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][10]                    ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][30]~_Duplicate_4     ; 1.445             ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[0][10]                    ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][30]~_Duplicate_4     ; 1.445             ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][11]                    ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][30]~_Duplicate_4     ; 1.445             ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[0][11]                    ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][30]~_Duplicate_4     ; 1.445             ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][12]                    ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][30]~_Duplicate_4     ; 1.445             ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[0][12]                    ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][30]~_Duplicate_4     ; 1.445             ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][13]                    ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][30]~_Duplicate_4     ; 1.445             ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[0][13]                    ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][30]~_Duplicate_4     ; 1.445             ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][14]                    ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][30]~_Duplicate_4     ; 1.445             ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[0][14]                    ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][30]~_Duplicate_4     ; 1.445             ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][15]                    ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][30]~_Duplicate_4     ; 1.445             ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[0][15]                    ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][30]~_Duplicate_4     ; 1.445             ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][16]                    ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][30]~_Duplicate_4     ; 1.445             ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[0][16]                    ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][30]~_Duplicate_4     ; 1.445             ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][18]~_Duplicate_4       ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][30]~_Duplicate_4     ; 1.445             ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[0][18]                    ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][30]~_Duplicate_4     ; 1.445             ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][19]~_Duplicate_4       ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][30]~_Duplicate_4     ; 1.445             ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[0][19]                    ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][30]~_Duplicate_4     ; 1.445             ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][20]~_Duplicate_4       ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][30]~_Duplicate_4     ; 1.445             ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[0][20]                    ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][30]~_Duplicate_4     ; 1.445             ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][21]~_Duplicate_4       ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][30]~_Duplicate_4     ; 1.445             ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[0][21]                    ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][30]~_Duplicate_4     ; 1.445             ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][22]~_Duplicate_4       ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][30]~_Duplicate_4     ; 1.445             ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[0][22]                    ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][30]~_Duplicate_4     ; 1.445             ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][23]~_Duplicate_4       ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][30]~_Duplicate_4     ; 1.445             ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[0][23]                    ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][30]~_Duplicate_4     ; 1.445             ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][24]~_Duplicate_4       ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][30]~_Duplicate_4     ; 1.445             ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[0][24]                    ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][30]~_Duplicate_4     ; 1.445             ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][25]~_Duplicate_4       ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][30]~_Duplicate_4     ; 1.445             ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[0][25]                    ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][30]~_Duplicate_4     ; 1.445             ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][26]~_Duplicate_4       ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][30]~_Duplicate_4     ; 1.445             ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[0][26]                    ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][30]~_Duplicate_4     ; 1.445             ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][27]~_Duplicate_4       ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][30]~_Duplicate_4     ; 1.445             ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[0][27]                    ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][30]~_Duplicate_4     ; 1.445             ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][28]~_Duplicate_4       ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][30]~_Duplicate_4     ; 1.445             ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[0][28]                    ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][30]~_Duplicate_4     ; 1.445             ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][29]~_Duplicate_4       ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][30]~_Duplicate_4     ; 1.445             ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[0][29]                    ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][30]~_Duplicate_4     ; 1.445             ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][30]~_Duplicate_4       ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][30]~_Duplicate_4     ; 1.445             ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[0][30]                    ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][30]~_Duplicate_4     ; 1.445             ;
; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Xnnm|array_reg[1][3]                     ; controlDibujo:controlDibujoBLK|proof:Matriz|register_file:Ynnm|array_reg[1][30]~_Duplicate_4     ; 1.445             ;
+----------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (119006): Selected device EP3C16F484C6 for design "mandelbrot"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3C40F484C6 is compatible
    Info (176445): Device EP3C55F484C6 is compatible
    Info (176445): Device EP3C80F484C6 is compatible
Info (169124): Fitter converted 4 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location D1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location K2
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location K1
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 3 pins of 26 total pins
    Info (169086): Pin h_video_on_out not assigned to an exact location on the device
    Info (169086): Pin v_video_on_out not assigned to an exact location on the device
    Info (169086): Pin linea2 not assigned to an exact location on the device
Warning (335093): TimeQuest Timing Analyzer is analyzing 74 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'mandelbrot.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~input (placed in PIN G21 (CLK4, DIFFCLK_2p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node horizontal:horizontalBLK|cont:BIST4|temp[31]
        Info (176357): Destination node horizontal:horizontalBLK|cont:BIST4|temp[30]
        Info (176357): Destination node horizontal:horizontalBLK|cont:BIST4|temp[29]
        Info (176357): Destination node horizontal:horizontalBLK|cont:BIST4|temp[28]
        Info (176357): Destination node horizontal:horizontalBLK|cont:BIST4|temp[27]
        Info (176357): Destination node horizontal:horizontalBLK|cont:BIST4|temp[26]
        Info (176357): Destination node horizontal:horizontalBLK|cont:BIST4|temp[25]
        Info (176357): Destination node horizontal:horizontalBLK|cont:BIST4|temp[24]
        Info (176357): Destination node horizontal:horizontalBLK|cont:BIST4|temp[23]
        Info (176357): Destination node horizontal:horizontalBLK|cont:BIST4|temp[22]
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node horizontal:horizontalBLK|cont:BIST4|Equal0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node vertical:verticalBLK|controlvertical:DUT|pr_state.dos
        Info (176357): Destination node horizontal:horizontalBLK|cont:BIST4|Add0~0
        Info (176357): Destination node horizontal:horizontalBLK|cont:BIST4|Add0~63
        Info (176357): Destination node horizontal:horizontalBLK|cont:BIST4|Add0~61
        Info (176357): Destination node horizontal:horizontalBLK|cont:BIST4|Add0~59
        Info (176357): Destination node horizontal:horizontalBLK|cont:BIST4|Add0~57
        Info (176357): Destination node horizontal:horizontalBLK|cont:BIST4|Add0~55
        Info (176357): Destination node horizontal:horizontalBLK|cont:BIST4|Add0~53
        Info (176357): Destination node horizontal:horizontalBLK|cont:BIST4|Add0~51
        Info (176357): Destination node horizontal:horizontalBLK|cont:BIST4|Add0~49
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node controlDibujo:controlDibujoBLK|proof:Matriz|controlFractal:ControlFractalM|pr_state.columnas 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node controlDibujo:controlDibujoBLK|proof:Matriz|RAM:MemoriaRAM|altsyncram:mem_rtl_0|altsyncram_r7h1:auto_generated|decode_7ta:decode2|w_anode424w[3]~0
        Info (176357): Destination node controlDibujo:controlDibujoBLK|proof:Matriz|RAM:MemoriaRAM|altsyncram:mem_rtl_0|altsyncram_r7h1:auto_generated|decode_7ta:decode2|w_anode454w[3]~0
        Info (176357): Destination node controlDibujo:controlDibujoBLK|proof:Matriz|RAM:MemoriaRAM|altsyncram:mem_rtl_0|altsyncram_r7h1:auto_generated|decode_7ta:decode2|w_anode332w[3]~0
        Info (176357): Destination node controlDibujo:controlDibujoBLK|proof:Matriz|RAM:MemoriaRAM|altsyncram:mem_rtl_0|altsyncram_r7h1:auto_generated|decode_7ta:decode2|w_anode555w[3]~0
        Info (176357): Destination node controlDibujo:controlDibujoBLK|proof:Matriz|RAM:MemoriaRAM|altsyncram:mem_rtl_0|altsyncram_r7h1:auto_generated|decode_7ta:decode2|w_anode362w[3]~0
        Info (176357): Destination node controlDibujo:controlDibujoBLK|proof:Matriz|RAM:MemoriaRAM|altsyncram:mem_rtl_0|altsyncram_r7h1:auto_generated|decode_7ta:decode2|w_anode392w[3]~1
        Info (176357): Destination node controlDibujo:controlDibujoBLK|proof:Matriz|RAM:MemoriaRAM|altsyncram:mem_rtl_0|altsyncram_r7h1:auto_generated|decode_7ta:decode2|w_anode464w[3]~0
        Info (176357): Destination node controlDibujo:controlDibujoBLK|proof:Matriz|RAM:MemoriaRAM|altsyncram:mem_rtl_0|altsyncram_r7h1:auto_generated|decode_7ta:decode2|w_anode413w[3]~0
        Info (176357): Destination node controlDibujo:controlDibujoBLK|proof:Matriz|RAM:MemoriaRAM|altsyncram:mem_rtl_0|altsyncram_r7h1:auto_generated|decode_7ta:decode2|w_anode372w[3]~0
        Info (176357): Destination node controlDibujo:controlDibujoBLK|proof:Matriz|contm:Columnas|temp[0]~0
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node controlDibujo:controlDibujoBLK|proof:Matriz|controlFractal:ControlFractalM|pr_state.filas 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node controlDibujo:controlDibujoBLK|proof:Matriz|controlFractal:ControlFractalM|syn_clr_columnas
        Info (176357): Destination node controlDibujo:controlDibujoBLK|proof:Matriz|contm:Columnas|temp[0]~0
        Info (176357): Destination node controlDibujo:controlDibujoBLK|proof:Matriz|controlFractal:ControlFractalM|Selector2~0
        Info (176357): Destination node controlDibujo:controlDibujoBLK|proof:Matriz|controlFractal:ControlFractalM|pr_state~12
        Info (176357): Destination node controlDibujo:controlDibujoBLK|proof:Matriz|register_c:Cxm|q[18]
        Info (176357): Destination node controlDibujo:controlDibujoBLK|proof:Matriz|register_c:Cxm|q[17]
        Info (176357): Destination node controlDibujo:controlDibujoBLK|proof:Matriz|register_c:Cxm|q[16]
        Info (176357): Destination node controlDibujo:controlDibujoBLK|proof:Matriz|register_c:Cxm|q[15]
        Info (176357): Destination node controlDibujo:controlDibujoBLK|proof:Matriz|register_c:Cxm|q[14]
        Info (176357): Destination node controlDibujo:controlDibujoBLK|proof:Matriz|register_c:Cxm|q[13]
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node controlDibujo:controlDibujoBLK|proof:Matriz|controlFractal:ControlFractalM|rst_cx~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node controlDibujo:controlDibujoBLK|proof:Matriz|register_c:Cxm|q[24]~2
        Info (176357): Destination node controlDibujo:controlDibujoBLK|proof:Matriz|register_c:Cxm|q[25]~6
        Info (176357): Destination node controlDibujo:controlDibujoBLK|proof:Matriz|register_c:Cxm|q[26]~10
        Info (176357): Destination node controlDibujo:controlDibujoBLK|proof:Matriz|register_c:Cxm|q[27]~14
        Info (176357): Destination node controlDibujo:controlDibujoBLK|proof:Matriz|register_c:Cxm|q[28]~16
        Info (176357): Destination node controlDibujo:controlDibujoBLK|proof:Matriz|register_c:Cxm|q[29]~18
        Info (176357): Destination node controlDibujo:controlDibujoBLK|proof:Matriz|register_c:Cxm|q[30]~20
        Info (176357): Destination node controlDibujo:controlDibujoBLK|proof:Matriz|register_c:Cxm|q[31]~22
        Info (176357): Destination node controlDibujo:controlDibujoBLK|proof:Matriz|controlFractal:ControlFractalM|rst_cy
        Info (176357): Destination node controlDibujo:controlDibujoBLK|proof:Matriz|Suma:Sumacxcy|cxout[18]
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node video_on 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node controlDibujo:controlDibujoBLK|proof:Matriz|controlFractal:ControlFractalM|rst_cy 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node controlDibujo:controlDibujoBLK|proof:Matriz|register_c:Cym|q[25]~2
        Info (176357): Destination node controlDibujo:controlDibujoBLK|proof:Matriz|register_c:Cym|q[26]~6
        Info (176357): Destination node controlDibujo:controlDibujoBLK|proof:Matriz|register_c:Cym|q[27]~8
        Info (176357): Destination node controlDibujo:controlDibujoBLK|proof:Matriz|register_c:Cym|q[28]~10
        Info (176357): Destination node controlDibujo:controlDibujoBLK|proof:Matriz|register_c:Cym|q[29]~12
        Info (176357): Destination node controlDibujo:controlDibujoBLK|proof:Matriz|register_c:Cym|q[30]~14
        Info (176357): Destination node controlDibujo:controlDibujoBLK|proof:Matriz|register_c:Cym|q[31]~16
        Info (176357): Destination node controlDibujo:controlDibujoBLK|proof:Matriz|Suma:Sumacxcy|cyout[18]
        Info (176357): Destination node controlDibujo:controlDibujoBLK|proof:Matriz|Suma:Sumacxcy|cyout[17]
        Info (176357): Destination node controlDibujo:controlDibujoBLK|proof:Matriz|Suma:Sumacxcy|cyout[16]
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 112 registers into blocks of type Embedded multiplier block
    Extra Info (176220): Created 112 register duplicates
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 3 (unused VREF, 2.5V VCCIO, 0 input, 3 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 11 total pin(s) used --  22 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  48 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  46 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has 2.5V VCCIO pins. 1 total pin(s) used --  40 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  46 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has 2.5V VCCIO pins. 15 total pin(s) used --  28 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  47 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  43 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:03
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:06
Info (170193): Fitter routing operations beginning
Info (170089): 6e+02 ns of routing delay (approximately 1.9% of available device routing delay) has been added to meet hold timing. For more information, refer to the Estimated Delay Added for Hold Timing section in the Fitter report.
Info (170195): Router estimated average interconnect usage is 7% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 30% of the available device resources in the region that extends from location X21_Y10 to location X30_Y19
Info (170194): Fitter routing operations ending: elapsed time is 00:00:08
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 3.67 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Info (144001): Generated suppressed messages file C:/Users/estudiante/Downloads/mandelbrot/output_files/mandelbrot.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 1092 megabytes
    Info: Processing ended: Mon Jun 03 00:28:43 2019
    Info: Elapsed time: 00:00:25
    Info: Total CPU time (on all processors): 00:00:30


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/estudiante/Downloads/mandelbrot/output_files/mandelbrot.fit.smsg.


