m255
K3
13
cModel Technology
dC:\Users\Emanuele Valpreda\Documents\Documenti Politecnico\Sistemi digitali integrati\Laboratori\LAB Analizzatore di stati logici\Componenti_tb\Uart rx
Ecounter
Z0 w1513856534
Z1 DPx4 ieee 11 numeric_std 0 22 O3PF8EB`?j9=z7KT`fn941
Z2 DPx3 std 6 textio 0 22 5>J:;AW>W0[[dW0I6EN1Q0
Z3 DPx4 ieee 14 std_logic_1164 0 22 5=aWaoGZSMWIcH0i^f`XF1
Z4 dC:\Users\Emanuele Valpreda\Documents\Documenti Politecnico\Sistemi digitali integrati\Laboratori\LAB Analizzatore di stati logici\Componenti_tb\Uart tx
Z5 8C:/Users/Emanuele Valpreda/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/counter.vhd
Z6 FC:/Users/Emanuele Valpreda/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/counter.vhd
l0
L5
VIT1;zLH0BWdk=gAJ5@2e:0
!s100 _SJ[B1D1E=E[ELoVNRb440
Z7 OV;C;10.1d;51
32
!i10b 1
Z8 !s108 1516295198.962000
Z9 !s90 -reportprogress|300|-work|work|-2002|-explicit|C:/Users/Emanuele Valpreda/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/counter.vhd|
Z10 !s107 C:/Users/Emanuele Valpreda/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/counter.vhd|
Z11 o-work work -2002 -explicit -O0
Z12 tExplicit 1
Abehaviour
R1
R2
R3
Z13 DEx4 work 7 counter 0 22 IT1;zLH0BWdk=gAJ5@2e:0
l16
L15
Z14 VHEXWi<K[0mFeRk=Rbj4k:1
Z15 !s100 LiBGLMfIBCoYoBk>>GDXa1
R7
32
!i10b 1
R8
R9
R10
R11
R12
Eshift_reg_piso
Z16 w1516294079
R1
R2
R3
R4
Z17 8C:/Users/Emanuele Valpreda/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/Shift_reg_PISO.vhd
Z18 FC:/Users/Emanuele Valpreda/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/Shift_reg_PISO.vhd
l0
L5
VF@0]z2QzcYe]2Ji2]Q=[G3
R7
32
Z19 !s108 1516295198.325000
Z20 !s90 -reportprogress|300|-work|work|-2002|-explicit|C:/Users/Emanuele Valpreda/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/Shift_reg_PISO.vhd|
Z21 !s107 C:/Users/Emanuele Valpreda/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/Shift_reg_PISO.vhd|
R11
R12
!s100 @G631kdPX0GHzeD9h:ZLJ0
!i10b 1
Abehavior
R1
R2
R3
DEx4 work 14 shift_reg_piso 0 22 F@0]z2QzcYe]2Ji2]Q=[G3
l15
L13
VloP`WnZ6K29I]S7beCjYF3
R7
32
R19
R20
R21
R11
R12
!s100 ef>8b3z[E_m2lP;B<_@Nm3
!i10b 1
Etestbench
w1513855170
R1
R2
R3
R4
Z22 8C:/Users/Emanuele Valpreda/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Componenti_tb/Uart tx/testbench_TX.vhd
Z23 FC:/Users/Emanuele Valpreda/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Componenti_tb/Uart tx/testbench_TX.vhd
l0
L5
VOmh88:`DRF6MS__FQB4mE3
R7
32
R11
R12
Z24 !s90 -reportprogress|300|-work|work|-2002|-explicit|C:/Users/Emanuele Valpreda/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Componenti_tb/Uart tx/testbench_TX.vhd|
Z25 !s107 C:/Users/Emanuele Valpreda/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Componenti_tb/Uart tx/testbench_TX.vhd|
!s100 ?amMEXPoGfPkW1SfKnEJO0
!i10b 1
!s108 1516291031.264000
Etestbench_tx
Z26 w1516295175
R1
R2
R3
R4
R22
R23
l0
L5
VfnLi7YLe^^CI^[:fTfkO_0
R7
32
Z27 !s108 1516295198.155000
R24
R25
R11
R12
!s100 _^F]^iGeYPzof0DZG1m_A1
!i10b 1
Abeh
R1
R2
R3
DEx4 work 12 testbench_tx 0 22 fnLi7YLe^^CI^[:fTfkO_0
l25
L9
VWFJ8=^e:YaB1YA^XLHd4_3
R7
32
R27
R24
R25
R11
R12
!s100 hDJehUM7;c]V]^g>[alEn0
!i10b 1
Euart_cu_tx
Z28 w1516294334
R1
R2
R3
R4
Z29 8C:/Users/Emanuele Valpreda/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/Uart_CU_TX.vhd
Z30 FC:/Users/Emanuele Valpreda/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/Uart_CU_TX.vhd
l0
L5
VJVIm=JzJMUUGaFAQ<dlK@1
R7
32
Z31 !s108 1516295198.484000
Z32 !s90 -reportprogress|300|-work|work|-2002|-explicit|C:/Users/Emanuele Valpreda/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/Uart_CU_TX.vhd|
Z33 !s107 C:/Users/Emanuele Valpreda/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/Uart_CU_TX.vhd|
R11
R12
!s100 Fg??00MiDiJR9RJa7?k:A1
!i10b 1
Amaster_behave
R1
R2
R3
DEx4 work 10 uart_cu_tx 0 22 JVIm=JzJMUUGaFAQ<dlK@1
l20
L17
ViOhPNoGa^WEeRccliPb0m3
R7
32
R31
R32
R33
R11
R12
!s100 Y]ZU9z4^P?21D;S4A>f840
!i10b 1
Euart_datapath_piso
Z34 w1516294280
R1
R2
R3
R4
Z35 8C:/Users/Emanuele Valpreda/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/Uart_datapath_PISO.vhd
Z36 FC:/Users/Emanuele Valpreda/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/Uart_datapath_PISO.vhd
l0
L5
VVNA10K>Shz9R[U6?MF10b0
R7
32
Z37 !s108 1516295198.637000
Z38 !s90 -reportprogress|300|-work|work|-2002|-explicit|C:/Users/Emanuele Valpreda/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/Uart_datapath_PISO.vhd|
Z39 !s107 C:/Users/Emanuele Valpreda/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/Uart_datapath_PISO.vhd|
R11
R12
!s100 8CzkK]l1HMf]1e32?NaMV3
!i10b 1
Apath
R1
R2
R3
DEx4 work 18 uart_datapath_piso 0 22 VNA10K>Shz9R[U6?MF10b0
l44
L20
Vcl_C:jAY5B`e49mJ4OL=T2
R7
32
R37
R38
R39
R11
R12
!s100 d6LbVCm6[TbLPALMan[QP2
!i10b 1
Euart_tx
Z40 w1516292084
R2
R3
R4
Z41 8C:/Users/Emanuele Valpreda/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/UART_TX.vhd
Z42 FC:/Users/Emanuele Valpreda/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/UART_TX.vhd
l0
L4
V`ol9D^LCE^g:n3oCL`5LX3
R7
32
Z43 !s108 1516295198.798000
Z44 !s90 -reportprogress|300|-work|work|-2002|-explicit|C:/Users/Emanuele Valpreda/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/UART_TX.vhd|
Z45 !s107 C:/Users/Emanuele Valpreda/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/UART_TX.vhd|
R11
R12
!s100 <62QlG;=W8]3jF3UX<6450
!i10b 1
Alink
R2
R3
DEx4 work 7 uart_tx 0 22 `ol9D^LCE^g:n3oCL`5LX3
l42
L14
V?1BAJ`TUDU^jOe95Ok65l1
!s100 K>2;?cJh^DFEG@TWfU15X1
R7
32
R43
R44
R45
R11
R12
!i10b 1
