Fitter report for main
Thu Sep 03 11:13:59 2020
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Other Routing Usage Summary
 25. LAB Logic Elements
 26. LAB-wide Signals
 27. LAB Signals Sourced
 28. LAB Signals Sourced Out
 29. LAB Distinct Inputs
 30. I/O Rules Summary
 31. I/O Rules Details
 32. I/O Rules Matrix
 33. Fitter Device Options
 34. Operating Settings and Conditions
 35. Estimated Delay Added for Hold Timing Summary
 36. Estimated Delay Added for Hold Timing Details
 37. Fitter Messages
 38. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; Fitter Summary                                                                        ;
+------------------------------------+--------------------------------------------------+
; Fitter Status                      ; Successful - Thu Sep 03 11:13:58 2020            ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Full Version ;
; Revision Name                      ; main                                             ;
; Top-level Entity Name              ; main                                             ;
; Family                             ; Cyclone IV E                                     ;
; Device                             ; EP4CE6E22A7                                      ;
; Timing Models                      ; Final                                            ;
; Total logic elements               ; 590 / 6,272 ( 9 % )                              ;
;     Total combinational functions  ; 573 / 6,272 ( 9 % )                              ;
;     Dedicated logic registers      ; 382 / 6,272 ( 6 % )                              ;
; Total registers                    ; 382                                              ;
; Total pins                         ; 31 / 92 ( 34 % )                                 ;
; Total virtual pins                 ; 0                                                ;
; Total memory bits                  ; 0 / 276,480 ( 0 % )                              ;
; Embedded Multiplier 9-bit elements ; 0 / 30 ( 0 % )                                   ;
; Total PLLs                         ; 0 / 2 ( 0 % )                                    ;
+------------------------------------+--------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                          ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Option                                                                     ; Setting             ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Device                                                                     ; EP4CE6E22A7         ;                                       ;
; Minimum Core Junction Temperature                                          ; -40                 ;                                       ;
; Maximum Core Junction Temperature                                          ; 125                 ;                                       ;
; Fit Attempts to Skip                                                       ; 0                   ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V               ;                                       ;
; Reserve all unused pins                                                    ; As input tri-stated ; As input tri-stated with weak pull-up ;
; Use smart compilation                                                      ; Off                 ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                  ; On                                    ;
; Enable compact report table                                                ; Off                 ; Off                                   ;
; Auto Merge PLLs                                                            ; On                  ; On                                    ;
; Router Timing Optimization Level                                           ; Normal              ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                 ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                 ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                 ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths           ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                  ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation  ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                 ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation  ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                 ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                 ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal              ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                 ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically       ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically       ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                   ; 1                                     ;
; PCI I/O                                                                    ; Off                 ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                 ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                 ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                ; Auto                                  ;
; Auto Delay Chains                                                          ; On                  ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                 ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                 ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                 ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                 ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                 ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                 ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                 ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit            ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal              ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                ; Auto                                  ;
; Auto Global Clock                                                          ; On                  ; On                                    ;
; Auto Global Register Control Signals                                       ; On                  ; On                                    ;
; Synchronizer Identification                                                ; Off                 ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                  ; On                                    ;
; Optimize Design for Metastability                                          ; On                  ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                 ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                 ; Off                                   ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.43        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  14.3%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; I/O Assignment Warnings                           ;
+------------+--------------------------------------+
; Pin Name   ; Reason                               ;
+------------+--------------------------------------+
; LED[1]     ; Missing drive strength and slew rate ;
; LED[2]     ; Missing drive strength and slew rate ;
; LED[3]     ; Missing drive strength and slew rate ;
; LED[4]     ; Missing drive strength and slew rate ;
; LED[5]     ; Missing drive strength and slew rate ;
; LED[6]     ; Missing drive strength and slew rate ;
; LED[7]     ; Missing drive strength and slew rate ;
; LED[8]     ; Missing drive strength and slew rate ;
; SEG_NCS[1] ; Missing drive strength and slew rate ;
; SEG_NCS[2] ; Missing drive strength and slew rate ;
; SEG_NCS[3] ; Missing drive strength and slew rate ;
; SEG_NCS[4] ; Missing drive strength and slew rate ;
; SEG_NCS[5] ; Missing drive strength and slew rate ;
; SEG_NCS[6] ; Missing drive strength and slew rate ;
; SEG_LED[0] ; Missing drive strength and slew rate ;
; SEG_LED[1] ; Missing drive strength and slew rate ;
; SEG_LED[2] ; Missing drive strength and slew rate ;
; SEG_LED[3] ; Missing drive strength and slew rate ;
; SEG_LED[4] ; Missing drive strength and slew rate ;
; SEG_LED[5] ; Missing drive strength and slew rate ;
; SEG_LED[6] ; Missing drive strength and slew rate ;
; SEG_LED[7] ; Missing drive strength and slew rate ;
+------------+--------------------------------------+


+----------------------------------------------------------------------------------------+
; Ignored Assignments                                                                    ;
+----------+----------------+--------------+------------+---------------+----------------+
; Name     ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+----------+----------------+--------------+------------+---------------+----------------+
; Location ;                ;              ; BUT[8]     ; PIN_52        ; QSF Assignment ;
+----------+----------------+--------------+------------+---------------+----------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 1025 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 1025 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 1025    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 0       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/92881/Desktop/20182334014/main/output_files/main.pin.


+-------------------------------------------------------------------+
; Fitter Resource Usage Summary                                     ;
+---------------------------------------------+---------------------+
; Resource                                    ; Usage               ;
+---------------------------------------------+---------------------+
; Total logic elements                        ; 590 / 6,272 ( 9 % ) ;
;     -- Combinational with no register       ; 208                 ;
;     -- Register only                        ; 17                  ;
;     -- Combinational with a register        ; 365                 ;
;                                             ;                     ;
; Logic element usage by number of LUT inputs ;                     ;
;     -- 4 input functions                    ; 132                 ;
;     -- 3 input functions                    ; 101                 ;
;     -- <=2 input functions                  ; 340                 ;
;     -- Register only                        ; 17                  ;
;                                             ;                     ;
; Logic elements by mode                      ;                     ;
;     -- normal mode                          ; 346                 ;
;     -- arithmetic mode                      ; 227                 ;
;                                             ;                     ;
; Total registers*                            ; 382 / 6,684 ( 6 % ) ;
;     -- Dedicated logic registers            ; 382 / 6,272 ( 6 % ) ;
;     -- I/O registers                        ; 0 / 412 ( 0 % )     ;
;                                             ;                     ;
; Total LABs:  partially or completely used   ; 52 / 392 ( 13 % )   ;
; Virtual pins                                ; 0                   ;
; I/O pins                                    ; 31 / 92 ( 34 % )    ;
;     -- Clock pins                           ; 1 / 3 ( 33 % )      ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )       ;
;                                             ;                     ;
; Global signals                              ; 7                   ;
; M9Ks                                        ; 0 / 30 ( 0 % )      ;
; Total block memory bits                     ; 0 / 276,480 ( 0 % ) ;
; Total block memory implementation bits      ; 0 / 276,480 ( 0 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 30 ( 0 % )      ;
; PLLs                                        ; 0 / 2 ( 0 % )       ;
; Global clocks                               ; 7 / 10 ( 70 % )     ;
; JTAGs                                       ; 0 / 1 ( 0 % )       ;
; CRC blocks                                  ; 0 / 1 ( 0 % )       ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )       ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )       ;
; Average interconnect usage (total/H/V)      ; 1% / 1% / 1%        ;
; Peak interconnect usage (total/H/V)         ; 3% / 2% / 3%        ;
; Maximum fan-out                             ; 236                 ;
; Highest non-global fan-out                  ; 135                 ;
; Total fan-out                               ; 2733                ;
; Average fan-out                             ; 2.63                ;
+---------------------------------------------+---------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+---------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                       ;
+---------------------------------------------+--------------------+--------------------------------+
; Statistic                                   ; Top                ; hard_block:auto_generated_inst ;
+---------------------------------------------+--------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                ; Low                            ;
;                                             ;                    ;                                ;
; Total logic elements                        ; 590 / 6272 ( 9 % ) ; 0 / 6272 ( 0 % )               ;
;     -- Combinational with no register       ; 208                ; 0                              ;
;     -- Register only                        ; 17                 ; 0                              ;
;     -- Combinational with a register        ; 365                ; 0                              ;
;                                             ;                    ;                                ;
; Logic element usage by number of LUT inputs ;                    ;                                ;
;     -- 4 input functions                    ; 132                ; 0                              ;
;     -- 3 input functions                    ; 101                ; 0                              ;
;     -- <=2 input functions                  ; 340                ; 0                              ;
;     -- Register only                        ; 17                 ; 0                              ;
;                                             ;                    ;                                ;
; Logic elements by mode                      ;                    ;                                ;
;     -- normal mode                          ; 346                ; 0                              ;
;     -- arithmetic mode                      ; 227                ; 0                              ;
;                                             ;                    ;                                ;
; Total registers                             ; 382                ; 0                              ;
;     -- Dedicated logic registers            ; 382 / 6272 ( 6 % ) ; 0 / 6272 ( 0 % )               ;
;                                             ;                    ;                                ;
; Total LABs:  partially or completely used   ; 52 / 392 ( 13 % )  ; 0 / 392 ( 0 % )                ;
;                                             ;                    ;                                ;
; Virtual pins                                ; 0                  ; 0                              ;
; I/O pins                                    ; 31                 ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 30 ( 0 % )     ; 0 / 30 ( 0 % )                 ;
; Total memory bits                           ; 0                  ; 0                              ;
; Total RAM block bits                        ; 0                  ; 0                              ;
; Clock control block                         ; 7 / 12 ( 58 % )    ; 0 / 12 ( 0 % )                 ;
;                                             ;                    ;                                ;
; Connections                                 ;                    ;                                ;
;     -- Input Connections                    ; 0                  ; 0                              ;
;     -- Registered Input Connections         ; 0                  ; 0                              ;
;     -- Output Connections                   ; 0                  ; 0                              ;
;     -- Registered Output Connections        ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Internal Connections                        ;                    ;                                ;
;     -- Total Connections                    ; 2733               ; 0                              ;
;     -- Registered Connections               ; 989                ; 0                              ;
;                                             ;                    ;                                ;
; External Connections                        ;                    ;                                ;
;     -- Top                                  ; 0                  ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Partition Interface                         ;                    ;                                ;
;     -- Input Ports                          ; 9                  ; 0                              ;
;     -- Output Ports                         ; 22                 ; 0                              ;
;     -- Bidir Ports                          ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Registered Ports                            ;                    ;                                ;
;     -- Registered Input Ports               ; 0                  ; 0                              ;
;     -- Registered Output Ports              ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Port Connectivity                           ;                    ;                                ;
;     -- Input Ports driven by GND            ; 0                  ; 0                              ;
;     -- Output Ports driven by GND           ; 0                  ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                  ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                  ; 0                              ;
;     -- Input Ports with no Source           ; 0                  ; 0                              ;
;     -- Output Ports with no Source          ; 0                  ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                  ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                  ; 0                              ;
+---------------------------------------------+--------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                   ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; BUT[1]  ; 32    ; 2        ; 0            ; 6            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; BUT[2]  ; 34    ; 2        ; 0            ; 5            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; BUT[3]  ; 39    ; 3        ; 1            ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; BUT[4]  ; 43    ; 3        ; 5            ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; BUT[5]  ; 46    ; 3        ; 7            ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; BUT[6]  ; 50    ; 3        ; 13           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; BUT[7]  ; 52    ; 3        ; 16           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; CLK_50M ; 23    ; 1        ; 0            ; 11           ; 7            ; 145                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; Rst_n   ; 30    ; 2        ; 0            ; 8            ; 14           ; 371                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; LED[1]     ; 28    ; 2        ; 0            ; 9            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[2]     ; 31    ; 2        ; 0            ; 7            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[3]     ; 33    ; 2        ; 0            ; 6            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[4]     ; 38    ; 3        ; 1            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[5]     ; 42    ; 3        ; 3            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[6]     ; 44    ; 3        ; 5            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[7]     ; 49    ; 3        ; 13           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[8]     ; 51    ; 3        ; 16           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SEG_LED[0] ; 144   ; 8        ; 1            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SEG_LED[1] ; 143   ; 8        ; 1            ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SEG_LED[2] ; 142   ; 8        ; 3            ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SEG_LED[3] ; 141   ; 8        ; 5            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SEG_LED[4] ; 138   ; 8        ; 7            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SEG_LED[5] ; 137   ; 8        ; 7            ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SEG_LED[6] ; 136   ; 8        ; 9            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SEG_LED[7] ; 135   ; 8        ; 11           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SEG_NCS[1] ; 1     ; 1        ; 0            ; 23           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SEG_NCS[2] ; 2     ; 1        ; 0            ; 23           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SEG_NCS[3] ; 3     ; 1        ; 0            ; 23           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SEG_NCS[4] ; 129   ; 8        ; 16           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SEG_NCS[5] ; 132   ; 8        ; 13           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SEG_NCS[6] ; 133   ; 8        ; 13           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                  ;
+----------+--------------------+-------------------+------------------+---------------------------+
; Location ; Pin Name           ; Reserved As       ; User Signal Name ; Pin Type                  ;
+----------+--------------------+-------------------+------------------+---------------------------+
; 9        ; nSTATUS            ; -                 ; -                ; Dedicated Programming Pin ;
; 14       ; nCONFIG            ; -                 ; -                ; Dedicated Programming Pin ;
; 21       ; nCE                ; -                 ; -                ; Dedicated Programming Pin ;
; 92       ; CONF_DONE          ; -                 ; -                ; Dedicated Programming Pin ;
; 94       ; MSEL0              ; -                 ; -                ; Dedicated Programming Pin ;
; 96       ; MSEL1              ; -                 ; -                ; Dedicated Programming Pin ;
; 97       ; MSEL2              ; -                 ; -                ; Dedicated Programming Pin ;
; 97       ; MSEL3              ; -                 ; -                ; Dedicated Programming Pin ;
; 132      ; DIFFIO_T10n, DATA2 ; Use as regular IO ; SEG_NCS[5]       ; Dual Purpose Pin          ;
; 133      ; DIFFIO_T10p, DATA3 ; Use as regular IO ; SEG_NCS[6]       ; Dual Purpose Pin          ;
; 137      ; DATA5              ; Use as regular IO ; SEG_LED[5]       ; Dual Purpose Pin          ;
; 138      ; DATA6              ; Use as regular IO ; SEG_LED[4]       ; Dual Purpose Pin          ;
+----------+--------------------+-------------------+------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 4 / 11 ( 36 % )  ; 2.5V          ; --           ;
; 2        ; 6 / 8 ( 75 % )   ; 2.5V          ; --           ;
; 3        ; 10 / 11 ( 91 % ) ; 2.5V          ; --           ;
; 4        ; 0 / 14 ( 0 % )   ; 2.5V          ; --           ;
; 5        ; 0 / 13 ( 0 % )   ; 2.5V          ; --           ;
; 6        ; 0 / 10 ( 0 % )   ; 2.5V          ; --           ;
; 7        ; 0 / 13 ( 0 % )   ; 2.5V          ; --           ;
; 8        ; 11 / 12 ( 92 % ) ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                             ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; SEG_NCS[1]     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 2        ; 1          ; 1        ; SEG_NCS[2]     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 3        ; 2          ; 1        ; SEG_NCS[3]     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 4        ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 5        ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 6        ; 5          ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 7        ; 6          ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 8        ; 7          ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 9        ; 9          ; 1        ; ^nSTATUS       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 13         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 11       ; 14         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 12       ; 15         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; --       ; Off          ;
; 13       ; 16         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 14       ; 17         ; 1        ; ^nCONFIG       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; #TDI           ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 19         ; 1        ; #TCK           ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ;            ; 1        ; VCCIO1         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 18       ; 20         ; 1        ; #TMS           ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 19       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 21         ; 1        ; #TDO           ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 22         ; 1        ; ^nCE           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 23       ; 24         ; 1        ; CLK_50M        ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 24       ; 25         ; 2        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 25       ; 26         ; 2        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 26       ;            ; 2        ; VCCIO2         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 27       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ; 31         ; 2        ; LED[1]         ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 29       ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 30       ; 34         ; 2        ; Rst_n          ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 31       ; 36         ; 2        ; LED[2]         ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 32       ; 39         ; 2        ; BUT[1]         ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 33       ; 40         ; 2        ; LED[3]         ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 34       ; 41         ; 2        ; BUT[2]         ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 35       ;            ; --       ; VCCA1          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GNDA1          ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCD_PLL1      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ; 45         ; 3        ; LED[4]         ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 39       ; 46         ; 3        ; BUT[3]         ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 40       ;            ; 3        ; VCCIO3         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 41       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 42       ; 52         ; 3        ; LED[5]         ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 43       ; 53         ; 3        ; BUT[4]         ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 44       ; 54         ; 3        ; LED[6]         ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 45       ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 46       ; 58         ; 3        ; BUT[5]         ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 47       ;            ; 3        ; VCCIO3         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 48       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 49       ; 68         ; 3        ; LED[7]         ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 50       ; 69         ; 3        ; BUT[6]         ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 51       ; 70         ; 3        ; LED[8]         ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 52       ; 72         ; 3        ; BUT[7]         ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 53       ; 73         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 54       ; 74         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 55       ; 75         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 56       ;            ; 4        ; VCCIO4         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 57       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 58       ; 80         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 59       ; 83         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 60       ; 84         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 61       ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 62       ;            ; 4        ; VCCIO4         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 63       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 64       ; 89         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 65       ; 90         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 66       ; 93         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 67       ; 94         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 68       ; 96         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 69       ; 97         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 70       ; 98         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 71       ; 99         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 72       ; 100        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 73       ; 102        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 74       ; 103        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 75       ; 104        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 76       ; 106        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 77       ; 107        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 78       ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 79       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 80       ; 113        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 81       ;            ; 5        ; VCCIO5         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 82       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 117        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 84       ; 118        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 85       ; 119        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 86       ; 120        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 87       ; 121        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 88       ; 125        ; 5        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 89       ; 126        ; 5        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 90       ; 127        ; 6        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 91       ; 128        ; 6        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 92       ; 129        ; 6        ; ^CONF_DONE     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 93       ;            ; 6        ; VCCIO6         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 94       ; 130        ; 6        ; ^MSEL0         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 95       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 96       ; 131        ; 6        ; ^MSEL1         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 132        ; 6        ; ^MSEL2         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 133        ; 6        ; ^MSEL3         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 98       ; 136        ; 6        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 99       ; 137        ; 6        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 100      ; 138        ; 6        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 101      ; 139        ; 6        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 102      ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 103      ; 140        ; 6        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 104      ; 141        ; 6        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 105      ; 142        ; 6        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 106      ; 146        ; 6        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 107      ;            ; --       ; VCCA2          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GNDA2          ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCD_PLL2      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ; 152        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 111      ; 154        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 112      ; 155        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 113      ; 156        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 114      ; 157        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 115      ; 158        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 116      ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 117      ;            ; 7        ; VCCIO7         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 118      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 119      ; 163        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 120      ; 164        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 121      ; 165        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 122      ;            ; 7        ; VCCIO7         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 123      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ; 173        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 125      ; 174        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 126      ; 175        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 127      ; 176        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 128      ; 177        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 129      ; 178        ; 8        ; SEG_NCS[4]     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 130      ;            ; 8        ; VCCIO8         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 132      ; 181        ; 8        ; SEG_NCS[5]     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 133      ; 182        ; 8        ; SEG_NCS[6]     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 134      ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 135      ; 185        ; 8        ; SEG_LED[7]     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 136      ; 187        ; 8        ; SEG_LED[6]     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 137      ; 190        ; 8        ; SEG_LED[5]     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 138      ; 191        ; 8        ; SEG_LED[4]     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 139      ;            ; 8        ; VCCIO8         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 140      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 195        ; 8        ; SEG_LED[3]     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 142      ; 201        ; 8        ; SEG_LED[2]     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 143      ; 202        ; 8        ; SEG_LED[1]     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 144      ; 203        ; 8        ; SEG_LED[0]     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; EPAD     ;            ;          ; GND            ;        ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                             ;
+---------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------+--------------+
; Compilation Hierarchy Node      ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name              ; Library Name ;
+---------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------+--------------+
; |main                           ; 590 (359)   ; 382 (172)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 31   ; 0            ; 208 (187)    ; 17 (4)            ; 365 (172)        ; |main                            ; work         ;
;    |Multi_8bits:Multi_8bits_U1| ; 195 (195)   ; 175 (175)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 9 (9)             ; 166 (166)        ; |main|Multi_8bits:Multi_8bits_U1 ; work         ;
;    |key_handle:key1_u|          ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |main|key_handle:key1_u          ; work         ;
;    |key_handle:key2_u|          ; 6 (6)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 4 (4)            ; |main|key_handle:key2_u          ; work         ;
;    |key_handle:key3_u|          ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |main|key_handle:key3_u          ; work         ;
;    |key_handle:key4_u|          ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |main|key_handle:key4_u          ; work         ;
;    |key_handle:key5_u|          ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |main|key_handle:key5_u          ; work         ;
;    |key_handle:key6_u|          ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |main|key_handle:key6_u          ; work         ;
;    |key_handle:key7_u|          ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 2 (2)            ; |main|key_handle:key7_u          ; work         ;
+---------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                        ;
+------------+----------+---------------+---------------+-----------------------+-----+------+
; Name       ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+------------+----------+---------------+---------------+-----------------------+-----+------+
; LED[1]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[2]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[3]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[4]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[5]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[6]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[7]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[8]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEG_NCS[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEG_NCS[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEG_NCS[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEG_NCS[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEG_NCS[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEG_NCS[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEG_LED[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEG_LED[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEG_LED[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEG_LED[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEG_LED[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEG_LED[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEG_LED[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEG_LED[7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Rst_n      ; Input    ; (6) 1209 ps   ; --            ; --                    ; --  ; --   ;
; CLK_50M    ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; BUT[6]     ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; BUT[1]     ; Input    ; (6) 1209 ps   ; --            ; --                    ; --  ; --   ;
; BUT[2]     ; Input    ; (6) 1209 ps   ; --            ; --                    ; --  ; --   ;
; BUT[3]     ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; BUT[4]     ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; BUT[5]     ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; BUT[7]     ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
+------------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                  ;
+---------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                               ; Pad To Core Index ; Setting ;
+---------------------------------------------------+-------------------+---------+
; Rst_n                                             ;                   ;         ;
;      - Multi_8bits:Multi_8bits_U1|out_reg4567[12] ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg0123[12] ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg0123[4]  ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg4567[8]  ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg0123[8]  ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg4567[13] ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg0123[5]  ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg4567[9]  ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg0123[9]  ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg0123[2]  ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg4567[14] ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg4567[6]  ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg0123[6]  ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg4567[10] ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg0123[10] ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg4567[15] ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg0123[3]  ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg4567[7]  ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg0123[7]  ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg4567[11] ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg0123[11] ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg67[12]   ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg45[12]   ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg23[4]    ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg01[4]    ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg67[8]    ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg45[8]    ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg23[8]    ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg01[8]    ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg67[13]   ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg45[13]   ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg01[1]    ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg45[5]    ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg23[5]    ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg01[5]    ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg67[9]    ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg45[9]    ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg23[9]    ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg01[9]    ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg01[2]    ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg67[14]   ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg45[6]    ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg23[6]    ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg01[6]    ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg67[10]   ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg45[10]   ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg23[10]   ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg67[15]   ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg23[3]    ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg01[3]    ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg67[7]    ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg45[7]    ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg23[7]    ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg01[7]    ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg67[11]   ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg45[11]   ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg23[11]   ; 0                 ; 6       ;
;      - count[2]~0                                 ; 0                 ; 6       ;
;      - count[1]~2                                 ; 0                 ; 6       ;
;      - count[0]~3                                 ; 0                 ; 6       ;
;      - num_disp[0]~36                             ; 0                 ; 6       ;
;      - state_cur[1]                               ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg0123[0]  ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg4567[5]  ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg4567[4]  ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg0123[1]  ; 0                 ; 6       ;
;      - state_cur[0]~1                             ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg01[0]    ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg67[6]    ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg23[2]    ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg45[4]    ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg0[0]     ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg7[12]    ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg6[12]    ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg7[11]    ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg6[11]    ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg7[10]    ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg6[10]    ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg7[9]     ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg6[9]     ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg7[8]     ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg6[8]     ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg7[7]     ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg6[7]     ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg5[12]    ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg5[11]    ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg4[11]    ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg5[10]    ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg4[10]    ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg5[9]     ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg4[9]     ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg5[8]     ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg4[8]     ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg5[7]     ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg4[7]     ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg5[6]     ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg4[6]     ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg5[5]     ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg4[5]     ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg6[6]     ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg3[10]    ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg3[9]     ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg2[9]     ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg3[8]     ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg2[8]     ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg3[7]     ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg2[7]     ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg3[6]     ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg2[6]     ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg3[5]     ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg2[5]     ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg3[4]     ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg2[4]     ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg3[3]     ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg2[3]     ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg1[8]     ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg1[7]     ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg0[7]     ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg1[6]     ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg0[6]     ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg1[5]     ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg0[5]     ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg1[4]     ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg0[4]     ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg1[3]     ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg0[3]     ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg1[2]     ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg0[2]     ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg1[1]     ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg0[1]     ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg2[2]     ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg4[4]     ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg7[13]    ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg6[13]    ; 0                 ; 6       ;
;      - Multi_8bits:Multi_8bits_U1|out_reg7[14]    ; 0                 ; 6       ;
; CLK_50M                                           ;                   ;         ;
; BUT[6]                                            ;                   ;         ;
;      - key_handle:key6_u|key1~0                   ; 0                 ; 6       ;
; BUT[1]                                            ;                   ;         ;
;      - key_handle:key1_u|key1~0                   ; 0                 ; 6       ;
; BUT[2]                                            ;                   ;         ;
;      - key_handle:key2_u|key1~0                   ; 0                 ; 6       ;
; BUT[3]                                            ;                   ;         ;
;      - key_handle:key3_u|key1~0                   ; 0                 ; 6       ;
; BUT[4]                                            ;                   ;         ;
;      - key_handle:key4_u|key1~0                   ; 0                 ; 6       ;
; BUT[5]                                            ;                   ;         ;
;      - key_handle:key5_u|key1~0                   ; 0                 ; 6       ;
; BUT[7]                                            ;                   ;         ;
;      - key_handle:key7_u|key1~0                   ; 0                 ; 6       ;
+---------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                 ;
+------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                               ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; CLK_50M                            ; PIN_23             ; 145     ; Clock        ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; Multi_8bits:Multi_8bits_U1|clk_5ms ; FF_X18_Y13_N31     ; 145     ; Clock        ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; Rst_n                              ; PIN_30             ; 136     ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Rst_n                              ; PIN_30             ; 236     ; Async. clear ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; SEG_LED[7]~7                       ; LCCOMB_X14_Y23_N26 ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; clk_200ms                          ; FF_X23_Y13_N31     ; 11      ; Clock        ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; clk_2ms                            ; FF_X21_Y13_N31     ; 20      ; Clock        ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; clk_400ms                          ; FF_X26_Y12_N19     ; 18      ; Clock        ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; clk_8ms                            ; FF_X24_Y16_N9      ; 43      ; Clock        ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; flag_1                             ; FF_X10_Y5_N9       ; 11      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; key_handle:key7_u|key_handled      ; FF_X12_Y11_N21     ; 30      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; num_disp[0]~36                     ; LCCOMB_X13_Y21_N20 ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; x[1]~18                            ; LCCOMB_X11_Y22_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; y[5]~11                            ; LCCOMB_X12_Y22_N28 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
+------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                ;
+------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                               ; Location       ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; CLK_50M                            ; PIN_23         ; 145     ; 22                                   ; Global Clock         ; GCLK2            ; --                        ;
; Multi_8bits:Multi_8bits_U1|clk_5ms ; FF_X18_Y13_N31 ; 145     ; 3                                    ; Global Clock         ; GCLK7            ; --                        ;
; Rst_n                              ; PIN_30         ; 236     ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; clk_200ms                          ; FF_X23_Y13_N31 ; 11      ; 1                                    ; Global Clock         ; GCLK5            ; --                        ;
; clk_2ms                            ; FF_X21_Y13_N31 ; 20      ; 4                                    ; Global Clock         ; GCLK8            ; --                        ;
; clk_400ms                          ; FF_X26_Y12_N19 ; 18      ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
; clk_8ms                            ; FF_X24_Y16_N9  ; 43      ; 3                                    ; Global Clock         ; GCLK9            ; --                        ;
+------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------------------------------+
; Non-Global High Fan-Out Signals                         ;
+-----------------------------------------------+---------+
; Name                                          ; Fan-Out ;
+-----------------------------------------------+---------+
; Rst_n~input                                   ; 135     ;
; key_handle:key7_u|key_handled                 ; 30      ;
; flag_5                                        ; 16      ;
; flag_6                                        ; 16      ;
; SEG_NCS[3]~reg0                               ; 16      ;
; SEG_NCS[4]~reg0                               ; 15      ;
; SEG_NCS[2]~reg0                               ; 15      ;
; SEG_NCS[5]~reg0                               ; 14      ;
; cnt_seg[2]                                    ; 13      ;
; SEG_NCS[1]~reg0                               ; 13      ;
; cnt_seg[1]                                    ; 12      ;
; cnt_seg[0]                                    ; 12      ;
; flag_1                                        ; 11      ;
; num_disp[0]~7                                 ; 10      ;
; y[7]                                          ; 10      ;
; y[3]                                          ; 10      ;
; x[3]                                          ; 10      ;
; x[7]                                          ; 10      ;
; y[6]                                          ; 10      ;
; y[2]                                          ; 10      ;
; x[2]                                          ; 10      ;
; x[6]                                          ; 10      ;
; y[5]                                          ; 10      ;
; y[1]                                          ; 10      ;
; x[1]                                          ; 10      ;
; x[5]                                          ; 10      ;
; y[4]                                          ; 10      ;
; y[0]                                          ; 10      ;
; x[0]                                          ; 10      ;
; x[4]                                          ; 10      ;
; Equal0~8                                      ; 9       ;
; Equal2~9                                      ; 9       ;
; flag_4                                        ; 9       ;
; Multi_8bits:Multi_8bits_U1|Equal0~9           ; 8       ;
; y[5]~11                                       ; 8       ;
; x[1]~18                                       ; 8       ;
; always7~4                                     ; 8       ;
; flag_3[1]                                     ; 8       ;
; flag_3[0]                                     ; 8       ;
; SEG_NCS[6]~reg0                               ; 8       ;
; Equal1~8                                      ; 7       ;
; Equal3~10                                     ; 7       ;
; SEG_LED[7]~7                                  ; 7       ;
; num_disp[3]                                   ; 7       ;
; num_disp[2]                                   ; 7       ;
; num_disp[1]                                   ; 7       ;
; num_disp[0]                                   ; 7       ;
; count[0]                                      ; 7       ;
; num_disp[0]~55                                ; 6       ;
; num_disp[0]~24                                ; 6       ;
; num_disp[0]~13                                ; 6       ;
; num_disp[0]~12                                ; 6       ;
; cnt_200ms[0]                                  ; 6       ;
; cnt_200ms[1]                                  ; 6       ;
; cnt_200ms[2]                                  ; 6       ;
; cnt_200ms[3]                                  ; 6       ;
; flag_2[1]                                     ; 6       ;
; flag_2[0]                                     ; 6       ;
; count[1]                                      ; 6       ;
; LED[5]~reg0                                   ; 6       ;
; LED[3]~reg0                                   ; 6       ;
; num_disp[0]~11                                ; 5       ;
; always7~2                                     ; 5       ;
; Decoder5~2                                    ; 5       ;
; count[2]                                      ; 5       ;
; LED[7]~reg0                                   ; 5       ;
; LED[6]~reg0                                   ; 5       ;
; LED[4]~reg0                                   ; 5       ;
; LED[1]~reg0                                   ; 5       ;
; state_cur[0]                                  ; 4       ;
; state_cur[1]                                  ; 4       ;
; num_disp[0]~36                                ; 4       ;
; num_disp[0]~29                                ; 4       ;
; cnt_200ms[4]                                  ; 4       ;
; cnt_200ms[5]                                  ; 4       ;
; cnt_200ms[6]                                  ; 4       ;
; always7~3                                     ; 4       ;
; LED~1                                         ; 4       ;
; LED[8]~reg0                                   ; 4       ;
; LED[2]~reg0                                   ; 4       ;
; always7~5                                     ; 3       ;
; Equal6~2                                      ; 3       ;
; num_disp[0]~22                                ; 3       ;
; num_disp[0]~19                                ; 3       ;
; Equal2~0                                      ; 3       ;
; Equal3~0                                      ; 3       ;
; Decoder5~5                                    ; 3       ;
; SEG_NCS~8                                     ; 3       ;
; Decoder5~3                                    ; 3       ;
; LED~2                                         ; 3       ;
; Multi_8bits:Multi_8bits_U1|clk_cnt[3]         ; 2       ;
; Multi_8bits:Multi_8bits_U1|clk_cnt[4]         ; 2       ;
; Multi_8bits:Multi_8bits_U1|clk_cnt[5]         ; 2       ;
; Multi_8bits:Multi_8bits_U1|clk_cnt[6]         ; 2       ;
; Multi_8bits:Multi_8bits_U1|clk_cnt[7]         ; 2       ;
; Multi_8bits:Multi_8bits_U1|clk_cnt[8]         ; 2       ;
; Multi_8bits:Multi_8bits_U1|clk_cnt[9]         ; 2       ;
; Multi_8bits:Multi_8bits_U1|clk_cnt[10]        ; 2       ;
; Multi_8bits:Multi_8bits_U1|clk_cnt[12]        ; 2       ;
; Multi_8bits:Multi_8bits_U1|clk_cnt[11]        ; 2       ;
; Multi_8bits:Multi_8bits_U1|clk_cnt[13]        ; 2       ;
; Multi_8bits:Multi_8bits_U1|clk_cnt[14]        ; 2       ;
; Multi_8bits:Multi_8bits_U1|clk_cnt[17]        ; 2       ;
; Multi_8bits:Multi_8bits_U1|clk_cnt[18]        ; 2       ;
; Multi_8bits:Multi_8bits_U1|clk_cnt[15]        ; 2       ;
; Multi_8bits:Multi_8bits_U1|clk_cnt[16]        ; 2       ;
; Multi_8bits:Multi_8bits_U1|clk_cnt[19]        ; 2       ;
; Multi_8bits:Multi_8bits_U1|clk_cnt[20]        ; 2       ;
; Multi_8bits:Multi_8bits_U1|clk_cnt[21]        ; 2       ;
; Multi_8bits:Multi_8bits_U1|clk_cnt[22]        ; 2       ;
; Multi_8bits:Multi_8bits_U1|clk_cnt[23]        ; 2       ;
; Multi_8bits:Multi_8bits_U1|clk_cnt[24]        ; 2       ;
; Multi_8bits:Multi_8bits_U1|clk_cnt[25]        ; 2       ;
; Multi_8bits:Multi_8bits_U1|clk_cnt[26]        ; 2       ;
; Multi_8bits:Multi_8bits_U1|clk_cnt[31]        ; 2       ;
; Multi_8bits:Multi_8bits_U1|clk_cnt[27]        ; 2       ;
; Multi_8bits:Multi_8bits_U1|clk_cnt[28]        ; 2       ;
; Multi_8bits:Multi_8bits_U1|clk_cnt[29]        ; 2       ;
; Multi_8bits:Multi_8bits_U1|clk_cnt[30]        ; 2       ;
; cnt[8]                                        ; 2       ;
; cnt[9]                                        ; 2       ;
; cnt[10]                                       ; 2       ;
; cnt[11]                                       ; 2       ;
; cnt[7]                                        ; 2       ;
; cnt[12]                                       ; 2       ;
; cnt[14]                                       ; 2       ;
; cnt[15]                                       ; 2       ;
; cnt[13]                                       ; 2       ;
; cnt[17]                                       ; 2       ;
; cnt[18]                                       ; 2       ;
; cnt[19]                                       ; 2       ;
; cnt[16]                                       ; 2       ;
; cnt[22]                                       ; 2       ;
; cnt[23]                                       ; 2       ;
; cnt[20]                                       ; 2       ;
; cnt[21]                                       ; 2       ;
; cnt[25]                                       ; 2       ;
; cnt[26]                                       ; 2       ;
; cnt[27]                                       ; 2       ;
; cnt[24]                                       ; 2       ;
; cnt[28]                                       ; 2       ;
; cnt[29]                                       ; 2       ;
; cnt[30]                                       ; 2       ;
; cnt[31]                                       ; 2       ;
; key_handle:key7_u|key_sync                    ; 2       ;
; key_handle:key5_u|key_sync                    ; 2       ;
; key_handle:key4_u|key_sync                    ; 2       ;
; key_handle:key3_u|key_sync                    ; 2       ;
; key_handle:key2_u|key_sync                    ; 2       ;
; key_handle:key1_u|key_sync                    ; 2       ;
; clk_cnt_8ms[6]                                ; 2       ;
; clk_cnt_8ms[7]                                ; 2       ;
; clk_cnt_8ms[9]                                ; 2       ;
; clk_cnt_8ms[8]                                ; 2       ;
; clk_cnt_8ms[10]                               ; 2       ;
; clk_cnt_8ms[11]                               ; 2       ;
; clk_cnt_8ms[12]                               ; 2       ;
; clk_cnt_8ms[13]                               ; 2       ;
; clk_cnt_8ms[14]                               ; 2       ;
; clk_cnt_8ms[15]                               ; 2       ;
; clk_cnt_8ms[18]                               ; 2       ;
; clk_cnt_8ms[19]                               ; 2       ;
; clk_cnt_8ms[16]                               ; 2       ;
; clk_cnt_8ms[17]                               ; 2       ;
; clk_cnt_8ms[20]                               ; 2       ;
; clk_cnt_8ms[21]                               ; 2       ;
; clk_cnt_8ms[22]                               ; 2       ;
; clk_cnt_8ms[23]                               ; 2       ;
; clk_cnt_8ms[24]                               ; 2       ;
; clk_cnt_8ms[25]                               ; 2       ;
; clk_cnt_8ms[26]                               ; 2       ;
; clk_cnt_8ms[27]                               ; 2       ;
; clk_cnt_8ms[28]                               ; 2       ;
; clk_cnt_8ms[29]                               ; 2       ;
; clk_cnt_8ms[30]                               ; 2       ;
; clk_cnt_8ms[31]                               ; 2       ;
; key_handle:key6_u|key_sync                    ; 2       ;
; num_disp[0]~16                                ; 2       ;
; clk_cnt_2ms[4]                                ; 2       ;
; clk_cnt_2ms[5]                                ; 2       ;
; clk_cnt_2ms[7]                                ; 2       ;
; clk_cnt_2ms[6]                                ; 2       ;
; clk_cnt_2ms[10]                               ; 2       ;
; clk_cnt_2ms[11]                               ; 2       ;
; clk_cnt_2ms[8]                                ; 2       ;
; clk_cnt_2ms[9]                                ; 2       ;
; clk_cnt_2ms[12]                               ; 2       ;
; clk_cnt_2ms[13]                               ; 2       ;
; clk_cnt_2ms[14]                               ; 2       ;
; clk_cnt_2ms[15]                               ; 2       ;
; clk_cnt_2ms[16]                               ; 2       ;
; clk_cnt_2ms[17]                               ; 2       ;
; clk_cnt_2ms[18]                               ; 2       ;
; clk_cnt_2ms[19]                               ; 2       ;
; clk_cnt_2ms[20]                               ; 2       ;
; clk_cnt_2ms[21]                               ; 2       ;
; clk_cnt_2ms[22]                               ; 2       ;
; clk_cnt_2ms[23]                               ; 2       ;
; clk_cnt_2ms[24]                               ; 2       ;
; clk_cnt_2ms[25]                               ; 2       ;
; clk_cnt_2ms[26]                               ; 2       ;
; clk_cnt_2ms[27]                               ; 2       ;
; clk_cnt_2ms[28]                               ; 2       ;
; clk_cnt_2ms[29]                               ; 2       ;
; clk_cnt_2ms[30]                               ; 2       ;
; clk_cnt_2ms[31]                               ; 2       ;
; cnt_200ms[7]                                  ; 2       ;
; cnt_200ms[8]                                  ; 2       ;
; cnt_200ms[11]                                 ; 2       ;
; cnt_200ms[9]                                  ; 2       ;
; cnt_200ms[10]                                 ; 2       ;
; cnt_200ms[13]                                 ; 2       ;
; cnt_200ms[14]                                 ; 2       ;
; cnt_200ms[12]                                 ; 2       ;
; cnt_200ms[15]                                 ; 2       ;
; cnt_200ms[16]                                 ; 2       ;
; cnt_200ms[17]                                 ; 2       ;
; cnt_200ms[18]                                 ; 2       ;
; cnt_200ms[19]                                 ; 2       ;
; cnt_200ms[21]                                 ; 2       ;
; cnt_200ms[22]                                 ; 2       ;
; cnt_200ms[20]                                 ; 2       ;
; cnt_200ms[23]                                 ; 2       ;
; cnt_200ms[24]                                 ; 2       ;
; cnt_200ms[25]                                 ; 2       ;
; cnt_200ms[26]                                 ; 2       ;
; cnt_200ms[27]                                 ; 2       ;
; cnt_200ms[28]                                 ; 2       ;
; cnt_200ms[29]                                 ; 2       ;
; cnt_200ms[30]                                 ; 2       ;
; cnt_200ms[31]                                 ; 2       ;
; SEG_LED~11                                    ; 2       ;
; Decoder5~6                                    ; 2       ;
; SEG_LED~4                                     ; 2       ;
; SEG_NCS[2]~4                                  ; 2       ;
; SEG_NCS~2                                     ; 2       ;
; SEG_NCS~1                                     ; 2       ;
; num_disp[0]~6                                 ; 2       ;
; LED~17                                        ; 2       ;
; LED~12                                        ; 2       ;
; LED~9                                         ; 2       ;
; LED~7                                         ; 2       ;
; LED~5                                         ; 2       ;
; LED~3                                         ; 2       ;
; LED~0                                         ; 2       ;
; key_handle:key3_u|key_handled                 ; 2       ;
; key_handle:key2_u|key_handled                 ; 2       ;
; BUT[7]~input                                  ; 1       ;
; BUT[5]~input                                  ; 1       ;
; BUT[4]~input                                  ; 1       ;
; BUT[3]~input                                  ; 1       ;
; BUT[2]~input                                  ; 1       ;
; BUT[1]~input                                  ; 1       ;
; BUT[6]~input                                  ; 1       ;
; key_handle:key7_u|key1~0                      ; 1       ;
; num_disp[0]~54                                ; 1       ;
; num_disp[0]~53                                ; 1       ;
; num_disp[0]~52                                ; 1       ;
; SEG_LED~15                                    ; 1       ;
; SEG_LED~14                                    ; 1       ;
; Decoder5~7                                    ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg7~7         ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg6~7         ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg7~6         ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg4~7         ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg2~7         ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg0~7         ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg1~7         ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg0~6         ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg1~6         ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg0~5         ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg1~5         ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg0~4         ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg1~4         ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg0~3         ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg1~3         ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg0~2         ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg1~2         ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg0~1         ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg1~1         ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg1~0         ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg2~6         ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg3~7         ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg2~5         ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg3~6         ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg2~4         ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg3~5         ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg2~3         ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg3~4         ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg2~2         ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg3~3         ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg2~1         ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg3~2         ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg2~0         ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg3~1         ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg3~0         ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg6~6         ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg4~6         ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg5~7         ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg4~5         ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg5~6         ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg4~4         ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg5~5         ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg4~3         ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg5~4         ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg4~2         ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg5~3         ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg4~1         ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg5~2         ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg4~0         ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg5~1         ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg5~0         ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg6~5         ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg7~5         ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg6~4         ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg7~4         ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg6~3         ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg7~3         ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg6~2         ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg7~2         ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg6~1         ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg7~1         ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg6~0         ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg7~0         ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg0~0         ; 1       ;
; key_handle:key5_u|key1~0                      ; 1       ;
; key_handle:key4_u|key1~0                      ; 1       ;
; key_handle:key3_u|key1~0                      ; 1       ;
; key_handle:key2_u|key1~0                      ; 1       ;
; key_handle:key1_u|key1~0                      ; 1       ;
; key_handle:key7_u|key1                        ; 1       ;
; key_handle:key6_u|key1~0                      ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg7[14]       ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg6[13]       ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg7[13]       ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg4[4]        ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg2[2]        ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg0[1]        ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg1[1]        ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg0[2]        ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg1[2]        ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg0[3]        ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg1[3]        ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg0[4]        ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg1[4]        ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg0[5]        ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg1[5]        ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg0[6]        ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg1[6]        ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg0[7]        ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg1[7]        ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg1[8]        ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg2[3]        ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg3[3]        ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg2[4]        ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg3[4]        ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg2[5]        ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg3[5]        ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg2[6]        ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg3[6]        ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg2[7]        ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg3[7]        ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg2[8]        ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg3[8]        ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg2[9]        ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg3[9]        ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg3[10]       ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg6[6]        ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg4[5]        ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg5[5]        ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg4[6]        ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg5[6]        ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg4[7]        ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg5[7]        ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg4[8]        ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg5[8]        ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg4[9]        ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg5[9]        ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg4[10]       ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg5[10]       ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg4[11]       ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg5[11]       ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg5[12]       ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg6[7]        ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg7[7]        ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg6[8]        ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg7[8]        ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg6[9]        ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg7[9]        ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg6[10]       ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg7[10]       ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg6[11]       ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg7[11]       ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg6[12]       ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg7[12]       ; 1       ;
; Multi_8bits:Multi_8bits_U1|clk_cnt~6          ; 1       ;
; Multi_8bits:Multi_8bits_U1|clk_cnt~5          ; 1       ;
; Multi_8bits:Multi_8bits_U1|clk_cnt~4          ; 1       ;
; Multi_8bits:Multi_8bits_U1|clk_cnt~3          ; 1       ;
; Multi_8bits:Multi_8bits_U1|clk_cnt~2          ; 1       ;
; Multi_8bits:Multi_8bits_U1|clk_cnt~1          ; 1       ;
; Multi_8bits:Multi_8bits_U1|clk_cnt~0          ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg0[0]        ; 1       ;
; cnt~7                                         ; 1       ;
; cnt~6                                         ; 1       ;
; cnt~5                                         ; 1       ;
; cnt~4                                         ; 1       ;
; cnt~3                                         ; 1       ;
; cnt~2                                         ; 1       ;
; cnt~1                                         ; 1       ;
; cnt~0                                         ; 1       ;
; key_handle:key5_u|key2~0                      ; 1       ;
; key_handle:key5_u|key1                        ; 1       ;
; key_handle:key4_u|key2~0                      ; 1       ;
; key_handle:key4_u|key1                        ; 1       ;
; key_handle:key3_u|key2~0                      ; 1       ;
; key_handle:key3_u|key1                        ; 1       ;
; key_handle:key2_u|key2~0                      ; 1       ;
; key_handle:key2_u|key1                        ; 1       ;
; key_handle:key1_u|key2~0                      ; 1       ;
; key_handle:key1_u|key1                        ; 1       ;
; key_handle:key7_u|key2                        ; 1       ;
; key_handle:key6_u|key2~0                      ; 1       ;
; key_handle:key6_u|key1                        ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg45[4]       ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg23[2]       ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg67[6]       ; 1       ;
; Multi_8bits:Multi_8bits_U1|clk_5ms~0          ; 1       ;
; Multi_8bits:Multi_8bits_U1|Equal0~8           ; 1       ;
; Multi_8bits:Multi_8bits_U1|Equal0~7           ; 1       ;
; Multi_8bits:Multi_8bits_U1|Equal0~6           ; 1       ;
; Multi_8bits:Multi_8bits_U1|Equal0~5           ; 1       ;
; Multi_8bits:Multi_8bits_U1|Equal0~4           ; 1       ;
; Multi_8bits:Multi_8bits_U1|Equal0~3           ; 1       ;
; Multi_8bits:Multi_8bits_U1|Equal0~2           ; 1       ;
; Multi_8bits:Multi_8bits_U1|Equal0~1           ; 1       ;
; Multi_8bits:Multi_8bits_U1|Equal0~0           ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg01[0]       ; 1       ;
; state_cur[0]~1                                ; 1       ;
; state_cur[1]~0                                ; 1       ;
; clk_400ms~0                                   ; 1       ;
; Equal0~7                                      ; 1       ;
; Equal0~6                                      ; 1       ;
; Equal0~5                                      ; 1       ;
; Equal0~4                                      ; 1       ;
; Equal0~3                                      ; 1       ;
; Equal0~2                                      ; 1       ;
; Equal0~1                                      ; 1       ;
; Equal0~0                                      ; 1       ;
; key_handle:key5_u|key_sync~0                  ; 1       ;
; key_handle:key5_u|key2                        ; 1       ;
; key_handle:key5_u|key_sync_temp~0             ; 1       ;
; key_handle:key4_u|key_sync~0                  ; 1       ;
; key_handle:key4_u|key2                        ; 1       ;
; key_handle:key4_u|key_sync_temp~0             ; 1       ;
; key_handle:key3_u|key_sync~0                  ; 1       ;
; key_handle:key3_u|key2                        ; 1       ;
; key_handle:key3_u|key_sync_temp~0             ; 1       ;
; key_handle:key2_u|key_sync~0                  ; 1       ;
; key_handle:key2_u|key2                        ; 1       ;
; key_handle:key2_u|key_sync_temp~0             ; 1       ;
; key_handle:key1_u|key_sync~0                  ; 1       ;
; key_handle:key1_u|key2                        ; 1       ;
; key_handle:key1_u|key_sync_temp~0             ; 1       ;
; clk_cnt_8ms~5                                 ; 1       ;
; clk_cnt_8ms~4                                 ; 1       ;
; clk_cnt_8ms~3                                 ; 1       ;
; clk_cnt_8ms~2                                 ; 1       ;
; clk_cnt_8ms~1                                 ; 1       ;
; clk_cnt_8ms~0                                 ; 1       ;
; key_handle:key7_u|key_rise                    ; 1       ;
; key_handle:key7_u|key_sync_temp               ; 1       ;
; key_handle:key6_u|key_sync~0                  ; 1       ;
; key_handle:key6_u|key2                        ; 1       ;
; key_handle:key6_u|key_sync_temp~0             ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg0123[1]     ; 1       ;
; y[5]~10                                       ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg4567[4]     ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg4567[5]     ; 1       ;
; Multi_8bits:Multi_8bits_U1|clk_5ms            ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg0123[0]     ; 1       ;
; always8~0                                     ; 1       ;
; clk_400ms                                     ; 1       ;
; clk_cnt_2ms~5                                 ; 1       ;
; clk_cnt_2ms~4                                 ; 1       ;
; clk_cnt_2ms~3                                 ; 1       ;
; clk_cnt_2ms~2                                 ; 1       ;
; clk_cnt_2ms~1                                 ; 1       ;
; clk_cnt_2ms~0                                 ; 1       ;
; key_handle:key5_u|key_rise                    ; 1       ;
; key_handle:key5_u|key_sync_temp               ; 1       ;
; key_handle:key4_u|key_rise                    ; 1       ;
; key_handle:key4_u|key_sync_temp               ; 1       ;
; key_handle:key3_u|key_rise                    ; 1       ;
; key_handle:key3_u|key_sync_temp               ; 1       ;
; key_handle:key2_u|key_rise                    ; 1       ;
; key_handle:key2_u|key_sync_temp               ; 1       ;
; cnt_200ms~7                                   ; 1       ;
; cnt_200ms~6                                   ; 1       ;
; cnt_200ms~5                                   ; 1       ;
; cnt_200ms~4                                   ; 1       ;
; cnt_200ms~3                                   ; 1       ;
; cnt_200ms~2                                   ; 1       ;
; cnt_200ms~1                                   ; 1       ;
; cnt_200ms~0                                   ; 1       ;
; key_handle:key1_u|key_rise                    ; 1       ;
; key_handle:key1_u|key_sync_temp               ; 1       ;
; clk_8ms~0                                     ; 1       ;
; Equal1~7                                      ; 1       ;
; Equal1~6                                      ; 1       ;
; Equal1~5                                      ; 1       ;
; Equal1~4                                      ; 1       ;
; Equal1~3                                      ; 1       ;
; Equal1~2                                      ; 1       ;
; Equal1~1                                      ; 1       ;
; Equal1~0                                      ; 1       ;
; key_handle:key6_u|key_rise                    ; 1       ;
; key_handle:key6_u|key_sync_temp               ; 1       ;
; num_disp~51                                   ; 1       ;
; num_disp~50                                   ; 1       ;
; num_disp~49                                   ; 1       ;
; num_disp~48                                   ; 1       ;
; num_disp~47                                   ; 1       ;
; Multi_8bits:Multi_8bits_U1|cout[3]            ; 1       ;
; num_disp~46                                   ; 1       ;
; num_disp~45                                   ; 1       ;
; num_disp~44                                   ; 1       ;
; num_disp~43                                   ; 1       ;
; num_disp~42                                   ; 1       ;
; Multi_8bits:Multi_8bits_U1|cout[2]            ; 1       ;
; num_disp~41                                   ; 1       ;
; num_disp~40                                   ; 1       ;
; num_disp~39                                   ; 1       ;
; num_disp~38                                   ; 1       ;
; num_disp~37                                   ; 1       ;
; Multi_8bits:Multi_8bits_U1|cout[1]            ; 1       ;
; num_disp[0]~35                                ; 1       ;
; num_disp[0]~34                                ; 1       ;
; num_disp[0]~33                                ; 1       ;
; num_disp[0]~32                                ; 1       ;
; num_disp[0]~31                                ; 1       ;
; num_disp~30                                   ; 1       ;
; num_disp[0]~28                                ; 1       ;
; num_disp[0]~27                                ; 1       ;
; num_disp~26                                   ; 1       ;
; num_disp~25                                   ; 1       ;
; num_disp[0]~23                                ; 1       ;
; num_disp[0]~21                                ; 1       ;
; num_disp[0]~20                                ; 1       ;
; num_disp[0]~18                                ; 1       ;
; num_disp[0]~17                                ; 1       ;
; num_disp~15                                   ; 1       ;
; num_disp~14                                   ; 1       ;
; num_disp[0]~10                                ; 1       ;
; num_disp[0]~9                                 ; 1       ;
; num_disp[0]~8                                 ; 1       ;
; Multi_8bits:Multi_8bits_U1|cout[0]            ; 1       ;
; clk_2ms~0                                     ; 1       ;
; Equal3~9                                      ; 1       ;
; Equal3~8                                      ; 1       ;
; Equal3~7                                      ; 1       ;
; Equal3~6                                      ; 1       ;
; Equal3~5                                      ; 1       ;
; Equal3~4                                      ; 1       ;
; Equal3~3                                      ; 1       ;
; Equal3~2                                      ; 1       ;
; Equal3~1                                      ; 1       ;
; flag_5~0                                      ; 1       ;
; flag_4~0                                      ; 1       ;
; flag_3[1]~1                                   ; 1       ;
; flag_3[0]~0                                   ; 1       ;
; cnt_seg~1                                     ; 1       ;
; cnt_seg~0                                     ; 1       ;
; flag_2[1]~1                                   ; 1       ;
; flag_2[0]~0                                   ; 1       ;
; WideOr5~0                                     ; 1       ;
; clk_200ms~0                                   ; 1       ;
; Equal2~8                                      ; 1       ;
; Equal2~7                                      ; 1       ;
; Equal2~6                                      ; 1       ;
; Equal2~5                                      ; 1       ;
; Equal2~4                                      ; 1       ;
; Equal2~3                                      ; 1       ;
; Equal2~2                                      ; 1       ;
; Equal2~1                                      ; 1       ;
; flag_1~0                                      ; 1       ;
; count[0]~3                                    ; 1       ;
; count[1]~2                                    ; 1       ;
; count[2]~1                                    ; 1       ;
; count[2]~0                                    ; 1       ;
; clk_8ms                                       ; 1       ;
; flag_6~0                                      ; 1       ;
; SEG_LED~13                                    ; 1       ;
; WideOr11~0                                    ; 1       ;
; WideOr12~0                                    ; 1       ;
; WideOr13~0                                    ; 1       ;
; SEG_LED~12                                    ; 1       ;
; WideOr14~0                                    ; 1       ;
; SEG_LED~10                                    ; 1       ;
; WideOr15~0                                    ; 1       ;
; SEG_LED~9                                     ; 1       ;
; WideOr16~0                                    ; 1       ;
; SEG_LED~8                                     ; 1       ;
; SEG_LED~6                                     ; 1       ;
; WideOr17~0                                    ; 1       ;
; SEG_LED~5                                     ; 1       ;
; SEG_NCS~19                                    ; 1       ;
; SEG_NCS~18                                    ; 1       ;
; SEG_NCS~17                                    ; 1       ;
; SEG_NCS~16                                    ; 1       ;
; SEG_NCS~15                                    ; 1       ;
; SEG_NCS~14                                    ; 1       ;
; SEG_NCS~13                                    ; 1       ;
; SEG_NCS~12                                    ; 1       ;
; SEG_NCS~11                                    ; 1       ;
; SEG_NCS~10                                    ; 1       ;
; SEG_NCS~9                                     ; 1       ;
; Decoder5~4                                    ; 1       ;
; SEG_NCS~7                                     ; 1       ;
; SEG_NCS~6                                     ; 1       ;
; clk_2ms                                       ; 1       ;
; SEG_NCS~5                                     ; 1       ;
; SEG_NCS~3                                     ; 1       ;
; SEG_NCS~0                                     ; 1       ;
; LED~25                                        ; 1       ;
; LED~24                                        ; 1       ;
; LED~23                                        ; 1       ;
; LED~22                                        ; 1       ;
; LED~21                                        ; 1       ;
; LED~20                                        ; 1       ;
; LED~19                                        ; 1       ;
; LED~18                                        ; 1       ;
; LED~16                                        ; 1       ;
; LED~15                                        ; 1       ;
; LED~14                                        ; 1       ;
; LED~13                                        ; 1       ;
; LED~11                                        ; 1       ;
; LED~10                                        ; 1       ;
; LED~8                                         ; 1       ;
; LED~6                                         ; 1       ;
; clk_200ms                                     ; 1       ;
; LED~4                                         ; 1       ;
; SEG_LED[7]~reg0                               ; 1       ;
; SEG_LED[6]~reg0                               ; 1       ;
; SEG_LED[5]~reg0                               ; 1       ;
; SEG_LED[4]~reg0                               ; 1       ;
; SEG_LED[3]~reg0                               ; 1       ;
; SEG_LED[2]~reg0                               ; 1       ;
; SEG_LED[1]~reg0                               ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg67[15]~25   ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg67[14]~24   ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg67[14]~23   ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg45[13]~25   ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg67[13]~22   ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg67[13]~21   ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg01[9]~25    ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg01[8]~24    ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg01[8]~23    ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg01[7]~22    ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg01[7]~21    ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg01[6]~20    ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg01[6]~19    ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg01[5]~18    ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg01[5]~17    ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg01[4]~16    ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg01[4]~15    ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg01[3]~14    ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg01[3]~13    ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg01[2]~12    ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg01[2]~11    ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg01[1]~10    ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg01[1]~9     ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg23[11]~25   ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg23[10]~24   ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg23[10]~23   ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg23[9]~22    ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg23[9]~21    ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg23[8]~20    ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg23[8]~19    ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg23[7]~18    ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg23[7]~17    ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg23[6]~16    ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg23[6]~15    ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg23[5]~14    ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg23[5]~13    ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg23[4]~12    ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg23[4]~11    ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg23[3]~10    ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg23[3]~9     ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg45[12]~24   ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg45[12]~23   ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg45[11]~22   ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg45[11]~21   ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg45[10]~20   ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg45[10]~19   ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg45[9]~18    ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg45[9]~17    ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg45[8]~16    ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg45[8]~15    ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg45[7]~14    ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg45[7]~13    ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg45[6]~12    ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg45[6]~11    ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg45[5]~10    ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg45[5]~9     ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg67[12]~20   ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg67[12]~19   ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg67[11]~18   ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg67[11]~17   ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg67[10]~16   ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg67[10]~15   ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg67[9]~14    ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg67[9]~13    ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg67[8]~12    ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg67[8]~11    ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg67[7]~10    ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg67[7]~9     ; 1       ;
; Multi_8bits:Multi_8bits_U1|Add0~60            ; 1       ;
; Multi_8bits:Multi_8bits_U1|Add0~59            ; 1       ;
; Multi_8bits:Multi_8bits_U1|Add0~58            ; 1       ;
; Multi_8bits:Multi_8bits_U1|Add0~57            ; 1       ;
; Multi_8bits:Multi_8bits_U1|Add0~56            ; 1       ;
; Multi_8bits:Multi_8bits_U1|Add0~55            ; 1       ;
; Multi_8bits:Multi_8bits_U1|Add0~54            ; 1       ;
; Multi_8bits:Multi_8bits_U1|Add0~53            ; 1       ;
; Multi_8bits:Multi_8bits_U1|Add0~52            ; 1       ;
; Multi_8bits:Multi_8bits_U1|Add0~51            ; 1       ;
; Multi_8bits:Multi_8bits_U1|Add0~50            ; 1       ;
; Multi_8bits:Multi_8bits_U1|Add0~49            ; 1       ;
; Multi_8bits:Multi_8bits_U1|Add0~48            ; 1       ;
; Multi_8bits:Multi_8bits_U1|Add0~47            ; 1       ;
; Multi_8bits:Multi_8bits_U1|Add0~46            ; 1       ;
; Multi_8bits:Multi_8bits_U1|Add0~45            ; 1       ;
; Multi_8bits:Multi_8bits_U1|Add0~44            ; 1       ;
; Multi_8bits:Multi_8bits_U1|Add0~43            ; 1       ;
; Multi_8bits:Multi_8bits_U1|Add0~42            ; 1       ;
; Multi_8bits:Multi_8bits_U1|Add0~41            ; 1       ;
; Multi_8bits:Multi_8bits_U1|Add0~40            ; 1       ;
; Multi_8bits:Multi_8bits_U1|Add0~39            ; 1       ;
; Multi_8bits:Multi_8bits_U1|Add0~38            ; 1       ;
; Multi_8bits:Multi_8bits_U1|Add0~37            ; 1       ;
; Multi_8bits:Multi_8bits_U1|Add0~36            ; 1       ;
; Multi_8bits:Multi_8bits_U1|Add0~35            ; 1       ;
; Multi_8bits:Multi_8bits_U1|Add0~34            ; 1       ;
; Multi_8bits:Multi_8bits_U1|Add0~33            ; 1       ;
; Multi_8bits:Multi_8bits_U1|Add0~32            ; 1       ;
; Multi_8bits:Multi_8bits_U1|Add0~31            ; 1       ;
; Multi_8bits:Multi_8bits_U1|Add0~30            ; 1       ;
; Multi_8bits:Multi_8bits_U1|Add0~29            ; 1       ;
; Multi_8bits:Multi_8bits_U1|Add0~28            ; 1       ;
; Multi_8bits:Multi_8bits_U1|Add0~27            ; 1       ;
; Multi_8bits:Multi_8bits_U1|Add0~26            ; 1       ;
; Multi_8bits:Multi_8bits_U1|Add0~25            ; 1       ;
; Multi_8bits:Multi_8bits_U1|Add0~24            ; 1       ;
; Multi_8bits:Multi_8bits_U1|Add0~23            ; 1       ;
; Multi_8bits:Multi_8bits_U1|Add0~22            ; 1       ;
; Multi_8bits:Multi_8bits_U1|Add0~21            ; 1       ;
; Multi_8bits:Multi_8bits_U1|Add0~20            ; 1       ;
; Multi_8bits:Multi_8bits_U1|Add0~19            ; 1       ;
; Multi_8bits:Multi_8bits_U1|Add0~18            ; 1       ;
; Multi_8bits:Multi_8bits_U1|Add0~17            ; 1       ;
; Multi_8bits:Multi_8bits_U1|Add0~16            ; 1       ;
; Multi_8bits:Multi_8bits_U1|Add0~15            ; 1       ;
; Multi_8bits:Multi_8bits_U1|Add0~14            ; 1       ;
; Multi_8bits:Multi_8bits_U1|Add0~13            ; 1       ;
; Multi_8bits:Multi_8bits_U1|Add0~12            ; 1       ;
; Multi_8bits:Multi_8bits_U1|Add0~11            ; 1       ;
; Multi_8bits:Multi_8bits_U1|Add0~10            ; 1       ;
; Multi_8bits:Multi_8bits_U1|Add0~9             ; 1       ;
; Multi_8bits:Multi_8bits_U1|Add0~8             ; 1       ;
; Multi_8bits:Multi_8bits_U1|Add0~7             ; 1       ;
; Multi_8bits:Multi_8bits_U1|Add0~6             ; 1       ;
; Multi_8bits:Multi_8bits_U1|Add0~5             ; 1       ;
; Multi_8bits:Multi_8bits_U1|Add0~4             ; 1       ;
; Multi_8bits:Multi_8bits_U1|Add0~3             ; 1       ;
; Multi_8bits:Multi_8bits_U1|Add0~1             ; 1       ;
; Add0~60                                       ; 1       ;
; Add0~59                                       ; 1       ;
; Add0~58                                       ; 1       ;
; Add0~57                                       ; 1       ;
; Add0~56                                       ; 1       ;
; Add0~55                                       ; 1       ;
; Add0~54                                       ; 1       ;
; Add0~53                                       ; 1       ;
; Add0~52                                       ; 1       ;
; Add0~51                                       ; 1       ;
; Add0~50                                       ; 1       ;
; Add0~49                                       ; 1       ;
; Add0~48                                       ; 1       ;
; Add0~47                                       ; 1       ;
; Add0~46                                       ; 1       ;
; Add0~45                                       ; 1       ;
; Add0~44                                       ; 1       ;
; Add0~43                                       ; 1       ;
; Add0~42                                       ; 1       ;
; Add0~41                                       ; 1       ;
; Add0~40                                       ; 1       ;
; Add0~39                                       ; 1       ;
; Add0~38                                       ; 1       ;
; Add0~37                                       ; 1       ;
; Add0~36                                       ; 1       ;
; Add0~35                                       ; 1       ;
; Add0~34                                       ; 1       ;
; Add0~33                                       ; 1       ;
; Add0~32                                       ; 1       ;
; Add0~31                                       ; 1       ;
; Add0~30                                       ; 1       ;
; Add0~29                                       ; 1       ;
; Add0~28                                       ; 1       ;
; Add0~27                                       ; 1       ;
; Add0~26                                       ; 1       ;
; Add0~25                                       ; 1       ;
; Add0~24                                       ; 1       ;
; Add0~23                                       ; 1       ;
; Add0~22                                       ; 1       ;
; Add0~21                                       ; 1       ;
; Add0~20                                       ; 1       ;
; Add0~19                                       ; 1       ;
; Add0~18                                       ; 1       ;
; Add0~17                                       ; 1       ;
; Add0~16                                       ; 1       ;
; Add0~15                                       ; 1       ;
; Add0~14                                       ; 1       ;
; Add0~13                                       ; 1       ;
; Add0~12                                       ; 1       ;
; Add0~11                                       ; 1       ;
; Add0~9                                        ; 1       ;
; Add0~7                                        ; 1       ;
; Add0~5                                        ; 1       ;
; Add0~3                                        ; 1       ;
; Add0~1                                        ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg4567[15]~28 ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg67[15]      ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg4567[14]~27 ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg4567[14]~26 ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg67[14]      ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg01[1]       ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg4567[13]~25 ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg4567[13]~24 ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg45[13]      ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg67[13]      ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg45[5]       ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg0123[12]~31 ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg0123[11]~30 ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg0123[11]~29 ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg0123[10]~28 ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg0123[10]~27 ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg0123[9]~26  ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg0123[9]~25  ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg0123[8]~24  ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg0123[8]~23  ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg0123[7]~22  ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg0123[7]~21  ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg0123[6]~20  ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg0123[6]~19  ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg0123[5]~18  ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg0123[5]~17  ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg0123[4]~16  ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg0123[4]~15  ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg0123[3]~14  ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg0123[3]~13  ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg0123[2]~12  ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg0123[2]~11  ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg01[2]       ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg01[3]       ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg23[3]       ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg01[4]       ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg23[4]       ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg01[5]       ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg23[5]       ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg01[6]       ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg23[6]       ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg01[7]       ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg23[7]       ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg01[8]       ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg23[8]       ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg01[9]       ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg23[9]       ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg23[10]      ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg23[11]      ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg4567[12]~23 ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg4567[12]~22 ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg4567[11]~21 ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg4567[11]~20 ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg4567[10]~19 ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg4567[10]~18 ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg4567[9]~17  ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg4567[9]~16  ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg4567[8]~15  ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg4567[8]~14  ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg4567[7]~13  ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg4567[7]~12  ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg4567[6]~11  ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg4567[6]~10  ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg45[6]       ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg45[7]       ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg67[7]       ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg45[8]       ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg67[8]       ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg45[9]       ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg67[9]       ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg45[10]      ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg67[10]      ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg45[11]      ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg67[11]      ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg45[12]      ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg67[12]      ; 1       ;
; Add1~60                                       ; 1       ;
; Add1~59                                       ; 1       ;
; Add1~58                                       ; 1       ;
; Add1~57                                       ; 1       ;
; Add1~56                                       ; 1       ;
; Add1~55                                       ; 1       ;
; Add1~54                                       ; 1       ;
; Add1~53                                       ; 1       ;
; Add1~52                                       ; 1       ;
; Add1~51                                       ; 1       ;
; Add1~50                                       ; 1       ;
; Add1~49                                       ; 1       ;
; Add1~48                                       ; 1       ;
; Add1~47                                       ; 1       ;
; Add1~46                                       ; 1       ;
; Add1~45                                       ; 1       ;
; Add1~44                                       ; 1       ;
; Add1~43                                       ; 1       ;
; Add1~42                                       ; 1       ;
; Add1~41                                       ; 1       ;
; Add1~40                                       ; 1       ;
; Add1~39                                       ; 1       ;
; Add1~38                                       ; 1       ;
; Add1~37                                       ; 1       ;
; Add1~36                                       ; 1       ;
; Add1~35                                       ; 1       ;
; Add1~34                                       ; 1       ;
; Add1~33                                       ; 1       ;
; Add1~32                                       ; 1       ;
; Add1~31                                       ; 1       ;
; Add1~30                                       ; 1       ;
; Add1~29                                       ; 1       ;
; Add1~28                                       ; 1       ;
; Add1~27                                       ; 1       ;
; Add1~26                                       ; 1       ;
; Add1~25                                       ; 1       ;
; Add1~24                                       ; 1       ;
; Add1~23                                       ; 1       ;
; Add1~22                                       ; 1       ;
; Add1~21                                       ; 1       ;
; Add1~20                                       ; 1       ;
; Add1~19                                       ; 1       ;
; Add1~18                                       ; 1       ;
; Add1~17                                       ; 1       ;
; Add1~16                                       ; 1       ;
; Add1~15                                       ; 1       ;
; Add1~14                                       ; 1       ;
; Add1~13                                       ; 1       ;
; Add1~12                                       ; 1       ;
; Add1~11                                       ; 1       ;
; Add1~10                                       ; 1       ;
; Add1~9                                        ; 1       ;
; Add1~7                                        ; 1       ;
; Add1~5                                        ; 1       ;
; Add1~3                                        ; 1       ;
; Add1~1                                        ; 1       ;
; y[7]~24                                       ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg0123[3]     ; 1       ;
; Multi_8bits:Multi_8bits_U1|cout[15]~34        ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg4567[15]    ; 1       ;
; x[7]~23                                       ; 1       ;
; y[6]~23                                       ; 1       ;
; y[6]~22                                       ; 1       ;
; Multi_8bits:Multi_8bits_U1|cout[14]~33        ; 1       ;
; Multi_8bits:Multi_8bits_U1|cout[14]~32        ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg4567[14]    ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg0123[2]     ; 1       ;
; x[6]~22                                       ; 1       ;
; x[6]~21                                       ; 1       ;
; y[5]~21                                       ; 1       ;
; y[5]~20                                       ; 1       ;
; Multi_8bits:Multi_8bits_U1|cout[13]~31        ; 1       ;
; Multi_8bits:Multi_8bits_U1|cout[13]~30        ; 1       ;
; Multi_8bits:Multi_8bits_U1|out_reg4567[13]    ; 1       ;
; x[5]~20                                       ; 1       ;
; x[5]~19                                       ; 1       ;
; y[4]~19                                       ; 1       ;
; y[4]~18                                       ; 1       ;
; y[3]~17                                       ; 1       ;
; y[3]~16                                       ; 1       ;
; y[2]~15                                       ; 1       ;
; y[2]~14                                       ; 1       ;
; y[1]~13                                       ; 1       ;
; y[1]~12                                       ; 1       ;
; y[0]~9                                        ; 1       ;
; y[0]~8                                        ; 1       ;
; Multi_8bits:Multi_8bits_U1|cout[12]~29        ; 1       ;
; Multi_8bits:Multi_8bits_U1|cout[12]~28        ; 1       ;
; Multi_8bits:Multi_8bits_U1|cout[11]~27        ; 1       ;
; Multi_8bits:Multi_8bits_U1|cout[11]~26        ; 1       ;
; Multi_8bits:Multi_8bits_U1|cout[10]~25        ; 1       ;
; Multi_8bits:Multi_8bits_U1|cout[10]~24        ; 1       ;
; Multi_8bits:Multi_8bits_U1|cout[9]~23         ; 1       ;
+-----------------------------------------------+---------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 678 / 32,401 ( 2 % )   ;
; C16 interconnects           ; 10 / 1,326 ( < 1 % )   ;
; C4 interconnects            ; 279 / 21,816 ( 1 % )   ;
; Direct links                ; 210 / 32,401 ( < 1 % ) ;
; Global clocks               ; 7 / 10 ( 70 % )        ;
; Local interconnects         ; 327 / 10,320 ( 3 % )   ;
; R24 interconnects           ; 10 / 1,289 ( < 1 % )   ;
; R4 interconnects            ; 284 / 28,186 ( 1 % )   ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 11.35) ; Number of LABs  (Total = 52) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 5                            ;
; 2                                           ; 3                            ;
; 3                                           ; 4                            ;
; 4                                           ; 1                            ;
; 5                                           ; 1                            ;
; 6                                           ; 0                            ;
; 7                                           ; 2                            ;
; 8                                           ; 0                            ;
; 9                                           ; 0                            ;
; 10                                          ; 1                            ;
; 11                                          ; 1                            ;
; 12                                          ; 1                            ;
; 13                                          ; 2                            ;
; 14                                          ; 4                            ;
; 15                                          ; 3                            ;
; 16                                          ; 24                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.87) ; Number of LABs  (Total = 52) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 32                           ;
; 1 Clock                            ; 40                           ;
; 1 Clock enable                     ; 15                           ;
; 1 Sync. clear                      ; 3                            ;
; 2 Clock enables                    ; 1                            ;
; 2 Clocks                           ; 6                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 18.38) ; Number of LABs  (Total = 52) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 5                            ;
; 3                                            ; 1                            ;
; 4                                            ; 3                            ;
; 5                                            ; 1                            ;
; 6                                            ; 2                            ;
; 7                                            ; 2                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 1                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 1                            ;
; 15                                           ; 1                            ;
; 16                                           ; 1                            ;
; 17                                           ; 0                            ;
; 18                                           ; 1                            ;
; 19                                           ; 1                            ;
; 20                                           ; 5                            ;
; 21                                           ; 1                            ;
; 22                                           ; 5                            ;
; 23                                           ; 1                            ;
; 24                                           ; 2                            ;
; 25                                           ; 1                            ;
; 26                                           ; 1                            ;
; 27                                           ; 1                            ;
; 28                                           ; 3                            ;
; 29                                           ; 1                            ;
; 30                                           ; 2                            ;
; 31                                           ; 2                            ;
; 32                                           ; 6                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 8.21) ; Number of LABs  (Total = 52) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 9                            ;
; 2                                               ; 2                            ;
; 3                                               ; 1                            ;
; 4                                               ; 1                            ;
; 5                                               ; 5                            ;
; 6                                               ; 1                            ;
; 7                                               ; 3                            ;
; 8                                               ; 3                            ;
; 9                                               ; 7                            ;
; 10                                              ; 3                            ;
; 11                                              ; 3                            ;
; 12                                              ; 3                            ;
; 13                                              ; 2                            ;
; 14                                              ; 0                            ;
; 15                                              ; 1                            ;
; 16                                              ; 8                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 12.58) ; Number of LABs  (Total = 52) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 1                            ;
; 3                                            ; 2                            ;
; 4                                            ; 6                            ;
; 5                                            ; 4                            ;
; 6                                            ; 3                            ;
; 7                                            ; 2                            ;
; 8                                            ; 3                            ;
; 9                                            ; 3                            ;
; 10                                           ; 0                            ;
; 11                                           ; 1                            ;
; 12                                           ; 4                            ;
; 13                                           ; 2                            ;
; 14                                           ; 1                            ;
; 15                                           ; 0                            ;
; 16                                           ; 2                            ;
; 17                                           ; 3                            ;
; 18                                           ; 3                            ;
; 19                                           ; 2                            ;
; 20                                           ; 2                            ;
; 21                                           ; 1                            ;
; 22                                           ; 0                            ;
; 23                                           ; 2                            ;
; 24                                           ; 1                            ;
; 25                                           ; 0                            ;
; 26                                           ; 1                            ;
; 27                                           ; 2                            ;
; 28                                           ; 0                            ;
; 29                                           ; 0                            ;
; 30                                           ; 0                            ;
; 31                                           ; 0                            ;
; 32                                           ; 0                            ;
; 33                                           ; 0                            ;
; 34                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 31        ; 0            ; 31        ; 0            ; 0            ; 31        ; 31        ; 0            ; 31        ; 31        ; 0            ; 22           ; 0            ; 0            ; 9            ; 0            ; 22           ; 9            ; 0            ; 0            ; 0            ; 22           ; 0            ; 0            ; 0            ; 0            ; 0            ; 31        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 31           ; 0         ; 31           ; 31           ; 0         ; 0         ; 31           ; 0         ; 0         ; 31           ; 9            ; 31           ; 31           ; 22           ; 31           ; 9            ; 22           ; 31           ; 31           ; 31           ; 9            ; 31           ; 31           ; 31           ; 31           ; 31           ; 0         ; 31           ; 31           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; LED[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[4]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[5]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[6]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[7]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[8]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG_NCS[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG_NCS[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG_NCS[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG_NCS[4]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG_NCS[5]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG_NCS[6]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG_LED[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG_LED[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG_LED[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG_LED[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG_LED[4]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG_LED[5]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG_LED[6]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG_LED[7]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Rst_n              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLK_50M            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BUT[6]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BUT[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BUT[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BUT[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BUT[4]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BUT[5]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BUT[7]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+----------------------------------------------------------------------------------+
; Fitter Device Options                                                            ;
+------------------------------------------------------------------+---------------+
; Option                                                           ; Setting       ;
+------------------------------------------------------------------+---------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off           ;
; Enable device-wide reset (DEV_CLRn)                              ; Off           ;
; Enable device-wide output enable (DEV_OE)                        ; Off           ;
; Enable INIT_DONE output                                          ; Off           ;
; Configuration scheme                                             ; Active Serial ;
; Error detection CRC                                              ; Off           ;
; Enable open drain on CRC_ERROR pin                               ; Off           ;
; Enable input tri-state on active configuration pins in user mode ; Off           ;
; Configuration Voltage Level                                      ; Auto          ;
; Force Configuration Voltage Level                                ; Off           ;
; nCEO                                                             ; Unreserved    ;
; Data[0]                                                          ; Unreserved    ;
; Data[1]/ASDO                                                     ; Unreserved    ;
; Data[7..2]                                                       ; Unreserved    ;
; FLASH_nCE/nCSO                                                   ; Unreserved    ;
; Other Active Parallel pins                                       ; Unreserved    ;
; DCLK                                                             ; Unreserved    ;
; Base pin-out file on sameframe device                            ; Off           ;
+------------------------------------------------------------------+---------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; -40 C ;
; High Junction Temperature ; 125 C ;
+---------------------------+--------+


+--------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                            ;
+-----------------+------------------------------------+-------------------+
; Source Clock(s) ; Destination Clock(s)               ; Delay Added in ns ;
+-----------------+------------------------------------+-------------------+
; clk_400ms       ; Multi_8bits:Multi_8bits_U1|clk_5ms ; 39.1              ;
; CLK_50M         ; CLK_50M                            ; 9.1               ;
+-----------------+------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                        ;
+----------------------------------------+-----------------------------------------+-------------------+
; Source Register                        ; Destination Register                    ; Delay Added in ns ;
+----------------------------------------+-----------------------------------------+-------------------+
; clk_8ms                                ; clk_8ms                                 ; 1.833             ;
; Multi_8bits:Multi_8bits_U1|clk_5ms     ; Multi_8bits:Multi_8bits_U1|clk_5ms      ; 1.832             ;
; clk_200ms                              ; clk_200ms                               ; 1.832             ;
; clk_400ms                              ; clk_400ms                               ; 1.832             ;
; clk_2ms                                ; clk_2ms                                 ; 1.814             ;
; clk_cnt_2ms[31]                        ; clk_2ms                                 ; 0.757             ;
; clk_cnt_2ms[30]                        ; clk_2ms                                 ; 0.757             ;
; clk_cnt_2ms[29]                        ; clk_2ms                                 ; 0.757             ;
; clk_cnt_2ms[28]                        ; clk_2ms                                 ; 0.757             ;
; clk_cnt_2ms[27]                        ; clk_2ms                                 ; 0.757             ;
; clk_cnt_2ms[26]                        ; clk_2ms                                 ; 0.757             ;
; clk_cnt_2ms[25]                        ; clk_2ms                                 ; 0.757             ;
; clk_cnt_2ms[24]                        ; clk_2ms                                 ; 0.757             ;
; clk_cnt_2ms[23]                        ; clk_2ms                                 ; 0.757             ;
; clk_cnt_2ms[22]                        ; clk_2ms                                 ; 0.757             ;
; clk_cnt_2ms[21]                        ; clk_2ms                                 ; 0.757             ;
; clk_cnt_2ms[20]                        ; clk_2ms                                 ; 0.757             ;
; clk_cnt_2ms[19]                        ; clk_2ms                                 ; 0.757             ;
; clk_cnt_2ms[18]                        ; clk_2ms                                 ; 0.757             ;
; clk_cnt_2ms[17]                        ; clk_2ms                                 ; 0.757             ;
; clk_cnt_2ms[16]                        ; clk_2ms                                 ; 0.757             ;
; clk_cnt_2ms[15]                        ; clk_2ms                                 ; 0.757             ;
; clk_cnt_2ms[14]                        ; clk_2ms                                 ; 0.757             ;
; clk_cnt_2ms[13]                        ; clk_2ms                                 ; 0.757             ;
; clk_cnt_2ms[12]                        ; clk_2ms                                 ; 0.757             ;
; clk_cnt_2ms[11]                        ; clk_2ms                                 ; 0.757             ;
; clk_cnt_2ms[9]                         ; clk_2ms                                 ; 0.757             ;
; clk_cnt_2ms[8]                         ; clk_2ms                                 ; 0.757             ;
; clk_cnt_2ms[10]                        ; clk_2ms                                 ; 0.757             ;
; clk_cnt_2ms[6]                         ; clk_2ms                                 ; 0.757             ;
; clk_cnt_2ms[7]                         ; clk_2ms                                 ; 0.757             ;
; clk_cnt_2ms[5]                         ; clk_2ms                                 ; 0.757             ;
; clk_cnt_2ms[4]                         ; clk_2ms                                 ; 0.757             ;
; cnt_200ms[3]                           ; clk_2ms                                 ; 0.757             ;
; cnt_200ms[2]                           ; clk_2ms                                 ; 0.757             ;
; cnt_200ms[0]                           ; clk_2ms                                 ; 0.757             ;
; cnt_200ms[1]                           ; clk_2ms                                 ; 0.757             ;
; x[7]                                   ; Multi_8bits:Multi_8bits_U1|out_reg7[14] ; 0.696             ;
; x[5]                                   ; Multi_8bits:Multi_8bits_U1|out_reg3[8]  ; 0.696             ;
; x[1]                                   ; Multi_8bits:Multi_8bits_U1|out_reg7[8]  ; 0.696             ;
; x[4]                                   ; Multi_8bits:Multi_8bits_U1|out_reg7[11] ; 0.696             ;
; y[5]                                   ; Multi_8bits:Multi_8bits_U1|out_reg5[10] ; 0.687             ;
; y[3]                                   ; Multi_8bits:Multi_8bits_U1|out_reg3[5]  ; 0.687             ;
; y[6]                                   ; Multi_8bits:Multi_8bits_U1|out_reg6[13] ; 0.684             ;
; cnt[31]                                ; clk_400ms                               ; 0.608             ;
; cnt[30]                                ; clk_400ms                               ; 0.608             ;
; cnt[29]                                ; clk_400ms                               ; 0.608             ;
; cnt[28]                                ; clk_400ms                               ; 0.608             ;
; cnt[27]                                ; clk_400ms                               ; 0.608             ;
; cnt[26]                                ; clk_400ms                               ; 0.608             ;
; cnt[24]                                ; clk_400ms                               ; 0.608             ;
; cnt[25]                                ; clk_400ms                               ; 0.608             ;
; cnt[23]                                ; clk_400ms                               ; 0.608             ;
; cnt[21]                                ; clk_400ms                               ; 0.608             ;
; cnt[20]                                ; clk_400ms                               ; 0.608             ;
; cnt[22]                                ; clk_400ms                               ; 0.608             ;
; cnt[19]                                ; clk_400ms                               ; 0.608             ;
; cnt[18]                                ; clk_400ms                               ; 0.608             ;
; cnt[16]                                ; clk_400ms                               ; 0.608             ;
; cnt[17]                                ; clk_400ms                               ; 0.608             ;
; cnt[15]                                ; clk_400ms                               ; 0.608             ;
; cnt[13]                                ; clk_400ms                               ; 0.608             ;
; cnt[14]                                ; clk_400ms                               ; 0.608             ;
; cnt[12]                                ; clk_400ms                               ; 0.608             ;
; cnt[11]                                ; clk_400ms                               ; 0.608             ;
; cnt[10]                                ; clk_400ms                               ; 0.608             ;
; cnt[9]                                 ; clk_400ms                               ; 0.608             ;
; cnt[7]                                 ; clk_400ms                               ; 0.608             ;
; cnt_200ms[6]                           ; clk_400ms                               ; 0.608             ;
; cnt[8]                                 ; clk_400ms                               ; 0.608             ;
; cnt_200ms[5]                           ; clk_400ms                               ; 0.608             ;
; cnt_200ms[4]                           ; clk_400ms                               ; 0.608             ;
; y[4]                                   ; Multi_8bits:Multi_8bits_U1|out_reg4[4]  ; 0.550             ;
; y[1]                                   ; Multi_8bits:Multi_8bits_U1|out_reg1[6]  ; 0.550             ;
; x[6]                                   ; Multi_8bits:Multi_8bits_U1|out_reg7[13] ; 0.543             ;
; y[2]                                   ; Multi_8bits:Multi_8bits_U1|out_reg2[8]  ; 0.542             ;
; x[3]                                   ; Multi_8bits:Multi_8bits_U1|out_reg2[5]  ; 0.542             ;
; y[7]                                   ; Multi_8bits:Multi_8bits_U1|out_reg7[12] ; 0.534             ;
; Multi_8bits:Multi_8bits_U1|clk_cnt[30] ; Multi_8bits:Multi_8bits_U1|clk_5ms      ; 0.520             ;
; Multi_8bits:Multi_8bits_U1|clk_cnt[29] ; Multi_8bits:Multi_8bits_U1|clk_5ms      ; 0.520             ;
; Multi_8bits:Multi_8bits_U1|clk_cnt[28] ; Multi_8bits:Multi_8bits_U1|clk_5ms      ; 0.520             ;
; Multi_8bits:Multi_8bits_U1|clk_cnt[27] ; Multi_8bits:Multi_8bits_U1|clk_5ms      ; 0.520             ;
; Multi_8bits:Multi_8bits_U1|clk_cnt[31] ; Multi_8bits:Multi_8bits_U1|clk_5ms      ; 0.520             ;
; Multi_8bits:Multi_8bits_U1|clk_cnt[26] ; Multi_8bits:Multi_8bits_U1|clk_5ms      ; 0.520             ;
; Multi_8bits:Multi_8bits_U1|clk_cnt[25] ; Multi_8bits:Multi_8bits_U1|clk_5ms      ; 0.520             ;
; Multi_8bits:Multi_8bits_U1|clk_cnt[24] ; Multi_8bits:Multi_8bits_U1|clk_5ms      ; 0.520             ;
; Multi_8bits:Multi_8bits_U1|clk_cnt[23] ; Multi_8bits:Multi_8bits_U1|clk_5ms      ; 0.520             ;
; Multi_8bits:Multi_8bits_U1|clk_cnt[22] ; Multi_8bits:Multi_8bits_U1|clk_5ms      ; 0.520             ;
; Multi_8bits:Multi_8bits_U1|clk_cnt[21] ; Multi_8bits:Multi_8bits_U1|clk_5ms      ; 0.520             ;
; Multi_8bits:Multi_8bits_U1|clk_cnt[20] ; Multi_8bits:Multi_8bits_U1|clk_5ms      ; 0.520             ;
; Multi_8bits:Multi_8bits_U1|clk_cnt[19] ; Multi_8bits:Multi_8bits_U1|clk_5ms      ; 0.520             ;
; Multi_8bits:Multi_8bits_U1|clk_cnt[18] ; Multi_8bits:Multi_8bits_U1|clk_5ms      ; 0.520             ;
; Multi_8bits:Multi_8bits_U1|clk_cnt[16] ; Multi_8bits:Multi_8bits_U1|clk_5ms      ; 0.520             ;
; Multi_8bits:Multi_8bits_U1|clk_cnt[15] ; Multi_8bits:Multi_8bits_U1|clk_5ms      ; 0.520             ;
; Multi_8bits:Multi_8bits_U1|clk_cnt[17] ; Multi_8bits:Multi_8bits_U1|clk_5ms      ; 0.520             ;
; Multi_8bits:Multi_8bits_U1|clk_cnt[14] ; Multi_8bits:Multi_8bits_U1|clk_5ms      ; 0.520             ;
; Multi_8bits:Multi_8bits_U1|clk_cnt[13] ; Multi_8bits:Multi_8bits_U1|clk_5ms      ; 0.520             ;
; Multi_8bits:Multi_8bits_U1|clk_cnt[11] ; Multi_8bits:Multi_8bits_U1|clk_5ms      ; 0.520             ;
; Multi_8bits:Multi_8bits_U1|clk_cnt[12] ; Multi_8bits:Multi_8bits_U1|clk_5ms      ; 0.520             ;
; Multi_8bits:Multi_8bits_U1|clk_cnt[10] ; Multi_8bits:Multi_8bits_U1|clk_5ms      ; 0.520             ;
+----------------------------------------+-----------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (119006): Selected device EP4CE6E22A7 for design "main"
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 125 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10E22A7 is compatible
    Info (176445): Device EP4CE10E22C7 is compatible
    Info (176445): Device EP4CE10E22I7 is compatible
    Info (176445): Device EP4CE6E22C7 is compatible
    Info (176445): Device EP4CE6E22I7 is compatible
    Info (176445): Device EP4CE15E22C7 is compatible
    Info (176445): Device EP4CE15E22I7 is compatible
    Info (176445): Device EP4CE22E22A7 is compatible
    Info (176445): Device EP4CE22E22C7 is compatible
    Info (176445): Device EP4CE22E22I7 is compatible
Info (169141): DATA[0] dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (332012): Synopsys Design Constraints File file not found: 'main.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node CLK_50M~input (placed in PIN 23 (CLK1, DIFFCLK_0n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node Multi_8bits:Multi_8bits_U1|clk_5ms 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node Multi_8bits:Multi_8bits_U1|clk_5ms~0
Info (176353): Automatically promoted node clk_8ms 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node clk_8ms~0
Info (176353): Automatically promoted node clk_2ms 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node clk_2ms~0
Info (176353): Automatically promoted node clk_400ms 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node clk_400ms~0
Info (176353): Automatically promoted node clk_200ms 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node clk_200ms~0
Info (176353): Automatically promoted node Rst_n~input (placed in PIN 30 (DIFFIO_L8p, DQS1L/CQ1L#,DPCLK1))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G1
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node Multi_8bits:Multi_8bits_U1|out_reg4567[12]
        Info (176357): Destination node Multi_8bits:Multi_8bits_U1|out_reg0123[12]
        Info (176357): Destination node Multi_8bits:Multi_8bits_U1|out_reg0123[4]
        Info (176357): Destination node Multi_8bits:Multi_8bits_U1|out_reg4567[8]
        Info (176357): Destination node Multi_8bits:Multi_8bits_U1|out_reg0123[8]
        Info (176357): Destination node Multi_8bits:Multi_8bits_U1|out_reg4567[13]
        Info (176357): Destination node Multi_8bits:Multi_8bits_U1|out_reg0123[5]
        Info (176357): Destination node Multi_8bits:Multi_8bits_U1|out_reg4567[9]
        Info (176357): Destination node Multi_8bits:Multi_8bits_U1|out_reg0123[9]
        Info (176357): Destination node Multi_8bits:Multi_8bits_U1|out_reg0123[2]
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "BUT[8]" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 2% of the available device resources in the region that extends from location X11_Y12 to location X22_Y24
Info (170194): Fitter routing operations ending: elapsed time is 00:00:02
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 1.02 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (144001): Generated suppressed messages file C:/Users/92881/Desktop/20182334014/main/output_files/main.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 5310 megabytes
    Info: Processing ended: Thu Sep 03 11:13:59 2020
    Info: Elapsed time: 00:00:08
    Info: Total CPU time (on all processors): 00:00:10


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/92881/Desktop/20182334014/main/output_files/main.fit.smsg.


