created: 20221207081253925
creator: lzq
modified: 20221207081931307
modifier: lzq
tags: 存储器
title: 内存模块
type: text/vnd.tiddlywiki

[[DRAM芯片]]封装在内存模块中

要取出//内存地址A//处的一个字，内存控制器需要将//内存地址A//转换成为一个超单元地址(i,j)

并将它发送到内存模块，然后内存模块再将i和j广播到每一个DRAM。

作为响应，每个DRAM输出它的(i,j)超单元的8位内容。

模块中的电路收集这些输入，并把他们合并成为一个64位的字，再返回给内存控制器。

通过将多个''内存模块''连接到内存控制器，就能够聚合成[[主存]]