
===========================================================================
report_checks -path_delay min (Hold)
============================================================================

======================= Slowest Corner ===================================

Startpoint: Di[17] (input port clocked by CLK)
Endpoint: BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[2].B.BIT[1].genblk1.FF
          (rising edge-triggered flip-flop clocked by CLK)
Path Group: CLK
Path Type: min
Corner: ss

Fanout     Cap    Slew   Delay    Time   Description
-----------------------------------------------------------------------------
                          0.00    0.00   clock CLK (rise edge)
                          0.00    0.00   clock network delay (propagated)
                          5.00    5.00 v input external delay
                  0.21    0.14    5.14 v Di[17] (in)
     4    0.05                           Di[17] (net)
                  0.21    0.00    5.14 v BLOCK[1].RAM128.DIBUF[17]/A (sky130_fd_sc_hd__clkbuf_16)
                  0.21    0.43    5.57 v BLOCK[1].RAM128.DIBUF[17]/X (sky130_fd_sc_hd__clkbuf_16)
     8    0.19                           BLOCK[1].RAM128.BLOCK[0].RAM32.Di[17] (net)
                  0.21    0.01    5.58 v BLOCK[1].RAM128.BLOCK[1].RAM32.DIBUF[17]/A (sky130_fd_sc_hd__clkbuf_16)
                  0.22    0.44    6.02 v BLOCK[1].RAM128.BLOCK[1].RAM32.DIBUF[17]/X (sky130_fd_sc_hd__clkbuf_16)
    64    0.20                           BLOCK[1].RAM128.BLOCK[1].RAM32.Di_buf[17] (net)
                  0.22    0.01    6.03 v BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[2].B.BIT[1].genblk1.FF/D (sky130_fd_sc_hd__dfxtp_1)
                                  6.03   data arrival time

                          0.00    0.00   clock CLK (rise edge)
                          0.00    0.00   clock source latency
                  0.54    0.40    0.40 ^ CLK (in)
     4    0.08                           CLK (net)
                  0.54    0.00    0.40 ^ BLOCK[1].RAM128.CLKBUF/A (sky130_fd_sc_hd__clkbuf_4)
                  3.75    3.03    3.43 ^ BLOCK[1].RAM128.CLKBUF/X (sky130_fd_sc_hd__clkbuf_4)
   264    0.83                           BLOCK[1].RAM128.BLOCK[0].RAM32.CLK (net)
                  3.78    0.29    3.72 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.CLKBUF/A (sky130_fd_sc_hd__clkbuf_2)
                  0.17    1.06    4.78 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.CLKBUF/X (sky130_fd_sc_hd__clkbuf_2)
     4    0.01                           BLOCK[1].RAM128.BLOCK[1].RAM32.CLK_buf (net)
                  0.17    0.00    4.78 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.CLKBUF/A (sky130_fd_sc_hd__clkbuf_2)
                  0.18    0.34    5.11 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.CLKBUF/X (sky130_fd_sc_hd__clkbuf_2)
     8    0.02                           BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.CLK_buf (net)
                  0.18    0.00    5.12 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.CLKBUF/A (sky130_fd_sc_hd__clkbuf_1)
                  1.79    1.48    6.60 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.CLKBUF/X (sky130_fd_sc_hd__clkbuf_1)
     8    0.10                           BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[0].B.CLK (net)
                  1.79    0.00    6.60 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[2].B.genblk1.CG/CLK (sky130_fd_sc_hd__dlclkp_1)
                  0.40    0.97    7.58 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[2].B.genblk1.CG/GCLK (sky130_fd_sc_hd__dlclkp_1)
     8    0.02                           BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[2].B.GCLK (net)
                  0.40    0.00    7.58 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[2].B.BIT[1].genblk1.FF/CLK (sky130_fd_sc_hd__dfxtp_1)
                          0.00    7.58   clock reconvergence pessimism
                         -0.08    7.49   library hold time
                                  7.49   data required time
-----------------------------------------------------------------------------
                                  7.49   data required time
                                 -6.03   data arrival time
-----------------------------------------------------------------------------
                                 -1.46   slack (VIOLATED)


Startpoint: Di[22] (input port clocked by CLK)
Endpoint: BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[2].B.BIT[6].genblk1.FF
          (rising edge-triggered flip-flop clocked by CLK)
Path Group: CLK
Path Type: min
Corner: ss

Fanout     Cap    Slew   Delay    Time   Description
-----------------------------------------------------------------------------
                          0.00    0.00   clock CLK (rise edge)
                          0.00    0.00   clock network delay (propagated)
                          5.00    5.00 v input external delay
                  0.23    0.15    5.15 v Di[22] (in)
     4    0.05                           Di[22] (net)
                  0.23    0.00    5.15 v BLOCK[1].RAM128.DIBUF[22]/A (sky130_fd_sc_hd__clkbuf_16)
                  0.20    0.41    5.56 v BLOCK[1].RAM128.DIBUF[22]/X (sky130_fd_sc_hd__clkbuf_16)
     8    0.16                           BLOCK[1].RAM128.BLOCK[0].RAM32.Di[22] (net)
                  0.20    0.03    5.59 v BLOCK[1].RAM128.BLOCK[1].RAM32.DIBUF[22]/A (sky130_fd_sc_hd__clkbuf_16)
                  0.22    0.43    6.02 v BLOCK[1].RAM128.BLOCK[1].RAM32.DIBUF[22]/X (sky130_fd_sc_hd__clkbuf_16)
    64    0.20                           BLOCK[1].RAM128.BLOCK[1].RAM32.Di_buf[22] (net)
                  0.22    0.01    6.03 v BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[2].B.BIT[6].genblk1.FF/D (sky130_fd_sc_hd__dfxtp_1)
                                  6.03   data arrival time

                          0.00    0.00   clock CLK (rise edge)
                          0.00    0.00   clock source latency
                  0.54    0.40    0.40 ^ CLK (in)
     4    0.08                           CLK (net)
                  0.54    0.00    0.40 ^ BLOCK[1].RAM128.CLKBUF/A (sky130_fd_sc_hd__clkbuf_4)
                  3.75    3.03    3.43 ^ BLOCK[1].RAM128.CLKBUF/X (sky130_fd_sc_hd__clkbuf_4)
   264    0.83                           BLOCK[1].RAM128.BLOCK[0].RAM32.CLK (net)
                  3.78    0.29    3.72 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.CLKBUF/A (sky130_fd_sc_hd__clkbuf_2)
                  0.17    1.06    4.78 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.CLKBUF/X (sky130_fd_sc_hd__clkbuf_2)
     4    0.01                           BLOCK[1].RAM128.BLOCK[1].RAM32.CLK_buf (net)
                  0.17    0.00    4.78 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.CLKBUF/A (sky130_fd_sc_hd__clkbuf_2)
                  0.18    0.34    5.11 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.CLKBUF/X (sky130_fd_sc_hd__clkbuf_2)
     8    0.02                           BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.CLK_buf (net)
                  0.18    0.00    5.12 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.CLKBUF/A (sky130_fd_sc_hd__clkbuf_1)
                  1.79    1.48    6.60 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.CLKBUF/X (sky130_fd_sc_hd__clkbuf_1)
     8    0.10                           BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[0].B.CLK (net)
                  1.79    0.00    6.60 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[2].B.genblk1.CG/CLK (sky130_fd_sc_hd__dlclkp_1)
                  0.40    0.97    7.58 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[2].B.genblk1.CG/GCLK (sky130_fd_sc_hd__dlclkp_1)
     8    0.02                           BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[2].B.GCLK (net)
                  0.40    0.00    7.58 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[2].B.BIT[6].genblk1.FF/CLK (sky130_fd_sc_hd__dfxtp_1)
                          0.00    7.58   clock reconvergence pessimism
                         -0.08    7.49   library hold time
                                  7.49   data required time
-----------------------------------------------------------------------------
                                  7.49   data required time
                                 -6.03   data arrival time
-----------------------------------------------------------------------------
                                 -1.46   slack (VIOLATED)


Startpoint: Di[16] (input port clocked by CLK)
Endpoint: BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[2].B.BIT[0].genblk1.FF
          (rising edge-triggered flip-flop clocked by CLK)
Path Group: CLK
Path Type: min
Corner: ss

Fanout     Cap    Slew   Delay    Time   Description
-----------------------------------------------------------------------------
                          0.00    0.00   clock CLK (rise edge)
                          0.00    0.00   clock network delay (propagated)
                          5.00    5.00 v input external delay
                  0.22    0.15    5.15 v Di[16] (in)
     4    0.05                           Di[16] (net)
                  0.22    0.00    5.15 v BLOCK[1].RAM128.DIBUF[16]/A (sky130_fd_sc_hd__clkbuf_16)
                  0.21    0.42    5.57 v BLOCK[1].RAM128.DIBUF[16]/X (sky130_fd_sc_hd__clkbuf_16)
     8    0.18                           BLOCK[1].RAM128.BLOCK[0].RAM32.Di[16] (net)
                  0.21    0.02    5.59 v BLOCK[1].RAM128.BLOCK[1].RAM32.DIBUF[16]/A (sky130_fd_sc_hd__clkbuf_16)
                  0.22    0.44    6.03 v BLOCK[1].RAM128.BLOCK[1].RAM32.DIBUF[16]/X (sky130_fd_sc_hd__clkbuf_16)
    64    0.20                           BLOCK[1].RAM128.BLOCK[1].RAM32.Di_buf[16] (net)
                  0.22    0.00    6.03 v BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[2].B.BIT[0].genblk1.FF/D (sky130_fd_sc_hd__dfxtp_1)
                                  6.03   data arrival time

                          0.00    0.00   clock CLK (rise edge)
                          0.00    0.00   clock source latency
                  0.54    0.40    0.40 ^ CLK (in)
     4    0.08                           CLK (net)
                  0.54    0.00    0.40 ^ BLOCK[1].RAM128.CLKBUF/A (sky130_fd_sc_hd__clkbuf_4)
                  3.75    3.03    3.43 ^ BLOCK[1].RAM128.CLKBUF/X (sky130_fd_sc_hd__clkbuf_4)
   264    0.83                           BLOCK[1].RAM128.BLOCK[0].RAM32.CLK (net)
                  3.78    0.29    3.72 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.CLKBUF/A (sky130_fd_sc_hd__clkbuf_2)
                  0.17    1.06    4.78 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.CLKBUF/X (sky130_fd_sc_hd__clkbuf_2)
     4    0.01                           BLOCK[1].RAM128.BLOCK[1].RAM32.CLK_buf (net)
                  0.17    0.00    4.78 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.CLKBUF/A (sky130_fd_sc_hd__clkbuf_2)
                  0.18    0.34    5.11 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.CLKBUF/X (sky130_fd_sc_hd__clkbuf_2)
     8    0.02                           BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.CLK_buf (net)
                  0.18    0.00    5.12 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.CLKBUF/A (sky130_fd_sc_hd__clkbuf_1)
                  1.79    1.48    6.60 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.CLKBUF/X (sky130_fd_sc_hd__clkbuf_1)
     8    0.10                           BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[0].B.CLK (net)
                  1.79    0.00    6.60 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[2].B.genblk1.CG/CLK (sky130_fd_sc_hd__dlclkp_1)
                  0.40    0.97    7.58 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[2].B.genblk1.CG/GCLK (sky130_fd_sc_hd__dlclkp_1)
     8    0.02                           BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[2].B.GCLK (net)
                  0.40    0.00    7.58 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[2].B.BIT[0].genblk1.FF/CLK (sky130_fd_sc_hd__dfxtp_1)
                          0.00    7.58   clock reconvergence pessimism
                         -0.08    7.49   library hold time
                                  7.49   data required time
-----------------------------------------------------------------------------
                                  7.49   data required time
                                 -6.03   data arrival time
-----------------------------------------------------------------------------
                                 -1.46   slack (VIOLATED)


Startpoint: Di[21] (input port clocked by CLK)
Endpoint: BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[2].B.BIT[5].genblk1.FF
          (rising edge-triggered flip-flop clocked by CLK)
Path Group: CLK
Path Type: min
Corner: ss

Fanout     Cap    Slew   Delay    Time   Description
-----------------------------------------------------------------------------
                          0.00    0.00   clock CLK (rise edge)
                          0.00    0.00   clock network delay (propagated)
                          5.00    5.00 v input external delay
                  0.23    0.16    5.16 v Di[21] (in)
     4    0.05                           Di[21] (net)
                  0.24    0.00    5.16 v BLOCK[1].RAM128.DIBUF[21]/A (sky130_fd_sc_hd__clkbuf_16)
                  0.19    0.41    5.57 v BLOCK[1].RAM128.DIBUF[21]/X (sky130_fd_sc_hd__clkbuf_16)
     8    0.16                           BLOCK[1].RAM128.BLOCK[0].RAM32.Di[21] (net)
                  0.20    0.02    5.60 v BLOCK[1].RAM128.BLOCK[1].RAM32.DIBUF[21]/A (sky130_fd_sc_hd__clkbuf_16)
                  0.22    0.43    6.03 v BLOCK[1].RAM128.BLOCK[1].RAM32.DIBUF[21]/X (sky130_fd_sc_hd__clkbuf_16)
    64    0.20                           BLOCK[1].RAM128.BLOCK[1].RAM32.Di_buf[21] (net)
                  0.22    0.01    6.04 v BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[2].B.BIT[5].genblk1.FF/D (sky130_fd_sc_hd__dfxtp_1)
                                  6.04   data arrival time

                          0.00    0.00   clock CLK (rise edge)
                          0.00    0.00   clock source latency
                  0.54    0.40    0.40 ^ CLK (in)
     4    0.08                           CLK (net)
                  0.54    0.00    0.40 ^ BLOCK[1].RAM128.CLKBUF/A (sky130_fd_sc_hd__clkbuf_4)
                  3.75    3.03    3.43 ^ BLOCK[1].RAM128.CLKBUF/X (sky130_fd_sc_hd__clkbuf_4)
   264    0.83                           BLOCK[1].RAM128.BLOCK[0].RAM32.CLK (net)
                  3.78    0.29    3.72 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.CLKBUF/A (sky130_fd_sc_hd__clkbuf_2)
                  0.17    1.06    4.78 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.CLKBUF/X (sky130_fd_sc_hd__clkbuf_2)
     4    0.01                           BLOCK[1].RAM128.BLOCK[1].RAM32.CLK_buf (net)
                  0.17    0.00    4.78 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.CLKBUF/A (sky130_fd_sc_hd__clkbuf_2)
                  0.18    0.34    5.11 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.CLKBUF/X (sky130_fd_sc_hd__clkbuf_2)
     8    0.02                           BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.CLK_buf (net)
                  0.18    0.00    5.12 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.CLKBUF/A (sky130_fd_sc_hd__clkbuf_1)
                  1.79    1.48    6.60 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.CLKBUF/X (sky130_fd_sc_hd__clkbuf_1)
     8    0.10                           BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[0].B.CLK (net)
                  1.79    0.00    6.60 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[2].B.genblk1.CG/CLK (sky130_fd_sc_hd__dlclkp_1)
                  0.40    0.97    7.58 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[2].B.genblk1.CG/GCLK (sky130_fd_sc_hd__dlclkp_1)
     8    0.02                           BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[2].B.GCLK (net)
                  0.40    0.00    7.58 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[2].B.BIT[5].genblk1.FF/CLK (sky130_fd_sc_hd__dfxtp_1)
                          0.00    7.58   clock reconvergence pessimism
                         -0.08    7.49   library hold time
                                  7.49   data required time
-----------------------------------------------------------------------------
                                  7.49   data required time
                                 -6.04   data arrival time
-----------------------------------------------------------------------------
                                 -1.45   slack (VIOLATED)


Startpoint: Di[2] (input port clocked by CLK)
Endpoint: BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[0].B.BIT[2].genblk1.FF
          (rising edge-triggered flip-flop clocked by CLK)
Path Group: CLK
Path Type: min
Corner: ss

Fanout     Cap    Slew   Delay    Time   Description
-----------------------------------------------------------------------------
                          0.00    0.00   clock CLK (rise edge)
                          0.00    0.00   clock network delay (propagated)
                          5.00    5.00 v input external delay
                  0.29    0.20    5.20 v Di[2] (in)
     4    0.07                           Di[2] (net)
                  0.30    0.00    5.20 v BLOCK[1].RAM128.DIBUF[2]/A (sky130_fd_sc_hd__clkbuf_16)
                  0.15    0.41    5.62 v BLOCK[1].RAM128.DIBUF[2]/X (sky130_fd_sc_hd__clkbuf_16)
     8    0.11                           BLOCK[1].RAM128.BLOCK[0].RAM32.Di[2] (net)
                  0.15    0.01    5.63 v BLOCK[1].RAM128.BLOCK[1].RAM32.DIBUF[2]/A (sky130_fd_sc_hd__clkbuf_16)
                  0.20    0.39    6.02 v BLOCK[1].RAM128.BLOCK[1].RAM32.DIBUF[2]/X (sky130_fd_sc_hd__clkbuf_16)
    64    0.18                           BLOCK[1].RAM128.BLOCK[1].RAM32.Di_buf[2] (net)
                  0.20    0.01    6.03 v BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[0].B.BIT[2].genblk1.FF/D (sky130_fd_sc_hd__dfxtp_1)
                                  6.03   data arrival time

                          0.00    0.00   clock CLK (rise edge)
                          0.00    0.00   clock source latency
                  0.54    0.40    0.40 ^ CLK (in)
     4    0.08                           CLK (net)
                  0.54    0.00    0.40 ^ BLOCK[1].RAM128.CLKBUF/A (sky130_fd_sc_hd__clkbuf_4)
                  3.75    3.03    3.43 ^ BLOCK[1].RAM128.CLKBUF/X (sky130_fd_sc_hd__clkbuf_4)
   264    0.83                           BLOCK[1].RAM128.BLOCK[0].RAM32.CLK (net)
                  3.78    0.29    3.72 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.CLKBUF/A (sky130_fd_sc_hd__clkbuf_2)
                  0.17    1.06    4.78 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.CLKBUF/X (sky130_fd_sc_hd__clkbuf_2)
     4    0.01                           BLOCK[1].RAM128.BLOCK[1].RAM32.CLK_buf (net)
                  0.17    0.00    4.78 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.CLKBUF/A (sky130_fd_sc_hd__clkbuf_2)
                  0.18    0.34    5.11 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.CLKBUF/X (sky130_fd_sc_hd__clkbuf_2)
     8    0.02                           BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.CLK_buf (net)
                  0.18    0.00    5.12 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.CLKBUF/A (sky130_fd_sc_hd__clkbuf_1)
                  1.79    1.48    6.60 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.CLKBUF/X (sky130_fd_sc_hd__clkbuf_1)
     8    0.10                           BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[0].B.CLK (net)
                  1.79    0.00    6.60 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[0].B.genblk1.CG/CLK (sky130_fd_sc_hd__dlclkp_1)
                  0.36    0.94    7.54 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[0].B.genblk1.CG/GCLK (sky130_fd_sc_hd__dlclkp_1)
     8    0.02                           BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[0].B.GCLK (net)
                  0.36    0.00    7.54 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[0].B.BIT[2].genblk1.FF/CLK (sky130_fd_sc_hd__dfxtp_1)
                          0.00    7.54   clock reconvergence pessimism
                         -0.09    7.46   library hold time
                                  7.46   data required time
-----------------------------------------------------------------------------
                                  7.46   data required time
                                 -6.03   data arrival time
-----------------------------------------------------------------------------
                                 -1.43   slack (VIOLATED)



======================= Typical Corner ===================================

Startpoint: Di[17] (input port clocked by CLK)
Endpoint: BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[2].B.BIT[1].genblk1.FF
          (rising edge-triggered flip-flop clocked by CLK)
Path Group: CLK
Path Type: min
Corner: tt

Fanout     Cap    Slew   Delay    Time   Description
-----------------------------------------------------------------------------
                          0.00    0.00   clock CLK (rise edge)
                          0.00    0.00   clock network delay (propagated)
                          5.00    5.00 v input external delay
                  0.11    0.08    5.08 v Di[17] (in)
     4    0.05                           Di[17] (net)
                  0.11    0.00    5.08 v BLOCK[1].RAM128.DIBUF[17]/A (sky130_fd_sc_hd__clkbuf_16)
                  0.13    0.23    5.31 v BLOCK[1].RAM128.DIBUF[17]/X (sky130_fd_sc_hd__clkbuf_16)
     8    0.19                           BLOCK[1].RAM128.BLOCK[0].RAM32.Di[17] (net)
                  0.13    0.01    5.32 v BLOCK[1].RAM128.BLOCK[1].RAM32.DIBUF[17]/A (sky130_fd_sc_hd__clkbuf_16)
                  0.14    0.25    5.56 v BLOCK[1].RAM128.BLOCK[1].RAM32.DIBUF[17]/X (sky130_fd_sc_hd__clkbuf_16)
    64    0.20                           BLOCK[1].RAM128.BLOCK[1].RAM32.Di_buf[17] (net)
                  0.14    0.01    5.57 v BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[2].B.BIT[1].genblk1.FF/D (sky130_fd_sc_hd__dfxtp_1)
                                  5.57   data arrival time

                          0.00    0.00   clock CLK (rise edge)
                          0.00    0.00   clock source latency
                  0.34    0.25    0.25 ^ CLK (in)
     4    0.08                           CLK (net)
                  0.34    0.00    0.25 ^ BLOCK[1].RAM128.CLKBUF/A (sky130_fd_sc_hd__clkbuf_4)
                  2.45    1.81    2.06 ^ BLOCK[1].RAM128.CLKBUF/X (sky130_fd_sc_hd__clkbuf_4)
   264    0.84                           BLOCK[1].RAM128.BLOCK[0].RAM32.CLK (net)
                  2.49    0.29    2.35 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.CLKBUF/A (sky130_fd_sc_hd__clkbuf_2)
                  0.11    0.41    2.75 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.CLKBUF/X (sky130_fd_sc_hd__clkbuf_2)
     4    0.01                           BLOCK[1].RAM128.BLOCK[1].RAM32.CLK_buf (net)
                  0.11    0.00    2.75 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.CLKBUF/A (sky130_fd_sc_hd__clkbuf_2)
                  0.12    0.19    2.94 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.CLKBUF/X (sky130_fd_sc_hd__clkbuf_2)
     8    0.02                           BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.CLK_buf (net)
                  0.12    0.00    2.94 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.CLKBUF/A (sky130_fd_sc_hd__clkbuf_1)
                  1.13    0.90    3.84 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.CLKBUF/X (sky130_fd_sc_hd__clkbuf_1)
     8    0.10                           BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[0].B.CLK (net)
                  1.13    0.00    3.85 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[2].B.genblk1.CG/CLK (sky130_fd_sc_hd__dlclkp_1)
                  0.26    0.43    4.28 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[2].B.genblk1.CG/GCLK (sky130_fd_sc_hd__dlclkp_1)
     8    0.03                           BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[2].B.GCLK (net)
                  0.26    0.00    4.28 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[2].B.BIT[1].genblk1.FF/CLK (sky130_fd_sc_hd__dfxtp_1)
                          0.00    4.28   clock reconvergence pessimism
                         -0.04    4.24   library hold time
                                  4.24   data required time
-----------------------------------------------------------------------------
                                  4.24   data required time
                                 -5.57   data arrival time
-----------------------------------------------------------------------------
                                  1.33   slack (MET)


Startpoint: Di[16] (input port clocked by CLK)
Endpoint: BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[2].B.BIT[0].genblk1.FF
          (rising edge-triggered flip-flop clocked by CLK)
Path Group: CLK
Path Type: min
Corner: tt

Fanout     Cap    Slew   Delay    Time   Description
-----------------------------------------------------------------------------
                          0.00    0.00   clock CLK (rise edge)
                          0.00    0.00   clock network delay (propagated)
                          5.00    5.00 v input external delay
                  0.11    0.08    5.08 v Di[16] (in)
     4    0.05                           Di[16] (net)
                  0.11    0.00    5.08 v BLOCK[1].RAM128.DIBUF[16]/A (sky130_fd_sc_hd__clkbuf_16)
                  0.12    0.23    5.31 v BLOCK[1].RAM128.DIBUF[16]/X (sky130_fd_sc_hd__clkbuf_16)
     8    0.18                           BLOCK[1].RAM128.BLOCK[0].RAM32.Di[16] (net)
                  0.13    0.02    5.33 v BLOCK[1].RAM128.BLOCK[1].RAM32.DIBUF[16]/A (sky130_fd_sc_hd__clkbuf_16)
                  0.14    0.25    5.57 v BLOCK[1].RAM128.BLOCK[1].RAM32.DIBUF[16]/X (sky130_fd_sc_hd__clkbuf_16)
    64    0.20                           BLOCK[1].RAM128.BLOCK[1].RAM32.Di_buf[16] (net)
                  0.14    0.00    5.58 v BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[2].B.BIT[0].genblk1.FF/D (sky130_fd_sc_hd__dfxtp_1)
                                  5.58   data arrival time

                          0.00    0.00   clock CLK (rise edge)
                          0.00    0.00   clock source latency
                  0.34    0.25    0.25 ^ CLK (in)
     4    0.08                           CLK (net)
                  0.34    0.00    0.25 ^ BLOCK[1].RAM128.CLKBUF/A (sky130_fd_sc_hd__clkbuf_4)
                  2.45    1.81    2.06 ^ BLOCK[1].RAM128.CLKBUF/X (sky130_fd_sc_hd__clkbuf_4)
   264    0.84                           BLOCK[1].RAM128.BLOCK[0].RAM32.CLK (net)
                  2.49    0.29    2.35 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.CLKBUF/A (sky130_fd_sc_hd__clkbuf_2)
                  0.11    0.41    2.75 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.CLKBUF/X (sky130_fd_sc_hd__clkbuf_2)
     4    0.01                           BLOCK[1].RAM128.BLOCK[1].RAM32.CLK_buf (net)
                  0.11    0.00    2.75 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.CLKBUF/A (sky130_fd_sc_hd__clkbuf_2)
                  0.12    0.19    2.94 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.CLKBUF/X (sky130_fd_sc_hd__clkbuf_2)
     8    0.02                           BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.CLK_buf (net)
                  0.12    0.00    2.94 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.CLKBUF/A (sky130_fd_sc_hd__clkbuf_1)
                  1.13    0.90    3.84 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.CLKBUF/X (sky130_fd_sc_hd__clkbuf_1)
     8    0.10                           BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[0].B.CLK (net)
                  1.13    0.00    3.85 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[2].B.genblk1.CG/CLK (sky130_fd_sc_hd__dlclkp_1)
                  0.26    0.43    4.28 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[2].B.genblk1.CG/GCLK (sky130_fd_sc_hd__dlclkp_1)
     8    0.03                           BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[2].B.GCLK (net)
                  0.26    0.00    4.28 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[2].B.BIT[0].genblk1.FF/CLK (sky130_fd_sc_hd__dfxtp_1)
                          0.00    4.28   clock reconvergence pessimism
                         -0.04    4.24   library hold time
                                  4.24   data required time
-----------------------------------------------------------------------------
                                  4.24   data required time
                                 -5.58   data arrival time
-----------------------------------------------------------------------------
                                  1.34   slack (MET)


Startpoint: Di[22] (input port clocked by CLK)
Endpoint: BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[2].B.BIT[6].genblk1.FF
          (rising edge-triggered flip-flop clocked by CLK)
Path Group: CLK
Path Type: min
Corner: tt

Fanout     Cap    Slew   Delay    Time   Description
-----------------------------------------------------------------------------
                          0.00    0.00   clock CLK (rise edge)
                          0.00    0.00   clock network delay (propagated)
                          5.00    5.00 v input external delay
                  0.12    0.08    5.08 v Di[22] (in)
     4    0.05                           Di[22] (net)
                  0.12    0.00    5.08 v BLOCK[1].RAM128.DIBUF[22]/A (sky130_fd_sc_hd__clkbuf_16)
                  0.11    0.22    5.30 v BLOCK[1].RAM128.DIBUF[22]/X (sky130_fd_sc_hd__clkbuf_16)
     8    0.16                           BLOCK[1].RAM128.BLOCK[0].RAM32.Di[22] (net)
                  0.13    0.03    5.33 v BLOCK[1].RAM128.BLOCK[1].RAM32.DIBUF[22]/A (sky130_fd_sc_hd__clkbuf_16)
                  0.14    0.24    5.57 v BLOCK[1].RAM128.BLOCK[1].RAM32.DIBUF[22]/X (sky130_fd_sc_hd__clkbuf_16)
    64    0.20                           BLOCK[1].RAM128.BLOCK[1].RAM32.Di_buf[22] (net)
                  0.14    0.01    5.58 v BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[2].B.BIT[6].genblk1.FF/D (sky130_fd_sc_hd__dfxtp_1)
                                  5.58   data arrival time

                          0.00    0.00   clock CLK (rise edge)
                          0.00    0.00   clock source latency
                  0.34    0.25    0.25 ^ CLK (in)
     4    0.08                           CLK (net)
                  0.34    0.00    0.25 ^ BLOCK[1].RAM128.CLKBUF/A (sky130_fd_sc_hd__clkbuf_4)
                  2.45    1.81    2.06 ^ BLOCK[1].RAM128.CLKBUF/X (sky130_fd_sc_hd__clkbuf_4)
   264    0.84                           BLOCK[1].RAM128.BLOCK[0].RAM32.CLK (net)
                  2.49    0.29    2.35 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.CLKBUF/A (sky130_fd_sc_hd__clkbuf_2)
                  0.11    0.41    2.75 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.CLKBUF/X (sky130_fd_sc_hd__clkbuf_2)
     4    0.01                           BLOCK[1].RAM128.BLOCK[1].RAM32.CLK_buf (net)
                  0.11    0.00    2.75 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.CLKBUF/A (sky130_fd_sc_hd__clkbuf_2)
                  0.12    0.19    2.94 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.CLKBUF/X (sky130_fd_sc_hd__clkbuf_2)
     8    0.02                           BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.CLK_buf (net)
                  0.12    0.00    2.94 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.CLKBUF/A (sky130_fd_sc_hd__clkbuf_1)
                  1.13    0.90    3.84 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.CLKBUF/X (sky130_fd_sc_hd__clkbuf_1)
     8    0.10                           BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[0].B.CLK (net)
                  1.13    0.00    3.85 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[2].B.genblk1.CG/CLK (sky130_fd_sc_hd__dlclkp_1)
                  0.26    0.43    4.28 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[2].B.genblk1.CG/GCLK (sky130_fd_sc_hd__dlclkp_1)
     8    0.03                           BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[2].B.GCLK (net)
                  0.26    0.00    4.28 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[2].B.BIT[6].genblk1.FF/CLK (sky130_fd_sc_hd__dfxtp_1)
                          0.00    4.28   clock reconvergence pessimism
                         -0.04    4.24   library hold time
                                  4.24   data required time
-----------------------------------------------------------------------------
                                  4.24   data required time
                                 -5.58   data arrival time
-----------------------------------------------------------------------------
                                  1.34   slack (MET)


Startpoint: Di[21] (input port clocked by CLK)
Endpoint: BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[2].B.BIT[5].genblk1.FF
          (rising edge-triggered flip-flop clocked by CLK)
Path Group: CLK
Path Type: min
Corner: tt

Fanout     Cap    Slew   Delay    Time   Description
-----------------------------------------------------------------------------
                          0.00    0.00   clock CLK (rise edge)
                          0.00    0.00   clock network delay (propagated)
                          5.00    5.00 v input external delay
                  0.12    0.09    5.09 v Di[21] (in)
     4    0.05                           Di[21] (net)
                  0.12    0.00    5.09 v BLOCK[1].RAM128.DIBUF[21]/A (sky130_fd_sc_hd__clkbuf_16)
                  0.11    0.22    5.31 v BLOCK[1].RAM128.DIBUF[21]/X (sky130_fd_sc_hd__clkbuf_16)
     8    0.16                           BLOCK[1].RAM128.BLOCK[0].RAM32.Di[21] (net)
                  0.12    0.02    5.33 v BLOCK[1].RAM128.BLOCK[1].RAM32.DIBUF[21]/A (sky130_fd_sc_hd__clkbuf_16)
                  0.14    0.24    5.57 v BLOCK[1].RAM128.BLOCK[1].RAM32.DIBUF[21]/X (sky130_fd_sc_hd__clkbuf_16)
    64    0.20                           BLOCK[1].RAM128.BLOCK[1].RAM32.Di_buf[21] (net)
                  0.14    0.01    5.58 v BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[2].B.BIT[5].genblk1.FF/D (sky130_fd_sc_hd__dfxtp_1)
                                  5.58   data arrival time

                          0.00    0.00   clock CLK (rise edge)
                          0.00    0.00   clock source latency
                  0.34    0.25    0.25 ^ CLK (in)
     4    0.08                           CLK (net)
                  0.34    0.00    0.25 ^ BLOCK[1].RAM128.CLKBUF/A (sky130_fd_sc_hd__clkbuf_4)
                  2.45    1.81    2.06 ^ BLOCK[1].RAM128.CLKBUF/X (sky130_fd_sc_hd__clkbuf_4)
   264    0.84                           BLOCK[1].RAM128.BLOCK[0].RAM32.CLK (net)
                  2.49    0.29    2.35 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.CLKBUF/A (sky130_fd_sc_hd__clkbuf_2)
                  0.11    0.41    2.75 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.CLKBUF/X (sky130_fd_sc_hd__clkbuf_2)
     4    0.01                           BLOCK[1].RAM128.BLOCK[1].RAM32.CLK_buf (net)
                  0.11    0.00    2.75 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.CLKBUF/A (sky130_fd_sc_hd__clkbuf_2)
                  0.12    0.19    2.94 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.CLKBUF/X (sky130_fd_sc_hd__clkbuf_2)
     8    0.02                           BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.CLK_buf (net)
                  0.12    0.00    2.94 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.CLKBUF/A (sky130_fd_sc_hd__clkbuf_1)
                  1.13    0.90    3.84 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.CLKBUF/X (sky130_fd_sc_hd__clkbuf_1)
     8    0.10                           BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[0].B.CLK (net)
                  1.13    0.00    3.85 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[2].B.genblk1.CG/CLK (sky130_fd_sc_hd__dlclkp_1)
                  0.26    0.43    4.28 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[2].B.genblk1.CG/GCLK (sky130_fd_sc_hd__dlclkp_1)
     8    0.03                           BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[2].B.GCLK (net)
                  0.26    0.00    4.28 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[2].B.BIT[5].genblk1.FF/CLK (sky130_fd_sc_hd__dfxtp_1)
                          0.00    4.28   clock reconvergence pessimism
                         -0.04    4.24   library hold time
                                  4.24   data required time
-----------------------------------------------------------------------------
                                  4.24   data required time
                                 -5.58   data arrival time
-----------------------------------------------------------------------------
                                  1.35   slack (MET)


Startpoint: Di[2] (input port clocked by CLK)
Endpoint: BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[0].B.BIT[2].genblk1.FF
          (rising edge-triggered flip-flop clocked by CLK)
Path Group: CLK
Path Type: min
Corner: tt

Fanout     Cap    Slew   Delay    Time   Description
-----------------------------------------------------------------------------
                          0.00    0.00   clock CLK (rise edge)
                          0.00    0.00   clock network delay (propagated)
                          5.00    5.00 v input external delay
                  0.15    0.11    5.11 v Di[2] (in)
     4    0.07                           Di[2] (net)
                  0.16    0.00    5.11 v BLOCK[1].RAM128.DIBUF[2]/A (sky130_fd_sc_hd__clkbuf_16)
                  0.08    0.22    5.33 v BLOCK[1].RAM128.DIBUF[2]/X (sky130_fd_sc_hd__clkbuf_16)
     8    0.11                           BLOCK[1].RAM128.BLOCK[0].RAM32.Di[2] (net)
                  0.09    0.01    5.34 v BLOCK[1].RAM128.BLOCK[1].RAM32.DIBUF[2]/A (sky130_fd_sc_hd__clkbuf_16)
                  0.12    0.22    5.56 v BLOCK[1].RAM128.BLOCK[1].RAM32.DIBUF[2]/X (sky130_fd_sc_hd__clkbuf_16)
    64    0.18                           BLOCK[1].RAM128.BLOCK[1].RAM32.Di_buf[2] (net)
                  0.13    0.01    5.57 v BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[0].B.BIT[2].genblk1.FF/D (sky130_fd_sc_hd__dfxtp_1)
                                  5.57   data arrival time

                          0.00    0.00   clock CLK (rise edge)
                          0.00    0.00   clock source latency
                  0.34    0.25    0.25 ^ CLK (in)
     4    0.08                           CLK (net)
                  0.34    0.00    0.25 ^ BLOCK[1].RAM128.CLKBUF/A (sky130_fd_sc_hd__clkbuf_4)
                  2.45    1.81    2.06 ^ BLOCK[1].RAM128.CLKBUF/X (sky130_fd_sc_hd__clkbuf_4)
   264    0.84                           BLOCK[1].RAM128.BLOCK[0].RAM32.CLK (net)
                  2.49    0.29    2.35 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.CLKBUF/A (sky130_fd_sc_hd__clkbuf_2)
                  0.11    0.41    2.75 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.CLKBUF/X (sky130_fd_sc_hd__clkbuf_2)
     4    0.01                           BLOCK[1].RAM128.BLOCK[1].RAM32.CLK_buf (net)
                  0.11    0.00    2.75 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.CLKBUF/A (sky130_fd_sc_hd__clkbuf_2)
                  0.12    0.19    2.94 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.CLKBUF/X (sky130_fd_sc_hd__clkbuf_2)
     8    0.02                           BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.CLK_buf (net)
                  0.12    0.00    2.94 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.CLKBUF/A (sky130_fd_sc_hd__clkbuf_1)
                  1.13    0.90    3.84 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.CLKBUF/X (sky130_fd_sc_hd__clkbuf_1)
     8    0.10                           BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[0].B.CLK (net)
                  1.13    0.00    3.85 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[0].B.genblk1.CG/CLK (sky130_fd_sc_hd__dlclkp_1)
                  0.24    0.41    4.26 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[0].B.genblk1.CG/GCLK (sky130_fd_sc_hd__dlclkp_1)
     8    0.02                           BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[0].B.GCLK (net)
                  0.24    0.00    4.26 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[0].B.BIT[2].genblk1.FF/CLK (sky130_fd_sc_hd__dfxtp_1)
                          0.00    4.26   clock reconvergence pessimism
                         -0.04    4.22   library hold time
                                  4.22   data required time
-----------------------------------------------------------------------------
                                  4.22   data required time
                                 -5.57   data arrival time
-----------------------------------------------------------------------------
                                  1.35   slack (MET)



======================= Fastest Corner ===================================

Startpoint: BLOCK[1].RAM128.BLOCK[2].RAM32.SLICE[3].RAM8.WORD[0].W.BYTE[1].B.BIT[5].genblk1.FF
            (rising edge-triggered flip-flop clocked by CLK)
Endpoint: BLOCK[1].RAM128.BLOCK[2].RAM32.Do_FF[13]
          (rising edge-triggered flip-flop clocked by CLK)
Path Group: CLK
Path Type: min
Corner: ff

Fanout     Cap    Slew   Delay    Time   Description
-----------------------------------------------------------------------------
                          0.00    0.00   clock CLK (rise edge)
                          0.00    0.00   clock source latency
                  0.26    0.17    0.17 ^ CLK (in)
     4    0.08                           CLK (net)
                  0.26    0.00    0.17 ^ BLOCK[1].RAM128.CLKBUF/A (sky130_fd_sc_hd__clkbuf_4)
                  1.85    1.15    1.32 ^ BLOCK[1].RAM128.CLKBUF/X (sky130_fd_sc_hd__clkbuf_4)
   264    0.83                           BLOCK[1].RAM128.BLOCK[0].RAM32.CLK (net)
                  1.88    0.18    1.50 ^ BLOCK[1].RAM128.BLOCK[2].RAM32.CLKBUF/A (sky130_fd_sc_hd__clkbuf_2)
                  0.09    0.10    1.59 ^ BLOCK[1].RAM128.BLOCK[2].RAM32.CLKBUF/X (sky130_fd_sc_hd__clkbuf_2)
     4    0.01                           BLOCK[1].RAM128.BLOCK[2].RAM32.CLK_buf (net)
                  0.09    0.00    1.59 ^ BLOCK[1].RAM128.BLOCK[2].RAM32.SLICE[3].RAM8.CLKBUF/A (sky130_fd_sc_hd__clkbuf_2)
                  0.12    0.13    1.73 ^ BLOCK[1].RAM128.BLOCK[2].RAM32.SLICE[3].RAM8.CLKBUF/X (sky130_fd_sc_hd__clkbuf_2)
     8    0.03                           BLOCK[1].RAM128.BLOCK[2].RAM32.SLICE[3].RAM8.CLK_buf (net)
                  0.12    0.00    1.73 ^ BLOCK[1].RAM128.BLOCK[2].RAM32.SLICE[3].RAM8.WORD[0].W.CLKBUF/A (sky130_fd_sc_hd__clkbuf_1)
                  0.53    0.38    2.11 ^ BLOCK[1].RAM128.BLOCK[2].RAM32.SLICE[3].RAM8.WORD[0].W.CLKBUF/X (sky130_fd_sc_hd__clkbuf_1)
     8    0.06                           BLOCK[1].RAM128.BLOCK[2].RAM32.SLICE[3].RAM8.WORD[0].W.BYTE[0].B.CLK (net)
                  0.53    0.01    2.11 ^ BLOCK[1].RAM128.BLOCK[2].RAM32.SLICE[3].RAM8.WORD[0].W.BYTE[1].B.genblk1.CG/CLK (sky130_fd_sc_hd__dlclkp_1)
                  0.19    0.21    2.32 ^ BLOCK[1].RAM128.BLOCK[2].RAM32.SLICE[3].RAM8.WORD[0].W.BYTE[1].B.genblk1.CG/GCLK (sky130_fd_sc_hd__dlclkp_1)
     8    0.02                           BLOCK[1].RAM128.BLOCK[2].RAM32.SLICE[3].RAM8.WORD[0].W.BYTE[1].B.GCLK (net)
                  0.19    0.00    2.32 ^ BLOCK[1].RAM128.BLOCK[2].RAM32.SLICE[3].RAM8.WORD[0].W.BYTE[1].B.BIT[5].genblk1.FF/CLK (sky130_fd_sc_hd__dfxtp_1)
                  0.02    0.21    2.53 v BLOCK[1].RAM128.BLOCK[2].RAM32.SLICE[3].RAM8.WORD[0].W.BYTE[1].B.BIT[5].genblk1.FF/Q (sky130_fd_sc_hd__dfxtp_1)
     1    0.00                           BLOCK[1].RAM128.BLOCK[2].RAM32.SLICE[3].RAM8.WORD[0].W.BYTE[1].B.q_wire[5] (net)
                  0.02    0.00    2.53 v BLOCK[1].RAM128.BLOCK[2].RAM32.SLICE[3].RAM8.WORD[0].W.BYTE[1].B.BIT[5].OBUF/A (sky130_fd_sc_hd__ebufn_2)
                  0.00    0.05    2.58 v BLOCK[1].RAM128.BLOCK[2].RAM32.SLICE[3].RAM8.WORD[0].W.BYTE[1].B.BIT[5].OBUF/Z (sky130_fd_sc_hd__ebufn_2)
     2    0.19                           BLOCK[1].RAM128.BLOCK[2].RAM32.Do_pre[13] (net)
                  0.00    0.01    2.59 v BLOCK[1].RAM128.BLOCK[2].RAM32.Do_FF[13]/D (sky130_fd_sc_hd__dfxtp_1)
                                  2.59   data arrival time

                          0.00    0.00   clock CLK (rise edge)
                          0.00    0.00   clock source latency
                  0.26    0.19    0.19 ^ CLK (in)
     4    0.08                           CLK (net)
                  0.26    0.00    0.19 ^ BLOCK[1].RAM128.CLKBUF/A (sky130_fd_sc_hd__clkbuf_4)
                  1.85    1.27    1.46 ^ BLOCK[1].RAM128.CLKBUF/X (sky130_fd_sc_hd__clkbuf_4)
   264    0.83                           BLOCK[1].RAM128.BLOCK[0].RAM32.CLK (net)
                  1.93    0.32    1.78 ^ BLOCK[1].RAM128.BLOCK[2].RAM32.Do_FF[13]/CLK (sky130_fd_sc_hd__dfxtp_1)
                         -0.14    1.64   clock reconvergence pessimism
                         -0.02    1.62   library hold time
                                  1.62   data required time
-----------------------------------------------------------------------------
                                  1.62   data required time
                                 -2.59   data arrival time
-----------------------------------------------------------------------------
                                  0.97   slack (MET)


Startpoint: BLOCK[1].RAM128.BLOCK[2].RAM32.SLICE[3].RAM8.WORD[0].W.BYTE[1].B.BIT[0].genblk1.FF
            (rising edge-triggered flip-flop clocked by CLK)
Endpoint: BLOCK[1].RAM128.BLOCK[2].RAM32.Do_FF[8]
          (rising edge-triggered flip-flop clocked by CLK)
Path Group: CLK
Path Type: min
Corner: ff

Fanout     Cap    Slew   Delay    Time   Description
-----------------------------------------------------------------------------
                          0.00    0.00   clock CLK (rise edge)
                          0.00    0.00   clock source latency
                  0.26    0.17    0.17 ^ CLK (in)
     4    0.08                           CLK (net)
                  0.26    0.00    0.17 ^ BLOCK[1].RAM128.CLKBUF/A (sky130_fd_sc_hd__clkbuf_4)
                  1.85    1.15    1.32 ^ BLOCK[1].RAM128.CLKBUF/X (sky130_fd_sc_hd__clkbuf_4)
   264    0.83                           BLOCK[1].RAM128.BLOCK[0].RAM32.CLK (net)
                  1.88    0.18    1.50 ^ BLOCK[1].RAM128.BLOCK[2].RAM32.CLKBUF/A (sky130_fd_sc_hd__clkbuf_2)
                  0.09    0.10    1.59 ^ BLOCK[1].RAM128.BLOCK[2].RAM32.CLKBUF/X (sky130_fd_sc_hd__clkbuf_2)
     4    0.01                           BLOCK[1].RAM128.BLOCK[2].RAM32.CLK_buf (net)
                  0.09    0.00    1.59 ^ BLOCK[1].RAM128.BLOCK[2].RAM32.SLICE[3].RAM8.CLKBUF/A (sky130_fd_sc_hd__clkbuf_2)
                  0.12    0.13    1.73 ^ BLOCK[1].RAM128.BLOCK[2].RAM32.SLICE[3].RAM8.CLKBUF/X (sky130_fd_sc_hd__clkbuf_2)
     8    0.03                           BLOCK[1].RAM128.BLOCK[2].RAM32.SLICE[3].RAM8.CLK_buf (net)
                  0.12    0.00    1.73 ^ BLOCK[1].RAM128.BLOCK[2].RAM32.SLICE[3].RAM8.WORD[0].W.CLKBUF/A (sky130_fd_sc_hd__clkbuf_1)
                  0.53    0.38    2.11 ^ BLOCK[1].RAM128.BLOCK[2].RAM32.SLICE[3].RAM8.WORD[0].W.CLKBUF/X (sky130_fd_sc_hd__clkbuf_1)
     8    0.06                           BLOCK[1].RAM128.BLOCK[2].RAM32.SLICE[3].RAM8.WORD[0].W.BYTE[0].B.CLK (net)
                  0.53    0.01    2.11 ^ BLOCK[1].RAM128.BLOCK[2].RAM32.SLICE[3].RAM8.WORD[0].W.BYTE[1].B.genblk1.CG/CLK (sky130_fd_sc_hd__dlclkp_1)
                  0.19    0.21    2.32 ^ BLOCK[1].RAM128.BLOCK[2].RAM32.SLICE[3].RAM8.WORD[0].W.BYTE[1].B.genblk1.CG/GCLK (sky130_fd_sc_hd__dlclkp_1)
     8    0.02                           BLOCK[1].RAM128.BLOCK[2].RAM32.SLICE[3].RAM8.WORD[0].W.BYTE[1].B.GCLK (net)
                  0.19    0.00    2.32 ^ BLOCK[1].RAM128.BLOCK[2].RAM32.SLICE[3].RAM8.WORD[0].W.BYTE[1].B.BIT[0].genblk1.FF/CLK (sky130_fd_sc_hd__dfxtp_1)
                  0.02    0.20    2.53 v BLOCK[1].RAM128.BLOCK[2].RAM32.SLICE[3].RAM8.WORD[0].W.BYTE[1].B.BIT[0].genblk1.FF/Q (sky130_fd_sc_hd__dfxtp_1)
     1    0.00                           BLOCK[1].RAM128.BLOCK[2].RAM32.SLICE[3].RAM8.WORD[0].W.BYTE[1].B.q_wire[0] (net)
                  0.02    0.00    2.53 v BLOCK[1].RAM128.BLOCK[2].RAM32.SLICE[3].RAM8.WORD[0].W.BYTE[1].B.BIT[0].OBUF/A (sky130_fd_sc_hd__ebufn_2)
                  0.00    0.05    2.58 v BLOCK[1].RAM128.BLOCK[2].RAM32.SLICE[3].RAM8.WORD[0].W.BYTE[1].B.BIT[0].OBUF/Z (sky130_fd_sc_hd__ebufn_2)
     2    0.19                           BLOCK[1].RAM128.BLOCK[2].RAM32.Do_pre[8] (net)
                  0.00    0.01    2.59 v BLOCK[1].RAM128.BLOCK[2].RAM32.Do_FF[8]/D (sky130_fd_sc_hd__dfxtp_1)
                                  2.59   data arrival time

                          0.00    0.00   clock CLK (rise edge)
                          0.00    0.00   clock source latency
                  0.26    0.19    0.19 ^ CLK (in)
     4    0.08                           CLK (net)
                  0.26    0.00    0.19 ^ BLOCK[1].RAM128.CLKBUF/A (sky130_fd_sc_hd__clkbuf_4)
                  1.85    1.27    1.46 ^ BLOCK[1].RAM128.CLKBUF/X (sky130_fd_sc_hd__clkbuf_4)
   264    0.83                           BLOCK[1].RAM128.BLOCK[0].RAM32.CLK (net)
                  1.93    0.32    1.78 ^ BLOCK[1].RAM128.BLOCK[2].RAM32.Do_FF[8]/CLK (sky130_fd_sc_hd__dfxtp_1)
                         -0.14    1.64   clock reconvergence pessimism
                         -0.02    1.62   library hold time
                                  1.62   data required time
-----------------------------------------------------------------------------
                                  1.62   data required time
                                 -2.59   data arrival time
-----------------------------------------------------------------------------
                                  0.98   slack (MET)


Startpoint: BLOCK[1].RAM128.BLOCK[2].RAM32.SLICE[3].RAM8.WORD[0].W.BYTE[1].B.BIT[3].genblk1.FF
            (rising edge-triggered flip-flop clocked by CLK)
Endpoint: BLOCK[1].RAM128.BLOCK[2].RAM32.Do_FF[11]
          (rising edge-triggered flip-flop clocked by CLK)
Path Group: CLK
Path Type: min
Corner: ff

Fanout     Cap    Slew   Delay    Time   Description
-----------------------------------------------------------------------------
                          0.00    0.00   clock CLK (rise edge)
                          0.00    0.00   clock source latency
                  0.26    0.17    0.17 ^ CLK (in)
     4    0.08                           CLK (net)
                  0.26    0.00    0.17 ^ BLOCK[1].RAM128.CLKBUF/A (sky130_fd_sc_hd__clkbuf_4)
                  1.85    1.15    1.32 ^ BLOCK[1].RAM128.CLKBUF/X (sky130_fd_sc_hd__clkbuf_4)
   264    0.83                           BLOCK[1].RAM128.BLOCK[0].RAM32.CLK (net)
                  1.88    0.18    1.50 ^ BLOCK[1].RAM128.BLOCK[2].RAM32.CLKBUF/A (sky130_fd_sc_hd__clkbuf_2)
                  0.09    0.10    1.59 ^ BLOCK[1].RAM128.BLOCK[2].RAM32.CLKBUF/X (sky130_fd_sc_hd__clkbuf_2)
     4    0.01                           BLOCK[1].RAM128.BLOCK[2].RAM32.CLK_buf (net)
                  0.09    0.00    1.59 ^ BLOCK[1].RAM128.BLOCK[2].RAM32.SLICE[3].RAM8.CLKBUF/A (sky130_fd_sc_hd__clkbuf_2)
                  0.12    0.13    1.73 ^ BLOCK[1].RAM128.BLOCK[2].RAM32.SLICE[3].RAM8.CLKBUF/X (sky130_fd_sc_hd__clkbuf_2)
     8    0.03                           BLOCK[1].RAM128.BLOCK[2].RAM32.SLICE[3].RAM8.CLK_buf (net)
                  0.12    0.00    1.73 ^ BLOCK[1].RAM128.BLOCK[2].RAM32.SLICE[3].RAM8.WORD[0].W.CLKBUF/A (sky130_fd_sc_hd__clkbuf_1)
                  0.53    0.38    2.11 ^ BLOCK[1].RAM128.BLOCK[2].RAM32.SLICE[3].RAM8.WORD[0].W.CLKBUF/X (sky130_fd_sc_hd__clkbuf_1)
     8    0.06                           BLOCK[1].RAM128.BLOCK[2].RAM32.SLICE[3].RAM8.WORD[0].W.BYTE[0].B.CLK (net)
                  0.53    0.01    2.11 ^ BLOCK[1].RAM128.BLOCK[2].RAM32.SLICE[3].RAM8.WORD[0].W.BYTE[1].B.genblk1.CG/CLK (sky130_fd_sc_hd__dlclkp_1)
                  0.19    0.21    2.32 ^ BLOCK[1].RAM128.BLOCK[2].RAM32.SLICE[3].RAM8.WORD[0].W.BYTE[1].B.genblk1.CG/GCLK (sky130_fd_sc_hd__dlclkp_1)
     8    0.02                           BLOCK[1].RAM128.BLOCK[2].RAM32.SLICE[3].RAM8.WORD[0].W.BYTE[1].B.GCLK (net)
                  0.19    0.00    2.32 ^ BLOCK[1].RAM128.BLOCK[2].RAM32.SLICE[3].RAM8.WORD[0].W.BYTE[1].B.BIT[3].genblk1.FF/CLK (sky130_fd_sc_hd__dfxtp_1)
                  0.02    0.21    2.53 v BLOCK[1].RAM128.BLOCK[2].RAM32.SLICE[3].RAM8.WORD[0].W.BYTE[1].B.BIT[3].genblk1.FF/Q (sky130_fd_sc_hd__dfxtp_1)
     1    0.00                           BLOCK[1].RAM128.BLOCK[2].RAM32.SLICE[3].RAM8.WORD[0].W.BYTE[1].B.q_wire[3] (net)
                  0.02    0.00    2.53 v BLOCK[1].RAM128.BLOCK[2].RAM32.SLICE[3].RAM8.WORD[0].W.BYTE[1].B.BIT[3].OBUF/A (sky130_fd_sc_hd__ebufn_2)
                  0.00    0.05    2.58 v BLOCK[1].RAM128.BLOCK[2].RAM32.SLICE[3].RAM8.WORD[0].W.BYTE[1].B.BIT[3].OBUF/Z (sky130_fd_sc_hd__ebufn_2)
     2    0.20                           BLOCK[1].RAM128.BLOCK[2].RAM32.Do_pre[11] (net)
                  0.00    0.01    2.59 v BLOCK[1].RAM128.BLOCK[2].RAM32.Do_FF[11]/D (sky130_fd_sc_hd__dfxtp_1)
                                  2.59   data arrival time

                          0.00    0.00   clock CLK (rise edge)
                          0.00    0.00   clock source latency
                  0.26    0.19    0.19 ^ CLK (in)
     4    0.08                           CLK (net)
                  0.26    0.00    0.19 ^ BLOCK[1].RAM128.CLKBUF/A (sky130_fd_sc_hd__clkbuf_4)
                  1.85    1.27    1.46 ^ BLOCK[1].RAM128.CLKBUF/X (sky130_fd_sc_hd__clkbuf_4)
   264    0.83                           BLOCK[1].RAM128.BLOCK[0].RAM32.CLK (net)
                  1.93    0.32    1.78 ^ BLOCK[1].RAM128.BLOCK[2].RAM32.Do_FF[11]/CLK (sky130_fd_sc_hd__dfxtp_1)
                         -0.14    1.64   clock reconvergence pessimism
                         -0.02    1.62   library hold time
                                  1.62   data required time
-----------------------------------------------------------------------------
                                  1.62   data required time
                                 -2.59   data arrival time
-----------------------------------------------------------------------------
                                  0.98   slack (MET)


Startpoint: BLOCK[0].RAM128.BLOCK[3].RAM32.SLICE[1].RAM8.WORD[0].W.BYTE[3].B.BIT[7].genblk1.FF
            (rising edge-triggered flip-flop clocked by CLK)
Endpoint: BLOCK[0].RAM128.BLOCK[3].RAM32.Do_FF[31]
          (rising edge-triggered flip-flop clocked by CLK)
Path Group: CLK
Path Type: min
Corner: ff

Fanout     Cap    Slew   Delay    Time   Description
-----------------------------------------------------------------------------
                          0.00    0.00   clock CLK (rise edge)
                          0.00    0.00   clock source latency
                  0.26    0.17    0.17 ^ CLK (in)
     4    0.08                           CLK (net)
                  0.26    0.00    0.17 ^ BLOCK[0].RAM128.CLKBUF/A (sky130_fd_sc_hd__clkbuf_4)
                  1.68    1.15    1.32 ^ BLOCK[0].RAM128.CLKBUF/X (sky130_fd_sc_hd__clkbuf_4)
   264    0.76                           BLOCK[0].RAM128.BLOCK[0].RAM32.CLK (net)
                  1.68    0.06    1.38 ^ BLOCK[0].RAM128.BLOCK[3].RAM32.CLKBUF/A (sky130_fd_sc_hd__clkbuf_2)
                  0.10    0.12    1.49 ^ BLOCK[0].RAM128.BLOCK[3].RAM32.CLKBUF/X (sky130_fd_sc_hd__clkbuf_2)
     4    0.02                           BLOCK[0].RAM128.BLOCK[3].RAM32.CLK_buf (net)
                  0.10    0.00    1.49 ^ BLOCK[0].RAM128.BLOCK[3].RAM32.SLICE[1].RAM8.CLKBUF/A (sky130_fd_sc_hd__clkbuf_2)
                  0.15    0.16    1.65 ^ BLOCK[0].RAM128.BLOCK[3].RAM32.SLICE[1].RAM8.CLKBUF/X (sky130_fd_sc_hd__clkbuf_2)
     8    0.04                           BLOCK[0].RAM128.BLOCK[3].RAM32.SLICE[1].RAM8.CLK_buf (net)
                  0.15    0.00    1.65 ^ BLOCK[0].RAM128.BLOCK[3].RAM32.SLICE[1].RAM8.WORD[0].W.CLKBUF/A (sky130_fd_sc_hd__clkbuf_1)
                  0.36    0.27    1.93 ^ BLOCK[0].RAM128.BLOCK[3].RAM32.SLICE[1].RAM8.WORD[0].W.CLKBUF/X (sky130_fd_sc_hd__clkbuf_1)
     8    0.04                           BLOCK[0].RAM128.BLOCK[3].RAM32.SLICE[1].RAM8.WORD[0].W.BYTE[0].B.CLK (net)
                  0.36    0.00    1.93 ^ BLOCK[0].RAM128.BLOCK[3].RAM32.SLICE[1].RAM8.WORD[0].W.BYTE[3].B.genblk1.CG/CLK (sky130_fd_sc_hd__dlclkp_1)
                  0.17    0.19    2.12 ^ BLOCK[0].RAM128.BLOCK[3].RAM32.SLICE[1].RAM8.WORD[0].W.BYTE[3].B.genblk1.CG/GCLK (sky130_fd_sc_hd__dlclkp_1)
     8    0.02                           BLOCK[0].RAM128.BLOCK[3].RAM32.SLICE[1].RAM8.WORD[0].W.BYTE[3].B.GCLK (net)
                  0.17    0.00    2.12 ^ BLOCK[0].RAM128.BLOCK[3].RAM32.SLICE[1].RAM8.WORD[0].W.BYTE[3].B.BIT[7].genblk1.FF/CLK (sky130_fd_sc_hd__dfxtp_1)
                  0.02    0.21    2.33 v BLOCK[0].RAM128.BLOCK[3].RAM32.SLICE[1].RAM8.WORD[0].W.BYTE[3].B.BIT[7].genblk1.FF/Q (sky130_fd_sc_hd__dfxtp_1)
     1    0.00                           BLOCK[0].RAM128.BLOCK[3].RAM32.SLICE[1].RAM8.WORD[0].W.BYTE[3].B.q_wire[7] (net)
                  0.02    0.00    2.33 v BLOCK[0].RAM128.BLOCK[3].RAM32.SLICE[1].RAM8.WORD[0].W.BYTE[3].B.BIT[7].OBUF/A (sky130_fd_sc_hd__ebufn_2)
                  0.00    0.05    2.38 v BLOCK[0].RAM128.BLOCK[3].RAM32.SLICE[1].RAM8.WORD[0].W.BYTE[3].B.BIT[7].OBUF/Z (sky130_fd_sc_hd__ebufn_2)
     2    0.20                           BLOCK[0].RAM128.BLOCK[3].RAM32.Do_pre[31] (net)
                  0.00    0.00    2.38 v BLOCK[0].RAM128.BLOCK[3].RAM32.Do_FF[31]/D (sky130_fd_sc_hd__dfxtp_1)
                                  2.38   data arrival time

                          0.00    0.00   clock CLK (rise edge)
                          0.00    0.00   clock source latency
                  0.26    0.19    0.19 ^ CLK (in)
     4    0.08                           CLK (net)
                  0.26    0.00    0.19 ^ BLOCK[0].RAM128.CLKBUF/A (sky130_fd_sc_hd__clkbuf_4)
                  1.68    1.27    1.46 ^ BLOCK[0].RAM128.CLKBUF/X (sky130_fd_sc_hd__clkbuf_4)
   264    0.76                           BLOCK[0].RAM128.BLOCK[0].RAM32.CLK (net)
                  1.69    0.10    1.56 ^ BLOCK[0].RAM128.BLOCK[3].RAM32.Do_FF[31]/CLK (sky130_fd_sc_hd__dfxtp_1)
                         -0.14    1.42   clock reconvergence pessimism
                         -0.02    1.41   library hold time
                                  1.41   data required time
-----------------------------------------------------------------------------
                                  1.41   data required time
                                 -2.38   data arrival time
-----------------------------------------------------------------------------
                                  0.98   slack (MET)


Startpoint: BLOCK[1].RAM128.BLOCK[2].RAM32.SLICE[3].RAM8.WORD[0].W.BYTE[1].B.BIT[6].genblk1.FF
            (rising edge-triggered flip-flop clocked by CLK)
Endpoint: BLOCK[1].RAM128.BLOCK[2].RAM32.Do_FF[14]
          (rising edge-triggered flip-flop clocked by CLK)
Path Group: CLK
Path Type: min
Corner: ff

Fanout     Cap    Slew   Delay    Time   Description
-----------------------------------------------------------------------------
                          0.00    0.00   clock CLK (rise edge)
                          0.00    0.00   clock source latency
                  0.26    0.17    0.17 ^ CLK (in)
     4    0.08                           CLK (net)
                  0.26    0.00    0.17 ^ BLOCK[1].RAM128.CLKBUF/A (sky130_fd_sc_hd__clkbuf_4)
                  1.85    1.15    1.32 ^ BLOCK[1].RAM128.CLKBUF/X (sky130_fd_sc_hd__clkbuf_4)
   264    0.83                           BLOCK[1].RAM128.BLOCK[0].RAM32.CLK (net)
                  1.88    0.18    1.50 ^ BLOCK[1].RAM128.BLOCK[2].RAM32.CLKBUF/A (sky130_fd_sc_hd__clkbuf_2)
                  0.09    0.10    1.59 ^ BLOCK[1].RAM128.BLOCK[2].RAM32.CLKBUF/X (sky130_fd_sc_hd__clkbuf_2)
     4    0.01                           BLOCK[1].RAM128.BLOCK[2].RAM32.CLK_buf (net)
                  0.09    0.00    1.59 ^ BLOCK[1].RAM128.BLOCK[2].RAM32.SLICE[3].RAM8.CLKBUF/A (sky130_fd_sc_hd__clkbuf_2)
                  0.12    0.13    1.73 ^ BLOCK[1].RAM128.BLOCK[2].RAM32.SLICE[3].RAM8.CLKBUF/X (sky130_fd_sc_hd__clkbuf_2)
     8    0.03                           BLOCK[1].RAM128.BLOCK[2].RAM32.SLICE[3].RAM8.CLK_buf (net)
                  0.12    0.00    1.73 ^ BLOCK[1].RAM128.BLOCK[2].RAM32.SLICE[3].RAM8.WORD[0].W.CLKBUF/A (sky130_fd_sc_hd__clkbuf_1)
                  0.53    0.38    2.11 ^ BLOCK[1].RAM128.BLOCK[2].RAM32.SLICE[3].RAM8.WORD[0].W.CLKBUF/X (sky130_fd_sc_hd__clkbuf_1)
     8    0.06                           BLOCK[1].RAM128.BLOCK[2].RAM32.SLICE[3].RAM8.WORD[0].W.BYTE[0].B.CLK (net)
                  0.53    0.01    2.11 ^ BLOCK[1].RAM128.BLOCK[2].RAM32.SLICE[3].RAM8.WORD[0].W.BYTE[1].B.genblk1.CG/CLK (sky130_fd_sc_hd__dlclkp_1)
                  0.19    0.21    2.32 ^ BLOCK[1].RAM128.BLOCK[2].RAM32.SLICE[3].RAM8.WORD[0].W.BYTE[1].B.genblk1.CG/GCLK (sky130_fd_sc_hd__dlclkp_1)
     8    0.02                           BLOCK[1].RAM128.BLOCK[2].RAM32.SLICE[3].RAM8.WORD[0].W.BYTE[1].B.GCLK (net)
                  0.19    0.00    2.32 ^ BLOCK[1].RAM128.BLOCK[2].RAM32.SLICE[3].RAM8.WORD[0].W.BYTE[1].B.BIT[6].genblk1.FF/CLK (sky130_fd_sc_hd__dfxtp_1)
                  0.02    0.21    2.53 v BLOCK[1].RAM128.BLOCK[2].RAM32.SLICE[3].RAM8.WORD[0].W.BYTE[1].B.BIT[6].genblk1.FF/Q (sky130_fd_sc_hd__dfxtp_1)
     1    0.00                           BLOCK[1].RAM128.BLOCK[2].RAM32.SLICE[3].RAM8.WORD[0].W.BYTE[1].B.q_wire[6] (net)
                  0.02    0.00    2.53 v BLOCK[1].RAM128.BLOCK[2].RAM32.SLICE[3].RAM8.WORD[0].W.BYTE[1].B.BIT[6].OBUF/A (sky130_fd_sc_hd__ebufn_2)
                  0.00    0.05    2.58 v BLOCK[1].RAM128.BLOCK[2].RAM32.SLICE[3].RAM8.WORD[0].W.BYTE[1].B.BIT[6].OBUF/Z (sky130_fd_sc_hd__ebufn_2)
     2    0.20                           BLOCK[1].RAM128.BLOCK[2].RAM32.Do_pre[14] (net)
                  0.00    0.01    2.59 v BLOCK[1].RAM128.BLOCK[2].RAM32.Do_FF[14]/D (sky130_fd_sc_hd__dfxtp_1)
                                  2.59   data arrival time

                          0.00    0.00   clock CLK (rise edge)
                          0.00    0.00   clock source latency
                  0.26    0.19    0.19 ^ CLK (in)
     4    0.08                           CLK (net)
                  0.26    0.00    0.19 ^ BLOCK[1].RAM128.CLKBUF/A (sky130_fd_sc_hd__clkbuf_4)
                  1.85    1.27    1.46 ^ BLOCK[1].RAM128.CLKBUF/X (sky130_fd_sc_hd__clkbuf_4)
   264    0.83                           BLOCK[1].RAM128.BLOCK[0].RAM32.CLK (net)
                  1.93    0.32    1.78 ^ BLOCK[1].RAM128.BLOCK[2].RAM32.Do_FF[14]/CLK (sky130_fd_sc_hd__dfxtp_1)
                         -0.14    1.64   clock reconvergence pessimism
                         -0.02    1.62   library hold time
                                  1.62   data required time
-----------------------------------------------------------------------------
                                  1.62   data required time
                                 -2.59   data arrival time
-----------------------------------------------------------------------------
                                  0.98   slack (MET)


