============================================================
  Generated by:           Encounter(R) RTL Compiler v14.10-s022_1
  Generated on:           Jul 25 2021  12:45:50 pm
  Module:                 dsc_serial_mul_synth
  Technology library:     gscl45nm 
  Operating conditions:   typical (balanced_tree)
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================

         Instance           Cells  Cell Area  Net Area  Total Area  Wireload     
---------------------------------------------------------------------------------
dsc_serial_mul_synth          545       2065         0        2065    <none> (D) 
  TOP                         545       2065         0        2065    <none> (D) 
    stoch2bin                 184        830         0         830    <none> (D) 
      inc_add_23_27_1          36        169         0         169    <none> (D) 
    genblk1[3].genblk1.sng     91        310         0         310    <none> (D) 
      ctr                      51        222         0         222    <none> (D) 
    genblk1[2].genblk1.sng     90        308         0         308    <none> (D) 
      ctr                      50        220         0         220    <none> (D) 
    genblk1[1].genblk1.sng     90        308         0         308    <none> (D) 
      ctr                      50        220         0         220    <none> (D) 
    genblk1[0].genblk1.sng     87        302         0         302    <none> (D) 
      ctr                      47        214         0         214    <none> (D) 

 (D) = wireload is default in technology library
