<!doctype html>
<html lang="zh-CN">
  <head>
    <meta charset="UTF-8" />
    <meta name="viewport" content="width=device-width, initial-scale=1" />
    <title>SNN ASIC 加速器 · CanShine</title>
    <meta name="description" content="高能效脉冲神经网络异构计算芯片前端设计，国家重点研发计划项目，基于空时折叠与稀疏感知的 ASIC 全流程实现。" />
    <link rel="stylesheet" href="../styles.css?v=20260228-1" />
    <script src="../gate.js"></script>
  </head>
  <body class="project-page">
    <div class="bg-grid"></div>

    <!-- 快速导航 -->
    <nav class="quick-nav" aria-label="页内导航">
      <a href="#context">背景</a>
      <a href="#architecture">架构</a>
      <a href="#innovations">技术</a>
      <a href="#sparsity">稀疏</a>
      <a href="#metrics">指标</a>
      <a href="#verification">验证</a>
      <a href="#discussion">探讨</a>
    </nav>

    <header class="hero">
      <nav class="nav">
        <div class="brand">CanShine</div>
        <a class="nav-cta" href="../index.html#projects">返回项目</a>
      </nav>

      <div class="hero-content">
        <div class="hero-left">
          <p class="badge">国家重点研发计划 · 经费 4182 万元</p>
          <h1>高能效脉冲神经网络异构计算芯片设计</h1>
          <p class="subtitle">
            基于空时折叠与稀疏感知的 ASIC 前端设计<br />
            芯片前端全流程负责人 · 算法映射 / 架构定义 / RTL 实现 / FPGA 验证
          </p>
          <div class="hero-actions">
            <a class="primary" href="#innovations">核心技术</a>
            <a class="ghost" href="#metrics">性能指标</a>
          </div>
        </div>
        <div class="hero-right">
          <div class="glass-card">
            <div class="card-title">项目亮点</div>
            <ul class="list">
              <li>空时折叠并行：时域双链路展开 + 空域逻辑分时复用</li>
              <li>动态稀疏感知：标志位扫描剔除 82.97% 无效零计算</li>
              <li>残差注入累加：复用 PE 逻辑，消除片外残差带宽依赖</li>
              <li>80 FPS @ 200MHz，CIFAR-10 精度 93.14%</li>
            </ul>
            <div class="card-title">技术栈</div>
            <div class="chip-row">
              <span class="chip">SystemVerilog</span>
              <span class="chip">ASIC 前端</span>
              <span class="chip">Python</span>
              <span class="chip">Synopsys DC</span>
              <span class="chip">SpyGlass</span>
            </div>
          </div>
        </div>
      </div>
    </header>

    <!-- 项目背景 -->
    <section class="section" id="context">
      <h2>项目背景</h2>
      <p class="section-desc">
        国家重点研发计划《高能效类脑器件及其智能芯片关键技术研究》子课题。
        针对 SNN 网络<strong>时间步迭代计算翻倍</strong>与<strong>访存带宽瓶颈</strong>两大核心挑战，
        主导设计面向 <strong>Spiking-ResNet-18（T=2）</strong> 的 ASIC 加速架构，
        将算法理论直接映射为可交付芯片前端的完整工程产出。
      </p>
      <div class="detail-grid">
        <div>
          <h4>项目归属</h4>
          <p><strong>国家重点研发计划</strong></p>
          <p class="mt-6">《高能效类脑器件及其智能芯片关键技术研究》</p>
          <p class="mt-4">项目经费：4182 万元</p>
        </div>
        <div>
          <h4>担任角色</h4>
          <p><strong>芯片前端全流程负责人</strong></p>
          <p class="mt-6">独立负责：算法映射策略 · 微架构定义 · RTL 实现 · FPGA 原型验证 · 前端交付文档</p>
        </div>
        <div>
          <h4>核心挑战</h4>
          <ul>
            <li>T=2 时间步迭代导致等效计算量翻倍</li>
            <li>SNN 首层密集数据与深层稀疏脉冲的处理差异性</li>
            <li>残差连接对片外存储带宽的强依赖（访存墙）</li>
          </ul>
        </div>
      </div>
    </section>

    <!-- 架构方案 -->
    <section class="section" id="architecture">
      <h2>架构方案：异构双核驱动体系</h2>
      <p class="section-desc">
        针对 SNN 网络数据分布的差异性，采用"精细化分工"策略，
        通过<strong>异构微核</strong>分别处理密集首层与稀疏深层，实现算力与能效的双重最优。
      </p>
      <figure class="proj-fig">
        <img
          src="../assets/projects/snn/SNN架构图.svg"
          alt="SNN ASIC 加速器架构图"
          class="proj-fig-img"
        />
        <figcaption class="proj-figcap">
          图 1 &nbsp;·&nbsp; 异构双核驱动的 SNN ASIC 加速架构（DEC 密集核 + SAC 稀疏核）
        </figcaption>
      </figure>
      <div class="detail-grid">
        <div>
          <h4>高保真特征提取算子 (DEC)</h4>
          <p>
            专为<strong>首层密集数据</strong>设计，采用高位宽处理路径与流水线 MAC 阵列，
            直接对原始输入进行高保真卷积，规避传统脉冲编码的信息丢失，
            奠定系统整体识别率的精度基石。
          </p>
        </div>
        <div>
          <h4>稀疏感知加速阵列 (SAC)</h4>
          <p>
            专为<strong>深层脉冲数据</strong>设计，采用脉冲驱动计算机制与动态稀疏扫描逻辑，
            精准捕捉有效脉冲触发运算，充分挖掘空时稀疏性带来的能效红利。
          </p>
        </div>
        <div>
          <h4>全片上驻留策略</h4>
          <p>
            利用 SNN 脉冲数据极低位宽特性，构建全片上缓存体系。
            残差支路数据在片内暂存与复用，<strong>彻底消除</strong>深层网络对片外存储带宽的依赖。
          </p>
        </div>
      </div>
    </section>

    <!-- 关键技术 -->
    <section class="section" id="innovations">
      <h2>架构创新与关键技术突破</h2>
      <div class="info-grid">
        <div class="info-card">
          <div class="info-icon">⏱️</div>
          <h3>空时折叠并行策略</h3>
          <p>
            <strong>时域物理叠层</strong>：构建物理并行的双重计算链路，
            将原本串行的多时间步运算进行时域展开并行处理，
            有效消除时间维度迭代带来的推理时延开销。
          </p>
          <p class="mt-8">
            <strong>空域逻辑分时</strong>：设计动态资源调度器与冲突分拍机制，
            通过时间片轮转复用核心算力逻辑，在显著降低面积开销的同时支撑大规模通道并发。
          </p>
        </div>
        <div class="info-card">
          <div class="info-icon">⚡</div>
          <h3>动态稀疏感知机制</h3>
          <p>
            <strong>前瞻标志位扫描</strong>：在计算流水线前级部署高吞吐扫描逻辑（Scanner），
            实时预判输入数据有效性，精准剔除无效零值操作。
          </p>
          <p class="mt-8">
            <strong>细粒度门控关断</strong>：基于扫描结果生成动态使能信号，
            对无效数据通路实施时钟门控，充分挖掘网络高达 <strong>82.97%</strong> 的脉冲稀疏性。
          </p>
        </div>
        <div class="info-card">
          <div class="info-icon">🔁</div>
          <h3>残差流硬件映射优化</h3>
          <p>
            <strong>注入式累加架构</strong>：构建"先注入后累加"数据流，
            利用 PE 空闲时隙将残差预注入累加器，复用核心算术逻辑完成残差融合，
            规避独立加法器阵列的面积冗余。
          </p>
          <p class="mt-8">
            <strong>脉冲全片上驻留</strong>：残差支路数据完全片内暂存复用，
            消除深层网络残差连接对片外存储的带宽依赖。
          </p>
        </div>
      </div>
    </section>

    <!-- 稀疏度可视化 -->
    <section class="section" id="sparsity">
      <h2>稀疏性分析与跳零机制</h2>
      <p class="section-desc">
        SNN 网络的脉冲稀疏性是能效提升的核心来源。
        通过对各层激活稀疏度分布的精确建模，指导硬件扫描逻辑的最优设计。
      </p>
      <div class="gallery-grid">
        <figure class="gallery-figure">
          <img
            src="../assets/projects/snn/稀疏度.svg"
            alt="各层脉冲稀疏度分布"
            class="gallery-img"
          />
          <figcaption class="gallery-cap">
            图 2 &nbsp;·&nbsp; Spiking-ResNet-18 各层脉冲稀疏度分布（综合稀疏度 82.97%）
          </figcaption>
        </figure>
        <figure class="gallery-figure">
          <img
            src="../assets/projects/snn/跳零.svg"
            alt="跳零机制示意图"
            class="gallery-img"
          />
          <figcaption class="gallery-cap">
            图 3 &nbsp;·&nbsp; 标志位扫描器驱动的跳零机制示意
          </figcaption>
        </figure>
      </div>
    </section>

    <!-- 实测性能 -->
    <section class="section" id="metrics">
      <h2>设计评估指标</h2>
      <p class="section-desc">
        以下核心指标基于 <strong>200 MHz</strong> 时钟频率下的 SystemVerilog RTL 仿真验证结果。
      </p>
      <div class="hero-stats hero-stats--center">
        <div class="stat">
          <div class="stat-num">80 FPS</div>
          <div class="stat-label">推理帧率 @ 200 MHz</div>
        </div>
        <div class="stat">
          <div class="stat-num">93.14%</div>
          <div class="stat-label">CIFAR-10 分类精度</div>
        </div>
        <div class="stat">
          <div class="stat-num">82.97%</div>
          <div class="stat-label">综合脉冲稀疏度</div>
        </div>
        <div class="stat">
          <div class="stat-num">~8.0x</div>
          <div class="stat-label">存储压缩比</div>
        </div>
      </div>
      <div class="detail-grid">
        <div>
          <h4>🚀 极致速度</h4>
          <ul>
            <li>基于 64-Worker 全并行架构</li>
            <li>80 FPS 突破 SNN 实时性瓶颈</li>
            <li>轻松满足 60Hz 实时视频流处理需求</li>
          </ul>
        </div>
        <div>
          <h4>⚡ 高精低耗</h4>
          <ul>
            <li>混合精度量化策略保持 93.14% 精度</li>
            <li>标志位扫描器将稀疏性转化为功耗收益</li>
            <li>82.97% 无效计算被精准剔除</li>
          </ul>
        </div>
        <div>
          <h4>💾 存储优化</h4>
          <ul>
            <li>模型参数极低位宽优化，~8.0x 压缩比</li>
            <li>网络参数<strong>全片上驻留</strong>，消除片外带宽依赖</li>
            <li>残差数据完全在片内闭环，零片外回写</li>
          </ul>
        </div>
      </div>
    </section>

    <!-- 系统验证 -->
    <section class="section" id="verification">
      <h2>系统闭环与验证流程</h2>
      <p class="section-desc">
        构建从算法训练到硬件交付的完整闭环验证流水线，确保 RTL 实现与算法设计的端到端一致性。
      </p>
      <div class="detail-grid">
        <div>
          <h4>自动化数据闭环</h4>
          <p>
            Python 完成 SNN 算法训练、混合精度量化及权重 / 激励数据导出，
            自动生成 RTL 仿真所需的测试向量，
            并与仿真输出进行<strong>端到端数据一致性校验</strong>。
          </p>
        </div>
        <div>
          <h4>RTL 仿真验证</h4>
          <p>
            覆盖 DEC / SAC 双核路径、稀疏标志位扫描逻辑、
            残差注入时序及跨模块握手协议，
            确保各模块在边界条件下无数据错误与时序冲突。
          </p>
        </div>
        <div>
          <h4>前端设计交付</h4>
          <p>
            提供严谨的 RTL 代码库、
            <strong>Lint / CDC 检查报告</strong>（SpyGlass 零违规）
            以及详细的微架构说明文档，满足后端流程接收标准。
          </p>
        </div>
      </div>
    </section>

    <!-- 技术探讨 -->
    <section class="section" id="discussion">
      <h2>技术探讨</h2>
      <p class="section-desc">
        本页面侧重于架构级方案与工程产出展示。
        关于「<strong>物理链路叠层的 RTL 优化细节</strong>」「<strong>训练—量化—硬件映射的一致性保证</strong>」
        以及「<strong>残差累加过程中的时序收敛策略</strong>」等核心深度细节，
        欢迎在专业交流中展开进一步探讨。
      </p>
      <div class="hero-actions">
        <a class="primary" href="../index.html#contact">联系交流</a>
        <a class="ghost" href="../index.html#projects">查看其他项目</a>
      </div>
    </section>

    <footer class="footer">
      <div>© CanShine · 个人展示页</div>
      <a href="#top">返回顶部 ↑</a>
    </footer>
    <script>
      const qLinks = document.querySelectorAll('.quick-nav a');
      const qSections = [...qLinks].map(a => document.querySelector(a.getAttribute('href')));
      const qObs = new IntersectionObserver(entries => {
        entries.forEach(entry => {
          if (entry.isIntersecting) {
            qLinks.forEach(a => a.classList.remove('active'));
            const link = document.querySelector(`.quick-nav a[href="#${entry.target.id}"]`);
            if (link) link.classList.add('active');
          }
        });
      }, { rootMargin: '-30% 0px -60% 0px' });
      qSections.forEach(s => s && qObs.observe(s));
    </script>
  </body>
</html>
