40nm /45nmノードから、DFMの必要性は顕著になり、32nm/28nmではサインオフとしての手法だけではなく、P&R工程、あるいはライブラリの設計においても考慮されるべき要素になっています。長期化する設計TATの短縮、デバイス量産における高歩留まりの早期達成を実現するため、真のDFMの必要性が高まっています。
特に、リソのホットスポットを検出するためには、従来のシミュレーションでは、その検証時間が膨大なものになります。サインオフ工程で検出されたホットスポットによる修正作業(=イタレーション)は、製品のtime to marketを考慮すると致命的になる可能性があります。いかにサインオフ工程でのホットスポットを押さえ込むかが大きな課題となり、P&R工程での対応が必須となりました。前号でご紹介したEncounter Digital Implementation(EDI)SystemのDFMオプションは、ケイデンスのパターンマッチング技術を応用し、P&R工程でのリソ・ホットスポット検出を超高速で行います。検出したリソ・ホットスポットの自動修正をEDI Systemで行い、リソ・アウェアなP&Rが可能となりました。EDI SystemのDFMオプションは、Cadence Litho Physical Analyzer(LPA)をベースとしています。LPAは、フルシミュレーションのサインオフ・ツールとしては十分早い処理速度を達成していますが、さらにパターンマッチング技術を応用することにより、その処理速度はLPAの100倍以上を達成し、P&R工程での設計者の要求に応えられるものとなりました。(図1参照)
日本ケイデンス・デザイン・システムズ社｜パターンマッチングを応用したDFM手法でイタレーションを回避し、設計TATを短縮
