# SIFO
Л.р. 1: Дешифратор ассинхронный 3 в 8

Л.р. 2: 
Для выполнения лабораторной работы нужно спроектировать и промоделировать 3 блока.
														
Блок №1
На вход поступает синхросигнал clk произвольной частоты.
На выходе формируется сигнал с указанными по варианту формой (а или б) и параметрами m и n, где m и n – количество тактов внешнего синхросигнала clk.					

Блок №2
На вход поступает синхросигнал clk_in с блока №1 (такой же по форме).
На выходе формируется сигнал clk_D, повторяющий пропорции входного, но с частотой в D раз ниже.																											
														
Блок №3
На вход поступает синхросигнал clk_D с блока №2.
На выходе формируется 16-разрядный сигнал, представляющий собой 16 опорных синхроимпульсов DCa[15..0].								
Блок работает одинаково при различной форме входного сигнала (clk или clk_in, или clk_D).

Форма сигнала: а. m = 8, n = 5, D = 7.

Л.р. 3:

Разработать схему, включающую в себя буфер данных, модуль ROM и модуль RAM, подключенные к общей шине данных.
ROM и RAM подключены к общей шине адреса.

Схема должна позволять считать блок из N последовательных байт из модуля ROM или RAM (на выбор пользователя схемы) в буфер.

После выжидания M тактов clk этот блок данных должен быть записан из буфера в RAM, начиная с произвольного (на выбор пользователя) адреса.

Входные сигналы схемы:

– clk – сигнал синхронизации;

– rom_ram – выбор источника данных;

– address[L..0] – шина адреса;

– read – ""начать считывание"";

– write – ""начать запись"".

Выходные сигналы схемы:

– data[7..0] – состояние общей шины данных.

Синхронность/асинхронность вывода памяти (ROM или RAM) заключается в наличии/отсутствии входа outclock у соответствующего модуля.

Буфер должен быть реализован на регистрах.

Для работы с блоком lpm_ram_io может понадобится элемент lpm_bustri, позволяющий работать с двунаправленной шиной как с входной и выходной по отдельности.

Размерность модулей память зависит от разрядности ША.

Сценарий моделирования:

1. Выставить сигнал rom_ram для выбора источника данных.

2. Выставить адрес первой считываемой ячейки на ША.

3. Выставить сигнал read, инициализирующий считывание начиная с текущей указанной ячейки.

4. Последовательно считать N байт данных из памяти-источника и записать их в буфер.

5. Выждать M тактов, выставить адрес первой перезаписываемой ячейки на ША.

6. Выставить сигнал write, инициализирующий запись начиная с текущей указанной ячейки.

7. Переслать содержимое буфера в RAM.

8. Повторить процесс, выбрав другой источник данных.

2 пересылки (одна из ROM, одна из RAM) – необходимый минимум, можно больше.					
							
							
							
							
							
							
							
							
							
							
							
							
							
							
							
							
							
							
							
							
							
							
							
							
							
							
							
							
							
							
							
							
							
							
