<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xcvu9p-fsgd2104-2L-e" LaunchTime="1559808879">
  <File Type="PA-TCL" Name="xilinx_dma_pcie_ep.tcl"/>
  <File Type="RDS-PROPCONSTRS" Name="xilinx_dma_pcie_ep_drc_synth.rpt"/>
  <File Type="REPORTS-TCL" Name="xilinx_dma_pcie_ep_reports.tcl"/>
  <File Type="RDS-RDS" Name="xilinx_dma_pcie_ep.vds"/>
  <File Type="RDS-UTIL" Name="xilinx_dma_pcie_ep_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="xilinx_dma_pcie_ep_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="xilinx_dma_pcie_ep.dcp"/>
  <File Type="VDS-TIMINGSUMMARY" Name="xilinx_dma_pcie_ep_timing_summary_synth.rpt"/>
  <File Type="VDS-TIMING-PB" Name="xilinx_dma_pcie_ep_timing_summary_synth.pb"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/ip/xdma_0/xdma_0.xci">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../pci_inf/pci_inf.srcs/sources_1/ip/xdma_0/xdma_0.xci"/>
        <Attr Name="ImportTime" Val="1559625640"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/imports/axi4_amm_slave.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/imports/axi4_lite_amm_slave.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/imports/xdma_app.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/imports/xilinx_dma_pcie_ep.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="xilinx_dma_pcie_ep"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PPRDIR/imports/xilinx_pcie_xdma_ref_board.xdc">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="TargetConstrsFile" Val="$PPRDIR/imports/xilinx_pcie_xdma_ref_board.xdc"/>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <FileSet Name="utils" Type="Utils" RelSrcDir="$PSRCDIR/utils_1">
    <Filter Type="Utils"/>
    <Config>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2018"/>
    <Step Id="synth_design"/>
  </Strategy>
  <BlockFileSet Type="BlockSrcs" Name="blk_mem_131072D128W"/>
  <BlockFileSet Type="BlockSrcs" Name="axi4_lite_amm_bridge"/>
  <BlockFileSet Type="BlockSrcs" Name="blk_mem_1024D128W"/>
  <BlockFileSet Type="BlockSrcs" Name="blk_mem_1024D32W"/>
  <BlockFileSet Type="BlockSrcs" Name="axi4_amm_bridge"/>
  <BlockFileSet Type="BlockSrcs" Name="clk_wiz_0"/>
</GenRun>
