// Generated by CIRCT firtool-1.62.1
// Standard header to adapt well known macros for register randomization.
`ifndef RANDOMIZE
  `ifdef RANDOMIZE_MEM_INIT
    `define RANDOMIZE
  `endif // RANDOMIZE_MEM_INIT
`endif // not def RANDOMIZE
`ifndef RANDOMIZE
  `ifdef RANDOMIZE_REG_INIT
    `define RANDOMIZE
  `endif // RANDOMIZE_REG_INIT
`endif // not def RANDOMIZE

// RANDOM may be set to an expression that produces a 32-bit random unsigned value.
`ifndef RANDOM
  `define RANDOM $random
`endif // not def RANDOM

// Users can define INIT_RANDOM as general code that gets injected into the
// initializer block for modules with registers.
`ifndef INIT_RANDOM
  `define INIT_RANDOM
`endif // not def INIT_RANDOM

// If using random initialization, you can also define RANDOMIZE_DELAY to
// customize the delay used, otherwise 0.002 is used.
`ifndef RANDOMIZE_DELAY
  `define RANDOMIZE_DELAY 0.002
`endif // not def RANDOMIZE_DELAY

// Define INIT_RANDOM_PROLOG_ for use in our modules below.
`ifndef INIT_RANDOM_PROLOG_
  `ifdef RANDOMIZE
    `ifdef VERILATOR
      `define INIT_RANDOM_PROLOG_ `INIT_RANDOM
    `else  // VERILATOR
      `define INIT_RANDOM_PROLOG_ `INIT_RANDOM #`RANDOMIZE_DELAY begin end
    `endif // VERILATOR
  `else  // RANDOMIZE
    `define INIT_RANDOM_PROLOG_
  `endif // RANDOMIZE
`endif // not def INIT_RANDOM_PROLOG_

// Include register initializers in init blocks unless synthesis is set
`ifndef SYNTHESIS
  `ifndef ENABLE_INITIAL_REG_
    `define ENABLE_INITIAL_REG_
  `endif // not def ENABLE_INITIAL_REG_
`endif // not def SYNTHESIS

// Include rmemory initializers in init blocks unless synthesis is set
`ifndef SYNTHESIS
  `ifndef ENABLE_INITIAL_MEM_
    `define ENABLE_INITIAL_MEM_
  `endif // not def ENABLE_INITIAL_MEM_
`endif // not def SYNTHESIS

module IssueQueueVfmaVialuFixVimacVppuVfaluVfcvtVipuVsetrvfwvf(
  input         clock,
  input         reset,
  input         io_flush_valid,
  input         io_flush_bits_robIdx_flag,
  input  [7:0]  io_flush_bits_robIdx_value,
  input         io_flush_bits_level,
  output        io_enq_0_ready,
  input         io_enq_0_valid,
  input  [3:0]  io_enq_0_bits_srcType_0,
  input  [3:0]  io_enq_0_bits_srcType_1,
  input  [3:0]  io_enq_0_bits_srcType_2,
  input  [3:0]  io_enq_0_bits_srcType_3,
  input  [3:0]  io_enq_0_bits_srcType_4,
  input  [34:0] io_enq_0_bits_fuType,
  input  [8:0]  io_enq_0_bits_fuOpType,
  input         io_enq_0_bits_rfWen,
  input         io_enq_0_bits_fpWen,
  input         io_enq_0_bits_vecWen,
  input         io_enq_0_bits_v0Wen,
  input         io_enq_0_bits_vlWen,
  input  [3:0]  io_enq_0_bits_selImm,
  input  [31:0] io_enq_0_bits_imm,
  input         io_enq_0_bits_fpu_wflags,
  input         io_enq_0_bits_vpu_vma,
  input         io_enq_0_bits_vpu_vta,
  input  [1:0]  io_enq_0_bits_vpu_vsew,
  input  [2:0]  io_enq_0_bits_vpu_vlmul,
  input         io_enq_0_bits_vpu_vm,
  input  [7:0]  io_enq_0_bits_vpu_vstart,
  input         io_enq_0_bits_vpu_fpu_isFoldTo1_2,
  input         io_enq_0_bits_vpu_fpu_isFoldTo1_4,
  input         io_enq_0_bits_vpu_fpu_isFoldTo1_8,
  input         io_enq_0_bits_vpu_isExt,
  input         io_enq_0_bits_vpu_isNarrow,
  input         io_enq_0_bits_vpu_isDstMask,
  input         io_enq_0_bits_vpu_isOpMask,
  input         io_enq_0_bits_vpu_isDependOldVd,
  input         io_enq_0_bits_vpu_isWritePartVd,
  input  [6:0]  io_enq_0_bits_uopIdx,
  input         io_enq_0_bits_lastUop,
  input         io_enq_0_bits_srcState_0,
  input         io_enq_0_bits_srcState_1,
  input         io_enq_0_bits_srcState_2,
  input         io_enq_0_bits_srcState_3,
  input         io_enq_0_bits_srcState_4,
  input  [7:0]  io_enq_0_bits_psrc_0,
  input  [7:0]  io_enq_0_bits_psrc_1,
  input  [7:0]  io_enq_0_bits_psrc_2,
  input  [7:0]  io_enq_0_bits_psrc_3,
  input  [7:0]  io_enq_0_bits_psrc_4,
  input  [7:0]  io_enq_0_bits_pdest,
  input         io_enq_0_bits_robIdx_flag,
  input  [7:0]  io_enq_0_bits_robIdx_value,
  output        io_enq_1_ready,
  input         io_enq_1_valid,
  input  [3:0]  io_enq_1_bits_srcType_0,
  input  [3:0]  io_enq_1_bits_srcType_1,
  input  [3:0]  io_enq_1_bits_srcType_2,
  input  [3:0]  io_enq_1_bits_srcType_3,
  input  [3:0]  io_enq_1_bits_srcType_4,
  input  [34:0] io_enq_1_bits_fuType,
  input  [8:0]  io_enq_1_bits_fuOpType,
  input         io_enq_1_bits_rfWen,
  input         io_enq_1_bits_fpWen,
  input         io_enq_1_bits_vecWen,
  input         io_enq_1_bits_v0Wen,
  input         io_enq_1_bits_vlWen,
  input  [3:0]  io_enq_1_bits_selImm,
  input  [31:0] io_enq_1_bits_imm,
  input         io_enq_1_bits_fpu_wflags,
  input         io_enq_1_bits_vpu_vma,
  input         io_enq_1_bits_vpu_vta,
  input  [1:0]  io_enq_1_bits_vpu_vsew,
  input  [2:0]  io_enq_1_bits_vpu_vlmul,
  input         io_enq_1_bits_vpu_vm,
  input  [7:0]  io_enq_1_bits_vpu_vstart,
  input         io_enq_1_bits_vpu_fpu_isFoldTo1_2,
  input         io_enq_1_bits_vpu_fpu_isFoldTo1_4,
  input         io_enq_1_bits_vpu_fpu_isFoldTo1_8,
  input         io_enq_1_bits_vpu_isExt,
  input         io_enq_1_bits_vpu_isNarrow,
  input         io_enq_1_bits_vpu_isDstMask,
  input         io_enq_1_bits_vpu_isOpMask,
  input         io_enq_1_bits_vpu_isDependOldVd,
  input         io_enq_1_bits_vpu_isWritePartVd,
  input  [6:0]  io_enq_1_bits_uopIdx,
  input         io_enq_1_bits_lastUop,
  input         io_enq_1_bits_srcState_0,
  input         io_enq_1_bits_srcState_1,
  input         io_enq_1_bits_srcState_2,
  input         io_enq_1_bits_srcState_3,
  input         io_enq_1_bits_srcState_4,
  input  [7:0]  io_enq_1_bits_psrc_0,
  input  [7:0]  io_enq_1_bits_psrc_1,
  input  [7:0]  io_enq_1_bits_psrc_2,
  input  [7:0]  io_enq_1_bits_psrc_3,
  input  [7:0]  io_enq_1_bits_psrc_4,
  input  [7:0]  io_enq_1_bits_pdest,
  input         io_enq_1_bits_robIdx_flag,
  input  [7:0]  io_enq_1_bits_robIdx_value,
  input         io_og0Resp_0_valid,
  input  [34:0] io_og0Resp_0_bits_fuType,
  input         io_og0Resp_1_valid,
  input  [34:0] io_og0Resp_1_bits_fuType,
  input         io_og1Resp_0_valid,
  input         io_og1Resp_1_valid,
  input         io_og2Resp_0_valid,
  input  [1:0]  io_og2Resp_0_bits_resp,
  input         io_og2Resp_1_valid,
  input  [4:0]  io_wbBusyTableRead_1_intWbBusyTable,
  input  [2:0]  io_wbBusyTableRead_1_fpWbBusyTable,
  input  [3:0]  io_wbBusyTableRead_1_vfWbBusyTable,
  input  [3:0]  io_wbBusyTableRead_1_v0WbBusyTable,
  input  [1:0]  io_wbBusyTableRead_1_vlWbBusyTable,
  input  [4:0]  io_wbBusyTableRead_0_vfWbBusyTable,
  input  [4:0]  io_wbBusyTableRead_0_v0WbBusyTable,
  output [4:0]  io_wbBusyTableWrite_1_intWbBusyTable,
  output [2:0]  io_wbBusyTableWrite_1_fpWbBusyTable,
  output [3:0]  io_wbBusyTableWrite_1_vfWbBusyTable,
  output [3:0]  io_wbBusyTableWrite_1_v0WbBusyTable,
  output [1:0]  io_wbBusyTableWrite_1_vlWbBusyTable,
  output [4:0]  io_wbBusyTableWrite_0_vfWbBusyTable,
  output [4:0]  io_wbBusyTableWrite_0_v0WbBusyTable,
  input         io_wakeupFromWB_15_valid,
  input         io_wakeupFromWB_15_bits_vlWen,
  input  [7:0]  io_wakeupFromWB_15_bits_pdest,
  input         io_wakeupFromWB_14_valid,
  input         io_wakeupFromWB_14_bits_vlWen,
  input  [7:0]  io_wakeupFromWB_14_bits_pdest,
  input         io_wakeupFromWB_13_valid,
  input         io_wakeupFromWB_13_bits_vlWen,
  input  [7:0]  io_wakeupFromWB_13_bits_pdest,
  input         io_wakeupFromWB_12_valid,
  input         io_wakeupFromWB_12_bits_vlWen,
  input  [7:0]  io_wakeupFromWB_12_bits_pdest,
  input         io_wakeupFromWB_11_valid,
  input         io_wakeupFromWB_11_bits_v0Wen,
  input  [7:0]  io_wakeupFromWB_11_bits_pdest,
  input         io_wakeupFromWB_10_valid,
  input         io_wakeupFromWB_10_bits_v0Wen,
  input  [7:0]  io_wakeupFromWB_10_bits_pdest,
  input         io_wakeupFromWB_9_valid,
  input         io_wakeupFromWB_9_bits_v0Wen,
  input  [7:0]  io_wakeupFromWB_9_bits_pdest,
  input         io_wakeupFromWB_8_valid,
  input         io_wakeupFromWB_8_bits_v0Wen,
  input  [7:0]  io_wakeupFromWB_8_bits_pdest,
  input         io_wakeupFromWB_7_valid,
  input         io_wakeupFromWB_7_bits_v0Wen,
  input  [7:0]  io_wakeupFromWB_7_bits_pdest,
  input         io_wakeupFromWB_6_valid,
  input         io_wakeupFromWB_6_bits_v0Wen,
  input  [7:0]  io_wakeupFromWB_6_bits_pdest,
  input         io_wakeupFromWB_5_valid,
  input         io_wakeupFromWB_5_bits_vecWen,
  input  [7:0]  io_wakeupFromWB_5_bits_pdest,
  input         io_wakeupFromWB_4_valid,
  input         io_wakeupFromWB_4_bits_vecWen,
  input  [7:0]  io_wakeupFromWB_4_bits_pdest,
  input         io_wakeupFromWB_3_valid,
  input         io_wakeupFromWB_3_bits_vecWen,
  input  [7:0]  io_wakeupFromWB_3_bits_pdest,
  input         io_wakeupFromWB_2_valid,
  input         io_wakeupFromWB_2_bits_vecWen,
  input  [7:0]  io_wakeupFromWB_2_bits_pdest,
  input         io_wakeupFromWB_1_valid,
  input         io_wakeupFromWB_1_bits_vecWen,
  input  [7:0]  io_wakeupFromWB_1_bits_pdest,
  input         io_wakeupFromWB_0_valid,
  input         io_wakeupFromWB_0_bits_vecWen,
  input  [7:0]  io_wakeupFromWB_0_bits_pdest,
  input         io_wakeupFromWBDelayed_15_valid,
  input         io_wakeupFromWBDelayed_15_bits_vlWen,
  input  [7:0]  io_wakeupFromWBDelayed_15_bits_pdest,
  input         io_wakeupFromWBDelayed_14_valid,
  input         io_wakeupFromWBDelayed_14_bits_vlWen,
  input  [7:0]  io_wakeupFromWBDelayed_14_bits_pdest,
  input         io_wakeupFromWBDelayed_13_valid,
  input         io_wakeupFromWBDelayed_13_bits_vlWen,
  input  [7:0]  io_wakeupFromWBDelayed_13_bits_pdest,
  input         io_wakeupFromWBDelayed_12_valid,
  input         io_wakeupFromWBDelayed_12_bits_vlWen,
  input  [7:0]  io_wakeupFromWBDelayed_12_bits_pdest,
  input         io_wakeupFromWBDelayed_11_valid,
  input         io_wakeupFromWBDelayed_11_bits_v0Wen,
  input  [7:0]  io_wakeupFromWBDelayed_11_bits_pdest,
  input         io_wakeupFromWBDelayed_10_valid,
  input         io_wakeupFromWBDelayed_10_bits_v0Wen,
  input  [7:0]  io_wakeupFromWBDelayed_10_bits_pdest,
  input         io_wakeupFromWBDelayed_9_valid,
  input         io_wakeupFromWBDelayed_9_bits_v0Wen,
  input  [7:0]  io_wakeupFromWBDelayed_9_bits_pdest,
  input         io_wakeupFromWBDelayed_8_valid,
  input         io_wakeupFromWBDelayed_8_bits_v0Wen,
  input  [7:0]  io_wakeupFromWBDelayed_8_bits_pdest,
  input         io_wakeupFromWBDelayed_7_valid,
  input         io_wakeupFromWBDelayed_7_bits_v0Wen,
  input  [7:0]  io_wakeupFromWBDelayed_7_bits_pdest,
  input         io_wakeupFromWBDelayed_6_valid,
  input         io_wakeupFromWBDelayed_6_bits_v0Wen,
  input  [7:0]  io_wakeupFromWBDelayed_6_bits_pdest,
  input         io_wakeupFromWBDelayed_5_valid,
  input         io_wakeupFromWBDelayed_5_bits_vecWen,
  input  [7:0]  io_wakeupFromWBDelayed_5_bits_pdest,
  input         io_wakeupFromWBDelayed_4_valid,
  input         io_wakeupFromWBDelayed_4_bits_vecWen,
  input  [7:0]  io_wakeupFromWBDelayed_4_bits_pdest,
  input         io_wakeupFromWBDelayed_3_valid,
  input         io_wakeupFromWBDelayed_3_bits_vecWen,
  input  [7:0]  io_wakeupFromWBDelayed_3_bits_pdest,
  input         io_wakeupFromWBDelayed_2_valid,
  input         io_wakeupFromWBDelayed_2_bits_vecWen,
  input  [7:0]  io_wakeupFromWBDelayed_2_bits_pdest,
  input         io_wakeupFromWBDelayed_1_valid,
  input         io_wakeupFromWBDelayed_1_bits_vecWen,
  input  [7:0]  io_wakeupFromWBDelayed_1_bits_pdest,
  input         io_wakeupFromWBDelayed_0_valid,
  input         io_wakeupFromWBDelayed_0_bits_vecWen,
  input  [7:0]  io_wakeupFromWBDelayed_0_bits_pdest,
  input         io_vlFromIntIsZero,
  input         io_vlFromIntIsVlmax,
  input         io_vlFromVfIsZero,
  input         io_vlFromVfIsVlmax,
  output [4:0]  io_validCntDeqVec_0,
  output [4:0]  io_validCntDeqVec_1,
  input         io_deqDelay_1_ready,
  output        io_deqDelay_1_valid,
  output [6:0]  io_deqDelay_1_bits_rf_4_0_addr,
  output [6:0]  io_deqDelay_1_bits_rf_3_0_addr,
  output [6:0]  io_deqDelay_1_bits_rf_2_0_addr,
  output [6:0]  io_deqDelay_1_bits_rf_1_0_addr,
  output [6:0]  io_deqDelay_1_bits_rf_0_0_addr,
  output [3:0]  io_deqDelay_1_bits_immType,
  output [34:0] io_deqDelay_1_bits_common_fuType,
  output [8:0]  io_deqDelay_1_bits_common_fuOpType,
  output [63:0] io_deqDelay_1_bits_common_imm,
  output        io_deqDelay_1_bits_common_robIdx_flag,
  output [7:0]  io_deqDelay_1_bits_common_robIdx_value,
  output [7:0]  io_deqDelay_1_bits_common_pdest,
  output        io_deqDelay_1_bits_common_rfWen,
  output        io_deqDelay_1_bits_common_fpWen,
  output        io_deqDelay_1_bits_common_vecWen,
  output        io_deqDelay_1_bits_common_v0Wen,
  output        io_deqDelay_1_bits_common_vlWen,
  output        io_deqDelay_1_bits_common_fpu_wflags,
  output        io_deqDelay_1_bits_common_vpu_vma,
  output        io_deqDelay_1_bits_common_vpu_vta,
  output [1:0]  io_deqDelay_1_bits_common_vpu_vsew,
  output [2:0]  io_deqDelay_1_bits_common_vpu_vlmul,
  output        io_deqDelay_1_bits_common_vpu_vm,
  output [7:0]  io_deqDelay_1_bits_common_vpu_vstart,
  output        io_deqDelay_1_bits_common_vpu_fpu_isFoldTo1_2,
  output        io_deqDelay_1_bits_common_vpu_fpu_isFoldTo1_4,
  output        io_deqDelay_1_bits_common_vpu_fpu_isFoldTo1_8,
  output [6:0]  io_deqDelay_1_bits_common_vpu_vuopIdx,
  output        io_deqDelay_1_bits_common_vpu_lastUop,
  output        io_deqDelay_1_bits_common_vpu_isNarrow,
  output        io_deqDelay_1_bits_common_vpu_isDstMask,
  output [3:0]  io_deqDelay_1_bits_common_dataSources_0_value,
  output [3:0]  io_deqDelay_1_bits_common_dataSources_1_value,
  output [3:0]  io_deqDelay_1_bits_common_dataSources_2_value,
  output [3:0]  io_deqDelay_1_bits_common_dataSources_3_value,
  output [3:0]  io_deqDelay_1_bits_common_dataSources_4_value,
  input         io_deqDelay_0_ready,
  output        io_deqDelay_0_valid,
  output [6:0]  io_deqDelay_0_bits_rf_4_0_addr,
  output [6:0]  io_deqDelay_0_bits_rf_3_0_addr,
  output [6:0]  io_deqDelay_0_bits_rf_2_0_addr,
  output [6:0]  io_deqDelay_0_bits_rf_1_0_addr,
  output [6:0]  io_deqDelay_0_bits_rf_0_0_addr,
  output [34:0] io_deqDelay_0_bits_common_fuType,
  output [8:0]  io_deqDelay_0_bits_common_fuOpType,
  output        io_deqDelay_0_bits_common_robIdx_flag,
  output [7:0]  io_deqDelay_0_bits_common_robIdx_value,
  output [6:0]  io_deqDelay_0_bits_common_pdest,
  output        io_deqDelay_0_bits_common_vecWen,
  output        io_deqDelay_0_bits_common_v0Wen,
  output        io_deqDelay_0_bits_common_fpu_wflags,
  output        io_deqDelay_0_bits_common_vpu_vma,
  output        io_deqDelay_0_bits_common_vpu_vta,
  output [1:0]  io_deqDelay_0_bits_common_vpu_vsew,
  output [2:0]  io_deqDelay_0_bits_common_vpu_vlmul,
  output        io_deqDelay_0_bits_common_vpu_vm,
  output [7:0]  io_deqDelay_0_bits_common_vpu_vstart,
  output [6:0]  io_deqDelay_0_bits_common_vpu_vuopIdx,
  output        io_deqDelay_0_bits_common_vpu_isExt,
  output        io_deqDelay_0_bits_common_vpu_isNarrow,
  output        io_deqDelay_0_bits_common_vpu_isDstMask,
  output        io_deqDelay_0_bits_common_vpu_isOpMask,
  output [3:0]  io_deqDelay_0_bits_common_dataSources_0_value,
  output [3:0]  io_deqDelay_0_bits_common_dataSources_1_value,
  output [3:0]  io_deqDelay_0_bits_common_dataSources_2_value,
  output [3:0]  io_deqDelay_0_bits_common_dataSources_3_value,
  output [3:0]  io_deqDelay_0_bits_common_dataSources_4_value
);

  wire        io_enq_1_ready_0;
  wire        io_enq_0_ready_0;
  wire [11:0] _deqCanIssue_1_15to4;
  wire [11:0] _deqCanIssue_0_15to4;
  wire [1:0]  simpAgeDetectRequest_1;
  wire [1:0]  simpAgeDetectRequest_0;
  wire [11:0] _age_2_io_out_0;
  wire [11:0] _age_2_io_out_1;
  wire [1:0]  _age_1_io_out_0;
  wire [1:0]  _age_1_io_out_1;
  wire [1:0]  _age_1_io_out_2;
  wire [1:0]  _age_1_io_out_3;
  wire [1:0]  _age_io_out_0;
  wire [1:0]  _age_io_out_1;
  wire [15:0] _vlWbBusyTableRead_1_io_out_fuBusyTableMask;
  wire [15:0] _v0WbBusyTableRead_1_io_out_fuBusyTableMask;
  wire [15:0] _v0WbBusyTableRead_0_io_out_fuBusyTableMask;
  wire [15:0] _vfWbBusyTableRead_1_io_out_fuBusyTableMask;
  wire [15:0] _vfWbBusyTableRead_0_io_out_fuBusyTableMask;
  wire [15:0] _fpWbBusyTableRead_1_io_out_fuBusyTableMask;
  wire [15:0] _intWbBusyTableRead_1_io_out_fuBusyTableMask;
  wire [15:0] _fuBusyTableRead_1_io_out_fuBusyTableMask;
  wire [15:0] _fuBusyTableRead_0_io_out_fuBusyTableMask;
  wire [3:0]  _fuBusyTableWrite_1_io_out_fuBusyTable;
  wire [4:0]  _fuBusyTableWrite_0_io_out_fuBusyTable;
  wire [15:0] _entries_io_valid;
  wire [15:0] _entries_io_issued;
  wire [15:0] _entries_io_canIssue;
  wire [3:0]  _entries_io_dataSources_0_0_value;
  wire [3:0]  _entries_io_dataSources_0_1_value;
  wire [3:0]  _entries_io_dataSources_0_2_value;
  wire [3:0]  _entries_io_dataSources_0_3_value;
  wire [3:0]  _entries_io_dataSources_0_4_value;
  wire [3:0]  _entries_io_dataSources_1_0_value;
  wire [3:0]  _entries_io_dataSources_1_1_value;
  wire [3:0]  _entries_io_dataSources_1_2_value;
  wire [3:0]  _entries_io_dataSources_1_3_value;
  wire [3:0]  _entries_io_dataSources_1_4_value;
  wire [3:0]  _entries_io_dataSources_2_0_value;
  wire [3:0]  _entries_io_dataSources_2_1_value;
  wire [3:0]  _entries_io_dataSources_2_2_value;
  wire [3:0]  _entries_io_dataSources_2_3_value;
  wire [3:0]  _entries_io_dataSources_2_4_value;
  wire [3:0]  _entries_io_dataSources_3_0_value;
  wire [3:0]  _entries_io_dataSources_3_1_value;
  wire [3:0]  _entries_io_dataSources_3_2_value;
  wire [3:0]  _entries_io_dataSources_3_3_value;
  wire [3:0]  _entries_io_dataSources_3_4_value;
  wire [3:0]  _entries_io_dataSources_4_0_value;
  wire [3:0]  _entries_io_dataSources_4_1_value;
  wire [3:0]  _entries_io_dataSources_4_2_value;
  wire [3:0]  _entries_io_dataSources_4_3_value;
  wire [3:0]  _entries_io_dataSources_4_4_value;
  wire [3:0]  _entries_io_dataSources_5_0_value;
  wire [3:0]  _entries_io_dataSources_5_1_value;
  wire [3:0]  _entries_io_dataSources_5_2_value;
  wire [3:0]  _entries_io_dataSources_5_3_value;
  wire [3:0]  _entries_io_dataSources_5_4_value;
  wire [3:0]  _entries_io_dataSources_6_0_value;
  wire [3:0]  _entries_io_dataSources_6_1_value;
  wire [3:0]  _entries_io_dataSources_6_2_value;
  wire [3:0]  _entries_io_dataSources_6_3_value;
  wire [3:0]  _entries_io_dataSources_6_4_value;
  wire [3:0]  _entries_io_dataSources_7_0_value;
  wire [3:0]  _entries_io_dataSources_7_1_value;
  wire [3:0]  _entries_io_dataSources_7_2_value;
  wire [3:0]  _entries_io_dataSources_7_3_value;
  wire [3:0]  _entries_io_dataSources_7_4_value;
  wire [3:0]  _entries_io_dataSources_8_0_value;
  wire [3:0]  _entries_io_dataSources_8_1_value;
  wire [3:0]  _entries_io_dataSources_8_2_value;
  wire [3:0]  _entries_io_dataSources_8_3_value;
  wire [3:0]  _entries_io_dataSources_8_4_value;
  wire [3:0]  _entries_io_dataSources_9_0_value;
  wire [3:0]  _entries_io_dataSources_9_1_value;
  wire [3:0]  _entries_io_dataSources_9_2_value;
  wire [3:0]  _entries_io_dataSources_9_3_value;
  wire [3:0]  _entries_io_dataSources_9_4_value;
  wire [3:0]  _entries_io_dataSources_10_0_value;
  wire [3:0]  _entries_io_dataSources_10_1_value;
  wire [3:0]  _entries_io_dataSources_10_2_value;
  wire [3:0]  _entries_io_dataSources_10_3_value;
  wire [3:0]  _entries_io_dataSources_10_4_value;
  wire [3:0]  _entries_io_dataSources_11_0_value;
  wire [3:0]  _entries_io_dataSources_11_1_value;
  wire [3:0]  _entries_io_dataSources_11_2_value;
  wire [3:0]  _entries_io_dataSources_11_3_value;
  wire [3:0]  _entries_io_dataSources_11_4_value;
  wire [3:0]  _entries_io_dataSources_12_0_value;
  wire [3:0]  _entries_io_dataSources_12_1_value;
  wire [3:0]  _entries_io_dataSources_12_2_value;
  wire [3:0]  _entries_io_dataSources_12_3_value;
  wire [3:0]  _entries_io_dataSources_12_4_value;
  wire [3:0]  _entries_io_dataSources_13_0_value;
  wire [3:0]  _entries_io_dataSources_13_1_value;
  wire [3:0]  _entries_io_dataSources_13_2_value;
  wire [3:0]  _entries_io_dataSources_13_3_value;
  wire [3:0]  _entries_io_dataSources_13_4_value;
  wire [3:0]  _entries_io_dataSources_14_0_value;
  wire [3:0]  _entries_io_dataSources_14_1_value;
  wire [3:0]  _entries_io_dataSources_14_2_value;
  wire [3:0]  _entries_io_dataSources_14_3_value;
  wire [3:0]  _entries_io_dataSources_14_4_value;
  wire [3:0]  _entries_io_dataSources_15_0_value;
  wire [3:0]  _entries_io_dataSources_15_1_value;
  wire [3:0]  _entries_io_dataSources_15_2_value;
  wire [3:0]  _entries_io_dataSources_15_3_value;
  wire [3:0]  _entries_io_dataSources_15_4_value;
  wire        _entries_io_deqEntry_0_bits_status_robIdx_flag;
  wire [7:0]  _entries_io_deqEntry_0_bits_status_robIdx_value;
  wire        _entries_io_deqEntry_0_bits_status_fuType_18;
  wire        _entries_io_deqEntry_0_bits_status_fuType_19;
  wire        _entries_io_deqEntry_0_bits_status_fuType_20;
  wire        _entries_io_deqEntry_0_bits_status_fuType_21;
  wire        _entries_io_deqEntry_0_bits_status_fuType_24;
  wire        _entries_io_deqEntry_0_bits_status_fuType_25;
  wire        _entries_io_deqEntry_0_bits_status_fuType_27;
  wire        _entries_io_deqEntry_0_bits_status_fuType_30;
  wire [6:0]  _entries_io_deqEntry_0_bits_status_srcStatus_0_psrc;
  wire [6:0]  _entries_io_deqEntry_0_bits_status_srcStatus_1_psrc;
  wire [6:0]  _entries_io_deqEntry_0_bits_status_srcStatus_2_psrc;
  wire [6:0]  _entries_io_deqEntry_0_bits_status_srcStatus_3_psrc;
  wire [6:0]  _entries_io_deqEntry_0_bits_status_srcStatus_4_psrc;
  wire [8:0]  _entries_io_deqEntry_0_bits_payload_fuOpType;
  wire        _entries_io_deqEntry_0_bits_payload_vecWen;
  wire        _entries_io_deqEntry_0_bits_payload_v0Wen;
  wire        _entries_io_deqEntry_0_bits_payload_fpu_wflags;
  wire        _entries_io_deqEntry_0_bits_payload_vpu_vma;
  wire        _entries_io_deqEntry_0_bits_payload_vpu_vta;
  wire [1:0]  _entries_io_deqEntry_0_bits_payload_vpu_vsew;
  wire [2:0]  _entries_io_deqEntry_0_bits_payload_vpu_vlmul;
  wire        _entries_io_deqEntry_0_bits_payload_vpu_vm;
  wire [7:0]  _entries_io_deqEntry_0_bits_payload_vpu_vstart;
  wire        _entries_io_deqEntry_0_bits_payload_vpu_isExt;
  wire        _entries_io_deqEntry_0_bits_payload_vpu_isNarrow;
  wire        _entries_io_deqEntry_0_bits_payload_vpu_isDstMask;
  wire        _entries_io_deqEntry_0_bits_payload_vpu_isOpMask;
  wire [6:0]  _entries_io_deqEntry_0_bits_payload_uopIdx;
  wire [7:0]  _entries_io_deqEntry_0_bits_payload_pdest;
  wire        _entries_io_deqEntry_1_bits_status_robIdx_flag;
  wire [7:0]  _entries_io_deqEntry_1_bits_status_robIdx_value;
  wire        _entries_io_deqEntry_1_bits_status_fuType_18;
  wire        _entries_io_deqEntry_1_bits_status_fuType_19;
  wire        _entries_io_deqEntry_1_bits_status_fuType_20;
  wire        _entries_io_deqEntry_1_bits_status_fuType_21;
  wire        _entries_io_deqEntry_1_bits_status_fuType_24;
  wire        _entries_io_deqEntry_1_bits_status_fuType_25;
  wire        _entries_io_deqEntry_1_bits_status_fuType_27;
  wire        _entries_io_deqEntry_1_bits_status_fuType_30;
  wire [6:0]  _entries_io_deqEntry_1_bits_status_srcStatus_0_psrc;
  wire [6:0]  _entries_io_deqEntry_1_bits_status_srcStatus_1_psrc;
  wire [6:0]  _entries_io_deqEntry_1_bits_status_srcStatus_2_psrc;
  wire [6:0]  _entries_io_deqEntry_1_bits_status_srcStatus_3_psrc;
  wire [6:0]  _entries_io_deqEntry_1_bits_status_srcStatus_4_psrc;
  wire [14:0] _entries_io_deqEntry_1_bits_imm;
  wire [8:0]  _entries_io_deqEntry_1_bits_payload_fuOpType;
  wire        _entries_io_deqEntry_1_bits_payload_rfWen;
  wire        _entries_io_deqEntry_1_bits_payload_fpWen;
  wire        _entries_io_deqEntry_1_bits_payload_vecWen;
  wire        _entries_io_deqEntry_1_bits_payload_v0Wen;
  wire        _entries_io_deqEntry_1_bits_payload_vlWen;
  wire [3:0]  _entries_io_deqEntry_1_bits_payload_selImm;
  wire        _entries_io_deqEntry_1_bits_payload_fpu_wflags;
  wire        _entries_io_deqEntry_1_bits_payload_vpu_vma;
  wire        _entries_io_deqEntry_1_bits_payload_vpu_vta;
  wire [1:0]  _entries_io_deqEntry_1_bits_payload_vpu_vsew;
  wire [2:0]  _entries_io_deqEntry_1_bits_payload_vpu_vlmul;
  wire        _entries_io_deqEntry_1_bits_payload_vpu_vm;
  wire [7:0]  _entries_io_deqEntry_1_bits_payload_vpu_vstart;
  wire        _entries_io_deqEntry_1_bits_payload_vpu_fpu_isFoldTo1_2;
  wire        _entries_io_deqEntry_1_bits_payload_vpu_fpu_isFoldTo1_4;
  wire        _entries_io_deqEntry_1_bits_payload_vpu_fpu_isFoldTo1_8;
  wire        _entries_io_deqEntry_1_bits_payload_vpu_isNarrow;
  wire        _entries_io_deqEntry_1_bits_payload_vpu_isDstMask;
  wire [6:0]  _entries_io_deqEntry_1_bits_payload_uopIdx;
  wire        _entries_io_deqEntry_1_bits_payload_lastUop;
  wire [7:0]  _entries_io_deqEntry_1_bits_payload_pdest;
  wire [1:0]  _entries_io_simpEntryEnqSelVec_0;
  wire [1:0]  _entries_io_simpEntryEnqSelVec_1;
  wire [11:0] _entries_io_compEntryEnqSelVec_0;
  wire [11:0] _entries_io_compEntryEnqSelVec_1;
  wire        s0_doEnqSelValidVec_0 = io_enq_0_valid & io_enq_0_ready_0 & ~io_flush_valid;
  wire        s0_doEnqSelValidVec_1 = io_enq_1_valid & io_enq_1_ready_0 & ~io_flush_valid;
  wire        requestForTrans_2 = _entries_io_valid[2] & ~(_entries_io_issued[2]);
  wire        requestForTrans_3 = _entries_io_valid[3] & ~(_entries_io_issued[3]);
  wire        canIssueVec_0 = _entries_io_canIssue[0];
  wire        canIssueVec_1 = _entries_io_canIssue[1];
  wire        canIssueVec_2 = _entries_io_canIssue[2];
  wire        canIssueVec_3 = _entries_io_canIssue[3];
  wire        canIssueVec_4 = _entries_io_canIssue[4];
  wire        canIssueVec_5 = _entries_io_canIssue[5];
  wire        canIssueVec_6 = _entries_io_canIssue[6];
  wire        canIssueVec_7 = _entries_io_canIssue[7];
  wire        canIssueVec_8 = _entries_io_canIssue[8];
  wire        canIssueVec_9 = _entries_io_canIssue[9];
  wire        canIssueVec_10 = _entries_io_canIssue[10];
  wire        canIssueVec_11 = _entries_io_canIssue[11];
  wire        canIssueVec_12 = _entries_io_canIssue[12];
  wire        canIssueVec_13 = _entries_io_canIssue[13];
  wire        canIssueVec_14 = _entries_io_canIssue[14];
  wire        canIssueVec_15 = _entries_io_canIssue[15];
  wire        _entries_io_enq_0_bits_status_srcStatus_0_dataSources_value_T_6 =
    io_enq_0_bits_psrc_0 == 8'h0;
  wire        _entries_io_enq_0_bits_status_srcStatus_1_dataSources_value_T_6 =
    io_enq_0_bits_psrc_1 == 8'h0;
  wire        _entries_io_enq_0_bits_status_srcStatus_2_dataSources_value_T_6 =
    io_enq_0_bits_psrc_2 == 8'h0;
  wire        _entries_io_enq_1_bits_status_srcStatus_0_dataSources_value_T_6 =
    io_enq_1_bits_psrc_0 == 8'h0;
  wire        _entries_io_enq_1_bits_status_srcStatus_1_dataSources_value_T_6 =
    io_enq_1_bits_psrc_1 == 8'h0;
  wire        _entries_io_enq_1_bits_status_srcStatus_2_dataSources_value_T_6 =
    io_enq_1_bits_psrc_2 == 8'h0;
  wire [34:0] fuTypeVec_0;
  wire [34:0] fuTypeVec_1;
  wire [34:0] fuTypeVec_2;
  wire [34:0] fuTypeVec_3;
  wire [34:0] fuTypeVec_4;
  wire [34:0] fuTypeVec_5;
  wire [34:0] fuTypeVec_6;
  wire [34:0] fuTypeVec_7;
  wire [34:0] fuTypeVec_8;
  wire [34:0] fuTypeVec_9;
  wire [34:0] fuTypeVec_10;
  wire [34:0] fuTypeVec_11;
  wire [34:0] fuTypeVec_12;
  wire [34:0] fuTypeVec_13;
  wire [34:0] fuTypeVec_14;
  wire [34:0] fuTypeVec_15;
  wire        deqCanAcceptVec_0_0 =
    fuTypeVec_0[25] | fuTypeVec_0[19] | fuTypeVec_0[21] | fuTypeVec_0[20];
  wire        deqCanAcceptVec_0_1 =
    fuTypeVec_1[25] | fuTypeVec_1[19] | fuTypeVec_1[21] | fuTypeVec_1[20];
  wire        deqCanAcceptVec_0_2 =
    fuTypeVec_2[25] | fuTypeVec_2[19] | fuTypeVec_2[21] | fuTypeVec_2[20];
  wire        deqCanAcceptVec_0_3 =
    fuTypeVec_3[25] | fuTypeVec_3[19] | fuTypeVec_3[21] | fuTypeVec_3[20];
  wire        deqCanAcceptVec_0_4 =
    fuTypeVec_4[25] | fuTypeVec_4[19] | fuTypeVec_4[21] | fuTypeVec_4[20];
  wire        deqCanAcceptVec_0_5 =
    fuTypeVec_5[25] | fuTypeVec_5[19] | fuTypeVec_5[21] | fuTypeVec_5[20];
  wire        deqCanAcceptVec_0_6 =
    fuTypeVec_6[25] | fuTypeVec_6[19] | fuTypeVec_6[21] | fuTypeVec_6[20];
  wire        deqCanAcceptVec_0_7 =
    fuTypeVec_7[25] | fuTypeVec_7[19] | fuTypeVec_7[21] | fuTypeVec_7[20];
  wire        deqCanAcceptVec_0_8 =
    fuTypeVec_8[25] | fuTypeVec_8[19] | fuTypeVec_8[21] | fuTypeVec_8[20];
  wire        deqCanAcceptVec_0_9 =
    fuTypeVec_9[25] | fuTypeVec_9[19] | fuTypeVec_9[21] | fuTypeVec_9[20];
  wire        deqCanAcceptVec_0_10 =
    fuTypeVec_10[25] | fuTypeVec_10[19] | fuTypeVec_10[21] | fuTypeVec_10[20];
  wire        deqCanAcceptVec_0_11 =
    fuTypeVec_11[25] | fuTypeVec_11[19] | fuTypeVec_11[21] | fuTypeVec_11[20];
  wire        deqCanAcceptVec_0_12 =
    fuTypeVec_12[25] | fuTypeVec_12[19] | fuTypeVec_12[21] | fuTypeVec_12[20];
  wire        deqCanAcceptVec_0_13 =
    fuTypeVec_13[25] | fuTypeVec_13[19] | fuTypeVec_13[21] | fuTypeVec_13[20];
  wire        deqCanAcceptVec_0_14 =
    fuTypeVec_14[25] | fuTypeVec_14[19] | fuTypeVec_14[21] | fuTypeVec_14[20];
  wire        deqCanAcceptVec_0_15 =
    fuTypeVec_15[25] | fuTypeVec_15[19] | fuTypeVec_15[21] | fuTypeVec_15[20];
  wire        deqCanAcceptVec_1_0 =
    fuTypeVec_0[24] | fuTypeVec_0[27] | fuTypeVec_0[18] | fuTypeVec_0[30];
  wire        deqCanAcceptVec_1_1 =
    fuTypeVec_1[24] | fuTypeVec_1[27] | fuTypeVec_1[18] | fuTypeVec_1[30];
  wire        deqCanAcceptVec_1_2 =
    fuTypeVec_2[24] | fuTypeVec_2[27] | fuTypeVec_2[18] | fuTypeVec_2[30];
  wire        deqCanAcceptVec_1_3 =
    fuTypeVec_3[24] | fuTypeVec_3[27] | fuTypeVec_3[18] | fuTypeVec_3[30];
  wire        deqCanAcceptVec_1_4 =
    fuTypeVec_4[24] | fuTypeVec_4[27] | fuTypeVec_4[18] | fuTypeVec_4[30];
  wire        deqCanAcceptVec_1_5 =
    fuTypeVec_5[24] | fuTypeVec_5[27] | fuTypeVec_5[18] | fuTypeVec_5[30];
  wire        deqCanAcceptVec_1_6 =
    fuTypeVec_6[24] | fuTypeVec_6[27] | fuTypeVec_6[18] | fuTypeVec_6[30];
  wire        deqCanAcceptVec_1_7 =
    fuTypeVec_7[24] | fuTypeVec_7[27] | fuTypeVec_7[18] | fuTypeVec_7[30];
  wire        deqCanAcceptVec_1_8 =
    fuTypeVec_8[24] | fuTypeVec_8[27] | fuTypeVec_8[18] | fuTypeVec_8[30];
  wire        deqCanAcceptVec_1_9 =
    fuTypeVec_9[24] | fuTypeVec_9[27] | fuTypeVec_9[18] | fuTypeVec_9[30];
  wire        deqCanAcceptVec_1_10 =
    fuTypeVec_10[24] | fuTypeVec_10[27] | fuTypeVec_10[18] | fuTypeVec_10[30];
  wire        deqCanAcceptVec_1_11 =
    fuTypeVec_11[24] | fuTypeVec_11[27] | fuTypeVec_11[18] | fuTypeVec_11[30];
  wire        deqCanAcceptVec_1_12 =
    fuTypeVec_12[24] | fuTypeVec_12[27] | fuTypeVec_12[18] | fuTypeVec_12[30];
  wire        deqCanAcceptVec_1_13 =
    fuTypeVec_13[24] | fuTypeVec_13[27] | fuTypeVec_13[18] | fuTypeVec_13[30];
  wire        deqCanAcceptVec_1_14 =
    fuTypeVec_14[24] | fuTypeVec_14[27] | fuTypeVec_14[18] | fuTypeVec_14[30];
  wire        deqCanAcceptVec_1_15 =
    fuTypeVec_15[24] | fuTypeVec_15[27] | fuTypeVec_15[18] | fuTypeVec_15[30];
  wire [15:0] canIssueMergeAllBusy_0 =
    {canIssueVec_15,
     canIssueVec_14,
     canIssueVec_13,
     canIssueVec_12,
     canIssueVec_11,
     canIssueVec_10,
     canIssueVec_9,
     canIssueVec_8,
     canIssueVec_7,
     canIssueVec_6,
     canIssueVec_5,
     canIssueVec_4,
     canIssueVec_3,
     canIssueVec_2,
     canIssueVec_1,
     canIssueVec_0} & ~_fuBusyTableRead_0_io_out_fuBusyTableMask
    & ~_vfWbBusyTableRead_0_io_out_fuBusyTableMask
    & ~_v0WbBusyTableRead_0_io_out_fuBusyTableMask;
  wire [15:0] canIssueMergeAllBusy_1 =
    {canIssueVec_15,
     canIssueVec_14,
     canIssueVec_13,
     canIssueVec_12,
     canIssueVec_11,
     canIssueVec_10,
     canIssueVec_9,
     canIssueVec_8,
     canIssueVec_7,
     canIssueVec_6,
     canIssueVec_5,
     canIssueVec_4,
     canIssueVec_3,
     canIssueVec_2,
     canIssueVec_1,
     canIssueVec_0} & ~_fuBusyTableRead_1_io_out_fuBusyTableMask
    & ~_intWbBusyTableRead_1_io_out_fuBusyTableMask
    & ~_fpWbBusyTableRead_1_io_out_fuBusyTableMask
    & ~_vfWbBusyTableRead_1_io_out_fuBusyTableMask
    & ~_v0WbBusyTableRead_1_io_out_fuBusyTableMask
    & ~_vlWbBusyTableRead_1_io_out_fuBusyTableMask;
  wire [15:0] deqCanIssue_0 =
    canIssueMergeAllBusy_0
    & {deqCanAcceptVec_0_15,
       deqCanAcceptVec_0_14,
       deqCanAcceptVec_0_13,
       deqCanAcceptVec_0_12,
       deqCanAcceptVec_0_11,
       deqCanAcceptVec_0_10,
       deqCanAcceptVec_0_9,
       deqCanAcceptVec_0_8,
       deqCanAcceptVec_0_7,
       deqCanAcceptVec_0_6,
       deqCanAcceptVec_0_5,
       deqCanAcceptVec_0_4,
       deqCanAcceptVec_0_3,
       deqCanAcceptVec_0_2,
       deqCanAcceptVec_0_1,
       deqCanAcceptVec_0_0};
  wire [15:0] deqCanIssue_1 =
    canIssueMergeAllBusy_1
    & {deqCanAcceptVec_1_15,
       deqCanAcceptVec_1_14,
       deqCanAcceptVec_1_13,
       deqCanAcceptVec_1_12,
       deqCanAcceptVec_1_11,
       deqCanAcceptVec_1_10,
       deqCanAcceptVec_1_9,
       deqCanAcceptVec_1_8,
       deqCanAcceptVec_1_7,
       deqCanAcceptVec_1_6,
       deqCanAcceptVec_1_5,
       deqCanAcceptVec_1_4,
       deqCanAcceptVec_1_3,
       deqCanAcceptVec_1_2,
       deqCanAcceptVec_1_1,
       deqCanAcceptVec_1_0};
  assign simpAgeDetectRequest_0 = deqCanIssue_0[3:2];
  assign simpAgeDetectRequest_1 = deqCanIssue_1[3:2];
  assign _deqCanIssue_0_15to4 = deqCanIssue_0[15:4];
  assign _deqCanIssue_1_15to4 = deqCanIssue_1[15:4];
  wire        deqSelValidVec_0 =
    (|_deqCanIssue_0_15to4) | (|simpAgeDetectRequest_0) | (|(deqCanIssue_0[1:0]));
  wire [1:0]  _deqSelOHVec_0_T_2 = {2{~(|_deqCanIssue_0_15to4)}} & _age_1_io_out_0;
  wire [1:0]  _deqSelOHVec_0_T_7 =
    {2{~(|_deqCanIssue_0_15to4) & ~(|simpAgeDetectRequest_0)}} & _age_io_out_0;
  wire        deqSelValidVec_1 =
    (|_deqCanIssue_1_15to4) | (|simpAgeDetectRequest_1) | (|(deqCanIssue_1[1:0]));
  wire [1:0]  _deqSelOHVec_1_T_2 = {2{~(|_deqCanIssue_1_15to4)}} & _age_1_io_out_1;
  wire [1:0]  _deqSelOHVec_1_T_7 =
    {2{~(|_deqCanIssue_1_15to4) & ~(|simpAgeDetectRequest_1)}} & _age_io_out_1;
  wire [34:0] toBusyTableDeqResp_0_bits_fuType =
    {4'h0,
     _entries_io_deqEntry_0_bits_status_fuType_30,
     2'h0,
     _entries_io_deqEntry_0_bits_status_fuType_27,
     1'h0,
     _entries_io_deqEntry_0_bits_status_fuType_25,
     _entries_io_deqEntry_0_bits_status_fuType_24,
     2'h0,
     _entries_io_deqEntry_0_bits_status_fuType_21,
     _entries_io_deqEntry_0_bits_status_fuType_20,
     _entries_io_deqEntry_0_bits_status_fuType_19,
     _entries_io_deqEntry_0_bits_status_fuType_18,
     18'h0};
  wire [34:0] toBusyTableDeqResp_1_bits_fuType =
    {4'h0,
     _entries_io_deqEntry_1_bits_status_fuType_30,
     2'h0,
     _entries_io_deqEntry_1_bits_status_fuType_27,
     1'h0,
     _entries_io_deqEntry_1_bits_status_fuType_25,
     _entries_io_deqEntry_1_bits_status_fuType_24,
     2'h0,
     _entries_io_deqEntry_1_bits_status_fuType_21,
     _entries_io_deqEntry_1_bits_status_fuType_20,
     _entries_io_deqEntry_1_bits_status_fuType_19,
     _entries_io_deqEntry_1_bits_status_fuType_18,
     18'h0};
  reg         deqDelay_1_valid;
  reg  [6:0]  deqDelay_1_bits_rf_4_0_addr;
  reg  [6:0]  deqDelay_1_bits_rf_3_0_addr;
  reg  [6:0]  deqDelay_1_bits_rf_2_0_addr;
  reg  [6:0]  deqDelay_1_bits_rf_1_0_addr;
  reg  [6:0]  deqDelay_1_bits_rf_0_0_addr;
  reg  [3:0]  deqDelay_1_bits_immType;
  reg  [34:0] deqDelay_1_bits_common_fuType;
  reg  [8:0]  deqDelay_1_bits_common_fuOpType;
  reg  [63:0] deqDelay_1_bits_common_imm;
  reg         deqDelay_1_bits_common_robIdx_flag;
  reg  [7:0]  deqDelay_1_bits_common_robIdx_value;
  reg  [7:0]  deqDelay_1_bits_common_pdest;
  reg         deqDelay_1_bits_common_rfWen;
  reg         deqDelay_1_bits_common_fpWen;
  reg         deqDelay_1_bits_common_vecWen;
  reg         deqDelay_1_bits_common_v0Wen;
  reg         deqDelay_1_bits_common_vlWen;
  reg         deqDelay_1_bits_common_fpu_wflags;
  reg         deqDelay_1_bits_common_vpu_vma;
  reg         deqDelay_1_bits_common_vpu_vta;
  reg  [1:0]  deqDelay_1_bits_common_vpu_vsew;
  reg  [2:0]  deqDelay_1_bits_common_vpu_vlmul;
  reg         deqDelay_1_bits_common_vpu_vm;
  reg  [7:0]  deqDelay_1_bits_common_vpu_vstart;
  reg         deqDelay_1_bits_common_vpu_fpu_isFoldTo1_2;
  reg         deqDelay_1_bits_common_vpu_fpu_isFoldTo1_4;
  reg         deqDelay_1_bits_common_vpu_fpu_isFoldTo1_8;
  reg  [6:0]  deqDelay_1_bits_common_vpu_vuopIdx;
  reg         deqDelay_1_bits_common_vpu_lastUop;
  reg         deqDelay_1_bits_common_vpu_isNarrow;
  reg         deqDelay_1_bits_common_vpu_isDstMask;
  reg  [3:0]  deqDelay_1_bits_common_dataSources_0_value;
  reg  [3:0]  deqDelay_1_bits_common_dataSources_1_value;
  reg  [3:0]  deqDelay_1_bits_common_dataSources_2_value;
  reg  [3:0]  deqDelay_1_bits_common_dataSources_3_value;
  reg  [3:0]  deqDelay_1_bits_common_dataSources_4_value;
  reg         deqDelay_0_valid;
  reg  [6:0]  deqDelay_0_bits_rf_4_0_addr;
  reg  [6:0]  deqDelay_0_bits_rf_3_0_addr;
  reg  [6:0]  deqDelay_0_bits_rf_2_0_addr;
  reg  [6:0]  deqDelay_0_bits_rf_1_0_addr;
  reg  [6:0]  deqDelay_0_bits_rf_0_0_addr;
  reg  [34:0] deqDelay_0_bits_common_fuType;
  reg  [8:0]  deqDelay_0_bits_common_fuOpType;
  reg         deqDelay_0_bits_common_robIdx_flag;
  reg  [7:0]  deqDelay_0_bits_common_robIdx_value;
  reg  [6:0]  deqDelay_0_bits_common_pdest;
  reg         deqDelay_0_bits_common_vecWen;
  reg         deqDelay_0_bits_common_v0Wen;
  reg         deqDelay_0_bits_common_fpu_wflags;
  reg         deqDelay_0_bits_common_vpu_vma;
  reg         deqDelay_0_bits_common_vpu_vta;
  reg  [1:0]  deqDelay_0_bits_common_vpu_vsew;
  reg  [2:0]  deqDelay_0_bits_common_vpu_vlmul;
  reg         deqDelay_0_bits_common_vpu_vm;
  reg  [7:0]  deqDelay_0_bits_common_vpu_vstart;
  reg  [6:0]  deqDelay_0_bits_common_vpu_vuopIdx;
  reg         deqDelay_0_bits_common_vpu_isExt;
  reg         deqDelay_0_bits_common_vpu_isNarrow;
  reg         deqDelay_0_bits_common_vpu_isDstMask;
  reg         deqDelay_0_bits_common_vpu_isOpMask;
  reg  [3:0]  deqDelay_0_bits_common_dataSources_0_value;
  reg  [3:0]  deqDelay_0_bits_common_dataSources_1_value;
  reg  [3:0]  deqDelay_0_bits_common_dataSources_2_value;
  reg  [3:0]  deqDelay_0_bits_common_dataSources_3_value;
  reg  [3:0]  deqDelay_0_bits_common_dataSources_4_value;
  wire        enqHasValid = _entries_io_valid[0] | _entries_io_valid[1];
  wire        enqHasIssued =
    _entries_io_valid[0] & _entries_io_issued[0] | _entries_io_valid[1]
    & _entries_io_issued[1];
  reg  [4:0]  io_validCntDeqVec_0_REG;
  reg  [4:0]  io_validCntDeqVec_1_REG;
  wire        simpCanotIn =
    _entries_io_valid[3:2] == 2'h2 | _entries_io_valid[3:2] == 2'h1 | _entries_io_valid[2]
    & _entries_io_valid[3];
  assign io_enq_0_ready_0 = (~simpCanotIn | ~enqHasValid) & ~enqHasIssued;
  assign io_enq_1_ready_0 = (~simpCanotIn | ~enqHasValid) & ~enqHasIssued;
  always @(posedge clock) begin
    deqDelay_1_valid <= deqSelValidVec_1;
    if (|_entries_io_valid) begin
      deqDelay_1_bits_rf_4_0_addr <= _entries_io_deqEntry_1_bits_status_srcStatus_4_psrc;
      deqDelay_1_bits_rf_3_0_addr <= _entries_io_deqEntry_1_bits_status_srcStatus_3_psrc;
      deqDelay_1_bits_rf_2_0_addr <= _entries_io_deqEntry_1_bits_status_srcStatus_2_psrc;
      deqDelay_1_bits_rf_1_0_addr <= _entries_io_deqEntry_1_bits_status_srcStatus_1_psrc;
      deqDelay_1_bits_rf_0_0_addr <= _entries_io_deqEntry_1_bits_status_srcStatus_0_psrc;
      deqDelay_1_bits_immType <= _entries_io_deqEntry_1_bits_payload_selImm;
      deqDelay_1_bits_common_fuType <= toBusyTableDeqResp_1_bits_fuType;
      deqDelay_1_bits_common_fuOpType <= _entries_io_deqEntry_1_bits_payload_fuOpType;
      deqDelay_1_bits_common_imm <= {49'h0, _entries_io_deqEntry_1_bits_imm};
      deqDelay_1_bits_common_robIdx_flag <=
        _entries_io_deqEntry_1_bits_status_robIdx_flag;
      deqDelay_1_bits_common_robIdx_value <=
        _entries_io_deqEntry_1_bits_status_robIdx_value;
      deqDelay_1_bits_common_pdest <= _entries_io_deqEntry_1_bits_payload_pdest;
      deqDelay_1_bits_common_rfWen <= _entries_io_deqEntry_1_bits_payload_rfWen;
      deqDelay_1_bits_common_fpWen <= _entries_io_deqEntry_1_bits_payload_fpWen;
      deqDelay_1_bits_common_vecWen <= _entries_io_deqEntry_1_bits_payload_vecWen;
      deqDelay_1_bits_common_v0Wen <= _entries_io_deqEntry_1_bits_payload_v0Wen;
      deqDelay_1_bits_common_vlWen <= _entries_io_deqEntry_1_bits_payload_vlWen;
      deqDelay_1_bits_common_fpu_wflags <= _entries_io_deqEntry_1_bits_payload_fpu_wflags;
      deqDelay_1_bits_common_vpu_vma <= _entries_io_deqEntry_1_bits_payload_vpu_vma;
      deqDelay_1_bits_common_vpu_vta <= _entries_io_deqEntry_1_bits_payload_vpu_vta;
      deqDelay_1_bits_common_vpu_vsew <= _entries_io_deqEntry_1_bits_payload_vpu_vsew;
      deqDelay_1_bits_common_vpu_vlmul <= _entries_io_deqEntry_1_bits_payload_vpu_vlmul;
      deqDelay_1_bits_common_vpu_vm <= _entries_io_deqEntry_1_bits_payload_vpu_vm;
      deqDelay_1_bits_common_vpu_vstart <= _entries_io_deqEntry_1_bits_payload_vpu_vstart;
      deqDelay_1_bits_common_vpu_fpu_isFoldTo1_2 <=
        _entries_io_deqEntry_1_bits_payload_vpu_fpu_isFoldTo1_2;
      deqDelay_1_bits_common_vpu_fpu_isFoldTo1_4 <=
        _entries_io_deqEntry_1_bits_payload_vpu_fpu_isFoldTo1_4;
      deqDelay_1_bits_common_vpu_fpu_isFoldTo1_8 <=
        _entries_io_deqEntry_1_bits_payload_vpu_fpu_isFoldTo1_8;
      deqDelay_1_bits_common_vpu_vuopIdx <= _entries_io_deqEntry_1_bits_payload_uopIdx;
      deqDelay_1_bits_common_vpu_lastUop <= _entries_io_deqEntry_1_bits_payload_lastUop;
      deqDelay_1_bits_common_vpu_isNarrow <=
        _entries_io_deqEntry_1_bits_payload_vpu_isNarrow;
      deqDelay_1_bits_common_vpu_isDstMask <=
        _entries_io_deqEntry_1_bits_payload_vpu_isDstMask;
      deqDelay_1_bits_common_dataSources_0_value <=
        (_deqSelOHVec_1_T_7[0] ? _entries_io_dataSources_0_0_value : 4'h0)
        | (_deqSelOHVec_1_T_7[1] ? _entries_io_dataSources_1_0_value : 4'h0)
        | (_deqSelOHVec_1_T_2[0] ? _entries_io_dataSources_2_0_value : 4'h0)
        | (_deqSelOHVec_1_T_2[1] ? _entries_io_dataSources_3_0_value : 4'h0)
        | (_age_2_io_out_1[0] ? _entries_io_dataSources_4_0_value : 4'h0)
        | (_age_2_io_out_1[1] ? _entries_io_dataSources_5_0_value : 4'h0)
        | (_age_2_io_out_1[2] ? _entries_io_dataSources_6_0_value : 4'h0)
        | (_age_2_io_out_1[3] ? _entries_io_dataSources_7_0_value : 4'h0)
        | (_age_2_io_out_1[4] ? _entries_io_dataSources_8_0_value : 4'h0)
        | (_age_2_io_out_1[5] ? _entries_io_dataSources_9_0_value : 4'h0)
        | (_age_2_io_out_1[6] ? _entries_io_dataSources_10_0_value : 4'h0)
        | (_age_2_io_out_1[7] ? _entries_io_dataSources_11_0_value : 4'h0)
        | (_age_2_io_out_1[8] ? _entries_io_dataSources_12_0_value : 4'h0)
        | (_age_2_io_out_1[9] ? _entries_io_dataSources_13_0_value : 4'h0)
        | (_age_2_io_out_1[10] ? _entries_io_dataSources_14_0_value : 4'h0)
        | (_age_2_io_out_1[11] ? _entries_io_dataSources_15_0_value : 4'h0);
      deqDelay_1_bits_common_dataSources_1_value <=
        (_deqSelOHVec_1_T_7[0] ? _entries_io_dataSources_0_1_value : 4'h0)
        | (_deqSelOHVec_1_T_7[1] ? _entries_io_dataSources_1_1_value : 4'h0)
        | (_deqSelOHVec_1_T_2[0] ? _entries_io_dataSources_2_1_value : 4'h0)
        | (_deqSelOHVec_1_T_2[1] ? _entries_io_dataSources_3_1_value : 4'h0)
        | (_age_2_io_out_1[0] ? _entries_io_dataSources_4_1_value : 4'h0)
        | (_age_2_io_out_1[1] ? _entries_io_dataSources_5_1_value : 4'h0)
        | (_age_2_io_out_1[2] ? _entries_io_dataSources_6_1_value : 4'h0)
        | (_age_2_io_out_1[3] ? _entries_io_dataSources_7_1_value : 4'h0)
        | (_age_2_io_out_1[4] ? _entries_io_dataSources_8_1_value : 4'h0)
        | (_age_2_io_out_1[5] ? _entries_io_dataSources_9_1_value : 4'h0)
        | (_age_2_io_out_1[6] ? _entries_io_dataSources_10_1_value : 4'h0)
        | (_age_2_io_out_1[7] ? _entries_io_dataSources_11_1_value : 4'h0)
        | (_age_2_io_out_1[8] ? _entries_io_dataSources_12_1_value : 4'h0)
        | (_age_2_io_out_1[9] ? _entries_io_dataSources_13_1_value : 4'h0)
        | (_age_2_io_out_1[10] ? _entries_io_dataSources_14_1_value : 4'h0)
        | (_age_2_io_out_1[11] ? _entries_io_dataSources_15_1_value : 4'h0);
      deqDelay_1_bits_common_dataSources_2_value <=
        (_deqSelOHVec_1_T_7[0] ? _entries_io_dataSources_0_2_value : 4'h0)
        | (_deqSelOHVec_1_T_7[1] ? _entries_io_dataSources_1_2_value : 4'h0)
        | (_deqSelOHVec_1_T_2[0] ? _entries_io_dataSources_2_2_value : 4'h0)
        | (_deqSelOHVec_1_T_2[1] ? _entries_io_dataSources_3_2_value : 4'h0)
        | (_age_2_io_out_1[0] ? _entries_io_dataSources_4_2_value : 4'h0)
        | (_age_2_io_out_1[1] ? _entries_io_dataSources_5_2_value : 4'h0)
        | (_age_2_io_out_1[2] ? _entries_io_dataSources_6_2_value : 4'h0)
        | (_age_2_io_out_1[3] ? _entries_io_dataSources_7_2_value : 4'h0)
        | (_age_2_io_out_1[4] ? _entries_io_dataSources_8_2_value : 4'h0)
        | (_age_2_io_out_1[5] ? _entries_io_dataSources_9_2_value : 4'h0)
        | (_age_2_io_out_1[6] ? _entries_io_dataSources_10_2_value : 4'h0)
        | (_age_2_io_out_1[7] ? _entries_io_dataSources_11_2_value : 4'h0)
        | (_age_2_io_out_1[8] ? _entries_io_dataSources_12_2_value : 4'h0)
        | (_age_2_io_out_1[9] ? _entries_io_dataSources_13_2_value : 4'h0)
        | (_age_2_io_out_1[10] ? _entries_io_dataSources_14_2_value : 4'h0)
        | (_age_2_io_out_1[11] ? _entries_io_dataSources_15_2_value : 4'h0);
      deqDelay_1_bits_common_dataSources_3_value <=
        (_deqSelOHVec_1_T_7[0] ? _entries_io_dataSources_0_3_value : 4'h0)
        | (_deqSelOHVec_1_T_7[1] ? _entries_io_dataSources_1_3_value : 4'h0)
        | (_deqSelOHVec_1_T_2[0] ? _entries_io_dataSources_2_3_value : 4'h0)
        | (_deqSelOHVec_1_T_2[1] ? _entries_io_dataSources_3_3_value : 4'h0)
        | (_age_2_io_out_1[0] ? _entries_io_dataSources_4_3_value : 4'h0)
        | (_age_2_io_out_1[1] ? _entries_io_dataSources_5_3_value : 4'h0)
        | (_age_2_io_out_1[2] ? _entries_io_dataSources_6_3_value : 4'h0)
        | (_age_2_io_out_1[3] ? _entries_io_dataSources_7_3_value : 4'h0)
        | (_age_2_io_out_1[4] ? _entries_io_dataSources_8_3_value : 4'h0)
        | (_age_2_io_out_1[5] ? _entries_io_dataSources_9_3_value : 4'h0)
        | (_age_2_io_out_1[6] ? _entries_io_dataSources_10_3_value : 4'h0)
        | (_age_2_io_out_1[7] ? _entries_io_dataSources_11_3_value : 4'h0)
        | (_age_2_io_out_1[8] ? _entries_io_dataSources_12_3_value : 4'h0)
        | (_age_2_io_out_1[9] ? _entries_io_dataSources_13_3_value : 4'h0)
        | (_age_2_io_out_1[10] ? _entries_io_dataSources_14_3_value : 4'h0)
        | (_age_2_io_out_1[11] ? _entries_io_dataSources_15_3_value : 4'h0);
      deqDelay_1_bits_common_dataSources_4_value <=
        (_deqSelOHVec_1_T_7[0] ? _entries_io_dataSources_0_4_value : 4'h0)
        | (_deqSelOHVec_1_T_7[1] ? _entries_io_dataSources_1_4_value : 4'h0)
        | (_deqSelOHVec_1_T_2[0] ? _entries_io_dataSources_2_4_value : 4'h0)
        | (_deqSelOHVec_1_T_2[1] ? _entries_io_dataSources_3_4_value : 4'h0)
        | (_age_2_io_out_1[0] ? _entries_io_dataSources_4_4_value : 4'h0)
        | (_age_2_io_out_1[1] ? _entries_io_dataSources_5_4_value : 4'h0)
        | (_age_2_io_out_1[2] ? _entries_io_dataSources_6_4_value : 4'h0)
        | (_age_2_io_out_1[3] ? _entries_io_dataSources_7_4_value : 4'h0)
        | (_age_2_io_out_1[4] ? _entries_io_dataSources_8_4_value : 4'h0)
        | (_age_2_io_out_1[5] ? _entries_io_dataSources_9_4_value : 4'h0)
        | (_age_2_io_out_1[6] ? _entries_io_dataSources_10_4_value : 4'h0)
        | (_age_2_io_out_1[7] ? _entries_io_dataSources_11_4_value : 4'h0)
        | (_age_2_io_out_1[8] ? _entries_io_dataSources_12_4_value : 4'h0)
        | (_age_2_io_out_1[9] ? _entries_io_dataSources_13_4_value : 4'h0)
        | (_age_2_io_out_1[10] ? _entries_io_dataSources_14_4_value : 4'h0)
        | (_age_2_io_out_1[11] ? _entries_io_dataSources_15_4_value : 4'h0);
    end
    deqDelay_0_valid <= deqSelValidVec_0;
    if (|_entries_io_valid) begin
      deqDelay_0_bits_rf_4_0_addr <= _entries_io_deqEntry_0_bits_status_srcStatus_4_psrc;
      deqDelay_0_bits_rf_3_0_addr <= _entries_io_deqEntry_0_bits_status_srcStatus_3_psrc;
      deqDelay_0_bits_rf_2_0_addr <= _entries_io_deqEntry_0_bits_status_srcStatus_2_psrc;
      deqDelay_0_bits_rf_1_0_addr <= _entries_io_deqEntry_0_bits_status_srcStatus_1_psrc;
      deqDelay_0_bits_rf_0_0_addr <= _entries_io_deqEntry_0_bits_status_srcStatus_0_psrc;
      deqDelay_0_bits_common_fuType <= toBusyTableDeqResp_0_bits_fuType;
      deqDelay_0_bits_common_fuOpType <= _entries_io_deqEntry_0_bits_payload_fuOpType;
      deqDelay_0_bits_common_robIdx_flag <=
        _entries_io_deqEntry_0_bits_status_robIdx_flag;
      deqDelay_0_bits_common_robIdx_value <=
        _entries_io_deqEntry_0_bits_status_robIdx_value;
      deqDelay_0_bits_common_pdest <= _entries_io_deqEntry_0_bits_payload_pdest[6:0];
      deqDelay_0_bits_common_vecWen <= _entries_io_deqEntry_0_bits_payload_vecWen;
      deqDelay_0_bits_common_v0Wen <= _entries_io_deqEntry_0_bits_payload_v0Wen;
      deqDelay_0_bits_common_fpu_wflags <= _entries_io_deqEntry_0_bits_payload_fpu_wflags;
      deqDelay_0_bits_common_vpu_vma <= _entries_io_deqEntry_0_bits_payload_vpu_vma;
      deqDelay_0_bits_common_vpu_vta <= _entries_io_deqEntry_0_bits_payload_vpu_vta;
      deqDelay_0_bits_common_vpu_vsew <= _entries_io_deqEntry_0_bits_payload_vpu_vsew;
      deqDelay_0_bits_common_vpu_vlmul <= _entries_io_deqEntry_0_bits_payload_vpu_vlmul;
      deqDelay_0_bits_common_vpu_vm <= _entries_io_deqEntry_0_bits_payload_vpu_vm;
      deqDelay_0_bits_common_vpu_vstart <= _entries_io_deqEntry_0_bits_payload_vpu_vstart;
      deqDelay_0_bits_common_vpu_vuopIdx <= _entries_io_deqEntry_0_bits_payload_uopIdx;
      deqDelay_0_bits_common_vpu_isExt <= _entries_io_deqEntry_0_bits_payload_vpu_isExt;
      deqDelay_0_bits_common_vpu_isNarrow <=
        _entries_io_deqEntry_0_bits_payload_vpu_isNarrow;
      deqDelay_0_bits_common_vpu_isDstMask <=
        _entries_io_deqEntry_0_bits_payload_vpu_isDstMask;
      deqDelay_0_bits_common_vpu_isOpMask <=
        _entries_io_deqEntry_0_bits_payload_vpu_isOpMask;
      deqDelay_0_bits_common_dataSources_0_value <=
        (_deqSelOHVec_0_T_7[0] ? _entries_io_dataSources_0_0_value : 4'h0)
        | (_deqSelOHVec_0_T_7[1] ? _entries_io_dataSources_1_0_value : 4'h0)
        | (_deqSelOHVec_0_T_2[0] ? _entries_io_dataSources_2_0_value : 4'h0)
        | (_deqSelOHVec_0_T_2[1] ? _entries_io_dataSources_3_0_value : 4'h0)
        | (_age_2_io_out_0[0] ? _entries_io_dataSources_4_0_value : 4'h0)
        | (_age_2_io_out_0[1] ? _entries_io_dataSources_5_0_value : 4'h0)
        | (_age_2_io_out_0[2] ? _entries_io_dataSources_6_0_value : 4'h0)
        | (_age_2_io_out_0[3] ? _entries_io_dataSources_7_0_value : 4'h0)
        | (_age_2_io_out_0[4] ? _entries_io_dataSources_8_0_value : 4'h0)
        | (_age_2_io_out_0[5] ? _entries_io_dataSources_9_0_value : 4'h0)
        | (_age_2_io_out_0[6] ? _entries_io_dataSources_10_0_value : 4'h0)
        | (_age_2_io_out_0[7] ? _entries_io_dataSources_11_0_value : 4'h0)
        | (_age_2_io_out_0[8] ? _entries_io_dataSources_12_0_value : 4'h0)
        | (_age_2_io_out_0[9] ? _entries_io_dataSources_13_0_value : 4'h0)
        | (_age_2_io_out_0[10] ? _entries_io_dataSources_14_0_value : 4'h0)
        | (_age_2_io_out_0[11] ? _entries_io_dataSources_15_0_value : 4'h0);
      deqDelay_0_bits_common_dataSources_1_value <=
        (_deqSelOHVec_0_T_7[0] ? _entries_io_dataSources_0_1_value : 4'h0)
        | (_deqSelOHVec_0_T_7[1] ? _entries_io_dataSources_1_1_value : 4'h0)
        | (_deqSelOHVec_0_T_2[0] ? _entries_io_dataSources_2_1_value : 4'h0)
        | (_deqSelOHVec_0_T_2[1] ? _entries_io_dataSources_3_1_value : 4'h0)
        | (_age_2_io_out_0[0] ? _entries_io_dataSources_4_1_value : 4'h0)
        | (_age_2_io_out_0[1] ? _entries_io_dataSources_5_1_value : 4'h0)
        | (_age_2_io_out_0[2] ? _entries_io_dataSources_6_1_value : 4'h0)
        | (_age_2_io_out_0[3] ? _entries_io_dataSources_7_1_value : 4'h0)
        | (_age_2_io_out_0[4] ? _entries_io_dataSources_8_1_value : 4'h0)
        | (_age_2_io_out_0[5] ? _entries_io_dataSources_9_1_value : 4'h0)
        | (_age_2_io_out_0[6] ? _entries_io_dataSources_10_1_value : 4'h0)
        | (_age_2_io_out_0[7] ? _entries_io_dataSources_11_1_value : 4'h0)
        | (_age_2_io_out_0[8] ? _entries_io_dataSources_12_1_value : 4'h0)
        | (_age_2_io_out_0[9] ? _entries_io_dataSources_13_1_value : 4'h0)
        | (_age_2_io_out_0[10] ? _entries_io_dataSources_14_1_value : 4'h0)
        | (_age_2_io_out_0[11] ? _entries_io_dataSources_15_1_value : 4'h0);
      deqDelay_0_bits_common_dataSources_2_value <=
        (_deqSelOHVec_0_T_7[0] ? _entries_io_dataSources_0_2_value : 4'h0)
        | (_deqSelOHVec_0_T_7[1] ? _entries_io_dataSources_1_2_value : 4'h0)
        | (_deqSelOHVec_0_T_2[0] ? _entries_io_dataSources_2_2_value : 4'h0)
        | (_deqSelOHVec_0_T_2[1] ? _entries_io_dataSources_3_2_value : 4'h0)
        | (_age_2_io_out_0[0] ? _entries_io_dataSources_4_2_value : 4'h0)
        | (_age_2_io_out_0[1] ? _entries_io_dataSources_5_2_value : 4'h0)
        | (_age_2_io_out_0[2] ? _entries_io_dataSources_6_2_value : 4'h0)
        | (_age_2_io_out_0[3] ? _entries_io_dataSources_7_2_value : 4'h0)
        | (_age_2_io_out_0[4] ? _entries_io_dataSources_8_2_value : 4'h0)
        | (_age_2_io_out_0[5] ? _entries_io_dataSources_9_2_value : 4'h0)
        | (_age_2_io_out_0[6] ? _entries_io_dataSources_10_2_value : 4'h0)
        | (_age_2_io_out_0[7] ? _entries_io_dataSources_11_2_value : 4'h0)
        | (_age_2_io_out_0[8] ? _entries_io_dataSources_12_2_value : 4'h0)
        | (_age_2_io_out_0[9] ? _entries_io_dataSources_13_2_value : 4'h0)
        | (_age_2_io_out_0[10] ? _entries_io_dataSources_14_2_value : 4'h0)
        | (_age_2_io_out_0[11] ? _entries_io_dataSources_15_2_value : 4'h0);
      deqDelay_0_bits_common_dataSources_3_value <=
        (_deqSelOHVec_0_T_7[0] ? _entries_io_dataSources_0_3_value : 4'h0)
        | (_deqSelOHVec_0_T_7[1] ? _entries_io_dataSources_1_3_value : 4'h0)
        | (_deqSelOHVec_0_T_2[0] ? _entries_io_dataSources_2_3_value : 4'h0)
        | (_deqSelOHVec_0_T_2[1] ? _entries_io_dataSources_3_3_value : 4'h0)
        | (_age_2_io_out_0[0] ? _entries_io_dataSources_4_3_value : 4'h0)
        | (_age_2_io_out_0[1] ? _entries_io_dataSources_5_3_value : 4'h0)
        | (_age_2_io_out_0[2] ? _entries_io_dataSources_6_3_value : 4'h0)
        | (_age_2_io_out_0[3] ? _entries_io_dataSources_7_3_value : 4'h0)
        | (_age_2_io_out_0[4] ? _entries_io_dataSources_8_3_value : 4'h0)
        | (_age_2_io_out_0[5] ? _entries_io_dataSources_9_3_value : 4'h0)
        | (_age_2_io_out_0[6] ? _entries_io_dataSources_10_3_value : 4'h0)
        | (_age_2_io_out_0[7] ? _entries_io_dataSources_11_3_value : 4'h0)
        | (_age_2_io_out_0[8] ? _entries_io_dataSources_12_3_value : 4'h0)
        | (_age_2_io_out_0[9] ? _entries_io_dataSources_13_3_value : 4'h0)
        | (_age_2_io_out_0[10] ? _entries_io_dataSources_14_3_value : 4'h0)
        | (_age_2_io_out_0[11] ? _entries_io_dataSources_15_3_value : 4'h0);
      deqDelay_0_bits_common_dataSources_4_value <=
        (_deqSelOHVec_0_T_7[0] ? _entries_io_dataSources_0_4_value : 4'h0)
        | (_deqSelOHVec_0_T_7[1] ? _entries_io_dataSources_1_4_value : 4'h0)
        | (_deqSelOHVec_0_T_2[0] ? _entries_io_dataSources_2_4_value : 4'h0)
        | (_deqSelOHVec_0_T_2[1] ? _entries_io_dataSources_3_4_value : 4'h0)
        | (_age_2_io_out_0[0] ? _entries_io_dataSources_4_4_value : 4'h0)
        | (_age_2_io_out_0[1] ? _entries_io_dataSources_5_4_value : 4'h0)
        | (_age_2_io_out_0[2] ? _entries_io_dataSources_6_4_value : 4'h0)
        | (_age_2_io_out_0[3] ? _entries_io_dataSources_7_4_value : 4'h0)
        | (_age_2_io_out_0[4] ? _entries_io_dataSources_8_4_value : 4'h0)
        | (_age_2_io_out_0[5] ? _entries_io_dataSources_9_4_value : 4'h0)
        | (_age_2_io_out_0[6] ? _entries_io_dataSources_10_4_value : 4'h0)
        | (_age_2_io_out_0[7] ? _entries_io_dataSources_11_4_value : 4'h0)
        | (_age_2_io_out_0[8] ? _entries_io_dataSources_12_4_value : 4'h0)
        | (_age_2_io_out_0[9] ? _entries_io_dataSources_13_4_value : 4'h0)
        | (_age_2_io_out_0[10] ? _entries_io_dataSources_14_4_value : 4'h0)
        | (_age_2_io_out_0[11] ? _entries_io_dataSources_15_4_value : 4'h0);
    end
    io_validCntDeqVec_0_REG <=
      5'(5'({3'h0,
             2'({1'h0, _entries_io_valid[0] & deqCanAcceptVec_0_0}
                + {1'h0, _entries_io_valid[1] & deqCanAcceptVec_0_1})}
            + {1'h0,
               4'({1'h0,
                   3'({1'h0,
                       2'({1'h0, _entries_io_valid[2] & deqCanAcceptVec_0_2}
                          + 2'({1'h0, _entries_io_valid[3] & deqCanAcceptVec_0_3}
                               + {1'h0, _entries_io_valid[4] & deqCanAcceptVec_0_4}))}
                      + 3'({1'h0,
                            2'({1'h0, _entries_io_valid[5] & deqCanAcceptVec_0_5}
                               + {1'h0, _entries_io_valid[6] & deqCanAcceptVec_0_6})}
                           + {1'h0,
                              2'({1'h0, _entries_io_valid[7] & deqCanAcceptVec_0_7}
                                 + {1'h0, _entries_io_valid[8] & deqCanAcceptVec_0_8})}))}
                  + {1'h0,
                     3'({1'h0,
                         2'({1'h0, _entries_io_valid[9] & deqCanAcceptVec_0_9}
                            + 2'({1'h0, _entries_io_valid[10] & deqCanAcceptVec_0_10}
                                 + {1'h0, _entries_io_valid[11] & deqCanAcceptVec_0_11}))}
                        + 3'({1'h0,
                              2'({1'h0, _entries_io_valid[12] & deqCanAcceptVec_0_12}
                                 + {1'h0, _entries_io_valid[13] & deqCanAcceptVec_0_13})}
                             + {1'h0,
                                2'({1'h0, _entries_io_valid[14] & deqCanAcceptVec_0_14}
                                   + {1'h0,
                                      _entries_io_valid[15]
                                        & deqCanAcceptVec_0_15})}))})})
         - {4'h0, io_deqDelay_0_ready & deqDelay_0_valid});
    io_validCntDeqVec_1_REG <=
      5'(5'({3'h0,
             2'({1'h0, _entries_io_valid[0] & deqCanAcceptVec_1_0}
                + {1'h0, _entries_io_valid[1] & deqCanAcceptVec_1_1})}
            + {1'h0,
               4'({1'h0,
                   3'({1'h0,
                       2'({1'h0, _entries_io_valid[2] & deqCanAcceptVec_1_2}
                          + 2'({1'h0, _entries_io_valid[3] & deqCanAcceptVec_1_3}
                               + {1'h0, _entries_io_valid[4] & deqCanAcceptVec_1_4}))}
                      + 3'({1'h0,
                            2'({1'h0, _entries_io_valid[5] & deqCanAcceptVec_1_5}
                               + {1'h0, _entries_io_valid[6] & deqCanAcceptVec_1_6})}
                           + {1'h0,
                              2'({1'h0, _entries_io_valid[7] & deqCanAcceptVec_1_7}
                                 + {1'h0, _entries_io_valid[8] & deqCanAcceptVec_1_8})}))}
                  + {1'h0,
                     3'({1'h0,
                         2'({1'h0, _entries_io_valid[9] & deqCanAcceptVec_1_9}
                            + 2'({1'h0, _entries_io_valid[10] & deqCanAcceptVec_1_10}
                                 + {1'h0, _entries_io_valid[11] & deqCanAcceptVec_1_11}))}
                        + 3'({1'h0,
                              2'({1'h0, _entries_io_valid[12] & deqCanAcceptVec_1_12}
                                 + {1'h0, _entries_io_valid[13] & deqCanAcceptVec_1_13})}
                             + {1'h0,
                                2'({1'h0, _entries_io_valid[14] & deqCanAcceptVec_1_14}
                                   + {1'h0,
                                      _entries_io_valid[15]
                                        & deqCanAcceptVec_1_15})}))})})
         - {4'h0, io_deqDelay_1_ready & deqDelay_1_valid});
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_REG_
    `ifdef FIRRTL_BEFORE_INITIAL
      `FIRRTL_BEFORE_INITIAL
    `endif // FIRRTL_BEFORE_INITIAL
    logic [31:0] _RANDOM[0:112];
    initial begin
      `ifdef INIT_RANDOM_PROLOG_
        `INIT_RANDOM_PROLOG_
      `endif // INIT_RANDOM_PROLOG_
      `ifdef RANDOMIZE_REG_INIT
        for (logic [6:0] i = 7'h0; i < 7'h71; i += 7'h1) begin
          _RANDOM[i] = `RANDOM;
        end
        deqDelay_1_valid = _RANDOM[7'h8][0];
        deqDelay_1_bits_rf_4_0_addr = _RANDOM[7'h8][7:1];
        deqDelay_1_bits_rf_3_0_addr = _RANDOM[7'h8][17:11];
        deqDelay_1_bits_rf_2_0_addr = _RANDOM[7'h8][27:21];
        deqDelay_1_bits_rf_1_0_addr = {_RANDOM[7'h8][31], _RANDOM[7'h9][5:0]};
        deqDelay_1_bits_rf_0_0_addr = _RANDOM[7'h9][15:9];
        deqDelay_1_bits_immType = _RANDOM[7'hA][10:7];
        deqDelay_1_bits_common_fuType = {_RANDOM[7'hA][31:11], _RANDOM[7'hB][13:0]};
        deqDelay_1_bits_common_fuOpType = _RANDOM[7'hB][22:14];
        deqDelay_1_bits_common_imm =
          {_RANDOM[7'h1F][31:23], _RANDOM[7'h20], _RANDOM[7'h21][22:0]};
        deqDelay_1_bits_common_robIdx_flag = _RANDOM[7'h21][23];
        deqDelay_1_bits_common_robIdx_value = _RANDOM[7'h21][31:24];
        deqDelay_1_bits_common_pdest = _RANDOM[7'h22][12:5];
        deqDelay_1_bits_common_rfWen = _RANDOM[7'h22][13];
        deqDelay_1_bits_common_fpWen = _RANDOM[7'h22][14];
        deqDelay_1_bits_common_vecWen = _RANDOM[7'h22][15];
        deqDelay_1_bits_common_v0Wen = _RANDOM[7'h22][16];
        deqDelay_1_bits_common_vlWen = _RANDOM[7'h22][17];
        deqDelay_1_bits_common_fpu_wflags = _RANDOM[7'h22][20];
        deqDelay_1_bits_common_vpu_vma = _RANDOM[7'h22][29];
        deqDelay_1_bits_common_vpu_vta = _RANDOM[7'h22][30];
        deqDelay_1_bits_common_vpu_vsew = {_RANDOM[7'h22][31], _RANDOM[7'h23][0]};
        deqDelay_1_bits_common_vpu_vlmul = _RANDOM[7'h23][3:1];
        deqDelay_1_bits_common_vpu_vm = _RANDOM[7'h23][12];
        deqDelay_1_bits_common_vpu_vstart = _RANDOM[7'h23][20:13];
        deqDelay_1_bits_common_vpu_fpu_isFoldTo1_2 = _RANDOM[7'h23][28];
        deqDelay_1_bits_common_vpu_fpu_isFoldTo1_4 = _RANDOM[7'h23][29];
        deqDelay_1_bits_common_vpu_fpu_isFoldTo1_8 = _RANDOM[7'h23][30];
        deqDelay_1_bits_common_vpu_vuopIdx = _RANDOM[7'h24][7:1];
        deqDelay_1_bits_common_vpu_lastUop = _RANDOM[7'h24][8];
        deqDelay_1_bits_common_vpu_isNarrow = _RANDOM[7'h28][24];
        deqDelay_1_bits_common_vpu_isDstMask = _RANDOM[7'h28][25];
        deqDelay_1_bits_common_dataSources_0_value =
          {_RANDOM[7'h28][31], _RANDOM[7'h29][2:0]};
        deqDelay_1_bits_common_dataSources_1_value = _RANDOM[7'h29][6:3];
        deqDelay_1_bits_common_dataSources_2_value = _RANDOM[7'h29][10:7];
        deqDelay_1_bits_common_dataSources_3_value = _RANDOM[7'h29][14:11];
        deqDelay_1_bits_common_dataSources_4_value = _RANDOM[7'h29][18:15];
        deqDelay_0_valid = _RANDOM[7'h3C][4];
        deqDelay_0_bits_rf_4_0_addr = _RANDOM[7'h3C][11:5];
        deqDelay_0_bits_rf_3_0_addr = _RANDOM[7'h3C][21:15];
        deqDelay_0_bits_rf_2_0_addr = _RANDOM[7'h3C][31:25];
        deqDelay_0_bits_rf_1_0_addr = _RANDOM[7'h3D][9:3];
        deqDelay_0_bits_rf_0_0_addr = _RANDOM[7'h3D][19:13];
        deqDelay_0_bits_common_fuType = {_RANDOM[7'h3E][31:15], _RANDOM[7'h3F][17:0]};
        deqDelay_0_bits_common_fuOpType = _RANDOM[7'h3F][26:18];
        deqDelay_0_bits_common_robIdx_flag = _RANDOM[7'h55][27];
        deqDelay_0_bits_common_robIdx_value =
          {_RANDOM[7'h55][31:28], _RANDOM[7'h56][3:0]};
        deqDelay_0_bits_common_pdest = _RANDOM[7'h56][15:9];
        deqDelay_0_bits_common_vecWen = _RANDOM[7'h56][16];
        deqDelay_0_bits_common_v0Wen = _RANDOM[7'h56][17];
        deqDelay_0_bits_common_fpu_wflags = _RANDOM[7'h56][20];
        deqDelay_0_bits_common_vpu_vma = _RANDOM[7'h56][29];
        deqDelay_0_bits_common_vpu_vta = _RANDOM[7'h56][30];
        deqDelay_0_bits_common_vpu_vsew = {_RANDOM[7'h56][31], _RANDOM[7'h57][0]};
        deqDelay_0_bits_common_vpu_vlmul = _RANDOM[7'h57][3:1];
        deqDelay_0_bits_common_vpu_vm = _RANDOM[7'h57][12];
        deqDelay_0_bits_common_vpu_vstart = _RANDOM[7'h57][20:13];
        deqDelay_0_bits_common_vpu_vuopIdx = _RANDOM[7'h58][7:1];
        deqDelay_0_bits_common_vpu_isExt = _RANDOM[7'h5C][23];
        deqDelay_0_bits_common_vpu_isNarrow = _RANDOM[7'h5C][24];
        deqDelay_0_bits_common_vpu_isDstMask = _RANDOM[7'h5C][25];
        deqDelay_0_bits_common_vpu_isOpMask = _RANDOM[7'h5C][26];
        deqDelay_0_bits_common_dataSources_0_value =
          {_RANDOM[7'h5C][31], _RANDOM[7'h5D][2:0]};
        deqDelay_0_bits_common_dataSources_1_value = _RANDOM[7'h5D][6:3];
        deqDelay_0_bits_common_dataSources_2_value = _RANDOM[7'h5D][10:7];
        deqDelay_0_bits_common_dataSources_3_value = _RANDOM[7'h5D][14:11];
        deqDelay_0_bits_common_dataSources_4_value = _RANDOM[7'h5D][18:15];
        io_validCntDeqVec_0_REG = _RANDOM[7'h70][8:4];
        io_validCntDeqVec_1_REG = _RANDOM[7'h70][13:9];
      `endif // RANDOMIZE_REG_INIT
    end // initial
    `ifdef FIRRTL_AFTER_INITIAL
      `FIRRTL_AFTER_INITIAL
    `endif // FIRRTL_AFTER_INITIAL
  `endif // ENABLE_INITIAL_REG_
  EntriesVfmaVialuFixVimacVppuVfaluVfcvtVipuVsetrvfwvf entries (
    .clock                                              (clock),
    .reset                                              (reset),
    .io_flush_valid                                     (io_flush_valid),
    .io_flush_bits_robIdx_flag                          (io_flush_bits_robIdx_flag),
    .io_flush_bits_robIdx_value                         (io_flush_bits_robIdx_value),
    .io_flush_bits_level                                (io_flush_bits_level),
    .io_enq_0_valid                                     (s0_doEnqSelValidVec_0),
    .io_enq_0_bits_status_robIdx_flag                   (io_enq_0_bits_robIdx_flag),
    .io_enq_0_bits_status_robIdx_value                  (io_enq_0_bits_robIdx_value),
    .io_enq_0_bits_status_fuType_18                     (io_enq_0_bits_fuType[18]),
    .io_enq_0_bits_status_fuType_19                     (io_enq_0_bits_fuType[19]),
    .io_enq_0_bits_status_fuType_20                     (io_enq_0_bits_fuType[20]),
    .io_enq_0_bits_status_fuType_21                     (io_enq_0_bits_fuType[21]),
    .io_enq_0_bits_status_fuType_24                     (io_enq_0_bits_fuType[24]),
    .io_enq_0_bits_status_fuType_25                     (io_enq_0_bits_fuType[25]),
    .io_enq_0_bits_status_fuType_27                     (io_enq_0_bits_fuType[27]),
    .io_enq_0_bits_status_fuType_30                     (io_enq_0_bits_fuType[30]),
    .io_enq_0_bits_status_srcStatus_0_psrc              (io_enq_0_bits_psrc_0[6:0]),
    .io_enq_0_bits_status_srcStatus_0_srcType           (io_enq_0_bits_srcType_0),
    .io_enq_0_bits_status_srcStatus_0_srcState
      (io_enq_0_bits_srcType_0[2]
       & _entries_io_enq_0_bits_status_srcStatus_0_dataSources_value_T_6
       | io_enq_0_bits_srcState_0),
    .io_enq_0_bits_status_srcStatus_0_dataSources_value
      (io_enq_0_bits_srcType_0[0]
       & _entries_io_enq_0_bits_status_srcStatus_0_dataSources_value_T_6
         ? 4'h0
         : io_enq_0_bits_srcType_0 == 4'h0
             ? 4'h4
             : io_enq_0_bits_srcType_0[2]
               & _entries_io_enq_0_bits_status_srcStatus_0_dataSources_value_T_6
                 ? 4'h5
                 : 4'h8),
    .io_enq_0_bits_status_srcStatus_1_psrc              (io_enq_0_bits_psrc_1[6:0]),
    .io_enq_0_bits_status_srcStatus_1_srcType           (io_enq_0_bits_srcType_1),
    .io_enq_0_bits_status_srcStatus_1_srcState
      (io_enq_0_bits_srcType_1[2]
       & _entries_io_enq_0_bits_status_srcStatus_1_dataSources_value_T_6
       | io_enq_0_bits_srcState_1),
    .io_enq_0_bits_status_srcStatus_1_dataSources_value
      (io_enq_0_bits_srcType_1[0]
       & _entries_io_enq_0_bits_status_srcStatus_1_dataSources_value_T_6
         ? 4'h0
         : io_enq_0_bits_srcType_1 == 4'h0
             ? 4'h4
             : io_enq_0_bits_srcType_1[2]
               & _entries_io_enq_0_bits_status_srcStatus_1_dataSources_value_T_6
                 ? 4'h5
                 : 4'h8),
    .io_enq_0_bits_status_srcStatus_2_psrc              (io_enq_0_bits_psrc_2[6:0]),
    .io_enq_0_bits_status_srcStatus_2_srcType           (io_enq_0_bits_srcType_2),
    .io_enq_0_bits_status_srcStatus_2_srcState
      (io_enq_0_bits_srcType_2[2]
       & _entries_io_enq_0_bits_status_srcStatus_2_dataSources_value_T_6
       | io_enq_0_bits_srcState_2),
    .io_enq_0_bits_status_srcStatus_2_dataSources_value
      (io_enq_0_bits_srcType_2[0]
       & _entries_io_enq_0_bits_status_srcStatus_2_dataSources_value_T_6
         ? 4'h0
         : io_enq_0_bits_srcType_2 == 4'h0
             ? 4'h4
             : io_enq_0_bits_srcType_2[2]
               & _entries_io_enq_0_bits_status_srcStatus_2_dataSources_value_T_6
                 ? 4'h5
                 : 4'h8),
    .io_enq_0_bits_status_srcStatus_3_psrc              (io_enq_0_bits_psrc_3[6:0]),
    .io_enq_0_bits_status_srcStatus_3_srcType           (io_enq_0_bits_srcType_3),
    .io_enq_0_bits_status_srcStatus_3_srcState          (io_enq_0_bits_srcState_3),
    .io_enq_0_bits_status_srcStatus_3_dataSources_value
      (io_enq_0_bits_srcType_3 == 4'h0 ? 4'h4 : 4'h8),
    .io_enq_0_bits_status_srcStatus_4_psrc              (io_enq_0_bits_psrc_4[6:0]),
    .io_enq_0_bits_status_srcStatus_4_srcType           (io_enq_0_bits_srcType_4),
    .io_enq_0_bits_status_srcStatus_4_srcState          (io_enq_0_bits_srcState_4),
    .io_enq_0_bits_status_srcStatus_4_dataSources_value
      (io_enq_0_bits_srcType_4 == 4'h0 ? 4'h4 : 4'h8),
    .io_enq_0_bits_imm                                  (io_enq_0_bits_imm[14:0]),
    .io_enq_0_bits_payload_fuOpType                     (io_enq_0_bits_fuOpType),
    .io_enq_0_bits_payload_rfWen                        (io_enq_0_bits_rfWen),
    .io_enq_0_bits_payload_fpWen                        (io_enq_0_bits_fpWen),
    .io_enq_0_bits_payload_vecWen                       (io_enq_0_bits_vecWen),
    .io_enq_0_bits_payload_v0Wen                        (io_enq_0_bits_v0Wen),
    .io_enq_0_bits_payload_vlWen                        (io_enq_0_bits_vlWen),
    .io_enq_0_bits_payload_selImm                       (io_enq_0_bits_selImm),
    .io_enq_0_bits_payload_fpu_wflags                   (io_enq_0_bits_fpu_wflags),
    .io_enq_0_bits_payload_vpu_vma                      (io_enq_0_bits_vpu_vma),
    .io_enq_0_bits_payload_vpu_vta                      (io_enq_0_bits_vpu_vta),
    .io_enq_0_bits_payload_vpu_vsew                     (io_enq_0_bits_vpu_vsew),
    .io_enq_0_bits_payload_vpu_vlmul                    (io_enq_0_bits_vpu_vlmul),
    .io_enq_0_bits_payload_vpu_vm                       (io_enq_0_bits_vpu_vm),
    .io_enq_0_bits_payload_vpu_vstart                   (io_enq_0_bits_vpu_vstart),
    .io_enq_0_bits_payload_vpu_fpu_isFoldTo1_2
      (io_enq_0_bits_vpu_fpu_isFoldTo1_2),
    .io_enq_0_bits_payload_vpu_fpu_isFoldTo1_4
      (io_enq_0_bits_vpu_fpu_isFoldTo1_4),
    .io_enq_0_bits_payload_vpu_fpu_isFoldTo1_8
      (io_enq_0_bits_vpu_fpu_isFoldTo1_8),
    .io_enq_0_bits_payload_vpu_isExt                    (io_enq_0_bits_vpu_isExt),
    .io_enq_0_bits_payload_vpu_isNarrow                 (io_enq_0_bits_vpu_isNarrow),
    .io_enq_0_bits_payload_vpu_isDstMask                (io_enq_0_bits_vpu_isDstMask),
    .io_enq_0_bits_payload_vpu_isOpMask                 (io_enq_0_bits_vpu_isOpMask),
    .io_enq_0_bits_payload_vpu_isDependOldVd            (io_enq_0_bits_vpu_isDependOldVd),
    .io_enq_0_bits_payload_vpu_isWritePartVd            (io_enq_0_bits_vpu_isWritePartVd),
    .io_enq_0_bits_payload_uopIdx                       (io_enq_0_bits_uopIdx),
    .io_enq_0_bits_payload_lastUop                      (io_enq_0_bits_lastUop),
    .io_enq_0_bits_payload_pdest                        (io_enq_0_bits_pdest),
    .io_enq_1_valid                                     (s0_doEnqSelValidVec_1),
    .io_enq_1_bits_status_robIdx_flag                   (io_enq_1_bits_robIdx_flag),
    .io_enq_1_bits_status_robIdx_value                  (io_enq_1_bits_robIdx_value),
    .io_enq_1_bits_status_fuType_18                     (io_enq_1_bits_fuType[18]),
    .io_enq_1_bits_status_fuType_19                     (io_enq_1_bits_fuType[19]),
    .io_enq_1_bits_status_fuType_20                     (io_enq_1_bits_fuType[20]),
    .io_enq_1_bits_status_fuType_21                     (io_enq_1_bits_fuType[21]),
    .io_enq_1_bits_status_fuType_24                     (io_enq_1_bits_fuType[24]),
    .io_enq_1_bits_status_fuType_25                     (io_enq_1_bits_fuType[25]),
    .io_enq_1_bits_status_fuType_27                     (io_enq_1_bits_fuType[27]),
    .io_enq_1_bits_status_fuType_30                     (io_enq_1_bits_fuType[30]),
    .io_enq_1_bits_status_srcStatus_0_psrc              (io_enq_1_bits_psrc_0[6:0]),
    .io_enq_1_bits_status_srcStatus_0_srcType           (io_enq_1_bits_srcType_0),
    .io_enq_1_bits_status_srcStatus_0_srcState
      (io_enq_1_bits_srcType_0[2]
       & _entries_io_enq_1_bits_status_srcStatus_0_dataSources_value_T_6
       | io_enq_1_bits_srcState_0),
    .io_enq_1_bits_status_srcStatus_0_dataSources_value
      (io_enq_1_bits_srcType_0[0]
       & _entries_io_enq_1_bits_status_srcStatus_0_dataSources_value_T_6
         ? 4'h0
         : io_enq_1_bits_srcType_0 == 4'h0
             ? 4'h4
             : io_enq_1_bits_srcType_0[2]
               & _entries_io_enq_1_bits_status_srcStatus_0_dataSources_value_T_6
                 ? 4'h5
                 : 4'h8),
    .io_enq_1_bits_status_srcStatus_1_psrc              (io_enq_1_bits_psrc_1[6:0]),
    .io_enq_1_bits_status_srcStatus_1_srcType           (io_enq_1_bits_srcType_1),
    .io_enq_1_bits_status_srcStatus_1_srcState
      (io_enq_1_bits_srcType_1[2]
       & _entries_io_enq_1_bits_status_srcStatus_1_dataSources_value_T_6
       | io_enq_1_bits_srcState_1),
    .io_enq_1_bits_status_srcStatus_1_dataSources_value
      (io_enq_1_bits_srcType_1[0]
       & _entries_io_enq_1_bits_status_srcStatus_1_dataSources_value_T_6
         ? 4'h0
         : io_enq_1_bits_srcType_1 == 4'h0
             ? 4'h4
             : io_enq_1_bits_srcType_1[2]
               & _entries_io_enq_1_bits_status_srcStatus_1_dataSources_value_T_6
                 ? 4'h5
                 : 4'h8),
    .io_enq_1_bits_status_srcStatus_2_psrc              (io_enq_1_bits_psrc_2[6:0]),
    .io_enq_1_bits_status_srcStatus_2_srcType           (io_enq_1_bits_srcType_2),
    .io_enq_1_bits_status_srcStatus_2_srcState
      (io_enq_1_bits_srcType_2[2]
       & _entries_io_enq_1_bits_status_srcStatus_2_dataSources_value_T_6
       | io_enq_1_bits_srcState_2),
    .io_enq_1_bits_status_srcStatus_2_dataSources_value
      (io_enq_1_bits_srcType_2[0]
       & _entries_io_enq_1_bits_status_srcStatus_2_dataSources_value_T_6
         ? 4'h0
         : io_enq_1_bits_srcType_2 == 4'h0
             ? 4'h4
             : io_enq_1_bits_srcType_2[2]
               & _entries_io_enq_1_bits_status_srcStatus_2_dataSources_value_T_6
                 ? 4'h5
                 : 4'h8),
    .io_enq_1_bits_status_srcStatus_3_psrc              (io_enq_1_bits_psrc_3[6:0]),
    .io_enq_1_bits_status_srcStatus_3_srcType           (io_enq_1_bits_srcType_3),
    .io_enq_1_bits_status_srcStatus_3_srcState          (io_enq_1_bits_srcState_3),
    .io_enq_1_bits_status_srcStatus_3_dataSources_value
      (io_enq_1_bits_srcType_3 == 4'h0 ? 4'h4 : 4'h8),
    .io_enq_1_bits_status_srcStatus_4_psrc              (io_enq_1_bits_psrc_4[6:0]),
    .io_enq_1_bits_status_srcStatus_4_srcType           (io_enq_1_bits_srcType_4),
    .io_enq_1_bits_status_srcStatus_4_srcState          (io_enq_1_bits_srcState_4),
    .io_enq_1_bits_status_srcStatus_4_dataSources_value
      (io_enq_1_bits_srcType_4 == 4'h0 ? 4'h4 : 4'h8),
    .io_enq_1_bits_imm                                  (io_enq_1_bits_imm[14:0]),
    .io_enq_1_bits_payload_fuOpType                     (io_enq_1_bits_fuOpType),
    .io_enq_1_bits_payload_rfWen                        (io_enq_1_bits_rfWen),
    .io_enq_1_bits_payload_fpWen                        (io_enq_1_bits_fpWen),
    .io_enq_1_bits_payload_vecWen                       (io_enq_1_bits_vecWen),
    .io_enq_1_bits_payload_v0Wen                        (io_enq_1_bits_v0Wen),
    .io_enq_1_bits_payload_vlWen                        (io_enq_1_bits_vlWen),
    .io_enq_1_bits_payload_selImm                       (io_enq_1_bits_selImm),
    .io_enq_1_bits_payload_fpu_wflags                   (io_enq_1_bits_fpu_wflags),
    .io_enq_1_bits_payload_vpu_vma                      (io_enq_1_bits_vpu_vma),
    .io_enq_1_bits_payload_vpu_vta                      (io_enq_1_bits_vpu_vta),
    .io_enq_1_bits_payload_vpu_vsew                     (io_enq_1_bits_vpu_vsew),
    .io_enq_1_bits_payload_vpu_vlmul                    (io_enq_1_bits_vpu_vlmul),
    .io_enq_1_bits_payload_vpu_vm                       (io_enq_1_bits_vpu_vm),
    .io_enq_1_bits_payload_vpu_vstart                   (io_enq_1_bits_vpu_vstart),
    .io_enq_1_bits_payload_vpu_fpu_isFoldTo1_2
      (io_enq_1_bits_vpu_fpu_isFoldTo1_2),
    .io_enq_1_bits_payload_vpu_fpu_isFoldTo1_4
      (io_enq_1_bits_vpu_fpu_isFoldTo1_4),
    .io_enq_1_bits_payload_vpu_fpu_isFoldTo1_8
      (io_enq_1_bits_vpu_fpu_isFoldTo1_8),
    .io_enq_1_bits_payload_vpu_isExt                    (io_enq_1_bits_vpu_isExt),
    .io_enq_1_bits_payload_vpu_isNarrow                 (io_enq_1_bits_vpu_isNarrow),
    .io_enq_1_bits_payload_vpu_isDstMask                (io_enq_1_bits_vpu_isDstMask),
    .io_enq_1_bits_payload_vpu_isOpMask                 (io_enq_1_bits_vpu_isOpMask),
    .io_enq_1_bits_payload_vpu_isDependOldVd            (io_enq_1_bits_vpu_isDependOldVd),
    .io_enq_1_bits_payload_vpu_isWritePartVd            (io_enq_1_bits_vpu_isWritePartVd),
    .io_enq_1_bits_payload_uopIdx                       (io_enq_1_bits_uopIdx),
    .io_enq_1_bits_payload_lastUop                      (io_enq_1_bits_lastUop),
    .io_enq_1_bits_payload_pdest                        (io_enq_1_bits_pdest),
    .io_og0Resp_0_valid                                 (io_og0Resp_0_valid),
    .io_og0Resp_1_valid                                 (io_og0Resp_1_valid),
    .io_og1Resp_0_valid                                 (io_og1Resp_0_valid),
    .io_og1Resp_1_valid                                 (io_og1Resp_1_valid),
    .io_og2Resp_0_valid                                 (io_og2Resp_0_valid),
    .io_og2Resp_0_bits_resp                             (io_og2Resp_0_bits_resp),
    .io_og2Resp_1_valid                                 (io_og2Resp_1_valid),
    .io_deqSelOH_0_valid                                (deqSelValidVec_0),
    .io_deqSelOH_0_bits
      ({_age_2_io_out_0, _deqSelOHVec_0_T_2, _deqSelOHVec_0_T_7}),
    .io_deqSelOH_1_valid                                (deqSelValidVec_1),
    .io_deqSelOH_1_bits
      ({_age_2_io_out_1, _deqSelOHVec_1_T_2, _deqSelOHVec_1_T_7}),
    .io_enqEntryOldestSel_0_bits                        (_age_io_out_0),
    .io_enqEntryOldestSel_1_bits                        (_age_io_out_1),
    .io_simpEntryOldestSel_0_valid                      (|simpAgeDetectRequest_0),
    .io_simpEntryOldestSel_0_bits                       (_age_1_io_out_0),
    .io_simpEntryOldestSel_1_valid                      (|simpAgeDetectRequest_1),
    .io_simpEntryOldestSel_1_bits                       (_age_1_io_out_1),
    .io_compEntryOldestSel_0_valid                      (|_deqCanIssue_0_15to4),
    .io_compEntryOldestSel_0_bits                       (_age_2_io_out_0),
    .io_compEntryOldestSel_1_valid                      (|_deqCanIssue_1_15to4),
    .io_compEntryOldestSel_1_bits                       (_age_2_io_out_1),
    .io_wakeUpFromWB_15_valid                           (io_wakeupFromWB_15_valid),
    .io_wakeUpFromWB_15_bits_vlWen                      (io_wakeupFromWB_15_bits_vlWen),
    .io_wakeUpFromWB_15_bits_pdest                      (io_wakeupFromWB_15_bits_pdest),
    .io_wakeUpFromWB_14_valid                           (io_wakeupFromWB_14_valid),
    .io_wakeUpFromWB_14_bits_vlWen                      (io_wakeupFromWB_14_bits_vlWen),
    .io_wakeUpFromWB_14_bits_pdest                      (io_wakeupFromWB_14_bits_pdest),
    .io_wakeUpFromWB_13_valid                           (io_wakeupFromWB_13_valid),
    .io_wakeUpFromWB_13_bits_vlWen                      (io_wakeupFromWB_13_bits_vlWen),
    .io_wakeUpFromWB_13_bits_pdest                      (io_wakeupFromWB_13_bits_pdest),
    .io_wakeUpFromWB_12_valid                           (io_wakeupFromWB_12_valid),
    .io_wakeUpFromWB_12_bits_vlWen                      (io_wakeupFromWB_12_bits_vlWen),
    .io_wakeUpFromWB_12_bits_pdest                      (io_wakeupFromWB_12_bits_pdest),
    .io_wakeUpFromWB_11_valid                           (io_wakeupFromWB_11_valid),
    .io_wakeUpFromWB_11_bits_v0Wen                      (io_wakeupFromWB_11_bits_v0Wen),
    .io_wakeUpFromWB_11_bits_pdest                      (io_wakeupFromWB_11_bits_pdest),
    .io_wakeUpFromWB_10_valid                           (io_wakeupFromWB_10_valid),
    .io_wakeUpFromWB_10_bits_v0Wen                      (io_wakeupFromWB_10_bits_v0Wen),
    .io_wakeUpFromWB_10_bits_pdest                      (io_wakeupFromWB_10_bits_pdest),
    .io_wakeUpFromWB_9_valid                            (io_wakeupFromWB_9_valid),
    .io_wakeUpFromWB_9_bits_v0Wen                       (io_wakeupFromWB_9_bits_v0Wen),
    .io_wakeUpFromWB_9_bits_pdest                       (io_wakeupFromWB_9_bits_pdest),
    .io_wakeUpFromWB_8_valid                            (io_wakeupFromWB_8_valid),
    .io_wakeUpFromWB_8_bits_v0Wen                       (io_wakeupFromWB_8_bits_v0Wen),
    .io_wakeUpFromWB_8_bits_pdest                       (io_wakeupFromWB_8_bits_pdest),
    .io_wakeUpFromWB_7_valid                            (io_wakeupFromWB_7_valid),
    .io_wakeUpFromWB_7_bits_v0Wen                       (io_wakeupFromWB_7_bits_v0Wen),
    .io_wakeUpFromWB_7_bits_pdest                       (io_wakeupFromWB_7_bits_pdest),
    .io_wakeUpFromWB_6_valid                            (io_wakeupFromWB_6_valid),
    .io_wakeUpFromWB_6_bits_v0Wen                       (io_wakeupFromWB_6_bits_v0Wen),
    .io_wakeUpFromWB_6_bits_pdest                       (io_wakeupFromWB_6_bits_pdest),
    .io_wakeUpFromWB_5_valid                            (io_wakeupFromWB_5_valid),
    .io_wakeUpFromWB_5_bits_vecWen                      (io_wakeupFromWB_5_bits_vecWen),
    .io_wakeUpFromWB_5_bits_pdest                       (io_wakeupFromWB_5_bits_pdest),
    .io_wakeUpFromWB_4_valid                            (io_wakeupFromWB_4_valid),
    .io_wakeUpFromWB_4_bits_vecWen                      (io_wakeupFromWB_4_bits_vecWen),
    .io_wakeUpFromWB_4_bits_pdest                       (io_wakeupFromWB_4_bits_pdest),
    .io_wakeUpFromWB_3_valid                            (io_wakeupFromWB_3_valid),
    .io_wakeUpFromWB_3_bits_vecWen                      (io_wakeupFromWB_3_bits_vecWen),
    .io_wakeUpFromWB_3_bits_pdest                       (io_wakeupFromWB_3_bits_pdest),
    .io_wakeUpFromWB_2_valid                            (io_wakeupFromWB_2_valid),
    .io_wakeUpFromWB_2_bits_vecWen                      (io_wakeupFromWB_2_bits_vecWen),
    .io_wakeUpFromWB_2_bits_pdest                       (io_wakeupFromWB_2_bits_pdest),
    .io_wakeUpFromWB_1_valid                            (io_wakeupFromWB_1_valid),
    .io_wakeUpFromWB_1_bits_vecWen                      (io_wakeupFromWB_1_bits_vecWen),
    .io_wakeUpFromWB_1_bits_pdest                       (io_wakeupFromWB_1_bits_pdest),
    .io_wakeUpFromWB_0_valid                            (io_wakeupFromWB_0_valid),
    .io_wakeUpFromWB_0_bits_vecWen                      (io_wakeupFromWB_0_bits_vecWen),
    .io_wakeUpFromWB_0_bits_pdest                       (io_wakeupFromWB_0_bits_pdest),
    .io_wakeUpFromWBDelayed_15_valid                    (io_wakeupFromWBDelayed_15_valid),
    .io_wakeUpFromWBDelayed_15_bits_vlWen
      (io_wakeupFromWBDelayed_15_bits_vlWen),
    .io_wakeUpFromWBDelayed_15_bits_pdest
      (io_wakeupFromWBDelayed_15_bits_pdest),
    .io_wakeUpFromWBDelayed_14_valid                    (io_wakeupFromWBDelayed_14_valid),
    .io_wakeUpFromWBDelayed_14_bits_vlWen
      (io_wakeupFromWBDelayed_14_bits_vlWen),
    .io_wakeUpFromWBDelayed_14_bits_pdest
      (io_wakeupFromWBDelayed_14_bits_pdest),
    .io_wakeUpFromWBDelayed_13_valid                    (io_wakeupFromWBDelayed_13_valid),
    .io_wakeUpFromWBDelayed_13_bits_vlWen
      (io_wakeupFromWBDelayed_13_bits_vlWen),
    .io_wakeUpFromWBDelayed_13_bits_pdest
      (io_wakeupFromWBDelayed_13_bits_pdest),
    .io_wakeUpFromWBDelayed_12_valid                    (io_wakeupFromWBDelayed_12_valid),
    .io_wakeUpFromWBDelayed_12_bits_vlWen
      (io_wakeupFromWBDelayed_12_bits_vlWen),
    .io_wakeUpFromWBDelayed_12_bits_pdest
      (io_wakeupFromWBDelayed_12_bits_pdest),
    .io_wakeUpFromWBDelayed_11_valid                    (io_wakeupFromWBDelayed_11_valid),
    .io_wakeUpFromWBDelayed_11_bits_v0Wen
      (io_wakeupFromWBDelayed_11_bits_v0Wen),
    .io_wakeUpFromWBDelayed_11_bits_pdest
      (io_wakeupFromWBDelayed_11_bits_pdest),
    .io_wakeUpFromWBDelayed_10_valid                    (io_wakeupFromWBDelayed_10_valid),
    .io_wakeUpFromWBDelayed_10_bits_v0Wen
      (io_wakeupFromWBDelayed_10_bits_v0Wen),
    .io_wakeUpFromWBDelayed_10_bits_pdest
      (io_wakeupFromWBDelayed_10_bits_pdest),
    .io_wakeUpFromWBDelayed_9_valid                     (io_wakeupFromWBDelayed_9_valid),
    .io_wakeUpFromWBDelayed_9_bits_v0Wen
      (io_wakeupFromWBDelayed_9_bits_v0Wen),
    .io_wakeUpFromWBDelayed_9_bits_pdest
      (io_wakeupFromWBDelayed_9_bits_pdest),
    .io_wakeUpFromWBDelayed_8_valid                     (io_wakeupFromWBDelayed_8_valid),
    .io_wakeUpFromWBDelayed_8_bits_v0Wen
      (io_wakeupFromWBDelayed_8_bits_v0Wen),
    .io_wakeUpFromWBDelayed_8_bits_pdest
      (io_wakeupFromWBDelayed_8_bits_pdest),
    .io_wakeUpFromWBDelayed_7_valid                     (io_wakeupFromWBDelayed_7_valid),
    .io_wakeUpFromWBDelayed_7_bits_v0Wen
      (io_wakeupFromWBDelayed_7_bits_v0Wen),
    .io_wakeUpFromWBDelayed_7_bits_pdest
      (io_wakeupFromWBDelayed_7_bits_pdest),
    .io_wakeUpFromWBDelayed_6_valid                     (io_wakeupFromWBDelayed_6_valid),
    .io_wakeUpFromWBDelayed_6_bits_v0Wen
      (io_wakeupFromWBDelayed_6_bits_v0Wen),
    .io_wakeUpFromWBDelayed_6_bits_pdest
      (io_wakeupFromWBDelayed_6_bits_pdest),
    .io_wakeUpFromWBDelayed_5_valid                     (io_wakeupFromWBDelayed_5_valid),
    .io_wakeUpFromWBDelayed_5_bits_vecWen
      (io_wakeupFromWBDelayed_5_bits_vecWen),
    .io_wakeUpFromWBDelayed_5_bits_pdest
      (io_wakeupFromWBDelayed_5_bits_pdest),
    .io_wakeUpFromWBDelayed_4_valid                     (io_wakeupFromWBDelayed_4_valid),
    .io_wakeUpFromWBDelayed_4_bits_vecWen
      (io_wakeupFromWBDelayed_4_bits_vecWen),
    .io_wakeUpFromWBDelayed_4_bits_pdest
      (io_wakeupFromWBDelayed_4_bits_pdest),
    .io_wakeUpFromWBDelayed_3_valid                     (io_wakeupFromWBDelayed_3_valid),
    .io_wakeUpFromWBDelayed_3_bits_vecWen
      (io_wakeupFromWBDelayed_3_bits_vecWen),
    .io_wakeUpFromWBDelayed_3_bits_pdest
      (io_wakeupFromWBDelayed_3_bits_pdest),
    .io_wakeUpFromWBDelayed_2_valid                     (io_wakeupFromWBDelayed_2_valid),
    .io_wakeUpFromWBDelayed_2_bits_vecWen
      (io_wakeupFromWBDelayed_2_bits_vecWen),
    .io_wakeUpFromWBDelayed_2_bits_pdest
      (io_wakeupFromWBDelayed_2_bits_pdest),
    .io_wakeUpFromWBDelayed_1_valid                     (io_wakeupFromWBDelayed_1_valid),
    .io_wakeUpFromWBDelayed_1_bits_vecWen
      (io_wakeupFromWBDelayed_1_bits_vecWen),
    .io_wakeUpFromWBDelayed_1_bits_pdest
      (io_wakeupFromWBDelayed_1_bits_pdest),
    .io_wakeUpFromWBDelayed_0_valid                     (io_wakeupFromWBDelayed_0_valid),
    .io_wakeUpFromWBDelayed_0_bits_vecWen
      (io_wakeupFromWBDelayed_0_bits_vecWen),
    .io_wakeUpFromWBDelayed_0_bits_pdest
      (io_wakeupFromWBDelayed_0_bits_pdest),
    .io_vlFromIntIsZero                                 (io_vlFromIntIsZero),
    .io_vlFromIntIsVlmax                                (io_vlFromIntIsVlmax),
    .io_vlFromVfIsZero                                  (io_vlFromVfIsZero),
    .io_vlFromVfIsVlmax                                 (io_vlFromVfIsVlmax),
    .io_valid                                           (_entries_io_valid),
    .io_issued                                          (_entries_io_issued),
    .io_canIssue                                        (_entries_io_canIssue),
    .io_fuType_0                                        (fuTypeVec_0),
    .io_fuType_1                                        (fuTypeVec_1),
    .io_fuType_2                                        (fuTypeVec_2),
    .io_fuType_3                                        (fuTypeVec_3),
    .io_fuType_4                                        (fuTypeVec_4),
    .io_fuType_5                                        (fuTypeVec_5),
    .io_fuType_6                                        (fuTypeVec_6),
    .io_fuType_7                                        (fuTypeVec_7),
    .io_fuType_8                                        (fuTypeVec_8),
    .io_fuType_9                                        (fuTypeVec_9),
    .io_fuType_10                                       (fuTypeVec_10),
    .io_fuType_11                                       (fuTypeVec_11),
    .io_fuType_12                                       (fuTypeVec_12),
    .io_fuType_13                                       (fuTypeVec_13),
    .io_fuType_14                                       (fuTypeVec_14),
    .io_fuType_15                                       (fuTypeVec_15),
    .io_dataSources_0_0_value
      (_entries_io_dataSources_0_0_value),
    .io_dataSources_0_1_value
      (_entries_io_dataSources_0_1_value),
    .io_dataSources_0_2_value
      (_entries_io_dataSources_0_2_value),
    .io_dataSources_0_3_value
      (_entries_io_dataSources_0_3_value),
    .io_dataSources_0_4_value
      (_entries_io_dataSources_0_4_value),
    .io_dataSources_1_0_value
      (_entries_io_dataSources_1_0_value),
    .io_dataSources_1_1_value
      (_entries_io_dataSources_1_1_value),
    .io_dataSources_1_2_value
      (_entries_io_dataSources_1_2_value),
    .io_dataSources_1_3_value
      (_entries_io_dataSources_1_3_value),
    .io_dataSources_1_4_value
      (_entries_io_dataSources_1_4_value),
    .io_dataSources_2_0_value
      (_entries_io_dataSources_2_0_value),
    .io_dataSources_2_1_value
      (_entries_io_dataSources_2_1_value),
    .io_dataSources_2_2_value
      (_entries_io_dataSources_2_2_value),
    .io_dataSources_2_3_value
      (_entries_io_dataSources_2_3_value),
    .io_dataSources_2_4_value
      (_entries_io_dataSources_2_4_value),
    .io_dataSources_3_0_value
      (_entries_io_dataSources_3_0_value),
    .io_dataSources_3_1_value
      (_entries_io_dataSources_3_1_value),
    .io_dataSources_3_2_value
      (_entries_io_dataSources_3_2_value),
    .io_dataSources_3_3_value
      (_entries_io_dataSources_3_3_value),
    .io_dataSources_3_4_value
      (_entries_io_dataSources_3_4_value),
    .io_dataSources_4_0_value
      (_entries_io_dataSources_4_0_value),
    .io_dataSources_4_1_value
      (_entries_io_dataSources_4_1_value),
    .io_dataSources_4_2_value
      (_entries_io_dataSources_4_2_value),
    .io_dataSources_4_3_value
      (_entries_io_dataSources_4_3_value),
    .io_dataSources_4_4_value
      (_entries_io_dataSources_4_4_value),
    .io_dataSources_5_0_value
      (_entries_io_dataSources_5_0_value),
    .io_dataSources_5_1_value
      (_entries_io_dataSources_5_1_value),
    .io_dataSources_5_2_value
      (_entries_io_dataSources_5_2_value),
    .io_dataSources_5_3_value
      (_entries_io_dataSources_5_3_value),
    .io_dataSources_5_4_value
      (_entries_io_dataSources_5_4_value),
    .io_dataSources_6_0_value
      (_entries_io_dataSources_6_0_value),
    .io_dataSources_6_1_value
      (_entries_io_dataSources_6_1_value),
    .io_dataSources_6_2_value
      (_entries_io_dataSources_6_2_value),
    .io_dataSources_6_3_value
      (_entries_io_dataSources_6_3_value),
    .io_dataSources_6_4_value
      (_entries_io_dataSources_6_4_value),
    .io_dataSources_7_0_value
      (_entries_io_dataSources_7_0_value),
    .io_dataSources_7_1_value
      (_entries_io_dataSources_7_1_value),
    .io_dataSources_7_2_value
      (_entries_io_dataSources_7_2_value),
    .io_dataSources_7_3_value
      (_entries_io_dataSources_7_3_value),
    .io_dataSources_7_4_value
      (_entries_io_dataSources_7_4_value),
    .io_dataSources_8_0_value
      (_entries_io_dataSources_8_0_value),
    .io_dataSources_8_1_value
      (_entries_io_dataSources_8_1_value),
    .io_dataSources_8_2_value
      (_entries_io_dataSources_8_2_value),
    .io_dataSources_8_3_value
      (_entries_io_dataSources_8_3_value),
    .io_dataSources_8_4_value
      (_entries_io_dataSources_8_4_value),
    .io_dataSources_9_0_value
      (_entries_io_dataSources_9_0_value),
    .io_dataSources_9_1_value
      (_entries_io_dataSources_9_1_value),
    .io_dataSources_9_2_value
      (_entries_io_dataSources_9_2_value),
    .io_dataSources_9_3_value
      (_entries_io_dataSources_9_3_value),
    .io_dataSources_9_4_value
      (_entries_io_dataSources_9_4_value),
    .io_dataSources_10_0_value
      (_entries_io_dataSources_10_0_value),
    .io_dataSources_10_1_value
      (_entries_io_dataSources_10_1_value),
    .io_dataSources_10_2_value
      (_entries_io_dataSources_10_2_value),
    .io_dataSources_10_3_value
      (_entries_io_dataSources_10_3_value),
    .io_dataSources_10_4_value
      (_entries_io_dataSources_10_4_value),
    .io_dataSources_11_0_value
      (_entries_io_dataSources_11_0_value),
    .io_dataSources_11_1_value
      (_entries_io_dataSources_11_1_value),
    .io_dataSources_11_2_value
      (_entries_io_dataSources_11_2_value),
    .io_dataSources_11_3_value
      (_entries_io_dataSources_11_3_value),
    .io_dataSources_11_4_value
      (_entries_io_dataSources_11_4_value),
    .io_dataSources_12_0_value
      (_entries_io_dataSources_12_0_value),
    .io_dataSources_12_1_value
      (_entries_io_dataSources_12_1_value),
    .io_dataSources_12_2_value
      (_entries_io_dataSources_12_2_value),
    .io_dataSources_12_3_value
      (_entries_io_dataSources_12_3_value),
    .io_dataSources_12_4_value
      (_entries_io_dataSources_12_4_value),
    .io_dataSources_13_0_value
      (_entries_io_dataSources_13_0_value),
    .io_dataSources_13_1_value
      (_entries_io_dataSources_13_1_value),
    .io_dataSources_13_2_value
      (_entries_io_dataSources_13_2_value),
    .io_dataSources_13_3_value
      (_entries_io_dataSources_13_3_value),
    .io_dataSources_13_4_value
      (_entries_io_dataSources_13_4_value),
    .io_dataSources_14_0_value
      (_entries_io_dataSources_14_0_value),
    .io_dataSources_14_1_value
      (_entries_io_dataSources_14_1_value),
    .io_dataSources_14_2_value
      (_entries_io_dataSources_14_2_value),
    .io_dataSources_14_3_value
      (_entries_io_dataSources_14_3_value),
    .io_dataSources_14_4_value
      (_entries_io_dataSources_14_4_value),
    .io_dataSources_15_0_value
      (_entries_io_dataSources_15_0_value),
    .io_dataSources_15_1_value
      (_entries_io_dataSources_15_1_value),
    .io_dataSources_15_2_value
      (_entries_io_dataSources_15_2_value),
    .io_dataSources_15_3_value
      (_entries_io_dataSources_15_3_value),
    .io_dataSources_15_4_value
      (_entries_io_dataSources_15_4_value),
    .io_deqEntry_0_bits_status_robIdx_flag
      (_entries_io_deqEntry_0_bits_status_robIdx_flag),
    .io_deqEntry_0_bits_status_robIdx_value
      (_entries_io_deqEntry_0_bits_status_robIdx_value),
    .io_deqEntry_0_bits_status_fuType_18
      (_entries_io_deqEntry_0_bits_status_fuType_18),
    .io_deqEntry_0_bits_status_fuType_19
      (_entries_io_deqEntry_0_bits_status_fuType_19),
    .io_deqEntry_0_bits_status_fuType_20
      (_entries_io_deqEntry_0_bits_status_fuType_20),
    .io_deqEntry_0_bits_status_fuType_21
      (_entries_io_deqEntry_0_bits_status_fuType_21),
    .io_deqEntry_0_bits_status_fuType_24
      (_entries_io_deqEntry_0_bits_status_fuType_24),
    .io_deqEntry_0_bits_status_fuType_25
      (_entries_io_deqEntry_0_bits_status_fuType_25),
    .io_deqEntry_0_bits_status_fuType_27
      (_entries_io_deqEntry_0_bits_status_fuType_27),
    .io_deqEntry_0_bits_status_fuType_30
      (_entries_io_deqEntry_0_bits_status_fuType_30),
    .io_deqEntry_0_bits_status_srcStatus_0_psrc
      (_entries_io_deqEntry_0_bits_status_srcStatus_0_psrc),
    .io_deqEntry_0_bits_status_srcStatus_1_psrc
      (_entries_io_deqEntry_0_bits_status_srcStatus_1_psrc),
    .io_deqEntry_0_bits_status_srcStatus_2_psrc
      (_entries_io_deqEntry_0_bits_status_srcStatus_2_psrc),
    .io_deqEntry_0_bits_status_srcStatus_3_psrc
      (_entries_io_deqEntry_0_bits_status_srcStatus_3_psrc),
    .io_deqEntry_0_bits_status_srcStatus_4_psrc
      (_entries_io_deqEntry_0_bits_status_srcStatus_4_psrc),
    .io_deqEntry_0_bits_payload_fuOpType
      (_entries_io_deqEntry_0_bits_payload_fuOpType),
    .io_deqEntry_0_bits_payload_vecWen
      (_entries_io_deqEntry_0_bits_payload_vecWen),
    .io_deqEntry_0_bits_payload_v0Wen
      (_entries_io_deqEntry_0_bits_payload_v0Wen),
    .io_deqEntry_0_bits_payload_fpu_wflags
      (_entries_io_deqEntry_0_bits_payload_fpu_wflags),
    .io_deqEntry_0_bits_payload_vpu_vma
      (_entries_io_deqEntry_0_bits_payload_vpu_vma),
    .io_deqEntry_0_bits_payload_vpu_vta
      (_entries_io_deqEntry_0_bits_payload_vpu_vta),
    .io_deqEntry_0_bits_payload_vpu_vsew
      (_entries_io_deqEntry_0_bits_payload_vpu_vsew),
    .io_deqEntry_0_bits_payload_vpu_vlmul
      (_entries_io_deqEntry_0_bits_payload_vpu_vlmul),
    .io_deqEntry_0_bits_payload_vpu_vm
      (_entries_io_deqEntry_0_bits_payload_vpu_vm),
    .io_deqEntry_0_bits_payload_vpu_vstart
      (_entries_io_deqEntry_0_bits_payload_vpu_vstart),
    .io_deqEntry_0_bits_payload_vpu_isExt
      (_entries_io_deqEntry_0_bits_payload_vpu_isExt),
    .io_deqEntry_0_bits_payload_vpu_isNarrow
      (_entries_io_deqEntry_0_bits_payload_vpu_isNarrow),
    .io_deqEntry_0_bits_payload_vpu_isDstMask
      (_entries_io_deqEntry_0_bits_payload_vpu_isDstMask),
    .io_deqEntry_0_bits_payload_vpu_isOpMask
      (_entries_io_deqEntry_0_bits_payload_vpu_isOpMask),
    .io_deqEntry_0_bits_payload_uopIdx
      (_entries_io_deqEntry_0_bits_payload_uopIdx),
    .io_deqEntry_0_bits_payload_pdest
      (_entries_io_deqEntry_0_bits_payload_pdest),
    .io_deqEntry_1_bits_status_robIdx_flag
      (_entries_io_deqEntry_1_bits_status_robIdx_flag),
    .io_deqEntry_1_bits_status_robIdx_value
      (_entries_io_deqEntry_1_bits_status_robIdx_value),
    .io_deqEntry_1_bits_status_fuType_18
      (_entries_io_deqEntry_1_bits_status_fuType_18),
    .io_deqEntry_1_bits_status_fuType_19
      (_entries_io_deqEntry_1_bits_status_fuType_19),
    .io_deqEntry_1_bits_status_fuType_20
      (_entries_io_deqEntry_1_bits_status_fuType_20),
    .io_deqEntry_1_bits_status_fuType_21
      (_entries_io_deqEntry_1_bits_status_fuType_21),
    .io_deqEntry_1_bits_status_fuType_24
      (_entries_io_deqEntry_1_bits_status_fuType_24),
    .io_deqEntry_1_bits_status_fuType_25
      (_entries_io_deqEntry_1_bits_status_fuType_25),
    .io_deqEntry_1_bits_status_fuType_27
      (_entries_io_deqEntry_1_bits_status_fuType_27),
    .io_deqEntry_1_bits_status_fuType_30
      (_entries_io_deqEntry_1_bits_status_fuType_30),
    .io_deqEntry_1_bits_status_srcStatus_0_psrc
      (_entries_io_deqEntry_1_bits_status_srcStatus_0_psrc),
    .io_deqEntry_1_bits_status_srcStatus_1_psrc
      (_entries_io_deqEntry_1_bits_status_srcStatus_1_psrc),
    .io_deqEntry_1_bits_status_srcStatus_2_psrc
      (_entries_io_deqEntry_1_bits_status_srcStatus_2_psrc),
    .io_deqEntry_1_bits_status_srcStatus_3_psrc
      (_entries_io_deqEntry_1_bits_status_srcStatus_3_psrc),
    .io_deqEntry_1_bits_status_srcStatus_4_psrc
      (_entries_io_deqEntry_1_bits_status_srcStatus_4_psrc),
    .io_deqEntry_1_bits_imm                             (_entries_io_deqEntry_1_bits_imm),
    .io_deqEntry_1_bits_payload_fuOpType
      (_entries_io_deqEntry_1_bits_payload_fuOpType),
    .io_deqEntry_1_bits_payload_rfWen
      (_entries_io_deqEntry_1_bits_payload_rfWen),
    .io_deqEntry_1_bits_payload_fpWen
      (_entries_io_deqEntry_1_bits_payload_fpWen),
    .io_deqEntry_1_bits_payload_vecWen
      (_entries_io_deqEntry_1_bits_payload_vecWen),
    .io_deqEntry_1_bits_payload_v0Wen
      (_entries_io_deqEntry_1_bits_payload_v0Wen),
    .io_deqEntry_1_bits_payload_vlWen
      (_entries_io_deqEntry_1_bits_payload_vlWen),
    .io_deqEntry_1_bits_payload_selImm
      (_entries_io_deqEntry_1_bits_payload_selImm),
    .io_deqEntry_1_bits_payload_fpu_wflags
      (_entries_io_deqEntry_1_bits_payload_fpu_wflags),
    .io_deqEntry_1_bits_payload_vpu_vma
      (_entries_io_deqEntry_1_bits_payload_vpu_vma),
    .io_deqEntry_1_bits_payload_vpu_vta
      (_entries_io_deqEntry_1_bits_payload_vpu_vta),
    .io_deqEntry_1_bits_payload_vpu_vsew
      (_entries_io_deqEntry_1_bits_payload_vpu_vsew),
    .io_deqEntry_1_bits_payload_vpu_vlmul
      (_entries_io_deqEntry_1_bits_payload_vpu_vlmul),
    .io_deqEntry_1_bits_payload_vpu_vm
      (_entries_io_deqEntry_1_bits_payload_vpu_vm),
    .io_deqEntry_1_bits_payload_vpu_vstart
      (_entries_io_deqEntry_1_bits_payload_vpu_vstart),
    .io_deqEntry_1_bits_payload_vpu_fpu_isFoldTo1_2
      (_entries_io_deqEntry_1_bits_payload_vpu_fpu_isFoldTo1_2),
    .io_deqEntry_1_bits_payload_vpu_fpu_isFoldTo1_4
      (_entries_io_deqEntry_1_bits_payload_vpu_fpu_isFoldTo1_4),
    .io_deqEntry_1_bits_payload_vpu_fpu_isFoldTo1_8
      (_entries_io_deqEntry_1_bits_payload_vpu_fpu_isFoldTo1_8),
    .io_deqEntry_1_bits_payload_vpu_isNarrow
      (_entries_io_deqEntry_1_bits_payload_vpu_isNarrow),
    .io_deqEntry_1_bits_payload_vpu_isDstMask
      (_entries_io_deqEntry_1_bits_payload_vpu_isDstMask),
    .io_deqEntry_1_bits_payload_uopIdx
      (_entries_io_deqEntry_1_bits_payload_uopIdx),
    .io_deqEntry_1_bits_payload_lastUop
      (_entries_io_deqEntry_1_bits_payload_lastUop),
    .io_deqEntry_1_bits_payload_pdest
      (_entries_io_deqEntry_1_bits_payload_pdest),
    .io_simpEntryDeqSelVec_0                            (_age_1_io_out_2),
    .io_simpEntryDeqSelVec_1                            (_age_1_io_out_3),
    .io_simpEntryEnqSelVec_0
      (_entries_io_simpEntryEnqSelVec_0),
    .io_simpEntryEnqSelVec_1
      (_entries_io_simpEntryEnqSelVec_1),
    .io_compEntryEnqSelVec_0
      (_entries_io_compEntryEnqSelVec_0),
    .io_compEntryEnqSelVec_1                            (_entries_io_compEntryEnqSelVec_1)
  );
  FuBusyTableWrite_68 fuBusyTableWrite_0 (
    .clock                     (clock),
    .reset                     (reset),
    .io_in_deqResp_valid       (deqSelValidVec_0),
    .io_in_deqResp_bits_fuType (toBusyTableDeqResp_0_bits_fuType),
    .io_in_og0Resp_valid       (io_og0Resp_0_valid),
    .io_in_og0Resp_bits_fuType (io_og0Resp_0_bits_fuType),
    .io_out_fuBusyTable        (_fuBusyTableWrite_0_io_out_fuBusyTable)
  );
  FuBusyTableWrite_69 fuBusyTableWrite_1 (
    .clock                     (clock),
    .reset                     (reset),
    .io_in_deqResp_valid       (deqSelValidVec_1),
    .io_in_deqResp_bits_fuType (toBusyTableDeqResp_1_bits_fuType),
    .io_in_og0Resp_valid       (io_og0Resp_1_valid),
    .io_in_og0Resp_bits_fuType (io_og0Resp_1_bits_fuType),
    .io_out_fuBusyTable        (_fuBusyTableWrite_1_io_out_fuBusyTable)
  );
  FuBusyTableRead_68 fuBusyTableRead_0 (
    .io_in_fuBusyTable      (_fuBusyTableWrite_0_io_out_fuBusyTable),
    .io_in_fuTypeRegVec_0   (fuTypeVec_0),
    .io_in_fuTypeRegVec_1   (fuTypeVec_1),
    .io_in_fuTypeRegVec_2   (fuTypeVec_2),
    .io_in_fuTypeRegVec_3   (fuTypeVec_3),
    .io_in_fuTypeRegVec_4   (fuTypeVec_4),
    .io_in_fuTypeRegVec_5   (fuTypeVec_5),
    .io_in_fuTypeRegVec_6   (fuTypeVec_6),
    .io_in_fuTypeRegVec_7   (fuTypeVec_7),
    .io_in_fuTypeRegVec_8   (fuTypeVec_8),
    .io_in_fuTypeRegVec_9   (fuTypeVec_9),
    .io_in_fuTypeRegVec_10  (fuTypeVec_10),
    .io_in_fuTypeRegVec_11  (fuTypeVec_11),
    .io_in_fuTypeRegVec_12  (fuTypeVec_12),
    .io_in_fuTypeRegVec_13  (fuTypeVec_13),
    .io_in_fuTypeRegVec_14  (fuTypeVec_14),
    .io_in_fuTypeRegVec_15  (fuTypeVec_15),
    .io_out_fuBusyTableMask (_fuBusyTableRead_0_io_out_fuBusyTableMask)
  );
  FuBusyTableRead_69 fuBusyTableRead_1 (
    .io_in_fuBusyTable      (_fuBusyTableWrite_1_io_out_fuBusyTable),
    .io_in_fuTypeRegVec_0   (fuTypeVec_0),
    .io_in_fuTypeRegVec_1   (fuTypeVec_1),
    .io_in_fuTypeRegVec_2   (fuTypeVec_2),
    .io_in_fuTypeRegVec_3   (fuTypeVec_3),
    .io_in_fuTypeRegVec_4   (fuTypeVec_4),
    .io_in_fuTypeRegVec_5   (fuTypeVec_5),
    .io_in_fuTypeRegVec_6   (fuTypeVec_6),
    .io_in_fuTypeRegVec_7   (fuTypeVec_7),
    .io_in_fuTypeRegVec_8   (fuTypeVec_8),
    .io_in_fuTypeRegVec_9   (fuTypeVec_9),
    .io_in_fuTypeRegVec_10  (fuTypeVec_10),
    .io_in_fuTypeRegVec_11  (fuTypeVec_11),
    .io_in_fuTypeRegVec_12  (fuTypeVec_12),
    .io_in_fuTypeRegVec_13  (fuTypeVec_13),
    .io_in_fuTypeRegVec_14  (fuTypeVec_14),
    .io_in_fuTypeRegVec_15  (fuTypeVec_15),
    .io_out_fuBusyTableMask (_fuBusyTableRead_1_io_out_fuBusyTableMask)
  );
  FuBusyTableWrite_71 intWbBusyTableWrite_1 (
    .clock                     (clock),
    .reset                     (reset),
    .io_in_deqResp_valid
      (deqSelValidVec_1 & _entries_io_deqEntry_1_bits_payload_rfWen),
    .io_in_deqResp_bits_fuType (toBusyTableDeqResp_1_bits_fuType),
    .io_in_og0Resp_valid       (io_og0Resp_1_valid),
    .io_in_og0Resp_bits_fuType (io_og0Resp_1_bits_fuType),
    .io_out_fuBusyTable        (io_wbBusyTableWrite_1_intWbBusyTable)
  );
  FuBusyTableRead_71 intWbBusyTableRead_1 (
    .io_in_fuBusyTable      (io_wbBusyTableRead_1_intWbBusyTable),
    .io_in_fuTypeRegVec_0   (fuTypeVec_0),
    .io_in_fuTypeRegVec_1   (fuTypeVec_1),
    .io_in_fuTypeRegVec_2   (fuTypeVec_2),
    .io_in_fuTypeRegVec_3   (fuTypeVec_3),
    .io_in_fuTypeRegVec_4   (fuTypeVec_4),
    .io_in_fuTypeRegVec_5   (fuTypeVec_5),
    .io_in_fuTypeRegVec_6   (fuTypeVec_6),
    .io_in_fuTypeRegVec_7   (fuTypeVec_7),
    .io_in_fuTypeRegVec_8   (fuTypeVec_8),
    .io_in_fuTypeRegVec_9   (fuTypeVec_9),
    .io_in_fuTypeRegVec_10  (fuTypeVec_10),
    .io_in_fuTypeRegVec_11  (fuTypeVec_11),
    .io_in_fuTypeRegVec_12  (fuTypeVec_12),
    .io_in_fuTypeRegVec_13  (fuTypeVec_13),
    .io_in_fuTypeRegVec_14  (fuTypeVec_14),
    .io_in_fuTypeRegVec_15  (fuTypeVec_15),
    .io_out_fuBusyTableMask (_intWbBusyTableRead_1_io_out_fuBusyTableMask)
  );
  FuBusyTableWrite_73 fpWbBusyTableWrite_1 (
    .clock                     (clock),
    .reset                     (reset),
    .io_in_deqResp_valid
      (deqSelValidVec_1 & _entries_io_deqEntry_1_bits_payload_fpWen),
    .io_in_deqResp_bits_fuType (toBusyTableDeqResp_1_bits_fuType),
    .io_in_og0Resp_valid       (io_og0Resp_1_valid),
    .io_in_og0Resp_bits_fuType (io_og0Resp_1_bits_fuType),
    .io_out_fuBusyTable        (io_wbBusyTableWrite_1_fpWbBusyTable)
  );
  FuBusyTableRead_73 fpWbBusyTableRead_1 (
    .io_in_fuBusyTable      (io_wbBusyTableRead_1_fpWbBusyTable),
    .io_in_fuTypeRegVec_0   (fuTypeVec_0),
    .io_in_fuTypeRegVec_1   (fuTypeVec_1),
    .io_in_fuTypeRegVec_2   (fuTypeVec_2),
    .io_in_fuTypeRegVec_3   (fuTypeVec_3),
    .io_in_fuTypeRegVec_4   (fuTypeVec_4),
    .io_in_fuTypeRegVec_5   (fuTypeVec_5),
    .io_in_fuTypeRegVec_6   (fuTypeVec_6),
    .io_in_fuTypeRegVec_7   (fuTypeVec_7),
    .io_in_fuTypeRegVec_8   (fuTypeVec_8),
    .io_in_fuTypeRegVec_9   (fuTypeVec_9),
    .io_in_fuTypeRegVec_10  (fuTypeVec_10),
    .io_in_fuTypeRegVec_11  (fuTypeVec_11),
    .io_in_fuTypeRegVec_12  (fuTypeVec_12),
    .io_in_fuTypeRegVec_13  (fuTypeVec_13),
    .io_in_fuTypeRegVec_14  (fuTypeVec_14),
    .io_in_fuTypeRegVec_15  (fuTypeVec_15),
    .io_out_fuBusyTableMask (_fpWbBusyTableRead_1_io_out_fuBusyTableMask)
  );
  FuBusyTableWrite_68 vfWbBusyTableWrite_0 (
    .clock                     (clock),
    .reset                     (reset),
    .io_in_deqResp_valid
      (deqSelValidVec_0 & _entries_io_deqEntry_0_bits_payload_vecWen),
    .io_in_deqResp_bits_fuType (toBusyTableDeqResp_0_bits_fuType),
    .io_in_og0Resp_valid       (io_og0Resp_0_valid),
    .io_in_og0Resp_bits_fuType (io_og0Resp_0_bits_fuType),
    .io_out_fuBusyTable        (io_wbBusyTableWrite_0_vfWbBusyTable)
  );
  FuBusyTableWrite_75 vfWbBusyTableWrite_1 (
    .clock                     (clock),
    .reset                     (reset),
    .io_in_deqResp_valid
      (deqSelValidVec_1 & _entries_io_deqEntry_1_bits_payload_vecWen),
    .io_in_deqResp_bits_fuType (toBusyTableDeqResp_1_bits_fuType),
    .io_in_og0Resp_valid       (io_og0Resp_1_valid),
    .io_in_og0Resp_bits_fuType (io_og0Resp_1_bits_fuType),
    .io_out_fuBusyTable        (io_wbBusyTableWrite_1_vfWbBusyTable)
  );
  FuBusyTableRead_68 vfWbBusyTableRead_0 (
    .io_in_fuBusyTable      (io_wbBusyTableRead_0_vfWbBusyTable),
    .io_in_fuTypeRegVec_0   (fuTypeVec_0),
    .io_in_fuTypeRegVec_1   (fuTypeVec_1),
    .io_in_fuTypeRegVec_2   (fuTypeVec_2),
    .io_in_fuTypeRegVec_3   (fuTypeVec_3),
    .io_in_fuTypeRegVec_4   (fuTypeVec_4),
    .io_in_fuTypeRegVec_5   (fuTypeVec_5),
    .io_in_fuTypeRegVec_6   (fuTypeVec_6),
    .io_in_fuTypeRegVec_7   (fuTypeVec_7),
    .io_in_fuTypeRegVec_8   (fuTypeVec_8),
    .io_in_fuTypeRegVec_9   (fuTypeVec_9),
    .io_in_fuTypeRegVec_10  (fuTypeVec_10),
    .io_in_fuTypeRegVec_11  (fuTypeVec_11),
    .io_in_fuTypeRegVec_12  (fuTypeVec_12),
    .io_in_fuTypeRegVec_13  (fuTypeVec_13),
    .io_in_fuTypeRegVec_14  (fuTypeVec_14),
    .io_in_fuTypeRegVec_15  (fuTypeVec_15),
    .io_out_fuBusyTableMask (_vfWbBusyTableRead_0_io_out_fuBusyTableMask)
  );
  FuBusyTableRead_75 vfWbBusyTableRead_1 (
    .io_in_fuBusyTable      (io_wbBusyTableRead_1_vfWbBusyTable),
    .io_in_fuTypeRegVec_0   (fuTypeVec_0),
    .io_in_fuTypeRegVec_1   (fuTypeVec_1),
    .io_in_fuTypeRegVec_2   (fuTypeVec_2),
    .io_in_fuTypeRegVec_3   (fuTypeVec_3),
    .io_in_fuTypeRegVec_4   (fuTypeVec_4),
    .io_in_fuTypeRegVec_5   (fuTypeVec_5),
    .io_in_fuTypeRegVec_6   (fuTypeVec_6),
    .io_in_fuTypeRegVec_7   (fuTypeVec_7),
    .io_in_fuTypeRegVec_8   (fuTypeVec_8),
    .io_in_fuTypeRegVec_9   (fuTypeVec_9),
    .io_in_fuTypeRegVec_10  (fuTypeVec_10),
    .io_in_fuTypeRegVec_11  (fuTypeVec_11),
    .io_in_fuTypeRegVec_12  (fuTypeVec_12),
    .io_in_fuTypeRegVec_13  (fuTypeVec_13),
    .io_in_fuTypeRegVec_14  (fuTypeVec_14),
    .io_in_fuTypeRegVec_15  (fuTypeVec_15),
    .io_out_fuBusyTableMask (_vfWbBusyTableRead_1_io_out_fuBusyTableMask)
  );
  FuBusyTableWrite_68 v0WbBusyTableWrite_0 (
    .clock                     (clock),
    .reset                     (reset),
    .io_in_deqResp_valid
      (deqSelValidVec_0 & _entries_io_deqEntry_0_bits_payload_v0Wen),
    .io_in_deqResp_bits_fuType (toBusyTableDeqResp_0_bits_fuType),
    .io_in_og0Resp_valid       (io_og0Resp_0_valid),
    .io_in_og0Resp_bits_fuType (io_og0Resp_0_bits_fuType),
    .io_out_fuBusyTable        (io_wbBusyTableWrite_0_v0WbBusyTable)
  );
  FuBusyTableWrite_75 v0WbBusyTableWrite_1 (
    .clock                     (clock),
    .reset                     (reset),
    .io_in_deqResp_valid
      (deqSelValidVec_1 & _entries_io_deqEntry_1_bits_payload_v0Wen),
    .io_in_deqResp_bits_fuType (toBusyTableDeqResp_1_bits_fuType),
    .io_in_og0Resp_valid       (io_og0Resp_1_valid),
    .io_in_og0Resp_bits_fuType (io_og0Resp_1_bits_fuType),
    .io_out_fuBusyTable        (io_wbBusyTableWrite_1_v0WbBusyTable)
  );
  FuBusyTableRead_68 v0WbBusyTableRead_0 (
    .io_in_fuBusyTable      (io_wbBusyTableRead_0_v0WbBusyTable),
    .io_in_fuTypeRegVec_0   (fuTypeVec_0),
    .io_in_fuTypeRegVec_1   (fuTypeVec_1),
    .io_in_fuTypeRegVec_2   (fuTypeVec_2),
    .io_in_fuTypeRegVec_3   (fuTypeVec_3),
    .io_in_fuTypeRegVec_4   (fuTypeVec_4),
    .io_in_fuTypeRegVec_5   (fuTypeVec_5),
    .io_in_fuTypeRegVec_6   (fuTypeVec_6),
    .io_in_fuTypeRegVec_7   (fuTypeVec_7),
    .io_in_fuTypeRegVec_8   (fuTypeVec_8),
    .io_in_fuTypeRegVec_9   (fuTypeVec_9),
    .io_in_fuTypeRegVec_10  (fuTypeVec_10),
    .io_in_fuTypeRegVec_11  (fuTypeVec_11),
    .io_in_fuTypeRegVec_12  (fuTypeVec_12),
    .io_in_fuTypeRegVec_13  (fuTypeVec_13),
    .io_in_fuTypeRegVec_14  (fuTypeVec_14),
    .io_in_fuTypeRegVec_15  (fuTypeVec_15),
    .io_out_fuBusyTableMask (_v0WbBusyTableRead_0_io_out_fuBusyTableMask)
  );
  FuBusyTableRead_75 v0WbBusyTableRead_1 (
    .io_in_fuBusyTable      (io_wbBusyTableRead_1_v0WbBusyTable),
    .io_in_fuTypeRegVec_0   (fuTypeVec_0),
    .io_in_fuTypeRegVec_1   (fuTypeVec_1),
    .io_in_fuTypeRegVec_2   (fuTypeVec_2),
    .io_in_fuTypeRegVec_3   (fuTypeVec_3),
    .io_in_fuTypeRegVec_4   (fuTypeVec_4),
    .io_in_fuTypeRegVec_5   (fuTypeVec_5),
    .io_in_fuTypeRegVec_6   (fuTypeVec_6),
    .io_in_fuTypeRegVec_7   (fuTypeVec_7),
    .io_in_fuTypeRegVec_8   (fuTypeVec_8),
    .io_in_fuTypeRegVec_9   (fuTypeVec_9),
    .io_in_fuTypeRegVec_10  (fuTypeVec_10),
    .io_in_fuTypeRegVec_11  (fuTypeVec_11),
    .io_in_fuTypeRegVec_12  (fuTypeVec_12),
    .io_in_fuTypeRegVec_13  (fuTypeVec_13),
    .io_in_fuTypeRegVec_14  (fuTypeVec_14),
    .io_in_fuTypeRegVec_15  (fuTypeVec_15),
    .io_out_fuBusyTableMask (_v0WbBusyTableRead_1_io_out_fuBusyTableMask)
  );
  FuBusyTableWrite_79 vlWbBusyTableWrite_1 (
    .clock                     (clock),
    .reset                     (reset),
    .io_in_deqResp_valid
      (deqSelValidVec_1 & _entries_io_deqEntry_1_bits_payload_vlWen),
    .io_in_deqResp_bits_fuType (toBusyTableDeqResp_1_bits_fuType),
    .io_out_fuBusyTable        (io_wbBusyTableWrite_1_vlWbBusyTable)
  );
  FuBusyTableRead_79 vlWbBusyTableRead_1 (
    .io_in_fuBusyTable      (io_wbBusyTableRead_1_vlWbBusyTable),
    .io_in_fuTypeRegVec_0   (fuTypeVec_0),
    .io_in_fuTypeRegVec_1   (fuTypeVec_1),
    .io_in_fuTypeRegVec_2   (fuTypeVec_2),
    .io_in_fuTypeRegVec_3   (fuTypeVec_3),
    .io_in_fuTypeRegVec_4   (fuTypeVec_4),
    .io_in_fuTypeRegVec_5   (fuTypeVec_5),
    .io_in_fuTypeRegVec_6   (fuTypeVec_6),
    .io_in_fuTypeRegVec_7   (fuTypeVec_7),
    .io_in_fuTypeRegVec_8   (fuTypeVec_8),
    .io_in_fuTypeRegVec_9   (fuTypeVec_9),
    .io_in_fuTypeRegVec_10  (fuTypeVec_10),
    .io_in_fuTypeRegVec_11  (fuTypeVec_11),
    .io_in_fuTypeRegVec_12  (fuTypeVec_12),
    .io_in_fuTypeRegVec_13  (fuTypeVec_13),
    .io_in_fuTypeRegVec_14  (fuTypeVec_14),
    .io_in_fuTypeRegVec_15  (fuTypeVec_15),
    .io_out_fuBusyTableMask (_vlWbBusyTableRead_1_io_out_fuBusyTableMask)
  );
  NewAgeDetector age (
    .clock         (clock),
    .reset         (reset),
    .io_enq_0      (s0_doEnqSelValidVec_0),
    .io_enq_1      (s0_doEnqSelValidVec_1),
    .io_canIssue_0 (deqCanIssue_0[1:0]),
    .io_canIssue_1 (deqCanIssue_1[1:0]),
    .io_out_0      (_age_io_out_0),
    .io_out_1      (_age_io_out_1)
  );
  AgeDetector_8 age_1 (
    .clock         (clock),
    .reset         (reset),
    .io_enq_0      (_entries_io_simpEntryEnqSelVec_0),
    .io_enq_1      (_entries_io_simpEntryEnqSelVec_1),
    .io_canIssue_0 (simpAgeDetectRequest_0),
    .io_canIssue_1 (simpAgeDetectRequest_1),
    .io_canIssue_2 ({requestForTrans_3, requestForTrans_2}),
    .io_canIssue_3 ({requestForTrans_3, requestForTrans_2} & ~_age_1_io_out_2),
    .io_out_0      (_age_1_io_out_0),
    .io_out_1      (_age_1_io_out_1),
    .io_out_2      (_age_1_io_out_2),
    .io_out_3      (_age_1_io_out_3)
  );
  AgeDetector_15 age_2 (
    .clock         (clock),
    .reset         (reset),
    .io_enq_0      (_entries_io_compEntryEnqSelVec_0),
    .io_enq_1      (_entries_io_compEntryEnqSelVec_1),
    .io_canIssue_0 (_deqCanIssue_0_15to4),
    .io_canIssue_1 (_deqCanIssue_1_15to4),
    .io_out_0      (_age_2_io_out_0),
    .io_out_1      (_age_2_io_out_1)
  );
  assign io_enq_0_ready = io_enq_0_ready_0;
  assign io_enq_1_ready = io_enq_1_ready_0;
  assign io_validCntDeqVec_0 = io_validCntDeqVec_0_REG;
  assign io_validCntDeqVec_1 = io_validCntDeqVec_1_REG;
  assign io_deqDelay_1_valid = deqDelay_1_valid;
  assign io_deqDelay_1_bits_rf_4_0_addr = deqDelay_1_bits_rf_4_0_addr;
  assign io_deqDelay_1_bits_rf_3_0_addr = deqDelay_1_bits_rf_3_0_addr;
  assign io_deqDelay_1_bits_rf_2_0_addr = deqDelay_1_bits_rf_2_0_addr;
  assign io_deqDelay_1_bits_rf_1_0_addr = deqDelay_1_bits_rf_1_0_addr;
  assign io_deqDelay_1_bits_rf_0_0_addr = deqDelay_1_bits_rf_0_0_addr;
  assign io_deqDelay_1_bits_immType = deqDelay_1_bits_immType;
  assign io_deqDelay_1_bits_common_fuType = deqDelay_1_bits_common_fuType;
  assign io_deqDelay_1_bits_common_fuOpType = deqDelay_1_bits_common_fuOpType;
  assign io_deqDelay_1_bits_common_imm = deqDelay_1_bits_common_imm;
  assign io_deqDelay_1_bits_common_robIdx_flag = deqDelay_1_bits_common_robIdx_flag;
  assign io_deqDelay_1_bits_common_robIdx_value = deqDelay_1_bits_common_robIdx_value;
  assign io_deqDelay_1_bits_common_pdest = deqDelay_1_bits_common_pdest;
  assign io_deqDelay_1_bits_common_rfWen = deqDelay_1_bits_common_rfWen;
  assign io_deqDelay_1_bits_common_fpWen = deqDelay_1_bits_common_fpWen;
  assign io_deqDelay_1_bits_common_vecWen = deqDelay_1_bits_common_vecWen;
  assign io_deqDelay_1_bits_common_v0Wen = deqDelay_1_bits_common_v0Wen;
  assign io_deqDelay_1_bits_common_vlWen = deqDelay_1_bits_common_vlWen;
  assign io_deqDelay_1_bits_common_fpu_wflags = deqDelay_1_bits_common_fpu_wflags;
  assign io_deqDelay_1_bits_common_vpu_vma = deqDelay_1_bits_common_vpu_vma;
  assign io_deqDelay_1_bits_common_vpu_vta = deqDelay_1_bits_common_vpu_vta;
  assign io_deqDelay_1_bits_common_vpu_vsew = deqDelay_1_bits_common_vpu_vsew;
  assign io_deqDelay_1_bits_common_vpu_vlmul = deqDelay_1_bits_common_vpu_vlmul;
  assign io_deqDelay_1_bits_common_vpu_vm = deqDelay_1_bits_common_vpu_vm;
  assign io_deqDelay_1_bits_common_vpu_vstart = deqDelay_1_bits_common_vpu_vstart;
  assign io_deqDelay_1_bits_common_vpu_fpu_isFoldTo1_2 =
    deqDelay_1_bits_common_vpu_fpu_isFoldTo1_2;
  assign io_deqDelay_1_bits_common_vpu_fpu_isFoldTo1_4 =
    deqDelay_1_bits_common_vpu_fpu_isFoldTo1_4;
  assign io_deqDelay_1_bits_common_vpu_fpu_isFoldTo1_8 =
    deqDelay_1_bits_common_vpu_fpu_isFoldTo1_8;
  assign io_deqDelay_1_bits_common_vpu_vuopIdx = deqDelay_1_bits_common_vpu_vuopIdx;
  assign io_deqDelay_1_bits_common_vpu_lastUop = deqDelay_1_bits_common_vpu_lastUop;
  assign io_deqDelay_1_bits_common_vpu_isNarrow = deqDelay_1_bits_common_vpu_isNarrow;
  assign io_deqDelay_1_bits_common_vpu_isDstMask = deqDelay_1_bits_common_vpu_isDstMask;
  assign io_deqDelay_1_bits_common_dataSources_0_value =
    deqDelay_1_bits_common_dataSources_0_value;
  assign io_deqDelay_1_bits_common_dataSources_1_value =
    deqDelay_1_bits_common_dataSources_1_value;
  assign io_deqDelay_1_bits_common_dataSources_2_value =
    deqDelay_1_bits_common_dataSources_2_value;
  assign io_deqDelay_1_bits_common_dataSources_3_value =
    deqDelay_1_bits_common_dataSources_3_value;
  assign io_deqDelay_1_bits_common_dataSources_4_value =
    deqDelay_1_bits_common_dataSources_4_value;
  assign io_deqDelay_0_valid = deqDelay_0_valid;
  assign io_deqDelay_0_bits_rf_4_0_addr = deqDelay_0_bits_rf_4_0_addr;
  assign io_deqDelay_0_bits_rf_3_0_addr = deqDelay_0_bits_rf_3_0_addr;
  assign io_deqDelay_0_bits_rf_2_0_addr = deqDelay_0_bits_rf_2_0_addr;
  assign io_deqDelay_0_bits_rf_1_0_addr = deqDelay_0_bits_rf_1_0_addr;
  assign io_deqDelay_0_bits_rf_0_0_addr = deqDelay_0_bits_rf_0_0_addr;
  assign io_deqDelay_0_bits_common_fuType = deqDelay_0_bits_common_fuType;
  assign io_deqDelay_0_bits_common_fuOpType = deqDelay_0_bits_common_fuOpType;
  assign io_deqDelay_0_bits_common_robIdx_flag = deqDelay_0_bits_common_robIdx_flag;
  assign io_deqDelay_0_bits_common_robIdx_value = deqDelay_0_bits_common_robIdx_value;
  assign io_deqDelay_0_bits_common_pdest = deqDelay_0_bits_common_pdest;
  assign io_deqDelay_0_bits_common_vecWen = deqDelay_0_bits_common_vecWen;
  assign io_deqDelay_0_bits_common_v0Wen = deqDelay_0_bits_common_v0Wen;
  assign io_deqDelay_0_bits_common_fpu_wflags = deqDelay_0_bits_common_fpu_wflags;
  assign io_deqDelay_0_bits_common_vpu_vma = deqDelay_0_bits_common_vpu_vma;
  assign io_deqDelay_0_bits_common_vpu_vta = deqDelay_0_bits_common_vpu_vta;
  assign io_deqDelay_0_bits_common_vpu_vsew = deqDelay_0_bits_common_vpu_vsew;
  assign io_deqDelay_0_bits_common_vpu_vlmul = deqDelay_0_bits_common_vpu_vlmul;
  assign io_deqDelay_0_bits_common_vpu_vm = deqDelay_0_bits_common_vpu_vm;
  assign io_deqDelay_0_bits_common_vpu_vstart = deqDelay_0_bits_common_vpu_vstart;
  assign io_deqDelay_0_bits_common_vpu_vuopIdx = deqDelay_0_bits_common_vpu_vuopIdx;
  assign io_deqDelay_0_bits_common_vpu_isExt = deqDelay_0_bits_common_vpu_isExt;
  assign io_deqDelay_0_bits_common_vpu_isNarrow = deqDelay_0_bits_common_vpu_isNarrow;
  assign io_deqDelay_0_bits_common_vpu_isDstMask = deqDelay_0_bits_common_vpu_isDstMask;
  assign io_deqDelay_0_bits_common_vpu_isOpMask = deqDelay_0_bits_common_vpu_isOpMask;
  assign io_deqDelay_0_bits_common_dataSources_0_value =
    deqDelay_0_bits_common_dataSources_0_value;
  assign io_deqDelay_0_bits_common_dataSources_1_value =
    deqDelay_0_bits_common_dataSources_1_value;
  assign io_deqDelay_0_bits_common_dataSources_2_value =
    deqDelay_0_bits_common_dataSources_2_value;
  assign io_deqDelay_0_bits_common_dataSources_3_value =
    deqDelay_0_bits_common_dataSources_3_value;
  assign io_deqDelay_0_bits_common_dataSources_4_value =
    deqDelay_0_bits_common_dataSources_4_value;
endmodule

