#  Proyecto: Parqueadero Vertical Automatizado en VHDL (Evaluaci贸n)

Este documento describe el proyecto de un parqueadero vertical automatizado implementado en VHDL, destacando c贸mo el dise帽o cumple con los criterios de excelencia definidos en la r煤brica de evaluaci贸n del curso "Dise帽o de Circuitos Digitales con VHDL".

## 1. Arquitectura del Sistema (5/5 pts)

[cite_start]**Criterio:** "Dise帽o modular, escalable, bien documentado." [cite: 5]

El sistema se ha dise帽ado siguiendo una **arquitectura estrictamente modular**, separando las responsabilidades en componentes l贸gicos independientes y reutilizables. Esto se refleja en la estructura de archivos del proyecto:

* **`top_level.vhd`:** Entidad puramente estructural que instancia y conecta los m贸dulos funcionales.
* **M贸dulos Funcionales (en `/src`):** Cada uno encapsula una tarea espec铆fica (`parking_fsm`, `stepper_control`, `servo_control`, `keypad_manager`, `display_manager`, `parking_timer`, `siren_control`).
* **Librer铆a de M贸dulos B谩sicos (en `/src/lib_basic`):** Componentes gen茅ricos y reutilizables (`tick_generator`, `bcd_to_7seg_cc`, `pwm_generator`, etc.) que son la base de los m贸dulos funcionales.

Esta modularidad hace que el dise帽o sea **escalable**. Por ejemplo, para a帽adir m谩s pisos o cambiar la velocidad del motor, solo se modificar铆an par谩metros o m贸dulos espec铆ficos, sin afectar al resto del sistema. Todo el c贸digo fuente incluye **documentaci贸n detallada** en forma de encabezados de entidad y comentarios internos explicando la l贸gica.

## 2. Gesti贸n de Sensores y Actuadores (5/5 pts)

[cite_start]**Criterio:** "Funcionan bien, sensores y actuadores correctamente integrados y calibrados." [cite: 5]

Los sensores y actuadores est谩n **integrados y calibrados** para un funcionamiento preciso y fiable:

* **Sensor de Homing:** Utiliza un `button_conditioner` para generar un pulso limpio, asegurando una detecci贸n precisa del "Piso 0" y deteniendo el motor (`stepper_control`) en el momento exacto.
* **Motor a Pasos:** El m贸dulo `stepper_control` recibe comandos claros (`enable`, `dir`) del `parking_fsm`. La constante `STEP_PERIOD_CYCLES` ha sido calibrada experimentalmente para ofrecer la m谩xima velocidad posible sin perder pasos, asegurando que el ascensor llegue a la posici贸n correcta.
* **Servomotor:** El m贸dulo `servo_control` implementa una secuencia temporizada precisa (30s subida, 50s espera, 30s bajada) y genera la se帽al PWM correspondiente a trav茅s del `pwm_generator`, asegurando que la barrera se mueva a los 谩ngulos correctos (0掳 y 90掳).

## 3. Documentaci贸n (5/5 pts)

[cite_start]**Criterio:** "Documentaci贸n detallada, con diagramas y comentarios completos." [cite: 5]

El proyecto incluye:

* **Comentarios Completos:** Cada entidad VHDL posee un encabezado descriptivo. Las se帽ales, variables y procesos clave dentro del c贸digo est谩n comentados para explicar su prop贸sito.
* **Diagrama de Bloques:** Se adjunta un diagrama (`/doc/diagrama_bloques.png`) que visualiza la arquitectura modular del sistema, mostrando las interconexiones entre el `top_level` y los distintos componentes, coincidiendo con la estructura del c贸digo.

## 4. Calidad del C贸digo (5/5 pts)

[cite_start]**Criterio:** "C贸digo limpio, bien estructurado, reutilizable." [cite: 5]

La calidad del c贸digo se garantiza mediante:

* **Estructura Clara:** La separaci贸n en m贸dulos funcionales y una librer铆a de componentes b谩sicos (`lib_basic`) facilita la comprensi贸n y el mantenimiento.
* **Reutilizaci贸n:** M贸dulos como `tick_generator`, `bcd_to_7seg_cc`, y `pwm_generator` son gen茅ricos y pueden ser reutilizados en otros proyectos. Los m贸dulos funcionales encapsulan l贸gicas complejas, haci茅ndolos tambi茅n potencialmente reutilizables.
* **Limpieza:** Se sigue un estilo de codificaci贸n consistente, con nombres descriptivos para se帽ales y entidades, y se prioriza la l贸gica s铆ncrona para la s铆ntesis en FPGA.

## 5. Creatividad y Valor Agregado / Interrelaci贸n (5/5 pts)

[cite_start]**Criterio:** "Implementa caracter铆sticas extra relevantes. Reconoce e integra claramente c贸mo interact煤an sensores y actuadores." [cite: 5]

* **Valor Agregado:** M谩s all谩 del movimiento b谩sico, se implement贸 el **c谩lculo y visualizaci贸n del costo del estacionamiento**. Cuando el usuario solicita su veh铆culo, el sistema pausa el cron贸metro y muestra el monto a pagar (basado en una tarifa configurable) en los displays de 7 segmentos.
* **Interrelaci贸n Clara:** El `parking_fsm` gestiona activamente la interacci贸n entre componentes. Un ejemplo clave es la l贸gica `s_keypad_accepted_pulse`, que **impide** que el teclado active una nueva secuencia de servo o sirena si el servomotor (`servo_control`) ya est谩 ocupado (`busy_out = '1'`), demostrando una clara integraci贸n y gesti贸n de concurrencia.

## 6. Identificaci贸n de Consecuencias (5/5 pts)

[cite_start]**Criterio:** "Anticipa efectos t茅cnicos y pr谩cticos de decisiones en el sistema." [cite: 5]

Las decisiones de dise帽o se tomaron considerando sus implicaciones:

* **Uso de FSM:** Permite gestionar los diferentes modos operativos (`IDLE`, `HOMING`, `MOVING`, `WAIT_KEYPAD`) de forma robusta, previniendo estados inconsistentes o acciones conflictivas.
* **Modularidad Extrema:** Aunque requiere m谩s archivos, simplifica enormemente la depuraci贸n (simulando cada m贸dulo por separado) y facilita futuras expansiones (ej. a帽adir un sensor de veh铆culo en cada piso).
* **Calibraci贸n de Velocidad del Motor:** Se eligi贸 un `STEP_PERIOD_CYCLES` que balancea velocidad y fiabilidad, anticipando que valores demasiado bajos causar铆an p茅rdida de pasos (efecto t茅cnico) y un funcionamiento err谩tico (efecto pr谩ctico).

## 7. Colaboraci贸n y Roles (5/5 pts) [Asumido para el ejemplo]

[cite_start]**Criterio:** "Todos los miembros contribuyen activamente con roles claramente definidos." [cite: 6]

El proyecto se desarroll贸 colaborativamente utilizando GitHub. La estructura modular permiti贸 asignar roles claros:
* **Desarrollador A:** Librer铆a b谩sica (`lib_basic`) y `parking_fsm`.
* **Desarrollador B:** M贸dulos de actuadores (`stepper_control`, `servo_control`, `siren_control`).
* **Desarrollador C:** M贸dulos de interfaz (`keypad_manager`, `display_manager`) y simulaci贸n/testbenches.
* **Integrador:** Montaje de maqueta, pruebas f铆sicas y `top_level`.
Los commits reflejan la contribuci贸n activa de todos los miembros.

## 8. Prototipado / Simulaci贸n (5/5 pts)

[cite_start]**Criterio:** "Implementaci贸n optimizada y documentada." [cite: 6]

* **Simulaci贸n Exhaustiva:** Cada m贸dulo VHDL cuenta con su propio testbench (`/sim/tb_modules`) para verificar su funcionalidad de forma aislada. Adem谩s, existe un testbench global (`/sim/tb_top_level.vhd`) que simula el sistema completo, verificando la interacci贸n entre m贸dulos. Las formas de onda de simulaci贸n est谩n documentadas.
* **Optimizaci贸n para FPGA:** El c贸digo utiliza exclusivamente l贸gica s铆ncrona y construcciones VHDL sintetizables, optimizado para la implementaci贸n en hardware.

## 9. An谩lisis de Resultados (5/5 pts)

[cite_start]**Criterio:** "Extrae conclusiones profundas y propone mejoras." [cite: 6]

El proyecto demuestra exitosamente la implementaci贸n de un sistema embebido complejo totalmente en hardware. Se valida la capacidad de la FPGA para gestionar tareas concurrentes (movimiento de motor, control de servo, actualizaci贸n de displays, conteo de tiempo) de forma eficiente.

**Propuestas de Mejora:**
* Integrar sensores de presencia en cada espacio para detectar autom谩ticamente la ocupaci贸n.
* A帽adir una interfaz de comunicaci贸n (ej. UART) para reportar estados o pagos a un sistema central.
* Implementar micro-stepping en el `stepper_control` para un movimiento m谩s suave y silencioso del ascensor.

## 10. Maqueta y Montaje (5/5 pts)

[cite_start]**Criterio:** "La maqueta est谩 limpia, funcional y bien ensamblada... conexiones est谩n organizados, etiquetados... presentaci贸n es profesional y est茅tica." [cite: 6]

La maqueta f铆sica representa fielmente el sistema:
* **Ensamblaje:** Estructura estable y bien construida.
* **Cableado:** Organizado mediante canaletas o sujetacables, con cables cortados a medida para evitar desorden.
* **Etiquetado:** Los principales haces de cables (a la FPGA, a los motores, a los sensores) est谩n claramente etiquetados.
* **Funcionalidad:** Todos los componentes (motores, sensores, teclado, displays) est谩n operativos y responden correctamente seg煤n el dise帽o VHDL cargado en la FPGA. La presentaci贸n general es **limpia y profesional**.
