TimeQuest Timing Analyzer report for Instruction_system
Sun Dec 16 17:24:33 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Fmax Summary
  6. Setup Summary
  7. Hold Summary
  8. Recovery Summary
  9. Removal Summary
 10. Minimum Pulse Width Summary
 11. Setup: 'clk'
 12. Setup: 'address[6]'
 13. Hold: 'address[6]'
 14. Hold: 'clk'
 15. Minimum Pulse Width: 'clk'
 16. Minimum Pulse Width: 'address[6]'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Setup Transfers
 22. Hold Transfers
 23. Report TCCS
 24. Report RSKM
 25. Unconstrained Paths
 26. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; Instruction_system                                                 ;
; Device Family      ; Cyclone                                                            ;
; Device Name        ; EP1C12Q240C8                                                       ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Slow Model                                                         ;
; Rise/Fall Delays   ; Unavailable                                                        ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                 ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets        ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+
; address[6] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { address[6] } ;
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }        ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+


+-------------------------------------------------+
; Fmax Summary                                    ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 55.98 MHz ; 55.98 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------+
; Setup Summary                        ;
+------------+---------+---------------+
; Clock      ; Slack   ; End Point TNS ;
+------------+---------+---------------+
; clk        ; -16.864 ; -1401.949     ;
; address[6] ; -1.474  ; -5.645        ;
+------------+---------+---------------+


+-------------------------------------+
; Hold Summary                        ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; address[6] ; -2.429 ; -76.980       ;
; clk        ; -0.574 ; -1.509        ;
+------------+--------+---------------+


--------------------
; Recovery Summary ;
--------------------
No paths to report.


-------------------
; Removal Summary ;
-------------------
No paths to report.


+-------------------------------------+
; Minimum Pulse Width Summary         ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; clk        ; -1.583 ; -386.439      ;
; address[6] ; 0.500  ; 0.000         ;
+------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------+
; Setup: 'clk'                                                                                                   ;
+---------+------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node  ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------+-------------------+--------------+-------------+--------------+------------+------------+
; -16.864 ; count1[2]  ; address[6]        ; clk          ; clk         ; 1.000        ; -0.002     ; 17.825     ;
; -16.841 ; count1[2]  ; register_index[2] ; clk          ; clk         ; 1.000        ; -0.002     ; 17.802     ;
; -16.818 ; count1[22] ; address[6]        ; clk          ; clk         ; 1.000        ; 0.059      ; 17.840     ;
; -16.795 ; count1[22] ; register_index[2] ; clk          ; clk         ; 1.000        ; 0.059      ; 17.817     ;
; -16.754 ; count1[1]  ; address[6]        ; clk          ; clk         ; 1.000        ; -0.002     ; 17.715     ;
; -16.751 ; count1[5]  ; address[6]        ; clk          ; clk         ; 1.000        ; 0.059      ; 17.773     ;
; -16.735 ; count1[3]  ; address[6]        ; clk          ; clk         ; 1.000        ; 0.059      ; 17.757     ;
; -16.731 ; count1[1]  ; register_index[2] ; clk          ; clk         ; 1.000        ; -0.002     ; 17.692     ;
; -16.728 ; count1[5]  ; register_index[2] ; clk          ; clk         ; 1.000        ; 0.059      ; 17.750     ;
; -16.712 ; count1[3]  ; register_index[2] ; clk          ; clk         ; 1.000        ; 0.059      ; 17.734     ;
; -16.712 ; count1[16] ; address[6]        ; clk          ; clk         ; 1.000        ; -0.008     ; 17.667     ;
; -16.689 ; count1[16] ; register_index[2] ; clk          ; clk         ; 1.000        ; -0.008     ; 17.644     ;
; -16.668 ; count1[2]  ; address[1]        ; clk          ; clk         ; 1.000        ; 0.002      ; 17.633     ;
; -16.642 ; count1[23] ; address[6]        ; clk          ; clk         ; 1.000        ; 0.059      ; 17.664     ;
; -16.638 ; count1[12] ; address[6]        ; clk          ; clk         ; 1.000        ; 0.056      ; 17.657     ;
; -16.622 ; count1[22] ; address[1]        ; clk          ; clk         ; 1.000        ; 0.063      ; 17.648     ;
; -16.619 ; count1[23] ; register_index[2] ; clk          ; clk         ; 1.000        ; 0.059      ; 17.641     ;
; -16.615 ; count1[12] ; register_index[2] ; clk          ; clk         ; 1.000        ; 0.056      ; 17.634     ;
; -16.558 ; count1[1]  ; address[1]        ; clk          ; clk         ; 1.000        ; 0.002      ; 17.523     ;
; -16.555 ; count1[5]  ; address[1]        ; clk          ; clk         ; 1.000        ; 0.063      ; 17.581     ;
; -16.552 ; count1[20] ; address[6]        ; clk          ; clk         ; 1.000        ; 0.059      ; 17.574     ;
; -16.550 ; count1[0]  ; address[6]        ; clk          ; clk         ; 1.000        ; -0.002     ; 17.511     ;
; -16.539 ; count1[4]  ; address[6]        ; clk          ; clk         ; 1.000        ; -0.002     ; 17.500     ;
; -16.539 ; count1[3]  ; address[1]        ; clk          ; clk         ; 1.000        ; 0.063      ; 17.565     ;
; -16.529 ; count1[20] ; register_index[2] ; clk          ; clk         ; 1.000        ; 0.059      ; 17.551     ;
; -16.527 ; count1[0]  ; register_index[2] ; clk          ; clk         ; 1.000        ; -0.002     ; 17.488     ;
; -16.523 ; count1[2]  ; address[7]        ; clk          ; clk         ; 1.000        ; -0.002     ; 17.484     ;
; -16.523 ; count1[25] ; address[6]        ; clk          ; clk         ; 1.000        ; -0.011     ; 17.475     ;
; -16.516 ; count1[4]  ; register_index[2] ; clk          ; clk         ; 1.000        ; -0.002     ; 17.477     ;
; -16.516 ; count1[16] ; address[1]        ; clk          ; clk         ; 1.000        ; -0.004     ; 17.475     ;
; -16.513 ; count1[11] ; address[6]        ; clk          ; clk         ; 1.000        ; 0.059      ; 17.535     ;
; -16.504 ; count1[17] ; address[6]        ; clk          ; clk         ; 1.000        ; -0.008     ; 17.459     ;
; -16.500 ; count1[25] ; register_index[2] ; clk          ; clk         ; 1.000        ; -0.011     ; 17.452     ;
; -16.490 ; count1[11] ; register_index[2] ; clk          ; clk         ; 1.000        ; 0.059      ; 17.512     ;
; -16.483 ; count1[10] ; address[6]        ; clk          ; clk         ; 1.000        ; 0.059      ; 17.505     ;
; -16.481 ; count1[17] ; register_index[2] ; clk          ; clk         ; 1.000        ; -0.008     ; 17.436     ;
; -16.477 ; count1[22] ; address[7]        ; clk          ; clk         ; 1.000        ; 0.059      ; 17.499     ;
; -16.460 ; count1[10] ; register_index[2] ; clk          ; clk         ; 1.000        ; 0.059      ; 17.482     ;
; -16.446 ; count1[23] ; address[1]        ; clk          ; clk         ; 1.000        ; 0.063      ; 17.472     ;
; -16.442 ; count1[12] ; address[1]        ; clk          ; clk         ; 1.000        ; 0.060      ; 17.465     ;
; -16.432 ; count1[27] ; address[6]        ; clk          ; clk         ; 1.000        ; 0.059      ; 17.454     ;
; -16.425 ; count1[2]  ; address[5]        ; clk          ; clk         ; 1.000        ; -0.002     ; 17.386     ;
; -16.421 ; count1[2]  ; address[4]        ; clk          ; clk         ; 1.000        ; -0.002     ; 17.382     ;
; -16.413 ; count1[1]  ; address[7]        ; clk          ; clk         ; 1.000        ; -0.002     ; 17.374     ;
; -16.410 ; count1[5]  ; address[7]        ; clk          ; clk         ; 1.000        ; 0.059      ; 17.432     ;
; -16.409 ; count1[27] ; register_index[2] ; clk          ; clk         ; 1.000        ; 0.059      ; 17.431     ;
; -16.394 ; count1[3]  ; address[7]        ; clk          ; clk         ; 1.000        ; 0.059      ; 17.416     ;
; -16.379 ; count1[22] ; address[5]        ; clk          ; clk         ; 1.000        ; 0.059      ; 17.401     ;
; -16.375 ; count1[22] ; address[4]        ; clk          ; clk         ; 1.000        ; 0.059      ; 17.397     ;
; -16.371 ; count1[16] ; address[7]        ; clk          ; clk         ; 1.000        ; -0.008     ; 17.326     ;
; -16.369 ; count1[26] ; address[6]        ; clk          ; clk         ; 1.000        ; -0.004     ; 17.328     ;
; -16.366 ; count1[8]  ; address[6]        ; clk          ; clk         ; 1.000        ; 0.059      ; 17.388     ;
; -16.364 ; count1[21] ; address[6]        ; clk          ; clk         ; 1.000        ; 0.059      ; 17.386     ;
; -16.359 ; count1[2]  ; address[2]        ; clk          ; clk         ; 1.000        ; -0.002     ; 17.320     ;
; -16.356 ; count1[20] ; address[1]        ; clk          ; clk         ; 1.000        ; 0.063      ; 17.382     ;
; -16.354 ; count1[0]  ; address[1]        ; clk          ; clk         ; 1.000        ; 0.002      ; 17.319     ;
; -16.346 ; count1[26] ; register_index[2] ; clk          ; clk         ; 1.000        ; -0.004     ; 17.305     ;
; -16.343 ; count1[4]  ; address[1]        ; clk          ; clk         ; 1.000        ; 0.002      ; 17.308     ;
; -16.343 ; count1[8]  ; register_index[2] ; clk          ; clk         ; 1.000        ; 0.059      ; 17.365     ;
; -16.341 ; count1[21] ; register_index[2] ; clk          ; clk         ; 1.000        ; 0.059      ; 17.363     ;
; -16.327 ; count1[25] ; address[1]        ; clk          ; clk         ; 1.000        ; -0.007     ; 17.283     ;
; -16.318 ; count1[13] ; address[6]        ; clk          ; clk         ; 1.000        ; 0.056      ; 17.337     ;
; -16.317 ; count1[11] ; address[1]        ; clk          ; clk         ; 1.000        ; 0.063      ; 17.343     ;
; -16.315 ; count1[1]  ; address[5]        ; clk          ; clk         ; 1.000        ; -0.002     ; 17.276     ;
; -16.313 ; count1[22] ; address[2]        ; clk          ; clk         ; 1.000        ; 0.059      ; 17.335     ;
; -16.312 ; count1[5]  ; address[5]        ; clk          ; clk         ; 1.000        ; 0.059      ; 17.334     ;
; -16.311 ; count1[1]  ; address[4]        ; clk          ; clk         ; 1.000        ; -0.002     ; 17.272     ;
; -16.308 ; count1[17] ; address[1]        ; clk          ; clk         ; 1.000        ; -0.004     ; 17.267     ;
; -16.308 ; count1[5]  ; address[4]        ; clk          ; clk         ; 1.000        ; 0.059      ; 17.330     ;
; -16.301 ; count1[23] ; address[7]        ; clk          ; clk         ; 1.000        ; 0.059      ; 17.323     ;
; -16.297 ; count1[12] ; address[7]        ; clk          ; clk         ; 1.000        ; 0.056      ; 17.316     ;
; -16.296 ; count1[3]  ; address[5]        ; clk          ; clk         ; 1.000        ; 0.059      ; 17.318     ;
; -16.295 ; count1[13] ; register_index[2] ; clk          ; clk         ; 1.000        ; 0.056      ; 17.314     ;
; -16.292 ; count1[3]  ; address[4]        ; clk          ; clk         ; 1.000        ; 0.059      ; 17.314     ;
; -16.287 ; count1[10] ; address[1]        ; clk          ; clk         ; 1.000        ; 0.063      ; 17.313     ;
; -16.273 ; count1[16] ; address[5]        ; clk          ; clk         ; 1.000        ; -0.008     ; 17.228     ;
; -16.269 ; count1[16] ; address[4]        ; clk          ; clk         ; 1.000        ; -0.008     ; 17.224     ;
; -16.249 ; count1[1]  ; address[2]        ; clk          ; clk         ; 1.000        ; -0.002     ; 17.210     ;
; -16.246 ; count1[5]  ; address[2]        ; clk          ; clk         ; 1.000        ; 0.059      ; 17.268     ;
; -16.236 ; count1[27] ; address[1]        ; clk          ; clk         ; 1.000        ; 0.063      ; 17.262     ;
; -16.230 ; count1[3]  ; address[2]        ; clk          ; clk         ; 1.000        ; 0.059      ; 17.252     ;
; -16.227 ; count1[18] ; address[6]        ; clk          ; clk         ; 1.000        ; 0.059      ; 17.249     ;
; -16.211 ; count1[20] ; address[7]        ; clk          ; clk         ; 1.000        ; 0.059      ; 17.233     ;
; -16.209 ; count1[0]  ; address[7]        ; clk          ; clk         ; 1.000        ; -0.002     ; 17.170     ;
; -16.207 ; count1[16] ; address[2]        ; clk          ; clk         ; 1.000        ; -0.008     ; 17.162     ;
; -16.204 ; count1[18] ; register_index[2] ; clk          ; clk         ; 1.000        ; 0.059      ; 17.226     ;
; -16.203 ; count1[23] ; address[5]        ; clk          ; clk         ; 1.000        ; 0.059      ; 17.225     ;
; -16.199 ; count1[12] ; address[5]        ; clk          ; clk         ; 1.000        ; 0.056      ; 17.218     ;
; -16.199 ; count1[23] ; address[4]        ; clk          ; clk         ; 1.000        ; 0.059      ; 17.221     ;
; -16.198 ; count1[4]  ; address[7]        ; clk          ; clk         ; 1.000        ; -0.002     ; 17.159     ;
; -16.195 ; count1[12] ; address[4]        ; clk          ; clk         ; 1.000        ; 0.056      ; 17.214     ;
; -16.182 ; count1[25] ; address[7]        ; clk          ; clk         ; 1.000        ; -0.011     ; 17.134     ;
; -16.173 ; count1[26] ; address[1]        ; clk          ; clk         ; 1.000        ; 0.000      ; 17.136     ;
; -16.172 ; count1[11] ; address[7]        ; clk          ; clk         ; 1.000        ; 0.059      ; 17.194     ;
; -16.170 ; count1[8]  ; address[1]        ; clk          ; clk         ; 1.000        ; 0.063      ; 17.196     ;
; -16.168 ; count1[21] ; address[1]        ; clk          ; clk         ; 1.000        ; 0.063      ; 17.194     ;
; -16.163 ; count1[17] ; address[7]        ; clk          ; clk         ; 1.000        ; -0.008     ; 17.118     ;
; -16.142 ; count1[10] ; address[7]        ; clk          ; clk         ; 1.000        ; 0.059      ; 17.164     ;
; -16.137 ; count1[23] ; address[2]        ; clk          ; clk         ; 1.000        ; 0.059      ; 17.159     ;
; -16.133 ; count1[12] ; address[2]        ; clk          ; clk         ; 1.000        ; 0.056      ; 17.152     ;
+---------+------------+-------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'address[6]'                                                                                                                        ;
+--------+------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.474 ; address[3] ; ROM_and_RAM:ROM_RAM_1|SROM2:SROM_2|data_out[0] ; clk          ; address[6]  ; 1.000        ; 4.626      ; 5.664      ;
; -1.439 ; address[4] ; ROM_and_RAM:ROM_RAM_1|SROM2:SROM_2|data_out[0] ; clk          ; address[6]  ; 1.000        ; 4.626      ; 5.629      ;
; -1.411 ; address[0] ; ROM_and_RAM:ROM_RAM_1|SROM2:SROM_2|data_out[0] ; clk          ; address[6]  ; 1.000        ; 4.626      ; 5.601      ;
; -1.279 ; address[2] ; ROM_and_RAM:ROM_RAM_1|SROM2:SROM_2|data_out[0] ; clk          ; address[6]  ; 1.000        ; 4.626      ; 5.469      ;
; -1.278 ; address[5] ; ROM_and_RAM:ROM_RAM_1|SROM2:SROM_2|data_out[0] ; clk          ; address[6]  ; 1.000        ; 4.626      ; 5.468      ;
; -0.958 ; address[1] ; ROM_and_RAM:ROM_RAM_1|SROM2:SROM_2|data_out[0] ; clk          ; address[6]  ; 1.000        ; 4.622      ; 5.144      ;
; -0.870 ; address[3] ; ROM_and_RAM:ROM_RAM_1|SROM:SROM_1|data_out[6]  ; clk          ; address[6]  ; 1.000        ; 4.691      ; 5.104      ;
; -0.862 ; address[3] ; ROM_and_RAM:ROM_RAM_1|SROM2:SROM_2|data_out[1] ; clk          ; address[6]  ; 1.000        ; 4.199      ; 5.100      ;
; -0.835 ; address[4] ; ROM_and_RAM:ROM_RAM_1|SROM:SROM_1|data_out[6]  ; clk          ; address[6]  ; 1.000        ; 4.691      ; 5.069      ;
; -0.827 ; address[4] ; ROM_and_RAM:ROM_RAM_1|SROM2:SROM_2|data_out[1] ; clk          ; address[6]  ; 1.000        ; 4.199      ; 5.065      ;
; -0.807 ; address[0] ; ROM_and_RAM:ROM_RAM_1|SROM:SROM_1|data_out[6]  ; clk          ; address[6]  ; 1.000        ; 4.691      ; 5.041      ;
; -0.799 ; address[0] ; ROM_and_RAM:ROM_RAM_1|SROM2:SROM_2|data_out[1] ; clk          ; address[6]  ; 1.000        ; 4.199      ; 5.037      ;
; -0.724 ; address[0] ; ROM_and_RAM:ROM_RAM_1|SROM:SROM_1|data_out[1]  ; clk          ; address[6]  ; 1.000        ; 4.699      ; 5.103      ;
; -0.675 ; address[2] ; ROM_and_RAM:ROM_RAM_1|SROM:SROM_1|data_out[6]  ; clk          ; address[6]  ; 1.000        ; 4.691      ; 4.909      ;
; -0.674 ; address[5] ; ROM_and_RAM:ROM_RAM_1|SROM:SROM_1|data_out[6]  ; clk          ; address[6]  ; 1.000        ; 4.691      ; 4.908      ;
; -0.667 ; address[2] ; ROM_and_RAM:ROM_RAM_1|SROM2:SROM_2|data_out[1] ; clk          ; address[6]  ; 1.000        ; 4.199      ; 4.905      ;
; -0.666 ; address[5] ; ROM_and_RAM:ROM_RAM_1|SROM2:SROM_2|data_out[1] ; clk          ; address[6]  ; 1.000        ; 4.199      ; 4.904      ;
; -0.610 ; address[4] ; ROM_and_RAM:ROM_RAM_1|SROM:SROM_1|data_out[1]  ; clk          ; address[6]  ; 1.000        ; 4.699      ; 4.989      ;
; -0.606 ; address[1] ; ROM_and_RAM:ROM_RAM_1|SROM:SROM_1|data_out[6]  ; clk          ; address[6]  ; 1.000        ; 4.687      ; 4.836      ;
; -0.492 ; address[1] ; ROM_and_RAM:ROM_RAM_1|SROM2:SROM_2|data_out[2] ; clk          ; address[6]  ; 1.000        ; 4.217      ; 4.860      ;
; -0.438 ; address[3] ; ROM_and_RAM:ROM_RAM_1|SROM2:SROM_2|data_out[4] ; clk          ; address[6]  ; 1.000        ; 4.221      ; 4.517      ;
; -0.382 ; address[5] ; ROM_and_RAM:ROM_RAM_1|SROM:SROM_1|data_out[1]  ; clk          ; address[6]  ; 1.000        ; 4.699      ; 4.761      ;
; -0.346 ; address[1] ; ROM_and_RAM:ROM_RAM_1|SROM2:SROM_2|data_out[1] ; clk          ; address[6]  ; 1.000        ; 4.195      ; 4.580      ;
; -0.307 ; address[3] ; ROM_and_RAM:ROM_RAM_1|SROM2:SROM_2|data_out[2] ; clk          ; address[6]  ; 1.000        ; 4.221      ; 4.679      ;
; -0.269 ; address[3] ; ROM_and_RAM:ROM_RAM_1|SROM:SROM_1|data_out[0]  ; clk          ; address[6]  ; 1.000        ; 4.387      ; 4.334      ;
; -0.255 ; address[1] ; ROM_and_RAM:ROM_RAM_1|SROM:SROM_1|data_out[1]  ; clk          ; address[6]  ; 1.000        ; 4.695      ; 4.630      ;
; -0.234 ; address[4] ; ROM_and_RAM:ROM_RAM_1|SROM:SROM_1|data_out[0]  ; clk          ; address[6]  ; 1.000        ; 4.387      ; 4.299      ;
; -0.206 ; address[0] ; ROM_and_RAM:ROM_RAM_1|SROM:SROM_1|data_out[0]  ; clk          ; address[6]  ; 1.000        ; 4.387      ; 4.271      ;
; -0.185 ; address[5] ; ROM_and_RAM:ROM_RAM_1|SROM:SROM_1|data_out[0]  ; clk          ; address[6]  ; 1.000        ; 4.387      ; 4.250      ;
; -0.183 ; address[2] ; ROM_and_RAM:ROM_RAM_1|SROM2:SROM_2|data_out[4] ; clk          ; address[6]  ; 1.000        ; 4.221      ; 4.262      ;
; -0.169 ; address[2] ; ROM_and_RAM:ROM_RAM_1|SROM2:SROM_2|data_out[6] ; clk          ; address[6]  ; 1.000        ; 4.681      ; 4.532      ;
; -0.141 ; address[1] ; ROM_and_RAM:ROM_RAM_1|SROM:SROM_1|data_out[3]  ; clk          ; address[6]  ; 1.000        ; 4.184      ; 4.465      ;
; -0.141 ; address[0] ; ROM_and_RAM:ROM_RAM_1|SROM2:SROM_2|data_out[6] ; clk          ; address[6]  ; 1.000        ; 4.681      ; 4.504      ;
; -0.129 ; address[0] ; ROM_and_RAM:ROM_RAM_1|SROM2:SROM_2|data_out[2] ; clk          ; address[6]  ; 1.000        ; 4.221      ; 4.501      ;
; -0.122 ; address[3] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_1|dataout[1]   ; clk          ; address[6]  ; 0.500        ; 4.209      ; 3.697      ;
; -0.110 ; address[0] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_1|dataout[1]   ; clk          ; address[6]  ; 0.500        ; 4.209      ; 3.685      ;
; -0.084 ; address[1] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_2|dataout[0]   ; clk          ; address[6]  ; 0.500        ; 4.604      ; 3.865      ;
; -0.074 ; address[2] ; ROM_and_RAM:ROM_RAM_1|SROM:SROM_1|data_out[0]  ; clk          ; address[6]  ; 1.000        ; 4.387      ; 4.139      ;
; -0.029 ; address[1] ; ROM_and_RAM:ROM_RAM_1|SROM:SROM_1|data_out[0]  ; clk          ; address[6]  ; 1.000        ; 4.383      ; 4.090      ;
; 0.000  ; address[4] ; ROM_and_RAM:ROM_RAM_1|SROM2:SROM_2|data_out[4] ; clk          ; address[6]  ; 1.000        ; 4.221      ; 4.079      ;
; 0.008  ; address[3] ; ROM_and_RAM:ROM_RAM_1|SROM2:SROM_2|data_out[3] ; clk          ; address[6]  ; 1.000        ; 4.181      ; 4.324      ;
; 0.029  ; address[3] ; ROM_and_RAM:ROM_RAM_1|SROM2:SROM_2|data_out[6] ; clk          ; address[6]  ; 1.000        ; 4.681      ; 4.334      ;
; 0.035  ; address[0] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_2|dataout[0]   ; clk          ; address[6]  ; 0.500        ; 4.608      ; 3.750      ;
; 0.094  ; address[4] ; ROM_and_RAM:ROM_RAM_1|SROM2:SROM_2|data_out[3] ; clk          ; address[6]  ; 1.000        ; 4.181      ; 4.238      ;
; 0.136  ; address[1] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_1|dataout[1]   ; clk          ; address[6]  ; 0.500        ; 4.205      ; 3.435      ;
; 0.142  ; address[1] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_1|dataout[0]   ; clk          ; address[6]  ; 0.500        ; 4.447      ; 3.631      ;
; 0.142  ; address[2] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_1|dataout[1]   ; clk          ; address[6]  ; 0.500        ; 4.209      ; 3.433      ;
; 0.175  ; address[2] ; ROM_and_RAM:ROM_RAM_1|SROM2:SROM_2|data_out[2] ; clk          ; address[6]  ; 1.000        ; 4.221      ; 4.197      ;
; 0.195  ; address[1] ; ROM_and_RAM:ROM_RAM_1|SROM2:SROM_2|data_out[3] ; clk          ; address[6]  ; 1.000        ; 4.177      ; 4.133      ;
; 0.202  ; address[3] ; ROM_and_RAM:ROM_RAM_1|SROM:SROM_1|data_out[2]  ; clk          ; address[6]  ; 1.000        ; 4.400      ; 4.364      ;
; 0.223  ; address[1] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_3|dataout[0]   ; clk          ; address[6]  ; 0.500        ; 5.203      ; 4.619      ;
; 0.236  ; address[3] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_1|dataout[10]  ; clk          ; address[6]  ; 0.500        ; 4.394      ; 3.348      ;
; 0.237  ; address[4] ; ROM_and_RAM:ROM_RAM_1|SROM:SROM_1|data_out[2]  ; clk          ; address[6]  ; 1.000        ; 4.400      ; 4.329      ;
; 0.261  ; address[0] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_1|dataout[0]   ; clk          ; address[6]  ; 0.500        ; 4.451      ; 3.516      ;
; 0.265  ; address[0] ; ROM_and_RAM:ROM_RAM_1|SROM:SROM_1|data_out[2]  ; clk          ; address[6]  ; 1.000        ; 4.400      ; 4.301      ;
; 0.273  ; address[3] ; ROM_and_RAM:ROM_RAM_1|SROM2:SROM_2|data_out[7] ; clk          ; address[6]  ; 1.000        ; 4.425      ; 4.317      ;
; 0.279  ; address[3] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_1|dataout[11]  ; clk          ; address[6]  ; 0.500        ; 4.408      ; 3.463      ;
; 0.302  ; address[1] ; ROM_and_RAM:ROM_RAM_1|SROM2:SROM_2|data_out[4] ; clk          ; address[6]  ; 1.000        ; 4.217      ; 3.773      ;
; 0.314  ; address[0] ; ROM_and_RAM:ROM_RAM_1|SROM2:SROM_2|data_out[5] ; clk          ; address[6]  ; 1.000        ; 4.397      ; 4.264      ;
; 0.320  ; address[2] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_1|dataout[9]   ; clk          ; address[6]  ; 0.500        ; 4.233      ; 3.565      ;
; 0.323  ; address[5] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_1|dataout[1]   ; clk          ; address[6]  ; 0.500        ; 4.209      ; 3.252      ;
; 0.342  ; address[0] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_3|dataout[0]   ; clk          ; address[6]  ; 0.500        ; 5.207      ; 4.504      ;
; 0.343  ; address[4] ; ROM_and_RAM:ROM_RAM_1|SROM2:SROM_2|data_out[6] ; clk          ; address[6]  ; 1.000        ; 4.681      ; 4.020      ;
; 0.344  ; address[0] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_2|dataout[6]   ; clk          ; address[6]  ; 0.500        ; 4.673      ; 3.668      ;
; 0.348  ; address[0] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_1|dataout[9]   ; clk          ; address[6]  ; 0.500        ; 4.233      ; 3.537      ;
; 0.359  ; address[0] ; ROM_and_RAM:ROM_RAM_1|SROM2:SROM_2|data_out[4] ; clk          ; address[6]  ; 1.000        ; 4.221      ; 3.720      ;
; 0.363  ; address[3] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_3|dataout[11]  ; clk          ; address[6]  ; 0.500        ; 5.268      ; 4.550      ;
; 0.381  ; address[2] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_2|dataout[9]   ; clk          ; address[6]  ; 0.500        ; 4.444      ; 3.254      ;
; 0.383  ; address[4] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_1|dataout[1]   ; clk          ; address[6]  ; 0.500        ; 4.209      ; 3.192      ;
; 0.388  ; address[0] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_1|dataout[6]   ; clk          ; address[6]  ; 0.500        ; 4.697      ; 3.668      ;
; 0.389  ; address[4] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_1|dataout[2]   ; clk          ; address[6]  ; 0.500        ; 4.232      ; 3.487      ;
; 0.389  ; address[2] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_1|dataout[2]   ; clk          ; address[6]  ; 0.500        ; 4.232      ; 3.487      ;
; 0.397  ; address[2] ; ROM_and_RAM:ROM_RAM_1|SROM:SROM_1|data_out[2]  ; clk          ; address[6]  ; 1.000        ; 4.400      ; 4.169      ;
; 0.398  ; address[5] ; ROM_and_RAM:ROM_RAM_1|SROM:SROM_1|data_out[2]  ; clk          ; address[6]  ; 1.000        ; 4.400      ; 4.168      ;
; 0.399  ; address[0] ; ROM_and_RAM:ROM_RAM_1|SROM:SROM_1|data_out[5]  ; clk          ; address[6]  ; 1.000        ; 4.390      ; 4.152      ;
; 0.409  ; address[0] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_2|dataout[9]   ; clk          ; address[6]  ; 0.500        ; 4.444      ; 3.226      ;
; 0.411  ; address[0] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_1|dataout[2]   ; clk          ; address[6]  ; 0.500        ; 4.232      ; 3.465      ;
; 0.418  ; address[1] ; ROM_and_RAM:ROM_RAM_1|SROM2:SROM_2|data_out[7] ; clk          ; address[6]  ; 1.000        ; 4.421      ; 4.168      ;
; 0.420  ; address[4] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_1|dataout[9]   ; clk          ; address[6]  ; 0.500        ; 4.233      ; 3.465      ;
; 0.428  ; address[2] ; ROM_and_RAM:ROM_RAM_1|SROM2:SROM_2|data_out[5] ; clk          ; address[6]  ; 1.000        ; 4.397      ; 4.150      ;
; 0.451  ; address[1] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_1|dataout[10]  ; clk          ; address[6]  ; 0.500        ; 4.390      ; 3.129      ;
; 0.457  ; address[2] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_2|dataout[0]   ; clk          ; address[6]  ; 0.500        ; 4.608      ; 3.328      ;
; 0.458  ; address[3] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_1|dataout[12]  ; clk          ; address[6]  ; 0.500        ; 4.493      ; 3.553      ;
; 0.480  ; address[3] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_2|dataout[10]  ; clk          ; address[6]  ; 0.500        ; 4.396      ; 3.105      ;
; 0.481  ; address[4] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_2|dataout[9]   ; clk          ; address[6]  ; 0.500        ; 4.444      ; 3.154      ;
; 0.491  ; address[1] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_1|dataout[11]  ; clk          ; address[6]  ; 0.500        ; 4.404      ; 3.247      ;
; 0.492  ; address[5] ; ROM_and_RAM:ROM_RAM_1|SROM2:SROM_2|data_out[4] ; clk          ; address[6]  ; 1.000        ; 4.221      ; 3.587      ;
; 0.494  ; address[0] ; ROM_and_RAM:ROM_RAM_1|SROM:SROM_1|data_out[3]  ; clk          ; address[6]  ; 1.000        ; 4.188      ; 3.834      ;
; 0.497  ; address[1] ; ROM_and_RAM:ROM_RAM_1|SROM2:SROM_2|data_out[6] ; clk          ; address[6]  ; 1.000        ; 4.677      ; 3.862      ;
; 0.498  ; address[3] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_2|dataout[12]  ; clk          ; address[6]  ; 0.500        ; 4.686      ; 3.553      ;
; 0.504  ; address[5] ; ROM_and_RAM:ROM_RAM_1|SROM2:SROM_2|data_out[6] ; clk          ; address[6]  ; 1.000        ; 4.681      ; 3.859      ;
; 0.513  ; address[1] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_2|dataout[8]   ; clk          ; address[6]  ; 0.500        ; 4.400      ; 3.257      ;
; 0.516  ; address[3] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_2|dataout[11]  ; clk          ; address[6]  ; 0.500        ; 4.403      ; 3.222      ;
; 0.517  ; address[4] ; ROM_and_RAM:ROM_RAM_1|SROM2:SROM_2|data_out[5] ; clk          ; address[6]  ; 1.000        ; 4.397      ; 4.061      ;
; 0.517  ; address[2] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_1|dataout[10]  ; clk          ; address[6]  ; 0.500        ; 4.394      ; 3.067      ;
; 0.518  ; address[3] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_1|dataout[9]   ; clk          ; address[6]  ; 0.500        ; 4.233      ; 3.367      ;
; 0.518  ; address[4] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_2|dataout[6]   ; clk          ; address[6]  ; 0.500        ; 4.673      ; 3.494      ;
; 0.529  ; address[5] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_1|dataout[2]   ; clk          ; address[6]  ; 0.500        ; 4.232      ; 3.347      ;
; 0.550  ; address[2] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_1|dataout[11]  ; clk          ; address[6]  ; 0.500        ; 4.408      ; 3.192      ;
; 0.562  ; address[4] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_1|dataout[6]   ; clk          ; address[6]  ; 0.500        ; 4.697      ; 3.494      ;
+--------+------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'address[6]'                                                                                                                         ;
+--------+------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.429 ; address[5] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_3|dataout[14]  ; clk          ; address[6]  ; -0.500       ; 5.481      ; 2.552      ;
; -2.412 ; address[5] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_2|dataout[14]  ; clk          ; address[6]  ; -0.500       ; 4.397      ; 1.485      ;
; -2.365 ; address[3] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_3|dataout[14]  ; clk          ; address[6]  ; -0.500       ; 5.481      ; 2.616      ;
; -2.348 ; address[3] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_2|dataout[14]  ; clk          ; address[6]  ; -0.500       ; 4.397      ; 1.549      ;
; -2.295 ; address[5] ; ROM_and_RAM:ROM_RAM_1|SROM2:SROM_2|data_out[6] ; clk          ; address[6]  ; 0.000        ; 4.681      ; 2.386      ;
; -2.257 ; address[4] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_3|dataout[14]  ; clk          ; address[6]  ; -0.500       ; 5.481      ; 2.724      ;
; -2.254 ; address[2] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_3|dataout[14]  ; clk          ; address[6]  ; -0.500       ; 5.481      ; 2.727      ;
; -2.240 ; address[4] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_2|dataout[14]  ; clk          ; address[6]  ; -0.500       ; 4.397      ; 1.657      ;
; -2.237 ; address[2] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_2|dataout[14]  ; clk          ; address[6]  ; -0.500       ; 4.397      ; 1.660      ;
; -2.106 ; address[4] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_3|dataout[1]   ; clk          ; address[6]  ; -0.500       ; 5.485      ; 2.879      ;
; -2.079 ; address[0] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_3|dataout[8]   ; clk          ; address[6]  ; -0.500       ; 5.286      ; 2.707      ;
; -2.046 ; address[5] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_3|dataout[1]   ; clk          ; address[6]  ; -0.500       ; 5.485      ; 2.939      ;
; -1.966 ; address[5] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_3|dataout[4]   ; clk          ; address[6]  ; -0.500       ; 5.302      ; 2.836      ;
; -1.955 ; address[2] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_3|dataout[5]   ; clk          ; address[6]  ; -0.500       ; 5.274      ; 2.819      ;
; -1.950 ; address[0] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_3|dataout[12]  ; clk          ; address[6]  ; -0.500       ; 5.296      ; 2.846      ;
; -1.940 ; address[2] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_1|dataout[5]   ; clk          ; address[6]  ; -0.500       ; 4.685      ; 2.245      ;
; -1.919 ; address[4] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_3|dataout[10]  ; clk          ; address[6]  ; -0.500       ; 5.499      ; 3.080      ;
; -1.913 ; address[5] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_3|dataout[10]  ; clk          ; address[6]  ; -0.500       ; 5.499      ; 3.086      ;
; -1.900 ; address[2] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_3|dataout[8]   ; clk          ; address[6]  ; -0.500       ; 5.286      ; 2.886      ;
; -1.893 ; address[5] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_2|dataout[11]  ; clk          ; address[6]  ; -0.500       ; 4.403      ; 2.010      ;
; -1.865 ; address[2] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_3|dataout[1]   ; clk          ; address[6]  ; -0.500       ; 5.485      ; 3.120      ;
; -1.859 ; address[1] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_3|dataout[4]   ; clk          ; address[6]  ; -0.500       ; 5.298      ; 2.939      ;
; -1.859 ; address[1] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_3|dataout[1]   ; clk          ; address[6]  ; -0.500       ; 5.481      ; 3.122      ;
; -1.846 ; address[5] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_3|dataout[8]   ; clk          ; address[6]  ; -0.500       ; 5.286      ; 2.940      ;
; -1.833 ; address[2] ; ROM_and_RAM:ROM_RAM_1|SROM:SROM_1|data_out[1]  ; clk          ; address[6]  ; 0.000        ; 4.699      ; 2.866      ;
; -1.805 ; address[4] ; ROM_and_RAM:ROM_RAM_1|SROM:SROM_1|data_out[0]  ; clk          ; address[6]  ; 0.000        ; 4.387      ; 2.582      ;
; -1.796 ; address[0] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_3|dataout[10]  ; clk          ; address[6]  ; -0.500       ; 5.499      ; 3.203      ;
; -1.781 ; address[2] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_3|dataout[12]  ; clk          ; address[6]  ; -0.500       ; 5.296      ; 3.015      ;
; -1.751 ; address[3] ; ROM_and_RAM:ROM_RAM_1|SROM2:SROM_2|data_out[6] ; clk          ; address[6]  ; 0.000        ; 4.681      ; 2.930      ;
; -1.748 ; address[1] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_3|dataout[3]   ; clk          ; address[6]  ; -0.500       ; 5.268      ; 3.020      ;
; -1.741 ; address[3] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_3|dataout[8]   ; clk          ; address[6]  ; -0.500       ; 5.286      ; 3.045      ;
; -1.732 ; address[0] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_3|dataout[5]   ; clk          ; address[6]  ; -0.500       ; 5.274      ; 3.042      ;
; -1.730 ; address[4] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_3|dataout[12]  ; clk          ; address[6]  ; -0.500       ; 5.296      ; 3.066      ;
; -1.730 ; address[2] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_3|dataout[4]   ; clk          ; address[6]  ; -0.500       ; 5.302      ; 3.072      ;
; -1.717 ; address[0] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_1|dataout[5]   ; clk          ; address[6]  ; -0.500       ; 4.685      ; 2.468      ;
; -1.713 ; address[1] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_1|dataout[3]   ; clk          ; address[6]  ; -0.500       ; 4.671      ; 2.458      ;
; -1.697 ; address[4] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_3|dataout[5]   ; clk          ; address[6]  ; -0.500       ; 5.274      ; 3.077      ;
; -1.682 ; address[4] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_1|dataout[5]   ; clk          ; address[6]  ; -0.500       ; 4.685      ; 2.503      ;
; -1.671 ; address[1] ; ROM_and_RAM:ROM_RAM_1|SROM2:SROM_2|data_out[6] ; clk          ; address[6]  ; 0.000        ; 4.677      ; 3.006      ;
; -1.661 ; address[4] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_3|dataout[4]   ; clk          ; address[6]  ; -0.500       ; 5.302      ; 3.141      ;
; -1.657 ; address[5] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_1|dataout[11]  ; clk          ; address[6]  ; -0.500       ; 4.408      ; 2.251      ;
; -1.653 ; address[2] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_3|dataout[10]  ; clk          ; address[6]  ; -0.500       ; 5.499      ; 3.346      ;
; -1.645 ; address[0] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_3|dataout[3]   ; clk          ; address[6]  ; -0.500       ; 5.272      ; 3.127      ;
; -1.642 ; address[3] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_3|dataout[4]   ; clk          ; address[6]  ; -0.500       ; 5.302      ; 3.160      ;
; -1.634 ; address[1] ; ROM_and_RAM:ROM_RAM_1|SROM2:SROM_2|data_out[5] ; clk          ; address[6]  ; 0.000        ; 4.393      ; 2.759      ;
; -1.633 ; address[1] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_3|dataout[12]  ; clk          ; address[6]  ; -0.500       ; 5.292      ; 3.159      ;
; -1.630 ; address[4] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_3|dataout[8]   ; clk          ; address[6]  ; -0.500       ; 5.286      ; 3.156      ;
; -1.613 ; address[0] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_3|dataout[1]   ; clk          ; address[6]  ; -0.500       ; 5.485      ; 3.372      ;
; -1.610 ; address[0] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_1|dataout[3]   ; clk          ; address[6]  ; -0.500       ; 4.675      ; 2.565      ;
; -1.601 ; address[4] ; ROM_and_RAM:ROM_RAM_1|SROM2:SROM_2|data_out[6] ; clk          ; address[6]  ; 0.000        ; 4.681      ; 3.080      ;
; -1.601 ; address[1] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_2|dataout[2]   ; clk          ; address[6]  ; -0.500       ; 4.438      ; 2.337      ;
; -1.601 ; address[3] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_3|dataout[1]   ; clk          ; address[6]  ; -0.500       ; 5.485      ; 3.384      ;
; -1.591 ; address[1] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_3|dataout[9]   ; clk          ; address[6]  ; -0.500       ; 5.496      ; 3.405      ;
; -1.590 ; address[5] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_3|dataout[12]  ; clk          ; address[6]  ; -0.500       ; 5.296      ; 3.206      ;
; -1.587 ; address[1] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_3|dataout[10]  ; clk          ; address[6]  ; -0.500       ; 5.495      ; 3.408      ;
; -1.578 ; address[1] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_3|dataout[8]   ; clk          ; address[6]  ; -0.500       ; 5.282      ; 3.204      ;
; -1.555 ; address[1] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_3|dataout[5]   ; clk          ; address[6]  ; -0.500       ; 5.270      ; 3.215      ;
; -1.540 ; address[1] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_1|dataout[5]   ; clk          ; address[6]  ; -0.500       ; 4.681      ; 2.641      ;
; -1.528 ; address[1] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_3|dataout[6]   ; clk          ; address[6]  ; -0.500       ; 5.278      ; 3.250      ;
; -1.516 ; address[5] ; ROM_and_RAM:ROM_RAM_1|SROM2:SROM_2|data_out[5] ; clk          ; address[6]  ; 0.000        ; 4.397      ; 2.881      ;
; -1.511 ; address[4] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_2|dataout[11]  ; clk          ; address[6]  ; -0.500       ; 4.403      ; 2.392      ;
; -1.488 ; address[2] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_2|dataout[5]   ; clk          ; address[6]  ; -0.500       ; 4.696      ; 2.708      ;
; -1.463 ; address[2] ; ROM_and_RAM:ROM_RAM_1|SROM2:SROM_2|data_out[6] ; clk          ; address[6]  ; 0.000        ; 4.681      ; 3.218      ;
; -1.452 ; address[5] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_1|dataout[4]   ; clk          ; address[6]  ; -0.500       ; 4.676      ; 2.724      ;
; -1.448 ; address[0] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_2|dataout[12]  ; clk          ; address[6]  ; -0.500       ; 4.686      ; 2.738      ;
; -1.435 ; address[5] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_2|dataout[4]   ; clk          ; address[6]  ; -0.500       ; 4.663      ; 2.728      ;
; -1.431 ; address[0] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_3|dataout[4]   ; clk          ; address[6]  ; -0.500       ; 5.302      ; 3.371      ;
; -1.430 ; address[5] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_3|dataout[11]  ; clk          ; address[6]  ; -0.500       ; 5.268      ; 3.338      ;
; -1.429 ; address[2] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_3|dataout[6]   ; clk          ; address[6]  ; -0.500       ; 5.282      ; 3.353      ;
; -1.427 ; address[5] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_1|dataout[0]   ; clk          ; address[6]  ; -0.500       ; 4.451      ; 2.524      ;
; -1.415 ; address[5] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_3|dataout[6]   ; clk          ; address[6]  ; -0.500       ; 5.282      ; 3.367      ;
; -1.412 ; address[5] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_3|dataout[5]   ; clk          ; address[6]  ; -0.500       ; 5.274      ; 3.362      ;
; -1.412 ; address[3] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_3|dataout[5]   ; clk          ; address[6]  ; -0.500       ; 5.274      ; 3.362      ;
; -1.397 ; address[5] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_1|dataout[5]   ; clk          ; address[6]  ; -0.500       ; 4.685      ; 2.788      ;
; -1.397 ; address[3] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_1|dataout[5]   ; clk          ; address[6]  ; -0.500       ; 4.685      ; 2.788      ;
; -1.385 ; address[5] ; ROM_and_RAM:ROM_RAM_1|SROM2:SROM_2|data_out[2] ; clk          ; address[6]  ; 0.000        ; 4.221      ; 2.836      ;
; -1.384 ; address[5] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_3|dataout[3]   ; clk          ; address[6]  ; -0.500       ; 5.272      ; 3.388      ;
; -1.372 ; address[3] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_3|dataout[10]  ; clk          ; address[6]  ; -0.500       ; 5.499      ; 3.627      ;
; -1.370 ; address[3] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_3|dataout[6]   ; clk          ; address[6]  ; -0.500       ; 5.282      ; 3.412      ;
; -1.356 ; address[1] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_2|dataout[9]   ; clk          ; address[6]  ; -0.500       ; 4.440      ; 2.584      ;
; -1.350 ; address[5] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_2|dataout[0]   ; clk          ; address[6]  ; -0.500       ; 4.608      ; 2.758      ;
; -1.349 ; address[5] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_1|dataout[3]   ; clk          ; address[6]  ; -0.500       ; 4.675      ; 2.826      ;
; -1.345 ; address[1] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_1|dataout[4]   ; clk          ; address[6]  ; -0.500       ; 4.672      ; 2.827      ;
; -1.338 ; address[4] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_2|dataout[10]  ; clk          ; address[6]  ; -0.500       ; 4.396      ; 2.558      ;
; -1.332 ; address[5] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_2|dataout[10]  ; clk          ; address[6]  ; -0.500       ; 4.396      ; 2.564      ;
; -1.328 ; address[1] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_2|dataout[4]   ; clk          ; address[6]  ; -0.500       ; 4.659      ; 2.831      ;
; -1.322 ; address[5] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_1|dataout[14]  ; clk          ; address[6]  ; -0.500       ; 4.687      ; 2.865      ;
; -1.320 ; address[3] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_3|dataout[3]   ; clk          ; address[6]  ; -0.500       ; 5.272      ; 3.452      ;
; -1.311 ; address[5] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_3|dataout[9]   ; clk          ; address[6]  ; -0.500       ; 5.500      ; 3.689      ;
; -1.293 ; address[4] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_2|dataout[1]   ; clk          ; address[6]  ; -0.500       ; 4.419      ; 2.626      ;
; -1.285 ; address[3] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_1|dataout[3]   ; clk          ; address[6]  ; -0.500       ; 4.675      ; 2.890      ;
; -1.279 ; address[2] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_2|dataout[12]  ; clk          ; address[6]  ; -0.500       ; 4.686      ; 2.907      ;
; -1.275 ; address[4] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_1|dataout[11]  ; clk          ; address[6]  ; -0.500       ; 4.408      ; 2.633      ;
; -1.272 ; address[5] ; ROM_and_RAM:ROM_RAM_1|SROM2:SROM_2|data_out[4] ; clk          ; address[6]  ; 0.000        ; 4.221      ; 2.949      ;
; -1.265 ; address[0] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_2|dataout[5]   ; clk          ; address[6]  ; -0.500       ; 4.696      ; 2.931      ;
; -1.263 ; address[1] ; ROM_and_RAM:ROM_RAM_1|SROM:SROM_1|data_out[5]  ; clk          ; address[6]  ; 0.000        ; 4.386      ; 3.123      ;
; -1.261 ; address[5] ; ROM_and_RAM:ROM_RAM_1|SROM:SROM_1|data_out[6]  ; clk          ; address[6]  ; 0.000        ; 4.691      ; 3.430      ;
; -1.258 ; address[3] ; ROM_and_RAM:ROM_RAM_1|SROM:SROM_1|data_out[6]  ; clk          ; address[6]  ; 0.000        ; 4.691      ; 3.433      ;
; -1.258 ; address[3] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_1|dataout[14]  ; clk          ; address[6]  ; -0.500       ; 4.687      ; 2.929      ;
; -1.255 ; address[0] ; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_1|dataout[12]  ; clk          ; address[6]  ; -0.500       ; 4.493      ; 2.738      ;
+--------+------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Hold: 'clk'                                                                                            ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+
; -0.574 ; address[6] ; inst[34]   ; address[6]   ; clk         ; 0.000        ; 3.246      ; 2.911      ;
; -0.304 ; address[6] ; inst[35]   ; address[6]   ; clk         ; 0.000        ; 3.254      ; 3.189      ;
; -0.241 ; address[6] ; inst[16]   ; address[6]   ; clk         ; 0.000        ; 3.190      ; 3.188      ;
; -0.192 ; address[6] ; inst[12]   ; address[6]   ; clk         ; 0.000        ; 3.255      ; 3.302      ;
; -0.138 ; address[6] ; inst[27]   ; address[6]   ; clk         ; 0.000        ; 3.257      ; 3.358      ;
; -0.074 ; address[6] ; inst[34]   ; address[6]   ; clk         ; -0.500       ; 3.246      ; 2.911      ;
; -0.032 ; address[6] ; inst[3]    ; address[6]   ; clk         ; 0.000        ; 3.254      ; 3.461      ;
; -0.027 ; address[6] ; inst[19]   ; address[6]   ; clk         ; 0.000        ; 3.254      ; 3.466      ;
; -0.001 ; address[6] ; inst[0]    ; address[6]   ; clk         ; 0.000        ; 3.190      ; 3.428      ;
; 0.056  ; address[6] ; inst[28]   ; address[6]   ; clk         ; 0.000        ; 3.255      ; 3.550      ;
; 0.063  ; address[6] ; inst[8]    ; address[6]   ; clk         ; 0.000        ; 3.252      ; 3.554      ;
; 0.090  ; address[6] ; inst[7]    ; address[6]   ; clk         ; 0.000        ; 3.254      ; 3.583      ;
; 0.105  ; address[6] ; inst[11]   ; address[6]   ; clk         ; 0.000        ; 3.257      ; 3.601      ;
; 0.189  ; address[6] ; inst[17]   ; address[6]   ; clk         ; 0.000        ; 3.250      ; 3.678      ;
; 0.196  ; address[6] ; inst[35]   ; address[6]   ; clk         ; -0.500       ; 3.254      ; 3.189      ;
; 0.233  ; address[6] ; inst[2]    ; address[6]   ; clk         ; 0.000        ; 3.255      ; 3.727      ;
; 0.252  ; address[6] ; a[3]~reg0  ; address[6]   ; clk         ; 0.000        ; 3.254      ; 3.745      ;
; 0.259  ; address[6] ; inst[16]   ; address[6]   ; clk         ; -0.500       ; 3.190      ; 3.188      ;
; 0.308  ; address[6] ; inst[12]   ; address[6]   ; clk         ; -0.500       ; 3.255      ; 3.302      ;
; 0.312  ; address[6] ; inst[24]   ; address[6]   ; clk         ; 0.000        ; 3.252      ; 3.803      ;
; 0.357  ; address[6] ; inst[13]   ; address[6]   ; clk         ; 0.000        ; 3.257      ; 3.853      ;
; 0.362  ; address[6] ; inst[27]   ; address[6]   ; clk         ; -0.500       ; 3.257      ; 3.358      ;
; 0.440  ; address[6] ; a[2]~reg0  ; address[6]   ; clk         ; 0.000        ; 3.252      ; 3.931      ;
; 0.468  ; address[6] ; inst[3]    ; address[6]   ; clk         ; -0.500       ; 3.254      ; 3.461      ;
; 0.473  ; address[6] ; inst[19]   ; address[6]   ; clk         ; -0.500       ; 3.254      ; 3.466      ;
; 0.499  ; address[6] ; inst[0]    ; address[6]   ; clk         ; -0.500       ; 3.190      ; 3.428      ;
; 0.519  ; address[6] ; a[7]~reg0  ; address[6]   ; clk         ; 0.000        ; 3.254      ; 4.012      ;
; 0.556  ; address[6] ; inst[28]   ; address[6]   ; clk         ; -0.500       ; 3.255      ; 3.550      ;
; 0.563  ; address[6] ; inst[8]    ; address[6]   ; clk         ; -0.500       ; 3.252      ; 3.554      ;
; 0.590  ; address[6] ; inst[7]    ; address[6]   ; clk         ; -0.500       ; 3.254      ; 3.583      ;
; 0.599  ; address[6] ; inst[29]   ; address[6]   ; clk         ; 0.000        ; 3.257      ; 4.095      ;
; 0.605  ; address[6] ; inst[11]   ; address[6]   ; clk         ; -0.500       ; 3.257      ; 3.601      ;
; 0.610  ; address[6] ; inst[18]   ; address[6]   ; clk         ; 0.000        ; 3.190      ; 4.039      ;
; 0.622  ; address[6] ; a[0]~reg0  ; address[6]   ; clk         ; 0.000        ; 3.187      ; 4.048      ;
; 0.661  ; address[6] ; inst[20]   ; address[6]   ; clk         ; 0.000        ; 3.252      ; 4.152      ;
; 0.663  ; address[6] ; inst[9]    ; address[6]   ; clk         ; 0.000        ; 3.257      ; 4.159      ;
; 0.689  ; address[6] ; inst[17]   ; address[6]   ; clk         ; -0.500       ; 3.250      ; 3.678      ;
; 0.697  ; address[6] ; a[12]~reg0 ; address[6]   ; clk         ; 0.000        ; 3.252      ; 4.188      ;
; 0.717  ; address[6] ; a[15]~reg0 ; address[6]   ; clk         ; 0.000        ; 3.257      ; 4.213      ;
; 0.729  ; address[6] ; b[1]~reg0  ; address[6]   ; clk         ; 0.000        ; 3.250      ; 4.218      ;
; 0.730  ; address[6] ; inst[1]    ; address[6]   ; clk         ; 0.000        ; 3.250      ; 4.219      ;
; 0.731  ; address[6] ; inst[5]    ; address[6]   ; clk         ; 0.000        ; 3.255      ; 4.225      ;
; 0.733  ; address[6] ; inst[2]    ; address[6]   ; clk         ; -0.500       ; 3.255      ; 3.727      ;
; 0.752  ; address[6] ; a[3]~reg0  ; address[6]   ; clk         ; -0.500       ; 3.254      ; 3.745      ;
; 0.791  ; address[6] ; b[2]~reg0  ; address[6]   ; clk         ; 0.000        ; 3.250      ; 4.280      ;
; 0.807  ; address[6] ; inst[31]   ; address[6]   ; clk         ; 0.000        ; 3.248      ; 4.294      ;
; 0.812  ; address[6] ; inst[24]   ; address[6]   ; clk         ; -0.500       ; 3.252      ; 3.803      ;
; 0.822  ; inst[35]   ; inst[35]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.837      ;
; 0.822  ; inst[15]   ; inst[15]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.837      ;
; 0.822  ; inst[12]   ; inst[12]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.837      ;
; 0.822  ; inst[30]   ; inst[30]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.837      ;
; 0.822  ; inst[21]   ; inst[21]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.837      ;
; 0.822  ; inst[34]   ; inst[34]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.837      ;
; 0.822  ; inst[4]    ; inst[4]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.837      ;
; 0.822  ; inst[16]   ; inst[16]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.837      ;
; 0.822  ; inst[8]    ; inst[8]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.837      ;
; 0.822  ; inst[6]    ; inst[6]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.837      ;
; 0.822  ; inst[9]    ; inst[9]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.837      ;
; 0.822  ; inst[10]   ; inst[10]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.837      ;
; 0.822  ; inst[11]   ; inst[11]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.837      ;
; 0.822  ; inst[13]   ; inst[13]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.837      ;
; 0.822  ; inst[14]   ; inst[14]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.837      ;
; 0.822  ; inst[17]   ; inst[17]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.837      ;
; 0.822  ; inst[26]   ; inst[26]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.837      ;
; 0.822  ; inst[28]   ; inst[28]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.837      ;
; 0.822  ; inst[0]    ; inst[0]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.837      ;
; 0.822  ; inst[1]    ; inst[1]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.837      ;
; 0.822  ; inst[2]    ; inst[2]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.837      ;
; 0.822  ; inst[3]    ; inst[3]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.837      ;
; 0.822  ; inst[5]    ; inst[5]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.837      ;
; 0.822  ; inst[7]    ; inst[7]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.837      ;
; 0.822  ; inst[18]   ; inst[18]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.837      ;
; 0.822  ; inst[20]   ; inst[20]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.837      ;
; 0.822  ; inst[19]   ; inst[19]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.837      ;
; 0.822  ; inst[22]   ; inst[22]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.837      ;
; 0.822  ; inst[23]   ; inst[23]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.837      ;
; 0.822  ; inst[31]   ; inst[31]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.837      ;
; 0.822  ; inst[25]   ; inst[25]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.837      ;
; 0.822  ; inst[27]   ; inst[27]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.837      ;
; 0.822  ; inst[29]   ; inst[29]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.837      ;
; 0.822  ; inst[24]   ; inst[24]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.837      ;
; 0.838  ; address[6] ; a[14]~reg0 ; address[6]   ; clk         ; 0.000        ; 3.257      ; 4.334      ;
; 0.839  ; address[6] ; a[13]~reg0 ; address[6]   ; clk         ; 0.000        ; 3.257      ; 4.335      ;
; 0.839  ; address[6] ; inst[14]   ; address[6]   ; clk         ; 0.000        ; 3.250      ; 4.328      ;
; 0.840  ; address[6] ; a[9]~reg0  ; address[6]   ; clk         ; 0.000        ; 3.257      ; 4.336      ;
; 0.846  ; address[6] ; inst[23]   ; address[6]   ; clk         ; 0.000        ; 3.246      ; 4.331      ;
; 0.849  ; address[6] ; b[7]~reg0  ; address[6]   ; clk         ; 0.000        ; 3.250      ; 4.338      ;
; 0.850  ; address[6] ; a[8]~reg0  ; address[6]   ; clk         ; 0.000        ; 3.252      ; 4.341      ;
; 0.857  ; address[6] ; inst[13]   ; address[6]   ; clk         ; -0.500       ; 3.257      ; 3.853      ;
; 0.860  ; address[6] ; inst[15]   ; address[6]   ; clk         ; 0.000        ; 3.257      ; 4.356      ;
; 0.867  ; address[6] ; a[6]~reg0  ; address[6]   ; clk         ; 0.000        ; 3.254      ; 4.360      ;
; 0.870  ; address[6] ; a[10]~reg0 ; address[6]   ; clk         ; 0.000        ; 3.254      ; 4.363      ;
; 0.940  ; address[6] ; a[2]~reg0  ; address[6]   ; clk         ; -0.500       ; 3.252      ; 3.931      ;
; 0.960  ; address[6] ; inst[10]   ; address[6]   ; clk         ; 0.000        ; 3.257      ; 4.456      ;
; 0.960  ; address[6] ; b[12]~reg0 ; address[6]   ; clk         ; 0.000        ; 3.255      ; 4.454      ;
; 0.974  ; address[6] ; b[5]~reg0  ; address[6]   ; clk         ; 0.000        ; 3.255      ; 4.468      ;
; 1.015  ; address[6] ; inst[6]    ; address[6]   ; clk         ; 0.000        ; 3.254      ; 4.508      ;
; 1.019  ; address[6] ; a[7]~reg0  ; address[6]   ; clk         ; -0.500       ; 3.254      ; 4.012      ;
; 1.050  ; address[6] ; a[1]~reg0  ; address[6]   ; clk         ; 0.000        ; 3.252      ; 4.541      ;
; 1.051  ; address[6] ; b[3]~reg0  ; address[6]   ; clk         ; 0.000        ; 3.250      ; 4.540      ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'clk'                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target     ;
+--------+--------------+----------------+------------------+-------+------------+------------+
; -1.583 ; 1.000        ; 2.583          ; Port Rate        ; clk   ; Rise       ; clk        ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk   ; Rise       ; a[0]~reg0  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk   ; Rise       ; a[0]~reg0  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk   ; Rise       ; a[10]~reg0 ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk   ; Rise       ; a[10]~reg0 ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk   ; Rise       ; a[11]~reg0 ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk   ; Rise       ; a[11]~reg0 ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk   ; Rise       ; a[12]~reg0 ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk   ; Rise       ; a[12]~reg0 ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk   ; Rise       ; a[13]~reg0 ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk   ; Rise       ; a[13]~reg0 ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk   ; Rise       ; a[14]~reg0 ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk   ; Rise       ; a[14]~reg0 ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk   ; Rise       ; a[15]~reg0 ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk   ; Rise       ; a[15]~reg0 ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk   ; Rise       ; a[1]~reg0  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk   ; Rise       ; a[1]~reg0  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk   ; Rise       ; a[2]~reg0  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk   ; Rise       ; a[2]~reg0  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk   ; Rise       ; a[3]~reg0  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk   ; Rise       ; a[3]~reg0  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk   ; Rise       ; a[4]~reg0  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk   ; Rise       ; a[4]~reg0  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk   ; Rise       ; a[5]~reg0  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk   ; Rise       ; a[5]~reg0  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk   ; Rise       ; a[6]~reg0  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk   ; Rise       ; a[6]~reg0  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk   ; Rise       ; a[7]~reg0  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk   ; Rise       ; a[7]~reg0  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk   ; Rise       ; a[8]~reg0  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk   ; Rise       ; a[8]~reg0  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk   ; Rise       ; a[9]~reg0  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk   ; Rise       ; a[9]~reg0  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk   ; Rise       ; address[0] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk   ; Rise       ; address[0] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk   ; Rise       ; address[1] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk   ; Rise       ; address[1] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk   ; Rise       ; address[2] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk   ; Rise       ; address[2] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk   ; Rise       ; address[3] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk   ; Rise       ; address[3] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk   ; Rise       ; address[4] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk   ; Rise       ; address[4] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk   ; Rise       ; address[5] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk   ; Rise       ; address[5] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk   ; Rise       ; address[6] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk   ; Rise       ; address[6] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk   ; Rise       ; address[7] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk   ; Rise       ; address[7] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk   ; Rise       ; b[0]~reg0  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk   ; Rise       ; b[0]~reg0  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk   ; Rise       ; b[10]~reg0 ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk   ; Rise       ; b[10]~reg0 ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk   ; Rise       ; b[11]~reg0 ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk   ; Rise       ; b[11]~reg0 ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk   ; Rise       ; b[12]~reg0 ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk   ; Rise       ; b[12]~reg0 ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk   ; Rise       ; b[13]~reg0 ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk   ; Rise       ; b[13]~reg0 ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk   ; Rise       ; b[14]~reg0 ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk   ; Rise       ; b[14]~reg0 ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk   ; Rise       ; b[15]~reg0 ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk   ; Rise       ; b[15]~reg0 ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk   ; Rise       ; b[1]~reg0  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk   ; Rise       ; b[1]~reg0  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk   ; Rise       ; b[2]~reg0  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk   ; Rise       ; b[2]~reg0  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk   ; Rise       ; b[3]~reg0  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk   ; Rise       ; b[3]~reg0  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk   ; Rise       ; b[4]~reg0  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk   ; Rise       ; b[4]~reg0  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk   ; Rise       ; b[5]~reg0  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk   ; Rise       ; b[5]~reg0  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk   ; Rise       ; b[6]~reg0  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk   ; Rise       ; b[6]~reg0  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk   ; Rise       ; b[7]~reg0  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk   ; Rise       ; b[7]~reg0  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk   ; Rise       ; b[8]~reg0  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk   ; Rise       ; b[8]~reg0  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk   ; Rise       ; b[9]~reg0  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk   ; Rise       ; b[9]~reg0  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk   ; Rise       ; count1[0]  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk   ; Rise       ; count1[0]  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk   ; Rise       ; count1[10] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk   ; Rise       ; count1[10] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk   ; Rise       ; count1[11] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk   ; Rise       ; count1[11] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk   ; Rise       ; count1[12] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk   ; Rise       ; count1[12] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk   ; Rise       ; count1[13] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk   ; Rise       ; count1[13] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk   ; Rise       ; count1[14] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk   ; Rise       ; count1[14] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk   ; Rise       ; count1[15] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk   ; Rise       ; count1[15] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk   ; Rise       ; count1[16] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk   ; Rise       ; count1[16] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk   ; Rise       ; count1[17] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk   ; Rise       ; count1[17] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk   ; Rise       ; count1[18] ;
+--------+--------------+----------------+------------------+-------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'address[6]'                                                                                       ;
+-------+--------------+----------------+------------------+------------+------------+------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                             ;
+-------+--------------+----------------+------------------+------------+------------+------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; address[6] ; Rise       ; ROM_RAM_1|SRAM_1|dataout[0]|datab  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; address[6] ; Rise       ; ROM_RAM_1|SRAM_1|dataout[0]|datab  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; address[6] ; Rise       ; ROM_RAM_1|SRAM_1|dataout[10]|datac ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; address[6] ; Rise       ; ROM_RAM_1|SRAM_1|dataout[10]|datac ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; address[6] ; Rise       ; ROM_RAM_1|SRAM_1|dataout[11]|datac ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; address[6] ; Rise       ; ROM_RAM_1|SRAM_1|dataout[11]|datac ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; address[6] ; Rise       ; ROM_RAM_1|SRAM_1|dataout[12]|datab ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; address[6] ; Rise       ; ROM_RAM_1|SRAM_1|dataout[12]|datab ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; address[6] ; Rise       ; ROM_RAM_1|SRAM_1|dataout[14]|dataa ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; address[6] ; Rise       ; ROM_RAM_1|SRAM_1|dataout[14]|dataa ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; address[6] ; Rise       ; ROM_RAM_1|SRAM_1|dataout[1]|datad  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; address[6] ; Rise       ; ROM_RAM_1|SRAM_1|dataout[1]|datad  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; address[6] ; Rise       ; ROM_RAM_1|SRAM_1|dataout[2]|datad  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; address[6] ; Rise       ; ROM_RAM_1|SRAM_1|dataout[2]|datad  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; address[6] ; Rise       ; ROM_RAM_1|SRAM_1|dataout[3]|dataa  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; address[6] ; Rise       ; ROM_RAM_1|SRAM_1|dataout[3]|dataa  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; address[6] ; Rise       ; ROM_RAM_1|SRAM_1|dataout[4]|dataa  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; address[6] ; Rise       ; ROM_RAM_1|SRAM_1|dataout[4]|dataa  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; address[6] ; Rise       ; ROM_RAM_1|SRAM_1|dataout[5]|dataa  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; address[6] ; Rise       ; ROM_RAM_1|SRAM_1|dataout[5]|dataa  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; address[6] ; Rise       ; ROM_RAM_1|SRAM_1|dataout[6]|dataa  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; address[6] ; Rise       ; ROM_RAM_1|SRAM_1|dataout[6]|dataa  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; address[6] ; Rise       ; ROM_RAM_1|SRAM_1|dataout[8]|datac  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; address[6] ; Rise       ; ROM_RAM_1|SRAM_1|dataout[8]|datac  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; address[6] ; Rise       ; ROM_RAM_1|SRAM_1|dataout[9]|datad  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; address[6] ; Rise       ; ROM_RAM_1|SRAM_1|dataout[9]|datad  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; address[6] ; Rise       ; ROM_RAM_1|SRAM_2|dataout[0]|dataa  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; address[6] ; Rise       ; ROM_RAM_1|SRAM_2|dataout[0]|dataa  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; address[6] ; Rise       ; ROM_RAM_1|SRAM_2|dataout[10]|datac ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; address[6] ; Rise       ; ROM_RAM_1|SRAM_2|dataout[10]|datac ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; address[6] ; Rise       ; ROM_RAM_1|SRAM_2|dataout[11]|datac ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; address[6] ; Rise       ; ROM_RAM_1|SRAM_2|dataout[11]|datac ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; address[6] ; Rise       ; ROM_RAM_1|SRAM_2|dataout[12]|dataa ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; address[6] ; Rise       ; ROM_RAM_1|SRAM_2|dataout[12]|dataa ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; address[6] ; Rise       ; ROM_RAM_1|SRAM_2|dataout[14]|datac ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; address[6] ; Rise       ; ROM_RAM_1|SRAM_2|dataout[14]|datac ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; address[6] ; Rise       ; ROM_RAM_1|SRAM_2|dataout[1]|datac  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; address[6] ; Rise       ; ROM_RAM_1|SRAM_2|dataout[1]|datac  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; address[6] ; Rise       ; ROM_RAM_1|SRAM_2|dataout[2]|datac  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; address[6] ; Rise       ; ROM_RAM_1|SRAM_2|dataout[2]|datac  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; address[6] ; Rise       ; ROM_RAM_1|SRAM_2|dataout[3]|datab  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; address[6] ; Rise       ; ROM_RAM_1|SRAM_2|dataout[3]|datab  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; address[6] ; Rise       ; ROM_RAM_1|SRAM_2|dataout[4]|dataa  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; address[6] ; Rise       ; ROM_RAM_1|SRAM_2|dataout[4]|dataa  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; address[6] ; Rise       ; ROM_RAM_1|SRAM_2|dataout[5]|dataa  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; address[6] ; Rise       ; ROM_RAM_1|SRAM_2|dataout[5]|dataa  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; address[6] ; Rise       ; ROM_RAM_1|SRAM_2|dataout[6]|dataa  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; address[6] ; Rise       ; ROM_RAM_1|SRAM_2|dataout[6]|dataa  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; address[6] ; Rise       ; ROM_RAM_1|SRAM_2|dataout[8]|datac  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; address[6] ; Rise       ; ROM_RAM_1|SRAM_2|dataout[8]|datac  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; address[6] ; Rise       ; ROM_RAM_1|SRAM_2|dataout[9]|datac  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; address[6] ; Rise       ; ROM_RAM_1|SRAM_2|dataout[9]|datac  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; address[6] ; Rise       ; ROM_RAM_1|SRAM_3|dataout[0]|datad  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; address[6] ; Rise       ; ROM_RAM_1|SRAM_3|dataout[0]|datad  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; address[6] ; Rise       ; ROM_RAM_1|SRAM_3|dataout[10]|datac ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; address[6] ; Rise       ; ROM_RAM_1|SRAM_3|dataout[10]|datac ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; address[6] ; Rise       ; ROM_RAM_1|SRAM_3|dataout[11]|datad ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; address[6] ; Rise       ; ROM_RAM_1|SRAM_3|dataout[11]|datad ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; address[6] ; Rise       ; ROM_RAM_1|SRAM_3|dataout[12]|datad ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; address[6] ; Rise       ; ROM_RAM_1|SRAM_3|dataout[12]|datad ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; address[6] ; Rise       ; ROM_RAM_1|SRAM_3|dataout[14]|datac ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; address[6] ; Rise       ; ROM_RAM_1|SRAM_3|dataout[14]|datac ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; address[6] ; Rise       ; ROM_RAM_1|SRAM_3|dataout[1]|datac  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; address[6] ; Rise       ; ROM_RAM_1|SRAM_3|dataout[1]|datac  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; address[6] ; Rise       ; ROM_RAM_1|SRAM_3|dataout[2]|datad  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; address[6] ; Rise       ; ROM_RAM_1|SRAM_3|dataout[2]|datad  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; address[6] ; Rise       ; ROM_RAM_1|SRAM_3|dataout[3]|datad  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; address[6] ; Rise       ; ROM_RAM_1|SRAM_3|dataout[3]|datad  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; address[6] ; Rise       ; ROM_RAM_1|SRAM_3|dataout[4]|datad  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; address[6] ; Rise       ; ROM_RAM_1|SRAM_3|dataout[4]|datad  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; address[6] ; Rise       ; ROM_RAM_1|SRAM_3|dataout[5]|datad  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; address[6] ; Rise       ; ROM_RAM_1|SRAM_3|dataout[5]|datad  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; address[6] ; Rise       ; ROM_RAM_1|SRAM_3|dataout[6]|datad  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; address[6] ; Rise       ; ROM_RAM_1|SRAM_3|dataout[6]|datad  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; address[6] ; Rise       ; ROM_RAM_1|SRAM_3|dataout[8]|datad  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; address[6] ; Rise       ; ROM_RAM_1|SRAM_3|dataout[8]|datad  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; address[6] ; Rise       ; ROM_RAM_1|SRAM_3|dataout[9]|datac  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; address[6] ; Rise       ; ROM_RAM_1|SRAM_3|dataout[9]|datac  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; address[6] ; Rise       ; ROM_RAM_1|SROM_1|data_out[0]|datac ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; address[6] ; Rise       ; ROM_RAM_1|SROM_1|data_out[0]|datac ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; address[6] ; Rise       ; ROM_RAM_1|SROM_1|data_out[1]|dataa ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; address[6] ; Rise       ; ROM_RAM_1|SROM_1|data_out[1]|dataa ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; address[6] ; Rise       ; ROM_RAM_1|SROM_1|data_out[2]|datac ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; address[6] ; Rise       ; ROM_RAM_1|SROM_1|data_out[2]|datac ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; address[6] ; Rise       ; ROM_RAM_1|SROM_1|data_out[3]|datad ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; address[6] ; Rise       ; ROM_RAM_1|SROM_1|data_out[3]|datad ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; address[6] ; Rise       ; ROM_RAM_1|SROM_1|data_out[5]|datac ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; address[6] ; Rise       ; ROM_RAM_1|SROM_1|data_out[5]|datac ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; address[6] ; Rise       ; ROM_RAM_1|SROM_1|data_out[6]|dataa ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; address[6] ; Rise       ; ROM_RAM_1|SROM_1|data_out[6]|dataa ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; address[6] ; Rise       ; ROM_RAM_1|SROM_1|data_out[7]|datac ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; address[6] ; Rise       ; ROM_RAM_1|SROM_1|data_out[7]|datac ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; address[6] ; Rise       ; ROM_RAM_1|SROM_2|data_out[0]|dataa ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; address[6] ; Rise       ; ROM_RAM_1|SROM_2|data_out[0]|dataa ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; address[6] ; Rise       ; ROM_RAM_1|SROM_2|data_out[1]|datad ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; address[6] ; Rise       ; ROM_RAM_1|SROM_2|data_out[1]|datad ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; address[6] ; Rise       ; ROM_RAM_1|SROM_2|data_out[2]|datad ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; address[6] ; Rise       ; ROM_RAM_1|SROM_2|data_out[2]|datad ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; address[6] ; Rise       ; ROM_RAM_1|SROM_2|data_out[3]|datad ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; address[6] ; Rise       ; ROM_RAM_1|SROM_2|data_out[3]|datad ;
+-------+--------------+----------------+------------------+------------+------------+------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; addr[*]   ; clk        ; 19.076 ; 19.076 ; Rise       ; clk             ;
;  addr[0]  ; clk        ; 18.389 ; 18.389 ; Rise       ; clk             ;
;  addr[1]  ; clk        ; 19.076 ; 19.076 ; Rise       ; clk             ;
;  addr[2]  ; clk        ; 18.669 ; 18.669 ; Rise       ; clk             ;
;  addr[3]  ; clk        ; 18.889 ; 18.889 ; Rise       ; clk             ;
;  addr[4]  ; clk        ; 18.846 ; 18.846 ; Rise       ; clk             ;
;  addr[5]  ; clk        ; 18.153 ; 18.153 ; Rise       ; clk             ;
;  addr[6]  ; clk        ; 18.012 ; 18.012 ; Rise       ; clk             ;
;  addr[7]  ; clk        ; 16.411 ; 16.411 ; Rise       ; clk             ;
; clr       ; clk        ; 10.307 ; 10.307 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; addr[*]   ; clk        ; -6.552 ; -6.552 ; Rise       ; clk             ;
;  addr[0]  ; clk        ; -9.307 ; -9.307 ; Rise       ; clk             ;
;  addr[1]  ; clk        ; -8.239 ; -8.239 ; Rise       ; clk             ;
;  addr[2]  ; clk        ; -8.589 ; -8.589 ; Rise       ; clk             ;
;  addr[3]  ; clk        ; -7.775 ; -7.775 ; Rise       ; clk             ;
;  addr[4]  ; clk        ; -8.551 ; -8.551 ; Rise       ; clk             ;
;  addr[5]  ; clk        ; -7.355 ; -7.355 ; Rise       ; clk             ;
;  addr[6]  ; clk        ; -8.713 ; -8.713 ; Rise       ; clk             ;
;  addr[7]  ; clk        ; -6.552 ; -6.552 ; Rise       ; clk             ;
; clr       ; clk        ; -6.636 ; -6.636 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; a[*]      ; clk        ; 11.203 ; 11.203 ; Rise       ; clk             ;
;  a[0]     ; clk        ; 10.398 ; 10.398 ; Rise       ; clk             ;
;  a[1]     ; clk        ; 10.911 ; 10.911 ; Rise       ; clk             ;
;  a[2]     ; clk        ; 10.770 ; 10.770 ; Rise       ; clk             ;
;  a[3]     ; clk        ; 11.203 ; 11.203 ; Rise       ; clk             ;
;  a[4]     ; clk        ; 10.654 ; 10.654 ; Rise       ; clk             ;
;  a[5]     ; clk        ; 9.824  ; 9.824  ; Rise       ; clk             ;
;  a[6]     ; clk        ; 9.595  ; 9.595  ; Rise       ; clk             ;
;  a[7]     ; clk        ; 9.543  ; 9.543  ; Rise       ; clk             ;
;  a[8]     ; clk        ; 9.566  ; 9.566  ; Rise       ; clk             ;
;  a[9]     ; clk        ; 9.384  ; 9.384  ; Rise       ; clk             ;
;  a[10]    ; clk        ; 9.851  ; 9.851  ; Rise       ; clk             ;
;  a[11]    ; clk        ; 9.485  ; 9.485  ; Rise       ; clk             ;
;  a[12]    ; clk        ; 9.594  ; 9.594  ; Rise       ; clk             ;
;  a[13]    ; clk        ; 9.807  ; 9.807  ; Rise       ; clk             ;
;  a[14]    ; clk        ; 9.594  ; 9.594  ; Rise       ; clk             ;
;  a[15]    ; clk        ; 9.891  ; 9.891  ; Rise       ; clk             ;
; b[*]      ; clk        ; 11.189 ; 11.189 ; Rise       ; clk             ;
;  b[0]     ; clk        ; 9.232  ; 9.232  ; Rise       ; clk             ;
;  b[1]     ; clk        ; 9.490  ; 9.490  ; Rise       ; clk             ;
;  b[2]     ; clk        ; 9.201  ; 9.201  ; Rise       ; clk             ;
;  b[3]     ; clk        ; 9.211  ; 9.211  ; Rise       ; clk             ;
;  b[4]     ; clk        ; 9.206  ; 9.206  ; Rise       ; clk             ;
;  b[5]     ; clk        ; 9.122  ; 9.122  ; Rise       ; clk             ;
;  b[6]     ; clk        ; 9.205  ; 9.205  ; Rise       ; clk             ;
;  b[7]     ; clk        ; 8.769  ; 8.769  ; Rise       ; clk             ;
;  b[8]     ; clk        ; 9.220  ; 9.220  ; Rise       ; clk             ;
;  b[9]     ; clk        ; 10.046 ; 10.046 ; Rise       ; clk             ;
;  b[10]    ; clk        ; 10.899 ; 10.899 ; Rise       ; clk             ;
;  b[11]    ; clk        ; 10.901 ; 10.901 ; Rise       ; clk             ;
;  b[12]    ; clk        ; 10.913 ; 10.913 ; Rise       ; clk             ;
;  b[13]    ; clk        ; 11.189 ; 11.189 ; Rise       ; clk             ;
;  b[14]    ; clk        ; 10.866 ; 10.866 ; Rise       ; clk             ;
;  b[15]    ; clk        ; 10.906 ; 10.906 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; a[*]      ; clk        ; 9.384  ; 9.384  ; Rise       ; clk             ;
;  a[0]     ; clk        ; 10.398 ; 10.398 ; Rise       ; clk             ;
;  a[1]     ; clk        ; 10.911 ; 10.911 ; Rise       ; clk             ;
;  a[2]     ; clk        ; 10.770 ; 10.770 ; Rise       ; clk             ;
;  a[3]     ; clk        ; 11.203 ; 11.203 ; Rise       ; clk             ;
;  a[4]     ; clk        ; 10.654 ; 10.654 ; Rise       ; clk             ;
;  a[5]     ; clk        ; 9.824  ; 9.824  ; Rise       ; clk             ;
;  a[6]     ; clk        ; 9.595  ; 9.595  ; Rise       ; clk             ;
;  a[7]     ; clk        ; 9.543  ; 9.543  ; Rise       ; clk             ;
;  a[8]     ; clk        ; 9.566  ; 9.566  ; Rise       ; clk             ;
;  a[9]     ; clk        ; 9.384  ; 9.384  ; Rise       ; clk             ;
;  a[10]    ; clk        ; 9.851  ; 9.851  ; Rise       ; clk             ;
;  a[11]    ; clk        ; 9.485  ; 9.485  ; Rise       ; clk             ;
;  a[12]    ; clk        ; 9.594  ; 9.594  ; Rise       ; clk             ;
;  a[13]    ; clk        ; 9.807  ; 9.807  ; Rise       ; clk             ;
;  a[14]    ; clk        ; 9.594  ; 9.594  ; Rise       ; clk             ;
;  a[15]    ; clk        ; 9.891  ; 9.891  ; Rise       ; clk             ;
; b[*]      ; clk        ; 8.769  ; 8.769  ; Rise       ; clk             ;
;  b[0]     ; clk        ; 9.232  ; 9.232  ; Rise       ; clk             ;
;  b[1]     ; clk        ; 9.490  ; 9.490  ; Rise       ; clk             ;
;  b[2]     ; clk        ; 9.201  ; 9.201  ; Rise       ; clk             ;
;  b[3]     ; clk        ; 9.211  ; 9.211  ; Rise       ; clk             ;
;  b[4]     ; clk        ; 9.206  ; 9.206  ; Rise       ; clk             ;
;  b[5]     ; clk        ; 9.122  ; 9.122  ; Rise       ; clk             ;
;  b[6]     ; clk        ; 9.205  ; 9.205  ; Rise       ; clk             ;
;  b[7]     ; clk        ; 8.769  ; 8.769  ; Rise       ; clk             ;
;  b[8]     ; clk        ; 9.220  ; 9.220  ; Rise       ; clk             ;
;  b[9]     ; clk        ; 10.046 ; 10.046 ; Rise       ; clk             ;
;  b[10]    ; clk        ; 10.899 ; 10.899 ; Rise       ; clk             ;
;  b[11]    ; clk        ; 10.901 ; 10.901 ; Rise       ; clk             ;
;  b[12]    ; clk        ; 10.913 ; 10.913 ; Rise       ; clk             ;
;  b[13]    ; clk        ; 11.189 ; 11.189 ; Rise       ; clk             ;
;  b[14]    ; clk        ; 10.866 ; 10.866 ; Rise       ; clk             ;
;  b[15]    ; clk        ; 10.906 ; 10.906 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------+
; Setup Transfers                                                     ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; clk        ; address[6] ; 162      ; 0        ; 228      ; 0        ;
; address[6] ; clk        ; 2326     ; 3354     ; 0        ; 0        ;
; clk        ; clk        ; 3281418  ; 0        ; 0        ; 0        ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------+
; Hold Transfers                                                      ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; clk        ; address[6] ; 162      ; 0        ; 228      ; 0        ;
; address[6] ; clk        ; 2326     ; 3354     ; 0        ; 0        ;
; clk        ; clk        ; 3281418  ; 0        ; 0        ; 0        ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 9     ; 9    ;
; Unconstrained Input Port Paths  ; 802   ; 802  ;
; Unconstrained Output Ports      ; 32    ; 32   ;
; Unconstrained Output Port Paths ; 32    ; 32   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Sun Dec 16 17:24:31 2018
Info: Command: quartus_sta Instruction_system -c Instruction_system
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Warning (335093): TimeQuest Timing Analyzer is analyzing 54 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Instruction_system.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name address[6] address[6]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -16.864
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -16.864     -1401.949 clk 
    Info (332119):    -1.474        -5.645 address[6] 
Info (332146): Worst-case hold slack is -2.429
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.429       -76.980 address[6] 
    Info (332119):    -0.574        -1.509 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.583
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.583      -386.439 clk 
    Info (332119):     0.500         0.000 address[6] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 4568 megabytes
    Info: Processing ended: Sun Dec 16 17:24:33 2018
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


