Fitter report for Filtros
Tue Apr 02 16:07:08 2024
Quartus Prime Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Resource Usage Summary
  6. Input Pins
  7. Output Pins
  8. I/O Bank Usage
  9. All Package Pins
 10. Output Pin Default Load For Reported TCO
 11. I/O Assignment Warnings
 12. Fitter Resource Utilization by Entity
 13. Delay Chain Summary
 14. Control Signals
 15. Global & Other Fast Signals
 16. Non-Global High Fan-Out Signals
 17. Fitter Device Options
 18. Fitter Messages
 19. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2019  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+---------------------------------------------------------------------+
; Fitter Summary                                                      ;
+-----------------------+---------------------------------------------+
; Fitter Status         ; Failed - Tue Apr 02 16:07:08 2024           ;
; Quartus Prime Version ; 19.1.0 Build 670 09/22/2019 SJ Lite Edition ;
; Revision Name         ; Filtros                                     ;
; Top-level Entity Name ; fir_gen                                     ;
; Family                ; MAX V                                       ;
; Device                ; 5M570ZF256C5                                ;
; Timing Models         ; Final                                       ;
; Total logic elements  ; 4,805 / 570 ( 843 % )                       ;
; Total pins            ; 51 / 159 ( 32 % )                           ;
; Total virtual pins    ; 0                                           ;
; UFM blocks            ; 0 / 1 ( 0 % )                               ;
+-----------------------+---------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                      ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                             ; Setting                        ; Default Value                  ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                             ; 5M570ZF256C5                   ;                                ;
; Minimum Core Junction Temperature                                  ; 0                              ;                                ;
; Maximum Core Junction Temperature                                  ; 85                             ;                                ;
; Fit Attempts to Skip                                               ; 0                              ; 0.0                            ;
; Use smart compilation                                              ; Off                            ; Off                            ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                             ; On                             ;
; Enable compact report table                                        ; Off                            ; Off                            ;
; Router Timing Optimization Level                                   ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                        ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                           ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                        ; Off                            ; Off                            ;
; Optimize Hold Timing                                               ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                       ; Off                            ; Off                            ;
; Guarantee I/O Paths Have Zero Hold Time at Fast Corner             ; On                             ; On                             ;
; Power Optimization During Fitting                                  ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                    ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                           ; Off                            ; Off                            ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                         ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                       ; Off                            ; Off                            ;
; Final Placement Optimizations                                      ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                      ; 1                              ; 1                              ;
; Periphery to Core Placement and Routing Optimization               ; Off                            ; Off                            ;
; Slow Slew Rate                                                     ; Off                            ; Off                            ;
; PCI I/O                                                            ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                              ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                          ; Off                            ; Off                            ;
; Auto Delay Chains                                                  ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                       ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                          ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                             ; Off                            ; Off                            ;
; Fitter Effort                                                      ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                    ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                           ; Auto                           ;
; Auto Register Duplication                                          ; Auto                           ; Auto                           ;
; Auto Global Clock                                                  ; On                             ; On                             ;
; Auto Global Register Control Signals                               ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                            ; Off                            ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 12          ;
;                            ;             ;
; Average used               ; 1.09        ;
; Maximum used               ; 12          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   1.1%      ;
;     Processor 3            ;   1.0%      ;
;     Processor 4            ;   1.0%      ;
;     Processor 5            ;   1.0%      ;
;     Processor 6            ;   0.9%      ;
;     Processor 7            ;   0.9%      ;
;     Processor 8            ;   0.9%      ;
;     Processors 9-12        ;   0.6%      ;
+----------------------------+-------------+


+------------------------------------------------------------+
; Fitter Resource Usage Summary                              ;
+----------------------------------------+-------------------+
; Resource                               ; Usage             ;
+----------------------------------------+-------------------+
; Total logic elements                   ; Not available     ;
;                                        ;                   ;
; Total LABs                             ; Not available     ;
; Logic elements in carry chains         ; 4067              ;
; Virtual pins                           ; 0                 ;
; I/O pins                               ; 51 / 159 ( 32 % ) ;
;     -- Clock pins                      ; 0 / 4 ( 0 % )     ;
;                                        ;                   ;
; UFM blocks                             ; 0 / 1 ( 0 % )     ;
;                                        ;                   ;
;     -- Total Fixed Point DSP Blocks    ; 0                 ;
;     -- Total Floating Point DSP Blocks ; 0                 ;
;                                        ;                   ;
; Global signals                         ; 1                 ;
;     -- Global clocks                   ; 1 / 4 ( 25 % )    ;
; JTAGs                                  ; 0 / 1 ( 0 % )     ;
; Maximum fan-out                        ; 3125              ;
; Highest non-global fan-out             ; 3125              ;
; Total fan-out                          ; 19949             ;
; Average fan-out                        ; 4.11              ;
+----------------------------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                  ;
+------------+------------+----------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+----------------------+----------------+
; Name       ; Pin #      ; I/O Bank ; Combinational Fan-Out ; Registered Fan-Out ; Global ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Location assigned by ; Slow Slew Rate ;
+------------+------------+----------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+----------------------+----------------+
; clk        ; Unassigned ; --       ; 3125                  ; 0                  ; yes    ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; data_i[0]  ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; data_i[10] ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; data_i[11] ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; data_i[12] ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; data_i[13] ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; data_i[14] ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; data_i[15] ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; data_i[16] ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; data_i[17] ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; data_i[18] ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; data_i[19] ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; data_i[1]  ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; data_i[20] ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; data_i[21] ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; data_i[22] ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; data_i[23] ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; data_i[2]  ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; data_i[3]  ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; data_i[4]  ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; data_i[5]  ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; data_i[6]  ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; data_i[7]  ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; data_i[8]  ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; data_i[9]  ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; enable     ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; reset      ; Unassigned ; --       ; 3125                  ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
+------------+------------+----------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+----------------------+----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                           ;
+------------+------------+----------+-----------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+------------------------+----------------------+-------+----------------------+---------------------+
; Name       ; Pin #      ; I/O Bank ; Output Register ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Fast Output Connection ; Location assigned by ; Load  ; Output Enable Source ; Output Enable Group ;
+------------+------------+----------+-----------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+------------------------+----------------------+-------+----------------------+---------------------+
; data_o[0]  ; Unassigned ; --       ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; data_o[10] ; Unassigned ; --       ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; data_o[11] ; Unassigned ; --       ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; data_o[12] ; Unassigned ; --       ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; data_o[13] ; Unassigned ; --       ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; data_o[14] ; Unassigned ; --       ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; data_o[15] ; Unassigned ; --       ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; data_o[16] ; Unassigned ; --       ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; data_o[17] ; Unassigned ; --       ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; data_o[18] ; Unassigned ; --       ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; data_o[19] ; Unassigned ; --       ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; data_o[1]  ; Unassigned ; --       ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; data_o[20] ; Unassigned ; --       ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; data_o[21] ; Unassigned ; --       ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; data_o[22] ; Unassigned ; --       ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; data_o[23] ; Unassigned ; --       ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; data_o[2]  ; Unassigned ; --       ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; data_o[3]  ; Unassigned ; --       ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; data_o[4]  ; Unassigned ; --       ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; data_o[5]  ; Unassigned ; --       ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; data_o[6]  ; Unassigned ; --       ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; data_o[7]  ; Unassigned ; --       ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; data_o[8]  ; Unassigned ; --       ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; data_o[9]  ; Unassigned ; --       ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
+------------+------------+----------+-----------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+------------------------+----------------------+-------+----------------------+---------------------+


+----------------------------------------------------------+
; I/O Bank Usage                                           ;
+----------+----------------+---------------+--------------+
; I/O Bank ; Usage          ; VCCIO Voltage ; VREF Voltage ;
+----------+----------------+---------------+--------------+
; 1        ; 0 / 78 ( 0 % ) ; 3.3V          ; --           ;
; 2        ; 0 / 81 ( 0 % ) ; 3.3V          ; --           ;
; Unknown  ; 51             ; --            ;              ;
+----------+----------------+---------------+--------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                             ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ; 161        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A3       ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A4       ; 159        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 157        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 153        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 149        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 145        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 144        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 141        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ; 137        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A12      ; 133        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A13      ; 129        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A14      ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A15      ; 127        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A16      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 163        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B2       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 162        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 156        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 150        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 155        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B8       ; 147        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 143        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 139        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 135        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 131        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B13      ; 128        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B14      ; 124        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 125        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C1       ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C2       ; 1          ; 1        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C3       ; 0          ; 1        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C4       ; 158        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 152        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ; 148        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 146        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 142        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C9       ; 140        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 138        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C11      ; 134        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C12      ; 130        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C13      ; 126        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C14      ; 122        ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C15      ; 120        ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C16      ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D1       ; 3          ; 1        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D2       ; 4          ; 1        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D3       ; 2          ; 1        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D4       ; 160        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D5       ; 154        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ;            ;          ; NC             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D7       ;            ;          ; NC             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ;            ;          ; NC             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D9       ;            ;          ; NC             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D10      ;            ;          ; NC             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 136        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D12      ; 132        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D13      ; 118        ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D14      ; 116        ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D15      ; 123        ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D16      ; 121        ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 5          ; 1        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E2       ; 10         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 8          ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E4       ; 6          ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E5       ;            ;          ; NC             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ;            ;          ; NC             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; E7       ;            ;          ; NC             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; E8       ;            ;          ; NC             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; E9       ;            ;          ; NC             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; E10      ;            ;          ; NC             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; E11      ;            ;          ; NC             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ;            ;          ; NC             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ; 114        ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E14      ; 112        ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E15      ; 119        ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E16      ; 117        ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 9          ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 7          ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 12         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ;            ;          ; NC             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; NC             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; NC             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; NC             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F8       ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F9       ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F10      ;            ;          ; NC             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ;          ; NC             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F12      ;            ;          ; NC             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F13      ; 110        ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F14      ; 108        ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F15      ; 115        ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F16      ; 113        ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 13         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 11         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 14         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ;            ;          ; NC             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ;            ;          ; NC             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G6       ;            ;          ; NC             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; NC             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ;            ;          ; NC             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; NC             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ; 106        ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G15      ; 111        ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G16      ; 109        ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 17         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 15         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 16         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ;            ;          ; NC             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 20         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H6       ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; VCCINT         ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; VCCINT         ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; H11      ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H12      ; 102        ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H13      ;            ;          ; NC             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 104        ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H15      ; 107        ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H16      ; 105        ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ; 19         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 23         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ; 18         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J4       ;            ;          ; NC             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 21         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J6       ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; VCCINT         ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCINT         ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J12      ; 101        ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J13      ;            ;          ; NC             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J14      ; 100        ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J15      ; 99         ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J16      ; 103        ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 25         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K2       ; 27         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ; 22         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K4       ;            ;          ; NC             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ;            ;          ; NC             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; NC             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; NC             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; NC             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; NC             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ; 98         ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K15      ; 95         ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K16      ; 97         ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ; 29         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L2       ; 31         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L3       ; 24         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L4       ; 26         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L5       ;            ;          ; NC             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 39         ; 1        ; #TDI           ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; NC             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L9       ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; NC             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; NC             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; NC             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ; 94         ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L14      ; 96         ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L15      ; 91         ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L16      ; 93         ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M1       ; 33         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M2       ; 28         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M3       ; 30         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M4       ; 32         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M5       ; 41         ; 1        ; #TDO           ; output ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ;            ;          ; NC             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ;            ;          ; NC             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ; 66         ; 1        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M9       ; 67         ; 1        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M10      ;            ;          ; NC             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; NC             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; NC             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ; 90         ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M14      ; 92         ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M15      ; 87         ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M16      ; 89         ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N1       ; 35         ; 1        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N2       ; 34         ; 1        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N3       ; 36         ; 1        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N4       ; 38         ; 1        ; #TMS           ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ; 48         ; 1        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N6       ;            ;          ; NC             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ;            ;          ; NC             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; NC             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; NC             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; NC             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; NC             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ; 74         ; 1        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N13      ; 86         ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N14      ; 88         ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N15      ; 83         ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N16      ; 85         ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P1       ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P2       ; 37         ; 1        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P3       ; 40         ; 1        ; #TCK           ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P4       ; 44         ; 1        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P5       ; 50         ; 1        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P6       ; 54         ; 1        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P7       ; 56         ; 1        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P8       ; 58         ; 1        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P9       ; 60         ; 1        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P10      ; 64         ; 1        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P11      ; 68         ; 1        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P12      ; 72         ; 1        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P13      ; 78         ; 1        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P14      ; 82         ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P15      ; 84         ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P16      ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R1       ; 43         ; 1        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R2       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 42         ; 1        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R4       ; 46         ; 1        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R5       ; 52         ; 1        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R6       ; 51         ; 1        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R7       ; 55         ; 1        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R8       ; 59         ; 1        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R9       ; 63         ; 1        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R10      ; 69         ; 1        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R11      ; 73         ; 1        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R12      ; 70         ; 1        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R13      ; 76         ; 1        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R14      ; 80         ; 1        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 81         ; 1        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T1       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T2       ; 45         ; 1        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T3       ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T4       ; 47         ; 1        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T5       ; 49         ; 1        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T6       ; 53         ; 1        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T7       ; 57         ; 1        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T8       ; 61         ; 1        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T9       ; 62         ; 1        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T10      ; 65         ; 1        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T11      ; 71         ; 1        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T12      ; 75         ; 1        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T13      ; 77         ; 1        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T14      ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T15      ; 79         ; 1        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T16      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                    ;
+----------------------------+-------+------------------------+
; I/O Standard               ; Load  ; Termination Resistance ;
+----------------------------+-------+------------------------+
; 3.3-V LVTTL                ; 10 pF ; Not Available          ;
; 3.3-V LVCMOS               ; 10 pF ; Not Available          ;
; 2.5 V                      ; 10 pF ; Not Available          ;
; 1.8 V                      ; 10 pF ; Not Available          ;
; 1.5 V                      ; 10 pF ; Not Available          ;
; 3.3V Schmitt Trigger Input ; 10 pF ; Not Available          ;
; 2.5V Schmitt Trigger Input ; 10 pF ; Not Available          ;
; 1.2 V                      ; 10 pF ; Not Available          ;
; LVDS_E_3R                  ; 10 pF ; Not Available          ;
; RSDS_E_3R                  ; 10 pF ; Not Available          ;
+----------------------------+-------+------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+------------------------------------------+
; I/O Assignment Warnings                  ;
+------------+-----------------------------+
; Pin Name   ; Reason                      ;
+------------+-----------------------------+
; enable     ; Missing location assignment ;
; data_o[0]  ; Missing location assignment ;
; data_o[1]  ; Missing location assignment ;
; data_o[2]  ; Missing location assignment ;
; data_o[3]  ; Missing location assignment ;
; data_o[4]  ; Missing location assignment ;
; data_o[5]  ; Missing location assignment ;
; data_o[6]  ; Missing location assignment ;
; data_o[7]  ; Missing location assignment ;
; data_o[8]  ; Missing location assignment ;
; data_o[9]  ; Missing location assignment ;
; data_o[10] ; Missing location assignment ;
; data_o[11] ; Missing location assignment ;
; data_o[12] ; Missing location assignment ;
; data_o[13] ; Missing location assignment ;
; data_o[14] ; Missing location assignment ;
; data_o[15] ; Missing location assignment ;
; data_o[16] ; Missing location assignment ;
; data_o[17] ; Missing location assignment ;
; data_o[18] ; Missing location assignment ;
; data_o[19] ; Missing location assignment ;
; data_o[20] ; Missing location assignment ;
; data_o[21] ; Missing location assignment ;
; data_o[22] ; Missing location assignment ;
; data_o[23] ; Missing location assignment ;
; reset      ; Missing location assignment ;
; clk        ; Missing location assignment ;
; data_i[15] ; Missing location assignment ;
; data_i[16] ; Missing location assignment ;
; data_i[17] ; Missing location assignment ;
; data_i[18] ; Missing location assignment ;
; data_i[19] ; Missing location assignment ;
; data_i[20] ; Missing location assignment ;
; data_i[21] ; Missing location assignment ;
; data_i[22] ; Missing location assignment ;
; data_i[23] ; Missing location assignment ;
; data_i[13] ; Missing location assignment ;
; data_i[14] ; Missing location assignment ;
; data_i[12] ; Missing location assignment ;
; data_i[11] ; Missing location assignment ;
; data_i[10] ; Missing location assignment ;
; data_i[9]  ; Missing location assignment ;
; data_i[7]  ; Missing location assignment ;
; data_i[6]  ; Missing location assignment ;
; data_i[8]  ; Missing location assignment ;
; data_i[5]  ; Missing location assignment ;
; data_i[4]  ; Missing location assignment ;
; data_i[3]  ; Missing location assignment ;
; data_i[2]  ; Missing location assignment ;
; data_i[1]  ; Missing location assignment ;
; data_i[0]  ; Missing location assignment ;
+------------+-----------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                          ;
+------------------------------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------+-------------+--------------+
; Compilation Hierarchy Node                     ; Logic Cells ; LC Registers ; UFM Blocks ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                                                                                                         ; Entity Name ; Library Name ;
+------------------------------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------+-------------+--------------+
; |fir_gen                                       ; 4805 (3198) ; 3125         ; 0          ; 51   ; 0            ; 1680 (73)    ; 43 (43)           ; 3082 (3082)      ; 4067 (2949)     ; 0 (0)      ; |fir_gen                                                                                                                                    ; fir_gen     ; work         ;
;    |lpm_mult:Mult0|                            ; 82 (0)      ; 0            ; 0          ; 0    ; 0            ; 82 (0)       ; 0 (0)             ; 0 (0)            ; 28 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult0                                                                                                                     ; lpm_mult    ; work         ;
;       |multcore:mult_core|                     ; 82 (54)     ; 0            ; 0          ; 0    ; 0            ; 82 (54)      ; 0 (0)             ; 0 (0)            ; 28 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult0|multcore:mult_core                                                                                                  ; multcore    ; work         ;
;          |mpar_add:padder|                     ; 28 (0)      ; 0            ; 0          ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 0 (0)            ; 28 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                                  ; mpar_add    ; work         ;
;             |lpm_add_sub:adder[0]|             ; 5 (0)       ; 0            ; 0          ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; 5 (0)           ; 0 (0)      ; |fir_gen|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                             ; lpm_add_sub ; work         ;
;                |addcore:adder|                 ; 5 (0)       ; 0            ; 0          ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; 5 (0)           ; 0 (0)      ; |fir_gen|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder                                               ; addcore     ; work         ;
;                   |a_csnbuffer:result_node|    ; 5 (5)       ; 0            ; 0          ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |fir_gen|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node                       ; a_csnbuffer ; work         ;
;             |lpm_add_sub:adder[1]|             ; 9 (0)       ; 0            ; 0          ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 9 (0)           ; 0 (0)      ; |fir_gen|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                             ; lpm_add_sub ; work         ;
;                |addcore:adder|                 ; 9 (0)       ; 0            ; 0          ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 9 (0)           ; 0 (0)      ; |fir_gen|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder                                               ; addcore     ; work         ;
;                   |a_csnbuffer:result_node|    ; 9 (9)       ; 0            ; 0          ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; 9 (9)           ; 0 (0)      ; |fir_gen|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node                       ; a_csnbuffer ; work         ;
;             |lpm_add_sub:adder[2]|             ; 9 (0)       ; 0            ; 0          ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 9 (0)           ; 0 (0)      ; |fir_gen|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[2]                                                             ; lpm_add_sub ; work         ;
;                |addcore:adder|                 ; 9 (0)       ; 0            ; 0          ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 9 (0)           ; 0 (0)      ; |fir_gen|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[2]|addcore:adder                                               ; addcore     ; work         ;
;                   |a_csnbuffer:result_node|    ; 9 (9)       ; 0            ; 0          ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; 9 (9)           ; 0 (0)      ; |fir_gen|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[2]|addcore:adder|a_csnbuffer:result_node                       ; a_csnbuffer ; work         ;
;             |mpar_add:sub_par_add|             ; 5 (0)       ; 0            ; 0          ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; 5 (0)           ; 0 (0)      ; |fir_gen|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                             ; mpar_add    ; work         ;
;                |lpm_add_sub:adder[0]|          ; 5 (0)       ; 0            ; 0          ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; 5 (0)           ; 0 (0)      ; |fir_gen|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                        ; lpm_add_sub ; work         ;
;                   |addcore:adder|              ; 5 (0)       ; 0            ; 0          ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; 5 (0)           ; 0 (0)      ; |fir_gen|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder                          ; addcore     ; work         ;
;                      |a_csnbuffer:result_node| ; 5 (5)       ; 0            ; 0          ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |fir_gen|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node  ; a_csnbuffer ; work         ;
;    |lpm_mult:Mult10|                           ; 89 (0)      ; 0            ; 0          ; 0    ; 0            ; 89 (0)       ; 0 (0)             ; 0 (0)            ; 48 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult10                                                                                                                    ; lpm_mult    ; work         ;
;       |multcore:mult_core|                     ; 89 (41)     ; 0            ; 0          ; 0    ; 0            ; 89 (41)      ; 0 (0)             ; 0 (0)            ; 48 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult10|multcore:mult_core                                                                                                 ; multcore    ; work         ;
;          |mpar_add:padder|                     ; 48 (0)      ; 0            ; 0          ; 0    ; 0            ; 48 (0)       ; 0 (0)             ; 0 (0)            ; 48 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult10|multcore:mult_core|mpar_add:padder                                                                                 ; mpar_add    ; work         ;
;             |lpm_add_sub:adder[0]|             ; 10 (0)      ; 0            ; 0          ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; 10 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult10|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                            ; lpm_add_sub ; work         ;
;                |addcore:adder|                 ; 10 (0)      ; 0            ; 0          ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; 10 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult10|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder                                              ; addcore     ; work         ;
;                   |a_csnbuffer:result_node|    ; 10 (10)     ; 0            ; 0          ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; 10 (10)         ; 0 (0)      ; |fir_gen|lpm_mult:Mult10|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node                      ; a_csnbuffer ; work         ;
;             |lpm_add_sub:adder[1]|             ; 14 (0)      ; 0            ; 0          ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; 14 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult10|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                            ; lpm_add_sub ; work         ;
;                |addcore:adder|                 ; 14 (0)      ; 0            ; 0          ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; 14 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult10|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder                                              ; addcore     ; work         ;
;                   |a_csnbuffer:result_node|    ; 14 (14)     ; 0            ; 0          ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; 14 (14)         ; 0 (0)      ; |fir_gen|lpm_mult:Mult10|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node                      ; a_csnbuffer ; work         ;
;             |lpm_add_sub:adder[2]|             ; 14 (0)      ; 0            ; 0          ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; 14 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult10|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[2]                                                            ; lpm_add_sub ; work         ;
;                |addcore:adder|                 ; 14 (0)      ; 0            ; 0          ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; 14 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult10|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[2]|addcore:adder                                              ; addcore     ; work         ;
;                   |a_csnbuffer:result_node|    ; 14 (14)     ; 0            ; 0          ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; 14 (14)         ; 0 (0)      ; |fir_gen|lpm_mult:Mult10|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[2]|addcore:adder|a_csnbuffer:result_node                      ; a_csnbuffer ; work         ;
;             |mpar_add:sub_par_add|             ; 10 (0)      ; 0            ; 0          ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; 10 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult10|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                            ; mpar_add    ; work         ;
;                |lpm_add_sub:adder[0]|          ; 10 (0)      ; 0            ; 0          ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; 10 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult10|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                       ; lpm_add_sub ; work         ;
;                   |addcore:adder|              ; 10 (0)      ; 0            ; 0          ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; 10 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult10|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder                         ; addcore     ; work         ;
;                      |a_csnbuffer:result_node| ; 10 (10)     ; 0            ; 0          ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; 10 (10)         ; 0 (0)      ; |fir_gen|lpm_mult:Mult10|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node ; a_csnbuffer ; work         ;
;    |lpm_mult:Mult11|                           ; 75 (0)      ; 0            ; 0          ; 0    ; 0            ; 75 (0)       ; 0 (0)             ; 0 (0)            ; 49 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult11                                                                                                                    ; lpm_mult    ; work         ;
;       |multcore:mult_core|                     ; 75 (26)     ; 0            ; 0          ; 0    ; 0            ; 75 (26)      ; 0 (0)             ; 0 (0)            ; 49 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult11|multcore:mult_core                                                                                                 ; multcore    ; work         ;
;          |mpar_add:padder|                     ; 49 (0)      ; 0            ; 0          ; 0    ; 0            ; 49 (0)       ; 0 (0)             ; 0 (0)            ; 49 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult11|multcore:mult_core|mpar_add:padder                                                                                 ; mpar_add    ; work         ;
;             |lpm_add_sub:adder[0]|             ; 10 (0)      ; 0            ; 0          ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; 10 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult11|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                            ; lpm_add_sub ; work         ;
;                |addcore:adder|                 ; 10 (0)      ; 0            ; 0          ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; 10 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult11|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder                                              ; addcore     ; work         ;
;                   |a_csnbuffer:result_node|    ; 10 (10)     ; 0            ; 0          ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; 10 (10)         ; 0 (0)      ; |fir_gen|lpm_mult:Mult11|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node                      ; a_csnbuffer ; work         ;
;             |lpm_add_sub:adder[1]|             ; 14 (0)      ; 0            ; 0          ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; 14 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult11|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                            ; lpm_add_sub ; work         ;
;                |addcore:adder|                 ; 14 (0)      ; 0            ; 0          ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; 14 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult11|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder                                              ; addcore     ; work         ;
;                   |a_csnbuffer:result_node|    ; 14 (14)     ; 0            ; 0          ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; 14 (14)         ; 0 (0)      ; |fir_gen|lpm_mult:Mult11|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node                      ; a_csnbuffer ; work         ;
;             |lpm_add_sub:adder[2]|             ; 15 (0)      ; 0            ; 0          ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; 15 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult11|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[2]                                                            ; lpm_add_sub ; work         ;
;                |addcore:adder|                 ; 15 (0)      ; 0            ; 0          ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; 15 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult11|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[2]|addcore:adder                                              ; addcore     ; work         ;
;                   |a_csnbuffer:result_node|    ; 15 (15)     ; 0            ; 0          ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 0 (0)            ; 15 (15)         ; 0 (0)      ; |fir_gen|lpm_mult:Mult11|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[2]|addcore:adder|a_csnbuffer:result_node                      ; a_csnbuffer ; work         ;
;             |mpar_add:sub_par_add|             ; 10 (0)      ; 0            ; 0          ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; 10 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult11|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                            ; mpar_add    ; work         ;
;                |lpm_add_sub:adder[0]|          ; 10 (0)      ; 0            ; 0          ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; 10 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult11|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                       ; lpm_add_sub ; work         ;
;                   |addcore:adder|              ; 10 (0)      ; 0            ; 0          ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; 10 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult11|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder                         ; addcore     ; work         ;
;                      |a_csnbuffer:result_node| ; 10 (10)     ; 0            ; 0          ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; 10 (10)         ; 0 (0)      ; |fir_gen|lpm_mult:Mult11|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node ; a_csnbuffer ; work         ;
;    |lpm_mult:Mult12|                           ; 60 (0)      ; 0            ; 0          ; 0    ; 0            ; 60 (0)       ; 0 (0)             ; 0 (0)            ; 48 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult12                                                                                                                    ; lpm_mult    ; work         ;
;       |multcore:mult_core|                     ; 60 (12)     ; 0            ; 0          ; 0    ; 0            ; 60 (12)      ; 0 (0)             ; 0 (0)            ; 48 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult12|multcore:mult_core                                                                                                 ; multcore    ; work         ;
;          |mpar_add:padder|                     ; 48 (0)      ; 0            ; 0          ; 0    ; 0            ; 48 (0)       ; 0 (0)             ; 0 (0)            ; 48 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult12|multcore:mult_core|mpar_add:padder                                                                                 ; mpar_add    ; work         ;
;             |lpm_add_sub:adder[0]|             ; 10 (0)      ; 0            ; 0          ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; 10 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult12|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                            ; lpm_add_sub ; work         ;
;                |addcore:adder|                 ; 10 (0)      ; 0            ; 0          ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; 10 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult12|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder                                              ; addcore     ; work         ;
;                   |a_csnbuffer:result_node|    ; 10 (10)     ; 0            ; 0          ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; 10 (10)         ; 0 (0)      ; |fir_gen|lpm_mult:Mult12|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node                      ; a_csnbuffer ; work         ;
;             |lpm_add_sub:adder[1]|             ; 14 (0)      ; 0            ; 0          ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; 14 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult12|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                            ; lpm_add_sub ; work         ;
;                |addcore:adder|                 ; 14 (0)      ; 0            ; 0          ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; 14 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult12|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder                                              ; addcore     ; work         ;
;                   |a_csnbuffer:result_node|    ; 14 (14)     ; 0            ; 0          ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; 14 (14)         ; 0 (0)      ; |fir_gen|lpm_mult:Mult12|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node                      ; a_csnbuffer ; work         ;
;             |lpm_add_sub:adder[2]|             ; 14 (0)      ; 0            ; 0          ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; 14 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult12|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[2]                                                            ; lpm_add_sub ; work         ;
;                |addcore:adder|                 ; 14 (0)      ; 0            ; 0          ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; 14 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult12|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[2]|addcore:adder                                              ; addcore     ; work         ;
;                   |a_csnbuffer:result_node|    ; 14 (14)     ; 0            ; 0          ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; 14 (14)         ; 0 (0)      ; |fir_gen|lpm_mult:Mult12|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[2]|addcore:adder|a_csnbuffer:result_node                      ; a_csnbuffer ; work         ;
;             |mpar_add:sub_par_add|             ; 10 (0)      ; 0            ; 0          ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; 10 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult12|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                            ; mpar_add    ; work         ;
;                |lpm_add_sub:adder[0]|          ; 10 (0)      ; 0            ; 0          ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; 10 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult12|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                       ; lpm_add_sub ; work         ;
;                   |addcore:adder|              ; 10 (0)      ; 0            ; 0          ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; 10 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult12|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder                         ; addcore     ; work         ;
;                      |a_csnbuffer:result_node| ; 10 (10)     ; 0            ; 0          ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; 10 (10)         ; 0 (0)      ; |fir_gen|lpm_mult:Mult12|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node ; a_csnbuffer ; work         ;
;    |lpm_mult:Mult13|                           ; 66 (0)      ; 0            ; 0          ; 0    ; 0            ; 66 (0)       ; 0 (0)             ; 0 (0)            ; 48 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult13                                                                                                                    ; lpm_mult    ; work         ;
;       |multcore:mult_core|                     ; 66 (18)     ; 0            ; 0          ; 0    ; 0            ; 66 (18)      ; 0 (0)             ; 0 (0)            ; 48 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult13|multcore:mult_core                                                                                                 ; multcore    ; work         ;
;          |mpar_add:padder|                     ; 48 (0)      ; 0            ; 0          ; 0    ; 0            ; 48 (0)       ; 0 (0)             ; 0 (0)            ; 48 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult13|multcore:mult_core|mpar_add:padder                                                                                 ; mpar_add    ; work         ;
;             |lpm_add_sub:adder[0]|             ; 10 (0)      ; 0            ; 0          ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; 10 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult13|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                            ; lpm_add_sub ; work         ;
;                |addcore:adder|                 ; 10 (0)      ; 0            ; 0          ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; 10 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult13|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder                                              ; addcore     ; work         ;
;                   |a_csnbuffer:result_node|    ; 10 (10)     ; 0            ; 0          ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; 10 (10)         ; 0 (0)      ; |fir_gen|lpm_mult:Mult13|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node                      ; a_csnbuffer ; work         ;
;             |lpm_add_sub:adder[1]|             ; 14 (0)      ; 0            ; 0          ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; 14 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult13|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                            ; lpm_add_sub ; work         ;
;                |addcore:adder|                 ; 14 (0)      ; 0            ; 0          ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; 14 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult13|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder                                              ; addcore     ; work         ;
;                   |a_csnbuffer:result_node|    ; 14 (14)     ; 0            ; 0          ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; 14 (14)         ; 0 (0)      ; |fir_gen|lpm_mult:Mult13|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node                      ; a_csnbuffer ; work         ;
;             |lpm_add_sub:adder[2]|             ; 14 (0)      ; 0            ; 0          ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; 14 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult13|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[2]                                                            ; lpm_add_sub ; work         ;
;                |addcore:adder|                 ; 14 (0)      ; 0            ; 0          ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; 14 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult13|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[2]|addcore:adder                                              ; addcore     ; work         ;
;                   |a_csnbuffer:result_node|    ; 14 (14)     ; 0            ; 0          ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; 14 (14)         ; 0 (0)      ; |fir_gen|lpm_mult:Mult13|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[2]|addcore:adder|a_csnbuffer:result_node                      ; a_csnbuffer ; work         ;
;             |mpar_add:sub_par_add|             ; 10 (0)      ; 0            ; 0          ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; 10 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult13|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                            ; mpar_add    ; work         ;
;                |lpm_add_sub:adder[0]|          ; 10 (0)      ; 0            ; 0          ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; 10 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult13|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                       ; lpm_add_sub ; work         ;
;                   |addcore:adder|              ; 10 (0)      ; 0            ; 0          ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; 10 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult13|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder                         ; addcore     ; work         ;
;                      |a_csnbuffer:result_node| ; 10 (10)     ; 0            ; 0          ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; 10 (10)         ; 0 (0)      ; |fir_gen|lpm_mult:Mult13|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node ; a_csnbuffer ; work         ;
;    |lpm_mult:Mult14|                           ; 53 (0)      ; 0            ; 0          ; 0    ; 0            ; 53 (0)       ; 0 (0)             ; 0 (0)            ; 52 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult14                                                                                                                    ; lpm_mult    ; work         ;
;       |multcore:mult_core|                     ; 53 (1)      ; 0            ; 0          ; 0    ; 0            ; 53 (1)       ; 0 (0)             ; 0 (0)            ; 52 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult14|multcore:mult_core                                                                                                 ; multcore    ; work         ;
;          |mpar_add:padder|                     ; 52 (0)      ; 0            ; 0          ; 0    ; 0            ; 52 (0)       ; 0 (0)             ; 0 (0)            ; 52 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult14|multcore:mult_core|mpar_add:padder                                                                                 ; mpar_add    ; work         ;
;             |lpm_add_sub:adder[0]|             ; 11 (0)      ; 0            ; 0          ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; 11 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult14|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                            ; lpm_add_sub ; work         ;
;                |addcore:adder|                 ; 11 (0)      ; 0            ; 0          ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; 11 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult14|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder                                              ; addcore     ; work         ;
;                   |a_csnbuffer:result_node|    ; 11 (11)     ; 0            ; 0          ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; 11 (11)         ; 0 (0)      ; |fir_gen|lpm_mult:Mult14|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node                      ; a_csnbuffer ; work         ;
;             |lpm_add_sub:adder[1]|             ; 15 (0)      ; 0            ; 0          ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; 15 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult14|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                            ; lpm_add_sub ; work         ;
;                |addcore:adder|                 ; 15 (0)      ; 0            ; 0          ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; 15 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult14|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder                                              ; addcore     ; work         ;
;                   |a_csnbuffer:result_node|    ; 15 (15)     ; 0            ; 0          ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 0 (0)            ; 15 (15)         ; 0 (0)      ; |fir_gen|lpm_mult:Mult14|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node                      ; a_csnbuffer ; work         ;
;             |lpm_add_sub:adder[2]|             ; 15 (0)      ; 0            ; 0          ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; 15 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult14|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[2]                                                            ; lpm_add_sub ; work         ;
;                |addcore:adder|                 ; 15 (0)      ; 0            ; 0          ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; 15 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult14|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[2]|addcore:adder                                              ; addcore     ; work         ;
;                   |a_csnbuffer:result_node|    ; 15 (15)     ; 0            ; 0          ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 0 (0)            ; 15 (15)         ; 0 (0)      ; |fir_gen|lpm_mult:Mult14|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[2]|addcore:adder|a_csnbuffer:result_node                      ; a_csnbuffer ; work         ;
;             |mpar_add:sub_par_add|             ; 11 (0)      ; 0            ; 0          ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; 11 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult14|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                            ; mpar_add    ; work         ;
;                |lpm_add_sub:adder[0]|          ; 11 (0)      ; 0            ; 0          ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; 11 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult14|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                       ; lpm_add_sub ; work         ;
;                   |addcore:adder|              ; 11 (0)      ; 0            ; 0          ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; 11 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult14|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder                         ; addcore     ; work         ;
;                      |a_csnbuffer:result_node| ; 11 (11)     ; 0            ; 0          ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; 11 (11)         ; 0 (0)      ; |fir_gen|lpm_mult:Mult14|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node ; a_csnbuffer ; work         ;
;    |lpm_mult:Mult15|                           ; 93 (0)      ; 0            ; 0          ; 0    ; 0            ; 93 (0)       ; 0 (0)             ; 0 (0)            ; 52 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult15                                                                                                                    ; lpm_mult    ; work         ;
;       |multcore:mult_core|                     ; 93 (41)     ; 0            ; 0          ; 0    ; 0            ; 93 (41)      ; 0 (0)             ; 0 (0)            ; 52 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult15|multcore:mult_core                                                                                                 ; multcore    ; work         ;
;          |mpar_add:padder|                     ; 52 (0)      ; 0            ; 0          ; 0    ; 0            ; 52 (0)       ; 0 (0)             ; 0 (0)            ; 52 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult15|multcore:mult_core|mpar_add:padder                                                                                 ; mpar_add    ; work         ;
;             |lpm_add_sub:adder[0]|             ; 11 (0)      ; 0            ; 0          ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; 11 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult15|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                            ; lpm_add_sub ; work         ;
;                |addcore:adder|                 ; 11 (0)      ; 0            ; 0          ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; 11 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult15|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder                                              ; addcore     ; work         ;
;                   |a_csnbuffer:result_node|    ; 11 (11)     ; 0            ; 0          ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; 11 (11)         ; 0 (0)      ; |fir_gen|lpm_mult:Mult15|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node                      ; a_csnbuffer ; work         ;
;             |lpm_add_sub:adder[1]|             ; 15 (0)      ; 0            ; 0          ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; 15 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult15|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                            ; lpm_add_sub ; work         ;
;                |addcore:adder|                 ; 15 (0)      ; 0            ; 0          ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; 15 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult15|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder                                              ; addcore     ; work         ;
;                   |a_csnbuffer:result_node|    ; 15 (15)     ; 0            ; 0          ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 0 (0)            ; 15 (15)         ; 0 (0)      ; |fir_gen|lpm_mult:Mult15|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node                      ; a_csnbuffer ; work         ;
;             |lpm_add_sub:adder[2]|             ; 15 (0)      ; 0            ; 0          ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; 15 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult15|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[2]                                                            ; lpm_add_sub ; work         ;
;                |addcore:adder|                 ; 15 (0)      ; 0            ; 0          ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; 15 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult15|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[2]|addcore:adder                                              ; addcore     ; work         ;
;                   |a_csnbuffer:result_node|    ; 15 (15)     ; 0            ; 0          ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 0 (0)            ; 15 (15)         ; 0 (0)      ; |fir_gen|lpm_mult:Mult15|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[2]|addcore:adder|a_csnbuffer:result_node                      ; a_csnbuffer ; work         ;
;             |mpar_add:sub_par_add|             ; 11 (0)      ; 0            ; 0          ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; 11 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult15|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                            ; mpar_add    ; work         ;
;                |lpm_add_sub:adder[0]|          ; 11 (0)      ; 0            ; 0          ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; 11 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult15|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                       ; lpm_add_sub ; work         ;
;                   |addcore:adder|              ; 11 (0)      ; 0            ; 0          ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; 11 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult15|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder                         ; addcore     ; work         ;
;                      |a_csnbuffer:result_node| ; 11 (11)     ; 0            ; 0          ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; 11 (11)         ; 0 (0)      ; |fir_gen|lpm_mult:Mult15|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node ; a_csnbuffer ; work         ;
;    |lpm_mult:Mult16|                           ; 48 (0)      ; 0            ; 0          ; 0    ; 0            ; 48 (0)       ; 0 (0)             ; 0 (0)            ; 48 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult16                                                                                                                    ; lpm_mult    ; work         ;
;       |multcore:mult_core|                     ; 48 (0)      ; 0            ; 0          ; 0    ; 0            ; 48 (0)       ; 0 (0)             ; 0 (0)            ; 48 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult16|multcore:mult_core                                                                                                 ; multcore    ; work         ;
;          |mpar_add:padder|                     ; 48 (0)      ; 0            ; 0          ; 0    ; 0            ; 48 (0)       ; 0 (0)             ; 0 (0)            ; 48 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult16|multcore:mult_core|mpar_add:padder                                                                                 ; mpar_add    ; work         ;
;             |lpm_add_sub:adder[0]|             ; 10 (0)      ; 0            ; 0          ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; 10 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult16|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                            ; lpm_add_sub ; work         ;
;                |addcore:adder|                 ; 10 (0)      ; 0            ; 0          ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; 10 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult16|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder                                              ; addcore     ; work         ;
;                   |a_csnbuffer:result_node|    ; 10 (10)     ; 0            ; 0          ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; 10 (10)         ; 0 (0)      ; |fir_gen|lpm_mult:Mult16|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node                      ; a_csnbuffer ; work         ;
;             |lpm_add_sub:adder[1]|             ; 14 (0)      ; 0            ; 0          ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; 14 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult16|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                            ; lpm_add_sub ; work         ;
;                |addcore:adder|                 ; 14 (0)      ; 0            ; 0          ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; 14 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult16|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder                                              ; addcore     ; work         ;
;                   |a_csnbuffer:result_node|    ; 14 (14)     ; 0            ; 0          ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; 14 (14)         ; 0 (0)      ; |fir_gen|lpm_mult:Mult16|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node                      ; a_csnbuffer ; work         ;
;             |lpm_add_sub:adder[2]|             ; 14 (0)      ; 0            ; 0          ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; 14 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult16|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[2]                                                            ; lpm_add_sub ; work         ;
;                |addcore:adder|                 ; 14 (0)      ; 0            ; 0          ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; 14 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult16|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[2]|addcore:adder                                              ; addcore     ; work         ;
;                   |a_csnbuffer:result_node|    ; 14 (14)     ; 0            ; 0          ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; 14 (14)         ; 0 (0)      ; |fir_gen|lpm_mult:Mult16|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[2]|addcore:adder|a_csnbuffer:result_node                      ; a_csnbuffer ; work         ;
;             |mpar_add:sub_par_add|             ; 10 (0)      ; 0            ; 0          ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; 10 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult16|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                            ; mpar_add    ; work         ;
;                |lpm_add_sub:adder[0]|          ; 10 (0)      ; 0            ; 0          ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; 10 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult16|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                       ; lpm_add_sub ; work         ;
;                   |addcore:adder|              ; 10 (0)      ; 0            ; 0          ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; 10 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult16|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder                         ; addcore     ; work         ;
;                      |a_csnbuffer:result_node| ; 10 (10)     ; 0            ; 0          ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; 10 (10)         ; 0 (0)      ; |fir_gen|lpm_mult:Mult16|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node ; a_csnbuffer ; work         ;
;    |lpm_mult:Mult17|                           ; 83 (0)      ; 0            ; 0          ; 0    ; 0            ; 83 (0)       ; 0 (0)             ; 0 (0)            ; 52 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult17                                                                                                                    ; lpm_mult    ; work         ;
;       |multcore:mult_core|                     ; 83 (31)     ; 0            ; 0          ; 0    ; 0            ; 83 (31)      ; 0 (0)             ; 0 (0)            ; 52 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult17|multcore:mult_core                                                                                                 ; multcore    ; work         ;
;          |mpar_add:padder|                     ; 52 (0)      ; 0            ; 0          ; 0    ; 0            ; 52 (0)       ; 0 (0)             ; 0 (0)            ; 52 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult17|multcore:mult_core|mpar_add:padder                                                                                 ; mpar_add    ; work         ;
;             |lpm_add_sub:adder[0]|             ; 11 (0)      ; 0            ; 0          ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; 11 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult17|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                            ; lpm_add_sub ; work         ;
;                |addcore:adder|                 ; 11 (0)      ; 0            ; 0          ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; 11 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult17|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder                                              ; addcore     ; work         ;
;                   |a_csnbuffer:result_node|    ; 11 (11)     ; 0            ; 0          ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; 11 (11)         ; 0 (0)      ; |fir_gen|lpm_mult:Mult17|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node                      ; a_csnbuffer ; work         ;
;             |lpm_add_sub:adder[1]|             ; 15 (0)      ; 0            ; 0          ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; 15 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult17|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                            ; lpm_add_sub ; work         ;
;                |addcore:adder|                 ; 15 (0)      ; 0            ; 0          ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; 15 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult17|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder                                              ; addcore     ; work         ;
;                   |a_csnbuffer:result_node|    ; 15 (15)     ; 0            ; 0          ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 0 (0)            ; 15 (15)         ; 0 (0)      ; |fir_gen|lpm_mult:Mult17|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node                      ; a_csnbuffer ; work         ;
;             |lpm_add_sub:adder[2]|             ; 15 (0)      ; 0            ; 0          ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; 15 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult17|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[2]                                                            ; lpm_add_sub ; work         ;
;                |addcore:adder|                 ; 15 (0)      ; 0            ; 0          ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; 15 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult17|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[2]|addcore:adder                                              ; addcore     ; work         ;
;                   |a_csnbuffer:result_node|    ; 15 (15)     ; 0            ; 0          ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 0 (0)            ; 15 (15)         ; 0 (0)      ; |fir_gen|lpm_mult:Mult17|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[2]|addcore:adder|a_csnbuffer:result_node                      ; a_csnbuffer ; work         ;
;             |mpar_add:sub_par_add|             ; 11 (0)      ; 0            ; 0          ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; 11 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult17|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                            ; mpar_add    ; work         ;
;                |lpm_add_sub:adder[0]|          ; 11 (0)      ; 0            ; 0          ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; 11 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult17|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                       ; lpm_add_sub ; work         ;
;                   |addcore:adder|              ; 11 (0)      ; 0            ; 0          ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; 11 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult17|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder                         ; addcore     ; work         ;
;                      |a_csnbuffer:result_node| ; 11 (11)     ; 0            ; 0          ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; 11 (11)         ; 0 (0)      ; |fir_gen|lpm_mult:Mult17|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node ; a_csnbuffer ; work         ;
;    |lpm_mult:Mult18|                           ; 68 (0)      ; 0            ; 0          ; 0    ; 0            ; 68 (0)       ; 0 (0)             ; 0 (0)            ; 53 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult18                                                                                                                    ; lpm_mult    ; work         ;
;       |multcore:mult_core|                     ; 68 (15)     ; 0            ; 0          ; 0    ; 0            ; 68 (15)      ; 0 (0)             ; 0 (0)            ; 53 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult18|multcore:mult_core                                                                                                 ; multcore    ; work         ;
;          |mpar_add:padder|                     ; 53 (0)      ; 0            ; 0          ; 0    ; 0            ; 53 (0)       ; 0 (0)             ; 0 (0)            ; 53 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult18|multcore:mult_core|mpar_add:padder                                                                                 ; mpar_add    ; work         ;
;             |lpm_add_sub:adder[0]|             ; 11 (0)      ; 0            ; 0          ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; 11 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult18|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                            ; lpm_add_sub ; work         ;
;                |addcore:adder|                 ; 11 (0)      ; 0            ; 0          ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; 11 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult18|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder                                              ; addcore     ; work         ;
;                   |a_csnbuffer:result_node|    ; 11 (11)     ; 0            ; 0          ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; 11 (11)         ; 0 (0)      ; |fir_gen|lpm_mult:Mult18|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node                      ; a_csnbuffer ; work         ;
;             |lpm_add_sub:adder[1]|             ; 15 (0)      ; 0            ; 0          ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; 15 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult18|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                            ; lpm_add_sub ; work         ;
;                |addcore:adder|                 ; 15 (0)      ; 0            ; 0          ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; 15 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult18|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder                                              ; addcore     ; work         ;
;                   |a_csnbuffer:result_node|    ; 15 (15)     ; 0            ; 0          ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 0 (0)            ; 15 (15)         ; 0 (0)      ; |fir_gen|lpm_mult:Mult18|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node                      ; a_csnbuffer ; work         ;
;             |lpm_add_sub:adder[2]|             ; 16 (0)      ; 0            ; 0          ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; 16 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult18|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[2]                                                            ; lpm_add_sub ; work         ;
;                |addcore:adder|                 ; 16 (0)      ; 0            ; 0          ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; 16 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult18|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[2]|addcore:adder                                              ; addcore     ; work         ;
;                   |a_csnbuffer:result_node|    ; 16 (16)     ; 0            ; 0          ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; 16 (16)         ; 0 (0)      ; |fir_gen|lpm_mult:Mult18|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[2]|addcore:adder|a_csnbuffer:result_node                      ; a_csnbuffer ; work         ;
;             |mpar_add:sub_par_add|             ; 11 (0)      ; 0            ; 0          ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; 11 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult18|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                            ; mpar_add    ; work         ;
;                |lpm_add_sub:adder[0]|          ; 11 (0)      ; 0            ; 0          ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; 11 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult18|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                       ; lpm_add_sub ; work         ;
;                   |addcore:adder|              ; 11 (0)      ; 0            ; 0          ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; 11 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult18|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder                         ; addcore     ; work         ;
;                      |a_csnbuffer:result_node| ; 11 (11)     ; 0            ; 0          ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; 11 (11)         ; 0 (0)      ; |fir_gen|lpm_mult:Mult18|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node ; a_csnbuffer ; work         ;
;    |lpm_mult:Mult19|                           ; 74 (0)      ; 0            ; 0          ; 0    ; 0            ; 74 (0)       ; 0 (0)             ; 0 (0)            ; 56 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult19                                                                                                                    ; lpm_mult    ; work         ;
;       |multcore:mult_core|                     ; 74 (18)     ; 0            ; 0          ; 0    ; 0            ; 74 (18)      ; 0 (0)             ; 0 (0)            ; 56 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult19|multcore:mult_core                                                                                                 ; multcore    ; work         ;
;          |mpar_add:padder|                     ; 56 (0)      ; 0            ; 0          ; 0    ; 0            ; 56 (0)       ; 0 (0)             ; 0 (0)            ; 56 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult19|multcore:mult_core|mpar_add:padder                                                                                 ; mpar_add    ; work         ;
;             |lpm_add_sub:adder[0]|             ; 12 (0)      ; 0            ; 0          ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; 12 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult19|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                            ; lpm_add_sub ; work         ;
;                |addcore:adder|                 ; 12 (0)      ; 0            ; 0          ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; 12 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult19|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder                                              ; addcore     ; work         ;
;                   |a_csnbuffer:result_node|    ; 12 (12)     ; 0            ; 0          ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; 12 (12)         ; 0 (0)      ; |fir_gen|lpm_mult:Mult19|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node                      ; a_csnbuffer ; work         ;
;             |lpm_add_sub:adder[1]|             ; 16 (0)      ; 0            ; 0          ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; 16 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult19|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                            ; lpm_add_sub ; work         ;
;                |addcore:adder|                 ; 16 (0)      ; 0            ; 0          ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; 16 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult19|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder                                              ; addcore     ; work         ;
;                   |a_csnbuffer:result_node|    ; 16 (16)     ; 0            ; 0          ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; 16 (16)         ; 0 (0)      ; |fir_gen|lpm_mult:Mult19|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node                      ; a_csnbuffer ; work         ;
;             |lpm_add_sub:adder[2]|             ; 16 (0)      ; 0            ; 0          ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; 16 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult19|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[2]                                                            ; lpm_add_sub ; work         ;
;                |addcore:adder|                 ; 16 (0)      ; 0            ; 0          ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; 16 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult19|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[2]|addcore:adder                                              ; addcore     ; work         ;
;                   |a_csnbuffer:result_node|    ; 16 (16)     ; 0            ; 0          ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; 16 (16)         ; 0 (0)      ; |fir_gen|lpm_mult:Mult19|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[2]|addcore:adder|a_csnbuffer:result_node                      ; a_csnbuffer ; work         ;
;             |mpar_add:sub_par_add|             ; 12 (0)      ; 0            ; 0          ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; 12 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult19|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                            ; mpar_add    ; work         ;
;                |lpm_add_sub:adder[0]|          ; 12 (0)      ; 0            ; 0          ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; 12 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult19|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                       ; lpm_add_sub ; work         ;
;                   |addcore:adder|              ; 12 (0)      ; 0            ; 0          ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; 12 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult19|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder                         ; addcore     ; work         ;
;                      |a_csnbuffer:result_node| ; 12 (12)     ; 0            ; 0          ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; 12 (12)         ; 0 (0)      ; |fir_gen|lpm_mult:Mult19|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node ; a_csnbuffer ; work         ;
;    |lpm_mult:Mult20|                           ; 57 (0)      ; 0            ; 0          ; 0    ; 0            ; 57 (0)       ; 0 (0)             ; 0 (0)            ; 52 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult20                                                                                                                    ; lpm_mult    ; work         ;
;       |multcore:mult_core|                     ; 57 (5)      ; 0            ; 0          ; 0    ; 0            ; 57 (5)       ; 0 (0)             ; 0 (0)            ; 52 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult20|multcore:mult_core                                                                                                 ; multcore    ; work         ;
;          |mpar_add:padder|                     ; 52 (0)      ; 0            ; 0          ; 0    ; 0            ; 52 (0)       ; 0 (0)             ; 0 (0)            ; 52 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult20|multcore:mult_core|mpar_add:padder                                                                                 ; mpar_add    ; work         ;
;             |lpm_add_sub:adder[0]|             ; 11 (0)      ; 0            ; 0          ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; 11 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult20|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                            ; lpm_add_sub ; work         ;
;                |addcore:adder|                 ; 11 (0)      ; 0            ; 0          ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; 11 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult20|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder                                              ; addcore     ; work         ;
;                   |a_csnbuffer:result_node|    ; 11 (11)     ; 0            ; 0          ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; 11 (11)         ; 0 (0)      ; |fir_gen|lpm_mult:Mult20|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node                      ; a_csnbuffer ; work         ;
;             |lpm_add_sub:adder[1]|             ; 15 (0)      ; 0            ; 0          ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; 15 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult20|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                            ; lpm_add_sub ; work         ;
;                |addcore:adder|                 ; 15 (0)      ; 0            ; 0          ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; 15 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult20|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder                                              ; addcore     ; work         ;
;                   |a_csnbuffer:result_node|    ; 15 (15)     ; 0            ; 0          ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 0 (0)            ; 15 (15)         ; 0 (0)      ; |fir_gen|lpm_mult:Mult20|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node                      ; a_csnbuffer ; work         ;
;             |lpm_add_sub:adder[2]|             ; 15 (0)      ; 0            ; 0          ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; 15 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult20|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[2]                                                            ; lpm_add_sub ; work         ;
;                |addcore:adder|                 ; 15 (0)      ; 0            ; 0          ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; 15 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult20|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[2]|addcore:adder                                              ; addcore     ; work         ;
;                   |a_csnbuffer:result_node|    ; 15 (15)     ; 0            ; 0          ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 0 (0)            ; 15 (15)         ; 0 (0)      ; |fir_gen|lpm_mult:Mult20|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[2]|addcore:adder|a_csnbuffer:result_node                      ; a_csnbuffer ; work         ;
;             |mpar_add:sub_par_add|             ; 11 (0)      ; 0            ; 0          ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; 11 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult20|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                            ; mpar_add    ; work         ;
;                |lpm_add_sub:adder[0]|          ; 11 (0)      ; 0            ; 0          ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; 11 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult20|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                       ; lpm_add_sub ; work         ;
;                   |addcore:adder|              ; 11 (0)      ; 0            ; 0          ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; 11 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult20|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder                         ; addcore     ; work         ;
;                      |a_csnbuffer:result_node| ; 11 (11)     ; 0            ; 0          ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; 11 (11)         ; 0 (0)      ; |fir_gen|lpm_mult:Mult20|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node ; a_csnbuffer ; work         ;
;    |lpm_mult:Mult21|                           ; 36 (0)      ; 0            ; 0          ; 0    ; 0            ; 36 (0)       ; 0 (0)             ; 0 (0)            ; 36 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult21                                                                                                                    ; lpm_mult    ; work         ;
;       |multcore:mult_core|                     ; 36 (0)      ; 0            ; 0          ; 0    ; 0            ; 36 (0)       ; 0 (0)             ; 0 (0)            ; 36 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult21|multcore:mult_core                                                                                                 ; multcore    ; work         ;
;          |mpar_add:padder|                     ; 36 (0)      ; 0            ; 0          ; 0    ; 0            ; 36 (0)       ; 0 (0)             ; 0 (0)            ; 36 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult21|multcore:mult_core|mpar_add:padder                                                                                 ; mpar_add    ; work         ;
;             |lpm_add_sub:adder[0]|             ; 7 (0)       ; 0            ; 0          ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; 7 (0)           ; 0 (0)      ; |fir_gen|lpm_mult:Mult21|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                            ; lpm_add_sub ; work         ;
;                |addcore:adder|                 ; 7 (0)       ; 0            ; 0          ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; 7 (0)           ; 0 (0)      ; |fir_gen|lpm_mult:Mult21|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder                                              ; addcore     ; work         ;
;                   |a_csnbuffer:result_node|    ; 7 (7)       ; 0            ; 0          ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |fir_gen|lpm_mult:Mult21|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node                      ; a_csnbuffer ; work         ;
;             |lpm_add_sub:adder[1]|             ; 11 (0)      ; 0            ; 0          ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; 11 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult21|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                            ; lpm_add_sub ; work         ;
;                |addcore:adder|                 ; 11 (0)      ; 0            ; 0          ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; 11 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult21|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder                                              ; addcore     ; work         ;
;                   |a_csnbuffer:result_node|    ; 11 (11)     ; 0            ; 0          ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; 11 (11)         ; 0 (0)      ; |fir_gen|lpm_mult:Mult21|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node                      ; a_csnbuffer ; work         ;
;             |lpm_add_sub:adder[2]|             ; 11 (0)      ; 0            ; 0          ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; 11 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult21|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[2]                                                            ; lpm_add_sub ; work         ;
;                |addcore:adder|                 ; 11 (0)      ; 0            ; 0          ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; 11 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult21|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[2]|addcore:adder                                              ; addcore     ; work         ;
;                   |a_csnbuffer:result_node|    ; 11 (11)     ; 0            ; 0          ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; 11 (11)         ; 0 (0)      ; |fir_gen|lpm_mult:Mult21|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[2]|addcore:adder|a_csnbuffer:result_node                      ; a_csnbuffer ; work         ;
;             |mpar_add:sub_par_add|             ; 7 (0)       ; 0            ; 0          ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; 7 (0)           ; 0 (0)      ; |fir_gen|lpm_mult:Mult21|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                            ; mpar_add    ; work         ;
;                |lpm_add_sub:adder[0]|          ; 7 (0)       ; 0            ; 0          ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; 7 (0)           ; 0 (0)      ; |fir_gen|lpm_mult:Mult21|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                       ; lpm_add_sub ; work         ;
;                   |addcore:adder|              ; 7 (0)       ; 0            ; 0          ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; 7 (0)           ; 0 (0)      ; |fir_gen|lpm_mult:Mult21|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder                         ; addcore     ; work         ;
;                      |a_csnbuffer:result_node| ; 7 (7)       ; 0            ; 0          ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |fir_gen|lpm_mult:Mult21|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node ; a_csnbuffer ; work         ;
;    |lpm_mult:Mult22|                           ; 44 (0)      ; 0            ; 0          ; 0    ; 0            ; 44 (0)       ; 0 (0)             ; 0 (0)            ; 44 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult22                                                                                                                    ; lpm_mult    ; work         ;
;       |multcore:mult_core|                     ; 44 (0)      ; 0            ; 0          ; 0    ; 0            ; 44 (0)       ; 0 (0)             ; 0 (0)            ; 44 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult22|multcore:mult_core                                                                                                 ; multcore    ; work         ;
;          |mpar_add:padder|                     ; 44 (0)      ; 0            ; 0          ; 0    ; 0            ; 44 (0)       ; 0 (0)             ; 0 (0)            ; 44 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult22|multcore:mult_core|mpar_add:padder                                                                                 ; mpar_add    ; work         ;
;             |lpm_add_sub:adder[0]|             ; 10 (0)      ; 0            ; 0          ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; 10 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult22|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                            ; lpm_add_sub ; work         ;
;                |addcore:adder|                 ; 10 (0)      ; 0            ; 0          ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; 10 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult22|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder                                              ; addcore     ; work         ;
;                   |a_csnbuffer:result_node|    ; 10 (10)     ; 0            ; 0          ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; 10 (10)         ; 0 (0)      ; |fir_gen|lpm_mult:Mult22|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node                      ; a_csnbuffer ; work         ;
;             |lpm_add_sub:adder[1]|             ; 12 (0)      ; 0            ; 0          ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; 12 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult22|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                            ; lpm_add_sub ; work         ;
;                |addcore:adder|                 ; 12 (0)      ; 0            ; 0          ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; 12 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult22|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder                                              ; addcore     ; work         ;
;                   |a_csnbuffer:result_node|    ; 12 (12)     ; 0            ; 0          ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; 12 (12)         ; 0 (0)      ; |fir_gen|lpm_mult:Mult22|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node                      ; a_csnbuffer ; work         ;
;             |lpm_add_sub:adder[2]|             ; 12 (0)      ; 0            ; 0          ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; 12 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult22|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[2]                                                            ; lpm_add_sub ; work         ;
;                |addcore:adder|                 ; 12 (0)      ; 0            ; 0          ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; 12 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult22|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[2]|addcore:adder                                              ; addcore     ; work         ;
;                   |a_csnbuffer:result_node|    ; 12 (12)     ; 0            ; 0          ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; 12 (12)         ; 0 (0)      ; |fir_gen|lpm_mult:Mult22|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[2]|addcore:adder|a_csnbuffer:result_node                      ; a_csnbuffer ; work         ;
;             |mpar_add:sub_par_add|             ; 10 (0)      ; 0            ; 0          ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; 10 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult22|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                            ; mpar_add    ; work         ;
;                |lpm_add_sub:adder[0]|          ; 10 (0)      ; 0            ; 0          ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; 10 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult22|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                       ; lpm_add_sub ; work         ;
;                   |addcore:adder|              ; 10 (0)      ; 0            ; 0          ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; 10 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult22|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder                         ; addcore     ; work         ;
;                      |a_csnbuffer:result_node| ; 10 (10)     ; 0            ; 0          ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; 10 (10)         ; 0 (0)      ; |fir_gen|lpm_mult:Mult22|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node ; a_csnbuffer ; work         ;
;    |lpm_mult:Mult23|                           ; 62 (0)      ; 0            ; 0          ; 0    ; 0            ; 62 (0)       ; 0 (0)             ; 0 (0)            ; 48 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult23                                                                                                                    ; lpm_mult    ; work         ;
;       |multcore:mult_core|                     ; 62 (14)     ; 0            ; 0          ; 0    ; 0            ; 62 (14)      ; 0 (0)             ; 0 (0)            ; 48 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult23|multcore:mult_core                                                                                                 ; multcore    ; work         ;
;          |mpar_add:padder|                     ; 48 (0)      ; 0            ; 0          ; 0    ; 0            ; 48 (0)       ; 0 (0)             ; 0 (0)            ; 48 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult23|multcore:mult_core|mpar_add:padder                                                                                 ; mpar_add    ; work         ;
;             |lpm_add_sub:adder[0]|             ; 10 (0)      ; 0            ; 0          ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; 10 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult23|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                            ; lpm_add_sub ; work         ;
;                |addcore:adder|                 ; 10 (0)      ; 0            ; 0          ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; 10 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult23|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder                                              ; addcore     ; work         ;
;                   |a_csnbuffer:result_node|    ; 10 (10)     ; 0            ; 0          ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; 10 (10)         ; 0 (0)      ; |fir_gen|lpm_mult:Mult23|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node                      ; a_csnbuffer ; work         ;
;             |lpm_add_sub:adder[1]|             ; 14 (0)      ; 0            ; 0          ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; 14 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult23|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                            ; lpm_add_sub ; work         ;
;                |addcore:adder|                 ; 14 (0)      ; 0            ; 0          ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; 14 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult23|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder                                              ; addcore     ; work         ;
;                   |a_csnbuffer:result_node|    ; 14 (14)     ; 0            ; 0          ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; 14 (14)         ; 0 (0)      ; |fir_gen|lpm_mult:Mult23|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node                      ; a_csnbuffer ; work         ;
;             |lpm_add_sub:adder[2]|             ; 14 (0)      ; 0            ; 0          ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; 14 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult23|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[2]                                                            ; lpm_add_sub ; work         ;
;                |addcore:adder|                 ; 14 (0)      ; 0            ; 0          ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; 14 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult23|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[2]|addcore:adder                                              ; addcore     ; work         ;
;                   |a_csnbuffer:result_node|    ; 14 (14)     ; 0            ; 0          ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; 14 (14)         ; 0 (0)      ; |fir_gen|lpm_mult:Mult23|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[2]|addcore:adder|a_csnbuffer:result_node                      ; a_csnbuffer ; work         ;
;             |mpar_add:sub_par_add|             ; 10 (0)      ; 0            ; 0          ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; 10 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult23|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                            ; mpar_add    ; work         ;
;                |lpm_add_sub:adder[0]|          ; 10 (0)      ; 0            ; 0          ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; 10 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult23|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                       ; lpm_add_sub ; work         ;
;                   |addcore:adder|              ; 10 (0)      ; 0            ; 0          ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; 10 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult23|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder                         ; addcore     ; work         ;
;                      |a_csnbuffer:result_node| ; 10 (10)     ; 0            ; 0          ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; 10 (10)         ; 0 (0)      ; |fir_gen|lpm_mult:Mult23|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node ; a_csnbuffer ; work         ;
;    |lpm_mult:Mult24|                           ; 44 (0)      ; 0            ; 0          ; 0    ; 0            ; 44 (0)       ; 0 (0)             ; 0 (0)            ; 44 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult24                                                                                                                    ; lpm_mult    ; work         ;
;       |multcore:mult_core|                     ; 44 (0)      ; 0            ; 0          ; 0    ; 0            ; 44 (0)       ; 0 (0)             ; 0 (0)            ; 44 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult24|multcore:mult_core                                                                                                 ; multcore    ; work         ;
;          |mpar_add:padder|                     ; 44 (0)      ; 0            ; 0          ; 0    ; 0            ; 44 (0)       ; 0 (0)             ; 0 (0)            ; 44 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult24|multcore:mult_core|mpar_add:padder                                                                                 ; mpar_add    ; work         ;
;             |lpm_add_sub:adder[0]|             ; 9 (0)       ; 0            ; 0          ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 9 (0)           ; 0 (0)      ; |fir_gen|lpm_mult:Mult24|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                            ; lpm_add_sub ; work         ;
;                |addcore:adder|                 ; 9 (0)       ; 0            ; 0          ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 9 (0)           ; 0 (0)      ; |fir_gen|lpm_mult:Mult24|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder                                              ; addcore     ; work         ;
;                   |a_csnbuffer:result_node|    ; 9 (9)       ; 0            ; 0          ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; 9 (9)           ; 0 (0)      ; |fir_gen|lpm_mult:Mult24|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node                      ; a_csnbuffer ; work         ;
;             |lpm_add_sub:adder[1]|             ; 13 (0)      ; 0            ; 0          ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; 13 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult24|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                            ; lpm_add_sub ; work         ;
;                |addcore:adder|                 ; 13 (0)      ; 0            ; 0          ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; 13 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult24|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder                                              ; addcore     ; work         ;
;                   |a_csnbuffer:result_node|    ; 13 (13)     ; 0            ; 0          ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; 13 (13)         ; 0 (0)      ; |fir_gen|lpm_mult:Mult24|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node                      ; a_csnbuffer ; work         ;
;             |lpm_add_sub:adder[2]|             ; 13 (0)      ; 0            ; 0          ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; 13 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult24|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[2]                                                            ; lpm_add_sub ; work         ;
;                |addcore:adder|                 ; 13 (0)      ; 0            ; 0          ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; 13 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult24|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[2]|addcore:adder                                              ; addcore     ; work         ;
;                   |a_csnbuffer:result_node|    ; 13 (13)     ; 0            ; 0          ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; 13 (13)         ; 0 (0)      ; |fir_gen|lpm_mult:Mult24|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[2]|addcore:adder|a_csnbuffer:result_node                      ; a_csnbuffer ; work         ;
;             |mpar_add:sub_par_add|             ; 9 (0)       ; 0            ; 0          ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 9 (0)           ; 0 (0)      ; |fir_gen|lpm_mult:Mult24|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                            ; mpar_add    ; work         ;
;                |lpm_add_sub:adder[0]|          ; 9 (0)       ; 0            ; 0          ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 9 (0)           ; 0 (0)      ; |fir_gen|lpm_mult:Mult24|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                       ; lpm_add_sub ; work         ;
;                   |addcore:adder|              ; 9 (0)       ; 0            ; 0          ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 9 (0)           ; 0 (0)      ; |fir_gen|lpm_mult:Mult24|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder                         ; addcore     ; work         ;
;                      |a_csnbuffer:result_node| ; 9 (9)       ; 0            ; 0          ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; 9 (9)           ; 0 (0)      ; |fir_gen|lpm_mult:Mult24|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node ; a_csnbuffer ; work         ;
;    |lpm_mult:Mult44|                           ; 66 (0)      ; 0            ; 0          ; 0    ; 0            ; 66 (0)       ; 0 (0)             ; 0 (0)            ; 44 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult44                                                                                                                    ; lpm_mult    ; work         ;
;       |multcore:mult_core|                     ; 66 (22)     ; 0            ; 0          ; 0    ; 0            ; 66 (22)      ; 0 (0)             ; 0 (0)            ; 44 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult44|multcore:mult_core                                                                                                 ; multcore    ; work         ;
;          |mpar_add:padder|                     ; 44 (0)      ; 0            ; 0          ; 0    ; 0            ; 44 (0)       ; 0 (0)             ; 0 (0)            ; 44 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult44|multcore:mult_core|mpar_add:padder                                                                                 ; mpar_add    ; work         ;
;             |lpm_add_sub:adder[0]|             ; 9 (0)       ; 0            ; 0          ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 9 (0)           ; 0 (0)      ; |fir_gen|lpm_mult:Mult44|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                            ; lpm_add_sub ; work         ;
;                |addcore:adder|                 ; 9 (0)       ; 0            ; 0          ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 9 (0)           ; 0 (0)      ; |fir_gen|lpm_mult:Mult44|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder                                              ; addcore     ; work         ;
;                   |a_csnbuffer:result_node|    ; 9 (9)       ; 0            ; 0          ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; 9 (9)           ; 0 (0)      ; |fir_gen|lpm_mult:Mult44|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node                      ; a_csnbuffer ; work         ;
;             |lpm_add_sub:adder[1]|             ; 13 (0)      ; 0            ; 0          ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; 13 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult44|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                            ; lpm_add_sub ; work         ;
;                |addcore:adder|                 ; 13 (0)      ; 0            ; 0          ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; 13 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult44|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder                                              ; addcore     ; work         ;
;                   |a_csnbuffer:result_node|    ; 13 (13)     ; 0            ; 0          ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; 13 (13)         ; 0 (0)      ; |fir_gen|lpm_mult:Mult44|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node                      ; a_csnbuffer ; work         ;
;             |lpm_add_sub:adder[2]|             ; 13 (0)      ; 0            ; 0          ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; 13 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult44|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[2]                                                            ; lpm_add_sub ; work         ;
;                |addcore:adder|                 ; 13 (0)      ; 0            ; 0          ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; 13 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult44|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[2]|addcore:adder                                              ; addcore     ; work         ;
;                   |a_csnbuffer:result_node|    ; 13 (13)     ; 0            ; 0          ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; 13 (13)         ; 0 (0)      ; |fir_gen|lpm_mult:Mult44|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[2]|addcore:adder|a_csnbuffer:result_node                      ; a_csnbuffer ; work         ;
;             |mpar_add:sub_par_add|             ; 9 (0)       ; 0            ; 0          ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 9 (0)           ; 0 (0)      ; |fir_gen|lpm_mult:Mult44|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                            ; mpar_add    ; work         ;
;                |lpm_add_sub:adder[0]|          ; 9 (0)       ; 0            ; 0          ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 9 (0)           ; 0 (0)      ; |fir_gen|lpm_mult:Mult44|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                       ; lpm_add_sub ; work         ;
;                   |addcore:adder|              ; 9 (0)       ; 0            ; 0          ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 9 (0)           ; 0 (0)      ; |fir_gen|lpm_mult:Mult44|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder                         ; addcore     ; work         ;
;                      |a_csnbuffer:result_node| ; 9 (9)       ; 0            ; 0          ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; 9 (9)           ; 0 (0)      ; |fir_gen|lpm_mult:Mult44|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node ; a_csnbuffer ; work         ;
;    |lpm_mult:Mult45|                           ; 74 (0)      ; 0            ; 0          ; 0    ; 0            ; 74 (0)       ; 0 (0)             ; 0 (0)            ; 40 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult45                                                                                                                    ; lpm_mult    ; work         ;
;       |multcore:mult_core|                     ; 74 (34)     ; 0            ; 0          ; 0    ; 0            ; 74 (34)      ; 0 (0)             ; 0 (0)            ; 40 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult45|multcore:mult_core                                                                                                 ; multcore    ; work         ;
;          |mpar_add:padder|                     ; 40 (0)      ; 0            ; 0          ; 0    ; 0            ; 40 (0)       ; 0 (0)             ; 0 (0)            ; 40 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult45|multcore:mult_core|mpar_add:padder                                                                                 ; mpar_add    ; work         ;
;             |lpm_add_sub:adder[0]|             ; 8 (0)       ; 0            ; 0          ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 8 (0)           ; 0 (0)      ; |fir_gen|lpm_mult:Mult45|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                            ; lpm_add_sub ; work         ;
;                |addcore:adder|                 ; 8 (0)       ; 0            ; 0          ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 8 (0)           ; 0 (0)      ; |fir_gen|lpm_mult:Mult45|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder                                              ; addcore     ; work         ;
;                   |a_csnbuffer:result_node|    ; 8 (8)       ; 0            ; 0          ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 8 (8)           ; 0 (0)      ; |fir_gen|lpm_mult:Mult45|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node                      ; a_csnbuffer ; work         ;
;             |lpm_add_sub:adder[1]|             ; 12 (0)      ; 0            ; 0          ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; 12 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult45|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                            ; lpm_add_sub ; work         ;
;                |addcore:adder|                 ; 12 (0)      ; 0            ; 0          ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; 12 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult45|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder                                              ; addcore     ; work         ;
;                   |a_csnbuffer:result_node|    ; 12 (12)     ; 0            ; 0          ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; 12 (12)         ; 0 (0)      ; |fir_gen|lpm_mult:Mult45|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node                      ; a_csnbuffer ; work         ;
;             |lpm_add_sub:adder[2]|             ; 12 (0)      ; 0            ; 0          ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; 12 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult45|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[2]                                                            ; lpm_add_sub ; work         ;
;                |addcore:adder|                 ; 12 (0)      ; 0            ; 0          ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; 12 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult45|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[2]|addcore:adder                                              ; addcore     ; work         ;
;                   |a_csnbuffer:result_node|    ; 12 (12)     ; 0            ; 0          ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; 12 (12)         ; 0 (0)      ; |fir_gen|lpm_mult:Mult45|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[2]|addcore:adder|a_csnbuffer:result_node                      ; a_csnbuffer ; work         ;
;             |mpar_add:sub_par_add|             ; 8 (0)       ; 0            ; 0          ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 8 (0)           ; 0 (0)      ; |fir_gen|lpm_mult:Mult45|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                            ; mpar_add    ; work         ;
;                |lpm_add_sub:adder[0]|          ; 8 (0)       ; 0            ; 0          ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 8 (0)           ; 0 (0)      ; |fir_gen|lpm_mult:Mult45|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                       ; lpm_add_sub ; work         ;
;                   |addcore:adder|              ; 8 (0)       ; 0            ; 0          ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 8 (0)           ; 0 (0)      ; |fir_gen|lpm_mult:Mult45|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder                         ; addcore     ; work         ;
;                      |a_csnbuffer:result_node| ; 8 (8)       ; 0            ; 0          ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 8 (8)           ; 0 (0)      ; |fir_gen|lpm_mult:Mult45|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node ; a_csnbuffer ; work         ;
;    |lpm_mult:Mult46|                           ; 53 (0)      ; 0            ; 0          ; 0    ; 0            ; 53 (0)       ; 0 (0)             ; 0 (0)            ; 36 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult46                                                                                                                    ; lpm_mult    ; work         ;
;       |multcore:mult_core|                     ; 53 (17)     ; 0            ; 0          ; 0    ; 0            ; 53 (17)      ; 0 (0)             ; 0 (0)            ; 36 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult46|multcore:mult_core                                                                                                 ; multcore    ; work         ;
;          |mpar_add:padder|                     ; 36 (0)      ; 0            ; 0          ; 0    ; 0            ; 36 (0)       ; 0 (0)             ; 0 (0)            ; 36 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult46|multcore:mult_core|mpar_add:padder                                                                                 ; mpar_add    ; work         ;
;             |lpm_add_sub:adder[0]|             ; 7 (0)       ; 0            ; 0          ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; 7 (0)           ; 0 (0)      ; |fir_gen|lpm_mult:Mult46|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                            ; lpm_add_sub ; work         ;
;                |addcore:adder|                 ; 7 (0)       ; 0            ; 0          ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; 7 (0)           ; 0 (0)      ; |fir_gen|lpm_mult:Mult46|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder                                              ; addcore     ; work         ;
;                   |a_csnbuffer:result_node|    ; 7 (7)       ; 0            ; 0          ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |fir_gen|lpm_mult:Mult46|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node                      ; a_csnbuffer ; work         ;
;             |lpm_add_sub:adder[1]|             ; 11 (0)      ; 0            ; 0          ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; 11 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult46|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                            ; lpm_add_sub ; work         ;
;                |addcore:adder|                 ; 11 (0)      ; 0            ; 0          ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; 11 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult46|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder                                              ; addcore     ; work         ;
;                   |a_csnbuffer:result_node|    ; 11 (11)     ; 0            ; 0          ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; 11 (11)         ; 0 (0)      ; |fir_gen|lpm_mult:Mult46|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node                      ; a_csnbuffer ; work         ;
;             |lpm_add_sub:adder[2]|             ; 11 (0)      ; 0            ; 0          ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; 11 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult46|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[2]                                                            ; lpm_add_sub ; work         ;
;                |addcore:adder|                 ; 11 (0)      ; 0            ; 0          ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; 11 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult46|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[2]|addcore:adder                                              ; addcore     ; work         ;
;                   |a_csnbuffer:result_node|    ; 11 (11)     ; 0            ; 0          ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; 11 (11)         ; 0 (0)      ; |fir_gen|lpm_mult:Mult46|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[2]|addcore:adder|a_csnbuffer:result_node                      ; a_csnbuffer ; work         ;
;             |mpar_add:sub_par_add|             ; 7 (0)       ; 0            ; 0          ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; 7 (0)           ; 0 (0)      ; |fir_gen|lpm_mult:Mult46|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                            ; mpar_add    ; work         ;
;                |lpm_add_sub:adder[0]|          ; 7 (0)       ; 0            ; 0          ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; 7 (0)           ; 0 (0)      ; |fir_gen|lpm_mult:Mult46|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                       ; lpm_add_sub ; work         ;
;                   |addcore:adder|              ; 7 (0)       ; 0            ; 0          ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; 7 (0)           ; 0 (0)      ; |fir_gen|lpm_mult:Mult46|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder                         ; addcore     ; work         ;
;                      |a_csnbuffer:result_node| ; 7 (7)       ; 0            ; 0          ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |fir_gen|lpm_mult:Mult46|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node ; a_csnbuffer ; work         ;
;    |lpm_mult:Mult47|                           ; 75 (0)      ; 0            ; 0          ; 0    ; 0            ; 75 (0)       ; 0 (0)             ; 0 (0)            ; 36 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult47                                                                                                                    ; lpm_mult    ; work         ;
;       |multcore:mult_core|                     ; 75 (39)     ; 0            ; 0          ; 0    ; 0            ; 75 (39)      ; 0 (0)             ; 0 (0)            ; 36 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult47|multcore:mult_core                                                                                                 ; multcore    ; work         ;
;          |mpar_add:padder|                     ; 36 (0)      ; 0            ; 0          ; 0    ; 0            ; 36 (0)       ; 0 (0)             ; 0 (0)            ; 36 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult47|multcore:mult_core|mpar_add:padder                                                                                 ; mpar_add    ; work         ;
;             |lpm_add_sub:adder[0]|             ; 7 (0)       ; 0            ; 0          ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; 7 (0)           ; 0 (0)      ; |fir_gen|lpm_mult:Mult47|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                            ; lpm_add_sub ; work         ;
;                |addcore:adder|                 ; 7 (0)       ; 0            ; 0          ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; 7 (0)           ; 0 (0)      ; |fir_gen|lpm_mult:Mult47|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder                                              ; addcore     ; work         ;
;                   |a_csnbuffer:result_node|    ; 7 (7)       ; 0            ; 0          ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |fir_gen|lpm_mult:Mult47|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node                      ; a_csnbuffer ; work         ;
;             |lpm_add_sub:adder[1]|             ; 11 (0)      ; 0            ; 0          ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; 11 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult47|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                            ; lpm_add_sub ; work         ;
;                |addcore:adder|                 ; 11 (0)      ; 0            ; 0          ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; 11 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult47|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder                                              ; addcore     ; work         ;
;                   |a_csnbuffer:result_node|    ; 11 (11)     ; 0            ; 0          ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; 11 (11)         ; 0 (0)      ; |fir_gen|lpm_mult:Mult47|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node                      ; a_csnbuffer ; work         ;
;             |lpm_add_sub:adder[2]|             ; 11 (0)      ; 0            ; 0          ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; 11 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult47|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[2]                                                            ; lpm_add_sub ; work         ;
;                |addcore:adder|                 ; 11 (0)      ; 0            ; 0          ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; 11 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult47|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[2]|addcore:adder                                              ; addcore     ; work         ;
;                   |a_csnbuffer:result_node|    ; 11 (11)     ; 0            ; 0          ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; 11 (11)         ; 0 (0)      ; |fir_gen|lpm_mult:Mult47|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[2]|addcore:adder|a_csnbuffer:result_node                      ; a_csnbuffer ; work         ;
;             |mpar_add:sub_par_add|             ; 7 (0)       ; 0            ; 0          ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; 7 (0)           ; 0 (0)      ; |fir_gen|lpm_mult:Mult47|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                            ; mpar_add    ; work         ;
;                |lpm_add_sub:adder[0]|          ; 7 (0)       ; 0            ; 0          ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; 7 (0)           ; 0 (0)      ; |fir_gen|lpm_mult:Mult47|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                       ; lpm_add_sub ; work         ;
;                   |addcore:adder|              ; 7 (0)       ; 0            ; 0          ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; 7 (0)           ; 0 (0)      ; |fir_gen|lpm_mult:Mult47|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder                         ; addcore     ; work         ;
;                      |a_csnbuffer:result_node| ; 7 (7)       ; 0            ; 0          ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |fir_gen|lpm_mult:Mult47|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node ; a_csnbuffer ; work         ;
;    |lpm_mult:Mult48|                           ; 66 (0)      ; 0            ; 0          ; 0    ; 0            ; 66 (0)       ; 0 (0)             ; 0 (0)            ; 36 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult48                                                                                                                    ; lpm_mult    ; work         ;
;       |multcore:mult_core|                     ; 66 (30)     ; 0            ; 0          ; 0    ; 0            ; 66 (30)      ; 0 (0)             ; 0 (0)            ; 36 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult48|multcore:mult_core                                                                                                 ; multcore    ; work         ;
;          |mpar_add:padder|                     ; 36 (0)      ; 0            ; 0          ; 0    ; 0            ; 36 (0)       ; 0 (0)             ; 0 (0)            ; 36 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult48|multcore:mult_core|mpar_add:padder                                                                                 ; mpar_add    ; work         ;
;             |lpm_add_sub:adder[0]|             ; 7 (0)       ; 0            ; 0          ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; 7 (0)           ; 0 (0)      ; |fir_gen|lpm_mult:Mult48|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                            ; lpm_add_sub ; work         ;
;                |addcore:adder|                 ; 7 (0)       ; 0            ; 0          ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; 7 (0)           ; 0 (0)      ; |fir_gen|lpm_mult:Mult48|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder                                              ; addcore     ; work         ;
;                   |a_csnbuffer:result_node|    ; 7 (7)       ; 0            ; 0          ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |fir_gen|lpm_mult:Mult48|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node                      ; a_csnbuffer ; work         ;
;             |lpm_add_sub:adder[1]|             ; 11 (0)      ; 0            ; 0          ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; 11 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult48|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                            ; lpm_add_sub ; work         ;
;                |addcore:adder|                 ; 11 (0)      ; 0            ; 0          ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; 11 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult48|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder                                              ; addcore     ; work         ;
;                   |a_csnbuffer:result_node|    ; 11 (11)     ; 0            ; 0          ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; 11 (11)         ; 0 (0)      ; |fir_gen|lpm_mult:Mult48|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node                      ; a_csnbuffer ; work         ;
;             |lpm_add_sub:adder[2]|             ; 11 (0)      ; 0            ; 0          ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; 11 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult48|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[2]                                                            ; lpm_add_sub ; work         ;
;                |addcore:adder|                 ; 11 (0)      ; 0            ; 0          ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; 11 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult48|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[2]|addcore:adder                                              ; addcore     ; work         ;
;                   |a_csnbuffer:result_node|    ; 11 (11)     ; 0            ; 0          ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; 11 (11)         ; 0 (0)      ; |fir_gen|lpm_mult:Mult48|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[2]|addcore:adder|a_csnbuffer:result_node                      ; a_csnbuffer ; work         ;
;             |mpar_add:sub_par_add|             ; 7 (0)       ; 0            ; 0          ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; 7 (0)           ; 0 (0)      ; |fir_gen|lpm_mult:Mult48|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                            ; mpar_add    ; work         ;
;                |lpm_add_sub:adder[0]|          ; 7 (0)       ; 0            ; 0          ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; 7 (0)           ; 0 (0)      ; |fir_gen|lpm_mult:Mult48|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                       ; lpm_add_sub ; work         ;
;                   |addcore:adder|              ; 7 (0)       ; 0            ; 0          ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; 7 (0)           ; 0 (0)      ; |fir_gen|lpm_mult:Mult48|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder                         ; addcore     ; work         ;
;                      |a_csnbuffer:result_node| ; 7 (7)       ; 0            ; 0          ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |fir_gen|lpm_mult:Mult48|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node ; a_csnbuffer ; work         ;
;    |lpm_mult:Mult6|                            ; 53 (0)      ; 0            ; 0          ; 0    ; 0            ; 53 (0)       ; 0 (0)             ; 0 (0)            ; 40 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult6                                                                                                                     ; lpm_mult    ; work         ;
;       |multcore:mult_core|                     ; 53 (13)     ; 0            ; 0          ; 0    ; 0            ; 53 (13)      ; 0 (0)             ; 0 (0)            ; 40 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult6|multcore:mult_core                                                                                                  ; multcore    ; work         ;
;          |mpar_add:padder|                     ; 40 (0)      ; 0            ; 0          ; 0    ; 0            ; 40 (0)       ; 0 (0)             ; 0 (0)            ; 40 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult6|multcore:mult_core|mpar_add:padder                                                                                  ; mpar_add    ; work         ;
;             |lpm_add_sub:adder[0]|             ; 8 (0)       ; 0            ; 0          ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 8 (0)           ; 0 (0)      ; |fir_gen|lpm_mult:Mult6|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                             ; lpm_add_sub ; work         ;
;                |addcore:adder|                 ; 8 (0)       ; 0            ; 0          ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 8 (0)           ; 0 (0)      ; |fir_gen|lpm_mult:Mult6|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder                                               ; addcore     ; work         ;
;                   |a_csnbuffer:result_node|    ; 8 (8)       ; 0            ; 0          ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 8 (8)           ; 0 (0)      ; |fir_gen|lpm_mult:Mult6|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node                       ; a_csnbuffer ; work         ;
;             |lpm_add_sub:adder[1]|             ; 12 (0)      ; 0            ; 0          ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; 12 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult6|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                             ; lpm_add_sub ; work         ;
;                |addcore:adder|                 ; 12 (0)      ; 0            ; 0          ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; 12 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult6|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder                                               ; addcore     ; work         ;
;                   |a_csnbuffer:result_node|    ; 12 (12)     ; 0            ; 0          ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; 12 (12)         ; 0 (0)      ; |fir_gen|lpm_mult:Mult6|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node                       ; a_csnbuffer ; work         ;
;             |lpm_add_sub:adder[2]|             ; 12 (0)      ; 0            ; 0          ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; 12 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult6|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[2]                                                             ; lpm_add_sub ; work         ;
;                |addcore:adder|                 ; 12 (0)      ; 0            ; 0          ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; 12 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult6|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[2]|addcore:adder                                               ; addcore     ; work         ;
;                   |a_csnbuffer:result_node|    ; 12 (12)     ; 0            ; 0          ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; 12 (12)         ; 0 (0)      ; |fir_gen|lpm_mult:Mult6|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[2]|addcore:adder|a_csnbuffer:result_node                       ; a_csnbuffer ; work         ;
;             |mpar_add:sub_par_add|             ; 8 (0)       ; 0            ; 0          ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 8 (0)           ; 0 (0)      ; |fir_gen|lpm_mult:Mult6|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                             ; mpar_add    ; work         ;
;                |lpm_add_sub:adder[0]|          ; 8 (0)       ; 0            ; 0          ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 8 (0)           ; 0 (0)      ; |fir_gen|lpm_mult:Mult6|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                        ; lpm_add_sub ; work         ;
;                   |addcore:adder|              ; 8 (0)       ; 0            ; 0          ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 8 (0)           ; 0 (0)      ; |fir_gen|lpm_mult:Mult6|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder                          ; addcore     ; work         ;
;                      |a_csnbuffer:result_node| ; 8 (8)       ; 0            ; 0          ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 8 (8)           ; 0 (0)      ; |fir_gen|lpm_mult:Mult6|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node  ; a_csnbuffer ; work         ;
;    |lpm_mult:Mult7|                            ; 48 (0)      ; 0            ; 0          ; 0    ; 0            ; 48 (0)       ; 0 (0)             ; 0 (0)            ; 40 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult7                                                                                                                     ; lpm_mult    ; work         ;
;       |multcore:mult_core|                     ; 48 (8)      ; 0            ; 0          ; 0    ; 0            ; 48 (8)       ; 0 (0)             ; 0 (0)            ; 40 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult7|multcore:mult_core                                                                                                  ; multcore    ; work         ;
;          |mpar_add:padder|                     ; 40 (0)      ; 0            ; 0          ; 0    ; 0            ; 40 (0)       ; 0 (0)             ; 0 (0)            ; 40 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder                                                                                  ; mpar_add    ; work         ;
;             |lpm_add_sub:adder[0]|             ; 8 (0)       ; 0            ; 0          ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 8 (0)           ; 0 (0)      ; |fir_gen|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                             ; lpm_add_sub ; work         ;
;                |addcore:adder|                 ; 8 (0)       ; 0            ; 0          ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 8 (0)           ; 0 (0)      ; |fir_gen|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder                                               ; addcore     ; work         ;
;                   |a_csnbuffer:result_node|    ; 8 (8)       ; 0            ; 0          ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 8 (8)           ; 0 (0)      ; |fir_gen|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node                       ; a_csnbuffer ; work         ;
;             |lpm_add_sub:adder[1]|             ; 12 (0)      ; 0            ; 0          ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; 12 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                             ; lpm_add_sub ; work         ;
;                |addcore:adder|                 ; 12 (0)      ; 0            ; 0          ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; 12 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder                                               ; addcore     ; work         ;
;                   |a_csnbuffer:result_node|    ; 12 (12)     ; 0            ; 0          ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; 12 (12)         ; 0 (0)      ; |fir_gen|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node                       ; a_csnbuffer ; work         ;
;             |lpm_add_sub:adder[2]|             ; 12 (0)      ; 0            ; 0          ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; 12 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[2]                                                             ; lpm_add_sub ; work         ;
;                |addcore:adder|                 ; 12 (0)      ; 0            ; 0          ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; 12 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[2]|addcore:adder                                               ; addcore     ; work         ;
;                   |a_csnbuffer:result_node|    ; 12 (12)     ; 0            ; 0          ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; 12 (12)         ; 0 (0)      ; |fir_gen|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[2]|addcore:adder|a_csnbuffer:result_node                       ; a_csnbuffer ; work         ;
;             |mpar_add:sub_par_add|             ; 8 (0)       ; 0            ; 0          ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 8 (0)           ; 0 (0)      ; |fir_gen|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                             ; mpar_add    ; work         ;
;                |lpm_add_sub:adder[0]|          ; 8 (0)       ; 0            ; 0          ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 8 (0)           ; 0 (0)      ; |fir_gen|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                        ; lpm_add_sub ; work         ;
;                   |addcore:adder|              ; 8 (0)       ; 0            ; 0          ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 8 (0)           ; 0 (0)      ; |fir_gen|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder                          ; addcore     ; work         ;
;                      |a_csnbuffer:result_node| ; 8 (8)       ; 0            ; 0          ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 8 (8)           ; 0 (0)      ; |fir_gen|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node  ; a_csnbuffer ; work         ;
;    |lpm_mult:Mult8|                            ; 62 (0)      ; 0            ; 0          ; 0    ; 0            ; 62 (0)       ; 0 (0)             ; 0 (0)            ; 44 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult8                                                                                                                     ; lpm_mult    ; work         ;
;       |multcore:mult_core|                     ; 62 (18)     ; 0            ; 0          ; 0    ; 0            ; 62 (18)      ; 0 (0)             ; 0 (0)            ; 44 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult8|multcore:mult_core                                                                                                  ; multcore    ; work         ;
;          |mpar_add:padder|                     ; 44 (0)      ; 0            ; 0          ; 0    ; 0            ; 44 (0)       ; 0 (0)             ; 0 (0)            ; 44 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult8|multcore:mult_core|mpar_add:padder                                                                                  ; mpar_add    ; work         ;
;             |lpm_add_sub:adder[0]|             ; 9 (0)       ; 0            ; 0          ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 9 (0)           ; 0 (0)      ; |fir_gen|lpm_mult:Mult8|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                             ; lpm_add_sub ; work         ;
;                |addcore:adder|                 ; 9 (0)       ; 0            ; 0          ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 9 (0)           ; 0 (0)      ; |fir_gen|lpm_mult:Mult8|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder                                               ; addcore     ; work         ;
;                   |a_csnbuffer:result_node|    ; 9 (9)       ; 0            ; 0          ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; 9 (9)           ; 0 (0)      ; |fir_gen|lpm_mult:Mult8|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node                       ; a_csnbuffer ; work         ;
;             |lpm_add_sub:adder[1]|             ; 13 (0)      ; 0            ; 0          ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; 13 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult8|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                             ; lpm_add_sub ; work         ;
;                |addcore:adder|                 ; 13 (0)      ; 0            ; 0          ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; 13 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult8|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder                                               ; addcore     ; work         ;
;                   |a_csnbuffer:result_node|    ; 13 (13)     ; 0            ; 0          ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; 13 (13)         ; 0 (0)      ; |fir_gen|lpm_mult:Mult8|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node                       ; a_csnbuffer ; work         ;
;             |lpm_add_sub:adder[2]|             ; 13 (0)      ; 0            ; 0          ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; 13 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult8|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[2]                                                             ; lpm_add_sub ; work         ;
;                |addcore:adder|                 ; 13 (0)      ; 0            ; 0          ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; 13 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult8|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[2]|addcore:adder                                               ; addcore     ; work         ;
;                   |a_csnbuffer:result_node|    ; 13 (13)     ; 0            ; 0          ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; 13 (13)         ; 0 (0)      ; |fir_gen|lpm_mult:Mult8|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[2]|addcore:adder|a_csnbuffer:result_node                       ; a_csnbuffer ; work         ;
;             |mpar_add:sub_par_add|             ; 9 (0)       ; 0            ; 0          ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 9 (0)           ; 0 (0)      ; |fir_gen|lpm_mult:Mult8|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                             ; mpar_add    ; work         ;
;                |lpm_add_sub:adder[0]|          ; 9 (0)       ; 0            ; 0          ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 9 (0)           ; 0 (0)      ; |fir_gen|lpm_mult:Mult8|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                        ; lpm_add_sub ; work         ;
;                   |addcore:adder|              ; 9 (0)       ; 0            ; 0          ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 9 (0)           ; 0 (0)      ; |fir_gen|lpm_mult:Mult8|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder                          ; addcore     ; work         ;
;                      |a_csnbuffer:result_node| ; 9 (9)       ; 0            ; 0          ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; 9 (9)           ; 0 (0)      ; |fir_gen|lpm_mult:Mult8|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node  ; a_csnbuffer ; work         ;
;    |lpm_mult:Mult9|                            ; 76 (0)      ; 0            ; 0          ; 0    ; 0            ; 76 (0)       ; 0 (0)             ; 0 (0)            ; 44 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult9                                                                                                                     ; lpm_mult    ; work         ;
;       |multcore:mult_core|                     ; 76 (32)     ; 0            ; 0          ; 0    ; 0            ; 76 (32)      ; 0 (0)             ; 0 (0)            ; 44 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult9|multcore:mult_core                                                                                                  ; multcore    ; work         ;
;          |mpar_add:padder|                     ; 44 (0)      ; 0            ; 0          ; 0    ; 0            ; 44 (0)       ; 0 (0)             ; 0 (0)            ; 44 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult9|multcore:mult_core|mpar_add:padder                                                                                  ; mpar_add    ; work         ;
;             |lpm_add_sub:adder[0]|             ; 9 (0)       ; 0            ; 0          ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 9 (0)           ; 0 (0)      ; |fir_gen|lpm_mult:Mult9|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                             ; lpm_add_sub ; work         ;
;                |addcore:adder|                 ; 9 (0)       ; 0            ; 0          ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 9 (0)           ; 0 (0)      ; |fir_gen|lpm_mult:Mult9|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder                                               ; addcore     ; work         ;
;                   |a_csnbuffer:result_node|    ; 9 (9)       ; 0            ; 0          ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; 9 (9)           ; 0 (0)      ; |fir_gen|lpm_mult:Mult9|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node                       ; a_csnbuffer ; work         ;
;             |lpm_add_sub:adder[1]|             ; 13 (0)      ; 0            ; 0          ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; 13 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult9|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                             ; lpm_add_sub ; work         ;
;                |addcore:adder|                 ; 13 (0)      ; 0            ; 0          ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; 13 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult9|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder                                               ; addcore     ; work         ;
;                   |a_csnbuffer:result_node|    ; 13 (13)     ; 0            ; 0          ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; 13 (13)         ; 0 (0)      ; |fir_gen|lpm_mult:Mult9|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node                       ; a_csnbuffer ; work         ;
;             |lpm_add_sub:adder[2]|             ; 13 (0)      ; 0            ; 0          ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; 13 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult9|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[2]                                                             ; lpm_add_sub ; work         ;
;                |addcore:adder|                 ; 13 (0)      ; 0            ; 0          ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; 13 (0)          ; 0 (0)      ; |fir_gen|lpm_mult:Mult9|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[2]|addcore:adder                                               ; addcore     ; work         ;
;                   |a_csnbuffer:result_node|    ; 13 (13)     ; 0            ; 0          ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; 13 (13)         ; 0 (0)      ; |fir_gen|lpm_mult:Mult9|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[2]|addcore:adder|a_csnbuffer:result_node                       ; a_csnbuffer ; work         ;
;             |mpar_add:sub_par_add|             ; 9 (0)       ; 0            ; 0          ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 9 (0)           ; 0 (0)      ; |fir_gen|lpm_mult:Mult9|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                             ; mpar_add    ; work         ;
;                |lpm_add_sub:adder[0]|          ; 9 (0)       ; 0            ; 0          ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 9 (0)           ; 0 (0)      ; |fir_gen|lpm_mult:Mult9|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                        ; lpm_add_sub ; work         ;
;                   |addcore:adder|              ; 9 (0)       ; 0            ; 0          ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 9 (0)           ; 0 (0)      ; |fir_gen|lpm_mult:Mult9|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder                          ; addcore     ; work         ;
;                      |a_csnbuffer:result_node| ; 9 (9)       ; 0            ; 0          ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; 9 (9)           ; 0 (0)      ; |fir_gen|lpm_mult:Mult9|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node  ; a_csnbuffer ; work         ;
+------------------------------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------+-------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------+
; Delay Chain Summary                   ;
+------------+----------+---------------+
; Name       ; Pin Type ; Pad to Core 0 ;
+------------+----------+---------------+
; enable     ; Input    ; 0             ;
; data_o[0]  ; Output   ; --            ;
; data_o[1]  ; Output   ; --            ;
; data_o[2]  ; Output   ; --            ;
; data_o[3]  ; Output   ; --            ;
; data_o[4]  ; Output   ; --            ;
; data_o[5]  ; Output   ; --            ;
; data_o[6]  ; Output   ; --            ;
; data_o[7]  ; Output   ; --            ;
; data_o[8]  ; Output   ; --            ;
; data_o[9]  ; Output   ; --            ;
; data_o[10] ; Output   ; --            ;
; data_o[11] ; Output   ; --            ;
; data_o[12] ; Output   ; --            ;
; data_o[13] ; Output   ; --            ;
; data_o[14] ; Output   ; --            ;
; data_o[15] ; Output   ; --            ;
; data_o[16] ; Output   ; --            ;
; data_o[17] ; Output   ; --            ;
; data_o[18] ; Output   ; --            ;
; data_o[19] ; Output   ; --            ;
; data_o[20] ; Output   ; --            ;
; data_o[21] ; Output   ; --            ;
; data_o[22] ; Output   ; --            ;
; data_o[23] ; Output   ; --            ;
; reset      ; Input    ; 0             ;
; clk        ; Input    ; 0             ;
; data_i[15] ; Input    ; 0             ;
; data_i[16] ; Input    ; 0             ;
; data_i[17] ; Input    ; 0             ;
; data_i[18] ; Input    ; 0             ;
; data_i[19] ; Input    ; 0             ;
; data_i[20] ; Input    ; 0             ;
; data_i[21] ; Input    ; 0             ;
; data_i[22] ; Input    ; 0             ;
; data_i[23] ; Input    ; 0             ;
; data_i[13] ; Input    ; 0             ;
; data_i[14] ; Input    ; 0             ;
; data_i[12] ; Input    ; 0             ;
; data_i[11] ; Input    ; 0             ;
; data_i[10] ; Input    ; 0             ;
; data_i[9]  ; Input    ; 0             ;
; data_i[7]  ; Input    ; 0             ;
; data_i[6]  ; Input    ; 0             ;
; data_i[8]  ; Input    ; 0             ;
; data_i[5]  ; Input    ; 0             ;
; data_i[4]  ; Input    ; 0             ;
; data_i[3]  ; Input    ; 0             ;
; data_i[2]  ; Input    ; 0             ;
; data_i[1]  ; Input    ; 0             ;
; data_i[0]  ; Input    ; 0             ;
+------------+----------+---------------+


+-----------------------------------------------------------------------------------------------+
; Control Signals                                                                               ;
+-------+------------+---------+-------------+--------+----------------------+------------------+
; Name  ; Location   ; Fan-Out ; Usage       ; Global ; Global Resource Used ; Global Line Name ;
+-------+------------+---------+-------------+--------+----------------------+------------------+
; clk   ; Unassigned ; 3125    ; Clock       ; yes    ; Global Clock         ; Not Available    ;
; reset ; Unassigned ; 3125    ; Sync. clear ; no     ; --                   ; --               ;
+-------+------------+---------+-------------+--------+----------------------+------------------+


+-----------------------------------------------------------------------+
; Global & Other Fast Signals                                           ;
+------+------------+---------+----------------------+------------------+
; Name ; Location   ; Fan-Out ; Global Resource Used ; Global Line Name ;
+------+------------+---------+----------------------+------------------+
; clk  ; Unassigned ; 3125    ; Global Clock         ; Not Available    ;
+------+------------+---------+----------------------+------------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+-------+-------------------------+
; Name  ; Fan-Out                 ;
+-------+-------------------------+
; reset ; 3125                    ;
+-------+-------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Passive Serial           ;
; Reserve all unused pins                      ; As output driving ground ;
+----------------------------------------------+--------------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 12 of the 12 processors detected
Info (119006): Selected device 5M570ZF256C5 for design "Filtros"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device 5M570ZF256I5 is compatible
    Info (176445): Device 5M1270ZF256C5 is compatible
    Info (176445): Device 5M1270ZF256I5 is compatible
    Info (176445): Device 5M2210ZF256C5 is compatible
    Info (176445): Device 5M2210ZF256I5 is compatible
Critical Warning (169085): No exact pin location assignment(s) for 51 pins of 51 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Filtros.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332128): Timing requirements not specified -- optimizing circuit to achieve the following default global requirements
    Info (332127): Assuming a default timing requirement
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):    1.000          clk
Info (186079): Completed User Assigned Global Signals Promotion Operation
Info (186215): Automatically promoted signal "clk" to use Global clock in PIN H5 File: C:/Users/LEO/OneDrive/Asignaturas/semestre9/DEP/filtrosfir2/fir_gen.vhd Line: 13
Info (186079): Completed Auto Global Promotion Operation
Info (176234): Starting register packing
Info (186468): Started processing fast register assignments
Info (186469): Finished processing fast register assignments
Info (176235): Finished register packing
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 50 (unused VREF, 3.3V VCCIO, 26 input, 24 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  77 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  81 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Error (170011): Design contains 4805 blocks of type logic cell.  However, the device contains only 570 blocks.
Warning (14714): The Fitter is having difficulty fitting the design.  Try increasing the "Auto Packed Register" setting under "Advanced Fitter Settings" to minimize area.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (11888): Total time spent on timing analysis during the Fitter is 0.10 seconds.
Error (171000): Can't fit design in device
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file C:/Users/LEO/OneDrive/Asignaturas/semestre9/DEP/filtrosfir2/output_files/Filtros.fit.smsg
Error: Quartus Prime Fitter was unsuccessful. 2 errors, 6 warnings
    Error: Peak virtual memory: 5693 megabytes
    Error: Processing ended: Tue Apr 02 16:07:08 2024
    Error: Elapsed time: 00:00:06
    Error: Total CPU time (on all processors): 00:00:04


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/LEO/OneDrive/Asignaturas/semestre9/DEP/filtrosfir2/output_files/Filtros.fit.smsg.


