# week9
## RISC-V 的由來
* RISC-V 開放指令集處理器是加州大學柏克萊分校的 Krste Asanović 教授在 2010年開始的一個專案
* 後來計算機結構教科書的著名作者 David Patterson 也加入了此一計畫。
## RISC-V 的特色
* 精簡
* 良好的效能
* 採用開放原始碼
* 技術資源相當豐富
## RISC-V 處理器的架構
* 內含 32 個整數暫存器 (x0-x31)，若掛上浮點運算單元，則會再多出 32 個浮點暫存器 (f0-f31)

![image](https://user-images.githubusercontent.com/62127656/149353393-394877b8-7148-4ebf-a7d3-d63df1ebcab0.png)

* 還有一個重要暫存器沒有被列入上表，那就是 PC (Program Counter) ， RISC-V 的 PC 不屬於 x0-x31 ，而是一個獨立的暫存器，一般指令無法存取，想要讀取 PC 得用 auipc 這樣的特殊指令。

* 除了這些基本暫存器之外，RISC-V 還定義一群控制暫存器 CSR (Control Status Registers)，以下是已經固定下來的 CSR 暫存器。

![image](https://user-images.githubusercontent.com/62127656/149353975-5cf87796-3195-4478-a053-f9cef5cee446.png)
>這類暫存器的預留上限為 4096 個，還有很多沒被分配，目前只用了一部分！

## RISC-V 指令集

* RV32I：基础整数指令集 (固定不變了)
* RV32M：乘法和除法
* RV32F：單精度浮点操作（和 RV32D:雙精度浮點操作）
* RV32A：原子操作
* RV32C：可选的压缩扩展 (對應 32 位元的 RV32G)
* RV32B：基本擴展。
* RV32V：向量扩展（SIMD）指令
* RV64G：RISC-V 的 64 位地址版本。

## RISC-V 指令格式
![image](https://user-images.githubusercontent.com/62127656/149355278-bedbe617-a00d-45db-bcd9-207fcb0977d0.png)

## 壓縮指令集
* 為了讓 RISC-V 處理器具有商業競爭力，所以指令集支援了壓縮模式 RV32C，其中很多指令都可以被壓縮表達為 16 位元模式，只要最低的兩個位元 aa 不是 11，哪麼就是壓縮的 16 位元指令。

![image](https://user-images.githubusercontent.com/62127656/149355411-5562f999-34f6-4741-9f65-ad00f5440a2a.png)

## 參考資料
[從 RISC-V 處理器到 UNIX 作業系統, 作者:陳鍾誠](https://github.com/riscv2os/riscv2os/wiki)
