TimeQuest Timing Analyzer report for Ram32x32
Sat Apr 24 20:17:33 2021
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLK'
 12. Slow Model Hold: 'CLK'
 13. Slow Model Minimum Pulse Width: 'ENABLE'
 14. Slow Model Minimum Pulse Width: 'CLK'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Propagation Delay
 20. Minimum Propagation Delay
 21. Output Enable Times
 22. Minimum Output Enable Times
 23. Output Disable Times
 24. Minimum Output Disable Times
 25. Fast Model Setup Summary
 26. Fast Model Hold Summary
 27. Fast Model Recovery Summary
 28. Fast Model Removal Summary
 29. Fast Model Minimum Pulse Width Summary
 30. Fast Model Setup: 'CLK'
 31. Fast Model Hold: 'CLK'
 32. Fast Model Minimum Pulse Width: 'ENABLE'
 33. Fast Model Minimum Pulse Width: 'CLK'
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Propagation Delay
 39. Minimum Propagation Delay
 40. Output Enable Times
 41. Minimum Output Enable Times
 42. Output Disable Times
 43. Minimum Output Disable Times
 44. Multicorner Timing Analysis Summary
 45. Setup Times
 46. Hold Times
 47. Clock to Output Times
 48. Minimum Clock to Output Times
 49. Progagation Delay
 50. Minimum Progagation Delay
 51. Setup Transfers
 52. Hold Transfers
 53. Report TCCS
 54. Report RSKM
 55. Unconstrained Paths
 56. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Ram32x32                                                          ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                             ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets    ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK }    ;
; ENABLE     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ENABLE } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                   ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 544.37 MHz ; 450.05 MHz      ; CLK        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLK   ; -0.837 ; -4.926        ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLK   ; 0.391 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+--------+--------+----------------------+
; Clock  ; Slack  ; End Point TNS        ;
+--------+--------+----------------------+
; ENABLE ; -2.128 ; -6356.472            ;
; CLK    ; -1.222 ; -10.222              ;
+--------+--------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLK'                                                                                                  ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -0.837 ; block2:inst1|inst27 ; block2:inst1|inst29 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.873      ;
; -0.776 ; block2:inst|inst25  ; block2:inst|inst27  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.812      ;
; -0.775 ; block2:inst|inst25  ; block2:inst|inst29  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.811      ;
; -0.700 ; block2:inst1|inst21 ; block2:inst1|inst27 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.736      ;
; -0.696 ; ENABLE              ; block2:inst1|inst27 ; ENABLE       ; CLK         ; 0.500        ; 2.541      ; 3.773      ;
; -0.695 ; block2:inst1|inst21 ; block2:inst1|inst29 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.731      ;
; -0.691 ; ENABLE              ; block2:inst1|inst29 ; ENABLE       ; CLK         ; 0.500        ; 2.541      ; 3.768      ;
; -0.527 ; block2:inst1|inst23 ; block2:inst1|inst27 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.563      ;
; -0.522 ; block2:inst1|inst23 ; block2:inst1|inst29 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.558      ;
; -0.485 ; ENABLE              ; block2:inst|inst29  ; ENABLE       ; CLK         ; 0.500        ; 2.541      ; 3.562      ;
; -0.472 ; ENABLE              ; block2:inst|inst27  ; ENABLE       ; CLK         ; 0.500        ; 2.541      ; 3.549      ;
; -0.464 ; block2:inst|inst27  ; block2:inst|inst29  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.500      ;
; -0.431 ; block2:inst1|inst23 ; block2:inst1|inst23 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.467      ;
; -0.427 ; block2:inst1|inst21 ; block2:inst1|inst25 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.463      ;
; -0.423 ; block2:inst|inst23  ; block2:inst|inst23  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.459      ;
; -0.423 ; ENABLE              ; block2:inst1|inst25 ; ENABLE       ; CLK         ; 0.500        ; 2.541      ; 3.500      ;
; -0.412 ; block2:inst1|inst21 ; block2:inst|inst29  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.448      ;
; -0.410 ; block2:inst1|inst21 ; block2:inst|inst25  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.446      ;
; -0.410 ; block2:inst1|inst21 ; block2:inst|inst27  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.446      ;
; -0.408 ; ENABLE              ; block2:inst|inst25  ; ENABLE       ; CLK         ; 0.500        ; 2.541      ; 3.485      ;
; -0.344 ; block2:inst1|inst25 ; block2:inst1|inst29 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.380      ;
; -0.341 ; block2:inst1|inst25 ; block2:inst1|inst27 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.377      ;
; -0.330 ; block2:inst1|inst21 ; block2:inst1|inst23 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.366      ;
; -0.321 ; block2:inst1|inst21 ; block2:inst|inst23  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.357      ;
; -0.278 ; ENABLE              ; block2:inst1|inst23 ; ENABLE       ; CLK         ; 0.500        ; 2.541      ; 3.355      ;
; -0.259 ; ENABLE              ; block2:inst|inst23  ; ENABLE       ; CLK         ; 0.500        ; 2.541      ; 3.336      ;
; -0.254 ; block2:inst1|inst23 ; block2:inst1|inst25 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.290      ;
; -0.243 ; block2:inst|inst23  ; block2:inst|inst29  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.279      ;
; -0.241 ; block2:inst|inst23  ; block2:inst|inst25  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.277      ;
; -0.241 ; block2:inst|inst23  ; block2:inst|inst27  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.277      ;
; -0.196 ; ENABLE              ; block2:inst1|inst27 ; ENABLE       ; CLK         ; 1.000        ; 2.541      ; 3.773      ;
; -0.191 ; ENABLE              ; block2:inst1|inst29 ; ENABLE       ; CLK         ; 1.000        ; 2.541      ; 3.768      ;
; -0.147 ; ENABLE              ; block2:inst1|inst21 ; ENABLE       ; CLK         ; 0.500        ; 2.541      ; 3.224      ;
; 0.015  ; ENABLE              ; block2:inst|inst29  ; ENABLE       ; CLK         ; 1.000        ; 2.541      ; 3.562      ;
; 0.028  ; ENABLE              ; block2:inst|inst27  ; ENABLE       ; CLK         ; 1.000        ; 2.541      ; 3.549      ;
; 0.077  ; ENABLE              ; block2:inst1|inst25 ; ENABLE       ; CLK         ; 1.000        ; 2.541      ; 3.500      ;
; 0.092  ; ENABLE              ; block2:inst|inst25  ; ENABLE       ; CLK         ; 1.000        ; 2.541      ; 3.485      ;
; 0.222  ; ENABLE              ; block2:inst1|inst23 ; ENABLE       ; CLK         ; 1.000        ; 2.541      ; 3.355      ;
; 0.241  ; ENABLE              ; block2:inst|inst23  ; ENABLE       ; CLK         ; 1.000        ; 2.541      ; 3.336      ;
; 0.353  ; ENABLE              ; block2:inst1|inst21 ; ENABLE       ; CLK         ; 1.000        ; 2.541      ; 3.224      ;
; 0.379  ; block2:inst1|inst21 ; block2:inst1|inst21 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; block2:inst1|inst29 ; block2:inst1|inst29 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; block2:inst|inst27  ; block2:inst|inst27  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; block2:inst|inst29  ; block2:inst|inst29  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; block2:inst1|inst27 ; block2:inst1|inst27 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; block2:inst1|inst25 ; block2:inst1|inst25 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; block2:inst|inst25  ; block2:inst|inst25  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 0.657      ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLK'                                                                                                  ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; block2:inst1|inst21 ; block2:inst1|inst21 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; block2:inst|inst25  ; block2:inst|inst25  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; block2:inst|inst27  ; block2:inst|inst27  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; block2:inst|inst29  ; block2:inst|inst29  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; block2:inst1|inst25 ; block2:inst1|inst25 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; block2:inst1|inst27 ; block2:inst1|inst27 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; block2:inst1|inst29 ; block2:inst1|inst29 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.417 ; ENABLE              ; block2:inst1|inst21 ; ENABLE       ; CLK         ; 0.000        ; 2.541      ; 3.224      ;
; 0.529 ; ENABLE              ; block2:inst|inst23  ; ENABLE       ; CLK         ; 0.000        ; 2.541      ; 3.336      ;
; 0.548 ; ENABLE              ; block2:inst1|inst23 ; ENABLE       ; CLK         ; 0.000        ; 2.541      ; 3.355      ;
; 0.631 ; ENABLE              ; block2:inst1|inst27 ; ENABLE       ; CLK         ; 0.000        ; 2.541      ; 3.438      ;
; 0.634 ; ENABLE              ; block2:inst1|inst29 ; ENABLE       ; CLK         ; 0.000        ; 2.541      ; 3.441      ;
; 0.678 ; ENABLE              ; block2:inst|inst25  ; ENABLE       ; CLK         ; 0.000        ; 2.541      ; 3.485      ;
; 0.678 ; ENABLE              ; block2:inst|inst27  ; ENABLE       ; CLK         ; 0.000        ; 2.541      ; 3.485      ;
; 0.680 ; ENABLE              ; block2:inst|inst29  ; ENABLE       ; CLK         ; 0.000        ; 2.541      ; 3.487      ;
; 0.693 ; ENABLE              ; block2:inst1|inst25 ; ENABLE       ; CLK         ; 0.000        ; 2.541      ; 3.500      ;
; 0.917 ; ENABLE              ; block2:inst1|inst21 ; ENABLE       ; CLK         ; -0.500       ; 2.541      ; 3.224      ;
; 1.011 ; block2:inst|inst23  ; block2:inst|inst25  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.277      ;
; 1.011 ; block2:inst|inst23  ; block2:inst|inst27  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.277      ;
; 1.013 ; block2:inst|inst23  ; block2:inst|inst29  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.279      ;
; 1.024 ; block2:inst1|inst23 ; block2:inst1|inst25 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.290      ;
; 1.029 ; ENABLE              ; block2:inst|inst23  ; ENABLE       ; CLK         ; -0.500       ; 2.541      ; 3.336      ;
; 1.048 ; ENABLE              ; block2:inst1|inst23 ; ENABLE       ; CLK         ; -0.500       ; 2.541      ; 3.355      ;
; 1.091 ; block2:inst1|inst21 ; block2:inst|inst23  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.357      ;
; 1.100 ; block2:inst1|inst21 ; block2:inst1|inst23 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.366      ;
; 1.111 ; block2:inst1|inst25 ; block2:inst1|inst27 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.377      ;
; 1.114 ; block2:inst1|inst25 ; block2:inst1|inst29 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.380      ;
; 1.131 ; ENABLE              ; block2:inst1|inst27 ; ENABLE       ; CLK         ; -0.500       ; 2.541      ; 3.438      ;
; 1.134 ; ENABLE              ; block2:inst1|inst29 ; ENABLE       ; CLK         ; -0.500       ; 2.541      ; 3.441      ;
; 1.178 ; ENABLE              ; block2:inst|inst25  ; ENABLE       ; CLK         ; -0.500       ; 2.541      ; 3.485      ;
; 1.178 ; ENABLE              ; block2:inst|inst27  ; ENABLE       ; CLK         ; -0.500       ; 2.541      ; 3.485      ;
; 1.180 ; block2:inst1|inst21 ; block2:inst|inst25  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.446      ;
; 1.180 ; block2:inst1|inst21 ; block2:inst|inst27  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.446      ;
; 1.180 ; ENABLE              ; block2:inst|inst29  ; ENABLE       ; CLK         ; -0.500       ; 2.541      ; 3.487      ;
; 1.182 ; block2:inst1|inst21 ; block2:inst|inst29  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.448      ;
; 1.193 ; block2:inst|inst23  ; block2:inst|inst23  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.459      ;
; 1.193 ; ENABLE              ; block2:inst1|inst25 ; ENABLE       ; CLK         ; -0.500       ; 2.541      ; 3.500      ;
; 1.197 ; block2:inst1|inst21 ; block2:inst1|inst25 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.463      ;
; 1.201 ; block2:inst1|inst23 ; block2:inst1|inst23 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.467      ;
; 1.234 ; block2:inst|inst27  ; block2:inst|inst29  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.500      ;
; 1.292 ; block2:inst1|inst23 ; block2:inst1|inst29 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.558      ;
; 1.297 ; block2:inst1|inst23 ; block2:inst1|inst27 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.563      ;
; 1.465 ; block2:inst1|inst21 ; block2:inst1|inst29 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.731      ;
; 1.470 ; block2:inst1|inst21 ; block2:inst1|inst27 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.736      ;
; 1.545 ; block2:inst|inst25  ; block2:inst|inst29  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.811      ;
; 1.546 ; block2:inst|inst25  ; block2:inst|inst27  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.812      ;
; 1.607 ; block2:inst1|inst27 ; block2:inst1|inst29 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.873      ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'ENABLE'                                                                                                                                                                                        ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                                                        ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------+
; -2.128 ; -2.128       ; 0.000          ; High Pulse Width ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst|16BIT_RAMCELL:inst1|4BIT_RAMCELL:inst1|RamCell:inst1|inst1 ;
; -2.128 ; -2.128       ; 0.000          ; Low Pulse Width  ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst|16BIT_RAMCELL:inst1|4BIT_RAMCELL:inst1|RamCell:inst1|inst1 ;
; -2.128 ; -2.128       ; 0.000          ; High Pulse Width ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst|16BIT_RAMCELL:inst1|4BIT_RAMCELL:inst1|RamCell:inst2|inst1 ;
; -2.128 ; -2.128       ; 0.000          ; Low Pulse Width  ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst|16BIT_RAMCELL:inst1|4BIT_RAMCELL:inst1|RamCell:inst2|inst1 ;
; -2.128 ; -2.128       ; 0.000          ; High Pulse Width ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst|16BIT_RAMCELL:inst1|4BIT_RAMCELL:inst1|RamCell:inst3|inst1 ;
; -2.128 ; -2.128       ; 0.000          ; Low Pulse Width  ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst|16BIT_RAMCELL:inst1|4BIT_RAMCELL:inst1|RamCell:inst3|inst1 ;
; -2.128 ; -2.128       ; 0.000          ; High Pulse Width ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst|16BIT_RAMCELL:inst1|4BIT_RAMCELL:inst1|RamCell:inst|inst1  ;
; -2.128 ; -2.128       ; 0.000          ; Low Pulse Width  ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst|16BIT_RAMCELL:inst1|4BIT_RAMCELL:inst1|RamCell:inst|inst1  ;
; -2.128 ; -2.128       ; 0.000          ; High Pulse Width ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst|16BIT_RAMCELL:inst1|4BIT_RAMCELL:inst2|RamCell:inst1|inst1 ;
; -2.128 ; -2.128       ; 0.000          ; Low Pulse Width  ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst|16BIT_RAMCELL:inst1|4BIT_RAMCELL:inst2|RamCell:inst1|inst1 ;
; -2.128 ; -2.128       ; 0.000          ; High Pulse Width ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst|16BIT_RAMCELL:inst1|4BIT_RAMCELL:inst2|RamCell:inst2|inst1 ;
; -2.128 ; -2.128       ; 0.000          ; Low Pulse Width  ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst|16BIT_RAMCELL:inst1|4BIT_RAMCELL:inst2|RamCell:inst2|inst1 ;
; -2.128 ; -2.128       ; 0.000          ; High Pulse Width ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst|16BIT_RAMCELL:inst1|4BIT_RAMCELL:inst2|RamCell:inst3|inst1 ;
; -2.128 ; -2.128       ; 0.000          ; Low Pulse Width  ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst|16BIT_RAMCELL:inst1|4BIT_RAMCELL:inst2|RamCell:inst3|inst1 ;
; -2.128 ; -2.128       ; 0.000          ; High Pulse Width ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst|16BIT_RAMCELL:inst1|4BIT_RAMCELL:inst2|RamCell:inst|inst1  ;
; -2.128 ; -2.128       ; 0.000          ; Low Pulse Width  ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst|16BIT_RAMCELL:inst1|4BIT_RAMCELL:inst2|RamCell:inst|inst1  ;
; -2.128 ; -2.128       ; 0.000          ; High Pulse Width ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst|16BIT_RAMCELL:inst1|4BIT_RAMCELL:inst3|RamCell:inst1|inst1 ;
; -2.128 ; -2.128       ; 0.000          ; Low Pulse Width  ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst|16BIT_RAMCELL:inst1|4BIT_RAMCELL:inst3|RamCell:inst1|inst1 ;
; -2.128 ; -2.128       ; 0.000          ; High Pulse Width ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst|16BIT_RAMCELL:inst1|4BIT_RAMCELL:inst3|RamCell:inst2|inst1 ;
; -2.128 ; -2.128       ; 0.000          ; Low Pulse Width  ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst|16BIT_RAMCELL:inst1|4BIT_RAMCELL:inst3|RamCell:inst2|inst1 ;
; -2.128 ; -2.128       ; 0.000          ; High Pulse Width ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst|16BIT_RAMCELL:inst1|4BIT_RAMCELL:inst3|RamCell:inst3|inst1 ;
; -2.128 ; -2.128       ; 0.000          ; Low Pulse Width  ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst|16BIT_RAMCELL:inst1|4BIT_RAMCELL:inst3|RamCell:inst3|inst1 ;
; -2.128 ; -2.128       ; 0.000          ; High Pulse Width ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst|16BIT_RAMCELL:inst1|4BIT_RAMCELL:inst3|RamCell:inst|inst1  ;
; -2.128 ; -2.128       ; 0.000          ; Low Pulse Width  ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst|16BIT_RAMCELL:inst1|4BIT_RAMCELL:inst3|RamCell:inst|inst1  ;
; -2.128 ; -2.128       ; 0.000          ; High Pulse Width ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst|16BIT_RAMCELL:inst1|4BIT_RAMCELL:inst|RamCell:inst1|inst1  ;
; -2.128 ; -2.128       ; 0.000          ; Low Pulse Width  ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst|16BIT_RAMCELL:inst1|4BIT_RAMCELL:inst|RamCell:inst1|inst1  ;
; -2.128 ; -2.128       ; 0.000          ; High Pulse Width ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst|16BIT_RAMCELL:inst1|4BIT_RAMCELL:inst|RamCell:inst2|inst1  ;
; -2.128 ; -2.128       ; 0.000          ; Low Pulse Width  ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst|16BIT_RAMCELL:inst1|4BIT_RAMCELL:inst|RamCell:inst2|inst1  ;
; -2.128 ; -2.128       ; 0.000          ; High Pulse Width ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst|16BIT_RAMCELL:inst1|4BIT_RAMCELL:inst|RamCell:inst3|inst1  ;
; -2.128 ; -2.128       ; 0.000          ; Low Pulse Width  ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst|16BIT_RAMCELL:inst1|4BIT_RAMCELL:inst|RamCell:inst3|inst1  ;
; -2.128 ; -2.128       ; 0.000          ; High Pulse Width ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst|16BIT_RAMCELL:inst1|4BIT_RAMCELL:inst|RamCell:inst|inst1   ;
; -2.128 ; -2.128       ; 0.000          ; Low Pulse Width  ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst|16BIT_RAMCELL:inst1|4BIT_RAMCELL:inst|RamCell:inst|inst1   ;
; -2.128 ; -2.128       ; 0.000          ; High Pulse Width ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst|16BIT_RAMCELL:inst|4BIT_RAMCELL:inst1|RamCell:inst1|inst1  ;
; -2.128 ; -2.128       ; 0.000          ; Low Pulse Width  ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst|16BIT_RAMCELL:inst|4BIT_RAMCELL:inst1|RamCell:inst1|inst1  ;
; -2.128 ; -2.128       ; 0.000          ; High Pulse Width ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst|16BIT_RAMCELL:inst|4BIT_RAMCELL:inst1|RamCell:inst2|inst1  ;
; -2.128 ; -2.128       ; 0.000          ; Low Pulse Width  ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst|16BIT_RAMCELL:inst|4BIT_RAMCELL:inst1|RamCell:inst2|inst1  ;
; -2.128 ; -2.128       ; 0.000          ; High Pulse Width ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst|16BIT_RAMCELL:inst|4BIT_RAMCELL:inst1|RamCell:inst3|inst1  ;
; -2.128 ; -2.128       ; 0.000          ; Low Pulse Width  ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst|16BIT_RAMCELL:inst|4BIT_RAMCELL:inst1|RamCell:inst3|inst1  ;
; -2.128 ; -2.128       ; 0.000          ; High Pulse Width ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst|16BIT_RAMCELL:inst|4BIT_RAMCELL:inst1|RamCell:inst|inst1   ;
; -2.128 ; -2.128       ; 0.000          ; Low Pulse Width  ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst|16BIT_RAMCELL:inst|4BIT_RAMCELL:inst1|RamCell:inst|inst1   ;
; -2.128 ; -2.128       ; 0.000          ; High Pulse Width ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst|16BIT_RAMCELL:inst|4BIT_RAMCELL:inst2|RamCell:inst1|inst1  ;
; -2.128 ; -2.128       ; 0.000          ; Low Pulse Width  ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst|16BIT_RAMCELL:inst|4BIT_RAMCELL:inst2|RamCell:inst1|inst1  ;
; -2.128 ; -2.128       ; 0.000          ; High Pulse Width ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst|16BIT_RAMCELL:inst|4BIT_RAMCELL:inst2|RamCell:inst2|inst1  ;
; -2.128 ; -2.128       ; 0.000          ; Low Pulse Width  ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst|16BIT_RAMCELL:inst|4BIT_RAMCELL:inst2|RamCell:inst2|inst1  ;
; -2.128 ; -2.128       ; 0.000          ; High Pulse Width ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst|16BIT_RAMCELL:inst|4BIT_RAMCELL:inst2|RamCell:inst3|inst1  ;
; -2.128 ; -2.128       ; 0.000          ; Low Pulse Width  ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst|16BIT_RAMCELL:inst|4BIT_RAMCELL:inst2|RamCell:inst3|inst1  ;
; -2.128 ; -2.128       ; 0.000          ; High Pulse Width ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst|16BIT_RAMCELL:inst|4BIT_RAMCELL:inst2|RamCell:inst|inst1   ;
; -2.128 ; -2.128       ; 0.000          ; Low Pulse Width  ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst|16BIT_RAMCELL:inst|4BIT_RAMCELL:inst2|RamCell:inst|inst1   ;
; -2.128 ; -2.128       ; 0.000          ; High Pulse Width ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst|16BIT_RAMCELL:inst|4BIT_RAMCELL:inst3|RamCell:inst1|inst1  ;
; -2.128 ; -2.128       ; 0.000          ; Low Pulse Width  ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst|16BIT_RAMCELL:inst|4BIT_RAMCELL:inst3|RamCell:inst1|inst1  ;
; -2.128 ; -2.128       ; 0.000          ; High Pulse Width ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst|16BIT_RAMCELL:inst|4BIT_RAMCELL:inst3|RamCell:inst2|inst1  ;
; -2.128 ; -2.128       ; 0.000          ; Low Pulse Width  ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst|16BIT_RAMCELL:inst|4BIT_RAMCELL:inst3|RamCell:inst2|inst1  ;
; -2.128 ; -2.128       ; 0.000          ; High Pulse Width ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst|16BIT_RAMCELL:inst|4BIT_RAMCELL:inst3|RamCell:inst3|inst1  ;
; -2.128 ; -2.128       ; 0.000          ; Low Pulse Width  ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst|16BIT_RAMCELL:inst|4BIT_RAMCELL:inst3|RamCell:inst3|inst1  ;
; -2.128 ; -2.128       ; 0.000          ; High Pulse Width ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst|16BIT_RAMCELL:inst|4BIT_RAMCELL:inst3|RamCell:inst|inst1   ;
; -2.128 ; -2.128       ; 0.000          ; Low Pulse Width  ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst|16BIT_RAMCELL:inst|4BIT_RAMCELL:inst3|RamCell:inst|inst1   ;
; -2.128 ; -2.128       ; 0.000          ; High Pulse Width ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst|16BIT_RAMCELL:inst|4BIT_RAMCELL:inst|RamCell:inst1|inst1   ;
; -2.128 ; -2.128       ; 0.000          ; Low Pulse Width  ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst|16BIT_RAMCELL:inst|4BIT_RAMCELL:inst|RamCell:inst1|inst1   ;
; -2.128 ; -2.128       ; 0.000          ; High Pulse Width ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst|16BIT_RAMCELL:inst|4BIT_RAMCELL:inst|RamCell:inst2|inst1   ;
; -2.128 ; -2.128       ; 0.000          ; Low Pulse Width  ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst|16BIT_RAMCELL:inst|4BIT_RAMCELL:inst|RamCell:inst2|inst1   ;
; -2.128 ; -2.128       ; 0.000          ; High Pulse Width ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst|16BIT_RAMCELL:inst|4BIT_RAMCELL:inst|RamCell:inst3|inst1   ;
; -2.128 ; -2.128       ; 0.000          ; Low Pulse Width  ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst|16BIT_RAMCELL:inst|4BIT_RAMCELL:inst|RamCell:inst3|inst1   ;
; -2.128 ; -2.128       ; 0.000          ; High Pulse Width ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst|16BIT_RAMCELL:inst|4BIT_RAMCELL:inst|RamCell:inst|inst1    ;
; -2.128 ; -2.128       ; 0.000          ; Low Pulse Width  ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst|16BIT_RAMCELL:inst|4BIT_RAMCELL:inst|RamCell:inst|inst1    ;
; -2.128 ; -2.128       ; 0.000          ; High Pulse Width ; ENABLE ; Rise       ; inst6|inst|inst2|inst2|inst|inst1|inst1|inst1|inst1|datac                                                                                     ;
; -2.128 ; -2.128       ; 0.000          ; Low Pulse Width  ; ENABLE ; Rise       ; inst6|inst|inst2|inst2|inst|inst1|inst1|inst1|inst1|datac                                                                                     ;
; -2.128 ; -2.128       ; 0.000          ; High Pulse Width ; ENABLE ; Rise       ; inst6|inst|inst2|inst2|inst|inst1|inst1|inst2|inst1|datac                                                                                     ;
; -2.128 ; -2.128       ; 0.000          ; Low Pulse Width  ; ENABLE ; Rise       ; inst6|inst|inst2|inst2|inst|inst1|inst1|inst2|inst1|datac                                                                                     ;
; -2.128 ; -2.128       ; 0.000          ; High Pulse Width ; ENABLE ; Rise       ; inst6|inst|inst2|inst2|inst|inst1|inst1|inst3|inst1|datad                                                                                     ;
; -2.128 ; -2.128       ; 0.000          ; Low Pulse Width  ; ENABLE ; Rise       ; inst6|inst|inst2|inst2|inst|inst1|inst1|inst3|inst1|datad                                                                                     ;
; -2.128 ; -2.128       ; 0.000          ; High Pulse Width ; ENABLE ; Rise       ; inst6|inst|inst2|inst2|inst|inst1|inst1|inst|inst1|datad                                                                                      ;
; -2.128 ; -2.128       ; 0.000          ; Low Pulse Width  ; ENABLE ; Rise       ; inst6|inst|inst2|inst2|inst|inst1|inst1|inst|inst1|datad                                                                                      ;
; -2.128 ; -2.128       ; 0.000          ; High Pulse Width ; ENABLE ; Rise       ; inst6|inst|inst2|inst2|inst|inst1|inst2|inst1|inst1|datac                                                                                     ;
; -2.128 ; -2.128       ; 0.000          ; Low Pulse Width  ; ENABLE ; Rise       ; inst6|inst|inst2|inst2|inst|inst1|inst2|inst1|inst1|datac                                                                                     ;
; -2.128 ; -2.128       ; 0.000          ; High Pulse Width ; ENABLE ; Rise       ; inst6|inst|inst2|inst2|inst|inst1|inst2|inst2|inst1|datad                                                                                     ;
; -2.128 ; -2.128       ; 0.000          ; Low Pulse Width  ; ENABLE ; Rise       ; inst6|inst|inst2|inst2|inst|inst1|inst2|inst2|inst1|datad                                                                                     ;
; -2.128 ; -2.128       ; 0.000          ; High Pulse Width ; ENABLE ; Rise       ; inst6|inst|inst2|inst2|inst|inst1|inst2|inst3|inst1|datad                                                                                     ;
; -2.128 ; -2.128       ; 0.000          ; Low Pulse Width  ; ENABLE ; Rise       ; inst6|inst|inst2|inst2|inst|inst1|inst2|inst3|inst1|datad                                                                                     ;
; -2.128 ; -2.128       ; 0.000          ; High Pulse Width ; ENABLE ; Rise       ; inst6|inst|inst2|inst2|inst|inst1|inst2|inst|inst1|datad                                                                                      ;
; -2.128 ; -2.128       ; 0.000          ; Low Pulse Width  ; ENABLE ; Rise       ; inst6|inst|inst2|inst2|inst|inst1|inst2|inst|inst1|datad                                                                                      ;
; -2.128 ; -2.128       ; 0.000          ; High Pulse Width ; ENABLE ; Rise       ; inst6|inst|inst2|inst2|inst|inst1|inst3|inst1|inst1|datac                                                                                     ;
; -2.128 ; -2.128       ; 0.000          ; Low Pulse Width  ; ENABLE ; Rise       ; inst6|inst|inst2|inst2|inst|inst1|inst3|inst1|inst1|datac                                                                                     ;
; -2.128 ; -2.128       ; 0.000          ; High Pulse Width ; ENABLE ; Rise       ; inst6|inst|inst2|inst2|inst|inst1|inst3|inst2|inst1|datac                                                                                     ;
; -2.128 ; -2.128       ; 0.000          ; Low Pulse Width  ; ENABLE ; Rise       ; inst6|inst|inst2|inst2|inst|inst1|inst3|inst2|inst1|datac                                                                                     ;
; -2.128 ; -2.128       ; 0.000          ; High Pulse Width ; ENABLE ; Rise       ; inst6|inst|inst2|inst2|inst|inst1|inst3|inst3|inst1|datac                                                                                     ;
; -2.128 ; -2.128       ; 0.000          ; Low Pulse Width  ; ENABLE ; Rise       ; inst6|inst|inst2|inst2|inst|inst1|inst3|inst3|inst1|datac                                                                                     ;
; -2.128 ; -2.128       ; 0.000          ; High Pulse Width ; ENABLE ; Rise       ; inst6|inst|inst2|inst2|inst|inst1|inst3|inst|inst1|datad                                                                                      ;
; -2.128 ; -2.128       ; 0.000          ; Low Pulse Width  ; ENABLE ; Rise       ; inst6|inst|inst2|inst2|inst|inst1|inst3|inst|inst1|datad                                                                                      ;
; -2.128 ; -2.128       ; 0.000          ; High Pulse Width ; ENABLE ; Rise       ; inst6|inst|inst2|inst2|inst|inst1|inst|inst1|inst1|datad                                                                                      ;
; -2.128 ; -2.128       ; 0.000          ; Low Pulse Width  ; ENABLE ; Rise       ; inst6|inst|inst2|inst2|inst|inst1|inst|inst1|inst1|datad                                                                                      ;
; -2.128 ; -2.128       ; 0.000          ; High Pulse Width ; ENABLE ; Rise       ; inst6|inst|inst2|inst2|inst|inst1|inst|inst2|inst1|datac                                                                                      ;
; -2.128 ; -2.128       ; 0.000          ; Low Pulse Width  ; ENABLE ; Rise       ; inst6|inst|inst2|inst2|inst|inst1|inst|inst2|inst1|datac                                                                                      ;
; -2.128 ; -2.128       ; 0.000          ; High Pulse Width ; ENABLE ; Rise       ; inst6|inst|inst2|inst2|inst|inst1|inst|inst3|inst1|datac                                                                                      ;
; -2.128 ; -2.128       ; 0.000          ; Low Pulse Width  ; ENABLE ; Rise       ; inst6|inst|inst2|inst2|inst|inst1|inst|inst3|inst1|datac                                                                                      ;
; -2.128 ; -2.128       ; 0.000          ; High Pulse Width ; ENABLE ; Rise       ; inst6|inst|inst2|inst2|inst|inst1|inst|inst|inst1|datad                                                                                       ;
; -2.128 ; -2.128       ; 0.000          ; Low Pulse Width  ; ENABLE ; Rise       ; inst6|inst|inst2|inst2|inst|inst1|inst|inst|inst1|datad                                                                                       ;
; -2.128 ; -2.128       ; 0.000          ; High Pulse Width ; ENABLE ; Rise       ; inst6|inst|inst2|inst2|inst|inst|inst1|inst1|inst1|datad                                                                                      ;
; -2.128 ; -2.128       ; 0.000          ; Low Pulse Width  ; ENABLE ; Rise       ; inst6|inst|inst2|inst2|inst|inst|inst1|inst1|inst1|datad                                                                                      ;
; -2.128 ; -2.128       ; 0.000          ; High Pulse Width ; ENABLE ; Rise       ; inst6|inst|inst2|inst2|inst|inst|inst1|inst2|inst1|datad                                                                                      ;
; -2.128 ; -2.128       ; 0.000          ; Low Pulse Width  ; ENABLE ; Rise       ; inst6|inst|inst2|inst2|inst|inst|inst1|inst2|inst1|datad                                                                                      ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK'                                                                ;
+--------+--------------+----------------+------------------+-------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target              ;
+--------+--------------+----------------+------------------+-------+------------+---------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; CLK   ; Rise       ; CLK                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; block2:inst1|inst21 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; block2:inst1|inst21 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; block2:inst1|inst23 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; block2:inst1|inst23 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; block2:inst1|inst25 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; block2:inst1|inst25 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; block2:inst1|inst27 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; block2:inst1|inst27 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; block2:inst1|inst29 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; block2:inst1|inst29 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; block2:inst|inst23  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; block2:inst|inst23  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; block2:inst|inst25  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; block2:inst|inst25  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; block2:inst|inst27  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; block2:inst|inst27  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; block2:inst|inst29  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; block2:inst|inst29  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK|combout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst1|inst21|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst21|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst1|inst23|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst23|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst1|inst25|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst25|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst1|inst27|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst27|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst1|inst29|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst29|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst|inst23|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst23|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst|inst25|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst25|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst|inst27|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst27|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst|inst29|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst29|clk     ;
+--------+--------------+----------------+------------------+-------+------------+---------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; ENABLE     ; CLK        ; 1.196 ; 1.196 ; Rise       ; CLK             ;
; PUSH/POP   ; CLK        ; 5.785 ; 5.785 ; Rise       ; CLK             ;
; input[*]   ; ENABLE     ; 4.713 ; 4.713 ; Rise       ; ENABLE          ;
;  input[0]  ; ENABLE     ; 2.956 ; 2.956 ; Rise       ; ENABLE          ;
;  input[1]  ; ENABLE     ; 3.614 ; 3.614 ; Rise       ; ENABLE          ;
;  input[2]  ; ENABLE     ; 4.713 ; 4.713 ; Rise       ; ENABLE          ;
;  input[3]  ; ENABLE     ; 3.850 ; 3.850 ; Rise       ; ENABLE          ;
;  input[4]  ; ENABLE     ; 3.134 ; 3.134 ; Rise       ; ENABLE          ;
;  input[5]  ; ENABLE     ; 4.577 ; 4.577 ; Rise       ; ENABLE          ;
;  input[6]  ; ENABLE     ; 3.213 ; 3.213 ; Rise       ; ENABLE          ;
;  input[7]  ; ENABLE     ; 3.650 ; 3.650 ; Rise       ; ENABLE          ;
;  input[8]  ; ENABLE     ; 2.865 ; 2.865 ; Rise       ; ENABLE          ;
;  input[9]  ; ENABLE     ; 2.913 ; 2.913 ; Rise       ; ENABLE          ;
;  input[10] ; ENABLE     ; 3.742 ; 3.742 ; Rise       ; ENABLE          ;
;  input[11] ; ENABLE     ; 2.714 ; 2.714 ; Rise       ; ENABLE          ;
;  input[12] ; ENABLE     ; 2.932 ; 2.932 ; Rise       ; ENABLE          ;
;  input[13] ; ENABLE     ; 3.675 ; 3.675 ; Rise       ; ENABLE          ;
;  input[14] ; ENABLE     ; 3.612 ; 3.612 ; Rise       ; ENABLE          ;
;  input[15] ; ENABLE     ; 2.838 ; 2.838 ; Rise       ; ENABLE          ;
;  input[16] ; ENABLE     ; 2.793 ; 2.793 ; Rise       ; ENABLE          ;
;  input[17] ; ENABLE     ; 3.468 ; 3.468 ; Rise       ; ENABLE          ;
;  input[18] ; ENABLE     ; 2.966 ; 2.966 ; Rise       ; ENABLE          ;
;  input[19] ; ENABLE     ; 3.988 ; 3.988 ; Rise       ; ENABLE          ;
;  input[20] ; ENABLE     ; 3.126 ; 3.126 ; Rise       ; ENABLE          ;
;  input[21] ; ENABLE     ; 3.591 ; 3.591 ; Rise       ; ENABLE          ;
;  input[22] ; ENABLE     ; 3.484 ; 3.484 ; Rise       ; ENABLE          ;
;  input[23] ; ENABLE     ; 3.421 ; 3.421 ; Rise       ; ENABLE          ;
;  input[24] ; ENABLE     ; 3.473 ; 3.473 ; Rise       ; ENABLE          ;
;  input[25] ; ENABLE     ; 3.722 ; 3.722 ; Rise       ; ENABLE          ;
;  input[26] ; ENABLE     ; 3.825 ; 3.825 ; Rise       ; ENABLE          ;
;  input[27] ; ENABLE     ; 3.188 ; 3.188 ; Rise       ; ENABLE          ;
;  input[28] ; ENABLE     ; 3.207 ; 3.207 ; Rise       ; ENABLE          ;
;  input[29] ; ENABLE     ; 4.313 ; 4.313 ; Rise       ; ENABLE          ;
;  input[30] ; ENABLE     ; 3.665 ; 3.665 ; Rise       ; ENABLE          ;
;  input[31] ; ENABLE     ; 3.033 ; 3.033 ; Rise       ; ENABLE          ;
; input[*]   ; ENABLE     ; 7.121 ; 7.121 ; Fall       ; ENABLE          ;
;  input[0]  ; ENABLE     ; 4.775 ; 4.775 ; Fall       ; ENABLE          ;
;  input[1]  ; ENABLE     ; 5.887 ; 5.887 ; Fall       ; ENABLE          ;
;  input[2]  ; ENABLE     ; 7.121 ; 7.121 ; Fall       ; ENABLE          ;
;  input[3]  ; ENABLE     ; 5.532 ; 5.532 ; Fall       ; ENABLE          ;
;  input[4]  ; ENABLE     ; 5.376 ; 5.376 ; Fall       ; ENABLE          ;
;  input[5]  ; ENABLE     ; 6.610 ; 6.610 ; Fall       ; ENABLE          ;
;  input[6]  ; ENABLE     ; 5.314 ; 5.314 ; Fall       ; ENABLE          ;
;  input[7]  ; ENABLE     ; 6.078 ; 6.078 ; Fall       ; ENABLE          ;
;  input[8]  ; ENABLE     ; 4.992 ; 4.992 ; Fall       ; ENABLE          ;
;  input[9]  ; ENABLE     ; 4.672 ; 4.672 ; Fall       ; ENABLE          ;
;  input[10] ; ENABLE     ; 5.248 ; 5.248 ; Fall       ; ENABLE          ;
;  input[11] ; ENABLE     ; 4.867 ; 4.867 ; Fall       ; ENABLE          ;
;  input[12] ; ENABLE     ; 4.715 ; 4.715 ; Fall       ; ENABLE          ;
;  input[13] ; ENABLE     ; 5.543 ; 5.543 ; Fall       ; ENABLE          ;
;  input[14] ; ENABLE     ; 5.645 ; 5.645 ; Fall       ; ENABLE          ;
;  input[15] ; ENABLE     ; 5.000 ; 5.000 ; Fall       ; ENABLE          ;
;  input[16] ; ENABLE     ; 4.749 ; 4.749 ; Fall       ; ENABLE          ;
;  input[17] ; ENABLE     ; 5.552 ; 5.552 ; Fall       ; ENABLE          ;
;  input[18] ; ENABLE     ; 4.869 ; 4.869 ; Fall       ; ENABLE          ;
;  input[19] ; ENABLE     ; 6.106 ; 6.106 ; Fall       ; ENABLE          ;
;  input[20] ; ENABLE     ; 5.244 ; 5.244 ; Fall       ; ENABLE          ;
;  input[21] ; ENABLE     ; 5.229 ; 5.229 ; Fall       ; ENABLE          ;
;  input[22] ; ENABLE     ; 5.603 ; 5.603 ; Fall       ; ENABLE          ;
;  input[23] ; ENABLE     ; 5.505 ; 5.505 ; Fall       ; ENABLE          ;
;  input[24] ; ENABLE     ; 5.488 ; 5.488 ; Fall       ; ENABLE          ;
;  input[25] ; ENABLE     ; 5.940 ; 5.940 ; Fall       ; ENABLE          ;
;  input[26] ; ENABLE     ; 5.909 ; 5.909 ; Fall       ; ENABLE          ;
;  input[27] ; ENABLE     ; 5.014 ; 5.014 ; Fall       ; ENABLE          ;
;  input[28] ; ENABLE     ; 5.573 ; 5.573 ; Fall       ; ENABLE          ;
;  input[29] ; ENABLE     ; 5.870 ; 5.870 ; Fall       ; ENABLE          ;
;  input[30] ; ENABLE     ; 5.361 ; 5.361 ; Fall       ; ENABLE          ;
;  input[31] ; ENABLE     ; 4.640 ; 4.640 ; Fall       ; ENABLE          ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; ENABLE     ; CLK        ; -0.417 ; -0.417 ; Rise       ; CLK             ;
; PUSH/POP   ; CLK        ; -5.203 ; -5.203 ; Rise       ; CLK             ;
; input[*]   ; ENABLE     ; 2.845  ; 2.845  ; Rise       ; ENABLE          ;
;  input[0]  ; ENABLE     ; 1.614  ; 1.614  ; Rise       ; ENABLE          ;
;  input[1]  ; ENABLE     ; 1.897  ; 1.897  ; Rise       ; ENABLE          ;
;  input[2]  ; ENABLE     ; 2.016  ; 2.016  ; Rise       ; ENABLE          ;
;  input[3]  ; ENABLE     ; 1.700  ; 1.700  ; Rise       ; ENABLE          ;
;  input[4]  ; ENABLE     ; 1.990  ; 1.990  ; Rise       ; ENABLE          ;
;  input[5]  ; ENABLE     ; 1.702  ; 1.702  ; Rise       ; ENABLE          ;
;  input[6]  ; ENABLE     ; 1.821  ; 1.821  ; Rise       ; ENABLE          ;
;  input[7]  ; ENABLE     ; 1.909  ; 1.909  ; Rise       ; ENABLE          ;
;  input[8]  ; ENABLE     ; 2.323  ; 2.323  ; Rise       ; ENABLE          ;
;  input[9]  ; ENABLE     ; 2.615  ; 2.615  ; Rise       ; ENABLE          ;
;  input[10] ; ENABLE     ; 2.351  ; 2.351  ; Rise       ; ENABLE          ;
;  input[11] ; ENABLE     ; 1.956  ; 1.956  ; Rise       ; ENABLE          ;
;  input[12] ; ENABLE     ; 2.238  ; 2.238  ; Rise       ; ENABLE          ;
;  input[13] ; ENABLE     ; 1.763  ; 1.763  ; Rise       ; ENABLE          ;
;  input[14] ; ENABLE     ; 2.429  ; 2.429  ; Rise       ; ENABLE          ;
;  input[15] ; ENABLE     ; 1.991  ; 1.991  ; Rise       ; ENABLE          ;
;  input[16] ; ENABLE     ; 2.294  ; 2.294  ; Rise       ; ENABLE          ;
;  input[17] ; ENABLE     ; 2.102  ; 2.102  ; Rise       ; ENABLE          ;
;  input[18] ; ENABLE     ; 2.403  ; 2.403  ; Rise       ; ENABLE          ;
;  input[19] ; ENABLE     ; 2.225  ; 2.225  ; Rise       ; ENABLE          ;
;  input[20] ; ENABLE     ; 2.845  ; 2.845  ; Rise       ; ENABLE          ;
;  input[21] ; ENABLE     ; 2.312  ; 2.312  ; Rise       ; ENABLE          ;
;  input[22] ; ENABLE     ; 1.791  ; 1.791  ; Rise       ; ENABLE          ;
;  input[23] ; ENABLE     ; 2.280  ; 2.280  ; Rise       ; ENABLE          ;
;  input[24] ; ENABLE     ; 2.208  ; 2.208  ; Rise       ; ENABLE          ;
;  input[25] ; ENABLE     ; 2.512  ; 2.512  ; Rise       ; ENABLE          ;
;  input[26] ; ENABLE     ; 2.216  ; 2.216  ; Rise       ; ENABLE          ;
;  input[27] ; ENABLE     ; 2.768  ; 2.768  ; Rise       ; ENABLE          ;
;  input[28] ; ENABLE     ; 2.290  ; 2.290  ; Rise       ; ENABLE          ;
;  input[29] ; ENABLE     ; 2.118  ; 2.118  ; Rise       ; ENABLE          ;
;  input[30] ; ENABLE     ; 2.329  ; 2.329  ; Rise       ; ENABLE          ;
;  input[31] ; ENABLE     ; 2.509  ; 2.509  ; Rise       ; ENABLE          ;
; input[*]   ; ENABLE     ; 2.709  ; 2.709  ; Fall       ; ENABLE          ;
;  input[0]  ; ENABLE     ; 1.578  ; 1.578  ; Fall       ; ENABLE          ;
;  input[1]  ; ENABLE     ; 2.142  ; 2.142  ; Fall       ; ENABLE          ;
;  input[2]  ; ENABLE     ; 2.261  ; 2.261  ; Fall       ; ENABLE          ;
;  input[3]  ; ENABLE     ; 1.945  ; 1.945  ; Fall       ; ENABLE          ;
;  input[4]  ; ENABLE     ; 2.025  ; 2.025  ; Fall       ; ENABLE          ;
;  input[5]  ; ENABLE     ; 1.947  ; 1.947  ; Fall       ; ENABLE          ;
;  input[6]  ; ENABLE     ; 2.066  ; 2.066  ; Fall       ; ENABLE          ;
;  input[7]  ; ENABLE     ; 1.947  ; 1.947  ; Fall       ; ENABLE          ;
;  input[8]  ; ENABLE     ; 2.116  ; 2.116  ; Fall       ; ENABLE          ;
;  input[9]  ; ENABLE     ; 2.304  ; 2.304  ; Fall       ; ENABLE          ;
;  input[10] ; ENABLE     ; 2.140  ; 2.140  ; Fall       ; ENABLE          ;
;  input[11] ; ENABLE     ; 2.010  ; 2.010  ; Fall       ; ENABLE          ;
;  input[12] ; ENABLE     ; 2.239  ; 2.239  ; Fall       ; ENABLE          ;
;  input[13] ; ENABLE     ; 1.671  ; 1.671  ; Fall       ; ENABLE          ;
;  input[14] ; ENABLE     ; 2.222  ; 2.222  ; Fall       ; ENABLE          ;
;  input[15] ; ENABLE     ; 1.916  ; 1.916  ; Fall       ; ENABLE          ;
;  input[16] ; ENABLE     ; 2.221  ; 2.221  ; Fall       ; ENABLE          ;
;  input[17] ; ENABLE     ; 2.047  ; 2.047  ; Fall       ; ENABLE          ;
;  input[18] ; ENABLE     ; 2.217  ; 2.217  ; Fall       ; ENABLE          ;
;  input[19] ; ENABLE     ; 2.470  ; 2.470  ; Fall       ; ENABLE          ;
;  input[20] ; ENABLE     ; 2.441  ; 2.441  ; Fall       ; ENABLE          ;
;  input[21] ; ENABLE     ; 2.563  ; 2.563  ; Fall       ; ENABLE          ;
;  input[22] ; ENABLE     ; 2.026  ; 2.026  ; Fall       ; ENABLE          ;
;  input[23] ; ENABLE     ; 2.451  ; 2.451  ; Fall       ; ENABLE          ;
;  input[24] ; ENABLE     ; 2.119  ; 2.119  ; Fall       ; ENABLE          ;
;  input[25] ; ENABLE     ; 2.709  ; 2.709  ; Fall       ; ENABLE          ;
;  input[26] ; ENABLE     ; 2.389  ; 2.389  ; Fall       ; ENABLE          ;
;  input[27] ; ENABLE     ; 2.643  ; 2.643  ; Fall       ; ENABLE          ;
;  input[28] ; ENABLE     ; 2.362  ; 2.362  ; Fall       ; ENABLE          ;
;  input[29] ; ENABLE     ; 2.363  ; 2.363  ; Fall       ; ENABLE          ;
;  input[30] ; ENABLE     ; 2.345  ; 2.345  ; Fall       ; ENABLE          ;
;  input[31] ; ENABLE     ; 2.332  ; 2.332  ; Fall       ; ENABLE          ;
+------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; TOP[*]      ; CLK        ; 8.136  ; 8.136  ; Rise       ; CLK             ;
;  TOP[0]     ; CLK        ; 7.906  ; 7.906  ; Rise       ; CLK             ;
;  TOP[1]     ; CLK        ; 8.136  ; 8.136  ; Rise       ; CLK             ;
;  TOP[2]     ; CLK        ; 7.258  ; 7.258  ; Rise       ; CLK             ;
;  TOP[3]     ; CLK        ; 7.614  ; 7.614  ; Rise       ; CLK             ;
;  TOP[4]     ; CLK        ; 7.015  ; 7.015  ; Rise       ; CLK             ;
; TOP_1[*]    ; CLK        ; 7.976  ; 7.976  ; Rise       ; CLK             ;
;  TOP_1[0]   ; CLK        ; 7.906  ; 7.906  ; Rise       ; CLK             ;
;  TOP_1[1]   ; CLK        ; 7.487  ; 7.487  ; Rise       ; CLK             ;
;  TOP_1[2]   ; CLK        ; 7.044  ; 7.044  ; Rise       ; CLK             ;
;  TOP_1[3]   ; CLK        ; 7.272  ; 7.272  ; Rise       ; CLK             ;
;  TOP_1[4]   ; CLK        ; 7.976  ; 7.976  ; Rise       ; CLK             ;
; address[*]  ; CLK        ; 9.940  ; 9.940  ; Rise       ; CLK             ;
;  address[0] ; CLK        ; 7.792  ; 7.792  ; Rise       ; CLK             ;
;  address[1] ; CLK        ; 8.616  ; 8.616  ; Rise       ; CLK             ;
;  address[2] ; CLK        ; 9.940  ; 9.940  ; Rise       ; CLK             ;
;  address[3] ; CLK        ; 8.610  ; 8.610  ; Rise       ; CLK             ;
;  address[4] ; CLK        ; 9.167  ; 9.167  ; Rise       ; CLK             ;
; output[*]   ; CLK        ; 16.188 ; 16.188 ; Rise       ; CLK             ;
;  output[0]  ; CLK        ; 15.038 ; 15.038 ; Rise       ; CLK             ;
;  output[1]  ; CLK        ; 15.859 ; 15.859 ; Rise       ; CLK             ;
;  output[2]  ; CLK        ; 15.194 ; 15.194 ; Rise       ; CLK             ;
;  output[3]  ; CLK        ; 15.404 ; 15.404 ; Rise       ; CLK             ;
;  output[4]  ; CLK        ; 15.721 ; 15.721 ; Rise       ; CLK             ;
;  output[5]  ; CLK        ; 14.948 ; 14.948 ; Rise       ; CLK             ;
;  output[6]  ; CLK        ; 14.128 ; 14.128 ; Rise       ; CLK             ;
;  output[7]  ; CLK        ; 15.733 ; 15.733 ; Rise       ; CLK             ;
;  output[8]  ; CLK        ; 14.511 ; 14.511 ; Rise       ; CLK             ;
;  output[9]  ; CLK        ; 14.843 ; 14.843 ; Rise       ; CLK             ;
;  output[10] ; CLK        ; 14.661 ; 14.661 ; Rise       ; CLK             ;
;  output[11] ; CLK        ; 14.331 ; 14.331 ; Rise       ; CLK             ;
;  output[12] ; CLK        ; 14.696 ; 14.696 ; Rise       ; CLK             ;
;  output[13] ; CLK        ; 14.855 ; 14.855 ; Rise       ; CLK             ;
;  output[14] ; CLK        ; 16.141 ; 16.141 ; Rise       ; CLK             ;
;  output[15] ; CLK        ; 15.036 ; 15.036 ; Rise       ; CLK             ;
;  output[16] ; CLK        ; 14.867 ; 14.867 ; Rise       ; CLK             ;
;  output[17] ; CLK        ; 14.650 ; 14.650 ; Rise       ; CLK             ;
;  output[18] ; CLK        ; 15.123 ; 15.123 ; Rise       ; CLK             ;
;  output[19] ; CLK        ; 15.192 ; 15.192 ; Rise       ; CLK             ;
;  output[20] ; CLK        ; 13.992 ; 13.992 ; Rise       ; CLK             ;
;  output[21] ; CLK        ; 14.758 ; 14.758 ; Rise       ; CLK             ;
;  output[22] ; CLK        ; 16.188 ; 16.188 ; Rise       ; CLK             ;
;  output[23] ; CLK        ; 14.534 ; 14.534 ; Rise       ; CLK             ;
;  output[24] ; CLK        ; 15.055 ; 15.055 ; Rise       ; CLK             ;
;  output[25] ; CLK        ; 14.444 ; 14.444 ; Rise       ; CLK             ;
;  output[26] ; CLK        ; 14.419 ; 14.419 ; Rise       ; CLK             ;
;  output[27] ; CLK        ; 14.463 ; 14.463 ; Rise       ; CLK             ;
;  output[28] ; CLK        ; 15.204 ; 15.204 ; Rise       ; CLK             ;
;  output[29] ; CLK        ; 15.505 ; 15.505 ; Rise       ; CLK             ;
;  output[30] ; CLK        ; 15.557 ; 15.557 ; Rise       ; CLK             ;
;  output[31] ; CLK        ; 15.674 ; 15.674 ; Rise       ; CLK             ;
; address[*]  ; ENABLE     ; 9.853  ; 9.853  ; Rise       ; ENABLE          ;
;  address[0] ; ENABLE     ; 9.853  ; 9.853  ; Rise       ; ENABLE          ;
;  address[1] ; ENABLE     ; 7.255  ; 7.255  ; Rise       ; ENABLE          ;
;  address[2] ; ENABLE     ; 8.660  ; 8.660  ; Rise       ; ENABLE          ;
;  address[3] ; ENABLE     ; 7.464  ; 7.464  ; Rise       ; ENABLE          ;
;  address[4] ; ENABLE     ; 7.639  ; 7.639  ; Rise       ; ENABLE          ;
; output[*]   ; ENABLE     ; 17.938 ; 17.938 ; Rise       ; ENABLE          ;
;  output[0]  ; ENABLE     ; 16.204 ; 16.204 ; Rise       ; ENABLE          ;
;  output[1]  ; ENABLE     ; 16.482 ; 16.482 ; Rise       ; ENABLE          ;
;  output[2]  ; ENABLE     ; 16.484 ; 16.484 ; Rise       ; ENABLE          ;
;  output[3]  ; ENABLE     ; 16.247 ; 16.247 ; Rise       ; ENABLE          ;
;  output[4]  ; ENABLE     ; 17.464 ; 17.464 ; Rise       ; ENABLE          ;
;  output[5]  ; ENABLE     ; 16.454 ; 16.454 ; Rise       ; ENABLE          ;
;  output[6]  ; ENABLE     ; 16.591 ; 16.591 ; Rise       ; ENABLE          ;
;  output[7]  ; ENABLE     ; 17.302 ; 17.302 ; Rise       ; ENABLE          ;
;  output[8]  ; ENABLE     ; 16.265 ; 16.265 ; Rise       ; ENABLE          ;
;  output[9]  ; ENABLE     ; 16.904 ; 16.904 ; Rise       ; ENABLE          ;
;  output[10] ; ENABLE     ; 16.085 ; 16.085 ; Rise       ; ENABLE          ;
;  output[11] ; ENABLE     ; 16.548 ; 16.548 ; Rise       ; ENABLE          ;
;  output[12] ; ENABLE     ; 16.757 ; 16.757 ; Rise       ; ENABLE          ;
;  output[13] ; ENABLE     ; 16.600 ; 16.600 ; Rise       ; ENABLE          ;
;  output[14] ; ENABLE     ; 16.773 ; 16.773 ; Rise       ; ENABLE          ;
;  output[15] ; ENABLE     ; 16.528 ; 16.528 ; Rise       ; ENABLE          ;
;  output[16] ; ENABLE     ; 16.870 ; 16.870 ; Rise       ; ENABLE          ;
;  output[17] ; ENABLE     ; 16.541 ; 16.541 ; Rise       ; ENABLE          ;
;  output[18] ; ENABLE     ; 16.181 ; 16.181 ; Rise       ; ENABLE          ;
;  output[19] ; ENABLE     ; 17.063 ; 17.063 ; Rise       ; ENABLE          ;
;  output[20] ; ENABLE     ; 16.053 ; 16.053 ; Rise       ; ENABLE          ;
;  output[21] ; ENABLE     ; 16.587 ; 16.587 ; Rise       ; ENABLE          ;
;  output[22] ; ENABLE     ; 16.787 ; 16.787 ; Rise       ; ENABLE          ;
;  output[23] ; ENABLE     ; 16.162 ; 16.162 ; Rise       ; ENABLE          ;
;  output[24] ; ENABLE     ; 17.142 ; 17.142 ; Rise       ; ENABLE          ;
;  output[25] ; ENABLE     ; 15.755 ; 15.755 ; Rise       ; ENABLE          ;
;  output[26] ; ENABLE     ; 16.994 ; 16.994 ; Rise       ; ENABLE          ;
;  output[27] ; ENABLE     ; 15.840 ; 15.840 ; Rise       ; ENABLE          ;
;  output[28] ; ENABLE     ; 16.729 ; 16.729 ; Rise       ; ENABLE          ;
;  output[29] ; ENABLE     ; 16.332 ; 16.332 ; Rise       ; ENABLE          ;
;  output[30] ; ENABLE     ; 16.582 ; 16.582 ; Rise       ; ENABLE          ;
;  output[31] ; ENABLE     ; 17.938 ; 17.938 ; Rise       ; ENABLE          ;
; address[*]  ; ENABLE     ; 9.853  ; 9.853  ; Fall       ; ENABLE          ;
;  address[0] ; ENABLE     ; 9.853  ; 9.853  ; Fall       ; ENABLE          ;
;  address[1] ; ENABLE     ; 7.255  ; 7.255  ; Fall       ; ENABLE          ;
;  address[2] ; ENABLE     ; 8.660  ; 8.660  ; Fall       ; ENABLE          ;
;  address[3] ; ENABLE     ; 7.464  ; 7.464  ; Fall       ; ENABLE          ;
;  address[4] ; ENABLE     ; 7.639  ; 7.639  ; Fall       ; ENABLE          ;
; output[*]   ; ENABLE     ; 18.189 ; 18.189 ; Fall       ; ENABLE          ;
;  output[0]  ; ENABLE     ; 16.449 ; 16.449 ; Fall       ; ENABLE          ;
;  output[1]  ; ENABLE     ; 16.733 ; 16.733 ; Fall       ; ENABLE          ;
;  output[2]  ; ENABLE     ; 16.128 ; 16.128 ; Fall       ; ENABLE          ;
;  output[3]  ; ENABLE     ; 16.153 ; 16.153 ; Fall       ; ENABLE          ;
;  output[4]  ; ENABLE     ; 17.257 ; 17.257 ; Fall       ; ENABLE          ;
;  output[5]  ; ENABLE     ; 16.454 ; 16.454 ; Fall       ; ENABLE          ;
;  output[6]  ; ENABLE     ; 16.836 ; 16.836 ; Fall       ; ENABLE          ;
;  output[7]  ; ENABLE     ; 17.095 ; 17.095 ; Fall       ; ENABLE          ;
;  output[8]  ; ENABLE     ; 16.317 ; 16.317 ; Fall       ; ENABLE          ;
;  output[9]  ; ENABLE     ; 16.904 ; 16.904 ; Fall       ; ENABLE          ;
;  output[10] ; ENABLE     ; 16.367 ; 16.367 ; Fall       ; ENABLE          ;
;  output[11] ; ENABLE     ; 16.485 ; 16.485 ; Fall       ; ENABLE          ;
;  output[12] ; ENABLE     ; 16.857 ; 16.857 ; Fall       ; ENABLE          ;
;  output[13] ; ENABLE     ; 16.713 ; 16.713 ; Fall       ; ENABLE          ;
;  output[14] ; ENABLE     ; 16.773 ; 16.773 ; Fall       ; ENABLE          ;
;  output[15] ; ENABLE     ; 16.773 ; 16.773 ; Fall       ; ENABLE          ;
;  output[16] ; ENABLE     ; 16.870 ; 16.870 ; Fall       ; ENABLE          ;
;  output[17] ; ENABLE     ; 16.786 ; 16.786 ; Fall       ; ENABLE          ;
;  output[18] ; ENABLE     ; 16.145 ; 16.145 ; Fall       ; ENABLE          ;
;  output[19] ; ENABLE     ; 16.839 ; 16.839 ; Fall       ; ENABLE          ;
;  output[20] ; ENABLE     ; 16.071 ; 16.071 ; Fall       ; ENABLE          ;
;  output[21] ; ENABLE     ; 16.832 ; 16.832 ; Fall       ; ENABLE          ;
;  output[22] ; ENABLE     ; 16.863 ; 16.863 ; Fall       ; ENABLE          ;
;  output[23] ; ENABLE     ; 16.020 ; 16.020 ; Fall       ; ENABLE          ;
;  output[24] ; ENABLE     ; 17.137 ; 17.137 ; Fall       ; ENABLE          ;
;  output[25] ; ENABLE     ; 15.737 ; 15.737 ; Fall       ; ENABLE          ;
;  output[26] ; ENABLE     ; 16.787 ; 16.787 ; Fall       ; ENABLE          ;
;  output[27] ; ENABLE     ; 15.732 ; 15.732 ; Fall       ; ENABLE          ;
;  output[28] ; ENABLE     ; 16.766 ; 16.766 ; Fall       ; ENABLE          ;
;  output[29] ; ENABLE     ; 16.583 ; 16.583 ; Fall       ; ENABLE          ;
;  output[30] ; ENABLE     ; 16.549 ; 16.549 ; Fall       ; ENABLE          ;
;  output[31] ; ENABLE     ; 18.189 ; 18.189 ; Fall       ; ENABLE          ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; TOP[*]      ; CLK        ; 7.015  ; 7.015  ; Rise       ; CLK             ;
;  TOP[0]     ; CLK        ; 7.906  ; 7.906  ; Rise       ; CLK             ;
;  TOP[1]     ; CLK        ; 8.136  ; 8.136  ; Rise       ; CLK             ;
;  TOP[2]     ; CLK        ; 7.258  ; 7.258  ; Rise       ; CLK             ;
;  TOP[3]     ; CLK        ; 7.614  ; 7.614  ; Rise       ; CLK             ;
;  TOP[4]     ; CLK        ; 7.015  ; 7.015  ; Rise       ; CLK             ;
; TOP_1[*]    ; CLK        ; 7.044  ; 7.044  ; Rise       ; CLK             ;
;  TOP_1[0]   ; CLK        ; 7.906  ; 7.906  ; Rise       ; CLK             ;
;  TOP_1[1]   ; CLK        ; 7.487  ; 7.487  ; Rise       ; CLK             ;
;  TOP_1[2]   ; CLK        ; 7.044  ; 7.044  ; Rise       ; CLK             ;
;  TOP_1[3]   ; CLK        ; 7.272  ; 7.272  ; Rise       ; CLK             ;
;  TOP_1[4]   ; CLK        ; 7.976  ; 7.976  ; Rise       ; CLK             ;
; address[*]  ; CLK        ; 7.792  ; 7.792  ; Rise       ; CLK             ;
;  address[0] ; CLK        ; 7.792  ; 7.792  ; Rise       ; CLK             ;
;  address[1] ; CLK        ; 8.447  ; 8.447  ; Rise       ; CLK             ;
;  address[2] ; CLK        ; 9.664  ; 9.664  ; Rise       ; CLK             ;
;  address[3] ; CLK        ; 8.473  ; 8.473  ; Rise       ; CLK             ;
;  address[4] ; CLK        ; 9.057  ; 9.057  ; Rise       ; CLK             ;
; output[*]   ; CLK        ; 10.308 ; 10.308 ; Rise       ; CLK             ;
;  output[0]  ; CLK        ; 11.030 ; 11.030 ; Rise       ; CLK             ;
;  output[1]  ; CLK        ; 11.611 ; 11.611 ; Rise       ; CLK             ;
;  output[2]  ; CLK        ; 11.221 ; 11.221 ; Rise       ; CLK             ;
;  output[3]  ; CLK        ; 11.529 ; 11.529 ; Rise       ; CLK             ;
;  output[4]  ; CLK        ; 12.025 ; 12.025 ; Rise       ; CLK             ;
;  output[5]  ; CLK        ; 11.204 ; 11.204 ; Rise       ; CLK             ;
;  output[6]  ; CLK        ; 11.111 ; 11.111 ; Rise       ; CLK             ;
;  output[7]  ; CLK        ; 12.183 ; 12.183 ; Rise       ; CLK             ;
;  output[8]  ; CLK        ; 11.604 ; 11.604 ; Rise       ; CLK             ;
;  output[9]  ; CLK        ; 10.516 ; 10.516 ; Rise       ; CLK             ;
;  output[10] ; CLK        ; 10.945 ; 10.945 ; Rise       ; CLK             ;
;  output[11] ; CLK        ; 10.308 ; 10.308 ; Rise       ; CLK             ;
;  output[12] ; CLK        ; 11.180 ; 11.180 ; Rise       ; CLK             ;
;  output[13] ; CLK        ; 11.165 ; 11.165 ; Rise       ; CLK             ;
;  output[14] ; CLK        ; 11.949 ; 11.949 ; Rise       ; CLK             ;
;  output[15] ; CLK        ; 10.364 ; 10.364 ; Rise       ; CLK             ;
;  output[16] ; CLK        ; 12.349 ; 12.349 ; Rise       ; CLK             ;
;  output[17] ; CLK        ; 11.693 ; 11.693 ; Rise       ; CLK             ;
;  output[18] ; CLK        ; 11.060 ; 11.060 ; Rise       ; CLK             ;
;  output[19] ; CLK        ; 11.534 ; 11.534 ; Rise       ; CLK             ;
;  output[20] ; CLK        ; 11.119 ; 11.119 ; Rise       ; CLK             ;
;  output[21] ; CLK        ; 11.334 ; 11.334 ; Rise       ; CLK             ;
;  output[22] ; CLK        ; 11.239 ; 11.239 ; Rise       ; CLK             ;
;  output[23] ; CLK        ; 10.825 ; 10.825 ; Rise       ; CLK             ;
;  output[24] ; CLK        ; 11.454 ; 11.454 ; Rise       ; CLK             ;
;  output[25] ; CLK        ; 10.682 ; 10.682 ; Rise       ; CLK             ;
;  output[26] ; CLK        ; 10.591 ; 10.591 ; Rise       ; CLK             ;
;  output[27] ; CLK        ; 10.695 ; 10.695 ; Rise       ; CLK             ;
;  output[28] ; CLK        ; 11.638 ; 11.638 ; Rise       ; CLK             ;
;  output[29] ; CLK        ; 10.813 ; 10.813 ; Rise       ; CLK             ;
;  output[30] ; CLK        ; 11.499 ; 11.499 ; Rise       ; CLK             ;
;  output[31] ; CLK        ; 11.748 ; 11.748 ; Rise       ; CLK             ;
; address[*]  ; ENABLE     ; 7.255  ; 7.255  ; Rise       ; ENABLE          ;
;  address[0] ; ENABLE     ; 9.853  ; 9.853  ; Rise       ; ENABLE          ;
;  address[1] ; ENABLE     ; 7.255  ; 7.255  ; Rise       ; ENABLE          ;
;  address[2] ; ENABLE     ; 8.660  ; 8.660  ; Rise       ; ENABLE          ;
;  address[3] ; ENABLE     ; 7.464  ; 7.464  ; Rise       ; ENABLE          ;
;  address[4] ; ENABLE     ; 7.639  ; 7.639  ; Rise       ; ENABLE          ;
; output[*]   ; ENABLE     ; 9.317  ; 9.317  ; Rise       ; ENABLE          ;
;  output[0]  ; ENABLE     ; 9.740  ; 9.740  ; Rise       ; ENABLE          ;
;  output[1]  ; ENABLE     ; 10.337 ; 10.337 ; Rise       ; ENABLE          ;
;  output[2]  ; ENABLE     ; 9.931  ; 9.931  ; Rise       ; ENABLE          ;
;  output[3]  ; ENABLE     ; 10.537 ; 10.537 ; Rise       ; ENABLE          ;
;  output[4]  ; ENABLE     ; 10.744 ; 10.744 ; Rise       ; ENABLE          ;
;  output[5]  ; ENABLE     ; 9.923  ; 9.923  ; Rise       ; ENABLE          ;
;  output[6]  ; ENABLE     ; 9.837  ; 9.837  ; Rise       ; ENABLE          ;
;  output[7]  ; ENABLE     ; 10.909 ; 10.909 ; Rise       ; ENABLE          ;
;  output[8]  ; ENABLE     ; 10.314 ; 10.314 ; Rise       ; ENABLE          ;
;  output[9]  ; ENABLE     ; 9.585  ; 9.585  ; Rise       ; ENABLE          ;
;  output[10] ; ENABLE     ; 9.997  ; 9.997  ; Rise       ; ENABLE          ;
;  output[11] ; ENABLE     ; 10.017 ; 10.017 ; Rise       ; ENABLE          ;
;  output[12] ; ENABLE     ; 10.213 ; 10.213 ; Rise       ; ENABLE          ;
;  output[13] ; ENABLE     ; 9.899  ; 9.899  ; Rise       ; ENABLE          ;
;  output[14] ; ENABLE     ; 10.657 ; 10.657 ; Rise       ; ENABLE          ;
;  output[15] ; ENABLE     ; 9.942  ; 9.942  ; Rise       ; ENABLE          ;
;  output[16] ; ENABLE     ; 11.059 ; 11.059 ; Rise       ; ENABLE          ;
;  output[17] ; ENABLE     ; 10.403 ; 10.403 ; Rise       ; ENABLE          ;
;  output[18] ; ENABLE     ; 9.770  ; 9.770  ; Rise       ; ENABLE          ;
;  output[19] ; ENABLE     ; 10.253 ; 10.253 ; Rise       ; ENABLE          ;
;  output[20] ; ENABLE     ; 9.832  ; 9.832  ; Rise       ; ENABLE          ;
;  output[21] ; ENABLE     ; 10.060 ; 10.060 ; Rise       ; ENABLE          ;
;  output[22] ; ENABLE     ; 9.958  ; 9.958  ; Rise       ; ENABLE          ;
;  output[23] ; ENABLE     ; 9.551  ; 9.551  ; Rise       ; ENABLE          ;
;  output[24] ; ENABLE     ; 10.189 ; 10.189 ; Rise       ; ENABLE          ;
;  output[25] ; ENABLE     ; 9.392  ; 9.392  ; Rise       ; ENABLE          ;
;  output[26] ; ENABLE     ; 9.317  ; 9.317  ; Rise       ; ENABLE          ;
;  output[27] ; ENABLE     ; 10.058 ; 10.058 ; Rise       ; ENABLE          ;
;  output[28] ; ENABLE     ; 10.579 ; 10.579 ; Rise       ; ENABLE          ;
;  output[29] ; ENABLE     ; 9.539  ; 9.539  ; Rise       ; ENABLE          ;
;  output[30] ; ENABLE     ; 10.209 ; 10.209 ; Rise       ; ENABLE          ;
;  output[31] ; ENABLE     ; 10.736 ; 10.736 ; Rise       ; ENABLE          ;
; address[*]  ; ENABLE     ; 7.255  ; 7.255  ; Fall       ; ENABLE          ;
;  address[0] ; ENABLE     ; 9.853  ; 9.853  ; Fall       ; ENABLE          ;
;  address[1] ; ENABLE     ; 7.255  ; 7.255  ; Fall       ; ENABLE          ;
;  address[2] ; ENABLE     ; 8.660  ; 8.660  ; Fall       ; ENABLE          ;
;  address[3] ; ENABLE     ; 7.464  ; 7.464  ; Fall       ; ENABLE          ;
;  address[4] ; ENABLE     ; 7.639  ; 7.639  ; Fall       ; ENABLE          ;
; output[*]   ; ENABLE     ; 8.970  ; 8.970  ; Fall       ; ENABLE          ;
;  output[0]  ; ENABLE     ; 9.688  ; 9.688  ; Fall       ; ENABLE          ;
;  output[1]  ; ENABLE     ; 10.337 ; 10.337 ; Fall       ; ENABLE          ;
;  output[2]  ; ENABLE     ; 9.405  ; 9.405  ; Fall       ; ENABLE          ;
;  output[3]  ; ENABLE     ; 10.246 ; 10.246 ; Fall       ; ENABLE          ;
;  output[4]  ; ENABLE     ; 10.399 ; 10.399 ; Fall       ; ENABLE          ;
;  output[5]  ; ENABLE     ; 9.709  ; 9.709  ; Fall       ; ENABLE          ;
;  output[6]  ; ENABLE     ; 9.837  ; 9.837  ; Fall       ; ENABLE          ;
;  output[7]  ; ENABLE     ; 10.530 ; 10.530 ; Fall       ; ENABLE          ;
;  output[8]  ; ENABLE     ; 9.428  ; 9.428  ; Fall       ; ENABLE          ;
;  output[9]  ; ENABLE     ; 8.970  ; 8.970  ; Fall       ; ENABLE          ;
;  output[10] ; ENABLE     ; 9.558  ; 9.558  ; Fall       ; ENABLE          ;
;  output[11] ; ENABLE     ; 9.272  ; 9.272  ; Fall       ; ENABLE          ;
;  output[12] ; ENABLE     ; 9.262  ; 9.262  ; Fall       ; ENABLE          ;
;  output[13] ; ENABLE     ; 9.637  ; 9.637  ; Fall       ; ENABLE          ;
;  output[14] ; ENABLE     ; 10.379 ; 10.379 ; Fall       ; ENABLE          ;
;  output[15] ; ENABLE     ; 9.018  ; 9.018  ; Fall       ; ENABLE          ;
;  output[16] ; ENABLE     ; 10.426 ; 10.426 ; Fall       ; ENABLE          ;
;  output[17] ; ENABLE     ; 9.490  ; 9.490  ; Fall       ; ENABLE          ;
;  output[18] ; ENABLE     ; 9.770  ; 9.770  ; Fall       ; ENABLE          ;
;  output[19] ; ENABLE     ; 9.773  ; 9.773  ; Fall       ; ENABLE          ;
;  output[20] ; ENABLE     ; 9.784  ; 9.784  ; Fall       ; ENABLE          ;
;  output[21] ; ENABLE     ; 10.060 ; 10.060 ; Fall       ; ENABLE          ;
;  output[22] ; ENABLE     ; 9.402  ; 9.402  ; Fall       ; ENABLE          ;
;  output[23] ; ENABLE     ; 9.281  ; 9.281  ; Fall       ; ENABLE          ;
;  output[24] ; ENABLE     ; 9.615  ; 9.615  ; Fall       ; ENABLE          ;
;  output[25] ; ENABLE     ; 9.392  ; 9.392  ; Fall       ; ENABLE          ;
;  output[26] ; ENABLE     ; 9.221  ; 9.221  ; Fall       ; ENABLE          ;
;  output[27] ; ENABLE     ; 9.347  ; 9.347  ; Fall       ; ENABLE          ;
;  output[28] ; ENABLE     ; 10.579 ; 10.579 ; Fall       ; ENABLE          ;
;  output[29] ; ENABLE     ; 9.539  ; 9.539  ; Fall       ; ENABLE          ;
;  output[30] ; ENABLE     ; 10.209 ; 10.209 ; Fall       ; ENABLE          ;
;  output[31] ; ENABLE     ; 10.404 ; 10.404 ; Fall       ; ENABLE          ;
+-------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; PUSH/POP   ; address[0]  ; 10.297 ; 10.297 ; 10.297 ; 10.297 ;
; PUSH/POP   ; address[1]  ; 11.401 ; 11.401 ; 11.401 ; 11.401 ;
; PUSH/POP   ; address[2]  ; 12.854 ; 12.854 ; 12.854 ; 12.854 ;
; PUSH/POP   ; address[3]  ; 11.653 ; 11.653 ; 11.653 ; 11.653 ;
; PUSH/POP   ; address[4]  ; 11.973 ; 11.973 ; 11.973 ; 11.973 ;
; PUSH/POP   ; output[0]   ; 17.952 ; 17.952 ; 17.952 ; 17.952 ;
; PUSH/POP   ; output[1]   ; 18.773 ; 18.773 ; 18.773 ; 18.773 ;
; PUSH/POP   ; output[2]   ; 18.108 ; 18.108 ; 18.108 ; 18.108 ;
; PUSH/POP   ; output[3]   ; 18.318 ; 18.318 ; 18.318 ; 18.318 ;
; PUSH/POP   ; output[4]   ; 18.635 ; 18.635 ; 18.635 ; 18.635 ;
; PUSH/POP   ; output[5]   ; 17.862 ; 17.862 ; 17.862 ; 17.862 ;
; PUSH/POP   ; output[6]   ; 17.042 ; 17.042 ; 17.042 ; 17.042 ;
; PUSH/POP   ; output[7]   ; 18.647 ; 18.647 ; 18.647 ; 18.647 ;
; PUSH/POP   ; output[8]   ; 17.425 ; 17.425 ; 17.425 ; 17.425 ;
; PUSH/POP   ; output[9]   ; 17.580 ; 17.580 ; 17.580 ; 17.580 ;
; PUSH/POP   ; output[10]  ; 17.575 ; 17.575 ; 17.575 ; 17.575 ;
; PUSH/POP   ; output[11]  ; 17.245 ; 17.245 ; 17.245 ; 17.245 ;
; PUSH/POP   ; output[12]  ; 17.610 ; 17.610 ; 17.610 ; 17.610 ;
; PUSH/POP   ; output[13]  ; 17.769 ; 17.769 ; 17.769 ; 17.769 ;
; PUSH/POP   ; output[14]  ; 19.055 ; 19.055 ; 19.055 ; 19.055 ;
; PUSH/POP   ; output[15]  ; 17.950 ; 17.950 ; 17.950 ; 17.950 ;
; PUSH/POP   ; output[16]  ; 17.714 ; 17.714 ; 17.714 ; 17.714 ;
; PUSH/POP   ; output[17]  ; 17.564 ; 17.564 ; 17.564 ; 17.564 ;
; PUSH/POP   ; output[18]  ; 18.037 ; 18.037 ; 18.037 ; 18.037 ;
; PUSH/POP   ; output[19]  ; 18.106 ; 18.106 ; 18.106 ; 18.106 ;
; PUSH/POP   ; output[20]  ; 16.816 ; 16.816 ; 16.816 ; 16.816 ;
; PUSH/POP   ; output[21]  ; 17.672 ; 17.672 ; 17.672 ; 17.672 ;
; PUSH/POP   ; output[22]  ; 19.102 ; 19.102 ; 19.102 ; 19.102 ;
; PUSH/POP   ; output[23]  ; 17.448 ; 17.448 ; 17.448 ; 17.448 ;
; PUSH/POP   ; output[24]  ; 17.969 ; 17.969 ; 17.969 ; 17.969 ;
; PUSH/POP   ; output[25]  ; 17.358 ; 17.358 ; 17.358 ; 17.358 ;
; PUSH/POP   ; output[26]  ; 17.333 ; 17.333 ; 17.333 ; 17.333 ;
; PUSH/POP   ; output[27]  ; 17.377 ; 17.377 ; 17.377 ; 17.377 ;
; PUSH/POP   ; output[28]  ; 18.118 ; 18.118 ; 18.118 ; 18.118 ;
; PUSH/POP   ; output[29]  ; 18.419 ; 18.419 ; 18.419 ; 18.419 ;
; PUSH/POP   ; output[30]  ; 18.471 ; 18.471 ; 18.471 ; 18.471 ;
; PUSH/POP   ; output[31]  ; 18.588 ; 18.588 ; 18.588 ; 18.588 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; PUSH/POP   ; address[0]  ; 10.297 ; 10.297 ; 10.297 ; 10.297 ;
; PUSH/POP   ; address[1]  ; 11.401 ; 11.401 ; 11.401 ; 11.401 ;
; PUSH/POP   ; address[2]  ; 12.854 ; 12.854 ; 12.854 ; 12.854 ;
; PUSH/POP   ; address[3]  ; 11.653 ; 11.653 ; 11.653 ; 11.653 ;
; PUSH/POP   ; address[4]  ; 11.973 ; 11.973 ; 11.973 ; 11.973 ;
; PUSH/POP   ; output[0]   ; 12.518 ; 12.518 ; 12.518 ; 12.518 ;
; PUSH/POP   ; output[1]   ; 12.502 ; 12.502 ; 12.502 ; 12.502 ;
; PUSH/POP   ; output[2]   ; 12.524 ; 12.524 ; 12.524 ; 12.524 ;
; PUSH/POP   ; output[3]   ; 10.892 ; 10.892 ; 10.892 ; 10.892 ;
; PUSH/POP   ; output[4]   ; 12.524 ; 12.524 ; 12.524 ; 12.524 ;
; PUSH/POP   ; output[5]   ; 12.549 ; 12.549 ; 12.549 ; 12.549 ;
; PUSH/POP   ; output[6]   ; 12.522 ; 12.522 ; 12.522 ; 12.522 ;
; PUSH/POP   ; output[7]   ; 12.512 ; 12.512 ; 12.512 ; 12.512 ;
; PUSH/POP   ; output[8]   ; 10.902 ; 10.902 ; 10.902 ; 10.902 ;
; PUSH/POP   ; output[9]   ; 10.940 ; 10.940 ; 10.940 ; 10.940 ;
; PUSH/POP   ; output[10]  ; 12.494 ; 12.494 ; 12.494 ; 12.494 ;
; PUSH/POP   ; output[11]  ; 10.696 ; 10.696 ; 10.696 ; 10.696 ;
; PUSH/POP   ; output[12]  ; 10.885 ; 10.885 ; 10.885 ; 10.885 ;
; PUSH/POP   ; output[13]  ; 10.698 ; 10.698 ; 10.698 ; 10.698 ;
; PUSH/POP   ; output[14]  ; 11.209 ; 11.209 ; 11.209 ; 11.209 ;
; PUSH/POP   ; output[15]  ; 10.892 ; 10.892 ; 10.892 ; 10.892 ;
; PUSH/POP   ; output[16]  ; 12.406 ; 12.406 ; 12.406 ; 12.406 ;
; PUSH/POP   ; output[17]  ; 10.885 ; 10.885 ; 10.885 ; 10.885 ;
; PUSH/POP   ; output[18]  ; 12.528 ; 12.528 ; 12.528 ; 12.528 ;
; PUSH/POP   ; output[19]  ; 12.396 ; 12.396 ; 12.396 ; 12.396 ;
; PUSH/POP   ; output[20]  ; 10.885 ; 10.885 ; 10.885 ; 10.885 ;
; PUSH/POP   ; output[21]  ; 12.522 ; 12.522 ; 12.522 ; 12.522 ;
; PUSH/POP   ; output[22]  ; 10.885 ; 10.885 ; 10.885 ; 10.885 ;
; PUSH/POP   ; output[23]  ; 12.498 ; 12.498 ; 12.498 ; 12.498 ;
; PUSH/POP   ; output[24]  ; 12.494 ; 12.494 ; 12.494 ; 12.494 ;
; PUSH/POP   ; output[25]  ; 10.698 ; 10.698 ; 10.698 ; 10.698 ;
; PUSH/POP   ; output[26]  ; 10.675 ; 10.675 ; 10.675 ; 10.675 ;
; PUSH/POP   ; output[27]  ; 10.940 ; 10.940 ; 10.940 ; 10.940 ;
; PUSH/POP   ; output[28]  ; 12.522 ; 12.522 ; 12.522 ; 12.522 ;
; PUSH/POP   ; output[29]  ; 10.696 ; 10.696 ; 10.696 ; 10.696 ;
; PUSH/POP   ; output[30]  ; 12.519 ; 12.519 ; 12.519 ; 12.519 ;
; PUSH/POP   ; output[31]  ; 11.209 ; 11.209 ; 11.209 ; 11.209 ;
+------------+-------------+--------+--------+--------+--------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+-------------+------------+--------+------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+------+------------+-----------------+
; output[*]   ; ENABLE     ; 10.225 ;      ; Rise       ; ENABLE          ;
;  output[0]  ; ENABLE     ; 12.068 ;      ; Rise       ; ENABLE          ;
;  output[1]  ; ENABLE     ; 12.052 ;      ; Rise       ; ENABLE          ;
;  output[2]  ; ENABLE     ; 12.074 ;      ; Rise       ; ENABLE          ;
;  output[3]  ; ENABLE     ; 10.442 ;      ; Rise       ; ENABLE          ;
;  output[4]  ; ENABLE     ; 12.074 ;      ; Rise       ; ENABLE          ;
;  output[5]  ; ENABLE     ; 12.099 ;      ; Rise       ; ENABLE          ;
;  output[6]  ; ENABLE     ; 12.072 ;      ; Rise       ; ENABLE          ;
;  output[7]  ; ENABLE     ; 12.062 ;      ; Rise       ; ENABLE          ;
;  output[8]  ; ENABLE     ; 10.452 ;      ; Rise       ; ENABLE          ;
;  output[9]  ; ENABLE     ; 10.490 ;      ; Rise       ; ENABLE          ;
;  output[10] ; ENABLE     ; 12.044 ;      ; Rise       ; ENABLE          ;
;  output[11] ; ENABLE     ; 10.246 ;      ; Rise       ; ENABLE          ;
;  output[12] ; ENABLE     ; 10.435 ;      ; Rise       ; ENABLE          ;
;  output[13] ; ENABLE     ; 10.248 ;      ; Rise       ; ENABLE          ;
;  output[14] ; ENABLE     ; 10.759 ;      ; Rise       ; ENABLE          ;
;  output[15] ; ENABLE     ; 10.442 ;      ; Rise       ; ENABLE          ;
;  output[16] ; ENABLE     ; 11.956 ;      ; Rise       ; ENABLE          ;
;  output[17] ; ENABLE     ; 10.435 ;      ; Rise       ; ENABLE          ;
;  output[18] ; ENABLE     ; 12.078 ;      ; Rise       ; ENABLE          ;
;  output[19] ; ENABLE     ; 11.946 ;      ; Rise       ; ENABLE          ;
;  output[20] ; ENABLE     ; 10.435 ;      ; Rise       ; ENABLE          ;
;  output[21] ; ENABLE     ; 12.072 ;      ; Rise       ; ENABLE          ;
;  output[22] ; ENABLE     ; 10.435 ;      ; Rise       ; ENABLE          ;
;  output[23] ; ENABLE     ; 12.048 ;      ; Rise       ; ENABLE          ;
;  output[24] ; ENABLE     ; 12.044 ;      ; Rise       ; ENABLE          ;
;  output[25] ; ENABLE     ; 10.248 ;      ; Rise       ; ENABLE          ;
;  output[26] ; ENABLE     ; 10.225 ;      ; Rise       ; ENABLE          ;
;  output[27] ; ENABLE     ; 10.490 ;      ; Rise       ; ENABLE          ;
;  output[28] ; ENABLE     ; 12.072 ;      ; Rise       ; ENABLE          ;
;  output[29] ; ENABLE     ; 10.246 ;      ; Rise       ; ENABLE          ;
;  output[30] ; ENABLE     ; 12.069 ;      ; Rise       ; ENABLE          ;
;  output[31] ; ENABLE     ; 10.759 ;      ; Rise       ; ENABLE          ;
; output[*]   ; ENABLE     ; 10.225 ;      ; Fall       ; ENABLE          ;
;  output[0]  ; ENABLE     ; 12.068 ;      ; Fall       ; ENABLE          ;
;  output[1]  ; ENABLE     ; 12.052 ;      ; Fall       ; ENABLE          ;
;  output[2]  ; ENABLE     ; 12.074 ;      ; Fall       ; ENABLE          ;
;  output[3]  ; ENABLE     ; 10.442 ;      ; Fall       ; ENABLE          ;
;  output[4]  ; ENABLE     ; 12.074 ;      ; Fall       ; ENABLE          ;
;  output[5]  ; ENABLE     ; 12.099 ;      ; Fall       ; ENABLE          ;
;  output[6]  ; ENABLE     ; 12.072 ;      ; Fall       ; ENABLE          ;
;  output[7]  ; ENABLE     ; 12.062 ;      ; Fall       ; ENABLE          ;
;  output[8]  ; ENABLE     ; 10.452 ;      ; Fall       ; ENABLE          ;
;  output[9]  ; ENABLE     ; 10.490 ;      ; Fall       ; ENABLE          ;
;  output[10] ; ENABLE     ; 12.044 ;      ; Fall       ; ENABLE          ;
;  output[11] ; ENABLE     ; 10.246 ;      ; Fall       ; ENABLE          ;
;  output[12] ; ENABLE     ; 10.435 ;      ; Fall       ; ENABLE          ;
;  output[13] ; ENABLE     ; 10.248 ;      ; Fall       ; ENABLE          ;
;  output[14] ; ENABLE     ; 10.759 ;      ; Fall       ; ENABLE          ;
;  output[15] ; ENABLE     ; 10.442 ;      ; Fall       ; ENABLE          ;
;  output[16] ; ENABLE     ; 11.956 ;      ; Fall       ; ENABLE          ;
;  output[17] ; ENABLE     ; 10.435 ;      ; Fall       ; ENABLE          ;
;  output[18] ; ENABLE     ; 12.078 ;      ; Fall       ; ENABLE          ;
;  output[19] ; ENABLE     ; 11.946 ;      ; Fall       ; ENABLE          ;
;  output[20] ; ENABLE     ; 10.435 ;      ; Fall       ; ENABLE          ;
;  output[21] ; ENABLE     ; 12.072 ;      ; Fall       ; ENABLE          ;
;  output[22] ; ENABLE     ; 10.435 ;      ; Fall       ; ENABLE          ;
;  output[23] ; ENABLE     ; 12.048 ;      ; Fall       ; ENABLE          ;
;  output[24] ; ENABLE     ; 12.044 ;      ; Fall       ; ENABLE          ;
;  output[25] ; ENABLE     ; 10.248 ;      ; Fall       ; ENABLE          ;
;  output[26] ; ENABLE     ; 10.225 ;      ; Fall       ; ENABLE          ;
;  output[27] ; ENABLE     ; 10.490 ;      ; Fall       ; ENABLE          ;
;  output[28] ; ENABLE     ; 12.072 ;      ; Fall       ; ENABLE          ;
;  output[29] ; ENABLE     ; 10.246 ;      ; Fall       ; ENABLE          ;
;  output[30] ; ENABLE     ; 12.069 ;      ; Fall       ; ENABLE          ;
;  output[31] ; ENABLE     ; 10.759 ;      ; Fall       ; ENABLE          ;
+-------------+------------+--------+------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+-------------+------------+--------+------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+------+------------+-----------------+
; output[*]   ; ENABLE     ; 10.225 ;      ; Rise       ; ENABLE          ;
;  output[0]  ; ENABLE     ; 12.068 ;      ; Rise       ; ENABLE          ;
;  output[1]  ; ENABLE     ; 12.052 ;      ; Rise       ; ENABLE          ;
;  output[2]  ; ENABLE     ; 12.074 ;      ; Rise       ; ENABLE          ;
;  output[3]  ; ENABLE     ; 10.442 ;      ; Rise       ; ENABLE          ;
;  output[4]  ; ENABLE     ; 12.074 ;      ; Rise       ; ENABLE          ;
;  output[5]  ; ENABLE     ; 12.099 ;      ; Rise       ; ENABLE          ;
;  output[6]  ; ENABLE     ; 12.072 ;      ; Rise       ; ENABLE          ;
;  output[7]  ; ENABLE     ; 12.062 ;      ; Rise       ; ENABLE          ;
;  output[8]  ; ENABLE     ; 10.452 ;      ; Rise       ; ENABLE          ;
;  output[9]  ; ENABLE     ; 10.490 ;      ; Rise       ; ENABLE          ;
;  output[10] ; ENABLE     ; 12.044 ;      ; Rise       ; ENABLE          ;
;  output[11] ; ENABLE     ; 10.246 ;      ; Rise       ; ENABLE          ;
;  output[12] ; ENABLE     ; 10.435 ;      ; Rise       ; ENABLE          ;
;  output[13] ; ENABLE     ; 10.248 ;      ; Rise       ; ENABLE          ;
;  output[14] ; ENABLE     ; 10.759 ;      ; Rise       ; ENABLE          ;
;  output[15] ; ENABLE     ; 10.442 ;      ; Rise       ; ENABLE          ;
;  output[16] ; ENABLE     ; 11.956 ;      ; Rise       ; ENABLE          ;
;  output[17] ; ENABLE     ; 10.435 ;      ; Rise       ; ENABLE          ;
;  output[18] ; ENABLE     ; 12.078 ;      ; Rise       ; ENABLE          ;
;  output[19] ; ENABLE     ; 11.946 ;      ; Rise       ; ENABLE          ;
;  output[20] ; ENABLE     ; 10.435 ;      ; Rise       ; ENABLE          ;
;  output[21] ; ENABLE     ; 12.072 ;      ; Rise       ; ENABLE          ;
;  output[22] ; ENABLE     ; 10.435 ;      ; Rise       ; ENABLE          ;
;  output[23] ; ENABLE     ; 12.048 ;      ; Rise       ; ENABLE          ;
;  output[24] ; ENABLE     ; 12.044 ;      ; Rise       ; ENABLE          ;
;  output[25] ; ENABLE     ; 10.248 ;      ; Rise       ; ENABLE          ;
;  output[26] ; ENABLE     ; 10.225 ;      ; Rise       ; ENABLE          ;
;  output[27] ; ENABLE     ; 10.490 ;      ; Rise       ; ENABLE          ;
;  output[28] ; ENABLE     ; 12.072 ;      ; Rise       ; ENABLE          ;
;  output[29] ; ENABLE     ; 10.246 ;      ; Rise       ; ENABLE          ;
;  output[30] ; ENABLE     ; 12.069 ;      ; Rise       ; ENABLE          ;
;  output[31] ; ENABLE     ; 10.759 ;      ; Rise       ; ENABLE          ;
; output[*]   ; ENABLE     ; 10.225 ;      ; Fall       ; ENABLE          ;
;  output[0]  ; ENABLE     ; 12.068 ;      ; Fall       ; ENABLE          ;
;  output[1]  ; ENABLE     ; 12.052 ;      ; Fall       ; ENABLE          ;
;  output[2]  ; ENABLE     ; 12.074 ;      ; Fall       ; ENABLE          ;
;  output[3]  ; ENABLE     ; 10.442 ;      ; Fall       ; ENABLE          ;
;  output[4]  ; ENABLE     ; 12.074 ;      ; Fall       ; ENABLE          ;
;  output[5]  ; ENABLE     ; 12.099 ;      ; Fall       ; ENABLE          ;
;  output[6]  ; ENABLE     ; 12.072 ;      ; Fall       ; ENABLE          ;
;  output[7]  ; ENABLE     ; 12.062 ;      ; Fall       ; ENABLE          ;
;  output[8]  ; ENABLE     ; 10.452 ;      ; Fall       ; ENABLE          ;
;  output[9]  ; ENABLE     ; 10.490 ;      ; Fall       ; ENABLE          ;
;  output[10] ; ENABLE     ; 12.044 ;      ; Fall       ; ENABLE          ;
;  output[11] ; ENABLE     ; 10.246 ;      ; Fall       ; ENABLE          ;
;  output[12] ; ENABLE     ; 10.435 ;      ; Fall       ; ENABLE          ;
;  output[13] ; ENABLE     ; 10.248 ;      ; Fall       ; ENABLE          ;
;  output[14] ; ENABLE     ; 10.759 ;      ; Fall       ; ENABLE          ;
;  output[15] ; ENABLE     ; 10.442 ;      ; Fall       ; ENABLE          ;
;  output[16] ; ENABLE     ; 11.956 ;      ; Fall       ; ENABLE          ;
;  output[17] ; ENABLE     ; 10.435 ;      ; Fall       ; ENABLE          ;
;  output[18] ; ENABLE     ; 12.078 ;      ; Fall       ; ENABLE          ;
;  output[19] ; ENABLE     ; 11.946 ;      ; Fall       ; ENABLE          ;
;  output[20] ; ENABLE     ; 10.435 ;      ; Fall       ; ENABLE          ;
;  output[21] ; ENABLE     ; 12.072 ;      ; Fall       ; ENABLE          ;
;  output[22] ; ENABLE     ; 10.435 ;      ; Fall       ; ENABLE          ;
;  output[23] ; ENABLE     ; 12.048 ;      ; Fall       ; ENABLE          ;
;  output[24] ; ENABLE     ; 12.044 ;      ; Fall       ; ENABLE          ;
;  output[25] ; ENABLE     ; 10.248 ;      ; Fall       ; ENABLE          ;
;  output[26] ; ENABLE     ; 10.225 ;      ; Fall       ; ENABLE          ;
;  output[27] ; ENABLE     ; 10.490 ;      ; Fall       ; ENABLE          ;
;  output[28] ; ENABLE     ; 12.072 ;      ; Fall       ; ENABLE          ;
;  output[29] ; ENABLE     ; 10.246 ;      ; Fall       ; ENABLE          ;
;  output[30] ; ENABLE     ; 12.069 ;      ; Fall       ; ENABLE          ;
;  output[31] ; ENABLE     ; 10.759 ;      ; Fall       ; ENABLE          ;
+-------------+------------+--------+------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Output Disable Times                                                            ;
+-------------+------------+-----------+-----------+------------+-----------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------+------------+-----------+-----------+------------+-----------------+
; output[*]   ; ENABLE     ; 10.225    ;           ; Rise       ; ENABLE          ;
;  output[0]  ; ENABLE     ; 12.068    ;           ; Rise       ; ENABLE          ;
;  output[1]  ; ENABLE     ; 12.052    ;           ; Rise       ; ENABLE          ;
;  output[2]  ; ENABLE     ; 12.074    ;           ; Rise       ; ENABLE          ;
;  output[3]  ; ENABLE     ; 10.442    ;           ; Rise       ; ENABLE          ;
;  output[4]  ; ENABLE     ; 12.074    ;           ; Rise       ; ENABLE          ;
;  output[5]  ; ENABLE     ; 12.099    ;           ; Rise       ; ENABLE          ;
;  output[6]  ; ENABLE     ; 12.072    ;           ; Rise       ; ENABLE          ;
;  output[7]  ; ENABLE     ; 12.062    ;           ; Rise       ; ENABLE          ;
;  output[8]  ; ENABLE     ; 10.452    ;           ; Rise       ; ENABLE          ;
;  output[9]  ; ENABLE     ; 10.490    ;           ; Rise       ; ENABLE          ;
;  output[10] ; ENABLE     ; 12.044    ;           ; Rise       ; ENABLE          ;
;  output[11] ; ENABLE     ; 10.246    ;           ; Rise       ; ENABLE          ;
;  output[12] ; ENABLE     ; 10.435    ;           ; Rise       ; ENABLE          ;
;  output[13] ; ENABLE     ; 10.248    ;           ; Rise       ; ENABLE          ;
;  output[14] ; ENABLE     ; 10.759    ;           ; Rise       ; ENABLE          ;
;  output[15] ; ENABLE     ; 10.442    ;           ; Rise       ; ENABLE          ;
;  output[16] ; ENABLE     ; 11.956    ;           ; Rise       ; ENABLE          ;
;  output[17] ; ENABLE     ; 10.435    ;           ; Rise       ; ENABLE          ;
;  output[18] ; ENABLE     ; 12.078    ;           ; Rise       ; ENABLE          ;
;  output[19] ; ENABLE     ; 11.946    ;           ; Rise       ; ENABLE          ;
;  output[20] ; ENABLE     ; 10.435    ;           ; Rise       ; ENABLE          ;
;  output[21] ; ENABLE     ; 12.072    ;           ; Rise       ; ENABLE          ;
;  output[22] ; ENABLE     ; 10.435    ;           ; Rise       ; ENABLE          ;
;  output[23] ; ENABLE     ; 12.048    ;           ; Rise       ; ENABLE          ;
;  output[24] ; ENABLE     ; 12.044    ;           ; Rise       ; ENABLE          ;
;  output[25] ; ENABLE     ; 10.248    ;           ; Rise       ; ENABLE          ;
;  output[26] ; ENABLE     ; 10.225    ;           ; Rise       ; ENABLE          ;
;  output[27] ; ENABLE     ; 10.490    ;           ; Rise       ; ENABLE          ;
;  output[28] ; ENABLE     ; 12.072    ;           ; Rise       ; ENABLE          ;
;  output[29] ; ENABLE     ; 10.246    ;           ; Rise       ; ENABLE          ;
;  output[30] ; ENABLE     ; 12.069    ;           ; Rise       ; ENABLE          ;
;  output[31] ; ENABLE     ; 10.759    ;           ; Rise       ; ENABLE          ;
; output[*]   ; ENABLE     ; 10.225    ;           ; Fall       ; ENABLE          ;
;  output[0]  ; ENABLE     ; 12.068    ;           ; Fall       ; ENABLE          ;
;  output[1]  ; ENABLE     ; 12.052    ;           ; Fall       ; ENABLE          ;
;  output[2]  ; ENABLE     ; 12.074    ;           ; Fall       ; ENABLE          ;
;  output[3]  ; ENABLE     ; 10.442    ;           ; Fall       ; ENABLE          ;
;  output[4]  ; ENABLE     ; 12.074    ;           ; Fall       ; ENABLE          ;
;  output[5]  ; ENABLE     ; 12.099    ;           ; Fall       ; ENABLE          ;
;  output[6]  ; ENABLE     ; 12.072    ;           ; Fall       ; ENABLE          ;
;  output[7]  ; ENABLE     ; 12.062    ;           ; Fall       ; ENABLE          ;
;  output[8]  ; ENABLE     ; 10.452    ;           ; Fall       ; ENABLE          ;
;  output[9]  ; ENABLE     ; 10.490    ;           ; Fall       ; ENABLE          ;
;  output[10] ; ENABLE     ; 12.044    ;           ; Fall       ; ENABLE          ;
;  output[11] ; ENABLE     ; 10.246    ;           ; Fall       ; ENABLE          ;
;  output[12] ; ENABLE     ; 10.435    ;           ; Fall       ; ENABLE          ;
;  output[13] ; ENABLE     ; 10.248    ;           ; Fall       ; ENABLE          ;
;  output[14] ; ENABLE     ; 10.759    ;           ; Fall       ; ENABLE          ;
;  output[15] ; ENABLE     ; 10.442    ;           ; Fall       ; ENABLE          ;
;  output[16] ; ENABLE     ; 11.956    ;           ; Fall       ; ENABLE          ;
;  output[17] ; ENABLE     ; 10.435    ;           ; Fall       ; ENABLE          ;
;  output[18] ; ENABLE     ; 12.078    ;           ; Fall       ; ENABLE          ;
;  output[19] ; ENABLE     ; 11.946    ;           ; Fall       ; ENABLE          ;
;  output[20] ; ENABLE     ; 10.435    ;           ; Fall       ; ENABLE          ;
;  output[21] ; ENABLE     ; 12.072    ;           ; Fall       ; ENABLE          ;
;  output[22] ; ENABLE     ; 10.435    ;           ; Fall       ; ENABLE          ;
;  output[23] ; ENABLE     ; 12.048    ;           ; Fall       ; ENABLE          ;
;  output[24] ; ENABLE     ; 12.044    ;           ; Fall       ; ENABLE          ;
;  output[25] ; ENABLE     ; 10.248    ;           ; Fall       ; ENABLE          ;
;  output[26] ; ENABLE     ; 10.225    ;           ; Fall       ; ENABLE          ;
;  output[27] ; ENABLE     ; 10.490    ;           ; Fall       ; ENABLE          ;
;  output[28] ; ENABLE     ; 12.072    ;           ; Fall       ; ENABLE          ;
;  output[29] ; ENABLE     ; 10.246    ;           ; Fall       ; ENABLE          ;
;  output[30] ; ENABLE     ; 12.069    ;           ; Fall       ; ENABLE          ;
;  output[31] ; ENABLE     ; 10.759    ;           ; Fall       ; ENABLE          ;
+-------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                    ;
+-------------+------------+-----------+-----------+------------+-----------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------+------------+-----------+-----------+------------+-----------------+
; output[*]   ; ENABLE     ; 10.225    ;           ; Rise       ; ENABLE          ;
;  output[0]  ; ENABLE     ; 12.068    ;           ; Rise       ; ENABLE          ;
;  output[1]  ; ENABLE     ; 12.052    ;           ; Rise       ; ENABLE          ;
;  output[2]  ; ENABLE     ; 12.074    ;           ; Rise       ; ENABLE          ;
;  output[3]  ; ENABLE     ; 10.442    ;           ; Rise       ; ENABLE          ;
;  output[4]  ; ENABLE     ; 12.074    ;           ; Rise       ; ENABLE          ;
;  output[5]  ; ENABLE     ; 12.099    ;           ; Rise       ; ENABLE          ;
;  output[6]  ; ENABLE     ; 12.072    ;           ; Rise       ; ENABLE          ;
;  output[7]  ; ENABLE     ; 12.062    ;           ; Rise       ; ENABLE          ;
;  output[8]  ; ENABLE     ; 10.452    ;           ; Rise       ; ENABLE          ;
;  output[9]  ; ENABLE     ; 10.490    ;           ; Rise       ; ENABLE          ;
;  output[10] ; ENABLE     ; 12.044    ;           ; Rise       ; ENABLE          ;
;  output[11] ; ENABLE     ; 10.246    ;           ; Rise       ; ENABLE          ;
;  output[12] ; ENABLE     ; 10.435    ;           ; Rise       ; ENABLE          ;
;  output[13] ; ENABLE     ; 10.248    ;           ; Rise       ; ENABLE          ;
;  output[14] ; ENABLE     ; 10.759    ;           ; Rise       ; ENABLE          ;
;  output[15] ; ENABLE     ; 10.442    ;           ; Rise       ; ENABLE          ;
;  output[16] ; ENABLE     ; 11.956    ;           ; Rise       ; ENABLE          ;
;  output[17] ; ENABLE     ; 10.435    ;           ; Rise       ; ENABLE          ;
;  output[18] ; ENABLE     ; 12.078    ;           ; Rise       ; ENABLE          ;
;  output[19] ; ENABLE     ; 11.946    ;           ; Rise       ; ENABLE          ;
;  output[20] ; ENABLE     ; 10.435    ;           ; Rise       ; ENABLE          ;
;  output[21] ; ENABLE     ; 12.072    ;           ; Rise       ; ENABLE          ;
;  output[22] ; ENABLE     ; 10.435    ;           ; Rise       ; ENABLE          ;
;  output[23] ; ENABLE     ; 12.048    ;           ; Rise       ; ENABLE          ;
;  output[24] ; ENABLE     ; 12.044    ;           ; Rise       ; ENABLE          ;
;  output[25] ; ENABLE     ; 10.248    ;           ; Rise       ; ENABLE          ;
;  output[26] ; ENABLE     ; 10.225    ;           ; Rise       ; ENABLE          ;
;  output[27] ; ENABLE     ; 10.490    ;           ; Rise       ; ENABLE          ;
;  output[28] ; ENABLE     ; 12.072    ;           ; Rise       ; ENABLE          ;
;  output[29] ; ENABLE     ; 10.246    ;           ; Rise       ; ENABLE          ;
;  output[30] ; ENABLE     ; 12.069    ;           ; Rise       ; ENABLE          ;
;  output[31] ; ENABLE     ; 10.759    ;           ; Rise       ; ENABLE          ;
; output[*]   ; ENABLE     ; 10.225    ;           ; Fall       ; ENABLE          ;
;  output[0]  ; ENABLE     ; 12.068    ;           ; Fall       ; ENABLE          ;
;  output[1]  ; ENABLE     ; 12.052    ;           ; Fall       ; ENABLE          ;
;  output[2]  ; ENABLE     ; 12.074    ;           ; Fall       ; ENABLE          ;
;  output[3]  ; ENABLE     ; 10.442    ;           ; Fall       ; ENABLE          ;
;  output[4]  ; ENABLE     ; 12.074    ;           ; Fall       ; ENABLE          ;
;  output[5]  ; ENABLE     ; 12.099    ;           ; Fall       ; ENABLE          ;
;  output[6]  ; ENABLE     ; 12.072    ;           ; Fall       ; ENABLE          ;
;  output[7]  ; ENABLE     ; 12.062    ;           ; Fall       ; ENABLE          ;
;  output[8]  ; ENABLE     ; 10.452    ;           ; Fall       ; ENABLE          ;
;  output[9]  ; ENABLE     ; 10.490    ;           ; Fall       ; ENABLE          ;
;  output[10] ; ENABLE     ; 12.044    ;           ; Fall       ; ENABLE          ;
;  output[11] ; ENABLE     ; 10.246    ;           ; Fall       ; ENABLE          ;
;  output[12] ; ENABLE     ; 10.435    ;           ; Fall       ; ENABLE          ;
;  output[13] ; ENABLE     ; 10.248    ;           ; Fall       ; ENABLE          ;
;  output[14] ; ENABLE     ; 10.759    ;           ; Fall       ; ENABLE          ;
;  output[15] ; ENABLE     ; 10.442    ;           ; Fall       ; ENABLE          ;
;  output[16] ; ENABLE     ; 11.956    ;           ; Fall       ; ENABLE          ;
;  output[17] ; ENABLE     ; 10.435    ;           ; Fall       ; ENABLE          ;
;  output[18] ; ENABLE     ; 12.078    ;           ; Fall       ; ENABLE          ;
;  output[19] ; ENABLE     ; 11.946    ;           ; Fall       ; ENABLE          ;
;  output[20] ; ENABLE     ; 10.435    ;           ; Fall       ; ENABLE          ;
;  output[21] ; ENABLE     ; 12.072    ;           ; Fall       ; ENABLE          ;
;  output[22] ; ENABLE     ; 10.435    ;           ; Fall       ; ENABLE          ;
;  output[23] ; ENABLE     ; 12.048    ;           ; Fall       ; ENABLE          ;
;  output[24] ; ENABLE     ; 12.044    ;           ; Fall       ; ENABLE          ;
;  output[25] ; ENABLE     ; 10.248    ;           ; Fall       ; ENABLE          ;
;  output[26] ; ENABLE     ; 10.225    ;           ; Fall       ; ENABLE          ;
;  output[27] ; ENABLE     ; 10.490    ;           ; Fall       ; ENABLE          ;
;  output[28] ; ENABLE     ; 12.072    ;           ; Fall       ; ENABLE          ;
;  output[29] ; ENABLE     ; 10.246    ;           ; Fall       ; ENABLE          ;
;  output[30] ; ENABLE     ; 12.069    ;           ; Fall       ; ENABLE          ;
;  output[31] ; ENABLE     ; 10.759    ;           ; Fall       ; ENABLE          ;
+-------------+------------+-----------+-----------+------------+-----------------+


+-------------------------------+
; Fast Model Setup Summary      ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLK   ; 0.123 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLK   ; 0.076 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+--------+--------+----------------------+
; Clock  ; Slack  ; End Point TNS        ;
+--------+--------+----------------------+
; ENABLE ; -1.222 ; -1848.236            ;
; CLK    ; -1.222 ; -10.222              ;
+--------+--------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLK'                                                                                                 ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; 0.123 ; ENABLE              ; block2:inst1|inst27 ; ENABLE       ; CLK         ; 0.500        ; 1.414      ; 1.823      ;
; 0.129 ; ENABLE              ; block2:inst1|inst29 ; ENABLE       ; CLK         ; 0.500        ; 1.414      ; 1.817      ;
; 0.177 ; block2:inst1|inst27 ; block2:inst1|inst29 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 0.855      ;
; 0.201 ; block2:inst|inst25  ; block2:inst|inst27  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 0.831      ;
; 0.202 ; block2:inst|inst25  ; block2:inst|inst29  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 0.830      ;
; 0.221 ; block2:inst1|inst21 ; block2:inst1|inst27 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 0.811      ;
; 0.227 ; block2:inst1|inst21 ; block2:inst1|inst29 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 0.805      ;
; 0.237 ; ENABLE              ; block2:inst|inst27  ; ENABLE       ; CLK         ; 0.500        ; 1.414      ; 1.709      ;
; 0.238 ; ENABLE              ; block2:inst|inst29  ; ENABLE       ; CLK         ; 0.500        ; 1.414      ; 1.708      ;
; 0.243 ; ENABLE              ; block2:inst1|inst25 ; ENABLE       ; CLK         ; 0.500        ; 1.414      ; 1.703      ;
; 0.256 ; ENABLE              ; block2:inst|inst25  ; ENABLE       ; CLK         ; 0.500        ; 1.414      ; 1.690      ;
; 0.269 ; block2:inst1|inst23 ; block2:inst1|inst27 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 0.763      ;
; 0.275 ; block2:inst1|inst23 ; block2:inst1|inst29 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 0.757      ;
; 0.277 ; ENABLE              ; block2:inst1|inst21 ; ENABLE       ; CLK         ; 0.500        ; 1.414      ; 1.669      ;
; 0.286 ; ENABLE              ; block2:inst1|inst23 ; ENABLE       ; CLK         ; 0.500        ; 1.414      ; 1.660      ;
; 0.304 ; ENABLE              ; block2:inst|inst23  ; ENABLE       ; CLK         ; 0.500        ; 1.414      ; 1.642      ;
; 0.336 ; block2:inst1|inst23 ; block2:inst1|inst23 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 0.696      ;
; 0.340 ; block2:inst|inst23  ; block2:inst|inst23  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 0.692      ;
; 0.341 ; block2:inst1|inst21 ; block2:inst1|inst25 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 0.691      ;
; 0.342 ; block2:inst|inst27  ; block2:inst|inst29  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 0.690      ;
; 0.349 ; block2:inst1|inst21 ; block2:inst|inst29  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 0.683      ;
; 0.351 ; block2:inst1|inst21 ; block2:inst|inst27  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 0.681      ;
; 0.352 ; block2:inst1|inst21 ; block2:inst|inst25  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 0.680      ;
; 0.366 ; block2:inst1|inst21 ; block2:inst1|inst23 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 0.666      ;
; 0.374 ; block2:inst1|inst21 ; block2:inst|inst23  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 0.658      ;
; 0.375 ; block2:inst1|inst25 ; block2:inst1|inst29 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 0.657      ;
; 0.377 ; block2:inst1|inst25 ; block2:inst1|inst27 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 0.655      ;
; 0.389 ; block2:inst1|inst23 ; block2:inst1|inst25 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 0.643      ;
; 0.393 ; block2:inst|inst23  ; block2:inst|inst29  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 0.639      ;
; 0.395 ; block2:inst|inst23  ; block2:inst|inst27  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 0.637      ;
; 0.396 ; block2:inst|inst23  ; block2:inst|inst25  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 0.636      ;
; 0.623 ; ENABLE              ; block2:inst1|inst27 ; ENABLE       ; CLK         ; 1.000        ; 1.414      ; 1.823      ;
; 0.629 ; ENABLE              ; block2:inst1|inst29 ; ENABLE       ; CLK         ; 1.000        ; 1.414      ; 1.817      ;
; 0.665 ; block2:inst1|inst21 ; block2:inst1|inst21 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; block2:inst1|inst29 ; block2:inst1|inst29 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; block2:inst|inst27  ; block2:inst|inst27  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; block2:inst|inst29  ; block2:inst|inst29  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; block2:inst1|inst27 ; block2:inst1|inst27 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; block2:inst1|inst25 ; block2:inst1|inst25 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; block2:inst|inst25  ; block2:inst|inst25  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 0.367      ;
; 0.737 ; ENABLE              ; block2:inst|inst27  ; ENABLE       ; CLK         ; 1.000        ; 1.414      ; 1.709      ;
; 0.738 ; ENABLE              ; block2:inst|inst29  ; ENABLE       ; CLK         ; 1.000        ; 1.414      ; 1.708      ;
; 0.743 ; ENABLE              ; block2:inst1|inst25 ; ENABLE       ; CLK         ; 1.000        ; 1.414      ; 1.703      ;
; 0.756 ; ENABLE              ; block2:inst|inst25  ; ENABLE       ; CLK         ; 1.000        ; 1.414      ; 1.690      ;
; 0.777 ; ENABLE              ; block2:inst1|inst21 ; ENABLE       ; CLK         ; 1.000        ; 1.414      ; 1.669      ;
; 0.786 ; ENABLE              ; block2:inst1|inst23 ; ENABLE       ; CLK         ; 1.000        ; 1.414      ; 1.660      ;
; 0.804 ; ENABLE              ; block2:inst|inst23  ; ENABLE       ; CLK         ; 1.000        ; 1.414      ; 1.642      ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLK'                                                                                                  ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; 0.076 ; ENABLE              ; block2:inst|inst23  ; ENABLE       ; CLK         ; 0.000        ; 1.414      ; 1.642      ;
; 0.094 ; ENABLE              ; block2:inst1|inst23 ; ENABLE       ; CLK         ; 0.000        ; 1.414      ; 1.660      ;
; 0.103 ; ENABLE              ; block2:inst1|inst21 ; ENABLE       ; CLK         ; 0.000        ; 1.414      ; 1.669      ;
; 0.113 ; ENABLE              ; block2:inst1|inst27 ; ENABLE       ; CLK         ; 0.000        ; 1.414      ; 1.679      ;
; 0.115 ; ENABLE              ; block2:inst1|inst29 ; ENABLE       ; CLK         ; 0.000        ; 1.414      ; 1.681      ;
; 0.124 ; ENABLE              ; block2:inst|inst25  ; ENABLE       ; CLK         ; 0.000        ; 1.414      ; 1.690      ;
; 0.125 ; ENABLE              ; block2:inst|inst27  ; ENABLE       ; CLK         ; 0.000        ; 1.414      ; 1.691      ;
; 0.127 ; ENABLE              ; block2:inst|inst29  ; ENABLE       ; CLK         ; 0.000        ; 1.414      ; 1.693      ;
; 0.137 ; ENABLE              ; block2:inst1|inst25 ; ENABLE       ; CLK         ; 0.000        ; 1.414      ; 1.703      ;
; 0.215 ; block2:inst1|inst21 ; block2:inst1|inst21 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; block2:inst|inst25  ; block2:inst|inst25  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; block2:inst|inst27  ; block2:inst|inst27  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; block2:inst|inst29  ; block2:inst|inst29  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; block2:inst1|inst25 ; block2:inst1|inst25 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; block2:inst1|inst27 ; block2:inst1|inst27 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; block2:inst1|inst29 ; block2:inst1|inst29 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.484 ; block2:inst|inst23  ; block2:inst|inst25  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.636      ;
; 0.485 ; block2:inst|inst23  ; block2:inst|inst27  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.637      ;
; 0.487 ; block2:inst|inst23  ; block2:inst|inst29  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.639      ;
; 0.491 ; block2:inst1|inst23 ; block2:inst1|inst25 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.643      ;
; 0.503 ; block2:inst1|inst25 ; block2:inst1|inst27 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.655      ;
; 0.505 ; block2:inst1|inst25 ; block2:inst1|inst29 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.506 ; block2:inst1|inst21 ; block2:inst|inst23  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.658      ;
; 0.514 ; block2:inst1|inst21 ; block2:inst1|inst23 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.666      ;
; 0.528 ; block2:inst1|inst21 ; block2:inst|inst25  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.680      ;
; 0.529 ; block2:inst1|inst21 ; block2:inst|inst27  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.681      ;
; 0.531 ; block2:inst1|inst21 ; block2:inst|inst29  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.683      ;
; 0.538 ; block2:inst|inst27  ; block2:inst|inst29  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.690      ;
; 0.539 ; block2:inst1|inst21 ; block2:inst1|inst25 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.691      ;
; 0.540 ; block2:inst|inst23  ; block2:inst|inst23  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.692      ;
; 0.544 ; block2:inst1|inst23 ; block2:inst1|inst23 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.696      ;
; 0.576 ; ENABLE              ; block2:inst|inst23  ; ENABLE       ; CLK         ; -0.500       ; 1.414      ; 1.642      ;
; 0.594 ; ENABLE              ; block2:inst1|inst23 ; ENABLE       ; CLK         ; -0.500       ; 1.414      ; 1.660      ;
; 0.603 ; ENABLE              ; block2:inst1|inst21 ; ENABLE       ; CLK         ; -0.500       ; 1.414      ; 1.669      ;
; 0.605 ; block2:inst1|inst23 ; block2:inst1|inst29 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.757      ;
; 0.611 ; block2:inst1|inst23 ; block2:inst1|inst27 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.763      ;
; 0.613 ; ENABLE              ; block2:inst1|inst27 ; ENABLE       ; CLK         ; -0.500       ; 1.414      ; 1.679      ;
; 0.615 ; ENABLE              ; block2:inst1|inst29 ; ENABLE       ; CLK         ; -0.500       ; 1.414      ; 1.681      ;
; 0.624 ; ENABLE              ; block2:inst|inst25  ; ENABLE       ; CLK         ; -0.500       ; 1.414      ; 1.690      ;
; 0.625 ; ENABLE              ; block2:inst|inst27  ; ENABLE       ; CLK         ; -0.500       ; 1.414      ; 1.691      ;
; 0.627 ; ENABLE              ; block2:inst|inst29  ; ENABLE       ; CLK         ; -0.500       ; 1.414      ; 1.693      ;
; 0.637 ; ENABLE              ; block2:inst1|inst25 ; ENABLE       ; CLK         ; -0.500       ; 1.414      ; 1.703      ;
; 0.653 ; block2:inst1|inst21 ; block2:inst1|inst29 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.659 ; block2:inst1|inst21 ; block2:inst1|inst27 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.811      ;
; 0.678 ; block2:inst|inst25  ; block2:inst|inst29  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.830      ;
; 0.679 ; block2:inst|inst25  ; block2:inst|inst27  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.831      ;
; 0.703 ; block2:inst1|inst27 ; block2:inst1|inst29 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.855      ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'ENABLE'                                                                                                                                                                                         ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                                                         ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------------------------------------------------------------------------------------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; ENABLE ; Rise       ; ENABLE                                                                                                                                         ;
; -0.768 ; -0.768       ; 0.000          ; High Pulse Width ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst2|16BIT_RAMCELL:inst1|4BIT_RAMCELL:inst1|RamCell:inst1|inst1 ;
; -0.768 ; -0.768       ; 0.000          ; Low Pulse Width  ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst2|16BIT_RAMCELL:inst1|4BIT_RAMCELL:inst1|RamCell:inst1|inst1 ;
; -0.768 ; -0.768       ; 0.000          ; High Pulse Width ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst2|16BIT_RAMCELL:inst1|4BIT_RAMCELL:inst1|RamCell:inst2|inst1 ;
; -0.768 ; -0.768       ; 0.000          ; Low Pulse Width  ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst2|16BIT_RAMCELL:inst1|4BIT_RAMCELL:inst1|RamCell:inst2|inst1 ;
; -0.768 ; -0.768       ; 0.000          ; High Pulse Width ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst2|16BIT_RAMCELL:inst1|4BIT_RAMCELL:inst1|RamCell:inst3|inst1 ;
; -0.768 ; -0.768       ; 0.000          ; Low Pulse Width  ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst2|16BIT_RAMCELL:inst1|4BIT_RAMCELL:inst1|RamCell:inst3|inst1 ;
; -0.768 ; -0.768       ; 0.000          ; High Pulse Width ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst2|16BIT_RAMCELL:inst1|4BIT_RAMCELL:inst1|RamCell:inst|inst1  ;
; -0.768 ; -0.768       ; 0.000          ; Low Pulse Width  ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst2|16BIT_RAMCELL:inst1|4BIT_RAMCELL:inst1|RamCell:inst|inst1  ;
; -0.768 ; -0.768       ; 0.000          ; High Pulse Width ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst2|16BIT_RAMCELL:inst1|4BIT_RAMCELL:inst2|RamCell:inst1|inst1 ;
; -0.768 ; -0.768       ; 0.000          ; Low Pulse Width  ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst2|16BIT_RAMCELL:inst1|4BIT_RAMCELL:inst2|RamCell:inst1|inst1 ;
; -0.768 ; -0.768       ; 0.000          ; High Pulse Width ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst2|16BIT_RAMCELL:inst1|4BIT_RAMCELL:inst2|RamCell:inst2|inst1 ;
; -0.768 ; -0.768       ; 0.000          ; Low Pulse Width  ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst2|16BIT_RAMCELL:inst1|4BIT_RAMCELL:inst2|RamCell:inst2|inst1 ;
; -0.768 ; -0.768       ; 0.000          ; High Pulse Width ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst2|16BIT_RAMCELL:inst1|4BIT_RAMCELL:inst2|RamCell:inst3|inst1 ;
; -0.768 ; -0.768       ; 0.000          ; Low Pulse Width  ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst2|16BIT_RAMCELL:inst1|4BIT_RAMCELL:inst2|RamCell:inst3|inst1 ;
; -0.768 ; -0.768       ; 0.000          ; High Pulse Width ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst2|16BIT_RAMCELL:inst1|4BIT_RAMCELL:inst2|RamCell:inst|inst1  ;
; -0.768 ; -0.768       ; 0.000          ; Low Pulse Width  ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst2|16BIT_RAMCELL:inst1|4BIT_RAMCELL:inst2|RamCell:inst|inst1  ;
; -0.768 ; -0.768       ; 0.000          ; High Pulse Width ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst2|16BIT_RAMCELL:inst1|4BIT_RAMCELL:inst3|RamCell:inst1|inst1 ;
; -0.768 ; -0.768       ; 0.000          ; Low Pulse Width  ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst2|16BIT_RAMCELL:inst1|4BIT_RAMCELL:inst3|RamCell:inst1|inst1 ;
; -0.768 ; -0.768       ; 0.000          ; High Pulse Width ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst2|16BIT_RAMCELL:inst1|4BIT_RAMCELL:inst3|RamCell:inst2|inst1 ;
; -0.768 ; -0.768       ; 0.000          ; Low Pulse Width  ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst2|16BIT_RAMCELL:inst1|4BIT_RAMCELL:inst3|RamCell:inst2|inst1 ;
; -0.768 ; -0.768       ; 0.000          ; High Pulse Width ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst2|16BIT_RAMCELL:inst1|4BIT_RAMCELL:inst3|RamCell:inst3|inst1 ;
; -0.768 ; -0.768       ; 0.000          ; Low Pulse Width  ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst2|16BIT_RAMCELL:inst1|4BIT_RAMCELL:inst3|RamCell:inst3|inst1 ;
; -0.768 ; -0.768       ; 0.000          ; High Pulse Width ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst2|16BIT_RAMCELL:inst1|4BIT_RAMCELL:inst3|RamCell:inst|inst1  ;
; -0.768 ; -0.768       ; 0.000          ; Low Pulse Width  ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst2|16BIT_RAMCELL:inst1|4BIT_RAMCELL:inst3|RamCell:inst|inst1  ;
; -0.768 ; -0.768       ; 0.000          ; High Pulse Width ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst2|16BIT_RAMCELL:inst1|4BIT_RAMCELL:inst|RamCell:inst1|inst1  ;
; -0.768 ; -0.768       ; 0.000          ; Low Pulse Width  ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst2|16BIT_RAMCELL:inst1|4BIT_RAMCELL:inst|RamCell:inst1|inst1  ;
; -0.768 ; -0.768       ; 0.000          ; High Pulse Width ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst2|16BIT_RAMCELL:inst1|4BIT_RAMCELL:inst|RamCell:inst2|inst1  ;
; -0.768 ; -0.768       ; 0.000          ; Low Pulse Width  ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst2|16BIT_RAMCELL:inst1|4BIT_RAMCELL:inst|RamCell:inst2|inst1  ;
; -0.768 ; -0.768       ; 0.000          ; High Pulse Width ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst2|16BIT_RAMCELL:inst1|4BIT_RAMCELL:inst|RamCell:inst3|inst1  ;
; -0.768 ; -0.768       ; 0.000          ; Low Pulse Width  ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst2|16BIT_RAMCELL:inst1|4BIT_RAMCELL:inst|RamCell:inst3|inst1  ;
; -0.768 ; -0.768       ; 0.000          ; High Pulse Width ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst2|16BIT_RAMCELL:inst1|4BIT_RAMCELL:inst|RamCell:inst|inst1   ;
; -0.768 ; -0.768       ; 0.000          ; Low Pulse Width  ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst2|16BIT_RAMCELL:inst1|4BIT_RAMCELL:inst|RamCell:inst|inst1   ;
; -0.768 ; -0.768       ; 0.000          ; High Pulse Width ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst2|16BIT_RAMCELL:inst|4BIT_RAMCELL:inst1|RamCell:inst1|inst1  ;
; -0.768 ; -0.768       ; 0.000          ; Low Pulse Width  ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst2|16BIT_RAMCELL:inst|4BIT_RAMCELL:inst1|RamCell:inst1|inst1  ;
; -0.768 ; -0.768       ; 0.000          ; High Pulse Width ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst2|16BIT_RAMCELL:inst|4BIT_RAMCELL:inst1|RamCell:inst2|inst1  ;
; -0.768 ; -0.768       ; 0.000          ; Low Pulse Width  ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst2|16BIT_RAMCELL:inst|4BIT_RAMCELL:inst1|RamCell:inst2|inst1  ;
; -0.768 ; -0.768       ; 0.000          ; High Pulse Width ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst2|16BIT_RAMCELL:inst|4BIT_RAMCELL:inst1|RamCell:inst3|inst1  ;
; -0.768 ; -0.768       ; 0.000          ; Low Pulse Width  ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst2|16BIT_RAMCELL:inst|4BIT_RAMCELL:inst1|RamCell:inst3|inst1  ;
; -0.768 ; -0.768       ; 0.000          ; High Pulse Width ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst2|16BIT_RAMCELL:inst|4BIT_RAMCELL:inst1|RamCell:inst|inst1   ;
; -0.768 ; -0.768       ; 0.000          ; Low Pulse Width  ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst2|16BIT_RAMCELL:inst|4BIT_RAMCELL:inst1|RamCell:inst|inst1   ;
; -0.768 ; -0.768       ; 0.000          ; High Pulse Width ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst2|16BIT_RAMCELL:inst|4BIT_RAMCELL:inst2|RamCell:inst1|inst1  ;
; -0.768 ; -0.768       ; 0.000          ; Low Pulse Width  ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst2|16BIT_RAMCELL:inst|4BIT_RAMCELL:inst2|RamCell:inst1|inst1  ;
; -0.768 ; -0.768       ; 0.000          ; High Pulse Width ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst2|16BIT_RAMCELL:inst|4BIT_RAMCELL:inst2|RamCell:inst2|inst1  ;
; -0.768 ; -0.768       ; 0.000          ; Low Pulse Width  ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst2|16BIT_RAMCELL:inst|4BIT_RAMCELL:inst2|RamCell:inst2|inst1  ;
; -0.768 ; -0.768       ; 0.000          ; High Pulse Width ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst2|16BIT_RAMCELL:inst|4BIT_RAMCELL:inst2|RamCell:inst3|inst1  ;
; -0.768 ; -0.768       ; 0.000          ; Low Pulse Width  ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst2|16BIT_RAMCELL:inst|4BIT_RAMCELL:inst2|RamCell:inst3|inst1  ;
; -0.768 ; -0.768       ; 0.000          ; High Pulse Width ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst2|16BIT_RAMCELL:inst|4BIT_RAMCELL:inst2|RamCell:inst|inst1   ;
; -0.768 ; -0.768       ; 0.000          ; Low Pulse Width  ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst2|16BIT_RAMCELL:inst|4BIT_RAMCELL:inst2|RamCell:inst|inst1   ;
; -0.768 ; -0.768       ; 0.000          ; High Pulse Width ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst2|16BIT_RAMCELL:inst|4BIT_RAMCELL:inst3|RamCell:inst1|inst1  ;
; -0.768 ; -0.768       ; 0.000          ; Low Pulse Width  ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst2|16BIT_RAMCELL:inst|4BIT_RAMCELL:inst3|RamCell:inst1|inst1  ;
; -0.768 ; -0.768       ; 0.000          ; High Pulse Width ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst2|16BIT_RAMCELL:inst|4BIT_RAMCELL:inst3|RamCell:inst2|inst1  ;
; -0.768 ; -0.768       ; 0.000          ; Low Pulse Width  ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst2|16BIT_RAMCELL:inst|4BIT_RAMCELL:inst3|RamCell:inst2|inst1  ;
; -0.768 ; -0.768       ; 0.000          ; High Pulse Width ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst2|16BIT_RAMCELL:inst|4BIT_RAMCELL:inst3|RamCell:inst3|inst1  ;
; -0.768 ; -0.768       ; 0.000          ; Low Pulse Width  ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst2|16BIT_RAMCELL:inst|4BIT_RAMCELL:inst3|RamCell:inst3|inst1  ;
; -0.768 ; -0.768       ; 0.000          ; High Pulse Width ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst2|16BIT_RAMCELL:inst|4BIT_RAMCELL:inst3|RamCell:inst|inst1   ;
; -0.768 ; -0.768       ; 0.000          ; Low Pulse Width  ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst2|16BIT_RAMCELL:inst|4BIT_RAMCELL:inst3|RamCell:inst|inst1   ;
; -0.768 ; -0.768       ; 0.000          ; High Pulse Width ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst2|16BIT_RAMCELL:inst|4BIT_RAMCELL:inst|RamCell:inst1|inst1   ;
; -0.768 ; -0.768       ; 0.000          ; Low Pulse Width  ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst2|16BIT_RAMCELL:inst|4BIT_RAMCELL:inst|RamCell:inst1|inst1   ;
; -0.768 ; -0.768       ; 0.000          ; High Pulse Width ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst2|16BIT_RAMCELL:inst|4BIT_RAMCELL:inst|RamCell:inst2|inst1   ;
; -0.768 ; -0.768       ; 0.000          ; Low Pulse Width  ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst2|16BIT_RAMCELL:inst|4BIT_RAMCELL:inst|RamCell:inst2|inst1   ;
; -0.768 ; -0.768       ; 0.000          ; High Pulse Width ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst2|16BIT_RAMCELL:inst|4BIT_RAMCELL:inst|RamCell:inst3|inst1   ;
; -0.768 ; -0.768       ; 0.000          ; Low Pulse Width  ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst2|16BIT_RAMCELL:inst|4BIT_RAMCELL:inst|RamCell:inst3|inst1   ;
; -0.768 ; -0.768       ; 0.000          ; High Pulse Width ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst2|16BIT_RAMCELL:inst|4BIT_RAMCELL:inst|RamCell:inst|inst1    ;
; -0.768 ; -0.768       ; 0.000          ; Low Pulse Width  ; ENABLE ; Fall       ; Ram32x32:inst6|Ram32x32_BLOCK:inst|Ram32x16:inst2|Ram32x4:inst2|32BIT-RAMCELL:inst2|16BIT_RAMCELL:inst|4BIT_RAMCELL:inst|RamCell:inst|inst1    ;
; -0.768 ; -0.768       ; 0.000          ; High Pulse Width ; ENABLE ; Rise       ; inst6|inst|inst2|inst2|inst2|inst1|inst1|inst1|inst1|datad                                                                                     ;
; -0.768 ; -0.768       ; 0.000          ; Low Pulse Width  ; ENABLE ; Rise       ; inst6|inst|inst2|inst2|inst2|inst1|inst1|inst1|inst1|datad                                                                                     ;
; -0.768 ; -0.768       ; 0.000          ; High Pulse Width ; ENABLE ; Rise       ; inst6|inst|inst2|inst2|inst2|inst1|inst1|inst2|inst1|datad                                                                                     ;
; -0.768 ; -0.768       ; 0.000          ; Low Pulse Width  ; ENABLE ; Rise       ; inst6|inst|inst2|inst2|inst2|inst1|inst1|inst2|inst1|datad                                                                                     ;
; -0.768 ; -0.768       ; 0.000          ; High Pulse Width ; ENABLE ; Rise       ; inst6|inst|inst2|inst2|inst2|inst1|inst1|inst3|inst1|datad                                                                                     ;
; -0.768 ; -0.768       ; 0.000          ; Low Pulse Width  ; ENABLE ; Rise       ; inst6|inst|inst2|inst2|inst2|inst1|inst1|inst3|inst1|datad                                                                                     ;
; -0.768 ; -0.768       ; 0.000          ; High Pulse Width ; ENABLE ; Rise       ; inst6|inst|inst2|inst2|inst2|inst1|inst1|inst|inst1|datad                                                                                      ;
; -0.768 ; -0.768       ; 0.000          ; Low Pulse Width  ; ENABLE ; Rise       ; inst6|inst|inst2|inst2|inst2|inst1|inst1|inst|inst1|datad                                                                                      ;
; -0.768 ; -0.768       ; 0.000          ; High Pulse Width ; ENABLE ; Rise       ; inst6|inst|inst2|inst2|inst2|inst1|inst2|inst1|inst1|datac                                                                                     ;
; -0.768 ; -0.768       ; 0.000          ; Low Pulse Width  ; ENABLE ; Rise       ; inst6|inst|inst2|inst2|inst2|inst1|inst2|inst1|inst1|datac                                                                                     ;
; -0.768 ; -0.768       ; 0.000          ; High Pulse Width ; ENABLE ; Rise       ; inst6|inst|inst2|inst2|inst2|inst1|inst2|inst2|inst1|datad                                                                                     ;
; -0.768 ; -0.768       ; 0.000          ; Low Pulse Width  ; ENABLE ; Rise       ; inst6|inst|inst2|inst2|inst2|inst1|inst2|inst2|inst1|datad                                                                                     ;
; -0.768 ; -0.768       ; 0.000          ; High Pulse Width ; ENABLE ; Rise       ; inst6|inst|inst2|inst2|inst2|inst1|inst2|inst3|inst1|datac                                                                                     ;
; -0.768 ; -0.768       ; 0.000          ; Low Pulse Width  ; ENABLE ; Rise       ; inst6|inst|inst2|inst2|inst2|inst1|inst2|inst3|inst1|datac                                                                                     ;
; -0.768 ; -0.768       ; 0.000          ; High Pulse Width ; ENABLE ; Rise       ; inst6|inst|inst2|inst2|inst2|inst1|inst2|inst|inst1|datad                                                                                      ;
; -0.768 ; -0.768       ; 0.000          ; Low Pulse Width  ; ENABLE ; Rise       ; inst6|inst|inst2|inst2|inst2|inst1|inst2|inst|inst1|datad                                                                                      ;
; -0.768 ; -0.768       ; 0.000          ; High Pulse Width ; ENABLE ; Rise       ; inst6|inst|inst2|inst2|inst2|inst1|inst3|inst1|inst1|datad                                                                                     ;
; -0.768 ; -0.768       ; 0.000          ; Low Pulse Width  ; ENABLE ; Rise       ; inst6|inst|inst2|inst2|inst2|inst1|inst3|inst1|inst1|datad                                                                                     ;
; -0.768 ; -0.768       ; 0.000          ; High Pulse Width ; ENABLE ; Rise       ; inst6|inst|inst2|inst2|inst2|inst1|inst3|inst2|inst1|datad                                                                                     ;
; -0.768 ; -0.768       ; 0.000          ; Low Pulse Width  ; ENABLE ; Rise       ; inst6|inst|inst2|inst2|inst2|inst1|inst3|inst2|inst1|datad                                                                                     ;
; -0.768 ; -0.768       ; 0.000          ; High Pulse Width ; ENABLE ; Rise       ; inst6|inst|inst2|inst2|inst2|inst1|inst3|inst3|inst1|datac                                                                                     ;
; -0.768 ; -0.768       ; 0.000          ; Low Pulse Width  ; ENABLE ; Rise       ; inst6|inst|inst2|inst2|inst2|inst1|inst3|inst3|inst1|datac                                                                                     ;
; -0.768 ; -0.768       ; 0.000          ; High Pulse Width ; ENABLE ; Rise       ; inst6|inst|inst2|inst2|inst2|inst1|inst3|inst|inst1|datad                                                                                      ;
; -0.768 ; -0.768       ; 0.000          ; Low Pulse Width  ; ENABLE ; Rise       ; inst6|inst|inst2|inst2|inst2|inst1|inst3|inst|inst1|datad                                                                                      ;
; -0.768 ; -0.768       ; 0.000          ; High Pulse Width ; ENABLE ; Rise       ; inst6|inst|inst2|inst2|inst2|inst1|inst|inst1|inst1|datad                                                                                      ;
; -0.768 ; -0.768       ; 0.000          ; Low Pulse Width  ; ENABLE ; Rise       ; inst6|inst|inst2|inst2|inst2|inst1|inst|inst1|inst1|datad                                                                                      ;
; -0.768 ; -0.768       ; 0.000          ; High Pulse Width ; ENABLE ; Rise       ; inst6|inst|inst2|inst2|inst2|inst1|inst|inst2|inst1|datad                                                                                      ;
; -0.768 ; -0.768       ; 0.000          ; Low Pulse Width  ; ENABLE ; Rise       ; inst6|inst|inst2|inst2|inst2|inst1|inst|inst2|inst1|datad                                                                                      ;
; -0.768 ; -0.768       ; 0.000          ; High Pulse Width ; ENABLE ; Rise       ; inst6|inst|inst2|inst2|inst2|inst1|inst|inst3|inst1|datad                                                                                      ;
; -0.768 ; -0.768       ; 0.000          ; Low Pulse Width  ; ENABLE ; Rise       ; inst6|inst|inst2|inst2|inst2|inst1|inst|inst3|inst1|datad                                                                                      ;
; -0.768 ; -0.768       ; 0.000          ; High Pulse Width ; ENABLE ; Rise       ; inst6|inst|inst2|inst2|inst2|inst1|inst|inst|inst1|datad                                                                                       ;
; -0.768 ; -0.768       ; 0.000          ; Low Pulse Width  ; ENABLE ; Rise       ; inst6|inst|inst2|inst2|inst2|inst1|inst|inst|inst1|datad                                                                                       ;
; -0.768 ; -0.768       ; 0.000          ; High Pulse Width ; ENABLE ; Rise       ; inst6|inst|inst2|inst2|inst2|inst|inst1|inst1|inst1|datac                                                                                      ;
; -0.768 ; -0.768       ; 0.000          ; Low Pulse Width  ; ENABLE ; Rise       ; inst6|inst|inst2|inst2|inst2|inst|inst1|inst1|inst1|datac                                                                                      ;
; -0.768 ; -0.768       ; 0.000          ; High Pulse Width ; ENABLE ; Rise       ; inst6|inst|inst2|inst2|inst2|inst|inst1|inst2|inst1|datad                                                                                      ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK'                                                                ;
+--------+--------------+----------------+------------------+-------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target              ;
+--------+--------------+----------------+------------------+-------+------------+---------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; CLK   ; Rise       ; CLK                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; block2:inst1|inst21 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; block2:inst1|inst21 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; block2:inst1|inst23 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; block2:inst1|inst23 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; block2:inst1|inst25 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; block2:inst1|inst25 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; block2:inst1|inst27 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; block2:inst1|inst27 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; block2:inst1|inst29 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; block2:inst1|inst29 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; block2:inst|inst23  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; block2:inst|inst23  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; block2:inst|inst25  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; block2:inst|inst25  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; block2:inst|inst27  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; block2:inst|inst27  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; block2:inst|inst29  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; block2:inst|inst29  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK|combout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst1|inst21|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst21|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst1|inst23|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst23|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst1|inst25|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst25|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst1|inst27|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst27|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst1|inst29|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst29|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst|inst23|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst23|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst|inst25|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst25|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst|inst27|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst27|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst|inst29|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst29|clk     ;
+--------+--------------+----------------+------------------+-------+------------+---------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; ENABLE     ; CLK        ; 0.377 ; 0.377 ; Rise       ; CLK             ;
; PUSH/POP   ; CLK        ; 3.162 ; 3.162 ; Rise       ; CLK             ;
; input[*]   ; ENABLE     ; 2.809 ; 2.809 ; Rise       ; ENABLE          ;
;  input[0]  ; ENABLE     ; 1.975 ; 1.975 ; Rise       ; ENABLE          ;
;  input[1]  ; ENABLE     ; 2.293 ; 2.293 ; Rise       ; ENABLE          ;
;  input[2]  ; ENABLE     ; 2.809 ; 2.809 ; Rise       ; ENABLE          ;
;  input[3]  ; ENABLE     ; 2.412 ; 2.412 ; Rise       ; ENABLE          ;
;  input[4]  ; ENABLE     ; 2.061 ; 2.061 ; Rise       ; ENABLE          ;
;  input[5]  ; ENABLE     ; 2.743 ; 2.743 ; Rise       ; ENABLE          ;
;  input[6]  ; ENABLE     ; 2.146 ; 2.146 ; Rise       ; ENABLE          ;
;  input[7]  ; ENABLE     ; 2.308 ; 2.308 ; Rise       ; ENABLE          ;
;  input[8]  ; ENABLE     ; 1.946 ; 1.946 ; Rise       ; ENABLE          ;
;  input[9]  ; ENABLE     ; 1.929 ; 1.929 ; Rise       ; ENABLE          ;
;  input[10] ; ENABLE     ; 2.386 ; 2.386 ; Rise       ; ENABLE          ;
;  input[11] ; ENABLE     ; 1.881 ; 1.881 ; Rise       ; ENABLE          ;
;  input[12] ; ENABLE     ; 1.986 ; 1.986 ; Rise       ; ENABLE          ;
;  input[13] ; ENABLE     ; 2.350 ; 2.350 ; Rise       ; ENABLE          ;
;  input[14] ; ENABLE     ; 2.280 ; 2.280 ; Rise       ; ENABLE          ;
;  input[15] ; ENABLE     ; 1.921 ; 1.921 ; Rise       ; ENABLE          ;
;  input[16] ; ENABLE     ; 1.878 ; 1.878 ; Rise       ; ENABLE          ;
;  input[17] ; ENABLE     ; 2.210 ; 2.210 ; Rise       ; ENABLE          ;
;  input[18] ; ENABLE     ; 1.968 ; 1.968 ; Rise       ; ENABLE          ;
;  input[19] ; ENABLE     ; 2.436 ; 2.436 ; Rise       ; ENABLE          ;
;  input[20] ; ENABLE     ; 2.007 ; 2.007 ; Rise       ; ENABLE          ;
;  input[21] ; ENABLE     ; 2.286 ; 2.286 ; Rise       ; ENABLE          ;
;  input[22] ; ENABLE     ; 2.194 ; 2.194 ; Rise       ; ENABLE          ;
;  input[23] ; ENABLE     ; 2.206 ; 2.206 ; Rise       ; ENABLE          ;
;  input[24] ; ENABLE     ; 2.219 ; 2.219 ; Rise       ; ENABLE          ;
;  input[25] ; ENABLE     ; 2.264 ; 2.264 ; Rise       ; ENABLE          ;
;  input[26] ; ENABLE     ; 2.391 ; 2.391 ; Rise       ; ENABLE          ;
;  input[27] ; ENABLE     ; 2.071 ; 2.071 ; Rise       ; ENABLE          ;
;  input[28] ; ENABLE     ; 2.101 ; 2.101 ; Rise       ; ENABLE          ;
;  input[29] ; ENABLE     ; 2.628 ; 2.628 ; Rise       ; ENABLE          ;
;  input[30] ; ENABLE     ; 2.312 ; 2.312 ; Rise       ; ENABLE          ;
;  input[31] ; ENABLE     ; 1.991 ; 1.991 ; Rise       ; ENABLE          ;
; input[*]   ; ENABLE     ; 3.966 ; 3.966 ; Fall       ; ENABLE          ;
;  input[0]  ; ENABLE     ; 2.804 ; 2.804 ; Fall       ; ENABLE          ;
;  input[1]  ; ENABLE     ; 3.374 ; 3.374 ; Fall       ; ENABLE          ;
;  input[2]  ; ENABLE     ; 3.966 ; 3.966 ; Fall       ; ENABLE          ;
;  input[3]  ; ENABLE     ; 3.222 ; 3.222 ; Fall       ; ENABLE          ;
;  input[4]  ; ENABLE     ; 3.117 ; 3.117 ; Fall       ; ENABLE          ;
;  input[5]  ; ENABLE     ; 3.707 ; 3.707 ; Fall       ; ENABLE          ;
;  input[6]  ; ENABLE     ; 3.082 ; 3.082 ; Fall       ; ENABLE          ;
;  input[7]  ; ENABLE     ; 3.437 ; 3.437 ; Fall       ; ENABLE          ;
;  input[8]  ; ENABLE     ; 2.944 ; 2.944 ; Fall       ; ENABLE          ;
;  input[9]  ; ENABLE     ; 2.754 ; 2.754 ; Fall       ; ENABLE          ;
;  input[10] ; ENABLE     ; 3.028 ; 3.028 ; Fall       ; ENABLE          ;
;  input[11] ; ENABLE     ; 2.880 ; 2.880 ; Fall       ; ENABLE          ;
;  input[12] ; ENABLE     ; 2.817 ; 2.817 ; Fall       ; ENABLE          ;
;  input[13] ; ENABLE     ; 3.190 ; 3.190 ; Fall       ; ENABLE          ;
;  input[14] ; ENABLE     ; 3.228 ; 3.228 ; Fall       ; ENABLE          ;
;  input[15] ; ENABLE     ; 2.919 ; 2.919 ; Fall       ; ENABLE          ;
;  input[16] ; ENABLE     ; 2.785 ; 2.785 ; Fall       ; ENABLE          ;
;  input[17] ; ENABLE     ; 3.195 ; 3.195 ; Fall       ; ENABLE          ;
;  input[18] ; ENABLE     ; 2.814 ; 2.814 ; Fall       ; ENABLE          ;
;  input[19] ; ENABLE     ; 3.465 ; 3.465 ; Fall       ; ENABLE          ;
;  input[20] ; ENABLE     ; 3.036 ; 3.036 ; Fall       ; ENABLE          ;
;  input[21] ; ENABLE     ; 3.063 ; 3.063 ; Fall       ; ENABLE          ;
;  input[22] ; ENABLE     ; 3.171 ; 3.171 ; Fall       ; ENABLE          ;
;  input[23] ; ENABLE     ; 3.191 ; 3.191 ; Fall       ; ENABLE          ;
;  input[24] ; ENABLE     ; 3.148 ; 3.148 ; Fall       ; ENABLE          ;
;  input[25] ; ENABLE     ; 3.321 ; 3.321 ; Fall       ; ENABLE          ;
;  input[26] ; ENABLE     ; 3.382 ; 3.382 ; Fall       ; ENABLE          ;
;  input[27] ; ENABLE     ; 2.921 ; 2.921 ; Fall       ; ENABLE          ;
;  input[28] ; ENABLE     ; 3.212 ; 3.212 ; Fall       ; ENABLE          ;
;  input[29] ; ENABLE     ; 3.297 ; 3.297 ; Fall       ; ENABLE          ;
;  input[30] ; ENABLE     ; 3.101 ; 3.101 ; Fall       ; ENABLE          ;
;  input[31] ; ENABLE     ; 2.692 ; 2.692 ; Fall       ; ENABLE          ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; ENABLE     ; CLK        ; -0.076 ; -0.076 ; Rise       ; CLK             ;
; PUSH/POP   ; CLK        ; -2.850 ; -2.850 ; Rise       ; CLK             ;
; input[*]   ; ENABLE     ; 1.043  ; 1.043  ; Rise       ; ENABLE          ;
;  input[0]  ; ENABLE     ; 0.451  ; 0.451  ; Rise       ; ENABLE          ;
;  input[1]  ; ENABLE     ; 0.631  ; 0.631  ; Rise       ; ENABLE          ;
;  input[2]  ; ENABLE     ; 0.697  ; 0.697  ; Rise       ; ENABLE          ;
;  input[3]  ; ENABLE     ; 0.500  ; 0.500  ; Rise       ; ENABLE          ;
;  input[4]  ; ENABLE     ; 0.618  ; 0.618  ; Rise       ; ENABLE          ;
;  input[5]  ; ENABLE     ; 0.504  ; 0.504  ; Rise       ; ENABLE          ;
;  input[6]  ; ENABLE     ; 0.604  ; 0.604  ; Rise       ; ENABLE          ;
;  input[7]  ; ENABLE     ; 0.598  ; 0.598  ; Rise       ; ENABLE          ;
;  input[8]  ; ENABLE     ; 0.761  ; 0.761  ; Rise       ; ENABLE          ;
;  input[9]  ; ENABLE     ; 0.924  ; 0.924  ; Rise       ; ENABLE          ;
;  input[10] ; ENABLE     ; 0.815  ; 0.815  ; Rise       ; ENABLE          ;
;  input[11] ; ENABLE     ; 0.592  ; 0.592  ; Rise       ; ENABLE          ;
;  input[12] ; ENABLE     ; 0.715  ; 0.715  ; Rise       ; ENABLE          ;
;  input[13] ; ENABLE     ; 0.479  ; 0.479  ; Rise       ; ENABLE          ;
;  input[14] ; ENABLE     ; 0.841  ; 0.841  ; Rise       ; ENABLE          ;
;  input[15] ; ENABLE     ; 0.628  ; 0.628  ; Rise       ; ENABLE          ;
;  input[16] ; ENABLE     ; 0.776  ; 0.776  ; Rise       ; ENABLE          ;
;  input[17] ; ENABLE     ; 0.681  ; 0.681  ; Rise       ; ENABLE          ;
;  input[18] ; ENABLE     ; 0.809  ; 0.809  ; Rise       ; ENABLE          ;
;  input[19] ; ENABLE     ; 0.790  ; 0.790  ; Rise       ; ENABLE          ;
;  input[20] ; ENABLE     ; 1.043  ; 1.043  ; Rise       ; ENABLE          ;
;  input[21] ; ENABLE     ; 0.836  ; 0.836  ; Rise       ; ENABLE          ;
;  input[22] ; ENABLE     ; 0.548  ; 0.548  ; Rise       ; ENABLE          ;
;  input[23] ; ENABLE     ; 0.790  ; 0.790  ; Rise       ; ENABLE          ;
;  input[24] ; ENABLE     ; 0.684  ; 0.684  ; Rise       ; ENABLE          ;
;  input[25] ; ENABLE     ; 0.925  ; 0.925  ; Rise       ; ENABLE          ;
;  input[26] ; ENABLE     ; 0.741  ; 0.741  ; Rise       ; ENABLE          ;
;  input[27] ; ENABLE     ; 1.019  ; 1.019  ; Rise       ; ENABLE          ;
;  input[28] ; ENABLE     ; 0.728  ; 0.728  ; Rise       ; ENABLE          ;
;  input[29] ; ENABLE     ; 0.735  ; 0.735  ; Rise       ; ENABLE          ;
;  input[30] ; ENABLE     ; 0.767  ; 0.767  ; Rise       ; ENABLE          ;
;  input[31] ; ENABLE     ; 0.883  ; 0.883  ; Rise       ; ENABLE          ;
; input[*]   ; ENABLE     ; 1.044  ; 1.044  ; Fall       ; ENABLE          ;
;  input[0]  ; ENABLE     ; 0.445  ; 0.445  ; Fall       ; ENABLE          ;
;  input[1]  ; ENABLE     ; 0.751  ; 0.751  ; Fall       ; ENABLE          ;
;  input[2]  ; ENABLE     ; 0.817  ; 0.817  ; Fall       ; ENABLE          ;
;  input[3]  ; ENABLE     ; 0.620  ; 0.620  ; Fall       ; ENABLE          ;
;  input[4]  ; ENABLE     ; 0.678  ; 0.678  ; Fall       ; ENABLE          ;
;  input[5]  ; ENABLE     ; 0.624  ; 0.624  ; Fall       ; ENABLE          ;
;  input[6]  ; ENABLE     ; 0.724  ; 0.724  ; Fall       ; ENABLE          ;
;  input[7]  ; ENABLE     ; 0.660  ; 0.660  ; Fall       ; ENABLE          ;
;  input[8]  ; ENABLE     ; 0.666  ; 0.666  ; Fall       ; ENABLE          ;
;  input[9]  ; ENABLE     ; 0.851  ; 0.851  ; Fall       ; ENABLE          ;
;  input[10] ; ENABLE     ; 0.719  ; 0.719  ; Fall       ; ENABLE          ;
;  input[11] ; ENABLE     ; 0.651  ; 0.651  ; Fall       ; ENABLE          ;
;  input[12] ; ENABLE     ; 0.804  ; 0.804  ; Fall       ; ENABLE          ;
;  input[13] ; ENABLE     ; 0.524  ; 0.524  ; Fall       ; ENABLE          ;
;  input[14] ; ENABLE     ; 0.746  ; 0.746  ; Fall       ; ENABLE          ;
;  input[15] ; ENABLE     ; 0.650  ; 0.650  ; Fall       ; ENABLE          ;
;  input[16] ; ENABLE     ; 0.735  ; 0.735  ; Fall       ; ENABLE          ;
;  input[17] ; ENABLE     ; 0.631  ; 0.631  ; Fall       ; ENABLE          ;
;  input[18] ; ENABLE     ; 0.714  ; 0.714  ; Fall       ; ENABLE          ;
;  input[19] ; ENABLE     ; 0.910  ; 0.910  ; Fall       ; ENABLE          ;
;  input[20] ; ENABLE     ; 0.887  ; 0.887  ; Fall       ; ENABLE          ;
;  input[21] ; ENABLE     ; 0.955  ; 0.955  ; Fall       ; ENABLE          ;
;  input[22] ; ENABLE     ; 0.652  ; 0.652  ; Fall       ; ENABLE          ;
;  input[23] ; ENABLE     ; 0.910  ; 0.910  ; Fall       ; ENABLE          ;
;  input[24] ; ENABLE     ; 0.688  ; 0.688  ; Fall       ; ENABLE          ;
;  input[25] ; ENABLE     ; 1.044  ; 1.044  ; Fall       ; ENABLE          ;
;  input[26] ; ENABLE     ; 0.861  ; 0.861  ; Fall       ; ENABLE          ;
;  input[27] ; ENABLE     ; 1.005  ; 1.005  ; Fall       ; ENABLE          ;
;  input[28] ; ENABLE     ; 0.817  ; 0.817  ; Fall       ; ENABLE          ;
;  input[29] ; ENABLE     ; 0.855  ; 0.855  ; Fall       ; ENABLE          ;
;  input[30] ; ENABLE     ; 0.800  ; 0.800  ; Fall       ; ENABLE          ;
;  input[31] ; ENABLE     ; 0.820  ; 0.820  ; Fall       ; ENABLE          ;
+------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; TOP[*]      ; CLK        ; 4.315 ; 4.315 ; Rise       ; CLK             ;
;  TOP[0]     ; CLK        ; 4.299 ; 4.299 ; Rise       ; CLK             ;
;  TOP[1]     ; CLK        ; 4.315 ; 4.315 ; Rise       ; CLK             ;
;  TOP[2]     ; CLK        ; 3.888 ; 3.888 ; Rise       ; CLK             ;
;  TOP[3]     ; CLK        ; 4.073 ; 4.073 ; Rise       ; CLK             ;
;  TOP[4]     ; CLK        ; 3.777 ; 3.777 ; Rise       ; CLK             ;
; TOP_1[*]    ; CLK        ; 4.299 ; 4.299 ; Rise       ; CLK             ;
;  TOP_1[0]   ; CLK        ; 4.299 ; 4.299 ; Rise       ; CLK             ;
;  TOP_1[1]   ; CLK        ; 3.986 ; 3.986 ; Rise       ; CLK             ;
;  TOP_1[2]   ; CLK        ; 3.808 ; 3.808 ; Rise       ; CLK             ;
;  TOP_1[3]   ; CLK        ; 3.921 ; 3.921 ; Rise       ; CLK             ;
;  TOP_1[4]   ; CLK        ; 4.250 ; 4.250 ; Rise       ; CLK             ;
; address[*]  ; CLK        ; 5.236 ; 5.236 ; Rise       ; CLK             ;
;  address[0] ; CLK        ; 4.101 ; 4.101 ; Rise       ; CLK             ;
;  address[1] ; CLK        ; 4.544 ; 4.544 ; Rise       ; CLK             ;
;  address[2] ; CLK        ; 5.236 ; 5.236 ; Rise       ; CLK             ;
;  address[3] ; CLK        ; 4.485 ; 4.485 ; Rise       ; CLK             ;
;  address[4] ; CLK        ; 4.807 ; 4.807 ; Rise       ; CLK             ;
; output[*]   ; CLK        ; 8.065 ; 8.065 ; Rise       ; CLK             ;
;  output[0]  ; CLK        ; 7.525 ; 7.525 ; Rise       ; CLK             ;
;  output[1]  ; CLK        ; 7.859 ; 7.859 ; Rise       ; CLK             ;
;  output[2]  ; CLK        ; 7.533 ; 7.533 ; Rise       ; CLK             ;
;  output[3]  ; CLK        ; 7.647 ; 7.647 ; Rise       ; CLK             ;
;  output[4]  ; CLK        ; 7.699 ; 7.699 ; Rise       ; CLK             ;
;  output[5]  ; CLK        ; 7.456 ; 7.456 ; Rise       ; CLK             ;
;  output[6]  ; CLK        ; 7.073 ; 7.073 ; Rise       ; CLK             ;
;  output[7]  ; CLK        ; 7.795 ; 7.795 ; Rise       ; CLK             ;
;  output[8]  ; CLK        ; 7.253 ; 7.253 ; Rise       ; CLK             ;
;  output[9]  ; CLK        ; 7.421 ; 7.421 ; Rise       ; CLK             ;
;  output[10] ; CLK        ; 7.290 ; 7.290 ; Rise       ; CLK             ;
;  output[11] ; CLK        ; 7.176 ; 7.176 ; Rise       ; CLK             ;
;  output[12] ; CLK        ; 7.362 ; 7.362 ; Rise       ; CLK             ;
;  output[13] ; CLK        ; 7.436 ; 7.436 ; Rise       ; CLK             ;
;  output[14] ; CLK        ; 8.065 ; 8.065 ; Rise       ; CLK             ;
;  output[15] ; CLK        ; 7.487 ; 7.487 ; Rise       ; CLK             ;
;  output[16] ; CLK        ; 7.330 ; 7.330 ; Rise       ; CLK             ;
;  output[17] ; CLK        ; 7.288 ; 7.288 ; Rise       ; CLK             ;
;  output[18] ; CLK        ; 7.514 ; 7.514 ; Rise       ; CLK             ;
;  output[19] ; CLK        ; 7.519 ; 7.519 ; Rise       ; CLK             ;
;  output[20] ; CLK        ; 6.973 ; 6.973 ; Rise       ; CLK             ;
;  output[21] ; CLK        ; 7.341 ; 7.341 ; Rise       ; CLK             ;
;  output[22] ; CLK        ; 7.984 ; 7.984 ; Rise       ; CLK             ;
;  output[23] ; CLK        ; 7.204 ; 7.204 ; Rise       ; CLK             ;
;  output[24] ; CLK        ; 7.423 ; 7.423 ; Rise       ; CLK             ;
;  output[25] ; CLK        ; 7.224 ; 7.224 ; Rise       ; CLK             ;
;  output[26] ; CLK        ; 7.160 ; 7.160 ; Rise       ; CLK             ;
;  output[27] ; CLK        ; 7.216 ; 7.216 ; Rise       ; CLK             ;
;  output[28] ; CLK        ; 7.582 ; 7.582 ; Rise       ; CLK             ;
;  output[29] ; CLK        ; 7.697 ; 7.697 ; Rise       ; CLK             ;
;  output[30] ; CLK        ; 7.663 ; 7.663 ; Rise       ; CLK             ;
;  output[31] ; CLK        ; 7.792 ; 7.792 ; Rise       ; CLK             ;
; address[*]  ; ENABLE     ; 5.441 ; 5.441 ; Rise       ; ENABLE          ;
;  address[0] ; ENABLE     ; 5.441 ; 5.441 ; Rise       ; ENABLE          ;
;  address[1] ; ENABLE     ; 3.766 ; 3.766 ; Rise       ; ENABLE          ;
;  address[2] ; ENABLE     ; 4.477 ; 4.477 ; Rise       ; ENABLE          ;
;  address[3] ; ENABLE     ; 3.818 ; 3.818 ; Rise       ; ENABLE          ;
;  address[4] ; ENABLE     ; 3.925 ; 3.925 ; Rise       ; ENABLE          ;
; output[*]   ; ENABLE     ; 8.964 ; 8.964 ; Rise       ; ENABLE          ;
;  output[0]  ; ENABLE     ; 8.183 ; 8.183 ; Rise       ; ENABLE          ;
;  output[1]  ; ENABLE     ; 8.277 ; 8.277 ; Rise       ; ENABLE          ;
;  output[2]  ; ENABLE     ; 8.363 ; 8.363 ; Rise       ; ENABLE          ;
;  output[3]  ; ENABLE     ; 8.133 ; 8.133 ; Rise       ; ENABLE          ;
;  output[4]  ; ENABLE     ; 8.700 ; 8.700 ; Rise       ; ENABLE          ;
;  output[5]  ; ENABLE     ; 8.539 ; 8.539 ; Rise       ; ENABLE          ;
;  output[6]  ; ENABLE     ; 8.399 ; 8.399 ; Rise       ; ENABLE          ;
;  output[7]  ; ENABLE     ; 8.673 ; 8.673 ; Rise       ; ENABLE          ;
;  output[8]  ; ENABLE     ; 8.267 ; 8.267 ; Rise       ; ENABLE          ;
;  output[9]  ; ENABLE     ; 8.761 ; 8.761 ; Rise       ; ENABLE          ;
;  output[10] ; ENABLE     ; 8.293 ; 8.293 ; Rise       ; ENABLE          ;
;  output[11] ; ENABLE     ; 8.396 ; 8.396 ; Rise       ; ENABLE          ;
;  output[12] ; ENABLE     ; 8.636 ; 8.636 ; Rise       ; ENABLE          ;
;  output[13] ; ENABLE     ; 8.557 ; 8.557 ; Rise       ; ENABLE          ;
;  output[14] ; ENABLE     ; 8.697 ; 8.697 ; Rise       ; ENABLE          ;
;  output[15] ; ENABLE     ; 8.326 ; 8.326 ; Rise       ; ENABLE          ;
;  output[16] ; ENABLE     ; 8.629 ; 8.629 ; Rise       ; ENABLE          ;
;  output[17] ; ENABLE     ; 8.492 ; 8.492 ; Rise       ; ENABLE          ;
;  output[18] ; ENABLE     ; 8.316 ; 8.316 ; Rise       ; ENABLE          ;
;  output[19] ; ENABLE     ; 8.561 ; 8.561 ; Rise       ; ENABLE          ;
;  output[20] ; ENABLE     ; 8.296 ; 8.296 ; Rise       ; ENABLE          ;
;  output[21] ; ENABLE     ; 8.326 ; 8.326 ; Rise       ; ENABLE          ;
;  output[22] ; ENABLE     ; 8.440 ; 8.440 ; Rise       ; ENABLE          ;
;  output[23] ; ENABLE     ; 8.289 ; 8.289 ; Rise       ; ENABLE          ;
;  output[24] ; ENABLE     ; 8.644 ; 8.644 ; Rise       ; ENABLE          ;
;  output[25] ; ENABLE     ; 7.934 ; 7.934 ; Rise       ; ENABLE          ;
;  output[26] ; ENABLE     ; 8.461 ; 8.461 ; Rise       ; ENABLE          ;
;  output[27] ; ENABLE     ; 8.151 ; 8.151 ; Rise       ; ENABLE          ;
;  output[28] ; ENABLE     ; 8.557 ; 8.557 ; Rise       ; ENABLE          ;
;  output[29] ; ENABLE     ; 8.335 ; 8.335 ; Rise       ; ENABLE          ;
;  output[30] ; ENABLE     ; 8.467 ; 8.467 ; Rise       ; ENABLE          ;
;  output[31] ; ENABLE     ; 8.964 ; 8.964 ; Rise       ; ENABLE          ;
; address[*]  ; ENABLE     ; 5.441 ; 5.441 ; Fall       ; ENABLE          ;
;  address[0] ; ENABLE     ; 5.441 ; 5.441 ; Fall       ; ENABLE          ;
;  address[1] ; ENABLE     ; 3.766 ; 3.766 ; Fall       ; ENABLE          ;
;  address[2] ; ENABLE     ; 4.477 ; 4.477 ; Fall       ; ENABLE          ;
;  address[3] ; ENABLE     ; 3.818 ; 3.818 ; Fall       ; ENABLE          ;
;  address[4] ; ENABLE     ; 3.925 ; 3.925 ; Fall       ; ENABLE          ;
; output[*]   ; ENABLE     ; 9.083 ; 9.083 ; Fall       ; ENABLE          ;
;  output[0]  ; ENABLE     ; 8.303 ; 8.303 ; Fall       ; ENABLE          ;
;  output[1]  ; ENABLE     ; 8.344 ; 8.344 ; Fall       ; ENABLE          ;
;  output[2]  ; ENABLE     ; 8.363 ; 8.363 ; Fall       ; ENABLE          ;
;  output[3]  ; ENABLE     ; 8.133 ; 8.133 ; Fall       ; ENABLE          ;
;  output[4]  ; ENABLE     ; 8.700 ; 8.700 ; Fall       ; ENABLE          ;
;  output[5]  ; ENABLE     ; 8.539 ; 8.539 ; Fall       ; ENABLE          ;
;  output[6]  ; ENABLE     ; 8.519 ; 8.519 ; Fall       ; ENABLE          ;
;  output[7]  ; ENABLE     ; 8.673 ; 8.673 ; Fall       ; ENABLE          ;
;  output[8]  ; ENABLE     ; 8.267 ; 8.267 ; Fall       ; ENABLE          ;
;  output[9]  ; ENABLE     ; 8.761 ; 8.761 ; Fall       ; ENABLE          ;
;  output[10] ; ENABLE     ; 8.293 ; 8.293 ; Fall       ; ENABLE          ;
;  output[11] ; ENABLE     ; 8.396 ; 8.396 ; Fall       ; ENABLE          ;
;  output[12] ; ENABLE     ; 8.636 ; 8.636 ; Fall       ; ENABLE          ;
;  output[13] ; ENABLE     ; 8.557 ; 8.557 ; Fall       ; ENABLE          ;
;  output[14] ; ENABLE     ; 8.697 ; 8.697 ; Fall       ; ENABLE          ;
;  output[15] ; ENABLE     ; 8.444 ; 8.444 ; Fall       ; ENABLE          ;
;  output[16] ; ENABLE     ; 8.629 ; 8.629 ; Fall       ; ENABLE          ;
;  output[17] ; ENABLE     ; 8.492 ; 8.492 ; Fall       ; ENABLE          ;
;  output[18] ; ENABLE     ; 8.316 ; 8.316 ; Fall       ; ENABLE          ;
;  output[19] ; ENABLE     ; 8.561 ; 8.561 ; Fall       ; ENABLE          ;
;  output[20] ; ENABLE     ; 8.296 ; 8.296 ; Fall       ; ENABLE          ;
;  output[21] ; ENABLE     ; 8.426 ; 8.426 ; Fall       ; ENABLE          ;
;  output[22] ; ENABLE     ; 8.440 ; 8.440 ; Fall       ; ENABLE          ;
;  output[23] ; ENABLE     ; 8.289 ; 8.289 ; Fall       ; ENABLE          ;
;  output[24] ; ENABLE     ; 8.644 ; 8.644 ; Fall       ; ENABLE          ;
;  output[25] ; ENABLE     ; 7.945 ; 7.945 ; Fall       ; ENABLE          ;
;  output[26] ; ENABLE     ; 8.414 ; 8.414 ; Fall       ; ENABLE          ;
;  output[27] ; ENABLE     ; 8.151 ; 8.151 ; Fall       ; ENABLE          ;
;  output[28] ; ENABLE     ; 8.557 ; 8.557 ; Fall       ; ENABLE          ;
;  output[29] ; ENABLE     ; 8.335 ; 8.335 ; Fall       ; ENABLE          ;
;  output[30] ; ENABLE     ; 8.467 ; 8.467 ; Fall       ; ENABLE          ;
;  output[31] ; ENABLE     ; 9.083 ; 9.083 ; Fall       ; ENABLE          ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; TOP[*]      ; CLK        ; 3.777 ; 3.777 ; Rise       ; CLK             ;
;  TOP[0]     ; CLK        ; 4.299 ; 4.299 ; Rise       ; CLK             ;
;  TOP[1]     ; CLK        ; 4.315 ; 4.315 ; Rise       ; CLK             ;
;  TOP[2]     ; CLK        ; 3.888 ; 3.888 ; Rise       ; CLK             ;
;  TOP[3]     ; CLK        ; 4.073 ; 4.073 ; Rise       ; CLK             ;
;  TOP[4]     ; CLK        ; 3.777 ; 3.777 ; Rise       ; CLK             ;
; TOP_1[*]    ; CLK        ; 3.808 ; 3.808 ; Rise       ; CLK             ;
;  TOP_1[0]   ; CLK        ; 4.299 ; 4.299 ; Rise       ; CLK             ;
;  TOP_1[1]   ; CLK        ; 3.986 ; 3.986 ; Rise       ; CLK             ;
;  TOP_1[2]   ; CLK        ; 3.808 ; 3.808 ; Rise       ; CLK             ;
;  TOP_1[3]   ; CLK        ; 3.921 ; 3.921 ; Rise       ; CLK             ;
;  TOP_1[4]   ; CLK        ; 4.250 ; 4.250 ; Rise       ; CLK             ;
; address[*]  ; CLK        ; 4.101 ; 4.101 ; Rise       ; CLK             ;
;  address[0] ; CLK        ; 4.101 ; 4.101 ; Rise       ; CLK             ;
;  address[1] ; CLK        ; 4.441 ; 4.441 ; Rise       ; CLK             ;
;  address[2] ; CLK        ; 5.089 ; 5.089 ; Rise       ; CLK             ;
;  address[3] ; CLK        ; 4.429 ; 4.429 ; Rise       ; CLK             ;
;  address[4] ; CLK        ; 4.720 ; 4.720 ; Rise       ; CLK             ;
; output[*]   ; CLK        ; 5.239 ; 5.239 ; Rise       ; CLK             ;
;  output[0]  ; CLK        ; 5.595 ; 5.595 ; Rise       ; CLK             ;
;  output[1]  ; CLK        ; 5.823 ; 5.823 ; Rise       ; CLK             ;
;  output[2]  ; CLK        ; 5.674 ; 5.674 ; Rise       ; CLK             ;
;  output[3]  ; CLK        ; 5.808 ; 5.808 ; Rise       ; CLK             ;
;  output[4]  ; CLK        ; 5.977 ; 5.977 ; Rise       ; CLK             ;
;  output[5]  ; CLK        ; 5.698 ; 5.698 ; Rise       ; CLK             ;
;  output[6]  ; CLK        ; 5.566 ; 5.566 ; Rise       ; CLK             ;
;  output[7]  ; CLK        ; 6.067 ; 6.067 ; Rise       ; CLK             ;
;  output[8]  ; CLK        ; 5.815 ; 5.815 ; Rise       ; CLK             ;
;  output[9]  ; CLK        ; 5.413 ; 5.413 ; Rise       ; CLK             ;
;  output[10] ; CLK        ; 5.533 ; 5.533 ; Rise       ; CLK             ;
;  output[11] ; CLK        ; 5.247 ; 5.247 ; Rise       ; CLK             ;
;  output[12] ; CLK        ; 5.642 ; 5.642 ; Rise       ; CLK             ;
;  output[13] ; CLK        ; 5.654 ; 5.654 ; Rise       ; CLK             ;
;  output[14] ; CLK        ; 6.067 ; 6.067 ; Rise       ; CLK             ;
;  output[15] ; CLK        ; 5.239 ; 5.239 ; Rise       ; CLK             ;
;  output[16] ; CLK        ; 6.149 ; 6.149 ; Rise       ; CLK             ;
;  output[17] ; CLK        ; 5.833 ; 5.833 ; Rise       ; CLK             ;
;  output[18] ; CLK        ; 5.633 ; 5.633 ; Rise       ; CLK             ;
;  output[19] ; CLK        ; 5.748 ; 5.748 ; Rise       ; CLK             ;
;  output[20] ; CLK        ; 5.582 ; 5.582 ; Rise       ; CLK             ;
;  output[21] ; CLK        ; 5.691 ; 5.691 ; Rise       ; CLK             ;
;  output[22] ; CLK        ; 5.690 ; 5.690 ; Rise       ; CLK             ;
;  output[23] ; CLK        ; 5.476 ; 5.476 ; Rise       ; CLK             ;
;  output[24] ; CLK        ; 5.724 ; 5.724 ; Rise       ; CLK             ;
;  output[25] ; CLK        ; 5.426 ; 5.426 ; Rise       ; CLK             ;
;  output[26] ; CLK        ; 5.387 ; 5.387 ; Rise       ; CLK             ;
;  output[27] ; CLK        ; 5.420 ; 5.420 ; Rise       ; CLK             ;
;  output[28] ; CLK        ; 5.843 ; 5.843 ; Rise       ; CLK             ;
;  output[29] ; CLK        ; 5.516 ; 5.516 ; Rise       ; CLK             ;
;  output[30] ; CLK        ; 5.789 ; 5.789 ; Rise       ; CLK             ;
;  output[31] ; CLK        ; 5.933 ; 5.933 ; Rise       ; CLK             ;
; address[*]  ; ENABLE     ; 3.766 ; 3.766 ; Rise       ; ENABLE          ;
;  address[0] ; ENABLE     ; 5.441 ; 5.441 ; Rise       ; ENABLE          ;
;  address[1] ; ENABLE     ; 3.766 ; 3.766 ; Rise       ; ENABLE          ;
;  address[2] ; ENABLE     ; 4.477 ; 4.477 ; Rise       ; ENABLE          ;
;  address[3] ; ENABLE     ; 3.818 ; 3.818 ; Rise       ; ENABLE          ;
;  address[4] ; ENABLE     ; 3.925 ; 3.925 ; Rise       ; ENABLE          ;
; output[*]   ; ENABLE     ; 4.660 ; 4.660 ; Rise       ; ENABLE          ;
;  output[0]  ; ENABLE     ; 4.831 ; 4.831 ; Rise       ; ENABLE          ;
;  output[1]  ; ENABLE     ; 5.099 ; 5.099 ; Rise       ; ENABLE          ;
;  output[2]  ; ENABLE     ; 4.910 ; 4.910 ; Rise       ; ENABLE          ;
;  output[3]  ; ENABLE     ; 5.189 ; 5.189 ; Rise       ; ENABLE          ;
;  output[4]  ; ENABLE     ; 5.249 ; 5.249 ; Rise       ; ENABLE          ;
;  output[5]  ; ENABLE     ; 4.944 ; 4.944 ; Rise       ; ENABLE          ;
;  output[6]  ; ENABLE     ; 4.842 ; 4.842 ; Rise       ; ENABLE          ;
;  output[7]  ; ENABLE     ; 5.320 ; 5.320 ; Rise       ; ENABLE          ;
;  output[8]  ; ENABLE     ; 5.076 ; 5.076 ; Rise       ; ENABLE          ;
;  output[9]  ; ENABLE     ; 4.827 ; 4.827 ; Rise       ; ENABLE          ;
;  output[10] ; ENABLE     ; 4.925 ; 4.925 ; Rise       ; ENABLE          ;
;  output[11] ; ENABLE     ; 4.938 ; 4.938 ; Rise       ; ENABLE          ;
;  output[12] ; ENABLE     ; 5.011 ; 5.011 ; Rise       ; ENABLE          ;
;  output[13] ; ENABLE     ; 4.921 ; 4.921 ; Rise       ; ENABLE          ;
;  output[14] ; ENABLE     ; 5.329 ; 5.329 ; Rise       ; ENABLE          ;
;  output[15] ; ENABLE     ; 4.887 ; 4.887 ; Rise       ; ENABLE          ;
;  output[16] ; ENABLE     ; 5.385 ; 5.385 ; Rise       ; ENABLE          ;
;  output[17] ; ENABLE     ; 5.095 ; 5.095 ; Rise       ; ENABLE          ;
;  output[18] ; ENABLE     ; 4.869 ; 4.869 ; Rise       ; ENABLE          ;
;  output[19] ; ENABLE     ; 5.020 ; 5.020 ; Rise       ; ENABLE          ;
;  output[20] ; ENABLE     ; 4.844 ; 4.844 ; Rise       ; ENABLE          ;
;  output[21] ; ENABLE     ; 4.967 ; 4.967 ; Rise       ; ENABLE          ;
;  output[22] ; ENABLE     ; 4.936 ; 4.936 ; Rise       ; ENABLE          ;
;  output[23] ; ENABLE     ; 4.729 ; 4.729 ; Rise       ; ENABLE          ;
;  output[24] ; ENABLE     ; 4.993 ; 4.993 ; Rise       ; ENABLE          ;
;  output[25] ; ENABLE     ; 4.660 ; 4.660 ; Rise       ; ENABLE          ;
;  output[26] ; ENABLE     ; 4.676 ; 4.676 ; Rise       ; ENABLE          ;
;  output[27] ; ENABLE     ; 4.964 ; 4.964 ; Rise       ; ENABLE          ;
;  output[28] ; ENABLE     ; 5.186 ; 5.186 ; Rise       ; ENABLE          ;
;  output[29] ; ENABLE     ; 4.769 ; 4.769 ; Rise       ; ENABLE          ;
;  output[30] ; ENABLE     ; 5.025 ; 5.025 ; Rise       ; ENABLE          ;
;  output[31] ; ENABLE     ; 5.322 ; 5.322 ; Rise       ; ENABLE          ;
; address[*]  ; ENABLE     ; 3.766 ; 3.766 ; Fall       ; ENABLE          ;
;  address[0] ; ENABLE     ; 5.441 ; 5.441 ; Fall       ; ENABLE          ;
;  address[1] ; ENABLE     ; 3.766 ; 3.766 ; Fall       ; ENABLE          ;
;  address[2] ; ENABLE     ; 4.477 ; 4.477 ; Fall       ; ENABLE          ;
;  address[3] ; ENABLE     ; 3.818 ; 3.818 ; Fall       ; ENABLE          ;
;  address[4] ; ENABLE     ; 3.925 ; 3.925 ; Fall       ; ENABLE          ;
; output[*]   ; ENABLE     ; 4.420 ; 4.420 ; Fall       ; ENABLE          ;
;  output[0]  ; ENABLE     ; 4.775 ; 4.775 ; Fall       ; ENABLE          ;
;  output[1]  ; ENABLE     ; 5.082 ; 5.082 ; Fall       ; ENABLE          ;
;  output[2]  ; ENABLE     ; 4.670 ; 4.670 ; Fall       ; ENABLE          ;
;  output[3]  ; ENABLE     ; 5.038 ; 5.038 ; Fall       ; ENABLE          ;
;  output[4]  ; ENABLE     ; 5.043 ; 5.043 ; Fall       ; ENABLE          ;
;  output[5]  ; ENABLE     ; 4.757 ; 4.757 ; Fall       ; ENABLE          ;
;  output[6]  ; ENABLE     ; 4.842 ; 4.842 ; Fall       ; ENABLE          ;
;  output[7]  ; ENABLE     ; 5.106 ; 5.106 ; Fall       ; ENABLE          ;
;  output[8]  ; ENABLE     ; 4.657 ; 4.657 ; Fall       ; ENABLE          ;
;  output[9]  ; ENABLE     ; 4.444 ; 4.444 ; Fall       ; ENABLE          ;
;  output[10] ; ENABLE     ; 4.676 ; 4.676 ; Fall       ; ENABLE          ;
;  output[11] ; ENABLE     ; 4.548 ; 4.548 ; Fall       ; ENABLE          ;
;  output[12] ; ENABLE     ; 4.523 ; 4.523 ; Fall       ; ENABLE          ;
;  output[13] ; ENABLE     ; 4.750 ; 4.750 ; Fall       ; ENABLE          ;
;  output[14] ; ENABLE     ; 5.128 ; 5.128 ; Fall       ; ENABLE          ;
;  output[15] ; ENABLE     ; 4.420 ; 4.420 ; Fall       ; ENABLE          ;
;  output[16] ; ENABLE     ; 5.099 ; 5.099 ; Fall       ; ENABLE          ;
;  output[17] ; ENABLE     ; 4.651 ; 4.651 ; Fall       ; ENABLE          ;
;  output[18] ; ENABLE     ; 4.855 ; 4.855 ; Fall       ; ENABLE          ;
;  output[19] ; ENABLE     ; 4.808 ; 4.808 ; Fall       ; ENABLE          ;
;  output[20] ; ENABLE     ; 4.784 ; 4.784 ; Fall       ; ENABLE          ;
;  output[21] ; ENABLE     ; 4.954 ; 4.954 ; Fall       ; ENABLE          ;
;  output[22] ; ENABLE     ; 4.595 ; 4.595 ; Fall       ; ENABLE          ;
;  output[23] ; ENABLE     ; 4.565 ; 4.565 ; Fall       ; ENABLE          ;
;  output[24] ; ENABLE     ; 4.678 ; 4.678 ; Fall       ; ENABLE          ;
;  output[25] ; ENABLE     ; 4.660 ; 4.660 ; Fall       ; ENABLE          ;
;  output[26] ; ENABLE     ; 4.523 ; 4.523 ; Fall       ; ENABLE          ;
;  output[27] ; ENABLE     ; 4.573 ; 4.573 ; Fall       ; ENABLE          ;
;  output[28] ; ENABLE     ; 5.186 ; 5.186 ; Fall       ; ENABLE          ;
;  output[29] ; ENABLE     ; 4.769 ; 4.769 ; Fall       ; ENABLE          ;
;  output[30] ; ENABLE     ; 5.025 ; 5.025 ; Fall       ; ENABLE          ;
;  output[31] ; ENABLE     ; 5.087 ; 5.087 ; Fall       ; ENABLE          ;
+-------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; PUSH/POP   ; address[0]  ; 5.696 ; 5.696 ; 5.696 ; 5.696 ;
; PUSH/POP   ; address[1]  ; 6.281 ; 6.281 ; 6.281 ; 6.281 ;
; PUSH/POP   ; address[2]  ; 7.032 ; 7.032 ; 7.032 ; 7.032 ;
; PUSH/POP   ; address[3]  ; 6.367 ; 6.367 ; 6.367 ; 6.367 ;
; PUSH/POP   ; address[4]  ; 6.540 ; 6.540 ; 6.540 ; 6.540 ;
; PUSH/POP   ; output[0]   ; 9.321 ; 9.321 ; 9.321 ; 9.321 ;
; PUSH/POP   ; output[1]   ; 9.655 ; 9.655 ; 9.655 ; 9.655 ;
; PUSH/POP   ; output[2]   ; 9.329 ; 9.329 ; 9.329 ; 9.329 ;
; PUSH/POP   ; output[3]   ; 9.443 ; 9.443 ; 9.443 ; 9.443 ;
; PUSH/POP   ; output[4]   ; 9.495 ; 9.495 ; 9.495 ; 9.495 ;
; PUSH/POP   ; output[5]   ; 9.252 ; 9.252 ; 9.252 ; 9.252 ;
; PUSH/POP   ; output[6]   ; 8.869 ; 8.869 ; 8.869 ; 8.869 ;
; PUSH/POP   ; output[7]   ; 9.591 ; 9.591 ; 9.591 ; 9.591 ;
; PUSH/POP   ; output[8]   ; 9.049 ; 9.049 ; 9.049 ; 9.049 ;
; PUSH/POP   ; output[9]   ; 9.122 ; 9.122 ; 9.122 ; 9.122 ;
; PUSH/POP   ; output[10]  ; 9.086 ; 9.086 ; 9.086 ; 9.086 ;
; PUSH/POP   ; output[11]  ; 8.972 ; 8.972 ; 8.972 ; 8.972 ;
; PUSH/POP   ; output[12]  ; 9.158 ; 9.158 ; 9.158 ; 9.158 ;
; PUSH/POP   ; output[13]  ; 9.232 ; 9.232 ; 9.232 ; 9.232 ;
; PUSH/POP   ; output[14]  ; 9.861 ; 9.861 ; 9.861 ; 9.861 ;
; PUSH/POP   ; output[15]  ; 9.283 ; 9.283 ; 9.283 ; 9.283 ;
; PUSH/POP   ; output[16]  ; 9.083 ; 9.083 ; 9.083 ; 9.083 ;
; PUSH/POP   ; output[17]  ; 9.084 ; 9.084 ; 9.084 ; 9.084 ;
; PUSH/POP   ; output[18]  ; 9.310 ; 9.310 ; 9.310 ; 9.310 ;
; PUSH/POP   ; output[19]  ; 9.315 ; 9.315 ; 9.315 ; 9.315 ;
; PUSH/POP   ; output[20]  ; 8.769 ; 8.769 ; 8.769 ; 8.769 ;
; PUSH/POP   ; output[21]  ; 9.137 ; 9.137 ; 9.137 ; 9.137 ;
; PUSH/POP   ; output[22]  ; 9.780 ; 9.780 ; 9.780 ; 9.780 ;
; PUSH/POP   ; output[23]  ; 9.000 ; 9.000 ; 9.000 ; 9.000 ;
; PUSH/POP   ; output[24]  ; 9.219 ; 9.219 ; 9.219 ; 9.219 ;
; PUSH/POP   ; output[25]  ; 9.020 ; 9.020 ; 9.020 ; 9.020 ;
; PUSH/POP   ; output[26]  ; 8.956 ; 8.956 ; 8.956 ; 8.956 ;
; PUSH/POP   ; output[27]  ; 9.012 ; 9.012 ; 9.012 ; 9.012 ;
; PUSH/POP   ; output[28]  ; 9.378 ; 9.378 ; 9.378 ; 9.378 ;
; PUSH/POP   ; output[29]  ; 9.493 ; 9.493 ; 9.493 ; 9.493 ;
; PUSH/POP   ; output[30]  ; 9.459 ; 9.459 ; 9.459 ; 9.459 ;
; PUSH/POP   ; output[31]  ; 9.588 ; 9.588 ; 9.588 ; 9.588 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; PUSH/POP   ; address[0]  ; 5.696 ; 5.696 ; 5.696 ; 5.696 ;
; PUSH/POP   ; address[1]  ; 6.281 ; 6.281 ; 6.281 ; 6.281 ;
; PUSH/POP   ; address[2]  ; 7.032 ; 7.032 ; 7.032 ; 7.032 ;
; PUSH/POP   ; address[3]  ; 6.367 ; 6.367 ; 6.367 ; 6.367 ;
; PUSH/POP   ; address[4]  ; 6.540 ; 6.540 ; 6.540 ; 6.540 ;
; PUSH/POP   ; output[0]   ; 6.677 ; 6.677 ; 6.677 ; 6.677 ;
; PUSH/POP   ; output[1]   ; 6.662 ; 6.662 ; 6.662 ; 6.662 ;
; PUSH/POP   ; output[2]   ; 6.682 ; 6.682 ; 6.682 ; 6.682 ;
; PUSH/POP   ; output[3]   ; 5.993 ; 5.993 ; 5.993 ; 5.993 ;
; PUSH/POP   ; output[4]   ; 6.682 ; 6.682 ; 6.682 ; 6.682 ;
; PUSH/POP   ; output[5]   ; 6.707 ; 6.707 ; 6.707 ; 6.707 ;
; PUSH/POP   ; output[6]   ; 6.682 ; 6.682 ; 6.682 ; 6.682 ;
; PUSH/POP   ; output[7]   ; 6.672 ; 6.672 ; 6.672 ; 6.672 ;
; PUSH/POP   ; output[8]   ; 6.003 ; 6.003 ; 6.003 ; 6.003 ;
; PUSH/POP   ; output[9]   ; 5.997 ; 5.997 ; 5.997 ; 5.997 ;
; PUSH/POP   ; output[10]  ; 6.655 ; 6.655 ; 6.655 ; 6.655 ;
; PUSH/POP   ; output[11]  ; 5.885 ; 5.885 ; 5.885 ; 5.885 ;
; PUSH/POP   ; output[12]  ; 5.987 ; 5.987 ; 5.987 ; 5.987 ;
; PUSH/POP   ; output[13]  ; 5.887 ; 5.887 ; 5.887 ; 5.887 ;
; PUSH/POP   ; output[14]  ; 6.131 ; 6.131 ; 6.131 ; 6.131 ;
; PUSH/POP   ; output[15]  ; 5.993 ; 5.993 ; 5.993 ; 5.993 ;
; PUSH/POP   ; output[16]  ; 6.629 ; 6.629 ; 6.629 ; 6.629 ;
; PUSH/POP   ; output[17]  ; 5.987 ; 5.987 ; 5.987 ; 5.987 ;
; PUSH/POP   ; output[18]  ; 6.687 ; 6.687 ; 6.687 ; 6.687 ;
; PUSH/POP   ; output[19]  ; 6.619 ; 6.619 ; 6.619 ; 6.619 ;
; PUSH/POP   ; output[20]  ; 5.987 ; 5.987 ; 5.987 ; 5.987 ;
; PUSH/POP   ; output[21]  ; 6.682 ; 6.682 ; 6.682 ; 6.682 ;
; PUSH/POP   ; output[22]  ; 5.987 ; 5.987 ; 5.987 ; 5.987 ;
; PUSH/POP   ; output[23]  ; 6.663 ; 6.663 ; 6.663 ; 6.663 ;
; PUSH/POP   ; output[24]  ; 6.655 ; 6.655 ; 6.655 ; 6.655 ;
; PUSH/POP   ; output[25]  ; 5.887 ; 5.887 ; 5.887 ; 5.887 ;
; PUSH/POP   ; output[26]  ; 5.864 ; 5.864 ; 5.864 ; 5.864 ;
; PUSH/POP   ; output[27]  ; 5.997 ; 5.997 ; 5.997 ; 5.997 ;
; PUSH/POP   ; output[28]  ; 6.682 ; 6.682 ; 6.682 ; 6.682 ;
; PUSH/POP   ; output[29]  ; 5.885 ; 5.885 ; 5.885 ; 5.885 ;
; PUSH/POP   ; output[30]  ; 6.677 ; 6.677 ; 6.677 ; 6.677 ;
; PUSH/POP   ; output[31]  ; 6.131 ; 6.131 ; 6.131 ; 6.131 ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------+
; Output Enable Times                                                    ;
+-------------+------------+-------+------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+------+------------+-----------------+
; output[*]   ; ENABLE     ; 5.633 ;      ; Rise       ; ENABLE          ;
;  output[0]  ; ENABLE     ; 6.446 ;      ; Rise       ; ENABLE          ;
;  output[1]  ; ENABLE     ; 6.431 ;      ; Rise       ; ENABLE          ;
;  output[2]  ; ENABLE     ; 6.451 ;      ; Rise       ; ENABLE          ;
;  output[3]  ; ENABLE     ; 5.762 ;      ; Rise       ; ENABLE          ;
;  output[4]  ; ENABLE     ; 6.451 ;      ; Rise       ; ENABLE          ;
;  output[5]  ; ENABLE     ; 6.476 ;      ; Rise       ; ENABLE          ;
;  output[6]  ; ENABLE     ; 6.451 ;      ; Rise       ; ENABLE          ;
;  output[7]  ; ENABLE     ; 6.441 ;      ; Rise       ; ENABLE          ;
;  output[8]  ; ENABLE     ; 5.772 ;      ; Rise       ; ENABLE          ;
;  output[9]  ; ENABLE     ; 5.766 ;      ; Rise       ; ENABLE          ;
;  output[10] ; ENABLE     ; 6.424 ;      ; Rise       ; ENABLE          ;
;  output[11] ; ENABLE     ; 5.654 ;      ; Rise       ; ENABLE          ;
;  output[12] ; ENABLE     ; 5.756 ;      ; Rise       ; ENABLE          ;
;  output[13] ; ENABLE     ; 5.656 ;      ; Rise       ; ENABLE          ;
;  output[14] ; ENABLE     ; 5.900 ;      ; Rise       ; ENABLE          ;
;  output[15] ; ENABLE     ; 5.762 ;      ; Rise       ; ENABLE          ;
;  output[16] ; ENABLE     ; 6.398 ;      ; Rise       ; ENABLE          ;
;  output[17] ; ENABLE     ; 5.756 ;      ; Rise       ; ENABLE          ;
;  output[18] ; ENABLE     ; 6.456 ;      ; Rise       ; ENABLE          ;
;  output[19] ; ENABLE     ; 6.388 ;      ; Rise       ; ENABLE          ;
;  output[20] ; ENABLE     ; 5.756 ;      ; Rise       ; ENABLE          ;
;  output[21] ; ENABLE     ; 6.451 ;      ; Rise       ; ENABLE          ;
;  output[22] ; ENABLE     ; 5.756 ;      ; Rise       ; ENABLE          ;
;  output[23] ; ENABLE     ; 6.432 ;      ; Rise       ; ENABLE          ;
;  output[24] ; ENABLE     ; 6.424 ;      ; Rise       ; ENABLE          ;
;  output[25] ; ENABLE     ; 5.656 ;      ; Rise       ; ENABLE          ;
;  output[26] ; ENABLE     ; 5.633 ;      ; Rise       ; ENABLE          ;
;  output[27] ; ENABLE     ; 5.766 ;      ; Rise       ; ENABLE          ;
;  output[28] ; ENABLE     ; 6.451 ;      ; Rise       ; ENABLE          ;
;  output[29] ; ENABLE     ; 5.654 ;      ; Rise       ; ENABLE          ;
;  output[30] ; ENABLE     ; 6.446 ;      ; Rise       ; ENABLE          ;
;  output[31] ; ENABLE     ; 5.900 ;      ; Rise       ; ENABLE          ;
; output[*]   ; ENABLE     ; 5.633 ;      ; Fall       ; ENABLE          ;
;  output[0]  ; ENABLE     ; 6.446 ;      ; Fall       ; ENABLE          ;
;  output[1]  ; ENABLE     ; 6.431 ;      ; Fall       ; ENABLE          ;
;  output[2]  ; ENABLE     ; 6.451 ;      ; Fall       ; ENABLE          ;
;  output[3]  ; ENABLE     ; 5.762 ;      ; Fall       ; ENABLE          ;
;  output[4]  ; ENABLE     ; 6.451 ;      ; Fall       ; ENABLE          ;
;  output[5]  ; ENABLE     ; 6.476 ;      ; Fall       ; ENABLE          ;
;  output[6]  ; ENABLE     ; 6.451 ;      ; Fall       ; ENABLE          ;
;  output[7]  ; ENABLE     ; 6.441 ;      ; Fall       ; ENABLE          ;
;  output[8]  ; ENABLE     ; 5.772 ;      ; Fall       ; ENABLE          ;
;  output[9]  ; ENABLE     ; 5.766 ;      ; Fall       ; ENABLE          ;
;  output[10] ; ENABLE     ; 6.424 ;      ; Fall       ; ENABLE          ;
;  output[11] ; ENABLE     ; 5.654 ;      ; Fall       ; ENABLE          ;
;  output[12] ; ENABLE     ; 5.756 ;      ; Fall       ; ENABLE          ;
;  output[13] ; ENABLE     ; 5.656 ;      ; Fall       ; ENABLE          ;
;  output[14] ; ENABLE     ; 5.900 ;      ; Fall       ; ENABLE          ;
;  output[15] ; ENABLE     ; 5.762 ;      ; Fall       ; ENABLE          ;
;  output[16] ; ENABLE     ; 6.398 ;      ; Fall       ; ENABLE          ;
;  output[17] ; ENABLE     ; 5.756 ;      ; Fall       ; ENABLE          ;
;  output[18] ; ENABLE     ; 6.456 ;      ; Fall       ; ENABLE          ;
;  output[19] ; ENABLE     ; 6.388 ;      ; Fall       ; ENABLE          ;
;  output[20] ; ENABLE     ; 5.756 ;      ; Fall       ; ENABLE          ;
;  output[21] ; ENABLE     ; 6.451 ;      ; Fall       ; ENABLE          ;
;  output[22] ; ENABLE     ; 5.756 ;      ; Fall       ; ENABLE          ;
;  output[23] ; ENABLE     ; 6.432 ;      ; Fall       ; ENABLE          ;
;  output[24] ; ENABLE     ; 6.424 ;      ; Fall       ; ENABLE          ;
;  output[25] ; ENABLE     ; 5.656 ;      ; Fall       ; ENABLE          ;
;  output[26] ; ENABLE     ; 5.633 ;      ; Fall       ; ENABLE          ;
;  output[27] ; ENABLE     ; 5.766 ;      ; Fall       ; ENABLE          ;
;  output[28] ; ENABLE     ; 6.451 ;      ; Fall       ; ENABLE          ;
;  output[29] ; ENABLE     ; 5.654 ;      ; Fall       ; ENABLE          ;
;  output[30] ; ENABLE     ; 6.446 ;      ; Fall       ; ENABLE          ;
;  output[31] ; ENABLE     ; 5.900 ;      ; Fall       ; ENABLE          ;
+-------------+------------+-------+------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Output Enable Times                                            ;
+-------------+------------+-------+------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+------+------------+-----------------+
; output[*]   ; ENABLE     ; 5.633 ;      ; Rise       ; ENABLE          ;
;  output[0]  ; ENABLE     ; 6.446 ;      ; Rise       ; ENABLE          ;
;  output[1]  ; ENABLE     ; 6.431 ;      ; Rise       ; ENABLE          ;
;  output[2]  ; ENABLE     ; 6.451 ;      ; Rise       ; ENABLE          ;
;  output[3]  ; ENABLE     ; 5.762 ;      ; Rise       ; ENABLE          ;
;  output[4]  ; ENABLE     ; 6.451 ;      ; Rise       ; ENABLE          ;
;  output[5]  ; ENABLE     ; 6.476 ;      ; Rise       ; ENABLE          ;
;  output[6]  ; ENABLE     ; 6.451 ;      ; Rise       ; ENABLE          ;
;  output[7]  ; ENABLE     ; 6.441 ;      ; Rise       ; ENABLE          ;
;  output[8]  ; ENABLE     ; 5.772 ;      ; Rise       ; ENABLE          ;
;  output[9]  ; ENABLE     ; 5.766 ;      ; Rise       ; ENABLE          ;
;  output[10] ; ENABLE     ; 6.424 ;      ; Rise       ; ENABLE          ;
;  output[11] ; ENABLE     ; 5.654 ;      ; Rise       ; ENABLE          ;
;  output[12] ; ENABLE     ; 5.756 ;      ; Rise       ; ENABLE          ;
;  output[13] ; ENABLE     ; 5.656 ;      ; Rise       ; ENABLE          ;
;  output[14] ; ENABLE     ; 5.900 ;      ; Rise       ; ENABLE          ;
;  output[15] ; ENABLE     ; 5.762 ;      ; Rise       ; ENABLE          ;
;  output[16] ; ENABLE     ; 6.398 ;      ; Rise       ; ENABLE          ;
;  output[17] ; ENABLE     ; 5.756 ;      ; Rise       ; ENABLE          ;
;  output[18] ; ENABLE     ; 6.456 ;      ; Rise       ; ENABLE          ;
;  output[19] ; ENABLE     ; 6.388 ;      ; Rise       ; ENABLE          ;
;  output[20] ; ENABLE     ; 5.756 ;      ; Rise       ; ENABLE          ;
;  output[21] ; ENABLE     ; 6.451 ;      ; Rise       ; ENABLE          ;
;  output[22] ; ENABLE     ; 5.756 ;      ; Rise       ; ENABLE          ;
;  output[23] ; ENABLE     ; 6.432 ;      ; Rise       ; ENABLE          ;
;  output[24] ; ENABLE     ; 6.424 ;      ; Rise       ; ENABLE          ;
;  output[25] ; ENABLE     ; 5.656 ;      ; Rise       ; ENABLE          ;
;  output[26] ; ENABLE     ; 5.633 ;      ; Rise       ; ENABLE          ;
;  output[27] ; ENABLE     ; 5.766 ;      ; Rise       ; ENABLE          ;
;  output[28] ; ENABLE     ; 6.451 ;      ; Rise       ; ENABLE          ;
;  output[29] ; ENABLE     ; 5.654 ;      ; Rise       ; ENABLE          ;
;  output[30] ; ENABLE     ; 6.446 ;      ; Rise       ; ENABLE          ;
;  output[31] ; ENABLE     ; 5.900 ;      ; Rise       ; ENABLE          ;
; output[*]   ; ENABLE     ; 5.633 ;      ; Fall       ; ENABLE          ;
;  output[0]  ; ENABLE     ; 6.446 ;      ; Fall       ; ENABLE          ;
;  output[1]  ; ENABLE     ; 6.431 ;      ; Fall       ; ENABLE          ;
;  output[2]  ; ENABLE     ; 6.451 ;      ; Fall       ; ENABLE          ;
;  output[3]  ; ENABLE     ; 5.762 ;      ; Fall       ; ENABLE          ;
;  output[4]  ; ENABLE     ; 6.451 ;      ; Fall       ; ENABLE          ;
;  output[5]  ; ENABLE     ; 6.476 ;      ; Fall       ; ENABLE          ;
;  output[6]  ; ENABLE     ; 6.451 ;      ; Fall       ; ENABLE          ;
;  output[7]  ; ENABLE     ; 6.441 ;      ; Fall       ; ENABLE          ;
;  output[8]  ; ENABLE     ; 5.772 ;      ; Fall       ; ENABLE          ;
;  output[9]  ; ENABLE     ; 5.766 ;      ; Fall       ; ENABLE          ;
;  output[10] ; ENABLE     ; 6.424 ;      ; Fall       ; ENABLE          ;
;  output[11] ; ENABLE     ; 5.654 ;      ; Fall       ; ENABLE          ;
;  output[12] ; ENABLE     ; 5.756 ;      ; Fall       ; ENABLE          ;
;  output[13] ; ENABLE     ; 5.656 ;      ; Fall       ; ENABLE          ;
;  output[14] ; ENABLE     ; 5.900 ;      ; Fall       ; ENABLE          ;
;  output[15] ; ENABLE     ; 5.762 ;      ; Fall       ; ENABLE          ;
;  output[16] ; ENABLE     ; 6.398 ;      ; Fall       ; ENABLE          ;
;  output[17] ; ENABLE     ; 5.756 ;      ; Fall       ; ENABLE          ;
;  output[18] ; ENABLE     ; 6.456 ;      ; Fall       ; ENABLE          ;
;  output[19] ; ENABLE     ; 6.388 ;      ; Fall       ; ENABLE          ;
;  output[20] ; ENABLE     ; 5.756 ;      ; Fall       ; ENABLE          ;
;  output[21] ; ENABLE     ; 6.451 ;      ; Fall       ; ENABLE          ;
;  output[22] ; ENABLE     ; 5.756 ;      ; Fall       ; ENABLE          ;
;  output[23] ; ENABLE     ; 6.432 ;      ; Fall       ; ENABLE          ;
;  output[24] ; ENABLE     ; 6.424 ;      ; Fall       ; ENABLE          ;
;  output[25] ; ENABLE     ; 5.656 ;      ; Fall       ; ENABLE          ;
;  output[26] ; ENABLE     ; 5.633 ;      ; Fall       ; ENABLE          ;
;  output[27] ; ENABLE     ; 5.766 ;      ; Fall       ; ENABLE          ;
;  output[28] ; ENABLE     ; 6.451 ;      ; Fall       ; ENABLE          ;
;  output[29] ; ENABLE     ; 5.654 ;      ; Fall       ; ENABLE          ;
;  output[30] ; ENABLE     ; 6.446 ;      ; Fall       ; ENABLE          ;
;  output[31] ; ENABLE     ; 5.900 ;      ; Fall       ; ENABLE          ;
+-------------+------------+-------+------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Output Disable Times                                                            ;
+-------------+------------+-----------+-----------+------------+-----------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------+------------+-----------+-----------+------------+-----------------+
; output[*]   ; ENABLE     ; 5.633     ;           ; Rise       ; ENABLE          ;
;  output[0]  ; ENABLE     ; 6.446     ;           ; Rise       ; ENABLE          ;
;  output[1]  ; ENABLE     ; 6.431     ;           ; Rise       ; ENABLE          ;
;  output[2]  ; ENABLE     ; 6.451     ;           ; Rise       ; ENABLE          ;
;  output[3]  ; ENABLE     ; 5.762     ;           ; Rise       ; ENABLE          ;
;  output[4]  ; ENABLE     ; 6.451     ;           ; Rise       ; ENABLE          ;
;  output[5]  ; ENABLE     ; 6.476     ;           ; Rise       ; ENABLE          ;
;  output[6]  ; ENABLE     ; 6.451     ;           ; Rise       ; ENABLE          ;
;  output[7]  ; ENABLE     ; 6.441     ;           ; Rise       ; ENABLE          ;
;  output[8]  ; ENABLE     ; 5.772     ;           ; Rise       ; ENABLE          ;
;  output[9]  ; ENABLE     ; 5.766     ;           ; Rise       ; ENABLE          ;
;  output[10] ; ENABLE     ; 6.424     ;           ; Rise       ; ENABLE          ;
;  output[11] ; ENABLE     ; 5.654     ;           ; Rise       ; ENABLE          ;
;  output[12] ; ENABLE     ; 5.756     ;           ; Rise       ; ENABLE          ;
;  output[13] ; ENABLE     ; 5.656     ;           ; Rise       ; ENABLE          ;
;  output[14] ; ENABLE     ; 5.900     ;           ; Rise       ; ENABLE          ;
;  output[15] ; ENABLE     ; 5.762     ;           ; Rise       ; ENABLE          ;
;  output[16] ; ENABLE     ; 6.398     ;           ; Rise       ; ENABLE          ;
;  output[17] ; ENABLE     ; 5.756     ;           ; Rise       ; ENABLE          ;
;  output[18] ; ENABLE     ; 6.456     ;           ; Rise       ; ENABLE          ;
;  output[19] ; ENABLE     ; 6.388     ;           ; Rise       ; ENABLE          ;
;  output[20] ; ENABLE     ; 5.756     ;           ; Rise       ; ENABLE          ;
;  output[21] ; ENABLE     ; 6.451     ;           ; Rise       ; ENABLE          ;
;  output[22] ; ENABLE     ; 5.756     ;           ; Rise       ; ENABLE          ;
;  output[23] ; ENABLE     ; 6.432     ;           ; Rise       ; ENABLE          ;
;  output[24] ; ENABLE     ; 6.424     ;           ; Rise       ; ENABLE          ;
;  output[25] ; ENABLE     ; 5.656     ;           ; Rise       ; ENABLE          ;
;  output[26] ; ENABLE     ; 5.633     ;           ; Rise       ; ENABLE          ;
;  output[27] ; ENABLE     ; 5.766     ;           ; Rise       ; ENABLE          ;
;  output[28] ; ENABLE     ; 6.451     ;           ; Rise       ; ENABLE          ;
;  output[29] ; ENABLE     ; 5.654     ;           ; Rise       ; ENABLE          ;
;  output[30] ; ENABLE     ; 6.446     ;           ; Rise       ; ENABLE          ;
;  output[31] ; ENABLE     ; 5.900     ;           ; Rise       ; ENABLE          ;
; output[*]   ; ENABLE     ; 5.633     ;           ; Fall       ; ENABLE          ;
;  output[0]  ; ENABLE     ; 6.446     ;           ; Fall       ; ENABLE          ;
;  output[1]  ; ENABLE     ; 6.431     ;           ; Fall       ; ENABLE          ;
;  output[2]  ; ENABLE     ; 6.451     ;           ; Fall       ; ENABLE          ;
;  output[3]  ; ENABLE     ; 5.762     ;           ; Fall       ; ENABLE          ;
;  output[4]  ; ENABLE     ; 6.451     ;           ; Fall       ; ENABLE          ;
;  output[5]  ; ENABLE     ; 6.476     ;           ; Fall       ; ENABLE          ;
;  output[6]  ; ENABLE     ; 6.451     ;           ; Fall       ; ENABLE          ;
;  output[7]  ; ENABLE     ; 6.441     ;           ; Fall       ; ENABLE          ;
;  output[8]  ; ENABLE     ; 5.772     ;           ; Fall       ; ENABLE          ;
;  output[9]  ; ENABLE     ; 5.766     ;           ; Fall       ; ENABLE          ;
;  output[10] ; ENABLE     ; 6.424     ;           ; Fall       ; ENABLE          ;
;  output[11] ; ENABLE     ; 5.654     ;           ; Fall       ; ENABLE          ;
;  output[12] ; ENABLE     ; 5.756     ;           ; Fall       ; ENABLE          ;
;  output[13] ; ENABLE     ; 5.656     ;           ; Fall       ; ENABLE          ;
;  output[14] ; ENABLE     ; 5.900     ;           ; Fall       ; ENABLE          ;
;  output[15] ; ENABLE     ; 5.762     ;           ; Fall       ; ENABLE          ;
;  output[16] ; ENABLE     ; 6.398     ;           ; Fall       ; ENABLE          ;
;  output[17] ; ENABLE     ; 5.756     ;           ; Fall       ; ENABLE          ;
;  output[18] ; ENABLE     ; 6.456     ;           ; Fall       ; ENABLE          ;
;  output[19] ; ENABLE     ; 6.388     ;           ; Fall       ; ENABLE          ;
;  output[20] ; ENABLE     ; 5.756     ;           ; Fall       ; ENABLE          ;
;  output[21] ; ENABLE     ; 6.451     ;           ; Fall       ; ENABLE          ;
;  output[22] ; ENABLE     ; 5.756     ;           ; Fall       ; ENABLE          ;
;  output[23] ; ENABLE     ; 6.432     ;           ; Fall       ; ENABLE          ;
;  output[24] ; ENABLE     ; 6.424     ;           ; Fall       ; ENABLE          ;
;  output[25] ; ENABLE     ; 5.656     ;           ; Fall       ; ENABLE          ;
;  output[26] ; ENABLE     ; 5.633     ;           ; Fall       ; ENABLE          ;
;  output[27] ; ENABLE     ; 5.766     ;           ; Fall       ; ENABLE          ;
;  output[28] ; ENABLE     ; 6.451     ;           ; Fall       ; ENABLE          ;
;  output[29] ; ENABLE     ; 5.654     ;           ; Fall       ; ENABLE          ;
;  output[30] ; ENABLE     ; 6.446     ;           ; Fall       ; ENABLE          ;
;  output[31] ; ENABLE     ; 5.900     ;           ; Fall       ; ENABLE          ;
+-------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                    ;
+-------------+------------+-----------+-----------+------------+-----------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------+------------+-----------+-----------+------------+-----------------+
; output[*]   ; ENABLE     ; 5.633     ;           ; Rise       ; ENABLE          ;
;  output[0]  ; ENABLE     ; 6.446     ;           ; Rise       ; ENABLE          ;
;  output[1]  ; ENABLE     ; 6.431     ;           ; Rise       ; ENABLE          ;
;  output[2]  ; ENABLE     ; 6.451     ;           ; Rise       ; ENABLE          ;
;  output[3]  ; ENABLE     ; 5.762     ;           ; Rise       ; ENABLE          ;
;  output[4]  ; ENABLE     ; 6.451     ;           ; Rise       ; ENABLE          ;
;  output[5]  ; ENABLE     ; 6.476     ;           ; Rise       ; ENABLE          ;
;  output[6]  ; ENABLE     ; 6.451     ;           ; Rise       ; ENABLE          ;
;  output[7]  ; ENABLE     ; 6.441     ;           ; Rise       ; ENABLE          ;
;  output[8]  ; ENABLE     ; 5.772     ;           ; Rise       ; ENABLE          ;
;  output[9]  ; ENABLE     ; 5.766     ;           ; Rise       ; ENABLE          ;
;  output[10] ; ENABLE     ; 6.424     ;           ; Rise       ; ENABLE          ;
;  output[11] ; ENABLE     ; 5.654     ;           ; Rise       ; ENABLE          ;
;  output[12] ; ENABLE     ; 5.756     ;           ; Rise       ; ENABLE          ;
;  output[13] ; ENABLE     ; 5.656     ;           ; Rise       ; ENABLE          ;
;  output[14] ; ENABLE     ; 5.900     ;           ; Rise       ; ENABLE          ;
;  output[15] ; ENABLE     ; 5.762     ;           ; Rise       ; ENABLE          ;
;  output[16] ; ENABLE     ; 6.398     ;           ; Rise       ; ENABLE          ;
;  output[17] ; ENABLE     ; 5.756     ;           ; Rise       ; ENABLE          ;
;  output[18] ; ENABLE     ; 6.456     ;           ; Rise       ; ENABLE          ;
;  output[19] ; ENABLE     ; 6.388     ;           ; Rise       ; ENABLE          ;
;  output[20] ; ENABLE     ; 5.756     ;           ; Rise       ; ENABLE          ;
;  output[21] ; ENABLE     ; 6.451     ;           ; Rise       ; ENABLE          ;
;  output[22] ; ENABLE     ; 5.756     ;           ; Rise       ; ENABLE          ;
;  output[23] ; ENABLE     ; 6.432     ;           ; Rise       ; ENABLE          ;
;  output[24] ; ENABLE     ; 6.424     ;           ; Rise       ; ENABLE          ;
;  output[25] ; ENABLE     ; 5.656     ;           ; Rise       ; ENABLE          ;
;  output[26] ; ENABLE     ; 5.633     ;           ; Rise       ; ENABLE          ;
;  output[27] ; ENABLE     ; 5.766     ;           ; Rise       ; ENABLE          ;
;  output[28] ; ENABLE     ; 6.451     ;           ; Rise       ; ENABLE          ;
;  output[29] ; ENABLE     ; 5.654     ;           ; Rise       ; ENABLE          ;
;  output[30] ; ENABLE     ; 6.446     ;           ; Rise       ; ENABLE          ;
;  output[31] ; ENABLE     ; 5.900     ;           ; Rise       ; ENABLE          ;
; output[*]   ; ENABLE     ; 5.633     ;           ; Fall       ; ENABLE          ;
;  output[0]  ; ENABLE     ; 6.446     ;           ; Fall       ; ENABLE          ;
;  output[1]  ; ENABLE     ; 6.431     ;           ; Fall       ; ENABLE          ;
;  output[2]  ; ENABLE     ; 6.451     ;           ; Fall       ; ENABLE          ;
;  output[3]  ; ENABLE     ; 5.762     ;           ; Fall       ; ENABLE          ;
;  output[4]  ; ENABLE     ; 6.451     ;           ; Fall       ; ENABLE          ;
;  output[5]  ; ENABLE     ; 6.476     ;           ; Fall       ; ENABLE          ;
;  output[6]  ; ENABLE     ; 6.451     ;           ; Fall       ; ENABLE          ;
;  output[7]  ; ENABLE     ; 6.441     ;           ; Fall       ; ENABLE          ;
;  output[8]  ; ENABLE     ; 5.772     ;           ; Fall       ; ENABLE          ;
;  output[9]  ; ENABLE     ; 5.766     ;           ; Fall       ; ENABLE          ;
;  output[10] ; ENABLE     ; 6.424     ;           ; Fall       ; ENABLE          ;
;  output[11] ; ENABLE     ; 5.654     ;           ; Fall       ; ENABLE          ;
;  output[12] ; ENABLE     ; 5.756     ;           ; Fall       ; ENABLE          ;
;  output[13] ; ENABLE     ; 5.656     ;           ; Fall       ; ENABLE          ;
;  output[14] ; ENABLE     ; 5.900     ;           ; Fall       ; ENABLE          ;
;  output[15] ; ENABLE     ; 5.762     ;           ; Fall       ; ENABLE          ;
;  output[16] ; ENABLE     ; 6.398     ;           ; Fall       ; ENABLE          ;
;  output[17] ; ENABLE     ; 5.756     ;           ; Fall       ; ENABLE          ;
;  output[18] ; ENABLE     ; 6.456     ;           ; Fall       ; ENABLE          ;
;  output[19] ; ENABLE     ; 6.388     ;           ; Fall       ; ENABLE          ;
;  output[20] ; ENABLE     ; 5.756     ;           ; Fall       ; ENABLE          ;
;  output[21] ; ENABLE     ; 6.451     ;           ; Fall       ; ENABLE          ;
;  output[22] ; ENABLE     ; 5.756     ;           ; Fall       ; ENABLE          ;
;  output[23] ; ENABLE     ; 6.432     ;           ; Fall       ; ENABLE          ;
;  output[24] ; ENABLE     ; 6.424     ;           ; Fall       ; ENABLE          ;
;  output[25] ; ENABLE     ; 5.656     ;           ; Fall       ; ENABLE          ;
;  output[26] ; ENABLE     ; 5.633     ;           ; Fall       ; ENABLE          ;
;  output[27] ; ENABLE     ; 5.766     ;           ; Fall       ; ENABLE          ;
;  output[28] ; ENABLE     ; 6.451     ;           ; Fall       ; ENABLE          ;
;  output[29] ; ENABLE     ; 5.654     ;           ; Fall       ; ENABLE          ;
;  output[30] ; ENABLE     ; 6.446     ;           ; Fall       ; ENABLE          ;
;  output[31] ; ENABLE     ; 5.900     ;           ; Fall       ; ENABLE          ;
+-------------+------------+-----------+-----------+------------+-----------------+


+------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                          ;
+------------------+--------+-------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack ; -0.837 ; 0.076 ; N/A      ; N/A     ; -2.128              ;
;  CLK             ; -0.837 ; 0.076 ; N/A      ; N/A     ; -1.222              ;
;  ENABLE          ; N/A    ; N/A   ; N/A      ; N/A     ; -2.128              ;
; Design-wide TNS  ; -4.926 ; 0.0   ; 0.0      ; 0.0     ; -6366.694           ;
;  CLK             ; -4.926 ; 0.000 ; N/A      ; N/A     ; -10.222             ;
;  ENABLE          ; N/A    ; N/A   ; N/A      ; N/A     ; -6356.472           ;
+------------------+--------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; ENABLE     ; CLK        ; 1.196 ; 1.196 ; Rise       ; CLK             ;
; PUSH/POP   ; CLK        ; 5.785 ; 5.785 ; Rise       ; CLK             ;
; input[*]   ; ENABLE     ; 4.713 ; 4.713 ; Rise       ; ENABLE          ;
;  input[0]  ; ENABLE     ; 2.956 ; 2.956 ; Rise       ; ENABLE          ;
;  input[1]  ; ENABLE     ; 3.614 ; 3.614 ; Rise       ; ENABLE          ;
;  input[2]  ; ENABLE     ; 4.713 ; 4.713 ; Rise       ; ENABLE          ;
;  input[3]  ; ENABLE     ; 3.850 ; 3.850 ; Rise       ; ENABLE          ;
;  input[4]  ; ENABLE     ; 3.134 ; 3.134 ; Rise       ; ENABLE          ;
;  input[5]  ; ENABLE     ; 4.577 ; 4.577 ; Rise       ; ENABLE          ;
;  input[6]  ; ENABLE     ; 3.213 ; 3.213 ; Rise       ; ENABLE          ;
;  input[7]  ; ENABLE     ; 3.650 ; 3.650 ; Rise       ; ENABLE          ;
;  input[8]  ; ENABLE     ; 2.865 ; 2.865 ; Rise       ; ENABLE          ;
;  input[9]  ; ENABLE     ; 2.913 ; 2.913 ; Rise       ; ENABLE          ;
;  input[10] ; ENABLE     ; 3.742 ; 3.742 ; Rise       ; ENABLE          ;
;  input[11] ; ENABLE     ; 2.714 ; 2.714 ; Rise       ; ENABLE          ;
;  input[12] ; ENABLE     ; 2.932 ; 2.932 ; Rise       ; ENABLE          ;
;  input[13] ; ENABLE     ; 3.675 ; 3.675 ; Rise       ; ENABLE          ;
;  input[14] ; ENABLE     ; 3.612 ; 3.612 ; Rise       ; ENABLE          ;
;  input[15] ; ENABLE     ; 2.838 ; 2.838 ; Rise       ; ENABLE          ;
;  input[16] ; ENABLE     ; 2.793 ; 2.793 ; Rise       ; ENABLE          ;
;  input[17] ; ENABLE     ; 3.468 ; 3.468 ; Rise       ; ENABLE          ;
;  input[18] ; ENABLE     ; 2.966 ; 2.966 ; Rise       ; ENABLE          ;
;  input[19] ; ENABLE     ; 3.988 ; 3.988 ; Rise       ; ENABLE          ;
;  input[20] ; ENABLE     ; 3.126 ; 3.126 ; Rise       ; ENABLE          ;
;  input[21] ; ENABLE     ; 3.591 ; 3.591 ; Rise       ; ENABLE          ;
;  input[22] ; ENABLE     ; 3.484 ; 3.484 ; Rise       ; ENABLE          ;
;  input[23] ; ENABLE     ; 3.421 ; 3.421 ; Rise       ; ENABLE          ;
;  input[24] ; ENABLE     ; 3.473 ; 3.473 ; Rise       ; ENABLE          ;
;  input[25] ; ENABLE     ; 3.722 ; 3.722 ; Rise       ; ENABLE          ;
;  input[26] ; ENABLE     ; 3.825 ; 3.825 ; Rise       ; ENABLE          ;
;  input[27] ; ENABLE     ; 3.188 ; 3.188 ; Rise       ; ENABLE          ;
;  input[28] ; ENABLE     ; 3.207 ; 3.207 ; Rise       ; ENABLE          ;
;  input[29] ; ENABLE     ; 4.313 ; 4.313 ; Rise       ; ENABLE          ;
;  input[30] ; ENABLE     ; 3.665 ; 3.665 ; Rise       ; ENABLE          ;
;  input[31] ; ENABLE     ; 3.033 ; 3.033 ; Rise       ; ENABLE          ;
; input[*]   ; ENABLE     ; 7.121 ; 7.121 ; Fall       ; ENABLE          ;
;  input[0]  ; ENABLE     ; 4.775 ; 4.775 ; Fall       ; ENABLE          ;
;  input[1]  ; ENABLE     ; 5.887 ; 5.887 ; Fall       ; ENABLE          ;
;  input[2]  ; ENABLE     ; 7.121 ; 7.121 ; Fall       ; ENABLE          ;
;  input[3]  ; ENABLE     ; 5.532 ; 5.532 ; Fall       ; ENABLE          ;
;  input[4]  ; ENABLE     ; 5.376 ; 5.376 ; Fall       ; ENABLE          ;
;  input[5]  ; ENABLE     ; 6.610 ; 6.610 ; Fall       ; ENABLE          ;
;  input[6]  ; ENABLE     ; 5.314 ; 5.314 ; Fall       ; ENABLE          ;
;  input[7]  ; ENABLE     ; 6.078 ; 6.078 ; Fall       ; ENABLE          ;
;  input[8]  ; ENABLE     ; 4.992 ; 4.992 ; Fall       ; ENABLE          ;
;  input[9]  ; ENABLE     ; 4.672 ; 4.672 ; Fall       ; ENABLE          ;
;  input[10] ; ENABLE     ; 5.248 ; 5.248 ; Fall       ; ENABLE          ;
;  input[11] ; ENABLE     ; 4.867 ; 4.867 ; Fall       ; ENABLE          ;
;  input[12] ; ENABLE     ; 4.715 ; 4.715 ; Fall       ; ENABLE          ;
;  input[13] ; ENABLE     ; 5.543 ; 5.543 ; Fall       ; ENABLE          ;
;  input[14] ; ENABLE     ; 5.645 ; 5.645 ; Fall       ; ENABLE          ;
;  input[15] ; ENABLE     ; 5.000 ; 5.000 ; Fall       ; ENABLE          ;
;  input[16] ; ENABLE     ; 4.749 ; 4.749 ; Fall       ; ENABLE          ;
;  input[17] ; ENABLE     ; 5.552 ; 5.552 ; Fall       ; ENABLE          ;
;  input[18] ; ENABLE     ; 4.869 ; 4.869 ; Fall       ; ENABLE          ;
;  input[19] ; ENABLE     ; 6.106 ; 6.106 ; Fall       ; ENABLE          ;
;  input[20] ; ENABLE     ; 5.244 ; 5.244 ; Fall       ; ENABLE          ;
;  input[21] ; ENABLE     ; 5.229 ; 5.229 ; Fall       ; ENABLE          ;
;  input[22] ; ENABLE     ; 5.603 ; 5.603 ; Fall       ; ENABLE          ;
;  input[23] ; ENABLE     ; 5.505 ; 5.505 ; Fall       ; ENABLE          ;
;  input[24] ; ENABLE     ; 5.488 ; 5.488 ; Fall       ; ENABLE          ;
;  input[25] ; ENABLE     ; 5.940 ; 5.940 ; Fall       ; ENABLE          ;
;  input[26] ; ENABLE     ; 5.909 ; 5.909 ; Fall       ; ENABLE          ;
;  input[27] ; ENABLE     ; 5.014 ; 5.014 ; Fall       ; ENABLE          ;
;  input[28] ; ENABLE     ; 5.573 ; 5.573 ; Fall       ; ENABLE          ;
;  input[29] ; ENABLE     ; 5.870 ; 5.870 ; Fall       ; ENABLE          ;
;  input[30] ; ENABLE     ; 5.361 ; 5.361 ; Fall       ; ENABLE          ;
;  input[31] ; ENABLE     ; 4.640 ; 4.640 ; Fall       ; ENABLE          ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; ENABLE     ; CLK        ; -0.076 ; -0.076 ; Rise       ; CLK             ;
; PUSH/POP   ; CLK        ; -2.850 ; -2.850 ; Rise       ; CLK             ;
; input[*]   ; ENABLE     ; 2.845  ; 2.845  ; Rise       ; ENABLE          ;
;  input[0]  ; ENABLE     ; 1.614  ; 1.614  ; Rise       ; ENABLE          ;
;  input[1]  ; ENABLE     ; 1.897  ; 1.897  ; Rise       ; ENABLE          ;
;  input[2]  ; ENABLE     ; 2.016  ; 2.016  ; Rise       ; ENABLE          ;
;  input[3]  ; ENABLE     ; 1.700  ; 1.700  ; Rise       ; ENABLE          ;
;  input[4]  ; ENABLE     ; 1.990  ; 1.990  ; Rise       ; ENABLE          ;
;  input[5]  ; ENABLE     ; 1.702  ; 1.702  ; Rise       ; ENABLE          ;
;  input[6]  ; ENABLE     ; 1.821  ; 1.821  ; Rise       ; ENABLE          ;
;  input[7]  ; ENABLE     ; 1.909  ; 1.909  ; Rise       ; ENABLE          ;
;  input[8]  ; ENABLE     ; 2.323  ; 2.323  ; Rise       ; ENABLE          ;
;  input[9]  ; ENABLE     ; 2.615  ; 2.615  ; Rise       ; ENABLE          ;
;  input[10] ; ENABLE     ; 2.351  ; 2.351  ; Rise       ; ENABLE          ;
;  input[11] ; ENABLE     ; 1.956  ; 1.956  ; Rise       ; ENABLE          ;
;  input[12] ; ENABLE     ; 2.238  ; 2.238  ; Rise       ; ENABLE          ;
;  input[13] ; ENABLE     ; 1.763  ; 1.763  ; Rise       ; ENABLE          ;
;  input[14] ; ENABLE     ; 2.429  ; 2.429  ; Rise       ; ENABLE          ;
;  input[15] ; ENABLE     ; 1.991  ; 1.991  ; Rise       ; ENABLE          ;
;  input[16] ; ENABLE     ; 2.294  ; 2.294  ; Rise       ; ENABLE          ;
;  input[17] ; ENABLE     ; 2.102  ; 2.102  ; Rise       ; ENABLE          ;
;  input[18] ; ENABLE     ; 2.403  ; 2.403  ; Rise       ; ENABLE          ;
;  input[19] ; ENABLE     ; 2.225  ; 2.225  ; Rise       ; ENABLE          ;
;  input[20] ; ENABLE     ; 2.845  ; 2.845  ; Rise       ; ENABLE          ;
;  input[21] ; ENABLE     ; 2.312  ; 2.312  ; Rise       ; ENABLE          ;
;  input[22] ; ENABLE     ; 1.791  ; 1.791  ; Rise       ; ENABLE          ;
;  input[23] ; ENABLE     ; 2.280  ; 2.280  ; Rise       ; ENABLE          ;
;  input[24] ; ENABLE     ; 2.208  ; 2.208  ; Rise       ; ENABLE          ;
;  input[25] ; ENABLE     ; 2.512  ; 2.512  ; Rise       ; ENABLE          ;
;  input[26] ; ENABLE     ; 2.216  ; 2.216  ; Rise       ; ENABLE          ;
;  input[27] ; ENABLE     ; 2.768  ; 2.768  ; Rise       ; ENABLE          ;
;  input[28] ; ENABLE     ; 2.290  ; 2.290  ; Rise       ; ENABLE          ;
;  input[29] ; ENABLE     ; 2.118  ; 2.118  ; Rise       ; ENABLE          ;
;  input[30] ; ENABLE     ; 2.329  ; 2.329  ; Rise       ; ENABLE          ;
;  input[31] ; ENABLE     ; 2.509  ; 2.509  ; Rise       ; ENABLE          ;
; input[*]   ; ENABLE     ; 2.709  ; 2.709  ; Fall       ; ENABLE          ;
;  input[0]  ; ENABLE     ; 1.578  ; 1.578  ; Fall       ; ENABLE          ;
;  input[1]  ; ENABLE     ; 2.142  ; 2.142  ; Fall       ; ENABLE          ;
;  input[2]  ; ENABLE     ; 2.261  ; 2.261  ; Fall       ; ENABLE          ;
;  input[3]  ; ENABLE     ; 1.945  ; 1.945  ; Fall       ; ENABLE          ;
;  input[4]  ; ENABLE     ; 2.025  ; 2.025  ; Fall       ; ENABLE          ;
;  input[5]  ; ENABLE     ; 1.947  ; 1.947  ; Fall       ; ENABLE          ;
;  input[6]  ; ENABLE     ; 2.066  ; 2.066  ; Fall       ; ENABLE          ;
;  input[7]  ; ENABLE     ; 1.947  ; 1.947  ; Fall       ; ENABLE          ;
;  input[8]  ; ENABLE     ; 2.116  ; 2.116  ; Fall       ; ENABLE          ;
;  input[9]  ; ENABLE     ; 2.304  ; 2.304  ; Fall       ; ENABLE          ;
;  input[10] ; ENABLE     ; 2.140  ; 2.140  ; Fall       ; ENABLE          ;
;  input[11] ; ENABLE     ; 2.010  ; 2.010  ; Fall       ; ENABLE          ;
;  input[12] ; ENABLE     ; 2.239  ; 2.239  ; Fall       ; ENABLE          ;
;  input[13] ; ENABLE     ; 1.671  ; 1.671  ; Fall       ; ENABLE          ;
;  input[14] ; ENABLE     ; 2.222  ; 2.222  ; Fall       ; ENABLE          ;
;  input[15] ; ENABLE     ; 1.916  ; 1.916  ; Fall       ; ENABLE          ;
;  input[16] ; ENABLE     ; 2.221  ; 2.221  ; Fall       ; ENABLE          ;
;  input[17] ; ENABLE     ; 2.047  ; 2.047  ; Fall       ; ENABLE          ;
;  input[18] ; ENABLE     ; 2.217  ; 2.217  ; Fall       ; ENABLE          ;
;  input[19] ; ENABLE     ; 2.470  ; 2.470  ; Fall       ; ENABLE          ;
;  input[20] ; ENABLE     ; 2.441  ; 2.441  ; Fall       ; ENABLE          ;
;  input[21] ; ENABLE     ; 2.563  ; 2.563  ; Fall       ; ENABLE          ;
;  input[22] ; ENABLE     ; 2.026  ; 2.026  ; Fall       ; ENABLE          ;
;  input[23] ; ENABLE     ; 2.451  ; 2.451  ; Fall       ; ENABLE          ;
;  input[24] ; ENABLE     ; 2.119  ; 2.119  ; Fall       ; ENABLE          ;
;  input[25] ; ENABLE     ; 2.709  ; 2.709  ; Fall       ; ENABLE          ;
;  input[26] ; ENABLE     ; 2.389  ; 2.389  ; Fall       ; ENABLE          ;
;  input[27] ; ENABLE     ; 2.643  ; 2.643  ; Fall       ; ENABLE          ;
;  input[28] ; ENABLE     ; 2.362  ; 2.362  ; Fall       ; ENABLE          ;
;  input[29] ; ENABLE     ; 2.363  ; 2.363  ; Fall       ; ENABLE          ;
;  input[30] ; ENABLE     ; 2.345  ; 2.345  ; Fall       ; ENABLE          ;
;  input[31] ; ENABLE     ; 2.332  ; 2.332  ; Fall       ; ENABLE          ;
+------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; TOP[*]      ; CLK        ; 8.136  ; 8.136  ; Rise       ; CLK             ;
;  TOP[0]     ; CLK        ; 7.906  ; 7.906  ; Rise       ; CLK             ;
;  TOP[1]     ; CLK        ; 8.136  ; 8.136  ; Rise       ; CLK             ;
;  TOP[2]     ; CLK        ; 7.258  ; 7.258  ; Rise       ; CLK             ;
;  TOP[3]     ; CLK        ; 7.614  ; 7.614  ; Rise       ; CLK             ;
;  TOP[4]     ; CLK        ; 7.015  ; 7.015  ; Rise       ; CLK             ;
; TOP_1[*]    ; CLK        ; 7.976  ; 7.976  ; Rise       ; CLK             ;
;  TOP_1[0]   ; CLK        ; 7.906  ; 7.906  ; Rise       ; CLK             ;
;  TOP_1[1]   ; CLK        ; 7.487  ; 7.487  ; Rise       ; CLK             ;
;  TOP_1[2]   ; CLK        ; 7.044  ; 7.044  ; Rise       ; CLK             ;
;  TOP_1[3]   ; CLK        ; 7.272  ; 7.272  ; Rise       ; CLK             ;
;  TOP_1[4]   ; CLK        ; 7.976  ; 7.976  ; Rise       ; CLK             ;
; address[*]  ; CLK        ; 9.940  ; 9.940  ; Rise       ; CLK             ;
;  address[0] ; CLK        ; 7.792  ; 7.792  ; Rise       ; CLK             ;
;  address[1] ; CLK        ; 8.616  ; 8.616  ; Rise       ; CLK             ;
;  address[2] ; CLK        ; 9.940  ; 9.940  ; Rise       ; CLK             ;
;  address[3] ; CLK        ; 8.610  ; 8.610  ; Rise       ; CLK             ;
;  address[4] ; CLK        ; 9.167  ; 9.167  ; Rise       ; CLK             ;
; output[*]   ; CLK        ; 16.188 ; 16.188 ; Rise       ; CLK             ;
;  output[0]  ; CLK        ; 15.038 ; 15.038 ; Rise       ; CLK             ;
;  output[1]  ; CLK        ; 15.859 ; 15.859 ; Rise       ; CLK             ;
;  output[2]  ; CLK        ; 15.194 ; 15.194 ; Rise       ; CLK             ;
;  output[3]  ; CLK        ; 15.404 ; 15.404 ; Rise       ; CLK             ;
;  output[4]  ; CLK        ; 15.721 ; 15.721 ; Rise       ; CLK             ;
;  output[5]  ; CLK        ; 14.948 ; 14.948 ; Rise       ; CLK             ;
;  output[6]  ; CLK        ; 14.128 ; 14.128 ; Rise       ; CLK             ;
;  output[7]  ; CLK        ; 15.733 ; 15.733 ; Rise       ; CLK             ;
;  output[8]  ; CLK        ; 14.511 ; 14.511 ; Rise       ; CLK             ;
;  output[9]  ; CLK        ; 14.843 ; 14.843 ; Rise       ; CLK             ;
;  output[10] ; CLK        ; 14.661 ; 14.661 ; Rise       ; CLK             ;
;  output[11] ; CLK        ; 14.331 ; 14.331 ; Rise       ; CLK             ;
;  output[12] ; CLK        ; 14.696 ; 14.696 ; Rise       ; CLK             ;
;  output[13] ; CLK        ; 14.855 ; 14.855 ; Rise       ; CLK             ;
;  output[14] ; CLK        ; 16.141 ; 16.141 ; Rise       ; CLK             ;
;  output[15] ; CLK        ; 15.036 ; 15.036 ; Rise       ; CLK             ;
;  output[16] ; CLK        ; 14.867 ; 14.867 ; Rise       ; CLK             ;
;  output[17] ; CLK        ; 14.650 ; 14.650 ; Rise       ; CLK             ;
;  output[18] ; CLK        ; 15.123 ; 15.123 ; Rise       ; CLK             ;
;  output[19] ; CLK        ; 15.192 ; 15.192 ; Rise       ; CLK             ;
;  output[20] ; CLK        ; 13.992 ; 13.992 ; Rise       ; CLK             ;
;  output[21] ; CLK        ; 14.758 ; 14.758 ; Rise       ; CLK             ;
;  output[22] ; CLK        ; 16.188 ; 16.188 ; Rise       ; CLK             ;
;  output[23] ; CLK        ; 14.534 ; 14.534 ; Rise       ; CLK             ;
;  output[24] ; CLK        ; 15.055 ; 15.055 ; Rise       ; CLK             ;
;  output[25] ; CLK        ; 14.444 ; 14.444 ; Rise       ; CLK             ;
;  output[26] ; CLK        ; 14.419 ; 14.419 ; Rise       ; CLK             ;
;  output[27] ; CLK        ; 14.463 ; 14.463 ; Rise       ; CLK             ;
;  output[28] ; CLK        ; 15.204 ; 15.204 ; Rise       ; CLK             ;
;  output[29] ; CLK        ; 15.505 ; 15.505 ; Rise       ; CLK             ;
;  output[30] ; CLK        ; 15.557 ; 15.557 ; Rise       ; CLK             ;
;  output[31] ; CLK        ; 15.674 ; 15.674 ; Rise       ; CLK             ;
; address[*]  ; ENABLE     ; 9.853  ; 9.853  ; Rise       ; ENABLE          ;
;  address[0] ; ENABLE     ; 9.853  ; 9.853  ; Rise       ; ENABLE          ;
;  address[1] ; ENABLE     ; 7.255  ; 7.255  ; Rise       ; ENABLE          ;
;  address[2] ; ENABLE     ; 8.660  ; 8.660  ; Rise       ; ENABLE          ;
;  address[3] ; ENABLE     ; 7.464  ; 7.464  ; Rise       ; ENABLE          ;
;  address[4] ; ENABLE     ; 7.639  ; 7.639  ; Rise       ; ENABLE          ;
; output[*]   ; ENABLE     ; 17.938 ; 17.938 ; Rise       ; ENABLE          ;
;  output[0]  ; ENABLE     ; 16.204 ; 16.204 ; Rise       ; ENABLE          ;
;  output[1]  ; ENABLE     ; 16.482 ; 16.482 ; Rise       ; ENABLE          ;
;  output[2]  ; ENABLE     ; 16.484 ; 16.484 ; Rise       ; ENABLE          ;
;  output[3]  ; ENABLE     ; 16.247 ; 16.247 ; Rise       ; ENABLE          ;
;  output[4]  ; ENABLE     ; 17.464 ; 17.464 ; Rise       ; ENABLE          ;
;  output[5]  ; ENABLE     ; 16.454 ; 16.454 ; Rise       ; ENABLE          ;
;  output[6]  ; ENABLE     ; 16.591 ; 16.591 ; Rise       ; ENABLE          ;
;  output[7]  ; ENABLE     ; 17.302 ; 17.302 ; Rise       ; ENABLE          ;
;  output[8]  ; ENABLE     ; 16.265 ; 16.265 ; Rise       ; ENABLE          ;
;  output[9]  ; ENABLE     ; 16.904 ; 16.904 ; Rise       ; ENABLE          ;
;  output[10] ; ENABLE     ; 16.085 ; 16.085 ; Rise       ; ENABLE          ;
;  output[11] ; ENABLE     ; 16.548 ; 16.548 ; Rise       ; ENABLE          ;
;  output[12] ; ENABLE     ; 16.757 ; 16.757 ; Rise       ; ENABLE          ;
;  output[13] ; ENABLE     ; 16.600 ; 16.600 ; Rise       ; ENABLE          ;
;  output[14] ; ENABLE     ; 16.773 ; 16.773 ; Rise       ; ENABLE          ;
;  output[15] ; ENABLE     ; 16.528 ; 16.528 ; Rise       ; ENABLE          ;
;  output[16] ; ENABLE     ; 16.870 ; 16.870 ; Rise       ; ENABLE          ;
;  output[17] ; ENABLE     ; 16.541 ; 16.541 ; Rise       ; ENABLE          ;
;  output[18] ; ENABLE     ; 16.181 ; 16.181 ; Rise       ; ENABLE          ;
;  output[19] ; ENABLE     ; 17.063 ; 17.063 ; Rise       ; ENABLE          ;
;  output[20] ; ENABLE     ; 16.053 ; 16.053 ; Rise       ; ENABLE          ;
;  output[21] ; ENABLE     ; 16.587 ; 16.587 ; Rise       ; ENABLE          ;
;  output[22] ; ENABLE     ; 16.787 ; 16.787 ; Rise       ; ENABLE          ;
;  output[23] ; ENABLE     ; 16.162 ; 16.162 ; Rise       ; ENABLE          ;
;  output[24] ; ENABLE     ; 17.142 ; 17.142 ; Rise       ; ENABLE          ;
;  output[25] ; ENABLE     ; 15.755 ; 15.755 ; Rise       ; ENABLE          ;
;  output[26] ; ENABLE     ; 16.994 ; 16.994 ; Rise       ; ENABLE          ;
;  output[27] ; ENABLE     ; 15.840 ; 15.840 ; Rise       ; ENABLE          ;
;  output[28] ; ENABLE     ; 16.729 ; 16.729 ; Rise       ; ENABLE          ;
;  output[29] ; ENABLE     ; 16.332 ; 16.332 ; Rise       ; ENABLE          ;
;  output[30] ; ENABLE     ; 16.582 ; 16.582 ; Rise       ; ENABLE          ;
;  output[31] ; ENABLE     ; 17.938 ; 17.938 ; Rise       ; ENABLE          ;
; address[*]  ; ENABLE     ; 9.853  ; 9.853  ; Fall       ; ENABLE          ;
;  address[0] ; ENABLE     ; 9.853  ; 9.853  ; Fall       ; ENABLE          ;
;  address[1] ; ENABLE     ; 7.255  ; 7.255  ; Fall       ; ENABLE          ;
;  address[2] ; ENABLE     ; 8.660  ; 8.660  ; Fall       ; ENABLE          ;
;  address[3] ; ENABLE     ; 7.464  ; 7.464  ; Fall       ; ENABLE          ;
;  address[4] ; ENABLE     ; 7.639  ; 7.639  ; Fall       ; ENABLE          ;
; output[*]   ; ENABLE     ; 18.189 ; 18.189 ; Fall       ; ENABLE          ;
;  output[0]  ; ENABLE     ; 16.449 ; 16.449 ; Fall       ; ENABLE          ;
;  output[1]  ; ENABLE     ; 16.733 ; 16.733 ; Fall       ; ENABLE          ;
;  output[2]  ; ENABLE     ; 16.128 ; 16.128 ; Fall       ; ENABLE          ;
;  output[3]  ; ENABLE     ; 16.153 ; 16.153 ; Fall       ; ENABLE          ;
;  output[4]  ; ENABLE     ; 17.257 ; 17.257 ; Fall       ; ENABLE          ;
;  output[5]  ; ENABLE     ; 16.454 ; 16.454 ; Fall       ; ENABLE          ;
;  output[6]  ; ENABLE     ; 16.836 ; 16.836 ; Fall       ; ENABLE          ;
;  output[7]  ; ENABLE     ; 17.095 ; 17.095 ; Fall       ; ENABLE          ;
;  output[8]  ; ENABLE     ; 16.317 ; 16.317 ; Fall       ; ENABLE          ;
;  output[9]  ; ENABLE     ; 16.904 ; 16.904 ; Fall       ; ENABLE          ;
;  output[10] ; ENABLE     ; 16.367 ; 16.367 ; Fall       ; ENABLE          ;
;  output[11] ; ENABLE     ; 16.485 ; 16.485 ; Fall       ; ENABLE          ;
;  output[12] ; ENABLE     ; 16.857 ; 16.857 ; Fall       ; ENABLE          ;
;  output[13] ; ENABLE     ; 16.713 ; 16.713 ; Fall       ; ENABLE          ;
;  output[14] ; ENABLE     ; 16.773 ; 16.773 ; Fall       ; ENABLE          ;
;  output[15] ; ENABLE     ; 16.773 ; 16.773 ; Fall       ; ENABLE          ;
;  output[16] ; ENABLE     ; 16.870 ; 16.870 ; Fall       ; ENABLE          ;
;  output[17] ; ENABLE     ; 16.786 ; 16.786 ; Fall       ; ENABLE          ;
;  output[18] ; ENABLE     ; 16.145 ; 16.145 ; Fall       ; ENABLE          ;
;  output[19] ; ENABLE     ; 16.839 ; 16.839 ; Fall       ; ENABLE          ;
;  output[20] ; ENABLE     ; 16.071 ; 16.071 ; Fall       ; ENABLE          ;
;  output[21] ; ENABLE     ; 16.832 ; 16.832 ; Fall       ; ENABLE          ;
;  output[22] ; ENABLE     ; 16.863 ; 16.863 ; Fall       ; ENABLE          ;
;  output[23] ; ENABLE     ; 16.020 ; 16.020 ; Fall       ; ENABLE          ;
;  output[24] ; ENABLE     ; 17.137 ; 17.137 ; Fall       ; ENABLE          ;
;  output[25] ; ENABLE     ; 15.737 ; 15.737 ; Fall       ; ENABLE          ;
;  output[26] ; ENABLE     ; 16.787 ; 16.787 ; Fall       ; ENABLE          ;
;  output[27] ; ENABLE     ; 15.732 ; 15.732 ; Fall       ; ENABLE          ;
;  output[28] ; ENABLE     ; 16.766 ; 16.766 ; Fall       ; ENABLE          ;
;  output[29] ; ENABLE     ; 16.583 ; 16.583 ; Fall       ; ENABLE          ;
;  output[30] ; ENABLE     ; 16.549 ; 16.549 ; Fall       ; ENABLE          ;
;  output[31] ; ENABLE     ; 18.189 ; 18.189 ; Fall       ; ENABLE          ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; TOP[*]      ; CLK        ; 3.777 ; 3.777 ; Rise       ; CLK             ;
;  TOP[0]     ; CLK        ; 4.299 ; 4.299 ; Rise       ; CLK             ;
;  TOP[1]     ; CLK        ; 4.315 ; 4.315 ; Rise       ; CLK             ;
;  TOP[2]     ; CLK        ; 3.888 ; 3.888 ; Rise       ; CLK             ;
;  TOP[3]     ; CLK        ; 4.073 ; 4.073 ; Rise       ; CLK             ;
;  TOP[4]     ; CLK        ; 3.777 ; 3.777 ; Rise       ; CLK             ;
; TOP_1[*]    ; CLK        ; 3.808 ; 3.808 ; Rise       ; CLK             ;
;  TOP_1[0]   ; CLK        ; 4.299 ; 4.299 ; Rise       ; CLK             ;
;  TOP_1[1]   ; CLK        ; 3.986 ; 3.986 ; Rise       ; CLK             ;
;  TOP_1[2]   ; CLK        ; 3.808 ; 3.808 ; Rise       ; CLK             ;
;  TOP_1[3]   ; CLK        ; 3.921 ; 3.921 ; Rise       ; CLK             ;
;  TOP_1[4]   ; CLK        ; 4.250 ; 4.250 ; Rise       ; CLK             ;
; address[*]  ; CLK        ; 4.101 ; 4.101 ; Rise       ; CLK             ;
;  address[0] ; CLK        ; 4.101 ; 4.101 ; Rise       ; CLK             ;
;  address[1] ; CLK        ; 4.441 ; 4.441 ; Rise       ; CLK             ;
;  address[2] ; CLK        ; 5.089 ; 5.089 ; Rise       ; CLK             ;
;  address[3] ; CLK        ; 4.429 ; 4.429 ; Rise       ; CLK             ;
;  address[4] ; CLK        ; 4.720 ; 4.720 ; Rise       ; CLK             ;
; output[*]   ; CLK        ; 5.239 ; 5.239 ; Rise       ; CLK             ;
;  output[0]  ; CLK        ; 5.595 ; 5.595 ; Rise       ; CLK             ;
;  output[1]  ; CLK        ; 5.823 ; 5.823 ; Rise       ; CLK             ;
;  output[2]  ; CLK        ; 5.674 ; 5.674 ; Rise       ; CLK             ;
;  output[3]  ; CLK        ; 5.808 ; 5.808 ; Rise       ; CLK             ;
;  output[4]  ; CLK        ; 5.977 ; 5.977 ; Rise       ; CLK             ;
;  output[5]  ; CLK        ; 5.698 ; 5.698 ; Rise       ; CLK             ;
;  output[6]  ; CLK        ; 5.566 ; 5.566 ; Rise       ; CLK             ;
;  output[7]  ; CLK        ; 6.067 ; 6.067 ; Rise       ; CLK             ;
;  output[8]  ; CLK        ; 5.815 ; 5.815 ; Rise       ; CLK             ;
;  output[9]  ; CLK        ; 5.413 ; 5.413 ; Rise       ; CLK             ;
;  output[10] ; CLK        ; 5.533 ; 5.533 ; Rise       ; CLK             ;
;  output[11] ; CLK        ; 5.247 ; 5.247 ; Rise       ; CLK             ;
;  output[12] ; CLK        ; 5.642 ; 5.642 ; Rise       ; CLK             ;
;  output[13] ; CLK        ; 5.654 ; 5.654 ; Rise       ; CLK             ;
;  output[14] ; CLK        ; 6.067 ; 6.067 ; Rise       ; CLK             ;
;  output[15] ; CLK        ; 5.239 ; 5.239 ; Rise       ; CLK             ;
;  output[16] ; CLK        ; 6.149 ; 6.149 ; Rise       ; CLK             ;
;  output[17] ; CLK        ; 5.833 ; 5.833 ; Rise       ; CLK             ;
;  output[18] ; CLK        ; 5.633 ; 5.633 ; Rise       ; CLK             ;
;  output[19] ; CLK        ; 5.748 ; 5.748 ; Rise       ; CLK             ;
;  output[20] ; CLK        ; 5.582 ; 5.582 ; Rise       ; CLK             ;
;  output[21] ; CLK        ; 5.691 ; 5.691 ; Rise       ; CLK             ;
;  output[22] ; CLK        ; 5.690 ; 5.690 ; Rise       ; CLK             ;
;  output[23] ; CLK        ; 5.476 ; 5.476 ; Rise       ; CLK             ;
;  output[24] ; CLK        ; 5.724 ; 5.724 ; Rise       ; CLK             ;
;  output[25] ; CLK        ; 5.426 ; 5.426 ; Rise       ; CLK             ;
;  output[26] ; CLK        ; 5.387 ; 5.387 ; Rise       ; CLK             ;
;  output[27] ; CLK        ; 5.420 ; 5.420 ; Rise       ; CLK             ;
;  output[28] ; CLK        ; 5.843 ; 5.843 ; Rise       ; CLK             ;
;  output[29] ; CLK        ; 5.516 ; 5.516 ; Rise       ; CLK             ;
;  output[30] ; CLK        ; 5.789 ; 5.789 ; Rise       ; CLK             ;
;  output[31] ; CLK        ; 5.933 ; 5.933 ; Rise       ; CLK             ;
; address[*]  ; ENABLE     ; 3.766 ; 3.766 ; Rise       ; ENABLE          ;
;  address[0] ; ENABLE     ; 5.441 ; 5.441 ; Rise       ; ENABLE          ;
;  address[1] ; ENABLE     ; 3.766 ; 3.766 ; Rise       ; ENABLE          ;
;  address[2] ; ENABLE     ; 4.477 ; 4.477 ; Rise       ; ENABLE          ;
;  address[3] ; ENABLE     ; 3.818 ; 3.818 ; Rise       ; ENABLE          ;
;  address[4] ; ENABLE     ; 3.925 ; 3.925 ; Rise       ; ENABLE          ;
; output[*]   ; ENABLE     ; 4.660 ; 4.660 ; Rise       ; ENABLE          ;
;  output[0]  ; ENABLE     ; 4.831 ; 4.831 ; Rise       ; ENABLE          ;
;  output[1]  ; ENABLE     ; 5.099 ; 5.099 ; Rise       ; ENABLE          ;
;  output[2]  ; ENABLE     ; 4.910 ; 4.910 ; Rise       ; ENABLE          ;
;  output[3]  ; ENABLE     ; 5.189 ; 5.189 ; Rise       ; ENABLE          ;
;  output[4]  ; ENABLE     ; 5.249 ; 5.249 ; Rise       ; ENABLE          ;
;  output[5]  ; ENABLE     ; 4.944 ; 4.944 ; Rise       ; ENABLE          ;
;  output[6]  ; ENABLE     ; 4.842 ; 4.842 ; Rise       ; ENABLE          ;
;  output[7]  ; ENABLE     ; 5.320 ; 5.320 ; Rise       ; ENABLE          ;
;  output[8]  ; ENABLE     ; 5.076 ; 5.076 ; Rise       ; ENABLE          ;
;  output[9]  ; ENABLE     ; 4.827 ; 4.827 ; Rise       ; ENABLE          ;
;  output[10] ; ENABLE     ; 4.925 ; 4.925 ; Rise       ; ENABLE          ;
;  output[11] ; ENABLE     ; 4.938 ; 4.938 ; Rise       ; ENABLE          ;
;  output[12] ; ENABLE     ; 5.011 ; 5.011 ; Rise       ; ENABLE          ;
;  output[13] ; ENABLE     ; 4.921 ; 4.921 ; Rise       ; ENABLE          ;
;  output[14] ; ENABLE     ; 5.329 ; 5.329 ; Rise       ; ENABLE          ;
;  output[15] ; ENABLE     ; 4.887 ; 4.887 ; Rise       ; ENABLE          ;
;  output[16] ; ENABLE     ; 5.385 ; 5.385 ; Rise       ; ENABLE          ;
;  output[17] ; ENABLE     ; 5.095 ; 5.095 ; Rise       ; ENABLE          ;
;  output[18] ; ENABLE     ; 4.869 ; 4.869 ; Rise       ; ENABLE          ;
;  output[19] ; ENABLE     ; 5.020 ; 5.020 ; Rise       ; ENABLE          ;
;  output[20] ; ENABLE     ; 4.844 ; 4.844 ; Rise       ; ENABLE          ;
;  output[21] ; ENABLE     ; 4.967 ; 4.967 ; Rise       ; ENABLE          ;
;  output[22] ; ENABLE     ; 4.936 ; 4.936 ; Rise       ; ENABLE          ;
;  output[23] ; ENABLE     ; 4.729 ; 4.729 ; Rise       ; ENABLE          ;
;  output[24] ; ENABLE     ; 4.993 ; 4.993 ; Rise       ; ENABLE          ;
;  output[25] ; ENABLE     ; 4.660 ; 4.660 ; Rise       ; ENABLE          ;
;  output[26] ; ENABLE     ; 4.676 ; 4.676 ; Rise       ; ENABLE          ;
;  output[27] ; ENABLE     ; 4.964 ; 4.964 ; Rise       ; ENABLE          ;
;  output[28] ; ENABLE     ; 5.186 ; 5.186 ; Rise       ; ENABLE          ;
;  output[29] ; ENABLE     ; 4.769 ; 4.769 ; Rise       ; ENABLE          ;
;  output[30] ; ENABLE     ; 5.025 ; 5.025 ; Rise       ; ENABLE          ;
;  output[31] ; ENABLE     ; 5.322 ; 5.322 ; Rise       ; ENABLE          ;
; address[*]  ; ENABLE     ; 3.766 ; 3.766 ; Fall       ; ENABLE          ;
;  address[0] ; ENABLE     ; 5.441 ; 5.441 ; Fall       ; ENABLE          ;
;  address[1] ; ENABLE     ; 3.766 ; 3.766 ; Fall       ; ENABLE          ;
;  address[2] ; ENABLE     ; 4.477 ; 4.477 ; Fall       ; ENABLE          ;
;  address[3] ; ENABLE     ; 3.818 ; 3.818 ; Fall       ; ENABLE          ;
;  address[4] ; ENABLE     ; 3.925 ; 3.925 ; Fall       ; ENABLE          ;
; output[*]   ; ENABLE     ; 4.420 ; 4.420 ; Fall       ; ENABLE          ;
;  output[0]  ; ENABLE     ; 4.775 ; 4.775 ; Fall       ; ENABLE          ;
;  output[1]  ; ENABLE     ; 5.082 ; 5.082 ; Fall       ; ENABLE          ;
;  output[2]  ; ENABLE     ; 4.670 ; 4.670 ; Fall       ; ENABLE          ;
;  output[3]  ; ENABLE     ; 5.038 ; 5.038 ; Fall       ; ENABLE          ;
;  output[4]  ; ENABLE     ; 5.043 ; 5.043 ; Fall       ; ENABLE          ;
;  output[5]  ; ENABLE     ; 4.757 ; 4.757 ; Fall       ; ENABLE          ;
;  output[6]  ; ENABLE     ; 4.842 ; 4.842 ; Fall       ; ENABLE          ;
;  output[7]  ; ENABLE     ; 5.106 ; 5.106 ; Fall       ; ENABLE          ;
;  output[8]  ; ENABLE     ; 4.657 ; 4.657 ; Fall       ; ENABLE          ;
;  output[9]  ; ENABLE     ; 4.444 ; 4.444 ; Fall       ; ENABLE          ;
;  output[10] ; ENABLE     ; 4.676 ; 4.676 ; Fall       ; ENABLE          ;
;  output[11] ; ENABLE     ; 4.548 ; 4.548 ; Fall       ; ENABLE          ;
;  output[12] ; ENABLE     ; 4.523 ; 4.523 ; Fall       ; ENABLE          ;
;  output[13] ; ENABLE     ; 4.750 ; 4.750 ; Fall       ; ENABLE          ;
;  output[14] ; ENABLE     ; 5.128 ; 5.128 ; Fall       ; ENABLE          ;
;  output[15] ; ENABLE     ; 4.420 ; 4.420 ; Fall       ; ENABLE          ;
;  output[16] ; ENABLE     ; 5.099 ; 5.099 ; Fall       ; ENABLE          ;
;  output[17] ; ENABLE     ; 4.651 ; 4.651 ; Fall       ; ENABLE          ;
;  output[18] ; ENABLE     ; 4.855 ; 4.855 ; Fall       ; ENABLE          ;
;  output[19] ; ENABLE     ; 4.808 ; 4.808 ; Fall       ; ENABLE          ;
;  output[20] ; ENABLE     ; 4.784 ; 4.784 ; Fall       ; ENABLE          ;
;  output[21] ; ENABLE     ; 4.954 ; 4.954 ; Fall       ; ENABLE          ;
;  output[22] ; ENABLE     ; 4.595 ; 4.595 ; Fall       ; ENABLE          ;
;  output[23] ; ENABLE     ; 4.565 ; 4.565 ; Fall       ; ENABLE          ;
;  output[24] ; ENABLE     ; 4.678 ; 4.678 ; Fall       ; ENABLE          ;
;  output[25] ; ENABLE     ; 4.660 ; 4.660 ; Fall       ; ENABLE          ;
;  output[26] ; ENABLE     ; 4.523 ; 4.523 ; Fall       ; ENABLE          ;
;  output[27] ; ENABLE     ; 4.573 ; 4.573 ; Fall       ; ENABLE          ;
;  output[28] ; ENABLE     ; 5.186 ; 5.186 ; Fall       ; ENABLE          ;
;  output[29] ; ENABLE     ; 4.769 ; 4.769 ; Fall       ; ENABLE          ;
;  output[30] ; ENABLE     ; 5.025 ; 5.025 ; Fall       ; ENABLE          ;
;  output[31] ; ENABLE     ; 5.087 ; 5.087 ; Fall       ; ENABLE          ;
+-------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; PUSH/POP   ; address[0]  ; 10.297 ; 10.297 ; 10.297 ; 10.297 ;
; PUSH/POP   ; address[1]  ; 11.401 ; 11.401 ; 11.401 ; 11.401 ;
; PUSH/POP   ; address[2]  ; 12.854 ; 12.854 ; 12.854 ; 12.854 ;
; PUSH/POP   ; address[3]  ; 11.653 ; 11.653 ; 11.653 ; 11.653 ;
; PUSH/POP   ; address[4]  ; 11.973 ; 11.973 ; 11.973 ; 11.973 ;
; PUSH/POP   ; output[0]   ; 17.952 ; 17.952 ; 17.952 ; 17.952 ;
; PUSH/POP   ; output[1]   ; 18.773 ; 18.773 ; 18.773 ; 18.773 ;
; PUSH/POP   ; output[2]   ; 18.108 ; 18.108 ; 18.108 ; 18.108 ;
; PUSH/POP   ; output[3]   ; 18.318 ; 18.318 ; 18.318 ; 18.318 ;
; PUSH/POP   ; output[4]   ; 18.635 ; 18.635 ; 18.635 ; 18.635 ;
; PUSH/POP   ; output[5]   ; 17.862 ; 17.862 ; 17.862 ; 17.862 ;
; PUSH/POP   ; output[6]   ; 17.042 ; 17.042 ; 17.042 ; 17.042 ;
; PUSH/POP   ; output[7]   ; 18.647 ; 18.647 ; 18.647 ; 18.647 ;
; PUSH/POP   ; output[8]   ; 17.425 ; 17.425 ; 17.425 ; 17.425 ;
; PUSH/POP   ; output[9]   ; 17.580 ; 17.580 ; 17.580 ; 17.580 ;
; PUSH/POP   ; output[10]  ; 17.575 ; 17.575 ; 17.575 ; 17.575 ;
; PUSH/POP   ; output[11]  ; 17.245 ; 17.245 ; 17.245 ; 17.245 ;
; PUSH/POP   ; output[12]  ; 17.610 ; 17.610 ; 17.610 ; 17.610 ;
; PUSH/POP   ; output[13]  ; 17.769 ; 17.769 ; 17.769 ; 17.769 ;
; PUSH/POP   ; output[14]  ; 19.055 ; 19.055 ; 19.055 ; 19.055 ;
; PUSH/POP   ; output[15]  ; 17.950 ; 17.950 ; 17.950 ; 17.950 ;
; PUSH/POP   ; output[16]  ; 17.714 ; 17.714 ; 17.714 ; 17.714 ;
; PUSH/POP   ; output[17]  ; 17.564 ; 17.564 ; 17.564 ; 17.564 ;
; PUSH/POP   ; output[18]  ; 18.037 ; 18.037 ; 18.037 ; 18.037 ;
; PUSH/POP   ; output[19]  ; 18.106 ; 18.106 ; 18.106 ; 18.106 ;
; PUSH/POP   ; output[20]  ; 16.816 ; 16.816 ; 16.816 ; 16.816 ;
; PUSH/POP   ; output[21]  ; 17.672 ; 17.672 ; 17.672 ; 17.672 ;
; PUSH/POP   ; output[22]  ; 19.102 ; 19.102 ; 19.102 ; 19.102 ;
; PUSH/POP   ; output[23]  ; 17.448 ; 17.448 ; 17.448 ; 17.448 ;
; PUSH/POP   ; output[24]  ; 17.969 ; 17.969 ; 17.969 ; 17.969 ;
; PUSH/POP   ; output[25]  ; 17.358 ; 17.358 ; 17.358 ; 17.358 ;
; PUSH/POP   ; output[26]  ; 17.333 ; 17.333 ; 17.333 ; 17.333 ;
; PUSH/POP   ; output[27]  ; 17.377 ; 17.377 ; 17.377 ; 17.377 ;
; PUSH/POP   ; output[28]  ; 18.118 ; 18.118 ; 18.118 ; 18.118 ;
; PUSH/POP   ; output[29]  ; 18.419 ; 18.419 ; 18.419 ; 18.419 ;
; PUSH/POP   ; output[30]  ; 18.471 ; 18.471 ; 18.471 ; 18.471 ;
; PUSH/POP   ; output[31]  ; 18.588 ; 18.588 ; 18.588 ; 18.588 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; PUSH/POP   ; address[0]  ; 5.696 ; 5.696 ; 5.696 ; 5.696 ;
; PUSH/POP   ; address[1]  ; 6.281 ; 6.281 ; 6.281 ; 6.281 ;
; PUSH/POP   ; address[2]  ; 7.032 ; 7.032 ; 7.032 ; 7.032 ;
; PUSH/POP   ; address[3]  ; 6.367 ; 6.367 ; 6.367 ; 6.367 ;
; PUSH/POP   ; address[4]  ; 6.540 ; 6.540 ; 6.540 ; 6.540 ;
; PUSH/POP   ; output[0]   ; 6.677 ; 6.677 ; 6.677 ; 6.677 ;
; PUSH/POP   ; output[1]   ; 6.662 ; 6.662 ; 6.662 ; 6.662 ;
; PUSH/POP   ; output[2]   ; 6.682 ; 6.682 ; 6.682 ; 6.682 ;
; PUSH/POP   ; output[3]   ; 5.993 ; 5.993 ; 5.993 ; 5.993 ;
; PUSH/POP   ; output[4]   ; 6.682 ; 6.682 ; 6.682 ; 6.682 ;
; PUSH/POP   ; output[5]   ; 6.707 ; 6.707 ; 6.707 ; 6.707 ;
; PUSH/POP   ; output[6]   ; 6.682 ; 6.682 ; 6.682 ; 6.682 ;
; PUSH/POP   ; output[7]   ; 6.672 ; 6.672 ; 6.672 ; 6.672 ;
; PUSH/POP   ; output[8]   ; 6.003 ; 6.003 ; 6.003 ; 6.003 ;
; PUSH/POP   ; output[9]   ; 5.997 ; 5.997 ; 5.997 ; 5.997 ;
; PUSH/POP   ; output[10]  ; 6.655 ; 6.655 ; 6.655 ; 6.655 ;
; PUSH/POP   ; output[11]  ; 5.885 ; 5.885 ; 5.885 ; 5.885 ;
; PUSH/POP   ; output[12]  ; 5.987 ; 5.987 ; 5.987 ; 5.987 ;
; PUSH/POP   ; output[13]  ; 5.887 ; 5.887 ; 5.887 ; 5.887 ;
; PUSH/POP   ; output[14]  ; 6.131 ; 6.131 ; 6.131 ; 6.131 ;
; PUSH/POP   ; output[15]  ; 5.993 ; 5.993 ; 5.993 ; 5.993 ;
; PUSH/POP   ; output[16]  ; 6.629 ; 6.629 ; 6.629 ; 6.629 ;
; PUSH/POP   ; output[17]  ; 5.987 ; 5.987 ; 5.987 ; 5.987 ;
; PUSH/POP   ; output[18]  ; 6.687 ; 6.687 ; 6.687 ; 6.687 ;
; PUSH/POP   ; output[19]  ; 6.619 ; 6.619 ; 6.619 ; 6.619 ;
; PUSH/POP   ; output[20]  ; 5.987 ; 5.987 ; 5.987 ; 5.987 ;
; PUSH/POP   ; output[21]  ; 6.682 ; 6.682 ; 6.682 ; 6.682 ;
; PUSH/POP   ; output[22]  ; 5.987 ; 5.987 ; 5.987 ; 5.987 ;
; PUSH/POP   ; output[23]  ; 6.663 ; 6.663 ; 6.663 ; 6.663 ;
; PUSH/POP   ; output[24]  ; 6.655 ; 6.655 ; 6.655 ; 6.655 ;
; PUSH/POP   ; output[25]  ; 5.887 ; 5.887 ; 5.887 ; 5.887 ;
; PUSH/POP   ; output[26]  ; 5.864 ; 5.864 ; 5.864 ; 5.864 ;
; PUSH/POP   ; output[27]  ; 5.997 ; 5.997 ; 5.997 ; 5.997 ;
; PUSH/POP   ; output[28]  ; 6.682 ; 6.682 ; 6.682 ; 6.682 ;
; PUSH/POP   ; output[29]  ; 5.885 ; 5.885 ; 5.885 ; 5.885 ;
; PUSH/POP   ; output[30]  ; 6.677 ; 6.677 ; 6.677 ; 6.677 ;
; PUSH/POP   ; output[31]  ; 6.131 ; 6.131 ; 6.131 ; 6.131 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 29       ; 0        ; 0        ; 0        ;
; ENABLE     ; CLK      ; 15       ; 15       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 29       ; 0        ; 0        ; 0        ;
; ENABLE     ; CLK      ; 15       ; 15       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 35    ; 35   ;
; Unconstrained Input Port Paths  ; 1115  ; 1115 ;
; Unconstrained Output Ports      ; 47    ; 47   ;
; Unconstrained Output Port Paths ; 1405  ; 1405 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat Apr 24 20:17:31 2021
Info: Command: quartus_sta Ram32x32 -c Ram32x32
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 1024 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Ram32x32.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
    Info (332105): create_clock -period 1.000 -name ENABLE ENABLE
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: inst5|inst1|inst2~0  from: datac  to: combout
    Info (332098): Cell: inst5|inst2|inst2~0  from: datab  to: combout
    Info (332098): Cell: inst5|inst3|inst2~0  from: datab  to: combout
    Info (332098): Cell: inst5|inst4|inst2~0  from: datac  to: combout
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.837
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.837        -4.926 CLK 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.128
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.128     -6356.472 ENABLE 
    Info (332119):    -1.222       -10.222 CLK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: inst5|inst1|inst2~0  from: datac  to: combout
    Info (332098): Cell: inst5|inst2|inst2~0  from: datab  to: combout
    Info (332098): Cell: inst5|inst3|inst2~0  from: datab  to: combout
    Info (332098): Cell: inst5|inst4|inst2~0  from: datac  to: combout
Info (332146): Worst-case setup slack is 0.123
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.123         0.000 CLK 
Info (332146): Worst-case hold slack is 0.076
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.076         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case minimum pulse width slack is -1.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.222     -1848.236 ENABLE 
    Info (332119):    -1.222       -10.222 CLK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4577 megabytes
    Info: Processing ended: Sat Apr 24 20:17:33 2021
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


