<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:29:08.298</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2024.03.13</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-0035131</applicationNumber><claimCount>10</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 다이오드 구조물</inventionTitle><inventionTitleEng>SEMICONDUCTOR DIODE STRUCTURE</inventionTitleEng><openDate>2024.09.24</openDate><openNumber>10-2024-0140844</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2024.03.13</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 1/20</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 8/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 48/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 62/10</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 반도체 다이오드 구조물은, 실리콘 잔존 층, 상기 실리콘 잔존 층 상에 배치된 제1 p형 도핑 영역 및 상기 실리콘 잔존 층 상에 배치된 제1 n형 도핑 영역을 포함한다. 제1 채널 영역이 상기 실리콘 잔존 층 상에 그리고 상기 제1 p형 도핑 영역과 상기 제1 n형 도핑 영역 사이에 배치되며, 상기 제1 채널 영역, 상기 제1 p형 도핑 영역 및 상기 제1 n형 도핑 영역은 제1 방향을 따라 배치된다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 반도체 다이오드 구조물에 있어서, 실리콘 잔존 층; 상기 실리콘 잔존 층 상에 배치된 제1 p형 도핑 영역; 상기 실리콘 잔존 층 상에 배치된 제1 n형 도핑 영역; 및상기 실리콘 잔존 층 상에 그리고 상기 제1 p형 도핑 영역과 상기 제1 n형 도핑 영역 사이에 배치된 제1 채널 영역을 포함하고, 상기 제1 채널 영역, 상기 제1 p형 도핑 영역 및 상기 제1 n형 도핑 영역은 제1 방향을 따라 배치되고, 상기 실리콘 잔존 층은 상기 제1 방향과 교차하는 제2 방향으로 10 nm 내지 100 nm의 두께를 갖는 것인, 반도체 다이오드 구조물. </claim></claimInfo><claimInfo><claim>2. 청구항 1에 있어서, 상기 제1 채널 영역은:  상기 실리콘 잔존 층 상에 그리고 상기 제1 p형 도핑 영역과 상기 제1 n형 도핑 영역 사이에 배치된 제1 실리콘 나노시트 스택 - 상기 제1 실리콘 나노시트 스택, 상기 제1 p형 도핑 영역 및 상기 제1 n형 도핑 영역은 상기 제1 방향을 따라 배치됨 - ; 및 상기 제1 실리콘 나노시트 스택의 실리콘 나노시트들 각각을 감싸는 제1 금속 게이트를 포함하는 것인, 반도체 다이오드 구조물. </claim></claimInfo><claimInfo><claim>3. 청구항 2에 있어서, 상기 실리콘 잔존 층 상에 배치된 제2 p형 도핑 영역; 상기 실리콘 잔존 층 상에 배치된 제2 n형 도핑 영역; 상기 실리콘 잔존 층 상에 그리고 상기 제1 p형 도핑 영역과 상기 제2 p형 도핑 영역 사이에 배치된 제2 실리콘 나노시트 스택; 상기 제2 실리콘 나노시트 스택의 실리콘 나노스택들 각각을 감싸는 제2 금속 게이트;상기 실리콘 잔존 층 상에 그리고 상기 제1 n형 도핑 영역과 상기 제2 n형 도핑 영역 사이에 배치된 제3 실리콘 나노시트 스택; 및상기 제3 실리콘 나노시트 스택의 실리콘 나노시트들 각각을 감싸는 제3 금속 게이트를 더 포함하는, 반도체 다이오드 구조물. </claim></claimInfo><claimInfo><claim>4. 청구항 3에 있어서, 상기 제1 p형 도핑 영역에 연결된 제1 애노드 단자; 상기 제2 p형 도핑 영역에 연결된 제2 애노드 단자 - 상기 제1 및 제2 애노드 단자는 전기적으로 연결됨 - ; 상기 제1 n형 도핑 영역에 연결된 제1 캐소드 단자; 및상기 제2 n형 도핑 영역에 연결된 제2 캐소드 단자 - 상기 제1 및 제2 캐소드 단자는 전기적으로 연결됨 - 를 더 포함하는, 반도체 다이오드 구조물. </claim></claimInfo><claimInfo><claim>5. 청구항 3에 있어서, 상기 실리콘 잔존 층 상에 배치된 제1 미도핑 영역 - 상기 제1 실리콘 나노시트 스택은 상기 제1 미도핑 영역과 상기 제1 p형 도핑 영역 사이에 배치됨 - ; 상기 실리콘 잔존 층 상에 배치된 제2 미도핑 영역; 상기 실리콘 잔존 층 상에 그리고 상기 제1 미도핑 영역과 상기 제2 미도핑 영역 사이에 배치된 제4 실리콘 나노시트 스택; 상기 제4 실리콘 나노시트 스택의 실리콘 나노시트들 각각을 감싸는 제4 금속 게이트; 상기 실리콘 잔존 층 상에 그리고 상기 제2 미도핑 영역과 상기 제1 n형 도핑 영역 사이에 배치된 제5 실리콘 나노시트 스택; 및상기 제5 실리콘 나노시트 스택의 실리콘 나노시트들 각각을 감싸는 제5 금속 게이트를 더 포함하는, 반도체 다이오드 구조물. </claim></claimInfo><claimInfo><claim>6. 청구항 2에 있어서, 상기 실리콘 잔존 층 상에 배치된 제2 p형 도핑 영역; 상기 실리콘 잔존 층 상에 배치된 제2 n형 도핑 영역; 상기 실리콘 잔존 층 상에 그리고 상기 제2 n형 도핑 영역과 상기 제2 p형 도핑 영역 사이에 배치된 제2 실리콘 나노시트 스택; 및상기 제2 실리콘 나노시트 스택의 실리콘 나노시트들 각각을 감싸는 제2 금속 게이트를 더 포함하는, 반도체 다이오드 구조물. </claim></claimInfo><claimInfo><claim>7. 청구항 6에 있어서, 상기 실리콘 잔존 층 상에 그리고 상기 제1 n형 도핑 영역과 상기 제2 n형 도핑 영역 사이에 배치된 제3 실리콘 나노시트 스택; 및상기 제3 실리콘 나노시트 스택의 실리콘 나노시트들 각각을 감싸는 제3 금속 게이트를 더 포함하는, 반도체 다이오드 구조물. </claim></claimInfo><claimInfo><claim>8. 청구항 1에 있어서, 상기 제1 p형 도핑 영역, 상기 제1 n형 도핑 영역 및 상기 제1 채널 영역은 상기 실리콘 잔존 층의 전측(front side)에 배치되고, 상기 전측과는 반대편인 상기 실리콘 잔존 층의 후측(back side)에 후측 상호연결 구조물이 배치되는 것인, 반도체 다이오드 구조물. </claim></claimInfo><claimInfo><claim>9. ESD 보호 회로에 있어서, 제1 전압 단자;제2 전압 단자; 상기 제2 전압 단자와 입력/출력(IO) 단자 사이에 연결되도록 구성된 제1 다이오드로서,  실리콘 잔존 층,  상기 실리콘 잔존 층의 전측에 배치된 제1 p형 도핑 영역 - 상기 제1 p형 도핑 영역은 상기 제1 다이오드의 제1 애노드를 형성하며 상기 IO 단자에 연결되도록 구성됨 - ,  상기 실리콘 잔존 층의 전측에 배치된 제1 n형 도핑 영역 - 상기 제1 n형 도핑 영역은 상기 제1 다이오드의 제1 캐소드를 형성하며 상기 제2 전압 단자에 연결되도록 구성됨 - , 및 상기 실리콘 잔존 층의 전측에 그리고 상기 제1 p형 도핑 영역과 상기 제1 n형 도핑 영역 사이에 배치된 제1 채널 영역을 포함하는, 상기 제1 다이오드; 및상기 전측과는 반대편인 상기 실리콘 잔존 층의 후측에 배치된 후측 상호연결 구조물을 포함하는, ESD 보호 회로. </claim></claimInfo><claimInfo><claim>10. 다이오드 구조물을 형성하는 방법에 있어서, 기판을 제공하는 단계; 상기 기판 상에 제1 p형 도핑 영역을 형성하는 단계; 상기 기판 상에 제1 n형 도핑 영역을 형성하는 단계; 상기 기판 상에 그리고 상기 제1 p형 도핑 영역과 상기 제1 n형 도핑 영역 사이에 제1 채널 영역을 형성하는 단계; 및상기 제1 p형 도핑 영역, 상기 제1 n형 도핑 영역 및 상기 제1 채널 영역 아래에 실리콘 잔존 층을 남기도록 상기 기판의 일부를 박형화하는 단계를 포함하는, 다이오드 구조물을 형성하는 방법. </claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>중화민국, 타이완, 신추, 신추 사이언스 파크, 리-신 로드 *, 넘버 *</address><code>520030319818</code><country>대만</country><engName>TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.</engName><name>타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>중화민국, 타이완, 신추, 신...</address><code> </code><country> </country><engName>HUNG, Tao-Yi</engName><name>훙 타오-이</name></inventorInfo><inventorInfo><address>중화민국, 타이완, 신추, 신...</address><code> </code><country> </country><engName>LIN, Wun-Jie</engName><name>린 운-지에</name></inventorInfo><inventorInfo><address>중화민국, 타이완, 신추, 신...</address><code> </code><country> </country><engName>LEE, Jam-Wem</engName><name>리 잠-웸</name></inventorInfo><inventorInfo><address>중화민국, 타이완, 신추, 신...</address><code> </code><country> </country><engName>CHEN, Kuo-Ji</engName><name>첸 쿠오-지</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 서대문구 충정로 ** (충정로*가) 풍산빌딩 **층(리인터내셔널특허법률사무소)</address><code>919980001573</code><country>대한민국</country><engName>Kim Jin Hoe</engName><name>김진회</name></agentInfo><agentInfo><address>서울 서대문구 충정로 ** (충정로*가) 풍산빌딩 **층(리인터내셔널특허법률사무소)</address><code>919980001580</code><country>대한민국</country><engName>Kim Tae Hong</engName><name>김태홍</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2023.03.17</priorityApplicationDate><priorityApplicationNumber>63/490,964</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2023.08.04</priorityApplicationDate><priorityApplicationNumber>18/365,483</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2024.03.13</receiptDate><receiptNumber>1-1-2024-0282550-57</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Submission of Priority Certificate(USPTO)</documentEngName><documentName>우선권주장증명서류제출서(USPTO)</documentName><receiptDate>2024.03.14</receiptDate><receiptNumber>9-1-2024-9002889-26</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Submission of Priority Certificate(USPTO)</documentEngName><documentName>우선권주장증명서류제출서(USPTO)</documentName><receiptDate>2024.03.14</receiptDate><receiptNumber>9-1-2024-9002891-18</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2025.05.22</receiptDate><receiptNumber>9-5-2025-0486059-50</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[지정기간연장]기간 연장신청서·기간 단축신청서·기간 경과 구제신청서·절차 계속신청서</documentName><receiptDate>2025.07.22</receiptDate><receiptNumber>1-1-2025-0828840-89</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[지정기간연장]기간 연장신청서·기간 단축신청서·기간 경과 구제신청서·절차 계속신청서</documentName><receiptDate>2025.08.22</receiptDate><receiptNumber>1-1-2025-0959782-67</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[거절이유 등 통지에 따른 의견]의견서·답변서·소명서</documentName><receiptDate>2025.09.22</receiptDate><receiptNumber>1-1-2025-1082291-59</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020240035131.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93d35d6a3896cc23bc40e0e1998e7c43be68900469a86c93e8369101d70e34514230f02a2e2d17dd409b3c9ac47c85578d1ff1643331320e14</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf4fdeaa20d259f6768685462838c22110e11c24ff32ee61862371cd83d60d1f53acf5387d687266d218bd0814041785dbaf5e4b491771b934</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>