---
aliases:
  - 模块实例化
  - Module Instantiation
---

Verilog 中的模块实例化（**Module Instantiation**）语法是指在一个模块中**调用另一个已定义模块**，就像在 C 语言中调用函数一样。

---

### ✅ 基本语法：

```verilog
模块名 实例名 (
    .端口名1(信号名1),
    .端口名2(信号名2),
    ...
);
```

## 全加器（Full Adder）模块实例化构建 4 位加法器

这是 Verilog 教学中非常常用的一个示例，帮助学生理解“模块重用”和“实例化”。

---

## 🧩 第一步：定义一个 1 位全加器模块（Full Adder）

```verilog
module FullAdder (
    input  a,        // 加数位
    input  b,        // 被加数位
    input  cin,      // 进位输入
    output sum,      // 和
    output cout      // 进位输出
);
assign sum  = a ^ b ^ cin;
assign cout = (a & b) | (b & cin) | (a & cin);
endmodule
```

---

## 🧩 第二步：用 4 个 FullAdder 实例化组成一个 4 位加法器模块

```verilog
module Adder4Bit (
    input  [3:0] A,     // 4 位加数
    input  [3:0] B,     // 4 位被加数
    input        CIN,   // 初始进位输入
    output [3:0] SUM,   // 4 位和
    output       COUT   // 最终进位输出
);

wire c1, c2, c3;  // 中间进位信号

// 实例化 4 个全加器，按位连接
FullAdder FA0 (.a(A[0]), .b(B[0]), .cin(CIN), .sum(SUM[0]), .cout(c1));
FullAdder FA1 (.a(A[1]), .b(B[1]), .cin(c1),  .sum(SUM[1]), .cout(c2));
FullAdder FA2 (.a(A[2]), .b(B[2]), .cin(c2),  .sum(SUM[2]), .cout(c3));
FullAdder FA3 (.a(A[3]), .b(B[3]), .cin(c3),  .sum(SUM[3]), .cout(COUT));

endmodule
```

---

### ✅ 教学要点说明：

|概念|如何体现|
|---|---|
|**模块重用**|`FullAdder` 被实例化了 4 次|
|**实例名自由**|`FA0`, `FA1` 等实例名可以自定义|
|**连接清晰**|每一级的 `cout` 是下一级的 `cin`|
|**层次结构建模**|把大模块（Adder4Bit）由小模块（FullAdder）搭建起来|

---

这个例子特别适合新手理解 **“小模块构建大系统”** 的思想。