+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                                             ;
+-----------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                                         ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+-----------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; ADC0                                                                                                                              ; 4     ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_001|alt_rst_req_sync_uq1                                                                                        ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_001|alt_rst_sync_uq1                                                                                            ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_001                                                                                                             ; 33    ; 32             ; 0            ; 32             ; 2      ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller|alt_rst_req_sync_uq1                                                                                            ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller|alt_rst_sync_uq1                                                                                                ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller                                                                                                                 ; 33    ; 32             ; 0            ; 32             ; 2      ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|irq_mapper                                                                                                                     ; 4     ; 30             ; 2            ; 30             ; 32     ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter_005|error_adapter_0                                                                        ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter_005                                                                                        ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter_004|error_adapter_0                                                                        ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter_004                                                                                        ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter_003|error_adapter_0                                                                        ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter_003                                                                                        ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter_002|error_adapter_0                                                                        ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter_002                                                                                        ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter_001|error_adapter_0                                                                        ; 22    ; 1              ; 2            ; 1              ; 21     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter_001                                                                                        ; 22    ; 0              ; 0            ; 0              ; 21     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter|error_adapter_0                                                                            ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter                                                                                            ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sdram_controller_0_s1_cmd_width_adapter                                                                      ; 120   ; 3              ; 0            ; 3              ; 97     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sdram_controller_0_s1_rsp_width_adapter|uncompressor                                                         ; 45    ; 4              ; 0            ; 4              ; 36     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sdram_controller_0_s1_rsp_width_adapter                                                                      ; 102   ; 3              ; 0            ; 3              ; 115    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux_001|arb|adder                                                                                        ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux_001|arb                                                                                              ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux_001                                                                                                  ; 231   ; 0              ; 0            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux|arb|adder                                                                                            ; 24    ; 12             ; 0            ; 12             ; 12     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux|arb                                                                                                  ; 10    ; 0              ; 4            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux                                                                                                      ; 687   ; 0              ; 0            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_demux_005                                                                                                ; 117   ; 1              ; 2            ; 1              ; 115    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_demux_004                                                                                                ; 117   ; 1              ; 2            ; 1              ; 115    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_demux_003                                                                                                ; 117   ; 1              ; 2            ; 1              ; 115    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_demux_002                                                                                                ; 117   ; 1              ; 2            ; 1              ; 115    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_demux_001                                                                                                ; 118   ; 4              ; 2            ; 4              ; 229    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_demux                                                                                                    ; 118   ; 4              ; 2            ; 4              ; 229    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_005                                                                                                  ; 117   ; 0              ; 2            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_004                                                                                                  ; 117   ; 0              ; 2            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_003                                                                                                  ; 117   ; 0              ; 2            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_002                                                                                                  ; 117   ; 0              ; 2            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_001|arb|adder                                                                                        ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_001|arb                                                                                              ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_001                                                                                                  ; 231   ; 0              ; 0            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux|arb|adder                                                                                            ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux|arb                                                                                                  ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux                                                                                                      ; 231   ; 0              ; 0            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_demux_001                                                                                                ; 118   ; 4              ; 2            ; 4              ; 229    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_demux                                                                                                    ; 122   ; 36             ; 2            ; 36             ; 685    ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sdram_controller_0_s1_burst_adapter|altera_merlin_burst_adapter_uncompressed_only.burst_adapter              ; 99    ; 3              ; 5            ; 3              ; 97     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sdram_controller_0_s1_burst_adapter                                                                          ; 99    ; 0              ; 0            ; 0              ; 97     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_007|the_default_decode                                                                                ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_007                                                                                                   ; 111   ; 0              ; 2            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_006|the_default_decode                                                                                ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_006                                                                                                   ; 111   ; 0              ; 2            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_005|the_default_decode                                                                                ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_005                                                                                                   ; 111   ; 0              ; 2            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_004|the_default_decode                                                                                ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_004                                                                                                   ; 111   ; 0              ; 2            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_003|the_default_decode                                                                                ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_003                                                                                                   ; 93    ; 0              ; 2            ; 0              ; 97     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_002|the_default_decode                                                                                ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_002                                                                                                   ; 111   ; 0              ; 2            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_001|the_default_decode                                                                                ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_001                                                                                                   ; 111   ; 0              ; 5            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router|the_default_decode                                                                                    ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router                                                                                                       ; 111   ; 0              ; 5            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|gpio_1_adc_s1_agent_rsp_fifo                                                                                 ; 151   ; 39             ; 0            ; 39             ; 110    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|gpio_1_adc_s1_agent|uncompressor                                                                             ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|gpio_1_adc_s1_agent                                                                                          ; 301   ; 39             ; 43           ; 39             ; 327    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|gpio_0_s1_agent_rsp_fifo                                                                                     ; 151   ; 39             ; 0            ; 39             ; 110    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|gpio_0_s1_agent|uncompressor                                                                                 ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|gpio_0_s1_agent                                                                                              ; 301   ; 39             ; 43           ; 39             ; 327    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|uart_0_s1_agent_rsp_fifo                                                                                     ; 151   ; 39             ; 0            ; 39             ; 110    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|uart_0_s1_agent|uncompressor                                                                                 ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|uart_0_s1_agent                                                                                              ; 301   ; 39             ; 43           ; 39             ; 327    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|timer_0_s1_agent_rsp_fifo                                                                                    ; 151   ; 39             ; 0            ; 39             ; 110    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|timer_0_s1_agent|uncompressor                                                                                ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|timer_0_s1_agent                                                                                             ; 301   ; 39             ; 43           ; 39             ; 327    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sdram_controller_0_s1_agent_rdata_fifo                                                                       ; 63    ; 41             ; 0            ; 41             ; 20     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sdram_controller_0_s1_agent_rsp_fifo                                                                         ; 133   ; 39             ; 0            ; 39             ; 92     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sdram_controller_0_s1_agent|uncompressor                                                                     ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sdram_controller_0_s1_agent                                                                                  ; 233   ; 22             ; 27           ; 22             ; 256    ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|core0_debug_mem_slave_agent_rsp_fifo                                                                         ; 151   ; 39             ; 0            ; 39             ; 110    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|core0_debug_mem_slave_agent|uncompressor                                                                     ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|core0_debug_mem_slave_agent                                                                                  ; 301   ; 39             ; 43           ; 39             ; 327    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|core0_instruction_master_agent                                                                               ; 189   ; 37             ; 83           ; 37             ; 143    ; 37              ; 37            ; 37              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|core0_data_master_agent                                                                                      ; 189   ; 37             ; 83           ; 37             ; 143    ; 37              ; 37            ; 37              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|gpio_1_adc_s1_translator                                                                                     ; 112   ; 6              ; 29           ; 6              ; 71     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|gpio_0_s1_translator                                                                                         ; 112   ; 6              ; 29           ; 6              ; 71     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|uart_0_s1_translator                                                                                         ; 96    ; 22             ; 45           ; 22             ; 57     ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|timer_0_s1_translator                                                                                        ; 96    ; 22             ; 45           ; 22             ; 55     ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sdram_controller_0_s1_translator                                                                             ; 77    ; 4              ; 7            ; 4              ; 61     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|core0_debug_mem_slave_translator                                                                             ; 112   ; 5              ; 20           ; 5              ; 82     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|core0_instruction_master_translator                                                                          ; 111   ; 53             ; 0            ; 53             ; 105    ; 53              ; 53            ; 53              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|core0_data_master_translator                                                                                 ; 113   ; 12             ; 0            ; 12             ; 105    ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0                                                                                                              ; 245   ; 0              ; 0            ; 0              ; 275    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|uart_0|the_soc_uart_0_regs                                                                                                     ; 41    ; 0              ; 0            ; 0              ; 47     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|uart_0|the_soc_uart_0_rx|the_soc_uart_0_rx_stimulus_source                                                                     ; 21    ; 0              ; 20           ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|uart_0|the_soc_uart_0_rx                                                                                                       ; 23    ; 1              ; 0            ; 1              ; 13     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|uart_0|the_soc_uart_0_tx                                                                                                       ; 31    ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|uart_0                                                                                                                         ; 26    ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|timer_0                                                                                                                        ; 23    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sdram_controller_0|the_soc_sdram_controller_0_input_efifo_module                                                               ; 45    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sdram_controller_0                                                                                                             ; 45    ; 1              ; 1            ; 1              ; 39     ; 1               ; 1             ; 1               ; 16    ; 0              ; 0            ; 0                ; 0                 ;
; u0|gpio_1_adc                                                                                                                     ; 49    ; 0              ; 22           ; 0              ; 42     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|gpio_0                                                                                                                         ; 39    ; 0              ; 28           ; 0              ; 32     ; 0               ; 0             ; 0               ; 4     ; 0              ; 0            ; 0                ; 0                 ;
; u0|core0|cpu|the_soc_core0_cpu_nios2_oci|the_soc_core0_cpu_debug_slave_wrapper|the_soc_core0_cpu_debug_slave_sysclk               ; 43    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|core0|cpu|the_soc_core0_cpu_nios2_oci|the_soc_core0_cpu_debug_slave_wrapper|the_soc_core0_cpu_debug_slave_tck                  ; 130   ; 0              ; 1            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|core0|cpu|the_soc_core0_cpu_nios2_oci|the_soc_core0_cpu_debug_slave_wrapper                                                    ; 123   ; 0              ; 0            ; 0              ; 50     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|core0|cpu|the_soc_core0_cpu_nios2_oci|the_soc_core0_cpu_nios2_ocimem|soc_core0_cpu_ociram_sp_ram|the_altsyncram|auto_generated ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|core0|cpu|the_soc_core0_cpu_nios2_oci|the_soc_core0_cpu_nios2_ocimem|soc_core0_cpu_ociram_sp_ram                               ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|core0|cpu|the_soc_core0_cpu_nios2_oci|the_soc_core0_cpu_nios2_ocimem                                                           ; 92    ; 0              ; 6            ; 0              ; 65     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|core0|cpu|the_soc_core0_cpu_nios2_oci|the_soc_core0_cpu_nios2_avalon_reg                                                       ; 48    ; 0              ; 29           ; 0              ; 68     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|core0|cpu|the_soc_core0_cpu_nios2_oci|the_soc_core0_cpu_nios2_oci_im                                                           ; 54    ; 38             ; 51           ; 38             ; 47     ; 38              ; 38            ; 38              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|core0|cpu|the_soc_core0_cpu_nios2_oci|the_soc_core0_cpu_nios2_oci_pib                                                          ; 0     ; 36             ; 0            ; 36             ; 36     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|core0|cpu|the_soc_core0_cpu_nios2_oci|the_soc_core0_cpu_nios2_oci_fifo|the_soc_core0_cpu_nios2_oci_fifo_cnt_inc                ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|core0|cpu|the_soc_core0_cpu_nios2_oci|the_soc_core0_cpu_nios2_oci_fifo|the_soc_core0_cpu_nios2_oci_fifo_wrptr_inc              ; 4     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|core0|cpu|the_soc_core0_cpu_nios2_oci|the_soc_core0_cpu_nios2_oci_fifo|the_soc_core0_cpu_nios2_oci_compute_input_tm_cnt        ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|core0|cpu|the_soc_core0_cpu_nios2_oci|the_soc_core0_cpu_nios2_oci_fifo                                                         ; 115   ; 0              ; 65           ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|core0|cpu|the_soc_core0_cpu_nios2_oci|the_soc_core0_cpu_nios2_oci_dtrace|soc_core0_cpu_nios2_oci_trc_ctrl_td_mode              ; 9     ; 0              ; 6            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|core0|cpu|the_soc_core0_cpu_nios2_oci|the_soc_core0_cpu_nios2_oci_dtrace                                                       ; 114   ; 0              ; 103          ; 0              ; 72     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|core0|cpu|the_soc_core0_cpu_nios2_oci|the_soc_core0_cpu_nios2_oci_itrace                                                       ; 24    ; 53             ; 24           ; 53             ; 53     ; 53              ; 53            ; 53              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|core0|cpu|the_soc_core0_cpu_nios2_oci|the_soc_core0_cpu_nios2_oci_dbrk                                                         ; 99    ; 0              ; 0            ; 0              ; 103    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|core0|cpu|the_soc_core0_cpu_nios2_oci|the_soc_core0_cpu_nios2_oci_xbrk                                                         ; 63    ; 5              ; 60           ; 5              ; 6      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|core0|cpu|the_soc_core0_cpu_nios2_oci|the_soc_core0_cpu_nios2_oci_break                                                        ; 51    ; 36             ; 6            ; 36             ; 71     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|core0|cpu|the_soc_core0_cpu_nios2_oci|the_soc_core0_cpu_nios2_oci_debug                                                        ; 50    ; 1              ; 30           ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|core0|cpu|the_soc_core0_cpu_nios2_oci                                                                                          ; 176   ; 0              ; 0            ; 0              ; 69     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|core0|cpu|soc_core0_cpu_register_bank_b|the_altsyncram|auto_generated                                                          ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|core0|cpu|soc_core0_cpu_register_bank_b                                                                                        ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|core0|cpu|soc_core0_cpu_register_bank_a|the_altsyncram|auto_generated                                                          ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|core0|cpu|soc_core0_cpu_register_bank_a                                                                                        ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|core0|cpu|the_soc_core0_cpu_test_bench                                                                                         ; 317   ; 3              ; 283          ; 3              ; 33     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|core0|cpu                                                                                                                      ; 150   ; 2              ; 30           ; 2              ; 132    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|core0                                                                                                                          ; 149   ; 1              ; 0            ; 1              ; 132    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|altpll_0|sd1                                                                                                                   ; 3     ; 1              ; 0            ; 1              ; 6      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|altpll_0|stdsync2|dffpipe3                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|altpll_0|stdsync2                                                                                                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|altpll_0                                                                                                                       ; 49    ; 47             ; 30           ; 47             ; 39     ; 47              ; 47            ; 47              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0                                                                                                                                ; 13    ; 11             ; 0            ; 11             ; 35     ; 11              ; 11            ; 11              ; 20    ; 0              ; 0            ; 0                ; 0                 ;
+-----------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
