module top_module ( 
    input clk, 
    input [7:0] d, 
    input [1:0] sel, 
    output [7:0] q 
);
    wire [7:0] q12,q23,q3mux;
    
    my_dff8 first_ff(.clk(clk),.d(d),.q(q12));
    my_dff8 second_ff(.clk(clk),.d(q12),.q(q23));
    my_dff8 third_ff(.clk(clk),.d(q23),.q(q3mux));
   
    assign q = sel[1] ? (sel[0] ? q3mux : q23 ) : (sel[0] ? q12 : d );
    
endmodule
