/*
 * Copyright (c) Huawei Technologies Co., Ltd. 2019-2020. All rights reserved.
 * Description: define GPIO and IOCG and IOMG basedress.
 * Author: hisilicon
 * Create: 2019-08-7
 */

#include "soc_acpu_baseaddr_interface.h"
#ifndef __GPIOINFO_BALTIMORE_H
#define __GPIOINFO_BALTIMORE_H

#include "gpio_info_common_group.h"
#include "gpio_info_common_number.h"

#define GPIO0_SE_0  296
#define GPIO0_SE_1  297
#define GPIO0_SE_2  298
#define GPIO0_SE_3  299
#define GPIO0_SE_4  300
#define GPIO0_SE_5  301
#define GPIO0_SE_6  302
#define GPIO0_SE_7  303

#define GPIO1_SE_0  304
#define GPIO1_SE_1  305
#define GPIO1_SE_2  306
#define GPIO1_SE_3  307
#define GPIO1_SE_4  308
#define GPIO1_SE_5  309
#define GPIO1_SE_6  310
#define GPIO1_SE_7  311

#define   GPIO_000_SE     GPIO0_SE_0
#define   GPIO_001_SE     GPIO0_SE_1
#define   GPIO_002_SE     GPIO0_SE_2
#define   GPIO_003_SE     GPIO0_SE_3
#define   GPIO_004_SE     GPIO0_SE_4
#define   GPIO_005_SE     GPIO0_SE_5
#define   GPIO_006_SE     GPIO0_SE_6
#define   GPIO_007_SE     GPIO0_SE_7

#define   GPIO_008_SE     GPIO1_SE_0
#define   GPIO_009_SE     GPIO1_SE_1
#define   GPIO_010_SE     GPIO1_SE_2
#define   GPIO_011_SE     GPIO1_SE_3
#define   GPIO_012_SE     GPIO1_SE_4
#define   GPIO_013_SE     GPIO1_SE_5
#define   GPIO_014_SE     GPIO1_SE_6
#define   GPIO_015_SE     GPIO1_SE_7

#define REG_BASE_GPIO36   SOC_ACPU_GPIO36_BASE_ADDR
#define REG_BASE_GPIO35   SOC_ACPU_GPIO35_BASE_ADDR
#define REG_BASE_GPIO34   SOC_ACPU_GPIO34_BASE_ADDR
#define REG_BASE_GPIO33   SOC_ACPU_GPIO33_BASE_ADDR
#define REG_BASE_GPIO32   SOC_ACPU_GPIO32_BASE_ADDR
#define REG_BASE_GPIO31   SOC_ACPU_GPIO31_BASE_ADDR
#define REG_BASE_GPIO30   SOC_ACPU_GPIO30_BASE_ADDR
#define REG_BASE_GPIO29   SOC_ACPU_GPIO29_BASE_ADDR
#define REG_BASE_GPIO28   SOC_ACPU_GPIO28_BASE_ADDR
#define REG_BASE_GPIO27	  SOC_ACPU_GPIO27_BASE_ADDR
#define REG_BASE_GPIO26   SOC_ACPU_GPIO26_BASE_ADDR
#define REG_BASE_GPIO25   SOC_ACPU_GPIO25_BASE_ADDR
#define REG_BASE_GPIO24   SOC_ACPU_GPIO24_BASE_ADDR
#define REG_BASE_GPIO23   SOC_ACPU_GPIO23_BASE_ADDR
#define REG_BASE_GPIO22   SOC_ACPU_GPIO22_BASE_ADDR
#define REG_BASE_SYSCTRL  SOC_ACPU_SCTRL_BASE_ADDR
#define REG_BASE_SCTRL    SOC_ACPU_SCTRL_BASE_ADDR
#define REG_BASE_GPIO0_SE SOC_ACPU_GPIO0_SE_BASE_ADDR
#define REG_BASE_GPIO1_SE SOC_ACPU_GPIO1_SE_BASE_ADDR
#define REG_BASE_GPIO0    SOC_ACPU_GPIO0_BASE_ADDR
#define REG_BASE_GPIO1    SOC_ACPU_GPIO1_BASE_ADDR
#define REG_BASE_GPIO2    SOC_ACPU_GPIO2_BASE_ADDR
#define REG_BASE_GPIO3    SOC_ACPU_GPIO3_BASE_ADDR
#define REG_BASE_GPIO4    SOC_ACPU_GPIO4_BASE_ADDR
#define REG_BASE_GPIO5    SOC_ACPU_GPIO5_BASE_ADDR
#define REG_BASE_GPIO6    SOC_ACPU_GPIO6_BASE_ADDR
#define REG_BASE_GPIO7    SOC_ACPU_GPIO7_BASE_ADDR
#define REG_BASE_GPIO8    SOC_ACPU_GPIO8_BASE_ADDR
#define REG_BASE_GPIO9    SOC_ACPU_GPIO9_BASE_ADDR
#define REG_BASE_GPIO10   SOC_ACPU_GPIO10_BASE_ADDR
#define REG_BASE_GPIO11   SOC_ACPU_GPIO11_BASE_ADDR
#define REG_BASE_GPIO12	  SOC_ACPU_GPIO12_BASE_ADDR
#define REG_BASE_GPIO13	  SOC_ACPU_GPIO13_BASE_ADDR
#define REG_BASE_GPIO14	  SOC_ACPU_GPIO14_BASE_ADDR
#define REG_BASE_GPIO15	  SOC_ACPU_GPIO15_BASE_ADDR
#define REG_BASE_GPIO16	  SOC_ACPU_GPIO16_BASE_ADDR
#define REG_BASE_GPIO17	  SOC_ACPU_GPIO17_BASE_ADDR
#define REG_BASE_GPIO18	  SOC_ACPU_GPIO18_BASE_ADDR
#define REG_BASE_GPIO19	  SOC_ACPU_GPIO19_BASE_ADDR
#define REG_BASE_GPIO20	  SOC_ACPU_GPIO20_BASE_ADDR
#define REG_BASE_GPIO21	  SOC_ACPU_GPIO21_BASE_ADDR
#define REG_BASE_PCTRL    SOC_ACPU_PCTRL_BASE_ADDR

#define TEST_MODE        GPIO_001
#define LCD_TE0          GPIO_003
#define SPI1_CLK         GPIO_004
#define SPI1_DI          GPIO_005
#define SPI1_DO          GPIO_006
#define SPI1_CS_N        GPIO_007
#define ISP_CLK0         GPIO_016
#define ISP_CLK1         GPIO_017
#define ISP_CLK2         GPIO_018
#define ISP_SCL0         GPIO_019
#define ISP_SDA0         GPIO_020
#define ISP_SCL1         GPIO_021
#define ISP_SDA1         GPIO_022
#define ISP_SCL2         GPIO_023
#define ISP_SDA2         GPIO_024
#define I2C4_SCL         GPIO_025
#define I2C4_SDA         GPIO_026
#define RF0_WDOG_INT     GPIO_031
#define RF0_RESET_N      GPIO_032
#define RF0_ALINK_CLK    GPIO_033
#define RF0_ALINK_DATA   GPIO_034
#define RF0_MCSYNC       GPIO_035
#define GPIO_BBA_0       GPIO_036
#define GPIO_BBA_1       GPIO_037
#define GPIO_BBA_2       GPIO_038
#define GPIO_BBA_3       GPIO_039
#define GPIO_BBA_4       GPIO_040
#define GPIO_BBA_5       GPIO_041
#define GPIO_BBA_6       GPIO_042
#define GPIO_BBA_7       GPIO_043
#define LTE_GPS_TIM_IND  GPIO_044
#define I2C6_SCL         GPIO_056
#define I2C6_SDA         GPIO_057
#define UART0_RXD_UC     GPIO_058
#define UART0_TXD_UC     GPIO_059
#define UART6_CTS_N      GPIO_060
#define UART6_RTS_N      GPIO_061
#define UART6_RXD        GPIO_062
#define UART6_TXD        GPIO_063
#define UART4_CTS_N      GPIO_064
#define UART4_RTS_N      GPIO_065
#define UART4_RXD        GPIO_066
#define UART4_TXD        GPIO_067
#define PCIE1_PERST_N    GPIO_070
#define PCIE1_WAKE_N     GPIO_071
#define PCIE1_CLKREQ_N   GPIO_072
#define I2S2_DI          GPIO_073
#define I2S2_DO          GPIO_074
#define I2S2_XCLK        GPIO_075
#define I2S2_XFS         GPIO_076
#define RF1_WDOG_INT     GPIO_077
#define RF1_ALINK_CLK    GPIO_078
#define RF1_ALINK_DATA   GPIO_079
#define RF1_MCSYNC       GPIO_080
#define RF1_RESET_N      GPIO_081
#define GPS_COMB_SYNC    GPIO_082
#define GPIO_000_HISEE   GPIO_091
#define POR_REPEATER     GPIO_092
#define I2C3_SCL         GPIO_100
#define I2C3_SDA         GPIO_101
#define UART5_CTS_N      GPIO_102
#define UART5_RTS_N      GPIO_103
#define UART5_RXD        GPIO_104
#define UART5_TXD        GPIO_105
#define PCIE0_PERST_N    GPIO_106
#define PCIE0_WAKE_N     GPIO_107
#define PCIE0_CLKREQ_N   GPIO_108
#define SD_CLK           GPIO_120
#define SD_CMD           GPIO_121
#define SD_DATA0         GPIO_122
#define SD_DATA1         GPIO_123
#define SD_DATA2         GPIO_124
#define SD_DATA3         GPIO_125
#define USIM0_CLK        GPIO_126
#define USIM0_RST        GPIO_127
#define USIM0_DATA       GPIO_128
#define USIM1_CLK        GPIO_129
#define USIM1_RST        GPIO_130
#define USIM1_DATA       GPIO_131
#define USB2_ULPI_CLK    GPIO_132
#define USB2_ULPI_DATA0  GPIO_133
#define USB2_ULPI_DATA1  GPIO_134
#define USB2_ULPI_DATA2  GPIO_135
#define USB2_ULPI_DATA3  GPIO_136
#define USB2_ULPI_DATA4  GPIO_137
#define USB2_ULPI_DATA5  GPIO_138
#define USB2_ULPI_DATA6  GPIO_139
#define USB2_ULPI_DATA7  GPIO_140
#define USB2_ULPI_DIR    GPIO_141
#define USB2_ULPI_NXT    GPIO_142
#define USB2_ULPI_STP    GPIO_143
#define USB2_ULPI_RST    GPIO_144
#define ULPI_REF_CLK     GPIO_145
#define SPMI0_DATA       GPIO_160
#define SPMI0_CLK        GPIO_161
#define I2C0_SCL         GPIO_162
#define I2C0_SDA         GPIO_163
#define I2C5_SCL         GPIO_166
#define I2C5_SDA         GPIO_167
#define SPI2_CLK         GPIO_168
#define SPI2_DI          GPIO_169
#define SPI2_DO          GPIO_170
#define SPI2_CS0_N       GPIO_171
#define SPI2_CS1_N       GPIO_172
#define SPI0_CLK         GPIO_173
#define SPI0_DI          GPIO_174
#define SPI0_DO          GPIO_175
#define SPI0_CS0_N       GPIO_177
#define SPI0_CS1_N       GPIO_178
#define I3C1_SCL         GPIO_184
#define I3C1_SDA         GPIO_185
#define I3C2_SCL         GPIO_186
#define I3C2_SDA         GPIO_187
#define I3C3_SCL         GPIO_188
#define I3C3_SDA         GPIO_189
#define BLPWM_CABC       GPIO_190
#define BLPWM_BL         GPIO_191
#define PWM_OUT1         GPIO_192
#define I2S3_XCLK        GPIO_193
#define I2S3_XFS         GPIO_194
#define I2S3_DO          GPIO_195
#define I2S3_DI          GPIO_196
#define SIF0_CLK         GPIO_197
#define SIF0_SYNC        GPIO_198
#define SIF0_DOUT        GPIO_199
#define SIF0_DIN0        GPIO_200
#define SIF1_CLK         GPIO_202
#define SIF1_SYNC        GPIO_203
#define SIF1_DOUT        GPIO_204
#define SIF1_DIN0        GPIO_205
#define JTAG_TCK_SWCLK   GPIO_214
#define JTAG_TMS_SWDIO   GPIO_215
#define JTAG_TRST_N      GPIO_216
#define JTAG_TDI         GPIO_217
#define JTAG_TDO         GPIO_218
#define I2S1_DI          GPIO_220
#define I2S1_DO          GPIO_221
#define I2S1_XCLK        GPIO_222
#define I2S1_XFS         GPIO_223
#define SPI5_CS0_N       GPIO_230
#define SPI5_CLK         GPIO_231
#define SPI5_DI          GPIO_232
#define SPI5_DO          GPIO_233
#define GPIO_001_HISEE   GPIO_236
#define UART3_RXD        GPIO_237
#define UART3_TXD        GPIO_238
#define UART3_CTS_N      GPIO_241
#define UART3_RTS_N      GPIO_242
#define VBAT_DROP_PROT   GPIO_243
#define EUSB_I2C_SCL     GPIO_247
#define EUSB_I2C_SDA     GPIO_248
#define INVALID_VALUE_GPIO 0xFFFFFFFF
#define NO_IOMG 0xFFFFFFFF

#endif /* #ifndef __GPIOINFO_BALTIMORE_H */
