<def f='llvm/llvm/lib/Target/AMDGPU/MCTargetDesc/AMDGPUMCCodeEmitter.h' l='42' ll='46' type='uint64_t llvm::AMDGPUMCCodeEmitter::getMachineOpValue(const llvm::MCInst &amp; MI, const llvm::MCOperand &amp; MO, SmallVectorImpl&lt;llvm::MCFixup&gt; &amp; Fixups, const llvm::MCSubtargetInfo &amp; STI) const'/>
<ovr f='llvm/llvm/lib/Target/AMDGPU/MCTargetDesc/SIMCCodeEmitter.cpp' l='419' c='_ZNK12_GLOBAL__N_115SIMCCodeEmitter17getMachineOpValueERKN4llvm6MCInstERKNS1_9MCOperandERNS1_15SmallVectorImplINS1_7MCFixupEEERKNS1_15MCSubtargetInfoE'/>
