Fitter report for DE10ARM
Sun Jun 02 16:12:24 2019
Quartus Prime Version 17.1.0 Build 590 10/25/2017 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Bidir Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. I/O Assignment Warnings
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Fitter RAM Summary
 24. Fitter DSP Block Usage Summary
 25. DSP Block Details
 26. Routing Usage Summary
 27. LAB Logic Elements
 28. LAB-wide Signals
 29. LAB Signals Sourced
 30. LAB Signals Sourced Out
 31. LAB Distinct Inputs
 32. I/O Rules Summary
 33. I/O Rules Details
 34. I/O Rules Matrix
 35. Fitter Device Options
 36. Operating Settings and Conditions
 37. Estimated Delay Added for Hold Timing Summary
 38. Estimated Delay Added for Hold Timing Details
 39. Fitter Messages
 40. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Sun Jun 02 16:12:24 2019           ;
; Quartus Prime Version              ; 17.1.0 Build 590 10/25/2017 SJ Standard Edition ;
; Revision Name                      ; DE10ARM                                         ;
; Top-level Entity Name              ; DE10ARM                                         ;
; Family                             ; MAX 10                                          ;
; Device                             ; 10M50DAF484C7G                                  ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 23,319 / 49,760 ( 47 % )                        ;
;     Total combinational functions  ; 22,376 / 49,760 ( 45 % )                        ;
;     Dedicated logic registers      ; 5,760 / 49,760 ( 12 % )                         ;
; Total registers                    ; 5760                                            ;
; Total pins                         ; 27 / 360 ( 8 % )                                ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 1,048,576 / 1,677,312 ( 63 % )                  ;
; Embedded Multiplier 9-bit elements ; 6 / 288 ( 2 % )                                 ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                   ;
; UFM blocks                         ; 0 / 1 ( 0 % )                                   ;
; ADC blocks                         ; 0 / 2 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 10M50DAF484C7G                        ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Power Optimization During Fitting                                          ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization                       ; Off                                   ; Off                                   ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.40        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  13.3%      ;
;     Processor 3            ;  13.2%      ;
;     Processor 4            ;  13.1%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 28347 ) ; 0.00 % ( 0 / 28347 )       ; 0.00 % ( 0 / 28347 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 28347 ) ; 0.00 % ( 0 / 28347 )       ; 0.00 % ( 0 / 28347 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 28331 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 16 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/Project/FPGA/ICC3rd/DE10ARM/output_files/DE10ARM.pin.


+------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                ;
+---------------------------------------------+--------------------------------+
; Resource                                    ; Usage                          ;
+---------------------------------------------+--------------------------------+
; Total logic elements                        ; 23,319 / 49,760 ( 47 % )       ;
;     -- Combinational with no register       ; 17559                          ;
;     -- Register only                        ; 943                            ;
;     -- Combinational with a register        ; 4817                           ;
;                                             ;                                ;
; Logic element usage by number of LUT inputs ;                                ;
;     -- 4 input functions                    ; 15883                          ;
;     -- 3 input functions                    ; 5017                           ;
;     -- <=2 input functions                  ; 1476                           ;
;     -- Register only                        ; 943                            ;
;                                             ;                                ;
; Logic elements by mode                      ;                                ;
;     -- normal mode                          ; 21561                          ;
;     -- arithmetic mode                      ; 815                            ;
;                                             ;                                ;
; Total registers*                            ; 5,760 / 51,509 ( 11 % )        ;
;     -- Dedicated logic registers            ; 5,760 / 49,760 ( 12 % )        ;
;     -- I/O registers                        ; 0 / 1,749 ( 0 % )              ;
;                                             ;                                ;
; Total LABs:  partially or completely used   ; 1,704 / 3,110 ( 55 % )         ;
; Virtual pins                                ; 0                              ;
; I/O pins                                    ; 27 / 360 ( 8 % )               ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )                 ;
;     -- Dedicated input pins                 ; 1 / 1 ( 100 % )                ;
;                                             ;                                ;
; M9Ks                                        ; 128 / 182 ( 70 % )             ;
; UFM blocks                                  ; 0 / 1 ( 0 % )                  ;
; ADC blocks                                  ; 0 / 2 ( 0 % )                  ;
; Total block memory bits                     ; 1,048,576 / 1,677,312 ( 63 % ) ;
; Total block memory implementation bits      ; 1,179,648 / 1,677,312 ( 70 % ) ;
; Embedded Multiplier 9-bit elements          ; 6 / 288 ( 2 % )                ;
; PLLs                                        ; 0 / 4 ( 0 % )                  ;
; Global signals                              ; 5                              ;
;     -- Global clocks                        ; 5 / 20 ( 25 % )                ;
; JTAGs                                       ; 0 / 1 ( 0 % )                  ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                  ;
; Remote update blocks                        ; 0 / 1 ( 0 % )                  ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )                  ;
; Impedance control blocks                    ; 0 / 1 ( 0 % )                  ;
; Average interconnect usage (total/H/V)      ; 26.4% / 25.3% / 27.9%          ;
; Peak interconnect usage (total/H/V)         ; 69.4% / 66.5% / 73.6%          ;
; Maximum fan-out                             ; 5560                           ;
; Highest non-global fan-out                  ; 327                            ;
; Total fan-out                               ; 105622                         ;
; Average fan-out                             ; 3.61                           ;
+---------------------------------------------+--------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                           ;
+---------------------------------------------+------------------------+--------------------------------+
; Statistic                                   ; Top                    ; hard_block:auto_generated_inst ;
+---------------------------------------------+------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                    ; Low                            ;
;                                             ;                        ;                                ;
; Total logic elements                        ; 23319 / 49760 ( 47 % ) ; 0 / 49760 ( 0 % )              ;
;     -- Combinational with no register       ; 17559                  ; 0                              ;
;     -- Register only                        ; 943                    ; 0                              ;
;     -- Combinational with a register        ; 4817                   ; 0                              ;
;                                             ;                        ;                                ;
; Logic element usage by number of LUT inputs ;                        ;                                ;
;     -- 4 input functions                    ; 15883                  ; 0                              ;
;     -- 3 input functions                    ; 5017                   ; 0                              ;
;     -- <=2 input functions                  ; 1476                   ; 0                              ;
;     -- Register only                        ; 943                    ; 0                              ;
;                                             ;                        ;                                ;
; Logic elements by mode                      ;                        ;                                ;
;     -- normal mode                          ; 21561                  ; 0                              ;
;     -- arithmetic mode                      ; 815                    ; 0                              ;
;                                             ;                        ;                                ;
; Total registers                             ; 5760                   ; 0                              ;
;     -- Dedicated logic registers            ; 5760 / 49760 ( 12 % )  ; 0 / 49760 ( 0 % )              ;
;     -- I/O registers                        ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Total LABs:  partially or completely used   ; 1704 / 3110 ( 55 % )   ; 0 / 3110 ( 0 % )               ;
;                                             ;                        ;                                ;
; Virtual pins                                ; 0                      ; 0                              ;
; I/O pins                                    ; 27                     ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 6 / 288 ( 2 % )        ; 0 / 288 ( 0 % )                ;
; Total memory bits                           ; 1048576                ; 0                              ;
; Total RAM block bits                        ; 1179648                ; 0                              ;
; M9K                                         ; 128 / 182 ( 70 % )     ; 0 / 182 ( 0 % )                ;
; Clock control block                         ; 5 / 24 ( 20 % )        ; 0 / 24 ( 0 % )                 ;
; User Flash Memory                           ; 1 / 1 ( 100 % )        ; 0 / 1 ( 0 % )                  ;
; Analog-to-Digital Converter                 ; 2 / 2 ( 100 % )        ; 0 / 2 ( 0 % )                  ;
;                                             ;                        ;                                ;
; Connections                                 ;                        ;                                ;
;     -- Input Connections                    ; 9                      ; 0                              ;
;     -- Registered Input Connections         ; 0                      ; 0                              ;
;     -- Output Connections                   ; 9                      ; 0                              ;
;     -- Registered Output Connections        ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Internal Connections                        ;                        ;                                ;
;     -- Total Connections                    ; 105746                 ; 8                              ;
;     -- Registered Connections               ; 30867                  ; 0                              ;
;                                             ;                        ;                                ;
; External Connections                        ;                        ;                                ;
;     -- Top                                  ; 18                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Partition Interface                         ;                        ;                                ;
;     -- Input Ports                          ; 9                      ; 0                              ;
;     -- Output Ports                         ; 9                      ; 0                              ;
;     -- Bidir Ports                          ; 9                      ; 0                              ;
;                                             ;                        ;                                ;
; Registered Ports                            ;                        ;                                ;
;     -- Registered Input Ports               ; 0                      ; 0                              ;
;     -- Registered Output Ports              ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Port Connectivity                           ;                        ;                                ;
;     -- Input Ports driven by GND            ; 0                      ; 0                              ;
;     -- Output Ports driven by GND           ; 0                      ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                      ; 0                              ;
;     -- Input Ports with no Source           ; 0                      ; 0                              ;
;     -- Output Ports with no Source          ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                      ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                      ; 0                              ;
+---------------------------------------------+------------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                    ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; CLK          ; P11   ; 3        ; 34           ; 0            ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; RESET        ; C11   ; 7        ; 51           ; 54           ; 21           ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; RESETn       ; D12   ; 7        ; 51           ; 54           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; TCK          ; W10   ; 3        ; 24           ; 0            ; 28           ; 327                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; TDI          ; W9    ; 3        ; 22           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; timer1_extin ; AB2   ; 3        ; 22           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; uart0_rxd    ; Y6    ; 3        ; 20           ; 0            ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; uart1_rxd    ; AA7   ; 3        ; 29           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; uart2_rxd    ; Y3    ; 3        ; 24           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; TDO            ; W8    ; 3        ; 24           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; TRESET         ; A9    ; 7        ; 46           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Treg_sys_rst_n ; A10   ; 7        ; 51           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; uart0_txd      ; Y5    ; 3        ; 18           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; uart0_txen     ; Y4    ; 3        ; 24           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; uart1_txd      ; AA6   ; 3        ; 29           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; uart1_txen     ; AA5   ; 3        ; 26           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; uart2_txd      ; AA2   ; 3        ; 18           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; uart2_txen     ; AB3   ; 3        ; 22           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+-----------------------------------------------------------------------------------------------------------------------------+
; Name                ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination                ; Termination Control Block ; Output Buffer Pre-emphasis ; Location assigned by ; Output Enable Source ; Output Enable Group                                                                                                         ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+-----------------------------------------------------------------------------------------------------------------------------+
; TMS                 ; W7    ; 3        ; 24           ; 0            ; 7            ; 25                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|J0doz6 (inverted)                           ;
; b_pad_gpio_porta[0] ; Y7    ; 3        ; 20           ; 0            ; 7            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; cmsdk_apb_subsystem:u_apb_subsystem|gpio:gen_apb_gpio_0.u_gpio_0|gpio_apbif:x_gpio_apbif|int_gpio_swporta_ddr[0] (inverted) ;
; b_pad_gpio_porta[1] ; Y8    ; 3        ; 20           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; cmsdk_apb_subsystem:u_apb_subsystem|gpio:gen_apb_gpio_0.u_gpio_0|gpio_apbif:x_gpio_apbif|int_gpio_swporta_ddr[1] (inverted) ;
; b_pad_gpio_porta[2] ; AA10  ; 3        ; 34           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; cmsdk_apb_subsystem:u_apb_subsystem|gpio:gen_apb_gpio_0.u_gpio_0|gpio_apbif:x_gpio_apbif|int_gpio_swporta_ddr[2] (inverted) ;
; b_pad_gpio_porta[3] ; W11   ; 4        ; 36           ; 0            ; 7            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; cmsdk_apb_subsystem:u_apb_subsystem|gpio:gen_apb_gpio_0.u_gpio_0|gpio_apbif:x_gpio_apbif|int_gpio_swporta_ddr[3] (inverted) ;
; b_pad_gpio_porta[4] ; Y11   ; 4        ; 36           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; cmsdk_apb_subsystem:u_apb_subsystem|gpio:gen_apb_gpio_0.u_gpio_0|gpio_apbif:x_gpio_apbif|int_gpio_swporta_ddr[4] (inverted) ;
; b_pad_gpio_porta[5] ; B8    ; 7        ; 46           ; 54           ; 28           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; cmsdk_apb_subsystem:u_apb_subsystem|gpio:gen_apb_gpio_0.u_gpio_0|gpio_apbif:x_gpio_apbif|int_gpio_swporta_ddr[5] (inverted) ;
; b_pad_gpio_porta[6] ; A8    ; 7        ; 46           ; 54           ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; cmsdk_apb_subsystem:u_apb_subsystem|gpio:gen_apb_gpio_0.u_gpio_0|gpio_apbif:x_gpio_apbif|int_gpio_swporta_ddr[6] (inverted) ;
; b_pad_gpio_porta[7] ; C10   ; 7        ; 51           ; 54           ; 28           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; cmsdk_apb_subsystem:u_apb_subsystem|gpio:gen_apb_gpio_0.u_gpio_0|gpio_apbif:x_gpio_apbif|int_gpio_swporta_ddr[7] (inverted) ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+-----------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; Location ; Pin Name                                           ; Reserved As                    ; User Signal Name    ; Pin Type         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; H2       ; DIFFIO_RX_L17n, DIFFOUT_L17n, TMS, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TMS~        ; Dual Purpose Pin ;
; G2       ; DIFFIO_RX_L17p, DIFFOUT_L17p, TCK, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TCK~        ; Dual Purpose Pin ;
; L4       ; DIFFIO_RX_L18n, DIFFOUT_L18n, TDI, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDI~        ; Dual Purpose Pin ;
; M5       ; DIFFIO_RX_L18p, DIFFOUT_L18p, TDO, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDO~        ; Dual Purpose Pin ;
; H10      ; CONFIG_SEL, Low_Speed                              ; Reserved as secondary function ; ~ALTERA_CONFIG_SEL~ ; Dual Purpose Pin ;
; H9       ; nCONFIG, Low_Speed                                 ; Reserved as secondary function ; ~ALTERA_nCONFIG~    ; Dual Purpose Pin ;
; G9       ; DIFFIO_RX_T50p, DIFFOUT_T50p, nSTATUS, Low_Speed   ; Reserved as secondary function ; ~ALTERA_nSTATUS~    ; Dual Purpose Pin ;
; F8       ; DIFFIO_RX_T50n, DIFFOUT_T50n, CONF_DONE, Low_Speed ; Reserved as secondary function ; ~ALTERA_CONF_DONE~  ; Dual Purpose Pin ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1A       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ;
; 1B       ; 4 / 24 ( 17 % )  ; 2.5V          ; --           ;
; 2        ; 0 / 36 ( 0 % )   ; 2.5V          ; --           ;
; 3        ; 18 / 48 ( 38 % ) ; 2.5V          ; --           ;
; 4        ; 2 / 48 ( 4 % )   ; 2.5V          ; --           ;
; 5        ; 0 / 40 ( 0 % )   ; 2.5V          ; --           ;
; 6        ; 0 / 60 ( 0 % )   ; 2.5V          ; --           ;
; 7        ; 7 / 52 ( 13 % )  ; 2.5V          ; --           ;
; 8        ; 4 / 36 ( 11 % )  ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                      ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                 ; Dir.   ; I/O Standard          ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; A2       ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 483        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 475        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 473        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 471        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 445        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 447        ; 7        ; b_pad_gpio_porta[6]                            ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 449        ; 7        ; TRESET                                         ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 439        ; 7        ; Treg_sys_rst_n                                 ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 437        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 435        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 433        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 425        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 421        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 407        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 405        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 403        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ; 401        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ; 371        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; A22      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA2      ; 135        ; 3        ; uart2_txd                                      ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA3      ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA5      ; 157        ; 3        ; uart1_txen                                     ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA6      ; 156        ; 3        ; uart1_txd                                      ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA7      ; 158        ; 3        ; uart1_rxd                                      ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA8      ; 165        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 170        ; 3        ; b_pad_gpio_porta[2]                            ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA11     ; 180        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA12     ; 182        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA13     ; 197        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA14     ; 201        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 212        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA19     ; 217        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 227        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 245        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ; 247        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AB2      ; 145        ; 3        ; timer1_extin                                   ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB3      ; 147        ; 3        ; uart2_txen                                     ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB4      ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 159        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ; 161        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB7      ; 163        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 167        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 171        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 177        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 179        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB12     ; 181        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB13     ; 183        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 199        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 203        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 209        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 241        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 215        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ; 225        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB22     ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B1       ; 495        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B2       ; 493        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B3       ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B7       ; 469        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 451        ; 7        ; b_pad_gpio_porta[5]                            ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B10      ; 448        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 443        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 441        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B14      ; 427        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B17      ; 402        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B19      ; 399        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ; 369        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; B21      ; 367        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; B22      ; 365        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 33         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; C2       ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C3       ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 487        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 489        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 467        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 465        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 450        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 442        ; 7        ; b_pad_gpio_porta[7]                            ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ; 440        ; 7        ; RESET                                          ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ; 436        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 426        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 424        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 416        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 391        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 400        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 397        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 357        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 347        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 343        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 35         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 31         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ; 29         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D4       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D5       ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 496        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 479        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; D8       ; 472        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 474        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D12      ; 438        ; 7        ; RESETn                                         ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ; 431        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 428        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 404        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D17      ; 389        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 385        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D19      ; 359        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D20      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D21      ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; D22      ; 341        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 41         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E3       ; 3          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 1          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; E6       ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E8       ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 478        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 466        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 464        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ; 406        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 390        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ; 388        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ; 366        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E18      ; 387        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E19      ; 352        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E20      ; 355        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E21      ; 335        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 333        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 47         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 43         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 7          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 2          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F5       ; 0          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; F7       ; 490        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 494        ; 8        ; ~ALTERA_CONF_DONE~ / RESERVED_INPUT            ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F14      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F15      ; 398        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ; 396        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F19      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 342        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 340        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 331        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 45         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 34         ; 1B       ; ~ALTERA_TCK~ / RESERVED_INPUT                  ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; Off          ;
; G3       ; 11         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 5          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ;            ;          ; ANAIN1                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; G6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCD_PLL3                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G9       ; 492        ; 8        ; ~ALTERA_nSTATUS~ / RESERVED_INPUT              ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; G10      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G11      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G12      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G13      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G14      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G16      ;            ;          ; VCCD_PLL2                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G17      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G19      ; 330        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G20      ; 328        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G22      ; 329        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 44         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 32         ; 1B       ; ~ALTERA_TMS~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 10         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 9          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ;            ;          ; REFGND                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; ADC_VREF                                       ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ; --       ; VCCA_ADC                                       ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H8       ;            ; --       ; VCCA3                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H9       ; 482        ; 8        ; ~ALTERA_nCONFIG~ / RESERVED_INPUT              ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; H10      ; 480        ; 8        ; ~ALTERA_CONFIG_SEL~ / RESERVED_INPUT           ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; H11      ; 470        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ; 444        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 420        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ;            ; --       ; VCCA2                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H17      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H19      ; 372        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H20      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 323        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ; 321        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 46         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J3       ; 15         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 8          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; ANAIN2                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; VCCINT                                         ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; J8       ; 4          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J9       ; 6          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J10      ; 468        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ; 446        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J12      ; 434        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J13      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 368        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; J18      ; 362        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J20      ; 373        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J21      ; 327        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 325        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 49         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 37         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K4       ; 13         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ; 12         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 14         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K7       ;            ; 1A       ; VCCIO1A                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K8       ; 28         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ; 30         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K15      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K18      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K20      ; 363        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K21      ; 326        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 324        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 51         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 39         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ;            ;          ; DNU                                            ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1B       ; ~ALTERA_TDI~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; On           ;
; L5       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ; 1A       ; VCCIO1A                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L7       ;            ; 1B       ; VCCIO1B                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L8       ; 40         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ; 42         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L10      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L14      ; 344        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L15      ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L18      ; 350        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L19      ; 349        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L20      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L22      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ; 50         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 48         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 38         ; 1B       ; ~ALTERA_TDO~                                   ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; M6       ;            ; 1B       ; VCCIO1B                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; M7       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M8       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ; 334        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M15      ; 332        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; M18      ; 348        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M20      ; 337        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 312        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N4       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N5       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N7       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N8       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N10      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N14      ; 320        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 322        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N18      ; 336        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 338        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 339        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 313        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 307        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P3       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 57         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P7       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 96         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P9       ; 142        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P11      ; 166        ; 3        ; CLK                                            ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; P12      ; 178        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P13      ; 198        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P14      ; 306        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P18      ; 310        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P19      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P20      ; 311        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P21      ; 305        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ; 121        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 123        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R5       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R7       ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ;            ; --       ; VCCA1                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R9       ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 152        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 164        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 196        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 294        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R15      ; 292        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R17      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R18      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R20      ; 299        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R22      ; 301        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T2       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T3       ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T5       ; 120        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T7       ;            ;          ; VCCD_PLL1                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; T8       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T9       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T10      ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T11      ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T12      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T13      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ; --       ; VCCA4                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T18      ; 298        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ; 296        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T20      ; 297        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T21      ; 293        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 295        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U1       ; 89         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 90         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ; 93         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U4       ; 92         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U5       ; 94         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U6       ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U7       ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U9       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U11      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U12      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U15      ; 208        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCD_PLL4                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 246        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U18      ; 244        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U19      ; 282        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 290        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 300        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 302        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 91         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V3       ; 95         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V5       ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V7       ; 136        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 138        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 160        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V10      ; 162        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 192        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 216        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V17      ; 242        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V18      ; 280        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V20      ; 288        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V21      ; 289        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 291        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 97         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 99         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ; 134        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W4       ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W5       ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W6       ; 126        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 148        ; 3        ; TMS                                            ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; W8       ; 150        ; 3        ; TDO                                            ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; W9       ; 144        ; 3        ; TDI                                            ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; W10      ; 146        ; 3        ; TCK                                            ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; W11      ; 173        ; 4        ; b_pad_gpio_porta[3]                            ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; W12      ; 193        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W13      ; 195        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 194        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W15      ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W17      ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ; 226        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W19      ; 284        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W20      ; 286        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; W22      ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y2       ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y3       ; 149        ; 3        ; uart2_rxd                                      ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y4       ; 151        ; 3        ; uart0_txen                                     ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y5       ; 137        ; 3        ; uart0_txd                                      ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y6       ; 139        ; 3        ; uart0_rxd                                      ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y7       ; 141        ; 3        ; b_pad_gpio_porta[0]                            ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y8       ; 143        ; 3        ; b_pad_gpio_porta[1]                            ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y9       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 168        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ; 175        ; 4        ; b_pad_gpio_porta[4]                            ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y12      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 200        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 202        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 207        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ; 214        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y19      ; 224        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y20      ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y21      ; 287        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 281        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------+
; I/O Assignment Warnings                             ;
+---------------------+-------------------------------+
; Pin Name            ; Reason                        ;
+---------------------+-------------------------------+
; TDO                 ; Incomplete set of assignments ;
; TRESET              ; Incomplete set of assignments ;
; Treg_sys_rst_n      ; Incomplete set of assignments ;
; uart0_txd           ; Incomplete set of assignments ;
; uart0_txen          ; Incomplete set of assignments ;
; uart1_txd           ; Incomplete set of assignments ;
; uart1_txen          ; Incomplete set of assignments ;
; uart2_txd           ; Incomplete set of assignments ;
; uart2_txen          ; Incomplete set of assignments ;
; timer1_extin        ; Incomplete set of assignments ;
; TMS                 ; Incomplete set of assignments ;
; b_pad_gpio_porta[0] ; Incomplete set of assignments ;
; b_pad_gpio_porta[1] ; Incomplete set of assignments ;
; b_pad_gpio_porta[2] ; Incomplete set of assignments ;
; b_pad_gpio_porta[3] ; Incomplete set of assignments ;
; b_pad_gpio_porta[4] ; Incomplete set of assignments ;
; b_pad_gpio_porta[5] ; Incomplete set of assignments ;
; b_pad_gpio_porta[6] ; Incomplete set of assignments ;
; b_pad_gpio_porta[7] ; Incomplete set of assignments ;
; RESET               ; Incomplete set of assignments ;
; TCK                 ; Incomplete set of assignments ;
; CLK                 ; Incomplete set of assignments ;
; RESETn              ; Incomplete set of assignments ;
; TDI                 ; Incomplete set of assignments ;
; uart2_rxd           ; Incomplete set of assignments ;
; uart1_rxd           ; Incomplete set of assignments ;
; uart0_rxd           ; Incomplete set of assignments ;
+---------------------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+--------------------------------------------------------------------+---------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+---------------+-------------------+------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------+
; Compilation Hierarchy Node                                         ; Logic Cells   ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; UFM Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs  ; Register-Only LCs ; LUT/Register LCs ; ADC blocks ; Full Hierarchy Name                                                                                                                          ; Entity Name                ; Library Name ;
+--------------------------------------------------------------------+---------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+---------------+-------------------+------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------+
; |DE10ARM                                                           ; 23319 (6)     ; 5760 (2)                  ; 0 (0)         ; 1048576     ; 128  ; 1          ; 6            ; 0       ; 3         ; 27   ; 0            ; 17559 (4)     ; 943 (1)           ; 4817 (1)         ; 0          ; |DE10ARM                                                                                                                                     ; DE10ARM                    ; work         ;
;    |AHB2MEM:u_rom|                                                 ; 187 (152)     ; 20 (19)                   ; 0 (0)         ; 524288      ; 64   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 165 (131)     ; 0 (0)             ; 22 (21)          ; 0          ; |DE10ARM|AHB2MEM:u_rom                                                                                                                       ; AHB2MEM                    ; work         ;
;       |altsyncram:memory_rtl_0|                                    ; 35 (0)        ; 1 (0)                     ; 0 (0)         ; 524288      ; 64   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |DE10ARM|AHB2MEM:u_rom|altsyncram:memory_rtl_0                                                                                               ; altsyncram                 ; work         ;
;          |altsyncram_6kg1:auto_generated|                          ; 35 (1)        ; 1 (1)                     ; 0 (0)         ; 524288      ; 64   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10ARM|AHB2MEM:u_rom|altsyncram:memory_rtl_0|altsyncram_6kg1:auto_generated                                                                ; altsyncram_6kg1            ; work         ;
;             |decode_97a:decode2|                                   ; 2 (2)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)         ; 0 (0)             ; 0 (0)            ; 0          ; |DE10ARM|AHB2MEM:u_rom|altsyncram:memory_rtl_0|altsyncram_6kg1:auto_generated|decode_97a:decode2                                             ; decode_97a                 ; work         ;
;             |mux_63b:mux3|                                         ; 32 (32)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)       ; 0 (0)             ; 0 (0)            ; 0          ; |DE10ARM|AHB2MEM:u_rom|altsyncram:memory_rtl_0|altsyncram_6kg1:auto_generated|mux_63b:mux3                                                   ; mux_63b                    ; work         ;
;    |AHB2MEM:u_sram|                                                ; 68 (65)       ; 20 (19)                   ; 0 (0)         ; 524288      ; 64   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (45)       ; 0 (0)             ; 21 (20)          ; 0          ; |DE10ARM|AHB2MEM:u_sram                                                                                                                      ; AHB2MEM                    ; work         ;
;       |altsyncram:memory_rtl_0|                                    ; 3 (0)         ; 1 (0)                     ; 0 (0)         ; 524288      ; 64   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)         ; 0 (0)             ; 1 (0)            ; 0          ; |DE10ARM|AHB2MEM:u_sram|altsyncram:memory_rtl_0                                                                                              ; altsyncram                 ; work         ;
;          |altsyncram_6kg1:auto_generated|                          ; 3 (1)         ; 1 (1)                     ; 0 (0)         ; 524288      ; 64   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)         ; 0 (0)             ; 1 (1)            ; 0          ; |DE10ARM|AHB2MEM:u_sram|altsyncram:memory_rtl_0|altsyncram_6kg1:auto_generated                                                               ; altsyncram_6kg1            ; work         ;
;             |decode_97a:decode2|                                   ; 2 (2)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)         ; 0 (0)             ; 0 (0)            ; 0          ; |DE10ARM|AHB2MEM:u_sram|altsyncram:memory_rtl_0|altsyncram_6kg1:auto_generated|decode_97a:decode2                                            ; decode_97a                 ; work         ;
;    |BusMatrix3x3:u_BusMatrix3x3|                                   ; 323 (0)       ; 88 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 193 (0)       ; 6 (0)             ; 124 (0)          ; 0          ; |DE10ARM|BusMatrix3x3:u_BusMatrix3x3                                                                                                         ; BusMatrix3x3               ; work         ;
;       |InputStage:u_InputStage_0|                                  ; 48 (48)       ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)         ; 2 (2)             ; 39 (39)          ; 0          ; |DE10ARM|BusMatrix3x3:u_BusMatrix3x3|InputStage:u_InputStage_0                                                                               ; InputStage                 ; work         ;
;       |InputStage:u_InputStage_1|                                  ; 29 (29)       ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)         ; 0 (0)             ; 25 (25)          ; 0          ; |DE10ARM|BusMatrix3x3:u_BusMatrix3x3|InputStage:u_InputStage_1                                                                               ; InputStage                 ; work         ;
;       |InputStage:u_InputStage_2|                                  ; 19 (19)       ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)         ; 2 (2)             ; 15 (15)          ; 0          ; |DE10ARM|BusMatrix3x3:u_BusMatrix3x3|InputStage:u_InputStage_2                                                                               ; InputStage                 ; work         ;
;       |OutputStage:u_outputstage_0|                                ; 120 (82)      ; 12 (2)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 93 (65)       ; 2 (2)             ; 25 (15)          ; 0          ; |DE10ARM|BusMatrix3x3:u_BusMatrix3x3|OutputStage:u_outputstage_0                                                                             ; OutputStage                ; work         ;
;          |cmsdk_ahb_bm_output_arb:u_output_arb|                    ; 38 (38)       ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)       ; 0 (0)             ; 10 (10)          ; 0          ; |DE10ARM|BusMatrix3x3:u_BusMatrix3x3|OutputStage:u_outputstage_0|cmsdk_ahb_bm_output_arb:u_output_arb                                        ; cmsdk_ahb_bm_output_arb    ; work         ;
;       |OutputStage:u_outputstage_1|                                ; 4 (2)         ; 2 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (1)         ; 0 (0)             ; 2 (1)            ; 0          ; |DE10ARM|BusMatrix3x3:u_BusMatrix3x3|OutputStage:u_outputstage_1                                                                             ; OutputStage                ; work         ;
;          |cmsdk_ahb_bm_output_arb:u_output_arb|                    ; 2 (2)         ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)         ; 0 (0)             ; 1 (1)            ; 0          ; |DE10ARM|BusMatrix3x3:u_BusMatrix3x3|OutputStage:u_outputstage_1|cmsdk_ahb_bm_output_arb:u_output_arb                                        ; cmsdk_ahb_bm_output_arb    ; work         ;
;       |OutputStage:u_outputstage_2|                                ; 15 (14)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 15 (14)          ; 0          ; |DE10ARM|BusMatrix3x3:u_BusMatrix3x3|OutputStage:u_outputstage_2                                                                             ; OutputStage                ; work         ;
;          |cmsdk_ahb_bm_output_arb:u_output_arb|                    ; 1 (1)         ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 1 (1)            ; 0          ; |DE10ARM|BusMatrix3x3:u_BusMatrix3x3|OutputStage:u_outputstage_2|cmsdk_ahb_bm_output_arb:u_output_arb                                        ; cmsdk_ahb_bm_output_arb    ; work         ;
;       |cmsdk_ahb_bm_decodeSI0:u_cmsdk_ahb_bm_decodesi0|            ; 89 (87)       ; 4 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 85 (84)       ; 0 (0)             ; 4 (3)            ; 0          ; |DE10ARM|BusMatrix3x3:u_BusMatrix3x3|cmsdk_ahb_bm_decodeSI0:u_cmsdk_ahb_bm_decodesi0                                                         ; cmsdk_ahb_bm_decodeSI0     ; work         ;
;          |BusMatrix3x3_default_slave:u_BusMatrix3x3_default_slave| ; 2 (2)         ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)         ; 0 (0)             ; 1 (1)            ; 0          ; |DE10ARM|BusMatrix3x3:u_BusMatrix3x3|cmsdk_ahb_bm_decodeSI0:u_cmsdk_ahb_bm_decodesi0|BusMatrix3x3_default_slave:u_BusMatrix3x3_default_slave ; BusMatrix3x3_default_slave ; work         ;
;    |CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|                   ; 22133 (0)     ; 5180 (0)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 16891 (0)     ; 852 (0)           ; 4390 (0)         ; 0          ; |DE10ARM|CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION                                                                                         ; CORTEXM3INTEGRATIONDS      ; work         ;
;       |cortexm3ds_logic:u_cortexm3ds_logic|                        ; 22133 (22041) ; 5180 (5180)               ; 0 (0)         ; 0           ; 0    ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 16891 (16799) ; 852 (852)         ; 4390 (4390)      ; 0          ; |DE10ARM|CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic                                                     ; cortexm3ds_logic           ; work         ;
;          |lpm_add_sub:Add25|                                       ; 64 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10ARM|CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|lpm_add_sub:Add25                                   ; lpm_add_sub                ; work         ;
;             |add_sub_fai:auto_generated|                           ; 64 (64)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (64)       ; 0 (0)             ; 0 (0)            ; 0          ; |DE10ARM|CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|lpm_add_sub:Add25|add_sub_fai:auto_generated        ; add_sub_fai                ; work         ;
;          |lpm_mult:Mult0|                                          ; 28 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10ARM|CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|lpm_mult:Mult0                                      ; lpm_mult                   ; work         ;
;             |mult_tns:auto_generated|                              ; 28 (28)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (28)       ; 0 (0)             ; 0 (0)            ; 0          ; |DE10ARM|CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|lpm_mult:Mult0|mult_tns:auto_generated              ; mult_tns                   ; work         ;
;    |cmsdk_apb_subsystem:u_apb_subsystem|                           ; 709 (0)       ; 450 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 259 (0)       ; 84 (0)            ; 366 (0)          ; 0          ; |DE10ARM|cmsdk_apb_subsystem:u_apb_subsystem                                                                                                 ; cmsdk_apb_subsystem        ; work         ;
;       |cmsdk_ahb_to_apb:u_ahb_to_apb|                              ; 40 (40)       ; 38 (38)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)         ; 2 (2)             ; 36 (36)          ; 0          ; |DE10ARM|cmsdk_apb_subsystem:u_apb_subsystem|cmsdk_ahb_to_apb:u_ahb_to_apb                                                                   ; cmsdk_ahb_to_apb           ; work         ;
;       |cmsdk_apb_slave_mux:u_apb_slave_mux|                        ; 53 (53)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)       ; 0 (0)             ; 31 (31)          ; 0          ; |DE10ARM|cmsdk_apb_subsystem:u_apb_subsystem|cmsdk_apb_slave_mux:u_apb_slave_mux                                                             ; cmsdk_apb_slave_mux        ; work         ;
;       |cmsdk_apb_uart:gen_apb_uart_0.u_apb_uart_0|                 ; 192 (192)     ; 116 (116)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 75 (75)       ; 27 (27)           ; 90 (90)          ; 0          ; |DE10ARM|cmsdk_apb_subsystem:u_apb_subsystem|cmsdk_apb_uart:gen_apb_uart_0.u_apb_uart_0                                                      ; cmsdk_apb_uart             ; work         ;
;       |cmsdk_apb_uart:gen_apb_uart_1.u_apb_uart_1|                 ; 176 (176)     ; 116 (116)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (60)       ; 35 (35)           ; 81 (81)          ; 0          ; |DE10ARM|cmsdk_apb_subsystem:u_apb_subsystem|cmsdk_apb_uart:gen_apb_uart_1.u_apb_uart_1                                                      ; cmsdk_apb_uart             ; work         ;
;       |cmsdk_apb_uart:gen_apb_uart_2.u_apb_uart_2|                 ; 183 (183)     ; 116 (116)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 67 (67)       ; 19 (19)           ; 97 (97)          ; 0          ; |DE10ARM|cmsdk_apb_subsystem:u_apb_subsystem|cmsdk_apb_uart:gen_apb_uart_2.u_apb_uart_2                                                      ; cmsdk_apb_uart             ; work         ;
;       |gpio:gen_apb_gpio_0.u_gpio_0|                               ; 97 (0)        ; 64 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)        ; 1 (0)             ; 63 (0)           ; 0          ; |DE10ARM|cmsdk_apb_subsystem:u_apb_subsystem|gpio:gen_apb_gpio_0.u_gpio_0                                                                    ; gpio                       ; work         ;
;          |gpio_apbif:x_gpio_apbif|                                 ; 97 (97)       ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)       ; 1 (1)             ; 63 (63)          ; 0          ; |DE10ARM|cmsdk_apb_subsystem:u_apb_subsystem|gpio:gen_apb_gpio_0.u_gpio_0|gpio_apbif:x_gpio_apbif                                            ; gpio_apbif                 ; work         ;
+--------------------------------------------------------------------+---------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+---------------+-------------------+------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                 ;
+---------------------+----------+---------------+---------------+-----------------------+-----+------+
; Name                ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+---------------------+----------+---------------+---------------+-----------------------+-----+------+
; TDO                 ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; TRESET              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Treg_sys_rst_n      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; uart0_txd           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; uart0_txen          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; uart1_txd           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; uart1_txen          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; uart2_txd           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; uart2_txen          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; timer1_extin        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; TMS                 ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; b_pad_gpio_porta[0] ; Bidir    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; b_pad_gpio_porta[1] ; Bidir    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; b_pad_gpio_porta[2] ; Bidir    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; b_pad_gpio_porta[3] ; Bidir    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; b_pad_gpio_porta[4] ; Bidir    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; b_pad_gpio_porta[5] ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; b_pad_gpio_porta[6] ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; b_pad_gpio_porta[7] ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; RESET               ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; TCK                 ; Input    ; (0) 0 ps      ; (0) 0 ps      ; --                    ; --  ; --   ;
; CLK                 ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; RESETn              ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; TDI                 ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; uart2_rxd           ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; uart1_rxd           ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; uart0_rxd           ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
+---------------------+----------+---------------+---------------+-----------------------+-----+------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                       ;
+--------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                    ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------------------------------------------------+-------------------+---------+
; timer1_extin                                                                                           ;                   ;         ;
; TMS                                                                                                    ;                   ;         ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Azwmv6~0        ; 0                 ; 6       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Lch8v6~0        ; 0                 ; 6       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Lch8v6~1        ; 0                 ; 6       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Tsvmv6~0        ; 0                 ; 6       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Dcwmv6~0        ; 0                 ; 6       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Xmwmv6~0        ; 0                 ; 6       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Lch8v6~5        ; 0                 ; 6       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Alwmv6~0        ; 0                 ; 6       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Lch8v6~9        ; 0                 ; 6       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Lch8v6~12       ; 0                 ; 6       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Lch8v6~14       ; 0                 ; 6       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Bwwmv6~0        ; 0                 ; 6       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Dcwmv6~1        ; 0                 ; 6       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|L2wmv6~0        ; 0                 ; 6       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|D5wmv6~0        ; 0                 ; 6       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Gwvmv6~1        ; 0                 ; 6       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Gwvmv6~2        ; 0                 ; 6       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Msvmv6~0        ; 0                 ; 6       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Djwmv6~0        ; 0                 ; 6       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Bbwmv6~10       ; 0                 ; 6       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Y5wmv6~0        ; 0                 ; 6       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Wr1nv6          ; 0                 ; 6       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Z3ymz6[1]~3     ; 0                 ; 6       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Sdqhw6          ; 0                 ; 6       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Woxmz6~18       ; 0                 ; 6       ;
; b_pad_gpio_porta[0]                                                                                    ;                   ;         ;
;      - cmsdk_apb_subsystem:u_apb_subsystem|gpio:gen_apb_gpio_0.u_gpio_0|gpio_apbif:x_gpio_apbif|Mux7~1 ; 1                 ; 6       ;
;      - cmsdk_apb_subsystem:u_apb_subsystem|gpio:gen_apb_gpio_0.u_gpio_0|gpio_apbif:x_gpio_apbif|Mux7~2 ; 1                 ; 6       ;
; b_pad_gpio_porta[1]                                                                                    ;                   ;         ;
;      - cmsdk_apb_subsystem:u_apb_subsystem|gpio:gen_apb_gpio_0.u_gpio_0|gpio_apbif:x_gpio_apbif|Mux6~1 ; 1                 ; 6       ;
;      - cmsdk_apb_subsystem:u_apb_subsystem|gpio:gen_apb_gpio_0.u_gpio_0|gpio_apbif:x_gpio_apbif|Mux6~2 ; 1                 ; 6       ;
; b_pad_gpio_porta[2]                                                                                    ;                   ;         ;
;      - cmsdk_apb_subsystem:u_apb_subsystem|gpio:gen_apb_gpio_0.u_gpio_0|gpio_apbif:x_gpio_apbif|Mux5~1 ; 1                 ; 6       ;
;      - cmsdk_apb_subsystem:u_apb_subsystem|gpio:gen_apb_gpio_0.u_gpio_0|gpio_apbif:x_gpio_apbif|Mux5~2 ; 1                 ; 6       ;
; b_pad_gpio_porta[3]                                                                                    ;                   ;         ;
;      - cmsdk_apb_subsystem:u_apb_subsystem|gpio:gen_apb_gpio_0.u_gpio_0|gpio_apbif:x_gpio_apbif|Mux4~1 ; 1                 ; 6       ;
;      - cmsdk_apb_subsystem:u_apb_subsystem|gpio:gen_apb_gpio_0.u_gpio_0|gpio_apbif:x_gpio_apbif|Mux4~2 ; 1                 ; 6       ;
; b_pad_gpio_porta[4]                                                                                    ;                   ;         ;
;      - cmsdk_apb_subsystem:u_apb_subsystem|gpio:gen_apb_gpio_0.u_gpio_0|gpio_apbif:x_gpio_apbif|Mux3~1 ; 1                 ; 6       ;
;      - cmsdk_apb_subsystem:u_apb_subsystem|gpio:gen_apb_gpio_0.u_gpio_0|gpio_apbif:x_gpio_apbif|Mux3~2 ; 1                 ; 6       ;
; b_pad_gpio_porta[5]                                                                                    ;                   ;         ;
;      - cmsdk_apb_subsystem:u_apb_subsystem|gpio:gen_apb_gpio_0.u_gpio_0|gpio_apbif:x_gpio_apbif|Mux2~1 ; 0                 ; 6       ;
;      - cmsdk_apb_subsystem:u_apb_subsystem|gpio:gen_apb_gpio_0.u_gpio_0|gpio_apbif:x_gpio_apbif|Mux2~2 ; 0                 ; 6       ;
; b_pad_gpio_porta[6]                                                                                    ;                   ;         ;
;      - cmsdk_apb_subsystem:u_apb_subsystem|gpio:gen_apb_gpio_0.u_gpio_0|gpio_apbif:x_gpio_apbif|Mux1~1 ; 0                 ; 6       ;
;      - cmsdk_apb_subsystem:u_apb_subsystem|gpio:gen_apb_gpio_0.u_gpio_0|gpio_apbif:x_gpio_apbif|Mux1~2 ; 0                 ; 6       ;
; b_pad_gpio_porta[7]                                                                                    ;                   ;         ;
;      - cmsdk_apb_subsystem:u_apb_subsystem|gpio:gen_apb_gpio_0.u_gpio_0|gpio_apbif:x_gpio_apbif|Mux0~1 ; 0                 ; 6       ;
;      - cmsdk_apb_subsystem:u_apb_subsystem|gpio:gen_apb_gpio_0.u_gpio_0|gpio_apbif:x_gpio_apbif|Mux0~2 ; 0                 ; 6       ;
; RESET                                                                                                  ;                   ;         ;
;      - reg_sys_rst_n                                                                                   ; 0                 ; 6       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Ym2nz6          ; 0                 ; 6       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Ik2nz6          ; 0                 ; 6       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Im2nz6          ; 0                 ; 6       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Sj2nz6          ; 0                 ; 6       ;
;      - TRESET~output                                                                                   ; 0                 ; 6       ;
; TCK                                                                                                    ;                   ;         ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|O5kzz6          ; 1                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Zoizz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Rvhoz6          ; 1                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|G8eoz6          ; 1                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|P6eoz6          ; 1                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Y4eoz6          ; 1                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|H3eoz6          ; 1                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|P1eoz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Gtdoz6          ; 1                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Nrdoz6          ; 1                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Updoz6          ; 1                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Bodoz6          ; 1                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Jkdoz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Vedoz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Zcdoz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Zry917          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Zudoz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Rgdoz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Nidoz6          ; 1                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Fmdoz6          ; 1                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Xrcoz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Ctgoz6          ; 1                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Z2toz6          ; 1                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Jhazz6          ; 1                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|F4bzz6          ; 1                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Fjbzz6          ; 1                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|B6czz6          ; 1                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Blczz6          ; 1                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|X7dzz6          ; 1                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Xmdzz6          ; 1                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|T9ezz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Toezz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Ym2nz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|P5doz6          ; 1                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|L7doz6          ; 1                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|T3doz6          ; 1                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|H9doz6          ; 1                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Dbdoz6          ; 1                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Vmsoz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Rqizz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Gv1g07          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|J0doz6          ; 1                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Xzdoz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Sthoz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|I4lzz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Ligoz6          ; 1                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Iavzz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|S8vzz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Fydoz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Uyizz6          ; 1                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|J1goz6          ; 1                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Gfgoz6          ; 1                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|V2goz6          ; 1                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Jdgoz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Fpkzz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Dlizz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Nwdoz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Im2nz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|X1doz6          ; 1                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Eanoz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Y5lzz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Vqszz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|S7lzz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Efpoz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|R1vzz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Veeoz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|L3vzz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Zwsoz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Ziizz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Sksoz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Kxhoz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|V9czz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|B0czz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Rfozz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Kqfoz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Holzz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Fofoz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Lyroz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Uufoz6          ; 1                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|O6ozz6          ; 1                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Psfoz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Aquzz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Amfoz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|U6toz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Vjfoz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|W5soz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Zwfoz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Rbdzz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|X1dzz6          ; 1                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Gfazz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Zoazz6          ; 1                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Chbzz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Vqbzz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Xftoz6          ; 1                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Qhfoz6          ; 1                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Yiczz6          ; 1                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Rsczz6          ; 1                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Z7bzz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Fyazz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Hdsoz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Ezfoz6          ; 1                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|V6vzz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Yuooz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|N6izz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|I9kzz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Bzsoz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|G7kzz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|E0poz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Ltooz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Hiroz6          ; 1                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Sggoz6          ; 1                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Ybvzz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Ryeoz6          ; 1                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Zskzz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|L5pzz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Hjuzz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|D0vzz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Xz1g07          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Ohhoz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Ukhoz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Poooz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|E2pzz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|C1lzz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|S2lzz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|F5vzz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Qukzz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Gwkzz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Wxkzz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Mzkzz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Thkzz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Oygoz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Qmezz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Jwezz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Furoz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Lffoz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Ukdzz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Nudzz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Csroz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Gdfoz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Iwroz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|P5fzz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Ndezz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|T3ezz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Aqroz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Cbfoz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Wpqzz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Y8foz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Ndkzz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Pg1g07          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Qi1g07          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Qfkzz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Gwqzz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Bzpzz6          ; 1                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|M2foz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|L4izz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Dfizz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Ynroz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|U6foz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Wlroz6          ; 1                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Q4foz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Ujroz6          ; 1                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|I0foz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Dhqoz6          ; 1                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Vmizz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Kbkzz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|A7roz6          ; 1                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|M5roz6          ; 1                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|O3poz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|K2roz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Y3roz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Vycoz6          ; 1                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Df1g07          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Pvcoz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|C5poz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Urhoz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Vsizz6          ; 1                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Vj3nz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Knkzz6          ; 1                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Nbgoz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Hhizz6          ; 1                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Haizz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|M0jzz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Q8izz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Nuizz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|N8noz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Pdroz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Bfroz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Yrooz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Ybizz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Dqooz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Earoz6          ; 1                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Ivsoz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|O8roz6          ; 1                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Aucoz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Nbeoz6          ; 1                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Zweoz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Kxpzz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Hveoz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Ndpoz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Pteoz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Edeoz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Wreoz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Wfhoz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|D8czz6          ; 1                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Iybzz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Zdozz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Jfcoz6          ; 1                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Pmlzz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Chcoz6          ; 1                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Xmooz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Xbcoz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|W4ozz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Qdcoz6          ; 1                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Iouzz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Vicoz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|C5toz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Okcoz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Flooz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Eacoz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Z9dzz6          ; 1                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|E0dzz6          ; 1                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Odazz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Gnazz6          ; 1                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Kfbzz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Cpbzz6          ; 1                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Fetoz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Hmcoz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Ghczz6          ; 1                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Yqczz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|H6bzz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Mwazz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Cjhoz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|L8coz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Hssoz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|X9eoz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Uchoz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Y6noz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|U2izz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Jehoz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Ldizz6          ; 1                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Ubroz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|V1poz6          ; 1                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Mfqoz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Nyooz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Ykeoz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Wwgoz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Ykezz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Quezz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Cjdzz6          ; 1                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Usdzz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Lxqoz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Rmeoz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Evgoz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|W3fzz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Vbezz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|A2ezz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Dzqoz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Koeoz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Foqzz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Dqeoz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Aocoz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|F51g07          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Xqkzz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Flazz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|K0bzz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Bnbzz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|G2czz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Xoczz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|C4dzz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Tqdzz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Y5ezz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Psezz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|U0roz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Fxcoz6          ; 1                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Od1g07          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Zb1g07          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|G71g07          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|V81g07          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Ka1g07          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Quqzz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Ogroz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Iy1g07          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Dohoz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Xh3nz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Xosoz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Pqsoz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Bwrzz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|H7szz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Tvpzz6          ; 1                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Wbpoz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Ttsoz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Tctzz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Hqy917          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Qxvf07          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|M0pzz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|S3pzz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Wjkzz6          ; 1                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Xklzz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Khlzz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|E3ozz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Qmuzz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Cu0107          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|U6poz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Scwf07          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Go1107          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Oivf07          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|E91107          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Xdlzz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Ak2107          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Eapoz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Imhoz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Plkzz6          ; 1                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|D1izz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Vdqoz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Rk1g07          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|K4goz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|M8poz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Xkzzz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Lc0107          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Tvqoz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|N31g07          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Zzzzz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Xdqzz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Omqzz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Rlgoz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Ckgoz6          ; 0                 ; 0       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Uw1g07          ; 1                 ; 0       ;
; CLK                                                                                                    ;                   ;         ;
; RESETn                                                                                                 ;                   ;         ;
;      - clk_div                                                                                         ; 1                 ; 6       ;
; TDI                                                                                                    ;                   ;         ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Gul8v6~1        ; 0                 ; 6       ;
;      - CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Vah8v6~0        ; 0                 ; 6       ;
; uart2_rxd                                                                                              ;                   ;         ;
;      - cmsdk_apb_subsystem:u_apb_subsystem|cmsdk_apb_uart:gen_apb_uart_2.u_apb_uart_2|rxd_sync_1~0     ; 0                 ; 6       ;
; uart1_rxd                                                                                              ;                   ;         ;
;      - cmsdk_apb_subsystem:u_apb_subsystem|cmsdk_apb_uart:gen_apb_uart_1.u_apb_uart_1|rxd_sync_1~0     ; 1                 ; 6       ;
; uart0_rxd                                                                                              ;                   ;         ;
;      - cmsdk_apb_subsystem:u_apb_subsystem|cmsdk_apb_uart:gen_apb_uart_0.u_apb_uart_0|rxd_sync_1~0     ; 0                 ; 6       ;
+--------------------------------------------------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                               ;
+----------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                 ; Location           ; Fan-Out ; Usage                    ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+
; AHB2MEM:u_rom|altsyncram:memory_rtl_0|altsyncram_6kg1:auto_generated|decode_97a:decode2|eq_node[0]                   ; LCCOMB_X47_Y20_N28 ; 32      ; Write enable             ; no     ; --                   ; --               ; --                        ;
; AHB2MEM:u_rom|altsyncram:memory_rtl_0|altsyncram_6kg1:auto_generated|decode_97a:decode2|eq_node[1]                   ; LCCOMB_X47_Y20_N2  ; 32      ; Write enable             ; no     ; --                   ; --               ; --                        ;
; AHB2MEM:u_sram|altsyncram:memory_rtl_0|altsyncram_6kg1:auto_generated|decode_97a:decode2|eq_node[0]                  ; LCCOMB_X47_Y19_N14 ; 32      ; Write enable             ; no     ; --                   ; --               ; --                        ;
; AHB2MEM:u_sram|altsyncram:memory_rtl_0|altsyncram_6kg1:auto_generated|decode_97a:decode2|eq_node[1]                  ; LCCOMB_X47_Y19_N4  ; 32      ; Write enable             ; no     ; --                   ; --               ; --                        ;
; BusMatrix3x3:u_BusMatrix3x3|InputStage:u_InputStage_0|HREADYOUTS~0                                                   ; LCCOMB_X50_Y21_N8  ; 25      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; BusMatrix3x3:u_BusMatrix3x3|InputStage:u_InputStage_0|load_reg                                                       ; LCCOMB_X46_Y21_N14 ; 24      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; BusMatrix3x3:u_BusMatrix3x3|InputStage:u_InputStage_1|HREADYOUTS~0                                                   ; LCCOMB_X47_Y24_N2  ; 13      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; BusMatrix3x3:u_BusMatrix3x3|InputStage:u_InputStage_1|load_reg~2                                                     ; LCCOMB_X47_Y24_N0  ; 23      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; BusMatrix3x3:u_BusMatrix3x3|InputStage:u_InputStage_2|load_reg~0                                                     ; LCCOMB_X42_Y28_N6  ; 17      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; BusMatrix3x3:u_BusMatrix3x3|OutputStage:u_outputstage_0|cmsdk_ahb_bm_output_arb:u_output_arb|reg_burst_remain[3]~1   ; LCCOMB_X45_Y23_N10 ; 2       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; BusMatrix3x3:u_BusMatrix3x3|OutputStage:u_outputstage_1|cmsdk_ahb_bm_output_arb:u_output_arb|i_no_port               ; FF_X47_Y21_N1      ; 5       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; BusMatrix3x3:u_BusMatrix3x3|OutputStage:u_outputstage_1|i_hreadymuxm~0                                               ; LCCOMB_X47_Y21_N26 ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CLK                                                                                                                  ; PIN_P11            ; 1       ; Clock                    ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|A41jy6                               ; LCCOMB_X35_Y18_N24 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|A6e8v6~0                             ; LCCOMB_X11_Y18_N4  ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|A9kiw6                               ; LCCOMB_X40_Y26_N6  ; 28      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Ab5ov6~0                             ; LCCOMB_X27_Y14_N6  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Abd7x6                               ; LCCOMB_X32_Y22_N24 ; 14      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Add10~3                              ; LCCOMB_X26_Y8_N2   ; 13      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Aibiw6                               ; LCCOMB_X26_Y27_N26 ; 6       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Aiiiw6~0                             ; LCCOMB_X25_Y16_N16 ; 2       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|All7v6~0                             ; LCCOMB_X9_Y25_N30  ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Alo7x6~0                             ; LCCOMB_X44_Y21_N12 ; 43      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Ammhw6~2                             ; LCCOMB_X63_Y33_N28 ; 51      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Apiiw6~1                             ; LCCOMB_X25_Y16_N24 ; 7       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Avciw6                               ; LCCOMB_X29_Y27_N12 ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Aw1jy6~0                             ; LCCOMB_X29_Y18_N4  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Azd8v6~0                             ; LCCOMB_X6_Y24_N18  ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|B22yx6                               ; LCCOMB_X26_Y14_N22 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|B2f8v6~0                             ; LCCOMB_X6_Y24_N14  ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|B35xx6~0                             ; LCCOMB_X50_Y7_N8   ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|B4d8v6~0                             ; LCCOMB_X9_Y24_N30  ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|B57iw6~1                             ; LCCOMB_X23_Y22_N6  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|B63yx6~0                             ; LCCOMB_X24_Y13_N10 ; 23      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|B6kiw6                               ; LCCOMB_X36_Y26_N2  ; 30      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|B7ciw6~2                             ; LCCOMB_X29_Y27_N16 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Ba6yx6~0                             ; LCCOMB_X36_Y11_N4  ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Be6yx6~0                             ; LCCOMB_X35_Y8_N8   ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Beciw6~2                             ; LCCOMB_X29_Y27_N14 ; 6       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Bh5xx6                               ; LCCOMB_X52_Y7_N6   ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Bi6yx6                               ; LCCOMB_X36_Y9_N8   ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Bmbiw6~0                             ; LCCOMB_X22_Y30_N2  ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Bq4yx6                               ; LCCOMB_X37_Y12_N22 ; 40      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Br0ov6~1                             ; LCCOMB_X51_Y32_N8  ; 34      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Brzhw6~0                             ; LCCOMB_X27_Y9_N18  ; 6       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Bwd8v6~0                             ; LCCOMB_X11_Y18_N10 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|C31jy6~0                             ; LCCOMB_X35_Y18_N14 ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|C4ciw6~0                             ; LCCOMB_X22_Y30_N12 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|C71jy6                               ; LCCOMB_X31_Y15_N2  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|C7e8v6~0                             ; LCCOMB_X9_Y24_N0   ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Chyiw6~0                             ; LCCOMB_X51_Y39_N12 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Cjbiw6                               ; LCCOMB_X29_Y27_N4  ; 6       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Cml7v6~0                             ; LCCOMB_X20_Y23_N30 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Cn1ov6~0                             ; LCCOMB_X47_Y24_N12 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Cp8xx6                               ; LCCOMB_X47_Y7_N26  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Cr0jy6                               ; LCCOMB_X25_Y25_N26 ; 5       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Cs5xx6                               ; LCCOMB_X50_Y7_N28  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Cwciw6~2                             ; LCCOMB_X29_Y27_N2  ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|D12yx6                               ; LCCOMB_X26_Y14_N4  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|D25ov6~0                             ; LCCOMB_X30_Y12_N6  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|D3f8v6~0                             ; LCCOMB_X6_Y24_N22  ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|D45xx6~0                             ; LCCOMB_X50_Y7_N30  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|D5d8v6~0                             ; LCCOMB_X6_Y24_N24  ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|D7kiw6                               ; LCCOMB_X39_Y25_N0  ; 30      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Dcnov6~0                             ; LCCOMB_X57_Y29_N0  ; 29      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Dfciw6~2                             ; LCCOMB_X29_Y26_N30 ; 6       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Dg4iw6~0                             ; LCCOMB_X22_Y21_N10 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Diwnv6                               ; LCCOMB_X29_Y3_N24  ; 12      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Dnbiw6                               ; LCCOMB_X29_Y29_N2  ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Drthw6~2                             ; LCCOMB_X21_Y1_N0   ; 2       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Dtciw6~0                             ; LCCOMB_X22_Y27_N6  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Dtjiw6~6                             ; LCCOMB_X23_Y17_N0  ; 6       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Dvhiw6~0                             ; LCCOMB_X24_Y15_N20 ; 14      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Dxd8v6~0                             ; LCCOMB_X9_Y25_N2   ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Dxl7v6~0                             ; LCCOMB_X20_Y25_N0  ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|E0f8v6~0                             ; LCCOMB_X11_Y18_N14 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|E21jy6                               ; LCCOMB_X35_Y19_N6  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|E2d8v6~0                             ; LCCOMB_X9_Y24_N2   ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|E5ciw6~0                             ; LCCOMB_X22_Y27_N4  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|E8e8v6~0                             ; LCCOMB_X11_Y18_N30 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Ebyiw6~1                             ; LCCOMB_X51_Y38_N20 ; 30      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Ee6xx6                               ; LCCOMB_X50_Y7_N12  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Eheiw6~0                             ; LCCOMB_X32_Y25_N20 ; 7       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Ehfhw6                               ; LCCOMB_X61_Y28_N6  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Epyiw6~0                             ; LCCOMB_X51_Y39_N6  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Eq2nz6                               ; FF_X24_Y5_N31      ; 18      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Equal12~5                            ; LCCOMB_X22_Y25_N14 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Etgiw6                               ; LCCOMB_X35_Y19_N26 ; 29      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Eu1jy6~3                             ; LCCOMB_X29_Y18_N0  ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Euziy6                               ; LCCOMB_X26_Y19_N18 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|F2ciw6~2                             ; LCCOMB_X26_Y27_N4  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|F46xx6                               ; LCCOMB_X52_Y7_N16  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|F46yx6~0                             ; LCCOMB_X35_Y7_N14  ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|F5e8v6~0                             ; LCCOMB_X9_Y24_N28  ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|F86yx6~0                             ; LCCOMB_X38_Y8_N28  ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|F8kiw6                               ; LCCOMB_X40_Y26_N30 ; 28      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Fa5ov6                               ; LCCOMB_X29_Y12_N18 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Fc6yx6~0                             ; LCCOMB_X35_Y8_N6   ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Fftnv6~5                             ; LCCOMB_X50_Y7_N4   ; 17      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Fg6yx6~0                             ; LCCOMB_X36_Y9_N22  ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Fhbiw6                               ; LCCOMB_X23_Y27_N30 ; 6       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Fn38v6~0                             ; LCCOMB_X57_Y29_N22 ; 34      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Fs3xx6~0                             ; LCCOMB_X42_Y9_N18  ; 27      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Fuciw6~0                             ; LCCOMB_X22_Y27_N2  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Fujiw6                               ; LCCOMB_X27_Y25_N10 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Fwhiw6~0                             ; LCCOMB_X25_Y16_N10 ; 2       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Fwiyx6                               ; LCCOMB_X25_Y12_N20 ; 21      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Fyd8v6~0                             ; LCCOMB_X11_Y18_N8  ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|G11jy6~4                             ; LCCOMB_X35_Y18_N28 ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|G1f8v6~0                             ; LCCOMB_X9_Y25_N16  ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|G3d8v6~0                             ; LCCOMB_X20_Y23_N18 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|G3uhw6~3                             ; LCCOMB_X19_Y6_N26  ; 6       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|G6ciw6~0                             ; LCCOMB_X22_Y27_N24 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|G91jy6                               ; LCCOMB_X32_Y14_N10 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|G9e8v6~0                             ; LCCOMB_X9_Y24_N12  ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|G9yiy6                               ; LCCOMB_X30_Y8_N26  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Ge5ov6                               ; LCCOMB_X27_Y13_N24 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Gecov6~0                             ; LCCOMB_X45_Y10_N8  ; 6       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Go2nz6                               ; FF_X31_Y25_N11     ; 107     ; Async. clear             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Gs7xx6~0                             ; LCCOMB_X52_Y7_N26  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|H11ov6~0                             ; LCCOMB_X44_Y28_N10 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|H2kiw6~3                             ; LCCOMB_X35_Y30_N16 ; 6       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|H3ciw6~2                             ; LCCOMB_X25_Y27_N20 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|H6e8v6~0                             ; LCCOMB_X9_Y24_N6   ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|H8bdt6~0                             ; LCCOMB_X45_Y53_N10 ; 1714    ; Async. clear             ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|He1iw6~0                             ; LCCOMB_X29_Y2_N20  ; 14      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Hgyiw6~0                             ; LCCOMB_X51_Y38_N16 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Hibiw6                               ; LCCOMB_X29_Y27_N18 ; 6       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Hn5yx6~0                             ; LCCOMB_X42_Y11_N14 ; 31      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Hr4yx6~0                             ; LCCOMB_X29_Y18_N18 ; 17      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Hvciw6~0                             ; LCCOMB_X27_Y30_N20 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Hyhov6~0                             ; LCCOMB_X23_Y25_N0  ; 5       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Hzd8v6~0                             ; LCCOMB_X9_Y25_N0   ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|I01jy6                               ; LCCOMB_X20_Y23_N6  ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|I2f8v6~0                             ; LCCOMB_X11_Y18_N28 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|I35xx6~0                             ; LCCOMB_X50_Y7_N18  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|I41jy6                               ; LCCOMB_X35_Y18_N22 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|I4d8v6~0                             ; LCCOMB_X6_Y24_N4   ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|I4yiy6~2                             ; LCCOMB_X26_Y8_N6   ; 7       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Ieciw6~2                             ; LCCOMB_X30_Y27_N28 ; 6       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Ik2nz6                               ; FF_X45_Y53_N13     ; 903     ; Async. clear             ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Inhiw6~0                             ; LCCOMB_X39_Y14_N28 ; 34      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Iownv6~0                             ; LCCOMB_X43_Y23_N24 ; 7       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Iwd8v6~0                             ; LCCOMB_X11_Y18_N2  ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Iwl7v6~0                             ; LCCOMB_X20_Y27_N2  ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Iwvnv6                               ; LCCOMB_X59_Y32_N30 ; 5       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|J0doz6                               ; FF_X20_Y2_N17      ; 6       ; Output enable            ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|J4ciw6~2                             ; LCCOMB_X26_Y27_N10 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|J7e8v6~0                             ; LCCOMB_X9_Y24_N16  ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Jcqhw6                               ; LCCOMB_X23_Y2_N2   ; 62      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Jg0oz6                               ; FF_X63_Y29_N1      ; 69      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Jk88v6~5                             ; LCCOMB_X44_Y24_N30 ; 7       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Jl1jw6~0                             ; LCCOMB_X51_Y39_N14 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Jlb7x6~0                             ; LCCOMB_X26_Y26_N20 ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Jp8xx6~0                             ; LCCOMB_X47_Y7_N24  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Jwciw6                               ; LCCOMB_X22_Y30_N6  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|K1ciw6~2                             ; LCCOMB_X26_Y27_N2  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|K2jhw6~1                             ; LCCOMB_X64_Y30_N2  ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|K31jy6~0                             ; LCCOMB_X37_Y16_N30 ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|K3f8v6~0                             ; LCCOMB_X6_Y24_N10  ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|K45xx6~0                             ; LCCOMB_X50_Y7_N24  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|K5d8v6~0                             ; LCCOMB_X6_Y24_N20  ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|K7tnv6~0                             ; LCCOMB_X41_Y9_N28  ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Kbb7x6~0                             ; LCCOMB_X30_Y24_N8  ; 7       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Keyiw6~0                             ; LCCOMB_X50_Y39_N4  ; 30      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Kfciw6~2                             ; LCCOMB_X30_Y27_N26 ; 6       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Kjv5z6~2                             ; LCCOMB_X32_Y14_N24 ; 5       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Kkfhw6~0                             ; LCCOMB_X60_Y28_N14 ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Klyiw6~0                             ; LCCOMB_X51_Y39_N26 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Kniiw6~0                             ; LCCOMB_X30_Y19_N22 ; 30      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Knniy6~3                             ; LCCOMB_X31_Y25_N26 ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Krx5z6~0                             ; LCCOMB_X23_Y11_N0  ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Ktciw6                               ; LCCOMB_X30_Y27_N0  ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Ktjiw6                               ; LCCOMB_X27_Y23_N12 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Kxd8v6~0                             ; LCCOMB_X9_Y25_N22  ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|L0f8v6~0                             ; LCCOMB_X11_Y18_N6  ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|L2d8v6~0                             ; LCCOMB_X11_Y18_N12 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|L4kiw6                               ; LCCOMB_X36_Y26_N14 ; 24      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|L8e8v6~0                             ; LCCOMB_X9_Y24_N10  ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|L96yx6                               ; LCCOMB_X38_Y8_N22  ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Ld6yx6                               ; LCCOMB_X35_Y8_N28  ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Le6xx6~0                             ; LCCOMB_X50_Y7_N14  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Lh6yx6                               ; LCCOMB_X36_Y9_N12  ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Lhliw6~0                             ; LCCOMB_X41_Y16_N26 ; 13      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Lkbiw6~0                             ; LCCOMB_X22_Y30_N26 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Lr5ov6~1                             ; LCCOMB_X31_Y10_N20 ; 20      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Lz4ov6~0                             ; LCCOMB_X36_Y7_N14  ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|M0eiw6~1                             ; LCCOMB_X42_Y24_N30 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|M20jy6~0                             ; LCCOMB_X27_Y25_N0  ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|M21jy6                               ; LCCOMB_X35_Y19_N28 ; 5       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|M2p7v6~5                             ; LCCOMB_X47_Y24_N26 ; 2       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|M46xx6~0                             ; LCCOMB_X52_Y7_N24  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|M4c7x6~0                             ; LCCOMB_X24_Y24_N20 ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|M5e8v6~0                             ; LCCOMB_X9_Y24_N4   ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|M61jy6                               ; LCCOMB_X32_Y14_N30 ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Maziy6                               ; LCCOMB_X29_Y21_N4  ; 6       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Mdonv6                               ; LCCOMB_X44_Y26_N26 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Mds7v6~0                             ; LCCOMB_X47_Y22_N0  ; 2       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Me0iw6                               ; LCCOMB_X25_Y4_N2   ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Mfyiw6~0                             ; LCCOMB_X51_Y39_N18 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Mh67x6~3                             ; LCCOMB_X50_Y27_N6  ; 37      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Mhbiw6                               ; LCCOMB_X25_Y27_N14 ; 6       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Mk9ov6~0                             ; LCCOMB_X45_Y21_N8  ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Mmzhw6                               ; LCCOMB_X25_Y5_N2   ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Mphiw6~2                             ; LCCOMB_X30_Y19_N16 ; 34      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Mq0jy6~0                             ; LCCOMB_X23_Y26_N30 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Mu1jy6~0                             ; LCCOMB_X30_Y18_N14 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Muciw6                               ; LCCOMB_X27_Y27_N0  ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Muziy6                               ; LCCOMB_X26_Y19_N4  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Myd8v6~0                             ; LCCOMB_X11_Y18_N16 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Myyiy6                               ; LCCOMB_X27_Y1_N22  ; 12      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|N0qhw6~0                             ; LCCOMB_X42_Y24_N14 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|N1f8v6~0                             ; LCCOMB_X9_Y25_N8   ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|N25xx6~0                             ; LCCOMB_X52_Y7_N20  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|N29iw6~2                             ; LCCOMB_X22_Y30_N24 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|N3d8v6~0                             ; LCCOMB_X10_Y27_N8  ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|N5kiw6                               ; LCCOMB_X38_Y26_N12 ; 30      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Ne5ov6                               ; LCCOMB_X27_Y13_N14 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Ng5xx6                               ; LCCOMB_X52_Y7_N28  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Njyiw6~0                             ; LCCOMB_X51_Y39_N8  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Nlbiw6~0                             ; LCCOMB_X22_Y30_N18 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|No3yx6~0                             ; LCCOMB_X36_Y10_N10 ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Ns7xx6                               ; LCCOMB_X52_Y7_N2   ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Nthiw6~2                             ; LCCOMB_X24_Y15_N24 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Nvd8v6~0                             ; LCCOMB_X9_Y25_N4   ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Nw97v6~2                             ; LCCOMB_X45_Y9_N6   ; 31      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|O0o7x6~0                             ; LCCOMB_X63_Y29_N22 ; 31      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|O11jy6                               ; LCCOMB_X35_Y19_N24 ; 6       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|O3ciw6~2                             ; LCCOMB_X26_Y27_N28 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|O5a7z6                               ; LCCOMB_X51_Y28_N2  ; 60      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|O6e8v6~0                             ; LCCOMB_X9_Y24_N20  ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|O91jy6                               ; LCCOMB_X32_Y14_N0  ; 14      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Oah8v6~0                             ; LCCOMB_X29_Y2_N14  ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Ob4iw6                               ; LCCOMB_X38_Y22_N8  ; 7       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Obo7v6~1                             ; LCCOMB_X36_Y28_N0  ; 60      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Oibiw6                               ; LCCOMB_X26_Y27_N6  ; 6       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|On9xx6                               ; LCCOMB_X52_Y7_N4   ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Onyiw6~0                             ; LCCOMB_X51_Y39_N4  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Or5xx6                               ; LCCOMB_X50_Y7_N0   ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Ovciw6                               ; LCCOMB_X30_Y27_N14 ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Ozd8v6~0                             ; LCCOMB_X6_Y24_N26  ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|P2f8v6~0                             ; LCCOMB_X11_Y18_N0  ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|P4d8v6~0                             ; LCCOMB_X11_Y18_N26 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|P6kiw6                               ; LCCOMB_X36_Y26_N4  ; 30      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|P7p7v6~0                             ; LCCOMB_X59_Y29_N24 ; 33      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Pb9ov6~0                             ; LCCOMB_X49_Y27_N16 ; 5       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Pdyiw6~2                             ; LCCOMB_X51_Y39_N24 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Peciw6~2                             ; LCCOMB_X30_Y27_N2  ; 6       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Pj3yx6~0                             ; LCCOMB_X31_Y12_N10 ; 17      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Pklov6                               ; LCCOMB_X25_Y27_N0  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Pkyiw6~0                             ; LCCOMB_X51_Y38_N28 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Pmbiw6                               ; LCCOMB_X25_Y27_N24 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Pqthw6~2                             ; LCCOMB_X22_Y2_N4   ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Ps5iw6~0                             ; LCCOMB_X19_Y21_N14 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Pwd8v6~0                             ; LCCOMB_X9_Y25_N28  ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Pyeov6~1                             ; LCCOMB_X50_Y26_N6  ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Pz1yx6                               ; LCCOMB_X26_Y14_N2  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Pz5yx6~0                             ; LCCOMB_X36_Y7_N22  ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Q0hhw6                               ; LCCOMB_X56_Y27_N26 ; 35      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Q0yiy6~1                             ; LCCOMB_X25_Y2_N18  ; 36      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Q41jy6                               ; LCCOMB_X36_Y18_N18 ; 12      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Q52et6~15                            ; LCCOMB_X58_Y26_N26 ; 6       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Q7e8v6~0                             ; LCCOMB_X9_Y24_N18  ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Q8fiw6~0                             ; LCCOMB_X35_Y18_N16 ; 33      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Qf2ov6~0                             ; LCCOMB_X65_Y43_N10 ; 38      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Qgyiy6~1                             ; LCCOMB_X21_Y5_N2   ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Qhyiw6~0                             ; LCCOMB_X51_Y38_N14 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Qkwhw6~0                             ; LCCOMB_X20_Y4_N24  ; 2       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Qoyiw6~0                             ; LCCOMB_X50_Y39_N2  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Qp8xx6                               ; LCCOMB_X47_Y7_N14  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Qsq6x6~0                             ; LCCOMB_X51_Y38_N4  ; 36      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Qu1ov6                               ; LCCOMB_X60_Y35_N24 ; 18      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Qwciw6                               ; LCCOMB_X29_Y27_N20 ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Qxbiw6~2                             ; LCCOMB_X29_Y27_N22 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Qze8v6~0                             ; LCCOMB_X9_Y25_N6   ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|R1ciw6~2                             ; LCCOMB_X23_Y27_N12 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|R3f8v6~0                             ; LCCOMB_X6_Y24_N16  ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|R45xx6                               ; LCCOMB_X50_Y7_N26  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|R5d8v6~0                             ; LCCOMB_X6_Y24_N0   ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|R66yx6~0                             ; LCCOMB_X36_Y10_N12 ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|R7kiw6                               ; LCCOMB_X36_Y26_N0  ; 30      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Rconv6~1                             ; LCCOMB_X44_Y28_N16 ; 17      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Rem7x6~0                             ; LCCOMB_X60_Y33_N28 ; 7       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Rfciw6~2                             ; LCCOMB_X29_Y27_N8  ; 6       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Rgbiw6~0                             ; LCCOMB_X19_Y21_N2  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Riaov6                               ; LCCOMB_X57_Y30_N30 ; 6       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Rnqhw6                               ; LCCOMB_X26_Y8_N30  ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Rpoov6                               ; LCCOMB_X55_Y30_N10 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Rtciw6~0                             ; LCCOMB_X22_Y30_N22 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Rx8iw6~0                             ; LCCOMB_X30_Y25_N4  ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Rxd8v6~0                             ; LCCOMB_X9_Y25_N14  ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Ry1yx6~0                             ; LCCOMB_X26_Y14_N26 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|S0f8v6~0                             ; LCCOMB_X20_Y23_N10 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|S2d8v6~0                             ; LCCOMB_X11_Y18_N20 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|S31jy6                               ; LCCOMB_X35_Y18_N18 ; 5       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|S5ciw6~0                             ; LCCOMB_X22_Y30_N8  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|S8e8v6~0                             ; LCCOMB_X9_Y24_N24  ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|S93nv6~0                             ; LCCOMB_X15_Y26_N20 ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Sblov6~21                            ; LCCOMB_X42_Y27_N4  ; 6       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Scrhw6                               ; LCCOMB_X22_Y4_N24  ; 22      ; Clock enable, Sync. load ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Sdo7v6~2                             ; LCCOMB_X30_Y21_N8  ; 21      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Sidiw6~0                             ; LCCOMB_X54_Y26_N24 ; 13      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Soeiw6~0                             ; LCCOMB_X32_Y25_N8  ; 7       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Su1iw6~0                             ; LCCOMB_X29_Y2_N30  ; 18      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Sv1jy6~1                             ; LCCOMB_X31_Y18_N12 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Szw5z6                               ; LCCOMB_X24_Y13_N14 ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|T12yx6~1                             ; LCCOMB_X25_Y16_N28 ; 7       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|T1zmz6~0                             ; LCCOMB_X45_Y8_N16  ; 27      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|T2ciw6~2                             ; LCCOMB_X25_Y27_N28 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|T46xx6                               ; LCCOMB_X52_Y7_N8   ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|T5a8x6~0                             ; LCCOMB_X35_Y25_N16 ; 53      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|T5e8v6~0                             ; LCCOMB_X18_Y18_N8  ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Tdz7v6~3                             ; LCCOMB_X52_Y33_N0  ; 2       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Thbiw6                               ; LCCOMB_X25_Y27_N2  ; 6       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Tmyiw6~3                             ; LCCOMB_X51_Y38_N12 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Toxhw6                               ; LCCOMB_X22_Y4_N20  ; 13      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Trgov6~2                             ; LCCOMB_X15_Y26_N18 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Trl7v6~1                             ; LCCOMB_X20_Y23_N26 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Tuciw6~0                             ; LCCOMB_X22_Y30_N28 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Tyd8v6~0                             ; LCCOMB_X6_Y24_N6   ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|U1f8v6~0                             ; LCCOMB_X9_Y25_N12  ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|U20jy6~2                             ; LCCOMB_X20_Y23_N20 ; 2       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|U3d8v6~0                             ; LCCOMB_X20_Y27_N8  ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|U61jy6                               ; LCCOMB_X32_Y14_N12 ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|U6ciw6~0                             ; LCCOMB_X22_Y30_N14 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Ua1jy6                               ; LCCOMB_X32_Y14_N6  ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Udkov6~0                             ; LCCOMB_X65_Y40_N6  ; 16      ; Clock enable, Sync. load ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Ue5ov6                               ; LCCOMB_X27_Y13_N6  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Ueyiy6~0                             ; LCCOMB_X21_Y5_N6   ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Ug5xx6~0                             ; LCCOMB_X52_Y7_N30  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Uub7x6~1                             ; LCCOMB_X26_Y20_N14 ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Uvd8v6~0                             ; LCCOMB_X9_Y25_N20  ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Uw3xx6~0                             ; LCCOMB_X45_Y8_N12  ; 25      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Uzg8v6~0                             ; LCCOMB_X21_Y4_N6   ; 24      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|V6e8v6~0                             ; LCCOMB_X9_Y24_N26  ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|V6wnv6~0                             ; LCCOMB_X30_Y8_N0   ; 6       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Vd2iw6~4                             ; LCCOMB_X31_Y21_N8  ; 25      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Vfmov6~0                             ; LCCOMB_X52_Y28_N10 ; 13      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Vfsiw6                               ; LCCOMB_X61_Y29_N16 ; 6       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Vibiw6                               ; LCCOMB_X29_Y27_N28 ; 6       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Vlgov6~1                             ; LCCOMB_X19_Y28_N16 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Vr5xx6~0                             ; LCCOMB_X50_Y7_N10  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Vs2yx6~1                             ; LCCOMB_X24_Y13_N8  ; 7       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Vs9ov6~2                             ; LCCOMB_X59_Y29_N30 ; 72      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Vvciw6                               ; LCCOMB_X25_Y27_N10 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|W10jy6~0                             ; LCCOMB_X18_Y24_N8  ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|W11jy6                               ; LCCOMB_X35_Y19_N20 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|W2f8v6~0                             ; LCCOMB_X6_Y24_N28  ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|W32iw6~0                             ; LCCOMB_X26_Y22_N18 ; 15      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|W4d8v6~0                             ; LCCOMB_X11_Y18_N22 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|W5yiy6~0                             ; LCCOMB_X20_Y23_N16 ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|W7ciw6~2                             ; LCCOMB_X29_Y27_N10 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|W92jy6~0                             ; LCCOMB_X32_Y18_N12 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Weciw6~2                             ; LCCOMB_X30_Y27_N24 ; 6       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Wj1ov6                               ; LCCOMB_X40_Y28_N18 ; 33      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Wmcov6                               ; LCCOMB_X50_Y8_N30  ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Wsciw6                               ; LCCOMB_X29_Y27_N6  ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Wtziy6                               ; LCCOMB_X26_Y19_N24 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Wwd8v6~0                             ; LCCOMB_X20_Y23_N28 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Wy3oz6                               ; FF_X46_Y8_N15      ; 46      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|X1d8v6~0                             ; LCCOMB_X9_Y24_N14  ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|X76yx6~0                             ; LCCOMB_X36_Y10_N30 ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|X7e8v6~0                             ; LCCOMB_X10_Y19_N0  ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Xd6xx6                               ; LCCOMB_X50_Y7_N20  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Xjbiw6~0                             ; LCCOMB_X22_Y27_N18 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Xllg07                               ; FF_X31_Y25_N23     ; 272     ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Xml7v6~0                             ; LCCOMB_X20_Y23_N12 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Xxbiw6~0                             ; LCCOMB_X25_Y27_N4  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Xze8v6~0                             ; LCCOMB_X9_Y25_N10  ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Y01jy6~4                             ; LCCOMB_X39_Y17_N30 ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Y5d8v6~0                             ; LCCOMB_X6_Y24_N12  ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Y81jy6                               ; LCCOMB_X30_Y14_N18 ; 7       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Yei8v6~0                             ; LCCOMB_X60_Y27_N6  ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Yfciw6                               ; LCCOMB_X29_Y27_N26 ; 6       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Ykziw6~2                             ; LCCOMB_X51_Y38_N18 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Ym2nz6                               ; FF_X45_Y53_N27     ; 281     ; Async. clear             ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Ynbiw6~0                             ; LCCOMB_X25_Y27_N6  ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Ytciw6                               ; LCCOMB_X26_Y27_N24 ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Ytjiw6                               ; LCCOMB_X20_Y24_N26 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Yxd8v6~0                             ; LCCOMB_X6_Y24_N30  ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Yxl7v6~0                             ; LCCOMB_X18_Y24_N0  ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Z0f8v6~0                             ; LCCOMB_X20_Y23_N4  ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Z2d8v6~0                             ; LCCOMB_X20_Y23_N24 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Z4kiw6                               ; LCCOMB_X36_Y26_N18 ; 30      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Z6jhw6~0                             ; LCCOMB_X65_Y43_N12 ; 46      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Z73iw6~2                             ; LCCOMB_X32_Y25_N2  ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Z8e8v6~0                             ; LCCOMB_X9_Y24_N22  ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Zdo7v6~0                             ; LCCOMB_X32_Y25_N14 ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Zhg7x6~2                             ; LCCOMB_X23_Y17_N24 ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Zidiw6~0                             ; LCCOMB_X38_Y22_N30 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Zkbiw6~0                             ; LCCOMB_X22_Y27_N26 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Zmwnv6~0                             ; LCCOMB_X26_Y8_N4   ; 33      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Zr7xx6                               ; LCCOMB_X52_Y7_N0   ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Zs4ov6~0                             ; LCCOMB_X57_Y33_N30 ; 71      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; RESET                                                                                                                ; PIN_C11            ; 6       ; Async. clear             ; no     ; --                   ; --               ; --                        ;
; RESETn                                                                                                               ; PIN_D12            ; 1       ; Async. clear             ; no     ; --                   ; --               ; --                        ;
; TCK                                                                                                                  ; PIN_W10            ; 327     ; Clock                    ; no     ; --                   ; --               ; --                        ;
; clk_div                                                                                                              ; FF_X42_Y1_N11      ; 5560    ; Clock                    ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; cmsdk_apb_subsystem:u_apb_subsystem|cmsdk_ahb_to_apb:u_ahb_to_apb|Equal5~0                                           ; LCCOMB_X50_Y21_N14 ; 27      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cmsdk_apb_subsystem:u_apb_subsystem|cmsdk_ahb_to_apb:u_ahb_to_apb|apb_select                                         ; LCCOMB_X47_Y21_N30 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cmsdk_apb_subsystem:u_apb_subsystem|cmsdk_apb_uart:gen_apb_uart_0.u_apb_uart_0|always15~1                            ; LCCOMB_X55_Y11_N16 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cmsdk_apb_subsystem:u_apb_subsystem|cmsdk_apb_uart:gen_apb_uart_0.u_apb_uart_0|always7~0                             ; LCCOMB_X57_Y10_N24 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cmsdk_apb_subsystem:u_apb_subsystem|cmsdk_apb_uart:gen_apb_uart_0.u_apb_uart_0|nxt_baud_cntr_i~0                     ; LCCOMB_X57_Y10_N2  ; 16      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; cmsdk_apb_subsystem:u_apb_subsystem|cmsdk_apb_uart:gen_apb_uart_0.u_apb_uart_0|nxt_rx_tick_cnt~1                     ; LCCOMB_X57_Y9_N30  ; 4       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; cmsdk_apb_subsystem:u_apb_subsystem|cmsdk_apb_uart:gen_apb_uart_0.u_apb_uart_0|nxt_tx_tick_cnt~1                     ; LCCOMB_X55_Y10_N4  ; 4       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; cmsdk_apb_subsystem:u_apb_subsystem|cmsdk_apb_uart:gen_apb_uart_0.u_apb_uart_0|read_enable                           ; LCCOMB_X54_Y12_N14 ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cmsdk_apb_subsystem:u_apb_subsystem|cmsdk_apb_uart:gen_apb_uart_0.u_apb_uart_0|reg_baud_tick                         ; FF_X54_Y10_N21     ; 13      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cmsdk_apb_subsystem:u_apb_subsystem|cmsdk_apb_uart:gen_apb_uart_0.u_apb_uart_0|reg_ctrl[1]                           ; FF_X55_Y10_N29     ; 7       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cmsdk_apb_subsystem:u_apb_subsystem|cmsdk_apb_uart:gen_apb_uart_0.u_apb_uart_0|rx_state_inc                          ; LCCOMB_X57_Y9_N24  ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cmsdk_apb_subsystem:u_apb_subsystem|cmsdk_apb_uart:gen_apb_uart_0.u_apb_uart_0|rx_state_update                       ; LCCOMB_X56_Y9_N20  ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cmsdk_apb_subsystem:u_apb_subsystem|cmsdk_apb_uart:gen_apb_uart_0.u_apb_uart_0|rxbuf_sample                          ; LCCOMB_X56_Y9_N18  ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cmsdk_apb_subsystem:u_apb_subsystem|cmsdk_apb_uart:gen_apb_uart_0.u_apb_uart_0|tx_state_update                       ; LCCOMB_X54_Y11_N16 ; 4       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; cmsdk_apb_subsystem:u_apb_subsystem|cmsdk_apb_uart:gen_apb_uart_0.u_apb_uart_0|update_rx_tick_cnt                    ; LCCOMB_X56_Y9_N12  ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cmsdk_apb_subsystem:u_apb_subsystem|cmsdk_apb_uart:gen_apb_uart_0.u_apb_uart_0|write_enable00                        ; LCCOMB_X56_Y11_N6  ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cmsdk_apb_subsystem:u_apb_subsystem|cmsdk_apb_uart:gen_apb_uart_0.u_apb_uart_0|write_enable08                        ; LCCOMB_X56_Y10_N22 ; 7       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cmsdk_apb_subsystem:u_apb_subsystem|cmsdk_apb_uart:gen_apb_uart_0.u_apb_uart_0|write_enable10                        ; LCCOMB_X56_Y10_N0  ; 21      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cmsdk_apb_subsystem:u_apb_subsystem|cmsdk_apb_uart:gen_apb_uart_1.u_apb_uart_1|always15~1                            ; LCCOMB_X55_Y13_N28 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cmsdk_apb_subsystem:u_apb_subsystem|cmsdk_apb_uart:gen_apb_uart_1.u_apb_uart_1|always7~0                             ; LCCOMB_X59_Y13_N12 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cmsdk_apb_subsystem:u_apb_subsystem|cmsdk_apb_uart:gen_apb_uart_1.u_apb_uart_1|nxt_baud_cntr_i~0                     ; LCCOMB_X60_Y15_N6  ; 16      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; cmsdk_apb_subsystem:u_apb_subsystem|cmsdk_apb_uart:gen_apb_uart_1.u_apb_uart_1|nxt_rx_tick_cnt~1                     ; LCCOMB_X61_Y11_N0  ; 4       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; cmsdk_apb_subsystem:u_apb_subsystem|cmsdk_apb_uart:gen_apb_uart_1.u_apb_uart_1|nxt_tx_tick_cnt~1                     ; LCCOMB_X59_Y13_N4  ; 4       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; cmsdk_apb_subsystem:u_apb_subsystem|cmsdk_apb_uart:gen_apb_uart_1.u_apb_uart_1|read_enable                           ; LCCOMB_X57_Y12_N16 ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cmsdk_apb_subsystem:u_apb_subsystem|cmsdk_apb_uart:gen_apb_uart_1.u_apb_uart_1|reg_baud_tick                         ; FF_X61_Y13_N25     ; 13      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cmsdk_apb_subsystem:u_apb_subsystem|cmsdk_apb_uart:gen_apb_uart_1.u_apb_uart_1|reg_ctrl[1]                           ; FF_X59_Y13_N17     ; 7       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cmsdk_apb_subsystem:u_apb_subsystem|cmsdk_apb_uart:gen_apb_uart_1.u_apb_uart_1|rx_state_inc                          ; LCCOMB_X61_Y11_N10 ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cmsdk_apb_subsystem:u_apb_subsystem|cmsdk_apb_uart:gen_apb_uart_1.u_apb_uart_1|rx_state_update                       ; LCCOMB_X61_Y11_N30 ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cmsdk_apb_subsystem:u_apb_subsystem|cmsdk_apb_uart:gen_apb_uart_1.u_apb_uart_1|rxbuf_sample                          ; LCCOMB_X60_Y11_N12 ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cmsdk_apb_subsystem:u_apb_subsystem|cmsdk_apb_uart:gen_apb_uart_1.u_apb_uart_1|tx_state_update                       ; LCCOMB_X56_Y13_N24 ; 4       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; cmsdk_apb_subsystem:u_apb_subsystem|cmsdk_apb_uart:gen_apb_uart_1.u_apb_uart_1|update_rx_tick_cnt                    ; LCCOMB_X61_Y11_N26 ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cmsdk_apb_subsystem:u_apb_subsystem|cmsdk_apb_uart:gen_apb_uart_1.u_apb_uart_1|write_enable00                        ; LCCOMB_X59_Y13_N14 ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cmsdk_apb_subsystem:u_apb_subsystem|cmsdk_apb_uart:gen_apb_uart_1.u_apb_uart_1|write_enable08                        ; LCCOMB_X59_Y13_N18 ; 7       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cmsdk_apb_subsystem:u_apb_subsystem|cmsdk_apb_uart:gen_apb_uart_1.u_apb_uart_1|write_enable10                        ; LCCOMB_X57_Y12_N4  ; 21      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cmsdk_apb_subsystem:u_apb_subsystem|cmsdk_apb_uart:gen_apb_uart_2.u_apb_uart_2|always15~1                            ; LCCOMB_X57_Y11_N0  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cmsdk_apb_subsystem:u_apb_subsystem|cmsdk_apb_uart:gen_apb_uart_2.u_apb_uart_2|always7~0                             ; LCCOMB_X60_Y14_N26 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cmsdk_apb_subsystem:u_apb_subsystem|cmsdk_apb_uart:gen_apb_uart_2.u_apb_uart_2|nxt_baud_cntr_i~0                     ; LCCOMB_X59_Y12_N16 ; 16      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; cmsdk_apb_subsystem:u_apb_subsystem|cmsdk_apb_uart:gen_apb_uart_2.u_apb_uart_2|nxt_rx_tick_cnt~1                     ; LCCOMB_X58_Y12_N6  ; 4       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; cmsdk_apb_subsystem:u_apb_subsystem|cmsdk_apb_uart:gen_apb_uart_2.u_apb_uart_2|nxt_tx_tick_cnt~1                     ; LCCOMB_X58_Y11_N2  ; 4       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; cmsdk_apb_subsystem:u_apb_subsystem|cmsdk_apb_uart:gen_apb_uart_2.u_apb_uart_2|read_enable                           ; LCCOMB_X57_Y12_N6  ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cmsdk_apb_subsystem:u_apb_subsystem|cmsdk_apb_uart:gen_apb_uart_2.u_apb_uart_2|reg_baud_tick                         ; FF_X59_Y12_N21     ; 13      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cmsdk_apb_subsystem:u_apb_subsystem|cmsdk_apb_uart:gen_apb_uart_2.u_apb_uart_2|reg_ctrl[1]                           ; FF_X59_Y11_N29     ; 7       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cmsdk_apb_subsystem:u_apb_subsystem|cmsdk_apb_uart:gen_apb_uart_2.u_apb_uart_2|rx_state_inc                          ; LCCOMB_X58_Y12_N12 ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cmsdk_apb_subsystem:u_apb_subsystem|cmsdk_apb_uart:gen_apb_uart_2.u_apb_uart_2|rx_state_update                       ; LCCOMB_X58_Y12_N20 ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cmsdk_apb_subsystem:u_apb_subsystem|cmsdk_apb_uart:gen_apb_uart_2.u_apb_uart_2|rxbuf_sample                          ; LCCOMB_X58_Y12_N30 ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cmsdk_apb_subsystem:u_apb_subsystem|cmsdk_apb_uart:gen_apb_uart_2.u_apb_uart_2|tx_state_update                       ; LCCOMB_X57_Y13_N18 ; 4       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; cmsdk_apb_subsystem:u_apb_subsystem|cmsdk_apb_uart:gen_apb_uart_2.u_apb_uart_2|update_rx_tick_cnt                    ; LCCOMB_X59_Y12_N22 ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cmsdk_apb_subsystem:u_apb_subsystem|cmsdk_apb_uart:gen_apb_uart_2.u_apb_uart_2|write_enable00                        ; LCCOMB_X57_Y11_N20 ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cmsdk_apb_subsystem:u_apb_subsystem|cmsdk_apb_uart:gen_apb_uart_2.u_apb_uart_2|write_enable08                        ; LCCOMB_X59_Y11_N4  ; 7       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cmsdk_apb_subsystem:u_apb_subsystem|cmsdk_apb_uart:gen_apb_uart_2.u_apb_uart_2|write_enable10                        ; LCCOMB_X57_Y12_N30 ; 21      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cmsdk_apb_subsystem:u_apb_subsystem|gpio:gen_apb_gpio_0.u_gpio_0|gpio_apbif:x_gpio_apbif|always22~0                  ; LCCOMB_X52_Y12_N12 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cmsdk_apb_subsystem:u_apb_subsystem|gpio:gen_apb_gpio_0.u_gpio_0|gpio_apbif:x_gpio_apbif|gpio_int_polarity_wen[3]~1  ; LCCOMB_X51_Y13_N2  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cmsdk_apb_subsystem:u_apb_subsystem|gpio:gen_apb_gpio_0.u_gpio_0|gpio_apbif:x_gpio_apbif|gpio_inten_wen[3]~0         ; LCCOMB_X51_Y13_N10 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cmsdk_apb_subsystem:u_apb_subsystem|gpio:gen_apb_gpio_0.u_gpio_0|gpio_apbif:x_gpio_apbif|gpio_intmask_wen[3]~0       ; LCCOMB_X51_Y13_N28 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cmsdk_apb_subsystem:u_apb_subsystem|gpio:gen_apb_gpio_0.u_gpio_0|gpio_apbif:x_gpio_apbif|gpio_inttype_level_wen[3]~0 ; LCCOMB_X51_Y13_N22 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cmsdk_apb_subsystem:u_apb_subsystem|gpio:gen_apb_gpio_0.u_gpio_0|gpio_apbif:x_gpio_apbif|gpio_ls_sync_wen[3]~2       ; LCCOMB_X51_Y13_N8  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cmsdk_apb_subsystem:u_apb_subsystem|gpio:gen_apb_gpio_0.u_gpio_0|gpio_apbif:x_gpio_apbif|gpio_swporta_ddr_wen[3]~0   ; LCCOMB_X49_Y11_N18 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cmsdk_apb_subsystem:u_apb_subsystem|gpio:gen_apb_gpio_0.u_gpio_0|gpio_apbif:x_gpio_apbif|gpio_swporta_dr_wen[3]~2    ; LCCOMB_X49_Y11_N28 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cmsdk_apb_subsystem:u_apb_subsystem|gpio:gen_apb_gpio_0.u_gpio_0|gpio_apbif:x_gpio_apbif|int_gpio_swporta_ddr[0]     ; FF_X50_Y11_N15     ; 4       ; Output enable            ; no     ; --                   ; --               ; --                        ;
; cmsdk_apb_subsystem:u_apb_subsystem|gpio:gen_apb_gpio_0.u_gpio_0|gpio_apbif:x_gpio_apbif|int_gpio_swporta_ddr[1]     ; FF_X50_Y11_N31     ; 4       ; Output enable            ; no     ; --                   ; --               ; --                        ;
; cmsdk_apb_subsystem:u_apb_subsystem|gpio:gen_apb_gpio_0.u_gpio_0|gpio_apbif:x_gpio_apbif|int_gpio_swporta_ddr[2]     ; FF_X50_Y11_N3      ; 4       ; Output enable            ; no     ; --                   ; --               ; --                        ;
; cmsdk_apb_subsystem:u_apb_subsystem|gpio:gen_apb_gpio_0.u_gpio_0|gpio_apbif:x_gpio_apbif|int_gpio_swporta_ddr[3]     ; FF_X50_Y11_N27     ; 4       ; Output enable            ; no     ; --                   ; --               ; --                        ;
; cmsdk_apb_subsystem:u_apb_subsystem|gpio:gen_apb_gpio_0.u_gpio_0|gpio_apbif:x_gpio_apbif|int_gpio_swporta_ddr[4]     ; FF_X50_Y11_N11     ; 4       ; Output enable            ; no     ; --                   ; --               ; --                        ;
; cmsdk_apb_subsystem:u_apb_subsystem|gpio:gen_apb_gpio_0.u_gpio_0|gpio_apbif:x_gpio_apbif|int_gpio_swporta_ddr[5]     ; FF_X50_Y11_N7      ; 4       ; Output enable            ; no     ; --                   ; --               ; --                        ;
; cmsdk_apb_subsystem:u_apb_subsystem|gpio:gen_apb_gpio_0.u_gpio_0|gpio_apbif:x_gpio_apbif|int_gpio_swporta_ddr[6]     ; FF_X50_Y11_N23     ; 4       ; Output enable            ; no     ; --                   ; --               ; --                        ;
; cmsdk_apb_subsystem:u_apb_subsystem|gpio:gen_apb_gpio_0.u_gpio_0|gpio_apbif:x_gpio_apbif|int_gpio_swporta_ddr[7]     ; FF_X50_Y11_N19     ; 4       ; Output enable            ; no     ; --                   ; --               ; --                        ;
; reg_sys_rst_n                                                                                                        ; FF_X45_Y53_N17     ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; reg_sys_rst_n                                                                                                        ; FF_X45_Y53_N17     ; 570     ; Async. clear             ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; tdo_enable                                                                                                           ; LCCOMB_X25_Y4_N26  ; 1       ; Output enable            ; no     ; --                   ; --               ; --                        ;
+----------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                          ;
+------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                     ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|H8bdt6~0 ; LCCOMB_X45_Y53_N10 ; 1714    ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Ik2nz6   ; FF_X45_Y53_N13     ; 903     ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Ym2nz6   ; FF_X45_Y53_N27     ; 281     ; 0                                    ; Global Clock         ; GCLK11           ; --                        ;
; clk_div                                                                                  ; FF_X42_Y1_N11      ; 5560    ; 3169                                 ; Global Clock         ; GCLK17           ; --                        ;
; reg_sys_rst_n                                                                            ; FF_X45_Y53_N17     ; 570     ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
+------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                             ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+----------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; AHB2MEM:u_rom|altsyncram:memory_rtl_0|altsyncram_6kg1:auto_generated|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Single Clock ; 16384        ; 32           ; 16384        ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 524288 ; 16384                       ; 32                          ; 16384                       ; 32                          ; 524288              ; 64   ; None ; M9K_X53_Y20_N0, M9K_X53_Y21_N0, M9K_X53_Y44_N0, M9K_X53_Y51_N0, M9K_X73_Y26_N0, M9K_X73_Y25_N0, M9K_X53_Y28_N0, M9K_X53_Y29_N0, M9K_X53_Y37_N0, M9K_X53_Y36_N0, M9K_X73_Y33_N0, M9K_X73_Y31_N0, M9K_X73_Y35_N0, M9K_X53_Y35_N0, M9K_X53_Y41_N0, M9K_X53_Y32_N0, M9K_X73_Y32_N0, M9K_X73_Y29_N0, M9K_X33_Y27_N0, M9K_X33_Y26_N0, M9K_X53_Y43_N0, M9K_X53_Y42_N0, M9K_X53_Y50_N0, M9K_X33_Y36_N0, M9K_X73_Y39_N0, M9K_X53_Y38_N0, M9K_X73_Y21_N0, M9K_X73_Y20_N0, M9K_X53_Y39_N0, M9K_X53_Y40_N0, M9K_X73_Y24_N0, M9K_X53_Y24_N0, M9K_X73_Y27_N0, M9K_X73_Y28_N0, M9K_X33_Y25_N0, M9K_X33_Y28_N0, M9K_X53_Y47_N0, M9K_X53_Y45_N0, M9K_X33_Y24_N0, M9K_X33_Y23_N0, M9K_X33_Y34_N0, M9K_X33_Y32_N0, M9K_X73_Y23_N0, M9K_X73_Y22_N0, M9K_X33_Y31_N0, M9K_X33_Y33_N0, M9K_X33_Y30_N0, M9K_X33_Y29_N0, M9K_X53_Y23_N0, M9K_X53_Y22_N0, M9K_X73_Y38_N0, M9K_X73_Y30_N0, M9K_X33_Y22_N0, M9K_X33_Y21_N0, M9K_X73_Y34_N0, M9K_X53_Y27_N0, M9K_X53_Y26_N0, M9K_X53_Y25_N0, M9K_X73_Y37_N0, M9K_X73_Y36_N0, M9K_X53_Y33_N0, M9K_X53_Y31_N0, M9K_X53_Y34_N0, M9K_X53_Y30_N0 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; AHB2MEM:u_sram|altsyncram:memory_rtl_0|altsyncram_6kg1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 16384        ; 32           ; 16384        ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 524288 ; 16384                       ; 32                          ; 16384                       ; 32                          ; 524288              ; 64   ; None ; M9K_X33_Y20_N0, M9K_X33_Y19_N0, M9K_X73_Y2_N0, M9K_X73_Y3_N0, M9K_X53_Y18_N0, M9K_X73_Y18_N0, M9K_X33_Y1_N0, M9K_X53_Y1_N0, M9K_X53_Y8_N0, M9K_X53_Y9_N0, M9K_X53_Y17_N0, M9K_X73_Y17_N0, M9K_X73_Y19_N0, M9K_X73_Y16_N0, M9K_X73_Y7_N0, M9K_X73_Y8_N0, M9K_X73_Y13_N0, M9K_X73_Y9_N0, M9K_X53_Y3_N0, M9K_X53_Y2_N0, M9K_X53_Y5_N0, M9K_X53_Y6_N0, M9K_X53_Y19_N0, M9K_X53_Y16_N0, M9K_X73_Y6_N0, M9K_X73_Y4_N0, M9K_X53_Y10_N0, M9K_X53_Y12_N0, M9K_X33_Y9_N0, M9K_X33_Y13_N0, M9K_X53_Y13_N0, M9K_X53_Y14_N0, M9K_X33_Y10_N0, M9K_X33_Y11_N0, M9K_X33_Y3_N0, M9K_X5_Y17_N0, M9K_X33_Y7_N0, M9K_X5_Y14_N0, M9K_X33_Y15_N0, M9K_X33_Y16_N0, M9K_X33_Y8_N0, M9K_X33_Y14_N0, M9K_X53_Y11_N0, M9K_X53_Y15_N0, M9K_X33_Y17_N0, M9K_X33_Y18_N0, M9K_X33_Y5_N0, M9K_X5_Y13_N0, M9K_X73_Y15_N0, M9K_X73_Y11_N0, M9K_X73_Y14_N0, M9K_X73_Y10_N0, M9K_X33_Y12_N0, M9K_X5_Y12_N0, M9K_X33_Y6_N0, M9K_X33_Y4_N0, M9K_X33_Y2_N0, M9K_X5_Y18_N0, M9K_X73_Y12_N0, M9K_X73_Y5_N0, M9K_X53_Y4_N0, M9K_X73_Y1_N0, M9K_X53_Y7_N0, M9K_X5_Y15_N0                                  ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+----------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 288               ;
; Simple Multipliers (18-bit)           ; 3           ; 1                   ; 144               ;
; Embedded Multiplier Blocks            ; 3           ; --                  ; 144               ;
; Embedded Multiplier 9-bit elements    ; 6           ; 2                   ; 288               ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 3           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                  ;
+-------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|lpm_mult:Mult0|mult_tns:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X68_Y35_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|lpm_mult:Mult0|mult_tns:auto_generated|mac_mult3 ;                            ; DSPMULT_X68_Y35_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|lpm_mult:Mult0|mult_tns:auto_generated|mac_out6     ; Simple Multiplier (18-bit) ; DSPOUT_X68_Y36_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|lpm_mult:Mult0|mult_tns:auto_generated|mac_mult5 ;                            ; DSPMULT_X68_Y36_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|lpm_mult:Mult0|mult_tns:auto_generated|w513w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X68_Y34_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|lpm_mult:Mult0|mult_tns:auto_generated|mac_mult1 ;                            ; DSPMULT_X68_Y34_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
+-------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+---------------------------------------------------+
; Routing Usage Summary                             ;
+-----------------------+---------------------------+
; Routing Resource Type ; Usage                     ;
+-----------------------+---------------------------+
; Block interconnects   ; 45,689 / 148,641 ( 31 % ) ;
; C16 interconnects     ; 1,053 / 5,382 ( 20 % )    ;
; C4 interconnects      ; 28,847 / 106,704 ( 27 % ) ;
; Direct links          ; 4,457 / 148,641 ( 3 % )   ;
; Global clocks         ; 5 / 20 ( 25 % )           ;
; Local interconnects   ; 13,462 / 49,760 ( 27 % )  ;
; NSLEEPs               ; 0 / 500 ( 0 % )           ;
; R24 interconnects     ; 1,343 / 5,406 ( 25 % )    ;
; R4 interconnects      ; 34,474 / 147,764 ( 23 % ) ;
+-----------------------+---------------------------+


+------------------------------------------------------------------------------+
; LAB Logic Elements                                                           ;
+---------------------------------------------+--------------------------------+
; Number of Logic Elements  (Average = 13.68) ; Number of LABs  (Total = 1704) ;
+---------------------------------------------+--------------------------------+
; 1                                           ; 40                             ;
; 2                                           ; 25                             ;
; 3                                           ; 24                             ;
; 4                                           ; 24                             ;
; 5                                           ; 24                             ;
; 6                                           ; 20                             ;
; 7                                           ; 26                             ;
; 8                                           ; 30                             ;
; 9                                           ; 26                             ;
; 10                                          ; 42                             ;
; 11                                          ; 40                             ;
; 12                                          ; 51                             ;
; 13                                          ; 90                             ;
; 14                                          ; 83                             ;
; 15                                          ; 183                            ;
; 16                                          ; 976                            ;
+---------------------------------------------+--------------------------------+


+---------------------------------------------------------------------+
; LAB-wide Signals                                                    ;
+------------------------------------+--------------------------------+
; LAB-wide Signals  (Average = 1.67) ; Number of LABs  (Total = 1704) ;
+------------------------------------+--------------------------------+
; 1 Async. clear                     ; 791                            ;
; 1 Clock                            ; 1155                           ;
; 1 Clock enable                     ; 438                            ;
; 1 Sync. clear                      ; 3                              ;
; 1 Sync. load                       ; 40                             ;
; 2 Async. clears                    ; 55                             ;
; 2 Clock enables                    ; 348                            ;
; 2 Clocks                           ; 19                             ;
+------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Signals Sourced                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Signals Sourced  (Average = 17.03) ; Number of LABs  (Total = 1704) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 27                             ;
; 2                                            ; 26                             ;
; 3                                            ; 23                             ;
; 4                                            ; 20                             ;
; 5                                            ; 12                             ;
; 6                                            ; 23                             ;
; 7                                            ; 19                             ;
; 8                                            ; 21                             ;
; 9                                            ; 18                             ;
; 10                                           ; 27                             ;
; 11                                           ; 30                             ;
; 12                                           ; 34                             ;
; 13                                           ; 34                             ;
; 14                                           ; 67                             ;
; 15                                           ; 104                            ;
; 16                                           ; 287                            ;
; 17                                           ; 128                            ;
; 18                                           ; 136                            ;
; 19                                           ; 105                            ;
; 20                                           ; 136                            ;
; 21                                           ; 93                             ;
; 22                                           ; 104                            ;
; 23                                           ; 44                             ;
; 24                                           ; 48                             ;
; 25                                           ; 29                             ;
; 26                                           ; 26                             ;
; 27                                           ; 18                             ;
; 28                                           ; 18                             ;
; 29                                           ; 6                              ;
; 30                                           ; 13                             ;
; 31                                           ; 11                             ;
; 32                                           ; 17                             ;
+----------------------------------------------+--------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+-------------------------------------------------+--------------------------------+
; Number of Signals Sourced Out  (Average = 9.28) ; Number of LABs  (Total = 1704) ;
+-------------------------------------------------+--------------------------------+
; 0                                               ; 0                              ;
; 1                                               ; 53                             ;
; 2                                               ; 68                             ;
; 3                                               ; 66                             ;
; 4                                               ; 67                             ;
; 5                                               ; 102                            ;
; 6                                               ; 126                            ;
; 7                                               ; 134                            ;
; 8                                               ; 160                            ;
; 9                                               ; 149                            ;
; 10                                              ; 145                            ;
; 11                                              ; 106                            ;
; 12                                              ; 118                            ;
; 13                                              ; 109                            ;
; 14                                              ; 80                             ;
; 15                                              ; 51                             ;
; 16                                              ; 84                             ;
; 17                                              ; 31                             ;
; 18                                              ; 12                             ;
; 19                                              ; 16                             ;
; 20                                              ; 9                              ;
; 21                                              ; 5                              ;
; 22                                              ; 7                              ;
; 23                                              ; 0                              ;
; 24                                              ; 1                              ;
; 25                                              ; 0                              ;
; 26                                              ; 1                              ;
; 27                                              ; 0                              ;
; 28                                              ; 0                              ;
; 29                                              ; 0                              ;
; 30                                              ; 3                              ;
; 31                                              ; 0                              ;
; 32                                              ; 1                              ;
+-------------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Distinct Inputs  (Average = 23.59) ; Number of LABs  (Total = 1704) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 0                              ;
; 2                                            ; 4                              ;
; 3                                            ; 16                             ;
; 4                                            ; 23                             ;
; 5                                            ; 11                             ;
; 6                                            ; 12                             ;
; 7                                            ; 24                             ;
; 8                                            ; 20                             ;
; 9                                            ; 19                             ;
; 10                                           ; 24                             ;
; 11                                           ; 28                             ;
; 12                                           ; 26                             ;
; 13                                           ; 44                             ;
; 14                                           ; 37                             ;
; 15                                           ; 43                             ;
; 16                                           ; 56                             ;
; 17                                           ; 39                             ;
; 18                                           ; 52                             ;
; 19                                           ; 59                             ;
; 20                                           ; 75                             ;
; 21                                           ; 61                             ;
; 22                                           ; 64                             ;
; 23                                           ; 71                             ;
; 24                                           ; 53                             ;
; 25                                           ; 71                             ;
; 26                                           ; 55                             ;
; 27                                           ; 63                             ;
; 28                                           ; 64                             ;
; 29                                           ; 70                             ;
; 30                                           ; 68                             ;
; 31                                           ; 58                             ;
; 32                                           ; 80                             ;
; 33                                           ; 64                             ;
; 34                                           ; 72                             ;
; 35                                           ; 59                             ;
; 36                                           ; 60                             ;
; 37                                           ; 36                             ;
; 38                                           ; 23                             ;
+----------------------------------------------+--------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 160mA for row I/Os and 160mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+---------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 27        ; 0            ; 27        ; 0            ; 0            ; 27        ; 27        ; 0            ; 27        ; 27        ; 0            ; 18           ; 0            ; 0            ; 19           ; 0            ; 18           ; 19           ; 0            ; 0            ; 0            ; 18           ; 0            ; 0            ; 0            ; 0            ; 0            ; 27        ; 0            ; 0            ;
; Total Unchecked     ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 0         ; 27           ; 0         ; 27           ; 27           ; 0         ; 0         ; 27           ; 0         ; 0         ; 27           ; 9            ; 27           ; 27           ; 8            ; 27           ; 9            ; 8            ; 27           ; 27           ; 27           ; 9            ; 27           ; 27           ; 27           ; 27           ; 27           ; 0         ; 27           ; 27           ;
; Total Fail          ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; TDO                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TRESET              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Treg_sys_rst_n      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; uart0_txd           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; uart0_txen          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; uart1_txd           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; uart1_txen          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; uart2_txd           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; uart2_txen          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; timer1_extin        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TMS                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; b_pad_gpio_porta[0] ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; b_pad_gpio_porta[1] ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; b_pad_gpio_porta[2] ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; b_pad_gpio_porta[3] ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; b_pad_gpio_porta[4] ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; b_pad_gpio_porta[5] ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; b_pad_gpio_porta[6] ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; b_pad_gpio_porta[7] ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RESET               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TCK                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLK                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RESETn              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TDI                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; uart2_rxd           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; uart1_rxd           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; uart0_rxd           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                     ;
+------------------------------------------------------------------+------------------------+
; Option                                                           ; Setting                ;
+------------------------------------------------------------------+------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                    ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                    ;
; Enable device-wide output enable (DEV_OE)                        ; Off                    ;
; Enable INIT_DONE output                                          ; Off                    ;
; Configuration scheme                                             ; Internal Configuration ;
; Enable Error Detection CRC_ERROR pin                             ; Off                    ;
; Enable open drain on CRC_ERROR pin                               ; Off                    ;
; Enable nCONFIG, nSTATUS, and CONF_DONE pins                      ; On                     ;
; Enable JTAG pin sharing                                          ; Off                    ;
; Enable nCE pin                                                   ; Off                    ;
; Enable CONFIG_SEL pin                                            ; On                     ;
; Enable input tri-state on active configuration pins in user mode ; Off                    ;
; Configuration Voltage Level                                      ; Auto                   ;
; Force Configuration Voltage Level                                ; Off                    ;
; Data[0]                                                          ; Unreserved             ;
; Data[1]/ASDO                                                     ; Unreserved             ;
; FLASH_nCE/nCSO                                                   ; Unreserved             ;
; DCLK                                                             ; Unreserved             ;
+------------------------------------------------------------------+------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; I/O             ; TCK                  ; 87.3              ;
; TCK             ; TCK                  ; 41.3              ;
; clk_div         ; TCK                  ; 26.8              ;
; clk_div         ; clk_div              ; 4.3               ;
; TCK,clk_div     ; TCK                  ; 3.8               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                     ;
+----------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                              ; Destination Register                                                                           ; Delay Added in ns ;
+----------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+-------------------+
; clk_div                                                                                      ; clk_div                                                                                        ; 3.168             ;
; TCK                                                                                          ; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Pg1g07         ; 1.734             ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Gtdoz6       ; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Hveoz6         ; 1.611             ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Updoz6       ; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Hveoz6         ; 1.579             ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Bodoz6       ; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Hveoz6         ; 1.509             ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Y4eoz6       ; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Zry917         ; 1.501             ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|P6eoz6       ; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Zry917         ; 1.247             ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|H3eoz6       ; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Zry917         ; 1.208             ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|G8eoz6       ; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Zry917         ; 1.200             ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Vsizz6       ; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Iavzz6         ; 0.947             ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Uyizz6       ; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|S8vzz6         ; 0.947             ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Cqcoz6       ; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Xrcoz6         ; 0.925             ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Z7ezz6       ; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|T9ezz6         ; 0.925             ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Fi2107       ; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Mwazz6         ; 0.886             ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|E1toz6       ; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Z2toz6         ; 0.884             ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|L2bzz6       ; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|F4bzz6         ; 0.884             ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Hlbzz6       ; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Fjbzz6         ; 0.884             ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Vqezz6       ; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Toezz6         ; 0.883             ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|D6dzz6       ; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|X7dzz6         ; 0.882             ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|V9goz6       ; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Nbgoz6         ; 0.871             ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Nrdoz6       ; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Zry917         ; 0.850             ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Dbdoz6       ; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Ubroz6         ; 0.757             ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|S11g07       ; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|W3fzz6         ; 0.727             ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Vvvf07       ; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Iybzz6         ; 0.727             ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Xawf07       ; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|E0dzz6         ; 0.727             ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Djeoz6       ; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Ykeoz6         ; 0.692             ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Irgoz6       ; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Ctgoz6         ; 0.642             ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Yrooz6       ; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Ltooz6         ; 0.631             ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|H4czz6       ; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|B6czz6         ; 0.628             ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Dcqzz6       ; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Koeoz6         ; 0.612             ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Ukqzz6       ; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Dqeoz6         ; 0.612             ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Foqzz6       ; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Quqzz6         ; 0.606             ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|O5kzz6       ; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Zry917         ; 0.592             ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|P5doz6       ; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Quqzz6         ; 0.588             ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|L7doz6       ; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Quqzz6         ; 0.588             ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|H9doz6       ; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Quqzz6         ; 0.588             ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|T3doz6       ; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Quqzz6         ; 0.588             ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|E0poz6       ; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Ubroz6         ; 0.585             ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Hs0107       ; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|C5toz6         ; 0.580             ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Mfqoz6       ; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Rk1g07         ; 0.579             ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|J71107       ; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|E91107         ; 0.566             ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Ykeoz6       ; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Ykeoz6         ; 0.559             ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Ligoz6       ; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Ykeoz6         ; 0.559             ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Sggoz6       ; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|J1goz6         ; 0.522             ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|N5szz6       ; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Hhizz6         ; 0.517             ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Z3tzz6       ; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Pteoz6         ; 0.517             ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Lm1107       ; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Gnazz6         ; 0.516             ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Ztpzz6       ; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Tvpzz6         ; 0.481             ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Q6coz6       ; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|L8coz6         ; 0.478             ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Zoizz6       ; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Fpkzz6         ; 0.475             ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|P1eoz6       ; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Zry917         ; 0.455             ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Iybzz6       ; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Iybzz6         ; 0.448             ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|E0dzz6       ; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|E0dzz6         ; 0.448             ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|W3fzz6       ; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|W3fzz6         ; 0.448             ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Hurzz6       ; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Zweoz6         ; 0.441             ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Zatzz6       ; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Edeoz6         ; 0.439             ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Zodzz6       ; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Xmdzz6         ; 0.427             ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Earoz6       ; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Haizz6         ; 0.419             ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|O8roz6       ; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Q8izz6         ; 0.419             ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Qukzz6       ; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Chcoz6         ; 0.378             ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Koeoz6       ; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Koeoz6         ; 0.377             ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Dqeoz6       ; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Dqeoz6         ; 0.377             ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Dnczz6       ; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Xoczz6         ; 0.376             ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Eyzzz6       ; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Zzzzz6         ; 0.371             ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|J1goz6       ; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Sggoz6         ; 0.357             ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Gfgoz6       ; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Sggoz6         ; 0.357             ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|V2goz6       ; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Sggoz6         ; 0.357             ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Jdgoz6       ; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Sggoz6         ; 0.357             ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|F5vzz6       ; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Vicoz6         ; 0.351             ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Tgvf07       ; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Kfbzz6         ; 0.329             ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Ytqoz6       ; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Tvqoz6         ; 0.319             ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Ryozz6       ; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Jfcoz6         ; 0.316             ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Moy917       ; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Rvhoz6         ; 0.316             ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Jzhzz6       ; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Ldizz6         ; 0.301             ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Pteoz6       ; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Pteoz6         ; 0.277             ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Hhizz6       ; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Hhizz6         ; 0.277             ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Vkuzz6       ; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Vicoz6         ; 0.275             ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Cclzz6       ; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Xdlzz6         ; 0.265             ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Qa0107       ; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Lc0107         ; 0.265             ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Gnazz6       ; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Gnazz6         ; 0.257             ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Kjooz6       ; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Flooz6         ; 0.249             ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Twooz6       ; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Nyooz6         ; 0.223             ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Zdozz6       ; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|S3pzz6         ; 0.216             ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Ljazz6       ; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Flazz6         ; 0.207             ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Dlizz6       ; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Vmizz6         ; 0.188             ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Yqczz6       ; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Xoczz6         ; 0.182             ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Hveoz6       ; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Hveoz6         ; 0.157             ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|A2ezz6       ; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|A2ezz6         ; 0.157             ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Rvhoz6       ; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Zry917         ; 0.151             ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|K2roz6       ; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Aucoz6         ; 0.146             ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Y3roz6       ; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Aucoz6         ; 0.146             ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|M5roz6       ; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Aucoz6         ; 0.146             ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|A7roz6       ; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Aucoz6         ; 0.146             ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|O3poz6       ; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Aucoz6         ; 0.146             ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Iy1g07       ; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Yo2nz6         ; 0.123             ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Wreoz6       ; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Pteoz6         ; 0.117             ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Pflzz6       ; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Khlzz6         ; 0.112             ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Bfroz6       ; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Uchoz6         ; 0.107             ;
; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|R4ph07       ; CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Vwgu07         ; 0.105             ;
; cmsdk_apb_subsystem:u_apb_subsystem|cmsdk_apb_uart:gen_apb_uart_2.u_apb_uart_2|reg_tx_buf[0] ; cmsdk_apb_subsystem:u_apb_subsystem|cmsdk_apb_uart:gen_apb_uart_2.u_apb_uart_2|tx_shift_buf[0] ; 0.103             ;
+----------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 10M50DAF484C7G for design "DE10ARM"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device 10M08DAF484I7G is compatible
    Info (176445): Device 10M08DAF484I7P is compatible
    Info (176445): Device 10M16DAF484C7G is compatible
    Info (176445): Device 10M16DAF484I7G is compatible
    Info (176445): Device 10M25DAF484C7G is compatible
    Info (176445): Device 10M25DAF484I7G is compatible
    Info (176445): Device 10M50DAF484I7G is compatible
    Info (176445): Device 10M50DAF484I7P is compatible
    Info (176445): Device 10M40DAF484C7G is compatible
    Info (176445): Device 10M40DAF484I7G is compatible
Info (169124): Fitter converted 8 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_TMS~ is reserved at location H2
    Info (169125): Pin ~ALTERA_TCK~ is reserved at location G2
    Info (169125): Pin ~ALTERA_TDI~ is reserved at location L4
    Info (169125): Pin ~ALTERA_TDO~ is reserved at location M5
    Info (169125): Pin ~ALTERA_CONFIG_SEL~ is reserved at location H10
    Info (169125): Pin ~ALTERA_nCONFIG~ is reserved at location H9
    Info (169125): Pin ~ALTERA_nSTATUS~ is reserved at location G9
    Info (169125): Pin ~ALTERA_CONF_DONE~ is reserved at location F8
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'DE10ARM.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk_div  File: D:/Project/FPGA/ICC3rd/DE10ARM/arm-soc/top.v Line: 56
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node clk_div~0 File: D:/Project/FPGA/ICC3rd/DE10ARM/arm-soc/top.v Line: 56
Info (176353): Automatically promoted node CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|H8bdt6~0  File: D:/Project/FPGA/ICC3rd/DE10ARM/arm-soc/cortexm3ds_logic.v Line: 174
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Ik2nz6  File: D:/Project/FPGA/ICC3rd/DE10ARM/arm-soc/cortexm3ds_logic.v Line: 6524
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|H8bdt6~0 File: D:/Project/FPGA/ICC3rd/DE10ARM/arm-soc/cortexm3ds_logic.v Line: 174
Info (176353): Automatically promoted node reg_sys_rst_n  File: D:/Project/FPGA/ICC3rd/DE10ARM/arm-soc/top.v Line: 36
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node AHB2MEM:u_rom|hwdata_mask[0] File: D:/Project/FPGA/ICC3rd/DE10ARM/arm-soc/AHB2MEM.v Line: 40
        Info (176357): Destination node AHB2MEM:u_sram|hwdata_mask[0] File: D:/Project/FPGA/ICC3rd/DE10ARM/arm-soc/AHB2MEM.v Line: 40
        Info (176357): Destination node AHB2MEM:u_rom|hwdata_mask[8] File: D:/Project/FPGA/ICC3rd/DE10ARM/arm-soc/AHB2MEM.v Line: 40
        Info (176357): Destination node AHB2MEM:u_sram|hwdata_mask[8] File: D:/Project/FPGA/ICC3rd/DE10ARM/arm-soc/AHB2MEM.v Line: 40
        Info (176357): Destination node AHB2MEM:u_rom|hwdata_mask[16] File: D:/Project/FPGA/ICC3rd/DE10ARM/arm-soc/AHB2MEM.v Line: 40
        Info (176357): Destination node AHB2MEM:u_sram|hwdata_mask[16] File: D:/Project/FPGA/ICC3rd/DE10ARM/arm-soc/AHB2MEM.v Line: 40
        Info (176357): Destination node AHB2MEM:u_rom|hwdata_mask[24] File: D:/Project/FPGA/ICC3rd/DE10ARM/arm-soc/AHB2MEM.v Line: 40
        Info (176357): Destination node AHB2MEM:u_sram|hwdata_mask[24] File: D:/Project/FPGA/ICC3rd/DE10ARM/arm-soc/AHB2MEM.v Line: 40
        Info (176357): Destination node Treg_sys_rst_n~output File: D:/Project/FPGA/ICC3rd/DE10ARM/arm-soc/top.v Line: 16
Info (176353): Automatically promoted node CORTEXM3INTEGRATIONDS:u_CORTEXM3INTEGRATION|cortexm3ds_logic:u_cortexm3ds_logic|Ym2nz6  File: D:/Project/FPGA/ICC3rd/DE10ARM/arm-soc/cortexm3ds_logic.v Line: 6524
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:14
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:07
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:01:06
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 21% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 60% of the available device resources in the region that extends from location X45_Y22 to location X55_Y32
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:01:39
Info (11888): Total time spent on timing analysis during the Fitter is 46.15 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:28
Info (144001): Generated suppressed messages file D:/Project/FPGA/ICC3rd/DE10ARM/output_files/DE10ARM.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 5992 megabytes
    Info: Processing ended: Sun Jun 02 16:12:29 2019
    Info: Elapsed time: 00:03:55
    Info: Total CPU time (on all processors): 00:08:10


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/Project/FPGA/ICC3rd/DE10ARM/output_files/DE10ARM.fit.smsg.


