Icarus Verilog 

ТЗ

Синтезировать автомат с одним входом и одним выходом. На вход поступает произвольная последовательность символов 0 и 1. 
Автомат анализирует входные символы группами по три символа.
Выходной сигнал выдается после поступления третьего символа. 
Сигнал на выходе определяется путем логического сложения символов в группе.
Исходные данные: автомат Мили, D- триггер, Элементы И, ИЛИ, НЕ.

Реализовано сложение по модулю 2 (так как не понятно какое требуется, ниже приведены оба решения).

Solution: (c1 & c2 & c3) | ~(c1 | c2 | c3)
||
Solution: (c1 | c2 | c3)

For start:
iverilog -o compfile top.v
vvp compfile

Fot start gtkwave and hot reloading:
gtkwave out.vcd -a gtkwave.savefile
