<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7z035ffg676-2" LaunchTime="1609757280">
  <File Type="VDS-TIMING-PB" Name="top_timing_summary_synth.pb"/>
  <File Type="VDS-TIMINGSUMMARY" Name="top_timing_summary_synth.rpt"/>
  <File Type="RDS-DCP" Name="top.dcp"/>
  <File Type="RDS-UTIL-PB" Name="top_utilization_synth.pb"/>
  <File Type="RDS-UTIL" Name="top_utilization_synth.rpt"/>
  <File Type="RDS-PROPCONSTRS" Name="top_drc_synth.rpt"/>
  <File Type="RDS-RDS" Name="top.vds"/>
  <File Type="REPORTS-TCL" Name="top_reports.tcl"/>
  <File Type="PA-TCL" Name="top.tcl"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/bd/system/system.bd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/src/adc_spi.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="Z:/project/FL/FL9627/test/spi/spi.srcs/sources_1/src/adc_spi.v"/>
        <Attr Name="ImportTime" Val="1519454902"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/rtl/aq_axi_master.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../WorkSpace/FPGA/demos/AX7350/pl_wr_ps_ddr3_PL_KEY/pl_wr_ps_ddr3_PL_KEY.srcs/sources_1/rtl/aq_axi_master.v"/>
        <Attr Name="ImportTime" Val="1605958097"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/src/lut_config.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../WorkSpace/FPGA/Alinx/AX7350/FL9627/CD/demo/ax7350/adc_test_4ch/adc_test.srcs/sources_1/src/lut_config.v"/>
        <Attr Name="ImportTime" Val="1519714652"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/rtl/mem_test.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../WorkSpace/FPGA/demos/AX7350/pl_wr_ps_ddr3_PL_KEY/pl_wr_ps_ddr3_PL_KEY.srcs/sources_1/rtl/mem_test.v"/>
        <Attr Name="ImportTime" Val="1607588255"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/src/spi_config.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="Z:/project/FL/FL9627/test/spi/spi.srcs/sources_1/src/spi_config.v"/>
        <Attr Name="ImportTime" Val="1519459015"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/src/spi_master.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="Z:/project/FL/FL9627/test/spi/spi.srcs/sources_1/src/spi_master.v"/>
        <Attr Name="ImportTime" Val="1500957167"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/bd/system/hdl/system_wrapper.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/src/top.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="Z:/project/FL/FL9627/test/spi/spi.srcs/sources_1/src/top.v"/>
        <Attr Name="ImportTime" Val="1519455630"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="top"/>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/new/fl9627_ax7350.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../WorkSpace/FPGA/Alinx/AX7350/FL9627/CD/demo/ax7350/adc_test_4ch/adc_test.srcs/constrs_1/new/fl9627_ax7350.xdc"/>
        <Attr Name="ImportTime" Val="1531792093"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/constrs_1/new/debug.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../WorkSpace/FPGA/Alinx/AX7350/FL9627/CD/demo/ax7350/adc_test_4ch/adc_test.srcs/constrs_1/new/debug.xdc"/>
        <Attr Name="ImportTime" Val="1531792072"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/constrs_1/imports/new/top.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../WorkSpace/FPGA/demos/AX7350/pl_wr_ps_ddr3_PL_KEY/pl_wr_ps_ddr3_PL_KEY.srcs/constrs_1/new/top.xdc"/>
        <Attr Name="ImportTime" Val="1607587503"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="TargetConstrsFile" Val="$PSRCDIR/constrs_1/imports/new/top.xdc"/>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2015"/>
    <Step Id="synth_design"/>
  </Strategy>
  <BlockFileSet Type="BlockSrcs" Name="system_processing_system7_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="sys_pll"/>
</GenRun>
