# dragon
## 2023.04.14
### 17:55
1. 提交相关代码
2. 修改部分datapath.v
3. 修改了提交阶段SRAT_1的写使能信号的生成逻辑
      * 原来没有考虑到重命名阶段rd是否有效
      * 由原来只判断重命名阶段第一条指令的rd逻辑号是否相等变成两条指令的rd是否相等都要判断
4. 修改了inout类型的数据接口
5. 修改了读寄存器阶段数据是否有效的生成逻辑
      * 之前是按照ROB中数据是否有效来生成的
      * 没有考虑到数据在ARF也是数据有效

### 19:40
* 修改了提交阶段SRAT_1的写使能信号的生成逻辑
     * 之前没有添加提交的指令是否有目的寄存器

### 20:07

* 修改了SRAT_1的写逻辑，之前判断中和写使能信号的生成逻辑有冲突

## 2023.04.15
### 8:48
* 实例化EX_stage，WB_stage，RNR_stage，RNR_RR_reg。完善了RNR_stage，RNR_RR_reg接口信号表
