<?xml version="1.0" encoding="utf-8" standalone="yes"?>
<rss version="2.0" xmlns:atom="http://www.w3.org/2005/Atom">
  <channel>
    <title>SystemVerilog on Babyworm Hugo Site</title>
    <link>http://localhost:8080/tags/systemverilog/</link>
    <description>Recent content in SystemVerilog on Babyworm Hugo Site</description>
    <generator>Hugo</generator>
    <language>en</language>
    <managingEditor>babyworm@gmail.com (babyworm)</managingEditor>
    <webMaster>babyworm@gmail.com (babyworm)</webMaster>
    <copyright>© Babyworm, All Rights Reserved.</copyright>
    <lastBuildDate>Mon, 09 Mar 2009 05:14:33 +0000</lastBuildDate>
    <atom:link href="http://localhost:8080/tags/systemverilog/index.xml" rel="self" type="application/rss+xml" />
    <item>
      <title>Project Veripage etc…</title>
      <link>http://localhost:8080/archives/1395/</link>
      <pubDate>Mon, 09 Mar 2009 05:14:33 +0000</pubDate><author>babyworm@gmail.com (babyworm)</author>
      <guid>http://localhost:8080/archives/1395/</guid>
      <description>Veripage 라는 곳에서 느닷 없이 뉴스레터를 보내왔는데(그동안 왔을 텐데, 스팸 처리 되었을 가능성이 더 높지만..), 거기에 아래와 같은 문제가 있습니다. 다음에서 Z의 값은 어떻게 될까요? bit c, e, o, r, t; bit [2:0] v, w; bit [5:0] x, y; bit [6:0] z; v = {&amp;laquo;{c,e,r}}; w = {&amp;laquo;{r,o,c}}; x = {&amp;raquo;{v,w}}; y = {&amp;laquo;3{x}}; z = {&amp;raquo;{y,t}}; SystemVerilog를 써 보신 분들은 보신 적이 있으실 streaming concatenation 연산입니다. 간단히 설</description>
    </item>
    <item>
      <title>DVCon의 결과..</title>
      <link>http://localhost:8080/archives/1367/</link>
      <pubDate>Sun, 15 Feb 2009 23:06:05 +0000</pubDate><author>babyworm@gmail.com (babyworm)</author>
      <guid>http://localhost:8080/archives/1367/</guid>
      <description>질문 게시판의 내용이지만, 답변은 여기에 ^^; http://theasicguy.com/2009/01/27/dvcon-survey-results-what-do-they-mean/ 에 DVCon Survey 결과가 있었습니다. DVCon은 가끔 언급했지만, verification 부분에서 가장 큰 행사 중의 하나이지요. ESNUG에서도 곧 여러가지 설문 결과나 행사 기간동안 가장 많이 팔린 책들에 대한 언급이 있을 텐데요.. 올 한해 책 지름의 기반이 되겠지요. 여하튼, 설문의 결과는 예상대로.. 라고 말씀드릴 수 있습니</description>
    </item>
    <item>
      <title>잘하는 짓들이다..</title>
      <link>http://localhost:8080/archives/311/</link>
      <pubDate>Tue, 28 Aug 2007 02:38:00 +0000</pubDate><author>babyworm@gmail.com (babyworm)</author>
      <guid>http://localhost:8080/archives/311/</guid>
      <description>어떤 것을 하던지 방법론이라는 것이 중요합니다. 잘 짜여진 방법론은 이후의 모든 일에 영향을 주기 때문이지요. SystemVerilog 기반의 검증은 현재 VMM, AVM 등 여러가지 방법론을 지니고 있습니다(사실 방법론이라기보다 verification library라는 표현이 맞을 지 모르겠습니다만..). 그런데, 문제는 이러한 verification library들이 tool dependent할 요소가 거의 없음</description>
    </item>
    <item>
      <title>Synopsys Discovery Seminar</title>
      <link>http://localhost:8080/archives/276/</link>
      <pubDate>Wed, 02 May 2007 14:21:02 +0000</pubDate><author>babyworm@gmail.com (babyworm)</author>
      <guid>http://localhost:8080/archives/276/</guid>
      <description>5월 11일에 Discovery seminar가 COEX에서 있습니다. 개인적으로는 요즘 최대의 관심 분야가 저전력과 functional verification인데, VMM에 대해서 집중적으로 다룰 예정이라 아주 구미를 자극하고 있습니다. &amp;nbsp;대략 90%는 참석할 예정입니다. (10%는 회사의 사고에 대비해서..^^;) 참석하고 나서, 대충 요약해서 올</description>
    </item>
    <item>
      <title>Level of abstraction</title>
      <link>http://localhost:8080/archives/258/</link>
      <pubDate>Tue, 27 Mar 2007 11:56:05 +0000</pubDate><author>babyworm@gmail.com (babyworm)</author>
      <guid>http://localhost:8080/archives/258/</guid>
      <description>“추상화 수준”, “추상화 단계”라 불리는 용어이지요. 아마도 C++를 다루실 때 많이 접하셨을 것이라 생각합니다. ^^; 추상화 수준이라는 것은 말 그대로 추상화의 정도입니다. 추상화의 반대가 구체화라는 것은 아실 것이고, 추상화는 생각에, 구체화는 사물에 가깝다는 것도 아실 것이라 생각합니다. 모든 작품(?)이 다들 그렇지만, 머리 속의 관념이</description>
    </item>
    <item>
      <title>demos on demand</title>
      <link>http://localhost:8080/archives/256/</link>
      <pubDate>Fri, 23 Mar 2007 17:47:14 +0000</pubDate><author>babyworm@gmail.com (babyworm)</author>
      <guid>http://localhost:8080/archives/256/</guid>
      <description>ESNUG과 어떤 관계가 있는지는 잘 모르겠지만, Cooly의 인터뷰나 EDA툴에 대한 각 회사의 소개나 세미나의 동영상 자료가 착실히 올라오는 곳이 바로 http://www.demosondemand.com/ 입니다. 뭐, 대부분은 EDA show같은데서 하는 자사 제품에 대한 세미나 자료이지만, 재미있는 인터뷰라던지 이런저런 영상도 있습니다. 그리고 중요한 것은 몇몇 상당히 좋은 강좌가 있다는 점 입</description>
    </item>
    <item>
      <title>책이 도착했어요!</title>
      <link>http://localhost:8080/archives/236/</link>
      <pubDate>Wed, 10 Jan 2007 13:37:10 +0000</pubDate><author>babyworm@gmail.com (babyworm)</author>
      <guid>http://localhost:8080/archives/236/</guid>
      <description>요즘에 프로젝트 마무리 관계로 약간 바빠서 이 책을 읽는건 좀 뒤로 미루어야 할 것 같습니다만.. 아기다리 고기다리던 책이 왔습니다. ^^; 여기에서 기대하고 있다고 말씀드렸던,writing testbenches using systemverilog와 Verification Methodolgy Manual for SystemVerilog 입니다. 이 책은 한 2주일후 쯤에 아시는 분은 아실(^^;) 건대 아저씨께 맡겨두겠습니다. 필요하신 분은 2주</description>
    </item>
    <item>
      <title>Designer, Verification Engineer를 위한 책들..</title>
      <link>http://localhost:8080/archives/226/</link>
      <pubDate>Wed, 27 Dec 2006 15:12:47 +0000</pubDate><author>babyworm@gmail.com (babyworm)</author>
      <guid>http://localhost:8080/archives/226/</guid>
      <description>사실 원래 제목은 Springer의 DVCon06, DAC06, ICCAD06의 best selling book이라 지어야 정상이겠죠. 이 글은 Deepchip의 글을 바탕으로 적습니다. DVCon이라는 것이 Design verification engineer들에게 최대의 축제라는 것은 아실테고.. 거기서 많이 팔린 책은 다음과 같습니다. [#M_DVCon Best Seller 10 보기|닫기| 1. Writing Testbenches Using System Verilog by Janick Bergeron, Feb 2006, ISBN: 0-387-29221-7 2. Verification Methodology Manual for System</description>
    </item>
    <item>
      <title>포스팅이 적어진 이유</title>
      <link>http://localhost:8080/archives/213/</link>
      <pubDate>Sun, 10 Dec 2006 10:10:09 +0000</pubDate><author>babyworm@gmail.com (babyworm)</author>
      <guid>http://localhost:8080/archives/213/</guid>
      <description>이번달 들어서면서 포스팅이 갑자기 적어졌습니다. 직접적인 이유는 검증 일을 시작하면서, 배경 지식을 쌓아두기 위해서 보는 책과 기사들이 너무 늘어나서 머리속에서 정리가 되기 전에 이 부분에 대하여 포스팅 할 엄두가 안나구요..게다가, 검증 작업을 flow에 맞추어 한번 제대로 해 보려고 시작했는데, 일이 끝나기 전에 어설픈 것을 올리기도 뭐해서 그냥</description>
    </item>
    <item>
      <title>검증의 대세는 system verilog?</title>
      <link>http://localhost:8080/archives/207/</link>
      <pubDate>Tue, 28 Nov 2006 14:29:08 +0000</pubDate><author>babyworm@gmail.com (babyworm)</author>
      <guid>http://localhost:8080/archives/207/</guid>
      <description>검증 작업을 시작했다는 포스팅을 얼마전에 했었습니다. 뭐, 일단 검증 시나리오 짜고, function coverage 전략 세우고.. 이런것 부터 시작했습니다만.. verilog로 약간 검증 마인드로 이런 저런 것을 작성하다보니, synthesizable subset의 틀이 얼마나 옭죄고 있었나라는 생각이 심각히 들더군요.. verilog 표준에서 정의된 동작에 대해서 어느정도는 알고 있다고 자부하고</description>
    </item>
    <item>
      <title>PSL을 포함한 새로운 VHDL 표준.. Verilog를 넘을수 있을까?</title>
      <link>http://localhost:8080/archives/197/</link>
      <pubDate>Thu, 16 Nov 2006 11:38:27 +0000</pubDate><author>babyworm@gmail.com (babyworm)</author>
      <guid>http://localhost:8080/archives/197/</guid>
      <description>EEtimes를 보니 VHDL 2006 표준이 Accellera에서 승인되어서 IEEE standard 승인을 기다리게 되었다고 합니다. [wp]VHDL[/wp]은 제 블로그에서도 몇번 다루었듯이, 초반의 열광적인 지지와는 반대로 설계 언어로서는 Verilog에 비하여 점유율을 높이지 못하고 있었지요. (Gartner Dataquest의 EDA 분석책임자인 Gary Smith 씨에 의하면 오</description>
    </item>
    <item>
      <title>Mentor의 Summit Design 인수!</title>
      <link>http://localhost:8080/archives/147/</link>
      <pubDate>Wed, 25 Oct 2006 11:42:05 +0000</pubDate><author>babyworm@gmail.com (babyworm)</author>
      <guid>http://localhost:8080/archives/147/</guid>
      <description>우와~! 오늘 mentor graphics가 summit design을 인수했습니다. [wp]Mentor Graphics[/wp]는 뭐 다 아시다시피 EDA업계의 number3 이죠..^^; (누가 넘버 쓰리래~! 넘버 투지.. 라고 멘토 다니는 제 친구는 이야기할지 모르겠지만, 작년 매출상에서 넘버 쓰리 맞습니다…여하튼) Mentor의 (실질적인) 대표적인 툴로는 calibre, FPGA advantage, Mo</description>
    </item>
    <item>
      <title>TLM으로 설계가 이동할 것인가?</title>
      <link>http://localhost:8080/archives/140/</link>
      <pubDate>Mon, 23 Oct 2006 02:04:10 +0000</pubDate><author>babyworm@gmail.com (babyworm)</author>
      <guid>http://localhost:8080/archives/140/</guid>
      <description>Transaction Level Modeling(이후 TLM)이라는 것이 한 2-3년전부터 SoC설계 분야에서 논문/책/툴을 쏟아내고 있습니다. 그만큼 이제 시장 상황이 익어간다는 것이겠지요. 하지만 설계라는 분야에서 RTL에서 TLM 수준으로 추상화 수준이 이동할 것이라고 믿었던 사람들도 이제는 거의 TLM 수준에서 설계가 이루어질 것이라 믿고 있지 않습니다. 그 이유는</description>
    </item>
  </channel>
</rss>
