Fitter report for lab11
Mon Jun  5 18:25:32 2017
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Ignored Assignments
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. Output Pin Default Load For Reported TCO
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter RAM Summary
 24. Other Routing Usage Summary
 25. LAB Logic Elements
 26. LAB-wide Signals
 27. LAB Signals Sourced
 28. LAB Signals Sourced Out
 29. LAB Distinct Inputs
 30. Fitter Device Options
 31. Operating Settings and Conditions
 32. Estimated Delay Added for Hold Timing Summary
 33. Estimated Delay Added for Hold Timing Details
 34. Fitter Messages
 35. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Mon Jun  5 18:25:31 2017           ;
; Quartus II 32-bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; lab11                                           ;
; Top-level Entity Name              ; mM_toplevel                                     ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C20F484C7                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 3,225 / 18,752 ( 17 % )                         ;
;     Total combinational functions  ; 2,927 / 18,752 ( 16 % )                         ;
;     Dedicated logic registers      ; 1,073 / 18,752 ( 6 % )                          ;
; Total registers                    ; 1073                                            ;
; Total pins                         ; 68 / 315 ( 22 % )                               ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 65,856 / 239,616 ( 27 % )                       ;
; Embedded Multiplier 9-bit elements ; 0 / 52 ( 0 % )                                  ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C20F484C7                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                           ;
+--------------+----------------+--------------+---------------+---------------+----------------+
; Name         ; Ignored Entity ; Ignored From ; Ignored To    ; Ignored Value ; Ignored Source ;
+--------------+----------------+--------------+---------------+---------------+----------------+
; Location     ;                ;              ; AUD_ADCDAT    ; PIN_B6        ; QSF Assignment ;
; Location     ;                ;              ; AUD_ADCLRCK   ; PIN_A6        ; QSF Assignment ;
; Location     ;                ;              ; AUD_BCLK      ; PIN_A4        ; QSF Assignment ;
; Location     ;                ;              ; AUD_DACDAT    ; PIN_B5        ; QSF Assignment ;
; Location     ;                ;              ; AUD_DACLRCK   ; PIN_A5        ; QSF Assignment ;
; Location     ;                ;              ; AUD_XCK       ; PIN_B4        ; QSF Assignment ;
; Location     ;                ;              ; CLOCK_24[0]   ; PIN_B12       ; QSF Assignment ;
; Location     ;                ;              ; CLOCK_24[1]   ; PIN_A12       ; QSF Assignment ;
; Location     ;                ;              ; CLOCK_27[0]   ; PIN_D12       ; QSF Assignment ;
; Location     ;                ;              ; CLOCK_27[1]   ; PIN_E12       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[0]  ; PIN_W4        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[10] ; PIN_W3        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[11] ; PIN_N6        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[1]  ; PIN_W5        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[2]  ; PIN_Y3        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[3]  ; PIN_Y4        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[4]  ; PIN_R6        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[5]  ; PIN_R5        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[6]  ; PIN_P6        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[7]  ; PIN_P5        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[8]  ; PIN_P3        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[9]  ; PIN_N4        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_BA_0     ; PIN_U3        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_BA_1     ; PIN_V4        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_CAS_N    ; PIN_T3        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_CKE      ; PIN_N3        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_CLK      ; PIN_U4        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_CS_N     ; PIN_T6        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[0]    ; PIN_U1        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[10]   ; PIN_P1        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[11]   ; PIN_P2        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[12]   ; PIN_R1        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[13]   ; PIN_R2        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[14]   ; PIN_T1        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[15]   ; PIN_T2        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[1]    ; PIN_U2        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[2]    ; PIN_V1        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[3]    ; PIN_V2        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[4]    ; PIN_W1        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[5]    ; PIN_W2        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[6]    ; PIN_Y1        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[7]    ; PIN_Y2        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[8]    ; PIN_N1        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[9]    ; PIN_N2        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_LDQM     ; PIN_R7        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_RAS_N    ; PIN_T5        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_UDQM     ; PIN_M5        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_WE_N     ; PIN_R8        ; QSF Assignment ;
; Location     ;                ;              ; EXT_CLOCK     ; PIN_M21       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[0]    ; PIN_AB20      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[10]   ; PIN_R12       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[11]   ; PIN_T12       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[12]   ; PIN_AB14      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[13]   ; PIN_AA13      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[14]   ; PIN_AB13      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[15]   ; PIN_AA12      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[16]   ; PIN_AB12      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[17]   ; PIN_AA20      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[18]   ; PIN_U14       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[19]   ; PIN_V14       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[1]    ; PIN_AA14      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[20]   ; PIN_U13       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[21]   ; PIN_R13       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[2]    ; PIN_Y16       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[3]    ; PIN_R15       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[4]    ; PIN_T15       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[5]    ; PIN_U15       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[6]    ; PIN_V15       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[7]    ; PIN_W15       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[8]    ; PIN_R14       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[9]    ; PIN_Y13       ; QSF Assignment ;
; Location     ;                ;              ; FL_DQ[0]      ; PIN_AB16      ; QSF Assignment ;
; Location     ;                ;              ; FL_DQ[1]      ; PIN_AA16      ; QSF Assignment ;
; Location     ;                ;              ; FL_DQ[2]      ; PIN_AB17      ; QSF Assignment ;
; Location     ;                ;              ; FL_DQ[3]      ; PIN_AA17      ; QSF Assignment ;
; Location     ;                ;              ; FL_DQ[4]      ; PIN_AB18      ; QSF Assignment ;
; Location     ;                ;              ; FL_DQ[5]      ; PIN_AA18      ; QSF Assignment ;
; Location     ;                ;              ; FL_DQ[6]      ; PIN_AB19      ; QSF Assignment ;
; Location     ;                ;              ; FL_DQ[7]      ; PIN_AA19      ; QSF Assignment ;
; Location     ;                ;              ; FL_OE_N       ; PIN_AA15      ; QSF Assignment ;
; Location     ;                ;              ; FL_RST_N      ; PIN_W14       ; QSF Assignment ;
; Location     ;                ;              ; FL_WE_N       ; PIN_Y14       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[0]     ; PIN_A13       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[10]    ; PIN_A18       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[11]    ; PIN_B18       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[12]    ; PIN_A19       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[13]    ; PIN_B19       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[14]    ; PIN_A20       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[15]    ; PIN_B20       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[16]    ; PIN_C21       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[17]    ; PIN_C22       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[18]    ; PIN_D21       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[19]    ; PIN_D22       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[1]     ; PIN_B13       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[20]    ; PIN_E21       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[21]    ; PIN_E22       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[22]    ; PIN_F21       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[23]    ; PIN_F22       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[24]    ; PIN_G21       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[25]    ; PIN_G22       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[26]    ; PIN_J21       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[27]    ; PIN_J22       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[28]    ; PIN_K21       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[29]    ; PIN_K22       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[2]     ; PIN_A14       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[30]    ; PIN_J19       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[31]    ; PIN_J20       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[32]    ; PIN_J18       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[33]    ; PIN_K20       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[34]    ; PIN_L19       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[35]    ; PIN_L18       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[3]     ; PIN_B14       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[4]     ; PIN_A15       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[5]     ; PIN_B15       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[6]     ; PIN_A16       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[7]     ; PIN_B16       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[8]     ; PIN_A17       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[9]     ; PIN_B17       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[0]     ; PIN_H12       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[10]    ; PIN_C14       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[11]    ; PIN_D14       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[12]    ; PIN_D15       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[13]    ; PIN_D16       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[14]    ; PIN_C17       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[15]    ; PIN_C18       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[16]    ; PIN_C19       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[17]    ; PIN_C20       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[18]    ; PIN_D19       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[19]    ; PIN_D20       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[1]     ; PIN_H13       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[20]    ; PIN_E20       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[21]    ; PIN_F20       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[22]    ; PIN_E19       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[23]    ; PIN_E18       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[24]    ; PIN_G20       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[25]    ; PIN_G18       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[26]    ; PIN_G17       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[27]    ; PIN_H17       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[28]    ; PIN_J15       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[29]    ; PIN_H18       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[2]     ; PIN_H14       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[30]    ; PIN_N22       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[31]    ; PIN_N21       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[32]    ; PIN_P15       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[33]    ; PIN_N15       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[34]    ; PIN_P17       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[35]    ; PIN_P18       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[3]     ; PIN_G15       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[4]     ; PIN_E14       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[5]     ; PIN_E15       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[6]     ; PIN_F15       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[7]     ; PIN_G16       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[8]     ; PIN_F12       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[9]     ; PIN_F13       ; QSF Assignment ;
; Location     ;                ;              ; HEX0[0]       ; PIN_J2        ; QSF Assignment ;
; Location     ;                ;              ; HEX0[1]       ; PIN_J1        ; QSF Assignment ;
; Location     ;                ;              ; HEX0[2]       ; PIN_H2        ; QSF Assignment ;
; Location     ;                ;              ; HEX0[3]       ; PIN_H1        ; QSF Assignment ;
; Location     ;                ;              ; HEX0[4]       ; PIN_F2        ; QSF Assignment ;
; Location     ;                ;              ; HEX0[5]       ; PIN_F1        ; QSF Assignment ;
; Location     ;                ;              ; HEX0[6]       ; PIN_E2        ; QSF Assignment ;
; Location     ;                ;              ; I2C_SCLK      ; PIN_A3        ; QSF Assignment ;
; Location     ;                ;              ; I2C_SDAT      ; PIN_B3        ; QSF Assignment ;
; Location     ;                ;              ; PS2_CLK       ; PIN_H15       ; QSF Assignment ;
; Location     ;                ;              ; PS2_DAT       ; PIN_J14       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_ADDR[0]  ; PIN_AA3       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_ADDR[10] ; PIN_R11       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_ADDR[11] ; PIN_T11       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_ADDR[12] ; PIN_Y10       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_ADDR[13] ; PIN_U10       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_ADDR[14] ; PIN_R10       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_ADDR[15] ; PIN_T7        ; QSF Assignment ;
; Location     ;                ;              ; SRAM_ADDR[16] ; PIN_Y6        ; QSF Assignment ;
; Location     ;                ;              ; SRAM_ADDR[17] ; PIN_Y5        ; QSF Assignment ;
; Location     ;                ;              ; SRAM_ADDR[1]  ; PIN_AB3       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_ADDR[2]  ; PIN_AA4       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_ADDR[3]  ; PIN_AB4       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_ADDR[4]  ; PIN_AA5       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_ADDR[5]  ; PIN_AB10      ; QSF Assignment ;
; Location     ;                ;              ; SRAM_ADDR[6]  ; PIN_AA11      ; QSF Assignment ;
; Location     ;                ;              ; SRAM_ADDR[7]  ; PIN_AB11      ; QSF Assignment ;
; Location     ;                ;              ; SRAM_ADDR[8]  ; PIN_V11       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_ADDR[9]  ; PIN_W11       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_CE_N     ; PIN_AB5       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_DQ[0]    ; PIN_AA6       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_DQ[10]   ; PIN_V9        ; QSF Assignment ;
; Location     ;                ;              ; SRAM_DQ[11]   ; PIN_U9        ; QSF Assignment ;
; Location     ;                ;              ; SRAM_DQ[12]   ; PIN_R9        ; QSF Assignment ;
; Location     ;                ;              ; SRAM_DQ[13]   ; PIN_W8        ; QSF Assignment ;
; Location     ;                ;              ; SRAM_DQ[14]   ; PIN_V8        ; QSF Assignment ;
; Location     ;                ;              ; SRAM_DQ[15]   ; PIN_U8        ; QSF Assignment ;
; Location     ;                ;              ; SRAM_DQ[1]    ; PIN_AB6       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_DQ[2]    ; PIN_AA7       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_DQ[3]    ; PIN_AB7       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_DQ[4]    ; PIN_AA8       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_DQ[5]    ; PIN_AB8       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_DQ[6]    ; PIN_AA9       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_DQ[7]    ; PIN_AB9       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_DQ[8]    ; PIN_Y9        ; QSF Assignment ;
; Location     ;                ;              ; SRAM_DQ[9]    ; PIN_W9        ; QSF Assignment ;
; Location     ;                ;              ; SRAM_LB_N     ; PIN_Y7        ; QSF Assignment ;
; Location     ;                ;              ; SRAM_OE_N     ; PIN_T8        ; QSF Assignment ;
; Location     ;                ;              ; SRAM_UB_N     ; PIN_W7        ; QSF Assignment ;
; Location     ;                ;              ; SRAM_WE_N     ; PIN_AA10      ; QSF Assignment ;
; Location     ;                ;              ; TCK           ; PIN_C7        ; QSF Assignment ;
; Location     ;                ;              ; TCS           ; PIN_D8        ; QSF Assignment ;
; Location     ;                ;              ; TDI           ; PIN_E8        ; QSF Assignment ;
; Location     ;                ;              ; TDO           ; PIN_D7        ; QSF Assignment ;
; Location     ;                ;              ; UART_RXD      ; PIN_F14       ; QSF Assignment ;
; Location     ;                ;              ; UART_TXD      ; PIN_G12       ; QSF Assignment ;
; I/O Standard ;                ;              ; AUD_ADCDAT    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; AUD_ADCLRCK   ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; AUD_BCLK      ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; AUD_DACDAT    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; AUD_DACLRCK   ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; AUD_XCK       ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; CLOCK_24[0]   ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; CLOCK_24[1]   ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; CLOCK_27[1]   ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; EXT_CLOCK     ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[0]     ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[10]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[11]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[12]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[13]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[14]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[15]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[16]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[17]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[18]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[19]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[1]     ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[20]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[21]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[22]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[23]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[24]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[25]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[26]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[27]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[28]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[29]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[2]     ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[30]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[31]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[32]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[33]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[34]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[35]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[3]     ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[4]     ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[5]     ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[6]     ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[7]     ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[8]     ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[9]     ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[0]     ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[10]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[11]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[12]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[13]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[14]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[15]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[16]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[17]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[18]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[19]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[1]     ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[20]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[21]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[22]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[23]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[24]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[25]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[26]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[27]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[28]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[29]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[2]     ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[30]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[31]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[32]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[33]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[34]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[35]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[3]     ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[4]     ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[5]     ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[6]     ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[7]     ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[8]     ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[9]     ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; HEX0[0]       ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; HEX0[1]       ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; HEX0[2]       ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; HEX0[3]       ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; HEX0[4]       ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; HEX0[5]       ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; HEX0[6]       ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; I2C_SCLK      ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; I2C_SDAT      ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; PS2_CLK       ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; PS2_DAT       ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; TCK           ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; TCS           ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; TDI           ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; TDO           ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; UART_RXD      ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; UART_TXD      ; LVTTL         ; QSF Assignment ;
+--------------+----------------+--------------+---------------+---------------+----------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 4150 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 4150 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 4147    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/ec2015/ra171941/Documents/mc613/lab11/output_files/lab11.pin.


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 3,225 / 18,752 ( 17 % )   ;
;     -- Combinational with no register       ; 2152                      ;
;     -- Register only                        ; 298                       ;
;     -- Combinational with a register        ; 775                       ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 2493                      ;
;     -- 3 input functions                    ; 287                       ;
;     -- <=2 input functions                  ; 147                       ;
;     -- Register only                        ; 298                       ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 2756                      ;
;     -- arithmetic mode                      ; 171                       ;
;                                             ;                           ;
; Total registers*                            ; 1,073 / 19,649 ( 5 % )    ;
;     -- Dedicated logic registers            ; 1,073 / 18,752 ( 6 % )    ;
;     -- I/O registers                        ; 0 / 897 ( 0 % )           ;
;                                             ;                           ;
; Total LABs:  partially or completely used   ; 236 / 1,172 ( 20 % )      ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 68 / 315 ( 22 % )         ;
;     -- Clock pins                           ; 6 / 8 ( 75 % )            ;
;                                             ;                           ;
; Global signals                              ; 1                         ;
; M4Ks                                        ; 17 / 52 ( 33 % )          ;
; Total block memory bits                     ; 65,856 / 239,616 ( 27 % ) ;
; Total block memory implementation bits      ; 78,336 / 239,616 ( 33 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 52 ( 0 % )            ;
; PLLs                                        ; 0 / 4 ( 0 % )             ;
; Global clocks                               ; 1 / 16 ( 6 % )            ;
; JTAGs                                       ; 0 / 1 ( 0 % )             ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )             ;
; Average interconnect usage (total/H/V)      ; 7% / 8% / 7%              ;
; Peak interconnect usage (total/H/V)         ; 16% / 17% / 17%           ;
; Maximum fan-out                             ; 977                       ;
; Highest non-global fan-out                  ; 977                       ;
; Total fan-out                               ; 15850                     ;
; Average fan-out                             ; 3.73                      ;
+---------------------------------------------+---------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 3225 / 18752 ( 17 % ) ; 0 / 18752 ( 0 % )              ;
;     -- Combinational with no register       ; 2152                  ; 0                              ;
;     -- Register only                        ; 298                   ; 0                              ;
;     -- Combinational with a register        ; 775                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 2493                  ; 0                              ;
;     -- 3 input functions                    ; 287                   ; 0                              ;
;     -- <=2 input functions                  ; 147                   ; 0                              ;
;     -- Register only                        ; 298                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 2756                  ; 0                              ;
;     -- arithmetic mode                      ; 171                   ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 1073                  ; 0                              ;
;     -- Dedicated logic registers            ; 1073 / 18752 ( 6 % )  ; 0 / 18752 ( 0 % )              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 236 / 1172 ( 20 % )   ; 0 / 1172 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 68                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 52 ( 0 % )        ; 0 / 52 ( 0 % )                 ;
; Total memory bits                           ; 65856                 ; 0                              ;
; Total RAM block bits                        ; 78336                 ; 0                              ;
; M4K                                         ; 17 / 52 ( 32 % )      ; 0 / 52 ( 0 % )                 ;
; Clock control block                         ; 1 / 20 ( 5 % )        ; 0 / 20 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 15850                 ; 0                              ;
;     -- Registered Connections               ; 7392                  ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 15                    ; 0                              ;
;     -- Output Ports                         ; 53                    ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                     ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; CLOCK_50 ; L1    ; 2        ; 0            ; 13           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[0]   ; R22   ; 6        ; 50           ; 10           ; 1           ; 421                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[1]   ; R21   ; 6        ; 50           ; 10           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[2]   ; T22   ; 6        ; 50           ; 9            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[3]   ; T21   ; 6        ; 50           ; 9            ; 1           ; 977                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[0]    ; L22   ; 5        ; 50           ; 14           ; 0           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[1]    ; L21   ; 5        ; 50           ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[2]    ; M22   ; 6        ; 50           ; 14           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[3]    ; V12   ; 7        ; 26           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[4]    ; W12   ; 7        ; 26           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[5]    ; U12   ; 8        ; 26           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[6]    ; U11   ; 8        ; 26           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[7]    ; M2    ; 1        ; 0            ; 13           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[8]    ; M1    ; 1        ; 0            ; 13           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[9]    ; L2    ; 2        ; 0            ; 13           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                            ;
+----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; HEX1[0]  ; E1    ; 2        ; 0            ; 20           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[1]  ; H6    ; 2        ; 0            ; 21           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[2]  ; H5    ; 2        ; 0            ; 21           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[3]  ; H4    ; 2        ; 0            ; 21           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[4]  ; G3    ; 2        ; 0            ; 21           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[5]  ; D2    ; 2        ; 0            ; 22           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[6]  ; D1    ; 2        ; 0            ; 22           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[0]  ; G5    ; 2        ; 0            ; 22           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[1]  ; G6    ; 2        ; 0            ; 23           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[2]  ; C2    ; 2        ; 0            ; 23           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[3]  ; C1    ; 2        ; 0            ; 23           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[4]  ; E3    ; 2        ; 0            ; 24           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[5]  ; E4    ; 2        ; 0            ; 24           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[6]  ; D3    ; 2        ; 0            ; 25           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[0]  ; F4    ; 2        ; 0            ; 23           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[1]  ; D5    ; 2        ; 0            ; 24           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[2]  ; D6    ; 2        ; 0            ; 24           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[3]  ; J4    ; 2        ; 0            ; 18           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[4]  ; L8    ; 2        ; 0            ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[5]  ; F3    ; 2        ; 0            ; 22           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[6]  ; D4    ; 2        ; 0            ; 25           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[0]  ; U22   ; 6        ; 50           ; 7            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[1]  ; U21   ; 6        ; 50           ; 7            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[2]  ; V22   ; 6        ; 50           ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[3]  ; V21   ; 6        ; 50           ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[4]  ; W22   ; 6        ; 50           ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[5]  ; W21   ; 6        ; 50           ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[6]  ; Y22   ; 6        ; 50           ; 6            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[7]  ; Y21   ; 6        ; 50           ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[0]  ; R20   ; 6        ; 50           ; 10           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[1]  ; R19   ; 6        ; 50           ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[2]  ; U19   ; 6        ; 50           ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[3]  ; Y19   ; 6        ; 50           ; 2            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[4]  ; T18   ; 6        ; 50           ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[5]  ; V19   ; 6        ; 50           ; 2            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[6]  ; Y18   ; 6        ; 50           ; 2            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[7]  ; U18   ; 6        ; 50           ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[8]  ; R18   ; 6        ; 50           ; 8            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[9]  ; R17   ; 6        ; 50           ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[0] ; A9    ; 3        ; 15           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[1] ; D11   ; 3        ; 22           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[2] ; A10   ; 3        ; 20           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[3] ; B10   ; 3        ; 20           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[0] ; B8    ; 3        ; 13           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[1] ; C10   ; 3        ; 18           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[2] ; B9    ; 3        ; 15           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[3] ; A8    ; 3        ; 13           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_HS   ; A11   ; 3        ; 22           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[0] ; D9    ; 3        ; 13           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[1] ; C9    ; 3        ; 9            ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[2] ; A7    ; 3        ; 11           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[3] ; B7    ; 3        ; 11           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_VS   ; B11   ; 3        ; 22           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 2 / 41 ( 5 % )   ; 3.3V          ; --           ;
; 2        ; 25 / 33 ( 76 % ) ; 3.3V          ; --           ;
; 3        ; 14 / 43 ( 33 % ) ; 3.3V          ; --           ;
; 4        ; 0 / 40 ( 0 % )   ; 3.3V          ; --           ;
; 5        ; 2 / 39 ( 5 % )   ; 3.3V          ; --           ;
; 6        ; 24 / 36 ( 67 % ) ; 3.3V          ; --           ;
; 7        ; 2 / 40 ( 5 % )   ; 3.3V          ; --           ;
; 8        ; 2 / 43 ( 5 % )   ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 325        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ; 324        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 322        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 320        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 306        ; 3        ; VGA_R[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 304        ; 3        ; VGA_G[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 298        ; 3        ; VGA_B[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 293        ; 3        ; VGA_B[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 287        ; 3        ; VGA_HS                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 283        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 281        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A14      ; 279        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ; 273        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A16      ; 271        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A17      ; 265        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 251        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 249        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 247        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 82         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA4      ; 85         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA5      ; 89         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA6      ; 97         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA7      ; 103        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA8      ; 111        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA9      ; 114        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 120        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 122        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 128        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 130        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 136        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 138        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 140        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 144        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 153        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ; 162        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA20     ; 164        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB3      ; 83         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB4      ; 84         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB5      ; 88         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB6      ; 96         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB7      ; 102        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB8      ; 110        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ; 113        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB10     ; 119        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ; 121        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB12     ; 127        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB13     ; 129        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB14     ; 135        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB15     ; 137        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ; 139        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB17     ; 143        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB18     ; 152        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ; 161        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB20     ; 163        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 326        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 323        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 321        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 319        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 305        ; 3        ; VGA_R[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 303        ; 3        ; VGA_G[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ; 297        ; 3        ; VGA_G[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 292        ; 3        ; VGA_B[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 286        ; 3        ; VGA_VS                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 282        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 280        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B14      ; 278        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 272        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 270        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 264        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 250        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 248        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 246        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ; 8          ; 2        ; HEX2[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C2       ; 9          ; 2        ; HEX2[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C4       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C7       ; 315        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C9       ; 310        ; 3        ; VGA_R[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ; 296        ; 3        ; VGA_G[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C12      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C13      ; 275        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C14      ; 260        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C16      ; 254        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C17      ; 245        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ; 244        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C19      ; 238        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C20      ; 239        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C21      ; 236        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C22      ; 237        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D1       ; 14         ; 2        ; HEX1[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 15         ; 2        ; HEX1[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ; 2          ; 2        ; HEX2[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D4       ; 3          ; 2        ; HEX3[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D5       ; 4          ; 2        ; HEX3[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D6       ; 5          ; 2        ; HEX3[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D7       ; 311        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 309        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 302        ; 3        ; VGA_R[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 289        ; 3        ; VGA_B[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 284        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D14      ; 267        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 259        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 255        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D19      ; 240        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D20      ; 241        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D21      ; 229        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D22      ; 230        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; HEX1[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 21         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 6          ; 2        ; HEX2[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E4       ; 7          ; 2        ; HEX2[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E5       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E6       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E7       ; 316        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 308        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 301        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E11      ; 288        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ; 285        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E13      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ; 266        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E15      ; 256        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 243        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E19      ; 242        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E20      ; 234        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E21      ; 227        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E22      ; 228        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 22         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 23         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 13         ; 2        ; HEX3[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 10         ; 2        ; HEX3[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F5       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F8       ; 312        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 307        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 295        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 294        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 276        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 269        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 268        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 262        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F17      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F18      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 235        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 223        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ; 224        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ; 16         ; 2        ; HEX1[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 2        ; HEX2[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ; 11         ; 2        ; HEX2[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G7       ; 317        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G8       ; 313        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G11      ; 291        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 277        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 261        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 252        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 231        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G18      ; 232        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G20      ; 233        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G21      ; 221        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 222        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 24         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 25         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H4       ; 17         ; 2        ; HEX1[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H5       ; 18         ; 2        ; HEX1[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 19         ; 2        ; HEX1[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ; 318        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H8       ; 314        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ; 300        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H10      ; 299        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 290        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 274        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ; 263        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H14      ; 257        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H15      ; 253        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 219        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H17      ; 226        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H18      ; 225        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H19      ; 214        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 29         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 30         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 28         ; 2        ; HEX3[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ; 258        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ; 220        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J16      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J17      ; 218        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J18      ; 217        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J19      ; 216        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J20      ; 213        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 211        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 212        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 37         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 32         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ; 36         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 31         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 33         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K20      ; 215        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K21      ; 209        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 210        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ; 38         ; 2        ; CLOCK_50                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 39         ; 2        ; SW[9]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 34         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 35         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ; 26         ; 2        ; HEX3[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 208        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L19      ; 207        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L21      ; 205        ; 5        ; SW[1]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L22      ; 206        ; 5        ; SW[0]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 41         ; 1        ; SW[8]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 42         ; 1        ; SW[7]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ; 43         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 44         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ; 198        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 202        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M19      ; 201        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M21      ; 203        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ; 204        ; 6        ; SW[2]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N1       ; 45         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N2       ; 46         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ; 51         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N4       ; 52         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N6       ; 49         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ; 194        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ; 197        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ; 196        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 195        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N21      ; 199        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N22      ; 200        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P1       ; 47         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P2       ; 48         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 50         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 55         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P6       ; 56         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 95         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P9       ; 94         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ; 193        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P16      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P17      ; 186        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 187        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R1       ; 57         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R2       ; 58         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R5       ; 63         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 64         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 54         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 53         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ; 109        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R10      ; 108        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R11      ; 116        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R12      ; 134        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R13      ; 145        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R14      ; 150        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ; 151        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R16      ; 155        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R17      ; 177        ; 6        ; LEDR[9]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R18      ; 184        ; 6        ; LEDR[8]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R19      ; 185        ; 6        ; LEDR[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R20      ; 192        ; 6        ; LEDR[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R21      ; 190        ; 6        ; KEY[1]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R22      ; 191        ; 6        ; KEY[0]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ; 59         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T2       ; 60         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 69         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T5       ; 67         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T6       ; 68         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 91         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T8       ; 90         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ; 115        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T12      ; 131        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T15      ; 147        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T16      ; 156        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T17      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ; 171        ; 6        ; LEDR[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 188        ; 6        ; KEY[3]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T22      ; 189        ; 6        ; KEY[2]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U1       ; 61         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 62         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 70         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U4       ; 80         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U8       ; 92         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U9       ; 106        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U10      ; 107        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U11      ; 123        ; 8        ; SW[6]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U12      ; 124        ; 8        ; SW[5]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U13      ; 132        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U14      ; 146        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U15      ; 157        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U16      ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ; 170        ; 6        ; LEDR[7]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U19      ; 172        ; 6        ; LEDR[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U20      ; 176        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U21      ; 182        ; 6        ; LEDG[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 183        ; 6        ; LEDG[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ; 65         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 66         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 81         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V8       ; 98         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V9       ; 101        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V11      ; 118        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ; 126        ; 7        ; SW[3]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V13      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V14      ; 142        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ; 158        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V16      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ; 166        ; 6        ; LEDR[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V20      ; 173        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V21      ; 180        ; 6        ; LEDG[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 181        ; 6        ; LEDG[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W1       ; 71         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 72         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 75         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 76         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ; 79         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W6       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W7       ; 99         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W8       ; 100        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ; 105        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W11      ; 117        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 125        ; 7        ; SW[4]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ; 141        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W15      ; 149        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 160        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ; 167        ; 6        ; ~LVDS91p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W21      ; 174        ; 6        ; LEDG[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ; 175        ; 6        ; LEDG[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 73         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ; 74         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y3       ; 77         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 78         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 86         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y6       ; 87         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y7       ; 93         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ; 104        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y10      ; 112        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y11      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y12      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y13      ; 133        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y14      ; 148        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 154        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y17      ; 159        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y18      ; 165        ; 6        ; LEDR[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y19      ; 168        ; 6        ; LEDR[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y20      ; 169        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y21      ; 178        ; 6        ; LEDG[7]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y22      ; 179        ; 6        ; LEDG[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                        ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                      ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                         ; Library Name ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------+
; |mM_toplevel                                    ; 3225 (5)    ; 1073 (4)                  ; 0 (0)         ; 65856       ; 17   ; 0            ; 0       ; 0         ; 68   ; 0            ; 2152 (1)     ; 298 (3)           ; 775 (1)          ; |mM_toplevel                                                                                                                ; work         ;
;    |display7seg:d1|                             ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |mM_toplevel|display7seg:d1                                                                                                 ; work         ;
;    |display7seg:d2|                             ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |mM_toplevel|display7seg:d2                                                                                                 ; work         ;
;    |display7seg:d3|                             ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |mM_toplevel|display7seg:d3                                                                                                 ; work         ;
;    |freqdiv:CLOCKDIVISOR|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |mM_toplevel|freqdiv:CLOCKDIVISOR                                                                                           ; work         ;
;    |mM:m1ps_Monitor|                            ; 2547 (0)    ; 649 (0)                   ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 1895 (0)     ; 140 (0)           ; 512 (0)          ; |mM_toplevel|mM:m1ps_Monitor                                                                                                ; work         ;
;       |bank:SHADOW_BANK|                        ; 480 (0)     ; 480 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 95 (0)            ; 385 (0)          ; |mM_toplevel|mM:m1ps_Monitor|bank:SHADOW_BANK                                                                               ; work         ;
;          |reg:\g1:10:regs|                      ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 30 (30)          ; |mM_toplevel|mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:10:regs                                                               ; work         ;
;          |reg:\g1:11:regs|                      ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 26 (26)          ; |mM_toplevel|mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:11:regs                                                               ; work         ;
;          |reg:\g1:12:regs|                      ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |mM_toplevel|mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:12:regs                                                               ; work         ;
;          |reg:\g1:13:regs|                      ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 27 (27)          ; |mM_toplevel|mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:13:regs                                                               ; work         ;
;          |reg:\g1:14:regs|                      ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (9)             ; 23 (23)          ; |mM_toplevel|mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:14:regs                                                               ; work         ;
;          |reg:\g1:15:regs|                      ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 22 (22)          ; |mM_toplevel|mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:15:regs                                                               ; work         ;
;          |reg:\g1:1:regs|                       ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |mM_toplevel|mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:1:regs                                                                ; work         ;
;          |reg:\g1:2:regs|                       ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 29 (29)          ; |mM_toplevel|mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:2:regs                                                                ; work         ;
;          |reg:\g1:3:regs|                       ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 27 (27)          ; |mM_toplevel|mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:3:regs                                                                ; work         ;
;          |reg:\g1:4:regs|                       ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 29 (29)          ; |mM_toplevel|mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:4:regs                                                                ; work         ;
;          |reg:\g1:5:regs|                       ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 26 (26)          ; |mM_toplevel|mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:5:regs                                                                ; work         ;
;          |reg:\g1:6:regs|                       ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 30 (30)          ; |mM_toplevel|mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:6:regs                                                                ; work         ;
;          |reg:\g1:7:regs|                       ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 31 (31)          ; |mM_toplevel|mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:7:regs                                                                ; work         ;
;          |reg:\g1:8:regs|                       ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 16 (16)          ; |mM_toplevel|mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:8:regs                                                                ; work         ;
;          |reg:\g1:9:regs|                       ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 27 (27)           ; 5 (5)            ; |mM_toplevel|mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:9:regs                                                                ; work         ;
;       |m1ps2vga:m1ps_2_VGA|                     ; 1340 (1289) ; 19 (7)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 915 (882)    ; 0 (0)             ; 425 (408)        ; |mM_toplevel|mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA                                                                            ; work         ;
;          |bin2hexascii:DECODER|                 ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |mM_toplevel|mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|bin2hexascii:DECODER                                                       ; work         ;
;          |counter:COUNTER_I|                    ; 15 (15)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 6 (6)            ; |mM_toplevel|mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|counter:COUNTER_I                                                          ; work         ;
;          |counter:COUNTER_J|                    ; 7 (7)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |mM_toplevel|mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|counter:COUNTER_J                                                          ; work         ;
;          |counter:COUNTER_K|                    ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |mM_toplevel|mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|counter:COUNTER_K                                                          ; work         ;
;          |lpm_mult:Mult0|                       ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |mM_toplevel|mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|lpm_mult:Mult0                                                             ; work         ;
;             |multcore:mult_core|                ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |mM_toplevel|mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|lpm_mult:Mult0|multcore:mult_core                                          ; work         ;
;          |lpm_mult:Mult1|                       ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |mM_toplevel|mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|lpm_mult:Mult1                                                             ; work         ;
;             |multcore:mult_core|                ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |mM_toplevel|mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|lpm_mult:Mult1|multcore:mult_core                                          ; work         ;
;       |ram:SHADOW_RAM|                          ; 54 (54)     ; 49 (49)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 16 (16)           ; 33 (33)          ; |mM_toplevel|mM:m1ps_Monitor|ram:SHADOW_RAM                                                                                 ; work         ;
;          |altsyncram:data_rtl_0|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mM_toplevel|mM:m1ps_Monitor|ram:SHADOW_RAM|altsyncram:data_rtl_0                                                           ; work         ;
;             |altsyncram_lhe1:auto_generated|    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mM_toplevel|mM:m1ps_Monitor|ram:SHADOW_RAM|altsyncram:data_rtl_0|altsyncram_lhe1:auto_generated                            ; work         ;
;       |vga_text_mode:VGA_CONTROL|               ; 1076 (964)  ; 101 (0)                   ; 0 (0)         ; 57344       ; 14   ; 0            ; 0       ; 0         ; 0    ; 0            ; 975 (964)    ; 29 (0)            ; 72 (6)           ; |mM_toplevel|mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL                                                                      ; work         ;
;          |flopar:CLK1_BLANK|                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |mM_toplevel|mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|flopar:CLK1_BLANK                                                    ; work         ;
;          |flopar:CLK1_HS|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |mM_toplevel|mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|flopar:CLK1_HS                                                       ; work         ;
;          |flopar:CLK1_VS|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |mM_toplevel|mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|flopar:CLK1_VS                                                       ; work         ;
;          |flopar:CLK1_X|                        ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |mM_toplevel|mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|flopar:CLK1_X                                                        ; work         ;
;          |flopar:CLK1_Y|                        ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 1 (1)            ; |mM_toplevel|mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|flopar:CLK1_Y                                                        ; work         ;
;          |flopar:CLK2_BLANK|                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |mM_toplevel|mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|flopar:CLK2_BLANK                                                    ; work         ;
;          |flopar:CLK2_HS|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |mM_toplevel|mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|flopar:CLK2_HS                                                       ; work         ;
;          |flopar:CLK2_VS|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |mM_toplevel|mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|flopar:CLK2_VS                                                       ; work         ;
;          |flopar:CLK2_X|                        ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |mM_toplevel|mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|flopar:CLK2_X                                                        ; work         ;
;          |ram:VGA_MEMORY1|                      ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 28672       ; 7    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 6 (6)            ; |mM_toplevel|mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|ram:VGA_MEMORY1                                                      ; work         ;
;             |altsyncram:data_rtl_0|             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 28672       ; 7    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mM_toplevel|mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|ram:VGA_MEMORY1|altsyncram:data_rtl_0                                ; work         ;
;                |altsyncram_85f1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 28672       ; 7    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mM_toplevel|mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|ram:VGA_MEMORY1|altsyncram:data_rtl_0|altsyncram_85f1:auto_generated ; work         ;
;          |ram:VGA_MEMORY2|                      ; 25 (25)     ; 25 (25)                   ; 0 (0)         ; 28672       ; 7    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 20 (20)          ; |mM_toplevel|mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|ram:VGA_MEMORY2                                                      ; work         ;
;             |altsyncram:data_rtl_0|             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 28672       ; 7    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mM_toplevel|mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|ram:VGA_MEMORY2|altsyncram:data_rtl_0                                ; work         ;
;                |altsyncram_sue1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 28672       ; 7    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mM_toplevel|mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|ram:VGA_MEMORY2|altsyncram:data_rtl_0|altsyncram_sue1:auto_generated ; work         ;
;          |rom:FONT_MEMORY|                      ; 20 (20)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 17 (17)          ; |mM_toplevel|mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|rom:FONT_MEMORY                                                      ; work         ;
;          |vga_timing:VGA_SYNC|                  ; 52 (37)     ; 42 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 12 (0)            ; 31 (31)          ; |mM_toplevel|mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|vga_timing:VGA_SYNC                                                  ; work         ;
;             |flopar:CLK1_BLANK|                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |mM_toplevel|mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|vga_timing:VGA_SYNC|flopar:CLK1_BLANK                                ; work         ;
;             |flopar:CLK1_X|                     ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 4 (4)            ; |mM_toplevel|mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|vga_timing:VGA_SYNC|flopar:CLK1_X                                    ; work         ;
;             |flopar:CLK1_Y|                     ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 3 (3)            ; |mM_toplevel|mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|vga_timing:VGA_SYNC|flopar:CLK1_Y                                    ; work         ;
;    |processor:m1ps|                             ; 655 (52)    ; 419 (0)                   ; 0 (0)         ; 320         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 235 (51)     ; 155 (0)           ; 265 (4)          ; |mM_toplevel|processor:m1ps                                                                                                 ; work         ;
;       |ALU:ALU|                                 ; 78 (78)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (57)      ; 0 (0)             ; 21 (21)          ; |mM_toplevel|processor:m1ps|ALU:ALU                                                                                         ; work         ;
;       |Memory:D-Memory|                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 320         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mM_toplevel|processor:m1ps|Memory:D-Memory                                                                                 ; work         ;
;          |altsyncram:Matriz_rtl_0|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 320         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mM_toplevel|processor:m1ps|Memory:D-Memory|altsyncram:Matriz_rtl_0                                                         ; work         ;
;             |altsyncram_le61:auto_generated|    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 320         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mM_toplevel|processor:m1ps|Memory:D-Memory|altsyncram:Matriz_rtl_0|altsyncram_le61:auto_generated                          ; work         ;
;       |Memory:I-Memory|                         ; 21 (21)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 3 (3)             ; 16 (16)          ; |mM_toplevel|processor:m1ps|Memory:I-Memory                                                                                 ; work         ;
;       |PC:inst13|                               ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |mM_toplevel|processor:m1ps|PC:inst13                                                                                       ; work         ;
;       |UC:UC|                                   ; 12 (12)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 3 (3)             ; 7 (7)            ; |mM_toplevel|processor:m1ps|UC:UC                                                                                           ; work         ;
;       |bank:inst4|                              ; 476 (68)    ; 352 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 123 (68)     ; 147 (0)           ; 206 (146)        ; |mM_toplevel|processor:m1ps|bank:inst4                                                                                      ; work         ;
;          |dec5to32:dec_in|                      ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 0 (0)            ; |mM_toplevel|processor:m1ps|bank:inst4|dec5to32:dec_in                                                                      ; work         ;
;          |dec5to32:dec_out1|                    ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 1 (1)            ; |mM_toplevel|processor:m1ps|bank:inst4|dec5to32:dec_out1                                                                    ; work         ;
;          |reg:\g1:10:regs|                      ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 20 (20)          ; |mM_toplevel|processor:m1ps|bank:inst4|reg:\g1:10:regs                                                                      ; work         ;
;          |reg:\g1:11:regs|                      ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 24 (24)          ; |mM_toplevel|processor:m1ps|bank:inst4|reg:\g1:11:regs                                                                      ; work         ;
;          |reg:\g1:1:regs|                       ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 24 (24)           ; 8 (8)            ; |mM_toplevel|processor:m1ps|bank:inst4|reg:\g1:1:regs                                                                       ; work         ;
;          |reg:\g1:2:regs|                       ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 20 (20)           ; 12 (12)          ; |mM_toplevel|processor:m1ps|bank:inst4|reg:\g1:2:regs                                                                       ; work         ;
;          |reg:\g1:3:regs|                       ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 21 (21)          ; |mM_toplevel|processor:m1ps|bank:inst4|reg:\g1:3:regs                                                                       ; work         ;
;          |reg:\g1:4:regs|                       ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 30 (30)          ; |mM_toplevel|processor:m1ps|bank:inst4|reg:\g1:4:regs                                                                       ; work         ;
;          |reg:\g1:5:regs|                       ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 23 (23)           ; 9 (9)            ; |mM_toplevel|processor:m1ps|bank:inst4|reg:\g1:5:regs                                                                       ; work         ;
;          |reg:\g1:6:regs|                       ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (18)           ; 14 (14)          ; |mM_toplevel|processor:m1ps|bank:inst4|reg:\g1:6:regs                                                                       ; work         ;
;          |reg:\g1:7:regs|                       ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (18)           ; 14 (14)          ; |mM_toplevel|processor:m1ps|bank:inst4|reg:\g1:7:regs                                                                       ; work         ;
;          |reg:\g1:8:regs|                       ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 27 (27)          ; |mM_toplevel|processor:m1ps|bank:inst4|reg:\g1:8:regs                                                                       ; work         ;
;          |reg:\g1:9:regs|                       ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 26 (26)          ; |mM_toplevel|processor:m1ps|bank:inst4|reg:\g1:9:regs                                                                       ; work         ;
;          |zbuffer:\g2:0:zbf1|                   ; 65 (65)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 35 (35)          ; |mM_toplevel|processor:m1ps|bank:inst4|zbuffer:\g2:0:zbf1                                                                   ; work         ;
;          |zbuffer:\g2:9:zbf1|                   ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 1 (1)            ; |mM_toplevel|processor:m1ps|bank:inst4|zbuffer:\g2:9:zbf1                                                                   ; work         ;
;       |reg:IR|                                  ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 15 (15)          ; |mM_toplevel|processor:m1ps|reg:IR                                                                                          ; work         ;
;       |reg:Status|                              ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |mM_toplevel|processor:m1ps|reg:Status                                                                                      ; work         ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------+
; Delay Chain Summary                                                               ;
+----------+----------+---------------+---------------+-----------------------+-----+
; Name     ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+----------+----------+---------------+---------------+-----------------------+-----+
; KEY[1]   ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; KEY[2]   ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; VGA_HS   ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_VS   ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[0] ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[1] ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[2] ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[3] ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[0] ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[1] ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[2] ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[3] ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[0] ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[1] ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[2] ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[3] ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; KEY[3]   ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; SW[1]    ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; KEY[0]   ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SW[2]    ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SW[3]    ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SW[4]    ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SW[5]    ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SW[6]    ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SW[7]    ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SW[8]    ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SW[9]    ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; CLOCK_50 ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SW[0]    ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
+----------+----------+---------------+---------------+-----------------------+-----+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                           ;
+------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                        ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------------------------------------------+-------------------+---------+
; KEY[1]                                                                                                     ;                   ;         ;
; KEY[2]                                                                                                     ;                   ;         ;
; KEY[3]                                                                                                     ;                   ;         ;
;      - VGA_G[2]~reg0                                                                                       ; 1                 ; 6       ;
;      - VGA_G[3]~reg0                                                                                       ; 1                 ; 6       ;
;      - freqdiv:CLOCKDIVISOR|tmpclk                                                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|flopar:CLK2_HS|q[0]                                       ; 1                 ; 6       ;
;      - processor:m1ps|UC:UC|Reg_2_IO                                                                       ; 1                 ; 6       ;
;      - processor:m1ps|reg:IR|dataout[16]                                                                   ; 1                 ; 6       ;
;      - processor:m1ps|reg:IR|dataout[17]                                                                   ; 1                 ; 6       ;
;      - processor:m1ps|reg:IR|dataout[19]                                                                   ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:1:regs|dataout[0]                                                 ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:1:regs|dataout[1]                                                 ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:1:regs|dataout[2]                                                 ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:1:regs|dataout[3]                                                 ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:1:regs|dataout[4]                                                 ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:1:regs|dataout[5]                                                 ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:1:regs|dataout[6]                                                 ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:1:regs|dataout[7]                                                 ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:1:regs|dataout[8]                                                 ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:1:regs|dataout[9]                                                 ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:1:regs|dataout[10]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:1:regs|dataout[11]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:2:regs|dataout[0]                                                 ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:2:regs|dataout[1]                                                 ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:2:regs|dataout[2]                                                 ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:2:regs|dataout[3]                                                 ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:2:regs|dataout[4]                                                 ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:2:regs|dataout[5]                                                 ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:2:regs|dataout[6]                                                 ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:2:regs|dataout[7]                                                 ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:2:regs|dataout[8]                                                 ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:2:regs|dataout[9]                                                 ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:2:regs|dataout[10]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:2:regs|dataout[11]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:3:regs|dataout[0]                                                 ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:3:regs|dataout[1]                                                 ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:3:regs|dataout[2]                                                 ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:3:regs|dataout[3]                                                 ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:3:regs|dataout[4]                                                 ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:3:regs|dataout[5]                                                 ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:3:regs|dataout[6]                                                 ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:3:regs|dataout[7]                                                 ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:3:regs|dataout[8]                                                 ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:3:regs|dataout[9]                                                 ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:3:regs|dataout[10]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:3:regs|dataout[11]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:8:regs|dataout[0]                                                 ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:8:regs|dataout[1]                                                 ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:8:regs|dataout[2]                                                 ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:8:regs|dataout[3]                                                 ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:8:regs|dataout[4]                                                 ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:8:regs|dataout[5]                                                 ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:8:regs|dataout[6]                                                 ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:8:regs|dataout[7]                                                 ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:8:regs|dataout[8]                                                 ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:8:regs|dataout[9]                                                 ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:8:regs|dataout[10]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:8:regs|dataout[11]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:9:regs|dataout[0]                                                 ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:9:regs|dataout[1]                                                 ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:9:regs|dataout[2]                                                 ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:9:regs|dataout[3]                                                 ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:9:regs|dataout[4]                                                 ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:9:regs|dataout[5]                                                 ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:9:regs|dataout[6]                                                 ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:9:regs|dataout[7]                                                 ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:9:regs|dataout[8]                                                 ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:9:regs|dataout[9]                                                 ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:9:regs|dataout[10]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:9:regs|dataout[11]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:10:regs|dataout[0]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:10:regs|dataout[1]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:10:regs|dataout[2]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:10:regs|dataout[3]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:10:regs|dataout[4]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:10:regs|dataout[5]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:10:regs|dataout[6]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:10:regs|dataout[7]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:10:regs|dataout[8]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:10:regs|dataout[9]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:10:regs|dataout[10]                                               ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:10:regs|dataout[11]                                               ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:11:regs|dataout[0]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:11:regs|dataout[1]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:11:regs|dataout[2]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:11:regs|dataout[3]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:11:regs|dataout[4]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:11:regs|dataout[5]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:11:regs|dataout[6]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:11:regs|dataout[7]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:11:regs|dataout[8]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:11:regs|dataout[9]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:11:regs|dataout[10]                                               ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:11:regs|dataout[11]                                               ; 1                 ; 6       ;
;      - VGA_VS~reg0                                                                                         ; 1                 ; 6       ;
;      - VGA_HS~reg0                                                                                         ; 1                 ; 6       ;
;      - processor:m1ps|PC:inst13|DATA_OUT[0]                                                                ; 1                 ; 6       ;
;      - processor:m1ps|PC:inst13|DATA_OUT[16]                                                               ; 1                 ; 6       ;
;      - processor:m1ps|PC:inst13|DATA_OUT[20]                                                               ; 1                 ; 6       ;
;      - processor:m1ps|PC:inst13|DATA_OUT[4]                                                                ; 1                 ; 6       ;
;      - processor:m1ps|PC:inst13|DATA_OUT[12]                                                               ; 1                 ; 6       ;
;      - processor:m1ps|PC:inst13|DATA_OUT[24]                                                               ; 1                 ; 6       ;
;      - processor:m1ps|PC:inst13|DATA_OUT[28]                                                               ; 1                 ; 6       ;
;      - processor:m1ps|PC:inst13|DATA_OUT[8]                                                                ; 1                 ; 6       ;
;      - processor:m1ps|PC:inst13|DATA_OUT[5]                                                                ; 1                 ; 6       ;
;      - processor:m1ps|PC:inst13|DATA_OUT[17]                                                               ; 1                 ; 6       ;
;      - processor:m1ps|PC:inst13|DATA_OUT[21]                                                               ; 1                 ; 6       ;
;      - processor:m1ps|PC:inst13|DATA_OUT[1]                                                                ; 1                 ; 6       ;
;      - processor:m1ps|PC:inst13|DATA_OUT[25]                                                               ; 1                 ; 6       ;
;      - processor:m1ps|PC:inst13|DATA_OUT[9]                                                                ; 1                 ; 6       ;
;      - processor:m1ps|PC:inst13|DATA_OUT[13]                                                               ; 1                 ; 6       ;
;      - processor:m1ps|PC:inst13|DATA_OUT[29]                                                               ; 1                 ; 6       ;
;      - processor:m1ps|PC:inst13|DATA_OUT[6]                                                                ; 1                 ; 6       ;
;      - processor:m1ps|PC:inst13|DATA_OUT[10]                                                               ; 1                 ; 6       ;
;      - processor:m1ps|PC:inst13|DATA_OUT[14]                                                               ; 1                 ; 6       ;
;      - processor:m1ps|PC:inst13|DATA_OUT[2]                                                                ; 1                 ; 6       ;
;      - processor:m1ps|PC:inst13|DATA_OUT[26]                                                               ; 1                 ; 6       ;
;      - processor:m1ps|PC:inst13|DATA_OUT[22]                                                               ; 1                 ; 6       ;
;      - processor:m1ps|PC:inst13|DATA_OUT[30]                                                               ; 1                 ; 6       ;
;      - processor:m1ps|PC:inst13|DATA_OUT[18]                                                               ; 1                 ; 6       ;
;      - processor:m1ps|PC:inst13|DATA_OUT[7]                                                                ; 1                 ; 6       ;
;      - processor:m1ps|PC:inst13|DATA_OUT[19]                                                               ; 1                 ; 6       ;
;      - processor:m1ps|PC:inst13|DATA_OUT[23]                                                               ; 1                 ; 6       ;
;      - processor:m1ps|PC:inst13|DATA_OUT[3]                                                                ; 1                 ; 6       ;
;      - processor:m1ps|PC:inst13|DATA_OUT[27]                                                               ; 1                 ; 6       ;
;      - processor:m1ps|PC:inst13|DATA_OUT[15]                                                               ; 1                 ; 6       ;
;      - processor:m1ps|PC:inst13|DATA_OUT[31]                                                               ; 1                 ; 6       ;
;      - processor:m1ps|PC:inst13|DATA_OUT[11]                                                               ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|flopar:CLK2_VS|q[0]                                       ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|flopar:CLK2_X|q[0]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|flopar:CLK2_X|q[1]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|flopar:CLK2_X|q[2]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|flopar:CLK2_BLANK|q[0]                                    ; 1                 ; 6       ;
;      - processor:m1ps|UC:UC|DM_Rd                                                                          ; 1                 ; 6       ;
;      - processor:m1ps|UC:UC|ALU_2_DBus                                                                     ; 1                 ; 6       ;
;      - processor:m1ps|reg:IR|dataout[26]                                                                   ; 1                 ; 6       ;
;      - processor:m1ps|reg:IR|dataout[12]                                                                   ; 1                 ; 6       ;
;      - processor:m1ps|reg:IR|dataout[13]                                                                   ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:5:regs|dataout[0]                                                 ; 1                 ; 6       ;
;      - processor:m1ps|reg:IR|dataout[11]                                                                   ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:6:regs|dataout[0]                                                 ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:4:regs|dataout[0]                                                 ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:7:regs|dataout[0]                                                 ; 1                 ; 6       ;
;      - processor:m1ps|reg:IR|dataout[21]                                                                   ; 1                 ; 6       ;
;      - processor:m1ps|reg:IR|dataout[22]                                                                   ; 1                 ; 6       ;
;      - processor:m1ps|reg:IR|dataout[23]                                                                   ; 1                 ; 6       ;
;      - processor:m1ps|reg:IR|dataout[24]                                                                   ; 1                 ; 6       ;
;      - processor:m1ps|UC:UC|IR_Ld                                                                          ; 0                 ; 6       ;
;      - processor:m1ps|reg:IR|dataout[31]                                                                   ; 0                 ; 6       ;
;      - processor:m1ps|reg:IR|dataout[30]                                                                   ; 0                 ; 6       ;
;      - processor:m1ps|UC:UC|current_state.EX                                                               ; 0                 ; 6       ;
;      - processor:m1ps|reg:IR|dataout[29]                                                                   ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:6:regs|dataout[1]                                                 ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:5:regs|dataout[1]                                                 ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:4:regs|dataout[1]                                                 ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:7:regs|dataout[1]                                                 ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:5:regs|dataout[2]                                                 ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:6:regs|dataout[2]                                                 ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:4:regs|dataout[2]                                                 ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:7:regs|dataout[2]                                                 ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:6:regs|dataout[3]                                                 ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:5:regs|dataout[3]                                                 ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:4:regs|dataout[3]                                                 ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:7:regs|dataout[3]                                                 ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:5:regs|dataout[4]                                                 ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:6:regs|dataout[4]                                                 ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:4:regs|dataout[4]                                                 ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:7:regs|dataout[4]                                                 ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:6:regs|dataout[5]                                                 ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:5:regs|dataout[5]                                                 ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:4:regs|dataout[5]                                                 ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:7:regs|dataout[5]                                                 ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:5:regs|dataout[6]                                                 ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:6:regs|dataout[6]                                                 ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:4:regs|dataout[6]                                                 ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:7:regs|dataout[6]                                                 ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:6:regs|dataout[7]                                                 ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:5:regs|dataout[7]                                                 ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:4:regs|dataout[7]                                                 ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:7:regs|dataout[7]                                                 ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:5:regs|dataout[8]                                                 ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:6:regs|dataout[8]                                                 ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:4:regs|dataout[8]                                                 ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:7:regs|dataout[8]                                                 ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:6:regs|dataout[9]                                                 ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:5:regs|dataout[9]                                                 ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:4:regs|dataout[9]                                                 ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:7:regs|dataout[9]                                                 ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:5:regs|dataout[10]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:6:regs|dataout[10]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:4:regs|dataout[10]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:7:regs|dataout[10]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:6:regs|dataout[11]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:5:regs|dataout[11]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:4:regs|dataout[11]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:7:regs|dataout[11]                                                ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|flopar:CLK1_HS|q[0]                                       ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|flopar:CLK1_VS|q[0]                                       ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|flopar:CLK1_X|q[0]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|flopar:CLK1_Y|q[0]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|flopar:CLK1_X|q[1]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|flopar:CLK1_X|q[2]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|flopar:CLK1_Y|q[3]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|flopar:CLK1_Y|q[2]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|flopar:CLK1_Y|q[1]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|flopar:CLK1_BLANK|q[0]                                    ; 1                 ; 6       ;
;      - processor:m1ps|UC:UC|DM_Wr                                                                          ; 0                 ; 6       ;
;      - processor:m1ps|UC:UC|current_state.FETCH                                                            ; 0                 ; 6       ;
;      - mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|vga_timing:VGA_SYNC|HS                                    ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|vga_timing:VGA_SYNC|VS                                    ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|vga_timing:VGA_SYNC|flopar:CLK1_X|q[0]                    ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|y.GENERALCOPY                                                   ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|y.SIGNALCOPY                                                    ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|y.REGCOPY                                                       ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|y.MEMCOPY                                                       ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|counter:COUNTER_K|nn[1]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|counter:COUNTER_K|nn[0]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|counter:COUNTER_K|nn[2]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|counter:COUNTER_J|nn[1]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:12:regs|dataout[19]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:4:regs|dataout[19]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|counter:COUNTER_I|nn[3]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:13:regs|dataout[27]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:5:regs|dataout[27]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|counter:COUNTER_I|nn[0]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:12:regs|dataout[27]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:4:regs|dataout[27]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:13:regs|dataout[19]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:5:regs|dataout[19]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|counter:COUNTER_I|nn[4]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:13:regs|dataout[11]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:5:regs|dataout[11]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:12:regs|dataout[3]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:4:regs|dataout[3]                                          ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:12:regs|dataout[11]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:4:regs|dataout[11]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:13:regs|dataout[3]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:5:regs|dataout[3]                                          ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:5:regs|dataout[15]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:13:regs|dataout[31]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:13:regs|dataout[15]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:5:regs|dataout[31]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:4:regs|dataout[7]                                          ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:12:regs|dataout[7]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:12:regs|dataout[23]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:4:regs|dataout[23]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:4:regs|dataout[15]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:12:regs|dataout[15]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:12:regs|dataout[31]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:4:regs|dataout[31]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:5:regs|dataout[7]                                          ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:13:regs|dataout[23]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:13:regs|dataout[7]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:5:regs|dataout[23]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|counter:COUNTER_J|nn[0]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|counter:COUNTER_I|nn[2]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:11:regs|dataout[27]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:3:regs|dataout[27]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:10:regs|dataout[19]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:2:regs|dataout[19]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:10:regs|dataout[27]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:2:regs|dataout[27]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:11:regs|dataout[19]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:3:regs|dataout[19]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:11:regs|dataout[11]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:3:regs|dataout[11]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:10:regs|dataout[3]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:2:regs|dataout[3]                                          ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:10:regs|dataout[11]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:2:regs|dataout[11]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:11:regs|dataout[3]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:3:regs|dataout[3]                                          ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:3:regs|dataout[15]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:11:regs|dataout[31]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:11:regs|dataout[15]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:3:regs|dataout[31]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:2:regs|dataout[7]                                          ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:10:regs|dataout[7]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:10:regs|dataout[23]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:2:regs|dataout[23]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:2:regs|dataout[15]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:10:regs|dataout[15]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:10:regs|dataout[31]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:2:regs|dataout[31]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:3:regs|dataout[7]                                          ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:11:regs|dataout[23]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:11:regs|dataout[7]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:3:regs|dataout[23]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|counter:COUNTER_I|nn[1]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:9:regs|dataout[15]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:1:regs|dataout[15]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:8:regs|dataout[7]                                          ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:8:regs|dataout[15]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:9:regs|dataout[7]                                          ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:1:regs|dataout[7]                                          ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:9:regs|dataout[27]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:1:regs|dataout[27]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:8:regs|dataout[19]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:8:regs|dataout[27]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:9:regs|dataout[19]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:1:regs|dataout[19]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:9:regs|dataout[31]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:1:regs|dataout[31]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:8:regs|dataout[23]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:8:regs|dataout[31]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:9:regs|dataout[23]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:1:regs|dataout[23]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:9:regs|dataout[11]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:1:regs|dataout[11]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:8:regs|dataout[3]                                          ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:8:regs|dataout[11]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:9:regs|dataout[3]                                          ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:1:regs|dataout[3]                                          ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:15:regs|dataout[11]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:7:regs|dataout[11]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:15:regs|dataout[7]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:7:regs|dataout[7]                                          ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:15:regs|dataout[15]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:7:regs|dataout[15]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:15:regs|dataout[3]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:7:regs|dataout[3]                                          ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:14:regs|dataout[11]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:6:regs|dataout[11]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:14:regs|dataout[7]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:6:regs|dataout[7]                                          ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:14:regs|dataout[15]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:6:regs|dataout[15]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:14:regs|dataout[3]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:6:regs|dataout[3]                                          ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:6:regs|dataout[19]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:14:regs|dataout[19]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:7:regs|dataout[23]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:15:regs|dataout[23]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:6:regs|dataout[23]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:14:regs|dataout[23]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:7:regs|dataout[19]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:15:regs|dataout[19]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:6:regs|dataout[27]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:14:regs|dataout[27]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:7:regs|dataout[31]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:15:regs|dataout[31]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:6:regs|dataout[31]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:14:regs|dataout[31]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:7:regs|dataout[27]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:15:regs|dataout[27]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|counter:COUNTER_J|nn[3]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|counter:COUNTER_J|nn[2]                                         ; 1                 ; 6       ;
;      - processor:m1ps|reg:Status|dataout[3]                                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:2:regs|dataout[19]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:3:regs|dataout[19]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:1:regs|dataout[19]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:6:regs|dataout[19]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:5:regs|dataout[19]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:4:regs|dataout[19]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:7:regs|dataout[19]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:2:regs|dataout[18]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:3:regs|dataout[18]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:1:regs|dataout[18]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:5:regs|dataout[18]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:6:regs|dataout[18]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:4:regs|dataout[18]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:7:regs|dataout[18]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:2:regs|dataout[17]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:3:regs|dataout[17]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:1:regs|dataout[17]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:6:regs|dataout[17]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:5:regs|dataout[17]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:4:regs|dataout[17]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:7:regs|dataout[17]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:2:regs|dataout[16]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:3:regs|dataout[16]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:1:regs|dataout[16]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:5:regs|dataout[16]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:6:regs|dataout[16]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:4:regs|dataout[16]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:7:regs|dataout[16]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:2:regs|dataout[15]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:3:regs|dataout[15]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:1:regs|dataout[15]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:6:regs|dataout[15]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:5:regs|dataout[15]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:4:regs|dataout[15]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:7:regs|dataout[15]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:2:regs|dataout[14]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:3:regs|dataout[14]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:1:regs|dataout[14]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:5:regs|dataout[14]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:6:regs|dataout[14]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:4:regs|dataout[14]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:7:regs|dataout[14]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:2:regs|dataout[13]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:3:regs|dataout[13]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:1:regs|dataout[13]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:6:regs|dataout[13]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:5:regs|dataout[13]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:4:regs|dataout[13]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:7:regs|dataout[13]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:2:regs|dataout[12]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:3:regs|dataout[12]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:1:regs|dataout[12]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:5:regs|dataout[12]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:6:regs|dataout[12]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:4:regs|dataout[12]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:7:regs|dataout[12]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:9:regs|dataout[19]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:8:regs|dataout[19]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:10:regs|dataout[19]                                               ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:11:regs|dataout[19]                                               ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:9:regs|dataout[18]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:8:regs|dataout[18]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:10:regs|dataout[18]                                               ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:11:regs|dataout[18]                                               ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:9:regs|dataout[17]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:8:regs|dataout[17]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:10:regs|dataout[17]                                               ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:11:regs|dataout[17]                                               ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:9:regs|dataout[16]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:8:regs|dataout[16]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:10:regs|dataout[16]                                               ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:11:regs|dataout[16]                                               ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:9:regs|dataout[15]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:8:regs|dataout[15]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:10:regs|dataout[15]                                               ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:11:regs|dataout[15]                                               ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:9:regs|dataout[14]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:8:regs|dataout[14]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:10:regs|dataout[14]                                               ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:11:regs|dataout[14]                                               ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:9:regs|dataout[13]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:8:regs|dataout[13]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:10:regs|dataout[13]                                               ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:11:regs|dataout[13]                                               ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:9:regs|dataout[12]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:8:regs|dataout[12]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:10:regs|dataout[12]                                               ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:11:regs|dataout[12]                                               ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:2:regs|dataout[23]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:3:regs|dataout[23]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:1:regs|dataout[23]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:6:regs|dataout[23]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:5:regs|dataout[23]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:4:regs|dataout[23]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:7:regs|dataout[23]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:2:regs|dataout[22]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:3:regs|dataout[22]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:1:regs|dataout[22]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:5:regs|dataout[22]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:6:regs|dataout[22]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:4:regs|dataout[22]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:7:regs|dataout[22]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:2:regs|dataout[21]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:3:regs|dataout[21]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:1:regs|dataout[21]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:6:regs|dataout[21]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:5:regs|dataout[21]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:4:regs|dataout[21]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:7:regs|dataout[21]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:2:regs|dataout[20]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:3:regs|dataout[20]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:1:regs|dataout[20]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:5:regs|dataout[20]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:6:regs|dataout[20]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:4:regs|dataout[20]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:7:regs|dataout[20]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:9:regs|dataout[23]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:8:regs|dataout[23]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:10:regs|dataout[23]                                               ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:11:regs|dataout[23]                                               ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:9:regs|dataout[22]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:8:regs|dataout[22]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:10:regs|dataout[22]                                               ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:11:regs|dataout[22]                                               ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:9:regs|dataout[21]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:8:regs|dataout[21]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:10:regs|dataout[21]                                               ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:11:regs|dataout[21]                                               ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:9:regs|dataout[20]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:8:regs|dataout[20]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:10:regs|dataout[20]                                               ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:11:regs|dataout[20]                                               ; 1                 ; 6       ;
;      - processor:m1ps|reg:IR|dataout[3]                                                                    ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:2:regs|dataout[27]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:3:regs|dataout[27]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:1:regs|dataout[27]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:6:regs|dataout[27]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:5:regs|dataout[27]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:4:regs|dataout[27]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:7:regs|dataout[27]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:2:regs|dataout[31]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:3:regs|dataout[31]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:1:regs|dataout[31]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:6:regs|dataout[31]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:5:regs|dataout[31]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:4:regs|dataout[31]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:7:regs|dataout[31]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:9:regs|dataout[27]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:8:regs|dataout[27]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:10:regs|dataout[27]                                               ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:11:regs|dataout[27]                                               ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:9:regs|dataout[31]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:8:regs|dataout[31]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:10:regs|dataout[31]                                               ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:11:regs|dataout[31]                                               ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:2:regs|dataout[26]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:3:regs|dataout[26]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:1:regs|dataout[26]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:5:regs|dataout[26]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:6:regs|dataout[26]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:4:regs|dataout[26]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:7:regs|dataout[26]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:2:regs|dataout[25]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:3:regs|dataout[25]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:1:regs|dataout[25]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:6:regs|dataout[25]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:5:regs|dataout[25]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:4:regs|dataout[25]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:7:regs|dataout[25]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:2:regs|dataout[24]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:3:regs|dataout[24]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:1:regs|dataout[24]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:5:regs|dataout[24]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:6:regs|dataout[24]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:4:regs|dataout[24]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:7:regs|dataout[24]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:9:regs|dataout[26]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:8:regs|dataout[26]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:10:regs|dataout[26]                                               ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:11:regs|dataout[26]                                               ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:9:regs|dataout[25]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:8:regs|dataout[25]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:10:regs|dataout[25]                                               ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:11:regs|dataout[25]                                               ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:9:regs|dataout[24]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:8:regs|dataout[24]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:10:regs|dataout[24]                                               ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:11:regs|dataout[24]                                               ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:2:regs|dataout[30]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:3:regs|dataout[30]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:1:regs|dataout[30]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:5:regs|dataout[30]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:6:regs|dataout[30]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:4:regs|dataout[30]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:7:regs|dataout[30]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:2:regs|dataout[29]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:3:regs|dataout[29]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:1:regs|dataout[29]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:6:regs|dataout[29]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:5:regs|dataout[29]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:4:regs|dataout[29]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:7:regs|dataout[29]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:2:regs|dataout[28]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:3:regs|dataout[28]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:1:regs|dataout[28]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:5:regs|dataout[28]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:6:regs|dataout[28]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:4:regs|dataout[28]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:7:regs|dataout[28]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:9:regs|dataout[30]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:8:regs|dataout[30]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:10:regs|dataout[30]                                               ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:11:regs|dataout[30]                                               ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:9:regs|dataout[29]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:8:regs|dataout[29]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:10:regs|dataout[29]                                               ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:11:regs|dataout[29]                                               ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:9:regs|dataout[28]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:8:regs|dataout[28]                                                ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:10:regs|dataout[28]                                               ; 1                 ; 6       ;
;      - processor:m1ps|bank:inst4|reg:\g1:11:regs|dataout[28]                                               ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:12:regs|dataout[17]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:12:regs|dataout[21]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:4:regs|dataout[21]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:4:regs|dataout[17]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:13:regs|dataout[25]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:13:regs|dataout[29]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:5:regs|dataout[29]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:5:regs|dataout[25]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:12:regs|dataout[25]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:12:regs|dataout[29]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:4:regs|dataout[29]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:4:regs|dataout[25]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:13:regs|dataout[17]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:13:regs|dataout[21]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:5:regs|dataout[21]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:5:regs|dataout[17]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:13:regs|dataout[5]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:13:regs|dataout[13]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:5:regs|dataout[13]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:5:regs|dataout[5]                                          ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:12:regs|dataout[1]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:12:regs|dataout[9]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:4:regs|dataout[9]                                          ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:4:regs|dataout[1]                                          ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:12:regs|dataout[5]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:12:regs|dataout[13]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:4:regs|dataout[13]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:4:regs|dataout[5]                                          ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:13:regs|dataout[1]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:13:regs|dataout[9]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:5:regs|dataout[9]                                          ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:5:regs|dataout[1]                                          ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:11:regs|dataout[17]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:3:regs|dataout[17]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:11:regs|dataout[5]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:3:regs|dataout[5]                                          ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:11:regs|dataout[21]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:3:regs|dataout[21]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:11:regs|dataout[1]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:3:regs|dataout[1]                                          ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:10:regs|dataout[5]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:2:regs|dataout[5]                                          ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:10:regs|dataout[17]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:2:regs|dataout[17]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:10:regs|dataout[21]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:2:regs|dataout[21]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:10:regs|dataout[1]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:2:regs|dataout[1]                                          ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:2:regs|dataout[13]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:10:regs|dataout[13]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:2:regs|dataout[25]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:10:regs|dataout[25]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:2:regs|dataout[29]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:10:regs|dataout[29]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:2:regs|dataout[9]                                          ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:10:regs|dataout[9]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:3:regs|dataout[25]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:11:regs|dataout[25]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:3:regs|dataout[13]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:11:regs|dataout[13]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:3:regs|dataout[29]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:11:regs|dataout[29]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:3:regs|dataout[9]                                          ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:11:regs|dataout[9]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:9:regs|dataout[13]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:1:regs|dataout[13]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:8:regs|dataout[5]                                          ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:8:regs|dataout[13]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:9:regs|dataout[5]                                          ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:1:regs|dataout[5]                                          ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:9:regs|dataout[25]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:1:regs|dataout[25]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:8:regs|dataout[17]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:8:regs|dataout[25]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:9:regs|dataout[17]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:1:regs|dataout[17]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:9:regs|dataout[29]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:1:regs|dataout[29]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:8:regs|dataout[21]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:8:regs|dataout[29]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:9:regs|dataout[21]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:1:regs|dataout[21]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:9:regs|dataout[9]                                          ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:1:regs|dataout[9]                                          ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:8:regs|dataout[1]                                          ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:8:regs|dataout[9]                                          ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:9:regs|dataout[1]                                          ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:1:regs|dataout[1]                                          ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:14:regs|dataout[1]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:6:regs|dataout[1]                                          ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:15:regs|dataout[9]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:7:regs|dataout[9]                                          ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:14:regs|dataout[9]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:6:regs|dataout[9]                                          ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:15:regs|dataout[1]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:7:regs|dataout[1]                                          ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:14:regs|dataout[17]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:6:regs|dataout[17]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:15:regs|dataout[25]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:7:regs|dataout[25]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:14:regs|dataout[25]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:6:regs|dataout[25]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:15:regs|dataout[17]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:7:regs|dataout[17]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:6:regs|dataout[5]                                          ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:14:regs|dataout[21]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:14:regs|dataout[5]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:6:regs|dataout[21]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:7:regs|dataout[13]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:15:regs|dataout[29]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:15:regs|dataout[13]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:7:regs|dataout[29]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:6:regs|dataout[13]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:14:regs|dataout[29]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:14:regs|dataout[13]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:6:regs|dataout[29]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:7:regs|dataout[5]                                          ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:15:regs|dataout[21]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:15:regs|dataout[5]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:7:regs|dataout[21]                                         ; 1                 ; 6       ;
;      - processor:m1ps|reg:Status|dataout[1]                                                                ; 1                 ; 6       ;
;      - processor:m1ps|reg:IR|dataout[2]                                                                    ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:13:regs|dataout[26]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:5:regs|dataout[26]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:13:regs|dataout[14]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:5:regs|dataout[14]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:13:regs|dataout[30]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:5:regs|dataout[30]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:13:regs|dataout[10]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:5:regs|dataout[10]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:12:regs|dataout[18]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:4:regs|dataout[18]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:12:regs|dataout[6]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:4:regs|dataout[6]                                          ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:12:regs|dataout[22]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:4:regs|dataout[22]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:12:regs|dataout[2]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:4:regs|dataout[2]                                          ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:12:regs|dataout[26]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:4:regs|dataout[26]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:12:regs|dataout[14]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:4:regs|dataout[14]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:12:regs|dataout[30]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:4:regs|dataout[30]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:12:regs|dataout[10]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:4:regs|dataout[10]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:13:regs|dataout[18]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:5:regs|dataout[18]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:13:regs|dataout[6]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:5:regs|dataout[6]                                          ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:13:regs|dataout[22]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:5:regs|dataout[22]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:13:regs|dataout[2]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:5:regs|dataout[2]                                          ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:10:regs|dataout[2]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:2:regs|dataout[2]                                          ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:11:regs|dataout[18]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:3:regs|dataout[18]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:10:regs|dataout[18]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:2:regs|dataout[18]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:11:regs|dataout[2]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:3:regs|dataout[2]                                          ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:11:regs|dataout[26]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:3:regs|dataout[26]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:10:regs|dataout[10]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:2:regs|dataout[10]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:10:regs|dataout[26]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:2:regs|dataout[26]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:11:regs|dataout[10]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:3:regs|dataout[10]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:2:regs|dataout[6]                                          ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:10:regs|dataout[6]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:10:regs|dataout[22]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:2:regs|dataout[22]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:3:regs|dataout[14]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:11:regs|dataout[30]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:11:regs|dataout[14]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:3:regs|dataout[30]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:2:regs|dataout[14]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:10:regs|dataout[30]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:10:regs|dataout[14]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:2:regs|dataout[30]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:3:regs|dataout[6]                                          ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:11:regs|dataout[22]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:11:regs|dataout[6]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:3:regs|dataout[22]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:9:regs|dataout[14]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:1:regs|dataout[14]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:8:regs|dataout[6]                                          ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:8:regs|dataout[14]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:9:regs|dataout[6]                                          ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:1:regs|dataout[6]                                          ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:9:regs|dataout[26]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:1:regs|dataout[26]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:8:regs|dataout[18]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:8:regs|dataout[26]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:9:regs|dataout[18]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:1:regs|dataout[18]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:9:regs|dataout[30]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:1:regs|dataout[30]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:8:regs|dataout[22]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:8:regs|dataout[30]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:9:regs|dataout[22]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:1:regs|dataout[22]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:9:regs|dataout[10]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:1:regs|dataout[10]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:8:regs|dataout[2]                                          ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:8:regs|dataout[10]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:9:regs|dataout[2]                                          ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:1:regs|dataout[2]                                          ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:14:regs|dataout[6]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:6:regs|dataout[6]                                          ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:15:regs|dataout[14]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:7:regs|dataout[14]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:14:regs|dataout[14]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:6:regs|dataout[14]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:15:regs|dataout[6]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:7:regs|dataout[6]                                          ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:14:regs|dataout[18]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:6:regs|dataout[18]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:15:regs|dataout[26]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:7:regs|dataout[26]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:14:regs|dataout[26]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:6:regs|dataout[26]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:15:regs|dataout[18]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:7:regs|dataout[18]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:14:regs|dataout[22]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:6:regs|dataout[22]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:15:regs|dataout[30]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:7:regs|dataout[30]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:14:regs|dataout[30]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:6:regs|dataout[30]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:15:regs|dataout[22]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:7:regs|dataout[22]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:15:regs|dataout[10]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:7:regs|dataout[10]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:14:regs|dataout[2]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:6:regs|dataout[2]                                          ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:14:regs|dataout[10]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:6:regs|dataout[10]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:15:regs|dataout[2]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:7:regs|dataout[2]                                          ; 1                 ; 6       ;
;      - processor:m1ps|reg:Status|dataout[2]                                                                ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|y.IDLE                                                          ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|y.REGFETCH                                                      ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|y.MEMFETCH                                                      ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|vga_timing:VGA_SYNC|flopar:CLK1_X|q[3]                    ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|vga_timing:VGA_SYNC|flopar:CLK1_X|q[4]                    ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|vga_timing:VGA_SYNC|flopar:CLK1_X|q[5]                    ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|vga_timing:VGA_SYNC|flopar:CLK1_X|q[6]                    ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|vga_timing:VGA_SYNC|flopar:CLK1_X|q[7]                    ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|vga_timing:VGA_SYNC|flopar:CLK1_X|q[8]                    ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|vga_timing:VGA_SYNC|flopar:CLK1_X|q[9]                    ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|vga_timing:VGA_SYNC|flopar:CLK1_Y|q[4]                    ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|vga_timing:VGA_SYNC|flopar:CLK1_Y|q[5]                    ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|vga_timing:VGA_SYNC|flopar:CLK1_Y|q[6]                    ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|vga_timing:VGA_SYNC|flopar:CLK1_Y|q[7]                    ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|vga_timing:VGA_SYNC|flopar:CLK1_Y|q[8]                    ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|vga_timing:VGA_SYNC|flopar:CLK1_Y|q[0]                    ; 1                 ; 6       ;
;      - processor:m1ps|UC:UC|IO_2_Reg                                                                       ; 1                 ; 6       ;
;      - processor:m1ps|UC:UC|Reg_Wr                                                                         ; 0                 ; 6       ;
;      - processor:m1ps|reg:Status|dataout[0]                                                                ; 1                 ; 6       ;
;      - processor:m1ps|reg:IR|dataout[28]                                                                   ; 1                 ; 6       ;
;      - processor:m1ps|UC:UC|PC_Ld_En                                                                       ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:11:regs|dataout[8]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:11:regs|dataout[12]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:3:regs|dataout[12]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:3:regs|dataout[8]                                          ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:11:regs|dataout[24]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:11:regs|dataout[28]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:3:regs|dataout[28]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:3:regs|dataout[24]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:10:regs|dataout[16]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:10:regs|dataout[20]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:2:regs|dataout[20]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:2:regs|dataout[16]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:10:regs|dataout[0]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:10:regs|dataout[4]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:2:regs|dataout[4]                                          ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:2:regs|dataout[0]                                          ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:10:regs|dataout[24]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:10:regs|dataout[28]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:2:regs|dataout[28]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:2:regs|dataout[24]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:10:regs|dataout[8]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:10:regs|dataout[12]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:2:regs|dataout[12]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:2:regs|dataout[8]                                          ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:11:regs|dataout[0]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:11:regs|dataout[4]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:3:regs|dataout[4]                                          ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:3:regs|dataout[0]                                          ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:11:regs|dataout[16]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:11:regs|dataout[20]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:3:regs|dataout[20]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:3:regs|dataout[16]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:4:regs|dataout[4]                                          ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:5:regs|dataout[4]                                          ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:13:regs|dataout[4]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:12:regs|dataout[4]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:4:regs|dataout[8]                                          ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:5:regs|dataout[8]                                          ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:13:regs|dataout[8]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:12:regs|dataout[8]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:4:regs|dataout[12]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:5:regs|dataout[12]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:13:regs|dataout[12]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:12:regs|dataout[12]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:4:regs|dataout[0]                                          ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:5:regs|dataout[0]                                          ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:13:regs|dataout[0]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:12:regs|dataout[0]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:5:regs|dataout[28]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:5:regs|dataout[20]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:13:regs|dataout[20]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:13:regs|dataout[28]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:4:regs|dataout[24]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:4:regs|dataout[16]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:12:regs|dataout[16]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:12:regs|dataout[24]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:4:regs|dataout[28]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:4:regs|dataout[20]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:12:regs|dataout[20]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:12:regs|dataout[28]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:5:regs|dataout[24]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:5:regs|dataout[16]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:13:regs|dataout[16]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:13:regs|dataout[24]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:9:regs|dataout[24]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:1:regs|dataout[24]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:8:regs|dataout[8]                                          ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:8:regs|dataout[24]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:9:regs|dataout[8]                                          ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:1:regs|dataout[8]                                          ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:8:regs|dataout[4]                                          ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:8:regs|dataout[20]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:9:regs|dataout[20]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:1:regs|dataout[20]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:9:regs|dataout[4]                                          ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:1:regs|dataout[4]                                          ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:9:regs|dataout[28]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:1:regs|dataout[28]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:8:regs|dataout[12]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:8:regs|dataout[28]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:9:regs|dataout[12]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:1:regs|dataout[12]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:8:regs|dataout[0]                                          ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:8:regs|dataout[16]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:9:regs|dataout[16]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:1:regs|dataout[16]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:9:regs|dataout[0]                                          ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:1:regs|dataout[0]                                          ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:15:regs|dataout[24]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:7:regs|dataout[24]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:14:regs|dataout[16]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:6:regs|dataout[16]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:14:regs|dataout[24]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:6:regs|dataout[24]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:15:regs|dataout[16]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:7:regs|dataout[16]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:14:regs|dataout[0]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:6:regs|dataout[0]                                          ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:15:regs|dataout[8]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:7:regs|dataout[8]                                          ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:14:regs|dataout[8]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:6:regs|dataout[8]                                          ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:15:regs|dataout[0]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:7:regs|dataout[0]                                          ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:6:regs|dataout[4]                                          ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:14:regs|dataout[4]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:14:regs|dataout[20]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:6:regs|dataout[20]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:7:regs|dataout[12]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:15:regs|dataout[28]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:15:regs|dataout[12]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:7:regs|dataout[28]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:6:regs|dataout[12]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:14:regs|dataout[28]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:14:regs|dataout[12]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:6:regs|dataout[28]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:7:regs|dataout[4]                                          ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:15:regs|dataout[4]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:15:regs|dataout[20]                                        ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:7:regs|dataout[20]                                         ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|vga_timing:VGA_SYNC|flopar:CLK1_X|q[1]                    ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|vga_timing:VGA_SYNC|flopar:CLK1_X|q[2]                    ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|vga_timing:VGA_SYNC|flopar:CLK1_Y|q[3]                    ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|vga_timing:VGA_SYNC|flopar:CLK1_Y|q[2]                    ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|vga_timing:VGA_SYNC|flopar:CLK1_Y|q[1]                    ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|vga_timing:VGA_SYNC|flopar:CLK1_BLANK|q[0]                ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|vga_timing:VGA_SYNC|column[8]                             ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|vga_timing:VGA_SYNC|column[6]                             ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|vga_timing:VGA_SYNC|column[5]                             ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|vga_timing:VGA_SYNC|column[4]                             ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|vga_timing:VGA_SYNC|column[3]                             ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|vga_timing:VGA_SYNC|column[2]                             ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|vga_timing:VGA_SYNC|column[1]                             ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|vga_timing:VGA_SYNC|column[0]                             ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|vga_timing:VGA_SYNC|column[9]                             ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|vga_timing:VGA_SYNC|column[7]                             ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|vga_timing:VGA_SYNC|row[8]                                ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|vga_timing:VGA_SYNC|row[7]                                ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|vga_timing:VGA_SYNC|row[6]                                ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|vga_timing:VGA_SYNC|row[5]                                ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|vga_timing:VGA_SYNC|row[3]                                ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|vga_timing:VGA_SYNC|row[9]                                ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|vga_timing:VGA_SYNC|row[4]                                ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|vga_timing:VGA_SYNC|row[2]                                ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|vga_timing:VGA_SYNC|row[1]                                ; 1                 ; 6       ;
;      - mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|vga_timing:VGA_SYNC|row[0]                                ; 1                 ; 6       ;
; SW[1]                                                                                                      ;                   ;         ;
; KEY[0]                                                                                                     ;                   ;         ;
;      - processor:m1ps|UC:UC|Reg_2_IO                                                                       ; 0                 ; 0       ;
;      - processor:m1ps|UC:UC|DM_Rd                                                                          ; 0                 ; 0       ;
;      - processor:m1ps|UC:UC|ALU_2_DBus                                                                     ; 0                 ; 0       ;
;      - processor:m1ps|reg:IR|dataout[11]                                                                   ; 1                 ; 0       ;
;      - processor:m1ps|reg:IR|dataout[12]                                                                   ; 1                 ; 0       ;
;      - processor:m1ps|reg:IR|dataout[13]                                                                   ; 1                 ; 0       ;
;      - processor:m1ps|reg:IR|dataout[16]                                                                   ; 1                 ; 0       ;
;      - processor:m1ps|reg:IR|dataout[17]                                                                   ; 1                 ; 0       ;
;      - processor:m1ps|reg:IR|dataout[19]                                                                   ; 1                 ; 0       ;
;      - processor:m1ps|reg:IR|dataout[26]                                                                   ; 1                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:1:regs|dataout[0]                                                 ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:1:regs|dataout[1]                                                 ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:1:regs|dataout[2]                                                 ; 1                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:1:regs|dataout[3]                                                 ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:1:regs|dataout[4]                                                 ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:1:regs|dataout[5]                                                 ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:1:regs|dataout[6]                                                 ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:1:regs|dataout[7]                                                 ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:1:regs|dataout[8]                                                 ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:1:regs|dataout[9]                                                 ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:1:regs|dataout[10]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:1:regs|dataout[11]                                                ; 1                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:2:regs|dataout[0]                                                 ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:2:regs|dataout[1]                                                 ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:2:regs|dataout[2]                                                 ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:2:regs|dataout[3]                                                 ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:2:regs|dataout[4]                                                 ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:2:regs|dataout[5]                                                 ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:2:regs|dataout[6]                                                 ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:2:regs|dataout[7]                                                 ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:2:regs|dataout[8]                                                 ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:2:regs|dataout[9]                                                 ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:2:regs|dataout[10]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:2:regs|dataout[11]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:3:regs|dataout[0]                                                 ; 1                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:3:regs|dataout[1]                                                 ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:3:regs|dataout[2]                                                 ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:3:regs|dataout[3]                                                 ; 1                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:3:regs|dataout[4]                                                 ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:3:regs|dataout[5]                                                 ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:3:regs|dataout[6]                                                 ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:3:regs|dataout[7]                                                 ; 1                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:3:regs|dataout[8]                                                 ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:3:regs|dataout[9]                                                 ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:3:regs|dataout[10]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:3:regs|dataout[11]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:4:regs|dataout[0]                                                 ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:5:regs|dataout[0]                                                 ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:6:regs|dataout[0]                                                 ; 1                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:7:regs|dataout[0]                                                 ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:8:regs|dataout[0]                                                 ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:8:regs|dataout[1]                                                 ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:8:regs|dataout[2]                                                 ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:8:regs|dataout[3]                                                 ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:8:regs|dataout[4]                                                 ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:8:regs|dataout[5]                                                 ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:8:regs|dataout[6]                                                 ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:8:regs|dataout[7]                                                 ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:8:regs|dataout[8]                                                 ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:8:regs|dataout[9]                                                 ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:8:regs|dataout[10]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:8:regs|dataout[11]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:9:regs|dataout[0]                                                 ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:9:regs|dataout[1]                                                 ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:9:regs|dataout[2]                                                 ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:9:regs|dataout[3]                                                 ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:9:regs|dataout[4]                                                 ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:9:regs|dataout[5]                                                 ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:9:regs|dataout[6]                                                 ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:9:regs|dataout[7]                                                 ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:9:regs|dataout[8]                                                 ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:9:regs|dataout[9]                                                 ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:9:regs|dataout[10]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:9:regs|dataout[11]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:10:regs|dataout[0]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:10:regs|dataout[1]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:10:regs|dataout[2]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:10:regs|dataout[3]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:10:regs|dataout[4]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:10:regs|dataout[5]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:10:regs|dataout[6]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:10:regs|dataout[7]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:10:regs|dataout[8]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:10:regs|dataout[9]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:10:regs|dataout[10]                                               ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:10:regs|dataout[11]                                               ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:11:regs|dataout[0]                                                ; 1                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:11:regs|dataout[1]                                                ; 1                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:11:regs|dataout[2]                                                ; 1                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:11:regs|dataout[3]                                                ; 1                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:11:regs|dataout[4]                                                ; 1                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:11:regs|dataout[5]                                                ; 1                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:11:regs|dataout[6]                                                ; 1                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:11:regs|dataout[7]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:11:regs|dataout[8]                                                ; 1                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:11:regs|dataout[9]                                                ; 1                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:11:regs|dataout[10]                                               ; 1                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:11:regs|dataout[11]                                               ; 0                 ; 0       ;
;      - processor:m1ps|PC:inst13|DATA_OUT[0]                                                                ; 0                 ; 0       ;
;      - processor:m1ps|PC:inst13|DATA_OUT[16]                                                               ; 0                 ; 0       ;
;      - processor:m1ps|PC:inst13|DATA_OUT[20]                                                               ; 0                 ; 0       ;
;      - processor:m1ps|PC:inst13|DATA_OUT[4]                                                                ; 0                 ; 0       ;
;      - processor:m1ps|PC:inst13|DATA_OUT[12]                                                               ; 0                 ; 0       ;
;      - processor:m1ps|PC:inst13|DATA_OUT[24]                                                               ; 0                 ; 0       ;
;      - processor:m1ps|PC:inst13|DATA_OUT[28]                                                               ; 0                 ; 0       ;
;      - processor:m1ps|PC:inst13|DATA_OUT[8]                                                                ; 0                 ; 0       ;
;      - processor:m1ps|PC:inst13|DATA_OUT[5]                                                                ; 0                 ; 0       ;
;      - processor:m1ps|PC:inst13|DATA_OUT[17]                                                               ; 0                 ; 0       ;
;      - processor:m1ps|PC:inst13|DATA_OUT[21]                                                               ; 0                 ; 0       ;
;      - processor:m1ps|PC:inst13|DATA_OUT[1]                                                                ; 0                 ; 0       ;
;      - processor:m1ps|PC:inst13|DATA_OUT[25]                                                               ; 0                 ; 0       ;
;      - processor:m1ps|PC:inst13|DATA_OUT[9]                                                                ; 0                 ; 0       ;
;      - processor:m1ps|PC:inst13|DATA_OUT[13]                                                               ; 0                 ; 0       ;
;      - processor:m1ps|PC:inst13|DATA_OUT[29]                                                               ; 0                 ; 0       ;
;      - processor:m1ps|PC:inst13|DATA_OUT[6]                                                                ; 0                 ; 0       ;
;      - processor:m1ps|PC:inst13|DATA_OUT[10]                                                               ; 0                 ; 0       ;
;      - processor:m1ps|PC:inst13|DATA_OUT[14]                                                               ; 0                 ; 0       ;
;      - processor:m1ps|PC:inst13|DATA_OUT[2]                                                                ; 0                 ; 0       ;
;      - processor:m1ps|PC:inst13|DATA_OUT[26]                                                               ; 0                 ; 0       ;
;      - processor:m1ps|PC:inst13|DATA_OUT[22]                                                               ; 0                 ; 0       ;
;      - processor:m1ps|PC:inst13|DATA_OUT[30]                                                               ; 0                 ; 0       ;
;      - processor:m1ps|PC:inst13|DATA_OUT[18]                                                               ; 0                 ; 0       ;
;      - processor:m1ps|PC:inst13|DATA_OUT[7]                                                                ; 0                 ; 0       ;
;      - processor:m1ps|PC:inst13|DATA_OUT[19]                                                               ; 0                 ; 0       ;
;      - processor:m1ps|PC:inst13|DATA_OUT[23]                                                               ; 0                 ; 0       ;
;      - processor:m1ps|PC:inst13|DATA_OUT[3]                                                                ; 0                 ; 0       ;
;      - processor:m1ps|PC:inst13|DATA_OUT[27]                                                               ; 0                 ; 0       ;
;      - processor:m1ps|PC:inst13|DATA_OUT[15]                                                               ; 0                 ; 0       ;
;      - processor:m1ps|PC:inst13|DATA_OUT[31]                                                               ; 0                 ; 0       ;
;      - processor:m1ps|PC:inst13|DATA_OUT[11]                                                               ; 0                 ; 0       ;
;      - processor:m1ps|Memory:D-Memory|altsyncram:Matriz_rtl_0|altsyncram_le61:auto_generated|ram_block1a0  ; 1                 ; 0       ;
;      - processor:m1ps|Memory:D-Memory|altsyncram:Matriz_rtl_0|altsyncram_le61:auto_generated|ram_block1a12 ; 1                 ; 0       ;
;      - processor:m1ps|reg:IR|dataout[21]                                                                   ; 1                 ; 0       ;
;      - processor:m1ps|reg:IR|dataout[22]                                                                   ; 1                 ; 0       ;
;      - processor:m1ps|reg:IR|dataout[23]                                                                   ; 1                 ; 0       ;
;      - processor:m1ps|reg:IR|dataout[24]                                                                   ; 1                 ; 0       ;
;      - processor:m1ps|Memory:I-Memory|Add[0]                                                               ; 0                 ; 0       ;
;      - processor:m1ps|Memory:I-Memory|Add[1]                                                               ; 0                 ; 0       ;
;      - processor:m1ps|Memory:I-Memory|Add[3]                                                               ; 0                 ; 0       ;
;      - processor:m1ps|Memory:I-Memory|Add[2]                                                               ; 0                 ; 0       ;
;      - processor:m1ps|UC:UC|IR_Ld                                                                          ; 0                 ; 0       ;
;      - processor:m1ps|reg:IR|dataout[31]                                                                   ; 1                 ; 0       ;
;      - processor:m1ps|reg:IR|dataout[30]                                                                   ; 1                 ; 0       ;
;      - processor:m1ps|UC:UC|current_state.EX                                                               ; 0                 ; 0       ;
;      - processor:m1ps|reg:IR|dataout[29]                                                                   ; 1                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:6:regs|dataout[1]                                                 ; 1                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:5:regs|dataout[1]                                                 ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:4:regs|dataout[1]                                                 ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:7:regs|dataout[1]                                                 ; 1                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:5:regs|dataout[2]                                                 ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:6:regs|dataout[2]                                                 ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:4:regs|dataout[2]                                                 ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:7:regs|dataout[2]                                                 ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:6:regs|dataout[3]                                                 ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:5:regs|dataout[3]                                                 ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:4:regs|dataout[3]                                                 ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:7:regs|dataout[3]                                                 ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:5:regs|dataout[4]                                                 ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:6:regs|dataout[4]                                                 ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:4:regs|dataout[4]                                                 ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:7:regs|dataout[4]                                                 ; 1                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:6:regs|dataout[5]                                                 ; 1                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:5:regs|dataout[5]                                                 ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:4:regs|dataout[5]                                                 ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:7:regs|dataout[5]                                                 ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:5:regs|dataout[6]                                                 ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:6:regs|dataout[6]                                                 ; 1                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:4:regs|dataout[6]                                                 ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:7:regs|dataout[6]                                                 ; 1                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:6:regs|dataout[7]                                                 ; 1                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:5:regs|dataout[7]                                                 ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:4:regs|dataout[7]                                                 ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:7:regs|dataout[7]                                                 ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:5:regs|dataout[8]                                                 ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:6:regs|dataout[8]                                                 ; 1                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:4:regs|dataout[8]                                                 ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:7:regs|dataout[8]                                                 ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:6:regs|dataout[9]                                                 ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:5:regs|dataout[9]                                                 ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:4:regs|dataout[9]                                                 ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:7:regs|dataout[9]                                                 ; 1                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:5:regs|dataout[10]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:6:regs|dataout[10]                                                ; 1                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:4:regs|dataout[10]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:7:regs|dataout[10]                                                ; 1                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:6:regs|dataout[11]                                                ; 1                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:5:regs|dataout[11]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:4:regs|dataout[11]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:7:regs|dataout[11]                                                ; 0                 ; 0       ;
;      - processor:m1ps|UC:UC|DM_Wr                                                                          ; 0                 ; 0       ;
;      - processor:m1ps|UC:UC|current_state.FETCH                                                            ; 0                 ; 0       ;
;      - processor:m1ps|reg:Status|dataout[3]                                                                ; 1                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:2:regs|dataout[19]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:3:regs|dataout[19]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:1:regs|dataout[19]                                                ; 1                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:6:regs|dataout[19]                                                ; 1                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:5:regs|dataout[19]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:4:regs|dataout[19]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:7:regs|dataout[19]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:2:regs|dataout[18]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:3:regs|dataout[18]                                                ; 1                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:1:regs|dataout[18]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:5:regs|dataout[18]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:6:regs|dataout[18]                                                ; 1                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:4:regs|dataout[18]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:7:regs|dataout[18]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:2:regs|dataout[17]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:3:regs|dataout[17]                                                ; 1                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:1:regs|dataout[17]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:6:regs|dataout[17]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:5:regs|dataout[17]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:4:regs|dataout[17]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:7:regs|dataout[17]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:2:regs|dataout[16]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:3:regs|dataout[16]                                                ; 1                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:1:regs|dataout[16]                                                ; 1                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:5:regs|dataout[16]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:6:regs|dataout[16]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:4:regs|dataout[16]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:7:regs|dataout[16]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:2:regs|dataout[15]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:3:regs|dataout[15]                                                ; 1                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:1:regs|dataout[15]                                                ; 1                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:6:regs|dataout[15]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:5:regs|dataout[15]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:4:regs|dataout[15]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:7:regs|dataout[15]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:2:regs|dataout[14]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:3:regs|dataout[14]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:1:regs|dataout[14]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:5:regs|dataout[14]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:6:regs|dataout[14]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:4:regs|dataout[14]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:7:regs|dataout[14]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:2:regs|dataout[13]                                                ; 1                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:3:regs|dataout[13]                                                ; 1                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:1:regs|dataout[13]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:6:regs|dataout[13]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:5:regs|dataout[13]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:4:regs|dataout[13]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:7:regs|dataout[13]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:2:regs|dataout[12]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:3:regs|dataout[12]                                                ; 1                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:1:regs|dataout[12]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:5:regs|dataout[12]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:6:regs|dataout[12]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:4:regs|dataout[12]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:7:regs|dataout[12]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:9:regs|dataout[19]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:8:regs|dataout[19]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:10:regs|dataout[19]                                               ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:11:regs|dataout[19]                                               ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:9:regs|dataout[18]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:8:regs|dataout[18]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:10:regs|dataout[18]                                               ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:11:regs|dataout[18]                                               ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:9:regs|dataout[17]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:8:regs|dataout[17]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:10:regs|dataout[17]                                               ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:11:regs|dataout[17]                                               ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:9:regs|dataout[16]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:8:regs|dataout[16]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:10:regs|dataout[16]                                               ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:11:regs|dataout[16]                                               ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:9:regs|dataout[15]                                                ; 1                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:8:regs|dataout[15]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:10:regs|dataout[15]                                               ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:11:regs|dataout[15]                                               ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:9:regs|dataout[14]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:8:regs|dataout[14]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:10:regs|dataout[14]                                               ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:11:regs|dataout[14]                                               ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:9:regs|dataout[13]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:8:regs|dataout[13]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:10:regs|dataout[13]                                               ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:11:regs|dataout[13]                                               ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:9:regs|dataout[12]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:8:regs|dataout[12]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:10:regs|dataout[12]                                               ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:11:regs|dataout[12]                                               ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:2:regs|dataout[23]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:3:regs|dataout[23]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:1:regs|dataout[23]                                                ; 1                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:6:regs|dataout[23]                                                ; 1                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:5:regs|dataout[23]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:4:regs|dataout[23]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:7:regs|dataout[23]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:2:regs|dataout[22]                                                ; 1                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:3:regs|dataout[22]                                                ; 1                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:1:regs|dataout[22]                                                ; 1                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:5:regs|dataout[22]                                                ; 1                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:6:regs|dataout[22]                                                ; 1                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:4:regs|dataout[22]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:7:regs|dataout[22]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:2:regs|dataout[21]                                                ; 1                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:3:regs|dataout[21]                                                ; 1                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:1:regs|dataout[21]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:6:regs|dataout[21]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:5:regs|dataout[21]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:4:regs|dataout[21]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:7:regs|dataout[21]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:2:regs|dataout[20]                                                ; 1                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:3:regs|dataout[20]                                                ; 1                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:1:regs|dataout[20]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:5:regs|dataout[20]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:6:regs|dataout[20]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:4:regs|dataout[20]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:7:regs|dataout[20]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:9:regs|dataout[23]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:8:regs|dataout[23]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:10:regs|dataout[23]                                               ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:11:regs|dataout[23]                                               ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:9:regs|dataout[22]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:8:regs|dataout[22]                                                ; 1                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:10:regs|dataout[22]                                               ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:11:regs|dataout[22]                                               ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:9:regs|dataout[21]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:8:regs|dataout[21]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:10:regs|dataout[21]                                               ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:11:regs|dataout[21]                                               ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:9:regs|dataout[20]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:8:regs|dataout[20]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:10:regs|dataout[20]                                               ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:11:regs|dataout[20]                                               ; 0                 ; 0       ;
;      - processor:m1ps|reg:IR|dataout[3]                                                                    ; 1                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:2:regs|dataout[27]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:3:regs|dataout[27]                                                ; 1                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:1:regs|dataout[27]                                                ; 1                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:6:regs|dataout[27]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:5:regs|dataout[27]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:4:regs|dataout[27]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:7:regs|dataout[27]                                                ; 1                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:2:regs|dataout[31]                                                ; 1                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:3:regs|dataout[31]                                                ; 1                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:1:regs|dataout[31]                                                ; 1                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:6:regs|dataout[31]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:5:regs|dataout[31]                                                ; 1                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:4:regs|dataout[31]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:7:regs|dataout[31]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:9:regs|dataout[27]                                                ; 1                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:8:regs|dataout[27]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:10:regs|dataout[27]                                               ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:11:regs|dataout[27]                                               ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:9:regs|dataout[31]                                                ; 1                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:8:regs|dataout[31]                                                ; 1                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:10:regs|dataout[31]                                               ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:11:regs|dataout[31]                                               ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:2:regs|dataout[26]                                                ; 1                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:3:regs|dataout[26]                                                ; 1                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:1:regs|dataout[26]                                                ; 1                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:5:regs|dataout[26]                                                ; 1                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:6:regs|dataout[26]                                                ; 1                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:4:regs|dataout[26]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:7:regs|dataout[26]                                                ; 1                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:2:regs|dataout[25]                                                ; 1                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:3:regs|dataout[25]                                                ; 1                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:1:regs|dataout[25]                                                ; 1                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:6:regs|dataout[25]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:5:regs|dataout[25]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:4:regs|dataout[25]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:7:regs|dataout[25]                                                ; 1                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:2:regs|dataout[24]                                                ; 1                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:3:regs|dataout[24]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:1:regs|dataout[24]                                                ; 1                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:5:regs|dataout[24]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:6:regs|dataout[24]                                                ; 1                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:4:regs|dataout[24]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:7:regs|dataout[24]                                                ; 1                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:9:regs|dataout[26]                                                ; 1                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:8:regs|dataout[26]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:10:regs|dataout[26]                                               ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:11:regs|dataout[26]                                               ; 1                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:9:regs|dataout[25]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:8:regs|dataout[25]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:10:regs|dataout[25]                                               ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:11:regs|dataout[25]                                               ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:9:regs|dataout[24]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:8:regs|dataout[24]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:10:regs|dataout[24]                                               ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:11:regs|dataout[24]                                               ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:2:regs|dataout[30]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:3:regs|dataout[30]                                                ; 1                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:1:regs|dataout[30]                                                ; 1                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:5:regs|dataout[30]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:6:regs|dataout[30]                                                ; 1                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:4:regs|dataout[30]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:7:regs|dataout[30]                                                ; 1                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:2:regs|dataout[29]                                                ; 1                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:3:regs|dataout[29]                                                ; 1                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:1:regs|dataout[29]                                                ; 1                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:6:regs|dataout[29]                                                ; 1                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:5:regs|dataout[29]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:4:regs|dataout[29]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:7:regs|dataout[29]                                                ; 1                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:2:regs|dataout[28]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:3:regs|dataout[28]                                                ; 1                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:1:regs|dataout[28]                                                ; 1                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:5:regs|dataout[28]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:6:regs|dataout[28]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:4:regs|dataout[28]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:7:regs|dataout[28]                                                ; 1                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:9:regs|dataout[30]                                                ; 1                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:8:regs|dataout[30]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:10:regs|dataout[30]                                               ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:11:regs|dataout[30]                                               ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:9:regs|dataout[29]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:8:regs|dataout[29]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:10:regs|dataout[29]                                               ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:11:regs|dataout[29]                                               ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:9:regs|dataout[28]                                                ; 1                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:8:regs|dataout[28]                                                ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:10:regs|dataout[28]                                               ; 0                 ; 0       ;
;      - processor:m1ps|bank:inst4|reg:\g1:11:regs|dataout[28]                                               ; 1                 ; 0       ;
;      - processor:m1ps|reg:Status|dataout[1]                                                                ; 1                 ; 0       ;
;      - processor:m1ps|reg:IR|dataout[2]                                                                    ; 1                 ; 0       ;
;      - processor:m1ps|reg:Status|dataout[2]                                                                ; 1                 ; 0       ;
;      - processor:m1ps|UC:UC|IO_2_Reg                                                                       ; 0                 ; 0       ;
;      - processor:m1ps|UC:UC|Reg_Wr                                                                         ; 0                 ; 0       ;
;      - processor:m1ps|reg:Status|dataout[0]                                                                ; 1                 ; 0       ;
;      - processor:m1ps|reg:IR|dataout[28]                                                                   ; 1                 ; 0       ;
;      - processor:m1ps|UC:UC|PC_Ld_En                                                                       ; 0                 ; 0       ;
; SW[2]                                                                                                      ;                   ;         ;
; SW[3]                                                                                                      ;                   ;         ;
; SW[4]                                                                                                      ;                   ;         ;
; SW[5]                                                                                                      ;                   ;         ;
; SW[6]                                                                                                      ;                   ;         ;
; SW[7]                                                                                                      ;                   ;         ;
; SW[8]                                                                                                      ;                   ;         ;
; SW[9]                                                                                                      ;                   ;         ;
; CLOCK_50                                                                                                   ;                   ;         ;
; SW[0]                                                                                                      ;                   ;         ;
+------------------------------------------------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                    ;
+-------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                    ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                ; PIN_L1             ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; KEY[0]                                                                  ; PIN_R22            ; 421     ; Clock                      ; no     ; --                   ; --               ; --                        ;
; KEY[3]                                                                  ; PIN_T21            ; 977     ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; freqdiv:CLOCKDIVISOR|tmpclk                                             ; LCFF_X1_Y13_N29    ; 669     ; Clock                      ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|WideOr1                             ; LCCOMB_X16_Y11_N2  ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|y.MEMCOPY                           ; LCFF_X14_Y11_N23   ; 22      ; Write enable               ; no     ; --                   ; --               ; --                        ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|rom:FONT_MEMORY|read_a[10]~15 ; LCCOMB_X16_Y15_N30 ; 7       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|vga_timing:VGA_SYNC|Equal0~2  ; LCCOMB_X34_Y13_N0  ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; processor:m1ps|UC:UC|ALU_2_DBus                                         ; LCFF_X22_Y14_N21   ; 62      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; processor:m1ps|UC:UC|DM_Wr                                              ; LCFF_X49_Y10_N17   ; 6       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; processor:m1ps|UC:UC|IR_Ld                                              ; LCFF_X49_Y10_N13   ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; processor:m1ps|bank:inst4|dec5to32:dec_in|Mux30~0                       ; LCCOMB_X31_Y17_N24 ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; processor:m1ps|bank:inst4|dec5to32:dec_in|Mux30~1                       ; LCCOMB_X31_Y17_N14 ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; processor:m1ps|bank:inst4|dec5to32:dec_in|Mux30~10                      ; LCCOMB_X31_Y17_N16 ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; processor:m1ps|bank:inst4|dec5to32:dec_in|Mux30~11                      ; LCCOMB_X27_Y18_N24 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; processor:m1ps|bank:inst4|dec5to32:dec_in|Mux30~12                      ; LCCOMB_X27_Y18_N18 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; processor:m1ps|bank:inst4|dec5to32:dec_in|Mux30~13                      ; LCCOMB_X31_Y17_N2  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; processor:m1ps|bank:inst4|dec5to32:dec_in|Mux30~14                      ; LCCOMB_X31_Y17_N28 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; processor:m1ps|bank:inst4|dec5to32:dec_in|Mux30~2                       ; LCCOMB_X30_Y17_N20 ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; processor:m1ps|bank:inst4|dec5to32:dec_in|Mux30~3                       ; LCCOMB_X27_Y18_N22 ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; processor:m1ps|bank:inst4|dec5to32:dec_in|Mux30~4                       ; LCCOMB_X31_Y17_N20 ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; processor:m1ps|bank:inst4|dec5to32:dec_in|Mux30~5                       ; LCCOMB_X31_Y17_N22 ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; processor:m1ps|bank:inst4|dec5to32:dec_in|Mux30~6                       ; LCCOMB_X31_Y17_N0  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; processor:m1ps|bank:inst4|dec5to32:dec_in|Mux30~7                       ; LCCOMB_X27_Y18_N20 ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; processor:m1ps|bank:inst4|dec5to32:dec_in|Mux30~8                       ; LCCOMB_X31_Y17_N18 ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; processor:m1ps|bank:inst4|dec5to32:dec_in|Mux30~9                       ; LCCOMB_X27_Y18_N2  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; processor:m1ps|inst9                                                    ; LCCOMB_X21_Y14_N0  ; 33      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                   ;
+-----------------------------+-----------------+---------+----------------------+------------------+---------------------------+
; Name                        ; Location        ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------+-----------------+---------+----------------------+------------------+---------------------------+
; freqdiv:CLOCKDIVISOR|tmpclk ; LCFF_X1_Y13_N29 ; 669     ; Global Clock         ; GCLK1            ; --                        ;
+-----------------------------+-----------------+---------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                               ;
+-----------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                ; Fan-Out ;
+-----------------------------------------------------------------------------------------------------+---------+
; KEY[3]                                                                                              ; 977     ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|counter:COUNTER_I|nn[3]                                         ; 477     ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|counter:COUNTER_J|nn[1]                                         ; 436     ;
; KEY[0]                                                                                              ; 421     ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|rom:FONT_MEMORY|read_a[5]                                 ; 355     ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|rom:FONT_MEMORY|read_a[6]                                 ; 316     ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|rom:FONT_MEMORY|read_a[4]                                 ; 281     ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|rom:FONT_MEMORY|read_a[0]                                 ; 278     ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|flopar:CLK2_X|q[0]                                        ; 260     ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|flopar:CLK2_X|q[2]                                        ; 232     ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|rom:FONT_MEMORY|read_a[8]                                 ; 215     ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|rom:FONT_MEMORY|read_a[10]                                ; 206     ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|rom:FONT_MEMORY|read_a[7]                                 ; 201     ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|counter:COUNTER_I|nn[0]                                         ; 189     ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|counter:COUNTER_K|nn[1]                                         ; 183     ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|counter:COUNTER_K|nn[0]                                         ; 168     ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|counter:COUNTER_K|nn[2]                                         ; 163     ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|rom:FONT_MEMORY|read_a[3]                                 ; 152     ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|rom:FONT_MEMORY|read_a[2]                                 ; 147     ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|counter:COUNTER_J|nn[0]                                         ; 103     ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|counter:COUNTER_I|nn[4]                                         ; 88      ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|flopar:CLK2_X|q[1]                                        ; 65      ;
; processor:m1ps|bank:inst4|dec5to32:dec_in|Mux30~10                                                  ; 64      ;
; processor:m1ps|bank:inst4|dec5to32:dec_in|Mux30~9                                                   ; 64      ;
; processor:m1ps|bank:inst4|dec5to32:dec_in|Mux30~8                                                   ; 64      ;
; processor:m1ps|bank:inst4|dec5to32:dec_in|Mux30~7                                                   ; 64      ;
; processor:m1ps|bank:inst4|dec5to32:dec_in|Mux30~6                                                   ; 64      ;
; processor:m1ps|bank:inst4|dec5to32:dec_in|Mux30~5                                                   ; 64      ;
; processor:m1ps|bank:inst4|dec5to32:dec_in|Mux30~4                                                   ; 64      ;
; processor:m1ps|bank:inst4|dec5to32:dec_in|Mux30~3                                                   ; 64      ;
; processor:m1ps|bank:inst4|dec5to32:dec_in|Mux30~2                                                   ; 64      ;
; processor:m1ps|bank:inst4|dec5to32:dec_in|Mux30~1                                                   ; 64      ;
; processor:m1ps|bank:inst4|dec5to32:dec_in|Mux30~0                                                   ; 64      ;
; processor:m1ps|UC:UC|ALU_2_DBus                                                                     ; 62      ;
; processor:m1ps|reg:IR|dataout[16]                                                                   ; 60      ;
; processor:m1ps|reg:IR|dataout[19]                                                                   ; 58      ;
; processor:m1ps|reg:IR|dataout[12]                                                                   ; 53      ;
; processor:m1ps|reg:IR|dataout[11]                                                                   ; 52      ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|Mux1~153                                                        ; 48      ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|Mux1~152                                                        ; 48      ;
; processor:m1ps|UC:UC|DM_Rd                                                                          ; 48      ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|Add13~3                                                         ; 45      ;
; processor:m1ps|reg:IR|dataout[26]                                                                   ; 36      ;
; processor:m1ps|inst9                                                                                ; 33      ;
; processor:m1ps|bank:inst4|dec5to32:dec_in|Mux30~14                                                  ; 32      ;
; processor:m1ps|bank:inst4|dec5to32:dec_in|Mux30~13                                                  ; 32      ;
; processor:m1ps|bank:inst4|dec5to32:dec_in|Mux30~12                                                  ; 32      ;
; processor:m1ps|bank:inst4|dec5to32:dec_in|Mux30~11                                                  ; 32      ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|Mux3~16                                                         ; 32      ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|Mux3~1                                                          ; 32      ;
; mM:m1ps_Monitor|ram:SHADOW_RAM|data~45                                                              ; 32      ;
; mM:m1ps_Monitor|ram:SHADOW_RAM|data_rtl_0_bypass[0]                                                 ; 32      ;
; processor:m1ps|bank:inst4|DATA_OUT2[11]~4                                                           ; 32      ;
; processor:m1ps|bank:inst4|DATA_OUT2[11]~3                                                           ; 32      ;
; processor:m1ps|bank:inst4|DATA_OUT2[11]~0                                                           ; 32      ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|Add13~2                                                         ; 30      ;
; processor:m1ps|reg:IR|dataout[17]                                                                   ; 30      ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|counter:COUNTER_J|nn[2]                                         ; 29      ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|counter:COUNTER_J|nn[3]                                         ; 29      ;
; processor:m1ps|gdfx_temp0[14]~25                                                                    ; 27      ;
; processor:m1ps|gdfx_temp0[13]~24                                                                    ; 27      ;
; processor:m1ps|gdfx_temp0[31]~23                                                                    ; 27      ;
; processor:m1ps|gdfx_temp0[27]~22                                                                    ; 27      ;
; processor:m1ps|gdfx_temp0[15]~21                                                                    ; 27      ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|counter:COUNTER_I|nn[1]                                         ; 27      ;
; processor:m1ps|gdfx_temp0[11]~20                                                                    ; 27      ;
; processor:m1ps|gdfx_temp0[10]~19                                                                    ; 27      ;
; processor:m1ps|gdfx_temp0[9]~18                                                                     ; 27      ;
; processor:m1ps|gdfx_temp0[8]~17                                                                     ; 27      ;
; processor:m1ps|gdfx_temp0[7]~15                                                                     ; 27      ;
; processor:m1ps|gdfx_temp0[6]~13                                                                     ; 27      ;
; processor:m1ps|gdfx_temp0[5]~11                                                                     ; 27      ;
; processor:m1ps|gdfx_temp0[4]~9                                                                      ; 27      ;
; processor:m1ps|gdfx_temp0[3]~7                                                                      ; 27      ;
; processor:m1ps|gdfx_temp0[2]~5                                                                      ; 27      ;
; processor:m1ps|gdfx_temp0[1]~3                                                                      ; 27      ;
; processor:m1ps|gdfx_temp0[0]~1                                                                      ; 27      ;
; processor:m1ps|gdfx_temp0[28]~40                                                                    ; 26      ;
; processor:m1ps|gdfx_temp0[29]~39                                                                    ; 26      ;
; processor:m1ps|gdfx_temp0[30]~38                                                                    ; 26      ;
; processor:m1ps|gdfx_temp0[24]~37                                                                    ; 26      ;
; processor:m1ps|gdfx_temp0[25]~36                                                                    ; 26      ;
; processor:m1ps|gdfx_temp0[26]~35                                                                    ; 26      ;
; processor:m1ps|gdfx_temp0[20]~34                                                                    ; 26      ;
; processor:m1ps|gdfx_temp0[21]~33                                                                    ; 26      ;
; processor:m1ps|gdfx_temp0[22]~32                                                                    ; 26      ;
; processor:m1ps|gdfx_temp0[12]~31                                                                    ; 26      ;
; processor:m1ps|gdfx_temp0[16]~30                                                                    ; 26      ;
; processor:m1ps|gdfx_temp0[17]~29                                                                    ; 26      ;
; processor:m1ps|gdfx_temp0[18]~28                                                                    ; 26      ;
; processor:m1ps|gdfx_temp0[23]~27                                                                    ; 26      ;
; processor:m1ps|gdfx_temp0[19]~26                                                                    ; 26      ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|counter:COUNTER_I|nn[2]                                         ; 24      ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|y.MEMCOPY                                                       ; 22      ;
; processor:m1ps|bank:inst4|DATA_OUT1[24]~4                                                           ; 20      ;
; processor:m1ps|bank:inst4|DATA_OUT1[24]~3                                                           ; 20      ;
; processor:m1ps|bank:inst4|DATA_OUT1[24]~0                                                           ; 20      ;
; processor:m1ps|UC:UC|IR_Ld                                                                          ; 20      ;
; ~GND                                                                                                ; 18      ;
; processor:m1ps|Memory:I-Memory|Add[2]                                                               ; 17      ;
; processor:m1ps|Memory:I-Memory|Add[1]                                                               ; 17      ;
; processor:m1ps|Memory:I-Memory|Add[0]                                                               ; 17      ;
; processor:m1ps|reg:IR|dataout[24]                                                                   ; 17      ;
; processor:m1ps|reg:IR|dataout[23]                                                                   ; 17      ;
; processor:m1ps|reg:IR|dataout[22]                                                                   ; 17      ;
; processor:m1ps|reg:IR|dataout[21]                                                                   ; 17      ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|Mux4~75                                                         ; 16      ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|Mux4~60                                                         ; 16      ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|Mux4~0                                                          ; 16      ;
; processor:m1ps|Memory:I-Memory|Add[3]                                                               ; 16      ;
; processor:m1ps|bank:inst4|dec5to32:dec_out1|Mux31~4                                                 ; 16      ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|vga_timing:VGA_SYNC|flopar:CLK1_Y|q[8]                    ; 15      ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|vga_timing:VGA_SYNC|flopar:CLK1_Y|q[7]                    ; 15      ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|vga_timing:VGA_SYNC|flopar:CLK1_Y|q[6]                    ; 15      ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|vga_timing:VGA_SYNC|flopar:CLK1_Y|q[5]                    ; 15      ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|vga_timing:VGA_SYNC|flopar:CLK1_Y|q[4]                    ; 15      ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|vga_timing:VGA_SYNC|flopar:CLK1_X|q[9]                    ; 15      ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|vga_timing:VGA_SYNC|flopar:CLK1_X|q[8]                    ; 15      ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|vga_timing:VGA_SYNC|flopar:CLK1_X|q[7]                    ; 15      ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|vga_timing:VGA_SYNC|flopar:CLK1_X|q[6]                    ; 15      ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|vga_timing:VGA_SYNC|flopar:CLK1_X|q[5]                    ; 15      ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|vga_timing:VGA_SYNC|flopar:CLK1_X|q[4]                    ; 15      ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|vga_timing:VGA_SYNC|flopar:CLK1_X|q[3]                    ; 15      ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|Add2~53                                                         ; 15      ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|Add2~49                                                         ; 15      ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|Add2~45                                                         ; 15      ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|Add2~41                                                         ; 15      ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|Add2~37                                                         ; 15      ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|Add2~33                                                         ; 15      ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|Add2~29                                                         ; 15      ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|Add2~25                                                         ; 15      ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|Add2~21                                                         ; 15      ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|Add2~17                                                         ; 15      ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|Add2~10                                                         ; 15      ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|Add2~5                                                          ; 15      ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|vga_timing:VGA_SYNC|Equal0~2                              ; 14      ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|y.GENERALCOPY                                                   ; 13      ;
; processor:m1ps|UC:UC|Reg_2_IO                                                                       ; 13      ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|y.REGCOPY                                                       ; 12      ;
; processor:m1ps|bank:inst4|dec5to32:dec_out1|Mux31~1                                                 ; 12      ;
; processor:m1ps|bank:inst4|dec5to32:dec_out1|Mux31~0                                                 ; 12      ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|Selector28~0                                                    ; 11      ;
; processor:m1ps|bank:inst4|dec5to32:dec_out1|Mux31~3                                                 ; 11      ;
; processor:m1ps|bank:inst4|dec5to32:dec_out1|Mux31~2                                                 ; 11      ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|Add2~14                                                         ; 10      ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|Add2~13                                                         ; 10      ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|Add13~1                                                         ; 9       ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|y.SIGNALCOPY                                                    ; 9       ;
; SW[0]                                                                                               ; 8       ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|Equal5~0                                                        ; 8       ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|Selector7~0                                                     ; 8       ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|WideOr1                                                         ; 8       ;
; processor:m1ps|reg:IR|dataout[29]                                                                   ; 8       ;
; processor:m1ps|UC:UC|current_state.EX                                                               ; 8       ;
; processor:m1ps|reg:IR|dataout[30]                                                                   ; 8       ;
; processor:m1ps|reg:IR|dataout[31]                                                                   ; 8       ;
; processor:m1ps|tri4[5]~23                                                                           ; 7       ;
; processor:m1ps|tri4[4]~22                                                                           ; 7       ;
; processor:m1ps|tri4[3]~21                                                                           ; 7       ;
; processor:m1ps|tri4[2]~20                                                                           ; 7       ;
; processor:m1ps|tri4[1]~19                                                                           ; 7       ;
; processor:m1ps|tri4[0]~18                                                                           ; 7       ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|bin2hexascii:DECODER|Mux2~0                                     ; 7       ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|y.MEMFETCH                                                      ; 7       ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|process_1~0                                                     ; 7       ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|rom:FONT_MEMORY|read_a[10]~15                             ; 7       ;
; processor:m1ps|tri4[11]~17                                                                          ; 7       ;
; processor:m1ps|tri4[10]~16                                                                          ; 7       ;
; processor:m1ps|tri4[9]~15                                                                           ; 7       ;
; processor:m1ps|tri4[8]~14                                                                           ; 7       ;
; processor:m1ps|tri4[7]~13                                                                           ; 7       ;
; processor:m1ps|tri4[6]~12                                                                           ; 7       ;
; processor:m1ps|bank:inst4|zbuffer:\g2:0:zbf1|F[3]~19                                                ; 7       ;
; processor:m1ps|bank:inst4|zbuffer:\g2:0:zbf1|F[2]~14                                                ; 7       ;
; processor:m1ps|bank:inst4|zbuffer:\g2:0:zbf1|F[1]~9                                                 ; 7       ;
; processor:m1ps|bank:inst4|zbuffer:\g2:0:zbf1|F[0]~4                                                 ; 7       ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|Add2~2                                                          ; 6       ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|Selector1~0                                                     ; 6       ;
; processor:m1ps|UC:UC|DM_Wr                                                                          ; 6       ;
; processor:m1ps|bank:inst4|dec5to32:dec_out1|Mux31~5                                                 ; 6       ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|Add4~0                                                          ; 6       ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|counter:COUNTER_I|nn[0]~3                                       ; 5       ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|counter:COUNTER_I|Add0~8                                        ; 5       ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|vga_timing:VGA_SYNC|column[7]                             ; 5       ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|vga_timing:VGA_SYNC|column[9]                             ; 5       ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|vga_timing:VGA_SYNC|column[8]                             ; 5       ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|Selector23~3                                                    ; 5       ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|Selector24~3                                                    ; 5       ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|Selector22~10                                                   ; 5       ;
; processor:m1ps|bank:inst4|DATA_OUT2[28]~130                                                         ; 5       ;
; processor:m1ps|bank:inst4|DATA_OUT2[29]~126                                                         ; 5       ;
; processor:m1ps|bank:inst4|DATA_OUT2[30]~122                                                         ; 5       ;
; processor:m1ps|bank:inst4|DATA_OUT2[24]~118                                                         ; 5       ;
; processor:m1ps|bank:inst4|DATA_OUT2[25]~114                                                         ; 5       ;
; processor:m1ps|bank:inst4|DATA_OUT2[26]~110                                                         ; 5       ;
; processor:m1ps|bank:inst4|DATA_OUT2[31]~106                                                         ; 5       ;
; processor:m1ps|bank:inst4|DATA_OUT2[27]~102                                                         ; 5       ;
; processor:m1ps|bank:inst4|DATA_OUT2[20]~98                                                          ; 5       ;
; processor:m1ps|bank:inst4|DATA_OUT2[21]~94                                                          ; 5       ;
; processor:m1ps|bank:inst4|DATA_OUT2[22]~90                                                          ; 5       ;
; processor:m1ps|bank:inst4|DATA_OUT2[23]~86                                                          ; 5       ;
; processor:m1ps|bank:inst4|DATA_OUT2[12]~82                                                          ; 5       ;
; processor:m1ps|bank:inst4|DATA_OUT2[13]~78                                                          ; 5       ;
; processor:m1ps|bank:inst4|DATA_OUT2[14]~74                                                          ; 5       ;
; processor:m1ps|bank:inst4|DATA_OUT2[15]~70                                                          ; 5       ;
; processor:m1ps|bank:inst4|DATA_OUT2[16]~66                                                          ; 5       ;
; processor:m1ps|bank:inst4|DATA_OUT2[17]~62                                                          ; 5       ;
; processor:m1ps|bank:inst4|DATA_OUT2[18]~58                                                          ; 5       ;
; processor:m1ps|bank:inst4|DATA_OUT2[19]~54                                                          ; 5       ;
; processor:m1ps|bank:inst4|DATA_OUT2[11]~50                                                          ; 5       ;
; processor:m1ps|bank:inst4|DATA_OUT2[10]~46                                                          ; 5       ;
; processor:m1ps|bank:inst4|DATA_OUT2[9]~42                                                           ; 5       ;
; processor:m1ps|bank:inst4|DATA_OUT2[8]~38                                                           ; 5       ;
; processor:m1ps|bank:inst4|zbuffer:\g2:0:zbf1|F[7]~56                                                ; 5       ;
; processor:m1ps|bank:inst4|DATA_OUT2[7]~34                                                           ; 5       ;
; processor:m1ps|bank:inst4|zbuffer:\g2:0:zbf1|F[6]~54                                                ; 5       ;
; processor:m1ps|bank:inst4|DATA_OUT2[6]~30                                                           ; 5       ;
; processor:m1ps|bank:inst4|DATA_OUT2[5]~26                                                           ; 5       ;
; processor:m1ps|bank:inst4|DATA_OUT2[4]~22                                                           ; 5       ;
; processor:m1ps|bank:inst4|DATA_OUT2[3]~18                                                           ; 5       ;
; processor:m1ps|bank:inst4|DATA_OUT2[2]~14                                                           ; 5       ;
; processor:m1ps|bank:inst4|DATA_OUT2[1]~10                                                           ; 5       ;
; processor:m1ps|bank:inst4|DATA_OUT2[0]~6                                                            ; 5       ;
; processor:m1ps|reg:IR|dataout[13]                                                                   ; 5       ;
; processor:m1ps|bank:inst4|zbuffer:\g2:0:zbf1|F[5]~29                                                ; 5       ;
; processor:m1ps|bank:inst4|zbuffer:\g2:0:zbf1|F[4]~24                                                ; 5       ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|Add4~2                                                          ; 5       ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|Selector1~3                                                     ; 4       ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|Selector27~3                                                    ; 4       ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|Selector0~0                                                     ; 4       ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|lpm_mult:Mult0|multcore:mult_core|_~2                           ; 4       ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|Selector1~1                                                     ; 4       ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|vga_timing:VGA_SYNC|row[0]                                ; 4       ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|vga_timing:VGA_SYNC|row[1]                                ; 4       ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|vga_timing:VGA_SYNC|row[2]                                ; 4       ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|vga_timing:VGA_SYNC|row[4]                                ; 4       ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|vga_timing:VGA_SYNC|row[9]                                ; 4       ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|vga_timing:VGA_SYNC|row[3]                                ; 4       ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|vga_timing:VGA_SYNC|row[5]                                ; 4       ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|vga_timing:VGA_SYNC|row[6]                                ; 4       ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|vga_timing:VGA_SYNC|row[7]                                ; 4       ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|vga_timing:VGA_SYNC|row[8]                                ; 4       ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|vga_timing:VGA_SYNC|column[4]                             ; 4       ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|vga_timing:VGA_SYNC|column[5]                             ; 4       ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|vga_timing:VGA_SYNC|column[6]                             ; 4       ;
; processor:m1ps|reg:IR|dataout[28]                                                                   ; 4       ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|y.REGFETCH                                                      ; 4       ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|y.IDLE                                                          ; 4       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:3:regs|dataout[10]                                         ; 4       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:11:regs|dataout[10]                                        ; 4       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:2:regs|dataout[26]                                         ; 4       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:10:regs|dataout[26]                                        ; 4       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:2:regs|dataout[10]                                         ; 4       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:10:regs|dataout[10]                                        ; 4       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:3:regs|dataout[26]                                         ; 4       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:11:regs|dataout[26]                                        ; 4       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:3:regs|dataout[2]                                          ; 4       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:11:regs|dataout[2]                                         ; 4       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:2:regs|dataout[18]                                         ; 4       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:10:regs|dataout[18]                                        ; 4       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:3:regs|dataout[18]                                         ; 4       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:11:regs|dataout[18]                                        ; 4       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:2:regs|dataout[2]                                          ; 4       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:10:regs|dataout[2]                                         ; 4       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:5:regs|dataout[2]                                          ; 4       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:13:regs|dataout[2]                                         ; 4       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:5:regs|dataout[22]                                         ; 4       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:13:regs|dataout[22]                                        ; 4       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:5:regs|dataout[6]                                          ; 4       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:13:regs|dataout[6]                                         ; 4       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:5:regs|dataout[18]                                         ; 4       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:13:regs|dataout[18]                                        ; 4       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:4:regs|dataout[10]                                         ; 4       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:12:regs|dataout[10]                                        ; 4       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:4:regs|dataout[30]                                         ; 4       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:12:regs|dataout[30]                                        ; 4       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:4:regs|dataout[14]                                         ; 4       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:12:regs|dataout[14]                                        ; 4       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:4:regs|dataout[26]                                         ; 4       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:12:regs|dataout[26]                                        ; 4       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:4:regs|dataout[2]                                          ; 4       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:12:regs|dataout[2]                                         ; 4       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:4:regs|dataout[22]                                         ; 4       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:12:regs|dataout[22]                                        ; 4       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:4:regs|dataout[6]                                          ; 4       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:12:regs|dataout[6]                                         ; 4       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:4:regs|dataout[18]                                         ; 4       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:12:regs|dataout[18]                                        ; 4       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:5:regs|dataout[10]                                         ; 4       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:13:regs|dataout[10]                                        ; 4       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:5:regs|dataout[30]                                         ; 4       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:13:regs|dataout[30]                                        ; 4       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:5:regs|dataout[14]                                         ; 4       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:13:regs|dataout[14]                                        ; 4       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:5:regs|dataout[26]                                         ; 4       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:13:regs|dataout[26]                                        ; 4       ;
; processor:m1ps|reg:IR|dataout[2]                                                                    ; 4       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:11:regs|dataout[9]                                         ; 4       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:3:regs|dataout[9]                                          ; 4       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:11:regs|dataout[29]                                        ; 4       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:3:regs|dataout[29]                                         ; 4       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:11:regs|dataout[13]                                        ; 4       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:3:regs|dataout[13]                                         ; 4       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:11:regs|dataout[25]                                        ; 4       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:3:regs|dataout[25]                                         ; 4       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:10:regs|dataout[9]                                         ; 4       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:2:regs|dataout[9]                                          ; 4       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:10:regs|dataout[29]                                        ; 4       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:2:regs|dataout[29]                                         ; 4       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:10:regs|dataout[25]                                        ; 4       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:2:regs|dataout[25]                                         ; 4       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:10:regs|dataout[13]                                        ; 4       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:2:regs|dataout[13]                                         ; 4       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:2:regs|dataout[1]                                          ; 4       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:10:regs|dataout[1]                                         ; 4       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:2:regs|dataout[21]                                         ; 4       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:10:regs|dataout[21]                                        ; 4       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:2:regs|dataout[17]                                         ; 4       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:10:regs|dataout[17]                                        ; 4       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:2:regs|dataout[5]                                          ; 4       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:10:regs|dataout[5]                                         ; 4       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:3:regs|dataout[1]                                          ; 4       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:11:regs|dataout[1]                                         ; 4       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:3:regs|dataout[21]                                         ; 4       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:11:regs|dataout[21]                                        ; 4       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:3:regs|dataout[5]                                          ; 4       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:11:regs|dataout[5]                                         ; 4       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:3:regs|dataout[17]                                         ; 4       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:11:regs|dataout[17]                                        ; 4       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:3:regs|dataout[3]                                          ; 4       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:11:regs|dataout[3]                                         ; 4       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:2:regs|dataout[11]                                         ; 4       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:10:regs|dataout[11]                                        ; 4       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:2:regs|dataout[3]                                          ; 4       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:10:regs|dataout[3]                                         ; 4       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:3:regs|dataout[11]                                         ; 4       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:11:regs|dataout[11]                                        ; 4       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:3:regs|dataout[19]                                         ; 4       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:11:regs|dataout[19]                                        ; 4       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:2:regs|dataout[27]                                         ; 4       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:10:regs|dataout[27]                                        ; 4       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:2:regs|dataout[19]                                         ; 4       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:10:regs|dataout[19]                                        ; 4       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:3:regs|dataout[27]                                         ; 4       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:11:regs|dataout[27]                                        ; 4       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:5:regs|dataout[3]                                          ; 4       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:13:regs|dataout[3]                                         ; 4       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:4:regs|dataout[11]                                         ; 4       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:12:regs|dataout[11]                                        ; 4       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:4:regs|dataout[3]                                          ; 4       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:12:regs|dataout[3]                                         ; 4       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:5:regs|dataout[11]                                         ; 4       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:13:regs|dataout[11]                                        ; 4       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:5:regs|dataout[19]                                         ; 4       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:13:regs|dataout[19]                                        ; 4       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:4:regs|dataout[27]                                         ; 4       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:12:regs|dataout[27]                                        ; 4       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:5:regs|dataout[27]                                         ; 4       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:13:regs|dataout[27]                                        ; 4       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:4:regs|dataout[19]                                         ; 4       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:12:regs|dataout[19]                                        ; 4       ;
; processor:m1ps|ALU:ALU|Add1~62                                                                      ; 4       ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|vga_timing:VGA_SYNC|Equal1~2                              ; 3       ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|Selector2~0                                                     ; 3       ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|Selector28~1                                                    ; 3       ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|Add14~5                                                         ; 3       ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|Add14~4                                                         ; 3       ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|Add14~2                                                         ; 3       ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|Add14~1                                                         ; 3       ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|Add14~0                                                         ; 3       ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|Equal0~0                                                        ; 3       ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|Equal3~0                                                        ; 3       ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|lpm_mult:Mult0|multcore:mult_core|_~1                           ; 3       ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|vga_timing:VGA_SYNC|column[0]                             ; 3       ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|vga_timing:VGA_SYNC|column[1]                             ; 3       ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|vga_timing:VGA_SYNC|column[2]                             ; 3       ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|vga_timing:VGA_SYNC|column[3]                             ; 3       ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|bin2hexascii:DECODER|Mux4~0                                     ; 3       ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|bin2hexascii:DECODER|Mux5~0                                     ; 3       ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|bin2hexascii:DECODER|Mux6~0                                     ; 3       ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|Selector25~4                                                    ; 3       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:7:regs|dataout[0]                                          ; 3       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:15:regs|dataout[0]                                         ; 3       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:6:regs|dataout[8]                                          ; 3       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:14:regs|dataout[8]                                         ; 3       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:7:regs|dataout[8]                                          ; 3       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:15:regs|dataout[8]                                         ; 3       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:6:regs|dataout[0]                                          ; 3       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:14:regs|dataout[0]                                         ; 3       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:7:regs|dataout[16]                                         ; 3       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:15:regs|dataout[16]                                        ; 3       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:6:regs|dataout[24]                                         ; 3       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:14:regs|dataout[24]                                        ; 3       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:6:regs|dataout[16]                                         ; 3       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:14:regs|dataout[16]                                        ; 3       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:7:regs|dataout[24]                                         ; 3       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:15:regs|dataout[24]                                        ; 3       ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|bin2hexascii:DECODER|Mux3~0                                     ; 3       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:3:regs|dataout[22]                                         ; 3       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:11:regs|dataout[6]                                         ; 3       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:11:regs|dataout[22]                                        ; 3       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:3:regs|dataout[6]                                          ; 3       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:2:regs|dataout[30]                                         ; 3       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:10:regs|dataout[14]                                        ; 3       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:10:regs|dataout[30]                                        ; 3       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:2:regs|dataout[14]                                         ; 3       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:3:regs|dataout[30]                                         ; 3       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:11:regs|dataout[14]                                        ; 3       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:11:regs|dataout[30]                                        ; 3       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:3:regs|dataout[14]                                         ; 3       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:2:regs|dataout[22]                                         ; 3       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:10:regs|dataout[22]                                        ; 3       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:10:regs|dataout[6]                                         ; 3       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:2:regs|dataout[6]                                          ; 3       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:7:regs|dataout[17]                                         ; 3       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:15:regs|dataout[17]                                        ; 3       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:6:regs|dataout[25]                                         ; 3       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:14:regs|dataout[25]                                        ; 3       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:7:regs|dataout[25]                                         ; 3       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:15:regs|dataout[25]                                        ; 3       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:6:regs|dataout[17]                                         ; 3       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:14:regs|dataout[17]                                        ; 3       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:7:regs|dataout[1]                                          ; 3       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:15:regs|dataout[1]                                         ; 3       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:6:regs|dataout[9]                                          ; 3       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:14:regs|dataout[9]                                         ; 3       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:7:regs|dataout[9]                                          ; 3       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:15:regs|dataout[9]                                         ; 3       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:6:regs|dataout[1]                                          ; 3       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:14:regs|dataout[1]                                         ; 3       ;
; processor:m1ps|bank:inst4|DATA_OUT1[31]~58                                                          ; 3       ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|process_1~1                                                     ; 3       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:15:regs|dataout[27]                                        ; 3       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:7:regs|dataout[27]                                         ; 3       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:14:regs|dataout[31]                                        ; 3       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:6:regs|dataout[31]                                         ; 3       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:15:regs|dataout[31]                                        ; 3       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:7:regs|dataout[31]                                         ; 3       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:14:regs|dataout[27]                                        ; 3       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:6:regs|dataout[27]                                         ; 3       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:15:regs|dataout[19]                                        ; 3       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:7:regs|dataout[19]                                         ; 3       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:14:regs|dataout[23]                                        ; 3       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:6:regs|dataout[23]                                         ; 3       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:15:regs|dataout[23]                                        ; 3       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:7:regs|dataout[23]                                         ; 3       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:14:regs|dataout[19]                                        ; 3       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:6:regs|dataout[19]                                         ; 3       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:6:regs|dataout[3]                                          ; 3       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:14:regs|dataout[3]                                         ; 3       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:6:regs|dataout[15]                                         ; 3       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:14:regs|dataout[15]                                        ; 3       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:6:regs|dataout[7]                                          ; 3       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:14:regs|dataout[7]                                         ; 3       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:6:regs|dataout[11]                                         ; 3       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:14:regs|dataout[11]                                        ; 3       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:7:regs|dataout[3]                                          ; 3       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:15:regs|dataout[3]                                         ; 3       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:7:regs|dataout[15]                                         ; 3       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:15:regs|dataout[15]                                        ; 3       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:7:regs|dataout[7]                                          ; 3       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:15:regs|dataout[7]                                         ; 3       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:7:regs|dataout[11]                                         ; 3       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:15:regs|dataout[11]                                        ; 3       ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|Mux0~856                                                  ; 3       ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|Mux0~855                                                  ; 3       ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|Mux0~854                                                  ; 3       ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|Mux0~273                                                  ; 3       ;
; processor:m1ps|bank:inst4|reg:\g1:2:regs|dataout[11]                                                ; 3       ;
; processor:m1ps|bank:inst4|reg:\g1:2:regs|dataout[10]                                                ; 3       ;
; processor:m1ps|bank:inst4|reg:\g1:2:regs|dataout[9]                                                 ; 3       ;
; processor:m1ps|bank:inst4|reg:\g1:2:regs|dataout[8]                                                 ; 3       ;
; processor:m1ps|bank:inst4|reg:\g1:2:regs|dataout[7]                                                 ; 3       ;
; processor:m1ps|ALU:ALU|Add1~60                                                                      ; 3       ;
; processor:m1ps|ALU:ALU|Add1~58                                                                      ; 3       ;
; processor:m1ps|ALU:ALU|Add1~56                                                                      ; 3       ;
; processor:m1ps|ALU:ALU|Add1~52                                                                      ; 3       ;
; processor:m1ps|ALU:ALU|Add1~50                                                                      ; 3       ;
; processor:m1ps|ALU:ALU|Add1~48                                                                      ; 3       ;
; processor:m1ps|ALU:ALU|Add1~46                                                                      ; 3       ;
; processor:m1ps|ALU:ALU|Add1~44                                                                      ; 3       ;
; processor:m1ps|ALU:ALU|Add1~42                                                                      ; 3       ;
; processor:m1ps|ALU:ALU|Add1~40                                                                      ; 3       ;
; processor:m1ps|ALU:ALU|Add1~38                                                                      ; 3       ;
; processor:m1ps|ALU:ALU|Add1~36                                                                      ; 3       ;
; processor:m1ps|ALU:ALU|Add1~34                                                                      ; 3       ;
; processor:m1ps|ALU:ALU|Add1~32                                                                      ; 3       ;
; processor:m1ps|ALU:ALU|Add1~24                                                                      ; 3       ;
; processor:m1ps|PC:inst13|DATA_OUT[2]                                                                ; 3       ;
; processor:m1ps|PC:inst13|DATA_OUT[3]                                                                ; 3       ;
; processor:m1ps|PC:inst13|DATA_OUT[1]                                                                ; 3       ;
; processor:m1ps|PC:inst13|DATA_OUT[0]                                                                ; 3       ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|bin2hexascii:DECODER|Mux2~0_wirecell                            ; 2       ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|Mux1~265                                                        ; 2       ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|Mux1~261                                                        ; 2       ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|Mux1~257                                                        ; 2       ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|Mux3~257                                                        ; 2       ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|Mux4~210                                                        ; 2       ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|Selector8~4                                                     ; 2       ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|Selector0~4                                                     ; 2       ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|Selector0~1                                                     ; 2       ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|counter:COUNTER_I|nn[0]~2                                       ; 2       ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|Selector27~0                                                    ; 2       ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|counter:COUNTER_I|nn[0]~0                                       ; 2       ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|lpm_mult:Mult0|multcore:mult_core|_~3                           ; 2       ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|Add14~3                                                         ; 2       ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|y_next~7                                                        ; 2       ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|vga_timing:VGA_SYNC|LessThan3~0                           ; 2       ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|vga_timing:VGA_SYNC|Equal0~0                              ; 2       ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|Mux4~201                                                        ; 2       ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|Mux4~197                                                        ; 2       ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|Mux4~194                                                        ; 2       ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|Mux4~191                                                        ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:7:regs|dataout[20]                                         ; 2       ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|Mux4~178                                                        ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:15:regs|dataout[20]                                        ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:15:regs|dataout[4]                                         ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:7:regs|dataout[4]                                          ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:6:regs|dataout[28]                                         ; 2       ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|Mux4~174                                                        ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:14:regs|dataout[12]                                        ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:14:regs|dataout[28]                                        ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:6:regs|dataout[12]                                         ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:7:regs|dataout[28]                                         ; 2       ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|Mux4~171                                                        ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:15:regs|dataout[12]                                        ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:15:regs|dataout[28]                                        ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:7:regs|dataout[12]                                         ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:6:regs|dataout[20]                                         ; 2       ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|Mux4~168                                                        ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:14:regs|dataout[20]                                        ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:14:regs|dataout[4]                                         ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:6:regs|dataout[4]                                          ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:13:regs|dataout[24]                                        ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:13:regs|dataout[16]                                        ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:5:regs|dataout[16]                                         ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:5:regs|dataout[24]                                         ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:12:regs|dataout[28]                                        ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:12:regs|dataout[20]                                        ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:4:regs|dataout[20]                                         ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:4:regs|dataout[28]                                         ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:12:regs|dataout[24]                                        ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:12:regs|dataout[16]                                        ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:4:regs|dataout[16]                                         ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:4:regs|dataout[24]                                         ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:13:regs|dataout[28]                                        ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:13:regs|dataout[20]                                        ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:5:regs|dataout[20]                                         ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:5:regs|dataout[28]                                         ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:12:regs|dataout[0]                                         ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:13:regs|dataout[0]                                         ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:5:regs|dataout[0]                                          ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:4:regs|dataout[0]                                          ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:12:regs|dataout[12]                                        ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:13:regs|dataout[12]                                        ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:5:regs|dataout[12]                                         ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:4:regs|dataout[12]                                         ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:12:regs|dataout[8]                                         ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:13:regs|dataout[8]                                         ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:5:regs|dataout[8]                                          ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:4:regs|dataout[8]                                          ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:12:regs|dataout[4]                                         ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:13:regs|dataout[4]                                         ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:5:regs|dataout[4]                                          ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:4:regs|dataout[4]                                          ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:3:regs|dataout[16]                                         ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:3:regs|dataout[20]                                         ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:11:regs|dataout[20]                                        ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:11:regs|dataout[16]                                        ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:3:regs|dataout[0]                                          ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:3:regs|dataout[4]                                          ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:11:regs|dataout[4]                                         ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:11:regs|dataout[0]                                         ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:2:regs|dataout[8]                                          ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:2:regs|dataout[12]                                         ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:10:regs|dataout[12]                                        ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:10:regs|dataout[8]                                         ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:2:regs|dataout[24]                                         ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:2:regs|dataout[28]                                         ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:10:regs|dataout[28]                                        ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:10:regs|dataout[24]                                        ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:2:regs|dataout[0]                                          ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:2:regs|dataout[4]                                          ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:10:regs|dataout[4]                                         ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:10:regs|dataout[0]                                         ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:2:regs|dataout[16]                                         ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:2:regs|dataout[20]                                         ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:10:regs|dataout[20]                                        ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:10:regs|dataout[16]                                        ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:3:regs|dataout[24]                                         ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:3:regs|dataout[28]                                         ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:11:regs|dataout[28]                                        ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:11:regs|dataout[24]                                        ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:3:regs|dataout[8]                                          ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:3:regs|dataout[12]                                         ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:11:regs|dataout[12]                                        ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:11:regs|dataout[8]                                         ; 2       ;
; processor:m1ps|reg:Status|dataout[0]                                                                ; 2       ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|Add9~2                                                          ; 2       ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|Add9~1                                                          ; 2       ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|Add9~0                                                          ; 2       ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|Add15~1                                                         ; 2       ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|lpm_mult:Mult0|multcore:mult_core|romout[0][1]~1                ; 2       ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|Mux2~142                                                        ; 2       ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|Mux2~138                                                        ; 2       ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|Mux2~135                                                        ; 2       ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|Mux2~132                                                        ; 2       ;
; processor:m1ps|reg:Status|dataout[1]                                                                ; 2       ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|Mux3~248                                                        ; 2       ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|Mux3~244                                                        ; 2       ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|Mux3~241                                                        ; 2       ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|Mux3~238                                                        ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:7:regs|dataout[21]                                         ; 2       ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|Mux3~225                                                        ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:15:regs|dataout[5]                                         ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:15:regs|dataout[21]                                        ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:7:regs|dataout[5]                                          ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:6:regs|dataout[29]                                         ; 2       ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|Mux3~221                                                        ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:14:regs|dataout[13]                                        ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:14:regs|dataout[29]                                        ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:6:regs|dataout[13]                                         ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:7:regs|dataout[29]                                         ; 2       ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|Mux3~218                                                        ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:15:regs|dataout[13]                                        ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:15:regs|dataout[29]                                        ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:7:regs|dataout[13]                                         ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:6:regs|dataout[21]                                         ; 2       ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|Mux3~215                                                        ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:14:regs|dataout[5]                                         ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:14:regs|dataout[21]                                        ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:6:regs|dataout[5]                                          ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:5:regs|dataout[1]                                          ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:5:regs|dataout[9]                                          ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:13:regs|dataout[9]                                         ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:13:regs|dataout[1]                                         ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:4:regs|dataout[5]                                          ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:4:regs|dataout[13]                                         ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:12:regs|dataout[13]                                        ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:12:regs|dataout[5]                                         ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:4:regs|dataout[1]                                          ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:4:regs|dataout[9]                                          ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:12:regs|dataout[9]                                         ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:12:regs|dataout[1]                                         ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:5:regs|dataout[5]                                          ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:5:regs|dataout[13]                                         ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:13:regs|dataout[13]                                        ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:13:regs|dataout[5]                                         ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:5:regs|dataout[17]                                         ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:5:regs|dataout[21]                                         ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:13:regs|dataout[21]                                        ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:13:regs|dataout[17]                                        ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:4:regs|dataout[25]                                         ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:4:regs|dataout[29]                                         ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:12:regs|dataout[29]                                        ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:12:regs|dataout[25]                                        ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:5:regs|dataout[25]                                         ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:5:regs|dataout[29]                                         ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:13:regs|dataout[29]                                        ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:13:regs|dataout[25]                                        ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:4:regs|dataout[17]                                         ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:4:regs|dataout[21]                                         ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:12:regs|dataout[21]                                        ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:12:regs|dataout[17]                                        ; 2       ;
; processor:m1ps|bank:inst4|DATA_OUT1[28]~82                                                          ; 2       ;
; processor:m1ps|bank:inst4|DATA_OUT1[29]~78                                                          ; 2       ;
; processor:m1ps|bank:inst4|DATA_OUT1[30]~74                                                          ; 2       ;
; processor:m1ps|bank:inst4|reg:\g1:1:regs|dataout[28]                                                ; 2       ;
; processor:m1ps|bank:inst4|reg:\g1:3:regs|dataout[28]                                                ; 2       ;
; processor:m1ps|bank:inst4|reg:\g1:2:regs|dataout[28]                                                ; 2       ;
; processor:m1ps|bank:inst4|reg:\g1:1:regs|dataout[29]                                                ; 2       ;
; processor:m1ps|bank:inst4|reg:\g1:3:regs|dataout[29]                                                ; 2       ;
; processor:m1ps|bank:inst4|reg:\g1:2:regs|dataout[29]                                                ; 2       ;
; processor:m1ps|bank:inst4|reg:\g1:1:regs|dataout[30]                                                ; 2       ;
; processor:m1ps|bank:inst4|reg:\g1:3:regs|dataout[30]                                                ; 2       ;
; processor:m1ps|bank:inst4|reg:\g1:2:regs|dataout[30]                                                ; 2       ;
; processor:m1ps|bank:inst4|DATA_OUT1[24]~70                                                          ; 2       ;
; processor:m1ps|bank:inst4|DATA_OUT1[25]~66                                                          ; 2       ;
; processor:m1ps|bank:inst4|DATA_OUT1[26]~62                                                          ; 2       ;
; processor:m1ps|bank:inst4|reg:\g1:1:regs|dataout[24]                                                ; 2       ;
; processor:m1ps|bank:inst4|reg:\g1:3:regs|dataout[24]                                                ; 2       ;
; processor:m1ps|bank:inst4|reg:\g1:2:regs|dataout[24]                                                ; 2       ;
; processor:m1ps|bank:inst4|reg:\g1:1:regs|dataout[25]                                                ; 2       ;
; processor:m1ps|bank:inst4|reg:\g1:3:regs|dataout[25]                                                ; 2       ;
; processor:m1ps|bank:inst4|reg:\g1:2:regs|dataout[25]                                                ; 2       ;
; processor:m1ps|bank:inst4|reg:\g1:1:regs|dataout[26]                                                ; 2       ;
; processor:m1ps|bank:inst4|reg:\g1:3:regs|dataout[26]                                                ; 2       ;
; processor:m1ps|bank:inst4|reg:\g1:2:regs|dataout[26]                                                ; 2       ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|Mux37~20                                                        ; 2       ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|Mux37~18                                                        ; 2       ;
; processor:m1ps|bank:inst4|DATA_OUT1[27]~54                                                          ; 2       ;
; processor:m1ps|bank:inst4|reg:\g1:1:regs|dataout[31]                                                ; 2       ;
; processor:m1ps|bank:inst4|reg:\g1:3:regs|dataout[31]                                                ; 2       ;
; processor:m1ps|bank:inst4|reg:\g1:2:regs|dataout[31]                                                ; 2       ;
; processor:m1ps|bank:inst4|reg:\g1:1:regs|dataout[27]                                                ; 2       ;
; processor:m1ps|bank:inst4|reg:\g1:3:regs|dataout[27]                                                ; 2       ;
; processor:m1ps|bank:inst4|reg:\g1:2:regs|dataout[27]                                                ; 2       ;
; processor:m1ps|reg:IR|dataout[3]                                                                    ; 2       ;
; processor:m1ps|bank:inst4|DATA_OUT1[20]~50                                                          ; 2       ;
; processor:m1ps|bank:inst4|DATA_OUT1[21]~46                                                          ; 2       ;
; processor:m1ps|bank:inst4|DATA_OUT1[22]~42                                                          ; 2       ;
; processor:m1ps|bank:inst4|DATA_OUT1[23]~38                                                          ; 2       ;
; processor:m1ps|bank:inst4|reg:\g1:1:regs|dataout[20]                                                ; 2       ;
; processor:m1ps|bank:inst4|reg:\g1:3:regs|dataout[20]                                                ; 2       ;
; processor:m1ps|bank:inst4|reg:\g1:2:regs|dataout[20]                                                ; 2       ;
; processor:m1ps|bank:inst4|reg:\g1:1:regs|dataout[21]                                                ; 2       ;
; processor:m1ps|bank:inst4|reg:\g1:3:regs|dataout[21]                                                ; 2       ;
; processor:m1ps|bank:inst4|reg:\g1:2:regs|dataout[21]                                                ; 2       ;
; processor:m1ps|bank:inst4|reg:\g1:1:regs|dataout[22]                                                ; 2       ;
; processor:m1ps|bank:inst4|reg:\g1:3:regs|dataout[22]                                                ; 2       ;
; processor:m1ps|bank:inst4|reg:\g1:2:regs|dataout[22]                                                ; 2       ;
; processor:m1ps|bank:inst4|reg:\g1:1:regs|dataout[23]                                                ; 2       ;
; processor:m1ps|bank:inst4|reg:\g1:3:regs|dataout[23]                                                ; 2       ;
; processor:m1ps|bank:inst4|reg:\g1:2:regs|dataout[23]                                                ; 2       ;
; processor:m1ps|bank:inst4|DATA_OUT1[12]~34                                                          ; 2       ;
; processor:m1ps|bank:inst4|DATA_OUT1[13]~30                                                          ; 2       ;
; processor:m1ps|bank:inst4|DATA_OUT1[14]~26                                                          ; 2       ;
; processor:m1ps|bank:inst4|DATA_OUT1[15]~22                                                          ; 2       ;
; processor:m1ps|bank:inst4|DATA_OUT1[16]~18                                                          ; 2       ;
; processor:m1ps|bank:inst4|DATA_OUT1[17]~14                                                          ; 2       ;
; processor:m1ps|bank:inst4|DATA_OUT1[18]~10                                                          ; 2       ;
; processor:m1ps|bank:inst4|DATA_OUT1[19]~6                                                           ; 2       ;
; processor:m1ps|bank:inst4|reg:\g1:1:regs|dataout[12]                                                ; 2       ;
; processor:m1ps|bank:inst4|reg:\g1:3:regs|dataout[12]                                                ; 2       ;
; processor:m1ps|bank:inst4|reg:\g1:2:regs|dataout[12]                                                ; 2       ;
; processor:m1ps|bank:inst4|reg:\g1:1:regs|dataout[13]                                                ; 2       ;
; processor:m1ps|bank:inst4|reg:\g1:3:regs|dataout[13]                                                ; 2       ;
; processor:m1ps|bank:inst4|reg:\g1:2:regs|dataout[13]                                                ; 2       ;
; processor:m1ps|bank:inst4|reg:\g1:1:regs|dataout[14]                                                ; 2       ;
; processor:m1ps|bank:inst4|reg:\g1:3:regs|dataout[14]                                                ; 2       ;
; processor:m1ps|bank:inst4|reg:\g1:2:regs|dataout[14]                                                ; 2       ;
; processor:m1ps|bank:inst4|reg:\g1:1:regs|dataout[15]                                                ; 2       ;
; processor:m1ps|bank:inst4|reg:\g1:3:regs|dataout[15]                                                ; 2       ;
; processor:m1ps|bank:inst4|reg:\g1:2:regs|dataout[15]                                                ; 2       ;
; processor:m1ps|bank:inst4|reg:\g1:1:regs|dataout[16]                                                ; 2       ;
; processor:m1ps|bank:inst4|reg:\g1:3:regs|dataout[16]                                                ; 2       ;
; processor:m1ps|bank:inst4|reg:\g1:2:regs|dataout[16]                                                ; 2       ;
; processor:m1ps|bank:inst4|reg:\g1:1:regs|dataout[17]                                                ; 2       ;
; processor:m1ps|bank:inst4|reg:\g1:3:regs|dataout[17]                                                ; 2       ;
; processor:m1ps|bank:inst4|reg:\g1:2:regs|dataout[17]                                                ; 2       ;
; processor:m1ps|bank:inst4|reg:\g1:1:regs|dataout[18]                                                ; 2       ;
; processor:m1ps|bank:inst4|reg:\g1:3:regs|dataout[18]                                                ; 2       ;
; processor:m1ps|bank:inst4|reg:\g1:2:regs|dataout[18]                                                ; 2       ;
; processor:m1ps|bank:inst4|reg:\g1:1:regs|dataout[19]                                                ; 2       ;
; processor:m1ps|bank:inst4|reg:\g1:3:regs|dataout[19]                                                ; 2       ;
; processor:m1ps|bank:inst4|reg:\g1:2:regs|dataout[19]                                                ; 2       ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|counter:COUNTER_J|Add0~0                                        ; 2       ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|Mux1~248                                                        ; 2       ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|Mux1~244                                                        ; 2       ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|Mux1~241                                                        ; 2       ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|Mux1~238                                                        ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:3:regs|dataout[23]                                         ; 2       ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|Mux1~112                                                        ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:11:regs|dataout[7]                                         ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:11:regs|dataout[23]                                        ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:3:regs|dataout[7]                                          ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:2:regs|dataout[31]                                         ; 2       ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|Mux1~108                                                        ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:10:regs|dataout[31]                                        ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:10:regs|dataout[15]                                        ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:2:regs|dataout[15]                                         ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:2:regs|dataout[23]                                         ; 2       ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|Mux1~105                                                        ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:10:regs|dataout[23]                                        ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:10:regs|dataout[7]                                         ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:2:regs|dataout[7]                                          ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:3:regs|dataout[31]                                         ; 2       ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|Mux1~102                                                        ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:11:regs|dataout[15]                                        ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:11:regs|dataout[31]                                        ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:3:regs|dataout[15]                                         ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:5:regs|dataout[23]                                         ; 2       ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|Mux1~36                                                         ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:13:regs|dataout[7]                                         ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:13:regs|dataout[23]                                        ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:5:regs|dataout[7]                                          ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:4:regs|dataout[31]                                         ; 2       ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|Mux1~32                                                         ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:12:regs|dataout[31]                                        ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:12:regs|dataout[15]                                        ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:4:regs|dataout[15]                                         ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:4:regs|dataout[23]                                         ; 2       ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|Mux1~29                                                         ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:12:regs|dataout[23]                                        ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:12:regs|dataout[7]                                         ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:4:regs|dataout[7]                                          ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:5:regs|dataout[31]                                         ; 2       ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|Mux1~26                                                         ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:13:regs|dataout[15]                                        ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:13:regs|dataout[31]                                        ; 2       ;
; mM:m1ps_Monitor|bank:SHADOW_BANK|reg:\g1:5:regs|dataout[15]                                         ; 2       ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|ram:VGA_MEMORY1|data_rtl_0_bypass[29]                     ; 2       ;
; processor:m1ps|bank:inst4|zbuffer:\g2:0:zbf1|F[11]~64                                               ; 2       ;
; processor:m1ps|bank:inst4|zbuffer:\g2:0:zbf1|F[10]~62                                               ; 2       ;
; processor:m1ps|bank:inst4|zbuffer:\g2:0:zbf1|F[9]~60                                                ; 2       ;
; processor:m1ps|bank:inst4|zbuffer:\g2:0:zbf1|F[8]~58                                                ; 2       ;
; VGA_G~0                                                                                             ; 2       ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|Mux0~923                                                  ; 2       ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|Mux0~922                                                  ; 2       ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|Mux0~859                                                  ; 2       ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|Mux0~858                                                  ; 2       ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|Mux0~857                                                  ; 2       ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|Mux0~824                                                  ; 2       ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|Mux0~823                                                  ; 2       ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|Mux0~812                                                  ; 2       ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|Mux0~811                                                  ; 2       ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|Mux0~741                                                  ; 2       ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|Mux0~739                                                  ; 2       ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|Mux0~734                                                  ; 2       ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|Mux0~733                                                  ; 2       ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|Mux0~708                                                  ; 2       ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|Mux0~637                                                  ; 2       ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|Mux0~618                                                  ; 2       ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|Mux0~578                                                  ; 2       ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|Mux0~577                                                  ; 2       ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|Mux0~563                                                  ; 2       ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|Mux0~551                                                  ; 2       ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|Mux0~550                                                  ; 2       ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|Mux0~520                                                  ; 2       ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|Mux0~513                                                  ; 2       ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|Mux0~482                                                  ; 2       ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|Mux0~452                                                  ; 2       ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|Mux0~446                                                  ; 2       ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|Mux0~445                                                  ; 2       ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|Mux0~392                                                  ; 2       ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|Mux0~391                                                  ; 2       ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|Mux0~369                                                  ; 2       ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|Mux0~368                                                  ; 2       ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|Mux0~344                                                  ; 2       ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|Mux0~343                                                  ; 2       ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|Mux0~314                                                  ; 2       ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|Mux0~283                                                  ; 2       ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|Mux0~282                                                  ; 2       ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|Mux0~264                                                  ; 2       ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|Mux0~260                                                  ; 2       ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|Mux0~259                                                  ; 2       ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|Mux0~255                                                  ; 2       ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|Mux0~254                                                  ; 2       ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|Mux0~253                                                  ; 2       ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|rom:FONT_MEMORY|read_a[1]                                 ; 2       ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|Mux0~212                                                  ; 2       ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|Mux0~187                                                  ; 2       ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|Mux0~186                                                  ; 2       ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|Mux0~175                                                  ; 2       ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|Mux0~169                                                  ; 2       ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|Mux0~168                                                  ; 2       ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|Mux0~166                                                  ; 2       ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|Mux0~158                                                  ; 2       ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|Mux0~151                                                  ; 2       ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|Mux0~150                                                  ; 2       ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|Mux0~110                                                  ; 2       ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|Mux0~100                                                  ; 2       ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|Mux0~99                                                   ; 2       ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|Mux0~94                                                   ; 2       ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|Mux0~93                                                   ; 2       ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|Mux0~68                                                   ; 2       ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|Mux0~63                                                   ; 2       ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|Mux0~62                                                   ; 2       ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|Mux0~48                                                   ; 2       ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|Mux0~35                                                   ; 2       ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|Mux0~11                                                   ; 2       ;
; processor:m1ps|bank:inst4|zbuffer:\g2:0:zbf1|F[11]~53                                               ; 2       ;
; processor:m1ps|bank:inst4|reg:\g1:9:regs|dataout[11]                                                ; 2       ;
; processor:m1ps|bank:inst4|zbuffer:\g2:0:zbf1|F[11]~51                                               ; 2       ;
; processor:m1ps|bank:inst4|reg:\g1:3:regs|dataout[11]                                                ; 2       ;
; processor:m1ps|bank:inst4|zbuffer:\g2:0:zbf1|F[11]~50                                               ; 2       ;
; processor:m1ps|bank:inst4|reg:\g1:1:regs|dataout[11]                                                ; 2       ;
; processor:m1ps|bank:inst4|zbuffer:\g2:0:zbf1|F[10]~49                                               ; 2       ;
; processor:m1ps|bank:inst4|reg:\g1:9:regs|dataout[10]                                                ; 2       ;
; processor:m1ps|bank:inst4|zbuffer:\g2:0:zbf1|F[10]~47                                               ; 2       ;
; processor:m1ps|bank:inst4|reg:\g1:3:regs|dataout[10]                                                ; 2       ;
; processor:m1ps|bank:inst4|zbuffer:\g2:0:zbf1|F[10]~46                                               ; 2       ;
; processor:m1ps|bank:inst4|reg:\g1:1:regs|dataout[10]                                                ; 2       ;
; processor:m1ps|bank:inst4|zbuffer:\g2:0:zbf1|F[9]~45                                                ; 2       ;
; processor:m1ps|bank:inst4|reg:\g1:9:regs|dataout[9]                                                 ; 2       ;
; processor:m1ps|bank:inst4|zbuffer:\g2:0:zbf1|F[9]~43                                                ; 2       ;
; processor:m1ps|bank:inst4|reg:\g1:3:regs|dataout[9]                                                 ; 2       ;
; processor:m1ps|bank:inst4|zbuffer:\g2:0:zbf1|F[9]~42                                                ; 2       ;
; processor:m1ps|bank:inst4|reg:\g1:1:regs|dataout[9]                                                 ; 2       ;
; processor:m1ps|bank:inst4|zbuffer:\g2:0:zbf1|F[8]~41                                                ; 2       ;
; processor:m1ps|bank:inst4|reg:\g1:9:regs|dataout[8]                                                 ; 2       ;
; processor:m1ps|bank:inst4|zbuffer:\g2:0:zbf1|F[8]~39                                                ; 2       ;
; processor:m1ps|bank:inst4|reg:\g1:3:regs|dataout[8]                                                 ; 2       ;
; processor:m1ps|bank:inst4|zbuffer:\g2:0:zbf1|F[8]~38                                                ; 2       ;
; processor:m1ps|bank:inst4|reg:\g1:1:regs|dataout[8]                                                 ; 2       ;
; processor:m1ps|bank:inst4|zbuffer:\g2:0:zbf1|F[7]~37                                                ; 2       ;
; processor:m1ps|bank:inst4|reg:\g1:9:regs|dataout[7]                                                 ; 2       ;
; processor:m1ps|bank:inst4|zbuffer:\g2:0:zbf1|F[7]~35                                                ; 2       ;
; processor:m1ps|bank:inst4|reg:\g1:3:regs|dataout[7]                                                 ; 2       ;
; processor:m1ps|bank:inst4|zbuffer:\g2:0:zbf1|F[7]~34                                                ; 2       ;
; processor:m1ps|bank:inst4|reg:\g1:1:regs|dataout[7]                                                 ; 2       ;
; processor:m1ps|bank:inst4|zbuffer:\g2:0:zbf1|F[6]~33                                                ; 2       ;
; processor:m1ps|bank:inst4|reg:\g1:9:regs|dataout[6]                                                 ; 2       ;
; processor:m1ps|bank:inst4|zbuffer:\g2:0:zbf1|F[6]~32                                                ; 2       ;
; processor:m1ps|bank:inst4|reg:\g1:3:regs|dataout[6]                                                 ; 2       ;
; processor:m1ps|bank:inst4|reg:\g1:2:regs|dataout[6]                                                 ; 2       ;
; processor:m1ps|bank:inst4|reg:\g1:1:regs|dataout[6]                                                 ; 2       ;
; processor:m1ps|bank:inst4|zbuffer:\g2:0:zbf1|F[5]~28                                                ; 2       ;
; processor:m1ps|bank:inst4|reg:\g1:3:regs|dataout[5]                                                 ; 2       ;
; processor:m1ps|bank:inst4|reg:\g1:2:regs|dataout[5]                                                 ; 2       ;
; processor:m1ps|bank:inst4|zbuffer:\g2:0:zbf1|F[5]~27                                                ; 2       ;
; processor:m1ps|bank:inst4|zbuffer:\g2:0:zbf1|F[5]~26                                                ; 2       ;
; processor:m1ps|bank:inst4|reg:\g1:1:regs|dataout[5]                                                 ; 2       ;
; processor:m1ps|bank:inst4|zbuffer:\g2:0:zbf1|F[4]~23                                                ; 2       ;
; processor:m1ps|bank:inst4|reg:\g1:3:regs|dataout[4]                                                 ; 2       ;
; processor:m1ps|bank:inst4|reg:\g1:2:regs|dataout[4]                                                 ; 2       ;
; processor:m1ps|bank:inst4|zbuffer:\g2:0:zbf1|F[4]~22                                                ; 2       ;
; processor:m1ps|bank:inst4|zbuffer:\g2:0:zbf1|F[4]~21                                                ; 2       ;
; processor:m1ps|bank:inst4|reg:\g1:1:regs|dataout[4]                                                 ; 2       ;
; processor:m1ps|bank:inst4|zbuffer:\g2:0:zbf1|F[3]~18                                                ; 2       ;
; processor:m1ps|bank:inst4|reg:\g1:3:regs|dataout[3]                                                 ; 2       ;
; processor:m1ps|bank:inst4|reg:\g1:2:regs|dataout[3]                                                 ; 2       ;
; processor:m1ps|bank:inst4|zbuffer:\g2:0:zbf1|F[3]~17                                                ; 2       ;
; processor:m1ps|bank:inst4|zbuffer:\g2:0:zbf1|F[3]~16                                                ; 2       ;
; processor:m1ps|bank:inst4|reg:\g1:1:regs|dataout[3]                                                 ; 2       ;
; processor:m1ps|bank:inst4|zbuffer:\g2:0:zbf1|F[2]~13                                                ; 2       ;
; processor:m1ps|bank:inst4|reg:\g1:3:regs|dataout[2]                                                 ; 2       ;
; processor:m1ps|bank:inst4|reg:\g1:2:regs|dataout[2]                                                 ; 2       ;
; processor:m1ps|bank:inst4|zbuffer:\g2:0:zbf1|F[2]~12                                                ; 2       ;
; processor:m1ps|bank:inst4|zbuffer:\g2:0:zbf1|F[2]~11                                                ; 2       ;
; processor:m1ps|bank:inst4|reg:\g1:1:regs|dataout[2]                                                 ; 2       ;
; processor:m1ps|bank:inst4|zbuffer:\g2:0:zbf1|F[1]~8                                                 ; 2       ;
; processor:m1ps|bank:inst4|reg:\g1:3:regs|dataout[1]                                                 ; 2       ;
; processor:m1ps|bank:inst4|reg:\g1:2:regs|dataout[1]                                                 ; 2       ;
; processor:m1ps|bank:inst4|zbuffer:\g2:0:zbf1|F[1]~7                                                 ; 2       ;
; processor:m1ps|bank:inst4|zbuffer:\g2:0:zbf1|F[1]~6                                                 ; 2       ;
; processor:m1ps|bank:inst4|reg:\g1:1:regs|dataout[1]                                                 ; 2       ;
; processor:m1ps|bank:inst4|zbuffer:\g2:0:zbf1|F[0]~3                                                 ; 2       ;
; processor:m1ps|bank:inst4|reg:\g1:1:regs|dataout[0]                                                 ; 2       ;
; processor:m1ps|bank:inst4|reg:\g1:2:regs|dataout[0]                                                 ; 2       ;
; processor:m1ps|bank:inst4|zbuffer:\g2:0:zbf1|F[0]~1                                                 ; 2       ;
; processor:m1ps|bank:inst4|reg:\g1:3:regs|dataout[0]                                                 ; 2       ;
; processor:m1ps|bank:inst4|zbuffer:\g2:0:zbf1|F[0]~0                                                 ; 2       ;
; processor:m1ps|PC:inst13|DATA_OUT[8]                                                                ; 2       ;
; processor:m1ps|PC:inst13|DATA_OUT[28]                                                               ; 2       ;
; processor:m1ps|PC:inst13|DATA_OUT[24]                                                               ; 2       ;
; processor:m1ps|PC:inst13|DATA_OUT[12]                                                               ; 2       ;
; processor:m1ps|Memory:D-Memory|altsyncram:Matriz_rtl_0|altsyncram_le61:auto_generated|ram_block1a22 ; 2       ;
; processor:m1ps|Memory:D-Memory|altsyncram:Matriz_rtl_0|altsyncram_le61:auto_generated|ram_block1a24 ; 2       ;
; processor:m1ps|Memory:D-Memory|altsyncram:Matriz_rtl_0|altsyncram_le61:auto_generated|ram_block1a25 ; 2       ;
; processor:m1ps|Memory:D-Memory|altsyncram:Matriz_rtl_0|altsyncram_le61:auto_generated|ram_block1a26 ; 2       ;
; processor:m1ps|Memory:D-Memory|altsyncram:Matriz_rtl_0|altsyncram_le61:auto_generated|ram_block1a28 ; 2       ;
; processor:m1ps|Memory:D-Memory|altsyncram:Matriz_rtl_0|altsyncram_le61:auto_generated|ram_block1a29 ; 2       ;
; processor:m1ps|Memory:D-Memory|altsyncram:Matriz_rtl_0|altsyncram_le61:auto_generated|ram_block1a30 ; 2       ;
; processor:m1ps|Memory:D-Memory|altsyncram:Matriz_rtl_0|altsyncram_le61:auto_generated|ram_block1a16 ; 2       ;
; processor:m1ps|Memory:D-Memory|altsyncram:Matriz_rtl_0|altsyncram_le61:auto_generated|ram_block1a17 ; 2       ;
; processor:m1ps|Memory:D-Memory|altsyncram:Matriz_rtl_0|altsyncram_le61:auto_generated|ram_block1a18 ; 2       ;
; processor:m1ps|Memory:D-Memory|altsyncram:Matriz_rtl_0|altsyncram_le61:auto_generated|ram_block1a20 ; 2       ;
; processor:m1ps|Memory:D-Memory|altsyncram:Matriz_rtl_0|altsyncram_le61:auto_generated|ram_block1a21 ; 2       ;
; processor:m1ps|Memory:D-Memory|altsyncram:Matriz_rtl_0|altsyncram_le61:auto_generated|ram_block1a12 ; 2       ;
; processor:m1ps|PC:inst13|DATA_OUT[20]                                                               ; 2       ;
; processor:m1ps|PC:inst13|DATA_OUT[4]                                                                ; 2       ;
; processor:m1ps|PC:inst13|DATA_OUT[16]                                                               ; 2       ;
; mM:m1ps_Monitor|m1ps2vga:m1ps_2_VGA|Add4~6                                                          ; 2       ;
; processor:m1ps|PC:inst13|DATA_OUT[18]                                                               ; 2       ;
; processor:m1ps|PC:inst13|DATA_OUT[30]                                                               ; 2       ;
; processor:m1ps|PC:inst13|DATA_OUT[22]                                                               ; 2       ;
; processor:m1ps|PC:inst13|DATA_OUT[26]                                                               ; 2       ;
; processor:m1ps|PC:inst13|DATA_OUT[14]                                                               ; 2       ;
; processor:m1ps|PC:inst13|DATA_OUT[10]                                                               ; 2       ;
; processor:m1ps|PC:inst13|DATA_OUT[6]                                                                ; 2       ;
; processor:m1ps|PC:inst13|DATA_OUT[29]                                                               ; 2       ;
; processor:m1ps|PC:inst13|DATA_OUT[13]                                                               ; 2       ;
; processor:m1ps|PC:inst13|DATA_OUT[25]                                                               ; 2       ;
; processor:m1ps|PC:inst13|DATA_OUT[9]                                                                ; 2       ;
; processor:m1ps|PC:inst13|DATA_OUT[21]                                                               ; 2       ;
; processor:m1ps|PC:inst13|DATA_OUT[17]                                                               ; 2       ;
; processor:m1ps|PC:inst13|DATA_OUT[5]                                                                ; 2       ;
; processor:m1ps|ALU:ALU|Add0~63                                                                      ; 2       ;
; processor:m1ps|ALU:ALU|Add1~54                                                                      ; 2       ;
; processor:m1ps|PC:inst13|DATA_OUT[11]                                                               ; 2       ;
; processor:m1ps|PC:inst13|DATA_OUT[31]                                                               ; 2       ;
; processor:m1ps|PC:inst13|DATA_OUT[15]                                                               ; 2       ;
; processor:m1ps|PC:inst13|DATA_OUT[27]                                                               ; 2       ;
; processor:m1ps|PC:inst13|DATA_OUT[23]                                                               ; 2       ;
; processor:m1ps|PC:inst13|DATA_OUT[19]                                                               ; 2       ;
; processor:m1ps|ALU:ALU|Add1~30                                                                      ; 2       ;
; processor:m1ps|ALU:ALU|Add1~28                                                                      ; 2       ;
; processor:m1ps|ALU:ALU|Add1~26                                                                      ; 2       ;
; processor:m1ps|PC:inst13|DATA_OUT[7]                                                                ; 2       ;
; processor:m1ps|ALU:ALU|Add1~22                                                                      ; 2       ;
; processor:m1ps|ALU:ALU|Add1~20                                                                      ; 2       ;
; processor:m1ps|ALU:ALU|Add1~18                                                                      ; 2       ;
; processor:m1ps|ALU:ALU|Add1~16                                                                      ; 2       ;
; processor:m1ps|ALU:ALU|Add1~14                                                                      ; 2       ;
; processor:m1ps|ALU:ALU|Add1~12                                                                      ; 2       ;
; processor:m1ps|ALU:ALU|Add1~10                                                                      ; 2       ;
; processor:m1ps|ALU:ALU|Add1~8                                                                       ; 2       ;
; processor:m1ps|ALU:ALU|Add1~6                                                                       ; 2       ;
; processor:m1ps|ALU:ALU|Add1~4                                                                       ; 2       ;
; processor:m1ps|ALU:ALU|Add1~2                                                                       ; 2       ;
; processor:m1ps|ALU:ALU|Add1~0                                                                       ; 2       ;
; processor:m1ps|Memory:D-Memory|altsyncram:Matriz_rtl_0|altsyncram_le61:auto_generated|ram_block1a19 ; 2       ;
; processor:m1ps|Memory:D-Memory|altsyncram:Matriz_rtl_0|altsyncram_le61:auto_generated|ram_block1a23 ; 2       ;
; CLOCK_50                                                                                            ; 1       ;
; SW[9]                                                                                               ; 1       ;
; SW[8]                                                                                               ; 1       ;
; SW[7]                                                                                               ; 1       ;
; SW[6]                                                                                               ; 1       ;
; SW[5]                                                                                               ; 1       ;
+-----------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+---------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+-------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; Name                                                                                                                      ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF  ; Location                                                                                  ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+---------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+-------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; mM:m1ps_Monitor|ram:SHADOW_RAM|altsyncram:data_rtl_0|altsyncram_lhe1:auto_generated|ALTSYNCRAM                            ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 2    ; None ; M4K_X41_Y15, M4K_X41_Y17                                                                  ; Don't care           ; Don't care      ; Don't care      ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|ram:VGA_MEMORY1|altsyncram:data_rtl_0|altsyncram_85f1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 4096         ; 8            ; 4096         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 4096                        ; 7                           ; 4096                        ; 7                           ; 28672               ; 7    ; None ; M4K_X17_Y10, M4K_X17_Y15, M4K_X17_Y14, M4K_X17_Y13, M4K_X17_Y8, M4K_X17_Y9, M4K_X17_Y11   ; Don't care           ; Don't care      ; Don't care      ;
; mM:m1ps_Monitor|vga_text_mode:VGA_CONTROL|ram:VGA_MEMORY2|altsyncram:data_rtl_0|altsyncram_sue1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 4096         ; 8            ; 4096         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 4096                        ; 7                           ; 4096                        ; 7                           ; 28672               ; 7    ; None ; M4K_X17_Y18, M4K_X41_Y14, M4K_X17_Y16, M4K_X17_Y17, M4K_X17_Y20, M4K_X17_Y12, M4K_X17_Y19 ; Don't care           ; Don't care      ; Don't care      ;
; processor:m1ps|Memory:D-Memory|altsyncram:Matriz_rtl_0|altsyncram_le61:auto_generated|ALTSYNCRAM                          ; AUTO ; Single Port      ; Single Clock ; 10           ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 320   ; 10                          ; 32                          ; --                          ; --                          ; 320                 ; 1    ; None ; M4K_X41_Y13                                                                               ; Don't care           ; Don't care      ; Don't care      ;
+---------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+-------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------------+
; Other Routing Usage Summary                           ;
+-----------------------------+-------------------------+
; Other Routing Resource Type ; Usage                   ;
+-----------------------------+-------------------------+
; Block interconnects         ; 5,539 / 54,004 ( 10 % ) ;
; C16 interconnects           ; 39 / 2,100 ( 2 % )      ;
; C4 interconnects            ; 2,594 / 36,000 ( 7 % )  ;
; Direct links                ; 725 / 54,004 ( 1 % )    ;
; Global clocks               ; 1 / 16 ( 6 % )          ;
; Local interconnects         ; 1,968 / 18,752 ( 10 % ) ;
; R24 interconnects           ; 126 / 1,900 ( 7 % )     ;
; R4 interconnects            ; 3,529 / 46,920 ( 8 % )  ;
+-----------------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.67) ; Number of LABs  (Total = 236) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 7                             ;
; 2                                           ; 4                             ;
; 3                                           ; 0                             ;
; 4                                           ; 2                             ;
; 5                                           ; 4                             ;
; 6                                           ; 1                             ;
; 7                                           ; 5                             ;
; 8                                           ; 3                             ;
; 9                                           ; 5                             ;
; 10                                          ; 8                             ;
; 11                                          ; 8                             ;
; 12                                          ; 12                            ;
; 13                                          ; 13                            ;
; 14                                          ; 9                             ;
; 15                                          ; 15                            ;
; 16                                          ; 140                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.89) ; Number of LABs  (Total = 236) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 151                           ;
; 1 Clock                            ; 138                           ;
; 1 Clock enable                     ; 68                            ;
; 1 Sync. load                       ; 4                             ;
; 2 Clock enables                    ; 64                            ;
; 2 Clocks                           ; 22                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 17.62) ; Number of LABs  (Total = 236) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 2                             ;
; 2                                            ; 7                             ;
; 3                                            ; 1                             ;
; 4                                            ; 1                             ;
; 5                                            ; 3                             ;
; 6                                            ; 1                             ;
; 7                                            ; 5                             ;
; 8                                            ; 4                             ;
; 9                                            ; 4                             ;
; 10                                           ; 2                             ;
; 11                                           ; 3                             ;
; 12                                           ; 4                             ;
; 13                                           ; 10                            ;
; 14                                           ; 6                             ;
; 15                                           ; 12                            ;
; 16                                           ; 37                            ;
; 17                                           ; 17                            ;
; 18                                           ; 14                            ;
; 19                                           ; 9                             ;
; 20                                           ; 13                            ;
; 21                                           ; 11                            ;
; 22                                           ; 11                            ;
; 23                                           ; 16                            ;
; 24                                           ; 19                            ;
; 25                                           ; 8                             ;
; 26                                           ; 4                             ;
; 27                                           ; 3                             ;
; 28                                           ; 3                             ;
; 29                                           ; 1                             ;
; 30                                           ; 1                             ;
; 31                                           ; 1                             ;
; 32                                           ; 3                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 7.44) ; Number of LABs  (Total = 236) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 19                            ;
; 2                                               ; 31                            ;
; 3                                               ; 16                            ;
; 4                                               ; 25                            ;
; 5                                               ; 13                            ;
; 6                                               ; 10                            ;
; 7                                               ; 17                            ;
; 8                                               ; 16                            ;
; 9                                               ; 9                             ;
; 10                                              ; 10                            ;
; 11                                              ; 17                            ;
; 12                                              ; 7                             ;
; 13                                              ; 15                            ;
; 14                                              ; 11                            ;
; 15                                              ; 2                             ;
; 16                                              ; 6                             ;
; 17                                              ; 6                             ;
; 18                                              ; 0                             ;
; 19                                              ; 4                             ;
; 20                                              ; 1                             ;
; 21                                              ; 0                             ;
; 22                                              ; 0                             ;
; 23                                              ; 0                             ;
; 24                                              ; 0                             ;
; 25                                              ; 0                             ;
; 26                                              ; 0                             ;
; 27                                              ; 0                             ;
; 28                                              ; 0                             ;
; 29                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 19.11) ; Number of LABs  (Total = 236) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 2                             ;
; 3                                            ; 0                             ;
; 4                                            ; 8                             ;
; 5                                            ; 0                             ;
; 6                                            ; 6                             ;
; 7                                            ; 7                             ;
; 8                                            ; 12                            ;
; 9                                            ; 12                            ;
; 10                                           ; 10                            ;
; 11                                           ; 7                             ;
; 12                                           ; 7                             ;
; 13                                           ; 10                            ;
; 14                                           ; 7                             ;
; 15                                           ; 8                             ;
; 16                                           ; 5                             ;
; 17                                           ; 4                             ;
; 18                                           ; 8                             ;
; 19                                           ; 9                             ;
; 20                                           ; 6                             ;
; 21                                           ; 8                             ;
; 22                                           ; 3                             ;
; 23                                           ; 4                             ;
; 24                                           ; 8                             ;
; 25                                           ; 4                             ;
; 26                                           ; 2                             ;
; 27                                           ; 9                             ;
; 28                                           ; 11                            ;
; 29                                           ; 19                            ;
; 30                                           ; 28                            ;
; 31                                           ; 10                            ;
; 32                                           ; 0                             ;
; 33                                           ; 0                             ;
; 34                                           ; 1                             ;
; 35                                           ; 0                             ;
; 36                                           ; 0                             ;
; 37                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; I/O             ; KEY[0]               ; 35.3              ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+--------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                              ;
+-----------------+------------------------------------------------------+-------------------+
; Source Register ; Destination Register                                 ; Delay Added in ns ;
+-----------------+------------------------------------------------------+-------------------+
; KEY[0]          ; processor:m1ps|bank:inst4|reg:\g1:2:regs|dataout[30] ; 1.084             ;
+-----------------+------------------------------------------------------+-------------------+
Note: This table only shows the top 1 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C20F484C7 for design "lab11"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C15AF484C7 is compatible
    Info (176445): Device EP2C35F484C7 is compatible
    Info (176445): Device EP2C50F484C7 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location C4
    Info (169125): Pin ~nCSO~ is reserved at location C3
    Info (169125): Pin ~LVDS91p/nCEO~ is reserved at location W20
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'lab11.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node freqdiv:CLOCKDIVISOR|tmpclk 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node freqdiv:CLOCKDIVISOR|tmpclk~0
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15709): Ignored I/O standard assignments to the following nodes
    Warning (15710): Ignored I/O standard assignment to node "AUD_ADCDAT"
    Warning (15710): Ignored I/O standard assignment to node "AUD_ADCLRCK"
    Warning (15710): Ignored I/O standard assignment to node "AUD_BCLK"
    Warning (15710): Ignored I/O standard assignment to node "AUD_DACDAT"
    Warning (15710): Ignored I/O standard assignment to node "AUD_DACLRCK"
    Warning (15710): Ignored I/O standard assignment to node "AUD_XCK"
    Warning (15710): Ignored I/O standard assignment to node "CLOCK_24[0]"
    Warning (15710): Ignored I/O standard assignment to node "CLOCK_24[1]"
    Warning (15710): Ignored I/O standard assignment to node "CLOCK_27[1]"
    Warning (15710): Ignored I/O standard assignment to node "EXT_CLOCK"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[0]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[10]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[11]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[12]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[13]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[14]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[15]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[16]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[17]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[18]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[19]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[1]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[20]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[21]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[22]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[23]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[24]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[25]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[26]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[27]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[28]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[29]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[2]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[30]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[31]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[32]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[33]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[34]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[35]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[3]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[4]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[5]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[6]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[7]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[8]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[9]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[0]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[10]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[11]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[12]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[13]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[14]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[15]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[16]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[17]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[18]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[19]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[1]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[20]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[21]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[22]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[23]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[24]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[25]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[26]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[27]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[28]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[29]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[2]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[30]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[31]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[32]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[33]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[34]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[35]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[3]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[4]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[5]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[6]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[7]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[8]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[9]"
    Warning (15710): Ignored I/O standard assignment to node "HEX0[0]"
    Warning (15710): Ignored I/O standard assignment to node "HEX0[1]"
    Warning (15710): Ignored I/O standard assignment to node "HEX0[2]"
    Warning (15710): Ignored I/O standard assignment to node "HEX0[3]"
    Warning (15710): Ignored I/O standard assignment to node "HEX0[4]"
    Warning (15710): Ignored I/O standard assignment to node "HEX0[5]"
    Warning (15710): Ignored I/O standard assignment to node "HEX0[6]"
    Warning (15710): Ignored I/O standard assignment to node "I2C_SCLK"
    Warning (15710): Ignored I/O standard assignment to node "I2C_SDAT"
    Warning (15710): Ignored I/O standard assignment to node "PS2_CLK"
    Warning (15710): Ignored I/O standard assignment to node "PS2_DAT"
    Warning (15710): Ignored I/O standard assignment to node "TCK"
    Warning (15710): Ignored I/O standard assignment to node "TCS"
    Warning (15710): Ignored I/O standard assignment to node "TDI"
    Warning (15710): Ignored I/O standard assignment to node "TDO"
    Warning (15710): Ignored I/O standard assignment to node "UART_RXD"
    Warning (15710): Ignored I/O standard assignment to node "UART_TXD"
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "AUD_ADCDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_ADCLRCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_BCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_DACDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_DACLRCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_XCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLOCK_24[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLOCK_24[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLOCK_27[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLOCK_27[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_BA_0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_BA_1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CAS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CKE" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_LDQM" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_RAS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_UDQM" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_WE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EXT_CLOCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_OE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_RST_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_WE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[25]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[26]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[27]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[28]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[29]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[30]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[31]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[32]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[33]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[34]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[35]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[25]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[26]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[27]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[28]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[29]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[30]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[31]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[32]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[33]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[34]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[35]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "I2C_SCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "I2C_SDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_DAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_CE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_LB_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_OE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_UB_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_WE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TCS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TDI" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TDO" is assigned to location or region, but does not exist in design
    Warning (15706): Node "UART_RXD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "UART_TXD" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:08
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 6% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 13% of the available device resources in the region that extends from location X12_Y14 to location X24_Y27
Info (170194): Fitter routing operations ending: elapsed time is 00:00:10
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 3.71 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 53 output pins without output pin load capacitance assignment
    Info (306007): Pin "VGA_HS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_VS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:03
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file /home/ec2015/ra171941/Documents/mc613/lab11/output_files/lab11.fit.smsg
Info: Quartus II 32-bit Fitter was successful. 0 errors, 317 warnings
    Info: Peak virtual memory: 464 megabytes
    Info: Processing ended: Mon Jun  5 18:25:32 2017
    Info: Elapsed time: 00:00:29
    Info: Total CPU time (on all processors): 00:00:29


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/ec2015/ra171941/Documents/mc613/lab11/output_files/lab11.fit.smsg.


