# tesi-triennale-ingegneria-informatica
**Progettazione e analisi di un moltiplicatore di Wallace basato su FPGA**
<br> 
<br>
<br>
Questo lavoro di tesi si propone lâ€™obiettivo di progettare ed analizzare un Moltiplicatore di Wallace a 16 e 8 bit:
* Nella prima fase verrÃ  esaminata la scheda di sviluppo di riferimento, il linguaggio di descrizione dellâ€™hardware utilizzato e la suite software impiegata. 
* Successivamente verranno approfonditi quelli che sono i componenti digitali considerati analizzandone la loro architettura.
* Infine, verrÃ  analizzata la struttura progettata del moltiplicatore in questione, confrontando, inoltre, le simulazioni e i report ottenuti con quelli relativi al Moltiplicatore standard â€œCarta e Pennaâ€.<br><br> 

ğŸ—’ï¸**Tesi in formato .docx:** [tesi.docx](https://studentiunical-my.sharepoint.com/:w:/r/personal/bbrgrg00h11d086x_studenti_unical_it/Documents/tesi-triennale/tesi.docx?d=wb4e55984eddf4dfd89c36e5fc6b7f67b&csf=1&web=1&e=fxI2Us)
<br>
ğŸ—’ï¸**Presentazione in formato .ppt:** [presentazione.ppt](https://studentiunical-my.sharepoint.com/:p:/r/personal/bbrgrg00h11d086x_studenti_unical_it/Documents/tesi-triennale/presentazione.pptx?d=w20abc7e3ffed4a629c9702499aad506d&csf=1&web=1&e=qOUi3f)
