|phase_test2
sys_clk => sys_clk.IN3
sys_rst_n => sys_rst_n.IN2
key => key.IN1
locked << pll_clk:u_pll_clk.locked
o_phase_ok << phase_diff_detect:u_phase_diff_detect.o_data_ok
o_phase_fup_flag << phase_diff_detect:u_phase_diff_detect.o_flag
uart_txd << uart_send:u_uart_send.uart_txd


|phase_test2|pll_clk:u_pll_clk
areset => areset.IN1
inclk0 => sub_wire5[0].IN1
c0 <= altpll:altpll_component.clk
c1 <= altpll:altpll_component.clk
locked <= altpll:altpll_component.locked


|phase_test2|pll_clk:u_pll_clk|altpll:altpll_component
inclk[0] => pll_clk_altpll:auto_generated.inclk[0]
inclk[1] => pll_clk_altpll:auto_generated.inclk[1]
fbin => ~NO_FANOUT~
pllena => ~NO_FANOUT~
clkswitch => ~NO_FANOUT~
areset => pll_clk_altpll:auto_generated.areset
pfdena => ~NO_FANOUT~
clkena[0] => ~NO_FANOUT~
clkena[1] => ~NO_FANOUT~
clkena[2] => ~NO_FANOUT~
clkena[3] => ~NO_FANOUT~
clkena[4] => ~NO_FANOUT~
clkena[5] => ~NO_FANOUT~
extclkena[0] => ~NO_FANOUT~
extclkena[1] => ~NO_FANOUT~
extclkena[2] => ~NO_FANOUT~
extclkena[3] => ~NO_FANOUT~
scanclk => ~NO_FANOUT~
scanclkena => ~NO_FANOUT~
scanaclr => ~NO_FANOUT~
scanread => ~NO_FANOUT~
scanwrite => ~NO_FANOUT~
scandata => ~NO_FANOUT~
phasecounterselect[0] => ~NO_FANOUT~
phasecounterselect[1] => ~NO_FANOUT~
phasecounterselect[2] => ~NO_FANOUT~
phasecounterselect[3] => ~NO_FANOUT~
phaseupdown => ~NO_FANOUT~
phasestep => ~NO_FANOUT~
configupdate => ~NO_FANOUT~
fbmimicbidir <> <GND>
clk[0] <= clk[0].DB_MAX_OUTPUT_PORT_TYPE
clk[1] <= clk[1].DB_MAX_OUTPUT_PORT_TYPE
clk[2] <= clk[2].DB_MAX_OUTPUT_PORT_TYPE
clk[3] <= clk[3].DB_MAX_OUTPUT_PORT_TYPE
clk[4] <= clk[4].DB_MAX_OUTPUT_PORT_TYPE
extclk[0] <= <GND>
extclk[1] <= <GND>
extclk[2] <= <GND>
extclk[3] <= <GND>
clkbad[0] <= <GND>
clkbad[1] <= <GND>
enable1 <= <GND>
enable0 <= <GND>
activeclock <= <GND>
clkloss <= <GND>
locked <= pll_clk_altpll:auto_generated.locked
scandataout <= <GND>
scandone <= <GND>
sclkout0 <= <GND>
sclkout1 <= <GND>
phasedone <= <GND>
vcooverrange <= <GND>
vcounderrange <= <GND>
fbout <= <GND>
fref <= <GND>
icdrclk <= <GND>


|phase_test2|pll_clk:u_pll_clk|altpll:altpll_component|pll_clk_altpll:auto_generated
areset => pll_lock_sync.ACLR
areset => pll1.ARESET
clk[0] <= pll1.CLK
clk[1] <= pll1.CLK1
clk[2] <= pll1.CLK2
clk[3] <= pll1.CLK3
clk[4] <= pll1.CLK4
inclk[0] => pll1.CLK
inclk[1] => pll1.CLK1
locked <= locked.DB_MAX_OUTPUT_PORT_TYPE


|phase_test2|phase_diff_detect:u_phase_diff_detect
i_clk => have_flag.CLK
i_clk => flag_ok.CLK
i_clk => clk_ref_prv.CLK
i_clk => clk_fb_prv.CLK
i_clk => r_data[0].CLK
i_clk => r_data[1].CLK
i_clk => r_data[2].CLK
i_clk => r_data[3].CLK
i_clk => r_data[4].CLK
i_clk => r_data[5].CLK
i_clk => r_data[6].CLK
i_clk => r_data[7].CLK
i_clk => r_detect_avail.CLK
i_clk => r_start2.CLK
i_clk => r_start1.CLK
i_clk => r_rstn.CLK
i_clk => r_sig2.CLK
i_clk => r_sig1.CLK
i_rstn => r_rstn.DATAIN
i_rstn => r_sig1.OUTPUTSELECT
i_rstn => r_sig2.OUTPUTSELECT
i_rstn => r_start1.OUTPUTSELECT
i_rstn => r_start2.OUTPUTSELECT
i_rstn => r_detect_avail.OUTPUTSELECT
i_rstn => r_data.OUTPUTSELECT
i_rstn => r_data.OUTPUTSELECT
i_rstn => r_data.OUTPUTSELECT
i_rstn => r_data.OUTPUTSELECT
i_rstn => r_data.OUTPUTSELECT
i_rstn => r_data.OUTPUTSELECT
i_rstn => r_data.OUTPUTSELECT
i_rstn => r_data.OUTPUTSELECT
i_rstn => flag_ok.OUTPUTSELECT
i_rstn => have_flag.OUTPUTSELECT
i_sig1 => r_start1.IN1
i_sig1 => always7.IN1
i_sig1 => clk_fb_prv.DATAIN
i_sig1 => r_sig1.DATAB
i_sig2 => r_start2.IN1
i_sig2 => always7.IN1
i_sig2 => clk_ref_prv.DATAIN
i_sig2 => r_sig2.DATAB
o_data_ok <= r_detect_avail.DB_MAX_OUTPUT_PORT_TYPE
o_data[0] <= r_data[0].DB_MAX_OUTPUT_PORT_TYPE
o_data[1] <= r_data[1].DB_MAX_OUTPUT_PORT_TYPE
o_data[2] <= r_data[2].DB_MAX_OUTPUT_PORT_TYPE
o_data[3] <= r_data[3].DB_MAX_OUTPUT_PORT_TYPE
o_data[4] <= r_data[4].DB_MAX_OUTPUT_PORT_TYPE
o_data[5] <= r_data[5].DB_MAX_OUTPUT_PORT_TYPE
o_data[6] <= r_data[6].DB_MAX_OUTPUT_PORT_TYPE
o_data[7] <= r_data[7].DB_MAX_OUTPUT_PORT_TYPE
o_flag <= have_flag.DB_MAX_OUTPUT_PORT_TYPE


|phase_test2|uart_send:u_uart_send
sys_clk => uart_txd~reg0.CLK
sys_clk => tx_cnt[0].CLK
sys_clk => tx_cnt[1].CLK
sys_clk => tx_cnt[2].CLK
sys_clk => tx_cnt[3].CLK
sys_clk => clk_cnt[0].CLK
sys_clk => clk_cnt[1].CLK
sys_clk => clk_cnt[2].CLK
sys_clk => clk_cnt[3].CLK
sys_clk => clk_cnt[4].CLK
sys_clk => clk_cnt[5].CLK
sys_clk => clk_cnt[6].CLK
sys_clk => clk_cnt[7].CLK
sys_clk => clk_cnt[8].CLK
sys_clk => clk_cnt[9].CLK
sys_clk => clk_cnt[10].CLK
sys_clk => clk_cnt[11].CLK
sys_clk => clk_cnt[12].CLK
sys_clk => clk_cnt[13].CLK
sys_clk => clk_cnt[14].CLK
sys_clk => clk_cnt[15].CLK
sys_clk => tx_data[0].CLK
sys_clk => tx_data[1].CLK
sys_clk => tx_data[2].CLK
sys_clk => tx_data[3].CLK
sys_clk => tx_data[4].CLK
sys_clk => tx_data[5].CLK
sys_clk => tx_data[6].CLK
sys_clk => tx_data[7].CLK
sys_clk => tx_flag.CLK
sys_clk => uart_en_d1.CLK
sys_clk => uart_en_d0.CLK
sys_rst_n => tx_cnt[0].ACLR
sys_rst_n => tx_cnt[1].ACLR
sys_rst_n => tx_cnt[2].ACLR
sys_rst_n => tx_cnt[3].ACLR
sys_rst_n => clk_cnt[0].ACLR
sys_rst_n => clk_cnt[1].ACLR
sys_rst_n => clk_cnt[2].ACLR
sys_rst_n => clk_cnt[3].ACLR
sys_rst_n => clk_cnt[4].ACLR
sys_rst_n => clk_cnt[5].ACLR
sys_rst_n => clk_cnt[6].ACLR
sys_rst_n => clk_cnt[7].ACLR
sys_rst_n => clk_cnt[8].ACLR
sys_rst_n => clk_cnt[9].ACLR
sys_rst_n => clk_cnt[10].ACLR
sys_rst_n => clk_cnt[11].ACLR
sys_rst_n => clk_cnt[12].ACLR
sys_rst_n => clk_cnt[13].ACLR
sys_rst_n => clk_cnt[14].ACLR
sys_rst_n => clk_cnt[15].ACLR
sys_rst_n => tx_data[0].ACLR
sys_rst_n => tx_data[1].ACLR
sys_rst_n => tx_data[2].ACLR
sys_rst_n => tx_data[3].ACLR
sys_rst_n => tx_data[4].ACLR
sys_rst_n => tx_data[5].ACLR
sys_rst_n => tx_data[6].ACLR
sys_rst_n => tx_data[7].ACLR
sys_rst_n => tx_flag.ACLR
sys_rst_n => uart_txd~reg0.PRESET
sys_rst_n => uart_en_d1.ACLR
sys_rst_n => uart_en_d0.ACLR
uart_en => uart_en_d0.DATAIN
uart_din[0] => tx_data.DATAB
uart_din[1] => tx_data.DATAB
uart_din[2] => tx_data.DATAB
uart_din[3] => tx_data.DATAB
uart_din[4] => tx_data.DATAB
uart_din[5] => tx_data.DATAB
uart_din[6] => tx_data.DATAB
uart_din[7] => tx_data.DATAB
uart_txd <= uart_txd~reg0.DB_MAX_OUTPUT_PORT_TYPE


