% Compile with XeLaTeX, TeXLive 2013 or more recent
\input{common/config}

\title{Классификация параллельных вычислительных систем.}

\begin{document}

\begin{frame}
\titlepage
\end{frame}

\section*{Обзор}

\begin{frame}{На прошлой лекции}
\begin{itemize}
\ifsbertech
    \item Многопоточность в Java,
    \item Создание множества потоков и их синхронизация,
    \item Атомарные типы.
\fi
\end{itemize}
\end{frame}

\begin{frame}{На этой лекции}
\tableofcontents
\end{frame}

\section{Классификация Флинна}

\begin{frame}{Классификация Флинна}
Классификация архитектур вычислительных систем по признакам наличия параллелизма
команд и данных.
\begin{table}[htp]
    \begin{center}
    \begin{tabular}{|l|c|c|}
        \hline
                                & Single data   & Multiple data \\
        \hline
        Single instruction      & SISD          & SIMD \\
        \hline
        Multiple instruction    & MISD          & MIMD \\
        \hline
    \end{tabular}
    \end{center}
\end{table}
\end{frame}

\begin{frame}{Классификация Флинна}
Michael J. Flynn:
\vfill
\begin{itemize}
    \item SISD --- компьютер фон-Неймановской архитектуры с одним процессором,
    \item SIMD --- векторные/матричные процессоры. SSE, AVX IA-32 расширения ISA,
    \item MISD --- представителей данного класса не существует,
    \item MIMD --- многопроцессорные системы, кластеры и др.
\end{itemize}
\end{frame}

\section{Классификация Хокни}

\begin{frame}{Классификация Хокни}
Roger W. Hockney.
\vfill
Множественный поток может быть обработан двумя способами:
\begin{itemize}
    \item Конвейерное устройство обработки, работающее в режиме разделения
    времени для отдельных потоков,
    \item Каждый поток обрабатывается отдельным устройством.
\end{itemize}
\end{frame}

\begin{frame}{Классификация Хокни}
Классификация вычислительных систем класса MIMD:
\vfill
\begin{itemize}
    \item Конвейерные,
    \item Переключаемые:
    \begin{itemize}
        \item С общей памятью,
        \item С распределенной памятью.
    \end{itemize}
    \item Сети:
    \begin{itemize}
        \item Звездообразные,
        \item Регулярные решетки,
        \item Гиперкубы,
        \item Иерархические структуры,
        \item Изменяющие конфигурацию.
    \end{itemize}
\end{itemize}
\end{frame}

\section{Суперскалер}

\begin{frame}{Суперскалярная архитектура}
Суперскалярный процессор --- процессор, способный запускать несколько команд за
один тактовый цикл.

\vspace*{1cm}\pause
Планирование потока команд происходит динамически в момент исполнения и определяется самим
вычислительным модулем.
\end{frame}

\begin{frame}{Один конвейер --- хорошо, а два --- лучше.}
Один конвейер --- хорошо, а два --- лучше.
\vfill\pause
В процесоре Pentium\textsuperscript\textregistered~было два конвейера:
\begin{itemize}
    \item Главный \textit{u--}конвейер --- выполняет произвольные операции,
    \item Второй \textit{v--}конвейер --- выполняет простые операции.
\end{itemize}
\vfill\pause
При использовании специального компилятора было достигнуто ускорение почти в два
раза по сравнению с Intel\textsuperscript\textregistered~486.
\end{frame}

\begin{frame}{Альтернативы}
Четыре конвейера?
\vfill\pause
Нет. Почему?
\vfill\pause
Слишком громоздкое аппаратное обеспечение. Альтернативы?
\vfill\pause
Один конвейер с большим количеством функциональных блоков.
\end{frame}

\section{VLIW}

\begin{frame}{VLIW архитектура}
VLIW (Very Long Instruction Word) --- архитектура процессоров, в которой каждая
инструкция содержит несколько операций, которые будут выполнены параллельно.

\begin{figure}[htpb]
    \includegraphics[width=0.7\textwidth]{elbrus-2s}
\end{figure}
\end{frame}

\begin{frame}{Преимущества}
\begin{itemize}
    \item Распределением вычислительных устройств занимается компилятор,
    \item Пониженное энергопотребление, за счет отсуствия узлов, отвечающих за
    распределение задач.
\end{itemize}
\end{frame}

\begin{frame}{Недостатки}
\begin{itemize}
    \item Низкая плотность кода. Большое количество NOP-инструкций,
    \item Увеличенный размер программ,
    \item Сложность программирования на уровне ISA. Только оптимизации
    компилятора.
\end{itemize}
\end{frame}

\begin{frame}{Реализации}
\begin{itemize}
    \item Микропроцессоры серии <<Эльбрус>>,
    \item TriMedia (NXP Semiconductors). 1987--2010 гг.,
    \item Transmeta Crusoe. 2000--2004 гг.
    \begin{figure}[htbp]
        \includegraphics[width=0.4\textwidth]{transmeta-crusoe}
    \end{figure}
\end{itemize}
\end{frame}

\begin{frame}[fragile]{Пример}

Код складывающий 4 числа, находящихся в регистрах R1, R2, R3, R4.

\begin{lstlisting}
R5 = R1 + R2, R6 = R3 + R4;
R0 = R5 + R6, NOP;
\end{lstlisting}

\end{frame}

\section*{Литература}

\begin{frame}[allowframebreaks]{Рекомендуемая литература}
\begin{thebibliography}{99}
    \bibitem{} \textit{Таненбаум~Э.} Архитектура компьютера. --- 5-е изд. --- СПб.~Питер, 2007 --- 844~c. ISBN 5-469-01274-3.
    \bibitem{patterson-hennessy} \textit{David A. Patterson, John L. Hennessy}. <<Computer Organization and Design, Fourth Edition: The Hardware/Software Interface.>>
    \bibitem{vliw} <<Introduction to VLIW Computer Architecture>>. // Introduction to VLIW Computer Architecture. \url{http://www.psut.edu.jo/sites/qaralleh/CO/CA Documents/11_vliw.pdf}
\end{thebibliography}
\end{frame}

\section*{Конец}

\ifsbertech
\begin{frame}{Задания}
Producer--Consumer problem.
\vfill
Producer пишит в буфер, consumer читает и удаляет записи из того же буфера.
\vfill
Задача: Producer не должен писать в буфер, если тот полон. Consumer не должен
читать из буфера, если тот пуст.
\end{frame}
\fi

\begin{frame}{На следующей лекции}
\begin{itemize}
\ifsbertech
    \item Системы с общей и распределенной памятью.
    \item NUMA архитектура.
\fi
\end{itemize}
\end{frame}

\begin{frame}

{\huge{Спасибо за внимание!}\par}

\vfill

\tiny{\textit{Замечание}: все торговые марки и логотипы, использованные в данном материале, являются собственностью их владельцев. Представленная здесь точка зрения отражает личное мнение автора, не выступающего от лица какой-либо организации.}

\end{frame}

\end{document}
