(assume nst723.0 (not (= (or (or (or (or (= (op e0 e4) e0) (= (op e1 e4) e1)) (= (op e2 e4) e2)) (= (op e3 e4) e3)) (= (op e4 e4) e4)) (or (= e4 (op e4 e4)) (= e3 (op e3 e4)) (= e2 (op e2 e4)) (= e0 (op e0 e4)) (= e1 (op e1 e4))))))
(assume t718 (= (or (or (or (or (= (op e0 e4) e0) (= (op e1 e4) e1)) (= (op e2 e4) e2)) (= (op e3 e4) e3)) (= (op e4 e4) e4)) (or (= (op e4 e4) e4) (= (op e3 e4) e3) (= (op e2 e4) e2) (= (op e0 e4) e0) (= (op e1 e4) e1))))
(assume t722 (= (or (= (op e4 e4) e4) (= (op e3 e4) e3) (= (op e2 e4) e2) (= (op e0 e4) e0) (= (op e1 e4) e1)) (or (= e4 (op e4 e4)) (= e3 (op e3 e4)) (= e2 (op e2 e4)) (= e0 (op e0 e4)) (= e1 (op e1 e4)))))
(step st723 (cl (= (or (or (or (or (= (op e0 e4) e0) (= (op e1 e4) e1)) (= (op e2 e4) e2)) (= (op e3 e4) e3)) (= (op e4 e4) e4)) (or (= e4 (op e4 e4)) (= e3 (op e3 e4)) (= e2 (op e2 e4)) (= e0 (op e0 e4)) (= e1 (op e1 e4))))) :rule trans :premises (t718 t722))
(step t.end (cl) :rule resolution :premises (nst723.0 st723))
