TimeQuest Timing Analyzer report for diviseur_freq
Mon Sep 22 15:11:50 2025
Quartus Prime Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 13. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 22. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 30. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Output Ports
 45. Unconstrained Output Ports
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; diviseur_freq                                       ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 14          ;
; Maximum allowed            ; 12          ;
;                            ;             ;
; Average used               ; 1.03        ;
; Maximum used               ; 12          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-12        ;   0.2%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; CLOCK_50   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 237.59 MHz ; 237.59 MHz      ; CLOCK_50   ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+----------+--------+-----------------+
; Clock    ; Slack  ; End Point TNS   ;
+----------+--------+-----------------+
; CLOCK_50 ; -3.209 ; -132.616        ;
+----------+--------+-----------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+----------+-------+-----------------+
; Clock    ; Slack ; End Point TNS   ;
+----------+-------+-----------------+
; CLOCK_50 ; 0.500 ; 0.000           ;
+----------+-------+-----------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+----------+--------+-------------------------------+
; Clock    ; Slack  ; End Point TNS                 ;
+----------+--------+-------------------------------+
; CLOCK_50 ; -3.000 ; -67.250                       ;
+----------+--------+-------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                                                ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -3.209 ; diviseur_freq:inst4|Nb[3]  ; diviseur_freq:inst4|Nb[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 4.125      ;
; -3.209 ; diviseur_freq:inst4|Nb[3]  ; diviseur_freq:inst4|Nb[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 4.125      ;
; -3.209 ; diviseur_freq:inst4|Nb[3]  ; diviseur_freq:inst4|Nb[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 4.125      ;
; -3.209 ; diviseur_freq:inst4|Nb[3]  ; diviseur_freq:inst4|Nb[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 4.125      ;
; -3.209 ; diviseur_freq:inst4|Nb[3]  ; diviseur_freq:inst4|Nb[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 4.125      ;
; -3.209 ; diviseur_freq:inst4|Nb[3]  ; diviseur_freq:inst4|Nb[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 4.125      ;
; -3.209 ; diviseur_freq:inst4|Nb[3]  ; diviseur_freq:inst4|Nb[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 4.125      ;
; -3.206 ; diviseur_freq:inst4|Nb[2]  ; diviseur_freq:inst4|Nb[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 4.122      ;
; -3.206 ; diviseur_freq:inst4|Nb[2]  ; diviseur_freq:inst4|Nb[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 4.122      ;
; -3.206 ; diviseur_freq:inst4|Nb[2]  ; diviseur_freq:inst4|Nb[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 4.122      ;
; -3.206 ; diviseur_freq:inst4|Nb[2]  ; diviseur_freq:inst4|Nb[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 4.122      ;
; -3.206 ; diviseur_freq:inst4|Nb[2]  ; diviseur_freq:inst4|Nb[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 4.122      ;
; -3.206 ; diviseur_freq:inst4|Nb[2]  ; diviseur_freq:inst4|Nb[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 4.122      ;
; -3.206 ; diviseur_freq:inst4|Nb[2]  ; diviseur_freq:inst4|Nb[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 4.122      ;
; -3.141 ; diviseur_freq:inst4|Nb[12] ; diviseur_freq:inst4|Nb[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.543     ; 3.596      ;
; -3.141 ; diviseur_freq:inst4|Nb[12] ; diviseur_freq:inst4|Nb[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.543     ; 3.596      ;
; -3.141 ; diviseur_freq:inst4|Nb[12] ; diviseur_freq:inst4|Nb[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.543     ; 3.596      ;
; -3.141 ; diviseur_freq:inst4|Nb[12] ; diviseur_freq:inst4|Nb[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.543     ; 3.596      ;
; -3.141 ; diviseur_freq:inst4|Nb[12] ; diviseur_freq:inst4|Nb[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.543     ; 3.596      ;
; -3.141 ; diviseur_freq:inst4|Nb[12] ; diviseur_freq:inst4|Nb[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.543     ; 3.596      ;
; -3.141 ; diviseur_freq:inst4|Nb[12] ; diviseur_freq:inst4|Nb[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.543     ; 3.596      ;
; -3.123 ; diviseur_freq:inst4|Nb[17] ; diviseur_freq:inst4|Nb[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.543     ; 3.578      ;
; -3.123 ; diviseur_freq:inst4|Nb[17] ; diviseur_freq:inst4|Nb[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.543     ; 3.578      ;
; -3.123 ; diviseur_freq:inst4|Nb[17] ; diviseur_freq:inst4|Nb[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.543     ; 3.578      ;
; -3.123 ; diviseur_freq:inst4|Nb[17] ; diviseur_freq:inst4|Nb[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.543     ; 3.578      ;
; -3.123 ; diviseur_freq:inst4|Nb[17] ; diviseur_freq:inst4|Nb[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.543     ; 3.578      ;
; -3.123 ; diviseur_freq:inst4|Nb[17] ; diviseur_freq:inst4|Nb[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.543     ; 3.578      ;
; -3.123 ; diviseur_freq:inst4|Nb[17] ; diviseur_freq:inst4|Nb[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.543     ; 3.578      ;
; -3.086 ; diviseur_freq:inst4|Nb[18] ; diviseur_freq:inst4|Nb[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.004      ;
; -3.086 ; diviseur_freq:inst4|Nb[18] ; diviseur_freq:inst4|Nb[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.004      ;
; -3.086 ; diviseur_freq:inst4|Nb[18] ; diviseur_freq:inst4|Nb[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.004      ;
; -3.086 ; diviseur_freq:inst4|Nb[18] ; diviseur_freq:inst4|Nb[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.004      ;
; -3.086 ; diviseur_freq:inst4|Nb[18] ; diviseur_freq:inst4|Nb[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.004      ;
; -3.086 ; diviseur_freq:inst4|Nb[18] ; diviseur_freq:inst4|Nb[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.004      ;
; -3.086 ; diviseur_freq:inst4|Nb[18] ; diviseur_freq:inst4|Nb[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.004      ;
; -3.076 ; diviseur_freq:inst4|Nb[21] ; diviseur_freq:inst4|Nb[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.994      ;
; -3.076 ; diviseur_freq:inst4|Nb[21] ; diviseur_freq:inst4|Nb[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.994      ;
; -3.076 ; diviseur_freq:inst4|Nb[21] ; diviseur_freq:inst4|Nb[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.994      ;
; -3.076 ; diviseur_freq:inst4|Nb[21] ; diviseur_freq:inst4|Nb[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.994      ;
; -3.076 ; diviseur_freq:inst4|Nb[21] ; diviseur_freq:inst4|Nb[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.994      ;
; -3.076 ; diviseur_freq:inst4|Nb[21] ; diviseur_freq:inst4|Nb[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.994      ;
; -3.076 ; diviseur_freq:inst4|Nb[21] ; diviseur_freq:inst4|Nb[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.994      ;
; -3.067 ; diviseur_freq:inst4|Nb[5]  ; diviseur_freq:inst4|Nb[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.983      ;
; -3.067 ; diviseur_freq:inst4|Nb[5]  ; diviseur_freq:inst4|Nb[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.983      ;
; -3.067 ; diviseur_freq:inst4|Nb[5]  ; diviseur_freq:inst4|Nb[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.983      ;
; -3.067 ; diviseur_freq:inst4|Nb[5]  ; diviseur_freq:inst4|Nb[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.983      ;
; -3.067 ; diviseur_freq:inst4|Nb[5]  ; diviseur_freq:inst4|Nb[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.983      ;
; -3.067 ; diviseur_freq:inst4|Nb[5]  ; diviseur_freq:inst4|Nb[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.983      ;
; -3.067 ; diviseur_freq:inst4|Nb[5]  ; diviseur_freq:inst4|Nb[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.983      ;
; -3.046 ; diviseur_freq:inst4|Nb[0]  ; diviseur_freq:inst4|Nb[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.962      ;
; -3.046 ; diviseur_freq:inst4|Nb[0]  ; diviseur_freq:inst4|Nb[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.962      ;
; -3.046 ; diviseur_freq:inst4|Nb[0]  ; diviseur_freq:inst4|Nb[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.962      ;
; -3.046 ; diviseur_freq:inst4|Nb[0]  ; diviseur_freq:inst4|Nb[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.962      ;
; -3.046 ; diviseur_freq:inst4|Nb[0]  ; diviseur_freq:inst4|Nb[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.962      ;
; -3.046 ; diviseur_freq:inst4|Nb[0]  ; diviseur_freq:inst4|Nb[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.962      ;
; -3.046 ; diviseur_freq:inst4|Nb[0]  ; diviseur_freq:inst4|Nb[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.962      ;
; -2.981 ; diviseur_freq:inst4|Nb[22] ; diviseur_freq:inst4|Nb[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.543     ; 3.436      ;
; -2.981 ; diviseur_freq:inst4|Nb[22] ; diviseur_freq:inst4|Nb[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.543     ; 3.436      ;
; -2.981 ; diviseur_freq:inst4|Nb[22] ; diviseur_freq:inst4|Nb[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.543     ; 3.436      ;
; -2.981 ; diviseur_freq:inst4|Nb[22] ; diviseur_freq:inst4|Nb[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.543     ; 3.436      ;
; -2.981 ; diviseur_freq:inst4|Nb[22] ; diviseur_freq:inst4|Nb[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.543     ; 3.436      ;
; -2.981 ; diviseur_freq:inst4|Nb[22] ; diviseur_freq:inst4|Nb[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.543     ; 3.436      ;
; -2.981 ; diviseur_freq:inst4|Nb[22] ; diviseur_freq:inst4|Nb[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.543     ; 3.436      ;
; -2.967 ; diviseur_freq:inst4|Nb[15] ; diviseur_freq:inst4|Nb[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.885      ;
; -2.967 ; diviseur_freq:inst4|Nb[15] ; diviseur_freq:inst4|Nb[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.885      ;
; -2.967 ; diviseur_freq:inst4|Nb[15] ; diviseur_freq:inst4|Nb[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.885      ;
; -2.967 ; diviseur_freq:inst4|Nb[15] ; diviseur_freq:inst4|Nb[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.885      ;
; -2.967 ; diviseur_freq:inst4|Nb[15] ; diviseur_freq:inst4|Nb[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.885      ;
; -2.967 ; diviseur_freq:inst4|Nb[15] ; diviseur_freq:inst4|Nb[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.885      ;
; -2.967 ; diviseur_freq:inst4|Nb[15] ; diviseur_freq:inst4|Nb[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.885      ;
; -2.958 ; diviseur_freq:inst4|Nb[16] ; diviseur_freq:inst4|Nb[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.876      ;
; -2.958 ; diviseur_freq:inst4|Nb[16] ; diviseur_freq:inst4|Nb[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.876      ;
; -2.958 ; diviseur_freq:inst4|Nb[16] ; diviseur_freq:inst4|Nb[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.876      ;
; -2.958 ; diviseur_freq:inst4|Nb[16] ; diviseur_freq:inst4|Nb[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.876      ;
; -2.958 ; diviseur_freq:inst4|Nb[16] ; diviseur_freq:inst4|Nb[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.876      ;
; -2.958 ; diviseur_freq:inst4|Nb[16] ; diviseur_freq:inst4|Nb[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.876      ;
; -2.958 ; diviseur_freq:inst4|Nb[16] ; diviseur_freq:inst4|Nb[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.876      ;
; -2.946 ; diviseur_freq:inst4|Nb[23] ; diviseur_freq:inst4|Nb[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.543     ; 3.401      ;
; -2.946 ; diviseur_freq:inst4|Nb[23] ; diviseur_freq:inst4|Nb[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.543     ; 3.401      ;
; -2.946 ; diviseur_freq:inst4|Nb[23] ; diviseur_freq:inst4|Nb[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.543     ; 3.401      ;
; -2.946 ; diviseur_freq:inst4|Nb[23] ; diviseur_freq:inst4|Nb[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.543     ; 3.401      ;
; -2.946 ; diviseur_freq:inst4|Nb[23] ; diviseur_freq:inst4|Nb[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.543     ; 3.401      ;
; -2.946 ; diviseur_freq:inst4|Nb[23] ; diviseur_freq:inst4|Nb[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.543     ; 3.401      ;
; -2.946 ; diviseur_freq:inst4|Nb[23] ; diviseur_freq:inst4|Nb[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.543     ; 3.401      ;
; -2.931 ; diviseur_freq:inst4|Nb[1]  ; diviseur_freq:inst4|Nb[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.847      ;
; -2.931 ; diviseur_freq:inst4|Nb[1]  ; diviseur_freq:inst4|Nb[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.847      ;
; -2.931 ; diviseur_freq:inst4|Nb[1]  ; diviseur_freq:inst4|Nb[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.847      ;
; -2.931 ; diviseur_freq:inst4|Nb[1]  ; diviseur_freq:inst4|Nb[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.847      ;
; -2.931 ; diviseur_freq:inst4|Nb[1]  ; diviseur_freq:inst4|Nb[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.847      ;
; -2.931 ; diviseur_freq:inst4|Nb[1]  ; diviseur_freq:inst4|Nb[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.847      ;
; -2.931 ; diviseur_freq:inst4|Nb[1]  ; diviseur_freq:inst4|Nb[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.847      ;
; -2.896 ; diviseur_freq:inst4|Nb[19] ; diviseur_freq:inst4|Nb[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.814      ;
; -2.896 ; diviseur_freq:inst4|Nb[19] ; diviseur_freq:inst4|Nb[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.814      ;
; -2.896 ; diviseur_freq:inst4|Nb[19] ; diviseur_freq:inst4|Nb[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.814      ;
; -2.896 ; diviseur_freq:inst4|Nb[19] ; diviseur_freq:inst4|Nb[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.814      ;
; -2.896 ; diviseur_freq:inst4|Nb[19] ; diviseur_freq:inst4|Nb[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.814      ;
; -2.896 ; diviseur_freq:inst4|Nb[19] ; diviseur_freq:inst4|Nb[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.814      ;
; -2.896 ; diviseur_freq:inst4|Nb[19] ; diviseur_freq:inst4|Nb[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.814      ;
; -2.861 ; diviseur_freq:inst4|Nb[6]  ; diviseur_freq:inst4|Nb[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.777      ;
; -2.861 ; diviseur_freq:inst4|Nb[6]  ; diviseur_freq:inst4|Nb[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.777      ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                                                ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 0.500 ; diviseur_freq:inst4|Nb[21] ; diviseur_freq:inst4|Nb[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.543      ; 1.229      ;
; 0.511 ; diviseur_freq:inst4|Nb[16] ; diviseur_freq:inst4|Nb[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.543      ; 1.240      ;
; 0.512 ; diviseur_freq:inst4|Nb[11] ; diviseur_freq:inst4|Nb[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.541      ; 1.239      ;
; 0.517 ; diviseur_freq:inst4|Nb[20] ; diviseur_freq:inst4|Nb[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.543      ; 1.246      ;
; 0.551 ; diviseur_freq:inst4|Nb[7]  ; diviseur_freq:inst4|Nb[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.247      ;
; 0.563 ; diviseur_freq:inst4|Nb[6]  ; diviseur_freq:inst4|Nb[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.259      ;
; 0.617 ; diviseur_freq:inst4|Nb[15] ; diviseur_freq:inst4|Nb[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.543      ; 1.346      ;
; 0.621 ; diviseur_freq:inst4|Nb[21] ; diviseur_freq:inst4|Nb[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.543      ; 1.350      ;
; 0.623 ; diviseur_freq:inst4|Nb[17] ; diviseur_freq:inst4|Nb[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.099      ; 0.908      ;
; 0.626 ; diviseur_freq:inst4|Nb[19] ; diviseur_freq:inst4|Nb[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.543      ; 1.355      ;
; 0.633 ; diviseur_freq:inst4|Nb[11] ; diviseur_freq:inst4|Nb[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.541      ; 1.360      ;
; 0.636 ; diviseur_freq:inst4|Nb[14] ; diviseur_freq:inst4|Nb[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.543      ; 1.365      ;
; 0.638 ; diviseur_freq:inst4|Nb[9]  ; diviseur_freq:inst4|Nb[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.097      ; 0.921      ;
; 0.638 ; diviseur_freq:inst4|Nb[13] ; diviseur_freq:inst4|Nb[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.099      ; 0.923      ;
; 0.638 ; diviseur_freq:inst4|Nb[20] ; diviseur_freq:inst4|Nb[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.543      ; 1.367      ;
; 0.640 ; diviseur_freq:inst4|Nb[23] ; diviseur_freq:inst4|Nb[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.099      ; 0.925      ;
; 0.640 ; diviseur_freq:inst4|Nb[18] ; diviseur_freq:inst4|Nb[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.543      ; 1.369      ;
; 0.641 ; diviseur_freq:inst4|Nb[15] ; diviseur_freq:inst4|Nb[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.907      ;
; 0.642 ; diviseur_freq:inst|Nb[7]   ; diviseur_freq:inst|Nb[7]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.907      ;
; 0.642 ; diviseur_freq:inst4|Nb[1]  ; diviseur_freq:inst4|Nb[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.908      ;
; 0.643 ; diviseur_freq:inst|Nb[17]  ; diviseur_freq:inst|Nb[17]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.908      ;
; 0.643 ; diviseur_freq:inst|Nb[1]   ; diviseur_freq:inst|Nb[1]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.908      ;
; 0.643 ; diviseur_freq:inst4|Nb[10] ; diviseur_freq:inst4|Nb[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.097      ; 0.926      ;
; 0.644 ; diviseur_freq:inst4|Nb[2]  ; diviseur_freq:inst4|Nb[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.910      ;
; 0.644 ; diviseur_freq:inst4|Nb[22] ; diviseur_freq:inst4|Nb[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.099      ; 0.929      ;
; 0.644 ; diviseur_freq:inst4|Nb[8]  ; diviseur_freq:inst4|Nb[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.097      ; 0.927      ;
; 0.645 ; diviseur_freq:inst|Nb[18]  ; diviseur_freq:inst|Nb[18]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.910      ;
; 0.645 ; diviseur_freq:inst|Nb[5]   ; diviseur_freq:inst|Nb[5]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.910      ;
; 0.645 ; diviseur_freq:inst|Nb[2]   ; diviseur_freq:inst|Nb[2]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.910      ;
; 0.645 ; diviseur_freq:inst4|Nb[3]  ; diviseur_freq:inst4|Nb[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.911      ;
; 0.645 ; diviseur_freq:inst4|Nb[18] ; diviseur_freq:inst4|Nb[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.911      ;
; 0.646 ; diviseur_freq:inst|Nb[23]  ; diviseur_freq:inst|Nb[23]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.911      ;
; 0.646 ; diviseur_freq:inst|Nb[3]   ; diviseur_freq:inst|Nb[3]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.911      ;
; 0.646 ; diviseur_freq:inst4|Nb[14] ; diviseur_freq:inst4|Nb[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.912      ;
; 0.646 ; diviseur_freq:inst4|Nb[19] ; diviseur_freq:inst4|Nb[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.912      ;
; 0.646 ; diviseur_freq:inst4|Nb[21] ; diviseur_freq:inst4|Nb[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.912      ;
; 0.647 ; diviseur_freq:inst|Nb[21]  ; diviseur_freq:inst|Nb[21]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.912      ;
; 0.647 ; diviseur_freq:inst|Nb[19]  ; diviseur_freq:inst|Nb[19]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.912      ;
; 0.647 ; diviseur_freq:inst|Nb[8]   ; diviseur_freq:inst|Nb[8]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.912      ;
; 0.647 ; diviseur_freq:inst4|Nb[16] ; diviseur_freq:inst4|Nb[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.913      ;
; 0.648 ; diviseur_freq:inst4|Nb[20] ; diviseur_freq:inst4|Nb[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.914      ;
; 0.648 ; diviseur_freq:inst4|Nb[12] ; diviseur_freq:inst4|Nb[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.099      ; 0.933      ;
; 0.649 ; diviseur_freq:inst|Nb[4]   ; diviseur_freq:inst|Nb[4]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.914      ;
; 0.650 ; diviseur_freq:inst|Nb[22]  ; diviseur_freq:inst|Nb[22]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.915      ;
; 0.650 ; diviseur_freq:inst|Nb[20]  ; diviseur_freq:inst|Nb[20]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.915      ;
; 0.655 ; diviseur_freq:inst4|Nb[11] ; diviseur_freq:inst4|Nb[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.921      ;
; 0.656 ; diviseur_freq:inst|Nb[11]  ; diviseur_freq:inst|Nb[11]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.921      ;
; 0.656 ; diviseur_freq:inst|Nb[9]   ; diviseur_freq:inst|Nb[9]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.921      ;
; 0.661 ; diviseur_freq:inst|Nb[10]  ; diviseur_freq:inst|Nb[10]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.926      ;
; 0.661 ; diviseur_freq:inst4|Nb[6]  ; diviseur_freq:inst4|Nb[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.927      ;
; 0.662 ; diviseur_freq:inst|Nb[6]   ; diviseur_freq:inst|Nb[6]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.927      ;
; 0.663 ; diviseur_freq:inst4|Nb[7]  ; diviseur_freq:inst4|Nb[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.929      ;
; 0.666 ; diviseur_freq:inst4|Nb[5]  ; diviseur_freq:inst4|Nb[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.932      ;
; 0.669 ; diviseur_freq:inst4|Nb[4]  ; diviseur_freq:inst4|Nb[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.935      ;
; 0.671 ; diviseur_freq:inst4|Nb[0]  ; diviseur_freq:inst4|Nb[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.937      ;
; 0.672 ; diviseur_freq:inst4|Nb[7]  ; diviseur_freq:inst4|Nb[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.368      ;
; 0.677 ; diviseur_freq:inst4|Nb[7]  ; diviseur_freq:inst4|Nb[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.373      ;
; 0.679 ; diviseur_freq:inst4|Nb[5]  ; diviseur_freq:inst4|Nb[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.375      ;
; 0.684 ; diviseur_freq:inst4|Nb[6]  ; diviseur_freq:inst4|Nb[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.380      ;
; 0.685 ; diviseur_freq:inst|Nb[0]   ; diviseur_freq:inst|Nb[0]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.950      ;
; 0.689 ; diviseur_freq:inst4|Nb[6]  ; diviseur_freq:inst4|Nb[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.385      ;
; 0.697 ; diviseur_freq:inst4|Nb[4]  ; diviseur_freq:inst4|Nb[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.393      ;
; 0.747 ; diviseur_freq:inst4|Nb[19] ; diviseur_freq:inst4|Nb[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.543      ; 1.476      ;
; 0.761 ; diviseur_freq:inst4|Nb[18] ; diviseur_freq:inst4|Nb[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.543      ; 1.490      ;
; 0.768 ; diviseur_freq:inst4|Nb[16] ; diviseur_freq:inst4|Nb[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.543      ; 1.497      ;
; 0.772 ; diviseur_freq:inst4|Nb[7]  ; diviseur_freq:inst4|Nb[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.541      ; 1.499      ;
; 0.784 ; diviseur_freq:inst4|Nb[3]  ; diviseur_freq:inst4|Nb[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.480      ;
; 0.784 ; diviseur_freq:inst4|Nb[6]  ; diviseur_freq:inst4|Nb[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.541      ; 1.511      ;
; 0.798 ; diviseur_freq:inst4|Nb[2]  ; diviseur_freq:inst4|Nb[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.494      ;
; 0.800 ; diviseur_freq:inst4|Nb[5]  ; diviseur_freq:inst4|Nb[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.496      ;
; 0.805 ; diviseur_freq:inst4|Nb[5]  ; diviseur_freq:inst4|Nb[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.501      ;
; 0.818 ; diviseur_freq:inst4|Nb[4]  ; diviseur_freq:inst4|Nb[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.514      ;
; 0.820 ; diviseur_freq:inst|Nb[16]  ; diviseur_freq:inst|Nb[16]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.085      ;
; 0.823 ; diviseur_freq:inst|Nb[14]  ; diviseur_freq:inst|Nb[14]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.088      ;
; 0.823 ; diviseur_freq:inst4|Nb[4]  ; diviseur_freq:inst4|Nb[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.519      ;
; 0.827 ; diviseur_freq:inst|Nb[15]  ; diviseur_freq:inst|Nb[15]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.092      ;
; 0.831 ; diviseur_freq:inst|Nb[13]  ; diviseur_freq:inst|Nb[13]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.096      ;
; 0.874 ; diviseur_freq:inst4|Nb[15] ; diviseur_freq:inst4|Nb[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.543      ; 1.603      ;
; 0.885 ; diviseur_freq:inst4|Nb[11] ; diviseur_freq:inst4|Nb[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.541      ; 1.612      ;
; 0.889 ; diviseur_freq:inst4|Nb[16] ; diviseur_freq:inst4|Nb[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.543      ; 1.618      ;
; 0.893 ; diviseur_freq:inst4|Nb[7]  ; diviseur_freq:inst4|Nb[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.541      ; 1.620      ;
; 0.893 ; diviseur_freq:inst4|Nb[14] ; diviseur_freq:inst4|Nb[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.543      ; 1.622      ;
; 0.900 ; diviseur_freq:inst4|Nb[5]  ; diviseur_freq:inst4|Nb[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.541      ; 1.627      ;
; 0.905 ; diviseur_freq:inst4|Nb[3]  ; diviseur_freq:inst4|Nb[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.601      ;
; 0.905 ; diviseur_freq:inst4|Nb[6]  ; diviseur_freq:inst4|Nb[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.541      ; 1.632      ;
; 0.908 ; diviseur_freq:inst4|Nb[1]  ; diviseur_freq:inst4|Nb[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.604      ;
; 0.910 ; diviseur_freq:inst4|Nb[3]  ; diviseur_freq:inst4|Nb[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.606      ;
; 0.918 ; diviseur_freq:inst4|Nb[4]  ; diviseur_freq:inst4|Nb[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.541      ; 1.645      ;
; 0.919 ; diviseur_freq:inst4|Nb[2]  ; diviseur_freq:inst4|Nb[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.615      ;
; 0.924 ; diviseur_freq:inst4|Nb[2]  ; diviseur_freq:inst4|Nb[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.620      ;
; 0.928 ; diviseur_freq:inst4|Nb[0]  ; diviseur_freq:inst4|Nb[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.624      ;
; 0.944 ; diviseur_freq:inst4|Nb[10] ; diviseur_freq:inst4|Nb[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.128      ; 1.258      ;
; 0.956 ; diviseur_freq:inst4|Nb[9]  ; diviseur_freq:inst4|Nb[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.097      ; 1.239      ;
; 0.959 ; diviseur_freq:inst4|Nb[15] ; diviseur_freq:inst4|Nb[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.225      ;
; 0.960 ; diviseur_freq:inst4|Nb[1]  ; diviseur_freq:inst4|Nb[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.226      ;
; 0.960 ; diviseur_freq:inst|Nb[7]   ; diviseur_freq:inst|Nb[8]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.225      ;
; 0.961 ; diviseur_freq:inst|Nb[17]  ; diviseur_freq:inst|Nb[18]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.226      ;
; 0.961 ; diviseur_freq:inst|Nb[1]   ; diviseur_freq:inst|Nb[2]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.226      ;
; 0.962 ; diviseur_freq:inst|Nb[5]   ; diviseur_freq:inst|Nb[6]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.227      ;
; 0.962 ; diviseur_freq:inst4|Nb[3]  ; diviseur_freq:inst4|Nb[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.228      ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 258.73 MHz ; 250.0 MHz       ; CLOCK_50   ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; CLOCK_50 ; -2.865 ; -117.640       ;
+----------+--------+----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+----------+-------+----------------+
; Clock    ; Slack ; End Point TNS  ;
+----------+-------+----------------+
; CLOCK_50 ; 0.471 ; 0.000          ;
+----------+-------+----------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; CLOCK_50 ; -3.000 ; -67.250                      ;
+----------+--------+------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                 ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -2.865 ; diviseur_freq:inst4|Nb[3]  ; diviseur_freq:inst4|Nb[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.791      ;
; -2.865 ; diviseur_freq:inst4|Nb[3]  ; diviseur_freq:inst4|Nb[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.791      ;
; -2.865 ; diviseur_freq:inst4|Nb[3]  ; diviseur_freq:inst4|Nb[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.791      ;
; -2.865 ; diviseur_freq:inst4|Nb[3]  ; diviseur_freq:inst4|Nb[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.791      ;
; -2.865 ; diviseur_freq:inst4|Nb[3]  ; diviseur_freq:inst4|Nb[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.791      ;
; -2.865 ; diviseur_freq:inst4|Nb[3]  ; diviseur_freq:inst4|Nb[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.791      ;
; -2.865 ; diviseur_freq:inst4|Nb[3]  ; diviseur_freq:inst4|Nb[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.791      ;
; -2.863 ; diviseur_freq:inst4|Nb[2]  ; diviseur_freq:inst4|Nb[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.789      ;
; -2.863 ; diviseur_freq:inst4|Nb[2]  ; diviseur_freq:inst4|Nb[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.789      ;
; -2.863 ; diviseur_freq:inst4|Nb[2]  ; diviseur_freq:inst4|Nb[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.789      ;
; -2.863 ; diviseur_freq:inst4|Nb[2]  ; diviseur_freq:inst4|Nb[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.789      ;
; -2.863 ; diviseur_freq:inst4|Nb[2]  ; diviseur_freq:inst4|Nb[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.789      ;
; -2.863 ; diviseur_freq:inst4|Nb[2]  ; diviseur_freq:inst4|Nb[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.789      ;
; -2.863 ; diviseur_freq:inst4|Nb[2]  ; diviseur_freq:inst4|Nb[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.789      ;
; -2.763 ; diviseur_freq:inst4|Nb[12] ; diviseur_freq:inst4|Nb[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.478     ; 3.284      ;
; -2.763 ; diviseur_freq:inst4|Nb[12] ; diviseur_freq:inst4|Nb[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.478     ; 3.284      ;
; -2.763 ; diviseur_freq:inst4|Nb[12] ; diviseur_freq:inst4|Nb[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.478     ; 3.284      ;
; -2.763 ; diviseur_freq:inst4|Nb[12] ; diviseur_freq:inst4|Nb[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.478     ; 3.284      ;
; -2.763 ; diviseur_freq:inst4|Nb[12] ; diviseur_freq:inst4|Nb[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.478     ; 3.284      ;
; -2.763 ; diviseur_freq:inst4|Nb[12] ; diviseur_freq:inst4|Nb[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.478     ; 3.284      ;
; -2.763 ; diviseur_freq:inst4|Nb[12] ; diviseur_freq:inst4|Nb[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.478     ; 3.284      ;
; -2.760 ; diviseur_freq:inst4|Nb[17] ; diviseur_freq:inst4|Nb[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.478     ; 3.281      ;
; -2.760 ; diviseur_freq:inst4|Nb[17] ; diviseur_freq:inst4|Nb[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.478     ; 3.281      ;
; -2.760 ; diviseur_freq:inst4|Nb[17] ; diviseur_freq:inst4|Nb[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.478     ; 3.281      ;
; -2.760 ; diviseur_freq:inst4|Nb[17] ; diviseur_freq:inst4|Nb[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.478     ; 3.281      ;
; -2.760 ; diviseur_freq:inst4|Nb[17] ; diviseur_freq:inst4|Nb[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.478     ; 3.281      ;
; -2.760 ; diviseur_freq:inst4|Nb[17] ; diviseur_freq:inst4|Nb[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.478     ; 3.281      ;
; -2.760 ; diviseur_freq:inst4|Nb[17] ; diviseur_freq:inst4|Nb[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.478     ; 3.281      ;
; -2.747 ; diviseur_freq:inst4|Nb[5]  ; diviseur_freq:inst4|Nb[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.673      ;
; -2.747 ; diviseur_freq:inst4|Nb[5]  ; diviseur_freq:inst4|Nb[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.673      ;
; -2.747 ; diviseur_freq:inst4|Nb[5]  ; diviseur_freq:inst4|Nb[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.673      ;
; -2.747 ; diviseur_freq:inst4|Nb[5]  ; diviseur_freq:inst4|Nb[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.673      ;
; -2.747 ; diviseur_freq:inst4|Nb[5]  ; diviseur_freq:inst4|Nb[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.673      ;
; -2.747 ; diviseur_freq:inst4|Nb[5]  ; diviseur_freq:inst4|Nb[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.673      ;
; -2.747 ; diviseur_freq:inst4|Nb[5]  ; diviseur_freq:inst4|Nb[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.673      ;
; -2.734 ; diviseur_freq:inst4|Nb[18] ; diviseur_freq:inst4|Nb[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.662      ;
; -2.734 ; diviseur_freq:inst4|Nb[18] ; diviseur_freq:inst4|Nb[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.662      ;
; -2.734 ; diviseur_freq:inst4|Nb[18] ; diviseur_freq:inst4|Nb[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.662      ;
; -2.734 ; diviseur_freq:inst4|Nb[18] ; diviseur_freq:inst4|Nb[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.662      ;
; -2.734 ; diviseur_freq:inst4|Nb[18] ; diviseur_freq:inst4|Nb[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.662      ;
; -2.734 ; diviseur_freq:inst4|Nb[18] ; diviseur_freq:inst4|Nb[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.662      ;
; -2.734 ; diviseur_freq:inst4|Nb[18] ; diviseur_freq:inst4|Nb[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.662      ;
; -2.726 ; diviseur_freq:inst4|Nb[0]  ; diviseur_freq:inst4|Nb[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.652      ;
; -2.726 ; diviseur_freq:inst4|Nb[0]  ; diviseur_freq:inst4|Nb[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.652      ;
; -2.726 ; diviseur_freq:inst4|Nb[0]  ; diviseur_freq:inst4|Nb[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.652      ;
; -2.726 ; diviseur_freq:inst4|Nb[0]  ; diviseur_freq:inst4|Nb[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.652      ;
; -2.726 ; diviseur_freq:inst4|Nb[0]  ; diviseur_freq:inst4|Nb[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.652      ;
; -2.726 ; diviseur_freq:inst4|Nb[0]  ; diviseur_freq:inst4|Nb[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.652      ;
; -2.726 ; diviseur_freq:inst4|Nb[0]  ; diviseur_freq:inst4|Nb[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.652      ;
; -2.726 ; diviseur_freq:inst4|Nb[21] ; diviseur_freq:inst4|Nb[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.654      ;
; -2.726 ; diviseur_freq:inst4|Nb[21] ; diviseur_freq:inst4|Nb[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.654      ;
; -2.726 ; diviseur_freq:inst4|Nb[21] ; diviseur_freq:inst4|Nb[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.654      ;
; -2.726 ; diviseur_freq:inst4|Nb[21] ; diviseur_freq:inst4|Nb[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.654      ;
; -2.726 ; diviseur_freq:inst4|Nb[21] ; diviseur_freq:inst4|Nb[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.654      ;
; -2.726 ; diviseur_freq:inst4|Nb[21] ; diviseur_freq:inst4|Nb[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.654      ;
; -2.726 ; diviseur_freq:inst4|Nb[21] ; diviseur_freq:inst4|Nb[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.654      ;
; -2.659 ; diviseur_freq:inst4|Nb[22] ; diviseur_freq:inst4|Nb[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.478     ; 3.180      ;
; -2.659 ; diviseur_freq:inst4|Nb[22] ; diviseur_freq:inst4|Nb[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.478     ; 3.180      ;
; -2.659 ; diviseur_freq:inst4|Nb[22] ; diviseur_freq:inst4|Nb[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.478     ; 3.180      ;
; -2.659 ; diviseur_freq:inst4|Nb[22] ; diviseur_freq:inst4|Nb[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.478     ; 3.180      ;
; -2.659 ; diviseur_freq:inst4|Nb[22] ; diviseur_freq:inst4|Nb[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.478     ; 3.180      ;
; -2.659 ; diviseur_freq:inst4|Nb[22] ; diviseur_freq:inst4|Nb[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.478     ; 3.180      ;
; -2.659 ; diviseur_freq:inst4|Nb[22] ; diviseur_freq:inst4|Nb[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.478     ; 3.180      ;
; -2.625 ; diviseur_freq:inst4|Nb[23] ; diviseur_freq:inst4|Nb[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.478     ; 3.146      ;
; -2.625 ; diviseur_freq:inst4|Nb[23] ; diviseur_freq:inst4|Nb[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.478     ; 3.146      ;
; -2.625 ; diviseur_freq:inst4|Nb[23] ; diviseur_freq:inst4|Nb[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.478     ; 3.146      ;
; -2.625 ; diviseur_freq:inst4|Nb[23] ; diviseur_freq:inst4|Nb[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.478     ; 3.146      ;
; -2.625 ; diviseur_freq:inst4|Nb[23] ; diviseur_freq:inst4|Nb[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.478     ; 3.146      ;
; -2.625 ; diviseur_freq:inst4|Nb[23] ; diviseur_freq:inst4|Nb[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.478     ; 3.146      ;
; -2.625 ; diviseur_freq:inst4|Nb[23] ; diviseur_freq:inst4|Nb[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.478     ; 3.146      ;
; -2.623 ; diviseur_freq:inst4|Nb[15] ; diviseur_freq:inst4|Nb[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.551      ;
; -2.623 ; diviseur_freq:inst4|Nb[15] ; diviseur_freq:inst4|Nb[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.551      ;
; -2.623 ; diviseur_freq:inst4|Nb[15] ; diviseur_freq:inst4|Nb[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.551      ;
; -2.623 ; diviseur_freq:inst4|Nb[15] ; diviseur_freq:inst4|Nb[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.551      ;
; -2.623 ; diviseur_freq:inst4|Nb[15] ; diviseur_freq:inst4|Nb[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.551      ;
; -2.623 ; diviseur_freq:inst4|Nb[15] ; diviseur_freq:inst4|Nb[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.551      ;
; -2.623 ; diviseur_freq:inst4|Nb[15] ; diviseur_freq:inst4|Nb[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.551      ;
; -2.620 ; diviseur_freq:inst4|Nb[1]  ; diviseur_freq:inst4|Nb[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.546      ;
; -2.620 ; diviseur_freq:inst4|Nb[1]  ; diviseur_freq:inst4|Nb[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.546      ;
; -2.620 ; diviseur_freq:inst4|Nb[1]  ; diviseur_freq:inst4|Nb[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.546      ;
; -2.620 ; diviseur_freq:inst4|Nb[1]  ; diviseur_freq:inst4|Nb[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.546      ;
; -2.620 ; diviseur_freq:inst4|Nb[1]  ; diviseur_freq:inst4|Nb[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.546      ;
; -2.620 ; diviseur_freq:inst4|Nb[1]  ; diviseur_freq:inst4|Nb[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.546      ;
; -2.620 ; diviseur_freq:inst4|Nb[1]  ; diviseur_freq:inst4|Nb[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.546      ;
; -2.616 ; diviseur_freq:inst4|Nb[16] ; diviseur_freq:inst4|Nb[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.544      ;
; -2.616 ; diviseur_freq:inst4|Nb[16] ; diviseur_freq:inst4|Nb[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.544      ;
; -2.616 ; diviseur_freq:inst4|Nb[16] ; diviseur_freq:inst4|Nb[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.544      ;
; -2.616 ; diviseur_freq:inst4|Nb[16] ; diviseur_freq:inst4|Nb[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.544      ;
; -2.616 ; diviseur_freq:inst4|Nb[16] ; diviseur_freq:inst4|Nb[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.544      ;
; -2.616 ; diviseur_freq:inst4|Nb[16] ; diviseur_freq:inst4|Nb[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.544      ;
; -2.616 ; diviseur_freq:inst4|Nb[16] ; diviseur_freq:inst4|Nb[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.544      ;
; -2.573 ; diviseur_freq:inst4|Nb[19] ; diviseur_freq:inst4|Nb[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.501      ;
; -2.573 ; diviseur_freq:inst4|Nb[19] ; diviseur_freq:inst4|Nb[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.501      ;
; -2.573 ; diviseur_freq:inst4|Nb[19] ; diviseur_freq:inst4|Nb[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.501      ;
; -2.573 ; diviseur_freq:inst4|Nb[19] ; diviseur_freq:inst4|Nb[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.501      ;
; -2.573 ; diviseur_freq:inst4|Nb[19] ; diviseur_freq:inst4|Nb[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.501      ;
; -2.573 ; diviseur_freq:inst4|Nb[19] ; diviseur_freq:inst4|Nb[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.501      ;
; -2.573 ; diviseur_freq:inst4|Nb[19] ; diviseur_freq:inst4|Nb[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.501      ;
; -2.566 ; diviseur_freq:inst4|Nb[6]  ; diviseur_freq:inst4|Nb[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.492      ;
; -2.566 ; diviseur_freq:inst4|Nb[6]  ; diviseur_freq:inst4|Nb[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.492      ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                 ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 0.471 ; diviseur_freq:inst4|Nb[21] ; diviseur_freq:inst4|Nb[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.478      ; 1.120      ;
; 0.473 ; diviseur_freq:inst4|Nb[16] ; diviseur_freq:inst4|Nb[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.478      ; 1.122      ;
; 0.479 ; diviseur_freq:inst4|Nb[11] ; diviseur_freq:inst4|Nb[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.477      ; 1.127      ;
; 0.485 ; diviseur_freq:inst4|Nb[20] ; diviseur_freq:inst4|Nb[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.478      ; 1.134      ;
; 0.513 ; diviseur_freq:inst4|Nb[7]  ; diviseur_freq:inst4|Nb[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.450      ; 1.134      ;
; 0.525 ; diviseur_freq:inst4|Nb[6]  ; diviseur_freq:inst4|Nb[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.450      ; 1.146      ;
; 0.565 ; diviseur_freq:inst4|Nb[15] ; diviseur_freq:inst4|Nb[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.478      ; 1.214      ;
; 0.570 ; diviseur_freq:inst4|Nb[21] ; diviseur_freq:inst4|Nb[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.478      ; 1.219      ;
; 0.570 ; diviseur_freq:inst4|Nb[17] ; diviseur_freq:inst4|Nb[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 0.829      ;
; 0.578 ; diviseur_freq:inst4|Nb[11] ; diviseur_freq:inst4|Nb[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.477      ; 1.226      ;
; 0.581 ; diviseur_freq:inst4|Nb[19] ; diviseur_freq:inst4|Nb[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.478      ; 1.230      ;
; 0.582 ; diviseur_freq:inst4|Nb[14] ; diviseur_freq:inst4|Nb[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.478      ; 1.231      ;
; 0.584 ; diviseur_freq:inst4|Nb[9]  ; diviseur_freq:inst4|Nb[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.086      ; 0.841      ;
; 0.584 ; diviseur_freq:inst4|Nb[20] ; diviseur_freq:inst4|Nb[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.478      ; 1.233      ;
; 0.586 ; diviseur_freq:inst4|Nb[1]  ; diviseur_freq:inst4|Nb[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.829      ;
; 0.586 ; diviseur_freq:inst4|Nb[13] ; diviseur_freq:inst4|Nb[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 0.845      ;
; 0.586 ; diviseur_freq:inst4|Nb[23] ; diviseur_freq:inst4|Nb[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 0.845      ;
; 0.587 ; diviseur_freq:inst4|Nb[15] ; diviseur_freq:inst4|Nb[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.829      ;
; 0.588 ; diviseur_freq:inst|Nb[7]   ; diviseur_freq:inst|Nb[7]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.829      ;
; 0.588 ; diviseur_freq:inst|Nb[1]   ; diviseur_freq:inst|Nb[1]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.829      ;
; 0.588 ; diviseur_freq:inst4|Nb[2]  ; diviseur_freq:inst4|Nb[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.831      ;
; 0.589 ; diviseur_freq:inst|Nb[18]  ; diviseur_freq:inst|Nb[18]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.830      ;
; 0.589 ; diviseur_freq:inst|Nb[17]  ; diviseur_freq:inst|Nb[17]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.830      ;
; 0.589 ; diviseur_freq:inst4|Nb[10] ; diviseur_freq:inst4|Nb[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.086      ; 0.846      ;
; 0.590 ; diviseur_freq:inst|Nb[2]   ; diviseur_freq:inst|Nb[2]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.831      ;
; 0.590 ; diviseur_freq:inst4|Nb[3]  ; diviseur_freq:inst4|Nb[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.833      ;
; 0.590 ; diviseur_freq:inst4|Nb[18] ; diviseur_freq:inst4|Nb[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.832      ;
; 0.590 ; diviseur_freq:inst4|Nb[22] ; diviseur_freq:inst4|Nb[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 0.849      ;
; 0.590 ; diviseur_freq:inst4|Nb[8]  ; diviseur_freq:inst4|Nb[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.086      ; 0.847      ;
; 0.591 ; diviseur_freq:inst|Nb[23]  ; diviseur_freq:inst|Nb[23]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.832      ;
; 0.591 ; diviseur_freq:inst|Nb[5]   ; diviseur_freq:inst|Nb[5]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.832      ;
; 0.591 ; diviseur_freq:inst4|Nb[14] ; diviseur_freq:inst4|Nb[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.833      ;
; 0.591 ; diviseur_freq:inst4|Nb[19] ; diviseur_freq:inst4|Nb[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.833      ;
; 0.591 ; diviseur_freq:inst4|Nb[21] ; diviseur_freq:inst4|Nb[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.833      ;
; 0.592 ; diviseur_freq:inst|Nb[21]  ; diviseur_freq:inst|Nb[21]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.833      ;
; 0.592 ; diviseur_freq:inst|Nb[19]  ; diviseur_freq:inst|Nb[19]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.833      ;
; 0.592 ; diviseur_freq:inst|Nb[8]   ; diviseur_freq:inst|Nb[8]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.833      ;
; 0.592 ; diviseur_freq:inst|Nb[3]   ; diviseur_freq:inst|Nb[3]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.833      ;
; 0.592 ; diviseur_freq:inst4|Nb[16] ; diviseur_freq:inst4|Nb[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.834      ;
; 0.592 ; diviseur_freq:inst4|Nb[18] ; diviseur_freq:inst4|Nb[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.478      ; 1.241      ;
; 0.593 ; diviseur_freq:inst|Nb[4]   ; diviseur_freq:inst|Nb[4]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.834      ;
; 0.593 ; diviseur_freq:inst4|Nb[20] ; diviseur_freq:inst4|Nb[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.835      ;
; 0.593 ; diviseur_freq:inst4|Nb[12] ; diviseur_freq:inst4|Nb[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 0.852      ;
; 0.594 ; diviseur_freq:inst|Nb[20]  ; diviseur_freq:inst|Nb[20]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.835      ;
; 0.595 ; diviseur_freq:inst|Nb[22]  ; diviseur_freq:inst|Nb[22]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.836      ;
; 0.598 ; diviseur_freq:inst4|Nb[11] ; diviseur_freq:inst4|Nb[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.841      ;
; 0.600 ; diviseur_freq:inst|Nb[11]  ; diviseur_freq:inst|Nb[11]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.841      ;
; 0.600 ; diviseur_freq:inst|Nb[9]   ; diviseur_freq:inst|Nb[9]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.841      ;
; 0.604 ; diviseur_freq:inst4|Nb[6]  ; diviseur_freq:inst4|Nb[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.847      ;
; 0.605 ; diviseur_freq:inst|Nb[10]  ; diviseur_freq:inst|Nb[10]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.846      ;
; 0.605 ; diviseur_freq:inst4|Nb[7]  ; diviseur_freq:inst4|Nb[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.848      ;
; 0.606 ; diviseur_freq:inst|Nb[6]   ; diviseur_freq:inst|Nb[6]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.847      ;
; 0.609 ; diviseur_freq:inst4|Nb[5]  ; diviseur_freq:inst4|Nb[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.852      ;
; 0.611 ; diviseur_freq:inst4|Nb[4]  ; diviseur_freq:inst4|Nb[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.854      ;
; 0.612 ; diviseur_freq:inst4|Nb[0]  ; diviseur_freq:inst4|Nb[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.855      ;
; 0.612 ; diviseur_freq:inst4|Nb[7]  ; diviseur_freq:inst4|Nb[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.450      ; 1.233      ;
; 0.623 ; diviseur_freq:inst4|Nb[7]  ; diviseur_freq:inst4|Nb[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.450      ; 1.244      ;
; 0.624 ; diviseur_freq:inst4|Nb[6]  ; diviseur_freq:inst4|Nb[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.450      ; 1.245      ;
; 0.627 ; diviseur_freq:inst|Nb[0]   ; diviseur_freq:inst|Nb[0]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.868      ;
; 0.628 ; diviseur_freq:inst4|Nb[5]  ; diviseur_freq:inst4|Nb[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.450      ; 1.249      ;
; 0.635 ; diviseur_freq:inst4|Nb[6]  ; diviseur_freq:inst4|Nb[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.450      ; 1.256      ;
; 0.642 ; diviseur_freq:inst4|Nb[4]  ; diviseur_freq:inst4|Nb[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.450      ; 1.263      ;
; 0.680 ; diviseur_freq:inst4|Nb[19] ; diviseur_freq:inst4|Nb[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.478      ; 1.329      ;
; 0.691 ; diviseur_freq:inst4|Nb[18] ; diviseur_freq:inst4|Nb[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.478      ; 1.340      ;
; 0.704 ; diviseur_freq:inst4|Nb[16] ; diviseur_freq:inst4|Nb[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.478      ; 1.353      ;
; 0.706 ; diviseur_freq:inst4|Nb[7]  ; diviseur_freq:inst4|Nb[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.477      ; 1.354      ;
; 0.718 ; diviseur_freq:inst4|Nb[6]  ; diviseur_freq:inst4|Nb[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.477      ; 1.366      ;
; 0.719 ; diviseur_freq:inst4|Nb[3]  ; diviseur_freq:inst4|Nb[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.450      ; 1.340      ;
; 0.727 ; diviseur_freq:inst4|Nb[5]  ; diviseur_freq:inst4|Nb[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.450      ; 1.348      ;
; 0.729 ; diviseur_freq:inst4|Nb[2]  ; diviseur_freq:inst4|Nb[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.450      ; 1.350      ;
; 0.738 ; diviseur_freq:inst4|Nb[5]  ; diviseur_freq:inst4|Nb[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.450      ; 1.359      ;
; 0.741 ; diviseur_freq:inst4|Nb[4]  ; diviseur_freq:inst4|Nb[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.450      ; 1.362      ;
; 0.752 ; diviseur_freq:inst4|Nb[4]  ; diviseur_freq:inst4|Nb[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.450      ; 1.373      ;
; 0.758 ; diviseur_freq:inst|Nb[16]  ; diviseur_freq:inst|Nb[16]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.999      ;
; 0.762 ; diviseur_freq:inst|Nb[14]  ; diviseur_freq:inst|Nb[14]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.003      ;
; 0.769 ; diviseur_freq:inst|Nb[15]  ; diviseur_freq:inst|Nb[15]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.010      ;
; 0.772 ; diviseur_freq:inst|Nb[13]  ; diviseur_freq:inst|Nb[13]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.013      ;
; 0.796 ; diviseur_freq:inst4|Nb[15] ; diviseur_freq:inst4|Nb[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.478      ; 1.445      ;
; 0.798 ; diviseur_freq:inst4|Nb[11] ; diviseur_freq:inst4|Nb[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.477      ; 1.446      ;
; 0.803 ; diviseur_freq:inst4|Nb[16] ; diviseur_freq:inst4|Nb[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.478      ; 1.452      ;
; 0.805 ; diviseur_freq:inst4|Nb[7]  ; diviseur_freq:inst4|Nb[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.477      ; 1.453      ;
; 0.813 ; diviseur_freq:inst4|Nb[14] ; diviseur_freq:inst4|Nb[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.478      ; 1.462      ;
; 0.817 ; diviseur_freq:inst4|Nb[6]  ; diviseur_freq:inst4|Nb[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.477      ; 1.465      ;
; 0.818 ; diviseur_freq:inst4|Nb[3]  ; diviseur_freq:inst4|Nb[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.450      ; 1.439      ;
; 0.821 ; diviseur_freq:inst4|Nb[5]  ; diviseur_freq:inst4|Nb[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.477      ; 1.469      ;
; 0.824 ; diviseur_freq:inst4|Nb[1]  ; diviseur_freq:inst4|Nb[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.450      ; 1.445      ;
; 0.828 ; diviseur_freq:inst4|Nb[2]  ; diviseur_freq:inst4|Nb[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.450      ; 1.449      ;
; 0.829 ; diviseur_freq:inst4|Nb[3]  ; diviseur_freq:inst4|Nb[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.450      ; 1.450      ;
; 0.835 ; diviseur_freq:inst4|Nb[4]  ; diviseur_freq:inst4|Nb[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.477      ; 1.483      ;
; 0.839 ; diviseur_freq:inst4|Nb[2]  ; diviseur_freq:inst4|Nb[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.450      ; 1.460      ;
; 0.842 ; diviseur_freq:inst4|Nb[0]  ; diviseur_freq:inst4|Nb[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.450      ; 1.463      ;
; 0.861 ; diviseur_freq:inst4|Nb[10] ; diviseur_freq:inst4|Nb[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.113      ; 1.145      ;
; 0.870 ; diviseur_freq:inst4|Nb[9]  ; diviseur_freq:inst4|Nb[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.086      ; 1.127      ;
; 0.872 ; diviseur_freq:inst4|Nb[1]  ; diviseur_freq:inst4|Nb[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.115      ;
; 0.873 ; diviseur_freq:inst4|Nb[15] ; diviseur_freq:inst4|Nb[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.115      ;
; 0.874 ; diviseur_freq:inst|Nb[1]   ; diviseur_freq:inst|Nb[2]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.115      ;
; 0.874 ; diviseur_freq:inst|Nb[7]   ; diviseur_freq:inst|Nb[8]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.115      ;
; 0.875 ; diviseur_freq:inst|Nb[17]  ; diviseur_freq:inst|Nb[18]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.116      ;
; 0.876 ; diviseur_freq:inst4|Nb[2]  ; diviseur_freq:inst4|Nb[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.119      ;
; 0.877 ; diviseur_freq:inst4|Nb[3]  ; diviseur_freq:inst4|Nb[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.120      ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; CLOCK_50 ; -1.017 ; -37.066        ;
+----------+--------+----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+----------+-------+----------------+
; Clock    ; Slack ; End Point TNS  ;
+----------+-------+----------------+
; CLOCK_50 ; 0.200 ; 0.000          ;
+----------+-------+----------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; CLOCK_50 ; -3.000 ; -70.164                      ;
+----------+--------+------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                 ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -1.017 ; diviseur_freq:inst4|Nb[3]  ; diviseur_freq:inst4|Nb[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.046     ; 1.958      ;
; -1.017 ; diviseur_freq:inst4|Nb[3]  ; diviseur_freq:inst4|Nb[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.046     ; 1.958      ;
; -1.017 ; diviseur_freq:inst4|Nb[3]  ; diviseur_freq:inst4|Nb[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.046     ; 1.958      ;
; -1.017 ; diviseur_freq:inst4|Nb[3]  ; diviseur_freq:inst4|Nb[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.046     ; 1.958      ;
; -1.017 ; diviseur_freq:inst4|Nb[3]  ; diviseur_freq:inst4|Nb[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.046     ; 1.958      ;
; -1.017 ; diviseur_freq:inst4|Nb[3]  ; diviseur_freq:inst4|Nb[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.046     ; 1.958      ;
; -1.017 ; diviseur_freq:inst4|Nb[3]  ; diviseur_freq:inst4|Nb[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.046     ; 1.958      ;
; -1.016 ; diviseur_freq:inst4|Nb[2]  ; diviseur_freq:inst4|Nb[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.046     ; 1.957      ;
; -1.016 ; diviseur_freq:inst4|Nb[2]  ; diviseur_freq:inst4|Nb[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.046     ; 1.957      ;
; -1.016 ; diviseur_freq:inst4|Nb[2]  ; diviseur_freq:inst4|Nb[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.046     ; 1.957      ;
; -1.016 ; diviseur_freq:inst4|Nb[2]  ; diviseur_freq:inst4|Nb[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.046     ; 1.957      ;
; -1.016 ; diviseur_freq:inst4|Nb[2]  ; diviseur_freq:inst4|Nb[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.046     ; 1.957      ;
; -1.016 ; diviseur_freq:inst4|Nb[2]  ; diviseur_freq:inst4|Nb[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.046     ; 1.957      ;
; -1.016 ; diviseur_freq:inst4|Nb[2]  ; diviseur_freq:inst4|Nb[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.046     ; 1.957      ;
; -1.012 ; diviseur_freq:inst4|Nb[12] ; diviseur_freq:inst4|Nb[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.285     ; 1.714      ;
; -1.012 ; diviseur_freq:inst4|Nb[12] ; diviseur_freq:inst4|Nb[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.285     ; 1.714      ;
; -1.012 ; diviseur_freq:inst4|Nb[12] ; diviseur_freq:inst4|Nb[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.285     ; 1.714      ;
; -1.012 ; diviseur_freq:inst4|Nb[12] ; diviseur_freq:inst4|Nb[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.285     ; 1.714      ;
; -1.012 ; diviseur_freq:inst4|Nb[12] ; diviseur_freq:inst4|Nb[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.285     ; 1.714      ;
; -1.012 ; diviseur_freq:inst4|Nb[12] ; diviseur_freq:inst4|Nb[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.285     ; 1.714      ;
; -1.012 ; diviseur_freq:inst4|Nb[12] ; diviseur_freq:inst4|Nb[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.285     ; 1.714      ;
; -0.975 ; diviseur_freq:inst4|Nb[17] ; diviseur_freq:inst4|Nb[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.285     ; 1.677      ;
; -0.975 ; diviseur_freq:inst4|Nb[17] ; diviseur_freq:inst4|Nb[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.285     ; 1.677      ;
; -0.975 ; diviseur_freq:inst4|Nb[17] ; diviseur_freq:inst4|Nb[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.285     ; 1.677      ;
; -0.975 ; diviseur_freq:inst4|Nb[17] ; diviseur_freq:inst4|Nb[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.285     ; 1.677      ;
; -0.975 ; diviseur_freq:inst4|Nb[17] ; diviseur_freq:inst4|Nb[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.285     ; 1.677      ;
; -0.975 ; diviseur_freq:inst4|Nb[17] ; diviseur_freq:inst4|Nb[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.285     ; 1.677      ;
; -0.975 ; diviseur_freq:inst4|Nb[17] ; diviseur_freq:inst4|Nb[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.285     ; 1.677      ;
; -0.973 ; diviseur_freq:inst4|Nb[22] ; diviseur_freq:inst4|Nb[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.285     ; 1.675      ;
; -0.973 ; diviseur_freq:inst4|Nb[22] ; diviseur_freq:inst4|Nb[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.285     ; 1.675      ;
; -0.973 ; diviseur_freq:inst4|Nb[22] ; diviseur_freq:inst4|Nb[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.285     ; 1.675      ;
; -0.973 ; diviseur_freq:inst4|Nb[22] ; diviseur_freq:inst4|Nb[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.285     ; 1.675      ;
; -0.973 ; diviseur_freq:inst4|Nb[22] ; diviseur_freq:inst4|Nb[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.285     ; 1.675      ;
; -0.973 ; diviseur_freq:inst4|Nb[22] ; diviseur_freq:inst4|Nb[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.285     ; 1.675      ;
; -0.973 ; diviseur_freq:inst4|Nb[22] ; diviseur_freq:inst4|Nb[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.285     ; 1.675      ;
; -0.971 ; diviseur_freq:inst4|Nb[5]  ; diviseur_freq:inst4|Nb[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.046     ; 1.912      ;
; -0.971 ; diviseur_freq:inst4|Nb[5]  ; diviseur_freq:inst4|Nb[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.046     ; 1.912      ;
; -0.971 ; diviseur_freq:inst4|Nb[5]  ; diviseur_freq:inst4|Nb[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.046     ; 1.912      ;
; -0.971 ; diviseur_freq:inst4|Nb[5]  ; diviseur_freq:inst4|Nb[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.046     ; 1.912      ;
; -0.971 ; diviseur_freq:inst4|Nb[5]  ; diviseur_freq:inst4|Nb[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.046     ; 1.912      ;
; -0.971 ; diviseur_freq:inst4|Nb[5]  ; diviseur_freq:inst4|Nb[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.046     ; 1.912      ;
; -0.971 ; diviseur_freq:inst4|Nb[5]  ; diviseur_freq:inst4|Nb[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.046     ; 1.912      ;
; -0.948 ; diviseur_freq:inst4|Nb[23] ; diviseur_freq:inst4|Nb[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.285     ; 1.650      ;
; -0.948 ; diviseur_freq:inst4|Nb[23] ; diviseur_freq:inst4|Nb[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.285     ; 1.650      ;
; -0.948 ; diviseur_freq:inst4|Nb[23] ; diviseur_freq:inst4|Nb[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.285     ; 1.650      ;
; -0.948 ; diviseur_freq:inst4|Nb[23] ; diviseur_freq:inst4|Nb[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.285     ; 1.650      ;
; -0.948 ; diviseur_freq:inst4|Nb[23] ; diviseur_freq:inst4|Nb[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.285     ; 1.650      ;
; -0.948 ; diviseur_freq:inst4|Nb[23] ; diviseur_freq:inst4|Nb[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.285     ; 1.650      ;
; -0.948 ; diviseur_freq:inst4|Nb[23] ; diviseur_freq:inst4|Nb[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.285     ; 1.650      ;
; -0.946 ; diviseur_freq:inst4|Nb[0]  ; diviseur_freq:inst4|Nb[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.046     ; 1.887      ;
; -0.946 ; diviseur_freq:inst4|Nb[0]  ; diviseur_freq:inst4|Nb[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.046     ; 1.887      ;
; -0.946 ; diviseur_freq:inst4|Nb[0]  ; diviseur_freq:inst4|Nb[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.046     ; 1.887      ;
; -0.946 ; diviseur_freq:inst4|Nb[0]  ; diviseur_freq:inst4|Nb[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.046     ; 1.887      ;
; -0.946 ; diviseur_freq:inst4|Nb[0]  ; diviseur_freq:inst4|Nb[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.046     ; 1.887      ;
; -0.946 ; diviseur_freq:inst4|Nb[0]  ; diviseur_freq:inst4|Nb[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.046     ; 1.887      ;
; -0.946 ; diviseur_freq:inst4|Nb[0]  ; diviseur_freq:inst4|Nb[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.046     ; 1.887      ;
; -0.946 ; diviseur_freq:inst4|Nb[18] ; diviseur_freq:inst4|Nb[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 1.889      ;
; -0.946 ; diviseur_freq:inst4|Nb[18] ; diviseur_freq:inst4|Nb[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 1.889      ;
; -0.946 ; diviseur_freq:inst4|Nb[18] ; diviseur_freq:inst4|Nb[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 1.889      ;
; -0.946 ; diviseur_freq:inst4|Nb[18] ; diviseur_freq:inst4|Nb[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 1.889      ;
; -0.946 ; diviseur_freq:inst4|Nb[18] ; diviseur_freq:inst4|Nb[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 1.889      ;
; -0.946 ; diviseur_freq:inst4|Nb[18] ; diviseur_freq:inst4|Nb[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 1.889      ;
; -0.946 ; diviseur_freq:inst4|Nb[18] ; diviseur_freq:inst4|Nb[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 1.889      ;
; -0.942 ; diviseur_freq:inst4|Nb[21] ; diviseur_freq:inst4|Nb[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 1.885      ;
; -0.942 ; diviseur_freq:inst4|Nb[21] ; diviseur_freq:inst4|Nb[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 1.885      ;
; -0.942 ; diviseur_freq:inst4|Nb[21] ; diviseur_freq:inst4|Nb[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 1.885      ;
; -0.942 ; diviseur_freq:inst4|Nb[21] ; diviseur_freq:inst4|Nb[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 1.885      ;
; -0.942 ; diviseur_freq:inst4|Nb[21] ; diviseur_freq:inst4|Nb[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 1.885      ;
; -0.942 ; diviseur_freq:inst4|Nb[21] ; diviseur_freq:inst4|Nb[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 1.885      ;
; -0.942 ; diviseur_freq:inst4|Nb[21] ; diviseur_freq:inst4|Nb[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 1.885      ;
; -0.888 ; diviseur_freq:inst4|Nb[1]  ; diviseur_freq:inst4|Nb[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.046     ; 1.829      ;
; -0.888 ; diviseur_freq:inst4|Nb[1]  ; diviseur_freq:inst4|Nb[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.046     ; 1.829      ;
; -0.888 ; diviseur_freq:inst4|Nb[1]  ; diviseur_freq:inst4|Nb[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.046     ; 1.829      ;
; -0.888 ; diviseur_freq:inst4|Nb[1]  ; diviseur_freq:inst4|Nb[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.046     ; 1.829      ;
; -0.888 ; diviseur_freq:inst4|Nb[1]  ; diviseur_freq:inst4|Nb[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.046     ; 1.829      ;
; -0.888 ; diviseur_freq:inst4|Nb[1]  ; diviseur_freq:inst4|Nb[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.046     ; 1.829      ;
; -0.888 ; diviseur_freq:inst4|Nb[1]  ; diviseur_freq:inst4|Nb[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.046     ; 1.829      ;
; -0.887 ; diviseur_freq:inst4|Nb[6]  ; diviseur_freq:inst4|Nb[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.046     ; 1.828      ;
; -0.887 ; diviseur_freq:inst4|Nb[6]  ; diviseur_freq:inst4|Nb[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.046     ; 1.828      ;
; -0.887 ; diviseur_freq:inst4|Nb[6]  ; diviseur_freq:inst4|Nb[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.046     ; 1.828      ;
; -0.887 ; diviseur_freq:inst4|Nb[6]  ; diviseur_freq:inst4|Nb[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.046     ; 1.828      ;
; -0.887 ; diviseur_freq:inst4|Nb[6]  ; diviseur_freq:inst4|Nb[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.046     ; 1.828      ;
; -0.887 ; diviseur_freq:inst4|Nb[6]  ; diviseur_freq:inst4|Nb[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.046     ; 1.828      ;
; -0.887 ; diviseur_freq:inst4|Nb[6]  ; diviseur_freq:inst4|Nb[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.046     ; 1.828      ;
; -0.885 ; diviseur_freq:inst4|Nb[8]  ; diviseur_freq:inst4|Nb[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.272     ; 1.600      ;
; -0.885 ; diviseur_freq:inst4|Nb[8]  ; diviseur_freq:inst4|Nb[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.272     ; 1.600      ;
; -0.885 ; diviseur_freq:inst4|Nb[8]  ; diviseur_freq:inst4|Nb[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.272     ; 1.600      ;
; -0.885 ; diviseur_freq:inst4|Nb[8]  ; diviseur_freq:inst4|Nb[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.272     ; 1.600      ;
; -0.885 ; diviseur_freq:inst4|Nb[8]  ; diviseur_freq:inst4|Nb[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.272     ; 1.600      ;
; -0.885 ; diviseur_freq:inst4|Nb[8]  ; diviseur_freq:inst4|Nb[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.272     ; 1.600      ;
; -0.885 ; diviseur_freq:inst4|Nb[8]  ; diviseur_freq:inst4|Nb[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.272     ; 1.600      ;
; -0.885 ; diviseur_freq:inst4|Nb[15] ; diviseur_freq:inst4|Nb[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 1.828      ;
; -0.885 ; diviseur_freq:inst4|Nb[15] ; diviseur_freq:inst4|Nb[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 1.828      ;
; -0.885 ; diviseur_freq:inst4|Nb[15] ; diviseur_freq:inst4|Nb[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 1.828      ;
; -0.885 ; diviseur_freq:inst4|Nb[15] ; diviseur_freq:inst4|Nb[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 1.828      ;
; -0.885 ; diviseur_freq:inst4|Nb[15] ; diviseur_freq:inst4|Nb[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 1.828      ;
; -0.885 ; diviseur_freq:inst4|Nb[15] ; diviseur_freq:inst4|Nb[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 1.828      ;
; -0.885 ; diviseur_freq:inst4|Nb[15] ; diviseur_freq:inst4|Nb[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 1.828      ;
; -0.879 ; diviseur_freq:inst4|Nb[16] ; diviseur_freq:inst4|Nb[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 1.822      ;
; -0.879 ; diviseur_freq:inst4|Nb[16] ; diviseur_freq:inst4|Nb[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 1.822      ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                 ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 0.200 ; diviseur_freq:inst4|Nb[21] ; diviseur_freq:inst4|Nb[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.285      ; 0.569      ;
; 0.205 ; diviseur_freq:inst4|Nb[11] ; diviseur_freq:inst4|Nb[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.284      ; 0.573      ;
; 0.209 ; diviseur_freq:inst4|Nb[16] ; diviseur_freq:inst4|Nb[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.285      ; 0.578      ;
; 0.212 ; diviseur_freq:inst4|Nb[20] ; diviseur_freq:inst4|Nb[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.285      ; 0.581      ;
; 0.223 ; diviseur_freq:inst4|Nb[7]  ; diviseur_freq:inst4|Nb[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.271      ; 0.578      ;
; 0.233 ; diviseur_freq:inst4|Nb[6]  ; diviseur_freq:inst4|Nb[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.271      ; 0.588      ;
; 0.261 ; diviseur_freq:inst4|Nb[15] ; diviseur_freq:inst4|Nb[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.285      ; 0.630      ;
; 0.263 ; diviseur_freq:inst4|Nb[21] ; diviseur_freq:inst4|Nb[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.285      ; 0.632      ;
; 0.265 ; diviseur_freq:inst4|Nb[19] ; diviseur_freq:inst4|Nb[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.285      ; 0.634      ;
; 0.268 ; diviseur_freq:inst4|Nb[11] ; diviseur_freq:inst4|Nb[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.284      ; 0.636      ;
; 0.274 ; diviseur_freq:inst4|Nb[14] ; diviseur_freq:inst4|Nb[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.285      ; 0.643      ;
; 0.275 ; diviseur_freq:inst4|Nb[20] ; diviseur_freq:inst4|Nb[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.285      ; 0.644      ;
; 0.278 ; diviseur_freq:inst4|Nb[18] ; diviseur_freq:inst4|Nb[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.285      ; 0.647      ;
; 0.279 ; diviseur_freq:inst4|Nb[17] ; diviseur_freq:inst4|Nb[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.417      ;
; 0.286 ; diviseur_freq:inst4|Nb[9]  ; diviseur_freq:inst4|Nb[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.424      ;
; 0.286 ; diviseur_freq:inst4|Nb[7]  ; diviseur_freq:inst4|Nb[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.271      ; 0.641      ;
; 0.287 ; diviseur_freq:inst4|Nb[23] ; diviseur_freq:inst4|Nb[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.425      ;
; 0.287 ; diviseur_freq:inst4|Nb[13] ; diviseur_freq:inst4|Nb[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.425      ;
; 0.288 ; diviseur_freq:inst4|Nb[10] ; diviseur_freq:inst4|Nb[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.426      ;
; 0.289 ; diviseur_freq:inst4|Nb[1]  ; diviseur_freq:inst4|Nb[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.045      ; 0.418      ;
; 0.289 ; diviseur_freq:inst4|Nb[8]  ; diviseur_freq:inst4|Nb[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.427      ;
; 0.289 ; diviseur_freq:inst4|Nb[7]  ; diviseur_freq:inst4|Nb[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.271      ; 0.644      ;
; 0.290 ; diviseur_freq:inst|Nb[7]   ; diviseur_freq:inst|Nb[7]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.044      ; 0.418      ;
; 0.290 ; diviseur_freq:inst|Nb[1]   ; diviseur_freq:inst|Nb[1]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.044      ; 0.418      ;
; 0.290 ; diviseur_freq:inst4|Nb[2]  ; diviseur_freq:inst4|Nb[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.045      ; 0.419      ;
; 0.290 ; diviseur_freq:inst4|Nb[3]  ; diviseur_freq:inst4|Nb[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.045      ; 0.419      ;
; 0.290 ; diviseur_freq:inst4|Nb[15] ; diviseur_freq:inst4|Nb[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.044      ; 0.418      ;
; 0.290 ; diviseur_freq:inst4|Nb[22] ; diviseur_freq:inst4|Nb[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.428      ;
; 0.290 ; diviseur_freq:inst4|Nb[5]  ; diviseur_freq:inst4|Nb[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.271      ; 0.645      ;
; 0.291 ; diviseur_freq:inst|Nb[8]   ; diviseur_freq:inst|Nb[8]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.044      ; 0.419      ;
; 0.291 ; diviseur_freq:inst|Nb[5]   ; diviseur_freq:inst|Nb[5]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.044      ; 0.419      ;
; 0.291 ; diviseur_freq:inst|Nb[3]   ; diviseur_freq:inst|Nb[3]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.044      ; 0.419      ;
; 0.291 ; diviseur_freq:inst|Nb[2]   ; diviseur_freq:inst|Nb[2]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.044      ; 0.419      ;
; 0.291 ; diviseur_freq:inst4|Nb[14] ; diviseur_freq:inst4|Nb[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.044      ; 0.419      ;
; 0.291 ; diviseur_freq:inst4|Nb[19] ; diviseur_freq:inst4|Nb[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.044      ; 0.419      ;
; 0.292 ; diviseur_freq:inst|Nb[23]  ; diviseur_freq:inst|Nb[23]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.419      ;
; 0.292 ; diviseur_freq:inst|Nb[19]  ; diviseur_freq:inst|Nb[19]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.419      ;
; 0.292 ; diviseur_freq:inst|Nb[18]  ; diviseur_freq:inst|Nb[18]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.419      ;
; 0.292 ; diviseur_freq:inst|Nb[17]  ; diviseur_freq:inst|Nb[17]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.419      ;
; 0.292 ; diviseur_freq:inst|Nb[4]   ; diviseur_freq:inst|Nb[4]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.044      ; 0.420      ;
; 0.292 ; diviseur_freq:inst4|Nb[16] ; diviseur_freq:inst4|Nb[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.044      ; 0.420      ;
; 0.292 ; diviseur_freq:inst4|Nb[20] ; diviseur_freq:inst4|Nb[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.044      ; 0.420      ;
; 0.292 ; diviseur_freq:inst4|Nb[18] ; diviseur_freq:inst4|Nb[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.044      ; 0.420      ;
; 0.292 ; diviseur_freq:inst4|Nb[21] ; diviseur_freq:inst4|Nb[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.044      ; 0.420      ;
; 0.292 ; diviseur_freq:inst4|Nb[12] ; diviseur_freq:inst4|Nb[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.430      ;
; 0.293 ; diviseur_freq:inst|Nb[21]  ; diviseur_freq:inst|Nb[21]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.420      ;
; 0.293 ; diviseur_freq:inst|Nb[20]  ; diviseur_freq:inst|Nb[20]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.420      ;
; 0.294 ; diviseur_freq:inst|Nb[22]  ; diviseur_freq:inst|Nb[22]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.421      ;
; 0.295 ; diviseur_freq:inst4|Nb[11] ; diviseur_freq:inst4|Nb[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.045      ; 0.424      ;
; 0.296 ; diviseur_freq:inst|Nb[11]  ; diviseur_freq:inst|Nb[11]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.044      ; 0.424      ;
; 0.296 ; diviseur_freq:inst|Nb[9]   ; diviseur_freq:inst|Nb[9]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.044      ; 0.424      ;
; 0.296 ; diviseur_freq:inst4|Nb[6]  ; diviseur_freq:inst4|Nb[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.271      ; 0.651      ;
; 0.298 ; diviseur_freq:inst|Nb[10]  ; diviseur_freq:inst|Nb[10]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.044      ; 0.426      ;
; 0.298 ; diviseur_freq:inst4|Nb[6]  ; diviseur_freq:inst4|Nb[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.045      ; 0.427      ;
; 0.299 ; diviseur_freq:inst|Nb[6]   ; diviseur_freq:inst|Nb[6]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.044      ; 0.427      ;
; 0.299 ; diviseur_freq:inst4|Nb[6]  ; diviseur_freq:inst4|Nb[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.271      ; 0.654      ;
; 0.300 ; diviseur_freq:inst4|Nb[7]  ; diviseur_freq:inst4|Nb[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.045      ; 0.429      ;
; 0.301 ; diviseur_freq:inst4|Nb[5]  ; diviseur_freq:inst4|Nb[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.045      ; 0.430      ;
; 0.302 ; diviseur_freq:inst4|Nb[4]  ; diviseur_freq:inst4|Nb[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.045      ; 0.431      ;
; 0.303 ; diviseur_freq:inst4|Nb[0]  ; diviseur_freq:inst4|Nb[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.045      ; 0.432      ;
; 0.303 ; diviseur_freq:inst4|Nb[4]  ; diviseur_freq:inst4|Nb[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.271      ; 0.658      ;
; 0.310 ; diviseur_freq:inst|Nb[0]   ; diviseur_freq:inst|Nb[0]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.044      ; 0.438      ;
; 0.328 ; diviseur_freq:inst4|Nb[19] ; diviseur_freq:inst4|Nb[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.285      ; 0.697      ;
; 0.341 ; diviseur_freq:inst4|Nb[18] ; diviseur_freq:inst4|Nb[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.285      ; 0.710      ;
; 0.342 ; diviseur_freq:inst4|Nb[7]  ; diviseur_freq:inst4|Nb[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.284      ; 0.710      ;
; 0.344 ; diviseur_freq:inst4|Nb[16] ; diviseur_freq:inst4|Nb[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.285      ; 0.713      ;
; 0.345 ; diviseur_freq:inst4|Nb[3]  ; diviseur_freq:inst4|Nb[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.271      ; 0.700      ;
; 0.352 ; diviseur_freq:inst4|Nb[6]  ; diviseur_freq:inst4|Nb[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.284      ; 0.720      ;
; 0.353 ; diviseur_freq:inst4|Nb[5]  ; diviseur_freq:inst4|Nb[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.271      ; 0.708      ;
; 0.356 ; diviseur_freq:inst4|Nb[5]  ; diviseur_freq:inst4|Nb[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.271      ; 0.711      ;
; 0.357 ; diviseur_freq:inst4|Nb[2]  ; diviseur_freq:inst4|Nb[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.271      ; 0.712      ;
; 0.366 ; diviseur_freq:inst|Nb[16]  ; diviseur_freq:inst|Nb[16]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.493      ;
; 0.366 ; diviseur_freq:inst4|Nb[4]  ; diviseur_freq:inst4|Nb[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.271      ; 0.721      ;
; 0.367 ; diviseur_freq:inst|Nb[15]  ; diviseur_freq:inst|Nb[15]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.494      ;
; 0.367 ; diviseur_freq:inst|Nb[14]  ; diviseur_freq:inst|Nb[14]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.494      ;
; 0.369 ; diviseur_freq:inst|Nb[13]  ; diviseur_freq:inst|Nb[13]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.496      ;
; 0.369 ; diviseur_freq:inst4|Nb[4]  ; diviseur_freq:inst4|Nb[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.271      ; 0.724      ;
; 0.396 ; diviseur_freq:inst4|Nb[15] ; diviseur_freq:inst4|Nb[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.285      ; 0.765      ;
; 0.400 ; diviseur_freq:inst4|Nb[11] ; diviseur_freq:inst4|Nb[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.284      ; 0.768      ;
; 0.405 ; diviseur_freq:inst4|Nb[7]  ; diviseur_freq:inst4|Nb[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.284      ; 0.773      ;
; 0.407 ; diviseur_freq:inst4|Nb[16] ; diviseur_freq:inst4|Nb[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.285      ; 0.776      ;
; 0.408 ; diviseur_freq:inst4|Nb[3]  ; diviseur_freq:inst4|Nb[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.271      ; 0.763      ;
; 0.409 ; diviseur_freq:inst4|Nb[5]  ; diviseur_freq:inst4|Nb[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.284      ; 0.777      ;
; 0.409 ; diviseur_freq:inst4|Nb[14] ; diviseur_freq:inst4|Nb[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.285      ; 0.778      ;
; 0.410 ; diviseur_freq:inst4|Nb[1]  ; diviseur_freq:inst4|Nb[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.271      ; 0.765      ;
; 0.411 ; diviseur_freq:inst4|Nb[3]  ; diviseur_freq:inst4|Nb[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.271      ; 0.766      ;
; 0.415 ; diviseur_freq:inst4|Nb[6]  ; diviseur_freq:inst4|Nb[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.284      ; 0.783      ;
; 0.420 ; diviseur_freq:inst4|Nb[2]  ; diviseur_freq:inst4|Nb[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.271      ; 0.775      ;
; 0.422 ; diviseur_freq:inst4|Nb[4]  ; diviseur_freq:inst4|Nb[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.284      ; 0.790      ;
; 0.423 ; diviseur_freq:inst4|Nb[2]  ; diviseur_freq:inst4|Nb[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.271      ; 0.778      ;
; 0.425 ; diviseur_freq:inst4|Nb[0]  ; diviseur_freq:inst4|Nb[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.271      ; 0.780      ;
; 0.435 ; diviseur_freq:inst4|Nb[9]  ; diviseur_freq:inst4|Nb[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.573      ;
; 0.436 ; diviseur_freq:inst4|Nb[10] ; diviseur_freq:inst4|Nb[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.067      ; 0.587      ;
; 0.438 ; diviseur_freq:inst4|Nb[1]  ; diviseur_freq:inst4|Nb[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.045      ; 0.567      ;
; 0.439 ; diviseur_freq:inst|Nb[7]   ; diviseur_freq:inst|Nb[8]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.044      ; 0.567      ;
; 0.439 ; diviseur_freq:inst|Nb[1]   ; diviseur_freq:inst|Nb[2]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.044      ; 0.567      ;
; 0.439 ; diviseur_freq:inst4|Nb[15] ; diviseur_freq:inst4|Nb[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.044      ; 0.567      ;
; 0.439 ; diviseur_freq:inst4|Nb[3]  ; diviseur_freq:inst4|Nb[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.045      ; 0.568      ;
; 0.440 ; diviseur_freq:inst|Nb[3]   ; diviseur_freq:inst|Nb[4]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.044      ; 0.568      ;
; 0.440 ; diviseur_freq:inst4|Nb[19] ; diviseur_freq:inst4|Nb[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.044      ; 0.568      ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.209   ; 0.200 ; N/A      ; N/A     ; -3.000              ;
;  CLOCK_50        ; -3.209   ; 0.200 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -132.616 ; 0.0   ; 0.0      ; 0.0     ; -70.164             ;
;  CLOCK_50        ; -132.616 ; 0.000 ; N/A      ; N/A     ; -70.164             ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LEDR0         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR1         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; CLOCK_50                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR0         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR1         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR0         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR1         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR0         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR1         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 0        ; 0        ; 0        ; 1820     ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 0        ; 0        ; 0        ; 1820     ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 2     ; 2    ;
; Unconstrained Output Port Paths ; 2     ; 2    ;
+---------------------------------+-------+------+


+------------------------------------------+
; Clock Status Summary                     ;
+----------+----------+------+-------------+
; Target   ; Clock    ; Type ; Status      ;
+----------+----------+------+-------------+
; CLOCK_50 ; CLOCK_50 ; Base ; Constrained ;
+----------+----------+------+-------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDR0       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR1       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDR0       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR1       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition
    Info: Processing started: Mon Sep 22 15:11:48 2025
Info: Command: quartus_sta HDL_TP2_EX2_diviseur_freq -c diviseur_freq
Info: qsta_default_script.tcl version: #3
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 12 of the 12 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'diviseur_freq.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.209
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.209            -132.616 CLOCK_50 
Info (332146): Worst-case hold slack is 0.500
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.500               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -67.250 CLOCK_50 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.865
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.865            -117.640 CLOCK_50 
Info (332146): Worst-case hold slack is 0.471
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.471               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -67.250 CLOCK_50 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.017
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.017             -37.066 CLOCK_50 
Info (332146): Worst-case hold slack is 0.200
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.200               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -70.164 CLOCK_50 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4939 megabytes
    Info: Processing ended: Mon Sep 22 15:11:50 2025
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


