= 结构 =
定义数据位宽8位。
== 感受器 ==
有三个子模块：键盘输入，反馈输入，数字总线。
=== 键盘输入 ===
dyVerilog端口。获取键盘输入值。由外部控制什么时候获得什么样的值。
=== 反馈输入 ===
dyVerilog端口。获取反馈值。
=== 数字总线 ===
将两种输入叠加为8位数据。叠加方法是按位或。

= 测试 =
==== 编码 ====
将键盘输入值编码成8位二进制数。如果输入值大于8位，则截取低8位。

= 流程 =
1. 启动，导入配置文件。

== 配置文件格式 ==
* DATA Condition1 C2 C3 ……
* input action
== 配置文件导入方法 ==
在导入时，将外输入接到内输入上。

= 响应 =
* 当输入的指令不在指令列表，则进入记录状态（初始化、设置）

= 输入 =
* 是一个序列。
* 分内外。内输入是控制输入，外输入是感知输入。
* 内输入控制其计算动作，外输入是激励。
* 当内外同时存在时，输出动作并存储反射。
* TODO:同一种外输入，对应不同内输入时，如何处理？
= 信息流： =
* 输入：键盘 -》 编码
* 编码：无
* 计算：查找、记录
* 译码：无
* 输出：找到字体文件中对应的字体。

= 基本结构 =
1. 反射结构。
    * 中间结果如果无效，则输出0
    * 如果没有下级，则后级地址输出0
2. 数字传输线。一组数字传输线由8位构成，其输入、输出端口无限制。线上的值由输入为1的端口数减输出为1的端口数。
