La plupart des processeurs modernes (???) communiquent avec la mémoire par bus (généralement 16/32/64 bits de data in/data_out). Cela provoque la communication de bits inutiles, donc une perte d'énergie. On présente ici une architecture load/store ne nécessitant que 7 fils de communication entre le processeur et la mémoire, et plus particulièrement, un seul fil pour la communication de données. On discutera ensuite d'une ISA cherchant à minimiser la quantité de bits échangés entre la mémoire et le processeur.
