\documentclass[a4paper]{article}
\usepackage[utf8]{inputenc}
\usepackage[frenchb]{babel}
\usepackage[T1]{fontenc}
\usepackage{graphicx}
\usepackage{ifpdf}
\usepackage{hyperref}
\usepackage{amsmath}
\usepackage{listings}
\usepackage{mips}
\usepackage{slashbox}

\title{Processeu \textsc{Nono} 1et 2}
\author{Cédric \textsc{Bois} \and Benjamin \textsc{Sientzoff}}
\date{\today}
\ifpdf
\hypersetup{
    pdfauthor={Cédric Bois, Benjamin Sientzoff},
    pdftitle={Réalisation processeur Nono-1 et Nono-2},
}
\fi
\begin{document}

	% page de garde avec sommaire
	\maketitle
	\vspace{15cm}
	\par{Université de Nantes - Licence 3 Informatique}
	\par{\textsc{X5I0030} Architecture des Ordinateurs}
	\newpage
	% sommaire
	\tableofcontents
	\newpage % passer à la page suivante
	
	\section*{Introduction}

		\paragraph{}{
		Dans le cadre du cours intitulé \textit{Architecture des ordinateurs}, nous devons recréer
		un processeur Nono-1. Par la suite, ce processeur sera modifier pour devenir Nono-2. Ce 
		rapport retrace comment nous avons réalisé le premier processeur.
		}
		
		\paragraph{}{
		Les circuits électroniques présentés sont produits avec le logiciel \textit{Logisim}. Ces
		circuits et les différents fichiers permettant notamment de programmer le processeur sont 
		fournis avec la version numérique de ce rapport. Les images RAM peuvent être directement 
		chargées dans la RAM des processeurs Nono. Ces images correspondent aux programmes 
		compilés pour ces architectures et peuvent être exécutés directement dans \textit{Logisim}.
		}
		
		\paragraph{}{
		Nous commençons par présenter les différents sous-circuits composants le \textsc{Nono 1}.
		Puis nous détaillons son utilisation. Enfin, une brève partie explique comment 
		transformer \textsc{Nono 1} en \textsc{Nono 2}.
		}
	
	\newpage
	%\section{Réalisation de Nono-1}
	
		\section{Opcode des instructions}
			
			\paragraph{}{
			Nono-1 et Non-2 sont des processeurs utilisant l'assembleur MIPS. Les 
			instructions disponibles sur Nono-1 sont présentés au tableau de la figure
			\ref{tab_opcode}. On remarque que les instructions reconnues sont relativement
			restreintes. Ces instructions sont de trois formats différents comme on peut
			le voir à la figure \ref{format_inst}\footnote{Tiré du sujet du projet rédigé par M. Frédéric \textsc{Goualard}}.
			}
			
			\begin{figure}[!ht]
			\centering
			\includegraphics[scale=0.2]{formats_instructions.png}
			\caption{\label{format_inst} Formats des instructions}
			\end{figure}
			
				\subparagraph{Le Format F1}{
				Le format F1 est composé de quatre paquets de bits.
				Le premier est sur quatre bits, il correspond au code de l'instruction,
				et c'est le cas pour tous les formats d'instructions.
				Les trois paquets suivants, sur quatre bits. Ce format est utilisé typiquement
				pour des opérations faisant intervenir trois registres. Le premier correspond
				à la destination du résultat et les deux suivants aux registres contenant les
				opérantes.
				}
				\subparagraph{Le Format F2}{
				Le format F2 est composé de trois paquets de bits.
				Le premier est sur quatre bits, il correspond au code de l'instruction.
				Les 4 bits suivants correspondent à un nom de registre et les 8 derniers
				à une valeur immédiate. Ce format est typiquement utilisé pour l'instruction
				\textit{li}.
				}
				\subparagraph{Le Format F3}{
				Le format F3 peut être divisé en quatre parties. C'est le format utilisé
				pour les sauts. Les quatre bits correspondent à l'opcode de l'instruction.
				Le paquet des quatre bits et le suivant constitué des quatre autres bits
				suivant correspondent à des noms de registres. Enfin les derniers bits (au
				nombre de quatre) correspondent à un offset. Pour les sauts, cela correspond
				à l'adresse de l'étiquette où effectuer le saut. 
				}
			
			\begin{figure}
			\centering
			\begin{tabular}{|p{4cm}|c|c|c|c|}
				\hline Instruction et paramètres & Format & Opcode  \\ 
				\hline \texttt{add r$_{d}$, r$_{s}$, r$_{t}$} & F$_{1}$ & \texttt{1000} \\ 
				\hline \texttt{sub r$_{d}$, r$_{s}$, r$_{t}$} & F$_{1}$ & \texttt{1001}  \\ 
				\hline \texttt{or r$_{d}$, r$_{s}$, r$_{t}$} & F$_{1}$ & \texttt{1010}  \\ 
				\hline \texttt{and r$_{d}$, r$_{s}$, r$_{t}$} & F$_{1}$ & \texttt{1011}  \\ 
				\hline \texttt{not r$_{d}$, r$_{s}$} & F$_{1}$ & \texttt{1100} \\ 
				\hline \texttt{shl r$_{d}$, r$_{s}$, r$_{t}$} & F$_{1}$ & \texttt{1101} \\ 
				\hline \texttt{shr r$_{d}$, r$_{s}$, r$_{t}$} & F$_{1}$ & \texttt{1110} \\ 
				\hline \texttt{li r$_{d}$, $val$} & F$_{2}$ & \texttt{1111} \\ 
				\hline \texttt{halt} & F$_{1}$ & \texttt{0000} \\ 
				\hline \texttt{b \textit{offset}} & F$_{3}$ & \texttt{0001} \\
				\hline \texttt{beq r$_{s}$, r$_{t}$, \textit{offset}} & F$_{3}$ & \texttt{0010} \\ 
				\hline \texttt{bne r$_{s}$, r$_{t}$,\textit{offset}} & F$_{3}$ & \texttt{0011} \\ 
				\hline \texttt{bge r$_{s}$, r$_{t}$, \textit{offset}} & F$_{3}$ & \texttt{0100} \\ 
				\hline \texttt{ble r$_{s}$, r$_{t}$, \textit{offset}} & F$_{3}$ & \texttt{0101} \\ 
				\hline \texttt{bgt r$_{s}$, r$_{t}$, \textit{offset}} & F$_{3}$ & \texttt{0110} \\ 
				\hline \texttt{blt r$_{s}$, r$_{t}$, \textit{offset}} & F$_{3}$ & \texttt{0111} \\ 
				\hline 
				\end{tabular}
			\caption{
				\label{tab_opcode}
				\textit{Opcode} des différentes instruction du processeur \textsc{Nono 1}
			}
			\end{figure}
			
			\paragraph{}{
			Le choix des opcodes n'a pas était fait au hasard. En effet, en regardant le nombre
			d'instructions pour les sauts et le nombre d'opérations faisant appellent à l'unité
			arithmétique et logique du processeur, on s’aperçoit qu'ils peuvent être divisé 
			en deux 	groupes. On a donc regroupés les opcodes en trois groupes. Le premier 
			correspond aux opcodes qui commence par un $1$, ce sont les instructions qui font 
			appel à l'UAL. Le second groupe, les opcodes commencent par un $0$, correspondent 
			aux sauts. Enfin le dernier groupe est composé des autres instructions. Citons
			notamment les opcodes $0000$ et $1111$. Le tableau des instructions, leur format et
			les opcodes correspondants est présenté à la figure \ref{tab_opcode}.
			}
			
			\paragraph{}{
			Maintenant que nous avons définit nos opcodes, il est temps de concevoir les circuits
			électroniques composants le processeur \textsc{Nono 1}. Commençons par l'Unité 
			Arithmétique et Logique.
			}
	
		\section{L' unité arithmétique et logique}
			\input{UAL.tex}
			
		\section{Le contrôleur de saut}
			\input{control_saut.tex}
			
		\section{Le décodeur d'instructions}
			\input{deco_instru.tex}
			
		\section{La sélection des registres}
			\input{selec_reg.tex}
			
		\section{Le banc de registres}
			\input{banc_reg.tex}
			
		\paragraph{}{
				Trouvez à la figure \ref{nono_circ} le schéma global du processeur \textsc{Nono 1}
				utilisant les circuits présentés dans ce rapport.
		}
		
		\begin{figure}
			\centering
			\includegraphics[scale=0.35]{circuits/Nono-1.png}
			\caption{
			\label{nono_circ}
			Schéma de \text{Nono 1}
			}
		\end{figure}
					
	
	%\section{Processeurs Nono-1 et Nono-2}
		\section{Nono-1}
			\input{nono1.tex}
		\section{Nono-2}
			\input{nono2.tex}
	

	
	
	\newpage
	\section*{Conclusion}
		\paragraph{}{
		La réalisation d'un processeur n'est pas trivial. Un processeur est un 
		composant relativement complexe. Mais la division de ce dernier par unités
		spécialisées permet de simplifier sa conception. \newline
		}
		
		\paragraph{}{
		En réalisant nous même un processeur, on a put prendre conscience à 
		quel point un langage d'assemblage est lié à une architecture physique.
		}
		
	\newpage
	\listoffigures
		
\end{document}
