<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Wiring" name="0"/>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4">
    <tool name="ROM">
      <a name="contents">addr/data: 8 8
0
</a>
    </tool>
  </lib>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(390,140)" to="(400,140)"/>
    <wire from="(220,180)" to="(250,180)"/>
    <wire from="(160,190)" to="(160,210)"/>
    <wire from="(250,140)" to="(250,180)"/>
    <wire from="(160,180)" to="(190,180)"/>
    <wire from="(390,130)" to="(390,140)"/>
    <wire from="(290,220)" to="(290,330)"/>
    <wire from="(450,160)" to="(490,160)"/>
    <wire from="(160,150)" to="(160,180)"/>
    <wire from="(260,110)" to="(260,290)"/>
    <wire from="(390,170)" to="(400,170)"/>
    <wire from="(150,150)" to="(160,150)"/>
    <wire from="(160,190)" to="(190,190)"/>
    <wire from="(220,190)" to="(300,190)"/>
    <wire from="(260,330)" to="(260,340)"/>
    <wire from="(390,170)" to="(390,200)"/>
    <wire from="(250,140)" to="(300,140)"/>
    <wire from="(260,320)" to="(260,330)"/>
    <wire from="(150,210)" to="(160,210)"/>
    <wire from="(260,330)" to="(290,330)"/>
    <wire from="(260,110)" to="(300,110)"/>
    <wire from="(350,130)" to="(390,130)"/>
    <wire from="(290,220)" to="(300,220)"/>
    <wire from="(350,200)" to="(390,200)"/>
    <comp lib="6" loc="(406,315)" name="Text">
      <a name="text" val="0 - or   /   1 - and"/>
    </comp>
    <comp lib="1" loc="(350,130)" name="AND Gate"/>
    <comp lib="1" loc="(350,200)" name="AND Gate"/>
    <comp lib="0" loc="(150,150)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(260,340)" name="Pin">
      <a name="facing" val="north"/>
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(150,210)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(490,160)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp loc="(220,180)" name="LU"/>
    <comp lib="1" loc="(450,160)" name="OR Gate"/>
    <comp lib="1" loc="(260,290)" name="NOT Gate">
      <a name="facing" val="north"/>
    </comp>
    <comp lib="6" loc="(94,38)" name="Text">
      <a name="text" val="Exemplo0032"/>
    </comp>
    <comp lib="6" loc="(152,59)" name="Text">
      <a name="text" val="Nome: Tiago Matta Machado Zaidan"/>
    </comp>
    <comp lib="6" loc="(103,83)" name="Text">
      <a name="text" val="Matricula: 451620"/>
    </comp>
  </circuit>
  <circuit name="LU">
    <a name="circuit" val="LU"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(160,110)" to="(160,150)"/>
    <wire from="(110,110)" to="(160,110)"/>
    <wire from="(230,90)" to="(250,90)"/>
    <wire from="(110,80)" to="(140,80)"/>
    <wire from="(140,190)" to="(170,190)"/>
    <wire from="(140,80)" to="(140,190)"/>
    <wire from="(160,150)" to="(170,150)"/>
    <wire from="(160,110)" to="(180,110)"/>
    <wire from="(140,80)" to="(180,80)"/>
    <wire from="(220,170)" to="(250,170)"/>
    <comp lib="1" loc="(230,90)" name="OR Gate"/>
    <comp lib="1" loc="(220,170)" name="AND Gate"/>
    <comp lib="0" loc="(250,90)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(110,110)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(250,170)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(110,80)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
  </circuit>
</project>
