/* PLX 9656 PCI CONFIGURATION REGISTERS */
#define PLX9656_PCIIDR			0x00
#define PLX9656_PCIICR			0x04
#define PLX9656_PCISR			0x06
#define PLX9656_PCIREV			0x08
#define PLX9656_PCICCR			0x09
#define PLX9656_PCICLSR			0x0c
#define PLX9656_PCILTR			0x0d
#define PLX9656_PCIHTR			0x0e
#define PLX9656_PCIBISTR		0x0f
#define PLX9656_PCIBAR0			0x10
#define PLX9656_PCIBAR1			0x14
#define PLX9656_PCIBAR2			0x18
#define PLX9656_PCIBAR3			0x1c
#define PLX9656_PCIBAR4			0x20
#define PLX9656_PCIBAR5			0x24
#define PLX9656_PCICIS			0x28
#define PLX9656_PCISVID			0x2c
#define PLX9656_PCISID			0x2e
#define PLX9656_PCIERBAR		0x30
#define PLX9656_CAP_PTR			0x34
#define PLX9656_PCIILR			0x3c
#define PLX9656_PCIIPR			0x3d
#define PLX9656_PCIMGR			0x3e
#define PLX9656_PCIMLR			0x3f
#define PLX9656_PMCAPID			0x40
#define PLX9656_PMNEXT			0x41
#define PLX9656_PMC			0x42
#define PLX9656_PMCSR			0x44
#define PLX9656_PMDATA			0x47
#define PLX9656_HS_CNTL			0x48
#define PLX9656_HS_NEXT			0x49
#define PLX9656_HS_CSR			0x4a
#define PLX9656_PVPDID			0x4c
#define PLX9656_PVPD_NEXT		0x4d
#define PLX9656_PVPDAD			0x4e
#define PLX9656_PVPDATA			0x50

/* PLX 9656 LOCAL CONFGURATION REGISTERS */
#define PLX9656_LAS0RR			0x00
#define PLX9656_LAS0BA			0x04
#define PLX9656_MARBR			0x08
#define PLX9656_BIGEND			0x0c
#define PLX9656_LMISC1			0x0d
#define PLX9656_PROT_AREA		0x0e
#define PLX9656_LIMSC2			0x0f
#define PLX9656_EROMRR			0x10
#define PLX9656_EROMBA			0x14
#define PLX9656_LBRD0			0x18
#define PLX9656_DMRR			0x1c			
#define PLX9656_DMLBAM			0x20
#define PLX9656_DMLBAI			0x24
#define PLX9656_DMPBAM			0x28
#define PLX9656_DMCFGA			0x2c
#define PLX9656_LAS1RR			0xf0
#define PLX9656_LAS1BA			0xf4
#define PLX9656_LBRD1			0xf8
#define PLX9656_DMDAC			0xfc
#define PLX9656_PCIARB			0x100
#define PLX9656_PABTADR			0x104

/* PLX 9656 RUNTIME REGISTERS */
#define PLX9656_MBOX0			0x40
#define PLX9656_MBOX1			0x44
#define PLX9656_MBOX2			0x48
#define PLX9656_MBOX3			0x4c
#define PLX9656_MBOX4			0x50
#define PLX9656_MBOX5			0x54
#define PLX9656_MBOX6			0x58
#define PLX9656_MBOX7			0x5c
#define PLX9656_P2LDBELL		0x60
#define PLX9656_L2PDBELL		0x64
#define PLX9656_INTCSR			0x68
#define PLX9656_CNTRL			0x6c
#define PLX9656_PCIHIDR			0x70
#define PLX9656_PCIHREV			0x74

/* PLX 9656 DMA REGISTERS */
#define PLX9656_DMAMODE0		0x80
#define PLX9656_DMAPADR0		0x84
#define PLX9656_DMALADR0		0x88
#define PLX9656_DMASIZ0			0x8c
#define PLX9656_DMADPR0			0x90
#define PLX9656_DMAMODE1		0x94
#define PLX9656_DMAPADR1		0x98
#define PLX9656_DMALADR1		0x9c
#define PLX9656_DMASIZ1			0xa0
#define PLX9656_DMADPR1			0xa4
#define PLX9656_DMACSR0			0xa8
#define PLX9656_DMACSR1			0xa9
#define PLX9656_DMAARB			0xac
#define PLX9656_DMATHR			0xb0
#define PLX9656_DMADAC0			0xb4
#define PLX9656_DMADAC1			0xb8

/* PLX 9656 MESSAGING QUEUE REGISTERS */
#define PLX9656_OPQIS			0x30
#define PLX9656_OPQIM			0x34
#define PLX9656_IQP			0x40
#define PLX9656_OQP			0x44
#define PLX9656_MQCR			0xc0
#define PLX9656_QBAR			0xc4
#define PLX9656_IFHPR			0xc8
#define PLX9656_IFTPR			0xcc
#define PLX9656_IPHPR			0xd0
#define PLX9656_IPTPR			0xd4
#define PLX9656_OFHPR			0xd8
#define PLX9656_OFTPR			0xdc
#define PLX9656_OPHPR			0xe0
#define PLX9656_OPTPR			0xe4
#define PLX9656_QSR			0xe8


