TimeQuest Timing Analyzer report for RegFile
Tue Nov 12 16:28:41 2013
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Clocks
  4. Slow Model Fmax Summary
  5. Slow Model Setup Summary
  6. Slow Model Hold Summary
  7. Slow Model Recovery Summary
  8. Slow Model Removal Summary
  9. Slow Model Minimum Pulse Width Summary
 10. Slow Model Setup: 'CLOCK_50'
 11. Slow Model Setup: 'KEY[1]'
 12. Slow Model Setup: 'pipereg:IF_ID|out1[26]'
 13. Slow Model Setup: 'clk_div:clockdiv|clock_10Hz_reg'
 14. Slow Model Setup: 'clk_div:clockdiv|clock_1Khz_reg'
 15. Slow Model Setup: 'clk_div:clockdiv|clock_1Mhz_reg'
 16. Slow Model Setup: 'clk_div:clockdiv|clock_100hz_reg'
 17. Slow Model Setup: 'clk_div:clockdiv|clock_100Khz_reg'
 18. Slow Model Setup: 'clk_div:clockdiv|clock_10Khz_reg'
 19. Slow Model Setup: 'SW[15]'
 20. Slow Model Hold: 'KEY[1]'
 21. Slow Model Hold: 'SW[15]'
 22. Slow Model Hold: 'CLOCK_50'
 23. Slow Model Hold: 'clk_div:clockdiv|clock_100Khz_reg'
 24. Slow Model Hold: 'clk_div:clockdiv|clock_100hz_reg'
 25. Slow Model Hold: 'clk_div:clockdiv|clock_10Hz_reg'
 26. Slow Model Hold: 'clk_div:clockdiv|clock_10Khz_reg'
 27. Slow Model Hold: 'clk_div:clockdiv|clock_1Khz_reg'
 28. Slow Model Hold: 'clk_div:clockdiv|clock_1Mhz_reg'
 29. Slow Model Hold: 'pipereg:IF_ID|out1[26]'
 30. Slow Model Minimum Pulse Width: 'KEY[1]'
 31. Slow Model Minimum Pulse Width: 'CLOCK_50'
 32. Slow Model Minimum Pulse Width: 'SW[15]'
 33. Slow Model Minimum Pulse Width: 'clk_div:clockdiv|clock_100Khz_reg'
 34. Slow Model Minimum Pulse Width: 'clk_div:clockdiv|clock_100hz_reg'
 35. Slow Model Minimum Pulse Width: 'clk_div:clockdiv|clock_10Hz_reg'
 36. Slow Model Minimum Pulse Width: 'clk_div:clockdiv|clock_10Khz_reg'
 37. Slow Model Minimum Pulse Width: 'clk_div:clockdiv|clock_1Khz_reg'
 38. Slow Model Minimum Pulse Width: 'clk_div:clockdiv|clock_1Mhz_reg'
 39. Slow Model Minimum Pulse Width: 'pipereg:IF_ID|out1[26]'
 40. Setup Times
 41. Hold Times
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Propagation Delay
 45. Minimum Propagation Delay
 46. Fast Model Setup Summary
 47. Fast Model Hold Summary
 48. Fast Model Recovery Summary
 49. Fast Model Removal Summary
 50. Fast Model Minimum Pulse Width Summary
 51. Fast Model Setup: 'CLOCK_50'
 52. Fast Model Setup: 'KEY[1]'
 53. Fast Model Setup: 'pipereg:IF_ID|out1[26]'
 54. Fast Model Setup: 'clk_div:clockdiv|clock_10Hz_reg'
 55. Fast Model Setup: 'clk_div:clockdiv|clock_1Khz_reg'
 56. Fast Model Setup: 'clk_div:clockdiv|clock_1Mhz_reg'
 57. Fast Model Setup: 'clk_div:clockdiv|clock_100Khz_reg'
 58. Fast Model Setup: 'clk_div:clockdiv|clock_100hz_reg'
 59. Fast Model Setup: 'clk_div:clockdiv|clock_10Khz_reg'
 60. Fast Model Setup: 'SW[15]'
 61. Fast Model Hold: 'SW[15]'
 62. Fast Model Hold: 'KEY[1]'
 63. Fast Model Hold: 'CLOCK_50'
 64. Fast Model Hold: 'clk_div:clockdiv|clock_100Khz_reg'
 65. Fast Model Hold: 'clk_div:clockdiv|clock_100hz_reg'
 66. Fast Model Hold: 'clk_div:clockdiv|clock_10Hz_reg'
 67. Fast Model Hold: 'clk_div:clockdiv|clock_10Khz_reg'
 68. Fast Model Hold: 'clk_div:clockdiv|clock_1Khz_reg'
 69. Fast Model Hold: 'clk_div:clockdiv|clock_1Mhz_reg'
 70. Fast Model Hold: 'pipereg:IF_ID|out1[26]'
 71. Fast Model Minimum Pulse Width: 'KEY[1]'
 72. Fast Model Minimum Pulse Width: 'CLOCK_50'
 73. Fast Model Minimum Pulse Width: 'SW[15]'
 74. Fast Model Minimum Pulse Width: 'clk_div:clockdiv|clock_100Khz_reg'
 75. Fast Model Minimum Pulse Width: 'clk_div:clockdiv|clock_100hz_reg'
 76. Fast Model Minimum Pulse Width: 'clk_div:clockdiv|clock_10Hz_reg'
 77. Fast Model Minimum Pulse Width: 'clk_div:clockdiv|clock_10Khz_reg'
 78. Fast Model Minimum Pulse Width: 'clk_div:clockdiv|clock_1Khz_reg'
 79. Fast Model Minimum Pulse Width: 'clk_div:clockdiv|clock_1Mhz_reg'
 80. Fast Model Minimum Pulse Width: 'pipereg:IF_ID|out1[26]'
 81. Setup Times
 82. Hold Times
 83. Clock to Output Times
 84. Minimum Clock to Output Times
 85. Propagation Delay
 86. Minimum Propagation Delay
 87. Multicorner Timing Analysis Summary
 88. Setup Times
 89. Hold Times
 90. Clock to Output Times
 91. Minimum Clock to Output Times
 92. Progagation Delay
 93. Minimum Progagation Delay
 94. Setup Transfers
 95. Hold Transfers
 96. Report TCCS
 97. Report RSKM
 98. Unconstrained Paths
 99. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; RegFile                                                           ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                               ;
+-----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------+
; Clock Name                        ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                               ;
+-----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------+
; clk_div:clockdiv|clock_1Khz_reg   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:clockdiv|clock_1Khz_reg }   ;
; clk_div:clockdiv|clock_1Mhz_reg   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:clockdiv|clock_1Mhz_reg }   ;
; clk_div:clockdiv|clock_10Hz_reg   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:clockdiv|clock_10Hz_reg }   ;
; clk_div:clockdiv|clock_10Khz_reg  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:clockdiv|clock_10Khz_reg }  ;
; clk_div:clockdiv|clock_100hz_reg  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:clockdiv|clock_100hz_reg }  ;
; clk_div:clockdiv|clock_100Khz_reg ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:clockdiv|clock_100Khz_reg } ;
; CLOCK_50                          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                          ;
; KEY[1]                            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { KEY[1] }                            ;
; pipereg:IF_ID|out1[26]            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { pipereg:IF_ID|out1[26] }            ;
; SW[15]                            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SW[15] }                            ;
+-----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                  ;
+------------+-----------------+-----------------------------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                        ; Note                                                  ;
+------------+-----------------+-----------------------------------+-------------------------------------------------------+
; INF MHz    ; 414.25 MHz      ; SW[15]                            ; limit due to hold check                               ;
; 52.32 MHz  ; 52.32 MHz       ; KEY[1]                            ;                                                       ;
; 199.56 MHz ; 199.56 MHz      ; CLOCK_50                          ;                                                       ;
; 803.86 MHz ; 500.0 MHz       ; clk_div:clockdiv|clock_10Hz_reg   ; limit due to high minimum pulse width violation (tch) ;
; 807.75 MHz ; 500.0 MHz       ; clk_div:clockdiv|clock_1Khz_reg   ; limit due to high minimum pulse width violation (tch) ;
; 924.21 MHz ; 500.0 MHz       ; clk_div:clockdiv|clock_1Mhz_reg   ; limit due to high minimum pulse width violation (tch) ;
; 936.33 MHz ; 500.0 MHz       ; clk_div:clockdiv|clock_100hz_reg  ; limit due to high minimum pulse width violation (tch) ;
; 942.51 MHz ; 500.0 MHz       ; clk_div:clockdiv|clock_100Khz_reg ; limit due to high minimum pulse width violation (tch) ;
; 942.51 MHz ; 500.0 MHz       ; clk_div:clockdiv|clock_10Khz_reg  ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+-----------------------------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------------+
; Slow Model Setup Summary                                    ;
+-----------------------------------+---------+---------------+
; Clock                             ; Slack   ; End Point TNS ;
+-----------------------------------+---------+---------------+
; CLOCK_50                          ; -11.738 ; -184.281      ;
; KEY[1]                            ; -9.056  ; -6513.882     ;
; pipereg:IF_ID|out1[26]            ; -4.255  ; -20.802       ;
; clk_div:clockdiv|clock_10Hz_reg   ; -0.244  ; -0.297        ;
; clk_div:clockdiv|clock_1Khz_reg   ; -0.238  ; -0.310        ;
; clk_div:clockdiv|clock_1Mhz_reg   ; -0.082  ; -0.162        ;
; clk_div:clockdiv|clock_100hz_reg  ; -0.068  ; -0.136        ;
; clk_div:clockdiv|clock_100Khz_reg ; -0.061  ; -0.144        ;
; clk_div:clockdiv|clock_10Khz_reg  ; -0.061  ; -0.129        ;
; SW[15]                            ; 0.823   ; 0.000         ;
+-----------------------------------+---------+---------------+


+------------------------------------------------------------+
; Slow Model Hold Summary                                    ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; KEY[1]                            ; -1.289 ; -2.576        ;
; SW[15]                            ; -1.207 ; -5.894        ;
; CLOCK_50                          ; 0.136  ; 0.000         ;
; clk_div:clockdiv|clock_100Khz_reg ; 0.391  ; 0.000         ;
; clk_div:clockdiv|clock_100hz_reg  ; 0.391  ; 0.000         ;
; clk_div:clockdiv|clock_10Hz_reg   ; 0.391  ; 0.000         ;
; clk_div:clockdiv|clock_10Khz_reg  ; 0.391  ; 0.000         ;
; clk_div:clockdiv|clock_1Khz_reg   ; 0.391  ; 0.000         ;
; clk_div:clockdiv|clock_1Mhz_reg   ; 0.391  ; 0.000         ;
; pipereg:IF_ID|out1[26]            ; 3.469  ; 0.000         ;
+-----------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                     ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; KEY[1]                            ; -2.000 ; -3574.222     ;
; CLOCK_50                          ; -1.380 ; -76.380       ;
; SW[15]                            ; -1.222 ; -1.222        ;
; clk_div:clockdiv|clock_100Khz_reg ; -0.500 ; -4.000        ;
; clk_div:clockdiv|clock_100hz_reg  ; -0.500 ; -4.000        ;
; clk_div:clockdiv|clock_10Hz_reg   ; -0.500 ; -4.000        ;
; clk_div:clockdiv|clock_10Khz_reg  ; -0.500 ; -4.000        ;
; clk_div:clockdiv|clock_1Khz_reg   ; -0.500 ; -4.000        ;
; clk_div:clockdiv|clock_1Mhz_reg   ; -0.500 ; -4.000        ;
; pipereg:IF_ID|out1[26]            ; 0.500  ; 0.000         ;
+-----------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                                                                                                                               ;
+---------+-----------------------------------------------------------------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                       ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------------------------------------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -11.738 ; RegModule:reg_file|register[21][23]                                                                             ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.508     ; 9.266      ;
; -11.709 ; RegModule:reg_file|register[21][7]                                                                              ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.472     ; 9.273      ;
; -11.672 ; RegModule:reg_file|register[12][19]                                                                             ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.482     ; 9.226      ;
; -11.643 ; RegModule:reg_file|register[5][19]                                                                              ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.500     ; 9.179      ;
; -11.606 ; RegModule:reg_file|register[21][4]                                                                              ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.472     ; 9.170      ;
; -11.600 ; RegModule:reg_file|register[21][4]                                                                              ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.472     ; 9.164      ;
; -11.580 ; RegModule:reg_file|register[21][23]                                                                             ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.511     ; 9.105      ;
; -11.578 ; RegModule:reg_file|register[21][23]                                                                             ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.511     ; 9.103      ;
; -11.577 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a11~portb_address_reg0 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.588     ; 9.025      ;
; -11.577 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a11~portb_address_reg1 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.588     ; 9.025      ;
; -11.577 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a11~portb_address_reg2 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.588     ; 9.025      ;
; -11.577 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a11~portb_address_reg3 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.588     ; 9.025      ;
; -11.577 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a11~portb_address_reg4 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.588     ; 9.025      ;
; -11.577 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a11~portb_address_reg5 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.588     ; 9.025      ;
; -11.577 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a11~portb_address_reg6 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.588     ; 9.025      ;
; -11.577 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a11~portb_address_reg7 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.588     ; 9.025      ;
; -11.577 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a11~portb_address_reg8 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.588     ; 9.025      ;
; -11.577 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a11~portb_address_reg9 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.588     ; 9.025      ;
; -11.575 ; RegModule:reg_file|register[21][23]                                                                             ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.511     ; 9.100      ;
; -11.575 ; RegModule:reg_file|register[21][23]                                                                             ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.511     ; 9.100      ;
; -11.575 ; RegModule:reg_file|register[22][3]                                                                              ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.489     ; 9.122      ;
; -11.574 ; RegModule:reg_file|register[21][23]                                                                             ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.511     ; 9.099      ;
; -11.569 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a0~portb_address_reg0  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.585     ; 9.020      ;
; -11.569 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a0~portb_address_reg1  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.585     ; 9.020      ;
; -11.569 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a0~portb_address_reg2  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.585     ; 9.020      ;
; -11.569 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a0~portb_address_reg3  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.585     ; 9.020      ;
; -11.569 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a0~portb_address_reg4  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.585     ; 9.020      ;
; -11.569 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a0~portb_address_reg5  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.585     ; 9.020      ;
; -11.569 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a0~portb_address_reg6  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.585     ; 9.020      ;
; -11.569 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a0~portb_address_reg7  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.585     ; 9.020      ;
; -11.569 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a0~portb_address_reg8  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.585     ; 9.020      ;
; -11.569 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a0~portb_address_reg9  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.585     ; 9.020      ;
; -11.564 ; RegModule:reg_file|register[26][23]                                                                             ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.505     ; 9.095      ;
; -11.563 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a0~portb_address_reg0  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.585     ; 9.014      ;
; -11.563 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a0~portb_address_reg1  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.585     ; 9.014      ;
; -11.563 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a0~portb_address_reg2  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.585     ; 9.014      ;
; -11.563 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a0~portb_address_reg3  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.585     ; 9.014      ;
; -11.563 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a0~portb_address_reg4  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.585     ; 9.014      ;
; -11.563 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a0~portb_address_reg5  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.585     ; 9.014      ;
; -11.563 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a0~portb_address_reg6  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.585     ; 9.014      ;
; -11.563 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a0~portb_address_reg7  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.585     ; 9.014      ;
; -11.563 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a0~portb_address_reg8  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.585     ; 9.014      ;
; -11.563 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a0~portb_address_reg9  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.585     ; 9.014      ;
; -11.551 ; RegModule:reg_file|register[21][7]                                                                              ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.475     ; 9.112      ;
; -11.549 ; RegModule:reg_file|register[21][7]                                                                              ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.475     ; 9.110      ;
; -11.546 ; RegModule:reg_file|register[21][7]                                                                              ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.475     ; 9.107      ;
; -11.546 ; RegModule:reg_file|register[21][7]                                                                              ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.475     ; 9.107      ;
; -11.545 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a16~portb_address_reg0 ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.582     ; 8.999      ;
; -11.545 ; RegModule:reg_file|register[21][7]                                                                              ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.475     ; 9.106      ;
; -11.545 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a16~portb_address_reg1 ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.582     ; 8.999      ;
; -11.545 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a16~portb_address_reg2 ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.582     ; 8.999      ;
; -11.545 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a16~portb_address_reg3 ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.582     ; 8.999      ;
; -11.545 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a16~portb_address_reg4 ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.582     ; 8.999      ;
; -11.545 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a16~portb_address_reg5 ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.582     ; 8.999      ;
; -11.545 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a16~portb_address_reg6 ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.582     ; 8.999      ;
; -11.545 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a16~portb_address_reg7 ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.582     ; 8.999      ;
; -11.545 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a16~portb_address_reg8 ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.582     ; 8.999      ;
; -11.545 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a16~portb_address_reg9 ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.582     ; 8.999      ;
; -11.542 ; RegModule:reg_file|register[26][6]                                                                              ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.484     ; 9.094      ;
; -11.539 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a16~portb_address_reg0 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.582     ; 8.993      ;
; -11.539 ; RegModule:reg_file|register[26][6]                                                                              ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.484     ; 9.091      ;
; -11.539 ; RegModule:reg_file|register[26][6]                                                                              ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.484     ; 9.091      ;
; -11.539 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a16~portb_address_reg1 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.582     ; 8.993      ;
; -11.539 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a16~portb_address_reg2 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.582     ; 8.993      ;
; -11.539 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a16~portb_address_reg3 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.582     ; 8.993      ;
; -11.539 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a16~portb_address_reg4 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.582     ; 8.993      ;
; -11.539 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a16~portb_address_reg5 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.582     ; 8.993      ;
; -11.539 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a16~portb_address_reg6 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.582     ; 8.993      ;
; -11.539 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a16~portb_address_reg7 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.582     ; 8.993      ;
; -11.539 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a16~portb_address_reg8 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.582     ; 8.993      ;
; -11.539 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a16~portb_address_reg9 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.582     ; 8.993      ;
; -11.538 ; RegModule:reg_file|register[26][6]                                                                              ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.484     ; 9.090      ;
; -11.530 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~portb_address_reg0 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.570     ; 8.996      ;
; -11.530 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~portb_address_reg1 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.570     ; 8.996      ;
; -11.530 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~portb_address_reg2 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.570     ; 8.996      ;
; -11.530 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~portb_address_reg3 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.570     ; 8.996      ;
; -11.530 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~portb_address_reg4 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.570     ; 8.996      ;
; -11.530 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~portb_address_reg5 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.570     ; 8.996      ;
; -11.530 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~portb_address_reg6 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.570     ; 8.996      ;
; -11.530 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~portb_address_reg7 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.570     ; 8.996      ;
; -11.530 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~portb_address_reg8 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.570     ; 8.996      ;
; -11.530 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~portb_address_reg9 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.570     ; 8.996      ;
; -11.527 ; RegModule:reg_file|register[24][13]                                                                             ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.512     ; 9.051      ;
; -11.519 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~portb_address_reg0  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.573     ; 8.982      ;
; -11.519 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~portb_address_reg1  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.573     ; 8.982      ;
; -11.519 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~portb_address_reg2  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.573     ; 8.982      ;
; -11.519 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~portb_address_reg3  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.573     ; 8.982      ;
; -11.519 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~portb_address_reg4  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.573     ; 8.982      ;
; -11.519 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~portb_address_reg5  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.573     ; 8.982      ;
; -11.519 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~portb_address_reg6  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.573     ; 8.982      ;
; -11.519 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~portb_address_reg7  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.573     ; 8.982      ;
; -11.519 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~portb_address_reg8  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.573     ; 8.982      ;
; -11.519 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~portb_address_reg9  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.573     ; 8.982      ;
; -11.514 ; RegModule:reg_file|register[12][19]                                                                             ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.485     ; 9.065      ;
; -11.512 ; RegModule:reg_file|register[12][19]                                                                             ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.485     ; 9.063      ;
; -11.509 ; RegModule:reg_file|register[12][19]                                                                             ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.485     ; 9.060      ;
; -11.509 ; RegModule:reg_file|register[12][19]                                                                             ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.485     ; 9.060      ;
; -11.508 ; RegModule:reg_file|register[12][19]                                                                             ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.485     ; 9.059      ;
; -11.502 ; RegModule:reg_file|register[4][19]                                                                              ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.500     ; 9.038      ;
; -11.498 ; RegModule:reg_file|register[23][23]                                                                             ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.482     ; 9.052      ;
+---------+-----------------------------------------------------------------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'KEY[1]'                                                                                                                         ;
+--------+----------------------------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -9.056 ; pipereg:MEM_WB|rdout[2]                      ; adder:ALU|result[25] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.005      ; 9.597      ;
; -8.996 ; pipereg:ID_EX|rtout[3]                       ; adder:ALU|result[25] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.005      ; 9.537      ;
; -8.967 ; pipereg:MEM_WB|rdout[2]                      ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.007     ; 9.496      ;
; -8.956 ; pipereg:MEM_WB|rdout[2]                      ; adder:ALU|result[26] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.009     ; 9.483      ;
; -8.943 ; pipereg:ID_EX|rtout[1]                       ; adder:ALU|result[25] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.001      ; 9.480      ;
; -8.942 ; pipereg:EX_MEM|rdout[4]                      ; adder:ALU|result[25] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.001      ; 9.479      ;
; -8.907 ; pipereg:ID_EX|rtout[3]                       ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.007     ; 9.436      ;
; -8.896 ; pipereg:ID_EX|rtout[3]                       ; adder:ALU|result[26] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.009     ; 9.423      ;
; -8.893 ; pipereg:MEM_WB|rdout[2]                      ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.001     ; 9.428      ;
; -8.868 ; pipereg:ID_EX|rtout[2]                       ; adder:ALU|result[25] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.005      ; 9.409      ;
; -8.860 ; pipereg:ID_EX|rsout[4]                       ; adder:ALU|result[25] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.005      ; 9.401      ;
; -8.854 ; pipereg:ID_EX|rtout[1]                       ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.011     ; 9.379      ;
; -8.853 ; pipereg:EX_MEM|rdout[4]                      ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.011     ; 9.378      ;
; -8.845 ; wb_control_pipe:wb_control_pipe_3|RegWrite_o ; adder:ALU|result[25] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.001      ; 9.382      ;
; -8.843 ; pipereg:ID_EX|rtout[1]                       ; adder:ALU|result[26] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.013     ; 9.366      ;
; -8.842 ; pipereg:EX_MEM|rdout[4]                      ; adder:ALU|result[26] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.013     ; 9.365      ;
; -8.833 ; pipereg:ID_EX|rtout[3]                       ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.001     ; 9.368      ;
; -8.814 ; pipereg:ID_EX|rtout[4]                       ; adder:ALU|result[25] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.001      ; 9.351      ;
; -8.807 ; pipereg:MEM_WB|rdout[2]                      ; adder:ALU|result[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.007     ; 9.336      ;
; -8.785 ; pipereg:MEM_WB|rdout[4]                      ; adder:ALU|result[25] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.001      ; 9.322      ;
; -8.780 ; pipereg:ID_EX|rtout[1]                       ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.005     ; 9.311      ;
; -8.779 ; pipereg:ID_EX|rtout[2]                       ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.007     ; 9.308      ;
; -8.779 ; pipereg:EX_MEM|rdout[4]                      ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.005     ; 9.310      ;
; -8.771 ; pipereg:ID_EX|rsout[4]                       ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.007     ; 9.300      ;
; -8.768 ; pipereg:ID_EX|rtout[2]                       ; adder:ALU|result[26] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.009     ; 9.295      ;
; -8.767 ; wb_control_pipe:wb_control_pipe_2|RegWrite_o ; adder:ALU|result[25] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.001      ; 9.304      ;
; -8.765 ; pipereg:MEM_WB|rdout[1]                      ; adder:ALU|result[25] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.001      ; 9.302      ;
; -8.760 ; pipereg:ID_EX|rsout[4]                       ; adder:ALU|result[26] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.009     ; 9.287      ;
; -8.756 ; wb_control_pipe:wb_control_pipe_3|RegWrite_o ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.011     ; 9.281      ;
; -8.755 ; pipereg:MEM_WB|rdout[2]                      ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.000      ; 9.291      ;
; -8.752 ; pipereg:EX_MEM|rdout[0]                      ; adder:ALU|result[25] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.001      ; 9.289      ;
; -8.750 ; pipereg:MEM_WB|rdout[3]                      ; adder:ALU|result[25] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.005      ; 9.291      ;
; -8.748 ; pipereg:EX_MEM|rdout[2]                      ; adder:ALU|result[25] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.005      ; 9.289      ;
; -8.747 ; pipereg:ID_EX|rtout[3]                       ; adder:ALU|result[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.007     ; 9.276      ;
; -8.745 ; wb_control_pipe:wb_control_pipe_3|RegWrite_o ; adder:ALU|result[26] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.013     ; 9.268      ;
; -8.743 ; pipereg:ID_EX|rsout[3]                       ; adder:ALU|result[25] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.005      ; 9.284      ;
; -8.736 ; pipereg:ID_EX|rtout[0]                       ; adder:ALU|result[25] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.001      ; 9.273      ;
; -8.725 ; pipereg:ID_EX|rtout[4]                       ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.011     ; 9.250      ;
; -8.714 ; pipereg:ID_EX|rtout[4]                       ; adder:ALU|result[26] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.013     ; 9.237      ;
; -8.705 ; pipereg:ID_EX|rtout[2]                       ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.001     ; 9.240      ;
; -8.697 ; pipereg:ID_EX|rsout[4]                       ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.001     ; 9.232      ;
; -8.696 ; pipereg:MEM_WB|rdout[4]                      ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.011     ; 9.221      ;
; -8.695 ; pipereg:EX_MEM|rdout[4]                      ; adder:ALU|result[0]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.011     ; 9.220      ;
; -8.695 ; pipereg:ID_EX|rtout[3]                       ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.000      ; 9.231      ;
; -8.694 ; pipereg:ID_EX|rtout[1]                       ; adder:ALU|result[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.011     ; 9.219      ;
; -8.693 ; pipereg:EX_MEM|rdout[4]                      ; adder:ALU|result[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.011     ; 9.218      ;
; -8.685 ; pipereg:MEM_WB|rdout[4]                      ; adder:ALU|result[26] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.013     ; 9.208      ;
; -8.683 ; pipereg:EX_MEM|rdout[3]                      ; adder:ALU|result[25] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.005      ; 9.224      ;
; -8.682 ; wb_control_pipe:wb_control_pipe_3|RegWrite_o ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.005     ; 9.213      ;
; -8.678 ; wb_control_pipe:wb_control_pipe_2|RegWrite_o ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.011     ; 9.203      ;
; -8.676 ; pipereg:MEM_WB|rdout[1]                      ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.011     ; 9.201      ;
; -8.675 ; pipereg:MEM_WB|rdout[2]                      ; adder:ALU|result[24] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.001     ; 9.210      ;
; -8.669 ; pipereg:MEM_WB|rdout[2]                      ; adder:ALU|result[18] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.017     ; 9.188      ;
; -8.667 ; pipereg:MEM_WB|rdout[2]                      ; adder:ALU|result[1]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.008     ; 9.195      ;
; -8.667 ; wb_control_pipe:wb_control_pipe_2|RegWrite_o ; adder:ALU|result[26] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.013     ; 9.190      ;
; -8.665 ; pipereg:MEM_WB|rdout[1]                      ; adder:ALU|result[26] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.013     ; 9.188      ;
; -8.663 ; pipereg:EX_MEM|rdout[0]                      ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.011     ; 9.188      ;
; -8.661 ; pipereg:MEM_WB|rdout[3]                      ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.007     ; 9.190      ;
; -8.659 ; pipereg:EX_MEM|rdout[2]                      ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.007     ; 9.188      ;
; -8.654 ; pipereg:ID_EX|rsout[3]                       ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.007     ; 9.183      ;
; -8.652 ; pipereg:EX_MEM|rdout[0]                      ; adder:ALU|result[26] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.013     ; 9.175      ;
; -8.651 ; pipereg:ID_EX|rtout[4]                       ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.005     ; 9.182      ;
; -8.650 ; pipereg:MEM_WB|rdout[3]                      ; adder:ALU|result[26] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.009     ; 9.177      ;
; -8.648 ; pipereg:EX_MEM|rdout[2]                      ; adder:ALU|result[26] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.009     ; 9.175      ;
; -8.647 ; pipereg:ID_EX|rtout[0]                       ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.011     ; 9.172      ;
; -8.643 ; pipereg:ID_EX|rsout[3]                       ; adder:ALU|result[26] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.009     ; 9.170      ;
; -8.641 ; pipereg:MEM_WB|rdout[2]                      ; adder:ALU|result[9]  ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.012      ; 9.189      ;
; -8.641 ; pipereg:ID_EX|rtout[1]                       ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.004     ; 9.173      ;
; -8.640 ; pipereg:ID_EX|rsout[0]                       ; adder:ALU|result[25] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.001      ; 9.177      ;
; -8.640 ; pipereg:EX_MEM|rdout[4]                      ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.004     ; 9.172      ;
; -8.636 ; pipereg:ID_EX|rtout[0]                       ; adder:ALU|result[26] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.013     ; 9.159      ;
; -8.622 ; pipereg:MEM_WB|rdout[4]                      ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.005     ; 9.153      ;
; -8.620 ; pipereg:MEM_WB|rdout[2]                      ; adder:ALU|result[11] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.004      ; 9.160      ;
; -8.619 ; pipereg:ID_EX|rtout[2]                       ; adder:ALU|result[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.007     ; 9.148      ;
; -8.617 ; pipereg:MEM_WB|rdout[2]                      ; adder:ALU|result[14] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.004      ; 9.157      ;
; -8.615 ; pipereg:ID_EX|rtout[3]                       ; adder:ALU|result[24] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.001     ; 9.150      ;
; -8.613 ; pipereg:ID_EX|rsout[4]                       ; adder:ALU|result[0]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.007     ; 9.142      ;
; -8.611 ; pipereg:ID_EX|rsout[4]                       ; adder:ALU|result[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.007     ; 9.140      ;
; -8.609 ; pipereg:ID_EX|rtout[3]                       ; adder:ALU|result[18] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.017     ; 9.128      ;
; -8.607 ; pipereg:ID_EX|rtout[3]                       ; adder:ALU|result[1]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.008     ; 9.135      ;
; -8.604 ; wb_control_pipe:wb_control_pipe_2|RegWrite_o ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.005     ; 9.135      ;
; -8.602 ; pipereg:MEM_WB|rdout[1]                      ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.005     ; 9.133      ;
; -8.596 ; wb_control_pipe:wb_control_pipe_3|RegWrite_o ; adder:ALU|result[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.011     ; 9.121      ;
; -8.594 ; pipereg:EX_MEM|rdout[3]                      ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.007     ; 9.123      ;
; -8.589 ; pipereg:EX_MEM|rdout[0]                      ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.005     ; 9.120      ;
; -8.587 ; pipereg:MEM_WB|rdout[3]                      ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.001     ; 9.122      ;
; -8.585 ; pipereg:EX_MEM|rdout[2]                      ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.001     ; 9.120      ;
; -8.583 ; pipereg:EX_MEM|rdout[3]                      ; adder:ALU|result[26] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.009     ; 9.110      ;
; -8.581 ; pipereg:ID_EX|rtout[3]                       ; adder:ALU|result[9]  ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.012      ; 9.129      ;
; -8.580 ; pipereg:ID_EX|rsout[3]                       ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.001     ; 9.115      ;
; -8.573 ; pipereg:ID_EX|rtout[0]                       ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.005     ; 9.104      ;
; -8.567 ; pipereg:ID_EX|rtout[2]                       ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.000      ; 9.103      ;
; -8.565 ; pipereg:ID_EX|rtout[4]                       ; adder:ALU|result[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.011     ; 9.090      ;
; -8.560 ; pipereg:ID_EX|rtout[3]                       ; adder:ALU|result[11] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.004      ; 9.100      ;
; -8.558 ; pipereg:EX_MEM|rdout[4]                      ; adder:ALU|result[24] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.005     ; 9.089      ;
; -8.558 ; pipereg:ID_EX|rsout[4]                       ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.000      ; 9.094      ;
; -8.557 ; pipereg:ID_EX|rtout[3]                       ; adder:ALU|result[14] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.004      ; 9.097      ;
; -8.551 ; pipereg:ID_EX|rsout[0]                       ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.011     ; 9.076      ;
; -8.550 ; pipereg:ID_EX|rtout[1]                       ; adder:ALU|result[24] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.005     ; 9.081      ;
; -8.544 ; wb_control_pipe:wb_control_pipe_3|RegWrite_o ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.004     ; 9.076      ;
+--------+----------------------------------------------+----------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'pipereg:IF_ID|out1[26]'                                                                                                        ;
+--------+-----------------------+---------------------------------+--------------+------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                         ; Launch Clock ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+---------------------------------+--------------+------------------------+--------------+------------+------------+
; -4.255 ; pipereg:IF_ID|out1[0] ; control:control_module|ALUOp[3] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.605     ; 2.190      ;
; -4.196 ; pipereg:IF_ID|out1[5] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.630     ; 2.084      ;
; -4.163 ; pipereg:IF_ID|out1[5] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.602     ; 2.112      ;
; -4.161 ; pipereg:IF_ID|out1[3] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.632     ; 2.047      ;
; -4.110 ; pipereg:IF_ID|out1[5] ; control:control_module|ALUOp[2] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.602     ; 2.026      ;
; -4.094 ; pipereg:IF_ID|out1[0] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.630     ; 1.982      ;
; -4.081 ; pipereg:IF_ID|out1[0] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.602     ; 2.030      ;
; -4.078 ; pipereg:IF_ID|out1[5] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.601     ; 2.006      ;
; -4.020 ; pipereg:IF_ID|out1[5] ; control:control_module|ALUOp[3] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.605     ; 1.955      ;
; -3.976 ; pipereg:IF_ID|out1[2] ; control:control_module|ALUOp[3] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.607     ; 1.909      ;
; -3.973 ; pipereg:IF_ID|out1[0] ; control:control_module|ALUOp[2] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.602     ; 1.889      ;
; -3.967 ; pipereg:IF_ID|out1[2] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.604     ; 1.914      ;
; -3.957 ; pipereg:IF_ID|out1[0] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.601     ; 1.885      ;
; -3.922 ; pipereg:IF_ID|out1[1] ; control:control_module|ALUOp[3] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.605     ; 1.857      ;
; -3.921 ; pipereg:IF_ID|out1[1] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.602     ; 1.870      ;
; -3.894 ; pipereg:IF_ID|out1[2] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.603     ; 1.820      ;
; -3.875 ; pipereg:IF_ID|out1[3] ; control:control_module|ALUOp[2] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.604     ; 1.789      ;
; -3.873 ; pipereg:IF_ID|out1[1] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.630     ; 1.761      ;
; -3.827 ; pipereg:IF_ID|out1[1] ; control:control_module|ALUOp[2] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.602     ; 1.743      ;
; -3.812 ; pipereg:IF_ID|out1[1] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.601     ; 1.740      ;
; -3.685 ; pipereg:IF_ID|out1[2] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.632     ; 1.571      ;
; -3.615 ; pipereg:IF_ID|out1[4] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.632     ; 1.501      ;
; -3.530 ; pipereg:IF_ID|out1[4] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.603     ; 1.456      ;
; -3.499 ; pipereg:IF_ID|out1[4] ; control:control_module|ALUOp[2] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.604     ; 1.413      ;
; -3.496 ; pipereg:IF_ID|out1[3] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.603     ; 1.422      ;
; -3.485 ; pipereg:IF_ID|out1[2] ; control:control_module|ALUOp[2] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.604     ; 1.399      ;
; -3.473 ; pipereg:IF_ID|out1[4] ; control:control_module|ALUOp[3] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.607     ; 1.406      ;
; -3.469 ; pipereg:IF_ID|out1[3] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.604     ; 1.416      ;
; -3.468 ; pipereg:IF_ID|out1[4] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.604     ; 1.415      ;
; -3.429 ; pipereg:IF_ID|out1[3] ; control:control_module|ALUOp[3] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.607     ; 1.362      ;
+--------+-----------------------+---------------------------------+--------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:clockdiv|clock_10Hz_reg'                                                                                                                                   ;
+--------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -0.244 ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 1.280      ;
; -0.053 ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 1.089      ;
; -0.051 ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 1.087      ;
; 0.003  ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 1.033      ;
; 0.222  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.814      ;
; 0.224  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.812      ;
; 0.226  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.810      ;
; 0.226  ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.810      ;
; 0.379  ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:clockdiv|clock_1Khz_reg'                                                                                                                                       ;
+--------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -0.238 ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 1.274      ;
; -0.051 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 1.087      ;
; -0.051 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 1.087      ;
; -0.021 ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 1.057      ;
; 0.222  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.814      ;
; 0.223  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.813      ;
; 0.223  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.813      ;
; 0.223  ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.813      ;
; 0.379  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:clockdiv|clock_1Mhz_reg'                                                                                                                                         ;
+--------+-----------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -0.082 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 1.118      ;
; -0.080 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 1.116      ;
; -0.028 ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 1.064      ;
; 0.002  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 1.034      ;
; 0.226  ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.810      ;
; 0.226  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.810      ;
; 0.227  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.809      ;
; 0.228  ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.808      ;
; 0.379  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+-----------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:clockdiv|clock_100hz_reg'                                                                                                                                      ;
+--------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -0.068 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 1.104      ;
; -0.068 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 1.104      ;
; -0.038 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 1.074      ;
; 0.002  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 1.034      ;
; 0.066  ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.970      ;
; 0.235  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.801      ;
; 0.235  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.801      ;
; 0.246  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.790      ;
; 0.379  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:clockdiv|clock_100Khz_reg'                                                                                                                                         ;
+--------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; -0.061 ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 1.097      ;
; -0.051 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 1.087      ;
; -0.050 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 1.086      ;
; -0.032 ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 1.068      ;
; 0.223  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.813      ;
; 0.223  ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.813      ;
; 0.224  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.812      ;
; 0.224  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.812      ;
; 0.379  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:clockdiv|clock_10Khz_reg'                                                                                                                                      ;
+--------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -0.061 ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 1.097      ;
; -0.035 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 1.071      ;
; -0.034 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 1.070      ;
; -0.034 ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 1.070      ;
; 0.237  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.799      ;
; 0.237  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.799      ;
; 0.237  ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.799      ;
; 0.238  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.798      ;
; 0.379  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'SW[15]'                                                                                                        ;
+-------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.823 ; SW[15]    ; addtoled:variableadd_selector|addout[3] ; SW[15]       ; SW[15]      ; 0.500        ; 6.307      ; 5.120      ;
; 0.889 ; SW[15]    ; addtoled:variableadd_selector|addout[4] ; SW[15]       ; SW[15]      ; 0.500        ; 6.305      ; 5.098      ;
; 0.925 ; SW[15]    ; addtoled:variableadd_selector|addout[1] ; SW[15]       ; SW[15]      ; 0.500        ; 6.308      ; 5.163      ;
; 0.947 ; SW[15]    ; addtoled:variableadd_selector|addout[0] ; SW[15]       ; SW[15]      ; 0.500        ; 6.305      ; 5.137      ;
; 1.011 ; SW[15]    ; addtoled:variableadd_selector|addout[2] ; SW[15]       ; SW[15]      ; 0.500        ; 6.306      ; 5.119      ;
; 1.323 ; SW[15]    ; addtoled:variableadd_selector|addout[3] ; SW[15]       ; SW[15]      ; 1.000        ; 6.307      ; 5.120      ;
; 1.389 ; SW[15]    ; addtoled:variableadd_selector|addout[4] ; SW[15]       ; SW[15]      ; 1.000        ; 6.305      ; 5.098      ;
; 1.425 ; SW[15]    ; addtoled:variableadd_selector|addout[1] ; SW[15]       ; SW[15]      ; 1.000        ; 6.308      ; 5.163      ;
; 1.447 ; SW[15]    ; addtoled:variableadd_selector|addout[0] ; SW[15]       ; SW[15]      ; 1.000        ; 6.305      ; 5.137      ;
; 1.511 ; SW[15]    ; addtoled:variableadd_selector|addout[2] ; SW[15]       ; SW[15]      ; 1.000        ; 6.306      ; 5.119      ;
+-------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'KEY[1]'                                                                                                                                                            ;
+--------+----------------------------------------------+----------------------------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                      ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+----------------------------------------------+------------------------+-------------+--------------+------------+------------+
; -1.289 ; control:control_module|ALUOp[3]              ; ex_control_pipe:ex_control_pipe|ALUOp_o[3]   ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 1.607      ; 0.084      ;
; -0.382 ; control:control_module|ALUOp[1]              ; ex_control_pipe:ex_control_pipe|ALUOp_o[1]   ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 1.633      ; 1.017      ;
; -0.326 ; control:control_module|ALUOp[2]              ; ex_control_pipe:ex_control_pipe|ALUOp_o[2]   ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 1.611      ; 1.051      ;
; -0.312 ; control:control_module|ALUOp[0]              ; ex_control_pipe:ex_control_pipe|ALUOp_o[0]   ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 1.610      ; 1.064      ;
; -0.267 ; control:control_module|RegWrite              ; wb_control_pipe:wb_control_pipe_1|RegWrite_o ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 1.603      ; 1.102      ;
; 0.524  ; pipereg:IF_ID|out1[20]                       ; pipereg:ID_EX|out2[0]                        ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.790      ;
; 0.528  ; pipereg:IF_ID|out1[7]                        ; pipereg:ID_EX|shamt_out[1]                   ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.794      ;
; 0.531  ; clockcounter:clock_counter|val[15]           ; clockcounter:clock_counter|val[15]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.797      ;
; 0.541  ; pipereg:EX_MEM|out2[18]                      ; pipereg:MEM_WB|out2[18]                      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.807      ;
; 0.653  ; pipereg:IF_ID|out1[11]                       ; pipereg:ID_EX|rdout[0]                       ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.919      ;
; 0.660  ; pipereg:IF_ID|out1[13]                       ; pipereg:ID_EX|rdout[2]                       ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.926      ;
; 0.660  ; pipereg:EX_MEM|out2[28]                      ; pipereg:MEM_WB|out2[28]                      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.926      ;
; 0.663  ; pipereg:EX_MEM|out2[31]                      ; pipereg:MEM_WB|out2[31]                      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.929      ;
; 0.663  ; pipereg:EX_MEM|out2[14]                      ; pipereg:MEM_WB|out2[14]                      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.929      ;
; 0.663  ; pipereg:EX_MEM|out2[8]                       ; pipereg:MEM_WB|out2[8]                       ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.929      ;
; 0.670  ; pipereg:EX_MEM|out2[20]                      ; pipereg:MEM_WB|out2[20]                      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.936      ;
; 0.675  ; pipereg:EX_MEM|out2[0]                       ; pipereg:MEM_WB|out2[0]                       ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.941      ;
; 0.675  ; pipereg:IF_ID|out1[25]                       ; pipereg:ID_EX|out1[2]                        ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.941      ;
; 0.682  ; pipereg:EX_MEM|out2[12]                      ; pipereg:MEM_WB|out2[12]                      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.948      ;
; 0.702  ; pipereg:IF_ID|out1[15]                       ; pipereg:ID_EX|rdout[4]                       ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.001      ; 0.969      ;
; 0.764  ; pipereg:IF_ID|out1[10]                       ; pipereg:ID_EX|shamt_out[4]                   ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.030      ;
; 0.795  ; clockcounter:clock_counter|val[0]            ; clockcounter:clock_counter|val[0]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.061      ;
; 0.800  ; pipereg:IF_ID|out1[9]                        ; pipereg:ID_EX|shamt_out[3]                   ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.066      ;
; 0.805  ; clockcounter:clock_counter|val[1]            ; clockcounter:clock_counter|val[1]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.071      ;
; 0.806  ; clockcounter:clock_counter|val[2]            ; clockcounter:clock_counter|val[2]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; clockcounter:clock_counter|val[4]            ; clockcounter:clock_counter|val[4]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; clockcounter:clock_counter|val[7]            ; clockcounter:clock_counter|val[7]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; clockcounter:clock_counter|val[9]            ; clockcounter:clock_counter|val[9]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; clockcounter:clock_counter|val[11]           ; clockcounter:clock_counter|val[11]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; clockcounter:clock_counter|val[13]           ; clockcounter:clock_counter|val[13]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; clockcounter:clock_counter|val[14]           ; clockcounter:clock_counter|val[14]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.072      ;
; 0.812  ; pipereg:EX_MEM|out2[16]                      ; pipereg:MEM_WB|out2[16]                      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.078      ;
; 0.817  ; pipereg:EX_MEM|out2[11]                      ; pipereg:MEM_WB|out2[11]                      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.083      ;
; 0.828  ; pipereg:IF_ID|out1[12]                       ; pipereg:ID_EX|rdout[1]                       ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.094      ;
; 0.828  ; wb_control_pipe:wb_control_pipe_2|RegWrite_o ; wb_control_pipe:wb_control_pipe_3|RegWrite_o ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.094      ;
; 0.832  ; pipereg:IF_ID|out1[25]                       ; pipereg:ID_EX|out1[3]                        ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.098      ;
; 0.838  ; clockcounter:clock_counter|val[3]            ; clockcounter:clock_counter|val[3]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; clockcounter:clock_counter|val[8]            ; clockcounter:clock_counter|val[8]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; clockcounter:clock_counter|val[10]           ; clockcounter:clock_counter|val[10]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; clockcounter:clock_counter|val[12]           ; clockcounter:clock_counter|val[12]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.104      ;
; 0.839  ; clockcounter:clock_counter|val[5]            ; clockcounter:clock_counter|val[5]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.105      ;
; 0.839  ; clockcounter:clock_counter|val[6]            ; clockcounter:clock_counter|val[6]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.105      ;
; 0.843  ; pipereg:EX_MEM|out2[3]                       ; pipereg:MEM_WB|out2[3]                       ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.109      ;
; 0.847  ; pipereg:EX_MEM|rdout[1]                      ; pipereg:MEM_WB|rdout[1]                      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.113      ;
; 0.857  ; pipereg:IF_ID|out1[25]                       ; pipereg:ID_EX|out1[10]                       ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.123      ;
; 0.964  ; pipereg:EX_MEM|out2[13]                      ; pipereg:MEM_WB|out2[13]                      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.002      ; 1.232      ;
; 1.042  ; pipereg:EX_MEM|out2[7]                       ; pipereg:MEM_WB|out2[7]                       ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.004      ; 1.312      ;
; 1.083  ; pipereg:EX_MEM|out2[4]                       ; pipereg:MEM_WB|out2[4]                       ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.005      ; 1.354      ;
; 1.122  ; pipereg:EX_MEM|out2[6]                       ; pipereg:MEM_WB|out2[6]                       ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.388      ;
; 1.163  ; pipereg:EX_MEM|out2[24]                      ; pipereg:MEM_WB|out2[24]                      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.015      ; 1.444      ;
; 1.178  ; clockcounter:clock_counter|val[0]            ; clockcounter:clock_counter|val[1]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.444      ;
; 1.188  ; clockcounter:clock_counter|val[1]            ; clockcounter:clock_counter|val[2]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.454      ;
; 1.189  ; clockcounter:clock_counter|val[14]           ; clockcounter:clock_counter|val[15]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; clockcounter:clock_counter|val[13]           ; clockcounter:clock_counter|val[14]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; clockcounter:clock_counter|val[2]            ; clockcounter:clock_counter|val[3]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; clockcounter:clock_counter|val[9]            ; clockcounter:clock_counter|val[10]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; clockcounter:clock_counter|val[11]           ; clockcounter:clock_counter|val[12]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; clockcounter:clock_counter|val[4]            ; clockcounter:clock_counter|val[5]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.455      ;
; 1.223  ; pipereg:EX_MEM|out2[15]                      ; pipereg:MEM_WB|out2[15]                      ; KEY[1]                 ; KEY[1]      ; 0.000        ; -0.001     ; 1.488      ;
; 1.224  ; clockcounter:clock_counter|val[3]            ; clockcounter:clock_counter|val[4]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.490      ;
; 1.224  ; clockcounter:clock_counter|val[8]            ; clockcounter:clock_counter|val[9]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.490      ;
; 1.224  ; clockcounter:clock_counter|val[10]           ; clockcounter:clock_counter|val[11]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.490      ;
; 1.224  ; clockcounter:clock_counter|val[12]           ; clockcounter:clock_counter|val[13]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.490      ;
; 1.225  ; clockcounter:clock_counter|val[6]            ; clockcounter:clock_counter|val[7]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.491      ;
; 1.225  ; clockcounter:clock_counter|val[5]            ; clockcounter:clock_counter|val[6]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.491      ;
; 1.242  ; pipereg:IF_ID|out1[25]                       ; pipereg:ID_EX|rsout[4]                       ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.003      ; 1.511      ;
; 1.249  ; clockcounter:clock_counter|val[0]            ; clockcounter:clock_counter|val[2]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.515      ;
; 1.259  ; clockcounter:clock_counter|val[1]            ; clockcounter:clock_counter|val[3]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.525      ;
; 1.260  ; clockcounter:clock_counter|val[13]           ; clockcounter:clock_counter|val[15]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.526      ;
; 1.260  ; clockcounter:clock_counter|val[2]            ; clockcounter:clock_counter|val[4]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.526      ;
; 1.260  ; clockcounter:clock_counter|val[9]            ; clockcounter:clock_counter|val[11]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.526      ;
; 1.260  ; clockcounter:clock_counter|val[11]           ; clockcounter:clock_counter|val[13]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.526      ;
; 1.260  ; clockcounter:clock_counter|val[4]            ; clockcounter:clock_counter|val[6]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.526      ;
; 1.275  ; pipereg:EX_MEM|out2[26]                      ; pipereg:MEM_WB|out2[26]                      ; KEY[1]                 ; KEY[1]      ; 0.000        ; -0.003     ; 1.538      ;
; 1.276  ; pipereg:IF_ID|out1[25]                       ; pipereg:ID_EX|out1[24]                       ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.002      ; 1.544      ;
; 1.279  ; pipereg:EX_MEM|out2[22]                      ; pipereg:MEM_WB|out2[22]                      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.002      ; 1.547      ;
; 1.281  ; clockcounter:clock_counter|val[7]            ; clockcounter:clock_counter|val[8]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.547      ;
; 1.295  ; clockcounter:clock_counter|val[12]           ; clockcounter:clock_counter|val[14]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.561      ;
; 1.295  ; clockcounter:clock_counter|val[8]            ; clockcounter:clock_counter|val[10]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.561      ;
; 1.295  ; clockcounter:clock_counter|val[10]           ; clockcounter:clock_counter|val[12]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.561      ;
; 1.295  ; clockcounter:clock_counter|val[3]            ; clockcounter:clock_counter|val[5]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.561      ;
; 1.296  ; clockcounter:clock_counter|val[5]            ; clockcounter:clock_counter|val[7]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.562      ;
; 1.315  ; pipereg:IF_ID|out1[8]                        ; pipereg:ID_EX|shamt_out[2]                   ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.012      ; 1.593      ;
; 1.320  ; clockcounter:clock_counter|val[0]            ; clockcounter:clock_counter|val[3]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.586      ;
; 1.330  ; clockcounter:clock_counter|val[1]            ; clockcounter:clock_counter|val[4]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.596      ;
; 1.331  ; clockcounter:clock_counter|val[11]           ; clockcounter:clock_counter|val[14]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.597      ;
; 1.331  ; clockcounter:clock_counter|val[9]            ; clockcounter:clock_counter|val[12]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.597      ;
; 1.331  ; clockcounter:clock_counter|val[2]            ; clockcounter:clock_counter|val[5]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.597      ;
; 1.331  ; clockcounter:clock_counter|val[4]            ; clockcounter:clock_counter|val[7]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.597      ;
; 1.351  ; pipereg:EX_MEM|out2[19]                      ; pipereg:MEM_WB|out2[19]                      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.002      ; 1.619      ;
; 1.352  ; clockcounter:clock_counter|val[7]            ; clockcounter:clock_counter|val[9]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.618      ;
; 1.364  ; pipereg:EX_MEM|out2[17]                      ; pipereg:MEM_WB|out2[17]                      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.002      ; 1.632      ;
; 1.366  ; clockcounter:clock_counter|val[12]           ; clockcounter:clock_counter|val[15]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.632      ;
; 1.366  ; clockcounter:clock_counter|val[8]            ; clockcounter:clock_counter|val[11]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.632      ;
; 1.366  ; clockcounter:clock_counter|val[10]           ; clockcounter:clock_counter|val[13]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.632      ;
; 1.366  ; clockcounter:clock_counter|val[3]            ; clockcounter:clock_counter|val[6]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.632      ;
; 1.384  ; clockcounter:clock_counter|val[6]            ; clockcounter:clock_counter|val[8]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.650      ;
; 1.390  ; pipereg:EX_MEM|out2[25]                      ; pipereg:MEM_WB|out2[25]                      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.002      ; 1.658      ;
; 1.391  ; clockcounter:clock_counter|val[0]            ; clockcounter:clock_counter|val[4]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.657      ;
; 1.401  ; clockcounter:clock_counter|val[1]            ; clockcounter:clock_counter|val[5]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.667      ;
+--------+----------------------------------------------+----------------------------------------------+------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'SW[15]'                                                                                                          ;
+--------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.207 ; SW[15]    ; addtoled:variableadd_selector|addout[4] ; SW[15]       ; SW[15]      ; 0.000        ; 6.305      ; 5.098      ;
; -1.187 ; SW[15]    ; addtoled:variableadd_selector|addout[2] ; SW[15]       ; SW[15]      ; 0.000        ; 6.306      ; 5.119      ;
; -1.187 ; SW[15]    ; addtoled:variableadd_selector|addout[3] ; SW[15]       ; SW[15]      ; 0.000        ; 6.307      ; 5.120      ;
; -1.168 ; SW[15]    ; addtoled:variableadd_selector|addout[0] ; SW[15]       ; SW[15]      ; 0.000        ; 6.305      ; 5.137      ;
; -1.145 ; SW[15]    ; addtoled:variableadd_selector|addout[1] ; SW[15]       ; SW[15]      ; 0.000        ; 6.308      ; 5.163      ;
; -0.707 ; SW[15]    ; addtoled:variableadd_selector|addout[4] ; SW[15]       ; SW[15]      ; -0.500       ; 6.305      ; 5.098      ;
; -0.687 ; SW[15]    ; addtoled:variableadd_selector|addout[2] ; SW[15]       ; SW[15]      ; -0.500       ; 6.306      ; 5.119      ;
; -0.687 ; SW[15]    ; addtoled:variableadd_selector|addout[3] ; SW[15]       ; SW[15]      ; -0.500       ; 6.307      ; 5.120      ;
; -0.668 ; SW[15]    ; addtoled:variableadd_selector|addout[0] ; SW[15]       ; SW[15]      ; -0.500       ; 6.305      ; 5.137      ;
; -0.645 ; SW[15]    ; addtoled:variableadd_selector|addout[1] ; SW[15]       ; SW[15]      ; -0.500       ; 6.308      ; 5.163      ;
+--------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                                                                                              ;
+-------+---------------------------------------------------+---------------------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                         ; To Node                                           ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------+---------------------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; 0.136 ; clk_div:clockdiv|clock_10Hz_int                   ; clk_div:clockdiv|clock_10Hz_reg                   ; clk_div:clockdiv|clock_100hz_reg  ; CLOCK_50    ; 0.000        ; 0.390      ; 0.792      ;
; 0.138 ; clk_div:clockdiv|clock_1Khz_int                   ; clk_div:clockdiv|clock_1Khz_reg                   ; clk_div:clockdiv|clock_10Khz_reg  ; CLOCK_50    ; 0.000        ; 0.375      ; 0.779      ;
; 0.163 ; clk_div:clockdiv|clock_10Khz_int                  ; clk_div:clockdiv|clock_10Khz_reg                  ; clk_div:clockdiv|clock_100Khz_reg ; CLOCK_50    ; 0.000        ; 0.377      ; 0.806      ;
; 0.199 ; clk_div:clockdiv|clock_100Khz_int                 ; clk_div:clockdiv|clock_100Khz_reg                 ; clk_div:clockdiv|clock_1Mhz_reg   ; CLOCK_50    ; 0.000        ; 0.519      ; 0.984      ;
; 0.287 ; clk_div:clockdiv|clock_1Hz_int                    ; clk_div:clockdiv|clock_1Hz_reg                    ; clk_div:clockdiv|clock_10Hz_reg   ; CLOCK_50    ; 0.000        ; 0.254      ; 0.807      ;
; 0.307 ; clk_div:clockdiv|clock_100hz_int                  ; clk_div:clockdiv|clock_100hz_reg                  ; clk_div:clockdiv|clock_1Khz_reg   ; CLOCK_50    ; 0.000        ; 0.390      ; 0.963      ;
; 0.391 ; LCD_Display:LCD_module|next_command.RESET2        ; LCD_Display:LCD_module|next_command.RESET2        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:LCD_module|next_command.RESET3        ; LCD_Display:LCD_module|next_command.RESET3        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:LCD_module|next_command.FUNC_SET      ; LCD_Display:LCD_module|next_command.FUNC_SET      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:LCD_module|next_command.DISPLAY_CLEAR ; LCD_Display:LCD_module|next_command.DISPLAY_CLEAR ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:LCD_module|next_command.MODE_SET      ; LCD_Display:LCD_module|next_command.MODE_SET      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:LCD_module|next_command.Print_String  ; LCD_Display:LCD_module|next_command.Print_String  ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:LCD_module|LCD_RS                     ; LCD_Display:LCD_module|LCD_RS                     ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:LCD_module|LCD_EN                     ; LCD_Display:LCD_module|LCD_EN                     ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:LCD_module|DATA_BUS_VALUE[7]          ; LCD_Display:LCD_module|DATA_BUS_VALUE[7]          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.516 ; clk_div:clockdiv|clock_1Mhz_int                   ; clk_div:clockdiv|clock_1Mhz_reg                   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.782      ;
; 0.524 ; LCD_Display:LCD_module|next_command.DISPLAY_CLEAR ; LCD_Display:LCD_module|state.DISPLAY_CLEAR        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.790      ;
; 0.526 ; LCD_Display:LCD_module|next_command.Print_String  ; LCD_Display:LCD_module|state.Print_String         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.792      ;
; 0.529 ; clk_div:clockdiv|count_1Mhz[6]                    ; clk_div:clockdiv|count_1Mhz[6]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.795      ;
; 0.530 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[19]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[19]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.796      ;
; 0.530 ; LCD_Display:LCD_module|state.Print_String         ; LCD_Display:LCD_module|LCD_RS                     ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.796      ;
; 0.531 ; clk_div:clockdiv|count_1Mhz[6]                    ; clk_div:clockdiv|clock_1Mhz_int                   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.797      ;
; 0.601 ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.DISPLAY_ON           ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.867      ;
; 0.601 ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|next_command.RESET3        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.867      ;
; 0.603 ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|next_command.FUNC_SET      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.869      ;
; 0.603 ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.869      ;
; 0.607 ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.RESET3               ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.873      ;
; 0.607 ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.FUNC_SET             ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.873      ;
; 0.608 ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.RESET2               ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.874      ;
; 0.608 ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.DISPLAY_OFF          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.874      ;
; 0.608 ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.874      ;
; 0.649 ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ; LCD_Display:LCD_module|state.DISPLAY_ON           ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.915      ;
; 0.670 ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ; LCD_Display:LCD_module|state.DISPLAY_OFF          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.936      ;
; 0.676 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[12]        ; LCD_Display:LCD_module|CLK_400HZ_Enable           ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.942      ;
; 0.716 ; LCD_Display:LCD_module|state.DROP_LCD_EN          ; LCD_Display:LCD_module|state.HOLD                 ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.982      ;
; 0.720 ; LCD_Display:LCD_module|state.LINE2                ; LCD_Display:LCD_module|DATA_BUS_VALUE[7]          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.986      ;
; 0.731 ; LCD_Display:LCD_module|state.DISPLAY_ON           ; LCD_Display:LCD_module|next_command.MODE_SET      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.004      ; 1.001      ;
; 0.759 ; LCD_Display:LCD_module|next_command.RESET2        ; LCD_Display:LCD_module|state.RESET2               ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.025      ;
; 0.788 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[1]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[1]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.054      ;
; 0.797 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[10]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[10]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.063      ;
; 0.798 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[3]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[3]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.064      ;
; 0.799 ; LCD_Display:LCD_module|state.RETURN_HOME          ; LCD_Display:LCD_module|DATA_BUS_VALUE[7]          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.065      ;
; 0.801 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[5]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[5]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.067      ;
; 0.803 ; LCD_Display:LCD_module|state.RESET3               ; LCD_Display:LCD_module|next_command.FUNC_SET      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.069      ;
; 0.804 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[11]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[11]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.070      ;
; 0.806 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[8]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[8]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; LCD_Display:LCD_module|state.FUNC_SET             ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.809 ; clk_div:clockdiv|count_1Mhz[0]                    ; clk_div:clockdiv|count_1Mhz[0]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.075      ;
; 0.810 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[7]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[7]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.076      ;
; 0.811 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[9]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[9]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.077      ;
; 0.811 ; LCD_Display:LCD_module|state.RESET2               ; LCD_Display:LCD_module|next_command.RESET3        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.077      ;
; 0.813 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[12]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[12]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.079      ;
; 0.814 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[14]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[14]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.080      ;
; 0.814 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[17]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[17]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.080      ;
; 0.816 ; clk_div:clockdiv|count_1Mhz[4]                    ; clk_div:clockdiv|count_1Mhz[4]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.082      ;
; 0.817 ; LCD_Display:LCD_module|CHAR_COUNT[3]              ; LCD_Display:LCD_module|CHAR_COUNT[3]              ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.083      ;
; 0.819 ; clk_div:clockdiv|count_1Mhz[2]                    ; clk_div:clockdiv|count_1Mhz[2]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.085      ;
; 0.821 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[0]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[0]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.087      ;
; 0.822 ; clk_div:clockdiv|count_1Mhz[4]                    ; clk_div:clockdiv|clock_1Mhz_int                   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.088      ;
; 0.825 ; LCD_Display:LCD_module|CHAR_COUNT[0]              ; LCD_Display:LCD_module|CHAR_COUNT[0]              ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.091      ;
; 0.833 ; LCD_Display:LCD_module|next_command.MODE_SET      ; LCD_Display:LCD_module|state.MODE_SET             ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.099      ;
; 0.834 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[2]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[2]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.100      ;
; 0.834 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[18]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[18]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.100      ;
; 0.835 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[4]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[4]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.101      ;
; 0.838 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[6]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[6]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.104      ;
; 0.843 ; LCD_Display:LCD_module|next_command.RESET3        ; LCD_Display:LCD_module|state.RESET3               ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.109      ;
; 0.844 ; LCD_Display:LCD_module|next_command.FUNC_SET      ; LCD_Display:LCD_module|state.FUNC_SET             ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.110      ;
; 0.845 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[13]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[13]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.111      ;
; 0.846 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[15]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[15]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.112      ;
; 0.846 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[16]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[16]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.112      ;
; 0.848 ; LCD_Display:LCD_module|CHAR_COUNT[4]              ; LCD_Display:LCD_module|CHAR_COUNT[4]              ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.114      ;
; 0.854 ; clk_div:clockdiv|count_1Mhz[1]                    ; clk_div:clockdiv|count_1Mhz[1]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.120      ;
; 0.856 ; clk_div:clockdiv|count_1Mhz[5]                    ; clk_div:clockdiv|count_1Mhz[5]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.122      ;
; 0.859 ; clk_div:clockdiv|count_1Mhz[3]                    ; clk_div:clockdiv|count_1Mhz[3]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.125      ;
; 0.859 ; LCD_Display:LCD_module|state.DROP_LCD_EN          ; LCD_Display:LCD_module|next_command.RESET2        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.125      ;
; 0.862 ; LCD_Display:LCD_module|CHAR_COUNT[2]              ; LCD_Display:LCD_module|CHAR_COUNT[2]              ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.128      ;
; 0.864 ; clk_div:clockdiv|count_1Mhz[5]                    ; clk_div:clockdiv|clock_1Mhz_int                   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.130      ;
; 0.868 ; LCD_Display:LCD_module|CHAR_COUNT[1]              ; LCD_Display:LCD_module|CHAR_COUNT[1]              ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.134      ;
; 0.876 ; LCD_Display:LCD_module|state.DROP_LCD_EN          ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.142      ;
; 0.882 ; LCD_Display:LCD_module|state.DROP_LCD_EN          ; LCD_Display:LCD_module|next_command.FUNC_SET      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.148      ;
; 0.882 ; LCD_Display:LCD_module|state.DROP_LCD_EN          ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.148      ;
; 0.884 ; LCD_Display:LCD_module|state.DROP_LCD_EN          ; LCD_Display:LCD_module|next_command.RESET3        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.150      ;
; 0.928 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[11]        ; LCD_Display:LCD_module|CLK_400HZ_Enable           ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.194      ;
; 0.946 ; clk_div:clockdiv|clock_1Hz_reg                    ; clk_div:clockdiv|clock_1Hz                        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; -0.108     ; 1.104      ;
; 0.974 ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|next_command.RESET2        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.240      ;
; 1.100 ; LCD_Display:LCD_module|state.LINE2                ; LCD_Display:LCD_module|next_command.Print_String  ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.366      ;
; 1.180 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[10]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[11]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.446      ;
; 1.181 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[3]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[4]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.447      ;
; 1.184 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[5]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[6]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.450      ;
; 1.187 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[11]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[12]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.453      ;
; 1.189 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[8]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[9]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.455      ;
; 1.193 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[7]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[8]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.459      ;
; 1.195 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[10]        ; LCD_Display:LCD_module|CLK_400HZ_Enable           ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.461      ;
; 1.196 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[12]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[13]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.462      ;
; 1.197 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[14]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[15]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.463      ;
; 1.199 ; LCD_Display:LCD_module|state.Print_String         ; LCD_Display:LCD_module|next_command.Print_String  ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.465      ;
; 1.199 ; clk_div:clockdiv|count_1Mhz[4]                    ; clk_div:clockdiv|count_1Mhz[5]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.465      ;
; 1.201 ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.DROP_LCD_EN          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.467      ;
+-------+---------------------------------------------------+---------------------------------------------------+-----------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:clockdiv|clock_100Khz_reg'                                                                                                                                         ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.546 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.812      ;
; 0.546 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.812      ;
; 0.547 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.813      ;
; 0.547 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.813      ;
; 0.802 ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 1.068      ;
; 0.820 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 1.086      ;
; 0.821 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 1.087      ;
; 0.831 ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 1.097      ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:clockdiv|clock_100hz_reg'                                                                                                                                      ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.524 ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.790      ;
; 0.535 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.801      ;
; 0.535 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.801      ;
; 0.704 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.970      ;
; 0.768 ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 1.034      ;
; 0.808 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 1.074      ;
; 0.838 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 1.104      ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:clockdiv|clock_10Hz_reg'                                                                                                                                   ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.544 ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.810      ;
; 0.544 ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.810      ;
; 0.546 ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.812      ;
; 0.548 ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.814      ;
; 0.767 ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 1.033      ;
; 0.821 ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 1.087      ;
; 0.823 ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 1.089      ;
; 1.014 ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 1.280      ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:clockdiv|clock_10Khz_reg'                                                                                                                                      ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.532 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.798      ;
; 0.533 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.799      ;
; 0.533 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.799      ;
; 0.533 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.799      ;
; 0.804 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 1.070      ;
; 0.804 ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 1.070      ;
; 0.805 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 1.071      ;
; 0.831 ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 1.097      ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:clockdiv|clock_1Khz_reg'                                                                                                                                       ;
+-------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.547 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.813      ;
; 0.547 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.813      ;
; 0.547 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.813      ;
; 0.548 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.814      ;
; 0.791 ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 1.057      ;
; 0.821 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 1.087      ;
; 0.821 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 1.087      ;
; 1.008 ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 1.274      ;
+-------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:clockdiv|clock_1Mhz_reg'                                                                                                                                         ;
+-------+-----------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.542 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.808      ;
; 0.543 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.809      ;
; 0.544 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.810      ;
; 0.544 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.810      ;
; 0.768 ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 1.034      ;
; 0.798 ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 1.064      ;
; 0.850 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 1.116      ;
; 0.852 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 1.118      ;
+-------+-----------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'pipereg:IF_ID|out1[26]'                                                                                                        ;
+-------+-----------------------+---------------------------------+--------------+------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                         ; Launch Clock ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+---------------------------------+--------------+------------------------+--------------+------------+------------+
; 3.469 ; pipereg:IF_ID|out1[3] ; control:control_module|ALUOp[3] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.607     ; 1.362      ;
; 3.503 ; pipereg:IF_ID|out1[2] ; control:control_module|ALUOp[2] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.604     ; 1.399      ;
; 3.513 ; pipereg:IF_ID|out1[4] ; control:control_module|ALUOp[3] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.607     ; 1.406      ;
; 3.517 ; pipereg:IF_ID|out1[4] ; control:control_module|ALUOp[2] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.604     ; 1.413      ;
; 3.519 ; pipereg:IF_ID|out1[4] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.604     ; 1.415      ;
; 3.520 ; pipereg:IF_ID|out1[3] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.604     ; 1.416      ;
; 3.525 ; pipereg:IF_ID|out1[3] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.603     ; 1.422      ;
; 3.559 ; pipereg:IF_ID|out1[4] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.603     ; 1.456      ;
; 3.598 ; pipereg:IF_ID|out1[0] ; control:control_module|ALUOp[2] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.602     ; 1.496      ;
; 3.633 ; pipereg:IF_ID|out1[4] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.632     ; 1.501      ;
; 3.703 ; pipereg:IF_ID|out1[2] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.632     ; 1.571      ;
; 3.753 ; pipereg:IF_ID|out1[0] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.630     ; 1.623      ;
; 3.759 ; pipereg:IF_ID|out1[1] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.630     ; 1.629      ;
; 3.776 ; pipereg:IF_ID|out1[3] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.632     ; 1.644      ;
; 3.841 ; pipereg:IF_ID|out1[1] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.601     ; 1.740      ;
; 3.845 ; pipereg:IF_ID|out1[1] ; control:control_module|ALUOp[2] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.602     ; 1.743      ;
; 3.856 ; pipereg:IF_ID|out1[1] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.602     ; 1.754      ;
; 3.893 ; pipereg:IF_ID|out1[3] ; control:control_module|ALUOp[2] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.604     ; 1.789      ;
; 3.898 ; pipereg:IF_ID|out1[5] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.630     ; 1.768      ;
; 3.923 ; pipereg:IF_ID|out1[2] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.603     ; 1.820      ;
; 3.940 ; pipereg:IF_ID|out1[2] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.604     ; 1.836      ;
; 3.962 ; pipereg:IF_ID|out1[1] ; control:control_module|ALUOp[3] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.605     ; 1.857      ;
; 3.986 ; pipereg:IF_ID|out1[0] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.601     ; 1.885      ;
; 4.005 ; pipereg:IF_ID|out1[0] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.602     ; 1.903      ;
; 4.016 ; pipereg:IF_ID|out1[2] ; control:control_module|ALUOp[3] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.607     ; 1.909      ;
; 4.060 ; pipereg:IF_ID|out1[5] ; control:control_module|ALUOp[3] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.605     ; 1.955      ;
; 4.107 ; pipereg:IF_ID|out1[5] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.601     ; 2.006      ;
; 4.124 ; pipereg:IF_ID|out1[5] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.602     ; 2.022      ;
; 4.128 ; pipereg:IF_ID|out1[5] ; control:control_module|ALUOp[2] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.602     ; 2.026      ;
; 4.295 ; pipereg:IF_ID|out1[0] ; control:control_module|ALUOp[3] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.605     ; 2.190      ;
+-------+-----------------------+---------------------------------+--------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'KEY[1]'                                                                                                                                                          ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                          ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a10~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a10~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~portb_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~portb_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~portb_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~portb_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~portb_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~portb_address_reg2 ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                                            ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                            ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[3]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[3]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[4]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[4]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_400HZ_Enable           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_400HZ_Enable           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[13]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[13]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[14]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[14]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[15]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[15]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[16]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[16]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[17]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[17]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[18]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[18]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[19]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[19]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|LCD_EN                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|LCD_EN                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|LCD_RS                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|LCD_RS                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.DISPLAY_CLEAR ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.DISPLAY_CLEAR ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.FUNC_SET      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.FUNC_SET      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.LINE2         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.LINE2         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.MODE_SET      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.MODE_SET      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.Print_String  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.Print_String  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.RESET2        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.RESET2        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.RESET3        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.RESET3        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.RETURN_HOME   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.RETURN_HOME   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DISPLAY_CLEAR        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DISPLAY_CLEAR        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DISPLAY_OFF          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DISPLAY_OFF          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DISPLAY_ON           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DISPLAY_ON           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DROP_LCD_EN          ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'SW[15]'                                                                                           ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; SW[15] ; Rise       ; SW[15]                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; SW[15]|combout                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; SW[15]|combout                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[0]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[0]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[1]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[1]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[2]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[2]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[3]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[3]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[4]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[4]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[0]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[0]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[1]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[1]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[2]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[2]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[3]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[3]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[4]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[4]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[4]~2clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[4]~2clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[4]~2clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[4]~2clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[4]~2|combout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[4]~2|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; variableadd_selector|addout[4]~2|datad           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; variableadd_selector|addout[4]~2|datad           ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:clockdiv|clock_100Khz_reg'                                                                                     ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+--------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|clock_10Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|clock_10Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|count_10Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|count_10Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|count_10Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|count_10Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|count_10Khz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|count_10Khz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_100Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_100Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_100Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_100Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_100Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_100Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_10Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_10Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|count_10Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|count_10Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|count_10Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|count_10Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|count_10Khz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|count_10Khz[2]|clk                ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+--------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:clockdiv|clock_100hz_reg'                                                                                    ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|clock_10Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|clock_10Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|count_10hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|count_10hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|count_10hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|count_10hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|count_10hz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|count_10hz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_100hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_100hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_100hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_100hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_100hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_100hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_10Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_10Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|count_10hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|count_10hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|count_10hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|count_10hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|count_10hz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|count_10hz[2]|clk                ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:clockdiv|clock_10Hz_reg'                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|clock_1Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|clock_1Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|count_1hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|count_1hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|count_1hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|count_1hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|count_1hz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|count_1hz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_10Hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_10Hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_10Hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_10Hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_10Hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_10Hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_1Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_1Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|count_1hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|count_1hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|count_1hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|count_1hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|count_1hz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|count_1hz[2]|clk                ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:clockdiv|clock_10Khz_reg'                                                                                    ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|clock_1Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|clock_1Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|count_1Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|count_1Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|count_1Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|count_1Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|count_1Khz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|count_1Khz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_10Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_10Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_10Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_10Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_10Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_10Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_1Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_1Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|count_1Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|count_1Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|count_1Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|count_1Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|count_1Khz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|count_1Khz[2]|clk                ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:clockdiv|clock_1Khz_reg'                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|clock_100hz_int         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|clock_100hz_int         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|count_100hz[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|count_100hz[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|count_100hz[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|count_100hz[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|count_100hz[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|count_100hz[2]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_100hz_int|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_100hz_int|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_1Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_1Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_1Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_1Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_1Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_1Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|count_100hz[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|count_100hz[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|count_100hz[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|count_100hz[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|count_100hz[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|count_100hz[2]|clk              ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:clockdiv|clock_1Mhz_reg'                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|clock_100Khz_int        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|clock_100Khz_int        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|count_100Khz[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|count_100Khz[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|count_100Khz[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|count_100Khz[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|count_100Khz[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|count_100Khz[2]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_100Khz_int|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_100Khz_int|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_1Mhz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_1Mhz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_1Mhz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_1Mhz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_1Mhz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_1Mhz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|count_100Khz[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|count_100Khz[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|count_100Khz[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|count_100Khz[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|count_100Khz[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|count_100Khz[2]|clk             ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'pipereg:IF_ID|out1[26]'                                                                                 ;
+-------+--------------+----------------+------------------+------------------------+------------+-----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                                  ;
+-------+--------------+----------------+------------------+------------------------+------------+-----------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; IF_ID|out1[26]|regout                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; IF_ID|out1[26]|regout                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; control:control_module|ALUOp[0]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; control:control_module|ALUOp[0]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; control:control_module|ALUOp[1]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; control:control_module|ALUOp[1]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; control:control_module|ALUOp[2]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; control:control_module|ALUOp[2]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; control:control_module|ALUOp[3]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; control:control_module|ALUOp[3]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; control:control_module|RegWrite         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; control:control_module|RegWrite         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|ALUOp[0]|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|ALUOp[0]|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|ALUOp[1]|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|ALUOp[1]|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|ALUOp[2]|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|ALUOp[2]|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|ALUOp[3]|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|ALUOp[3]|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|Equal0~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|Equal0~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; control_module|Equal0~0|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; control_module|Equal0~0|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|Equal0~1clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|Equal0~1clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|Equal0~1clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|Equal0~1clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|Equal0~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|Equal0~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|Equal0~1|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|Equal0~1|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|RegWrite|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|RegWrite|datac           ;
+-------+--------------+----------------+------------------+------------------------+------------+-----------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; CLOCK_50   ; 11.151 ; 11.151 ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; 10.181 ; 10.181 ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; 10.515 ; 10.515 ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; 11.151 ; 11.151 ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; 10.167 ; 10.167 ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; 6.727  ; 6.727  ; Rise       ; CLOCK_50        ;
;  SW[15]   ; CLOCK_50   ; 5.523  ; 5.523  ; Rise       ; CLOCK_50        ;
;  SW[16]   ; CLOCK_50   ; 9.689  ; 9.689  ; Rise       ; CLOCK_50        ;
; KEY[*]    ; KEY[1]     ; 5.957  ; 5.957  ; Rise       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; 5.957  ; 5.957  ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; -2.145 ; -2.145 ; Rise       ; KEY[1]          ;
;  SW[5]    ; KEY[1]     ; -2.747 ; -2.747 ; Rise       ; KEY[1]          ;
;  SW[6]    ; KEY[1]     ; -2.220 ; -2.220 ; Rise       ; KEY[1]          ;
;  SW[7]    ; KEY[1]     ; -2.466 ; -2.466 ; Rise       ; KEY[1]          ;
;  SW[10]   ; KEY[1]     ; -2.145 ; -2.145 ; Rise       ; KEY[1]          ;
;  SW[11]   ; KEY[1]     ; -2.424 ; -2.424 ; Rise       ; KEY[1]          ;
;  SW[12]   ; KEY[1]     ; -2.754 ; -2.754 ; Rise       ; KEY[1]          ;
; KEY[*]    ; KEY[1]     ; 4.692  ; 4.692  ; Fall       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; 4.692  ; 4.692  ; Fall       ; KEY[1]          ;
; SW[*]     ; SW[15]     ; 3.181  ; 3.181  ; Rise       ; SW[15]          ;
;  SW[0]    ; SW[15]     ; -0.156 ; -0.156 ; Rise       ; SW[15]          ;
;  SW[1]    ; SW[15]     ; -0.116 ; -0.116 ; Rise       ; SW[15]          ;
;  SW[2]    ; SW[15]     ; 0.332  ; 0.332  ; Rise       ; SW[15]          ;
;  SW[3]    ; SW[15]     ; 0.304  ; 0.304  ; Rise       ; SW[15]          ;
;  SW[4]    ; SW[15]     ; -0.053 ; -0.053 ; Rise       ; SW[15]          ;
;  SW[5]    ; SW[15]     ; 0.259  ; 0.259  ; Rise       ; SW[15]          ;
;  SW[6]    ; SW[15]     ; 0.099  ; 0.099  ; Rise       ; SW[15]          ;
;  SW[7]    ; SW[15]     ; 0.679  ; 0.679  ; Rise       ; SW[15]          ;
;  SW[10]   ; SW[15]     ; -1.660 ; -1.660 ; Rise       ; SW[15]          ;
;  SW[11]   ; SW[15]     ; -1.576 ; -1.576 ; Rise       ; SW[15]          ;
;  SW[12]   ; SW[15]     ; -1.766 ; -1.766 ; Rise       ; SW[15]          ;
;  SW[15]   ; SW[15]     ; -0.323 ; -0.323 ; Rise       ; SW[15]          ;
;  SW[16]   ; SW[15]     ; 3.181  ; 3.181  ; Rise       ; SW[15]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; CLOCK_50   ; -2.586 ; -2.586 ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; -4.360 ; -4.360 ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; -4.639 ; -4.639 ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; -4.662 ; -4.662 ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; -4.685 ; -4.685 ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; -4.603 ; -4.603 ; Rise       ; CLOCK_50        ;
;  SW[15]   ; CLOCK_50   ; -2.586 ; -2.586 ; Rise       ; CLOCK_50        ;
;  SW[16]   ; CLOCK_50   ; -6.834 ; -6.834 ; Rise       ; CLOCK_50        ;
; KEY[*]    ; KEY[1]     ; -1.305 ; -1.305 ; Rise       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; -1.305 ; -1.305 ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 4.230  ; 4.230  ; Rise       ; KEY[1]          ;
;  SW[5]    ; KEY[1]     ; 3.613  ; 3.613  ; Rise       ; KEY[1]          ;
;  SW[6]    ; KEY[1]     ; 3.573  ; 3.573  ; Rise       ; KEY[1]          ;
;  SW[7]    ; KEY[1]     ; 3.106  ; 3.106  ; Rise       ; KEY[1]          ;
;  SW[10]   ; KEY[1]     ; 4.160  ; 4.160  ; Rise       ; KEY[1]          ;
;  SW[11]   ; KEY[1]     ; 4.230  ; 4.230  ; Rise       ; KEY[1]          ;
;  SW[12]   ; KEY[1]     ; 3.918  ; 3.918  ; Rise       ; KEY[1]          ;
; KEY[*]    ; KEY[1]     ; -0.918 ; -0.918 ; Fall       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; -0.918 ; -0.918 ; Fall       ; KEY[1]          ;
; SW[*]     ; SW[15]     ; 2.584  ; 2.584  ; Rise       ; SW[15]          ;
;  SW[0]    ; SW[15]     ; 0.877  ; 0.877  ; Rise       ; SW[15]          ;
;  SW[1]    ; SW[15]     ; 0.836  ; 0.836  ; Rise       ; SW[15]          ;
;  SW[2]    ; SW[15]     ; 0.344  ; 0.344  ; Rise       ; SW[15]          ;
;  SW[3]    ; SW[15]     ; 0.560  ; 0.560  ; Rise       ; SW[15]          ;
;  SW[4]    ; SW[15]     ; 0.871  ; 0.871  ; Rise       ; SW[15]          ;
;  SW[5]    ; SW[15]     ; 0.417  ; 0.417  ; Rise       ; SW[15]          ;
;  SW[6]    ; SW[15]     ; 0.765  ; 0.765  ; Rise       ; SW[15]          ;
;  SW[7]    ; SW[15]     ; 0.139  ; 0.139  ; Rise       ; SW[15]          ;
;  SW[10]   ; SW[15]     ; 2.336  ; 2.336  ; Rise       ; SW[15]          ;
;  SW[11]   ; SW[15]     ; 2.440  ; 2.440  ; Rise       ; SW[15]          ;
;  SW[12]   ; SW[15]     ; 2.584  ; 2.584  ; Rise       ; SW[15]          ;
;  SW[15]   ; SW[15]     ; 1.207  ; 1.207  ; Rise       ; SW[15]          ;
;  SW[16]   ; SW[15]     ; -1.087 ; -1.087 ; Rise       ; SW[15]          ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; LCD_DATA[*]  ; CLOCK_50   ; 8.595  ; 8.595  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0] ; CLOCK_50   ; 8.428  ; 8.428  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1] ; CLOCK_50   ; 8.466  ; 8.466  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2] ; CLOCK_50   ; 8.595  ; 8.595  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3] ; CLOCK_50   ; 7.749  ; 7.749  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4] ; CLOCK_50   ; 8.413  ; 8.413  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5] ; CLOCK_50   ; 8.392  ; 8.392  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6] ; CLOCK_50   ; 8.499  ; 8.499  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7] ; CLOCK_50   ; 7.915  ; 7.915  ; Rise       ; CLOCK_50        ;
; LCD_EN       ; CLOCK_50   ; 7.915  ; 7.915  ; Rise       ; CLOCK_50        ;
; LCD_RS       ; CLOCK_50   ; 7.915  ; 7.915  ; Rise       ; CLOCK_50        ;
; LEDG[*]      ; KEY[1]     ; 9.420  ; 9.420  ; Rise       ; KEY[1]          ;
;  LEDG[1]     ; KEY[1]     ; 9.420  ; 9.420  ; Rise       ; KEY[1]          ;
; HEX0[*]      ; KEY[1]     ; 12.519 ; 12.519 ; Fall       ; KEY[1]          ;
;  HEX0[0]     ; KEY[1]     ; 12.259 ; 12.259 ; Fall       ; KEY[1]          ;
;  HEX0[1]     ; KEY[1]     ; 12.218 ; 12.218 ; Fall       ; KEY[1]          ;
;  HEX0[2]     ; KEY[1]     ; 12.237 ; 12.237 ; Fall       ; KEY[1]          ;
;  HEX0[3]     ; KEY[1]     ; 12.519 ; 12.519 ; Fall       ; KEY[1]          ;
;  HEX0[4]     ; KEY[1]     ; 12.512 ; 12.512 ; Fall       ; KEY[1]          ;
;  HEX0[5]     ; KEY[1]     ; 12.498 ; 12.498 ; Fall       ; KEY[1]          ;
;  HEX0[6]     ; KEY[1]     ; 12.502 ; 12.502 ; Fall       ; KEY[1]          ;
; HEX1[*]      ; KEY[1]     ; 14.365 ; 14.365 ; Fall       ; KEY[1]          ;
;  HEX1[0]     ; KEY[1]     ; 14.064 ; 14.064 ; Fall       ; KEY[1]          ;
;  HEX1[1]     ; KEY[1]     ; 14.365 ; 14.365 ; Fall       ; KEY[1]          ;
;  HEX1[2]     ; KEY[1]     ; 13.876 ; 13.876 ; Fall       ; KEY[1]          ;
;  HEX1[3]     ; KEY[1]     ; 13.895 ; 13.895 ; Fall       ; KEY[1]          ;
;  HEX1[4]     ; KEY[1]     ; 13.881 ; 13.881 ; Fall       ; KEY[1]          ;
;  HEX1[5]     ; KEY[1]     ; 13.911 ; 13.911 ; Fall       ; KEY[1]          ;
;  HEX1[6]     ; KEY[1]     ; 13.920 ; 13.920 ; Fall       ; KEY[1]          ;
; HEX2[*]      ; KEY[1]     ; 13.099 ; 13.099 ; Fall       ; KEY[1]          ;
;  HEX2[0]     ; KEY[1]     ; 13.099 ; 13.099 ; Fall       ; KEY[1]          ;
;  HEX2[1]     ; KEY[1]     ; 13.036 ; 13.036 ; Fall       ; KEY[1]          ;
;  HEX2[2]     ; KEY[1]     ; 12.792 ; 12.792 ; Fall       ; KEY[1]          ;
;  HEX2[3]     ; KEY[1]     ; 13.088 ; 13.088 ; Fall       ; KEY[1]          ;
;  HEX2[4]     ; KEY[1]     ; 12.789 ; 12.789 ; Fall       ; KEY[1]          ;
;  HEX2[5]     ; KEY[1]     ; 12.794 ; 12.794 ; Fall       ; KEY[1]          ;
;  HEX2[6]     ; KEY[1]     ; 12.814 ; 12.814 ; Fall       ; KEY[1]          ;
; HEX3[*]      ; KEY[1]     ; 12.692 ; 12.692 ; Fall       ; KEY[1]          ;
;  HEX3[0]     ; KEY[1]     ; 12.692 ; 12.692 ; Fall       ; KEY[1]          ;
;  HEX3[1]     ; KEY[1]     ; 12.390 ; 12.390 ; Fall       ; KEY[1]          ;
;  HEX3[2]     ; KEY[1]     ; 12.428 ; 12.428 ; Fall       ; KEY[1]          ;
;  HEX3[3]     ; KEY[1]     ; 12.382 ; 12.382 ; Fall       ; KEY[1]          ;
;  HEX3[4]     ; KEY[1]     ; 12.423 ; 12.423 ; Fall       ; KEY[1]          ;
;  HEX3[5]     ; KEY[1]     ; 12.633 ; 12.633 ; Fall       ; KEY[1]          ;
;  HEX3[6]     ; KEY[1]     ; 12.641 ; 12.641 ; Fall       ; KEY[1]          ;
; HEX4[*]      ; KEY[1]     ; 13.771 ; 13.771 ; Fall       ; KEY[1]          ;
;  HEX4[0]     ; KEY[1]     ; 13.771 ; 13.771 ; Fall       ; KEY[1]          ;
;  HEX4[1]     ; KEY[1]     ; 13.770 ; 13.770 ; Fall       ; KEY[1]          ;
;  HEX4[2]     ; KEY[1]     ; 13.770 ; 13.770 ; Fall       ; KEY[1]          ;
;  HEX4[3]     ; KEY[1]     ; 13.651 ; 13.651 ; Fall       ; KEY[1]          ;
;  HEX4[4]     ; KEY[1]     ; 13.671 ; 13.671 ; Fall       ; KEY[1]          ;
;  HEX4[6]     ; KEY[1]     ; 13.183 ; 13.183 ; Fall       ; KEY[1]          ;
; HEX5[*]      ; KEY[1]     ; 14.284 ; 14.284 ; Fall       ; KEY[1]          ;
;  HEX5[0]     ; KEY[1]     ; 13.968 ; 13.968 ; Fall       ; KEY[1]          ;
;  HEX5[1]     ; KEY[1]     ; 13.957 ; 13.957 ; Fall       ; KEY[1]          ;
;  HEX5[2]     ; KEY[1]     ; 13.963 ; 13.963 ; Fall       ; KEY[1]          ;
;  HEX5[3]     ; KEY[1]     ; 14.284 ; 14.284 ; Fall       ; KEY[1]          ;
;  HEX5[4]     ; KEY[1]     ; 14.228 ; 14.228 ; Fall       ; KEY[1]          ;
;  HEX5[5]     ; KEY[1]     ; 14.259 ; 14.259 ; Fall       ; KEY[1]          ;
;  HEX5[6]     ; KEY[1]     ; 14.250 ; 14.250 ; Fall       ; KEY[1]          ;
; LEDG[*]      ; KEY[1]     ; 9.420  ; 9.420  ; Fall       ; KEY[1]          ;
;  LEDG[1]     ; KEY[1]     ; 9.420  ; 9.420  ; Fall       ; KEY[1]          ;
; HEX6[*]      ; SW[15]     ; 11.556 ; 11.556 ; Rise       ; SW[15]          ;
;  HEX6[0]     ; SW[15]     ; 11.023 ; 11.023 ; Rise       ; SW[15]          ;
;  HEX6[1]     ; SW[15]     ; 11.313 ; 11.313 ; Rise       ; SW[15]          ;
;  HEX6[2]     ; SW[15]     ; 11.309 ; 11.309 ; Rise       ; SW[15]          ;
;  HEX6[3]     ; SW[15]     ; 11.556 ; 11.556 ; Rise       ; SW[15]          ;
;  HEX6[4]     ; SW[15]     ; 11.543 ; 11.543 ; Rise       ; SW[15]          ;
;  HEX6[5]     ; SW[15]     ; 11.512 ; 11.512 ; Rise       ; SW[15]          ;
;  HEX6[6]     ; SW[15]     ; 11.418 ; 11.418 ; Rise       ; SW[15]          ;
; HEX7[*]      ; SW[15]     ; 10.781 ; 10.781 ; Rise       ; SW[15]          ;
;  HEX7[0]     ; SW[15]     ; 10.494 ; 10.494 ; Rise       ; SW[15]          ;
;  HEX7[3]     ; SW[15]     ; 10.464 ; 10.464 ; Rise       ; SW[15]          ;
;  HEX7[4]     ; SW[15]     ; 10.464 ; 10.464 ; Rise       ; SW[15]          ;
;  HEX7[5]     ; SW[15]     ; 10.781 ; 10.781 ; Rise       ; SW[15]          ;
; LEDR[*]      ; SW[15]     ; 7.257  ; 7.257  ; Rise       ; SW[15]          ;
;  LEDR[15]    ; SW[15]     ; 7.257  ; 7.257  ; Rise       ; SW[15]          ;
; LEDR[*]      ; SW[15]     ; 7.257  ; 7.257  ; Fall       ; SW[15]          ;
;  LEDR[15]    ; SW[15]     ; 7.257  ; 7.257  ; Fall       ; SW[15]          ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; LCD_DATA[*]  ; CLOCK_50   ; 7.749  ; 7.749  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0] ; CLOCK_50   ; 8.428  ; 8.428  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1] ; CLOCK_50   ; 8.466  ; 8.466  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2] ; CLOCK_50   ; 8.595  ; 8.595  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3] ; CLOCK_50   ; 7.749  ; 7.749  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4] ; CLOCK_50   ; 8.413  ; 8.413  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5] ; CLOCK_50   ; 8.392  ; 8.392  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6] ; CLOCK_50   ; 8.499  ; 8.499  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7] ; CLOCK_50   ; 7.915  ; 7.915  ; Rise       ; CLOCK_50        ;
; LCD_EN       ; CLOCK_50   ; 7.915  ; 7.915  ; Rise       ; CLOCK_50        ;
; LCD_RS       ; CLOCK_50   ; 7.915  ; 7.915  ; Rise       ; CLOCK_50        ;
; LEDG[*]      ; KEY[1]     ; 9.420  ; 9.420  ; Rise       ; KEY[1]          ;
;  LEDG[1]     ; KEY[1]     ; 9.420  ; 9.420  ; Rise       ; KEY[1]          ;
; HEX0[*]      ; KEY[1]     ; 11.476 ; 11.476 ; Fall       ; KEY[1]          ;
;  HEX0[0]     ; KEY[1]     ; 11.516 ; 11.516 ; Fall       ; KEY[1]          ;
;  HEX0[1]     ; KEY[1]     ; 11.476 ; 11.476 ; Fall       ; KEY[1]          ;
;  HEX0[2]     ; KEY[1]     ; 11.494 ; 11.494 ; Fall       ; KEY[1]          ;
;  HEX0[3]     ; KEY[1]     ; 11.777 ; 11.777 ; Fall       ; KEY[1]          ;
;  HEX0[4]     ; KEY[1]     ; 11.770 ; 11.770 ; Fall       ; KEY[1]          ;
;  HEX0[5]     ; KEY[1]     ; 11.757 ; 11.757 ; Fall       ; KEY[1]          ;
;  HEX0[6]     ; KEY[1]     ; 11.760 ; 11.760 ; Fall       ; KEY[1]          ;
; HEX1[*]      ; KEY[1]     ; 12.305 ; 12.305 ; Fall       ; KEY[1]          ;
;  HEX1[0]     ; KEY[1]     ; 12.492 ; 12.492 ; Fall       ; KEY[1]          ;
;  HEX1[1]     ; KEY[1]     ; 12.794 ; 12.794 ; Fall       ; KEY[1]          ;
;  HEX1[2]     ; KEY[1]     ; 12.305 ; 12.305 ; Fall       ; KEY[1]          ;
;  HEX1[3]     ; KEY[1]     ; 12.324 ; 12.324 ; Fall       ; KEY[1]          ;
;  HEX1[4]     ; KEY[1]     ; 12.307 ; 12.307 ; Fall       ; KEY[1]          ;
;  HEX1[5]     ; KEY[1]     ; 12.336 ; 12.336 ; Fall       ; KEY[1]          ;
;  HEX1[6]     ; KEY[1]     ; 12.350 ; 12.350 ; Fall       ; KEY[1]          ;
; HEX2[*]      ; KEY[1]     ; 11.367 ; 11.367 ; Fall       ; KEY[1]          ;
;  HEX2[0]     ; KEY[1]     ; 11.678 ; 11.678 ; Fall       ; KEY[1]          ;
;  HEX2[1]     ; KEY[1]     ; 11.614 ; 11.614 ; Fall       ; KEY[1]          ;
;  HEX2[2]     ; KEY[1]     ; 11.374 ; 11.374 ; Fall       ; KEY[1]          ;
;  HEX2[3]     ; KEY[1]     ; 11.669 ; 11.669 ; Fall       ; KEY[1]          ;
;  HEX2[4]     ; KEY[1]     ; 11.367 ; 11.367 ; Fall       ; KEY[1]          ;
;  HEX2[5]     ; KEY[1]     ; 11.400 ; 11.400 ; Fall       ; KEY[1]          ;
;  HEX2[6]     ; KEY[1]     ; 11.393 ; 11.393 ; Fall       ; KEY[1]          ;
; HEX3[*]      ; KEY[1]     ; 11.577 ; 11.577 ; Fall       ; KEY[1]          ;
;  HEX3[0]     ; KEY[1]     ; 11.882 ; 11.882 ; Fall       ; KEY[1]          ;
;  HEX3[1]     ; KEY[1]     ; 11.580 ; 11.580 ; Fall       ; KEY[1]          ;
;  HEX3[2]     ; KEY[1]     ; 11.620 ; 11.620 ; Fall       ; KEY[1]          ;
;  HEX3[3]     ; KEY[1]     ; 11.577 ; 11.577 ; Fall       ; KEY[1]          ;
;  HEX3[4]     ; KEY[1]     ; 11.621 ; 11.621 ; Fall       ; KEY[1]          ;
;  HEX3[5]     ; KEY[1]     ; 11.829 ; 11.829 ; Fall       ; KEY[1]          ;
;  HEX3[6]     ; KEY[1]     ; 11.829 ; 11.829 ; Fall       ; KEY[1]          ;
; HEX4[*]      ; KEY[1]     ; 13.044 ; 13.044 ; Fall       ; KEY[1]          ;
;  HEX4[0]     ; KEY[1]     ; 13.496 ; 13.496 ; Fall       ; KEY[1]          ;
;  HEX4[1]     ; KEY[1]     ; 13.481 ; 13.481 ; Fall       ; KEY[1]          ;
;  HEX4[2]     ; KEY[1]     ; 13.481 ; 13.481 ; Fall       ; KEY[1]          ;
;  HEX4[3]     ; KEY[1]     ; 13.376 ; 13.376 ; Fall       ; KEY[1]          ;
;  HEX4[4]     ; KEY[1]     ; 13.396 ; 13.396 ; Fall       ; KEY[1]          ;
;  HEX4[6]     ; KEY[1]     ; 13.044 ; 13.044 ; Fall       ; KEY[1]          ;
; HEX5[*]      ; KEY[1]     ; 12.817 ; 12.817 ; Fall       ; KEY[1]          ;
;  HEX5[0]     ; KEY[1]     ; 12.849 ; 12.849 ; Fall       ; KEY[1]          ;
;  HEX5[1]     ; KEY[1]     ; 12.817 ; 12.817 ; Fall       ; KEY[1]          ;
;  HEX5[2]     ; KEY[1]     ; 12.820 ; 12.820 ; Fall       ; KEY[1]          ;
;  HEX5[3]     ; KEY[1]     ; 13.139 ; 13.139 ; Fall       ; KEY[1]          ;
;  HEX5[4]     ; KEY[1]     ; 13.117 ; 13.117 ; Fall       ; KEY[1]          ;
;  HEX5[5]     ; KEY[1]     ; 13.116 ; 13.116 ; Fall       ; KEY[1]          ;
;  HEX5[6]     ; KEY[1]     ; 13.104 ; 13.104 ; Fall       ; KEY[1]          ;
; LEDG[*]      ; KEY[1]     ; 9.420  ; 9.420  ; Fall       ; KEY[1]          ;
;  LEDG[1]     ; KEY[1]     ; 9.420  ; 9.420  ; Fall       ; KEY[1]          ;
; HEX6[*]      ; SW[15]     ; 10.720 ; 10.720 ; Rise       ; SW[15]          ;
;  HEX6[0]     ; SW[15]     ; 10.720 ; 10.720 ; Rise       ; SW[15]          ;
;  HEX6[1]     ; SW[15]     ; 11.012 ; 11.012 ; Rise       ; SW[15]          ;
;  HEX6[2]     ; SW[15]     ; 11.013 ; 11.013 ; Rise       ; SW[15]          ;
;  HEX6[3]     ; SW[15]     ; 11.257 ; 11.257 ; Rise       ; SW[15]          ;
;  HEX6[4]     ; SW[15]     ; 11.241 ; 11.241 ; Rise       ; SW[15]          ;
;  HEX6[5]     ; SW[15]     ; 11.223 ; 11.223 ; Rise       ; SW[15]          ;
;  HEX6[6]     ; SW[15]     ; 11.129 ; 11.129 ; Rise       ; SW[15]          ;
; HEX7[*]      ; SW[15]     ; 10.464 ; 10.464 ; Rise       ; SW[15]          ;
;  HEX7[0]     ; SW[15]     ; 10.494 ; 10.494 ; Rise       ; SW[15]          ;
;  HEX7[3]     ; SW[15]     ; 10.464 ; 10.464 ; Rise       ; SW[15]          ;
;  HEX7[4]     ; SW[15]     ; 10.464 ; 10.464 ; Rise       ; SW[15]          ;
;  HEX7[5]     ; SW[15]     ; 10.781 ; 10.781 ; Rise       ; SW[15]          ;
; LEDR[*]      ; SW[15]     ; 7.257  ; 7.257  ; Rise       ; SW[15]          ;
;  LEDR[15]    ; SW[15]     ; 7.257  ; 7.257  ; Rise       ; SW[15]          ;
; LEDR[*]      ; SW[15]     ; 7.257  ; 7.257  ; Fall       ; SW[15]          ;
;  LEDR[15]    ; SW[15]     ; 7.257  ; 7.257  ; Fall       ; SW[15]          ;
+--------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------+
; Propagation Delay                                          ;
+------------+-------------+--------+-------+-------+--------+
; Input Port ; Output Port ; RR     ; RF    ; FR    ; FF     ;
+------------+-------------+--------+-------+-------+--------+
; KEY[0]     ; LEDG[0]     ;        ; 9.762 ; 9.762 ;        ;
; SW[0]      ; LEDR[0]     ; 5.668  ;       ;       ; 5.668  ;
; SW[1]      ; LEDR[1]     ; 5.683  ;       ;       ; 5.683  ;
; SW[2]      ; LEDR[2]     ; 7.467  ;       ;       ; 7.467  ;
; SW[3]      ; LEDR[3]     ; 5.410  ;       ;       ; 5.410  ;
; SW[4]      ; LEDR[4]     ; 5.280  ;       ;       ; 5.280  ;
; SW[5]      ; LEDR[5]     ; 5.703  ;       ;       ; 5.703  ;
; SW[6]      ; LEDR[6]     ; 5.338  ;       ;       ; 5.338  ;
; SW[7]      ; LEDR[7]     ; 6.358  ;       ;       ; 6.358  ;
; SW[8]      ; LEDR[8]     ; 5.864  ;       ;       ; 5.864  ;
; SW[9]      ; LEDR[9]     ; 6.344  ;       ;       ; 6.344  ;
; SW[10]     ; LEDR[10]    ; 5.704  ;       ;       ; 5.704  ;
; SW[11]     ; LEDR[11]    ; 5.699  ;       ;       ; 5.699  ;
; SW[12]     ; LEDR[12]    ; 5.995  ;       ;       ; 5.995  ;
; SW[13]     ; LEDR[13]    ; 9.742  ;       ;       ; 9.742  ;
; SW[14]     ; LEDR[14]    ; 10.326 ;       ;       ; 10.326 ;
; SW[16]     ; LEDR[16]    ; 9.927  ;       ;       ; 9.927  ;
; SW[17]     ; LEDR[17]    ; 9.612  ;       ;       ; 9.612  ;
+------------+-------------+--------+-------+-------+--------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+------------+-------------+--------+-------+-------+--------+
; Input Port ; Output Port ; RR     ; RF    ; FR    ; FF     ;
+------------+-------------+--------+-------+-------+--------+
; KEY[0]     ; LEDG[0]     ;        ; 9.762 ; 9.762 ;        ;
; SW[0]      ; LEDR[0]     ; 5.668  ;       ;       ; 5.668  ;
; SW[1]      ; LEDR[1]     ; 5.683  ;       ;       ; 5.683  ;
; SW[2]      ; LEDR[2]     ; 7.467  ;       ;       ; 7.467  ;
; SW[3]      ; LEDR[3]     ; 5.410  ;       ;       ; 5.410  ;
; SW[4]      ; LEDR[4]     ; 5.280  ;       ;       ; 5.280  ;
; SW[5]      ; LEDR[5]     ; 5.703  ;       ;       ; 5.703  ;
; SW[6]      ; LEDR[6]     ; 5.338  ;       ;       ; 5.338  ;
; SW[7]      ; LEDR[7]     ; 6.358  ;       ;       ; 6.358  ;
; SW[8]      ; LEDR[8]     ; 5.864  ;       ;       ; 5.864  ;
; SW[9]      ; LEDR[9]     ; 6.344  ;       ;       ; 6.344  ;
; SW[10]     ; LEDR[10]    ; 5.704  ;       ;       ; 5.704  ;
; SW[11]     ; LEDR[11]    ; 5.699  ;       ;       ; 5.699  ;
; SW[12]     ; LEDR[12]    ; 5.995  ;       ;       ; 5.995  ;
; SW[13]     ; LEDR[13]    ; 9.742  ;       ;       ; 9.742  ;
; SW[14]     ; LEDR[14]    ; 10.326 ;       ;       ; 10.326 ;
; SW[16]     ; LEDR[16]    ; 9.927  ;       ;       ; 9.927  ;
; SW[17]     ; LEDR[17]    ; 9.612  ;       ;       ; 9.612  ;
+------------+-------------+--------+-------+-------+--------+


+------------------------------------------------------------+
; Fast Model Setup Summary                                   ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; CLOCK_50                          ; -5.350 ; -55.838       ;
; KEY[1]                            ; -3.883 ; -2804.404     ;
; pipereg:IF_ID|out1[26]            ; -1.907 ; -9.258        ;
; clk_div:clockdiv|clock_10Hz_reg   ; 0.430  ; 0.000         ;
; clk_div:clockdiv|clock_1Khz_reg   ; 0.432  ; 0.000         ;
; clk_div:clockdiv|clock_1Mhz_reg   ; 0.496  ; 0.000         ;
; clk_div:clockdiv|clock_100Khz_reg ; 0.508  ; 0.000         ;
; clk_div:clockdiv|clock_100hz_reg  ; 0.508  ; 0.000         ;
; clk_div:clockdiv|clock_10Khz_reg  ; 0.508  ; 0.000         ;
; SW[15]                            ; 1.067  ; 0.000         ;
+-----------------------------------+--------+---------------+


+------------------------------------------------------------+
; Fast Model Hold Summary                                    ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; SW[15]                            ; -0.972 ; -4.649        ;
; KEY[1]                            ; -0.610 ; -1.281        ;
; CLOCK_50                          ; -0.023 ; -0.049        ;
; clk_div:clockdiv|clock_100Khz_reg ; 0.215  ; 0.000         ;
; clk_div:clockdiv|clock_100hz_reg  ; 0.215  ; 0.000         ;
; clk_div:clockdiv|clock_10Hz_reg   ; 0.215  ; 0.000         ;
; clk_div:clockdiv|clock_10Khz_reg  ; 0.215  ; 0.000         ;
; clk_div:clockdiv|clock_1Khz_reg   ; 0.215  ; 0.000         ;
; clk_div:clockdiv|clock_1Mhz_reg   ; 0.215  ; 0.000         ;
; pipereg:IF_ID|out1[26]            ; 2.153  ; 0.000         ;
+-----------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                     ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; KEY[1]                            ; -2.000 ; -3574.222     ;
; CLOCK_50                          ; -1.380 ; -76.380       ;
; SW[15]                            ; -1.222 ; -1.222        ;
; clk_div:clockdiv|clock_100Khz_reg ; -0.500 ; -4.000        ;
; clk_div:clockdiv|clock_100hz_reg  ; -0.500 ; -4.000        ;
; clk_div:clockdiv|clock_10Hz_reg   ; -0.500 ; -4.000        ;
; clk_div:clockdiv|clock_10Khz_reg  ; -0.500 ; -4.000        ;
; clk_div:clockdiv|clock_1Khz_reg   ; -0.500 ; -4.000        ;
; clk_div:clockdiv|clock_1Mhz_reg   ; -0.500 ; -4.000        ;
; pipereg:IF_ID|out1[26]            ; 0.500  ; 0.000         ;
+-----------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                                                                                                                              ;
+--------+-----------------------------------------------------------------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                       ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.350 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a11~portb_address_reg0 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.838     ; 4.544      ;
; -5.350 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a11~portb_address_reg1 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.838     ; 4.544      ;
; -5.350 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a11~portb_address_reg2 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.838     ; 4.544      ;
; -5.350 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a11~portb_address_reg3 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.838     ; 4.544      ;
; -5.350 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a11~portb_address_reg4 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.838     ; 4.544      ;
; -5.350 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a11~portb_address_reg5 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.838     ; 4.544      ;
; -5.350 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a11~portb_address_reg6 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.838     ; 4.544      ;
; -5.350 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a11~portb_address_reg7 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.838     ; 4.544      ;
; -5.350 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a11~portb_address_reg8 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.838     ; 4.544      ;
; -5.350 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a11~portb_address_reg9 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.838     ; 4.544      ;
; -5.346 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a0~portb_address_reg0  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.834     ; 4.544      ;
; -5.346 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a0~portb_address_reg1  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.834     ; 4.544      ;
; -5.346 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a0~portb_address_reg2  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.834     ; 4.544      ;
; -5.346 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a0~portb_address_reg3  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.834     ; 4.544      ;
; -5.346 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a0~portb_address_reg4  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.834     ; 4.544      ;
; -5.346 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a0~portb_address_reg5  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.834     ; 4.544      ;
; -5.346 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a0~portb_address_reg6  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.834     ; 4.544      ;
; -5.346 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a0~portb_address_reg7  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.834     ; 4.544      ;
; -5.346 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a0~portb_address_reg8  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.834     ; 4.544      ;
; -5.346 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a0~portb_address_reg9  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.834     ; 4.544      ;
; -5.341 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a0~portb_address_reg0  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.834     ; 4.539      ;
; -5.341 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~portb_address_reg0  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.823     ; 4.550      ;
; -5.341 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a0~portb_address_reg1  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.834     ; 4.539      ;
; -5.341 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a0~portb_address_reg2  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.834     ; 4.539      ;
; -5.341 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a0~portb_address_reg3  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.834     ; 4.539      ;
; -5.341 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a0~portb_address_reg4  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.834     ; 4.539      ;
; -5.341 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a0~portb_address_reg5  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.834     ; 4.539      ;
; -5.341 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a0~portb_address_reg6  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.834     ; 4.539      ;
; -5.341 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a0~portb_address_reg7  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.834     ; 4.539      ;
; -5.341 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a0~portb_address_reg8  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.834     ; 4.539      ;
; -5.341 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a0~portb_address_reg9  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.834     ; 4.539      ;
; -5.341 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~portb_address_reg1  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.823     ; 4.550      ;
; -5.341 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~portb_address_reg2  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.823     ; 4.550      ;
; -5.341 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~portb_address_reg3  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.823     ; 4.550      ;
; -5.341 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~portb_address_reg4  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.823     ; 4.550      ;
; -5.341 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~portb_address_reg5  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.823     ; 4.550      ;
; -5.341 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~portb_address_reg6  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.823     ; 4.550      ;
; -5.341 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~portb_address_reg7  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.823     ; 4.550      ;
; -5.341 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~portb_address_reg8  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.823     ; 4.550      ;
; -5.341 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~portb_address_reg9  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.823     ; 4.550      ;
; -5.321 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a16~portb_address_reg0 ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.832     ; 4.521      ;
; -5.321 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a16~portb_address_reg1 ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.832     ; 4.521      ;
; -5.321 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a16~portb_address_reg2 ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.832     ; 4.521      ;
; -5.321 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a16~portb_address_reg3 ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.832     ; 4.521      ;
; -5.321 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a16~portb_address_reg4 ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.832     ; 4.521      ;
; -5.321 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a16~portb_address_reg5 ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.832     ; 4.521      ;
; -5.321 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a16~portb_address_reg6 ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.832     ; 4.521      ;
; -5.321 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a16~portb_address_reg7 ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.832     ; 4.521      ;
; -5.321 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a16~portb_address_reg8 ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.832     ; 4.521      ;
; -5.321 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a16~portb_address_reg9 ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.832     ; 4.521      ;
; -5.320 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a4~portb_address_reg0  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.842     ; 4.510      ;
; -5.320 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a4~portb_address_reg1  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.842     ; 4.510      ;
; -5.320 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a4~portb_address_reg2  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.842     ; 4.510      ;
; -5.320 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a4~portb_address_reg3  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.842     ; 4.510      ;
; -5.320 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a4~portb_address_reg4  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.842     ; 4.510      ;
; -5.320 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a4~portb_address_reg5  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.842     ; 4.510      ;
; -5.320 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a4~portb_address_reg6  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.842     ; 4.510      ;
; -5.320 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a4~portb_address_reg7  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.842     ; 4.510      ;
; -5.320 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a4~portb_address_reg8  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.842     ; 4.510      ;
; -5.320 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a4~portb_address_reg9  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.842     ; 4.510      ;
; -5.316 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a16~portb_address_reg0 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.832     ; 4.516      ;
; -5.316 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a16~portb_address_reg1 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.832     ; 4.516      ;
; -5.316 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a16~portb_address_reg2 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.832     ; 4.516      ;
; -5.316 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a16~portb_address_reg3 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.832     ; 4.516      ;
; -5.316 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a16~portb_address_reg4 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.832     ; 4.516      ;
; -5.316 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a16~portb_address_reg5 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.832     ; 4.516      ;
; -5.316 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a16~portb_address_reg6 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.832     ; 4.516      ;
; -5.316 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a16~portb_address_reg7 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.832     ; 4.516      ;
; -5.316 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a16~portb_address_reg8 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.832     ; 4.516      ;
; -5.316 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a16~portb_address_reg9 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.832     ; 4.516      ;
; -5.315 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a2~portb_address_reg0  ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.810     ; 4.537      ;
; -5.315 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a4~portb_address_reg0  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.842     ; 4.505      ;
; -5.315 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a2~portb_address_reg1  ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.810     ; 4.537      ;
; -5.315 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a2~portb_address_reg2  ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.810     ; 4.537      ;
; -5.315 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a2~portb_address_reg3  ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.810     ; 4.537      ;
; -5.315 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a2~portb_address_reg4  ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.810     ; 4.537      ;
; -5.315 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a2~portb_address_reg5  ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.810     ; 4.537      ;
; -5.315 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a2~portb_address_reg6  ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.810     ; 4.537      ;
; -5.315 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a2~portb_address_reg7  ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.810     ; 4.537      ;
; -5.315 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a2~portb_address_reg8  ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.810     ; 4.537      ;
; -5.315 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a2~portb_address_reg9  ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.810     ; 4.537      ;
; -5.315 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a4~portb_address_reg1  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.842     ; 4.505      ;
; -5.315 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a4~portb_address_reg2  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.842     ; 4.505      ;
; -5.315 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a4~portb_address_reg3  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.842     ; 4.505      ;
; -5.315 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a4~portb_address_reg4  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.842     ; 4.505      ;
; -5.315 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a4~portb_address_reg5  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.842     ; 4.505      ;
; -5.315 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a4~portb_address_reg6  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.842     ; 4.505      ;
; -5.315 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a4~portb_address_reg7  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.842     ; 4.505      ;
; -5.315 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a4~portb_address_reg8  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.842     ; 4.505      ;
; -5.315 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a4~portb_address_reg9  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.842     ; 4.505      ;
; -5.313 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a2~portb_address_reg0  ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.810     ; 4.535      ;
; -5.313 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a2~portb_address_reg0  ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.810     ; 4.535      ;
; -5.313 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a2~portb_address_reg1  ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.810     ; 4.535      ;
; -5.313 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a2~portb_address_reg2  ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.810     ; 4.535      ;
; -5.313 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a2~portb_address_reg3  ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.810     ; 4.535      ;
; -5.313 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a2~portb_address_reg4  ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.810     ; 4.535      ;
; -5.313 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a2~portb_address_reg5  ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.810     ; 4.535      ;
; -5.313 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a2~portb_address_reg6  ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.810     ; 4.535      ;
; -5.313 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a2~portb_address_reg7  ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.810     ; 4.535      ;
; -5.313 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a2~portb_address_reg8  ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.810     ; 4.535      ;
+--------+-----------------------------------------------------------------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'KEY[1]'                                                                                                                                                                                              ;
+--------+-----------------------------------------------------------------------------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                       ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -3.883 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~porta_address_reg0 ; pipereg:IF_ID|out1[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.455     ; 2.960      ;
; -3.883 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~porta_address_reg1 ; pipereg:IF_ID|out1[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.455     ; 2.960      ;
; -3.883 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~porta_address_reg2 ; pipereg:IF_ID|out1[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.455     ; 2.960      ;
; -3.883 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~porta_address_reg3 ; pipereg:IF_ID|out1[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.455     ; 2.960      ;
; -3.883 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~porta_address_reg4 ; pipereg:IF_ID|out1[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.455     ; 2.960      ;
; -3.883 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~porta_address_reg5 ; pipereg:IF_ID|out1[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.455     ; 2.960      ;
; -3.883 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~porta_address_reg6 ; pipereg:IF_ID|out1[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.455     ; 2.960      ;
; -3.883 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~porta_address_reg7 ; pipereg:IF_ID|out1[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.455     ; 2.960      ;
; -3.883 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~porta_address_reg8 ; pipereg:IF_ID|out1[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.455     ; 2.960      ;
; -3.883 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~porta_address_reg9 ; pipereg:IF_ID|out1[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.455     ; 2.960      ;
; -3.880 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a16~porta_address_reg0 ; pipereg:IF_ID|out1[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.466     ; 2.946      ;
; -3.880 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a16~porta_address_reg1 ; pipereg:IF_ID|out1[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.466     ; 2.946      ;
; -3.880 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a16~porta_address_reg2 ; pipereg:IF_ID|out1[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.466     ; 2.946      ;
; -3.880 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a16~porta_address_reg3 ; pipereg:IF_ID|out1[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.466     ; 2.946      ;
; -3.880 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a16~porta_address_reg4 ; pipereg:IF_ID|out1[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.466     ; 2.946      ;
; -3.880 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a16~porta_address_reg5 ; pipereg:IF_ID|out1[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.466     ; 2.946      ;
; -3.880 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a16~porta_address_reg6 ; pipereg:IF_ID|out1[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.466     ; 2.946      ;
; -3.880 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a16~porta_address_reg7 ; pipereg:IF_ID|out1[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.466     ; 2.946      ;
; -3.880 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a16~porta_address_reg8 ; pipereg:IF_ID|out1[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.466     ; 2.946      ;
; -3.880 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a16~porta_address_reg9 ; pipereg:IF_ID|out1[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.466     ; 2.946      ;
; -3.846 ; pipereg:MEM_WB|rdout[2]                                                                                         ; adder:ALU|result[30]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.007     ; 4.371      ;
; -3.841 ; pipereg:ID_EX|rtout[3]                                                                                          ; adder:ALU|result[30]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.007     ; 4.366      ;
; -3.836 ; pipereg:MEM_WB|rdout[2]                                                                                         ; adder:ALU|result[25]   ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.003      ; 4.371      ;
; -3.831 ; pipereg:ID_EX|rtout[3]                                                                                          ; adder:ALU|result[25]   ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.003      ; 4.366      ;
; -3.797 ; pipereg:MEM_WB|rdout[2]                                                                                         ; adder:ALU|result[26]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.010     ; 4.319      ;
; -3.792 ; pipereg:ID_EX|rtout[3]                                                                                          ; adder:ALU|result[26]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.010     ; 4.314      ;
; -3.784 ; pipereg:ID_EX|rtout[1]                                                                                          ; adder:ALU|result[30]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.009     ; 4.307      ;
; -3.780 ; pipereg:EX_MEM|rdout[4]                                                                                         ; adder:ALU|result[30]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.009     ; 4.303      ;
; -3.774 ; pipereg:ID_EX|rtout[1]                                                                                          ; adder:ALU|result[25]   ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.001      ; 4.307      ;
; -3.770 ; pipereg:EX_MEM|rdout[4]                                                                                         ; adder:ALU|result[25]   ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.001      ; 4.303      ;
; -3.765 ; pipereg:MEM_WB|rdout[2]                                                                                         ; adder:ALU|result[27]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.001     ; 4.296      ;
; -3.761 ; pipereg:ID_EX|rtout[2]                                                                                          ; adder:ALU|result[30]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.007     ; 4.286      ;
; -3.760 ; pipereg:ID_EX|rtout[3]                                                                                          ; adder:ALU|result[27]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.001     ; 4.291      ;
; -3.759 ; wb_control_pipe:wb_control_pipe_3|RegWrite_o                                                                    ; adder:ALU|result[30]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.009     ; 4.282      ;
; -3.757 ; pipereg:ID_EX|rsout[4]                                                                                          ; adder:ALU|result[30]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.007     ; 4.282      ;
; -3.756 ; pipereg:MEM_WB|rdout[2]                                                                                         ; adder:ALU|result[31]   ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.000      ; 4.288      ;
; -3.755 ; pipereg:MEM_WB|rdout[2]                                                                                         ; adder:ALU|result[29]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.007     ; 4.280      ;
; -3.751 ; pipereg:ID_EX|rtout[2]                                                                                          ; adder:ALU|result[25]   ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.003      ; 4.286      ;
; -3.751 ; pipereg:ID_EX|rtout[3]                                                                                          ; adder:ALU|result[31]   ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.000      ; 4.283      ;
; -3.750 ; pipereg:ID_EX|rtout[3]                                                                                          ; adder:ALU|result[29]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.007     ; 4.275      ;
; -3.749 ; wb_control_pipe:wb_control_pipe_3|RegWrite_o                                                                    ; adder:ALU|result[25]   ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.001      ; 4.282      ;
; -3.747 ; pipereg:ID_EX|rsout[4]                                                                                          ; adder:ALU|result[25]   ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.003      ; 4.282      ;
; -3.747 ; pipereg:MEM_WB|rdout[4]                                                                                         ; adder:ALU|result[30]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.009     ; 4.270      ;
; -3.746 ; pipereg:ID_EX|rtout[4]                                                                                          ; adder:ALU|result[30]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.009     ; 4.269      ;
; -3.737 ; pipereg:MEM_WB|rdout[4]                                                                                         ; adder:ALU|result[25]   ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.001      ; 4.270      ;
; -3.736 ; pipereg:ID_EX|rtout[4]                                                                                          ; adder:ALU|result[25]   ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.001      ; 4.269      ;
; -3.735 ; pipereg:ID_EX|rtout[1]                                                                                          ; adder:ALU|result[26]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.012     ; 4.255      ;
; -3.731 ; pipereg:EX_MEM|rdout[4]                                                                                         ; adder:ALU|result[26]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.012     ; 4.251      ;
; -3.725 ; pipereg:MEM_WB|rdout[1]                                                                                         ; adder:ALU|result[30]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.009     ; 4.248      ;
; -3.718 ; pipereg:MEM_WB|rdout[3]                                                                                         ; adder:ALU|result[30]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.007     ; 4.243      ;
; -3.716 ; wb_control_pipe:wb_control_pipe_2|RegWrite_o                                                                    ; adder:ALU|result[30]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.009     ; 4.239      ;
; -3.715 ; pipereg:MEM_WB|rdout[1]                                                                                         ; adder:ALU|result[25]   ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.001      ; 4.248      ;
; -3.712 ; pipereg:ID_EX|rtout[2]                                                                                          ; adder:ALU|result[26]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.010     ; 4.234      ;
; -3.710 ; wb_control_pipe:wb_control_pipe_3|RegWrite_o                                                                    ; adder:ALU|result[26]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.012     ; 4.230      ;
; -3.708 ; pipereg:MEM_WB|rdout[3]                                                                                         ; adder:ALU|result[25]   ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.003      ; 4.243      ;
; -3.708 ; pipereg:ID_EX|rsout[4]                                                                                          ; adder:ALU|result[26]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.010     ; 4.230      ;
; -3.706 ; wb_control_pipe:wb_control_pipe_2|RegWrite_o                                                                    ; adder:ALU|result[25]   ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.001      ; 4.239      ;
; -3.705 ; pipereg:ID_EX|rtout[1]                                                                                          ; adder:ALU|result[31]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.002     ; 4.235      ;
; -3.703 ; pipereg:ID_EX|rtout[1]                                                                                          ; adder:ALU|result[27]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.003     ; 4.232      ;
; -3.701 ; pipereg:ID_EX|rtout[0]                                                                                          ; adder:ALU|result[30]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.009     ; 4.224      ;
; -3.699 ; pipereg:EX_MEM|rdout[4]                                                                                         ; adder:ALU|result[27]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.003     ; 4.228      ;
; -3.698 ; pipereg:MEM_WB|rdout[4]                                                                                         ; adder:ALU|result[26]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.012     ; 4.218      ;
; -3.697 ; pipereg:ID_EX|rtout[4]                                                                                          ; adder:ALU|result[26]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.012     ; 4.217      ;
; -3.693 ; pipereg:EX_MEM|rdout[4]                                                                                         ; adder:ALU|result[31]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.002     ; 4.223      ;
; -3.693 ; pipereg:ID_EX|rtout[1]                                                                                          ; adder:ALU|result[29]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.009     ; 4.216      ;
; -3.691 ; pipereg:ID_EX|rtout[0]                                                                                          ; adder:ALU|result[25]   ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.001      ; 4.224      ;
; -3.689 ; pipereg:EX_MEM|rdout[4]                                                                                         ; adder:ALU|result[29]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.009     ; 4.212      ;
; -3.687 ; pipereg:EX_MEM|rdout[0]                                                                                         ; adder:ALU|result[30]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.009     ; 4.210      ;
; -3.686 ; pipereg:ID_EX|rsout[3]                                                                                          ; adder:ALU|result[30]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.007     ; 4.211      ;
; -3.685 ; pipereg:EX_MEM|rdout[2]                                                                                         ; adder:ALU|result[30]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.007     ; 4.210      ;
; -3.683 ; pipereg:EX_MEM|rdout[4]                                                                                         ; adder:ALU|result[0]    ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.010     ; 4.205      ;
; -3.680 ; pipereg:ID_EX|rtout[2]                                                                                          ; adder:ALU|result[27]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.001     ; 4.211      ;
; -3.678 ; wb_control_pipe:wb_control_pipe_3|RegWrite_o                                                                    ; adder:ALU|result[27]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.003     ; 4.207      ;
; -3.677 ; pipereg:EX_MEM|rdout[0]                                                                                         ; adder:ALU|result[25]   ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.001      ; 4.210      ;
; -3.676 ; pipereg:MEM_WB|rdout[1]                                                                                         ; adder:ALU|result[26]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.012     ; 4.196      ;
; -3.676 ; pipereg:ID_EX|rsout[3]                                                                                          ; adder:ALU|result[25]   ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.003      ; 4.211      ;
; -3.676 ; pipereg:ID_EX|rsout[4]                                                                                          ; adder:ALU|result[27]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.001     ; 4.207      ;
; -3.676 ; pipereg:EX_MEM|rdout[3]                                                                                         ; adder:ALU|result[30]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.007     ; 4.201      ;
; -3.675 ; pipereg:EX_MEM|rdout[2]                                                                                         ; adder:ALU|result[25]   ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.003      ; 4.210      ;
; -3.671 ; pipereg:ID_EX|rtout[2]                                                                                          ; adder:ALU|result[31]   ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.000      ; 4.203      ;
; -3.670 ; pipereg:ID_EX|rtout[2]                                                                                          ; adder:ALU|result[29]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.007     ; 4.195      ;
; -3.670 ; pipereg:ID_EX|rsout[4]                                                                                          ; adder:ALU|result[31]   ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.000      ; 4.202      ;
; -3.669 ; pipereg:MEM_WB|rdout[3]                                                                                         ; adder:ALU|result[26]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.010     ; 4.191      ;
; -3.669 ; wb_control_pipe:wb_control_pipe_3|RegWrite_o                                                                    ; adder:ALU|result[31]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.002     ; 4.199      ;
; -3.669 ; pipereg:ID_EX|rtout[4]                                                                                          ; adder:ALU|result[31]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.002     ; 4.199      ;
; -3.668 ; wb_control_pipe:wb_control_pipe_3|RegWrite_o                                                                    ; adder:ALU|result[29]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.009     ; 4.191      ;
; -3.667 ; wb_control_pipe:wb_control_pipe_2|RegWrite_o                                                                    ; adder:ALU|result[26]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.012     ; 4.187      ;
; -3.666 ; pipereg:ID_EX|rsout[4]                                                                                          ; adder:ALU|result[29]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.007     ; 4.191      ;
; -3.666 ; pipereg:MEM_WB|rdout[4]                                                                                         ; adder:ALU|result[27]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.003     ; 4.195      ;
; -3.666 ; pipereg:EX_MEM|rdout[3]                                                                                         ; adder:ALU|result[25]   ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.003      ; 4.201      ;
; -3.665 ; pipereg:ID_EX|rtout[4]                                                                                          ; adder:ALU|result[27]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.003     ; 4.194      ;
; -3.662 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~porta_address_reg0  ; pipereg:IF_ID|out1[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.457     ; 2.737      ;
; -3.662 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~porta_address_reg1  ; pipereg:IF_ID|out1[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.457     ; 2.737      ;
; -3.662 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~porta_address_reg2  ; pipereg:IF_ID|out1[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.457     ; 2.737      ;
; -3.662 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~porta_address_reg3  ; pipereg:IF_ID|out1[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.457     ; 2.737      ;
; -3.662 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~porta_address_reg4  ; pipereg:IF_ID|out1[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.457     ; 2.737      ;
; -3.662 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~porta_address_reg5  ; pipereg:IF_ID|out1[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.457     ; 2.737      ;
; -3.662 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~porta_address_reg6  ; pipereg:IF_ID|out1[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.457     ; 2.737      ;
; -3.662 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~porta_address_reg7  ; pipereg:IF_ID|out1[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.457     ; 2.737      ;
; -3.662 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~porta_address_reg8  ; pipereg:IF_ID|out1[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.457     ; 2.737      ;
+--------+-----------------------------------------------------------------------------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'pipereg:IF_ID|out1[26]'                                                                                                        ;
+--------+-----------------------+---------------------------------+--------------+------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                         ; Launch Clock ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+---------------------------------+--------------+------------------------+--------------+------------+------------+
; -1.907 ; pipereg:IF_ID|out1[0] ; control:control_module|ALUOp[3] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -0.998     ; 1.010      ;
; -1.858 ; pipereg:IF_ID|out1[5] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -0.996     ; 0.971      ;
; -1.856 ; pipereg:IF_ID|out1[5] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.018     ; 0.936      ;
; -1.842 ; pipereg:IF_ID|out1[3] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.020     ; 0.920      ;
; -1.838 ; pipereg:IF_ID|out1[0] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.018     ; 0.918      ;
; -1.819 ; pipereg:IF_ID|out1[5] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -0.999     ; 0.914      ;
; -1.818 ; pipereg:IF_ID|out1[5] ; control:control_module|ALUOp[2] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -0.996     ; 0.919      ;
; -1.800 ; pipereg:IF_ID|out1[2] ; control:control_module|ALUOp[3] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.000     ; 0.901      ;
; -1.800 ; pipereg:IF_ID|out1[5] ; control:control_module|ALUOp[3] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -0.998     ; 0.903      ;
; -1.798 ; pipereg:IF_ID|out1[0] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -0.996     ; 0.911      ;
; -1.773 ; pipereg:IF_ID|out1[2] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -0.998     ; 0.884      ;
; -1.761 ; pipereg:IF_ID|out1[1] ; control:control_module|ALUOp[3] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -0.998     ; 0.864      ;
; -1.757 ; pipereg:IF_ID|out1[0] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -0.999     ; 0.852      ;
; -1.754 ; pipereg:IF_ID|out1[0] ; control:control_module|ALUOp[2] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -0.996     ; 0.855      ;
; -1.733 ; pipereg:IF_ID|out1[2] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.001     ; 0.826      ;
; -1.731 ; pipereg:IF_ID|out1[1] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -0.996     ; 0.844      ;
; -1.731 ; pipereg:IF_ID|out1[3] ; control:control_module|ALUOp[2] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -0.998     ; 0.830      ;
; -1.704 ; pipereg:IF_ID|out1[1] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -0.999     ; 0.799      ;
; -1.701 ; pipereg:IF_ID|out1[1] ; control:control_module|ALUOp[2] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -0.996     ; 0.802      ;
; -1.699 ; pipereg:IF_ID|out1[1] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.018     ; 0.779      ;
; -1.649 ; pipereg:IF_ID|out1[2] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.020     ; 0.727      ;
; -1.630 ; pipereg:IF_ID|out1[4] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.020     ; 0.708      ;
; -1.579 ; pipereg:IF_ID|out1[4] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.001     ; 0.672      ;
; -1.570 ; pipereg:IF_ID|out1[4] ; control:control_module|ALUOp[2] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -0.998     ; 0.669      ;
; -1.566 ; pipereg:IF_ID|out1[4] ; control:control_module|ALUOp[3] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.000     ; 0.667      ;
; -1.565 ; pipereg:IF_ID|out1[3] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.001     ; 0.658      ;
; -1.565 ; pipereg:IF_ID|out1[2] ; control:control_module|ALUOp[2] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -0.998     ; 0.664      ;
; -1.560 ; pipereg:IF_ID|out1[4] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -0.998     ; 0.671      ;
; -1.552 ; pipereg:IF_ID|out1[3] ; control:control_module|ALUOp[3] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.000     ; 0.653      ;
; -1.546 ; pipereg:IF_ID|out1[3] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -0.998     ; 0.657      ;
+--------+-----------------------+---------------------------------+--------------+------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:clockdiv|clock_10Hz_reg'                                                                                                                                  ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.430 ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.602      ;
; 0.505 ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.527      ;
; 0.508 ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.524      ;
; 0.522 ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.510      ;
; 0.622 ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.410      ;
; 0.625 ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.407      ;
; 0.627 ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.405      ;
; 0.627 ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.405      ;
; 0.665 ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:clockdiv|clock_1Khz_reg'                                                                                                                                      ;
+-------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.432 ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.600      ;
; 0.508 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.524      ;
; 0.508 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.524      ;
; 0.509 ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.523      ;
; 0.624 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.408      ;
; 0.624 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.408      ;
; 0.624 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.408      ;
; 0.625 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.407      ;
; 0.665 ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:clockdiv|clock_1Mhz_reg'                                                                                                                                        ;
+-------+-----------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.496 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.536      ;
; 0.499 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.533      ;
; 0.521 ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.511      ;
; 0.522 ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.510      ;
; 0.626 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.406      ;
; 0.626 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.406      ;
; 0.627 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.405      ;
; 0.628 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.404      ;
; 0.665 ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+-----------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:clockdiv|clock_100Khz_reg'                                                                                                                                        ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.508 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.524      ;
; 0.508 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.524      ;
; 0.510 ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.522      ;
; 0.510 ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.522      ;
; 0.624 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.408      ;
; 0.625 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.407      ;
; 0.625 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.407      ;
; 0.625 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.407      ;
; 0.665 ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:clockdiv|clock_100hz_reg'                                                                                                                                     ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.508 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.524      ;
; 0.509 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.523      ;
; 0.514 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.518      ;
; 0.520 ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.512      ;
; 0.561 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.471      ;
; 0.631 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.401      ;
; 0.631 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.401      ;
; 0.639 ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.393      ;
; 0.665 ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:clockdiv|clock_10Khz_reg'                                                                                                                                     ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.508 ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.524      ;
; 0.511 ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.521      ;
; 0.517 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.515      ;
; 0.518 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.514      ;
; 0.631 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.401      ;
; 0.631 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.401      ;
; 0.632 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.400      ;
; 0.633 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.399      ;
; 0.665 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'SW[15]'                                                                                                        ;
+-------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.067 ; SW[15]    ; addtoled:variableadd_selector|addout[1] ; SW[15]       ; SW[15]      ; 0.500        ; 3.338      ; 2.476      ;
; 1.081 ; SW[15]    ; addtoled:variableadd_selector|addout[0] ; SW[15]       ; SW[15]      ; 0.500        ; 3.335      ; 2.452      ;
; 1.104 ; SW[15]    ; addtoled:variableadd_selector|addout[3] ; SW[15]       ; SW[15]      ; 0.500        ; 3.337      ; 2.368      ;
; 1.130 ; SW[15]    ; addtoled:variableadd_selector|addout[4] ; SW[15]       ; SW[15]      ; 0.500        ; 3.335      ; 2.363      ;
; 1.192 ; SW[15]    ; addtoled:variableadd_selector|addout[2] ; SW[15]       ; SW[15]      ; 0.500        ; 3.336      ; 2.373      ;
; 1.567 ; SW[15]    ; addtoled:variableadd_selector|addout[1] ; SW[15]       ; SW[15]      ; 1.000        ; 3.338      ; 2.476      ;
; 1.581 ; SW[15]    ; addtoled:variableadd_selector|addout[0] ; SW[15]       ; SW[15]      ; 1.000        ; 3.335      ; 2.452      ;
; 1.604 ; SW[15]    ; addtoled:variableadd_selector|addout[3] ; SW[15]       ; SW[15]      ; 1.000        ; 3.337      ; 2.368      ;
; 1.630 ; SW[15]    ; addtoled:variableadd_selector|addout[4] ; SW[15]       ; SW[15]      ; 1.000        ; 3.335      ; 2.363      ;
; 1.692 ; SW[15]    ; addtoled:variableadd_selector|addout[2] ; SW[15]       ; SW[15]      ; 1.000        ; 3.336      ; 2.373      ;
+-------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'SW[15]'                                                                                                          ;
+--------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.972 ; SW[15]    ; addtoled:variableadd_selector|addout[4] ; SW[15]       ; SW[15]      ; 0.000        ; 3.335      ; 2.363      ;
; -0.969 ; SW[15]    ; addtoled:variableadd_selector|addout[3] ; SW[15]       ; SW[15]      ; 0.000        ; 3.337      ; 2.368      ;
; -0.963 ; SW[15]    ; addtoled:variableadd_selector|addout[2] ; SW[15]       ; SW[15]      ; 0.000        ; 3.336      ; 2.373      ;
; -0.883 ; SW[15]    ; addtoled:variableadd_selector|addout[0] ; SW[15]       ; SW[15]      ; 0.000        ; 3.335      ; 2.452      ;
; -0.862 ; SW[15]    ; addtoled:variableadd_selector|addout[1] ; SW[15]       ; SW[15]      ; 0.000        ; 3.338      ; 2.476      ;
; -0.472 ; SW[15]    ; addtoled:variableadd_selector|addout[4] ; SW[15]       ; SW[15]      ; -0.500       ; 3.335      ; 2.363      ;
; -0.469 ; SW[15]    ; addtoled:variableadd_selector|addout[3] ; SW[15]       ; SW[15]      ; -0.500       ; 3.337      ; 2.368      ;
; -0.463 ; SW[15]    ; addtoled:variableadd_selector|addout[2] ; SW[15]       ; SW[15]      ; -0.500       ; 3.336      ; 2.373      ;
; -0.383 ; SW[15]    ; addtoled:variableadd_selector|addout[0] ; SW[15]       ; SW[15]      ; -0.500       ; 3.335      ; 2.452      ;
; -0.362 ; SW[15]    ; addtoled:variableadd_selector|addout[1] ; SW[15]       ; SW[15]      ; -0.500       ; 3.338      ; 2.476      ;
+--------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'KEY[1]'                                                                                                                                                            ;
+--------+----------------------------------------------+----------------------------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                      ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+----------------------------------------------+------------------------+-------------+--------------+------------+------------+
; -0.610 ; control:control_module|ALUOp[3]              ; ex_control_pipe:ex_control_pipe|ALUOp_o[3]   ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 1.000      ; 0.042      ;
; -0.198 ; control:control_module|ALUOp[1]              ; ex_control_pipe:ex_control_pipe|ALUOp_o[1]   ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 1.021      ; 0.475      ;
; -0.168 ; control:control_module|ALUOp[2]              ; ex_control_pipe:ex_control_pipe|ALUOp_o[2]   ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 1.002      ; 0.486      ;
; -0.164 ; control:control_module|ALUOp[0]              ; ex_control_pipe:ex_control_pipe|ALUOp_o[0]   ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 1.005      ; 0.493      ;
; -0.141 ; control:control_module|RegWrite              ; wb_control_pipe:wb_control_pipe_1|RegWrite_o ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 0.997      ; 0.508      ;
; 0.240  ; pipereg:IF_ID|out1[20]                       ; pipereg:ID_EX|out2[0]                        ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.392      ;
; 0.243  ; clockcounter:clock_counter|val[15]           ; clockcounter:clock_counter|val[15]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.395      ;
; 0.243  ; pipereg:IF_ID|out1[7]                        ; pipereg:ID_EX|shamt_out[1]                   ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.395      ;
; 0.249  ; pipereg:EX_MEM|out2[18]                      ; pipereg:MEM_WB|out2[18]                      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.401      ;
; 0.300  ; pipereg:IF_ID|out1[25]                       ; pipereg:ID_EX|out1[2]                        ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.452      ;
; 0.317  ; pipereg:IF_ID|out1[11]                       ; pipereg:ID_EX|rdout[0]                       ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.469      ;
; 0.318  ; pipereg:EX_MEM|out2[8]                       ; pipereg:MEM_WB|out2[8]                       ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.470      ;
; 0.319  ; pipereg:EX_MEM|out2[28]                      ; pipereg:MEM_WB|out2[28]                      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.471      ;
; 0.320  ; pipereg:IF_ID|out1[13]                       ; pipereg:ID_EX|rdout[2]                       ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.472      ;
; 0.320  ; pipereg:EX_MEM|out2[31]                      ; pipereg:MEM_WB|out2[31]                      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.472      ;
; 0.321  ; pipereg:IF_ID|out1[15]                       ; pipereg:ID_EX|rdout[4]                       ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.001      ; 0.474      ;
; 0.321  ; pipereg:EX_MEM|out2[14]                      ; pipereg:MEM_WB|out2[14]                      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.473      ;
; 0.324  ; pipereg:EX_MEM|out2[20]                      ; pipereg:MEM_WB|out2[20]                      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.476      ;
; 0.328  ; pipereg:EX_MEM|out2[12]                      ; pipereg:MEM_WB|out2[12]                      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.480      ;
; 0.332  ; pipereg:EX_MEM|out2[0]                       ; pipereg:MEM_WB|out2[0]                       ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.484      ;
; 0.355  ; clockcounter:clock_counter|val[0]            ; clockcounter:clock_counter|val[0]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.507      ;
; 0.359  ; clockcounter:clock_counter|val[1]            ; clockcounter:clock_counter|val[1]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.511      ;
; 0.360  ; clockcounter:clock_counter|val[2]            ; clockcounter:clock_counter|val[2]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; clockcounter:clock_counter|val[9]            ; clockcounter:clock_counter|val[9]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; clockcounter:clock_counter|val[11]           ; clockcounter:clock_counter|val[11]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; pipereg:IF_ID|out1[10]                       ; pipereg:ID_EX|shamt_out[4]                   ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.512      ;
; 0.361  ; clockcounter:clock_counter|val[4]            ; clockcounter:clock_counter|val[4]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; clockcounter:clock_counter|val[7]            ; clockcounter:clock_counter|val[7]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; clockcounter:clock_counter|val[13]           ; clockcounter:clock_counter|val[13]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; clockcounter:clock_counter|val[14]           ; clockcounter:clock_counter|val[14]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.513      ;
; 0.370  ; pipereg:EX_MEM|out2[16]                      ; pipereg:MEM_WB|out2[16]                      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.522      ;
; 0.371  ; clockcounter:clock_counter|val[3]            ; clockcounter:clock_counter|val[3]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; clockcounter:clock_counter|val[8]            ; clockcounter:clock_counter|val[8]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; clockcounter:clock_counter|val[10]           ; clockcounter:clock_counter|val[10]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; pipereg:EX_MEM|out2[11]                      ; pipereg:MEM_WB|out2[11]                      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.523      ;
; 0.372  ; clockcounter:clock_counter|val[5]            ; clockcounter:clock_counter|val[5]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; clockcounter:clock_counter|val[6]            ; clockcounter:clock_counter|val[6]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; clockcounter:clock_counter|val[12]           ; clockcounter:clock_counter|val[12]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.524      ;
; 0.374  ; pipereg:IF_ID|out1[9]                        ; pipereg:ID_EX|shamt_out[3]                   ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.526      ;
; 0.374  ; pipereg:IF_ID|out1[12]                       ; pipereg:ID_EX|rdout[1]                       ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.526      ;
; 0.381  ; pipereg:EX_MEM|out2[3]                       ; pipereg:MEM_WB|out2[3]                       ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.533      ;
; 0.384  ; pipereg:IF_ID|out1[25]                       ; pipereg:ID_EX|out1[3]                        ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.536      ;
; 0.384  ; pipereg:IF_ID|out1[25]                       ; pipereg:ID_EX|out1[10]                       ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.536      ;
; 0.405  ; pipereg:EX_MEM|rdout[1]                      ; pipereg:MEM_WB|rdout[1]                      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.557      ;
; 0.408  ; wb_control_pipe:wb_control_pipe_2|RegWrite_o ; wb_control_pipe:wb_control_pipe_3|RegWrite_o ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.560      ;
; 0.437  ; pipereg:EX_MEM|out2[13]                      ; pipereg:MEM_WB|out2[13]                      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.001      ; 0.590      ;
; 0.491  ; pipereg:EX_MEM|out2[7]                       ; pipereg:MEM_WB|out2[7]                       ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.001      ; 0.644      ;
; 0.493  ; clockcounter:clock_counter|val[0]            ; clockcounter:clock_counter|val[1]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.645      ;
; 0.497  ; clockcounter:clock_counter|val[1]            ; clockcounter:clock_counter|val[2]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.649      ;
; 0.498  ; clockcounter:clock_counter|val[2]            ; clockcounter:clock_counter|val[3]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.650      ;
; 0.498  ; clockcounter:clock_counter|val[9]            ; clockcounter:clock_counter|val[10]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.650      ;
; 0.498  ; clockcounter:clock_counter|val[11]           ; clockcounter:clock_counter|val[12]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.650      ;
; 0.499  ; clockcounter:clock_counter|val[14]           ; clockcounter:clock_counter|val[15]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.651      ;
; 0.499  ; clockcounter:clock_counter|val[13]           ; clockcounter:clock_counter|val[14]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.651      ;
; 0.499  ; clockcounter:clock_counter|val[4]            ; clockcounter:clock_counter|val[5]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.651      ;
; 0.511  ; clockcounter:clock_counter|val[8]            ; clockcounter:clock_counter|val[9]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.663      ;
; 0.511  ; clockcounter:clock_counter|val[10]           ; clockcounter:clock_counter|val[11]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.663      ;
; 0.511  ; clockcounter:clock_counter|val[3]            ; clockcounter:clock_counter|val[4]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.663      ;
; 0.512  ; clockcounter:clock_counter|val[6]            ; clockcounter:clock_counter|val[7]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.664      ;
; 0.512  ; clockcounter:clock_counter|val[12]           ; clockcounter:clock_counter|val[13]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.664      ;
; 0.512  ; clockcounter:clock_counter|val[5]            ; clockcounter:clock_counter|val[6]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.664      ;
; 0.513  ; pipereg:EX_MEM|out2[4]                       ; pipereg:MEM_WB|out2[4]                       ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.003      ; 0.668      ;
; 0.528  ; clockcounter:clock_counter|val[0]            ; clockcounter:clock_counter|val[2]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.680      ;
; 0.532  ; clockcounter:clock_counter|val[1]            ; clockcounter:clock_counter|val[3]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.684      ;
; 0.533  ; clockcounter:clock_counter|val[9]            ; clockcounter:clock_counter|val[11]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.685      ;
; 0.533  ; clockcounter:clock_counter|val[2]            ; clockcounter:clock_counter|val[4]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.685      ;
; 0.533  ; clockcounter:clock_counter|val[11]           ; clockcounter:clock_counter|val[13]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.685      ;
; 0.534  ; clockcounter:clock_counter|val[13]           ; clockcounter:clock_counter|val[15]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.686      ;
; 0.534  ; clockcounter:clock_counter|val[4]            ; clockcounter:clock_counter|val[6]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.686      ;
; 0.546  ; clockcounter:clock_counter|val[8]            ; clockcounter:clock_counter|val[10]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.698      ;
; 0.546  ; clockcounter:clock_counter|val[10]           ; clockcounter:clock_counter|val[12]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.698      ;
; 0.546  ; clockcounter:clock_counter|val[3]            ; clockcounter:clock_counter|val[5]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.698      ;
; 0.547  ; clockcounter:clock_counter|val[12]           ; clockcounter:clock_counter|val[14]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.699      ;
; 0.547  ; clockcounter:clock_counter|val[5]            ; clockcounter:clock_counter|val[7]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.699      ;
; 0.554  ; clockcounter:clock_counter|val[7]            ; clockcounter:clock_counter|val[8]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.706      ;
; 0.555  ; pipereg:EX_MEM|out2[6]                       ; pipereg:MEM_WB|out2[6]                       ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.707      ;
; 0.558  ; pipereg:EX_MEM|out2[24]                      ; pipereg:MEM_WB|out2[24]                      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.013      ; 0.723      ;
; 0.563  ; clockcounter:clock_counter|val[0]            ; clockcounter:clock_counter|val[3]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.715      ;
; 0.564  ; pipereg:EX_MEM|out2[15]                      ; pipereg:MEM_WB|out2[15]                      ; KEY[1]                 ; KEY[1]      ; 0.000        ; -0.002     ; 0.714      ;
; 0.567  ; clockcounter:clock_counter|val[1]            ; clockcounter:clock_counter|val[4]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.719      ;
; 0.568  ; clockcounter:clock_counter|val[9]            ; clockcounter:clock_counter|val[12]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.720      ;
; 0.568  ; clockcounter:clock_counter|val[2]            ; clockcounter:clock_counter|val[5]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.720      ;
; 0.568  ; clockcounter:clock_counter|val[11]           ; clockcounter:clock_counter|val[14]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.720      ;
; 0.569  ; clockcounter:clock_counter|val[4]            ; clockcounter:clock_counter|val[7]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.721      ;
; 0.578  ; pipereg:EX_MEM|out2[22]                      ; pipereg:MEM_WB|out2[22]                      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.002      ; 0.732      ;
; 0.579  ; pipereg:IF_ID|out1[25]                       ; pipereg:ID_EX|rsout[4]                       ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.003      ; 0.734      ;
; 0.581  ; clockcounter:clock_counter|val[8]            ; clockcounter:clock_counter|val[11]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.733      ;
; 0.581  ; clockcounter:clock_counter|val[10]           ; clockcounter:clock_counter|val[13]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.733      ;
; 0.581  ; clockcounter:clock_counter|val[3]            ; clockcounter:clock_counter|val[6]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.733      ;
; 0.582  ; clockcounter:clock_counter|val[12]           ; clockcounter:clock_counter|val[15]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.734      ;
; 0.587  ; pipereg:IF_ID|out1[25]                       ; pipereg:ID_EX|out1[24]                       ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.002      ; 0.741      ;
; 0.589  ; clockcounter:clock_counter|val[7]            ; clockcounter:clock_counter|val[9]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.741      ;
; 0.597  ; pipereg:EX_MEM|out2[26]                      ; pipereg:MEM_WB|out2[26]                      ; KEY[1]                 ; KEY[1]      ; 0.000        ; -0.003     ; 0.746      ;
; 0.598  ; clockcounter:clock_counter|val[0]            ; clockcounter:clock_counter|val[4]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.750      ;
; 0.602  ; clockcounter:clock_counter|val[1]            ; clockcounter:clock_counter|val[5]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.754      ;
; 0.603  ; clockcounter:clock_counter|val[9]            ; clockcounter:clock_counter|val[13]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.755      ;
; 0.603  ; clockcounter:clock_counter|val[2]            ; clockcounter:clock_counter|val[6]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.755      ;
; 0.603  ; clockcounter:clock_counter|val[11]           ; clockcounter:clock_counter|val[15]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.755      ;
; 0.606  ; pipereg:EX_MEM|out2[17]                      ; pipereg:MEM_WB|out2[17]                      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.002      ; 0.760      ;
; 0.606  ; clockcounter:clock_counter|val[6]            ; clockcounter:clock_counter|val[8]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.758      ;
+--------+----------------------------------------------+----------------------------------------------+------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                                                                                               ;
+--------+---------------------------------------------------+---------------------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                         ; To Node                                           ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------+---------------------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; -0.023 ; clk_div:clockdiv|clock_10Hz_int                   ; clk_div:clockdiv|clock_10Hz_reg                   ; clk_div:clockdiv|clock_100hz_reg  ; CLOCK_50    ; 0.000        ; 0.266      ; 0.395      ;
; -0.017 ; clk_div:clockdiv|clock_1Khz_int                   ; clk_div:clockdiv|clock_1Khz_reg                   ; clk_div:clockdiv|clock_10Khz_reg  ; CLOCK_50    ; 0.000        ; 0.253      ; 0.388      ;
; -0.009 ; clk_div:clockdiv|clock_10Khz_int                  ; clk_div:clockdiv|clock_10Khz_reg                  ; clk_div:clockdiv|clock_100Khz_reg ; CLOCK_50    ; 0.000        ; 0.260      ; 0.403      ;
; 0.021  ; clk_div:clockdiv|clock_100Khz_int                 ; clk_div:clockdiv|clock_100Khz_reg                 ; clk_div:clockdiv|clock_1Mhz_reg   ; CLOCK_50    ; 0.000        ; 0.309      ; 0.482      ;
; 0.052  ; clk_div:clockdiv|clock_100hz_int                  ; clk_div:clockdiv|clock_100hz_reg                  ; clk_div:clockdiv|clock_1Khz_reg   ; CLOCK_50    ; 0.000        ; 0.266      ; 0.470      ;
; 0.057  ; clk_div:clockdiv|clock_1Hz_int                    ; clk_div:clockdiv|clock_1Hz_reg                    ; clk_div:clockdiv|clock_10Hz_reg   ; CLOCK_50    ; 0.000        ; 0.196      ; 0.405      ;
; 0.215  ; LCD_Display:LCD_module|next_command.RESET2        ; LCD_Display:LCD_module|next_command.RESET2        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:LCD_module|next_command.RESET3        ; LCD_Display:LCD_module|next_command.RESET3        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:LCD_module|next_command.FUNC_SET      ; LCD_Display:LCD_module|next_command.FUNC_SET      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:LCD_module|next_command.DISPLAY_CLEAR ; LCD_Display:LCD_module|next_command.DISPLAY_CLEAR ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:LCD_module|next_command.MODE_SET      ; LCD_Display:LCD_module|next_command.MODE_SET      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:LCD_module|next_command.Print_String  ; LCD_Display:LCD_module|next_command.Print_String  ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:LCD_module|LCD_RS                     ; LCD_Display:LCD_module|LCD_RS                     ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:LCD_module|LCD_EN                     ; LCD_Display:LCD_module|LCD_EN                     ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:LCD_module|DATA_BUS_VALUE[7]          ; LCD_Display:LCD_module|DATA_BUS_VALUE[7]          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.238  ; clk_div:clockdiv|clock_1Mhz_int                   ; clk_div:clockdiv|clock_1Mhz_reg                   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.390      ;
; 0.242  ; clk_div:clockdiv|count_1Mhz[6]                    ; clk_div:clockdiv|count_1Mhz[6]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.394      ;
; 0.242  ; LCD_Display:LCD_module|next_command.DISPLAY_CLEAR ; LCD_Display:LCD_module|state.DISPLAY_CLEAR        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.394      ;
; 0.243  ; LCD_Display:LCD_module|next_command.Print_String  ; LCD_Display:LCD_module|state.Print_String         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.395      ;
; 0.243  ; LCD_Display:LCD_module|state.Print_String         ; LCD_Display:LCD_module|LCD_RS                     ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.395      ;
; 0.244  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[19]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[19]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.396      ;
; 0.245  ; clk_div:clockdiv|count_1Mhz[6]                    ; clk_div:clockdiv|clock_1Mhz_int                   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.397      ;
; 0.282  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.DISPLAY_ON           ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.434      ;
; 0.282  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|next_command.RESET3        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.434      ;
; 0.283  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|next_command.FUNC_SET      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.435      ;
; 0.283  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.435      ;
; 0.287  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.RESET3               ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.439      ;
; 0.287  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.FUNC_SET             ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.439      ;
; 0.288  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.DISPLAY_OFF          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.440      ;
; 0.288  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.440      ;
; 0.289  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.RESET2               ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.441      ;
; 0.304  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[12]        ; LCD_Display:LCD_module|CLK_400HZ_Enable           ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.456      ;
; 0.315  ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ; LCD_Display:LCD_module|state.DISPLAY_ON           ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.467      ;
; 0.327  ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ; LCD_Display:LCD_module|state.DISPLAY_OFF          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.479      ;
; 0.331  ; LCD_Display:LCD_module|state.LINE2                ; LCD_Display:LCD_module|DATA_BUS_VALUE[7]          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.483      ;
; 0.332  ; LCD_Display:LCD_module|state.DISPLAY_ON           ; LCD_Display:LCD_module|next_command.MODE_SET      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.004      ; 0.488      ;
; 0.354  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[1]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[1]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.506      ;
; 0.357  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[10]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[10]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.509      ;
; 0.358  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[3]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[3]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; LCD_Display:LCD_module|state.DROP_LCD_EN          ; LCD_Display:LCD_module|state.HOLD                 ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.359  ; LCD_Display:LCD_module|state.RETURN_HOME          ; LCD_Display:LCD_module|DATA_BUS_VALUE[7]          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.511      ;
; 0.360  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[5]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[5]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.361  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[11]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[11]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; LCD_Display:LCD_module|state.FUNC_SET             ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.362  ; LCD_Display:LCD_module|state.RESET3               ; LCD_Display:LCD_module|next_command.FUNC_SET      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.514      ;
; 0.363  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[7]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[7]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.515      ;
; 0.363  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[8]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[8]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.515      ;
; 0.363  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[9]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[9]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.515      ;
; 0.365  ; clk_div:clockdiv|count_1Mhz[0]                    ; clk_div:clockdiv|count_1Mhz[0]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.517      ;
; 0.365  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[0]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[0]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.517      ;
; 0.366  ; LCD_Display:LCD_module|next_command.RESET2        ; LCD_Display:LCD_module|state.RESET2               ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.518      ;
; 0.367  ; clk_div:clockdiv|count_1Mhz[2]                    ; clk_div:clockdiv|count_1Mhz[2]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.519      ;
; 0.367  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[12]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[12]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.519      ;
; 0.367  ; LCD_Display:LCD_module|state.RESET2               ; LCD_Display:LCD_module|next_command.RESET3        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.519      ;
; 0.368  ; clk_div:clockdiv|count_1Mhz[4]                    ; clk_div:clockdiv|count_1Mhz[4]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.520      ;
; 0.368  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[14]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[14]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.520      ;
; 0.368  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[17]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[17]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.520      ;
; 0.368  ; LCD_Display:LCD_module|CHAR_COUNT[3]              ; LCD_Display:LCD_module|CHAR_COUNT[3]              ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.520      ;
; 0.370  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[18]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[18]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.522      ;
; 0.370  ; LCD_Display:LCD_module|CHAR_COUNT[0]              ; LCD_Display:LCD_module|CHAR_COUNT[0]              ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.522      ;
; 0.371  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[2]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[2]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.372  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[4]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[4]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.374  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[6]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[6]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.526      ;
; 0.374  ; clk_div:clockdiv|count_1Mhz[4]                    ; clk_div:clockdiv|clock_1Mhz_int                   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.526      ;
; 0.375  ; LCD_Display:LCD_module|CHAR_COUNT[4]              ; LCD_Display:LCD_module|CHAR_COUNT[4]              ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.527      ;
; 0.377  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[13]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[13]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.529      ;
; 0.378  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[15]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[15]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.378  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[16]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[16]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.378  ; LCD_Display:LCD_module|next_command.MODE_SET      ; LCD_Display:LCD_module|state.MODE_SET             ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.383  ; clk_div:clockdiv|count_1Mhz[1]                    ; clk_div:clockdiv|count_1Mhz[1]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.535      ;
; 0.383  ; clk_div:clockdiv|count_1Mhz[3]                    ; clk_div:clockdiv|count_1Mhz[3]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.535      ;
; 0.383  ; LCD_Display:LCD_module|CHAR_COUNT[2]              ; LCD_Display:LCD_module|CHAR_COUNT[2]              ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.535      ;
; 0.384  ; clk_div:clockdiv|count_1Mhz[5]                    ; clk_div:clockdiv|count_1Mhz[5]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.536      ;
; 0.387  ; LCD_Display:LCD_module|CHAR_COUNT[1]              ; LCD_Display:LCD_module|CHAR_COUNT[1]              ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.539      ;
; 0.392  ; clk_div:clockdiv|count_1Mhz[5]                    ; clk_div:clockdiv|clock_1Mhz_int                   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.544      ;
; 0.393  ; LCD_Display:LCD_module|state.DROP_LCD_EN          ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.545      ;
; 0.399  ; LCD_Display:LCD_module|next_command.FUNC_SET      ; LCD_Display:LCD_module|state.FUNC_SET             ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.551      ;
; 0.400  ; LCD_Display:LCD_module|state.DROP_LCD_EN          ; LCD_Display:LCD_module|next_command.FUNC_SET      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.552      ;
; 0.400  ; LCD_Display:LCD_module|state.DROP_LCD_EN          ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.552      ;
; 0.401  ; LCD_Display:LCD_module|next_command.RESET3        ; LCD_Display:LCD_module|state.RESET3               ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.553      ;
; 0.403  ; LCD_Display:LCD_module|state.DROP_LCD_EN          ; LCD_Display:LCD_module|next_command.RESET2        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.555      ;
; 0.403  ; LCD_Display:LCD_module|state.DROP_LCD_EN          ; LCD_Display:LCD_module|next_command.RESET3        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.555      ;
; 0.432  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[11]        ; LCD_Display:LCD_module|CLK_400HZ_Enable           ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.584      ;
; 0.449  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|next_command.RESET2        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.601      ;
; 0.495  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[10]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[11]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.647      ;
; 0.496  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[3]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[4]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.648      ;
; 0.498  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[5]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[6]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.650      ;
; 0.499  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[11]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[12]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.651      ;
; 0.501  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[7]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[8]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.653      ;
; 0.501  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[8]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[9]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.653      ;
; 0.505  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[0]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[1]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.505  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[12]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[13]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.505  ; clk_div:clockdiv|count_1Mhz[2]                    ; clk_div:clockdiv|count_1Mhz[3]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.506  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[14]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[15]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.658      ;
; 0.506  ; clk_div:clockdiv|count_1Mhz[4]                    ; clk_div:clockdiv|count_1Mhz[5]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.658      ;
; 0.508  ; LCD_Display:LCD_module|CHAR_COUNT[0]              ; LCD_Display:LCD_module|CHAR_COUNT[1]              ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.660      ;
; 0.510  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[18]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[19]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.662      ;
; 0.511  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[2]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[3]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.663      ;
+--------+---------------------------------------------------+---------------------------------------------------+-----------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:clockdiv|clock_100Khz_reg'                                                                                                                                         ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.255 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.407      ;
; 0.255 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.407      ;
; 0.255 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.407      ;
; 0.256 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.408      ;
; 0.370 ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.522      ;
; 0.372 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.524      ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:clockdiv|clock_100hz_reg'                                                                                                                                      ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.241 ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.393      ;
; 0.249 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.401      ;
; 0.249 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.401      ;
; 0.319 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.471      ;
; 0.360 ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.512      ;
; 0.366 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.518      ;
; 0.371 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.524      ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:clockdiv|clock_10Hz_reg'                                                                                                                                   ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.253 ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.405      ;
; 0.253 ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.405      ;
; 0.255 ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.407      ;
; 0.258 ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.410      ;
; 0.358 ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.510      ;
; 0.372 ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.524      ;
; 0.375 ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.527      ;
; 0.450 ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.602      ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:clockdiv|clock_10Khz_reg'                                                                                                                                      ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.247 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.399      ;
; 0.248 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.400      ;
; 0.249 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.401      ;
; 0.249 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.401      ;
; 0.362 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.515      ;
; 0.369 ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.521      ;
; 0.372 ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.524      ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:clockdiv|clock_1Khz_reg'                                                                                                                                       ;
+-------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.255 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.407      ;
; 0.256 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.408      ;
; 0.256 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.408      ;
; 0.256 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.408      ;
; 0.371 ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.524      ;
; 0.448 ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.600      ;
+-------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:clockdiv|clock_1Mhz_reg'                                                                                                                                         ;
+-------+-----------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.252 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.404      ;
; 0.253 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.405      ;
; 0.254 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.406      ;
; 0.254 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.406      ;
; 0.358 ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.511      ;
; 0.381 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.533      ;
; 0.384 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.536      ;
+-------+-----------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'pipereg:IF_ID|out1[26]'                                                                                                        ;
+-------+-----------------------+---------------------------------+--------------+------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                         ; Launch Clock ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+---------------------------------+--------------+------------------------+--------------+------------+------------+
; 2.153 ; pipereg:IF_ID|out1[3] ; control:control_module|ALUOp[3] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.000     ; 0.653      ;
; 2.155 ; pipereg:IF_ID|out1[3] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.998     ; 0.657      ;
; 2.159 ; pipereg:IF_ID|out1[3] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.001     ; 0.658      ;
; 2.162 ; pipereg:IF_ID|out1[2] ; control:control_module|ALUOp[2] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.998     ; 0.664      ;
; 2.167 ; pipereg:IF_ID|out1[4] ; control:control_module|ALUOp[3] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.000     ; 0.667      ;
; 2.167 ; pipereg:IF_ID|out1[4] ; control:control_module|ALUOp[2] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.998     ; 0.669      ;
; 2.169 ; pipereg:IF_ID|out1[4] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.998     ; 0.671      ;
; 2.173 ; pipereg:IF_ID|out1[4] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.001     ; 0.672      ;
; 2.189 ; pipereg:IF_ID|out1[0] ; control:control_module|ALUOp[2] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.996     ; 0.693      ;
; 2.228 ; pipereg:IF_ID|out1[4] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.020     ; 0.708      ;
; 2.242 ; pipereg:IF_ID|out1[0] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.018     ; 0.724      ;
; 2.247 ; pipereg:IF_ID|out1[2] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.020     ; 0.727      ;
; 2.250 ; pipereg:IF_ID|out1[1] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.018     ; 0.732      ;
; 2.271 ; pipereg:IF_ID|out1[3] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.020     ; 0.751      ;
; 2.298 ; pipereg:IF_ID|out1[1] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.999     ; 0.799      ;
; 2.298 ; pipereg:IF_ID|out1[1] ; control:control_module|ALUOp[2] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.996     ; 0.802      ;
; 2.303 ; pipereg:IF_ID|out1[1] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.996     ; 0.807      ;
; 2.318 ; pipereg:IF_ID|out1[5] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.018     ; 0.800      ;
; 2.327 ; pipereg:IF_ID|out1[2] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.001     ; 0.826      ;
; 2.328 ; pipereg:IF_ID|out1[3] ; control:control_module|ALUOp[2] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.998     ; 0.830      ;
; 2.333 ; pipereg:IF_ID|out1[2] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.998     ; 0.835      ;
; 2.351 ; pipereg:IF_ID|out1[0] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.999     ; 0.852      ;
; 2.360 ; pipereg:IF_ID|out1[0] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.996     ; 0.864      ;
; 2.362 ; pipereg:IF_ID|out1[1] ; control:control_module|ALUOp[3] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.998     ; 0.864      ;
; 2.401 ; pipereg:IF_ID|out1[2] ; control:control_module|ALUOp[3] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.000     ; 0.901      ;
; 2.401 ; pipereg:IF_ID|out1[5] ; control:control_module|ALUOp[3] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.998     ; 0.903      ;
; 2.413 ; pipereg:IF_ID|out1[5] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.999     ; 0.914      ;
; 2.415 ; pipereg:IF_ID|out1[5] ; control:control_module|ALUOp[2] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.996     ; 0.919      ;
; 2.420 ; pipereg:IF_ID|out1[5] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.996     ; 0.924      ;
; 2.508 ; pipereg:IF_ID|out1[0] ; control:control_module|ALUOp[3] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.998     ; 1.010      ;
+-------+-----------------------+---------------------------------+--------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'KEY[1]'                                                                                                                                                          ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                          ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a10~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a10~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~portb_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~portb_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~portb_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~portb_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~portb_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~portb_address_reg2 ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                                            ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                            ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[3]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[3]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[4]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[4]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_400HZ_Enable           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_400HZ_Enable           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[13]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[13]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[14]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[14]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[15]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[15]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[16]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[16]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[17]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[17]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[18]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[18]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[19]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[19]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|LCD_EN                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|LCD_EN                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|LCD_RS                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|LCD_RS                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.DISPLAY_CLEAR ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.DISPLAY_CLEAR ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.FUNC_SET      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.FUNC_SET      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.LINE2         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.LINE2         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.MODE_SET      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.MODE_SET      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.Print_String  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.Print_String  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.RESET2        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.RESET2        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.RESET3        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.RESET3        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.RETURN_HOME   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.RETURN_HOME   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DISPLAY_CLEAR        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DISPLAY_CLEAR        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DISPLAY_OFF          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DISPLAY_OFF          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DISPLAY_ON           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DISPLAY_ON           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DROP_LCD_EN          ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'SW[15]'                                                                                           ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; SW[15] ; Rise       ; SW[15]                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; SW[15]|combout                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; SW[15]|combout                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[0]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[0]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[1]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[1]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[2]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[2]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[3]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[3]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[4]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[4]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[0]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[0]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[1]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[1]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[2]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[2]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[3]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[3]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[4]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[4]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[4]~2clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[4]~2clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[4]~2clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[4]~2clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[4]~2|combout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[4]~2|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; variableadd_selector|addout[4]~2|datad           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; variableadd_selector|addout[4]~2|datad           ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:clockdiv|clock_100Khz_reg'                                                                                     ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+--------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|clock_10Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|clock_10Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|count_10Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|count_10Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|count_10Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|count_10Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|count_10Khz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|count_10Khz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_100Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_100Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_100Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_100Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_100Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_100Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_10Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_10Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|count_10Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|count_10Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|count_10Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|count_10Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|count_10Khz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|count_10Khz[2]|clk                ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+--------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:clockdiv|clock_100hz_reg'                                                                                    ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|clock_10Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|clock_10Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|count_10hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|count_10hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|count_10hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|count_10hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|count_10hz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|count_10hz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_100hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_100hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_100hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_100hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_100hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_100hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_10Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_10Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|count_10hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|count_10hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|count_10hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|count_10hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|count_10hz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|count_10hz[2]|clk                ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:clockdiv|clock_10Hz_reg'                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|clock_1Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|clock_1Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|count_1hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|count_1hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|count_1hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|count_1hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|count_1hz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|count_1hz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_10Hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_10Hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_10Hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_10Hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_10Hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_10Hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_1Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_1Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|count_1hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|count_1hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|count_1hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|count_1hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|count_1hz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|count_1hz[2]|clk                ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:clockdiv|clock_10Khz_reg'                                                                                    ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|clock_1Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|clock_1Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|count_1Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|count_1Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|count_1Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|count_1Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|count_1Khz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|count_1Khz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_10Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_10Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_10Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_10Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_10Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_10Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_1Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_1Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|count_1Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|count_1Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|count_1Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|count_1Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|count_1Khz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|count_1Khz[2]|clk                ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:clockdiv|clock_1Khz_reg'                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|clock_100hz_int         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|clock_100hz_int         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|count_100hz[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|count_100hz[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|count_100hz[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|count_100hz[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|count_100hz[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|count_100hz[2]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_100hz_int|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_100hz_int|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_1Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_1Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_1Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_1Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_1Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_1Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|count_100hz[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|count_100hz[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|count_100hz[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|count_100hz[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|count_100hz[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|count_100hz[2]|clk              ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:clockdiv|clock_1Mhz_reg'                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|clock_100Khz_int        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|clock_100Khz_int        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|count_100Khz[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|count_100Khz[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|count_100Khz[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|count_100Khz[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|count_100Khz[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|count_100Khz[2]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_100Khz_int|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_100Khz_int|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_1Mhz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_1Mhz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_1Mhz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_1Mhz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_1Mhz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_1Mhz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|count_100Khz[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|count_100Khz[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|count_100Khz[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|count_100Khz[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|count_100Khz[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|count_100Khz[2]|clk             ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'pipereg:IF_ID|out1[26]'                                                                                 ;
+-------+--------------+----------------+------------------+------------------------+------------+-----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                                  ;
+-------+--------------+----------------+------------------+------------------------+------------+-----------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; IF_ID|out1[26]|regout                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; IF_ID|out1[26]|regout                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; control:control_module|ALUOp[0]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; control:control_module|ALUOp[0]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; control:control_module|ALUOp[1]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; control:control_module|ALUOp[1]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; control:control_module|ALUOp[2]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; control:control_module|ALUOp[2]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; control:control_module|ALUOp[3]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; control:control_module|ALUOp[3]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; control:control_module|RegWrite         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; control:control_module|RegWrite         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|ALUOp[0]|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|ALUOp[0]|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|ALUOp[1]|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|ALUOp[1]|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|ALUOp[2]|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|ALUOp[2]|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|ALUOp[3]|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|ALUOp[3]|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|Equal0~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|Equal0~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; control_module|Equal0~0|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; control_module|Equal0~0|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|Equal0~1clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|Equal0~1clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|Equal0~1clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|Equal0~1clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|Equal0~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|Equal0~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|Equal0~1|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|Equal0~1|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|RegWrite|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|RegWrite|datac           ;
+-------+--------------+----------------+------------------+------------------------+------------+-----------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; CLOCK_50   ; 4.795  ; 4.795  ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; 4.277  ; 4.277  ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; 4.377  ; 4.377  ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; 4.795  ; 4.795  ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; 4.293  ; 4.293  ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; 2.675  ; 2.675  ; Rise       ; CLOCK_50        ;
;  SW[15]   ; CLOCK_50   ; 2.058  ; 2.058  ; Rise       ; CLOCK_50        ;
;  SW[16]   ; CLOCK_50   ; 4.595  ; 4.595  ; Rise       ; CLOCK_50        ;
; KEY[*]    ; KEY[1]     ; 3.089  ; 3.089  ; Rise       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; 3.089  ; 3.089  ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; -1.366 ; -1.366 ; Rise       ; KEY[1]          ;
;  SW[5]    ; KEY[1]     ; -1.644 ; -1.644 ; Rise       ; KEY[1]          ;
;  SW[6]    ; KEY[1]     ; -1.366 ; -1.366 ; Rise       ; KEY[1]          ;
;  SW[7]    ; KEY[1]     ; -1.438 ; -1.438 ; Rise       ; KEY[1]          ;
;  SW[10]   ; KEY[1]     ; -1.371 ; -1.371 ; Rise       ; KEY[1]          ;
;  SW[11]   ; KEY[1]     ; -1.512 ; -1.512 ; Rise       ; KEY[1]          ;
;  SW[12]   ; KEY[1]     ; -1.668 ; -1.668 ; Rise       ; KEY[1]          ;
; KEY[*]    ; KEY[1]     ; 2.527  ; 2.527  ; Fall       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; 2.527  ; 2.527  ; Fall       ; KEY[1]          ;
; SW[*]     ; SW[15]     ; 1.663  ; 1.663  ; Rise       ; SW[15]          ;
;  SW[0]    ; SW[15]     ; -0.362 ; -0.362 ; Rise       ; SW[15]          ;
;  SW[1]    ; SW[15]     ; -0.339 ; -0.339 ; Rise       ; SW[15]          ;
;  SW[2]    ; SW[15]     ; -0.178 ; -0.178 ; Rise       ; SW[15]          ;
;  SW[3]    ; SW[15]     ; -0.189 ; -0.189 ; Rise       ; SW[15]          ;
;  SW[4]    ; SW[15]     ; -0.383 ; -0.383 ; Rise       ; SW[15]          ;
;  SW[5]    ; SW[15]     ; -0.227 ; -0.227 ; Rise       ; SW[15]          ;
;  SW[6]    ; SW[15]     ; -0.302 ; -0.302 ; Rise       ; SW[15]          ;
;  SW[7]    ; SW[15]     ; 0.060  ; 0.060  ; Rise       ; SW[15]          ;
;  SW[10]   ; SW[15]     ; -1.156 ; -1.156 ; Rise       ; SW[15]          ;
;  SW[11]   ; SW[15]     ; -1.120 ; -1.120 ; Rise       ; SW[15]          ;
;  SW[12]   ; SW[15]     ; -1.164 ; -1.164 ; Rise       ; SW[15]          ;
;  SW[15]   ; SW[15]     ; -0.567 ; -0.567 ; Rise       ; SW[15]          ;
;  SW[16]   ; SW[15]     ; 1.663  ; 1.663  ; Rise       ; SW[15]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; CLOCK_50   ; -0.829 ; -0.829 ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; -1.711 ; -1.711 ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; -1.749 ; -1.749 ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; -1.758 ; -1.758 ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; -1.765 ; -1.765 ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; -1.729 ; -1.729 ; Rise       ; CLOCK_50        ;
;  SW[15]   ; CLOCK_50   ; -0.829 ; -0.829 ; Rise       ; CLOCK_50        ;
;  SW[16]   ; CLOCK_50   ; -3.393 ; -3.393 ; Rise       ; CLOCK_50        ;
; KEY[*]    ; KEY[1]     ; -0.847 ; -0.847 ; Rise       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; -0.847 ; -0.847 ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 2.443  ; 2.443  ; Rise       ; KEY[1]          ;
;  SW[5]    ; KEY[1]     ; 2.084  ; 2.084  ; Rise       ; KEY[1]          ;
;  SW[6]    ; KEY[1]     ; 2.114  ; 2.114  ; Rise       ; KEY[1]          ;
;  SW[7]    ; KEY[1]     ; 1.780  ; 1.780  ; Rise       ; KEY[1]          ;
;  SW[10]   ; KEY[1]     ; 2.398  ; 2.398  ; Rise       ; KEY[1]          ;
;  SW[11]   ; KEY[1]     ; 2.443  ; 2.443  ; Rise       ; KEY[1]          ;
;  SW[12]   ; KEY[1]     ; 2.287  ; 2.287  ; Rise       ; KEY[1]          ;
; KEY[*]    ; KEY[1]     ; -0.683 ; -0.683 ; Fall       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; -0.683 ; -0.683 ; Fall       ; KEY[1]          ;
; SW[*]     ; SW[15]     ; 1.506  ; 1.506  ; Rise       ; SW[15]          ;
;  SW[0]    ; SW[15]     ; 0.664  ; 0.664  ; Rise       ; SW[15]          ;
;  SW[1]    ; SW[15]     ; 0.634  ; 0.634  ; Rise       ; SW[15]          ;
;  SW[2]    ; SW[15]     ; 0.449  ; 0.449  ; Rise       ; SW[15]          ;
;  SW[3]    ; SW[15]     ; 0.554  ; 0.554  ; Rise       ; SW[15]          ;
;  SW[4]    ; SW[15]     ; 0.725  ; 0.725  ; Rise       ; SW[15]          ;
;  SW[5]    ; SW[15]     ; 0.498  ; 0.498  ; Rise       ; SW[15]          ;
;  SW[6]    ; SW[15]     ; 0.667  ; 0.667  ; Rise       ; SW[15]          ;
;  SW[7]    ; SW[15]     ; 0.282  ; 0.282  ; Rise       ; SW[15]          ;
;  SW[10]   ; SW[15]     ; 1.427  ; 1.427  ; Rise       ; SW[15]          ;
;  SW[11]   ; SW[15]     ; 1.485  ; 1.485  ; Rise       ; SW[15]          ;
;  SW[12]   ; SW[15]     ; 1.506  ; 1.506  ; Rise       ; SW[15]          ;
;  SW[15]   ; SW[15]     ; 0.972  ; 0.972  ; Rise       ; SW[15]          ;
;  SW[16]   ; SW[15]     ; -0.756 ; -0.756 ; Rise       ; SW[15]          ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; LCD_DATA[*]  ; CLOCK_50   ; 4.673 ; 4.673 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0] ; CLOCK_50   ; 4.563 ; 4.563 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1] ; CLOCK_50   ; 4.588 ; 4.588 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2] ; CLOCK_50   ; 4.673 ; 4.673 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3] ; CLOCK_50   ; 4.316 ; 4.316 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4] ; CLOCK_50   ; 4.549 ; 4.549 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5] ; CLOCK_50   ; 4.578 ; 4.578 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6] ; CLOCK_50   ; 4.604 ; 4.604 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7] ; CLOCK_50   ; 4.376 ; 4.376 ; Rise       ; CLOCK_50        ;
; LCD_EN       ; CLOCK_50   ; 4.337 ; 4.337 ; Rise       ; CLOCK_50        ;
; LCD_RS       ; CLOCK_50   ; 4.338 ; 4.338 ; Rise       ; CLOCK_50        ;
; LEDG[*]      ; KEY[1]     ; 5.403 ; 5.403 ; Rise       ; KEY[1]          ;
;  LEDG[1]     ; KEY[1]     ; 5.403 ; 5.403 ; Rise       ; KEY[1]          ;
; HEX0[*]      ; KEY[1]     ; 6.648 ; 6.648 ; Fall       ; KEY[1]          ;
;  HEX0[0]     ; KEY[1]     ; 6.525 ; 6.525 ; Fall       ; KEY[1]          ;
;  HEX0[1]     ; KEY[1]     ; 6.493 ; 6.493 ; Fall       ; KEY[1]          ;
;  HEX0[2]     ; KEY[1]     ; 6.510 ; 6.510 ; Fall       ; KEY[1]          ;
;  HEX0[3]     ; KEY[1]     ; 6.648 ; 6.648 ; Fall       ; KEY[1]          ;
;  HEX0[4]     ; KEY[1]     ; 6.647 ; 6.647 ; Fall       ; KEY[1]          ;
;  HEX0[5]     ; KEY[1]     ; 6.636 ; 6.636 ; Fall       ; KEY[1]          ;
;  HEX0[6]     ; KEY[1]     ; 6.639 ; 6.639 ; Fall       ; KEY[1]          ;
; HEX1[*]      ; KEY[1]     ; 7.640 ; 7.640 ; Fall       ; KEY[1]          ;
;  HEX1[0]     ; KEY[1]     ; 7.503 ; 7.503 ; Fall       ; KEY[1]          ;
;  HEX1[1]     ; KEY[1]     ; 7.640 ; 7.640 ; Fall       ; KEY[1]          ;
;  HEX1[2]     ; KEY[1]     ; 7.357 ; 7.357 ; Fall       ; KEY[1]          ;
;  HEX1[3]     ; KEY[1]     ; 7.372 ; 7.372 ; Fall       ; KEY[1]          ;
;  HEX1[4]     ; KEY[1]     ; 7.365 ; 7.365 ; Fall       ; KEY[1]          ;
;  HEX1[5]     ; KEY[1]     ; 7.380 ; 7.380 ; Fall       ; KEY[1]          ;
;  HEX1[6]     ; KEY[1]     ; 7.401 ; 7.401 ; Fall       ; KEY[1]          ;
; HEX2[*]      ; KEY[1]     ; 6.825 ; 6.825 ; Fall       ; KEY[1]          ;
;  HEX2[0]     ; KEY[1]     ; 6.825 ; 6.825 ; Fall       ; KEY[1]          ;
;  HEX2[1]     ; KEY[1]     ; 6.771 ; 6.771 ; Fall       ; KEY[1]          ;
;  HEX2[2]     ; KEY[1]     ; 6.688 ; 6.688 ; Fall       ; KEY[1]          ;
;  HEX2[3]     ; KEY[1]     ; 6.817 ; 6.817 ; Fall       ; KEY[1]          ;
;  HEX2[4]     ; KEY[1]     ; 6.675 ; 6.675 ; Fall       ; KEY[1]          ;
;  HEX2[5]     ; KEY[1]     ; 6.696 ; 6.696 ; Fall       ; KEY[1]          ;
;  HEX2[6]     ; KEY[1]     ; 6.691 ; 6.691 ; Fall       ; KEY[1]          ;
; HEX3[*]      ; KEY[1]     ; 6.628 ; 6.628 ; Fall       ; KEY[1]          ;
;  HEX3[0]     ; KEY[1]     ; 6.628 ; 6.628 ; Fall       ; KEY[1]          ;
;  HEX3[1]     ; KEY[1]     ; 6.499 ; 6.499 ; Fall       ; KEY[1]          ;
;  HEX3[2]     ; KEY[1]     ; 6.518 ; 6.518 ; Fall       ; KEY[1]          ;
;  HEX3[3]     ; KEY[1]     ; 6.497 ; 6.497 ; Fall       ; KEY[1]          ;
;  HEX3[4]     ; KEY[1]     ; 6.516 ; 6.516 ; Fall       ; KEY[1]          ;
;  HEX3[5]     ; KEY[1]     ; 6.587 ; 6.587 ; Fall       ; KEY[1]          ;
;  HEX3[6]     ; KEY[1]     ; 6.600 ; 6.600 ; Fall       ; KEY[1]          ;
; HEX4[*]      ; KEY[1]     ; 7.140 ; 7.140 ; Fall       ; KEY[1]          ;
;  HEX4[0]     ; KEY[1]     ; 7.138 ; 7.138 ; Fall       ; KEY[1]          ;
;  HEX4[1]     ; KEY[1]     ; 7.140 ; 7.140 ; Fall       ; KEY[1]          ;
;  HEX4[2]     ; KEY[1]     ; 7.140 ; 7.140 ; Fall       ; KEY[1]          ;
;  HEX4[3]     ; KEY[1]     ; 7.073 ; 7.073 ; Fall       ; KEY[1]          ;
;  HEX4[4]     ; KEY[1]     ; 7.093 ; 7.093 ; Fall       ; KEY[1]          ;
;  HEX4[6]     ; KEY[1]     ; 6.862 ; 6.862 ; Fall       ; KEY[1]          ;
; HEX5[*]      ; KEY[1]     ; 7.401 ; 7.401 ; Fall       ; KEY[1]          ;
;  HEX5[0]     ; KEY[1]     ; 7.272 ; 7.272 ; Fall       ; KEY[1]          ;
;  HEX5[1]     ; KEY[1]     ; 7.239 ; 7.239 ; Fall       ; KEY[1]          ;
;  HEX5[2]     ; KEY[1]     ; 7.249 ; 7.249 ; Fall       ; KEY[1]          ;
;  HEX5[3]     ; KEY[1]     ; 7.401 ; 7.401 ; Fall       ; KEY[1]          ;
;  HEX5[4]     ; KEY[1]     ; 7.374 ; 7.374 ; Fall       ; KEY[1]          ;
;  HEX5[5]     ; KEY[1]     ; 7.377 ; 7.377 ; Fall       ; KEY[1]          ;
;  HEX5[6]     ; KEY[1]     ; 7.376 ; 7.376 ; Fall       ; KEY[1]          ;
; LEDG[*]      ; KEY[1]     ; 5.403 ; 5.403 ; Fall       ; KEY[1]          ;
;  LEDG[1]     ; KEY[1]     ; 5.403 ; 5.403 ; Fall       ; KEY[1]          ;
; HEX6[*]      ; SW[15]     ; 5.992 ; 5.992 ; Rise       ; SW[15]          ;
;  HEX6[0]     ; SW[15]     ; 5.699 ; 5.699 ; Rise       ; SW[15]          ;
;  HEX6[1]     ; SW[15]     ; 5.831 ; 5.831 ; Rise       ; SW[15]          ;
;  HEX6[2]     ; SW[15]     ; 5.828 ; 5.828 ; Rise       ; SW[15]          ;
;  HEX6[3]     ; SW[15]     ; 5.992 ; 5.992 ; Rise       ; SW[15]          ;
;  HEX6[4]     ; SW[15]     ; 5.983 ; 5.983 ; Rise       ; SW[15]          ;
;  HEX6[5]     ; SW[15]     ; 5.953 ; 5.953 ; Rise       ; SW[15]          ;
;  HEX6[6]     ; SW[15]     ; 5.906 ; 5.906 ; Rise       ; SW[15]          ;
; HEX7[*]      ; SW[15]     ; 5.648 ; 5.648 ; Rise       ; SW[15]          ;
;  HEX7[0]     ; SW[15]     ; 5.522 ; 5.522 ; Rise       ; SW[15]          ;
;  HEX7[3]     ; SW[15]     ; 5.492 ; 5.492 ; Rise       ; SW[15]          ;
;  HEX7[4]     ; SW[15]     ; 5.492 ; 5.492 ; Rise       ; SW[15]          ;
;  HEX7[5]     ; SW[15]     ; 5.648 ; 5.648 ; Rise       ; SW[15]          ;
; LEDR[*]      ; SW[15]     ; 4.027 ; 4.027 ; Rise       ; SW[15]          ;
;  LEDR[15]    ; SW[15]     ; 4.027 ; 4.027 ; Rise       ; SW[15]          ;
; LEDR[*]      ; SW[15]     ; 4.027 ; 4.027 ; Fall       ; SW[15]          ;
;  LEDR[15]    ; SW[15]     ; 4.027 ; 4.027 ; Fall       ; SW[15]          ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; LCD_DATA[*]  ; CLOCK_50   ; 4.316 ; 4.316 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0] ; CLOCK_50   ; 4.563 ; 4.563 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1] ; CLOCK_50   ; 4.588 ; 4.588 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2] ; CLOCK_50   ; 4.673 ; 4.673 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3] ; CLOCK_50   ; 4.316 ; 4.316 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4] ; CLOCK_50   ; 4.549 ; 4.549 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5] ; CLOCK_50   ; 4.578 ; 4.578 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6] ; CLOCK_50   ; 4.604 ; 4.604 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7] ; CLOCK_50   ; 4.376 ; 4.376 ; Rise       ; CLOCK_50        ;
; LCD_EN       ; CLOCK_50   ; 4.337 ; 4.337 ; Rise       ; CLOCK_50        ;
; LCD_RS       ; CLOCK_50   ; 4.338 ; 4.338 ; Rise       ; CLOCK_50        ;
; LEDG[*]      ; KEY[1]     ; 5.403 ; 5.403 ; Rise       ; KEY[1]          ;
;  LEDG[1]     ; KEY[1]     ; 5.403 ; 5.403 ; Rise       ; KEY[1]          ;
; HEX0[*]      ; KEY[1]     ; 6.131 ; 6.131 ; Fall       ; KEY[1]          ;
;  HEX0[0]     ; KEY[1]     ; 6.165 ; 6.165 ; Fall       ; KEY[1]          ;
;  HEX0[1]     ; KEY[1]     ; 6.131 ; 6.131 ; Fall       ; KEY[1]          ;
;  HEX0[2]     ; KEY[1]     ; 6.147 ; 6.147 ; Fall       ; KEY[1]          ;
;  HEX0[3]     ; KEY[1]     ; 6.286 ; 6.286 ; Fall       ; KEY[1]          ;
;  HEX0[4]     ; KEY[1]     ; 6.287 ; 6.287 ; Fall       ; KEY[1]          ;
;  HEX0[5]     ; KEY[1]     ; 6.274 ; 6.274 ; Fall       ; KEY[1]          ;
;  HEX0[6]     ; KEY[1]     ; 6.277 ; 6.277 ; Fall       ; KEY[1]          ;
; HEX1[*]      ; KEY[1]     ; 6.475 ; 6.475 ; Fall       ; KEY[1]          ;
;  HEX1[0]     ; KEY[1]     ; 6.624 ; 6.624 ; Fall       ; KEY[1]          ;
;  HEX1[1]     ; KEY[1]     ; 6.761 ; 6.761 ; Fall       ; KEY[1]          ;
;  HEX1[2]     ; KEY[1]     ; 6.475 ; 6.475 ; Fall       ; KEY[1]          ;
;  HEX1[3]     ; KEY[1]     ; 6.493 ; 6.493 ; Fall       ; KEY[1]          ;
;  HEX1[4]     ; KEY[1]     ; 6.487 ; 6.487 ; Fall       ; KEY[1]          ;
;  HEX1[5]     ; KEY[1]     ; 6.497 ; 6.497 ; Fall       ; KEY[1]          ;
;  HEX1[6]     ; KEY[1]     ; 6.518 ; 6.518 ; Fall       ; KEY[1]          ;
; HEX2[*]      ; KEY[1]     ; 6.071 ; 6.071 ; Fall       ; KEY[1]          ;
;  HEX2[0]     ; KEY[1]     ; 6.221 ; 6.221 ; Fall       ; KEY[1]          ;
;  HEX2[1]     ; KEY[1]     ; 6.167 ; 6.167 ; Fall       ; KEY[1]          ;
;  HEX2[2]     ; KEY[1]     ; 6.080 ; 6.080 ; Fall       ; KEY[1]          ;
;  HEX2[3]     ; KEY[1]     ; 6.216 ; 6.216 ; Fall       ; KEY[1]          ;
;  HEX2[4]     ; KEY[1]     ; 6.071 ; 6.071 ; Fall       ; KEY[1]          ;
;  HEX2[5]     ; KEY[1]     ; 6.095 ; 6.095 ; Fall       ; KEY[1]          ;
;  HEX2[6]     ; KEY[1]     ; 6.087 ; 6.087 ; Fall       ; KEY[1]          ;
; HEX3[*]      ; KEY[1]     ; 6.161 ; 6.161 ; Fall       ; KEY[1]          ;
;  HEX3[0]     ; KEY[1]     ; 6.290 ; 6.290 ; Fall       ; KEY[1]          ;
;  HEX3[1]     ; KEY[1]     ; 6.162 ; 6.162 ; Fall       ; KEY[1]          ;
;  HEX3[2]     ; KEY[1]     ; 6.185 ; 6.185 ; Fall       ; KEY[1]          ;
;  HEX3[3]     ; KEY[1]     ; 6.161 ; 6.161 ; Fall       ; KEY[1]          ;
;  HEX3[4]     ; KEY[1]     ; 6.186 ; 6.186 ; Fall       ; KEY[1]          ;
;  HEX3[5]     ; KEY[1]     ; 6.256 ; 6.256 ; Fall       ; KEY[1]          ;
;  HEX3[6]     ; KEY[1]     ; 6.261 ; 6.261 ; Fall       ; KEY[1]          ;
; HEX4[*]      ; KEY[1]     ; 6.799 ; 6.799 ; Fall       ; KEY[1]          ;
;  HEX4[0]     ; KEY[1]     ; 7.004 ; 7.004 ; Fall       ; KEY[1]          ;
;  HEX4[1]     ; KEY[1]     ; 6.999 ; 6.999 ; Fall       ; KEY[1]          ;
;  HEX4[2]     ; KEY[1]     ; 6.999 ; 6.999 ; Fall       ; KEY[1]          ;
;  HEX4[3]     ; KEY[1]     ; 6.939 ; 6.939 ; Fall       ; KEY[1]          ;
;  HEX4[4]     ; KEY[1]     ; 6.959 ; 6.959 ; Fall       ; KEY[1]          ;
;  HEX4[6]     ; KEY[1]     ; 6.799 ; 6.799 ; Fall       ; KEY[1]          ;
; HEX5[*]      ; KEY[1]     ; 6.756 ; 6.756 ; Fall       ; KEY[1]          ;
;  HEX5[0]     ; KEY[1]     ; 6.788 ; 6.788 ; Fall       ; KEY[1]          ;
;  HEX5[1]     ; KEY[1]     ; 6.756 ; 6.756 ; Fall       ; KEY[1]          ;
;  HEX5[2]     ; KEY[1]     ; 6.761 ; 6.761 ; Fall       ; KEY[1]          ;
;  HEX5[3]     ; KEY[1]     ; 6.917 ; 6.917 ; Fall       ; KEY[1]          ;
;  HEX5[4]     ; KEY[1]     ; 6.890 ; 6.890 ; Fall       ; KEY[1]          ;
;  HEX5[5]     ; KEY[1]     ; 6.895 ; 6.895 ; Fall       ; KEY[1]          ;
;  HEX5[6]     ; KEY[1]     ; 6.891 ; 6.891 ; Fall       ; KEY[1]          ;
; LEDG[*]      ; KEY[1]     ; 5.403 ; 5.403 ; Fall       ; KEY[1]          ;
;  LEDG[1]     ; KEY[1]     ; 5.403 ; 5.403 ; Fall       ; KEY[1]          ;
; HEX6[*]      ; SW[15]     ; 5.555 ; 5.555 ; Rise       ; SW[15]          ;
;  HEX6[0]     ; SW[15]     ; 5.555 ; 5.555 ; Rise       ; SW[15]          ;
;  HEX6[1]     ; SW[15]     ; 5.688 ; 5.688 ; Rise       ; SW[15]          ;
;  HEX6[2]     ; SW[15]     ; 5.689 ; 5.689 ; Rise       ; SW[15]          ;
;  HEX6[3]     ; SW[15]     ; 5.851 ; 5.851 ; Rise       ; SW[15]          ;
;  HEX6[4]     ; SW[15]     ; 5.839 ; 5.839 ; Rise       ; SW[15]          ;
;  HEX6[5]     ; SW[15]     ; 5.824 ; 5.824 ; Rise       ; SW[15]          ;
;  HEX6[6]     ; SW[15]     ; 5.776 ; 5.776 ; Rise       ; SW[15]          ;
; HEX7[*]      ; SW[15]     ; 5.492 ; 5.492 ; Rise       ; SW[15]          ;
;  HEX7[0]     ; SW[15]     ; 5.522 ; 5.522 ; Rise       ; SW[15]          ;
;  HEX7[3]     ; SW[15]     ; 5.492 ; 5.492 ; Rise       ; SW[15]          ;
;  HEX7[4]     ; SW[15]     ; 5.492 ; 5.492 ; Rise       ; SW[15]          ;
;  HEX7[5]     ; SW[15]     ; 5.648 ; 5.648 ; Rise       ; SW[15]          ;
; LEDR[*]      ; SW[15]     ; 4.027 ; 4.027 ; Rise       ; SW[15]          ;
;  LEDR[15]    ; SW[15]     ; 4.027 ; 4.027 ; Rise       ; SW[15]          ;
; LEDR[*]      ; SW[15]     ; 4.027 ; 4.027 ; Fall       ; SW[15]          ;
;  LEDR[15]    ; SW[15]     ; 4.027 ; 4.027 ; Fall       ; SW[15]          ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; KEY[0]     ; LEDG[0]     ;       ; 5.622 ; 5.622 ;       ;
; SW[0]      ; LEDR[0]     ; 3.025 ;       ;       ; 3.025 ;
; SW[1]      ; LEDR[1]     ; 3.028 ;       ;       ; 3.028 ;
; SW[2]      ; LEDR[2]     ; 4.040 ;       ;       ; 4.040 ;
; SW[3]      ; LEDR[3]     ; 2.906 ;       ;       ; 2.906 ;
; SW[4]      ; LEDR[4]     ; 2.842 ;       ;       ; 2.842 ;
; SW[5]      ; LEDR[5]     ; 3.061 ;       ;       ; 3.061 ;
; SW[6]      ; LEDR[6]     ; 2.870 ;       ;       ; 2.870 ;
; SW[7]      ; LEDR[7]     ; 3.490 ;       ;       ; 3.490 ;
; SW[8]      ; LEDR[8]     ; 3.203 ;       ;       ; 3.203 ;
; SW[9]      ; LEDR[9]     ; 3.446 ;       ;       ; 3.446 ;
; SW[10]     ; LEDR[10]    ; 3.115 ;       ;       ; 3.115 ;
; SW[11]     ; LEDR[11]    ; 3.107 ;       ;       ; 3.107 ;
; SW[12]     ; LEDR[12]    ; 3.254 ;       ;       ; 3.254 ;
; SW[13]     ; LEDR[13]    ; 5.541 ;       ;       ; 5.541 ;
; SW[14]     ; LEDR[14]    ; 5.860 ;       ;       ; 5.860 ;
; SW[16]     ; LEDR[16]    ; 5.692 ;       ;       ; 5.692 ;
; SW[17]     ; LEDR[17]    ; 5.519 ;       ;       ; 5.519 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; KEY[0]     ; LEDG[0]     ;       ; 5.622 ; 5.622 ;       ;
; SW[0]      ; LEDR[0]     ; 3.025 ;       ;       ; 3.025 ;
; SW[1]      ; LEDR[1]     ; 3.028 ;       ;       ; 3.028 ;
; SW[2]      ; LEDR[2]     ; 4.040 ;       ;       ; 4.040 ;
; SW[3]      ; LEDR[3]     ; 2.906 ;       ;       ; 2.906 ;
; SW[4]      ; LEDR[4]     ; 2.842 ;       ;       ; 2.842 ;
; SW[5]      ; LEDR[5]     ; 3.061 ;       ;       ; 3.061 ;
; SW[6]      ; LEDR[6]     ; 2.870 ;       ;       ; 2.870 ;
; SW[7]      ; LEDR[7]     ; 3.490 ;       ;       ; 3.490 ;
; SW[8]      ; LEDR[8]     ; 3.203 ;       ;       ; 3.203 ;
; SW[9]      ; LEDR[9]     ; 3.446 ;       ;       ; 3.446 ;
; SW[10]     ; LEDR[10]    ; 3.115 ;       ;       ; 3.115 ;
; SW[11]     ; LEDR[11]    ; 3.107 ;       ;       ; 3.107 ;
; SW[12]     ; LEDR[12]    ; 3.254 ;       ;       ; 3.254 ;
; SW[13]     ; LEDR[13]    ; 5.541 ;       ;       ; 5.541 ;
; SW[14]     ; LEDR[14]    ; 5.860 ;       ;       ; 5.860 ;
; SW[16]     ; LEDR[16]    ; 5.692 ;       ;       ; 5.692 ;
; SW[17]     ; LEDR[17]    ; 5.519 ;       ;       ; 5.519 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                ;
+------------------------------------+-----------+--------+----------+---------+---------------------+
; Clock                              ; Setup     ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------------+-----------+--------+----------+---------+---------------------+
; Worst-case Slack                   ; -11.738   ; -1.289 ; N/A      ; N/A     ; -2.000              ;
;  CLOCK_50                          ; -11.738   ; -0.023 ; N/A      ; N/A     ; -1.380              ;
;  KEY[1]                            ; -9.056    ; -1.289 ; N/A      ; N/A     ; -2.000              ;
;  SW[15]                            ; 0.823     ; -1.207 ; N/A      ; N/A     ; -1.222              ;
;  clk_div:clockdiv|clock_100Khz_reg ; -0.061    ; 0.215  ; N/A      ; N/A     ; -0.500              ;
;  clk_div:clockdiv|clock_100hz_reg  ; -0.068    ; 0.215  ; N/A      ; N/A     ; -0.500              ;
;  clk_div:clockdiv|clock_10Hz_reg   ; -0.244    ; 0.215  ; N/A      ; N/A     ; -0.500              ;
;  clk_div:clockdiv|clock_10Khz_reg  ; -0.061    ; 0.215  ; N/A      ; N/A     ; -0.500              ;
;  clk_div:clockdiv|clock_1Khz_reg   ; -0.238    ; 0.215  ; N/A      ; N/A     ; -0.500              ;
;  clk_div:clockdiv|clock_1Mhz_reg   ; -0.082    ; 0.215  ; N/A      ; N/A     ; -0.500              ;
;  pipereg:IF_ID|out1[26]            ; -4.255    ; 2.153  ; N/A      ; N/A     ; 0.500               ;
; Design-wide TNS                    ; -6720.143 ; -8.47  ; 0.0      ; 0.0     ; -3675.824           ;
;  CLOCK_50                          ; -184.281  ; -0.049 ; N/A      ; N/A     ; -76.380             ;
;  KEY[1]                            ; -6513.882 ; -2.576 ; N/A      ; N/A     ; -3574.222           ;
;  SW[15]                            ; 0.000     ; -5.894 ; N/A      ; N/A     ; -1.222              ;
;  clk_div:clockdiv|clock_100Khz_reg ; -0.144    ; 0.000  ; N/A      ; N/A     ; -4.000              ;
;  clk_div:clockdiv|clock_100hz_reg  ; -0.136    ; 0.000  ; N/A      ; N/A     ; -4.000              ;
;  clk_div:clockdiv|clock_10Hz_reg   ; -0.297    ; 0.000  ; N/A      ; N/A     ; -4.000              ;
;  clk_div:clockdiv|clock_10Khz_reg  ; -0.129    ; 0.000  ; N/A      ; N/A     ; -4.000              ;
;  clk_div:clockdiv|clock_1Khz_reg   ; -0.310    ; 0.000  ; N/A      ; N/A     ; -4.000              ;
;  clk_div:clockdiv|clock_1Mhz_reg   ; -0.162    ; 0.000  ; N/A      ; N/A     ; -4.000              ;
;  pipereg:IF_ID|out1[26]            ; -20.802   ; 0.000  ; N/A      ; N/A     ; 0.000               ;
+------------------------------------+-----------+--------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; CLOCK_50   ; 11.151 ; 11.151 ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; 10.181 ; 10.181 ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; 10.515 ; 10.515 ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; 11.151 ; 11.151 ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; 10.167 ; 10.167 ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; 6.727  ; 6.727  ; Rise       ; CLOCK_50        ;
;  SW[15]   ; CLOCK_50   ; 5.523  ; 5.523  ; Rise       ; CLOCK_50        ;
;  SW[16]   ; CLOCK_50   ; 9.689  ; 9.689  ; Rise       ; CLOCK_50        ;
; KEY[*]    ; KEY[1]     ; 5.957  ; 5.957  ; Rise       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; 5.957  ; 5.957  ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; -1.366 ; -1.366 ; Rise       ; KEY[1]          ;
;  SW[5]    ; KEY[1]     ; -1.644 ; -1.644 ; Rise       ; KEY[1]          ;
;  SW[6]    ; KEY[1]     ; -1.366 ; -1.366 ; Rise       ; KEY[1]          ;
;  SW[7]    ; KEY[1]     ; -1.438 ; -1.438 ; Rise       ; KEY[1]          ;
;  SW[10]   ; KEY[1]     ; -1.371 ; -1.371 ; Rise       ; KEY[1]          ;
;  SW[11]   ; KEY[1]     ; -1.512 ; -1.512 ; Rise       ; KEY[1]          ;
;  SW[12]   ; KEY[1]     ; -1.668 ; -1.668 ; Rise       ; KEY[1]          ;
; KEY[*]    ; KEY[1]     ; 4.692  ; 4.692  ; Fall       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; 4.692  ; 4.692  ; Fall       ; KEY[1]          ;
; SW[*]     ; SW[15]     ; 3.181  ; 3.181  ; Rise       ; SW[15]          ;
;  SW[0]    ; SW[15]     ; -0.156 ; -0.156 ; Rise       ; SW[15]          ;
;  SW[1]    ; SW[15]     ; -0.116 ; -0.116 ; Rise       ; SW[15]          ;
;  SW[2]    ; SW[15]     ; 0.332  ; 0.332  ; Rise       ; SW[15]          ;
;  SW[3]    ; SW[15]     ; 0.304  ; 0.304  ; Rise       ; SW[15]          ;
;  SW[4]    ; SW[15]     ; -0.053 ; -0.053 ; Rise       ; SW[15]          ;
;  SW[5]    ; SW[15]     ; 0.259  ; 0.259  ; Rise       ; SW[15]          ;
;  SW[6]    ; SW[15]     ; 0.099  ; 0.099  ; Rise       ; SW[15]          ;
;  SW[7]    ; SW[15]     ; 0.679  ; 0.679  ; Rise       ; SW[15]          ;
;  SW[10]   ; SW[15]     ; -1.156 ; -1.156 ; Rise       ; SW[15]          ;
;  SW[11]   ; SW[15]     ; -1.120 ; -1.120 ; Rise       ; SW[15]          ;
;  SW[12]   ; SW[15]     ; -1.164 ; -1.164 ; Rise       ; SW[15]          ;
;  SW[15]   ; SW[15]     ; -0.323 ; -0.323 ; Rise       ; SW[15]          ;
;  SW[16]   ; SW[15]     ; 3.181  ; 3.181  ; Rise       ; SW[15]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; CLOCK_50   ; -0.829 ; -0.829 ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; -1.711 ; -1.711 ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; -1.749 ; -1.749 ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; -1.758 ; -1.758 ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; -1.765 ; -1.765 ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; -1.729 ; -1.729 ; Rise       ; CLOCK_50        ;
;  SW[15]   ; CLOCK_50   ; -0.829 ; -0.829 ; Rise       ; CLOCK_50        ;
;  SW[16]   ; CLOCK_50   ; -3.393 ; -3.393 ; Rise       ; CLOCK_50        ;
; KEY[*]    ; KEY[1]     ; -0.847 ; -0.847 ; Rise       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; -0.847 ; -0.847 ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 4.230  ; 4.230  ; Rise       ; KEY[1]          ;
;  SW[5]    ; KEY[1]     ; 3.613  ; 3.613  ; Rise       ; KEY[1]          ;
;  SW[6]    ; KEY[1]     ; 3.573  ; 3.573  ; Rise       ; KEY[1]          ;
;  SW[7]    ; KEY[1]     ; 3.106  ; 3.106  ; Rise       ; KEY[1]          ;
;  SW[10]   ; KEY[1]     ; 4.160  ; 4.160  ; Rise       ; KEY[1]          ;
;  SW[11]   ; KEY[1]     ; 4.230  ; 4.230  ; Rise       ; KEY[1]          ;
;  SW[12]   ; KEY[1]     ; 3.918  ; 3.918  ; Rise       ; KEY[1]          ;
; KEY[*]    ; KEY[1]     ; -0.683 ; -0.683 ; Fall       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; -0.683 ; -0.683 ; Fall       ; KEY[1]          ;
; SW[*]     ; SW[15]     ; 2.584  ; 2.584  ; Rise       ; SW[15]          ;
;  SW[0]    ; SW[15]     ; 0.877  ; 0.877  ; Rise       ; SW[15]          ;
;  SW[1]    ; SW[15]     ; 0.836  ; 0.836  ; Rise       ; SW[15]          ;
;  SW[2]    ; SW[15]     ; 0.449  ; 0.449  ; Rise       ; SW[15]          ;
;  SW[3]    ; SW[15]     ; 0.560  ; 0.560  ; Rise       ; SW[15]          ;
;  SW[4]    ; SW[15]     ; 0.871  ; 0.871  ; Rise       ; SW[15]          ;
;  SW[5]    ; SW[15]     ; 0.498  ; 0.498  ; Rise       ; SW[15]          ;
;  SW[6]    ; SW[15]     ; 0.765  ; 0.765  ; Rise       ; SW[15]          ;
;  SW[7]    ; SW[15]     ; 0.282  ; 0.282  ; Rise       ; SW[15]          ;
;  SW[10]   ; SW[15]     ; 2.336  ; 2.336  ; Rise       ; SW[15]          ;
;  SW[11]   ; SW[15]     ; 2.440  ; 2.440  ; Rise       ; SW[15]          ;
;  SW[12]   ; SW[15]     ; 2.584  ; 2.584  ; Rise       ; SW[15]          ;
;  SW[15]   ; SW[15]     ; 1.207  ; 1.207  ; Rise       ; SW[15]          ;
;  SW[16]   ; SW[15]     ; -0.756 ; -0.756 ; Rise       ; SW[15]          ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; LCD_DATA[*]  ; CLOCK_50   ; 8.595  ; 8.595  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0] ; CLOCK_50   ; 8.428  ; 8.428  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1] ; CLOCK_50   ; 8.466  ; 8.466  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2] ; CLOCK_50   ; 8.595  ; 8.595  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3] ; CLOCK_50   ; 7.749  ; 7.749  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4] ; CLOCK_50   ; 8.413  ; 8.413  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5] ; CLOCK_50   ; 8.392  ; 8.392  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6] ; CLOCK_50   ; 8.499  ; 8.499  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7] ; CLOCK_50   ; 7.915  ; 7.915  ; Rise       ; CLOCK_50        ;
; LCD_EN       ; CLOCK_50   ; 7.915  ; 7.915  ; Rise       ; CLOCK_50        ;
; LCD_RS       ; CLOCK_50   ; 7.915  ; 7.915  ; Rise       ; CLOCK_50        ;
; LEDG[*]      ; KEY[1]     ; 9.420  ; 9.420  ; Rise       ; KEY[1]          ;
;  LEDG[1]     ; KEY[1]     ; 9.420  ; 9.420  ; Rise       ; KEY[1]          ;
; HEX0[*]      ; KEY[1]     ; 12.519 ; 12.519 ; Fall       ; KEY[1]          ;
;  HEX0[0]     ; KEY[1]     ; 12.259 ; 12.259 ; Fall       ; KEY[1]          ;
;  HEX0[1]     ; KEY[1]     ; 12.218 ; 12.218 ; Fall       ; KEY[1]          ;
;  HEX0[2]     ; KEY[1]     ; 12.237 ; 12.237 ; Fall       ; KEY[1]          ;
;  HEX0[3]     ; KEY[1]     ; 12.519 ; 12.519 ; Fall       ; KEY[1]          ;
;  HEX0[4]     ; KEY[1]     ; 12.512 ; 12.512 ; Fall       ; KEY[1]          ;
;  HEX0[5]     ; KEY[1]     ; 12.498 ; 12.498 ; Fall       ; KEY[1]          ;
;  HEX0[6]     ; KEY[1]     ; 12.502 ; 12.502 ; Fall       ; KEY[1]          ;
; HEX1[*]      ; KEY[1]     ; 14.365 ; 14.365 ; Fall       ; KEY[1]          ;
;  HEX1[0]     ; KEY[1]     ; 14.064 ; 14.064 ; Fall       ; KEY[1]          ;
;  HEX1[1]     ; KEY[1]     ; 14.365 ; 14.365 ; Fall       ; KEY[1]          ;
;  HEX1[2]     ; KEY[1]     ; 13.876 ; 13.876 ; Fall       ; KEY[1]          ;
;  HEX1[3]     ; KEY[1]     ; 13.895 ; 13.895 ; Fall       ; KEY[1]          ;
;  HEX1[4]     ; KEY[1]     ; 13.881 ; 13.881 ; Fall       ; KEY[1]          ;
;  HEX1[5]     ; KEY[1]     ; 13.911 ; 13.911 ; Fall       ; KEY[1]          ;
;  HEX1[6]     ; KEY[1]     ; 13.920 ; 13.920 ; Fall       ; KEY[1]          ;
; HEX2[*]      ; KEY[1]     ; 13.099 ; 13.099 ; Fall       ; KEY[1]          ;
;  HEX2[0]     ; KEY[1]     ; 13.099 ; 13.099 ; Fall       ; KEY[1]          ;
;  HEX2[1]     ; KEY[1]     ; 13.036 ; 13.036 ; Fall       ; KEY[1]          ;
;  HEX2[2]     ; KEY[1]     ; 12.792 ; 12.792 ; Fall       ; KEY[1]          ;
;  HEX2[3]     ; KEY[1]     ; 13.088 ; 13.088 ; Fall       ; KEY[1]          ;
;  HEX2[4]     ; KEY[1]     ; 12.789 ; 12.789 ; Fall       ; KEY[1]          ;
;  HEX2[5]     ; KEY[1]     ; 12.794 ; 12.794 ; Fall       ; KEY[1]          ;
;  HEX2[6]     ; KEY[1]     ; 12.814 ; 12.814 ; Fall       ; KEY[1]          ;
; HEX3[*]      ; KEY[1]     ; 12.692 ; 12.692 ; Fall       ; KEY[1]          ;
;  HEX3[0]     ; KEY[1]     ; 12.692 ; 12.692 ; Fall       ; KEY[1]          ;
;  HEX3[1]     ; KEY[1]     ; 12.390 ; 12.390 ; Fall       ; KEY[1]          ;
;  HEX3[2]     ; KEY[1]     ; 12.428 ; 12.428 ; Fall       ; KEY[1]          ;
;  HEX3[3]     ; KEY[1]     ; 12.382 ; 12.382 ; Fall       ; KEY[1]          ;
;  HEX3[4]     ; KEY[1]     ; 12.423 ; 12.423 ; Fall       ; KEY[1]          ;
;  HEX3[5]     ; KEY[1]     ; 12.633 ; 12.633 ; Fall       ; KEY[1]          ;
;  HEX3[6]     ; KEY[1]     ; 12.641 ; 12.641 ; Fall       ; KEY[1]          ;
; HEX4[*]      ; KEY[1]     ; 13.771 ; 13.771 ; Fall       ; KEY[1]          ;
;  HEX4[0]     ; KEY[1]     ; 13.771 ; 13.771 ; Fall       ; KEY[1]          ;
;  HEX4[1]     ; KEY[1]     ; 13.770 ; 13.770 ; Fall       ; KEY[1]          ;
;  HEX4[2]     ; KEY[1]     ; 13.770 ; 13.770 ; Fall       ; KEY[1]          ;
;  HEX4[3]     ; KEY[1]     ; 13.651 ; 13.651 ; Fall       ; KEY[1]          ;
;  HEX4[4]     ; KEY[1]     ; 13.671 ; 13.671 ; Fall       ; KEY[1]          ;
;  HEX4[6]     ; KEY[1]     ; 13.183 ; 13.183 ; Fall       ; KEY[1]          ;
; HEX5[*]      ; KEY[1]     ; 14.284 ; 14.284 ; Fall       ; KEY[1]          ;
;  HEX5[0]     ; KEY[1]     ; 13.968 ; 13.968 ; Fall       ; KEY[1]          ;
;  HEX5[1]     ; KEY[1]     ; 13.957 ; 13.957 ; Fall       ; KEY[1]          ;
;  HEX5[2]     ; KEY[1]     ; 13.963 ; 13.963 ; Fall       ; KEY[1]          ;
;  HEX5[3]     ; KEY[1]     ; 14.284 ; 14.284 ; Fall       ; KEY[1]          ;
;  HEX5[4]     ; KEY[1]     ; 14.228 ; 14.228 ; Fall       ; KEY[1]          ;
;  HEX5[5]     ; KEY[1]     ; 14.259 ; 14.259 ; Fall       ; KEY[1]          ;
;  HEX5[6]     ; KEY[1]     ; 14.250 ; 14.250 ; Fall       ; KEY[1]          ;
; LEDG[*]      ; KEY[1]     ; 9.420  ; 9.420  ; Fall       ; KEY[1]          ;
;  LEDG[1]     ; KEY[1]     ; 9.420  ; 9.420  ; Fall       ; KEY[1]          ;
; HEX6[*]      ; SW[15]     ; 11.556 ; 11.556 ; Rise       ; SW[15]          ;
;  HEX6[0]     ; SW[15]     ; 11.023 ; 11.023 ; Rise       ; SW[15]          ;
;  HEX6[1]     ; SW[15]     ; 11.313 ; 11.313 ; Rise       ; SW[15]          ;
;  HEX6[2]     ; SW[15]     ; 11.309 ; 11.309 ; Rise       ; SW[15]          ;
;  HEX6[3]     ; SW[15]     ; 11.556 ; 11.556 ; Rise       ; SW[15]          ;
;  HEX6[4]     ; SW[15]     ; 11.543 ; 11.543 ; Rise       ; SW[15]          ;
;  HEX6[5]     ; SW[15]     ; 11.512 ; 11.512 ; Rise       ; SW[15]          ;
;  HEX6[6]     ; SW[15]     ; 11.418 ; 11.418 ; Rise       ; SW[15]          ;
; HEX7[*]      ; SW[15]     ; 10.781 ; 10.781 ; Rise       ; SW[15]          ;
;  HEX7[0]     ; SW[15]     ; 10.494 ; 10.494 ; Rise       ; SW[15]          ;
;  HEX7[3]     ; SW[15]     ; 10.464 ; 10.464 ; Rise       ; SW[15]          ;
;  HEX7[4]     ; SW[15]     ; 10.464 ; 10.464 ; Rise       ; SW[15]          ;
;  HEX7[5]     ; SW[15]     ; 10.781 ; 10.781 ; Rise       ; SW[15]          ;
; LEDR[*]      ; SW[15]     ; 7.257  ; 7.257  ; Rise       ; SW[15]          ;
;  LEDR[15]    ; SW[15]     ; 7.257  ; 7.257  ; Rise       ; SW[15]          ;
; LEDR[*]      ; SW[15]     ; 7.257  ; 7.257  ; Fall       ; SW[15]          ;
;  LEDR[15]    ; SW[15]     ; 7.257  ; 7.257  ; Fall       ; SW[15]          ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; LCD_DATA[*]  ; CLOCK_50   ; 4.316 ; 4.316 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0] ; CLOCK_50   ; 4.563 ; 4.563 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1] ; CLOCK_50   ; 4.588 ; 4.588 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2] ; CLOCK_50   ; 4.673 ; 4.673 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3] ; CLOCK_50   ; 4.316 ; 4.316 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4] ; CLOCK_50   ; 4.549 ; 4.549 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5] ; CLOCK_50   ; 4.578 ; 4.578 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6] ; CLOCK_50   ; 4.604 ; 4.604 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7] ; CLOCK_50   ; 4.376 ; 4.376 ; Rise       ; CLOCK_50        ;
; LCD_EN       ; CLOCK_50   ; 4.337 ; 4.337 ; Rise       ; CLOCK_50        ;
; LCD_RS       ; CLOCK_50   ; 4.338 ; 4.338 ; Rise       ; CLOCK_50        ;
; LEDG[*]      ; KEY[1]     ; 5.403 ; 5.403 ; Rise       ; KEY[1]          ;
;  LEDG[1]     ; KEY[1]     ; 5.403 ; 5.403 ; Rise       ; KEY[1]          ;
; HEX0[*]      ; KEY[1]     ; 6.131 ; 6.131 ; Fall       ; KEY[1]          ;
;  HEX0[0]     ; KEY[1]     ; 6.165 ; 6.165 ; Fall       ; KEY[1]          ;
;  HEX0[1]     ; KEY[1]     ; 6.131 ; 6.131 ; Fall       ; KEY[1]          ;
;  HEX0[2]     ; KEY[1]     ; 6.147 ; 6.147 ; Fall       ; KEY[1]          ;
;  HEX0[3]     ; KEY[1]     ; 6.286 ; 6.286 ; Fall       ; KEY[1]          ;
;  HEX0[4]     ; KEY[1]     ; 6.287 ; 6.287 ; Fall       ; KEY[1]          ;
;  HEX0[5]     ; KEY[1]     ; 6.274 ; 6.274 ; Fall       ; KEY[1]          ;
;  HEX0[6]     ; KEY[1]     ; 6.277 ; 6.277 ; Fall       ; KEY[1]          ;
; HEX1[*]      ; KEY[1]     ; 6.475 ; 6.475 ; Fall       ; KEY[1]          ;
;  HEX1[0]     ; KEY[1]     ; 6.624 ; 6.624 ; Fall       ; KEY[1]          ;
;  HEX1[1]     ; KEY[1]     ; 6.761 ; 6.761 ; Fall       ; KEY[1]          ;
;  HEX1[2]     ; KEY[1]     ; 6.475 ; 6.475 ; Fall       ; KEY[1]          ;
;  HEX1[3]     ; KEY[1]     ; 6.493 ; 6.493 ; Fall       ; KEY[1]          ;
;  HEX1[4]     ; KEY[1]     ; 6.487 ; 6.487 ; Fall       ; KEY[1]          ;
;  HEX1[5]     ; KEY[1]     ; 6.497 ; 6.497 ; Fall       ; KEY[1]          ;
;  HEX1[6]     ; KEY[1]     ; 6.518 ; 6.518 ; Fall       ; KEY[1]          ;
; HEX2[*]      ; KEY[1]     ; 6.071 ; 6.071 ; Fall       ; KEY[1]          ;
;  HEX2[0]     ; KEY[1]     ; 6.221 ; 6.221 ; Fall       ; KEY[1]          ;
;  HEX2[1]     ; KEY[1]     ; 6.167 ; 6.167 ; Fall       ; KEY[1]          ;
;  HEX2[2]     ; KEY[1]     ; 6.080 ; 6.080 ; Fall       ; KEY[1]          ;
;  HEX2[3]     ; KEY[1]     ; 6.216 ; 6.216 ; Fall       ; KEY[1]          ;
;  HEX2[4]     ; KEY[1]     ; 6.071 ; 6.071 ; Fall       ; KEY[1]          ;
;  HEX2[5]     ; KEY[1]     ; 6.095 ; 6.095 ; Fall       ; KEY[1]          ;
;  HEX2[6]     ; KEY[1]     ; 6.087 ; 6.087 ; Fall       ; KEY[1]          ;
; HEX3[*]      ; KEY[1]     ; 6.161 ; 6.161 ; Fall       ; KEY[1]          ;
;  HEX3[0]     ; KEY[1]     ; 6.290 ; 6.290 ; Fall       ; KEY[1]          ;
;  HEX3[1]     ; KEY[1]     ; 6.162 ; 6.162 ; Fall       ; KEY[1]          ;
;  HEX3[2]     ; KEY[1]     ; 6.185 ; 6.185 ; Fall       ; KEY[1]          ;
;  HEX3[3]     ; KEY[1]     ; 6.161 ; 6.161 ; Fall       ; KEY[1]          ;
;  HEX3[4]     ; KEY[1]     ; 6.186 ; 6.186 ; Fall       ; KEY[1]          ;
;  HEX3[5]     ; KEY[1]     ; 6.256 ; 6.256 ; Fall       ; KEY[1]          ;
;  HEX3[6]     ; KEY[1]     ; 6.261 ; 6.261 ; Fall       ; KEY[1]          ;
; HEX4[*]      ; KEY[1]     ; 6.799 ; 6.799 ; Fall       ; KEY[1]          ;
;  HEX4[0]     ; KEY[1]     ; 7.004 ; 7.004 ; Fall       ; KEY[1]          ;
;  HEX4[1]     ; KEY[1]     ; 6.999 ; 6.999 ; Fall       ; KEY[1]          ;
;  HEX4[2]     ; KEY[1]     ; 6.999 ; 6.999 ; Fall       ; KEY[1]          ;
;  HEX4[3]     ; KEY[1]     ; 6.939 ; 6.939 ; Fall       ; KEY[1]          ;
;  HEX4[4]     ; KEY[1]     ; 6.959 ; 6.959 ; Fall       ; KEY[1]          ;
;  HEX4[6]     ; KEY[1]     ; 6.799 ; 6.799 ; Fall       ; KEY[1]          ;
; HEX5[*]      ; KEY[1]     ; 6.756 ; 6.756 ; Fall       ; KEY[1]          ;
;  HEX5[0]     ; KEY[1]     ; 6.788 ; 6.788 ; Fall       ; KEY[1]          ;
;  HEX5[1]     ; KEY[1]     ; 6.756 ; 6.756 ; Fall       ; KEY[1]          ;
;  HEX5[2]     ; KEY[1]     ; 6.761 ; 6.761 ; Fall       ; KEY[1]          ;
;  HEX5[3]     ; KEY[1]     ; 6.917 ; 6.917 ; Fall       ; KEY[1]          ;
;  HEX5[4]     ; KEY[1]     ; 6.890 ; 6.890 ; Fall       ; KEY[1]          ;
;  HEX5[5]     ; KEY[1]     ; 6.895 ; 6.895 ; Fall       ; KEY[1]          ;
;  HEX5[6]     ; KEY[1]     ; 6.891 ; 6.891 ; Fall       ; KEY[1]          ;
; LEDG[*]      ; KEY[1]     ; 5.403 ; 5.403 ; Fall       ; KEY[1]          ;
;  LEDG[1]     ; KEY[1]     ; 5.403 ; 5.403 ; Fall       ; KEY[1]          ;
; HEX6[*]      ; SW[15]     ; 5.555 ; 5.555 ; Rise       ; SW[15]          ;
;  HEX6[0]     ; SW[15]     ; 5.555 ; 5.555 ; Rise       ; SW[15]          ;
;  HEX6[1]     ; SW[15]     ; 5.688 ; 5.688 ; Rise       ; SW[15]          ;
;  HEX6[2]     ; SW[15]     ; 5.689 ; 5.689 ; Rise       ; SW[15]          ;
;  HEX6[3]     ; SW[15]     ; 5.851 ; 5.851 ; Rise       ; SW[15]          ;
;  HEX6[4]     ; SW[15]     ; 5.839 ; 5.839 ; Rise       ; SW[15]          ;
;  HEX6[5]     ; SW[15]     ; 5.824 ; 5.824 ; Rise       ; SW[15]          ;
;  HEX6[6]     ; SW[15]     ; 5.776 ; 5.776 ; Rise       ; SW[15]          ;
; HEX7[*]      ; SW[15]     ; 5.492 ; 5.492 ; Rise       ; SW[15]          ;
;  HEX7[0]     ; SW[15]     ; 5.522 ; 5.522 ; Rise       ; SW[15]          ;
;  HEX7[3]     ; SW[15]     ; 5.492 ; 5.492 ; Rise       ; SW[15]          ;
;  HEX7[4]     ; SW[15]     ; 5.492 ; 5.492 ; Rise       ; SW[15]          ;
;  HEX7[5]     ; SW[15]     ; 5.648 ; 5.648 ; Rise       ; SW[15]          ;
; LEDR[*]      ; SW[15]     ; 4.027 ; 4.027 ; Rise       ; SW[15]          ;
;  LEDR[15]    ; SW[15]     ; 4.027 ; 4.027 ; Rise       ; SW[15]          ;
; LEDR[*]      ; SW[15]     ; 4.027 ; 4.027 ; Fall       ; SW[15]          ;
;  LEDR[15]    ; SW[15]     ; 4.027 ; 4.027 ; Fall       ; SW[15]          ;
+--------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------+
; Progagation Delay                                          ;
+------------+-------------+--------+-------+-------+--------+
; Input Port ; Output Port ; RR     ; RF    ; FR    ; FF     ;
+------------+-------------+--------+-------+-------+--------+
; KEY[0]     ; LEDG[0]     ;        ; 9.762 ; 9.762 ;        ;
; SW[0]      ; LEDR[0]     ; 5.668  ;       ;       ; 5.668  ;
; SW[1]      ; LEDR[1]     ; 5.683  ;       ;       ; 5.683  ;
; SW[2]      ; LEDR[2]     ; 7.467  ;       ;       ; 7.467  ;
; SW[3]      ; LEDR[3]     ; 5.410  ;       ;       ; 5.410  ;
; SW[4]      ; LEDR[4]     ; 5.280  ;       ;       ; 5.280  ;
; SW[5]      ; LEDR[5]     ; 5.703  ;       ;       ; 5.703  ;
; SW[6]      ; LEDR[6]     ; 5.338  ;       ;       ; 5.338  ;
; SW[7]      ; LEDR[7]     ; 6.358  ;       ;       ; 6.358  ;
; SW[8]      ; LEDR[8]     ; 5.864  ;       ;       ; 5.864  ;
; SW[9]      ; LEDR[9]     ; 6.344  ;       ;       ; 6.344  ;
; SW[10]     ; LEDR[10]    ; 5.704  ;       ;       ; 5.704  ;
; SW[11]     ; LEDR[11]    ; 5.699  ;       ;       ; 5.699  ;
; SW[12]     ; LEDR[12]    ; 5.995  ;       ;       ; 5.995  ;
; SW[13]     ; LEDR[13]    ; 9.742  ;       ;       ; 9.742  ;
; SW[14]     ; LEDR[14]    ; 10.326 ;       ;       ; 10.326 ;
; SW[16]     ; LEDR[16]    ; 9.927  ;       ;       ; 9.927  ;
; SW[17]     ; LEDR[17]    ; 9.612  ;       ;       ; 9.612  ;
+------------+-------------+--------+-------+-------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; KEY[0]     ; LEDG[0]     ;       ; 5.622 ; 5.622 ;       ;
; SW[0]      ; LEDR[0]     ; 3.025 ;       ;       ; 3.025 ;
; SW[1]      ; LEDR[1]     ; 3.028 ;       ;       ; 3.028 ;
; SW[2]      ; LEDR[2]     ; 4.040 ;       ;       ; 4.040 ;
; SW[3]      ; LEDR[3]     ; 2.906 ;       ;       ; 2.906 ;
; SW[4]      ; LEDR[4]     ; 2.842 ;       ;       ; 2.842 ;
; SW[5]      ; LEDR[5]     ; 3.061 ;       ;       ; 3.061 ;
; SW[6]      ; LEDR[6]     ; 2.870 ;       ;       ; 2.870 ;
; SW[7]      ; LEDR[7]     ; 3.490 ;       ;       ; 3.490 ;
; SW[8]      ; LEDR[8]     ; 3.203 ;       ;       ; 3.203 ;
; SW[9]      ; LEDR[9]     ; 3.446 ;       ;       ; 3.446 ;
; SW[10]     ; LEDR[10]    ; 3.115 ;       ;       ; 3.115 ;
; SW[11]     ; LEDR[11]    ; 3.107 ;       ;       ; 3.107 ;
; SW[12]     ; LEDR[12]    ; 3.254 ;       ;       ; 3.254 ;
; SW[13]     ; LEDR[13]    ; 5.541 ;       ;       ; 5.541 ;
; SW[14]     ; LEDR[14]    ; 5.860 ;       ;       ; 5.860 ;
; SW[16]     ; LEDR[16]    ; 5.692 ;       ;       ; 5.692 ;
; SW[17]     ; LEDR[17]    ; 5.519 ;       ;       ; 5.519 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                   ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; From Clock                        ; To Clock                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; clk_div:clockdiv|clock_1Khz_reg   ; clk_div:clockdiv|clock_1Khz_reg   ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_1Mhz_reg   ; clk_div:clockdiv|clock_1Mhz_reg   ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_10Hz_reg   ; clk_div:clockdiv|clock_10Hz_reg   ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_10Khz_reg  ; clk_div:clockdiv|clock_10Khz_reg  ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_100hz_reg  ; clk_div:clockdiv|clock_100hz_reg  ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_1Khz_reg   ; CLOCK_50                          ; 1        ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_1Mhz_reg   ; CLOCK_50                          ; 1        ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_10Hz_reg   ; CLOCK_50                          ; 1        ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_10Khz_reg  ; CLOCK_50                          ; 1        ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_100hz_reg  ; CLOCK_50                          ; 1        ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_100Khz_reg ; CLOCK_50                          ; 1        ; 0        ; 0        ; 0        ;
; CLOCK_50                          ; CLOCK_50                          ; 1424     ; 0        ; 0        ; 0        ;
; KEY[1]                            ; CLOCK_50                          ; 17136    ; 0        ; 0        ; 0        ;
; SW[15]                            ; CLOCK_50                          ; 1046     ; 1046     ; 0        ; 0        ;
; KEY[1]                            ; KEY[1]                            ; 130      ; 120900   ; 2400     ; 2184     ;
; pipereg:IF_ID|out1[26]            ; KEY[1]                            ; 0        ; 0        ; 5        ; 0        ;
; KEY[1]                            ; pipereg:IF_ID|out1[26]            ; 0        ; 39       ; 0        ; 0        ;
; SW[15]                            ; SW[15]                            ; 5        ; 5        ; 0        ; 0        ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                    ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; From Clock                        ; To Clock                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; clk_div:clockdiv|clock_1Khz_reg   ; clk_div:clockdiv|clock_1Khz_reg   ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_1Mhz_reg   ; clk_div:clockdiv|clock_1Mhz_reg   ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_10Hz_reg   ; clk_div:clockdiv|clock_10Hz_reg   ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_10Khz_reg  ; clk_div:clockdiv|clock_10Khz_reg  ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_100hz_reg  ; clk_div:clockdiv|clock_100hz_reg  ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_1Khz_reg   ; CLOCK_50                          ; 1        ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_1Mhz_reg   ; CLOCK_50                          ; 1        ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_10Hz_reg   ; CLOCK_50                          ; 1        ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_10Khz_reg  ; CLOCK_50                          ; 1        ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_100hz_reg  ; CLOCK_50                          ; 1        ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_100Khz_reg ; CLOCK_50                          ; 1        ; 0        ; 0        ; 0        ;
; CLOCK_50                          ; CLOCK_50                          ; 1424     ; 0        ; 0        ; 0        ;
; KEY[1]                            ; CLOCK_50                          ; 17136    ; 0        ; 0        ; 0        ;
; SW[15]                            ; CLOCK_50                          ; 1046     ; 1046     ; 0        ; 0        ;
; KEY[1]                            ; KEY[1]                            ; 130      ; 120900   ; 2400     ; 2184     ;
; pipereg:IF_ID|out1[26]            ; KEY[1]                            ; 0        ; 0        ; 5        ; 0        ;
; KEY[1]                            ; pipereg:IF_ID|out1[26]            ; 0        ; 39       ; 0        ; 0        ;
; SW[15]                            ; SW[15]                            ; 5        ; 5        ; 0        ; 0        ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 20    ; 20   ;
; Unconstrained Input Port Paths  ; 1356  ; 1356 ;
; Unconstrained Output Ports      ; 82    ; 82   ;
; Unconstrained Output Port Paths ; 214   ; 214  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Nov 12 16:28:33 2013
Info: Command: quartus_sta RegFile -c RegFile
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 10 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'RegFile.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name KEY[1] KEY[1]
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name clk_div:clockdiv|clock_10Hz_reg clk_div:clockdiv|clock_10Hz_reg
    Info (332105): create_clock -period 1.000 -name clk_div:clockdiv|clock_100hz_reg clk_div:clockdiv|clock_100hz_reg
    Info (332105): create_clock -period 1.000 -name clk_div:clockdiv|clock_1Khz_reg clk_div:clockdiv|clock_1Khz_reg
    Info (332105): create_clock -period 1.000 -name clk_div:clockdiv|clock_10Khz_reg clk_div:clockdiv|clock_10Khz_reg
    Info (332105): create_clock -period 1.000 -name clk_div:clockdiv|clock_100Khz_reg clk_div:clockdiv|clock_100Khz_reg
    Info (332105): create_clock -period 1.000 -name clk_div:clockdiv|clock_1Mhz_reg clk_div:clockdiv|clock_1Mhz_reg
    Info (332105): create_clock -period 1.000 -name pipereg:IF_ID|out1[26] pipereg:IF_ID|out1[26]
    Info (332105): create_clock -period 1.000 -name SW[15] SW[15]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -11.738
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -11.738      -184.281 CLOCK_50 
    Info (332119):    -9.056     -6513.882 KEY[1] 
    Info (332119):    -4.255       -20.802 pipereg:IF_ID|out1[26] 
    Info (332119):    -0.244        -0.297 clk_div:clockdiv|clock_10Hz_reg 
    Info (332119):    -0.238        -0.310 clk_div:clockdiv|clock_1Khz_reg 
    Info (332119):    -0.082        -0.162 clk_div:clockdiv|clock_1Mhz_reg 
    Info (332119):    -0.068        -0.136 clk_div:clockdiv|clock_100hz_reg 
    Info (332119):    -0.061        -0.144 clk_div:clockdiv|clock_100Khz_reg 
    Info (332119):    -0.061        -0.129 clk_div:clockdiv|clock_10Khz_reg 
    Info (332119):     0.823         0.000 SW[15] 
Info (332146): Worst-case hold slack is -1.289
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.289        -2.576 KEY[1] 
    Info (332119):    -1.207        -5.894 SW[15] 
    Info (332119):     0.136         0.000 CLOCK_50 
    Info (332119):     0.391         0.000 clk_div:clockdiv|clock_100Khz_reg 
    Info (332119):     0.391         0.000 clk_div:clockdiv|clock_100hz_reg 
    Info (332119):     0.391         0.000 clk_div:clockdiv|clock_10Hz_reg 
    Info (332119):     0.391         0.000 clk_div:clockdiv|clock_10Khz_reg 
    Info (332119):     0.391         0.000 clk_div:clockdiv|clock_1Khz_reg 
    Info (332119):     0.391         0.000 clk_div:clockdiv|clock_1Mhz_reg 
    Info (332119):     3.469         0.000 pipereg:IF_ID|out1[26] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -3574.222 KEY[1] 
    Info (332119):    -1.380       -76.380 CLOCK_50 
    Info (332119):    -1.222        -1.222 SW[15] 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv|clock_100Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv|clock_100hz_reg 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv|clock_10Hz_reg 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv|clock_10Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv|clock_1Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv|clock_1Mhz_reg 
    Info (332119):     0.500         0.000 pipereg:IF_ID|out1[26] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.350
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.350       -55.838 CLOCK_50 
    Info (332119):    -3.883     -2804.404 KEY[1] 
    Info (332119):    -1.907        -9.258 pipereg:IF_ID|out1[26] 
    Info (332119):     0.430         0.000 clk_div:clockdiv|clock_10Hz_reg 
    Info (332119):     0.432         0.000 clk_div:clockdiv|clock_1Khz_reg 
    Info (332119):     0.496         0.000 clk_div:clockdiv|clock_1Mhz_reg 
    Info (332119):     0.508         0.000 clk_div:clockdiv|clock_100Khz_reg 
    Info (332119):     0.508         0.000 clk_div:clockdiv|clock_100hz_reg 
    Info (332119):     0.508         0.000 clk_div:clockdiv|clock_10Khz_reg 
    Info (332119):     1.067         0.000 SW[15] 
Info (332146): Worst-case hold slack is -0.972
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.972        -4.649 SW[15] 
    Info (332119):    -0.610        -1.281 KEY[1] 
    Info (332119):    -0.023        -0.049 CLOCK_50 
    Info (332119):     0.215         0.000 clk_div:clockdiv|clock_100Khz_reg 
    Info (332119):     0.215         0.000 clk_div:clockdiv|clock_100hz_reg 
    Info (332119):     0.215         0.000 clk_div:clockdiv|clock_10Hz_reg 
    Info (332119):     0.215         0.000 clk_div:clockdiv|clock_10Khz_reg 
    Info (332119):     0.215         0.000 clk_div:clockdiv|clock_1Khz_reg 
    Info (332119):     0.215         0.000 clk_div:clockdiv|clock_1Mhz_reg 
    Info (332119):     2.153         0.000 pipereg:IF_ID|out1[26] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -3574.222 KEY[1] 
    Info (332119):    -1.380       -76.380 CLOCK_50 
    Info (332119):    -1.222        -1.222 SW[15] 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv|clock_100Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv|clock_100hz_reg 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv|clock_10Hz_reg 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv|clock_10Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv|clock_1Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv|clock_1Mhz_reg 
    Info (332119):     0.500         0.000 pipereg:IF_ID|out1[26] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 316 megabytes
    Info: Processing ended: Tue Nov 12 16:28:41 2013
    Info: Elapsed time: 00:00:08
    Info: Total CPU time (on all processors): 00:00:05


