SystemVerilog eğitim serisinin 5. dersinde latch kavramı üzerinde durdum. if else ve case yapıları kullanıldığında hangi durumlarda latch oluşabileceğinden ve bunların çözümlerinden bahsettim. <br/>

Ders videosuna aşağıdaki linkten ulaşabilirsiniz. <br/>
https://github.com/muhammedkocaoglu/SystemVerilog-Tutorials/tree/main/Ders5_Latches <br/>

Öneriler ve sorular için LinkedIn üzerinden bana ulaşabilirsiniz. <br/>
https://www.linkedin.com/in/muhammed-kocao%C4%9Flu-2b661b178/ <br/>
