TimeQuest Timing Analyzer report for Stack
Sun Nov 01 23:52:23 2020
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Recovery: 'Clk'
 12. Slow Model Recovery: 'Enable'
 13. Slow Model Removal: 'Enable'
 14. Slow Model Removal: 'Clk'
 15. Slow Model Minimum Pulse Width: 'Enable'
 16. Slow Model Minimum Pulse Width: 'Clk'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Output Enable Times
 24. Minimum Output Enable Times
 25. Output Disable Times
 26. Minimum Output Disable Times
 27. Fast Model Setup Summary
 28. Fast Model Hold Summary
 29. Fast Model Recovery Summary
 30. Fast Model Removal Summary
 31. Fast Model Minimum Pulse Width Summary
 32. Fast Model Recovery: 'Clk'
 33. Fast Model Recovery: 'Enable'
 34. Fast Model Removal: 'Enable'
 35. Fast Model Removal: 'Clk'
 36. Fast Model Minimum Pulse Width: 'Enable'
 37. Fast Model Minimum Pulse Width: 'Clk'
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Propagation Delay
 43. Minimum Propagation Delay
 44. Output Enable Times
 45. Minimum Output Enable Times
 46. Output Disable Times
 47. Minimum Output Disable Times
 48. Multicorner Timing Analysis Summary
 49. Setup Times
 50. Hold Times
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Progagation Delay
 54. Minimum Progagation Delay
 55. Recovery Transfers
 56. Removal Transfers
 57. Report TCCS
 58. Report RSKM
 59. Unconstrained Paths
 60. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Stack                                                             ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C70F896C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                             ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets    ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; Clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clk }    ;
; Enable     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Enable } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+


---------------------------
; Slow Model Fmax Summary ;
---------------------------
No paths to report.


----------------------------
; Slow Model Setup Summary ;
----------------------------
No paths to report.


---------------------------
; Slow Model Hold Summary ;
---------------------------
No paths to report.


+----------------------------------+
; Slow Model Recovery Summary      ;
+--------+---------+---------------+
; Clock  ; Slack   ; End Point TNS ;
+--------+---------+---------------+
; Clk    ; -16.397 ; -93.369       ;
; Enable ; -13.161 ; -68.927       ;
+--------+---------+---------------+


+----------------------------------+
; Slow Model Removal Summary       ;
+--------+---------+---------------+
; Clock  ; Slack   ; End Point TNS ;
+--------+---------+---------------+
; Enable ; -23.228 ; -138.095      ;
; Clk    ; -22.547 ; -116.026      ;
+--------+---------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+--------+---------+---------------------+
; Clock  ; Slack   ; End Point TNS       ;
+--------+---------+---------------------+
; Enable ; -32.448 ; -1882938.080        ;
; Clk    ; -25.712 ; -1805222.392        ;
+--------+---------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'Clk'                                                                                                                                                                                                                        ;
+---------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                       ; To Node                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -16.397 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Clk         ; 1.000        ; -4.541     ; 11.907     ;
; -16.169 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Clk         ; 0.500        ; -3.813     ; 11.907     ;
; -14.498 ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Clk         ; 1.000        ; -2.592     ; 11.957     ;
; -14.270 ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Clk         ; 0.500        ; -1.864     ; 11.957     ;
; -14.040 ; Counter_NBIT:Top|Counter_1BIT:counter[5]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Clk         ; 1.000        ; -2.647     ; 11.444     ;
; -13.841 ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Clk         ; 1.000        ; -1.706     ; 12.186     ;
; -13.812 ; Counter_NBIT:Top|Counter_1BIT:counter[5]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Clk         ; 0.500        ; -1.919     ; 11.444     ;
; -13.631 ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Clk         ; 0.500        ; -0.996     ; 12.186     ;
; -13.613 ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Clk         ; 0.500        ; -0.978     ; 12.186     ;
; -13.313 ; Counter_NBIT:Top|Counter_1BIT:counter[1]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Clk         ; 1.000        ; -1.247     ; 12.117     ;
; -13.261 ; Counter_NBIT:Top|Counter_1BIT:counter[3]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Clk         ; 1.000        ; -1.822     ; 11.490     ;
; -13.231 ; Counter_NBIT:Top|Counter_1BIT:counter[1]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Clk         ; 0.500        ; -0.665     ; 12.117     ;
; -13.225 ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Clk         ; 0.500        ; -0.819     ; 11.957     ;
; -13.087 ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Clk         ; 1.000        ; -2.011     ; 11.127     ;
; -13.085 ; Counter_NBIT:Top|Counter_1BIT:counter[1]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Clk         ; 0.500        ; -0.519     ; 12.117     ;
; -13.084 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Clk         ; 0.500        ; -0.728     ; 11.907     ;
; -13.033 ; Counter_NBIT:Top|Counter_1BIT:counter[3]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Clk         ; 0.500        ; -1.094     ; 11.490     ;
; -12.859 ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Clk         ; 0.500        ; -1.283     ; 11.127     ;
; -12.857 ; Counter_NBIT:Top|Counter_1BIT:counter[5]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Clk         ; 0.500        ; -0.964     ; 11.444     ;
; -12.615 ; Counter_NBIT:Top|Counter_1BIT:counter[3]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Clk         ; 0.500        ; -0.676     ; 11.490     ;
; -12.403 ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Clk         ; 1.000        ; -0.268     ; 12.186     ;
; -12.003 ; Counter_NBIT:Top|Counter_1BIT:counter[1]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Clk         ; 1.000        ; 0.063      ; 12.117     ;
; -11.997 ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Clk         ; 1.000        ; -0.091     ; 11.957     ;
; -11.856 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Clk         ; 1.000        ; 0.000      ; 11.907     ;
; -11.856 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Clk         ; 1.000        ; 0.000      ; 11.907     ;
; -11.629 ; Counter_NBIT:Top|Counter_1BIT:counter[5]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Clk         ; 1.000        ; -0.236     ; 11.444     ;
; -11.628 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Clk         ; 0.500        ; 0.728      ; 11.907     ;
; -11.492 ; Counter_NBIT:Top|Counter_1BIT:counter[1]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Clk         ; 1.000        ; 0.574      ; 12.117     ;
; -11.387 ; Counter_NBIT:Top|Counter_1BIT:counter[3]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Clk         ; 1.000        ; 0.052      ; 11.490     ;
; -11.363 ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Clk         ; 0.500        ; 0.213      ; 11.127     ;
; -11.347 ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Clk         ; 1.000        ; 0.788      ; 12.186     ;
; -11.264 ; Counter_NBIT:Top|Counter_1BIT:counter[1]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Clk         ; 0.500        ; 1.302      ; 12.117     ;
; -11.162 ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Clk         ; 1.000        ; 0.744      ; 11.957     ;
; -11.119 ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Clk         ; 0.500        ; 1.516      ; 12.186     ;
; -10.934 ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Clk         ; 0.500        ; 1.472      ; 11.957     ;
; -10.620 ; Enable                                                                          ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Clk         ; 0.500        ; 3.508      ; 13.679     ;
; -10.618 ; Counter_NBIT:Top|Counter_1BIT:counter[5]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Clk         ; 1.000        ; 0.775      ; 11.444     ;
; -10.539 ; Counter_NBIT:Top|Counter_1BIT:counter[3]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Clk         ; 1.000        ; 0.900      ; 11.490     ;
; -10.493 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[8]|D_FlipFlop:dff|SetLatch:a|WideNand1~4  ; Enable       ; Clk         ; 0.500        ; -5.947     ; 4.053      ;
; -10.390 ; Counter_NBIT:Top|Counter_1BIT:counter[5]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Clk         ; 0.500        ; 1.503      ; 11.444     ;
; -10.323 ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Clk         ; 1.000        ; 0.753      ; 11.127     ;
; -10.311 ; Counter_NBIT:Top|Counter_1BIT:counter[3]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Clk         ; 0.500        ; 1.628      ; 11.490     ;
; -10.135 ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Clk         ; 1.000        ; 0.941      ; 11.127     ;
; -10.120 ; Enable                                                                          ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Clk         ; 1.000        ; 3.508      ; 13.679     ;
; -10.095 ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Clk         ; 0.500        ; 1.481      ; 11.127     ;
; -9.892  ; Enable                                                                          ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Clk         ; 0.500        ; 4.236      ; 13.679     ;
; -9.677  ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[7]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Clk         ; 1.000        ; -5.630     ; 4.176      ;
; -9.392  ; Enable                                                                          ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Clk         ; 1.000        ; 4.236      ; 13.679     ;
; -9.183  ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Clk         ; 1.000        ; -5.334     ; 3.830      ;
; -9.014  ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Clk         ; 1.000        ; -3.336     ; 4.649      ;
; -9.013  ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Clk         ; 1.000        ; -2.450     ; 5.534      ;
; -8.935  ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[8]|D_FlipFlop:dff|SetLatch:a|WideNand1~4  ; Enable       ; Clk         ; 0.500        ; -3.998     ; 4.444      ;
; -8.803  ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Clk         ; 0.500        ; -1.740     ; 5.534      ;
; -8.712  ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Clk         ; 1.000        ; -2.494     ; 4.714      ;
; -8.502  ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Clk         ; 0.500        ; -1.784     ; 4.714      ;
; -8.485  ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[7]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Clk         ; 0.500        ; -3.938     ; 4.176      ;
; -8.485  ; Counter_NBIT:Top|Counter_1BIT:counter[1]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Clk         ; 1.000        ; -1.991     ; 5.465      ;
; -8.477  ; Counter_NBIT:Top|Counter_1BIT:counter[5]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[8]|D_FlipFlop:dff|SetLatch:a|WideNand1~4  ; Enable       ; Clk         ; 0.500        ; -4.053     ; 3.931      ;
; -8.403  ; Counter_NBIT:Top|Counter_1BIT:counter[1]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Clk         ; 0.500        ; -1.409     ; 5.465      ;
; -8.278  ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[8]|D_FlipFlop:dff|SetLatch:a|WideNand1~4  ; Enable       ; Clk         ; 0.500        ; -3.112     ; 4.673      ;
; -8.221  ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Clk         ; 0.500        ; -3.872     ; 3.830      ;
; -8.209  ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Clk         ; 1.000        ; -3.345     ; 4.859      ;
; -8.169  ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Clk         ; 0.500        ; -2.805     ; 4.859      ;
; -7.951  ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Clk         ; 0.500        ; -1.773     ; 4.649      ;
; -7.950  ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Clk         ; 0.500        ; -0.887     ; 5.534      ;
; -7.822  ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[7]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Clk         ; 1.000        ; -3.681     ; 4.270      ;
; -7.750  ; Counter_NBIT:Top|Counter_1BIT:counter[1]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[8]|D_FlipFlop:dff|SetLatch:a|WideNand1~4  ; Enable       ; Clk         ; 0.500        ; -2.653     ; 4.604      ;
; -7.741  ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Clk         ; 0.500        ; -1.563     ; 4.649      ;
; -7.734  ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[5]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Clk         ; 1.000        ; -3.367     ; 4.667      ;
; -7.698  ; Counter_NBIT:Top|Counter_1BIT:counter[3]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[8]|D_FlipFlop:dff|SetLatch:a|WideNand1~4  ; Enable       ; Clk         ; 0.500        ; -3.228     ; 3.977      ;
; -7.625  ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Clk         ; 1.000        ; -3.385     ; 4.221      ;
; -7.552  ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Clk         ; 1.000        ; -2.459     ; 5.088      ;
; -7.524  ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[8]|D_FlipFlop:dff|SetLatch:a|WideNand1~4  ; Enable       ; Clk         ; 0.500        ; -3.417     ; 3.614      ;
; -7.512  ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Clk         ; 0.500        ; -1.919     ; 5.088      ;
; -7.428  ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Clk         ; 0.500        ; -0.710     ; 4.714      ;
; -7.422  ; Counter_NBIT:Top|Counter_1BIT:counter[1]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Clk         ; 0.500        ; -0.428     ; 5.465      ;
; -7.364  ; Counter_NBIT:Top|Counter_1BIT:counter[5]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[7]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Clk         ; 1.000        ; -3.736     ; 3.757      ;
; -7.342  ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Clk         ; 0.500        ; -1.749     ; 5.088      ;
; -7.288  ; Counter_NBIT:Top|Counter_1BIT:counter[7]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[8]|D_FlipFlop:dff|SetLatch:a|WideNand1~4  ; Enable       ; Clk         ; 0.500        ; -3.778     ; 3.017      ;
; -7.167  ; Counter_NBIT:Top|Counter_1BIT:counter[5]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Clk         ; 1.000        ; -3.440     ; 3.708      ;
; -7.165  ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[7]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Clk         ; 1.000        ; -2.795     ; 4.499      ;
; -7.077  ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[5]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Clk         ; 1.000        ; -2.481     ; 4.896      ;
; -7.068  ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[8]|D_FlipFlop:dff|SetLatch:a|WideNand1~4  ; Clk          ; Clk         ; 1.000        ; -2.402     ; 4.673      ;
; -7.037  ; Counter_NBIT:Top|Counter_1BIT:counter[7]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[7]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Clk         ; 1.000        ; -3.461     ; 3.705      ;
; -7.024  ; Counter_NBIT:Top|Counter_1BIT:counter[1]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Clk         ; 1.000        ; -2.000     ; 5.019      ;
; -6.984  ; Counter_NBIT:Top|Counter_1BIT:counter[1]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Clk         ; 0.500        ; -1.460     ; 5.019      ;
; -6.972  ; Counter_NBIT:Top|Counter_1BIT:counter[3]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Clk         ; 1.000        ; -2.575     ; 4.392      ;
; -6.968  ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Clk         ; 1.000        ; -2.499     ; 4.450      ;
; -6.955  ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[7]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Clk         ; 0.500        ; -2.085     ; 4.499      ;
; -6.942  ; Counter_NBIT:Top|Counter_1BIT:counter[1]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Clk         ; 0.500        ; -1.418     ; 5.019      ;
; -6.936  ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Clk         ; 0.500        ; -1.572     ; 4.859      ;
; -6.932  ; Counter_NBIT:Top|Counter_1BIT:counter[3]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Clk         ; 0.500        ; -2.035     ; 4.392      ;
; -6.907  ; Counter_NBIT:Top|Counter_1BIT:counter[8]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[8]|D_FlipFlop:dff|SetLatch:a|WideNand1~4  ; Enable       ; Clk         ; 0.500        ; -3.655     ; 2.759      ;
; -6.867  ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[5]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Clk         ; 0.500        ; -1.771     ; 4.896      ;
; -6.834  ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Clk         ; 1.000        ; -2.764     ; 4.065      ;
; -6.817  ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[3]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Clk         ; 1.000        ; -3.492     ; 3.480      ;
; -6.816  ; Clk                                                                             ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Clk         ; 0.500        ; 3.508      ; 9.875      ;
; -6.794  ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Clk         ; 0.500        ; -2.224     ; 4.065      ;
; -6.789  ; Counter_NBIT:Top|Counter_1BIT:counter[5]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[5]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Clk         ; 1.000        ; -3.422     ; 3.667      ;
; -6.758  ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Clk         ; 0.500        ; -1.789     ; 4.450      ;
+---------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'Enable'                                                                                                                                                                                                                     ;
+---------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                       ; To Node                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -13.161 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Enable      ; 1.000        ; -1.305     ; 11.907     ;
; -11.262 ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Enable      ; 1.000        ; 0.644      ; 11.957     ;
; -10.804 ; Counter_NBIT:Top|Counter_1BIT:counter[5]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Enable      ; 1.000        ; 0.589      ; 11.444     ;
; -10.605 ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Enable      ; 1.000        ; 1.530      ; 12.186     ;
; -10.395 ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Enable      ; 0.500        ; 2.240      ; 12.186     ;
; -10.077 ; Counter_NBIT:Top|Counter_1BIT:counter[1]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Enable      ; 1.000        ; 1.989      ; 12.117     ;
; -10.025 ; Counter_NBIT:Top|Counter_1BIT:counter[3]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Enable      ; 1.000        ; 1.414      ; 11.490     ;
; -9.995  ; Counter_NBIT:Top|Counter_1BIT:counter[1]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Enable      ; 0.500        ; 2.571      ; 12.117     ;
; -9.989  ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Enable      ; 0.500        ; 2.417      ; 11.957     ;
; -9.851  ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Enable      ; 1.000        ; 1.225      ; 11.127     ;
; -9.848  ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Enable      ; 0.500        ; 2.508      ; 11.907     ;
; -9.621  ; Counter_NBIT:Top|Counter_1BIT:counter[5]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Enable      ; 0.500        ; 2.272      ; 11.444     ;
; -9.379  ; Counter_NBIT:Top|Counter_1BIT:counter[3]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Enable      ; 0.500        ; 2.560      ; 11.490     ;
; -8.686  ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[7]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Enable      ; 1.000        ; -4.639     ; 4.176      ;
; -8.620  ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Enable      ; 1.000        ; 3.236      ; 11.907     ;
; -8.328  ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Enable      ; 1.000        ; -4.479     ; 3.830      ;
; -8.256  ; Counter_NBIT:Top|Counter_1BIT:counter[1]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Enable      ; 1.000        ; 3.810      ; 12.117     ;
; -8.127  ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Enable      ; 0.500        ; 3.449      ; 11.127     ;
; -8.111  ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Enable      ; 1.000        ; 4.024      ; 12.186     ;
; -7.926  ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Enable      ; 1.000        ; 3.980      ; 11.957     ;
; -7.772  ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Enable      ; 1.000        ; -1.554     ; 4.714      ;
; -7.562  ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Enable      ; 0.500        ; -0.844     ; 4.714      ;
; -7.543  ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Enable      ; 1.000        ; -1.865     ; 4.649      ;
; -7.542  ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Enable      ; 1.000        ; -0.979     ; 5.534      ;
; -7.384  ; Enable                                                                          ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Enable      ; 0.500        ; 6.744      ; 13.679     ;
; -7.382  ; Counter_NBIT:Top|Counter_1BIT:counter[5]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Enable      ; 1.000        ; 4.011      ; 11.444     ;
; -7.332  ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Enable      ; 0.500        ; -0.269     ; 5.534      ;
; -7.303  ; Counter_NBIT:Top|Counter_1BIT:counter[3]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Enable      ; 1.000        ; 4.136      ; 11.490     ;
; -7.087  ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Enable      ; 1.000        ; 3.989      ; 11.127     ;
; -7.014  ; Counter_NBIT:Top|Counter_1BIT:counter[1]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Enable      ; 1.000        ; -0.520     ; 5.465      ;
; -6.932  ; Counter_NBIT:Top|Counter_1BIT:counter[1]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Enable      ; 0.500        ; 0.062      ; 5.465      ;
; -6.884  ; Enable                                                                          ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Enable      ; 1.000        ; 6.744      ; 13.679     ;
; -6.831  ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[7]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Enable      ; 1.000        ; -2.690     ; 4.270      ;
; -6.813  ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[5]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Enable      ; 1.000        ; -2.446     ; 4.667      ;
; -6.770  ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Enable      ; 1.000        ; -2.530     ; 4.221      ;
; -6.373  ; Counter_NBIT:Top|Counter_1BIT:counter[5]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[7]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Enable      ; 1.000        ; -2.745     ; 3.757      ;
; -6.312  ; Counter_NBIT:Top|Counter_1BIT:counter[5]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Enable      ; 1.000        ; -2.585     ; 3.708      ;
; -6.270  ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Enable      ; 0.500        ; -0.092     ; 4.649      ;
; -6.174  ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[7]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Enable      ; 1.000        ; -1.804     ; 4.499      ;
; -6.156  ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[5]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Enable      ; 1.000        ; -1.560     ; 4.896      ;
; -6.113  ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Enable      ; 1.000        ; -1.644     ; 4.450      ;
; -6.103  ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Enable      ; 1.000        ; -1.239     ; 4.859      ;
; -6.046  ; Counter_NBIT:Top|Counter_1BIT:counter[7]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[7]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Enable      ; 1.000        ; -2.470     ; 3.705      ;
; -5.964  ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[7]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Enable      ; 0.500        ; -1.094     ; 4.499      ;
; -5.946  ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[5]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Enable      ; 0.500        ; -0.850     ; 4.896      ;
; -5.903  ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Enable      ; 0.500        ; -0.934     ; 4.450      ;
; -5.868  ; Counter_NBIT:Top|Counter_1BIT:counter[5]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[5]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Enable      ; 1.000        ; -2.501     ; 3.667      ;
; -5.817  ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[3]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Enable      ; 1.000        ; -2.492     ; 3.480      ;
; -5.646  ; Counter_NBIT:Top|Counter_1BIT:counter[1]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[7]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Enable      ; 1.000        ; -1.345     ; 4.430      ;
; -5.628  ; Counter_NBIT:Top|Counter_1BIT:counter[1]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[5]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Enable      ; 1.000        ; -1.101     ; 4.827      ;
; -5.594  ; Counter_NBIT:Top|Counter_1BIT:counter[3]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[7]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Enable      ; 1.000        ; -1.920     ; 3.803      ;
; -5.585  ; Counter_NBIT:Top|Counter_1BIT:counter[1]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Enable      ; 1.000        ; -1.185     ; 4.381      ;
; -5.576  ; Counter_NBIT:Top|Counter_1BIT:counter[3]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[5]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Enable      ; 1.000        ; -1.676     ; 4.200      ;
; -5.564  ; Counter_NBIT:Top|Counter_1BIT:counter[1]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[7]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Enable      ; 0.500        ; -0.763     ; 4.430      ;
; -5.558  ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[7]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Enable      ; 0.500        ; -0.917     ; 4.270      ;
; -5.546  ; Counter_NBIT:Top|Counter_1BIT:counter[1]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[5]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Enable      ; 0.500        ; -0.519     ; 4.827      ;
; -5.540  ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[5]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Enable      ; 0.500        ; -0.673     ; 4.667      ;
; -5.533  ; Counter_NBIT:Top|Counter_1BIT:counter[3]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Enable      ; 1.000        ; -1.760     ; 3.754      ;
; -5.503  ; Counter_NBIT:Top|Counter_1BIT:counter[1]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Enable      ; 0.500        ; -0.603     ; 4.381      ;
; -5.497  ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Enable      ; 0.500        ; -0.757     ; 4.221      ;
; -5.446  ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Enable      ; 1.000        ; -0.353     ; 5.088      ;
; -5.432  ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[3]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Enable      ; 1.000        ; -1.606     ; 3.981      ;
; -5.420  ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[7]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Enable      ; 1.000        ; -2.109     ; 3.440      ;
; -5.373  ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[7]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Enable      ; 0.500        ; -0.826     ; 4.176      ;
; -5.359  ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Enable      ; 1.000        ; -1.949     ; 3.391      ;
; -5.278  ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Enable      ; 1.000        ; 0.940      ; 4.714      ;
; -5.236  ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Enable      ; 0.500        ; 0.357      ; 5.088      ;
; -5.222  ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[3]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Enable      ; 0.500        ; -0.896     ; 3.981      ;
; -5.193  ; Counter_NBIT:Top|Counter_1BIT:counter[1]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Enable      ; 1.000        ; 1.301      ; 5.465      ;
; -5.190  ; Counter_NBIT:Top|Counter_1BIT:counter[5]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[7]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Enable      ; 0.500        ; -1.062     ; 3.757      ;
; -5.129  ; Counter_NBIT:Top|Counter_1BIT:counter[5]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Enable      ; 0.500        ; -0.902     ; 3.708      ;
; -5.123  ; Counter_NBIT:Top|Counter_1BIT:counter[7]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Enable      ; 1.000        ; -2.310     ; 2.794      ;
; -5.048  ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Enable      ; 1.000        ; 1.515      ; 5.534      ;
; -5.015  ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Enable      ; 0.500        ; -0.666     ; 3.830      ;
; -4.948  ; Counter_NBIT:Top|Counter_1BIT:counter[3]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[7]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Enable      ; 0.500        ; -0.774     ; 3.803      ;
; -4.930  ; Counter_NBIT:Top|Counter_1BIT:counter[3]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[5]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Enable      ; 0.500        ; -0.530     ; 4.200      ;
; -4.918  ; Counter_NBIT:Top|Counter_1BIT:counter[1]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Enable      ; 1.000        ; 0.106      ; 5.019      ;
; -4.904  ; Counter_NBIT:Top|Counter_1BIT:counter[1]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[3]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Enable      ; 1.000        ; -1.147     ; 3.912      ;
; -4.896  ; Counter_NBIT:Top|Counter_1BIT:counter[3]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[3]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Enable      ; 1.000        ; -1.722     ; 3.329      ;
; -4.888  ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[5]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Enable      ; 1.000        ; -1.865     ; 3.323      ;
; -4.887  ; Counter_NBIT:Top|Counter_1BIT:counter[3]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Enable      ; 0.500        ; -0.614     ; 3.754      ;
; -4.866  ; Counter_NBIT:Top|Counter_1BIT:counter[3]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Enable      ; 1.000        ; -0.469     ; 4.392      ;
; -4.836  ; Counter_NBIT:Top|Counter_1BIT:counter[1]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Enable      ; 0.500        ; 0.688      ; 5.019      ;
; -4.830  ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Enable      ; 0.500        ; 0.534      ; 4.859      ;
; -4.822  ; Counter_NBIT:Top|Counter_1BIT:counter[1]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[3]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Enable      ; 0.500        ; -0.565     ; 3.912      ;
; -4.777  ; Counter_NBIT:Top|Counter_1BIT:counter[7]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[7]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Enable      ; 0.500        ; -0.701     ; 3.705      ;
; -4.770  ; Counter_NBIT:Top|Counter_1BIT:counter[8]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Enable      ; 1.000        ; -2.187     ; 2.564      ;
; -4.728  ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Enable      ; 1.000        ; -0.658     ; 4.065      ;
; -4.704  ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[1]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Enable      ; 1.000        ; -1.666     ; 3.200      ;
; -4.685  ; Counter_NBIT:Top|Counter_1BIT:counter[5]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[5]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Enable      ; 0.500        ; -0.818     ; 3.667      ;
; -4.619  ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Enable      ; 1.000        ; -2.385     ; 2.215      ;
; -4.544  ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[3]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Enable      ; 0.500        ; -0.719     ; 3.480      ;
; -4.494  ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[1]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Enable      ; 0.500        ; -0.956     ; 3.200      ;
; -4.321  ; Enable                                                                          ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Enable      ; 0.500        ; 4.235      ; 7.027      ;
; -4.319  ; Counter_NBIT:Top|Counter_1BIT:counter[1]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[1]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Enable      ; 1.000        ; -1.207     ; 3.274      ;
; -4.250  ; Counter_NBIT:Top|Counter_1BIT:counter[3]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[3]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Enable      ; 0.500        ; -0.576     ; 3.329      ;
; -4.237  ; Counter_NBIT:Top|Counter_1BIT:counter[1]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[1]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Enable      ; 0.500        ; -0.625     ; 3.274      ;
; -4.220  ; Counter_NBIT:Top|Counter_1BIT:counter[3]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Enable      ; 0.500        ; 0.677      ; 4.392      ;
; -4.207  ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Enable      ; 1.000        ; 1.471      ; 4.649      ;
; -4.145  ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[7]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Enable      ; 1.000        ; -0.098     ; 4.176      ;
+---------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'Enable'                                                                                                                                                                                                                       ;
+---------+---------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                       ; To Node                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -23.228 ; Clk                                                                             ; Counter_NBIT:Top_1|Counter_1BIT:counter[9]|D_FlipFlop:dff|SetLatch:a|WideNand1~0 ; Clk          ; Enable      ; 0.000        ; 27.277     ; 4.049      ;
; -22.728 ; Clk                                                                             ; Counter_NBIT:Top_1|Counter_1BIT:counter[9]|D_FlipFlop:dff|SetLatch:a|WideNand1~0 ; Clk          ; Enable      ; -0.500       ; 27.277     ; 4.049      ;
; -21.244 ; Clk                                                                             ; Counter_NBIT:Top_1|Counter_1BIT:counter[8]|D_FlipFlop:dff|SetLatch:a|WideNand1~0 ; Clk          ; Enable      ; 0.000        ; 24.427     ; 3.183      ;
; -20.744 ; Clk                                                                             ; Counter_NBIT:Top_1|Counter_1BIT:counter[8]|D_FlipFlop:dff|SetLatch:a|WideNand1~0 ; Clk          ; Enable      ; -0.500       ; 24.427     ; 3.183      ;
; -17.843 ; Clk                                                                             ; Counter_NBIT:Top_1|Counter_1BIT:counter[7]|D_FlipFlop:dff|SetLatch:a|WideNand1~0 ; Clk          ; Enable      ; 0.000        ; 21.892     ; 4.049      ;
; -17.343 ; Clk                                                                             ; Counter_NBIT:Top_1|Counter_1BIT:counter[7]|D_FlipFlop:dff|SetLatch:a|WideNand1~0 ; Clk          ; Enable      ; -0.500       ; 21.892     ; 4.049      ;
; -15.182 ; Clk                                                                             ; Counter_NBIT:Top_1|Counter_1BIT:counter[6]|D_FlipFlop:dff|SetLatch:a|WideNand1~0 ; Clk          ; Enable      ; 0.000        ; 18.538     ; 3.356      ;
; -14.682 ; Clk                                                                             ; Counter_NBIT:Top_1|Counter_1BIT:counter[6]|D_FlipFlop:dff|SetLatch:a|WideNand1~0 ; Clk          ; Enable      ; -0.500       ; 18.538     ; 3.356      ;
; -11.789 ; Clk                                                                             ; Counter_NBIT:Top_1|Counter_1BIT:counter[5]|D_FlipFlop:dff|SetLatch:a|WideNand1~0 ; Clk          ; Enable      ; 0.000        ; 16.354     ; 4.565      ;
; -11.289 ; Clk                                                                             ; Counter_NBIT:Top_1|Counter_1BIT:counter[5]|D_FlipFlop:dff|SetLatch:a|WideNand1~0 ; Clk          ; Enable      ; -0.500       ; 16.354     ; 4.565      ;
; -9.767  ; Clk                                                                             ; Counter_NBIT:Top_1|Counter_1BIT:counter[4]|D_FlipFlop:dff|SetLatch:a|WideNand1~0 ; Clk          ; Enable      ; 0.000        ; 12.537     ; 2.770      ;
; -9.267  ; Clk                                                                             ; Counter_NBIT:Top_1|Counter_1BIT:counter[4]|D_FlipFlop:dff|SetLatch:a|WideNand1~0 ; Clk          ; Enable      ; -0.500       ; 12.537     ; 2.770      ;
; -7.107  ; Clk                                                                             ; Counter_NBIT:Top_1|Counter_1BIT:counter[3]|D_FlipFlop:dff|SetLatch:a|WideNand1~0 ; Clk          ; Enable      ; 0.000        ; 9.874      ; 2.767      ;
; -6.607  ; Clk                                                                             ; Counter_NBIT:Top_1|Counter_1BIT:counter[3]|D_FlipFlop:dff|SetLatch:a|WideNand1~0 ; Clk          ; Enable      ; -0.500       ; 9.874      ; 2.767      ;
; -5.020  ; Clk                                                                             ; Counter_NBIT:Top_1|Counter_1BIT:counter[2]|D_FlipFlop:dff|SetLatch:a|WideNand1~0 ; Clk          ; Enable      ; 0.000        ; 7.561      ; 2.541      ;
; -4.682  ; Clk                                                                             ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Enable      ; 0.000        ; 8.049      ; 3.367      ;
; -4.520  ; Clk                                                                             ; Counter_NBIT:Top_1|Counter_1BIT:counter[2]|D_FlipFlop:dff|SetLatch:a|WideNand1~0 ; Clk          ; Enable      ; -0.500       ; 7.561      ; 2.541      ;
; -4.182  ; Clk                                                                             ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Enable      ; -0.500       ; 8.049      ; 3.367      ;
; -3.477  ; Clk                                                                             ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Enable      ; 0.000        ; 6.100      ; 2.623      ;
; -2.977  ; Clk                                                                             ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Enable      ; -0.500       ; 6.100      ; 2.623      ;
; -2.949  ; Clk                                                                             ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Enable      ; 0.000        ; 5.519      ; 2.570      ;
; -2.792  ; Clk                                                                             ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Enable      ; 0.000        ; 5.214      ; 2.422      ;
; -2.607  ; Counter_NBIT:Top|Counter_1BIT:counter[8]|D_FlipFlop:dff|SetLatch:a|WideNand1~4  ; Counter_NBIT:Top|Counter_1BIT:counter[8]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Enable      ; -0.500       ; 3.655      ; 0.548      ;
; -2.516  ; Clk                                                                             ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Enable      ; 0.000        ; 5.955      ; 3.439      ;
; -2.449  ; Clk                                                                             ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Enable      ; -0.500       ; 5.519      ; 2.570      ;
; -2.315  ; Clk                                                                             ; Counter_NBIT:Top|Counter_1BIT:counter[7]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Enable      ; 0.000        ; 5.880      ; 3.565      ;
; -2.292  ; Clk                                                                             ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Enable      ; -0.500       ; 5.214      ; 2.422      ;
; -2.243  ; Enable                                                                          ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Enable       ; Enable      ; 0.000        ; 5.955      ; 3.712      ;
; -2.130  ; Clk                                                                             ; Counter_NBIT:Top|Counter_1BIT:counter[5]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Enable      ; 0.000        ; 6.155      ; 4.025      ;
; -2.082  ; Enable                                                                          ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Enable       ; Enable      ; 0.000        ; 5.214      ; 3.132      ;
; -2.016  ; Clk                                                                             ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Enable      ; -0.500       ; 5.955      ; 3.439      ;
; -1.937  ; Enable                                                                          ; Counter_NBIT:Top|Counter_1BIT:counter[7]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Enable       ; Enable      ; 0.000        ; 5.880      ; 3.943      ;
; -1.815  ; Clk                                                                             ; Counter_NBIT:Top|Counter_1BIT:counter[7]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Enable      ; -0.500       ; 5.880      ; 3.565      ;
; -1.751  ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Enable      ; 0.000        ; 3.240      ; 1.489      ;
; -1.743  ; Enable                                                                          ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Enable       ; Enable      ; -0.500       ; 5.955      ; 3.712      ;
; -1.704  ; Enable                                                                          ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Enable       ; Enable      ; 0.000        ; 6.100      ; 4.396      ;
; -1.699  ; Counter_NBIT:Top|Counter_1BIT:counter[8]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Enable      ; 0.000        ; 3.537      ; 1.838      ;
; -1.695  ; Clk                                                                             ; Counter_NBIT:Top|Counter_1BIT:counter[3]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Enable      ; 0.000        ; 5.330      ; 3.635      ;
; -1.630  ; Clk                                                                             ; Counter_NBIT:Top|Counter_1BIT:counter[5]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Enable      ; -0.500       ; 6.155      ; 4.025      ;
; -1.623  ; Enable                                                                          ; Counter_NBIT:Top|Counter_1BIT:counter[5]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Enable       ; Enable      ; 0.000        ; 6.155      ; 4.532      ;
; -1.582  ; Enable                                                                          ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Enable       ; Enable      ; -0.500       ; 5.214      ; 3.132      ;
; -1.468  ; Counter_NBIT:Top|Counter_1BIT:counter[7]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Enable      ; 0.000        ; 3.536      ; 2.068      ;
; -1.437  ; Enable                                                                          ; Counter_NBIT:Top|Counter_1BIT:counter[7]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Enable       ; Enable      ; -0.500       ; 5.880      ; 3.943      ;
; -1.437  ; Enable                                                                          ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Enable       ; Enable      ; 0.000        ; 8.049      ; 6.612      ;
; -1.216  ; Clk                                                                             ; Counter_NBIT:Top|Counter_1BIT:counter[1]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Enable      ; 0.000        ; 4.755      ; 3.539      ;
; -1.204  ; Enable                                                                          ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Enable       ; Enable      ; -0.500       ; 6.100      ; 4.396      ;
; -1.195  ; Clk                                                                             ; Counter_NBIT:Top|Counter_1BIT:counter[3]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Enable      ; -0.500       ; 5.330      ; 3.635      ;
; -1.163  ; Enable                                                                          ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Enable       ; Enable      ; 0.000        ; 5.519      ; 4.356      ;
; -1.123  ; Enable                                                                          ; Counter_NBIT:Top|Counter_1BIT:counter[5]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Enable       ; Enable      ; -0.500       ; 6.155      ; 4.532      ;
; -0.938  ; Enable                                                                          ; Counter_NBIT:Top|Counter_1BIT:counter[3]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Enable       ; Enable      ; 0.000        ; 5.330      ; 4.392      ;
; -0.937  ; Enable                                                                          ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Enable       ; Enable      ; -0.500       ; 8.049      ; 6.612      ;
; -0.896  ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Enable       ; Enable      ; 0.000        ; 2.385      ; 1.489      ;
; -0.758  ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[5]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Enable      ; 0.000        ; 3.400      ; 2.642      ;
; -0.753  ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Enable      ; 0.000        ; 2.764      ; 2.011      ;
; -0.716  ; Clk                                                                             ; Counter_NBIT:Top|Counter_1BIT:counter[1]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Enable      ; -0.500       ; 4.755      ; 3.539      ;
; -0.666  ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Enable      ; 0.000        ; 5.294      ; 4.628      ;
; -0.663  ; Enable                                                                          ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Enable       ; Enable      ; -0.500       ; 5.519      ; 4.356      ;
; -0.646  ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Enable      ; 0.000        ; 3.336      ; 2.690      ;
; -0.634  ; Enable                                                                          ; Counter_NBIT:Top|Counter_1BIT:counter[1]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Enable       ; Enable      ; 0.000        ; 4.755      ; 4.121      ;
; -0.536  ; Clk                                                                             ; Counter_NBIT:Top_1|Counter_1BIT:counter[0]|D_FlipFlop:dff|SetLatch:a|WideNand1~0 ; Clk          ; Enable      ; 0.000        ; 2.585      ; 2.049      ;
; -0.535  ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Enable      ; 0.000        ; 3.200      ; 2.665      ;
; -0.477  ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Enable      ; 0.000        ; 3.380      ; 2.903      ;
; -0.477  ; Counter_NBIT:Top|Counter_1BIT:counter[7]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Enable       ; Enable      ; 0.000        ; 2.545      ; 2.068      ;
; -0.450  ; Counter_NBIT:Top|Counter_1BIT:counter[3]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Enable      ; 0.000        ; 5.441      ; 4.991      ;
; -0.438  ; Enable                                                                          ; Counter_NBIT:Top|Counter_1BIT:counter[3]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Enable       ; Enable      ; -0.500       ; 5.330      ; 4.392      ;
; -0.436  ; Counter_NBIT:Top|Counter_1BIT:counter[5]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[5]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Enable      ; 0.000        ; 3.422      ; 2.986      ;
; -0.414  ; Counter_NBIT:Top|Counter_1BIT:counter[7]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[7]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Enable      ; 0.000        ; 3.461      ; 3.047      ;
; -0.371  ; Counter_NBIT:Top|Counter_1BIT:counter[5]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Enable      ; 0.000        ; 5.316      ; 4.945      ;
; -0.343  ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[7]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Enable      ; 0.000        ; 3.125      ; 2.782      ;
; -0.332  ; Counter_NBIT:Top|Counter_1BIT:counter[1]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Enable      ; 0.000        ; 3.166      ; 2.834      ;
; -0.319  ; Counter_NBIT:Top|Counter_1BIT:counter[3]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Enable      ; 0.000        ; 3.347      ; 3.028      ;
; -0.306  ; Counter_NBIT:Top|Counter_1BIT:counter[3]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Enable      ; 0.000        ; 2.911      ; 2.605      ;
; -0.240  ; Counter_NBIT:Top|Counter_1BIT:counter[5]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Enable      ; 0.000        ; 3.222      ; 2.982      ;
; -0.134  ; Enable                                                                          ; Counter_NBIT:Top|Counter_1BIT:counter[1]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Enable       ; Enable      ; -0.500       ; 4.755      ; 4.121      ;
; -0.127  ; Counter_NBIT:Top|Counter_1BIT:counter[3]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[7]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Enable      ; 0.000        ; 3.272      ; 3.145      ;
; -0.086  ; Counter_NBIT:Top|Counter_1BIT:counter[3]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[3]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Enable      ; 0.000        ; 2.722      ; 2.636      ;
; -0.048  ; Counter_NBIT:Top|Counter_1BIT:counter[5]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[7]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Enable      ; 0.000        ; 3.147      ; 3.099      ;
; -0.036  ; Clk                                                                             ; Counter_NBIT:Top_1|Counter_1BIT:counter[0]|D_FlipFlop:dff|SetLatch:a|WideNand1~0 ; Clk          ; Enable      ; -0.500       ; 2.585      ; 2.049      ;
; -0.028  ; Counter_NBIT:Top|Counter_1BIT:counter[3]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[5]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Enable      ; 0.000        ; 3.547      ; 3.519      ;
; -0.022  ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Enable      ; 0.000        ; 2.494      ; 2.472      ;
; 0.173   ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Enable      ; 0.000        ; 5.285      ; 5.458      ;
; 0.211   ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Enable      ; -0.500       ; 1.778      ; 1.489      ;
; 0.221   ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[3]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Enable      ; 0.000        ; 2.566      ; 2.787      ;
; 0.282   ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[5]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Enable      ; -0.500       ; 2.860      ; 2.642      ;
; 0.282   ; Counter_NBIT:Top|Counter_1BIT:counter[1]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Enable       ; Enable      ; 0.000        ; 2.552      ; 2.834      ;
; 0.287   ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Enable      ; -0.500       ; 2.224      ; 2.011      ;
; 0.304   ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Enable      ; 0.000        ; 3.191      ; 3.495      ;
; 0.317   ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Enable      ; 0.000        ; 2.755      ; 3.072      ;
; 0.352   ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[1]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Enable      ; 0.000        ; 2.035      ; 2.387      ;
; 0.358   ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Enable      ; 0.000        ; 5.329      ; 5.687      ;
; 0.374   ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Enable      ; -0.500       ; 4.754      ; 4.628      ;
; 0.463   ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Enable       ; Enable      ; 0.000        ; 2.440      ; 2.903      ;
; 0.485   ; Counter_NBIT:Top|Counter_1BIT:counter[5]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[5]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Enable       ; Enable      ; 0.000        ; 2.501      ; 2.986      ;
; 0.489   ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Enable      ; 0.000        ; 3.235      ; 3.724      ;
; 0.496   ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[7]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Enable      ; 0.000        ; 3.116      ; 3.612      ;
; 0.502   ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Enable      ; 0.000        ; 2.799      ; 3.301      ;
; 0.503   ; Counter_NBIT:Top|Counter_1BIT:counter[1]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Enable      ; 0.000        ; 5.115      ; 5.618      ;
; 0.505   ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Enable      ; -0.500       ; 2.660      ; 2.665      ;
; 0.550   ; Counter_NBIT:Top|Counter_1BIT:counter[5]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Enable       ; Enable      ; 0.000        ; 4.395      ; 4.945      ;
; 0.550   ; Counter_NBIT:Top|Counter_1BIT:counter[3]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Enable       ; Enable      ; 0.000        ; 4.441      ; 4.991      ;
+---------+---------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'Clk'                                                                                                                                                                                                                          ;
+---------+---------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                       ; To Node                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -22.547 ; Clk                                                                             ; Counter_NBIT:Top_1|Counter_1BIT:counter[9]|D_FlipFlop:dff|SetLatch:a|WideNand1~0 ; Clk          ; Clk         ; 0.000        ; 26.596     ; 4.049      ;
; -22.047 ; Clk                                                                             ; Counter_NBIT:Top_1|Counter_1BIT:counter[9]|D_FlipFlop:dff|SetLatch:a|WideNand1~0 ; Clk          ; Clk         ; -0.500       ; 26.596     ; 4.049      ;
; -20.563 ; Clk                                                                             ; Counter_NBIT:Top_1|Counter_1BIT:counter[8]|D_FlipFlop:dff|SetLatch:a|WideNand1~0 ; Clk          ; Clk         ; 0.000        ; 23.746     ; 3.183      ;
; -20.512 ; Clk                                                                             ; Counter_NBIT:Top_1|Counter_1BIT:counter[9]|D_FlipFlop:dff|SetLatch:a|WideNand1~0 ; Clk          ; Clk         ; 0.000        ; 24.561     ; 4.049      ;
; -20.063 ; Clk                                                                             ; Counter_NBIT:Top_1|Counter_1BIT:counter[8]|D_FlipFlop:dff|SetLatch:a|WideNand1~0 ; Clk          ; Clk         ; -0.500       ; 23.746     ; 3.183      ;
; -20.012 ; Clk                                                                             ; Counter_NBIT:Top_1|Counter_1BIT:counter[9]|D_FlipFlop:dff|SetLatch:a|WideNand1~0 ; Clk          ; Clk         ; -0.500       ; 24.561     ; 4.049      ;
; -18.528 ; Clk                                                                             ; Counter_NBIT:Top_1|Counter_1BIT:counter[8]|D_FlipFlop:dff|SetLatch:a|WideNand1~0 ; Clk          ; Clk         ; 0.000        ; 21.711     ; 3.183      ;
; -18.028 ; Clk                                                                             ; Counter_NBIT:Top_1|Counter_1BIT:counter[8]|D_FlipFlop:dff|SetLatch:a|WideNand1~0 ; Clk          ; Clk         ; -0.500       ; 21.711     ; 3.183      ;
; -17.162 ; Clk                                                                             ; Counter_NBIT:Top_1|Counter_1BIT:counter[7]|D_FlipFlop:dff|SetLatch:a|WideNand1~0 ; Clk          ; Clk         ; 0.000        ; 21.211     ; 4.049      ;
; -16.662 ; Clk                                                                             ; Counter_NBIT:Top_1|Counter_1BIT:counter[7]|D_FlipFlop:dff|SetLatch:a|WideNand1~0 ; Clk          ; Clk         ; -0.500       ; 21.211     ; 4.049      ;
; -15.127 ; Clk                                                                             ; Counter_NBIT:Top_1|Counter_1BIT:counter[7]|D_FlipFlop:dff|SetLatch:a|WideNand1~0 ; Clk          ; Clk         ; 0.000        ; 19.176     ; 4.049      ;
; -14.627 ; Clk                                                                             ; Counter_NBIT:Top_1|Counter_1BIT:counter[7]|D_FlipFlop:dff|SetLatch:a|WideNand1~0 ; Clk          ; Clk         ; -0.500       ; 19.176     ; 4.049      ;
; -14.501 ; Clk                                                                             ; Counter_NBIT:Top_1|Counter_1BIT:counter[6]|D_FlipFlop:dff|SetLatch:a|WideNand1~0 ; Clk          ; Clk         ; 0.000        ; 17.857     ; 3.356      ;
; -14.001 ; Clk                                                                             ; Counter_NBIT:Top_1|Counter_1BIT:counter[6]|D_FlipFlop:dff|SetLatch:a|WideNand1~0 ; Clk          ; Clk         ; -0.500       ; 17.857     ; 3.356      ;
; -12.466 ; Clk                                                                             ; Counter_NBIT:Top_1|Counter_1BIT:counter[6]|D_FlipFlop:dff|SetLatch:a|WideNand1~0 ; Clk          ; Clk         ; 0.000        ; 15.822     ; 3.356      ;
; -11.966 ; Clk                                                                             ; Counter_NBIT:Top_1|Counter_1BIT:counter[6]|D_FlipFlop:dff|SetLatch:a|WideNand1~0 ; Clk          ; Clk         ; -0.500       ; 15.822     ; 3.356      ;
; -11.108 ; Clk                                                                             ; Counter_NBIT:Top_1|Counter_1BIT:counter[5]|D_FlipFlop:dff|SetLatch:a|WideNand1~0 ; Clk          ; Clk         ; 0.000        ; 15.673     ; 4.565      ;
; -10.608 ; Clk                                                                             ; Counter_NBIT:Top_1|Counter_1BIT:counter[5]|D_FlipFlop:dff|SetLatch:a|WideNand1~0 ; Clk          ; Clk         ; -0.500       ; 15.673     ; 4.565      ;
; -9.086  ; Clk                                                                             ; Counter_NBIT:Top_1|Counter_1BIT:counter[4]|D_FlipFlop:dff|SetLatch:a|WideNand1~0 ; Clk          ; Clk         ; 0.000        ; 11.856     ; 2.770      ;
; -9.073  ; Clk                                                                             ; Counter_NBIT:Top_1|Counter_1BIT:counter[5]|D_FlipFlop:dff|SetLatch:a|WideNand1~0 ; Clk          ; Clk         ; 0.000        ; 13.638     ; 4.565      ;
; -8.586  ; Clk                                                                             ; Counter_NBIT:Top_1|Counter_1BIT:counter[4]|D_FlipFlop:dff|SetLatch:a|WideNand1~0 ; Clk          ; Clk         ; -0.500       ; 11.856     ; 2.770      ;
; -8.573  ; Clk                                                                             ; Counter_NBIT:Top_1|Counter_1BIT:counter[5]|D_FlipFlop:dff|SetLatch:a|WideNand1~0 ; Clk          ; Clk         ; -0.500       ; 13.638     ; 4.565      ;
; -7.051  ; Clk                                                                             ; Counter_NBIT:Top_1|Counter_1BIT:counter[4]|D_FlipFlop:dff|SetLatch:a|WideNand1~0 ; Clk          ; Clk         ; 0.000        ; 9.821      ; 2.770      ;
; -6.551  ; Clk                                                                             ; Counter_NBIT:Top_1|Counter_1BIT:counter[4]|D_FlipFlop:dff|SetLatch:a|WideNand1~0 ; Clk          ; Clk         ; -0.500       ; 9.821      ; 2.770      ;
; -6.426  ; Clk                                                                             ; Counter_NBIT:Top_1|Counter_1BIT:counter[3]|D_FlipFlop:dff|SetLatch:a|WideNand1~0 ; Clk          ; Clk         ; 0.000        ; 9.193      ; 2.767      ;
; -5.926  ; Clk                                                                             ; Counter_NBIT:Top_1|Counter_1BIT:counter[3]|D_FlipFlop:dff|SetLatch:a|WideNand1~0 ; Clk          ; Clk         ; -0.500       ; 9.193      ; 2.767      ;
; -4.391  ; Clk                                                                             ; Counter_NBIT:Top_1|Counter_1BIT:counter[3]|D_FlipFlop:dff|SetLatch:a|WideNand1~0 ; Clk          ; Clk         ; 0.000        ; 7.158      ; 2.767      ;
; -4.339  ; Clk                                                                             ; Counter_NBIT:Top_1|Counter_1BIT:counter[2]|D_FlipFlop:dff|SetLatch:a|WideNand1~0 ; Clk          ; Clk         ; 0.000        ; 6.880      ; 2.541      ;
; -3.891  ; Clk                                                                             ; Counter_NBIT:Top_1|Counter_1BIT:counter[3]|D_FlipFlop:dff|SetLatch:a|WideNand1~0 ; Clk          ; Clk         ; -0.500       ; 7.158      ; 2.767      ;
; -3.839  ; Clk                                                                             ; Counter_NBIT:Top_1|Counter_1BIT:counter[2]|D_FlipFlop:dff|SetLatch:a|WideNand1~0 ; Clk          ; Clk         ; -0.500       ; 6.880      ; 2.541      ;
; -2.304  ; Clk                                                                             ; Counter_NBIT:Top_1|Counter_1BIT:counter[2]|D_FlipFlop:dff|SetLatch:a|WideNand1~0 ; Clk          ; Clk         ; 0.000        ; 4.845      ; 2.541      ;
; -2.082  ; Clk                                                                             ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Clk         ; 0.000        ; 4.504      ; 2.422      ;
; -2.000  ; Clk                                                                             ; Counter_NBIT:Top_1|Counter_1BIT:counter[0]|D_FlipFlop:dff|SetLatch:a|WideNand1~0 ; Clk          ; Clk         ; 0.000        ; 4.049      ; 2.049      ;
; -1.804  ; Clk                                                                             ; Counter_NBIT:Top_1|Counter_1BIT:counter[2]|D_FlipFlop:dff|SetLatch:a|WideNand1~0 ; Clk          ; Clk         ; -0.500       ; 4.845      ; 2.541      ;
; -1.704  ; Clk                                                                             ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Clk         ; 0.000        ; 4.327      ; 2.623      ;
; -1.582  ; Clk                                                                             ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Clk         ; -0.500       ; 4.504      ; 2.422      ;
; -1.500  ; Clk                                                                             ; Counter_NBIT:Top_1|Counter_1BIT:counter[0]|D_FlipFlop:dff|SetLatch:a|WideNand1~0 ; Clk          ; Clk         ; -0.500       ; 4.049      ; 2.049      ;
; -1.372  ; Enable                                                                          ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Enable       ; Clk         ; 0.000        ; 4.504      ; 3.132      ;
; -1.204  ; Clk                                                                             ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Clk         ; -0.500       ; 4.327      ; 2.623      ;
; -0.872  ; Enable                                                                          ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Enable       ; Clk         ; -0.500       ; 4.504      ; 3.132      ;
; -0.869  ; Clk                                                                             ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Clk         ; 0.000        ; 4.236      ; 3.367      ;
; -0.738  ; Clk                                                                             ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Clk         ; 0.000        ; 4.177      ; 3.439      ;
; -0.725  ; Clk                                                                             ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Clk         ; 0.000        ; 3.295      ; 2.570      ;
; -0.634  ; Clk                                                                             ; Counter_NBIT:Top|Counter_1BIT:counter[1]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Clk         ; 0.000        ; 4.173      ; 3.539      ;
; -0.549  ; Clk                                                                             ; Counter_NBIT:Top|Counter_1BIT:counter[3]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Clk         ; 0.000        ; 4.184      ; 3.635      ;
; -0.546  ; Clk                                                                             ; Counter_NBIT:Top|Counter_1BIT:counter[7]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Clk         ; 0.000        ; 4.111      ; 3.565      ;
; -0.465  ; Enable                                                                          ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Enable       ; Clk         ; 0.000        ; 4.177      ; 3.712      ;
; -0.447  ; Clk                                                                             ; Counter_NBIT:Top|Counter_1BIT:counter[5]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Clk         ; 0.000        ; 4.472      ; 4.025      ;
; -0.369  ; Clk                                                                             ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Clk         ; -0.500       ; 4.236      ; 3.367      ;
; -0.298  ; Clk                                                                             ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Clk         ; 0.000        ; 2.720      ; 2.422      ;
; -0.238  ; Clk                                                                             ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Clk         ; -0.500       ; 4.177      ; 3.439      ;
; -0.225  ; Clk                                                                             ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Clk         ; -0.500       ; 3.295      ; 2.570      ;
; -0.185  ; Clk                                                                             ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Clk         ; 0.000        ; 2.755      ; 2.570      ;
; -0.168  ; Enable                                                                          ; Counter_NBIT:Top|Counter_1BIT:counter[7]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Enable       ; Clk         ; 0.000        ; 4.111      ; 3.943      ;
; -0.141  ; Clk                                                                             ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Clk         ; 0.000        ; 2.764      ; 2.623      ;
; -0.141  ; Clk                                                                             ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Clk         ; 0.000        ; 3.508      ; 3.367      ;
; -0.134  ; Clk                                                                             ; Counter_NBIT:Top|Counter_1BIT:counter[1]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Clk         ; -0.500       ; 4.173      ; 3.539      ;
; -0.052  ; Enable                                                                          ; Counter_NBIT:Top|Counter_1BIT:counter[1]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Enable       ; Clk         ; 0.000        ; 4.173      ; 4.121      ;
; -0.049  ; Clk                                                                             ; Counter_NBIT:Top|Counter_1BIT:counter[3]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Clk         ; -0.500       ; 4.184      ; 3.635      ;
; -0.046  ; Clk                                                                             ; Counter_NBIT:Top|Counter_1BIT:counter[7]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Clk         ; -0.500       ; 4.111      ; 3.565      ;
; 0.035   ; Enable                                                                          ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Enable       ; Clk         ; -0.500       ; 4.177      ; 3.712      ;
; 0.053   ; Clk                                                                             ; Counter_NBIT:Top|Counter_1BIT:counter[5]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Clk         ; -0.500       ; 4.472      ; 4.025      ;
; 0.060   ; Enable                                                                          ; Counter_NBIT:Top|Counter_1BIT:counter[5]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Enable       ; Clk         ; 0.000        ; 4.472      ; 4.532      ;
; 0.069   ; Enable                                                                          ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Enable       ; Clk         ; 0.000        ; 4.327      ; 4.396      ;
; 0.202   ; Clk                                                                             ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Clk         ; -0.500       ; 2.720      ; 2.422      ;
; 0.208   ; Enable                                                                          ; Counter_NBIT:Top|Counter_1BIT:counter[3]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Enable       ; Clk         ; 0.000        ; 4.184      ; 4.392      ;
; 0.315   ; Clk                                                                             ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Clk         ; -0.500       ; 2.755      ; 2.570      ;
; 0.332   ; Enable                                                                          ; Counter_NBIT:Top|Counter_1BIT:counter[7]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Enable       ; Clk         ; -0.500       ; 4.111      ; 3.943      ;
; 0.359   ; Clk                                                                             ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Clk         ; -0.500       ; 2.764      ; 2.623      ;
; 0.359   ; Clk                                                                             ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Clk         ; -0.500       ; 3.508      ; 3.367      ;
; 0.412   ; Enable                                                                          ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Enable       ; Clk         ; 0.000        ; 2.720      ; 3.132      ;
; 0.448   ; Enable                                                                          ; Counter_NBIT:Top|Counter_1BIT:counter[1]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Enable       ; Clk         ; -0.500       ; 4.173      ; 4.121      ;
; 0.527   ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Clk         ; -0.500       ; 1.462      ; 1.489      ;
; 0.560   ; Enable                                                                          ; Counter_NBIT:Top|Counter_1BIT:counter[5]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Enable       ; Clk         ; -0.500       ; 4.472      ; 4.532      ;
; 0.569   ; Enable                                                                          ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Enable       ; Clk         ; -0.500       ; 4.327      ; 4.396      ;
; 0.579   ; Counter_NBIT:Top|Counter_1BIT:counter[8]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Clk         ; -0.500       ; 1.759      ; 1.838      ;
; 0.605   ; Clk                                                                             ; Counter_NBIT:Top|Counter_1BIT:counter[1]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Clk         ; 0.000        ; 2.934      ; 3.539      ;
; 0.708   ; Enable                                                                          ; Counter_NBIT:Top|Counter_1BIT:counter[3]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Enable       ; Clk         ; -0.500       ; 4.184      ; 4.392      ;
; 0.724   ; Clk                                                                             ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Clk         ; 0.000        ; 2.715      ; 3.439      ;
; 0.725   ; Clk                                                                             ; Counter_NBIT:Top|Counter_1BIT:counter[8]|D_FlipFlop:dff|SetLatch:a|WideNand1~4   ; Clk          ; Clk         ; 0.000        ; 2.102      ; 2.827      ;
; 0.732   ; Counter_NBIT:Top|Counter_1BIT:counter[8]|D_FlipFlop:dff|SetLatch:a|WideNand1~4  ; Counter_NBIT:Top|Counter_1BIT:counter[8]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Clk         ; -0.500       ; 0.316      ; 0.548      ;
; 0.810   ; Counter_NBIT:Top|Counter_1BIT:counter[7]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Clk         ; -0.500       ; 1.758      ; 2.068      ;
; 0.912   ; Enable                                                                          ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Enable       ; Clk         ; -0.500       ; 2.720      ; 3.132      ;
; 0.997   ; Enable                                                                          ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Enable       ; Clk         ; 0.000        ; 2.715      ; 3.712      ;
; 1.027   ; Clk                                                                             ; Counter_NBIT:Top|Counter_1BIT:counter[3]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Clk         ; 0.000        ; 2.608      ; 3.635      ;
; 1.061   ; Enable                                                                          ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Enable       ; Clk         ; 0.000        ; 3.295      ; 4.356      ;
; 1.105   ; Clk                                                                             ; Counter_NBIT:Top|Counter_1BIT:counter[1]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Clk         ; -0.500       ; 2.934      ; 3.539      ;
; 1.146   ; Clk                                                                             ; Counter_NBIT:Top|Counter_1BIT:counter[7]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Clk         ; 0.000        ; 2.419      ; 3.565      ;
; 1.187   ; Enable                                                                          ; Counter_NBIT:Top|Counter_1BIT:counter[1]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Enable       ; Clk         ; 0.000        ; 2.934      ; 4.121      ;
; 1.188   ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Clk         ; -0.500       ; 1.784      ; 2.472      ;
; 1.224   ; Clk                                                                             ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Clk         ; -0.500       ; 2.715      ; 3.439      ;
; 1.225   ; Clk                                                                             ; Counter_NBIT:Top|Counter_1BIT:counter[8]|D_FlipFlop:dff|SetLatch:a|WideNand1~4   ; Clk          ; Clk         ; -0.500       ; 2.102      ; 2.827      ;
; 1.292   ; Clk                                                                             ; Counter_NBIT:Top|Counter_1BIT:counter[5]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Clk         ; 0.000        ; 2.733      ; 4.025      ;
; 1.367   ; Counter_NBIT:Top|Counter_1BIT:counter[8]|D_FlipFlop:dff|SetLatch:a|WideNand1~4  ; Counter_NBIT:Top|Counter_1BIT:counter[8]|D_FlipFlop:dff|SetLatch:a|WideNand1~4   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.367      ;
; 1.382   ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Enable       ; Clk         ; -0.500       ; 0.607      ; 1.489      ;
; 1.425   ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[5]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Clk         ; -0.500       ; 1.717      ; 2.642      ;
; 1.434   ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[1]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Clk         ; -0.500       ; 1.453      ; 2.387      ;
; 1.465   ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[5]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Clk         ; 0.000        ; 1.177      ; 2.642      ;
; 1.489   ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.489      ;
; 1.489   ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.489      ;
+---------+---------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Enable'                                                                                                         ;
+---------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                        ;
+---------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------+
; -32.448 ; -32.448      ; 0.000          ; High Pulse Width ; Enable ; Fall       ; Ram:aaa|MCell:mcell[312]|MCell_1BIT:cell0[0]|D_Latch:latch0|Q ;
; -32.448 ; -32.448      ; 0.000          ; Low Pulse Width  ; Enable ; Fall       ; Ram:aaa|MCell:mcell[312]|MCell_1BIT:cell0[0]|D_Latch:latch0|Q ;
; -32.448 ; -32.448      ; 0.000          ; High Pulse Width ; Enable ; Fall       ; Ram:aaa|MCell:mcell[312]|MCell_1BIT:cell0[1]|D_Latch:latch0|Q ;
; -32.448 ; -32.448      ; 0.000          ; Low Pulse Width  ; Enable ; Fall       ; Ram:aaa|MCell:mcell[312]|MCell_1BIT:cell0[1]|D_Latch:latch0|Q ;
; -32.448 ; -32.448      ; 0.000          ; High Pulse Width ; Enable ; Fall       ; Ram:aaa|MCell:mcell[312]|MCell_1BIT:cell0[2]|D_Latch:latch0|Q ;
; -32.448 ; -32.448      ; 0.000          ; Low Pulse Width  ; Enable ; Fall       ; Ram:aaa|MCell:mcell[312]|MCell_1BIT:cell0[2]|D_Latch:latch0|Q ;
; -32.448 ; -32.448      ; 0.000          ; High Pulse Width ; Enable ; Fall       ; Ram:aaa|MCell:mcell[312]|MCell_1BIT:cell0[3]|D_Latch:latch0|Q ;
; -32.448 ; -32.448      ; 0.000          ; Low Pulse Width  ; Enable ; Fall       ; Ram:aaa|MCell:mcell[312]|MCell_1BIT:cell0[3]|D_Latch:latch0|Q ;
; -32.448 ; -32.448      ; 0.000          ; High Pulse Width ; Enable ; Fall       ; Ram:aaa|MCell:mcell[312]|MCell_1BIT:cell0[4]|D_Latch:latch0|Q ;
; -32.448 ; -32.448      ; 0.000          ; Low Pulse Width  ; Enable ; Fall       ; Ram:aaa|MCell:mcell[312]|MCell_1BIT:cell0[4]|D_Latch:latch0|Q ;
; -32.448 ; -32.448      ; 0.000          ; High Pulse Width ; Enable ; Fall       ; Ram:aaa|MCell:mcell[312]|MCell_1BIT:cell0[5]|D_Latch:latch0|Q ;
; -32.448 ; -32.448      ; 0.000          ; Low Pulse Width  ; Enable ; Fall       ; Ram:aaa|MCell:mcell[312]|MCell_1BIT:cell0[5]|D_Latch:latch0|Q ;
; -32.448 ; -32.448      ; 0.000          ; High Pulse Width ; Enable ; Fall       ; Ram:aaa|MCell:mcell[312]|MCell_1BIT:cell0[6]|D_Latch:latch0|Q ;
; -32.448 ; -32.448      ; 0.000          ; Low Pulse Width  ; Enable ; Fall       ; Ram:aaa|MCell:mcell[312]|MCell_1BIT:cell0[6]|D_Latch:latch0|Q ;
; -32.448 ; -32.448      ; 0.000          ; High Pulse Width ; Enable ; Fall       ; Ram:aaa|MCell:mcell[312]|MCell_1BIT:cell0[7]|D_Latch:latch0|Q ;
; -32.448 ; -32.448      ; 0.000          ; Low Pulse Width  ; Enable ; Fall       ; Ram:aaa|MCell:mcell[312]|MCell_1BIT:cell0[7]|D_Latch:latch0|Q ;
; -32.448 ; -32.448      ; 0.000          ; High Pulse Width ; Enable ; Rise       ; aaa|mcell[312]|cell0[0]|gate0|combout                         ;
; -32.448 ; -32.448      ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; aaa|mcell[312]|cell0[0]|gate0|combout                         ;
; -32.448 ; -32.448      ; 0.000          ; High Pulse Width ; Enable ; Rise       ; aaa|mcell[312]|cell0[0]|latch0|Q|datad                        ;
; -32.448 ; -32.448      ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; aaa|mcell[312]|cell0[0]|latch0|Q|datad                        ;
; -32.448 ; -32.448      ; 0.000          ; High Pulse Width ; Enable ; Rise       ; aaa|mcell[312]|cell0[1]|latch0|Q|datad                        ;
; -32.448 ; -32.448      ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; aaa|mcell[312]|cell0[1]|latch0|Q|datad                        ;
; -32.448 ; -32.448      ; 0.000          ; High Pulse Width ; Enable ; Rise       ; aaa|mcell[312]|cell0[2]|latch0|Q|datad                        ;
; -32.448 ; -32.448      ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; aaa|mcell[312]|cell0[2]|latch0|Q|datad                        ;
; -32.448 ; -32.448      ; 0.000          ; High Pulse Width ; Enable ; Rise       ; aaa|mcell[312]|cell0[3]|latch0|Q|datad                        ;
; -32.448 ; -32.448      ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; aaa|mcell[312]|cell0[3]|latch0|Q|datad                        ;
; -32.448 ; -32.448      ; 0.000          ; High Pulse Width ; Enable ; Rise       ; aaa|mcell[312]|cell0[4]|latch0|Q|datad                        ;
; -32.448 ; -32.448      ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; aaa|mcell[312]|cell0[4]|latch0|Q|datad                        ;
; -32.448 ; -32.448      ; 0.000          ; High Pulse Width ; Enable ; Rise       ; aaa|mcell[312]|cell0[5]|latch0|Q|datad                        ;
; -32.448 ; -32.448      ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; aaa|mcell[312]|cell0[5]|latch0|Q|datad                        ;
; -32.448 ; -32.448      ; 0.000          ; High Pulse Width ; Enable ; Rise       ; aaa|mcell[312]|cell0[6]|latch0|Q|datad                        ;
; -32.448 ; -32.448      ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; aaa|mcell[312]|cell0[6]|latch0|Q|datad                        ;
; -32.448 ; -32.448      ; 0.000          ; High Pulse Width ; Enable ; Rise       ; aaa|mcell[312]|cell0[7]|latch0|Q|datad                        ;
; -32.448 ; -32.448      ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; aaa|mcell[312]|cell0[7]|latch0|Q|datad                        ;
; -32.247 ; -32.247      ; 0.000          ; High Pulse Width ; Enable ; Fall       ; Ram:aaa|MCell:mcell[392]|MCell_1BIT:cell0[0]|D_Latch:latch0|Q ;
; -32.247 ; -32.247      ; 0.000          ; Low Pulse Width  ; Enable ; Fall       ; Ram:aaa|MCell:mcell[392]|MCell_1BIT:cell0[0]|D_Latch:latch0|Q ;
; -32.247 ; -32.247      ; 0.000          ; High Pulse Width ; Enable ; Fall       ; Ram:aaa|MCell:mcell[392]|MCell_1BIT:cell0[1]|D_Latch:latch0|Q ;
; -32.247 ; -32.247      ; 0.000          ; Low Pulse Width  ; Enable ; Fall       ; Ram:aaa|MCell:mcell[392]|MCell_1BIT:cell0[1]|D_Latch:latch0|Q ;
; -32.247 ; -32.247      ; 0.000          ; High Pulse Width ; Enable ; Fall       ; Ram:aaa|MCell:mcell[392]|MCell_1BIT:cell0[2]|D_Latch:latch0|Q ;
; -32.247 ; -32.247      ; 0.000          ; Low Pulse Width  ; Enable ; Fall       ; Ram:aaa|MCell:mcell[392]|MCell_1BIT:cell0[2]|D_Latch:latch0|Q ;
; -32.247 ; -32.247      ; 0.000          ; High Pulse Width ; Enable ; Fall       ; Ram:aaa|MCell:mcell[392]|MCell_1BIT:cell0[3]|D_Latch:latch0|Q ;
; -32.247 ; -32.247      ; 0.000          ; Low Pulse Width  ; Enable ; Fall       ; Ram:aaa|MCell:mcell[392]|MCell_1BIT:cell0[3]|D_Latch:latch0|Q ;
; -32.247 ; -32.247      ; 0.000          ; High Pulse Width ; Enable ; Fall       ; Ram:aaa|MCell:mcell[392]|MCell_1BIT:cell0[4]|D_Latch:latch0|Q ;
; -32.247 ; -32.247      ; 0.000          ; Low Pulse Width  ; Enable ; Fall       ; Ram:aaa|MCell:mcell[392]|MCell_1BIT:cell0[4]|D_Latch:latch0|Q ;
; -32.247 ; -32.247      ; 0.000          ; High Pulse Width ; Enable ; Fall       ; Ram:aaa|MCell:mcell[392]|MCell_1BIT:cell0[5]|D_Latch:latch0|Q ;
; -32.247 ; -32.247      ; 0.000          ; Low Pulse Width  ; Enable ; Fall       ; Ram:aaa|MCell:mcell[392]|MCell_1BIT:cell0[5]|D_Latch:latch0|Q ;
; -32.247 ; -32.247      ; 0.000          ; High Pulse Width ; Enable ; Fall       ; Ram:aaa|MCell:mcell[392]|MCell_1BIT:cell0[6]|D_Latch:latch0|Q ;
; -32.247 ; -32.247      ; 0.000          ; Low Pulse Width  ; Enable ; Fall       ; Ram:aaa|MCell:mcell[392]|MCell_1BIT:cell0[6]|D_Latch:latch0|Q ;
; -32.247 ; -32.247      ; 0.000          ; High Pulse Width ; Enable ; Fall       ; Ram:aaa|MCell:mcell[392]|MCell_1BIT:cell0[7]|D_Latch:latch0|Q ;
; -32.247 ; -32.247      ; 0.000          ; Low Pulse Width  ; Enable ; Fall       ; Ram:aaa|MCell:mcell[392]|MCell_1BIT:cell0[7]|D_Latch:latch0|Q ;
; -32.247 ; -32.247      ; 0.000          ; High Pulse Width ; Enable ; Rise       ; aaa|mcell[392]|cell0[0]|gate0|combout                         ;
; -32.247 ; -32.247      ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; aaa|mcell[392]|cell0[0]|gate0|combout                         ;
; -32.247 ; -32.247      ; 0.000          ; High Pulse Width ; Enable ; Rise       ; aaa|mcell[392]|cell0[0]|latch0|Q|datad                        ;
; -32.247 ; -32.247      ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; aaa|mcell[392]|cell0[0]|latch0|Q|datad                        ;
; -32.247 ; -32.247      ; 0.000          ; High Pulse Width ; Enable ; Rise       ; aaa|mcell[392]|cell0[1]|latch0|Q|datad                        ;
; -32.247 ; -32.247      ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; aaa|mcell[392]|cell0[1]|latch0|Q|datad                        ;
; -32.247 ; -32.247      ; 0.000          ; High Pulse Width ; Enable ; Rise       ; aaa|mcell[392]|cell0[2]|latch0|Q|datad                        ;
; -32.247 ; -32.247      ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; aaa|mcell[392]|cell0[2]|latch0|Q|datad                        ;
; -32.247 ; -32.247      ; 0.000          ; High Pulse Width ; Enable ; Rise       ; aaa|mcell[392]|cell0[3]|latch0|Q|datad                        ;
; -32.247 ; -32.247      ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; aaa|mcell[392]|cell0[3]|latch0|Q|datad                        ;
; -32.247 ; -32.247      ; 0.000          ; High Pulse Width ; Enable ; Rise       ; aaa|mcell[392]|cell0[4]|latch0|Q|datad                        ;
; -32.247 ; -32.247      ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; aaa|mcell[392]|cell0[4]|latch0|Q|datad                        ;
; -32.247 ; -32.247      ; 0.000          ; High Pulse Width ; Enable ; Rise       ; aaa|mcell[392]|cell0[5]|latch0|Q|datad                        ;
; -32.247 ; -32.247      ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; aaa|mcell[392]|cell0[5]|latch0|Q|datad                        ;
; -32.247 ; -32.247      ; 0.000          ; High Pulse Width ; Enable ; Rise       ; aaa|mcell[392]|cell0[6]|latch0|Q|datad                        ;
; -32.247 ; -32.247      ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; aaa|mcell[392]|cell0[6]|latch0|Q|datad                        ;
; -32.247 ; -32.247      ; 0.000          ; High Pulse Width ; Enable ; Rise       ; aaa|mcell[392]|cell0[7]|latch0|Q|datad                        ;
; -32.247 ; -32.247      ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; aaa|mcell[392]|cell0[7]|latch0|Q|datad                        ;
; -32.217 ; -32.217      ; 0.000          ; High Pulse Width ; Enable ; Fall       ; Ram:aaa|MCell:mcell[393]|MCell_1BIT:cell0[0]|D_Latch:latch0|Q ;
; -32.217 ; -32.217      ; 0.000          ; Low Pulse Width  ; Enable ; Fall       ; Ram:aaa|MCell:mcell[393]|MCell_1BIT:cell0[0]|D_Latch:latch0|Q ;
; -32.217 ; -32.217      ; 0.000          ; High Pulse Width ; Enable ; Fall       ; Ram:aaa|MCell:mcell[393]|MCell_1BIT:cell0[1]|D_Latch:latch0|Q ;
; -32.217 ; -32.217      ; 0.000          ; Low Pulse Width  ; Enable ; Fall       ; Ram:aaa|MCell:mcell[393]|MCell_1BIT:cell0[1]|D_Latch:latch0|Q ;
; -32.217 ; -32.217      ; 0.000          ; High Pulse Width ; Enable ; Fall       ; Ram:aaa|MCell:mcell[393]|MCell_1BIT:cell0[2]|D_Latch:latch0|Q ;
; -32.217 ; -32.217      ; 0.000          ; Low Pulse Width  ; Enable ; Fall       ; Ram:aaa|MCell:mcell[393]|MCell_1BIT:cell0[2]|D_Latch:latch0|Q ;
; -32.217 ; -32.217      ; 0.000          ; High Pulse Width ; Enable ; Fall       ; Ram:aaa|MCell:mcell[393]|MCell_1BIT:cell0[3]|D_Latch:latch0|Q ;
; -32.217 ; -32.217      ; 0.000          ; Low Pulse Width  ; Enable ; Fall       ; Ram:aaa|MCell:mcell[393]|MCell_1BIT:cell0[3]|D_Latch:latch0|Q ;
; -32.217 ; -32.217      ; 0.000          ; High Pulse Width ; Enable ; Fall       ; Ram:aaa|MCell:mcell[393]|MCell_1BIT:cell0[4]|D_Latch:latch0|Q ;
; -32.217 ; -32.217      ; 0.000          ; Low Pulse Width  ; Enable ; Fall       ; Ram:aaa|MCell:mcell[393]|MCell_1BIT:cell0[4]|D_Latch:latch0|Q ;
; -32.217 ; -32.217      ; 0.000          ; High Pulse Width ; Enable ; Fall       ; Ram:aaa|MCell:mcell[393]|MCell_1BIT:cell0[5]|D_Latch:latch0|Q ;
; -32.217 ; -32.217      ; 0.000          ; Low Pulse Width  ; Enable ; Fall       ; Ram:aaa|MCell:mcell[393]|MCell_1BIT:cell0[5]|D_Latch:latch0|Q ;
; -32.217 ; -32.217      ; 0.000          ; High Pulse Width ; Enable ; Fall       ; Ram:aaa|MCell:mcell[393]|MCell_1BIT:cell0[6]|D_Latch:latch0|Q ;
; -32.217 ; -32.217      ; 0.000          ; Low Pulse Width  ; Enable ; Fall       ; Ram:aaa|MCell:mcell[393]|MCell_1BIT:cell0[6]|D_Latch:latch0|Q ;
; -32.217 ; -32.217      ; 0.000          ; High Pulse Width ; Enable ; Fall       ; Ram:aaa|MCell:mcell[393]|MCell_1BIT:cell0[7]|D_Latch:latch0|Q ;
; -32.217 ; -32.217      ; 0.000          ; Low Pulse Width  ; Enable ; Fall       ; Ram:aaa|MCell:mcell[393]|MCell_1BIT:cell0[7]|D_Latch:latch0|Q ;
; -32.217 ; -32.217      ; 0.000          ; High Pulse Width ; Enable ; Rise       ; aaa|mcell[393]|cell0[0]|gate0|combout                         ;
; -32.217 ; -32.217      ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; aaa|mcell[393]|cell0[0]|gate0|combout                         ;
; -32.217 ; -32.217      ; 0.000          ; High Pulse Width ; Enable ; Rise       ; aaa|mcell[393]|cell0[0]|latch0|Q|datad                        ;
; -32.217 ; -32.217      ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; aaa|mcell[393]|cell0[0]|latch0|Q|datad                        ;
; -32.217 ; -32.217      ; 0.000          ; High Pulse Width ; Enable ; Rise       ; aaa|mcell[393]|cell0[1]|latch0|Q|datad                        ;
; -32.217 ; -32.217      ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; aaa|mcell[393]|cell0[1]|latch0|Q|datad                        ;
; -32.217 ; -32.217      ; 0.000          ; High Pulse Width ; Enable ; Rise       ; aaa|mcell[393]|cell0[2]|latch0|Q|datad                        ;
; -32.217 ; -32.217      ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; aaa|mcell[393]|cell0[2]|latch0|Q|datad                        ;
; -32.217 ; -32.217      ; 0.000          ; High Pulse Width ; Enable ; Rise       ; aaa|mcell[393]|cell0[3]|latch0|Q|datad                        ;
; -32.217 ; -32.217      ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; aaa|mcell[393]|cell0[3]|latch0|Q|datad                        ;
; -32.217 ; -32.217      ; 0.000          ; High Pulse Width ; Enable ; Rise       ; aaa|mcell[393]|cell0[4]|latch0|Q|datad                        ;
; -32.217 ; -32.217      ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; aaa|mcell[393]|cell0[4]|latch0|Q|datad                        ;
; -32.217 ; -32.217      ; 0.000          ; High Pulse Width ; Enable ; Rise       ; aaa|mcell[393]|cell0[5]|latch0|Q|datad                        ;
; -32.217 ; -32.217      ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; aaa|mcell[393]|cell0[5]|latch0|Q|datad                        ;
; -32.217 ; -32.217      ; 0.000          ; High Pulse Width ; Enable ; Rise       ; aaa|mcell[393]|cell0[6]|latch0|Q|datad                        ;
; -32.217 ; -32.217      ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; aaa|mcell[393]|cell0[6]|latch0|Q|datad                        ;
+---------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Clk'                                                                                                             ;
+---------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                          ;
+---------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------+
; -25.712 ; -25.712      ; 0.000          ; High Pulse Width ; Clk   ; Fall       ; Ram:aaa|MCell:mcell[442]|MCell_1BIT:cell0[0]|D_Latch:latch0|Q   ;
; -25.712 ; -25.712      ; 0.000          ; Low Pulse Width  ; Clk   ; Fall       ; Ram:aaa|MCell:mcell[442]|MCell_1BIT:cell0[0]|D_Latch:latch0|Q   ;
; -25.712 ; -25.712      ; 0.000          ; High Pulse Width ; Clk   ; Fall       ; Ram:aaa|MCell:mcell[442]|MCell_1BIT:cell0[1]|D_Latch:latch0|Q   ;
; -25.712 ; -25.712      ; 0.000          ; Low Pulse Width  ; Clk   ; Fall       ; Ram:aaa|MCell:mcell[442]|MCell_1BIT:cell0[1]|D_Latch:latch0|Q   ;
; -25.712 ; -25.712      ; 0.000          ; High Pulse Width ; Clk   ; Fall       ; Ram:aaa|MCell:mcell[442]|MCell_1BIT:cell0[2]|D_Latch:latch0|Q   ;
; -25.712 ; -25.712      ; 0.000          ; Low Pulse Width  ; Clk   ; Fall       ; Ram:aaa|MCell:mcell[442]|MCell_1BIT:cell0[2]|D_Latch:latch0|Q   ;
; -25.712 ; -25.712      ; 0.000          ; High Pulse Width ; Clk   ; Fall       ; Ram:aaa|MCell:mcell[442]|MCell_1BIT:cell0[3]|D_Latch:latch0|Q   ;
; -25.712 ; -25.712      ; 0.000          ; Low Pulse Width  ; Clk   ; Fall       ; Ram:aaa|MCell:mcell[442]|MCell_1BIT:cell0[3]|D_Latch:latch0|Q   ;
; -25.712 ; -25.712      ; 0.000          ; High Pulse Width ; Clk   ; Fall       ; Ram:aaa|MCell:mcell[442]|MCell_1BIT:cell0[4]|D_Latch:latch0|Q   ;
; -25.712 ; -25.712      ; 0.000          ; Low Pulse Width  ; Clk   ; Fall       ; Ram:aaa|MCell:mcell[442]|MCell_1BIT:cell0[4]|D_Latch:latch0|Q   ;
; -25.712 ; -25.712      ; 0.000          ; High Pulse Width ; Clk   ; Fall       ; Ram:aaa|MCell:mcell[442]|MCell_1BIT:cell0[5]|D_Latch:latch0|Q   ;
; -25.712 ; -25.712      ; 0.000          ; Low Pulse Width  ; Clk   ; Fall       ; Ram:aaa|MCell:mcell[442]|MCell_1BIT:cell0[5]|D_Latch:latch0|Q   ;
; -25.712 ; -25.712      ; 0.000          ; High Pulse Width ; Clk   ; Fall       ; Ram:aaa|MCell:mcell[442]|MCell_1BIT:cell0[6]|D_Latch:latch0|Q   ;
; -25.712 ; -25.712      ; 0.000          ; Low Pulse Width  ; Clk   ; Fall       ; Ram:aaa|MCell:mcell[442]|MCell_1BIT:cell0[6]|D_Latch:latch0|Q   ;
; -25.712 ; -25.712      ; 0.000          ; High Pulse Width ; Clk   ; Fall       ; Ram:aaa|MCell:mcell[442]|MCell_1BIT:cell0[7]|D_Latch:latch0|Q   ;
; -25.712 ; -25.712      ; 0.000          ; Low Pulse Width  ; Clk   ; Fall       ; Ram:aaa|MCell:mcell[442]|MCell_1BIT:cell0[7]|D_Latch:latch0|Q   ;
; -25.712 ; -25.712      ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; aaa|decoder0|decode1[1]|decode1[11]|decode1[2]|WideAnd2|combout ;
; -25.712 ; -25.712      ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; aaa|decoder0|decode1[1]|decode1[11]|decode1[2]|WideAnd2|combout ;
; -25.712 ; -25.712      ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; aaa|mcell[442]|cell0[0]|gate0|combout                           ;
; -25.712 ; -25.712      ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; aaa|mcell[442]|cell0[0]|gate0|combout                           ;
; -25.712 ; -25.712      ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; aaa|mcell[442]|cell0[0]|gate0|datad                             ;
; -25.712 ; -25.712      ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; aaa|mcell[442]|cell0[0]|gate0|datad                             ;
; -25.712 ; -25.712      ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; aaa|mcell[442]|cell0[0]|latch0|Q|datad                          ;
; -25.712 ; -25.712      ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; aaa|mcell[442]|cell0[0]|latch0|Q|datad                          ;
; -25.712 ; -25.712      ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; aaa|mcell[442]|cell0[1]|latch0|Q|datad                          ;
; -25.712 ; -25.712      ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; aaa|mcell[442]|cell0[1]|latch0|Q|datad                          ;
; -25.712 ; -25.712      ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; aaa|mcell[442]|cell0[2]|latch0|Q|datad                          ;
; -25.712 ; -25.712      ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; aaa|mcell[442]|cell0[2]|latch0|Q|datad                          ;
; -25.712 ; -25.712      ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; aaa|mcell[442]|cell0[3]|latch0|Q|datad                          ;
; -25.712 ; -25.712      ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; aaa|mcell[442]|cell0[3]|latch0|Q|datad                          ;
; -25.712 ; -25.712      ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; aaa|mcell[442]|cell0[4]|latch0|Q|datad                          ;
; -25.712 ; -25.712      ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; aaa|mcell[442]|cell0[4]|latch0|Q|datad                          ;
; -25.712 ; -25.712      ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; aaa|mcell[442]|cell0[5]|latch0|Q|datad                          ;
; -25.712 ; -25.712      ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; aaa|mcell[442]|cell0[5]|latch0|Q|datad                          ;
; -25.712 ; -25.712      ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; aaa|mcell[442]|cell0[6]|latch0|Q|datad                          ;
; -25.712 ; -25.712      ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; aaa|mcell[442]|cell0[6]|latch0|Q|datad                          ;
; -25.712 ; -25.712      ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; aaa|mcell[442]|cell0[7]|latch0|Q|datad                          ;
; -25.712 ; -25.712      ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; aaa|mcell[442]|cell0[7]|latch0|Q|datad                          ;
; -25.578 ; -25.578      ; 0.000          ; High Pulse Width ; Clk   ; Fall       ; Ram:aaa|MCell:mcell[313]|MCell_1BIT:cell0[0]|D_Latch:latch0|Q   ;
; -25.578 ; -25.578      ; 0.000          ; Low Pulse Width  ; Clk   ; Fall       ; Ram:aaa|MCell:mcell[313]|MCell_1BIT:cell0[0]|D_Latch:latch0|Q   ;
; -25.578 ; -25.578      ; 0.000          ; High Pulse Width ; Clk   ; Fall       ; Ram:aaa|MCell:mcell[313]|MCell_1BIT:cell0[1]|D_Latch:latch0|Q   ;
; -25.578 ; -25.578      ; 0.000          ; Low Pulse Width  ; Clk   ; Fall       ; Ram:aaa|MCell:mcell[313]|MCell_1BIT:cell0[1]|D_Latch:latch0|Q   ;
; -25.578 ; -25.578      ; 0.000          ; High Pulse Width ; Clk   ; Fall       ; Ram:aaa|MCell:mcell[313]|MCell_1BIT:cell0[2]|D_Latch:latch0|Q   ;
; -25.578 ; -25.578      ; 0.000          ; Low Pulse Width  ; Clk   ; Fall       ; Ram:aaa|MCell:mcell[313]|MCell_1BIT:cell0[2]|D_Latch:latch0|Q   ;
; -25.578 ; -25.578      ; 0.000          ; High Pulse Width ; Clk   ; Fall       ; Ram:aaa|MCell:mcell[313]|MCell_1BIT:cell0[3]|D_Latch:latch0|Q   ;
; -25.578 ; -25.578      ; 0.000          ; Low Pulse Width  ; Clk   ; Fall       ; Ram:aaa|MCell:mcell[313]|MCell_1BIT:cell0[3]|D_Latch:latch0|Q   ;
; -25.578 ; -25.578      ; 0.000          ; High Pulse Width ; Clk   ; Fall       ; Ram:aaa|MCell:mcell[313]|MCell_1BIT:cell0[4]|D_Latch:latch0|Q   ;
; -25.578 ; -25.578      ; 0.000          ; Low Pulse Width  ; Clk   ; Fall       ; Ram:aaa|MCell:mcell[313]|MCell_1BIT:cell0[4]|D_Latch:latch0|Q   ;
; -25.578 ; -25.578      ; 0.000          ; High Pulse Width ; Clk   ; Fall       ; Ram:aaa|MCell:mcell[313]|MCell_1BIT:cell0[5]|D_Latch:latch0|Q   ;
; -25.578 ; -25.578      ; 0.000          ; Low Pulse Width  ; Clk   ; Fall       ; Ram:aaa|MCell:mcell[313]|MCell_1BIT:cell0[5]|D_Latch:latch0|Q   ;
; -25.578 ; -25.578      ; 0.000          ; High Pulse Width ; Clk   ; Fall       ; Ram:aaa|MCell:mcell[313]|MCell_1BIT:cell0[6]|D_Latch:latch0|Q   ;
; -25.578 ; -25.578      ; 0.000          ; Low Pulse Width  ; Clk   ; Fall       ; Ram:aaa|MCell:mcell[313]|MCell_1BIT:cell0[6]|D_Latch:latch0|Q   ;
; -25.578 ; -25.578      ; 0.000          ; High Pulse Width ; Clk   ; Fall       ; Ram:aaa|MCell:mcell[313]|MCell_1BIT:cell0[7]|D_Latch:latch0|Q   ;
; -25.578 ; -25.578      ; 0.000          ; Low Pulse Width  ; Clk   ; Fall       ; Ram:aaa|MCell:mcell[313]|MCell_1BIT:cell0[7]|D_Latch:latch0|Q   ;
; -25.578 ; -25.578      ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; aaa|decoder0|decode1[1]|decode1[3]|decode1[2]|WideAnd1|combout  ;
; -25.578 ; -25.578      ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; aaa|decoder0|decode1[1]|decode1[3]|decode1[2]|WideAnd1|combout  ;
; -25.578 ; -25.578      ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; aaa|mcell[313]|cell0[0]|gate0|combout                           ;
; -25.578 ; -25.578      ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; aaa|mcell[313]|cell0[0]|gate0|combout                           ;
; -25.578 ; -25.578      ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; aaa|mcell[313]|cell0[0]|gate0|datad                             ;
; -25.578 ; -25.578      ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; aaa|mcell[313]|cell0[0]|gate0|datad                             ;
; -25.578 ; -25.578      ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; aaa|mcell[313]|cell0[0]|latch0|Q|datad                          ;
; -25.578 ; -25.578      ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; aaa|mcell[313]|cell0[0]|latch0|Q|datad                          ;
; -25.578 ; -25.578      ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; aaa|mcell[313]|cell0[1]|latch0|Q|datad                          ;
; -25.578 ; -25.578      ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; aaa|mcell[313]|cell0[1]|latch0|Q|datad                          ;
; -25.578 ; -25.578      ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; aaa|mcell[313]|cell0[2]|latch0|Q|datad                          ;
; -25.578 ; -25.578      ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; aaa|mcell[313]|cell0[2]|latch0|Q|datad                          ;
; -25.578 ; -25.578      ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; aaa|mcell[313]|cell0[3]|latch0|Q|datad                          ;
; -25.578 ; -25.578      ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; aaa|mcell[313]|cell0[3]|latch0|Q|datad                          ;
; -25.578 ; -25.578      ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; aaa|mcell[313]|cell0[4]|latch0|Q|datad                          ;
; -25.578 ; -25.578      ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; aaa|mcell[313]|cell0[4]|latch0|Q|datad                          ;
; -25.578 ; -25.578      ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; aaa|mcell[313]|cell0[5]|latch0|Q|datad                          ;
; -25.578 ; -25.578      ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; aaa|mcell[313]|cell0[5]|latch0|Q|datad                          ;
; -25.578 ; -25.578      ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; aaa|mcell[313]|cell0[6]|latch0|Q|datad                          ;
; -25.578 ; -25.578      ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; aaa|mcell[313]|cell0[6]|latch0|Q|datad                          ;
; -25.578 ; -25.578      ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; aaa|mcell[313]|cell0[7]|latch0|Q|datad                          ;
; -25.578 ; -25.578      ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; aaa|mcell[313]|cell0[7]|latch0|Q|datad                          ;
; -25.525 ; -25.525      ; 0.000          ; High Pulse Width ; Clk   ; Fall       ; Ram:aaa|MCell:mcell[273]|MCell_1BIT:cell0[0]|D_Latch:latch0|Q   ;
; -25.525 ; -25.525      ; 0.000          ; Low Pulse Width  ; Clk   ; Fall       ; Ram:aaa|MCell:mcell[273]|MCell_1BIT:cell0[0]|D_Latch:latch0|Q   ;
; -25.525 ; -25.525      ; 0.000          ; High Pulse Width ; Clk   ; Fall       ; Ram:aaa|MCell:mcell[273]|MCell_1BIT:cell0[1]|D_Latch:latch0|Q   ;
; -25.525 ; -25.525      ; 0.000          ; Low Pulse Width  ; Clk   ; Fall       ; Ram:aaa|MCell:mcell[273]|MCell_1BIT:cell0[1]|D_Latch:latch0|Q   ;
; -25.525 ; -25.525      ; 0.000          ; High Pulse Width ; Clk   ; Fall       ; Ram:aaa|MCell:mcell[273]|MCell_1BIT:cell0[2]|D_Latch:latch0|Q   ;
; -25.525 ; -25.525      ; 0.000          ; Low Pulse Width  ; Clk   ; Fall       ; Ram:aaa|MCell:mcell[273]|MCell_1BIT:cell0[2]|D_Latch:latch0|Q   ;
; -25.525 ; -25.525      ; 0.000          ; High Pulse Width ; Clk   ; Fall       ; Ram:aaa|MCell:mcell[273]|MCell_1BIT:cell0[3]|D_Latch:latch0|Q   ;
; -25.525 ; -25.525      ; 0.000          ; Low Pulse Width  ; Clk   ; Fall       ; Ram:aaa|MCell:mcell[273]|MCell_1BIT:cell0[3]|D_Latch:latch0|Q   ;
; -25.525 ; -25.525      ; 0.000          ; High Pulse Width ; Clk   ; Fall       ; Ram:aaa|MCell:mcell[273]|MCell_1BIT:cell0[4]|D_Latch:latch0|Q   ;
; -25.525 ; -25.525      ; 0.000          ; Low Pulse Width  ; Clk   ; Fall       ; Ram:aaa|MCell:mcell[273]|MCell_1BIT:cell0[4]|D_Latch:latch0|Q   ;
; -25.525 ; -25.525      ; 0.000          ; High Pulse Width ; Clk   ; Fall       ; Ram:aaa|MCell:mcell[273]|MCell_1BIT:cell0[5]|D_Latch:latch0|Q   ;
; -25.525 ; -25.525      ; 0.000          ; Low Pulse Width  ; Clk   ; Fall       ; Ram:aaa|MCell:mcell[273]|MCell_1BIT:cell0[5]|D_Latch:latch0|Q   ;
; -25.525 ; -25.525      ; 0.000          ; High Pulse Width ; Clk   ; Fall       ; Ram:aaa|MCell:mcell[273]|MCell_1BIT:cell0[6]|D_Latch:latch0|Q   ;
; -25.525 ; -25.525      ; 0.000          ; Low Pulse Width  ; Clk   ; Fall       ; Ram:aaa|MCell:mcell[273]|MCell_1BIT:cell0[6]|D_Latch:latch0|Q   ;
; -25.525 ; -25.525      ; 0.000          ; High Pulse Width ; Clk   ; Fall       ; Ram:aaa|MCell:mcell[273]|MCell_1BIT:cell0[7]|D_Latch:latch0|Q   ;
; -25.525 ; -25.525      ; 0.000          ; Low Pulse Width  ; Clk   ; Fall       ; Ram:aaa|MCell:mcell[273]|MCell_1BIT:cell0[7]|D_Latch:latch0|Q   ;
; -25.525 ; -25.525      ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; aaa|mcell[273]|cell0[0]|gate0|combout                           ;
; -25.525 ; -25.525      ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; aaa|mcell[273]|cell0[0]|gate0|combout                           ;
; -25.525 ; -25.525      ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; aaa|mcell[273]|cell0[0]|latch0|Q|datad                          ;
; -25.525 ; -25.525      ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; aaa|mcell[273]|cell0[0]|latch0|Q|datad                          ;
; -25.525 ; -25.525      ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; aaa|mcell[273]|cell0[1]|latch0|Q|datad                          ;
; -25.525 ; -25.525      ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; aaa|mcell[273]|cell0[1]|latch0|Q|datad                          ;
; -25.525 ; -25.525      ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; aaa|mcell[273]|cell0[2]|latch0|Q|datad                          ;
; -25.525 ; -25.525      ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; aaa|mcell[273]|cell0[2]|latch0|Q|datad                          ;
+---------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; IO[*]     ; Clk        ; 6.290 ; 6.290 ; Rise       ; Clk             ;
;  IO[0]    ; Clk        ; 3.562 ; 3.562 ; Rise       ; Clk             ;
;  IO[1]    ; Clk        ; 3.596 ; 3.596 ; Rise       ; Clk             ;
;  IO[2]    ; Clk        ; 5.740 ; 5.740 ; Rise       ; Clk             ;
;  IO[3]    ; Clk        ; 3.837 ; 3.837 ; Rise       ; Clk             ;
;  IO[4]    ; Clk        ; 4.053 ; 4.053 ; Rise       ; Clk             ;
;  IO[5]    ; Clk        ; 3.833 ; 3.833 ; Rise       ; Clk             ;
;  IO[6]    ; Clk        ; 6.290 ; 6.290 ; Rise       ; Clk             ;
;  IO[7]    ; Clk        ; 3.940 ; 3.940 ; Rise       ; Clk             ;
; IO[*]     ; Clk        ; 5.932 ; 5.932 ; Fall       ; Clk             ;
;  IO[0]    ; Clk        ; 3.566 ; 3.566 ; Fall       ; Clk             ;
;  IO[1]    ; Clk        ; 3.752 ; 3.752 ; Fall       ; Clk             ;
;  IO[2]    ; Clk        ; 5.932 ; 5.932 ; Fall       ; Clk             ;
;  IO[3]    ; Clk        ; 3.710 ; 3.710 ; Fall       ; Clk             ;
;  IO[4]    ; Clk        ; 4.000 ; 4.000 ; Fall       ; Clk             ;
;  IO[5]    ; Clk        ; 3.985 ; 3.985 ; Fall       ; Clk             ;
;  IO[6]    ; Clk        ; 5.834 ; 5.834 ; Fall       ; Clk             ;
;  IO[7]    ; Clk        ; 3.719 ; 3.719 ; Fall       ; Clk             ;
; IO[*]     ; Enable     ; 7.878 ; 7.878 ; Rise       ; Enable          ;
;  IO[0]    ; Enable     ; 5.221 ; 5.221 ; Rise       ; Enable          ;
;  IO[1]    ; Enable     ; 5.184 ; 5.184 ; Rise       ; Enable          ;
;  IO[2]    ; Enable     ; 7.619 ; 7.619 ; Rise       ; Enable          ;
;  IO[3]    ; Enable     ; 5.425 ; 5.425 ; Rise       ; Enable          ;
;  IO[4]    ; Enable     ; 5.709 ; 5.709 ; Rise       ; Enable          ;
;  IO[5]    ; Enable     ; 5.690 ; 5.690 ; Rise       ; Enable          ;
;  IO[6]    ; Enable     ; 7.878 ; 7.878 ; Rise       ; Enable          ;
;  IO[7]    ; Enable     ; 5.692 ; 5.692 ; Rise       ; Enable          ;
; IO[*]     ; Enable     ; 8.926 ; 8.926 ; Fall       ; Enable          ;
;  IO[0]    ; Enable     ; 6.623 ; 6.623 ; Fall       ; Enable          ;
;  IO[1]    ; Enable     ; 6.664 ; 6.664 ; Fall       ; Enable          ;
;  IO[2]    ; Enable     ; 8.926 ; 8.926 ; Fall       ; Enable          ;
;  IO[3]    ; Enable     ; 7.371 ; 7.371 ; Fall       ; Enable          ;
;  IO[4]    ; Enable     ; 6.701 ; 6.701 ; Fall       ; Enable          ;
;  IO[5]    ; Enable     ; 7.035 ; 7.035 ; Fall       ; Enable          ;
;  IO[6]    ; Enable     ; 8.306 ; 8.306 ; Fall       ; Enable          ;
;  IO[7]    ; Enable     ; 6.860 ; 6.860 ; Fall       ; Enable          ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; IO[*]     ; Clk        ; 28.437 ; 28.437 ; Rise       ; Clk             ;
;  IO[0]    ; Clk        ; 28.287 ; 28.287 ; Rise       ; Clk             ;
;  IO[1]    ; Clk        ; 27.851 ; 27.851 ; Rise       ; Clk             ;
;  IO[2]    ; Clk        ; 28.437 ; 28.437 ; Rise       ; Clk             ;
;  IO[3]    ; Clk        ; 28.084 ; 28.084 ; Rise       ; Clk             ;
;  IO[4]    ; Clk        ; 28.145 ; 28.145 ; Rise       ; Clk             ;
;  IO[5]    ; Clk        ; 28.259 ; 28.259 ; Rise       ; Clk             ;
;  IO[6]    ; Clk        ; 27.964 ; 27.964 ; Rise       ; Clk             ;
;  IO[7]    ; Clk        ; 27.896 ; 27.896 ; Rise       ; Clk             ;
; IO[*]     ; Clk        ; 28.301 ; 28.301 ; Fall       ; Clk             ;
;  IO[0]    ; Clk        ; 28.088 ; 28.088 ; Fall       ; Clk             ;
;  IO[1]    ; Clk        ; 28.150 ; 28.150 ; Fall       ; Clk             ;
;  IO[2]    ; Clk        ; 28.188 ; 28.188 ; Fall       ; Clk             ;
;  IO[3]    ; Clk        ; 28.301 ; 28.301 ; Fall       ; Clk             ;
;  IO[4]    ; Clk        ; 28.080 ; 28.080 ; Fall       ; Clk             ;
;  IO[5]    ; Clk        ; 28.232 ; 28.232 ; Fall       ; Clk             ;
;  IO[6]    ; Clk        ; 27.969 ; 27.969 ; Fall       ; Clk             ;
;  IO[7]    ; Clk        ; 28.170 ; 28.170 ; Fall       ; Clk             ;
; IO[*]     ; Enable     ; 29.118 ; 29.118 ; Rise       ; Enable          ;
;  IO[0]    ; Enable     ; 28.968 ; 28.968 ; Rise       ; Enable          ;
;  IO[1]    ; Enable     ; 28.532 ; 28.532 ; Rise       ; Enable          ;
;  IO[2]    ; Enable     ; 29.118 ; 29.118 ; Rise       ; Enable          ;
;  IO[3]    ; Enable     ; 28.765 ; 28.765 ; Rise       ; Enable          ;
;  IO[4]    ; Enable     ; 28.826 ; 28.826 ; Rise       ; Enable          ;
;  IO[5]    ; Enable     ; 28.940 ; 28.940 ; Rise       ; Enable          ;
;  IO[6]    ; Enable     ; 28.645 ; 28.645 ; Rise       ; Enable          ;
;  IO[7]    ; Enable     ; 28.577 ; 28.577 ; Rise       ; Enable          ;
; IO[*]     ; Enable     ; 28.982 ; 28.982 ; Fall       ; Enable          ;
;  IO[0]    ; Enable     ; 28.769 ; 28.769 ; Fall       ; Enable          ;
;  IO[1]    ; Enable     ; 28.831 ; 28.831 ; Fall       ; Enable          ;
;  IO[2]    ; Enable     ; 28.869 ; 28.869 ; Fall       ; Enable          ;
;  IO[3]    ; Enable     ; 28.982 ; 28.982 ; Fall       ; Enable          ;
;  IO[4]    ; Enable     ; 28.761 ; 28.761 ; Fall       ; Enable          ;
;  IO[5]    ; Enable     ; 28.913 ; 28.913 ; Fall       ; Enable          ;
;  IO[6]    ; Enable     ; 28.650 ; 28.650 ; Fall       ; Enable          ;
;  IO[7]    ; Enable     ; 28.851 ; 28.851 ; Fall       ; Enable          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Empty     ; Clk        ; 10.341 ; 10.341 ; Rise       ; Clk             ;
; Full      ; Clk        ; 10.603 ; 10.603 ; Rise       ; Clk             ;
; IO[*]     ; Clk        ; 53.806 ; 53.806 ; Rise       ; Clk             ;
;  IO[0]    ; Clk        ; 53.806 ; 53.806 ; Rise       ; Clk             ;
;  IO[1]    ; Clk        ; 51.370 ; 51.370 ; Rise       ; Clk             ;
;  IO[2]    ; Clk        ; 53.120 ; 53.120 ; Rise       ; Clk             ;
;  IO[3]    ; Clk        ; 52.263 ; 52.263 ; Rise       ; Clk             ;
;  IO[4]    ; Clk        ; 52.862 ; 52.862 ; Rise       ; Clk             ;
;  IO[5]    ; Clk        ; 50.835 ; 50.835 ; Rise       ; Clk             ;
;  IO[6]    ; Clk        ; 50.601 ; 50.601 ; Rise       ; Clk             ;
;  IO[7]    ; Clk        ; 52.840 ; 52.840 ; Rise       ; Clk             ;
; Empty     ; Clk        ; 9.613  ; 9.613  ; Fall       ; Clk             ;
; Full      ; Clk        ; 9.875  ; 9.875  ; Fall       ; Clk             ;
; IO[*]     ; Clk        ; 51.259 ; 51.259 ; Fall       ; Clk             ;
;  IO[0]    ; Clk        ; 51.259 ; 51.259 ; Fall       ; Clk             ;
;  IO[1]    ; Clk        ; 48.823 ; 48.823 ; Fall       ; Clk             ;
;  IO[2]    ; Clk        ; 50.573 ; 50.573 ; Fall       ; Clk             ;
;  IO[3]    ; Clk        ; 49.716 ; 49.716 ; Fall       ; Clk             ;
;  IO[4]    ; Clk        ; 50.315 ; 50.315 ; Fall       ; Clk             ;
;  IO[5]    ; Clk        ; 48.288 ; 48.288 ; Fall       ; Clk             ;
;  IO[6]    ; Clk        ; 48.054 ; 48.054 ; Fall       ; Clk             ;
;  IO[7]    ; Clk        ; 50.293 ; 50.293 ; Fall       ; Clk             ;
; IO[*]     ; Enable     ; 52.932 ; 52.932 ; Rise       ; Enable          ;
;  IO[0]    ; Enable     ; 52.932 ; 52.932 ; Rise       ; Enable          ;
;  IO[1]    ; Enable     ; 50.496 ; 50.496 ; Rise       ; Enable          ;
;  IO[2]    ; Enable     ; 52.246 ; 52.246 ; Rise       ; Enable          ;
;  IO[3]    ; Enable     ; 51.389 ; 51.389 ; Rise       ; Enable          ;
;  IO[4]    ; Enable     ; 51.988 ; 51.988 ; Rise       ; Enable          ;
;  IO[5]    ; Enable     ; 49.961 ; 49.961 ; Rise       ; Enable          ;
;  IO[6]    ; Enable     ; 49.727 ; 49.727 ; Rise       ; Enable          ;
;  IO[7]    ; Enable     ; 51.966 ; 51.966 ; Rise       ; Enable          ;
; Empty     ; Enable     ; 14.154 ; 14.154 ; Fall       ; Enable          ;
; Full      ; Enable     ; 14.416 ; 14.416 ; Fall       ; Enable          ;
; IO[*]     ; Enable     ; 51.940 ; 51.940 ; Fall       ; Enable          ;
;  IO[0]    ; Enable     ; 51.940 ; 51.940 ; Fall       ; Enable          ;
;  IO[1]    ; Enable     ; 49.504 ; 49.504 ; Fall       ; Enable          ;
;  IO[2]    ; Enable     ; 51.254 ; 51.254 ; Fall       ; Enable          ;
;  IO[3]    ; Enable     ; 50.397 ; 50.397 ; Fall       ; Enable          ;
;  IO[4]    ; Enable     ; 50.996 ; 50.996 ; Fall       ; Enable          ;
;  IO[5]    ; Enable     ; 48.969 ; 48.969 ; Fall       ; Enable          ;
;  IO[6]    ; Enable     ; 48.735 ; 48.735 ; Fall       ; Enable          ;
;  IO[7]    ; Enable     ; 50.974 ; 50.974 ; Fall       ; Enable          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Empty     ; Clk        ; 8.212  ; 8.212  ; Rise       ; Clk             ;
; Full      ; Clk        ; 8.464  ; 8.464  ; Rise       ; Clk             ;
; IO[*]     ; Clk        ; 13.164 ; 13.164 ; Rise       ; Clk             ;
;  IO[0]    ; Clk        ; 13.257 ; 13.257 ; Rise       ; Clk             ;
;  IO[1]    ; Clk        ; 13.452 ; 13.452 ; Rise       ; Clk             ;
;  IO[2]    ; Clk        ; 13.604 ; 13.604 ; Rise       ; Clk             ;
;  IO[3]    ; Clk        ; 13.441 ; 13.441 ; Rise       ; Clk             ;
;  IO[4]    ; Clk        ; 13.164 ; 13.164 ; Rise       ; Clk             ;
;  IO[5]    ; Clk        ; 13.468 ; 13.468 ; Rise       ; Clk             ;
;  IO[6]    ; Clk        ; 13.733 ; 13.733 ; Rise       ; Clk             ;
;  IO[7]    ; Clk        ; 14.086 ; 14.086 ; Rise       ; Clk             ;
; Empty     ; Clk        ; 6.714  ; 6.714  ; Fall       ; Clk             ;
; Full      ; Clk        ; 7.062  ; 7.062  ; Fall       ; Clk             ;
; IO[*]     ; Clk        ; 13.164 ; 13.164 ; Fall       ; Clk             ;
;  IO[0]    ; Clk        ; 13.257 ; 13.257 ; Fall       ; Clk             ;
;  IO[1]    ; Clk        ; 13.452 ; 13.452 ; Fall       ; Clk             ;
;  IO[2]    ; Clk        ; 13.604 ; 13.604 ; Fall       ; Clk             ;
;  IO[3]    ; Clk        ; 13.441 ; 13.441 ; Fall       ; Clk             ;
;  IO[4]    ; Clk        ; 13.164 ; 13.164 ; Fall       ; Clk             ;
;  IO[5]    ; Clk        ; 13.468 ; 13.468 ; Fall       ; Clk             ;
;  IO[6]    ; Clk        ; 13.733 ; 13.733 ; Fall       ; Clk             ;
;  IO[7]    ; Clk        ; 14.086 ; 14.086 ; Fall       ; Clk             ;
; IO[*]     ; Enable     ; 12.062 ; 12.062 ; Rise       ; Enable          ;
;  IO[0]    ; Enable     ; 12.155 ; 12.155 ; Rise       ; Enable          ;
;  IO[1]    ; Enable     ; 12.350 ; 12.350 ; Rise       ; Enable          ;
;  IO[2]    ; Enable     ; 12.502 ; 12.502 ; Rise       ; Enable          ;
;  IO[3]    ; Enable     ; 12.339 ; 12.339 ; Rise       ; Enable          ;
;  IO[4]    ; Enable     ; 12.062 ; 12.062 ; Rise       ; Enable          ;
;  IO[5]    ; Enable     ; 12.498 ; 12.498 ; Rise       ; Enable          ;
;  IO[6]    ; Enable     ; 12.631 ; 12.631 ; Rise       ; Enable          ;
;  IO[7]    ; Enable     ; 12.984 ; 12.984 ; Rise       ; Enable          ;
; Empty     ; Enable     ; 7.947  ; 7.947  ; Fall       ; Enable          ;
; Full      ; Enable     ; 8.253  ; 8.253  ; Fall       ; Enable          ;
; IO[*]     ; Enable     ; 9.812  ; 9.812  ; Fall       ; Enable          ;
;  IO[0]    ; Enable     ; 9.812  ; 9.812  ; Fall       ; Enable          ;
;  IO[1]    ; Enable     ; 11.292 ; 11.292 ; Fall       ; Enable          ;
;  IO[2]    ; Enable     ; 10.376 ; 10.376 ; Fall       ; Enable          ;
;  IO[3]    ; Enable     ; 11.624 ; 11.624 ; Fall       ; Enable          ;
;  IO[4]    ; Enable     ; 10.908 ; 10.908 ; Fall       ; Enable          ;
;  IO[5]    ; Enable     ; 10.534 ; 10.534 ; Fall       ; Enable          ;
;  IO[6]    ; Enable     ; 10.673 ; 10.673 ; Fall       ; Enable          ;
;  IO[7]    ; Enable     ; 11.097 ; 11.097 ; Fall       ; Enable          ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; Push_Pop   ; IO[0]       ; 55.272 ; 55.272 ; 55.272 ; 55.272 ;
; Push_Pop   ; IO[1]       ; 54.700 ; 54.700 ; 54.700 ; 54.700 ;
; Push_Pop   ; IO[2]       ; 54.967 ; 54.967 ; 54.967 ; 54.967 ;
; Push_Pop   ; IO[3]       ; 54.949 ; 54.949 ; 54.949 ; 54.949 ;
; Push_Pop   ; IO[4]       ; 54.710 ; 54.710 ; 54.710 ; 54.710 ;
; Push_Pop   ; IO[5]       ; 54.947 ; 54.947 ; 54.947 ; 54.947 ;
; Push_Pop   ; IO[6]       ; 54.949 ; 54.949 ; 54.949 ; 54.949 ;
; Push_Pop   ; IO[7]       ; 54.979 ; 54.979 ; 54.979 ; 54.979 ;
; Reset      ; IO[0]       ; 50.905 ; 50.905 ; 50.905 ; 50.905 ;
; Reset      ; IO[1]       ; 50.333 ; 50.333 ; 50.333 ; 50.333 ;
; Reset      ; IO[2]       ; 50.600 ; 50.600 ; 50.600 ; 50.600 ;
; Reset      ; IO[3]       ; 50.582 ; 50.582 ; 50.582 ; 50.582 ;
; Reset      ; IO[4]       ; 50.343 ; 50.343 ; 50.343 ; 50.343 ;
; Reset      ; IO[5]       ; 50.580 ; 50.580 ; 50.580 ; 50.580 ;
; Reset      ; IO[6]       ; 50.582 ; 50.582 ; 50.582 ; 50.582 ;
; Reset      ; IO[7]       ; 50.612 ; 50.612 ; 50.612 ; 50.612 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; Push_Pop   ; IO[0]       ; 13.534 ; 13.534 ; 13.534 ; 13.534 ;
; Push_Pop   ; IO[1]       ; 13.504 ; 13.504 ; 13.504 ; 13.504 ;
; Push_Pop   ; IO[2]       ; 13.771 ; 13.771 ; 13.771 ; 13.771 ;
; Push_Pop   ; IO[3]       ; 13.753 ; 13.753 ; 13.753 ; 13.753 ;
; Push_Pop   ; IO[4]       ; 13.514 ; 13.514 ; 13.514 ; 13.514 ;
; Push_Pop   ; IO[5]       ; 13.751 ; 13.751 ; 13.751 ; 13.751 ;
; Push_Pop   ; IO[6]       ; 13.753 ; 13.753 ; 13.753 ; 13.753 ;
; Push_Pop   ; IO[7]       ; 13.783 ; 13.783 ; 13.783 ; 13.783 ;
; Reset      ; IO[0]       ; 12.553 ; 12.553 ; 12.553 ; 12.553 ;
; Reset      ; IO[1]       ; 12.523 ; 12.523 ; 12.523 ; 12.523 ;
; Reset      ; IO[2]       ; 12.790 ; 12.790 ; 12.790 ; 12.790 ;
; Reset      ; IO[3]       ; 12.772 ; 12.772 ; 12.772 ; 12.772 ;
; Reset      ; IO[4]       ; 12.533 ; 12.533 ; 12.533 ; 12.533 ;
; Reset      ; IO[5]       ; 12.770 ; 12.770 ; 12.770 ; 12.770 ;
; Reset      ; IO[6]       ; 12.772 ; 12.772 ; 12.772 ; 12.772 ;
; Reset      ; IO[7]       ; 12.802 ; 12.802 ; 12.802 ; 12.802 ;
+------------+-------------+--------+--------+--------+--------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+--------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+------+------------+-----------------+
; IO[*]     ; Clk        ; 53.234 ;      ; Rise       ; Clk             ;
;  IO[0]    ; Clk        ; 53.264 ;      ; Rise       ; Clk             ;
;  IO[1]    ; Clk        ; 53.234 ;      ; Rise       ; Clk             ;
;  IO[2]    ; Clk        ; 53.501 ;      ; Rise       ; Clk             ;
;  IO[3]    ; Clk        ; 53.483 ;      ; Rise       ; Clk             ;
;  IO[4]    ; Clk        ; 53.244 ;      ; Rise       ; Clk             ;
;  IO[5]    ; Clk        ; 53.481 ;      ; Rise       ; Clk             ;
;  IO[6]    ; Clk        ; 53.483 ;      ; Rise       ; Clk             ;
;  IO[7]    ; Clk        ; 53.513 ;      ; Rise       ; Clk             ;
; IO[*]     ; Clk        ; 50.687 ;      ; Fall       ; Clk             ;
;  IO[0]    ; Clk        ; 50.717 ;      ; Fall       ; Clk             ;
;  IO[1]    ; Clk        ; 50.687 ;      ; Fall       ; Clk             ;
;  IO[2]    ; Clk        ; 50.954 ;      ; Fall       ; Clk             ;
;  IO[3]    ; Clk        ; 50.936 ;      ; Fall       ; Clk             ;
;  IO[4]    ; Clk        ; 50.697 ;      ; Fall       ; Clk             ;
;  IO[5]    ; Clk        ; 50.934 ;      ; Fall       ; Clk             ;
;  IO[6]    ; Clk        ; 50.936 ;      ; Fall       ; Clk             ;
;  IO[7]    ; Clk        ; 50.966 ;      ; Fall       ; Clk             ;
; IO[*]     ; Enable     ; 52.360 ;      ; Rise       ; Enable          ;
;  IO[0]    ; Enable     ; 52.390 ;      ; Rise       ; Enable          ;
;  IO[1]    ; Enable     ; 52.360 ;      ; Rise       ; Enable          ;
;  IO[2]    ; Enable     ; 52.627 ;      ; Rise       ; Enable          ;
;  IO[3]    ; Enable     ; 52.609 ;      ; Rise       ; Enable          ;
;  IO[4]    ; Enable     ; 52.370 ;      ; Rise       ; Enable          ;
;  IO[5]    ; Enable     ; 52.607 ;      ; Rise       ; Enable          ;
;  IO[6]    ; Enable     ; 52.609 ;      ; Rise       ; Enable          ;
;  IO[7]    ; Enable     ; 52.639 ;      ; Rise       ; Enable          ;
; IO[*]     ; Enable     ; 51.368 ;      ; Fall       ; Enable          ;
;  IO[0]    ; Enable     ; 51.398 ;      ; Fall       ; Enable          ;
;  IO[1]    ; Enable     ; 51.368 ;      ; Fall       ; Enable          ;
;  IO[2]    ; Enable     ; 51.635 ;      ; Fall       ; Enable          ;
;  IO[3]    ; Enable     ; 51.617 ;      ; Fall       ; Enable          ;
;  IO[4]    ; Enable     ; 51.378 ;      ; Fall       ; Enable          ;
;  IO[5]    ; Enable     ; 51.615 ;      ; Fall       ; Enable          ;
;  IO[6]    ; Enable     ; 51.617 ;      ; Fall       ; Enable          ;
;  IO[7]    ; Enable     ; 51.647 ;      ; Fall       ; Enable          ;
+-----------+------------+--------+------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+--------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+------+------------+-----------------+
; IO[*]     ; Clk        ; 13.055 ;      ; Rise       ; Clk             ;
;  IO[0]    ; Clk        ; 13.085 ;      ; Rise       ; Clk             ;
;  IO[1]    ; Clk        ; 13.055 ;      ; Rise       ; Clk             ;
;  IO[2]    ; Clk        ; 13.322 ;      ; Rise       ; Clk             ;
;  IO[3]    ; Clk        ; 13.304 ;      ; Rise       ; Clk             ;
;  IO[4]    ; Clk        ; 13.065 ;      ; Rise       ; Clk             ;
;  IO[5]    ; Clk        ; 13.302 ;      ; Rise       ; Clk             ;
;  IO[6]    ; Clk        ; 13.304 ;      ; Rise       ; Clk             ;
;  IO[7]    ; Clk        ; 13.334 ;      ; Rise       ; Clk             ;
; IO[*]     ; Clk        ; 13.055 ;      ; Fall       ; Clk             ;
;  IO[0]    ; Clk        ; 13.085 ;      ; Fall       ; Clk             ;
;  IO[1]    ; Clk        ; 13.055 ;      ; Fall       ; Clk             ;
;  IO[2]    ; Clk        ; 13.322 ;      ; Fall       ; Clk             ;
;  IO[3]    ; Clk        ; 13.304 ;      ; Fall       ; Clk             ;
;  IO[4]    ; Clk        ; 13.065 ;      ; Fall       ; Clk             ;
;  IO[5]    ; Clk        ; 13.302 ;      ; Fall       ; Clk             ;
;  IO[6]    ; Clk        ; 13.304 ;      ; Fall       ; Clk             ;
;  IO[7]    ; Clk        ; 13.334 ;      ; Fall       ; Clk             ;
; IO[*]     ; Enable     ; 8.770  ;      ; Rise       ; Enable          ;
;  IO[0]    ; Enable     ; 8.800  ;      ; Rise       ; Enable          ;
;  IO[1]    ; Enable     ; 8.770  ;      ; Rise       ; Enable          ;
;  IO[2]    ; Enable     ; 9.037  ;      ; Rise       ; Enable          ;
;  IO[3]    ; Enable     ; 9.019  ;      ; Rise       ; Enable          ;
;  IO[4]    ; Enable     ; 8.780  ;      ; Rise       ; Enable          ;
;  IO[5]    ; Enable     ; 9.017  ;      ; Rise       ; Enable          ;
;  IO[6]    ; Enable     ; 9.019  ;      ; Rise       ; Enable          ;
;  IO[7]    ; Enable     ; 9.049  ;      ; Rise       ; Enable          ;
; IO[*]     ; Enable     ; 8.770  ;      ; Fall       ; Enable          ;
;  IO[0]    ; Enable     ; 8.800  ;      ; Fall       ; Enable          ;
;  IO[1]    ; Enable     ; 8.770  ;      ; Fall       ; Enable          ;
;  IO[2]    ; Enable     ; 9.037  ;      ; Fall       ; Enable          ;
;  IO[3]    ; Enable     ; 9.019  ;      ; Fall       ; Enable          ;
;  IO[4]    ; Enable     ; 8.780  ;      ; Fall       ; Enable          ;
;  IO[5]    ; Enable     ; 9.017  ;      ; Fall       ; Enable          ;
;  IO[6]    ; Enable     ; 9.019  ;      ; Fall       ; Enable          ;
;  IO[7]    ; Enable     ; 9.049  ;      ; Fall       ; Enable          ;
+-----------+------------+--------+------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; IO[*]     ; Clk        ; 53.234    ;           ; Rise       ; Clk             ;
;  IO[0]    ; Clk        ; 53.264    ;           ; Rise       ; Clk             ;
;  IO[1]    ; Clk        ; 53.234    ;           ; Rise       ; Clk             ;
;  IO[2]    ; Clk        ; 53.501    ;           ; Rise       ; Clk             ;
;  IO[3]    ; Clk        ; 53.483    ;           ; Rise       ; Clk             ;
;  IO[4]    ; Clk        ; 53.244    ;           ; Rise       ; Clk             ;
;  IO[5]    ; Clk        ; 53.481    ;           ; Rise       ; Clk             ;
;  IO[6]    ; Clk        ; 53.483    ;           ; Rise       ; Clk             ;
;  IO[7]    ; Clk        ; 53.513    ;           ; Rise       ; Clk             ;
; IO[*]     ; Clk        ; 50.687    ;           ; Fall       ; Clk             ;
;  IO[0]    ; Clk        ; 50.717    ;           ; Fall       ; Clk             ;
;  IO[1]    ; Clk        ; 50.687    ;           ; Fall       ; Clk             ;
;  IO[2]    ; Clk        ; 50.954    ;           ; Fall       ; Clk             ;
;  IO[3]    ; Clk        ; 50.936    ;           ; Fall       ; Clk             ;
;  IO[4]    ; Clk        ; 50.697    ;           ; Fall       ; Clk             ;
;  IO[5]    ; Clk        ; 50.934    ;           ; Fall       ; Clk             ;
;  IO[6]    ; Clk        ; 50.936    ;           ; Fall       ; Clk             ;
;  IO[7]    ; Clk        ; 50.966    ;           ; Fall       ; Clk             ;
; IO[*]     ; Enable     ; 52.360    ;           ; Rise       ; Enable          ;
;  IO[0]    ; Enable     ; 52.390    ;           ; Rise       ; Enable          ;
;  IO[1]    ; Enable     ; 52.360    ;           ; Rise       ; Enable          ;
;  IO[2]    ; Enable     ; 52.627    ;           ; Rise       ; Enable          ;
;  IO[3]    ; Enable     ; 52.609    ;           ; Rise       ; Enable          ;
;  IO[4]    ; Enable     ; 52.370    ;           ; Rise       ; Enable          ;
;  IO[5]    ; Enable     ; 52.607    ;           ; Rise       ; Enable          ;
;  IO[6]    ; Enable     ; 52.609    ;           ; Rise       ; Enable          ;
;  IO[7]    ; Enable     ; 52.639    ;           ; Rise       ; Enable          ;
; IO[*]     ; Enable     ; 51.368    ;           ; Fall       ; Enable          ;
;  IO[0]    ; Enable     ; 51.398    ;           ; Fall       ; Enable          ;
;  IO[1]    ; Enable     ; 51.368    ;           ; Fall       ; Enable          ;
;  IO[2]    ; Enable     ; 51.635    ;           ; Fall       ; Enable          ;
;  IO[3]    ; Enable     ; 51.617    ;           ; Fall       ; Enable          ;
;  IO[4]    ; Enable     ; 51.378    ;           ; Fall       ; Enable          ;
;  IO[5]    ; Enable     ; 51.615    ;           ; Fall       ; Enable          ;
;  IO[6]    ; Enable     ; 51.617    ;           ; Fall       ; Enable          ;
;  IO[7]    ; Enable     ; 51.647    ;           ; Fall       ; Enable          ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; IO[*]     ; Clk        ; 13.055    ;           ; Rise       ; Clk             ;
;  IO[0]    ; Clk        ; 13.085    ;           ; Rise       ; Clk             ;
;  IO[1]    ; Clk        ; 13.055    ;           ; Rise       ; Clk             ;
;  IO[2]    ; Clk        ; 13.322    ;           ; Rise       ; Clk             ;
;  IO[3]    ; Clk        ; 13.304    ;           ; Rise       ; Clk             ;
;  IO[4]    ; Clk        ; 13.065    ;           ; Rise       ; Clk             ;
;  IO[5]    ; Clk        ; 13.302    ;           ; Rise       ; Clk             ;
;  IO[6]    ; Clk        ; 13.304    ;           ; Rise       ; Clk             ;
;  IO[7]    ; Clk        ; 13.334    ;           ; Rise       ; Clk             ;
; IO[*]     ; Clk        ; 13.055    ;           ; Fall       ; Clk             ;
;  IO[0]    ; Clk        ; 13.085    ;           ; Fall       ; Clk             ;
;  IO[1]    ; Clk        ; 13.055    ;           ; Fall       ; Clk             ;
;  IO[2]    ; Clk        ; 13.322    ;           ; Fall       ; Clk             ;
;  IO[3]    ; Clk        ; 13.304    ;           ; Fall       ; Clk             ;
;  IO[4]    ; Clk        ; 13.065    ;           ; Fall       ; Clk             ;
;  IO[5]    ; Clk        ; 13.302    ;           ; Fall       ; Clk             ;
;  IO[6]    ; Clk        ; 13.304    ;           ; Fall       ; Clk             ;
;  IO[7]    ; Clk        ; 13.334    ;           ; Fall       ; Clk             ;
; IO[*]     ; Enable     ; 8.770     ;           ; Rise       ; Enable          ;
;  IO[0]    ; Enable     ; 8.800     ;           ; Rise       ; Enable          ;
;  IO[1]    ; Enable     ; 8.770     ;           ; Rise       ; Enable          ;
;  IO[2]    ; Enable     ; 9.037     ;           ; Rise       ; Enable          ;
;  IO[3]    ; Enable     ; 9.019     ;           ; Rise       ; Enable          ;
;  IO[4]    ; Enable     ; 8.780     ;           ; Rise       ; Enable          ;
;  IO[5]    ; Enable     ; 9.017     ;           ; Rise       ; Enable          ;
;  IO[6]    ; Enable     ; 9.019     ;           ; Rise       ; Enable          ;
;  IO[7]    ; Enable     ; 9.049     ;           ; Rise       ; Enable          ;
; IO[*]     ; Enable     ; 8.770     ;           ; Fall       ; Enable          ;
;  IO[0]    ; Enable     ; 8.800     ;           ; Fall       ; Enable          ;
;  IO[1]    ; Enable     ; 8.770     ;           ; Fall       ; Enable          ;
;  IO[2]    ; Enable     ; 9.037     ;           ; Fall       ; Enable          ;
;  IO[3]    ; Enable     ; 9.019     ;           ; Fall       ; Enable          ;
;  IO[4]    ; Enable     ; 8.780     ;           ; Fall       ; Enable          ;
;  IO[5]    ; Enable     ; 9.017     ;           ; Fall       ; Enable          ;
;  IO[6]    ; Enable     ; 9.019     ;           ; Fall       ; Enable          ;
;  IO[7]    ; Enable     ; 9.049     ;           ; Fall       ; Enable          ;
+-----------+------------+-----------+-----------+------------+-----------------+


----------------------------
; Fast Model Setup Summary ;
----------------------------
No paths to report.


---------------------------
; Fast Model Hold Summary ;
---------------------------
No paths to report.


+---------------------------------+
; Fast Model Recovery Summary     ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; Clk    ; -7.090 ; -36.467       ;
; Enable ; -5.529 ; -26.548       ;
+--------+--------+---------------+


+----------------------------------+
; Fast Model Removal Summary       ;
+--------+---------+---------------+
; Clock  ; Slack   ; End Point TNS ;
+--------+---------+---------------+
; Enable ; -10.034 ; -58.944       ;
; Clk    ; -9.768  ; -50.189       ;
+--------+---------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+--------+---------+---------------------+
; Clock  ; Slack   ; End Point TNS       ;
+--------+---------+---------------------+
; Enable ; -14.040 ; -795867.264         ;
; Clk    ; -10.876 ; -759989.184         ;
+--------+---------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'Clk'                                                                                                                                                                                                                       ;
+--------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                       ; To Node                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -7.090 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Clk         ; 0.500        ; -1.622     ; 5.571      ;
; -6.894 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Clk         ; 1.000        ; -1.926     ; 5.571      ;
; -6.148 ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Clk         ; 0.500        ; -0.727     ; 5.524      ;
; -5.952 ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Clk         ; 1.000        ; -1.031     ; 5.524      ;
; -5.899 ; Counter_NBIT:Top|Counter_1BIT:counter[5]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Clk         ; 0.500        ; -0.713     ; 5.289      ;
; -5.846 ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Clk         ; 0.500        ; -0.348     ; 5.601      ;
; -5.820 ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Clk         ; 0.500        ; -0.322     ; 5.601      ;
; -5.772 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Clk         ; 0.500        ; -0.304     ; 5.571      ;
; -5.703 ; Counter_NBIT:Top|Counter_1BIT:counter[5]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Clk         ; 1.000        ; -1.017     ; 5.289      ;
; -5.681 ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Clk         ; 0.500        ; -0.260     ; 5.524      ;
; -5.652 ; Counter_NBIT:Top|Counter_1BIT:counter[1]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Clk         ; 0.500        ; -0.199     ; 5.556      ;
; -5.624 ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Clk         ; 1.000        ; -0.626     ; 5.601      ;
; -5.563 ; Counter_NBIT:Top|Counter_1BIT:counter[1]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Clk         ; 0.500        ; -0.110     ; 5.556      ;
; -5.552 ; Counter_NBIT:Top|Counter_1BIT:counter[3]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Clk         ; 0.500        ; -0.363     ; 5.292      ;
; -5.518 ; Counter_NBIT:Top|Counter_1BIT:counter[5]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Clk         ; 0.500        ; -0.332     ; 5.289      ;
; -5.464 ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Clk         ; 0.500        ; -0.431     ; 5.136      ;
; -5.385 ; Counter_NBIT:Top|Counter_1BIT:counter[3]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Clk         ; 0.500        ; -0.196     ; 5.292      ;
; -5.367 ; Counter_NBIT:Top|Counter_1BIT:counter[1]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Clk         ; 1.000        ; -0.414     ; 5.556      ;
; -5.356 ; Counter_NBIT:Top|Counter_1BIT:counter[3]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Clk         ; 1.000        ; -0.667     ; 5.292      ;
; -5.268 ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Clk         ; 1.000        ; -0.735     ; 5.136      ;
; -5.164 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Clk         ; 0.500        ; 0.304      ; 5.571      ;
; -5.042 ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Clk         ; 1.000        ; -0.044     ; 5.601      ;
; -4.968 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Clk         ; 1.000        ; 0.000      ; 5.571      ;
; -4.968 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Clk         ; 1.000        ; 0.000      ; 5.571      ;
; -4.877 ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Clk         ; 1.000        ; 0.044      ; 5.524      ;
; -4.848 ; Counter_NBIT:Top|Counter_1BIT:counter[1]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Clk         ; 1.000        ; 0.105      ; 5.556      ;
; -4.819 ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Clk         ; 0.500        ; 0.214      ; 5.136      ;
; -4.806 ; Counter_NBIT:Top|Counter_1BIT:counter[1]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Clk         ; 0.500        ; 0.647      ; 5.556      ;
; -4.738 ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Clk         ; 0.500        ; 0.760      ; 5.601      ;
; -4.714 ; Counter_NBIT:Top|Counter_1BIT:counter[5]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Clk         ; 1.000        ; -0.028     ; 5.289      ;
; -4.686 ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Clk         ; 0.500        ; 0.735      ; 5.524      ;
; -4.610 ; Counter_NBIT:Top|Counter_1BIT:counter[1]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Clk         ; 1.000        ; 0.343      ; 5.556      ;
; -4.581 ; Counter_NBIT:Top|Counter_1BIT:counter[3]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Clk         ; 1.000        ; 0.108      ; 5.292      ;
; -4.542 ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Clk         ; 1.000        ; 0.456      ; 5.601      ;
; -4.497 ; Enable                                                                          ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Clk         ; 0.500        ; 1.793      ; 6.393      ;
; -4.490 ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Clk         ; 1.000        ; 0.431      ; 5.524      ;
; -4.449 ; Counter_NBIT:Top|Counter_1BIT:counter[5]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Clk         ; 0.500        ; 0.737      ; 5.289      ;
; -4.398 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[8]|D_FlipFlop:dff|SetLatch:a|WideNand1~4  ; Enable       ; Clk         ; 0.500        ; -2.634     ; 1.851      ;
; -4.380 ; Counter_NBIT:Top|Counter_1BIT:counter[3]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Clk         ; 0.500        ; 0.809      ; 5.292      ;
; -4.295 ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Clk         ; 0.500        ; 0.738      ; 5.136      ;
; -4.253 ; Counter_NBIT:Top|Counter_1BIT:counter[5]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Clk         ; 1.000        ; 0.433      ; 5.289      ;
; -4.193 ; Enable                                                                          ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Clk         ; 0.500        ; 2.097      ; 6.393      ;
; -4.184 ; Counter_NBIT:Top|Counter_1BIT:counter[3]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Clk         ; 1.000        ; 0.505      ; 5.292      ;
; -4.099 ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Clk         ; 1.000        ; 0.434      ; 5.136      ;
; -4.015 ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Clk         ; 1.000        ; 0.518      ; 5.136      ;
; -3.997 ; Enable                                                                          ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Clk         ; 1.000        ; 1.793      ; 6.393      ;
; -3.755 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[7]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Clk         ; 1.000        ; -2.507     ; 1.888      ;
; -3.693 ; Enable                                                                          ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Clk         ; 1.000        ; 2.097      ; 6.393      ;
; -3.607 ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Clk         ; 0.500        ; -0.779     ; 2.448      ;
; -3.605 ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[8]|D_FlipFlop:dff|SetLatch:a|WideNand1~4  ; Enable       ; Clk         ; 0.500        ; -1.739     ; 1.953      ;
; -3.519 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Clk         ; 1.000        ; -2.367     ; 1.724      ;
; -3.518 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[7]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Clk         ; 0.500        ; -1.770     ; 1.888      ;
; -3.472 ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Clk         ; 0.500        ; -0.804     ; 2.064      ;
; -3.413 ; Counter_NBIT:Top|Counter_1BIT:counter[1]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Clk         ; 0.500        ; -0.630     ; 2.403      ;
; -3.389 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Clk         ; 0.500        ; -1.737     ; 1.724      ;
; -3.385 ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Clk         ; 1.000        ; -1.057     ; 2.448      ;
; -3.381 ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Clk         ; 1.000        ; -1.462     ; 2.039      ;
; -3.356 ; Counter_NBIT:Top|Counter_1BIT:counter[5]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[8]|D_FlipFlop:dff|SetLatch:a|WideNand1~4  ; Enable       ; Clk         ; 0.500        ; -1.725     ; 1.718      ;
; -3.317 ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Clk         ; 0.500        ; -1.245     ; 2.150      ;
; -3.277 ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[8]|D_FlipFlop:dff|SetLatch:a|WideNand1~4  ; Enable       ; Clk         ; 0.500        ; -1.334     ; 2.030      ;
; -3.250 ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Clk         ; 1.000        ; -1.082     ; 2.064      ;
; -3.194 ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Clk         ; 0.500        ; -0.366     ; 2.448      ;
; -3.190 ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Clk         ; 0.500        ; -0.771     ; 2.039      ;
; -3.128 ; Counter_NBIT:Top|Counter_1BIT:counter[1]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Clk         ; 1.000        ; -0.845     ; 2.403      ;
; -3.110 ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Clk         ; 0.500        ; -0.691     ; 2.039      ;
; -3.037 ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Clk         ; 1.000        ; -1.465     ; 2.150      ;
; -3.020 ; Counter_NBIT:Top|Counter_1BIT:counter[1]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[8]|D_FlipFlop:dff|SetLatch:a|WideNand1~4  ; Enable       ; Clk         ; 0.500        ; -1.122     ; 1.985      ;
; -3.009 ; Counter_NBIT:Top|Counter_1BIT:counter[3]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[8]|D_FlipFlop:dff|SetLatch:a|WideNand1~4  ; Enable       ; Clk         ; 0.500        ; -1.375     ; 1.721      ;
; -2.989 ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Clk         ; 0.500        ; -0.840     ; 2.227      ;
; -2.946 ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Clk         ; 0.500        ; -0.278     ; 2.064      ;
; -2.937 ; Counter_NBIT:Top|Counter_1BIT:counter[1]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Clk         ; 0.500        ; -0.154     ; 2.403      ;
; -2.931 ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Clk         ; 0.500        ; -0.782     ; 2.227      ;
; -2.921 ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[8]|D_FlipFlop:dff|SetLatch:a|WideNand1~4  ; Enable       ; Clk         ; 0.500        ; -1.443     ; 1.565      ;
; -2.879 ; Clk                                                                             ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Clk         ; 0.500        ; 1.793      ; 4.775      ;
; -2.811 ; Counter_NBIT:Top|Counter_1BIT:counter[7]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[8]|D_FlipFlop:dff|SetLatch:a|WideNand1~4  ; Enable       ; Clk         ; 0.500        ; -1.582     ; 1.316      ;
; -2.808 ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[7]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Clk         ; 1.000        ; -1.612     ; 1.836      ;
; -2.796 ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[5]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Clk         ; 1.000        ; -1.464     ; 2.049      ;
; -2.766 ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Clk         ; 0.500        ; -0.694     ; 2.150      ;
; -2.737 ; Counter_NBIT:Top|Counter_1BIT:counter[1]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Clk         ; 0.500        ; -0.633     ; 2.182      ;
; -2.732 ; Counter_NBIT:Top|Counter_1BIT:counter[1]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Clk         ; 0.500        ; -0.628     ; 2.182      ;
; -2.726 ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Clk         ; 1.000        ; -1.472     ; 1.826      ;
; -2.721 ; Counter_NBIT:Top|Counter_1BIT:counter[3]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Clk         ; 0.500        ; -0.881     ; 1.918      ;
; -2.709 ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Clk         ; 1.000        ; -1.060     ; 2.227      ;
; -2.702 ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[7]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Clk         ; 0.500        ; -0.929     ; 1.913      ;
; -2.690 ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[5]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Clk         ; 0.500        ; -0.781     ; 2.126      ;
; -2.685 ; Counter_NBIT:Top|Counter_1BIT:counter[8]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[8]|D_FlipFlop:dff|SetLatch:a|WideNand1~4  ; Enable       ; Clk         ; 0.500        ; -1.562     ; 1.210      ;
; -2.648 ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Clk         ; 0.500        ; -0.949     ; 1.777      ;
; -2.633 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[7]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Clk         ; 0.500        ; -0.885     ; 1.888      ;
; -2.620 ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Clk         ; 0.500        ; -0.789     ; 1.903      ;
; -2.596 ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Clk         ; 0.500        ; -0.842     ; 1.826      ;
; -2.575 ; Clk                                                                             ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Clk         ; 0.500        ; 2.097      ; 4.775      ;
; -2.571 ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[7]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Clk         ; 0.500        ; -0.875     ; 1.836      ;
; -2.559 ; Counter_NBIT:Top|Counter_1BIT:counter[5]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[7]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Clk         ; 1.000        ; -1.598     ; 1.601      ;
; -2.537 ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[7]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Clk         ; 0.500        ; -0.841     ; 1.836      ;
; -2.531 ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[5]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Clk         ; 0.500        ; -0.699     ; 2.049      ;
; -2.525 ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[5]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Clk         ; 0.500        ; -0.693     ; 2.049      ;
; -2.508 ; Counter_NBIT:Top|Counter_1BIT:counter[1]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[7]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Clk         ; 0.500        ; -0.780     ; 1.868      ;
; -2.499 ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[8]|D_FlipFlop:dff|SetLatch:a|WideNand1~4  ; Clk          ; Clk         ; 1.000        ; -1.056     ; 2.030      ;
; -2.496 ; Counter_NBIT:Top|Counter_1BIT:counter[1]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[5]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Clk         ; 0.500        ; -0.632     ; 2.081      ;
; -2.480 ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[7]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Clk         ; 1.000        ; -1.207     ; 1.913      ;
+--------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'Enable'                                                                                                                                                                                                                    ;
+--------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                       ; To Node                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.529 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Enable      ; 1.000        ; -0.561     ; 5.571      ;
; -4.587 ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Enable      ; 1.000        ; 0.334      ; 5.524      ;
; -4.481 ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Enable      ; 0.500        ; 1.017      ; 5.601      ;
; -4.407 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Enable      ; 0.500        ; 1.061      ; 5.571      ;
; -4.338 ; Counter_NBIT:Top|Counter_1BIT:counter[5]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Enable      ; 1.000        ; 0.348      ; 5.289      ;
; -4.316 ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Enable      ; 0.500        ; 1.105      ; 5.524      ;
; -4.287 ; Counter_NBIT:Top|Counter_1BIT:counter[1]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Enable      ; 0.500        ; 1.166      ; 5.556      ;
; -4.259 ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Enable      ; 1.000        ; 0.739      ; 5.601      ;
; -4.153 ; Counter_NBIT:Top|Counter_1BIT:counter[5]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Enable      ; 0.500        ; 1.033      ; 5.289      ;
; -4.020 ; Counter_NBIT:Top|Counter_1BIT:counter[3]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Enable      ; 0.500        ; 1.169      ; 5.292      ;
; -4.002 ; Counter_NBIT:Top|Counter_1BIT:counter[1]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Enable      ; 1.000        ; 0.951      ; 5.556      ;
; -3.991 ; Counter_NBIT:Top|Counter_1BIT:counter[3]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Enable      ; 1.000        ; 0.698      ; 5.292      ;
; -3.903 ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Enable      ; 1.000        ; 0.630      ; 5.136      ;
; -3.603 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Enable      ; 1.000        ; 1.365      ; 5.571      ;
; -3.454 ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Enable      ; 0.500        ; 1.579      ; 5.136      ;
; -3.376 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[7]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Enable      ; 1.000        ; -2.128     ; 1.888      ;
; -3.245 ; Counter_NBIT:Top|Counter_1BIT:counter[1]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Enable      ; 1.000        ; 1.708      ; 5.556      ;
; -3.212 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Enable      ; 1.000        ; -2.060     ; 1.724      ;
; -3.177 ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Enable      ; 1.000        ; 1.821      ; 5.601      ;
; -3.132 ; Enable                                                                          ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Enable      ; 0.500        ; 3.158      ; 6.393      ;
; -3.125 ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Enable      ; 1.000        ; 1.796      ; 5.524      ;
; -3.090 ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Enable      ; 0.500        ; -0.422     ; 2.064      ;
; -2.975 ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Enable      ; 0.500        ; -0.147     ; 2.448      ;
; -2.888 ; Counter_NBIT:Top|Counter_1BIT:counter[5]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Enable      ; 1.000        ; 1.798      ; 5.289      ;
; -2.868 ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Enable      ; 1.000        ; -0.700     ; 2.064      ;
; -2.819 ; Counter_NBIT:Top|Counter_1BIT:counter[3]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Enable      ; 1.000        ; 1.870      ; 5.292      ;
; -2.781 ; Counter_NBIT:Top|Counter_1BIT:counter[1]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Enable      ; 0.500        ; 0.002      ; 2.403      ;
; -2.753 ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Enable      ; 1.000        ; -0.425     ; 2.448      ;
; -2.749 ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Enable      ; 1.000        ; -0.830     ; 2.039      ;
; -2.734 ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Enable      ; 1.000        ; 1.799      ; 5.136      ;
; -2.632 ; Enable                                                                          ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Enable      ; 1.000        ; 3.158      ; 6.393      ;
; -2.496 ; Counter_NBIT:Top|Counter_1BIT:counter[1]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Enable      ; 1.000        ; -0.213     ; 2.403      ;
; -2.478 ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Enable      ; 0.500        ; -0.059     ; 2.039      ;
; -2.453 ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[5]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Enable      ; 1.000        ; -1.121     ; 2.049      ;
; -2.429 ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[7]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Enable      ; 1.000        ; -1.233     ; 1.836      ;
; -2.419 ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Enable      ; 1.000        ; -1.165     ; 1.826      ;
; -2.347 ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[5]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Enable      ; 0.500        ; -0.438     ; 2.126      ;
; -2.323 ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[7]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Enable      ; 0.500        ; -0.550     ; 1.913      ;
; -2.313 ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Enable      ; 0.500        ; -0.482     ; 1.903      ;
; -2.254 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[7]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Enable      ; 0.500        ; -0.506     ; 1.888      ;
; -2.182 ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[5]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Enable      ; 0.500        ; -0.350     ; 2.049      ;
; -2.180 ; Counter_NBIT:Top|Counter_1BIT:counter[5]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[7]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Enable      ; 1.000        ; -1.219     ; 1.601      ;
; -2.170 ; Counter_NBIT:Top|Counter_1BIT:counter[5]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Enable      ; 1.000        ; -1.151     ; 1.591      ;
; -2.159 ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Enable      ; 1.000        ; -0.587     ; 2.150      ;
; -2.158 ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[7]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Enable      ; 0.500        ; -0.462     ; 1.836      ;
; -2.153 ; Counter_NBIT:Top|Counter_1BIT:counter[1]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[5]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Enable      ; 0.500        ; -0.289     ; 2.081      ;
; -2.148 ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Enable      ; 0.500        ; -0.394     ; 1.826      ;
; -2.129 ; Counter_NBIT:Top|Counter_1BIT:counter[1]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[7]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Enable      ; 0.500        ; -0.401     ; 1.868      ;
; -2.125 ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[5]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Enable      ; 1.000        ; -0.716     ; 2.126      ;
; -2.119 ; Counter_NBIT:Top|Counter_1BIT:counter[1]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Enable      ; 0.500        ; -0.333     ; 1.858      ;
; -2.101 ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[7]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Enable      ; 1.000        ; -0.828     ; 1.913      ;
; -2.091 ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Enable      ; 1.000        ; -0.760     ; 1.903      ;
; -2.090 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Enable      ; 0.500        ; -0.438     ; 1.724      ;
; -2.053 ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Enable      ; 0.500        ; 0.096      ; 2.227      ;
; -2.028 ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[3]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Enable      ; 0.500        ; -0.462     ; 1.715      ;
; -2.021 ; Counter_NBIT:Top|Counter_1BIT:counter[7]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[7]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Enable      ; 1.000        ; -1.076     ; 1.585      ;
; -1.995 ; Counter_NBIT:Top|Counter_1BIT:counter[5]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[7]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Enable      ; 0.500        ; -0.534     ; 1.601      ;
; -1.990 ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[3]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Enable      ; 1.000        ; -1.145     ; 1.494      ;
; -1.985 ; Counter_NBIT:Top|Counter_1BIT:counter[5]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Enable      ; 0.500        ; -0.466     ; 1.591      ;
; -1.982 ; Counter_NBIT:Top|Counter_1BIT:counter[5]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[5]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Enable      ; 1.000        ; -1.107     ; 1.592      ;
; -1.888 ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Enable      ; 0.500        ; 0.184      ; 2.150      ;
; -1.886 ; Counter_NBIT:Top|Counter_1BIT:counter[3]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[5]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Enable      ; 0.500        ; -0.286     ; 1.817      ;
; -1.868 ; Counter_NBIT:Top|Counter_1BIT:counter[1]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[5]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Enable      ; 1.000        ; -0.504     ; 2.081      ;
; -1.862 ; Counter_NBIT:Top|Counter_1BIT:counter[3]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[7]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Enable      ; 0.500        ; -0.398     ; 1.604      ;
; -1.859 ; Counter_NBIT:Top|Counter_1BIT:counter[1]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Enable      ; 0.500        ; 0.245      ; 2.182      ;
; -1.857 ; Counter_NBIT:Top|Counter_1BIT:counter[3]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[5]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Enable      ; 1.000        ; -0.757     ; 1.817      ;
; -1.852 ; Counter_NBIT:Top|Counter_1BIT:counter[3]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Enable      ; 0.500        ; -0.330     ; 1.594      ;
; -1.844 ; Counter_NBIT:Top|Counter_1BIT:counter[1]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[7]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Enable      ; 1.000        ; -0.616     ; 1.868      ;
; -1.834 ; Counter_NBIT:Top|Counter_1BIT:counter[1]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[3]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Enable      ; 0.500        ; -0.313     ; 1.670      ;
; -1.834 ; Counter_NBIT:Top|Counter_1BIT:counter[1]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Enable      ; 1.000        ; -0.548     ; 1.858      ;
; -1.833 ; Counter_NBIT:Top|Counter_1BIT:counter[3]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[7]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Enable      ; 1.000        ; -0.869     ; 1.604      ;
; -1.831 ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Enable      ; 1.000        ; -0.182     ; 2.227      ;
; -1.823 ; Counter_NBIT:Top|Counter_1BIT:counter[3]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Enable      ; 1.000        ; -0.801     ; 1.594      ;
; -1.806 ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[3]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Enable      ; 1.000        ; -0.740     ; 1.715      ;
; -1.803 ; Counter_NBIT:Top|Counter_1BIT:counter[7]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[7]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Enable      ; 0.500        ; -0.358     ; 1.585      ;
; -1.797 ; Counter_NBIT:Top|Counter_1BIT:counter[5]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[5]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Enable      ; 0.500        ; -0.422     ; 1.592      ;
; -1.786 ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Enable      ; 1.000        ; 0.382      ; 2.064      ;
; -1.745 ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[7]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Enable      ; 1.000        ; -0.937     ; 1.448      ;
; -1.739 ; Counter_NBIT:Top|Counter_1BIT:counter[1]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Enable      ; 1.000        ; 0.544      ; 2.403      ;
; -1.735 ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Enable      ; 1.000        ; -0.869     ; 1.438      ;
; -1.726 ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[1]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Enable      ; 0.500        ; -0.492     ; 1.385      ;
; -1.719 ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[3]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Enable      ; 0.500        ; -0.374     ; 1.494      ;
; -1.671 ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Enable      ; 1.000        ; 0.657      ; 2.448      ;
; -1.626 ; Enable                                                                          ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Enable      ; 0.500        ; 1.994      ; 3.240      ;
; -1.625 ; Counter_NBIT:Top|Counter_1BIT:counter[7]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Enable      ; 1.000        ; -1.008     ; 1.189      ;
; -1.609 ; Counter_NBIT:Top|Counter_1BIT:counter[1]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[1]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Enable      ; 0.500        ; -0.343     ; 1.417      ;
; -1.592 ; Counter_NBIT:Top|Counter_1BIT:counter[3]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Enable      ; 0.500        ; 0.248      ; 1.918      ;
; -1.588 ; Counter_NBIT:Top|Counter_1BIT:counter[3]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[3]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Enable      ; 0.500        ; -0.310     ; 1.427      ;
; -1.574 ; Counter_NBIT:Top|Counter_1BIT:counter[1]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Enable      ; 1.000        ; 0.030      ; 2.182      ;
; -1.563 ; Counter_NBIT:Top|Counter_1BIT:counter[3]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Enable      ; 1.000        ; -0.223     ; 1.918      ;
; -1.559 ; Counter_NBIT:Top|Counter_1BIT:counter[3]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[3]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Enable      ; 1.000        ; -0.781     ; 1.427      ;
; -1.549 ; Counter_NBIT:Top|Counter_1BIT:counter[1]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[3]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Enable      ; 1.000        ; -0.528     ; 1.670      ;
; -1.546 ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[5]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Enable      ; 1.000        ; -0.825     ; 1.438      ;
; -1.514 ; Clk                                                                             ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Enable      ; 0.500        ; 3.158      ; 4.775      ;
; -1.504 ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[1]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Enable      ; 1.000        ; -0.770     ; 1.385      ;
; -1.491 ; Counter_NBIT:Top|Counter_1BIT:counter[8]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Enable      ; 1.000        ; -0.988     ; 1.075      ;
; -1.490 ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Enable      ; 1.000        ; -0.291     ; 1.777      ;
; -1.450 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[7]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Clk          ; Enable      ; 1.000        ; -0.202     ; 1.888      ;
; -1.423 ; Enable                                                                          ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Enable      ; 0.500        ; 1.719      ; 2.538      ;
; -1.412 ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Enable       ; Enable      ; 1.000        ; -1.068     ; 0.916      ;
+--------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'Enable'                                                                                                                                                                                                                       ;
+---------+---------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                       ; To Node                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -10.034 ; Clk                                                                             ; Counter_NBIT:Top_1|Counter_1BIT:counter[9]|D_FlipFlop:dff|SetLatch:a|WideNand1~0 ; Clk          ; Enable      ; 0.000        ; 12.060     ; 2.026      ;
; -9.534  ; Clk                                                                             ; Counter_NBIT:Top_1|Counter_1BIT:counter[9]|D_FlipFlop:dff|SetLatch:a|WideNand1~0 ; Clk          ; Enable      ; -0.500       ; 12.060     ; 2.026      ;
; -9.179  ; Clk                                                                             ; Counter_NBIT:Top_1|Counter_1BIT:counter[8]|D_FlipFlop:dff|SetLatch:a|WideNand1~0 ; Clk          ; Enable      ; 0.000        ; 10.816     ; 1.637      ;
; -8.679  ; Clk                                                                             ; Counter_NBIT:Top_1|Counter_1BIT:counter[8]|D_FlipFlop:dff|SetLatch:a|WideNand1~0 ; Clk          ; Enable      ; -0.500       ; 10.816     ; 1.637      ;
; -7.714  ; Clk                                                                             ; Counter_NBIT:Top_1|Counter_1BIT:counter[7]|D_FlipFlop:dff|SetLatch:a|WideNand1~0 ; Clk          ; Enable      ; 0.000        ; 9.740      ; 2.026      ;
; -7.214  ; Clk                                                                             ; Counter_NBIT:Top_1|Counter_1BIT:counter[7]|D_FlipFlop:dff|SetLatch:a|WideNand1~0 ; Clk          ; Enable      ; -0.500       ; 9.740      ; 2.026      ;
; -6.534  ; Clk                                                                             ; Counter_NBIT:Top_1|Counter_1BIT:counter[6]|D_FlipFlop:dff|SetLatch:a|WideNand1~0 ; Clk          ; Enable      ; 0.000        ; 8.248      ; 1.714      ;
; -6.034  ; Clk                                                                             ; Counter_NBIT:Top_1|Counter_1BIT:counter[6]|D_FlipFlop:dff|SetLatch:a|WideNand1~0 ; Clk          ; Enable      ; -0.500       ; 8.248      ; 1.714      ;
; -5.019  ; Clk                                                                             ; Counter_NBIT:Top_1|Counter_1BIT:counter[5]|D_FlipFlop:dff|SetLatch:a|WideNand1~0 ; Clk          ; Enable      ; 0.000        ; 7.305      ; 2.286      ;
; -4.519  ; Clk                                                                             ; Counter_NBIT:Top_1|Counter_1BIT:counter[5]|D_FlipFlop:dff|SetLatch:a|WideNand1~0 ; Clk          ; Enable      ; -0.500       ; 7.305      ; 2.286      ;
; -4.163  ; Clk                                                                             ; Counter_NBIT:Top_1|Counter_1BIT:counter[4]|D_FlipFlop:dff|SetLatch:a|WideNand1~0 ; Clk          ; Enable      ; 0.000        ; 5.555      ; 1.392      ;
; -3.663  ; Clk                                                                             ; Counter_NBIT:Top_1|Counter_1BIT:counter[4]|D_FlipFlop:dff|SetLatch:a|WideNand1~0 ; Clk          ; Enable      ; -0.500       ; 5.555      ; 1.392      ;
; -3.035  ; Clk                                                                             ; Counter_NBIT:Top_1|Counter_1BIT:counter[3]|D_FlipFlop:dff|SetLatch:a|WideNand1~0 ; Clk          ; Enable      ; 0.000        ; 4.425      ; 1.390      ;
; -2.535  ; Clk                                                                             ; Counter_NBIT:Top_1|Counter_1BIT:counter[3]|D_FlipFlop:dff|SetLatch:a|WideNand1~0 ; Clk          ; Enable      ; -0.500       ; 4.425      ; 1.390      ;
; -2.151  ; Clk                                                                             ; Counter_NBIT:Top_1|Counter_1BIT:counter[2]|D_FlipFlop:dff|SetLatch:a|WideNand1~0 ; Clk          ; Enable      ; 0.000        ; 3.432      ; 1.281      ;
; -1.985  ; Clk                                                                             ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Enable      ; 0.000        ; 3.719      ; 1.734      ;
; -1.651  ; Clk                                                                             ; Counter_NBIT:Top_1|Counter_1BIT:counter[2]|D_FlipFlop:dff|SetLatch:a|WideNand1~0 ; Clk          ; Enable      ; -0.500       ; 3.432      ; 1.281      ;
; -1.521  ; Clk                                                                             ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Enable      ; 0.000        ; 2.824      ; 1.303      ;
; -1.485  ; Clk                                                                             ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Enable      ; -0.500       ; 3.719      ; 1.734      ;
; -1.241  ; Clk                                                                             ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Enable      ; 0.000        ; 2.528      ; 1.287      ;
; -1.205  ; Clk                                                                             ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Enable      ; 0.000        ; 2.419      ; 1.214      ;
; -1.080  ; Clk                                                                             ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Enable      ; 0.000        ; 2.727      ; 1.647      ;
; -1.021  ; Clk                                                                             ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Enable      ; -0.500       ; 2.824      ; 1.303      ;
; -1.012  ; Enable                                                                          ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Enable       ; Enable      ; 0.000        ; 2.727      ; 1.715      ;
; -0.970  ; Clk                                                                             ; Counter_NBIT:Top|Counter_1BIT:counter[7]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Enable      ; 0.000        ; 2.667      ; 1.697      ;
; -0.927  ; Enable                                                                          ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Enable       ; Enable      ; 0.000        ; 2.419      ; 1.492      ;
; -0.868  ; Clk                                                                             ; Counter_NBIT:Top|Counter_1BIT:counter[5]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Enable      ; 0.000        ; 2.810      ; 1.942      ;
; -0.853  ; Enable                                                                          ; Counter_NBIT:Top|Counter_1BIT:counter[7]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Enable       ; Enable      ; 0.000        ; 2.667      ; 1.814      ;
; -0.835  ; Counter_NBIT:Top|Counter_1BIT:counter[8]|D_FlipFlop:dff|SetLatch:a|WideNand1~4  ; Counter_NBIT:Top|Counter_1BIT:counter[8]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Enable      ; -0.500       ; 1.562      ; 0.227      ;
; -0.762  ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Enable      ; 0.000        ; 1.375      ; 0.613      ;
; -0.750  ; Enable                                                                          ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Enable       ; Enable      ; 0.000        ; 2.824      ; 2.074      ;
; -0.744  ; Counter_NBIT:Top|Counter_1BIT:counter[8]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Enable      ; 0.000        ; 1.516      ; 0.772      ;
; -0.741  ; Clk                                                                             ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Enable      ; -0.500       ; 2.528      ; 1.287      ;
; -0.726  ; Clk                                                                             ; Counter_NBIT:Top|Counter_1BIT:counter[3]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Enable      ; 0.000        ; 2.460      ; 1.734      ;
; -0.705  ; Clk                                                                             ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Enable      ; -0.500       ; 2.419      ; 1.214      ;
; -0.705  ; Enable                                                                          ; Counter_NBIT:Top|Counter_1BIT:counter[5]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Enable       ; Enable      ; 0.000        ; 2.810      ; 2.105      ;
; -0.629  ; Counter_NBIT:Top|Counter_1BIT:counter[7]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Enable      ; 0.000        ; 1.515      ; 0.886      ;
; -0.616  ; Enable                                                                          ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Enable       ; Enable      ; 0.000        ; 3.719      ; 3.103      ;
; -0.580  ; Clk                                                                             ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Enable      ; -0.500       ; 2.727      ; 1.647      ;
; -0.512  ; Enable                                                                          ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Enable       ; Enable      ; -0.500       ; 2.727      ; 1.715      ;
; -0.505  ; Enable                                                                          ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Enable       ; Enable      ; 0.000        ; 2.528      ; 2.023      ;
; -0.502  ; Clk                                                                             ; Counter_NBIT:Top|Counter_1BIT:counter[1]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Enable      ; 0.000        ; 2.207      ; 1.705      ;
; -0.470  ; Clk                                                                             ; Counter_NBIT:Top|Counter_1BIT:counter[7]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Enable      ; -0.500       ; 2.667      ; 1.697      ;
; -0.455  ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Enable       ; Enable      ; 0.000        ; 1.068      ; 0.613      ;
; -0.442  ; Enable                                                                          ; Counter_NBIT:Top|Counter_1BIT:counter[3]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Enable       ; Enable      ; 0.000        ; 2.460      ; 2.018      ;
; -0.427  ; Enable                                                                          ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Enable       ; Enable      ; -0.500       ; 2.419      ; 1.492      ;
; -0.368  ; Clk                                                                             ; Counter_NBIT:Top|Counter_1BIT:counter[5]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Enable      ; -0.500       ; 2.810      ; 1.942      ;
; -0.353  ; Enable                                                                          ; Counter_NBIT:Top|Counter_1BIT:counter[7]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Enable       ; Enable      ; -0.500       ; 2.667      ; 1.814      ;
; -0.304  ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[5]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Enable      ; 0.000        ; 1.451      ; 1.147      ;
; -0.293  ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Enable      ; 0.000        ; 1.169      ; 0.876      ;
; -0.287  ; Enable                                                                          ; Counter_NBIT:Top|Counter_1BIT:counter[1]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Enable       ; Enable      ; 0.000        ; 2.207      ; 1.920      ;
; -0.273  ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Enable      ; 0.000        ; 1.462      ; 1.189      ;
; -0.261  ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Enable      ; 0.000        ; 2.360      ; 2.099      ;
; -0.250  ; Enable                                                                          ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Enable       ; Enable      ; -0.500       ; 2.824      ; 2.074      ;
; -0.250  ; Counter_NBIT:Top|Counter_1BIT:counter[7]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Enable       ; Enable      ; 0.000        ; 1.136      ; 0.886      ;
; -0.233  ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Enable      ; 0.000        ; 1.368      ; 1.135      ;
; -0.226  ; Clk                                                                             ; Counter_NBIT:Top|Counter_1BIT:counter[3]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Enable      ; -0.500       ; 2.460      ; 1.734      ;
; -0.205  ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Enable      ; 0.000        ; 1.487      ; 1.282      ;
; -0.205  ; Enable                                                                          ; Counter_NBIT:Top|Counter_1BIT:counter[5]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Enable       ; Enable      ; -0.500       ; 2.810      ; 2.105      ;
; -0.182  ; Clk                                                                             ; Counter_NBIT:Top_1|Counter_1BIT:counter[0]|D_FlipFlop:dff|SetLatch:a|WideNand1~0 ; Clk          ; Enable      ; 0.000        ; 1.253      ; 1.071      ;
; -0.176  ; Counter_NBIT:Top|Counter_1BIT:counter[3]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Enable      ; 0.000        ; 2.431      ; 2.255      ;
; -0.160  ; Counter_NBIT:Top|Counter_1BIT:counter[7]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[7]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Enable      ; 0.000        ; 1.455      ; 1.295      ;
; -0.150  ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[7]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Enable      ; 0.000        ; 1.308      ; 1.158      ;
; -0.149  ; Counter_NBIT:Top|Counter_1BIT:counter[5]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[5]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Enable      ; 0.000        ; 1.450      ; 1.301      ;
; -0.148  ; Counter_NBIT:Top|Counter_1BIT:counter[3]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Enable      ; 0.000        ; 1.439      ; 1.291      ;
; -0.137  ; Counter_NBIT:Top|Counter_1BIT:counter[1]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Enable      ; 0.000        ; 1.374      ; 1.237      ;
; -0.116  ; Enable                                                                          ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Enable       ; Enable      ; -0.500       ; 3.719      ; 3.103      ;
; -0.107  ; Counter_NBIT:Top|Counter_1BIT:counter[5]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Enable      ; 0.000        ; 2.359      ; 2.252      ;
; -0.105  ; Counter_NBIT:Top|Counter_1BIT:counter[3]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Enable      ; 0.000        ; 1.240      ; 1.135      ;
; -0.079  ; Counter_NBIT:Top|Counter_1BIT:counter[5]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Enable      ; 0.000        ; 1.367      ; 1.288      ;
; -0.065  ; Counter_NBIT:Top|Counter_1BIT:counter[3]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[7]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Enable      ; 0.000        ; 1.379      ; 1.314      ;
; -0.047  ; Counter_NBIT:Top|Counter_1BIT:counter[3]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[3]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Enable      ; 0.000        ; 1.172      ; 1.125      ;
; -0.005  ; Enable                                                                          ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Enable       ; Enable      ; -0.500       ; 2.528      ; 2.023      ;
; -0.002  ; Clk                                                                             ; Counter_NBIT:Top|Counter_1BIT:counter[1]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Enable      ; -0.500       ; 2.207      ; 1.705      ;
; 0.002   ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Enable      ; 0.000        ; 1.082      ; 1.084      ;
; 0.004   ; Counter_NBIT:Top|Counter_1BIT:counter[3]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[5]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Enable      ; 0.000        ; 1.522      ; 1.526      ;
; 0.004   ; Counter_NBIT:Top|Counter_1BIT:counter[5]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[7]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Enable      ; 0.000        ; 1.307      ; 1.311      ;
; 0.058   ; Enable                                                                          ; Counter_NBIT:Top|Counter_1BIT:counter[3]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Enable       ; Enable      ; -0.500       ; 2.460      ; 2.018      ;
; 0.062   ; Counter_NBIT:Top|Counter_1BIT:counter[1]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Enable       ; Enable      ; 0.000        ; 1.175      ; 1.237      ;
; 0.094   ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[3]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Enable      ; 0.000        ; 1.098      ; 1.192      ;
; 0.130   ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Enable      ; 0.000        ; 2.357      ; 2.487      ;
; 0.158   ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Enable      ; 0.000        ; 1.365      ; 1.523      ;
; 0.172   ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[1]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Enable      ; 0.000        ; 0.870      ; 1.042      ;
; 0.177   ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Enable       ; Enable      ; 0.000        ; 1.105      ; 1.282      ;
; 0.182   ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Enable      ; 0.000        ; 2.382      ; 2.564      ;
; 0.194   ; Counter_NBIT:Top|Counter_1BIT:counter[5]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[5]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Enable       ; Enable      ; 0.000        ; 1.107      ; 1.301      ;
; 0.201   ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Enable      ; 0.000        ; 1.166      ; 1.367      ;
; 0.210   ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Enable      ; 0.000        ; 1.390      ; 1.600      ;
; 0.213   ; Enable                                                                          ; Counter_NBIT:Top|Counter_1BIT:counter[1]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Enable       ; Enable      ; -0.500       ; 2.207      ; 1.920      ;
; 0.215   ; Counter_NBIT:Top|Counter_1BIT:counter[3]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Enable       ; Enable      ; 0.000        ; 2.040      ; 2.255      ;
; 0.219   ; Counter_NBIT:Top|Counter_1BIT:counter[7]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[7]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Enable       ; Enable      ; 0.000        ; 1.076      ; 1.295      ;
; 0.236   ; Counter_NBIT:Top|Counter_1BIT:counter[5]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Enable       ; Enable      ; 0.000        ; 2.016      ; 2.252      ;
; 0.241   ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[7]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Enable      ; 0.000        ; 1.305      ; 1.546      ;
; 0.243   ; Counter_NBIT:Top|Counter_1BIT:counter[3]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Enable       ; Enable      ; 0.000        ; 1.048      ; 1.291      ;
; 0.250   ; Counter_NBIT:Top|Counter_1BIT:counter[1]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Enable      ; 0.000        ; 2.269      ; 2.519      ;
; 0.253   ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Enable      ; 0.000        ; 1.191      ; 1.444      ;
; 0.264   ; Counter_NBIT:Top|Counter_1BIT:counter[5]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Enable       ; Enable      ; 0.000        ; 1.024      ; 1.288      ;
; 0.278   ; Counter_NBIT:Top|Counter_1BIT:counter[1]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Enable      ; 0.000        ; 1.277      ; 1.555      ;
; 0.286   ; Counter_NBIT:Top|Counter_1BIT:counter[3]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Enable       ; Enable      ; 0.000        ; 0.849      ; 1.135      ;
; 0.290   ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[3]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Enable      ; 0.000        ; 1.123      ; 1.413      ;
+---------+---------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'Clk'                                                                                                                                                                                                                         ;
+--------+---------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                       ; To Node                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -9.768 ; Clk                                                                             ; Counter_NBIT:Top_1|Counter_1BIT:counter[9]|D_FlipFlop:dff|SetLatch:a|WideNand1~0 ; Clk          ; Clk         ; 0.000        ; 11.794     ; 2.026      ;
; -9.268 ; Clk                                                                             ; Counter_NBIT:Top_1|Counter_1BIT:counter[9]|D_FlipFlop:dff|SetLatch:a|WideNand1~0 ; Clk          ; Clk         ; -0.500       ; 11.794     ; 2.026      ;
; -8.913 ; Clk                                                                             ; Counter_NBIT:Top_1|Counter_1BIT:counter[8]|D_FlipFlop:dff|SetLatch:a|WideNand1~0 ; Clk          ; Clk         ; 0.000        ; 10.550     ; 1.637      ;
; -8.889 ; Clk                                                                             ; Counter_NBIT:Top_1|Counter_1BIT:counter[9]|D_FlipFlop:dff|SetLatch:a|WideNand1~0 ; Clk          ; Clk         ; 0.000        ; 10.915     ; 2.026      ;
; -8.413 ; Clk                                                                             ; Counter_NBIT:Top_1|Counter_1BIT:counter[8]|D_FlipFlop:dff|SetLatch:a|WideNand1~0 ; Clk          ; Clk         ; -0.500       ; 10.550     ; 1.637      ;
; -8.389 ; Clk                                                                             ; Counter_NBIT:Top_1|Counter_1BIT:counter[9]|D_FlipFlop:dff|SetLatch:a|WideNand1~0 ; Clk          ; Clk         ; -0.500       ; 10.915     ; 2.026      ;
; -8.034 ; Clk                                                                             ; Counter_NBIT:Top_1|Counter_1BIT:counter[8]|D_FlipFlop:dff|SetLatch:a|WideNand1~0 ; Clk          ; Clk         ; 0.000        ; 9.671      ; 1.637      ;
; -7.534 ; Clk                                                                             ; Counter_NBIT:Top_1|Counter_1BIT:counter[8]|D_FlipFlop:dff|SetLatch:a|WideNand1~0 ; Clk          ; Clk         ; -0.500       ; 9.671      ; 1.637      ;
; -7.448 ; Clk                                                                             ; Counter_NBIT:Top_1|Counter_1BIT:counter[7]|D_FlipFlop:dff|SetLatch:a|WideNand1~0 ; Clk          ; Clk         ; 0.000        ; 9.474      ; 2.026      ;
; -6.948 ; Clk                                                                             ; Counter_NBIT:Top_1|Counter_1BIT:counter[7]|D_FlipFlop:dff|SetLatch:a|WideNand1~0 ; Clk          ; Clk         ; -0.500       ; 9.474      ; 2.026      ;
; -6.569 ; Clk                                                                             ; Counter_NBIT:Top_1|Counter_1BIT:counter[7]|D_FlipFlop:dff|SetLatch:a|WideNand1~0 ; Clk          ; Clk         ; 0.000        ; 8.595      ; 2.026      ;
; -6.268 ; Clk                                                                             ; Counter_NBIT:Top_1|Counter_1BIT:counter[6]|D_FlipFlop:dff|SetLatch:a|WideNand1~0 ; Clk          ; Clk         ; 0.000        ; 7.982      ; 1.714      ;
; -6.069 ; Clk                                                                             ; Counter_NBIT:Top_1|Counter_1BIT:counter[7]|D_FlipFlop:dff|SetLatch:a|WideNand1~0 ; Clk          ; Clk         ; -0.500       ; 8.595      ; 2.026      ;
; -5.768 ; Clk                                                                             ; Counter_NBIT:Top_1|Counter_1BIT:counter[6]|D_FlipFlop:dff|SetLatch:a|WideNand1~0 ; Clk          ; Clk         ; -0.500       ; 7.982      ; 1.714      ;
; -5.389 ; Clk                                                                             ; Counter_NBIT:Top_1|Counter_1BIT:counter[6]|D_FlipFlop:dff|SetLatch:a|WideNand1~0 ; Clk          ; Clk         ; 0.000        ; 7.103      ; 1.714      ;
; -4.889 ; Clk                                                                             ; Counter_NBIT:Top_1|Counter_1BIT:counter[6]|D_FlipFlop:dff|SetLatch:a|WideNand1~0 ; Clk          ; Clk         ; -0.500       ; 7.103      ; 1.714      ;
; -4.753 ; Clk                                                                             ; Counter_NBIT:Top_1|Counter_1BIT:counter[5]|D_FlipFlop:dff|SetLatch:a|WideNand1~0 ; Clk          ; Clk         ; 0.000        ; 7.039      ; 2.286      ;
; -4.253 ; Clk                                                                             ; Counter_NBIT:Top_1|Counter_1BIT:counter[5]|D_FlipFlop:dff|SetLatch:a|WideNand1~0 ; Clk          ; Clk         ; -0.500       ; 7.039      ; 2.286      ;
; -3.897 ; Clk                                                                             ; Counter_NBIT:Top_1|Counter_1BIT:counter[4]|D_FlipFlop:dff|SetLatch:a|WideNand1~0 ; Clk          ; Clk         ; 0.000        ; 5.289      ; 1.392      ;
; -3.874 ; Clk                                                                             ; Counter_NBIT:Top_1|Counter_1BIT:counter[5]|D_FlipFlop:dff|SetLatch:a|WideNand1~0 ; Clk          ; Clk         ; 0.000        ; 6.160      ; 2.286      ;
; -3.397 ; Clk                                                                             ; Counter_NBIT:Top_1|Counter_1BIT:counter[4]|D_FlipFlop:dff|SetLatch:a|WideNand1~0 ; Clk          ; Clk         ; -0.500       ; 5.289      ; 1.392      ;
; -3.374 ; Clk                                                                             ; Counter_NBIT:Top_1|Counter_1BIT:counter[5]|D_FlipFlop:dff|SetLatch:a|WideNand1~0 ; Clk          ; Clk         ; -0.500       ; 6.160      ; 2.286      ;
; -3.018 ; Clk                                                                             ; Counter_NBIT:Top_1|Counter_1BIT:counter[4]|D_FlipFlop:dff|SetLatch:a|WideNand1~0 ; Clk          ; Clk         ; 0.000        ; 4.410      ; 1.392      ;
; -2.769 ; Clk                                                                             ; Counter_NBIT:Top_1|Counter_1BIT:counter[3]|D_FlipFlop:dff|SetLatch:a|WideNand1~0 ; Clk          ; Clk         ; 0.000        ; 4.159      ; 1.390      ;
; -2.518 ; Clk                                                                             ; Counter_NBIT:Top_1|Counter_1BIT:counter[4]|D_FlipFlop:dff|SetLatch:a|WideNand1~0 ; Clk          ; Clk         ; -0.500       ; 4.410      ; 1.392      ;
; -2.269 ; Clk                                                                             ; Counter_NBIT:Top_1|Counter_1BIT:counter[3]|D_FlipFlop:dff|SetLatch:a|WideNand1~0 ; Clk          ; Clk         ; -0.500       ; 4.159      ; 1.390      ;
; -1.890 ; Clk                                                                             ; Counter_NBIT:Top_1|Counter_1BIT:counter[3]|D_FlipFlop:dff|SetLatch:a|WideNand1~0 ; Clk          ; Clk         ; 0.000        ; 3.280      ; 1.390      ;
; -1.885 ; Clk                                                                             ; Counter_NBIT:Top_1|Counter_1BIT:counter[2]|D_FlipFlop:dff|SetLatch:a|WideNand1~0 ; Clk          ; Clk         ; 0.000        ; 3.166      ; 1.281      ;
; -1.390 ; Clk                                                                             ; Counter_NBIT:Top_1|Counter_1BIT:counter[3]|D_FlipFlop:dff|SetLatch:a|WideNand1~0 ; Clk          ; Clk         ; -0.500       ; 3.280      ; 1.390      ;
; -1.385 ; Clk                                                                             ; Counter_NBIT:Top_1|Counter_1BIT:counter[2]|D_FlipFlop:dff|SetLatch:a|WideNand1~0 ; Clk          ; Clk         ; -0.500       ; 3.166      ; 1.281      ;
; -1.006 ; Clk                                                                             ; Counter_NBIT:Top_1|Counter_1BIT:counter[2]|D_FlipFlop:dff|SetLatch:a|WideNand1~0 ; Clk          ; Clk         ; 0.000        ; 2.287      ; 1.281      ;
; -0.927 ; Clk                                                                             ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Clk         ; 0.000        ; 2.141      ; 1.214      ;
; -0.844 ; Clk                                                                             ; Counter_NBIT:Top_1|Counter_1BIT:counter[0]|D_FlipFlop:dff|SetLatch:a|WideNand1~0 ; Clk          ; Clk         ; 0.000        ; 1.915      ; 1.071      ;
; -0.750 ; Clk                                                                             ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Clk         ; 0.000        ; 2.053      ; 1.303      ;
; -0.649 ; Enable                                                                          ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Enable       ; Clk         ; 0.000        ; 2.141      ; 1.492      ;
; -0.506 ; Clk                                                                             ; Counter_NBIT:Top_1|Counter_1BIT:counter[2]|D_FlipFlop:dff|SetLatch:a|WideNand1~0 ; Clk          ; Clk         ; -0.500       ; 2.287      ; 1.281      ;
; -0.427 ; Clk                                                                             ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Clk         ; -0.500       ; 2.141      ; 1.214      ;
; -0.363 ; Clk                                                                             ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Clk         ; 0.000        ; 2.097      ; 1.734      ;
; -0.344 ; Clk                                                                             ; Counter_NBIT:Top_1|Counter_1BIT:counter[0]|D_FlipFlop:dff|SetLatch:a|WideNand1~0 ; Clk          ; Clk         ; -0.500       ; 1.915      ; 1.071      ;
; -0.335 ; Clk                                                                             ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Clk         ; 0.000        ; 1.982      ; 1.647      ;
; -0.292 ; Clk                                                                             ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Clk         ; 0.000        ; 1.579      ; 1.287      ;
; -0.287 ; Clk                                                                             ; Counter_NBIT:Top|Counter_1BIT:counter[1]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Clk         ; 0.000        ; 1.992      ; 1.705      ;
; -0.267 ; Enable                                                                          ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Enable       ; Clk         ; 0.000        ; 1.982      ; 1.715      ;
; -0.255 ; Clk                                                                             ; Counter_NBIT:Top|Counter_1BIT:counter[3]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Clk         ; 0.000        ; 1.989      ; 1.734      ;
; -0.252 ; Clk                                                                             ; Counter_NBIT:Top|Counter_1BIT:counter[7]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Clk         ; 0.000        ; 1.949      ; 1.697      ;
; -0.250 ; Clk                                                                             ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Clk         ; -0.500       ; 2.053      ; 1.303      ;
; -0.183 ; Clk                                                                             ; Counter_NBIT:Top|Counter_1BIT:counter[5]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Clk         ; 0.000        ; 2.125      ; 1.942      ;
; -0.149 ; Enable                                                                          ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Enable       ; Clk         ; -0.500       ; 2.141      ; 1.492      ;
; -0.135 ; Enable                                                                          ; Counter_NBIT:Top|Counter_1BIT:counter[7]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Enable       ; Clk         ; 0.000        ; 1.949      ; 1.814      ;
; -0.123 ; Clk                                                                             ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Clk         ; 0.000        ; 1.337      ; 1.214      ;
; -0.072 ; Enable                                                                          ; Counter_NBIT:Top|Counter_1BIT:counter[1]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Enable       ; Clk         ; 0.000        ; 1.992      ; 1.920      ;
; -0.072 ; Clk                                                                             ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Clk         ; 0.000        ; 1.359      ; 1.287      ;
; -0.059 ; Clk                                                                             ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Clk         ; 0.000        ; 1.362      ; 1.303      ;
; -0.059 ; Clk                                                                             ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Clk         ; 0.000        ; 1.793      ; 1.734      ;
; -0.020 ; Enable                                                                          ; Counter_NBIT:Top|Counter_1BIT:counter[5]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Enable       ; Clk         ; 0.000        ; 2.125      ; 2.105      ;
; 0.021  ; Enable                                                                          ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Enable       ; Clk         ; 0.000        ; 2.053      ; 2.074      ;
; 0.029  ; Enable                                                                          ; Counter_NBIT:Top|Counter_1BIT:counter[3]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Enable       ; Clk         ; 0.000        ; 1.989      ; 2.018      ;
; 0.137  ; Clk                                                                             ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Clk         ; -0.500       ; 2.097      ; 1.734      ;
; 0.155  ; Enable                                                                          ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Enable       ; Clk         ; 0.000        ; 1.337      ; 1.492      ;
; 0.165  ; Clk                                                                             ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Clk         ; -0.500       ; 1.982      ; 1.647      ;
; 0.208  ; Clk                                                                             ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Clk         ; -0.500       ; 1.579      ; 1.287      ;
; 0.213  ; Clk                                                                             ; Counter_NBIT:Top|Counter_1BIT:counter[1]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Clk         ; -0.500       ; 1.992      ; 1.705      ;
; 0.233  ; Enable                                                                          ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Enable       ; Clk         ; -0.500       ; 1.982      ; 1.715      ;
; 0.245  ; Clk                                                                             ; Counter_NBIT:Top|Counter_1BIT:counter[3]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Clk         ; -0.500       ; 1.989      ; 1.734      ;
; 0.248  ; Clk                                                                             ; Counter_NBIT:Top|Counter_1BIT:counter[7]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Clk         ; -0.500       ; 1.949      ; 1.697      ;
; 0.255  ; Clk                                                                             ; Counter_NBIT:Top|Counter_1BIT:counter[1]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Clk         ; 0.000        ; 1.450      ; 1.705      ;
; 0.295  ; Clk                                                                             ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Clk         ; 0.000        ; 1.352      ; 1.647      ;
; 0.301  ; Clk                                                                             ; Counter_NBIT:Top|Counter_1BIT:counter[8]|D_FlipFlop:dff|SetLatch:a|WideNand1~4   ; Clk          ; Clk         ; 0.000        ; 1.085      ; 1.386      ;
; 0.317  ; Clk                                                                             ; Counter_NBIT:Top|Counter_1BIT:counter[5]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Clk         ; -0.500       ; 2.125      ; 1.942      ;
; 0.363  ; Enable                                                                          ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Enable       ; Clk         ; 0.000        ; 1.352      ; 1.715      ;
; 0.365  ; Enable                                                                          ; Counter_NBIT:Top|Counter_1BIT:counter[7]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Enable       ; Clk         ; -0.500       ; 1.949      ; 1.814      ;
; 0.377  ; Clk                                                                             ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Clk         ; -0.500       ; 1.337      ; 1.214      ;
; 0.428  ; Enable                                                                          ; Counter_NBIT:Top|Counter_1BIT:counter[1]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Enable       ; Clk         ; -0.500       ; 1.992      ; 1.920      ;
; 0.428  ; Clk                                                                             ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Clk         ; -0.500       ; 1.359      ; 1.287      ;
; 0.441  ; Clk                                                                             ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Clk         ; -0.500       ; 1.362      ; 1.303      ;
; 0.441  ; Clk                                                                             ; Counter_NBIT:Top|Counter_1BIT:counter[6]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Clk         ; -0.500       ; 1.793      ; 1.734      ;
; 0.444  ; Enable                                                                          ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Enable       ; Clk         ; 0.000        ; 1.579      ; 2.023      ;
; 0.446  ; Clk                                                                             ; Counter_NBIT:Top|Counter_1BIT:counter[3]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Clk         ; 0.000        ; 1.288      ; 1.734      ;
; 0.470  ; Enable                                                                          ; Counter_NBIT:Top|Counter_1BIT:counter[1]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Enable       ; Clk         ; 0.000        ; 1.450      ; 1.920      ;
; 0.480  ; Enable                                                                          ; Counter_NBIT:Top|Counter_1BIT:counter[5]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Enable       ; Clk         ; -0.500       ; 2.125      ; 2.105      ;
; 0.483  ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Clk         ; -0.500       ; 0.630      ; 0.613      ;
; 0.485  ; Clk                                                                             ; Counter_NBIT:Top|Counter_1BIT:counter[7]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Clk         ; 0.000        ; 1.212      ; 1.697      ;
; 0.501  ; Counter_NBIT:Top|Counter_1BIT:counter[8]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Clk         ; -0.500       ; 0.771      ; 0.772      ;
; 0.521  ; Enable                                                                          ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Enable       ; Clk         ; -0.500       ; 2.053      ; 2.074      ;
; 0.529  ; Enable                                                                          ; Counter_NBIT:Top|Counter_1BIT:counter[3]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Enable       ; Clk         ; -0.500       ; 1.989      ; 2.018      ;
; 0.572  ; Counter_NBIT:Top|Counter_1BIT:counter[8]|D_FlipFlop:dff|SetLatch:a|WideNand1~4  ; Counter_NBIT:Top|Counter_1BIT:counter[8]|D_FlipFlop:dff|SetLatch:a|WideNand1~4   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.572      ;
; 0.582  ; Clk                                                                             ; Counter_NBIT:Top|Counter_1BIT:counter[5]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Clk         ; 0.000        ; 1.360      ; 1.942      ;
; 0.601  ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[5]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Clk         ; 0.000        ; 0.546      ; 1.147      ;
; 0.601  ; Counter_NBIT:Top|Counter_1BIT:counter[8]|D_FlipFlop:dff|SetLatch:a|WideNand1~4  ; Counter_NBIT:Top|Counter_1BIT:counter[8]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Clk         ; -0.500       ; 0.126      ; 0.227      ;
; 0.602  ; Enable                                                                          ; Counter_NBIT:Top|Counter_1BIT:counter[7]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Enable       ; Clk         ; 0.000        ; 1.212      ; 1.814      ;
; 0.613  ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.613      ;
; 0.613  ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.613      ;
; 0.616  ; Counter_NBIT:Top|Counter_1BIT:counter[7]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Clk         ; -0.500       ; 0.770      ; 0.886      ;
; 0.631  ; Counter_NBIT:Top|Counter_1BIT:counter[8]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Clk         ; 0.000        ; 0.141      ; 0.772      ;
; 0.655  ; Enable                                                                          ; Counter_NBIT:Top|Counter_1BIT:counter[0]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Enable       ; Clk         ; -0.500       ; 1.337      ; 1.492      ;
; 0.664  ; Enable                                                                          ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Enable       ; Clk         ; 0.000        ; 1.359      ; 2.023      ;
; 0.712  ; Enable                                                                          ; Counter_NBIT:Top|Counter_1BIT:counter[2]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Enable       ; Clk         ; 0.000        ; 1.362      ; 2.074      ;
; 0.730  ; Enable                                                                          ; Counter_NBIT:Top|Counter_1BIT:counter[3]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Enable       ; Clk         ; 0.000        ; 1.288      ; 2.018      ;
; 0.732  ; Counter_NBIT:Top|Counter_1BIT:counter[4]|D_FlipFlop:dff|OutputLatch:c|WideNand0 ; Counter_NBIT:Top|Counter_1BIT:counter[9]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Clk          ; Clk         ; 0.000        ; 0.403      ; 1.135      ;
; 0.745  ; Enable                                                                          ; Counter_NBIT:Top|Counter_1BIT:counter[5]|D_FlipFlop:dff|OutputLatch:c|WideNand0  ; Enable       ; Clk         ; 0.000        ; 1.360      ; 2.105      ;
+--------+---------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Enable'                                                                                                         ;
+---------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                        ;
+---------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------+
; -14.040 ; -14.040      ; 0.000          ; High Pulse Width ; Enable ; Fall       ; Ram:aaa|MCell:mcell[312]|MCell_1BIT:cell0[0]|D_Latch:latch0|Q ;
; -14.040 ; -14.040      ; 0.000          ; Low Pulse Width  ; Enable ; Fall       ; Ram:aaa|MCell:mcell[312]|MCell_1BIT:cell0[0]|D_Latch:latch0|Q ;
; -14.040 ; -14.040      ; 0.000          ; High Pulse Width ; Enable ; Fall       ; Ram:aaa|MCell:mcell[312]|MCell_1BIT:cell0[1]|D_Latch:latch0|Q ;
; -14.040 ; -14.040      ; 0.000          ; Low Pulse Width  ; Enable ; Fall       ; Ram:aaa|MCell:mcell[312]|MCell_1BIT:cell0[1]|D_Latch:latch0|Q ;
; -14.040 ; -14.040      ; 0.000          ; High Pulse Width ; Enable ; Fall       ; Ram:aaa|MCell:mcell[312]|MCell_1BIT:cell0[2]|D_Latch:latch0|Q ;
; -14.040 ; -14.040      ; 0.000          ; Low Pulse Width  ; Enable ; Fall       ; Ram:aaa|MCell:mcell[312]|MCell_1BIT:cell0[2]|D_Latch:latch0|Q ;
; -14.040 ; -14.040      ; 0.000          ; High Pulse Width ; Enable ; Fall       ; Ram:aaa|MCell:mcell[312]|MCell_1BIT:cell0[3]|D_Latch:latch0|Q ;
; -14.040 ; -14.040      ; 0.000          ; Low Pulse Width  ; Enable ; Fall       ; Ram:aaa|MCell:mcell[312]|MCell_1BIT:cell0[3]|D_Latch:latch0|Q ;
; -14.040 ; -14.040      ; 0.000          ; High Pulse Width ; Enable ; Fall       ; Ram:aaa|MCell:mcell[312]|MCell_1BIT:cell0[4]|D_Latch:latch0|Q ;
; -14.040 ; -14.040      ; 0.000          ; Low Pulse Width  ; Enable ; Fall       ; Ram:aaa|MCell:mcell[312]|MCell_1BIT:cell0[4]|D_Latch:latch0|Q ;
; -14.040 ; -14.040      ; 0.000          ; High Pulse Width ; Enable ; Fall       ; Ram:aaa|MCell:mcell[312]|MCell_1BIT:cell0[5]|D_Latch:latch0|Q ;
; -14.040 ; -14.040      ; 0.000          ; Low Pulse Width  ; Enable ; Fall       ; Ram:aaa|MCell:mcell[312]|MCell_1BIT:cell0[5]|D_Latch:latch0|Q ;
; -14.040 ; -14.040      ; 0.000          ; High Pulse Width ; Enable ; Fall       ; Ram:aaa|MCell:mcell[312]|MCell_1BIT:cell0[6]|D_Latch:latch0|Q ;
; -14.040 ; -14.040      ; 0.000          ; Low Pulse Width  ; Enable ; Fall       ; Ram:aaa|MCell:mcell[312]|MCell_1BIT:cell0[6]|D_Latch:latch0|Q ;
; -14.040 ; -14.040      ; 0.000          ; High Pulse Width ; Enable ; Fall       ; Ram:aaa|MCell:mcell[312]|MCell_1BIT:cell0[7]|D_Latch:latch0|Q ;
; -14.040 ; -14.040      ; 0.000          ; Low Pulse Width  ; Enable ; Fall       ; Ram:aaa|MCell:mcell[312]|MCell_1BIT:cell0[7]|D_Latch:latch0|Q ;
; -14.040 ; -14.040      ; 0.000          ; High Pulse Width ; Enable ; Rise       ; aaa|mcell[312]|cell0[0]|gate0|combout                         ;
; -14.040 ; -14.040      ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; aaa|mcell[312]|cell0[0]|gate0|combout                         ;
; -14.040 ; -14.040      ; 0.000          ; High Pulse Width ; Enable ; Rise       ; aaa|mcell[312]|cell0[0]|latch0|Q|datad                        ;
; -14.040 ; -14.040      ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; aaa|mcell[312]|cell0[0]|latch0|Q|datad                        ;
; -14.040 ; -14.040      ; 0.000          ; High Pulse Width ; Enable ; Rise       ; aaa|mcell[312]|cell0[1]|latch0|Q|datad                        ;
; -14.040 ; -14.040      ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; aaa|mcell[312]|cell0[1]|latch0|Q|datad                        ;
; -14.040 ; -14.040      ; 0.000          ; High Pulse Width ; Enable ; Rise       ; aaa|mcell[312]|cell0[2]|latch0|Q|datad                        ;
; -14.040 ; -14.040      ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; aaa|mcell[312]|cell0[2]|latch0|Q|datad                        ;
; -14.040 ; -14.040      ; 0.000          ; High Pulse Width ; Enable ; Rise       ; aaa|mcell[312]|cell0[3]|latch0|Q|datad                        ;
; -14.040 ; -14.040      ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; aaa|mcell[312]|cell0[3]|latch0|Q|datad                        ;
; -14.040 ; -14.040      ; 0.000          ; High Pulse Width ; Enable ; Rise       ; aaa|mcell[312]|cell0[4]|latch0|Q|datad                        ;
; -14.040 ; -14.040      ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; aaa|mcell[312]|cell0[4]|latch0|Q|datad                        ;
; -14.040 ; -14.040      ; 0.000          ; High Pulse Width ; Enable ; Rise       ; aaa|mcell[312]|cell0[5]|latch0|Q|datad                        ;
; -14.040 ; -14.040      ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; aaa|mcell[312]|cell0[5]|latch0|Q|datad                        ;
; -14.040 ; -14.040      ; 0.000          ; High Pulse Width ; Enable ; Rise       ; aaa|mcell[312]|cell0[6]|latch0|Q|datad                        ;
; -14.040 ; -14.040      ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; aaa|mcell[312]|cell0[6]|latch0|Q|datad                        ;
; -14.040 ; -14.040      ; 0.000          ; High Pulse Width ; Enable ; Rise       ; aaa|mcell[312]|cell0[7]|latch0|Q|datad                        ;
; -14.040 ; -14.040      ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; aaa|mcell[312]|cell0[7]|latch0|Q|datad                        ;
; -13.937 ; -13.937      ; 0.000          ; High Pulse Width ; Enable ; Fall       ; Ram:aaa|MCell:mcell[392]|MCell_1BIT:cell0[0]|D_Latch:latch0|Q ;
; -13.937 ; -13.937      ; 0.000          ; Low Pulse Width  ; Enable ; Fall       ; Ram:aaa|MCell:mcell[392]|MCell_1BIT:cell0[0]|D_Latch:latch0|Q ;
; -13.937 ; -13.937      ; 0.000          ; High Pulse Width ; Enable ; Fall       ; Ram:aaa|MCell:mcell[392]|MCell_1BIT:cell0[1]|D_Latch:latch0|Q ;
; -13.937 ; -13.937      ; 0.000          ; Low Pulse Width  ; Enable ; Fall       ; Ram:aaa|MCell:mcell[392]|MCell_1BIT:cell0[1]|D_Latch:latch0|Q ;
; -13.937 ; -13.937      ; 0.000          ; High Pulse Width ; Enable ; Fall       ; Ram:aaa|MCell:mcell[392]|MCell_1BIT:cell0[2]|D_Latch:latch0|Q ;
; -13.937 ; -13.937      ; 0.000          ; Low Pulse Width  ; Enable ; Fall       ; Ram:aaa|MCell:mcell[392]|MCell_1BIT:cell0[2]|D_Latch:latch0|Q ;
; -13.937 ; -13.937      ; 0.000          ; High Pulse Width ; Enable ; Fall       ; Ram:aaa|MCell:mcell[392]|MCell_1BIT:cell0[3]|D_Latch:latch0|Q ;
; -13.937 ; -13.937      ; 0.000          ; Low Pulse Width  ; Enable ; Fall       ; Ram:aaa|MCell:mcell[392]|MCell_1BIT:cell0[3]|D_Latch:latch0|Q ;
; -13.937 ; -13.937      ; 0.000          ; High Pulse Width ; Enable ; Fall       ; Ram:aaa|MCell:mcell[392]|MCell_1BIT:cell0[4]|D_Latch:latch0|Q ;
; -13.937 ; -13.937      ; 0.000          ; Low Pulse Width  ; Enable ; Fall       ; Ram:aaa|MCell:mcell[392]|MCell_1BIT:cell0[4]|D_Latch:latch0|Q ;
; -13.937 ; -13.937      ; 0.000          ; High Pulse Width ; Enable ; Fall       ; Ram:aaa|MCell:mcell[392]|MCell_1BIT:cell0[5]|D_Latch:latch0|Q ;
; -13.937 ; -13.937      ; 0.000          ; Low Pulse Width  ; Enable ; Fall       ; Ram:aaa|MCell:mcell[392]|MCell_1BIT:cell0[5]|D_Latch:latch0|Q ;
; -13.937 ; -13.937      ; 0.000          ; High Pulse Width ; Enable ; Fall       ; Ram:aaa|MCell:mcell[392]|MCell_1BIT:cell0[6]|D_Latch:latch0|Q ;
; -13.937 ; -13.937      ; 0.000          ; Low Pulse Width  ; Enable ; Fall       ; Ram:aaa|MCell:mcell[392]|MCell_1BIT:cell0[6]|D_Latch:latch0|Q ;
; -13.937 ; -13.937      ; 0.000          ; High Pulse Width ; Enable ; Fall       ; Ram:aaa|MCell:mcell[392]|MCell_1BIT:cell0[7]|D_Latch:latch0|Q ;
; -13.937 ; -13.937      ; 0.000          ; Low Pulse Width  ; Enable ; Fall       ; Ram:aaa|MCell:mcell[392]|MCell_1BIT:cell0[7]|D_Latch:latch0|Q ;
; -13.937 ; -13.937      ; 0.000          ; High Pulse Width ; Enable ; Rise       ; aaa|mcell[392]|cell0[0]|gate0|combout                         ;
; -13.937 ; -13.937      ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; aaa|mcell[392]|cell0[0]|gate0|combout                         ;
; -13.937 ; -13.937      ; 0.000          ; High Pulse Width ; Enable ; Rise       ; aaa|mcell[392]|cell0[0]|latch0|Q|datad                        ;
; -13.937 ; -13.937      ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; aaa|mcell[392]|cell0[0]|latch0|Q|datad                        ;
; -13.937 ; -13.937      ; 0.000          ; High Pulse Width ; Enable ; Rise       ; aaa|mcell[392]|cell0[1]|latch0|Q|datad                        ;
; -13.937 ; -13.937      ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; aaa|mcell[392]|cell0[1]|latch0|Q|datad                        ;
; -13.937 ; -13.937      ; 0.000          ; High Pulse Width ; Enable ; Rise       ; aaa|mcell[392]|cell0[2]|latch0|Q|datad                        ;
; -13.937 ; -13.937      ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; aaa|mcell[392]|cell0[2]|latch0|Q|datad                        ;
; -13.937 ; -13.937      ; 0.000          ; High Pulse Width ; Enable ; Rise       ; aaa|mcell[392]|cell0[3]|latch0|Q|datad                        ;
; -13.937 ; -13.937      ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; aaa|mcell[392]|cell0[3]|latch0|Q|datad                        ;
; -13.937 ; -13.937      ; 0.000          ; High Pulse Width ; Enable ; Rise       ; aaa|mcell[392]|cell0[4]|latch0|Q|datad                        ;
; -13.937 ; -13.937      ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; aaa|mcell[392]|cell0[4]|latch0|Q|datad                        ;
; -13.937 ; -13.937      ; 0.000          ; High Pulse Width ; Enable ; Rise       ; aaa|mcell[392]|cell0[5]|latch0|Q|datad                        ;
; -13.937 ; -13.937      ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; aaa|mcell[392]|cell0[5]|latch0|Q|datad                        ;
; -13.937 ; -13.937      ; 0.000          ; High Pulse Width ; Enable ; Rise       ; aaa|mcell[392]|cell0[6]|latch0|Q|datad                        ;
; -13.937 ; -13.937      ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; aaa|mcell[392]|cell0[6]|latch0|Q|datad                        ;
; -13.937 ; -13.937      ; 0.000          ; High Pulse Width ; Enable ; Rise       ; aaa|mcell[392]|cell0[7]|latch0|Q|datad                        ;
; -13.937 ; -13.937      ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; aaa|mcell[392]|cell0[7]|latch0|Q|datad                        ;
; -13.911 ; -13.911      ; 0.000          ; High Pulse Width ; Enable ; Fall       ; Ram:aaa|MCell:mcell[393]|MCell_1BIT:cell0[0]|D_Latch:latch0|Q ;
; -13.911 ; -13.911      ; 0.000          ; Low Pulse Width  ; Enable ; Fall       ; Ram:aaa|MCell:mcell[393]|MCell_1BIT:cell0[0]|D_Latch:latch0|Q ;
; -13.911 ; -13.911      ; 0.000          ; High Pulse Width ; Enable ; Fall       ; Ram:aaa|MCell:mcell[393]|MCell_1BIT:cell0[1]|D_Latch:latch0|Q ;
; -13.911 ; -13.911      ; 0.000          ; Low Pulse Width  ; Enable ; Fall       ; Ram:aaa|MCell:mcell[393]|MCell_1BIT:cell0[1]|D_Latch:latch0|Q ;
; -13.911 ; -13.911      ; 0.000          ; High Pulse Width ; Enable ; Fall       ; Ram:aaa|MCell:mcell[393]|MCell_1BIT:cell0[2]|D_Latch:latch0|Q ;
; -13.911 ; -13.911      ; 0.000          ; Low Pulse Width  ; Enable ; Fall       ; Ram:aaa|MCell:mcell[393]|MCell_1BIT:cell0[2]|D_Latch:latch0|Q ;
; -13.911 ; -13.911      ; 0.000          ; High Pulse Width ; Enable ; Fall       ; Ram:aaa|MCell:mcell[393]|MCell_1BIT:cell0[3]|D_Latch:latch0|Q ;
; -13.911 ; -13.911      ; 0.000          ; Low Pulse Width  ; Enable ; Fall       ; Ram:aaa|MCell:mcell[393]|MCell_1BIT:cell0[3]|D_Latch:latch0|Q ;
; -13.911 ; -13.911      ; 0.000          ; High Pulse Width ; Enable ; Fall       ; Ram:aaa|MCell:mcell[393]|MCell_1BIT:cell0[4]|D_Latch:latch0|Q ;
; -13.911 ; -13.911      ; 0.000          ; Low Pulse Width  ; Enable ; Fall       ; Ram:aaa|MCell:mcell[393]|MCell_1BIT:cell0[4]|D_Latch:latch0|Q ;
; -13.911 ; -13.911      ; 0.000          ; High Pulse Width ; Enable ; Fall       ; Ram:aaa|MCell:mcell[393]|MCell_1BIT:cell0[5]|D_Latch:latch0|Q ;
; -13.911 ; -13.911      ; 0.000          ; Low Pulse Width  ; Enable ; Fall       ; Ram:aaa|MCell:mcell[393]|MCell_1BIT:cell0[5]|D_Latch:latch0|Q ;
; -13.911 ; -13.911      ; 0.000          ; High Pulse Width ; Enable ; Fall       ; Ram:aaa|MCell:mcell[393]|MCell_1BIT:cell0[6]|D_Latch:latch0|Q ;
; -13.911 ; -13.911      ; 0.000          ; Low Pulse Width  ; Enable ; Fall       ; Ram:aaa|MCell:mcell[393]|MCell_1BIT:cell0[6]|D_Latch:latch0|Q ;
; -13.911 ; -13.911      ; 0.000          ; High Pulse Width ; Enable ; Fall       ; Ram:aaa|MCell:mcell[393]|MCell_1BIT:cell0[7]|D_Latch:latch0|Q ;
; -13.911 ; -13.911      ; 0.000          ; Low Pulse Width  ; Enable ; Fall       ; Ram:aaa|MCell:mcell[393]|MCell_1BIT:cell0[7]|D_Latch:latch0|Q ;
; -13.911 ; -13.911      ; 0.000          ; High Pulse Width ; Enable ; Rise       ; aaa|mcell[393]|cell0[0]|gate0|combout                         ;
; -13.911 ; -13.911      ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; aaa|mcell[393]|cell0[0]|gate0|combout                         ;
; -13.911 ; -13.911      ; 0.000          ; High Pulse Width ; Enable ; Rise       ; aaa|mcell[393]|cell0[0]|latch0|Q|datad                        ;
; -13.911 ; -13.911      ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; aaa|mcell[393]|cell0[0]|latch0|Q|datad                        ;
; -13.911 ; -13.911      ; 0.000          ; High Pulse Width ; Enable ; Rise       ; aaa|mcell[393]|cell0[1]|latch0|Q|datad                        ;
; -13.911 ; -13.911      ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; aaa|mcell[393]|cell0[1]|latch0|Q|datad                        ;
; -13.911 ; -13.911      ; 0.000          ; High Pulse Width ; Enable ; Rise       ; aaa|mcell[393]|cell0[2]|latch0|Q|datad                        ;
; -13.911 ; -13.911      ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; aaa|mcell[393]|cell0[2]|latch0|Q|datad                        ;
; -13.911 ; -13.911      ; 0.000          ; High Pulse Width ; Enable ; Rise       ; aaa|mcell[393]|cell0[3]|latch0|Q|datad                        ;
; -13.911 ; -13.911      ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; aaa|mcell[393]|cell0[3]|latch0|Q|datad                        ;
; -13.911 ; -13.911      ; 0.000          ; High Pulse Width ; Enable ; Rise       ; aaa|mcell[393]|cell0[4]|latch0|Q|datad                        ;
; -13.911 ; -13.911      ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; aaa|mcell[393]|cell0[4]|latch0|Q|datad                        ;
; -13.911 ; -13.911      ; 0.000          ; High Pulse Width ; Enable ; Rise       ; aaa|mcell[393]|cell0[5]|latch0|Q|datad                        ;
; -13.911 ; -13.911      ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; aaa|mcell[393]|cell0[5]|latch0|Q|datad                        ;
; -13.911 ; -13.911      ; 0.000          ; High Pulse Width ; Enable ; Rise       ; aaa|mcell[393]|cell0[6]|latch0|Q|datad                        ;
; -13.911 ; -13.911      ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; aaa|mcell[393]|cell0[6]|latch0|Q|datad                        ;
+---------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Clk'                                                                                                             ;
+---------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                          ;
+---------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------+
; -10.876 ; -10.876      ; 0.000          ; High Pulse Width ; Clk   ; Fall       ; Ram:aaa|MCell:mcell[442]|MCell_1BIT:cell0[0]|D_Latch:latch0|Q   ;
; -10.876 ; -10.876      ; 0.000          ; Low Pulse Width  ; Clk   ; Fall       ; Ram:aaa|MCell:mcell[442]|MCell_1BIT:cell0[0]|D_Latch:latch0|Q   ;
; -10.876 ; -10.876      ; 0.000          ; High Pulse Width ; Clk   ; Fall       ; Ram:aaa|MCell:mcell[442]|MCell_1BIT:cell0[1]|D_Latch:latch0|Q   ;
; -10.876 ; -10.876      ; 0.000          ; Low Pulse Width  ; Clk   ; Fall       ; Ram:aaa|MCell:mcell[442]|MCell_1BIT:cell0[1]|D_Latch:latch0|Q   ;
; -10.876 ; -10.876      ; 0.000          ; High Pulse Width ; Clk   ; Fall       ; Ram:aaa|MCell:mcell[442]|MCell_1BIT:cell0[2]|D_Latch:latch0|Q   ;
; -10.876 ; -10.876      ; 0.000          ; Low Pulse Width  ; Clk   ; Fall       ; Ram:aaa|MCell:mcell[442]|MCell_1BIT:cell0[2]|D_Latch:latch0|Q   ;
; -10.876 ; -10.876      ; 0.000          ; High Pulse Width ; Clk   ; Fall       ; Ram:aaa|MCell:mcell[442]|MCell_1BIT:cell0[3]|D_Latch:latch0|Q   ;
; -10.876 ; -10.876      ; 0.000          ; Low Pulse Width  ; Clk   ; Fall       ; Ram:aaa|MCell:mcell[442]|MCell_1BIT:cell0[3]|D_Latch:latch0|Q   ;
; -10.876 ; -10.876      ; 0.000          ; High Pulse Width ; Clk   ; Fall       ; Ram:aaa|MCell:mcell[442]|MCell_1BIT:cell0[4]|D_Latch:latch0|Q   ;
; -10.876 ; -10.876      ; 0.000          ; Low Pulse Width  ; Clk   ; Fall       ; Ram:aaa|MCell:mcell[442]|MCell_1BIT:cell0[4]|D_Latch:latch0|Q   ;
; -10.876 ; -10.876      ; 0.000          ; High Pulse Width ; Clk   ; Fall       ; Ram:aaa|MCell:mcell[442]|MCell_1BIT:cell0[5]|D_Latch:latch0|Q   ;
; -10.876 ; -10.876      ; 0.000          ; Low Pulse Width  ; Clk   ; Fall       ; Ram:aaa|MCell:mcell[442]|MCell_1BIT:cell0[5]|D_Latch:latch0|Q   ;
; -10.876 ; -10.876      ; 0.000          ; High Pulse Width ; Clk   ; Fall       ; Ram:aaa|MCell:mcell[442]|MCell_1BIT:cell0[6]|D_Latch:latch0|Q   ;
; -10.876 ; -10.876      ; 0.000          ; Low Pulse Width  ; Clk   ; Fall       ; Ram:aaa|MCell:mcell[442]|MCell_1BIT:cell0[6]|D_Latch:latch0|Q   ;
; -10.876 ; -10.876      ; 0.000          ; High Pulse Width ; Clk   ; Fall       ; Ram:aaa|MCell:mcell[442]|MCell_1BIT:cell0[7]|D_Latch:latch0|Q   ;
; -10.876 ; -10.876      ; 0.000          ; Low Pulse Width  ; Clk   ; Fall       ; Ram:aaa|MCell:mcell[442]|MCell_1BIT:cell0[7]|D_Latch:latch0|Q   ;
; -10.876 ; -10.876      ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; aaa|decoder0|decode1[1]|decode1[11]|decode1[2]|WideAnd2|combout ;
; -10.876 ; -10.876      ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; aaa|decoder0|decode1[1]|decode1[11]|decode1[2]|WideAnd2|combout ;
; -10.876 ; -10.876      ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; aaa|mcell[442]|cell0[0]|gate0|combout                           ;
; -10.876 ; -10.876      ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; aaa|mcell[442]|cell0[0]|gate0|combout                           ;
; -10.876 ; -10.876      ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; aaa|mcell[442]|cell0[0]|gate0|datad                             ;
; -10.876 ; -10.876      ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; aaa|mcell[442]|cell0[0]|gate0|datad                             ;
; -10.876 ; -10.876      ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; aaa|mcell[442]|cell0[0]|latch0|Q|datad                          ;
; -10.876 ; -10.876      ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; aaa|mcell[442]|cell0[0]|latch0|Q|datad                          ;
; -10.876 ; -10.876      ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; aaa|mcell[442]|cell0[1]|latch0|Q|datad                          ;
; -10.876 ; -10.876      ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; aaa|mcell[442]|cell0[1]|latch0|Q|datad                          ;
; -10.876 ; -10.876      ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; aaa|mcell[442]|cell0[2]|latch0|Q|datad                          ;
; -10.876 ; -10.876      ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; aaa|mcell[442]|cell0[2]|latch0|Q|datad                          ;
; -10.876 ; -10.876      ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; aaa|mcell[442]|cell0[3]|latch0|Q|datad                          ;
; -10.876 ; -10.876      ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; aaa|mcell[442]|cell0[3]|latch0|Q|datad                          ;
; -10.876 ; -10.876      ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; aaa|mcell[442]|cell0[4]|latch0|Q|datad                          ;
; -10.876 ; -10.876      ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; aaa|mcell[442]|cell0[4]|latch0|Q|datad                          ;
; -10.876 ; -10.876      ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; aaa|mcell[442]|cell0[5]|latch0|Q|datad                          ;
; -10.876 ; -10.876      ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; aaa|mcell[442]|cell0[5]|latch0|Q|datad                          ;
; -10.876 ; -10.876      ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; aaa|mcell[442]|cell0[6]|latch0|Q|datad                          ;
; -10.876 ; -10.876      ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; aaa|mcell[442]|cell0[6]|latch0|Q|datad                          ;
; -10.876 ; -10.876      ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; aaa|mcell[442]|cell0[7]|latch0|Q|datad                          ;
; -10.876 ; -10.876      ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; aaa|mcell[442]|cell0[7]|latch0|Q|datad                          ;
; -10.830 ; -10.830      ; 0.000          ; High Pulse Width ; Clk   ; Fall       ; Ram:aaa|MCell:mcell[346]|MCell_1BIT:cell0[0]|D_Latch:latch0|Q   ;
; -10.830 ; -10.830      ; 0.000          ; Low Pulse Width  ; Clk   ; Fall       ; Ram:aaa|MCell:mcell[346]|MCell_1BIT:cell0[0]|D_Latch:latch0|Q   ;
; -10.830 ; -10.830      ; 0.000          ; High Pulse Width ; Clk   ; Fall       ; Ram:aaa|MCell:mcell[346]|MCell_1BIT:cell0[1]|D_Latch:latch0|Q   ;
; -10.830 ; -10.830      ; 0.000          ; Low Pulse Width  ; Clk   ; Fall       ; Ram:aaa|MCell:mcell[346]|MCell_1BIT:cell0[1]|D_Latch:latch0|Q   ;
; -10.830 ; -10.830      ; 0.000          ; High Pulse Width ; Clk   ; Fall       ; Ram:aaa|MCell:mcell[346]|MCell_1BIT:cell0[2]|D_Latch:latch0|Q   ;
; -10.830 ; -10.830      ; 0.000          ; Low Pulse Width  ; Clk   ; Fall       ; Ram:aaa|MCell:mcell[346]|MCell_1BIT:cell0[2]|D_Latch:latch0|Q   ;
; -10.830 ; -10.830      ; 0.000          ; High Pulse Width ; Clk   ; Fall       ; Ram:aaa|MCell:mcell[346]|MCell_1BIT:cell0[3]|D_Latch:latch0|Q   ;
; -10.830 ; -10.830      ; 0.000          ; Low Pulse Width  ; Clk   ; Fall       ; Ram:aaa|MCell:mcell[346]|MCell_1BIT:cell0[3]|D_Latch:latch0|Q   ;
; -10.830 ; -10.830      ; 0.000          ; High Pulse Width ; Clk   ; Fall       ; Ram:aaa|MCell:mcell[346]|MCell_1BIT:cell0[4]|D_Latch:latch0|Q   ;
; -10.830 ; -10.830      ; 0.000          ; Low Pulse Width  ; Clk   ; Fall       ; Ram:aaa|MCell:mcell[346]|MCell_1BIT:cell0[4]|D_Latch:latch0|Q   ;
; -10.830 ; -10.830      ; 0.000          ; High Pulse Width ; Clk   ; Fall       ; Ram:aaa|MCell:mcell[346]|MCell_1BIT:cell0[5]|D_Latch:latch0|Q   ;
; -10.830 ; -10.830      ; 0.000          ; Low Pulse Width  ; Clk   ; Fall       ; Ram:aaa|MCell:mcell[346]|MCell_1BIT:cell0[5]|D_Latch:latch0|Q   ;
; -10.830 ; -10.830      ; 0.000          ; High Pulse Width ; Clk   ; Fall       ; Ram:aaa|MCell:mcell[346]|MCell_1BIT:cell0[6]|D_Latch:latch0|Q   ;
; -10.830 ; -10.830      ; 0.000          ; Low Pulse Width  ; Clk   ; Fall       ; Ram:aaa|MCell:mcell[346]|MCell_1BIT:cell0[6]|D_Latch:latch0|Q   ;
; -10.830 ; -10.830      ; 0.000          ; High Pulse Width ; Clk   ; Fall       ; Ram:aaa|MCell:mcell[346]|MCell_1BIT:cell0[7]|D_Latch:latch0|Q   ;
; -10.830 ; -10.830      ; 0.000          ; Low Pulse Width  ; Clk   ; Fall       ; Ram:aaa|MCell:mcell[346]|MCell_1BIT:cell0[7]|D_Latch:latch0|Q   ;
; -10.830 ; -10.830      ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; aaa|mcell[346]|cell0[0]|gate0|combout                           ;
; -10.830 ; -10.830      ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; aaa|mcell[346]|cell0[0]|gate0|combout                           ;
; -10.830 ; -10.830      ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; aaa|mcell[346]|cell0[0]|latch0|Q|datad                          ;
; -10.830 ; -10.830      ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; aaa|mcell[346]|cell0[0]|latch0|Q|datad                          ;
; -10.830 ; -10.830      ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; aaa|mcell[346]|cell0[1]|latch0|Q|datad                          ;
; -10.830 ; -10.830      ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; aaa|mcell[346]|cell0[1]|latch0|Q|datad                          ;
; -10.830 ; -10.830      ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; aaa|mcell[346]|cell0[2]|latch0|Q|datad                          ;
; -10.830 ; -10.830      ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; aaa|mcell[346]|cell0[2]|latch0|Q|datad                          ;
; -10.830 ; -10.830      ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; aaa|mcell[346]|cell0[3]|latch0|Q|datad                          ;
; -10.830 ; -10.830      ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; aaa|mcell[346]|cell0[3]|latch0|Q|datad                          ;
; -10.830 ; -10.830      ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; aaa|mcell[346]|cell0[4]|latch0|Q|datad                          ;
; -10.830 ; -10.830      ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; aaa|mcell[346]|cell0[4]|latch0|Q|datad                          ;
; -10.830 ; -10.830      ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; aaa|mcell[346]|cell0[5]|latch0|Q|datad                          ;
; -10.830 ; -10.830      ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; aaa|mcell[346]|cell0[5]|latch0|Q|datad                          ;
; -10.830 ; -10.830      ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; aaa|mcell[346]|cell0[6]|latch0|Q|datad                          ;
; -10.830 ; -10.830      ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; aaa|mcell[346]|cell0[6]|latch0|Q|datad                          ;
; -10.830 ; -10.830      ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; aaa|mcell[346]|cell0[7]|latch0|Q|datad                          ;
; -10.830 ; -10.830      ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; aaa|mcell[346]|cell0[7]|latch0|Q|datad                          ;
; -10.804 ; -10.804      ; 0.000          ; High Pulse Width ; Clk   ; Fall       ; Ram:aaa|MCell:mcell[273]|MCell_1BIT:cell0[0]|D_Latch:latch0|Q   ;
; -10.804 ; -10.804      ; 0.000          ; Low Pulse Width  ; Clk   ; Fall       ; Ram:aaa|MCell:mcell[273]|MCell_1BIT:cell0[0]|D_Latch:latch0|Q   ;
; -10.804 ; -10.804      ; 0.000          ; High Pulse Width ; Clk   ; Fall       ; Ram:aaa|MCell:mcell[273]|MCell_1BIT:cell0[1]|D_Latch:latch0|Q   ;
; -10.804 ; -10.804      ; 0.000          ; Low Pulse Width  ; Clk   ; Fall       ; Ram:aaa|MCell:mcell[273]|MCell_1BIT:cell0[1]|D_Latch:latch0|Q   ;
; -10.804 ; -10.804      ; 0.000          ; High Pulse Width ; Clk   ; Fall       ; Ram:aaa|MCell:mcell[273]|MCell_1BIT:cell0[2]|D_Latch:latch0|Q   ;
; -10.804 ; -10.804      ; 0.000          ; Low Pulse Width  ; Clk   ; Fall       ; Ram:aaa|MCell:mcell[273]|MCell_1BIT:cell0[2]|D_Latch:latch0|Q   ;
; -10.804 ; -10.804      ; 0.000          ; High Pulse Width ; Clk   ; Fall       ; Ram:aaa|MCell:mcell[273]|MCell_1BIT:cell0[3]|D_Latch:latch0|Q   ;
; -10.804 ; -10.804      ; 0.000          ; Low Pulse Width  ; Clk   ; Fall       ; Ram:aaa|MCell:mcell[273]|MCell_1BIT:cell0[3]|D_Latch:latch0|Q   ;
; -10.804 ; -10.804      ; 0.000          ; High Pulse Width ; Clk   ; Fall       ; Ram:aaa|MCell:mcell[273]|MCell_1BIT:cell0[4]|D_Latch:latch0|Q   ;
; -10.804 ; -10.804      ; 0.000          ; Low Pulse Width  ; Clk   ; Fall       ; Ram:aaa|MCell:mcell[273]|MCell_1BIT:cell0[4]|D_Latch:latch0|Q   ;
; -10.804 ; -10.804      ; 0.000          ; High Pulse Width ; Clk   ; Fall       ; Ram:aaa|MCell:mcell[273]|MCell_1BIT:cell0[5]|D_Latch:latch0|Q   ;
; -10.804 ; -10.804      ; 0.000          ; Low Pulse Width  ; Clk   ; Fall       ; Ram:aaa|MCell:mcell[273]|MCell_1BIT:cell0[5]|D_Latch:latch0|Q   ;
; -10.804 ; -10.804      ; 0.000          ; High Pulse Width ; Clk   ; Fall       ; Ram:aaa|MCell:mcell[273]|MCell_1BIT:cell0[6]|D_Latch:latch0|Q   ;
; -10.804 ; -10.804      ; 0.000          ; Low Pulse Width  ; Clk   ; Fall       ; Ram:aaa|MCell:mcell[273]|MCell_1BIT:cell0[6]|D_Latch:latch0|Q   ;
; -10.804 ; -10.804      ; 0.000          ; High Pulse Width ; Clk   ; Fall       ; Ram:aaa|MCell:mcell[273]|MCell_1BIT:cell0[7]|D_Latch:latch0|Q   ;
; -10.804 ; -10.804      ; 0.000          ; Low Pulse Width  ; Clk   ; Fall       ; Ram:aaa|MCell:mcell[273]|MCell_1BIT:cell0[7]|D_Latch:latch0|Q   ;
; -10.804 ; -10.804      ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; aaa|mcell[273]|cell0[0]|gate0|combout                           ;
; -10.804 ; -10.804      ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; aaa|mcell[273]|cell0[0]|gate0|combout                           ;
; -10.804 ; -10.804      ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; aaa|mcell[273]|cell0[0]|latch0|Q|datad                          ;
; -10.804 ; -10.804      ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; aaa|mcell[273]|cell0[0]|latch0|Q|datad                          ;
; -10.804 ; -10.804      ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; aaa|mcell[273]|cell0[1]|latch0|Q|datad                          ;
; -10.804 ; -10.804      ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; aaa|mcell[273]|cell0[1]|latch0|Q|datad                          ;
; -10.804 ; -10.804      ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; aaa|mcell[273]|cell0[2]|latch0|Q|datad                          ;
; -10.804 ; -10.804      ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; aaa|mcell[273]|cell0[2]|latch0|Q|datad                          ;
; -10.804 ; -10.804      ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; aaa|mcell[273]|cell0[3]|latch0|Q|datad                          ;
; -10.804 ; -10.804      ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; aaa|mcell[273]|cell0[3]|latch0|Q|datad                          ;
; -10.804 ; -10.804      ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; aaa|mcell[273]|cell0[4]|latch0|Q|datad                          ;
; -10.804 ; -10.804      ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; aaa|mcell[273]|cell0[4]|latch0|Q|datad                          ;
+---------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; IO[*]     ; Clk        ; 3.561 ; 3.561 ; Rise       ; Clk             ;
;  IO[0]    ; Clk        ; 2.366 ; 2.366 ; Rise       ; Clk             ;
;  IO[1]    ; Clk        ; 2.400 ; 2.400 ; Rise       ; Clk             ;
;  IO[2]    ; Clk        ; 3.505 ; 3.505 ; Rise       ; Clk             ;
;  IO[3]    ; Clk        ; 2.484 ; 2.484 ; Rise       ; Clk             ;
;  IO[4]    ; Clk        ; 2.621 ; 2.621 ; Rise       ; Clk             ;
;  IO[5]    ; Clk        ; 2.564 ; 2.564 ; Rise       ; Clk             ;
;  IO[6]    ; Clk        ; 3.561 ; 3.561 ; Rise       ; Clk             ;
;  IO[7]    ; Clk        ; 2.556 ; 2.556 ; Rise       ; Clk             ;
; IO[*]     ; Clk        ; 3.570 ; 3.570 ; Fall       ; Clk             ;
;  IO[0]    ; Clk        ; 2.356 ; 2.356 ; Fall       ; Clk             ;
;  IO[1]    ; Clk        ; 2.457 ; 2.457 ; Fall       ; Clk             ;
;  IO[2]    ; Clk        ; 3.570 ; 3.570 ; Fall       ; Clk             ;
;  IO[3]    ; Clk        ; 2.453 ; 2.453 ; Fall       ; Clk             ;
;  IO[4]    ; Clk        ; 2.581 ; 2.581 ; Fall       ; Clk             ;
;  IO[5]    ; Clk        ; 2.597 ; 2.597 ; Fall       ; Clk             ;
;  IO[6]    ; Clk        ; 3.312 ; 3.312 ; Fall       ; Clk             ;
;  IO[7]    ; Clk        ; 2.451 ; 2.451 ; Fall       ; Clk             ;
; IO[*]     ; Enable     ; 4.382 ; 4.382 ; Rise       ; Enable          ;
;  IO[0]    ; Enable     ; 3.108 ; 3.108 ; Rise       ; Enable          ;
;  IO[1]    ; Enable     ; 3.142 ; 3.142 ; Rise       ; Enable          ;
;  IO[2]    ; Enable     ; 4.382 ; 4.382 ; Rise       ; Enable          ;
;  IO[3]    ; Enable     ; 3.229 ; 3.229 ; Rise       ; Enable          ;
;  IO[4]    ; Enable     ; 3.374 ; 3.374 ; Rise       ; Enable          ;
;  IO[5]    ; Enable     ; 3.403 ; 3.403 ; Rise       ; Enable          ;
;  IO[6]    ; Enable     ; 4.306 ; 4.306 ; Rise       ; Enable          ;
;  IO[7]    ; Enable     ; 3.395 ; 3.395 ; Rise       ; Enable          ;
; IO[*]     ; Enable     ; 4.876 ; 4.876 ; Fall       ; Enable          ;
;  IO[0]    ; Enable     ; 3.754 ; 3.754 ; Fall       ; Enable          ;
;  IO[1]    ; Enable     ; 3.746 ; 3.746 ; Fall       ; Enable          ;
;  IO[2]    ; Enable     ; 4.876 ; 4.876 ; Fall       ; Enable          ;
;  IO[3]    ; Enable     ; 4.044 ; 4.044 ; Fall       ; Enable          ;
;  IO[4]    ; Enable     ; 3.695 ; 3.695 ; Fall       ; Enable          ;
;  IO[5]    ; Enable     ; 3.831 ; 3.831 ; Fall       ; Enable          ;
;  IO[6]    ; Enable     ; 4.470 ; 4.470 ; Fall       ; Enable          ;
;  IO[7]    ; Enable     ; 3.817 ; 3.817 ; Fall       ; Enable          ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; IO[*]     ; Clk        ; 11.961 ; 11.961 ; Rise       ; Clk             ;
;  IO[0]    ; Clk        ; 11.891 ; 11.891 ; Rise       ; Clk             ;
;  IO[1]    ; Clk        ; 11.680 ; 11.680 ; Rise       ; Clk             ;
;  IO[2]    ; Clk        ; 11.961 ; 11.961 ; Rise       ; Clk             ;
;  IO[3]    ; Clk        ; 11.751 ; 11.751 ; Rise       ; Clk             ;
;  IO[4]    ; Clk        ; 11.744 ; 11.744 ; Rise       ; Clk             ;
;  IO[5]    ; Clk        ; 11.877 ; 11.877 ; Rise       ; Clk             ;
;  IO[6]    ; Clk        ; 11.696 ; 11.696 ; Rise       ; Clk             ;
;  IO[7]    ; Clk        ; 11.817 ; 11.817 ; Rise       ; Clk             ;
; IO[*]     ; Clk        ; 12.153 ; 12.153 ; Fall       ; Clk             ;
;  IO[0]    ; Clk        ; 11.803 ; 11.803 ; Fall       ; Clk             ;
;  IO[1]    ; Clk        ; 11.959 ; 11.959 ; Fall       ; Clk             ;
;  IO[2]    ; Clk        ; 12.153 ; 12.153 ; Fall       ; Clk             ;
;  IO[3]    ; Clk        ; 11.839 ; 11.839 ; Fall       ; Clk             ;
;  IO[4]    ; Clk        ; 12.025 ; 12.025 ; Fall       ; Clk             ;
;  IO[5]    ; Clk        ; 11.852 ; 11.852 ; Fall       ; Clk             ;
;  IO[6]    ; Clk        ; 11.759 ; 11.759 ; Fall       ; Clk             ;
;  IO[7]    ; Clk        ; 12.125 ; 12.125 ; Fall       ; Clk             ;
; IO[*]     ; Enable     ; 12.227 ; 12.227 ; Rise       ; Enable          ;
;  IO[0]    ; Enable     ; 12.157 ; 12.157 ; Rise       ; Enable          ;
;  IO[1]    ; Enable     ; 11.946 ; 11.946 ; Rise       ; Enable          ;
;  IO[2]    ; Enable     ; 12.227 ; 12.227 ; Rise       ; Enable          ;
;  IO[3]    ; Enable     ; 12.017 ; 12.017 ; Rise       ; Enable          ;
;  IO[4]    ; Enable     ; 12.010 ; 12.010 ; Rise       ; Enable          ;
;  IO[5]    ; Enable     ; 12.143 ; 12.143 ; Rise       ; Enable          ;
;  IO[6]    ; Enable     ; 11.962 ; 11.962 ; Rise       ; Enable          ;
;  IO[7]    ; Enable     ; 12.083 ; 12.083 ; Rise       ; Enable          ;
; IO[*]     ; Enable     ; 12.419 ; 12.419 ; Fall       ; Enable          ;
;  IO[0]    ; Enable     ; 12.069 ; 12.069 ; Fall       ; Enable          ;
;  IO[1]    ; Enable     ; 12.225 ; 12.225 ; Fall       ; Enable          ;
;  IO[2]    ; Enable     ; 12.419 ; 12.419 ; Fall       ; Enable          ;
;  IO[3]    ; Enable     ; 12.105 ; 12.105 ; Fall       ; Enable          ;
;  IO[4]    ; Enable     ; 12.291 ; 12.291 ; Fall       ; Enable          ;
;  IO[5]    ; Enable     ; 12.118 ; 12.118 ; Fall       ; Enable          ;
;  IO[6]    ; Enable     ; 12.025 ; 12.025 ; Fall       ; Enable          ;
;  IO[7]    ; Enable     ; 12.391 ; 12.391 ; Fall       ; Enable          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Empty     ; Clk        ; 5.179  ; 5.179  ; Rise       ; Clk             ;
; Full      ; Clk        ; 5.318  ; 5.318  ; Rise       ; Clk             ;
; IO[*]     ; Clk        ; 24.581 ; 24.581 ; Rise       ; Clk             ;
;  IO[0]    ; Clk        ; 24.581 ; 24.581 ; Rise       ; Clk             ;
;  IO[1]    ; Clk        ; 23.392 ; 23.392 ; Rise       ; Clk             ;
;  IO[2]    ; Clk        ; 24.304 ; 24.304 ; Rise       ; Clk             ;
;  IO[3]    ; Clk        ; 23.813 ; 23.813 ; Rise       ; Clk             ;
;  IO[4]    ; Clk        ; 24.115 ; 24.115 ; Rise       ; Clk             ;
;  IO[5]    ; Clk        ; 23.119 ; 23.119 ; Rise       ; Clk             ;
;  IO[6]    ; Clk        ; 22.947 ; 22.947 ; Rise       ; Clk             ;
;  IO[7]    ; Clk        ; 24.038 ; 24.038 ; Rise       ; Clk             ;
; Empty     ; Clk        ; 4.875  ; 4.875  ; Fall       ; Clk             ;
; Full      ; Clk        ; 5.014  ; 5.014  ; Fall       ; Clk             ;
; IO[*]     ; Clk        ; 23.513 ; 23.513 ; Fall       ; Clk             ;
;  IO[0]    ; Clk        ; 23.513 ; 23.513 ; Fall       ; Clk             ;
;  IO[1]    ; Clk        ; 22.324 ; 22.324 ; Fall       ; Clk             ;
;  IO[2]    ; Clk        ; 23.236 ; 23.236 ; Fall       ; Clk             ;
;  IO[3]    ; Clk        ; 22.745 ; 22.745 ; Fall       ; Clk             ;
;  IO[4]    ; Clk        ; 23.047 ; 23.047 ; Fall       ; Clk             ;
;  IO[5]    ; Clk        ; 22.051 ; 22.051 ; Fall       ; Clk             ;
;  IO[6]    ; Clk        ; 21.879 ; 21.879 ; Fall       ; Clk             ;
;  IO[7]    ; Clk        ; 22.970 ; 22.970 ; Fall       ; Clk             ;
; IO[*]     ; Enable     ; 24.219 ; 24.219 ; Rise       ; Enable          ;
;  IO[0]    ; Enable     ; 24.219 ; 24.219 ; Rise       ; Enable          ;
;  IO[1]    ; Enable     ; 23.030 ; 23.030 ; Rise       ; Enable          ;
;  IO[2]    ; Enable     ; 23.942 ; 23.942 ; Rise       ; Enable          ;
;  IO[3]    ; Enable     ; 23.451 ; 23.451 ; Rise       ; Enable          ;
;  IO[4]    ; Enable     ; 23.753 ; 23.753 ; Rise       ; Enable          ;
;  IO[5]    ; Enable     ; 22.757 ; 22.757 ; Rise       ; Enable          ;
;  IO[6]    ; Enable     ; 22.585 ; 22.585 ; Rise       ; Enable          ;
;  IO[7]    ; Enable     ; 23.676 ; 23.676 ; Rise       ; Enable          ;
; Empty     ; Enable     ; 6.801  ; 6.801  ; Fall       ; Enable          ;
; Full      ; Enable     ; 6.940  ; 6.940  ; Fall       ; Enable          ;
; IO[*]     ; Enable     ; 23.779 ; 23.779 ; Fall       ; Enable          ;
;  IO[0]    ; Enable     ; 23.779 ; 23.779 ; Fall       ; Enable          ;
;  IO[1]    ; Enable     ; 22.590 ; 22.590 ; Fall       ; Enable          ;
;  IO[2]    ; Enable     ; 23.502 ; 23.502 ; Fall       ; Enable          ;
;  IO[3]    ; Enable     ; 23.011 ; 23.011 ; Fall       ; Enable          ;
;  IO[4]    ; Enable     ; 23.313 ; 23.313 ; Fall       ; Enable          ;
;  IO[5]    ; Enable     ; 22.317 ; 22.317 ; Fall       ; Enable          ;
;  IO[6]    ; Enable     ; 22.145 ; 22.145 ; Fall       ; Enable          ;
;  IO[7]    ; Enable     ; 23.236 ; 23.236 ; Fall       ; Enable          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Empty     ; Clk        ; 4.036 ; 4.036 ; Rise       ; Clk             ;
; Full      ; Clk        ; 4.173 ; 4.173 ; Rise       ; Clk             ;
; IO[*]     ; Clk        ; 6.405 ; 6.405 ; Rise       ; Clk             ;
;  IO[0]    ; Clk        ; 6.419 ; 6.419 ; Rise       ; Clk             ;
;  IO[1]    ; Clk        ; 6.562 ; 6.562 ; Rise       ; Clk             ;
;  IO[2]    ; Clk        ; 6.612 ; 6.612 ; Rise       ; Clk             ;
;  IO[3]    ; Clk        ; 6.554 ; 6.554 ; Rise       ; Clk             ;
;  IO[4]    ; Clk        ; 6.405 ; 6.405 ; Rise       ; Clk             ;
;  IO[5]    ; Clk        ; 6.523 ; 6.523 ; Rise       ; Clk             ;
;  IO[6]    ; Clk        ; 6.680 ; 6.680 ; Rise       ; Clk             ;
;  IO[7]    ; Clk        ; 6.818 ; 6.818 ; Rise       ; Clk             ;
; Empty     ; Clk        ; 3.391 ; 3.391 ; Fall       ; Clk             ;
; Full      ; Clk        ; 3.555 ; 3.555 ; Fall       ; Clk             ;
; IO[*]     ; Clk        ; 6.405 ; 6.405 ; Fall       ; Clk             ;
;  IO[0]    ; Clk        ; 6.419 ; 6.419 ; Fall       ; Clk             ;
;  IO[1]    ; Clk        ; 6.562 ; 6.562 ; Fall       ; Clk             ;
;  IO[2]    ; Clk        ; 6.612 ; 6.612 ; Fall       ; Clk             ;
;  IO[3]    ; Clk        ; 6.554 ; 6.554 ; Fall       ; Clk             ;
;  IO[4]    ; Clk        ; 6.405 ; 6.405 ; Fall       ; Clk             ;
;  IO[5]    ; Clk        ; 6.523 ; 6.523 ; Fall       ; Clk             ;
;  IO[6]    ; Clk        ; 6.680 ; 6.680 ; Fall       ; Clk             ;
;  IO[7]    ; Clk        ; 6.818 ; 6.818 ; Fall       ; Clk             ;
; IO[*]     ; Enable     ; 5.899 ; 5.899 ; Rise       ; Enable          ;
;  IO[0]    ; Enable     ; 5.913 ; 5.913 ; Rise       ; Enable          ;
;  IO[1]    ; Enable     ; 6.056 ; 6.056 ; Rise       ; Enable          ;
;  IO[2]    ; Enable     ; 6.106 ; 6.106 ; Rise       ; Enable          ;
;  IO[3]    ; Enable     ; 6.048 ; 6.048 ; Rise       ; Enable          ;
;  IO[4]    ; Enable     ; 5.899 ; 5.899 ; Rise       ; Enable          ;
;  IO[5]    ; Enable     ; 6.109 ; 6.109 ; Rise       ; Enable          ;
;  IO[6]    ; Enable     ; 6.174 ; 6.174 ; Rise       ; Enable          ;
;  IO[7]    ; Enable     ; 6.312 ; 6.312 ; Rise       ; Enable          ;
; Empty     ; Enable     ; 3.873 ; 3.873 ; Fall       ; Enable          ;
; Full      ; Enable     ; 4.012 ; 4.012 ; Fall       ; Enable          ;
; IO[*]     ; Enable     ; 4.789 ; 4.789 ; Fall       ; Enable          ;
;  IO[0]    ; Enable     ; 4.789 ; 4.789 ; Fall       ; Enable          ;
;  IO[1]    ; Enable     ; 5.537 ; 5.537 ; Fall       ; Enable          ;
;  IO[2]    ; Enable     ; 5.121 ; 5.121 ; Fall       ; Enable          ;
;  IO[3]    ; Enable     ; 5.658 ; 5.658 ; Fall       ; Enable          ;
;  IO[4]    ; Enable     ; 5.379 ; 5.379 ; Fall       ; Enable          ;
;  IO[5]    ; Enable     ; 5.195 ; 5.195 ; Fall       ; Enable          ;
;  IO[6]    ; Enable     ; 5.240 ; 5.240 ; Fall       ; Enable          ;
;  IO[7]    ; Enable     ; 5.462 ; 5.462 ; Fall       ; Enable          ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; Push_Pop   ; IO[0]       ; 26.031 ; 26.031 ; 26.031 ; 26.031 ;
; Push_Pop   ; IO[1]       ; 25.726 ; 25.726 ; 25.726 ; 25.726 ;
; Push_Pop   ; IO[2]       ; 25.866 ; 25.866 ; 25.866 ; 25.866 ;
; Push_Pop   ; IO[3]       ; 25.843 ; 25.843 ; 25.843 ; 25.843 ;
; Push_Pop   ; IO[4]       ; 25.736 ; 25.736 ; 25.736 ; 25.736 ;
; Push_Pop   ; IO[5]       ; 25.846 ; 25.846 ; 25.846 ; 25.846 ;
; Push_Pop   ; IO[6]       ; 25.843 ; 25.843 ; 25.843 ; 25.843 ;
; Push_Pop   ; IO[7]       ; 25.873 ; 25.873 ; 25.873 ; 25.873 ;
; Reset      ; IO[0]       ; 23.353 ; 23.353 ; 23.353 ; 23.353 ;
; Reset      ; IO[1]       ; 23.048 ; 23.048 ; 23.048 ; 23.048 ;
; Reset      ; IO[2]       ; 23.188 ; 23.188 ; 23.188 ; 23.188 ;
; Reset      ; IO[3]       ; 23.165 ; 23.165 ; 23.165 ; 23.165 ;
; Reset      ; IO[4]       ; 23.058 ; 23.058 ; 23.058 ; 23.058 ;
; Reset      ; IO[5]       ; 23.168 ; 23.168 ; 23.168 ; 23.168 ;
; Reset      ; IO[6]       ; 23.165 ; 23.165 ; 23.165 ; 23.165 ;
; Reset      ; IO[7]       ; 23.195 ; 23.195 ; 23.195 ; 23.195 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; Push_Pop   ; IO[0]       ; 7.328 ; 7.328 ; 7.328 ; 7.328 ;
; Push_Pop   ; IO[1]       ; 7.298 ; 7.298 ; 7.298 ; 7.298 ;
; Push_Pop   ; IO[2]       ; 7.438 ; 7.438 ; 7.438 ; 7.438 ;
; Push_Pop   ; IO[3]       ; 7.415 ; 7.415 ; 7.415 ; 7.415 ;
; Push_Pop   ; IO[4]       ; 7.308 ; 7.308 ; 7.308 ; 7.308 ;
; Push_Pop   ; IO[5]       ; 7.418 ; 7.418 ; 7.418 ; 7.418 ;
; Push_Pop   ; IO[6]       ; 7.415 ; 7.415 ; 7.415 ; 7.415 ;
; Push_Pop   ; IO[7]       ; 7.445 ; 7.445 ; 7.445 ; 7.445 ;
; Reset      ; IO[0]       ; 6.078 ; 6.078 ; 6.078 ; 6.078 ;
; Reset      ; IO[1]       ; 6.048 ; 6.048 ; 6.048 ; 6.048 ;
; Reset      ; IO[2]       ; 6.188 ; 6.188 ; 6.188 ; 6.188 ;
; Reset      ; IO[3]       ; 6.165 ; 6.165 ; 6.165 ; 6.165 ;
; Reset      ; IO[4]       ; 6.058 ; 6.058 ; 6.058 ; 6.058 ;
; Reset      ; IO[5]       ; 6.168 ; 6.168 ; 6.168 ; 6.168 ;
; Reset      ; IO[6]       ; 6.165 ; 6.165 ; 6.165 ; 6.165 ;
; Reset      ; IO[7]       ; 6.195 ; 6.195 ; 6.195 ; 6.195 ;
+------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+--------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+------+------------+-----------------+
; IO[*]     ; Clk        ; 24.276 ;      ; Rise       ; Clk             ;
;  IO[0]    ; Clk        ; 24.306 ;      ; Rise       ; Clk             ;
;  IO[1]    ; Clk        ; 24.276 ;      ; Rise       ; Clk             ;
;  IO[2]    ; Clk        ; 24.416 ;      ; Rise       ; Clk             ;
;  IO[3]    ; Clk        ; 24.393 ;      ; Rise       ; Clk             ;
;  IO[4]    ; Clk        ; 24.286 ;      ; Rise       ; Clk             ;
;  IO[5]    ; Clk        ; 24.396 ;      ; Rise       ; Clk             ;
;  IO[6]    ; Clk        ; 24.393 ;      ; Rise       ; Clk             ;
;  IO[7]    ; Clk        ; 24.423 ;      ; Rise       ; Clk             ;
; IO[*]     ; Clk        ; 23.208 ;      ; Fall       ; Clk             ;
;  IO[0]    ; Clk        ; 23.238 ;      ; Fall       ; Clk             ;
;  IO[1]    ; Clk        ; 23.208 ;      ; Fall       ; Clk             ;
;  IO[2]    ; Clk        ; 23.348 ;      ; Fall       ; Clk             ;
;  IO[3]    ; Clk        ; 23.325 ;      ; Fall       ; Clk             ;
;  IO[4]    ; Clk        ; 23.218 ;      ; Fall       ; Clk             ;
;  IO[5]    ; Clk        ; 23.328 ;      ; Fall       ; Clk             ;
;  IO[6]    ; Clk        ; 23.325 ;      ; Fall       ; Clk             ;
;  IO[7]    ; Clk        ; 23.355 ;      ; Fall       ; Clk             ;
; IO[*]     ; Enable     ; 23.914 ;      ; Rise       ; Enable          ;
;  IO[0]    ; Enable     ; 23.944 ;      ; Rise       ; Enable          ;
;  IO[1]    ; Enable     ; 23.914 ;      ; Rise       ; Enable          ;
;  IO[2]    ; Enable     ; 24.054 ;      ; Rise       ; Enable          ;
;  IO[3]    ; Enable     ; 24.031 ;      ; Rise       ; Enable          ;
;  IO[4]    ; Enable     ; 23.924 ;      ; Rise       ; Enable          ;
;  IO[5]    ; Enable     ; 24.034 ;      ; Rise       ; Enable          ;
;  IO[6]    ; Enable     ; 24.031 ;      ; Rise       ; Enable          ;
;  IO[7]    ; Enable     ; 24.061 ;      ; Rise       ; Enable          ;
; IO[*]     ; Enable     ; 23.474 ;      ; Fall       ; Enable          ;
;  IO[0]    ; Enable     ; 23.504 ;      ; Fall       ; Enable          ;
;  IO[1]    ; Enable     ; 23.474 ;      ; Fall       ; Enable          ;
;  IO[2]    ; Enable     ; 23.614 ;      ; Fall       ; Enable          ;
;  IO[3]    ; Enable     ; 23.591 ;      ; Fall       ; Enable          ;
;  IO[4]    ; Enable     ; 23.484 ;      ; Fall       ; Enable          ;
;  IO[5]    ; Enable     ; 23.594 ;      ; Fall       ; Enable          ;
;  IO[6]    ; Enable     ; 23.591 ;      ; Fall       ; Enable          ;
;  IO[7]    ; Enable     ; 23.621 ;      ; Fall       ; Enable          ;
+-----------+------------+--------+------+------------+-----------------+


+----------------------------------------------------------------------+
; Minimum Output Enable Times                                          ;
+-----------+------------+-------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+------+------------+-----------------+
; IO[*]     ; Clk        ; 6.306 ;      ; Rise       ; Clk             ;
;  IO[0]    ; Clk        ; 6.336 ;      ; Rise       ; Clk             ;
;  IO[1]    ; Clk        ; 6.306 ;      ; Rise       ; Clk             ;
;  IO[2]    ; Clk        ; 6.446 ;      ; Rise       ; Clk             ;
;  IO[3]    ; Clk        ; 6.423 ;      ; Rise       ; Clk             ;
;  IO[4]    ; Clk        ; 6.316 ;      ; Rise       ; Clk             ;
;  IO[5]    ; Clk        ; 6.426 ;      ; Rise       ; Clk             ;
;  IO[6]    ; Clk        ; 6.423 ;      ; Rise       ; Clk             ;
;  IO[7]    ; Clk        ; 6.453 ;      ; Rise       ; Clk             ;
; IO[*]     ; Clk        ; 6.306 ;      ; Fall       ; Clk             ;
;  IO[0]    ; Clk        ; 6.336 ;      ; Fall       ; Clk             ;
;  IO[1]    ; Clk        ; 6.306 ;      ; Fall       ; Clk             ;
;  IO[2]    ; Clk        ; 6.446 ;      ; Fall       ; Clk             ;
;  IO[3]    ; Clk        ; 6.423 ;      ; Fall       ; Clk             ;
;  IO[4]    ; Clk        ; 6.316 ;      ; Fall       ; Clk             ;
;  IO[5]    ; Clk        ; 6.426 ;      ; Fall       ; Clk             ;
;  IO[6]    ; Clk        ; 6.423 ;      ; Fall       ; Clk             ;
;  IO[7]    ; Clk        ; 6.453 ;      ; Fall       ; Clk             ;
; IO[*]     ; Enable     ; 4.426 ;      ; Rise       ; Enable          ;
;  IO[0]    ; Enable     ; 4.456 ;      ; Rise       ; Enable          ;
;  IO[1]    ; Enable     ; 4.426 ;      ; Rise       ; Enable          ;
;  IO[2]    ; Enable     ; 4.566 ;      ; Rise       ; Enable          ;
;  IO[3]    ; Enable     ; 4.543 ;      ; Rise       ; Enable          ;
;  IO[4]    ; Enable     ; 4.436 ;      ; Rise       ; Enable          ;
;  IO[5]    ; Enable     ; 4.546 ;      ; Rise       ; Enable          ;
;  IO[6]    ; Enable     ; 4.543 ;      ; Rise       ; Enable          ;
;  IO[7]    ; Enable     ; 4.573 ;      ; Rise       ; Enable          ;
; IO[*]     ; Enable     ; 4.426 ;      ; Fall       ; Enable          ;
;  IO[0]    ; Enable     ; 4.456 ;      ; Fall       ; Enable          ;
;  IO[1]    ; Enable     ; 4.426 ;      ; Fall       ; Enable          ;
;  IO[2]    ; Enable     ; 4.566 ;      ; Fall       ; Enable          ;
;  IO[3]    ; Enable     ; 4.543 ;      ; Fall       ; Enable          ;
;  IO[4]    ; Enable     ; 4.436 ;      ; Fall       ; Enable          ;
;  IO[5]    ; Enable     ; 4.546 ;      ; Fall       ; Enable          ;
;  IO[6]    ; Enable     ; 4.543 ;      ; Fall       ; Enable          ;
;  IO[7]    ; Enable     ; 4.573 ;      ; Fall       ; Enable          ;
+-----------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; IO[*]     ; Clk        ; 24.276    ;           ; Rise       ; Clk             ;
;  IO[0]    ; Clk        ; 24.306    ;           ; Rise       ; Clk             ;
;  IO[1]    ; Clk        ; 24.276    ;           ; Rise       ; Clk             ;
;  IO[2]    ; Clk        ; 24.416    ;           ; Rise       ; Clk             ;
;  IO[3]    ; Clk        ; 24.393    ;           ; Rise       ; Clk             ;
;  IO[4]    ; Clk        ; 24.286    ;           ; Rise       ; Clk             ;
;  IO[5]    ; Clk        ; 24.396    ;           ; Rise       ; Clk             ;
;  IO[6]    ; Clk        ; 24.393    ;           ; Rise       ; Clk             ;
;  IO[7]    ; Clk        ; 24.423    ;           ; Rise       ; Clk             ;
; IO[*]     ; Clk        ; 23.208    ;           ; Fall       ; Clk             ;
;  IO[0]    ; Clk        ; 23.238    ;           ; Fall       ; Clk             ;
;  IO[1]    ; Clk        ; 23.208    ;           ; Fall       ; Clk             ;
;  IO[2]    ; Clk        ; 23.348    ;           ; Fall       ; Clk             ;
;  IO[3]    ; Clk        ; 23.325    ;           ; Fall       ; Clk             ;
;  IO[4]    ; Clk        ; 23.218    ;           ; Fall       ; Clk             ;
;  IO[5]    ; Clk        ; 23.328    ;           ; Fall       ; Clk             ;
;  IO[6]    ; Clk        ; 23.325    ;           ; Fall       ; Clk             ;
;  IO[7]    ; Clk        ; 23.355    ;           ; Fall       ; Clk             ;
; IO[*]     ; Enable     ; 23.914    ;           ; Rise       ; Enable          ;
;  IO[0]    ; Enable     ; 23.944    ;           ; Rise       ; Enable          ;
;  IO[1]    ; Enable     ; 23.914    ;           ; Rise       ; Enable          ;
;  IO[2]    ; Enable     ; 24.054    ;           ; Rise       ; Enable          ;
;  IO[3]    ; Enable     ; 24.031    ;           ; Rise       ; Enable          ;
;  IO[4]    ; Enable     ; 23.924    ;           ; Rise       ; Enable          ;
;  IO[5]    ; Enable     ; 24.034    ;           ; Rise       ; Enable          ;
;  IO[6]    ; Enable     ; 24.031    ;           ; Rise       ; Enable          ;
;  IO[7]    ; Enable     ; 24.061    ;           ; Rise       ; Enable          ;
; IO[*]     ; Enable     ; 23.474    ;           ; Fall       ; Enable          ;
;  IO[0]    ; Enable     ; 23.504    ;           ; Fall       ; Enable          ;
;  IO[1]    ; Enable     ; 23.474    ;           ; Fall       ; Enable          ;
;  IO[2]    ; Enable     ; 23.614    ;           ; Fall       ; Enable          ;
;  IO[3]    ; Enable     ; 23.591    ;           ; Fall       ; Enable          ;
;  IO[4]    ; Enable     ; 23.484    ;           ; Fall       ; Enable          ;
;  IO[5]    ; Enable     ; 23.594    ;           ; Fall       ; Enable          ;
;  IO[6]    ; Enable     ; 23.591    ;           ; Fall       ; Enable          ;
;  IO[7]    ; Enable     ; 23.621    ;           ; Fall       ; Enable          ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; IO[*]     ; Clk        ; 6.306     ;           ; Rise       ; Clk             ;
;  IO[0]    ; Clk        ; 6.336     ;           ; Rise       ; Clk             ;
;  IO[1]    ; Clk        ; 6.306     ;           ; Rise       ; Clk             ;
;  IO[2]    ; Clk        ; 6.446     ;           ; Rise       ; Clk             ;
;  IO[3]    ; Clk        ; 6.423     ;           ; Rise       ; Clk             ;
;  IO[4]    ; Clk        ; 6.316     ;           ; Rise       ; Clk             ;
;  IO[5]    ; Clk        ; 6.426     ;           ; Rise       ; Clk             ;
;  IO[6]    ; Clk        ; 6.423     ;           ; Rise       ; Clk             ;
;  IO[7]    ; Clk        ; 6.453     ;           ; Rise       ; Clk             ;
; IO[*]     ; Clk        ; 6.306     ;           ; Fall       ; Clk             ;
;  IO[0]    ; Clk        ; 6.336     ;           ; Fall       ; Clk             ;
;  IO[1]    ; Clk        ; 6.306     ;           ; Fall       ; Clk             ;
;  IO[2]    ; Clk        ; 6.446     ;           ; Fall       ; Clk             ;
;  IO[3]    ; Clk        ; 6.423     ;           ; Fall       ; Clk             ;
;  IO[4]    ; Clk        ; 6.316     ;           ; Fall       ; Clk             ;
;  IO[5]    ; Clk        ; 6.426     ;           ; Fall       ; Clk             ;
;  IO[6]    ; Clk        ; 6.423     ;           ; Fall       ; Clk             ;
;  IO[7]    ; Clk        ; 6.453     ;           ; Fall       ; Clk             ;
; IO[*]     ; Enable     ; 4.426     ;           ; Rise       ; Enable          ;
;  IO[0]    ; Enable     ; 4.456     ;           ; Rise       ; Enable          ;
;  IO[1]    ; Enable     ; 4.426     ;           ; Rise       ; Enable          ;
;  IO[2]    ; Enable     ; 4.566     ;           ; Rise       ; Enable          ;
;  IO[3]    ; Enable     ; 4.543     ;           ; Rise       ; Enable          ;
;  IO[4]    ; Enable     ; 4.436     ;           ; Rise       ; Enable          ;
;  IO[5]    ; Enable     ; 4.546     ;           ; Rise       ; Enable          ;
;  IO[6]    ; Enable     ; 4.543     ;           ; Rise       ; Enable          ;
;  IO[7]    ; Enable     ; 4.573     ;           ; Rise       ; Enable          ;
; IO[*]     ; Enable     ; 4.426     ;           ; Fall       ; Enable          ;
;  IO[0]    ; Enable     ; 4.456     ;           ; Fall       ; Enable          ;
;  IO[1]    ; Enable     ; 4.426     ;           ; Fall       ; Enable          ;
;  IO[2]    ; Enable     ; 4.566     ;           ; Fall       ; Enable          ;
;  IO[3]    ; Enable     ; 4.543     ;           ; Fall       ; Enable          ;
;  IO[4]    ; Enable     ; 4.436     ;           ; Fall       ; Enable          ;
;  IO[5]    ; Enable     ; 4.546     ;           ; Fall       ; Enable          ;
;  IO[6]    ; Enable     ; 4.543     ;           ; Fall       ; Enable          ;
;  IO[7]    ; Enable     ; 4.573     ;           ; Fall       ; Enable          ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+------+----------+----------+---------------------+
; Clock            ; Setup ; Hold ; Recovery ; Removal  ; Minimum Pulse Width ;
+------------------+-------+------+----------+----------+---------------------+
; Worst-case Slack ; N/A   ; N/A  ; -16.397  ; -23.228  ; -32.448             ;
;  Clk             ; N/A   ; N/A  ; -16.397  ; -22.547  ; -25.712             ;
;  Enable          ; N/A   ; N/A  ; -13.161  ; -23.228  ; -32.448             ;
; Design-wide TNS  ; 0.0   ; 0.0  ; -162.296 ; -254.121 ; -3688160.472        ;
;  Clk             ; N/A   ; N/A  ; -93.369  ; -116.026 ; -1805222.392        ;
;  Enable          ; N/A   ; N/A  ; -68.927  ; -138.095 ; -1882938.080        ;
+------------------+-------+------+----------+----------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; IO[*]     ; Clk        ; 6.290 ; 6.290 ; Rise       ; Clk             ;
;  IO[0]    ; Clk        ; 3.562 ; 3.562 ; Rise       ; Clk             ;
;  IO[1]    ; Clk        ; 3.596 ; 3.596 ; Rise       ; Clk             ;
;  IO[2]    ; Clk        ; 5.740 ; 5.740 ; Rise       ; Clk             ;
;  IO[3]    ; Clk        ; 3.837 ; 3.837 ; Rise       ; Clk             ;
;  IO[4]    ; Clk        ; 4.053 ; 4.053 ; Rise       ; Clk             ;
;  IO[5]    ; Clk        ; 3.833 ; 3.833 ; Rise       ; Clk             ;
;  IO[6]    ; Clk        ; 6.290 ; 6.290 ; Rise       ; Clk             ;
;  IO[7]    ; Clk        ; 3.940 ; 3.940 ; Rise       ; Clk             ;
; IO[*]     ; Clk        ; 5.932 ; 5.932 ; Fall       ; Clk             ;
;  IO[0]    ; Clk        ; 3.566 ; 3.566 ; Fall       ; Clk             ;
;  IO[1]    ; Clk        ; 3.752 ; 3.752 ; Fall       ; Clk             ;
;  IO[2]    ; Clk        ; 5.932 ; 5.932 ; Fall       ; Clk             ;
;  IO[3]    ; Clk        ; 3.710 ; 3.710 ; Fall       ; Clk             ;
;  IO[4]    ; Clk        ; 4.000 ; 4.000 ; Fall       ; Clk             ;
;  IO[5]    ; Clk        ; 3.985 ; 3.985 ; Fall       ; Clk             ;
;  IO[6]    ; Clk        ; 5.834 ; 5.834 ; Fall       ; Clk             ;
;  IO[7]    ; Clk        ; 3.719 ; 3.719 ; Fall       ; Clk             ;
; IO[*]     ; Enable     ; 7.878 ; 7.878 ; Rise       ; Enable          ;
;  IO[0]    ; Enable     ; 5.221 ; 5.221 ; Rise       ; Enable          ;
;  IO[1]    ; Enable     ; 5.184 ; 5.184 ; Rise       ; Enable          ;
;  IO[2]    ; Enable     ; 7.619 ; 7.619 ; Rise       ; Enable          ;
;  IO[3]    ; Enable     ; 5.425 ; 5.425 ; Rise       ; Enable          ;
;  IO[4]    ; Enable     ; 5.709 ; 5.709 ; Rise       ; Enable          ;
;  IO[5]    ; Enable     ; 5.690 ; 5.690 ; Rise       ; Enable          ;
;  IO[6]    ; Enable     ; 7.878 ; 7.878 ; Rise       ; Enable          ;
;  IO[7]    ; Enable     ; 5.692 ; 5.692 ; Rise       ; Enable          ;
; IO[*]     ; Enable     ; 8.926 ; 8.926 ; Fall       ; Enable          ;
;  IO[0]    ; Enable     ; 6.623 ; 6.623 ; Fall       ; Enable          ;
;  IO[1]    ; Enable     ; 6.664 ; 6.664 ; Fall       ; Enable          ;
;  IO[2]    ; Enable     ; 8.926 ; 8.926 ; Fall       ; Enable          ;
;  IO[3]    ; Enable     ; 7.371 ; 7.371 ; Fall       ; Enable          ;
;  IO[4]    ; Enable     ; 6.701 ; 6.701 ; Fall       ; Enable          ;
;  IO[5]    ; Enable     ; 7.035 ; 7.035 ; Fall       ; Enable          ;
;  IO[6]    ; Enable     ; 8.306 ; 8.306 ; Fall       ; Enable          ;
;  IO[7]    ; Enable     ; 6.860 ; 6.860 ; Fall       ; Enable          ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; IO[*]     ; Clk        ; 28.437 ; 28.437 ; Rise       ; Clk             ;
;  IO[0]    ; Clk        ; 28.287 ; 28.287 ; Rise       ; Clk             ;
;  IO[1]    ; Clk        ; 27.851 ; 27.851 ; Rise       ; Clk             ;
;  IO[2]    ; Clk        ; 28.437 ; 28.437 ; Rise       ; Clk             ;
;  IO[3]    ; Clk        ; 28.084 ; 28.084 ; Rise       ; Clk             ;
;  IO[4]    ; Clk        ; 28.145 ; 28.145 ; Rise       ; Clk             ;
;  IO[5]    ; Clk        ; 28.259 ; 28.259 ; Rise       ; Clk             ;
;  IO[6]    ; Clk        ; 27.964 ; 27.964 ; Rise       ; Clk             ;
;  IO[7]    ; Clk        ; 27.896 ; 27.896 ; Rise       ; Clk             ;
; IO[*]     ; Clk        ; 28.301 ; 28.301 ; Fall       ; Clk             ;
;  IO[0]    ; Clk        ; 28.088 ; 28.088 ; Fall       ; Clk             ;
;  IO[1]    ; Clk        ; 28.150 ; 28.150 ; Fall       ; Clk             ;
;  IO[2]    ; Clk        ; 28.188 ; 28.188 ; Fall       ; Clk             ;
;  IO[3]    ; Clk        ; 28.301 ; 28.301 ; Fall       ; Clk             ;
;  IO[4]    ; Clk        ; 28.080 ; 28.080 ; Fall       ; Clk             ;
;  IO[5]    ; Clk        ; 28.232 ; 28.232 ; Fall       ; Clk             ;
;  IO[6]    ; Clk        ; 27.969 ; 27.969 ; Fall       ; Clk             ;
;  IO[7]    ; Clk        ; 28.170 ; 28.170 ; Fall       ; Clk             ;
; IO[*]     ; Enable     ; 29.118 ; 29.118 ; Rise       ; Enable          ;
;  IO[0]    ; Enable     ; 28.968 ; 28.968 ; Rise       ; Enable          ;
;  IO[1]    ; Enable     ; 28.532 ; 28.532 ; Rise       ; Enable          ;
;  IO[2]    ; Enable     ; 29.118 ; 29.118 ; Rise       ; Enable          ;
;  IO[3]    ; Enable     ; 28.765 ; 28.765 ; Rise       ; Enable          ;
;  IO[4]    ; Enable     ; 28.826 ; 28.826 ; Rise       ; Enable          ;
;  IO[5]    ; Enable     ; 28.940 ; 28.940 ; Rise       ; Enable          ;
;  IO[6]    ; Enable     ; 28.645 ; 28.645 ; Rise       ; Enable          ;
;  IO[7]    ; Enable     ; 28.577 ; 28.577 ; Rise       ; Enable          ;
; IO[*]     ; Enable     ; 28.982 ; 28.982 ; Fall       ; Enable          ;
;  IO[0]    ; Enable     ; 28.769 ; 28.769 ; Fall       ; Enable          ;
;  IO[1]    ; Enable     ; 28.831 ; 28.831 ; Fall       ; Enable          ;
;  IO[2]    ; Enable     ; 28.869 ; 28.869 ; Fall       ; Enable          ;
;  IO[3]    ; Enable     ; 28.982 ; 28.982 ; Fall       ; Enable          ;
;  IO[4]    ; Enable     ; 28.761 ; 28.761 ; Fall       ; Enable          ;
;  IO[5]    ; Enable     ; 28.913 ; 28.913 ; Fall       ; Enable          ;
;  IO[6]    ; Enable     ; 28.650 ; 28.650 ; Fall       ; Enable          ;
;  IO[7]    ; Enable     ; 28.851 ; 28.851 ; Fall       ; Enable          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Empty     ; Clk        ; 10.341 ; 10.341 ; Rise       ; Clk             ;
; Full      ; Clk        ; 10.603 ; 10.603 ; Rise       ; Clk             ;
; IO[*]     ; Clk        ; 53.806 ; 53.806 ; Rise       ; Clk             ;
;  IO[0]    ; Clk        ; 53.806 ; 53.806 ; Rise       ; Clk             ;
;  IO[1]    ; Clk        ; 51.370 ; 51.370 ; Rise       ; Clk             ;
;  IO[2]    ; Clk        ; 53.120 ; 53.120 ; Rise       ; Clk             ;
;  IO[3]    ; Clk        ; 52.263 ; 52.263 ; Rise       ; Clk             ;
;  IO[4]    ; Clk        ; 52.862 ; 52.862 ; Rise       ; Clk             ;
;  IO[5]    ; Clk        ; 50.835 ; 50.835 ; Rise       ; Clk             ;
;  IO[6]    ; Clk        ; 50.601 ; 50.601 ; Rise       ; Clk             ;
;  IO[7]    ; Clk        ; 52.840 ; 52.840 ; Rise       ; Clk             ;
; Empty     ; Clk        ; 9.613  ; 9.613  ; Fall       ; Clk             ;
; Full      ; Clk        ; 9.875  ; 9.875  ; Fall       ; Clk             ;
; IO[*]     ; Clk        ; 51.259 ; 51.259 ; Fall       ; Clk             ;
;  IO[0]    ; Clk        ; 51.259 ; 51.259 ; Fall       ; Clk             ;
;  IO[1]    ; Clk        ; 48.823 ; 48.823 ; Fall       ; Clk             ;
;  IO[2]    ; Clk        ; 50.573 ; 50.573 ; Fall       ; Clk             ;
;  IO[3]    ; Clk        ; 49.716 ; 49.716 ; Fall       ; Clk             ;
;  IO[4]    ; Clk        ; 50.315 ; 50.315 ; Fall       ; Clk             ;
;  IO[5]    ; Clk        ; 48.288 ; 48.288 ; Fall       ; Clk             ;
;  IO[6]    ; Clk        ; 48.054 ; 48.054 ; Fall       ; Clk             ;
;  IO[7]    ; Clk        ; 50.293 ; 50.293 ; Fall       ; Clk             ;
; IO[*]     ; Enable     ; 52.932 ; 52.932 ; Rise       ; Enable          ;
;  IO[0]    ; Enable     ; 52.932 ; 52.932 ; Rise       ; Enable          ;
;  IO[1]    ; Enable     ; 50.496 ; 50.496 ; Rise       ; Enable          ;
;  IO[2]    ; Enable     ; 52.246 ; 52.246 ; Rise       ; Enable          ;
;  IO[3]    ; Enable     ; 51.389 ; 51.389 ; Rise       ; Enable          ;
;  IO[4]    ; Enable     ; 51.988 ; 51.988 ; Rise       ; Enable          ;
;  IO[5]    ; Enable     ; 49.961 ; 49.961 ; Rise       ; Enable          ;
;  IO[6]    ; Enable     ; 49.727 ; 49.727 ; Rise       ; Enable          ;
;  IO[7]    ; Enable     ; 51.966 ; 51.966 ; Rise       ; Enable          ;
; Empty     ; Enable     ; 14.154 ; 14.154 ; Fall       ; Enable          ;
; Full      ; Enable     ; 14.416 ; 14.416 ; Fall       ; Enable          ;
; IO[*]     ; Enable     ; 51.940 ; 51.940 ; Fall       ; Enable          ;
;  IO[0]    ; Enable     ; 51.940 ; 51.940 ; Fall       ; Enable          ;
;  IO[1]    ; Enable     ; 49.504 ; 49.504 ; Fall       ; Enable          ;
;  IO[2]    ; Enable     ; 51.254 ; 51.254 ; Fall       ; Enable          ;
;  IO[3]    ; Enable     ; 50.397 ; 50.397 ; Fall       ; Enable          ;
;  IO[4]    ; Enable     ; 50.996 ; 50.996 ; Fall       ; Enable          ;
;  IO[5]    ; Enable     ; 48.969 ; 48.969 ; Fall       ; Enable          ;
;  IO[6]    ; Enable     ; 48.735 ; 48.735 ; Fall       ; Enable          ;
;  IO[7]    ; Enable     ; 50.974 ; 50.974 ; Fall       ; Enable          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Empty     ; Clk        ; 4.036 ; 4.036 ; Rise       ; Clk             ;
; Full      ; Clk        ; 4.173 ; 4.173 ; Rise       ; Clk             ;
; IO[*]     ; Clk        ; 6.405 ; 6.405 ; Rise       ; Clk             ;
;  IO[0]    ; Clk        ; 6.419 ; 6.419 ; Rise       ; Clk             ;
;  IO[1]    ; Clk        ; 6.562 ; 6.562 ; Rise       ; Clk             ;
;  IO[2]    ; Clk        ; 6.612 ; 6.612 ; Rise       ; Clk             ;
;  IO[3]    ; Clk        ; 6.554 ; 6.554 ; Rise       ; Clk             ;
;  IO[4]    ; Clk        ; 6.405 ; 6.405 ; Rise       ; Clk             ;
;  IO[5]    ; Clk        ; 6.523 ; 6.523 ; Rise       ; Clk             ;
;  IO[6]    ; Clk        ; 6.680 ; 6.680 ; Rise       ; Clk             ;
;  IO[7]    ; Clk        ; 6.818 ; 6.818 ; Rise       ; Clk             ;
; Empty     ; Clk        ; 3.391 ; 3.391 ; Fall       ; Clk             ;
; Full      ; Clk        ; 3.555 ; 3.555 ; Fall       ; Clk             ;
; IO[*]     ; Clk        ; 6.405 ; 6.405 ; Fall       ; Clk             ;
;  IO[0]    ; Clk        ; 6.419 ; 6.419 ; Fall       ; Clk             ;
;  IO[1]    ; Clk        ; 6.562 ; 6.562 ; Fall       ; Clk             ;
;  IO[2]    ; Clk        ; 6.612 ; 6.612 ; Fall       ; Clk             ;
;  IO[3]    ; Clk        ; 6.554 ; 6.554 ; Fall       ; Clk             ;
;  IO[4]    ; Clk        ; 6.405 ; 6.405 ; Fall       ; Clk             ;
;  IO[5]    ; Clk        ; 6.523 ; 6.523 ; Fall       ; Clk             ;
;  IO[6]    ; Clk        ; 6.680 ; 6.680 ; Fall       ; Clk             ;
;  IO[7]    ; Clk        ; 6.818 ; 6.818 ; Fall       ; Clk             ;
; IO[*]     ; Enable     ; 5.899 ; 5.899 ; Rise       ; Enable          ;
;  IO[0]    ; Enable     ; 5.913 ; 5.913 ; Rise       ; Enable          ;
;  IO[1]    ; Enable     ; 6.056 ; 6.056 ; Rise       ; Enable          ;
;  IO[2]    ; Enable     ; 6.106 ; 6.106 ; Rise       ; Enable          ;
;  IO[3]    ; Enable     ; 6.048 ; 6.048 ; Rise       ; Enable          ;
;  IO[4]    ; Enable     ; 5.899 ; 5.899 ; Rise       ; Enable          ;
;  IO[5]    ; Enable     ; 6.109 ; 6.109 ; Rise       ; Enable          ;
;  IO[6]    ; Enable     ; 6.174 ; 6.174 ; Rise       ; Enable          ;
;  IO[7]    ; Enable     ; 6.312 ; 6.312 ; Rise       ; Enable          ;
; Empty     ; Enable     ; 3.873 ; 3.873 ; Fall       ; Enable          ;
; Full      ; Enable     ; 4.012 ; 4.012 ; Fall       ; Enable          ;
; IO[*]     ; Enable     ; 4.789 ; 4.789 ; Fall       ; Enable          ;
;  IO[0]    ; Enable     ; 4.789 ; 4.789 ; Fall       ; Enable          ;
;  IO[1]    ; Enable     ; 5.537 ; 5.537 ; Fall       ; Enable          ;
;  IO[2]    ; Enable     ; 5.121 ; 5.121 ; Fall       ; Enable          ;
;  IO[3]    ; Enable     ; 5.658 ; 5.658 ; Fall       ; Enable          ;
;  IO[4]    ; Enable     ; 5.379 ; 5.379 ; Fall       ; Enable          ;
;  IO[5]    ; Enable     ; 5.195 ; 5.195 ; Fall       ; Enable          ;
;  IO[6]    ; Enable     ; 5.240 ; 5.240 ; Fall       ; Enable          ;
;  IO[7]    ; Enable     ; 5.462 ; 5.462 ; Fall       ; Enable          ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; Push_Pop   ; IO[0]       ; 55.272 ; 55.272 ; 55.272 ; 55.272 ;
; Push_Pop   ; IO[1]       ; 54.700 ; 54.700 ; 54.700 ; 54.700 ;
; Push_Pop   ; IO[2]       ; 54.967 ; 54.967 ; 54.967 ; 54.967 ;
; Push_Pop   ; IO[3]       ; 54.949 ; 54.949 ; 54.949 ; 54.949 ;
; Push_Pop   ; IO[4]       ; 54.710 ; 54.710 ; 54.710 ; 54.710 ;
; Push_Pop   ; IO[5]       ; 54.947 ; 54.947 ; 54.947 ; 54.947 ;
; Push_Pop   ; IO[6]       ; 54.949 ; 54.949 ; 54.949 ; 54.949 ;
; Push_Pop   ; IO[7]       ; 54.979 ; 54.979 ; 54.979 ; 54.979 ;
; Reset      ; IO[0]       ; 50.905 ; 50.905 ; 50.905 ; 50.905 ;
; Reset      ; IO[1]       ; 50.333 ; 50.333 ; 50.333 ; 50.333 ;
; Reset      ; IO[2]       ; 50.600 ; 50.600 ; 50.600 ; 50.600 ;
; Reset      ; IO[3]       ; 50.582 ; 50.582 ; 50.582 ; 50.582 ;
; Reset      ; IO[4]       ; 50.343 ; 50.343 ; 50.343 ; 50.343 ;
; Reset      ; IO[5]       ; 50.580 ; 50.580 ; 50.580 ; 50.580 ;
; Reset      ; IO[6]       ; 50.582 ; 50.582 ; 50.582 ; 50.582 ;
; Reset      ; IO[7]       ; 50.612 ; 50.612 ; 50.612 ; 50.612 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; Push_Pop   ; IO[0]       ; 7.328 ; 7.328 ; 7.328 ; 7.328 ;
; Push_Pop   ; IO[1]       ; 7.298 ; 7.298 ; 7.298 ; 7.298 ;
; Push_Pop   ; IO[2]       ; 7.438 ; 7.438 ; 7.438 ; 7.438 ;
; Push_Pop   ; IO[3]       ; 7.415 ; 7.415 ; 7.415 ; 7.415 ;
; Push_Pop   ; IO[4]       ; 7.308 ; 7.308 ; 7.308 ; 7.308 ;
; Push_Pop   ; IO[5]       ; 7.418 ; 7.418 ; 7.418 ; 7.418 ;
; Push_Pop   ; IO[6]       ; 7.415 ; 7.415 ; 7.415 ; 7.415 ;
; Push_Pop   ; IO[7]       ; 7.445 ; 7.445 ; 7.445 ; 7.445 ;
; Reset      ; IO[0]       ; 6.078 ; 6.078 ; 6.078 ; 6.078 ;
; Reset      ; IO[1]       ; 6.048 ; 6.048 ; 6.048 ; 6.048 ;
; Reset      ; IO[2]       ; 6.188 ; 6.188 ; 6.188 ; 6.188 ;
; Reset      ; IO[3]       ; 6.165 ; 6.165 ; 6.165 ; 6.165 ;
; Reset      ; IO[4]       ; 6.058 ; 6.058 ; 6.058 ; 6.058 ;
; Reset      ; IO[5]       ; 6.168 ; 6.168 ; 6.168 ; 6.168 ;
; Reset      ; IO[6]       ; 6.165 ; 6.165 ; 6.165 ; 6.165 ;
; Reset      ; IO[7]       ; 6.195 ; 6.195 ; 6.195 ; 6.195 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clk        ; Clk      ; 252      ; 257      ; 233      ; 236      ;
; Enable     ; Clk      ; 96       ; 298      ; 88       ; 272      ;
; Clk        ; Enable   ; 9        ; 9        ; 109      ; 110      ;
; Enable     ; Enable   ; 0        ; 0        ; 44       ; 136      ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clk        ; Clk      ; 252      ; 257      ; 233      ; 236      ;
; Enable     ; Clk      ; 96       ; 298      ; 88       ; 272      ;
; Clk        ; Enable   ; 9        ; 9        ; 109      ; 110      ;
; Enable     ; Enable   ; 0        ; 0        ; 44       ; 136      ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 12    ; 12   ;
; Unconstrained Input Port Paths  ; 8253  ; 8253 ;
; Unconstrained Output Ports      ; 10    ; 10   ;
; Unconstrained Output Port Paths ; 8396  ; 8396 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Nov 01 23:52:15 2020
Info: Command: quartus_sta Stack -c Stack
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 8212 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Stack.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name Clk Clk
    Info (332105): create_clock -period 1.000 -name Enable Enable
Warning (332125): Found combinational loop of 8 nodes
    Warning (332126): Node "Top_1|counter[9]|dff|b|WideNand0~0|combout"
    Warning (332126): Node "Top_1|counter[9]|dff|b|WideNand0~1|datab"
    Warning (332126): Node "Top_1|counter[9]|dff|b|WideNand0~1|combout"
    Warning (332126): Node "Top_1|counter[9]|dff|c|WideNand0~0|datab"
    Warning (332126): Node "Top_1|counter[9]|dff|c|WideNand0~0|combout"
    Warning (332126): Node "Top_1|counter[9]|dff|c|WideNand0~0|datac"
    Warning (332126): Node "Top_1|counter[9]|dff|b|WideNand0~0|datab"
    Warning (332126): Node "Top_1|counter[9]|dff|b|WideNand0~0|datac"
Warning (332125): Found combinational loop of 8 nodes
    Warning (332126): Node "Top_1|counter[8]|dff|b|WideNand0~0|combout"
    Warning (332126): Node "Top_1|counter[8]|dff|b|WideNand0~1|datab"
    Warning (332126): Node "Top_1|counter[8]|dff|b|WideNand0~1|combout"
    Warning (332126): Node "Top_1|counter[8]|dff|c|WideNand0~0|dataa"
    Warning (332126): Node "Top_1|counter[8]|dff|c|WideNand0~0|combout"
    Warning (332126): Node "Top_1|counter[8]|dff|b|WideNand0~0|datab"
    Warning (332126): Node "Top_1|counter[8]|dff|c|WideNand0~0|datad"
    Warning (332126): Node "Top_1|counter[8]|dff|b|WideNand0~0|dataa"
Warning (332125): Found combinational loop of 8 nodes
    Warning (332126): Node "Top_1|counter[7]|dff|b|WideNand0~0|combout"
    Warning (332126): Node "Top_1|counter[7]|dff|b|WideNand0~1|datab"
    Warning (332126): Node "Top_1|counter[7]|dff|b|WideNand0~1|combout"
    Warning (332126): Node "Top_1|counter[7]|dff|c|WideNand0~0|dataa"
    Warning (332126): Node "Top_1|counter[7]|dff|c|WideNand0~0|combout"
    Warning (332126): Node "Top_1|counter[7]|dff|c|WideNand0~0|datab"
    Warning (332126): Node "Top_1|counter[7]|dff|b|WideNand0~0|datab"
    Warning (332126): Node "Top_1|counter[7]|dff|b|WideNand0~0|dataa"
Warning (332125): Found combinational loop of 8 nodes
    Warning (332126): Node "Top_1|counter[6]|dff|c|WideNand0~0|combout"
    Warning (332126): Node "Top_1|counter[6]|dff|b|WideNand0~0|datab"
    Warning (332126): Node "Top_1|counter[6]|dff|b|WideNand0~0|combout"
    Warning (332126): Node "Top_1|counter[6]|dff|b|WideNand0~1|datab"
    Warning (332126): Node "Top_1|counter[6]|dff|b|WideNand0~1|combout"
    Warning (332126): Node "Top_1|counter[6]|dff|c|WideNand0~0|dataa"
    Warning (332126): Node "Top_1|counter[6]|dff|b|WideNand0~0|dataa"
    Warning (332126): Node "Top_1|counter[6]|dff|c|WideNand0~0|datad"
Warning (332125): Found combinational loop of 8 nodes
    Warning (332126): Node "Top_1|counter[5]|dff|c|WideNand0~0|combout"
    Warning (332126): Node "Top_1|counter[5]|dff|c|WideNand0~0|dataa"
    Warning (332126): Node "Top_1|counter[5]|dff|b|WideNand0~0|datac"
    Warning (332126): Node "Top_1|counter[5]|dff|b|WideNand0~0|combout"
    Warning (332126): Node "Top_1|counter[5]|dff|b|WideNand0~1|datab"
    Warning (332126): Node "Top_1|counter[5]|dff|b|WideNand0~1|combout"
    Warning (332126): Node "Top_1|counter[5]|dff|b|WideNand0~0|datab"
    Warning (332126): Node "Top_1|counter[5]|dff|c|WideNand0~0|datad"
Warning (332125): Found combinational loop of 8 nodes
    Warning (332126): Node "Top_1|counter[4]|dff|c|WideNand0~0|combout"
    Warning (332126): Node "Top_1|counter[4]|dff|c|WideNand0~0|datac"
    Warning (332126): Node "Top_1|counter[4]|dff|b|WideNand0~0|datab"
    Warning (332126): Node "Top_1|counter[4]|dff|b|WideNand0~0|combout"
    Warning (332126): Node "Top_1|counter[4]|dff|b|WideNand0~1|datab"
    Warning (332126): Node "Top_1|counter[4]|dff|b|WideNand0~1|combout"
    Warning (332126): Node "Top_1|counter[4]|dff|b|WideNand0~0|dataa"
    Warning (332126): Node "Top_1|counter[4]|dff|c|WideNand0~0|datad"
Warning (332125): Found combinational loop of 8 nodes
    Warning (332126): Node "Top_1|counter[3]|dff|c|WideNand0~0|combout"
    Warning (332126): Node "Top_1|counter[3]|dff|c|WideNand0~0|dataa"
    Warning (332126): Node "Top_1|counter[3]|dff|b|WideNand0~0|datab"
    Warning (332126): Node "Top_1|counter[3]|dff|b|WideNand0~0|combout"
    Warning (332126): Node "Top_1|counter[3]|dff|b|WideNand0~1|dataa"
    Warning (332126): Node "Top_1|counter[3]|dff|b|WideNand0~1|combout"
    Warning (332126): Node "Top_1|counter[3]|dff|c|WideNand0~0|datab"
    Warning (332126): Node "Top_1|counter[3]|dff|b|WideNand0~0|datac"
Warning (332125): Found combinational loop of 8 nodes
    Warning (332126): Node "Top_1|counter[2]|dff|c|WideNand0~0|combout"
    Warning (332126): Node "Top_1|counter[2]|dff|b|WideNand0~0|datac"
    Warning (332126): Node "Top_1|counter[2]|dff|b|WideNand0~0|combout"
    Warning (332126): Node "Top_1|counter[2]|dff|b|WideNand0~1|datab"
    Warning (332126): Node "Top_1|counter[2]|dff|b|WideNand0~1|combout"
    Warning (332126): Node "Top_1|counter[2]|dff|b|WideNand0~0|dataa"
    Warning (332126): Node "Top_1|counter[2]|dff|c|WideNand0~0|datab"
    Warning (332126): Node "Top_1|counter[2]|dff|c|WideNand0~0|datad"
Warning (332125): Found combinational loop of 16 nodes
    Warning (332126): Node "Top_1|counter[1]|dff|c|WideNand0~0|combout"
    Warning (332126): Node "Top_1|counter[1]|dff|c|WideNand0~0|dataa"
    Warning (332126): Node "Top_1|counter[1]|h|g5|dataa"
    Warning (332126): Node "Top_1|counter[1]|h|g5|combout"
    Warning (332126): Node "Top_1|counter[1]|dff|b|WideNand0~0|datab"
    Warning (332126): Node "Top_1|counter[1]|dff|b|WideNand0~0|combout"
    Warning (332126): Node "Top_1|counter[1]|dff|c|WideNand0~0|datab"
    Warning (332126): Node "Top_1|counter[1]|dff|b|WideNand0~0|dataa"
    Warning (332126): Node "Top_1|counter[1]|dff|a|WideNand1~0|dataa"
    Warning (332126): Node "Top_1|counter[1]|dff|a|WideNand1~0|combout"
    Warning (332126): Node "Top_1|counter[1]|dff|b|WideNand0~0|datac"
    Warning (332126): Node "Top_1|counter[1]|dff|c|WideNand0~1|datac"
    Warning (332126): Node "Top_1|counter[1]|dff|c|WideNand0~1|combout"
    Warning (332126): Node "Top_1|counter[1]|dff|a|WideNand1~0|datac"
    Warning (332126): Node "Top_1|counter[1]|dff|c|WideNand0~0|datac"
    Warning (332126): Node "Top_1|counter[1]|dff|a|WideNand1~0|datab"
Warning (332125): Found combinational loop of 8 nodes
    Warning (332126): Node "Top_1|counter[0]|dff|c|WideNand0~0|combout"
    Warning (332126): Node "Top_1|counter[0]|dff|b|WideNand0~0|dataa"
    Warning (332126): Node "Top_1|counter[0]|dff|b|WideNand0~0|combout"
    Warning (332126): Node "Top_1|counter[0]|dff|b|WideNand0~1|dataa"
    Warning (332126): Node "Top_1|counter[0]|dff|b|WideNand0~1|combout"
    Warning (332126): Node "Top_1|counter[0]|dff|c|WideNand0~0|dataa"
    Warning (332126): Node "Top_1|counter[0]|dff|b|WideNand0~0|datac"
    Warning (332126): Node "Top_1|counter[0]|dff|c|WideNand0~0|datad"
Warning (332125): Found combinational loop of 8 nodes
    Warning (332126): Node "Top|counter[9]|dff|a|WideNand1~0|combout"
    Warning (332126): Node "Top|counter[9]|dff|a|WideNand1~0|dataa"
    Warning (332126): Node "Top|counter[9]|dff|b|WideNand0~0|dataa"
    Warning (332126): Node "Top|counter[9]|dff|b|WideNand0~0|combout"
    Warning (332126): Node "Top|counter[9]|dff|a|WideNand1~0|datac"
    Warning (332126): Node "Top|counter[9]|dff|c|WideNand1~0|datac"
    Warning (332126): Node "Top|counter[9]|dff|c|WideNand1~0|combout"
    Warning (332126): Node "Top|counter[9]|dff|b|WideNand0~0|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Top|counter[8]|dff|b|WideNand0~1|combout"
    Warning (332126): Node "Top|counter[8]|dff|b|WideNand0~0|dataa"
    Warning (332126): Node "Top|counter[8]|dff|b|WideNand0~0|combout"
    Warning (332126): Node "Top|counter[8]|dff|b|WideNand0~1|dataa"
Warning (332125): Found combinational loop of 10 nodes
    Warning (332126): Node "Top|counter[6]|dff|a|WideNand1~3|combout"
    Warning (332126): Node "Top|counter[6]|dff|b|WideNand0~1|datac"
    Warning (332126): Node "Top|counter[6]|dff|b|WideNand0~1|combout"
    Warning (332126): Node "Top|counter[6]|dff|b|WideNand0~0|dataa"
    Warning (332126): Node "Top|counter[6]|dff|b|WideNand0~0|combout"
    Warning (332126): Node "Top|counter[6]|dff|b|WideNand0~1|datab"
    Warning (332126): Node "Top|counter[6]|dff|a|WideNand1~2|dataa"
    Warning (332126): Node "Top|counter[6]|dff|a|WideNand1~2|combout"
    Warning (332126): Node "Top|counter[6]|dff|a|WideNand1~3|datab"
    Warning (332126): Node "Top|counter[6]|dff|a|WideNand1~2|datab"
Warning (332125): Found combinational loop of 8 nodes
    Warning (332126): Node "Top|counter[5]|dff|a|WideNand1~0|combout"
    Warning (332126): Node "Top|counter[5]|dff|a|WideNand1~0|dataa"
    Warning (332126): Node "Top|counter[5]|dff|b|WideNand0~0|dataa"
    Warning (332126): Node "Top|counter[5]|dff|b|WideNand0~0|combout"
    Warning (332126): Node "Top|counter[5]|dff|a|WideNand1~0|datab"
    Warning (332126): Node "Top|counter[5]|dff|c|WideNand1~0|datab"
    Warning (332126): Node "Top|counter[5]|dff|c|WideNand1~0|combout"
    Warning (332126): Node "Top|counter[5]|dff|b|WideNand0~0|datab"
Warning (332125): Found combinational loop of 10 nodes
    Warning (332126): Node "Top|counter[4]|dff|a|WideNand1~3|combout"
    Warning (332126): Node "Top|counter[4]|dff|a|WideNand1~2|datab"
    Warning (332126): Node "Top|counter[4]|dff|a|WideNand1~2|combout"
    Warning (332126): Node "Top|counter[4]|dff|a|WideNand1~3|datac"
    Warning (332126): Node "Top|counter[4]|dff|b|WideNand0~1|datac"
    Warning (332126): Node "Top|counter[4]|dff|b|WideNand0~1|combout"
    Warning (332126): Node "Top|counter[4]|dff|b|WideNand0~0|datab"
    Warning (332126): Node "Top|counter[4]|dff|b|WideNand0~0|combout"
    Warning (332126): Node "Top|counter[4]|dff|b|WideNand0~1|datab"
    Warning (332126): Node "Top|counter[4]|dff|a|WideNand1~2|datac"
Warning (332125): Found combinational loop of 8 nodes
    Warning (332126): Node "Top|counter[7]|dff|a|WideNand1~0|combout"
    Warning (332126): Node "Top|counter[7]|dff|a|WideNand1~0|dataa"
    Warning (332126): Node "Top|counter[7]|dff|b|WideNand0~0|dataa"
    Warning (332126): Node "Top|counter[7]|dff|b|WideNand0~0|combout"
    Warning (332126): Node "Top|counter[7]|dff|a|WideNand1~0|datab"
    Warning (332126): Node "Top|counter[7]|dff|c|WideNand1~0|datac"
    Warning (332126): Node "Top|counter[7]|dff|c|WideNand1~0|combout"
    Warning (332126): Node "Top|counter[7]|dff|b|WideNand0~0|datab"
Warning (332125): Found combinational loop of 8 nodes
    Warning (332126): Node "Top|counter[3]|dff|a|WideNand1~0|combout"
    Warning (332126): Node "Top|counter[3]|dff|a|WideNand1~0|datab"
    Warning (332126): Node "Top|counter[3]|dff|b|WideNand0~0|dataa"
    Warning (332126): Node "Top|counter[3]|dff|b|WideNand0~0|combout"
    Warning (332126): Node "Top|counter[3]|dff|a|WideNand1~0|dataa"
    Warning (332126): Node "Top|counter[3]|dff|c|WideNand1~0|datac"
    Warning (332126): Node "Top|counter[3]|dff|c|WideNand1~0|combout"
    Warning (332126): Node "Top|counter[3]|dff|b|WideNand0~0|datab"
Warning (332125): Found combinational loop of 10 nodes
    Warning (332126): Node "Top|counter[2]|dff|a|WideNand1~3|combout"
    Warning (332126): Node "Top|counter[2]|dff|b|WideNand0~1|datac"
    Warning (332126): Node "Top|counter[2]|dff|b|WideNand0~1|combout"
    Warning (332126): Node "Top|counter[2]|dff|b|WideNand0~0|datac"
    Warning (332126): Node "Top|counter[2]|dff|b|WideNand0~0|combout"
    Warning (332126): Node "Top|counter[2]|dff|b|WideNand0~1|datab"
    Warning (332126): Node "Top|counter[2]|dff|a|WideNand1~2|dataa"
    Warning (332126): Node "Top|counter[2]|dff|a|WideNand1~2|combout"
    Warning (332126): Node "Top|counter[2]|dff|a|WideNand1~3|datac"
    Warning (332126): Node "Top|counter[2]|dff|a|WideNand1~2|datab"
Warning (332125): Found combinational loop of 10 nodes
    Warning (332126): Node "Top|counter[0]|dff|a|WideNand1~3|combout"
    Warning (332126): Node "Top|counter[0]|dff|a|WideNand1~2|dataa"
    Warning (332126): Node "Top|counter[0]|dff|a|WideNand1~2|combout"
    Warning (332126): Node "Top|counter[0]|dff|a|WideNand1~3|datac"
    Warning (332126): Node "Top|counter[0]|dff|b|WideNand0~1|datab"
    Warning (332126): Node "Top|counter[0]|dff|b|WideNand0~1|combout"
    Warning (332126): Node "Top|counter[0]|dff|b|WideNand0~0|datab"
    Warning (332126): Node "Top|counter[0]|dff|b|WideNand0~0|combout"
    Warning (332126): Node "Top|counter[0]|dff|b|WideNand0~1|datac"
    Warning (332126): Node "Top|counter[0]|dff|a|WideNand1~2|datac"
Warning (332125): Found combinational loop of 8 nodes
    Warning (332126): Node "Top|counter[1]|dff|a|WideNand1~0|combout"
    Warning (332126): Node "Top|counter[1]|dff|a|WideNand1~0|datac"
    Warning (332126): Node "Top|counter[1]|dff|b|WideNand0~0|dataa"
    Warning (332126): Node "Top|counter[1]|dff|b|WideNand0~0|combout"
    Warning (332126): Node "Top|counter[1]|dff|a|WideNand1~0|dataa"
    Warning (332126): Node "Top|counter[1]|dff|c|WideNand1~0|datac"
    Warning (332126): Node "Top|counter[1]|dff|c|WideNand1~0|combout"
    Warning (332126): Node "Top|counter[1]|dff|b|WideNand0~0|datab"
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): From: Top_1|counter[0]|dff|b|WideNand0~0|datad  to: Top_1|counter[0]|dff|c|WideNand0~0|combout
    Info (332098): From: Top_1|counter[0]|dff|b|WideNand0~1|datad  to: Top_1|counter[0]|dff|b|WideNand0~0|combout
    Info (332098): Cell: Top_1|counter[1]|h|g4~0  from: datab  to: combout
    Info (332098): Cell: Top_1|counter[1]|h|g4~0  from: datad  to: combout
    Info (332098): From: Top_1|counter[1]|h|g5|datac  to: Top_1|counter[1]|dff|c|WideNand0~0|combout
    Info (332098): From: Top_1|counter[1]|h|g5|datad  to: Top_1|counter[1]|dff|c|WideNand0~0|combout
    Info (332098): From: Top_1|counter[2]|dff|b|WideNand0~0|datad  to: Top_1|counter[2]|dff|c|WideNand0~0|combout
    Info (332098): From: Top_1|counter[2]|dff|b|WideNand0~1|datac  to: Top_1|counter[2]|dff|b|WideNand0~0|combout
    Info (332098): Cell: Top_1|counter[2]|h|g4~0  from: datac  to: combout
    Info (332098): Cell: Top_1|counter[2]|h|g4~0  from: datad  to: combout
    Info (332098): From: Top_1|counter[3]|dff|b|WideNand0~0|datad  to: Top_1|counter[3]|dff|c|WideNand0~0|combout
    Info (332098): From: Top_1|counter[3]|dff|b|WideNand0~1|datac  to: Top_1|counter[3]|dff|b|WideNand0~0|combout
    Info (332098): Cell: Top_1|counter[3]|h|g4~0  from: datac  to: combout
    Info (332098): Cell: Top_1|counter[3]|h|g4~0  from: datad  to: combout
    Info (332098): From: Top_1|counter[4]|dff|b|WideNand0~0|datac  to: Top_1|counter[4]|dff|c|WideNand0~0|combout
    Info (332098): From: Top_1|counter[4]|dff|b|WideNand0~0|datad  to: Top_1|counter[4]|dff|c|WideNand0~0|combout
    Info (332098): From: Top_1|counter[4]|dff|b|WideNand0~1|datac  to: Top_1|counter[4]|dff|b|WideNand0~0|combout
    Info (332098): Cell: Top_1|counter[4]|h|g4~0  from: dataa  to: combout
    Info (332098): Cell: Top_1|counter[4]|h|g4~0  from: datab  to: combout
    Info (332098): Cell: Top_1|counter[4]|h|g4~0  from: datac  to: combout
    Info (332098): From: Top_1|counter[5]|dff|b|WideNand0~0|datad  to: Top_1|counter[5]|dff|c|WideNand0~0|combout
    Info (332098): From: Top_1|counter[5]|dff|b|WideNand0~1|datad  to: Top_1|counter[5]|dff|b|WideNand0~0|combout
    Info (332098): Cell: Top_1|counter[5]|h|g4~0  from: datac  to: combout
    Info (332098): Cell: Top_1|counter[5]|h|g4~0  from: datad  to: combout
    Info (332098): From: Top_1|counter[6]|dff|b|WideNand0~0|datac  to: Top_1|counter[6]|dff|c|WideNand0~0|combout
    Info (332098): From: Top_1|counter[6]|dff|b|WideNand0~0|datad  to: Top_1|counter[6]|dff|c|WideNand0~0|combout
    Info (332098): From: Top_1|counter[6]|dff|b|WideNand0~1|datad  to: Top_1|counter[6]|dff|b|WideNand0~0|combout
    Info (332098): Cell: Top_1|counter[6]|h|g4~0  from: dataa  to: combout
    Info (332098): Cell: Top_1|counter[6]|h|g4~0  from: datac  to: combout
    Info (332098): Cell: Top_1|counter[6]|h|g4~0  from: datad  to: combout
    Info (332098): From: Top_1|counter[7]|dff|b|WideNand0~0|datad  to: Top_1|counter[7]|dff|c|WideNand0~0|combout
    Info (332098): From: Top_1|counter[7]|dff|b|WideNand0~1|datac  to: Top_1|counter[7]|dff|b|WideNand0~0|combout
    Info (332098): Cell: Top_1|counter[7]|h|g4~0  from: datac  to: combout
    Info (332098): Cell: Top_1|counter[7]|h|g4~0  from: datad  to: combout
    Info (332098): From: Top_1|counter[8]|dff|b|WideNand0~0|datac  to: Top_1|counter[8]|dff|c|WideNand0~0|combout
    Info (332098): From: Top_1|counter[8]|dff|b|WideNand0~0|datad  to: Top_1|counter[8]|dff|c|WideNand0~0|combout
    Info (332098): From: Top_1|counter[8]|dff|b|WideNand0~1|datad  to: Top_1|counter[8]|dff|b|WideNand0~0|combout
    Info (332098): Cell: Top_1|counter[8]|h|g4~0  from: dataa  to: combout
    Info (332098): Cell: Top_1|counter[8]|h|g4~0  from: datab  to: combout
    Info (332098): Cell: Top_1|counter[8]|h|g4~0  from: datac  to: combout
    Info (332098): From: Top_1|counter[9]|dff|b|WideNand0~0|datad  to: Top_1|counter[9]|dff|c|WideNand0~0|combout
    Info (332098): From: Top_1|counter[9]|dff|b|WideNand0~1|datac  to: Top_1|counter[9]|dff|b|WideNand0~0|combout
    Info (332098): From: Top|counter[0]|dff|a|WideNand1~2|datad  to: Top|counter[0]|dff|b|WideNand0~1|combout
    Info (332098): From: Top|counter[0]|dff|b|WideNand0~0|datad  to: Top|counter[0]|dff|b|WideNand0~1|combout
    Info (332098): Cell: Top|counter[1]|h|g5  from: datac  to: combout
    Info (332098): From: Top|counter[2]|dff|a|WideNand1~2|datad  to: Top|counter[2]|dff|b|WideNand0~1|combout
    Info (332098): From: Top|counter[2]|dff|b|WideNand0~0|datad  to: Top|counter[2]|dff|b|WideNand0~1|combout
    Info (332098): Cell: Top|counter[3]|h|g4~0  from: datad  to: combout
    Info (332098): Cell: Top|counter[3]|h|g5  from: datab  to: combout
    Info (332098): Cell: Top|counter[3]|h|g5  from: datad  to: combout
    Info (332098): From: Top|counter[4]|dff|a|WideNand1~2|datad  to: Top|counter[4]|dff|b|WideNand0~1|combout
    Info (332098): From: Top|counter[4]|dff|b|WideNand0~0|datad  to: Top|counter[4]|dff|b|WideNand0~1|combout
    Info (332098): Cell: Top|counter[5]|h|g4~0  from: dataa  to: combout
    Info (332098): Cell: Top|counter[5]|h|g5  from: dataa  to: combout
    Info (332098): Cell: Top|counter[5]|h|g5  from: datad  to: combout
    Info (332098): From: Top|counter[6]|dff|a|WideNand1~2|datad  to: Top|counter[6]|dff|b|WideNand0~1|combout
    Info (332098): From: Top|counter[6]|dff|b|WideNand0~0|datad  to: Top|counter[6]|dff|b|WideNand0~1|combout
    Info (332098): Cell: Top|counter[7]|h|g4~0  from: datab  to: combout
    Info (332098): Cell: Top|counter[7]|h|g5  from: datac  to: combout
    Info (332098): Cell: Top|counter[7]|h|g5  from: datad  to: combout
    Info (332098): From: Top|counter[8]|dff|b|WideNand0~0|datad  to: Top|counter[8]|dff|b|WideNand0~1|combout
    Info (332098): Cell: Top|counter[9]|h|g5  from: dataa  to: combout
    Info (332098): Cell: Top|counter[9]|h|g5  from: datad  to: combout
    Info (332098): Cell: mux[0]|g3~0  from: datab  to: combout
    Info (332098): Cell: mux[1]|g3~0  from: datac  to: combout
    Info (332098): Cell: mux[2]|g3~0  from: datab  to: combout
    Info (332098): Cell: mux[3]|g3~0  from: datab  to: combout
    Info (332098): Cell: mux[4]|g3~0  from: datab  to: combout
    Info (332098): Cell: mux[5]|g3~0  from: datab  to: combout
    Info (332098): Cell: mux[6]|g3~0  from: datad  to: combout
    Info (332098): Cell: mux[7]|g3~0  from: datad  to: combout
    Info (332098): Cell: mux[8]|g3~0  from: datad  to: combout
    Info (332098): Cell: mux[9]|g3~0  from: datad  to: combout
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332140): No fmax paths to report
Info (332140): No Setup paths to report
Info (332140): No Hold paths to report
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case recovery slack is -16.397
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -16.397       -93.369 Clk 
    Info (332119):   -13.161       -68.927 Enable 
Info (332146): Worst-case removal slack is -23.228
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -23.228      -138.095 Enable 
    Info (332119):   -22.547      -116.026 Clk 
Info (332146): Worst-case minimum pulse width slack is -32.448
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -32.448  -1882938.080 Enable 
    Info (332119):   -25.712  -1805222.392 Clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): From: Top_1|counter[0]|dff|b|WideNand0~0|datad  to: Top_1|counter[0]|dff|c|WideNand0~0|combout
    Info (332098): From: Top_1|counter[0]|dff|b|WideNand0~1|datad  to: Top_1|counter[0]|dff|b|WideNand0~0|combout
    Info (332098): Cell: Top_1|counter[1]|h|g4~0  from: datab  to: combout
    Info (332098): Cell: Top_1|counter[1]|h|g4~0  from: datad  to: combout
    Info (332098): From: Top_1|counter[1]|h|g5|datac  to: Top_1|counter[1]|dff|c|WideNand0~0|combout
    Info (332098): From: Top_1|counter[1]|h|g5|datad  to: Top_1|counter[1]|dff|c|WideNand0~0|combout
    Info (332098): From: Top_1|counter[2]|dff|b|WideNand0~0|datad  to: Top_1|counter[2]|dff|c|WideNand0~0|combout
    Info (332098): From: Top_1|counter[2]|dff|b|WideNand0~1|datac  to: Top_1|counter[2]|dff|b|WideNand0~0|combout
    Info (332098): Cell: Top_1|counter[2]|h|g4~0  from: datac  to: combout
    Info (332098): Cell: Top_1|counter[2]|h|g4~0  from: datad  to: combout
    Info (332098): From: Top_1|counter[3]|dff|b|WideNand0~0|datad  to: Top_1|counter[3]|dff|c|WideNand0~0|combout
    Info (332098): From: Top_1|counter[3]|dff|b|WideNand0~1|datac  to: Top_1|counter[3]|dff|b|WideNand0~0|combout
    Info (332098): Cell: Top_1|counter[3]|h|g4~0  from: datac  to: combout
    Info (332098): Cell: Top_1|counter[3]|h|g4~0  from: datad  to: combout
    Info (332098): From: Top_1|counter[4]|dff|b|WideNand0~0|datac  to: Top_1|counter[4]|dff|c|WideNand0~0|combout
    Info (332098): From: Top_1|counter[4]|dff|b|WideNand0~0|datad  to: Top_1|counter[4]|dff|c|WideNand0~0|combout
    Info (332098): From: Top_1|counter[4]|dff|b|WideNand0~1|datac  to: Top_1|counter[4]|dff|b|WideNand0~0|combout
    Info (332098): Cell: Top_1|counter[4]|h|g4~0  from: dataa  to: combout
    Info (332098): Cell: Top_1|counter[4]|h|g4~0  from: datab  to: combout
    Info (332098): Cell: Top_1|counter[4]|h|g4~0  from: datac  to: combout
    Info (332098): From: Top_1|counter[5]|dff|b|WideNand0~0|datad  to: Top_1|counter[5]|dff|c|WideNand0~0|combout
    Info (332098): From: Top_1|counter[5]|dff|b|WideNand0~1|datad  to: Top_1|counter[5]|dff|b|WideNand0~0|combout
    Info (332098): Cell: Top_1|counter[5]|h|g4~0  from: datac  to: combout
    Info (332098): Cell: Top_1|counter[5]|h|g4~0  from: datad  to: combout
    Info (332098): From: Top_1|counter[6]|dff|b|WideNand0~0|datac  to: Top_1|counter[6]|dff|c|WideNand0~0|combout
    Info (332098): From: Top_1|counter[6]|dff|b|WideNand0~0|datad  to: Top_1|counter[6]|dff|c|WideNand0~0|combout
    Info (332098): From: Top_1|counter[6]|dff|b|WideNand0~1|datad  to: Top_1|counter[6]|dff|b|WideNand0~0|combout
    Info (332098): Cell: Top_1|counter[6]|h|g4~0  from: dataa  to: combout
    Info (332098): Cell: Top_1|counter[6]|h|g4~0  from: datac  to: combout
    Info (332098): Cell: Top_1|counter[6]|h|g4~0  from: datad  to: combout
    Info (332098): From: Top_1|counter[7]|dff|b|WideNand0~0|datad  to: Top_1|counter[7]|dff|c|WideNand0~0|combout
    Info (332098): From: Top_1|counter[7]|dff|b|WideNand0~1|datac  to: Top_1|counter[7]|dff|b|WideNand0~0|combout
    Info (332098): Cell: Top_1|counter[7]|h|g4~0  from: datac  to: combout
    Info (332098): Cell: Top_1|counter[7]|h|g4~0  from: datad  to: combout
    Info (332098): From: Top_1|counter[8]|dff|b|WideNand0~0|datac  to: Top_1|counter[8]|dff|c|WideNand0~0|combout
    Info (332098): From: Top_1|counter[8]|dff|b|WideNand0~0|datad  to: Top_1|counter[8]|dff|c|WideNand0~0|combout
    Info (332098): From: Top_1|counter[8]|dff|b|WideNand0~1|datad  to: Top_1|counter[8]|dff|b|WideNand0~0|combout
    Info (332098): Cell: Top_1|counter[8]|h|g4~0  from: dataa  to: combout
    Info (332098): Cell: Top_1|counter[8]|h|g4~0  from: datab  to: combout
    Info (332098): Cell: Top_1|counter[8]|h|g4~0  from: datac  to: combout
    Info (332098): From: Top_1|counter[9]|dff|b|WideNand0~0|datad  to: Top_1|counter[9]|dff|c|WideNand0~0|combout
    Info (332098): From: Top_1|counter[9]|dff|b|WideNand0~1|datac  to: Top_1|counter[9]|dff|b|WideNand0~0|combout
    Info (332098): From: Top|counter[0]|dff|a|WideNand1~2|datad  to: Top|counter[0]|dff|b|WideNand0~1|combout
    Info (332098): From: Top|counter[0]|dff|b|WideNand0~0|datad  to: Top|counter[0]|dff|b|WideNand0~1|combout
    Info (332098): Cell: Top|counter[1]|h|g5  from: datac  to: combout
    Info (332098): From: Top|counter[2]|dff|a|WideNand1~2|datad  to: Top|counter[2]|dff|b|WideNand0~1|combout
    Info (332098): From: Top|counter[2]|dff|b|WideNand0~0|datad  to: Top|counter[2]|dff|b|WideNand0~1|combout
    Info (332098): Cell: Top|counter[3]|h|g4~0  from: datad  to: combout
    Info (332098): Cell: Top|counter[3]|h|g5  from: datab  to: combout
    Info (332098): Cell: Top|counter[3]|h|g5  from: datad  to: combout
    Info (332098): From: Top|counter[4]|dff|a|WideNand1~2|datad  to: Top|counter[4]|dff|b|WideNand0~1|combout
    Info (332098): From: Top|counter[4]|dff|b|WideNand0~0|datad  to: Top|counter[4]|dff|b|WideNand0~1|combout
    Info (332098): Cell: Top|counter[5]|h|g4~0  from: dataa  to: combout
    Info (332098): Cell: Top|counter[5]|h|g5  from: dataa  to: combout
    Info (332098): Cell: Top|counter[5]|h|g5  from: datad  to: combout
    Info (332098): From: Top|counter[6]|dff|a|WideNand1~2|datad  to: Top|counter[6]|dff|b|WideNand0~1|combout
    Info (332098): From: Top|counter[6]|dff|b|WideNand0~0|datad  to: Top|counter[6]|dff|b|WideNand0~1|combout
    Info (332098): Cell: Top|counter[7]|h|g4~0  from: datab  to: combout
    Info (332098): Cell: Top|counter[7]|h|g5  from: datac  to: combout
    Info (332098): Cell: Top|counter[7]|h|g5  from: datad  to: combout
    Info (332098): From: Top|counter[8]|dff|b|WideNand0~0|datad  to: Top|counter[8]|dff|b|WideNand0~1|combout
    Info (332098): Cell: Top|counter[9]|h|g5  from: dataa  to: combout
    Info (332098): Cell: Top|counter[9]|h|g5  from: datad  to: combout
    Info (332098): Cell: mux[0]|g3~0  from: datab  to: combout
    Info (332098): Cell: mux[1]|g3~0  from: datac  to: combout
    Info (332098): Cell: mux[2]|g3~0  from: datab  to: combout
    Info (332098): Cell: mux[3]|g3~0  from: datab  to: combout
    Info (332098): Cell: mux[4]|g3~0  from: datab  to: combout
    Info (332098): Cell: mux[5]|g3~0  from: datab  to: combout
    Info (332098): Cell: mux[6]|g3~0  from: datad  to: combout
    Info (332098): Cell: mux[7]|g3~0  from: datad  to: combout
    Info (332098): Cell: mux[8]|g3~0  from: datad  to: combout
    Info (332098): Cell: mux[9]|g3~0  from: datad  to: combout
Info (332140): No Setup paths to report
Info (332140): No Hold paths to report
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case recovery slack is -7.090
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -7.090       -36.467 Clk 
    Info (332119):    -5.529       -26.548 Enable 
Info (332146): Worst-case removal slack is -10.034
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -10.034       -58.944 Enable 
    Info (332119):    -9.768       -50.189 Clk 
Info (332146): Worst-case minimum pulse width slack is -14.040
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -14.040   -795867.264 Enable 
    Info (332119):   -10.876   -759989.184 Clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 197 warnings
    Info: Peak virtual memory: 4823 megabytes
    Info: Processing ended: Sun Nov 01 23:52:23 2020
    Info: Elapsed time: 00:00:08
    Info: Total CPU time (on all processors): 00:00:06


