{
  "Top": "NN",
  "RtlTop": "NN",
  "RtlPrefix": "",
  "SourceLanguage": "cpp",
  "ResetStyle": "control",
  "GenerateBdFiles": "0",
  "HostMachineBits": "64",
  "Target": {
    "Family": "zynq",
    "Device": "xc7z100",
    "Package": "ffg1156",
    "Speed": "-1"
  },
  "HlsSolution": {
    
  },
  "ClockInfo": {
    "ClockName": "ap_clk",
    "ClockPeriod": "200",
    "IsCombLogic": "0",
    "II": "x",
    "Latency": "0",
    "Uncertainty": "25"
  },
  "Xdc": {"OocClocks": ["create_clock -name ap_clk -period 200.000 [get_ports ap_clk]"]},
  "Ipx": {
    "Vendor": "xilinx.com",
    "Library": "hls",
    "Name": "NN",
    "Version": "1.0",
    "DisplayName": "Nn",
    "Revision": "",
    "Description": "An IP generated by Vivado HLS",
    "Taxonomy": "\/VIVADO_HLS_IP"
  },
  "Files": {
    "CSource": ["..\/NN.cpp"],
    "Vhdl": [
      "impl\/vhdl\/NN_mac_muladd_15nibs.vhd",
      "impl\/vhdl\/NN_mac_muladd_18scud.vhd",
      "impl\/vhdl\/NN_mac_muladd_18sdEe.vhd",
      "impl\/vhdl\/NN_mac_muladd_18sfYi.vhd",
      "impl\/vhdl\/NN_mac_muladd_18sg8j.vhd",
      "impl\/vhdl\/NN_mac_muladd_18skbM.vhd",
      "impl\/vhdl\/NN_mac_muladd_18socq.vhd",
      "impl\/vhdl\/NN_mac_muladd_18spcA.vhd",
      "impl\/vhdl\/NN_mac_muladd_18sqcK.vhd",
      "impl\/vhdl\/NN_mac_muladd_18srcU.vhd",
      "impl\/vhdl\/NN_mac_muladd_18ssc4.vhd",
      "impl\/vhdl\/NN_mul_mul_15ns_1jbC.vhd",
      "impl\/vhdl\/NN_mul_mul_16ns_1hbi.vhd",
      "impl\/vhdl\/NN_mul_mul_18s_14mb6.vhd",
      "impl\/vhdl\/NN_mul_mul_18s_15bkb.vhd",
      "impl\/vhdl\/NN_mul_mul_18s_15ncg.vhd",
      "impl\/vhdl\/NN_mul_mul_18s_16eOg.vhd",
      "impl\/vhdl\/NN_mul_mul_18s_16lbW.vhd",
      "impl\/vhdl\/NN_mux_1287_18_1_1.vhd",
      "impl\/vhdl\/NN.vhd"
    ],
    "Verilog": [
      "impl\/verilog\/NN_mac_muladd_15nibs.v",
      "impl\/verilog\/NN_mac_muladd_18scud.v",
      "impl\/verilog\/NN_mac_muladd_18sdEe.v",
      "impl\/verilog\/NN_mac_muladd_18sfYi.v",
      "impl\/verilog\/NN_mac_muladd_18sg8j.v",
      "impl\/verilog\/NN_mac_muladd_18skbM.v",
      "impl\/verilog\/NN_mac_muladd_18socq.v",
      "impl\/verilog\/NN_mac_muladd_18spcA.v",
      "impl\/verilog\/NN_mac_muladd_18sqcK.v",
      "impl\/verilog\/NN_mac_muladd_18srcU.v",
      "impl\/verilog\/NN_mac_muladd_18ssc4.v",
      "impl\/verilog\/NN_mul_mul_15ns_1jbC.v",
      "impl\/verilog\/NN_mul_mul_16ns_1hbi.v",
      "impl\/verilog\/NN_mul_mul_18s_14mb6.v",
      "impl\/verilog\/NN_mul_mul_18s_15bkb.v",
      "impl\/verilog\/NN_mul_mul_18s_15ncg.v",
      "impl\/verilog\/NN_mul_mul_18s_16eOg.v",
      "impl\/verilog\/NN_mul_mul_18s_16lbW.v",
      "impl\/verilog\/NN_mux_1287_18_1_1.v",
      "impl\/verilog\/NN.v"
    ],
    "Misc": ["impl\/misc\/logo.png"]
  },
  "SubcoreInfo": {
    "HasXpmMemory": false,
    "HasClockedDsp": false,
    "IP": []
  },
  "Interfaces": {
    "U0_V": {
      "type": "data",
      "dir": "in",
      "width": "18",
      "ctype": {"DATA": {
          "Type": "real fixed signed 12",
          "Width": "18"
        }}
    },
    "U1_V": {
      "type": "data",
      "dir": "in",
      "width": "18",
      "ctype": {"DATA": {
          "Type": "real fixed signed 12",
          "Width": "18"
        }}
    },
    "U2_V": {
      "type": "data",
      "dir": "in",
      "width": "18",
      "ctype": {"DATA": {
          "Type": "real fixed signed 12",
          "Width": "18"
        }}
    },
    "Y0_V": {
      "type": "data",
      "dir": "out",
      "width": "18",
      "ctype": {"DATA": {
          "Type": "real fixed signed 12",
          "Width": "18"
        }}
    },
    "Y1_V": {
      "type": "data",
      "dir": "out",
      "width": "18",
      "ctype": {"DATA": {
          "Type": "real fixed signed 12",
          "Width": "18"
        }}
    },
    "ap_clk": {
      "type": "clock",
      "ctype": {"CLK": {"Type": "bool"}},
      "reset": "ap_rst"
    },
    "ap_ctrl": {
      "type": "ap_ctrl",
      "ctrl_ports": "ap_start ap_done ap_idle ap_ready",
      "ctype": {
        "start": {"Type": "bool"},
        "done": {"Type": "bool"},
        "idle": {"Type": "bool"},
        "ready": {"Type": "bool"}
      }
    },
    "ap_rst": {
      "type": "reset",
      "polarity": "ACTIVE_HIGH",
      "ctype": {"RST": {"Type": "bool"}}
    }
  },
  "RtlPorts": {
    "ap_clk": {
      "dir": "in",
      "width": "1"
    },
    "ap_rst": {
      "dir": "in",
      "width": "1"
    },
    "ap_start": {
      "dir": "in",
      "width": "1"
    },
    "ap_done": {
      "dir": "out",
      "width": "1"
    },
    "ap_idle": {
      "dir": "out",
      "width": "1"
    },
    "ap_ready": {
      "dir": "out",
      "width": "1"
    },
    "U0_V": {
      "dir": "in",
      "width": "18"
    },
    "U1_V": {
      "dir": "in",
      "width": "18"
    },
    "U2_V": {
      "dir": "in",
      "width": "18"
    },
    "Y0_V": {
      "dir": "out",
      "width": "18"
    },
    "Y0_V_ap_vld": {
      "dir": "out",
      "width": "1"
    },
    "Y1_V": {
      "dir": "out",
      "width": "18"
    },
    "Y1_V_ap_vld": {
      "dir": "out",
      "width": "1"
    }
  },
  "CPorts": {
    "ap_ctrl": {
      "interfaceRef": "ap_ctrl",
      "dir": "out"
    },
    "U0_V": {
      "interfaceRef": "U0_V",
      "dir": "in",
      "dataWidth": "18",
      "handshakeRef": "ap_none"
    },
    "U1_V": {
      "interfaceRef": "U1_V",
      "dir": "in",
      "dataWidth": "18",
      "handshakeRef": "ap_none"
    },
    "U2_V": {
      "interfaceRef": "U2_V",
      "dir": "in",
      "dataWidth": "18",
      "handshakeRef": "ap_none"
    },
    "Y0_V": {
      "interfaceRef": "Y0_V",
      "dir": "out",
      "dataWidth": "18",
      "handshakeRef": "ap_vld",
      "firstOutLatency": "0"
    },
    "Y1_V": {
      "interfaceRef": "Y1_V",
      "dir": "out",
      "dataWidth": "18",
      "handshakeRef": "ap_vld",
      "firstOutLatency": "0"
    }
  },
  "ModuleInfo": {
    "Hierarchy": {"ModuleName": "NN"},
    "Metrics": {"NN": {
        "Latency": {
          "LatencyBest": "0",
          "LatencyAvg": "0",
          "LatencyWorst": "0",
          "PipelineII": "1",
          "PipelineDepth": "",
          "PipelineType": "none"
        },
        "Timing": {
          "Target": "200.00",
          "Uncertainty": "25.00",
          "Estimate": "30.96"
        },
        "Area": {
          "DSP48E": "35",
          "FF": "75",
          "LUT": "3816",
          "BRAM_18K": "0"
        }
      }}
  },
  "GenData": {
    "DataVersion": "0.1",
    "Time": "2020-06-08 01:55:53 +0430",
    "ToolName": "vivado_hls",
    "ToolVersion": "2018.1"
  }
}
