Fitter report for Snake_fpga
Sun Dec 24 22:20:57 2017
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter RAM Summary
 24. Routing Usage Summary
 25. LAB Logic Elements
 26. LAB-wide Signals
 27. LAB Signals Sourced
 28. LAB Signals Sourced Out
 29. LAB Distinct Inputs
 30. I/O Rules Summary
 31. I/O Rules Details
 32. I/O Rules Matrix
 33. Fitter Device Options
 34. Operating Settings and Conditions
 35. Estimated Delay Added for Hold Timing Summary
 36. Estimated Delay Added for Hold Timing Details
 37. Fitter Messages
 38. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Sun Dec 24 22:20:57 2017       ;
; Quartus II 64-Bit Version          ; 13.1.0 Build 162 10/23/2013 SJ Full Version ;
; Revision Name                      ; Snake_fpga                                  ;
; Top-level Entity Name              ; snake_ram                                   ;
; Family                             ; Cyclone III                                 ;
; Device                             ; EP3C25Q240C8                                ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 452 / 24,624 ( 2 % )                        ;
;     Total combinational functions  ; 438 / 24,624 ( 2 % )                        ;
;     Dedicated logic registers      ; 164 / 24,624 ( < 1 % )                      ;
; Total registers                    ; 164                                         ;
; Total pins                         ; 44 / 149 ( 30 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 2,048 / 608,256 ( < 1 % )                   ;
; Embedded Multiplier 9-bit elements ; 0 / 132 ( 0 % )                             ;
; Total PLLs                         ; 0 / 4 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP3C25Q240C8                          ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.75        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  25.0%      ;
+----------------------------+-------------+


+-----------------------------------------+
; I/O Assignment Warnings                 ;
+----------------+------------------------+
; Pin Name       ; Reason                 ;
+----------------+------------------------+
; col[0]         ; Missing drive strength ;
; col[1]         ; Missing drive strength ;
; col[2]         ; Missing drive strength ;
; col[3]         ; Missing drive strength ;
; vga_r[0]       ; Missing drive strength ;
; vga_r[1]       ; Missing drive strength ;
; vga_r[2]       ; Missing drive strength ;
; vga_r[3]       ; Missing drive strength ;
; vga_g[0]       ; Missing drive strength ;
; vga_g[1]       ; Missing drive strength ;
; vga_g[2]       ; Missing drive strength ;
; vga_g[3]       ; Missing drive strength ;
; vga_b[0]       ; Missing drive strength ;
; vga_b[1]       ; Missing drive strength ;
; vga_b[2]       ; Missing drive strength ;
; vga_b[3]       ; Missing drive strength ;
; hsync          ; Missing drive strength ;
; vsync          ; Missing drive strength ;
; LEDOut[0]      ; Missing drive strength ;
; LEDOut[1]      ; Missing drive strength ;
; LEDOut[2]      ; Missing drive strength ;
; LEDOut[3]      ; Missing drive strength ;
; LEDOut[4]      ; Missing drive strength ;
; LEDOut[5]      ; Missing drive strength ;
; LEDOut[6]      ; Missing drive strength ;
; LEDOut[7]      ; Missing drive strength ;
; DigitSelect[0] ; Missing drive strength ;
; DigitSelect[1] ; Missing drive strength ;
; DigitSelect[2] ; Missing drive strength ;
; Light[0]       ; Missing drive strength ;
; Light[1]       ; Missing drive strength ;
; Light[2]       ; Missing drive strength ;
; Light[3]       ; Missing drive strength ;
; Light[4]       ; Missing drive strength ;
; Light[5]       ; Missing drive strength ;
; Light[6]       ; Missing drive strength ;
; Light[7]       ; Missing drive strength ;
+----------------+------------------------+


+--------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                     ;
+---------------------+--------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]      ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+--------------------+----------------------------+--------------------------+
; Placement (by node) ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 712 ) ; 0.00 % ( 0 / 712 )         ; 0.00 % ( 0 / 712 )       ;
;     -- Achieved     ; 0.00 % ( 0 / 712 ) ; 0.00 % ( 0 / 712 )         ; 0.00 % ( 0 / 712 )       ;
;                     ;                    ;                            ;                          ;
; Routing (by net)    ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+--------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 704 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 8 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in Z:/Dev/verilog_snake/output_files/Snake_fpga.pin.


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 452 / 24,624 ( 2 % )      ;
;     -- Combinational with no register       ; 288                       ;
;     -- Register only                        ; 14                        ;
;     -- Combinational with a register        ; 150                       ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 164                       ;
;     -- 3 input functions                    ; 64                        ;
;     -- <=2 input functions                  ; 210                       ;
;     -- Register only                        ; 14                        ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 276                       ;
;     -- arithmetic mode                      ; 162                       ;
;                                             ;                           ;
; Total registers*                            ; 164 / 25,294 ( < 1 % )    ;
;     -- Dedicated logic registers            ; 164 / 24,624 ( < 1 % )    ;
;     -- I/O registers                        ; 0 / 670 ( 0 % )           ;
;                                             ;                           ;
; Total LABs:  partially or completely used   ; 36 / 1,539 ( 2 % )        ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 44 / 149 ( 30 % )         ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )            ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )             ;
;                                             ;                           ;
; Global signals                              ; 4                         ;
; M9Ks                                        ; 1 / 66 ( 2 % )            ;
; Total block memory bits                     ; 2,048 / 608,256 ( < 1 % ) ;
; Total block memory implementation bits      ; 9,216 / 608,256 ( 2 % )   ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )           ;
; PLLs                                        ; 0 / 4 ( 0 % )             ;
; Global clocks                               ; 4 / 20 ( 20 % )           ;
; JTAGs                                       ; 0 / 1 ( 0 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )             ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )             ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )             ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%              ;
; Peak interconnect usage (total/H/V)         ; 2% / 2% / 2%              ;
; Maximum fan-out                             ; 142                       ;
; Highest non-global fan-out                  ; 142                       ;
; Total fan-out                               ; 1921                      ;
; Average fan-out                             ; 2.67                      ;
+---------------------------------------------+---------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 452 / 24624 ( 2 % )   ; 0 / 24624 ( 0 % )              ;
;     -- Combinational with no register       ; 288                   ; 0                              ;
;     -- Register only                        ; 14                    ; 0                              ;
;     -- Combinational with a register        ; 150                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 164                   ; 0                              ;
;     -- 3 input functions                    ; 64                    ; 0                              ;
;     -- <=2 input functions                  ; 210                   ; 0                              ;
;     -- Register only                        ; 14                    ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 276                   ; 0                              ;
;     -- arithmetic mode                      ; 162                   ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 164                   ; 0                              ;
;     -- Dedicated logic registers            ; 164 / 24624 ( < 1 % ) ; 0 / 24624 ( 0 % )              ;
;     -- I/O registers                        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 36 / 1539 ( 2 % )     ; 0 / 1539 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 44                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )       ; 0 / 132 ( 0 % )                ;
; Total memory bits                           ; 2048                  ; 0                              ;
; Total RAM block bits                        ; 9216                  ; 0                              ;
; M9K                                         ; 1 / 66 ( 1 % )        ; 0 / 66 ( 0 % )                 ;
; Clock control block                         ; 4 / 24 ( 16 % )       ; 0 / 24 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 1927                  ; 4                              ;
;     -- Registered Connections               ; 649                   ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 7                     ; 0                              ;
;     -- Output Ports                         ; 37                    ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                    ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; clk      ; 151   ; 6        ; 53           ; 17           ; 7            ; 143                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; row[0]   ; 167   ; 6        ; 53           ; 23           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; row[1]   ; 166   ; 6        ; 53           ; 22           ; 0            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; row[2]   ; 164   ; 6        ; 53           ; 22           ; 7            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; row[3]   ; 162   ; 6        ; 53           ; 21           ; 14           ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; rst      ; 145   ; 5        ; 53           ; 14           ; 0            ; 142                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; sw_brick ; 120   ; 4        ; 51           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; DigitSelect[0] ; 78    ; 3        ; 11           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DigitSelect[1] ; 80    ; 3        ; 14           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DigitSelect[2] ; 81    ; 3        ; 14           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDOut[0]      ; 69    ; 3        ; 5            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDOut[1]      ; 65    ; 3        ; 3            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDOut[2]      ; 73    ; 3        ; 7            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDOut[3]      ; 71    ; 3        ; 5            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDOut[4]      ; 70    ; 3        ; 5            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDOut[5]      ; 68    ; 3        ; 3            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDOut[6]      ; 76    ; 3        ; 11           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDOut[7]      ; 72    ; 3        ; 5            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Light[0]       ; 119   ; 4        ; 51           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Light[1]       ; 118   ; 4        ; 49           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Light[2]       ; 117   ; 4        ; 49           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Light[3]       ; 114   ; 4        ; 47           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Light[4]       ; 113   ; 4        ; 45           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Light[5]       ; 112   ; 4        ; 43           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Light[6]       ; 111   ; 4        ; 43           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Light[7]       ; 110   ; 4        ; 40           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; col[0]         ; 148   ; 5        ; 53           ; 16           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; col[1]         ; 159   ; 6        ; 53           ; 20           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; col[2]         ; 160   ; 6        ; 53           ; 20           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; col[3]         ; 161   ; 6        ; 53           ; 21           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hsync          ; 109   ; 4        ; 40           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_b[0]       ; 107   ; 4        ; 38           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_b[1]       ; 106   ; 4        ; 38           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_b[2]       ; 103   ; 4        ; 36           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_b[3]       ; 100   ; 4        ; 36           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_g[0]       ; 99    ; 4        ; 34           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_g[1]       ; 98    ; 4        ; 34           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_g[2]       ; 95    ; 4        ; 29           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_g[3]       ; 94    ; 4        ; 29           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_r[0]       ; 93    ; 4        ; 29           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_r[1]       ; 88    ; 3        ; 20           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_r[2]       ; 87    ; 3        ; 20           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_r[3]       ; 84    ; 3        ; 18           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vsync          ; 108   ; 4        ; 40           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; 12       ; DIFFIO_L3n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; 14       ; DIFFIO_L4p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; 17       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 23       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; 24       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; 25       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 30       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; 145      ; DIFFIO_R9p, DEV_CLRn        ; Use as regular IO        ; rst                     ; Dual Purpose Pin          ;
; 153      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; 155      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 157      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 158      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 158      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 159      ; DIFFIO_R5n, INIT_DONE       ; Use as regular IO        ; col[1]                  ; Dual Purpose Pin          ;
; 160      ; DIFFIO_R5p, CRC_ERROR       ; Use as regular IO        ; col[2]                  ; Dual Purpose Pin          ;
; 162      ; DIFFIO_R4n, nCEO            ; Use as programming pin   ; row[3]                  ; Dual Purpose Pin          ;
; 164      ; DIFFIO_R4p, CLKUSR          ; Use as regular IO        ; row[2]                  ; Dual Purpose Pin          ;
; 167      ; DIFFIO_R3n, nWE             ; Use as regular IO        ; row[0]                  ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 4 / 14 ( 29 % )  ; 2.5V          ; --           ;
; 2        ; 0 / 17 ( 0 % )   ; 2.5V          ; --           ;
; 3        ; 14 / 20 ( 70 % ) ; 3.3V          ; --           ;
; 4        ; 20 / 22 ( 91 % ) ; 3.3V          ; --           ;
; 5        ; 2 / 19 ( 11 % )  ; 3.3V          ; --           ;
; 6        ; 8 / 15 ( 53 % )  ; 3.3V          ; --           ;
; 7        ; 0 / 20 ( 0 % )   ; 2.5V          ; --           ;
; 8        ; 0 / 22 ( 0 % )   ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 2        ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 3        ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 4        ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 5        ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 6        ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 7        ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 8        ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 9        ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 10       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 11       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 12       ; 7          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 13       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 14       ; 9          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 15       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 16       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ; 11         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 18       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 19       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 20       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 22       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 23       ; 17         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 24       ; 18         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 25       ; 19         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 26       ; 20         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 27       ; 21         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ; 22         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 29       ; 23         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 30       ; 24         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 31       ; 25         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 32       ; 26         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 33       ; 27         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 34       ; 28         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 35       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ; 31         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 38       ; 32         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 39       ; 35         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 40       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 41       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 42       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 43       ; 37         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 44       ; 38         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 45       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 46       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 47       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 48       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 49       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 50       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 51       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 52       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 53       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 54       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 55       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 56       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 57       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 58       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 59       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 60       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 61       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 62       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 63       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 64       ; 55         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 65       ; 56         ; 3        ; LEDOut[1]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 66       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 67       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 68       ; 59         ; 3        ; LEDOut[5]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 69       ; 60         ; 3        ; LEDOut[0]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 70       ; 61         ; 3        ; LEDOut[4]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 71       ; 62         ; 3        ; LEDOut[3]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 72       ; 63         ; 3        ; LEDOut[7]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 73       ; 64         ; 3        ; LEDOut[2]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 74       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 75       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 76       ; 67         ; 3        ; LEDOut[6]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 77       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 78       ; 68         ; 3        ; DigitSelect[0]                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 79       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 80       ; 72         ; 3        ; DigitSelect[1]                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 81       ; 73         ; 3        ; DigitSelect[2]                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 82       ; 74         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 83       ; 77         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 84       ; 79         ; 3        ; vga_r[3]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 85       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 86       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 87       ; 81         ; 3        ; vga_r[2]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 88       ; 82         ; 3        ; vga_r[1]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 89       ; 86         ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 90       ; 87         ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 91       ; 88         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 92       ; 89         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 93       ; 90         ; 4        ; vga_r[0]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 94       ; 91         ; 4        ; vga_g[3]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 95       ; 93         ; 4        ; vga_g[2]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 96       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 97       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 98       ; 96         ; 4        ; vga_g[1]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 99       ; 97         ; 4        ; vga_g[0]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 100      ; 99         ; 4        ; vga_b[3]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 101      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 102      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 103      ; 101        ; 4        ; vga_b[2]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 104      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 105      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 106      ; 105        ; 4        ; vga_b[1]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 107      ; 106        ; 4        ; vga_b[0]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 108      ; 107        ; 4        ; vsync                                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 109      ; 108        ; 4        ; hsync                                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 110      ; 110        ; 4        ; Light[7]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 111      ; 111        ; 4        ; Light[6]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 112      ; 112        ; 4        ; Light[5]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 113      ; 116        ; 4        ; Light[4]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 114      ; 117        ; 4        ; Light[3]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 115      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 116      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 117      ; 119        ; 4        ; Light[2]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 118      ; 120        ; 4        ; Light[1]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 119      ; 121        ; 4        ; Light[0]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 120      ; 122        ; 4        ; sw_brick                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 121      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 122      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 123      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 124      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 125      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 126      ; 126        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 127      ; 127        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 128      ; 128        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 129      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 130      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 131      ; 132        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 132      ; 133        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 133      ; 134        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 134      ; 135        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 135      ; 136        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 136      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 137      ; 137        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 138      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 139      ; 138        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 140      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 141      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 142      ; 140        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 143      ; 141        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 144      ; 142        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 145      ; 143        ; 5        ; rst                                                       ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 146      ; 144        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 147      ; 146        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 148      ; 147        ; 5        ; col[0]                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 149      ; 148        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 150      ; 149        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 151      ; 150        ; 6        ; clk                                                       ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 152      ; 151        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 153      ; 152        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 154      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 155      ; 153        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 156      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 157      ; 154        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 158      ; 155        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 158      ; 156        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 159      ; 159        ; 6        ; col[1]                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 160      ; 160        ; 6        ; col[2]                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 161      ; 161        ; 6        ; col[3]                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 162      ; 162        ; 6        ; row[3]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 163      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 164      ; 163        ; 6        ; row[2]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 165      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 166      ; 164        ; 6        ; row[1]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 167      ; 165        ; 6        ; row[0]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 168      ; 166        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 169      ; 167        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 170      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 171      ; 169        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 172      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 173      ; 170        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 174      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 175      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 176      ; 173        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 177      ; 174        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 178      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 179      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 180      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 181      ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 182      ; 177        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 183      ; 178        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 184      ; 180        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 185      ; 181        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 186      ; 182        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 187      ; 183        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 188      ; 184        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 189      ; 185        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 190      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 191      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 192      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 193      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 194      ; 189        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 195      ; 190        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 196      ; 191        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 197      ; 192        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 198      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 199      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 200      ; 197        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 201      ; 198        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 202      ; 200        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 203      ; 201        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 204      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 205      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 206      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 207      ; 205        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 208      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 209      ; 209        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 210      ; 210        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 211      ; 211        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 212      ; 212        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 213      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 214      ; 215        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 215      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 216      ; 216        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 217      ; 217        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 218      ; 218        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 219      ; 219        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 220      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 221      ; 221        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 222      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 223      ; 224        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 224      ; 225        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 225      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 226      ; 227        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 227      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 228      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 229      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 230      ; 230        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 231      ; 231        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 232      ; 232        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 233      ; 237        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 234      ; 238        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 235      ; 239        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 236      ; 242        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 237      ; 243        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 238      ; 244        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 239      ; 245        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 240      ; 246        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                     ;
+---------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                  ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                          ; Library Name ;
+---------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------+--------------+
; |snake_ram                                  ; 452 (261)   ; 164 (99)                  ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 44   ; 0            ; 288 (162)    ; 14 (8)            ; 150 (90)         ; |snake_ram                                                                                                   ; work         ;
;    |LFSR8_11D:LFSR8_11D|                    ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 3 (3)            ; |snake_ram|LFSR8_11D:LFSR8_11D                                                                               ; work         ;
;    |keypad4x4:key|                          ; 37 (37)     ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 1 (1)             ; 30 (30)          ; |snake_ram|keypad4x4:key                                                                                     ; work         ;
;    |led8:led|                               ; 19 (19)     ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 3 (3)            ; |snake_ram|led8:led                                                                                          ; work         ;
;    |lpm_mult:Mult0|                         ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 1 (0)            ; |snake_ram|lpm_mult:Mult0                                                                                    ; work         ;
;       |multcore:mult_core|                  ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 1 (1)            ; |snake_ram|lpm_mult:Mult0|multcore:mult_core                                                                 ; work         ;
;          |mpar_add:padder|                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |snake_ram|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                 ; work         ;
;             |lpm_add_sub:adder[0]|          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |snake_ram|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                            ; work         ;
;                |add_sub_2eh:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |snake_ram|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_2eh:auto_generated ; work         ;
;    |lpm_mult:Mult1|                         ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |snake_ram|lpm_mult:Mult1                                                                                    ; work         ;
;       |multcore:mult_core|                  ; 11 (6)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (6)       ; 0 (0)             ; 0 (0)            ; |snake_ram|lpm_mult:Mult1|multcore:mult_core                                                                 ; work         ;
;          |mpar_add:padder|                  ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |snake_ram|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder                                                 ; work         ;
;             |lpm_add_sub:adder[0]|          ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |snake_ram|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                            ; work         ;
;                |add_sub_2eh:auto_generated| ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |snake_ram|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_2eh:auto_generated ; work         ;
;    |lpm_mult:Mult2|                         ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |snake_ram|lpm_mult:Mult2                                                                                    ; work         ;
;       |multcore:mult_core|                  ; 11 (6)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (6)       ; 0 (0)             ; 0 (0)            ; |snake_ram|lpm_mult:Mult2|multcore:mult_core                                                                 ; work         ;
;          |mpar_add:padder|                  ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |snake_ram|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder                                                 ; work         ;
;             |lpm_add_sub:adder[0]|          ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |snake_ram|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                            ; work         ;
;                |add_sub_2eh:auto_generated| ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |snake_ram|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_2eh:auto_generated ; work         ;
;    |lpm_mult:Mult3|                         ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |snake_ram|lpm_mult:Mult3                                                                                    ; work         ;
;       |multcore:mult_core|                  ; 11 (6)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (6)       ; 0 (0)             ; 0 (0)            ; |snake_ram|lpm_mult:Mult3|multcore:mult_core                                                                 ; work         ;
;          |mpar_add:padder|                  ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |snake_ram|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder                                                 ; work         ;
;             |lpm_add_sub:adder[0]|          ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |snake_ram|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                            ; work         ;
;                |add_sub_2eh:auto_generated| ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |snake_ram|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_2eh:auto_generated ; work         ;
;    |vga_800_600:video|                      ; 90 (90)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (66)      ; 0 (0)             ; 24 (24)          ; |snake_ram|vga_800_600:video                                                                                 ; work         ;
;    |vram:vram|                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |snake_ram|vram:vram                                                                                         ; work         ;
;       |altsyncram:altsyncram_component|     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |snake_ram|vram:vram|altsyncram:altsyncram_component                                                         ; work         ;
;          |altsyncram_5en1:auto_generated|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |snake_ram|vram:vram|altsyncram:altsyncram_component|altsyncram_5en1:auto_generated                          ; work         ;
+---------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                            ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+
; Name           ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+
; col[0]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; col[1]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; col[2]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; col[3]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sw_brick       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; vga_r[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_r[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_r[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_r[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_g[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_g[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_g[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_g[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_b[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_b[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_b[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_b[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hsync          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vsync          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDOut[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDOut[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDOut[2]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDOut[3]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDOut[4]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDOut[5]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDOut[6]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDOut[7]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DigitSelect[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DigitSelect[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DigitSelect[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Light[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Light[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Light[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Light[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Light[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Light[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Light[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Light[7]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clk            ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; rst            ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; row[3]         ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; row[0]         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; row[2]         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; row[1]         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+


+------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                   ;
+------------------------------------+-------------------+---------+
; Source Pin / Fanout                ; Pad To Core Index ; Setting ;
+------------------------------------+-------------------+---------+
; sw_brick                           ;                   ;         ;
; clk                                ;                   ;         ;
; rst                                ;                   ;         ;
;      - score[0]                    ; 1                 ; 6       ;
;      - keypad4x4:key|col[0]        ; 1                 ; 6       ;
;      - keypad4x4:key|col[1]        ; 1                 ; 6       ;
;      - keypad4x4:key|col[2]        ; 1                 ; 6       ;
;      - keypad4x4:key|col[3]        ; 1                 ; 6       ;
;      - score[8]                    ; 1                 ; 6       ;
;      - score[4]                    ; 1                 ; 6       ;
;      - score[9]                    ; 1                 ; 6       ;
;      - score[5]                    ; 1                 ; 6       ;
;      - score[1]                    ; 1                 ; 6       ;
;      - score[10]                   ; 1                 ; 6       ;
;      - score[6]                    ; 1                 ; 6       ;
;      - score[2]                    ; 1                 ; 6       ;
;      - score[11]                   ; 1                 ; 6       ;
;      - score[7]                    ; 1                 ; 6       ;
;      - score[3]                    ; 1                 ; 6       ;
;      - keypad4x4:key|cnt[17]       ; 1                 ; 6       ;
;      - keypad4x4:key|cnt[18]       ; 1                 ; 6       ;
;      - keypad4x4:key|cnt[14]       ; 1                 ; 6       ;
;      - keypad4x4:key|cnt[16]       ; 1                 ; 6       ;
;      - keypad4x4:key|cnt[13]       ; 1                 ; 6       ;
;      - keypad4x4:key|cnt[15]       ; 1                 ; 6       ;
;      - keypad4x4:key|cnt[12]       ; 1                 ; 6       ;
;      - cnt[0]                      ; 1                 ; 6       ;
;      - cnt[1]                      ; 1                 ; 6       ;
;      - cnt[2]                      ; 1                 ; 6       ;
;      - cnt[3]                      ; 1                 ; 6       ;
;      - cnt[4]                      ; 1                 ; 6       ;
;      - keypad4x4:key|cnt[11]       ; 1                 ; 6       ;
;      - tail_pos_x[0]               ; 1                 ; 6       ;
;      - tail_pos_x[1]               ; 1                 ; 6       ;
;      - tail_pos_x[2]               ; 1                 ; 6       ;
;      - tail_pos_x[3]               ; 1                 ; 6       ;
;      - tail_pos_x[4]               ; 1                 ; 6       ;
;      - keypad4x4:key|cnt[10]       ; 1                 ; 6       ;
;      - keypad4x4:key|cnt[9]        ; 1                 ; 6       ;
;      - keypad4x4:key|cnt[8]        ; 1                 ; 6       ;
;      - keypad4x4:key|cnt[7]        ; 1                 ; 6       ;
;      - keypad4x4:key|cnt[6]        ; 1                 ; 6       ;
;      - keypad4x4:key|cnt[5]        ; 1                 ; 6       ;
;      - keypad4x4:key|cnt[4]        ; 1                 ; 6       ;
;      - keypad4x4:key|cnt[3]        ; 1                 ; 6       ;
;      - keypad4x4:key|cnt[2]        ; 1                 ; 6       ;
;      - keypad4x4:key|cnt[1]        ; 1                 ; 6       ;
;      - vga_800_600:video|hsync     ; 1                 ; 6       ;
;      - vga_800_600:video|vsync     ; 1                 ; 6       ;
;      - vga_800_600:video|h_cnt[9]  ; 1                 ; 6       ;
;      - vga_800_600:video|v_cnt[5]  ; 1                 ; 6       ;
;      - vga_800_600:video|v_cnt[6]  ; 1                 ; 6       ;
;      - vga_800_600:video|v_cnt[9]  ; 1                 ; 6       ;
;      - vga_800_600:video|v_cnt[7]  ; 1                 ; 6       ;
;      - vga_800_600:video|h_cnt[5]  ; 1                 ; 6       ;
;      - vga_800_600:video|h_cnt[8]  ; 1                 ; 6       ;
;      - vga_800_600:video|h_cnt[6]  ; 1                 ; 6       ;
;      - vga_800_600:video|h_cnt[4]  ; 1                 ; 6       ;
;      - vga_800_600:video|v_cnt[4]  ; 1                 ; 6       ;
;      - vga_800_600:video|v_cnt[2]  ; 1                 ; 6       ;
;      - vga_800_600:video|h_cnt[7]  ; 1                 ; 6       ;
;      - vga_800_600:video|h_cnt[10] ; 1                 ; 6       ;
;      - vga_800_600:video|v_cnt[8]  ; 1                 ; 6       ;
;      - vga_800_600:video|v_cnt[3]  ; 1                 ; 6       ;
;      - vga_800_600:video|v_cnt[1]  ; 1                 ; 6       ;
;      - vga_800_600:video|v_cnt[0]  ; 1                 ; 6       ;
;      - vga_800_600:video|h_cnt[3]  ; 1                 ; 6       ;
;      - vga_800_600:video|h_cnt[1]  ; 1                 ; 6       ;
;      - vga_800_600:video|h_cnt[2]  ; 1                 ; 6       ;
;      - vga_800_600:video|h_cnt[0]  ; 1                 ; 6       ;
;      - ram_state.ram_check         ; 1                 ; 6       ;
;      - keypad4x4:key|cnt[0]        ; 1                 ; 6       ;
;      - ram_state.ram_render        ; 1                 ; 6       ;
;      - ram_state.ram_clr           ; 1                 ; 6       ;
;      - vaddr_write[6]              ; 1                 ; 6       ;
;      - vaddr_write[7]              ; 1                 ; 6       ;
;      - vaddr_write[8]              ; 1                 ; 6       ;
;      - vaddr_write[5]              ; 1                 ; 6       ;
;      - vaddr_write[3]              ; 1                 ; 6       ;
;      - vaddr_write[0]              ; 1                 ; 6       ;
;      - vaddr_write[1]              ; 1                 ; 6       ;
;      - vaddr_write[2]              ; 1                 ; 6       ;
;      - vaddr_write[4]              ; 1                 ; 6       ;
;      - ram_state.ram_gen_apple     ; 1                 ; 6       ;
;      - gen_cnt[2]                  ; 1                 ; 6       ;
;      - gen_cnt[1]                  ; 1                 ; 6       ;
;      - gen_cnt[0]                  ; 1                 ; 6       ;
;      - ram_state.ram_clr_tail      ; 1                 ; 6       ;
;      - ram_state.ram_set_apple     ; 1                 ; 6       ;
;      - ram_state.ram_set_head      ; 1                 ; 6       ;
;      - vwren                       ; 1                 ; 6       ;
;      - vdata[0]                    ; 1                 ; 6       ;
;      - vaddr_read[0]               ; 1                 ; 6       ;
;      - vaddr_read[1]               ; 1                 ; 6       ;
;      - vaddr_read[2]               ; 1                 ; 6       ;
;      - vaddr_read[3]               ; 1                 ; 6       ;
;      - vaddr_read[4]               ; 1                 ; 6       ;
;      - vaddr_read[5]               ; 1                 ; 6       ;
;      - vaddr_read[6]               ; 1                 ; 6       ;
;      - vaddr_read[7]               ; 1                 ; 6       ;
;      - vaddr_read[8]               ; 1                 ; 6       ;
;      - vdata[1]                    ; 1                 ; 6       ;
;      - appl_pos_y[0]               ; 1                 ; 6       ;
;      - appl_pos_y[3]               ; 1                 ; 6       ;
;      - appl_pos_y[1]               ; 1                 ; 6       ;
;      - appl_pos_y[2]               ; 1                 ; 6       ;
;      - appl_pos_x[3]               ; 1                 ; 6       ;
;      - appl_pos_x[2]               ; 1                 ; 6       ;
;      - appl_pos_x[1]               ; 1                 ; 6       ;
;      - appl_pos_x[0]               ; 1                 ; 6       ;
;      - head_pos_y[0]               ; 1                 ; 6       ;
;      - head_pos_y[3]               ; 1                 ; 6       ;
;      - head_pos_y[1]               ; 1                 ; 6       ;
;      - head_pos_y[2]               ; 1                 ; 6       ;
;      - head_pos_y[4]               ; 1                 ; 6       ;
;      - head_pos_x[4]               ; 1                 ; 6       ;
;      - head_pos_x[3]               ; 1                 ; 6       ;
;      - head_pos_x[2]               ; 1                 ; 6       ;
;      - head_pos_x[1]               ; 1                 ; 6       ;
;      - head_pos_x[0]               ; 1                 ; 6       ;
;      - tail_pos_y[0]               ; 1                 ; 6       ;
;      - tail_pos_y[3]               ; 1                 ; 6       ;
;      - tail_pos_y[1]               ; 1                 ; 6       ;
;      - tail_pos_y[2]               ; 1                 ; 6       ;
;      - tail_pos_y[4]               ; 1                 ; 6       ;
;      - LFSR8_11D:LFSR8_11D|LFSR[4] ; 1                 ; 6       ;
;      - LFSR8_11D:LFSR8_11D|LFSR[7] ; 1                 ; 6       ;
;      - LFSR8_11D:LFSR8_11D|LFSR[5] ; 1                 ; 6       ;
;      - LFSR8_11D:LFSR8_11D|LFSR[6] ; 1                 ; 6       ;
;      - LFSR8_11D:LFSR8_11D|LFSR[3] ; 1                 ; 6       ;
;      - LFSR8_11D:LFSR8_11D|LFSR[2] ; 1                 ; 6       ;
;      - LFSR8_11D:LFSR8_11D|LFSR[1] ; 1                 ; 6       ;
;      - LFSR8_11D:LFSR8_11D|LFSR[0] ; 1                 ; 6       ;
;      - head_dir[0]                 ; 1                 ; 6       ;
;      - head_dir[1]                 ; 1                 ; 6       ;
;      - keypad4x4:key|code[2]       ; 1                 ; 6       ;
;      - keypad4x4:key|code[3]       ; 1                 ; 6       ;
;      - keypad4x4:key|code[1]       ; 1                 ; 6       ;
;      - keypad4x4:key|code[0]       ; 1                 ; 6       ;
;      - vdata[2]                    ; 1                 ; 6       ;
;      - vdata[3]                    ; 1                 ; 6       ;
;      - keypad4x4:key|rowdown[0]~0  ; 1                 ; 6       ;
;      - keypad4x4:key|rowdown[3]~1  ; 1                 ; 6       ;
;      - keypad4x4:key|rowdown[2]~2  ; 1                 ; 6       ;
;      - keypad4x4:key|rowdown[1]~3  ; 1                 ; 6       ;
; row[3]                             ;                   ;         ;
;      - keypad4x4:key|Selector1~0   ; 1                 ; 6       ;
;      - keypad4x4:key|code[2]~0     ; 1                 ; 6       ;
;      - keypad4x4:key|Selector0~0   ; 1                 ; 6       ;
;      - keypad4x4:key|Selector2~0   ; 1                 ; 6       ;
;      - keypad4x4:key|Selector3~0   ; 1                 ; 6       ;
;      - keypad4x4:key|Equal1~0      ; 1                 ; 6       ;
; row[0]                             ;                   ;         ;
;      - keypad4x4:key|code[2]~0     ; 0                 ; 6       ;
;      - keypad4x4:key|Equal1~0      ; 0                 ; 6       ;
; row[2]                             ;                   ;         ;
;      - keypad4x4:key|code[2]~0     ; 0                 ; 6       ;
;      - keypad4x4:key|Selector2~0   ; 0                 ; 6       ;
;      - keypad4x4:key|Selector3~0   ; 0                 ; 6       ;
;      - keypad4x4:key|Equal1~0      ; 0                 ; 6       ;
; row[1]                             ;                   ;         ;
;      - keypad4x4:key|code[2]~0     ; 0                 ; 6       ;
;      - keypad4x4:key|Selector2~0   ; 0                 ; 6       ;
;      - keypad4x4:key|Selector3~0   ; 0                 ; 6       ;
;      - keypad4x4:key|Equal1~0      ; 0                 ; 6       ;
+------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                            ;
+---------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                            ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; appl_pos_y[3]~1                                                                 ; LCCOMB_X29_Y19_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; clk                                                                             ; PIN_151            ; 5       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; clk                                                                             ; PIN_151            ; 138     ; Clock                      ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; cnt[4]~18                                                                       ; LCCOMB_X31_Y19_N14 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; head_dir[1]                                                                     ; FF_X34_Y22_N29     ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; head_dir[1]~2                                                                   ; LCCOMB_X34_Y22_N0  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; keypad4x4:key|cnt[14]                                                           ; FF_X36_Y22_N9      ; 5       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; keypad4x4:key|cnt[14]                                                           ; FF_X36_Y22_N9      ; 8       ; Clock                      ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; keypad4x4:key|code[2]~2                                                         ; LCCOMB_X36_Y22_N24 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram_state.ram_gen_apple                                                         ; FF_X29_Y19_N1      ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram_state~30                                                                    ; LCCOMB_X29_Y19_N20 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rst                                                                             ; PIN_145            ; 142     ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; rtl~0                                                                           ; LCCOMB_X30_Y19_N10 ; 10      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; rtl~0                                                                           ; LCCOMB_X30_Y19_N10 ; 10      ; Clock                      ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; rtl~1                                                                           ; LCCOMB_X37_Y22_N30 ; 2       ; Clock                      ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; score[8]~38                                                                     ; LCCOMB_X31_Y19_N18 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; tail_pos_x[4]~16                                                                ; LCCOMB_X31_Y21_N20 ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; tail_pos_x[4]~17                                                                ; LCCOMB_X32_Y21_N30 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; tail_pos_y[4]~0                                                                 ; LCCOMB_X32_Y21_N24 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vaddr_read[0]~4                                                                 ; LCCOMB_X29_Y20_N30 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vaddr_write[6]~6                                                                ; LCCOMB_X30_Y20_N28 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vdata[0]~0                                                                      ; LCCOMB_X29_Y20_N26 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vdata[2]~2                                                                      ; LCCOMB_X32_Y22_N0  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga_800_600:video|valid~6                                                       ; LCCOMB_X29_Y8_N10  ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vram:vram|altsyncram:altsyncram_component|altsyncram_5en1:auto_generated|q_b[2] ; M9K_X33_Y22_N0     ; 10      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; vwren                                                                           ; FF_X30_Y20_N7      ; 2       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                       ;
+-----------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                  ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk                   ; PIN_151            ; 138     ; 8                                    ; Global Clock         ; GCLK7            ; --                        ;
; keypad4x4:key|cnt[14] ; FF_X36_Y22_N9      ; 8       ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; rtl~0                 ; LCCOMB_X30_Y19_N10 ; 10      ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
; rtl~1                 ; LCCOMB_X37_Y22_N30 ; 2       ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
+-----------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                    ;
+----------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                     ; Fan-Out ;
+----------------------------------------------------------------------------------------------------------+---------+
; rst~input                                                                                                ; 142     ;
; head_dir[0]                                                                                              ; 16      ;
; ram_state.ram_gen_apple                                                                                  ; 16      ;
; vaddr_read[8]~0                                                                                          ; 15      ;
; vaddr_write[6]~2                                                                                         ; 15      ;
; vga_800_600:video|valid~6                                                                                ; 15      ;
; head_dir[1]                                                                                              ; 13      ;
; vaddr_read[8]~1                                                                                          ; 13      ;
; vaddr_write[6]~3                                                                                         ; 13      ;
; ram_state.ram_clr                                                                                        ; 12      ;
; score[8]~38                                                                                              ; 11      ;
; vram:vram|altsyncram:altsyncram_component|altsyncram_5en1:auto_generated|q_b[0]                          ; 11      ;
; tail_pos_y[0]                                                                                            ; 10      ;
; head_pos_y[1]                                                                                            ; 10      ;
; head_pos_y[3]                                                                                            ; 10      ;
; head_pos_y[0]                                                                                            ; 10      ;
; ram_state.ram_render                                                                                     ; 10      ;
; vram:vram|altsyncram:altsyncram_component|altsyncram_5en1:auto_generated|q_b[1]                          ; 10      ;
; vram:vram|altsyncram:altsyncram_component|altsyncram_5en1:auto_generated|q_b[2]                          ; 10      ;
; vaddr_read[0]~4                                                                                          ; 9       ;
; vaddr_write[6]~6                                                                                         ; 9       ;
; tail_pos_y[1]                                                                                            ; 9       ;
; tail_pos_y[3]                                                                                            ; 9       ;
; head_pos_y[2]                                                                                            ; 9       ;
; rtl~0                                                                                                    ; 9       ;
; vga_800_600:video|v_cnt[9]~1                                                                             ; 9       ;
; vga_800_600:video|v_cnt[8]~0                                                                             ; 9       ;
; vga_800_600:video|h_cnt[2]                                                                               ; 9       ;
; vga_800_600:video|v_cnt[4]                                                                               ; 9       ;
; led8:led|Refresh[0]                                                                                      ; 9       ;
; appl_pos_y[3]~1                                                                                          ; 8       ;
; tail_pos_y[2]                                                                                            ; 8       ;
; vga_800_600:video|h_cnt[0]                                                                               ; 8       ;
; vga_800_600:video|h_cnt[5]                                                                               ; 8       ;
; vga_800_600:video|v_cnt[9]                                                                               ; 8       ;
; led8:led|Refresh[1]                                                                                      ; 8       ;
; tail_pos_y[4]                                                                                            ; 7       ;
; head_pos_y[4]                                                                                            ; 7       ;
; appl_pos_y[0]                                                                                            ; 7       ;
; vga_800_600:video|v_cnt[2]                                                                               ; 7       ;
; vga_800_600:video|h_cnt[4]                                                                               ; 7       ;
; vga_800_600:video|h_cnt[8]                                                                               ; 7       ;
; vga_800_600:video|v_cnt[7]                                                                               ; 7       ;
; vga_800_600:video|v_cnt[5]                                                                               ; 7       ;
; vga_800_600:video|h_cnt[9]                                                                               ; 7       ;
; led8:led|LED[3]~8                                                                                        ; 7       ;
; led8:led|LED[2]~6                                                                                        ; 7       ;
; led8:led|LED[1]~4                                                                                        ; 7       ;
; led8:led|LED[0]~2                                                                                        ; 7       ;
; vga_800_600:video|Add6~6                                                                                 ; 7       ;
; tail_pos_x[4]                                                                                            ; 7       ;
; row[3]~input                                                                                             ; 6       ;
; tail_pos_x[4]~5                                                                                          ; 6       ;
; head_pos_x[0]                                                                                            ; 6       ;
; head_pos_x[3]                                                                                            ; 6       ;
; head_pos_x[4]                                                                                            ; 6       ;
; appl_pos_y[1]                                                                                            ; 6       ;
; appl_pos_y[3]                                                                                            ; 6       ;
; ram_state.ram_gen_apple~0                                                                                ; 6       ;
; ram_state.ram_set_head                                                                                   ; 6       ;
; ram_state.ram_clr_tail                                                                                   ; 6       ;
; vga_800_600:video|Equal0~2                                                                               ; 6       ;
; ram_state.ram_check                                                                                      ; 6       ;
; vga_800_600:video|h_cnt[1]                                                                               ; 6       ;
; vga_800_600:video|h_cnt[3]                                                                               ; 6       ;
; vga_800_600:video|v_cnt[0]                                                                               ; 6       ;
; vga_800_600:video|v_cnt[1]                                                                               ; 6       ;
; vga_800_600:video|v_cnt[3]                                                                               ; 6       ;
; vga_800_600:video|v_cnt[8]                                                                               ; 6       ;
; vga_800_600:video|h_cnt[7]                                                                               ; 6       ;
; vga_800_600:video|h_cnt[6]                                                                               ; 6       ;
; vga_800_600:video|v_cnt[6]                                                                               ; 6       ;
; led8:led|Refresh[2]                                                                                      ; 6       ;
; vga_800_600:video|Add6~12                                                                                ; 6       ;
; vga_800_600:video|Add6~8                                                                                 ; 6       ;
; tail_pos_x[4]~17                                                                                         ; 5       ;
; tail_pos_x[4]~16                                                                                         ; 5       ;
; tail_pos_y[4]~0                                                                                          ; 5       ;
; Add11~3                                                                                                  ; 5       ;
; LFSR8_11D:LFSR8_11D|LFSR[7]                                                                              ; 5       ;
; cnt[4]~18                                                                                                ; 5       ;
; appl_pos_y[2]                                                                                            ; 5       ;
; ram_state.ram_set_apple                                                                                  ; 5       ;
; Equal3~1                                                                                                 ; 5       ;
; score[8]~23                                                                                              ; 5       ;
; vga_800_600:video|h_cnt[10]                                                                              ; 5       ;
; vga_800_600:video|Add6~10                                                                                ; 5       ;
; tail_pos_x[3]                                                                                            ; 5       ;
; keypad4x4:key|cnt[18]                                                                                    ; 5       ;
; keypad4x4:key|cnt[17]                                                                                    ; 5       ;
; row[1]~input                                                                                             ; 4       ;
; row[2]~input                                                                                             ; 4       ;
; clk~input                                                                                                ; 4       ;
; keypad4x4:key|Equal1~0                                                                                   ; 4       ;
; keypad4x4:key|code[2]~2                                                                                  ; 4       ;
; head_pos_x[4]~0                                                                                          ; 4       ;
; head_pos_x[1]                                                                                            ; 4       ;
; head_pos_x[2]                                                                                            ; 4       ;
; ram_state~30                                                                                             ; 4       ;
; Equal0~0                                                                                                 ; 4       ;
; gen_cnt[0]                                                                                               ; 4       ;
; gen_cnt[1]                                                                                               ; 4       ;
; led8:led|LED[0]~1                                                                                        ; 4       ;
; keypad4x4:key|col[3]                                                                                     ; 4       ;
; keypad4x4:key|col[2]                                                                                     ; 4       ;
; keypad4x4:key|col[1]                                                                                     ; 4       ;
; tail_pos_x[0]                                                                                            ; 4       ;
; tail_pos_x[1]                                                                                            ; 4       ;
; tail_pos_x[2]                                                                                            ; 4       ;
; keypad4x4:key|cnt[14]                                                                                    ; 4       ;
; keypad4x4:key|code[0]                                                                                    ; 3       ;
; keypad4x4:key|code[1]                                                                                    ; 3       ;
; keypad4x4:key|code[2]                                                                                    ; 3       ;
; LessThan2~0                                                                                              ; 3       ;
; Add11~2                                                                                                  ; 3       ;
; LessThan6~0                                                                                              ; 3       ;
; Add15~3                                                                                                  ; 3       ;
; LessThan8~0                                                                                              ; 3       ;
; Add15~2                                                                                                  ; 3       ;
; vwren                                                                                                    ; 3       ;
; ram_state~24                                                                                             ; 3       ;
; gen_cnt[2]                                                                                               ; 3       ;
; ram_state.ram_clr~0                                                                                      ; 3       ;
; vaddr_write[4]                                                                                           ; 3       ;
; vaddr_write[2]                                                                                           ; 3       ;
; vaddr_write[1]                                                                                           ; 3       ;
; vaddr_write[0]                                                                                           ; 3       ;
; vaddr_write[3]                                                                                           ; 3       ;
; vaddr_write[5]                                                                                           ; 3       ;
; vaddr_write[8]                                                                                           ; 3       ;
; vaddr_write[7]                                                                                           ; 3       ;
; vaddr_write[6]                                                                                           ; 3       ;
; Equal9~1                                                                                                 ; 3       ;
; Equal6~0                                                                                                 ; 3       ;
; vga_b~0                                                                                                  ; 3       ;
; score[0]                                                                                                 ; 3       ;
; vga_800_600:video|Add6~14                                                                                ; 3       ;
; row[0]~input                                                                                             ; 2       ;
; vdata[2]~2                                                                                               ; 2       ;
; keypad4x4:key|rowdown[1]                                                                                 ; 2       ;
; keypad4x4:key|rowdown[2]                                                                                 ; 2       ;
; keypad4x4:key|rowdown[3]                                                                                 ; 2       ;
; keypad4x4:key|rowdown[0]                                                                                 ; 2       ;
; head_dir[1]~2                                                                                            ; 2       ;
; LessThan4~0                                                                                              ; 2       ;
; LFSR8_11D:LFSR8_11D|LFSR[0]                                                                              ; 2       ;
; LFSR8_11D:LFSR8_11D|LFSR[1]                                                                              ; 2       ;
; LFSR8_11D:LFSR8_11D|LFSR[2]                                                                              ; 2       ;
; LFSR8_11D:LFSR8_11D|LFSR[3]                                                                              ; 2       ;
; LFSR8_11D:LFSR8_11D|LFSR[6]                                                                              ; 2       ;
; LFSR8_11D:LFSR8_11D|LFSR[5]                                                                              ; 2       ;
; LFSR8_11D:LFSR8_11D|LFSR[4]                                                                              ; 2       ;
; vdata[0]~0                                                                                               ; 2       ;
; ram_state.ram_gen_apple~1                                                                                ; 2       ;
; ram_state~28                                                                                             ; 2       ;
; ram_state~27                                                                                             ; 2       ;
; cnt[4]~6                                                                                                 ; 2       ;
; ram_state~23                                                                                             ; 2       ;
; Equal9~2                                                                                                 ; 2       ;
; vaddr_write[6]~1                                                                                         ; 2       ;
; Pixel_Color~0                                                                                            ; 2       ;
; keypad4x4:key|cnt[0]                                                                                     ; 2       ;
; Equal7~0                                                                                                 ; 2       ;
; Equal6~1                                                                                                 ; 2       ;
; vga_g~1                                                                                                  ; 2       ;
; vga_g~0                                                                                                  ; 2       ;
; vga_800_600:video|Equal0~0                                                                               ; 2       ;
; vga_800_600:video|LessThan4~0                                                                            ; 2       ;
; vga_800_600:video|LessThan5~0                                                                            ; 2       ;
; keypad4x4:key|Decoder0~3                                                                                 ; 2       ;
; keypad4x4:key|Decoder0~2                                                                                 ; 2       ;
; keypad4x4:key|Decoder0~1                                                                                 ; 2       ;
; keypad4x4:key|Decoder0~0                                                                                 ; 2       ;
; keypad4x4:key|col[0]                                                                                     ; 2       ;
; Add3~16                                                                                                  ; 2       ;
; Add7~16                                                                                                  ; 2       ;
; Add2~16                                                                                                  ; 2       ;
; Add7~14                                                                                                  ; 2       ;
; Add2~14                                                                                                  ; 2       ;
; Add3~14                                                                                                  ; 2       ;
; Add7~12                                                                                                  ; 2       ;
; Add7~10                                                                                                  ; 2       ;
; Add7~8                                                                                                   ; 2       ;
; Add7~6                                                                                                   ; 2       ;
; Add7~4                                                                                                   ; 2       ;
; Add7~2                                                                                                   ; 2       ;
; Add7~0                                                                                                   ; 2       ;
; Add3~12                                                                                                  ; 2       ;
; Add3~10                                                                                                  ; 2       ;
; Add3~8                                                                                                   ; 2       ;
; Add3~6                                                                                                   ; 2       ;
; Add3~4                                                                                                   ; 2       ;
; Add3~2                                                                                                   ; 2       ;
; Add3~0                                                                                                   ; 2       ;
; Add2~12                                                                                                  ; 2       ;
; Add2~10                                                                                                  ; 2       ;
; Add2~8                                                                                                   ; 2       ;
; Add2~6                                                                                                   ; 2       ;
; Add2~4                                                                                                   ; 2       ;
; Add2~2                                                                                                   ; 2       ;
; Add2~0                                                                                                   ; 2       ;
; cnt[3]                                                                                                   ; 2       ;
; cnt[2]                                                                                                   ; 2       ;
; cnt[1]                                                                                                   ; 2       ;
; cnt[0]                                                                                                   ; 2       ;
; cnt[4]                                                                                                   ; 2       ;
; vram:vram|altsyncram:altsyncram_component|altsyncram_5en1:auto_generated|q_b[3]                          ; 2       ;
; score[3]                                                                                                 ; 2       ;
; score[11]                                                                                                ; 2       ;
; score[7]                                                                                                 ; 2       ;
; score[2]                                                                                                 ; 2       ;
; score[10]                                                                                                ; 2       ;
; score[6]                                                                                                 ; 2       ;
; score[1]                                                                                                 ; 2       ;
; score[9]                                                                                                 ; 2       ;
; score[5]                                                                                                 ; 2       ;
; score[8]                                                                                                 ; 2       ;
; score[4]                                                                                                 ; 2       ;
; head_dir[0]~3                                                                                            ; 1       ;
; appl_pos_y[2]~4                                                                                          ; 1       ;
; appl_pos_y[3]~3                                                                                          ; 1       ;
; appl_pos_y[0]~2                                                                                          ; 1       ;
; keypad4x4:key|cnt[0]~54                                                                                  ; 1       ;
; Pixel_Color[2]~5                                                                                         ; 1       ;
; Pixel_Color[7]~4                                                                                         ; 1       ;
; led8:led|Refresh[0]~2                                                                                    ; 1       ;
; score[0]~39                                                                                              ; 1       ;
; keypad4x4:key|rowdown[1]~3                                                                               ; 1       ;
; keypad4x4:key|rowdown[2]~2                                                                               ; 1       ;
; keypad4x4:key|rowdown[3]~1                                                                               ; 1       ;
; keypad4x4:key|rowdown[0]~0                                                                               ; 1       ;
; vdata~3                                                                                                  ; 1       ;
; vdata~1                                                                                                  ; 1       ;
; keypad4x4:key|Selector3~0                                                                                ; 1       ;
; keypad4x4:key|Selector2~0                                                                                ; 1       ;
; keypad4x4:key|Selector0~0                                                                                ; 1       ;
; keypad4x4:key|code[2]~1                                                                                  ; 1       ;
; keypad4x4:key|code[2]~0                                                                                  ; 1       ;
; keypad4x4:key|Selector1~0                                                                                ; 1       ;
; vdata[3]                                                                                                 ; 1       ;
; vdata[2]                                                                                                 ; 1       ;
; Mux20~0                                                                                                  ; 1       ;
; head_dir[1]~1                                                                                            ; 1       ;
; head_dir[1]~0                                                                                            ; 1       ;
; keypad4x4:key|code[3]                                                                                    ; 1       ;
; LFSR8_11D:LFSR8_11D|LFSR~2                                                                               ; 1       ;
; LFSR8_11D:LFSR8_11D|LFSR~1                                                                               ; 1       ;
; LFSR8_11D:LFSR8_11D|LFSR~0                                                                               ; 1       ;
; Mux9~0                                                                                                   ; 1       ;
; Mux8~0                                                                                                   ; 1       ;
; Mux7~0                                                                                                   ; 1       ;
; Add11~16                                                                                                 ; 1       ;
; Add11~13                                                                                                 ; 1       ;
; Add11~12                                                                                                 ; 1       ;
; Add11~11                                                                                                 ; 1       ;
; Add11~4                                                                                                  ; 1       ;
; Mux19~1                                                                                                  ; 1       ;
; head_pos_x[4]~1                                                                                          ; 1       ;
; Mux19~0                                                                                                  ; 1       ;
; Mux18~1                                                                                                  ; 1       ;
; Mux18~0                                                                                                  ; 1       ;
; Mux17~1                                                                                                  ; 1       ;
; Mux17~0                                                                                                  ; 1       ;
; Mux16~0                                                                                                  ; 1       ;
; Mux15~0                                                                                                  ; 1       ;
; Add15~16                                                                                                 ; 1       ;
; Add15~13                                                                                                 ; 1       ;
; Add15~12                                                                                                 ; 1       ;
; Add15~11                                                                                                 ; 1       ;
; Add15~4                                                                                                  ; 1       ;
; LessThan7~0                                                                                              ; 1       ;
; appl_pos_y[3]~0                                                                                          ; 1       ;
; cnt[4]~17                                                                                                ; 1       ;
; vaddr_read~20                                                                                            ; 1       ;
; vaddr_read~19                                                                                            ; 1       ;
; lpm_mult:Mult2|multcore:mult_core|romout[0][8]~5                                                         ; 1       ;
; vaddr_read~18                                                                                            ; 1       ;
; vaddr_read~17                                                                                            ; 1       ;
; lpm_mult:Mult2|multcore:mult_core|romout[0][7]~4                                                         ; 1       ;
; vaddr_read~16                                                                                            ; 1       ;
; vaddr_read~15                                                                                            ; 1       ;
; lpm_mult:Mult2|multcore:mult_core|romout[0][6]~3                                                         ; 1       ;
; vaddr_read~14                                                                                            ; 1       ;
; vaddr_read~13                                                                                            ; 1       ;
; lpm_mult:Mult2|multcore:mult_core|romout[0][5]~2                                                         ; 1       ;
; vaddr_read~12                                                                                            ; 1       ;
; vaddr_read~11                                                                                            ; 1       ;
; lpm_mult:Mult2|multcore:mult_core|romout[0][4]~1                                                         ; 1       ;
; vaddr_read~10                                                                                            ; 1       ;
; vaddr_read~9                                                                                             ; 1       ;
; lpm_mult:Mult2|multcore:mult_core|romout[0][3]~0                                                         ; 1       ;
; vaddr_read~8                                                                                             ; 1       ;
; vaddr_read~7                                                                                             ; 1       ;
; vaddr_read~6                                                                                             ; 1       ;
; vaddr_read~5                                                                                             ; 1       ;
; vaddr_read~3                                                                                             ; 1       ;
; vaddr_read~2                                                                                             ; 1       ;
; vwren~2                                                                                                  ; 1       ;
; vwren~1                                                                                                  ; 1       ;
; vwren~0                                                                                                  ; 1       ;
; ram_state~34                                                                                             ; 1       ;
; ram_state~33                                                                                             ; 1       ;
; ram_state~32                                                                                             ; 1       ;
; gen_cnt~2                                                                                                ; 1       ;
; gen_cnt[1]~1                                                                                             ; 1       ;
; gen_cnt~0                                                                                                ; 1       ;
; ram_state.ram_gen_apple~3                                                                                ; 1       ;
; ram_state~31                                                                                             ; 1       ;
; ram_state.ram_gen_apple~2                                                                                ; 1       ;
; vaddr_write~22                                                                                           ; 1       ;
; vaddr_write~21                                                                                           ; 1       ;
; vaddr_write~20                                                                                           ; 1       ;
; vaddr_write~19                                                                                           ; 1       ;
; vaddr_write~18                                                                                           ; 1       ;
; vaddr_write~17                                                                                           ; 1       ;
; vaddr_write~16                                                                                           ; 1       ;
; vaddr_write~15                                                                                           ; 1       ;
; vaddr_write~14                                                                                           ; 1       ;
; vaddr_write~13                                                                                           ; 1       ;
; vaddr_write~12                                                                                           ; 1       ;
; vaddr_write~11                                                                                           ; 1       ;
; vaddr_write~10                                                                                           ; 1       ;
; vaddr_write~9                                                                                            ; 1       ;
; lpm_mult:Mult1|multcore:mult_core|romout[0][8]~5                                                         ; 1       ;
; lpm_mult:Mult3|multcore:mult_core|romout[0][8]~5                                                         ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|romout[0][8]~5                                                         ; 1       ;
; vaddr_write~8                                                                                            ; 1       ;
; vaddr_write~7                                                                                            ; 1       ;
; lpm_mult:Mult3|multcore:mult_core|romout[0][7]~4                                                         ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|romout[0][7]~4                                                         ; 1       ;
; lpm_mult:Mult1|multcore:mult_core|romout[0][7]~4                                                         ; 1       ;
; vaddr_write~5                                                                                            ; 1       ;
; vaddr_write~4                                                                                            ; 1       ;
; lpm_mult:Mult3|multcore:mult_core|romout[0][3]~3                                                         ; 1       ;
; lpm_mult:Mult3|multcore:mult_core|romout[0][4]~2                                                         ; 1       ;
; lpm_mult:Mult3|multcore:mult_core|romout[0][5]~1                                                         ; 1       ;
; lpm_mult:Mult3|multcore:mult_core|romout[0][6]~0                                                         ; 1       ;
; lpm_mult:Mult1|multcore:mult_core|romout[0][3]~3                                                         ; 1       ;
; lpm_mult:Mult1|multcore:mult_core|romout[0][4]~2                                                         ; 1       ;
; lpm_mult:Mult1|multcore:mult_core|romout[0][5]~1                                                         ; 1       ;
; lpm_mult:Mult1|multcore:mult_core|romout[0][6]~0                                                         ; 1       ;
; appl_pos_x[0]                                                                                            ; 1       ;
; appl_pos_x[1]                                                                                            ; 1       ;
; appl_pos_x[2]                                                                                            ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|romout[0][3]~3                                                         ; 1       ;
; appl_pos_x[3]                                                                                            ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|romout[0][4]~2                                                         ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|romout[0][5]~1                                                         ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|romout[0][6]~0                                                         ; 1       ;
; Equal2~0                                                                                                 ; 1       ;
; vdata[1]                                                                                                 ; 1       ;
; vaddr_read[8]                                                                                            ; 1       ;
; vaddr_read[7]                                                                                            ; 1       ;
; vaddr_read[6]                                                                                            ; 1       ;
; vaddr_read[5]                                                                                            ; 1       ;
; vaddr_read[4]                                                                                            ; 1       ;
; vaddr_read[3]                                                                                            ; 1       ;
; vaddr_read[2]                                                                                            ; 1       ;
; vaddr_read[1]                                                                                            ; 1       ;
; vaddr_read[0]                                                                                            ; 1       ;
; vdata[0]                                                                                                 ; 1       ;
; ram_state~29                                                                                             ; 1       ;
; ram_state~26                                                                                             ; 1       ;
; ram_state~25                                                                                             ; 1       ;
; cnt[4]~5                                                                                                 ; 1       ;
; LessThan0~0                                                                                              ; 1       ;
; vaddr_write[6]~0                                                                                         ; 1       ;
; ram_state~22                                                                                             ; 1       ;
; Decoder0~2                                                                                               ; 1       ;
; Decoder0~1                                                                                               ; 1       ;
; Decoder0~0                                                                                               ; 1       ;
; vga_800_600:video|h_cnt~2                                                                                ; 1       ;
; vga_800_600:video|v_cnt[0]~11                                                                            ; 1       ;
; vga_800_600:video|v_cnt[1]~10                                                                            ; 1       ;
; vga_800_600:video|v_cnt[3]~9                                                                             ; 1       ;
; vga_800_600:video|v_cnt[8]~8                                                                             ; 1       ;
; vga_800_600:video|h_cnt~1                                                                                ; 1       ;
; vga_800_600:video|v_cnt[2]~7                                                                             ; 1       ;
; vga_800_600:video|v_cnt[4]~6                                                                             ; 1       ;
; vga_800_600:video|h_cnt~0                                                                                ; 1       ;
; vga_800_600:video|v_cnt[7]~5                                                                             ; 1       ;
; vga_800_600:video|v_cnt[9]~4                                                                             ; 1       ;
; vga_800_600:video|v_cnt[6]~3                                                                             ; 1       ;
; vga_800_600:video|v_cnt[5]~2                                                                             ; 1       ;
; Equal3~0                                                                                                 ; 1       ;
; vga_800_600:video|Equal0~1                                                                               ; 1       ;
; led8:led|Refresh[2]~1                                                                                    ; 1       ;
; led8:led|Refresh[1]~0                                                                                    ; 1       ;
; Equal9~0                                                                                                 ; 1       ;
; vga_800_600:video|LessThan1~1                                                                            ; 1       ;
; vga_800_600:video|LessThan1~0                                                                            ; 1       ;
; vga_800_600:video|LessThan0~2                                                                            ; 1       ;
; vga_800_600:video|LessThan2~0                                                                            ; 1       ;
; vga_800_600:video|LessThan0~1                                                                            ; 1       ;
; vga_800_600:video|LessThan0~0                                                                            ; 1       ;
; vga_b~1                                                                                                  ; 1       ;
; Pixel_Color[3]                                                                                           ; 1       ;
; Pixel_Color[2]                                                                                           ; 1       ;
; Pixel_Color[7]                                                                                           ; 1       ;
; Pixel_Color[6]                                                                                           ; 1       ;
; vga_r~2                                                                                                  ; 1       ;
; Pixel_Color[11]                                                                                          ; 1       ;
; vga_r~1                                                                                                  ; 1       ;
; Pixel_Color[10]                                                                                          ; 1       ;
; vga_r~0                                                                                                  ; 1       ;
; Pixel_Color[9]                                                                                           ; 1       ;
; vga_800_600:video|LessThan3~1                                                                            ; 1       ;
; vga_800_600:video|LessThan3~0                                                                            ; 1       ;
; vga_800_600:video|LessThan4~2                                                                            ; 1       ;
; vga_800_600:video|LessThan4~1                                                                            ; 1       ;
; vga_800_600:video|valid~5                                                                                ; 1       ;
; vga_800_600:video|valid~4                                                                                ; 1       ;
; vga_800_600:video|valid~3                                                                                ; 1       ;
; vga_800_600:video|valid~2                                                                                ; 1       ;
; vga_800_600:video|valid~1                                                                                ; 1       ;
; vga_800_600:video|valid~0                                                                                ; 1       ;
; led8:led|WideOr0~0                                                                                       ; 1       ;
; led8:led|WideOr1~0                                                                                       ; 1       ;
; led8:led|WideOr2~0                                                                                       ; 1       ;
; led8:led|WideOr3~0                                                                                       ; 1       ;
; led8:led|WideOr4~0                                                                                       ; 1       ;
; led8:led|WideOr5~0                                                                                       ; 1       ;
; led8:led|WideOr6~0                                                                                       ; 1       ;
; led8:led|LED[3]~7                                                                                        ; 1       ;
; led8:led|LED[2]~5                                                                                        ; 1       ;
; led8:led|LED[1]~3                                                                                        ; 1       ;
; led8:led|LED[0]~0                                                                                        ; 1       ;
; vga_800_600:video|vsync                                                                                  ; 1       ;
; vga_800_600:video|hsync                                                                                  ; 1       ;
; vga_b[3]~reg0                                                                                            ; 1       ;
; vga_b[2]~reg0                                                                                            ; 1       ;
; vga_b[1]~reg0                                                                                            ; 1       ;
; vga_b[0]~reg0                                                                                            ; 1       ;
; vga_g[3]~reg0                                                                                            ; 1       ;
; vga_g[2]~reg0                                                                                            ; 1       ;
; vga_g[1]~reg0                                                                                            ; 1       ;
; vga_g[0]~reg0                                                                                            ; 1       ;
; vga_r[3]~reg0                                                                                            ; 1       ;
; vga_r[2]~reg0                                                                                            ; 1       ;
; vga_r[1]~reg0                                                                                            ; 1       ;
; vga_r[0]~reg0                                                                                            ; 1       ;
; Add9~8                                                                                                   ; 1       ;
; Add9~7                                                                                                   ; 1       ;
; Add9~6                                                                                                   ; 1       ;
; Add9~5                                                                                                   ; 1       ;
; Add9~4                                                                                                   ; 1       ;
; Add9~3                                                                                                   ; 1       ;
; Add9~2                                                                                                   ; 1       ;
; Add9~1                                                                                                   ; 1       ;
; Add9~0                                                                                                   ; 1       ;
; tail_pos_x[4]~14                                                                                         ; 1       ;
; tail_pos_x[3]~13                                                                                         ; 1       ;
; tail_pos_x[3]~12                                                                                         ; 1       ;
; tail_pos_x[2]~11                                                                                         ; 1       ;
; tail_pos_x[2]~10                                                                                         ; 1       ;
; tail_pos_x[1]~9                                                                                          ; 1       ;
; tail_pos_x[1]~8                                                                                          ; 1       ;
; tail_pos_x[0]~7                                                                                          ; 1       ;
; tail_pos_x[0]~6                                                                                          ; 1       ;
; Add10~8                                                                                                  ; 1       ;
; Add11~14                                                                                                 ; 1       ;
; Add11~10                                                                                                 ; 1       ;
; Add11~9                                                                                                  ; 1       ;
; Add11~8                                                                                                  ; 1       ;
; Add11~7                                                                                                  ; 1       ;
; Add11~6                                                                                                  ; 1       ;
; Add11~5                                                                                                  ; 1       ;
; Add10~7                                                                                                  ; 1       ;
; Add10~6                                                                                                  ; 1       ;
; Add10~5                                                                                                  ; 1       ;
; Add10~4                                                                                                  ; 1       ;
; Add10~3                                                                                                  ; 1       ;
; Add10~2                                                                                                  ; 1       ;
; Add10~1                                                                                                  ; 1       ;
; Add10~0                                                                                                  ; 1       ;
; Add11~1                                                                                                  ; 1       ;
; Add11~0                                                                                                  ; 1       ;
; Add12~8                                                                                                  ; 1       ;
; Add12~7                                                                                                  ; 1       ;
; Add12~6                                                                                                  ; 1       ;
; Add12~5                                                                                                  ; 1       ;
; Add12~4                                                                                                  ; 1       ;
; Add12~3                                                                                                  ; 1       ;
; Add12~2                                                                                                  ; 1       ;
; Add12~1                                                                                                  ; 1       ;
; Add12~0                                                                                                  ; 1       ;
; Add13~8                                                                                                  ; 1       ;
; Add13~7                                                                                                  ; 1       ;
; Add13~6                                                                                                  ; 1       ;
; Add13~5                                                                                                  ; 1       ;
; Add13~4                                                                                                  ; 1       ;
; Add13~3                                                                                                  ; 1       ;
; Add13~2                                                                                                  ; 1       ;
; Add13~1                                                                                                  ; 1       ;
; Add13~0                                                                                                  ; 1       ;
; Add14~8                                                                                                  ; 1       ;
; Add15~14                                                                                                 ; 1       ;
; Add15~10                                                                                                 ; 1       ;
; Add15~9                                                                                                  ; 1       ;
; Add15~8                                                                                                  ; 1       ;
; Add15~7                                                                                                  ; 1       ;
; Add15~6                                                                                                  ; 1       ;
; Add15~5                                                                                                  ; 1       ;
; Add14~7                                                                                                  ; 1       ;
; Add14~6                                                                                                  ; 1       ;
; Add14~5                                                                                                  ; 1       ;
; Add14~4                                                                                                  ; 1       ;
; Add14~3                                                                                                  ; 1       ;
; Add14~2                                                                                                  ; 1       ;
; Add14~1                                                                                                  ; 1       ;
; Add14~0                                                                                                  ; 1       ;
; Add15~1                                                                                                  ; 1       ;
; Add15~0                                                                                                  ; 1       ;
; cnt[4]~15                                                                                                ; 1       ;
; cnt[3]~14                                                                                                ; 1       ;
; cnt[3]~13                                                                                                ; 1       ;
; cnt[2]~12                                                                                                ; 1       ;
; cnt[2]~11                                                                                                ; 1       ;
; cnt[1]~10                                                                                                ; 1       ;
; cnt[1]~9                                                                                                 ; 1       ;
; cnt[0]~8                                                                                                 ; 1       ;
; cnt[0]~7                                                                                                 ; 1       ;
; Add4~16                                                                                                  ; 1       ;
; lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_2eh:auto_generated|op_1~8 ; 1       ;
; Add4~15                                                                                                  ; 1       ;
; Add4~14                                                                                                  ; 1       ;
; lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_2eh:auto_generated|op_1~7 ; 1       ;
; lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_2eh:auto_generated|op_1~6 ; 1       ;
; Add4~13                                                                                                  ; 1       ;
; Add4~12                                                                                                  ; 1       ;
; lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_2eh:auto_generated|op_1~5 ; 1       ;
; lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_2eh:auto_generated|op_1~4 ; 1       ;
; Add4~11                                                                                                  ; 1       ;
; Add4~10                                                                                                  ; 1       ;
; lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_2eh:auto_generated|op_1~3 ; 1       ;
; lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_2eh:auto_generated|op_1~2 ; 1       ;
; Add4~9                                                                                                   ; 1       ;
; Add4~8                                                                                                   ; 1       ;
; lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_2eh:auto_generated|op_1~1 ; 1       ;
; lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_2eh:auto_generated|op_1~0 ; 1       ;
; vga_800_600:video|Add5~18                                                                                ; 1       ;
; vga_800_600:video|Add4~14                                                                                ; 1       ;
; vga_800_600:video|Add2~10                                                                                ; 1       ;
; Add4~7                                                                                                   ; 1       ;
; Add4~6                                                                                                   ; 1       ;
; vga_800_600:video|Add6~13                                                                                ; 1       ;
; vga_800_600:video|Add5~17                                                                                ; 1       ;
; vga_800_600:video|Add5~16                                                                                ; 1       ;
; vga_800_600:video|Add4~13                                                                                ; 1       ;
; vga_800_600:video|Add4~12                                                                                ; 1       ;
; vga_800_600:video|Add2~9                                                                                 ; 1       ;
; vga_800_600:video|Add2~8                                                                                 ; 1       ;
; Add4~5                                                                                                   ; 1       ;
; Add4~4                                                                                                   ; 1       ;
; vga_800_600:video|Add6~11                                                                                ; 1       ;
; vga_800_600:video|Add5~15                                                                                ; 1       ;
; vga_800_600:video|Add5~14                                                                                ; 1       ;
; vga_800_600:video|Add4~11                                                                                ; 1       ;
; vga_800_600:video|Add4~10                                                                                ; 1       ;
; vga_800_600:video|Add2~7                                                                                 ; 1       ;
; vga_800_600:video|Add2~6                                                                                 ; 1       ;
; Add4~3                                                                                                   ; 1       ;
; Add4~2                                                                                                   ; 1       ;
; vga_800_600:video|Add6~9                                                                                 ; 1       ;
; vga_800_600:video|Add5~13                                                                                ; 1       ;
; vga_800_600:video|Add5~12                                                                                ; 1       ;
; vga_800_600:video|Add4~9                                                                                 ; 1       ;
; vga_800_600:video|Add4~8                                                                                 ; 1       ;
; vga_800_600:video|Add2~5                                                                                 ; 1       ;
; vga_800_600:video|Add2~4                                                                                 ; 1       ;
; Add4~1                                                                                                   ; 1       ;
; Add4~0                                                                                                   ; 1       ;
; vga_800_600:video|Add6~7                                                                                 ; 1       ;
; vga_800_600:video|Add6~5                                                                                 ; 1       ;
; vga_800_600:video|Add6~3                                                                                 ; 1       ;
; vga_800_600:video|Add6~1                                                                                 ; 1       ;
; vga_800_600:video|Add5~11                                                                                ; 1       ;
; vga_800_600:video|Add5~10                                                                                ; 1       ;
; vga_800_600:video|Add5~9                                                                                 ; 1       ;
; vga_800_600:video|Add5~8                                                                                 ; 1       ;
; vga_800_600:video|Add5~7                                                                                 ; 1       ;
; vga_800_600:video|Add5~6                                                                                 ; 1       ;
; vga_800_600:video|Add5~5                                                                                 ; 1       ;
; vga_800_600:video|Add5~4                                                                                 ; 1       ;
; vga_800_600:video|Add5~3                                                                                 ; 1       ;
; vga_800_600:video|Add5~2                                                                                 ; 1       ;
; vga_800_600:video|Add5~1                                                                                 ; 1       ;
; vga_800_600:video|Add4~7                                                                                 ; 1       ;
; vga_800_600:video|Add4~6                                                                                 ; 1       ;
; vga_800_600:video|Add4~5                                                                                 ; 1       ;
; vga_800_600:video|Add4~3                                                                                 ; 1       ;
; vga_800_600:video|Add4~1                                                                                 ; 1       ;
; vga_800_600:video|Add2~3                                                                                 ; 1       ;
; vga_800_600:video|Add2~2                                                                                 ; 1       ;
; vga_800_600:video|Add2~1                                                                                 ; 1       ;
; vga_800_600:video|Add2~0                                                                                 ; 1       ;
; lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_2eh:auto_generated|op_1~8 ; 1       ;
; lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_2eh:auto_generated|op_1~8 ; 1       ;
; Add0~16                                                                                                  ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_2eh:auto_generated|op_1~8 ; 1       ;
; Add0~15                                                                                                  ; 1       ;
; Add0~14                                                                                                  ; 1       ;
; Add7~15                                                                                                  ; 1       ;
; lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_2eh:auto_generated|op_1~7 ; 1       ;
; lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_2eh:auto_generated|op_1~6 ; 1       ;
; Add2~15                                                                                                  ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_2eh:auto_generated|op_1~6 ; 1       ;
; Add3~15                                                                                                  ; 1       ;
; lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_2eh:auto_generated|op_1~7 ; 1       ;
; lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_2eh:auto_generated|op_1~6 ; 1       ;
; Add0~13                                                                                                  ; 1       ;
; Add0~12                                                                                                  ; 1       ;
; Add0~11                                                                                                  ; 1       ;
; Add0~10                                                                                                  ; 1       ;
; Add0~9                                                                                                   ; 1       ;
; Add0~8                                                                                                   ; 1       ;
; Add0~7                                                                                                   ; 1       ;
; Add0~6                                                                                                   ; 1       ;
; Add0~5                                                                                                   ; 1       ;
; Add0~4                                                                                                   ; 1       ;
; Add0~3                                                                                                   ; 1       ;
; Add0~2                                                                                                   ; 1       ;
; Add0~1                                                                                                   ; 1       ;
; Add0~0                                                                                                   ; 1       ;
; Add7~13                                                                                                  ; 1       ;
; Add7~11                                                                                                  ; 1       ;
; Add7~9                                                                                                   ; 1       ;
; Add7~7                                                                                                   ; 1       ;
; Add7~5                                                                                                   ; 1       ;
; Add7~3                                                                                                   ; 1       ;
; Add7~1                                                                                                   ; 1       ;
; lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_2eh:auto_generated|op_1~5 ; 1       ;
; lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_2eh:auto_generated|op_1~4 ; 1       ;
; lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_2eh:auto_generated|op_1~3 ; 1       ;
; lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_2eh:auto_generated|op_1~2 ; 1       ;
; lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_2eh:auto_generated|op_1~1 ; 1       ;
; lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_2eh:auto_generated|op_1~0 ; 1       ;
; Add3~13                                                                                                  ; 1       ;
; Add3~11                                                                                                  ; 1       ;
; Add3~9                                                                                                   ; 1       ;
; Add3~7                                                                                                   ; 1       ;
; Add3~5                                                                                                   ; 1       ;
; Add3~3                                                                                                   ; 1       ;
; Add3~1                                                                                                   ; 1       ;
; lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_2eh:auto_generated|op_1~5 ; 1       ;
; lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_2eh:auto_generated|op_1~4 ; 1       ;
; lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_2eh:auto_generated|op_1~3 ; 1       ;
; lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_2eh:auto_generated|op_1~2 ; 1       ;
; lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_2eh:auto_generated|op_1~1 ; 1       ;
; lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_2eh:auto_generated|op_1~0 ; 1       ;
; Add2~13                                                                                                  ; 1       ;
; Add2~11                                                                                                  ; 1       ;
; Add2~9                                                                                                   ; 1       ;
; Add2~7                                                                                                   ; 1       ;
; Add2~5                                                                                                   ; 1       ;
; Add2~3                                                                                                   ; 1       ;
; Add2~1                                                                                                   ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_2eh:auto_generated|op_1~4 ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_2eh:auto_generated|op_1~2 ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_2eh:auto_generated|op_1~0 ; 1       ;
; vga_800_600:video|Add0~20                                                                                ; 1       ;
; vga_800_600:video|Add1~18                                                                                ; 1       ;
; vga_800_600:video|Add1~17                                                                                ; 1       ;
; vga_800_600:video|Add1~16                                                                                ; 1       ;
; vga_800_600:video|Add1~15                                                                                ; 1       ;
; vga_800_600:video|Add1~14                                                                                ; 1       ;
; vga_800_600:video|Add1~13                                                                                ; 1       ;
; vga_800_600:video|Add1~12                                                                                ; 1       ;
; vga_800_600:video|Add1~11                                                                                ; 1       ;
; vga_800_600:video|Add1~10                                                                                ; 1       ;
; vga_800_600:video|Add1~9                                                                                 ; 1       ;
; vga_800_600:video|Add1~8                                                                                 ; 1       ;
; vga_800_600:video|Add1~7                                                                                 ; 1       ;
; vga_800_600:video|Add1~6                                                                                 ; 1       ;
; vga_800_600:video|Add1~5                                                                                 ; 1       ;
; vga_800_600:video|Add1~4                                                                                 ; 1       ;
; vga_800_600:video|Add1~3                                                                                 ; 1       ;
; vga_800_600:video|Add1~2                                                                                 ; 1       ;
; vga_800_600:video|Add1~1                                                                                 ; 1       ;
; vga_800_600:video|Add1~0                                                                                 ; 1       ;
; vga_800_600:video|Add0~19                                                                                ; 1       ;
; vga_800_600:video|Add0~18                                                                                ; 1       ;
; vga_800_600:video|Add0~17                                                                                ; 1       ;
; vga_800_600:video|Add0~16                                                                                ; 1       ;
; vga_800_600:video|Add0~15                                                                                ; 1       ;
; vga_800_600:video|Add0~14                                                                                ; 1       ;
; vga_800_600:video|Add0~13                                                                                ; 1       ;
; vga_800_600:video|Add0~12                                                                                ; 1       ;
; vga_800_600:video|Add0~11                                                                                ; 1       ;
; vga_800_600:video|Add0~10                                                                                ; 1       ;
; vga_800_600:video|Add0~9                                                                                 ; 1       ;
; vga_800_600:video|Add0~8                                                                                 ; 1       ;
; vga_800_600:video|Add0~7                                                                                 ; 1       ;
; vga_800_600:video|Add0~6                                                                                 ; 1       ;
; vga_800_600:video|Add0~5                                                                                 ; 1       ;
; vga_800_600:video|Add0~4                                                                                 ; 1       ;
; vga_800_600:video|Add0~3                                                                                 ; 1       ;
; vga_800_600:video|Add0~2                                                                                 ; 1       ;
; vga_800_600:video|Add0~1                                                                                 ; 1       ;
; vga_800_600:video|Add0~0                                                                                 ; 1       ;
; keypad4x4:key|cnt[18]~52                                                                                 ; 1       ;
; keypad4x4:key|cnt[17]~51                                                                                 ; 1       ;
; keypad4x4:key|cnt[17]~50                                                                                 ; 1       ;
; keypad4x4:key|cnt[16]~49                                                                                 ; 1       ;
; keypad4x4:key|cnt[16]~48                                                                                 ; 1       ;
; keypad4x4:key|cnt[15]~47                                                                                 ; 1       ;
; keypad4x4:key|cnt[15]~46                                                                                 ; 1       ;
; keypad4x4:key|cnt[14]~45                                                                                 ; 1       ;
; keypad4x4:key|cnt[14]~44                                                                                 ; 1       ;
; keypad4x4:key|cnt[13]~43                                                                                 ; 1       ;
; keypad4x4:key|cnt[13]~42                                                                                 ; 1       ;
; keypad4x4:key|cnt[12]~41                                                                                 ; 1       ;
; keypad4x4:key|cnt[12]~40                                                                                 ; 1       ;
; keypad4x4:key|cnt[11]~39                                                                                 ; 1       ;
; keypad4x4:key|cnt[11]~38                                                                                 ; 1       ;
; keypad4x4:key|cnt[10]~37                                                                                 ; 1       ;
; keypad4x4:key|cnt[10]~36                                                                                 ; 1       ;
; keypad4x4:key|cnt[9]~35                                                                                  ; 1       ;
; keypad4x4:key|cnt[9]~34                                                                                  ; 1       ;
; keypad4x4:key|cnt[8]~33                                                                                  ; 1       ;
; keypad4x4:key|cnt[8]~32                                                                                  ; 1       ;
; keypad4x4:key|cnt[7]~31                                                                                  ; 1       ;
; keypad4x4:key|cnt[7]~30                                                                                  ; 1       ;
; keypad4x4:key|cnt[6]~29                                                                                  ; 1       ;
; keypad4x4:key|cnt[6]~28                                                                                  ; 1       ;
; keypad4x4:key|cnt[5]~27                                                                                  ; 1       ;
; keypad4x4:key|cnt[5]~26                                                                                  ; 1       ;
; keypad4x4:key|cnt[4]~25                                                                                  ; 1       ;
; keypad4x4:key|cnt[4]~24                                                                                  ; 1       ;
; keypad4x4:key|cnt[3]~23                                                                                  ; 1       ;
; keypad4x4:key|cnt[3]~22                                                                                  ; 1       ;
; keypad4x4:key|cnt[2]~21                                                                                  ; 1       ;
; keypad4x4:key|cnt[2]~20                                                                                  ; 1       ;
; keypad4x4:key|cnt[1]~19                                                                                  ; 1       ;
; keypad4x4:key|cnt[1]~18                                                                                  ; 1       ;
; keypad4x4:key|cnt[1]                                                                                     ; 1       ;
; keypad4x4:key|cnt[2]                                                                                     ; 1       ;
; keypad4x4:key|cnt[3]                                                                                     ; 1       ;
; keypad4x4:key|cnt[4]                                                                                     ; 1       ;
; keypad4x4:key|cnt[5]                                                                                     ; 1       ;
; keypad4x4:key|cnt[6]                                                                                     ; 1       ;
; keypad4x4:key|cnt[7]                                                                                     ; 1       ;
; keypad4x4:key|cnt[8]                                                                                     ; 1       ;
; keypad4x4:key|cnt[9]                                                                                     ; 1       ;
; keypad4x4:key|cnt[10]                                                                                    ; 1       ;
; keypad4x4:key|cnt[11]                                                                                    ; 1       ;
; keypad4x4:key|cnt[12]                                                                                    ; 1       ;
; keypad4x4:key|cnt[13]                                                                                    ; 1       ;
; keypad4x4:key|cnt[15]                                                                                    ; 1       ;
; keypad4x4:key|cnt[16]                                                                                    ; 1       ;
; score[11]~36                                                                                             ; 1       ;
; score[10]~35                                                                                             ; 1       ;
; score[10]~34                                                                                             ; 1       ;
; score[9]~33                                                                                              ; 1       ;
; score[9]~32                                                                                              ; 1       ;
; score[8]~31                                                                                              ; 1       ;
; score[8]~30                                                                                              ; 1       ;
; score[7]~29                                                                                              ; 1       ;
; score[7]~28                                                                                              ; 1       ;
; score[6]~27                                                                                              ; 1       ;
; score[6]~26                                                                                              ; 1       ;
; score[5]~25                                                                                              ; 1       ;
; score[5]~24                                                                                              ; 1       ;
; score[4]~22                                                                                              ; 1       ;
; score[4]~21                                                                                              ; 1       ;
; score[3]~20                                                                                              ; 1       ;
; score[3]~19                                                                                              ; 1       ;
; score[2]~18                                                                                              ; 1       ;
; score[2]~17                                                                                              ; 1       ;
; score[1]~16                                                                                              ; 1       ;
; score[1]~15                                                                                              ; 1       ;
+----------------------------------------------------------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+-------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+----------------------+-----------------+-----------------+---------------+
; Name                                                                                ; Type ; Mode             ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; Fits in MLABs ;
+-------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+----------------------+-----------------+-----------------+---------------+
; vram:vram|altsyncram:altsyncram_component|altsyncram_5en1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 512          ; 4            ; 512          ; 4            ; yes                    ; no                      ; yes                    ; yes                     ; 2048 ; 512                         ; 4                           ; 512                         ; 4                           ; 2048                ; 1    ; None ; M9K_X33_Y22_N0 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
+-------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+----------------------+-----------------+-----------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------+
; Routing Usage Summary                          ;
+-----------------------+------------------------+
; Routing Resource Type ; Usage                  ;
+-----------------------+------------------------+
; Block interconnects   ; 556 / 71,559 ( < 1 % ) ;
; C16 interconnects     ; 18 / 2,597 ( < 1 % )   ;
; C4 interconnects      ; 198 / 46,848 ( < 1 % ) ;
; Direct links          ; 188 / 71,559 ( < 1 % ) ;
; Global clocks         ; 4 / 20 ( 20 % )        ;
; Local interconnects   ; 235 / 24,624 ( < 1 % ) ;
; R24 interconnects     ; 22 / 2,496 ( < 1 % )   ;
; R4 interconnects      ; 322 / 62,424 ( < 1 % ) ;
+-----------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 12.69) ; Number of LABs  (Total = 36) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 0                            ;
; 2                                           ; 3                            ;
; 3                                           ; 2                            ;
; 4                                           ; 1                            ;
; 5                                           ; 0                            ;
; 6                                           ; 1                            ;
; 7                                           ; 0                            ;
; 8                                           ; 0                            ;
; 9                                           ; 0                            ;
; 10                                          ; 1                            ;
; 11                                          ; 2                            ;
; 12                                          ; 1                            ;
; 13                                          ; 1                            ;
; 14                                          ; 1                            ;
; 15                                          ; 4                            ;
; 16                                          ; 19                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.86) ; Number of LABs  (Total = 36) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 23                           ;
; 1 Clock                            ; 27                           ;
; 1 Clock enable                     ; 10                           ;
; 1 Sync. clear                      ; 1                            ;
; 2 Clock enables                    ; 3                            ;
; 2 Clocks                           ; 3                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 16.97) ; Number of LABs  (Total = 36) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 1                            ;
; 3                                            ; 1                            ;
; 4                                            ; 3                            ;
; 5                                            ; 0                            ;
; 6                                            ; 2                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 1                            ;
; 12                                           ; 3                            ;
; 13                                           ; 0                            ;
; 14                                           ; 1                            ;
; 15                                           ; 0                            ;
; 16                                           ; 1                            ;
; 17                                           ; 2                            ;
; 18                                           ; 3                            ;
; 19                                           ; 0                            ;
; 20                                           ; 3                            ;
; 21                                           ; 5                            ;
; 22                                           ; 1                            ;
; 23                                           ; 3                            ;
; 24                                           ; 2                            ;
; 25                                           ; 1                            ;
; 26                                           ; 0                            ;
; 27                                           ; 1                            ;
; 28                                           ; 0                            ;
; 29                                           ; 0                            ;
; 30                                           ; 1                            ;
; 31                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 8.64) ; Number of LABs  (Total = 36) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 1                            ;
; 2                                               ; 3                            ;
; 3                                               ; 2                            ;
; 4                                               ; 1                            ;
; 5                                               ; 2                            ;
; 6                                               ; 1                            ;
; 7                                               ; 1                            ;
; 8                                               ; 3                            ;
; 9                                               ; 4                            ;
; 10                                              ; 7                            ;
; 11                                              ; 4                            ;
; 12                                              ; 3                            ;
; 13                                              ; 1                            ;
; 14                                              ; 1                            ;
; 15                                              ; 1                            ;
; 16                                              ; 0                            ;
; 17                                              ; 0                            ;
; 18                                              ; 0                            ;
; 19                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 12.36) ; Number of LABs  (Total = 36) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 1                            ;
; 3                                            ; 2                            ;
; 4                                            ; 2                            ;
; 5                                            ; 1                            ;
; 6                                            ; 3                            ;
; 7                                            ; 2                            ;
; 8                                            ; 1                            ;
; 9                                            ; 4                            ;
; 10                                           ; 1                            ;
; 11                                           ; 1                            ;
; 12                                           ; 0                            ;
; 13                                           ; 4                            ;
; 14                                           ; 2                            ;
; 15                                           ; 1                            ;
; 16                                           ; 2                            ;
; 17                                           ; 0                            ;
; 18                                           ; 1                            ;
; 19                                           ; 1                            ;
; 20                                           ; 2                            ;
; 21                                           ; 1                            ;
; 22                                           ; 0                            ;
; 23                                           ; 2                            ;
; 24                                           ; 0                            ;
; 25                                           ; 0                            ;
; 26                                           ; 0                            ;
; 27                                           ; 0                            ;
; 28                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 44        ; 0            ; 44        ; 0            ; 0            ; 44        ; 44        ; 0            ; 44        ; 44        ; 0            ; 0            ; 0            ; 0            ; 7            ; 0            ; 0            ; 7            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 44        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 44           ; 0         ; 44           ; 44           ; 0         ; 0         ; 44           ; 0         ; 0         ; 44           ; 44           ; 44           ; 44           ; 37           ; 44           ; 44           ; 37           ; 44           ; 44           ; 44           ; 44           ; 44           ; 44           ; 44           ; 44           ; 44           ; 0         ; 44           ; 44           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; col[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; col[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; col[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; col[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sw_brick           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_r[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_r[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_r[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_r[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_g[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_g[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_g[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_g[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_b[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_b[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_b[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_b[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hsync              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vsync              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDOut[0]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDOut[1]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDOut[2]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDOut[3]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDOut[4]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDOut[5]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDOut[6]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDOut[7]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DigitSelect[0]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DigitSelect[1]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DigitSelect[2]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Light[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Light[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Light[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Light[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Light[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Light[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Light[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Light[7]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rst                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; row[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; row[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; row[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; row[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; Unreserved               ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                     ;
+-----------------------+-----------------------+-------------------+
; Source Clock(s)       ; Destination Clock(s)  ; Delay Added in ns ;
+-----------------------+-----------------------+-------------------+
; clk                   ; keypad4x4:key|cnt[14] ; 11.6              ;
; clk                   ; clk                   ; 10.8              ;
; keypad4x4:key|cnt[14] ; keypad4x4:key|cnt[14] ; 2.9               ;
+-----------------------+-----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+--------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                  ;
+---------------------------------------------------------------------------------+--------------------------+-------------------+
; Source Register                                                                 ; Destination Register     ; Delay Added in ns ;
+---------------------------------------------------------------------------------+--------------------------+-------------------+
; keypad4x4:key|rowdown[0]                                                        ; keypad4x4:key|rowdown[0] ; 3.123             ;
; keypad4x4:key|cnt[14]                                                           ; keypad4x4:key|rowdown[1] ; 2.814             ;
; cnt[4]                                                                          ; ram_state.ram_gen_apple  ; 1.593             ;
; cnt[2]                                                                          ; ram_state.ram_gen_apple  ; 1.593             ;
; cnt[1]                                                                          ; ram_state.ram_gen_apple  ; 1.593             ;
; cnt[0]                                                                          ; ram_state.ram_gen_apple  ; 1.593             ;
; cnt[3]                                                                          ; ram_state.ram_gen_apple  ; 1.593             ;
; keypad4x4:key|col[1]                                                            ; vaddr_write[1]           ; 1.104             ;
; keypad4x4:key|col[2]                                                            ; vaddr_write[1]           ; 1.082             ;
; keypad4x4:key|col[3]                                                            ; keypad4x4:key|code[3]    ; 0.990             ;
; vga_800_600:video|v_cnt[9]                                                      ; cnt[3]                   ; 0.408             ;
; vga_800_600:video|v_cnt[7]                                                      ; cnt[3]                   ; 0.408             ;
; vga_800_600:video|v_cnt[8]                                                      ; cnt[3]                   ; 0.408             ;
; vga_800_600:video|v_cnt[6]                                                      ; cnt[3]                   ; 0.408             ;
; vga_800_600:video|v_cnt[3]                                                      ; cnt[3]                   ; 0.408             ;
; vga_800_600:video|v_cnt[2]                                                      ; cnt[3]                   ; 0.408             ;
; vga_800_600:video|v_cnt[4]                                                      ; cnt[3]                   ; 0.408             ;
; vga_800_600:video|v_cnt[1]                                                      ; cnt[3]                   ; 0.408             ;
; vga_800_600:video|v_cnt[5]                                                      ; cnt[3]                   ; 0.408             ;
; vga_800_600:video|v_cnt[0]                                                      ; cnt[3]                   ; 0.408             ;
; ram_state.ram_render                                                            ; cnt[3]                   ; 0.408             ;
; vga_800_600:video|h_cnt[10]                                                     ; cnt[3]                   ; 0.408             ;
; vga_800_600:video|h_cnt[9]                                                      ; cnt[3]                   ; 0.408             ;
; vga_800_600:video|h_cnt[8]                                                      ; cnt[3]                   ; 0.408             ;
; vga_800_600:video|h_cnt[7]                                                      ; cnt[3]                   ; 0.408             ;
; vga_800_600:video|h_cnt[5]                                                      ; cnt[3]                   ; 0.408             ;
; vga_800_600:video|h_cnt[4]                                                      ; cnt[3]                   ; 0.408             ;
; vga_800_600:video|h_cnt[3]                                                      ; cnt[3]                   ; 0.408             ;
; vga_800_600:video|h_cnt[2]                                                      ; cnt[3]                   ; 0.408             ;
; vga_800_600:video|h_cnt[1]                                                      ; cnt[3]                   ; 0.408             ;
; vga_800_600:video|h_cnt[6]                                                      ; cnt[3]                   ; 0.408             ;
; vga_800_600:video|h_cnt[0]                                                      ; cnt[3]                   ; 0.408             ;
; keypad4x4:key|cnt[18]                                                           ; keypad4x4:key|rowdown[3] ; 0.321             ;
; row[3]                                                                          ; keypad4x4:key|rowdown[0] ; 0.263             ;
; row[0]                                                                          ; keypad4x4:key|rowdown[0] ; 0.263             ;
; row[2]                                                                          ; keypad4x4:key|rowdown[0] ; 0.263             ;
; row[1]                                                                          ; keypad4x4:key|rowdown[0] ; 0.263             ;
; keypad4x4:key|cnt[17]                                                           ; keypad4x4:key|rowdown[0] ; 0.263             ;
; rst                                                                             ; keypad4x4:key|rowdown[0] ; 0.263             ;
; vram:vram|altsyncram:altsyncram_component|altsyncram_5en1:auto_generated|q_b[0] ; ram_state.ram_gen_apple  ; 0.262             ;
; vram:vram|altsyncram:altsyncram_component|altsyncram_5en1:auto_generated|q_b[1] ; ram_state.ram_gen_apple  ; 0.262             ;
; ram_state.ram_check                                                             ; ram_state.ram_gen_apple  ; 0.262             ;
; gen_cnt[2]                                                                      ; ram_state.ram_gen_apple  ; 0.131             ;
; gen_cnt[1]                                                                      ; ram_state.ram_gen_apple  ; 0.131             ;
; ram_state.ram_set_apple                                                         ; ram_state.ram_gen_apple  ; 0.131             ;
; ram_state.ram_clr                                                               ; ram_state.ram_gen_apple  ; 0.131             ;
; ram_state.ram_clr_tail                                                          ; ram_state.ram_gen_apple  ; 0.131             ;
; ram_state.ram_set_head                                                          ; ram_state.ram_gen_apple  ; 0.131             ;
; ram_state.ram_gen_apple                                                         ; ram_state.ram_gen_apple  ; 0.131             ;
; gen_cnt[0]                                                                      ; ram_state.ram_gen_apple  ; 0.131             ;
; Pixel_Color[6]                                                                  ; vga_g[2]~reg0            ; 0.010             ;
+---------------------------------------------------------------------------------+--------------------------+-------------------+
Note: This table only shows the top 51 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device EP3C25Q240C8 for design "Snake_fpga"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3C16Q240C8 is compatible
    Info (176445): Device EP3C40Q240C8 is compatible
Info (169124): Fitter converted 4 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location 12
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location 14
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location 23
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location 24
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Snake_fpga.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~input (placed in PIN 151 (CLK5, DIFFCLK_2n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G7
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node cnt[1]
        Info (176357): Destination node cnt[2]
        Info (176357): Destination node cnt[3]
        Info (176357): Destination node cnt[4]
Info (176353): Automatically promoted node rtl~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node cnt[0]
        Info (176357): Destination node cnt[1]
        Info (176357): Destination node cnt[2]
        Info (176357): Destination node cnt[3]
        Info (176357): Destination node cnt[4]
        Info (176357): Destination node ram_state~22
        Info (176357): Destination node ram_state~26
        Info (176357): Destination node ram_state~34
        Info (176357): Destination node cnt[4]~18
Info (176353): Automatically promoted node keypad4x4:key|cnt[14] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node keypad4x4:key|cnt[14]~44
        Info (176357): Destination node keypad4x4:key|rowdown[3]
        Info (176357): Destination node keypad4x4:key|rowdown[2]
        Info (176357): Destination node keypad4x4:key|rowdown[1]
Info (176353): Automatically promoted node rtl~1 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 2% of the available device resources in the region that extends from location X21_Y11 to location X31_Y22
Info (170194): Fitter routing operations ending: elapsed time is 00:00:02
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 1.06 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Warning (169177): 7 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone III Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin sw_brick uses I/O standard 3.3-V LVTTL at 120
    Info (169178): Pin clk uses I/O standard 3.3-V LVTTL at 151
    Info (169178): Pin rst uses I/O standard 3.3-V LVTTL at 145
    Info (169178): Pin row[3] uses I/O standard 3.3-V LVTTL at 162
    Info (169178): Pin row[0] uses I/O standard 3.3-V LVTTL at 167
    Info (169178): Pin row[2] uses I/O standard 3.3-V LVTTL at 164
    Info (169178): Pin row[1] uses I/O standard 3.3-V LVTTL at 166
Info (144001): Generated suppressed messages file Z:/Dev/verilog_snake/output_files/Snake_fpga.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 1358 megabytes
    Info: Processing ended: Sun Dec 24 22:20:57 2017
    Info: Elapsed time: 00:00:09
    Info: Total CPU time (on all processors): 00:00:11


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in Z:/Dev/verilog_snake/output_files/Snake_fpga.fit.smsg.


