## Synthesis, DFT, STA, EC 등 하면서 느낀 것.

저는 PI Engineer로도 불리고, Front end engineer라고도 불리며 이것저것 해봤습니다.

​

RTL Engineer가 Verilog file을 전달해주면,

저는 그 RTL에 Physical적인 문제가 없는지 Check하고.. DFT하고.. SDC 만들고.. CTS에 필요한 정보들 정리해서 PD Engineer에게 전달해주고.. 이런 일을 하고 있습니다.

​

​

제가 느낀 어려운 점은

시간 문제.

(1) Deadline은 짧은데 Runtime은 너무 길어요. 시간이 길기에 Chip을 여러 Block으로 쪼개서 진행하지만, 그래도 Block 하나가 처음부터 끝까지 진행되려면 몇 일이 걸리거나 몇 주가가 걸립니다.

첫 단추를 잘못 끼웠다? -> 미래의 내가 수습하거나, 처음부터 다시 하거나.

그리고 프로젝트를 시작하면, RTL Engineer도 RTL 만드는 것을 시작합니다.

데드라인 임박해서 RTL을 받게되면, 그 전에 준비 스크립트는 완벽히 만들어야 하고... 결과가 안 좋으면.. 시간에 쫓기게 됩니다.

​

(3) 매일 모르는 문제들이 생깁니다. 이걸 내가 해결 할 수 있나? 이걸 기간을 맞출 수 있나? 이 디버그를 오늘 안에 할 수 있나? 이런 것들이요.

(작년의 저를 괴롭힌 것들 : DFT와 EC Tool bug, CTS에 대한 이해가 부족해서 생긴 POST STA에서 틀어진 violation 등..)

 

2. 아주 꼼꼼해야한다.

반도체를 업으로 하는 사람들은 진짜 computer만큼 꼼꼼해야합니다. 기록도 잘 해야하고, 기억력도 좋아야하고, 실수가 없어야해요.

조기에 실수 발견하면 되돌리면 되는데, 임박해서 실수 발견하면 대책 세워야하고.. Tape-out 이후에 실수 발견하면... Spec out해야 할 수도 있습니다.

​

3. 안주하면 안된다.

RTL 설계를 직접하는게 아니고.. 설계를 받아서 물리적으로 구현을 하는거라, 기계적으로 하게 될 때가 있습니다.

그러다보면 계속 해왔던 방법대로 하게 되더라구요. 그래서.. 능동적으로 문제를 찾거나.. Target 보다 더 PPA를 높일 방법이 있는지 체크해봐야 하는 것 같아요.

Tool vendor에서는 꾸준히 tool update를하고, SNUG같은 그룹에서 Tool에 대한 User group에서 자신들만의 꿀팁을 공유합니다. 이런 것도 좋고.. 동료들 Trouble shooting 도와주면서 기술 세미나 계속 하는 것도 좋은 것 같습니다.

​

​

​

특히 DFT, CTS, STA가 너무 어렵게 느껴지네요.

매일 퇴근 길이 보람찼으면 좋겠어요.

 해시태그 : 