Fitter report for Decay_Delay
Wed Nov 01 00:33:47 2017
Quartus Prime Version 17.0.0 Build 595 04/25/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. Dual Purpose and Dedicated Pins
 17. I/O Bank Usage
 18. All Package Pins
 19. PLL Summary
 20. PLL Usage
 21. I/O Assignment Warnings
 22. Fitter Resource Utilization by Entity
 23. Delay Chain Summary
 24. Pad To Core Delay Chain Fanout
 25. Control Signals
 26. Global & Other Fast Signals
 27. Non-Global High Fan-Out Signals
 28. Fitter RAM Summary
 29. Fitter DSP Block Usage Summary
 30. DSP Block Details
 31. Routing Usage Summary
 32. LAB Logic Elements
 33. LAB-wide Signals
 34. LAB Signals Sourced
 35. LAB Signals Sourced Out
 36. LAB Distinct Inputs
 37. I/O Rules Summary
 38. I/O Rules Details
 39. I/O Rules Matrix
 40. Fitter Device Options
 41. Operating Settings and Conditions
 42. Estimated Delay Added for Hold Timing Summary
 43. Estimated Delay Added for Hold Timing Details
 44. Fitter Messages
 45. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Wed Nov 01 00:33:47 2017       ;
; Quartus Prime Version              ; 17.0.0 Build 595 04/25/2017 SJ Lite Edition ;
; Revision Name                      ; Decay_Delay                                 ;
; Top-level Entity Name              ; KP_top                                      ;
; Family                             ; MAX 10                                      ;
; Device                             ; 10M50DAF484I7G                              ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 4,667 / 49,760 ( 9 % )                      ;
;     Total combinational functions  ; 3,784 / 49,760 ( 8 % )                      ;
;     Dedicated logic registers      ; 3,024 / 49,760 ( 6 % )                      ;
; Total registers                    ; 3024                                        ;
; Total pins                         ; 53 / 360 ( 15 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 274,432 / 1,677,312 ( 16 % )                ;
; Embedded Multiplier 9-bit elements ; 18 / 288 ( 6 % )                            ;
; Total PLLs                         ; 2 / 4 ( 50 % )                              ;
; UFM blocks                         ; 0 / 1 ( 0 % )                               ;
; ADC blocks                         ; 1 / 2 ( 50 % )                              ;
+------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 10M50DAF484I7G                        ;                                       ;
; Maximum processors allowed for parallel compilation                        ; All                                   ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; On                                    ; Off                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization During Fitting                                ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization                       ; Off                                   ; Off                                   ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.53        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  18.5%      ;
;     Processor 3            ;  17.8%      ;
;     Processor 4            ;  16.6%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                       ;
+------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+----------------------------------------------------------------+------------------+-----------------------+
; Node                                           ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                               ; Destination Port ; Destination Port Name ;
+------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+----------------------------------------------------------------+------------------+-----------------------+
; KP_main:bass|kpfilter:filt0|regq[0]            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; KP_main:bass|lpm_mult:Mult1|mult_qgs:auto_generated|mac_mult1  ; DATAA            ;                       ;
; KP_main:bass|kpfilter:filt0|regq[0]            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; KP_main:bass|kpfilter:filt0|regq[0]~_Duplicate_1               ; Q                ;                       ;
; KP_main:bass|kpfilter:filt0|regq[0]~SCLR_LUT   ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                ;                  ;                       ;
; KP_main:bass|kpfilter:filt0|regq[1]            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; KP_main:bass|lpm_mult:Mult1|mult_qgs:auto_generated|mac_mult1  ; DATAA            ;                       ;
; KP_main:bass|kpfilter:filt0|regq[1]            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; KP_main:bass|kpfilter:filt0|regq[1]~_Duplicate_1               ; Q                ;                       ;
; KP_main:bass|kpfilter:filt0|regq[1]~SCLR_LUT   ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                ;                  ;                       ;
; KP_main:bass|kpfilter:filt0|regq[2]            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; KP_main:bass|lpm_mult:Mult1|mult_qgs:auto_generated|mac_mult1  ; DATAA            ;                       ;
; KP_main:bass|kpfilter:filt0|regq[2]            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; KP_main:bass|kpfilter:filt0|regq[2]~_Duplicate_1               ; Q                ;                       ;
; KP_main:bass|kpfilter:filt0|regq[2]~SCLR_LUT   ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                ;                  ;                       ;
; KP_main:bass|kpfilter:filt0|regq[3]            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; KP_main:bass|lpm_mult:Mult1|mult_qgs:auto_generated|mac_mult1  ; DATAA            ;                       ;
; KP_main:bass|kpfilter:filt0|regq[3]            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; KP_main:bass|kpfilter:filt0|regq[3]~_Duplicate_1               ; Q                ;                       ;
; KP_main:bass|kpfilter:filt0|regq[3]~SCLR_LUT   ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                ;                  ;                       ;
; KP_main:bass|kpfilter:filt0|regq[4]            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; KP_main:bass|lpm_mult:Mult1|mult_qgs:auto_generated|mac_mult1  ; DATAA            ;                       ;
; KP_main:bass|kpfilter:filt0|regq[4]            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; KP_main:bass|kpfilter:filt0|regq[4]~_Duplicate_1               ; Q                ;                       ;
; KP_main:bass|kpfilter:filt0|regq[4]~SCLR_LUT   ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                ;                  ;                       ;
; KP_main:bass|kpfilter:filt0|regq[5]            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; KP_main:bass|lpm_mult:Mult1|mult_qgs:auto_generated|mac_mult1  ; DATAA            ;                       ;
; KP_main:bass|kpfilter:filt0|regq[5]            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; KP_main:bass|kpfilter:filt0|regq[5]~_Duplicate_1               ; Q                ;                       ;
; KP_main:bass|kpfilter:filt0|regq[5]~SCLR_LUT   ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                ;                  ;                       ;
; KP_main:bass|kpfilter:filt0|regq[6]            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; KP_main:bass|lpm_mult:Mult1|mult_qgs:auto_generated|mac_mult1  ; DATAA            ;                       ;
; KP_main:bass|kpfilter:filt0|regq[6]            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; KP_main:bass|kpfilter:filt0|regq[6]~_Duplicate_1               ; Q                ;                       ;
; KP_main:bass|kpfilter:filt0|regq[6]~SCLR_LUT   ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                ;                  ;                       ;
; KP_main:bass|kpfilter:filt0|regq[7]            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; KP_main:bass|lpm_mult:Mult1|mult_qgs:auto_generated|mac_mult1  ; DATAA            ;                       ;
; KP_main:bass|kpfilter:filt0|regq[7]            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; KP_main:bass|kpfilter:filt0|regq[7]~_Duplicate_1               ; Q                ;                       ;
; KP_main:bass|kpfilter:filt0|regq[7]~SCLR_LUT   ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                ;                  ;                       ;
; KP_main:bass|kpfilter:filt0|regq[8]            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; KP_main:bass|lpm_mult:Mult1|mult_qgs:auto_generated|mac_mult1  ; DATAA            ;                       ;
; KP_main:bass|kpfilter:filt0|regq[8]            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; KP_main:bass|kpfilter:filt0|regq[8]~_Duplicate_1               ; Q                ;                       ;
; KP_main:bass|kpfilter:filt0|regq[8]~SCLR_LUT   ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                ;                  ;                       ;
; KP_main:bass|kpfilter:filt0|regq[9]            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; KP_main:bass|lpm_mult:Mult1|mult_qgs:auto_generated|mac_mult1  ; DATAA            ;                       ;
; KP_main:bass|kpfilter:filt0|regq[9]            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; KP_main:bass|kpfilter:filt0|regq[9]~_Duplicate_1               ; Q                ;                       ;
; KP_main:bass|kpfilter:filt0|regq[9]~SCLR_LUT   ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                ;                  ;                       ;
; KP_main:bass|kpfilter:filt0|regq[10]           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; KP_main:bass|lpm_mult:Mult1|mult_qgs:auto_generated|mac_mult1  ; DATAA            ;                       ;
; KP_main:bass|kpfilter:filt0|regq[10]           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; KP_main:bass|kpfilter:filt0|regq[10]~_Duplicate_1              ; Q                ;                       ;
; KP_main:bass|kpfilter:filt0|regq[10]~SCLR_LUT  ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                ;                  ;                       ;
; KP_main:bass|kpfilter:filt0|regq[11]           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; KP_main:bass|lpm_mult:Mult1|mult_qgs:auto_generated|mac_mult1  ; DATAA            ;                       ;
; KP_main:bass|kpfilter:filt0|regq[11]           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; KP_main:bass|kpfilter:filt0|regq[11]~_Duplicate_1              ; Q                ;                       ;
; KP_main:bass|kpfilter:filt0|regq[11]~SCLR_LUT  ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                ;                  ;                       ;
; KP_main:bass|kpfilter:filt0|regq[12]           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; KP_main:bass|lpm_mult:Mult1|mult_qgs:auto_generated|mac_mult1  ; DATAA            ;                       ;
; KP_main:bass|kpfilter:filt0|regq[12]           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; KP_main:bass|kpfilter:filt0|regq[12]~_Duplicate_1              ; Q                ;                       ;
; KP_main:bass|kpfilter:filt0|regq[12]~SCLR_LUT  ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                ;                  ;                       ;
; KP_main:bass|kpfilter:filt0|regq[13]           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; KP_main:bass|lpm_mult:Mult1|mult_qgs:auto_generated|mac_mult1  ; DATAA            ;                       ;
; KP_main:bass|kpfilter:filt0|regq[13]           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; KP_main:bass|kpfilter:filt0|regq[13]~_Duplicate_1              ; Q                ;                       ;
; KP_main:bass|kpfilter:filt0|regq[13]~SCLR_LUT  ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                ;                  ;                       ;
; KP_main:bass|kpfilter:filt0|regq[14]           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; KP_main:bass|lpm_mult:Mult1|mult_qgs:auto_generated|mac_mult1  ; DATAA            ;                       ;
; KP_main:bass|kpfilter:filt0|regq[14]           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; KP_main:bass|kpfilter:filt0|regq[14]~_Duplicate_1              ; Q                ;                       ;
; KP_main:bass|kpfilter:filt0|regq[14]~SCLR_LUT  ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                ;                  ;                       ;
; KP_main:bass|kpfilter:filt0|regq[15]           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; KP_main:bass|lpm_mult:Mult1|mult_qgs:auto_generated|mac_mult1  ; DATAA            ;                       ;
; KP_main:bass|kpfilter:filt0|regq[15]           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; KP_main:bass|kpfilter:filt0|regq[15]~_Duplicate_1              ; Q                ;                       ;
; KP_main:bass|kpfilter:filt0|regq[15]~SCLR_LUT  ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                ;                  ;                       ;
; KP_main:bass|kpfilter:filt0|regq[16]           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; KP_main:bass|lpm_mult:Mult1|mult_qgs:auto_generated|mac_mult1  ; DATAA            ;                       ;
; KP_main:bass|kpfilter:filt0|regq[16]           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; KP_main:bass|kpfilter:filt0|regq[16]~_Duplicate_1              ; Q                ;                       ;
; KP_main:bass|kpfilter:filt0|regq[16]~SCLR_LUT  ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                ;                  ;                       ;
; KP_main:bass|kpfilter:filt0|regq[17]           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; KP_main:bass|lpm_mult:Mult1|mult_qgs:auto_generated|mac_mult1  ; DATAA            ;                       ;
; KP_main:bass|kpfilter:filt0|regq[17]           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; KP_main:bass|kpfilter:filt0|regq[17]~_Duplicate_1              ; Q                ;                       ;
; KP_main:bass|kpfilter:filt0|regq[17]~SCLR_LUT  ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                ;                  ;                       ;
; KP_main:bass|kpfilter:filt0|regq[18]           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; KP_main:bass|lpm_mult:Mult1|mult_qgs:auto_generated|mac_mult3  ; DATAA            ;                       ;
; KP_main:bass|kpfilter:filt0|regq[18]           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; KP_main:bass|kpfilter:filt0|regq[18]~_Duplicate_1              ; Q                ;                       ;
; KP_main:bass|kpfilter:filt0|regq[18]~SCLR_LUT  ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                ;                  ;                       ;
; KP_main:bass|kpfilter:filt0|regq[19]           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; KP_main:bass|lpm_mult:Mult1|mult_qgs:auto_generated|mac_mult3  ; DATAA            ;                       ;
; KP_main:bass|kpfilter:filt0|regq[19]           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; KP_main:bass|kpfilter:filt0|regq[19]~_Duplicate_1              ; Q                ;                       ;
; KP_main:bass|kpfilter:filt0|regq[19]~SCLR_LUT  ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                ;                  ;                       ;
; KP_main:bass|kpfilter:filt0|regq[20]           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; KP_main:bass|lpm_mult:Mult1|mult_qgs:auto_generated|mac_mult3  ; DATAA            ;                       ;
; KP_main:bass|kpfilter:filt0|regq[20]           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; KP_main:bass|kpfilter:filt0|regq[20]~_Duplicate_1              ; Q                ;                       ;
; KP_main:bass|kpfilter:filt0|regq[20]~SCLR_LUT  ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                ;                  ;                       ;
; KP_main:bass|kpfilter:filt0|regq[21]           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; KP_main:bass|lpm_mult:Mult1|mult_qgs:auto_generated|mac_mult3  ; DATAA            ;                       ;
; KP_main:bass|kpfilter:filt0|regq[21]           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; KP_main:bass|kpfilter:filt0|regq[21]~_Duplicate_1              ; Q                ;                       ;
; KP_main:bass|kpfilter:filt0|regq[21]~SCLR_LUT  ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                ;                  ;                       ;
; KP_main:bass|kpfilter:filt0|regq[22]           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; KP_main:bass|lpm_mult:Mult1|mult_qgs:auto_generated|mac_mult3  ; DATAA            ;                       ;
; KP_main:bass|kpfilter:filt0|regq[22]           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; KP_main:bass|kpfilter:filt0|regq[22]~_Duplicate_1              ; Q                ;                       ;
; KP_main:bass|kpfilter:filt0|regq[22]~SCLR_LUT  ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                ;                  ;                       ;
; KP_main:bass|kpfilter:filt0|regq[23]           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; KP_main:bass|lpm_mult:Mult1|mult_qgs:auto_generated|mac_mult3  ; DATAA            ;                       ;
; KP_main:bass|kpfilter:filt0|regq[23]           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; KP_main:bass|kpfilter:filt0|regq[23]~_Duplicate_1              ; Q                ;                       ;
; KP_main:bass|kpfilter:filt0|regq[23]~SCLR_LUT  ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                ;                  ;                       ;
; KP_main:solo2|kpfilter:filt0|regq[0]           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; KP_main:solo2|lpm_mult:Mult1|mult_qgs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; KP_main:solo2|kpfilter:filt0|regq[0]           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; KP_main:solo2|kpfilter:filt0|regq[0]~_Duplicate_1              ; Q                ;                       ;
; KP_main:solo2|kpfilter:filt0|regq[0]~SCLR_LUT  ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                ;                  ;                       ;
; KP_main:solo2|kpfilter:filt0|regq[1]           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; KP_main:solo2|lpm_mult:Mult1|mult_qgs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; KP_main:solo2|kpfilter:filt0|regq[1]           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; KP_main:solo2|kpfilter:filt0|regq[1]~_Duplicate_1              ; Q                ;                       ;
; KP_main:solo2|kpfilter:filt0|regq[1]~SCLR_LUT  ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                ;                  ;                       ;
; KP_main:solo2|kpfilter:filt0|regq[2]           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; KP_main:solo2|lpm_mult:Mult1|mult_qgs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; KP_main:solo2|kpfilter:filt0|regq[2]           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; KP_main:solo2|kpfilter:filt0|regq[2]~_Duplicate_1              ; Q                ;                       ;
; KP_main:solo2|kpfilter:filt0|regq[2]~SCLR_LUT  ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                ;                  ;                       ;
; KP_main:solo2|kpfilter:filt0|regq[3]           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; KP_main:solo2|lpm_mult:Mult1|mult_qgs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; KP_main:solo2|kpfilter:filt0|regq[3]           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; KP_main:solo2|kpfilter:filt0|regq[3]~_Duplicate_1              ; Q                ;                       ;
; KP_main:solo2|kpfilter:filt0|regq[3]~SCLR_LUT  ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                ;                  ;                       ;
; KP_main:solo2|kpfilter:filt0|regq[4]           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; KP_main:solo2|lpm_mult:Mult1|mult_qgs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; KP_main:solo2|kpfilter:filt0|regq[4]           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; KP_main:solo2|kpfilter:filt0|regq[4]~_Duplicate_1              ; Q                ;                       ;
; KP_main:solo2|kpfilter:filt0|regq[4]~SCLR_LUT  ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                ;                  ;                       ;
; KP_main:solo2|kpfilter:filt0|regq[5]           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; KP_main:solo2|lpm_mult:Mult1|mult_qgs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; KP_main:solo2|kpfilter:filt0|regq[5]           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; KP_main:solo2|kpfilter:filt0|regq[5]~_Duplicate_1              ; Q                ;                       ;
; KP_main:solo2|kpfilter:filt0|regq[5]~SCLR_LUT  ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                ;                  ;                       ;
; KP_main:solo2|kpfilter:filt0|regq[6]           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; KP_main:solo2|lpm_mult:Mult1|mult_qgs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; KP_main:solo2|kpfilter:filt0|regq[6]           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; KP_main:solo2|kpfilter:filt0|regq[6]~_Duplicate_1              ; Q                ;                       ;
; KP_main:solo2|kpfilter:filt0|regq[6]~SCLR_LUT  ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                ;                  ;                       ;
; KP_main:solo2|kpfilter:filt0|regq[7]           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; KP_main:solo2|lpm_mult:Mult1|mult_qgs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; KP_main:solo2|kpfilter:filt0|regq[7]           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; KP_main:solo2|kpfilter:filt0|regq[7]~_Duplicate_1              ; Q                ;                       ;
; KP_main:solo2|kpfilter:filt0|regq[7]~SCLR_LUT  ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                ;                  ;                       ;
; KP_main:solo2|kpfilter:filt0|regq[8]           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; KP_main:solo2|lpm_mult:Mult1|mult_qgs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; KP_main:solo2|kpfilter:filt0|regq[8]           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; KP_main:solo2|kpfilter:filt0|regq[8]~_Duplicate_1              ; Q                ;                       ;
; KP_main:solo2|kpfilter:filt0|regq[8]~SCLR_LUT  ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                ;                  ;                       ;
; KP_main:solo2|kpfilter:filt0|regq[9]           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; KP_main:solo2|lpm_mult:Mult1|mult_qgs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; KP_main:solo2|kpfilter:filt0|regq[9]           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; KP_main:solo2|kpfilter:filt0|regq[9]~_Duplicate_1              ; Q                ;                       ;
; KP_main:solo2|kpfilter:filt0|regq[9]~SCLR_LUT  ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                ;                  ;                       ;
; KP_main:solo2|kpfilter:filt0|regq[10]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; KP_main:solo2|lpm_mult:Mult1|mult_qgs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; KP_main:solo2|kpfilter:filt0|regq[10]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; KP_main:solo2|kpfilter:filt0|regq[10]~_Duplicate_1             ; Q                ;                       ;
; KP_main:solo2|kpfilter:filt0|regq[10]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                ;                  ;                       ;
; KP_main:solo2|kpfilter:filt0|regq[11]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; KP_main:solo2|lpm_mult:Mult1|mult_qgs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; KP_main:solo2|kpfilter:filt0|regq[11]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; KP_main:solo2|kpfilter:filt0|regq[11]~_Duplicate_1             ; Q                ;                       ;
; KP_main:solo2|kpfilter:filt0|regq[11]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                ;                  ;                       ;
; KP_main:solo2|kpfilter:filt0|regq[12]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; KP_main:solo2|lpm_mult:Mult1|mult_qgs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; KP_main:solo2|kpfilter:filt0|regq[12]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; KP_main:solo2|kpfilter:filt0|regq[12]~_Duplicate_1             ; Q                ;                       ;
; KP_main:solo2|kpfilter:filt0|regq[12]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                ;                  ;                       ;
; KP_main:solo2|kpfilter:filt0|regq[13]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; KP_main:solo2|lpm_mult:Mult1|mult_qgs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; KP_main:solo2|kpfilter:filt0|regq[13]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; KP_main:solo2|kpfilter:filt0|regq[13]~_Duplicate_1             ; Q                ;                       ;
; KP_main:solo2|kpfilter:filt0|regq[13]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                ;                  ;                       ;
; KP_main:solo2|kpfilter:filt0|regq[14]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; KP_main:solo2|lpm_mult:Mult1|mult_qgs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; KP_main:solo2|kpfilter:filt0|regq[14]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; KP_main:solo2|kpfilter:filt0|regq[14]~_Duplicate_1             ; Q                ;                       ;
; KP_main:solo2|kpfilter:filt0|regq[14]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                ;                  ;                       ;
; KP_main:solo2|kpfilter:filt0|regq[15]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; KP_main:solo2|lpm_mult:Mult1|mult_qgs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; KP_main:solo2|kpfilter:filt0|regq[15]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; KP_main:solo2|kpfilter:filt0|regq[15]~_Duplicate_1             ; Q                ;                       ;
; KP_main:solo2|kpfilter:filt0|regq[15]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                ;                  ;                       ;
; KP_main:solo2|kpfilter:filt0|regq[16]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; KP_main:solo2|lpm_mult:Mult1|mult_qgs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; KP_main:solo2|kpfilter:filt0|regq[16]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; KP_main:solo2|kpfilter:filt0|regq[16]~_Duplicate_1             ; Q                ;                       ;
; KP_main:solo2|kpfilter:filt0|regq[16]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                ;                  ;                       ;
; KP_main:solo2|kpfilter:filt0|regq[17]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; KP_main:solo2|lpm_mult:Mult1|mult_qgs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; KP_main:solo2|kpfilter:filt0|regq[17]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; KP_main:solo2|kpfilter:filt0|regq[17]~_Duplicate_1             ; Q                ;                       ;
; KP_main:solo2|kpfilter:filt0|regq[17]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                ;                  ;                       ;
; KP_main:solo2|kpfilter:filt0|regq[18]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; KP_main:solo2|lpm_mult:Mult1|mult_qgs:auto_generated|mac_mult3 ; DATAA            ;                       ;
; KP_main:solo2|kpfilter:filt0|regq[18]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; KP_main:solo2|kpfilter:filt0|regq[18]~_Duplicate_1             ; Q                ;                       ;
; KP_main:solo2|kpfilter:filt0|regq[18]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                ;                  ;                       ;
; KP_main:solo2|kpfilter:filt0|regq[19]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; KP_main:solo2|lpm_mult:Mult1|mult_qgs:auto_generated|mac_mult3 ; DATAA            ;                       ;
; KP_main:solo2|kpfilter:filt0|regq[19]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; KP_main:solo2|kpfilter:filt0|regq[19]~_Duplicate_1             ; Q                ;                       ;
; KP_main:solo2|kpfilter:filt0|regq[19]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                ;                  ;                       ;
; KP_main:solo2|kpfilter:filt0|regq[20]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; KP_main:solo2|lpm_mult:Mult1|mult_qgs:auto_generated|mac_mult3 ; DATAA            ;                       ;
; KP_main:solo2|kpfilter:filt0|regq[20]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; KP_main:solo2|kpfilter:filt0|regq[20]~_Duplicate_1             ; Q                ;                       ;
; KP_main:solo2|kpfilter:filt0|regq[20]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                ;                  ;                       ;
; KP_main:solo2|kpfilter:filt0|regq[21]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; KP_main:solo2|lpm_mult:Mult1|mult_qgs:auto_generated|mac_mult3 ; DATAA            ;                       ;
; KP_main:solo2|kpfilter:filt0|regq[21]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; KP_main:solo2|kpfilter:filt0|regq[21]~_Duplicate_1             ; Q                ;                       ;
; KP_main:solo2|kpfilter:filt0|regq[21]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                ;                  ;                       ;
; KP_main:solo2|kpfilter:filt0|regq[22]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; KP_main:solo2|lpm_mult:Mult1|mult_qgs:auto_generated|mac_mult3 ; DATAA            ;                       ;
; KP_main:solo2|kpfilter:filt0|regq[22]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; KP_main:solo2|kpfilter:filt0|regq[22]~_Duplicate_1             ; Q                ;                       ;
; KP_main:solo2|kpfilter:filt0|regq[22]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                ;                  ;                       ;
; KP_main:solo2|kpfilter:filt0|regq[23]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; KP_main:solo2|lpm_mult:Mult1|mult_qgs:auto_generated|mac_mult3 ; DATAA            ;                       ;
; KP_main:solo2|kpfilter:filt0|regq[23]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; KP_main:solo2|kpfilter:filt0|regq[23]~_Duplicate_1             ; Q                ;                       ;
; KP_main:solo2|kpfilter:filt0|regq[23]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                ;                  ;                       ;
+------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+----------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                      ;
+--------------+----------------+--------------+------------------+-----------------------+----------------+
; Name         ; Ignored Entity ; Ignored From ; Ignored To       ; Ignored Value         ; Ignored Source ;
+--------------+----------------+--------------+------------------+-----------------------+----------------+
; Location     ;                ;              ; ADC_CLK_10       ; PIN_M9                ; QSF Assignment ;
; Location     ;                ;              ; AUDIO_BCLK       ; PIN_J12               ; QSF Assignment ;
; Location     ;                ;              ; AUDIO_DIN_MFP1   ; PIN_J13               ; QSF Assignment ;
; Location     ;                ;              ; AUDIO_DOUT_MFP2  ; PIN_H13               ; QSF Assignment ;
; Location     ;                ;              ; AUDIO_GPIO_MFP5  ; PIN_D14               ; QSF Assignment ;
; Location     ;                ;              ; AUDIO_MCLK       ; PIN_J11               ; QSF Assignment ;
; Location     ;                ;              ; AUDIO_MISO_MFP4  ; PIN_E13               ; QSF Assignment ;
; Location     ;                ;              ; AUDIO_RESET_n    ; PIN_D13               ; QSF Assignment ;
; Location     ;                ;              ; AUDIO_SCLK_MFP3  ; PIN_H14               ; QSF Assignment ;
; Location     ;                ;              ; AUDIO_SCL_SS_n   ; PIN_F15               ; QSF Assignment ;
; Location     ;                ;              ; AUDIO_SDA_MOSI   ; PIN_F16               ; QSF Assignment ;
; Location     ;                ;              ; AUDIO_SPI_SELECT ; PIN_E14               ; QSF Assignment ;
; Location     ;                ;              ; AUDIO_WCLK       ; PIN_H12               ; QSF Assignment ;
; Location     ;                ;              ; MAX10_CLK3_50    ; PIN_N14               ; QSF Assignment ;
; Location     ;                ;              ; MTL2_BL_ON_n     ; PIN_R9                ; QSF Assignment ;
; Location     ;                ;              ; MTL2_B[0]        ; PIN_P4                ; QSF Assignment ;
; Location     ;                ;              ; MTL2_B[1]        ; PIN_P5                ; QSF Assignment ;
; Location     ;                ;              ; MTL2_B[2]        ; PIN_N3                ; QSF Assignment ;
; Location     ;                ;              ; MTL2_B[3]        ; PIN_P8                ; QSF Assignment ;
; Location     ;                ;              ; MTL2_B[4]        ; PIN_N4                ; QSF Assignment ;
; Location     ;                ;              ; MTL2_B[5]        ; PIN_N8                ; QSF Assignment ;
; Location     ;                ;              ; MTL2_B[6]        ; PIN_N9                ; QSF Assignment ;
; Location     ;                ;              ; MTL2_B[7]        ; PIN_M8                ; QSF Assignment ;
; Location     ;                ;              ; MTL2_DCLK        ; PIN_W1                ; QSF Assignment ;
; Location     ;                ;              ; MTL2_G[0]        ; PIN_T5                ; QSF Assignment ;
; Location     ;                ;              ; MTL2_G[1]        ; PIN_T6                ; QSF Assignment ;
; Location     ;                ;              ; MTL2_G[2]        ; PIN_R1                ; QSF Assignment ;
; Location     ;                ;              ; MTL2_G[3]        ; PIN_R2                ; QSF Assignment ;
; Location     ;                ;              ; MTL2_G[4]        ; PIN_R4                ; QSF Assignment ;
; Location     ;                ;              ; MTL2_G[5]        ; PIN_P1                ; QSF Assignment ;
; Location     ;                ;              ; MTL2_G[6]        ; PIN_R5                ; QSF Assignment ;
; Location     ;                ;              ; MTL2_G[7]        ; PIN_R7                ; QSF Assignment ;
; Location     ;                ;              ; MTL2_HSD         ; PIN_N1                ; QSF Assignment ;
; Location     ;                ;              ; MTL2_I2C_SCL     ; PIN_P9                ; QSF Assignment ;
; Location     ;                ;              ; MTL2_I2C_SDA     ; PIN_P10               ; QSF Assignment ;
; Location     ;                ;              ; MTL2_INT         ; PIN_R10               ; QSF Assignment ;
; Location     ;                ;              ; MTL2_R[0]        ; PIN_U5                ; QSF Assignment ;
; Location     ;                ;              ; MTL2_R[1]        ; PIN_U4                ; QSF Assignment ;
; Location     ;                ;              ; MTL2_R[2]        ; PIN_U3                ; QSF Assignment ;
; Location     ;                ;              ; MTL2_R[3]        ; PIN_W2                ; QSF Assignment ;
; Location     ;                ;              ; MTL2_R[4]        ; PIN_U2                ; QSF Assignment ;
; Location     ;                ;              ; MTL2_R[5]        ; PIN_V1                ; QSF Assignment ;
; Location     ;                ;              ; MTL2_R[6]        ; PIN_T2                ; QSF Assignment ;
; Location     ;                ;              ; MTL2_R[7]        ; PIN_T1                ; QSF Assignment ;
; Location     ;                ;              ; MTL2_VSD         ; PIN_N2                ; QSF Assignment ;
; Location     ;                ;              ; PS2_CLK          ; PIN_V3                ; QSF Assignment ;
; Location     ;                ;              ; PS2_CLK2         ; PIN_U1                ; QSF Assignment ;
; Location     ;                ;              ; PS2_DAT          ; PIN_P3                ; QSF Assignment ;
; Location     ;                ;              ; PS2_DAT2         ; PIN_R3                ; QSF Assignment ;
; I/O Standard ; KP_top         ;              ; ADC_CLK_10       ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; KP_top         ;              ; AUDIO_BCLK       ; 2.5 V                 ; QSF Assignment ;
; I/O Standard ; KP_top         ;              ; AUDIO_DIN_MFP1   ; 2.5 V                 ; QSF Assignment ;
; I/O Standard ; KP_top         ;              ; AUDIO_DOUT_MFP2  ; 2.5 V                 ; QSF Assignment ;
; I/O Standard ; KP_top         ;              ; AUDIO_GPIO_MFP5  ; 2.5 V                 ; QSF Assignment ;
; I/O Standard ; KP_top         ;              ; AUDIO_MCLK       ; 2.5 V                 ; QSF Assignment ;
; I/O Standard ; KP_top         ;              ; AUDIO_MISO_MFP4  ; 2.5 V                 ; QSF Assignment ;
; I/O Standard ; KP_top         ;              ; AUDIO_RESET_n    ; 2.5 V                 ; QSF Assignment ;
; I/O Standard ; KP_top         ;              ; AUDIO_SCLK_MFP3  ; 2.5 V                 ; QSF Assignment ;
; I/O Standard ; KP_top         ;              ; AUDIO_SCL_SS_n   ; 2.5 V                 ; QSF Assignment ;
; I/O Standard ; KP_top         ;              ; AUDIO_SDA_MOSI   ; 2.5 V                 ; QSF Assignment ;
; I/O Standard ; KP_top         ;              ; AUDIO_SPI_SELECT ; 2.5 V                 ; QSF Assignment ;
; I/O Standard ; KP_top         ;              ; AUDIO_WCLK       ; 2.5 V                 ; QSF Assignment ;
; I/O Standard ; KP_top         ;              ; GPIO             ; 3.3 V SCHMITT TRIGGER ; QSF Assignment ;
; I/O Standard ; KP_top         ;              ; MAX10_CLK3_50    ; 1.5 V                 ; QSF Assignment ;
; I/O Standard ; KP_top         ;              ; MTL2_BL_ON_n     ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; KP_top         ;              ; MTL2_B[0]        ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; KP_top         ;              ; MTL2_B[1]        ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; KP_top         ;              ; MTL2_B[2]        ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; KP_top         ;              ; MTL2_B[3]        ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; KP_top         ;              ; MTL2_B[4]        ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; KP_top         ;              ; MTL2_B[5]        ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; KP_top         ;              ; MTL2_B[6]        ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; KP_top         ;              ; MTL2_B[7]        ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; KP_top         ;              ; MTL2_DCLK        ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; KP_top         ;              ; MTL2_G[0]        ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; KP_top         ;              ; MTL2_G[1]        ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; KP_top         ;              ; MTL2_G[2]        ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; KP_top         ;              ; MTL2_G[3]        ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; KP_top         ;              ; MTL2_G[4]        ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; KP_top         ;              ; MTL2_G[5]        ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; KP_top         ;              ; MTL2_G[6]        ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; KP_top         ;              ; MTL2_G[7]        ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; KP_top         ;              ; MTL2_HSD         ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; KP_top         ;              ; MTL2_I2C_SCL     ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; KP_top         ;              ; MTL2_I2C_SDA     ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; KP_top         ;              ; MTL2_INT         ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; KP_top         ;              ; MTL2_R[0]        ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; KP_top         ;              ; MTL2_R[1]        ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; KP_top         ;              ; MTL2_R[2]        ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; KP_top         ;              ; MTL2_R[3]        ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; KP_top         ;              ; MTL2_R[4]        ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; KP_top         ;              ; MTL2_R[5]        ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; KP_top         ;              ; MTL2_R[6]        ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; KP_top         ;              ; MTL2_R[7]        ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; KP_top         ;              ; MTL2_VSD         ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; KP_top         ;              ; PS2_CLK          ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; KP_top         ;              ; PS2_CLK2         ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; KP_top         ;              ; PS2_DAT          ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; KP_top         ;              ; PS2_DAT2         ; 3.3-V LVTTL           ; QSF Assignment ;
+--------------+----------------+--------------+------------------+-----------------------+----------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 7011 ) ; 0.00 % ( 0 / 7011 )        ; 0.00 % ( 0 / 7011 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 7011 ) ; 0.00 % ( 0 / 7011 )        ; 0.00 % ( 0 / 7011 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 6960 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 51 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/ben/Documents/GitHub/KPCDASS2017/output_files/Decay_Delay.pin.


+----------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                              ;
+---------------------------------------------+------------------------------+
; Resource                                    ; Usage                        ;
+---------------------------------------------+------------------------------+
; Total logic elements                        ; 4,667 / 49,760 ( 9 % )       ;
;     -- Combinational with no register       ; 1643                         ;
;     -- Register only                        ; 883                          ;
;     -- Combinational with a register        ; 2141                         ;
;                                             ;                              ;
; Logic element usage by number of LUT inputs ;                              ;
;     -- 4 input functions                    ; 490                          ;
;     -- 3 input functions                    ; 2811                         ;
;     -- <=2 input functions                  ; 483                          ;
;     -- Register only                        ; 883                          ;
;                                             ;                              ;
; Logic elements by mode                      ;                              ;
;     -- normal mode                          ; 1109                         ;
;     -- arithmetic mode                      ; 2675                         ;
;                                             ;                              ;
; Total registers*                            ; 3,024 / 51,509 ( 6 % )       ;
;     -- Dedicated logic registers            ; 3,024 / 49,760 ( 6 % )       ;
;     -- I/O registers                        ; 0 / 1,749 ( 0 % )            ;
;                                             ;                              ;
; Total LABs:  partially or completely used   ; 424 / 3,110 ( 14 % )         ;
; Virtual pins                                ; 0                            ;
; I/O pins                                    ; 53 / 360 ( 15 % )            ;
;     -- Clock pins                           ; 4 / 8 ( 50 % )               ;
;     -- Dedicated input pins                 ; 1 / 1 ( 100 % )              ;
;                                             ;                              ;
; M9Ks                                        ; 34 / 182 ( 19 % )            ;
; UFM blocks                                  ; 0 / 1 ( 0 % )                ;
; ADC blocks                                  ; 1 / 2 ( 50 % )               ;
; Total block memory bits                     ; 274,432 / 1,677,312 ( 16 % ) ;
; Total block memory implementation bits      ; 313,344 / 1,677,312 ( 19 % ) ;
; Embedded Multiplier 9-bit elements          ; 18 / 288 ( 6 % )             ;
; PLLs                                        ; 2 / 4 ( 50 % )               ;
; Global signals                              ; 7                            ;
;     -- Global clocks                        ; 7 / 20 ( 35 % )              ;
; JTAGs                                       ; 0 / 1 ( 0 % )                ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                ;
; Remote update blocks                        ; 0 / 1 ( 0 % )                ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )                ;
; Impedance control blocks                    ; 0 / 1 ( 0 % )                ;
; Average interconnect usage (total/H/V)      ; 3.5% / 3.6% / 3.4%           ;
; Peak interconnect usage (total/H/V)         ; 22.7% / 22.8% / 22.4%        ;
; Maximum fan-out                             ; 2643                         ;
; Highest non-global fan-out                  ; 2643                         ;
; Total fan-out                               ; 21342                        ;
; Average fan-out                             ; 2.98                         ;
+---------------------------------------------+------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 4667 / 49760 ( 9 % ) ; 0 / 49760 ( 0 % )              ;
;     -- Combinational with no register       ; 1643                 ; 0                              ;
;     -- Register only                        ; 883                  ; 0                              ;
;     -- Combinational with a register        ; 2141                 ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 490                  ; 0                              ;
;     -- 3 input functions                    ; 2811                 ; 0                              ;
;     -- <=2 input functions                  ; 483                  ; 0                              ;
;     -- Register only                        ; 883                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 1109                 ; 0                              ;
;     -- arithmetic mode                      ; 2675                 ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 3024                 ; 0                              ;
;     -- Dedicated logic registers            ; 3024 / 49760 ( 6 % ) ; 0 / 49760 ( 0 % )              ;
;     -- I/O registers                        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 424 / 3110 ( 14 % )  ; 0 / 3110 ( 0 % )               ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 53                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 18 / 288 ( 6 % )     ; 0 / 288 ( 0 % )                ;
; Total memory bits                           ; 274432               ; 0                              ;
; Total RAM block bits                        ; 313344               ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )        ; 2 / 4 ( 50 % )                 ;
; M9K                                         ; 34 / 182 ( 18 % )    ; 0 / 182 ( 0 % )                ;
; Clock control block                         ; 6 / 24 ( 25 % )      ; 1 / 24 ( 4 % )                 ;
; User Flash Memory                           ; 1 / 1 ( 100 % )      ; 0 / 1 ( 0 % )                  ;
; Analog-to-Digital Converter                 ; 2 / 2 ( 100 % )      ; 0 / 2 ( 0 % )                  ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 1472                 ; 2                              ;
;     -- Registered Input Connections         ; 1465                 ; 0                              ;
;     -- Output Connections                   ; 3                    ; 1471                           ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 22046                ; 1500                           ;
;     -- Registered Connections               ; 12437                ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 2                    ; 1473                           ;
;     -- hard_block:auto_generated_inst       ; 1473                 ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 26                   ; 2                              ;
;     -- Output Ports                         ; 26                   ; 3                              ;
;     -- Bidir Ports                          ; 1                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                              ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+-----------------------+---------------------------+----------------------+-----------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard          ; Termination Control Block ; Location assigned by ; Slew Rate ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+-----------------------+---------------------------+----------------------+-----------+
; FPGA_RESET_n  ; D9    ; 8        ; 31           ; 39           ; 7            ; 13                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; GPIO[0]       ; Y17   ; 4        ; 58           ; 0            ; 21           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; GPIO[1]       ; AA17  ; 4        ; 58           ; 0            ; 28           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; GPIO[2]       ; V16   ; 4        ; 56           ; 0            ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; GPIO[3]       ; W15   ; 4        ; 54           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; GPIO[4]       ; AB16  ; 4        ; 54           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; GPIO[5]       ; AA16  ; 4        ; 56           ; 0            ; 28           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; GPIO[6]       ; Y16   ; 4        ; 54           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; GPIO[7]       ; W16   ; 4        ; 60           ; 0            ; 28           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; KEY[0]        ; T22   ; 5        ; 78           ; 18           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.5 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; KEY[1]        ; U22   ; 5        ; 78           ; 21           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.5 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; KEY[2]        ; AA22  ; 5        ; 78           ; 3            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.5 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; KEY[3]        ; AA21  ; 5        ; 78           ; 3            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.5 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; KEY[4]        ; R22   ; 5        ; 78           ; 21           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.5 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; MAX10_CLK1_50 ; N5    ; 2        ; 0            ; 23           ; 21           ; 50                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; MAX10_CLK2_50 ; V9    ; 3        ; 31           ; 0            ; 28           ; 162                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; SW[0]         ; N22   ; 5        ; 78           ; 23           ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.5 V                 ; --                        ; User                 ; 0         ;
; SW[1]         ; M22   ; 5        ; 78           ; 25           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.5 V                 ; --                        ; User                 ; 0         ;
; SW[2]         ; N21   ; 5        ; 78           ; 25           ; 7            ; 17                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.5 V                 ; --                        ; User                 ; 0         ;
; SW[3]         ; L22   ; 5        ; 78           ; 25           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.5 V                 ; --                        ; User                 ; 0         ;
; SW[4]         ; J22   ; 6        ; 78           ; 30           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.5 V                 ; --                        ; User                 ; 0         ;
; SW[5]         ; H22   ; 6        ; 78           ; 29           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.5 V                 ; --                        ; User                 ; 0         ;
; SW[6]         ; J21   ; 6        ; 78           ; 30           ; 0            ; 11                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.5 V                 ; --                        ; User                 ; 0         ;
; SW[7]         ; C21   ; 6        ; 78           ; 36           ; 0            ; 10                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.5 V                 ; --                        ; User                 ; 0         ;
; SW[8]         ; G19   ; 6        ; 78           ; 31           ; 14           ; 12                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.5 V                 ; --                        ; User                 ; 0         ;
; SW[9]         ; H21   ; 6        ; 78           ; 29           ; 0            ; 7                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.5 V                 ; --                        ; User                 ; 0         ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+-----------------------+---------------------------+----------------------+-----------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; DAC_SCLK   ; B1    ; 8        ; 22           ; 39           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_SYNC_n ; B2    ; 8        ; 22           ; 39           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[0]    ; D6    ; 8        ; 22           ; 39           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[1]    ; A5    ; 8        ; 31           ; 39           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[2]    ; C6    ; 8        ; 29           ; 39           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[3]    ; A6    ; 8        ; 34           ; 39           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[4]    ; F7    ; 8        ; 24           ; 39           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[5]    ; D7    ; 8        ; 29           ; 39           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[6]    ; B7    ; 8        ; 34           ; 39           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[0]    ; C7    ; 8        ; 34           ; 39           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[1]    ; C8    ; 8        ; 36           ; 39           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[2]    ; D8    ; 8        ; 31           ; 39           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[3]    ; D10   ; 8        ; 31           ; 39           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[4]    ; E10   ; 8        ; 36           ; 39           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[5]    ; H11   ; 8        ; 34           ; 39           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[6]    ; E6    ; 8        ; 20           ; 39           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[0]    ; C2    ; 8        ; 20           ; 39           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[1]    ; B3    ; 8        ; 26           ; 39           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[2]    ; A3    ; 8        ; 26           ; 39           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[3]    ; C3    ; 8        ; 20           ; 39           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[4]    ; A4    ; 8        ; 31           ; 39           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[5]    ; B4    ; 8        ; 26           ; 39           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[6]    ; C4    ; 8        ; 24           ; 39           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[7]    ; B5    ; 8        ; 26           ; 39           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[8]    ; C5    ; 8        ; 24           ; 39           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[9]    ; D5    ; 8        ; 24           ; 39           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+---------------------+
; DAC_DATA ; A2    ; 8        ; 26           ; 39           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; Location ; Pin Name                                           ; Reserved As                    ; User Signal Name    ; Pin Type         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; H2       ; DIFFIO_RX_L17n, DIFFOUT_L17n, TMS, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TMS~        ; Dual Purpose Pin ;
; G2       ; DIFFIO_RX_L17p, DIFFOUT_L17p, TCK, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TCK~        ; Dual Purpose Pin ;
; L4       ; DIFFIO_RX_L18n, DIFFOUT_L18n, TDI, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDI~        ; Dual Purpose Pin ;
; M5       ; DIFFIO_RX_L18p, DIFFOUT_L18p, TDO, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDO~        ; Dual Purpose Pin ;
; D9       ; DIFFIO_RX_T42n, DIFFOUT_T42n, DEV_CLRn, Low_Speed  ; Use as regular IO              ; FPGA_RESET_n        ; Dual Purpose Pin ;
; D10      ; DIFFIO_RX_T44p, DIFFOUT_T44p, DEV_OE, Low_Speed    ; Use as regular IO              ; HEX1[3]             ; Dual Purpose Pin ;
; H10      ; CONFIG_SEL, Low_Speed                              ; Reserved as secondary function ; ~ALTERA_CONFIG_SEL~ ; Dual Purpose Pin ;
; H9       ; nCONFIG, Low_Speed                                 ; Reserved as secondary function ; ~ALTERA_nCONFIG~    ; Dual Purpose Pin ;
; F7       ; DIFFIO_RX_T48n, DIFFOUT_T48n, CRC_ERROR, Low_Speed ; Use as regular IO              ; HEX0[4]             ; Dual Purpose Pin ;
; G9       ; DIFFIO_RX_T50p, DIFFOUT_T50p, nSTATUS, Low_Speed   ; Reserved as secondary function ; ~ALTERA_nSTATUS~    ; Dual Purpose Pin ;
; F8       ; DIFFIO_RX_T50n, DIFFOUT_T50n, CONF_DONE, Low_Speed ; Reserved as secondary function ; ~ALTERA_CONF_DONE~  ; Dual Purpose Pin ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1A       ; 16 / 16 ( 100 % ) ; 2.5V          ; --           ;
; 1B       ; 4 / 24 ( 17 % )   ; 2.5V          ; --           ;
; 2        ; 1 / 36 ( 3 % )    ; 3.3V          ; --           ;
; 3        ; 1 / 48 ( 2 % )    ; 3.3V          ; --           ;
; 4        ; 8 / 48 ( 17 % )   ; 3.3V          ; --           ;
; 5        ; 9 / 40 ( 23 % )   ; 1.5V          ; --           ;
; 6        ; 6 / 60 ( 10 % )   ; 1.5V          ; --           ;
; 7        ; 0 / 52 ( 0 % )    ; 2.5V          ; --           ;
; 8        ; 32 / 36 ( 89 % )  ; 3.3V          ; --           ;
+----------+-------------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                      ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                 ; Dir.   ; I/O Standard          ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; A2       ; 481        ; 8        ; DAC_DATA                                       ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A3       ; 483        ; 8        ; LEDR[2]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A4       ; 475        ; 8        ; LEDR[4]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 473        ; 8        ; HEX0[1]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 471        ; 8        ; HEX0[3]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 445        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 447        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 449        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 439        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 437        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 435        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 433        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 425        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 421        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 407        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 405        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 403        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ; 401        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ; 371        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; A22      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA2      ; 135        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA3      ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA5      ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA7      ; 158        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 165        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 180        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA12     ; 182        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA13     ; 197        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA14     ; 201        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 211        ; 4        ; GPIO[5]                                        ; input  ; 3.3 V Schmitt Trigger ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA17     ; 212        ; 4        ; GPIO[1]                                        ; input  ; 3.3 V Schmitt Trigger ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA18     ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA19     ; 217        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 227        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 245        ; 5        ; KEY[3]                                         ; input  ; 1.5 V Schmitt Trigger ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA22     ; 247        ; 5        ; KEY[2]                                         ; input  ; 1.5 V Schmitt Trigger ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB1      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AB2      ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB3      ; 147        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 159        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ; 161        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB7      ; 163        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 167        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 171        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 177        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 179        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB12     ; 181        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB13     ; 183        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 199        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 203        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 209        ; 4        ; GPIO[4]                                        ; input  ; 3.3 V Schmitt Trigger ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB17     ; 241        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 215        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ; 225        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB22     ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B1       ; 495        ; 8        ; DAC_SCLK                                       ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B2       ; 493        ; 8        ; DAC_SYNC_n                                     ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B3       ; 484        ; 8        ; LEDR[1]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B4       ; 486        ; 8        ; LEDR[5]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 485        ; 8        ; LEDR[7]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B7       ; 469        ; 8        ; HEX0[6]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 451        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B10      ; 448        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 443        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 441        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B14      ; 427        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B17      ; 402        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B19      ; 399        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ; 369        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; B21      ; 367        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; B22      ; 365        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 33         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; C2       ; 499        ; 8        ; LEDR[0]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C3       ; 497        ; 8        ; LEDR[3]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C4       ; 487        ; 8        ; LEDR[6]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C5       ; 489        ; 8        ; LEDR[8]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C6       ; 477        ; 8        ; HEX0[2]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C7       ; 467        ; 8        ; HEX1[0]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C8       ; 465        ; 8        ; HEX1[1]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ; 450        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 442        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ; 440        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ; 436        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 426        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 424        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 416        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 391        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 400        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 397        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 357        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 347        ; 6        ; SW[7]                                          ; input  ; 1.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C22      ; 343        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 35         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 31         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ; 29         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D4       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D5       ; 491        ; 8        ; LEDR[9]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; D6       ; 496        ; 8        ; HEX0[0]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; D7       ; 479        ; 8        ; HEX0[5]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; D8       ; 472        ; 8        ; HEX1[2]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; D9       ; 474        ; 8        ; FPGA_RESET_n                                   ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ; 476        ; 8        ; HEX1[3]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; D11      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D12      ; 438        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ; 431        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 428        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 404        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D17      ; 389        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 385        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D19      ; 359        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D20      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D21      ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; D22      ; 341        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 41         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E3       ; 3          ; 1A       ; ~ALTERA_ADC2IN8~                               ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; E4       ; 1          ; 1A       ; ~ALTERA_ADC2IN1~                               ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; E5       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; E6       ; 498        ; 8        ; HEX1[6]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; E7       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E8       ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 478        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 466        ; 8        ; HEX1[4]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; E11      ; 464        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ; 406        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 390        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ; 388        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ; 366        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E18      ; 387        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E19      ; 352        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E20      ; 355        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E21      ; 335        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 333        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 47         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 43         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 7          ; 1A       ; ~ALTERA_ADC2IN4~                               ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; F4       ; 2          ; 1A       ; ~ALTERA_ADC1IN2~                               ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; F5       ; 0          ; 1A       ; ~ALTERA_ADC1IN1~                               ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; F6       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; F7       ; 490        ; 8        ; HEX0[4]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; F8       ; 494        ; 8        ; ~ALTERA_CONF_DONE~ / RESERVED_INPUT            ; input  ; 3.3 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; F10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F14      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F15      ; 398        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ; 396        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F19      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 342        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 340        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 331        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 45         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 34         ; 1B       ; ~ALTERA_TCK~ / RESERVED_INPUT                  ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; Off          ;
; G3       ; 11         ; 1A       ; ~ALTERA_ADC2IN6~                               ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; G4       ; 5          ; 1A       ; ~ALTERA_ADC2IN3~                               ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; G5       ;            ;          ; ANAIN1                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; G6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCD_PLL3                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G9       ; 492        ; 8        ; ~ALTERA_nSTATUS~ / RESERVED_INPUT              ; input  ; 3.3 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; G10      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; G11      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; G12      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G13      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G14      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G16      ;            ;          ; VCCD_PLL2                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G17      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G19      ; 330        ; 6        ; SW[8]                                          ; input  ; 1.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G20      ; 328        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G22      ; 329        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 44         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 32         ; 1B       ; ~ALTERA_TMS~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 10         ; 1A       ; ~ALTERA_ADC1IN6~                               ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; H4       ; 9          ; 1A       ; ~ALTERA_ADC2IN5~                               ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; H5       ;            ;          ; REFGND                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; ADC_VREF                                       ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ; --       ; VCCA_ADC                                       ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H8       ;            ; --       ; VCCA3                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H9       ; 482        ; 8        ; ~ALTERA_nCONFIG~ / RESERVED_INPUT              ; input  ; 3.3 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; H10      ; 480        ; 8        ; ~ALTERA_CONFIG_SEL~ / RESERVED_INPUT           ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; N               ; no       ; Off          ;
; H11      ; 470        ; 8        ; HEX1[5]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; H12      ; 444        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 420        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ;            ; --       ; VCCA2                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 1.5V    ; --         ;                 ; --       ; --           ;
; H17      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H19      ; 372        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H20      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 323        ; 6        ; SW[9]                                          ; input  ; 1.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H22      ; 321        ; 6        ; SW[5]                                          ; input  ; 1.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J1       ; 46         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J3       ; 15         ; 1A       ; ~ALTERA_ADC2IN2~                               ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; J4       ; 8          ; 1A       ; ~ALTERA_ADC1IN5~                               ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; J5       ;            ;          ; ANAIN2                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; VCCINT                                         ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; J8       ; 4          ; 1A       ; ~ALTERA_ADC1IN3~                               ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; J9       ; 6          ; 1A       ; ~ALTERA_ADC1IN4~                               ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; J10      ; 468        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ; 446        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J12      ; 434        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J13      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 368        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 1.5V    ; --         ;                 ; --       ; --           ;
; J18      ; 362        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J20      ; 373        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J21      ; 327        ; 6        ; SW[6]                                          ; input  ; 1.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J22      ; 325        ; 6        ; SW[4]                                          ; input  ; 1.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ; 49         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 37         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K4       ; 13         ; 1A       ; ~ALTERA_ADC2IN7~                               ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; K5       ; 12         ; 1A       ; ~ALTERA_ADC1IN7~                               ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; K6       ; 14         ; 1A       ; ~ALTERA_ADC1IN8~                               ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; K7       ;            ; 1A       ; VCCIO1A                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K8       ; 28         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ; 30         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K15      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 1.5V    ; --         ;                 ; --       ; --           ;
; K17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 1.5V    ; --         ;                 ; --       ; --           ;
; K18      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K20      ; 363        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K21      ; 326        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 324        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 51         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 39         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ;            ;          ; DNU                                            ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1B       ; ~ALTERA_TDI~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; On           ;
; L5       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ; 1A       ; VCCIO1A                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L7       ;            ; 1B       ; VCCIO1B                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L8       ; 40         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ; 42         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L10      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L14      ; 344        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L15      ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 1.5V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L18      ; 350        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L19      ; 349        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L20      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L22      ; 314        ; 5        ; SW[3]                                          ; input  ; 1.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ; 50         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 48         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 38         ; 1B       ; ~ALTERA_TDO~                                   ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; M6       ;            ; 1B       ; VCCIO1B                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; M7       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M8       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ; 334        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M15      ; 332        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 1.5V    ; --         ;                 ; --       ; --           ;
; M18      ; 348        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M20      ; 337        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 312        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 315        ; 5        ; SW[1]                                          ; input  ; 1.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N1       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N4       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N5       ; 58         ; 2        ; MAX10_CLK1_50                                  ; input  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N6       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; N7       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; N8       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N10      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N14      ; 320        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 322        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 1.5V    ; --         ;                 ; --       ; --           ;
; N17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 1.5V    ; --         ;                 ; --       ; --           ;
; N18      ; 336        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 338        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 339        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 313        ; 5        ; SW[2]                                          ; input  ; 1.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N22      ; 307        ; 5        ; SW[0]                                          ; input  ; 1.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P3       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 57         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P7       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 96         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P9       ; 142        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P11      ; 166        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P12      ; 178        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P13      ; 198        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P14      ; 306        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 1.5V    ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P18      ; 310        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P19      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P20      ; 311        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P21      ; 305        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ; 121        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 123        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R5       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; R7       ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ;            ; --       ; VCCA1                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R9       ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 152        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 164        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 196        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 294        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R15      ; 292        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 1.5V    ; --         ;                 ; --       ; --           ;
; R17      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 1.5V    ; --         ;                 ; --       ; --           ;
; R18      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R20      ; 299        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R22      ; 301        ; 5        ; KEY[4]                                         ; input  ; 1.5 V Schmitt Trigger ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T2       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T3       ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T5       ; 120        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T7       ;            ;          ; VCCD_PLL1                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; T8       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T9       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T10      ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T11      ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T12      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T13      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ; --       ; VCCA4                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 1.5V    ; --         ;                 ; --       ; --           ;
; T18      ; 298        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ; 296        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T20      ; 297        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T21      ; 293        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 295        ; 5        ; KEY[0]                                         ; input  ; 1.5 V Schmitt Trigger ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U1       ; 89         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 90         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ; 93         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U4       ; 92         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U5       ; 94         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U6       ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U7       ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U9       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U11      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U12      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U15      ; 208        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCD_PLL4                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 246        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U18      ; 244        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U19      ; 282        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 290        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 300        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 302        ; 5        ; KEY[1]                                         ; input  ; 1.5 V Schmitt Trigger ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ; 91         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V3       ; 95         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V5       ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V7       ; 136        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 138        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 160        ; 3        ; MAX10_CLK2_50                                  ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; V10      ; 162        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 192        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 216        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 210        ; 4        ; GPIO[2]                                        ; input  ; 3.3 V Schmitt Trigger ;         ; Column I/O ; Y               ; no       ; Off          ;
; V17      ; 242        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V18      ; 280        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V20      ; 288        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V21      ; 289        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 291        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 97         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 99         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ; 134        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W4       ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W5       ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W6       ; 126        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 148        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 150        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ; 144        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W10      ; 146        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W12      ; 193        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W13      ; 195        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 194        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W15      ; 206        ; 4        ; GPIO[3]                                        ; input  ; 3.3 V Schmitt Trigger ;         ; Column I/O ; Y               ; no       ; Off          ;
; W16      ; 218        ; 4        ; GPIO[7]                                        ; input  ; 3.3 V Schmitt Trigger ;         ; Column I/O ; Y               ; no       ; Off          ;
; W17      ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ; 226        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W19      ; 284        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W20      ; 286        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; W22      ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y2       ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y3       ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y5       ; 137        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y6       ; 139        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 141        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 143        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 168        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y12      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 200        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 202        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 207        ; 4        ; GPIO[6]                                        ; input  ; 3.3 V Schmitt Trigger ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y17      ; 214        ; 4        ; GPIO[0]                                        ; input  ; 3.3 V Schmitt Trigger ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y18      ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y19      ; 224        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y20      ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y21      ; 287        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 281        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                                                                                              ;
+-------------------------------+-------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+
; Name                          ; altclk:clockyclock|altpll:altpll_component|altclk_altpll2:auto_generated|pll1 ; adc_1:adc1|adcpll:adc_pll_inst|altpll:altpll_component|adcpll_altpll:auto_generated|pll1 ;
+-------------------------------+-------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+
; SDC pin name                  ; clockyclock|altpll_component|auto_generated|pll1                              ; adc1|adc_pll_inst|altpll_component|auto_generated|pll1                                   ;
; PLL mode                      ; Normal                                                                        ; Normal                                                                                   ;
; Compensate clock              ; clock0                                                                        ; clock0                                                                                   ;
; Compensated input/output pins ; --                                                                            ; --                                                                                       ;
; Switchover type               ; --                                                                            ; --                                                                                       ;
; Input frequency 0             ; 50.0 MHz                                                                      ; 50.0 MHz                                                                                 ;
; Input frequency 1             ; --                                                                            ; --                                                                                       ;
; Nominal PFD frequency         ; 50.0 MHz                                                                      ; 50.0 MHz                                                                                 ;
; Nominal VCO frequency         ; 600.0 MHz                                                                     ; 600.0 MHz                                                                                ;
; VCO post scale K counter      ; 2                                                                             ; 2                                                                                        ;
; VCO frequency control         ; Auto                                                                          ; Auto                                                                                     ;
; VCO phase shift step          ; 208 ps                                                                        ; 208 ps                                                                                   ;
; VCO multiply                  ; --                                                                            ; --                                                                                       ;
; VCO divide                    ; --                                                                            ; --                                                                                       ;
; Freq min lock                 ; 25.0 MHz                                                                      ; 25.0 MHz                                                                                 ;
; Freq max lock                 ; 54.18 MHz                                                                     ; 54.18 MHz                                                                                ;
; M VCO Tap                     ; 0                                                                             ; 0                                                                                        ;
; M Initial                     ; 1                                                                             ; 1                                                                                        ;
; M value                       ; 12                                                                            ; 12                                                                                       ;
; N value                       ; 1                                                                             ; 1                                                                                        ;
; Charge pump current           ; setting 1                                                                     ; setting 1                                                                                ;
; Loop filter resistance        ; setting 27                                                                    ; setting 27                                                                               ;
; Loop filter capacitance       ; setting 0                                                                     ; setting 0                                                                                ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                            ; 680 kHz to 980 kHz                                                                       ;
; Bandwidth type                ; Medium                                                                        ; Medium                                                                                   ;
; Real time reconfigurable      ; Off                                                                           ; Off                                                                                      ;
; Scan chain MIF file           ; --                                                                            ; --                                                                                       ;
; Preserve PLL counter order    ; Off                                                                           ; Off                                                                                      ;
; PLL location                  ; PLL_3                                                                         ; PLL_1                                                                                    ;
; Inclk0 signal                 ; MAX10_CLK1_50                                                                 ; MAX10_CLK2_50                                                                            ;
; Inclk1 signal                 ; --                                                                            ; --                                                                                       ;
; Inclk0 signal type            ; Dedicated Pin                                                                 ; Dedicated Pin                                                                            ;
; Inclk1 signal type            ; --                                                                            ; --                                                                                       ;
+-------------------------------+-------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                                    ;
+------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+---------------------------------------------------------------+
; Name                                                                                                 ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                                  ;
+------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+---------------------------------------------------------------+
; altclk:clockyclock|altpll:altpll_component|altclk_altpll2:auto_generated|wire_pll1_clk[0]            ; clock0       ; 1    ; 2   ; 25.0 MHz         ; 0 (0 ps)    ; 1.88 (208 ps)    ; 50/50      ; C0      ; 24            ; 12/12 Even ; --            ; 1       ; 0       ; clockyclock|altpll_component|auto_generated|pll1|clk[0]       ;
; adc_1:adc1|adcpll:adc_pll_inst|altpll:altpll_component|adcpll_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 1    ; 5   ; 10.0 MHz         ; 0 (0 ps)    ; 0.75 (208 ps)    ; 50/50      ; C0      ; 60            ; 30/30 Even ; --            ; 1       ; 0       ; adc1|adc_pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
+------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+---------------------------------------------------------------+


+-------------------------------------+
; I/O Assignment Warnings             ;
+------------+------------------------+
; Pin Name   ; Reason                 ;
+------------+------------------------+
; LEDR[0]    ; Missing drive strength ;
; LEDR[1]    ; Missing drive strength ;
; LEDR[2]    ; Missing drive strength ;
; LEDR[3]    ; Missing drive strength ;
; LEDR[4]    ; Missing drive strength ;
; LEDR[5]    ; Missing drive strength ;
; LEDR[6]    ; Missing drive strength ;
; LEDR[7]    ; Missing drive strength ;
; LEDR[8]    ; Missing drive strength ;
; LEDR[9]    ; Missing drive strength ;
; HEX0[0]    ; Missing drive strength ;
; HEX0[1]    ; Missing drive strength ;
; HEX0[2]    ; Missing drive strength ;
; HEX0[3]    ; Missing drive strength ;
; HEX0[4]    ; Missing drive strength ;
; HEX0[5]    ; Missing drive strength ;
; HEX0[6]    ; Missing drive strength ;
; HEX1[0]    ; Missing drive strength ;
; HEX1[1]    ; Missing drive strength ;
; HEX1[2]    ; Missing drive strength ;
; HEX1[3]    ; Missing drive strength ;
; HEX1[4]    ; Missing drive strength ;
; HEX1[5]    ; Missing drive strength ;
; HEX1[6]    ; Missing drive strength ;
; DAC_SCLK   ; Missing drive strength ;
; DAC_SYNC_n ; Missing drive strength ;
; DAC_DATA   ; Missing drive strength ;
+------------+------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+
; Compilation Hierarchy Node                                                      ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; UFM Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; ADC blocks ; Full Hierarchy Name                                                                                                                                                                                                        ; Entity Name                            ; Library Name ;
+---------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+
; |KP_top                                                                         ; 4667 (44)   ; 3024 (13)                 ; 0 (0)         ; 274432      ; 34   ; 1          ; 18           ; 0       ; 9         ; 53   ; 0            ; 1643 (29)    ; 883 (1)           ; 2141 (72)        ; 0          ; |KP_top                                                                                                                                                                                                                    ; KP_top                                 ; work         ;
;    |ADC_SEG_LED:segL|                                                           ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; 0          ; |KP_top|ADC_SEG_LED:segL                                                                                                                                                                                                   ; ADC_SEG_LED                            ; work         ;
;    |ADC_SEG_LED:segR|                                                           ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 0          ; |KP_top|ADC_SEG_LED:segR                                                                                                                                                                                                   ; ADC_SEG_LED                            ; work         ;
;    |DAC16:dac1|                                                                 ; 49 (49)     ; 37 (37)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 38 (38)          ; 0          ; |KP_top|DAC16:dac1                                                                                                                                                                                                         ; DAC16                                  ; work         ;
;    |KP_main:bass|                                                               ; 586 (111)   ; 427 (103)                 ; 0 (0)         ; 81920       ; 10   ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 156 (7)      ; 122 (37)          ; 308 (67)         ; 0          ; |KP_top|KP_main:bass                                                                                                                                                                                                       ; KP_main                                ; work         ;
;       |clock_buff:kpbuff|                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |KP_top|KP_main:bass|clock_buff:kpbuff                                                                                                                                                                                     ; clock_buff                             ; clock_buff   ;
;          |clock_buff_altclkctrl_0:altclkctrl_0|                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |KP_top|KP_main:bass|clock_buff:kpbuff|clock_buff_altclkctrl_0:altclkctrl_0                                                                                                                                                ; clock_buff_altclkctrl_0                ; clock_buff   ;
;             |clock_buff_altclkctrl_0_sub:clock_buff_altclkctrl_0_sub_component| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |KP_top|KP_main:bass|clock_buff:kpbuff|clock_buff_altclkctrl_0:altclkctrl_0|clock_buff_altclkctrl_0_sub:clock_buff_altclkctrl_0_sub_component                                                                              ; clock_buff_altclkctrl_0_sub            ; clock_buff   ;
;       |kpfilter:filt0|                                                          ; 469 (469)   ; 324 (324)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 143 (143)    ; 85 (85)           ; 241 (241)        ; 0          ; |KP_top|KP_main:bass|kpfilter:filt0                                                                                                                                                                                        ; kpfilter                               ; work         ;
;       |lpm_mult:Mult0|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |KP_top|KP_main:bass|lpm_mult:Mult0                                                                                                                                                                                        ; lpm_mult                               ; work         ;
;          |mult_bfs:auto_generated|                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |KP_top|KP_main:bass|lpm_mult:Mult0|mult_bfs:auto_generated                                                                                                                                                                ; mult_bfs                               ; work         ;
;       |lpm_mult:Mult1|                                                          ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 4            ; 0       ; 2         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |KP_top|KP_main:bass|lpm_mult:Mult1                                                                                                                                                                                        ; lpm_mult                               ; work         ;
;          |mult_qgs:auto_generated|                                              ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 4            ; 0       ; 2         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 0          ; |KP_top|KP_main:bass|lpm_mult:Mult1|mult_qgs:auto_generated                                                                                                                                                                ; mult_qgs                               ; work         ;
;       |ram_4096_32bit:shift_reg_ram|                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 81920       ; 10   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |KP_top|KP_main:bass|ram_4096_32bit:shift_reg_ram                                                                                                                                                                          ; ram_4096_32bit                         ; work         ;
;          |altsyncram:altsyncram_component|                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 81920       ; 10   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |KP_top|KP_main:bass|ram_4096_32bit:shift_reg_ram|altsyncram:altsyncram_component                                                                                                                                          ; altsyncram                             ; work         ;
;             |altsyncram_ggq1:auto_generated|                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 81920       ; 10   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |KP_top|KP_main:bass|ram_4096_32bit:shift_reg_ram|altsyncram:altsyncram_component|altsyncram_ggq1:auto_generated                                                                                                           ; altsyncram_ggq1                        ; work         ;
;    |KP_main:solo1|                                                              ; 832 (120)   ; 450 (115)                 ; 0 (0)         ; 98304       ; 12   ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 382 (6)      ; 126 (42)          ; 324 (72)         ; 0          ; |KP_top|KP_main:solo1                                                                                                                                                                                                      ; KP_main                                ; work         ;
;       |clock_buff:kpbuff|                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |KP_top|KP_main:solo1|clock_buff:kpbuff                                                                                                                                                                                    ; clock_buff                             ; clock_buff   ;
;          |clock_buff_altclkctrl_0:altclkctrl_0|                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |KP_top|KP_main:solo1|clock_buff:kpbuff|clock_buff_altclkctrl_0:altclkctrl_0                                                                                                                                               ; clock_buff_altclkctrl_0                ; clock_buff   ;
;             |clock_buff_altclkctrl_0_sub:clock_buff_altclkctrl_0_sub_component| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |KP_top|KP_main:solo1|clock_buff:kpbuff|clock_buff_altclkctrl_0:altclkctrl_0|clock_buff_altclkctrl_0_sub:clock_buff_altclkctrl_0_sub_component                                                                             ; clock_buff_altclkctrl_0_sub            ; clock_buff   ;
;       |kpfilter:filt0|                                                          ; 706 (706)   ; 335 (335)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 371 (371)    ; 84 (84)           ; 251 (251)        ; 0          ; |KP_top|KP_main:solo1|kpfilter:filt0                                                                                                                                                                                       ; kpfilter                               ; work         ;
;       |lpm_mult:Mult0|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |KP_top|KP_main:solo1|lpm_mult:Mult0                                                                                                                                                                                       ; lpm_mult                               ; work         ;
;          |mult_bfs:auto_generated|                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |KP_top|KP_main:solo1|lpm_mult:Mult0|mult_bfs:auto_generated                                                                                                                                                               ; mult_bfs                               ; work         ;
;       |lpm_mult:Mult1|                                                          ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 4            ; 0       ; 2         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |KP_top|KP_main:solo1|lpm_mult:Mult1                                                                                                                                                                                       ; lpm_mult                               ; work         ;
;          |mult_qgs:auto_generated|                                              ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 4            ; 0       ; 2         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 1 (1)            ; 0          ; |KP_top|KP_main:solo1|lpm_mult:Mult1|mult_qgs:auto_generated                                                                                                                                                               ; mult_qgs                               ; work         ;
;       |ram_4096_32bit:shift_reg_ram|                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 98304       ; 12   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |KP_top|KP_main:solo1|ram_4096_32bit:shift_reg_ram                                                                                                                                                                         ; ram_4096_32bit                         ; work         ;
;          |altsyncram:altsyncram_component|                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 98304       ; 12   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |KP_top|KP_main:solo1|ram_4096_32bit:shift_reg_ram|altsyncram:altsyncram_component                                                                                                                                         ; altsyncram                             ; work         ;
;             |altsyncram_ggq1:auto_generated|                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 98304       ; 12   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |KP_top|KP_main:solo1|ram_4096_32bit:shift_reg_ram|altsyncram:altsyncram_component|altsyncram_ggq1:auto_generated                                                                                                          ; altsyncram_ggq1                        ; work         ;
;    |KP_main:solo2|                                                              ; 196 (118)   ; 159 (112)                 ; 0 (0)         ; 94208       ; 12   ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 35 (6)       ; 40 (40)           ; 121 (72)         ; 0          ; |KP_top|KP_main:solo2                                                                                                                                                                                                      ; KP_main                                ; work         ;
;       |kpfilter:filt0|                                                          ; 72 (72)     ; 47 (47)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 0 (0)             ; 49 (49)          ; 0          ; |KP_top|KP_main:solo2|kpfilter:filt0                                                                                                                                                                                       ; kpfilter                               ; work         ;
;       |lpm_mult:Mult0|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |KP_top|KP_main:solo2|lpm_mult:Mult0                                                                                                                                                                                       ; lpm_mult                               ; work         ;
;          |mult_bfs:auto_generated|                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |KP_top|KP_main:solo2|lpm_mult:Mult0|mult_bfs:auto_generated                                                                                                                                                               ; mult_bfs                               ; work         ;
;       |lpm_mult:Mult1|                                                          ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 4            ; 0       ; 2         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |KP_top|KP_main:solo2|lpm_mult:Mult1                                                                                                                                                                                       ; lpm_mult                               ; work         ;
;          |mult_qgs:auto_generated|                                              ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 4            ; 0       ; 2         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 0          ; |KP_top|KP_main:solo2|lpm_mult:Mult1|mult_qgs:auto_generated                                                                                                                                                               ; mult_qgs                               ; work         ;
;       |ram_4096_32bit:shift_reg_ram|                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 94208       ; 12   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |KP_top|KP_main:solo2|ram_4096_32bit:shift_reg_ram                                                                                                                                                                         ; ram_4096_32bit                         ; work         ;
;          |altsyncram:altsyncram_component|                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 94208       ; 12   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |KP_top|KP_main:solo2|ram_4096_32bit:shift_reg_ram|altsyncram:altsyncram_component                                                                                                                                         ; altsyncram                             ; work         ;
;             |altsyncram_ggq1:auto_generated|                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 94208       ; 12   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |KP_top|KP_main:solo2|ram_4096_32bit:shift_reg_ram|altsyncram:altsyncram_component|altsyncram_ggq1:auto_generated                                                                                                          ; altsyncram_ggq1                        ; work         ;
;    |adc_1:adc1|                                                                 ; 216 (2)     ; 148 (1)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 67 (1)       ; 43 (1)            ; 106 (0)          ; 0          ; |KP_top|adc_1:adc1                                                                                                                                                                                                         ; adc_1                                  ; work         ;
;       |adc:adc_ext_storage_inst|                                                ; 150 (0)     ; 91 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (0)       ; 28 (0)            ; 63 (0)           ; 0          ; |KP_top|adc_1:adc1|adc:adc_ext_storage_inst                                                                                                                                                                                ; adc                                    ; adc          ;
;          |adc_modular_adc_0:modular_adc_0|                                      ; 147 (0)     ; 88 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (0)       ; 26 (0)            ; 62 (0)           ; 0          ; |KP_top|adc_1:adc1|adc:adc_ext_storage_inst|adc_modular_adc_0:modular_adc_0                                                                                                                                                ; adc_modular_adc_0                      ; adc          ;
;             |altera_modular_adc_control:control_internal|                       ; 130 (0)     ; 77 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 53 (0)       ; 26 (0)            ; 51 (0)           ; 0          ; |KP_top|adc_1:adc1|adc:adc_ext_storage_inst|adc_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal                                                                                                    ; altera_modular_adc_control             ; adc          ;
;                |altera_modular_adc_control_fsm:u_control_fsm|                   ; 119 (115)   ; 77 (73)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (42)      ; 26 (25)           ; 51 (51)          ; 0          ; |KP_top|adc_1:adc1|adc:adc_ext_storage_inst|adc_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm                                                       ; altera_modular_adc_control_fsm         ; adc          ;
;                   |altera_std_synchronizer:u_clk_dft_synchronizer|              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |KP_top|adc_1:adc1|adc:adc_ext_storage_inst|adc_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|altera_std_synchronizer:u_clk_dft_synchronizer        ; altera_std_synchronizer                ; work         ;
;                   |altera_std_synchronizer:u_eoc_synchronizer|                  ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |KP_top|adc_1:adc1|adc:adc_ext_storage_inst|adc_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|altera_std_synchronizer:u_eoc_synchronizer            ; altera_std_synchronizer                ; work         ;
;                |fiftyfivenm_adcblock_top_wrapper:adc_inst|                      ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |KP_top|adc_1:adc1|adc:adc_ext_storage_inst|adc_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|fiftyfivenm_adcblock_top_wrapper:adc_inst                                                          ; fiftyfivenm_adcblock_top_wrapper       ; adc          ;
;                   |chsel_code_converter_sw_to_hw:decoder|                       ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; 0          ; |KP_top|adc_1:adc1|adc:adc_ext_storage_inst|adc_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|fiftyfivenm_adcblock_top_wrapper:adc_inst|chsel_code_converter_sw_to_hw:decoder                    ; chsel_code_converter_sw_to_hw          ; adc          ;
;                   |fiftyfivenm_adcblock_primitive_wrapper:adcblock_instance|    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |KP_top|adc_1:adc1|adc:adc_ext_storage_inst|adc_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|fiftyfivenm_adcblock_top_wrapper:adc_inst|fiftyfivenm_adcblock_primitive_wrapper:adcblock_instance ; fiftyfivenm_adcblock_primitive_wrapper ; adc          ;
;             |altera_modular_adc_sequencer:sequencer_internal|                   ; 18 (0)      ; 11 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 12 (0)           ; 0          ; |KP_top|adc_1:adc1|adc:adc_ext_storage_inst|adc_modular_adc_0:modular_adc_0|altera_modular_adc_sequencer:sequencer_internal                                                                                                ; altera_modular_adc_sequencer           ; adc          ;
;                |altera_modular_adc_sequencer_csr:u_seq_csr|                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |KP_top|adc_1:adc1|adc:adc_ext_storage_inst|adc_modular_adc_0:modular_adc_0|altera_modular_adc_sequencer:sequencer_internal|altera_modular_adc_sequencer_csr:u_seq_csr                                                     ; altera_modular_adc_sequencer_csr       ; adc          ;
;                |altera_modular_adc_sequencer_ctrl:u_seq_ctrl|                   ; 17 (17)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 11 (11)          ; 0          ; |KP_top|adc_1:adc1|adc:adc_ext_storage_inst|adc_modular_adc_0:modular_adc_0|altera_modular_adc_sequencer:sequencer_internal|altera_modular_adc_sequencer_ctrl:u_seq_ctrl                                                   ; altera_modular_adc_sequencer_ctrl      ; adc          ;
;          |altera_reset_controller:rst_controller|                               ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |KP_top|adc_1:adc1|adc:adc_ext_storage_inst|altera_reset_controller:rst_controller                                                                                                                                         ; altera_reset_controller                ; adc          ;
;             |altera_reset_synchronizer:alt_rst_sync_uq1|                        ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |KP_top|adc_1:adc1|adc:adc_ext_storage_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                              ; altera_reset_synchronizer              ; adc          ;
;       |adcpll:adc_pll_inst|                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |KP_top|adc_1:adc1|adcpll:adc_pll_inst                                                                                                                                                                                     ; adcpll                                 ; work         ;
;          |altpll:altpll_component|                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |KP_top|adc_1:adc1|adcpll:adc_pll_inst|altpll:altpll_component                                                                                                                                                             ; altpll                                 ; work         ;
;             |adcpll_altpll:auto_generated|                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |KP_top|adc_1:adc1|adcpll:adc_pll_inst|altpll:altpll_component|adcpll_altpll:auto_generated                                                                                                                                ; adcpll_altpll                          ; work         ;
;       |sequencer:sequencer_inst|                                                ; 13 (13)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (8)            ; 0          ; |KP_top|adc_1:adc1|sequencer:sequencer_inst                                                                                                                                                                                ; sequencer                              ; work         ;
;       |storage:storage_inst_1|                                                  ; 57 (57)     ; 48 (48)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 14 (14)           ; 41 (41)          ; 0          ; |KP_top|adc_1:adc1|storage:storage_inst_1                                                                                                                                                                                  ; storage                                ; work         ;
;    |altclk:clockyclock|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |KP_top|altclk:clockyclock                                                                                                                                                                                                 ; altclk                                 ; work         ;
;       |altpll:altpll_component|                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |KP_top|altclk:clockyclock|altpll:altpll_component                                                                                                                                                                         ; altpll                                 ; work         ;
;          |altclk_altpll2:auto_generated|                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |KP_top|altclk:clockyclock|altpll:altpll_component|altclk_altpll2:auto_generated                                                                                                                                           ; altclk_altpll2                         ; work         ;
;    |clock_buff:buff|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |KP_top|clock_buff:buff                                                                                                                                                                                                    ; clock_buff                             ; clock_buff   ;
;       |clock_buff_altclkctrl_0:altclkctrl_0|                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |KP_top|clock_buff:buff|clock_buff_altclkctrl_0:altclkctrl_0                                                                                                                                                               ; clock_buff_altclkctrl_0                ; clock_buff   ;
;          |clock_buff_altclkctrl_0_sub:clock_buff_altclkctrl_0_sub_component|    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |KP_top|clock_buff:buff|clock_buff_altclkctrl_0:altclkctrl_0|clock_buff_altclkctrl_0_sub:clock_buff_altclkctrl_0_sub_component                                                                                             ; clock_buff_altclkctrl_0_sub            ; clock_buff   ;
;    |lfsr:noise_gen|                                                             ; 94 (94)     ; 88 (88)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 37 (37)           ; 51 (51)          ; 0          ; |KP_top|lfsr:noise_gen                                                                                                                                                                                                     ; lfsr                                   ; work         ;
;    |mainfilter:lpf_mix0|                                                        ; 467 (467)   ; 341 (341)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 125 (125)    ; 109 (109)         ; 233 (233)        ; 0          ; |KP_top|mainfilter:lpf_mix0                                                                                                                                                                                                ; mainfilter                             ; work         ;
;    |mainfilter:lpf_mix1|                                                        ; 215 (215)   ; 184 (184)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 52 (52)           ; 132 (132)        ; 0          ; |KP_top|mainfilter:lpf_mix1                                                                                                                                                                                                ; mainfilter                             ; work         ;
;    |midi_adc_input:bass_in|                                                     ; 620 (62)    ; 377 (39)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 243 (27)     ; 115 (3)           ; 262 (30)         ; 0          ; |KP_top|midi_adc_input:bass_in                                                                                                                                                                                             ; midi_adc_input                         ; work         ;
;       |kpfilter:initialadcfilt|                                                 ; 442 (442)   ; 302 (302)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 140 (140)    ; 106 (106)         ; 196 (196)        ; 0          ; |KP_top|midi_adc_input:bass_in|kpfilter:initialadcfilt                                                                                                                                                                     ; kpfilter                               ; work         ;
;       |kpfilter:scale_adc_filtadcfilt|                                          ; 65 (65)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 6 (6)             ; 31 (31)          ; 0          ; |KP_top|midi_adc_input:bass_in|kpfilter:scale_adc_filtadcfilt                                                                                                                                                              ; kpfilter                               ; work         ;
;       |lpm_mult:Mult0|                                                          ; 53 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (0)       ; 0 (0)             ; 5 (0)            ; 0          ; |KP_top|midi_adc_input:bass_in|lpm_mult:Mult0                                                                                                                                                                              ; lpm_mult                               ; work         ;
;          |multcore:mult_core|                                                   ; 53 (38)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (37)      ; 0 (0)             ; 5 (1)            ; 0          ; |KP_top|midi_adc_input:bass_in|lpm_mult:Mult0|multcore:mult_core                                                                                                                                                           ; multcore                               ; work         ;
;             |mpar_add:padder|                                                   ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 4 (0)            ; 0          ; |KP_top|midi_adc_input:bass_in|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                                                                                           ; mpar_add                               ; work         ;
;                |lpm_add_sub:adder[0]|                                           ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 4 (0)            ; 0          ; |KP_top|midi_adc_input:bass_in|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                      ; lpm_add_sub                            ; work         ;
;                   |add_sub_frg:auto_generated|                                  ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 4 (4)            ; 0          ; |KP_top|midi_adc_input:bass_in|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_frg:auto_generated                                                                                           ; add_sub_frg                            ; work         ;
;    |midi_adc_input:solo_1|                                                      ; 683 (127)   ; 393 (51)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 280 (79)     ; 113 (3)           ; 290 (44)         ; 0          ; |KP_top|midi_adc_input:solo_1                                                                                                                                                                                              ; midi_adc_input                         ; work         ;
;       |kpfilter:initialadcfilt|                                                 ; 439 (439)   ; 306 (306)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 133 (133)    ; 104 (104)         ; 202 (202)        ; 0          ; |KP_top|midi_adc_input:solo_1|kpfilter:initialadcfilt                                                                                                                                                                      ; kpfilter                               ; work         ;
;       |kpfilter:scale_adc_filtadcfilt|                                          ; 64 (64)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 6 (6)             ; 30 (30)          ; 0          ; |KP_top|midi_adc_input:solo_1|kpfilter:scale_adc_filtadcfilt                                                                                                                                                               ; kpfilter                               ; work         ;
;       |lpm_mult:Mult0|                                                          ; 54 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (0)       ; 0 (0)             ; 14 (0)           ; 0          ; |KP_top|midi_adc_input:solo_1|lpm_mult:Mult0                                                                                                                                                                               ; lpm_mult                               ; work         ;
;          |multcore:mult_core|                                                   ; 54 (39)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (29)      ; 0 (0)             ; 14 (10)          ; 0          ; |KP_top|midi_adc_input:solo_1|lpm_mult:Mult0|multcore:mult_core                                                                                                                                                            ; multcore                               ; work         ;
;             |mpar_add:padder|                                                   ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 4 (0)            ; 0          ; |KP_top|midi_adc_input:solo_1|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                                                                                            ; mpar_add                               ; work         ;
;                |lpm_add_sub:adder[0]|                                           ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 4 (0)            ; 0          ; |KP_top|midi_adc_input:solo_1|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                       ; lpm_add_sub                            ; work         ;
;                   |add_sub_frg:auto_generated|                                  ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 4 (4)            ; 0          ; |KP_top|midi_adc_input:solo_1|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_frg:auto_generated                                                                                            ; add_sub_frg                            ; work         ;
;    |midi_adc_input:solo_2_in|                                                   ; 658 (95)    ; 377 (39)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 271 (58)     ; 124 (7)           ; 263 (29)         ; 0          ; |KP_top|midi_adc_input:solo_2_in                                                                                                                                                                                           ; midi_adc_input                         ; work         ;
;       |kpfilter:initialadcfilt|                                                 ; 446 (446)   ; 302 (302)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 144 (144)    ; 111 (111)         ; 191 (191)        ; 0          ; |KP_top|midi_adc_input:solo_2_in|kpfilter:initialadcfilt                                                                                                                                                                   ; kpfilter                               ; work         ;
;       |kpfilter:scale_adc_filtadcfilt|                                          ; 65 (65)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 6 (6)             ; 30 (30)          ; 0          ; |KP_top|midi_adc_input:solo_2_in|kpfilter:scale_adc_filtadcfilt                                                                                                                                                            ; kpfilter                               ; work         ;
;       |lpm_mult:Mult0|                                                          ; 53 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (0)       ; 0 (0)             ; 13 (0)           ; 0          ; |KP_top|midi_adc_input:solo_2_in|lpm_mult:Mult0                                                                                                                                                                            ; lpm_mult                               ; work         ;
;          |multcore:mult_core|                                                   ; 53 (38)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (29)      ; 0 (0)             ; 13 (9)           ; 0          ; |KP_top|midi_adc_input:solo_2_in|lpm_mult:Mult0|multcore:mult_core                                                                                                                                                         ; multcore                               ; work         ;
;             |mpar_add:padder|                                                   ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 4 (0)            ; 0          ; |KP_top|midi_adc_input:solo_2_in|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                                                                                         ; mpar_add                               ; work         ;
;                |lpm_add_sub:adder[0]|                                           ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 4 (0)            ; 0          ; |KP_top|midi_adc_input:solo_2_in|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                    ; lpm_add_sub                            ; work         ;
;                   |add_sub_frg:auto_generated|                                  ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 4 (4)            ; 0          ; |KP_top|midi_adc_input:solo_2_in|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_frg:auto_generated                                                                                         ; add_sub_frg                            ; work         ;
;    |multi_clk_div:div|                                                          ; 25 (25)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 1 (1)             ; 17 (17)          ; 0          ; |KP_top|multi_clk_div:div                                                                                                                                                                                                  ; multi_clk_div                          ; work         ;
+---------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                           ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; KEY[0]        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; KEY[1]        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; KEY[2]        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; KEY[3]        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; KEY[4]        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[3]         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[4]         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[5]         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[7]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[8]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[9]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_SCLK      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_SYNC_n    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[3]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[4]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[5]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[6]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[7]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; DAC_DATA      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SW[2]         ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; SW[7]         ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; SW[6]         ; Input    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; MAX10_CLK1_50 ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; GPIO[0]       ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; MAX10_CLK2_50 ; Input    ; (0) 0 ps      ; (0) 0 ps      ; --                    ; --  ; --   ;
; FPGA_RESET_n  ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; SW[0]         ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; SW[1]         ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; GPIO[1]       ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; GPIO[2]       ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; SW[8]         ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; SW[9]         ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+


+-----------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                    ;
+-----------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                 ; Pad To Core Index ; Setting ;
+-----------------------------------------------------+-------------------+---------+
; KEY[0]                                              ;                   ;         ;
; KEY[1]                                              ;                   ;         ;
; KEY[2]                                              ;                   ;         ;
; KEY[3]                                              ;                   ;         ;
; KEY[4]                                              ;                   ;         ;
; SW[3]                                               ;                   ;         ;
; SW[4]                                               ;                   ;         ;
; SW[5]                                               ;                   ;         ;
; GPIO[3]                                             ;                   ;         ;
; GPIO[4]                                             ;                   ;         ;
; GPIO[5]                                             ;                   ;         ;
; GPIO[6]                                             ;                   ;         ;
; GPIO[7]                                             ;                   ;         ;
; DAC_DATA                                            ;                   ;         ;
; SW[2]                                               ;                   ;         ;
;      - HEX0~0                                       ; 0                 ; 6       ;
;      - HEX0~1                                       ; 0                 ; 6       ;
;      - HEX0~2                                       ; 0                 ; 6       ;
;      - HEX0~3                                       ; 0                 ; 6       ;
;      - HEX0~4                                       ; 0                 ; 6       ;
;      - HEX0~5                                       ; 0                 ; 6       ;
;      - HEX0~6                                       ; 0                 ; 6       ;
;      - HEX1~0                                       ; 0                 ; 6       ;
;      - HEX1~1                                       ; 0                 ; 6       ;
;      - HEX1~2                                       ; 0                 ; 6       ;
;      - HEX1~3                                       ; 0                 ; 6       ;
;      - HEX1~4                                       ; 0                 ; 6       ;
;      - HEX1~5                                       ; 0                 ; 6       ;
;      - HEX1~6                                       ; 0                 ; 6       ;
;      - KP_main:solo1|kpfilter:filt0|Selector25~0    ; 0                 ; 6       ;
;      - KP_main:solo1|kpfilter:filt0|Selector25~1    ; 0                 ; 6       ;
;      - KP_main:solo1|kpfilter:filt0|Mux0~0          ; 0                 ; 6       ;
; SW[7]                                               ;                   ;         ;
;      - midi_adc_input:solo_1|note_number~0          ; 0                 ; 6       ;
;      - midi_adc_input:solo_1|note_number~1          ; 0                 ; 6       ;
;      - midi_adc_input:solo_1|note_number~2          ; 0                 ; 6       ;
;      - midi_adc_input:solo_1|note_number~3          ; 0                 ; 6       ;
;      - midi_adc_input:solo_1|note_number~4          ; 0                 ; 6       ;
;      - midi_adc_input:solo_1|note_number~7          ; 0                 ; 6       ;
;      - midi_adc_input:solo_1|note_number~8          ; 0                 ; 6       ;
;      - midi_adc_input:solo_1|note_number~10         ; 0                 ; 6       ;
;      - midi_adc_input:solo_1|note_number~11         ; 0                 ; 6       ;
;      - midi_adc_input:solo_1|note_number~13         ; 0                 ; 6       ;
; SW[6]                                               ;                   ;         ;
;      - midi_adc_input:solo_1|note_number~0          ; 1                 ; 6       ;
;      - midi_adc_input:solo_1|note_number~1          ; 1                 ; 6       ;
;      - midi_adc_input:solo_1|note_number~2          ; 1                 ; 6       ;
;      - midi_adc_input:solo_1|note_number~3          ; 1                 ; 6       ;
;      - midi_adc_input:solo_1|note_number~4          ; 1                 ; 6       ;
;      - midi_adc_input:solo_1|note_number~7          ; 1                 ; 6       ;
;      - midi_adc_input:solo_1|note_number~8          ; 1                 ; 6       ;
;      - midi_adc_input:solo_1|note_number~10         ; 1                 ; 6       ;
;      - midi_adc_input:solo_1|note_number~12         ; 1                 ; 6       ;
;      - midi_adc_input:solo_1|note_number~13         ; 1                 ; 6       ;
;      - midi_adc_input:solo_1|note_number~15         ; 1                 ; 6       ;
; MAX10_CLK1_50                                       ;                   ;         ;
; GPIO[0]                                             ;                   ;         ;
;      - midi_adc_input:solo_1|input_adc_read[3]~1    ; 0                 ; 6       ;
;      - KP_main:solo1|trig_sync_0                    ; 0                 ; 6       ;
;      - KP_main:solo1|delay_level_trig[0]~0          ; 0                 ; 6       ;
; MAX10_CLK2_50                                       ;                   ;         ;
;      - RESET_DELAY_n                                ; 1                 ; 0       ;
; FPGA_RESET_n                                        ;                   ;         ;
;      - DELAY_CNT[0]                                 ; 1                 ; 6       ;
;      - RESET_DELAY_n                                ; 1                 ; 6       ;
;      - DELAY_CNT[1]                                 ; 1                 ; 6       ;
;      - DELAY_CNT[2]                                 ; 1                 ; 6       ;
;      - DELAY_CNT[3]                                 ; 1                 ; 6       ;
;      - DELAY_CNT[4]                                 ; 1                 ; 6       ;
;      - DELAY_CNT[5]                                 ; 1                 ; 6       ;
;      - DELAY_CNT[6]                                 ; 1                 ; 6       ;
;      - DELAY_CNT[7]                                 ; 1                 ; 6       ;
;      - DELAY_CNT[8]                                 ; 1                 ; 6       ;
;      - DELAY_CNT[9]                                 ; 1                 ; 6       ;
;      - DELAY_CNT[10]                                ; 1                 ; 6       ;
;      - DELAY_CNT[11]                                ; 1                 ; 6       ;
; SW[0]                                               ;                   ;         ;
;      - KP_main:solo1|kpfilter:filt0|Selector25~0    ; 0                 ; 6       ;
;      - KP_main:solo1|kpfilter:filt0|Selector25~1    ; 0                 ; 6       ;
;      - KP_main:solo1|kpfilter:filt0|Mux0~0          ; 0                 ; 6       ;
; SW[1]                                               ;                   ;         ;
;      - KP_main:solo1|kpfilter:filt0|Selector25~1    ; 0                 ; 6       ;
;      - KP_main:solo1|kpfilter:filt0|Mux0~0          ; 0                 ; 6       ;
; GPIO[1]                                             ;                   ;         ;
;      - midi_adc_input:solo_2_in|input_adc_read[5]~1 ; 0                 ; 6       ;
;      - KP_main:solo2|trig_sync_0                    ; 0                 ; 6       ;
;      - KP_main:solo2|delay_level_trig[0]~0          ; 0                 ; 6       ;
; GPIO[2]                                             ;                   ;         ;
;      - KP_main:bass|trig_sync_0                     ; 0                 ; 6       ;
;      - KP_main:bass|delay_level_trig[0]~0           ; 0                 ; 6       ;
;      - midi_adc_input:bass_in|input_adc_read[4]~1   ; 0                 ; 6       ;
; SW[8]                                               ;                   ;         ;
;      - sw_decay[0]~0                                ; 0                 ; 6       ;
;      - sw_decay[1]~1                                ; 0                 ; 6       ;
;      - sw_decay[2]~2                                ; 0                 ; 6       ;
;      - sw_decay[3]~3                                ; 0                 ; 6       ;
;      - sw_decay[4]~4                                ; 0                 ; 6       ;
;      - sw_decay[5]~5                                ; 0                 ; 6       ;
;      - sw_decay[6]~6                                ; 0                 ; 6       ;
;      - sw_decay[7]~7                                ; 0                 ; 6       ;
;      - sw_decay[8]~8                                ; 0                 ; 6       ;
;      - sw_decay[9]~9                                ; 0                 ; 6       ;
;      - sw_decay[10]~10                              ; 0                 ; 6       ;
;      - sw_decay[11]~11                              ; 0                 ; 6       ;
; SW[9]                                               ;                   ;         ;
;      - sw_vel[0]~0                                  ; 0                 ; 6       ;
;      - sw_vel[1]~1                                  ; 0                 ; 6       ;
;      - sw_vel[2]~2                                  ; 0                 ; 6       ;
;      - sw_vel[3]~3                                  ; 0                 ; 6       ;
;      - sw_vel[4]~4                                  ; 0                 ; 6       ;
;      - sw_vel[5]~5                                  ; 0                 ; 6       ;
;      - sw_vel[6]~6                                  ; 0                 ; 6       ;
+-----------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+-----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                               ; Location           ; Fan-Out ; Usage                                               ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+-----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; DAC16:dac1|RDATA[1]~0                                                                                                                                                              ; LCCOMB_X39_Y19_N8  ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; DAC16:dac1|ST.000                                                                                                                                                                  ; FF_X32_Y23_N23     ; 19      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; DAC16:dac1|ST.001                                                                                                                                                                  ; FF_X32_Y23_N17     ; 29      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; FPGA_RESET_n                                                                                                                                                                       ; PIN_D9             ; 13      ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; KP_main:bass|count[0]~1                                                                                                                                                            ; LCCOMB_X42_Y14_N28 ; 12      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; KP_main:bass|delay_level_trig[0]~0                                                                                                                                                 ; LCCOMB_X35_Y14_N0  ; 10      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; KP_main:bass|rden                                                                                                                                                                  ; FF_X43_Y14_N25     ; 10      ; Read enable                                         ; no     ; --                   ; --               ; --                        ;
; KP_main:solo1|count[5]~1                                                                                                                                                           ; LCCOMB_X54_Y28_N2  ; 12      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; KP_main:solo1|delay_level_trig[0]~0                                                                                                                                                ; LCCOMB_X50_Y28_N14 ; 10      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; KP_main:solo1|kpfilter:filt0|Mux0~0                                                                                                                                                ; LCCOMB_X46_Y29_N16 ; 24      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; KP_main:solo1|rden                                                                                                                                                                 ; FF_X54_Y28_N9      ; 12      ; Read enable                                         ; no     ; --                   ; --               ; --                        ;
; KP_main:solo2|count[11]~1                                                                                                                                                          ; LCCOMB_X56_Y20_N0  ; 12      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; KP_main:solo2|delay_level_trig[0]~0                                                                                                                                                ; LCCOMB_X56_Y20_N10 ; 10      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; KP_main:solo2|rden                                                                                                                                                                 ; FF_X55_Y20_N9      ; 12      ; Read enable                                         ; no     ; --                   ; --               ; --                        ;
; LessThan0~1                                                                                                                                                                        ; LCCOMB_X27_Y20_N22 ; 11      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; MAX10_CLK1_50                                                                                                                                                                      ; PIN_N5             ; 2       ; Clock                                               ; no     ; --                   ; --               ; --                        ;
; MAX10_CLK1_50                                                                                                                                                                      ; PIN_N5             ; 49      ; Clock                                               ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; MAX10_CLK2_50                                                                                                                                                                      ; PIN_V9             ; 160     ; Clock                                               ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; MAX10_CLK2_50                                                                                                                                                                      ; PIN_V9             ; 3       ; Clock                                               ; no     ; --                   ; --               ; --                        ;
; RESET_DELAY_n                                                                                                                                                                      ; FF_X27_Y16_N1      ; 2643    ; Async. clear, Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; adc_1:adc1|adc:adc_ext_storage_inst|adc_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|WideOr13~2            ; LCCOMB_X50_Y41_N24 ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; adc_1:adc1|adc:adc_ext_storage_inst|adc_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|ctrl_state.PUTRESP    ; FF_X46_Y41_N23     ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; adc_1:adc1|adc:adc_ext_storage_inst|adc_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|int_timer[0]~0        ; LCCOMB_X51_Y41_N22 ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; adc_1:adc1|adc:adc_ext_storage_inst|adc_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|load_dout~0           ; LCCOMB_X45_Y41_N12 ; 12      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; adc_1:adc1|adc:adc_ext_storage_inst|adc_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|load_int_timer~0      ; LCCOMB_X51_Y41_N20 ; 9       ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; adc_1:adc1|adc:adc_ext_storage_inst|adc_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|load_rsp              ; LCCOMB_X46_Y41_N24 ; 17      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; adc_1:adc1|adc:adc_ext_storage_inst|adc_modular_adc_0:modular_adc_0|altera_modular_adc_sequencer:sequencer_internal|altera_modular_adc_sequencer_ctrl:u_seq_ctrl|cmd_channel[3]~10 ; LCCOMB_X49_Y39_N30 ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; adc_1:adc1|adc:adc_ext_storage_inst|adc_modular_adc_0:modular_adc_0|altera_modular_adc_sequencer:sequencer_internal|altera_modular_adc_sequencer_ctrl:u_seq_ctrl|slot_sel_nxt[2]~2 ; LCCOMB_X51_Y37_N14 ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; adc_1:adc1|adc:adc_ext_storage_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                      ; FF_X51_Y37_N17     ; 88      ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; adc_1:adc1|reset                                                                                                                                                                   ; FF_X49_Y37_N25     ; 29      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; adc_1:adc1|storage:storage_inst_1|AdcValue01[9]~2                                                                                                                                  ; LCCOMB_X47_Y37_N12 ; 12      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; adc_1:adc1|storage:storage_inst_1|AdcValue02[11]~0                                                                                                                                 ; LCCOMB_X47_Y37_N2  ; 12      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; adc_1:adc1|storage:storage_inst_1|AdcValue03[7]~0                                                                                                                                  ; LCCOMB_X47_Y37_N30 ; 12      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; adc_1:adc1|storage:storage_inst_1|AdcValue04[3]~1                                                                                                                                  ; LCCOMB_X47_Y37_N20 ; 12      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; altclk:clockyclock|altpll:altpll_component|altclk_altpll2:auto_generated|wire_pll1_clk[0]                                                                                          ; PLL_3              ; 1467    ; Clock                                               ; yes    ; Global Clock         ; GCLK13           ; VCC                       ;
; lfsr:noise_gen|out24ref_7[13]~32                                                                                                                                                   ; LCCOMB_X39_Y26_N12 ; 88      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; midi_adc_input:bass_in|input_adc_read[4]~1                                                                                                                                         ; LCCOMB_X37_Y13_N28 ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; midi_adc_input:solo_1|clock_out                                                                                                                                                    ; LCCOMB_X26_Y35_N6  ; 462     ; Clock                                               ; yes    ; Global Clock         ; GCLK4            ; VCC                       ;
; midi_adc_input:solo_1|input_adc_read[3]~1                                                                                                                                          ; LCCOMB_X32_Y29_N8  ; 6       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; midi_adc_input:solo_2_in|clock_out                                                                                                                                                 ; LCCOMB_X26_Y35_N20 ; 612     ; Clock                                               ; yes    ; Global Clock         ; GCLK3            ; VCC                       ;
; midi_adc_input:solo_2_in|input_adc_read[5]~1                                                                                                                                       ; LCCOMB_X24_Y20_N28 ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; multi_clk_div:div|div4                                                                                                                                                             ; FF_X26_Y35_N17     ; 184     ; Clock                                               ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; multi_clk_div:div|div512                                                                                                                                                           ; FF_X22_Y35_N27     ; 14      ; Clock                                               ; no     ; --                   ; --               ; --                        ;
; multi_clk_div:div|div512                                                                                                                                                           ; FF_X22_Y35_N27     ; 119     ; Clock                                               ; yes    ; Global Clock         ; GCLK1            ; --                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+-----------------------------------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                                         ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                        ; Location       ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; KP_main:bass|clock_buff:kpbuff|clock_buff_altclkctrl_0:altclkctrl_0|clock_buff_altclkctrl_0_sub:clock_buff_altclkctrl_0_sub_component|wire_clkctrl1_outclk  ; CLKCTRL_G3     ; 612     ; 0                                    ; Global Clock         ; GCLK3            ; VCC                       ;
; KP_main:solo1|clock_buff:kpbuff|clock_buff_altclkctrl_0:altclkctrl_0|clock_buff_altclkctrl_0_sub:clock_buff_altclkctrl_0_sub_component|wire_clkctrl1_outclk ; CLKCTRL_G4     ; 462     ; 0                                    ; Global Clock         ; GCLK4            ; VCC                       ;
; MAX10_CLK1_50                                                                                                                                               ; PIN_N5         ; 49      ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; MAX10_CLK2_50                                                                                                                                               ; PIN_V9         ; 160     ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
; clock_buff:buff|clock_buff_altclkctrl_0:altclkctrl_0|clock_buff_altclkctrl_0_sub:clock_buff_altclkctrl_0_sub_component|wire_clkctrl1_outclk                 ; CLKCTRL_G13    ; 1467    ; 0                                    ; Global Clock         ; GCLK13           ; VCC                       ;
; multi_clk_div:div|div4                                                                                                                                      ; FF_X26_Y35_N17 ; 184     ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; multi_clk_div:div|div512                                                                                                                                    ; FF_X22_Y35_N27 ; 119     ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+---------------+-----------------+
; Name          ; Fan-Out         ;
+---------------+-----------------+
; RESET_DELAY_n ; 2643            ;
+---------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+----------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                 ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                                                                                                                                                                                       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+----------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; KP_main:bass|ram_4096_32bit:shift_reg_ram|altsyncram:altsyncram_component|altsyncram_ggq1:auto_generated|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Single Clock ; 4096         ; 24           ; 4096         ; 24           ; yes                    ; no                      ; yes                    ; yes                     ; 98304 ; 4096                        ; 20                          ; 4096                        ; 20                          ; 81920               ; 10   ; None ; M9K_X33_Y15_N0, M9K_X33_Y14_N0, M9K_X53_Y15_N0, M9K_X53_Y14_N0, M9K_X33_Y16_N0, M9K_X53_Y12_N0, M9K_X33_Y12_N0, M9K_X53_Y16_N0, M9K_X53_Y13_N0, M9K_X33_Y13_N0                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; KP_main:solo1|ram_4096_32bit:shift_reg_ram|altsyncram:altsyncram_component|altsyncram_ggq1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 4096         ; 24           ; 4096         ; 24           ; yes                    ; no                      ; yes                    ; yes                     ; 98304 ; 4096                        ; 24                          ; 4096                        ; 24                          ; 98304               ; 12   ; None ; M9K_X73_Y31_N0, M9K_X73_Y30_N0, M9K_X53_Y32_N0, M9K_X73_Y27_N0, M9K_X53_Y27_N0, M9K_X53_Y28_N0, M9K_X53_Y29_N0, M9K_X53_Y33_N0, M9K_X53_Y30_N0, M9K_X53_Y31_N0, M9K_X73_Y28_N0, M9K_X53_Y26_N0 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; KP_main:solo2|ram_4096_32bit:shift_reg_ram|altsyncram:altsyncram_component|altsyncram_ggq1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 4096         ; 24           ; 4096         ; 24           ; yes                    ; no                      ; yes                    ; yes                     ; 98304 ; 4096                        ; 23                          ; 4096                        ; 23                          ; 94208               ; 12   ; None ; M9K_X73_Y19_N0, M9K_X73_Y20_N0, M9K_X53_Y19_N0, M9K_X33_Y19_N0, M9K_X53_Y23_N0, M9K_X53_Y21_N0, M9K_X53_Y22_N0, M9K_X53_Y18_N0, M9K_X53_Y24_N0, M9K_X33_Y20_N0, M9K_X53_Y20_N0, M9K_X73_Y21_N0 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+----------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 288               ;
; Simple Multipliers (18-bit)           ; 9           ; 1                   ; 144               ;
; Embedded Multiplier Blocks            ; 9           ; --                  ; 144               ;
; Embedded Multiplier 9-bit elements    ; 18          ; 2                   ; 288               ;
; Signed Embedded Multipliers           ; 6           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 0           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 3           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                ;
+-------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                              ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; KP_main:bass|lpm_mult:Mult1|mult_qgs:auto_generated|mac_out4      ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y21_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    KP_main:bass|lpm_mult:Mult1|mult_qgs:auto_generated|mac_mult3  ;                            ; DSPMULT_X48_Y21_N0 ; Signed              ;                                ; no                    ; yes                   ; no                ;                 ;
; KP_main:bass|lpm_mult:Mult1|mult_qgs:auto_generated|w212w[0]      ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y24_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    KP_main:bass|lpm_mult:Mult1|mult_qgs:auto_generated|mac_mult1  ;                            ; DSPMULT_X48_Y24_N0 ; Mixed               ;                                ; yes                   ; no                    ; no                ;                 ;
; KP_main:bass|lpm_mult:Mult0|mult_bfs:auto_generated|mac_out2      ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y26_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    KP_main:bass|lpm_mult:Mult0|mult_bfs:auto_generated|mac_mult1  ;                            ; DSPMULT_X48_Y26_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; KP_main:solo2|lpm_mult:Mult1|mult_qgs:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y22_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    KP_main:solo2|lpm_mult:Mult1|mult_qgs:auto_generated|mac_mult3 ;                            ; DSPMULT_X48_Y22_N0 ; Signed              ;                                ; no                    ; yes                   ; no                ;                 ;
; KP_main:solo2|lpm_mult:Mult1|mult_qgs:auto_generated|w212w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y23_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    KP_main:solo2|lpm_mult:Mult1|mult_qgs:auto_generated|mac_mult1 ;                            ; DSPMULT_X48_Y23_N0 ; Mixed               ;                                ; yes                   ; no                    ; no                ;                 ;
; KP_main:solo2|lpm_mult:Mult0|mult_bfs:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y25_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    KP_main:solo2|lpm_mult:Mult0|mult_bfs:auto_generated|mac_mult1 ;                            ; DSPMULT_X48_Y25_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; KP_main:solo1|lpm_mult:Mult1|mult_qgs:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y28_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    KP_main:solo1|lpm_mult:Mult1|mult_qgs:auto_generated|mac_mult3 ;                            ; DSPMULT_X48_Y28_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; KP_main:solo1|lpm_mult:Mult1|mult_qgs:auto_generated|w212w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y29_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    KP_main:solo1|lpm_mult:Mult1|mult_qgs:auto_generated|mac_mult1 ;                            ; DSPMULT_X48_Y29_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; KP_main:solo1|lpm_mult:Mult0|mult_bfs:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y27_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    KP_main:solo1|lpm_mult:Mult0|mult_bfs:auto_generated|mac_mult1 ;                            ; DSPMULT_X48_Y27_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
+-------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-------------------------------------------------+
; Routing Usage Summary                           ;
+-----------------------+-------------------------+
; Routing Resource Type ; Usage                   ;
+-----------------------+-------------------------+
; Block interconnects   ; 7,657 / 148,641 ( 5 % ) ;
; C16 interconnects     ; 49 / 5,382 ( < 1 % )    ;
; C4 interconnects      ; 3,855 / 106,704 ( 4 % ) ;
; Direct links          ; 1,795 / 148,641 ( 1 % ) ;
; Global clocks         ; 7 / 20 ( 35 % )         ;
; Local interconnects   ; 1,956 / 49,760 ( 4 % )  ;
; NSLEEPs               ; 0 / 500 ( 0 % )         ;
; R24 interconnects     ; 120 / 5,406 ( 2 % )     ;
; R4 interconnects      ; 5,356 / 147,764 ( 4 % ) ;
+-----------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 11.01) ; Number of LABs  (Total = 424) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 46                            ;
; 2                                           ; 26                            ;
; 3                                           ; 17                            ;
; 4                                           ; 13                            ;
; 5                                           ; 7                             ;
; 6                                           ; 1                             ;
; 7                                           ; 4                             ;
; 8                                           ; 5                             ;
; 9                                           ; 1                             ;
; 10                                          ; 3                             ;
; 11                                          ; 33                            ;
; 12                                          ; 46                            ;
; 13                                          ; 28                            ;
; 14                                          ; 21                            ;
; 15                                          ; 23                            ;
; 16                                          ; 150                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.66) ; Number of LABs  (Total = 424) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 15                            ;
; 1 Clock                            ; 344                           ;
; 1 Clock enable                     ; 41                            ;
; 1 Sync. clear                      ; 273                           ;
; 1 Sync. load                       ; 14                            ;
; 2 Clock enables                    ; 2                             ;
; 2 Clocks                           ; 15                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 16.10) ; Number of LABs  (Total = 424) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 3                             ;
; 1                                            ; 36                            ;
; 2                                            ; 32                            ;
; 3                                            ; 13                            ;
; 4                                            ; 14                            ;
; 5                                            ; 7                             ;
; 6                                            ; 2                             ;
; 7                                            ; 4                             ;
; 8                                            ; 5                             ;
; 9                                            ; 3                             ;
; 10                                           ; 5                             ;
; 11                                           ; 19                            ;
; 12                                           ; 24                            ;
; 13                                           ; 13                            ;
; 14                                           ; 10                            ;
; 15                                           ; 8                             ;
; 16                                           ; 11                            ;
; 17                                           ; 8                             ;
; 18                                           ; 7                             ;
; 19                                           ; 6                             ;
; 20                                           ; 15                            ;
; 21                                           ; 11                            ;
; 22                                           ; 16                            ;
; 23                                           ; 12                            ;
; 24                                           ; 10                            ;
; 25                                           ; 14                            ;
; 26                                           ; 25                            ;
; 27                                           ; 46                            ;
; 28                                           ; 21                            ;
; 29                                           ; 6                             ;
; 30                                           ; 7                             ;
; 31                                           ; 4                             ;
; 32                                           ; 7                             ;
+----------------------------------------------+-------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+--------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 11.48) ; Number of LABs  (Total = 424) ;
+--------------------------------------------------+-------------------------------+
; 0                                                ; 3                             ;
; 1                                                ; 48                            ;
; 2                                                ; 29                            ;
; 3                                                ; 22                            ;
; 4                                                ; 13                            ;
; 5                                                ; 10                            ;
; 6                                                ; 13                            ;
; 7                                                ; 11                            ;
; 8                                                ; 8                             ;
; 9                                                ; 10                            ;
; 10                                               ; 9                             ;
; 11                                               ; 32                            ;
; 12                                               ; 43                            ;
; 13                                               ; 17                            ;
; 14                                               ; 15                            ;
; 15                                               ; 13                            ;
; 16                                               ; 9                             ;
; 17                                               ; 3                             ;
; 18                                               ; 1                             ;
; 19                                               ; 3                             ;
; 20                                               ; 41                            ;
; 21                                               ; 22                            ;
; 22                                               ; 22                            ;
; 23                                               ; 4                             ;
; 24                                               ; 11                            ;
; 25                                               ; 6                             ;
; 26                                               ; 4                             ;
; 27                                               ; 2                             ;
+--------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 14.80) ; Number of LABs  (Total = 424) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 2                             ;
; 2                                            ; 9                             ;
; 3                                            ; 36                            ;
; 4                                            ; 31                            ;
; 5                                            ; 30                            ;
; 6                                            ; 11                            ;
; 7                                            ; 6                             ;
; 8                                            ; 8                             ;
; 9                                            ; 12                            ;
; 10                                           ; 9                             ;
; 11                                           ; 3                             ;
; 12                                           ; 32                            ;
; 13                                           ; 28                            ;
; 14                                           ; 20                            ;
; 15                                           ; 7                             ;
; 16                                           ; 5                             ;
; 17                                           ; 10                            ;
; 18                                           ; 8                             ;
; 19                                           ; 4                             ;
; 20                                           ; 4                             ;
; 21                                           ; 10                            ;
; 22                                           ; 23                            ;
; 23                                           ; 11                            ;
; 24                                           ; 23                            ;
; 25                                           ; 14                            ;
; 26                                           ; 12                            ;
; 27                                           ; 12                            ;
; 28                                           ; 16                            ;
; 29                                           ; 11                            ;
; 30                                           ; 5                             ;
; 31                                           ; 5                             ;
; 32                                           ; 1                             ;
; 33                                           ; 1                             ;
; 34                                           ; 1                             ;
; 35                                           ; 1                             ;
; 36                                           ; 1                             ;
; 37                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 160mA for row I/Os and 160mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 53        ; 0            ; 53        ; 0            ; 0            ; 53        ; 53        ; 0            ; 53        ; 53        ; 0            ; 0            ; 0            ; 0            ; 12           ; 0            ; 0            ; 12           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 53        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 53           ; 0         ; 53           ; 53           ; 0         ; 0         ; 53           ; 0         ; 0         ; 53           ; 53           ; 53           ; 53           ; 41           ; 53           ; 53           ; 41           ; 53           ; 53           ; 53           ; 53           ; 53           ; 53           ; 53           ; 53           ; 53           ; 0         ; 53           ; 53           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; KEY[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[4]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[3]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[4]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[5]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[7]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[8]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[9]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_SCLK           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_SYNC_n         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[7]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_DATA           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[2]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[7]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[6]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MAX10_CLK1_50      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MAX10_CLK2_50      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FPGA_RESET_n       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[0]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[1]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[8]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[9]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                     ;
+------------------------------------------------------------------+------------------------+
; Option                                                           ; Setting                ;
+------------------------------------------------------------------+------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                    ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                    ;
; Enable device-wide output enable (DEV_OE)                        ; Off                    ;
; Enable INIT_DONE output                                          ; Off                    ;
; Configuration scheme                                             ; Internal Configuration ;
; Enable Error Detection CRC_ERROR pin                             ; Off                    ;
; Enable open drain on CRC_ERROR pin                               ; Off                    ;
; Enable nCONFIG, nSTATUS, and CONF_DONE pins                      ; On                     ;
; Enable JTAG pin sharing                                          ; Off                    ;
; Enable nCE pin                                                   ; Off                    ;
; Enable CONFIG_SEL pin                                            ; On                     ;
; Enable input tri-state on active configuration pins in user mode ; Off                    ;
; Configuration Voltage Level                                      ; Auto                   ;
; Force Configuration Voltage Level                                ; Off                    ;
; Data[0]                                                          ; Unreserved             ;
; Data[1]/ASDO                                                     ; Unreserved             ;
; FLASH_nCE/nCSO                                                   ; Unreserved             ;
; DCLK                                                             ; Unreserved             ;
+------------------------------------------------------------------+------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                         ;
+---------------------------------------------------------+---------------------------------------------------------+-------------------+
; Source Clock(s)                                         ; Destination Clock(s)                                    ; Delay Added in ns ;
+---------------------------------------------------------+---------------------------------------------------------+-------------------+
; clockyclock|altpll_component|auto_generated|pll1|clk[0] ; clockyclock|altpll_component|auto_generated|pll1|clk[0] ; 180.2             ;
; MAX10_CLK2_50                                           ; MAX10_CLK1_50                                           ; 4.0               ;
+---------------------------------------------------------+---------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                   ;
+-------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                 ; Destination Register                                                                                                                      ; Delay Added in ns ;
+-------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; lfsr:noise_gen|out24ref_7[9]                    ; KP_main:solo1|start_level[22]                                                                                                             ; 2.430             ;
; lfsr:noise_gen|out24ref_7[16]                   ; KP_main:solo1|start_level[22]                                                                                                             ; 2.411             ;
; lfsr:noise_gen|out24ref_7[15]                   ; KP_main:solo1|start_level[22]                                                                                                             ; 2.409             ;
; lfsr:noise_gen|out24ref_7[10]                   ; KP_main:solo1|start_level[22]                                                                                                             ; 2.402             ;
; lfsr:noise_gen|out24ref_7[17]                   ; KP_main:solo1|start_level[22]                                                                                                             ; 2.398             ;
; lfsr:noise_gen|out24ref_7[11]                   ; KP_main:solo1|start_level[22]                                                                                                             ; 2.397             ;
; lfsr:noise_gen|out24ref_7[19]                   ; KP_main:solo1|start_level[22]                                                                                                             ; 2.393             ;
; lfsr:noise_gen|out24ref_7[22]                   ; KP_main:solo1|start_level[22]                                                                                                             ; 2.385             ;
; lfsr:noise_gen|out24ref_7[21]                   ; KP_main:solo1|start_level[22]                                                                                                             ; 2.381             ;
; lfsr:noise_gen|out24ref_7[12]                   ; KP_main:solo1|start_level[22]                                                                                                             ; 2.379             ;
; lfsr:noise_gen|out24ref_7[23]                   ; KP_main:solo1|start_level[22]                                                                                                             ; 2.376             ;
; lfsr:noise_gen|out24ref_7[13]                   ; KP_main:solo1|start_level[22]                                                                                                             ; 2.354             ;
; lfsr:noise_gen|out24ref_7[8]                    ; KP_main:solo1|start_level[22]                                                                                                             ; 2.351             ;
; lfsr:noise_gen|out24ref_7[18]                   ; KP_main:solo1|start_level[22]                                                                                                             ; 2.342             ;
; lfsr:noise_gen|out24ref_7[14]                   ; KP_main:solo1|start_level[22]                                                                                                             ; 2.331             ;
; lfsr:noise_gen|out24ref_7[20]                   ; KP_main:solo1|start_level[22]                                                                                                             ; 2.330             ;
; lfsr:noise_gen|out24ref_7[7]                    ; KP_main:solo2|start_level[17]                                                                                                             ; 1.760             ;
; lfsr:noise_gen|out24ref_7[6]                    ; KP_main:bass|start_level[23]                                                                                                              ; 1.697             ;
; KP_main:bass|d[7]                               ; KP_main:bass|ram_4096_32bit:shift_reg_ram|altsyncram:altsyncram_component|altsyncram_ggq1:auto_generated|ram_block1a7~porta_datain_reg0   ; 0.733             ;
; KP_main:solo2|d[10]                             ; KP_main:solo2|ram_4096_32bit:shift_reg_ram|altsyncram:altsyncram_component|altsyncram_ggq1:auto_generated|ram_block1a10~porta_datain_reg0 ; 0.733             ;
; KP_main:solo1|d[14]                             ; KP_main:solo1|ram_4096_32bit:shift_reg_ram|altsyncram:altsyncram_component|altsyncram_ggq1:auto_generated|ram_block1a14~porta_datain_reg0 ; 0.733             ;
; KP_main:solo1|d[6]                              ; KP_main:solo1|ram_4096_32bit:shift_reg_ram|altsyncram:altsyncram_component|altsyncram_ggq1:auto_generated|ram_block1a6~porta_datain_reg0  ; 0.733             ;
; KP_main:bass|d[6]                               ; KP_main:bass|ram_4096_32bit:shift_reg_ram|altsyncram:altsyncram_component|altsyncram_ggq1:auto_generated|ram_block1a6~porta_datain_reg0   ; 0.733             ;
; KP_main:solo2|d[11]                             ; KP_main:solo2|ram_4096_32bit:shift_reg_ram|altsyncram:altsyncram_component|altsyncram_ggq1:auto_generated|ram_block1a11~porta_datain_reg0 ; 0.733             ;
; KP_main:solo2|d[3]                              ; KP_main:solo2|ram_4096_32bit:shift_reg_ram|altsyncram:altsyncram_component|altsyncram_ggq1:auto_generated|ram_block1a3~porta_datain_reg0  ; 0.733             ;
; KP_main:solo2|d[2]                              ; KP_main:solo2|ram_4096_32bit:shift_reg_ram|altsyncram:altsyncram_component|altsyncram_ggq1:auto_generated|ram_block1a2~porta_datain_reg0  ; 0.733             ;
; KP_main:solo1|d[13]                             ; KP_main:solo1|ram_4096_32bit:shift_reg_ram|altsyncram:altsyncram_component|altsyncram_ggq1:auto_generated|ram_block1a13~porta_datain_reg0 ; 0.733             ;
; KP_main:bass|wr_ptr[4]                          ; KP_main:bass|ram_4096_32bit:shift_reg_ram|altsyncram:altsyncram_component|altsyncram_ggq1:auto_generated|ram_block1a22~portb_address_reg0 ; 0.720             ;
; KP_main:bass|wr_ptr[6]                          ; KP_main:bass|ram_4096_32bit:shift_reg_ram|altsyncram:altsyncram_component|altsyncram_ggq1:auto_generated|ram_block1a22~portb_address_reg0 ; 0.720             ;
; KP_main:bass|wr_ptr[9]                          ; KP_main:bass|ram_4096_32bit:shift_reg_ram|altsyncram:altsyncram_component|altsyncram_ggq1:auto_generated|ram_block1a22~portb_address_reg0 ; 0.720             ;
; KP_main:solo1|wr_ptr[11]                        ; KP_main:solo1|ram_4096_32bit:shift_reg_ram|altsyncram:altsyncram_component|altsyncram_ggq1:auto_generated|ram_block1a6~portb_address_reg0 ; 0.522             ;
; KP_main:solo1|wr_ptr[8]                         ; KP_main:solo1|ram_4096_32bit:shift_reg_ram|altsyncram:altsyncram_component|altsyncram_ggq1:auto_generated|ram_block1a6~portb_address_reg0 ; 0.514             ;
; adc_1:adc1|storage:storage_inst_1|AdcValue01[7] ; ADC_SEG_LED:segL|hex0[5]                                                                                                                  ; 0.509             ;
; KP_main:bass|d[8]                               ; KP_main:bass|ram_4096_32bit:shift_reg_ram|altsyncram:altsyncram_component|altsyncram_ggq1:auto_generated|ram_block1a8~porta_datain_reg0   ; 0.494             ;
; adc_1:adc1|storage:storage_inst_1|AdcValue01[6] ; ADC_SEG_LED:segL|hex0[2]                                                                                                                  ; 0.489             ;
; KP_main:solo1|wr_ptr[6]                         ; KP_main:solo1|ram_4096_32bit:shift_reg_ram|altsyncram:altsyncram_component|altsyncram_ggq1:auto_generated|ram_block1a6~portb_address_reg0 ; 0.479             ;
; KP_main:solo1|wr_ptr[5]                         ; KP_main:solo1|ram_4096_32bit:shift_reg_ram|altsyncram:altsyncram_component|altsyncram_ggq1:auto_generated|ram_block1a6~portb_address_reg0 ; 0.477             ;
; KP_main:bass|wr_ptr[11]                         ; KP_main:bass|ram_4096_32bit:shift_reg_ram|altsyncram:altsyncram_component|altsyncram_ggq1:auto_generated|ram_block1a22~portb_address_reg0 ; 0.454             ;
; KP_main:bass|wr_ptr[10]                         ; KP_main:bass|ram_4096_32bit:shift_reg_ram|altsyncram:altsyncram_component|altsyncram_ggq1:auto_generated|ram_block1a22~portb_address_reg0 ; 0.452             ;
; KP_main:bass|wr_ptr[7]                          ; KP_main:bass|ram_4096_32bit:shift_reg_ram|altsyncram:altsyncram_component|altsyncram_ggq1:auto_generated|ram_block1a22~portb_address_reg0 ; 0.450             ;
; KP_main:bass|wr_ptr[8]                          ; KP_main:bass|ram_4096_32bit:shift_reg_ram|altsyncram:altsyncram_component|altsyncram_ggq1:auto_generated|ram_block1a22~portb_address_reg0 ; 0.448             ;
; KP_main:bass|wr_ptr[0]                          ; KP_main:bass|ram_4096_32bit:shift_reg_ram|altsyncram:altsyncram_component|altsyncram_ggq1:auto_generated|ram_block1a14~portb_address_reg0 ; 0.444             ;
; KP_main:bass|wr_ptr[2]                          ; KP_main:bass|ram_4096_32bit:shift_reg_ram|altsyncram:altsyncram_component|altsyncram_ggq1:auto_generated|ram_block1a22~portb_address_reg0 ; 0.441             ;
; KP_main:bass|wr_ptr[3]                          ; KP_main:bass|ram_4096_32bit:shift_reg_ram|altsyncram:altsyncram_component|altsyncram_ggq1:auto_generated|ram_block1a22~porta_address_reg0 ; 0.440             ;
; KP_main:solo1|d[15]                             ; KP_main:solo1|ram_4096_32bit:shift_reg_ram|altsyncram:altsyncram_component|altsyncram_ggq1:auto_generated|ram_block1a15~porta_datain_reg0 ; 0.431             ;
; KP_main:bass|wr_ptr[5]                          ; KP_main:bass|ram_4096_32bit:shift_reg_ram|altsyncram:altsyncram_component|altsyncram_ggq1:auto_generated|ram_block1a22~portb_address_reg0 ; 0.431             ;
; KP_main:bass|wr_ptr[1]                          ; KP_main:bass|ram_4096_32bit:shift_reg_ram|altsyncram:altsyncram_component|altsyncram_ggq1:auto_generated|ram_block1a14~portb_address_reg0 ; 0.431             ;
; KP_main:solo1|d[4]                              ; KP_main:solo1|ram_4096_32bit:shift_reg_ram|altsyncram:altsyncram_component|altsyncram_ggq1:auto_generated|ram_block1a4~porta_datain_reg0  ; 0.426             ;
; KP_main:bass|d[18]                              ; KP_main:bass|ram_4096_32bit:shift_reg_ram|altsyncram:altsyncram_component|altsyncram_ggq1:auto_generated|ram_block1a18~porta_datain_reg0  ; 0.425             ;
; KP_main:solo2|d[19]                             ; KP_main:solo2|ram_4096_32bit:shift_reg_ram|altsyncram:altsyncram_component|altsyncram_ggq1:auto_generated|ram_block1a19~porta_datain_reg0 ; 0.425             ;
; KP_main:solo2|d[14]                             ; KP_main:solo2|ram_4096_32bit:shift_reg_ram|altsyncram:altsyncram_component|altsyncram_ggq1:auto_generated|ram_block1a14~porta_datain_reg0 ; 0.423             ;
; KP_main:solo2|d[13]                             ; KP_main:solo2|ram_4096_32bit:shift_reg_ram|altsyncram:altsyncram_component|altsyncram_ggq1:auto_generated|ram_block1a13~porta_datain_reg0 ; 0.422             ;
; KP_main:solo2|d[18]                             ; KP_main:solo2|ram_4096_32bit:shift_reg_ram|altsyncram:altsyncram_component|altsyncram_ggq1:auto_generated|ram_block1a18~porta_datain_reg0 ; 0.422             ;
; KP_main:solo1|d[1]                              ; KP_main:solo1|ram_4096_32bit:shift_reg_ram|altsyncram:altsyncram_component|altsyncram_ggq1:auto_generated|ram_block1a1~porta_datain_reg0  ; 0.422             ;
; KP_main:solo2|d[9]                              ; KP_main:solo2|ram_4096_32bit:shift_reg_ram|altsyncram:altsyncram_component|altsyncram_ggq1:auto_generated|ram_block1a9~porta_datain_reg0  ; 0.409             ;
; KP_main:solo2|d[8]                              ; KP_main:solo2|ram_4096_32bit:shift_reg_ram|altsyncram:altsyncram_component|altsyncram_ggq1:auto_generated|ram_block1a8~porta_datain_reg0  ; 0.409             ;
; KP_main:bass|d[9]                               ; KP_main:bass|ram_4096_32bit:shift_reg_ram|altsyncram:altsyncram_component|altsyncram_ggq1:auto_generated|ram_block1a9~porta_datain_reg0   ; 0.406             ;
; KP_main:solo1|d[10]                             ; KP_main:solo1|ram_4096_32bit:shift_reg_ram|altsyncram:altsyncram_component|altsyncram_ggq1:auto_generated|ram_block1a10~porta_datain_reg0 ; 0.404             ;
; KP_main:solo1|d[11]                             ; KP_main:solo1|ram_4096_32bit:shift_reg_ram|altsyncram:altsyncram_component|altsyncram_ggq1:auto_generated|ram_block1a11~porta_datain_reg0 ; 0.403             ;
; KP_main:solo2|d[15]                             ; KP_main:solo2|ram_4096_32bit:shift_reg_ram|altsyncram:altsyncram_component|altsyncram_ggq1:auto_generated|ram_block1a15~porta_datain_reg0 ; 0.401             ;
; KP_main:solo2|d[6]                              ; KP_main:solo2|ram_4096_32bit:shift_reg_ram|altsyncram:altsyncram_component|altsyncram_ggq1:auto_generated|ram_block1a6~porta_datain_reg0  ; 0.397             ;
; KP_main:solo1|d[5]                              ; KP_main:solo1|ram_4096_32bit:shift_reg_ram|altsyncram:altsyncram_component|altsyncram_ggq1:auto_generated|ram_block1a5~porta_datain_reg0  ; 0.391             ;
; KP_main:solo2|d[7]                              ; KP_main:solo2|ram_4096_32bit:shift_reg_ram|altsyncram:altsyncram_component|altsyncram_ggq1:auto_generated|ram_block1a7~porta_datain_reg0  ; 0.389             ;
; KP_main:solo1|d[19]                             ; KP_main:solo1|ram_4096_32bit:shift_reg_ram|altsyncram:altsyncram_component|altsyncram_ggq1:auto_generated|ram_block1a19~porta_datain_reg0 ; 0.379             ;
; MAX10_CLK2_50                                   ; RESET_DELAY_n                                                                                                                             ; 0.351             ;
; KP_main:bass|count[11]                          ; KP_main:bass|count[11]                                                                                                                    ; 0.314             ;
; multi_clk_div:div|time_base_counter_512[8]      ; multi_clk_div:div|time_base_counter_512[8]                                                                                                ; 0.314             ;
; lfsr:noise_gen|out[1]                           ; lfsr:noise_gen|out[2]                                                                                                                     ; 0.313             ;
; lfsr:noise_gen|out[2]                           ; lfsr:noise_gen|out[3]                                                                                                                     ; 0.313             ;
; lfsr:noise_gen|out[3]                           ; lfsr:noise_gen|out[4]                                                                                                                     ; 0.313             ;
; lfsr:noise_gen|out[4]                           ; lfsr:noise_gen|out[5]                                                                                                                     ; 0.313             ;
; lfsr:noise_gen|out[5]                           ; lfsr:noise_gen|out[6]                                                                                                                     ; 0.313             ;
; lfsr:noise_gen|out[6]                           ; lfsr:noise_gen|out[7]                                                                                                                     ; 0.313             ;
; lfsr:noise_gen|out[8]                           ; lfsr:noise_gen|out[9]                                                                                                                     ; 0.313             ;
; lfsr:noise_gen|out[9]                           ; lfsr:noise_gen|out[10]                                                                                                                    ; 0.313             ;
; lfsr:noise_gen|out[10]                          ; lfsr:noise_gen|out[11]                                                                                                                    ; 0.313             ;
; lfsr:noise_gen|out[12]                          ; lfsr:noise_gen|out[13]                                                                                                                    ; 0.313             ;
; lfsr:noise_gen|out[13]                          ; lfsr:noise_gen|out[14]                                                                                                                    ; 0.313             ;
; lfsr:noise_gen|out[14]                          ; lfsr:noise_gen|out[15]                                                                                                                    ; 0.313             ;
; lfsr:noise_gen|out[15]                          ; lfsr:noise_gen|out[16]                                                                                                                    ; 0.313             ;
; lfsr:noise_gen|out[17]                          ; lfsr:noise_gen|out[18]                                                                                                                    ; 0.313             ;
; lfsr:noise_gen|out[18]                          ; lfsr:noise_gen|out[19]                                                                                                                    ; 0.313             ;
; lfsr:noise_gen|out[19]                          ; lfsr:noise_gen|out[20]                                                                                                                    ; 0.313             ;
; lfsr:noise_gen|out[20]                          ; lfsr:noise_gen|out[21]                                                                                                                    ; 0.313             ;
; lfsr:noise_gen|out[21]                          ; lfsr:noise_gen|out[22]                                                                                                                    ; 0.313             ;
; lfsr:noise_gen|out[22]                          ; lfsr:noise_gen|out[23]                                                                                                                    ; 0.313             ;
; KP_main:bass|trig_now                           ; KP_main:bass|trig_cnt[0]                                                                                                                  ; 0.309             ;
; KP_main:solo2|trig_now                          ; KP_main:solo2|trig_cnt[0]                                                                                                                 ; 0.309             ;
; KP_main:solo1|trig_now                          ; KP_main:solo1|trig_cnt[0]                                                                                                                 ; 0.309             ;
; KP_main:solo1|wr_ptr[4]                         ; KP_main:solo1|ram_4096_32bit:shift_reg_ram|altsyncram:altsyncram_component|altsyncram_ggq1:auto_generated|ram_block1a6~portb_address_reg0 ; 0.285             ;
; KP_main:solo1|wr_ptr[3]                         ; KP_main:solo1|ram_4096_32bit:shift_reg_ram|altsyncram:altsyncram_component|altsyncram_ggq1:auto_generated|ram_block1a6~porta_address_reg0 ; 0.226             ;
; KP_main:solo1|wr_ptr[9]                         ; KP_main:solo1|ram_4096_32bit:shift_reg_ram|altsyncram:altsyncram_component|altsyncram_ggq1:auto_generated|ram_block1a6~portb_address_reg0 ; 0.221             ;
; KP_main:solo1|wr_ptr[10]                        ; KP_main:solo1|ram_4096_32bit:shift_reg_ram|altsyncram:altsyncram_component|altsyncram_ggq1:auto_generated|ram_block1a6~portb_address_reg0 ; 0.221             ;
; KP_main:bass|trig_sync_1                        ; KP_main:bass|trig_cnt[0]                                                                                                                  ; 0.219             ;
; KP_main:solo2|trig_sync_1                       ; KP_main:solo2|trig_cnt[0]                                                                                                                 ; 0.219             ;
; KP_main:solo1|trig_sync_1                       ; KP_main:solo1|trig_cnt[0]                                                                                                                 ; 0.219             ;
; multi_clk_div:div|time_base_counter_512[0]      ; multi_clk_div:div|div4                                                                                                                    ; 0.213             ;
; KP_main:solo2|wr_ptr[4]                         ; KP_main:solo2|ram_4096_32bit:shift_reg_ram|altsyncram:altsyncram_component|altsyncram_ggq1:auto_generated|ram_block1a6~portb_address_reg0 ; 0.201             ;
; KP_main:solo2|wr_ptr[11]                        ; KP_main:solo2|ram_4096_32bit:shift_reg_ram|altsyncram:altsyncram_component|altsyncram_ggq1:auto_generated|ram_block1a2~portb_address_reg0 ; 0.201             ;
; KP_main:solo2|wr_ptr[0]                         ; KP_main:solo2|ram_4096_32bit:shift_reg_ram|altsyncram:altsyncram_component|altsyncram_ggq1:auto_generated|ram_block1a6~portb_address_reg0 ; 0.201             ;
+-------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (16303): Aggressive Area optimization mode selected -- logic area will be prioritized at the potential cost of reduced timing performance
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 10M50DAF484I7G for design "Decay_Delay"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "altclk:clockyclock|altpll:altpll_component|altclk_altpll2:auto_generated|pll1" as MAX 10 PLL type File: C:/Users/ben/Documents/GitHub/KPCDASS2017/db/altclk_altpll2.v Line: 44
    Info (15099): Implementing clock multiplication of 1, clock division of 2, and phase shift of 0 degrees (0 ps) for altclk:clockyclock|altpll:altpll_component|altclk_altpll2:auto_generated|wire_pll1_clk[0] port File: C:/Users/ben/Documents/GitHub/KPCDASS2017/db/altclk_altpll2.v Line: 44
Info (15535): Implemented PLL "adc_1:adc1|adcpll:adc_pll_inst|altpll:altpll_component|adcpll_altpll:auto_generated|pll1" as MAX 10 PLL type File: C:/Users/ben/Documents/GitHub/KPCDASS2017/db/adcpll_altpll.v Line: 51
    Info (15099): Implementing clock multiplication of 1, clock division of 5, and phase shift of 0 degrees (0 ps) for adc_1:adc1|adcpll:adc_pll_inst|altpll:altpll_component|adcpll_altpll:auto_generated|wire_pll1_clk[0] port File: C:/Users/ben/Documents/GitHub/KPCDASS2017/db/adcpll_altpll.v Line: 51
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device 10M08DAF484I7G is compatible
    Info (176445): Device 10M08DAF484I7P is compatible
    Info (176445): Device 10M16DAF484C7G is compatible
    Info (176445): Device 10M16DAF484I7G is compatible
    Info (176445): Device 10M25DAF484C7G is compatible
    Info (176445): Device 10M25DAF484I7G is compatible
    Info (176445): Device 10M50DAF484C7G is compatible
    Info (176445): Device 10M50DAF484I7P is compatible
    Info (176445): Device 10M40DAF484C7G is compatible
    Info (176445): Device 10M40DAF484I7G is compatible
Info (169124): Fitter converted 8 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_TMS~ is reserved at location H2
    Info (169125): Pin ~ALTERA_TCK~ is reserved at location G2
    Info (169125): Pin ~ALTERA_TDI~ is reserved at location L4
    Info (169125): Pin ~ALTERA_TDO~ is reserved at location M5
    Info (169125): Pin ~ALTERA_CONFIG_SEL~ is reserved at location H10
    Info (169125): Pin ~ALTERA_nCONFIG~ is reserved at location H9
    Info (169125): Pin ~ALTERA_nSTATUS~ is reserved at location G9
    Info (169125): Pin ~ALTERA_CONF_DONE~ is reserved at location F8
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Info (169124): Fitter converted 16 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ADC1IN1~ is reserved at location F5
    Info (169125): Pin ~ALTERA_ADC2IN1~ is reserved at location E4
    Info (169125): Pin ~ALTERA_ADC1IN2~ is reserved at location F4
    Info (169125): Pin ~ALTERA_ADC2IN8~ is reserved at location E3
    Info (169125): Pin ~ALTERA_ADC1IN3~ is reserved at location J8
    Info (169125): Pin ~ALTERA_ADC2IN3~ is reserved at location G4
    Info (169125): Pin ~ALTERA_ADC1IN4~ is reserved at location J9
    Info (169125): Pin ~ALTERA_ADC2IN4~ is reserved at location F3
    Info (169125): Pin ~ALTERA_ADC1IN5~ is reserved at location J4
    Info (169125): Pin ~ALTERA_ADC2IN5~ is reserved at location H4
    Info (169125): Pin ~ALTERA_ADC1IN6~ is reserved at location H3
    Info (169125): Pin ~ALTERA_ADC2IN6~ is reserved at location G3
    Info (169125): Pin ~ALTERA_ADC1IN7~ is reserved at location K5
    Info (169125): Pin ~ALTERA_ADC2IN7~ is reserved at location K4
    Info (169125): Pin ~ALTERA_ADC1IN8~ is reserved at location K6
    Info (169125): Pin ~ALTERA_ADC2IN2~ is reserved at location J3
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176449): Merged following Clock Control Blocks
    Info (176450): Merged Clock Control Block KP_main:solo2|clock_buff:kpbuff|clock_buff_altclkctrl_0:altclkctrl_0|clock_buff_altclkctrl_0_sub:clock_buff_altclkctrl_0_sub_component|clkctrl1 with KP_main:bass|clock_buff:kpbuff|clock_buff_altclkctrl_0:altclkctrl_0|clock_buff_altclkctrl_0_sub:clock_buff_altclkctrl_0_sub_component|clkctrl1 File: C:/Users/ben/Documents/GitHub/KPCDASS2017/clock_buff/synthesis/submodules/clock_buff_altclkctrl_0.v Line: 62
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
Info (332104): Reading SDC File: 'adc_mic_lcd.SDC'
Warning (332174): Ignored filter at adc_mic_lcd.sdc(9): ADC_CLK_10 could not be matched with a port File: C:/Users/ben/Documents/GitHub/KPCDASS2017/adc_mic_lcd.sdc Line: 9
Warning (332049): Ignored create_clock at adc_mic_lcd.sdc(9): Argument <targets> is an empty collection File: C:/Users/ben/Documents/GitHub/KPCDASS2017/adc_mic_lcd.sdc Line: 9
    Info (332050): create_clock -period "10.0 MHz" [get_ports ADC_CLK_10] File: C:/Users/ben/Documents/GitHub/KPCDASS2017/adc_mic_lcd.sdc Line: 9
Warning (332174): Ignored filter at adc_mic_lcd.sdc(12): MAX10_CLK3_50 could not be matched with a port File: C:/Users/ben/Documents/GitHub/KPCDASS2017/adc_mic_lcd.sdc Line: 12
Warning (332049): Ignored create_clock at adc_mic_lcd.sdc(12): Argument <targets> is an empty collection File: C:/Users/ben/Documents/GitHub/KPCDASS2017/adc_mic_lcd.sdc Line: 12
    Info (332050): create_clock -period "50.0 MHz" [get_ports MAX10_CLK3_50] File: C:/Users/ben/Documents/GitHub/KPCDASS2017/adc_mic_lcd.sdc Line: 12
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {adc1|adc_pll_inst|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 5 -duty_cycle 50.00 -name {adc1|adc_pll_inst|altpll_component|auto_generated|pll1|clk[0]} {adc1|adc_pll_inst|altpll_component|auto_generated|pll1|clk[0]}
    Info (332110): create_generated_clock -source {clockyclock|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 2 -duty_cycle 50.00 -name {clockyclock|altpll_component|auto_generated|pll1|clk[0]} {clockyclock|altpll_component|auto_generated|pll1|clk[0]}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332104): Reading SDC File: 'c:/users/ben/documents/github/kpcdass2017/db/ip/adc2/submodules/altera_modular_adc_control.sdc'
Info (332104): Reading SDC File: 'c:/users/ben/documents/github/kpcdass2017/db/ip/adc2/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'c:/users/ben/documents/github/kpcdass2017/db/ip/adc/submodules/altera_modular_adc_control.sdc'
Info (332104): Reading SDC File: 'c:/users/ben/documents/github/kpcdass2017/db/ip/adc/submodules/altera_reset_controller.sdc'
Warning (332060): Node: multi_clk_div:div|div512 was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register midi_adc_input:solo_1|note_number[0] is being clocked by multi_clk_div:div|div512
Warning (332060): Node: multi_clk_div:div|div4 was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register mainfilter:lpf_mix1|regq[23] is being clocked by multi_clk_div:div|div4
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): From: adc1|adc_ext_storage_inst|modular_adc_0|control_internal|adc_inst|adcblock_instance|primitive_instance|clkin_from_pll_c0  to: adc_1:adc1|adc:adc_ext_storage_inst|adc_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|fiftyfivenm_adcblock_top_wrapper:adc_inst|fiftyfivenm_adcblock_primitive_wrapper:adcblock_instance|eoc
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 4 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 adc1|adc_pll_inst|altpll_component|auto_generated|pll1|clk[0]
    Info (332111):   40.000 clockyclock|altpll_component|auto_generated|pll1|clk[0]
    Info (332111):   20.000 MAX10_CLK1_50
    Info (332111):   20.000 MAX10_CLK2_50
Info (176352): Promoted node altclk:clockyclock|altpll:altpll_component|altclk_altpll2:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_3) File: C:/Users/ben/Documents/GitHub/KPCDASS2017/db/altclk_altpll2.v Line: 78
    Info (176355): Automatically promoted clock_buff:buff|clock_buff_altclkctrl_0:altclkctrl_0|clock_buff_altclkctrl_0_sub:clock_buff_altclkctrl_0_sub_component|clkctrl1 to use location or clock signal Global Clock CLKCTRL_G13 File: C:/Users/ben/Documents/GitHub/KPCDASS2017/clock_buff/synthesis/submodules/clock_buff_altclkctrl_0.v Line: 62
Info (176353): Automatically promoted node MAX10_CLK1_50~input (placed in PIN N5 (CLK0p, DIFFIO_RX_L28p, DIFFOUT_L28p, High_Speed)) File: C:/Users/ben/Documents/GitHub/KPCDASS2017/KP_top.v Line: 11
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node MAX10_CLK2_50~input (placed in PIN V9 (CLK6n, DIFFIO_TX_RX_B18n, DIFFOUT_B18n, High_Speed)) File: C:/Users/ben/Documents/GitHub/KPCDASS2017/KP_top.v Line: 12
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G17
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node RESET_DELAY_n File: C:/Users/ben/Documents/GitHub/KPCDASS2017/KP_top.v Line: 126
Info (176352): Promoted node midi_adc_input:solo_1|clock_out  File: C:/Users/ben/Documents/GitHub/KPCDASS2017/midi_input.v Line: 20
    Info (176355): Automatically promoted KP_main:solo1|clock_buff:kpbuff|clock_buff_altclkctrl_0:altclkctrl_0|clock_buff_altclkctrl_0_sub:clock_buff_altclkctrl_0_sub_component|clkctrl1 to use location or clock signal Global Clock File: C:/Users/ben/Documents/GitHub/KPCDASS2017/clock_buff/synthesis/submodules/clock_buff_altclkctrl_0.v Line: 62
Info (176352): Promoted node midi_adc_input:solo_2_in|clock_out  File: C:/Users/ben/Documents/GitHub/KPCDASS2017/midi_input.v Line: 20
    Info (176355): Automatically promoted KP_main:bass|clock_buff:kpbuff|clock_buff_altclkctrl_0:altclkctrl_0|clock_buff_altclkctrl_0_sub:clock_buff_altclkctrl_0_sub_component|clkctrl1 to use location or clock signal Global Clock File: C:/Users/ben/Documents/GitHub/KPCDASS2017/clock_buff/synthesis/submodules/clock_buff_altclkctrl_0.v Line: 62
Info (176353): Automatically promoted node multi_clk_div:div|div4  File: C:/Users/ben/Documents/GitHub/KPCDASS2017/V/multi_clk_div.v Line: 8
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node multi_clk_div:div|div4~0 File: C:/Users/ben/Documents/GitHub/KPCDASS2017/V/multi_clk_div.v Line: 8
        Info (176357): Destination node midi_adc_input:solo_2_in|clock_out~2 File: C:/Users/ben/Documents/GitHub/KPCDASS2017/midi_input.v Line: 20
        Info (176357): Destination node midi_adc_input:solo_1|clock_out~2 File: C:/Users/ben/Documents/GitHub/KPCDASS2017/midi_input.v Line: 20
Info (176353): Automatically promoted node multi_clk_div:div|div512  File: C:/Users/ben/Documents/GitHub/KPCDASS2017/V/multi_clk_div.v Line: 15
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node midi_adc_input:solo_2_in|note_number[6] File: C:/Users/ben/Documents/GitHub/KPCDASS2017/midi_input.v Line: 56
        Info (176357): Destination node midi_adc_input:solo_2_in|note_number[5] File: C:/Users/ben/Documents/GitHub/KPCDASS2017/midi_input.v Line: 56
        Info (176357): Destination node midi_adc_input:solo_2_in|note_number[4] File: C:/Users/ben/Documents/GitHub/KPCDASS2017/midi_input.v Line: 56
        Info (176357): Destination node midi_adc_input:solo_2_in|note_number[3] File: C:/Users/ben/Documents/GitHub/KPCDASS2017/midi_input.v Line: 56
        Info (176357): Destination node midi_adc_input:solo_2_in|note_number[2] File: C:/Users/ben/Documents/GitHub/KPCDASS2017/midi_input.v Line: 56
        Info (176357): Destination node midi_adc_input:solo_1|note_number[2] File: C:/Users/ben/Documents/GitHub/KPCDASS2017/midi_input.v Line: 56
        Info (176357): Destination node midi_adc_input:solo_1|note_number[3] File: C:/Users/ben/Documents/GitHub/KPCDASS2017/midi_input.v Line: 56
        Info (176357): Destination node midi_adc_input:solo_1|note_number[4] File: C:/Users/ben/Documents/GitHub/KPCDASS2017/midi_input.v Line: 56
        Info (176357): Destination node midi_adc_input:solo_1|note_number[5] File: C:/Users/ben/Documents/GitHub/KPCDASS2017/midi_input.v Line: 56
        Info (176357): Destination node midi_adc_input:solo_1|note_number[6] File: C:/Users/ben/Documents/GitHub/KPCDASS2017/midi_input.v Line: 56
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 48 registers into blocks of type Embedded multiplier block
    Extra Info (176220): Created 48 register duplicates
Warning (15058): PLL "adc_1:adc1|adcpll:adc_pll_inst|altpll:altpll_component|adcpll_altpll:auto_generated|pll1" is in normal or source synchronous mode with output clock "compensate_clock" set to clk[0] that is not fully compensated because it feeds an output pin -- only PLLs in zero delay buffer mode can fully compensate output pins File: C:/Users/ben/Documents/GitHub/KPCDASS2017/db/adcpll_altpll.v Line: 51
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "ADC_CLK_10" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUDIO_BCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUDIO_DIN_MFP1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUDIO_DOUT_MFP2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUDIO_GPIO_MFP5" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUDIO_MCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUDIO_MISO_MFP4" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUDIO_RESET_n" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUDIO_SCLK_MFP3" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUDIO_SCL_SS_n" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUDIO_SDA_MOSI" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUDIO_SPI_SELECT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUDIO_WCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "MAX10_CLK3_50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "MTL2_BL_ON_n" is assigned to location or region, but does not exist in design
    Warning (15706): Node "MTL2_B[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "MTL2_B[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "MTL2_B[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "MTL2_B[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "MTL2_B[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "MTL2_B[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "MTL2_B[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "MTL2_B[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "MTL2_DCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "MTL2_G[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "MTL2_G[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "MTL2_G[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "MTL2_G[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "MTL2_G[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "MTL2_G[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "MTL2_G[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "MTL2_G[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "MTL2_HSD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "MTL2_I2C_SCL" is assigned to location or region, but does not exist in design
    Warning (15706): Node "MTL2_I2C_SDA" is assigned to location or region, but does not exist in design
    Warning (15706): Node "MTL2_INT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "MTL2_R[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "MTL2_R[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "MTL2_R[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "MTL2_R[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "MTL2_R[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "MTL2_R[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "MTL2_R[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "MTL2_R[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "MTL2_VSD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_CLK2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_DAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_DAT2" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:05
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:03
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 2% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 19% of the available device resources in the region that extends from location X45_Y22 to location X55_Y32
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:04
Info (11888): Total time spent on timing analysis during the Fitter is 3.12 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:07
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169177): 12 pins must meet Intel FPGA requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing MAX 10 Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin GPIO[3] uses I/O standard 3.3 V Schmitt Trigger at W15 File: C:/Users/ben/Documents/GitHub/KPCDASS2017/KP_top.v Line: 69
    Info (169178): Pin GPIO[4] uses I/O standard 3.3 V Schmitt Trigger at AB16 File: C:/Users/ben/Documents/GitHub/KPCDASS2017/KP_top.v Line: 69
    Info (169178): Pin GPIO[5] uses I/O standard 3.3 V Schmitt Trigger at AA16 File: C:/Users/ben/Documents/GitHub/KPCDASS2017/KP_top.v Line: 69
    Info (169178): Pin GPIO[6] uses I/O standard 3.3 V Schmitt Trigger at Y16 File: C:/Users/ben/Documents/GitHub/KPCDASS2017/KP_top.v Line: 69
    Info (169178): Pin GPIO[7] uses I/O standard 3.3 V Schmitt Trigger at W16 File: C:/Users/ben/Documents/GitHub/KPCDASS2017/KP_top.v Line: 69
    Info (169178): Pin DAC_DATA uses I/O standard 3.3-V LVTTL at A2 File: C:/Users/ben/Documents/GitHub/KPCDASS2017/KP_top.v Line: 44
    Info (169178): Pin MAX10_CLK1_50 uses I/O standard 3.3-V LVTTL at N5 File: C:/Users/ben/Documents/GitHub/KPCDASS2017/KP_top.v Line: 11
    Info (169178): Pin GPIO[0] uses I/O standard 3.3 V Schmitt Trigger at Y17 File: C:/Users/ben/Documents/GitHub/KPCDASS2017/KP_top.v Line: 69
    Info (169178): Pin MAX10_CLK2_50 uses I/O standard 3.3-V LVTTL at V9 File: C:/Users/ben/Documents/GitHub/KPCDASS2017/KP_top.v Line: 12
    Info (169178): Pin FPGA_RESET_n uses I/O standard 3.3-V LVTTL at D9 File: C:/Users/ben/Documents/GitHub/KPCDASS2017/KP_top.v Line: 16
    Info (169178): Pin GPIO[1] uses I/O standard 3.3 V Schmitt Trigger at AA17 File: C:/Users/ben/Documents/GitHub/KPCDASS2017/KP_top.v Line: 69
    Info (169178): Pin GPIO[2] uses I/O standard 3.3 V Schmitt Trigger at V16 File: C:/Users/ben/Documents/GitHub/KPCDASS2017/KP_top.v Line: 69
Critical Warning (16248): Pin LEDR[3] is placed too close with ADC pins. I/O pins place too near to ADC pins will cause performance degradation on ADC sampling. Please reassign the pin assignment further away from ADC pins and re-run the compilation again. File: C:/Users/ben/Documents/GitHub/KPCDASS2017/KP_top.v Line: 23
Critical Warning (16248): Pin LEDR[5] is placed too close with ADC pins. I/O pins place too near to ADC pins will cause performance degradation on ADC sampling. Please reassign the pin assignment further away from ADC pins and re-run the compilation again. File: C:/Users/ben/Documents/GitHub/KPCDASS2017/KP_top.v Line: 23
Critical Warning (16248): Pin LEDR[6] is placed too close with ADC pins. I/O pins place too near to ADC pins will cause performance degradation on ADC sampling. Please reassign the pin assignment further away from ADC pins and re-run the compilation again. File: C:/Users/ben/Documents/GitHub/KPCDASS2017/KP_top.v Line: 23
Critical Warning (16248): Pin LEDR[8] is placed too close with ADC pins. I/O pins place too near to ADC pins will cause performance degradation on ADC sampling. Please reassign the pin assignment further away from ADC pins and re-run the compilation again. File: C:/Users/ben/Documents/GitHub/KPCDASS2017/KP_top.v Line: 23
Critical Warning (16248): Pin LEDR[9] is placed too close with ADC pins. I/O pins place too near to ADC pins will cause performance degradation on ADC sampling. Please reassign the pin assignment further away from ADC pins and re-run the compilation again. File: C:/Users/ben/Documents/GitHub/KPCDASS2017/KP_top.v Line: 23
Critical Warning (16248): Pin HEX0[0] is placed too close with ADC pins. I/O pins place too near to ADC pins will cause performance degradation on ADC sampling. Please reassign the pin assignment further away from ADC pins and re-run the compilation again. File: C:/Users/ben/Documents/GitHub/KPCDASS2017/KP_top.v Line: 26
Critical Warning (16248): Pin HEX0[2] is placed too close with ADC pins. I/O pins place too near to ADC pins will cause performance degradation on ADC sampling. Please reassign the pin assignment further away from ADC pins and re-run the compilation again. File: C:/Users/ben/Documents/GitHub/KPCDASS2017/KP_top.v Line: 26
Critical Warning (16248): Pin HEX0[4] is placed too close with ADC pins. I/O pins place too near to ADC pins will cause performance degradation on ADC sampling. Please reassign the pin assignment further away from ADC pins and re-run the compilation again. File: C:/Users/ben/Documents/GitHub/KPCDASS2017/KP_top.v Line: 26
Critical Warning (16248): Pin HEX0[5] is placed too close with ADC pins. I/O pins place too near to ADC pins will cause performance degradation on ADC sampling. Please reassign the pin assignment further away from ADC pins and re-run the compilation again. File: C:/Users/ben/Documents/GitHub/KPCDASS2017/KP_top.v Line: 26
Critical Warning (16248): Pin HEX1[6] is placed too close with ADC pins. I/O pins place too near to ADC pins will cause performance degradation on ADC sampling. Please reassign the pin assignment further away from ADC pins and re-run the compilation again. File: C:/Users/ben/Documents/GitHub/KPCDASS2017/KP_top.v Line: 27
Critical Warning (16248): Pin DAC_SCLK is placed too close with ADC pins. I/O pins place too near to ADC pins will cause performance degradation on ADC sampling. Please reassign the pin assignment further away from ADC pins and re-run the compilation again. File: C:/Users/ben/Documents/GitHub/KPCDASS2017/KP_top.v Line: 45
Critical Warning (16248): Pin DAC_SYNC_n is placed too close with ADC pins. I/O pins place too near to ADC pins will cause performance degradation on ADC sampling. Please reassign the pin assignment further away from ADC pins and re-run the compilation again. File: C:/Users/ben/Documents/GitHub/KPCDASS2017/KP_top.v Line: 46
Warning (169064): Following 1 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin DAC_DATA has a permanently enabled output enable File: C:/Users/ben/Documents/GitHub/KPCDASS2017/KP_top.v Line: 44
Warning (169202): Inconsistent VCCIO across multiple banks of configuration pins. The configuration pins are contained in 2 banks in 'Internal Configuration' configuration scheme and there are 2 different VCCIOs.
Info (144001): Generated suppressed messages file C:/Users/ben/Documents/GitHub/KPCDASS2017/output_files/Decay_Delay.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 75 warnings
    Info: Peak virtual memory: 1597 megabytes
    Info: Processing ended: Wed Nov 01 00:33:48 2017
    Info: Elapsed time: 00:00:32
    Info: Total CPU time (on all processors): 00:00:55


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/ben/Documents/GitHub/KPCDASS2017/output_files/Decay_Delay.fit.smsg.


