<p align="right">
<a href="../../../docs/sdaccel-getting-started/README.md">English</a> | <a>日本語</a>
</p>
<table width="100%">
  <tr width="100%">
    <td align="center"><img src="https://japan.xilinx.com/content/dam/xilinx/imgs/press/media-kits/corporate/xilinx-logo.png" width="30%"/><h1>2019.1 SDAccel™ 開発環境チュートリアル</h1>
    <a href="https://github.com/Xilinx/SDAccel-Tutorials/branches/all">その他のバージョンを表示</a>
    </td>
 </tr>
 </table>

# 概要

## SDAccel 開発ツールを使用したアクセラレーション アプリケーションの開発方法

![コース](images/pathway.png)

### 1\. プログラミングおよび実行モデル

SDAccel™ フレームワークでは、ホスト プログラムとハードウェア アクセラレーションされたカーネル間で通信チャネルを使用してデータ転送用にアプリケーション プログラムが分割されます。C/C++ および OpenCL のような API 呼び出しを使用して記述されたホスト アプリケーションは x86 サーバーで実行されますが、ハードウェア アクセラレーションされたカーネルは Alveo アクセラレータ カード上の FPGA 内で実行されます。[詳細...](../sdaccel-execution-model/README.md)

### 2\. Alveo アクセラレータ カードおよび SDAccel ツールの設定

ザイリンクス Alveo™ データセンター アクセラレータ カードでは、データセンター用にアクセラレーション パフォーマンスと柔軟性を計算して、スループットを増加できるようになっています。Alveo アクセラレータ カードを運用システムにインストールしてアクセラレーションされたアプリケーションを実行したり、SDAccel 開発システムにインストールすることで、Alveo アクセラレータ カードで実行されるアプリケーションを開発、デバッグ、および最適化できます。[詳細...](../alveo-getting-started/README.md)

### 3\. アクセラレーションされたアプリケーションのビルド - 基本的な概念

次の演習では、SDAccel 開発環境を使用してアクセラレーションされたアプリケーションをビルドして実行するための基本的な概念を説明します。

このチュートリアルを終了すると、次ができるようになります。

- アプリケーションのホスト ソフトウェアおよびハードウェア プラットフォームをビルド。
- ハードウェアおよびソフトウェア エミュレーションをアプリケーションで実行。
- アプリケーション プロファイリング レポートを生成する方法を学んで、アプリケーションのパフォーマンスをさらに理解。
- アクセラレータ カードでアプリケーションを実行。

[詳細...](../Pathway3/README.md)

### 4\. はじめてのプログラム

基本的な概念を理解したら、x86 ホスト プログラムおよびカーネル コード (計算デバイス) をビルドして単純な SDAccel アプリケーションを手順を追って作成し、ｍakefile を使用してデザインを構築します。SDAccel 環境には、ホスト x86 CPU と Alveo アクセラレータ カード上のザイリンクス FPGA デバイスで実行されるハードウェア カーネルが含まれます。この例のカーネル コードは、単純なベクター加算 `C[i]= A[i]+ B[i]` を実行します。このチュートリアルでは、ホスト コード構造と必要な API 呼び出しについても詳細に説明します。

このチュートリアルを終了すると、次ができるようになります。

- 単純なハードウェア カーネル コードを作成してアクセラレータ カードで実行。
- カーネルを実行するのに必要な API 呼び出しのマーキングを含め、単純なホスト プログラム コードを作成。
- ホスト プログラムおよびハードウェア カーネルをビルド。
- アプリケーション デザインをプロファイルおよび最適化。

[詳細...](../my-first-sdaccel-application/README.md)

### 5\. SDAccel 手法に基づいたアクセラレーションされた FPGA アプリケーションの最適化

最適化済みのアクセラレーションされたアプリケーションを開発する手法には、アプリケーションのアーキテクチャとハードウェア カーネルの開発の 2 つの主な段階があります。最初の段階では、どのソフトウェア ファンクションを FPGA カーネルでアクセラレーションするか、どれくらい並列処理が達成可能か、どのようにコードで記述するかなど、アプリケーション アーキテクチャに関する重要事項を決定します。次の段階では、ソース コードを構築し、必要なコンパイラ オプションとプラグマを適用して、最適なパフォーマンス ターゲットを達成するのに必要なカーネル アーキテクチャを作成して、カーネルをインプリメントします。

このチュートリアルを終了すると、次ができるようになります。

- C アプリケーションから SDAccel アプリケーションを作成。
- メモリ転送を最適化。
- 固定小数点データ型を使用して最適化。
- データフローを使用して最適化。
- 順不同キューと複数の計算ユニットを使用。
- ハードウェアでアクセラレータを実行。

[詳細...](../convolution-tutorial/README.md)

### その他の資料

* 『SDAccel 設計手法ガイド』 ([UG1346](https://japan.xilinx.com/support/documentation/sw_manuals/xilinx2019_1/ug1346-sdaccel-methodology-guide.pdf))

</br>
<hr/>
<p align="center"><b><a href="../../README.md">メイン ページに戻る</a></b></p>
<p align="center"><sup>Copyright&copy; 2019 Xilinx</sup></p>

この資料は表記のバージョンの英語版を翻訳したもので、内容に相違が生じる場合には原文を優先します。資料によっては英語版の更新に対応していないものがあります。日本語版は参考用としてご使用の上、最新情報につきましては、必ず最新英語版をご参照ください。
