Fitter report for TopLevel
Mon Mar 07 14:48:36 2022
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Routing Usage Summary
 23. I/O Rules Summary
 24. I/O Rules Details
 25. I/O Rules Matrix
 26. Fitter Device Options
 27. Operating Settings and Conditions
 28. Estimated Delay Added for Hold Timing Summary
 29. Estimated Delay Added for Hold Timing Details
 30. Fitter Messages
 31. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Mon Mar 07 14:48:36 2022       ;
; Quartus Prime Version           ; 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Revision Name                   ; TopLevel                                    ;
; Top-level Entity Name           ; TopLevel                                    ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CGXFC7C7F23C8                              ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 1,770 / 56,480 ( 3 % )                      ;
; Total registers                 ; 2189                                        ;
; Total pins                      ; 4 / 268 ( 1 % )                             ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 0 / 7,024,640 ( 0 % )                       ;
; Total RAM Blocks                ; 0 / 686 ( 0 % )                             ;
; Total DSP Blocks                ; 0 / 156 ( 0 % )                             ;
; Total HSSI RX PCSs              ; 0 / 6 ( 0 % )                               ;
; Total HSSI PMA RX Deserializers ; 0 / 6 ( 0 % )                               ;
; Total HSSI TX PCSs              ; 0 / 6 ( 0 % )                               ;
; Total HSSI PMA TX Serializers   ; 0 / 6 ( 0 % )                               ;
; Total PLLs                      ; 0 / 13 ( 0 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CGXFC7C7F23C8                        ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.13        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   2.8%      ;
;     Processor 3            ;   2.7%      ;
;     Processor 4            ;   2.7%      ;
;     Processor 5            ;   2.6%      ;
;     Processor 6            ;   2.6%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                   ;
+------------------+---------+-----------+----------------------------+-----------+----------------+------------------+------------------+-----------------------+
; Node             ; Action  ; Operation ; Reason                     ; Node Port ; Node Port Name ; Destination Node ; Destination Port ; Destination Port Name ;
+------------------+---------+-----------+----------------------------+-----------+----------------+------------------+------------------+-----------------------+
; Clk~inputCLKENA0 ; Created ; Placement ; Fitter Periphery Placement ;           ;                ;                  ;                  ;                       ;
+------------------+---------+-----------+----------------------------+-----------+----------------+------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 4647 ) ; 0.00 % ( 0 / 4647 )        ; 0.00 % ( 0 / 4647 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 4647 ) ; 0.00 % ( 0 / 4647 )        ; 0.00 % ( 0 / 4647 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 4647 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/18587/Desktop/UCSD/Classes/CSE 141L/CSE141L/processor/output_files/TopLevel.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 1,770 / 56,480        ; 3 %   ;
; ALMs needed [=A-B+C]                                        ; 1,770                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 1,962 / 56,480        ; 3 %   ;
;         [a] ALMs used for LUT logic and registers           ; 721                   ;       ;
;         [b] ALMs used for LUT logic                         ; 870                   ;       ;
;         [c] ALMs used for registers                         ; 371                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 235 / 56,480          ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 43 / 56,480           ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 40                    ;       ;
;         [c] Due to LAB input limits                         ; 3                     ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 303 / 5,648           ; 5 %   ;
;     -- Logic LABs                                           ; 303                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 2,449                 ;       ;
;     -- 7 input functions                                    ; 8                     ;       ;
;     -- 6 input functions                                    ; 1,025                 ;       ;
;     -- 5 input functions                                    ; 63                    ;       ;
;     -- 4 input functions                                    ; 31                    ;       ;
;     -- <=3 input functions                                  ; 1,322                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 204                   ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 2,189                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 2,182 / 112,960       ; 2 %   ;
;         -- Secondary logic registers                        ; 7 / 112,960           ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 2,189                 ;       ;
;         -- Routing optimization registers                   ; 0                     ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 4 / 268               ; 1 %   ;
;     -- Clock pins                                           ; 1 / 11                ; 9 %   ;
;     -- Dedicated input pins                                 ; 0 / 23                ; 0 %   ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 0 / 686               ; 0 %   ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 0 / 7,024,640         ; 0 %   ;
; Total block memory implementation bits                      ; 0 / 7,024,640         ; 0 %   ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 0 / 156               ; 0 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 0 / 7                 ; 0 %   ;
; Global signals                                              ; 1                     ;       ;
;     -- Global clocks                                        ; 1 / 16                ; 6 %   ;
;     -- Quadrant clocks                                      ; 0 / 88                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 120               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 120               ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Hard IPs                                                    ; 0 / 1                 ; 0 %   ;
; Standard RX PCSs                                            ; 0 / 6                 ; 0 %   ;
; HSSI PMA RX Deserializers                                   ; 0 / 6                 ; 0 %   ;
; Standard TX PCSs                                            ; 0 / 6                 ; 0 %   ;
; HSSI PMA TX Serializers                                     ; 0 / 6                 ; 0 %   ;
; Channel PLLs                                                ; 0 / 6                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 1.5% / 1.5% / 1.7%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 26.9% / 26.0% / 29.9% ;       ;
; Maximum fan-out                                             ; 2189                  ;       ;
; Highest non-global fan-out                                  ; 462                   ;       ;
; Total fan-out                                               ; 15243                 ;       ;
; Average fan-out                                             ; 3.14                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                          ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 1770 / 56480 ( 3 % )  ; 0 / 56480 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 1770                  ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 1962 / 56480 ( 3 % )  ; 0 / 56480 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 721                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 870                   ; 0                              ;
;         [c] ALMs used for registers                         ; 371                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 235 / 56480 ( < 1 % ) ; 0 / 56480 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 43 / 56480 ( < 1 % )  ; 0 / 56480 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 40                    ; 0                              ;
;         [c] Due to LAB input limits                         ; 3                     ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                            ;
;                                                             ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 303 / 5648 ( 5 % )    ; 0 / 5648 ( 0 % )               ;
;     -- Logic LABs                                           ; 303                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 2449                  ; 0                              ;
;     -- 7 input functions                                    ; 8                     ; 0                              ;
;     -- 6 input functions                                    ; 1025                  ; 0                              ;
;     -- 5 input functions                                    ; 63                    ; 0                              ;
;     -- 4 input functions                                    ; 31                    ; 0                              ;
;     -- <=3 input functions                                  ; 1322                  ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 204                   ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                                ;
;         -- Primary logic registers                          ; 2182 / 112960 ( 2 % ) ; 0 / 112960 ( 0 % )             ;
;         -- Secondary logic registers                        ; 7 / 112960 ( < 1 % )  ; 0 / 112960 ( 0 % )             ;
;     -- By function:                                         ;                       ;                                ;
;         -- Design implementation registers                  ; 2189                  ; 0                              ;
;         -- Routing optimization registers                   ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
;                                                             ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                              ;
; I/O pins                                                    ; 4                     ; 0                              ;
; I/O registers                                               ; 0                     ; 0                              ;
; Total block memory bits                                     ; 0                     ; 0                              ;
; Total block memory implementation bits                      ; 0                     ; 0                              ;
; Clock enable block                                          ; 1 / 122 ( < 1 % )     ; 0 / 122 ( 0 % )                ;
;                                                             ;                       ;                                ;
; Connections                                                 ;                       ;                                ;
;     -- Input Connections                                    ; 0                     ; 0                              ;
;     -- Registered Input Connections                         ; 0                     ; 0                              ;
;     -- Output Connections                                   ; 0                     ; 0                              ;
;     -- Registered Output Connections                        ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Internal Connections                                        ;                       ;                                ;
;     -- Total Connections                                    ; 15243                 ; 0                              ;
;     -- Registered Connections                               ; 3182                  ; 0                              ;
;                                                             ;                       ;                                ;
; External Connections                                        ;                       ;                                ;
;     -- Top                                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Partition Interface                                         ;                       ;                                ;
;     -- Input Ports                                          ; 3                     ; 0                              ;
;     -- Output Ports                                         ; 1                     ; 0                              ;
;     -- Bidir Ports                                          ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Registered Ports                                            ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Port Connectivity                                           ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                              ;
+-------------------------------------------------------------+-----------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                           ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Clk   ; M16   ; 5B       ; 89           ; 35           ; 60           ; 2189                  ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; Reset ; T18   ; 5A       ; 89           ; 4            ; 43           ; 160                   ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; Start ; T15   ; 5A       ; 89           ; 6            ; 3            ; 14                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Ack  ; R16   ; 5A       ; 89           ; 8            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
+------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+---------------------------------------------------------------------------+
; I/O Bank Usage                                                            ;
+----------+-----------------+---------------+--------------+---------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+-----------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )    ; --            ; --           ; --            ;
; B1L      ; 0 / 14 ( 0 % )  ; --            ; --           ; --            ;
; B0L      ; 0 / 14 ( 0 % )  ; --            ; --           ; --            ;
; 3A       ; 0 / 16 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 0 / 32 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 0 / 48 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 3 / 16 ( 19 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 1 / 16 ( 6 % )  ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 80 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 32 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
+----------+-----------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A1       ;            ;          ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A2       ; 538        ; 9A       ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; A4       ; 540        ; 9A       ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A5       ; 466        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A7       ; 475        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 473        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 464        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 462        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A12      ; 444        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 432        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 420        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 418        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A17      ; 403        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A18      ; 401        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 404        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 402        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A22      ; 396        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA1      ; 39         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ; 38         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ; 47         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ; 105        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA8      ; 108        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA9      ; 115        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA10     ; 113        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 131        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 139        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 137        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA15     ; 142        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA17     ; 153        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA18     ; 155        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 156        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 158        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA22     ; 163        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ; 49         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB4      ; 51         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB5      ; 102        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB6      ; 100        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB7      ; 107        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB8      ; 110        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ; 124        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB11     ; 126        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB12     ; 134        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB13     ; 132        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB15     ; 140        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AB17     ; 145        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ; 147        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ; 148        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB21     ; 150        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 161        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B5       ; 468        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 470        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 472        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ; 465        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B11      ; 452        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 442        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 430        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 427        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 406        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 384        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 382        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B20      ; 380        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 387        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 394        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C1       ; 19         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 18         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C5       ; 542        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C6       ; 474        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C8       ; 480        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 467        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C11      ; 450        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C13      ; 443        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; C15      ; 425        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 408        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C18      ; 395        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 393        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 378        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ; 385        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C22      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ; 16         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 17         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D6       ; 476        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 478        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 479        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D12      ; 449        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ; 441        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D14      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D16      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D17      ; 409        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 379        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ; 376        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 392        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E1       ; 20         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E2       ; 21         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E5       ; 539        ; 9A       ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E6       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E7       ; 484        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E9       ; 477        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ; 469        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E11      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E12      ; 451        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E14      ; 433        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ; 417        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E16      ; 411        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E18      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E19      ; 377        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ; 398        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E21      ; 374        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ; 390        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 541        ; 9A       ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F5       ; 14         ; B1L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 482        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ; 471        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 455        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F12      ; 440        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F13      ; 435        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 428        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 419        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F17      ; 372        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 399        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 397        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 400        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F22      ; 388        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G1       ; 23         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ; 22         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ; 15         ; B1L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G5       ; 537        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 481        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G8       ; 460        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G10      ; 453        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 438        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 447        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 439        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 426        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 412        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 410        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 413        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G20      ; 389        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 375        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 386        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ; 536        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ; 483        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H8       ; 458        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ; 463        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H10      ; 436        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H11      ; 445        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H13      ; 437        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 429        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 423        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ; 421        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H17      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H18      ; 415        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H20      ; 391        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ; 373        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J1       ; 24         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ; 25         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 535        ; 9A       ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 457        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ; 459        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J9       ; 461        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J11      ; 434        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J13      ; 431        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J17      ; 422        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 416        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 414        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J21      ; 381        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J22      ; 383        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K6       ; 534        ; 9A       ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 456        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K9       ; 448        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ; 424        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K17      ; 284        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K18      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ; 407        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K20      ; 405        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K21      ; 289        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 291        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L1       ; 27         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ; 26         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L6       ; 533        ; 9A       ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 454        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L8       ; 446        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L9       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ; 286        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L18      ; 290        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L19      ; 288        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L20      ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L22      ; 283        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ; 42         ; 3A       ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ; 64         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M7       ; 66         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M8       ; 112        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M9       ; 114        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ; 278        ; 5B       ; Clk                             ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M17      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M18      ; 282        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M19      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M20      ; 285        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M21      ; 287        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M22      ; 281        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ; 28         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ; 29         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N6       ; 58         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N8       ; 106        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N9       ; 130        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 276        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N19      ; 280        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N20      ; 277        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N21      ; 279        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ; 44         ; 3A       ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ; 56         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P7       ; 67         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P8       ; 104        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P9       ; 128        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ; 123        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ; 168        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ; 225        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P17      ; 227        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P18      ; 226        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P19      ; 224        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P20      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P21      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 222        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ; 31         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ; 30         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ; 43         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; R5       ; 54         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R6       ; 52         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R7       ; 65         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R8       ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R9       ; 119        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R10      ; 125        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R11      ; 127        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R12      ; 121        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ; 170        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R15      ; 219        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R16      ; 221        ; 5A       ; Ack                             ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R17      ; 223        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R18      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; R20      ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; R21      ; 220        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 218        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T4       ; 45         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; T5       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T6       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T7       ; 60         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T8       ; 62         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T9       ; 109        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T10      ; 117        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T11      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T12      ; 136        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T13      ; 138        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T14      ; 152        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T15      ; 217        ; 5A       ; Start                           ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; T16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ; 215        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T18      ; 213        ; 5A       ; Reset                           ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; T19      ; 212        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T20      ; 214        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T22      ; 216        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ; 32         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ; 33         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ; 41         ; B0L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U6       ; 61         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U7       ; 53         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U8       ; 55         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ; 111        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U11      ; 120        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U12      ; 122        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U13      ; 135        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U14      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U15      ; 154        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U16      ; 176        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U17      ; 178        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U18      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 179        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U21      ; 177        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U22      ; 172        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ; 50         ; 3A       ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; V4       ; 40         ; B0L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V5       ; 46         ; 3A       ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ; 63         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; V9       ; 101        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V10      ; 103        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V11      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ; 133        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V14      ; 144        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V15      ; 146        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V16      ; 160        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V18      ; 175        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V19      ; 173        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V20      ; 157        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V21      ; 174        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W1       ; 35         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ; 34         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ; 48         ; 3A       ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; W6       ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 57         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W9       ; 59         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W10      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W11      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W12      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W13      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W14      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W15      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W16      ; 162        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W17      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W19      ; 159        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W20      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W21      ; 171        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W22      ; 166        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ; 36         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ; 37         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y7       ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y9       ; 118        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y10      ; 116        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y11      ; 129        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y12      ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y14      ; 141        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y15      ; 143        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y16      ; 149        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y17      ; 151        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y19      ; 167        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y20      ; 165        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y21      ; 169        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y22      ; 164        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------+
; I/O Assignment Warnings                  ;
+----------+-------------------------------+
; Pin Name ; Reason                        ;
+----------+-------------------------------+
; Ack      ; Incomplete set of assignments ;
; Clk      ; Incomplete set of assignments ;
; Start    ; Incomplete set of assignments ;
; Reset    ; Incomplete set of assignments ;
; Ack      ; Missing location assignment   ;
; Clk      ; Missing location assignment   ;
; Start    ; Missing location assignment   ;
; Reset    ; Missing location assignment   ;
+----------+-------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                         ;
+----------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------+-------------+--------------+
; Compilation Hierarchy Node ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name        ; Entity Name ; Library Name ;
+----------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------+-------------+--------------+
; |TopLevel                  ; 1769.5 (0.5)         ; 1961.0 (0.5)                     ; 234.0 (0.0)                                       ; 42.5 (0.0)                       ; 0.0 (0.0)            ; 2449 (1)            ; 2189 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 4    ; 0            ; |TopLevel                  ; TopLevel    ; work         ;
;    |ALU:ALU1|              ; 36.5 (36.5)          ; 36.8 (36.8)                      ; 0.5 (0.5)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 55 (55)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|ALU:ALU1         ; ALU         ; work         ;
;    |CtrlReg:CtrlReg1|      ; 139.1 (139.1)        ; 161.5 (161.5)                    ; 25.2 (25.2)                                       ; 2.8 (2.8)                        ; 0.0 (0.0)            ; 170 (170)           ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|CtrlReg:CtrlReg1 ; CtrlReg     ; work         ;
;    |DataMem:DM1|           ; 1411.3 (1411.3)      ; 1584.0 (1584.0)                  ; 212.2 (212.2)                                     ; 39.5 (39.5)                      ; 0.0 (0.0)            ; 2014 (2014)         ; 2048 (2048)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|DataMem:DM1      ; DataMem     ; work         ;
;    |InstROM:IR1|           ; 162.8 (162.8)        ; 162.8 (162.8)                    ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 181 (181)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|InstROM:IR1      ; InstROM     ; work         ;
;    |ProgCtr:PC1|           ; 13.7 (13.7)          ; 15.3 (15.3)                      ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 28 (28)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|ProgCtr:PC1      ; ProgCtr     ; work         ;
+----------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------+-------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                  ;
+-------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name  ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+-------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Ack   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Clk   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Start ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Reset ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+-------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+---------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                            ;
+---------------------------------------------+-------------------+---------+
; Source Pin / Fanout                         ; Pad To Core Index ; Setting ;
+---------------------------------------------+-------------------+---------+
; Clk                                         ;                   ;         ;
; Start                                       ;                   ;         ;
;      - ProgCtr:PC1|ProgCtr~0                ; 1                 ; 0       ;
;      - ProgCtr:PC1|ProgCtr~1                ; 1                 ; 0       ;
;      - ProgCtr:PC1|ProgCtr[0]~2             ; 1                 ; 0       ;
;      - ProgCtr:PC1|ProgCtr~4                ; 1                 ; 0       ;
;      - ProgCtr:PC1|ProgCtr~5                ; 1                 ; 0       ;
;      - ProgCtr:PC1|ProgCtr~6                ; 1                 ; 0       ;
;      - ProgCtr:PC1|ProgCtr~7                ; 1                 ; 0       ;
;      - ProgCtr:PC1|ProgCtr~8                ; 1                 ; 0       ;
;      - ProgCtr:PC1|ProgCtr~9                ; 1                 ; 0       ;
;      - ProgCtr:PC1|ProgCtr~10               ; 1                 ; 0       ;
;      - ProgCtr:PC1|ProgCtr~11               ; 1                 ; 0       ;
;      - ProgCtr:PC1|start_r~0                ; 1                 ; 0       ;
;      - ProgCtr:PC1|StartCount[0]~0          ; 1                 ; 0       ;
;      - ProgCtr:PC1|StartCount[1]~1          ; 1                 ; 0       ;
; Reset                                       ;                   ;         ;
;      - CtrlReg:CtrlReg1|Registers[0][5]     ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[0][2]     ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[0][4]     ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[0][3]     ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[0][0]     ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[0][1]     ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[0][7]     ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[0][6]     ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[1][7]     ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[1][6]     ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[1][2]     ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[1][3]     ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[1][4]     ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[1][0]     ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[1][1]     ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[1][5]     ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[2][0]     ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[2][3]     ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[2][4]     ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[2][2]     ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[2][5]     ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[2][7]     ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[2][6]     ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[2][1]     ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[3][4]     ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[3][6]     ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[3][0]     ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[3][2]     ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[3][5]     ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[3][1]     ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[3][7]     ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[3][3]     ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[4][4]     ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[4][0]     ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[4][2]     ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[4][6]     ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[4][5]     ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[4][3]     ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[4][1]     ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[4][7]     ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[5][1]     ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[5][2]     ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[5][5]     ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[5][4]     ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[5][3]     ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[5][6]     ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[5][0]     ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[5][7]     ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[6][3]     ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[6][2]     ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[6][1]     ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[6][0]     ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[6][4]     ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[6][6]     ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[6][5]     ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[6][7]     ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[7][3]     ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[7][5]     ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[7][2]     ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[7][1]     ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[7][0]     ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[7][4]     ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[7][6]     ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[7][7]     ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[8][3]     ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[8][5]     ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[8][2]     ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[8][1]     ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[8][0]     ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[8][4]     ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[8][7]     ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[8][6]     ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[9][2]     ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[9][1]     ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[9][0]     ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[9][3]     ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[9][7]     ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[9][6]     ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[9][5]     ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[9][4]     ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[10][3]    ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[10][1]    ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[10][7]    ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[10][2]    ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[10][0]    ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[10][4]    ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[10][6]    ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[10][5]    ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[11][3]    ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[11][1]    ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[11][0]    ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[11][5]    ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[11][4]    ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[11][2]    ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[11][6]    ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[11][7]    ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[12][3]    ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[12][6]    ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[12][4]    ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[12][0]    ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[12][1]    ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[12][2]    ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[12][7]    ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[12][5]    ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[13][2]    ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[13][1]    ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[13][0]    ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[13][5]    ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[13][6]    ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[13][3]    ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[13][7]    ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[13][4]    ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[14][4]    ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[14][3]    ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[14][5]    ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[14][2]    ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[14][7]    ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[14][1]    ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[14][6]    ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[14][0]    ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[15][4]    ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[15][2]    ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[15][7]    ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[15][1]    ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[15][0]    ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[15][5]    ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[15][6]    ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[15][3]    ; 1                 ; 0       ;
;      - ProgCtr:PC1|StartCount[1]            ; 1                 ; 0       ;
;      - ProgCtr:PC1|ProgCtr[8]               ; 1                 ; 0       ;
;      - ProgCtr:PC1|ProgCtr~1                ; 1                 ; 0       ;
;      - ProgCtr:PC1|ProgCtr[0]~2             ; 1                 ; 0       ;
;      - ProgCtr:PC1|ProgCtr[0]~3             ; 1                 ; 0       ;
;      - ProgCtr:PC1|ProgCtr~4                ; 1                 ; 0       ;
;      - ProgCtr:PC1|ProgCtr~5                ; 1                 ; 0       ;
;      - ProgCtr:PC1|ProgCtr~6                ; 1                 ; 0       ;
;      - ProgCtr:PC1|ProgCtr~7                ; 1                 ; 0       ;
;      - ProgCtr:PC1|ProgCtr~8                ; 1                 ; 0       ;
;      - ProgCtr:PC1|ProgCtr~9                ; 1                 ; 0       ;
;      - ProgCtr:PC1|ProgCtr~10               ; 1                 ; 0       ;
;      - ProgCtr:PC1|ProgCtr~11               ; 1                 ; 0       ;
;      - ProgCtr:PC1|start_r~0                ; 1                 ; 0       ;
;      - ProgCtr:PC1|StartCount[0]~0          ; 1                 ; 0       ;
;      - ProgCtr:PC1|StartCount[1]~1          ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[0][5]~0   ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[1][7]~1   ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[2][0]~2   ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[3][4]~3   ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[4][4]~4   ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[8][3]~5   ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[12][3]~6  ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[6][3]~7   ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[10][3]~8  ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[14][4]~9  ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[5][1]~10  ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[9][2]~11  ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[13][2]~12 ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[7][3]~13  ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[11][3]~14 ; 1                 ; 0       ;
;      - CtrlReg:CtrlReg1|Registers[15][4]~15 ; 1                 ; 0       ;
+---------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                ;
+--------------------------------------+----------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+
; Name                                 ; Location             ; Fan-Out ; Usage                   ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------+----------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+
; Clk                                  ; PIN_M16              ; 2189    ; Clock                   ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; CtrlReg:CtrlReg1|Registers[0][5]~0   ; LABCELL_X75_Y10_N39  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CtrlReg:CtrlReg1|Registers[10][3]~8  ; LABCELL_X81_Y7_N0    ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CtrlReg:CtrlReg1|Registers[11][3]~14 ; MLABCELL_X78_Y6_N36  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CtrlReg:CtrlReg1|Registers[12][3]~6  ; LABCELL_X77_Y8_N24   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CtrlReg:CtrlReg1|Registers[13][2]~12 ; MLABCELL_X78_Y6_N39  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CtrlReg:CtrlReg1|Registers[14][4]~9  ; LABCELL_X81_Y7_N54   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CtrlReg:CtrlReg1|Registers[15][4]~15 ; LABCELL_X77_Y8_N21   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CtrlReg:CtrlReg1|Registers[1][7]~1   ; MLABCELL_X78_Y6_N24  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CtrlReg:CtrlReg1|Registers[2][0]~2   ; LABCELL_X80_Y6_N54   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CtrlReg:CtrlReg1|Registers[3][4]~3   ; MLABCELL_X78_Y6_N0   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CtrlReg:CtrlReg1|Registers[4][4]~4   ; MLABCELL_X78_Y6_N27  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CtrlReg:CtrlReg1|Registers[5][1]~10  ; MLABCELL_X78_Y6_N42  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CtrlReg:CtrlReg1|Registers[6][3]~7   ; MLABCELL_X78_Y6_N3   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CtrlReg:CtrlReg1|Registers[7][3]~13  ; MLABCELL_X78_Y6_N18  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CtrlReg:CtrlReg1|Registers[8][3]~5   ; MLABCELL_X78_Y6_N33  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CtrlReg:CtrlReg1|Registers[9][2]~11  ; LABCELL_X81_Y7_N24   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2730                ; MLABCELL_X72_Y11_N21 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2732                ; LABCELL_X68_Y8_N48   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2734                ; LABCELL_X74_Y9_N45   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2735                ; LABCELL_X74_Y9_N18   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2737                ; MLABCELL_X78_Y15_N48 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2738                ; MLABCELL_X78_Y15_N30 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2740                ; MLABCELL_X78_Y17_N3  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2741                ; MLABCELL_X78_Y17_N54 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2743                ; LABCELL_X67_Y10_N30  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2745                ; LABCELL_X71_Y5_N18   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2746                ; LABCELL_X70_Y9_N21   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2747                ; LABCELL_X74_Y9_N0    ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2748                ; MLABCELL_X78_Y15_N51 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2749                ; MLABCELL_X78_Y15_N39 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2750                ; MLABCELL_X78_Y17_N39 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2751                ; MLABCELL_X78_Y17_N21 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2753                ; LABCELL_X67_Y12_N18  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2754                ; LABCELL_X67_Y12_N6   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2756                ; LABCELL_X66_Y11_N48  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2757                ; MLABCELL_X82_Y10_N0  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2759                ; LABCELL_X88_Y12_N33  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2760                ; LABCELL_X83_Y11_N6   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2762                ; LABCELL_X80_Y15_N18  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2763                ; LABCELL_X79_Y14_N36  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2764                ; LABCELL_X67_Y12_N24  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2765                ; LABCELL_X67_Y12_N15  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2766                ; LABCELL_X67_Y10_N57  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2767                ; LABCELL_X66_Y10_N36  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2768                ; LABCELL_X71_Y12_N27  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2769                ; MLABCELL_X87_Y15_N48 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2770                ; LABCELL_X79_Y15_N24  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2771                ; LABCELL_X79_Y13_N45  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2773                ; LABCELL_X75_Y8_N39   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2774                ; MLABCELL_X78_Y11_N45 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2776                ; LABCELL_X71_Y8_N36   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2777                ; LABCELL_X70_Y11_N33  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2779                ; LABCELL_X75_Y15_N3   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2780                ; LABCELL_X88_Y11_N18  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2782                ; LABCELL_X77_Y11_N21  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2783                ; LABCELL_X63_Y10_N51  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2784                ; LABCELL_X81_Y4_N54   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2785                ; LABCELL_X75_Y4_N30   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2786                ; LABCELL_X71_Y8_N9    ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2787                ; LABCELL_X70_Y11_N9   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2788                ; LABCELL_X75_Y15_N18  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2789                ; LABCELL_X75_Y15_N30  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2790                ; LABCELL_X88_Y7_N36   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2791                ; LABCELL_X74_Y11_N9   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2793                ; LABCELL_X81_Y15_N36  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2795                ; LABCELL_X85_Y11_N27  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2796                ; LABCELL_X71_Y13_N51  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2797                ; LABCELL_X85_Y11_N57  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2798                ; MLABCELL_X72_Y9_N12  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2799                ; LABCELL_X85_Y11_N51  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2800                ; LABCELL_X74_Y8_N0    ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2801                ; LABCELL_X75_Y10_N57  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2803                ; MLABCELL_X72_Y4_N51  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2805                ; LABCELL_X66_Y11_N0   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2806                ; LABCELL_X74_Y8_N57   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2807                ; MLABCELL_X82_Y4_N12  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2808                ; LABCELL_X80_Y15_N6   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2809                ; MLABCELL_X82_Y13_N36 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2810                ; LABCELL_X74_Y6_N6    ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2811                ; LABCELL_X75_Y4_N36   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2813                ; LABCELL_X73_Y7_N48   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2815                ; LABCELL_X75_Y8_N57   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2817                ; LABCELL_X74_Y12_N36  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2819                ; MLABCELL_X78_Y3_N6   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2820                ; LABCELL_X73_Y7_N57   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2821                ; LABCELL_X73_Y5_N54   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2822                ; LABCELL_X73_Y5_N33   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2823                ; LABCELL_X77_Y4_N24   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2825                ; LABCELL_X70_Y10_N18  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2827                ; LABCELL_X70_Y10_N36  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2829                ; LABCELL_X70_Y10_N15  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2831                ; LABCELL_X74_Y15_N45  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2832                ; MLABCELL_X72_Y10_N9  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2833                ; MLABCELL_X72_Y10_N21 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2834                ; MLABCELL_X72_Y15_N45 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2835                ; LABCELL_X74_Y15_N12  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2837                ; LABCELL_X75_Y17_N51  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2839                ; LABCELL_X83_Y9_N54   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2841                ; LABCELL_X80_Y14_N30  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2843                ; LABCELL_X83_Y11_N42  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2844                ; LABCELL_X75_Y17_N0   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2845                ; LABCELL_X71_Y9_N18   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2846                ; LABCELL_X79_Y16_N39  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2847                ; LABCELL_X83_Y11_N57  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2849                ; LABCELL_X73_Y13_N27  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2851                ; LABCELL_X75_Y14_N45  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2853                ; LABCELL_X74_Y16_N51  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2855                ; LABCELL_X81_Y12_N27  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2856                ; LABCELL_X74_Y14_N21  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2857                ; LABCELL_X74_Y12_N51  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2858                ; MLABCELL_X72_Y15_N39 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2859                ; LABCELL_X80_Y12_N6   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2860                ; LABCELL_X74_Y7_N30   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2861                ; LABCELL_X68_Y9_N33   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2862                ; LABCELL_X74_Y7_N54   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2863                ; LABCELL_X75_Y12_N51  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2864                ; LABCELL_X75_Y8_N48   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2865                ; LABCELL_X80_Y4_N42   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2866                ; LABCELL_X77_Y2_N9    ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2867                ; MLABCELL_X72_Y9_N9   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2868                ; LABCELL_X74_Y7_N36   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2869                ; MLABCELL_X72_Y13_N18 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2870                ; MLABCELL_X72_Y8_N51  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2871                ; MLABCELL_X72_Y13_N12 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2872                ; MLABCELL_X72_Y10_N24 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2873                ; LABCELL_X74_Y15_N9   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2874                ; LABCELL_X68_Y10_N27  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2875                ; LABCELL_X74_Y15_N30  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2876                ; LABCELL_X75_Y15_N39  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2877                ; MLABCELL_X84_Y11_N48 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2878                ; LABCELL_X73_Y14_N36  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2879                ; LABCELL_X80_Y11_N0   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2880                ; MLABCELL_X84_Y14_N42 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2881                ; MLABCELL_X84_Y11_N36 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2882                ; MLABCELL_X78_Y13_N48 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2883                ; LABCELL_X80_Y13_N48  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2884                ; LABCELL_X75_Y17_N39  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2885                ; LABCELL_X74_Y9_N33   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2886                ; LABCELL_X73_Y13_N6   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2887                ; LABCELL_X74_Y12_N0   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2888                ; MLABCELL_X78_Y16_N45 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2889                ; MLABCELL_X84_Y11_N9  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2890                ; MLABCELL_X78_Y13_N39 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2891                ; LABCELL_X81_Y13_N0   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2893                ; LABCELL_X70_Y8_N57   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2895                ; LABCELL_X77_Y17_N36  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2896                ; LABCELL_X74_Y11_N15  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2897                ; LABCELL_X79_Y17_N24  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2899                ; LABCELL_X73_Y6_N18   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2901                ; LABCELL_X83_Y14_N33  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2902                ; LABCELL_X68_Y10_N45  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2903                ; LABCELL_X79_Y16_N24  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2905                ; LABCELL_X67_Y11_N18  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2907                ; LABCELL_X81_Y16_N45  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2908                ; LABCELL_X68_Y9_N39   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2909                ; LABCELL_X81_Y16_N24  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2911                ; LABCELL_X75_Y8_N21   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2913                ; LABCELL_X71_Y14_N54  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2914                ; LABCELL_X75_Y8_N42   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2915                ; LABCELL_X75_Y12_N21  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2916                ; LABCELL_X70_Y8_N24   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2917                ; LABCELL_X81_Y17_N48  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2918                ; LABCELL_X64_Y7_N42   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2919                ; LABCELL_X77_Y17_N3   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2920                ; LABCELL_X67_Y7_N24   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2921                ; LABCELL_X83_Y14_N27  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2922                ; LABCELL_X67_Y10_N6   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2923                ; LABCELL_X75_Y16_N45  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2924                ; LABCELL_X67_Y9_N36   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2925                ; LABCELL_X77_Y14_N9   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2926                ; LABCELL_X67_Y9_N21   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2927                ; LABCELL_X79_Y16_N12  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2928                ; LABCELL_X74_Y16_N57  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2929                ; LABCELL_X75_Y12_N6   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2930                ; LABCELL_X74_Y9_N24   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2931                ; LABCELL_X75_Y12_N30  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2933                ; LABCELL_X71_Y6_N12   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2935                ; MLABCELL_X78_Y17_N15 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2937                ; LABCELL_X68_Y12_N27  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2939                ; LABCELL_X74_Y15_N21  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2941                ; LABCELL_X70_Y7_N30   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2943                ; LABCELL_X85_Y13_N24  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2945                ; LABCELL_X73_Y8_N18   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2947                ; MLABCELL_X82_Y6_N12  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2948                ; LABCELL_X70_Y9_N3    ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2949                ; MLABCELL_X78_Y17_N12 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2950                ; LABCELL_X70_Y8_N12   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2951                ; LABCELL_X75_Y15_N6   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2952                ; LABCELL_X68_Y8_N45   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2953                ; MLABCELL_X82_Y13_N45 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2954                ; LABCELL_X73_Y8_N39   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2955                ; LABCELL_X79_Y15_N18  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2956                ; LABCELL_X71_Y7_N12   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2957                ; LABCELL_X70_Y14_N51  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2958                ; LABCELL_X71_Y6_N39   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2959                ; LABCELL_X70_Y7_N57   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2960                ; MLABCELL_X78_Y17_N33 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2961                ; MLABCELL_X82_Y13_N9  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2962                ; MLABCELL_X78_Y16_N21 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2963                ; MLABCELL_X78_Y13_N30 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2964                ; LABCELL_X70_Y8_N15   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2965                ; LABCELL_X75_Y13_N42  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2966                ; LABCELL_X70_Y8_N21   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2967                ; LABCELL_X75_Y9_N30   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2968                ; MLABCELL_X78_Y15_N9  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2969                ; LABCELL_X79_Y15_N42  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2970                ; LABCELL_X74_Y15_N3   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2971                ; LABCELL_X79_Y12_N33  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2973                ; LABCELL_X73_Y10_N21  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2974                ; LABCELL_X75_Y9_N27   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2976                ; LABCELL_X70_Y8_N48   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2977                ; LABCELL_X67_Y13_N27  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2979                ; LABCELL_X75_Y17_N57  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2980                ; LABCELL_X75_Y16_N33  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2982                ; LABCELL_X80_Y13_N27  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2983                ; MLABCELL_X78_Y13_N3  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2984                ; LABCELL_X74_Y10_N54  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2985                ; LABCELL_X70_Y12_N42  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2986                ; LABCELL_X71_Y6_N6    ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2987                ; LABCELL_X70_Y12_N3   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2988                ; LABCELL_X79_Y13_N27  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2989                ; LABCELL_X75_Y16_N36  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2990                ; LABCELL_X80_Y13_N30  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2991                ; LABCELL_X80_Y13_N21  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2993                ; LABCELL_X74_Y12_N54  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2994                ; LABCELL_X73_Y13_N21  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2996                ; LABCELL_X68_Y13_N21  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2997                ; LABCELL_X71_Y11_N21  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~2999                ; LABCELL_X79_Y14_N18  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~3000                ; MLABCELL_X78_Y16_N54 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~3002                ; LABCELL_X81_Y11_N12  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~3003                ; LABCELL_X83_Y11_N18  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~3004                ; MLABCELL_X72_Y11_N45 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~3005                ; MLABCELL_X72_Y9_N0   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~3006                ; LABCELL_X68_Y13_N33  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~3007                ; LABCELL_X70_Y13_N45  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~3008                ; MLABCELL_X84_Y13_N48 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~3009                ; LABCELL_X79_Y14_N24  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~3010                ; MLABCELL_X82_Y11_N42 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~3011                ; LABCELL_X75_Y14_N18  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~3013                ; LABCELL_X67_Y8_N0    ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~3014                ; LABCELL_X67_Y8_N48   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~3016                ; LABCELL_X80_Y12_N30  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~3017                ; LABCELL_X75_Y13_N3   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~3019                ; LABCELL_X75_Y12_N3   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~3020                ; LABCELL_X75_Y12_N33  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~3022                ; MLABCELL_X78_Y4_N33  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~3023                ; MLABCELL_X78_Y4_N42  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~3024                ; LABCELL_X67_Y8_N18   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~3025                ; LABCELL_X67_Y8_N54   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~3026                ; LABCELL_X74_Y10_N12  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~3027                ; LABCELL_X74_Y10_N51  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~3028                ; MLABCELL_X78_Y12_N21 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~3029                ; LABCELL_X74_Y12_N33  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~3030                ; LABCELL_X79_Y4_N18   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~3031                ; MLABCELL_X78_Y4_N39  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~3033                ; LABCELL_X67_Y8_N21   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~3035                ; LABCELL_X75_Y10_N30  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~3036                ; LABCELL_X67_Y8_N15   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~3037                ; LABCELL_X85_Y10_N21  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~3038                ; LABCELL_X67_Y8_N45   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~3039                ; LABCELL_X75_Y10_N42  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~3040                ; LABCELL_X68_Y8_N6    ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~3041                ; LABCELL_X75_Y10_N21  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~3043                ; LABCELL_X85_Y7_N36   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~3045                ; LABCELL_X83_Y7_N42   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~3046                ; MLABCELL_X87_Y7_N27  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~3047                ; LABCELL_X83_Y7_N48   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~3048                ; LABCELL_X77_Y13_N45  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~3049                ; LABCELL_X83_Y7_N57   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~3050                ; LABCELL_X85_Y7_N51   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core~3051                ; MLABCELL_X82_Y9_N24  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; ProgCtr:PC1|ProgCtr[0]~2             ; MLABCELL_X84_Y10_N6  ; 9       ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; ProgCtr:PC1|ProgCtr[0]~3             ; MLABCELL_X84_Y9_N24  ; 9       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; ProgCtr:PC1|StartCount[1]~1          ; LABCELL_X88_Y8_N0    ; 1       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Reset                                ; PIN_T18              ; 160     ; Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
+--------------------------------------+----------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                     ;
+------+----------+---------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+----------------------+------------------+---------------------------+
; Clk  ; PIN_M16  ; 2189    ; Global Clock         ; GCLK10           ; --                        ;
+------+----------+---------+----------------------+------------------+---------------------------+


+--------------------------------------------------------+
; Routing Usage Summary                                  ;
+------------------------------+-------------------------+
; Routing Resource Type        ; Usage                   ;
+------------------------------+-------------------------+
; Block interconnects          ; 6,455 / 374,484 ( 2 % ) ;
; C12 interconnects            ; 188 / 16,664 ( 1 % )    ;
; C2 interconnects             ; 2,313 / 155,012 ( 1 % ) ;
; C4 interconnects             ; 1,396 / 72,600 ( 2 % )  ;
; DQS bus muxes                ; 0 / 30 ( 0 % )          ;
; DQS-18 I/O buses             ; 0 / 30 ( 0 % )          ;
; DQS-9 I/O buses              ; 0 / 30 ( 0 % )          ;
; Direct links                 ; 328 / 374,484 ( < 1 % ) ;
; Global clocks                ; 1 / 16 ( 6 % )          ;
; Horizontal periphery clocks  ; 0 / 72 ( 0 % )          ;
; Local interconnects          ; 850 / 112,960 ( < 1 % ) ;
; Quadrant clocks              ; 0 / 88 ( 0 % )          ;
; R14 interconnects            ; 169 / 15,868 ( 1 % )    ;
; R14/C12 interconnect drivers ; 322 / 27,256 ( 1 % )    ;
; R3 interconnects             ; 2,624 / 169,296 ( 2 % ) ;
; R6 interconnects             ; 3,982 / 330,800 ( 1 % ) ;
; Spine clocks                 ; 2 / 480 ( < 1 % )       ;
; Wire stub REs                ; 0 / 20,834 ( 0 % )      ;
+------------------------------+-------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 6     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 22    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 4         ; 0            ; 0            ; 4         ; 4         ; 0            ; 1            ; 0            ; 0            ; 0            ; 0            ; 1            ; 0            ; 0            ; 0            ; 0            ; 1            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 4            ; 4            ; 4            ; 4            ; 4            ; 0         ; 4            ; 4            ; 0         ; 0         ; 4            ; 3            ; 4            ; 4            ; 4            ; 4            ; 3            ; 4            ; 4            ; 4            ; 4            ; 3            ; 4            ; 4            ; 4            ; 4            ; 4            ; 4            ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Ack                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Clk                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Start              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Reset              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; Clk             ; Clk                  ; 2.3               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                            ;
+-----------------------------------+----------------------------------+-------------------+
; Source Register                   ; Destination Register             ; Delay Added in ns ;
+-----------------------------------+----------------------------------+-------------------+
; CtrlReg:CtrlReg1|Registers[0][5]  ; CtrlReg:CtrlReg1|Registers[4][5] ; 0.465             ;
; ProgCtr:PC1|ProgCtr[8]            ; ProgCtr:PC1|ProgCtr[8]           ; 0.399             ;
; DataMem:DM1|Core~1850             ; CtrlReg:CtrlReg1|Registers[4][2] ; 0.394             ;
; CtrlReg:CtrlReg1|Registers[0][1]  ; CtrlReg:CtrlReg1|Registers[4][3] ; 0.314             ;
; CtrlReg:CtrlReg1|Registers[1][1]  ; CtrlReg:CtrlReg1|Registers[4][3] ; 0.314             ;
; CtrlReg:CtrlReg1|Registers[2][1]  ; CtrlReg:CtrlReg1|Registers[4][3] ; 0.314             ;
; CtrlReg:CtrlReg1|Registers[3][1]  ; CtrlReg:CtrlReg1|Registers[4][3] ; 0.314             ;
; CtrlReg:CtrlReg1|Registers[4][3]  ; CtrlReg:CtrlReg1|Registers[4][3] ; 0.314             ;
; CtrlReg:CtrlReg1|Registers[6][3]  ; CtrlReg:CtrlReg1|Registers[4][3] ; 0.314             ;
; CtrlReg:CtrlReg1|Registers[5][3]  ; CtrlReg:CtrlReg1|Registers[4][3] ; 0.314             ;
; CtrlReg:CtrlReg1|Registers[7][3]  ; CtrlReg:CtrlReg1|Registers[4][3] ; 0.314             ;
; CtrlReg:CtrlReg1|Registers[8][3]  ; CtrlReg:CtrlReg1|Registers[4][3] ; 0.314             ;
; CtrlReg:CtrlReg1|Registers[10][3] ; CtrlReg:CtrlReg1|Registers[4][3] ; 0.314             ;
; CtrlReg:CtrlReg1|Registers[9][3]  ; CtrlReg:CtrlReg1|Registers[4][3] ; 0.314             ;
; CtrlReg:CtrlReg1|Registers[11][3] ; CtrlReg:CtrlReg1|Registers[4][3] ; 0.314             ;
; CtrlReg:CtrlReg1|Registers[12][3] ; CtrlReg:CtrlReg1|Registers[4][3] ; 0.314             ;
; CtrlReg:CtrlReg1|Registers[14][3] ; CtrlReg:CtrlReg1|Registers[4][3] ; 0.314             ;
; CtrlReg:CtrlReg1|Registers[13][3] ; CtrlReg:CtrlReg1|Registers[4][3] ; 0.314             ;
; CtrlReg:CtrlReg1|Registers[15][3] ; CtrlReg:CtrlReg1|Registers[4][3] ; 0.314             ;
; CtrlReg:CtrlReg1|Registers[0][0]  ; CtrlReg:CtrlReg1|Registers[4][3] ; 0.314             ;
; CtrlReg:CtrlReg1|Registers[0][2]  ; CtrlReg:CtrlReg1|Registers[4][3] ; 0.314             ;
; CtrlReg:CtrlReg1|Registers[1][2]  ; CtrlReg:CtrlReg1|Registers[4][3] ; 0.314             ;
; CtrlReg:CtrlReg1|Registers[0][3]  ; CtrlReg:CtrlReg1|Registers[4][3] ; 0.314             ;
; CtrlReg:CtrlReg1|Registers[1][3]  ; CtrlReg:CtrlReg1|Registers[4][3] ; 0.314             ;
; CtrlReg:CtrlReg1|Registers[2][3]  ; CtrlReg:CtrlReg1|Registers[4][3] ; 0.314             ;
; CtrlReg:CtrlReg1|Registers[1][0]  ; CtrlReg:CtrlReg1|Registers[4][3] ; 0.314             ;
; CtrlReg:CtrlReg1|Registers[2][0]  ; CtrlReg:CtrlReg1|Registers[4][3] ; 0.314             ;
; CtrlReg:CtrlReg1|Registers[3][0]  ; CtrlReg:CtrlReg1|Registers[4][3] ; 0.314             ;
; ProgCtr:PC1|ProgCtr[7]            ; CtrlReg:CtrlReg1|Registers[4][3] ; 0.314             ;
; CtrlReg:CtrlReg1|Registers[2][2]  ; CtrlReg:CtrlReg1|Registers[4][3] ; 0.314             ;
; CtrlReg:CtrlReg1|Registers[3][2]  ; CtrlReg:CtrlReg1|Registers[4][3] ; 0.314             ;
; ProgCtr:PC1|ProgCtr[2]            ; CtrlReg:CtrlReg1|Registers[4][3] ; 0.314             ;
; ProgCtr:PC1|ProgCtr[6]            ; CtrlReg:CtrlReg1|Registers[4][3] ; 0.314             ;
; CtrlReg:CtrlReg1|Registers[3][3]  ; CtrlReg:CtrlReg1|Registers[4][3] ; 0.314             ;
; ProgCtr:PC1|ProgCtr[3]            ; CtrlReg:CtrlReg1|Registers[4][3] ; 0.314             ;
; ProgCtr:PC1|ProgCtr[5]            ; CtrlReg:CtrlReg1|Registers[4][3] ; 0.314             ;
; ProgCtr:PC1|ProgCtr[1]            ; CtrlReg:CtrlReg1|Registers[4][3] ; 0.314             ;
; ProgCtr:PC1|ProgCtr[4]            ; CtrlReg:CtrlReg1|Registers[4][3] ; 0.314             ;
; ProgCtr:PC1|ProgCtr[9]            ; CtrlReg:CtrlReg1|Registers[4][3] ; 0.314             ;
; ProgCtr:PC1|ProgCtr[0]            ; CtrlReg:CtrlReg1|Registers[4][3] ; 0.314             ;
; CtrlReg:CtrlReg1|Registers[9][5]  ; CtrlReg:CtrlReg1|Registers[4][5] ; 0.305             ;
; CtrlReg:CtrlReg1|Registers[1][5]  ; CtrlReg:CtrlReg1|Registers[4][5] ; 0.238             ;
; CtrlReg:CtrlReg1|Registers[2][5]  ; CtrlReg:CtrlReg1|Registers[4][5] ; 0.238             ;
; CtrlReg:CtrlReg1|Registers[3][5]  ; CtrlReg:CtrlReg1|Registers[4][5] ; 0.238             ;
; CtrlReg:CtrlReg1|Registers[8][5]  ; CtrlReg:CtrlReg1|Registers[4][5] ; 0.187             ;
; CtrlReg:CtrlReg1|Registers[10][5] ; CtrlReg:CtrlReg1|Registers[4][5] ; 0.187             ;
; CtrlReg:CtrlReg1|Registers[11][5] ; CtrlReg:CtrlReg1|Registers[4][5] ; 0.187             ;
; ProgCtr:PC1|StartCount[0]         ; ProgCtr:PC1|ProgCtr[0]           ; 0.147             ;
; CtrlReg:CtrlReg1|Registers[11][1] ; CtrlReg:CtrlReg1|Registers[4][1] ; 0.140             ;
; CtrlReg:CtrlReg1|Registers[4][1]  ; CtrlReg:CtrlReg1|Registers[4][1] ; 0.060             ;
; CtrlReg:CtrlReg1|Registers[6][1]  ; CtrlReg:CtrlReg1|Registers[4][1] ; 0.060             ;
; CtrlReg:CtrlReg1|Registers[5][1]  ; CtrlReg:CtrlReg1|Registers[4][1] ; 0.060             ;
; CtrlReg:CtrlReg1|Registers[7][1]  ; CtrlReg:CtrlReg1|Registers[4][1] ; 0.060             ;
; CtrlReg:CtrlReg1|Registers[8][1]  ; CtrlReg:CtrlReg1|Registers[4][1] ; 0.060             ;
; CtrlReg:CtrlReg1|Registers[10][1] ; CtrlReg:CtrlReg1|Registers[4][1] ; 0.060             ;
; CtrlReg:CtrlReg1|Registers[9][1]  ; CtrlReg:CtrlReg1|Registers[4][1] ; 0.060             ;
; CtrlReg:CtrlReg1|Registers[12][1] ; CtrlReg:CtrlReg1|Registers[4][1] ; 0.060             ;
; CtrlReg:CtrlReg1|Registers[14][1] ; CtrlReg:CtrlReg1|Registers[4][1] ; 0.060             ;
; CtrlReg:CtrlReg1|Registers[13][1] ; CtrlReg:CtrlReg1|Registers[4][1] ; 0.060             ;
; CtrlReg:CtrlReg1|Registers[15][1] ; CtrlReg:CtrlReg1|Registers[4][1] ; 0.060             ;
; CtrlReg:CtrlReg1|Registers[0][6]  ; CtrlReg:CtrlReg1|Registers[4][5] ; 0.055             ;
; CtrlReg:CtrlReg1|Registers[1][6]  ; CtrlReg:CtrlReg1|Registers[4][5] ; 0.055             ;
; CtrlReg:CtrlReg1|Registers[2][6]  ; CtrlReg:CtrlReg1|Registers[4][5] ; 0.055             ;
; CtrlReg:CtrlReg1|Registers[0][7]  ; CtrlReg:CtrlReg1|Registers[4][5] ; 0.055             ;
; CtrlReg:CtrlReg1|Registers[1][7]  ; CtrlReg:CtrlReg1|Registers[4][5] ; 0.055             ;
; CtrlReg:CtrlReg1|Registers[2][7]  ; CtrlReg:CtrlReg1|Registers[4][5] ; 0.055             ;
; CtrlReg:CtrlReg1|Registers[0][4]  ; CtrlReg:CtrlReg1|Registers[4][5] ; 0.055             ;
; CtrlReg:CtrlReg1|Registers[1][4]  ; CtrlReg:CtrlReg1|Registers[4][5] ; 0.055             ;
; CtrlReg:CtrlReg1|Registers[2][4]  ; CtrlReg:CtrlReg1|Registers[4][5] ; 0.055             ;
; CtrlReg:CtrlReg1|Registers[3][4]  ; CtrlReg:CtrlReg1|Registers[4][5] ; 0.055             ;
; CtrlReg:CtrlReg1|Registers[3][7]  ; CtrlReg:CtrlReg1|Registers[4][5] ; 0.055             ;
; CtrlReg:CtrlReg1|Registers[3][6]  ; CtrlReg:CtrlReg1|Registers[4][5] ; 0.055             ;
; DataMem:DM1|Core~2                ; CtrlReg:CtrlReg1|Registers[4][2] ; 0.039             ;
; DataMem:DM1|Core~10               ; CtrlReg:CtrlReg1|Registers[4][2] ; 0.039             ;
; DataMem:DM1|Core~18               ; CtrlReg:CtrlReg1|Registers[4][2] ; 0.039             ;
; DataMem:DM1|Core~26               ; CtrlReg:CtrlReg1|Registers[4][2] ; 0.039             ;
; DataMem:DM1|Core~66               ; CtrlReg:CtrlReg1|Registers[4][2] ; 0.039             ;
; DataMem:DM1|Core~74               ; CtrlReg:CtrlReg1|Registers[4][2] ; 0.039             ;
; DataMem:DM1|Core~82               ; CtrlReg:CtrlReg1|Registers[4][2] ; 0.039             ;
; DataMem:DM1|Core~90               ; CtrlReg:CtrlReg1|Registers[4][2] ; 0.039             ;
; DataMem:DM1|Core~34               ; CtrlReg:CtrlReg1|Registers[4][2] ; 0.039             ;
; DataMem:DM1|Core~42               ; CtrlReg:CtrlReg1|Registers[4][2] ; 0.039             ;
; DataMem:DM1|Core~50               ; CtrlReg:CtrlReg1|Registers[4][2] ; 0.039             ;
; DataMem:DM1|Core~58               ; CtrlReg:CtrlReg1|Registers[4][2] ; 0.039             ;
; DataMem:DM1|Core~98               ; CtrlReg:CtrlReg1|Registers[4][2] ; 0.039             ;
; DataMem:DM1|Core~106              ; CtrlReg:CtrlReg1|Registers[4][2] ; 0.039             ;
; DataMem:DM1|Core~114              ; CtrlReg:CtrlReg1|Registers[4][2] ; 0.039             ;
; DataMem:DM1|Core~122              ; CtrlReg:CtrlReg1|Registers[4][2] ; 0.039             ;
; DataMem:DM1|Core~130              ; CtrlReg:CtrlReg1|Registers[4][2] ; 0.039             ;
; DataMem:DM1|Core~138              ; CtrlReg:CtrlReg1|Registers[4][2] ; 0.039             ;
; DataMem:DM1|Core~146              ; CtrlReg:CtrlReg1|Registers[4][2] ; 0.039             ;
; DataMem:DM1|Core~154              ; CtrlReg:CtrlReg1|Registers[4][2] ; 0.039             ;
; DataMem:DM1|Core~194              ; CtrlReg:CtrlReg1|Registers[4][2] ; 0.039             ;
; DataMem:DM1|Core~202              ; CtrlReg:CtrlReg1|Registers[4][2] ; 0.039             ;
; DataMem:DM1|Core~210              ; CtrlReg:CtrlReg1|Registers[4][2] ; 0.039             ;
; DataMem:DM1|Core~218              ; CtrlReg:CtrlReg1|Registers[4][2] ; 0.039             ;
; DataMem:DM1|Core~162              ; CtrlReg:CtrlReg1|Registers[4][2] ; 0.039             ;
; DataMem:DM1|Core~170              ; CtrlReg:CtrlReg1|Registers[4][2] ; 0.039             ;
; DataMem:DM1|Core~178              ; CtrlReg:CtrlReg1|Registers[4][2] ; 0.039             ;
; DataMem:DM1|Core~186              ; CtrlReg:CtrlReg1|Registers[4][2] ; 0.039             ;
+-----------------------------------+----------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (119006): Selected device 5CGXFC7C7F23C8 for design "TopLevel"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 4 pins of 4 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (184020): Starting Fitter periphery placement operations
Info (11191): Automatically promoted 1 clock (1 global)
    Info (11162): Clk~inputCLKENA0 with 2189 fanout uses global clock CLKCTRL_G10
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:07
Critical Warning (332012): Synopsys Design Constraints File file not found: 'TopLevel.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:51
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:06
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 20% of the available device resources in the region that extends from location X78_Y0 to location X89_Y10
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:29
Info (11888): Total time spent on timing analysis during the Fitter is 4.95 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:12
Info (144001): Generated suppressed messages file C:/Users/18587/Desktop/UCSD/Classes/CSE 141L/CSE141L/processor/output_files/TopLevel.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 6877 megabytes
    Info: Processing ended: Mon Mar 07 14:48:37 2022
    Info: Elapsed time: 00:03:04
    Info: Total CPU time (on all processors): 00:09:40


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/18587/Desktop/UCSD/Classes/CSE 141L/CSE141L/processor/output_files/TopLevel.fit.smsg.


