read_verilog ../top.v
synth -top top
tee -o result.out  abc -luts :
 abc -liberty -luts :
