# 4.6 Verilog HDL函数与任务的使用

## 4.6.1 函数（function）说明语句

### 函数的定义

函数是一个单独的电路，但不是一个单独的模块

函数定义部分可以出现在模块说明中的任何位置，其语法格式如下：

```verilog
function <返回值类型或位宽> <函数名>；
    <输入参量与类型声明>
    <局部变量声明>
    行为语句；
endfunction

```

好处：如果某段代码经常用到，可以通过函数调用来减少行数

---

例4.6.1  用定义function与调用function的方法完成4选1数据选择器设计。

```verilog

`timescale  1ns/1ns    //定义时间单位
module  SEL4to1  ( A, B, C, D, SEL, F );
    input  A, B, C, D;
    input  [1:0] SEL;
    output  F;
assign F= SEL4to1FUNC ( A, B, C, D, SEL );//调用函数
    //定义函数
    function  SEL4to1FUNC;  //注意此行不需要端口名列表
      input  A1, B1, C1, D1; //函数的输入参量声明
      input  [1:0] SEL1;      //函数的输入参量声明
      case(SEL1)
       2'd0:SEL4to1FUNC = A1;
       2'd1:SEL4to1FUNC = B1;
       2'd2:SEL4to1FUNC = C1;
       2'd3:SEL4to1FUNC = D1;
     endcase
   endfunction
endmodule

```

## 4.6.2 任务（task）说明语句

###  任务的定义

```verilog
task <任务名>；
    端口与类型说明；
  变量声明；
语句1；
语句2；
.....
语句n；
endtask

```

### 任务的调用

一个任务由任务调用语句调用，任务调用语句给出传入任务的参数值和接收结果的变量值，其语法如下：

```verilog
<任务名>  （端口1，端口2，……，端口n）；
```

### 任务与函数的区别

|                               | task                             | function             |
| ----------------------------- | ------------------------------------ | ------------------------ |
| （1）端口         | 输入，输出，双向                 | 输入                 |
| （2）返回值的个数 | 可以多个                         | 1个              |
| （3）延迟描述     | 支持                 | 不支持               |
| （4）调用         | 作为单独语句                         | 作为表达式           |
| （5）主要用途     | 测试模块                         | 组合电路             |
| （6）互相调用     | 可调用task或function | 只能调用function |