---
title: openrisc（1）
date: 2020-08-17 13:38:47
tags:
	- 芯片

---

1

OpenRisc是OpenCores组织提供的基于GPL协议的开放源代码的RISC（精简指令集计算机）处理器。

有人认为其性能介于ARM7和ARM9之间，适合一般的嵌入式系统使用。

最重要的一点是OpenCores组织提供了**大量的开放源代码IP核供研究人员使用**，因此对于一般的开发单位具有很大的吸引力。

OpenRisc具有以下特点：

1.采用免费开放的32/64bit RISC/DSP架构。

2.用Verilog HDL(硬件描述语言)实现了基于该RISC/DSP架构的RTL(寄存器传输级)描述。

3.具有完整的工具链，包括：开源的软件开发工具，C语言实现的cpu仿真模型，操作系统，以及软件应用所需的函数库。 

OR1200是一款32位标量RISC处理器，具有哈佛结构、5级整数流水线、支持MMU，Cache，

带有基本的DSP功能。

外部数据和地址总线采用Wishbone片上总线标准。

此外，OR1200可以根据用户的需求进行功能裁剪，

比如在嵌入式应用中去掉或者减小Cache面积。

因此，OR1200是一款高性能，低功耗，可扩展的RISC CPU。



国内的研究机构和处理器研究人员也对该芯片进行了广泛而深入的研究，

典型的著作有范国平等人所著《OpenRisc 解剖》，

潘峰等人所著《开源软核处理器OpenRisc的SOPC设计》

以及倪继利等人所著的《CPU源代码分析与芯片设计及Linux移植》。

这些著作帮助广大的cpu爱好者进一步的了解了OR1200的体系结构设计与实现。





参考资料

1、

https://github.com/openrisc

2、官网

https://openrisc.io/