Fitter report for CodeBlockSegmentation
Mon Mar 30 21:57:58 2020
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Fitter RAM Summary
 23. Routing Usage Summary
 24. I/O Rules Summary
 25. I/O Rules Details
 26. I/O Rules Matrix
 27. Fitter Device Options
 28. Operating Settings and Conditions
 29. Estimated Delay Added for Hold Timing Summary
 30. Estimated Delay Added for Hold Timing Details
 31. Fitter Messages
 32. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Mon Mar 30 21:57:58 2020       ;
; Quartus Prime Version           ; 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Revision Name                   ; CodeBlockSegmentation                       ;
; Top-level Entity Name           ; cb_seg                                      ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CEBA4F23C7                                 ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 229 / 18,480 ( 1 % )                        ;
; Total registers                 ; 257                                         ;
; Total pins                      ; 33 / 224 ( 15 % )                           ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 7,296 / 3,153,920 ( < 1 % )                 ;
; Total RAM Blocks                ; 5 / 308 ( 2 % )                             ;
; Total DSP Blocks                ; 0 / 66 ( 0 % )                              ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 0 / 4 ( 0 % )                               ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CEBA4F23C7                           ;                                       ;
; Maximum processors allowed for parallel compilation                ; All                                   ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Router Timing Optimization Level                                   ; MAXIMUM                               ; Normal                                ;
; Placement Effort Multiplier                                        ; 4.0                                   ; 1.0                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; On                                    ; Off                                   ;
; Perform Register Retiming for Performance                          ; On                                    ; Off                                   ;
; Fitter Effort                                                      ; Standard Fit                          ; Auto Fit                              ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.06        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   2.1%      ;
;     Processor 3            ;   1.9%      ;
;     Processor 4            ;   1.9%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+---------------------------------------------------+----------------------------+-----------+----------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                              ; Action           ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                            ; Destination Port ; Destination Port Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+---------------------------------------------------+----------------------------+-----------+----------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; clk~inputCLKENA0                                                                                                                                                  ; Created          ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; reset~inputCLKENA0                                                                                                                                                ; Created          ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; CRC_size:cb_size_computation|cal_size:cal_size_inst|Add0~14                                                                                                       ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; CRC_size:cb_size_computation|cal_size:cal_size_inst|Add1~14                                                                                                       ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; CRC_size:cb_size_computation|cal_size:cal_size_inst|Add2~14                                                                                                       ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; CRC_size:cb_size_computation|cal_size:cal_size_inst|Add3~14                                                                                                       ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; CRC_size:cb_size_computation|cal_size:cal_size_inst|Mux15~0                                                                                                       ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; CRC_size:cb_size_computation|cal_size:cal_size_inst|Mux15~1                                                                                                       ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|Equal0~0                                                                                                                           ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|Equal0~0_OTERM93                                                                                                                   ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|Equal0~0_RTM095                                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|Equal0~0_RTM095                                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|Equal0~2                                                                                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|Equal12~0                                                                                                                          ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|Equal12~0_OTERM117                                                                                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|Equal12~0_RTM0119                                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|Equal12~0_RTM0119                                                                                                                  ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|Equal12~1                                                                                                                          ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|Equal12~1_OTERM113                                                                                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|Equal12~1_RTM0115                                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|Equal12~1_RTM0115                                                                                                                  ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|Equal12~2                                                                                                                          ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|Equal12~2_OTERM109                                                                                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|Equal12~2_RTM0111                                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|Equal12~2_RTM0111                                                                                                                  ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|Equal15~0                                                                                                                          ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|Equal15~0_OTERM105                                                                                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|Equal15~0_RTM0107                                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|Equal15~0_RTM0107                                                                                                                  ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|Equal15~1                                                                                                                          ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|Equal15~1_OTERM101                                                                                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|Equal15~1_RTM0103                                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|Equal15~1_RTM0103                                                                                                                  ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|Equal15~2                                                                                                                          ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|Equal15~2_OTERM91                                                                                                                  ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|Equal15~3                                                                                                                          ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|Selector2~0                                                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|Selector2~0_RTM0110                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|Selector2~0_RTM0114                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|Selector2~0_RTM0118                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|Selector5~1                                                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|Selector5~1_RTM094                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|Selector5~2                                                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|Selector5~2_OTERM121                                                                                                               ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|Selector8~0                                                                                                                        ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|Selector13~0                                                                                                                       ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|Selector13~1                                                                                                                       ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|Selector13~2                                                                                                                       ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|block_size~0                                                                                                                       ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|block_size~0_OTERM97                                                                                                               ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|block_size~0_RTM099                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|block_size~0_RTM099                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|block_size~2                                                                                                                       ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|block_size~2_RTM098                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|block_size~2_RTM0102                                                                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|block_size~2_RTM0106                                                                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|cm_in[1]~0                                                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|cnt_fl_in[0]~3                                                                                                                     ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|cnt_fl_in[1]~2                                                                                                                     ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|cnt_fl_in[2]~1                                                                                                                     ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|cnt_fl_in[3]~0                                                                                                                     ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|cnt_fl_in[4]~15                                                                                                                    ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|cnt_fl_in[5]~14                                                                                                                    ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|cnt_fl_in[6]~13                                                                                                                    ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|cnt_fl_in[7]~12                                                                                                                    ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|cnt_fl_in[8]~11                                                                                                                    ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|cnt_fl_in[9]~10                                                                                                                    ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|cnt_fl_in[10]~9                                                                                                                    ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|cnt_fl_in[11]~8                                                                                                                    ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|cnt_fl_in[12]~7                                                                                                                    ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|cnt_fl_in[13]~6                                                                                                                    ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|cnt_fl_in[14]~5                                                                                                                    ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|cnt_fl_in[15]~4                                                                                                                    ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|counter_16bits:cnt_cb|lpm_counter:LPM_COUNTER_component|cntr_8sj:auto_generated|counter_comb_bita0~COUT                            ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|counter_16bits:cnt_cb|lpm_counter:LPM_COUNTER_component|cntr_8sj:auto_generated|counter_reg_bit[0]                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|counter_16bits:cnt_cb|lpm_counter:LPM_COUNTER_component|cntr_8sj:auto_generated|counter_reg_bit[0]_OTERM25                         ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|counter_16bits:cnt_cb|lpm_counter:LPM_COUNTER_component|cntr_8sj:auto_generated|counter_reg_bit[1]                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|counter_16bits:cnt_cb|lpm_counter:LPM_COUNTER_component|cntr_8sj:auto_generated|counter_reg_bit[1]_OTERM27                         ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|counter_16bits:cnt_cb|lpm_counter:LPM_COUNTER_component|cntr_8sj:auto_generated|counter_reg_bit[2]                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|counter_16bits:cnt_cb|lpm_counter:LPM_COUNTER_component|cntr_8sj:auto_generated|counter_reg_bit[2]_OTERM37                         ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|counter_16bits:cnt_cb|lpm_counter:LPM_COUNTER_component|cntr_8sj:auto_generated|counter_reg_bit[3]                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|counter_16bits:cnt_cb|lpm_counter:LPM_COUNTER_component|cntr_8sj:auto_generated|counter_reg_bit[3]_OTERM33                         ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|counter_16bits:cnt_cb|lpm_counter:LPM_COUNTER_component|cntr_8sj:auto_generated|counter_reg_bit[4]                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|counter_16bits:cnt_cb|lpm_counter:LPM_COUNTER_component|cntr_8sj:auto_generated|counter_reg_bit[4]_OTERM35                         ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|counter_16bits:cnt_cb|lpm_counter:LPM_COUNTER_component|cntr_8sj:auto_generated|counter_reg_bit[5]                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|counter_16bits:cnt_cb|lpm_counter:LPM_COUNTER_component|cntr_8sj:auto_generated|counter_reg_bit[5]_OTERM39                         ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|counter_16bits:cnt_cb|lpm_counter:LPM_COUNTER_component|cntr_8sj:auto_generated|counter_reg_bit[6]                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|counter_16bits:cnt_cb|lpm_counter:LPM_COUNTER_component|cntr_8sj:auto_generated|counter_reg_bit[6]_OTERM41                         ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|counter_16bits:cnt_cb|lpm_counter:LPM_COUNTER_component|cntr_8sj:auto_generated|counter_reg_bit[7]                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|counter_16bits:cnt_cb|lpm_counter:LPM_COUNTER_component|cntr_8sj:auto_generated|counter_reg_bit[7]_OTERM43                         ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|counter_16bits:cnt_cb|lpm_counter:LPM_COUNTER_component|cntr_8sj:auto_generated|counter_reg_bit[8]                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|counter_16bits:cnt_cb|lpm_counter:LPM_COUNTER_component|cntr_8sj:auto_generated|counter_reg_bit[8]_OTERM45                         ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|counter_16bits:cnt_cb|lpm_counter:LPM_COUNTER_component|cntr_8sj:auto_generated|counter_reg_bit[9]                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|counter_16bits:cnt_cb|lpm_counter:LPM_COUNTER_component|cntr_8sj:auto_generated|counter_reg_bit[9]_OTERM47                         ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|counter_16bits:cnt_cb|lpm_counter:LPM_COUNTER_component|cntr_8sj:auto_generated|counter_reg_bit[10]                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|counter_16bits:cnt_cb|lpm_counter:LPM_COUNTER_component|cntr_8sj:auto_generated|counter_reg_bit[10]_OTERM49                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|counter_16bits:cnt_cb|lpm_counter:LPM_COUNTER_component|cntr_8sj:auto_generated|counter_reg_bit[11]                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|counter_16bits:cnt_cb|lpm_counter:LPM_COUNTER_component|cntr_8sj:auto_generated|counter_reg_bit[11]_OTERM29                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|counter_16bits:cnt_cb|lpm_counter:LPM_COUNTER_component|cntr_8sj:auto_generated|counter_reg_bit[12]                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|counter_16bits:cnt_cb|lpm_counter:LPM_COUNTER_component|cntr_8sj:auto_generated|counter_reg_bit[12]_OTERM31                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|counter_16bits:cnt_cb|lpm_counter:LPM_COUNTER_component|cntr_8sj:auto_generated|counter_reg_bit[13]                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|counter_16bits:cnt_cb|lpm_counter:LPM_COUNTER_component|cntr_8sj:auto_generated|counter_reg_bit[13]_OTERM51                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|counter_16bits:cnt_cb|lpm_counter:LPM_COUNTER_component|cntr_8sj:auto_generated|counter_reg_bit[14]                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|counter_16bits:cnt_cb|lpm_counter:LPM_COUNTER_component|cntr_8sj:auto_generated|counter_reg_bit[14]_OTERM53                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|counter_16bits:cnt_cb|lpm_counter:LPM_COUNTER_component|cntr_8sj:auto_generated|counter_reg_bit[15]                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|counter_16bits:cnt_cb|lpm_counter:LPM_COUNTER_component|cntr_8sj:auto_generated|counter_reg_bit[15]_OTERM55                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|counter_16bits:cnt_fill|lpm_counter:LPM_COUNTER_component|cntr_8sj:auto_generated|_~0                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|counter_16bits:cnt_fill|lpm_counter:LPM_COUNTER_component|cntr_8sj:auto_generated|counter_comb_bita0~COUT                          ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|counter_16bits:cnt_fill|lpm_counter:LPM_COUNTER_component|cntr_8sj:auto_generated|counter_reg_bit[0]                               ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|counter_16bits:cnt_fill|lpm_counter:LPM_COUNTER_component|cntr_8sj:auto_generated|counter_reg_bit[0]_OTERM81                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|counter_16bits:cnt_fill|lpm_counter:LPM_COUNTER_component|cntr_8sj:auto_generated|counter_reg_bit[1]                               ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|counter_16bits:cnt_fill|lpm_counter:LPM_COUNTER_component|cntr_8sj:auto_generated|counter_reg_bit[1]_OTERM83                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|counter_16bits:cnt_fill|lpm_counter:LPM_COUNTER_component|cntr_8sj:auto_generated|counter_reg_bit[2]                               ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|counter_16bits:cnt_fill|lpm_counter:LPM_COUNTER_component|cntr_8sj:auto_generated|counter_reg_bit[2]_OTERM85                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|counter_16bits:cnt_fill|lpm_counter:LPM_COUNTER_component|cntr_8sj:auto_generated|counter_reg_bit[3]                               ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|counter_16bits:cnt_fill|lpm_counter:LPM_COUNTER_component|cntr_8sj:auto_generated|counter_reg_bit[3]_OTERM87                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|counter_16bits:cnt_fill|lpm_counter:LPM_COUNTER_component|cntr_8sj:auto_generated|counter_reg_bit[4]                               ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|counter_16bits:cnt_fill|lpm_counter:LPM_COUNTER_component|cntr_8sj:auto_generated|counter_reg_bit[4]_OTERM57                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|counter_16bits:cnt_fill|lpm_counter:LPM_COUNTER_component|cntr_8sj:auto_generated|counter_reg_bit[5]                               ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|counter_16bits:cnt_fill|lpm_counter:LPM_COUNTER_component|cntr_8sj:auto_generated|counter_reg_bit[5]_OTERM59                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|counter_16bits:cnt_fill|lpm_counter:LPM_COUNTER_component|cntr_8sj:auto_generated|counter_reg_bit[6]                               ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|counter_16bits:cnt_fill|lpm_counter:LPM_COUNTER_component|cntr_8sj:auto_generated|counter_reg_bit[6]_OTERM61                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|counter_16bits:cnt_fill|lpm_counter:LPM_COUNTER_component|cntr_8sj:auto_generated|counter_reg_bit[7]                               ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|counter_16bits:cnt_fill|lpm_counter:LPM_COUNTER_component|cntr_8sj:auto_generated|counter_reg_bit[7]_OTERM63                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|counter_16bits:cnt_fill|lpm_counter:LPM_COUNTER_component|cntr_8sj:auto_generated|counter_reg_bit[8]                               ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|counter_16bits:cnt_fill|lpm_counter:LPM_COUNTER_component|cntr_8sj:auto_generated|counter_reg_bit[8]_OTERM65                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|counter_16bits:cnt_fill|lpm_counter:LPM_COUNTER_component|cntr_8sj:auto_generated|counter_reg_bit[9]                               ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|counter_16bits:cnt_fill|lpm_counter:LPM_COUNTER_component|cntr_8sj:auto_generated|counter_reg_bit[9]_OTERM67                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|counter_16bits:cnt_fill|lpm_counter:LPM_COUNTER_component|cntr_8sj:auto_generated|counter_reg_bit[10]                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|counter_16bits:cnt_fill|lpm_counter:LPM_COUNTER_component|cntr_8sj:auto_generated|counter_reg_bit[10]_OTERM69                      ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|counter_16bits:cnt_fill|lpm_counter:LPM_COUNTER_component|cntr_8sj:auto_generated|counter_reg_bit[11]                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|counter_16bits:cnt_fill|lpm_counter:LPM_COUNTER_component|cntr_8sj:auto_generated|counter_reg_bit[11]_OTERM71                      ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|counter_16bits:cnt_fill|lpm_counter:LPM_COUNTER_component|cntr_8sj:auto_generated|counter_reg_bit[12]                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|counter_16bits:cnt_fill|lpm_counter:LPM_COUNTER_component|cntr_8sj:auto_generated|counter_reg_bit[12]_OTERM73                      ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|counter_16bits:cnt_fill|lpm_counter:LPM_COUNTER_component|cntr_8sj:auto_generated|counter_reg_bit[13]                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|counter_16bits:cnt_fill|lpm_counter:LPM_COUNTER_component|cntr_8sj:auto_generated|counter_reg_bit[13]_OTERM75                      ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|counter_16bits:cnt_fill|lpm_counter:LPM_COUNTER_component|cntr_8sj:auto_generated|counter_reg_bit[14]                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|counter_16bits:cnt_fill|lpm_counter:LPM_COUNTER_component|cntr_8sj:auto_generated|counter_reg_bit[14]_OTERM77                      ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|counter_16bits:cnt_fill|lpm_counter:LPM_COUNTER_component|cntr_8sj:auto_generated|counter_reg_bit[15]                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|counter_16bits:cnt_fill|lpm_counter:LPM_COUNTER_component|cntr_8sj:auto_generated|counter_reg_bit[15]_OTERM79                      ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|cp_in[1]~0                                                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|register_1bit:req_crc|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|register_1bit:req_crc|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]_OTERM89                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|register_1bit:req_crc|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]~0                                                                ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|register_2bits:cm|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                                                                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|register_2bits:cm|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]_OTERM125                                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|register_2bits:cp|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                                                                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; data_fsm:datapath_control_unit|register_2bits:cp|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]_OTERM123                                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; fifo_tb:data_fifo|scfifo:scfifo_component|scfifo_e891:auto_generated|a_dpfifo_le91:dpfifo|cntr_vhb:rd_ptr_msb|counter_comb_bita0~COUT                             ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; fifo_tb:data_fifo|scfifo:scfifo_component|scfifo_e891:auto_generated|a_dpfifo_le91:dpfifo|cntr_vhb:rd_ptr_msb|counter_reg_bit[0]                                  ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; fifo_tb:data_fifo|scfifo:scfifo_component|scfifo_e891:auto_generated|a_dpfifo_le91:dpfifo|cntr_vhb:rd_ptr_msb|counter_reg_bit[0]_OTERM21                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; fifo_tb:data_fifo|scfifo:scfifo_component|scfifo_e891:auto_generated|a_dpfifo_le91:dpfifo|cntr_vhb:rd_ptr_msb|counter_reg_bit[1]                                  ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; fifo_tb:data_fifo|scfifo:scfifo_component|scfifo_e891:auto_generated|a_dpfifo_le91:dpfifo|cntr_vhb:rd_ptr_msb|counter_reg_bit[1]_OTERM19                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; fifo_tb:data_fifo|scfifo:scfifo_component|scfifo_e891:auto_generated|a_dpfifo_le91:dpfifo|cntr_vhb:rd_ptr_msb|counter_reg_bit[2]                                  ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; fifo_tb:data_fifo|scfifo:scfifo_component|scfifo_e891:auto_generated|a_dpfifo_le91:dpfifo|cntr_vhb:rd_ptr_msb|counter_reg_bit[2]_OTERM17                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; fifo_tb:data_fifo|scfifo:scfifo_component|scfifo_e891:auto_generated|a_dpfifo_le91:dpfifo|cntr_vhb:rd_ptr_msb|counter_reg_bit[3]                                  ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; fifo_tb:data_fifo|scfifo:scfifo_component|scfifo_e891:auto_generated|a_dpfifo_le91:dpfifo|cntr_vhb:rd_ptr_msb|counter_reg_bit[3]_OTERM15                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; fifo_tb:data_fifo|scfifo:scfifo_component|scfifo_e891:auto_generated|a_dpfifo_le91:dpfifo|cntr_vhb:rd_ptr_msb|counter_reg_bit[4]                                  ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; fifo_tb:data_fifo|scfifo:scfifo_component|scfifo_e891:auto_generated|a_dpfifo_le91:dpfifo|cntr_vhb:rd_ptr_msb|counter_reg_bit[4]_OTERM13                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; fifo_tb:data_fifo|scfifo:scfifo_component|scfifo_e891:auto_generated|a_dpfifo_le91:dpfifo|cntr_vhb:rd_ptr_msb|counter_reg_bit[5]                                  ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; fifo_tb:data_fifo|scfifo:scfifo_component|scfifo_e891:auto_generated|a_dpfifo_le91:dpfifo|cntr_vhb:rd_ptr_msb|counter_reg_bit[5]_OTERM11                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; fifo_tb:data_fifo|scfifo:scfifo_component|scfifo_e891:auto_generated|a_dpfifo_le91:dpfifo|cntr_vhb:rd_ptr_msb|counter_reg_bit[6]                                  ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; fifo_tb:data_fifo|scfifo:scfifo_component|scfifo_e891:auto_generated|a_dpfifo_le91:dpfifo|cntr_vhb:rd_ptr_msb|counter_reg_bit[6]_OTERM9                           ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; fifo_tb:data_fifo|scfifo:scfifo_component|scfifo_e891:auto_generated|a_dpfifo_le91:dpfifo|cntr_vhb:rd_ptr_msb|counter_reg_bit[7]                                  ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; fifo_tb:data_fifo|scfifo:scfifo_component|scfifo_e891:auto_generated|a_dpfifo_le91:dpfifo|cntr_vhb:rd_ptr_msb|counter_reg_bit[7]_OTERM7                           ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; fifo_tb:data_fifo|scfifo:scfifo_component|scfifo_e891:auto_generated|a_dpfifo_le91:dpfifo|cntr_vhb:rd_ptr_msb|counter_reg_bit[8]                                  ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; fifo_tb:data_fifo|scfifo:scfifo_component|scfifo_e891:auto_generated|a_dpfifo_le91:dpfifo|cntr_vhb:rd_ptr_msb|counter_reg_bit[8]_OTERM5                           ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; fifo_tb:data_fifo|scfifo:scfifo_component|scfifo_e891:auto_generated|a_dpfifo_le91:dpfifo|cntr_vhb:rd_ptr_msb|counter_reg_bit[9]                                  ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; fifo_tb:data_fifo|scfifo:scfifo_component|scfifo_e891:auto_generated|a_dpfifo_le91:dpfifo|cntr_vhb:rd_ptr_msb|counter_reg_bit[9]_OTERM3                           ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; fifo_tb:data_fifo|scfifo:scfifo_component|scfifo_e891:auto_generated|a_dpfifo_le91:dpfifo|cntr_vhb:rd_ptr_msb|counter_reg_bit[10]                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; fifo_tb:data_fifo|scfifo:scfifo_component|scfifo_e891:auto_generated|a_dpfifo_le91:dpfifo|cntr_vhb:rd_ptr_msb|counter_reg_bit[10]_OTERM1                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; fifo_tb:data_fifo|scfifo:scfifo_component|scfifo_e891:auto_generated|a_dpfifo_le91:dpfifo|rd_ptr_lsb                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; fifo_tb:data_fifo|scfifo:scfifo_component|scfifo_e891:auto_generated|a_dpfifo_le91:dpfifo|rd_ptr_lsb_OTERM23                                                      ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; fifo_tb:data_fifo|scfifo:scfifo_component|scfifo_e891:auto_generated|a_dpfifo_le91:dpfifo|rd_ptr_lsb~0                                                            ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; CRC_size:cb_size_computation|fifo20:fifo20_inst|scfifo:scfifo_component|scfifo_mj91:auto_generated|a_dpfifo_tp91:dpfifo|cntr_ug7:usedw_counter|counter_reg_bit[0] ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CRC_size:cb_size_computation|fifo20:fifo20_inst|scfifo:scfifo_component|scfifo_mj91:auto_generated|a_dpfifo_tp91:dpfifo|cntr_ug7:usedw_counter|counter_reg_bit[0]~DUPLICATE ;                  ;                       ;
; CRC_size:cb_size_computation|fifo20:fifo20_inst|scfifo:scfifo_component|scfifo_mj91:auto_generated|a_dpfifo_tp91:dpfifo|usedw_is_1_dff                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CRC_size:cb_size_computation|fifo20:fifo20_inst|scfifo:scfifo_component|scfifo_mj91:auto_generated|a_dpfifo_tp91:dpfifo|usedw_is_1_dff~DUPLICATE                            ;                  ;                       ;
; crc24:crc_mod|shiftreg:shiftreg_inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11]                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; crc24:crc_mod|shiftreg:shiftreg_inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11]~DUPLICATE                                                                                 ;                  ;                       ;
; crc24:crc_mod|shiftreg:shiftreg_inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14]                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; crc24:crc_mod|shiftreg:shiftreg_inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14]~DUPLICATE                                                                                 ;                  ;                       ;
; crc24:crc_mod|shiftreg:shiftreg_inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15]                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; crc24:crc_mod|shiftreg:shiftreg_inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15]~DUPLICATE                                                                                 ;                  ;                       ;
; data_fsm:datapath_control_unit|Equal12~1_OTERM113                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; data_fsm:datapath_control_unit|Equal12~1_OTERM113DUPLICATE                                                                                                                  ;                  ;                       ;
; data_fsm:datapath_control_unit|Equal12~2_OTERM109                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; data_fsm:datapath_control_unit|Equal12~2_OTERM109DUPLICATE                                                                                                                  ;                  ;                       ;
; data_fsm:datapath_control_unit|Equal15~0_OTERM105                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; data_fsm:datapath_control_unit|Equal15~0_OTERM105DUPLICATE                                                                                                                  ;                  ;                       ;
; data_fsm:datapath_control_unit|Selector5~2_OTERM121                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; data_fsm:datapath_control_unit|Selector5~2_OTERM121DUPLICATE                                                                                                                ;                  ;                       ;
; data_fsm:datapath_control_unit|counter_16bits:cnt_cb|lpm_counter:LPM_COUNTER_component|cntr_8sj:auto_generated|counter_reg_bit[0]                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; data_fsm:datapath_control_unit|counter_16bits:cnt_cb|lpm_counter:LPM_COUNTER_component|cntr_8sj:auto_generated|counter_reg_bit[0]~DUPLICATE                                 ;                  ;                       ;
; data_fsm:datapath_control_unit|counter_16bits:cnt_cb|lpm_counter:LPM_COUNTER_component|cntr_8sj:auto_generated|counter_reg_bit[3]                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; data_fsm:datapath_control_unit|counter_16bits:cnt_cb|lpm_counter:LPM_COUNTER_component|cntr_8sj:auto_generated|counter_reg_bit[3]~DUPLICATE                                 ;                  ;                       ;
; data_fsm:datapath_control_unit|counter_16bits:cnt_fill|lpm_counter:LPM_COUNTER_component|cntr_8sj:auto_generated|counter_reg_bit[0]                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; data_fsm:datapath_control_unit|counter_16bits:cnt_fill|lpm_counter:LPM_COUNTER_component|cntr_8sj:auto_generated|counter_reg_bit[0]~DUPLICATE                               ;                  ;                       ;
; data_fsm:datapath_control_unit|register_1bit:req_crc|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; data_fsm:datapath_control_unit|register_1bit:req_crc|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]~DUPLICATE                                                                  ;                  ;                       ;
; data_fsm:datapath_control_unit|register_2bits:cm|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; data_fsm:datapath_control_unit|register_2bits:cm|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]~DUPLICATE                                                                      ;                  ;                       ;
; data_fsm:datapath_control_unit|state_reg.FILLING                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; data_fsm:datapath_control_unit|state_reg.FILLING~DUPLICATE                                                                                                                  ;                  ;                       ;
; data_fsm:datapath_control_unit|state_reg.LOAD_SIZE                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; data_fsm:datapath_control_unit|state_reg.LOAD_SIZE~DUPLICATE                                                                                                                ;                  ;                       ;
; data_fsm:datapath_control_unit|state_reg.READ_SIZE                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; data_fsm:datapath_control_unit|state_reg.READ_SIZE~DUPLICATE                                                                                                                ;                  ;                       ;
; fifo_tb:data_fifo|scfifo:scfifo_component|scfifo_e891:auto_generated|a_dpfifo_le91:dpfifo|cntr_vhb:rd_ptr_msb|counter_reg_bit[2]                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo_tb:data_fifo|scfifo:scfifo_component|scfifo_e891:auto_generated|a_dpfifo_le91:dpfifo|cntr_vhb:rd_ptr_msb|counter_reg_bit[2]~DUPLICATE                                  ;                  ;                       ;
; fifo_tb:data_fifo|scfifo:scfifo_component|scfifo_e891:auto_generated|a_dpfifo_le91:dpfifo|cntr_vhb:rd_ptr_msb|counter_reg_bit[4]                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo_tb:data_fifo|scfifo:scfifo_component|scfifo_e891:auto_generated|a_dpfifo_le91:dpfifo|cntr_vhb:rd_ptr_msb|counter_reg_bit[4]~DUPLICATE                                  ;                  ;                       ;
; fifo_tb:data_fifo|scfifo:scfifo_component|scfifo_e891:auto_generated|a_dpfifo_le91:dpfifo|cntr_vhb:rd_ptr_msb|counter_reg_bit[5]                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo_tb:data_fifo|scfifo:scfifo_component|scfifo_e891:auto_generated|a_dpfifo_le91:dpfifo|cntr_vhb:rd_ptr_msb|counter_reg_bit[5]~DUPLICATE                                  ;                  ;                       ;
; fifo_tb:data_fifo|scfifo:scfifo_component|scfifo_e891:auto_generated|a_dpfifo_le91:dpfifo|cntr_vhb:rd_ptr_msb|counter_reg_bit[6]                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo_tb:data_fifo|scfifo:scfifo_component|scfifo_e891:auto_generated|a_dpfifo_le91:dpfifo|cntr_vhb:rd_ptr_msb|counter_reg_bit[6]~DUPLICATE                                  ;                  ;                       ;
; fifo_tb:data_fifo|scfifo:scfifo_component|scfifo_e891:auto_generated|a_dpfifo_le91:dpfifo|cntr_vhb:rd_ptr_msb|counter_reg_bit[7]                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo_tb:data_fifo|scfifo:scfifo_component|scfifo_e891:auto_generated|a_dpfifo_le91:dpfifo|cntr_vhb:rd_ptr_msb|counter_reg_bit[7]~DUPLICATE                                  ;                  ;                       ;
; fifo_tb:data_fifo|scfifo:scfifo_component|scfifo_e891:auto_generated|a_dpfifo_le91:dpfifo|cntr_vhb:rd_ptr_msb|counter_reg_bit[9]                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo_tb:data_fifo|scfifo:scfifo_component|scfifo_e891:auto_generated|a_dpfifo_le91:dpfifo|cntr_vhb:rd_ptr_msb|counter_reg_bit[9]~DUPLICATE                                  ;                  ;                       ;
; fifo_tb:data_fifo|scfifo:scfifo_component|scfifo_e891:auto_generated|a_dpfifo_le91:dpfifo|cntr_vhb:rd_ptr_msb|counter_reg_bit[10]                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo_tb:data_fifo|scfifo:scfifo_component|scfifo_e891:auto_generated|a_dpfifo_le91:dpfifo|cntr_vhb:rd_ptr_msb|counter_reg_bit[10]~DUPLICATE                                 ;                  ;                       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+---------------------------------------------------+----------------------------+-----------+----------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+--------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                     ;
+---------------------+--------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]      ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+--------------------+----------------------------+--------------------------+
; Placement (by node) ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 729 ) ; 0.00 % ( 0 / 729 )         ; 0.00 % ( 0 / 729 )       ;
;     -- Achieved     ; 0.00 % ( 0 / 729 ) ; 0.00 % ( 0 / 729 )         ; 0.00 % ( 0 / 729 )       ;
;                     ;                    ;                            ;                          ;
; Routing (by net)    ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+--------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 729 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/Courses/ECE559/CBSeg/output_files/CodeBlockSegmentation.pin.


+------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                            ;
+-------------------------------------------------------------+--------------------+-------+
; Resource                                                    ; Usage              ; %     ;
+-------------------------------------------------------------+--------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 229 / 18,480       ; 1 %   ;
; ALMs needed [=A-B+C]                                        ; 229                ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 241 / 18,480       ; 1 %   ;
;         [a] ALMs used for LUT logic and registers           ; 113                ;       ;
;         [b] ALMs used for LUT logic                         ; 124                ;       ;
;         [c] ALMs used for registers                         ; 4                  ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                  ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 12 / 18,480        ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 0 / 18,480         ; 0 %   ;
;         [a] Due to location constrained logic               ; 0                  ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                  ;       ;
;         [c] Due to LAB input limits                         ; 0                  ;       ;
;         [d] Due to virtual I/Os                             ; 0                  ;       ;
;                                                             ;                    ;       ;
; Difficulty packing design                                   ; Low                ;       ;
;                                                             ;                    ;       ;
; Total LABs:  partially or completely used                   ; 31 / 1,848         ; 2 %   ;
;     -- Logic LABs                                           ; 31                 ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                  ;       ;
;                                                             ;                    ;       ;
; Combinational ALUT usage for logic                          ; 417                ;       ;
;     -- 7 input functions                                    ; 10                 ;       ;
;     -- 6 input functions                                    ; 50                 ;       ;
;     -- 5 input functions                                    ; 60                 ;       ;
;     -- 4 input functions                                    ; 40                 ;       ;
;     -- <=3 input functions                                  ; 257                ;       ;
; Combinational ALUT usage for route-throughs                 ; 1                  ;       ;
;                                                             ;                    ;       ;
; Dedicated logic registers                                   ; 257                ;       ;
;     -- By type:                                             ;                    ;       ;
;         -- Primary logic registers                          ; 233 / 36,960       ; < 1 % ;
;         -- Secondary logic registers                        ; 24 / 36,960        ; < 1 % ;
;     -- By function:                                         ;                    ;       ;
;         -- Design implementation registers                  ; 233                ;       ;
;         -- Routing optimization registers                   ; 24                 ;       ;
;                                                             ;                    ;       ;
; Virtual pins                                                ; 0                  ;       ;
; I/O pins                                                    ; 33 / 224           ; 15 %  ;
;     -- Clock pins                                           ; 1 / 9              ; 11 %  ;
;     -- Dedicated input pins                                 ; 0 / 11             ; 0 %   ;
;                                                             ;                    ;       ;
; M10K blocks                                                 ; 5 / 308            ; 2 %   ;
; Total MLAB memory bits                                      ; 0                  ;       ;
; Total block memory bits                                     ; 7,296 / 3,153,920  ; < 1 % ;
; Total block memory implementation bits                      ; 51,200 / 3,153,920 ; 2 %   ;
;                                                             ;                    ;       ;
; Total DSP Blocks                                            ; 0 / 66             ; 0 %   ;
;                                                             ;                    ;       ;
; Fractional PLLs                                             ; 0 / 4              ; 0 %   ;
; Global signals                                              ; 2                  ;       ;
;     -- Global clocks                                        ; 2 / 16             ; 13 %  ;
;     -- Quadrant clocks                                      ; 0 / 88             ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 68             ; 0 %   ;
; SERDES Receivers                                            ; 0 / 68             ; 0 %   ;
; JTAGs                                                       ; 0 / 1              ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1              ; 0 %   ;
; CRC blocks                                                  ; 0 / 1              ; 0 %   ;
; Remote update blocks                                        ; 0 / 1              ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1              ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3              ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 0.3% / 0.3% / 0.3% ;       ;
; Peak interconnect usage (total/H/V)                         ; 4.0% / 4.2% / 3.5% ;       ;
; Maximum fan-out                                             ; 267                ;       ;
; Highest non-global fan-out                                  ; 38                 ;       ;
; Total fan-out                                               ; 2426               ;       ;
; Average fan-out                                             ; 3.24               ;       ;
+-------------------------------------------------------------+--------------------+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                          ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 229 / 18480 ( 1 % )   ; 0 / 18480 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 229                   ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 241 / 18480 ( 1 % )   ; 0 / 18480 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 113                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 124                   ; 0                              ;
;         [c] ALMs used for registers                         ; 4                     ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 12 / 18480 ( < 1 % )  ; 0 / 18480 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 0 / 18480 ( 0 % )     ; 0 / 18480 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ; 0                              ;
;         [c] Due to LAB input limits                         ; 0                     ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                            ;
;                                                             ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 31 / 1848 ( 2 % )     ; 0 / 1848 ( 0 % )               ;
;     -- Logic LABs                                           ; 31                    ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 417                   ; 0                              ;
;     -- 7 input functions                                    ; 10                    ; 0                              ;
;     -- 6 input functions                                    ; 50                    ; 0                              ;
;     -- 5 input functions                                    ; 60                    ; 0                              ;
;     -- 4 input functions                                    ; 40                    ; 0                              ;
;     -- <=3 input functions                                  ; 257                   ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 1                     ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                                ;
;         -- Primary logic registers                          ; 233 / 36960 ( < 1 % ) ; 0 / 36960 ( 0 % )              ;
;         -- Secondary logic registers                        ; 24 / 36960 ( < 1 % )  ; 0 / 36960 ( 0 % )              ;
;     -- By function:                                         ;                       ;                                ;
;         -- Design implementation registers                  ; 233                   ; 0                              ;
;         -- Routing optimization registers                   ; 24                    ; 0                              ;
;                                                             ;                       ;                                ;
;                                                             ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                              ;
; I/O pins                                                    ; 33                    ; 0                              ;
; I/O registers                                               ; 0                     ; 0                              ;
; Total block memory bits                                     ; 7296                  ; 0                              ;
; Total block memory implementation bits                      ; 51200                 ; 0                              ;
; M10K block                                                  ; 5 / 308 ( 1 % )       ; 0 / 308 ( 0 % )                ;
; Clock enable block                                          ; 2 / 104 ( 1 % )       ; 0 / 104 ( 0 % )                ;
;                                                             ;                       ;                                ;
; Connections                                                 ;                       ;                                ;
;     -- Input Connections                                    ; 0                     ; 0                              ;
;     -- Registered Input Connections                         ; 0                     ; 0                              ;
;     -- Output Connections                                   ; 0                     ; 0                              ;
;     -- Registered Output Connections                        ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Internal Connections                                        ;                       ;                                ;
;     -- Total Connections                                    ; 2472                  ; 0                              ;
;     -- Registered Connections                               ; 846                   ; 0                              ;
;                                                             ;                       ;                                ;
; External Connections                                        ;                       ;                                ;
;     -- Top                                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Partition Interface                                         ;                       ;                                ;
;     -- Input Ports                                          ; 23                    ; 0                              ;
;     -- Output Ports                                         ; 10                    ; 0                              ;
;     -- Bidir Ports                                          ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Registered Ports                                            ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Port Connectivity                                           ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                              ;
+-------------------------------------------------------------+-----------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                    ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; clk            ; M16   ; 5B       ; 54           ; 18           ; 60           ; 267                   ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; reset          ; N16   ; 5B       ; 54           ; 18           ; 43           ; 257                   ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; rreq_enc_fifo  ; E9    ; 8A       ; 10           ; 45           ; 0            ; 15                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; rreq_itl_fifo  ; N1    ; 2A       ; 0            ; 19           ; 54           ; 15                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; tb_in          ; E2    ; 2A       ; 0            ; 20           ; 20           ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; tb_size_in[0]  ; N21   ; 5B       ; 54           ; 18           ; 94           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; tb_size_in[10] ; C2    ; 2A       ; 0            ; 21           ; 37           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; tb_size_in[11] ; G1    ; 2A       ; 0            ; 21           ; 20           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; tb_size_in[12] ; U2    ; 2A       ; 0            ; 19           ; 3            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; tb_size_in[13] ; Y3    ; 2A       ; 0            ; 18           ; 43           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; tb_size_in[14] ; G2    ; 2A       ; 0            ; 21           ; 3            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; tb_size_in[15] ; F7    ; 8A       ; 8            ; 45           ; 74           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; tb_size_in[1]  ; L1    ; 2A       ; 0            ; 20           ; 54           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; tb_size_in[2]  ; U8    ; 3A       ; 10           ; 0            ; 74           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; tb_size_in[3]  ; W2    ; 2A       ; 0            ; 18           ; 60           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; tb_size_in[4]  ; D3    ; 2A       ; 0            ; 20           ; 3            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; tb_size_in[5]  ; R6    ; 3A       ; 10           ; 0            ; 57           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; tb_size_in[6]  ; C1    ; 2A       ; 0            ; 21           ; 54           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; tb_size_in[7]  ; U1    ; 2A       ; 0            ; 19           ; 20           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; tb_size_in[8]  ; AA2   ; 2A       ; 0            ; 18           ; 77           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; tb_size_in[9]  ; AA1   ; 2A       ; 0            ; 18           ; 94           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; wreq_data      ; M21   ; 5B       ; 54           ; 20           ; 54           ; 14                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; wreq_size      ; N2    ; 2A       ; 0            ; 19           ; 37           ; 15                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; empty_enc_fifo ; L2    ; 2A       ; 0            ; 20           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; empty_itl_fifo ; R5    ; 3A       ; 10           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; q_enc_fifo[0]  ; P6    ; 3A       ; 11           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; q_enc_fifo[1]  ; W9    ; 3A       ; 11           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; q_enc_fifo[2]  ; P16   ; 5A       ; 54           ; 17           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; q_itl_fifo[0]  ; C6    ; 8A       ; 12           ; 45           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; q_itl_fifo[1]  ; N6    ; 3A       ; 11           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; q_itl_fifo[2]  ; W8    ; 3A       ; 11           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; q_itl_fifo[3]  ; N19   ; 5B       ; 54           ; 19           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; q_itl_fifo[4]  ; M18   ; 5B       ; 54           ; 19           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------+
; I/O Bank Usage                                                              ;
+----------+-------------------+---------------+--------------+---------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+-------------------+---------------+--------------+---------------+
; 2A       ; 16 / 16 ( 100 % ) ; 2.5V          ; --           ; 2.5V          ;
; 3A       ; 7 / 16 ( 44 % )   ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 0 / 32 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 0 / 48 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 1 / 16 ( 6 % )    ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 6 / 16 ( 38 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 48 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 3 / 32 ( 9 % )    ; 2.5V          ; --           ; 2.5V          ;
+----------+-------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A2       ; 288        ; 9A       ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; A4       ; 290        ; 9A       ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A5       ; 264        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A7       ; 273        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 271        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 262        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 260        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A12      ; 242        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 230        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 218        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 216        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A17      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ; 29         ; 2A       ; tb_size_in[9]                   ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AA2      ; 31         ; 2A       ; tb_size_in[8]                   ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ; 53         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ; 79         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA8      ; 82         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA9      ; 89         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA10     ; 87         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 105        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 113        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 111        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA15     ; 116        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA17     ; 127        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA18     ; 129        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 130        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 132        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA22     ; 137        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ; 55         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB4      ; 57         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB5      ; 76         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB6      ; 74         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB7      ; 81         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB8      ; 84         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ; 98         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB11     ; 100        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB12     ; 108        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB13     ; 106        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB15     ; 114        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AB17     ; 119        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ; 121        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ; 122        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB21     ; 124        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 135        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B5       ; 266        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 268        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 270        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ; 263        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B11      ; 250        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 240        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 228        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 225        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 204        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B19      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C1       ; 16         ; 2A       ; tb_size_in[6]                   ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; C2       ; 18         ; 2A       ; tb_size_in[10]                  ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; C3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C5       ; 292        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C6       ; 272        ; 8A       ; q_itl_fifo[0]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C8       ; 278        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 265        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C11      ; 248        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C13      ; 241        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; C15      ; 223        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 206        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ; 22         ; 2A       ; tb_size_in[4]                   ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; D4       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D6       ; 274        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 276        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 277        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D12      ; 247        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ; 239        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D14      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D16      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D17      ; 207        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E1       ;            ; 1A, 2A   ; VCCPD1A2A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E2       ; 20         ; 2A       ; tb_in                           ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; E3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E5       ; 289        ; 9A       ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E6       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E7       ; 282        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E9       ; 275        ; 8A       ; rreq_enc_fifo                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E10      ; 267        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E11      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E12      ; 249        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E14      ; 231        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ; 215        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E16      ; 209        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E18      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 291        ; 9A       ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 280        ; 8A       ; tb_size_in[15]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; F8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ; 269        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 253        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F12      ; 238        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F13      ; 233        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 226        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 217        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F17      ; 202        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F21      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G1       ; 17         ; 2A       ; tb_size_in[11]                  ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; G2       ; 19         ; 2A       ; tb_size_in[14]                  ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 287        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 279        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G8       ; 258        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G10      ; 251        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 236        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 245        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 237        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 224        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 210        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 208        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 211        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ; 286        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ; 281        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H8       ; 256        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ; 261        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H10      ; 234        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H11      ; 243        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H13      ; 235        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 227        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 221        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ; 219        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H17      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H18      ; 213        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J1       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J2       ;            ; 1A, 2A   ; VCCPD1A2A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 285        ; 9A       ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 255        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ; 257        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J9       ; 259        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J11      ; 232        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J13      ; 229        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J17      ; 220        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 214        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 212        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K6       ; 284        ; 9A       ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 254        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K9       ; 246        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ; 222        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K17      ; 178        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K18      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ; 205        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K20      ; 203        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K21      ; 183        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 185        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L1       ; 21         ; 2A       ; tb_size_in[1]                   ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L2       ; 23         ; 2A       ; empty_enc_fifo                  ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L6       ; 283        ; 9A       ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 252        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L8       ; 244        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L9       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ; 180        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L18      ; 184        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L19      ; 182        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L20      ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L22      ; 177        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ; 48         ; 3A       ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ; 70         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M7       ; 72         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M8       ; 86         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M9       ; 88         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ; 172        ; 5B       ; clk                             ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M17      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M18      ; 176        ; 5B       ; q_itl_fifo[4]                   ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M19      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M20      ; 179        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M21      ; 181        ; 5B       ; wreq_data                       ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M22      ; 175        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ; 24         ; 2A       ; rreq_itl_fifo                   ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N2       ; 26         ; 2A       ; wreq_size                       ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N6       ; 64         ; 3A       ; q_itl_fifo[1]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; N7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N8       ; 80         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N9       ; 104        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 170        ; 5B       ; reset                           ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N19      ; 174        ; 5B       ; q_itl_fifo[3]                   ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N20      ; 171        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N21      ; 173        ; 5B       ; tb_size_in[0]                   ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ; 50         ; 3A       ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ; 62         ; 3A       ; q_enc_fifo[0]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; P7       ; 73         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P8       ; 78         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P9       ; 102        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ; 97         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ; 142        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ; 167        ; 5A       ; q_enc_fifo[2]                   ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; P17      ; 169        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P18      ; 168        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P19      ; 166        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P20      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P21      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 164        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R2       ;            ; 1A, 2A   ; VCCPD1A2A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ; 49         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; R5       ; 60         ; 3A       ; empty_itl_fifo                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R6       ; 58         ; 3A       ; tb_size_in[5]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R7       ; 71         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R8       ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R9       ; 93         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R10      ; 99         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R11      ; 101        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R12      ; 95         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ; 144        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R15      ; 161        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R16      ; 163        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R17      ; 165        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R18      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; R20      ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; R21      ; 162        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 160        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T4       ; 51         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; T5       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T6       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T7       ; 66         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T8       ; 68         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T9       ; 83         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T10      ; 91         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T11      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T12      ; 110        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T13      ; 112        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T14      ; 126        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T15      ; 159        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ; 157        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T18      ; 155        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T19      ; 154        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T20      ; 156        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T22      ; 158        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ; 25         ; 2A       ; tb_size_in[7]                   ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; U2       ; 27         ; 2A       ; tb_size_in[12]                  ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U6       ; 67         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U7       ; 59         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U8       ; 61         ; 3A       ; tb_size_in[2]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ; 85         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U11      ; 94         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U12      ; 96         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U13      ; 109        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U14      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U15      ; 128        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U16      ; 150        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U17      ; 152        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U18      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 153        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U21      ; 151        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U22      ; 146        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ; 56         ; 3A       ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; V4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ; 52         ; 3A       ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ; 69         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; V9       ; 75         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V10      ; 77         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V11      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ; 107        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V14      ; 118        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V15      ; 120        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V16      ; 134        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V18      ; 149        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V19      ; 147        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V20      ; 131        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V21      ; 148        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W1       ;            ; 2A       ; VREFB2AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ; 28         ; 2A       ; tb_size_in[3]                   ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ; 54         ; 3A       ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; W6       ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 63         ; 3A       ; q_itl_fifo[2]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W9       ; 65         ; 3A       ; q_enc_fifo[1]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W10      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W11      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W12      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W13      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W14      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W15      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W16      ; 136        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W17      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W19      ; 133        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W20      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W21      ; 145        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W22      ; 140        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ; 30         ; 2A       ; tb_size_in[13]                  ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; Y4       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y7       ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y9       ; 92         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y10      ; 90         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y11      ; 103        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y12      ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y14      ; 115        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y15      ; 117        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y16      ; 123        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y17      ; 125        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y19      ; 141        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y20      ; 139        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y21      ; 143        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y22      ; 138        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------+
; I/O Assignment Warnings                        ;
+----------------+-------------------------------+
; Pin Name       ; Reason                        ;
+----------------+-------------------------------+
; q_itl_fifo[0]  ; Incomplete set of assignments ;
; q_itl_fifo[1]  ; Incomplete set of assignments ;
; q_itl_fifo[2]  ; Incomplete set of assignments ;
; q_itl_fifo[3]  ; Incomplete set of assignments ;
; q_itl_fifo[4]  ; Incomplete set of assignments ;
; empty_itl_fifo ; Incomplete set of assignments ;
; q_enc_fifo[0]  ; Incomplete set of assignments ;
; q_enc_fifo[1]  ; Incomplete set of assignments ;
; q_enc_fifo[2]  ; Incomplete set of assignments ;
; empty_enc_fifo ; Incomplete set of assignments ;
; clk            ; Incomplete set of assignments ;
; rreq_itl_fifo  ; Incomplete set of assignments ;
; reset          ; Incomplete set of assignments ;
; rreq_enc_fifo  ; Incomplete set of assignments ;
; wreq_data      ; Incomplete set of assignments ;
; tb_in          ; Incomplete set of assignments ;
; wreq_size      ; Incomplete set of assignments ;
; tb_size_in[4]  ; Incomplete set of assignments ;
; tb_size_in[0]  ; Incomplete set of assignments ;
; tb_size_in[1]  ; Incomplete set of assignments ;
; tb_size_in[2]  ; Incomplete set of assignments ;
; tb_size_in[3]  ; Incomplete set of assignments ;
; tb_size_in[11] ; Incomplete set of assignments ;
; tb_size_in[12] ; Incomplete set of assignments ;
; tb_size_in[5]  ; Incomplete set of assignments ;
; tb_size_in[10] ; Incomplete set of assignments ;
; tb_size_in[6]  ; Incomplete set of assignments ;
; tb_size_in[7]  ; Incomplete set of assignments ;
; tb_size_in[8]  ; Incomplete set of assignments ;
; tb_size_in[9]  ; Incomplete set of assignments ;
; tb_size_in[13] ; Incomplete set of assignments ;
; tb_size_in[14] ; Incomplete set of assignments ;
; tb_size_in[15] ; Incomplete set of assignments ;
; q_itl_fifo[0]  ; Missing location assignment   ;
; q_itl_fifo[1]  ; Missing location assignment   ;
; q_itl_fifo[2]  ; Missing location assignment   ;
; q_itl_fifo[3]  ; Missing location assignment   ;
; q_itl_fifo[4]  ; Missing location assignment   ;
; empty_itl_fifo ; Missing location assignment   ;
; q_enc_fifo[0]  ; Missing location assignment   ;
; q_enc_fifo[1]  ; Missing location assignment   ;
; q_enc_fifo[2]  ; Missing location assignment   ;
; empty_enc_fifo ; Missing location assignment   ;
; clk            ; Missing location assignment   ;
; rreq_itl_fifo  ; Missing location assignment   ;
; reset          ; Missing location assignment   ;
; rreq_enc_fifo  ; Missing location assignment   ;
; wreq_data      ; Missing location assignment   ;
; tb_in          ; Missing location assignment   ;
; wreq_size      ; Missing location assignment   ;
; tb_size_in[4]  ; Missing location assignment   ;
; tb_size_in[0]  ; Missing location assignment   ;
; tb_size_in[1]  ; Missing location assignment   ;
; tb_size_in[2]  ; Missing location assignment   ;
; tb_size_in[3]  ; Missing location assignment   ;
; tb_size_in[11] ; Missing location assignment   ;
; tb_size_in[12] ; Missing location assignment   ;
; tb_size_in[5]  ; Missing location assignment   ;
; tb_size_in[10] ; Missing location assignment   ;
; tb_size_in[6]  ; Missing location assignment   ;
; tb_size_in[7]  ; Missing location assignment   ;
; tb_size_in[8]  ; Missing location assignment   ;
; tb_size_in[9]  ; Missing location assignment   ;
; tb_size_in[13] ; Missing location assignment   ;
; tb_size_in[14] ; Missing location assignment   ;
; tb_size_in[15] ; Missing location assignment   ;
+----------------+-------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+--------------+
; Compilation Hierarchy Node                     ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                     ; Entity Name     ; Library Name ;
+------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+--------------+
; |cb_seg                                        ; 228.5 (0.5)          ; 240.0 (0.5)                      ; 11.5 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 417 (1)             ; 257 (0)                   ; 0 (0)         ; 7296              ; 5     ; 0          ; 33   ; 0            ; |cb_seg                                                                                                                                                 ; cb_seg          ; work         ;
;    |CRC_size:cb_size_computation|              ; 87.8 (0.5)           ; 91.5 (1.0)                       ; 3.7 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 156 (1)             ; 50 (1)                    ; 0 (0)         ; 1152              ; 2     ; 0          ; 0    ; 0            ; |cb_seg|CRC_size:cb_size_computation                                                                                                                    ; CRC_size        ; work         ;
;       |cal_size:cal_size_inst|                 ; 60.3 (60.3)          ; 60.5 (60.5)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 101 (101)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cb_seg|CRC_size:cb_size_computation|cal_size:cal_size_inst                                                                                             ; cal_size        ; work         ;
;       |fifo16:fifo16_inst|                     ; 13.0 (0.0)           ; 14.5 (0.0)                       ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (0)              ; 23 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |cb_seg|CRC_size:cb_size_computation|fifo16:fifo16_inst                                                                                                 ; fifo16          ; work         ;
;          |scfifo:scfifo_component|             ; 13.0 (0.0)           ; 14.5 (0.0)                       ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (0)              ; 23 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |cb_seg|CRC_size:cb_size_computation|fifo16:fifo16_inst|scfifo:scfifo_component                                                                         ; scfifo          ; work         ;
;             |scfifo_rj91:auto_generated|       ; 13.0 (0.0)           ; 14.5 (0.0)                       ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (0)              ; 23 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |cb_seg|CRC_size:cb_size_computation|fifo16:fifo16_inst|scfifo:scfifo_component|scfifo_rj91:auto_generated                                              ; scfifo_rj91     ; work         ;
;                |a_dpfifo_2q91:dpfifo|          ; 13.0 (6.0)           ; 14.5 (7.5)                       ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (12)             ; 23 (9)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |cb_seg|CRC_size:cb_size_computation|fifo16:fifo16_inst|scfifo:scfifo_component|scfifo_rj91:auto_generated|a_dpfifo_2q91:dpfifo                         ; a_dpfifo_2q91   ; work         ;
;                   |altsyncram_vgn1:FIFOram|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |cb_seg|CRC_size:cb_size_computation|fifo16:fifo16_inst|scfifo:scfifo_component|scfifo_rj91:auto_generated|a_dpfifo_2q91:dpfifo|altsyncram_vgn1:FIFOram ; altsyncram_vgn1 ; work         ;
;                   |cntr_hgb:rd_ptr_msb|        ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cb_seg|CRC_size:cb_size_computation|fifo16:fifo16_inst|scfifo:scfifo_component|scfifo_rj91:auto_generated|a_dpfifo_2q91:dpfifo|cntr_hgb:rd_ptr_msb     ; cntr_hgb        ; work         ;
;                   |cntr_igb:wr_ptr|            ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cb_seg|CRC_size:cb_size_computation|fifo16:fifo16_inst|scfifo:scfifo_component|scfifo_rj91:auto_generated|a_dpfifo_2q91:dpfifo|cntr_igb:wr_ptr         ; cntr_igb        ; work         ;
;                   |cntr_ug7:usedw_counter|     ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cb_seg|CRC_size:cb_size_computation|fifo16:fifo16_inst|scfifo:scfifo_component|scfifo_rj91:auto_generated|a_dpfifo_2q91:dpfifo|cntr_ug7:usedw_counter  ; cntr_ug7        ; work         ;
;       |fifo20:fifo20_inst|                     ; 14.0 (0.0)           ; 15.5 (0.0)                       ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 28 (0)              ; 26 (0)                    ; 0 (0)         ; 640               ; 1     ; 0          ; 0    ; 0            ; |cb_seg|CRC_size:cb_size_computation|fifo20:fifo20_inst                                                                                                 ; fifo20          ; work         ;
;          |scfifo:scfifo_component|             ; 14.0 (0.0)           ; 15.5 (0.0)                       ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 28 (0)              ; 26 (0)                    ; 0 (0)         ; 640               ; 1     ; 0          ; 0    ; 0            ; |cb_seg|CRC_size:cb_size_computation|fifo20:fifo20_inst|scfifo:scfifo_component                                                                         ; scfifo          ; work         ;
;             |scfifo_mj91:auto_generated|       ; 14.0 (0.0)           ; 15.5 (0.0)                       ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 28 (0)              ; 26 (0)                    ; 0 (0)         ; 640               ; 1     ; 0          ; 0    ; 0            ; |cb_seg|CRC_size:cb_size_computation|fifo20:fifo20_inst|scfifo:scfifo_component|scfifo_mj91:auto_generated                                              ; scfifo_mj91     ; work         ;
;                |a_dpfifo_tp91:dpfifo|          ; 14.0 (7.0)           ; 15.5 (8.5)                       ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 28 (14)             ; 26 (11)                   ; 0 (0)         ; 640               ; 1     ; 0          ; 0    ; 0            ; |cb_seg|CRC_size:cb_size_computation|fifo20:fifo20_inst|scfifo:scfifo_component|scfifo_mj91:auto_generated|a_dpfifo_tp91:dpfifo                         ; a_dpfifo_tp91   ; work         ;
;                   |altsyncram_lgn1:FIFOram|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 640               ; 1     ; 0          ; 0    ; 0            ; |cb_seg|CRC_size:cb_size_computation|fifo20:fifo20_inst|scfifo:scfifo_component|scfifo_mj91:auto_generated|a_dpfifo_tp91:dpfifo|altsyncram_lgn1:FIFOram ; altsyncram_lgn1 ; work         ;
;                   |cntr_hgb:rd_ptr_msb|        ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cb_seg|CRC_size:cb_size_computation|fifo20:fifo20_inst|scfifo:scfifo_component|scfifo_mj91:auto_generated|a_dpfifo_tp91:dpfifo|cntr_hgb:rd_ptr_msb     ; cntr_hgb        ; work         ;
;                   |cntr_igb:wr_ptr|            ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cb_seg|CRC_size:cb_size_computation|fifo20:fifo20_inst|scfifo:scfifo_component|scfifo_mj91:auto_generated|a_dpfifo_tp91:dpfifo|cntr_igb:wr_ptr         ; cntr_igb        ; work         ;
;                   |cntr_ug7:usedw_counter|     ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cb_seg|CRC_size:cb_size_computation|fifo20:fifo20_inst|scfifo:scfifo_component|scfifo_mj91:auto_generated|a_dpfifo_tp91:dpfifo|cntr_ug7:usedw_counter  ; cntr_ug7        ; work         ;
;    |crc24:crc_mod|                             ; 15.0 (0.0)           ; 15.5 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (0)              ; 27 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cb_seg|crc24:crc_mod                                                                                                                                   ; crc24           ; work         ;
;       |shiftreg:shiftreg_inst|                 ; 15.0 (0.0)           ; 15.5 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (0)              ; 27 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cb_seg|crc24:crc_mod|shiftreg:shiftreg_inst                                                                                                            ; shiftreg        ; work         ;
;          |lpm_shiftreg:LPM_SHIFTREG_component| ; 15.0 (15.0)          ; 15.5 (15.5)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (27)             ; 27 (27)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cb_seg|crc24:crc_mod|shiftreg:shiftreg_inst|lpm_shiftreg:LPM_SHIFTREG_component                                                                        ; lpm_shiftreg    ; work         ;
;    |data_fsm:datapath_control_unit|            ; 58.0 (20.6)          ; 63.7 (24.4)                      ; 5.7 (3.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 108 (36)            ; 67 (25)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cb_seg|data_fsm:datapath_control_unit                                                                                                                  ; data_fsm        ; work         ;
;       |counter_16bits:cnt_cb|                  ; 16.9 (0.0)           ; 17.6 (0.0)                       ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (0)              ; 18 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cb_seg|data_fsm:datapath_control_unit|counter_16bits:cnt_cb                                                                                            ; counter_16bits  ; work         ;
;          |lpm_counter:LPM_COUNTER_component|   ; 16.9 (0.0)           ; 17.6 (0.0)                       ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (0)              ; 18 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cb_seg|data_fsm:datapath_control_unit|counter_16bits:cnt_cb|lpm_counter:LPM_COUNTER_component                                                          ; lpm_counter     ; work         ;
;             |cntr_8sj:auto_generated|          ; 16.9 (16.9)          ; 17.6 (17.6)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (33)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cb_seg|data_fsm:datapath_control_unit|counter_16bits:cnt_cb|lpm_counter:LPM_COUNTER_component|cntr_8sj:auto_generated                                  ; cntr_8sj        ; work         ;
;       |counter_16bits:cnt_fill|                ; 17.4 (0.0)           ; 17.7 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (0)              ; 17 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cb_seg|data_fsm:datapath_control_unit|counter_16bits:cnt_fill                                                                                          ; counter_16bits  ; work         ;
;          |lpm_counter:LPM_COUNTER_component|   ; 17.4 (0.0)           ; 17.7 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (0)              ; 17 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cb_seg|data_fsm:datapath_control_unit|counter_16bits:cnt_fill|lpm_counter:LPM_COUNTER_component                                                        ; lpm_counter     ; work         ;
;             |cntr_8sj:auto_generated|          ; 17.4 (17.4)          ; 17.7 (17.7)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (33)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cb_seg|data_fsm:datapath_control_unit|counter_16bits:cnt_fill|lpm_counter:LPM_COUNTER_component|cntr_8sj:auto_generated                                ; cntr_8sj        ; work         ;
;       |register_1bit:req_crc|                  ; 0.5 (0.0)            ; 0.7 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cb_seg|data_fsm:datapath_control_unit|register_1bit:req_crc                                                                                            ; register_1bit   ; work         ;
;          |lpm_shiftreg:LPM_SHIFTREG_component| ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cb_seg|data_fsm:datapath_control_unit|register_1bit:req_crc|lpm_shiftreg:LPM_SHIFTREG_component                                                        ; lpm_shiftreg    ; work         ;
;       |register_2bits:cm|                      ; 0.9 (0.0)            ; 1.4 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cb_seg|data_fsm:datapath_control_unit|register_2bits:cm                                                                                                ; register_2bits  ; work         ;
;          |lpm_shiftreg:LPM_SHIFTREG_component| ; 0.9 (0.9)            ; 1.4 (1.4)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cb_seg|data_fsm:datapath_control_unit|register_2bits:cm|lpm_shiftreg:LPM_SHIFTREG_component                                                            ; lpm_shiftreg    ; work         ;
;       |register_2bits:cp|                      ; 1.7 (0.0)            ; 1.8 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cb_seg|data_fsm:datapath_control_unit|register_2bits:cp                                                                                                ; register_2bits  ; work         ;
;          |lpm_shiftreg:LPM_SHIFTREG_component| ; 1.7 (1.7)            ; 1.8 (1.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cb_seg|data_fsm:datapath_control_unit|register_2bits:cp|lpm_shiftreg:LPM_SHIFTREG_component                                                            ; lpm_shiftreg    ; work         ;
;    |enc_fifo:enc_fifo_inst|                    ; 20.3 (0.0)           ; 20.3 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (0)              ; 35 (0)                    ; 0 (0)         ; 768               ; 1     ; 0          ; 0    ; 0            ; |cb_seg|enc_fifo:enc_fifo_inst                                                                                                                          ; enc_fifo        ; work         ;
;       |scfifo:scfifo_component|                ; 20.3 (0.0)           ; 20.3 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (0)              ; 35 (0)                    ; 0 (0)         ; 768               ; 1     ; 0          ; 0    ; 0            ; |cb_seg|enc_fifo:enc_fifo_inst|scfifo:scfifo_component                                                                                                  ; scfifo          ; work         ;
;          |scfifo_2k91:auto_generated|          ; 20.3 (0.0)           ; 20.3 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (0)              ; 35 (0)                    ; 0 (0)         ; 768               ; 1     ; 0          ; 0    ; 0            ; |cb_seg|enc_fifo:enc_fifo_inst|scfifo:scfifo_component|scfifo_2k91:auto_generated                                                                       ; scfifo_2k91     ; work         ;
;             |a_dpfifo_9q91:dpfifo|             ; 20.3 (8.8)           ; 20.3 (8.8)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (15)             ; 35 (12)                   ; 0 (0)         ; 768               ; 1     ; 0          ; 0    ; 0            ; |cb_seg|enc_fifo:enc_fifo_inst|scfifo:scfifo_component|scfifo_2k91:auto_generated|a_dpfifo_9q91:dpfifo                                                  ; a_dpfifo_9q91   ; work         ;
;                |altsyncram_dhn1:FIFOram|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 768               ; 1     ; 0          ; 0    ; 0            ; |cb_seg|enc_fifo:enc_fifo_inst|scfifo:scfifo_component|scfifo_2k91:auto_generated|a_dpfifo_9q91:dpfifo|altsyncram_dhn1:FIFOram                          ; altsyncram_dhn1 ; work         ;
;                |cntr_1h7:usedw_counter|        ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cb_seg|enc_fifo:enc_fifo_inst|scfifo:scfifo_component|scfifo_2k91:auto_generated|a_dpfifo_9q91:dpfifo|cntr_1h7:usedw_counter                           ; cntr_1h7        ; work         ;
;                |cntr_kgb:rd_ptr_msb|           ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cb_seg|enc_fifo:enc_fifo_inst|scfifo:scfifo_component|scfifo_2k91:auto_generated|a_dpfifo_9q91:dpfifo|cntr_kgb:rd_ptr_msb                              ; cntr_kgb        ; work         ;
;                |cntr_lgb:wr_ptr|               ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cb_seg|enc_fifo:enc_fifo_inst|scfifo:scfifo_component|scfifo_2k91:auto_generated|a_dpfifo_9q91:dpfifo|cntr_lgb:wr_ptr                                  ; cntr_lgb        ; work         ;
;    |fifo_tb:data_fifo|                         ; 25.2 (0.0)           ; 27.2 (0.0)                       ; 2.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 48 (0)              ; 43 (0)                    ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |cb_seg|fifo_tb:data_fifo                                                                                                                               ; fifo_tb         ; work         ;
;       |scfifo:scfifo_component|                ; 25.2 (0.0)           ; 27.2 (0.0)                       ; 2.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 48 (0)              ; 43 (0)                    ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |cb_seg|fifo_tb:data_fifo|scfifo:scfifo_component                                                                                                       ; scfifo          ; work         ;
;          |scfifo_e891:auto_generated|          ; 25.2 (0.0)           ; 27.2 (0.0)                       ; 2.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 48 (0)              ; 43 (0)                    ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |cb_seg|fifo_tb:data_fifo|scfifo:scfifo_component|scfifo_e891:auto_generated                                                                            ; scfifo_e891     ; work         ;
;             |a_dpfifo_le91:dpfifo|             ; 25.2 (8.0)           ; 27.2 (10.2)                      ; 2.0 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 48 (14)             ; 43 (13)                   ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |cb_seg|fifo_tb:data_fifo|scfifo:scfifo_component|scfifo_e891:auto_generated|a_dpfifo_le91:dpfifo                                                       ; a_dpfifo_le91   ; work         ;
;                |altsyncram_bnn1:FIFOram|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |cb_seg|fifo_tb:data_fifo|scfifo:scfifo_component|scfifo_e891:auto_generated|a_dpfifo_le91:dpfifo|altsyncram_bnn1:FIFOram                               ; altsyncram_bnn1 ; work         ;
;                |cntr_0ib:wr_ptr|               ; 6.0 (6.0)            ; 6.0 (6.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cb_seg|fifo_tb:data_fifo|scfifo:scfifo_component|scfifo_e891:auto_generated|a_dpfifo_le91:dpfifo|cntr_0ib:wr_ptr                                       ; cntr_0ib        ; work         ;
;                |cntr_vhb:rd_ptr_msb|           ; 11.0 (11.0)          ; 11.0 (11.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (22)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cb_seg|fifo_tb:data_fifo|scfifo:scfifo_component|scfifo_e891:auto_generated|a_dpfifo_le91:dpfifo|cntr_vhb:rd_ptr_msb                                   ; cntr_vhb        ; work         ;
;    |itl_fifo:itl_fifo_inst|                    ; 20.3 (0.0)           ; 20.3 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (0)              ; 35 (0)                    ; 0 (0)         ; 1280              ; 1     ; 0          ; 0    ; 0            ; |cb_seg|itl_fifo:itl_fifo_inst                                                                                                                          ; itl_fifo        ; work         ;
;       |scfifo:scfifo_component|                ; 20.3 (0.0)           ; 20.3 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (0)              ; 35 (0)                    ; 0 (0)         ; 1280              ; 1     ; 0          ; 0    ; 0            ; |cb_seg|itl_fifo:itl_fifo_inst|scfifo:scfifo_component                                                                                                  ; scfifo          ; work         ;
;          |scfifo_4k91:auto_generated|          ; 20.3 (0.0)           ; 20.3 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (0)              ; 35 (0)                    ; 0 (0)         ; 1280              ; 1     ; 0          ; 0    ; 0            ; |cb_seg|itl_fifo:itl_fifo_inst|scfifo:scfifo_component|scfifo_4k91:auto_generated                                                                       ; scfifo_4k91     ; work         ;
;             |a_dpfifo_bq91:dpfifo|             ; 20.3 (8.8)           ; 20.3 (8.8)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (15)             ; 35 (12)                   ; 0 (0)         ; 1280              ; 1     ; 0          ; 0    ; 0            ; |cb_seg|itl_fifo:itl_fifo_inst|scfifo:scfifo_component|scfifo_4k91:auto_generated|a_dpfifo_bq91:dpfifo                                                  ; a_dpfifo_bq91   ; work         ;
;                |altsyncram_hhn1:FIFOram|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1280              ; 1     ; 0          ; 0    ; 0            ; |cb_seg|itl_fifo:itl_fifo_inst|scfifo:scfifo_component|scfifo_4k91:auto_generated|a_dpfifo_bq91:dpfifo|altsyncram_hhn1:FIFOram                          ; altsyncram_hhn1 ; work         ;
;                |cntr_1h7:usedw_counter|        ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cb_seg|itl_fifo:itl_fifo_inst|scfifo:scfifo_component|scfifo_4k91:auto_generated|a_dpfifo_bq91:dpfifo|cntr_1h7:usedw_counter                           ; cntr_1h7        ; work         ;
;                |cntr_kgb:rd_ptr_msb|           ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cb_seg|itl_fifo:itl_fifo_inst|scfifo:scfifo_component|scfifo_4k91:auto_generated|a_dpfifo_bq91:dpfifo|cntr_kgb:rd_ptr_msb                              ; cntr_kgb        ; work         ;
;                |cntr_lgb:wr_ptr|               ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cb_seg|itl_fifo:itl_fifo_inst|scfifo:scfifo_component|scfifo_4k91:auto_generated|a_dpfifo_bq91:dpfifo|cntr_lgb:wr_ptr                                  ; cntr_lgb        ; work         ;
;    |mux_ip:crc_mux|                            ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cb_seg|mux_ip:crc_mux                                                                                                                                  ; mux_ip          ; work         ;
;       |lpm_mux:LPM_MUX_component|              ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cb_seg|mux_ip:crc_mux|lpm_mux:LPM_MUX_component                                                                                                        ; lpm_mux         ; work         ;
;          |mux_pjc:auto_generated|              ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cb_seg|mux_ip:crc_mux|lpm_mux:LPM_MUX_component|mux_pjc:auto_generated                                                                                 ; mux_pjc         ; work         ;
+------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                           ;
+----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name           ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; q_itl_fifo[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; q_itl_fifo[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; q_itl_fifo[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; q_itl_fifo[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; q_itl_fifo[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; empty_itl_fifo ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; q_enc_fifo[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; q_enc_fifo[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; q_enc_fifo[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; empty_enc_fifo ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; clk            ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; rreq_itl_fifo  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; reset          ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; rreq_enc_fifo  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; wreq_data      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; tb_in          ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; wreq_size      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; tb_size_in[4]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; tb_size_in[0]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; tb_size_in[1]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; tb_size_in[2]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; tb_size_in[3]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; tb_size_in[11] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; tb_size_in[12] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; tb_size_in[5]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; tb_size_in[10] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; tb_size_in[6]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; tb_size_in[7]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; tb_size_in[8]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; tb_size_in[9]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; tb_size_in[13] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; tb_size_in[14] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; tb_size_in[15] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                         ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                      ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; clk                                                                                                                                                                      ;                   ;         ;
; rreq_itl_fifo                                                                                                                                                            ;                   ;         ;
;      - itl_fifo:itl_fifo_inst|scfifo:scfifo_component|scfifo_4k91:auto_generated|a_dpfifo_bq91:dpfifo|altsyncram_hhn1:FIFOram|ram_block1a0                               ; 1                 ; 0       ;
;      - itl_fifo:itl_fifo_inst|scfifo:scfifo_component|scfifo_4k91:auto_generated|a_dpfifo_bq91:dpfifo|usedw_will_be_1~0                                                  ; 1                 ; 0       ;
;      - itl_fifo:itl_fifo_inst|scfifo:scfifo_component|scfifo_4k91:auto_generated|a_dpfifo_bq91:dpfifo|rd_ptr_lsb                                                         ; 1                 ; 0       ;
;      - itl_fifo:itl_fifo_inst|scfifo:scfifo_component|scfifo_4k91:auto_generated|a_dpfifo_bq91:dpfifo|ram_read_address[0]~0                                              ; 1                 ; 0       ;
;      - itl_fifo:itl_fifo_inst|scfifo:scfifo_component|scfifo_4k91:auto_generated|a_dpfifo_bq91:dpfifo|ram_read_address[1]~1                                              ; 1                 ; 0       ;
;      - itl_fifo:itl_fifo_inst|scfifo:scfifo_component|scfifo_4k91:auto_generated|a_dpfifo_bq91:dpfifo|ram_read_address[2]~2                                              ; 1                 ; 0       ;
;      - itl_fifo:itl_fifo_inst|scfifo:scfifo_component|scfifo_4k91:auto_generated|a_dpfifo_bq91:dpfifo|ram_read_address[3]~3                                              ; 1                 ; 0       ;
;      - itl_fifo:itl_fifo_inst|scfifo:scfifo_component|scfifo_4k91:auto_generated|a_dpfifo_bq91:dpfifo|ram_read_address[4]~4                                              ; 1                 ; 0       ;
;      - itl_fifo:itl_fifo_inst|scfifo:scfifo_component|scfifo_4k91:auto_generated|a_dpfifo_bq91:dpfifo|ram_read_address[5]~5                                              ; 1                 ; 0       ;
;      - itl_fifo:itl_fifo_inst|scfifo:scfifo_component|scfifo_4k91:auto_generated|a_dpfifo_bq91:dpfifo|ram_read_address[6]~6                                              ; 1                 ; 0       ;
;      - itl_fifo:itl_fifo_inst|scfifo:scfifo_component|scfifo_4k91:auto_generated|a_dpfifo_bq91:dpfifo|ram_read_address[7]~7                                              ; 1                 ; 0       ;
;      - itl_fifo:itl_fifo_inst|scfifo:scfifo_component|scfifo_4k91:auto_generated|a_dpfifo_bq91:dpfifo|_~1                                                                ; 1                 ; 0       ;
;      - itl_fifo:itl_fifo_inst|scfifo:scfifo_component|scfifo_4k91:auto_generated|a_dpfifo_bq91:dpfifo|_~2                                                                ; 1                 ; 0       ;
;      - itl_fifo:itl_fifo_inst|scfifo:scfifo_component|scfifo_4k91:auto_generated|a_dpfifo_bq91:dpfifo|_~3                                                                ; 1                 ; 0       ;
;      - itl_fifo:itl_fifo_inst|scfifo:scfifo_component|scfifo_4k91:auto_generated|a_dpfifo_bq91:dpfifo|_~4                                                                ; 1                 ; 0       ;
; reset                                                                                                                                                                    ;                   ;         ;
; rreq_enc_fifo                                                                                                                                                            ;                   ;         ;
;      - enc_fifo:enc_fifo_inst|scfifo:scfifo_component|scfifo_2k91:auto_generated|a_dpfifo_9q91:dpfifo|altsyncram_dhn1:FIFOram|ram_block1a0                               ; 1                 ; 0       ;
;      - enc_fifo:enc_fifo_inst|scfifo:scfifo_component|scfifo_2k91:auto_generated|a_dpfifo_9q91:dpfifo|usedw_will_be_1~0                                                  ; 1                 ; 0       ;
;      - enc_fifo:enc_fifo_inst|scfifo:scfifo_component|scfifo_2k91:auto_generated|a_dpfifo_9q91:dpfifo|rd_ptr_lsb                                                         ; 1                 ; 0       ;
;      - enc_fifo:enc_fifo_inst|scfifo:scfifo_component|scfifo_2k91:auto_generated|a_dpfifo_9q91:dpfifo|ram_read_address[0]~0                                              ; 1                 ; 0       ;
;      - enc_fifo:enc_fifo_inst|scfifo:scfifo_component|scfifo_2k91:auto_generated|a_dpfifo_9q91:dpfifo|ram_read_address[1]~1                                              ; 1                 ; 0       ;
;      - enc_fifo:enc_fifo_inst|scfifo:scfifo_component|scfifo_2k91:auto_generated|a_dpfifo_9q91:dpfifo|ram_read_address[2]~2                                              ; 1                 ; 0       ;
;      - enc_fifo:enc_fifo_inst|scfifo:scfifo_component|scfifo_2k91:auto_generated|a_dpfifo_9q91:dpfifo|ram_read_address[3]~3                                              ; 1                 ; 0       ;
;      - enc_fifo:enc_fifo_inst|scfifo:scfifo_component|scfifo_2k91:auto_generated|a_dpfifo_9q91:dpfifo|ram_read_address[4]~4                                              ; 1                 ; 0       ;
;      - enc_fifo:enc_fifo_inst|scfifo:scfifo_component|scfifo_2k91:auto_generated|a_dpfifo_9q91:dpfifo|ram_read_address[5]~5                                              ; 1                 ; 0       ;
;      - enc_fifo:enc_fifo_inst|scfifo:scfifo_component|scfifo_2k91:auto_generated|a_dpfifo_9q91:dpfifo|ram_read_address[6]~6                                              ; 1                 ; 0       ;
;      - enc_fifo:enc_fifo_inst|scfifo:scfifo_component|scfifo_2k91:auto_generated|a_dpfifo_9q91:dpfifo|ram_read_address[7]~7                                              ; 1                 ; 0       ;
;      - enc_fifo:enc_fifo_inst|scfifo:scfifo_component|scfifo_2k91:auto_generated|a_dpfifo_9q91:dpfifo|_~1                                                                ; 1                 ; 0       ;
;      - enc_fifo:enc_fifo_inst|scfifo:scfifo_component|scfifo_2k91:auto_generated|a_dpfifo_9q91:dpfifo|_~2                                                                ; 1                 ; 0       ;
;      - enc_fifo:enc_fifo_inst|scfifo:scfifo_component|scfifo_2k91:auto_generated|a_dpfifo_9q91:dpfifo|_~3                                                                ; 1                 ; 0       ;
;      - enc_fifo:enc_fifo_inst|scfifo:scfifo_component|scfifo_2k91:auto_generated|a_dpfifo_9q91:dpfifo|_~4                                                                ; 1                 ; 0       ;
; wreq_data                                                                                                                                                                ;                   ;         ;
;      - fifo_tb:data_fifo|scfifo:scfifo_component|scfifo_e891:auto_generated|a_dpfifo_le91:dpfifo|altsyncram_bnn1:FIFOram|ram_block1a0                                    ; 1                 ; 0       ;
;      - fifo_tb:data_fifo|scfifo:scfifo_component|scfifo_e891:auto_generated|a_dpfifo_le91:dpfifo|altsyncram_bnn1:FIFOram|ram_block1a0                                    ; 1                 ; 0       ;
;      - fifo_tb:data_fifo|scfifo:scfifo_component|scfifo_e891:auto_generated|a_dpfifo_le91:dpfifo|cntr_0ib:wr_ptr|counter_reg_bit[0]                                      ; 1                 ; 0       ;
;      - fifo_tb:data_fifo|scfifo:scfifo_component|scfifo_e891:auto_generated|a_dpfifo_le91:dpfifo|cntr_0ib:wr_ptr|counter_reg_bit[1]                                      ; 1                 ; 0       ;
;      - fifo_tb:data_fifo|scfifo:scfifo_component|scfifo_e891:auto_generated|a_dpfifo_le91:dpfifo|cntr_0ib:wr_ptr|counter_reg_bit[2]                                      ; 1                 ; 0       ;
;      - fifo_tb:data_fifo|scfifo:scfifo_component|scfifo_e891:auto_generated|a_dpfifo_le91:dpfifo|cntr_0ib:wr_ptr|counter_reg_bit[3]                                      ; 1                 ; 0       ;
;      - fifo_tb:data_fifo|scfifo:scfifo_component|scfifo_e891:auto_generated|a_dpfifo_le91:dpfifo|cntr_0ib:wr_ptr|counter_reg_bit[4]                                      ; 1                 ; 0       ;
;      - fifo_tb:data_fifo|scfifo:scfifo_component|scfifo_e891:auto_generated|a_dpfifo_le91:dpfifo|cntr_0ib:wr_ptr|counter_reg_bit[5]                                      ; 1                 ; 0       ;
;      - fifo_tb:data_fifo|scfifo:scfifo_component|scfifo_e891:auto_generated|a_dpfifo_le91:dpfifo|cntr_0ib:wr_ptr|counter_reg_bit[6]                                      ; 1                 ; 0       ;
;      - fifo_tb:data_fifo|scfifo:scfifo_component|scfifo_e891:auto_generated|a_dpfifo_le91:dpfifo|cntr_0ib:wr_ptr|counter_reg_bit[7]                                      ; 1                 ; 0       ;
;      - fifo_tb:data_fifo|scfifo:scfifo_component|scfifo_e891:auto_generated|a_dpfifo_le91:dpfifo|cntr_0ib:wr_ptr|counter_reg_bit[8]                                      ; 1                 ; 0       ;
;      - fifo_tb:data_fifo|scfifo:scfifo_component|scfifo_e891:auto_generated|a_dpfifo_le91:dpfifo|cntr_0ib:wr_ptr|counter_reg_bit[9]                                      ; 1                 ; 0       ;
;      - fifo_tb:data_fifo|scfifo:scfifo_component|scfifo_e891:auto_generated|a_dpfifo_le91:dpfifo|cntr_0ib:wr_ptr|counter_reg_bit[10]                                     ; 1                 ; 0       ;
;      - fifo_tb:data_fifo|scfifo:scfifo_component|scfifo_e891:auto_generated|a_dpfifo_le91:dpfifo|cntr_0ib:wr_ptr|counter_reg_bit[11]                                     ; 1                 ; 0       ;
; tb_in                                                                                                                                                                    ;                   ;         ;
;      - fifo_tb:data_fifo|scfifo:scfifo_component|scfifo_e891:auto_generated|a_dpfifo_le91:dpfifo|altsyncram_bnn1:FIFOram|ram_block1a0                                    ; 0                 ; 0       ;
;      - fifo_tb:data_fifo|scfifo:scfifo_component|scfifo_e891:auto_generated|a_dpfifo_le91:dpfifo|altsyncram_bnn1:FIFOram|ram_block1a0                                    ; 0                 ; 0       ;
;      - fifo_tb:data_fifo|scfifo:scfifo_component|scfifo_e891:auto_generated|a_dpfifo_le91:dpfifo|altsyncram_bnn1:FIFOram|ram_block1a0                                    ; 0                 ; 0       ;
;      - fifo_tb:data_fifo|scfifo:scfifo_component|scfifo_e891:auto_generated|a_dpfifo_le91:dpfifo|altsyncram_bnn1:FIFOram|ram_block1a0                                    ; 0                 ; 0       ;
;      - fifo_tb:data_fifo|scfifo:scfifo_component|scfifo_e891:auto_generated|a_dpfifo_le91:dpfifo|altsyncram_bnn1:FIFOram|ram_block1a0                                    ; 0                 ; 0       ;
;      - fifo_tb:data_fifo|scfifo:scfifo_component|scfifo_e891:auto_generated|a_dpfifo_le91:dpfifo|altsyncram_bnn1:FIFOram|ram_block1a0                                    ; 0                 ; 0       ;
;      - fifo_tb:data_fifo|scfifo:scfifo_component|scfifo_e891:auto_generated|a_dpfifo_le91:dpfifo|altsyncram_bnn1:FIFOram|ram_block1a0                                    ; 0                 ; 0       ;
;      - fifo_tb:data_fifo|scfifo:scfifo_component|scfifo_e891:auto_generated|a_dpfifo_le91:dpfifo|altsyncram_bnn1:FIFOram|ram_block1a0                                    ; 0                 ; 0       ;
; wreq_size                                                                                                                                                                ;                   ;         ;
;      - CRC_size:cb_size_computation|fifo16:fifo16_inst|scfifo:scfifo_component|scfifo_rj91:auto_generated|a_dpfifo_2q91:dpfifo|altsyncram_vgn1:FIFOram|ram_block1a0      ; 0                 ; 0       ;
;      - CRC_size:cb_size_computation|fifo16:fifo16_inst|scfifo:scfifo_component|scfifo_rj91:auto_generated|a_dpfifo_2q91:dpfifo|altsyncram_vgn1:FIFOram|ram_block1a0      ; 0                 ; 0       ;
;      - CRC_size:cb_size_computation|fifo16:fifo16_inst|scfifo:scfifo_component|scfifo_rj91:auto_generated|a_dpfifo_2q91:dpfifo|cntr_ug7:usedw_counter|counter_comb_bita1 ; 0                 ; 0       ;
;      - CRC_size:cb_size_computation|fifo16:fifo16_inst|scfifo:scfifo_component|scfifo_rj91:auto_generated|a_dpfifo_2q91:dpfifo|cntr_ug7:usedw_counter|counter_comb_bita2 ; 0                 ; 0       ;
;      - CRC_size:cb_size_computation|fifo16:fifo16_inst|scfifo:scfifo_component|scfifo_rj91:auto_generated|a_dpfifo_2q91:dpfifo|cntr_ug7:usedw_counter|counter_comb_bita3 ; 0                 ; 0       ;
;      - CRC_size:cb_size_computation|fifo16:fifo16_inst|scfifo:scfifo_component|scfifo_rj91:auto_generated|a_dpfifo_2q91:dpfifo|cntr_ug7:usedw_counter|counter_comb_bita4 ; 0                 ; 0       ;
;      - CRC_size:cb_size_computation|fifo16:fifo16_inst|scfifo:scfifo_component|scfifo_rj91:auto_generated|a_dpfifo_2q91:dpfifo|cntr_igb:wr_ptr|counter_reg_bit[0]        ; 0                 ; 0       ;
;      - CRC_size:cb_size_computation|fifo16:fifo16_inst|scfifo:scfifo_component|scfifo_rj91:auto_generated|a_dpfifo_2q91:dpfifo|cntr_igb:wr_ptr|counter_reg_bit[1]        ; 0                 ; 0       ;
;      - CRC_size:cb_size_computation|fifo16:fifo16_inst|scfifo:scfifo_component|scfifo_rj91:auto_generated|a_dpfifo_2q91:dpfifo|cntr_igb:wr_ptr|counter_reg_bit[2]        ; 0                 ; 0       ;
;      - CRC_size:cb_size_computation|fifo16:fifo16_inst|scfifo:scfifo_component|scfifo_rj91:auto_generated|a_dpfifo_2q91:dpfifo|cntr_igb:wr_ptr|counter_reg_bit[3]        ; 0                 ; 0       ;
;      - CRC_size:cb_size_computation|fifo16:fifo16_inst|scfifo:scfifo_component|scfifo_rj91:auto_generated|a_dpfifo_2q91:dpfifo|cntr_igb:wr_ptr|counter_reg_bit[4]        ; 0                 ; 0       ;
;      - CRC_size:cb_size_computation|fifo16:fifo16_inst|scfifo:scfifo_component|scfifo_rj91:auto_generated|a_dpfifo_2q91:dpfifo|_~1                                       ; 0                 ; 0       ;
;      - CRC_size:cb_size_computation|fifo16:fifo16_inst|scfifo:scfifo_component|scfifo_rj91:auto_generated|a_dpfifo_2q91:dpfifo|usedw_will_be_1~0                         ; 0                 ; 0       ;
;      - CRC_size:cb_size_computation|fifo16:fifo16_inst|scfifo:scfifo_component|scfifo_rj91:auto_generated|a_dpfifo_2q91:dpfifo|_~3                                       ; 0                 ; 0       ;
;      - CRC_size:cb_size_computation|fifo16:fifo16_inst|scfifo:scfifo_component|scfifo_rj91:auto_generated|a_dpfifo_2q91:dpfifo|_~4                                       ; 0                 ; 0       ;
; tb_size_in[4]                                                                                                                                                            ;                   ;         ;
;      - CRC_size:cb_size_computation|fifo16:fifo16_inst|scfifo:scfifo_component|scfifo_rj91:auto_generated|a_dpfifo_2q91:dpfifo|altsyncram_vgn1:FIFOram|ram_block1a0      ; 0                 ; 0       ;
; tb_size_in[0]                                                                                                                                                            ;                   ;         ;
;      - CRC_size:cb_size_computation|fifo16:fifo16_inst|scfifo:scfifo_component|scfifo_rj91:auto_generated|a_dpfifo_2q91:dpfifo|altsyncram_vgn1:FIFOram|ram_block1a0      ; 1                 ; 0       ;
; tb_size_in[1]                                                                                                                                                            ;                   ;         ;
;      - CRC_size:cb_size_computation|fifo16:fifo16_inst|scfifo:scfifo_component|scfifo_rj91:auto_generated|a_dpfifo_2q91:dpfifo|altsyncram_vgn1:FIFOram|ram_block1a0      ; 1                 ; 0       ;
; tb_size_in[2]                                                                                                                                                            ;                   ;         ;
;      - CRC_size:cb_size_computation|fifo16:fifo16_inst|scfifo:scfifo_component|scfifo_rj91:auto_generated|a_dpfifo_2q91:dpfifo|altsyncram_vgn1:FIFOram|ram_block1a0      ; 0                 ; 0       ;
; tb_size_in[3]                                                                                                                                                            ;                   ;         ;
;      - CRC_size:cb_size_computation|fifo16:fifo16_inst|scfifo:scfifo_component|scfifo_rj91:auto_generated|a_dpfifo_2q91:dpfifo|altsyncram_vgn1:FIFOram|ram_block1a0      ; 1                 ; 0       ;
; tb_size_in[11]                                                                                                                                                           ;                   ;         ;
;      - CRC_size:cb_size_computation|fifo16:fifo16_inst|scfifo:scfifo_component|scfifo_rj91:auto_generated|a_dpfifo_2q91:dpfifo|altsyncram_vgn1:FIFOram|ram_block1a0      ; 0                 ; 0       ;
; tb_size_in[12]                                                                                                                                                           ;                   ;         ;
;      - CRC_size:cb_size_computation|fifo16:fifo16_inst|scfifo:scfifo_component|scfifo_rj91:auto_generated|a_dpfifo_2q91:dpfifo|altsyncram_vgn1:FIFOram|ram_block1a0      ; 0                 ; 0       ;
; tb_size_in[5]                                                                                                                                                            ;                   ;         ;
;      - CRC_size:cb_size_computation|fifo16:fifo16_inst|scfifo:scfifo_component|scfifo_rj91:auto_generated|a_dpfifo_2q91:dpfifo|altsyncram_vgn1:FIFOram|ram_block1a0      ; 0                 ; 0       ;
; tb_size_in[10]                                                                                                                                                           ;                   ;         ;
;      - CRC_size:cb_size_computation|fifo16:fifo16_inst|scfifo:scfifo_component|scfifo_rj91:auto_generated|a_dpfifo_2q91:dpfifo|altsyncram_vgn1:FIFOram|ram_block1a0      ; 0                 ; 0       ;
; tb_size_in[6]                                                                                                                                                            ;                   ;         ;
;      - CRC_size:cb_size_computation|fifo16:fifo16_inst|scfifo:scfifo_component|scfifo_rj91:auto_generated|a_dpfifo_2q91:dpfifo|altsyncram_vgn1:FIFOram|ram_block1a0      ; 1                 ; 0       ;
; tb_size_in[7]                                                                                                                                                            ;                   ;         ;
;      - CRC_size:cb_size_computation|fifo16:fifo16_inst|scfifo:scfifo_component|scfifo_rj91:auto_generated|a_dpfifo_2q91:dpfifo|altsyncram_vgn1:FIFOram|ram_block1a0      ; 0                 ; 0       ;
; tb_size_in[8]                                                                                                                                                            ;                   ;         ;
;      - CRC_size:cb_size_computation|fifo16:fifo16_inst|scfifo:scfifo_component|scfifo_rj91:auto_generated|a_dpfifo_2q91:dpfifo|altsyncram_vgn1:FIFOram|ram_block1a0      ; 1                 ; 0       ;
; tb_size_in[9]                                                                                                                                                            ;                   ;         ;
;      - CRC_size:cb_size_computation|fifo16:fifo16_inst|scfifo:scfifo_component|scfifo_rj91:auto_generated|a_dpfifo_2q91:dpfifo|altsyncram_vgn1:FIFOram|ram_block1a0      ; 1                 ; 0       ;
; tb_size_in[13]                                                                                                                                                           ;                   ;         ;
;      - CRC_size:cb_size_computation|fifo16:fifo16_inst|scfifo:scfifo_component|scfifo_rj91:auto_generated|a_dpfifo_2q91:dpfifo|altsyncram_vgn1:FIFOram|ram_block1a0      ; 1                 ; 0       ;
; tb_size_in[14]                                                                                                                                                           ;                   ;         ;
;      - CRC_size:cb_size_computation|fifo16:fifo16_inst|scfifo:scfifo_component|scfifo_rj91:auto_generated|a_dpfifo_2q91:dpfifo|altsyncram_vgn1:FIFOram|ram_block1a0      ; 0                 ; 0       ;
; tb_size_in[15]                                                                                                                                                           ;                   ;         ;
;      - CRC_size:cb_size_computation|fifo16:fifo16_inst|scfifo:scfifo_component|scfifo_rj91:auto_generated|a_dpfifo_2q91:dpfifo|altsyncram_vgn1:FIFOram|ram_block1a0      ; 0                 ; 0       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                         ;
+-----------------------------------------------------------------------------------------------------------------------------+---------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                        ; Location            ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------------+---------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; CRC_size:cb_size_computation|fifo16:fifo16_inst|scfifo:scfifo_component|scfifo_rj91:auto_generated|a_dpfifo_2q91:dpfifo|_~2 ; LABCELL_X5_Y18_N27  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CRC_size:cb_size_computation|fifo16:fifo16_inst|scfifo:scfifo_component|scfifo_rj91:auto_generated|a_dpfifo_2q91:dpfifo|_~4 ; MLABCELL_X4_Y19_N21 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CRC_size:cb_size_computation|fifo20:fifo20_inst|scfifo:scfifo_component|scfifo_mj91:auto_generated|a_dpfifo_tp91:dpfifo|_~3 ; MLABCELL_X4_Y20_N27 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CRC_size:cb_size_computation|fifo20:fifo20_inst|scfifo:scfifo_component|scfifo_mj91:auto_generated|a_dpfifo_tp91:dpfifo|_~4 ; LABCELL_X5_Y17_N0   ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CRC_size:cb_size_computation|prev_stop                                                                                      ; FF_X4_Y19_N50       ; 15      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; CRC_size:cb_size_computation|stop                                                                                           ; MLABCELL_X4_Y19_N12 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; clk                                                                                                                         ; PIN_M16             ; 262     ; Clock                      ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; data_fsm:datapath_control_unit|Selector13~3                                                                                 ; LABCELL_X7_Y20_N39  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; data_fsm:datapath_control_unit|WideOr4                                                                                      ; LABCELL_X6_Y20_N39  ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; data_fsm:datapath_control_unit|WideOr7                                                                                      ; LABCELL_X6_Y20_N54  ; 36      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; data_fsm:datapath_control_unit|state_reg.READ_REQ                                                                           ; FF_X5_Y20_N44       ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; enc_fifo:enc_fifo_inst|scfifo:scfifo_component|scfifo_2k91:auto_generated|a_dpfifo_9q91:dpfifo|_~2                          ; LABCELL_X12_Y17_N57 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; enc_fifo:enc_fifo_inst|scfifo:scfifo_component|scfifo_2k91:auto_generated|a_dpfifo_9q91:dpfifo|_~4                          ; LABCELL_X5_Y20_N45  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; itl_fifo:itl_fifo_inst|scfifo:scfifo_component|scfifo_4k91:auto_generated|a_dpfifo_bq91:dpfifo|_~2                          ; LABCELL_X10_Y19_N3  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; itl_fifo:itl_fifo_inst|scfifo:scfifo_component|scfifo_4k91:auto_generated|a_dpfifo_bq91:dpfifo|_~4                          ; LABCELL_X6_Y20_N30  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; reset                                                                                                                       ; PIN_N16             ; 257     ; Async. clear               ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; rreq_enc_fifo                                                                                                               ; PIN_E9              ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rreq_itl_fifo                                                                                                               ; PIN_N1              ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; wreq_data                                                                                                                   ; PIN_M21             ; 13      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; wreq_size                                                                                                                   ; PIN_N2              ; 14      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------------+---------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                      ;
+-------+----------+---------+----------------------+------------------+---------------------------+
; Name  ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------+----------+---------+----------------------+------------------+---------------------------+
; clk   ; PIN_M16  ; 262     ; Global Clock         ; GCLK10           ; --                        ;
; reset ; PIN_N16  ; 257     ; Global Clock         ; GCLK8            ; --                        ;
+-------+----------+---------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+-----------------+----------------------+-----------------+-----------------+----------+------------------------+------------------------+
; Name                                                                                                                                                       ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF  ; Location        ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs          ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+-----------------+----------------------+-----------------+-----------------+----------+------------------------+------------------------+
; CRC_size:cb_size_computation|fifo16:fifo16_inst|scfifo:scfifo_component|scfifo_rj91:auto_generated|a_dpfifo_2q91:dpfifo|altsyncram_vgn1:FIFOram|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 16           ; 32           ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 512  ; 32                          ; 16                          ; 32                          ; 16                          ; 512                 ; 1           ; 0     ; None ; M10K_X3_Y18_N0  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                    ;
; CRC_size:cb_size_computation|fifo20:fifo20_inst|scfifo:scfifo_component|scfifo_mj91:auto_generated|a_dpfifo_tp91:dpfifo|altsyncram_lgn1:FIFOram|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 20           ; 32           ; 20           ; yes                    ; no                      ; yes                    ; yes                     ; 640  ; 32                          ; 20                          ; 32                          ; 20                          ; 640                 ; 1           ; 0     ; None ; M10K_X3_Y17_N0  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                    ;
; enc_fifo:enc_fifo_inst|scfifo:scfifo_component|scfifo_2k91:auto_generated|a_dpfifo_9q91:dpfifo|altsyncram_dhn1:FIFOram|ALTSYNCRAM                          ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 3            ; 256          ; 3            ; yes                    ; no                      ; yes                    ; yes                     ; 768  ; 256                         ; 3                           ; 256                         ; 3                           ; 768                 ; 1           ; 0     ; None ; M10K_X11_Y17_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Depth ;
; fifo_tb:data_fifo|scfifo:scfifo_component|scfifo_e891:auto_generated|a_dpfifo_le91:dpfifo|altsyncram_bnn1:FIFOram|ALTSYNCRAM                               ; AUTO ; Simple Dual Port ; Single Clock ; 4096         ; 1            ; 4096         ; 1            ; yes                    ; no                      ; yes                    ; yes                     ; 4096 ; 4096                        ; 1                           ; 4096                        ; 1                           ; 4096                ; 1           ; 0     ; None ; M10K_X11_Y20_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide  ;
; itl_fifo:itl_fifo_inst|scfifo:scfifo_component|scfifo_4k91:auto_generated|a_dpfifo_bq91:dpfifo|altsyncram_hhn1:FIFOram|ALTSYNCRAM                          ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 5            ; 256          ; 5            ; yes                    ; no                      ; yes                    ; yes                     ; 1280 ; 256                         ; 5                           ; 256                         ; 5                           ; 1280                ; 1           ; 0     ; None ; M10K_X11_Y19_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Depth ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+-----------------+----------------------+-----------------+-----------------+----------+------------------------+------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+--------------------------------------------------------+
; Routing Usage Summary                                  ;
+------------------------------+-------------------------+
; Routing Resource Type        ; Usage                   ;
+------------------------------+-------------------------+
; Block interconnects          ; 590 / 140,056 ( < 1 % ) ;
; C12 interconnects            ; 12 / 6,048 ( < 1 % )    ;
; C2 interconnects             ; 120 / 54,648 ( < 1 % )  ;
; C4 interconnects             ; 75 / 25,920 ( < 1 % )   ;
; DQS bus muxes                ; 0 / 17 ( 0 % )          ;
; DQS-18 I/O buses             ; 0 / 17 ( 0 % )          ;
; DQS-9 I/O buses              ; 0 / 17 ( 0 % )          ;
; Direct links                 ; 135 / 140,056 ( < 1 % ) ;
; Global clocks                ; 2 / 16 ( 13 % )         ;
; Local interconnects          ; 159 / 36,960 ( < 1 % )  ;
; Quadrant clocks              ; 0 / 88 ( 0 % )          ;
; R14 interconnects            ; 13 / 5,984 ( < 1 % )    ;
; R14/C12 interconnect drivers ; 19 / 9,504 ( < 1 % )    ;
; R3 interconnects             ; 228 / 60,192 ( < 1 % )  ;
; R6 interconnects             ; 258 / 127,072 ( < 1 % ) ;
; Spine clocks                 ; 2 / 120 ( 2 % )         ;
; Wire stub REs                ; 0 / 7,344 ( 0 % )       ;
+------------------------------+-------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 6     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 22    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 33        ; 0            ; 0            ; 33        ; 33        ; 0            ; 10           ; 0            ; 0            ; 0            ; 0            ; 10           ; 0            ; 0            ; 0            ; 0            ; 10           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 33           ; 33           ; 33           ; 33           ; 33           ; 0         ; 33           ; 33           ; 0         ; 0         ; 33           ; 23           ; 33           ; 33           ; 33           ; 33           ; 23           ; 33           ; 33           ; 33           ; 33           ; 23           ; 33           ; 33           ; 33           ; 33           ; 33           ; 33           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; q_itl_fifo[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; q_itl_fifo[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; q_itl_fifo[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; q_itl_fifo[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; q_itl_fifo[4]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; empty_itl_fifo     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; q_enc_fifo[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; q_enc_fifo[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; q_enc_fifo[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; empty_enc_fifo     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; clk                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rreq_itl_fifo      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; reset              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rreq_enc_fifo      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; wreq_data          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; tb_in              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; wreq_size          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; tb_size_in[4]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; tb_size_in[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; tb_size_in[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; tb_size_in[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; tb_size_in[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; tb_size_in[11]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; tb_size_in[12]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; tb_size_in[5]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; tb_size_in[10]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; tb_size_in[6]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; tb_size_in[7]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; tb_size_in[8]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; tb_size_in[9]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; tb_size_in[13]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; tb_size_in[14]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; tb_size_in[15]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; clock           ; clock                ; 44.1              ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                            ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                   ; Destination Register                                                                                                                                                             ; Delay Added in ns ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; data_fsm:datapath_control_unit|register_1bit:req_crc|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                                                                  ; fifo_tb:data_fifo|scfifo:scfifo_component|scfifo_e891:auto_generated|a_dpfifo_le91:dpfifo|rd_ptr_lsb                                                                             ; 0.486             ;
; data_fsm:datapath_control_unit|state_reg.READ_DATA                                                                                                                ; fifo_tb:data_fifo|scfifo:scfifo_component|scfifo_e891:auto_generated|a_dpfifo_le91:dpfifo|rd_ptr_lsb                                                                             ; 0.486             ;
; fifo_tb:data_fifo|scfifo:scfifo_component|scfifo_e891:auto_generated|a_dpfifo_le91:dpfifo|cntr_0ib:wr_ptr|counter_reg_bit[0]                                      ; fifo_tb:data_fifo|scfifo:scfifo_component|scfifo_e891:auto_generated|a_dpfifo_le91:dpfifo|altsyncram_bnn1:FIFOram|ram_block1a0~porta_address_reg0                                ; 0.449             ;
; enc_fifo:enc_fifo_inst|scfifo:scfifo_component|scfifo_2k91:auto_generated|a_dpfifo_9q91:dpfifo|cntr_lgb:wr_ptr|counter_reg_bit[5]                                 ; enc_fifo:enc_fifo_inst|scfifo:scfifo_component|scfifo_2k91:auto_generated|a_dpfifo_9q91:dpfifo|altsyncram_dhn1:FIFOram|ram_block1a0~porta_address_reg0                           ; 0.448             ;
; enc_fifo:enc_fifo_inst|scfifo:scfifo_component|scfifo_2k91:auto_generated|a_dpfifo_9q91:dpfifo|cntr_lgb:wr_ptr|counter_reg_bit[2]                                 ; enc_fifo:enc_fifo_inst|scfifo:scfifo_component|scfifo_2k91:auto_generated|a_dpfifo_9q91:dpfifo|altsyncram_dhn1:FIFOram|ram_block1a0~porta_address_reg0                           ; 0.448             ;
; enc_fifo:enc_fifo_inst|scfifo:scfifo_component|scfifo_2k91:auto_generated|a_dpfifo_9q91:dpfifo|cntr_lgb:wr_ptr|counter_reg_bit[7]                                 ; enc_fifo:enc_fifo_inst|scfifo:scfifo_component|scfifo_2k91:auto_generated|a_dpfifo_9q91:dpfifo|altsyncram_dhn1:FIFOram|ram_block1a0~porta_address_reg0                           ; 0.448             ;
; enc_fifo:enc_fifo_inst|scfifo:scfifo_component|scfifo_2k91:auto_generated|a_dpfifo_9q91:dpfifo|cntr_lgb:wr_ptr|counter_reg_bit[6]                                 ; enc_fifo:enc_fifo_inst|scfifo:scfifo_component|scfifo_2k91:auto_generated|a_dpfifo_9q91:dpfifo|altsyncram_dhn1:FIFOram|ram_block1a0~porta_address_reg0                           ; 0.443             ;
; enc_fifo:enc_fifo_inst|scfifo:scfifo_component|scfifo_2k91:auto_generated|a_dpfifo_9q91:dpfifo|cntr_lgb:wr_ptr|counter_reg_bit[4]                                 ; enc_fifo:enc_fifo_inst|scfifo:scfifo_component|scfifo_2k91:auto_generated|a_dpfifo_9q91:dpfifo|altsyncram_dhn1:FIFOram|ram_block1a0~porta_address_reg0                           ; 0.443             ;
; enc_fifo:enc_fifo_inst|scfifo:scfifo_component|scfifo_2k91:auto_generated|a_dpfifo_9q91:dpfifo|cntr_lgb:wr_ptr|counter_reg_bit[3]                                 ; enc_fifo:enc_fifo_inst|scfifo:scfifo_component|scfifo_2k91:auto_generated|a_dpfifo_9q91:dpfifo|altsyncram_dhn1:FIFOram|ram_block1a0~porta_address_reg0                           ; 0.443             ;
; enc_fifo:enc_fifo_inst|scfifo:scfifo_component|scfifo_2k91:auto_generated|a_dpfifo_9q91:dpfifo|cntr_lgb:wr_ptr|counter_reg_bit[1]                                 ; enc_fifo:enc_fifo_inst|scfifo:scfifo_component|scfifo_2k91:auto_generated|a_dpfifo_9q91:dpfifo|altsyncram_dhn1:FIFOram|ram_block1a0~porta_address_reg0                           ; 0.443             ;
; enc_fifo:enc_fifo_inst|scfifo:scfifo_component|scfifo_2k91:auto_generated|a_dpfifo_9q91:dpfifo|cntr_lgb:wr_ptr|counter_reg_bit[0]                                 ; enc_fifo:enc_fifo_inst|scfifo:scfifo_component|scfifo_2k91:auto_generated|a_dpfifo_9q91:dpfifo|altsyncram_dhn1:FIFOram|ram_block1a0~porta_address_reg0                           ; 0.443             ;
; data_fsm:datapath_control_unit|state_reg.READ_SIZE                                                                                                                ; itl_fifo:itl_fifo_inst|scfifo:scfifo_component|scfifo_4k91:auto_generated|a_dpfifo_bq91:dpfifo|cntr_1h7:usedw_counter|counter_reg_bit[7]                                         ; 0.423             ;
; CRC_size:cb_size_computation|fifo20:fifo20_inst|scfifo:scfifo_component|scfifo_mj91:auto_generated|a_dpfifo_tp91:dpfifo|altsyncram_lgn1:FIFOram|q_b[18]           ; data_fsm:datapath_control_unit|Selector5~2_OTERM121                                                                                                                              ; 0.362             ;
; CRC_size:cb_size_computation|fifo20:fifo20_inst|scfifo:scfifo_component|scfifo_mj91:auto_generated|a_dpfifo_tp91:dpfifo|altsyncram_lgn1:FIFOram|q_b[19]           ; data_fsm:datapath_control_unit|Selector5~2_OTERM121                                                                                                                              ; 0.362             ;
; CRC_size:cb_size_computation|fifo20:fifo20_inst|scfifo:scfifo_component|scfifo_mj91:auto_generated|a_dpfifo_tp91:dpfifo|altsyncram_lgn1:FIFOram|q_b[17]           ; data_fsm:datapath_control_unit|Selector5~2_OTERM121                                                                                                                              ; 0.362             ;
; CRC_size:cb_size_computation|fifo20:fifo20_inst|scfifo:scfifo_component|scfifo_mj91:auto_generated|a_dpfifo_tp91:dpfifo|altsyncram_lgn1:FIFOram|q_b[16]           ; data_fsm:datapath_control_unit|Selector5~2_OTERM121                                                                                                                              ; 0.362             ;
; data_fsm:datapath_control_unit|state_reg.IDLE                                                                                                                     ; data_fsm:datapath_control_unit|Selector5~2_OTERM121                                                                                                                              ; 0.362             ;
; itl_fifo:itl_fifo_inst|scfifo:scfifo_component|scfifo_4k91:auto_generated|a_dpfifo_bq91:dpfifo|cntr_kgb:rd_ptr_msb|counter_reg_bit[1]                             ; itl_fifo:itl_fifo_inst|scfifo:scfifo_component|scfifo_4k91:auto_generated|a_dpfifo_bq91:dpfifo|altsyncram_hhn1:FIFOram|ram_block1a4~portb_address_reg0                           ; 0.350             ;
; itl_fifo:itl_fifo_inst|scfifo:scfifo_component|scfifo_4k91:auto_generated|a_dpfifo_bq91:dpfifo|cntr_kgb:rd_ptr_msb|counter_reg_bit[6]                             ; itl_fifo:itl_fifo_inst|scfifo:scfifo_component|scfifo_4k91:auto_generated|a_dpfifo_bq91:dpfifo|altsyncram_hhn1:FIFOram|ram_block1a4~portb_address_reg0                           ; 0.350             ;
; data_fsm:datapath_control_unit|register_2bits:cp|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                                                                      ; data_fsm:datapath_control_unit|state_reg.LOAD_SIZE                                                                                                                               ; 0.338             ;
; data_fsm:datapath_control_unit|register_2bits:cm|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                                                                      ; data_fsm:datapath_control_unit|state_reg.LOAD_SIZE                                                                                                                               ; 0.336             ;
; CRC_size:cb_size_computation|fifo16:fifo16_inst|scfifo:scfifo_component|scfifo_rj91:auto_generated|a_dpfifo_2q91:dpfifo|usedw_is_0_dff                            ; CRC_size:cb_size_computation|fifo16:fifo16_inst|scfifo:scfifo_component|scfifo_rj91:auto_generated|a_dpfifo_2q91:dpfifo|empty_dff                                                ; 0.336             ;
; itl_fifo:itl_fifo_inst|scfifo:scfifo_component|scfifo_4k91:auto_generated|a_dpfifo_bq91:dpfifo|cntr_kgb:rd_ptr_msb|counter_reg_bit[0]                             ; itl_fifo:itl_fifo_inst|scfifo:scfifo_component|scfifo_4k91:auto_generated|a_dpfifo_bq91:dpfifo|altsyncram_hhn1:FIFOram|ram_block1a4~portb_address_reg0                           ; 0.335             ;
; enc_fifo:enc_fifo_inst|scfifo:scfifo_component|scfifo_2k91:auto_generated|a_dpfifo_9q91:dpfifo|usedw_is_1_dff                                                     ; enc_fifo:enc_fifo_inst|scfifo:scfifo_component|scfifo_2k91:auto_generated|a_dpfifo_9q91:dpfifo|usedw_is_1_dff                                                                    ; 0.334             ;
; enc_fifo:enc_fifo_inst|scfifo:scfifo_component|scfifo_2k91:auto_generated|a_dpfifo_9q91:dpfifo|usedw_is_0_dff                                                     ; enc_fifo:enc_fifo_inst|scfifo:scfifo_component|scfifo_2k91:auto_generated|a_dpfifo_9q91:dpfifo|empty_dff                                                                         ; 0.334             ;
; data_fsm:datapath_control_unit|Selector5~2_OTERM121                                                                                                               ; fifo_tb:data_fifo|scfifo:scfifo_component|scfifo_e891:auto_generated|a_dpfifo_le91:dpfifo|low_addressa[0]                                                                        ; 0.333             ;
; crc24:crc_mod|shiftreg:shiftreg_inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                                                                                  ; crc24:crc_mod|shiftreg:shiftreg_inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                                                                                                 ; 0.333             ;
; itl_fifo:itl_fifo_inst|scfifo:scfifo_component|scfifo_4k91:auto_generated|a_dpfifo_bq91:dpfifo|cntr_kgb:rd_ptr_msb|counter_reg_bit[4]                             ; itl_fifo:itl_fifo_inst|scfifo:scfifo_component|scfifo_4k91:auto_generated|a_dpfifo_bq91:dpfifo|altsyncram_hhn1:FIFOram|ram_block1a4~portb_address_reg0                           ; 0.333             ;
; itl_fifo:itl_fifo_inst|scfifo:scfifo_component|scfifo_4k91:auto_generated|a_dpfifo_bq91:dpfifo|cntr_kgb:rd_ptr_msb|counter_reg_bit[3]                             ; itl_fifo:itl_fifo_inst|scfifo:scfifo_component|scfifo_4k91:auto_generated|a_dpfifo_bq91:dpfifo|altsyncram_hhn1:FIFOram|ram_block1a4~portb_address_reg0                           ; 0.329             ;
; CRC_size:cb_size_computation|fifo20:fifo20_inst|scfifo:scfifo_component|scfifo_mj91:auto_generated|a_dpfifo_tp91:dpfifo|cntr_ug7:usedw_counter|counter_reg_bit[0] ; CRC_size:cb_size_computation|fifo20:fifo20_inst|scfifo:scfifo_component|scfifo_mj91:auto_generated|a_dpfifo_tp91:dpfifo|full_dff                                                 ; 0.328             ;
; crc24:crc_mod|shiftreg:shiftreg_inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                                                                                  ; crc24:crc_mod|shiftreg:shiftreg_inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                                                                                                 ; 0.323             ;
; CRC_size:cb_size_computation|fifo16:fifo16_inst|scfifo:scfifo_component|scfifo_rj91:auto_generated|a_dpfifo_2q91:dpfifo|empty_dff                                 ; CRC_size:cb_size_computation|fifo16:fifo16_inst|scfifo:scfifo_component|scfifo_rj91:auto_generated|a_dpfifo_2q91:dpfifo|usedw_is_0_dff                                           ; 0.322             ;
; itl_fifo:itl_fifo_inst|scfifo:scfifo_component|scfifo_4k91:auto_generated|a_dpfifo_bq91:dpfifo|usedw_is_1_dff                                                     ; itl_fifo:itl_fifo_inst|scfifo:scfifo_component|scfifo_4k91:auto_generated|a_dpfifo_bq91:dpfifo|usedw_is_1_dff                                                                    ; 0.321             ;
; CRC_size:cb_size_computation|fifo20:fifo20_inst|scfifo:scfifo_component|scfifo_mj91:auto_generated|a_dpfifo_tp91:dpfifo|usedw_is_0_dff                            ; CRC_size:cb_size_computation|fifo20:fifo20_inst|scfifo:scfifo_component|scfifo_mj91:auto_generated|a_dpfifo_tp91:dpfifo|empty_dff                                                ; 0.321             ;
; itl_fifo:itl_fifo_inst|scfifo:scfifo_component|scfifo_4k91:auto_generated|a_dpfifo_bq91:dpfifo|rd_ptr_lsb                                                         ; itl_fifo:itl_fifo_inst|scfifo:scfifo_component|scfifo_4k91:auto_generated|a_dpfifo_bq91:dpfifo|altsyncram_hhn1:FIFOram|ram_block1a4~portb_address_reg0                           ; 0.307             ;
; CRC_size:cb_size_computation|fifo16:fifo16_inst|scfifo:scfifo_component|scfifo_rj91:auto_generated|a_dpfifo_2q91:dpfifo|usedw_is_1_dff                            ; CRC_size:cb_size_computation|fifo16:fifo16_inst|scfifo:scfifo_component|scfifo_rj91:auto_generated|a_dpfifo_2q91:dpfifo|empty_dff                                                ; 0.304             ;
; CRC_size:cb_size_computation|fifo20:fifo20_inst|scfifo:scfifo_component|scfifo_mj91:auto_generated|a_dpfifo_tp91:dpfifo|usedw_is_1_dff                            ; CRC_size:cb_size_computation|fifo20:fifo20_inst|scfifo:scfifo_component|scfifo_mj91:auto_generated|a_dpfifo_tp91:dpfifo|usedw_is_0_dff                                           ; 0.302             ;
; data_fsm:datapath_control_unit|block_size~0_OTERM97                                                                                                               ; data_fsm:datapath_control_unit|state_reg.NEXT_BLOCK                                                                                                                              ; 0.302             ;
; CRC_size:cb_size_computation|fifo16:fifo16_inst|scfifo:scfifo_component|scfifo_rj91:auto_generated|a_dpfifo_2q91:dpfifo|rd_ptr_lsb                                ; CRC_size:cb_size_computation|fifo16:fifo16_inst|scfifo:scfifo_component|scfifo_rj91:auto_generated|a_dpfifo_2q91:dpfifo|altsyncram_vgn1:FIFOram|ram_block1a10~portb_address_reg0 ; 0.301             ;
; data_fsm:datapath_control_unit|state_reg.READ_REQ                                                                                                                 ; enc_fifo:enc_fifo_inst|scfifo:scfifo_component|scfifo_2k91:auto_generated|a_dpfifo_9q91:dpfifo|usedw_is_0_dff                                                                    ; 0.297             ;
; data_fsm:datapath_control_unit|state_reg.LOAD_SIZE                                                                                                                ; data_fsm:datapath_control_unit|register_2bits:cp|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                                                                                     ; 0.296             ;
; data_fsm:datapath_control_unit|register_2bits:cm|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                                                                      ; data_fsm:datapath_control_unit|register_2bits:cp|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                                                                                     ; 0.296             ;
; data_fsm:datapath_control_unit|register_2bits:cp|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                                                                      ; data_fsm:datapath_control_unit|register_2bits:cp|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                                                                                     ; 0.296             ;
; enc_fifo:enc_fifo_inst|scfifo:scfifo_component|scfifo_2k91:auto_generated|a_dpfifo_9q91:dpfifo|rd_ptr_lsb                                                         ; enc_fifo:enc_fifo_inst|scfifo:scfifo_component|scfifo_2k91:auto_generated|a_dpfifo_9q91:dpfifo|altsyncram_dhn1:FIFOram|ram_block1a2~portb_address_reg0                           ; 0.291             ;
; data_fsm:datapath_control_unit|counter_16bits:cnt_cb|lpm_counter:LPM_COUNTER_component|cntr_8sj:auto_generated|counter_reg_bit[0]                                 ; data_fsm:datapath_control_unit|Equal15~2_OTERM91                                                                                                                                 ; 0.289             ;
; data_fsm:datapath_control_unit|Equal12~0_OTERM117                                                                                                                 ; data_fsm:datapath_control_unit|state_reg.FILLING                                                                                                                                 ; 0.288             ;
; CRC_size:cb_size_computation|fifo20:fifo20_inst|scfifo:scfifo_component|scfifo_mj91:auto_generated|a_dpfifo_tp91:dpfifo|rd_ptr_lsb                                ; CRC_size:cb_size_computation|fifo20:fifo20_inst|scfifo:scfifo_component|scfifo_mj91:auto_generated|a_dpfifo_tp91:dpfifo|altsyncram_lgn1:FIFOram|ram_block1a18~portb_address_reg0 ; 0.283             ;
; fifo_tb:data_fifo|scfifo:scfifo_component|scfifo_e891:auto_generated|a_dpfifo_le91:dpfifo|cntr_vhb:rd_ptr_msb|counter_reg_bit[4]                                  ; fifo_tb:data_fifo|scfifo:scfifo_component|scfifo_e891:auto_generated|a_dpfifo_le91:dpfifo|low_addressa[5]                                                                        ; 0.279             ;
; enc_fifo:enc_fifo_inst|scfifo:scfifo_component|scfifo_2k91:auto_generated|a_dpfifo_9q91:dpfifo|cntr_kgb:rd_ptr_msb|counter_reg_bit[3]                             ; enc_fifo:enc_fifo_inst|scfifo:scfifo_component|scfifo_2k91:auto_generated|a_dpfifo_9q91:dpfifo|altsyncram_dhn1:FIFOram|ram_block1a2~portb_address_reg0                           ; 0.276             ;
; fifo_tb:data_fifo|scfifo:scfifo_component|scfifo_e891:auto_generated|a_dpfifo_le91:dpfifo|cntr_vhb:rd_ptr_msb|counter_reg_bit[0]                                  ; fifo_tb:data_fifo|scfifo:scfifo_component|scfifo_e891:auto_generated|a_dpfifo_le91:dpfifo|low_addressa[1]                                                                        ; 0.276             ;
; CRC_size:cb_size_computation|fifo20:fifo20_inst|scfifo:scfifo_component|scfifo_mj91:auto_generated|a_dpfifo_tp91:dpfifo|cntr_hgb:rd_ptr_msb|counter_reg_bit[3]    ; CRC_size:cb_size_computation|fifo20:fifo20_inst|scfifo:scfifo_component|scfifo_mj91:auto_generated|a_dpfifo_tp91:dpfifo|altsyncram_lgn1:FIFOram|ram_block1a18~portb_address_reg0 ; 0.275             ;
; enc_fifo:enc_fifo_inst|scfifo:scfifo_component|scfifo_2k91:auto_generated|a_dpfifo_9q91:dpfifo|cntr_kgb:rd_ptr_msb|counter_reg_bit[1]                             ; enc_fifo:enc_fifo_inst|scfifo:scfifo_component|scfifo_2k91:auto_generated|a_dpfifo_9q91:dpfifo|altsyncram_dhn1:FIFOram|ram_block1a2~portb_address_reg0                           ; 0.273             ;
; fifo_tb:data_fifo|scfifo:scfifo_component|scfifo_e891:auto_generated|a_dpfifo_le91:dpfifo|cntr_vhb:rd_ptr_msb|counter_reg_bit[5]                                  ; fifo_tb:data_fifo|scfifo:scfifo_component|scfifo_e891:auto_generated|a_dpfifo_le91:dpfifo|low_addressa[6]                                                                        ; 0.269             ;
; crc24:crc_mod|shiftreg:shiftreg_inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20]                                                                                 ; crc24:crc_mod|shiftreg:shiftreg_inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19]                                                                                                ; 0.267             ;
; crc24:crc_mod|shiftreg:shiftreg_inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]                                                                                  ; crc24:crc_mod|shiftreg:shiftreg_inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]                                                                                                 ; 0.265             ;
; crc24:crc_mod|shiftreg:shiftreg_inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10]                                                                                 ; crc24:crc_mod|shiftreg:shiftreg_inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11]                                                                                                ; 0.265             ;
; crc24:crc_mod|shiftreg:shiftreg_inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14]                                                                                 ; crc24:crc_mod|shiftreg:shiftreg_inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13]                                                                                                ; 0.265             ;
; crc24:crc_mod|shiftreg:shiftreg_inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[16]                                                                                 ; crc24:crc_mod|shiftreg:shiftreg_inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15]                                                                                                ; 0.265             ;
; crc24:crc_mod|shiftreg:shiftreg_inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]                                                                                 ; crc24:crc_mod|shiftreg:shiftreg_inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[17]                                                                                                ; 0.265             ;
; CRC_size:cb_size_computation|fifo16:fifo16_inst|scfifo:scfifo_component|scfifo_rj91:auto_generated|a_dpfifo_2q91:dpfifo|cntr_hgb:rd_ptr_msb|counter_reg_bit[3]    ; CRC_size:cb_size_computation|fifo16:fifo16_inst|scfifo:scfifo_component|scfifo_rj91:auto_generated|a_dpfifo_2q91:dpfifo|altsyncram_vgn1:FIFOram|ram_block1a10~portb_address_reg0 ; 0.260             ;
; data_fsm:datapath_control_unit|Equal12~1_OTERM113                                                                                                                 ; data_fsm:datapath_control_unit|state_reg.FILLING                                                                                                                                 ; 0.257             ;
; enc_fifo:enc_fifo_inst|scfifo:scfifo_component|scfifo_2k91:auto_generated|a_dpfifo_9q91:dpfifo|cntr_kgb:rd_ptr_msb|counter_reg_bit[0]                             ; enc_fifo:enc_fifo_inst|scfifo:scfifo_component|scfifo_2k91:auto_generated|a_dpfifo_9q91:dpfifo|altsyncram_dhn1:FIFOram|ram_block1a2~portb_address_reg0                           ; 0.257             ;
; enc_fifo:enc_fifo_inst|scfifo:scfifo_component|scfifo_2k91:auto_generated|a_dpfifo_9q91:dpfifo|cntr_kgb:rd_ptr_msb|counter_reg_bit[6]                             ; enc_fifo:enc_fifo_inst|scfifo:scfifo_component|scfifo_2k91:auto_generated|a_dpfifo_9q91:dpfifo|altsyncram_dhn1:FIFOram|ram_block1a2~portb_address_reg0                           ; 0.257             ;
; CRC_size:cb_size_computation|fifo20:fifo20_inst|scfifo:scfifo_component|scfifo_mj91:auto_generated|a_dpfifo_tp91:dpfifo|cntr_hgb:rd_ptr_msb|counter_reg_bit[1]    ; CRC_size:cb_size_computation|fifo20:fifo20_inst|scfifo:scfifo_component|scfifo_mj91:auto_generated|a_dpfifo_tp91:dpfifo|altsyncram_lgn1:FIFOram|ram_block1a18~portb_address_reg0 ; 0.256             ;
; CRC_size:cb_size_computation|fifo20:fifo20_inst|scfifo:scfifo_component|scfifo_mj91:auto_generated|a_dpfifo_tp91:dpfifo|cntr_hgb:rd_ptr_msb|counter_reg_bit[0]    ; CRC_size:cb_size_computation|fifo20:fifo20_inst|scfifo:scfifo_component|scfifo_mj91:auto_generated|a_dpfifo_tp91:dpfifo|altsyncram_lgn1:FIFOram|ram_block1a18~portb_address_reg0 ; 0.256             ;
; enc_fifo:enc_fifo_inst|scfifo:scfifo_component|scfifo_2k91:auto_generated|a_dpfifo_9q91:dpfifo|cntr_kgb:rd_ptr_msb|counter_reg_bit[4]                             ; enc_fifo:enc_fifo_inst|scfifo:scfifo_component|scfifo_2k91:auto_generated|a_dpfifo_9q91:dpfifo|altsyncram_dhn1:FIFOram|ram_block1a2~portb_address_reg0                           ; 0.255             ;
; CRC_size:cb_size_computation|fifo16:fifo16_inst|scfifo:scfifo_component|scfifo_rj91:auto_generated|a_dpfifo_2q91:dpfifo|cntr_hgb:rd_ptr_msb|counter_reg_bit[2]    ; CRC_size:cb_size_computation|fifo16:fifo16_inst|scfifo:scfifo_component|scfifo_rj91:auto_generated|a_dpfifo_2q91:dpfifo|altsyncram_vgn1:FIFOram|ram_block1a10~portb_address_reg0 ; 0.251             ;
; crc24:crc_mod|shiftreg:shiftreg_inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                                                                                  ; crc24:crc_mod|shiftreg:shiftreg_inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                                                                                                 ; 0.251             ;
; crc24:crc_mod|shiftreg:shiftreg_inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                                                                                  ; crc24:crc_mod|shiftreg:shiftreg_inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                                                                                                 ; 0.247             ;
; crc24:crc_mod|shiftreg:shiftreg_inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                                                                                  ; crc24:crc_mod|shiftreg:shiftreg_inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]                                                                                                 ; 0.247             ;
; crc24:crc_mod|shiftreg:shiftreg_inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]                                                                                  ; crc24:crc_mod|shiftreg:shiftreg_inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10]                                                                                                ; 0.247             ;
; crc24:crc_mod|shiftreg:shiftreg_inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11]                                                                                 ; crc24:crc_mod|shiftreg:shiftreg_inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12]                                                                                                ; 0.247             ;
; crc24:crc_mod|shiftreg:shiftreg_inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15]                                                                                 ; crc24:crc_mod|shiftreg:shiftreg_inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14]                                                                                                ; 0.247             ;
; crc24:crc_mod|shiftreg:shiftreg_inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[17]                                                                                 ; crc24:crc_mod|shiftreg:shiftreg_inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[16]                                                                                                ; 0.247             ;
; crc24:crc_mod|shiftreg:shiftreg_inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19]                                                                                 ; crc24:crc_mod|shiftreg:shiftreg_inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]                                                                                                ; 0.247             ;
; crc24:crc_mod|shiftreg:shiftreg_inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[21]                                                                                 ; crc24:crc_mod|shiftreg:shiftreg_inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20]                                                                                                ; 0.247             ;
; crc24:crc_mod|shiftreg:shiftreg_inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[22]                                                                                 ; crc24:crc_mod|shiftreg:shiftreg_inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[21]                                                                                                ; 0.247             ;
; data_fsm:datapath_control_unit|Equal12~2_OTERM109                                                                                                                 ; data_fsm:datapath_control_unit|state_reg.FILLING                                                                                                                                 ; 0.247             ;
; data_fsm:datapath_control_unit|Equal0~0_OTERM93                                                                                                                   ; fifo_tb:data_fifo|scfifo:scfifo_component|scfifo_e891:auto_generated|a_dpfifo_le91:dpfifo|rd_ptr_lsb                                                                             ; 0.244             ;
; data_fsm:datapath_control_unit|Equal15~0_OTERM105                                                                                                                 ; fifo_tb:data_fifo|scfifo:scfifo_component|scfifo_e891:auto_generated|a_dpfifo_le91:dpfifo|rd_ptr_lsb                                                                             ; 0.244             ;
; data_fsm:datapath_control_unit|Equal15~1_OTERM101                                                                                                                 ; fifo_tb:data_fifo|scfifo:scfifo_component|scfifo_e891:auto_generated|a_dpfifo_le91:dpfifo|rd_ptr_lsb                                                                             ; 0.244             ;
; data_fsm:datapath_control_unit|counter_16bits:cnt_cb|lpm_counter:LPM_COUNTER_component|cntr_8sj:auto_generated|counter_reg_bit[1]                                 ; fifo_tb:data_fifo|scfifo:scfifo_component|scfifo_e891:auto_generated|a_dpfifo_le91:dpfifo|rd_ptr_lsb                                                                             ; 0.244             ;
; data_fsm:datapath_control_unit|Equal15~2_OTERM91                                                                                                                  ; fifo_tb:data_fifo|scfifo:scfifo_component|scfifo_e891:auto_generated|a_dpfifo_le91:dpfifo|rd_ptr_lsb                                                                             ; 0.244             ;
; data_fsm:datapath_control_unit|state_reg.FILLING                                                                                                                  ; fifo_tb:data_fifo|scfifo:scfifo_component|scfifo_e891:auto_generated|a_dpfifo_le91:dpfifo|rd_ptr_lsb                                                                             ; 0.244             ;
; data_fsm:datapath_control_unit|state_reg.SEND_SIZE                                                                                                                ; fifo_tb:data_fifo|scfifo:scfifo_component|scfifo_e891:auto_generated|a_dpfifo_le91:dpfifo|rd_ptr_lsb                                                                             ; 0.244             ;
; crc24:crc_mod|shiftreg:shiftreg_inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[23]                                                                                 ; crc24:crc_mod|shiftreg:shiftreg_inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                                                                                                 ; 0.240             ;
; fifo_tb:data_fifo|scfifo:scfifo_component|scfifo_e891:auto_generated|a_dpfifo_le91:dpfifo|rd_ptr_lsb                                                              ; fifo_tb:data_fifo|scfifo:scfifo_component|scfifo_e891:auto_generated|a_dpfifo_le91:dpfifo|low_addressa[0]                                                                        ; 0.237             ;
; CRC_size:cb_size_computation|fifo20:fifo20_inst|scfifo:scfifo_component|scfifo_mj91:auto_generated|a_dpfifo_tp91:dpfifo|empty_dff                                 ; data_fsm:datapath_control_unit|state_reg.IDLE                                                                                                                                    ; 0.229             ;
; itl_fifo:itl_fifo_inst|scfifo:scfifo_component|scfifo_4k91:auto_generated|a_dpfifo_bq91:dpfifo|cntr_1h7:usedw_counter|counter_reg_bit[0]                          ; itl_fifo:itl_fifo_inst|scfifo:scfifo_component|scfifo_4k91:auto_generated|a_dpfifo_bq91:dpfifo|usedw_is_1_dff                                                                    ; 0.223             ;
; crc24:crc_mod|shiftreg:shiftreg_inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12]                                                                                 ; crc24:crc_mod|shiftreg:shiftreg_inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11]                                                                                                ; 0.218             ;
; crc24:crc_mod|shiftreg:shiftreg_inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                                                                                  ; crc24:crc_mod|shiftreg:shiftreg_inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                                                                                                 ; 0.205             ;
; crc24:crc_mod|shiftreg:shiftreg_inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                                                                                  ; crc24:crc_mod|shiftreg:shiftreg_inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                                                                                                 ; 0.205             ;
; CRC_size:cb_size_computation|fifo20:fifo20_inst|scfifo:scfifo_component|scfifo_mj91:auto_generated|a_dpfifo_tp91:dpfifo|cntr_ug7:usedw_counter|counter_reg_bit[4] ; CRC_size:cb_size_computation|fifo20:fifo20_inst|scfifo:scfifo_component|scfifo_mj91:auto_generated|a_dpfifo_tp91:dpfifo|full_dff                                                 ; 0.204             ;
; CRC_size:cb_size_computation|fifo20:fifo20_inst|scfifo:scfifo_component|scfifo_mj91:auto_generated|a_dpfifo_tp91:dpfifo|cntr_ug7:usedw_counter|counter_reg_bit[3] ; CRC_size:cb_size_computation|fifo20:fifo20_inst|scfifo:scfifo_component|scfifo_mj91:auto_generated|a_dpfifo_tp91:dpfifo|full_dff                                                 ; 0.204             ;
; CRC_size:cb_size_computation|fifo20:fifo20_inst|scfifo:scfifo_component|scfifo_mj91:auto_generated|a_dpfifo_tp91:dpfifo|cntr_ug7:usedw_counter|counter_reg_bit[2] ; CRC_size:cb_size_computation|fifo20:fifo20_inst|scfifo:scfifo_component|scfifo_mj91:auto_generated|a_dpfifo_tp91:dpfifo|full_dff                                                 ; 0.204             ;
; CRC_size:cb_size_computation|fifo20:fifo20_inst|scfifo:scfifo_component|scfifo_mj91:auto_generated|a_dpfifo_tp91:dpfifo|cntr_ug7:usedw_counter|counter_reg_bit[1] ; CRC_size:cb_size_computation|fifo20:fifo20_inst|scfifo:scfifo_component|scfifo_mj91:auto_generated|a_dpfifo_tp91:dpfifo|full_dff                                                 ; 0.204             ;
; CRC_size:cb_size_computation|fifo16:fifo16_inst|scfifo:scfifo_component|scfifo_rj91:auto_generated|a_dpfifo_2q91:dpfifo|cntr_ug7:usedw_counter|counter_reg_bit[4] ; CRC_size:cb_size_computation|fifo16:fifo16_inst|scfifo:scfifo_component|scfifo_rj91:auto_generated|a_dpfifo_2q91:dpfifo|usedw_is_1_dff                                           ; 0.203             ;
; CRC_size:cb_size_computation|fifo16:fifo16_inst|scfifo:scfifo_component|scfifo_rj91:auto_generated|a_dpfifo_2q91:dpfifo|cntr_ug7:usedw_counter|counter_reg_bit[3] ; CRC_size:cb_size_computation|fifo16:fifo16_inst|scfifo:scfifo_component|scfifo_rj91:auto_generated|a_dpfifo_2q91:dpfifo|usedw_is_1_dff                                           ; 0.203             ;
; CRC_size:cb_size_computation|fifo16:fifo16_inst|scfifo:scfifo_component|scfifo_rj91:auto_generated|a_dpfifo_2q91:dpfifo|cntr_ug7:usedw_counter|counter_reg_bit[2] ; CRC_size:cb_size_computation|fifo16:fifo16_inst|scfifo:scfifo_component|scfifo_rj91:auto_generated|a_dpfifo_2q91:dpfifo|usedw_is_1_dff                                           ; 0.203             ;
; CRC_size:cb_size_computation|fifo16:fifo16_inst|scfifo:scfifo_component|scfifo_rj91:auto_generated|a_dpfifo_2q91:dpfifo|cntr_ug7:usedw_counter|counter_reg_bit[1] ; CRC_size:cb_size_computation|fifo16:fifo16_inst|scfifo:scfifo_component|scfifo_rj91:auto_generated|a_dpfifo_2q91:dpfifo|usedw_is_1_dff                                           ; 0.203             ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (16303): Aggressive Performance optimization mode selected -- timing performance will be prioritized at the potential cost of increased logic area and compilation time
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 5CEBA4F23C7 for design "CodeBlockSegmentation"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171004): Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 33 pins of 33 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (184020): Starting Fitter periphery placement operations
Info (11191): Automatically promoted 2 clocks (2 global)
    Info (11162): clk~inputCLKENA0 with 314 fanout uses global clock CLKCTRL_G10
    Info (11162): reset~inputCLKENA0 with 224 fanout uses global clock CLKCTRL_G8
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (176233): Starting register packing
Info (332104): Reading SDC File: 'timing_constraints.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   10.000        clock
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (128000): Starting physical synthesis optimizations for speed
Info (128002): Starting physical synthesis algorithm register retiming
Info (128003): Physical synthesis algorithm register retiming complete: estimated slack improvement of 58 ps
Info (128002): Starting physical synthesis algorithm combinational resynthesis using boolean division
Info (128003): Physical synthesis algorithm combinational resynthesis using boolean division complete: estimated slack improvement of 0 ps
Info (128002): Starting physical synthesis algorithm register retiming
Info (128003): Physical synthesis algorithm register retiming complete: estimated slack improvement of 0 ps
Info (128002): Starting physical synthesis algorithm combinational resynthesis using boolean division
Info (128003): Physical synthesis algorithm combinational resynthesis using boolean division complete: estimated slack improvement of 0 ps
Info (128001): Physical synthesis optimizations for speed complete: elapsed time is 00:00:02
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:15
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:05
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:07
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 3% of the available device resources in the region that extends from location X0_Y11 to location X10_Y22
Info (170194): Fitter routing operations ending: elapsed time is 00:00:06
Info (11888): Total time spent on timing analysis during the Fitter is 2.67 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:09
Info (144001): Generated suppressed messages file E:/Courses/ECE559/CBSeg/output_files/CodeBlockSegmentation.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 6431 megabytes
    Info: Processing ended: Mon Mar 30 21:58:00 2020
    Info: Elapsed time: 00:01:27
    Info: Total CPU time (on all processors): 00:01:59


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in E:/Courses/ECE559/CBSeg/output_files/CodeBlockSegmentation.fit.smsg.


