Classic Timing Analyzer report for TFTKEYSTM32
Tue Oct 21 16:18:21 2014
Quartus II Version 9.0 Build 132 02/25/2009 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'IN1'
  7. Clock Hold: 'IN1'
  8. tsu
  9. tco
 10. tpd
 11. th
 12. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                                           ;
+------------------------------+------------------------------------------+---------------+----------------------------------+-----------------------+-----------------------+------------+----------+--------------+
; Type                         ; Slack                                    ; Required Time ; Actual Time                      ; From                  ; To                    ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+------------------------------------------+---------------+----------------------------------+-----------------------+-----------------------+------------+----------+--------------+
; Worst-case tsu               ; N/A                                      ; None          ; -0.116 ns                        ; DA[1]                 ; DLATCH8:inst5|q[1]    ; --         ; NADV     ; 0            ;
; Worst-case tco               ; N/A                                      ; None          ; 25.619 ns                        ; REG4:inst16|q_temp[2] ; DA[2]                 ; IN1        ; --       ; 0            ;
; Worst-case tpd               ; N/A                                      ; None          ; 11.748 ns                        ; A16                   ; DA[2]                 ; --         ; --       ; 0            ;
; Worst-case th                ; N/A                                      ; None          ; 12.137 ns                        ; X1                    ; REG4:inst16|q_temp[2] ; --         ; IN1      ; 0            ;
; Clock Setup: 'IN1'           ; N/A                                      ; None          ; 222.22 MHz ( period = 4.500 ns ) ; CNT16A:inst7|q[1]     ; CNT16A:inst7|q[3]     ; IN1        ; IN1      ; 0            ;
; Clock Hold: 'IN1'            ; Not operational: Clock Skew > Data Delay ; None          ; N/A                              ; CNT4A:inst13|q[0]     ; REG4:inst16|q_temp[0] ; IN1        ; IN1      ; 2            ;
; Total number of failed paths ;                                          ;               ;                                  ;                       ;                       ;            ;          ; 2            ;
+------------------------------+------------------------------------------+---------------+----------------------------------+-----------------------+-----------------------+------------+----------+--------------+


+--------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                           ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                              ; Setting            ; From ; To ; Entity Name ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                         ; EPM240T100C5       ;      ;    ;             ;
; Timing Models                                                       ; Final              ;      ;    ;             ;
; Default hold multicycle                                             ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                           ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                              ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                      ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                    ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                               ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                             ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                    ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                       ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                   ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                   ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node               ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                               ; 10                 ;      ;    ;             ;
; Number of paths to report                                           ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                        ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                              ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                          ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                        ; Off                ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis      ; Off                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                          ; Near End           ;      ;    ;             ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; NADV            ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
; NWE             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
; A16             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
; IN1             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'IN1'                                                                                                                                                                                           ;
+-------+------------------------------------------------+--------------------+--------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack ; Actual fmax (period)                           ; From               ; To                 ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-------+------------------------------------------------+--------------------+--------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A   ; 222.22 MHz ( period = 4.500 ns )               ; CNT16A:inst7|q[1]  ; CNT16A:inst7|q[3]  ; IN1        ; IN1      ; None                        ; None                      ; 3.791 ns                ;
; N/A   ; 223.36 MHz ( period = 4.477 ns )               ; CNT16A:inst7|q[1]  ; CNT16A:inst7|q[2]  ; IN1        ; IN1      ; None                        ; None                      ; 3.768 ns                ;
; N/A   ; 225.89 MHz ( period = 4.427 ns )               ; CNT16A:inst7|q[2]  ; CNT16A:inst7|q[1]  ; IN1        ; IN1      ; None                        ; None                      ; 3.718 ns                ;
; N/A   ; 225.94 MHz ( period = 4.426 ns )               ; CNT16A:inst7|q[2]  ; CNT16A:inst7|q[2]  ; IN1        ; IN1      ; None                        ; None                      ; 3.717 ns                ;
; N/A   ; 226.24 MHz ( period = 4.420 ns )               ; CNT16A:inst7|q[2]  ; CNT16A:inst7|q[3]  ; IN1        ; IN1      ; None                        ; None                      ; 3.711 ns                ;
; N/A   ; 229.73 MHz ( period = 4.353 ns )               ; FREDIV:inst11|q[0] ; FREDIV:inst11|q[9] ; IN1        ; IN1      ; None                        ; None                      ; 3.644 ns                ;
; N/A   ; 229.73 MHz ( period = 4.353 ns )               ; FREDIV:inst11|q[0] ; FREDIV:inst11|q[8] ; IN1        ; IN1      ; None                        ; None                      ; 3.644 ns                ;
; N/A   ; 229.73 MHz ( period = 4.353 ns )               ; FREDIV:inst11|q[0] ; FREDIV:inst11|q[7] ; IN1        ; IN1      ; None                        ; None                      ; 3.644 ns                ;
; N/A   ; 229.73 MHz ( period = 4.353 ns )               ; FREDIV:inst11|q[0] ; FREDIV:inst11|q[6] ; IN1        ; IN1      ; None                        ; None                      ; 3.644 ns                ;
; N/A   ; 229.73 MHz ( period = 4.353 ns )               ; FREDIV:inst11|q[0] ; FREDIV:inst11|q[5] ; IN1        ; IN1      ; None                        ; None                      ; 3.644 ns                ;
; N/A   ; 231.00 MHz ( period = 4.329 ns )               ; CNT16A:inst7|q[0]  ; CNT16A:inst7|q[3]  ; IN1        ; IN1      ; None                        ; None                      ; 3.620 ns                ;
; N/A   ; 232.50 MHz ( period = 4.301 ns )               ; CNT16A:inst7|q[0]  ; CNT16A:inst7|q[2]  ; IN1        ; IN1      ; None                        ; None                      ; 3.592 ns                ;
; N/A   ; 235.85 MHz ( period = 4.240 ns )               ; FREDIV:inst11|q[1] ; FREDIV:inst11|q[9] ; IN1        ; IN1      ; None                        ; None                      ; 3.531 ns                ;
; N/A   ; 235.85 MHz ( period = 4.240 ns )               ; FREDIV:inst11|q[1] ; FREDIV:inst11|q[8] ; IN1        ; IN1      ; None                        ; None                      ; 3.531 ns                ;
; N/A   ; 235.85 MHz ( period = 4.240 ns )               ; FREDIV:inst11|q[1] ; FREDIV:inst11|q[7] ; IN1        ; IN1      ; None                        ; None                      ; 3.531 ns                ;
; N/A   ; 235.85 MHz ( period = 4.240 ns )               ; FREDIV:inst11|q[1] ; FREDIV:inst11|q[6] ; IN1        ; IN1      ; None                        ; None                      ; 3.531 ns                ;
; N/A   ; 235.85 MHz ( period = 4.240 ns )               ; FREDIV:inst11|q[1] ; FREDIV:inst11|q[5] ; IN1        ; IN1      ; None                        ; None                      ; 3.531 ns                ;
; N/A   ; 236.29 MHz ( period = 4.232 ns )               ; CNT4A:inst13|q[1]  ; CNT4A:inst13|q[1]  ; IN1        ; IN1      ; None                        ; None                      ; 3.523 ns                ;
; N/A   ; 237.25 MHz ( period = 4.215 ns )               ; CNT16A:inst7|q[1]  ; CNT16A:inst7|q[1]  ; IN1        ; IN1      ; None                        ; None                      ; 3.506 ns                ;
; N/A   ; 237.64 MHz ( period = 4.208 ns )               ; CNT16A:inst7|q[2]  ; CNT16A:inst7|q[0]  ; IN1        ; IN1      ; None                        ; None                      ; 3.499 ns                ;
; N/A   ; 238.21 MHz ( period = 4.198 ns )               ; FREDIV:inst11|q[3] ; FREDIV:inst11|q[9] ; IN1        ; IN1      ; None                        ; None                      ; 3.489 ns                ;
; N/A   ; 238.21 MHz ( period = 4.198 ns )               ; FREDIV:inst11|q[3] ; FREDIV:inst11|q[8] ; IN1        ; IN1      ; None                        ; None                      ; 3.489 ns                ;
; N/A   ; 238.21 MHz ( period = 4.198 ns )               ; FREDIV:inst11|q[3] ; FREDIV:inst11|q[7] ; IN1        ; IN1      ; None                        ; None                      ; 3.489 ns                ;
; N/A   ; 238.21 MHz ( period = 4.198 ns )               ; FREDIV:inst11|q[3] ; FREDIV:inst11|q[6] ; IN1        ; IN1      ; None                        ; None                      ; 3.489 ns                ;
; N/A   ; 238.21 MHz ( period = 4.198 ns )               ; FREDIV:inst11|q[3] ; FREDIV:inst11|q[5] ; IN1        ; IN1      ; None                        ; None                      ; 3.489 ns                ;
; N/A   ; 242.90 MHz ( period = 4.117 ns )               ; FREDIV:inst11|q[2] ; FREDIV:inst11|q[9] ; IN1        ; IN1      ; None                        ; None                      ; 3.408 ns                ;
; N/A   ; 242.90 MHz ( period = 4.117 ns )               ; FREDIV:inst11|q[2] ; FREDIV:inst11|q[8] ; IN1        ; IN1      ; None                        ; None                      ; 3.408 ns                ;
; N/A   ; 242.90 MHz ( period = 4.117 ns )               ; FREDIV:inst11|q[2] ; FREDIV:inst11|q[7] ; IN1        ; IN1      ; None                        ; None                      ; 3.408 ns                ;
; N/A   ; 242.90 MHz ( period = 4.117 ns )               ; FREDIV:inst11|q[2] ; FREDIV:inst11|q[6] ; IN1        ; IN1      ; None                        ; None                      ; 3.408 ns                ;
; N/A   ; 242.90 MHz ( period = 4.117 ns )               ; FREDIV:inst11|q[2] ; FREDIV:inst11|q[5] ; IN1        ; IN1      ; None                        ; None                      ; 3.408 ns                ;
; N/A   ; 243.37 MHz ( period = 4.109 ns )               ; FREDIV:inst11|q[5] ; FREDIV:inst11|q[9] ; IN1        ; IN1      ; None                        ; None                      ; 3.400 ns                ;
; N/A   ; 245.64 MHz ( period = 4.071 ns )               ; CNT16A:inst7|q[0]  ; CNT16A:inst7|q[1]  ; IN1        ; IN1      ; None                        ; None                      ; 3.362 ns                ;
; N/A   ; 247.16 MHz ( period = 4.046 ns )               ; FREDIV:inst11|q[4] ; FREDIV:inst11|q[9] ; IN1        ; IN1      ; None                        ; None                      ; 3.337 ns                ;
; N/A   ; 247.16 MHz ( period = 4.046 ns )               ; FREDIV:inst11|q[4] ; FREDIV:inst11|q[8] ; IN1        ; IN1      ; None                        ; None                      ; 3.337 ns                ;
; N/A   ; 247.16 MHz ( period = 4.046 ns )               ; FREDIV:inst11|q[4] ; FREDIV:inst11|q[7] ; IN1        ; IN1      ; None                        ; None                      ; 3.337 ns                ;
; N/A   ; 247.16 MHz ( period = 4.046 ns )               ; FREDIV:inst11|q[4] ; FREDIV:inst11|q[6] ; IN1        ; IN1      ; None                        ; None                      ; 3.337 ns                ;
; N/A   ; 247.16 MHz ( period = 4.046 ns )               ; FREDIV:inst11|q[4] ; FREDIV:inst11|q[5] ; IN1        ; IN1      ; None                        ; None                      ; 3.337 ns                ;
; N/A   ; 250.25 MHz ( period = 3.996 ns )               ; CNT16A:inst7|q[1]  ; CNT16A:inst7|q[0]  ; IN1        ; IN1      ; None                        ; None                      ; 3.287 ns                ;
; N/A   ; 250.82 MHz ( period = 3.987 ns )               ; FREDIV:inst11|q[6] ; FREDIV:inst11|q[9] ; IN1        ; IN1      ; None                        ; None                      ; 3.278 ns                ;
; N/A   ; 250.88 MHz ( period = 3.986 ns )               ; FREDIV:inst11|q[5] ; FREDIV:inst11|q[8] ; IN1        ; IN1      ; None                        ; None                      ; 3.277 ns                ;
; N/A   ; 257.33 MHz ( period = 3.886 ns )               ; FREDIV:inst11|q[0] ; FREDIV:inst11|q[4] ; IN1        ; IN1      ; None                        ; None                      ; 3.177 ns                ;
; N/A   ; 258.80 MHz ( period = 3.864 ns )               ; FREDIV:inst11|q[6] ; FREDIV:inst11|q[8] ; IN1        ; IN1      ; None                        ; None                      ; 3.155 ns                ;
; N/A   ; 258.87 MHz ( period = 3.863 ns )               ; FREDIV:inst11|q[5] ; FREDIV:inst11|q[7] ; IN1        ; IN1      ; None                        ; None                      ; 3.154 ns                ;
; N/A   ; 259.61 MHz ( period = 3.852 ns )               ; CNT16A:inst7|q[0]  ; CNT16A:inst7|q[0]  ; IN1        ; IN1      ; None                        ; None                      ; 3.143 ns                ;
; N/A   ; 265.04 MHz ( period = 3.773 ns )               ; FREDIV:inst11|q[1] ; FREDIV:inst11|q[4] ; IN1        ; IN1      ; None                        ; None                      ; 3.064 ns                ;
; N/A   ; 265.75 MHz ( period = 3.763 ns )               ; FREDIV:inst11|q[0] ; FREDIV:inst11|q[3] ; IN1        ; IN1      ; None                        ; None                      ; 3.054 ns                ;
; N/A   ; 267.31 MHz ( period = 3.741 ns )               ; FREDIV:inst11|q[6] ; FREDIV:inst11|q[7] ; IN1        ; IN1      ; None                        ; None                      ; 3.032 ns                ;
; N/A   ; 267.38 MHz ( period = 3.740 ns )               ; FREDIV:inst11|q[5] ; FREDIV:inst11|q[6] ; IN1        ; IN1      ; None                        ; None                      ; 3.031 ns                ;
; N/A   ; 268.02 MHz ( period = 3.731 ns )               ; FREDIV:inst11|q[8] ; FREDIV:inst11|q[9] ; IN1        ; IN1      ; None                        ; None                      ; 3.022 ns                ;
; N/A   ; 268.02 MHz ( period = 3.731 ns )               ; FREDIV:inst11|q[3] ; FREDIV:inst11|q[4] ; IN1        ; IN1      ; None                        ; None                      ; 3.022 ns                ;
; N/A   ; 273.97 MHz ( period = 3.650 ns )               ; FREDIV:inst11|q[2] ; FREDIV:inst11|q[4] ; IN1        ; IN1      ; None                        ; None                      ; 2.941 ns                ;
; N/A   ; 273.97 MHz ( period = 3.650 ns )               ; FREDIV:inst11|q[1] ; FREDIV:inst11|q[3] ; IN1        ; IN1      ; None                        ; None                      ; 2.941 ns                ;
; N/A   ; 274.65 MHz ( period = 3.641 ns )               ; FREDIV:inst11|q[7] ; FREDIV:inst11|q[9] ; IN1        ; IN1      ; None                        ; None                      ; 2.932 ns                ;
; N/A   ; 274.73 MHz ( period = 3.640 ns )               ; FREDIV:inst11|q[0] ; FREDIV:inst11|q[2] ; IN1        ; IN1      ; None                        ; None                      ; 2.931 ns                ;
; N/A   ; 275.18 MHz ( period = 3.634 ns )               ; CNT16A:inst7|q[3]  ; CNT16A:inst7|q[1]  ; IN1        ; IN1      ; None                        ; None                      ; 2.925 ns                ;
; N/A   ; 275.25 MHz ( period = 3.633 ns )               ; CNT16A:inst7|q[3]  ; CNT16A:inst7|q[2]  ; IN1        ; IN1      ; None                        ; None                      ; 2.924 ns                ;
; N/A   ; 275.71 MHz ( period = 3.627 ns )               ; CNT16A:inst7|q[3]  ; CNT16A:inst7|q[3]  ; IN1        ; IN1      ; None                        ; None                      ; 2.918 ns                ;
; N/A   ; 283.53 MHz ( period = 3.527 ns )               ; FREDIV:inst11|q[2] ; FREDIV:inst11|q[3] ; IN1        ; IN1      ; None                        ; None                      ; 2.818 ns                ;
; N/A   ; 283.53 MHz ( period = 3.527 ns )               ; FREDIV:inst11|q[1] ; FREDIV:inst11|q[2] ; IN1        ; IN1      ; None                        ; None                      ; 2.818 ns                ;
; N/A   ; 284.25 MHz ( period = 3.518 ns )               ; FREDIV:inst11|q[7] ; FREDIV:inst11|q[8] ; IN1        ; IN1      ; None                        ; None                      ; 2.809 ns                ;
; N/A   ; 284.33 MHz ( period = 3.517 ns )               ; FREDIV:inst11|q[0] ; FREDIV:inst11|q[1] ; IN1        ; IN1      ; None                        ; None                      ; 2.808 ns                ;
; N/A   ; 292.83 MHz ( period = 3.415 ns )               ; CNT16A:inst7|q[3]  ; CNT16A:inst7|q[0]  ; IN1        ; IN1      ; None                        ; None                      ; 2.706 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; FREDIV:inst11|q[4] ; FREDIV:inst11|q[4] ; IN1        ; IN1      ; None                        ; None                      ; 2.076 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; FREDIV:inst11|q[6] ; FREDIV:inst11|q[6] ; IN1        ; IN1      ; None                        ; None                      ; 2.076 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; FREDIV:inst11|q[5] ; FREDIV:inst11|q[5] ; IN1        ; IN1      ; None                        ; None                      ; 2.075 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; FREDIV:inst11|q[8] ; FREDIV:inst11|q[8] ; IN1        ; IN1      ; None                        ; None                      ; 2.066 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; FREDIV:inst11|q[3] ; FREDIV:inst11|q[3] ; IN1        ; IN1      ; None                        ; None                      ; 2.066 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; FREDIV:inst11|q[2] ; FREDIV:inst11|q[2] ; IN1        ; IN1      ; None                        ; None                      ; 1.971 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; FREDIV:inst11|q[1] ; FREDIV:inst11|q[1] ; IN1        ; IN1      ; None                        ; None                      ; 1.971 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; FREDIV:inst11|q[7] ; FREDIV:inst11|q[7] ; IN1        ; IN1      ; None                        ; None                      ; 1.962 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; FREDIV:inst11|q[0] ; FREDIV:inst11|q[0] ; IN1        ; IN1      ; None                        ; None                      ; 1.961 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; CNT4A:inst13|q[0]  ; CNT4A:inst13|q[1]  ; IN1        ; IN1      ; None                        ; None                      ; 1.558 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; CNT4A:inst13|q[0]  ; CNT4A:inst13|q[0]  ; IN1        ; IN1      ; None                        ; None                      ; 1.549 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; FREDIV:inst11|q[9] ; FREDIV:inst11|q[9] ; IN1        ; IN1      ; None                        ; None                      ; 1.504 ns                ;
+-------+------------------------------------------------+--------------------+--------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'IN1'                                                                                                                                                                                 ;
+------------------------------------------+-------------------+-----------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                            ; From              ; To                    ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+------------------------------------------+-------------------+-----------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Not operational: Clock Skew > Data Delay ; CNT4A:inst13|q[0] ; REG4:inst16|q_temp[0] ; IN1        ; IN1      ; None                       ; None                       ; 2.870 ns                 ;
; Not operational: Clock Skew > Data Delay ; CNT4A:inst13|q[1] ; REG4:inst16|q_temp[1] ; IN1        ; IN1      ; None                       ; None                       ; 4.029 ns                 ;
+------------------------------------------+-------------------+-----------------------+------------+----------+----------------------------+----------------------------+--------------------------+


+------------------------------------------------------------------------------+
; tsu                                                                          ;
+-------+--------------+------------+-------+-----------------------+----------+
; Slack ; Required tsu ; Actual tsu ; From  ; To                    ; To Clock ;
+-------+--------------+------------+-------+-----------------------+----------+
; N/A   ; None         ; -0.116 ns  ; DA[1] ; DLATCH8:inst5|q[1]    ; NADV     ;
; N/A   ; None         ; -0.223 ns  ; DA[0] ; DLATCH8:inst5|q[0]    ; NADV     ;
; N/A   ; None         ; -0.921 ns  ; DA[2] ; DLATCH8:inst5|q[2]    ; NADV     ;
; N/A   ; None         ; -1.446 ns  ; DA[0] ; inst1                 ; NWE      ;
; N/A   ; None         ; -1.883 ns  ; DA[0] ; inst1                 ; A16      ;
; N/A   ; None         ; -3.375 ns  ; X3    ; CNT4A:inst13|q[1]     ; IN1      ;
; N/A   ; None         ; -3.375 ns  ; X3    ; CNT16A:inst7|q[1]     ; IN1      ;
; N/A   ; None         ; -3.384 ns  ; X3    ; CNT16A:inst7|q[3]     ; IN1      ;
; N/A   ; None         ; -3.538 ns  ; X0    ; CNT4A:inst13|q[1]     ; IN1      ;
; N/A   ; None         ; -3.538 ns  ; X0    ; CNT16A:inst7|q[1]     ; IN1      ;
; N/A   ; None         ; -3.547 ns  ; X0    ; CNT16A:inst7|q[3]     ; IN1      ;
; N/A   ; None         ; -3.707 ns  ; X3    ; CNT16A:inst7|q[2]     ; IN1      ;
; N/A   ; None         ; -3.712 ns  ; X3    ; CNT4A:inst13|q[0]     ; IN1      ;
; N/A   ; None         ; -3.795 ns  ; X1    ; CNT4A:inst13|q[1]     ; IN1      ;
; N/A   ; None         ; -3.795 ns  ; X1    ; CNT16A:inst7|q[1]     ; IN1      ;
; N/A   ; None         ; -3.804 ns  ; X1    ; CNT16A:inst7|q[3]     ; IN1      ;
; N/A   ; None         ; -3.870 ns  ; X0    ; CNT16A:inst7|q[2]     ; IN1      ;
; N/A   ; None         ; -3.875 ns  ; X0    ; CNT4A:inst13|q[0]     ; IN1      ;
; N/A   ; None         ; -4.123 ns  ; X2    ; CNT4A:inst13|q[1]     ; IN1      ;
; N/A   ; None         ; -4.123 ns  ; X2    ; CNT16A:inst7|q[1]     ; IN1      ;
; N/A   ; None         ; -4.127 ns  ; X1    ; CNT16A:inst7|q[2]     ; IN1      ;
; N/A   ; None         ; -4.132 ns  ; X2    ; CNT16A:inst7|q[3]     ; IN1      ;
; N/A   ; None         ; -4.132 ns  ; X1    ; CNT4A:inst13|q[0]     ; IN1      ;
; N/A   ; None         ; -4.455 ns  ; X2    ; CNT16A:inst7|q[2]     ; IN1      ;
; N/A   ; None         ; -4.460 ns  ; X2    ; CNT4A:inst13|q[0]     ; IN1      ;
; N/A   ; None         ; -4.491 ns  ; X3    ; CNT16A:inst7|q[0]     ; IN1      ;
; N/A   ; None         ; -4.654 ns  ; X0    ; CNT16A:inst7|q[0]     ; IN1      ;
; N/A   ; None         ; -4.880 ns  ; DA[0] ; inst1                 ; NADV     ;
; N/A   ; None         ; -4.911 ns  ; X1    ; CNT16A:inst7|q[0]     ; IN1      ;
; N/A   ; None         ; -5.239 ns  ; X2    ; CNT16A:inst7|q[0]     ; IN1      ;
; N/A   ; None         ; -10.020 ns ; X3    ; REG4:inst16|q_temp[2] ; IN1      ;
; N/A   ; None         ; -10.035 ns ; X3    ; REG4:inst16|q_temp[3] ; IN1      ;
; N/A   ; None         ; -10.500 ns ; X0    ; REG4:inst16|q_temp[2] ; IN1      ;
; N/A   ; None         ; -10.508 ns ; X0    ; REG4:inst16|q_temp[3] ; IN1      ;
; N/A   ; None         ; -10.720 ns ; X2    ; REG4:inst16|q_temp[2] ; IN1      ;
; N/A   ; None         ; -10.729 ns ; X2    ; REG4:inst16|q_temp[3] ; IN1      ;
; N/A   ; None         ; -10.785 ns ; X1    ; REG4:inst16|q_temp[3] ; IN1      ;
; N/A   ; None         ; -10.790 ns ; X1    ; REG4:inst16|q_temp[2] ; IN1      ;
+-------+--------------+------------+-------+-----------------------+----------+


+---------------------------------------------------------------------------------+
; tco                                                                             ;
+-------+--------------+------------+-----------------------+--------+------------+
; Slack ; Required tco ; Actual tco ; From                  ; To     ; From Clock ;
+-------+--------------+------------+-----------------------+--------+------------+
; N/A   ; None         ; 25.619 ns  ; REG4:inst16|q_temp[2] ; DA[2]  ; IN1        ;
; N/A   ; None         ; 25.492 ns  ; REG4:inst16|q_temp[3] ; DA[3]  ; IN1        ;
; N/A   ; None         ; 24.414 ns  ; REG4:inst16|q_temp[0] ; DA[0]  ; IN1        ;
; N/A   ; None         ; 24.397 ns  ; REG4:inst16|q_temp[1] ; DA[1]  ; IN1        ;
; N/A   ; None         ; 20.433 ns  ; CNT4A:inst13|q[1]     ; Y[3]   ; IN1        ;
; N/A   ; None         ; 20.318 ns  ; CNT4A:inst13|q[1]     ; Y[2]   ; IN1        ;
; N/A   ; None         ; 18.974 ns  ; CNT4A:inst13|q[0]     ; Y[1]   ; IN1        ;
; N/A   ; None         ; 18.970 ns  ; CNT4A:inst13|q[0]     ; Y[0]   ; IN1        ;
; N/A   ; None         ; 18.910 ns  ; CNT16A:inst7|q[2]     ; DAV    ; IN1        ;
; N/A   ; None         ; 18.770 ns  ; CNT4A:inst13|q[1]     ; Y[1]   ; IN1        ;
; N/A   ; None         ; 18.767 ns  ; CNT4A:inst13|q[1]     ; Y[0]   ; IN1        ;
; N/A   ; None         ; 18.698 ns  ; CNT16A:inst7|q[1]     ; DAV    ; IN1        ;
; N/A   ; None         ; 18.554 ns  ; CNT16A:inst7|q[0]     ; DAV    ; IN1        ;
; N/A   ; None         ; 18.370 ns  ; CNT4A:inst13|q[0]     ; Y[3]   ; IN1        ;
; N/A   ; None         ; 18.250 ns  ; CNT4A:inst13|q[0]     ; Y[2]   ; IN1        ;
; N/A   ; None         ; 18.117 ns  ; CNT16A:inst7|q[3]     ; DAV    ; IN1        ;
; N/A   ; None         ; 17.374 ns  ; DLATCH8:inst5|q[2]    ; DA[0]  ; NADV       ;
; N/A   ; None         ; 17.355 ns  ; DLATCH8:inst5|q[2]    ; DA[1]  ; NADV       ;
; N/A   ; None         ; 17.053 ns  ; DLATCH8:inst5|q[2]    ; DA[2]  ; NADV       ;
; N/A   ; None         ; 16.907 ns  ; DLATCH8:inst5|q[2]    ; DA[3]  ; NADV       ;
; N/A   ; None         ; 16.074 ns  ; DLATCH8:inst5|q[1]    ; DA[2]  ; NADV       ;
; N/A   ; None         ; 15.925 ns  ; DLATCH8:inst5|q[1]    ; DA[3]  ; NADV       ;
; N/A   ; None         ; 15.282 ns  ; inst1                 ; TFTRST ; NADV       ;
; N/A   ; None         ; 15.223 ns  ; DLATCH8:inst5|q[2]    ; DB[4]  ; NADV       ;
; N/A   ; None         ; 15.223 ns  ; DLATCH8:inst5|q[2]    ; DB[5]  ; NADV       ;
; N/A   ; None         ; 15.223 ns  ; DLATCH8:inst5|q[2]    ; DB[6]  ; NADV       ;
; N/A   ; None         ; 15.223 ns  ; DLATCH8:inst5|q[2]    ; DB[7]  ; NADV       ;
; N/A   ; None         ; 15.062 ns  ; DLATCH8:inst5|q[2]    ; DB[0]  ; NADV       ;
; N/A   ; None         ; 15.062 ns  ; DLATCH8:inst5|q[2]    ; DB[1]  ; NADV       ;
; N/A   ; None         ; 15.062 ns  ; DLATCH8:inst5|q[2]    ; DB[2]  ; NADV       ;
; N/A   ; None         ; 15.062 ns  ; DLATCH8:inst5|q[2]    ; DB[3]  ; NADV       ;
; N/A   ; None         ; 14.554 ns  ; DLATCH8:inst5|q[2]    ; DB[12] ; NADV       ;
; N/A   ; None         ; 14.554 ns  ; DLATCH8:inst5|q[2]    ; DB[13] ; NADV       ;
; N/A   ; None         ; 14.554 ns  ; DLATCH8:inst5|q[2]    ; DB[14] ; NADV       ;
; N/A   ; None         ; 14.554 ns  ; DLATCH8:inst5|q[2]    ; DB[15] ; NADV       ;
; N/A   ; None         ; 14.309 ns  ; DLATCH8:inst5|q[1]    ; DA[0]  ; NADV       ;
; N/A   ; None         ; 13.929 ns  ; DLATCH8:inst5|q[2]    ; TFTCS  ; NADV       ;
; N/A   ; None         ; 13.919 ns  ; DLATCH8:inst5|q[2]    ; DB[8]  ; NADV       ;
; N/A   ; None         ; 13.919 ns  ; DLATCH8:inst5|q[2]    ; DB[9]  ; NADV       ;
; N/A   ; None         ; 13.919 ns  ; DLATCH8:inst5|q[2]    ; DB[10] ; NADV       ;
; N/A   ; None         ; 13.919 ns  ; DLATCH8:inst5|q[2]    ; DB[11] ; NADV       ;
; N/A   ; None         ; 13.824 ns  ; DLATCH8:inst5|q[1]    ; DA[1]  ; NADV       ;
; N/A   ; None         ; 13.259 ns  ; DLATCH8:inst5|q[1]    ; DB[4]  ; NADV       ;
; N/A   ; None         ; 13.259 ns  ; DLATCH8:inst5|q[1]    ; DB[5]  ; NADV       ;
; N/A   ; None         ; 13.259 ns  ; DLATCH8:inst5|q[1]    ; DB[6]  ; NADV       ;
; N/A   ; None         ; 13.259 ns  ; DLATCH8:inst5|q[1]    ; DB[7]  ; NADV       ;
; N/A   ; None         ; 13.098 ns  ; DLATCH8:inst5|q[1]    ; DB[0]  ; NADV       ;
; N/A   ; None         ; 13.098 ns  ; DLATCH8:inst5|q[1]    ; DB[1]  ; NADV       ;
; N/A   ; None         ; 13.098 ns  ; DLATCH8:inst5|q[1]    ; DB[2]  ; NADV       ;
; N/A   ; None         ; 13.098 ns  ; DLATCH8:inst5|q[1]    ; DB[3]  ; NADV       ;
; N/A   ; None         ; 12.829 ns  ; DLATCH8:inst5|q[1]    ; TFTCS  ; NADV       ;
; N/A   ; None         ; 12.590 ns  ; DLATCH8:inst5|q[1]    ; DB[12] ; NADV       ;
; N/A   ; None         ; 12.590 ns  ; DLATCH8:inst5|q[1]    ; DB[13] ; NADV       ;
; N/A   ; None         ; 12.590 ns  ; DLATCH8:inst5|q[1]    ; DB[14] ; NADV       ;
; N/A   ; None         ; 12.590 ns  ; DLATCH8:inst5|q[1]    ; DB[15] ; NADV       ;
; N/A   ; None         ; 12.430 ns  ; DLATCH8:inst5|q[1]    ; DA[11] ; NADV       ;
; N/A   ; None         ; 12.430 ns  ; DLATCH8:inst5|q[1]    ; DA[12] ; NADV       ;
; N/A   ; None         ; 12.430 ns  ; DLATCH8:inst5|q[1]    ; DA[13] ; NADV       ;
; N/A   ; None         ; 12.430 ns  ; DLATCH8:inst5|q[1]    ; DA[14] ; NADV       ;
; N/A   ; None         ; 12.430 ns  ; DLATCH8:inst5|q[1]    ; DA[15] ; NADV       ;
; N/A   ; None         ; 12.216 ns  ; DLATCH8:inst5|q[1]    ; DA[4]  ; NADV       ;
; N/A   ; None         ; 11.955 ns  ; DLATCH8:inst5|q[1]    ; DB[8]  ; NADV       ;
; N/A   ; None         ; 11.955 ns  ; DLATCH8:inst5|q[1]    ; DB[9]  ; NADV       ;
; N/A   ; None         ; 11.955 ns  ; DLATCH8:inst5|q[1]    ; DB[10] ; NADV       ;
; N/A   ; None         ; 11.955 ns  ; DLATCH8:inst5|q[1]    ; DB[11] ; NADV       ;
; N/A   ; None         ; 11.841 ns  ; DLATCH8:inst5|q[1]    ; DA[5]  ; NADV       ;
; N/A   ; None         ; 11.841 ns  ; DLATCH8:inst5|q[1]    ; DA[6]  ; NADV       ;
; N/A   ; None         ; 11.841 ns  ; DLATCH8:inst5|q[1]    ; DA[7]  ; NADV       ;
; N/A   ; None         ; 11.841 ns  ; DLATCH8:inst5|q[1]    ; DA[8]  ; NADV       ;
; N/A   ; None         ; 11.841 ns  ; DLATCH8:inst5|q[1]    ; DA[9]  ; NADV       ;
; N/A   ; None         ; 11.841 ns  ; DLATCH8:inst5|q[1]    ; DA[10] ; NADV       ;
; N/A   ; None         ; 11.527 ns  ; inst1                 ; TFTRST ; A16        ;
; N/A   ; None         ; 11.090 ns  ; inst1                 ; TFTRST ; NWE        ;
; N/A   ; None         ; 10.027 ns  ; DLATCH8:inst5|q[0]    ; RS     ; NADV       ;
; N/A   ; None         ; 9.378 ns   ; DLATCH8:inst5|q[2]    ; DA[11] ; NADV       ;
; N/A   ; None         ; 9.378 ns   ; DLATCH8:inst5|q[2]    ; DA[12] ; NADV       ;
; N/A   ; None         ; 9.378 ns   ; DLATCH8:inst5|q[2]    ; DA[13] ; NADV       ;
; N/A   ; None         ; 9.378 ns   ; DLATCH8:inst5|q[2]    ; DA[14] ; NADV       ;
; N/A   ; None         ; 9.378 ns   ; DLATCH8:inst5|q[2]    ; DA[15] ; NADV       ;
; N/A   ; None         ; 9.164 ns   ; DLATCH8:inst5|q[2]    ; DA[4]  ; NADV       ;
; N/A   ; None         ; 8.789 ns   ; DLATCH8:inst5|q[2]    ; DA[5]  ; NADV       ;
; N/A   ; None         ; 8.789 ns   ; DLATCH8:inst5|q[2]    ; DA[6]  ; NADV       ;
; N/A   ; None         ; 8.789 ns   ; DLATCH8:inst5|q[2]    ; DA[7]  ; NADV       ;
; N/A   ; None         ; 8.789 ns   ; DLATCH8:inst5|q[2]    ; DA[8]  ; NADV       ;
; N/A   ; None         ; 8.789 ns   ; DLATCH8:inst5|q[2]    ; DA[9]  ; NADV       ;
; N/A   ; None         ; 8.789 ns   ; DLATCH8:inst5|q[2]    ; DA[10] ; NADV       ;
+-------+--------------+------------+-----------------------+--------+------------+


+---------------------------------------------------------------+
; tpd                                                           ;
+-------+-------------------+-----------------+--------+--------+
; Slack ; Required P2P Time ; Actual P2P Time ; From   ; To     ;
+-------+-------------------+-----------------+--------+--------+
; N/A   ; None              ; 11.748 ns       ; A16    ; DA[2]  ;
; N/A   ; None              ; 11.599 ns       ; A16    ; DA[3]  ;
; N/A   ; None              ; 10.732 ns       ; A16    ; DA[0]  ;
; N/A   ; None              ; 10.713 ns       ; A16    ; DA[1]  ;
; N/A   ; None              ; 10.684 ns       ; NOE    ; DA[2]  ;
; N/A   ; None              ; 10.535 ns       ; NOE    ; DA[3]  ;
; N/A   ; None              ; 9.658 ns        ; NOE    ; DA[0]  ;
; N/A   ; None              ; 9.639 ns        ; NOE    ; DA[1]  ;
; N/A   ; None              ; 9.291 ns        ; A16    ; TFTCS  ;
; N/A   ; None              ; 9.208 ns        ; DB[0]  ; DA[0]  ;
; N/A   ; None              ; 9.199 ns        ; DB[1]  ; DA[1]  ;
; N/A   ; None              ; 8.955 ns        ; A16    ; DB[4]  ;
; N/A   ; None              ; 8.955 ns        ; A16    ; DB[5]  ;
; N/A   ; None              ; 8.955 ns        ; A16    ; DB[6]  ;
; N/A   ; None              ; 8.955 ns        ; A16    ; DB[7]  ;
; N/A   ; None              ; 8.899 ns        ; DB[2]  ; DA[2]  ;
; N/A   ; None              ; 8.794 ns        ; A16    ; DB[0]  ;
; N/A   ; None              ; 8.794 ns        ; A16    ; DB[1]  ;
; N/A   ; None              ; 8.794 ns        ; A16    ; DB[2]  ;
; N/A   ; None              ; 8.794 ns        ; A16    ; DB[3]  ;
; N/A   ; None              ; 8.754 ns        ; DB[3]  ; DA[3]  ;
; N/A   ; None              ; 8.412 ns        ; NOE    ; DB[4]  ;
; N/A   ; None              ; 8.412 ns        ; NOE    ; DB[5]  ;
; N/A   ; None              ; 8.412 ns        ; NOE    ; DB[6]  ;
; N/A   ; None              ; 8.412 ns        ; NOE    ; DB[7]  ;
; N/A   ; None              ; 8.286 ns        ; A16    ; DB[12] ;
; N/A   ; None              ; 8.286 ns        ; A16    ; DB[13] ;
; N/A   ; None              ; 8.286 ns        ; A16    ; DB[14] ;
; N/A   ; None              ; 8.286 ns        ; A16    ; DB[15] ;
; N/A   ; None              ; 8.251 ns        ; NOE    ; DB[0]  ;
; N/A   ; None              ; 8.251 ns        ; NOE    ; DB[1]  ;
; N/A   ; None              ; 8.251 ns        ; NOE    ; DB[2]  ;
; N/A   ; None              ; 8.251 ns        ; NOE    ; DB[3]  ;
; N/A   ; None              ; 8.104 ns        ; A16    ; DA[11] ;
; N/A   ; None              ; 8.104 ns        ; A16    ; DA[12] ;
; N/A   ; None              ; 8.104 ns        ; A16    ; DA[13] ;
; N/A   ; None              ; 8.104 ns        ; A16    ; DA[14] ;
; N/A   ; None              ; 8.104 ns        ; A16    ; DA[15] ;
; N/A   ; None              ; 7.890 ns        ; A16    ; DA[4]  ;
; N/A   ; None              ; 7.743 ns        ; NOE    ; DB[12] ;
; N/A   ; None              ; 7.743 ns        ; NOE    ; DB[13] ;
; N/A   ; None              ; 7.743 ns        ; NOE    ; DB[14] ;
; N/A   ; None              ; 7.743 ns        ; NOE    ; DB[15] ;
; N/A   ; None              ; 7.651 ns        ; A16    ; DB[8]  ;
; N/A   ; None              ; 7.651 ns        ; A16    ; DB[9]  ;
; N/A   ; None              ; 7.651 ns        ; A16    ; DB[10] ;
; N/A   ; None              ; 7.651 ns        ; A16    ; DB[11] ;
; N/A   ; None              ; 7.515 ns        ; A16    ; DA[5]  ;
; N/A   ; None              ; 7.515 ns        ; A16    ; DA[6]  ;
; N/A   ; None              ; 7.515 ns        ; A16    ; DA[7]  ;
; N/A   ; None              ; 7.515 ns        ; A16    ; DA[8]  ;
; N/A   ; None              ; 7.515 ns        ; A16    ; DA[9]  ;
; N/A   ; None              ; 7.515 ns        ; A16    ; DA[10] ;
; N/A   ; None              ; 7.313 ns        ; DA[0]  ; DB[0]  ;
; N/A   ; None              ; 7.108 ns        ; NOE    ; DB[8]  ;
; N/A   ; None              ; 7.108 ns        ; NOE    ; DB[9]  ;
; N/A   ; None              ; 7.108 ns        ; NOE    ; DB[10] ;
; N/A   ; None              ; 7.108 ns        ; NOE    ; DB[11] ;
; N/A   ; None              ; 7.040 ns        ; NOE    ; DA[11] ;
; N/A   ; None              ; 7.040 ns        ; NOE    ; DA[12] ;
; N/A   ; None              ; 7.040 ns        ; NOE    ; DA[13] ;
; N/A   ; None              ; 7.040 ns        ; NOE    ; DA[14] ;
; N/A   ; None              ; 7.040 ns        ; NOE    ; DA[15] ;
; N/A   ; None              ; 6.859 ns        ; DA[1]  ; DB[1]  ;
; N/A   ; None              ; 6.842 ns        ; DA[2]  ; DB[2]  ;
; N/A   ; None              ; 6.830 ns        ; NOE    ; TFTRD  ;
; N/A   ; None              ; 6.826 ns        ; NOE    ; DA[4]  ;
; N/A   ; None              ; 6.577 ns        ; NWE    ; TFTWR  ;
; N/A   ; None              ; 6.451 ns        ; NOE    ; DA[5]  ;
; N/A   ; None              ; 6.451 ns        ; NOE    ; DA[6]  ;
; N/A   ; None              ; 6.451 ns        ; NOE    ; DA[7]  ;
; N/A   ; None              ; 6.451 ns        ; NOE    ; DA[8]  ;
; N/A   ; None              ; 6.451 ns        ; NOE    ; DA[9]  ;
; N/A   ; None              ; 6.451 ns        ; NOE    ; DA[10] ;
; N/A   ; None              ; 6.334 ns        ; DA[13] ; DB[13] ;
; N/A   ; None              ; 6.224 ns        ; DB[14] ; DA[14] ;
; N/A   ; None              ; 6.193 ns        ; DB[13] ; DA[13] ;
; N/A   ; None              ; 6.185 ns        ; DA[5]  ; DB[5]  ;
; N/A   ; None              ; 6.181 ns        ; DB[4]  ; DA[4]  ;
; N/A   ; None              ; 6.171 ns        ; DA[10] ; DB[10] ;
; N/A   ; None              ; 6.169 ns        ; DB[12] ; DA[12] ;
; N/A   ; None              ; 6.165 ns        ; DA[15] ; DB[15] ;
; N/A   ; None              ; 6.160 ns        ; DB[8]  ; DA[8]  ;
; N/A   ; None              ; 6.156 ns        ; DA[11] ; DB[11] ;
; N/A   ; None              ; 6.149 ns        ; DB[10] ; DA[10] ;
; N/A   ; None              ; 6.149 ns        ; DA[12] ; DB[12] ;
; N/A   ; None              ; 6.147 ns        ; DA[4]  ; DB[4]  ;
; N/A   ; None              ; 6.147 ns        ; DA[7]  ; DB[7]  ;
; N/A   ; None              ; 6.147 ns        ; DA[8]  ; DB[8]  ;
; N/A   ; None              ; 6.147 ns        ; DB[11] ; DA[11] ;
; N/A   ; None              ; 6.144 ns        ; DB[6]  ; DA[6]  ;
; N/A   ; None              ; 6.143 ns        ; DA[9]  ; DB[9]  ;
; N/A   ; None              ; 6.143 ns        ; DB[9]  ; DA[9]  ;
; N/A   ; None              ; 6.142 ns        ; DB[7]  ; DA[7]  ;
; N/A   ; None              ; 6.142 ns        ; DB[15] ; DA[15] ;
; N/A   ; None              ; 6.142 ns        ; DA[3]  ; DB[3]  ;
; N/A   ; None              ; 6.125 ns        ; DB[5]  ; DA[5]  ;
; N/A   ; None              ; 6.122 ns        ; DA[14] ; DB[14] ;
; N/A   ; None              ; 6.106 ns        ; DA[6]  ; DB[6]  ;
; N/A   ; None              ; 5.732 ns        ; IN1    ; OUT2   ;
; N/A   ; None              ; 4.927 ns        ; IN1    ; OUT1   ;
+-------+-------------------+-----------------+--------+--------+


+------------------------------------------------------------------------------------+
; th                                                                                 ;
+---------------+-------------+-----------+-------+-----------------------+----------+
; Minimum Slack ; Required th ; Actual th ; From  ; To                    ; To Clock ;
+---------------+-------------+-----------+-------+-----------------------+----------+
; N/A           ; None        ; 12.137 ns ; X1    ; REG4:inst16|q_temp[2] ; IN1      ;
; N/A           ; None        ; 12.132 ns ; X1    ; REG4:inst16|q_temp[3] ; IN1      ;
; N/A           ; None        ; 12.076 ns ; X2    ; REG4:inst16|q_temp[3] ; IN1      ;
; N/A           ; None        ; 12.067 ns ; X2    ; REG4:inst16|q_temp[2] ; IN1      ;
; N/A           ; None        ; 11.855 ns ; X0    ; REG4:inst16|q_temp[3] ; IN1      ;
; N/A           ; None        ; 11.847 ns ; X0    ; REG4:inst16|q_temp[2] ; IN1      ;
; N/A           ; None        ; 11.382 ns ; X3    ; REG4:inst16|q_temp[3] ; IN1      ;
; N/A           ; None        ; 11.367 ns ; X3    ; REG4:inst16|q_temp[2] ; IN1      ;
; N/A           ; None        ; 6.192 ns  ; DA[0] ; inst1                 ; NADV     ;
; N/A           ; None        ; 5.793 ns  ; X2    ; CNT16A:inst7|q[0]     ; IN1      ;
; N/A           ; None        ; 5.465 ns  ; X1    ; CNT16A:inst7|q[0]     ; IN1      ;
; N/A           ; None        ; 5.208 ns  ; X0    ; CNT16A:inst7|q[0]     ; IN1      ;
; N/A           ; None        ; 5.045 ns  ; X3    ; CNT16A:inst7|q[0]     ; IN1      ;
; N/A           ; None        ; 5.014 ns  ; X2    ; CNT4A:inst13|q[0]     ; IN1      ;
; N/A           ; None        ; 5.009 ns  ; X2    ; CNT16A:inst7|q[2]     ; IN1      ;
; N/A           ; None        ; 4.686 ns  ; X2    ; CNT16A:inst7|q[3]     ; IN1      ;
; N/A           ; None        ; 4.686 ns  ; X1    ; CNT4A:inst13|q[0]     ; IN1      ;
; N/A           ; None        ; 4.681 ns  ; X1    ; CNT16A:inst7|q[2]     ; IN1      ;
; N/A           ; None        ; 4.677 ns  ; X2    ; CNT4A:inst13|q[1]     ; IN1      ;
; N/A           ; None        ; 4.677 ns  ; X2    ; CNT16A:inst7|q[1]     ; IN1      ;
; N/A           ; None        ; 4.429 ns  ; X0    ; CNT4A:inst13|q[0]     ; IN1      ;
; N/A           ; None        ; 4.424 ns  ; X0    ; CNT16A:inst7|q[2]     ; IN1      ;
; N/A           ; None        ; 4.358 ns  ; X1    ; CNT16A:inst7|q[3]     ; IN1      ;
; N/A           ; None        ; 4.349 ns  ; X1    ; CNT4A:inst13|q[1]     ; IN1      ;
; N/A           ; None        ; 4.349 ns  ; X1    ; CNT16A:inst7|q[1]     ; IN1      ;
; N/A           ; None        ; 4.266 ns  ; X3    ; CNT4A:inst13|q[0]     ; IN1      ;
; N/A           ; None        ; 4.261 ns  ; X3    ; CNT16A:inst7|q[2]     ; IN1      ;
; N/A           ; None        ; 4.101 ns  ; X0    ; CNT16A:inst7|q[3]     ; IN1      ;
; N/A           ; None        ; 4.092 ns  ; X0    ; CNT4A:inst13|q[1]     ; IN1      ;
; N/A           ; None        ; 4.092 ns  ; X0    ; CNT16A:inst7|q[1]     ; IN1      ;
; N/A           ; None        ; 3.938 ns  ; X3    ; CNT16A:inst7|q[3]     ; IN1      ;
; N/A           ; None        ; 3.929 ns  ; X3    ; CNT4A:inst13|q[1]     ; IN1      ;
; N/A           ; None        ; 3.929 ns  ; X3    ; CNT16A:inst7|q[1]     ; IN1      ;
; N/A           ; None        ; 2.437 ns  ; DA[0] ; inst1                 ; A16      ;
; N/A           ; None        ; 2.000 ns  ; DA[0] ; inst1                 ; NWE      ;
; N/A           ; None        ; 1.475 ns  ; DA[2] ; DLATCH8:inst5|q[2]    ; NADV     ;
; N/A           ; None        ; 0.777 ns  ; DA[0] ; DLATCH8:inst5|q[0]    ; NADV     ;
; N/A           ; None        ; 0.670 ns  ; DA[1] ; DLATCH8:inst5|q[1]    ; NADV     ;
+---------------+-------------+-----------+-------+-----------------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.0 Build 132 02/25/2009 SJ Full Version
    Info: Processing started: Tue Oct 21 16:18:21 2014
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off TFTKEYSTM32 -c TFTKEYSTM32
Info: Parallel compilation is enabled and will use 2 of the 2 processors detected
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "NADV" is an undefined clock
    Info: Assuming node "NWE" is an undefined clock
    Info: Assuming node "A16" is an undefined clock
    Info: Assuming node "IN1" is an undefined clock
Warning: Found 9 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
    Info: Detected ripple clock "CNT16A:inst7|q[0]" as buffer
    Info: Detected ripple clock "CNT16A:inst7|q[1]" as buffer
    Info: Detected ripple clock "CNT16A:inst7|q[2]" as buffer
    Info: Detected gated clock "CNT16A:inst7|Equal0" as buffer
    Info: Detected ripple clock "CNT16A:inst7|q[3]" as buffer
    Info: Detected ripple clock "FREDIV:inst11|q[9]" as buffer
    Info: Detected ripple clock "DLATCH8:inst5|q[2]" as buffer
    Info: Detected ripple clock "DLATCH8:inst5|q[1]" as buffer
    Info: Detected gated clock "inst3" as buffer
Info: No valid register-to-register data paths exist for clock "NADV"
Info: No valid register-to-register data paths exist for clock "NWE"
Info: No valid register-to-register data paths exist for clock "A16"
Info: Clock "IN1" has Internal fmax of 222.22 MHz between source register "CNT16A:inst7|q[1]" and destination register "CNT16A:inst7|q[3]" (period= 4.5 ns)
    Info: + Longest register to register delay is 3.791 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X5_Y3_N2; Fanout = 4; REG Node = 'CNT16A:inst7|q[1]'
        Info: 2: + IC(1.331 ns) + CELL(0.740 ns) = 2.071 ns; Loc. = LC_X4_Y3_N2; Fanout = 1; COMB Node = 'CNT16A:inst7|Equal0~1'
        Info: 3: + IC(1.129 ns) + CELL(0.591 ns) = 3.791 ns; Loc. = LC_X5_Y3_N8; Fanout = 2; REG Node = 'CNT16A:inst7|q[3]'
        Info: Total cell delay = 1.331 ns ( 35.11 % )
        Info: Total interconnect delay = 2.460 ns ( 64.89 % )
    Info: - Smallest clock skew is 0.000 ns
        Info: + Shortest clock path from clock "IN1" to destination register is 12.529 ns
            Info: 1: + IC(0.000 ns) + CELL(1.132 ns) = 1.132 ns; Loc. = PIN_54; Fanout = 12; CLK Node = 'IN1'
            Info: 2: + IC(4.712 ns) + CELL(1.294 ns) = 7.138 ns; Loc. = LC_X2_Y2_N9; Fanout = 7; REG Node = 'FREDIV:inst11|q[9]'
            Info: 3: + IC(4.473 ns) + CELL(0.918 ns) = 12.529 ns; Loc. = LC_X5_Y3_N8; Fanout = 2; REG Node = 'CNT16A:inst7|q[3]'
            Info: Total cell delay = 3.344 ns ( 26.69 % )
            Info: Total interconnect delay = 9.185 ns ( 73.31 % )
        Info: - Longest clock path from clock "IN1" to source register is 12.529 ns
            Info: 1: + IC(0.000 ns) + CELL(1.132 ns) = 1.132 ns; Loc. = PIN_54; Fanout = 12; CLK Node = 'IN1'
            Info: 2: + IC(4.712 ns) + CELL(1.294 ns) = 7.138 ns; Loc. = LC_X2_Y2_N9; Fanout = 7; REG Node = 'FREDIV:inst11|q[9]'
            Info: 3: + IC(4.473 ns) + CELL(0.918 ns) = 12.529 ns; Loc. = LC_X5_Y3_N2; Fanout = 4; REG Node = 'CNT16A:inst7|q[1]'
            Info: Total cell delay = 3.344 ns ( 26.69 % )
            Info: Total interconnect delay = 9.185 ns ( 73.31 % )
    Info: + Micro clock to output delay of source is 0.376 ns
    Info: + Micro setup delay of destination is 0.333 ns
Warning: Circuit may not operate. Detected 2 non-operational path(s) clocked by clock "IN1" with clock skew larger than data delay. See Compilation Report for details.
Info: Found hold time violation between source  pin or register "CNT4A:inst13|q[0]" and destination pin or register "REG4:inst16|q_temp[0]" for clock "IN1" (Hold time is 3.316 ns)
    Info: + Largest clock skew is 6.341 ns
        Info: + Longest clock path from clock "IN1" to destination register is 18.870 ns
            Info: 1: + IC(0.000 ns) + CELL(1.132 ns) = 1.132 ns; Loc. = PIN_54; Fanout = 12; CLK Node = 'IN1'
            Info: 2: + IC(4.712 ns) + CELL(1.294 ns) = 7.138 ns; Loc. = LC_X2_Y2_N9; Fanout = 7; REG Node = 'FREDIV:inst11|q[9]'
            Info: 3: + IC(4.473 ns) + CELL(1.294 ns) = 12.905 ns; Loc. = LC_X5_Y3_N4; Fanout = 3; REG Node = 'CNT16A:inst7|q[2]'
            Info: 4: + IC(0.973 ns) + CELL(0.914 ns) = 14.792 ns; Loc. = LC_X5_Y3_N7; Fanout = 9; COMB Node = 'CNT16A:inst7|Equal0'
            Info: 5: + IC(3.160 ns) + CELL(0.918 ns) = 18.870 ns; Loc. = LC_X4_Y4_N2; Fanout = 1; REG Node = 'REG4:inst16|q_temp[0]'
            Info: Total cell delay = 5.552 ns ( 29.42 % )
            Info: Total interconnect delay = 13.318 ns ( 70.58 % )
        Info: - Shortest clock path from clock "IN1" to source register is 12.529 ns
            Info: 1: + IC(0.000 ns) + CELL(1.132 ns) = 1.132 ns; Loc. = PIN_54; Fanout = 12; CLK Node = 'IN1'
            Info: 2: + IC(4.712 ns) + CELL(1.294 ns) = 7.138 ns; Loc. = LC_X2_Y2_N9; Fanout = 7; REG Node = 'FREDIV:inst11|q[9]'
            Info: 3: + IC(4.473 ns) + CELL(0.918 ns) = 12.529 ns; Loc. = LC_X5_Y3_N9; Fanout = 7; REG Node = 'CNT4A:inst13|q[0]'
            Info: Total cell delay = 3.344 ns ( 26.69 % )
            Info: Total interconnect delay = 9.185 ns ( 73.31 % )
    Info: - Micro clock to output delay of source is 0.376 ns
    Info: - Shortest register to register delay is 2.870 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X5_Y3_N9; Fanout = 7; REG Node = 'CNT4A:inst13|q[0]'
        Info: 2: + IC(2.590 ns) + CELL(0.280 ns) = 2.870 ns; Loc. = LC_X4_Y4_N2; Fanout = 1; REG Node = 'REG4:inst16|q_temp[0]'
        Info: Total cell delay = 0.280 ns ( 9.76 % )
        Info: Total interconnect delay = 2.590 ns ( 90.24 % )
    Info: + Micro hold delay of destination is 0.221 ns
    Info: Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two
Info: tsu for register "DLATCH8:inst5|q[1]" (data pin = "DA[1]", clock pin = "NADV") is -0.116 ns
    Info: + Longest pin to register delay is 4.291 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = PIN_1; Fanout = 1; PIN Node = 'DA[1]'
        Info: 2: + IC(0.000 ns) + CELL(1.132 ns) = 1.132 ns; Loc. = IOC_X2_Y5_N3; Fanout = 2; COMB Node = 'DA~14'
        Info: 3: + IC(2.879 ns) + CELL(0.280 ns) = 4.291 ns; Loc. = LC_X4_Y4_N8; Fanout = 6; REG Node = 'DLATCH8:inst5|q[1]'
        Info: Total cell delay = 1.412 ns ( 32.91 % )
        Info: Total interconnect delay = 2.879 ns ( 67.09 % )
    Info: + Micro setup delay of destination is 0.333 ns
    Info: - Shortest clock path from clock "NADV" to destination register is 4.740 ns
        Info: 1: + IC(0.000 ns) + CELL(1.132 ns) = 1.132 ns; Loc. = PIN_6; Fanout = 3; CLK Node = 'NADV'
        Info: 2: + IC(2.690 ns) + CELL(0.918 ns) = 4.740 ns; Loc. = LC_X4_Y4_N8; Fanout = 6; REG Node = 'DLATCH8:inst5|q[1]'
        Info: Total cell delay = 2.050 ns ( 43.25 % )
        Info: Total interconnect delay = 2.690 ns ( 56.75 % )
Info: tco from clock "IN1" to destination pin "DA[2]" through register "REG4:inst16|q_temp[2]" is 25.619 ns
    Info: + Longest clock path from clock "IN1" to source register is 18.870 ns
        Info: 1: + IC(0.000 ns) + CELL(1.132 ns) = 1.132 ns; Loc. = PIN_54; Fanout = 12; CLK Node = 'IN1'
        Info: 2: + IC(4.712 ns) + CELL(1.294 ns) = 7.138 ns; Loc. = LC_X2_Y2_N9; Fanout = 7; REG Node = 'FREDIV:inst11|q[9]'
        Info: 3: + IC(4.473 ns) + CELL(1.294 ns) = 12.905 ns; Loc. = LC_X5_Y3_N4; Fanout = 3; REG Node = 'CNT16A:inst7|q[2]'
        Info: 4: + IC(0.973 ns) + CELL(0.914 ns) = 14.792 ns; Loc. = LC_X5_Y3_N7; Fanout = 9; COMB Node = 'CNT16A:inst7|Equal0'
        Info: 5: + IC(3.160 ns) + CELL(0.918 ns) = 18.870 ns; Loc. = LC_X4_Y4_N5; Fanout = 1; REG Node = 'REG4:inst16|q_temp[2]'
        Info: Total cell delay = 5.552 ns ( 29.42 % )
        Info: Total interconnect delay = 13.318 ns ( 70.58 % )
    Info: + Micro clock to output delay of source is 0.376 ns
    Info: + Longest register to pin delay is 6.373 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X4_Y4_N5; Fanout = 1; REG Node = 'REG4:inst16|q_temp[2]'
        Info: 2: + IC(1.913 ns) + CELL(0.200 ns) = 2.113 ns; Loc. = LC_X4_Y4_N7; Fanout = 1; COMB Node = 'TS4:inst17|do[2]~10'
        Info: 3: + IC(1.938 ns) + CELL(2.322 ns) = 6.373 ns; Loc. = PIN_2; Fanout = 0; PIN Node = 'DA[2]'
        Info: Total cell delay = 2.522 ns ( 39.57 % )
        Info: Total interconnect delay = 3.851 ns ( 60.43 % )
Info: Longest tpd from source pin "A16" to destination pin "DA[2]" is 11.748 ns
    Info: 1: + IC(0.000 ns) + CELL(1.132 ns) = 1.132 ns; Loc. = PIN_99; Fanout = 6; CLK Node = 'A16'
    Info: 2: + IC(2.565 ns) + CELL(0.740 ns) = 4.437 ns; Loc. = LC_X4_Y4_N3; Fanout = 16; COMB Node = 'inst15'
    Info: 3: + IC(2.540 ns) + CELL(0.511 ns) = 7.488 ns; Loc. = LC_X4_Y4_N7; Fanout = 1; COMB Node = 'TS4:inst17|do[2]~10'
    Info: 4: + IC(1.938 ns) + CELL(2.322 ns) = 11.748 ns; Loc. = PIN_2; Fanout = 0; PIN Node = 'DA[2]'
    Info: Total cell delay = 4.705 ns ( 40.05 % )
    Info: Total interconnect delay = 7.043 ns ( 59.95 % )
Info: th for register "REG4:inst16|q_temp[2]" (data pin = "X1", clock pin = "IN1") is 12.137 ns
    Info: + Longest clock path from clock "IN1" to destination register is 18.870 ns
        Info: 1: + IC(0.000 ns) + CELL(1.132 ns) = 1.132 ns; Loc. = PIN_54; Fanout = 12; CLK Node = 'IN1'
        Info: 2: + IC(4.712 ns) + CELL(1.294 ns) = 7.138 ns; Loc. = LC_X2_Y2_N9; Fanout = 7; REG Node = 'FREDIV:inst11|q[9]'
        Info: 3: + IC(4.473 ns) + CELL(1.294 ns) = 12.905 ns; Loc. = LC_X5_Y3_N4; Fanout = 3; REG Node = 'CNT16A:inst7|q[2]'
        Info: 4: + IC(0.973 ns) + CELL(0.914 ns) = 14.792 ns; Loc. = LC_X5_Y3_N7; Fanout = 9; COMB Node = 'CNT16A:inst7|Equal0'
        Info: 5: + IC(3.160 ns) + CELL(0.918 ns) = 18.870 ns; Loc. = LC_X4_Y4_N5; Fanout = 1; REG Node = 'REG4:inst16|q_temp[2]'
        Info: Total cell delay = 5.552 ns ( 29.42 % )
        Info: Total interconnect delay = 13.318 ns ( 70.58 % )
    Info: + Micro hold delay of destination is 0.221 ns
    Info: - Shortest pin to register delay is 6.954 ns
        Info: 1: + IC(0.000 ns) + CELL(1.132 ns) = 1.132 ns; Loc. = PIN_16; Fanout = 3; PIN Node = 'X1'
        Info: 2: + IC(4.639 ns) + CELL(1.183 ns) = 6.954 ns; Loc. = LC_X4_Y4_N5; Fanout = 1; REG Node = 'REG4:inst16|q_temp[2]'
        Info: Total cell delay = 2.315 ns ( 33.29 % )
        Info: Total interconnect delay = 4.639 ns ( 66.71 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 193 megabytes
    Info: Processing ended: Tue Oct 21 16:18:21 2014
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:01


