[
    {
        "module_name": "fulladder",
        "ports": [
            "A",
            "B",
            "C",
            "Carry",
            "Clock",
            "Scan_clk",
            "Scan_en",
            "Sum",
            "cg_en",
            "gen_clk_mux"
        ],
        "wires/nets": [
            "n4",
            "n5",
            "n6",
            "n7",
            "n8",
            "n9",
            "n10",
            "n11",
            "n12",
            "n13",
            "n14",
            "n15",
            "CLK",
            "mux_clock",
            "gated_clock"
        ]
    },
    {
        "module_name": "fulladder",
        "ports": [
            "A",
            "B",
            "C",
            "Carry",
            "SUM",
            "Scan_clk",
            "a"
        ],
        "wires/nets": [
            "n4",
            "n5",
            "n6",
            "n7",
            "n8",
            "n9",
            "n10",
            "n11",
            "n12",
            "n13",
            "n14",
            "n15",
            "CLK",
            "mux_clock",
            "gated_clock"
        ]
    },
    {
        "module_name": "fulladder2",
        "ports": [
            "a",
            "b",
            "inpu",
            "x",
            "z"
        ],
        "wires/nets": [
            "n4",
            "n5",
            "n6",
            "n7",
            "n8",
            "n9",
            "n10",
            "n11",
            "n12",
            "n13",
            "n14",
            "n15",
            "CLK",
            "mux_clock",
            "gated_clock"
        ]
    },
    {
        "module_name": "fulladder3",
        "ports": [
            "a",
            "b",
            "x",
            "z"
        ],
        "wires/nets": [
            "n4",
            "n5",
            "n6",
            "n7",
            "n8",
            "n9",
            "n10",
            "n11",
            "n12",
            "n13",
            "n14",
            "n15",
            "CLK",
            "mux_clock",
            "gated_clock"
        ]
    },
    {
        "module_name": "fulladder4",
        "ports": [
            "65",
            "a",
            "x",
            "z"
        ],
        "wires/nets": [
            "n4",
            "n5",
            "n6",
            "n7",
            "n8",
            "n9",
            "n10",
            "n11",
            "n12",
            "n13",
            "n14",
            "n15",
            "CLK",
            "mux_clock",
            "gated_clock"
        ]
    }
]
