1. 复位值不是常量而是寄存器的输出，虽然综合可以通过将Q和rst_n进行逻辑组合之后输入到寄存器的 复位和置位端来实现这种逻辑，但是在异步复位的时候还是容易出问题，应该避免。
2. SPI master 的时钟关系  `sclk <= clk_sys / 2`
3. SPI slave 的时钟关系，clk_sys >= 10*sclk，因为涉及对SCLK的采样以及取沿，导致实际产生的tx_edge和rx_edge会相对于master产生的SCLK有delay，tx_edge驱动的数据被master的rx_edge采样需要满足足够的setup time
4. I2C master的时钟关系，I2C需要按照spec UM10204 中描述的相关timing关系进行i2c时序的建立，设计使用 5*SCL 进行start stop等信号的产生，因此需要prescale PCLK到5*SCL，另外为了对输入的SCL和SDA进行filter（i2c使用OD门线与逻辑设计，信号质量较差，另外SDA和SCL是由多个设备共享，且可以同时控制，很容易引入毛刺），设计使用大于20*SCL的时钟作为filter时钟。但是因为做了fliter，对于SCL和SDA总线上面的数据采样会有dleay，会造成SCL的高低电平时间拉长（例如SCL拉高后需要一段时间才能检测到，造成SCL的高电平时间相对于设计的会长一点）（XILINX PG090的IP Core 里面对于时钟要求是不小于25M且大于SCL的25倍）
5. 调用DW的prod_sum_pipe或者mult_pipe时候，由于designware不支持反压，只有一个en信号，可以通过将en信号与内部几拍的 valid信号或起来同时与上最后一级的ready，来实现反压暂停掉该DW，但是这样做只能做到反压功能，无法提高系统的performance，因为这样做不同于pipe_slice，pipe_slice在o_vld 为0时会向前级给ready要数据，从而充分利用内部每一级reg，但是我们这种修改无法通过内部的几级reg吃掉后级的反压。标准的做法应该是在DW后面再增加一个同深度的fifo，来将这部分的反压吃掉，但是这样会为了performance带来面积的增加。
