Timing Analyzer report for stopwatch
Mon Feb 14 05:21:11 2022
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'counter:c|state_reg[0]'
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Hold: 'counter:c|state_reg[0]'
 15. Slow 1200mV 85C Model Hold: 'clk'
 16. Slow 1200mV 85C Model Recovery: 'counter:c|q[0]'
 17. Slow 1200mV 85C Model Recovery: 'counter:c|state_reg[0]'
 18. Slow 1200mV 85C Model Removal: 'counter:c|state_reg[0]'
 19. Slow 1200mV 85C Model Removal: 'counter:c|q[0]'
 20. Slow 1200mV 85C Model Metastability Summary
 21. Slow 1200mV 0C Model Fmax Summary
 22. Slow 1200mV 0C Model Setup Summary
 23. Slow 1200mV 0C Model Hold Summary
 24. Slow 1200mV 0C Model Recovery Summary
 25. Slow 1200mV 0C Model Removal Summary
 26. Slow 1200mV 0C Model Minimum Pulse Width Summary
 27. Slow 1200mV 0C Model Setup: 'counter:c|state_reg[0]'
 28. Slow 1200mV 0C Model Setup: 'clk'
 29. Slow 1200mV 0C Model Hold: 'counter:c|state_reg[0]'
 30. Slow 1200mV 0C Model Hold: 'clk'
 31. Slow 1200mV 0C Model Recovery: 'counter:c|q[0]'
 32. Slow 1200mV 0C Model Recovery: 'counter:c|state_reg[0]'
 33. Slow 1200mV 0C Model Removal: 'counter:c|state_reg[0]'
 34. Slow 1200mV 0C Model Removal: 'counter:c|q[0]'
 35. Slow 1200mV 0C Model Metastability Summary
 36. Fast 1200mV 0C Model Setup Summary
 37. Fast 1200mV 0C Model Hold Summary
 38. Fast 1200mV 0C Model Recovery Summary
 39. Fast 1200mV 0C Model Removal Summary
 40. Fast 1200mV 0C Model Minimum Pulse Width Summary
 41. Fast 1200mV 0C Model Setup: 'counter:c|state_reg[0]'
 42. Fast 1200mV 0C Model Setup: 'clk'
 43. Fast 1200mV 0C Model Hold: 'counter:c|state_reg[0]'
 44. Fast 1200mV 0C Model Hold: 'clk'
 45. Fast 1200mV 0C Model Recovery: 'counter:c|q[0]'
 46. Fast 1200mV 0C Model Recovery: 'counter:c|state_reg[0]'
 47. Fast 1200mV 0C Model Removal: 'counter:c|state_reg[0]'
 48. Fast 1200mV 0C Model Removal: 'counter:c|q[0]'
 49. Fast 1200mV 0C Model Metastability Summary
 50. Multicorner Timing Analysis Summary
 51. Board Trace Model Assignments
 52. Input Transition Times
 53. Signal Integrity Metrics (Slow 1200mv 0c Model)
 54. Signal Integrity Metrics (Slow 1200mv 85c Model)
 55. Signal Integrity Metrics (Fast 1200mv 0c Model)
 56. Setup Transfers
 57. Hold Transfers
 58. Recovery Transfers
 59. Removal Transfers
 60. Report TCCS
 61. Report RSKM
 62. Unconstrained Paths Summary
 63. Clock Status Summary
 64. Unconstrained Input Ports
 65. Unconstrained Output Ports
 66. Unconstrained Input Ports
 67. Unconstrained Output Ports
 68. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; stopwatch                                           ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE22F17C6                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.6%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                         ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+
; Clock Name             ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                    ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+
; clk                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                    ;
; counter:c|q[0]         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { counter:c|q[0] }         ;
; counter:c|state_reg[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { counter:c|state_reg[0] } ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                    ;
+------------+-----------------+------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name             ; Note                                                          ;
+------------+-----------------+------------------------+---------------------------------------------------------------+
; 276.7 MHz  ; 250.0 MHz       ; clk                    ; limit due to minimum period restriction (max I/O toggle rate) ;
; 320.31 MHz ; 205.25 MHz      ; counter:c|state_reg[0] ; limit due to high minimum pulse width violation (tch)         ;
+------------+-----------------+------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary             ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; counter:c|state_reg[0] ; -3.126 ; -9.053        ;
; clk                    ; -2.614 ; -68.609       ;
+------------------------+--------+---------------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary              ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; counter:c|state_reg[0] ; -0.007 ; -0.007        ;
; clk                    ; 0.344  ; 0.000         ;
+------------------------+--------+---------------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary          ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; counter:c|q[0]         ; -4.968 ; -9.168        ;
; counter:c|state_reg[0] ; -3.622 ; -6.553        ;
+------------------------+--------+---------------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary           ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; counter:c|state_reg[0] ; -1.747 ; -2.178        ;
; counter:c|q[0]         ; -1.425 ; -1.425        ;
+------------------------+--------+---------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+------------------------+--------+-----------------+
; Clock                  ; Slack  ; End Point TNS   ;
+------------------------+--------+-----------------+
; clk                    ; -3.000 ; -39.000         ;
; counter:c|q[0]         ; -2.074 ; -16.459         ;
; counter:c|state_reg[0] ; -1.936 ; -13.908         ;
+------------------------+--------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'counter:c|state_reg[0]'                                                                                          ;
+--------+------------------------+-------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node           ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-------------------+------------------------+------------------------+--------------+------------+------------+
; -3.126 ; counter:c|state_reg[2] ; counter:c|fnum[0] ; clk                    ; counter:c|state_reg[0] ; 0.500        ; -1.364     ; 1.413      ;
; -3.086 ; counter:c|state_reg[2] ; counter:c|q[0]    ; clk                    ; counter:c|state_reg[0] ; 0.500        ; -1.302     ; 1.411      ;
; -2.947 ; counter:c|state_reg[1] ; counter:c|fnum[0] ; clk                    ; counter:c|state_reg[0] ; 0.500        ; -1.364     ; 1.234      ;
; -2.919 ; counter:c|state_reg[1] ; counter:c|q[0]    ; clk                    ; counter:c|state_reg[0] ; 0.500        ; -1.302     ; 1.244      ;
; -2.841 ; counter:c|state_reg[2] ; counter:c|q[1]    ; clk                    ; counter:c|state_reg[0] ; 0.500        ; -1.306     ; 1.141      ;
; -2.800 ; counter:c|state_reg[1] ; counter:c|q[1]    ; clk                    ; counter:c|state_reg[0] ; 0.500        ; -1.306     ; 1.100      ;
; -1.061 ; counter:c|state_reg[0] ; counter:c|q[0]    ; counter:c|state_reg[0] ; counter:c|state_reg[0] ; 0.500        ; 1.032      ; 1.939      ;
; -0.630 ; counter:c|state_reg[0] ; counter:c|q[0]    ; counter:c|state_reg[0] ; counter:c|state_reg[0] ; 1.000        ; 1.032      ; 2.008      ;
; -0.448 ; counter:c|state_reg[0] ; counter:c|fnum[0] ; counter:c|state_reg[0] ; counter:c|state_reg[0] ; 0.500        ; 0.970      ; 1.288      ;
; -0.428 ; counter:c|state_reg[0] ; counter:c|q[1]    ; counter:c|state_reg[0] ; counter:c|state_reg[0] ; 0.500        ; 1.028      ; 1.281      ;
; -0.048 ; counter:c|state_reg[0] ; counter:c|q[1]    ; counter:c|state_reg[0] ; counter:c|state_reg[0] ; 1.000        ; 1.028      ; 1.401      ;
; -0.035 ; counter:c|state_reg[0] ; counter:c|fnum[0] ; counter:c|state_reg[0] ; counter:c|state_reg[0] ; 1.000        ; 0.970      ; 1.375      ;
+--------+------------------------+-------------------+------------------------+------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                             ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -2.614 ; counter:c|state_reg[2] ; counter:c|state_reg[0] ; clk          ; clk         ; 1.000        ; -0.219     ; 3.390      ;
; -2.579 ; counter:c|state_reg[1] ; counter:c|state_reg[0] ; clk          ; clk         ; 1.000        ; -0.219     ; 3.355      ;
; -2.383 ; clkdiv:cd|counter[4]   ; clkdiv:cd|counter[0]   ; clk          ; clk         ; 1.000        ; -0.061     ; 3.317      ;
; -2.383 ; clkdiv:cd|counter[4]   ; clkdiv:cd|counter[10]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.317      ;
; -2.383 ; clkdiv:cd|counter[4]   ; clkdiv:cd|counter[1]   ; clk          ; clk         ; 1.000        ; -0.061     ; 3.317      ;
; -2.383 ; clkdiv:cd|counter[4]   ; clkdiv:cd|counter[2]   ; clk          ; clk         ; 1.000        ; -0.061     ; 3.317      ;
; -2.383 ; clkdiv:cd|counter[4]   ; clkdiv:cd|counter[3]   ; clk          ; clk         ; 1.000        ; -0.061     ; 3.317      ;
; -2.383 ; clkdiv:cd|counter[4]   ; clkdiv:cd|counter[4]   ; clk          ; clk         ; 1.000        ; -0.061     ; 3.317      ;
; -2.383 ; clkdiv:cd|counter[4]   ; clkdiv:cd|counter[5]   ; clk          ; clk         ; 1.000        ; -0.061     ; 3.317      ;
; -2.383 ; clkdiv:cd|counter[4]   ; clkdiv:cd|counter[6]   ; clk          ; clk         ; 1.000        ; -0.061     ; 3.317      ;
; -2.383 ; clkdiv:cd|counter[4]   ; clkdiv:cd|counter[7]   ; clk          ; clk         ; 1.000        ; -0.061     ; 3.317      ;
; -2.383 ; clkdiv:cd|counter[4]   ; clkdiv:cd|counter[8]   ; clk          ; clk         ; 1.000        ; -0.061     ; 3.317      ;
; -2.383 ; clkdiv:cd|counter[4]   ; clkdiv:cd|counter[9]   ; clk          ; clk         ; 1.000        ; -0.061     ; 3.317      ;
; -2.383 ; clkdiv:cd|counter[4]   ; clkdiv:cd|counter[11]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.317      ;
; -2.383 ; clkdiv:cd|counter[4]   ; clkdiv:cd|counter[12]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.317      ;
; -2.381 ; clkdiv:cd|counter[1]   ; clkdiv:cd|counter[0]   ; clk          ; clk         ; 1.000        ; -0.061     ; 3.315      ;
; -2.381 ; clkdiv:cd|counter[1]   ; clkdiv:cd|counter[10]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.315      ;
; -2.381 ; clkdiv:cd|counter[1]   ; clkdiv:cd|counter[1]   ; clk          ; clk         ; 1.000        ; -0.061     ; 3.315      ;
; -2.381 ; clkdiv:cd|counter[1]   ; clkdiv:cd|counter[2]   ; clk          ; clk         ; 1.000        ; -0.061     ; 3.315      ;
; -2.381 ; clkdiv:cd|counter[1]   ; clkdiv:cd|counter[3]   ; clk          ; clk         ; 1.000        ; -0.061     ; 3.315      ;
; -2.381 ; clkdiv:cd|counter[1]   ; clkdiv:cd|counter[4]   ; clk          ; clk         ; 1.000        ; -0.061     ; 3.315      ;
; -2.381 ; clkdiv:cd|counter[1]   ; clkdiv:cd|counter[5]   ; clk          ; clk         ; 1.000        ; -0.061     ; 3.315      ;
; -2.381 ; clkdiv:cd|counter[1]   ; clkdiv:cd|counter[6]   ; clk          ; clk         ; 1.000        ; -0.061     ; 3.315      ;
; -2.381 ; clkdiv:cd|counter[1]   ; clkdiv:cd|counter[7]   ; clk          ; clk         ; 1.000        ; -0.061     ; 3.315      ;
; -2.381 ; clkdiv:cd|counter[1]   ; clkdiv:cd|counter[8]   ; clk          ; clk         ; 1.000        ; -0.061     ; 3.315      ;
; -2.381 ; clkdiv:cd|counter[1]   ; clkdiv:cd|counter[9]   ; clk          ; clk         ; 1.000        ; -0.061     ; 3.315      ;
; -2.381 ; clkdiv:cd|counter[1]   ; clkdiv:cd|counter[11]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.315      ;
; -2.381 ; clkdiv:cd|counter[1]   ; clkdiv:cd|counter[12]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.315      ;
; -2.378 ; clkdiv:cd|counter[11]  ; clkdiv:cd|counter[0]   ; clk          ; clk         ; 1.000        ; -0.061     ; 3.312      ;
; -2.378 ; clkdiv:cd|counter[6]   ; clkdiv:cd|counter[0]   ; clk          ; clk         ; 1.000        ; -0.061     ; 3.312      ;
; -2.378 ; clkdiv:cd|counter[11]  ; clkdiv:cd|counter[10]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.312      ;
; -2.378 ; clkdiv:cd|counter[6]   ; clkdiv:cd|counter[10]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.312      ;
; -2.378 ; clkdiv:cd|counter[11]  ; clkdiv:cd|counter[1]   ; clk          ; clk         ; 1.000        ; -0.061     ; 3.312      ;
; -2.378 ; clkdiv:cd|counter[6]   ; clkdiv:cd|counter[1]   ; clk          ; clk         ; 1.000        ; -0.061     ; 3.312      ;
; -2.378 ; clkdiv:cd|counter[11]  ; clkdiv:cd|counter[2]   ; clk          ; clk         ; 1.000        ; -0.061     ; 3.312      ;
; -2.378 ; clkdiv:cd|counter[6]   ; clkdiv:cd|counter[2]   ; clk          ; clk         ; 1.000        ; -0.061     ; 3.312      ;
; -2.378 ; clkdiv:cd|counter[11]  ; clkdiv:cd|counter[3]   ; clk          ; clk         ; 1.000        ; -0.061     ; 3.312      ;
; -2.378 ; clkdiv:cd|counter[6]   ; clkdiv:cd|counter[3]   ; clk          ; clk         ; 1.000        ; -0.061     ; 3.312      ;
; -2.378 ; clkdiv:cd|counter[11]  ; clkdiv:cd|counter[4]   ; clk          ; clk         ; 1.000        ; -0.061     ; 3.312      ;
; -2.378 ; clkdiv:cd|counter[6]   ; clkdiv:cd|counter[4]   ; clk          ; clk         ; 1.000        ; -0.061     ; 3.312      ;
; -2.378 ; clkdiv:cd|counter[11]  ; clkdiv:cd|counter[5]   ; clk          ; clk         ; 1.000        ; -0.061     ; 3.312      ;
; -2.378 ; clkdiv:cd|counter[6]   ; clkdiv:cd|counter[5]   ; clk          ; clk         ; 1.000        ; -0.061     ; 3.312      ;
; -2.378 ; clkdiv:cd|counter[11]  ; clkdiv:cd|counter[6]   ; clk          ; clk         ; 1.000        ; -0.061     ; 3.312      ;
; -2.378 ; clkdiv:cd|counter[6]   ; clkdiv:cd|counter[6]   ; clk          ; clk         ; 1.000        ; -0.061     ; 3.312      ;
; -2.378 ; clkdiv:cd|counter[11]  ; clkdiv:cd|counter[7]   ; clk          ; clk         ; 1.000        ; -0.061     ; 3.312      ;
; -2.378 ; clkdiv:cd|counter[6]   ; clkdiv:cd|counter[7]   ; clk          ; clk         ; 1.000        ; -0.061     ; 3.312      ;
; -2.378 ; clkdiv:cd|counter[11]  ; clkdiv:cd|counter[8]   ; clk          ; clk         ; 1.000        ; -0.061     ; 3.312      ;
; -2.378 ; clkdiv:cd|counter[6]   ; clkdiv:cd|counter[8]   ; clk          ; clk         ; 1.000        ; -0.061     ; 3.312      ;
; -2.378 ; clkdiv:cd|counter[11]  ; clkdiv:cd|counter[9]   ; clk          ; clk         ; 1.000        ; -0.061     ; 3.312      ;
; -2.378 ; clkdiv:cd|counter[6]   ; clkdiv:cd|counter[9]   ; clk          ; clk         ; 1.000        ; -0.061     ; 3.312      ;
; -2.378 ; clkdiv:cd|counter[11]  ; clkdiv:cd|counter[11]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.312      ;
; -2.378 ; clkdiv:cd|counter[6]   ; clkdiv:cd|counter[11]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.312      ;
; -2.378 ; clkdiv:cd|counter[11]  ; clkdiv:cd|counter[12]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.312      ;
; -2.378 ; clkdiv:cd|counter[6]   ; clkdiv:cd|counter[12]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.312      ;
; -2.374 ; clkdiv:cd|counter[0]   ; clkdiv:cd|counter[0]   ; clk          ; clk         ; 1.000        ; -0.061     ; 3.308      ;
; -2.374 ; clkdiv:cd|counter[0]   ; clkdiv:cd|counter[10]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.308      ;
; -2.374 ; clkdiv:cd|counter[0]   ; clkdiv:cd|counter[1]   ; clk          ; clk         ; 1.000        ; -0.061     ; 3.308      ;
; -2.374 ; clkdiv:cd|counter[0]   ; clkdiv:cd|counter[2]   ; clk          ; clk         ; 1.000        ; -0.061     ; 3.308      ;
; -2.374 ; clkdiv:cd|counter[0]   ; clkdiv:cd|counter[3]   ; clk          ; clk         ; 1.000        ; -0.061     ; 3.308      ;
; -2.374 ; clkdiv:cd|counter[0]   ; clkdiv:cd|counter[4]   ; clk          ; clk         ; 1.000        ; -0.061     ; 3.308      ;
; -2.374 ; clkdiv:cd|counter[0]   ; clkdiv:cd|counter[5]   ; clk          ; clk         ; 1.000        ; -0.061     ; 3.308      ;
; -2.374 ; clkdiv:cd|counter[0]   ; clkdiv:cd|counter[6]   ; clk          ; clk         ; 1.000        ; -0.061     ; 3.308      ;
; -2.374 ; clkdiv:cd|counter[0]   ; clkdiv:cd|counter[7]   ; clk          ; clk         ; 1.000        ; -0.061     ; 3.308      ;
; -2.374 ; clkdiv:cd|counter[0]   ; clkdiv:cd|counter[8]   ; clk          ; clk         ; 1.000        ; -0.061     ; 3.308      ;
; -2.374 ; clkdiv:cd|counter[0]   ; clkdiv:cd|counter[9]   ; clk          ; clk         ; 1.000        ; -0.061     ; 3.308      ;
; -2.374 ; clkdiv:cd|counter[0]   ; clkdiv:cd|counter[11]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.308      ;
; -2.374 ; clkdiv:cd|counter[0]   ; clkdiv:cd|counter[12]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.308      ;
; -2.258 ; clkdiv:cd|counter[12]  ; clkdiv:cd|counter[0]   ; clk          ; clk         ; 1.000        ; -0.061     ; 3.192      ;
; -2.258 ; clkdiv:cd|counter[12]  ; clkdiv:cd|counter[10]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.192      ;
; -2.258 ; clkdiv:cd|counter[12]  ; clkdiv:cd|counter[1]   ; clk          ; clk         ; 1.000        ; -0.061     ; 3.192      ;
; -2.258 ; clkdiv:cd|counter[12]  ; clkdiv:cd|counter[2]   ; clk          ; clk         ; 1.000        ; -0.061     ; 3.192      ;
; -2.258 ; clkdiv:cd|counter[12]  ; clkdiv:cd|counter[3]   ; clk          ; clk         ; 1.000        ; -0.061     ; 3.192      ;
; -2.258 ; clkdiv:cd|counter[12]  ; clkdiv:cd|counter[4]   ; clk          ; clk         ; 1.000        ; -0.061     ; 3.192      ;
; -2.258 ; clkdiv:cd|counter[12]  ; clkdiv:cd|counter[5]   ; clk          ; clk         ; 1.000        ; -0.061     ; 3.192      ;
; -2.258 ; clkdiv:cd|counter[12]  ; clkdiv:cd|counter[6]   ; clk          ; clk         ; 1.000        ; -0.061     ; 3.192      ;
; -2.258 ; clkdiv:cd|counter[12]  ; clkdiv:cd|counter[7]   ; clk          ; clk         ; 1.000        ; -0.061     ; 3.192      ;
; -2.258 ; clkdiv:cd|counter[12]  ; clkdiv:cd|counter[8]   ; clk          ; clk         ; 1.000        ; -0.061     ; 3.192      ;
; -2.258 ; clkdiv:cd|counter[12]  ; clkdiv:cd|counter[9]   ; clk          ; clk         ; 1.000        ; -0.061     ; 3.192      ;
; -2.258 ; clkdiv:cd|counter[12]  ; clkdiv:cd|counter[11]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.192      ;
; -2.258 ; clkdiv:cd|counter[12]  ; clkdiv:cd|counter[12]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.192      ;
; -2.235 ; clkdiv:cd|counter[5]   ; clkdiv:cd|counter[0]   ; clk          ; clk         ; 1.000        ; -0.061     ; 3.169      ;
; -2.235 ; clkdiv:cd|counter[5]   ; clkdiv:cd|counter[10]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.169      ;
; -2.235 ; clkdiv:cd|counter[5]   ; clkdiv:cd|counter[1]   ; clk          ; clk         ; 1.000        ; -0.061     ; 3.169      ;
; -2.235 ; clkdiv:cd|counter[5]   ; clkdiv:cd|counter[2]   ; clk          ; clk         ; 1.000        ; -0.061     ; 3.169      ;
; -2.235 ; clkdiv:cd|counter[5]   ; clkdiv:cd|counter[3]   ; clk          ; clk         ; 1.000        ; -0.061     ; 3.169      ;
; -2.235 ; clkdiv:cd|counter[5]   ; clkdiv:cd|counter[4]   ; clk          ; clk         ; 1.000        ; -0.061     ; 3.169      ;
; -2.235 ; clkdiv:cd|counter[5]   ; clkdiv:cd|counter[5]   ; clk          ; clk         ; 1.000        ; -0.061     ; 3.169      ;
; -2.235 ; clkdiv:cd|counter[5]   ; clkdiv:cd|counter[6]   ; clk          ; clk         ; 1.000        ; -0.061     ; 3.169      ;
; -2.235 ; clkdiv:cd|counter[5]   ; clkdiv:cd|counter[7]   ; clk          ; clk         ; 1.000        ; -0.061     ; 3.169      ;
; -2.235 ; clkdiv:cd|counter[5]   ; clkdiv:cd|counter[8]   ; clk          ; clk         ; 1.000        ; -0.061     ; 3.169      ;
; -2.235 ; clkdiv:cd|counter[5]   ; clkdiv:cd|counter[9]   ; clk          ; clk         ; 1.000        ; -0.061     ; 3.169      ;
; -2.235 ; clkdiv:cd|counter[5]   ; clkdiv:cd|counter[11]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.169      ;
; -2.235 ; clkdiv:cd|counter[5]   ; clkdiv:cd|counter[12]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.169      ;
; -2.233 ; clkdiv:cd|counter[2]   ; clkdiv:cd|counter[0]   ; clk          ; clk         ; 1.000        ; -0.061     ; 3.167      ;
; -2.233 ; clkdiv:cd|counter[2]   ; clkdiv:cd|counter[10]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.167      ;
; -2.233 ; clkdiv:cd|counter[2]   ; clkdiv:cd|counter[1]   ; clk          ; clk         ; 1.000        ; -0.061     ; 3.167      ;
; -2.233 ; clkdiv:cd|counter[2]   ; clkdiv:cd|counter[2]   ; clk          ; clk         ; 1.000        ; -0.061     ; 3.167      ;
; -2.233 ; clkdiv:cd|counter[2]   ; clkdiv:cd|counter[3]   ; clk          ; clk         ; 1.000        ; -0.061     ; 3.167      ;
; -2.233 ; clkdiv:cd|counter[2]   ; clkdiv:cd|counter[4]   ; clk          ; clk         ; 1.000        ; -0.061     ; 3.167      ;
; -2.233 ; clkdiv:cd|counter[2]   ; clkdiv:cd|counter[5]   ; clk          ; clk         ; 1.000        ; -0.061     ; 3.167      ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'counter:c|state_reg[0]'                                                                                           ;
+--------+------------------------+-------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node           ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-------------------+------------------------+------------------------+--------------+------------+------------+
; -0.007 ; counter:c|state_reg[0] ; counter:c|q[1]    ; counter:c|state_reg[0] ; counter:c|state_reg[0] ; 0.000        ; 1.135      ; 1.327      ;
; 0.073  ; counter:c|state_reg[0] ; counter:c|fnum[0] ; counter:c|state_reg[0] ; counter:c|state_reg[0] ; 0.000        ; 1.026      ; 1.298      ;
; 0.390  ; counter:c|state_reg[0] ; counter:c|q[1]    ; counter:c|state_reg[0] ; counter:c|state_reg[0] ; -0.500       ; 1.135      ; 1.224      ;
; 0.480  ; counter:c|state_reg[0] ; counter:c|fnum[0] ; counter:c|state_reg[0] ; counter:c|state_reg[0] ; -0.500       ; 1.026      ; 1.205      ;
; 0.572  ; counter:c|state_reg[0] ; counter:c|q[0]    ; counter:c|state_reg[0] ; counter:c|state_reg[0] ; 0.000        ; 1.139      ; 1.910      ;
; 1.016  ; counter:c|state_reg[0] ; counter:c|q[0]    ; counter:c|state_reg[0] ; counter:c|state_reg[0] ; -0.500       ; 1.139      ; 1.854      ;
; 2.577  ; counter:c|state_reg[2] ; counter:c|q[1]    ; clk                    ; counter:c|state_reg[0] ; -0.500       ; -1.109     ; 0.988      ;
; 2.617  ; counter:c|state_reg[1] ; counter:c|q[1]    ; clk                    ; counter:c|state_reg[0] ; -0.500       ; -1.109     ; 1.028      ;
; 2.700  ; counter:c|state_reg[1] ; counter:c|q[0]    ; clk                    ; counter:c|state_reg[0] ; -0.500       ; -1.105     ; 1.115      ;
; 2.813  ; counter:c|state_reg[1] ; counter:c|fnum[0] ; clk                    ; counter:c|state_reg[0] ; -0.500       ; -1.218     ; 1.115      ;
; 2.896  ; counter:c|state_reg[2] ; counter:c|fnum[0] ; clk                    ; counter:c|state_reg[0] ; -0.500       ; -1.218     ; 1.198      ;
; 2.918  ; counter:c|state_reg[2] ; counter:c|q[0]    ; clk                    ; counter:c|state_reg[0] ; -0.500       ; -1.105     ; 1.333      ;
+--------+------------------------+-------------------+------------------------+------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                   ;
+-------+------------------------------+------------------------------+------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+------------------------+-------------+--------------+------------+------------+
; 0.344 ; disp_hex_mux:seven4|q_reg[1] ; disp_hex_mux:seven4|q_reg[1] ; clk                    ; clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.347 ; disp_hex_mux:seven4|q_reg[0] ; disp_hex_mux:seven4|q_reg[0] ; clk                    ; clk         ; 0.000        ; 0.076      ; 0.580      ;
; 0.358 ; disp_hex_mux:seven4|q_reg[3] ; disp_hex_mux:seven4|q_reg[3] ; clk                    ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; disp_hex_mux:seven4|q_reg[2] ; disp_hex_mux:seven4|q_reg[2] ; clk                    ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.373 ; disp_hex_mux:seven4|q_reg[0] ; disp_hex_mux:seven4|q_reg[1] ; clk                    ; clk         ; 0.000        ; 0.076      ; 0.606      ;
; 0.382 ; counter:c|state_reg[1]       ; counter:c|state_reg[1]       ; clk                    ; clk         ; 0.000        ; 0.038      ; 0.577      ;
; 0.392 ; counter:c|state_reg[0]       ; counter:c|state_reg[1]       ; counter:c|state_reg[0] ; clk         ; 0.000        ; 2.334      ; 3.102      ;
; 0.479 ; clkdiv:cd|counter[15]        ; clkdiv:cd|counter[16]        ; clk                    ; clk         ; 0.000        ; 0.427      ; 1.063      ;
; 0.479 ; clkdiv:cd|counter[17]        ; clkdiv:cd|counter[18]        ; clk                    ; clk         ; 0.000        ; 0.427      ; 1.063      ;
; 0.495 ; clkdiv:cd|counter[14]        ; clkdiv:cd|counter[16]        ; clk                    ; clk         ; 0.000        ; 0.427      ; 1.079      ;
; 0.541 ; counter:c|state_reg[0]       ; counter:c|state_reg[2]       ; counter:c|state_reg[0] ; clk         ; 0.000        ; 2.334      ; 3.251      ;
; 0.557 ; clkdiv:cd|counter[1]         ; clkdiv:cd|counter[1]         ; clk                    ; clk         ; 0.000        ; 0.061      ; 0.775      ;
; 0.558 ; clkdiv:cd|counter[3]         ; clkdiv:cd|counter[3]         ; clk                    ; clk         ; 0.000        ; 0.061      ; 0.776      ;
; 0.559 ; clkdiv:cd|counter[4]         ; clkdiv:cd|counter[4]         ; clk                    ; clk         ; 0.000        ; 0.061      ; 0.777      ;
; 0.559 ; clkdiv:cd|counter[16]        ; clkdiv:cd|counter[16]        ; clk                    ; clk         ; 0.000        ; 0.076      ; 0.792      ;
; 0.560 ; clkdiv:cd|counter[7]         ; clkdiv:cd|counter[7]         ; clk                    ; clk         ; 0.000        ; 0.061      ; 0.778      ;
; 0.560 ; clkdiv:cd|counter[18]        ; clkdiv:cd|counter[18]        ; clk                    ; clk         ; 0.000        ; 0.076      ; 0.793      ;
; 0.561 ; clkdiv:cd|counter[5]         ; clkdiv:cd|counter[5]         ; clk                    ; clk         ; 0.000        ; 0.061      ; 0.779      ;
; 0.562 ; clkdiv:cd|counter[2]         ; clkdiv:cd|counter[2]         ; clk                    ; clk         ; 0.000        ; 0.061      ; 0.780      ;
; 0.563 ; clkdiv:cd|counter[6]         ; clkdiv:cd|counter[6]         ; clk                    ; clk         ; 0.000        ; 0.061      ; 0.781      ;
; 0.569 ; clkdiv:cd|counter[11]        ; clkdiv:cd|counter[11]        ; clk                    ; clk         ; 0.000        ; 0.061      ; 0.787      ;
; 0.570 ; clkdiv:cd|counter[9]         ; clkdiv:cd|counter[9]         ; clk                    ; clk         ; 0.000        ; 0.061      ; 0.788      ;
; 0.570 ; clkdiv:cd|counter[17]        ; clkdiv:cd|counter[17]        ; clk                    ; clk         ; 0.000        ; 0.061      ; 0.788      ;
; 0.571 ; clkdiv:cd|counter[15]        ; clkdiv:cd|counter[15]        ; clk                    ; clk         ; 0.000        ; 0.061      ; 0.789      ;
; 0.571 ; clkdiv:cd|counter[19]        ; clkdiv:cd|counter[19]        ; clk                    ; clk         ; 0.000        ; 0.061      ; 0.789      ;
; 0.571 ; clkdiv:cd|counter[25]        ; clkdiv:cd|counter[25]        ; clk                    ; clk         ; 0.000        ; 0.061      ; 0.789      ;
; 0.571 ; clkdiv:cd|counter[27]        ; clkdiv:cd|counter[27]        ; clk                    ; clk         ; 0.000        ; 0.061      ; 0.789      ;
; 0.572 ; clkdiv:cd|counter[14]        ; clkdiv:cd|counter[14]        ; clk                    ; clk         ; 0.000        ; 0.061      ; 0.790      ;
; 0.572 ; clkdiv:cd|counter[20]        ; clkdiv:cd|counter[20]        ; clk                    ; clk         ; 0.000        ; 0.061      ; 0.790      ;
; 0.573 ; clkdiv:cd|counter[12]        ; clkdiv:cd|counter[12]        ; clk                    ; clk         ; 0.000        ; 0.061      ; 0.791      ;
; 0.573 ; clkdiv:cd|counter[21]        ; clkdiv:cd|counter[21]        ; clk                    ; clk         ; 0.000        ; 0.061      ; 0.791      ;
; 0.573 ; clkdiv:cd|counter[23]        ; clkdiv:cd|counter[23]        ; clk                    ; clk         ; 0.000        ; 0.061      ; 0.791      ;
; 0.574 ; clkdiv:cd|counter[10]        ; clkdiv:cd|counter[10]        ; clk                    ; clk         ; 0.000        ; 0.061      ; 0.792      ;
; 0.575 ; clkdiv:cd|counter[8]         ; clkdiv:cd|counter[8]         ; clk                    ; clk         ; 0.000        ; 0.061      ; 0.793      ;
; 0.575 ; clkdiv:cd|counter[26]        ; clkdiv:cd|counter[26]        ; clk                    ; clk         ; 0.000        ; 0.061      ; 0.793      ;
; 0.576 ; clkdiv:cd|counter[22]        ; clkdiv:cd|counter[22]        ; clk                    ; clk         ; 0.000        ; 0.061      ; 0.794      ;
; 0.576 ; clkdiv:cd|counter[24]        ; clkdiv:cd|counter[24]        ; clk                    ; clk         ; 0.000        ; 0.061      ; 0.794      ;
; 0.581 ; clkdiv:cd|counter[0]         ; clkdiv:cd|counter[0]         ; clk                    ; clk         ; 0.000        ; 0.061      ; 0.799      ;
; 0.591 ; clkdiv:cd|counter[15]        ; clkdiv:cd|counter[18]        ; clk                    ; clk         ; 0.000        ; 0.427      ; 1.175      ;
; 0.607 ; clkdiv:cd|counter[14]        ; clkdiv:cd|counter[18]        ; clk                    ; clk         ; 0.000        ; 0.427      ; 1.191      ;
; 0.611 ; clkdiv:cd|counter[12]        ; clkdiv:cd|counter[16]        ; clk                    ; clk         ; 0.000        ; 0.424      ; 1.192      ;
; 0.620 ; disp_hex_mux:seven4|q_reg[2] ; disp_hex_mux:seven4|q_reg[3] ; clk                    ; clk         ; 0.000        ; 0.062      ; 0.839      ;
; 0.699 ; counter:c|state_reg[0]       ; counter:c|state_reg[0]       ; counter:c|state_reg[0] ; clk         ; 0.000        ; 2.200      ; 3.275      ;
; 0.705 ; clkdiv:cd|counter[11]        ; clkdiv:cd|counter[16]        ; clk                    ; clk         ; 0.000        ; 0.424      ; 1.286      ;
; 0.723 ; clkdiv:cd|counter[12]        ; clkdiv:cd|counter[18]        ; clk                    ; clk         ; 0.000        ; 0.424      ; 1.304      ;
; 0.724 ; clkdiv:cd|counter[10]        ; clkdiv:cd|counter[16]        ; clk                    ; clk         ; 0.000        ; 0.424      ; 1.305      ;
; 0.732 ; disp_hex_mux:seven4|q_reg[1] ; disp_hex_mux:seven4|q_reg[3] ; clk                    ; clk         ; 0.000        ; -0.289     ; 0.600      ;
; 0.736 ; disp_hex_mux:seven4|q_reg[0] ; disp_hex_mux:seven4|q_reg[2] ; clk                    ; clk         ; 0.000        ; -0.289     ; 0.604      ;
; 0.817 ; clkdiv:cd|counter[11]        ; clkdiv:cd|counter[18]        ; clk                    ; clk         ; 0.000        ; 0.424      ; 1.398      ;
; 0.818 ; clkdiv:cd|counter[9]         ; clkdiv:cd|counter[16]        ; clk                    ; clk         ; 0.000        ; 0.424      ; 1.399      ;
; 0.832 ; clkdiv:cd|counter[1]         ; clkdiv:cd|counter[2]         ; clk                    ; clk         ; 0.000        ; 0.061      ; 1.050      ;
; 0.833 ; clkdiv:cd|counter[3]         ; clkdiv:cd|counter[4]         ; clk                    ; clk         ; 0.000        ; 0.061      ; 1.051      ;
; 0.834 ; clkdiv:cd|counter[7]         ; clkdiv:cd|counter[8]         ; clk                    ; clk         ; 0.000        ; 0.061      ; 1.052      ;
; 0.835 ; clkdiv:cd|counter[5]         ; clkdiv:cd|counter[6]         ; clk                    ; clk         ; 0.000        ; 0.061      ; 1.053      ;
; 0.836 ; clkdiv:cd|counter[10]        ; clkdiv:cd|counter[18]        ; clk                    ; clk         ; 0.000        ; 0.424      ; 1.417      ;
; 0.837 ; clkdiv:cd|counter[8]         ; clkdiv:cd|counter[16]        ; clk                    ; clk         ; 0.000        ; 0.424      ; 1.418      ;
; 0.844 ; clkdiv:cd|counter[11]        ; clkdiv:cd|counter[12]        ; clk                    ; clk         ; 0.000        ; 0.061      ; 1.062      ;
; 0.845 ; clkdiv:cd|counter[9]         ; clkdiv:cd|counter[10]        ; clk                    ; clk         ; 0.000        ; 0.061      ; 1.063      ;
; 0.846 ; clkdiv:cd|counter[19]        ; clkdiv:cd|counter[20]        ; clk                    ; clk         ; 0.000        ; 0.061      ; 1.064      ;
; 0.846 ; clkdiv:cd|counter[25]        ; clkdiv:cd|counter[26]        ; clk                    ; clk         ; 0.000        ; 0.061      ; 1.064      ;
; 0.847 ; clkdiv:cd|counter[21]        ; clkdiv:cd|counter[22]        ; clk                    ; clk         ; 0.000        ; 0.061      ; 1.065      ;
; 0.847 ; clkdiv:cd|counter[23]        ; clkdiv:cd|counter[24]        ; clk                    ; clk         ; 0.000        ; 0.061      ; 1.065      ;
; 0.847 ; clkdiv:cd|counter[4]         ; clkdiv:cd|counter[5]         ; clk                    ; clk         ; 0.000        ; 0.061      ; 1.065      ;
; 0.848 ; clkdiv:cd|counter[0]         ; clkdiv:cd|counter[1]         ; clk                    ; clk         ; 0.000        ; 0.061      ; 1.066      ;
; 0.848 ; clkdiv:cd|counter[16]        ; clkdiv:cd|counter[18]        ; clk                    ; clk         ; 0.000        ; 0.076      ; 1.081      ;
; 0.849 ; clkdiv:cd|counter[2]         ; clkdiv:cd|counter[3]         ; clk                    ; clk         ; 0.000        ; 0.061      ; 1.067      ;
; 0.849 ; clkdiv:cd|counter[4]         ; clkdiv:cd|counter[6]         ; clk                    ; clk         ; 0.000        ; 0.061      ; 1.067      ;
; 0.850 ; clkdiv:cd|counter[6]         ; clkdiv:cd|counter[7]         ; clk                    ; clk         ; 0.000        ; 0.061      ; 1.068      ;
; 0.850 ; clkdiv:cd|counter[0]         ; clkdiv:cd|counter[2]         ; clk                    ; clk         ; 0.000        ; 0.061      ; 1.068      ;
; 0.851 ; clkdiv:cd|counter[2]         ; clkdiv:cd|counter[4]         ; clk                    ; clk         ; 0.000        ; 0.061      ; 1.069      ;
; 0.852 ; clkdiv:cd|counter[6]         ; clkdiv:cd|counter[8]         ; clk                    ; clk         ; 0.000        ; 0.061      ; 1.070      ;
; 0.859 ; clkdiv:cd|counter[14]        ; clkdiv:cd|counter[15]        ; clk                    ; clk         ; 0.000        ; 0.061      ; 1.077      ;
; 0.860 ; clkdiv:cd|counter[20]        ; clkdiv:cd|counter[21]        ; clk                    ; clk         ; 0.000        ; 0.061      ; 1.078      ;
; 0.861 ; clkdiv:cd|counter[10]        ; clkdiv:cd|counter[11]        ; clk                    ; clk         ; 0.000        ; 0.061      ; 1.079      ;
; 0.862 ; clkdiv:cd|counter[8]         ; clkdiv:cd|counter[9]         ; clk                    ; clk         ; 0.000        ; 0.061      ; 1.080      ;
; 0.862 ; clkdiv:cd|counter[26]        ; clkdiv:cd|counter[27]        ; clk                    ; clk         ; 0.000        ; 0.061      ; 1.080      ;
; 0.862 ; clkdiv:cd|counter[20]        ; clkdiv:cd|counter[22]        ; clk                    ; clk         ; 0.000        ; 0.061      ; 1.080      ;
; 0.863 ; clkdiv:cd|counter[24]        ; clkdiv:cd|counter[25]        ; clk                    ; clk         ; 0.000        ; 0.061      ; 1.081      ;
; 0.863 ; clkdiv:cd|counter[22]        ; clkdiv:cd|counter[23]        ; clk                    ; clk         ; 0.000        ; 0.061      ; 1.081      ;
; 0.863 ; clkdiv:cd|counter[10]        ; clkdiv:cd|counter[12]        ; clk                    ; clk         ; 0.000        ; 0.061      ; 1.081      ;
; 0.864 ; clkdiv:cd|counter[8]         ; clkdiv:cd|counter[10]        ; clk                    ; clk         ; 0.000        ; 0.061      ; 1.082      ;
; 0.865 ; clkdiv:cd|counter[12]        ; clkdiv:cd|counter[14]        ; clk                    ; clk         ; 0.000        ; 0.058      ; 1.080      ;
; 0.865 ; clkdiv:cd|counter[24]        ; clkdiv:cd|counter[26]        ; clk                    ; clk         ; 0.000        ; 0.061      ; 1.083      ;
; 0.865 ; clkdiv:cd|counter[22]        ; clkdiv:cd|counter[24]        ; clk                    ; clk         ; 0.000        ; 0.061      ; 1.083      ;
; 0.911 ; disp_hex_mux:seven4|q_reg[1] ; disp_hex_mux:seven4|q_reg[2] ; clk                    ; clk         ; 0.000        ; -0.289     ; 0.779      ;
; 0.919 ; disp_hex_mux:seven4|q_reg[0] ; disp_hex_mux:seven4|q_reg[3] ; clk                    ; clk         ; 0.000        ; -0.289     ; 0.787      ;
; 0.919 ; clkdiv:cd|counter[7]         ; clkdiv:cd|counter[16]        ; clk                    ; clk         ; 0.000        ; 0.424      ; 1.500      ;
; 0.930 ; clkdiv:cd|counter[9]         ; clkdiv:cd|counter[18]        ; clk                    ; clk         ; 0.000        ; 0.424      ; 1.511      ;
; 0.931 ; clkdiv:cd|counter[13]        ; clkdiv:cd|counter[16]        ; clk                    ; clk         ; 0.000        ; 0.426      ; 1.514      ;
; 0.937 ; clkdiv:cd|counter[6]         ; clkdiv:cd|counter[16]        ; clk                    ; clk         ; 0.000        ; 0.424      ; 1.518      ;
; 0.942 ; clkdiv:cd|counter[1]         ; clkdiv:cd|counter[3]         ; clk                    ; clk         ; 0.000        ; 0.061      ; 1.160      ;
; 0.943 ; clkdiv:cd|counter[3]         ; clkdiv:cd|counter[5]         ; clk                    ; clk         ; 0.000        ; 0.061      ; 1.161      ;
; 0.944 ; clkdiv:cd|counter[1]         ; clkdiv:cd|counter[4]         ; clk                    ; clk         ; 0.000        ; 0.061      ; 1.162      ;
; 0.944 ; clkdiv:cd|counter[7]         ; clkdiv:cd|counter[9]         ; clk                    ; clk         ; 0.000        ; 0.061      ; 1.162      ;
; 0.945 ; clkdiv:cd|counter[3]         ; clkdiv:cd|counter[6]         ; clk                    ; clk         ; 0.000        ; 0.061      ; 1.163      ;
; 0.945 ; clkdiv:cd|counter[5]         ; clkdiv:cd|counter[7]         ; clk                    ; clk         ; 0.000        ; 0.061      ; 1.163      ;
; 0.946 ; clkdiv:cd|counter[7]         ; clkdiv:cd|counter[10]        ; clk                    ; clk         ; 0.000        ; 0.061      ; 1.164      ;
; 0.947 ; clkdiv:cd|counter[5]         ; clkdiv:cd|counter[8]         ; clk                    ; clk         ; 0.000        ; 0.061      ; 1.165      ;
; 0.949 ; clkdiv:cd|counter[8]         ; clkdiv:cd|counter[18]        ; clk                    ; clk         ; 0.000        ; 0.424      ; 1.530      ;
; 0.955 ; clkdiv:cd|counter[15]        ; clkdiv:cd|counter[17]        ; clk                    ; clk         ; 0.000        ; 0.061      ; 1.173      ;
+-------+------------------------------+------------------------------+------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'counter:c|q[0]'                                                                                                              ;
+--------+------------------------+------------------------------------------+------------------------+----------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                                  ; Launch Clock           ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------------------------+------------------------+----------------+--------------+------------+------------+
; -4.968 ; counter:c|state_reg[1] ; counter9to0:c29|t_ff:ff1|d_ff:ff|nand2~4 ; clk                    ; counter:c|q[0] ; 0.500        ; -1.414     ; 2.880      ;
; -4.784 ; counter:c|state_reg[2] ; counter9to0:c29|t_ff:ff1|d_ff:ff|nand2~4 ; clk                    ; counter:c|q[0] ; 0.500        ; -1.414     ; 2.696      ;
; -4.200 ; counter:c|state_reg[1] ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; clk                    ; counter:c|q[0] ; 1.000        ; -0.747     ; 3.534      ;
; -4.016 ; counter:c|state_reg[2] ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; clk                    ; counter:c|q[0] ; 1.000        ; -0.747     ; 3.350      ;
; -2.767 ; counter:c|state_reg[1] ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; clk                    ; counter:c|q[0] ; 0.500        ; 1.186      ; 3.534      ;
; -2.583 ; counter:c|state_reg[2] ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; clk                    ; counter:c|q[0] ; 0.500        ; 1.186      ; 3.350      ;
; -2.041 ; counter:c|state_reg[0] ; counter9to0:c29|t_ff:ff1|d_ff:ff|nand2~4 ; counter:c|state_reg[0] ; counter:c|q[0] ; 0.500        ; 0.920      ; 2.506      ;
; -2.024 ; counter:c|fnum[0]      ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; counter:c|state_reg[0] ; counter:c|q[0] ; 0.500        ; 0.561      ; 2.186      ;
; -1.841 ; counter:c|state_reg[0] ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; counter:c|state_reg[0] ; counter:c|q[0] ; 0.500        ; 1.587      ; 3.228      ;
; -1.609 ; counter:c|state_reg[0] ; counter9to0:c29|t_ff:ff1|d_ff:ff|nand2~4 ; counter:c|state_reg[0] ; counter:c|q[0] ; 1.000        ; 0.920      ; 2.574      ;
; -1.228 ; counter:c|state_reg[0] ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; counter:c|state_reg[0] ; counter:c|q[0] ; 1.000        ; 1.587      ; 3.115      ;
; -1.002 ; counter:c|fnum[0]      ; counter9to0:c29|t_ff:ff1|d_ff:ff|nand2~4 ; counter:c|state_reg[0] ; counter:c|q[0] ; 1.000        ; -0.106     ; 0.742      ;
; 0.205  ; counter:c|state_reg[0] ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; counter:c|state_reg[0] ; counter:c|q[0] ; 0.500        ; 3.520      ; 3.115      ;
; 0.409  ; counter:c|fnum[0]      ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; counter:c|state_reg[0] ; counter:c|q[0] ; 1.000        ; 2.494      ; 2.186      ;
; 0.592  ; counter:c|state_reg[0] ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; counter:c|state_reg[0] ; counter:c|q[0] ; 1.000        ; 3.520      ; 3.228      ;
+--------+------------------------+------------------------------------------+------------------------+----------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'counter:c|state_reg[0]'                                                                                                              ;
+--------+------------------------+------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                                  ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; -3.622 ; counter:c|state_reg[1] ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; clk                    ; counter:c|state_reg[0] ; 1.000        ; -0.169     ; 3.534      ;
; -3.438 ; counter:c|state_reg[2] ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; clk                    ; counter:c|state_reg[0] ; 1.000        ; -0.169     ; 3.350      ;
; -3.297 ; counter:c|state_reg[1] ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; clk                    ; counter:c|state_reg[0] ; 0.500        ; 0.656      ; 3.534      ;
; -3.113 ; counter:c|state_reg[2] ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; clk                    ; counter:c|state_reg[0] ; 0.500        ; 0.656      ; 3.350      ;
; -2.931 ; counter:c|state_reg[1] ; counter9to0:c29|t_ff:ff1|d_ff:ff|nand2~4 ; clk                    ; counter:c|state_reg[0] ; 1.000        ; 0.123      ; 2.880      ;
; -2.747 ; counter:c|state_reg[2] ; counter9to0:c29|t_ff:ff1|d_ff:ff|nand2~4 ; clk                    ; counter:c|state_reg[0] ; 1.000        ; 0.123      ; 2.696      ;
; -1.431 ; counter:c|fnum[0]      ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; counter:c|state_reg[0] ; counter:c|state_reg[0] ; 0.500        ; 1.154      ; 2.186      ;
; -1.263 ; counter:c|state_reg[0] ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; counter:c|state_reg[0] ; counter:c|state_reg[0] ; 0.500        ; 2.165      ; 3.228      ;
; -0.650 ; counter:c|state_reg[0] ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; counter:c|state_reg[0] ; counter:c|state_reg[0] ; 1.000        ; 2.165      ; 3.115      ;
; -0.572 ; counter:c|state_reg[0] ; counter9to0:c29|t_ff:ff1|d_ff:ff|nand2~4 ; counter:c|state_reg[0] ; counter:c|state_reg[0] ; 0.500        ; 2.457      ; 2.574      ;
; -0.325 ; counter:c|state_reg[0] ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; counter:c|state_reg[0] ; counter:c|state_reg[0] ; 0.500        ; 2.990      ; 3.115      ;
; -0.103 ; counter:c|fnum[0]      ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; counter:c|state_reg[0] ; counter:c|state_reg[0] ; 1.000        ; 1.982      ; 2.186      ;
; -0.004 ; counter:c|state_reg[0] ; counter9to0:c29|t_ff:ff1|d_ff:ff|nand2~4 ; counter:c|state_reg[0] ; counter:c|state_reg[0] ; 1.000        ; 2.457      ; 2.506      ;
; 0.050  ; counter:c|fnum[0]      ; counter9to0:c29|t_ff:ff1|d_ff:ff|nand2~4 ; counter:c|state_reg[0] ; counter:c|state_reg[0] ; 0.500        ; 1.446      ; 0.742      ;
; 0.062  ; counter:c|state_reg[0] ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; counter:c|state_reg[0] ; counter:c|state_reg[0] ; 1.000        ; 2.990      ; 3.228      ;
+--------+------------------------+------------------------------------------+------------------------+------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'counter:c|state_reg[0]'                                                                                                               ;
+--------+------------------------+------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                                  ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; -1.747 ; counter:c|state_reg[0] ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; counter:c|state_reg[0] ; counter:c|state_reg[0] ; 0.000        ; 4.497      ; 2.949      ;
; -1.222 ; counter:c|state_reg[0] ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; counter:c|state_reg[0] ; counter:c|state_reg[0] ; 0.000        ; 4.046      ; 3.023      ;
; -1.173 ; counter:c|state_reg[0] ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; counter:c|state_reg[0] ; counter:c|state_reg[0] ; -0.500       ; 4.497      ; 3.023      ;
; -0.978 ; counter:c|fnum[0]      ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; counter:c|state_reg[0] ; counter:c|state_reg[0] ; 0.000        ; 3.058      ; 2.080      ;
; -0.932 ; counter:c|fnum[0]      ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; counter:c|state_reg[0] ; counter:c|state_reg[0] ; -0.500       ; 3.512      ; 2.080      ;
; -0.796 ; counter:c|state_reg[0] ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; counter:c|state_reg[0] ; counter:c|state_reg[0] ; -0.500       ; 4.046      ; 2.949      ;
; -0.431 ; counter:c|fnum[0]      ; counter9to0:c29|t_ff:ff1|d_ff:ff|nand2~4 ; counter:c|state_reg[0] ; counter:c|state_reg[0] ; -0.500       ; 1.634      ; 0.703      ;
; -0.404 ; counter:c|state_reg[0] ; counter9to0:c29|t_ff:ff1|d_ff:ff|nand2~4 ; counter:c|state_reg[0] ; counter:c|state_reg[0] ; 0.000        ; 2.619      ; 2.414      ;
; 0.161  ; counter:c|state_reg[0] ; counter9to0:c29|t_ff:ff1|d_ff:ff|nand2~4 ; counter:c|state_reg[0] ; counter:c|state_reg[0] ; -0.500       ; 2.619      ; 2.479      ;
; 0.793  ; counter:c|state_reg[2] ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; clk                    ; counter:c|state_reg[0] ; 0.000        ; 2.253      ; 3.066      ;
; 0.954  ; counter:c|state_reg[1] ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; clk                    ; counter:c|state_reg[0] ; 0.000        ; 2.253      ; 3.227      ;
; 1.744  ; counter:c|state_reg[2] ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; clk                    ; counter:c|state_reg[0] ; -0.500       ; 1.802      ; 3.066      ;
; 1.905  ; counter:c|state_reg[1] ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; clk                    ; counter:c|state_reg[0] ; -0.500       ; 1.802      ; 3.227      ;
; 2.136  ; counter:c|state_reg[2] ; counter9to0:c29|t_ff:ff1|d_ff:ff|nand2~4 ; clk                    ; counter:c|state_reg[0] ; 0.000        ; 0.375      ; 2.531      ;
; 2.297  ; counter:c|state_reg[1] ; counter9to0:c29|t_ff:ff1|d_ff:ff|nand2~4 ; clk                    ; counter:c|state_reg[0] ; 0.000        ; 0.375      ; 2.692      ;
+--------+------------------------+------------------------------------------+------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'counter:c|q[0]'                                                                                                               ;
+--------+------------------------+------------------------------------------+------------------------+----------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                                  ; Launch Clock           ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------------------------+------------------------+----------------+--------------+------------+------------+
; -1.425 ; counter:c|state_reg[0] ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; counter:c|state_reg[0] ; counter:c|q[0] ; 0.000        ; 4.175      ; 2.949      ;
; -0.851 ; counter:c|state_reg[0] ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; counter:c|state_reg[0] ; counter:c|q[0] ; -0.500       ; 4.175      ; 3.023      ;
; -0.844 ; counter:c|state_reg[0] ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; counter:c|state_reg[0] ; counter:c|q[0] ; 0.000        ; 3.668      ; 3.023      ;
; -0.625 ; counter:c|fnum[0]      ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; counter:c|state_reg[0] ; counter:c|q[0] ; -0.500       ; 3.205      ; 2.080      ;
; -0.618 ; counter:c|fnum[0]      ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; counter:c|state_reg[0] ; counter:c|q[0] ; 0.000        ; 2.698      ; 2.080      ;
; -0.418 ; counter:c|state_reg[0] ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; counter:c|state_reg[0] ; counter:c|q[0] ; -0.500       ; 3.668      ; 2.949      ;
; 0.714  ; counter:c|fnum[0]      ; counter9to0:c29|t_ff:ff1|d_ff:ff|nand2~4 ; counter:c|state_reg[0] ; counter:c|q[0] ; 0.000        ; -0.011     ; 0.703      ;
; 1.115  ; counter:c|state_reg[2] ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; clk                    ; counter:c|q[0] ; 0.000        ; 1.931      ; 3.066      ;
; 1.276  ; counter:c|state_reg[1] ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; clk                    ; counter:c|q[0] ; 0.000        ; 1.931      ; 3.227      ;
; 1.321  ; counter:c|state_reg[0] ; counter9to0:c29|t_ff:ff1|d_ff:ff|nand2~4 ; counter:c|state_reg[0] ; counter:c|q[0] ; 0.000        ; 0.959      ; 2.479      ;
; 1.756  ; counter:c|state_reg[0] ; counter9to0:c29|t_ff:ff1|d_ff:ff|nand2~4 ; counter:c|state_reg[0] ; counter:c|q[0] ; -0.500       ; 0.959      ; 2.414      ;
; 2.122  ; counter:c|state_reg[2] ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; clk                    ; counter:c|q[0] ; -0.500       ; 1.424      ; 3.066      ;
; 2.283  ; counter:c|state_reg[1] ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; clk                    ; counter:c|q[0] ; -0.500       ; 1.424      ; 3.227      ;
; 4.296  ; counter:c|state_reg[2] ; counter9to0:c29|t_ff:ff1|d_ff:ff|nand2~4 ; clk                    ; counter:c|q[0] ; -0.500       ; -1.285     ; 2.531      ;
; 4.457  ; counter:c|state_reg[1] ; counter9to0:c29|t_ff:ff1|d_ff:ff|nand2~4 ; clk                    ; counter:c|q[0] ; -0.500       ; -1.285     ; 2.692      ;
+--------+------------------------+------------------------------------------+------------------------+----------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                     ;
+------------+-----------------+------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name             ; Note                                                          ;
+------------+-----------------+------------------------+---------------------------------------------------------------+
; 301.11 MHz ; 250.0 MHz       ; clk                    ; limit due to minimum period restriction (max I/O toggle rate) ;
; 345.3 MHz  ; 228.31 MHz      ; counter:c|state_reg[0] ; limit due to low minimum pulse width violation (tcl)          ;
+------------+-----------------+------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary              ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; counter:c|state_reg[0] ; -2.817 ; -8.162        ;
; clk                    ; -2.321 ; -58.870       ;
+------------------------+--------+---------------+


+-------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary               ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; counter:c|state_reg[0] ; -0.014 ; -0.014        ;
; clk                    ; 0.299  ; 0.000         ;
+------------------------+--------+---------------+


+-------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary           ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; counter:c|q[0]         ; -4.497 ; -8.229        ;
; counter:c|state_reg[0] ; -3.211 ; -5.837        ;
+------------------------+--------+---------------+


+-------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary            ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; counter:c|state_reg[0] ; -1.589 ; -1.940        ;
; counter:c|q[0]         ; -1.244 ; -1.244        ;
+------------------------+--------+---------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+------------------------+--------+----------------+
; Clock                  ; Slack  ; End Point TNS  ;
+------------------------+--------+----------------+
; clk                    ; -3.000 ; -39.000        ;
; counter:c|q[0]         ; -1.779 ; -14.287        ;
; counter:c|state_reg[0] ; -1.690 ; -11.988        ;
+------------------------+--------+----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'counter:c|state_reg[0]'                                                                                           ;
+--------+------------------------+-------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node           ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-------------------+------------------------+------------------------+--------------+------------+------------+
; -2.817 ; counter:c|state_reg[2] ; counter:c|fnum[0] ; clk                    ; counter:c|state_reg[0] ; 0.500        ; -1.271     ; 1.276      ;
; -2.785 ; counter:c|state_reg[2] ; counter:c|q[0]    ; clk                    ; counter:c|state_reg[0] ; 0.500        ; -1.223     ; 1.272      ;
; -2.641 ; counter:c|state_reg[1] ; counter:c|fnum[0] ; clk                    ; counter:c|state_reg[0] ; 0.500        ; -1.271     ; 1.100      ;
; -2.622 ; counter:c|state_reg[1] ; counter:c|q[0]    ; clk                    ; counter:c|state_reg[0] ; 0.500        ; -1.223     ; 1.109      ;
; -2.560 ; counter:c|state_reg[2] ; counter:c|q[1]    ; clk                    ; counter:c|state_reg[0] ; 0.500        ; -1.226     ; 1.025      ;
; -2.521 ; counter:c|state_reg[1] ; counter:c|q[1]    ; clk                    ; counter:c|state_reg[0] ; 0.500        ; -1.226     ; 0.986      ;
; -0.948 ; counter:c|state_reg[0] ; counter:c|q[0]    ; counter:c|state_reg[0] ; counter:c|state_reg[0] ; 0.500        ; 0.918      ; 1.776      ;
; -0.476 ; counter:c|state_reg[0] ; counter:c|q[0]    ; counter:c|state_reg[0] ; counter:c|state_reg[0] ; 1.000        ; 0.918      ; 1.804      ;
; -0.359 ; counter:c|state_reg[0] ; counter:c|q[1]    ; counter:c|state_reg[0] ; counter:c|state_reg[0] ; 0.500        ; 0.915      ; 1.165      ;
; -0.351 ; counter:c|state_reg[0] ; counter:c|fnum[0] ; counter:c|state_reg[0] ; counter:c|state_reg[0] ; 0.500        ; 0.870      ; 1.151      ;
; 0.054  ; counter:c|state_reg[0] ; counter:c|fnum[0] ; counter:c|state_reg[0] ; counter:c|state_reg[0] ; 1.000        ; 0.870      ; 1.246      ;
; 0.058  ; counter:c|state_reg[0] ; counter:c|q[1]    ; counter:c|state_reg[0] ; counter:c|state_reg[0] ; 1.000        ; 0.915      ; 1.248      ;
+--------+------------------------+-------------------+------------------------+------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                              ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -2.321 ; counter:c|state_reg[2] ; counter:c|state_reg[0] ; clk          ; clk         ; 1.000        ; -0.227     ; 3.089      ;
; -2.292 ; counter:c|state_reg[1] ; counter:c|state_reg[0] ; clk          ; clk         ; 1.000        ; -0.227     ; 3.060      ;
; -2.079 ; clkdiv:cd|counter[11]  ; clkdiv:cd|counter[0]   ; clk          ; clk         ; 1.000        ; -0.055     ; 3.019      ;
; -2.079 ; clkdiv:cd|counter[11]  ; clkdiv:cd|counter[10]  ; clk          ; clk         ; 1.000        ; -0.055     ; 3.019      ;
; -2.079 ; clkdiv:cd|counter[11]  ; clkdiv:cd|counter[1]   ; clk          ; clk         ; 1.000        ; -0.055     ; 3.019      ;
; -2.079 ; clkdiv:cd|counter[11]  ; clkdiv:cd|counter[2]   ; clk          ; clk         ; 1.000        ; -0.055     ; 3.019      ;
; -2.079 ; clkdiv:cd|counter[11]  ; clkdiv:cd|counter[3]   ; clk          ; clk         ; 1.000        ; -0.055     ; 3.019      ;
; -2.079 ; clkdiv:cd|counter[11]  ; clkdiv:cd|counter[4]   ; clk          ; clk         ; 1.000        ; -0.055     ; 3.019      ;
; -2.079 ; clkdiv:cd|counter[11]  ; clkdiv:cd|counter[5]   ; clk          ; clk         ; 1.000        ; -0.055     ; 3.019      ;
; -2.079 ; clkdiv:cd|counter[11]  ; clkdiv:cd|counter[6]   ; clk          ; clk         ; 1.000        ; -0.055     ; 3.019      ;
; -2.079 ; clkdiv:cd|counter[11]  ; clkdiv:cd|counter[7]   ; clk          ; clk         ; 1.000        ; -0.055     ; 3.019      ;
; -2.079 ; clkdiv:cd|counter[11]  ; clkdiv:cd|counter[8]   ; clk          ; clk         ; 1.000        ; -0.055     ; 3.019      ;
; -2.079 ; clkdiv:cd|counter[11]  ; clkdiv:cd|counter[9]   ; clk          ; clk         ; 1.000        ; -0.055     ; 3.019      ;
; -2.079 ; clkdiv:cd|counter[11]  ; clkdiv:cd|counter[11]  ; clk          ; clk         ; 1.000        ; -0.055     ; 3.019      ;
; -2.079 ; clkdiv:cd|counter[11]  ; clkdiv:cd|counter[12]  ; clk          ; clk         ; 1.000        ; -0.055     ; 3.019      ;
; -2.025 ; clkdiv:cd|counter[4]   ; clkdiv:cd|counter[0]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.965      ;
; -2.025 ; clkdiv:cd|counter[4]   ; clkdiv:cd|counter[10]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.965      ;
; -2.025 ; clkdiv:cd|counter[4]   ; clkdiv:cd|counter[1]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.965      ;
; -2.025 ; clkdiv:cd|counter[4]   ; clkdiv:cd|counter[2]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.965      ;
; -2.025 ; clkdiv:cd|counter[4]   ; clkdiv:cd|counter[3]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.965      ;
; -2.025 ; clkdiv:cd|counter[4]   ; clkdiv:cd|counter[4]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.965      ;
; -2.025 ; clkdiv:cd|counter[4]   ; clkdiv:cd|counter[5]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.965      ;
; -2.025 ; clkdiv:cd|counter[4]   ; clkdiv:cd|counter[6]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.965      ;
; -2.025 ; clkdiv:cd|counter[4]   ; clkdiv:cd|counter[7]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.965      ;
; -2.025 ; clkdiv:cd|counter[4]   ; clkdiv:cd|counter[8]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.965      ;
; -2.025 ; clkdiv:cd|counter[4]   ; clkdiv:cd|counter[9]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.965      ;
; -2.025 ; clkdiv:cd|counter[4]   ; clkdiv:cd|counter[11]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.965      ;
; -2.025 ; clkdiv:cd|counter[4]   ; clkdiv:cd|counter[12]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.965      ;
; -2.022 ; clkdiv:cd|counter[1]   ; clkdiv:cd|counter[0]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.962      ;
; -2.022 ; clkdiv:cd|counter[1]   ; clkdiv:cd|counter[10]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.962      ;
; -2.022 ; clkdiv:cd|counter[1]   ; clkdiv:cd|counter[1]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.962      ;
; -2.022 ; clkdiv:cd|counter[1]   ; clkdiv:cd|counter[2]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.962      ;
; -2.022 ; clkdiv:cd|counter[1]   ; clkdiv:cd|counter[3]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.962      ;
; -2.022 ; clkdiv:cd|counter[1]   ; clkdiv:cd|counter[4]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.962      ;
; -2.022 ; clkdiv:cd|counter[1]   ; clkdiv:cd|counter[5]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.962      ;
; -2.022 ; clkdiv:cd|counter[1]   ; clkdiv:cd|counter[6]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.962      ;
; -2.022 ; clkdiv:cd|counter[1]   ; clkdiv:cd|counter[7]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.962      ;
; -2.022 ; clkdiv:cd|counter[1]   ; clkdiv:cd|counter[8]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.962      ;
; -2.022 ; clkdiv:cd|counter[1]   ; clkdiv:cd|counter[9]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.962      ;
; -2.022 ; clkdiv:cd|counter[1]   ; clkdiv:cd|counter[11]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.962      ;
; -2.022 ; clkdiv:cd|counter[1]   ; clkdiv:cd|counter[12]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.962      ;
; -2.020 ; clkdiv:cd|counter[6]   ; clkdiv:cd|counter[0]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.960      ;
; -2.020 ; clkdiv:cd|counter[6]   ; clkdiv:cd|counter[10]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.960      ;
; -2.020 ; clkdiv:cd|counter[6]   ; clkdiv:cd|counter[1]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.960      ;
; -2.020 ; clkdiv:cd|counter[6]   ; clkdiv:cd|counter[2]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.960      ;
; -2.020 ; clkdiv:cd|counter[6]   ; clkdiv:cd|counter[3]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.960      ;
; -2.020 ; clkdiv:cd|counter[6]   ; clkdiv:cd|counter[4]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.960      ;
; -2.020 ; clkdiv:cd|counter[6]   ; clkdiv:cd|counter[5]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.960      ;
; -2.020 ; clkdiv:cd|counter[6]   ; clkdiv:cd|counter[6]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.960      ;
; -2.020 ; clkdiv:cd|counter[6]   ; clkdiv:cd|counter[7]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.960      ;
; -2.020 ; clkdiv:cd|counter[6]   ; clkdiv:cd|counter[8]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.960      ;
; -2.020 ; clkdiv:cd|counter[6]   ; clkdiv:cd|counter[9]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.960      ;
; -2.020 ; clkdiv:cd|counter[6]   ; clkdiv:cd|counter[11]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.960      ;
; -2.020 ; clkdiv:cd|counter[6]   ; clkdiv:cd|counter[12]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.960      ;
; -2.015 ; clkdiv:cd|counter[0]   ; clkdiv:cd|counter[0]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.955      ;
; -2.015 ; clkdiv:cd|counter[0]   ; clkdiv:cd|counter[10]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.955      ;
; -2.015 ; clkdiv:cd|counter[0]   ; clkdiv:cd|counter[1]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.955      ;
; -2.015 ; clkdiv:cd|counter[0]   ; clkdiv:cd|counter[2]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.955      ;
; -2.015 ; clkdiv:cd|counter[0]   ; clkdiv:cd|counter[3]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.955      ;
; -2.015 ; clkdiv:cd|counter[0]   ; clkdiv:cd|counter[4]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.955      ;
; -2.015 ; clkdiv:cd|counter[0]   ; clkdiv:cd|counter[5]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.955      ;
; -2.015 ; clkdiv:cd|counter[0]   ; clkdiv:cd|counter[6]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.955      ;
; -2.015 ; clkdiv:cd|counter[0]   ; clkdiv:cd|counter[7]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.955      ;
; -2.015 ; clkdiv:cd|counter[0]   ; clkdiv:cd|counter[8]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.955      ;
; -2.015 ; clkdiv:cd|counter[0]   ; clkdiv:cd|counter[9]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.955      ;
; -2.015 ; clkdiv:cd|counter[0]   ; clkdiv:cd|counter[11]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.955      ;
; -2.015 ; clkdiv:cd|counter[0]   ; clkdiv:cd|counter[12]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.955      ;
; -1.936 ; clkdiv:cd|counter[12]  ; clkdiv:cd|counter[0]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.876      ;
; -1.936 ; clkdiv:cd|counter[12]  ; clkdiv:cd|counter[10]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.876      ;
; -1.936 ; clkdiv:cd|counter[12]  ; clkdiv:cd|counter[1]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.876      ;
; -1.936 ; clkdiv:cd|counter[12]  ; clkdiv:cd|counter[2]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.876      ;
; -1.936 ; clkdiv:cd|counter[12]  ; clkdiv:cd|counter[3]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.876      ;
; -1.936 ; clkdiv:cd|counter[12]  ; clkdiv:cd|counter[4]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.876      ;
; -1.936 ; clkdiv:cd|counter[12]  ; clkdiv:cd|counter[5]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.876      ;
; -1.936 ; clkdiv:cd|counter[12]  ; clkdiv:cd|counter[6]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.876      ;
; -1.936 ; clkdiv:cd|counter[12]  ; clkdiv:cd|counter[7]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.876      ;
; -1.936 ; clkdiv:cd|counter[12]  ; clkdiv:cd|counter[8]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.876      ;
; -1.936 ; clkdiv:cd|counter[12]  ; clkdiv:cd|counter[9]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.876      ;
; -1.936 ; clkdiv:cd|counter[12]  ; clkdiv:cd|counter[11]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.876      ;
; -1.936 ; clkdiv:cd|counter[12]  ; clkdiv:cd|counter[12]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.876      ;
; -1.931 ; clkdiv:cd|counter[9]   ; clkdiv:cd|counter[0]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.871      ;
; -1.931 ; clkdiv:cd|counter[9]   ; clkdiv:cd|counter[10]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.871      ;
; -1.931 ; clkdiv:cd|counter[9]   ; clkdiv:cd|counter[1]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.871      ;
; -1.931 ; clkdiv:cd|counter[9]   ; clkdiv:cd|counter[2]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.871      ;
; -1.931 ; clkdiv:cd|counter[9]   ; clkdiv:cd|counter[3]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.871      ;
; -1.931 ; clkdiv:cd|counter[9]   ; clkdiv:cd|counter[4]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.871      ;
; -1.931 ; clkdiv:cd|counter[9]   ; clkdiv:cd|counter[5]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.871      ;
; -1.931 ; clkdiv:cd|counter[9]   ; clkdiv:cd|counter[6]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.871      ;
; -1.931 ; clkdiv:cd|counter[9]   ; clkdiv:cd|counter[7]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.871      ;
; -1.931 ; clkdiv:cd|counter[9]   ; clkdiv:cd|counter[8]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.871      ;
; -1.931 ; clkdiv:cd|counter[9]   ; clkdiv:cd|counter[9]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.871      ;
; -1.931 ; clkdiv:cd|counter[9]   ; clkdiv:cd|counter[11]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.871      ;
; -1.931 ; clkdiv:cd|counter[9]   ; clkdiv:cd|counter[12]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.871      ;
; -1.898 ; clkdiv:cd|counter[5]   ; clkdiv:cd|counter[0]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.838      ;
; -1.898 ; clkdiv:cd|counter[5]   ; clkdiv:cd|counter[10]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.838      ;
; -1.898 ; clkdiv:cd|counter[5]   ; clkdiv:cd|counter[1]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.838      ;
; -1.898 ; clkdiv:cd|counter[5]   ; clkdiv:cd|counter[2]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.838      ;
; -1.898 ; clkdiv:cd|counter[5]   ; clkdiv:cd|counter[3]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.838      ;
; -1.898 ; clkdiv:cd|counter[5]   ; clkdiv:cd|counter[4]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.838      ;
; -1.898 ; clkdiv:cd|counter[5]   ; clkdiv:cd|counter[5]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.838      ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'counter:c|state_reg[0]'                                                                                            ;
+--------+------------------------+-------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node           ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-------------------+------------------------+------------------------+--------------+------------+------------+
; -0.014 ; counter:c|state_reg[0] ; counter:c|q[1]    ; counter:c|state_reg[0] ; counter:c|state_reg[0] ; 0.000        ; 1.014      ; 1.180      ;
; 0.078  ; counter:c|state_reg[0] ; counter:c|fnum[0] ; counter:c|state_reg[0] ; counter:c|state_reg[0] ; 0.000        ; 0.917      ; 1.175      ;
; 0.414  ; counter:c|state_reg[0] ; counter:c|q[1]    ; counter:c|state_reg[0] ; counter:c|state_reg[0] ; -0.500       ; 1.014      ; 1.108      ;
; 0.480  ; counter:c|state_reg[0] ; counter:c|fnum[0] ; counter:c|state_reg[0] ; counter:c|state_reg[0] ; -0.500       ; 0.917      ; 1.077      ;
; 0.520  ; counter:c|state_reg[0] ; counter:c|q[0]    ; counter:c|state_reg[0] ; counter:c|state_reg[0] ; 0.000        ; 1.017      ; 1.717      ;
; 0.999  ; counter:c|state_reg[0] ; counter:c|q[0]    ; counter:c|state_reg[0] ; counter:c|state_reg[0] ; -0.500       ; 1.017      ; 1.696      ;
; 2.416  ; counter:c|state_reg[2] ; counter:c|q[1]    ; clk                    ; counter:c|state_reg[0] ; -0.500       ; -1.046     ; 0.890      ;
; 2.464  ; counter:c|state_reg[1] ; counter:c|q[1]    ; clk                    ; counter:c|state_reg[0] ; -0.500       ; -1.046     ; 0.938      ;
; 2.534  ; counter:c|state_reg[1] ; counter:c|q[0]    ; clk                    ; counter:c|state_reg[0] ; -0.500       ; -1.043     ; 1.011      ;
; 2.638  ; counter:c|state_reg[1] ; counter:c|fnum[0] ; clk                    ; counter:c|state_reg[0] ; -0.500       ; -1.143     ; 1.015      ;
; 2.693  ; counter:c|state_reg[2] ; counter:c|fnum[0] ; clk                    ; counter:c|state_reg[0] ; -0.500       ; -1.143     ; 1.070      ;
; 2.735  ; counter:c|state_reg[2] ; counter:c|q[0]    ; clk                    ; counter:c|state_reg[0] ; -0.500       ; -1.043     ; 1.212      ;
+--------+------------------------+-------------------+------------------------+------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                    ;
+-------+------------------------------+------------------------------+------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+------------------------+-------------+--------------+------------+------------+
; 0.299 ; disp_hex_mux:seven4|q_reg[1] ; disp_hex_mux:seven4|q_reg[1] ; clk                    ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.307 ; disp_hex_mux:seven4|q_reg[0] ; disp_hex_mux:seven4|q_reg[0] ; clk                    ; clk         ; 0.000        ; 0.068      ; 0.519      ;
; 0.313 ; disp_hex_mux:seven4|q_reg[3] ; disp_hex_mux:seven4|q_reg[3] ; clk                    ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; disp_hex_mux:seven4|q_reg[2] ; disp_hex_mux:seven4|q_reg[2] ; clk                    ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.331 ; disp_hex_mux:seven4|q_reg[0] ; disp_hex_mux:seven4|q_reg[1] ; clk                    ; clk         ; 0.000        ; 0.068      ; 0.543      ;
; 0.333 ; counter:c|state_reg[1]       ; counter:c|state_reg[1]       ; clk                    ; clk         ; 0.000        ; 0.034      ; 0.511      ;
; 0.343 ; counter:c|state_reg[0]       ; counter:c|state_reg[1]       ; counter:c|state_reg[0] ; clk         ; 0.000        ; 2.141      ; 2.828      ;
; 0.430 ; clkdiv:cd|counter[17]        ; clkdiv:cd|counter[18]        ; clk                    ; clk         ; 0.000        ; 0.380      ; 0.954      ;
; 0.432 ; clkdiv:cd|counter[15]        ; clkdiv:cd|counter[16]        ; clk                    ; clk         ; 0.000        ; 0.380      ; 0.956      ;
; 0.445 ; clkdiv:cd|counter[14]        ; clkdiv:cd|counter[16]        ; clk                    ; clk         ; 0.000        ; 0.380      ; 0.969      ;
; 0.492 ; counter:c|state_reg[0]       ; counter:c|state_reg[2]       ; counter:c|state_reg[0] ; clk         ; 0.000        ; 2.141      ; 2.977      ;
; 0.500 ; clkdiv:cd|counter[1]         ; clkdiv:cd|counter[1]         ; clk                    ; clk         ; 0.000        ; 0.055      ; 0.699      ;
; 0.500 ; clkdiv:cd|counter[3]         ; clkdiv:cd|counter[3]         ; clk                    ; clk         ; 0.000        ; 0.055      ; 0.699      ;
; 0.502 ; clkdiv:cd|counter[4]         ; clkdiv:cd|counter[4]         ; clk                    ; clk         ; 0.000        ; 0.055      ; 0.701      ;
; 0.503 ; clkdiv:cd|counter[5]         ; clkdiv:cd|counter[5]         ; clk                    ; clk         ; 0.000        ; 0.055      ; 0.702      ;
; 0.503 ; clkdiv:cd|counter[7]         ; clkdiv:cd|counter[7]         ; clk                    ; clk         ; 0.000        ; 0.055      ; 0.702      ;
; 0.503 ; clkdiv:cd|counter[16]        ; clkdiv:cd|counter[16]        ; clk                    ; clk         ; 0.000        ; 0.067      ; 0.714      ;
; 0.504 ; clkdiv:cd|counter[2]         ; clkdiv:cd|counter[2]         ; clk                    ; clk         ; 0.000        ; 0.055      ; 0.703      ;
; 0.504 ; clkdiv:cd|counter[6]         ; clkdiv:cd|counter[6]         ; clk                    ; clk         ; 0.000        ; 0.055      ; 0.703      ;
; 0.504 ; clkdiv:cd|counter[18]        ; clkdiv:cd|counter[18]        ; clk                    ; clk         ; 0.000        ; 0.067      ; 0.715      ;
; 0.510 ; clkdiv:cd|counter[11]        ; clkdiv:cd|counter[11]        ; clk                    ; clk         ; 0.000        ; 0.055      ; 0.709      ;
; 0.511 ; clkdiv:cd|counter[9]         ; clkdiv:cd|counter[9]         ; clk                    ; clk         ; 0.000        ; 0.055      ; 0.710      ;
; 0.512 ; clkdiv:cd|counter[17]        ; clkdiv:cd|counter[17]        ; clk                    ; clk         ; 0.000        ; 0.054      ; 0.710      ;
; 0.513 ; clkdiv:cd|counter[15]        ; clkdiv:cd|counter[15]        ; clk                    ; clk         ; 0.000        ; 0.054      ; 0.711      ;
; 0.513 ; clkdiv:cd|counter[19]        ; clkdiv:cd|counter[19]        ; clk                    ; clk         ; 0.000        ; 0.054      ; 0.711      ;
; 0.513 ; clkdiv:cd|counter[25]        ; clkdiv:cd|counter[25]        ; clk                    ; clk         ; 0.000        ; 0.054      ; 0.711      ;
; 0.513 ; clkdiv:cd|counter[27]        ; clkdiv:cd|counter[27]        ; clk                    ; clk         ; 0.000        ; 0.054      ; 0.711      ;
; 0.514 ; clkdiv:cd|counter[20]        ; clkdiv:cd|counter[20]        ; clk                    ; clk         ; 0.000        ; 0.054      ; 0.712      ;
; 0.515 ; clkdiv:cd|counter[10]        ; clkdiv:cd|counter[10]        ; clk                    ; clk         ; 0.000        ; 0.055      ; 0.714      ;
; 0.515 ; clkdiv:cd|counter[12]        ; clkdiv:cd|counter[12]        ; clk                    ; clk         ; 0.000        ; 0.055      ; 0.714      ;
; 0.515 ; clkdiv:cd|counter[14]        ; clkdiv:cd|counter[14]        ; clk                    ; clk         ; 0.000        ; 0.054      ; 0.713      ;
; 0.516 ; clkdiv:cd|counter[8]         ; clkdiv:cd|counter[8]         ; clk                    ; clk         ; 0.000        ; 0.055      ; 0.715      ;
; 0.516 ; clkdiv:cd|counter[21]        ; clkdiv:cd|counter[21]        ; clk                    ; clk         ; 0.000        ; 0.054      ; 0.714      ;
; 0.516 ; clkdiv:cd|counter[23]        ; clkdiv:cd|counter[23]        ; clk                    ; clk         ; 0.000        ; 0.054      ; 0.714      ;
; 0.517 ; clkdiv:cd|counter[26]        ; clkdiv:cd|counter[26]        ; clk                    ; clk         ; 0.000        ; 0.054      ; 0.715      ;
; 0.518 ; clkdiv:cd|counter[22]        ; clkdiv:cd|counter[22]        ; clk                    ; clk         ; 0.000        ; 0.054      ; 0.716      ;
; 0.518 ; clkdiv:cd|counter[24]        ; clkdiv:cd|counter[24]        ; clk                    ; clk         ; 0.000        ; 0.054      ; 0.716      ;
; 0.519 ; clkdiv:cd|counter[0]         ; clkdiv:cd|counter[0]         ; clk                    ; clk         ; 0.000        ; 0.055      ; 0.718      ;
; 0.528 ; clkdiv:cd|counter[15]        ; clkdiv:cd|counter[18]        ; clk                    ; clk         ; 0.000        ; 0.380      ; 1.052      ;
; 0.541 ; clkdiv:cd|counter[14]        ; clkdiv:cd|counter[18]        ; clk                    ; clk         ; 0.000        ; 0.380      ; 1.065      ;
; 0.544 ; clkdiv:cd|counter[12]        ; clkdiv:cd|counter[16]        ; clk                    ; clk         ; 0.000        ; 0.378      ; 1.066      ;
; 0.561 ; disp_hex_mux:seven4|q_reg[2] ; disp_hex_mux:seven4|q_reg[3] ; clk                    ; clk         ; 0.000        ; 0.054      ; 0.759      ;
; 0.623 ; clkdiv:cd|counter[11]        ; clkdiv:cd|counter[16]        ; clk                    ; clk         ; 0.000        ; 0.378      ; 1.145      ;
; 0.640 ; clkdiv:cd|counter[12]        ; clkdiv:cd|counter[18]        ; clk                    ; clk         ; 0.000        ; 0.378      ; 1.162      ;
; 0.640 ; clkdiv:cd|counter[10]        ; clkdiv:cd|counter[16]        ; clk                    ; clk         ; 0.000        ; 0.378      ; 1.162      ;
; 0.644 ; counter:c|state_reg[0]       ; counter:c|state_reg[0]       ; counter:c|state_reg[0] ; clk         ; 0.000        ; 1.989      ; 2.977      ;
; 0.652 ; disp_hex_mux:seven4|q_reg[1] ; disp_hex_mux:seven4|q_reg[3] ; clk                    ; clk         ; 0.000        ; -0.259     ; 0.537      ;
; 0.656 ; disp_hex_mux:seven4|q_reg[0] ; disp_hex_mux:seven4|q_reg[2] ; clk                    ; clk         ; 0.000        ; -0.259     ; 0.541      ;
; 0.719 ; clkdiv:cd|counter[11]        ; clkdiv:cd|counter[18]        ; clk                    ; clk         ; 0.000        ; 0.378      ; 1.241      ;
; 0.720 ; clkdiv:cd|counter[9]         ; clkdiv:cd|counter[16]        ; clk                    ; clk         ; 0.000        ; 0.378      ; 1.242      ;
; 0.736 ; clkdiv:cd|counter[10]        ; clkdiv:cd|counter[18]        ; clk                    ; clk         ; 0.000        ; 0.378      ; 1.258      ;
; 0.737 ; clkdiv:cd|counter[8]         ; clkdiv:cd|counter[16]        ; clk                    ; clk         ; 0.000        ; 0.378      ; 1.259      ;
; 0.744 ; clkdiv:cd|counter[3]         ; clkdiv:cd|counter[4]         ; clk                    ; clk         ; 0.000        ; 0.055      ; 0.943      ;
; 0.744 ; clkdiv:cd|counter[1]         ; clkdiv:cd|counter[2]         ; clk                    ; clk         ; 0.000        ; 0.055      ; 0.943      ;
; 0.748 ; clkdiv:cd|counter[5]         ; clkdiv:cd|counter[6]         ; clk                    ; clk         ; 0.000        ; 0.055      ; 0.947      ;
; 0.748 ; clkdiv:cd|counter[7]         ; clkdiv:cd|counter[8]         ; clk                    ; clk         ; 0.000        ; 0.055      ; 0.947      ;
; 0.751 ; clkdiv:cd|counter[4]         ; clkdiv:cd|counter[5]         ; clk                    ; clk         ; 0.000        ; 0.055      ; 0.950      ;
; 0.752 ; clkdiv:cd|counter[0]         ; clkdiv:cd|counter[1]         ; clk                    ; clk         ; 0.000        ; 0.055      ; 0.951      ;
; 0.753 ; clkdiv:cd|counter[2]         ; clkdiv:cd|counter[3]         ; clk                    ; clk         ; 0.000        ; 0.055      ; 0.952      ;
; 0.753 ; clkdiv:cd|counter[6]         ; clkdiv:cd|counter[7]         ; clk                    ; clk         ; 0.000        ; 0.055      ; 0.952      ;
; 0.754 ; clkdiv:cd|counter[11]        ; clkdiv:cd|counter[12]        ; clk                    ; clk         ; 0.000        ; 0.055      ; 0.953      ;
; 0.755 ; clkdiv:cd|counter[9]         ; clkdiv:cd|counter[10]        ; clk                    ; clk         ; 0.000        ; 0.055      ; 0.954      ;
; 0.757 ; clkdiv:cd|counter[19]        ; clkdiv:cd|counter[20]        ; clk                    ; clk         ; 0.000        ; 0.054      ; 0.955      ;
; 0.757 ; clkdiv:cd|counter[25]        ; clkdiv:cd|counter[26]        ; clk                    ; clk         ; 0.000        ; 0.054      ; 0.955      ;
; 0.758 ; clkdiv:cd|counter[4]         ; clkdiv:cd|counter[6]         ; clk                    ; clk         ; 0.000        ; 0.055      ; 0.957      ;
; 0.759 ; clkdiv:cd|counter[16]        ; clkdiv:cd|counter[18]        ; clk                    ; clk         ; 0.000        ; 0.067      ; 0.970      ;
; 0.759 ; clkdiv:cd|counter[0]         ; clkdiv:cd|counter[2]         ; clk                    ; clk         ; 0.000        ; 0.055      ; 0.958      ;
; 0.760 ; clkdiv:cd|counter[2]         ; clkdiv:cd|counter[4]         ; clk                    ; clk         ; 0.000        ; 0.055      ; 0.959      ;
; 0.760 ; clkdiv:cd|counter[6]         ; clkdiv:cd|counter[8]         ; clk                    ; clk         ; 0.000        ; 0.055      ; 0.959      ;
; 0.761 ; clkdiv:cd|counter[21]        ; clkdiv:cd|counter[22]        ; clk                    ; clk         ; 0.000        ; 0.054      ; 0.959      ;
; 0.761 ; clkdiv:cd|counter[23]        ; clkdiv:cd|counter[24]        ; clk                    ; clk         ; 0.000        ; 0.054      ; 0.959      ;
; 0.763 ; clkdiv:cd|counter[20]        ; clkdiv:cd|counter[21]        ; clk                    ; clk         ; 0.000        ; 0.054      ; 0.961      ;
; 0.764 ; clkdiv:cd|counter[10]        ; clkdiv:cd|counter[11]        ; clk                    ; clk         ; 0.000        ; 0.055      ; 0.963      ;
; 0.764 ; clkdiv:cd|counter[14]        ; clkdiv:cd|counter[15]        ; clk                    ; clk         ; 0.000        ; 0.054      ; 0.962      ;
; 0.765 ; clkdiv:cd|counter[8]         ; clkdiv:cd|counter[9]         ; clk                    ; clk         ; 0.000        ; 0.055      ; 0.964      ;
; 0.766 ; clkdiv:cd|counter[26]        ; clkdiv:cd|counter[27]        ; clk                    ; clk         ; 0.000        ; 0.054      ; 0.964      ;
; 0.767 ; clkdiv:cd|counter[24]        ; clkdiv:cd|counter[25]        ; clk                    ; clk         ; 0.000        ; 0.054      ; 0.965      ;
; 0.767 ; clkdiv:cd|counter[22]        ; clkdiv:cd|counter[23]        ; clk                    ; clk         ; 0.000        ; 0.054      ; 0.965      ;
; 0.770 ; clkdiv:cd|counter[20]        ; clkdiv:cd|counter[22]        ; clk                    ; clk         ; 0.000        ; 0.054      ; 0.968      ;
; 0.771 ; clkdiv:cd|counter[10]        ; clkdiv:cd|counter[12]        ; clk                    ; clk         ; 0.000        ; 0.055      ; 0.970      ;
; 0.772 ; clkdiv:cd|counter[8]         ; clkdiv:cd|counter[10]        ; clk                    ; clk         ; 0.000        ; 0.055      ; 0.971      ;
; 0.774 ; clkdiv:cd|counter[12]        ; clkdiv:cd|counter[14]        ; clk                    ; clk         ; 0.000        ; 0.052      ; 0.970      ;
; 0.774 ; clkdiv:cd|counter[24]        ; clkdiv:cd|counter[26]        ; clk                    ; clk         ; 0.000        ; 0.054      ; 0.972      ;
; 0.774 ; clkdiv:cd|counter[22]        ; clkdiv:cd|counter[24]        ; clk                    ; clk         ; 0.000        ; 0.054      ; 0.972      ;
; 0.809 ; clkdiv:cd|counter[7]         ; clkdiv:cd|counter[16]        ; clk                    ; clk         ; 0.000        ; 0.378      ; 1.331      ;
; 0.816 ; clkdiv:cd|counter[9]         ; clkdiv:cd|counter[18]        ; clk                    ; clk         ; 0.000        ; 0.378      ; 1.338      ;
; 0.817 ; disp_hex_mux:seven4|q_reg[1] ; disp_hex_mux:seven4|q_reg[2] ; clk                    ; clk         ; 0.000        ; -0.259     ; 0.702      ;
; 0.821 ; clkdiv:cd|counter[6]         ; clkdiv:cd|counter[16]        ; clk                    ; clk         ; 0.000        ; 0.378      ; 1.343      ;
; 0.825 ; disp_hex_mux:seven4|q_reg[0] ; disp_hex_mux:seven4|q_reg[3] ; clk                    ; clk         ; 0.000        ; -0.259     ; 0.710      ;
; 0.833 ; clkdiv:cd|counter[3]         ; clkdiv:cd|counter[5]         ; clk                    ; clk         ; 0.000        ; 0.055      ; 1.032      ;
; 0.833 ; clkdiv:cd|counter[1]         ; clkdiv:cd|counter[3]         ; clk                    ; clk         ; 0.000        ; 0.055      ; 1.032      ;
; 0.833 ; clkdiv:cd|counter[8]         ; clkdiv:cd|counter[18]        ; clk                    ; clk         ; 0.000        ; 0.378      ; 1.355      ;
; 0.837 ; clkdiv:cd|counter[5]         ; clkdiv:cd|counter[7]         ; clk                    ; clk         ; 0.000        ; 0.055      ; 1.036      ;
; 0.837 ; clkdiv:cd|counter[7]         ; clkdiv:cd|counter[9]         ; clk                    ; clk         ; 0.000        ; 0.055      ; 1.036      ;
; 0.840 ; clkdiv:cd|counter[3]         ; clkdiv:cd|counter[6]         ; clk                    ; clk         ; 0.000        ; 0.055      ; 1.039      ;
; 0.840 ; clkdiv:cd|counter[1]         ; clkdiv:cd|counter[4]         ; clk                    ; clk         ; 0.000        ; 0.055      ; 1.039      ;
; 0.844 ; clkdiv:cd|counter[5]         ; clkdiv:cd|counter[8]         ; clk                    ; clk         ; 0.000        ; 0.055      ; 1.043      ;
; 0.844 ; clkdiv:cd|counter[9]         ; clkdiv:cd|counter[11]        ; clk                    ; clk         ; 0.000        ; 0.055      ; 1.043      ;
; 0.844 ; clkdiv:cd|counter[7]         ; clkdiv:cd|counter[10]        ; clk                    ; clk         ; 0.000        ; 0.055      ; 1.043      ;
; 0.845 ; clkdiv:cd|counter[17]        ; clkdiv:cd|counter[19]        ; clk                    ; clk         ; 0.000        ; 0.054      ; 1.043      ;
+-------+------------------------------+------------------------------+------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'counter:c|q[0]'                                                                                                               ;
+--------+------------------------+------------------------------------------+------------------------+----------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                                  ; Launch Clock           ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------------------------+------------------------+----------------+--------------+------------+------------+
; -4.497 ; counter:c|state_reg[1] ; counter9to0:c29|t_ff:ff1|d_ff:ff|nand2~4 ; clk                    ; counter:c|q[0] ; 0.500        ; -1.316     ; 2.612      ;
; -4.345 ; counter:c|state_reg[2] ; counter9to0:c29|t_ff:ff1|d_ff:ff|nand2~4 ; clk                    ; counter:c|q[0] ; 0.500        ; -1.316     ; 2.460      ;
; -3.732 ; counter:c|state_reg[1] ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; clk                    ; counter:c|q[0] ; 1.000        ; -0.725     ; 3.187      ;
; -3.580 ; counter:c|state_reg[2] ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; clk                    ; counter:c|q[0] ; 1.000        ; -0.725     ; 3.035      ;
; -2.496 ; counter:c|state_reg[1] ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; clk                    ; counter:c|q[0] ; 0.500        ; 1.011      ; 3.187      ;
; -2.344 ; counter:c|state_reg[2] ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; clk                    ; counter:c|q[0] ; 0.500        ; 1.011      ; 3.035      ;
; -1.801 ; counter:c|state_reg[0] ; counter9to0:c29|t_ff:ff1|d_ff:ff|nand2~4 ; counter:c|state_reg[0] ; counter:c|q[0] ; 0.500        ; 0.825      ; 2.257      ;
; -1.793 ; counter:c|fnum[0]      ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; counter:c|state_reg[0] ; counter:c|q[0] ; 0.500        ; 0.499      ; 1.992      ;
; -1.626 ; counter:c|state_reg[0] ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; counter:c|state_reg[0] ; counter:c|q[0] ; 0.500        ; 1.416      ; 2.922      ;
; -1.391 ; counter:c|state_reg[0] ; counter9to0:c29|t_ff:ff1|d_ff:ff|nand2~4 ; counter:c|state_reg[0] ; counter:c|q[0] ; 1.000        ; 0.825      ; 2.347      ;
; -1.020 ; counter:c|state_reg[0] ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; counter:c|state_reg[0] ; counter:c|q[0] ; 1.000        ; 1.416      ; 2.816      ;
; -0.812 ; counter:c|fnum[0]      ; counter9to0:c29|t_ff:ff1|d_ff:ff|nand2~4 ; counter:c|state_reg[0] ; counter:c|q[0] ; 1.000        ; -0.092     ; 0.671      ;
; 0.216  ; counter:c|state_reg[0] ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; counter:c|state_reg[0] ; counter:c|q[0] ; 0.500        ; 3.152      ; 2.816      ;
; 0.443  ; counter:c|fnum[0]      ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; counter:c|state_reg[0] ; counter:c|q[0] ; 1.000        ; 2.235      ; 1.992      ;
; 0.610  ; counter:c|state_reg[0] ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; counter:c|state_reg[0] ; counter:c|q[0] ; 1.000        ; 3.152      ; 2.922      ;
+--------+------------------------+------------------------------------------+------------------------+----------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'counter:c|state_reg[0]'                                                                                                               ;
+--------+------------------------+------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                                  ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; -3.211 ; counter:c|state_reg[1] ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; clk                    ; counter:c|state_reg[0] ; 1.000        ; -0.204     ; 3.187      ;
; -3.059 ; counter:c|state_reg[2] ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; clk                    ; counter:c|state_reg[0] ; 1.000        ; -0.204     ; 3.035      ;
; -2.965 ; counter:c|state_reg[1] ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; clk                    ; counter:c|state_reg[0] ; 0.500        ; 0.542      ; 3.187      ;
; -2.813 ; counter:c|state_reg[2] ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; clk                    ; counter:c|state_reg[0] ; 0.500        ; 0.542      ; 3.035      ;
; -2.626 ; counter:c|state_reg[1] ; counter9to0:c29|t_ff:ff1|d_ff:ff|nand2~4 ; clk                    ; counter:c|state_reg[0] ; 1.000        ; 0.055      ; 2.612      ;
; -2.474 ; counter:c|state_reg[2] ; counter9to0:c29|t_ff:ff1|d_ff:ff|nand2~4 ; clk                    ; counter:c|state_reg[0] ; 1.000        ; 0.055      ; 2.460      ;
; -1.258 ; counter:c|fnum[0]      ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; counter:c|state_reg[0] ; counter:c|state_reg[0] ; 0.500        ; 1.034      ; 1.992      ;
; -1.105 ; counter:c|state_reg[0] ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; counter:c|state_reg[0] ; counter:c|state_reg[0] ; 0.500        ; 1.937      ; 2.922      ;
; -0.520 ; counter:c|state_reg[0] ; counter9to0:c29|t_ff:ff1|d_ff:ff|nand2~4 ; counter:c|state_reg[0] ; counter:c|state_reg[0] ; 0.500        ; 2.196      ; 2.347      ;
; -0.499 ; counter:c|state_reg[0] ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; counter:c|state_reg[0] ; counter:c|state_reg[0] ; 1.000        ; 1.937      ; 2.816      ;
; -0.253 ; counter:c|state_reg[0] ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; counter:c|state_reg[0] ; counter:c|state_reg[0] ; 0.500        ; 2.683      ; 2.816      ;
; -0.009 ; counter:c|fnum[0]      ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; counter:c|state_reg[0] ; counter:c|state_reg[0] ; 1.000        ; 1.783      ; 1.992      ;
; 0.070  ; counter:c|state_reg[0] ; counter9to0:c29|t_ff:ff1|d_ff:ff|nand2~4 ; counter:c|state_reg[0] ; counter:c|state_reg[0] ; 1.000        ; 2.196      ; 2.257      ;
; 0.073  ; counter:c|fnum[0]      ; counter9to0:c29|t_ff:ff1|d_ff:ff|nand2~4 ; counter:c|state_reg[0] ; counter:c|state_reg[0] ; 0.500        ; 1.293      ; 0.671      ;
; 0.141  ; counter:c|state_reg[0] ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; counter:c|state_reg[0] ; counter:c|state_reg[0] ; 1.000        ; 2.683      ; 2.922      ;
+--------+------------------------+------------------------------------------+------------------------+------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'counter:c|state_reg[0]'                                                                                                                ;
+--------+------------------------+------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                                  ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; -1.589 ; counter:c|state_reg[0] ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; counter:c|state_reg[0] ; counter:c|state_reg[0] ; 0.000        ; 4.073      ; 2.664      ;
; -1.062 ; counter:c|state_reg[0] ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; counter:c|state_reg[0] ; counter:c|state_reg[0] ; 0.000        ; 3.617      ; 2.735      ;
; -1.018 ; counter:c|state_reg[0] ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; counter:c|state_reg[0] ; counter:c|state_reg[0] ; -0.500       ; 4.073      ; 2.735      ;
; -0.871 ; counter:c|fnum[0]      ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; counter:c|state_reg[0] ; counter:c|state_reg[0] ; 0.000        ; 2.730      ; 1.859      ;
; -0.830 ; counter:c|fnum[0]      ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; counter:c|state_reg[0] ; counter:c|state_reg[0] ; -0.500       ; 3.189      ; 1.859      ;
; -0.633 ; counter:c|state_reg[0] ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; counter:c|state_reg[0] ; counter:c|state_reg[0] ; -0.500       ; 3.617      ; 2.664      ;
; -0.351 ; counter:c|state_reg[0] ; counter9to0:c29|t_ff:ff1|d_ff:ff|nand2~4 ; counter:c|state_reg[0] ; counter:c|state_reg[0] ; 0.000        ; 2.344      ; 2.173      ;
; -0.323 ; counter:c|fnum[0]      ; counter9to0:c29|t_ff:ff1|d_ff:ff|nand2~4 ; counter:c|state_reg[0] ; counter:c|state_reg[0] ; -0.500       ; 1.460      ; 0.637      ;
; 0.235  ; counter:c|state_reg[0] ; counter9to0:c29|t_ff:ff1|d_ff:ff|nand2~4 ; counter:c|state_reg[0] ; counter:c|state_reg[0] ; -0.500       ; 2.344      ; 2.259      ;
; 0.736  ; counter:c|state_reg[2] ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; clk                    ; counter:c|state_reg[0] ; 0.000        ; 2.013      ; 2.769      ;
; 0.879  ; counter:c|state_reg[1] ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; clk                    ; counter:c|state_reg[0] ; 0.000        ; 2.013      ; 2.912      ;
; 1.692  ; counter:c|state_reg[2] ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; clk                    ; counter:c|state_reg[0] ; -0.500       ; 1.557      ; 2.769      ;
; 1.835  ; counter:c|state_reg[1] ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; clk                    ; counter:c|state_reg[0] ; -0.500       ; 1.557      ; 2.912      ;
; 1.974  ; counter:c|state_reg[2] ; counter9to0:c29|t_ff:ff1|d_ff:ff|nand2~4 ; clk                    ; counter:c|state_reg[0] ; 0.000        ; 0.284      ; 2.278      ;
; 2.117  ; counter:c|state_reg[1] ; counter9to0:c29|t_ff:ff1|d_ff:ff|nand2~4 ; clk                    ; counter:c|state_reg[0] ; 0.000        ; 0.284      ; 2.421      ;
+--------+------------------------+------------------------------------------+------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'counter:c|q[0]'                                                                                                                ;
+--------+------------------------+------------------------------------------+------------------------+----------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                                  ; Launch Clock           ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------------------------+------------------------+----------------+--------------+------------+------------+
; -1.244 ; counter:c|state_reg[0] ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; counter:c|state_reg[0] ; counter:c|q[0] ; 0.000        ; 3.728      ; 2.664      ;
; -0.731 ; counter:c|state_reg[0] ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; counter:c|state_reg[0] ; counter:c|q[0] ; 0.000        ; 3.286      ; 2.735      ;
; -0.673 ; counter:c|state_reg[0] ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; counter:c|state_reg[0] ; counter:c|q[0] ; -0.500       ; 3.728      ; 2.735      ;
; -0.557 ; counter:c|fnum[0]      ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; counter:c|state_reg[0] ; counter:c|q[0] ; 0.000        ; 2.416      ; 1.859      ;
; -0.499 ; counter:c|fnum[0]      ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; counter:c|state_reg[0] ; counter:c|q[0] ; -0.500       ; 2.858      ; 1.859      ;
; -0.302 ; counter:c|state_reg[0] ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; counter:c|state_reg[0] ; counter:c|q[0] ; -0.500       ; 3.286      ; 2.664      ;
; 0.648  ; counter:c|fnum[0]      ; counter9to0:c29|t_ff:ff1|d_ff:ff|nand2~4 ; counter:c|state_reg[0] ; counter:c|q[0] ; 0.000        ; -0.011     ; 0.637      ;
; 1.081  ; counter:c|state_reg[2] ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; clk                    ; counter:c|q[0] ; 0.000        ; 1.668      ; 2.769      ;
; 1.220  ; counter:c|state_reg[0] ; counter9to0:c29|t_ff:ff1|d_ff:ff|nand2~4 ; counter:c|state_reg[0] ; counter:c|q[0] ; 0.000        ; 0.859      ; 2.259      ;
; 1.224  ; counter:c|state_reg[1] ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; clk                    ; counter:c|q[0] ; 0.000        ; 1.668      ; 2.912      ;
; 1.634  ; counter:c|state_reg[0] ; counter9to0:c29|t_ff:ff1|d_ff:ff|nand2~4 ; counter:c|state_reg[0] ; counter:c|q[0] ; -0.500       ; 0.859      ; 2.173      ;
; 2.023  ; counter:c|state_reg[2] ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; clk                    ; counter:c|q[0] ; -0.500       ; 1.226      ; 2.769      ;
; 2.166  ; counter:c|state_reg[1] ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; clk                    ; counter:c|q[0] ; -0.500       ; 1.226      ; 2.912      ;
; 3.959  ; counter:c|state_reg[2] ; counter9to0:c29|t_ff:ff1|d_ff:ff|nand2~4 ; clk                    ; counter:c|q[0] ; -0.500       ; -1.201     ; 2.278      ;
; 4.102  ; counter:c|state_reg[1] ; counter9to0:c29|t_ff:ff1|d_ff:ff|nand2~4 ; clk                    ; counter:c|q[0] ; -0.500       ; -1.201     ; 2.421      ;
+--------+------------------------+------------------------------------------+------------------------+----------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary              ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; counter:c|state_reg[0] ; -1.574 ; -4.561        ;
; clk                    ; -1.081 ; -24.763       ;
+------------------------+--------+---------------+


+-------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary               ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; counter:c|state_reg[0] ; -0.002 ; -0.002        ;
; clk                    ; 0.116  ; 0.000         ;
+------------------------+--------+---------------+


+-------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary           ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; counter:c|q[0]         ; -2.612 ; -4.563        ;
; counter:c|state_reg[0] ; -1.694 ; -2.960        ;
+------------------------+--------+---------------+


+-------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary            ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; counter:c|state_reg[0] ; -0.880 ; -1.040        ;
; counter:c|q[0]         ; -0.749 ; -0.749        ;
+------------------------+--------+---------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+------------------------+--------+----------------+
; Clock                  ; Slack  ; End Point TNS  ;
+------------------------+--------+----------------+
; clk                    ; -3.000 ; -41.071        ;
; counter:c|q[0]         ; -0.958 ; -6.730         ;
; counter:c|state_reg[0] ; -0.819 ; -5.038         ;
+------------------------+--------+----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'counter:c|state_reg[0]'                                                                                           ;
+--------+------------------------+-------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node           ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-------------------+------------------------+------------------------+--------------+------------+------------+
; -1.574 ; counter:c|state_reg[2] ; counter:c|q[0]    ; clk                    ; counter:c|state_reg[0] ; 0.500        ; -0.786     ; 0.795      ;
; -1.572 ; counter:c|state_reg[2] ; counter:c|fnum[0] ; clk                    ; counter:c|state_reg[0] ; 0.500        ; -0.823     ; 0.770      ;
; -1.483 ; counter:c|state_reg[1] ; counter:c|fnum[0] ; clk                    ; counter:c|state_reg[0] ; 0.500        ; -0.823     ; 0.681      ;
; -1.468 ; counter:c|state_reg[1] ; counter:c|q[0]    ; clk                    ; counter:c|state_reg[0] ; 0.500        ; -0.786     ; 0.689      ;
; -1.415 ; counter:c|state_reg[2] ; counter:c|q[1]    ; clk                    ; counter:c|state_reg[0] ; 0.500        ; -0.787     ; 0.621      ;
; -1.398 ; counter:c|state_reg[1] ; counter:c|q[1]    ; clk                    ; counter:c|state_reg[0] ; 0.500        ; -0.787     ; 0.604      ;
; -0.355 ; counter:c|state_reg[0] ; counter:c|q[0]    ; counter:c|state_reg[0] ; counter:c|state_reg[0] ; 0.500        ; 0.566      ; 1.053      ;
; -0.034 ; counter:c|state_reg[0] ; counter:c|fnum[0] ; counter:c|state_reg[0] ; counter:c|state_reg[0] ; 0.500        ; 0.529      ; 0.709      ;
; -0.004 ; counter:c|state_reg[0] ; counter:c|q[1]    ; counter:c|state_reg[0] ; counter:c|state_reg[0] ; 0.500        ; 0.565      ; 0.687      ;
; 0.016  ; counter:c|state_reg[0] ; counter:c|q[0]    ; counter:c|state_reg[0] ; counter:c|state_reg[0] ; 1.000        ; 0.566      ; 1.182      ;
; 0.408  ; counter:c|state_reg[0] ; counter:c|q[1]    ; counter:c|state_reg[0] ; counter:c|state_reg[0] ; 1.000        ; 0.565      ; 0.775      ;
; 0.427  ; counter:c|state_reg[0] ; counter:c|fnum[0] ; counter:c|state_reg[0] ; counter:c|state_reg[0] ; 1.000        ; 0.529      ; 0.748      ;
+--------+------------------------+-------------------+------------------------+------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                              ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -1.081 ; counter:c|state_reg[2] ; counter:c|state_reg[0] ; clk          ; clk         ; 1.000        ; -0.158     ; 1.910      ;
; -1.068 ; counter:c|state_reg[1] ; counter:c|state_reg[0] ; clk          ; clk         ; 1.000        ; -0.158     ; 1.897      ;
; -0.934 ; clkdiv:cd|counter[11]  ; clkdiv:cd|counter[0]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.885      ;
; -0.934 ; clkdiv:cd|counter[11]  ; clkdiv:cd|counter[10]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.885      ;
; -0.934 ; clkdiv:cd|counter[11]  ; clkdiv:cd|counter[1]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.885      ;
; -0.934 ; clkdiv:cd|counter[11]  ; clkdiv:cd|counter[2]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.885      ;
; -0.934 ; clkdiv:cd|counter[11]  ; clkdiv:cd|counter[3]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.885      ;
; -0.934 ; clkdiv:cd|counter[11]  ; clkdiv:cd|counter[4]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.885      ;
; -0.934 ; clkdiv:cd|counter[11]  ; clkdiv:cd|counter[5]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.885      ;
; -0.934 ; clkdiv:cd|counter[11]  ; clkdiv:cd|counter[6]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.885      ;
; -0.934 ; clkdiv:cd|counter[11]  ; clkdiv:cd|counter[7]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.885      ;
; -0.934 ; clkdiv:cd|counter[11]  ; clkdiv:cd|counter[8]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.885      ;
; -0.934 ; clkdiv:cd|counter[11]  ; clkdiv:cd|counter[9]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.885      ;
; -0.934 ; clkdiv:cd|counter[11]  ; clkdiv:cd|counter[11]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.885      ;
; -0.934 ; clkdiv:cd|counter[11]  ; clkdiv:cd|counter[12]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.885      ;
; -0.920 ; clkdiv:cd|counter[4]   ; clkdiv:cd|counter[0]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.871      ;
; -0.920 ; clkdiv:cd|counter[4]   ; clkdiv:cd|counter[10]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.871      ;
; -0.920 ; clkdiv:cd|counter[4]   ; clkdiv:cd|counter[1]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.871      ;
; -0.920 ; clkdiv:cd|counter[4]   ; clkdiv:cd|counter[2]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.871      ;
; -0.920 ; clkdiv:cd|counter[4]   ; clkdiv:cd|counter[3]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.871      ;
; -0.920 ; clkdiv:cd|counter[4]   ; clkdiv:cd|counter[4]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.871      ;
; -0.920 ; clkdiv:cd|counter[4]   ; clkdiv:cd|counter[5]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.871      ;
; -0.920 ; clkdiv:cd|counter[4]   ; clkdiv:cd|counter[6]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.871      ;
; -0.920 ; clkdiv:cd|counter[4]   ; clkdiv:cd|counter[7]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.871      ;
; -0.920 ; clkdiv:cd|counter[4]   ; clkdiv:cd|counter[8]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.871      ;
; -0.920 ; clkdiv:cd|counter[4]   ; clkdiv:cd|counter[9]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.871      ;
; -0.920 ; clkdiv:cd|counter[4]   ; clkdiv:cd|counter[11]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.871      ;
; -0.920 ; clkdiv:cd|counter[4]   ; clkdiv:cd|counter[12]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.871      ;
; -0.918 ; clkdiv:cd|counter[1]   ; clkdiv:cd|counter[0]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.869      ;
; -0.918 ; clkdiv:cd|counter[1]   ; clkdiv:cd|counter[10]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.869      ;
; -0.918 ; clkdiv:cd|counter[1]   ; clkdiv:cd|counter[1]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.869      ;
; -0.918 ; clkdiv:cd|counter[1]   ; clkdiv:cd|counter[2]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.869      ;
; -0.918 ; clkdiv:cd|counter[1]   ; clkdiv:cd|counter[3]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.869      ;
; -0.918 ; clkdiv:cd|counter[1]   ; clkdiv:cd|counter[4]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.869      ;
; -0.918 ; clkdiv:cd|counter[1]   ; clkdiv:cd|counter[5]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.869      ;
; -0.918 ; clkdiv:cd|counter[1]   ; clkdiv:cd|counter[6]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.869      ;
; -0.918 ; clkdiv:cd|counter[1]   ; clkdiv:cd|counter[7]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.869      ;
; -0.918 ; clkdiv:cd|counter[1]   ; clkdiv:cd|counter[8]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.869      ;
; -0.918 ; clkdiv:cd|counter[1]   ; clkdiv:cd|counter[9]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.869      ;
; -0.918 ; clkdiv:cd|counter[1]   ; clkdiv:cd|counter[11]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.869      ;
; -0.918 ; clkdiv:cd|counter[1]   ; clkdiv:cd|counter[12]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.869      ;
; -0.916 ; clkdiv:cd|counter[6]   ; clkdiv:cd|counter[0]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.867      ;
; -0.916 ; clkdiv:cd|counter[6]   ; clkdiv:cd|counter[10]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.867      ;
; -0.916 ; clkdiv:cd|counter[6]   ; clkdiv:cd|counter[1]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.867      ;
; -0.916 ; clkdiv:cd|counter[6]   ; clkdiv:cd|counter[2]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.867      ;
; -0.916 ; clkdiv:cd|counter[6]   ; clkdiv:cd|counter[3]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.867      ;
; -0.916 ; clkdiv:cd|counter[6]   ; clkdiv:cd|counter[4]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.867      ;
; -0.916 ; clkdiv:cd|counter[6]   ; clkdiv:cd|counter[5]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.867      ;
; -0.916 ; clkdiv:cd|counter[6]   ; clkdiv:cd|counter[6]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.867      ;
; -0.916 ; clkdiv:cd|counter[6]   ; clkdiv:cd|counter[7]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.867      ;
; -0.916 ; clkdiv:cd|counter[6]   ; clkdiv:cd|counter[8]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.867      ;
; -0.916 ; clkdiv:cd|counter[6]   ; clkdiv:cd|counter[9]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.867      ;
; -0.916 ; clkdiv:cd|counter[6]   ; clkdiv:cd|counter[11]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.867      ;
; -0.916 ; clkdiv:cd|counter[6]   ; clkdiv:cd|counter[12]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.867      ;
; -0.912 ; clkdiv:cd|counter[0]   ; clkdiv:cd|counter[0]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.863      ;
; -0.912 ; clkdiv:cd|counter[0]   ; clkdiv:cd|counter[10]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.863      ;
; -0.912 ; clkdiv:cd|counter[0]   ; clkdiv:cd|counter[1]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.863      ;
; -0.912 ; clkdiv:cd|counter[0]   ; clkdiv:cd|counter[2]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.863      ;
; -0.912 ; clkdiv:cd|counter[0]   ; clkdiv:cd|counter[3]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.863      ;
; -0.912 ; clkdiv:cd|counter[0]   ; clkdiv:cd|counter[4]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.863      ;
; -0.912 ; clkdiv:cd|counter[0]   ; clkdiv:cd|counter[5]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.863      ;
; -0.912 ; clkdiv:cd|counter[0]   ; clkdiv:cd|counter[6]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.863      ;
; -0.912 ; clkdiv:cd|counter[0]   ; clkdiv:cd|counter[7]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.863      ;
; -0.912 ; clkdiv:cd|counter[0]   ; clkdiv:cd|counter[8]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.863      ;
; -0.912 ; clkdiv:cd|counter[0]   ; clkdiv:cd|counter[9]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.863      ;
; -0.912 ; clkdiv:cd|counter[0]   ; clkdiv:cd|counter[11]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.863      ;
; -0.912 ; clkdiv:cd|counter[0]   ; clkdiv:cd|counter[12]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.863      ;
; -0.858 ; clkdiv:cd|counter[12]  ; clkdiv:cd|counter[0]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.809      ;
; -0.858 ; clkdiv:cd|counter[12]  ; clkdiv:cd|counter[10]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.809      ;
; -0.858 ; clkdiv:cd|counter[12]  ; clkdiv:cd|counter[1]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.809      ;
; -0.858 ; clkdiv:cd|counter[12]  ; clkdiv:cd|counter[2]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.809      ;
; -0.858 ; clkdiv:cd|counter[12]  ; clkdiv:cd|counter[3]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.809      ;
; -0.858 ; clkdiv:cd|counter[12]  ; clkdiv:cd|counter[4]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.809      ;
; -0.858 ; clkdiv:cd|counter[12]  ; clkdiv:cd|counter[5]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.809      ;
; -0.858 ; clkdiv:cd|counter[12]  ; clkdiv:cd|counter[6]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.809      ;
; -0.858 ; clkdiv:cd|counter[12]  ; clkdiv:cd|counter[7]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.809      ;
; -0.858 ; clkdiv:cd|counter[12]  ; clkdiv:cd|counter[8]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.809      ;
; -0.858 ; clkdiv:cd|counter[12]  ; clkdiv:cd|counter[9]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.809      ;
; -0.858 ; clkdiv:cd|counter[12]  ; clkdiv:cd|counter[11]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.809      ;
; -0.858 ; clkdiv:cd|counter[12]  ; clkdiv:cd|counter[12]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.809      ;
; -0.841 ; clkdiv:cd|counter[9]   ; clkdiv:cd|counter[0]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.792      ;
; -0.841 ; clkdiv:cd|counter[9]   ; clkdiv:cd|counter[10]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.792      ;
; -0.841 ; clkdiv:cd|counter[9]   ; clkdiv:cd|counter[1]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.792      ;
; -0.841 ; clkdiv:cd|counter[9]   ; clkdiv:cd|counter[2]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.792      ;
; -0.841 ; clkdiv:cd|counter[9]   ; clkdiv:cd|counter[3]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.792      ;
; -0.841 ; clkdiv:cd|counter[9]   ; clkdiv:cd|counter[4]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.792      ;
; -0.841 ; clkdiv:cd|counter[9]   ; clkdiv:cd|counter[5]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.792      ;
; -0.841 ; clkdiv:cd|counter[9]   ; clkdiv:cd|counter[6]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.792      ;
; -0.841 ; clkdiv:cd|counter[9]   ; clkdiv:cd|counter[7]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.792      ;
; -0.841 ; clkdiv:cd|counter[9]   ; clkdiv:cd|counter[8]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.792      ;
; -0.841 ; clkdiv:cd|counter[9]   ; clkdiv:cd|counter[9]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.792      ;
; -0.841 ; clkdiv:cd|counter[9]   ; clkdiv:cd|counter[11]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.792      ;
; -0.841 ; clkdiv:cd|counter[9]   ; clkdiv:cd|counter[12]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.792      ;
; -0.835 ; clkdiv:cd|counter[5]   ; clkdiv:cd|counter[0]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.786      ;
; -0.835 ; clkdiv:cd|counter[5]   ; clkdiv:cd|counter[10]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.786      ;
; -0.835 ; clkdiv:cd|counter[5]   ; clkdiv:cd|counter[1]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.786      ;
; -0.835 ; clkdiv:cd|counter[5]   ; clkdiv:cd|counter[2]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.786      ;
; -0.835 ; clkdiv:cd|counter[5]   ; clkdiv:cd|counter[3]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.786      ;
; -0.835 ; clkdiv:cd|counter[5]   ; clkdiv:cd|counter[4]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.786      ;
; -0.835 ; clkdiv:cd|counter[5]   ; clkdiv:cd|counter[5]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.786      ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'counter:c|state_reg[0]'                                                                                            ;
+--------+------------------------+-------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node           ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-------------------+------------------------+------------------------+--------------+------------+------------+
; -0.002 ; counter:c|state_reg[0] ; counter:c|q[1]    ; counter:c|state_reg[0] ; counter:c|state_reg[0] ; 0.000        ; 0.632      ; 0.735      ;
; 0.038  ; counter:c|state_reg[0] ; counter:c|fnum[0] ; counter:c|state_reg[0] ; counter:c|state_reg[0] ; 0.000        ; 0.560      ; 0.703      ;
; 0.386  ; counter:c|state_reg[0] ; counter:c|q[0]    ; counter:c|state_reg[0] ; counter:c|state_reg[0] ; 0.000        ; 0.633      ; 1.124      ;
; 0.421  ; counter:c|state_reg[0] ; counter:c|q[1]    ; counter:c|state_reg[0] ; counter:c|state_reg[0] ; -0.500       ; 0.632      ; 0.658      ;
; 0.497  ; counter:c|state_reg[0] ; counter:c|fnum[0] ; counter:c|state_reg[0] ; counter:c|state_reg[0] ; -0.500       ; 0.560      ; 0.662      ;
; 0.771  ; counter:c|state_reg[0] ; counter:c|q[0]    ; counter:c|state_reg[0] ; counter:c|state_reg[0] ; -0.500       ; 0.633      ; 1.009      ;
; 1.676  ; counter:c|state_reg[2] ; counter:c|q[1]    ; clk                    ; counter:c|state_reg[0] ; -0.500       ; -0.665     ; 0.531      ;
; 1.698  ; counter:c|state_reg[1] ; counter:c|q[1]    ; clk                    ; counter:c|state_reg[0] ; -0.500       ; -0.665     ; 0.553      ;
; 1.740  ; counter:c|state_reg[1] ; counter:c|q[0]    ; clk                    ; counter:c|state_reg[0] ; -0.500       ; -0.664     ; 0.596      ;
; 1.807  ; counter:c|state_reg[1] ; counter:c|fnum[0] ; clk                    ; counter:c|state_reg[0] ; -0.500       ; -0.737     ; 0.590      ;
; 1.838  ; counter:c|state_reg[2] ; counter:c|q[0]    ; clk                    ; counter:c|state_reg[0] ; -0.500       ; -0.664     ; 0.694      ;
; 1.877  ; counter:c|state_reg[2] ; counter:c|fnum[0] ; clk                    ; counter:c|state_reg[0] ; -0.500       ; -0.737     ; 0.660      ;
+--------+------------------------+-------------------+------------------------+------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                    ;
+-------+------------------------------+------------------------------+------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+------------------------+-------------+--------------+------------+------------+
; 0.116 ; counter:c|state_reg[0]       ; counter:c|state_reg[1]       ; counter:c|state_reg[0] ; clk         ; 0.000        ; 1.352      ; 1.677      ;
; 0.180 ; disp_hex_mux:seven4|q_reg[1] ; disp_hex_mux:seven4|q_reg[1] ; clk                    ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.184 ; counter:c|state_reg[0]       ; counter:c|state_reg[2]       ; counter:c|state_reg[0] ; clk         ; 0.000        ; 1.352      ; 1.745      ;
; 0.187 ; disp_hex_mux:seven4|q_reg[3] ; disp_hex_mux:seven4|q_reg[3] ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; disp_hex_mux:seven4|q_reg[2] ; disp_hex_mux:seven4|q_reg[2] ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; disp_hex_mux:seven4|q_reg[0] ; disp_hex_mux:seven4|q_reg[0] ; clk                    ; clk         ; 0.000        ; 0.043      ; 0.314      ;
; 0.197 ; disp_hex_mux:seven4|q_reg[0] ; disp_hex_mux:seven4|q_reg[1] ; clk                    ; clk         ; 0.000        ; 0.043      ; 0.324      ;
; 0.201 ; counter:c|state_reg[1]       ; counter:c|state_reg[1]       ; clk                    ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.258 ; clkdiv:cd|counter[15]        ; clkdiv:cd|counter[16]        ; clk                    ; clk         ; 0.000        ; 0.232      ; 0.574      ;
; 0.258 ; clkdiv:cd|counter[17]        ; clkdiv:cd|counter[18]        ; clk                    ; clk         ; 0.000        ; 0.232      ; 0.574      ;
; 0.271 ; clkdiv:cd|counter[14]        ; clkdiv:cd|counter[16]        ; clk                    ; clk         ; 0.000        ; 0.232      ; 0.587      ;
; 0.298 ; clkdiv:cd|counter[1]         ; clkdiv:cd|counter[1]         ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; clkdiv:cd|counter[3]         ; clkdiv:cd|counter[3]         ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; clkdiv:cd|counter[7]         ; clkdiv:cd|counter[7]         ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.418      ;
; 0.299 ; clkdiv:cd|counter[4]         ; clkdiv:cd|counter[4]         ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; clkdiv:cd|counter[5]         ; clkdiv:cd|counter[5]         ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.300 ; clkdiv:cd|counter[6]         ; clkdiv:cd|counter[6]         ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; clkdiv:cd|counter[16]        ; clkdiv:cd|counter[16]        ; clk                    ; clk         ; 0.000        ; 0.043      ; 0.427      ;
; 0.300 ; clkdiv:cd|counter[18]        ; clkdiv:cd|counter[18]        ; clk                    ; clk         ; 0.000        ; 0.043      ; 0.427      ;
; 0.301 ; clkdiv:cd|counter[2]         ; clkdiv:cd|counter[2]         ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.421      ;
; 0.304 ; clkdiv:cd|counter[11]        ; clkdiv:cd|counter[11]        ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; clkdiv:cd|counter[9]         ; clkdiv:cd|counter[9]         ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; clkdiv:cd|counter[15]        ; clkdiv:cd|counter[15]        ; clk                    ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; clkdiv:cd|counter[12]        ; clkdiv:cd|counter[12]        ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; clkdiv:cd|counter[17]        ; clkdiv:cd|counter[17]        ; clk                    ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; clkdiv:cd|counter[19]        ; clkdiv:cd|counter[19]        ; clk                    ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; clkdiv:cd|counter[25]        ; clkdiv:cd|counter[25]        ; clk                    ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; clkdiv:cd|counter[27]        ; clkdiv:cd|counter[27]        ; clk                    ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.307 ; clkdiv:cd|counter[10]        ; clkdiv:cd|counter[10]        ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; clkdiv:cd|counter[8]         ; clkdiv:cd|counter[8]         ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; clkdiv:cd|counter[14]        ; clkdiv:cd|counter[14]        ; clk                    ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; clkdiv:cd|counter[20]        ; clkdiv:cd|counter[20]        ; clk                    ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; clkdiv:cd|counter[21]        ; clkdiv:cd|counter[21]        ; clk                    ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.308 ; clkdiv:cd|counter[22]        ; clkdiv:cd|counter[22]        ; clk                    ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.308 ; clkdiv:cd|counter[23]        ; clkdiv:cd|counter[23]        ; clk                    ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.309 ; clkdiv:cd|counter[26]        ; clkdiv:cd|counter[26]        ; clk                    ; clk         ; 0.000        ; 0.035      ; 0.428      ;
; 0.309 ; clkdiv:cd|counter[24]        ; clkdiv:cd|counter[24]        ; clk                    ; clk         ; 0.000        ; 0.035      ; 0.428      ;
; 0.311 ; clkdiv:cd|counter[0]         ; clkdiv:cd|counter[0]         ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.431      ;
; 0.324 ; clkdiv:cd|counter[15]        ; clkdiv:cd|counter[18]        ; clk                    ; clk         ; 0.000        ; 0.232      ; 0.640      ;
; 0.337 ; clkdiv:cd|counter[14]        ; clkdiv:cd|counter[18]        ; clk                    ; clk         ; 0.000        ; 0.232      ; 0.653      ;
; 0.339 ; clkdiv:cd|counter[12]        ; clkdiv:cd|counter[16]        ; clk                    ; clk         ; 0.000        ; 0.230      ; 0.653      ;
; 0.343 ; disp_hex_mux:seven4|q_reg[2] ; disp_hex_mux:seven4|q_reg[3] ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.463      ;
; 0.364 ; counter:c|state_reg[0]       ; counter:c|state_reg[0]       ; counter:c|state_reg[0] ; clk         ; 0.000        ; 1.245      ; 1.818      ;
; 0.390 ; disp_hex_mux:seven4|q_reg[1] ; disp_hex_mux:seven4|q_reg[3] ; clk                    ; clk         ; 0.000        ; -0.153     ; 0.321      ;
; 0.391 ; clkdiv:cd|counter[11]        ; clkdiv:cd|counter[16]        ; clk                    ; clk         ; 0.000        ; 0.230      ; 0.705      ;
; 0.392 ; disp_hex_mux:seven4|q_reg[0] ; disp_hex_mux:seven4|q_reg[2] ; clk                    ; clk         ; 0.000        ; -0.153     ; 0.323      ;
; 0.405 ; clkdiv:cd|counter[12]        ; clkdiv:cd|counter[18]        ; clk                    ; clk         ; 0.000        ; 0.230      ; 0.719      ;
; 0.406 ; clkdiv:cd|counter[10]        ; clkdiv:cd|counter[16]        ; clk                    ; clk         ; 0.000        ; 0.230      ; 0.720      ;
; 0.447 ; clkdiv:cd|counter[3]         ; clkdiv:cd|counter[4]         ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.567      ;
; 0.447 ; clkdiv:cd|counter[1]         ; clkdiv:cd|counter[2]         ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.567      ;
; 0.447 ; clkdiv:cd|counter[7]         ; clkdiv:cd|counter[8]         ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.567      ;
; 0.448 ; clkdiv:cd|counter[5]         ; clkdiv:cd|counter[6]         ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.568      ;
; 0.453 ; clkdiv:cd|counter[11]        ; clkdiv:cd|counter[12]        ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.573      ;
; 0.454 ; clkdiv:cd|counter[9]         ; clkdiv:cd|counter[10]        ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.455 ; clkdiv:cd|counter[19]        ; clkdiv:cd|counter[20]        ; clk                    ; clk         ; 0.000        ; 0.035      ; 0.574      ;
; 0.455 ; clkdiv:cd|counter[25]        ; clkdiv:cd|counter[26]        ; clk                    ; clk         ; 0.000        ; 0.035      ; 0.574      ;
; 0.456 ; clkdiv:cd|counter[21]        ; clkdiv:cd|counter[22]        ; clk                    ; clk         ; 0.000        ; 0.035      ; 0.575      ;
; 0.457 ; clkdiv:cd|counter[4]         ; clkdiv:cd|counter[5]         ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.577      ;
; 0.457 ; clkdiv:cd|counter[23]        ; clkdiv:cd|counter[24]        ; clk                    ; clk         ; 0.000        ; 0.035      ; 0.576      ;
; 0.457 ; clkdiv:cd|counter[11]        ; clkdiv:cd|counter[18]        ; clk                    ; clk         ; 0.000        ; 0.230      ; 0.771      ;
; 0.458 ; clkdiv:cd|counter[0]         ; clkdiv:cd|counter[1]         ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.578      ;
; 0.458 ; clkdiv:cd|counter[6]         ; clkdiv:cd|counter[7]         ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.578      ;
; 0.458 ; clkdiv:cd|counter[9]         ; clkdiv:cd|counter[16]        ; clk                    ; clk         ; 0.000        ; 0.230      ; 0.772      ;
; 0.459 ; clkdiv:cd|counter[2]         ; clkdiv:cd|counter[3]         ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.579      ;
; 0.460 ; clkdiv:cd|counter[4]         ; clkdiv:cd|counter[6]         ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.580      ;
; 0.461 ; clkdiv:cd|counter[16]        ; clkdiv:cd|counter[18]        ; clk                    ; clk         ; 0.000        ; 0.043      ; 0.588      ;
; 0.461 ; clkdiv:cd|counter[0]         ; clkdiv:cd|counter[2]         ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.581      ;
; 0.461 ; clkdiv:cd|counter[6]         ; clkdiv:cd|counter[8]         ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.581      ;
; 0.462 ; clkdiv:cd|counter[2]         ; clkdiv:cd|counter[4]         ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.582      ;
; 0.465 ; clkdiv:cd|counter[10]        ; clkdiv:cd|counter[11]        ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; clkdiv:cd|counter[8]         ; clkdiv:cd|counter[9]         ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; clkdiv:cd|counter[14]        ; clkdiv:cd|counter[15]        ; clk                    ; clk         ; 0.000        ; 0.035      ; 0.584      ;
; 0.465 ; clkdiv:cd|counter[20]        ; clkdiv:cd|counter[21]        ; clk                    ; clk         ; 0.000        ; 0.035      ; 0.584      ;
; 0.466 ; clkdiv:cd|counter[22]        ; clkdiv:cd|counter[23]        ; clk                    ; clk         ; 0.000        ; 0.035      ; 0.585      ;
; 0.467 ; clkdiv:cd|counter[24]        ; clkdiv:cd|counter[25]        ; clk                    ; clk         ; 0.000        ; 0.035      ; 0.586      ;
; 0.467 ; clkdiv:cd|counter[26]        ; clkdiv:cd|counter[27]        ; clk                    ; clk         ; 0.000        ; 0.035      ; 0.586      ;
; 0.468 ; clkdiv:cd|counter[10]        ; clkdiv:cd|counter[12]        ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.588      ;
; 0.468 ; clkdiv:cd|counter[8]         ; clkdiv:cd|counter[10]        ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.588      ;
; 0.468 ; clkdiv:cd|counter[20]        ; clkdiv:cd|counter[22]        ; clk                    ; clk         ; 0.000        ; 0.035      ; 0.587      ;
; 0.469 ; clkdiv:cd|counter[22]        ; clkdiv:cd|counter[24]        ; clk                    ; clk         ; 0.000        ; 0.035      ; 0.588      ;
; 0.470 ; clkdiv:cd|counter[12]        ; clkdiv:cd|counter[14]        ; clk                    ; clk         ; 0.000        ; 0.033      ; 0.587      ;
; 0.470 ; clkdiv:cd|counter[24]        ; clkdiv:cd|counter[26]        ; clk                    ; clk         ; 0.000        ; 0.035      ; 0.589      ;
; 0.472 ; clkdiv:cd|counter[10]        ; clkdiv:cd|counter[18]        ; clk                    ; clk         ; 0.000        ; 0.230      ; 0.786      ;
; 0.472 ; clkdiv:cd|counter[8]         ; clkdiv:cd|counter[16]        ; clk                    ; clk         ; 0.000        ; 0.230      ; 0.786      ;
; 0.487 ; disp_hex_mux:seven4|q_reg[1] ; disp_hex_mux:seven4|q_reg[2] ; clk                    ; clk         ; 0.000        ; -0.153     ; 0.418      ;
; 0.492 ; disp_hex_mux:seven4|q_reg[0] ; disp_hex_mux:seven4|q_reg[3] ; clk                    ; clk         ; 0.000        ; -0.153     ; 0.423      ;
; 0.495 ; clkdiv:cd|counter[13]        ; clkdiv:cd|counter[16]        ; clk                    ; clk         ; 0.000        ; 0.232      ; 0.811      ;
; 0.510 ; clkdiv:cd|counter[3]         ; clkdiv:cd|counter[5]         ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.630      ;
; 0.510 ; clkdiv:cd|counter[1]         ; clkdiv:cd|counter[3]         ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.630      ;
; 0.510 ; clkdiv:cd|counter[7]         ; clkdiv:cd|counter[9]         ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.630      ;
; 0.511 ; clkdiv:cd|counter[5]         ; clkdiv:cd|counter[7]         ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.631      ;
; 0.513 ; clkdiv:cd|counter[3]         ; clkdiv:cd|counter[6]         ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.633      ;
; 0.513 ; clkdiv:cd|counter[1]         ; clkdiv:cd|counter[4]         ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.633      ;
; 0.513 ; clkdiv:cd|counter[7]         ; clkdiv:cd|counter[10]        ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.633      ;
; 0.514 ; clkdiv:cd|counter[5]         ; clkdiv:cd|counter[8]         ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.634      ;
; 0.517 ; clkdiv:cd|counter[9]         ; clkdiv:cd|counter[11]        ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.637      ;
; 0.517 ; clkdiv:cd|counter[7]         ; clkdiv:cd|counter[16]        ; clk                    ; clk         ; 0.000        ; 0.230      ; 0.831      ;
; 0.518 ; clkdiv:cd|counter[15]        ; clkdiv:cd|counter[17]        ; clk                    ; clk         ; 0.000        ; 0.035      ; 0.637      ;
; 0.518 ; clkdiv:cd|counter[17]        ; clkdiv:cd|counter[19]        ; clk                    ; clk         ; 0.000        ; 0.035      ; 0.637      ;
; 0.518 ; clkdiv:cd|counter[19]        ; clkdiv:cd|counter[21]        ; clk                    ; clk         ; 0.000        ; 0.035      ; 0.637      ;
+-------+------------------------------+------------------------------+------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'counter:c|q[0]'                                                                                                               ;
+--------+------------------------+------------------------------------------+------------------------+----------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                                  ; Launch Clock           ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------------------------+------------------------+----------------+--------------+------------+------------+
; -2.612 ; counter:c|state_reg[1] ; counter9to0:c29|t_ff:ff1|d_ff:ff|nand2~4 ; clk                    ; counter:c|q[0] ; 0.500        ; -0.836     ; 1.607      ;
; -2.518 ; counter:c|state_reg[2] ; counter9to0:c29|t_ff:ff1|d_ff:ff|nand2~4 ; clk                    ; counter:c|q[0] ; 0.500        ; -0.836     ; 1.513      ;
; -1.951 ; counter:c|state_reg[1] ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; clk                    ; counter:c|q[0] ; 1.000        ; -0.470     ; 1.961      ;
; -1.838 ; counter:c|state_reg[2] ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; clk                    ; counter:c|q[0] ; 1.000        ; -0.470     ; 1.848      ;
; -1.385 ; counter:c|state_reg[1] ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; clk                    ; counter:c|q[0] ; 0.500        ; 0.596      ; 1.961      ;
; -1.272 ; counter:c|state_reg[2] ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; clk                    ; counter:c|q[0] ; 0.500        ; 0.596      ; 1.848      ;
; -1.013 ; counter:c|fnum[0]      ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; counter:c|state_reg[0] ; counter:c|q[0] ; 0.500        ; 0.322      ; 1.335      ;
; -0.972 ; counter:c|state_reg[0] ; counter9to0:c29|t_ff:ff1|d_ff:ff|nand2~4 ; counter:c|state_reg[0] ; counter:c|q[0] ; 0.500        ; 0.516      ; 1.444      ;
; -0.795 ; counter:c|state_reg[0] ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; counter:c|state_reg[0] ; counter:c|q[0] ; 0.500        ; 0.882      ; 1.782      ;
; -0.434 ; counter:c|state_reg[0] ; counter9to0:c29|t_ff:ff1|d_ff:ff|nand2~4 ; counter:c|state_reg[0] ; counter:c|q[0] ; 1.000        ; 0.516      ; 1.406      ;
; -0.280 ; counter:c|state_reg[0] ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; counter:c|state_reg[0] ; counter:c|q[0] ; 1.000        ; 0.882      ; 1.767      ;
; -0.116 ; counter:c|fnum[0]      ; counter9to0:c29|t_ff:ff1|d_ff:ff|nand2~4 ; counter:c|state_reg[0] ; counter:c|q[0] ; 1.000        ; -0.044     ; 0.423      ;
; 0.286  ; counter:c|state_reg[0] ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; counter:c|state_reg[0] ; counter:c|q[0] ; 0.500        ; 1.948      ; 1.767      ;
; 0.553  ; counter:c|fnum[0]      ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; counter:c|state_reg[0] ; counter:c|q[0] ; 1.000        ; 1.388      ; 1.335      ;
; 0.771  ; counter:c|state_reg[0] ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; counter:c|state_reg[0] ; counter:c|q[0] ; 1.000        ; 1.948      ; 1.782      ;
+--------+------------------------+------------------------------------------+------------------------+----------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'counter:c|state_reg[0]'                                                                                                               ;
+--------+------------------------+------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                                  ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; -1.694 ; counter:c|state_reg[1] ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; clk                    ; counter:c|state_reg[0] ; 0.500        ; 0.287      ; 1.961      ;
; -1.627 ; counter:c|state_reg[1] ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; clk                    ; counter:c|state_reg[0] ; 1.000        ; -0.146     ; 1.961      ;
; -1.581 ; counter:c|state_reg[2] ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; clk                    ; counter:c|state_reg[0] ; 0.500        ; 0.287      ; 1.848      ;
; -1.514 ; counter:c|state_reg[2] ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; clk                    ; counter:c|state_reg[0] ; 1.000        ; -0.146     ; 1.848      ;
; -1.266 ; counter:c|state_reg[1] ; counter9to0:c29|t_ff:ff1|d_ff:ff|nand2~4 ; clk                    ; counter:c|state_reg[0] ; 1.000        ; 0.010      ; 1.607      ;
; -1.172 ; counter:c|state_reg[2] ; counter9to0:c29|t_ff:ff1|d_ff:ff|nand2~4 ; clk                    ; counter:c|state_reg[0] ; 1.000        ; 0.010      ; 1.513      ;
; -0.682 ; counter:c|fnum[0]      ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; counter:c|state_reg[0] ; counter:c|state_reg[0] ; 0.500        ; 0.653      ; 1.335      ;
; -0.471 ; counter:c|state_reg[0] ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; counter:c|state_reg[0] ; counter:c|state_reg[0] ; 0.500        ; 1.206      ; 1.782      ;
; -0.088 ; counter:c|state_reg[0] ; counter9to0:c29|t_ff:ff1|d_ff:ff|nand2~4 ; counter:c|state_reg[0] ; counter:c|state_reg[0] ; 0.500        ; 1.362      ; 1.406      ;
; -0.023 ; counter:c|state_reg[0] ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; counter:c|state_reg[0] ; counter:c|state_reg[0] ; 0.500        ; 1.639      ; 1.767      ;
; 0.044  ; counter:c|state_reg[0] ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; counter:c|state_reg[0] ; counter:c|state_reg[0] ; 1.000        ; 1.206      ; 1.767      ;
; 0.237  ; counter:c|fnum[0]      ; counter9to0:c29|t_ff:ff1|d_ff:ff|nand2~4 ; counter:c|state_reg[0] ; counter:c|state_reg[0] ; 0.500        ; 0.809      ; 0.423      ;
; 0.254  ; counter:c|fnum[0]      ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; counter:c|state_reg[0] ; counter:c|state_reg[0] ; 1.000        ; 1.089      ; 1.335      ;
; 0.374  ; counter:c|state_reg[0] ; counter9to0:c29|t_ff:ff1|d_ff:ff|nand2~4 ; counter:c|state_reg[0] ; counter:c|state_reg[0] ; 1.000        ; 1.362      ; 1.444      ;
; 0.462  ; counter:c|state_reg[0] ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; counter:c|state_reg[0] ; counter:c|state_reg[0] ; 1.000        ; 1.639      ; 1.782      ;
+--------+------------------------+------------------------------------------+------------------------+------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'counter:c|state_reg[0]'                                                                                                                ;
+--------+------------------------+------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                                  ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; -0.880 ; counter:c|state_reg[0] ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; counter:c|state_reg[0] ; counter:c|state_reg[0] ; 0.000        ; 2.448      ; 1.673      ;
; -0.676 ; counter:c|state_reg[0] ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; counter:c|state_reg[0] ; counter:c|state_reg[0] ; 0.000        ; 2.237      ; 1.666      ;
; -0.552 ; counter:c|fnum[0]      ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; counter:c|state_reg[0] ; counter:c|state_reg[0] ; 0.000        ; 1.698      ; 1.146      ;
; -0.387 ; counter:c|state_reg[0] ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; counter:c|state_reg[0] ; counter:c|state_reg[0] ; -0.500       ; 2.448      ; 1.666      ;
; -0.266 ; counter:c|fnum[0]      ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; counter:c|state_reg[0] ; counter:c|state_reg[0] ; -0.500       ; 1.912      ; 1.146      ;
; -0.169 ; counter:c|state_reg[0] ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; counter:c|state_reg[0] ; counter:c|state_reg[0] ; -0.500       ; 2.237      ; 1.673      ;
; -0.160 ; counter:c|state_reg[0] ; counter9to0:c29|t_ff:ff1|d_ff:ff|nand2~4 ; counter:c|state_reg[0] ; counter:c|state_reg[0] ; 0.000        ; 1.446      ; 1.391      ;
; -0.034 ; counter:c|fnum[0]      ; counter9to0:c29|t_ff:ff1|d_ff:ff|nand2~4 ; counter:c|state_reg[0] ; counter:c|state_reg[0] ; -0.500       ; 0.910      ; 0.376      ;
; 0.303  ; counter:c|state_reg[0] ; counter9to0:c29|t_ff:ff1|d_ff:ff|nand2~4 ; counter:c|state_reg[0] ; counter:c|state_reg[0] ; -0.500       ; 1.446      ; 1.354      ;
; 0.558  ; counter:c|state_reg[2] ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; clk                    ; counter:c|state_reg[0] ; 0.000        ; 1.151      ; 1.729      ;
; 0.646  ; counter:c|state_reg[1] ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; clk                    ; counter:c|state_reg[0] ; 0.000        ; 1.151      ; 1.817      ;
; 1.248  ; counter:c|state_reg[2] ; counter9to0:c29|t_ff:ff1|d_ff:ff|nand2~4 ; clk                    ; counter:c|state_reg[0] ; 0.000        ; 0.149      ; 1.417      ;
; 1.269  ; counter:c|state_reg[2] ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; clk                    ; counter:c|state_reg[0] ; -0.500       ; 0.940      ; 1.729      ;
; 1.336  ; counter:c|state_reg[1] ; counter9to0:c29|t_ff:ff1|d_ff:ff|nand2~4 ; clk                    ; counter:c|state_reg[0] ; 0.000        ; 0.149      ; 1.505      ;
; 1.357  ; counter:c|state_reg[1] ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; clk                    ; counter:c|state_reg[0] ; -0.500       ; 0.940      ; 1.817      ;
+--------+------------------------+------------------------------------------+------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'counter:c|q[0]'                                                                                                                ;
+--------+------------------------+------------------------------------------+------------------------+----------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                                  ; Launch Clock           ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------------------------+------------------------+----------------+--------------+------------+------------+
; -0.749 ; counter:c|state_reg[0] ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; counter:c|state_reg[0] ; counter:c|q[0] ; 0.000        ; 2.317      ; 1.673      ;
; -0.465 ; counter:c|state_reg[0] ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; counter:c|state_reg[0] ; counter:c|q[0] ; 0.000        ; 2.026      ; 1.666      ;
; -0.351 ; counter:c|fnum[0]      ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; counter:c|state_reg[0] ; counter:c|q[0] ; 0.000        ; 1.497      ; 1.146      ;
; -0.256 ; counter:c|state_reg[0] ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; counter:c|state_reg[0] ; counter:c|q[0] ; -0.500       ; 2.317      ; 1.666      ;
; -0.142 ; counter:c|fnum[0]      ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; counter:c|state_reg[0] ; counter:c|q[0] ; -0.500       ; 1.788      ; 1.146      ;
; 0.042  ; counter:c|state_reg[0] ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; counter:c|state_reg[0] ; counter:c|q[0] ; -0.500       ; 2.026      ; 1.673      ;
; 0.369  ; counter:c|fnum[0]      ; counter9to0:c29|t_ff:ff1|d_ff:ff|nand2~4 ; counter:c|state_reg[0] ; counter:c|q[0] ; 0.000        ; 0.007      ; 0.376      ;
; 0.689  ; counter:c|state_reg[2] ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; clk                    ; counter:c|q[0] ; 0.000        ; 1.020      ; 1.729      ;
; 0.713  ; counter:c|state_reg[0] ; counter9to0:c29|t_ff:ff1|d_ff:ff|nand2~4 ; counter:c|state_reg[0] ; counter:c|q[0] ; 0.000        ; 0.536      ; 1.354      ;
; 0.777  ; counter:c|state_reg[1] ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; clk                    ; counter:c|q[0] ; 0.000        ; 1.020      ; 1.817      ;
; 1.250  ; counter:c|state_reg[0] ; counter9to0:c29|t_ff:ff1|d_ff:ff|nand2~4 ; counter:c|state_reg[0] ; counter:c|q[0] ; -0.500       ; 0.536      ; 1.391      ;
; 1.480  ; counter:c|state_reg[2] ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; clk                    ; counter:c|q[0] ; -0.500       ; 0.729      ; 1.729      ;
; 1.568  ; counter:c|state_reg[1] ; counter9to0:c29|t_ff:ff3|d_ff:ff|nand2~0 ; clk                    ; counter:c|q[0] ; -0.500       ; 0.729      ; 1.817      ;
; 2.658  ; counter:c|state_reg[2] ; counter9to0:c29|t_ff:ff1|d_ff:ff|nand2~4 ; clk                    ; counter:c|q[0] ; -0.500       ; -0.761     ; 1.417      ;
; 2.746  ; counter:c|state_reg[1] ; counter9to0:c29|t_ff:ff1|d_ff:ff|nand2~4 ; clk                    ; counter:c|q[0] ; -0.500       ; -0.761     ; 1.505      ;
+--------+------------------------+------------------------------------------+------------------------+----------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                   ;
+-------------------------+---------+--------+----------+---------+---------------------+
; Clock                   ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack        ; -3.126  ; -0.014 ; -4.968   ; -1.747  ; -3.000              ;
;  clk                    ; -2.614  ; 0.116  ; N/A      ; N/A     ; -3.000              ;
;  counter:c|q[0]         ; N/A     ; N/A    ; -4.968   ; -1.425  ; -2.074              ;
;  counter:c|state_reg[0] ; -3.126  ; -0.014 ; -3.622   ; -1.747  ; -1.936              ;
; Design-wide TNS         ; -77.662 ; -0.014 ; -15.721  ; -3.603  ; -69.367             ;
;  clk                    ; -68.609 ; 0.000  ; N/A      ; N/A     ; -41.071             ;
;  counter:c|q[0]         ; N/A     ; N/A    ; -9.168   ; -1.425  ; -16.459             ;
;  counter:c|state_reg[0] ; -9.053  ; -0.014 ; -6.553   ; -2.178  ; -13.908             ;
+-------------------------+---------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; an[0]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; an[1]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; an[2]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; an[3]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sseg[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sseg[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sseg[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sseg[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sseg[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sseg[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sseg[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sseg[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; r                       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; l                       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; o                       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; m                       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; an[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; an[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; an[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; an[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; sseg[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; sseg[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; sseg[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; sseg[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; sseg[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; sseg[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; sseg[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; sseg[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; an[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; an[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; an[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; an[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; sseg[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; sseg[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; sseg[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; sseg[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; sseg[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; sseg[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; sseg[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; sseg[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; an[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; an[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; an[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; an[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sseg[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sseg[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sseg[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sseg[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sseg[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sseg[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sseg[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sseg[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------+
; Setup Transfers                                                                             ;
+------------------------+------------------------+----------+----------+----------+----------+
; From Clock             ; To Clock               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------+------------------------+----------+----------+----------+----------+
; clk                    ; clk                    ; 1240     ; 0        ; 0        ; 0        ;
; counter:c|state_reg[0] ; clk                    ; 6        ; 6        ; 0        ; 0        ;
; clk                    ; counter:c|state_reg[0] ; 0        ; 0        ; 6        ; 0        ;
; counter:c|state_reg[0] ; counter:c|state_reg[0] ; 0        ; 0        ; 3        ; 3        ;
+------------------------+------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------+
; Hold Transfers                                                                              ;
+------------------------+------------------------+----------+----------+----------+----------+
; From Clock             ; To Clock               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------+------------------------+----------+----------+----------+----------+
; clk                    ; clk                    ; 1240     ; 0        ; 0        ; 0        ;
; counter:c|state_reg[0] ; clk                    ; 6        ; 6        ; 0        ; 0        ;
; clk                    ; counter:c|state_reg[0] ; 0        ; 0        ; 6        ; 0        ;
; counter:c|state_reg[0] ; counter:c|state_reg[0] ; 0        ; 0        ; 3        ; 3        ;
+------------------------+------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                          ;
+------------------------+------------------------+----------+----------+----------+----------+
; From Clock             ; To Clock               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------+------------------------+----------+----------+----------+----------+
; clk                    ; counter:c|q[0]         ; 4        ; 0        ; 6        ; 0        ;
; counter:c|state_reg[0] ; counter:c|q[0]         ; 2        ; 4        ; 3        ; 6        ;
; clk                    ; counter:c|state_reg[0] ; 6        ; 0        ; 4        ; 0        ;
; counter:c|state_reg[0] ; counter:c|state_reg[0] ; 3        ; 6        ; 2        ; 4        ;
+------------------------+------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------+
; Removal Transfers                                                                           ;
+------------------------+------------------------+----------+----------+----------+----------+
; From Clock             ; To Clock               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------+------------------------+----------+----------+----------+----------+
; clk                    ; counter:c|q[0]         ; 4        ; 0        ; 6        ; 0        ;
; counter:c|state_reg[0] ; counter:c|q[0]         ; 2        ; 4        ; 3        ; 6        ;
; clk                    ; counter:c|state_reg[0] ; 6        ; 0        ; 4        ; 0        ;
; counter:c|state_reg[0] ; counter:c|state_reg[0] ; 3        ; 6        ; 2        ; 4        ;
+------------------------+------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 4     ; 4    ;
; Unconstrained Input Port Paths  ; 14    ; 14   ;
; Unconstrained Output Ports      ; 11    ; 11   ;
; Unconstrained Output Port Paths ; 162   ; 162  ;
+---------------------------------+-------+------+


+----------------------------------------------------------------------+
; Clock Status Summary                                                 ;
+------------------------+------------------------+------+-------------+
; Target                 ; Clock                  ; Type ; Status      ;
+------------------------+------------------------+------+-------------+
; clk                    ; clk                    ; Base ; Constrained ;
; counter:c|q[0]         ; counter:c|q[0]         ; Base ; Constrained ;
; counter:c|state_reg[0] ; counter:c|state_reg[0] ; Base ; Constrained ;
+------------------------+------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; l          ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; m          ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o          ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; r          ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; an[0]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; an[1]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; an[2]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; an[3]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sseg[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sseg[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sseg[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sseg[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sseg[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sseg[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sseg[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; l          ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; m          ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o          ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; r          ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; an[0]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; an[1]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; an[2]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; an[3]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sseg[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sseg[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sseg[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sseg[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sseg[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sseg[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sseg[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Mon Feb 14 05:21:04 2022
Info: Command: quartus_sta stopwatch -c stopwatch
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): The Timing Analyzer is analyzing 17 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'stopwatch.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name counter:c|state_reg[0] counter:c|state_reg[0]
    Info (332105): create_clock -period 1.000 -name counter:c|q[0] counter:c|q[0]
Warning (332125): Found combinational loop of 8 nodes File: C:/Users/ahmed/Desktop/stopwatch/d_ff.sv Line: 8
    Warning (332126): Node "c19|ff2|ff|nand4~0|combout"
    Warning (332126): Node "c19|ff2|ff|nand4|datac"
    Warning (332126): Node "c19|ff2|ff|nand4|combout"
    Warning (332126): Node "c19|ff2|ff|nand4~0|datac"
    Warning (332126): Node "c19|ff2|ff|nand2~0|datac"
    Warning (332126): Node "c19|ff2|ff|nand2~0|combout"
    Warning (332126): Node "c19|ff2|ff|nand2~0|datad"
    Warning (332126): Node "c19|ff2|ff|nand4~0|datad"
Warning (332125): Found combinational loop of 8 nodes File: C:/Users/ahmed/Desktop/stopwatch/d_ff.sv Line: 6
    Warning (332126): Node "c15|ff3|ff|nand2~0|combout"
    Warning (332126): Node "c15|ff3|ff|nand2~0|datac"
    Warning (332126): Node "c15|ff3|ff|nand4~0|datac"
    Warning (332126): Node "c15|ff3|ff|nand4~0|combout"
    Warning (332126): Node "c15|ff3|ff|nand4|datac"
    Warning (332126): Node "c15|ff3|ff|nand4|combout"
    Warning (332126): Node "c15|ff3|ff|nand2~0|datad"
    Warning (332126): Node "c15|ff3|ff|nand4~0|datad"
Warning (332125): Found combinational loop of 8 nodes File: C:/Users/ahmed/Desktop/stopwatch/d_ff.sv Line: 8
    Warning (332126): Node "c25|ff2|ff|nand4~0|combout"
    Warning (332126): Node "c25|ff2|ff|nand4|datad"
    Warning (332126): Node "c25|ff2|ff|nand4|combout"
    Warning (332126): Node "c25|ff2|ff|nand4~0|datac"
    Warning (332126): Node "c25|ff2|ff|nand2~0|datac"
    Warning (332126): Node "c25|ff2|ff|nand2~0|combout"
    Warning (332126): Node "c25|ff2|ff|nand4~0|datad"
    Warning (332126): Node "c25|ff2|ff|nand2~0|datad"
Warning (332125): Found combinational loop of 8 nodes File: C:/Users/ahmed/Desktop/stopwatch/d_ff.sv Line: 6
    Warning (332126): Node "c19|ff3|ff|nand2~0|combout"
    Warning (332126): Node "c19|ff3|ff|nand4~0|datad"
    Warning (332126): Node "c19|ff3|ff|nand4~0|combout"
    Warning (332126): Node "c19|ff3|ff|nand4~3|datad"
    Warning (332126): Node "c19|ff3|ff|nand4~3|combout"
    Warning (332126): Node "c19|ff3|ff|nand4~0|datac"
    Warning (332126): Node "c19|ff3|ff|nand2~0|datac"
    Warning (332126): Node "c19|ff3|ff|nand2~0|datad"
Warning (332125): Found combinational loop of 8 nodes File: C:/Users/ahmed/Desktop/stopwatch/d_ff.sv Line: 6
    Warning (332126): Node "c29|ff4|ff|nand2~0|combout"
    Warning (332126): Node "c29|ff4|ff|nand2~0|datac"
    Warning (332126): Node "c29|ff4|ff|nand4~0|datac"
    Warning (332126): Node "c29|ff4|ff|nand4~0|combout"
    Warning (332126): Node "c29|ff4|ff|nand4|datad"
    Warning (332126): Node "c29|ff4|ff|nand4|combout"
    Warning (332126): Node "c29|ff4|ff|nand2~0|datad"
    Warning (332126): Node "c29|ff4|ff|nand4~0|datad"
Warning (332125): Found combinational loop of 8 nodes File: C:/Users/ahmed/Desktop/stopwatch/d_ff.sv Line: 8
    Warning (332126): Node "c25|ff3|ff|nand4~0|combout"
    Warning (332126): Node "c25|ff3|ff|nand4|datad"
    Warning (332126): Node "c25|ff3|ff|nand4|combout"
    Warning (332126): Node "c25|ff3|ff|nand4~0|datac"
    Warning (332126): Node "c25|ff3|ff|nand2~0|datac"
    Warning (332126): Node "c25|ff3|ff|nand2~0|combout"
    Warning (332126): Node "c25|ff3|ff|nand4~0|datad"
    Warning (332126): Node "c25|ff3|ff|nand2~0|datad"
Warning (332125): Found combinational loop of 8 nodes File: C:/Users/ahmed/Desktop/stopwatch/d_ff.sv Line: 8
    Warning (332126): Node "c19|ff4|ff|nand4~0|combout"
    Warning (332126): Node "c19|ff4|ff|nand4|datac"
    Warning (332126): Node "c19|ff4|ff|nand4|combout"
    Warning (332126): Node "c19|ff4|ff|nand4~0|datac"
    Warning (332126): Node "c19|ff4|ff|nand2~0|datac"
    Warning (332126): Node "c19|ff4|ff|nand2~0|combout"
    Warning (332126): Node "c19|ff4|ff|nand2~0|datad"
    Warning (332126): Node "c19|ff4|ff|nand4~0|datad"
Warning (332125): Found combinational loop of 8 nodes File: C:/Users/ahmed/Desktop/stopwatch/d_ff.sv Line: 6
    Warning (332126): Node "c15|ff2|ff|nand2~0|combout"
    Warning (332126): Node "c15|ff2|ff|nand2~0|datac"
    Warning (332126): Node "c15|ff2|ff|nand4~0|datac"
    Warning (332126): Node "c15|ff2|ff|nand4~0|combout"
    Warning (332126): Node "c15|ff2|ff|nand4|datad"
    Warning (332126): Node "c15|ff2|ff|nand4|combout"
    Warning (332126): Node "c15|ff2|ff|nand2~0|datad"
    Warning (332126): Node "c15|ff2|ff|nand4~0|datad"
Warning (332125): Found combinational loop of 8 nodes File: C:/Users/ahmed/Desktop/stopwatch/d_ff.sv Line: 6
    Warning (332126): Node "c29|ff2|ff|nand2~0|combout"
    Warning (332126): Node "c29|ff2|ff|nand2~0|datad"
    Warning (332126): Node "c29|ff2|ff|nand4~0|datad"
    Warning (332126): Node "c29|ff2|ff|nand4~0|combout"
    Warning (332126): Node "c29|ff2|ff|nand4|datac"
    Warning (332126): Node "c29|ff2|ff|nand4|combout"
    Warning (332126): Node "c29|ff2|ff|nand4~0|datac"
    Warning (332126): Node "c29|ff2|ff|nand2~0|datac"
Warning (332125): Found combinational loop of 8 nodes File: C:/Users/ahmed/Desktop/stopwatch/d_ff.sv Line: 8
    Warning (332126): Node "c15|ff1|ff|nand4~2|combout"
    Warning (332126): Node "c15|ff1|ff|nand4|datad"
    Warning (332126): Node "c15|ff1|ff|nand4|combout"
    Warning (332126): Node "c15|ff1|ff|nand4~2|datac"
    Warning (332126): Node "c15|ff1|ff|nand2~0|datac"
    Warning (332126): Node "c15|ff1|ff|nand2~0|combout"
    Warning (332126): Node "c15|ff1|ff|nand2~0|datad"
    Warning (332126): Node "c15|ff1|ff|nand4~2|datad"
Warning (332125): Found combinational loop of 8 nodes File: C:/Users/ahmed/Desktop/stopwatch/d_ff.sv Line: 8
    Warning (332126): Node "c25|ff1|ff|nand4~2|combout"
    Warning (332126): Node "c25|ff1|ff|nand4|datad"
    Warning (332126): Node "c25|ff1|ff|nand4|combout"
    Warning (332126): Node "c25|ff1|ff|nand4~2|datac"
    Warning (332126): Node "c25|ff1|ff|nand2~0|datac"
    Warning (332126): Node "c25|ff1|ff|nand2~0|combout"
    Warning (332126): Node "c25|ff1|ff|nand4~2|datad"
    Warning (332126): Node "c25|ff1|ff|nand2~0|datad"
Warning (332125): Found combinational loop of 8 nodes File: C:/Users/ahmed/Desktop/stopwatch/d_ff.sv Line: 8
    Warning (332126): Node "c19|ff1|ff|nand4~2|combout"
    Warning (332126): Node "c19|ff1|ff|nand4|datad"
    Warning (332126): Node "c19|ff1|ff|nand4|combout"
    Warning (332126): Node "c19|ff1|ff|nand4~2|datac"
    Warning (332126): Node "c19|ff1|ff|nand2~0|datac"
    Warning (332126): Node "c19|ff1|ff|nand2~0|combout"
    Warning (332126): Node "c19|ff1|ff|nand4~2|datad"
    Warning (332126): Node "c19|ff1|ff|nand2~0|datad"
Warning (332125): Found combinational loop of 16 nodes File: C:/Users/ahmed/Desktop/stopwatch/d_ff.sv Line: 8
    Warning (332126): Node "c29|ff3|ff|nand4|combout"
    Warning (332126): Node "c29|ff3|ff|nand4~0|datac"
    Warning (332126): Node "c29|ff3|ff|nand4~0|combout"
    Warning (332126): Node "c29|ff3|ff|nand4|dataa"
    Warning (332126): Node "c29|ff3|ff|nand5~0|datac"
    Warning (332126): Node "c29|ff3|ff|nand5~0|combout"
    Warning (332126): Node "c29|ff3|ff|nand5~0|datab"
    Warning (332126): Node "c29|ff3|ff|nand4|datab"
    Warning (332126): Node "c29|mix13|y~0|dataa"
    Warning (332126): Node "c29|mix13|y~0|combout"
    Warning (332126): Node "c29|mix7|WideOr0~1|datab"
    Warning (332126): Node "c29|mix7|WideOr0~1|combout"
    Warning (332126): Node "c29|ff3|ff|nand4|datac"
    Warning (332126): Node "c29|mix6|WideOr0~0|datab"
    Warning (332126): Node "c29|mix6|WideOr0~0|combout"
    Warning (332126): Node "c29|mix7|WideOr0~1|dataa"
Warning (332125): Found combinational loop of 8 nodes File: C:/Users/ahmed/Desktop/stopwatch/d_ff.sv Line: 9
    Warning (332126): Node "c29|ff1|ff|nand5~0|combout"
    Warning (332126): Node "c29|ff1|ff|nand5~0|dataa"
    Warning (332126): Node "c29|ff1|ff|nand4|dataa"
    Warning (332126): Node "c29|ff1|ff|nand4|combout"
    Warning (332126): Node "c29|ff1|ff|nand4~2|datab"
    Warning (332126): Node "c29|ff1|ff|nand4~2|combout"
    Warning (332126): Node "c29|ff1|ff|nand5~0|datab"
    Warning (332126): Node "c29|ff1|ff|nand4|datab"
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): From: c29|ff1|ff|nand4|datad  to: c29|ff1|ff|nand5~0|combout
    Info (332098): From: c29|ff1|ff|nand4~2|datad  to: c29|ff1|ff|nand4|combout
    Info (332098): From: c29|ff3|ff|nand4|datad  to: c29|mix6|WideOr0~0|combout
    Info (332098): From: c29|ff3|ff|nand4~0|datad  to: c29|ff3|ff|nand4|combout
    Info (332098): From: c29|mix6|WideOr0~0|datac  to: c29|mix13|y~0|combout
    Info (332098): From: c29|mix6|WideOr0~0|datad  to: c29|mix13|y~0|combout
    Info (332098): From: c29|mix7|WideOr0~1|datac  to: c29|mix6|WideOr0~0|combout
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.126
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.126              -9.053 counter:c|state_reg[0] 
    Info (332119):    -2.614             -68.609 clk 
Info (332146): Worst-case hold slack is -0.007
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.007              -0.007 counter:c|state_reg[0] 
    Info (332119):     0.344               0.000 clk 
Info (332146): Worst-case recovery slack is -4.968
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.968              -9.168 counter:c|q[0] 
    Info (332119):    -3.622              -6.553 counter:c|state_reg[0] 
Info (332146): Worst-case removal slack is -1.747
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.747              -2.178 counter:c|state_reg[0] 
    Info (332119):    -1.425              -1.425 counter:c|q[0] 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -39.000 clk 
    Info (332119):    -2.074             -16.459 counter:c|q[0] 
    Info (332119):    -1.936             -13.908 counter:c|state_reg[0] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): From: c29|ff1|ff|nand4|datad  to: c29|ff1|ff|nand5~0|combout
    Info (332098): From: c29|ff1|ff|nand4~2|datad  to: c29|ff1|ff|nand4|combout
    Info (332098): From: c29|ff3|ff|nand4|datad  to: c29|mix6|WideOr0~0|combout
    Info (332098): From: c29|ff3|ff|nand4~0|datad  to: c29|ff3|ff|nand4|combout
    Info (332098): From: c29|mix6|WideOr0~0|datac  to: c29|mix13|y~0|combout
    Info (332098): From: c29|mix6|WideOr0~0|datad  to: c29|mix13|y~0|combout
    Info (332098): From: c29|mix7|WideOr0~1|datac  to: c29|mix6|WideOr0~0|combout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.817
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.817              -8.162 counter:c|state_reg[0] 
    Info (332119):    -2.321             -58.870 clk 
Info (332146): Worst-case hold slack is -0.014
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.014              -0.014 counter:c|state_reg[0] 
    Info (332119):     0.299               0.000 clk 
Info (332146): Worst-case recovery slack is -4.497
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.497              -8.229 counter:c|q[0] 
    Info (332119):    -3.211              -5.837 counter:c|state_reg[0] 
Info (332146): Worst-case removal slack is -1.589
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.589              -1.940 counter:c|state_reg[0] 
    Info (332119):    -1.244              -1.244 counter:c|q[0] 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -39.000 clk 
    Info (332119):    -1.779             -14.287 counter:c|q[0] 
    Info (332119):    -1.690             -11.988 counter:c|state_reg[0] 
Info: Analyzing Fast 1200mV 0C Model
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): From: c29|ff1|ff|nand4|datad  to: c29|ff1|ff|nand5~0|combout
    Info (332098): From: c29|ff1|ff|nand4~2|datad  to: c29|ff1|ff|nand4|combout
    Info (332098): From: c29|ff3|ff|nand4|datad  to: c29|mix6|WideOr0~0|combout
    Info (332098): From: c29|ff3|ff|nand4~0|datad  to: c29|ff3|ff|nand4|combout
    Info (332098): From: c29|mix6|WideOr0~0|datac  to: c29|mix13|y~0|combout
    Info (332098): From: c29|mix6|WideOr0~0|datad  to: c29|mix13|y~0|combout
    Info (332098): From: c29|mix7|WideOr0~1|datac  to: c29|mix6|WideOr0~0|combout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.574
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.574              -4.561 counter:c|state_reg[0] 
    Info (332119):    -1.081             -24.763 clk 
Info (332146): Worst-case hold slack is -0.002
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.002              -0.002 counter:c|state_reg[0] 
    Info (332119):     0.116               0.000 clk 
Info (332146): Worst-case recovery slack is -2.612
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.612              -4.563 counter:c|q[0] 
    Info (332119):    -1.694              -2.960 counter:c|state_reg[0] 
Info (332146): Worst-case removal slack is -0.880
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.880              -1.040 counter:c|state_reg[0] 
    Info (332119):    -0.749              -0.749 counter:c|q[0] 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -41.071 clk 
    Info (332119):    -0.958              -6.730 counter:c|q[0] 
    Info (332119):    -0.819              -5.038 counter:c|state_reg[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 140 warnings
    Info: Peak virtual memory: 4759 megabytes
    Info: Processing ended: Mon Feb 14 05:21:11 2022
    Info: Elapsed time: 00:00:07
    Info: Total CPU time (on all processors): 00:00:04


