Fitter report for riscv_cpu
Fri Oct 25 22:43:14 2024
Quartus Prime Version 21.1.0 Build 842 10/21/2021 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Ignored Assignments
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. PLL Summary
 18. PLL Usage
 19. I/O Assignment Warnings
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Fitter RAM Summary
 26. |top|Memory:U4|IpMem:IP_MEM|altsyncram:altsyncram_component|altsyncram_uov3:auto_generated|ALTSYNCRAM
 27. Fitter DSP Block Usage Summary
 28. DSP Block Details
 29. Routing Usage Summary
 30. LAB Logic Elements
 31. LAB-wide Signals
 32. LAB Signals Sourced
 33. LAB Signals Sourced Out
 34. LAB Distinct Inputs
 35. I/O Rules Summary
 36. I/O Rules Details
 37. I/O Rules Matrix
 38. Fitter Device Options
 39. Operating Settings and Conditions
 40. Estimated Delay Added for Hold Timing Summary
 41. Estimated Delay Added for Hold Timing Details
 42. Fitter Messages
 43. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2021  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Fri Oct 25 22:43:14 2024       ;
; Quartus Prime Version              ; 21.1.0 Build 842 10/21/2021 SJ Lite Edition ;
; Revision Name                      ; riscv_cpu                                   ;
; Top-level Entity Name              ; top                                         ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE15F23C8                                ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 5,943 / 15,408 ( 39 % )                     ;
;     Total combinational functions  ; 5,365 / 15,408 ( 35 % )                     ;
;     Dedicated logic registers      ; 2,067 / 15,408 ( 13 % )                     ;
; Total registers                    ; 2067                                        ;
; Total pins                         ; 57 / 344 ( 17 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 16,600 / 516,096 ( 3 % )                    ;
; Embedded Multiplier 9-bit elements ; 8 / 112 ( 7 % )                             ;
; Total PLLs                         ; 1 / 4 ( 25 % )                              ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; EP4CE15F23C8                          ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                       ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.07        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   3.5%      ;
;     Processor 3            ;   2.0%      ;
;     Processor 4            ;   1.9%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                        ;
+--------------+----------------+--------------+------------+---------------+----------------+
; Name         ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+--------------+----------------+--------------+------------+---------------+----------------+
; I/O Standard ; top            ;              ; lcd_dbus   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; top            ;              ; port0      ; 3.3-V LVTTL   ; QSF Assignment ;
+--------------+----------------+--------------+------------+---------------+----------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 7658 ) ; 0.00 % ( 0 / 7658 )        ; 0.00 % ( 0 / 7658 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 7658 ) ; 0.00 % ( 0 / 7658 )        ; 0.00 % ( 0 / 7658 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 7645 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 13 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/quwam/Desktop/vhdl projects/riscv-cpu/output_files/riscv_cpu.pin.


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 5,943 / 15,408 ( 39 % )   ;
;     -- Combinational with no register       ; 3876                      ;
;     -- Register only                        ; 578                       ;
;     -- Combinational with a register        ; 1489                      ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 3268                      ;
;     -- 3 input functions                    ; 1730                      ;
;     -- <=2 input functions                  ; 367                       ;
;     -- Register only                        ; 578                       ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 4380                      ;
;     -- arithmetic mode                      ; 985                       ;
;                                             ;                           ;
; Total registers*                            ; 2,067 / 17,056 ( 12 % )   ;
;     -- Dedicated logic registers            ; 2,067 / 15,408 ( 13 % )   ;
;     -- I/O registers                        ; 0 / 1,648 ( 0 % )         ;
;                                             ;                           ;
; Total LABs:  partially or completely used   ; 480 / 963 ( 50 % )        ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 57 / 344 ( 17 % )         ;
;     -- Clock pins                           ; 1 / 7 ( 14 % )            ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )             ;
;                                             ;                           ;
; M9Ks                                        ; 8 / 56 ( 14 % )           ;
; Total block memory bits                     ; 16,600 / 516,096 ( 3 % )  ;
; Total block memory implementation bits      ; 73,728 / 516,096 ( 14 % ) ;
; Embedded Multiplier 9-bit elements          ; 8 / 112 ( 7 % )           ;
; PLLs                                        ; 1 / 4 ( 25 % )            ;
; Global signals                              ; 4                         ;
;     -- Global clocks                        ; 4 / 20 ( 20 % )           ;
; JTAGs                                       ; 0 / 1 ( 0 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )             ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )             ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )             ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )             ;
; Average interconnect usage (total/H/V)      ; 30.7% / 30.8% / 30.6%     ;
; Peak interconnect usage (total/H/V)         ; 74.5% / 73.2% / 76.4%     ;
; Maximum fan-out                             ; 1908                      ;
; Highest non-global fan-out                  ; 201                       ;
; Total fan-out                               ; 26846                     ;
; Average fan-out                             ; 3.32                      ;
+---------------------------------------------+---------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 5943 / 15408 ( 39 % ) ; 0 / 15408 ( 0 % )              ;
;     -- Combinational with no register       ; 3876                  ; 0                              ;
;     -- Register only                        ; 578                   ; 0                              ;
;     -- Combinational with a register        ; 1489                  ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 3268                  ; 0                              ;
;     -- 3 input functions                    ; 1730                  ; 0                              ;
;     -- <=2 input functions                  ; 367                   ; 0                              ;
;     -- Register only                        ; 578                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 4380                  ; 0                              ;
;     -- arithmetic mode                      ; 985                   ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 2067                  ; 0                              ;
;     -- Dedicated logic registers            ; 2067 / 15408 ( 13 % ) ; 0 / 15408 ( 0 % )              ;
;     -- I/O registers                        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 480 / 963 ( 50 % )    ; 0 / 963 ( 0 % )                ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 57                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 8 / 112 ( 7 % )       ; 0 / 112 ( 0 % )                ;
; Total memory bits                           ; 16600                 ; 0                              ;
; Total RAM block bits                        ; 73728                 ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ;
; M9K                                         ; 8 / 56 ( 14 % )       ; 0 / 56 ( 0 % )                 ;
; Clock control block                         ; 2 / 24 ( 8 % )        ; 2 / 24 ( 8 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 1909                  ; 2                              ;
;     -- Registered Input Connections         ; 1902                  ; 0                              ;
;     -- Output Connections                   ; 2                     ; 1909                           ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 27011                 ; 1919                           ;
;     -- Registered Connections               ; 9340                  ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 1911                           ;
;     -- hard_block:auto_generated_inst       ; 1911                  ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 26                    ; 2                              ;
;     -- Output Ports                         ; 31                    ; 2                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; clock       ; T2    ; 2        ; 0            ; 14           ; 14           ; 176                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; kpd1_row[0] ; B20   ; 7        ; 35           ; 29           ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; On           ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; kpd1_row[1] ; B19   ; 7        ; 32           ; 29           ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; On           ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; kpd1_row[2] ; B18   ; 7        ; 32           ; 29           ; 21           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; On           ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; kpd1_row[3] ; B17   ; 7        ; 30           ; 29           ; 21           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; On           ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; kpd2_row[0] ; B4    ; 8        ; 5            ; 29           ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; On           ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; kpd2_row[1] ; B3    ; 8        ; 3            ; 29           ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; On           ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; kpd2_row[2] ; B1    ; 1        ; 0            ; 27           ; 14           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; On           ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; kpd2_row[3] ; C1    ; 1        ; 0            ; 26           ; 21           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; On           ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; port0[0]    ; A4    ; 8        ; 5            ; 29           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; port0[10]   ; A15   ; 7        ; 26           ; 29           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; port0[11]   ; A16   ; 7        ; 30           ; 29           ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; port0[12]   ; A17   ; 7        ; 30           ; 29           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; port0[13]   ; A18   ; 7        ; 32           ; 29           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; port0[14]   ; A19   ; 7        ; 32           ; 29           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; port0[15]   ; A20   ; 7        ; 35           ; 29           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; port0[1]    ; C3    ; 8        ; 3            ; 29           ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; port0[2]    ; A5    ; 8        ; 7            ; 29           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; port0[3]    ; A6    ; 8        ; 11           ; 29           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; port0[4]    ; A7    ; 8        ; 11           ; 29           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; port0[5]    ; A8    ; 8        ; 14           ; 29           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; port0[6]    ; A9    ; 8        ; 16           ; 29           ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; port0[7]    ; A10   ; 8        ; 16           ; 29           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; port0[8]    ; A13   ; 7        ; 21           ; 29           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; port0[9]    ; A14   ; 7        ; 23           ; 29           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; reset       ; W13   ; 4        ; 26           ; 0            ; 28           ; 162                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; disp_anode[0] ; R1    ; 2        ; 0            ; 10           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp_anode[1] ; P1    ; 2        ; 0            ; 11           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp_anode[2] ; N1    ; 2        ; 0            ; 12           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp_anode[3] ; M1    ; 2        ; 0            ; 13           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp_anode[4] ; R2    ; 2        ; 0            ; 10           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp_anode[5] ; P2    ; 2        ; 0            ; 11           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp_anode[6] ; N2    ; 2        ; 0            ; 12           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp_anode[7] ; M2    ; 2        ; 0            ; 13           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp_seg[0]   ; A3    ; 8        ; 3            ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp_seg[1]   ; B2    ; 1        ; 0            ; 27           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp_seg[2]   ; C2    ; 1        ; 0            ; 26           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp_seg[3]   ; D2    ; 1        ; 0            ; 25           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp_seg[4]   ; F2    ; 1        ; 0            ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp_seg[5]   ; H2    ; 1        ; 0            ; 21           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp_seg[6]   ; J2    ; 1        ; 0            ; 20           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; kpd1_col[0]   ; B16   ; 7        ; 28           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; kpd1_col[1]   ; B15   ; 7        ; 26           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; kpd1_col[2]   ; B14   ; 7        ; 23           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; kpd1_col[3]   ; B13   ; 7        ; 21           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; kpd2_col[0]   ; E1    ; 1        ; 0            ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; kpd2_col[1]   ; F1    ; 1        ; 0            ; 23           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; kpd2_col[2]   ; H1    ; 1        ; 0            ; 21           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; kpd2_col[3]   ; J1    ; 1        ; 0            ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_dbus[0]   ; B7    ; 8        ; 11           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_dbus[1]   ; B6    ; 8        ; 11           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_dbus[2]   ; B5    ; 8        ; 7            ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_dbus[3]   ; C4    ; 8        ; 1            ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_e         ; B8    ; 8        ; 14           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_rs        ; B9    ; 8        ; 14           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led_on        ; E4    ; 1        ; 0            ; 26           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; pll_c1        ; AA3   ; 3        ; 5            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                      ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; E4       ; DIFFIO_L2p, nRESET                       ; Use as regular IO        ; led_on                  ; Dual Purpose Pin          ;
; D1       ; DIFFIO_L4n, DATA1, ASDO                  ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L6p, FLASH_nCE, nCSO              ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; K6       ; nSTATUS                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; K2       ; DCLK                                     ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; K1       ; DATA0                                    ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; K5       ; nCONFIG                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; L3       ; nCE                                      ; -                        ; -                       ; Dedicated Programming Pin ;
; M18      ; CONF_DONE                                ; -                        ; -                       ; Dedicated Programming Pin ;
; M17      ; MSEL0                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; L18      ; MSEL1                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; L17      ; MSEL2                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; K20      ; MSEL3                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; K22      ; DIFFIO_R16n, nCEO                        ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; B18      ; DIFFIO_T27p, PADD0                       ; Use as regular IO        ; kpd1_row[2]             ; Dual Purpose Pin          ;
; A17      ; DIFFIO_T25n, PADD1                       ; Use as regular IO        ; port0[12]               ; Dual Purpose Pin          ;
; B17      ; DIFFIO_T25p, PADD2                       ; Use as regular IO        ; kpd1_row[3]             ; Dual Purpose Pin          ;
; A15      ; DIFFIO_T20n, PADD5                       ; Use as regular IO        ; port0[10]               ; Dual Purpose Pin          ;
; B15      ; DIFFIO_T20p, PADD6                       ; Use as regular IO        ; kpd1_col[1]             ; Dual Purpose Pin          ;
; A14      ; DIFFIO_T18n, PADD9                       ; Use as regular IO        ; port0[9]                ; Dual Purpose Pin          ;
; B14      ; DIFFIO_T18p, PADD10                      ; Use as regular IO        ; kpd1_col[2]             ; Dual Purpose Pin          ;
; A13      ; DIFFIO_T17n, PADD11                      ; Use as regular IO        ; port0[8]                ; Dual Purpose Pin          ;
; B13      ; DIFFIO_T17p, PADD12, DQS4T/CQ5T,DPCLK9   ; Use as regular IO        ; kpd1_col[3]             ; Dual Purpose Pin          ;
; A9       ; DIFFIO_T13n, PADD16                      ; Use as regular IO        ; port0[6]                ; Dual Purpose Pin          ;
; B9       ; DIFFIO_T13p, PADD17, DQS5T/CQ5T#,DPCLK10 ; Use as regular IO        ; lcd_rs                  ; Dual Purpose Pin          ;
; A8       ; DIFFIO_T12n, DATA2                       ; Use as regular IO        ; port0[5]                ; Dual Purpose Pin          ;
; B8       ; DIFFIO_T12p, DATA3                       ; Use as regular IO        ; lcd_e                   ; Dual Purpose Pin          ;
; A7       ; DIFFIO_T11n, PADD18                      ; Use as regular IO        ; port0[4]                ; Dual Purpose Pin          ;
; B7       ; DIFFIO_T11p, DATA4                       ; Use as regular IO        ; lcd_dbus[0]             ; Dual Purpose Pin          ;
; A6       ; DIFFIO_T10n, PADD19                      ; Use as regular IO        ; port0[3]                ; Dual Purpose Pin          ;
; B6       ; DIFFIO_T10p, DATA15                      ; Use as regular IO        ; lcd_dbus[1]             ; Dual Purpose Pin          ;
; A5       ; DATA5                                    ; Use as regular IO        ; port0[2]                ; Dual Purpose Pin          ;
; B4       ; DIFFIO_T5p, DATA8                        ; Use as regular IO        ; kpd2_row[0]             ; Dual Purpose Pin          ;
; A3       ; DIFFIO_T3n, DATA10                       ; Use as regular IO        ; disp_seg[0]             ; Dual Purpose Pin          ;
; B3       ; DIFFIO_T3p, DATA11                       ; Use as regular IO        ; kpd2_row[1]             ; Dual Purpose Pin          ;
; C4       ; DIFFIO_T2p, DATA12, DQS1T/CQ1T#,CDPCLK7  ; Use as regular IO        ; lcd_dbus[3]             ; Dual Purpose Pin          ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 17 / 32 ( 53 % ) ; 3.3V          ; --           ;
; 2        ; 9 / 47 ( 19 % )  ; 3.3V          ; --           ;
; 3        ; 1 / 46 ( 2 % )   ; 2.5V          ; --           ;
; 4        ; 1 / 41 ( 2 % )   ; 3.3V          ; --           ;
; 5        ; 0 / 45 ( 0 % )   ; 2.5V          ; --           ;
; 6        ; 1 / 43 ( 2 % )   ; 2.5V          ; --           ;
; 7        ; 16 / 47 ( 34 % ) ; 3.3V          ; --           ;
; 8        ; 17 / 43 ( 40 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 354        ; 8        ; disp_seg[0]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A4       ; 350        ; 8        ; port0[0]                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 345        ; 8        ; port0[2]                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 336        ; 8        ; port0[3]                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 334        ; 8        ; port0[4]                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 332        ; 8        ; port0[5]                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 328        ; 8        ; port0[6]                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 326        ; 8        ; port0[7]                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 321        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A12      ; 319        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 314        ; 7        ; port0[8]                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 312        ; 7        ; port0[9]                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 307        ; 7        ; port0[10]                                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ; 298        ; 7        ; port0[11]                                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A17      ; 296        ; 7        ; port0[12]                                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ; 291        ; 7        ; port0[13]                                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A19      ; 290        ; 7        ; port0[14]                                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A20      ; 284        ; 7        ; port0[15]                                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A21      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 102        ; 3        ; pll_c1                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA4      ; 106        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA5      ; 108        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA7      ; 115        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 123        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 126        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 134        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA12     ; 136        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA13     ; 138        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 140        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 145        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 149        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 151        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ; 163        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA19     ; 164        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 169        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 179        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB3      ; 103        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 107        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 109        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB7      ; 116        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 135        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 137        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB13     ; 139        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 141        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 146        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 150        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 152        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 162        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 165        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 170        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 2          ; 1        ; kpd2_row[2]                                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; B2       ; 1          ; 1        ; disp_seg[1]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B3       ; 355        ; 8        ; kpd2_row[1]                                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; B4       ; 351        ; 8        ; kpd2_row[0]                                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; B5       ; 346        ; 8        ; lcd_dbus[2]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B6       ; 337        ; 8        ; lcd_dbus[1]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 335        ; 8        ; lcd_dbus[0]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 333        ; 8        ; lcd_e                                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ; 329        ; 8        ; lcd_rs                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 327        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 322        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B12      ; 320        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 315        ; 7        ; kpd1_col[3]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 313        ; 7        ; kpd1_col[2]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 308        ; 7        ; kpd1_col[1]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B16      ; 299        ; 7        ; kpd1_col[0]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B17      ; 297        ; 7        ; kpd1_row[3]                                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; B18      ; 292        ; 7        ; kpd1_row[2]                                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; B19      ; 289        ; 7        ; kpd1_row[1]                                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; B20      ; 285        ; 7        ; kpd1_row[0]                                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; B21      ; 269        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B22      ; 268        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; kpd2_row[3]                                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; C2       ; 6          ; 1        ; disp_seg[2]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 358        ; 8        ; port0[1]                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C4       ; 359        ; 8        ; lcd_dbus[3]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 349        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 340        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 339        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C10      ; 330        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ; 309        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 300        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C17      ; 286        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 282        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 270        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 267        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 266        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 9          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D2       ; 8          ; 1        ; disp_seg[3]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D6       ; 356        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D10      ; 324        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D12      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D13      ; 310        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D15      ; 293        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D17      ; 281        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D19      ; 283        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 271        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D21      ; 261        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D22      ; 260        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 14         ; 1        ; kpd2_col[0]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 13         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 4          ; 1        ; led_on                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E5       ; 363        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ; 362        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 357        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E9       ; 338        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E10      ; 325        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 317        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 316        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 311        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ; 301        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 294        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ; 275        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E18      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E21      ; 256        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 255        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 16         ; 1        ; kpd2_col[1]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 15         ; 1        ; disp_seg[4]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ; 360        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 352        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 347        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 348        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 318        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ; 302        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F13      ; 306        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F14      ; 279        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 276        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ; 274        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 272        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F19      ; 263        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 262        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 251        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 250        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 39         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 17         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G7       ; 361        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 353        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 342        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G10      ; 341        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 331        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 305        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G13      ; 295        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 280        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G15      ; 278        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G16      ; 277        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G17      ; 273        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ; 264        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 226        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G22      ; 225        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H1       ; 26         ; 1        ; kpd2_col[2]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 25         ; 1        ; disp_seg[5]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H5       ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H6       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ; 344        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H10      ; 343        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ; 323        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ; 304        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 303        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 288        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 287        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H16      ; 259        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H17      ; 265        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 257        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H19      ; 254        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H20      ; 253        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 246        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ; 245        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 29         ; 1        ; kpd2_col[3]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 28         ; 1        ; disp_seg[6]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ; 27         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J4       ; 24         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ; 238        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 243        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J17      ; 258        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J18      ; 249        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J20      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J21      ; 242        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 241        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 31         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; K2       ; 30         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; K3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K5       ; 32         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 19         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ; 236        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 244        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K17      ; 247        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K18      ; 248        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 237        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K20      ; 231        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 240        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 239        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 35         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ; 34         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ; 37         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 33         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ; 233        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 232        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L17      ; 230        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 229        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L21      ; 235        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 234        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 45         ; 2        ; disp_anode[3]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 44         ; 2        ; disp_anode[7]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ; 47         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M7       ; 65         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 66         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ; 195        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ; 222        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M17      ; 228        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 227        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ; 221        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M20      ; 220        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 219        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 218        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 49         ; 2        ; disp_anode[2]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 48         ; 2        ; disp_anode[6]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N5       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ; 64         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N7       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N8       ; 67         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ; 189        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 196        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 205        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N17      ; 214        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N18      ; 215        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 213        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 212        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 217        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 216        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 53         ; 2        ; disp_anode[1]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 52         ; 2        ; disp_anode[5]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 57         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 63         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P7       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P8       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ; 180        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 192        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 193        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P17      ; 197        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P18      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 208        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P21      ; 211        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 210        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 55         ; 2        ; disp_anode[0]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ; 54         ; 2        ; disp_anode[4]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R5       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R9       ; 88         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 90         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 97         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 98         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 153        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R16      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R17      ; 194        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R18      ; 203        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ; 204        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R20      ; 200        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ; 207        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 206        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 41         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T2       ; 40         ; 2        ; clock                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T3       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T4       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T7       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T8       ; 89         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 91         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 121        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 148        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ; 160        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 161        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ; 171        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T17      ; 181        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T18      ; 182        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 224        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 223        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U1       ; 60         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ; 94         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ; 95         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U9       ; 112        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U10      ; 122        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U11      ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U12      ; 147        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U13      ; 156        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U14      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U15      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U19      ; 188        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 187        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 202        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 201        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 62         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 61         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ; 93         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ; 92         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V7       ; 105        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 113        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 119        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V10      ; 120        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 142        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 154        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 157        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 158        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 168        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 199        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 198        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 69         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 68         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W5       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ; 104        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 110        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 114        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W10      ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W12      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W13      ; 143        ; 4        ; reset                                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W14      ; 155        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W15      ; 159        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W17      ; 166        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ; 184        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W20      ; 183        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ; 191        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 190        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y2       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y3       ; 99         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 96         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y6       ; 101        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 111        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 117        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 144        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 167        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y21      ; 186        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 185        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------------------------+
; PLL Summary                                                                                   ;
+-------------------------------+---------------------------------------------------------------+
; Name                          ; PLL:U6|altpll:altpll_component|PLL_altpll:auto_generated|pll1 ;
+-------------------------------+---------------------------------------------------------------+
; SDC pin name                  ; U6|altpll_component|auto_generated|pll1                       ;
; PLL mode                      ; Normal                                                        ;
; Compensate clock              ; clock0                                                        ;
; Compensated input/output pins ; --                                                            ;
; Switchover type               ; --                                                            ;
; Input frequency 0             ; 50.0 MHz                                                      ;
; Input frequency 1             ; --                                                            ;
; Nominal PFD frequency         ; 50.0 MHz                                                      ;
; Nominal VCO frequency         ; 300.0 MHz                                                     ;
; VCO post scale K counter      ; 2                                                             ;
; VCO frequency control         ; Auto                                                          ;
; VCO phase shift step          ; 416 ps                                                        ;
; VCO multiply                  ; --                                                            ;
; VCO divide                    ; --                                                            ;
; Freq min lock                 ; 50.01 MHz                                                     ;
; Freq max lock                 ; 108.37 MHz                                                    ;
; M VCO Tap                     ; 0                                                             ;
; M Initial                     ; 1                                                             ;
; M value                       ; 6                                                             ;
; N value                       ; 1                                                             ;
; Charge pump current           ; setting 1                                                     ;
; Loop filter resistance        ; setting 27                                                    ;
; Loop filter capacitance       ; setting 0                                                     ;
; Bandwidth                     ; 1.03 MHz to 1.97 MHz                                          ;
; Bandwidth type                ; Medium                                                        ;
; Real time reconfigurable      ; Off                                                           ;
; Scan chain MIF file           ; --                                                            ;
; Preserve PLL counter order    ; Off                                                           ;
; PLL location                  ; PLL_1                                                         ;
; Inclk0 signal                 ; clock                                                         ;
; Inclk1 signal                 ; --                                                            ;
; Inclk0 signal type            ; Dedicated Pin                                                 ;
; Inclk1 signal type            ; --                                                            ;
+-------------------------------+---------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                          ;
+--------------------------------------------------------------------------------------+--------------+------+--------+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+------------------------------------------------+
; Name                                                                                 ; Output Clock ; Mult ; Div    ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low   ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                   ;
+--------------------------------------------------------------------------------------+--------------+------+--------+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+------------------------------------------------+
; PLL:U6|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_clk[0]            ; clock0       ; 1    ; 2      ; 25.0 MHz         ; 0 (0 ps)    ; 3.75 (416 ps)    ; 50/50      ; C0      ; 12            ; 6/6 Even     ; --            ; 1       ; 0       ; U6|altpll_component|auto_generated|pll1|clk[0] ;
; PLL:U6|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_clk[1]            ; clock1       ; 3    ; 100000 ; 0.0 MHz          ; 0 (0 ps)    ; 0.09 (416 ps)    ; 50/50      ; C2      ; 500           ; 250/250 Even ; C1            ; 1       ; 0       ; U6|altpll_component|auto_generated|pll1|clk[1] ;
; PLL:U6|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_clk[1]~cascade_in ; --           ; --   ; --     ; --               ; --          ; --               ; --         ; C1      ; 400           ; 200/200 Even ; --            ; 1       ; 0       ;                                                ;
+--------------------------------------------------------------------------------------+--------------+------+--------+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+------------------------------------------------+


+-----------------------------------------------+
; I/O Assignment Warnings                       ;
+---------------+-------------------------------+
; Pin Name      ; Reason                        ;
+---------------+-------------------------------+
; lcd_e         ; Missing drive strength        ;
; lcd_rs        ; Missing drive strength        ;
; lcd_dbus[0]   ; Missing drive strength        ;
; lcd_dbus[1]   ; Missing drive strength        ;
; lcd_dbus[2]   ; Missing drive strength        ;
; lcd_dbus[3]   ; Missing drive strength        ;
; led_on        ; Missing drive strength        ;
; kpd1_col[0]   ; Missing drive strength        ;
; kpd1_col[1]   ; Missing drive strength        ;
; kpd1_col[2]   ; Missing drive strength        ;
; kpd1_col[3]   ; Missing drive strength        ;
; kpd2_col[0]   ; Missing drive strength        ;
; kpd2_col[1]   ; Missing drive strength        ;
; kpd2_col[2]   ; Missing drive strength        ;
; kpd2_col[3]   ; Missing drive strength        ;
; disp_seg[0]   ; Missing drive strength        ;
; disp_seg[1]   ; Missing drive strength        ;
; disp_seg[2]   ; Missing drive strength        ;
; disp_seg[3]   ; Missing drive strength        ;
; disp_seg[4]   ; Missing drive strength        ;
; disp_seg[5]   ; Missing drive strength        ;
; disp_seg[6]   ; Missing drive strength        ;
; disp_anode[0] ; Missing drive strength        ;
; disp_anode[1] ; Missing drive strength        ;
; disp_anode[2] ; Missing drive strength        ;
; disp_anode[3] ; Missing drive strength        ;
; disp_anode[4] ; Missing drive strength        ;
; disp_anode[5] ; Missing drive strength        ;
; disp_anode[6] ; Missing drive strength        ;
; disp_anode[7] ; Missing drive strength        ;
; pll_c1        ; Incomplete set of assignments ;
; pll_c1        ; Missing location assignment   ;
+---------------+-------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+
; Compilation Hierarchy Node                                  ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                    ; Entity Name            ; Library Name ;
+-------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+
; |top                                                        ; 5943 (256)  ; 2067 (75)                 ; 0 (0)         ; 16600       ; 8    ; 8            ; 0       ; 4         ; 57   ; 0            ; 3876 (175)   ; 578 (34)          ; 1489 (49)        ; |top                                                                                                                                                                                                                                   ; top                    ; work         ;
;    |CPU:U5|                                                 ; 5102 (0)    ; 1844 (0)                  ; 0 (0)         ; 216         ; 6    ; 8            ; 0       ; 4         ; 0    ; 0            ; 3258 (0)     ; 534 (0)           ; 1310 (0)         ; |top|CPU:U5                                                                                                                                                                                                                            ; CPU                    ; work         ;
;       |ALU:ALU|                                             ; 2385 (722)  ; 812 (0)                   ; 0 (0)         ; 216         ; 6    ; 8            ; 0       ; 4         ; 0    ; 0            ; 1569 (716)   ; 232 (0)           ; 584 (49)         ; |top|CPU:U5|ALU:ALU                                                                                                                                                                                                                    ; ALU                    ; work         ;
;          |Divider:DIV1|                                     ; 1446 (0)    ; 593 (0)                   ; 0 (0)         ; 168         ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 853 (0)      ; 152 (0)           ; 441 (0)          ; |top|CPU:U5|ALU:ALU|Divider:DIV1                                                                                                                                                                                                       ; Divider                ; work         ;
;             |lpm_divide:LPM_DIVIDE_component|               ; 1446 (0)    ; 593 (0)                   ; 0 (0)         ; 168         ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 853 (0)      ; 152 (0)           ; 441 (0)          ; |top|CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component                                                                                                                                                                       ; lpm_divide             ; work         ;
;                |lpm_divide_m9t:auto_generated|              ; 1446 (0)    ; 593 (0)                   ; 0 (0)         ; 168         ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 853 (0)      ; 152 (0)           ; 441 (0)          ; |top|CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated                                                                                                                                         ; lpm_divide_m9t         ; work         ;
;                   |abs_divider_40h:divider|                 ; 1446 (83)   ; 593 (20)                  ; 0 (0)         ; 168         ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 853 (50)     ; 152 (17)          ; 441 (16)         ; |top|CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider                                                                                                                 ; abs_divider_40h        ; work         ;
;                      |alt_u_div_8tf:divider|                ; 1310 (1278) ; 573 (560)                 ; 0 (0)         ; 168         ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 737 (718)    ; 135 (135)         ; 438 (425)        ; |top|CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider                                                                                           ; alt_u_div_8tf          ; work         ;
;                         |add_sub_8pc:add_sub_1|             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|add_sub_8pc:add_sub_1                                                                     ; add_sub_8pc            ; work         ;
;                         |altshift_taps:DFFQuotient_rtl_0|   ; 8 (0)       ; 3 (0)                     ; 0 (0)         ; 42          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 3 (0)            ; |top|CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|altshift_taps:DFFQuotient_rtl_0                                                           ; altshift_taps          ; work         ;
;                            |shift_taps_4no:auto_generated|  ; 8 (0)       ; 3 (0)                     ; 0 (0)         ; 42          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 3 (0)            ; |top|CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|altshift_taps:DFFQuotient_rtl_0|shift_taps_4no:auto_generated                             ; shift_taps_4no         ; work         ;
;                               |altsyncram_ab81:altsyncram2| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 42          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|altshift_taps:DFFQuotient_rtl_0|shift_taps_4no:auto_generated|altsyncram_ab81:altsyncram2 ; altsyncram_ab81        ; work         ;
;                               |cntr_bpf:cntr1|              ; 8 (8)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 3 (3)            ; |top|CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|altshift_taps:DFFQuotient_rtl_0|shift_taps_4no:auto_generated|cntr_bpf:cntr1              ; cntr_bpf               ; work         ;
;                         |altshift_taps:DFFQuotient_rtl_1|   ; 8 (0)       ; 3 (0)                     ; 0 (0)         ; 48          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 3 (0)            ; |top|CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|altshift_taps:DFFQuotient_rtl_1                                                           ; altshift_taps          ; work         ;
;                            |shift_taps_ano:auto_generated|  ; 8 (0)       ; 3 (0)                     ; 0 (0)         ; 48          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 3 (0)            ; |top|CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|altshift_taps:DFFQuotient_rtl_1|shift_taps_ano:auto_generated                             ; shift_taps_ano         ; work         ;
;                               |altsyncram_fb81:altsyncram2| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 48          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|altshift_taps:DFFQuotient_rtl_1|shift_taps_ano:auto_generated|altsyncram_fb81:altsyncram2 ; altsyncram_fb81        ; work         ;
;                               |cntr_apf:cntr1|              ; 8 (8)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 3 (3)            ; |top|CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|altshift_taps:DFFQuotient_rtl_1|shift_taps_ano:auto_generated|cntr_apf:cntr1              ; cntr_apf               ; work         ;
;                         |altshift_taps:DFFQuotient_rtl_2|   ; 8 (0)       ; 3 (0)                     ; 0 (0)         ; 30          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 3 (0)            ; |top|CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|altshift_taps:DFFQuotient_rtl_2                                                           ; altshift_taps          ; work         ;
;                            |shift_taps_2no:auto_generated|  ; 8 (0)       ; 3 (0)                     ; 0 (0)         ; 30          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 3 (0)            ; |top|CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|altshift_taps:DFFQuotient_rtl_2|shift_taps_2no:auto_generated                             ; shift_taps_2no         ; work         ;
;                               |altsyncram_6b81:altsyncram2| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 30          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|altshift_taps:DFFQuotient_rtl_2|shift_taps_2no:auto_generated|altsyncram_6b81:altsyncram2 ; altsyncram_6b81        ; work         ;
;                               |cntr_9pf:cntr1|              ; 8 (8)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 3 (3)            ; |top|CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|altshift_taps:DFFQuotient_rtl_2|shift_taps_2no:auto_generated|cntr_9pf:cntr1              ; cntr_9pf               ; work         ;
;                         |altshift_taps:DFFQuotient_rtl_3|   ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 24          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |top|CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|altshift_taps:DFFQuotient_rtl_3                                                           ; altshift_taps          ; work         ;
;                            |shift_taps_bno:auto_generated|  ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 24          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |top|CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|altshift_taps:DFFQuotient_rtl_3|shift_taps_bno:auto_generated                             ; shift_taps_bno         ; work         ;
;                               |altsyncram_2b81:altsyncram2| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 24          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|altshift_taps:DFFQuotient_rtl_3|shift_taps_bno:auto_generated|altsyncram_2b81:altsyncram2 ; altsyncram_2b81        ; work         ;
;                               |cntr_7pf:cntr1|              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |top|CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|altshift_taps:DFFQuotient_rtl_3|shift_taps_bno:auto_generated|cntr_7pf:cntr1              ; cntr_7pf               ; work         ;
;                         |altshift_taps:DFFQuotient_rtl_4|   ; 5 (0)       ; 2 (0)                     ; 0 (0)         ; 24          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 2 (0)            ; |top|CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|altshift_taps:DFFQuotient_rtl_4                                                           ; altshift_taps          ; work         ;
;                            |shift_taps_9no:auto_generated|  ; 5 (0)       ; 2 (0)                     ; 0 (0)         ; 24          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 2 (0)            ; |top|CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|altshift_taps:DFFQuotient_rtl_4|shift_taps_9no:auto_generated                             ; shift_taps_9no         ; work         ;
;                               |altsyncram_5b81:altsyncram2| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 24          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|altshift_taps:DFFQuotient_rtl_4|shift_taps_9no:auto_generated|altsyncram_5b81:altsyncram2 ; altsyncram_5b81        ; work         ;
;                               |cntr_6pf:cntr1|              ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |top|CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|altshift_taps:DFFQuotient_rtl_4|shift_taps_9no:auto_generated|cntr_6pf:cntr1              ; cntr_6pf               ; work         ;
;                      |lpm_abs_j0a:my_abs_den|               ; 62 (62)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 0 (0)             ; 33 (33)          ; |top|CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|lpm_abs_j0a:my_abs_den                                                                                          ; lpm_abs_j0a            ; work         ;
;                      |lpm_abs_j0a:my_abs_num|               ; 47 (47)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (37)      ; 0 (0)             ; 10 (10)          ; |top|CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|lpm_abs_j0a:my_abs_num                                                                                          ; lpm_abs_j0a            ; work         ;
;          |Multiplier:MUL1|                                  ; 219 (0)     ; 219 (0)                   ; 0 (0)         ; 48          ; 1    ; 8            ; 0       ; 4         ; 0    ; 0            ; 0 (0)        ; 80 (0)            ; 139 (0)          ; |top|CPU:U5|ALU:ALU|Multiplier:MUL1                                                                                                                                                                                                    ; Multiplier             ; work         ;
;             |lpm_mult:lpm_mult_component|                   ; 219 (0)     ; 219 (0)                   ; 0 (0)         ; 48          ; 1    ; 8            ; 0       ; 4         ; 0    ; 0            ; 0 (0)        ; 80 (0)            ; 139 (0)          ; |top|CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component                                                                                                                                                                        ; lpm_mult               ; work         ;
;                |mult_7qs:auto_generated|                    ; 219 (218)   ; 219 (218)                 ; 0 (0)         ; 48          ; 1    ; 8            ; 0       ; 4         ; 0    ; 0            ; 0 (0)        ; 80 (80)           ; 139 (138)        ; |top|CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated                                                                                                                                                ; mult_7qs               ; work         ;
;                   |altshift_taps:dffe52_rtl_0|              ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 48          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |top|CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|altshift_taps:dffe52_rtl_0                                                                                                                     ; altshift_taps          ; work         ;
;                      |shift_taps_gmq:auto_generated|        ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 48          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |top|CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|altshift_taps:dffe52_rtl_0|shift_taps_gmq:auto_generated                                                                                       ; shift_taps_gmq         ; work         ;
;                         |altsyncram_jf81:altsyncram2|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 48          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|altshift_taps:dffe52_rtl_0|shift_taps_gmq:auto_generated|altsyncram_jf81:altsyncram2                                                           ; altsyncram_jf81        ; work         ;
;                         |cntr_4pf:cntr1|                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top|CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|altshift_taps:dffe52_rtl_0|shift_taps_gmq:auto_generated|cntr_4pf:cntr1                                                                        ; cntr_4pf               ; work         ;
;       |ControlUnit:CU|                                      ; 402 (402)   ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 342 (342)    ; 1 (1)             ; 59 (59)          ; |top|CPU:U5|ControlUnit:CU                                                                                                                                                                                                             ; ControlUnit            ; work         ;
;       |InstDecoder:INST_DCD|                                ; 20 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 1 (1)            ; |top|CPU:U5|InstDecoder:INST_DCD                                                                                                                                                                                                       ; InstDecoder            ; work         ;
;       |ProgramCounter:PROGCOUNTR|                           ; 36 (36)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 3 (3)             ; 29 (29)          ; |top|CPU:U5|ProgramCounter:PROGCOUNTR                                                                                                                                                                                                  ; ProgramCounter         ; work         ;
;       |RegisterFile:REGFILE|                                ; 2316 (2316) ; 992 (992)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1324 (1324)  ; 298 (298)         ; 694 (694)        ; |top|CPU:U5|RegisterFile:REGFILE                                                                                                                                                                                                       ; RegisterFile           ; work         ;
;    |KeypadScanner:U2|                                       ; 41 (41)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 5 (5)             ; 17 (17)          ; |top|KeypadScanner:U2                                                                                                                                                                                                                  ; KeypadScanner          ; work         ;
;    |KeypadScanner:U3|                                       ; 41 (41)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 1 (1)             ; 22 (22)          ; |top|KeypadScanner:U3                                                                                                                                                                                                                  ; KeypadScanner          ; work         ;
;    |LCDDriver:U1|                                           ; 179 (179)   ; 38 (38)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 140 (140)    ; 1 (1)             ; 38 (38)          ; |top|LCDDriver:U1                                                                                                                                                                                                                      ; LCDDriver              ; work         ;
;    |Memory:U4|                                              ; 169 (164)   ; 48 (48)                   ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 119 (114)    ; 3 (3)             ; 47 (47)          ; |top|Memory:U4                                                                                                                                                                                                                         ; Memory                 ; work         ;
;       |ByteEnableEncoder:BE_ENCODER_A|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|Memory:U4|ByteEnableEncoder:BE_ENCODER_A                                                                                                                                                                                          ; ByteEnableEncoder      ; work         ;
;       |ByteEnableEncoder:BE_ENCODER_B|                      ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |top|Memory:U4|ByteEnableEncoder:BE_ENCODER_B                                                                                                                                                                                          ; ByteEnableEncoder      ; work         ;
;       |IpMem:IP_MEM|                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|Memory:U4|IpMem:IP_MEM                                                                                                                                                                                                            ; IpMem                  ; work         ;
;          |altsyncram:altsyncram_component|                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|Memory:U4|IpMem:IP_MEM|altsyncram:altsyncram_component                                                                                                                                                                            ; altsyncram             ; work         ;
;             |altsyncram_uov3:auto_generated|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|Memory:U4|IpMem:IP_MEM|altsyncram:altsyncram_component|altsyncram_uov3:auto_generated                                                                                                                                             ; altsyncram_uov3        ; work         ;
;    |PLL:U6|                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|PLL:U6                                                                                                                                                                                                                            ; PLL                    ; work         ;
;       |altpll:altpll_component|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|PLL:U6|altpll:altpll_component                                                                                                                                                                                                    ; altpll                 ; work         ;
;          |PLL_altpll:auto_generated|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|PLL:U6|altpll:altpll_component|PLL_altpll:auto_generated                                                                                                                                                                          ; PLL_altpll             ; work         ;
;    |SevenSegmentController:U7|                              ; 128 (128)   ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 110 (110)    ; 0 (0)             ; 18 (18)          ; |top|SevenSegmentController:U7                                                                                                                                                                                                         ; SevenSegmentController ; work         ;
;    |lpm_divide:Div0|                                        ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; |top|lpm_divide:Div0                                                                                                                                                                                                                   ; lpm_divide             ; work         ;
;       |lpm_divide_ghm:auto_generated|                       ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; |top|lpm_divide:Div0|lpm_divide_ghm:auto_generated                                                                                                                                                                                     ; lpm_divide_ghm         ; work         ;
;          |sign_div_unsign_8kh:divider|                      ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; |top|lpm_divide:Div0|lpm_divide_ghm:auto_generated|sign_div_unsign_8kh:divider                                                                                                                                                         ; sign_div_unsign_8kh    ; work         ;
;             |alt_u_div_44f:divider|                         ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 0 (0)            ; |top|lpm_divide:Div0|lpm_divide_ghm:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_44f:divider                                                                                                                                   ; alt_u_div_44f          ; work         ;
;    |lpm_divide:Mod0|                                        ; 20 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 0 (0)            ; |top|lpm_divide:Mod0                                                                                                                                                                                                                   ; lpm_divide             ; work         ;
;       |lpm_divide_k9m:auto_generated|                       ; 20 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 0 (0)            ; |top|lpm_divide:Mod0|lpm_divide_k9m:auto_generated                                                                                                                                                                                     ; lpm_divide_k9m         ; work         ;
;          |sign_div_unsign_9kh:divider|                      ; 20 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 0 (0)            ; |top|lpm_divide:Mod0|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider                                                                                                                                                         ; sign_div_unsign_9kh    ; work         ;
;             |alt_u_div_64f:divider|                         ; 20 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 0 (0)            ; |top|lpm_divide:Mod0|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider                                                                                                                                   ; alt_u_div_64f          ; work         ;
+-------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                           ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; lcd_e         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_rs        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_dbus[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_dbus[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_dbus[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_dbus[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led_on        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; kpd1_col[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; kpd1_col[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; kpd1_col[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; kpd1_col[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; kpd2_col[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; kpd2_col[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; kpd2_col[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; kpd2_col[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp_seg[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp_seg[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp_seg[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp_seg[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp_seg[4]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp_seg[5]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp_seg[6]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp_anode[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp_anode[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp_anode[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp_anode[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp_anode[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp_anode[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp_anode[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp_anode[7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; pll_c1        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clock         ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; reset         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port0[6]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; kpd2_row[2]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; kpd2_row[1]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; kpd2_row[0]   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; kpd2_row[3]   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; port0[5]      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; port0[7]      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; port0[14]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port0[13]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port0[15]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port0[2]      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; port0[9]      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; port0[4]      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; port0[8]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port0[1]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port0[0]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port0[3]      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; port0[12]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port0[11]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port0[10]     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; kpd1_row[2]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; kpd1_row[1]   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; kpd1_row[0]   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; kpd1_row[3]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+


+----------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                     ;
+----------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                  ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------------+-------------------+---------+
; clock                                                                ;                   ;         ;
; reset                                                                ;                   ;         ;
;      - clock_en                                                      ; 0                 ; 6       ;
;      - LCDDriver:U1|slow_clk                                         ; 0                 ; 6       ;
;      - LCDDriver:U1|counter[0]                                       ; 0                 ; 6       ;
;      - LCDDriver:U1|counter[1]                                       ; 0                 ; 6       ;
;      - LCDDriver:U1|counter[2]                                       ; 0                 ; 6       ;
;      - LCDDriver:U1|counter[3]                                       ; 0                 ; 6       ;
;      - LCDDriver:U1|counter[4]                                       ; 0                 ; 6       ;
;      - LCDDriver:U1|counter[5]                                       ; 0                 ; 6       ;
;      - LCDDriver:U1|counter[6]                                       ; 0                 ; 6       ;
;      - LCDDriver:U1|counter[7]                                       ; 0                 ; 6       ;
;      - LCDDriver:U1|counter[8]                                       ; 0                 ; 6       ;
;      - LCDDriver:U1|counter[9]                                       ; 0                 ; 6       ;
;      - LCDDriver:U1|counter[10]                                      ; 0                 ; 6       ;
;      - LCDDriver:U1|counter[11]                                      ; 0                 ; 6       ;
;      - LCDDriver:U1|counter[12]                                      ; 0                 ; 6       ;
;      - LCDDriver:U1|counter[13]                                      ; 0                 ; 6       ;
;      - LCDDriver:U1|counter[14]                                      ; 0                 ; 6       ;
;      - LCDDriver:U1|counter[15]                                      ; 0                 ; 6       ;
;      - LCDDriver:U1|counter[16]                                      ; 0                 ; 6       ;
;      - SevenSegmentController:U7|digit_select[0]                     ; 0                 ; 6       ;
;      - SevenSegmentController:U7|digit_select[1]                     ; 0                 ; 6       ;
;      - SevenSegmentController:U7|digit_select[2]                     ; 0                 ; 6       ;
;      - current_state.execute_0                                       ; 0                 ; 6       ;
;      - current_state.execute_1                                       ; 0                 ; 6       ;
;      - LCDDriver:U1|current_state.reset0                             ; 0                 ; 6       ;
;      - LCDDriver:U1|current_state.reset1                             ; 0                 ; 6       ;
;      - LCDDriver:U1|current_state.reset2                             ; 0                 ; 6       ;
;      - LCDDriver:U1|current_state.func_set0                          ; 0                 ; 6       ;
;      - LCDDriver:U1|current_state.func_set1                          ; 0                 ; 6       ;
;      - LCDDriver:U1|current_state.display_on                         ; 0                 ; 6       ;
;      - LCDDriver:U1|current_state.display_off                        ; 0                 ; 6       ;
;      - LCDDriver:U1|current_state.display_clear                      ; 0                 ; 6       ;
;      - LCDDriver:U1|current_state.entrymode_set                      ; 0                 ; 6       ;
;      - LCDDriver:U1|current_state.char_write                         ; 0                 ; 6       ;
;      - LCDDriver:U1|current_state.goto_line2                         ; 0                 ; 6       ;
;      - LCDDriver:U1|current_state.return_home                        ; 0                 ; 6       ;
;      - LCDDriver:U1|state_ctr[2]                                     ; 0                 ; 6       ;
;      - LCDDriver:U1|state_ctr[1]                                     ; 0                 ; 6       ;
;      - regsel[4]                                                     ; 0                 ; 6       ;
;      - regsel[3]                                                     ; 0                 ; 6       ;
;      - regsel[2]                                                     ; 0                 ; 6       ;
;      - regsel[1]                                                     ; 0                 ; 6       ;
;      - regsel[0]                                                     ; 0                 ; 6       ;
;      - mem_addr_io[5]                                                ; 0                 ; 6       ;
;      - mem_addr_io[6]                                                ; 0                 ; 6       ;
;      - mem_addr_io[7]                                                ; 0                 ; 6       ;
;      - LCDDriver:U1|state_ctr[5]                                     ; 0                 ; 6       ;
;      - mem_addr_io[4]                                                ; 0                 ; 6       ;
;      - mem_addr_io[2]                                                ; 0                 ; 6       ;
;      - mem_addr_io[3]                                                ; 0                 ; 6       ;
;      - LCDDriver:U1|state_ctr[3]                                     ; 0                 ; 6       ;
;      - LCDDriver:U1|state_ctr[4]                                     ; 0                 ; 6       ;
;      - mem_addr_io[8]                                                ; 0                 ; 6       ;
;      - LCDDriver:U1|state_ctr[0]                                     ; 0                 ; 6       ;
;      - mem_addr_io[9]                                                ; 0                 ; 6       ;
;      - mem_addr_io[10]                                               ; 0                 ; 6       ;
;      - clock_count[5]                                                ; 0                 ; 6       ;
;      - clock_count[6]                                                ; 0                 ; 6       ;
;      - clock_count[7]                                                ; 0                 ; 6       ;
;      - clock_count[8]                                                ; 0                 ; 6       ;
;      - clock_count[9]                                                ; 0                 ; 6       ;
;      - clock_count[10]                                               ; 0                 ; 6       ;
;      - clock_count[11]                                               ; 0                 ; 6       ;
;      - clock_count[12]                                               ; 0                 ; 6       ;
;      - clock_count[13]                                               ; 0                 ; 6       ;
;      - clock_count[14]                                               ; 0                 ; 6       ;
;      - clock_count[15]                                               ; 0                 ; 6       ;
;      - clock_count[16]                                               ; 0                 ; 6       ;
;      - clock_count[17]                                               ; 0                 ; 6       ;
;      - clock_count[18]                                               ; 0                 ; 6       ;
;      - clock_count[4]                                                ; 0                 ; 6       ;
;      - clock_count[3]                                                ; 0                 ; 6       ;
;      - clock_count[2]                                                ; 0                 ; 6       ;
;      - clock_count[1]                                                ; 0                 ; 6       ;
;      - clock_count[0]                                                ; 0                 ; 6       ;
;      - buf_reg[23]                                                   ; 0                 ; 6       ;
;      - buf_reg[22]                                                   ; 0                 ; 6       ;
;      - buf_reg[21]                                                   ; 0                 ; 6       ;
;      - buf_reg[20]                                                   ; 0                 ; 6       ;
;      - buf_reg[15]                                                   ; 0                 ; 6       ;
;      - buf_reg[14]                                                   ; 0                 ; 6       ;
;      - buf_reg[13]                                                   ; 0                 ; 6       ;
;      - buf_reg[12]                                                   ; 0                 ; 6       ;
;      - buf_reg[31]                                                   ; 0                 ; 6       ;
;      - buf_reg[30]                                                   ; 0                 ; 6       ;
;      - buf_reg[29]                                                   ; 0                 ; 6       ;
;      - buf_reg[28]                                                   ; 0                 ; 6       ;
;      - buf_reg[7]                                                    ; 0                 ; 6       ;
;      - buf_reg[6]                                                    ; 0                 ; 6       ;
;      - buf_reg[5]                                                    ; 0                 ; 6       ;
;      - buf_reg[4]                                                    ; 0                 ; 6       ;
;      - buf_reg[11]                                                   ; 0                 ; 6       ;
;      - buf_reg[10]                                                   ; 0                 ; 6       ;
;      - buf_reg[9]                                                    ; 0                 ; 6       ;
;      - buf_reg[8]                                                    ; 0                 ; 6       ;
;      - buf_reg[19]                                                   ; 0                 ; 6       ;
;      - buf_reg[18]                                                   ; 0                 ; 6       ;
;      - buf_reg[17]                                                   ; 0                 ; 6       ;
;      - buf_reg[16]                                                   ; 0                 ; 6       ;
;      - buf_reg[27]                                                   ; 0                 ; 6       ;
;      - buf_reg[26]                                                   ; 0                 ; 6       ;
;      - buf_reg[25]                                                   ; 0                 ; 6       ;
;      - buf_reg[24]                                                   ; 0                 ; 6       ;
;      - buf_reg[3]                                                    ; 0                 ; 6       ;
;      - buf_reg[2]                                                    ; 0                 ; 6       ;
;      - buf_reg[1]                                                    ; 0                 ; 6       ;
;      - buf_reg[0]                                                    ; 0                 ; 6       ;
;      - LCDDriver:U1|current_line[0]                                  ; 0                 ; 6       ;
;      - LCDDriver:U1|clken                                            ; 0                 ; 6       ;
;      - KeypadScanner:U2|keyup                                        ; 0                 ; 6       ;
;      - current_state.pre_mem_load                                    ; 0                 ; 6       ;
;      - current_state.mem_view                                        ; 0                 ; 6       ;
;      - current_state.mem_load                                        ; 0                 ; 6       ;
;      - KeypadScanner:U3|keyup                                        ; 0                 ; 6       ;
;      - current_state.mem_load_write                                  ; 0                 ; 6       ;
;      - cpu_reset                                                     ; 0                 ; 6       ;
;      - current_state.idle                                            ; 0                 ; 6       ;
;      - KeypadScanner:U2|current_state.idle                           ; 0                 ; 6       ;
;      - KeypadScanner:U2|current_state.scan_cols_0                    ; 0                 ; 6       ;
;      - KeypadScanner:U2|col_idx[1]                                   ; 0                 ; 6       ;
;      - KeypadScanner:U2|col_idx[0]                                   ; 0                 ; 6       ;
;      - KeypadScanner:U3|keyval[0]~2                                  ; 0                 ; 6       ;
;      - KeypadScanner:U3|current_state.idle                           ; 0                 ; 6       ;
;      - KeypadScanner:U3|current_state.scan_cols_0                    ; 0                 ; 6       ;
;      - KeypadScanner:U3|col_idx[1]                                   ; 0                 ; 6       ;
;      - KeypadScanner:U3|col_idx[0]                                   ; 0                 ; 6       ;
;      - SevenSegmentController:U7|clken                               ; 0                 ; 6       ;
;      - KeypadScanner:U2|current_state.output                         ; 0                 ; 6       ;
;      - KeypadScanner:U3|current_state.scan_cols_1                    ; 0                 ; 6       ;
;      - KeypadScanner:U3|row_idx[1]                                   ; 0                 ; 6       ;
;      - KeypadScanner:U3|row_idx[0]                                   ; 0                 ; 6       ;
;      - KeypadScanner:U3|current_state.output                         ; 0                 ; 6       ;
;      - KeypadScanner:U2|current_state.scan_cols_1                    ; 0                 ; 6       ;
;      - KeypadScanner:U2|row_idx[1]                                   ; 0                 ; 6       ;
;      - KeypadScanner:U2|row_idx[0]                                   ; 0                 ; 6       ;
;      - KeypadScanner:U2|current_state.debounce                       ; 0                 ; 6       ;
;      - KeypadScanner:U2|current_state.scan_rows                      ; 0                 ; 6       ;
;      - KeypadScanner:U3|current_state.debounce                       ; 0                 ; 6       ;
;      - KeypadScanner:U3|current_state.scan_rows                      ; 0                 ; 6       ;
;      - SevenSegmentController:U7|counter[15]                         ; 0                 ; 6       ;
;      - SevenSegmentController:U7|counter[14]                         ; 0                 ; 6       ;
;      - SevenSegmentController:U7|counter[13]                         ; 0                 ; 6       ;
;      - SevenSegmentController:U7|counter[12]                         ; 0                 ; 6       ;
;      - SevenSegmentController:U7|counter[11]                         ; 0                 ; 6       ;
;      - SevenSegmentController:U7|counter[10]                         ; 0                 ; 6       ;
;      - SevenSegmentController:U7|counter[9]                          ; 0                 ; 6       ;
;      - SevenSegmentController:U7|counter[8]                          ; 0                 ; 6       ;
;      - SevenSegmentController:U7|counter[6]                          ; 0                 ; 6       ;
;      - SevenSegmentController:U7|counter[7]                          ; 0                 ; 6       ;
;      - SevenSegmentController:U7|counter[3]                          ; 0                 ; 6       ;
;      - SevenSegmentController:U7|counter[2]                          ; 0                 ; 6       ;
;      - SevenSegmentController:U7|counter[5]                          ; 0                 ; 6       ;
;      - SevenSegmentController:U7|counter[4]                          ; 0                 ; 6       ;
;      - KeypadScanner:U2|current_state.wait_keyup                     ; 0                 ; 6       ;
;      - KeypadScanner:U3|current_state.wait_keyup                     ; 0                 ; 6       ;
;      - KeypadScanner:U2|dbnce_ctr[1]                                 ; 0                 ; 6       ;
;      - KeypadScanner:U3|dbnce_ctr[1]                                 ; 0                 ; 6       ;
;      - KeypadScanner:U2|dbnce_ctr[0]                                 ; 0                 ; 6       ;
;      - KeypadScanner:U3|dbnce_ctr[0]                                 ; 0                 ; 6       ;
;      - KeypadScanner:U3|keyval[0]~3                                  ; 0                 ; 6       ;
;      - KeypadScanner:U2|keyval[3]~2                                  ; 0                 ; 6       ;
;      - PLL:U6|altpll:altpll_component|PLL_altpll:auto_generated|pll1 ; 0                 ; 6       ;
; port0[6]                                                             ;                   ;         ;
;      - Memory:U4|io_reg2[14]                                         ; 0                 ; 6       ;
; kpd2_row[2]                                                          ;                   ;         ;
;      - KeypadScanner:U3|Mux0~1                                       ; 0                 ; 6       ;
;      - KeypadScanner:U3|Equal0~0                                     ; 0                 ; 6       ;
;      - KeypadScanner:U3|Selector2~0                                  ; 0                 ; 6       ;
;      - KeypadScanner:U3|Selector3~0                                  ; 0                 ; 6       ;
; kpd2_row[1]                                                          ;                   ;         ;
;      - KeypadScanner:U3|Mux0~0                                       ; 0                 ; 6       ;
;      - KeypadScanner:U3|Equal0~0                                     ; 0                 ; 6       ;
;      - KeypadScanner:U3|Selector3~0                                  ; 0                 ; 6       ;
; kpd2_row[0]                                                          ;                   ;         ;
;      - KeypadScanner:U3|Mux0~0                                       ; 1                 ; 6       ;
;      - KeypadScanner:U3|Equal0~0                                     ; 1                 ; 6       ;
;      - KeypadScanner:U3|Selector3~0                                  ; 1                 ; 6       ;
; kpd2_row[3]                                                          ;                   ;         ;
;      - KeypadScanner:U3|Mux0~1                                       ; 1                 ; 6       ;
;      - KeypadScanner:U3|Equal0~0                                     ; 1                 ; 6       ;
;      - KeypadScanner:U3|Selector2~0                                  ; 1                 ; 6       ;
;      - KeypadScanner:U3|Selector3~0                                  ; 1                 ; 6       ;
; port0[5]                                                             ;                   ;         ;
;      - Memory:U4|io_reg2[13]                                         ; 1                 ; 6       ;
; port0[7]                                                             ;                   ;         ;
;      - Memory:U4|io_reg2[15]                                         ; 1                 ; 6       ;
; port0[14]                                                            ;                   ;         ;
;      - Memory:U4|io_reg2[6]~feeder                                   ; 0                 ; 6       ;
; port0[13]                                                            ;                   ;         ;
;      - Memory:U4|io_reg2[5]                                          ; 0                 ; 6       ;
; port0[15]                                                            ;                   ;         ;
;      - Memory:U4|io_reg2[7]~feeder                                   ; 0                 ; 6       ;
; port0[2]                                                             ;                   ;         ;
;      - Memory:U4|io_reg2[10]                                         ; 1                 ; 6       ;
; port0[9]                                                             ;                   ;         ;
;      - Memory:U4|io_reg2[1]                                          ; 1                 ; 6       ;
; port0[4]                                                             ;                   ;         ;
;      - Memory:U4|io_reg2[12]                                         ; 1                 ; 6       ;
; port0[8]                                                             ;                   ;         ;
;      - Memory:U4|io_reg2[0]                                          ; 0                 ; 6       ;
; port0[1]                                                             ;                   ;         ;
;      - Memory:U4|io_reg2[9]~feeder                                   ; 0                 ; 6       ;
; port0[0]                                                             ;                   ;         ;
;      - Memory:U4|io_reg2[8]                                          ; 0                 ; 6       ;
; port0[3]                                                             ;                   ;         ;
;      - Memory:U4|io_reg2[11]                                         ; 1                 ; 6       ;
; port0[12]                                                            ;                   ;         ;
;      - Memory:U4|io_reg2[4]                                          ; 0                 ; 6       ;
; port0[11]                                                            ;                   ;         ;
;      - Memory:U4|io_reg2[3]                                          ; 0                 ; 6       ;
; port0[10]                                                            ;                   ;         ;
;      - Memory:U4|io_reg2[2]                                          ; 1                 ; 6       ;
; kpd1_row[2]                                                          ;                   ;         ;
;      - KeypadScanner:U2|Mux0~1                                       ; 0                 ; 6       ;
;      - KeypadScanner:U2|Equal0~0                                     ; 0                 ; 6       ;
;      - KeypadScanner:U2|Selector2~0                                  ; 0                 ; 6       ;
;      - KeypadScanner:U2|Selector3~0                                  ; 0                 ; 6       ;
; kpd1_row[1]                                                          ;                   ;         ;
;      - KeypadScanner:U2|Mux0~0                                       ; 1                 ; 6       ;
;      - KeypadScanner:U2|Equal0~0                                     ; 1                 ; 6       ;
;      - KeypadScanner:U2|Selector3~0                                  ; 1                 ; 6       ;
; kpd1_row[0]                                                          ;                   ;         ;
;      - KeypadScanner:U2|Mux0~0                                       ; 1                 ; 6       ;
;      - KeypadScanner:U2|Equal0~0                                     ; 1                 ; 6       ;
;      - KeypadScanner:U2|Selector3~0                                  ; 1                 ; 6       ;
; kpd1_row[3]                                                          ;                   ;         ;
;      - KeypadScanner:U2|Mux0~1                                       ; 0                 ; 6       ;
;      - KeypadScanner:U2|Equal0~0                                     ; 0                 ; 6       ;
;      - KeypadScanner:U2|Selector2~0                                  ; 0                 ; 6       ;
;      - KeypadScanner:U2|Selector3~0                                  ; 0                 ; 6       ;
+----------------------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                               ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                  ; Location           ; Fan-Out ; Usage                   ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+
; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|selnose[1054] ; LCCOMB_X17_Y5_N28  ; 32      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|selnose[136]  ; LCCOMB_X29_Y8_N30  ; 5       ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|selnose[272]  ; LCCOMB_X33_Y8_N24  ; 10      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|selnose[374]  ; LCCOMB_X27_Y8_N26  ; 13      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|selnose[476]  ; LCCOMB_X21_Y7_N24  ; 16      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|selnose[612]  ; LCCOMB_X16_Y8_N24  ; 19      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|selnose[714]  ; LCCOMB_X16_Y7_N8   ; 23      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|selnose[816]  ; LCCOMB_X10_Y6_N30  ; 26      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|selnose[952]  ; LCCOMB_X14_Y4_N28  ; 29      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; CPU:U5|ControlUnit:CU|pc_next[31]~4                                                                                                                   ; LCCOMB_X16_Y13_N6  ; 31      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; CPU:U5|ControlUnit:CU|wr_mem~2                                                                                                                        ; LCCOMB_X14_Y18_N2  ; 10      ; Write enable            ; no     ; --                   ; --               ; --                        ;
; CPU:U5|ControlUnit:CU|wr_pc~0                                                                                                                         ; LCCOMB_X19_Y12_N30 ; 30      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CPU:U5|ProgramCounter:PROGCOUNTR|pc[0]~16                                                                                                             ; LCCOMB_X16_Y13_N28 ; 2       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CPU:U5|RegisterFile:REGFILE|Decoder0~10                                                                                                               ; LCCOMB_X14_Y24_N10 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CPU:U5|RegisterFile:REGFILE|Decoder0~12                                                                                                               ; LCCOMB_X17_Y26_N24 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CPU:U5|RegisterFile:REGFILE|Decoder0~13                                                                                                               ; LCCOMB_X14_Y24_N14 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CPU:U5|RegisterFile:REGFILE|Decoder0~14                                                                                                               ; LCCOMB_X17_Y26_N10 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CPU:U5|RegisterFile:REGFILE|Decoder0~15                                                                                                               ; LCCOMB_X16_Y24_N2  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CPU:U5|RegisterFile:REGFILE|Decoder0~17                                                                                                               ; LCCOMB_X17_Y26_N20 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CPU:U5|RegisterFile:REGFILE|Decoder0~18                                                                                                               ; LCCOMB_X17_Y26_N26 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CPU:U5|RegisterFile:REGFILE|Decoder0~19                                                                                                               ; LCCOMB_X17_Y26_N0  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CPU:U5|RegisterFile:REGFILE|Decoder0~20                                                                                                               ; LCCOMB_X17_Y26_N14 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CPU:U5|RegisterFile:REGFILE|Decoder0~21                                                                                                               ; LCCOMB_X17_Y26_N8  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CPU:U5|RegisterFile:REGFILE|Decoder0~22                                                                                                               ; LCCOMB_X16_Y24_N20 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CPU:U5|RegisterFile:REGFILE|Decoder0~23                                                                                                               ; LCCOMB_X17_Y26_N18 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CPU:U5|RegisterFile:REGFILE|Decoder0~24                                                                                                               ; LCCOMB_X14_Y24_N6  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CPU:U5|RegisterFile:REGFILE|Decoder0~25                                                                                                               ; LCCOMB_X14_Y24_N24 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CPU:U5|RegisterFile:REGFILE|Decoder0~26                                                                                                               ; LCCOMB_X17_Y26_N12 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CPU:U5|RegisterFile:REGFILE|Decoder0~28                                                                                                               ; LCCOMB_X14_Y23_N10 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CPU:U5|RegisterFile:REGFILE|Decoder0~29                                                                                                               ; LCCOMB_X14_Y23_N12 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CPU:U5|RegisterFile:REGFILE|Decoder0~30                                                                                                               ; LCCOMB_X14_Y24_N20 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CPU:U5|RegisterFile:REGFILE|Decoder0~31                                                                                                               ; LCCOMB_X14_Y24_N26 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CPU:U5|RegisterFile:REGFILE|Decoder0~32                                                                                                               ; LCCOMB_X14_Y23_N14 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CPU:U5|RegisterFile:REGFILE|Decoder0~33                                                                                                               ; LCCOMB_X14_Y23_N20 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CPU:U5|RegisterFile:REGFILE|Decoder0~34                                                                                                               ; LCCOMB_X14_Y24_N16 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CPU:U5|RegisterFile:REGFILE|Decoder0~35                                                                                                               ; LCCOMB_X14_Y23_N6  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CPU:U5|RegisterFile:REGFILE|Decoder0~36                                                                                                               ; LCCOMB_X17_Y26_N22 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CPU:U5|RegisterFile:REGFILE|Decoder0~37                                                                                                               ; LCCOMB_X17_Y26_N16 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CPU:U5|RegisterFile:REGFILE|Decoder0~38                                                                                                               ; LCCOMB_X14_Y23_N8  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CPU:U5|RegisterFile:REGFILE|Decoder0~39                                                                                                               ; LCCOMB_X14_Y23_N30 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CPU:U5|RegisterFile:REGFILE|Decoder0~40                                                                                                               ; LCCOMB_X17_Y26_N6  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CPU:U5|RegisterFile:REGFILE|Decoder0~6                                                                                                                ; LCCOMB_X14_Y23_N18 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CPU:U5|RegisterFile:REGFILE|Decoder0~7                                                                                                                ; LCCOMB_X17_Y26_N30 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CPU:U5|RegisterFile:REGFILE|Decoder0~8                                                                                                                ; LCCOMB_X14_Y23_N16 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; KeypadScanner:U2|keyval[3]~2                                                                                                                          ; LCCOMB_X11_Y23_N14 ; 4       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; KeypadScanner:U3|keyval[0]~2                                                                                                                          ; LCCOMB_X9_Y23_N18  ; 9       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; KeypadScanner:U3|keyval[0]~3                                                                                                                          ; LCCOMB_X9_Y23_N12  ; 4       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; LCDDriver:U1|clken                                                                                                                                    ; FF_X6_Y12_N15      ; 14      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; LCDDriver:U1|current_state~28                                                                                                                         ; LCCOMB_X5_Y21_N4   ; 3       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; LCDDriver:U1|current_state~29                                                                                                                         ; LCCOMB_X6_Y21_N2   ; 4       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; LCDDriver:U1|state_ctr[1]~12                                                                                                                          ; LCCOMB_X5_Y21_N20  ; 6       ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; LessThan22~4                                                                                                                                          ; LCCOMB_X7_Y13_N28  ; 20      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; Memory:U4|io_reg1[13]~34                                                                                                                              ; LCCOMB_X12_Y18_N10 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Memory:U4|io_reg1[23]~40                                                                                                                              ; LCCOMB_X12_Y14_N30 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Memory:U4|io_reg1[29]~44                                                                                                                              ; LCCOMB_X14_Y16_N6  ; 8       ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; Memory:U4|io_reg1[7]~37                                                                                                                               ; LCCOMB_X12_Y16_N12 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Memory:U4|io_reg1~32                                                                                                                                  ; LCCOMB_X12_Y18_N28 ; 8       ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; Memory:U4|io_reg1~35                                                                                                                                  ; LCCOMB_X12_Y16_N0  ; 8       ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; Memory:U4|io_reg1~38                                                                                                                                  ; LCCOMB_X12_Y14_N18 ; 8       ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; PLL:U6|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_clk[0]                                                                             ; PLL_1              ; 1908    ; Clock                   ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; buf_reg[19]~33                                                                                                                                        ; LCCOMB_X11_Y18_N30 ; 32      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; buf_reg[31]~36                                                                                                                                        ; LCCOMB_X10_Y14_N28 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; clock                                                                                                                                                 ; PIN_T2             ; 2       ; Clock                   ; no     ; --                   ; --               ; --                        ;
; clock                                                                                                                                                 ; PIN_T2             ; 175     ; Clock                   ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; clock_en                                                                                                                                              ; FF_X7_Y13_N21      ; 38      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; cpu_reset                                                                                                                                             ; FF_X5_Y14_N3       ; 1032    ; Async. clear            ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; current_state.execute_1                                                                                                                               ; FF_X14_Y18_N7      ; 33      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; current_state.mem_load                                                                                                                                ; FF_X11_Y18_N9      ; 53      ; Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; current_state~34                                                                                                                                      ; LCCOMB_X11_Y19_N12 ; 4       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mem_addr_io[7]~13                                                                                                                                     ; LCCOMB_X11_Y18_N14 ; 9       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mem_wren_a                                                                                                                                            ; FF_X8_Y23_N9       ; 6       ; Write enable            ; no     ; --                   ; --               ; --                        ;
; regsel[4]~10                                                                                                                                          ; LCCOMB_X9_Y23_N2   ; 5       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; reset                                                                                                                                                 ; PIN_W13            ; 162     ; Async. clear            ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                     ;
+---------------------------------------------------------------------------+--------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                      ; Location     ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------+--------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; PLL:U6|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_clk[0] ; PLL_1        ; 1908    ; 1047                                 ; Global Clock         ; GCLK3            ; --                        ;
; PLL:U6|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_clk[1] ; PLL_1        ; 1       ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; clock                                                                     ; PIN_T2       ; 175     ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; cpu_reset                                                                 ; FF_X5_Y14_N3 ; 1032    ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
+---------------------------------------------------------------------------+--------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------+--------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                                                                                                                                         ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF       ; Location                       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------+--------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|altshift_taps:DFFQuotient_rtl_0|shift_taps_4no:auto_generated|altsyncram_ab81:altsyncram2|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 7            ; 6            ; 7            ; 6            ; yes                    ; no                      ; yes                    ; yes                     ; 42    ; 7                           ; 6                           ; 7                           ; 6                           ; 42                  ; 1    ; None      ; M9K_X25_Y6_N0                  ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|altshift_taps:DFFQuotient_rtl_1|shift_taps_ano:auto_generated|altsyncram_fb81:altsyncram2|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 6            ; 8            ; 6            ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 48    ; 6                           ; 8                           ; 6                           ; 8                           ; 48                  ; 1    ; None      ; M9K_X25_Y4_N0                  ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|altshift_taps:DFFQuotient_rtl_2|shift_taps_2no:auto_generated|altsyncram_6b81:altsyncram2|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 5            ; 6            ; 5            ; 6            ; yes                    ; no                      ; yes                    ; yes                     ; 30    ; 5                           ; 6                           ; 5                           ; 6                           ; 30                  ; 1    ; None      ; M9K_X25_Y8_N0                  ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|altshift_taps:DFFQuotient_rtl_3|shift_taps_bno:auto_generated|altsyncram_2b81:altsyncram2|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 4            ; 6            ; 4            ; 6            ; yes                    ; no                      ; yes                    ; yes                     ; 24    ; 4                           ; 6                           ; 4                           ; 6                           ; 24                  ; 1    ; None      ; M9K_X25_Y7_N0                  ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|altshift_taps:DFFQuotient_rtl_4|shift_taps_9no:auto_generated|altsyncram_5b81:altsyncram2|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 3            ; 8            ; 3            ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 24    ; 3                           ; 8                           ; 3                           ; 8                           ; 24                  ; 1    ; None      ; M9K_X13_Y8_N0                  ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|altshift_taps:dffe52_rtl_0|shift_taps_gmq:auto_generated|altsyncram_jf81:altsyncram2|ALTSYNCRAM                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 2            ; 24           ; 2            ; 24           ; yes                    ; no                      ; yes                    ; yes                     ; 48    ; 2                           ; 24                          ; 2                           ; 24                          ; 48                  ; 1    ; None      ; M9K_X25_Y10_N0                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; Memory:U4|IpMem:IP_MEM|altsyncram:altsyncram_component|altsyncram_uov3:auto_generated|ALTSYNCRAM                                                                                                                                             ; AUTO ; True Dual Port   ; Single Clock ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 2    ; ipmem.mif ; M9K_X13_Y15_N0, M9K_X13_Y18_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------+--------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |top|Memory:U4|IpMem:IP_MEM|altsyncram:altsyncram_component|altsyncram_uov3:auto_generated|ALTSYNCRAM                                                                                                                                                            ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(10010011000000100001000000000000) (965080944) (-1828581376) (-6-12-15-13-15000)    ;(00010011000001000000000000000000) (-1993967296) (319029248) (13040000)   ;(00010011000000111010000000000000) (-1994247296) (319004672) (1303A000)   ;(00110011000001000101010000000000) (2006084704) (855921664) (33045400)   ;(10010011100000100001001000000000) (1005083944) (-1820192256) (-6-12-7-13-14-1400)   ;(11100011010111000101001111111110) (844241294) (-480488450) (-1-12-10-3-10-120-2)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;8;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;16;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;24;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;32;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;40;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;48;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;56;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;64;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;72;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;80;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;88;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;96;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;104;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;112;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;120;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;128;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;136;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;144;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;152;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;160;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;168;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;176;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;184;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;192;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;200;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;208;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;216;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;224;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;232;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;240;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;248;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;256;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;264;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;272;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;280;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;288;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;296;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;304;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;312;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;320;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;328;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;336;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;344;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;352;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;360;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;368;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;376;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;384;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;392;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;400;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;408;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;416;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;424;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;432;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;440;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;448;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;456;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;464;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;472;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;480;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;488;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;496;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;504;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 112               ;
; Simple Multipliers (18-bit)           ; 4           ; 1                   ; 56                ;
; Embedded Multiplier Blocks            ; 4           ; --                  ; 56                ;
; Embedded Multiplier 9-bit elements    ; 8           ; 2                   ; 112               ;
; Signed Embedded Multipliers           ; 1           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 1           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 2           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                              ;
+-------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                            ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X34_Y10_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|mac_mult1 ;                            ; DSPMULT_X34_Y10_N0 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|mac_out6     ; Simple Multiplier (18-bit) ; DSPOUT_X34_Y11_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|mac_mult5 ;                            ; DSPMULT_X34_Y11_N0 ; Mixed               ;                                ; yes                   ; yes                   ; no                ;                 ;
; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|mac_out8     ; Simple Multiplier (18-bit) ; DSPOUT_X34_Y9_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|mac_mult7 ;                            ; DSPMULT_X34_Y9_N0  ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X34_Y12_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|mac_mult3 ;                            ; DSPMULT_X34_Y12_N0 ; Mixed               ;                                ; yes                   ; yes                   ; no                ;                 ;
+-------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+--------------------------------------------------+
; Routing Usage Summary                            ;
+-----------------------+--------------------------+
; Routing Resource Type ; Usage                    ;
+-----------------------+--------------------------+
; Block interconnects   ; 11,492 / 47,787 ( 24 % ) ;
; C16 interconnects     ; 387 / 1,804 ( 21 % )     ;
; C4 interconnects      ; 8,817 / 31,272 ( 28 % )  ;
; Direct links          ; 1,035 / 47,787 ( 2 % )   ;
; Global clocks         ; 4 / 20 ( 20 % )          ;
; Local interconnects   ; 3,086 / 15,408 ( 20 % )  ;
; R24 interconnects     ; 448 / 1,775 ( 25 % )     ;
; R4 interconnects      ; 11,541 / 41,310 ( 28 % ) ;
+-----------------------+--------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.38) ; Number of LABs  (Total = 480) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 33                            ;
; 2                                           ; 17                            ;
; 3                                           ; 9                             ;
; 4                                           ; 12                            ;
; 5                                           ; 12                            ;
; 6                                           ; 9                             ;
; 7                                           ; 11                            ;
; 8                                           ; 11                            ;
; 9                                           ; 2                             ;
; 10                                          ; 10                            ;
; 11                                          ; 12                            ;
; 12                                          ; 20                            ;
; 13                                          ; 16                            ;
; 14                                          ; 20                            ;
; 15                                          ; 32                            ;
; 16                                          ; 254                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.96) ; Number of LABs  (Total = 480) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 246                           ;
; 1 Clock                            ; 400                           ;
; 1 Clock enable                     ; 51                            ;
; 1 Sync. clear                      ; 6                             ;
; 1 Sync. load                       ; 51                            ;
; 2 Clock enables                    ; 186                           ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 16.27) ; Number of LABs  (Total = 480) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 3                             ;
; 1                                            ; 22                            ;
; 2                                            ; 24                            ;
; 3                                            ; 8                             ;
; 4                                            ; 7                             ;
; 5                                            ; 5                             ;
; 6                                            ; 11                            ;
; 7                                            ; 8                             ;
; 8                                            ; 7                             ;
; 9                                            ; 3                             ;
; 10                                           ; 12                            ;
; 11                                           ; 9                             ;
; 12                                           ; 8                             ;
; 13                                           ; 9                             ;
; 14                                           ; 8                             ;
; 15                                           ; 17                            ;
; 16                                           ; 47                            ;
; 17                                           ; 39                            ;
; 18                                           ; 34                            ;
; 19                                           ; 27                            ;
; 20                                           ; 31                            ;
; 21                                           ; 20                            ;
; 22                                           ; 27                            ;
; 23                                           ; 15                            ;
; 24                                           ; 21                            ;
; 25                                           ; 10                            ;
; 26                                           ; 11                            ;
; 27                                           ; 8                             ;
; 28                                           ; 5                             ;
; 29                                           ; 4                             ;
; 30                                           ; 5                             ;
; 31                                           ; 4                             ;
; 32                                           ; 11                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.85) ; Number of LABs  (Total = 480) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 3                             ;
; 1                                               ; 42                            ;
; 2                                               ; 22                            ;
; 3                                               ; 19                            ;
; 4                                               ; 20                            ;
; 5                                               ; 23                            ;
; 6                                               ; 26                            ;
; 7                                               ; 29                            ;
; 8                                               ; 33                            ;
; 9                                               ; 28                            ;
; 10                                              ; 33                            ;
; 11                                              ; 32                            ;
; 12                                              ; 22                            ;
; 13                                              ; 18                            ;
; 14                                              ; 17                            ;
; 15                                              ; 10                            ;
; 16                                              ; 33                            ;
; 17                                              ; 17                            ;
; 18                                              ; 8                             ;
; 19                                              ; 7                             ;
; 20                                              ; 7                             ;
; 21                                              ; 6                             ;
; 22                                              ; 7                             ;
; 23                                              ; 6                             ;
; 24                                              ; 10                            ;
; 25                                              ; 0                             ;
; 26                                              ; 1                             ;
; 27                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 22.32) ; Number of LABs  (Total = 480) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 3                             ;
; 2                                            ; 13                            ;
; 3                                            ; 7                             ;
; 4                                            ; 25                            ;
; 5                                            ; 5                             ;
; 6                                            ; 9                             ;
; 7                                            ; 14                            ;
; 8                                            ; 7                             ;
; 9                                            ; 10                            ;
; 10                                           ; 10                            ;
; 11                                           ; 9                             ;
; 12                                           ; 9                             ;
; 13                                           ; 9                             ;
; 14                                           ; 7                             ;
; 15                                           ; 8                             ;
; 16                                           ; 6                             ;
; 17                                           ; 10                            ;
; 18                                           ; 9                             ;
; 19                                           ; 15                            ;
; 20                                           ; 16                            ;
; 21                                           ; 8                             ;
; 22                                           ; 10                            ;
; 23                                           ; 5                             ;
; 24                                           ; 9                             ;
; 25                                           ; 21                            ;
; 26                                           ; 14                            ;
; 27                                           ; 13                            ;
; 28                                           ; 15                            ;
; 29                                           ; 17                            ;
; 30                                           ; 20                            ;
; 31                                           ; 15                            ;
; 32                                           ; 16                            ;
; 33                                           ; 21                            ;
; 34                                           ; 18                            ;
; 35                                           ; 21                            ;
; 36                                           ; 14                            ;
; 37                                           ; 25                            ;
; 38                                           ; 16                            ;
; 39                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 14    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 16    ;
+----------------------------------+-------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                          ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                     ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.             ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.              ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.         ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.             ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.          ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O                 ;                   ;
; Pass         ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.          ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.          ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                 ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                 ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                 ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.         ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                            ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 56           ; 0            ; 56           ; 0            ; 0            ; 57        ; 56           ; 0            ; 57        ; 57        ; 0            ; 1            ; 0            ; 8            ; 26           ; 0            ; 1            ; 26           ; 8            ; 0            ; 0            ; 1            ; 0            ; 0            ; 0            ; 0            ; 0            ; 57        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 1            ; 57           ; 1            ; 57           ; 57           ; 0         ; 1            ; 57           ; 0         ; 0         ; 57           ; 56           ; 57           ; 49           ; 31           ; 57           ; 56           ; 31           ; 49           ; 57           ; 57           ; 56           ; 57           ; 57           ; 57           ; 57           ; 57           ; 0         ; 57           ; 57           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; lcd_e              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_rs             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_dbus[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_dbus[1]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_dbus[2]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_dbus[3]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led_on             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; kpd1_col[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; kpd1_col[1]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; kpd1_col[2]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; kpd1_col[3]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; kpd2_col[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; kpd2_col[1]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; kpd2_col[2]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; kpd2_col[3]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp_seg[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp_seg[1]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp_seg[2]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp_seg[3]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp_seg[4]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp_seg[5]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp_seg[6]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp_anode[0]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp_anode[1]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp_anode[2]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp_anode[3]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp_anode[4]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp_anode[5]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp_anode[6]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp_anode[7]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pll_c1             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clock              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reset              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port0[6]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; kpd2_row[2]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; kpd2_row[1]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; kpd2_row[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; kpd2_row[3]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port0[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port0[7]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port0[14]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port0[13]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port0[15]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port0[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port0[9]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port0[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port0[8]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port0[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port0[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port0[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port0[12]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port0[11]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port0[10]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; kpd1_row[2]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; kpd1_row[1]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; kpd1_row[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; kpd1_row[3]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; clock           ; clock                ; 125.1             ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                               ;
+------------------------------------------------------------------------------------------------------------------+----------------------+-------------------+
; Source Register                                                                                                  ; Destination Register ; Delay Added in ns ;
+------------------------------------------------------------------------------------------------------------------+----------------------+-------------------+
; Memory:U4|io_reg1[30]                                                                                            ; buf_reg[6]           ; 4.062             ;
; Memory:U4|IpMem:IP_MEM|altsyncram:altsyncram_component|altsyncram_uov3:auto_generated|ram_block1a30~porta_we_reg ; buf_reg[6]           ; 3.970             ;
; CPU:U5|ProgramCounter:PROGCOUNTR|pc[4]                                                                           ; buf_reg[6]           ; 3.970             ;
; CPU:U5|ProgramCounter:PROGCOUNTR|pc[5]                                                                           ; buf_reg[6]           ; 3.970             ;
; mem_addr_io[9]                                                                                                   ; buf_reg[6]           ; 3.970             ;
; mem_addr_io[8]                                                                                                   ; buf_reg[6]           ; 3.970             ;
; mem_addr_io[10]                                                                                                  ; buf_reg[6]           ; 3.970             ;
; CPU:U5|ProgramCounter:PROGCOUNTR|pc[1]                                                                           ; buf_reg[6]           ; 3.970             ;
; CPU:U5|ProgramCounter:PROGCOUNTR|pc[10]                                                                          ; buf_reg[6]           ; 3.970             ;
; CPU:U5|ProgramCounter:PROGCOUNTR|pc[9]                                                                           ; buf_reg[6]           ; 3.970             ;
; CPU:U5|ProgramCounter:PROGCOUNTR|pc[8]                                                                           ; buf_reg[6]           ; 3.970             ;
; CPU:U5|ProgramCounter:PROGCOUNTR|pc[0]                                                                           ; buf_reg[6]           ; 3.970             ;
; CPU:U5|ProgramCounter:PROGCOUNTR|pc[3]                                                                           ; buf_reg[6]           ; 3.970             ;
; CPU:U5|ProgramCounter:PROGCOUNTR|pc[7]                                                                           ; buf_reg[6]           ; 3.970             ;
; mem_addr_io[6]                                                                                                   ; buf_reg[6]           ; 3.970             ;
; mem_addr_io[5]                                                                                                   ; buf_reg[6]           ; 3.970             ;
; mem_addr_io[4]                                                                                                   ; buf_reg[6]           ; 3.970             ;
; mem_addr_io[3]                                                                                                   ; buf_reg[6]           ; 3.970             ;
; mem_addr_io[7]                                                                                                   ; buf_reg[6]           ; 3.970             ;
; CPU:U5|ProgramCounter:PROGCOUNTR|pc[6]                                                                           ; buf_reg[6]           ; 3.970             ;
; CPU:U5|ProgramCounter:PROGCOUNTR|pc[2]                                                                           ; buf_reg[6]           ; 3.970             ;
; mem_addr_io[2]                                                                                                   ; buf_reg[6]           ; 3.970             ;
; current_state.execute_0                                                                                          ; buf_reg[6]           ; 3.970             ;
; current_state.execute_1                                                                                          ; buf_reg[6]           ; 3.970             ;
; Memory:U4|IpMem:IP_MEM|altsyncram:altsyncram_component|altsyncram_uov3:auto_generated|ram_block1a26~porta_we_reg ; buf_reg[2]           ; 3.921             ;
; Memory:U4|io_reg1[26]                                                                                            ; buf_reg[2]           ; 3.921             ;
; Memory:U4|io_reg2[3]                                                                                             ; buf_reg[27]          ; 3.799             ;
; Memory:U4|io_reg2[2]                                                                                             ; buf_reg[26]          ; 3.562             ;
; Memory:U4|IpMem:IP_MEM|altsyncram:altsyncram_component|altsyncram_uov3:auto_generated|ram_block1a16~porta_we_reg ; buf_reg[8]           ; 3.486             ;
; Memory:U4|IpMem:IP_MEM|altsyncram:altsyncram_component|altsyncram_uov3:auto_generated|ram_block1a19~porta_we_reg ; buf_reg[11]          ; 3.486             ;
; Memory:U4|io_reg1[16]                                                                                            ; buf_reg[8]           ; 3.486             ;
; Memory:U4|io_reg1[19]                                                                                            ; buf_reg[11]          ; 3.486             ;
; Memory:U4|IpMem:IP_MEM|altsyncram:altsyncram_component|altsyncram_uov3:auto_generated|ram_block1a31~porta_we_reg ; buf_reg[7]           ; 3.480             ;
; Memory:U4|io_reg1[31]                                                                                            ; buf_reg[7]           ; 3.480             ;
; Memory:U4|IpMem:IP_MEM|altsyncram:altsyncram_component|altsyncram_uov3:auto_generated|ram_block1a17~porta_we_reg ; buf_reg[9]           ; 3.465             ;
; Memory:U4|io_reg1[17]                                                                                            ; buf_reg[9]           ; 3.465             ;
; Memory:U4|io_reg1[3]                                                                                             ; buf_reg[27]          ; 3.444             ;
; Memory:U4|IpMem:IP_MEM|altsyncram:altsyncram_component|altsyncram_uov3:auto_generated|ram_block1a24~porta_we_reg ; buf_reg[0]           ; 3.437             ;
; Memory:U4|io_reg1[24]                                                                                            ; buf_reg[0]           ; 3.437             ;
; Memory:U4|io_reg2[1]                                                                                             ; buf_reg[25]          ; 3.351             ;
; Memory:U4|IpMem:IP_MEM|altsyncram:altsyncram_component|altsyncram_uov3:auto_generated|ram_block1a1~porta_we_reg  ; buf_reg[25]          ; 3.351             ;
; Memory:U4|io_reg1[1]                                                                                             ; buf_reg[25]          ; 3.351             ;
; Memory:U4|io_reg2[5]                                                                                             ; buf_reg[29]          ; 3.350             ;
; Memory:U4|IpMem:IP_MEM|altsyncram:altsyncram_component|altsyncram_uov3:auto_generated|ram_block1a5~porta_we_reg  ; buf_reg[29]          ; 3.350             ;
; Memory:U4|io_reg1[5]                                                                                             ; buf_reg[29]          ; 3.350             ;
; Memory:U4|io_reg2[4]                                                                                             ; buf_reg[28]          ; 3.343             ;
; Memory:U4|IpMem:IP_MEM|altsyncram:altsyncram_component|altsyncram_uov3:auto_generated|ram_block1a4~porta_we_reg  ; buf_reg[28]          ; 3.343             ;
; Memory:U4|io_reg1[4]                                                                                             ; buf_reg[28]          ; 3.343             ;
; Memory:U4|io_reg2[15]                                                                                            ; buf_reg[23]          ; 3.329             ;
; Memory:U4|IpMem:IP_MEM|altsyncram:altsyncram_component|altsyncram_uov3:auto_generated|ram_block1a15~porta_we_reg ; buf_reg[23]          ; 3.329             ;
; Memory:U4|io_reg1[15]                                                                                            ; buf_reg[23]          ; 3.329             ;
; Memory:U4|io_reg2[6]                                                                                             ; buf_reg[30]          ; 3.296             ;
; Memory:U4|IpMem:IP_MEM|altsyncram:altsyncram_component|altsyncram_uov3:auto_generated|ram_block1a25~porta_we_reg ; buf_reg[1]           ; 3.262             ;
; Memory:U4|io_reg1[25]                                                                                            ; buf_reg[1]           ; 3.262             ;
; Memory:U4|IpMem:IP_MEM|altsyncram:altsyncram_component|altsyncram_uov3:auto_generated|ram_block1a2~porta_we_reg  ; buf_reg[26]          ; 3.211             ;
; Memory:U4|io_reg1[2]                                                                                             ; buf_reg[26]          ; 3.211             ;
; Memory:U4|IpMem:IP_MEM|altsyncram:altsyncram_component|altsyncram_uov3:auto_generated|ram_block1a27~porta_we_reg ; buf_reg[3]           ; 3.200             ;
; Memory:U4|io_reg1[27]                                                                                            ; buf_reg[3]           ; 3.200             ;
; Memory:U4|IpMem:IP_MEM|altsyncram:altsyncram_component|altsyncram_uov3:auto_generated|ram_block1a3~porta_we_reg  ; buf_reg[27]          ; 3.116             ;
; Memory:U4|io_reg2[10]                                                                                            ; buf_reg[18]          ; 3.087             ;
; Memory:U4|IpMem:IP_MEM|altsyncram:altsyncram_component|altsyncram_uov3:auto_generated|ram_block1a10~porta_we_reg ; buf_reg[18]          ; 3.087             ;
; Memory:U4|io_reg1[10]                                                                                            ; buf_reg[18]          ; 3.087             ;
; Memory:U4|IpMem:IP_MEM|altsyncram:altsyncram_component|altsyncram_uov3:auto_generated|ram_block1a6~porta_we_reg  ; buf_reg[30]          ; 3.081             ;
; Memory:U4|io_reg1[6]                                                                                             ; buf_reg[30]          ; 3.081             ;
; Memory:U4|io_reg2[7]                                                                                             ; buf_reg[31]          ; 3.039             ;
; Memory:U4|IpMem:IP_MEM|altsyncram:altsyncram_component|altsyncram_uov3:auto_generated|ram_block1a7~porta_we_reg  ; buf_reg[31]          ; 3.039             ;
; Memory:U4|io_reg1[7]                                                                                             ; buf_reg[31]          ; 3.039             ;
; Memory:U4|IpMem:IP_MEM|altsyncram:altsyncram_component|altsyncram_uov3:auto_generated|ram_block1a13~porta_we_reg ; buf_reg[21]          ; 3.022             ;
; Memory:U4|io_reg2[13]                                                                                            ; buf_reg[21]          ; 3.022             ;
; Memory:U4|io_reg2[14]                                                                                            ; buf_reg[22]          ; 3.022             ;
; Memory:U4|IpMem:IP_MEM|altsyncram:altsyncram_component|altsyncram_uov3:auto_generated|ram_block1a14~porta_we_reg ; buf_reg[22]          ; 3.022             ;
; Memory:U4|io_reg1[14]                                                                                            ; buf_reg[22]          ; 3.022             ;
; Memory:U4|io_reg1[13]                                                                                            ; buf_reg[21]          ; 3.022             ;
; Memory:U4|io_reg2[12]                                                                                            ; buf_reg[20]          ; 3.020             ;
; Memory:U4|IpMem:IP_MEM|altsyncram:altsyncram_component|altsyncram_uov3:auto_generated|ram_block1a12~porta_we_reg ; buf_reg[20]          ; 3.020             ;
; Memory:U4|io_reg1[12]                                                                                            ; buf_reg[20]          ; 3.020             ;
; Memory:U4|io_reg2[11]                                                                                            ; buf_reg[19]          ; 3.007             ;
; Memory:U4|IpMem:IP_MEM|altsyncram:altsyncram_component|altsyncram_uov3:auto_generated|ram_block1a11~porta_we_reg ; buf_reg[19]          ; 3.007             ;
; Memory:U4|io_reg1[11]                                                                                            ; buf_reg[19]          ; 3.007             ;
; Memory:U4|io_reg2[9]                                                                                             ; buf_reg[17]          ; 2.985             ;
; Memory:U4|IpMem:IP_MEM|altsyncram:altsyncram_component|altsyncram_uov3:auto_generated|ram_block1a9~porta_we_reg  ; buf_reg[17]          ; 2.985             ;
; Memory:U4|io_reg1[9]                                                                                             ; buf_reg[17]          ; 2.985             ;
; Memory:U4|IpMem:IP_MEM|altsyncram:altsyncram_component|altsyncram_uov3:auto_generated|ram_block1a21~porta_we_reg ; buf_reg[13]          ; 2.981             ;
; Memory:U4|io_reg1[21]                                                                                            ; buf_reg[13]          ; 2.981             ;
; Memory:U4|io_reg2[8]                                                                                             ; buf_reg[16]          ; 2.958             ;
; Memory:U4|IpMem:IP_MEM|altsyncram:altsyncram_component|altsyncram_uov3:auto_generated|ram_block1a8~porta_we_reg  ; buf_reg[16]          ; 2.958             ;
; Memory:U4|io_reg1[8]                                                                                             ; buf_reg[16]          ; 2.958             ;
; Memory:U4|io_reg2[0]                                                                                             ; buf_reg[24]          ; 2.957             ;
; Memory:U4|IpMem:IP_MEM|altsyncram:altsyncram_component|altsyncram_uov3:auto_generated|ram_block1a0~porta_we_reg  ; buf_reg[24]          ; 2.957             ;
; Memory:U4|io_reg1[0]                                                                                             ; buf_reg[24]          ; 2.957             ;
; Memory:U4|IpMem:IP_MEM|altsyncram:altsyncram_component|altsyncram_uov3:auto_generated|ram_block1a28~porta_we_reg ; buf_reg[4]           ; 2.876             ;
; Memory:U4|io_reg1[28]                                                                                            ; buf_reg[4]           ; 2.876             ;
; Memory:U4|IpMem:IP_MEM|altsyncram:altsyncram_component|altsyncram_uov3:auto_generated|ram_block1a20~porta_we_reg ; buf_reg[12]          ; 2.730             ;
; Memory:U4|io_reg1[20]                                                                                            ; buf_reg[12]          ; 2.730             ;
; Memory:U4|IpMem:IP_MEM|altsyncram:altsyncram_component|altsyncram_uov3:auto_generated|ram_block1a18~porta_we_reg ; buf_reg[10]          ; 2.651             ;
; Memory:U4|io_reg1[18]                                                                                            ; buf_reg[10]          ; 2.651             ;
; Memory:U4|IpMem:IP_MEM|altsyncram:altsyncram_component|altsyncram_uov3:auto_generated|ram_block1a29~porta_we_reg ; buf_reg[5]           ; 2.568             ;
; Memory:U4|io_reg1[29]                                                                                            ; buf_reg[5]           ; 2.568             ;
; Memory:U4|IpMem:IP_MEM|altsyncram:altsyncram_component|altsyncram_uov3:auto_generated|ram_block1a23~porta_we_reg ; buf_reg[15]          ; 2.561             ;
; Memory:U4|io_reg1[23]                                                                                            ; buf_reg[15]          ; 2.561             ;
+------------------------------------------------------------------------------------------------------------------+----------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device EP4CE15F23C8 for design "riscv_cpu"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "PLL:U6|altpll:altpll_component|PLL_altpll:auto_generated|pll1" as Cyclone IV E PLL type File: C:/Users/quwam/Desktop/vhdl projects/riscv-cpu/db/pll_altpll.v Line: 47
    Info (15099): Implementing clock multiplication of 1, clock division of 2, and phase shift of 0 degrees (0 ps) for PLL:U6|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_clk[0] port File: C:/Users/quwam/Desktop/vhdl projects/riscv-cpu/db/pll_altpll.v Line: 47
    Info (15099): Implementing clock multiplication of 3, clock division of 100000, and phase shift of 0 degrees (0 ps) for PLL:U6|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_clk[1] port File: C:/Users/quwam/Desktop/vhdl projects/riscv-cpu/db/pll_altpll.v Line: 47
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE40F23C8 is compatible
    Info (176445): Device EP4CE30F23C8 is compatible
    Info (176445): Device EP4CE55F23C8 is compatible
    Info (176445): Device EP4CE75F23C8 is compatible
    Info (176445): Device EP4CE115F23C8 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location D1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location K2
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location K1
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location K22
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 1 pins of 57 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Critical Warning (176584): Output pin "pll_c1" (external output clock of PLL "PLL:U6|altpll:altpll_component|PLL_altpll:auto_generated|pll1") uses I/O standard 2.5 V, has current strength 8mA, output load 0pF, and output clock frequency of -0 MHz, but target device can support only maximum output clock frequency of 181 MHz for this combination of I/O standard, current strength and load File: C:/Users/quwam/Desktop/vhdl projects/riscv-cpu/src/top.vhd Line: 227
Info (332104): Reading SDC File: 'SDC1.sdc'
Warning (332174): Ignored filter at SDC1.sdc(1): get_ports could not be matched with a port File: C:/Users/quwam/Desktop/vhdl projects/riscv-cpu/SDC1.sdc Line: 1
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: U6|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: U6|altpll_component|auto_generated|pll1|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From clock (Rise) to clock (Rise) (setup and hold)
    Critical Warning (332169): From clock (Fall) to clock (Rise) (setup and hold)
    Critical Warning (332169): From clock (Rise) to clock (Fall) (setup and hold)
    Critical Warning (332169): From clock (Fall) to clock (Fall) (setup and hold)
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   20.000        clock
Info (176353): Automatically promoted node clock~input (placed in PIN T2 (CLK2, DIFFCLK_1p)) File: C:/Users/quwam/Desktop/vhdl projects/riscv-cpu/src/top.vhd Line: 9
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node PLL:U6|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_1) File: C:/Users/quwam/Desktop/vhdl projects/riscv-cpu/db/pll_altpll.v Line: 81
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node PLL:U6|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C2 of PLL_1) File: C:/Users/quwam/Desktop/vhdl projects/riscv-cpu/db/pll_altpll.v Line: 81
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node cpu_reset  File: C:/Users/quwam/Desktop/vhdl projects/riscv-cpu/src/top.vhd Line: 106
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node Selector48~1 File: C:/Users/quwam/Desktop/vhdl projects/riscv-cpu/src/top.vhd Line: 315
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15064): PLL "PLL:U6|altpll:altpll_component|PLL_altpll:auto_generated|pll1" output port clk[1] feeds output pin "pll_c1~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance File: C:/Users/quwam/Desktop/vhdl projects/riscv-cpu/db/pll_altpll.v Line: 47
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:03
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:15
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 20% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 60% of the available device resources in the region that extends from location X21_Y10 to location X30_Y19
Info (188005): Design requires adding a large amount of routing delay for some signals to meet hold time requirements, and there is an excessive demand for the available routing resources. The Fitter is reducing the routing delays of some signals to help the routing algorithm converge, but doing so may cause hold time failures. For more information, refer to the "Estimated Delay Added for Hold Timing" section in the Fitter report.
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:01:11
Info (11888): Total time spent on timing analysis during the Fitter is 8.19 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:03
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169177): 26 pins must meet Intel FPGA requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV E Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin clock uses I/O standard 3.3-V LVTTL at T2 File: C:/Users/quwam/Desktop/vhdl projects/riscv-cpu/src/top.vhd Line: 9
    Info (169178): Pin reset uses I/O standard 3.3-V LVTTL at W13 File: C:/Users/quwam/Desktop/vhdl projects/riscv-cpu/src/top.vhd Line: 8
    Info (169178): Pin port0[6] uses I/O standard 3.3-V LVTTL at A9 File: C:/Users/quwam/Desktop/vhdl projects/riscv-cpu/src/top.vhd Line: 33
    Info (169178): Pin kpd2_row[2] uses I/O standard 3.3-V LVTTL at B1 File: C:/Users/quwam/Desktop/vhdl projects/riscv-cpu/src/top.vhd Line: 23
    Info (169178): Pin kpd2_row[1] uses I/O standard 3.3-V LVTTL at B3 File: C:/Users/quwam/Desktop/vhdl projects/riscv-cpu/src/top.vhd Line: 23
    Info (169178): Pin kpd2_row[0] uses I/O standard 3.3-V LVTTL at B4 File: C:/Users/quwam/Desktop/vhdl projects/riscv-cpu/src/top.vhd Line: 23
    Info (169178): Pin kpd2_row[3] uses I/O standard 3.3-V LVTTL at C1 File: C:/Users/quwam/Desktop/vhdl projects/riscv-cpu/src/top.vhd Line: 23
    Info (169178): Pin port0[5] uses I/O standard 3.3-V LVTTL at A8 File: C:/Users/quwam/Desktop/vhdl projects/riscv-cpu/src/top.vhd Line: 33
    Info (169178): Pin port0[7] uses I/O standard 3.3-V LVTTL at A10 File: C:/Users/quwam/Desktop/vhdl projects/riscv-cpu/src/top.vhd Line: 33
    Info (169178): Pin port0[14] uses I/O standard 3.3-V LVTTL at A19 File: C:/Users/quwam/Desktop/vhdl projects/riscv-cpu/src/top.vhd Line: 33
    Info (169178): Pin port0[13] uses I/O standard 3.3-V LVTTL at A18 File: C:/Users/quwam/Desktop/vhdl projects/riscv-cpu/src/top.vhd Line: 33
    Info (169178): Pin port0[15] uses I/O standard 3.3-V LVTTL at A20 File: C:/Users/quwam/Desktop/vhdl projects/riscv-cpu/src/top.vhd Line: 33
    Info (169178): Pin port0[2] uses I/O standard 3.3-V LVTTL at A5 File: C:/Users/quwam/Desktop/vhdl projects/riscv-cpu/src/top.vhd Line: 33
    Info (169178): Pin port0[9] uses I/O standard 3.3-V LVTTL at A14 File: C:/Users/quwam/Desktop/vhdl projects/riscv-cpu/src/top.vhd Line: 33
    Info (169178): Pin port0[4] uses I/O standard 3.3-V LVTTL at A7 File: C:/Users/quwam/Desktop/vhdl projects/riscv-cpu/src/top.vhd Line: 33
    Info (169178): Pin port0[8] uses I/O standard 3.3-V LVTTL at A13 File: C:/Users/quwam/Desktop/vhdl projects/riscv-cpu/src/top.vhd Line: 33
    Info (169178): Pin port0[1] uses I/O standard 3.3-V LVTTL at C3 File: C:/Users/quwam/Desktop/vhdl projects/riscv-cpu/src/top.vhd Line: 33
    Info (169178): Pin port0[0] uses I/O standard 3.3-V LVTTL at A4 File: C:/Users/quwam/Desktop/vhdl projects/riscv-cpu/src/top.vhd Line: 33
    Info (169178): Pin port0[3] uses I/O standard 3.3-V LVTTL at A6 File: C:/Users/quwam/Desktop/vhdl projects/riscv-cpu/src/top.vhd Line: 33
    Info (169178): Pin port0[12] uses I/O standard 3.3-V LVTTL at A17 File: C:/Users/quwam/Desktop/vhdl projects/riscv-cpu/src/top.vhd Line: 33
    Info (169178): Pin port0[11] uses I/O standard 3.3-V LVTTL at A16 File: C:/Users/quwam/Desktop/vhdl projects/riscv-cpu/src/top.vhd Line: 33
    Info (169178): Pin port0[10] uses I/O standard 3.3-V LVTTL at A15 File: C:/Users/quwam/Desktop/vhdl projects/riscv-cpu/src/top.vhd Line: 33
    Info (169178): Pin kpd1_row[2] uses I/O standard 3.3-V LVTTL at B18 File: C:/Users/quwam/Desktop/vhdl projects/riscv-cpu/src/top.vhd Line: 20
    Info (169178): Pin kpd1_row[1] uses I/O standard 3.3-V LVTTL at B19 File: C:/Users/quwam/Desktop/vhdl projects/riscv-cpu/src/top.vhd Line: 20
    Info (169178): Pin kpd1_row[0] uses I/O standard 3.3-V LVTTL at B20 File: C:/Users/quwam/Desktop/vhdl projects/riscv-cpu/src/top.vhd Line: 20
    Info (169178): Pin kpd1_row[3] uses I/O standard 3.3-V LVTTL at B17 File: C:/Users/quwam/Desktop/vhdl projects/riscv-cpu/src/top.vhd Line: 20
Info (144001): Generated suppressed messages file C:/Users/quwam/Desktop/vhdl projects/riscv-cpu/output_files/riscv_cpu.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 17 warnings
    Info: Peak virtual memory: 5597 megabytes
    Info: Processing ended: Fri Oct 25 22:43:16 2024
    Info: Elapsed time: 00:01:41
    Info: Total CPU time (on all processors): 00:02:09


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/quwam/Desktop/vhdl projects/riscv-cpu/output_files/riscv_cpu.fit.smsg.


