// Generated by CIRCT firtool-1.62.0
// Standard header to adapt well known macros for prints and assertions.

// Users can define 'PRINTF_COND' to add an extra gate to prints.
`ifndef PRINTF_COND_
  `ifdef PRINTF_COND
    `define PRINTF_COND_ (`PRINTF_COND)
  `else  // PRINTF_COND
    `define PRINTF_COND_ 1
  `endif // PRINTF_COND
`endif // not def PRINTF_COND_

// Users can define 'ASSERT_VERBOSE_COND' to add an extra gate to assert error printing.
`ifndef ASSERT_VERBOSE_COND_
  `ifdef ASSERT_VERBOSE_COND
    `define ASSERT_VERBOSE_COND_ (`ASSERT_VERBOSE_COND)
  `else  // ASSERT_VERBOSE_COND
    `define ASSERT_VERBOSE_COND_ 1
  `endif // ASSERT_VERBOSE_COND
`endif // not def ASSERT_VERBOSE_COND_

// Users can define 'STOP_COND' to add an extra gate to stop conditions.
`ifndef STOP_COND_
  `ifdef STOP_COND
    `define STOP_COND_ (`STOP_COND)
  `else  // STOP_COND
    `define STOP_COND_ 1
  `endif // STOP_COND
`endif // not def STOP_COND_

module axi_interconnect_2x2(
  input         clock,
                reset,
  output        io_m_AXI_port_0_AXI_AW_ready,
  input         io_m_AXI_port_0_AXI_AW_valid,
  input  [7:0]  io_m_AXI_port_0_AXI_AW_bits_awid,
  input  [31:0] io_m_AXI_port_0_AXI_AW_bits_awaddr,
  input  [7:0]  io_m_AXI_port_0_AXI_AW_bits_awlen,
  input  [2:0]  io_m_AXI_port_0_AXI_AW_bits_awsize,
  input  [1:0]  io_m_AXI_port_0_AXI_AW_bits_awburst,
  input         io_m_AXI_port_0_AXI_AW_bits_awlock,
  input  [3:0]  io_m_AXI_port_0_AXI_AW_bits_awcache,
  input  [2:0]  io_m_AXI_port_0_AXI_AW_bits_awprot,
  input  [3:0]  io_m_AXI_port_0_AXI_AW_bits_awqos,
                io_m_AXI_port_0_AXI_AW_bits_awregion,
  input         io_m_AXI_port_0_AXI_AW_bits_awuser,
  output        io_m_AXI_port_0_AXI_W_ready,
  input         io_m_AXI_port_0_AXI_W_valid,
  input  [31:0] io_m_AXI_port_0_AXI_W_bits_wdata,
  input  [3:0]  io_m_AXI_port_0_AXI_W_bits_wstrb,
  input         io_m_AXI_port_0_AXI_W_bits_wlast,
                io_m_AXI_port_0_AXI_W_bits_wuser,
                io_m_AXI_port_0_AXI_B_ready,
  output        io_m_AXI_port_0_AXI_B_valid,
  output [7:0]  io_m_AXI_port_0_AXI_B_bits_bid,
  output [1:0]  io_m_AXI_port_0_AXI_B_bits_bresp,
  output        io_m_AXI_port_0_AXI_B_bits_buser,
                io_m_AXI_port_0_AXI_AR_ready,
  input         io_m_AXI_port_0_AXI_AR_valid,
  input  [7:0]  io_m_AXI_port_0_AXI_AR_bits_arid,
  input  [31:0] io_m_AXI_port_0_AXI_AR_bits_araddr,
  input  [7:0]  io_m_AXI_port_0_AXI_AR_bits_arlen,
  input  [2:0]  io_m_AXI_port_0_AXI_AR_bits_arsize,
  input  [1:0]  io_m_AXI_port_0_AXI_AR_bits_arburst,
  input         io_m_AXI_port_0_AXI_AR_bits_arlock,
  input  [3:0]  io_m_AXI_port_0_AXI_AR_bits_arcache,
  input  [2:0]  io_m_AXI_port_0_AXI_AR_bits_arprot,
  input  [3:0]  io_m_AXI_port_0_AXI_AR_bits_arqos,
                io_m_AXI_port_0_AXI_AR_bits_arregion,
  input         io_m_AXI_port_0_AXI_AR_bits_aruser,
                io_m_AXI_port_0_AXI_R_ready,
  output        io_m_AXI_port_0_AXI_R_valid,
  output [7:0]  io_m_AXI_port_0_AXI_R_bits_rid,
  output [31:0] io_m_AXI_port_0_AXI_R_bits_rdata,
  output [1:0]  io_m_AXI_port_0_AXI_R_bits_rresp,
  output        io_m_AXI_port_0_AXI_R_bits_rlast,
                io_m_AXI_port_0_AXI_R_bits_ruser,
                io_m_AXI_port_1_AXI_AW_ready,
  input         io_m_AXI_port_1_AXI_AW_valid,
  input  [7:0]  io_m_AXI_port_1_AXI_AW_bits_awid,
  input  [31:0] io_m_AXI_port_1_AXI_AW_bits_awaddr,
  input  [7:0]  io_m_AXI_port_1_AXI_AW_bits_awlen,
  input  [2:0]  io_m_AXI_port_1_AXI_AW_bits_awsize,
  input  [1:0]  io_m_AXI_port_1_AXI_AW_bits_awburst,
  input         io_m_AXI_port_1_AXI_AW_bits_awlock,
  input  [3:0]  io_m_AXI_port_1_AXI_AW_bits_awcache,
  input  [2:0]  io_m_AXI_port_1_AXI_AW_bits_awprot,
  input  [3:0]  io_m_AXI_port_1_AXI_AW_bits_awqos,
                io_m_AXI_port_1_AXI_AW_bits_awregion,
  input         io_m_AXI_port_1_AXI_AW_bits_awuser,
  output        io_m_AXI_port_1_AXI_W_ready,
  input         io_m_AXI_port_1_AXI_W_valid,
  input  [31:0] io_m_AXI_port_1_AXI_W_bits_wdata,
  input  [3:0]  io_m_AXI_port_1_AXI_W_bits_wstrb,
  input         io_m_AXI_port_1_AXI_W_bits_wlast,
                io_m_AXI_port_1_AXI_W_bits_wuser,
                io_m_AXI_port_1_AXI_B_ready,
  output        io_m_AXI_port_1_AXI_B_valid,
  output [7:0]  io_m_AXI_port_1_AXI_B_bits_bid,
  output [1:0]  io_m_AXI_port_1_AXI_B_bits_bresp,
  output        io_m_AXI_port_1_AXI_B_bits_buser,
                io_m_AXI_port_1_AXI_AR_ready,
  input         io_m_AXI_port_1_AXI_AR_valid,
  input  [7:0]  io_m_AXI_port_1_AXI_AR_bits_arid,
  input  [31:0] io_m_AXI_port_1_AXI_AR_bits_araddr,
  input  [7:0]  io_m_AXI_port_1_AXI_AR_bits_arlen,
  input  [2:0]  io_m_AXI_port_1_AXI_AR_bits_arsize,
  input  [1:0]  io_m_AXI_port_1_AXI_AR_bits_arburst,
  input         io_m_AXI_port_1_AXI_AR_bits_arlock,
  input  [3:0]  io_m_AXI_port_1_AXI_AR_bits_arcache,
  input  [2:0]  io_m_AXI_port_1_AXI_AR_bits_arprot,
  input  [3:0]  io_m_AXI_port_1_AXI_AR_bits_arqos,
                io_m_AXI_port_1_AXI_AR_bits_arregion,
  input         io_m_AXI_port_1_AXI_AR_bits_aruser,
                io_m_AXI_port_1_AXI_R_ready,
  output        io_m_AXI_port_1_AXI_R_valid,
  output [7:0]  io_m_AXI_port_1_AXI_R_bits_rid,
  output [31:0] io_m_AXI_port_1_AXI_R_bits_rdata,
  output [1:0]  io_m_AXI_port_1_AXI_R_bits_rresp,
  output        io_m_AXI_port_1_AXI_R_bits_rlast,
                io_m_AXI_port_1_AXI_R_bits_ruser,
  input         io_s_AXI_port_0_AXI_AW_ready,
  output        io_s_AXI_port_0_AXI_AW_valid,
  output [7:0]  io_s_AXI_port_0_AXI_AW_bits_awid,
  output [31:0] io_s_AXI_port_0_AXI_AW_bits_awaddr,
  output [7:0]  io_s_AXI_port_0_AXI_AW_bits_awlen,
  output [2:0]  io_s_AXI_port_0_AXI_AW_bits_awsize,
  output [1:0]  io_s_AXI_port_0_AXI_AW_bits_awburst,
  output        io_s_AXI_port_0_AXI_AW_bits_awlock,
  output [3:0]  io_s_AXI_port_0_AXI_AW_bits_awcache,
  output [2:0]  io_s_AXI_port_0_AXI_AW_bits_awprot,
  output [3:0]  io_s_AXI_port_0_AXI_AW_bits_awqos,
                io_s_AXI_port_0_AXI_AW_bits_awregion,
  output        io_s_AXI_port_0_AXI_AW_bits_awuser,
  input         io_s_AXI_port_0_AXI_W_ready,
  output        io_s_AXI_port_0_AXI_W_valid,
  output [31:0] io_s_AXI_port_0_AXI_W_bits_wdata,
  output [3:0]  io_s_AXI_port_0_AXI_W_bits_wstrb,
  output        io_s_AXI_port_0_AXI_W_bits_wlast,
                io_s_AXI_port_0_AXI_W_bits_wuser,
                io_s_AXI_port_0_AXI_B_ready,
  input         io_s_AXI_port_0_AXI_B_valid,
  input  [7:0]  io_s_AXI_port_0_AXI_B_bits_bid,
  input  [1:0]  io_s_AXI_port_0_AXI_B_bits_bresp,
  input         io_s_AXI_port_0_AXI_B_bits_buser,
                io_s_AXI_port_0_AXI_AR_ready,
  output        io_s_AXI_port_0_AXI_AR_valid,
  output [7:0]  io_s_AXI_port_0_AXI_AR_bits_arid,
  output [31:0] io_s_AXI_port_0_AXI_AR_bits_araddr,
  output [7:0]  io_s_AXI_port_0_AXI_AR_bits_arlen,
  output [2:0]  io_s_AXI_port_0_AXI_AR_bits_arsize,
  output [1:0]  io_s_AXI_port_0_AXI_AR_bits_arburst,
  output        io_s_AXI_port_0_AXI_AR_bits_arlock,
  output [3:0]  io_s_AXI_port_0_AXI_AR_bits_arcache,
  output [2:0]  io_s_AXI_port_0_AXI_AR_bits_arprot,
  output [3:0]  io_s_AXI_port_0_AXI_AR_bits_arqos,
                io_s_AXI_port_0_AXI_AR_bits_arregion,
  output        io_s_AXI_port_0_AXI_AR_bits_aruser,
                io_s_AXI_port_0_AXI_R_ready,
  input         io_s_AXI_port_0_AXI_R_valid,
  input  [7:0]  io_s_AXI_port_0_AXI_R_bits_rid,
  input  [31:0] io_s_AXI_port_0_AXI_R_bits_rdata,
  input  [1:0]  io_s_AXI_port_0_AXI_R_bits_rresp,
  input         io_s_AXI_port_0_AXI_R_bits_rlast,
                io_s_AXI_port_0_AXI_R_bits_ruser,
                io_s_AXI_port_1_AXI_AW_ready,
  output        io_s_AXI_port_1_AXI_AW_valid,
  output [7:0]  io_s_AXI_port_1_AXI_AW_bits_awid,
  output [31:0] io_s_AXI_port_1_AXI_AW_bits_awaddr,
  output [7:0]  io_s_AXI_port_1_AXI_AW_bits_awlen,
  output [2:0]  io_s_AXI_port_1_AXI_AW_bits_awsize,
  output [1:0]  io_s_AXI_port_1_AXI_AW_bits_awburst,
  output        io_s_AXI_port_1_AXI_AW_bits_awlock,
  output [3:0]  io_s_AXI_port_1_AXI_AW_bits_awcache,
  output [2:0]  io_s_AXI_port_1_AXI_AW_bits_awprot,
  output [3:0]  io_s_AXI_port_1_AXI_AW_bits_awqos,
                io_s_AXI_port_1_AXI_AW_bits_awregion,
  output        io_s_AXI_port_1_AXI_AW_bits_awuser,
  input         io_s_AXI_port_1_AXI_W_ready,
  output        io_s_AXI_port_1_AXI_W_valid,
  output [31:0] io_s_AXI_port_1_AXI_W_bits_wdata,
  output [3:0]  io_s_AXI_port_1_AXI_W_bits_wstrb,
  output        io_s_AXI_port_1_AXI_W_bits_wlast,
                io_s_AXI_port_1_AXI_W_bits_wuser,
                io_s_AXI_port_1_AXI_B_ready,
  input         io_s_AXI_port_1_AXI_B_valid,
  input  [7:0]  io_s_AXI_port_1_AXI_B_bits_bid,
  input  [1:0]  io_s_AXI_port_1_AXI_B_bits_bresp,
  input         io_s_AXI_port_1_AXI_B_bits_buser,
                io_s_AXI_port_1_AXI_AR_ready,
  output        io_s_AXI_port_1_AXI_AR_valid,
  output [7:0]  io_s_AXI_port_1_AXI_AR_bits_arid,
  output [31:0] io_s_AXI_port_1_AXI_AR_bits_araddr,
  output [7:0]  io_s_AXI_port_1_AXI_AR_bits_arlen,
  output [2:0]  io_s_AXI_port_1_AXI_AR_bits_arsize,
  output [1:0]  io_s_AXI_port_1_AXI_AR_bits_arburst,
  output        io_s_AXI_port_1_AXI_AR_bits_arlock,
  output [3:0]  io_s_AXI_port_1_AXI_AR_bits_arcache,
  output [2:0]  io_s_AXI_port_1_AXI_AR_bits_arprot,
  output [3:0]  io_s_AXI_port_1_AXI_AR_bits_arqos,
                io_s_AXI_port_1_AXI_AR_bits_arregion,
  output        io_s_AXI_port_1_AXI_AR_bits_aruser,
                io_s_AXI_port_1_AXI_R_ready,
  input         io_s_AXI_port_1_AXI_R_valid,
  input  [7:0]  io_s_AXI_port_1_AXI_R_bits_rid,
  input  [31:0] io_s_AXI_port_1_AXI_R_bits_rdata,
  input  [1:0]  io_s_AXI_port_1_AXI_R_bits_rresp,
  input         io_s_AXI_port_1_AXI_R_bits_rlast,
                io_s_AXI_port_1_AXI_R_bits_ruser
);

  axi_interconnect_wrap_2x2 #(
    .ADDR_WIDTH(32),
    .ARUSER_ENABLE(0),
    .ARUSER_WIDTH(1),
    .AWUSER_ENABLE(0),
    .AWUSER_WIDTH(1),
    .BUSER_ENABLE(0),
    .BUSER_WIDTH(1),
    .DATA_WIDTH(32),
    .FORWARD_ID(1),
    .ID_WIDTH(8),
    .M00_ADDR_WIDTH(24),
    .M00_BASE_ADDR(-2147483648),
    .M00_CONNECT_READ(3),
    .M00_CONNECT_WRITE(3),
    .M00_SECURE(0),
    .M01_ADDR_WIDTH(12),
    .M01_BASE_ADDR(524288),
    .M01_CONNECT_READ(3),
    .M01_CONNECT_WRITE(3),
    .M01_SECURE(0),
    .M_REGIONS(1),
    .RUSER_ENABLE(0),
    .RUSER_WIDTH(1),
    .STRB_WIDTH(4),
    .WUSER_ENABLE(0),
    .WUSER_WIDTH(1)
  ) NOC (
    .clk              (clock),
    .rst              (reset),
    .s00_axi_awid     (io_m_AXI_port_0_AXI_AW_bits_awid),
    .s00_axi_awaddr   (io_m_AXI_port_0_AXI_AW_bits_awaddr),
    .s00_axi_awlen    (io_m_AXI_port_0_AXI_AW_bits_awlen),
    .s00_axi_awsize   (io_m_AXI_port_0_AXI_AW_bits_awsize),
    .s00_axi_awburst  (io_m_AXI_port_0_AXI_AW_bits_awburst),
    .s00_axi_awlock   (io_m_AXI_port_0_AXI_AW_bits_awlock),
    .s00_axi_awcache  (io_m_AXI_port_0_AXI_AW_bits_awcache),
    .s00_axi_awprot   (io_m_AXI_port_0_AXI_AW_bits_awprot),
    .s00_axi_awqos    (io_m_AXI_port_0_AXI_AW_bits_awqos),
    .s00_axi_awuser   (io_m_AXI_port_0_AXI_AW_bits_awuser),
    .s00_axi_awvalid  (io_m_AXI_port_0_AXI_AW_valid),
    .s00_axi_awready  (io_m_AXI_port_0_AXI_AW_ready),
    .s00_axi_wdata    (io_m_AXI_port_0_AXI_W_bits_wdata),
    .s00_axi_wstrb    (io_m_AXI_port_0_AXI_W_bits_wstrb),
    .s00_axi_wlast    (io_m_AXI_port_0_AXI_W_bits_wlast),
    .s00_axi_wuser    (io_m_AXI_port_0_AXI_W_bits_wuser),
    .s00_axi_wvalid   (io_m_AXI_port_0_AXI_W_valid),
    .s00_axi_wready   (io_m_AXI_port_0_AXI_W_ready),
    .s00_axi_bid      (io_m_AXI_port_0_AXI_B_bits_bid),
    .s00_axi_bresp    (io_m_AXI_port_0_AXI_B_bits_bresp),
    .s00_axi_buser    (io_m_AXI_port_0_AXI_B_bits_buser),
    .s00_axi_bvalid   (io_m_AXI_port_0_AXI_B_valid),
    .s00_axi_bready   (io_m_AXI_port_0_AXI_B_ready),
    .s00_axi_arid     (io_m_AXI_port_0_AXI_AR_bits_arid),
    .s00_axi_araddr   (io_m_AXI_port_0_AXI_AR_bits_araddr),
    .s00_axi_arlen    (io_m_AXI_port_0_AXI_AR_bits_arlen),
    .s00_axi_arsize   (io_m_AXI_port_0_AXI_AR_bits_arsize),
    .s00_axi_arburst  (io_m_AXI_port_0_AXI_AR_bits_arburst),
    .s00_axi_arlock   (io_m_AXI_port_0_AXI_AR_bits_arlock),
    .s00_axi_arcache  (io_m_AXI_port_0_AXI_AR_bits_arcache),
    .s00_axi_arprot   (io_m_AXI_port_0_AXI_AR_bits_arprot),
    .s00_axi_arqos    (io_m_AXI_port_0_AXI_AR_bits_arqos),
    .s00_axi_aruser   (io_m_AXI_port_0_AXI_AR_bits_aruser),
    .s00_axi_arvalid  (io_m_AXI_port_0_AXI_AR_valid),
    .s00_axi_arready  (io_m_AXI_port_0_AXI_AR_ready),
    .s00_axi_rid      (io_m_AXI_port_0_AXI_R_bits_rid),
    .s00_axi_rdata    (io_m_AXI_port_0_AXI_R_bits_rdata),
    .s00_axi_rresp    (io_m_AXI_port_0_AXI_R_bits_rresp),
    .s00_axi_rlast    (io_m_AXI_port_0_AXI_R_bits_rlast),
    .s00_axi_ruser    (io_m_AXI_port_0_AXI_R_bits_ruser),
    .s00_axi_rvalid   (io_m_AXI_port_0_AXI_R_valid),
    .s00_axi_rready   (io_m_AXI_port_0_AXI_R_ready),
    .s01_axi_awid     (io_m_AXI_port_1_AXI_AW_bits_awid),
    .s01_axi_awaddr   (io_m_AXI_port_1_AXI_AW_bits_awaddr),
    .s01_axi_awlen    (io_m_AXI_port_1_AXI_AW_bits_awlen),
    .s01_axi_awsize   (io_m_AXI_port_1_AXI_AW_bits_awsize),
    .s01_axi_awburst  (io_m_AXI_port_1_AXI_AW_bits_awburst),
    .s01_axi_awlock   (io_m_AXI_port_1_AXI_AW_bits_awlock),
    .s01_axi_awcache  (io_m_AXI_port_1_AXI_AW_bits_awcache),
    .s01_axi_awprot   (io_m_AXI_port_1_AXI_AW_bits_awprot),
    .s01_axi_awqos    (io_m_AXI_port_1_AXI_AW_bits_awqos),
    .s01_axi_awuser   (io_m_AXI_port_1_AXI_AW_bits_awuser),
    .s01_axi_awvalid  (io_m_AXI_port_1_AXI_AW_valid),
    .s01_axi_awready  (io_m_AXI_port_1_AXI_AW_ready),
    .s01_axi_wdata    (io_m_AXI_port_1_AXI_W_bits_wdata),
    .s01_axi_wstrb    (io_m_AXI_port_1_AXI_W_bits_wstrb),
    .s01_axi_wlast    (io_m_AXI_port_1_AXI_W_bits_wlast),
    .s01_axi_wuser    (io_m_AXI_port_1_AXI_W_bits_wuser),
    .s01_axi_wvalid   (io_m_AXI_port_1_AXI_W_valid),
    .s01_axi_wready   (io_m_AXI_port_1_AXI_W_ready),
    .s01_axi_bid      (io_m_AXI_port_1_AXI_B_bits_bid),
    .s01_axi_bresp    (io_m_AXI_port_1_AXI_B_bits_bresp),
    .s01_axi_buser    (io_m_AXI_port_1_AXI_B_bits_buser),
    .s01_axi_bvalid   (io_m_AXI_port_1_AXI_B_valid),
    .s01_axi_bready   (io_m_AXI_port_1_AXI_B_ready),
    .s01_axi_arid     (io_m_AXI_port_1_AXI_AR_bits_arid),
    .s01_axi_araddr   (io_m_AXI_port_1_AXI_AR_bits_araddr),
    .s01_axi_arlen    (io_m_AXI_port_1_AXI_AR_bits_arlen),
    .s01_axi_arsize   (io_m_AXI_port_1_AXI_AR_bits_arsize),
    .s01_axi_arburst  (io_m_AXI_port_1_AXI_AR_bits_arburst),
    .s01_axi_arlock   (io_m_AXI_port_1_AXI_AR_bits_arlock),
    .s01_axi_arcache  (io_m_AXI_port_1_AXI_AR_bits_arcache),
    .s01_axi_arprot   (io_m_AXI_port_1_AXI_AR_bits_arprot),
    .s01_axi_arqos    (io_m_AXI_port_1_AXI_AR_bits_arqos),
    .s01_axi_aruser   (io_m_AXI_port_1_AXI_AR_bits_aruser),
    .s01_axi_arvalid  (io_m_AXI_port_1_AXI_AR_valid),
    .s01_axi_arready  (io_m_AXI_port_1_AXI_AR_ready),
    .s01_axi_rid      (io_m_AXI_port_1_AXI_R_bits_rid),
    .s01_axi_rdata    (io_m_AXI_port_1_AXI_R_bits_rdata),
    .s01_axi_rresp    (io_m_AXI_port_1_AXI_R_bits_rresp),
    .s01_axi_rlast    (io_m_AXI_port_1_AXI_R_bits_rlast),
    .s01_axi_ruser    (io_m_AXI_port_1_AXI_R_bits_ruser),
    .s01_axi_rvalid   (io_m_AXI_port_1_AXI_R_valid),
    .s01_axi_rready   (io_m_AXI_port_1_AXI_R_ready),
    .m00_axi_awid     (io_s_AXI_port_0_AXI_AW_bits_awid),
    .m00_axi_awaddr   (io_s_AXI_port_0_AXI_AW_bits_awaddr),
    .m00_axi_awlen    (io_s_AXI_port_0_AXI_AW_bits_awlen),
    .m00_axi_awsize   (io_s_AXI_port_0_AXI_AW_bits_awsize),
    .m00_axi_awburst  (io_s_AXI_port_0_AXI_AW_bits_awburst),
    .m00_axi_awlock   (io_s_AXI_port_0_AXI_AW_bits_awlock),
    .m00_axi_awcache  (io_s_AXI_port_0_AXI_AW_bits_awcache),
    .m00_axi_awprot   (io_s_AXI_port_0_AXI_AW_bits_awprot),
    .m00_axi_awqos    (io_s_AXI_port_0_AXI_AW_bits_awqos),
    .m00_axi_awregion (io_s_AXI_port_0_AXI_AW_bits_awregion),
    .m00_axi_awuser   (io_s_AXI_port_0_AXI_AW_bits_awuser),
    .m00_axi_awvalid  (io_s_AXI_port_0_AXI_AW_valid),
    .m00_axi_awready  (io_s_AXI_port_0_AXI_AW_ready),
    .m00_axi_wdata    (io_s_AXI_port_0_AXI_W_bits_wdata),
    .m00_axi_wstrb    (io_s_AXI_port_0_AXI_W_bits_wstrb),
    .m00_axi_wlast    (io_s_AXI_port_0_AXI_W_bits_wlast),
    .m00_axi_wuser    (io_s_AXI_port_0_AXI_W_bits_wuser),
    .m00_axi_wvalid   (io_s_AXI_port_0_AXI_W_valid),
    .m00_axi_wready   (io_s_AXI_port_0_AXI_W_ready),
    .m00_axi_bid      (io_s_AXI_port_0_AXI_B_bits_bid),
    .m00_axi_bresp    (io_s_AXI_port_0_AXI_B_bits_bresp),
    .m00_axi_buser    (io_s_AXI_port_0_AXI_B_bits_buser),
    .m00_axi_bvalid   (io_s_AXI_port_0_AXI_B_valid),
    .m00_axi_bready   (io_s_AXI_port_0_AXI_B_ready),
    .m00_axi_arid     (io_s_AXI_port_0_AXI_AR_bits_arid),
    .m00_axi_araddr   (io_s_AXI_port_0_AXI_AR_bits_araddr),
    .m00_axi_arlen    (io_s_AXI_port_0_AXI_AR_bits_arlen),
    .m00_axi_arsize   (io_s_AXI_port_0_AXI_AR_bits_arsize),
    .m00_axi_arburst  (io_s_AXI_port_0_AXI_AR_bits_arburst),
    .m00_axi_arlock   (io_s_AXI_port_0_AXI_AR_bits_arlock),
    .m00_axi_arcache  (io_s_AXI_port_0_AXI_AR_bits_arcache),
    .m00_axi_arprot   (io_s_AXI_port_0_AXI_AR_bits_arprot),
    .m00_axi_arqos    (io_s_AXI_port_0_AXI_AR_bits_arqos),
    .m00_axi_arregion (io_s_AXI_port_0_AXI_AR_bits_arregion),
    .m00_axi_aruser   (io_s_AXI_port_0_AXI_AR_bits_aruser),
    .m00_axi_arvalid  (io_s_AXI_port_0_AXI_AR_valid),
    .m00_axi_arready  (io_s_AXI_port_0_AXI_AR_ready),
    .m00_axi_rid      (io_s_AXI_port_0_AXI_R_bits_rid),
    .m00_axi_rdata    (io_s_AXI_port_0_AXI_R_bits_rdata),
    .m00_axi_rresp    (io_s_AXI_port_0_AXI_R_bits_rresp),
    .m00_axi_rlast    (io_s_AXI_port_0_AXI_R_bits_rlast),
    .m00_axi_ruser    (io_s_AXI_port_0_AXI_R_bits_ruser),
    .m00_axi_rvalid   (io_s_AXI_port_0_AXI_R_valid),
    .m00_axi_rready   (io_s_AXI_port_0_AXI_R_ready),
    .m01_axi_awid     (io_s_AXI_port_1_AXI_AW_bits_awid),
    .m01_axi_awaddr   (io_s_AXI_port_1_AXI_AW_bits_awaddr),
    .m01_axi_awlen    (io_s_AXI_port_1_AXI_AW_bits_awlen),
    .m01_axi_awsize   (io_s_AXI_port_1_AXI_AW_bits_awsize),
    .m01_axi_awburst  (io_s_AXI_port_1_AXI_AW_bits_awburst),
    .m01_axi_awlock   (io_s_AXI_port_1_AXI_AW_bits_awlock),
    .m01_axi_awcache  (io_s_AXI_port_1_AXI_AW_bits_awcache),
    .m01_axi_awprot   (io_s_AXI_port_1_AXI_AW_bits_awprot),
    .m01_axi_awqos    (io_s_AXI_port_1_AXI_AW_bits_awqos),
    .m01_axi_awregion (io_s_AXI_port_1_AXI_AW_bits_awregion),
    .m01_axi_awuser   (io_s_AXI_port_1_AXI_AW_bits_awuser),
    .m01_axi_awvalid  (io_s_AXI_port_1_AXI_AW_valid),
    .m01_axi_awready  (io_s_AXI_port_1_AXI_AW_ready),
    .m01_axi_wdata    (io_s_AXI_port_1_AXI_W_bits_wdata),
    .m01_axi_wstrb    (io_s_AXI_port_1_AXI_W_bits_wstrb),
    .m01_axi_wlast    (io_s_AXI_port_1_AXI_W_bits_wlast),
    .m01_axi_wuser    (io_s_AXI_port_1_AXI_W_bits_wuser),
    .m01_axi_wvalid   (io_s_AXI_port_1_AXI_W_valid),
    .m01_axi_wready   (io_s_AXI_port_1_AXI_W_ready),
    .m01_axi_bid      (io_s_AXI_port_1_AXI_B_bits_bid),
    .m01_axi_bresp    (io_s_AXI_port_1_AXI_B_bits_bresp),
    .m01_axi_buser    (io_s_AXI_port_1_AXI_B_bits_buser),
    .m01_axi_bvalid   (io_s_AXI_port_1_AXI_B_valid),
    .m01_axi_bready   (io_s_AXI_port_1_AXI_B_ready),
    .m01_axi_arid     (io_s_AXI_port_1_AXI_AR_bits_arid),
    .m01_axi_araddr   (io_s_AXI_port_1_AXI_AR_bits_araddr),
    .m01_axi_arlen    (io_s_AXI_port_1_AXI_AR_bits_arlen),
    .m01_axi_arsize   (io_s_AXI_port_1_AXI_AR_bits_arsize),
    .m01_axi_arburst  (io_s_AXI_port_1_AXI_AR_bits_arburst),
    .m01_axi_arlock   (io_s_AXI_port_1_AXI_AR_bits_arlock),
    .m01_axi_arcache  (io_s_AXI_port_1_AXI_AR_bits_arcache),
    .m01_axi_arprot   (io_s_AXI_port_1_AXI_AR_bits_arprot),
    .m01_axi_arqos    (io_s_AXI_port_1_AXI_AR_bits_arqos),
    .m01_axi_arregion (io_s_AXI_port_1_AXI_AR_bits_arregion),
    .m01_axi_aruser   (io_s_AXI_port_1_AXI_AR_bits_aruser),
    .m01_axi_arvalid  (io_s_AXI_port_1_AXI_AR_valid),
    .m01_axi_arready  (io_s_AXI_port_1_AXI_AR_ready),
    .m01_axi_rid      (io_s_AXI_port_1_AXI_R_bits_rid),
    .m01_axi_rdata    (io_s_AXI_port_1_AXI_R_bits_rdata),
    .m01_axi_rresp    (io_s_AXI_port_1_AXI_R_bits_rresp),
    .m01_axi_rlast    (io_s_AXI_port_1_AXI_R_bits_rlast),
    .m01_axi_ruser    (io_s_AXI_port_1_AXI_R_bits_ruser),
    .m01_axi_rvalid   (io_s_AXI_port_1_AXI_R_valid),
    .m01_axi_rready   (io_s_AXI_port_1_AXI_R_ready)
  );
endmodule

