//ModelSim仿真代码
`timescale 1ns/1ns       //时间单位和时间精度都为1ns
 module CW_2301_6_test;
 
	reg clk_in;                  //时钟信号输入
	reg sel;                     //选择开关
	reg rst_n;                   //清零信号       
	wire clk_out;                //分频器信号输出
	
	initial 
		begin
	      clk_in = 0;   //时钟信号初始化为0
			rst_n = 1;    //清零信号初始化为1
			sel = 0;      //选择开关置0，即信号输出为301kHz
			#1000000      //延时1ms
			sel = 1;      //选择开关置1，即信号输出为1kHz
		end
	
	always#10 clk_in = ~clk_in;     //将时钟信号频率设置为50MHz
	
	CW_2301_6 Divider(clk_in, sel, rst_n, clk_out);   //分频
	
endmodule