# 4. 连接设计和Testbench  
验证设计需要几个步骤：生成激励，捕获响应，确定正确性并衡量进度。但是，首先需要一个合适的测试平台，并连接到设计，如图4.1所示。
![Fig.4.1  设计与testbench](../figures/chapter-04_2021-02-08-00-51-22.png)
您的测试台环绕设计，发送激励并捕获设计的响应。测试台形成了设计的“真实世界”，模仿了整个环境。例如，处理器模型需要连接到各种总线和设备，这些总线和设备在测试台中被建模为总线功能模型。网络设备连接到基于标准协议建模的多个输入和输出数据流。视频芯片连接到发送命令的总线，然后形成写入内存模型的图像。 关键概念是测试平台可以模拟被测设计中没有的所有内容。  

与Verilog的端口和易于出错的连接页面相比，您的测试平台需要一种更高层次的方式与设计进行通信。 您需要一种可靠的方式来描述时序，以便始终在正确的时间驱动和采样同步信号，并且所有交互都没有Verilog模型常见的竞争条件。    