##############################################################################
## This file is part of 'SLAC Firmware Standard Library'.
## It is subject to the license terms in the LICENSE.txt file found in the 
## top-level directory of this distribution and at: 
##    https://confluence.slac.stanford.edu/display/ppareg/LICENSE.html. 
## No part of 'SLAC Firmware Standard Library', including this file, 
## may be copied, modified, propagated, or distributed except according to 
## the terms contained in the LICENSE.txt file.
##############################################################################
#schemaversion 3.0.0
#once TPGMiniCore.yaml

TPGMiniCore: &TPGMiniCore
  class: MMIODev
  configPrio: 1
  description: Embedded timing pattern generator
  size: 0x10000
  metadata:
    NARRAYSBSA: &NARRAYSBSA 2
  children:
    TxReset:
      at:
        offset: 0x0000
      class: IntField
      sizeBits: 1
      lsBit: 0
      mode: WO
      description: Reset transmit link
    TxPolarity:
    #########################################################
      at:
        offset: 0x0000
      class: IntField
      sizeBits: 1
      lsBit: 1
      mode: RW
      description: Invert transmit link polarity
    TxLoopback:
    #########################################################
      at:
        offset: 0x0000
      class: IntField
      sizeBits: 3
      lsBit: 2
      mode: RW
      description: Set transmit link loopback
    TxInhibit:
    #########################################################
      at:
        offset: 0x0000
      class: IntField
      sizeBits: 1
      lsBit: 5
      mode: RW
      description: Set transmit link inhibit
    BaseControl:
    #########################################################
      at:
        offset: 0x0004
      class: IntField
      sizeBits: 16
      lsBit: 0
      mode: RW
      description: Base rate trigger divisor
    PulseIdWr:
    #########################################################
      at:
        offset: 0x0008
      class: IntField
      sizeBits: 64
      mode: WO
      description: Pulse ID write
    PulseIdRd:
    #########################################################
      at:
        offset: 0x0008
      class: IntField
      sizeBits: 64
      mode: RO
      description: Pulse ID read
    TStampWr:
    #########################################################
      at:
        offset: 0x0010
      class: IntField
      sizeBits: 64
      mode: WO
      description: Time stamp write
    TStampRd:
    #########################################################
      at:
        offset: 0x0010
      class: IntField
      sizeBits: 64
      mode: RO
      description: Time stamp read
    FixedRateDiv:
    #########################################################
      at:
        offset: 0x0018
        stride: 4
        nelms: 10
      class: IntField
      sizeBits: 32
      mode: RW
      description: Fixed rate marker divisors
    RateReload:
    #########################################################
      at:
        offset: 0x0040
      class: IntField
      sizeBits: 1
      mode: WO
      description: Loads cached fixed rate marker divisors
    NBeamSeq:
    #########################################################
      at:
        offset: 0x004C
      class: IntField
      sizeBits: 8
      lsBit: 0
      mode: RO
      description: Number of beam request engines
    NControlSeq:
    #########################################################
      at:
        offset: 0x004D
      class: IntField
      sizeBits: 8
      lsBit: 0
      mode: RO
      description: Number of control sequence engines
    NArraysBsa:
    #########################################################
      at:
        offset: 0x004E
      class: IntField
      sizeBits: 8
      lsBit: 0
      mode: RO
      description: Number of BSA arrays
    SeqAddrLen:
    #########################################################
      at:
        offset: 0x004F
      class: IntField
      sizeBits: 4
      lsBit: 0
      mode: RO
      description: Number of beam sequence engines
    NAllowSeq:
    #########################################################
      at:
        offset: 0x004F
      class: IntField
      sizeBits: 4
      lsBit: 4
      mode: RO
      description: Number of beam allow engines
    BsaCompleteWr:
    #########################################################
      at:
        offset: 0x0050
      class: IntField
      sizeBits: 64
      mode: WO
      description: BSA complete write
    BsaCompleteRd:
    #########################################################
      at:
        offset: 0x0050
      class: IntField
      sizeBits: 64
      mode: RO
      description: BSA complete read
    Lcls1BsaEdef:
    #########################################################
      at:
        offset: 0x007c
      class: IntField
      sizeBits: 32
      mode: RW
      description: "Lcls-1 style BSA EDEF"
    BsaRateSel:
    #########################################################
      at:
        offset: 0x0200
        stride: 8
        nelms: *NARRAYSBSA
      class: IntField
      sizeBits: 13
      lsBit: 0
      mode: RW
      description: BSA def rate selection
    BsaDestSel:
    #########################################################
      at:
        offset: 0x0201
        stride: 8
        nelms: *NARRAYSBSA
      class: IntField
      sizeBits: 19
      lsBit: 5
      mode: RW
      description: BSA def destination selection
    BsaNtoAvg:
    #########################################################
      at:
        offset: 0x0204
        stride: 8
        nelms: *NARRAYSBSA
      class: IntField
      sizeBits: 16
      lsBit: 0
      mode: RW
      description: BSA def num acquisitions to average
    BsaAvgToWr:
    #########################################################
      at:
        offset: 0x0206
        stride: 8
        nelms: *NARRAYSBSA
      class: IntField
      sizeBits: 16
      lsBit: 0
      mode: RW
      description: BSA def num averages to record
    PllCnt:
    #########################################################
      at:
        offset: 0x0500
      class: IntField
      sizeBits: 32
      mode: RO
      description: Count of PLL status changes
    ClkCnt:
    #########################################################
      at:
        offset: 0x0504
      class: IntField
      sizeBits: 32
      mode: RO
      description: Count of local 186M clock
    SyncErrCnt:
    #########################################################
      at:
        offset: 0x0508
      class: IntField
      sizeBits: 32
      mode: RO
      description: Count of 71k sync errors
    CountInterval:
    #########################################################
      at:
        offset: 0x050C
      class: IntField
      sizeBits: 32
      mode: RW
      description: Interval counters update period
    BaseRateCount:
    #########################################################
      at:
        offset: 0x0510
      class: IntField
      sizeBits: 32
      mode: RO
      description: Count of base rate triggers
