中文摘要
本計畫的目的為針對ADC與DAC，發展整合
的自我測試與自我校正/修復技術。由於量
產測試的結果可以得到ADC/DAC的性能參
數，本計畫的概念是先對待測的ADC/DAC
先進行內建自我測試（built-in	 self-test），
接著再以測試結果進行外部校正，對於校正
過後的ADC/DAC再進行一次自我測試以確
定校正的結果能符合規格要求。除了自我校
正外，有鑑於高度整合的類比/混合信號系
統晶片可能會有低良率（yield）的問題，本
計畫也將針對ADC/DAC常見的錯誤機制發
展修復技術。若待測ADC/DAC有無法校正
的缺陷，則對之進行偵錯。若偵錯結果為可
修復的缺陷，則使用修復電路對ADC/DAC
進行適當的重新組態（re-configuration）使
其可以正常運作。修復過的ADC/DAC仍須
經過自我測試以確認其功能正確。必須注意
的是，有些ADC/DAC可能同時需要修復與
校正才能正常運作。
英文摘要
The goal of this project is to propose an 
integrated self-test and self-calibration 
technique for ADC and DAC. From the 
manufacturing test point of view, testing high-
resolution, high-speed converters is a 
challenging task and may become the 
bottleneck of the whole IC manufacturing 
process if not well taken care of. First, accurate 
(and thus expensive) test equipment is required 
to generate the high quality test stimuli or to 
digitize the output response. Secondly, the 
signal transmission quality  between the device 
under test (DUT) and the test equipment 
suffers environmental noise and bandwidth 
limitation. 
關鍵詞
數位至類比轉換器、類比至數位轉換器、內
建自我測試、自我校正
Analog-to-digital	 converter,	 digital-to-analog	 
converter,	 built-in	 self-test,	 built-in	 self-
calibration
一、前言
隨著製程的不斷演進，IC的設計已進入奈米
時代。奈米製程使得設計者可以將過去必須
在電路板上才能實現的系統（System-on-
Board）在整合在單一晶片上（System-on-
Chip），高可攜性、低功率消耗的消費性電
子因此獲得很大的進展。然而，奈米製程也
同時對電路設計者帶來了新的問題與挑戰。
首先是製程飄移的問題。由於晶片製造過程
中不可避免的環境改變與噪音干擾，電晶體
或被動元件的電器參數與理想設計值都有或
多或少的偏移。過去設計者大多仰賴corner	 
case或Monte	 Carlo模擬以確保晶片在可能的
製程飄移範圍內皆能滿足所設定的性能與規
格。Corner	 case因為是較悲觀的邊界條件，
發生的機率並不高，然而滿足corner	 case對
設計者而言是很大的負擔，而且經常會造成
過度設計（over-design）。Monte	 Carlo雖然
能模擬與實際狀況較接近的製程偏移，但所
需的電路模擬時間太長是一大限制（通常需
要數百次的模擬），而且晶圓廠未必肯釋放
出敏感的製程偏移資料。在進入奈米製程
後，製程偏移的問題變得更加嚴重：由於元
件的尺寸變小，同樣大小、過去可以容忍的
製程偏移，可能變得無法接受。
另一個問題則與良率有關。隨著晶片中元件
數目的增加，維持高良率已經變成一大挑
戰。以元件密度極高的記憶體為例，較大容
量的記憶體其良率已經接近零！如果捨棄所
有有缺陷的記憶體，記憶體產業勢必將無法
繼續提升容量以滿足各項資料儲存應用的需
求。為了解決低良率的問題，被發現有缺陷
的記憶體需要經過偵錯（diagnosis）的程
序，以決定缺陷的本質與是否有辦法以備用
的修復用記憶體使該記憶體能正常運作。對
於一般的混合信號SoC而言，低良率的問題
隨著整合度的提高也將會浮上臺面。屆時，
被發現有缺陷或不符合規格的晶片，都必須
經過校正（calibration）與修復（repair）的
步驟，檢查是否有可能正常運作，無法修復
或校正的晶片才會被放棄。
最近已經有越來越多的產學研究單位，開始
投入邏輯電路的容錯（fault-tolerant）與修
復（repair）技術。對混合信號電路而言，
signal當作測試信號的ADC及DAC的自我測
試技術。ADC的測試為傳統的histogram	 
analysis方法。DAC的測試方法則利用一類
比比較器與DAC所形成的迴路及計數器，將
DAC輸出轉換成數位信號以求出INL及DNL
等參數。此方法的主要限制在於只能用於靜
態測試。在[Roy02]，作者配合在[Sunter97]
所提出的polynomial	 fitting技術，提出ADC
的自我測試技術。主要的突破在於以較少的
類比電路來產生高品質的測試信號，可得到
offse t、ga in、2nd	 and	 3rd	 harmon i c	 
distortion等性能參數。本技術適合用於高解
析度的sigma-delta	 converters，較不適用於
解析度較低的高速ADC。
由於產生用來測試高解析度ADC的線性測試
信號極為困難，在[Jin03]中作者提出將測試
信號的非線性部分以信號處理技術自ADC輸
出碼中去除的技術。假設測試信號為單調上
升（或下降），此技術能有效降低對測試信
號源線性度的要求。在[Sunter03]中，作者
則提出一以低速的測試信號與較低的取樣輸
出速度測試ADC與DAC的方法，可以降低生
產測試時對ATE（或on-chip信號產生器與
response	 analyzer）的要求。
B	 ADC/DAC	 Calibration	 Techniques
為了提高良率，產學界提出了相當多的DAC
與ADC校正技術，使得ADC/DAC即使在製
程偏移存在的情況下，也能符合高解析度的
要求。校正技術可以分為內部（internal）
與外部（external）。前者將校正所需的電
路與的功能和正常運作所需的電路做較密切
的結合，因此通常需要對電路架構與操作原
理有透徹的了解；外部校正主要依賴數位技
術來修正ADC/DAC的輸出或輸入，視需要
有時也會加入額外的校正用電路。此外，部
份校正技術可以在ADC/DAC正常運作時同
時進行，不影響到系統的運作，稱為online	 
calibration。
關於ADC的內部校正技術，有非常多的技術
論文提出。然而，因為本計畫所欲實現的為
外部校正技術，以下僅簡介最常用的1.5-bit/
stage的pipelined	 ADC架構與原理（其他的
ADC校正技術請參閱reference	 list）。每個
stage由sample	 and	 hold、低解析度的ADC與
DAC、減法器與放大器組成。將每一個
stage所產生的digital	 code結合便可以得到數
位化的輸出結果。
在本計畫中，我們所發展的為ADC外部校正
技術。ADC外部校正技術的架構通常在ADC
的輸出端會有一數位校正電路[Lundin01]，
用以實現預定的校正方法。最直接的數位校
正電路實現法是使用查表法（l o o k u p	 
table）。假設此ADC的輸出為N-bit，此方法
以一-word的記憶體將對應於每一個ADC輸
出碼的校正結果儲存在記憶體中，使用時將
會增加ㄧ次memory	 read所造成的latency。
雖然能達到較佳的校正結果，此方法的缺點
是對於高解析度的ADC而言，將需要很大的
記憶體空間。另外的校正方法則是用
piecewise	 linear的方法來儲存ADC的input/
output轉換曲線，經過分析後，每一個線性
區段則有其專門的校正用參數。在運作時，
校正電路會先決定ADC的輸出碼落在哪一個
線性區域，接著就會使用該區域的校正參數
計算出相對應的正確輸出碼。與lookup	 
table的方法相比，此方法所需記憶的校正用
參數較少，對晶片面積的影響也較小。然
而，卻犧牲了校正的效果。
相較之下，大部分的DAC的校正技術屬於外
部校正技術，其電路架構方塊圖除了原本的
DAC外，還加入了量測DAC輸出錯誤量的
error	 measurement電路、根據錯誤量測結果
產生校正參數（calibration	 parameters）的
校正參數產生器（calibration	 parameter	 
generation）、校正專用的CAL	 DAC（通常
會將其輸出值scale	 down以得到比正常DAC
更高的解析度）、將正常DAC與校正DAC輸
出相加的加法器、與產生校正DAC輸入值的
數位校正（digital	 calibration）電路。必須
注意的是，依照應用的不同，部份校正用的
電路（如：error	 measurement、calibration	 
parameter	 generation）可能是在量產測試時
由自動測試設備實現。（本計畫則預計將所
有的電路皆在晶片上實現）。
在進行錯誤量測時，error	 measurement電路
會將DAC的輸出值與參考值（由外部供應或
使用內建的低速DAC產生）比較並記錄其差
距，通常會以INL（integral	 nonlinearity）或
DNL（differential	 nonlinearity）的方式記錄
量測結果。依據預計採用的校正技術，
圖三為實驗結果，圖三a為模擬ADC測試的
正確值與以所提出方法得到的結果，圖三b
為誤差，可以看出非常接近。
圖三c為模擬DAC測試的正確值與以所提出
方法得到的結果，圖三d為誤差，結果同樣
非常接近。
圖三e則為實際量測ADC測試的結果，與由
histogram	 testing方法得到的結果幾乎相
    
a.	 Simulated	 ADC	 testing	 results.	 	 	 	 	 	 	 	 	 	 	 	 	 	 	 	 	 	 	 	 	 	 	 b.	 Simulated	 ADC	 testing	 errors.
c.	 Simulated	 DAC	 testing	 results.	 	 	 	 	 	 	 	 	 	 	 	 	 	 	 	 	 	 	 	 	 	 d.	 Simulated	 DAC	 testing	 errors.
e.	 ADC	 testing	 measurement	 results.	 	 	 	 	 	 	 	 	 	 	 	 	 	 	 	 	 	 f.	 DAC	 testing	 measurement	 results.
圖三	 實驗結果
experiment	 by	 injecting	 noise	 to	 the	 opamp,	 
switch,	 and	 input	 signal.	 Shown	 in	 Figure	 7,	 
the	 test	 accuracy	 is	 still	 very	 high.	 Figure	 8	 
shows	 the	 simulation	 results	 in	 the	 existence	 
of	 opamp	 offset.
Finally,	 in	 Table	 1,	 we	 show	 more	 details	 of	 
the	 test	 results.	 As	 we	 expected,	 larger	 m	 is	 
needed	 when	 the	 leakage	 factor	 is	 close	 to	 
one;	 this	 way,	 the	 leakage	 effect	 is	 amplified	 
and	 more	 easily	 observed.	 When	 the	 leakage	 
f ac to r	 i s	 l e s s	 than	 0 .955 ,	 no	 l eakage	 
amplification	 is	 needed.
C	 A	 Self-Testing	 and	 Calibration	 
Method	 for	 Embedded	 SAR	 ADC
This	 work	 presents	 a	 sel f - test ing	 and	 
ca l ibra t ion	 method	 fo r	 the	 embedded	 
successive	 approximation	 register	 (SAR)	 
analog-to-digital	 converter	 (ADC).	 We	 first	 
propose	 a	 low	 cost	 design-for-test	 (DfT)	 
technique	 which	 tests	 a	 SAR	 ADC	 by	 
characterizing	 its	 digital-to-analog	 converter	 
(DAC)	 capacitor	 array.	 Utilizing	 DAC	 major	 
carrier	 transition	 testing,	 the	 required	 analog	 
measurement	 range	 is	 just	 4	 LSBs;	 this	 
圖六	 實驗結果（I）
圖五	 Timing	 diagram	 of	 the	 integrator	 charging/discharging	 process.
圖七	 實驗結果（II）
functional	 mode.
Figure	 11	 shows	 the	 simulation	 results.	 In	 
Figure	 11a	 is	 the	 test	 results	 using	 traditional	 
histogram	 test ing ;	 th is	 i s	 used	 as	 the	 
reference.
Figure	 11b	 shows	 the	 test	 results	 using	 the	 
proposed	 method.	 The	 results	 are	 very	 close	 
to	 those	 obtained	 from	 histogram	 and	 the	 
errors	 are	 all	 less	 than	 0.1	 LSB.
F i g u r e	 1 1 c	 s h ows	 t h e	 r e s u l t s	 when	 
considering	 noise.
Figure	 11d	 shows	 the	 DNL	 and	 INL	 after	 
applying	 the	 proposed	 calibration	 technique.	 
Both	 maximum	 DNL	 and	 INL	 are	 no	 more	 
than	 0.5	 LSB.
五、結果與討論
本計畫共有七位學生全時或部份參與，共發
表一篇期刊與四篇會議論文。
1. X.-L. Huang and J.-L. Huang, “An ADC/
DAC Loopback Testing Methodology by 
DAC Output Offseting and Scaling,” VLSI 
Test Symposium, 2010.
2. X.-L. Huang and J.-L. Huang, “ADC/DAC 
Loopback Linearity  Testing by DAC Output 
Offsetting and Scaling, accepted by IEEE 
Transact ions on Very Large Scale 
a.	 Estimation	 results	 of	 the	 histogram	 testing.
b.	 Estimation	 results	 of	 the	 proposed	 method.
c. Estimation	 results	 of	 the	 proposed	 method	 
considering	 noise.
d. DNL	 and	 INL	 after	 calibration
圖十一	 實驗結果
圖十	 The	 SAR	 ADC	 testing	 and	 calibration	 
flow.
無研發成果推廣資料 
其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
與 現 有 的 自 我 校 正 技 術 相 比 ， 我 們 所 發 展 的
Self-Test-for-Calibration-and-Repair 技術有下列的優點： 
1. 由於是建構於自我測試技術上，量產測試的問題同時獲得解決。 
2. 除了校正參數偏移造成的規格不符外，也可以修復缺陷造成的結構改變。 
3. 以預先與後置數位處理為主要的校正方法，降低對設計者造成的負擔。 
 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
