Fitter report for Cyclone_10_generator
Mon Jan 22 18:34:45 2024
Quartus Prime Version 22.1std.0 Build 915 10/25/2022 SC Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Incremental Compilation Routing Preservation
  9. Fitter Incremental Compilation Conflicts
 10. Fitter Netlist Optimizations
 11. Ignored Assignments
 12. Pin-Out File
 13. Fitter Resource Usage Summary
 14. Fitter Partition Statistics
 15. Input Pins
 16. Output Pins
 17. Bidir Pins
 18. Dual Purpose and Dedicated Pins
 19. I/O Bank Usage
 20. All Package Pins
 21. PLL Summary
 22. PLL Usage
 23. I/O Assignment Warnings
 24. Fitter Resource Utilization by Entity
 25. Delay Chain Summary
 26. Pad To Core Delay Chain Fanout
 27. Control Signals
 28. Global & Other Fast Signals
 29. Fitter RAM Summary
 30. Routing Usage Summary
 31. LAB Logic Elements
 32. LAB-wide Signals
 33. LAB Signals Sourced
 34. LAB Signals Sourced Out
 35. LAB Distinct Inputs
 36. I/O Rules Summary
 37. I/O Rules Details
 38. I/O Rules Matrix
 39. Fitter Device Options
 40. Operating Settings and Conditions
 41. Fitter Messages
 42. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2022  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------------------+
; Fitter Summary                                                                          ;
+------------------------------------+----------------------------------------------------+
; Fitter Status                      ; Successful - Mon Jan 22 18:34:45 2024              ;
; Quartus Prime Version              ; 22.1std.0 Build 915 10/25/2022 SC Standard Edition ;
; Revision Name                      ; Cyclone_10_generator                               ;
; Top-level Entity Name              ; main                                               ;
; Family                             ; Cyclone 10 LP                                      ;
; Device                             ; 10CL010YU256C8G                                    ;
; Timing Models                      ; Final                                              ;
; Total logic elements               ; 155 / 10,320 ( 2 % )                               ;
;     Total combinational functions  ; 118 / 10,320 ( 1 % )                               ;
;     Dedicated logic registers      ; 125 / 10,320 ( 1 % )                               ;
; Total registers                    ; 127                                                ;
; Total pins                         ; 27 / 177 ( 15 % )                                  ;
; Total virtual pins                 ; 0                                                  ;
; Total memory bits                  ; 20 / 423,936 ( < 1 % )                             ;
; Embedded Multiplier 9-bit elements ; 0 / 46 ( 0 % )                                     ;
; Total PLLs                         ; 1 / 2 ( 50 % )                                     ;
+------------------------------------+----------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 10CL010YU256C8G                       ;                                       ;
; Maximum processors allowed for parallel compilation                ; All                                   ;                                       ;
; Nominal Core Supply Voltage                                        ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                       ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.03        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   1.1%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                         ;
+---------------------+------------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]          ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+------------------------+----------------------------+--------------------------+
; Placement (by node) ;                        ;                            ;                          ;
;     -- Requested    ; 95.45 % ( 336 / 352 )  ; 95.45 % ( 336 / 352 )      ; 0.00 % ( 0 / 352 )       ;
;     -- Achieved     ; 95.45 % ( 336 / 352 )  ; 95.45 % ( 336 / 352 )      ; 0.00 % ( 0 / 352 )       ;
;                     ;                        ;                            ;                          ;
; Routing (by net)    ;                        ;                            ;                          ;
;     -- Requested    ; 100.00 % ( 305 / 305 ) ; 100.00 % ( 305 / 305 )     ; 0.00 % ( 0 / 305 )       ;
;     -- Achieved     ; 100.00 % ( 305 / 305 ) ; 100.00 % ( 305 / 305 )     ; 0.00 % ( 0 / 305 )       ;
+---------------------+------------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Post-Fit          ; Placement and Routing   ; Post-Fit               ; Placement and Routing        ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                      ;
+--------------------------------+------------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved  ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+------------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 100.00 % ( 336 / 336 ) ; Placement and Routing   ; Post-Fit          ; Design Partitions   ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 16 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+------------------------+-------------------------+-------------------+---------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Routing Preservation                                                                                                        ;
+--------------------------------+--------------------------------+--------------------------+--------------------------+---------------------+-------+
; Partition 1                    ; Partition 2                    ; Preservation Requested   ; Preservation Achieved    ; Preservation Method ; Notes ;
+--------------------------------+--------------------------------+--------------------------+--------------------------+---------------------+-------+
; Top                            ; Top                            ; 100.00 % ( 1012 / 1012 ) ; 100.00 % ( 1012 / 1012 ) ; Design Partitions   ;       ;
; hard_block:auto_generated_inst ; Top                            ; 100.00 % ( 3 / 3 )       ; 100.00 % ( 3 / 3 )       ; Design Partitions   ;       ;
; Top                            ; hard_block:auto_generated_inst ; 100.00 % ( 3 / 3 )       ; 100.00 % ( 3 / 3 )       ; Design Partitions   ;       ;
; hard_block:auto_generated_inst ; hard_block:auto_generated_inst ; 100.00 % ( 8 / 8 )       ; 100.00 % ( 8 / 8 )       ; Design Partitions   ;       ;
+--------------------------------+--------------------------------+--------------------------+--------------------------+---------------------+-------+
Note: The table contains rows with duplicate information to facilitate sorting by Partition.


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Incremental Compilation Conflicts                                                                                                   ;
+------------------+-----------------+---------------+----------------+----------------+-----------------+---------------+-------------------+
; Ignored Target   ; Ignored Setting ; Ignored Value ; Ignored Type   ; Honored Target ; Honored Setting ; Honored Value ; Honored Type      ;
+------------------+-----------------+---------------+----------------+----------------+-----------------+---------------+-------------------+
; i_rx[0]          ; PCI I/O         ; OFF           ; QSF Assignment ; i_rx[0]        ; PCI I/O         ; ON            ; Post-Fit Property ;
; i_rx[0]~input    ; PCI I/O         ; OFF           ; QSF Assignment ; i_rx[0]        ; PCI I/O         ; ON            ; Post-Fit Property ;
; i_rx[1]          ; PCI I/O         ; OFF           ; QSF Assignment ; i_rx[1]        ; PCI I/O         ; ON            ; Post-Fit Property ;
; i_rx[1]~input    ; PCI I/O         ; OFF           ; QSF Assignment ; i_rx[1]        ; PCI I/O         ; ON            ; Post-Fit Property ;
; i_clk_lvds       ; PCI I/O         ; OFF           ; QSF Assignment ; i_clk_lvds     ; PCI I/O         ; ON            ; Post-Fit Property ;
; i_clk_lvds~input ; PCI I/O         ; OFF           ; QSF Assignment ; i_clk_lvds     ; PCI I/O         ; ON            ; Post-Fit Property ;
; io_dq[0]         ; PCI I/O         ; OFF           ; QSF Assignment ; io_dq[0]       ; PCI I/O         ; ON            ; Post-Fit Property ;
; io_dq[0]~input   ; PCI I/O         ; OFF           ; QSF Assignment ; io_dq[0]       ; PCI I/O         ; ON            ; Post-Fit Property ;
; io_dq[0]~output  ; PCI I/O         ; OFF           ; QSF Assignment ; io_dq[0]       ; PCI I/O         ; ON            ; Post-Fit Property ;
; io_dq[1]         ; PCI I/O         ; OFF           ; QSF Assignment ; io_dq[1]       ; PCI I/O         ; ON            ; Post-Fit Property ;
; io_dq[1]~input   ; PCI I/O         ; OFF           ; QSF Assignment ; io_dq[1]       ; PCI I/O         ; ON            ; Post-Fit Property ;
; io_dq[1]~output  ; PCI I/O         ; OFF           ; QSF Assignment ; io_dq[1]       ; PCI I/O         ; ON            ; Post-Fit Property ;
; io_dq[2]         ; PCI I/O         ; OFF           ; QSF Assignment ; io_dq[2]       ; PCI I/O         ; ON            ; Post-Fit Property ;
; io_dq[2]~input   ; PCI I/O         ; OFF           ; QSF Assignment ; io_dq[2]       ; PCI I/O         ; ON            ; Post-Fit Property ;
; io_dq[2]~output  ; PCI I/O         ; OFF           ; QSF Assignment ; io_dq[2]       ; PCI I/O         ; ON            ; Post-Fit Property ;
; io_dq[3]         ; PCI I/O         ; OFF           ; QSF Assignment ; io_dq[3]       ; PCI I/O         ; ON            ; Post-Fit Property ;
; io_dq[3]~input   ; PCI I/O         ; OFF           ; QSF Assignment ; io_dq[3]       ; PCI I/O         ; ON            ; Post-Fit Property ;
; io_dq[3]~output  ; PCI I/O         ; OFF           ; QSF Assignment ; io_dq[3]       ; PCI I/O         ; ON            ; Post-Fit Property ;
; io_dq[4]         ; PCI I/O         ; OFF           ; QSF Assignment ; io_dq[4]       ; PCI I/O         ; ON            ; Post-Fit Property ;
; io_dq[4]~input   ; PCI I/O         ; OFF           ; QSF Assignment ; io_dq[4]       ; PCI I/O         ; ON            ; Post-Fit Property ;
; io_dq[4]~output  ; PCI I/O         ; OFF           ; QSF Assignment ; io_dq[4]       ; PCI I/O         ; ON            ; Post-Fit Property ;
; io_dq[5]         ; PCI I/O         ; OFF           ; QSF Assignment ; io_dq[5]       ; PCI I/O         ; ON            ; Post-Fit Property ;
; io_dq[5]~input   ; PCI I/O         ; OFF           ; QSF Assignment ; io_dq[5]       ; PCI I/O         ; ON            ; Post-Fit Property ;
; io_dq[5]~output  ; PCI I/O         ; OFF           ; QSF Assignment ; io_dq[5]       ; PCI I/O         ; ON            ; Post-Fit Property ;
; io_dq[6]         ; PCI I/O         ; OFF           ; QSF Assignment ; io_dq[6]       ; PCI I/O         ; ON            ; Post-Fit Property ;
; io_dq[6]~input   ; PCI I/O         ; OFF           ; QSF Assignment ; io_dq[6]       ; PCI I/O         ; ON            ; Post-Fit Property ;
; io_dq[6]~output  ; PCI I/O         ; OFF           ; QSF Assignment ; io_dq[6]       ; PCI I/O         ; ON            ; Post-Fit Property ;
; io_dq[7]         ; PCI I/O         ; OFF           ; QSF Assignment ; io_dq[7]       ; PCI I/O         ; ON            ; Post-Fit Property ;
; io_dq[7]~input   ; PCI I/O         ; OFF           ; QSF Assignment ; io_dq[7]       ; PCI I/O         ; ON            ; Post-Fit Property ;
; io_dq[7]~output  ; PCI I/O         ; OFF           ; QSF Assignment ; io_dq[7]       ; PCI I/O         ; ON            ; Post-Fit Property ;
; io_rwds          ; PCI I/O         ; OFF           ; QSF Assignment ; io_rwds        ; PCI I/O         ; ON            ; Post-Fit Property ;
; io_rwds~input    ; PCI I/O         ; OFF           ; QSF Assignment ; io_rwds        ; PCI I/O         ; ON            ; Post-Fit Property ;
; io_rwds~output   ; PCI I/O         ; OFF           ; QSF Assignment ; io_rwds        ; PCI I/O         ; ON            ; Post-Fit Property ;
; i_lvds_rx        ; PCI I/O         ; OFF           ; QSF Assignment ; i_lvds_rx      ; PCI I/O         ; ON            ; Post-Fit Property ;
; i_lvds_rx~input  ; PCI I/O         ; OFF           ; QSF Assignment ; i_lvds_rx      ; PCI I/O         ; ON            ; Post-Fit Property ;
; i_rstn           ; PCI I/O         ; OFF           ; QSF Assignment ; i_rstn         ; PCI I/O         ; ON            ; Post-Fit Property ;
; i_rstn~input     ; PCI I/O         ; OFF           ; QSF Assignment ; i_rstn         ; PCI I/O         ; ON            ; Post-Fit Property ;
; i_clk50MHz       ; PCI I/O         ; OFF           ; QSF Assignment ; i_clk50MHz     ; PCI I/O         ; ON            ; Post-Fit Property ;
; i_clk50MHz~input ; PCI I/O         ; OFF           ; QSF Assignment ; i_clk50MHz     ; PCI I/O         ; ON            ; Post-Fit Property ;
+------------------+-----------------+---------------+----------------+----------------+-----------------+---------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+------------------------------------------------------------------------------------------------------------------------------+------------+-------------+------------------------+-----------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------+------------------+---------------------------------------------------------------------------------+
; Node                                                                                                                         ; Action     ; Operation   ; Reason                 ; Node Port ; Node Port Name                                                                  ; Destination Node                                                                                                          ; Destination Port ; Destination Port Name                                                           ;
+------------------------------------------------------------------------------------------------------------------------------+------------+-------------+------------------------+-----------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------+------------------+---------------------------------------------------------------------------------+
; serdes_logic:serdes_inst|lvds_rx:lvds_rx_inst|altlvds_rx:ALTLVDS_RX_component|lvds_rx_lvds_rx1:auto_generated|lvds_rx_pll    ; Merged PLL ; PLL Merging ; PLL Usage Optimization ;           ;                                                                                 ; serdes_logic:serdes_inst|lvds_tx:lvds_tx_inst|altlvds_tx:ALTLVDS_TX_component|lvds_tx_lvds_tx1:auto_generated|lvds_tx_pll ;                  ;                                                                                 ;
;    serdes_logic:serdes_inst|lvds_rx:lvds_rx_inst|altlvds_rx:ALTLVDS_RX_component|lvds_rx_lvds_rx1:auto_generated|lvds_rx_pll ; Merged PLL ; PLL Merging ; PLL Usage Optimization ; CLK       ; serdes_inst|lvds_rx_inst|ALTLVDS_RX_component|auto_generated|lvds_rx_pll/clk[0] ; serdes_logic:serdes_inst|lvds_tx:lvds_tx_inst|altlvds_tx:ALTLVDS_TX_component|lvds_tx_lvds_tx1:auto_generated|lvds_tx_pll ; CLK              ; serdes_inst|lvds_tx_inst|ALTLVDS_TX_component|auto_generated|lvds_tx_pll/clk[0] ;
;    serdes_logic:serdes_inst|lvds_rx:lvds_rx_inst|altlvds_rx:ALTLVDS_RX_component|lvds_rx_lvds_rx1:auto_generated|lvds_rx_pll ; Merged PLL ; PLL Merging ; PLL Usage Optimization ; CLK       ; serdes_inst|lvds_rx_inst|ALTLVDS_RX_component|auto_generated|lvds_rx_pll/clk[1] ; serdes_logic:serdes_inst|lvds_tx:lvds_tx_inst|altlvds_tx:ALTLVDS_TX_component|lvds_tx_lvds_tx1:auto_generated|lvds_tx_pll ; CLK              ; serdes_inst|lvds_tx_inst|ALTLVDS_TX_component|auto_generated|lvds_tx_pll/clk[1] ;
+------------------------------------------------------------------------------------------------------------------------------+------------+-------------+------------------------+-----------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------+------------------+---------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                                ;
+------------------+---------------------------------------+--------------+-------------+---------------+----------------------------+
; Name             ; Ignored Entity                        ; Ignored From ; Ignored To  ; Ignored Value ; Ignored Source             ;
+------------------+---------------------------------------+--------------+-------------+---------------+----------------------------+
; PLL Compensation ; lvds_rx_lvds_rx1_lvds_rx_lvds_ddio_in ;              ; ddio_h_reg* ; ON            ; Compiler or HDL Assignment ;
; I/O Standard     ; main                                  ;              ; i_rx        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard     ; main                                  ;              ; io_dq       ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard     ; main                                  ;              ; o_led       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard     ; main                                  ;              ; o_tx        ; 3.3-V LVTTL   ; QSF Assignment             ;
+------------------+---------------------------------------+--------------+-------------+---------------+----------------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/admin/Documents/FPGA/Cyclone_10_generator/output_files/Cyclone_10_generator.pin.


+-----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                         ;
+---------------------------------------------+-------------------------+
; Resource                                    ; Usage                   ;
+---------------------------------------------+-------------------------+
; Total logic elements                        ; 155 / 10,320 ( 2 % )    ;
;     -- Combinational with no register       ; 30                      ;
;     -- Register only                        ; 37                      ;
;     -- Combinational with a register        ; 88                      ;
;                                             ;                         ;
; Logic element usage by number of LUT inputs ;                         ;
;     -- 4 input functions                    ; 32                      ;
;     -- 3 input functions                    ; 32                      ;
;     -- <=2 input functions                  ; 54                      ;
;     -- Register only                        ; 37                      ;
;                                             ;                         ;
; Logic elements by mode                      ;                         ;
;     -- normal mode                          ; 95                      ;
;     -- arithmetic mode                      ; 23                      ;
;                                             ;                         ;
; Total registers*                            ; 127 / 11,154 ( 1 % )    ;
;     -- Dedicated logic registers            ; 125 / 10,320 ( 1 % )    ;
;     -- I/O registers                        ; 2 / 834 ( < 1 % )       ;
;                                             ;                         ;
; Total LABs:  partially or completely used   ; 15 / 645 ( 2 % )        ;
; Virtual pins                                ; 0                       ;
; I/O pins                                    ; 27 / 177 ( 15 % )       ;
;     -- Clock pins                           ; 1 / 4 ( 25 % )          ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )           ;
;                                             ;                         ;
; M9Ks                                        ; 1 / 46 ( 2 % )          ;
; Total block memory bits                     ; 20 / 423,936 ( < 1 % )  ;
; Total block memory implementation bits      ; 9,216 / 423,936 ( 2 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 46 ( 0 % )          ;
; PLLs                                        ; 1 / 2 ( 50 % )          ;
; Global signals                              ; 2                       ;
;     -- Global clocks                        ; 2 / 10 ( 20 % )         ;
; JTAGs                                       ; 0 / 1 ( 0 % )           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )           ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )           ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )           ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )           ;
; Average interconnect usage (total/H/V)      ; 0.0% / 0.0% / 0.0%      ;
; Peak interconnect usage (total/H/V)         ; 0.0% / 0.0% / 0.0%      ;
; Maximum fan-out                             ; 70                      ;
; Highest non-global fan-out                  ; 45                      ;
; Total fan-out                               ; 730                     ;
; Average fan-out                             ; 2.08                    ;
+---------------------------------------------+-------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 155 / 10320 ( 2 % ) ; 0 / 10320 ( 0 % )              ;
;     -- Combinational with no register       ; 30                  ; 0                              ;
;     -- Register only                        ; 37                  ; 0                              ;
;     -- Combinational with a register        ; 88                  ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 32                  ; 0                              ;
;     -- 3 input functions                    ; 32                  ; 0                              ;
;     -- <=2 input functions                  ; 54                  ; 0                              ;
;     -- Register only                        ; 37                  ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 95                  ; 0                              ;
;     -- arithmetic mode                      ; 23                  ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 125                 ; 2                              ;
;     -- Dedicated logic registers            ; 125 / 10320 ( 1 % ) ; 0 / 10320 ( 0 % )              ;
;     -- I/O registers                        ; 0                   ; 4                              ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 15 / 645 ( 2 % )    ; 0 / 645 ( 0 % )                ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 26                  ; 1                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 46 ( 0 % )      ; 0 / 46 ( 0 % )                 ;
; Total memory bits                           ; 20                  ; 0                              ;
; Total RAM block bits                        ; 9216                ; 0                              ;
; PLL                                         ; 0 / 2 ( 0 % )       ; 1 / 2 ( 50 % )                 ;
; M9K                                         ; 1 / 46 ( 2 % )      ; 0 / 46 ( 0 % )                 ;
; Clock control block                         ; 0 / 12 ( 0 % )      ; 2 / 12 ( 16 % )                ;
; Double Data Rate I/O output circuitry       ; 0 / 185 ( 0 % )     ; 1 / 185 ( < 1 % )              ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 135                 ; 3                              ;
;     -- Registered Input Connections         ; 126                 ; 0                              ;
;     -- Output Connections                   ; 12                  ; 126                            ;
;     -- Registered Output Connections        ; 2                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 725                 ; 142                            ;
;     -- Registered Connections               ; 441                 ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 18                  ; 129                            ;
;     -- hard_block:auto_generated_inst       ; 129                 ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 6                   ; 4                              ;
;     -- Output Ports                         ; 12                  ; 5                              ;
;     -- Bidir Ports                          ; 9                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 1                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                  ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; i_clk50MHz ; E2    ; 1        ; 0            ; 11           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; no        ;
; i_clk_lvds ; A10   ; 7        ; 21           ; 24           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ; no        ;
; i_lvds_rx  ; P16   ; 5        ; 34           ; 5            ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; i_rstn     ; J15   ; 5        ; 34           ; 10           ; 7            ; 45                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; no        ;
; i_rx[0]    ; N1    ; 2        ; 0            ; 7            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; i_rx[1]    ; P1    ; 2        ; 0            ; 4            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; o_clk     ; R4    ; 3        ; 5            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_clkn    ; T4    ; 3        ; 5            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_csn0    ; T2    ; 3        ; 3            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_csn1    ; R5    ; 3        ; 9            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_led[0]  ; J14   ; 5        ; 34           ; 10           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_led[1]  ; G11   ; 6        ; 34           ; 20           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_led[2]  ; F14   ; 6        ; 34           ; 19           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_led[3]  ; F13   ; 6        ; 34           ; 17           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_lvds_tx ; R16   ; 5        ; 34           ; 5            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_resetn  ; R3    ; 3        ; 1            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_tx[0]   ; K6    ; 2        ; 0            ; 9            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_tx[1]   ; P2    ; 2        ; 0            ; 4            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+---------------------+
; io_dq[0] ; R7    ; 3        ; 11           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; io_dq[1] ; R8    ; 3        ; 16           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; io_dq[2] ; T5    ; 3        ; 9            ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; io_dq[3] ; T6    ; 3        ; 11           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; io_dq[4] ; R6    ; 3        ; 11           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; io_dq[5] ; T7    ; 3        ; 13           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; io_dq[6] ; T8    ; 3        ; 16           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; io_dq[7] ; P8    ; 3        ; 16           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; io_rwds  ; T3    ; 3        ; 1            ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; J3       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; J15      ; DIFFIO_R7p, DEV_CLRn        ; Use as regular IO        ; i_rstn                  ; Dual Purpose Pin          ;
; H14      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; F16      ; DIFFIO_R3n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 5 / 15 ( 33 % )  ; 3.3V          ; --           ;
; 2        ; 4 / 19 ( 21 % )  ; 3.3V          ; --           ;
; 3        ; 14 / 26 ( 54 % ) ; 3.3V          ; --           ;
; 4        ; 0 / 27 ( 0 % )   ; 2.5V          ; --           ;
; 5        ; 4 / 25 ( 16 % )  ; 3.3V          ; --           ;
; 6        ; 4 / 14 ( 29 % )  ; 3.3V          ; --           ;
; 7        ; 1 / 26 ( 4 % )   ; 3.3V          ; --           ;
; 8        ; 0 / 25 ( 0 % )   ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A2       ; 194        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 200        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 196        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 192        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 188        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 183        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 177        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 168        ; 7        ; i_clk_lvds                                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ; 161        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 159        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 153        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 155        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 167        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 201        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 197        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 195        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 189        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 184        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 178        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ; 169        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 162        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 160        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ; 154        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 156        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 141        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 202        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 187        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 179        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 172        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C11      ; 163        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C14      ; 149        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 147        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C16      ; 146        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 203        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D6       ; 199        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 180        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 173        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 151        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 152        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 150        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 144        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D16      ; 143        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 24         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E2       ; 23         ; 1        ; i_clk50MHz                                                ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E6       ; 191        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 190        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 181        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 174        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 158        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 157        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 128        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 127        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F3       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F4       ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ; 185        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F7       ; 186        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 182        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 165        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 164        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 166        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 138        ; 6        ; o_led[3]                                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F14      ; 142        ; 6        ; o_led[2]                                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F15      ; 140        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F16      ; 139        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ; 145        ; 6        ; o_led[1]                                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G12      ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 137        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G16      ; 136        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 19         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 18         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 28         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 27         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 21         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 20         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 29         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ; 117        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J12      ; 123        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J13      ; 124        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J14      ; 122        ; 5        ; o_led[0]                                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J15      ; 121        ; 5        ; i_rstn                                                    ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J16      ; 120        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 33         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 32         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 30         ; 2        ; o_tx[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K9       ; 76         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K10      ; 87         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K11      ; 110        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K12      ; 105        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K15      ; 119        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 118        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 35         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 34         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ; 31         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 65         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L8       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L9       ; 77         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L10      ; 88         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L11      ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L12      ; 104        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L13      ; 114        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L14      ; 113        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L15      ; 116        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 115        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 26         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 25         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 57         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M7       ; 59         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M8       ; 69         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M9       ; 78         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M10      ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M11      ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M12      ; 103        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M15      ; 126        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 125        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 38         ; 2        ; i_rx[0]                                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 37         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 45         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 55         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N6       ; 56         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 70         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N9       ; 79         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 94         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N12      ; 101        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N13      ; 102        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N14      ; 106        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 112        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 111        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 44         ; 2        ; i_rx[1]                                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 43         ; 2        ; o_tx[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 46         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 58         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 71         ; 3        ; io_dq[7]                                                  ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; P9       ; 89         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P11      ; 90         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P14      ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P15      ; 107        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 108        ; 5        ; i_lvds_rx                                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R1       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 47         ; 3        ; o_resetn                                                  ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; R4       ; 53         ; 3        ; o_clk                                                     ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; R5       ; 61         ; 3        ; o_csn1                                                    ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; R6       ; 63         ; 3        ; io_dq[4]                                                  ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; R7       ; 66         ; 3        ; io_dq[0]                                                  ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; R8       ; 72         ; 3        ; io_dq[1]                                                  ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; R9       ; 74         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 80         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 83         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 85         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 91         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 109        ; 5        ; o_lvds_tx                                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 52         ; 3        ; o_csn0                                                    ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; T3       ; 48         ; 3        ; io_rwds                                                   ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; T4       ; 54         ; 3        ; o_clkn                                                    ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; T5       ; 62         ; 3        ; io_dq[2]                                                  ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; T6       ; 64         ; 3        ; io_dq[3]                                                  ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; T7       ; 67         ; 3        ; io_dq[5]                                                  ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; T8       ; 73         ; 3        ; io_dq[6]                                                  ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; T9       ; 75         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 81         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 84         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 86         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ; 92         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 95         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                                               ;
+-------------------------------+---------------------------------------------------------------------------------------------------------------------------+
; Name                          ; serdes_logic:serdes_inst|lvds_tx:lvds_tx_inst|altlvds_tx:ALTLVDS_TX_component|lvds_tx_lvds_tx1:auto_generated|lvds_tx_pll ;
+-------------------------------+---------------------------------------------------------------------------------------------------------------------------+
; SDC pin name                  ; serdes_inst|lvds_tx_inst|ALTLVDS_TX_component|auto_generated|lvds_tx_pll                                                  ;
; PLL mode                      ; Normal                                                                                                                    ;
; Compensate clock              ; clock0                                                                                                                    ;
; Compensated input/output pins ; --                                                                                                                        ;
; Switchover type               ; --                                                                                                                        ;
; Input frequency 0             ; 50.0 MHz                                                                                                                  ;
; Input frequency 1             ; --                                                                                                                        ;
; Nominal PFD frequency         ; 50.0 MHz                                                                                                                  ;
; Nominal VCO frequency         ; 500.0 MHz                                                                                                                 ;
; VCO post scale K counter      ; 2                                                                                                                         ;
; VCO frequency control         ; Auto                                                                                                                      ;
; VCO phase shift step          ; 250 ps                                                                                                                    ;
; VCO multiply                  ; --                                                                                                                        ;
; VCO divide                    ; --                                                                                                                        ;
; Freq min lock                 ; 30.0 MHz                                                                                                                  ;
; Freq max lock                 ; 65.02 MHz                                                                                                                 ;
; M VCO Tap                     ; 0                                                                                                                         ;
; M Initial                     ; 2                                                                                                                         ;
; M value                       ; 10                                                                                                                        ;
; N value                       ; 1                                                                                                                         ;
; Charge pump current           ; setting 1                                                                                                                 ;
; Loop filter resistance        ; setting 27                                                                                                                ;
; Loop filter capacitance       ; setting 0                                                                                                                 ;
; Bandwidth                     ; 1.03 MHz to 1.97 MHz                                                                                                      ;
; Bandwidth type                ; Medium                                                                                                                    ;
; Real time reconfigurable      ; Off                                                                                                                       ;
; Scan chain MIF file           ; --                                                                                                                        ;
; Preserve PLL counter order    ; Off                                                                                                                       ;
; PLL location                  ; PLL_1                                                                                                                     ;
; Inclk0 signal                 ; i_clk50MHz                                                                                                                ;
; Inclk1 signal                 ; --                                                                                                                        ;
; Inclk0 signal type            ; Dedicated Pin                                                                                                             ;
; Inclk1 signal type            ; --                                                                                                                        ;
+-------------------------------+---------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                                                                               ;
+----------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+---------------------------------------------------------------------------------+
; Name                                                                                                                       ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift    ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                                                    ;
+----------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+---------------------------------------------------------------------------------+
; serdes_logic:serdes_inst|lvds_tx:lvds_tx_inst|altlvds_tx:ALTLVDS_TX_component|lvds_tx_lvds_tx1:auto_generated|fast_clock   ; clock0       ; 5    ; 2   ; 125.0 MHz        ; -90 (-2000 ps) ; 11.25 (250 ps)   ; 50/50      ; C0      ; 4             ; 2/2 Even   ; --            ; 1       ; 0       ; serdes_inst|lvds_tx_inst|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ;
; serdes_logic:serdes_inst|lvds_tx:lvds_tx_inst|altlvds_tx:ALTLVDS_TX_component|lvds_tx_lvds_tx1:auto_generated|tx_coreclock ; clock1       ; 1    ; 2   ; 25.0 MHz         ; -18 (-2000 ps) ; 2.25 (250 ps)    ; 50/50      ; C1      ; 20            ; 10/10 Even ; --            ; 1       ; 0       ; serdes_inst|lvds_tx_inst|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ;
+----------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+---------------------------------------------------------------------------------+


+------------------------------------+
; I/O Assignment Warnings            ;
+-----------+------------------------+
; Pin Name  ; Reason                 ;
+-----------+------------------------+
; o_led[0]  ; Missing drive strength ;
; o_led[1]  ; Missing drive strength ;
; o_led[2]  ; Missing drive strength ;
; o_led[3]  ; Missing drive strength ;
; o_csn0    ; Missing drive strength ;
; o_clk     ; Missing drive strength ;
; o_clkn    ; Missing drive strength ;
; o_resetn  ; Missing drive strength ;
; o_csn1    ; Missing drive strength ;
; o_tx[0]   ; Missing drive strength ;
; o_tx[1]   ; Missing drive strength ;
; io_dq[0]  ; Missing drive strength ;
; io_dq[1]  ; Missing drive strength ;
; io_dq[2]  ; Missing drive strength ;
; io_dq[3]  ; Missing drive strength ;
; io_dq[4]  ; Missing drive strength ;
; io_dq[5]  ; Missing drive strength ;
; io_dq[6]  ; Missing drive strength ;
; io_dq[7]  ; Missing drive strength ;
; io_rwds   ; Missing drive strength ;
; o_lvds_tx ; Missing drive strength ;
+-----------+------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-----------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+--------------+
; Compilation Hierarchy Node                                      ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                ; Entity Name                           ; Library Name ;
+-----------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+--------------+
; |main                                                           ; 155 (0)     ; 125 (0)                   ; 2 (2)         ; 20          ; 1    ; 0            ; 0       ; 0         ; 27   ; 0            ; 30 (0)       ; 37 (0)            ; 88 (0)           ; |main                                                                                                                                                                                              ; main                                  ; work         ;
;    |serdes_logic:serdes_inst|                                   ; 155 (61)    ; 125 (42)                  ; 0 (0)         ; 20          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (9)       ; 37 (1)            ; 88 (51)          ; |main|serdes_logic:serdes_inst                                                                                                                                                                     ; serdes_logic                          ; work         ;
;       |altshift_taps:tx_data_last1_rtl_0|                       ; 5 (0)       ; 4 (0)                     ; 0 (0)         ; 20          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 1 (0)             ; 3 (0)            ; |main|serdes_logic:serdes_inst|altshift_taps:tx_data_last1_rtl_0                                                                                                                                   ; altshift_taps                         ; work         ;
;          |shift_taps_2km:auto_generated|                        ; 5 (1)       ; 4 (1)                     ; 0 (0)         ; 20          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 1 (1)             ; 3 (0)            ; |main|serdes_logic:serdes_inst|altshift_taps:tx_data_last1_rtl_0|shift_taps_2km:auto_generated                                                                                                     ; shift_taps_2km                        ; work         ;
;             |altsyncram_91b1:altsyncram2|                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 20          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |main|serdes_logic:serdes_inst|altshift_taps:tx_data_last1_rtl_0|shift_taps_2km:auto_generated|altsyncram_91b1:altsyncram2                                                                         ; altsyncram_91b1                       ; work         ;
;             |cntr_k8h:cntr3|                                    ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |main|serdes_logic:serdes_inst|altshift_taps:tx_data_last1_rtl_0|shift_taps_2km:auto_generated|cntr_k8h:cntr3                                                                                      ; cntr_k8h                              ; work         ;
;             |cntr_tof:cntr1|                                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |main|serdes_logic:serdes_inst|altshift_taps:tx_data_last1_rtl_0|shift_taps_2km:auto_generated|cntr_tof:cntr1                                                                                      ; cntr_tof                              ; work         ;
;       |lvds_rx:lvds_rx_inst|                                    ; 61 (0)      ; 46 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 21 (0)            ; 25 (0)           ; |main|serdes_logic:serdes_inst|lvds_rx:lvds_rx_inst                                                                                                                                                ; lvds_rx                               ; work         ;
;          |altlvds_rx:ALTLVDS_RX_component|                      ; 61 (0)      ; 46 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 21 (0)            ; 25 (0)           ; |main|serdes_logic:serdes_inst|lvds_rx:lvds_rx_inst|altlvds_rx:ALTLVDS_RX_component                                                                                                                ; altlvds_rx                            ; work         ;
;             |lvds_rx_lvds_rx1:auto_generated|                   ; 61 (26)     ; 46 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 21 (14)           ; 25 (11)          ; |main|serdes_logic:serdes_inst|lvds_rx:lvds_rx_inst|altlvds_rx:ALTLVDS_RX_component|lvds_rx_lvds_rx1:auto_generated                                                                                ; lvds_rx_lvds_rx1                      ; work         ;
;                |lvds_rx_lvds_rx1_lvds_rx_cntr:bitslip_cntr|     ; 12 (11)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (7)        ; 0 (0)             ; 4 (4)            ; |main|serdes_logic:serdes_inst|lvds_rx:lvds_rx_inst|altlvds_rx:ALTLVDS_RX_component|lvds_rx_lvds_rx1:auto_generated|lvds_rx_lvds_rx1_lvds_rx_cntr:bitslip_cntr                                     ; lvds_rx_lvds_rx1_lvds_rx_cntr         ; work         ;
;                   |lvds_rx_lvds_rx1_lvds_rx_cmpr:cmpr9|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |main|serdes_logic:serdes_inst|lvds_rx:lvds_rx_inst|altlvds_rx:ALTLVDS_RX_component|lvds_rx_lvds_rx1:auto_generated|lvds_rx_lvds_rx1_lvds_rx_cntr:bitslip_cntr|lvds_rx_lvds_rx1_lvds_rx_cmpr:cmpr9 ; lvds_rx_lvds_rx1_lvds_rx_cmpr         ; work         ;
;                |lvds_rx_lvds_rx1_lvds_rx_dffpipe:h_dffpipe|     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |main|serdes_logic:serdes_inst|lvds_rx:lvds_rx_inst|altlvds_rx:ALTLVDS_RX_component|lvds_rx_lvds_rx1:auto_generated|lvds_rx_lvds_rx1_lvds_rx_dffpipe:h_dffpipe                                     ; lvds_rx_lvds_rx1_lvds_rx_dffpipe      ; work         ;
;                |lvds_rx_lvds_rx1_lvds_rx_dffpipe:l_dffpipe|     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |main|serdes_logic:serdes_inst|lvds_rx:lvds_rx_inst|altlvds_rx:ALTLVDS_RX_component|lvds_rx_lvds_rx1:auto_generated|lvds_rx_lvds_rx1_lvds_rx_dffpipe:l_dffpipe                                     ; lvds_rx_lvds_rx1_lvds_rx_dffpipe      ; work         ;
;                |lvds_rx_lvds_rx1_lvds_rx_lvds_ddio_in:ddio_in|  ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 0 (0)            ; |main|serdes_logic:serdes_inst|lvds_rx:lvds_rx_inst|altlvds_rx:ALTLVDS_RX_component|lvds_rx_lvds_rx1:auto_generated|lvds_rx_lvds_rx1_lvds_rx_lvds_ddio_in:ddio_in                                  ; lvds_rx_lvds_rx1_lvds_rx_lvds_ddio_in ; work         ;
;                |lvds_rx_lvds_rx1_lvds_rx_mux:h_mux5a|           ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 6 (6)            ; |main|serdes_logic:serdes_inst|lvds_rx:lvds_rx_inst|altlvds_rx:ALTLVDS_RX_component|lvds_rx_lvds_rx1:auto_generated|lvds_rx_lvds_rx1_lvds_rx_mux:h_mux5a                                           ; lvds_rx_lvds_rx1_lvds_rx_mux          ; work         ;
;                |lvds_rx_lvds_rx1_lvds_rx_mux:l_mux6a|           ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |main|serdes_logic:serdes_inst|lvds_rx:lvds_rx_inst|altlvds_rx:ALTLVDS_RX_component|lvds_rx_lvds_rx1:auto_generated|lvds_rx_lvds_rx1_lvds_rx_mux:l_mux6a                                           ; lvds_rx_lvds_rx1_lvds_rx_mux          ; work         ;
;       |lvds_tx:lvds_tx_inst|                                    ; 38 (0)      ; 33 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 14 (0)            ; 19 (0)           ; |main|serdes_logic:serdes_inst|lvds_tx:lvds_tx_inst                                                                                                                                                ; lvds_tx                               ; work         ;
;          |altlvds_tx:ALTLVDS_TX_component|                      ; 38 (0)      ; 33 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 14 (0)            ; 19 (0)           ; |main|serdes_logic:serdes_inst|lvds_tx:lvds_tx_inst|altlvds_tx:ALTLVDS_TX_component                                                                                                                ; altlvds_tx                            ; work         ;
;             |lvds_tx_lvds_tx1:auto_generated|                   ; 38 (20)     ; 33 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 14 (14)           ; 19 (6)           ; |main|serdes_logic:serdes_inst|lvds_tx:lvds_tx_inst|altlvds_tx:ALTLVDS_TX_component|lvds_tx_lvds_tx1:auto_generated                                                                                ; lvds_tx_lvds_tx1                      ; work         ;
;                |lvds_tx_lvds_tx1_lvds_tx_cntr:cntr2|            ; 8 (8)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 3 (3)            ; |main|serdes_logic:serdes_inst|lvds_tx:lvds_tx_inst|altlvds_tx:ALTLVDS_TX_component|lvds_tx_lvds_tx1:auto_generated|lvds_tx_lvds_tx1_lvds_tx_cntr:cntr2                                            ; lvds_tx_lvds_tx1_lvds_tx_cntr         ; work         ;
;                |lvds_tx_lvds_tx1_lvds_tx_ddio_out:ddio_out|     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |main|serdes_logic:serdes_inst|lvds_tx:lvds_tx_inst|altlvds_tx:ALTLVDS_TX_component|lvds_tx_lvds_tx1:auto_generated|lvds_tx_lvds_tx1_lvds_tx_ddio_out:ddio_out                                     ; lvds_tx_lvds_tx1_lvds_tx_ddio_out     ; work         ;
;                |lvds_tx_lvds_tx1_lvds_tx_shift_reg:shift_reg12| ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |main|serdes_logic:serdes_inst|lvds_tx:lvds_tx_inst|altlvds_tx:ALTLVDS_TX_component|lvds_tx_lvds_tx1:auto_generated|lvds_tx_lvds_tx1_lvds_tx_shift_reg:shift_reg12                                 ; lvds_tx_lvds_tx1_lvds_tx_shift_reg    ; work         ;
;                |lvds_tx_lvds_tx1_lvds_tx_shift_reg:shift_reg13| ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |main|serdes_logic:serdes_inst|lvds_tx:lvds_tx_inst|altlvds_tx:ALTLVDS_TX_component|lvds_tx_lvds_tx1:auto_generated|lvds_tx_lvds_tx1_lvds_tx_shift_reg:shift_reg13                                 ; lvds_tx_lvds_tx1_lvds_tx_shift_reg    ; work         ;
+-----------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                             ;
+------------+----------+---------------+---------------+-----------------------+----------+------+
; Name       ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO      ; TCOE ;
+------------+----------+---------------+---------------+-----------------------+----------+------+
; o_led[0]   ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; o_led[1]   ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; o_led[2]   ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; o_led[3]   ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; o_csn0     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; o_clk      ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; o_clkn     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; o_resetn   ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; o_csn1     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; o_tx[0]    ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; o_tx[1]    ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; i_rx[0]    ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; i_rx[1]    ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; i_clk_lvds ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; io_dq[0]   ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; io_dq[1]   ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; io_dq[2]   ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; io_dq[3]   ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; io_dq[4]   ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; io_dq[5]   ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; io_dq[6]   ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; io_dq[7]   ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; io_rwds    ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; i_lvds_rx  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --   ;
; i_rstn     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --   ;
; i_clk50MHz ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; o_lvds_tx  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
+------------+----------+---------------+---------------+-----------------------+----------+------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                     ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; i_rx[0]                                                                                                                                                                                 ;                   ;         ;
; i_rx[1]                                                                                                                                                                                 ;                   ;         ;
; i_clk_lvds                                                                                                                                                                              ;                   ;         ;
; io_dq[0]                                                                                                                                                                                ;                   ;         ;
; io_dq[1]                                                                                                                                                                                ;                   ;         ;
; io_dq[2]                                                                                                                                                                                ;                   ;         ;
; io_dq[3]                                                                                                                                                                                ;                   ;         ;
; io_dq[4]                                                                                                                                                                                ;                   ;         ;
; io_dq[5]                                                                                                                                                                                ;                   ;         ;
; io_dq[6]                                                                                                                                                                                ;                   ;         ;
; io_dq[7]                                                                                                                                                                                ;                   ;         ;
; io_rwds                                                                                                                                                                                 ;                   ;         ;
; i_lvds_rx                                                                                                                                                                               ;                   ;         ;
;      - serdes_logic:serdes_inst|lvds_rx:lvds_rx_inst|altlvds_rx:ALTLVDS_RX_component|lvds_rx_lvds_rx1:auto_generated|lvds_rx_lvds_rx1_lvds_rx_lvds_ddio_in:ddio_in|ddio_h_reg[0]~feeder ; 1                 ; 6       ;
;      - serdes_logic:serdes_inst|lvds_rx:lvds_rx_inst|altlvds_rx:ALTLVDS_RX_component|lvds_rx_lvds_rx1:auto_generated|lvds_rx_lvds_rx1_lvds_rx_lvds_ddio_in:ddio_in|ddio_l_reg[0]~feeder ; 1                 ; 6       ;
; i_rstn                                                                                                                                                                                  ;                   ;         ;
;      - serdes_logic:serdes_inst|r_error_counter[0]                                                                                                                                      ; 1                 ; 6       ;
;      - serdes_logic:serdes_inst|state.R_IDLE                                                                                                                                            ; 1                 ; 6       ;
;      - serdes_logic:serdes_inst|state.R_ERROR                                                                                                                                           ; 1                 ; 6       ;
;      - serdes_logic:serdes_inst|rx_data_align                                                                                                                                           ; 1                 ; 6       ;
;      - serdes_logic:serdes_inst|state.R_PULSE                                                                                                                                           ; 1                 ; 6       ;
;      - serdes_logic:serdes_inst|r_wait_cnt[0]                                                                                                                                           ; 1                 ; 6       ;
;      - serdes_logic:serdes_inst|r_wait_cnt[1]                                                                                                                                           ; 1                 ; 6       ;
;      - serdes_logic:serdes_inst|state.R_WAIT                                                                                                                                            ; 1                 ; 6       ;
;      - serdes_logic:serdes_inst|r_wait_cnt[2]                                                                                                                                           ; 1                 ; 6       ;
;      - serdes_logic:serdes_inst|lvds_tx_in[4]                                                                                                                                           ; 1                 ; 6       ;
;      - serdes_logic:serdes_inst|lvds_tx_in[5]                                                                                                                                           ; 1                 ; 6       ;
;      - serdes_logic:serdes_inst|lvds_tx_in[2]                                                                                                                                           ; 1                 ; 6       ;
;      - serdes_logic:serdes_inst|lvds_tx_in[3]                                                                                                                                           ; 1                 ; 6       ;
;      - serdes_logic:serdes_inst|lvds_tx_in[0]                                                                                                                                           ; 1                 ; 6       ;
;      - serdes_logic:serdes_inst|lvds_tx_in[1]                                                                                                                                           ; 1                 ; 6       ;
;      - serdes_logic:serdes_inst|state.R_COMPAIRE                                                                                                                                        ; 1                 ; 6       ;
;      - serdes_logic:serdes_inst|lvds_tx_in[7]                                                                                                                                           ; 1                 ; 6       ;
;      - serdes_logic:serdes_inst|lvds_tx_in[6]                                                                                                                                           ; 1                 ; 6       ;
;      - serdes_logic:serdes_inst|state.R_READY                                                                                                                                           ; 1                 ; 6       ;
;      - serdes_logic:serdes_inst|altshift_taps:tx_data_last1_rtl_0|shift_taps_2km:auto_generated|cntr_k8h:cntr3|counter_reg_bit[0]                                                       ; 1                 ; 6       ;
;      - serdes_logic:serdes_inst|altshift_taps:tx_data_last1_rtl_0|shift_taps_2km:auto_generated|cntr_k8h:cntr3|counter_reg_bit[1]                                                       ; 1                 ; 6       ;
;      - serdes_logic:serdes_inst|lvds_tx_in[9]                                                                                                                                           ; 1                 ; 6       ;
;      - serdes_logic:serdes_inst|lvds_tx_in[8]                                                                                                                                           ; 1                 ; 6       ;
;      - serdes_logic:serdes_inst|succes_i                                                                                                                                                ; 1                 ; 6       ;
;      - serdes_logic:serdes_inst|tx_data[0]                                                                                                                                              ; 1                 ; 6       ;
;      - serdes_logic:serdes_inst|altshift_taps:tx_data_last1_rtl_0|shift_taps_2km:auto_generated|dffe4                                                                                   ; 1                 ; 6       ;
;      - serdes_logic:serdes_inst|tx_test_state.TX_TEST_PROCEED                                                                                                                           ; 1                 ; 6       ;
;      - serdes_logic:serdes_inst|test_error_counter[0]                                                                                                                                   ; 1                 ; 6       ;
;      - serdes_logic:serdes_inst|r_error_counter[1]                                                                                                                                      ; 1                 ; 6       ;
;      - serdes_logic:serdes_inst|r_error_counter[2]                                                                                                                                      ; 1                 ; 6       ;
;      - serdes_logic:serdes_inst|r_error_counter[3]                                                                                                                                      ; 1                 ; 6       ;
;      - serdes_logic:serdes_inst|r_error_counter[4]                                                                                                                                      ; 1                 ; 6       ;
;      - serdes_logic:serdes_inst|r_error_counter[5]                                                                                                                                      ; 1                 ; 6       ;
;      - serdes_logic:serdes_inst|tx_data[6]                                                                                                                                              ; 1                 ; 6       ;
;      - serdes_logic:serdes_inst|tx_data[7]                                                                                                                                              ; 1                 ; 6       ;
;      - serdes_logic:serdes_inst|tx_data[4]                                                                                                                                              ; 1                 ; 6       ;
;      - serdes_logic:serdes_inst|tx_data[5]                                                                                                                                              ; 1                 ; 6       ;
;      - serdes_logic:serdes_inst|tx_data[2]                                                                                                                                              ; 1                 ; 6       ;
;      - serdes_logic:serdes_inst|tx_data[3]                                                                                                                                              ; 1                 ; 6       ;
;      - serdes_logic:serdes_inst|tx_data[1]                                                                                                                                              ; 1                 ; 6       ;
;      - serdes_logic:serdes_inst|tx_data[8]                                                                                                                                              ; 1                 ; 6       ;
;      - serdes_logic:serdes_inst|tx_data[9]                                                                                                                                              ; 1                 ; 6       ;
;      - serdes_logic:serdes_inst|test_error_counter[3]                                                                                                                                   ; 1                 ; 6       ;
;      - serdes_logic:serdes_inst|test_error_counter[2]                                                                                                                                   ; 1                 ; 6       ;
;      - serdes_logic:serdes_inst|test_error_counter[1]                                                                                                                                   ; 1                 ; 6       ;
; i_clk50MHz                                                                                                                                                                              ;                   ;         ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                          ;
+------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                         ; Location          ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; i_clk50MHz                                                                                                                   ; PIN_E2            ; 1       ; Clock        ; no     ; --                   ; --               ; --                        ;
; i_rstn                                                                                                                       ; PIN_J15           ; 45      ; Async. clear ; no     ; --                   ; --               ; --                        ;
; serdes_logic:serdes_inst|altshift_taps:tx_data_last1_rtl_0|shift_taps_2km:auto_generated|cntr_k8h:cntr3|counter_comb_bita1~0 ; LCCOMB_X28_Y9_N16 ; 3       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; serdes_logic:serdes_inst|altshift_taps:tx_data_last1_rtl_0|shift_taps_2km:auto_generated|dffe4                               ; FF_X28_Y9_N9      ; 1       ; Async. clear ; no     ; --                   ; --               ; --                        ;
; serdes_logic:serdes_inst|lvds_rx:lvds_rx_inst|altlvds_rx:ALTLVDS_RX_component|lvds_rx_lvds_rx1:auto_generated|bitslip        ; LCCOMB_X31_Y7_N2  ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; serdes_logic:serdes_inst|lvds_tx:lvds_tx_inst|altlvds_tx:ALTLVDS_TX_component|lvds_tx_lvds_tx1:auto_generated|fast_clock     ; PLL_1             ; 68      ; Clock        ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; serdes_logic:serdes_inst|lvds_tx:lvds_tx_inst|altlvds_tx:ALTLVDS_TX_component|lvds_tx_lvds_tx1:auto_generated|sync_dffe1a    ; FF_X28_Y13_N9     ; 26      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; serdes_logic:serdes_inst|lvds_tx:lvds_tx_inst|altlvds_tx:ALTLVDS_TX_component|lvds_tx_lvds_tx1:auto_generated|tx_coreclock   ; PLL_1             ; 59      ; Clock        ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; serdes_logic:serdes_inst|state.R_PULSE                                                                                       ; FF_X31_Y8_N13     ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; serdes_logic:serdes_inst|test_error_counter[0]~6                                                                             ; LCCOMB_X30_Y9_N4  ; 3       ; Clock enable ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                  ;
+----------------------------------------------------------------------------------------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                       ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; serdes_logic:serdes_inst|lvds_tx:lvds_tx_inst|altlvds_tx:ALTLVDS_TX_component|lvds_tx_lvds_tx1:auto_generated|fast_clock   ; PLL_1    ; 68      ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; serdes_logic:serdes_inst|lvds_tx:lvds_tx_inst|altlvds_tx:ALTLVDS_TX_component|lvds_tx_lvds_tx1:auto_generated|tx_coreclock ; PLL_1    ; 59      ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
+----------------------------------------------------------------------------------------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+---------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+---------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                            ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location      ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+---------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+---------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; serdes_logic:serdes_inst|altshift_taps:tx_data_last1_rtl_0|shift_taps_2km:auto_generated|altsyncram_91b1:altsyncram2|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 2            ; 10           ; 2            ; 10           ; yes                    ; no                      ; yes                    ; yes                     ; 20   ; 2                           ; 10                          ; 2                           ; 10                          ; 20                  ; 1    ; None ; M9K_X27_Y9_N0 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; Yes           ;
+---------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+---------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------+
; Routing Usage Summary                          ;
+-----------------------+------------------------+
; Routing Resource Type ; Usage                  ;
+-----------------------+------------------------+
; Block interconnects   ; 138 / 32,401 ( < 1 % ) ;
; C16 interconnects     ; 1 / 1,326 ( < 1 % )    ;
; C4 interconnects      ; 31 / 21,816 ( < 1 % )  ;
; Direct links          ; 49 / 32,401 ( < 1 % )  ;
; Global clocks         ; 2 / 10 ( 20 % )        ;
; Local interconnects   ; 103 / 10,320 ( < 1 % ) ;
; R24 interconnects     ; 1 / 1,289 ( < 1 % )    ;
; R4 interconnects      ; 79 / 28,186 ( < 1 % )  ;
+-----------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 10.33) ; Number of LABs  (Total = 15) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 2                            ;
; 2                                           ; 0                            ;
; 3                                           ; 0                            ;
; 4                                           ; 2                            ;
; 5                                           ; 0                            ;
; 6                                           ; 1                            ;
; 7                                           ; 1                            ;
; 8                                           ; 0                            ;
; 9                                           ; 0                            ;
; 10                                          ; 0                            ;
; 11                                          ; 1                            ;
; 12                                          ; 0                            ;
; 13                                          ; 1                            ;
; 14                                          ; 1                            ;
; 15                                          ; 2                            ;
; 16                                          ; 4                            ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.40) ; Number of LABs  (Total = 15) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 4                            ;
; 1 Clock                            ; 13                           ;
; 1 Clock enable                     ; 2                            ;
; 2 Clocks                           ; 2                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 18.20) ; Number of LABs  (Total = 15) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 2                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 1                            ;
; 8                                            ; 1                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 1                            ;
; 13                                           ; 1                            ;
; 14                                           ; 0                            ;
; 15                                           ; 0                            ;
; 16                                           ; 0                            ;
; 17                                           ; 1                            ;
; 18                                           ; 0                            ;
; 19                                           ; 1                            ;
; 20                                           ; 1                            ;
; 21                                           ; 0                            ;
; 22                                           ; 0                            ;
; 23                                           ; 0                            ;
; 24                                           ; 1                            ;
; 25                                           ; 0                            ;
; 26                                           ; 0                            ;
; 27                                           ; 1                            ;
; 28                                           ; 1                            ;
; 29                                           ; 0                            ;
; 30                                           ; 1                            ;
; 31                                           ; 0                            ;
; 32                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 5.33) ; Number of LABs  (Total = 15) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 4                            ;
; 2                                               ; 4                            ;
; 3                                               ; 0                            ;
; 4                                               ; 1                            ;
; 5                                               ; 0                            ;
; 6                                               ; 1                            ;
; 7                                               ; 1                            ;
; 8                                               ; 0                            ;
; 9                                               ; 0                            ;
; 10                                              ; 1                            ;
; 11                                              ; 0                            ;
; 12                                              ; 1                            ;
; 13                                              ; 0                            ;
; 14                                              ; 1                            ;
; 15                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                        ;
+---------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 6.87) ; Number of LABs  (Total = 15) ;
+---------------------------------------------+------------------------------+
; 0                                           ; 0                            ;
; 1                                           ; 2                            ;
; 2                                           ; 3                            ;
; 3                                           ; 2                            ;
; 4                                           ; 0                            ;
; 5                                           ; 0                            ;
; 6                                           ; 1                            ;
; 7                                           ; 2                            ;
; 8                                           ; 1                            ;
; 9                                           ; 0                            ;
; 10                                          ; 1                            ;
; 11                                          ; 0                            ;
; 12                                          ; 0                            ;
; 13                                          ; 0                            ;
; 14                                          ; 0                            ;
; 15                                          ; 0                            ;
; 16                                          ; 1                            ;
; 17                                          ; 1                            ;
; 18                                          ; 1                            ;
+---------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 11    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 19    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 26           ; 1            ; 26           ; 0            ; 0            ; 27        ; 26           ; 0            ; 27        ; 27        ; 0            ; 0            ; 0            ; 0            ; 15           ; 0            ; 0            ; 15           ; 0            ; 0            ; 9            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 27        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 1            ; 26           ; 1            ; 27           ; 27           ; 0         ; 1            ; 27           ; 0         ; 0         ; 27           ; 27           ; 27           ; 27           ; 12           ; 27           ; 27           ; 12           ; 27           ; 27           ; 18           ; 27           ; 27           ; 27           ; 27           ; 27           ; 27           ; 0         ; 27           ; 27           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; o_led[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_led[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_led[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_led[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_csn0             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_clk              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_clkn             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_resetn           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_csn1             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_tx[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_tx[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_rx[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_rx[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_clk_lvds         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; io_dq[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; io_dq[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; io_dq[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; io_dq[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; io_dq[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; io_dq[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; io_dq[6]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; io_dq[7]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; io_rwds            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_lvds_rx          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_rstn             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_clk50MHz         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_lvds_tx          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 10CL010YU256C8G for design "Cyclone_10_generator"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "serdes_logic:serdes_inst|lvds_rx:lvds_rx_inst|altlvds_rx:ALTLVDS_RX_component|lvds_rx_lvds_rx1:auto_generated|lvds_rx_pll" as Cyclone 10 LP PLL type File: C:/Users/admin/Documents/FPGA/Cyclone_10_generator/db/lvds_rx_lvds_rx1.v Line: 466
    Info (15099): Implementing clock multiplication of 5, clock division of 2, and phase shift of -90 degrees (-2000 ps) for serdes_logic:serdes_inst|lvds_rx:lvds_rx_inst|altlvds_rx:ALTLVDS_RX_component|lvds_rx_lvds_rx1:auto_generated|fast_clock port File: C:/Users/admin/Documents/FPGA/Cyclone_10_generator/db/lvds_rx_lvds_rx1.v Line: 466
    Info (15099): Implementing clock multiplication of 1, clock division of 2, and phase shift of -18 degrees (-2000 ps) for serdes_logic:serdes_inst|lvds_rx:lvds_rx_inst|altlvds_rx:ALTLVDS_RX_component|lvds_rx_lvds_rx1:auto_generated|wire_lvds_rx_pll_clk[1] port File: C:/Users/admin/Documents/FPGA/Cyclone_10_generator/db/lvds_rx_lvds_rx1.v Line: 458
Info (15535): Implemented PLL "serdes_logic:serdes_inst|lvds_tx:lvds_tx_inst|altlvds_tx:ALTLVDS_TX_component|lvds_tx_lvds_tx1:auto_generated|lvds_tx_pll" as Cyclone 10 LP PLL type File: C:/Users/admin/Documents/FPGA/Cyclone_10_generator/db/lvds_tx_lvds_tx1.v Line: 392
    Info (15099): Implementing clock multiplication of 5, clock division of 2, and phase shift of -90 degrees (-2000 ps) for serdes_logic:serdes_inst|lvds_tx:lvds_tx_inst|altlvds_tx:ALTLVDS_TX_component|lvds_tx_lvds_tx1:auto_generated|fast_clock port File: C:/Users/admin/Documents/FPGA/Cyclone_10_generator/db/lvds_tx_lvds_tx1.v Line: 392
    Info (15099): Implementing clock multiplication of 1, clock division of 2, and phase shift of -18 degrees (-2000 ps) for serdes_logic:serdes_inst|lvds_tx:lvds_tx_inst|altlvds_tx:ALTLVDS_TX_component|lvds_tx_lvds_tx1:auto_generated|tx_coreclock port File: C:/Users/admin/Documents/FPGA/Cyclone_10_generator/db/lvds_tx_lvds_tx1.v Line: 371
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (171122): Fitter is preserving placement for 98.53 percent of the design from 1 Post-Fit partition(s) and 0 imported partition(s) of 2 total partition(s)
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device 10CL006YU256C8G is compatible
    Info (176445): Device 10CL016YU256C8G is compatible
    Info (176445): Device 10CL025YU256C8G is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location F16
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (176132): Successfully merged PLL serdes_logic:serdes_inst|lvds_tx:lvds_tx_inst|altlvds_tx:ALTLVDS_TX_component|lvds_tx_lvds_tx1:auto_generated|lvds_tx_pll and PLL serdes_logic:serdes_inst|lvds_rx:lvds_rx_inst|altlvds_rx:ALTLVDS_RX_component|lvds_rx_lvds_rx1:auto_generated|lvds_rx_pll File: C:/Users/admin/Documents/FPGA/Cyclone_10_generator/db/lvds_tx_lvds_tx1.v Line: 513
Info (176352): Promoted node serdes_logic:serdes_inst|lvds_tx:lvds_tx_inst|altlvds_tx:ALTLVDS_TX_component|lvds_tx_lvds_tx1:auto_generated|fast_clock (placed in counter C0 of PLL_1) File: C:/Users/admin/Documents/FPGA/Cyclone_10_generator/db/lvds_tx_lvds_tx1.v Line: 513
    Info (176354): Promoted serdes_logic:serdes_inst|lvds_tx:lvds_tx_inst|altlvds_tx:ALTLVDS_TX_component|lvds_tx_lvds_tx1:auto_generated|fast_clock~clkctrl to use location or clock signal Global Clock CLKCTRL_G3 File: C:/Users/admin/Documents/FPGA/Cyclone_10_generator/db/lvds_tx_lvds_tx1.v Line: 392
Info (176352): Promoted node serdes_logic:serdes_inst|lvds_tx:lvds_tx_inst|altlvds_tx:ALTLVDS_TX_component|lvds_tx_lvds_tx1:auto_generated|tx_coreclock (placed in counter C1 of PLL_1) File: C:/Users/admin/Documents/FPGA/Cyclone_10_generator/db/lvds_tx_lvds_tx1.v Line: 513
    Info (176354): Promoted serdes_logic:serdes_inst|lvds_tx:lvds_tx_inst|altlvds_tx:ALTLVDS_TX_component|lvds_tx_lvds_tx1:auto_generated|tx_coreclock~clkctrl to use location or clock signal Global Clock CLKCTRL_G4 File: C:/Users/admin/Documents/FPGA/Cyclone_10_generator/db/lvds_tx_lvds_tx1.v Line: 371
Info (332104): Reading SDC File: 'Cyclone_10_generator.out.sdc'
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 3 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   20.000   i_clk50MHz
    Info (332111):    8.000 serdes_inst|lvds_tx_inst|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0]
    Info (332111):   40.000 serdes_inst|lvds_tx_inst|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1]
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:00
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:00
Info (170193): Fitter routing operations beginning
Info (170239): Router is attempting to preserve 100.00 percent of routes from an earlier compilation, a user specified Routing Constraints File, or internal routing requirements.
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 0% of the available device resources in the region that extends from location X11_Y0 to location X22_Y11
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:00
Info (11888): Total time spent on timing analysis during the Fitter is 0.03 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169177): 15 pins must meet Intel FPGA requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone 10 LP Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin i_rx[0] uses I/O standard 3.3-V LVTTL at N1 File: C:/Users/admin/Documents/FPGA/Cyclone_10_generator/rtl/main.sv Line: 22
    Info (169178): Pin i_rx[1] uses I/O standard 3.3-V LVTTL at P1 File: C:/Users/admin/Documents/FPGA/Cyclone_10_generator/rtl/main.sv Line: 22
    Info (169178): Pin i_clk_lvds uses I/O standard 3.3-V LVTTL at A10 File: C:/Users/admin/Documents/FPGA/Cyclone_10_generator/rtl/main.sv Line: 25
    Info (169178): Pin io_dq[0] uses I/O standard 3.3-V LVCMOS at R7 File: C:/Users/admin/Documents/FPGA/Cyclone_10_generator/rtl/main.sv Line: 15
    Info (169178): Pin io_dq[1] uses I/O standard 3.3-V LVCMOS at R8 File: C:/Users/admin/Documents/FPGA/Cyclone_10_generator/rtl/main.sv Line: 15
    Info (169178): Pin io_dq[2] uses I/O standard 3.3-V LVCMOS at T5 File: C:/Users/admin/Documents/FPGA/Cyclone_10_generator/rtl/main.sv Line: 15
    Info (169178): Pin io_dq[3] uses I/O standard 3.3-V LVCMOS at T6 File: C:/Users/admin/Documents/FPGA/Cyclone_10_generator/rtl/main.sv Line: 15
    Info (169178): Pin io_dq[4] uses I/O standard 3.3-V LVCMOS at R6 File: C:/Users/admin/Documents/FPGA/Cyclone_10_generator/rtl/main.sv Line: 15
    Info (169178): Pin io_dq[5] uses I/O standard 3.3-V LVCMOS at T7 File: C:/Users/admin/Documents/FPGA/Cyclone_10_generator/rtl/main.sv Line: 15
    Info (169178): Pin io_dq[6] uses I/O standard 3.3-V LVCMOS at T8 File: C:/Users/admin/Documents/FPGA/Cyclone_10_generator/rtl/main.sv Line: 15
    Info (169178): Pin io_dq[7] uses I/O standard 3.3-V LVCMOS at P8 File: C:/Users/admin/Documents/FPGA/Cyclone_10_generator/rtl/main.sv Line: 15
    Info (169178): Pin io_rwds uses I/O standard 3.3-V LVCMOS at T3 File: C:/Users/admin/Documents/FPGA/Cyclone_10_generator/rtl/main.sv Line: 16
    Info (169178): Pin i_lvds_rx uses I/O standard 3.3-V LVTTL at P16 File: C:/Users/admin/Documents/FPGA/Cyclone_10_generator/rtl/main.sv Line: 28
    Info (169178): Pin i_rstn uses I/O standard 3.3-V LVCMOS at J15 File: C:/Users/admin/Documents/FPGA/Cyclone_10_generator/rtl/main.sv Line: 6
    Info (169178): Pin i_clk50MHz uses I/O standard 3.3-V LVCMOS at E2 File: C:/Users/admin/Documents/FPGA/Cyclone_10_generator/rtl/main.sv Line: 5
Warning (169064): Following 9 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin io_dq[0] has a permanently disabled output enable File: C:/Users/admin/Documents/FPGA/Cyclone_10_generator/rtl/main.sv Line: 15
    Info (169065): Pin io_dq[1] has a permanently disabled output enable File: C:/Users/admin/Documents/FPGA/Cyclone_10_generator/rtl/main.sv Line: 15
    Info (169065): Pin io_dq[2] has a permanently disabled output enable File: C:/Users/admin/Documents/FPGA/Cyclone_10_generator/rtl/main.sv Line: 15
    Info (169065): Pin io_dq[3] has a permanently disabled output enable File: C:/Users/admin/Documents/FPGA/Cyclone_10_generator/rtl/main.sv Line: 15
    Info (169065): Pin io_dq[4] has a permanently disabled output enable File: C:/Users/admin/Documents/FPGA/Cyclone_10_generator/rtl/main.sv Line: 15
    Info (169065): Pin io_dq[5] has a permanently disabled output enable File: C:/Users/admin/Documents/FPGA/Cyclone_10_generator/rtl/main.sv Line: 15
    Info (169065): Pin io_dq[6] has a permanently disabled output enable File: C:/Users/admin/Documents/FPGA/Cyclone_10_generator/rtl/main.sv Line: 15
    Info (169065): Pin io_dq[7] has a permanently disabled output enable File: C:/Users/admin/Documents/FPGA/Cyclone_10_generator/rtl/main.sv Line: 15
    Info (169065): Pin io_rwds has a permanently disabled output enable File: C:/Users/admin/Documents/FPGA/Cyclone_10_generator/rtl/main.sv Line: 16
Info (144001): Generated suppressed messages file C:/Users/admin/Documents/FPGA/Cyclone_10_generator/output_files/Cyclone_10_generator.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 5433 megabytes
    Info: Processing ended: Mon Jan 22 18:34:45 2024
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:06


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/admin/Documents/FPGA/Cyclone_10_generator/output_files/Cyclone_10_generator.fit.smsg.


