TimeQuest Timing Analyzer report for test
Sun Jul 29 11:04:55 2012
Quartus II 32-bit Version 12.0 Build 232 07/05/2012 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'Clock'
 12. Slow Model Setup: 'ENC2A'
 13. Slow Model Setup: 'ENC1A'
 14. Slow Model Setup: 'ResetIn'
 15. Slow Model Hold: 'ResetIn'
 16. Slow Model Hold: 'Clock'
 17. Slow Model Hold: 'ENC2A'
 18. Slow Model Hold: 'ENC1A'
 19. Slow Model Recovery: 'Clock'
 20. Slow Model Recovery: 'ENC1A'
 21. Slow Model Recovery: 'ENC2A'
 22. Slow Model Removal: 'Clock'
 23. Slow Model Removal: 'ENC2A'
 24. Slow Model Removal: 'ENC1A'
 25. Slow Model Minimum Pulse Width: 'Clock'
 26. Slow Model Minimum Pulse Width: 'ENC1A'
 27. Slow Model Minimum Pulse Width: 'ENC2A'
 28. Slow Model Minimum Pulse Width: 'ResetIn'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Fast Model Setup Summary
 34. Fast Model Hold Summary
 35. Fast Model Recovery Summary
 36. Fast Model Removal Summary
 37. Fast Model Minimum Pulse Width Summary
 38. Fast Model Setup: 'Clock'
 39. Fast Model Setup: 'ENC2A'
 40. Fast Model Setup: 'ENC1A'
 41. Fast Model Setup: 'ResetIn'
 42. Fast Model Hold: 'Clock'
 43. Fast Model Hold: 'ENC2A'
 44. Fast Model Hold: 'ResetIn'
 45. Fast Model Hold: 'ENC1A'
 46. Fast Model Recovery: 'ENC1A'
 47. Fast Model Recovery: 'Clock'
 48. Fast Model Recovery: 'ENC2A'
 49. Fast Model Removal: 'Clock'
 50. Fast Model Removal: 'ENC2A'
 51. Fast Model Removal: 'ENC1A'
 52. Fast Model Minimum Pulse Width: 'Clock'
 53. Fast Model Minimum Pulse Width: 'ENC1A'
 54. Fast Model Minimum Pulse Width: 'ENC2A'
 55. Fast Model Minimum Pulse Width: 'ResetIn'
 56. Setup Times
 57. Hold Times
 58. Clock to Output Times
 59. Minimum Clock to Output Times
 60. Multicorner Timing Analysis Summary
 61. Setup Times
 62. Hold Times
 63. Clock to Output Times
 64. Minimum Clock to Output Times
 65. Setup Transfers
 66. Hold Transfers
 67. Recovery Transfers
 68. Removal Transfers
 69. Report TCCS
 70. Report RSKM
 71. Unconstrained Paths
 72. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 12.0 Build 232 07/05/2012 Service Pack 1 SJ Web Edition ;
; Revision Name      ; test                                                            ;
; Device Family      ; Cyclone II                                                      ;
; Device Name        ; EP2C5T144C8                                                     ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Combined                                                        ;
; Rise/Fall Delays   ; Unavailable                                                     ;
+--------------------+-----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                              ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets     ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; Clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clock }   ;
; ENC1A      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ENC1A }   ;
; ENC2A      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ENC2A }   ;
; ResetIn    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ResetIn } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 105.09 MHz ; 105.09 MHz      ; Clock      ;      ;
; 207.38 MHz ; 207.38 MHz      ; ENC2A      ;      ;
; 208.03 MHz ; 208.03 MHz      ; ENC1A      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------+
; Slow Model Setup Summary         ;
+---------+--------+---------------+
; Clock   ; Slack  ; End Point TNS ;
+---------+--------+---------------+
; Clock   ; -8.516 ; -4602.681     ;
; ENC2A   ; -3.822 ; -74.236       ;
; ENC1A   ; -3.807 ; -74.312       ;
; ResetIn ; -1.290 ; -80.787       ;
+---------+--------+---------------+


+----------------------------------+
; Slow Model Hold Summary          ;
+---------+--------+---------------+
; Clock   ; Slack  ; End Point TNS ;
+---------+--------+---------------+
; ResetIn ; -0.182 ; -4.307        ;
; Clock   ; 0.499  ; 0.000         ;
; ENC2A   ; 0.741  ; 0.000         ;
; ENC1A   ; 1.164  ; 0.000         ;
+---------+--------+---------------+


+--------------------------------+
; Slow Model Recovery Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; Clock ; -1.357 ; -370.530      ;
; ENC1A ; -1.106 ; -34.720       ;
; ENC2A ; -0.801 ; -25.264       ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; Clock ; 1.054 ; 0.000         ;
; ENC2A ; 1.358 ; 0.000         ;
; ENC1A ; 1.643 ; 0.000         ;
+-------+-------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; Clock   ; -1.941 ; -1352.381           ;
; ENC1A   ; -1.777 ; -49.265             ;
; ENC2A   ; -1.777 ; -49.265             ;
; ResetIn ; -1.777 ; -1.777              ;
+---------+--------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Clock'                                                                                                                                    ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -8.516 ; FSM:inst14|count[0]                   ; FSM:inst14|testdata                   ; Clock        ; Clock       ; 1.000        ; 0.005      ; 9.561      ;
; -8.461 ; UartController:inst3|packetnumber[19] ; UartController:inst3|packetnumber[0]  ; Clock        ; Clock       ; 1.000        ; -0.011     ; 9.490      ;
; -8.461 ; UartController:inst3|packetnumber[19] ; UartController:inst3|packetnumber[1]  ; Clock        ; Clock       ; 1.000        ; -0.011     ; 9.490      ;
; -8.461 ; UartController:inst3|packetnumber[19] ; UartController:inst3|packetnumber[2]  ; Clock        ; Clock       ; 1.000        ; -0.011     ; 9.490      ;
; -8.461 ; UartController:inst3|packetnumber[19] ; UartController:inst3|packetnumber[3]  ; Clock        ; Clock       ; 1.000        ; -0.011     ; 9.490      ;
; -8.461 ; UartController:inst3|packetnumber[19] ; UartController:inst3|packetnumber[4]  ; Clock        ; Clock       ; 1.000        ; -0.011     ; 9.490      ;
; -8.461 ; UartController:inst3|packetnumber[19] ; UartController:inst3|packetnumber[6]  ; Clock        ; Clock       ; 1.000        ; -0.011     ; 9.490      ;
; -8.461 ; UartController:inst3|packetnumber[19] ; UartController:inst3|packetnumber[7]  ; Clock        ; Clock       ; 1.000        ; -0.011     ; 9.490      ;
; -8.461 ; UartController:inst3|packetnumber[19] ; UartController:inst3|packetnumber[8]  ; Clock        ; Clock       ; 1.000        ; -0.011     ; 9.490      ;
; -8.461 ; UartController:inst3|packetnumber[19] ; UartController:inst3|packetnumber[9]  ; Clock        ; Clock       ; 1.000        ; -0.011     ; 9.490      ;
; -8.461 ; UartController:inst3|packetnumber[19] ; UartController:inst3|packetnumber[10] ; Clock        ; Clock       ; 1.000        ; -0.011     ; 9.490      ;
; -8.461 ; UartController:inst3|packetnumber[19] ; UartController:inst3|packetnumber[11] ; Clock        ; Clock       ; 1.000        ; -0.011     ; 9.490      ;
; -8.461 ; UartController:inst3|packetnumber[19] ; UartController:inst3|packetnumber[13] ; Clock        ; Clock       ; 1.000        ; -0.011     ; 9.490      ;
; -8.461 ; UartController:inst3|packetnumber[19] ; UartController:inst3|packetnumber[14] ; Clock        ; Clock       ; 1.000        ; -0.011     ; 9.490      ;
; -8.461 ; UartController:inst3|packetnumber[19] ; UartController:inst3|packetnumber[15] ; Clock        ; Clock       ; 1.000        ; -0.011     ; 9.490      ;
; -8.461 ; UartController:inst3|packetnumber[19] ; UartController:inst3|packetnumber[12] ; Clock        ; Clock       ; 1.000        ; -0.011     ; 9.490      ;
; -8.461 ; UartController:inst3|packetnumber[19] ; UartController:inst3|packetnumber[5]  ; Clock        ; Clock       ; 1.000        ; -0.011     ; 9.490      ;
; -8.460 ; UartController:inst3|packetnumber[22] ; UartController:inst3|packetnumber[0]  ; Clock        ; Clock       ; 1.000        ; -0.011     ; 9.489      ;
; -8.460 ; UartController:inst3|packetnumber[22] ; UartController:inst3|packetnumber[1]  ; Clock        ; Clock       ; 1.000        ; -0.011     ; 9.489      ;
; -8.460 ; UartController:inst3|packetnumber[22] ; UartController:inst3|packetnumber[2]  ; Clock        ; Clock       ; 1.000        ; -0.011     ; 9.489      ;
; -8.460 ; UartController:inst3|packetnumber[22] ; UartController:inst3|packetnumber[3]  ; Clock        ; Clock       ; 1.000        ; -0.011     ; 9.489      ;
; -8.460 ; UartController:inst3|packetnumber[22] ; UartController:inst3|packetnumber[4]  ; Clock        ; Clock       ; 1.000        ; -0.011     ; 9.489      ;
; -8.460 ; UartController:inst3|packetnumber[22] ; UartController:inst3|packetnumber[6]  ; Clock        ; Clock       ; 1.000        ; -0.011     ; 9.489      ;
; -8.460 ; UartController:inst3|packetnumber[22] ; UartController:inst3|packetnumber[7]  ; Clock        ; Clock       ; 1.000        ; -0.011     ; 9.489      ;
; -8.460 ; UartController:inst3|packetnumber[22] ; UartController:inst3|packetnumber[8]  ; Clock        ; Clock       ; 1.000        ; -0.011     ; 9.489      ;
; -8.460 ; UartController:inst3|packetnumber[22] ; UartController:inst3|packetnumber[9]  ; Clock        ; Clock       ; 1.000        ; -0.011     ; 9.489      ;
; -8.460 ; UartController:inst3|packetnumber[22] ; UartController:inst3|packetnumber[10] ; Clock        ; Clock       ; 1.000        ; -0.011     ; 9.489      ;
; -8.460 ; UartController:inst3|packetnumber[22] ; UartController:inst3|packetnumber[11] ; Clock        ; Clock       ; 1.000        ; -0.011     ; 9.489      ;
; -8.460 ; UartController:inst3|packetnumber[22] ; UartController:inst3|packetnumber[13] ; Clock        ; Clock       ; 1.000        ; -0.011     ; 9.489      ;
; -8.460 ; UartController:inst3|packetnumber[22] ; UartController:inst3|packetnumber[14] ; Clock        ; Clock       ; 1.000        ; -0.011     ; 9.489      ;
; -8.460 ; UartController:inst3|packetnumber[22] ; UartController:inst3|packetnumber[15] ; Clock        ; Clock       ; 1.000        ; -0.011     ; 9.489      ;
; -8.460 ; UartController:inst3|packetnumber[22] ; UartController:inst3|packetnumber[12] ; Clock        ; Clock       ; 1.000        ; -0.011     ; 9.489      ;
; -8.460 ; UartController:inst3|packetnumber[22] ; UartController:inst3|packetnumber[5]  ; Clock        ; Clock       ; 1.000        ; -0.011     ; 9.489      ;
; -8.429 ; UartController:inst3|packetnumber[20] ; UartController:inst3|packetnumber[0]  ; Clock        ; Clock       ; 1.000        ; -0.011     ; 9.458      ;
; -8.429 ; UartController:inst3|packetnumber[20] ; UartController:inst3|packetnumber[1]  ; Clock        ; Clock       ; 1.000        ; -0.011     ; 9.458      ;
; -8.429 ; UartController:inst3|packetnumber[20] ; UartController:inst3|packetnumber[2]  ; Clock        ; Clock       ; 1.000        ; -0.011     ; 9.458      ;
; -8.429 ; UartController:inst3|packetnumber[20] ; UartController:inst3|packetnumber[3]  ; Clock        ; Clock       ; 1.000        ; -0.011     ; 9.458      ;
; -8.429 ; UartController:inst3|packetnumber[20] ; UartController:inst3|packetnumber[4]  ; Clock        ; Clock       ; 1.000        ; -0.011     ; 9.458      ;
; -8.429 ; UartController:inst3|packetnumber[20] ; UartController:inst3|packetnumber[6]  ; Clock        ; Clock       ; 1.000        ; -0.011     ; 9.458      ;
; -8.429 ; UartController:inst3|packetnumber[20] ; UartController:inst3|packetnumber[7]  ; Clock        ; Clock       ; 1.000        ; -0.011     ; 9.458      ;
; -8.429 ; UartController:inst3|packetnumber[20] ; UartController:inst3|packetnumber[8]  ; Clock        ; Clock       ; 1.000        ; -0.011     ; 9.458      ;
; -8.429 ; UartController:inst3|packetnumber[20] ; UartController:inst3|packetnumber[9]  ; Clock        ; Clock       ; 1.000        ; -0.011     ; 9.458      ;
; -8.429 ; UartController:inst3|packetnumber[20] ; UartController:inst3|packetnumber[10] ; Clock        ; Clock       ; 1.000        ; -0.011     ; 9.458      ;
; -8.429 ; UartController:inst3|packetnumber[20] ; UartController:inst3|packetnumber[11] ; Clock        ; Clock       ; 1.000        ; -0.011     ; 9.458      ;
; -8.429 ; UartController:inst3|packetnumber[20] ; UartController:inst3|packetnumber[13] ; Clock        ; Clock       ; 1.000        ; -0.011     ; 9.458      ;
; -8.429 ; UartController:inst3|packetnumber[20] ; UartController:inst3|packetnumber[14] ; Clock        ; Clock       ; 1.000        ; -0.011     ; 9.458      ;
; -8.429 ; UartController:inst3|packetnumber[20] ; UartController:inst3|packetnumber[15] ; Clock        ; Clock       ; 1.000        ; -0.011     ; 9.458      ;
; -8.429 ; UartController:inst3|packetnumber[20] ; UartController:inst3|packetnumber[12] ; Clock        ; Clock       ; 1.000        ; -0.011     ; 9.458      ;
; -8.429 ; UartController:inst3|packetnumber[20] ; UartController:inst3|packetnumber[5]  ; Clock        ; Clock       ; 1.000        ; -0.011     ; 9.458      ;
; -8.417 ; UartController:inst3|packetnumber[17] ; UartController:inst3|packetnumber[0]  ; Clock        ; Clock       ; 1.000        ; -0.011     ; 9.446      ;
; -8.417 ; UartController:inst3|packetnumber[17] ; UartController:inst3|packetnumber[1]  ; Clock        ; Clock       ; 1.000        ; -0.011     ; 9.446      ;
; -8.417 ; UartController:inst3|packetnumber[17] ; UartController:inst3|packetnumber[2]  ; Clock        ; Clock       ; 1.000        ; -0.011     ; 9.446      ;
; -8.417 ; UartController:inst3|packetnumber[17] ; UartController:inst3|packetnumber[3]  ; Clock        ; Clock       ; 1.000        ; -0.011     ; 9.446      ;
; -8.417 ; UartController:inst3|packetnumber[17] ; UartController:inst3|packetnumber[4]  ; Clock        ; Clock       ; 1.000        ; -0.011     ; 9.446      ;
; -8.417 ; UartController:inst3|packetnumber[17] ; UartController:inst3|packetnumber[6]  ; Clock        ; Clock       ; 1.000        ; -0.011     ; 9.446      ;
; -8.417 ; UartController:inst3|packetnumber[17] ; UartController:inst3|packetnumber[7]  ; Clock        ; Clock       ; 1.000        ; -0.011     ; 9.446      ;
; -8.417 ; UartController:inst3|packetnumber[17] ; UartController:inst3|packetnumber[8]  ; Clock        ; Clock       ; 1.000        ; -0.011     ; 9.446      ;
; -8.417 ; UartController:inst3|packetnumber[17] ; UartController:inst3|packetnumber[9]  ; Clock        ; Clock       ; 1.000        ; -0.011     ; 9.446      ;
; -8.417 ; UartController:inst3|packetnumber[17] ; UartController:inst3|packetnumber[10] ; Clock        ; Clock       ; 1.000        ; -0.011     ; 9.446      ;
; -8.417 ; UartController:inst3|packetnumber[17] ; UartController:inst3|packetnumber[11] ; Clock        ; Clock       ; 1.000        ; -0.011     ; 9.446      ;
; -8.417 ; UartController:inst3|packetnumber[17] ; UartController:inst3|packetnumber[13] ; Clock        ; Clock       ; 1.000        ; -0.011     ; 9.446      ;
; -8.417 ; UartController:inst3|packetnumber[17] ; UartController:inst3|packetnumber[14] ; Clock        ; Clock       ; 1.000        ; -0.011     ; 9.446      ;
; -8.417 ; UartController:inst3|packetnumber[17] ; UartController:inst3|packetnumber[15] ; Clock        ; Clock       ; 1.000        ; -0.011     ; 9.446      ;
; -8.417 ; UartController:inst3|packetnumber[17] ; UartController:inst3|packetnumber[12] ; Clock        ; Clock       ; 1.000        ; -0.011     ; 9.446      ;
; -8.417 ; UartController:inst3|packetnumber[17] ; UartController:inst3|packetnumber[5]  ; Clock        ; Clock       ; 1.000        ; -0.011     ; 9.446      ;
; -8.384 ; UartController:inst3|packetnumber[28] ; UartController:inst3|packetnumber[0]  ; Clock        ; Clock       ; 1.000        ; -0.011     ; 9.413      ;
; -8.384 ; UartController:inst3|packetnumber[28] ; UartController:inst3|packetnumber[1]  ; Clock        ; Clock       ; 1.000        ; -0.011     ; 9.413      ;
; -8.384 ; UartController:inst3|packetnumber[28] ; UartController:inst3|packetnumber[2]  ; Clock        ; Clock       ; 1.000        ; -0.011     ; 9.413      ;
; -8.384 ; UartController:inst3|packetnumber[28] ; UartController:inst3|packetnumber[3]  ; Clock        ; Clock       ; 1.000        ; -0.011     ; 9.413      ;
; -8.384 ; UartController:inst3|packetnumber[28] ; UartController:inst3|packetnumber[4]  ; Clock        ; Clock       ; 1.000        ; -0.011     ; 9.413      ;
; -8.384 ; UartController:inst3|packetnumber[28] ; UartController:inst3|packetnumber[6]  ; Clock        ; Clock       ; 1.000        ; -0.011     ; 9.413      ;
; -8.384 ; UartController:inst3|packetnumber[28] ; UartController:inst3|packetnumber[7]  ; Clock        ; Clock       ; 1.000        ; -0.011     ; 9.413      ;
; -8.384 ; UartController:inst3|packetnumber[28] ; UartController:inst3|packetnumber[8]  ; Clock        ; Clock       ; 1.000        ; -0.011     ; 9.413      ;
; -8.384 ; UartController:inst3|packetnumber[28] ; UartController:inst3|packetnumber[9]  ; Clock        ; Clock       ; 1.000        ; -0.011     ; 9.413      ;
; -8.384 ; UartController:inst3|packetnumber[28] ; UartController:inst3|packetnumber[10] ; Clock        ; Clock       ; 1.000        ; -0.011     ; 9.413      ;
; -8.384 ; UartController:inst3|packetnumber[28] ; UartController:inst3|packetnumber[11] ; Clock        ; Clock       ; 1.000        ; -0.011     ; 9.413      ;
; -8.384 ; UartController:inst3|packetnumber[28] ; UartController:inst3|packetnumber[13] ; Clock        ; Clock       ; 1.000        ; -0.011     ; 9.413      ;
; -8.384 ; UartController:inst3|packetnumber[28] ; UartController:inst3|packetnumber[14] ; Clock        ; Clock       ; 1.000        ; -0.011     ; 9.413      ;
; -8.384 ; UartController:inst3|packetnumber[28] ; UartController:inst3|packetnumber[15] ; Clock        ; Clock       ; 1.000        ; -0.011     ; 9.413      ;
; -8.384 ; UartController:inst3|packetnumber[28] ; UartController:inst3|packetnumber[12] ; Clock        ; Clock       ; 1.000        ; -0.011     ; 9.413      ;
; -8.384 ; UartController:inst3|packetnumber[28] ; UartController:inst3|packetnumber[5]  ; Clock        ; Clock       ; 1.000        ; -0.011     ; 9.413      ;
; -8.271 ; UartController:inst3|packetnumber[21] ; UartController:inst3|packetnumber[0]  ; Clock        ; Clock       ; 1.000        ; -0.011     ; 9.300      ;
; -8.271 ; UartController:inst3|packetnumber[21] ; UartController:inst3|packetnumber[1]  ; Clock        ; Clock       ; 1.000        ; -0.011     ; 9.300      ;
; -8.271 ; UartController:inst3|packetnumber[21] ; UartController:inst3|packetnumber[2]  ; Clock        ; Clock       ; 1.000        ; -0.011     ; 9.300      ;
; -8.271 ; UartController:inst3|packetnumber[21] ; UartController:inst3|packetnumber[3]  ; Clock        ; Clock       ; 1.000        ; -0.011     ; 9.300      ;
; -8.271 ; UartController:inst3|packetnumber[21] ; UartController:inst3|packetnumber[4]  ; Clock        ; Clock       ; 1.000        ; -0.011     ; 9.300      ;
; -8.271 ; UartController:inst3|packetnumber[21] ; UartController:inst3|packetnumber[6]  ; Clock        ; Clock       ; 1.000        ; -0.011     ; 9.300      ;
; -8.271 ; UartController:inst3|packetnumber[21] ; UartController:inst3|packetnumber[7]  ; Clock        ; Clock       ; 1.000        ; -0.011     ; 9.300      ;
; -8.271 ; UartController:inst3|packetnumber[21] ; UartController:inst3|packetnumber[8]  ; Clock        ; Clock       ; 1.000        ; -0.011     ; 9.300      ;
; -8.271 ; UartController:inst3|packetnumber[21] ; UartController:inst3|packetnumber[9]  ; Clock        ; Clock       ; 1.000        ; -0.011     ; 9.300      ;
; -8.271 ; UartController:inst3|packetnumber[21] ; UartController:inst3|packetnumber[10] ; Clock        ; Clock       ; 1.000        ; -0.011     ; 9.300      ;
; -8.271 ; UartController:inst3|packetnumber[21] ; UartController:inst3|packetnumber[11] ; Clock        ; Clock       ; 1.000        ; -0.011     ; 9.300      ;
; -8.271 ; UartController:inst3|packetnumber[21] ; UartController:inst3|packetnumber[13] ; Clock        ; Clock       ; 1.000        ; -0.011     ; 9.300      ;
; -8.271 ; UartController:inst3|packetnumber[21] ; UartController:inst3|packetnumber[14] ; Clock        ; Clock       ; 1.000        ; -0.011     ; 9.300      ;
; -8.271 ; UartController:inst3|packetnumber[21] ; UartController:inst3|packetnumber[15] ; Clock        ; Clock       ; 1.000        ; -0.011     ; 9.300      ;
; -8.271 ; UartController:inst3|packetnumber[21] ; UartController:inst3|packetnumber[12] ; Clock        ; Clock       ; 1.000        ; -0.011     ; 9.300      ;
; -8.271 ; UartController:inst3|packetnumber[21] ; UartController:inst3|packetnumber[5]  ; Clock        ; Clock       ; 1.000        ; -0.011     ; 9.300      ;
; -8.221 ; FSM:inst14|count[4]                   ; FSM:inst14|testdata                   ; Clock        ; Clock       ; 1.000        ; 0.005      ; 9.266      ;
; -8.196 ; UartController:inst3|packetnumber[27] ; UartController:inst3|packetnumber[0]  ; Clock        ; Clock       ; 1.000        ; -0.011     ; 9.225      ;
; -8.196 ; UartController:inst3|packetnumber[27] ; UartController:inst3|packetnumber[1]  ; Clock        ; Clock       ; 1.000        ; -0.011     ; 9.225      ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'ENC2A'                                                                                                            ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -3.822 ; Encoder:inst5|COUNT_2[0]  ; Encoder:inst5|COUNT_2[31] ; ENC2A        ; ENC2A       ; 1.000        ; -0.034     ; 4.828      ;
; -3.745 ; Encoder:inst5|COUNT_2[1]  ; Encoder:inst5|COUNT_2[31] ; ENC2A        ; ENC2A       ; 1.000        ; -0.034     ; 4.751      ;
; -3.736 ; Encoder:inst5|COUNT_2[0]  ; Encoder:inst5|COUNT_2[30] ; ENC2A        ; ENC2A       ; 1.000        ; -0.034     ; 4.742      ;
; -3.660 ; Encoder:inst5|COUNT_2[2]  ; Encoder:inst5|COUNT_2[31] ; ENC2A        ; ENC2A       ; 1.000        ; -0.034     ; 4.666      ;
; -3.659 ; Encoder:inst5|COUNT_2[1]  ; Encoder:inst5|COUNT_2[30] ; ENC2A        ; ENC2A       ; 1.000        ; -0.034     ; 4.665      ;
; -3.650 ; Encoder:inst5|COUNT_2[0]  ; Encoder:inst5|COUNT_2[29] ; ENC2A        ; ENC2A       ; 1.000        ; -0.034     ; 4.656      ;
; -3.624 ; Encoder:inst5|COUNT_2[3]  ; Encoder:inst5|COUNT_2[31] ; ENC2A        ; ENC2A       ; 1.000        ; -0.034     ; 4.630      ;
; -3.574 ; Encoder:inst5|COUNT_2[2]  ; Encoder:inst5|COUNT_2[30] ; ENC2A        ; ENC2A       ; 1.000        ; -0.034     ; 4.580      ;
; -3.573 ; Encoder:inst5|COUNT_2[1]  ; Encoder:inst5|COUNT_2[29] ; ENC2A        ; ENC2A       ; 1.000        ; -0.034     ; 4.579      ;
; -3.564 ; Encoder:inst5|COUNT_2[0]  ; Encoder:inst5|COUNT_2[28] ; ENC2A        ; ENC2A       ; 1.000        ; -0.034     ; 4.570      ;
; -3.538 ; Encoder:inst5|COUNT_2[3]  ; Encoder:inst5|COUNT_2[30] ; ENC2A        ; ENC2A       ; 1.000        ; -0.034     ; 4.544      ;
; -3.489 ; Encoder:inst5|COUNT_2[4]  ; Encoder:inst5|COUNT_2[31] ; ENC2A        ; ENC2A       ; 1.000        ; -0.034     ; 4.495      ;
; -3.488 ; Encoder:inst5|COUNT_2[2]  ; Encoder:inst5|COUNT_2[29] ; ENC2A        ; ENC2A       ; 1.000        ; -0.034     ; 4.494      ;
; -3.487 ; Encoder:inst5|COUNT_2[1]  ; Encoder:inst5|COUNT_2[28] ; ENC2A        ; ENC2A       ; 1.000        ; -0.034     ; 4.493      ;
; -3.478 ; Encoder:inst5|COUNT_2[0]  ; Encoder:inst5|COUNT_2[27] ; ENC2A        ; ENC2A       ; 1.000        ; -0.034     ; 4.484      ;
; -3.453 ; Encoder:inst5|COUNT_2[5]  ; Encoder:inst5|COUNT_2[31] ; ENC2A        ; ENC2A       ; 1.000        ; -0.034     ; 4.459      ;
; -3.452 ; Encoder:inst5|COUNT_2[3]  ; Encoder:inst5|COUNT_2[29] ; ENC2A        ; ENC2A       ; 1.000        ; -0.034     ; 4.458      ;
; -3.403 ; Encoder:inst5|COUNT_2[4]  ; Encoder:inst5|COUNT_2[30] ; ENC2A        ; ENC2A       ; 1.000        ; -0.034     ; 4.409      ;
; -3.402 ; Encoder:inst5|COUNT_2[2]  ; Encoder:inst5|COUNT_2[28] ; ENC2A        ; ENC2A       ; 1.000        ; -0.034     ; 4.408      ;
; -3.401 ; Encoder:inst5|COUNT_2[1]  ; Encoder:inst5|COUNT_2[27] ; ENC2A        ; ENC2A       ; 1.000        ; -0.034     ; 4.407      ;
; -3.392 ; Encoder:inst5|COUNT_2[0]  ; Encoder:inst5|COUNT_2[26] ; ENC2A        ; ENC2A       ; 1.000        ; -0.034     ; 4.398      ;
; -3.367 ; Encoder:inst5|COUNT_2[6]  ; Encoder:inst5|COUNT_2[31] ; ENC2A        ; ENC2A       ; 1.000        ; -0.034     ; 4.373      ;
; -3.367 ; Encoder:inst5|COUNT_2[5]  ; Encoder:inst5|COUNT_2[30] ; ENC2A        ; ENC2A       ; 1.000        ; -0.034     ; 4.373      ;
; -3.366 ; Encoder:inst5|COUNT_2[3]  ; Encoder:inst5|COUNT_2[28] ; ENC2A        ; ENC2A       ; 1.000        ; -0.034     ; 4.372      ;
; -3.317 ; Encoder:inst5|COUNT_2[4]  ; Encoder:inst5|COUNT_2[29] ; ENC2A        ; ENC2A       ; 1.000        ; -0.034     ; 4.323      ;
; -3.316 ; Encoder:inst5|COUNT_2[2]  ; Encoder:inst5|COUNT_2[27] ; ENC2A        ; ENC2A       ; 1.000        ; -0.034     ; 4.322      ;
; -3.315 ; Encoder:inst5|COUNT_2[1]  ; Encoder:inst5|COUNT_2[26] ; ENC2A        ; ENC2A       ; 1.000        ; -0.034     ; 4.321      ;
; -3.306 ; Encoder:inst5|COUNT_2[0]  ; Encoder:inst5|COUNT_2[25] ; ENC2A        ; ENC2A       ; 1.000        ; -0.034     ; 4.312      ;
; -3.281 ; Encoder:inst5|COUNT_2[6]  ; Encoder:inst5|COUNT_2[30] ; ENC2A        ; ENC2A       ; 1.000        ; -0.034     ; 4.287      ;
; -3.281 ; Encoder:inst5|COUNT_2[5]  ; Encoder:inst5|COUNT_2[29] ; ENC2A        ; ENC2A       ; 1.000        ; -0.034     ; 4.287      ;
; -3.280 ; Encoder:inst5|COUNT_2[3]  ; Encoder:inst5|COUNT_2[27] ; ENC2A        ; ENC2A       ; 1.000        ; -0.034     ; 4.286      ;
; -3.237 ; Encoder:inst5|COUNT_2[7]  ; Encoder:inst5|COUNT_2[31] ; ENC2A        ; ENC2A       ; 1.000        ; -0.034     ; 4.243      ;
; -3.231 ; Encoder:inst5|COUNT_2[4]  ; Encoder:inst5|COUNT_2[28] ; ENC2A        ; ENC2A       ; 1.000        ; -0.034     ; 4.237      ;
; -3.230 ; Encoder:inst5|COUNT_2[2]  ; Encoder:inst5|COUNT_2[26] ; ENC2A        ; ENC2A       ; 1.000        ; -0.034     ; 4.236      ;
; -3.229 ; Encoder:inst5|COUNT_2[1]  ; Encoder:inst5|COUNT_2[25] ; ENC2A        ; ENC2A       ; 1.000        ; -0.034     ; 4.235      ;
; -3.220 ; Encoder:inst5|COUNT_2[0]  ; Encoder:inst5|COUNT_2[24] ; ENC2A        ; ENC2A       ; 1.000        ; -0.034     ; 4.226      ;
; -3.195 ; Encoder:inst5|COUNT_2[6]  ; Encoder:inst5|COUNT_2[29] ; ENC2A        ; ENC2A       ; 1.000        ; -0.034     ; 4.201      ;
; -3.195 ; Encoder:inst5|COUNT_2[5]  ; Encoder:inst5|COUNT_2[28] ; ENC2A        ; ENC2A       ; 1.000        ; -0.034     ; 4.201      ;
; -3.194 ; Encoder:inst5|COUNT_2[3]  ; Encoder:inst5|COUNT_2[26] ; ENC2A        ; ENC2A       ; 1.000        ; -0.034     ; 4.200      ;
; -3.151 ; Encoder:inst5|COUNT_2[7]  ; Encoder:inst5|COUNT_2[30] ; ENC2A        ; ENC2A       ; 1.000        ; -0.034     ; 4.157      ;
; -3.145 ; Encoder:inst5|COUNT_2[4]  ; Encoder:inst5|COUNT_2[27] ; ENC2A        ; ENC2A       ; 1.000        ; -0.034     ; 4.151      ;
; -3.144 ; Encoder:inst5|COUNT_2[2]  ; Encoder:inst5|COUNT_2[25] ; ENC2A        ; ENC2A       ; 1.000        ; -0.034     ; 4.150      ;
; -3.143 ; Encoder:inst5|COUNT_2[1]  ; Encoder:inst5|COUNT_2[24] ; ENC2A        ; ENC2A       ; 1.000        ; -0.034     ; 4.149      ;
; -3.109 ; Encoder:inst5|COUNT_2[6]  ; Encoder:inst5|COUNT_2[28] ; ENC2A        ; ENC2A       ; 1.000        ; -0.034     ; 4.115      ;
; -3.109 ; Encoder:inst5|COUNT_2[5]  ; Encoder:inst5|COUNT_2[27] ; ENC2A        ; ENC2A       ; 1.000        ; -0.034     ; 4.115      ;
; -3.108 ; Encoder:inst5|COUNT_2[3]  ; Encoder:inst5|COUNT_2[25] ; ENC2A        ; ENC2A       ; 1.000        ; -0.034     ; 4.114      ;
; -3.090 ; Encoder:inst5|COUNT_2[8]  ; Encoder:inst5|COUNT_2[31] ; ENC2A        ; ENC2A       ; 1.000        ; -0.034     ; 4.096      ;
; -3.065 ; Encoder:inst5|COUNT_2[7]  ; Encoder:inst5|COUNT_2[29] ; ENC2A        ; ENC2A       ; 1.000        ; -0.034     ; 4.071      ;
; -3.059 ; Encoder:inst5|COUNT_2[4]  ; Encoder:inst5|COUNT_2[26] ; ENC2A        ; ENC2A       ; 1.000        ; -0.034     ; 4.065      ;
; -3.058 ; Encoder:inst5|COUNT_2[2]  ; Encoder:inst5|COUNT_2[24] ; ENC2A        ; ENC2A       ; 1.000        ; -0.034     ; 4.064      ;
; -3.030 ; Encoder:inst5|COUNT_2[0]  ; Encoder:inst5|COUNT_2[23] ; ENC2A        ; ENC2A       ; 1.000        ; -0.034     ; 4.036      ;
; -3.023 ; Encoder:inst5|COUNT_2[6]  ; Encoder:inst5|COUNT_2[27] ; ENC2A        ; ENC2A       ; 1.000        ; -0.034     ; 4.029      ;
; -3.023 ; Encoder:inst5|COUNT_2[5]  ; Encoder:inst5|COUNT_2[26] ; ENC2A        ; ENC2A       ; 1.000        ; -0.034     ; 4.029      ;
; -3.022 ; Encoder:inst5|COUNT_2[3]  ; Encoder:inst5|COUNT_2[24] ; ENC2A        ; ENC2A       ; 1.000        ; -0.034     ; 4.028      ;
; -3.004 ; Encoder:inst5|COUNT_2[8]  ; Encoder:inst5|COUNT_2[30] ; ENC2A        ; ENC2A       ; 1.000        ; -0.034     ; 4.010      ;
; -2.979 ; Encoder:inst5|COUNT_2[7]  ; Encoder:inst5|COUNT_2[28] ; ENC2A        ; ENC2A       ; 1.000        ; -0.034     ; 3.985      ;
; -2.973 ; Encoder:inst5|COUNT_2[4]  ; Encoder:inst5|COUNT_2[25] ; ENC2A        ; ENC2A       ; 1.000        ; -0.034     ; 3.979      ;
; -2.954 ; Encoder:inst5|COUNT_2[9]  ; Encoder:inst5|COUNT_2[31] ; ENC2A        ; ENC2A       ; 1.000        ; -0.034     ; 3.960      ;
; -2.953 ; Encoder:inst5|COUNT_2[1]  ; Encoder:inst5|COUNT_2[23] ; ENC2A        ; ENC2A       ; 1.000        ; -0.034     ; 3.959      ;
; -2.944 ; Encoder:inst5|COUNT_2[0]  ; Encoder:inst5|COUNT_2[22] ; ENC2A        ; ENC2A       ; 1.000        ; -0.034     ; 3.950      ;
; -2.937 ; Encoder:inst5|COUNT_2[6]  ; Encoder:inst5|COUNT_2[26] ; ENC2A        ; ENC2A       ; 1.000        ; -0.034     ; 3.943      ;
; -2.937 ; Encoder:inst5|COUNT_2[5]  ; Encoder:inst5|COUNT_2[25] ; ENC2A        ; ENC2A       ; 1.000        ; -0.034     ; 3.943      ;
; -2.918 ; Encoder:inst5|COUNT_2[10] ; Encoder:inst5|COUNT_2[31] ; ENC2A        ; ENC2A       ; 1.000        ; -0.034     ; 3.924      ;
; -2.918 ; Encoder:inst5|COUNT_2[8]  ; Encoder:inst5|COUNT_2[29] ; ENC2A        ; ENC2A       ; 1.000        ; -0.034     ; 3.924      ;
; -2.893 ; Encoder:inst5|COUNT_2[7]  ; Encoder:inst5|COUNT_2[27] ; ENC2A        ; ENC2A       ; 1.000        ; -0.034     ; 3.899      ;
; -2.887 ; Encoder:inst5|COUNT_2[4]  ; Encoder:inst5|COUNT_2[24] ; ENC2A        ; ENC2A       ; 1.000        ; -0.034     ; 3.893      ;
; -2.868 ; Encoder:inst5|COUNT_2[9]  ; Encoder:inst5|COUNT_2[30] ; ENC2A        ; ENC2A       ; 1.000        ; -0.034     ; 3.874      ;
; -2.868 ; Encoder:inst5|COUNT_2[2]  ; Encoder:inst5|COUNT_2[23] ; ENC2A        ; ENC2A       ; 1.000        ; -0.034     ; 3.874      ;
; -2.867 ; Encoder:inst5|COUNT_2[1]  ; Encoder:inst5|COUNT_2[22] ; ENC2A        ; ENC2A       ; 1.000        ; -0.034     ; 3.873      ;
; -2.858 ; Encoder:inst5|COUNT_2[0]  ; Encoder:inst5|COUNT_2[21] ; ENC2A        ; ENC2A       ; 1.000        ; -0.034     ; 3.864      ;
; -2.851 ; Encoder:inst5|COUNT_2[6]  ; Encoder:inst5|COUNT_2[25] ; ENC2A        ; ENC2A       ; 1.000        ; -0.034     ; 3.857      ;
; -2.851 ; Encoder:inst5|COUNT_2[5]  ; Encoder:inst5|COUNT_2[24] ; ENC2A        ; ENC2A       ; 1.000        ; -0.034     ; 3.857      ;
; -2.832 ; Encoder:inst5|COUNT_2[10] ; Encoder:inst5|COUNT_2[30] ; ENC2A        ; ENC2A       ; 1.000        ; -0.034     ; 3.838      ;
; -2.832 ; Encoder:inst5|COUNT_2[8]  ; Encoder:inst5|COUNT_2[28] ; ENC2A        ; ENC2A       ; 1.000        ; -0.034     ; 3.838      ;
; -2.832 ; Encoder:inst5|COUNT_2[3]  ; Encoder:inst5|COUNT_2[23] ; ENC2A        ; ENC2A       ; 1.000        ; -0.034     ; 3.838      ;
; -2.807 ; Encoder:inst5|COUNT_2[7]  ; Encoder:inst5|COUNT_2[26] ; ENC2A        ; ENC2A       ; 1.000        ; -0.034     ; 3.813      ;
; -2.783 ; Encoder:inst5|COUNT_2[11] ; Encoder:inst5|COUNT_2[31] ; ENC2A        ; ENC2A       ; 1.000        ; -0.034     ; 3.789      ;
; -2.782 ; Encoder:inst5|COUNT_2[9]  ; Encoder:inst5|COUNT_2[29] ; ENC2A        ; ENC2A       ; 1.000        ; -0.034     ; 3.788      ;
; -2.782 ; Encoder:inst5|COUNT_2[2]  ; Encoder:inst5|COUNT_2[22] ; ENC2A        ; ENC2A       ; 1.000        ; -0.034     ; 3.788      ;
; -2.781 ; Encoder:inst5|COUNT_2[1]  ; Encoder:inst5|COUNT_2[21] ; ENC2A        ; ENC2A       ; 1.000        ; -0.034     ; 3.787      ;
; -2.772 ; Encoder:inst5|COUNT_2[0]  ; Encoder:inst5|COUNT_2[20] ; ENC2A        ; ENC2A       ; 1.000        ; -0.034     ; 3.778      ;
; -2.765 ; Encoder:inst5|COUNT_2[6]  ; Encoder:inst5|COUNT_2[24] ; ENC2A        ; ENC2A       ; 1.000        ; -0.034     ; 3.771      ;
; -2.747 ; Encoder:inst5|COUNT_2[12] ; Encoder:inst5|COUNT_2[31] ; ENC2A        ; ENC2A       ; 1.000        ; -0.034     ; 3.753      ;
; -2.746 ; Encoder:inst5|COUNT_2[10] ; Encoder:inst5|COUNT_2[29] ; ENC2A        ; ENC2A       ; 1.000        ; -0.034     ; 3.752      ;
; -2.746 ; Encoder:inst5|COUNT_2[8]  ; Encoder:inst5|COUNT_2[27] ; ENC2A        ; ENC2A       ; 1.000        ; -0.034     ; 3.752      ;
; -2.746 ; Encoder:inst5|COUNT_2[3]  ; Encoder:inst5|COUNT_2[22] ; ENC2A        ; ENC2A       ; 1.000        ; -0.034     ; 3.752      ;
; -2.721 ; Encoder:inst5|COUNT_2[7]  ; Encoder:inst5|COUNT_2[25] ; ENC2A        ; ENC2A       ; 1.000        ; -0.034     ; 3.727      ;
; -2.718 ; Encoder:inst5|COUNT_2[15] ; Encoder:inst5|COUNT_2[31] ; ENC2A        ; ENC2A       ; 1.000        ; -0.034     ; 3.724      ;
; -2.697 ; Encoder:inst5|COUNT_2[11] ; Encoder:inst5|COUNT_2[30] ; ENC2A        ; ENC2A       ; 1.000        ; -0.034     ; 3.703      ;
; -2.697 ; Encoder:inst5|COUNT_2[4]  ; Encoder:inst5|COUNT_2[23] ; ENC2A        ; ENC2A       ; 1.000        ; -0.034     ; 3.703      ;
; -2.696 ; Encoder:inst5|COUNT_2[9]  ; Encoder:inst5|COUNT_2[28] ; ENC2A        ; ENC2A       ; 1.000        ; -0.034     ; 3.702      ;
; -2.696 ; Encoder:inst5|COUNT_2[2]  ; Encoder:inst5|COUNT_2[21] ; ENC2A        ; ENC2A       ; 1.000        ; -0.034     ; 3.702      ;
; -2.695 ; Encoder:inst5|COUNT_2[1]  ; Encoder:inst5|COUNT_2[20] ; ENC2A        ; ENC2A       ; 1.000        ; -0.034     ; 3.701      ;
; -2.686 ; Encoder:inst5|COUNT_2[0]  ; Encoder:inst5|COUNT_2[19] ; ENC2A        ; ENC2A       ; 1.000        ; -0.034     ; 3.692      ;
; -2.661 ; Encoder:inst5|COUNT_2[12] ; Encoder:inst5|COUNT_2[30] ; ENC2A        ; ENC2A       ; 1.000        ; -0.034     ; 3.667      ;
; -2.661 ; Encoder:inst5|COUNT_2[5]  ; Encoder:inst5|COUNT_2[23] ; ENC2A        ; ENC2A       ; 1.000        ; -0.034     ; 3.667      ;
; -2.660 ; Encoder:inst5|COUNT_2[10] ; Encoder:inst5|COUNT_2[28] ; ENC2A        ; ENC2A       ; 1.000        ; -0.034     ; 3.666      ;
; -2.660 ; Encoder:inst5|COUNT_2[8]  ; Encoder:inst5|COUNT_2[26] ; ENC2A        ; ENC2A       ; 1.000        ; -0.034     ; 3.666      ;
; -2.660 ; Encoder:inst5|COUNT_2[3]  ; Encoder:inst5|COUNT_2[21] ; ENC2A        ; ENC2A       ; 1.000        ; -0.034     ; 3.666      ;
; -2.635 ; Encoder:inst5|COUNT_2[7]  ; Encoder:inst5|COUNT_2[24] ; ENC2A        ; ENC2A       ; 1.000        ; -0.034     ; 3.641      ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'ENC1A'                                                                                                            ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -3.807 ; Encoder:inst5|COUNT_1[0]  ; Encoder:inst5|COUNT_1[31] ; ENC1A        ; ENC1A       ; 1.000        ; -0.019     ; 4.828      ;
; -3.730 ; Encoder:inst5|COUNT_1[1]  ; Encoder:inst5|COUNT_1[31] ; ENC1A        ; ENC1A       ; 1.000        ; -0.019     ; 4.751      ;
; -3.721 ; Encoder:inst5|COUNT_1[0]  ; Encoder:inst5|COUNT_1[30] ; ENC1A        ; ENC1A       ; 1.000        ; -0.019     ; 4.742      ;
; -3.645 ; Encoder:inst5|COUNT_1[2]  ; Encoder:inst5|COUNT_1[31] ; ENC1A        ; ENC1A       ; 1.000        ; -0.019     ; 4.666      ;
; -3.644 ; Encoder:inst5|COUNT_1[1]  ; Encoder:inst5|COUNT_1[30] ; ENC1A        ; ENC1A       ; 1.000        ; -0.019     ; 4.665      ;
; -3.635 ; Encoder:inst5|COUNT_1[0]  ; Encoder:inst5|COUNT_1[29] ; ENC1A        ; ENC1A       ; 1.000        ; -0.019     ; 4.656      ;
; -3.609 ; Encoder:inst5|COUNT_1[3]  ; Encoder:inst5|COUNT_1[31] ; ENC1A        ; ENC1A       ; 1.000        ; -0.019     ; 4.630      ;
; -3.559 ; Encoder:inst5|COUNT_1[2]  ; Encoder:inst5|COUNT_1[30] ; ENC1A        ; ENC1A       ; 1.000        ; -0.019     ; 4.580      ;
; -3.558 ; Encoder:inst5|COUNT_1[1]  ; Encoder:inst5|COUNT_1[29] ; ENC1A        ; ENC1A       ; 1.000        ; -0.019     ; 4.579      ;
; -3.549 ; Encoder:inst5|COUNT_1[0]  ; Encoder:inst5|COUNT_1[28] ; ENC1A        ; ENC1A       ; 1.000        ; -0.019     ; 4.570      ;
; -3.523 ; Encoder:inst5|COUNT_1[3]  ; Encoder:inst5|COUNT_1[30] ; ENC1A        ; ENC1A       ; 1.000        ; -0.019     ; 4.544      ;
; -3.474 ; Encoder:inst5|COUNT_1[4]  ; Encoder:inst5|COUNT_1[31] ; ENC1A        ; ENC1A       ; 1.000        ; -0.019     ; 4.495      ;
; -3.473 ; Encoder:inst5|COUNT_1[2]  ; Encoder:inst5|COUNT_1[29] ; ENC1A        ; ENC1A       ; 1.000        ; -0.019     ; 4.494      ;
; -3.472 ; Encoder:inst5|COUNT_1[1]  ; Encoder:inst5|COUNT_1[28] ; ENC1A        ; ENC1A       ; 1.000        ; -0.019     ; 4.493      ;
; -3.463 ; Encoder:inst5|COUNT_1[0]  ; Encoder:inst5|COUNT_1[27] ; ENC1A        ; ENC1A       ; 1.000        ; -0.019     ; 4.484      ;
; -3.438 ; Encoder:inst5|COUNT_1[5]  ; Encoder:inst5|COUNT_1[31] ; ENC1A        ; ENC1A       ; 1.000        ; -0.019     ; 4.459      ;
; -3.437 ; Encoder:inst5|COUNT_1[3]  ; Encoder:inst5|COUNT_1[29] ; ENC1A        ; ENC1A       ; 1.000        ; -0.019     ; 4.458      ;
; -3.388 ; Encoder:inst5|COUNT_1[4]  ; Encoder:inst5|COUNT_1[30] ; ENC1A        ; ENC1A       ; 1.000        ; -0.019     ; 4.409      ;
; -3.387 ; Encoder:inst5|COUNT_1[2]  ; Encoder:inst5|COUNT_1[28] ; ENC1A        ; ENC1A       ; 1.000        ; -0.019     ; 4.408      ;
; -3.386 ; Encoder:inst5|COUNT_1[1]  ; Encoder:inst5|COUNT_1[27] ; ENC1A        ; ENC1A       ; 1.000        ; -0.019     ; 4.407      ;
; -3.377 ; Encoder:inst5|COUNT_1[0]  ; Encoder:inst5|COUNT_1[26] ; ENC1A        ; ENC1A       ; 1.000        ; -0.019     ; 4.398      ;
; -3.352 ; Encoder:inst5|COUNT_1[6]  ; Encoder:inst5|COUNT_1[31] ; ENC1A        ; ENC1A       ; 1.000        ; -0.019     ; 4.373      ;
; -3.352 ; Encoder:inst5|COUNT_1[5]  ; Encoder:inst5|COUNT_1[30] ; ENC1A        ; ENC1A       ; 1.000        ; -0.019     ; 4.373      ;
; -3.351 ; Encoder:inst5|COUNT_1[3]  ; Encoder:inst5|COUNT_1[28] ; ENC1A        ; ENC1A       ; 1.000        ; -0.019     ; 4.372      ;
; -3.302 ; Encoder:inst5|COUNT_1[4]  ; Encoder:inst5|COUNT_1[29] ; ENC1A        ; ENC1A       ; 1.000        ; -0.019     ; 4.323      ;
; -3.301 ; Encoder:inst5|COUNT_1[2]  ; Encoder:inst5|COUNT_1[27] ; ENC1A        ; ENC1A       ; 1.000        ; -0.019     ; 4.322      ;
; -3.300 ; Encoder:inst5|COUNT_1[1]  ; Encoder:inst5|COUNT_1[26] ; ENC1A        ; ENC1A       ; 1.000        ; -0.019     ; 4.321      ;
; -3.291 ; Encoder:inst5|COUNT_1[0]  ; Encoder:inst5|COUNT_1[25] ; ENC1A        ; ENC1A       ; 1.000        ; -0.019     ; 4.312      ;
; -3.266 ; Encoder:inst5|COUNT_1[6]  ; Encoder:inst5|COUNT_1[30] ; ENC1A        ; ENC1A       ; 1.000        ; -0.019     ; 4.287      ;
; -3.266 ; Encoder:inst5|COUNT_1[5]  ; Encoder:inst5|COUNT_1[29] ; ENC1A        ; ENC1A       ; 1.000        ; -0.019     ; 4.287      ;
; -3.265 ; Encoder:inst5|COUNT_1[3]  ; Encoder:inst5|COUNT_1[27] ; ENC1A        ; ENC1A       ; 1.000        ; -0.019     ; 4.286      ;
; -3.222 ; Encoder:inst5|COUNT_1[7]  ; Encoder:inst5|COUNT_1[31] ; ENC1A        ; ENC1A       ; 1.000        ; -0.019     ; 4.243      ;
; -3.216 ; Encoder:inst5|COUNT_1[4]  ; Encoder:inst5|COUNT_1[28] ; ENC1A        ; ENC1A       ; 1.000        ; -0.019     ; 4.237      ;
; -3.215 ; Encoder:inst5|COUNT_1[2]  ; Encoder:inst5|COUNT_1[26] ; ENC1A        ; ENC1A       ; 1.000        ; -0.019     ; 4.236      ;
; -3.214 ; Encoder:inst5|COUNT_1[1]  ; Encoder:inst5|COUNT_1[25] ; ENC1A        ; ENC1A       ; 1.000        ; -0.019     ; 4.235      ;
; -3.205 ; Encoder:inst5|COUNT_1[0]  ; Encoder:inst5|COUNT_1[24] ; ENC1A        ; ENC1A       ; 1.000        ; -0.019     ; 4.226      ;
; -3.180 ; Encoder:inst5|COUNT_1[6]  ; Encoder:inst5|COUNT_1[29] ; ENC1A        ; ENC1A       ; 1.000        ; -0.019     ; 4.201      ;
; -3.180 ; Encoder:inst5|COUNT_1[5]  ; Encoder:inst5|COUNT_1[28] ; ENC1A        ; ENC1A       ; 1.000        ; -0.019     ; 4.201      ;
; -3.179 ; Encoder:inst5|COUNT_1[3]  ; Encoder:inst5|COUNT_1[26] ; ENC1A        ; ENC1A       ; 1.000        ; -0.019     ; 4.200      ;
; -3.136 ; Encoder:inst5|COUNT_1[7]  ; Encoder:inst5|COUNT_1[30] ; ENC1A        ; ENC1A       ; 1.000        ; -0.019     ; 4.157      ;
; -3.130 ; Encoder:inst5|COUNT_1[4]  ; Encoder:inst5|COUNT_1[27] ; ENC1A        ; ENC1A       ; 1.000        ; -0.019     ; 4.151      ;
; -3.129 ; Encoder:inst5|COUNT_1[2]  ; Encoder:inst5|COUNT_1[25] ; ENC1A        ; ENC1A       ; 1.000        ; -0.019     ; 4.150      ;
; -3.128 ; Encoder:inst5|COUNT_1[1]  ; Encoder:inst5|COUNT_1[24] ; ENC1A        ; ENC1A       ; 1.000        ; -0.019     ; 4.149      ;
; -3.094 ; Encoder:inst5|COUNT_1[6]  ; Encoder:inst5|COUNT_1[28] ; ENC1A        ; ENC1A       ; 1.000        ; -0.019     ; 4.115      ;
; -3.094 ; Encoder:inst5|COUNT_1[5]  ; Encoder:inst5|COUNT_1[27] ; ENC1A        ; ENC1A       ; 1.000        ; -0.019     ; 4.115      ;
; -3.093 ; Encoder:inst5|COUNT_1[3]  ; Encoder:inst5|COUNT_1[25] ; ENC1A        ; ENC1A       ; 1.000        ; -0.019     ; 4.114      ;
; -3.075 ; Encoder:inst5|COUNT_1[8]  ; Encoder:inst5|COUNT_1[31] ; ENC1A        ; ENC1A       ; 1.000        ; -0.019     ; 4.096      ;
; -3.050 ; Encoder:inst5|COUNT_1[7]  ; Encoder:inst5|COUNT_1[29] ; ENC1A        ; ENC1A       ; 1.000        ; -0.019     ; 4.071      ;
; -3.044 ; Encoder:inst5|COUNT_1[4]  ; Encoder:inst5|COUNT_1[26] ; ENC1A        ; ENC1A       ; 1.000        ; -0.019     ; 4.065      ;
; -3.043 ; Encoder:inst5|COUNT_1[2]  ; Encoder:inst5|COUNT_1[24] ; ENC1A        ; ENC1A       ; 1.000        ; -0.019     ; 4.064      ;
; -3.015 ; Encoder:inst5|COUNT_1[0]  ; Encoder:inst5|COUNT_1[23] ; ENC1A        ; ENC1A       ; 1.000        ; -0.019     ; 4.036      ;
; -3.008 ; Encoder:inst5|COUNT_1[6]  ; Encoder:inst5|COUNT_1[27] ; ENC1A        ; ENC1A       ; 1.000        ; -0.019     ; 4.029      ;
; -3.008 ; Encoder:inst5|COUNT_1[5]  ; Encoder:inst5|COUNT_1[26] ; ENC1A        ; ENC1A       ; 1.000        ; -0.019     ; 4.029      ;
; -3.007 ; Encoder:inst5|COUNT_1[3]  ; Encoder:inst5|COUNT_1[24] ; ENC1A        ; ENC1A       ; 1.000        ; -0.019     ; 4.028      ;
; -2.989 ; Encoder:inst5|COUNT_1[8]  ; Encoder:inst5|COUNT_1[30] ; ENC1A        ; ENC1A       ; 1.000        ; -0.019     ; 4.010      ;
; -2.964 ; Encoder:inst5|COUNT_1[7]  ; Encoder:inst5|COUNT_1[28] ; ENC1A        ; ENC1A       ; 1.000        ; -0.019     ; 3.985      ;
; -2.958 ; Encoder:inst5|COUNT_1[4]  ; Encoder:inst5|COUNT_1[25] ; ENC1A        ; ENC1A       ; 1.000        ; -0.019     ; 3.979      ;
; -2.939 ; Encoder:inst5|COUNT_1[9]  ; Encoder:inst5|COUNT_1[31] ; ENC1A        ; ENC1A       ; 1.000        ; -0.019     ; 3.960      ;
; -2.938 ; Encoder:inst5|COUNT_1[1]  ; Encoder:inst5|COUNT_1[23] ; ENC1A        ; ENC1A       ; 1.000        ; -0.019     ; 3.959      ;
; -2.929 ; Encoder:inst5|COUNT_1[0]  ; Encoder:inst5|COUNT_1[22] ; ENC1A        ; ENC1A       ; 1.000        ; -0.019     ; 3.950      ;
; -2.922 ; Encoder:inst5|COUNT_1[6]  ; Encoder:inst5|COUNT_1[26] ; ENC1A        ; ENC1A       ; 1.000        ; -0.019     ; 3.943      ;
; -2.922 ; Encoder:inst5|COUNT_1[5]  ; Encoder:inst5|COUNT_1[25] ; ENC1A        ; ENC1A       ; 1.000        ; -0.019     ; 3.943      ;
; -2.903 ; Encoder:inst5|COUNT_1[10] ; Encoder:inst5|COUNT_1[31] ; ENC1A        ; ENC1A       ; 1.000        ; -0.019     ; 3.924      ;
; -2.903 ; Encoder:inst5|COUNT_1[8]  ; Encoder:inst5|COUNT_1[29] ; ENC1A        ; ENC1A       ; 1.000        ; -0.019     ; 3.924      ;
; -2.878 ; Encoder:inst5|COUNT_1[7]  ; Encoder:inst5|COUNT_1[27] ; ENC1A        ; ENC1A       ; 1.000        ; -0.019     ; 3.899      ;
; -2.872 ; Encoder:inst5|COUNT_1[4]  ; Encoder:inst5|COUNT_1[24] ; ENC1A        ; ENC1A       ; 1.000        ; -0.019     ; 3.893      ;
; -2.853 ; Encoder:inst5|COUNT_1[9]  ; Encoder:inst5|COUNT_1[30] ; ENC1A        ; ENC1A       ; 1.000        ; -0.019     ; 3.874      ;
; -2.853 ; Encoder:inst5|COUNT_1[2]  ; Encoder:inst5|COUNT_1[23] ; ENC1A        ; ENC1A       ; 1.000        ; -0.019     ; 3.874      ;
; -2.852 ; Encoder:inst5|COUNT_1[1]  ; Encoder:inst5|COUNT_1[22] ; ENC1A        ; ENC1A       ; 1.000        ; -0.019     ; 3.873      ;
; -2.843 ; Encoder:inst5|COUNT_1[0]  ; Encoder:inst5|COUNT_1[21] ; ENC1A        ; ENC1A       ; 1.000        ; -0.019     ; 3.864      ;
; -2.836 ; Encoder:inst5|COUNT_1[6]  ; Encoder:inst5|COUNT_1[25] ; ENC1A        ; ENC1A       ; 1.000        ; -0.019     ; 3.857      ;
; -2.836 ; Encoder:inst5|COUNT_1[5]  ; Encoder:inst5|COUNT_1[24] ; ENC1A        ; ENC1A       ; 1.000        ; -0.019     ; 3.857      ;
; -2.817 ; Encoder:inst5|COUNT_1[10] ; Encoder:inst5|COUNT_1[30] ; ENC1A        ; ENC1A       ; 1.000        ; -0.019     ; 3.838      ;
; -2.817 ; Encoder:inst5|COUNT_1[8]  ; Encoder:inst5|COUNT_1[28] ; ENC1A        ; ENC1A       ; 1.000        ; -0.019     ; 3.838      ;
; -2.817 ; Encoder:inst5|COUNT_1[3]  ; Encoder:inst5|COUNT_1[23] ; ENC1A        ; ENC1A       ; 1.000        ; -0.019     ; 3.838      ;
; -2.792 ; Encoder:inst5|COUNT_1[7]  ; Encoder:inst5|COUNT_1[26] ; ENC1A        ; ENC1A       ; 1.000        ; -0.019     ; 3.813      ;
; -2.768 ; Encoder:inst5|COUNT_1[11] ; Encoder:inst5|COUNT_1[31] ; ENC1A        ; ENC1A       ; 1.000        ; -0.019     ; 3.789      ;
; -2.767 ; Encoder:inst5|COUNT_1[9]  ; Encoder:inst5|COUNT_1[29] ; ENC1A        ; ENC1A       ; 1.000        ; -0.019     ; 3.788      ;
; -2.767 ; Encoder:inst5|COUNT_1[2]  ; Encoder:inst5|COUNT_1[22] ; ENC1A        ; ENC1A       ; 1.000        ; -0.019     ; 3.788      ;
; -2.766 ; Encoder:inst5|COUNT_1[1]  ; Encoder:inst5|COUNT_1[21] ; ENC1A        ; ENC1A       ; 1.000        ; -0.019     ; 3.787      ;
; -2.757 ; Encoder:inst5|COUNT_1[0]  ; Encoder:inst5|COUNT_1[20] ; ENC1A        ; ENC1A       ; 1.000        ; -0.019     ; 3.778      ;
; -2.750 ; Encoder:inst5|COUNT_1[6]  ; Encoder:inst5|COUNT_1[24] ; ENC1A        ; ENC1A       ; 1.000        ; -0.019     ; 3.771      ;
; -2.732 ; Encoder:inst5|COUNT_1[12] ; Encoder:inst5|COUNT_1[31] ; ENC1A        ; ENC1A       ; 1.000        ; -0.019     ; 3.753      ;
; -2.731 ; Encoder:inst5|COUNT_1[10] ; Encoder:inst5|COUNT_1[29] ; ENC1A        ; ENC1A       ; 1.000        ; -0.019     ; 3.752      ;
; -2.731 ; Encoder:inst5|COUNT_1[8]  ; Encoder:inst5|COUNT_1[27] ; ENC1A        ; ENC1A       ; 1.000        ; -0.019     ; 3.752      ;
; -2.731 ; Encoder:inst5|COUNT_1[3]  ; Encoder:inst5|COUNT_1[22] ; ENC1A        ; ENC1A       ; 1.000        ; -0.019     ; 3.752      ;
; -2.706 ; Encoder:inst5|COUNT_1[7]  ; Encoder:inst5|COUNT_1[25] ; ENC1A        ; ENC1A       ; 1.000        ; -0.019     ; 3.727      ;
; -2.696 ; Encoder:inst5|COUNT_1[15] ; Encoder:inst5|COUNT_1[31] ; ENC1A        ; ENC1A       ; 1.000        ; -0.019     ; 3.717      ;
; -2.682 ; Encoder:inst5|COUNT_1[11] ; Encoder:inst5|COUNT_1[30] ; ENC1A        ; ENC1A       ; 1.000        ; -0.019     ; 3.703      ;
; -2.682 ; Encoder:inst5|COUNT_1[4]  ; Encoder:inst5|COUNT_1[23] ; ENC1A        ; ENC1A       ; 1.000        ; -0.019     ; 3.703      ;
; -2.681 ; Encoder:inst5|COUNT_1[9]  ; Encoder:inst5|COUNT_1[28] ; ENC1A        ; ENC1A       ; 1.000        ; -0.019     ; 3.702      ;
; -2.681 ; Encoder:inst5|COUNT_1[2]  ; Encoder:inst5|COUNT_1[21] ; ENC1A        ; ENC1A       ; 1.000        ; -0.019     ; 3.702      ;
; -2.680 ; Encoder:inst5|COUNT_1[1]  ; Encoder:inst5|COUNT_1[20] ; ENC1A        ; ENC1A       ; 1.000        ; -0.019     ; 3.701      ;
; -2.671 ; Encoder:inst5|COUNT_1[0]  ; Encoder:inst5|COUNT_1[19] ; ENC1A        ; ENC1A       ; 1.000        ; -0.019     ; 3.692      ;
; -2.646 ; Encoder:inst5|COUNT_1[12] ; Encoder:inst5|COUNT_1[30] ; ENC1A        ; ENC1A       ; 1.000        ; -0.019     ; 3.667      ;
; -2.646 ; Encoder:inst5|COUNT_1[5]  ; Encoder:inst5|COUNT_1[23] ; ENC1A        ; ENC1A       ; 1.000        ; -0.019     ; 3.667      ;
; -2.645 ; Encoder:inst5|COUNT_1[10] ; Encoder:inst5|COUNT_1[28] ; ENC1A        ; ENC1A       ; 1.000        ; -0.019     ; 3.666      ;
; -2.645 ; Encoder:inst5|COUNT_1[8]  ; Encoder:inst5|COUNT_1[26] ; ENC1A        ; ENC1A       ; 1.000        ; -0.019     ; 3.666      ;
; -2.645 ; Encoder:inst5|COUNT_1[3]  ; Encoder:inst5|COUNT_1[21] ; ENC1A        ; ENC1A       ; 1.000        ; -0.019     ; 3.666      ;
; -2.620 ; Encoder:inst5|COUNT_1[7]  ; Encoder:inst5|COUNT_1[24] ; ENC1A        ; ENC1A       ; 1.000        ; -0.019     ; 3.641      ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'ResetIn'                                                                                                                       ;
+--------+------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.290 ; FSM:inst14|dataregister[29]  ; FSM:inst14|shiftregister[29]~latch  ; Clock        ; ResetIn     ; 1.000        ; 0.384      ; 0.969      ;
; -1.012 ; FSM:inst14|dataregister[100] ; FSM:inst14|shiftregister[100]~latch ; Clock        ; ResetIn     ; 1.000        ; 0.638      ; 0.964      ;
; -1.011 ; FSM:inst14|dataregister[34]  ; FSM:inst14|shiftregister[34]~latch  ; Clock        ; ResetIn     ; 1.000        ; 0.381      ; 0.980      ;
; -1.000 ; FSM:inst14|dataregister[33]  ; FSM:inst14|shiftregister[33]~latch  ; Clock        ; ResetIn     ; 1.000        ; 0.347      ; 0.971      ;
; -0.938 ; FSM:inst14|dataregister[3]   ; FSM:inst14|shiftregister[3]~latch   ; Clock        ; ResetIn     ; 1.000        ; 0.718      ; 0.971      ;
; -0.916 ; FSM:inst14|dataregister[69]  ; FSM:inst14|shiftregister[69]~latch  ; Clock        ; ResetIn     ; 1.000        ; 0.710      ; 0.967      ;
; -0.903 ; FSM:inst14|dataregister[0]   ; FSM:inst14|shiftregister[0]~latch   ; Clock        ; ResetIn     ; 1.000        ; 0.471      ; 0.950      ;
; -0.892 ; FSM:inst14|dataregister[4]   ; FSM:inst14|shiftregister[4]~latch   ; Clock        ; ResetIn     ; 1.000        ; 0.451      ; 0.967      ;
; -0.883 ; FSM:inst14|dataregister[13]  ; FSM:inst14|shiftregister[13]~latch  ; Clock        ; ResetIn     ; 1.000        ; 0.453      ; 0.961      ;
; -0.876 ; FSM:inst14|dataregister[17]  ; FSM:inst14|shiftregister[17]~latch  ; Clock        ; ResetIn     ; 1.000        ; 0.474      ; 0.975      ;
; -0.875 ; FSM:inst14|dataregister[16]  ; FSM:inst14|shiftregister[16]~latch  ; Clock        ; ResetIn     ; 1.000        ; 0.474      ; 0.969      ;
; -0.855 ; FSM:inst14|dataregister[2]   ; FSM:inst14|shiftregister[2]~latch   ; Clock        ; ResetIn     ; 1.000        ; 0.536      ; 0.960      ;
; -0.841 ; FSM:inst14|dataregister[47]  ; FSM:inst14|shiftregister[47]~latch  ; Clock        ; ResetIn     ; 1.000        ; 0.562      ; 0.972      ;
; -0.841 ; FSM:inst14|dataregister[82]  ; FSM:inst14|shiftregister[82]~latch  ; Clock        ; ResetIn     ; 1.000        ; 0.775      ; 0.965      ;
; -0.819 ; FSM:inst14|dataregister[49]  ; FSM:inst14|shiftregister[49]~latch  ; Clock        ; ResetIn     ; 1.000        ; 0.546      ; 0.975      ;
; -0.818 ; FSM:inst14|dataregister[1]   ; FSM:inst14|shiftregister[1]~latch   ; Clock        ; ResetIn     ; 1.000        ; 0.535      ; 0.973      ;
; -0.818 ; FSM:inst14|dataregister[50]  ; FSM:inst14|shiftregister[50]~latch  ; Clock        ; ResetIn     ; 1.000        ; 0.548      ; 0.978      ;
; -0.805 ; FSM:inst14|dataregister[46]  ; FSM:inst14|shiftregister[46]~latch  ; Clock        ; ResetIn     ; 1.000        ; 0.837      ; 0.953      ;
; -0.782 ; FSM:inst14|dataregister[57]  ; FSM:inst14|shiftregister[57]~latch  ; Clock        ; ResetIn     ; 1.000        ; 0.885      ; 0.978      ;
; -0.781 ; FSM:inst14|dataregister[71]  ; FSM:inst14|shiftregister[71]~latch  ; Clock        ; ResetIn     ; 1.000        ; 0.839      ; 0.964      ;
; -0.779 ; FSM:inst14|dataregister[51]  ; FSM:inst14|shiftregister[51]~latch  ; Clock        ; ResetIn     ; 1.000        ; 0.851      ; 0.975      ;
; -0.759 ; FSM:inst14|dataregister[62]  ; FSM:inst14|shiftregister[62]~latch  ; Clock        ; ResetIn     ; 1.000        ; 0.589      ; 0.958      ;
; -0.746 ; FSM:inst14|dataregister[48]  ; FSM:inst14|shiftregister[48]~latch  ; Clock        ; ResetIn     ; 1.000        ; 0.862      ; 0.952      ;
; -0.740 ; FSM:inst14|dataregister[8]   ; FSM:inst14|shiftregister[8]~latch   ; Clock        ; ResetIn     ; 1.000        ; 0.909      ; 0.970      ;
; -0.730 ; FSM:inst14|dataregister[45]  ; FSM:inst14|shiftregister[45]~latch  ; Clock        ; ResetIn     ; 1.000        ; 0.578      ; 0.941      ;
; -0.720 ; FSM:inst14|dataregister[84]  ; FSM:inst14|shiftregister[84]~latch  ; Clock        ; ResetIn     ; 1.000        ; 0.595      ; 0.948      ;
; -0.718 ; FSM:inst14|dataregister[22]  ; FSM:inst14|shiftregister[22]~latch  ; Clock        ; ResetIn     ; 1.000        ; 0.894      ; 0.951      ;
; -0.717 ; FSM:inst14|dataregister[130] ; FSM:inst14|shiftregister[130]~latch ; Clock        ; ResetIn     ; 1.000        ; 0.912      ; 0.950      ;
; -0.709 ; FSM:inst14|dataregister[25]  ; FSM:inst14|shiftregister[25]~latch  ; Clock        ; ResetIn     ; 1.000        ; 0.956      ; 0.999      ;
; -0.707 ; FSM:inst14|dataregister[15]  ; FSM:inst14|shiftregister[15]~latch  ; Clock        ; ResetIn     ; 1.000        ; 0.649      ; 0.977      ;
; -0.699 ; FSM:inst14|dataregister[18]  ; FSM:inst14|shiftregister[18]~latch  ; Clock        ; ResetIn     ; 1.000        ; 0.657      ; 0.966      ;
; -0.680 ; FSM:inst14|dataregister[65]  ; FSM:inst14|shiftregister[65]~latch  ; Clock        ; ResetIn     ; 1.000        ; 0.947      ; 0.966      ;
; -0.673 ; FSM:inst14|dataregister[60]  ; FSM:inst14|shiftregister[60]~latch  ; Clock        ; ResetIn     ; 1.000        ; 0.956      ; 0.963      ;
; -0.670 ; FSM:inst14|dataregister[66]  ; FSM:inst14|shiftregister[66]~latch  ; Clock        ; ResetIn     ; 1.000        ; 0.948      ; 0.962      ;
; -0.667 ; FSM:inst14|dataregister[59]  ; FSM:inst14|shiftregister[59]~latch  ; Clock        ; ResetIn     ; 1.000        ; 0.957      ; 0.958      ;
; -0.653 ; FSM:inst14|dataregister[95]  ; FSM:inst14|shiftregister[95]~latch  ; Clock        ; ResetIn     ; 1.000        ; 0.710      ; 0.959      ;
; -0.651 ; FSM:inst14|dataregister[88]  ; FSM:inst14|shiftregister[88]~latch  ; Clock        ; ResetIn     ; 1.000        ; 0.699      ; 0.964      ;
; -0.647 ; FSM:inst14|dataregister[108] ; FSM:inst14|shiftregister[108]~latch ; Clock        ; ResetIn     ; 1.000        ; 0.962      ; 0.947      ;
; -0.635 ; FSM:inst14|dataregister[52]  ; FSM:inst14|shiftregister[52]~latch  ; Clock        ; ResetIn     ; 1.000        ; 0.705      ; 0.966      ;
; -0.633 ; FSM:inst14|dataregister[21]  ; FSM:inst14|shiftregister[21]~latch  ; Clock        ; ResetIn     ; 1.000        ; 0.739      ; 0.982      ;
; -0.621 ; FSM:inst14|dataregister[40]  ; FSM:inst14|shiftregister[40]~latch  ; Clock        ; ResetIn     ; 1.000        ; 1.009      ; 0.956      ;
; -0.611 ; FSM:inst14|dataregister[73]  ; FSM:inst14|shiftregister[73]~latch  ; Clock        ; ResetIn     ; 1.000        ; 1.014      ; 0.951      ;
; -0.602 ; FSM:inst14|dataregister[20]  ; FSM:inst14|shiftregister[20]~latch  ; Clock        ; ResetIn     ; 1.000        ; 0.740      ; 0.952      ;
; -0.602 ; FSM:inst14|dataregister[136] ; FSM:inst14|shiftregister[136]~latch ; Clock        ; ResetIn     ; 1.000        ; 1.044      ; 0.962      ;
; -0.600 ; FSM:inst14|dataregister[41]  ; FSM:inst14|shiftregister[41]~latch  ; Clock        ; ResetIn     ; 1.000        ; 1.012      ; 0.952      ;
; -0.591 ; FSM:inst14|dataregister[124] ; FSM:inst14|shiftregister[124]~latch ; Clock        ; ResetIn     ; 1.000        ; 1.042      ; 0.957      ;
; -0.585 ; FSM:inst14|dataregister[137] ; FSM:inst14|shiftregister[137]~latch ; Clock        ; ResetIn     ; 1.000        ; 0.784      ; 0.952      ;
; -0.581 ; FSM:inst14|dataregister[110] ; FSM:inst14|shiftregister[110]~latch ; Clock        ; ResetIn     ; 1.000        ; 0.820      ; 0.970      ;
; -0.580 ; FSM:inst14|dataregister[75]  ; FSM:inst14|shiftregister[75]~latch  ; Clock        ; ResetIn     ; 1.000        ; 0.821      ; 0.971      ;
; -0.572 ; FSM:inst14|dataregister[72]  ; FSM:inst14|shiftregister[72]~latch  ; Clock        ; ResetIn     ; 1.000        ; 0.780      ; 1.136      ;
; -0.570 ; FSM:inst14|dataregister[44]  ; FSM:inst14|shiftregister[44]~latch  ; Clock        ; ResetIn     ; 1.000        ; 0.851      ; 0.984      ;
; -0.550 ; FSM:inst14|dataregister[26]  ; FSM:inst14|shiftregister[26]~latch  ; Clock        ; ResetIn     ; 1.000        ; 0.800      ; 0.947      ;
; -0.542 ; FSM:inst14|dataregister[67]  ; FSM:inst14|shiftregister[67]~latch  ; Clock        ; ResetIn     ; 1.000        ; 1.093      ; 0.975      ;
; -0.527 ; FSM:inst14|dataregister[61]  ; FSM:inst14|shiftregister[61]~latch  ; Clock        ; ResetIn     ; 1.000        ; 0.840      ; 0.976      ;
; -0.514 ; FSM:inst14|dataregister[99]  ; FSM:inst14|shiftregister[99]~latch  ; Clock        ; ResetIn     ; 1.000        ; 0.848      ; 0.972      ;
; -0.514 ; FSM:inst14|dataregister[85]  ; FSM:inst14|shiftregister[85]~latch  ; Clock        ; ResetIn     ; 1.000        ; 0.842      ; 0.980      ;
; -0.513 ; FSM:inst14|dataregister[31]  ; FSM:inst14|shiftregister[31]~latch  ; Clock        ; ResetIn     ; 1.000        ; 0.833      ; 0.960      ;
; -0.501 ; FSM:inst14|dataregister[141] ; FSM:inst14|shiftregister[141]~latch ; Clock        ; ResetIn     ; 1.000        ; 0.853      ; 0.969      ;
; -0.497 ; FSM:inst14|dataregister[116] ; FSM:inst14|shiftregister[116]~latch ; Clock        ; ResetIn     ; 1.000        ; 0.917      ; 0.978      ;
; -0.497 ; FSM:inst14|dataregister[135] ; FSM:inst14|shiftregister[135]~latch ; Clock        ; ResetIn     ; 1.000        ; 0.913      ; 0.979      ;
; -0.495 ; FSM:inst14|dataregister[30]  ; FSM:inst14|shiftregister[30]~latch  ; Clock        ; ResetIn     ; 1.000        ; 0.851      ; 0.961      ;
; -0.495 ; FSM:inst14|dataregister[37]  ; FSM:inst14|shiftregister[37]~latch  ; Clock        ; ResetIn     ; 1.000        ; 0.883      ; 0.961      ;
; -0.494 ; FSM:inst14|dataregister[23]  ; FSM:inst14|shiftregister[23]~latch  ; Clock        ; ResetIn     ; 1.000        ; 0.896      ; 0.982      ;
; -0.494 ; FSM:inst14|dataregister[128] ; FSM:inst14|shiftregister[128]~latch ; Clock        ; ResetIn     ; 1.000        ; 0.854      ; 0.964      ;
; -0.483 ; FSM:inst14|dataregister[54]  ; FSM:inst14|shiftregister[54]~latch  ; Clock        ; ResetIn     ; 1.000        ; 0.896      ; 0.975      ;
; -0.482 ; FSM:inst14|dataregister[98]  ; FSM:inst14|shiftregister[98]~latch  ; Clock        ; ResetIn     ; 1.000        ; 0.861      ; 0.953      ;
; -0.481 ; FSM:inst14|dataregister[19]  ; FSM:inst14|shiftregister[19]~latch  ; Clock        ; ResetIn     ; 1.000        ; 0.847      ; 0.953      ;
; -0.481 ; FSM:inst14|dataregister[148] ; FSM:inst14|shiftregister[148]~latch ; Clock        ; ResetIn     ; 1.000        ; 0.854      ; 0.949      ;
; -0.477 ; FSM:inst14|dataregister[53]  ; FSM:inst14|shiftregister[53]~latch  ; Clock        ; ResetIn     ; 1.000        ; 0.927      ; 0.977      ;
; -0.475 ; FSM:inst14|dataregister[96]  ; FSM:inst14|shiftregister[96]~latch  ; Clock        ; ResetIn     ; 1.000        ; 0.886      ; 0.980      ;
; -0.473 ; FSM:inst14|dataregister[127] ; FSM:inst14|shiftregister[127]~latch ; Clock        ; ResetIn     ; 1.000        ; 0.851      ; 0.939      ;
; -0.466 ; FSM:inst14|dataregister[133] ; FSM:inst14|shiftregister[133]~latch ; Clock        ; ResetIn     ; 1.000        ; 0.929      ; 0.972      ;
; -0.465 ; FSM:inst14|dataregister[27]  ; FSM:inst14|shiftregister[27]~latch  ; Clock        ; ResetIn     ; 1.000        ; 0.891      ; 0.974      ;
; -0.461 ; FSM:inst14|dataregister[24]  ; FSM:inst14|shiftregister[24]~latch  ; Clock        ; ResetIn     ; 1.000        ; 0.960      ; 1.006      ;
; -0.451 ; FSM:inst14|dataregister[28]  ; FSM:inst14|shiftregister[28]~latch  ; Clock        ; ResetIn     ; 1.000        ; 0.892      ; 0.960      ;
; -0.450 ; FSM:inst14|dataregister[138] ; FSM:inst14|shiftregister[138]~latch ; Clock        ; ResetIn     ; 1.000        ; 0.924      ; 0.942      ;
; -0.448 ; FSM:inst14|dataregister[14]  ; FSM:inst14|shiftregister[14]~latch  ; Clock        ; ResetIn     ; 1.000        ; 0.901      ; 0.969      ;
; -0.446 ; FSM:inst14|dataregister[122] ; FSM:inst14|shiftregister[122]~latch ; Clock        ; ResetIn     ; 1.000        ; 0.902      ; 0.966      ;
; -0.442 ; FSM:inst14|dataregister[64]  ; FSM:inst14|shiftregister[64]~latch  ; Clock        ; ResetIn     ; 1.000        ; 0.894      ; 0.955      ;
; -0.438 ; FSM:inst14|dataregister[151] ; FSM:inst14|shiftregister[151]~latch ; Clock        ; ResetIn     ; 1.000        ; 0.939      ; 0.965      ;
; -0.435 ; FSM:inst14|dataregister[87]  ; FSM:inst14|shiftregister[87]~latch  ; Clock        ; ResetIn     ; 1.000        ; 0.952      ; 0.963      ;
; -0.435 ; FSM:inst14|dataregister[125] ; FSM:inst14|shiftregister[125]~latch ; Clock        ; ResetIn     ; 1.000        ; 0.913      ; 0.966      ;
; -0.434 ; FSM:inst14|dataregister[35]  ; FSM:inst14|shiftregister[35]~latch  ; Clock        ; ResetIn     ; 1.000        ; 0.962      ; 0.962      ;
; -0.433 ; FSM:inst14|dataregister[132] ; FSM:inst14|shiftregister[132]~latch ; Clock        ; ResetIn     ; 1.000        ; 0.910      ; 0.958      ;
; -0.429 ; FSM:inst14|dataregister[105] ; FSM:inst14|shiftregister[105]~latch ; Clock        ; ResetIn     ; 1.000        ; 0.959      ; 0.971      ;
; -0.428 ; FSM:inst14|dataregister[142] ; FSM:inst14|shiftregister[142]~latch ; Clock        ; ResetIn     ; 1.000        ; 0.923      ; 0.965      ;
; -0.427 ; FSM:inst14|dataregister[143] ; FSM:inst14|shiftregister[143]~latch ; Clock        ; ResetIn     ; 1.000        ; 0.940      ; 0.956      ;
; -0.427 ; FSM:inst14|dataregister[154] ; FSM:inst14|shiftregister[154]~latch ; Clock        ; ResetIn     ; 1.000        ; 0.916      ; 0.961      ;
; -0.425 ; FSM:inst14|dataregister[83]  ; FSM:inst14|shiftregister[83]~latch  ; Clock        ; ResetIn     ; 1.000        ; 0.937      ; 0.960      ;
; -0.423 ; FSM:inst14|dataregister[81]  ; FSM:inst14|shiftregister[81]~latch  ; Clock        ; ResetIn     ; 1.000        ; 0.938      ; 0.962      ;
; -0.423 ; FSM:inst14|dataregister[134] ; FSM:inst14|shiftregister[134]~latch ; Clock        ; ResetIn     ; 1.000        ; 0.922      ; 0.954      ;
; -0.422 ; FSM:inst14|dataregister[32]  ; FSM:inst14|shiftregister[32]~latch  ; Clock        ; ResetIn     ; 1.000        ; 0.916      ; 0.955      ;
; -0.422 ; FSM:inst14|dataregister[43]  ; FSM:inst14|shiftregister[43]~latch  ; Clock        ; ResetIn     ; 1.000        ; 0.952      ; 0.948      ;
; -0.422 ; FSM:inst14|dataregister[97]  ; FSM:inst14|shiftregister[97]~latch  ; Clock        ; ResetIn     ; 1.000        ; 0.945      ; 0.949      ;
; -0.419 ; FSM:inst14|dataregister[118] ; FSM:inst14|shiftregister[118]~latch ; Clock        ; ResetIn     ; 1.000        ; 0.957      ; 0.964      ;
; -0.418 ; FSM:inst14|dataregister[119] ; FSM:inst14|shiftregister[119]~latch ; Clock        ; ResetIn     ; 1.000        ; 0.958      ; 0.963      ;
; -0.418 ; FSM:inst14|dataregister[115] ; FSM:inst14|shiftregister[115]~latch ; Clock        ; ResetIn     ; 1.000        ; 0.921      ; 0.958      ;
; -0.414 ; FSM:inst14|dataregister[131] ; FSM:inst14|shiftregister[131]~latch ; Clock        ; ResetIn     ; 1.000        ; 0.912      ; 0.942      ;
; -0.413 ; FSM:inst14|dataregister[58]  ; FSM:inst14|shiftregister[58]~latch  ; Clock        ; ResetIn     ; 1.000        ; 0.946      ; 0.955      ;
; -0.413 ; FSM:inst14|dataregister[38]  ; FSM:inst14|shiftregister[38]~latch  ; Clock        ; ResetIn     ; 1.000        ; 0.964      ; 0.960      ;
+--------+------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'ResetIn'                                                                                                                        ;
+--------+------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.182 ; FSM:inst14|dataregister[155] ; FSM:inst14|shiftregister[155]~latch ; Clock        ; ResetIn     ; 0.000        ; 1.129      ; 0.947      ;
; -0.181 ; FSM:inst14|dataregister[156] ; FSM:inst14|shiftregister[156]~latch ; Clock        ; ResetIn     ; 0.000        ; 1.130      ; 0.949      ;
; -0.179 ; FSM:inst14|dataregister[153] ; FSM:inst14|shiftregister[153]~latch ; Clock        ; ResetIn     ; 0.000        ; 1.129      ; 0.950      ;
; -0.140 ; FSM:inst14|dataregister[91]  ; FSM:inst14|shiftregister[91]~latch  ; Clock        ; ResetIn     ; 0.000        ; 1.106      ; 0.966      ;
; -0.140 ; FSM:inst14|dataregister[68]  ; FSM:inst14|shiftregister[68]~latch  ; Clock        ; ResetIn     ; 0.000        ; 1.101      ; 0.961      ;
; -0.123 ; FSM:inst14|dataregister[129] ; FSM:inst14|shiftregister[129]~latch ; Clock        ; ResetIn     ; 0.000        ; 1.091      ; 0.968      ;
; -0.118 ; FSM:inst14|dataregister[67]  ; FSM:inst14|shiftregister[67]~latch  ; Clock        ; ResetIn     ; 0.000        ; 1.093      ; 0.975      ;
; -0.118 ; FSM:inst14|dataregister[126] ; FSM:inst14|shiftregister[126]~latch ; Clock        ; ResetIn     ; 0.000        ; 1.083      ; 0.965      ;
; -0.117 ; FSM:inst14|dataregister[146] ; FSM:inst14|shiftregister[146]~latch ; Clock        ; ResetIn     ; 0.000        ; 1.071      ; 0.954      ;
; -0.116 ; FSM:inst14|dataregister[158] ; FSM:inst14|shiftregister[158]~latch ; Clock        ; ResetIn     ; 0.000        ; 1.068      ; 0.952      ;
; -0.112 ; FSM:inst14|dataregister[94]  ; FSM:inst14|shiftregister[94]~latch  ; Clock        ; ResetIn     ; 0.000        ; 1.068      ; 0.956      ;
; -0.112 ; FSM:inst14|dataregister[157] ; FSM:inst14|shiftregister[157]~latch ; Clock        ; ResetIn     ; 0.000        ; 1.068      ; 0.956      ;
; -0.110 ; FSM:inst14|dataregister[104] ; FSM:inst14|shiftregister[104]~latch ; Clock        ; ResetIn     ; 0.000        ; 1.074      ; 0.964      ;
; -0.104 ; FSM:inst14|dataregister[92]  ; FSM:inst14|shiftregister[92]~latch  ; Clock        ; ResetIn     ; 0.000        ; 1.064      ; 0.960      ;
; -0.103 ; FSM:inst14|dataregister[78]  ; FSM:inst14|shiftregister[78]~latch  ; Clock        ; ResetIn     ; 0.000        ; 1.059      ; 0.956      ;
; -0.099 ; FSM:inst14|dataregister[93]  ; FSM:inst14|shiftregister[93]~latch  ; Clock        ; ResetIn     ; 0.000        ; 1.066      ; 0.967      ;
; -0.095 ; FSM:inst14|dataregister[77]  ; FSM:inst14|shiftregister[77]~latch  ; Clock        ; ResetIn     ; 0.000        ; 1.056      ; 0.961      ;
; -0.093 ; FSM:inst14|dataregister[76]  ; FSM:inst14|shiftregister[76]~latch  ; Clock        ; ResetIn     ; 0.000        ; 1.069      ; 0.976      ;
; -0.087 ; FSM:inst14|dataregister[152] ; FSM:inst14|shiftregister[152]~latch ; Clock        ; ResetIn     ; 0.000        ; 1.048      ; 0.961      ;
; -0.087 ; FSM:inst14|dataregister[140] ; FSM:inst14|shiftregister[140]~latch ; Clock        ; ResetIn     ; 0.000        ; 1.044      ; 0.957      ;
; -0.085 ; FSM:inst14|dataregister[124] ; FSM:inst14|shiftregister[124]~latch ; Clock        ; ResetIn     ; 0.000        ; 1.042      ; 0.957      ;
; -0.082 ; FSM:inst14|dataregister[136] ; FSM:inst14|shiftregister[136]~latch ; Clock        ; ResetIn     ; 0.000        ; 1.044      ; 0.962      ;
; -0.080 ; FSM:inst14|dataregister[86]  ; FSM:inst14|shiftregister[86]~latch  ; Clock        ; ResetIn     ; 0.000        ; 1.029      ; 0.949      ;
; -0.079 ; FSM:inst14|dataregister[113] ; FSM:inst14|shiftregister[113]~latch ; Clock        ; ResetIn     ; 0.000        ; 1.043      ; 0.964      ;
; -0.077 ; FSM:inst14|dataregister[149] ; FSM:inst14|shiftregister[149]~latch ; Clock        ; ResetIn     ; 0.000        ; 1.057      ; 0.980      ;
; -0.071 ; FSM:inst14|dataregister[103] ; FSM:inst14|shiftregister[103]~latch ; Clock        ; ResetIn     ; 0.000        ; 1.048      ; 0.977      ;
; -0.070 ; FSM:inst14|dataregister[139] ; FSM:inst14|shiftregister[139]~latch ; Clock        ; ResetIn     ; 0.000        ; 1.035      ; 0.965      ;
; -0.069 ; FSM:inst14|dataregister[114] ; FSM:inst14|shiftregister[114]~latch ; Clock        ; ResetIn     ; 0.000        ; 1.044      ; 0.975      ;
; -0.063 ; FSM:inst14|dataregister[73]  ; FSM:inst14|shiftregister[73]~latch  ; Clock        ; ResetIn     ; 0.000        ; 1.014      ; 0.951      ;
; -0.063 ; FSM:inst14|dataregister[159] ; FSM:inst14|shiftregister[159]~latch ; Clock        ; ResetIn     ; 0.000        ; 1.018      ; 0.955      ;
; -0.060 ; FSM:inst14|dataregister[41]  ; FSM:inst14|shiftregister[41]~latch  ; Clock        ; ResetIn     ; 0.000        ; 1.012      ; 0.952      ;
; -0.060 ; FSM:inst14|dataregister[56]  ; FSM:inst14|shiftregister[56]~latch  ; Clock        ; ResetIn     ; 0.000        ; 1.034      ; 0.974      ;
; -0.058 ; FSM:inst14|dataregister[121] ; FSM:inst14|shiftregister[121]~latch ; Clock        ; ResetIn     ; 0.000        ; 1.034      ; 0.976      ;
; -0.057 ; FSM:inst14|dataregister[123] ; FSM:inst14|shiftregister[123]~latch ; Clock        ; ResetIn     ; 0.000        ; 1.042      ; 0.985      ;
; -0.056 ; FSM:inst14|dataregister[112] ; FSM:inst14|shiftregister[112]~latch ; Clock        ; ResetIn     ; 0.000        ; 1.014      ; 0.958      ;
; -0.054 ; FSM:inst14|dataregister[80]  ; FSM:inst14|shiftregister[80]~latch  ; Clock        ; ResetIn     ; 0.000        ; 1.001      ; 0.947      ;
; -0.053 ; FSM:inst14|dataregister[40]  ; FSM:inst14|shiftregister[40]~latch  ; Clock        ; ResetIn     ; 0.000        ; 1.009      ; 0.956      ;
; -0.053 ; FSM:inst14|dataregister[89]  ; FSM:inst14|shiftregister[89]~latch  ; Clock        ; ResetIn     ; 0.000        ; 1.006      ; 0.953      ;
; -0.052 ; FSM:inst14|dataregister[120] ; FSM:inst14|shiftregister[120]~latch ; Clock        ; ResetIn     ; 0.000        ; 1.035      ; 0.983      ;
; -0.047 ; FSM:inst14|dataregister[109] ; FSM:inst14|shiftregister[109]~latch ; Clock        ; ResetIn     ; 0.000        ; 0.995      ; 0.948      ;
; -0.045 ; FSM:inst14|dataregister[7]   ; FSM:inst14|shiftregister[7]~latch   ; Clock        ; ResetIn     ; 0.000        ; 1.015      ; 0.970      ;
; -0.043 ; FSM:inst14|dataregister[39]  ; FSM:inst14|shiftregister[39]~latch  ; Clock        ; ResetIn     ; 0.000        ; 0.995      ; 0.952      ;
; -0.043 ; FSM:inst14|dataregister[6]   ; FSM:inst14|shiftregister[6]~latch   ; Clock        ; ResetIn     ; 0.000        ; 1.016      ; 0.973      ;
; -0.039 ; FSM:inst14|dataregister[5]   ; FSM:inst14|shiftregister[5]~latch   ; Clock        ; ResetIn     ; 0.000        ; 1.018      ; 0.979      ;
; -0.039 ; FSM:inst14|dataregister[63]  ; FSM:inst14|shiftregister[63]~latch  ; Clock        ; ResetIn     ; 0.000        ; 0.995      ; 0.956      ;
; -0.037 ; FSM:inst14|dataregister[70]  ; FSM:inst14|shiftregister[70]~latch  ; Clock        ; ResetIn     ; 0.000        ; 0.997      ; 0.960      ;
; -0.033 ; FSM:inst14|dataregister[90]  ; FSM:inst14|shiftregister[90]~latch  ; Clock        ; ResetIn     ; 0.000        ; 1.006      ; 0.973      ;
; -0.031 ; FSM:inst14|dataregister[111] ; FSM:inst14|shiftregister[111]~latch ; Clock        ; ResetIn     ; 0.000        ; 0.992      ; 0.961      ;
; -0.027 ; FSM:inst14|dataregister[42]  ; FSM:inst14|shiftregister[42]~latch  ; Clock        ; ResetIn     ; 0.000        ; 0.985      ; 0.958      ;
; -0.026 ; FSM:inst14|dataregister[107] ; FSM:inst14|shiftregister[107]~latch ; Clock        ; ResetIn     ; 0.000        ; 0.981      ; 0.955      ;
; -0.026 ; FSM:inst14|dataregister[74]  ; FSM:inst14|shiftregister[74]~latch  ; Clock        ; ResetIn     ; 0.000        ; 0.992      ; 0.966      ;
; -0.025 ; FSM:inst14|dataregister[12]  ; FSM:inst14|shiftregister[12]~latch  ; Clock        ; ResetIn     ; 0.000        ; 0.996      ; 0.971      ;
; -0.025 ; FSM:inst14|dataregister[79]  ; FSM:inst14|shiftregister[79]~latch  ; Clock        ; ResetIn     ; 0.000        ; 0.995      ; 0.970      ;
; -0.022 ; FSM:inst14|dataregister[10]  ; FSM:inst14|shiftregister[10]~latch  ; Clock        ; ResetIn     ; 0.000        ; 0.985      ; 0.963      ;
; -0.022 ; FSM:inst14|dataregister[11]  ; FSM:inst14|shiftregister[11]~latch  ; Clock        ; ResetIn     ; 0.000        ; 0.996      ; 0.974      ;
; -0.021 ; FSM:inst14|dataregister[147] ; FSM:inst14|shiftregister[147]~latch ; Clock        ; ResetIn     ; 0.000        ; 0.982      ; 0.961      ;
; -0.021 ; FSM:inst14|dataregister[145] ; FSM:inst14|shiftregister[145]~latch ; Clock        ; ResetIn     ; 0.000        ; 0.976      ; 0.955      ;
; -0.016 ; FSM:inst14|dataregister[36]  ; FSM:inst14|shiftregister[36]~latch  ; Clock        ; ResetIn     ; 0.000        ; 0.970      ; 0.954      ;
; -0.015 ; FSM:inst14|dataregister[9]   ; FSM:inst14|shiftregister[9]~latch   ; Clock        ; ResetIn     ; 0.000        ; 0.985      ; 0.970      ;
; -0.015 ; FSM:inst14|dataregister[101] ; FSM:inst14|shiftregister[101]~latch ; Clock        ; ResetIn     ; 0.000        ; 0.958      ; 0.943      ;
; -0.015 ; FSM:inst14|dataregister[108] ; FSM:inst14|shiftregister[108]~latch ; Clock        ; ResetIn     ; 0.000        ; 0.962      ; 0.947      ;
; -0.007 ; FSM:inst14|dataregister[144] ; FSM:inst14|shiftregister[144]~latch ; Clock        ; ResetIn     ; 0.000        ; 0.977      ; 0.970      ;
; -0.004 ; FSM:inst14|dataregister[43]  ; FSM:inst14|shiftregister[43]~latch  ; Clock        ; ResetIn     ; 0.000        ; 0.952      ; 0.948      ;
; -0.004 ; FSM:inst14|dataregister[38]  ; FSM:inst14|shiftregister[38]~latch  ; Clock        ; ResetIn     ; 0.000        ; 0.964      ; 0.960      ;
; -0.001 ; FSM:inst14|dataregister[102] ; FSM:inst14|shiftregister[102]~latch ; Clock        ; ResetIn     ; 0.000        ; 0.960      ; 0.959      ;
; 0.000  ; FSM:inst14|dataregister[35]  ; FSM:inst14|shiftregister[35]~latch  ; Clock        ; ResetIn     ; 0.000        ; 0.962      ; 0.962      ;
; 0.001  ; FSM:inst14|dataregister[59]  ; FSM:inst14|shiftregister[59]~latch  ; Clock        ; ResetIn     ; 0.000        ; 0.957      ; 0.958      ;
; 0.004  ; FSM:inst14|dataregister[97]  ; FSM:inst14|shiftregister[97]~latch  ; Clock        ; ResetIn     ; 0.000        ; 0.945      ; 0.949      ;
; 0.005  ; FSM:inst14|dataregister[119] ; FSM:inst14|shiftregister[119]~latch ; Clock        ; ResetIn     ; 0.000        ; 0.958      ; 0.963      ;
; 0.007  ; FSM:inst14|dataregister[60]  ; FSM:inst14|shiftregister[60]~latch  ; Clock        ; ResetIn     ; 0.000        ; 0.956      ; 0.963      ;
; 0.007  ; FSM:inst14|dataregister[150] ; FSM:inst14|shiftregister[150]~latch ; Clock        ; ResetIn     ; 0.000        ; 0.966      ; 0.973      ;
; 0.007  ; FSM:inst14|dataregister[118] ; FSM:inst14|shiftregister[118]~latch ; Clock        ; ResetIn     ; 0.000        ; 0.957      ; 0.964      ;
; 0.008  ; FSM:inst14|dataregister[106] ; FSM:inst14|shiftregister[106]~latch ; Clock        ; ResetIn     ; 0.000        ; 0.950      ; 0.958      ;
; 0.009  ; FSM:inst14|dataregister[58]  ; FSM:inst14|shiftregister[58]~latch  ; Clock        ; ResetIn     ; 0.000        ; 0.946      ; 0.955      ;
; 0.011  ; FSM:inst14|dataregister[87]  ; FSM:inst14|shiftregister[87]~latch  ; Clock        ; ResetIn     ; 0.000        ; 0.952      ; 0.963      ;
; 0.012  ; FSM:inst14|dataregister[105] ; FSM:inst14|shiftregister[105]~latch ; Clock        ; ResetIn     ; 0.000        ; 0.959      ; 0.971      ;
; 0.014  ; FSM:inst14|dataregister[66]  ; FSM:inst14|shiftregister[66]~latch  ; Clock        ; ResetIn     ; 0.000        ; 0.948      ; 0.962      ;
; 0.016  ; FSM:inst14|dataregister[143] ; FSM:inst14|shiftregister[143]~latch ; Clock        ; ResetIn     ; 0.000        ; 0.940      ; 0.956      ;
; 0.018  ; FSM:inst14|dataregister[138] ; FSM:inst14|shiftregister[138]~latch ; Clock        ; ResetIn     ; 0.000        ; 0.924      ; 0.942      ;
; 0.019  ; FSM:inst14|dataregister[55]  ; FSM:inst14|shiftregister[55]~latch  ; Clock        ; ResetIn     ; 0.000        ; 0.926      ; 0.945      ;
; 0.019  ; FSM:inst14|dataregister[65]  ; FSM:inst14|shiftregister[65]~latch  ; Clock        ; ResetIn     ; 0.000        ; 0.947      ; 0.966      ;
; 0.023  ; FSM:inst14|dataregister[83]  ; FSM:inst14|shiftregister[83]~latch  ; Clock        ; ResetIn     ; 0.000        ; 0.937      ; 0.960      ;
; 0.024  ; FSM:inst14|dataregister[81]  ; FSM:inst14|shiftregister[81]~latch  ; Clock        ; ResetIn     ; 0.000        ; 0.938      ; 0.962      ;
; 0.026  ; FSM:inst14|dataregister[151] ; FSM:inst14|shiftregister[151]~latch ; Clock        ; ResetIn     ; 0.000        ; 0.939      ; 0.965      ;
; 0.030  ; FSM:inst14|dataregister[131] ; FSM:inst14|shiftregister[131]~latch ; Clock        ; ResetIn     ; 0.000        ; 0.912      ; 0.942      ;
; 0.032  ; FSM:inst14|dataregister[134] ; FSM:inst14|shiftregister[134]~latch ; Clock        ; ResetIn     ; 0.000        ; 0.922      ; 0.954      ;
; 0.034  ; FSM:inst14|dataregister[117] ; FSM:inst14|shiftregister[117]~latch ; Clock        ; ResetIn     ; 0.000        ; 0.927      ; 0.961      ;
; 0.037  ; FSM:inst14|dataregister[115] ; FSM:inst14|shiftregister[115]~latch ; Clock        ; ResetIn     ; 0.000        ; 0.921      ; 0.958      ;
; 0.038  ; FSM:inst14|dataregister[130] ; FSM:inst14|shiftregister[130]~latch ; Clock        ; ResetIn     ; 0.000        ; 0.912      ; 0.950      ;
; 0.039  ; FSM:inst14|dataregister[32]  ; FSM:inst14|shiftregister[32]~latch  ; Clock        ; ResetIn     ; 0.000        ; 0.916      ; 0.955      ;
; 0.042  ; FSM:inst14|dataregister[142] ; FSM:inst14|shiftregister[142]~latch ; Clock        ; ResetIn     ; 0.000        ; 0.923      ; 0.965      ;
; 0.043  ; FSM:inst14|dataregister[25]  ; FSM:inst14|shiftregister[25]~latch  ; Clock        ; ResetIn     ; 0.000        ; 0.956      ; 0.999      ;
; 0.043  ; FSM:inst14|dataregister[133] ; FSM:inst14|shiftregister[133]~latch ; Clock        ; ResetIn     ; 0.000        ; 0.929      ; 0.972      ;
; 0.045  ; FSM:inst14|dataregister[154] ; FSM:inst14|shiftregister[154]~latch ; Clock        ; ResetIn     ; 0.000        ; 0.916      ; 0.961      ;
; 0.046  ; FSM:inst14|dataregister[24]  ; FSM:inst14|shiftregister[24]~latch  ; Clock        ; ResetIn     ; 0.000        ; 0.960      ; 1.006      ;
; 0.048  ; FSM:inst14|dataregister[132] ; FSM:inst14|shiftregister[132]~latch ; Clock        ; ResetIn     ; 0.000        ; 0.910      ; 0.958      ;
; 0.050  ; FSM:inst14|dataregister[53]  ; FSM:inst14|shiftregister[53]~latch  ; Clock        ; ResetIn     ; 0.000        ; 0.927      ; 0.977      ;
; 0.053  ; FSM:inst14|dataregister[125] ; FSM:inst14|shiftregister[125]~latch ; Clock        ; ResetIn     ; 0.000        ; 0.913      ; 0.966      ;
; 0.057  ; FSM:inst14|dataregister[22]  ; FSM:inst14|shiftregister[22]~latch  ; Clock        ; ResetIn     ; 0.000        ; 0.894      ; 0.951      ;
; 0.061  ; FSM:inst14|dataregister[8]   ; FSM:inst14|shiftregister[8]~latch   ; Clock        ; ResetIn     ; 0.000        ; 0.909      ; 0.970      ;
+--------+------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Clock'                                                                                                                                                                                                                                        ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                               ; To Node                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; FSM:inst14|outclockcounter[5]                                                           ; FSM:inst14|outclockcounter[5]                                                           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; FSM:inst14|done                                                                         ; FSM:inst14|done                                                                         ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; FSM:inst14|incounter[0]                                                                 ; FSM:inst14|incounter[0]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; FSM:inst14|clockedin                                                                    ; FSM:inst14|clockedin                                                                    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPI:inst|Counter[0]                                                                     ; SPI:inst|Counter[0]                                                                     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; mmu_uart_top:inst11|RX:rx_u0|CS.IDLE                                                    ; mmu_uart_top:inst11|RX:rx_u0|CS.IDLE                                                    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UartController:inst3|DoneSendInclino                                                    ; UartController:inst3|DoneSendInclino                                                    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UartController:inst3|DoneENC1                                                           ; UartController:inst3|DoneENC1                                                           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UartController:inst3|DoneENC2                                                           ; UartController:inst3|DoneENC2                                                           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; mmu_uart_top:inst11|tx:tx_u0|cnt_3[1]                                                   ; mmu_uart_top:inst11|tx:tx_u0|cnt_3[1]                                                   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; mmu_uart_top:inst11|tx:tx_u0|cnt_3[0]                                                   ; mmu_uart_top:inst11|tx:tx_u0|cnt_3[0]                                                   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; mmu_uart_top:inst11|tx:tx_u0|byte_timer[0]                                              ; mmu_uart_top:inst11|tx:tx_u0|byte_timer[0]                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; mmu_uart_top:inst11|tx:tx_u0|byte_timer[1]                                              ; mmu_uart_top:inst11|tx:tx_u0|byte_timer[1]                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; mmu_uart_top:inst11|tx:tx_u0|shift_en                                                   ; mmu_uart_top:inst11|tx:tx_u0|shift_en                                                   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UartController:inst3|DoneTemp                                                           ; UartController:inst3|DoneTemp                                                           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UartController:inst3|LoadENC1                                                           ; UartController:inst3|LoadENC1                                                           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UartController:inst3|packet[1]                                                          ; UartController:inst3|packet[1]                                                          ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UartController:inst3|DoneINCLINO                                                        ; UartController:inst3|DoneINCLINO                                                        ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UartController:inst3|LoadENC2                                                           ; UartController:inst3|LoadENC2                                                           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UartController:inst3|wr_enint2                                                          ; UartController:inst3|wr_enint2                                                          ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; mmu_uart_top:inst9|tx:tx_u0|cnt_3[1]                                                    ; mmu_uart_top:inst9|tx:tx_u0|cnt_3[1]                                                    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; mmu_uart_top:inst9|tx:tx_u0|cnt_3[0]                                                    ; mmu_uart_top:inst9|tx:tx_u0|cnt_3[0]                                                    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; mmu_uart_top:inst9|tx:tx_u0|byte_timer[0]                                               ; mmu_uart_top:inst9|tx:tx_u0|byte_timer[0]                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; mmu_uart_top:inst9|tx:tx_u0|byte_timer[1]                                               ; mmu_uart_top:inst9|tx:tx_u0|byte_timer[1]                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; mmu_uart_top:inst9|tx:tx_u0|shift_en                                                    ; mmu_uart_top:inst9|tx:tx_u0|shift_en                                                    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; mmu_uart_top:inst9|RX:rx_u0|CS.IDLE                                                     ; mmu_uart_top:inst9|RX:rx_u0|CS.IDLE                                                     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UartController:inst3|DoneUART                                                           ; UartController:inst3|DoneUART                                                           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UartController:inst3|write_enc                                                          ; UartController:inst3|write_enc                                                          ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UartController:inst3|encaddress                                                         ; UartController:inst3|encaddress                                                         ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; mmu_uart_top:inst9|tx:tx_u0|data[9]                                                     ; mmu_uart_top:inst9|tx:tx_u0|data[9]                                                     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; mmu_uart_top:inst11|tx:tx_u0|data[9]                                                    ; mmu_uart_top:inst11|tx:tx_u0|data[9]                                                    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UartController:inst3|dout[2]                                                            ; UartController:inst3|dout[2]                                                            ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.735 ; mmu_uart_top:inst11|RX:rx_u0|CS.B1_START                                                ; mmu_uart_top:inst11|RX:rx_u0|CS.B1_SAMPLE                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.041      ;
; 0.735 ; mmu_uart_top:inst11|RX:rx_u0|CS.B5_END                                                  ; mmu_uart_top:inst11|RX:rx_u0|CS.B6_START                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.041      ;
; 0.741 ; mmu_uart_top:inst9|RX:rx_u0|CS.B2_END                                                   ; mmu_uart_top:inst9|RX:rx_u0|CS.B3_START                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.047      ;
; 0.742 ; mmu_uart_top:inst11|RX:rx_u0|CS.B5_START                                                ; mmu_uart_top:inst11|RX:rx_u0|CS.B5_SAMPLE                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; SPI:inst|Dataregister[6]                                                                ; SPI:inst|Dataregister[5]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.048      ;
; 0.743 ; mmu_uart_top:inst11|RX:rx_u0|CS.B3_END                                                  ; mmu_uart_top:inst11|RX:rx_u0|CS.B4_START                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; mmu_uart_top:inst9|RX:rx_u0|CS.B6_START                                                 ; mmu_uart_top:inst9|RX:rx_u0|CS.B6_SAMPLE                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; SPI:inst|Dataregister[5]                                                                ; SPI:inst|Dataregister[4]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; SPI:inst|Dataregister[2]                                                                ; SPI:inst|Dataregister[1]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; SPI:inst|Dataregister[1]                                                                ; SPI:inst|Dataregister[0]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.049      ;
; 0.744 ; mmu_uart_top:inst9|RX:rx_u0|CS.B5_START                                                 ; mmu_uart_top:inst9|RX:rx_u0|CS.B5_SAMPLE                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.050      ;
; 0.745 ; mmu_uart_top:inst9|RX:rx_u0|rx_shift_reg[2]                                             ; mmu_uart_top:inst9|RX:rx_u0|rx_shift_reg[1]                                             ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; SPI:inst|Dataregister[8]                                                                ; SPI:inst|DATA[8]                                                                        ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.051      ;
; 0.746 ; mmu_uart_top:inst11|RX:rx_u0|CS.B0_START                                                ; mmu_uart_top:inst11|RX:rx_u0|CS.B0_SAMPLE                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; mmu_uart_top:inst11|RX:rx_u0|CS.B2_START                                                ; mmu_uart_top:inst11|RX:rx_u0|CS.B2_SAMPLE                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; mmu_uart_top:inst9|RX:rx_u0|rx_shift_reg[5]                                             ; mmu_uart_top:inst9|RX:rx_u0|rx_shift_reg[4]                                             ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.052      ;
; 0.747 ; mmu_uart_top:inst11|RX:rx_u0|CS.IDLE                                                    ; mmu_uart_top:inst11|RX:rx_u0|CS.START_START                                             ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.053      ;
; 0.747 ; mmu_uart_top:inst11|RX:rx_u0|CS.B3_START                                                ; mmu_uart_top:inst11|RX:rx_u0|CS.B3_SAMPLE                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.053      ;
; 0.747 ; mmu_uart_top:inst9|RX:rx_u0|CS.B2_START                                                 ; mmu_uart_top:inst9|RX:rx_u0|CS.B2_SAMPLE                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.053      ;
; 0.747 ; mmu_uart_top:inst9|RX:rx_u0|rx_shift_reg[4]                                             ; mmu_uart_top:inst9|RX:rx_u0|rx_shift_reg[3]                                             ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.053      ;
; 0.747 ; mmu_uart_top:inst11|tx:tx_u0|cnt_3[1]                                                   ; mmu_uart_top:inst11|tx:tx_u0|cnt_3[0]                                                   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.053      ;
; 0.749 ; SPI:inst|Dataregister[8]                                                                ; SPI:inst|Dataregister[7]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.055      ;
; 0.750 ; mmu_uart_top:inst11|RX:rx_u0|CS.B7_START                                                ; mmu_uart_top:inst11|RX:rx_u0|CS.B7_SAMPLE                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.056      ;
; 0.750 ; mmu_uart_top:inst11|tx:tx_u0|data[3]                                                    ; mmu_uart_top:inst11|tx:tx_u0|data[2]                                                    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.056      ;
; 0.751 ; mmu_uart_top:inst11|RX:rx_u0|CS.B2_END                                                  ; mmu_uart_top:inst11|RX:rx_u0|CS.B3_START                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.057      ;
; 0.752 ; mmu_uart_top:inst11|RX:rx_u0|CS.START_START                                             ; mmu_uart_top:inst11|RX:rx_u0|CS.START_END                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.058      ;
; 0.752 ; mmu_uart_top:inst11|RX:rx_u0|CS.B1_SAMPLE                                               ; mmu_uart_top:inst11|RX:rx_u0|CS.B1_END                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.058      ;
; 0.752 ; SPI:inst|Dataregister[4]                                                                ; SPI:inst|DATA[4]                                                                        ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.058      ;
; 0.753 ; FSM:inst14|incounter[31]                                                                ; FSM:inst14|incounter[31]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.059      ;
; 0.753 ; SPI:inst|outclockcounter[31]                                                            ; SPI:inst|outclockcounter[31]                                                            ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.059      ;
; 0.753 ; SPI:inst|Counter[31]                                                                    ; SPI:inst|Counter[31]                                                                    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.059      ;
; 0.753 ; UartController:inst3|packetnumber[31]                                                   ; UartController:inst3|packetnumber[31]                                                   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.059      ;
; 0.753 ; mmu_uart_top:inst11|baud_cnt:baud_cnt_u0|counter[15]                                    ; mmu_uart_top:inst11|baud_cnt:baud_cnt_u0|counter[15]                                    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.059      ;
; 0.753 ; UartController:inst3|UART2ReceivedCounter[31]                                           ; UartController:inst3|UART2ReceivedCounter[31]                                           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.059      ;
; 0.753 ; mmu_uart_top:inst9|baud_cnt:baud_cnt_u0|counter[15]                                     ; mmu_uart_top:inst9|baud_cnt:baud_cnt_u0|counter[15]                                     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.059      ;
; 0.753 ; mmu_uart_top:inst9|RX:rx_u0|CS.B1_START                                                 ; mmu_uart_top:inst9|RX:rx_u0|CS.B1_SAMPLE                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.059      ;
; 0.753 ; mmu_uart_top:inst9|RX:rx_u0|CS.B4_END                                                   ; mmu_uart_top:inst9|RX:rx_u0|CS.B5_START                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.059      ;
; 0.753 ; SPI:inst|Dataregister[4]                                                                ; SPI:inst|Dataregister[3]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.059      ;
; 0.754 ; mmu_uart_top:inst11|RX:rx_u0|CS.B0_END                                                  ; mmu_uart_top:inst11|RX:rx_u0|CS.B1_START                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.060      ;
; 0.754 ; mmu_uart_top:inst11|RX:rx_u0|CS.B2_SAMPLE                                               ; mmu_uart_top:inst11|RX:rx_u0|CS.B2_END                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.060      ;
; 0.754 ; mmu_uart_top:inst9|RX:rx_u0|CS.B7_START                                                 ; mmu_uart_top:inst9|RX:rx_u0|CS.B7_SAMPLE                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.060      ;
; 0.756 ; SPI:inst|Dataregister[12]                                                               ; SPI:inst|DATA[12]                                                                       ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.062      ;
; 0.756 ; SPI:inst|Dataregister[10]                                                               ; SPI:inst|DATA[10]                                                                       ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.062      ;
; 0.757 ; mmu_uart_top:inst11|RX:rx_u0|CS.B4_END                                                  ; mmu_uart_top:inst11|RX:rx_u0|CS.B5_START                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.063      ;
; 0.757 ; SPI:inst|Dataregister[12]                                                               ; SPI:inst|Dataregister[11]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.063      ;
; 0.758 ; mmu_uart_top:inst11|RX:rx_u0|CS.B5_SAMPLE                                               ; mmu_uart_top:inst11|RX:rx_u0|CS.B5_END                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.064      ;
; 0.758 ; mmu_uart_top:inst9|RX:rx_u0|CS.START_START                                              ; mmu_uart_top:inst9|RX:rx_u0|CS.START_END                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.064      ;
; 0.758 ; mmu_uart_top:inst9|RX:rx_u0|CS.B1_SAMPLE                                                ; mmu_uart_top:inst9|RX:rx_u0|CS.B1_END                                                   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.064      ;
; 0.758 ; SPI:inst|Dataregister[10]                                                               ; SPI:inst|Dataregister[9]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.064      ;
; 0.759 ; mmu_uart_top:inst11|RX:rx_u0|CS.B6_SAMPLE                                               ; mmu_uart_top:inst11|RX:rx_u0|CS.B6_END                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.065      ;
; 0.759 ; mmu_uart_top:inst9|RX:rx_u0|CS.B6_SAMPLE                                                ; mmu_uart_top:inst9|RX:rx_u0|CS.B6_END                                                   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.065      ;
; 0.761 ; mmu_uart_top:inst9|RX:rx_u0|CS.B7_SAMPLE                                                ; mmu_uart_top:inst9|RX:rx_u0|CS.B7_END                                                   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.067      ;
; 0.762 ; mmu_uart_top:inst11|RX:rx_u0|CS.B7_SAMPLE                                               ; mmu_uart_top:inst11|RX:rx_u0|CS.B7_END                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.068      ;
; 0.765 ; mmu_uart_top:inst9|RX:rx_u0|CS.B5_SAMPLE                                                ; mmu_uart_top:inst9|RX:rx_u0|CS.B5_END                                                   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.071      ;
; 0.766 ; mmu_uart_top:inst9|RX:rx_u0|CS.B3_SAMPLE                                                ; mmu_uart_top:inst9|RX:rx_u0|CS.B3_END                                                   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.072      ;
; 0.766 ; FSM:inst14|dataregister[118]                                                            ; FSM:inst14|shiftregister[118]~_emulated                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.072      ;
; 0.769 ; FSM:inst14|dataregister[3]                                                              ; FSM:inst14|dataregister[2]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.075      ;
; 0.771 ; lpm_counter0:inst1|lpm_counter:lpm_counter_component|cntr_amh:auto_generated|safe_q[23] ; lpm_counter0:inst1|lpm_counter:lpm_counter_component|cntr_amh:auto_generated|safe_q[23] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.077      ;
; 0.772 ; FSM:inst14|dataregister[12]                                                             ; FSM:inst14|dataregister[11]                                                             ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.078      ;
; 0.776 ; FSM:inst14|dataregister[76]                                                             ; FSM:inst14|dataregister[75]                                                             ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.082      ;
; 0.776 ; mmu_uart_top:inst9|baud_cnt:baud_cnt_u0|ck_en                                           ; mmu_uart_top:inst9|tx:tx_u0|cnt_3[0]                                                    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.082      ;
; 0.778 ; FSM:inst14|dataregister[121]                                                            ; FSM:inst14|dataregister[120]                                                            ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.084      ;
; 0.779 ; mmu_uart_top:inst9|baud_cnt:baud_cnt_u0|ck_en                                           ; mmu_uart_top:inst9|tx:tx_u0|ck3_en                                                      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.085      ;
; 0.779 ; FSM:inst14|dataregister[15]                                                             ; FSM:inst14|dataregister[14]                                                             ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.085      ;
; 0.779 ; FSM:inst14|dataregister[23]                                                             ; FSM:inst14|shiftregister[23]~_emulated                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.085      ;
; 0.780 ; mmu_uart_top:inst9|baud_cnt:baud_cnt_u0|ck_en                                           ; mmu_uart_top:inst9|tx:tx_u0|cnt_3[1]                                                    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.086      ;
; 0.789 ; FSM:inst14|dataregister[21]                                                             ; FSM:inst14|dataregister[20]                                                             ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.095      ;
; 0.799 ; FSM:inst14|dataregister[25]                                                             ; FSM:inst14|dataregister[24]                                                             ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.105      ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'ENC2A'                                                                                                                  ;
+-------+---------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; 0.741 ; Encoder:inst5|COUNT_2[31]       ; Encoder:inst5|COUNT_2[31] ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 1.047      ;
; 1.164 ; Encoder:inst5|COUNT_2[13]       ; Encoder:inst5|COUNT_2[13] ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 1.470      ;
; 1.167 ; Encoder:inst5|COUNT_2[0]        ; Encoder:inst5|COUNT_2[0]  ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 1.473      ;
; 1.167 ; Encoder:inst5|COUNT_2[1]        ; Encoder:inst5|COUNT_2[1]  ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 1.473      ;
; 1.167 ; Encoder:inst5|COUNT_2[17]       ; Encoder:inst5|COUNT_2[17] ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 1.473      ;
; 1.168 ; Encoder:inst5|COUNT_2[9]        ; Encoder:inst5|COUNT_2[9]  ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 1.474      ;
; 1.168 ; Encoder:inst5|COUNT_2[25]       ; Encoder:inst5|COUNT_2[25] ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 1.474      ;
; 1.169 ; Encoder:inst5|COUNT_2[7]        ; Encoder:inst5|COUNT_2[7]  ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 1.475      ;
; 1.169 ; Encoder:inst5|COUNT_2[11]       ; Encoder:inst5|COUNT_2[11] ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 1.475      ;
; 1.169 ; Encoder:inst5|COUNT_2[27]       ; Encoder:inst5|COUNT_2[27] ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 1.475      ;
; 1.173 ; Encoder:inst5|COUNT_2[14]       ; Encoder:inst5|COUNT_2[14] ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 1.479      ;
; 1.173 ; Encoder:inst5|COUNT_2[18]       ; Encoder:inst5|COUNT_2[18] ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 1.479      ;
; 1.173 ; Encoder:inst5|COUNT_2[20]       ; Encoder:inst5|COUNT_2[20] ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 1.479      ;
; 1.177 ; Encoder:inst5|COUNT_2[2]        ; Encoder:inst5|COUNT_2[2]  ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 1.483      ;
; 1.178 ; Encoder:inst5|COUNT_2[4]        ; Encoder:inst5|COUNT_2[4]  ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 1.484      ;
; 1.216 ; Encoder:inst5|COUNT_2[28]       ; Encoder:inst5|COUNT_2[28] ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 1.522      ;
; 1.221 ; Encoder:inst5|COUNT_2[19]       ; Encoder:inst5|COUNT_2[19] ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 1.527      ;
; 1.221 ; Encoder:inst5|COUNT_2[21]       ; Encoder:inst5|COUNT_2[21] ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 1.527      ;
; 1.225 ; Encoder:inst5|COUNT_2[3]        ; Encoder:inst5|COUNT_2[3]  ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 1.531      ;
; 1.226 ; Encoder:inst5|COUNT_2[5]        ; Encoder:inst5|COUNT_2[5]  ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 1.532      ;
; 1.228 ; Encoder:inst5|COUNT_2[8]        ; Encoder:inst5|COUNT_2[8]  ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 1.534      ;
; 1.228 ; Encoder:inst5|COUNT_2[10]       ; Encoder:inst5|COUNT_2[10] ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 1.534      ;
; 1.229 ; Encoder:inst5|COUNT_2[6]        ; Encoder:inst5|COUNT_2[6]  ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 1.535      ;
; 1.229 ; Encoder:inst5|COUNT_2[12]       ; Encoder:inst5|COUNT_2[12] ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 1.535      ;
; 1.288 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[0]  ; Clock        ; ENC2A       ; 0.000        ; 1.303      ; 2.897      ;
; 1.288 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[1]  ; Clock        ; ENC2A       ; 0.000        ; 1.303      ; 2.897      ;
; 1.288 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[2]  ; Clock        ; ENC2A       ; 0.000        ; 1.303      ; 2.897      ;
; 1.288 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[3]  ; Clock        ; ENC2A       ; 0.000        ; 1.303      ; 2.897      ;
; 1.288 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[4]  ; Clock        ; ENC2A       ; 0.000        ; 1.303      ; 2.897      ;
; 1.288 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[5]  ; Clock        ; ENC2A       ; 0.000        ; 1.303      ; 2.897      ;
; 1.288 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[6]  ; Clock        ; ENC2A       ; 0.000        ; 1.303      ; 2.897      ;
; 1.288 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[7]  ; Clock        ; ENC2A       ; 0.000        ; 1.303      ; 2.897      ;
; 1.288 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[8]  ; Clock        ; ENC2A       ; 0.000        ; 1.303      ; 2.897      ;
; 1.288 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[9]  ; Clock        ; ENC2A       ; 0.000        ; 1.303      ; 2.897      ;
; 1.288 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[10] ; Clock        ; ENC2A       ; 0.000        ; 1.303      ; 2.897      ;
; 1.288 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[11] ; Clock        ; ENC2A       ; 0.000        ; 1.303      ; 2.897      ;
; 1.288 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[12] ; Clock        ; ENC2A       ; 0.000        ; 1.303      ; 2.897      ;
; 1.288 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[13] ; Clock        ; ENC2A       ; 0.000        ; 1.303      ; 2.897      ;
; 1.288 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[14] ; Clock        ; ENC2A       ; 0.000        ; 1.303      ; 2.897      ;
; 1.288 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[15] ; Clock        ; ENC2A       ; 0.000        ; 1.303      ; 2.897      ;
; 1.302 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[16] ; Clock        ; ENC2A       ; 0.000        ; 1.269      ; 2.877      ;
; 1.302 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[17] ; Clock        ; ENC2A       ; 0.000        ; 1.269      ; 2.877      ;
; 1.302 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[18] ; Clock        ; ENC2A       ; 0.000        ; 1.269      ; 2.877      ;
; 1.302 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[19] ; Clock        ; ENC2A       ; 0.000        ; 1.269      ; 2.877      ;
; 1.302 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[20] ; Clock        ; ENC2A       ; 0.000        ; 1.269      ; 2.877      ;
; 1.302 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[21] ; Clock        ; ENC2A       ; 0.000        ; 1.269      ; 2.877      ;
; 1.302 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[22] ; Clock        ; ENC2A       ; 0.000        ; 1.269      ; 2.877      ;
; 1.302 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[23] ; Clock        ; ENC2A       ; 0.000        ; 1.269      ; 2.877      ;
; 1.302 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[24] ; Clock        ; ENC2A       ; 0.000        ; 1.269      ; 2.877      ;
; 1.302 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[25] ; Clock        ; ENC2A       ; 0.000        ; 1.269      ; 2.877      ;
; 1.302 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[26] ; Clock        ; ENC2A       ; 0.000        ; 1.269      ; 2.877      ;
; 1.302 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[27] ; Clock        ; ENC2A       ; 0.000        ; 1.269      ; 2.877      ;
; 1.302 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[28] ; Clock        ; ENC2A       ; 0.000        ; 1.269      ; 2.877      ;
; 1.302 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[29] ; Clock        ; ENC2A       ; 0.000        ; 1.269      ; 2.877      ;
; 1.302 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[30] ; Clock        ; ENC2A       ; 0.000        ; 1.269      ; 2.877      ;
; 1.302 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[31] ; Clock        ; ENC2A       ; 0.000        ; 1.269      ; 2.877      ;
; 1.433 ; Encoder:inst5|COUNT_2[23]       ; Encoder:inst5|COUNT_2[23] ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 1.739      ;
; 1.441 ; Encoder:inst5|COUNT_2[15]       ; Encoder:inst5|COUNT_2[15] ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 1.747      ;
; 1.443 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[0]  ; Clock        ; ENC2A       ; 0.000        ; 1.303      ; 3.052      ;
; 1.443 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[1]  ; Clock        ; ENC2A       ; 0.000        ; 1.303      ; 3.052      ;
; 1.443 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[2]  ; Clock        ; ENC2A       ; 0.000        ; 1.303      ; 3.052      ;
; 1.443 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[3]  ; Clock        ; ENC2A       ; 0.000        ; 1.303      ; 3.052      ;
; 1.443 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[4]  ; Clock        ; ENC2A       ; 0.000        ; 1.303      ; 3.052      ;
; 1.443 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[5]  ; Clock        ; ENC2A       ; 0.000        ; 1.303      ; 3.052      ;
; 1.443 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[6]  ; Clock        ; ENC2A       ; 0.000        ; 1.303      ; 3.052      ;
; 1.443 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[7]  ; Clock        ; ENC2A       ; 0.000        ; 1.303      ; 3.052      ;
; 1.443 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[8]  ; Clock        ; ENC2A       ; 0.000        ; 1.303      ; 3.052      ;
; 1.443 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[9]  ; Clock        ; ENC2A       ; 0.000        ; 1.303      ; 3.052      ;
; 1.443 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[10] ; Clock        ; ENC2A       ; 0.000        ; 1.303      ; 3.052      ;
; 1.443 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[11] ; Clock        ; ENC2A       ; 0.000        ; 1.303      ; 3.052      ;
; 1.443 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[12] ; Clock        ; ENC2A       ; 0.000        ; 1.303      ; 3.052      ;
; 1.443 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[13] ; Clock        ; ENC2A       ; 0.000        ; 1.303      ; 3.052      ;
; 1.443 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[14] ; Clock        ; ENC2A       ; 0.000        ; 1.303      ; 3.052      ;
; 1.443 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[15] ; Clock        ; ENC2A       ; 0.000        ; 1.303      ; 3.052      ;
; 1.457 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[16] ; Clock        ; ENC2A       ; 0.000        ; 1.269      ; 3.032      ;
; 1.457 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[17] ; Clock        ; ENC2A       ; 0.000        ; 1.269      ; 3.032      ;
; 1.457 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[18] ; Clock        ; ENC2A       ; 0.000        ; 1.269      ; 3.032      ;
; 1.457 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[19] ; Clock        ; ENC2A       ; 0.000        ; 1.269      ; 3.032      ;
; 1.457 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[20] ; Clock        ; ENC2A       ; 0.000        ; 1.269      ; 3.032      ;
; 1.457 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[21] ; Clock        ; ENC2A       ; 0.000        ; 1.269      ; 3.032      ;
; 1.457 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[22] ; Clock        ; ENC2A       ; 0.000        ; 1.269      ; 3.032      ;
; 1.457 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[23] ; Clock        ; ENC2A       ; 0.000        ; 1.269      ; 3.032      ;
; 1.457 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[24] ; Clock        ; ENC2A       ; 0.000        ; 1.269      ; 3.032      ;
; 1.457 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[25] ; Clock        ; ENC2A       ; 0.000        ; 1.269      ; 3.032      ;
; 1.457 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[26] ; Clock        ; ENC2A       ; 0.000        ; 1.269      ; 3.032      ;
; 1.457 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[27] ; Clock        ; ENC2A       ; 0.000        ; 1.269      ; 3.032      ;
; 1.457 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[28] ; Clock        ; ENC2A       ; 0.000        ; 1.269      ; 3.032      ;
; 1.457 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[29] ; Clock        ; ENC2A       ; 0.000        ; 1.269      ; 3.032      ;
; 1.457 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[30] ; Clock        ; ENC2A       ; 0.000        ; 1.269      ; 3.032      ;
; 1.457 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[31] ; Clock        ; ENC2A       ; 0.000        ; 1.269      ; 3.032      ;
; 1.466 ; Encoder:inst5|COUNT_2[24]       ; Encoder:inst5|COUNT_2[24] ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 1.772      ;
; 1.467 ; Encoder:inst5|COUNT_2[26]       ; Encoder:inst5|COUNT_2[26] ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 1.773      ;
; 1.469 ; Encoder:inst5|COUNT_2[22]       ; Encoder:inst5|COUNT_2[22] ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 1.775      ;
; 1.512 ; Encoder:inst5|COUNT_2[29]       ; Encoder:inst5|COUNT_2[29] ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 1.818      ;
; 1.574 ; Encoder:inst5|COUNT_2[16]       ; Encoder:inst5|COUNT_2[16] ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 1.880      ;
; 1.581 ; Encoder:inst5|COUNT_2[30]       ; Encoder:inst5|COUNT_2[30] ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 1.887      ;
; 1.645 ; Encoder:inst5|COUNT_2[0]        ; Encoder:inst5|COUNT_2[1]  ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 1.951      ;
; 1.651 ; Encoder:inst5|COUNT_2[13]       ; Encoder:inst5|COUNT_2[14] ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 1.957      ;
; 1.651 ; Encoder:inst5|COUNT_2[18]       ; Encoder:inst5|COUNT_2[19] ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 1.957      ;
; 1.651 ; Encoder:inst5|COUNT_2[20]       ; Encoder:inst5|COUNT_2[21] ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 1.957      ;
+-------+---------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'ENC1A'                                                                                                                  ;
+-------+---------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; 1.164 ; Encoder:inst5|COUNT_1[13]       ; Encoder:inst5|COUNT_1[13] ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 1.470      ;
; 1.167 ; Encoder:inst5|COUNT_1[0]        ; Encoder:inst5|COUNT_1[0]  ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 1.473      ;
; 1.167 ; Encoder:inst5|COUNT_1[1]        ; Encoder:inst5|COUNT_1[1]  ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 1.473      ;
; 1.167 ; Encoder:inst5|COUNT_1[17]       ; Encoder:inst5|COUNT_1[17] ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 1.473      ;
; 1.168 ; Encoder:inst5|COUNT_1[9]        ; Encoder:inst5|COUNT_1[9]  ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 1.474      ;
; 1.168 ; Encoder:inst5|COUNT_1[25]       ; Encoder:inst5|COUNT_1[25] ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 1.474      ;
; 1.169 ; Encoder:inst5|COUNT_1[7]        ; Encoder:inst5|COUNT_1[7]  ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 1.475      ;
; 1.169 ; Encoder:inst5|COUNT_1[11]       ; Encoder:inst5|COUNT_1[11] ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 1.475      ;
; 1.169 ; Encoder:inst5|COUNT_1[23]       ; Encoder:inst5|COUNT_1[23] ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 1.475      ;
; 1.169 ; Encoder:inst5|COUNT_1[27]       ; Encoder:inst5|COUNT_1[27] ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 1.475      ;
; 1.169 ; Encoder:inst5|COUNT_1[29]       ; Encoder:inst5|COUNT_1[29] ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 1.475      ;
; 1.173 ; Encoder:inst5|COUNT_1[14]       ; Encoder:inst5|COUNT_1[14] ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 1.479      ;
; 1.177 ; Encoder:inst5|COUNT_1[2]        ; Encoder:inst5|COUNT_1[2]  ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; Encoder:inst5|COUNT_1[18]       ; Encoder:inst5|COUNT_1[18] ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; Encoder:inst5|COUNT_1[31]       ; Encoder:inst5|COUNT_1[31] ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 1.483      ;
; 1.178 ; Encoder:inst5|COUNT_1[4]        ; Encoder:inst5|COUNT_1[4]  ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 1.484      ;
; 1.178 ; Encoder:inst5|COUNT_1[20]       ; Encoder:inst5|COUNT_1[20] ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 1.484      ;
; 1.178 ; Encoder:inst5|COUNT_1[30]       ; Encoder:inst5|COUNT_1[30] ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 1.484      ;
; 1.225 ; Encoder:inst5|COUNT_1[3]        ; Encoder:inst5|COUNT_1[3]  ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; Encoder:inst5|COUNT_1[19]       ; Encoder:inst5|COUNT_1[19] ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 1.531      ;
; 1.226 ; Encoder:inst5|COUNT_1[5]        ; Encoder:inst5|COUNT_1[5]  ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; Encoder:inst5|COUNT_1[21]       ; Encoder:inst5|COUNT_1[21] ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 1.532      ;
; 1.228 ; Encoder:inst5|COUNT_1[8]        ; Encoder:inst5|COUNT_1[8]  ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 1.534      ;
; 1.228 ; Encoder:inst5|COUNT_1[10]       ; Encoder:inst5|COUNT_1[10] ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 1.534      ;
; 1.228 ; Encoder:inst5|COUNT_1[24]       ; Encoder:inst5|COUNT_1[24] ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 1.534      ;
; 1.228 ; Encoder:inst5|COUNT_1[26]       ; Encoder:inst5|COUNT_1[26] ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 1.534      ;
; 1.229 ; Encoder:inst5|COUNT_1[6]        ; Encoder:inst5|COUNT_1[6]  ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 1.535      ;
; 1.229 ; Encoder:inst5|COUNT_1[12]       ; Encoder:inst5|COUNT_1[12] ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 1.535      ;
; 1.229 ; Encoder:inst5|COUNT_1[22]       ; Encoder:inst5|COUNT_1[22] ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 1.535      ;
; 1.229 ; Encoder:inst5|COUNT_1[28]       ; Encoder:inst5|COUNT_1[28] ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 1.535      ;
; 1.434 ; Encoder:inst5|COUNT_1[15]       ; Encoder:inst5|COUNT_1[15] ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 1.740      ;
; 1.522 ; Encoder:inst5|COUNT_1[16]       ; Encoder:inst5|COUNT_1[16] ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 1.828      ;
; 1.548 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[0]  ; Clock        ; ENC1A       ; 0.000        ; 1.040      ; 2.894      ;
; 1.548 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[1]  ; Clock        ; ENC1A       ; 0.000        ; 1.040      ; 2.894      ;
; 1.548 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[2]  ; Clock        ; ENC1A       ; 0.000        ; 1.040      ; 2.894      ;
; 1.548 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[3]  ; Clock        ; ENC1A       ; 0.000        ; 1.040      ; 2.894      ;
; 1.548 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[4]  ; Clock        ; ENC1A       ; 0.000        ; 1.040      ; 2.894      ;
; 1.548 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[5]  ; Clock        ; ENC1A       ; 0.000        ; 1.040      ; 2.894      ;
; 1.548 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[6]  ; Clock        ; ENC1A       ; 0.000        ; 1.040      ; 2.894      ;
; 1.548 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[7]  ; Clock        ; ENC1A       ; 0.000        ; 1.040      ; 2.894      ;
; 1.548 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[8]  ; Clock        ; ENC1A       ; 0.000        ; 1.040      ; 2.894      ;
; 1.548 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[9]  ; Clock        ; ENC1A       ; 0.000        ; 1.040      ; 2.894      ;
; 1.548 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[10] ; Clock        ; ENC1A       ; 0.000        ; 1.040      ; 2.894      ;
; 1.548 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[11] ; Clock        ; ENC1A       ; 0.000        ; 1.040      ; 2.894      ;
; 1.548 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[12] ; Clock        ; ENC1A       ; 0.000        ; 1.040      ; 2.894      ;
; 1.548 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[13] ; Clock        ; ENC1A       ; 0.000        ; 1.040      ; 2.894      ;
; 1.548 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[14] ; Clock        ; ENC1A       ; 0.000        ; 1.040      ; 2.894      ;
; 1.548 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[15] ; Clock        ; ENC1A       ; 0.000        ; 1.040      ; 2.894      ;
; 1.552 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[16] ; Clock        ; ENC1A       ; 0.000        ; 1.021      ; 2.879      ;
; 1.552 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[17] ; Clock        ; ENC1A       ; 0.000        ; 1.021      ; 2.879      ;
; 1.552 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[18] ; Clock        ; ENC1A       ; 0.000        ; 1.021      ; 2.879      ;
; 1.552 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[19] ; Clock        ; ENC1A       ; 0.000        ; 1.021      ; 2.879      ;
; 1.552 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[20] ; Clock        ; ENC1A       ; 0.000        ; 1.021      ; 2.879      ;
; 1.552 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[21] ; Clock        ; ENC1A       ; 0.000        ; 1.021      ; 2.879      ;
; 1.552 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[22] ; Clock        ; ENC1A       ; 0.000        ; 1.021      ; 2.879      ;
; 1.552 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[23] ; Clock        ; ENC1A       ; 0.000        ; 1.021      ; 2.879      ;
; 1.552 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[24] ; Clock        ; ENC1A       ; 0.000        ; 1.021      ; 2.879      ;
; 1.552 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[25] ; Clock        ; ENC1A       ; 0.000        ; 1.021      ; 2.879      ;
; 1.552 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[26] ; Clock        ; ENC1A       ; 0.000        ; 1.021      ; 2.879      ;
; 1.552 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[27] ; Clock        ; ENC1A       ; 0.000        ; 1.021      ; 2.879      ;
; 1.552 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[28] ; Clock        ; ENC1A       ; 0.000        ; 1.021      ; 2.879      ;
; 1.552 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[29] ; Clock        ; ENC1A       ; 0.000        ; 1.021      ; 2.879      ;
; 1.552 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[30] ; Clock        ; ENC1A       ; 0.000        ; 1.021      ; 2.879      ;
; 1.552 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[31] ; Clock        ; ENC1A       ; 0.000        ; 1.021      ; 2.879      ;
; 1.645 ; Encoder:inst5|COUNT_1[0]        ; Encoder:inst5|COUNT_1[1]  ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 1.951      ;
; 1.651 ; Encoder:inst5|COUNT_1[13]       ; Encoder:inst5|COUNT_1[14] ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 1.957      ;
; 1.651 ; Encoder:inst5|COUNT_1[14]       ; Encoder:inst5|COUNT_1[15] ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 1.957      ;
; 1.654 ; Encoder:inst5|COUNT_1[1]        ; Encoder:inst5|COUNT_1[2]  ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 1.960      ;
; 1.654 ; Encoder:inst5|COUNT_1[17]       ; Encoder:inst5|COUNT_1[18] ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 1.960      ;
; 1.655 ; Encoder:inst5|COUNT_1[2]        ; Encoder:inst5|COUNT_1[3]  ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 1.961      ;
; 1.655 ; Encoder:inst5|COUNT_1[18]       ; Encoder:inst5|COUNT_1[19] ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 1.961      ;
; 1.655 ; Encoder:inst5|COUNT_1[9]        ; Encoder:inst5|COUNT_1[10] ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 1.961      ;
; 1.655 ; Encoder:inst5|COUNT_1[25]       ; Encoder:inst5|COUNT_1[26] ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 1.961      ;
; 1.656 ; Encoder:inst5|COUNT_1[30]       ; Encoder:inst5|COUNT_1[31] ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 1.962      ;
; 1.656 ; Encoder:inst5|COUNT_1[29]       ; Encoder:inst5|COUNT_1[30] ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 1.962      ;
; 1.656 ; Encoder:inst5|COUNT_1[4]        ; Encoder:inst5|COUNT_1[5]  ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 1.962      ;
; 1.656 ; Encoder:inst5|COUNT_1[20]       ; Encoder:inst5|COUNT_1[21] ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 1.962      ;
; 1.656 ; Encoder:inst5|COUNT_1[11]       ; Encoder:inst5|COUNT_1[12] ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 1.962      ;
; 1.656 ; Encoder:inst5|COUNT_1[27]       ; Encoder:inst5|COUNT_1[28] ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 1.962      ;
; 1.702 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[0]  ; Clock        ; ENC1A       ; 0.000        ; 1.040      ; 3.048      ;
; 1.702 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[1]  ; Clock        ; ENC1A       ; 0.000        ; 1.040      ; 3.048      ;
; 1.702 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[2]  ; Clock        ; ENC1A       ; 0.000        ; 1.040      ; 3.048      ;
; 1.702 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[3]  ; Clock        ; ENC1A       ; 0.000        ; 1.040      ; 3.048      ;
; 1.702 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[4]  ; Clock        ; ENC1A       ; 0.000        ; 1.040      ; 3.048      ;
; 1.702 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[5]  ; Clock        ; ENC1A       ; 0.000        ; 1.040      ; 3.048      ;
; 1.702 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[6]  ; Clock        ; ENC1A       ; 0.000        ; 1.040      ; 3.048      ;
; 1.702 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[7]  ; Clock        ; ENC1A       ; 0.000        ; 1.040      ; 3.048      ;
; 1.702 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[8]  ; Clock        ; ENC1A       ; 0.000        ; 1.040      ; 3.048      ;
; 1.702 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[9]  ; Clock        ; ENC1A       ; 0.000        ; 1.040      ; 3.048      ;
; 1.702 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[10] ; Clock        ; ENC1A       ; 0.000        ; 1.040      ; 3.048      ;
; 1.702 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[11] ; Clock        ; ENC1A       ; 0.000        ; 1.040      ; 3.048      ;
; 1.702 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[12] ; Clock        ; ENC1A       ; 0.000        ; 1.040      ; 3.048      ;
; 1.702 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[13] ; Clock        ; ENC1A       ; 0.000        ; 1.040      ; 3.048      ;
; 1.702 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[14] ; Clock        ; ENC1A       ; 0.000        ; 1.040      ; 3.048      ;
; 1.702 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[15] ; Clock        ; ENC1A       ; 0.000        ; 1.040      ; 3.048      ;
; 1.705 ; Encoder:inst5|COUNT_1[8]        ; Encoder:inst5|COUNT_1[9]  ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 2.011      ;
; 1.705 ; Encoder:inst5|COUNT_1[24]       ; Encoder:inst5|COUNT_1[25] ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 2.011      ;
; 1.705 ; Encoder:inst5|COUNT_1[10]       ; Encoder:inst5|COUNT_1[11] ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 2.011      ;
; 1.705 ; Encoder:inst5|COUNT_1[26]       ; Encoder:inst5|COUNT_1[27] ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 2.011      ;
; 1.705 ; Encoder:inst5|COUNT_1[3]        ; Encoder:inst5|COUNT_1[4]  ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 2.011      ;
+-------+---------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'Clock'                                                                                                                                                                                     ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.357 ; lpm_counter0:inst1|lpm_counter:lpm_counter_component|cntr_amh:auto_generated|safe_q[23] ; SPI:inst|Counter[16]                    ; Clock        ; Clock       ; 1.000        ; -0.014     ; 2.383      ;
; -1.357 ; lpm_counter0:inst1|lpm_counter:lpm_counter_component|cntr_amh:auto_generated|safe_q[23] ; SPI:inst|Counter[17]                    ; Clock        ; Clock       ; 1.000        ; -0.014     ; 2.383      ;
; -1.357 ; lpm_counter0:inst1|lpm_counter:lpm_counter_component|cntr_amh:auto_generated|safe_q[23] ; SPI:inst|Counter[18]                    ; Clock        ; Clock       ; 1.000        ; -0.014     ; 2.383      ;
; -1.357 ; lpm_counter0:inst1|lpm_counter:lpm_counter_component|cntr_amh:auto_generated|safe_q[23] ; SPI:inst|Counter[19]                    ; Clock        ; Clock       ; 1.000        ; -0.014     ; 2.383      ;
; -1.357 ; lpm_counter0:inst1|lpm_counter:lpm_counter_component|cntr_amh:auto_generated|safe_q[23] ; SPI:inst|Counter[20]                    ; Clock        ; Clock       ; 1.000        ; -0.014     ; 2.383      ;
; -1.357 ; lpm_counter0:inst1|lpm_counter:lpm_counter_component|cntr_amh:auto_generated|safe_q[23] ; SPI:inst|Counter[21]                    ; Clock        ; Clock       ; 1.000        ; -0.014     ; 2.383      ;
; -1.357 ; lpm_counter0:inst1|lpm_counter:lpm_counter_component|cntr_amh:auto_generated|safe_q[23] ; SPI:inst|Counter[22]                    ; Clock        ; Clock       ; 1.000        ; -0.014     ; 2.383      ;
; -1.357 ; lpm_counter0:inst1|lpm_counter:lpm_counter_component|cntr_amh:auto_generated|safe_q[23] ; SPI:inst|Counter[23]                    ; Clock        ; Clock       ; 1.000        ; -0.014     ; 2.383      ;
; -1.357 ; lpm_counter0:inst1|lpm_counter:lpm_counter_component|cntr_amh:auto_generated|safe_q[23] ; SPI:inst|Counter[24]                    ; Clock        ; Clock       ; 1.000        ; -0.014     ; 2.383      ;
; -1.357 ; lpm_counter0:inst1|lpm_counter:lpm_counter_component|cntr_amh:auto_generated|safe_q[23] ; SPI:inst|Counter[25]                    ; Clock        ; Clock       ; 1.000        ; -0.014     ; 2.383      ;
; -1.357 ; lpm_counter0:inst1|lpm_counter:lpm_counter_component|cntr_amh:auto_generated|safe_q[23] ; SPI:inst|Counter[26]                    ; Clock        ; Clock       ; 1.000        ; -0.014     ; 2.383      ;
; -1.357 ; lpm_counter0:inst1|lpm_counter:lpm_counter_component|cntr_amh:auto_generated|safe_q[23] ; SPI:inst|Counter[27]                    ; Clock        ; Clock       ; 1.000        ; -0.014     ; 2.383      ;
; -1.357 ; lpm_counter0:inst1|lpm_counter:lpm_counter_component|cntr_amh:auto_generated|safe_q[23] ; SPI:inst|Counter[28]                    ; Clock        ; Clock       ; 1.000        ; -0.014     ; 2.383      ;
; -1.357 ; lpm_counter0:inst1|lpm_counter:lpm_counter_component|cntr_amh:auto_generated|safe_q[23] ; SPI:inst|Counter[29]                    ; Clock        ; Clock       ; 1.000        ; -0.014     ; 2.383      ;
; -1.357 ; lpm_counter0:inst1|lpm_counter:lpm_counter_component|cntr_amh:auto_generated|safe_q[23] ; SPI:inst|Counter[30]                    ; Clock        ; Clock       ; 1.000        ; -0.014     ; 2.383      ;
; -1.357 ; lpm_counter0:inst1|lpm_counter:lpm_counter_component|cntr_amh:auto_generated|safe_q[23] ; SPI:inst|Counter[31]                    ; Clock        ; Clock       ; 1.000        ; -0.014     ; 2.383      ;
; -1.050 ; ResetIn                                                                                 ; FSM:inst14|clockedin                    ; ResetIn      ; Clock       ; 0.500        ; 2.767      ; 4.357      ;
; -1.047 ; ResetIn                                                                                 ; FSM:inst14|dataregister[101]            ; ResetIn      ; Clock       ; 0.500        ; 2.767      ; 4.354      ;
; -1.047 ; ResetIn                                                                                 ; FSM:inst14|dataregister[60]             ; ResetIn      ; Clock       ; 0.500        ; 2.767      ; 4.354      ;
; -1.047 ; ResetIn                                                                                 ; FSM:inst14|dataregister[59]             ; ResetIn      ; Clock       ; 0.500        ; 2.767      ; 4.354      ;
; -1.047 ; ResetIn                                                                                 ; FSM:inst14|shiftregister[59]~_emulated  ; ResetIn      ; Clock       ; 0.500        ; 2.767      ; 4.354      ;
; -1.047 ; ResetIn                                                                                 ; FSM:inst14|shiftregister[60]~_emulated  ; ResetIn      ; Clock       ; 0.500        ; 2.767      ; 4.354      ;
; -1.047 ; ResetIn                                                                                 ; FSM:inst14|shiftregister[101]~_emulated ; ResetIn      ; Clock       ; 0.500        ; 2.767      ; 4.354      ;
; -1.039 ; ResetIn                                                                                 ; FSM:inst14|dataregister[94]             ; ResetIn      ; Clock       ; 0.500        ; 2.728      ; 4.307      ;
; -1.039 ; ResetIn                                                                                 ; FSM:inst14|dataregister[93]             ; ResetIn      ; Clock       ; 0.500        ; 2.728      ; 4.307      ;
; -1.039 ; ResetIn                                                                                 ; FSM:inst14|dataregister[92]             ; ResetIn      ; Clock       ; 0.500        ; 2.728      ; 4.307      ;
; -1.039 ; ResetIn                                                                                 ; FSM:inst14|shiftregister[93]~_emulated  ; ResetIn      ; Clock       ; 0.500        ; 2.728      ; 4.307      ;
; -1.039 ; ResetIn                                                                                 ; FSM:inst14|shiftregister[92]~_emulated  ; ResetIn      ; Clock       ; 0.500        ; 2.728      ; 4.307      ;
; -1.036 ; ResetIn                                                                                 ; FSM:inst14|dataregister[117]            ; ResetIn      ; Clock       ; 0.500        ; 2.732      ; 4.308      ;
; -1.036 ; ResetIn                                                                                 ; FSM:inst14|dataregister[78]             ; ResetIn      ; Clock       ; 0.500        ; 2.732      ; 4.308      ;
; -1.036 ; ResetIn                                                                                 ; FSM:inst14|dataregister[77]             ; ResetIn      ; Clock       ; 0.500        ; 2.732      ; 4.308      ;
; -1.036 ; ResetIn                                                                                 ; FSM:inst14|shiftregister[111]~_emulated ; ResetIn      ; Clock       ; 0.500        ; 2.732      ; 4.308      ;
; -1.036 ; ResetIn                                                                                 ; FSM:inst14|shiftregister[117]~_emulated ; ResetIn      ; Clock       ; 0.500        ; 2.732      ; 4.308      ;
; -1.036 ; ResetIn                                                                                 ; FSM:inst14|shiftregister[77]~_emulated  ; ResetIn      ; Clock       ; 0.500        ; 2.732      ; 4.308      ;
; -1.036 ; ResetIn                                                                                 ; FSM:inst14|shiftregister[78]~_emulated  ; ResetIn      ; Clock       ; 0.500        ; 2.732      ; 4.308      ;
; -1.033 ; ResetIn                                                                                 ; FSM:inst14|dataregister[100]            ; ResetIn      ; Clock       ; 0.500        ; 2.765      ; 4.338      ;
; -1.033 ; ResetIn                                                                                 ; FSM:inst14|dataregister[17]             ; ResetIn      ; Clock       ; 0.500        ; 2.765      ; 4.338      ;
; -1.033 ; ResetIn                                                                                 ; FSM:inst14|dataregister[16]             ; ResetIn      ; Clock       ; 0.500        ; 2.765      ; 4.338      ;
; -1.033 ; ResetIn                                                                                 ; FSM:inst14|shiftregister[16]~_emulated  ; ResetIn      ; Clock       ; 0.500        ; 2.765      ; 4.338      ;
; -1.033 ; ResetIn                                                                                 ; FSM:inst14|shiftregister[17]~_emulated  ; ResetIn      ; Clock       ; 0.500        ; 2.765      ; 4.338      ;
; -1.033 ; ResetIn                                                                                 ; FSM:inst14|shiftregister[100]~_emulated ; ResetIn      ; Clock       ; 0.500        ; 2.765      ; 4.338      ;
; -1.032 ; ResetIn                                                                                 ; FSM:inst14|dataregister[99]             ; ResetIn      ; Clock       ; 0.500        ; 2.765      ; 4.337      ;
; -1.032 ; ResetIn                                                                                 ; FSM:inst14|dataregister[18]             ; ResetIn      ; Clock       ; 0.500        ; 2.765      ; 4.337      ;
; -1.032 ; ResetIn                                                                                 ; FSM:inst14|shiftregister[18]~_emulated  ; ResetIn      ; Clock       ; 0.500        ; 2.765      ; 4.337      ;
; -1.032 ; ResetIn                                                                                 ; FSM:inst14|shiftregister[19]~_emulated  ; ResetIn      ; Clock       ; 0.500        ; 2.765      ; 4.337      ;
; -1.032 ; ResetIn                                                                                 ; FSM:inst14|shiftregister[99]~_emulated  ; ResetIn      ; Clock       ; 0.500        ; 2.765      ; 4.337      ;
; -1.032 ; ResetIn                                                                                 ; FSM:inst14|shiftregister[83]~_emulated  ; ResetIn      ; Clock       ; 0.500        ; 2.765      ; 4.337      ;
; -1.032 ; ResetIn                                                                                 ; FSM:inst14|shiftregister[81]~_emulated  ; ResetIn      ; Clock       ; 0.500        ; 2.765      ; 4.337      ;
; -1.026 ; ResetIn                                                                                 ; FSM:inst14|dataregister[152]            ; ResetIn      ; Clock       ; 0.500        ; 2.734      ; 4.300      ;
; -1.026 ; ResetIn                                                                                 ; FSM:inst14|dataregister[151]            ; ResetIn      ; Clock       ; 0.500        ; 2.734      ; 4.300      ;
; -1.026 ; ResetIn                                                                                 ; FSM:inst14|dataregister[143]            ; ResetIn      ; Clock       ; 0.500        ; 2.734      ; 4.300      ;
; -1.026 ; ResetIn                                                                                 ; FSM:inst14|dataregister[103]            ; ResetIn      ; Clock       ; 0.500        ; 2.762      ; 4.328      ;
; -1.026 ; ResetIn                                                                                 ; FSM:inst14|dataregister[23]             ; ResetIn      ; Clock       ; 0.500        ; 2.762      ; 4.328      ;
; -1.026 ; ResetIn                                                                                 ; FSM:inst14|dataregister[22]             ; ResetIn      ; Clock       ; 0.500        ; 2.762      ; 4.328      ;
; -1.026 ; ResetIn                                                                                 ; FSM:inst14|shiftregister[23]~_emulated  ; ResetIn      ; Clock       ; 0.500        ; 2.762      ; 4.328      ;
; -1.026 ; ResetIn                                                                                 ; FSM:inst14|shiftregister[22]~_emulated  ; ResetIn      ; Clock       ; 0.500        ; 2.762      ; 4.328      ;
; -1.026 ; ResetIn                                                                                 ; FSM:inst14|shiftregister[143]~_emulated ; ResetIn      ; Clock       ; 0.500        ; 2.734      ; 4.300      ;
; -1.026 ; ResetIn                                                                                 ; FSM:inst14|shiftregister[151]~_emulated ; ResetIn      ; Clock       ; 0.500        ; 2.734      ; 4.300      ;
; -1.026 ; ResetIn                                                                                 ; FSM:inst14|shiftregister[152]~_emulated ; ResetIn      ; Clock       ; 0.500        ; 2.734      ; 4.300      ;
; -1.026 ; ResetIn                                                                                 ; FSM:inst14|shiftregister[103]~_emulated ; ResetIn      ; Clock       ; 0.500        ; 2.762      ; 4.328      ;
; -1.026 ; ResetIn                                                                                 ; FSM:inst14|shiftregister[159]~_emulated ; ResetIn      ; Clock       ; 0.500        ; 2.734      ; 4.300      ;
; -1.024 ; ResetIn                                                                                 ; FSM:inst14|dataregister[106]            ; ResetIn      ; Clock       ; 0.500        ; 2.757      ; 4.321      ;
; -1.024 ; ResetIn                                                                                 ; FSM:inst14|dataregister[66]             ; ResetIn      ; Clock       ; 0.500        ; 2.757      ; 4.321      ;
; -1.024 ; ResetIn                                                                                 ; FSM:inst14|dataregister[65]             ; ResetIn      ; Clock       ; 0.500        ; 2.757      ; 4.321      ;
; -1.024 ; ResetIn                                                                                 ; FSM:inst14|shiftregister[65]~_emulated  ; ResetIn      ; Clock       ; 0.500        ; 2.757      ; 4.321      ;
; -1.024 ; ResetIn                                                                                 ; FSM:inst14|shiftregister[66]~_emulated  ; ResetIn      ; Clock       ; 0.500        ; 2.757      ; 4.321      ;
; -1.024 ; ResetIn                                                                                 ; FSM:inst14|shiftregister[106]~_emulated ; ResetIn      ; Clock       ; 0.500        ; 2.757      ; 4.321      ;
; -1.022 ; ResetIn                                                                                 ; FSM:inst14|dataregister[41]             ; ResetIn      ; Clock       ; 0.500        ; 2.754      ; 4.316      ;
; -1.022 ; ResetIn                                                                                 ; FSM:inst14|dataregister[40]             ; ResetIn      ; Clock       ; 0.500        ; 2.754      ; 4.316      ;
; -1.022 ; ResetIn                                                                                 ; FSM:inst14|shiftregister[0]~_emulated   ; ResetIn      ; Clock       ; 0.500        ; 2.754      ; 4.316      ;
; -1.022 ; ResetIn                                                                                 ; FSM:inst14|shiftregister[41]~_emulated  ; ResetIn      ; Clock       ; 0.500        ; 2.754      ; 4.316      ;
; -1.022 ; ResetIn                                                                                 ; FSM:inst14|shiftregister[40]~_emulated  ; ResetIn      ; Clock       ; 0.500        ; 2.754      ; 4.316      ;
; -1.021 ; ResetIn                                                                                 ; FSM:inst14|dataregister[112]            ; ResetIn      ; Clock       ; 0.500        ; 2.742      ; 4.303      ;
; -1.021 ; ResetIn                                                                                 ; FSM:inst14|dataregister[73]             ; ResetIn      ; Clock       ; 0.500        ; 2.742      ; 4.303      ;
; -1.021 ; ResetIn                                                                                 ; FSM:inst14|dataregister[72]             ; ResetIn      ; Clock       ; 0.500        ; 2.742      ; 4.303      ;
; -1.021 ; ResetIn                                                                                 ; FSM:inst14|shiftregister[73]~_emulated  ; ResetIn      ; Clock       ; 0.500        ; 2.742      ; 4.303      ;
; -1.021 ; ResetIn                                                                                 ; FSM:inst14|shiftregister[72]~_emulated  ; ResetIn      ; Clock       ; 0.500        ; 2.742      ; 4.303      ;
; -1.021 ; ResetIn                                                                                 ; FSM:inst14|shiftregister[112]~_emulated ; ResetIn      ; Clock       ; 0.500        ; 2.742      ; 4.303      ;
; -1.016 ; ResetIn                                                                                 ; FSM:inst14|dataregister[96]             ; ResetIn      ; Clock       ; 0.500        ; 2.759      ; 4.315      ;
; -1.016 ; ResetIn                                                                                 ; FSM:inst14|dataregister[57]             ; ResetIn      ; Clock       ; 0.500        ; 2.759      ; 4.315      ;
; -1.016 ; ResetIn                                                                                 ; FSM:inst14|dataregister[56]             ; ResetIn      ; Clock       ; 0.500        ; 2.759      ; 4.315      ;
; -1.016 ; ResetIn                                                                                 ; FSM:inst14|shiftregister[57]~_emulated  ; ResetIn      ; Clock       ; 0.500        ; 2.759      ; 4.315      ;
; -1.016 ; ResetIn                                                                                 ; FSM:inst14|shiftregister[56]~_emulated  ; ResetIn      ; Clock       ; 0.500        ; 2.759      ; 4.315      ;
; -1.016 ; ResetIn                                                                                 ; FSM:inst14|shiftregister[96]~_emulated  ; ResetIn      ; Clock       ; 0.500        ; 2.759      ; 4.315      ;
; -1.012 ; ResetIn                                                                                 ; FSM:inst14|dataregister[140]            ; ResetIn      ; Clock       ; 0.500        ; 2.766      ; 4.318      ;
; -1.012 ; ResetIn                                                                                 ; FSM:inst14|dataregister[139]            ; ResetIn      ; Clock       ; 0.500        ; 2.766      ; 4.318      ;
; -1.012 ; ResetIn                                                                                 ; FSM:inst14|dataregister[136]            ; ResetIn      ; Clock       ; 0.500        ; 2.766      ; 4.318      ;
; -1.012 ; ResetIn                                                                                 ; FSM:inst14|dataregister[121]            ; ResetIn      ; Clock       ; 0.500        ; 2.756      ; 4.308      ;
; -1.012 ; ResetIn                                                                                 ; FSM:inst14|dataregister[120]            ; ResetIn      ; Clock       ; 0.500        ; 2.756      ; 4.308      ;
; -1.012 ; ResetIn                                                                                 ; FSM:inst14|dataregister[116]            ; ResetIn      ; Clock       ; 0.500        ; 2.756      ; 4.308      ;
; -1.012 ; ResetIn                                                                                 ; FSM:inst14|shiftregister[121]~_emulated ; ResetIn      ; Clock       ; 0.500        ; 2.756      ; 4.308      ;
; -1.012 ; ResetIn                                                                                 ; FSM:inst14|shiftregister[120]~_emulated ; ResetIn      ; Clock       ; 0.500        ; 2.756      ; 4.308      ;
; -1.012 ; ResetIn                                                                                 ; FSM:inst14|shiftregister[116]~_emulated ; ResetIn      ; Clock       ; 0.500        ; 2.756      ; 4.308      ;
; -1.012 ; ResetIn                                                                                 ; FSM:inst14|shiftregister[140]~_emulated ; ResetIn      ; Clock       ; 0.500        ; 2.766      ; 4.318      ;
; -1.012 ; ResetIn                                                                                 ; FSM:inst14|shiftregister[136]~_emulated ; ResetIn      ; Clock       ; 0.500        ; 2.766      ; 4.318      ;
; -1.012 ; ResetIn                                                                                 ; FSM:inst14|shiftregister[139]~_emulated ; ResetIn      ; Clock       ; 0.500        ; 2.766      ; 4.318      ;
; -1.008 ; ResetIn                                                                                 ; FSM:inst14|shiftregister[157]~_emulated ; ResetIn      ; Clock       ; 0.500        ; 2.746      ; 4.294      ;
; -1.007 ; ResetIn                                                                                 ; FSM:inst14|dataregister[86]             ; ResetIn      ; Clock       ; 0.500        ; 2.748      ; 4.295      ;
; -1.007 ; ResetIn                                                                                 ; FSM:inst14|dataregister[85]             ; ResetIn      ; Clock       ; 0.500        ; 2.748      ; 4.295      ;
; -1.007 ; ResetIn                                                                                 ; FSM:inst14|dataregister[84]             ; ResetIn      ; Clock       ; 0.500        ; 2.748      ; 4.295      ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'ENC1A'                                                                                                               ;
+--------+---------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -1.106 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[0]  ; Clock        ; ENC1A       ; 1.000        ; 1.040      ; 3.186      ;
; -1.106 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[1]  ; Clock        ; ENC1A       ; 1.000        ; 1.040      ; 3.186      ;
; -1.106 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[2]  ; Clock        ; ENC1A       ; 1.000        ; 1.040      ; 3.186      ;
; -1.106 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[3]  ; Clock        ; ENC1A       ; 1.000        ; 1.040      ; 3.186      ;
; -1.106 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[4]  ; Clock        ; ENC1A       ; 1.000        ; 1.040      ; 3.186      ;
; -1.106 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[5]  ; Clock        ; ENC1A       ; 1.000        ; 1.040      ; 3.186      ;
; -1.106 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[6]  ; Clock        ; ENC1A       ; 1.000        ; 1.040      ; 3.186      ;
; -1.106 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[7]  ; Clock        ; ENC1A       ; 1.000        ; 1.040      ; 3.186      ;
; -1.106 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[8]  ; Clock        ; ENC1A       ; 1.000        ; 1.040      ; 3.186      ;
; -1.106 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[9]  ; Clock        ; ENC1A       ; 1.000        ; 1.040      ; 3.186      ;
; -1.106 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[10] ; Clock        ; ENC1A       ; 1.000        ; 1.040      ; 3.186      ;
; -1.106 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[11] ; Clock        ; ENC1A       ; 1.000        ; 1.040      ; 3.186      ;
; -1.106 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[12] ; Clock        ; ENC1A       ; 1.000        ; 1.040      ; 3.186      ;
; -1.106 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[13] ; Clock        ; ENC1A       ; 1.000        ; 1.040      ; 3.186      ;
; -1.106 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[14] ; Clock        ; ENC1A       ; 1.000        ; 1.040      ; 3.186      ;
; -1.106 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[15] ; Clock        ; ENC1A       ; 1.000        ; 1.040      ; 3.186      ;
; -1.064 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[16] ; Clock        ; ENC1A       ; 1.000        ; 1.021      ; 3.125      ;
; -1.064 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[17] ; Clock        ; ENC1A       ; 1.000        ; 1.021      ; 3.125      ;
; -1.064 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[18] ; Clock        ; ENC1A       ; 1.000        ; 1.021      ; 3.125      ;
; -1.064 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[19] ; Clock        ; ENC1A       ; 1.000        ; 1.021      ; 3.125      ;
; -1.064 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[20] ; Clock        ; ENC1A       ; 1.000        ; 1.021      ; 3.125      ;
; -1.064 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[21] ; Clock        ; ENC1A       ; 1.000        ; 1.021      ; 3.125      ;
; -1.064 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[22] ; Clock        ; ENC1A       ; 1.000        ; 1.021      ; 3.125      ;
; -1.064 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[23] ; Clock        ; ENC1A       ; 1.000        ; 1.021      ; 3.125      ;
; -1.064 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[24] ; Clock        ; ENC1A       ; 1.000        ; 1.021      ; 3.125      ;
; -1.064 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[25] ; Clock        ; ENC1A       ; 1.000        ; 1.021      ; 3.125      ;
; -1.064 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[26] ; Clock        ; ENC1A       ; 1.000        ; 1.021      ; 3.125      ;
; -1.064 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[27] ; Clock        ; ENC1A       ; 1.000        ; 1.021      ; 3.125      ;
; -1.064 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[28] ; Clock        ; ENC1A       ; 1.000        ; 1.021      ; 3.125      ;
; -1.064 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[29] ; Clock        ; ENC1A       ; 1.000        ; 1.021      ; 3.125      ;
; -1.064 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[30] ; Clock        ; ENC1A       ; 1.000        ; 1.021      ; 3.125      ;
; -1.064 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[31] ; Clock        ; ENC1A       ; 1.000        ; 1.021      ; 3.125      ;
; -0.951 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[0]  ; Clock        ; ENC1A       ; 1.000        ; 1.040      ; 3.031      ;
; -0.951 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[1]  ; Clock        ; ENC1A       ; 1.000        ; 1.040      ; 3.031      ;
; -0.951 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[2]  ; Clock        ; ENC1A       ; 1.000        ; 1.040      ; 3.031      ;
; -0.951 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[3]  ; Clock        ; ENC1A       ; 1.000        ; 1.040      ; 3.031      ;
; -0.951 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[4]  ; Clock        ; ENC1A       ; 1.000        ; 1.040      ; 3.031      ;
; -0.951 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[5]  ; Clock        ; ENC1A       ; 1.000        ; 1.040      ; 3.031      ;
; -0.951 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[6]  ; Clock        ; ENC1A       ; 1.000        ; 1.040      ; 3.031      ;
; -0.951 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[7]  ; Clock        ; ENC1A       ; 1.000        ; 1.040      ; 3.031      ;
; -0.951 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[8]  ; Clock        ; ENC1A       ; 1.000        ; 1.040      ; 3.031      ;
; -0.951 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[9]  ; Clock        ; ENC1A       ; 1.000        ; 1.040      ; 3.031      ;
; -0.951 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[10] ; Clock        ; ENC1A       ; 1.000        ; 1.040      ; 3.031      ;
; -0.951 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[11] ; Clock        ; ENC1A       ; 1.000        ; 1.040      ; 3.031      ;
; -0.951 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[12] ; Clock        ; ENC1A       ; 1.000        ; 1.040      ; 3.031      ;
; -0.951 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[13] ; Clock        ; ENC1A       ; 1.000        ; 1.040      ; 3.031      ;
; -0.951 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[14] ; Clock        ; ENC1A       ; 1.000        ; 1.040      ; 3.031      ;
; -0.951 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[15] ; Clock        ; ENC1A       ; 1.000        ; 1.040      ; 3.031      ;
; -0.909 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[16] ; Clock        ; ENC1A       ; 1.000        ; 1.021      ; 2.970      ;
; -0.909 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[17] ; Clock        ; ENC1A       ; 1.000        ; 1.021      ; 2.970      ;
; -0.909 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[18] ; Clock        ; ENC1A       ; 1.000        ; 1.021      ; 2.970      ;
; -0.909 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[19] ; Clock        ; ENC1A       ; 1.000        ; 1.021      ; 2.970      ;
; -0.909 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[20] ; Clock        ; ENC1A       ; 1.000        ; 1.021      ; 2.970      ;
; -0.909 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[21] ; Clock        ; ENC1A       ; 1.000        ; 1.021      ; 2.970      ;
; -0.909 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[22] ; Clock        ; ENC1A       ; 1.000        ; 1.021      ; 2.970      ;
; -0.909 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[23] ; Clock        ; ENC1A       ; 1.000        ; 1.021      ; 2.970      ;
; -0.909 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[24] ; Clock        ; ENC1A       ; 1.000        ; 1.021      ; 2.970      ;
; -0.909 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[25] ; Clock        ; ENC1A       ; 1.000        ; 1.021      ; 2.970      ;
; -0.909 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[26] ; Clock        ; ENC1A       ; 1.000        ; 1.021      ; 2.970      ;
; -0.909 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[27] ; Clock        ; ENC1A       ; 1.000        ; 1.021      ; 2.970      ;
; -0.909 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[28] ; Clock        ; ENC1A       ; 1.000        ; 1.021      ; 2.970      ;
; -0.909 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[29] ; Clock        ; ENC1A       ; 1.000        ; 1.021      ; 2.970      ;
; -0.909 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[30] ; Clock        ; ENC1A       ; 1.000        ; 1.021      ; 2.970      ;
; -0.909 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[31] ; Clock        ; ENC1A       ; 1.000        ; 1.021      ; 2.970      ;
+--------+---------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'ENC2A'                                                                                                               ;
+--------+---------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -0.801 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[16] ; Clock        ; ENC2A       ; 1.000        ; 1.269      ; 3.110      ;
; -0.801 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[17] ; Clock        ; ENC2A       ; 1.000        ; 1.269      ; 3.110      ;
; -0.801 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[18] ; Clock        ; ENC2A       ; 1.000        ; 1.269      ; 3.110      ;
; -0.801 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[19] ; Clock        ; ENC2A       ; 1.000        ; 1.269      ; 3.110      ;
; -0.801 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[20] ; Clock        ; ENC2A       ; 1.000        ; 1.269      ; 3.110      ;
; -0.801 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[21] ; Clock        ; ENC2A       ; 1.000        ; 1.269      ; 3.110      ;
; -0.801 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[22] ; Clock        ; ENC2A       ; 1.000        ; 1.269      ; 3.110      ;
; -0.801 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[23] ; Clock        ; ENC2A       ; 1.000        ; 1.269      ; 3.110      ;
; -0.801 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[24] ; Clock        ; ENC2A       ; 1.000        ; 1.269      ; 3.110      ;
; -0.801 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[25] ; Clock        ; ENC2A       ; 1.000        ; 1.269      ; 3.110      ;
; -0.801 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[26] ; Clock        ; ENC2A       ; 1.000        ; 1.269      ; 3.110      ;
; -0.801 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[27] ; Clock        ; ENC2A       ; 1.000        ; 1.269      ; 3.110      ;
; -0.801 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[28] ; Clock        ; ENC2A       ; 1.000        ; 1.269      ; 3.110      ;
; -0.801 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[29] ; Clock        ; ENC2A       ; 1.000        ; 1.269      ; 3.110      ;
; -0.801 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[30] ; Clock        ; ENC2A       ; 1.000        ; 1.269      ; 3.110      ;
; -0.801 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[31] ; Clock        ; ENC2A       ; 1.000        ; 1.269      ; 3.110      ;
; -0.778 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[0]  ; Clock        ; ENC2A       ; 1.000        ; 1.303      ; 3.121      ;
; -0.778 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[1]  ; Clock        ; ENC2A       ; 1.000        ; 1.303      ; 3.121      ;
; -0.778 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[2]  ; Clock        ; ENC2A       ; 1.000        ; 1.303      ; 3.121      ;
; -0.778 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[3]  ; Clock        ; ENC2A       ; 1.000        ; 1.303      ; 3.121      ;
; -0.778 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[4]  ; Clock        ; ENC2A       ; 1.000        ; 1.303      ; 3.121      ;
; -0.778 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[5]  ; Clock        ; ENC2A       ; 1.000        ; 1.303      ; 3.121      ;
; -0.778 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[6]  ; Clock        ; ENC2A       ; 1.000        ; 1.303      ; 3.121      ;
; -0.778 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[7]  ; Clock        ; ENC2A       ; 1.000        ; 1.303      ; 3.121      ;
; -0.778 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[8]  ; Clock        ; ENC2A       ; 1.000        ; 1.303      ; 3.121      ;
; -0.778 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[9]  ; Clock        ; ENC2A       ; 1.000        ; 1.303      ; 3.121      ;
; -0.778 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[10] ; Clock        ; ENC2A       ; 1.000        ; 1.303      ; 3.121      ;
; -0.778 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[11] ; Clock        ; ENC2A       ; 1.000        ; 1.303      ; 3.121      ;
; -0.778 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[12] ; Clock        ; ENC2A       ; 1.000        ; 1.303      ; 3.121      ;
; -0.778 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[13] ; Clock        ; ENC2A       ; 1.000        ; 1.303      ; 3.121      ;
; -0.778 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[14] ; Clock        ; ENC2A       ; 1.000        ; 1.303      ; 3.121      ;
; -0.778 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[15] ; Clock        ; ENC2A       ; 1.000        ; 1.303      ; 3.121      ;
; -0.647 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[16] ; Clock        ; ENC2A       ; 1.000        ; 1.269      ; 2.956      ;
; -0.647 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[17] ; Clock        ; ENC2A       ; 1.000        ; 1.269      ; 2.956      ;
; -0.647 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[18] ; Clock        ; ENC2A       ; 1.000        ; 1.269      ; 2.956      ;
; -0.647 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[19] ; Clock        ; ENC2A       ; 1.000        ; 1.269      ; 2.956      ;
; -0.647 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[20] ; Clock        ; ENC2A       ; 1.000        ; 1.269      ; 2.956      ;
; -0.647 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[21] ; Clock        ; ENC2A       ; 1.000        ; 1.269      ; 2.956      ;
; -0.647 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[22] ; Clock        ; ENC2A       ; 1.000        ; 1.269      ; 2.956      ;
; -0.647 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[23] ; Clock        ; ENC2A       ; 1.000        ; 1.269      ; 2.956      ;
; -0.647 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[24] ; Clock        ; ENC2A       ; 1.000        ; 1.269      ; 2.956      ;
; -0.647 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[25] ; Clock        ; ENC2A       ; 1.000        ; 1.269      ; 2.956      ;
; -0.647 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[26] ; Clock        ; ENC2A       ; 1.000        ; 1.269      ; 2.956      ;
; -0.647 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[27] ; Clock        ; ENC2A       ; 1.000        ; 1.269      ; 2.956      ;
; -0.647 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[28] ; Clock        ; ENC2A       ; 1.000        ; 1.269      ; 2.956      ;
; -0.647 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[29] ; Clock        ; ENC2A       ; 1.000        ; 1.269      ; 2.956      ;
; -0.647 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[30] ; Clock        ; ENC2A       ; 1.000        ; 1.269      ; 2.956      ;
; -0.647 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[31] ; Clock        ; ENC2A       ; 1.000        ; 1.269      ; 2.956      ;
; -0.624 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[0]  ; Clock        ; ENC2A       ; 1.000        ; 1.303      ; 2.967      ;
; -0.624 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[1]  ; Clock        ; ENC2A       ; 1.000        ; 1.303      ; 2.967      ;
; -0.624 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[2]  ; Clock        ; ENC2A       ; 1.000        ; 1.303      ; 2.967      ;
; -0.624 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[3]  ; Clock        ; ENC2A       ; 1.000        ; 1.303      ; 2.967      ;
; -0.624 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[4]  ; Clock        ; ENC2A       ; 1.000        ; 1.303      ; 2.967      ;
; -0.624 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[5]  ; Clock        ; ENC2A       ; 1.000        ; 1.303      ; 2.967      ;
; -0.624 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[6]  ; Clock        ; ENC2A       ; 1.000        ; 1.303      ; 2.967      ;
; -0.624 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[7]  ; Clock        ; ENC2A       ; 1.000        ; 1.303      ; 2.967      ;
; -0.624 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[8]  ; Clock        ; ENC2A       ; 1.000        ; 1.303      ; 2.967      ;
; -0.624 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[9]  ; Clock        ; ENC2A       ; 1.000        ; 1.303      ; 2.967      ;
; -0.624 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[10] ; Clock        ; ENC2A       ; 1.000        ; 1.303      ; 2.967      ;
; -0.624 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[11] ; Clock        ; ENC2A       ; 1.000        ; 1.303      ; 2.967      ;
; -0.624 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[12] ; Clock        ; ENC2A       ; 1.000        ; 1.303      ; 2.967      ;
; -0.624 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[13] ; Clock        ; ENC2A       ; 1.000        ; 1.303      ; 2.967      ;
; -0.624 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[14] ; Clock        ; ENC2A       ; 1.000        ; 1.303      ; 2.967      ;
; -0.624 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[15] ; Clock        ; ENC2A       ; 1.000        ; 1.303      ; 2.967      ;
+--------+---------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'Clock'                                                                                                       ;
+-------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.054 ; ResetIn   ; FSM:inst14|dataregister[34]             ; ResetIn      ; Clock       ; 0.000        ; 2.763      ; 4.123      ;
; 1.054 ; ResetIn   ; FSM:inst14|dataregister[33]             ; ResetIn      ; Clock       ; 0.000        ; 2.763      ; 4.123      ;
; 1.054 ; ResetIn   ; FSM:inst14|dataregister[32]             ; ResetIn      ; Clock       ; 0.000        ; 2.763      ; 4.123      ;
; 1.054 ; ResetIn   ; FSM:inst14|shiftregister[32]~_emulated  ; ResetIn      ; Clock       ; 0.000        ; 2.763      ; 4.123      ;
; 1.054 ; ResetIn   ; FSM:inst14|shiftregister[34]~_emulated  ; ResetIn      ; Clock       ; 0.000        ; 2.763      ; 4.123      ;
; 1.054 ; ResetIn   ; FSM:inst14|shiftregister[33]~_emulated  ; ResetIn      ; Clock       ; 0.000        ; 2.763      ; 4.123      ;
; 1.055 ; ResetIn   ; FSM:inst14|incounter[1]                 ; ResetIn      ; Clock       ; 0.000        ; 2.759      ; 4.120      ;
; 1.055 ; ResetIn   ; FSM:inst14|incounter[2]                 ; ResetIn      ; Clock       ; 0.000        ; 2.759      ; 4.120      ;
; 1.055 ; ResetIn   ; FSM:inst14|incounter[3]                 ; ResetIn      ; Clock       ; 0.000        ; 2.759      ; 4.120      ;
; 1.055 ; ResetIn   ; FSM:inst14|incounter[4]                 ; ResetIn      ; Clock       ; 0.000        ; 2.759      ; 4.120      ;
; 1.055 ; ResetIn   ; FSM:inst14|incounter[5]                 ; ResetIn      ; Clock       ; 0.000        ; 2.759      ; 4.120      ;
; 1.055 ; ResetIn   ; FSM:inst14|incounter[6]                 ; ResetIn      ; Clock       ; 0.000        ; 2.759      ; 4.120      ;
; 1.055 ; ResetIn   ; FSM:inst14|incounter[7]                 ; ResetIn      ; Clock       ; 0.000        ; 2.759      ; 4.120      ;
; 1.055 ; ResetIn   ; FSM:inst14|incounter[8]                 ; ResetIn      ; Clock       ; 0.000        ; 2.759      ; 4.120      ;
; 1.055 ; ResetIn   ; FSM:inst14|incounter[9]                 ; ResetIn      ; Clock       ; 0.000        ; 2.759      ; 4.120      ;
; 1.055 ; ResetIn   ; FSM:inst14|incounter[10]                ; ResetIn      ; Clock       ; 0.000        ; 2.759      ; 4.120      ;
; 1.055 ; ResetIn   ; FSM:inst14|incounter[11]                ; ResetIn      ; Clock       ; 0.000        ; 2.759      ; 4.120      ;
; 1.055 ; ResetIn   ; FSM:inst14|incounter[12]                ; ResetIn      ; Clock       ; 0.000        ; 2.759      ; 4.120      ;
; 1.055 ; ResetIn   ; FSM:inst14|incounter[13]                ; ResetIn      ; Clock       ; 0.000        ; 2.759      ; 4.120      ;
; 1.055 ; ResetIn   ; FSM:inst14|incounter[14]                ; ResetIn      ; Clock       ; 0.000        ; 2.759      ; 4.120      ;
; 1.055 ; ResetIn   ; FSM:inst14|incounter[15]                ; ResetIn      ; Clock       ; 0.000        ; 2.759      ; 4.120      ;
; 1.062 ; ResetIn   ; FSM:inst14|dataregister[129]            ; ResetIn      ; Clock       ; 0.000        ; 2.762      ; 4.130      ;
; 1.062 ; ResetIn   ; FSM:inst14|dataregister[128]            ; ResetIn      ; Clock       ; 0.000        ; 2.762      ; 4.130      ;
; 1.062 ; ResetIn   ; FSM:inst14|dataregister[127]            ; ResetIn      ; Clock       ; 0.000        ; 2.762      ; 4.130      ;
; 1.062 ; ResetIn   ; FSM:inst14|dataregister[126]            ; ResetIn      ; Clock       ; 0.000        ; 2.762      ; 4.130      ;
; 1.062 ; ResetIn   ; FSM:inst14|shiftregister[128]~_emulated ; ResetIn      ; Clock       ; 0.000        ; 2.762      ; 4.130      ;
; 1.062 ; ResetIn   ; FSM:inst14|shiftregister[126]~_emulated ; ResetIn      ; Clock       ; 0.000        ; 2.762      ; 4.130      ;
; 1.062 ; ResetIn   ; FSM:inst14|shiftregister[127]~_emulated ; ResetIn      ; Clock       ; 0.000        ; 2.762      ; 4.130      ;
; 1.062 ; ResetIn   ; FSM:inst14|shiftregister[129]~_emulated ; ResetIn      ; Clock       ; 0.000        ; 2.762      ; 4.130      ;
; 1.084 ; ResetIn   ; FSM:inst14|dataregister[28]             ; ResetIn      ; Clock       ; 0.000        ; 2.765      ; 4.155      ;
; 1.084 ; ResetIn   ; FSM:inst14|dataregister[27]             ; ResetIn      ; Clock       ; 0.000        ; 2.765      ; 4.155      ;
; 1.084 ; ResetIn   ; FSM:inst14|dataregister[26]             ; ResetIn      ; Clock       ; 0.000        ; 2.765      ; 4.155      ;
; 1.084 ; ResetIn   ; FSM:inst14|shiftregister[27]~_emulated  ; ResetIn      ; Clock       ; 0.000        ; 2.765      ; 4.155      ;
; 1.084 ; ResetIn   ; FSM:inst14|shiftregister[26]~_emulated  ; ResetIn      ; Clock       ; 0.000        ; 2.765      ; 4.155      ;
; 1.084 ; ResetIn   ; FSM:inst14|shiftregister[28]~_emulated  ; ResetIn      ; Clock       ; 0.000        ; 2.765      ; 4.155      ;
; 1.091 ; ResetIn   ; FSM:inst14|dataregister[132]            ; ResetIn      ; Clock       ; 0.000        ; 2.767      ; 4.164      ;
; 1.091 ; ResetIn   ; FSM:inst14|dataregister[131]            ; ResetIn      ; Clock       ; 0.000        ; 2.767      ; 4.164      ;
; 1.091 ; ResetIn   ; FSM:inst14|dataregister[130]            ; ResetIn      ; Clock       ; 0.000        ; 2.767      ; 4.164      ;
; 1.091 ; ResetIn   ; FSM:inst14|shiftregister[132]~_emulated ; ResetIn      ; Clock       ; 0.000        ; 2.767      ; 4.164      ;
; 1.091 ; ResetIn   ; FSM:inst14|shiftregister[130]~_emulated ; ResetIn      ; Clock       ; 0.000        ; 2.767      ; 4.164      ;
; 1.091 ; ResetIn   ; FSM:inst14|shiftregister[131]~_emulated ; ResetIn      ; Clock       ; 0.000        ; 2.767      ; 4.164      ;
; 1.094 ; ResetIn   ; FSM:inst14|dataregister[83]             ; ResetIn      ; Clock       ; 0.000        ; 2.765      ; 4.165      ;
; 1.094 ; ResetIn   ; FSM:inst14|dataregister[82]             ; ResetIn      ; Clock       ; 0.000        ; 2.765      ; 4.165      ;
; 1.094 ; ResetIn   ; FSM:inst14|dataregister[81]             ; ResetIn      ; Clock       ; 0.000        ; 2.765      ; 4.165      ;
; 1.094 ; ResetIn   ; FSM:inst14|dataregister[19]             ; ResetIn      ; Clock       ; 0.000        ; 2.765      ; 4.165      ;
; 1.094 ; ResetIn   ; FSM:inst14|dataregister[0]              ; ResetIn      ; Clock       ; 0.000        ; 2.765      ; 4.165      ;
; 1.094 ; ResetIn   ; FSM:inst14|shiftregister[82]~_emulated  ; ResetIn      ; Clock       ; 0.000        ; 2.765      ; 4.165      ;
; 1.102 ; ResetIn   ; FSM:inst14|incounter[16]                ; ResetIn      ; Clock       ; 0.000        ; 2.758      ; 4.166      ;
; 1.102 ; ResetIn   ; FSM:inst14|incounter[17]                ; ResetIn      ; Clock       ; 0.000        ; 2.758      ; 4.166      ;
; 1.102 ; ResetIn   ; FSM:inst14|incounter[18]                ; ResetIn      ; Clock       ; 0.000        ; 2.758      ; 4.166      ;
; 1.102 ; ResetIn   ; FSM:inst14|incounter[19]                ; ResetIn      ; Clock       ; 0.000        ; 2.758      ; 4.166      ;
; 1.102 ; ResetIn   ; FSM:inst14|incounter[20]                ; ResetIn      ; Clock       ; 0.000        ; 2.758      ; 4.166      ;
; 1.102 ; ResetIn   ; FSM:inst14|incounter[21]                ; ResetIn      ; Clock       ; 0.000        ; 2.758      ; 4.166      ;
; 1.102 ; ResetIn   ; FSM:inst14|incounter[22]                ; ResetIn      ; Clock       ; 0.000        ; 2.758      ; 4.166      ;
; 1.102 ; ResetIn   ; FSM:inst14|incounter[23]                ; ResetIn      ; Clock       ; 0.000        ; 2.758      ; 4.166      ;
; 1.102 ; ResetIn   ; FSM:inst14|incounter[24]                ; ResetIn      ; Clock       ; 0.000        ; 2.758      ; 4.166      ;
; 1.102 ; ResetIn   ; FSM:inst14|incounter[25]                ; ResetIn      ; Clock       ; 0.000        ; 2.758      ; 4.166      ;
; 1.102 ; ResetIn   ; FSM:inst14|incounter[26]                ; ResetIn      ; Clock       ; 0.000        ; 2.758      ; 4.166      ;
; 1.102 ; ResetIn   ; FSM:inst14|incounter[27]                ; ResetIn      ; Clock       ; 0.000        ; 2.758      ; 4.166      ;
; 1.102 ; ResetIn   ; FSM:inst14|incounter[28]                ; ResetIn      ; Clock       ; 0.000        ; 2.758      ; 4.166      ;
; 1.102 ; ResetIn   ; FSM:inst14|incounter[29]                ; ResetIn      ; Clock       ; 0.000        ; 2.758      ; 4.166      ;
; 1.102 ; ResetIn   ; FSM:inst14|incounter[30]                ; ResetIn      ; Clock       ; 0.000        ; 2.758      ; 4.166      ;
; 1.102 ; ResetIn   ; FSM:inst14|incounter[31]                ; ResetIn      ; Clock       ; 0.000        ; 2.758      ; 4.166      ;
; 1.105 ; ResetIn   ; FSM:inst14|dataregister[68]             ; ResetIn      ; Clock       ; 0.000        ; 2.762      ; 4.173      ;
; 1.105 ; ResetIn   ; FSM:inst14|dataregister[67]             ; ResetIn      ; Clock       ; 0.000        ; 2.762      ; 4.173      ;
; 1.105 ; ResetIn   ; FSM:inst14|dataregister[64]             ; ResetIn      ; Clock       ; 0.000        ; 2.762      ; 4.173      ;
; 1.105 ; ResetIn   ; FSM:inst14|shiftregister[67]~_emulated  ; ResetIn      ; Clock       ; 0.000        ; 2.762      ; 4.173      ;
; 1.105 ; ResetIn   ; FSM:inst14|shiftregister[68]~_emulated  ; ResetIn      ; Clock       ; 0.000        ; 2.762      ; 4.173      ;
; 1.105 ; ResetIn   ; FSM:inst14|shiftregister[64]~_emulated  ; ResetIn      ; Clock       ; 0.000        ; 2.762      ; 4.173      ;
; 1.111 ; ResetIn   ; FSM:inst14|dataregister[149]            ; ResetIn      ; Clock       ; 0.000        ; 2.760      ; 4.177      ;
; 1.111 ; ResetIn   ; FSM:inst14|dataregister[148]            ; ResetIn      ; Clock       ; 0.000        ; 2.760      ; 4.177      ;
; 1.111 ; ResetIn   ; FSM:inst14|dataregister[141]            ; ResetIn      ; Clock       ; 0.000        ; 2.760      ; 4.177      ;
; 1.111 ; ResetIn   ; FSM:inst14|shiftregister[141]~_emulated ; ResetIn      ; Clock       ; 0.000        ; 2.760      ; 4.177      ;
; 1.111 ; ResetIn   ; FSM:inst14|shiftregister[149]~_emulated ; ResetIn      ; Clock       ; 0.000        ; 2.760      ; 4.177      ;
; 1.111 ; ResetIn   ; FSM:inst14|shiftregister[148]~_emulated ; ResetIn      ; Clock       ; 0.000        ; 2.760      ; 4.177      ;
; 1.114 ; ResetIn   ; FSM:inst14|dataregister[124]            ; ResetIn      ; Clock       ; 0.000        ; 2.763      ; 4.183      ;
; 1.114 ; ResetIn   ; FSM:inst14|dataregister[123]            ; ResetIn      ; Clock       ; 0.000        ; 2.763      ; 4.183      ;
; 1.114 ; ResetIn   ; FSM:inst14|dataregister[122]            ; ResetIn      ; Clock       ; 0.000        ; 2.763      ; 4.183      ;
; 1.114 ; ResetIn   ; FSM:inst14|shiftregister[123]~_emulated ; ResetIn      ; Clock       ; 0.000        ; 2.763      ; 4.183      ;
; 1.114 ; ResetIn   ; FSM:inst14|shiftregister[124]~_emulated ; ResetIn      ; Clock       ; 0.000        ; 2.763      ; 4.183      ;
; 1.114 ; ResetIn   ; FSM:inst14|shiftregister[122]~_emulated ; ResetIn      ; Clock       ; 0.000        ; 2.763      ; 4.183      ;
; 1.115 ; ResetIn   ; FSM:inst14|dataregister[156]            ; ResetIn      ; Clock       ; 0.000        ; 2.757      ; 4.178      ;
; 1.115 ; ResetIn   ; FSM:inst14|dataregister[155]            ; ResetIn      ; Clock       ; 0.000        ; 2.757      ; 4.178      ;
; 1.115 ; ResetIn   ; FSM:inst14|dataregister[154]            ; ResetIn      ; Clock       ; 0.000        ; 2.757      ; 4.178      ;
; 1.115 ; ResetIn   ; FSM:inst14|dataregister[153]            ; ResetIn      ; Clock       ; 0.000        ; 2.757      ; 4.178      ;
; 1.115 ; ResetIn   ; FSM:inst14|shiftregister[155]~_emulated ; ResetIn      ; Clock       ; 0.000        ; 2.757      ; 4.178      ;
; 1.115 ; ResetIn   ; FSM:inst14|shiftregister[154]~_emulated ; ResetIn      ; Clock       ; 0.000        ; 2.757      ; 4.178      ;
; 1.115 ; ResetIn   ; FSM:inst14|shiftregister[156]~_emulated ; ResetIn      ; Clock       ; 0.000        ; 2.757      ; 4.178      ;
; 1.123 ; ResetIn   ; FSM:inst14|dataregister[135]            ; ResetIn      ; Clock       ; 0.000        ; 2.764      ; 4.193      ;
; 1.123 ; ResetIn   ; FSM:inst14|dataregister[125]            ; ResetIn      ; Clock       ; 0.000        ; 2.764      ; 4.193      ;
; 1.123 ; ResetIn   ; FSM:inst14|shiftregister[135]~_emulated ; ResetIn      ; Clock       ; 0.000        ; 2.764      ; 4.193      ;
; 1.123 ; ResetIn   ; FSM:inst14|shiftregister[133]~_emulated ; ResetIn      ; Clock       ; 0.000        ; 2.764      ; 4.193      ;
; 1.123 ; ResetIn   ; FSM:inst14|shiftregister[125]~_emulated ; ResetIn      ; Clock       ; 0.000        ; 2.764      ; 4.193      ;
; 1.125 ; ResetIn   ; FSM:inst14|dataregister[21]             ; ResetIn      ; Clock       ; 0.000        ; 2.763      ; 4.194      ;
; 1.125 ; ResetIn   ; FSM:inst14|dataregister[20]             ; ResetIn      ; Clock       ; 0.000        ; 2.763      ; 4.194      ;
; 1.125 ; ResetIn   ; FSM:inst14|shiftregister[20]~_emulated  ; ResetIn      ; Clock       ; 0.000        ; 2.763      ; 4.194      ;
; 1.125 ; ResetIn   ; FSM:inst14|shiftregister[21]~_emulated  ; ResetIn      ; Clock       ; 0.000        ; 2.763      ; 4.194      ;
; 1.130 ; ResetIn   ; FSM:inst14|dataregister[48]             ; ResetIn      ; Clock       ; 0.000        ; 2.733      ; 4.169      ;
; 1.130 ; ResetIn   ; FSM:inst14|dataregister[47]             ; ResetIn      ; Clock       ; 0.000        ; 2.733      ; 4.169      ;
; 1.130 ; ResetIn   ; FSM:inst14|dataregister[46]             ; ResetIn      ; Clock       ; 0.000        ; 2.733      ; 4.169      ;
+-------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'ENC2A'                                                                                                               ;
+-------+---------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; 1.358 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[0]  ; Clock        ; ENC2A       ; 0.000        ; 1.303      ; 2.967      ;
; 1.358 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[1]  ; Clock        ; ENC2A       ; 0.000        ; 1.303      ; 2.967      ;
; 1.358 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[2]  ; Clock        ; ENC2A       ; 0.000        ; 1.303      ; 2.967      ;
; 1.358 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[3]  ; Clock        ; ENC2A       ; 0.000        ; 1.303      ; 2.967      ;
; 1.358 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[4]  ; Clock        ; ENC2A       ; 0.000        ; 1.303      ; 2.967      ;
; 1.358 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[5]  ; Clock        ; ENC2A       ; 0.000        ; 1.303      ; 2.967      ;
; 1.358 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[6]  ; Clock        ; ENC2A       ; 0.000        ; 1.303      ; 2.967      ;
; 1.358 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[7]  ; Clock        ; ENC2A       ; 0.000        ; 1.303      ; 2.967      ;
; 1.358 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[8]  ; Clock        ; ENC2A       ; 0.000        ; 1.303      ; 2.967      ;
; 1.358 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[9]  ; Clock        ; ENC2A       ; 0.000        ; 1.303      ; 2.967      ;
; 1.358 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[10] ; Clock        ; ENC2A       ; 0.000        ; 1.303      ; 2.967      ;
; 1.358 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[11] ; Clock        ; ENC2A       ; 0.000        ; 1.303      ; 2.967      ;
; 1.358 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[12] ; Clock        ; ENC2A       ; 0.000        ; 1.303      ; 2.967      ;
; 1.358 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[13] ; Clock        ; ENC2A       ; 0.000        ; 1.303      ; 2.967      ;
; 1.358 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[14] ; Clock        ; ENC2A       ; 0.000        ; 1.303      ; 2.967      ;
; 1.358 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[15] ; Clock        ; ENC2A       ; 0.000        ; 1.303      ; 2.967      ;
; 1.381 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[16] ; Clock        ; ENC2A       ; 0.000        ; 1.269      ; 2.956      ;
; 1.381 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[17] ; Clock        ; ENC2A       ; 0.000        ; 1.269      ; 2.956      ;
; 1.381 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[18] ; Clock        ; ENC2A       ; 0.000        ; 1.269      ; 2.956      ;
; 1.381 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[19] ; Clock        ; ENC2A       ; 0.000        ; 1.269      ; 2.956      ;
; 1.381 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[20] ; Clock        ; ENC2A       ; 0.000        ; 1.269      ; 2.956      ;
; 1.381 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[21] ; Clock        ; ENC2A       ; 0.000        ; 1.269      ; 2.956      ;
; 1.381 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[22] ; Clock        ; ENC2A       ; 0.000        ; 1.269      ; 2.956      ;
; 1.381 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[23] ; Clock        ; ENC2A       ; 0.000        ; 1.269      ; 2.956      ;
; 1.381 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[24] ; Clock        ; ENC2A       ; 0.000        ; 1.269      ; 2.956      ;
; 1.381 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[25] ; Clock        ; ENC2A       ; 0.000        ; 1.269      ; 2.956      ;
; 1.381 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[26] ; Clock        ; ENC2A       ; 0.000        ; 1.269      ; 2.956      ;
; 1.381 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[27] ; Clock        ; ENC2A       ; 0.000        ; 1.269      ; 2.956      ;
; 1.381 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[28] ; Clock        ; ENC2A       ; 0.000        ; 1.269      ; 2.956      ;
; 1.381 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[29] ; Clock        ; ENC2A       ; 0.000        ; 1.269      ; 2.956      ;
; 1.381 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[30] ; Clock        ; ENC2A       ; 0.000        ; 1.269      ; 2.956      ;
; 1.381 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[31] ; Clock        ; ENC2A       ; 0.000        ; 1.269      ; 2.956      ;
; 1.512 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[0]  ; Clock        ; ENC2A       ; 0.000        ; 1.303      ; 3.121      ;
; 1.512 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[1]  ; Clock        ; ENC2A       ; 0.000        ; 1.303      ; 3.121      ;
; 1.512 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[2]  ; Clock        ; ENC2A       ; 0.000        ; 1.303      ; 3.121      ;
; 1.512 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[3]  ; Clock        ; ENC2A       ; 0.000        ; 1.303      ; 3.121      ;
; 1.512 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[4]  ; Clock        ; ENC2A       ; 0.000        ; 1.303      ; 3.121      ;
; 1.512 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[5]  ; Clock        ; ENC2A       ; 0.000        ; 1.303      ; 3.121      ;
; 1.512 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[6]  ; Clock        ; ENC2A       ; 0.000        ; 1.303      ; 3.121      ;
; 1.512 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[7]  ; Clock        ; ENC2A       ; 0.000        ; 1.303      ; 3.121      ;
; 1.512 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[8]  ; Clock        ; ENC2A       ; 0.000        ; 1.303      ; 3.121      ;
; 1.512 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[9]  ; Clock        ; ENC2A       ; 0.000        ; 1.303      ; 3.121      ;
; 1.512 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[10] ; Clock        ; ENC2A       ; 0.000        ; 1.303      ; 3.121      ;
; 1.512 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[11] ; Clock        ; ENC2A       ; 0.000        ; 1.303      ; 3.121      ;
; 1.512 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[12] ; Clock        ; ENC2A       ; 0.000        ; 1.303      ; 3.121      ;
; 1.512 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[13] ; Clock        ; ENC2A       ; 0.000        ; 1.303      ; 3.121      ;
; 1.512 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[14] ; Clock        ; ENC2A       ; 0.000        ; 1.303      ; 3.121      ;
; 1.512 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[15] ; Clock        ; ENC2A       ; 0.000        ; 1.303      ; 3.121      ;
; 1.535 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[16] ; Clock        ; ENC2A       ; 0.000        ; 1.269      ; 3.110      ;
; 1.535 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[17] ; Clock        ; ENC2A       ; 0.000        ; 1.269      ; 3.110      ;
; 1.535 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[18] ; Clock        ; ENC2A       ; 0.000        ; 1.269      ; 3.110      ;
; 1.535 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[19] ; Clock        ; ENC2A       ; 0.000        ; 1.269      ; 3.110      ;
; 1.535 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[20] ; Clock        ; ENC2A       ; 0.000        ; 1.269      ; 3.110      ;
; 1.535 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[21] ; Clock        ; ENC2A       ; 0.000        ; 1.269      ; 3.110      ;
; 1.535 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[22] ; Clock        ; ENC2A       ; 0.000        ; 1.269      ; 3.110      ;
; 1.535 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[23] ; Clock        ; ENC2A       ; 0.000        ; 1.269      ; 3.110      ;
; 1.535 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[24] ; Clock        ; ENC2A       ; 0.000        ; 1.269      ; 3.110      ;
; 1.535 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[25] ; Clock        ; ENC2A       ; 0.000        ; 1.269      ; 3.110      ;
; 1.535 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[26] ; Clock        ; ENC2A       ; 0.000        ; 1.269      ; 3.110      ;
; 1.535 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[27] ; Clock        ; ENC2A       ; 0.000        ; 1.269      ; 3.110      ;
; 1.535 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[28] ; Clock        ; ENC2A       ; 0.000        ; 1.269      ; 3.110      ;
; 1.535 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[29] ; Clock        ; ENC2A       ; 0.000        ; 1.269      ; 3.110      ;
; 1.535 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[30] ; Clock        ; ENC2A       ; 0.000        ; 1.269      ; 3.110      ;
; 1.535 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[31] ; Clock        ; ENC2A       ; 0.000        ; 1.269      ; 3.110      ;
+-------+---------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'ENC1A'                                                                                                               ;
+-------+---------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; 1.643 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[16] ; Clock        ; ENC1A       ; 0.000        ; 1.021      ; 2.970      ;
; 1.643 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[17] ; Clock        ; ENC1A       ; 0.000        ; 1.021      ; 2.970      ;
; 1.643 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[18] ; Clock        ; ENC1A       ; 0.000        ; 1.021      ; 2.970      ;
; 1.643 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[19] ; Clock        ; ENC1A       ; 0.000        ; 1.021      ; 2.970      ;
; 1.643 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[20] ; Clock        ; ENC1A       ; 0.000        ; 1.021      ; 2.970      ;
; 1.643 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[21] ; Clock        ; ENC1A       ; 0.000        ; 1.021      ; 2.970      ;
; 1.643 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[22] ; Clock        ; ENC1A       ; 0.000        ; 1.021      ; 2.970      ;
; 1.643 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[23] ; Clock        ; ENC1A       ; 0.000        ; 1.021      ; 2.970      ;
; 1.643 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[24] ; Clock        ; ENC1A       ; 0.000        ; 1.021      ; 2.970      ;
; 1.643 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[25] ; Clock        ; ENC1A       ; 0.000        ; 1.021      ; 2.970      ;
; 1.643 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[26] ; Clock        ; ENC1A       ; 0.000        ; 1.021      ; 2.970      ;
; 1.643 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[27] ; Clock        ; ENC1A       ; 0.000        ; 1.021      ; 2.970      ;
; 1.643 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[28] ; Clock        ; ENC1A       ; 0.000        ; 1.021      ; 2.970      ;
; 1.643 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[29] ; Clock        ; ENC1A       ; 0.000        ; 1.021      ; 2.970      ;
; 1.643 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[30] ; Clock        ; ENC1A       ; 0.000        ; 1.021      ; 2.970      ;
; 1.643 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[31] ; Clock        ; ENC1A       ; 0.000        ; 1.021      ; 2.970      ;
; 1.685 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[0]  ; Clock        ; ENC1A       ; 0.000        ; 1.040      ; 3.031      ;
; 1.685 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[1]  ; Clock        ; ENC1A       ; 0.000        ; 1.040      ; 3.031      ;
; 1.685 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[2]  ; Clock        ; ENC1A       ; 0.000        ; 1.040      ; 3.031      ;
; 1.685 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[3]  ; Clock        ; ENC1A       ; 0.000        ; 1.040      ; 3.031      ;
; 1.685 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[4]  ; Clock        ; ENC1A       ; 0.000        ; 1.040      ; 3.031      ;
; 1.685 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[5]  ; Clock        ; ENC1A       ; 0.000        ; 1.040      ; 3.031      ;
; 1.685 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[6]  ; Clock        ; ENC1A       ; 0.000        ; 1.040      ; 3.031      ;
; 1.685 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[7]  ; Clock        ; ENC1A       ; 0.000        ; 1.040      ; 3.031      ;
; 1.685 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[8]  ; Clock        ; ENC1A       ; 0.000        ; 1.040      ; 3.031      ;
; 1.685 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[9]  ; Clock        ; ENC1A       ; 0.000        ; 1.040      ; 3.031      ;
; 1.685 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[10] ; Clock        ; ENC1A       ; 0.000        ; 1.040      ; 3.031      ;
; 1.685 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[11] ; Clock        ; ENC1A       ; 0.000        ; 1.040      ; 3.031      ;
; 1.685 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[12] ; Clock        ; ENC1A       ; 0.000        ; 1.040      ; 3.031      ;
; 1.685 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[13] ; Clock        ; ENC1A       ; 0.000        ; 1.040      ; 3.031      ;
; 1.685 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[14] ; Clock        ; ENC1A       ; 0.000        ; 1.040      ; 3.031      ;
; 1.685 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[15] ; Clock        ; ENC1A       ; 0.000        ; 1.040      ; 3.031      ;
; 1.798 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[16] ; Clock        ; ENC1A       ; 0.000        ; 1.021      ; 3.125      ;
; 1.798 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[17] ; Clock        ; ENC1A       ; 0.000        ; 1.021      ; 3.125      ;
; 1.798 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[18] ; Clock        ; ENC1A       ; 0.000        ; 1.021      ; 3.125      ;
; 1.798 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[19] ; Clock        ; ENC1A       ; 0.000        ; 1.021      ; 3.125      ;
; 1.798 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[20] ; Clock        ; ENC1A       ; 0.000        ; 1.021      ; 3.125      ;
; 1.798 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[21] ; Clock        ; ENC1A       ; 0.000        ; 1.021      ; 3.125      ;
; 1.798 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[22] ; Clock        ; ENC1A       ; 0.000        ; 1.021      ; 3.125      ;
; 1.798 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[23] ; Clock        ; ENC1A       ; 0.000        ; 1.021      ; 3.125      ;
; 1.798 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[24] ; Clock        ; ENC1A       ; 0.000        ; 1.021      ; 3.125      ;
; 1.798 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[25] ; Clock        ; ENC1A       ; 0.000        ; 1.021      ; 3.125      ;
; 1.798 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[26] ; Clock        ; ENC1A       ; 0.000        ; 1.021      ; 3.125      ;
; 1.798 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[27] ; Clock        ; ENC1A       ; 0.000        ; 1.021      ; 3.125      ;
; 1.798 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[28] ; Clock        ; ENC1A       ; 0.000        ; 1.021      ; 3.125      ;
; 1.798 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[29] ; Clock        ; ENC1A       ; 0.000        ; 1.021      ; 3.125      ;
; 1.798 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[30] ; Clock        ; ENC1A       ; 0.000        ; 1.021      ; 3.125      ;
; 1.798 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[31] ; Clock        ; ENC1A       ; 0.000        ; 1.021      ; 3.125      ;
; 1.840 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[0]  ; Clock        ; ENC1A       ; 0.000        ; 1.040      ; 3.186      ;
; 1.840 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[1]  ; Clock        ; ENC1A       ; 0.000        ; 1.040      ; 3.186      ;
; 1.840 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[2]  ; Clock        ; ENC1A       ; 0.000        ; 1.040      ; 3.186      ;
; 1.840 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[3]  ; Clock        ; ENC1A       ; 0.000        ; 1.040      ; 3.186      ;
; 1.840 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[4]  ; Clock        ; ENC1A       ; 0.000        ; 1.040      ; 3.186      ;
; 1.840 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[5]  ; Clock        ; ENC1A       ; 0.000        ; 1.040      ; 3.186      ;
; 1.840 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[6]  ; Clock        ; ENC1A       ; 0.000        ; 1.040      ; 3.186      ;
; 1.840 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[7]  ; Clock        ; ENC1A       ; 0.000        ; 1.040      ; 3.186      ;
; 1.840 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[8]  ; Clock        ; ENC1A       ; 0.000        ; 1.040      ; 3.186      ;
; 1.840 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[9]  ; Clock        ; ENC1A       ; 0.000        ; 1.040      ; 3.186      ;
; 1.840 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[10] ; Clock        ; ENC1A       ; 0.000        ; 1.040      ; 3.186      ;
; 1.840 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[11] ; Clock        ; ENC1A       ; 0.000        ; 1.040      ; 3.186      ;
; 1.840 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[12] ; Clock        ; ENC1A       ; 0.000        ; 1.040      ; 3.186      ;
; 1.840 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[13] ; Clock        ; ENC1A       ; 0.000        ; 1.040      ; 3.186      ;
; 1.840 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[14] ; Clock        ; ENC1A       ; 0.000        ; 1.040      ; 3.186      ;
; 1.840 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[15] ; Clock        ; ENC1A       ; 0.000        ; 1.040      ; 3.186      ;
+-------+---------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Clock'                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; -1.941 ; 1.000        ; 2.941          ; Port Rate        ; Clock ; Rise       ; Clock                        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock ; Rise       ; FSM:inst14|ResetOut          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst14|ResetOut          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock ; Rise       ; FSM:inst14|SclkInt           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst14|SclkInt           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock ; Rise       ; FSM:inst14|clockedin         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst14|clockedin         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock ; Rise       ; FSM:inst14|count[0]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst14|count[0]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock ; Rise       ; FSM:inst14|count[10]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst14|count[10]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock ; Rise       ; FSM:inst14|count[11]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst14|count[11]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock ; Rise       ; FSM:inst14|count[12]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst14|count[12]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock ; Rise       ; FSM:inst14|count[13]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst14|count[13]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock ; Rise       ; FSM:inst14|count[14]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst14|count[14]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock ; Rise       ; FSM:inst14|count[15]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst14|count[15]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock ; Rise       ; FSM:inst14|count[16]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst14|count[16]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock ; Rise       ; FSM:inst14|count[17]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst14|count[17]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock ; Rise       ; FSM:inst14|count[18]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst14|count[18]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock ; Rise       ; FSM:inst14|count[19]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst14|count[19]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock ; Rise       ; FSM:inst14|count[1]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst14|count[1]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock ; Rise       ; FSM:inst14|count[20]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst14|count[20]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock ; Rise       ; FSM:inst14|count[21]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst14|count[21]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock ; Rise       ; FSM:inst14|count[22]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst14|count[22]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock ; Rise       ; FSM:inst14|count[23]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst14|count[23]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock ; Rise       ; FSM:inst14|count[24]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst14|count[24]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock ; Rise       ; FSM:inst14|count[25]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst14|count[25]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock ; Rise       ; FSM:inst14|count[26]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst14|count[26]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock ; Rise       ; FSM:inst14|count[27]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst14|count[27]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock ; Rise       ; FSM:inst14|count[28]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst14|count[28]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock ; Rise       ; FSM:inst14|count[29]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst14|count[29]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock ; Rise       ; FSM:inst14|count[2]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst14|count[2]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock ; Rise       ; FSM:inst14|count[30]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst14|count[30]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock ; Rise       ; FSM:inst14|count[31]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst14|count[31]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock ; Rise       ; FSM:inst14|count[3]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst14|count[3]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock ; Rise       ; FSM:inst14|count[4]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst14|count[4]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock ; Rise       ; FSM:inst14|count[5]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst14|count[5]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock ; Rise       ; FSM:inst14|count[6]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst14|count[6]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock ; Rise       ; FSM:inst14|count[7]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst14|count[7]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock ; Rise       ; FSM:inst14|count[8]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst14|count[8]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock ; Rise       ; FSM:inst14|count[9]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst14|count[9]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock ; Rise       ; FSM:inst14|dataregister[0]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst14|dataregister[0]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock ; Rise       ; FSM:inst14|dataregister[100] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst14|dataregister[100] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock ; Rise       ; FSM:inst14|dataregister[101] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst14|dataregister[101] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock ; Rise       ; FSM:inst14|dataregister[102] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst14|dataregister[102] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock ; Rise       ; FSM:inst14|dataregister[103] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst14|dataregister[103] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock ; Rise       ; FSM:inst14|dataregister[104] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst14|dataregister[104] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock ; Rise       ; FSM:inst14|dataregister[105] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst14|dataregister[105] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock ; Rise       ; FSM:inst14|dataregister[106] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst14|dataregister[106] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock ; Rise       ; FSM:inst14|dataregister[107] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst14|dataregister[107] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock ; Rise       ; FSM:inst14|dataregister[108] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst14|dataregister[108] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock ; Rise       ; FSM:inst14|dataregister[109] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst14|dataregister[109] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock ; Rise       ; FSM:inst14|dataregister[10]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst14|dataregister[10]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock ; Rise       ; FSM:inst14|dataregister[110] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst14|dataregister[110] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock ; Rise       ; FSM:inst14|dataregister[111] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst14|dataregister[111] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock ; Rise       ; FSM:inst14|dataregister[112] ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'ENC1A'                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -1.777 ; 1.000        ; 2.777          ; Port Rate        ; ENC1A ; Rise       ; ENC1A                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[10] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[10] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[11] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[11] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[12] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[12] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[13] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[13] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[14] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[14] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[15] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[15] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[16] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[16] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[17] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[17] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[18] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[18] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[19] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[19] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[20] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[20] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[21] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[21] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[22] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[22] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[23] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[23] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[24] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[24] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[25] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[25] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[26] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[26] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[27] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[27] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[28] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[28] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[29] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[29] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[30] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[30] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[31] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[31] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[4]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[4]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[5]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[5]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[6]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[6]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[7]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[7]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[8]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[8]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[9]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ENC1A ; Rise       ; ENC1A|combout             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ENC1A ; Rise       ; ENC1A|combout             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ENC1A ; Rise       ; inst5|COUNT_1[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ENC1A ; Rise       ; inst5|COUNT_1[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ENC1A ; Rise       ; inst5|COUNT_1[10]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ENC1A ; Rise       ; inst5|COUNT_1[10]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ENC1A ; Rise       ; inst5|COUNT_1[11]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ENC1A ; Rise       ; inst5|COUNT_1[11]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ENC1A ; Rise       ; inst5|COUNT_1[12]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ENC1A ; Rise       ; inst5|COUNT_1[12]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ENC1A ; Rise       ; inst5|COUNT_1[13]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ENC1A ; Rise       ; inst5|COUNT_1[13]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ENC1A ; Rise       ; inst5|COUNT_1[14]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ENC1A ; Rise       ; inst5|COUNT_1[14]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ENC1A ; Rise       ; inst5|COUNT_1[15]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ENC1A ; Rise       ; inst5|COUNT_1[15]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ENC1A ; Rise       ; inst5|COUNT_1[16]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ENC1A ; Rise       ; inst5|COUNT_1[16]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ENC1A ; Rise       ; inst5|COUNT_1[17]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ENC1A ; Rise       ; inst5|COUNT_1[17]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ENC1A ; Rise       ; inst5|COUNT_1[18]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ENC1A ; Rise       ; inst5|COUNT_1[18]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ENC1A ; Rise       ; inst5|COUNT_1[19]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ENC1A ; Rise       ; inst5|COUNT_1[19]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ENC1A ; Rise       ; inst5|COUNT_1[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ENC1A ; Rise       ; inst5|COUNT_1[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ENC1A ; Rise       ; inst5|COUNT_1[20]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ENC1A ; Rise       ; inst5|COUNT_1[20]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ENC1A ; Rise       ; inst5|COUNT_1[21]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ENC1A ; Rise       ; inst5|COUNT_1[21]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ENC1A ; Rise       ; inst5|COUNT_1[22]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ENC1A ; Rise       ; inst5|COUNT_1[22]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ENC1A ; Rise       ; inst5|COUNT_1[23]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ENC1A ; Rise       ; inst5|COUNT_1[23]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ENC1A ; Rise       ; inst5|COUNT_1[24]|clk     ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'ENC2A'                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -1.777 ; 1.000        ; 2.777          ; Port Rate        ; ENC2A ; Rise       ; ENC2A                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[10] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[10] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[11] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[11] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[12] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[12] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[13] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[13] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[14] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[14] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[15] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[15] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[16] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[16] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[17] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[17] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[18] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[18] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[19] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[19] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[20] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[20] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[21] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[21] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[22] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[22] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[23] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[23] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[24] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[24] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[25] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[25] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[26] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[26] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[27] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[27] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[28] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[28] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[29] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[29] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[30] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[30] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[31] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[31] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[4]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[4]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[5]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[5]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[6]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[6]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[7]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[7]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[8]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[8]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[9]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ENC2A ; Rise       ; ENC2A|combout             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ENC2A ; Rise       ; ENC2A|combout             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ENC2A ; Rise       ; inst5|COUNT_2[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ENC2A ; Rise       ; inst5|COUNT_2[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ENC2A ; Rise       ; inst5|COUNT_2[10]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ENC2A ; Rise       ; inst5|COUNT_2[10]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ENC2A ; Rise       ; inst5|COUNT_2[11]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ENC2A ; Rise       ; inst5|COUNT_2[11]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ENC2A ; Rise       ; inst5|COUNT_2[12]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ENC2A ; Rise       ; inst5|COUNT_2[12]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ENC2A ; Rise       ; inst5|COUNT_2[13]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ENC2A ; Rise       ; inst5|COUNT_2[13]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ENC2A ; Rise       ; inst5|COUNT_2[14]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ENC2A ; Rise       ; inst5|COUNT_2[14]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ENC2A ; Rise       ; inst5|COUNT_2[15]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ENC2A ; Rise       ; inst5|COUNT_2[15]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ENC2A ; Rise       ; inst5|COUNT_2[16]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ENC2A ; Rise       ; inst5|COUNT_2[16]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ENC2A ; Rise       ; inst5|COUNT_2[17]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ENC2A ; Rise       ; inst5|COUNT_2[17]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ENC2A ; Rise       ; inst5|COUNT_2[18]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ENC2A ; Rise       ; inst5|COUNT_2[18]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ENC2A ; Rise       ; inst5|COUNT_2[19]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ENC2A ; Rise       ; inst5|COUNT_2[19]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ENC2A ; Rise       ; inst5|COUNT_2[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ENC2A ; Rise       ; inst5|COUNT_2[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ENC2A ; Rise       ; inst5|COUNT_2[20]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ENC2A ; Rise       ; inst5|COUNT_2[20]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ENC2A ; Rise       ; inst5|COUNT_2[21]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ENC2A ; Rise       ; inst5|COUNT_2[21]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ENC2A ; Rise       ; inst5|COUNT_2[22]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ENC2A ; Rise       ; inst5|COUNT_2[22]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ENC2A ; Rise       ; inst5|COUNT_2[23]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ENC2A ; Rise       ; inst5|COUNT_2[23]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ENC2A ; Rise       ; inst5|COUNT_2[24]|clk     ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'ResetIn'                                                                              ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------------+
; -1.777 ; 1.000        ; 2.777          ; Port Rate        ; ResetIn ; Rise       ; ResetIn                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ResetIn ; Rise       ; FSM:inst14|shiftregister[0]~latch   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ResetIn ; Rise       ; FSM:inst14|shiftregister[0]~latch   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ResetIn ; Rise       ; FSM:inst14|shiftregister[100]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ResetIn ; Rise       ; FSM:inst14|shiftregister[100]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ResetIn ; Rise       ; FSM:inst14|shiftregister[101]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ResetIn ; Rise       ; FSM:inst14|shiftregister[101]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ResetIn ; Rise       ; FSM:inst14|shiftregister[102]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ResetIn ; Rise       ; FSM:inst14|shiftregister[102]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ResetIn ; Rise       ; FSM:inst14|shiftregister[103]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ResetIn ; Rise       ; FSM:inst14|shiftregister[103]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ResetIn ; Rise       ; FSM:inst14|shiftregister[104]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ResetIn ; Rise       ; FSM:inst14|shiftregister[104]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ResetIn ; Rise       ; FSM:inst14|shiftregister[105]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ResetIn ; Rise       ; FSM:inst14|shiftregister[105]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ResetIn ; Rise       ; FSM:inst14|shiftregister[106]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ResetIn ; Rise       ; FSM:inst14|shiftregister[106]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ResetIn ; Rise       ; FSM:inst14|shiftregister[107]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ResetIn ; Rise       ; FSM:inst14|shiftregister[107]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ResetIn ; Rise       ; FSM:inst14|shiftregister[108]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ResetIn ; Rise       ; FSM:inst14|shiftregister[108]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ResetIn ; Rise       ; FSM:inst14|shiftregister[109]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ResetIn ; Rise       ; FSM:inst14|shiftregister[109]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ResetIn ; Rise       ; FSM:inst14|shiftregister[10]~latch  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ResetIn ; Rise       ; FSM:inst14|shiftregister[10]~latch  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ResetIn ; Rise       ; FSM:inst14|shiftregister[110]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ResetIn ; Rise       ; FSM:inst14|shiftregister[110]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ResetIn ; Rise       ; FSM:inst14|shiftregister[111]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ResetIn ; Rise       ; FSM:inst14|shiftregister[111]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ResetIn ; Rise       ; FSM:inst14|shiftregister[112]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ResetIn ; Rise       ; FSM:inst14|shiftregister[112]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ResetIn ; Rise       ; FSM:inst14|shiftregister[113]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ResetIn ; Rise       ; FSM:inst14|shiftregister[113]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ResetIn ; Rise       ; FSM:inst14|shiftregister[114]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ResetIn ; Rise       ; FSM:inst14|shiftregister[114]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ResetIn ; Rise       ; FSM:inst14|shiftregister[115]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ResetIn ; Rise       ; FSM:inst14|shiftregister[115]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ResetIn ; Rise       ; FSM:inst14|shiftregister[116]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ResetIn ; Rise       ; FSM:inst14|shiftregister[116]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ResetIn ; Rise       ; FSM:inst14|shiftregister[117]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ResetIn ; Rise       ; FSM:inst14|shiftregister[117]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ResetIn ; Rise       ; FSM:inst14|shiftregister[118]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ResetIn ; Rise       ; FSM:inst14|shiftregister[118]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ResetIn ; Rise       ; FSM:inst14|shiftregister[119]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ResetIn ; Rise       ; FSM:inst14|shiftregister[119]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ResetIn ; Rise       ; FSM:inst14|shiftregister[11]~latch  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ResetIn ; Rise       ; FSM:inst14|shiftregister[11]~latch  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ResetIn ; Rise       ; FSM:inst14|shiftregister[120]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ResetIn ; Rise       ; FSM:inst14|shiftregister[120]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ResetIn ; Rise       ; FSM:inst14|shiftregister[121]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ResetIn ; Rise       ; FSM:inst14|shiftregister[121]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ResetIn ; Rise       ; FSM:inst14|shiftregister[122]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ResetIn ; Rise       ; FSM:inst14|shiftregister[122]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ResetIn ; Rise       ; FSM:inst14|shiftregister[123]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ResetIn ; Rise       ; FSM:inst14|shiftregister[123]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ResetIn ; Rise       ; FSM:inst14|shiftregister[124]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ResetIn ; Rise       ; FSM:inst14|shiftregister[124]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ResetIn ; Rise       ; FSM:inst14|shiftregister[125]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ResetIn ; Rise       ; FSM:inst14|shiftregister[125]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ResetIn ; Rise       ; FSM:inst14|shiftregister[126]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ResetIn ; Rise       ; FSM:inst14|shiftregister[126]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ResetIn ; Rise       ; FSM:inst14|shiftregister[127]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ResetIn ; Rise       ; FSM:inst14|shiftregister[127]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ResetIn ; Rise       ; FSM:inst14|shiftregister[128]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ResetIn ; Rise       ; FSM:inst14|shiftregister[128]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ResetIn ; Rise       ; FSM:inst14|shiftregister[129]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ResetIn ; Rise       ; FSM:inst14|shiftregister[129]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ResetIn ; Rise       ; FSM:inst14|shiftregister[12]~latch  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ResetIn ; Rise       ; FSM:inst14|shiftregister[12]~latch  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ResetIn ; Rise       ; FSM:inst14|shiftregister[130]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ResetIn ; Rise       ; FSM:inst14|shiftregister[130]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ResetIn ; Rise       ; FSM:inst14|shiftregister[131]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ResetIn ; Rise       ; FSM:inst14|shiftregister[131]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ResetIn ; Rise       ; FSM:inst14|shiftregister[132]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ResetIn ; Rise       ; FSM:inst14|shiftregister[132]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ResetIn ; Rise       ; FSM:inst14|shiftregister[133]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ResetIn ; Rise       ; FSM:inst14|shiftregister[133]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ResetIn ; Rise       ; FSM:inst14|shiftregister[134]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ResetIn ; Rise       ; FSM:inst14|shiftregister[134]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ResetIn ; Rise       ; FSM:inst14|shiftregister[135]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ResetIn ; Rise       ; FSM:inst14|shiftregister[135]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ResetIn ; Rise       ; FSM:inst14|shiftregister[136]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ResetIn ; Rise       ; FSM:inst14|shiftregister[136]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ResetIn ; Rise       ; FSM:inst14|shiftregister[137]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ResetIn ; Rise       ; FSM:inst14|shiftregister[137]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ResetIn ; Rise       ; FSM:inst14|shiftregister[138]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ResetIn ; Rise       ; FSM:inst14|shiftregister[138]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ResetIn ; Rise       ; FSM:inst14|shiftregister[139]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ResetIn ; Rise       ; FSM:inst14|shiftregister[139]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ResetIn ; Rise       ; FSM:inst14|shiftregister[13]~latch  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ResetIn ; Rise       ; FSM:inst14|shiftregister[13]~latch  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ResetIn ; Rise       ; FSM:inst14|shiftregister[140]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ResetIn ; Rise       ; FSM:inst14|shiftregister[140]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ResetIn ; Rise       ; FSM:inst14|shiftregister[141]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ResetIn ; Rise       ; FSM:inst14|shiftregister[141]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ResetIn ; Rise       ; FSM:inst14|shiftregister[142]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ResetIn ; Rise       ; FSM:inst14|shiftregister[142]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ResetIn ; Rise       ; FSM:inst14|shiftregister[143]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ResetIn ; Rise       ; FSM:inst14|shiftregister[143]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ResetIn ; Rise       ; FSM:inst14|shiftregister[144]~latch ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Din       ; Clock      ; 4.654 ; 4.654 ; Rise       ; Clock           ;
; ResetIn   ; Clock      ; 7.507 ; 7.507 ; Rise       ; Clock           ;
; Rx        ; Clock      ; 5.373 ; 5.373 ; Rise       ; Clock           ;
; Rx2       ; Clock      ; 5.387 ; 5.387 ; Rise       ; Clock           ;
; SPI_DIN   ; Clock      ; 4.818 ; 4.818 ; Rise       ; Clock           ;
; Topbit    ; Clock      ; 9.419 ; 9.419 ; Rise       ; Clock           ;
; ENC1B     ; ENC1A      ; 7.897 ; 7.897 ; Rise       ; ENC1A           ;
; ENC2B     ; ENC2A      ; 8.064 ; 8.064 ; Rise       ; ENC2A           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Din       ; Clock      ; -4.388 ; -4.388 ; Rise       ; Clock           ;
; ResetIn   ; Clock      ; -2.512 ; -2.512 ; Rise       ; Clock           ;
; Rx        ; Clock      ; -4.761 ; -4.761 ; Rise       ; Clock           ;
; Rx2       ; Clock      ; -4.517 ; -4.517 ; Rise       ; Clock           ;
; SPI_DIN   ; Clock      ; -4.552 ; -4.552 ; Rise       ; Clock           ;
; Topbit    ; Clock      ; -4.926 ; -4.926 ; Rise       ; Clock           ;
; ENC1B     ; ENC1A      ; -3.477 ; -3.477 ; Rise       ; ENC1A           ;
; ENC2B     ; ENC2A      ; -4.070 ; -4.070 ; Rise       ; ENC2A           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Dout      ; Clock      ; 8.447 ; 8.447 ; Rise       ; Clock           ;
; ResetOut  ; Clock      ; 8.847 ; 8.847 ; Rise       ; Clock           ;
; SPICLOCK  ; Clock      ; 8.614 ; 8.614 ; Rise       ; Clock           ;
; SclkOut   ; Clock      ; 8.857 ; 8.857 ; Rise       ; Clock           ;
; TESTOUT   ; Clock      ; 8.770 ; 8.770 ; Rise       ; Clock           ;
; TX2       ; Clock      ; 8.128 ; 8.128 ; Rise       ; Clock           ;
; Tx        ; Clock      ; 7.732 ; 7.732 ; Rise       ; Clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Dout      ; Clock      ; 8.447 ; 8.447 ; Rise       ; Clock           ;
; ResetOut  ; Clock      ; 8.847 ; 8.847 ; Rise       ; Clock           ;
; SPICLOCK  ; Clock      ; 8.614 ; 8.614 ; Rise       ; Clock           ;
; SclkOut   ; Clock      ; 8.857 ; 8.857 ; Rise       ; Clock           ;
; TESTOUT   ; Clock      ; 8.770 ; 8.770 ; Rise       ; Clock           ;
; TX2       ; Clock      ; 8.128 ; 8.128 ; Rise       ; Clock           ;
; Tx        ; Clock      ; 7.732 ; 7.732 ; Rise       ; Clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------+
; Fast Model Setup Summary         ;
+---------+--------+---------------+
; Clock   ; Slack  ; End Point TNS ;
+---------+--------+---------------+
; Clock   ; -2.054 ; -939.190      ;
; ENC2A   ; -0.854 ; -9.452        ;
; ENC1A   ; -0.845 ; -9.308        ;
; ResetIn ; -0.049 ; -0.049        ;
+---------+--------+---------------+


+----------------------------------+
; Fast Model Hold Summary          ;
+---------+--------+---------------+
; Clock   ; Slack  ; End Point TNS ;
+---------+--------+---------------+
; Clock   ; -0.029 ; -0.079        ;
; ENC2A   ; 0.238  ; 0.000         ;
; ResetIn ; 0.260  ; 0.000         ;
; ENC1A   ; 0.355  ; 0.000         ;
+---------+--------+---------------+


+--------------------------------+
; Fast Model Recovery Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; ENC1A ; -0.037 ; -0.800        ;
; Clock ; 0.054  ; 0.000         ;
; ENC2A ; 0.101  ; 0.000         ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; Clock ; 0.124 ; 0.000         ;
; ENC2A ; 0.731 ; 0.000         ;
; ENC1A ; 0.874 ; 0.000         ;
+-------+-------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; Clock   ; -1.380 ; -911.380            ;
; ENC1A   ; -1.222 ; -33.222             ;
; ENC2A   ; -1.222 ; -33.222             ;
; ResetIn ; -1.222 ; -1.222              ;
+---------+--------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Clock'                                                                                                                                    ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.054 ; UartController:inst3|packetnumber[19] ; UartController:inst3|packetnumber[0]  ; Clock        ; Clock       ; 1.000        ; -0.012     ; 3.074      ;
; -2.054 ; UartController:inst3|packetnumber[19] ; UartController:inst3|packetnumber[1]  ; Clock        ; Clock       ; 1.000        ; -0.012     ; 3.074      ;
; -2.054 ; UartController:inst3|packetnumber[19] ; UartController:inst3|packetnumber[2]  ; Clock        ; Clock       ; 1.000        ; -0.012     ; 3.074      ;
; -2.054 ; UartController:inst3|packetnumber[19] ; UartController:inst3|packetnumber[3]  ; Clock        ; Clock       ; 1.000        ; -0.012     ; 3.074      ;
; -2.054 ; UartController:inst3|packetnumber[19] ; UartController:inst3|packetnumber[4]  ; Clock        ; Clock       ; 1.000        ; -0.012     ; 3.074      ;
; -2.054 ; UartController:inst3|packetnumber[19] ; UartController:inst3|packetnumber[6]  ; Clock        ; Clock       ; 1.000        ; -0.012     ; 3.074      ;
; -2.054 ; UartController:inst3|packetnumber[19] ; UartController:inst3|packetnumber[7]  ; Clock        ; Clock       ; 1.000        ; -0.012     ; 3.074      ;
; -2.054 ; UartController:inst3|packetnumber[19] ; UartController:inst3|packetnumber[8]  ; Clock        ; Clock       ; 1.000        ; -0.012     ; 3.074      ;
; -2.054 ; UartController:inst3|packetnumber[19] ; UartController:inst3|packetnumber[9]  ; Clock        ; Clock       ; 1.000        ; -0.012     ; 3.074      ;
; -2.054 ; UartController:inst3|packetnumber[19] ; UartController:inst3|packetnumber[10] ; Clock        ; Clock       ; 1.000        ; -0.012     ; 3.074      ;
; -2.054 ; UartController:inst3|packetnumber[19] ; UartController:inst3|packetnumber[11] ; Clock        ; Clock       ; 1.000        ; -0.012     ; 3.074      ;
; -2.054 ; UartController:inst3|packetnumber[19] ; UartController:inst3|packetnumber[13] ; Clock        ; Clock       ; 1.000        ; -0.012     ; 3.074      ;
; -2.054 ; UartController:inst3|packetnumber[19] ; UartController:inst3|packetnumber[14] ; Clock        ; Clock       ; 1.000        ; -0.012     ; 3.074      ;
; -2.054 ; UartController:inst3|packetnumber[19] ; UartController:inst3|packetnumber[15] ; Clock        ; Clock       ; 1.000        ; -0.012     ; 3.074      ;
; -2.054 ; UartController:inst3|packetnumber[19] ; UartController:inst3|packetnumber[12] ; Clock        ; Clock       ; 1.000        ; -0.012     ; 3.074      ;
; -2.054 ; UartController:inst3|packetnumber[19] ; UartController:inst3|packetnumber[5]  ; Clock        ; Clock       ; 1.000        ; -0.012     ; 3.074      ;
; -2.040 ; UartController:inst3|packetnumber[20] ; UartController:inst3|packetnumber[0]  ; Clock        ; Clock       ; 1.000        ; -0.012     ; 3.060      ;
; -2.040 ; UartController:inst3|packetnumber[20] ; UartController:inst3|packetnumber[1]  ; Clock        ; Clock       ; 1.000        ; -0.012     ; 3.060      ;
; -2.040 ; UartController:inst3|packetnumber[20] ; UartController:inst3|packetnumber[2]  ; Clock        ; Clock       ; 1.000        ; -0.012     ; 3.060      ;
; -2.040 ; UartController:inst3|packetnumber[20] ; UartController:inst3|packetnumber[3]  ; Clock        ; Clock       ; 1.000        ; -0.012     ; 3.060      ;
; -2.040 ; UartController:inst3|packetnumber[20] ; UartController:inst3|packetnumber[4]  ; Clock        ; Clock       ; 1.000        ; -0.012     ; 3.060      ;
; -2.040 ; UartController:inst3|packetnumber[20] ; UartController:inst3|packetnumber[6]  ; Clock        ; Clock       ; 1.000        ; -0.012     ; 3.060      ;
; -2.040 ; UartController:inst3|packetnumber[20] ; UartController:inst3|packetnumber[7]  ; Clock        ; Clock       ; 1.000        ; -0.012     ; 3.060      ;
; -2.040 ; UartController:inst3|packetnumber[20] ; UartController:inst3|packetnumber[8]  ; Clock        ; Clock       ; 1.000        ; -0.012     ; 3.060      ;
; -2.040 ; UartController:inst3|packetnumber[20] ; UartController:inst3|packetnumber[9]  ; Clock        ; Clock       ; 1.000        ; -0.012     ; 3.060      ;
; -2.040 ; UartController:inst3|packetnumber[20] ; UartController:inst3|packetnumber[10] ; Clock        ; Clock       ; 1.000        ; -0.012     ; 3.060      ;
; -2.040 ; UartController:inst3|packetnumber[20] ; UartController:inst3|packetnumber[11] ; Clock        ; Clock       ; 1.000        ; -0.012     ; 3.060      ;
; -2.040 ; UartController:inst3|packetnumber[20] ; UartController:inst3|packetnumber[13] ; Clock        ; Clock       ; 1.000        ; -0.012     ; 3.060      ;
; -2.040 ; UartController:inst3|packetnumber[20] ; UartController:inst3|packetnumber[14] ; Clock        ; Clock       ; 1.000        ; -0.012     ; 3.060      ;
; -2.040 ; UartController:inst3|packetnumber[20] ; UartController:inst3|packetnumber[15] ; Clock        ; Clock       ; 1.000        ; -0.012     ; 3.060      ;
; -2.040 ; UartController:inst3|packetnumber[20] ; UartController:inst3|packetnumber[12] ; Clock        ; Clock       ; 1.000        ; -0.012     ; 3.060      ;
; -2.040 ; UartController:inst3|packetnumber[20] ; UartController:inst3|packetnumber[5]  ; Clock        ; Clock       ; 1.000        ; -0.012     ; 3.060      ;
; -2.028 ; UartController:inst3|packetnumber[17] ; UartController:inst3|packetnumber[0]  ; Clock        ; Clock       ; 1.000        ; -0.012     ; 3.048      ;
; -2.028 ; UartController:inst3|packetnumber[17] ; UartController:inst3|packetnumber[1]  ; Clock        ; Clock       ; 1.000        ; -0.012     ; 3.048      ;
; -2.028 ; UartController:inst3|packetnumber[17] ; UartController:inst3|packetnumber[2]  ; Clock        ; Clock       ; 1.000        ; -0.012     ; 3.048      ;
; -2.028 ; UartController:inst3|packetnumber[17] ; UartController:inst3|packetnumber[3]  ; Clock        ; Clock       ; 1.000        ; -0.012     ; 3.048      ;
; -2.028 ; UartController:inst3|packetnumber[17] ; UartController:inst3|packetnumber[4]  ; Clock        ; Clock       ; 1.000        ; -0.012     ; 3.048      ;
; -2.028 ; UartController:inst3|packetnumber[17] ; UartController:inst3|packetnumber[6]  ; Clock        ; Clock       ; 1.000        ; -0.012     ; 3.048      ;
; -2.028 ; UartController:inst3|packetnumber[17] ; UartController:inst3|packetnumber[7]  ; Clock        ; Clock       ; 1.000        ; -0.012     ; 3.048      ;
; -2.028 ; UartController:inst3|packetnumber[17] ; UartController:inst3|packetnumber[8]  ; Clock        ; Clock       ; 1.000        ; -0.012     ; 3.048      ;
; -2.028 ; UartController:inst3|packetnumber[17] ; UartController:inst3|packetnumber[9]  ; Clock        ; Clock       ; 1.000        ; -0.012     ; 3.048      ;
; -2.028 ; UartController:inst3|packetnumber[17] ; UartController:inst3|packetnumber[10] ; Clock        ; Clock       ; 1.000        ; -0.012     ; 3.048      ;
; -2.028 ; UartController:inst3|packetnumber[17] ; UartController:inst3|packetnumber[11] ; Clock        ; Clock       ; 1.000        ; -0.012     ; 3.048      ;
; -2.028 ; UartController:inst3|packetnumber[17] ; UartController:inst3|packetnumber[13] ; Clock        ; Clock       ; 1.000        ; -0.012     ; 3.048      ;
; -2.028 ; UartController:inst3|packetnumber[17] ; UartController:inst3|packetnumber[14] ; Clock        ; Clock       ; 1.000        ; -0.012     ; 3.048      ;
; -2.028 ; UartController:inst3|packetnumber[17] ; UartController:inst3|packetnumber[15] ; Clock        ; Clock       ; 1.000        ; -0.012     ; 3.048      ;
; -2.028 ; UartController:inst3|packetnumber[17] ; UartController:inst3|packetnumber[12] ; Clock        ; Clock       ; 1.000        ; -0.012     ; 3.048      ;
; -2.028 ; UartController:inst3|packetnumber[17] ; UartController:inst3|packetnumber[5]  ; Clock        ; Clock       ; 1.000        ; -0.012     ; 3.048      ;
; -2.024 ; UartController:inst3|packetnumber[22] ; UartController:inst3|packetnumber[0]  ; Clock        ; Clock       ; 1.000        ; -0.012     ; 3.044      ;
; -2.024 ; UartController:inst3|packetnumber[22] ; UartController:inst3|packetnumber[1]  ; Clock        ; Clock       ; 1.000        ; -0.012     ; 3.044      ;
; -2.024 ; UartController:inst3|packetnumber[22] ; UartController:inst3|packetnumber[2]  ; Clock        ; Clock       ; 1.000        ; -0.012     ; 3.044      ;
; -2.024 ; UartController:inst3|packetnumber[22] ; UartController:inst3|packetnumber[3]  ; Clock        ; Clock       ; 1.000        ; -0.012     ; 3.044      ;
; -2.024 ; UartController:inst3|packetnumber[22] ; UartController:inst3|packetnumber[4]  ; Clock        ; Clock       ; 1.000        ; -0.012     ; 3.044      ;
; -2.024 ; UartController:inst3|packetnumber[22] ; UartController:inst3|packetnumber[6]  ; Clock        ; Clock       ; 1.000        ; -0.012     ; 3.044      ;
; -2.024 ; UartController:inst3|packetnumber[22] ; UartController:inst3|packetnumber[7]  ; Clock        ; Clock       ; 1.000        ; -0.012     ; 3.044      ;
; -2.024 ; UartController:inst3|packetnumber[22] ; UartController:inst3|packetnumber[8]  ; Clock        ; Clock       ; 1.000        ; -0.012     ; 3.044      ;
; -2.024 ; UartController:inst3|packetnumber[22] ; UartController:inst3|packetnumber[9]  ; Clock        ; Clock       ; 1.000        ; -0.012     ; 3.044      ;
; -2.024 ; UartController:inst3|packetnumber[22] ; UartController:inst3|packetnumber[10] ; Clock        ; Clock       ; 1.000        ; -0.012     ; 3.044      ;
; -2.024 ; UartController:inst3|packetnumber[22] ; UartController:inst3|packetnumber[11] ; Clock        ; Clock       ; 1.000        ; -0.012     ; 3.044      ;
; -2.024 ; UartController:inst3|packetnumber[22] ; UartController:inst3|packetnumber[13] ; Clock        ; Clock       ; 1.000        ; -0.012     ; 3.044      ;
; -2.024 ; UartController:inst3|packetnumber[22] ; UartController:inst3|packetnumber[14] ; Clock        ; Clock       ; 1.000        ; -0.012     ; 3.044      ;
; -2.024 ; UartController:inst3|packetnumber[22] ; UartController:inst3|packetnumber[15] ; Clock        ; Clock       ; 1.000        ; -0.012     ; 3.044      ;
; -2.024 ; UartController:inst3|packetnumber[22] ; UartController:inst3|packetnumber[12] ; Clock        ; Clock       ; 1.000        ; -0.012     ; 3.044      ;
; -2.024 ; UartController:inst3|packetnumber[22] ; UartController:inst3|packetnumber[5]  ; Clock        ; Clock       ; 1.000        ; -0.012     ; 3.044      ;
; -1.988 ; UartController:inst3|packetnumber[28] ; UartController:inst3|packetnumber[0]  ; Clock        ; Clock       ; 1.000        ; -0.012     ; 3.008      ;
; -1.988 ; UartController:inst3|packetnumber[28] ; UartController:inst3|packetnumber[1]  ; Clock        ; Clock       ; 1.000        ; -0.012     ; 3.008      ;
; -1.988 ; UartController:inst3|packetnumber[28] ; UartController:inst3|packetnumber[2]  ; Clock        ; Clock       ; 1.000        ; -0.012     ; 3.008      ;
; -1.988 ; UartController:inst3|packetnumber[28] ; UartController:inst3|packetnumber[3]  ; Clock        ; Clock       ; 1.000        ; -0.012     ; 3.008      ;
; -1.988 ; UartController:inst3|packetnumber[28] ; UartController:inst3|packetnumber[4]  ; Clock        ; Clock       ; 1.000        ; -0.012     ; 3.008      ;
; -1.988 ; UartController:inst3|packetnumber[28] ; UartController:inst3|packetnumber[6]  ; Clock        ; Clock       ; 1.000        ; -0.012     ; 3.008      ;
; -1.988 ; UartController:inst3|packetnumber[28] ; UartController:inst3|packetnumber[7]  ; Clock        ; Clock       ; 1.000        ; -0.012     ; 3.008      ;
; -1.988 ; UartController:inst3|packetnumber[28] ; UartController:inst3|packetnumber[8]  ; Clock        ; Clock       ; 1.000        ; -0.012     ; 3.008      ;
; -1.988 ; UartController:inst3|packetnumber[28] ; UartController:inst3|packetnumber[9]  ; Clock        ; Clock       ; 1.000        ; -0.012     ; 3.008      ;
; -1.988 ; UartController:inst3|packetnumber[28] ; UartController:inst3|packetnumber[10] ; Clock        ; Clock       ; 1.000        ; -0.012     ; 3.008      ;
; -1.988 ; UartController:inst3|packetnumber[28] ; UartController:inst3|packetnumber[11] ; Clock        ; Clock       ; 1.000        ; -0.012     ; 3.008      ;
; -1.988 ; UartController:inst3|packetnumber[28] ; UartController:inst3|packetnumber[13] ; Clock        ; Clock       ; 1.000        ; -0.012     ; 3.008      ;
; -1.988 ; UartController:inst3|packetnumber[28] ; UartController:inst3|packetnumber[14] ; Clock        ; Clock       ; 1.000        ; -0.012     ; 3.008      ;
; -1.988 ; UartController:inst3|packetnumber[28] ; UartController:inst3|packetnumber[15] ; Clock        ; Clock       ; 1.000        ; -0.012     ; 3.008      ;
; -1.988 ; UartController:inst3|packetnumber[28] ; UartController:inst3|packetnumber[12] ; Clock        ; Clock       ; 1.000        ; -0.012     ; 3.008      ;
; -1.988 ; UartController:inst3|packetnumber[28] ; UartController:inst3|packetnumber[5]  ; Clock        ; Clock       ; 1.000        ; -0.012     ; 3.008      ;
; -1.982 ; UartController:inst3|packetnumber[16] ; UartController:inst3|packetnumber[0]  ; Clock        ; Clock       ; 1.000        ; -0.012     ; 3.002      ;
; -1.982 ; UartController:inst3|packetnumber[16] ; UartController:inst3|packetnumber[1]  ; Clock        ; Clock       ; 1.000        ; -0.012     ; 3.002      ;
; -1.982 ; UartController:inst3|packetnumber[16] ; UartController:inst3|packetnumber[2]  ; Clock        ; Clock       ; 1.000        ; -0.012     ; 3.002      ;
; -1.982 ; UartController:inst3|packetnumber[16] ; UartController:inst3|packetnumber[3]  ; Clock        ; Clock       ; 1.000        ; -0.012     ; 3.002      ;
; -1.982 ; UartController:inst3|packetnumber[16] ; UartController:inst3|packetnumber[4]  ; Clock        ; Clock       ; 1.000        ; -0.012     ; 3.002      ;
; -1.982 ; UartController:inst3|packetnumber[16] ; UartController:inst3|packetnumber[6]  ; Clock        ; Clock       ; 1.000        ; -0.012     ; 3.002      ;
; -1.982 ; UartController:inst3|packetnumber[16] ; UartController:inst3|packetnumber[7]  ; Clock        ; Clock       ; 1.000        ; -0.012     ; 3.002      ;
; -1.982 ; UartController:inst3|packetnumber[16] ; UartController:inst3|packetnumber[8]  ; Clock        ; Clock       ; 1.000        ; -0.012     ; 3.002      ;
; -1.982 ; UartController:inst3|packetnumber[16] ; UartController:inst3|packetnumber[9]  ; Clock        ; Clock       ; 1.000        ; -0.012     ; 3.002      ;
; -1.982 ; UartController:inst3|packetnumber[16] ; UartController:inst3|packetnumber[10] ; Clock        ; Clock       ; 1.000        ; -0.012     ; 3.002      ;
; -1.982 ; UartController:inst3|packetnumber[16] ; UartController:inst3|packetnumber[11] ; Clock        ; Clock       ; 1.000        ; -0.012     ; 3.002      ;
; -1.982 ; UartController:inst3|packetnumber[16] ; UartController:inst3|packetnumber[13] ; Clock        ; Clock       ; 1.000        ; -0.012     ; 3.002      ;
; -1.982 ; UartController:inst3|packetnumber[16] ; UartController:inst3|packetnumber[14] ; Clock        ; Clock       ; 1.000        ; -0.012     ; 3.002      ;
; -1.982 ; UartController:inst3|packetnumber[16] ; UartController:inst3|packetnumber[15] ; Clock        ; Clock       ; 1.000        ; -0.012     ; 3.002      ;
; -1.982 ; UartController:inst3|packetnumber[16] ; UartController:inst3|packetnumber[12] ; Clock        ; Clock       ; 1.000        ; -0.012     ; 3.002      ;
; -1.982 ; UartController:inst3|packetnumber[16] ; UartController:inst3|packetnumber[5]  ; Clock        ; Clock       ; 1.000        ; -0.012     ; 3.002      ;
; -1.971 ; UartController:inst3|packetnumber[5]  ; UartController:inst3|dout[0]          ; Clock        ; Clock       ; 1.000        ; 0.009      ; 3.012      ;
; -1.967 ; UartController:inst3|packetnumber[21] ; UartController:inst3|packetnumber[0]  ; Clock        ; Clock       ; 1.000        ; -0.012     ; 2.987      ;
; -1.967 ; UartController:inst3|packetnumber[21] ; UartController:inst3|packetnumber[1]  ; Clock        ; Clock       ; 1.000        ; -0.012     ; 2.987      ;
; -1.967 ; UartController:inst3|packetnumber[21] ; UartController:inst3|packetnumber[2]  ; Clock        ; Clock       ; 1.000        ; -0.012     ; 2.987      ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'ENC2A'                                                                                                            ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -0.854 ; Encoder:inst5|COUNT_2[0]  ; Encoder:inst5|COUNT_2[31] ; ENC2A        ; ENC2A       ; 1.000        ; -0.021     ; 1.865      ;
; -0.823 ; Encoder:inst5|COUNT_2[1]  ; Encoder:inst5|COUNT_2[31] ; ENC2A        ; ENC2A       ; 1.000        ; -0.021     ; 1.834      ;
; -0.819 ; Encoder:inst5|COUNT_2[0]  ; Encoder:inst5|COUNT_2[30] ; ENC2A        ; ENC2A       ; 1.000        ; -0.021     ; 1.830      ;
; -0.789 ; Encoder:inst5|COUNT_2[2]  ; Encoder:inst5|COUNT_2[31] ; ENC2A        ; ENC2A       ; 1.000        ; -0.021     ; 1.800      ;
; -0.788 ; Encoder:inst5|COUNT_2[1]  ; Encoder:inst5|COUNT_2[30] ; ENC2A        ; ENC2A       ; 1.000        ; -0.021     ; 1.799      ;
; -0.784 ; Encoder:inst5|COUNT_2[0]  ; Encoder:inst5|COUNT_2[29] ; ENC2A        ; ENC2A       ; 1.000        ; -0.021     ; 1.795      ;
; -0.767 ; Encoder:inst5|COUNT_2[3]  ; Encoder:inst5|COUNT_2[31] ; ENC2A        ; ENC2A       ; 1.000        ; -0.021     ; 1.778      ;
; -0.754 ; Encoder:inst5|COUNT_2[2]  ; Encoder:inst5|COUNT_2[30] ; ENC2A        ; ENC2A       ; 1.000        ; -0.021     ; 1.765      ;
; -0.753 ; Encoder:inst5|COUNT_2[1]  ; Encoder:inst5|COUNT_2[29] ; ENC2A        ; ENC2A       ; 1.000        ; -0.021     ; 1.764      ;
; -0.749 ; Encoder:inst5|COUNT_2[0]  ; Encoder:inst5|COUNT_2[28] ; ENC2A        ; ENC2A       ; 1.000        ; -0.021     ; 1.760      ;
; -0.732 ; Encoder:inst5|COUNT_2[3]  ; Encoder:inst5|COUNT_2[30] ; ENC2A        ; ENC2A       ; 1.000        ; -0.021     ; 1.743      ;
; -0.720 ; Encoder:inst5|COUNT_2[4]  ; Encoder:inst5|COUNT_2[31] ; ENC2A        ; ENC2A       ; 1.000        ; -0.021     ; 1.731      ;
; -0.719 ; Encoder:inst5|COUNT_2[2]  ; Encoder:inst5|COUNT_2[29] ; ENC2A        ; ENC2A       ; 1.000        ; -0.021     ; 1.730      ;
; -0.718 ; Encoder:inst5|COUNT_2[1]  ; Encoder:inst5|COUNT_2[28] ; ENC2A        ; ENC2A       ; 1.000        ; -0.021     ; 1.729      ;
; -0.714 ; Encoder:inst5|COUNT_2[0]  ; Encoder:inst5|COUNT_2[27] ; ENC2A        ; ENC2A       ; 1.000        ; -0.021     ; 1.725      ;
; -0.698 ; Encoder:inst5|COUNT_2[5]  ; Encoder:inst5|COUNT_2[31] ; ENC2A        ; ENC2A       ; 1.000        ; -0.021     ; 1.709      ;
; -0.697 ; Encoder:inst5|COUNT_2[3]  ; Encoder:inst5|COUNT_2[29] ; ENC2A        ; ENC2A       ; 1.000        ; -0.021     ; 1.708      ;
; -0.685 ; Encoder:inst5|COUNT_2[4]  ; Encoder:inst5|COUNT_2[30] ; ENC2A        ; ENC2A       ; 1.000        ; -0.021     ; 1.696      ;
; -0.684 ; Encoder:inst5|COUNT_2[2]  ; Encoder:inst5|COUNT_2[28] ; ENC2A        ; ENC2A       ; 1.000        ; -0.021     ; 1.695      ;
; -0.683 ; Encoder:inst5|COUNT_2[1]  ; Encoder:inst5|COUNT_2[27] ; ENC2A        ; ENC2A       ; 1.000        ; -0.021     ; 1.694      ;
; -0.679 ; Encoder:inst5|COUNT_2[0]  ; Encoder:inst5|COUNT_2[26] ; ENC2A        ; ENC2A       ; 1.000        ; -0.021     ; 1.690      ;
; -0.663 ; Encoder:inst5|COUNT_2[6]  ; Encoder:inst5|COUNT_2[31] ; ENC2A        ; ENC2A       ; 1.000        ; -0.021     ; 1.674      ;
; -0.663 ; Encoder:inst5|COUNT_2[5]  ; Encoder:inst5|COUNT_2[30] ; ENC2A        ; ENC2A       ; 1.000        ; -0.021     ; 1.674      ;
; -0.662 ; Encoder:inst5|COUNT_2[3]  ; Encoder:inst5|COUNT_2[28] ; ENC2A        ; ENC2A       ; 1.000        ; -0.021     ; 1.673      ;
; -0.650 ; Encoder:inst5|COUNT_2[4]  ; Encoder:inst5|COUNT_2[29] ; ENC2A        ; ENC2A       ; 1.000        ; -0.021     ; 1.661      ;
; -0.649 ; Encoder:inst5|COUNT_2[2]  ; Encoder:inst5|COUNT_2[27] ; ENC2A        ; ENC2A       ; 1.000        ; -0.021     ; 1.660      ;
; -0.648 ; Encoder:inst5|COUNT_2[1]  ; Encoder:inst5|COUNT_2[26] ; ENC2A        ; ENC2A       ; 1.000        ; -0.021     ; 1.659      ;
; -0.644 ; Encoder:inst5|COUNT_2[0]  ; Encoder:inst5|COUNT_2[25] ; ENC2A        ; ENC2A       ; 1.000        ; -0.021     ; 1.655      ;
; -0.628 ; Encoder:inst5|COUNT_2[6]  ; Encoder:inst5|COUNT_2[30] ; ENC2A        ; ENC2A       ; 1.000        ; -0.021     ; 1.639      ;
; -0.628 ; Encoder:inst5|COUNT_2[5]  ; Encoder:inst5|COUNT_2[29] ; ENC2A        ; ENC2A       ; 1.000        ; -0.021     ; 1.639      ;
; -0.627 ; Encoder:inst5|COUNT_2[3]  ; Encoder:inst5|COUNT_2[27] ; ENC2A        ; ENC2A       ; 1.000        ; -0.021     ; 1.638      ;
; -0.615 ; Encoder:inst5|COUNT_2[4]  ; Encoder:inst5|COUNT_2[28] ; ENC2A        ; ENC2A       ; 1.000        ; -0.021     ; 1.626      ;
; -0.614 ; Encoder:inst5|COUNT_2[2]  ; Encoder:inst5|COUNT_2[26] ; ENC2A        ; ENC2A       ; 1.000        ; -0.021     ; 1.625      ;
; -0.613 ; Encoder:inst5|COUNT_2[1]  ; Encoder:inst5|COUNT_2[25] ; ENC2A        ; ENC2A       ; 1.000        ; -0.021     ; 1.624      ;
; -0.611 ; Encoder:inst5|COUNT_2[7]  ; Encoder:inst5|COUNT_2[31] ; ENC2A        ; ENC2A       ; 1.000        ; -0.021     ; 1.622      ;
; -0.609 ; Encoder:inst5|COUNT_2[0]  ; Encoder:inst5|COUNT_2[24] ; ENC2A        ; ENC2A       ; 1.000        ; -0.021     ; 1.620      ;
; -0.593 ; Encoder:inst5|COUNT_2[6]  ; Encoder:inst5|COUNT_2[29] ; ENC2A        ; ENC2A       ; 1.000        ; -0.021     ; 1.604      ;
; -0.593 ; Encoder:inst5|COUNT_2[5]  ; Encoder:inst5|COUNT_2[28] ; ENC2A        ; ENC2A       ; 1.000        ; -0.021     ; 1.604      ;
; -0.592 ; Encoder:inst5|COUNT_2[3]  ; Encoder:inst5|COUNT_2[26] ; ENC2A        ; ENC2A       ; 1.000        ; -0.021     ; 1.603      ;
; -0.580 ; Encoder:inst5|COUNT_2[4]  ; Encoder:inst5|COUNT_2[27] ; ENC2A        ; ENC2A       ; 1.000        ; -0.021     ; 1.591      ;
; -0.579 ; Encoder:inst5|COUNT_2[2]  ; Encoder:inst5|COUNT_2[25] ; ENC2A        ; ENC2A       ; 1.000        ; -0.021     ; 1.590      ;
; -0.578 ; Encoder:inst5|COUNT_2[1]  ; Encoder:inst5|COUNT_2[24] ; ENC2A        ; ENC2A       ; 1.000        ; -0.021     ; 1.589      ;
; -0.576 ; Encoder:inst5|COUNT_2[7]  ; Encoder:inst5|COUNT_2[30] ; ENC2A        ; ENC2A       ; 1.000        ; -0.021     ; 1.587      ;
; -0.558 ; Encoder:inst5|COUNT_2[6]  ; Encoder:inst5|COUNT_2[28] ; ENC2A        ; ENC2A       ; 1.000        ; -0.021     ; 1.569      ;
; -0.558 ; Encoder:inst5|COUNT_2[5]  ; Encoder:inst5|COUNT_2[27] ; ENC2A        ; ENC2A       ; 1.000        ; -0.021     ; 1.569      ;
; -0.557 ; Encoder:inst5|COUNT_2[3]  ; Encoder:inst5|COUNT_2[25] ; ENC2A        ; ENC2A       ; 1.000        ; -0.021     ; 1.568      ;
; -0.545 ; Encoder:inst5|COUNT_2[4]  ; Encoder:inst5|COUNT_2[26] ; ENC2A        ; ENC2A       ; 1.000        ; -0.021     ; 1.556      ;
; -0.544 ; Encoder:inst5|COUNT_2[2]  ; Encoder:inst5|COUNT_2[24] ; ENC2A        ; ENC2A       ; 1.000        ; -0.021     ; 1.555      ;
; -0.541 ; Encoder:inst5|COUNT_2[7]  ; Encoder:inst5|COUNT_2[29] ; ENC2A        ; ENC2A       ; 1.000        ; -0.021     ; 1.552      ;
; -0.533 ; Encoder:inst5|COUNT_2[8]  ; Encoder:inst5|COUNT_2[31] ; ENC2A        ; ENC2A       ; 1.000        ; -0.021     ; 1.544      ;
; -0.523 ; Encoder:inst5|COUNT_2[6]  ; Encoder:inst5|COUNT_2[27] ; ENC2A        ; ENC2A       ; 1.000        ; -0.021     ; 1.534      ;
; -0.523 ; Encoder:inst5|COUNT_2[5]  ; Encoder:inst5|COUNT_2[26] ; ENC2A        ; ENC2A       ; 1.000        ; -0.021     ; 1.534      ;
; -0.522 ; Encoder:inst5|COUNT_2[3]  ; Encoder:inst5|COUNT_2[24] ; ENC2A        ; ENC2A       ; 1.000        ; -0.021     ; 1.533      ;
; -0.515 ; Encoder:inst5|COUNT_2[0]  ; Encoder:inst5|COUNT_2[23] ; ENC2A        ; ENC2A       ; 1.000        ; -0.021     ; 1.526      ;
; -0.510 ; Encoder:inst5|COUNT_2[4]  ; Encoder:inst5|COUNT_2[25] ; ENC2A        ; ENC2A       ; 1.000        ; -0.021     ; 1.521      ;
; -0.506 ; Encoder:inst5|COUNT_2[7]  ; Encoder:inst5|COUNT_2[28] ; ENC2A        ; ENC2A       ; 1.000        ; -0.021     ; 1.517      ;
; -0.498 ; Encoder:inst5|COUNT_2[8]  ; Encoder:inst5|COUNT_2[30] ; ENC2A        ; ENC2A       ; 1.000        ; -0.021     ; 1.509      ;
; -0.488 ; Encoder:inst5|COUNT_2[6]  ; Encoder:inst5|COUNT_2[26] ; ENC2A        ; ENC2A       ; 1.000        ; -0.021     ; 1.499      ;
; -0.488 ; Encoder:inst5|COUNT_2[5]  ; Encoder:inst5|COUNT_2[25] ; ENC2A        ; ENC2A       ; 1.000        ; -0.021     ; 1.499      ;
; -0.485 ; Encoder:inst5|COUNT_2[9]  ; Encoder:inst5|COUNT_2[31] ; ENC2A        ; ENC2A       ; 1.000        ; -0.021     ; 1.496      ;
; -0.484 ; Encoder:inst5|COUNT_2[1]  ; Encoder:inst5|COUNT_2[23] ; ENC2A        ; ENC2A       ; 1.000        ; -0.021     ; 1.495      ;
; -0.480 ; Encoder:inst5|COUNT_2[0]  ; Encoder:inst5|COUNT_2[22] ; ENC2A        ; ENC2A       ; 1.000        ; -0.021     ; 1.491      ;
; -0.475 ; Encoder:inst5|COUNT_2[4]  ; Encoder:inst5|COUNT_2[24] ; ENC2A        ; ENC2A       ; 1.000        ; -0.021     ; 1.486      ;
; -0.471 ; Encoder:inst5|COUNT_2[7]  ; Encoder:inst5|COUNT_2[27] ; ENC2A        ; ENC2A       ; 1.000        ; -0.021     ; 1.482      ;
; -0.463 ; Encoder:inst5|COUNT_2[10] ; Encoder:inst5|COUNT_2[31] ; ENC2A        ; ENC2A       ; 1.000        ; -0.021     ; 1.474      ;
; -0.463 ; Encoder:inst5|COUNT_2[8]  ; Encoder:inst5|COUNT_2[29] ; ENC2A        ; ENC2A       ; 1.000        ; -0.021     ; 1.474      ;
; -0.453 ; Encoder:inst5|COUNT_2[6]  ; Encoder:inst5|COUNT_2[25] ; ENC2A        ; ENC2A       ; 1.000        ; -0.021     ; 1.464      ;
; -0.453 ; Encoder:inst5|COUNT_2[5]  ; Encoder:inst5|COUNT_2[24] ; ENC2A        ; ENC2A       ; 1.000        ; -0.021     ; 1.464      ;
; -0.450 ; Encoder:inst5|COUNT_2[9]  ; Encoder:inst5|COUNT_2[30] ; ENC2A        ; ENC2A       ; 1.000        ; -0.021     ; 1.461      ;
; -0.450 ; Encoder:inst5|COUNT_2[2]  ; Encoder:inst5|COUNT_2[23] ; ENC2A        ; ENC2A       ; 1.000        ; -0.021     ; 1.461      ;
; -0.449 ; Encoder:inst5|COUNT_2[1]  ; Encoder:inst5|COUNT_2[22] ; ENC2A        ; ENC2A       ; 1.000        ; -0.021     ; 1.460      ;
; -0.445 ; Encoder:inst5|COUNT_2[0]  ; Encoder:inst5|COUNT_2[21] ; ENC2A        ; ENC2A       ; 1.000        ; -0.021     ; 1.456      ;
; -0.436 ; Encoder:inst5|COUNT_2[7]  ; Encoder:inst5|COUNT_2[26] ; ENC2A        ; ENC2A       ; 1.000        ; -0.021     ; 1.447      ;
; -0.428 ; Encoder:inst5|COUNT_2[10] ; Encoder:inst5|COUNT_2[30] ; ENC2A        ; ENC2A       ; 1.000        ; -0.021     ; 1.439      ;
; -0.428 ; Encoder:inst5|COUNT_2[8]  ; Encoder:inst5|COUNT_2[28] ; ENC2A        ; ENC2A       ; 1.000        ; -0.021     ; 1.439      ;
; -0.428 ; Encoder:inst5|COUNT_2[3]  ; Encoder:inst5|COUNT_2[23] ; ENC2A        ; ENC2A       ; 1.000        ; -0.021     ; 1.439      ;
; -0.418 ; Encoder:inst5|COUNT_2[6]  ; Encoder:inst5|COUNT_2[24] ; ENC2A        ; ENC2A       ; 1.000        ; -0.021     ; 1.429      ;
; -0.415 ; Encoder:inst5|COUNT_2[11] ; Encoder:inst5|COUNT_2[31] ; ENC2A        ; ENC2A       ; 1.000        ; -0.021     ; 1.426      ;
; -0.415 ; Encoder:inst5|COUNT_2[9]  ; Encoder:inst5|COUNT_2[29] ; ENC2A        ; ENC2A       ; 1.000        ; -0.021     ; 1.426      ;
; -0.415 ; Encoder:inst5|COUNT_2[2]  ; Encoder:inst5|COUNT_2[22] ; ENC2A        ; ENC2A       ; 1.000        ; -0.021     ; 1.426      ;
; -0.414 ; Encoder:inst5|COUNT_2[1]  ; Encoder:inst5|COUNT_2[21] ; ENC2A        ; ENC2A       ; 1.000        ; -0.021     ; 1.425      ;
; -0.410 ; Encoder:inst5|COUNT_2[0]  ; Encoder:inst5|COUNT_2[20] ; ENC2A        ; ENC2A       ; 1.000        ; -0.021     ; 1.421      ;
; -0.401 ; Encoder:inst5|COUNT_2[7]  ; Encoder:inst5|COUNT_2[25] ; ENC2A        ; ENC2A       ; 1.000        ; -0.021     ; 1.412      ;
; -0.394 ; Encoder:inst5|COUNT_2[12] ; Encoder:inst5|COUNT_2[31] ; ENC2A        ; ENC2A       ; 1.000        ; -0.021     ; 1.405      ;
; -0.393 ; Encoder:inst5|COUNT_2[10] ; Encoder:inst5|COUNT_2[29] ; ENC2A        ; ENC2A       ; 1.000        ; -0.021     ; 1.404      ;
; -0.393 ; Encoder:inst5|COUNT_2[8]  ; Encoder:inst5|COUNT_2[27] ; ENC2A        ; ENC2A       ; 1.000        ; -0.021     ; 1.404      ;
; -0.393 ; Encoder:inst5|COUNT_2[3]  ; Encoder:inst5|COUNT_2[22] ; ENC2A        ; ENC2A       ; 1.000        ; -0.021     ; 1.404      ;
; -0.381 ; Encoder:inst5|COUNT_2[4]  ; Encoder:inst5|COUNT_2[23] ; ENC2A        ; ENC2A       ; 1.000        ; -0.021     ; 1.392      ;
; -0.380 ; Encoder:inst5|COUNT_2[11] ; Encoder:inst5|COUNT_2[30] ; ENC2A        ; ENC2A       ; 1.000        ; -0.021     ; 1.391      ;
; -0.380 ; Encoder:inst5|COUNT_2[9]  ; Encoder:inst5|COUNT_2[28] ; ENC2A        ; ENC2A       ; 1.000        ; -0.021     ; 1.391      ;
; -0.380 ; Encoder:inst5|COUNT_2[2]  ; Encoder:inst5|COUNT_2[21] ; ENC2A        ; ENC2A       ; 1.000        ; -0.021     ; 1.391      ;
; -0.379 ; Encoder:inst5|COUNT_2[1]  ; Encoder:inst5|COUNT_2[20] ; ENC2A        ; ENC2A       ; 1.000        ; -0.021     ; 1.390      ;
; -0.375 ; Encoder:inst5|COUNT_2[0]  ; Encoder:inst5|COUNT_2[19] ; ENC2A        ; ENC2A       ; 1.000        ; -0.021     ; 1.386      ;
; -0.366 ; Encoder:inst5|COUNT_2[7]  ; Encoder:inst5|COUNT_2[24] ; ENC2A        ; ENC2A       ; 1.000        ; -0.021     ; 1.377      ;
; -0.359 ; Encoder:inst5|COUNT_2[12] ; Encoder:inst5|COUNT_2[30] ; ENC2A        ; ENC2A       ; 1.000        ; -0.021     ; 1.370      ;
; -0.359 ; Encoder:inst5|COUNT_2[5]  ; Encoder:inst5|COUNT_2[23] ; ENC2A        ; ENC2A       ; 1.000        ; -0.021     ; 1.370      ;
; -0.358 ; Encoder:inst5|COUNT_2[10] ; Encoder:inst5|COUNT_2[28] ; ENC2A        ; ENC2A       ; 1.000        ; -0.021     ; 1.369      ;
; -0.358 ; Encoder:inst5|COUNT_2[8]  ; Encoder:inst5|COUNT_2[26] ; ENC2A        ; ENC2A       ; 1.000        ; -0.021     ; 1.369      ;
; -0.358 ; Encoder:inst5|COUNT_2[3]  ; Encoder:inst5|COUNT_2[21] ; ENC2A        ; ENC2A       ; 1.000        ; -0.021     ; 1.369      ;
; -0.355 ; Encoder:inst5|COUNT_2[15] ; Encoder:inst5|COUNT_2[31] ; ENC2A        ; ENC2A       ; 1.000        ; -0.021     ; 1.366      ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'ENC1A'                                                                                                            ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -0.845 ; Encoder:inst5|COUNT_1[0]  ; Encoder:inst5|COUNT_1[31] ; ENC1A        ; ENC1A       ; 1.000        ; -0.012     ; 1.865      ;
; -0.814 ; Encoder:inst5|COUNT_1[1]  ; Encoder:inst5|COUNT_1[31] ; ENC1A        ; ENC1A       ; 1.000        ; -0.012     ; 1.834      ;
; -0.810 ; Encoder:inst5|COUNT_1[0]  ; Encoder:inst5|COUNT_1[30] ; ENC1A        ; ENC1A       ; 1.000        ; -0.012     ; 1.830      ;
; -0.780 ; Encoder:inst5|COUNT_1[2]  ; Encoder:inst5|COUNT_1[31] ; ENC1A        ; ENC1A       ; 1.000        ; -0.012     ; 1.800      ;
; -0.779 ; Encoder:inst5|COUNT_1[1]  ; Encoder:inst5|COUNT_1[30] ; ENC1A        ; ENC1A       ; 1.000        ; -0.012     ; 1.799      ;
; -0.775 ; Encoder:inst5|COUNT_1[0]  ; Encoder:inst5|COUNT_1[29] ; ENC1A        ; ENC1A       ; 1.000        ; -0.012     ; 1.795      ;
; -0.758 ; Encoder:inst5|COUNT_1[3]  ; Encoder:inst5|COUNT_1[31] ; ENC1A        ; ENC1A       ; 1.000        ; -0.012     ; 1.778      ;
; -0.745 ; Encoder:inst5|COUNT_1[2]  ; Encoder:inst5|COUNT_1[30] ; ENC1A        ; ENC1A       ; 1.000        ; -0.012     ; 1.765      ;
; -0.744 ; Encoder:inst5|COUNT_1[1]  ; Encoder:inst5|COUNT_1[29] ; ENC1A        ; ENC1A       ; 1.000        ; -0.012     ; 1.764      ;
; -0.740 ; Encoder:inst5|COUNT_1[0]  ; Encoder:inst5|COUNT_1[28] ; ENC1A        ; ENC1A       ; 1.000        ; -0.012     ; 1.760      ;
; -0.723 ; Encoder:inst5|COUNT_1[3]  ; Encoder:inst5|COUNT_1[30] ; ENC1A        ; ENC1A       ; 1.000        ; -0.012     ; 1.743      ;
; -0.711 ; Encoder:inst5|COUNT_1[4]  ; Encoder:inst5|COUNT_1[31] ; ENC1A        ; ENC1A       ; 1.000        ; -0.012     ; 1.731      ;
; -0.710 ; Encoder:inst5|COUNT_1[2]  ; Encoder:inst5|COUNT_1[29] ; ENC1A        ; ENC1A       ; 1.000        ; -0.012     ; 1.730      ;
; -0.709 ; Encoder:inst5|COUNT_1[1]  ; Encoder:inst5|COUNT_1[28] ; ENC1A        ; ENC1A       ; 1.000        ; -0.012     ; 1.729      ;
; -0.705 ; Encoder:inst5|COUNT_1[0]  ; Encoder:inst5|COUNT_1[27] ; ENC1A        ; ENC1A       ; 1.000        ; -0.012     ; 1.725      ;
; -0.689 ; Encoder:inst5|COUNT_1[5]  ; Encoder:inst5|COUNT_1[31] ; ENC1A        ; ENC1A       ; 1.000        ; -0.012     ; 1.709      ;
; -0.688 ; Encoder:inst5|COUNT_1[3]  ; Encoder:inst5|COUNT_1[29] ; ENC1A        ; ENC1A       ; 1.000        ; -0.012     ; 1.708      ;
; -0.676 ; Encoder:inst5|COUNT_1[4]  ; Encoder:inst5|COUNT_1[30] ; ENC1A        ; ENC1A       ; 1.000        ; -0.012     ; 1.696      ;
; -0.675 ; Encoder:inst5|COUNT_1[2]  ; Encoder:inst5|COUNT_1[28] ; ENC1A        ; ENC1A       ; 1.000        ; -0.012     ; 1.695      ;
; -0.674 ; Encoder:inst5|COUNT_1[1]  ; Encoder:inst5|COUNT_1[27] ; ENC1A        ; ENC1A       ; 1.000        ; -0.012     ; 1.694      ;
; -0.670 ; Encoder:inst5|COUNT_1[0]  ; Encoder:inst5|COUNT_1[26] ; ENC1A        ; ENC1A       ; 1.000        ; -0.012     ; 1.690      ;
; -0.654 ; Encoder:inst5|COUNT_1[6]  ; Encoder:inst5|COUNT_1[31] ; ENC1A        ; ENC1A       ; 1.000        ; -0.012     ; 1.674      ;
; -0.654 ; Encoder:inst5|COUNT_1[5]  ; Encoder:inst5|COUNT_1[30] ; ENC1A        ; ENC1A       ; 1.000        ; -0.012     ; 1.674      ;
; -0.653 ; Encoder:inst5|COUNT_1[3]  ; Encoder:inst5|COUNT_1[28] ; ENC1A        ; ENC1A       ; 1.000        ; -0.012     ; 1.673      ;
; -0.641 ; Encoder:inst5|COUNT_1[4]  ; Encoder:inst5|COUNT_1[29] ; ENC1A        ; ENC1A       ; 1.000        ; -0.012     ; 1.661      ;
; -0.640 ; Encoder:inst5|COUNT_1[2]  ; Encoder:inst5|COUNT_1[27] ; ENC1A        ; ENC1A       ; 1.000        ; -0.012     ; 1.660      ;
; -0.639 ; Encoder:inst5|COUNT_1[1]  ; Encoder:inst5|COUNT_1[26] ; ENC1A        ; ENC1A       ; 1.000        ; -0.012     ; 1.659      ;
; -0.635 ; Encoder:inst5|COUNT_1[0]  ; Encoder:inst5|COUNT_1[25] ; ENC1A        ; ENC1A       ; 1.000        ; -0.012     ; 1.655      ;
; -0.619 ; Encoder:inst5|COUNT_1[6]  ; Encoder:inst5|COUNT_1[30] ; ENC1A        ; ENC1A       ; 1.000        ; -0.012     ; 1.639      ;
; -0.619 ; Encoder:inst5|COUNT_1[5]  ; Encoder:inst5|COUNT_1[29] ; ENC1A        ; ENC1A       ; 1.000        ; -0.012     ; 1.639      ;
; -0.618 ; Encoder:inst5|COUNT_1[3]  ; Encoder:inst5|COUNT_1[27] ; ENC1A        ; ENC1A       ; 1.000        ; -0.012     ; 1.638      ;
; -0.606 ; Encoder:inst5|COUNT_1[4]  ; Encoder:inst5|COUNT_1[28] ; ENC1A        ; ENC1A       ; 1.000        ; -0.012     ; 1.626      ;
; -0.605 ; Encoder:inst5|COUNT_1[2]  ; Encoder:inst5|COUNT_1[26] ; ENC1A        ; ENC1A       ; 1.000        ; -0.012     ; 1.625      ;
; -0.604 ; Encoder:inst5|COUNT_1[1]  ; Encoder:inst5|COUNT_1[25] ; ENC1A        ; ENC1A       ; 1.000        ; -0.012     ; 1.624      ;
; -0.602 ; Encoder:inst5|COUNT_1[7]  ; Encoder:inst5|COUNT_1[31] ; ENC1A        ; ENC1A       ; 1.000        ; -0.012     ; 1.622      ;
; -0.600 ; Encoder:inst5|COUNT_1[0]  ; Encoder:inst5|COUNT_1[24] ; ENC1A        ; ENC1A       ; 1.000        ; -0.012     ; 1.620      ;
; -0.584 ; Encoder:inst5|COUNT_1[6]  ; Encoder:inst5|COUNT_1[29] ; ENC1A        ; ENC1A       ; 1.000        ; -0.012     ; 1.604      ;
; -0.584 ; Encoder:inst5|COUNT_1[5]  ; Encoder:inst5|COUNT_1[28] ; ENC1A        ; ENC1A       ; 1.000        ; -0.012     ; 1.604      ;
; -0.583 ; Encoder:inst5|COUNT_1[3]  ; Encoder:inst5|COUNT_1[26] ; ENC1A        ; ENC1A       ; 1.000        ; -0.012     ; 1.603      ;
; -0.571 ; Encoder:inst5|COUNT_1[4]  ; Encoder:inst5|COUNT_1[27] ; ENC1A        ; ENC1A       ; 1.000        ; -0.012     ; 1.591      ;
; -0.570 ; Encoder:inst5|COUNT_1[2]  ; Encoder:inst5|COUNT_1[25] ; ENC1A        ; ENC1A       ; 1.000        ; -0.012     ; 1.590      ;
; -0.569 ; Encoder:inst5|COUNT_1[1]  ; Encoder:inst5|COUNT_1[24] ; ENC1A        ; ENC1A       ; 1.000        ; -0.012     ; 1.589      ;
; -0.567 ; Encoder:inst5|COUNT_1[7]  ; Encoder:inst5|COUNT_1[30] ; ENC1A        ; ENC1A       ; 1.000        ; -0.012     ; 1.587      ;
; -0.549 ; Encoder:inst5|COUNT_1[6]  ; Encoder:inst5|COUNT_1[28] ; ENC1A        ; ENC1A       ; 1.000        ; -0.012     ; 1.569      ;
; -0.549 ; Encoder:inst5|COUNT_1[5]  ; Encoder:inst5|COUNT_1[27] ; ENC1A        ; ENC1A       ; 1.000        ; -0.012     ; 1.569      ;
; -0.548 ; Encoder:inst5|COUNT_1[3]  ; Encoder:inst5|COUNT_1[25] ; ENC1A        ; ENC1A       ; 1.000        ; -0.012     ; 1.568      ;
; -0.536 ; Encoder:inst5|COUNT_1[4]  ; Encoder:inst5|COUNT_1[26] ; ENC1A        ; ENC1A       ; 1.000        ; -0.012     ; 1.556      ;
; -0.535 ; Encoder:inst5|COUNT_1[2]  ; Encoder:inst5|COUNT_1[24] ; ENC1A        ; ENC1A       ; 1.000        ; -0.012     ; 1.555      ;
; -0.532 ; Encoder:inst5|COUNT_1[7]  ; Encoder:inst5|COUNT_1[29] ; ENC1A        ; ENC1A       ; 1.000        ; -0.012     ; 1.552      ;
; -0.524 ; Encoder:inst5|COUNT_1[8]  ; Encoder:inst5|COUNT_1[31] ; ENC1A        ; ENC1A       ; 1.000        ; -0.012     ; 1.544      ;
; -0.514 ; Encoder:inst5|COUNT_1[6]  ; Encoder:inst5|COUNT_1[27] ; ENC1A        ; ENC1A       ; 1.000        ; -0.012     ; 1.534      ;
; -0.514 ; Encoder:inst5|COUNT_1[5]  ; Encoder:inst5|COUNT_1[26] ; ENC1A        ; ENC1A       ; 1.000        ; -0.012     ; 1.534      ;
; -0.513 ; Encoder:inst5|COUNT_1[3]  ; Encoder:inst5|COUNT_1[24] ; ENC1A        ; ENC1A       ; 1.000        ; -0.012     ; 1.533      ;
; -0.506 ; Encoder:inst5|COUNT_1[0]  ; Encoder:inst5|COUNT_1[23] ; ENC1A        ; ENC1A       ; 1.000        ; -0.012     ; 1.526      ;
; -0.501 ; Encoder:inst5|COUNT_1[4]  ; Encoder:inst5|COUNT_1[25] ; ENC1A        ; ENC1A       ; 1.000        ; -0.012     ; 1.521      ;
; -0.497 ; Encoder:inst5|COUNT_1[7]  ; Encoder:inst5|COUNT_1[28] ; ENC1A        ; ENC1A       ; 1.000        ; -0.012     ; 1.517      ;
; -0.489 ; Encoder:inst5|COUNT_1[8]  ; Encoder:inst5|COUNT_1[30] ; ENC1A        ; ENC1A       ; 1.000        ; -0.012     ; 1.509      ;
; -0.479 ; Encoder:inst5|COUNT_1[6]  ; Encoder:inst5|COUNT_1[26] ; ENC1A        ; ENC1A       ; 1.000        ; -0.012     ; 1.499      ;
; -0.479 ; Encoder:inst5|COUNT_1[5]  ; Encoder:inst5|COUNT_1[25] ; ENC1A        ; ENC1A       ; 1.000        ; -0.012     ; 1.499      ;
; -0.476 ; Encoder:inst5|COUNT_1[9]  ; Encoder:inst5|COUNT_1[31] ; ENC1A        ; ENC1A       ; 1.000        ; -0.012     ; 1.496      ;
; -0.475 ; Encoder:inst5|COUNT_1[1]  ; Encoder:inst5|COUNT_1[23] ; ENC1A        ; ENC1A       ; 1.000        ; -0.012     ; 1.495      ;
; -0.471 ; Encoder:inst5|COUNT_1[0]  ; Encoder:inst5|COUNT_1[22] ; ENC1A        ; ENC1A       ; 1.000        ; -0.012     ; 1.491      ;
; -0.466 ; Encoder:inst5|COUNT_1[4]  ; Encoder:inst5|COUNT_1[24] ; ENC1A        ; ENC1A       ; 1.000        ; -0.012     ; 1.486      ;
; -0.462 ; Encoder:inst5|COUNT_1[7]  ; Encoder:inst5|COUNT_1[27] ; ENC1A        ; ENC1A       ; 1.000        ; -0.012     ; 1.482      ;
; -0.454 ; Encoder:inst5|COUNT_1[10] ; Encoder:inst5|COUNT_1[31] ; ENC1A        ; ENC1A       ; 1.000        ; -0.012     ; 1.474      ;
; -0.454 ; Encoder:inst5|COUNT_1[8]  ; Encoder:inst5|COUNT_1[29] ; ENC1A        ; ENC1A       ; 1.000        ; -0.012     ; 1.474      ;
; -0.444 ; Encoder:inst5|COUNT_1[6]  ; Encoder:inst5|COUNT_1[25] ; ENC1A        ; ENC1A       ; 1.000        ; -0.012     ; 1.464      ;
; -0.444 ; Encoder:inst5|COUNT_1[5]  ; Encoder:inst5|COUNT_1[24] ; ENC1A        ; ENC1A       ; 1.000        ; -0.012     ; 1.464      ;
; -0.441 ; Encoder:inst5|COUNT_1[9]  ; Encoder:inst5|COUNT_1[30] ; ENC1A        ; ENC1A       ; 1.000        ; -0.012     ; 1.461      ;
; -0.441 ; Encoder:inst5|COUNT_1[2]  ; Encoder:inst5|COUNT_1[23] ; ENC1A        ; ENC1A       ; 1.000        ; -0.012     ; 1.461      ;
; -0.440 ; Encoder:inst5|COUNT_1[1]  ; Encoder:inst5|COUNT_1[22] ; ENC1A        ; ENC1A       ; 1.000        ; -0.012     ; 1.460      ;
; -0.436 ; Encoder:inst5|COUNT_1[0]  ; Encoder:inst5|COUNT_1[21] ; ENC1A        ; ENC1A       ; 1.000        ; -0.012     ; 1.456      ;
; -0.427 ; Encoder:inst5|COUNT_1[7]  ; Encoder:inst5|COUNT_1[26] ; ENC1A        ; ENC1A       ; 1.000        ; -0.012     ; 1.447      ;
; -0.419 ; Encoder:inst5|COUNT_1[10] ; Encoder:inst5|COUNT_1[30] ; ENC1A        ; ENC1A       ; 1.000        ; -0.012     ; 1.439      ;
; -0.419 ; Encoder:inst5|COUNT_1[8]  ; Encoder:inst5|COUNT_1[28] ; ENC1A        ; ENC1A       ; 1.000        ; -0.012     ; 1.439      ;
; -0.419 ; Encoder:inst5|COUNT_1[3]  ; Encoder:inst5|COUNT_1[23] ; ENC1A        ; ENC1A       ; 1.000        ; -0.012     ; 1.439      ;
; -0.409 ; Encoder:inst5|COUNT_1[6]  ; Encoder:inst5|COUNT_1[24] ; ENC1A        ; ENC1A       ; 1.000        ; -0.012     ; 1.429      ;
; -0.406 ; Encoder:inst5|COUNT_1[11] ; Encoder:inst5|COUNT_1[31] ; ENC1A        ; ENC1A       ; 1.000        ; -0.012     ; 1.426      ;
; -0.406 ; Encoder:inst5|COUNT_1[9]  ; Encoder:inst5|COUNT_1[29] ; ENC1A        ; ENC1A       ; 1.000        ; -0.012     ; 1.426      ;
; -0.406 ; Encoder:inst5|COUNT_1[2]  ; Encoder:inst5|COUNT_1[22] ; ENC1A        ; ENC1A       ; 1.000        ; -0.012     ; 1.426      ;
; -0.405 ; Encoder:inst5|COUNT_1[1]  ; Encoder:inst5|COUNT_1[21] ; ENC1A        ; ENC1A       ; 1.000        ; -0.012     ; 1.425      ;
; -0.401 ; Encoder:inst5|COUNT_1[0]  ; Encoder:inst5|COUNT_1[20] ; ENC1A        ; ENC1A       ; 1.000        ; -0.012     ; 1.421      ;
; -0.392 ; Encoder:inst5|COUNT_1[7]  ; Encoder:inst5|COUNT_1[25] ; ENC1A        ; ENC1A       ; 1.000        ; -0.012     ; 1.412      ;
; -0.385 ; Encoder:inst5|COUNT_1[12] ; Encoder:inst5|COUNT_1[31] ; ENC1A        ; ENC1A       ; 1.000        ; -0.012     ; 1.405      ;
; -0.384 ; Encoder:inst5|COUNT_1[10] ; Encoder:inst5|COUNT_1[29] ; ENC1A        ; ENC1A       ; 1.000        ; -0.012     ; 1.404      ;
; -0.384 ; Encoder:inst5|COUNT_1[8]  ; Encoder:inst5|COUNT_1[27] ; ENC1A        ; ENC1A       ; 1.000        ; -0.012     ; 1.404      ;
; -0.384 ; Encoder:inst5|COUNT_1[3]  ; Encoder:inst5|COUNT_1[22] ; ENC1A        ; ENC1A       ; 1.000        ; -0.012     ; 1.404      ;
; -0.372 ; Encoder:inst5|COUNT_1[4]  ; Encoder:inst5|COUNT_1[23] ; ENC1A        ; ENC1A       ; 1.000        ; -0.012     ; 1.392      ;
; -0.371 ; Encoder:inst5|COUNT_1[11] ; Encoder:inst5|COUNT_1[30] ; ENC1A        ; ENC1A       ; 1.000        ; -0.012     ; 1.391      ;
; -0.371 ; Encoder:inst5|COUNT_1[9]  ; Encoder:inst5|COUNT_1[28] ; ENC1A        ; ENC1A       ; 1.000        ; -0.012     ; 1.391      ;
; -0.371 ; Encoder:inst5|COUNT_1[2]  ; Encoder:inst5|COUNT_1[21] ; ENC1A        ; ENC1A       ; 1.000        ; -0.012     ; 1.391      ;
; -0.370 ; Encoder:inst5|COUNT_1[1]  ; Encoder:inst5|COUNT_1[20] ; ENC1A        ; ENC1A       ; 1.000        ; -0.012     ; 1.390      ;
; -0.366 ; Encoder:inst5|COUNT_1[0]  ; Encoder:inst5|COUNT_1[19] ; ENC1A        ; ENC1A       ; 1.000        ; -0.012     ; 1.386      ;
; -0.357 ; Encoder:inst5|COUNT_1[7]  ; Encoder:inst5|COUNT_1[24] ; ENC1A        ; ENC1A       ; 1.000        ; -0.012     ; 1.377      ;
; -0.350 ; Encoder:inst5|COUNT_1[12] ; Encoder:inst5|COUNT_1[30] ; ENC1A        ; ENC1A       ; 1.000        ; -0.012     ; 1.370      ;
; -0.350 ; Encoder:inst5|COUNT_1[5]  ; Encoder:inst5|COUNT_1[23] ; ENC1A        ; ENC1A       ; 1.000        ; -0.012     ; 1.370      ;
; -0.349 ; Encoder:inst5|COUNT_1[10] ; Encoder:inst5|COUNT_1[28] ; ENC1A        ; ENC1A       ; 1.000        ; -0.012     ; 1.369      ;
; -0.349 ; Encoder:inst5|COUNT_1[8]  ; Encoder:inst5|COUNT_1[26] ; ENC1A        ; ENC1A       ; 1.000        ; -0.012     ; 1.369      ;
; -0.349 ; Encoder:inst5|COUNT_1[3]  ; Encoder:inst5|COUNT_1[21] ; ENC1A        ; ENC1A       ; 1.000        ; -0.012     ; 1.369      ;
; -0.341 ; Encoder:inst5|COUNT_1[15] ; Encoder:inst5|COUNT_1[31] ; ENC1A        ; ENC1A       ; 1.000        ; -0.012     ; 1.361      ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'ResetIn'                                                                                                                       ;
+--------+------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.049 ; FSM:inst14|dataregister[29]  ; FSM:inst14|shiftregister[29]~latch  ; Clock        ; ResetIn     ; 1.000        ; -0.204     ; 0.364      ;
; 0.020  ; FSM:inst14|dataregister[100] ; FSM:inst14|shiftregister[100]~latch ; Clock        ; ResetIn     ; 1.000        ; -0.143     ; 0.360      ;
; 0.021  ; FSM:inst14|dataregister[34]  ; FSM:inst14|shiftregister[34]~latch  ; Clock        ; ResetIn     ; 1.000        ; -0.204     ; 0.369      ;
; 0.032  ; FSM:inst14|dataregister[33]  ; FSM:inst14|shiftregister[33]~latch  ; Clock        ; ResetIn     ; 1.000        ; -0.210     ; 0.362      ;
; 0.077  ; FSM:inst14|dataregister[0]   ; FSM:inst14|shiftregister[0]~latch   ; Clock        ; ResetIn     ; 1.000        ; -0.169     ; 0.352      ;
; 0.079  ; FSM:inst14|dataregister[17]  ; FSM:inst14|shiftregister[17]~latch  ; Clock        ; ResetIn     ; 1.000        ; -0.161     ; 0.365      ;
; 0.080  ; FSM:inst14|dataregister[16]  ; FSM:inst14|shiftregister[16]~latch  ; Clock        ; ResetIn     ; 1.000        ; -0.160     ; 0.364      ;
; 0.081  ; FSM:inst14|dataregister[82]  ; FSM:inst14|shiftregister[82]~latch  ; Clock        ; ResetIn     ; 1.000        ; -0.092     ; 0.361      ;
; 0.084  ; FSM:inst14|dataregister[69]  ; FSM:inst14|shiftregister[69]~latch  ; Clock        ; ResetIn     ; 1.000        ; -0.088     ; 0.360      ;
; 0.091  ; FSM:inst14|dataregister[49]  ; FSM:inst14|shiftregister[49]~latch  ; Clock        ; ResetIn     ; 1.000        ; -0.141     ; 0.365      ;
; 0.093  ; FSM:inst14|dataregister[50]  ; FSM:inst14|shiftregister[50]~latch  ; Clock        ; ResetIn     ; 1.000        ; -0.139     ; 0.367      ;
; 0.100  ; FSM:inst14|dataregister[18]  ; FSM:inst14|shiftregister[18]~latch  ; Clock        ; ResetIn     ; 1.000        ; -0.136     ; 0.361      ;
; 0.104  ; FSM:inst14|dataregister[3]   ; FSM:inst14|shiftregister[3]~latch   ; Clock        ; ResetIn     ; 1.000        ; -0.055     ; 0.365      ;
; 0.107  ; FSM:inst14|dataregister[4]   ; FSM:inst14|shiftregister[4]~latch   ; Clock        ; ResetIn     ; 1.000        ; -0.136     ; 0.360      ;
; 0.109  ; FSM:inst14|dataregister[51]  ; FSM:inst14|shiftregister[51]~latch  ; Clock        ; ResetIn     ; 1.000        ; -0.059     ; 0.365      ;
; 0.116  ; FSM:inst14|dataregister[13]  ; FSM:inst14|shiftregister[13]~latch  ; Clock        ; ResetIn     ; 1.000        ; -0.133     ; 0.358      ;
; 0.117  ; FSM:inst14|dataregister[2]   ; FSM:inst14|shiftregister[2]~latch   ; Clock        ; ResetIn     ; 1.000        ; -0.118     ; 0.359      ;
; 0.118  ; FSM:inst14|dataregister[1]   ; FSM:inst14|shiftregister[1]~latch   ; Clock        ; ResetIn     ; 1.000        ; -0.120     ; 0.365      ;
; 0.127  ; FSM:inst14|dataregister[57]  ; FSM:inst14|shiftregister[57]~latch  ; Clock        ; ResetIn     ; 1.000        ; -0.030     ; 0.365      ;
; 0.136  ; FSM:inst14|dataregister[47]  ; FSM:inst14|shiftregister[47]~latch  ; Clock        ; ResetIn     ; 1.000        ; -0.091     ; 0.365      ;
; 0.140  ; FSM:inst14|dataregister[25]  ; FSM:inst14|shiftregister[25]~latch  ; Clock        ; ResetIn     ; 1.000        ; -0.005     ; 0.382      ;
; 0.144  ; FSM:inst14|dataregister[21]  ; FSM:inst14|shiftregister[21]~latch  ; Clock        ; ResetIn     ; 1.000        ; -0.082     ; 0.371      ;
; 0.145  ; FSM:inst14|dataregister[71]  ; FSM:inst14|shiftregister[71]~latch  ; Clock        ; ResetIn     ; 1.000        ; -0.028     ; 0.361      ;
; 0.146  ; FSM:inst14|dataregister[84]  ; FSM:inst14|shiftregister[84]~latch  ; Clock        ; ResetIn     ; 1.000        ; -0.113     ; 0.352      ;
; 0.151  ; FSM:inst14|dataregister[95]  ; FSM:inst14|shiftregister[95]~latch  ; Clock        ; ResetIn     ; 1.000        ; -0.089     ; 0.358      ;
; 0.151  ; FSM:inst14|dataregister[136] ; FSM:inst14|shiftregister[136]~latch ; Clock        ; ResetIn     ; 1.000        ; -0.014     ; 0.359      ;
; 0.153  ; FSM:inst14|dataregister[137] ; FSM:inst14|shiftregister[137]~latch ; Clock        ; ResetIn     ; 1.000        ; -0.087     ; 0.352      ;
; 0.156  ; FSM:inst14|dataregister[15]  ; FSM:inst14|shiftregister[15]~latch  ; Clock        ; ResetIn     ; 1.000        ; -0.083     ; 0.365      ;
; 0.159  ; FSM:inst14|dataregister[46]  ; FSM:inst14|shiftregister[46]~latch  ; Clock        ; ResetIn     ; 1.000        ; -0.008     ; 0.354      ;
; 0.159  ; FSM:inst14|dataregister[8]   ; FSM:inst14|shiftregister[8]~latch   ; Clock        ; ResetIn     ; 1.000        ; -0.002     ; 0.365      ;
; 0.159  ; FSM:inst14|dataregister[22]  ; FSM:inst14|shiftregister[22]~latch  ; Clock        ; ResetIn     ; 1.000        ; -0.018     ; 0.354      ;
; 0.162  ; FSM:inst14|dataregister[20]  ; FSM:inst14|shiftregister[20]~latch  ; Clock        ; ResetIn     ; 1.000        ; -0.081     ; 0.354      ;
; 0.163  ; FSM:inst14|dataregister[62]  ; FSM:inst14|shiftregister[62]~latch  ; Clock        ; ResetIn     ; 1.000        ; -0.077     ; 0.357      ;
; 0.163  ; FSM:inst14|dataregister[130] ; FSM:inst14|shiftregister[130]~latch ; Clock        ; ResetIn     ; 1.000        ; -0.010     ; 0.353      ;
; 0.164  ; FSM:inst14|dataregister[65]  ; FSM:inst14|shiftregister[65]~latch  ; Clock        ; ResetIn     ; 1.000        ; -0.003     ; 0.362      ;
; 0.165  ; FSM:inst14|dataregister[60]  ; FSM:inst14|shiftregister[60]~latch  ; Clock        ; ResetIn     ; 1.000        ; -0.002     ; 0.360      ;
; 0.165  ; FSM:inst14|dataregister[67]  ; FSM:inst14|shiftregister[67]~latch  ; Clock        ; ResetIn     ; 1.000        ; 0.001      ; 0.366      ;
; 0.167  ; FSM:inst14|dataregister[48]  ; FSM:inst14|shiftregister[48]~latch  ; Clock        ; ResetIn     ; 1.000        ; -0.012     ; 0.353      ;
; 0.167  ; FSM:inst14|dataregister[59]  ; FSM:inst14|shiftregister[59]~latch  ; Clock        ; ResetIn     ; 1.000        ; -0.003     ; 0.357      ;
; 0.170  ; FSM:inst14|dataregister[75]  ; FSM:inst14|shiftregister[75]~latch  ; Clock        ; ResetIn     ; 1.000        ; -0.060     ; 0.362      ;
; 0.170  ; FSM:inst14|dataregister[99]  ; FSM:inst14|shiftregister[99]~latch  ; Clock        ; ResetIn     ; 1.000        ; -0.065     ; 0.362      ;
; 0.172  ; FSM:inst14|dataregister[26]  ; FSM:inst14|shiftregister[26]~latch  ; Clock        ; ResetIn     ; 1.000        ; -0.076     ; 0.351      ;
; 0.172  ; FSM:inst14|dataregister[66]  ; FSM:inst14|shiftregister[66]~latch  ; Clock        ; ResetIn     ; 1.000        ; -0.001     ; 0.359      ;
; 0.178  ; FSM:inst14|dataregister[110] ; FSM:inst14|shiftregister[110]~latch ; Clock        ; ResetIn     ; 1.000        ; -0.053     ; 0.361      ;
; 0.182  ; FSM:inst14|dataregister[52]  ; FSM:inst14|shiftregister[52]~latch  ; Clock        ; ResetIn     ; 1.000        ; -0.064     ; 0.359      ;
; 0.185  ; FSM:inst14|dataregister[45]  ; FSM:inst14|shiftregister[45]~latch  ; Clock        ; ResetIn     ; 1.000        ; -0.077     ; 0.349      ;
; 0.186  ; FSM:inst14|dataregister[128] ; FSM:inst14|shiftregister[128]~latch ; Clock        ; ResetIn     ; 1.000        ; -0.055     ; 0.360      ;
; 0.187  ; FSM:inst14|dataregister[19]  ; FSM:inst14|shiftregister[19]~latch  ; Clock        ; ResetIn     ; 1.000        ; -0.066     ; 0.354      ;
; 0.188  ; FSM:inst14|dataregister[141] ; FSM:inst14|shiftregister[141]~latch ; Clock        ; ResetIn     ; 1.000        ; -0.049     ; 0.363      ;
; 0.193  ; FSM:inst14|dataregister[72]  ; FSM:inst14|shiftregister[72]~latch  ; Clock        ; ResetIn     ; 1.000        ; -0.044     ; 0.408      ;
; 0.195  ; FSM:inst14|dataregister[124] ; FSM:inst14|shiftregister[124]~latch ; Clock        ; ResetIn     ; 1.000        ; 0.024      ; 0.357      ;
; 0.197  ; FSM:inst14|dataregister[127] ; FSM:inst14|shiftregister[127]~latch ; Clock        ; ResetIn     ; 1.000        ; -0.055     ; 0.348      ;
; 0.198  ; FSM:inst14|dataregister[148] ; FSM:inst14|shiftregister[148]~latch ; Clock        ; ResetIn     ; 1.000        ; -0.048     ; 0.352      ;
; 0.198  ; FSM:inst14|dataregister[88]  ; FSM:inst14|shiftregister[88]~latch  ; Clock        ; ResetIn     ; 1.000        ; -0.044     ; 0.358      ;
; 0.201  ; FSM:inst14|dataregister[108] ; FSM:inst14|shiftregister[108]~latch ; Clock        ; ResetIn     ; 1.000        ; 0.023      ; 0.351      ;
; 0.202  ; FSM:inst14|dataregister[54]  ; FSM:inst14|shiftregister[54]~latch  ; Clock        ; ResetIn     ; 1.000        ; -0.031     ; 0.365      ;
; 0.206  ; FSM:inst14|dataregister[40]  ; FSM:inst14|shiftregister[40]~latch  ; Clock        ; ResetIn     ; 1.000        ; 0.037      ; 0.356      ;
; 0.206  ; FSM:inst14|dataregister[96]  ; FSM:inst14|shiftregister[96]~latch  ; Clock        ; ResetIn     ; 1.000        ; -0.030     ; 0.365      ;
; 0.208  ; FSM:inst14|dataregister[23]  ; FSM:inst14|shiftregister[23]~latch  ; Clock        ; ResetIn     ; 1.000        ; -0.019     ; 0.369      ;
; 0.209  ; FSM:inst14|dataregister[73]  ; FSM:inst14|shiftregister[73]~latch  ; Clock        ; ResetIn     ; 1.000        ; 0.036      ; 0.354      ;
; 0.210  ; FSM:inst14|dataregister[30]  ; FSM:inst14|shiftregister[30]~latch  ; Clock        ; ResetIn     ; 1.000        ; -0.031     ; 0.358      ;
; 0.211  ; FSM:inst14|dataregister[24]  ; FSM:inst14|shiftregister[24]~latch  ; Clock        ; ResetIn     ; 1.000        ; -0.002     ; 0.380      ;
; 0.212  ; FSM:inst14|dataregister[44]  ; FSM:inst14|shiftregister[44]~latch  ; Clock        ; ResetIn     ; 1.000        ; -0.009     ; 0.368      ;
; 0.214  ; FSM:inst14|dataregister[27]  ; FSM:inst14|shiftregister[27]~latch  ; Clock        ; ResetIn     ; 1.000        ; -0.024     ; 0.364      ;
; 0.219  ; FSM:inst14|dataregister[135] ; FSM:inst14|shiftregister[135]~latch ; Clock        ; ResetIn     ; 1.000        ; -0.006     ; 0.367      ;
; 0.220  ; FSM:inst14|dataregister[41]  ; FSM:inst14|shiftregister[41]~latch  ; Clock        ; ResetIn     ; 1.000        ; 0.043      ; 0.353      ;
; 0.220  ; FSM:inst14|dataregister[116] ; FSM:inst14|shiftregister[116]~latch ; Clock        ; ResetIn     ; 1.000        ; -0.003     ; 0.366      ;
; 0.222  ; FSM:inst14|dataregister[87]  ; FSM:inst14|shiftregister[87]~latch  ; Clock        ; ResetIn     ; 1.000        ; -0.007     ; 0.360      ;
; 0.223  ; FSM:inst14|dataregister[28]  ; FSM:inst14|shiftregister[28]~latch  ; Clock        ; ResetIn     ; 1.000        ; -0.025     ; 0.355      ;
; 0.224  ; FSM:inst14|dataregister[61]  ; FSM:inst14|shiftregister[61]~latch  ; Clock        ; ResetIn     ; 1.000        ; -0.007     ; 0.365      ;
; 0.225  ; FSM:inst14|dataregister[83]  ; FSM:inst14|shiftregister[83]~latch  ; Clock        ; ResetIn     ; 1.000        ; -0.019     ; 0.358      ;
; 0.225  ; FSM:inst14|dataregister[105] ; FSM:inst14|shiftregister[105]~latch ; Clock        ; ResetIn     ; 1.000        ; -0.003     ; 0.364      ;
; 0.226  ; FSM:inst14|dataregister[53]  ; FSM:inst14|shiftregister[53]~latch  ; Clock        ; ResetIn     ; 1.000        ; -0.001     ; 0.367      ;
; 0.226  ; FSM:inst14|dataregister[64]  ; FSM:inst14|shiftregister[64]~latch  ; Clock        ; ResetIn     ; 1.000        ; -0.021     ; 0.355      ;
; 0.228  ; FSM:inst14|dataregister[85]  ; FSM:inst14|shiftregister[85]~latch  ; Clock        ; ResetIn     ; 1.000        ; -0.007     ; 0.369      ;
; 0.229  ; FSM:inst14|dataregister[14]  ; FSM:inst14|shiftregister[14]~latch  ; Clock        ; ResetIn     ; 1.000        ; -0.011     ; 0.362      ;
; 0.229  ; FSM:inst14|dataregister[37]  ; FSM:inst14|shiftregister[37]~latch  ; Clock        ; ResetIn     ; 1.000        ; -0.005     ; 0.358      ;
; 0.229  ; FSM:inst14|dataregister[81]  ; FSM:inst14|shiftregister[81]~latch  ; Clock        ; ResetIn     ; 1.000        ; -0.017     ; 0.357      ;
; 0.230  ; FSM:inst14|dataregister[43]  ; FSM:inst14|shiftregister[43]~latch  ; Clock        ; ResetIn     ; 1.000        ; -0.006     ; 0.352      ;
; 0.231  ; FSM:inst14|dataregister[31]  ; FSM:inst14|shiftregister[31]~latch  ; Clock        ; ResetIn     ; 1.000        ; -0.011     ; 0.357      ;
; 0.232  ; FSM:inst14|dataregister[132] ; FSM:inst14|shiftregister[132]~latch ; Clock        ; ResetIn     ; 1.000        ; -0.012     ; 0.356      ;
; 0.233  ; FSM:inst14|dataregister[151] ; FSM:inst14|shiftregister[151]~latch ; Clock        ; ResetIn     ; 1.000        ; -0.001     ; 0.361      ;
; 0.234  ; FSM:inst14|dataregister[140] ; FSM:inst14|shiftregister[140]~latch ; Clock        ; ResetIn     ; 1.000        ; -0.014     ; 0.355      ;
; 0.235  ; FSM:inst14|dataregister[122] ; FSM:inst14|shiftregister[122]~latch ; Clock        ; ResetIn     ; 1.000        ; -0.007     ; 0.360      ;
; 0.235  ; FSM:inst14|dataregister[125] ; FSM:inst14|shiftregister[125]~latch ; Clock        ; ResetIn     ; 1.000        ; -0.006     ; 0.361      ;
; 0.238  ; FSM:inst14|dataregister[142] ; FSM:inst14|shiftregister[142]~latch ; Clock        ; ResetIn     ; 1.000        ; -0.002     ; 0.360      ;
; 0.239  ; FSM:inst14|dataregister[115] ; FSM:inst14|shiftregister[115]~latch ; Clock        ; ResetIn     ; 1.000        ; -0.006     ; 0.357      ;
; 0.239  ; FSM:inst14|dataregister[133] ; FSM:inst14|shiftregister[133]~latch ; Clock        ; ResetIn     ; 1.000        ; 0.004      ; 0.363      ;
; 0.240  ; FSM:inst14|dataregister[143] ; FSM:inst14|shiftregister[143]~latch ; Clock        ; ResetIn     ; 1.000        ; 0.000      ; 0.355      ;
; 0.240  ; FSM:inst14|dataregister[97]  ; FSM:inst14|shiftregister[97]~latch  ; Clock        ; ResetIn     ; 1.000        ; 0.001      ; 0.352      ;
; 0.240  ; FSM:inst14|dataregister[134] ; FSM:inst14|shiftregister[134]~latch ; Clock        ; ResetIn     ; 1.000        ; -0.001     ; 0.355      ;
; 0.240  ; FSM:inst14|dataregister[131] ; FSM:inst14|shiftregister[131]~latch ; Clock        ; ResetIn     ; 1.000        ; -0.010     ; 0.350      ;
; 0.242  ; FSM:inst14|dataregister[106] ; FSM:inst14|shiftregister[106]~latch ; Clock        ; ResetIn     ; 1.000        ; 0.000      ; 0.357      ;
; 0.242  ; FSM:inst14|dataregister[138] ; FSM:inst14|shiftregister[138]~latch ; Clock        ; ResetIn     ; 1.000        ; 0.000      ; 0.350      ;
; 0.244  ; FSM:inst14|dataregister[58]  ; FSM:inst14|shiftregister[58]~latch  ; Clock        ; ResetIn     ; 1.000        ; 0.001      ; 0.355      ;
; 0.244  ; FSM:inst14|dataregister[55]  ; FSM:inst14|shiftregister[55]~latch  ; Clock        ; ResetIn     ; 1.000        ; -0.003     ; 0.350      ;
; 0.244  ; FSM:inst14|dataregister[154] ; FSM:inst14|shiftregister[154]~latch ; Clock        ; ResetIn     ; 1.000        ; -0.001     ; 0.357      ;
; 0.246  ; FSM:inst14|dataregister[32]  ; FSM:inst14|shiftregister[32]~latch  ; Clock        ; ResetIn     ; 1.000        ; 0.000      ; 0.355      ;
; 0.247  ; FSM:inst14|dataregister[76]  ; FSM:inst14|shiftregister[76]~latch  ; Clock        ; ResetIn     ; 1.000        ; 0.006      ; 0.365      ;
; 0.248  ; FSM:inst14|dataregister[118] ; FSM:inst14|shiftregister[118]~latch ; Clock        ; ResetIn     ; 1.000        ; 0.014      ; 0.361      ;
+--------+------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Clock'                                                                                                                                     ;
+--------+-------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.029 ; FSM:inst14|shiftregister[33]~latch  ; FSM:inst14|shiftregister[33]~_emulated  ; ResetIn      ; Clock       ; 0.000        ; 0.210      ; 0.333      ;
; -0.025 ; FSM:inst14|shiftregister[4]~latch   ; FSM:inst14|shiftregister[4]~_emulated   ; ResetIn      ; Clock       ; 0.000        ; 0.136      ; 0.263      ;
; -0.018 ; FSM:inst14|shiftregister[29]~latch  ; FSM:inst14|shiftregister[29]~_emulated  ; ResetIn      ; Clock       ; 0.000        ; 0.204      ; 0.338      ;
; -0.007 ; FSM:inst14|shiftregister[34]~latch  ; FSM:inst14|shiftregister[34]~_emulated  ; ResetIn      ; Clock       ; 0.000        ; 0.204      ; 0.349      ;
; 0.015  ; FSM:inst14|shiftregister[1]~latch   ; FSM:inst14|shiftregister[1]~_emulated   ; ResetIn      ; Clock       ; 0.000        ; 0.120      ; 0.287      ;
; 0.021  ; FSM:inst14|shiftregister[17]~latch  ; FSM:inst14|shiftregister[17]~_emulated  ; ResetIn      ; Clock       ; 0.000        ; 0.161      ; 0.334      ;
; 0.022  ; FSM:inst14|shiftregister[47]~latch  ; FSM:inst14|shiftregister[47]~_emulated  ; ResetIn      ; Clock       ; 0.000        ; 0.091      ; 0.265      ;
; 0.026  ; FSM:inst14|shiftregister[16]~latch  ; FSM:inst14|shiftregister[16]~_emulated  ; ResetIn      ; Clock       ; 0.000        ; 0.160      ; 0.338      ;
; 0.035  ; FSM:inst14|shiftregister[26]~latch  ; FSM:inst14|shiftregister[26]~_emulated  ; ResetIn      ; Clock       ; 0.000        ; 0.076      ; 0.263      ;
; 0.040  ; FSM:inst14|shiftregister[27]~latch  ; FSM:inst14|shiftregister[27]~_emulated  ; ResetIn      ; Clock       ; 0.000        ; 0.024      ; 0.216      ;
; 0.042  ; FSM:inst14|shiftregister[62]~latch  ; FSM:inst14|shiftregister[62]~_emulated  ; ResetIn      ; Clock       ; 0.000        ; 0.077      ; 0.271      ;
; 0.049  ; FSM:inst14|shiftregister[100]~latch ; FSM:inst14|shiftregister[100]~_emulated ; ResetIn      ; Clock       ; 0.000        ; 0.143      ; 0.344      ;
; 0.051  ; FSM:inst14|shiftregister[49]~latch  ; FSM:inst14|shiftregister[49]~_emulated  ; ResetIn      ; Clock       ; 0.000        ; 0.141      ; 0.344      ;
; 0.052  ; FSM:inst14|shiftregister[50]~latch  ; FSM:inst14|shiftregister[50]~_emulated  ; ResetIn      ; Clock       ; 0.000        ; 0.139      ; 0.343      ;
; 0.055  ; FSM:inst14|shiftregister[18]~latch  ; FSM:inst14|shiftregister[18]~_emulated  ; ResetIn      ; Clock       ; 0.000        ; 0.136      ; 0.343      ;
; 0.055  ; FSM:inst14|shiftregister[75]~latch  ; FSM:inst14|shiftregister[75]~_emulated  ; ResetIn      ; Clock       ; 0.000        ; 0.060      ; 0.267      ;
; 0.057  ; FSM:inst14|shiftregister[13]~latch  ; FSM:inst14|shiftregister[13]~_emulated  ; ResetIn      ; Clock       ; 0.000        ; 0.133      ; 0.342      ;
; 0.062  ; FSM:inst14|shiftregister[154]~latch ; FSM:inst14|shiftregister[154]~_emulated ; ResetIn      ; Clock       ; 0.000        ; 0.001      ; 0.215      ;
; 0.069  ; FSM:inst14|shiftregister[148]~latch ; FSM:inst14|shiftregister[148]~_emulated ; ResetIn      ; Clock       ; 0.000        ; 0.048      ; 0.269      ;
; 0.081  ; FSM:inst14|shiftregister[54]~latch  ; FSM:inst14|shiftregister[54]~_emulated  ; ResetIn      ; Clock       ; 0.000        ; 0.031      ; 0.264      ;
; 0.085  ; FSM:inst14|shiftregister[96]~latch  ; FSM:inst14|shiftregister[96]~_emulated  ; ResetIn      ; Clock       ; 0.000        ; 0.030      ; 0.267      ;
; 0.086  ; FSM:inst14|shiftregister[82]~latch  ; FSM:inst14|shiftregister[82]~_emulated  ; ResetIn      ; Clock       ; 0.000        ; 0.092      ; 0.330      ;
; 0.089  ; FSM:inst14|shiftregister[108]~latch ; FSM:inst14|shiftregister[108]~_emulated ; ResetIn      ; Clock       ; 0.000        ; -0.023     ; 0.218      ;
; 0.091  ; FSM:inst14|shiftregister[30]~latch  ; FSM:inst14|shiftregister[30]~_emulated  ; ResetIn      ; Clock       ; 0.000        ; 0.031      ; 0.274      ;
; 0.092  ; FSM:inst14|shiftregister[95]~latch  ; FSM:inst14|shiftregister[95]~_emulated  ; ResetIn      ; Clock       ; 0.000        ; 0.089      ; 0.333      ;
; 0.098  ; FSM:inst14|shiftregister[23]~latch  ; FSM:inst14|shiftregister[23]~_emulated  ; ResetIn      ; Clock       ; 0.000        ; 0.019      ; 0.269      ;
; 0.098  ; FSM:inst14|shiftregister[144]~latch ; FSM:inst14|shiftregister[144]~_emulated ; ResetIn      ; Clock       ; 0.000        ; -0.032     ; 0.218      ;
; 0.098  ; FSM:inst14|shiftregister[69]~latch  ; FSM:inst14|shiftregister[69]~_emulated  ; ResetIn      ; Clock       ; 0.000        ; 0.088      ; 0.338      ;
; 0.099  ; FSM:inst14|shiftregister[15]~latch  ; FSM:inst14|shiftregister[15]~_emulated  ; ResetIn      ; Clock       ; 0.000        ; 0.083      ; 0.334      ;
; 0.101  ; FSM:inst14|shiftregister[137]~latch ; FSM:inst14|shiftregister[137]~_emulated ; ResetIn      ; Clock       ; 0.000        ; 0.087      ; 0.340      ;
; 0.105  ; FSM:inst14|shiftregister[21]~latch  ; FSM:inst14|shiftregister[21]~_emulated  ; ResetIn      ; Clock       ; 0.000        ; 0.082      ; 0.339      ;
; 0.105  ; FSM:inst14|shiftregister[85]~latch  ; FSM:inst14|shiftregister[85]~_emulated  ; ResetIn      ; Clock       ; 0.000        ; 0.007      ; 0.264      ;
; 0.107  ; FSM:inst14|shiftregister[20]~latch  ; FSM:inst14|shiftregister[20]~_emulated  ; ResetIn      ; Clock       ; 0.000        ; 0.081      ; 0.340      ;
; 0.109  ; FSM:inst14|shiftregister[31]~latch  ; FSM:inst14|shiftregister[31]~_emulated  ; ResetIn      ; Clock       ; 0.000        ; 0.011      ; 0.272      ;
; 0.110  ; FSM:inst14|shiftregister[40]~latch  ; FSM:inst14|shiftregister[40]~_emulated  ; ResetIn      ; Clock       ; 0.000        ; -0.037     ; 0.225      ;
; 0.110  ; FSM:inst14|shiftregister[147]~latch ; FSM:inst14|shiftregister[147]~_emulated ; ResetIn      ; Clock       ; 0.000        ; -0.049     ; 0.213      ;
; 0.113  ; FSM:inst14|shiftregister[135]~latch ; FSM:inst14|shiftregister[135]~_emulated ; ResetIn      ; Clock       ; 0.000        ; 0.006      ; 0.271      ;
; 0.114  ; FSM:inst14|shiftregister[58]~latch  ; FSM:inst14|shiftregister[58]~_emulated  ; ResetIn      ; Clock       ; 0.000        ; -0.001     ; 0.265      ;
; 0.115  ; FSM:inst14|shiftregister[61]~latch  ; FSM:inst14|shiftregister[61]~_emulated  ; ResetIn      ; Clock       ; 0.000        ; 0.007      ; 0.274      ;
; 0.118  ; FSM:inst14|shiftregister[76]~latch  ; FSM:inst14|shiftregister[76]~_emulated  ; ResetIn      ; Clock       ; 0.000        ; -0.006     ; 0.264      ;
; 0.119  ; FSM:inst14|shiftregister[105]~latch ; FSM:inst14|shiftregister[105]~_emulated ; ResetIn      ; Clock       ; 0.000        ; 0.003      ; 0.274      ;
; 0.122  ; FSM:inst14|shiftregister[134]~latch ; FSM:inst14|shiftregister[134]~_emulated ; ResetIn      ; Clock       ; 0.000        ; 0.001      ; 0.275      ;
; 0.123  ; FSM:inst14|shiftregister[99]~latch  ; FSM:inst14|shiftregister[99]~_emulated  ; ResetIn      ; Clock       ; 0.000        ; 0.065      ; 0.340      ;
; 0.125  ; FSM:inst14|shiftregister[51]~latch  ; FSM:inst14|shiftregister[51]~_emulated  ; ResetIn      ; Clock       ; 0.000        ; 0.059      ; 0.336      ;
; 0.126  ; FSM:inst14|shiftregister[52]~latch  ; FSM:inst14|shiftregister[52]~_emulated  ; ResetIn      ; Clock       ; 0.000        ; 0.064      ; 0.342      ;
; 0.126  ; FSM:inst14|shiftregister[80]~latch  ; FSM:inst14|shiftregister[80]~_emulated  ; ResetIn      ; Clock       ; 0.000        ; -0.065     ; 0.213      ;
; 0.127  ; FSM:inst14|shiftregister[81]~latch  ; FSM:inst14|shiftregister[81]~_emulated  ; ResetIn      ; Clock       ; 0.000        ; 0.017      ; 0.296      ;
; 0.128  ; FSM:inst14|shiftregister[79]~latch  ; FSM:inst14|shiftregister[79]~_emulated  ; ResetIn      ; Clock       ; 0.000        ; -0.065     ; 0.215      ;
; 0.133  ; FSM:inst14|shiftregister[77]~latch  ; FSM:inst14|shiftregister[77]~_emulated  ; ResetIn      ; Clock       ; 0.000        ; -0.067     ; 0.218      ;
; 0.134  ; FSM:inst14|shiftregister[128]~latch ; FSM:inst14|shiftregister[128]~_emulated ; ResetIn      ; Clock       ; 0.000        ; 0.055      ; 0.341      ;
; 0.134  ; FSM:inst14|shiftregister[127]~latch ; FSM:inst14|shiftregister[127]~_emulated ; ResetIn      ; Clock       ; 0.000        ; 0.055      ; 0.341      ;
; 0.136  ; FSM:inst14|shiftregister[5]~latch   ; FSM:inst14|shiftregister[5]~_emulated   ; ResetIn      ; Clock       ; 0.000        ; -0.065     ; 0.223      ;
; 0.136  ; FSM:inst14|shiftregister[123]~latch ; FSM:inst14|shiftregister[123]~_emulated ; ResetIn      ; Clock       ; 0.000        ; -0.024     ; 0.264      ;
; 0.136  ; FSM:inst14|shiftregister[74]~latch  ; FSM:inst14|shiftregister[74]~_emulated  ; ResetIn      ; Clock       ; 0.000        ; -0.024     ; 0.264      ;
; 0.137  ; FSM:inst14|shiftregister[2]~latch   ; FSM:inst14|shiftregister[2]~_emulated   ; ResetIn      ; Clock       ; 0.000        ; 0.118      ; 0.407      ;
; 0.138  ; FSM:inst14|shiftregister[10]~latch  ; FSM:inst14|shiftregister[10]~_emulated  ; ResetIn      ; Clock       ; 0.000        ; -0.023     ; 0.267      ;
; 0.139  ; FSM:inst14|shiftregister[36]~latch  ; FSM:inst14|shiftregister[36]~_emulated  ; ResetIn      ; Clock       ; 0.000        ; -0.021     ; 0.270      ;
; 0.139  ; FSM:inst14|shiftregister[9]~latch   ; FSM:inst14|shiftregister[9]~_emulated   ; ResetIn      ; Clock       ; 0.000        ; -0.023     ; 0.268      ;
; 0.139  ; FSM:inst14|shiftregister[39]~latch  ; FSM:inst14|shiftregister[39]~_emulated  ; ResetIn      ; Clock       ; 0.000        ; -0.024     ; 0.267      ;
; 0.139  ; FSM:inst14|shiftregister[88]~latch  ; FSM:inst14|shiftregister[88]~_emulated  ; ResetIn      ; Clock       ; 0.000        ; 0.044      ; 0.335      ;
; 0.140  ; FSM:inst14|shiftregister[110]~latch ; FSM:inst14|shiftregister[110]~_emulated ; ResetIn      ; Clock       ; 0.000        ; 0.053      ; 0.345      ;
; 0.141  ; FSM:inst14|shiftregister[3]~latch   ; FSM:inst14|shiftregister[3]~_emulated   ; ResetIn      ; Clock       ; 0.000        ; 0.055      ; 0.348      ;
; 0.141  ; FSM:inst14|shiftregister[141]~latch ; FSM:inst14|shiftregister[141]~_emulated ; ResetIn      ; Clock       ; 0.000        ; 0.049      ; 0.342      ;
; 0.141  ; FSM:inst14|shiftregister[72]~latch  ; FSM:inst14|shiftregister[72]~_emulated  ; ResetIn      ; Clock       ; 0.000        ; 0.044      ; 0.337      ;
; 0.147  ; FSM:inst14|shiftregister[38]~latch  ; FSM:inst14|shiftregister[38]~_emulated  ; ResetIn      ; Clock       ; 0.000        ; -0.023     ; 0.276      ;
; 0.147  ; FSM:inst14|shiftregister[73]~latch  ; FSM:inst14|shiftregister[73]~_emulated  ; ResetIn      ; Clock       ; 0.000        ; -0.036     ; 0.263      ;
; 0.158  ; FSM:inst14|shiftregister[133]~latch ; FSM:inst14|shiftregister[133]~_emulated ; ResetIn      ; Clock       ; 0.000        ; -0.005     ; 0.305      ;
; 0.161  ; FSM:inst14|shiftregister[114]~latch ; FSM:inst14|shiftregister[114]~_emulated ; ResetIn      ; Clock       ; 0.000        ; -0.090     ; 0.223      ;
; 0.162  ; FSM:inst14|shiftregister[28]~latch  ; FSM:inst14|shiftregister[28]~_emulated  ; ResetIn      ; Clock       ; 0.000        ; 0.025      ; 0.339      ;
; 0.162  ; FSM:inst14|shiftregister[64]~latch  ; FSM:inst14|shiftregister[64]~_emulated  ; ResetIn      ; Clock       ; 0.000        ; 0.021      ; 0.335      ;
; 0.168  ; FSM:inst14|shiftregister[140]~latch ; FSM:inst14|shiftregister[140]~_emulated ; ResetIn      ; Clock       ; 0.000        ; 0.014      ; 0.334      ;
; 0.169  ; FSM:inst14|shiftregister[57]~latch  ; FSM:inst14|shiftregister[57]~_emulated  ; ResetIn      ; Clock       ; 0.000        ; 0.030      ; 0.351      ;
; 0.173  ; FSM:inst14|shiftregister[48]~latch  ; FSM:inst14|shiftregister[48]~_emulated  ; ResetIn      ; Clock       ; 0.000        ; 0.012      ; 0.337      ;
; 0.175  ; FSM:inst14|shiftregister[132]~latch ; FSM:inst14|shiftregister[132]~_emulated ; ResetIn      ; Clock       ; 0.000        ; 0.012      ; 0.339      ;
; 0.175  ; FSM:inst14|shiftregister[131]~latch ; FSM:inst14|shiftregister[131]~_emulated ; ResetIn      ; Clock       ; 0.000        ; 0.010      ; 0.337      ;
; 0.176  ; FSM:inst14|shiftregister[115]~latch ; FSM:inst14|shiftregister[115]~_emulated ; ResetIn      ; Clock       ; 0.000        ; 0.006      ; 0.334      ;
; 0.176  ; FSM:inst14|shiftregister[125]~latch ; FSM:inst14|shiftregister[125]~_emulated ; ResetIn      ; Clock       ; 0.000        ; 0.006      ; 0.334      ;
; 0.177  ; FSM:inst14|shiftregister[63]~latch  ; FSM:inst14|shiftregister[63]~_emulated  ; ResetIn      ; Clock       ; 0.000        ; -0.065     ; 0.264      ;
; 0.177  ; FSM:inst14|shiftregister[122]~latch ; FSM:inst14|shiftregister[122]~_emulated ; ResetIn      ; Clock       ; 0.000        ; 0.007      ; 0.336      ;
; 0.178  ; FSM:inst14|shiftregister[22]~latch  ; FSM:inst14|shiftregister[22]~_emulated  ; ResetIn      ; Clock       ; 0.000        ; 0.018      ; 0.348      ;
; 0.178  ; FSM:inst14|shiftregister[65]~latch  ; FSM:inst14|shiftregister[65]~_emulated  ; ResetIn      ; Clock       ; 0.000        ; 0.003      ; 0.333      ;
; 0.179  ; FSM:inst14|shiftregister[66]~latch  ; FSM:inst14|shiftregister[66]~_emulated  ; ResetIn      ; Clock       ; 0.000        ; 0.001      ; 0.332      ;
; 0.180  ; FSM:inst14|shiftregister[25]~latch  ; FSM:inst14|shiftregister[25]~_emulated  ; ResetIn      ; Clock       ; 0.000        ; 0.005      ; 0.337      ;
; 0.180  ; FSM:inst14|shiftregister[130]~latch ; FSM:inst14|shiftregister[130]~_emulated ; ResetIn      ; Clock       ; 0.000        ; 0.010      ; 0.342      ;
; 0.181  ; FSM:inst14|shiftregister[101]~latch ; FSM:inst14|shiftregister[101]~_emulated ; ResetIn      ; Clock       ; 0.000        ; 0.001      ; 0.334      ;
; 0.181  ; FSM:inst14|shiftregister[106]~latch ; FSM:inst14|shiftregister[106]~_emulated ; ResetIn      ; Clock       ; 0.000        ; 0.000      ; 0.333      ;
; 0.181  ; FSM:inst14|shiftregister[136]~latch ; FSM:inst14|shiftregister[136]~_emulated ; ResetIn      ; Clock       ; 0.000        ; 0.014      ; 0.347      ;
; 0.182  ; FSM:inst14|shiftregister[14]~latch  ; FSM:inst14|shiftregister[14]~_emulated  ; ResetIn      ; Clock       ; 0.000        ; 0.011      ; 0.345      ;
; 0.182  ; FSM:inst14|shiftregister[142]~latch ; FSM:inst14|shiftregister[142]~_emulated ; ResetIn      ; Clock       ; 0.000        ; 0.002      ; 0.336      ;
; 0.183  ; FSM:inst14|shiftregister[59]~latch  ; FSM:inst14|shiftregister[59]~_emulated  ; ResetIn      ; Clock       ; 0.000        ; 0.003      ; 0.338      ;
; 0.183  ; FSM:inst14|shiftregister[153]~latch ; FSM:inst14|shiftregister[153]~_emulated ; ResetIn      ; Clock       ; 0.000        ; -0.042     ; 0.293      ;
; 0.184  ; FSM:inst14|shiftregister[60]~latch  ; FSM:inst14|shiftregister[60]~_emulated  ; ResetIn      ; Clock       ; 0.000        ; 0.002      ; 0.338      ;
; 0.184  ; FSM:inst14|shiftregister[55]~latch  ; FSM:inst14|shiftregister[55]~_emulated  ; ResetIn      ; Clock       ; 0.000        ; 0.003      ; 0.339      ;
; 0.185  ; FSM:inst14|shiftregister[37]~latch  ; FSM:inst14|shiftregister[37]~_emulated  ; ResetIn      ; Clock       ; 0.000        ; 0.005      ; 0.342      ;
; 0.186  ; FSM:inst14|shiftregister[0]~latch   ; FSM:inst14|shiftregister[0]~_emulated   ; ResetIn      ; Clock       ; 0.000        ; 0.158      ; 0.496      ;
; 0.187  ; FSM:inst14|shiftregister[8]~latch   ; FSM:inst14|shiftregister[8]~_emulated   ; ResetIn      ; Clock       ; 0.000        ; 0.002      ; 0.341      ;
; 0.187  ; FSM:inst14|shiftregister[67]~latch  ; FSM:inst14|shiftregister[67]~_emulated  ; ResetIn      ; Clock       ; 0.000        ; -0.001     ; 0.338      ;
; 0.188  ; FSM:inst14|shiftregister[151]~latch ; FSM:inst14|shiftregister[151]~_emulated ; ResetIn      ; Clock       ; 0.000        ; 0.001      ; 0.341      ;
; 0.189  ; FSM:inst14|shiftregister[44]~latch  ; FSM:inst14|shiftregister[44]~_emulated  ; ResetIn      ; Clock       ; 0.000        ; 0.009      ; 0.350      ;
; 0.189  ; FSM:inst14|shiftregister[24]~latch  ; FSM:inst14|shiftregister[24]~_emulated  ; ResetIn      ; Clock       ; 0.000        ; 0.002      ; 0.343      ;
+--------+-------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'ENC2A'                                                                                                            ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; 0.238 ; Encoder:inst5|COUNT_2[31] ; Encoder:inst5|COUNT_2[31] ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 0.390      ;
; 0.355 ; Encoder:inst5|COUNT_2[0]  ; Encoder:inst5|COUNT_2[0]  ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 0.507      ;
; 0.358 ; Encoder:inst5|COUNT_2[13] ; Encoder:inst5|COUNT_2[13] ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; Encoder:inst5|COUNT_2[14] ; Encoder:inst5|COUNT_2[14] ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; Encoder:inst5|COUNT_2[18] ; Encoder:inst5|COUNT_2[18] ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; Encoder:inst5|COUNT_2[20] ; Encoder:inst5|COUNT_2[20] ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; Encoder:inst5|COUNT_2[1]  ; Encoder:inst5|COUNT_2[1]  ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; Encoder:inst5|COUNT_2[17] ; Encoder:inst5|COUNT_2[17] ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; Encoder:inst5|COUNT_2[2]  ; Encoder:inst5|COUNT_2[2]  ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; Encoder:inst5|COUNT_2[9]  ; Encoder:inst5|COUNT_2[9]  ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; Encoder:inst5|COUNT_2[11] ; Encoder:inst5|COUNT_2[11] ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; Encoder:inst5|COUNT_2[25] ; Encoder:inst5|COUNT_2[25] ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; Encoder:inst5|COUNT_2[27] ; Encoder:inst5|COUNT_2[27] ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; Encoder:inst5|COUNT_2[4]  ; Encoder:inst5|COUNT_2[4]  ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Encoder:inst5|COUNT_2[7]  ; Encoder:inst5|COUNT_2[7]  ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 0.513      ;
; 0.367 ; Encoder:inst5|COUNT_2[28] ; Encoder:inst5|COUNT_2[28] ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 0.519      ;
; 0.369 ; Encoder:inst5|COUNT_2[19] ; Encoder:inst5|COUNT_2[19] ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; Encoder:inst5|COUNT_2[21] ; Encoder:inst5|COUNT_2[21] ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 0.521      ;
; 0.371 ; Encoder:inst5|COUNT_2[3]  ; Encoder:inst5|COUNT_2[3]  ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; Encoder:inst5|COUNT_2[8]  ; Encoder:inst5|COUNT_2[8]  ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; Encoder:inst5|COUNT_2[10] ; Encoder:inst5|COUNT_2[10] ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; Encoder:inst5|COUNT_2[5]  ; Encoder:inst5|COUNT_2[5]  ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; Encoder:inst5|COUNT_2[6]  ; Encoder:inst5|COUNT_2[6]  ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; Encoder:inst5|COUNT_2[12] ; Encoder:inst5|COUNT_2[12] ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 0.524      ;
; 0.436 ; Encoder:inst5|COUNT_2[24] ; Encoder:inst5|COUNT_2[24] ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 0.588      ;
; 0.437 ; Encoder:inst5|COUNT_2[26] ; Encoder:inst5|COUNT_2[26] ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 0.589      ;
; 0.438 ; Encoder:inst5|COUNT_2[22] ; Encoder:inst5|COUNT_2[22] ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 0.590      ;
; 0.441 ; Encoder:inst5|COUNT_2[23] ; Encoder:inst5|COUNT_2[23] ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 0.593      ;
; 0.445 ; Encoder:inst5|COUNT_2[15] ; Encoder:inst5|COUNT_2[15] ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 0.597      ;
; 0.449 ; Encoder:inst5|COUNT_2[29] ; Encoder:inst5|COUNT_2[29] ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 0.601      ;
; 0.474 ; Encoder:inst5|COUNT_2[16] ; Encoder:inst5|COUNT_2[16] ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 0.626      ;
; 0.480 ; Encoder:inst5|COUNT_2[30] ; Encoder:inst5|COUNT_2[30] ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 0.632      ;
; 0.493 ; Encoder:inst5|COUNT_2[0]  ; Encoder:inst5|COUNT_2[1]  ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 0.645      ;
; 0.496 ; Encoder:inst5|COUNT_2[13] ; Encoder:inst5|COUNT_2[14] ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; Encoder:inst5|COUNT_2[18] ; Encoder:inst5|COUNT_2[19] ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; Encoder:inst5|COUNT_2[20] ; Encoder:inst5|COUNT_2[21] ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; Encoder:inst5|COUNT_2[14] ; Encoder:inst5|COUNT_2[15] ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 0.648      ;
; 0.497 ; Encoder:inst5|COUNT_2[17] ; Encoder:inst5|COUNT_2[18] ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 0.649      ;
; 0.497 ; Encoder:inst5|COUNT_2[1]  ; Encoder:inst5|COUNT_2[2]  ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 0.649      ;
; 0.498 ; Encoder:inst5|COUNT_2[27] ; Encoder:inst5|COUNT_2[28] ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; Encoder:inst5|COUNT_2[2]  ; Encoder:inst5|COUNT_2[3]  ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; Encoder:inst5|COUNT_2[9]  ; Encoder:inst5|COUNT_2[10] ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; Encoder:inst5|COUNT_2[11] ; Encoder:inst5|COUNT_2[12] ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; Encoder:inst5|COUNT_2[25] ; Encoder:inst5|COUNT_2[26] ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; Encoder:inst5|COUNT_2[4]  ; Encoder:inst5|COUNT_2[5]  ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 0.651      ;
; 0.507 ; Encoder:inst5|COUNT_2[28] ; Encoder:inst5|COUNT_2[29] ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 0.659      ;
; 0.509 ; Encoder:inst5|COUNT_2[19] ; Encoder:inst5|COUNT_2[20] ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 0.661      ;
; 0.509 ; Encoder:inst5|COUNT_2[21] ; Encoder:inst5|COUNT_2[22] ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 0.661      ;
; 0.511 ; Encoder:inst5|COUNT_2[8]  ; Encoder:inst5|COUNT_2[9]  ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; Encoder:inst5|COUNT_2[10] ; Encoder:inst5|COUNT_2[11] ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; Encoder:inst5|COUNT_2[3]  ; Encoder:inst5|COUNT_2[4]  ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; Encoder:inst5|COUNT_2[12] ; Encoder:inst5|COUNT_2[13] ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; Encoder:inst5|COUNT_2[6]  ; Encoder:inst5|COUNT_2[7]  ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; Encoder:inst5|COUNT_2[5]  ; Encoder:inst5|COUNT_2[6]  ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 0.664      ;
; 0.528 ; Encoder:inst5|COUNT_2[0]  ; Encoder:inst5|COUNT_2[2]  ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 0.680      ;
; 0.531 ; Encoder:inst5|COUNT_2[13] ; Encoder:inst5|COUNT_2[15] ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 0.683      ;
; 0.531 ; Encoder:inst5|COUNT_2[18] ; Encoder:inst5|COUNT_2[20] ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 0.683      ;
; 0.531 ; Encoder:inst5|COUNT_2[20] ; Encoder:inst5|COUNT_2[22] ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 0.683      ;
; 0.532 ; Encoder:inst5|COUNT_2[17] ; Encoder:inst5|COUNT_2[19] ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 0.684      ;
; 0.532 ; Encoder:inst5|COUNT_2[1]  ; Encoder:inst5|COUNT_2[3]  ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 0.684      ;
; 0.533 ; Encoder:inst5|COUNT_2[25] ; Encoder:inst5|COUNT_2[27] ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; Encoder:inst5|COUNT_2[27] ; Encoder:inst5|COUNT_2[29] ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; Encoder:inst5|COUNT_2[9]  ; Encoder:inst5|COUNT_2[11] ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; Encoder:inst5|COUNT_2[2]  ; Encoder:inst5|COUNT_2[4]  ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; Encoder:inst5|COUNT_2[11] ; Encoder:inst5|COUNT_2[13] ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 0.685      ;
; 0.534 ; Encoder:inst5|COUNT_2[4]  ; Encoder:inst5|COUNT_2[6]  ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 0.686      ;
; 0.542 ; Encoder:inst5|COUNT_2[28] ; Encoder:inst5|COUNT_2[30] ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 0.694      ;
; 0.544 ; Encoder:inst5|COUNT_2[21] ; Encoder:inst5|COUNT_2[23] ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 0.696      ;
; 0.544 ; Encoder:inst5|COUNT_2[19] ; Encoder:inst5|COUNT_2[21] ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 0.696      ;
; 0.546 ; Encoder:inst5|COUNT_2[8]  ; Encoder:inst5|COUNT_2[10] ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; Encoder:inst5|COUNT_2[10] ; Encoder:inst5|COUNT_2[12] ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; Encoder:inst5|COUNT_2[3]  ; Encoder:inst5|COUNT_2[5]  ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 0.698      ;
; 0.547 ; Encoder:inst5|COUNT_2[12] ; Encoder:inst5|COUNT_2[14] ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 0.699      ;
; 0.547 ; Encoder:inst5|COUNT_2[5]  ; Encoder:inst5|COUNT_2[7]  ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 0.699      ;
; 0.554 ; Encoder:inst5|COUNT_2[7]  ; Encoder:inst5|COUNT_2[8]  ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 0.706      ;
; 0.563 ; Encoder:inst5|COUNT_2[0]  ; Encoder:inst5|COUNT_2[3]  ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 0.715      ;
; 0.566 ; Encoder:inst5|COUNT_2[20] ; Encoder:inst5|COUNT_2[23] ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 0.718      ;
; 0.566 ; Encoder:inst5|COUNT_2[18] ; Encoder:inst5|COUNT_2[21] ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 0.718      ;
; 0.567 ; Encoder:inst5|COUNT_2[17] ; Encoder:inst5|COUNT_2[20] ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 0.719      ;
; 0.567 ; Encoder:inst5|COUNT_2[1]  ; Encoder:inst5|COUNT_2[4]  ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 0.719      ;
; 0.568 ; Encoder:inst5|COUNT_2[25] ; Encoder:inst5|COUNT_2[28] ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 0.720      ;
; 0.568 ; Encoder:inst5|COUNT_2[27] ; Encoder:inst5|COUNT_2[30] ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 0.720      ;
; 0.568 ; Encoder:inst5|COUNT_2[9]  ; Encoder:inst5|COUNT_2[12] ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 0.720      ;
; 0.568 ; Encoder:inst5|COUNT_2[2]  ; Encoder:inst5|COUNT_2[5]  ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 0.720      ;
; 0.568 ; Encoder:inst5|COUNT_2[11] ; Encoder:inst5|COUNT_2[14] ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 0.720      ;
; 0.569 ; Encoder:inst5|COUNT_2[4]  ; Encoder:inst5|COUNT_2[7]  ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 0.721      ;
; 0.574 ; Encoder:inst5|COUNT_2[24] ; Encoder:inst5|COUNT_2[25] ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 0.726      ;
; 0.575 ; Encoder:inst5|COUNT_2[26] ; Encoder:inst5|COUNT_2[27] ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 0.727      ;
; 0.576 ; Encoder:inst5|COUNT_2[22] ; Encoder:inst5|COUNT_2[23] ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 0.728      ;
; 0.577 ; Encoder:inst5|COUNT_2[28] ; Encoder:inst5|COUNT_2[31] ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 0.729      ;
; 0.579 ; Encoder:inst5|COUNT_2[19] ; Encoder:inst5|COUNT_2[22] ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 0.731      ;
; 0.581 ; Encoder:inst5|COUNT_2[8]  ; Encoder:inst5|COUNT_2[11] ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; Encoder:inst5|COUNT_2[10] ; Encoder:inst5|COUNT_2[13] ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; Encoder:inst5|COUNT_2[3]  ; Encoder:inst5|COUNT_2[6]  ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 0.733      ;
; 0.582 ; Encoder:inst5|COUNT_2[12] ; Encoder:inst5|COUNT_2[15] ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 0.734      ;
; 0.589 ; Encoder:inst5|COUNT_2[7]  ; Encoder:inst5|COUNT_2[9]  ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 0.741      ;
; 0.589 ; Encoder:inst5|COUNT_2[29] ; Encoder:inst5|COUNT_2[30] ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 0.741      ;
; 0.598 ; Encoder:inst5|COUNT_2[0]  ; Encoder:inst5|COUNT_2[4]  ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 0.750      ;
; 0.601 ; Encoder:inst5|COUNT_2[18] ; Encoder:inst5|COUNT_2[22] ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 0.753      ;
; 0.602 ; Encoder:inst5|COUNT_2[17] ; Encoder:inst5|COUNT_2[21] ; ENC2A        ; ENC2A       ; 0.000        ; 0.000      ; 0.754      ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'ResetIn'                                                                                                                       ;
+-------+------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.260 ; FSM:inst14|dataregister[152] ; FSM:inst14|shiftregister[152]~latch ; Clock        ; ResetIn     ; 0.000        ; 0.097      ; 0.357      ;
; 0.269 ; FSM:inst14|dataregister[113] ; FSM:inst14|shiftregister[113]~latch ; Clock        ; ResetIn     ; 0.000        ; 0.089      ; 0.358      ;
; 0.271 ; FSM:inst14|dataregister[91]  ; FSM:inst14|shiftregister[91]~latch  ; Clock        ; ResetIn     ; 0.000        ; 0.089      ; 0.360      ;
; 0.274 ; FSM:inst14|dataregister[109] ; FSM:inst14|shiftregister[109]~latch ; Clock        ; ResetIn     ; 0.000        ; 0.078      ; 0.352      ;
; 0.274 ; FSM:inst14|dataregister[94]  ; FSM:inst14|shiftregister[94]~latch  ; Clock        ; ResetIn     ; 0.000        ; 0.081      ; 0.355      ;
; 0.277 ; FSM:inst14|dataregister[114] ; FSM:inst14|shiftregister[114]~latch ; Clock        ; ResetIn     ; 0.000        ; 0.090      ; 0.367      ;
; 0.277 ; FSM:inst14|dataregister[70]  ; FSM:inst14|shiftregister[70]~latch  ; Clock        ; ResetIn     ; 0.000        ; 0.079      ; 0.356      ;
; 0.278 ; FSM:inst14|dataregister[158] ; FSM:inst14|shiftregister[158]~latch ; Clock        ; ResetIn     ; 0.000        ; 0.075      ; 0.353      ;
; 0.279 ; FSM:inst14|dataregister[157] ; FSM:inst14|shiftregister[157]~latch ; Clock        ; ResetIn     ; 0.000        ; 0.076      ; 0.355      ;
; 0.280 ; FSM:inst14|dataregister[92]  ; FSM:inst14|shiftregister[92]~latch  ; Clock        ; ResetIn     ; 0.000        ; 0.077      ; 0.357      ;
; 0.283 ; FSM:inst14|dataregister[93]  ; FSM:inst14|shiftregister[93]~latch  ; Clock        ; ResetIn     ; 0.000        ; 0.079      ; 0.362      ;
; 0.286 ; FSM:inst14|dataregister[80]  ; FSM:inst14|shiftregister[80]~latch  ; Clock        ; ResetIn     ; 0.000        ; 0.065      ; 0.351      ;
; 0.288 ; FSM:inst14|dataregister[78]  ; FSM:inst14|shiftregister[78]~latch  ; Clock        ; ResetIn     ; 0.000        ; 0.070      ; 0.358      ;
; 0.292 ; FSM:inst14|dataregister[63]  ; FSM:inst14|shiftregister[63]~latch  ; Clock        ; ResetIn     ; 0.000        ; 0.065      ; 0.357      ;
; 0.292 ; FSM:inst14|dataregister[77]  ; FSM:inst14|shiftregister[77]~latch  ; Clock        ; ResetIn     ; 0.000        ; 0.067      ; 0.359      ;
; 0.296 ; FSM:inst14|dataregister[79]  ; FSM:inst14|shiftregister[79]~latch  ; Clock        ; ResetIn     ; 0.000        ; 0.065      ; 0.361      ;
; 0.297 ; FSM:inst14|dataregister[111] ; FSM:inst14|shiftregister[111]~latch ; Clock        ; ResetIn     ; 0.000        ; 0.062      ; 0.359      ;
; 0.300 ; FSM:inst14|dataregister[7]   ; FSM:inst14|shiftregister[7]~latch   ; Clock        ; ResetIn     ; 0.000        ; 0.063      ; 0.363      ;
; 0.300 ; FSM:inst14|dataregister[5]   ; FSM:inst14|shiftregister[5]~latch   ; Clock        ; ResetIn     ; 0.000        ; 0.065      ; 0.365      ;
; 0.301 ; FSM:inst14|dataregister[6]   ; FSM:inst14|shiftregister[6]~latch   ; Clock        ; ResetIn     ; 0.000        ; 0.064      ; 0.365      ;
; 0.301 ; FSM:inst14|dataregister[149] ; FSM:inst14|shiftregister[149]~latch ; Clock        ; ResetIn     ; 0.000        ; 0.065      ; 0.366      ;
; 0.306 ; FSM:inst14|dataregister[155] ; FSM:inst14|shiftregister[155]~latch ; Clock        ; ResetIn     ; 0.000        ; 0.044      ; 0.350      ;
; 0.306 ; FSM:inst14|dataregister[156] ; FSM:inst14|shiftregister[156]~latch ; Clock        ; ResetIn     ; 0.000        ; 0.046      ; 0.352      ;
; 0.308 ; FSM:inst14|dataregister[107] ; FSM:inst14|shiftregister[107]~latch ; Clock        ; ResetIn     ; 0.000        ; 0.048      ; 0.356      ;
; 0.309 ; FSM:inst14|dataregister[147] ; FSM:inst14|shiftregister[147]~latch ; Clock        ; ResetIn     ; 0.000        ; 0.049      ; 0.358      ;
; 0.309 ; FSM:inst14|dataregister[153] ; FSM:inst14|shiftregister[153]~latch ; Clock        ; ResetIn     ; 0.000        ; 0.044      ; 0.353      ;
; 0.309 ; FSM:inst14|dataregister[159] ; FSM:inst14|shiftregister[159]~latch ; Clock        ; ResetIn     ; 0.000        ; 0.046      ; 0.355      ;
; 0.310 ; FSM:inst14|dataregister[41]  ; FSM:inst14|shiftregister[41]~latch  ; Clock        ; ResetIn     ; 0.000        ; 0.043      ; 0.353      ;
; 0.311 ; FSM:inst14|dataregister[150] ; FSM:inst14|shiftregister[150]~latch ; Clock        ; ResetIn     ; 0.000        ; 0.054      ; 0.365      ;
; 0.313 ; FSM:inst14|dataregister[89]  ; FSM:inst14|shiftregister[89]~latch  ; Clock        ; ResetIn     ; 0.000        ; 0.041      ; 0.354      ;
; 0.314 ; FSM:inst14|dataregister[12]  ; FSM:inst14|shiftregister[12]~latch  ; Clock        ; ResetIn     ; 0.000        ; 0.052      ; 0.366      ;
; 0.318 ; FSM:inst14|dataregister[103] ; FSM:inst14|shiftregister[103]~latch ; Clock        ; ResetIn     ; 0.000        ; 0.050      ; 0.368      ;
; 0.318 ; FSM:inst14|dataregister[73]  ; FSM:inst14|shiftregister[73]~latch  ; Clock        ; ResetIn     ; 0.000        ; 0.036      ; 0.354      ;
; 0.319 ; FSM:inst14|dataregister[40]  ; FSM:inst14|shiftregister[40]~latch  ; Clock        ; ResetIn     ; 0.000        ; 0.037      ; 0.356      ;
; 0.320 ; FSM:inst14|dataregister[86]  ; FSM:inst14|shiftregister[86]~latch  ; Clock        ; ResetIn     ; 0.000        ; 0.033      ; 0.353      ;
; 0.321 ; FSM:inst14|dataregister[56]  ; FSM:inst14|shiftregister[56]~latch  ; Clock        ; ResetIn     ; 0.000        ; 0.042      ; 0.363      ;
; 0.321 ; FSM:inst14|dataregister[112] ; FSM:inst14|shiftregister[112]~latch ; Clock        ; ResetIn     ; 0.000        ; 0.034      ; 0.355      ;
; 0.323 ; FSM:inst14|dataregister[121] ; FSM:inst14|shiftregister[121]~latch ; Clock        ; ResetIn     ; 0.000        ; 0.045      ; 0.368      ;
; 0.323 ; FSM:inst14|dataregister[120] ; FSM:inst14|shiftregister[120]~latch ; Clock        ; ResetIn     ; 0.000        ; 0.047      ; 0.370      ;
; 0.324 ; FSM:inst14|dataregister[145] ; FSM:inst14|shiftregister[145]~latch ; Clock        ; ResetIn     ; 0.000        ; 0.031      ; 0.355      ;
; 0.325 ; FSM:inst14|dataregister[90]  ; FSM:inst14|shiftregister[90]~latch  ; Clock        ; ResetIn     ; 0.000        ; 0.040      ; 0.365      ;
; 0.325 ; FSM:inst14|dataregister[102] ; FSM:inst14|shiftregister[102]~latch ; Clock        ; ResetIn     ; 0.000        ; 0.034      ; 0.359      ;
; 0.328 ; FSM:inst14|dataregister[42]  ; FSM:inst14|shiftregister[42]~latch  ; Clock        ; ResetIn     ; 0.000        ; 0.028      ; 0.356      ;
; 0.328 ; FSM:inst14|dataregister[39]  ; FSM:inst14|shiftregister[39]~latch  ; Clock        ; ResetIn     ; 0.000        ; 0.024      ; 0.352      ;
; 0.328 ; FSM:inst14|dataregister[108] ; FSM:inst14|shiftregister[108]~latch ; Clock        ; ResetIn     ; 0.000        ; 0.023      ; 0.351      ;
; 0.329 ; FSM:inst14|dataregister[144] ; FSM:inst14|shiftregister[144]~latch ; Clock        ; ResetIn     ; 0.000        ; 0.032      ; 0.361      ;
; 0.333 ; FSM:inst14|dataregister[124] ; FSM:inst14|shiftregister[124]~latch ; Clock        ; ResetIn     ; 0.000        ; 0.024      ; 0.357      ;
; 0.333 ; FSM:inst14|dataregister[139] ; FSM:inst14|shiftregister[139]~latch ; Clock        ; ResetIn     ; 0.000        ; 0.029      ; 0.362      ;
; 0.334 ; FSM:inst14|dataregister[36]  ; FSM:inst14|shiftregister[36]~latch  ; Clock        ; ResetIn     ; 0.000        ; 0.021      ; 0.355      ;
; 0.335 ; FSM:inst14|dataregister[38]  ; FSM:inst14|shiftregister[38]~latch  ; Clock        ; ResetIn     ; 0.000        ; 0.023      ; 0.358      ;
; 0.335 ; FSM:inst14|dataregister[68]  ; FSM:inst14|shiftregister[68]~latch  ; Clock        ; ResetIn     ; 0.000        ; 0.021      ; 0.356      ;
; 0.335 ; FSM:inst14|dataregister[74]  ; FSM:inst14|shiftregister[74]~latch  ; Clock        ; ResetIn     ; 0.000        ; 0.024      ; 0.359      ;
; 0.337 ; FSM:inst14|dataregister[35]  ; FSM:inst14|shiftregister[35]~latch  ; Clock        ; ResetIn     ; 0.000        ; 0.022      ; 0.359      ;
; 0.338 ; FSM:inst14|dataregister[10]  ; FSM:inst14|shiftregister[10]~latch  ; Clock        ; ResetIn     ; 0.000        ; 0.023      ; 0.361      ;
; 0.341 ; FSM:inst14|dataregister[9]   ; FSM:inst14|shiftregister[9]~latch   ; Clock        ; ResetIn     ; 0.000        ; 0.023      ; 0.364      ;
; 0.342 ; FSM:inst14|dataregister[11]  ; FSM:inst14|shiftregister[11]~latch  ; Clock        ; ResetIn     ; 0.000        ; 0.024      ; 0.366      ;
; 0.343 ; FSM:inst14|dataregister[119] ; FSM:inst14|shiftregister[119]~latch ; Clock        ; ResetIn     ; 0.000        ; 0.014      ; 0.357      ;
; 0.343 ; FSM:inst14|dataregister[117] ; FSM:inst14|shiftregister[117]~latch ; Clock        ; ResetIn     ; 0.000        ; 0.015      ; 0.358      ;
; 0.345 ; FSM:inst14|dataregister[104] ; FSM:inst14|shiftregister[104]~latch ; Clock        ; ResetIn     ; 0.000        ; 0.014      ; 0.359      ;
; 0.347 ; FSM:inst14|dataregister[123] ; FSM:inst14|shiftregister[123]~latch ; Clock        ; ResetIn     ; 0.000        ; 0.024      ; 0.371      ;
; 0.347 ; FSM:inst14|dataregister[118] ; FSM:inst14|shiftregister[118]~latch ; Clock        ; ResetIn     ; 0.000        ; 0.014      ; 0.361      ;
; 0.348 ; FSM:inst14|dataregister[98]  ; FSM:inst14|shiftregister[98]~latch  ; Clock        ; ResetIn     ; 0.000        ; 0.006      ; 0.354      ;
; 0.348 ; FSM:inst14|dataregister[129] ; FSM:inst14|shiftregister[129]~latch ; Clock        ; ResetIn     ; 0.000        ; 0.013      ; 0.361      ;
; 0.349 ; FSM:inst14|dataregister[146] ; FSM:inst14|shiftregister[146]~latch ; Clock        ; ResetIn     ; 0.000        ; 0.008      ; 0.357      ;
; 0.350 ; FSM:inst14|dataregister[101] ; FSM:inst14|shiftregister[101]~latch ; Clock        ; ResetIn     ; 0.000        ; -0.001     ; 0.349      ;
; 0.350 ; FSM:inst14|dataregister[138] ; FSM:inst14|shiftregister[138]~latch ; Clock        ; ResetIn     ; 0.000        ; 0.000      ; 0.350      ;
; 0.351 ; FSM:inst14|dataregister[97]  ; FSM:inst14|shiftregister[97]~latch  ; Clock        ; ResetIn     ; 0.000        ; 0.001      ; 0.352      ;
; 0.353 ; FSM:inst14|dataregister[55]  ; FSM:inst14|shiftregister[55]~latch  ; Clock        ; ResetIn     ; 0.000        ; -0.003     ; 0.350      ;
; 0.354 ; FSM:inst14|dataregister[58]  ; FSM:inst14|shiftregister[58]~latch  ; Clock        ; ResetIn     ; 0.000        ; 0.001      ; 0.355      ;
; 0.355 ; FSM:inst14|dataregister[32]  ; FSM:inst14|shiftregister[32]~latch  ; Clock        ; ResetIn     ; 0.000        ; 0.000      ; 0.355      ;
; 0.355 ; FSM:inst14|dataregister[143] ; FSM:inst14|shiftregister[143]~latch ; Clock        ; ResetIn     ; 0.000        ; 0.000      ; 0.355      ;
; 0.355 ; FSM:inst14|dataregister[126] ; FSM:inst14|shiftregister[126]~latch ; Clock        ; ResetIn     ; 0.000        ; 0.006      ; 0.361      ;
; 0.356 ; FSM:inst14|dataregister[134] ; FSM:inst14|shiftregister[134]~latch ; Clock        ; ResetIn     ; 0.000        ; -0.001     ; 0.355      ;
; 0.357 ; FSM:inst14|dataregister[106] ; FSM:inst14|shiftregister[106]~latch ; Clock        ; ResetIn     ; 0.000        ; 0.000      ; 0.357      ;
; 0.358 ; FSM:inst14|dataregister[43]  ; FSM:inst14|shiftregister[43]~latch  ; Clock        ; ResetIn     ; 0.000        ; -0.006     ; 0.352      ;
; 0.358 ; FSM:inst14|dataregister[154] ; FSM:inst14|shiftregister[154]~latch ; Clock        ; ResetIn     ; 0.000        ; -0.001     ; 0.357      ;
; 0.359 ; FSM:inst14|dataregister[76]  ; FSM:inst14|shiftregister[76]~latch  ; Clock        ; ResetIn     ; 0.000        ; 0.006      ; 0.365      ;
; 0.359 ; FSM:inst14|dataregister[133] ; FSM:inst14|shiftregister[133]~latch ; Clock        ; ResetIn     ; 0.000        ; 0.004      ; 0.363      ;
; 0.360 ; FSM:inst14|dataregister[59]  ; FSM:inst14|shiftregister[59]~latch  ; Clock        ; ResetIn     ; 0.000        ; -0.003     ; 0.357      ;
; 0.360 ; FSM:inst14|dataregister[66]  ; FSM:inst14|shiftregister[66]~latch  ; Clock        ; ResetIn     ; 0.000        ; -0.001     ; 0.359      ;
; 0.360 ; FSM:inst14|dataregister[131] ; FSM:inst14|shiftregister[131]~latch ; Clock        ; ResetIn     ; 0.000        ; -0.010     ; 0.350      ;
; 0.362 ; FSM:inst14|dataregister[46]  ; FSM:inst14|shiftregister[46]~latch  ; Clock        ; ResetIn     ; 0.000        ; -0.008     ; 0.354      ;
; 0.362 ; FSM:inst14|dataregister[60]  ; FSM:inst14|shiftregister[60]~latch  ; Clock        ; ResetIn     ; 0.000        ; -0.002     ; 0.360      ;
; 0.362 ; FSM:inst14|dataregister[151] ; FSM:inst14|shiftregister[151]~latch ; Clock        ; ResetIn     ; 0.000        ; -0.001     ; 0.361      ;
; 0.362 ; FSM:inst14|dataregister[142] ; FSM:inst14|shiftregister[142]~latch ; Clock        ; ResetIn     ; 0.000        ; -0.002     ; 0.360      ;
; 0.363 ; FSM:inst14|dataregister[37]  ; FSM:inst14|shiftregister[37]~latch  ; Clock        ; ResetIn     ; 0.000        ; -0.005     ; 0.358      ;
; 0.363 ; FSM:inst14|dataregister[115] ; FSM:inst14|shiftregister[115]~latch ; Clock        ; ResetIn     ; 0.000        ; -0.006     ; 0.357      ;
; 0.363 ; FSM:inst14|dataregister[130] ; FSM:inst14|shiftregister[130]~latch ; Clock        ; ResetIn     ; 0.000        ; -0.010     ; 0.353      ;
; 0.365 ; FSM:inst14|dataregister[48]  ; FSM:inst14|shiftregister[48]~latch  ; Clock        ; ResetIn     ; 0.000        ; -0.012     ; 0.353      ;
; 0.365 ; FSM:inst14|dataregister[67]  ; FSM:inst14|shiftregister[67]~latch  ; Clock        ; ResetIn     ; 0.000        ; 0.001      ; 0.366      ;
; 0.365 ; FSM:inst14|dataregister[65]  ; FSM:inst14|shiftregister[65]~latch  ; Clock        ; ResetIn     ; 0.000        ; -0.003     ; 0.362      ;
; 0.367 ; FSM:inst14|dataregister[8]   ; FSM:inst14|shiftregister[8]~latch   ; Clock        ; ResetIn     ; 0.000        ; -0.002     ; 0.365      ;
; 0.367 ; FSM:inst14|dataregister[87]  ; FSM:inst14|shiftregister[87]~latch  ; Clock        ; ResetIn     ; 0.000        ; -0.007     ; 0.360      ;
; 0.367 ; FSM:inst14|dataregister[105] ; FSM:inst14|shiftregister[105]~latch ; Clock        ; ResetIn     ; 0.000        ; -0.003     ; 0.364      ;
; 0.367 ; FSM:inst14|dataregister[122] ; FSM:inst14|shiftregister[122]~latch ; Clock        ; ResetIn     ; 0.000        ; -0.007     ; 0.360      ;
; 0.367 ; FSM:inst14|dataregister[125] ; FSM:inst14|shiftregister[125]~latch ; Clock        ; ResetIn     ; 0.000        ; -0.006     ; 0.361      ;
; 0.368 ; FSM:inst14|dataregister[31]  ; FSM:inst14|shiftregister[31]~latch  ; Clock        ; ResetIn     ; 0.000        ; -0.011     ; 0.357      ;
; 0.368 ; FSM:inst14|dataregister[53]  ; FSM:inst14|shiftregister[53]~latch  ; Clock        ; ResetIn     ; 0.000        ; -0.001     ; 0.367      ;
; 0.368 ; FSM:inst14|dataregister[132] ; FSM:inst14|shiftregister[132]~latch ; Clock        ; ResetIn     ; 0.000        ; -0.012     ; 0.356      ;
; 0.369 ; FSM:inst14|dataregister[116] ; FSM:inst14|shiftregister[116]~latch ; Clock        ; ResetIn     ; 0.000        ; -0.003     ; 0.366      ;
+-------+------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'ENC1A'                                                                                                            ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; 0.355 ; Encoder:inst5|COUNT_1[0]  ; Encoder:inst5|COUNT_1[0]  ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 0.507      ;
; 0.358 ; Encoder:inst5|COUNT_1[13] ; Encoder:inst5|COUNT_1[13] ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; Encoder:inst5|COUNT_1[14] ; Encoder:inst5|COUNT_1[14] ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; Encoder:inst5|COUNT_1[1]  ; Encoder:inst5|COUNT_1[1]  ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; Encoder:inst5|COUNT_1[17] ; Encoder:inst5|COUNT_1[17] ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; Encoder:inst5|COUNT_1[2]  ; Encoder:inst5|COUNT_1[2]  ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; Encoder:inst5|COUNT_1[9]  ; Encoder:inst5|COUNT_1[9]  ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; Encoder:inst5|COUNT_1[11] ; Encoder:inst5|COUNT_1[11] ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; Encoder:inst5|COUNT_1[18] ; Encoder:inst5|COUNT_1[18] ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; Encoder:inst5|COUNT_1[25] ; Encoder:inst5|COUNT_1[25] ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; Encoder:inst5|COUNT_1[27] ; Encoder:inst5|COUNT_1[27] ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; Encoder:inst5|COUNT_1[4]  ; Encoder:inst5|COUNT_1[4]  ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Encoder:inst5|COUNT_1[7]  ; Encoder:inst5|COUNT_1[7]  ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Encoder:inst5|COUNT_1[20] ; Encoder:inst5|COUNT_1[20] ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Encoder:inst5|COUNT_1[23] ; Encoder:inst5|COUNT_1[23] ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Encoder:inst5|COUNT_1[29] ; Encoder:inst5|COUNT_1[29] ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Encoder:inst5|COUNT_1[30] ; Encoder:inst5|COUNT_1[30] ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Encoder:inst5|COUNT_1[31] ; Encoder:inst5|COUNT_1[31] ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 0.513      ;
; 0.371 ; Encoder:inst5|COUNT_1[3]  ; Encoder:inst5|COUNT_1[3]  ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; Encoder:inst5|COUNT_1[8]  ; Encoder:inst5|COUNT_1[8]  ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; Encoder:inst5|COUNT_1[10] ; Encoder:inst5|COUNT_1[10] ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; Encoder:inst5|COUNT_1[19] ; Encoder:inst5|COUNT_1[19] ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; Encoder:inst5|COUNT_1[24] ; Encoder:inst5|COUNT_1[24] ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; Encoder:inst5|COUNT_1[26] ; Encoder:inst5|COUNT_1[26] ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; Encoder:inst5|COUNT_1[5]  ; Encoder:inst5|COUNT_1[5]  ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; Encoder:inst5|COUNT_1[6]  ; Encoder:inst5|COUNT_1[6]  ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; Encoder:inst5|COUNT_1[12] ; Encoder:inst5|COUNT_1[12] ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; Encoder:inst5|COUNT_1[21] ; Encoder:inst5|COUNT_1[21] ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; Encoder:inst5|COUNT_1[22] ; Encoder:inst5|COUNT_1[22] ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; Encoder:inst5|COUNT_1[28] ; Encoder:inst5|COUNT_1[28] ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 0.524      ;
; 0.440 ; Encoder:inst5|COUNT_1[15] ; Encoder:inst5|COUNT_1[15] ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 0.592      ;
; 0.451 ; Encoder:inst5|COUNT_1[16] ; Encoder:inst5|COUNT_1[16] ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 0.603      ;
; 0.493 ; Encoder:inst5|COUNT_1[0]  ; Encoder:inst5|COUNT_1[1]  ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 0.645      ;
; 0.496 ; Encoder:inst5|COUNT_1[13] ; Encoder:inst5|COUNT_1[14] ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; Encoder:inst5|COUNT_1[14] ; Encoder:inst5|COUNT_1[15] ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 0.648      ;
; 0.497 ; Encoder:inst5|COUNT_1[1]  ; Encoder:inst5|COUNT_1[2]  ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 0.649      ;
; 0.497 ; Encoder:inst5|COUNT_1[17] ; Encoder:inst5|COUNT_1[18] ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 0.649      ;
; 0.498 ; Encoder:inst5|COUNT_1[2]  ; Encoder:inst5|COUNT_1[3]  ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; Encoder:inst5|COUNT_1[9]  ; Encoder:inst5|COUNT_1[10] ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; Encoder:inst5|COUNT_1[18] ; Encoder:inst5|COUNT_1[19] ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; Encoder:inst5|COUNT_1[25] ; Encoder:inst5|COUNT_1[26] ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; Encoder:inst5|COUNT_1[11] ; Encoder:inst5|COUNT_1[12] ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; Encoder:inst5|COUNT_1[27] ; Encoder:inst5|COUNT_1[28] ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; Encoder:inst5|COUNT_1[29] ; Encoder:inst5|COUNT_1[30] ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; Encoder:inst5|COUNT_1[30] ; Encoder:inst5|COUNT_1[31] ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; Encoder:inst5|COUNT_1[4]  ; Encoder:inst5|COUNT_1[5]  ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; Encoder:inst5|COUNT_1[20] ; Encoder:inst5|COUNT_1[21] ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 0.651      ;
; 0.511 ; Encoder:inst5|COUNT_1[8]  ; Encoder:inst5|COUNT_1[9]  ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; Encoder:inst5|COUNT_1[10] ; Encoder:inst5|COUNT_1[11] ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; Encoder:inst5|COUNT_1[24] ; Encoder:inst5|COUNT_1[25] ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; Encoder:inst5|COUNT_1[26] ; Encoder:inst5|COUNT_1[27] ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; Encoder:inst5|COUNT_1[3]  ; Encoder:inst5|COUNT_1[4]  ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; Encoder:inst5|COUNT_1[19] ; Encoder:inst5|COUNT_1[20] ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; Encoder:inst5|COUNT_1[12] ; Encoder:inst5|COUNT_1[13] ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; Encoder:inst5|COUNT_1[6]  ; Encoder:inst5|COUNT_1[7]  ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; Encoder:inst5|COUNT_1[22] ; Encoder:inst5|COUNT_1[23] ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; Encoder:inst5|COUNT_1[28] ; Encoder:inst5|COUNT_1[29] ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; Encoder:inst5|COUNT_1[5]  ; Encoder:inst5|COUNT_1[6]  ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; Encoder:inst5|COUNT_1[21] ; Encoder:inst5|COUNT_1[22] ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 0.664      ;
; 0.528 ; Encoder:inst5|COUNT_1[0]  ; Encoder:inst5|COUNT_1[2]  ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 0.680      ;
; 0.531 ; Encoder:inst5|COUNT_1[13] ; Encoder:inst5|COUNT_1[15] ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 0.683      ;
; 0.532 ; Encoder:inst5|COUNT_1[1]  ; Encoder:inst5|COUNT_1[3]  ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 0.684      ;
; 0.532 ; Encoder:inst5|COUNT_1[17] ; Encoder:inst5|COUNT_1[19] ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 0.684      ;
; 0.533 ; Encoder:inst5|COUNT_1[9]  ; Encoder:inst5|COUNT_1[11] ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; Encoder:inst5|COUNT_1[25] ; Encoder:inst5|COUNT_1[27] ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; Encoder:inst5|COUNT_1[2]  ; Encoder:inst5|COUNT_1[4]  ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; Encoder:inst5|COUNT_1[18] ; Encoder:inst5|COUNT_1[20] ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; Encoder:inst5|COUNT_1[11] ; Encoder:inst5|COUNT_1[13] ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; Encoder:inst5|COUNT_1[27] ; Encoder:inst5|COUNT_1[29] ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 0.685      ;
; 0.534 ; Encoder:inst5|COUNT_1[29] ; Encoder:inst5|COUNT_1[31] ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 0.686      ;
; 0.534 ; Encoder:inst5|COUNT_1[4]  ; Encoder:inst5|COUNT_1[6]  ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 0.686      ;
; 0.534 ; Encoder:inst5|COUNT_1[20] ; Encoder:inst5|COUNT_1[22] ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 0.686      ;
; 0.546 ; Encoder:inst5|COUNT_1[8]  ; Encoder:inst5|COUNT_1[10] ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; Encoder:inst5|COUNT_1[24] ; Encoder:inst5|COUNT_1[26] ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; Encoder:inst5|COUNT_1[10] ; Encoder:inst5|COUNT_1[12] ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; Encoder:inst5|COUNT_1[26] ; Encoder:inst5|COUNT_1[28] ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; Encoder:inst5|COUNT_1[3]  ; Encoder:inst5|COUNT_1[5]  ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; Encoder:inst5|COUNT_1[19] ; Encoder:inst5|COUNT_1[21] ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 0.698      ;
; 0.547 ; Encoder:inst5|COUNT_1[12] ; Encoder:inst5|COUNT_1[14] ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 0.699      ;
; 0.547 ; Encoder:inst5|COUNT_1[28] ; Encoder:inst5|COUNT_1[30] ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 0.699      ;
; 0.547 ; Encoder:inst5|COUNT_1[5]  ; Encoder:inst5|COUNT_1[7]  ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 0.699      ;
; 0.547 ; Encoder:inst5|COUNT_1[21] ; Encoder:inst5|COUNT_1[23] ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 0.699      ;
; 0.554 ; Encoder:inst5|COUNT_1[7]  ; Encoder:inst5|COUNT_1[8]  ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 0.706      ;
; 0.554 ; Encoder:inst5|COUNT_1[23] ; Encoder:inst5|COUNT_1[24] ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 0.706      ;
; 0.563 ; Encoder:inst5|COUNT_1[0]  ; Encoder:inst5|COUNT_1[3]  ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 0.715      ;
; 0.567 ; Encoder:inst5|COUNT_1[1]  ; Encoder:inst5|COUNT_1[4]  ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 0.719      ;
; 0.567 ; Encoder:inst5|COUNT_1[17] ; Encoder:inst5|COUNT_1[20] ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 0.719      ;
; 0.568 ; Encoder:inst5|COUNT_1[9]  ; Encoder:inst5|COUNT_1[12] ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 0.720      ;
; 0.568 ; Encoder:inst5|COUNT_1[25] ; Encoder:inst5|COUNT_1[28] ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 0.720      ;
; 0.568 ; Encoder:inst5|COUNT_1[2]  ; Encoder:inst5|COUNT_1[5]  ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 0.720      ;
; 0.568 ; Encoder:inst5|COUNT_1[18] ; Encoder:inst5|COUNT_1[21] ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 0.720      ;
; 0.568 ; Encoder:inst5|COUNT_1[11] ; Encoder:inst5|COUNT_1[14] ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 0.720      ;
; 0.568 ; Encoder:inst5|COUNT_1[27] ; Encoder:inst5|COUNT_1[30] ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 0.720      ;
; 0.569 ; Encoder:inst5|COUNT_1[4]  ; Encoder:inst5|COUNT_1[7]  ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 0.721      ;
; 0.569 ; Encoder:inst5|COUNT_1[20] ; Encoder:inst5|COUNT_1[23] ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 0.721      ;
; 0.581 ; Encoder:inst5|COUNT_1[8]  ; Encoder:inst5|COUNT_1[11] ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; Encoder:inst5|COUNT_1[24] ; Encoder:inst5|COUNT_1[27] ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; Encoder:inst5|COUNT_1[10] ; Encoder:inst5|COUNT_1[13] ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; Encoder:inst5|COUNT_1[26] ; Encoder:inst5|COUNT_1[29] ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; Encoder:inst5|COUNT_1[3]  ; Encoder:inst5|COUNT_1[6]  ; ENC1A        ; ENC1A       ; 0.000        ; 0.000      ; 0.733      ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'ENC1A'                                                                                                               ;
+--------+---------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -0.037 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[0]  ; Clock        ; ENC1A       ; 1.000        ; 0.148      ; 1.217      ;
; -0.037 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[1]  ; Clock        ; ENC1A       ; 1.000        ; 0.148      ; 1.217      ;
; -0.037 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[2]  ; Clock        ; ENC1A       ; 1.000        ; 0.148      ; 1.217      ;
; -0.037 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[3]  ; Clock        ; ENC1A       ; 1.000        ; 0.148      ; 1.217      ;
; -0.037 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[4]  ; Clock        ; ENC1A       ; 1.000        ; 0.148      ; 1.217      ;
; -0.037 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[5]  ; Clock        ; ENC1A       ; 1.000        ; 0.148      ; 1.217      ;
; -0.037 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[6]  ; Clock        ; ENC1A       ; 1.000        ; 0.148      ; 1.217      ;
; -0.037 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[7]  ; Clock        ; ENC1A       ; 1.000        ; 0.148      ; 1.217      ;
; -0.037 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[8]  ; Clock        ; ENC1A       ; 1.000        ; 0.148      ; 1.217      ;
; -0.037 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[9]  ; Clock        ; ENC1A       ; 1.000        ; 0.148      ; 1.217      ;
; -0.037 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[10] ; Clock        ; ENC1A       ; 1.000        ; 0.148      ; 1.217      ;
; -0.037 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[11] ; Clock        ; ENC1A       ; 1.000        ; 0.148      ; 1.217      ;
; -0.037 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[12] ; Clock        ; ENC1A       ; 1.000        ; 0.148      ; 1.217      ;
; -0.037 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[13] ; Clock        ; ENC1A       ; 1.000        ; 0.148      ; 1.217      ;
; -0.037 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[14] ; Clock        ; ENC1A       ; 1.000        ; 0.148      ; 1.217      ;
; -0.037 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[15] ; Clock        ; ENC1A       ; 1.000        ; 0.148      ; 1.217      ;
; -0.018 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[0]  ; Clock        ; ENC1A       ; 1.000        ; 0.148      ; 1.198      ;
; -0.018 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[1]  ; Clock        ; ENC1A       ; 1.000        ; 0.148      ; 1.198      ;
; -0.018 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[2]  ; Clock        ; ENC1A       ; 1.000        ; 0.148      ; 1.198      ;
; -0.018 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[3]  ; Clock        ; ENC1A       ; 1.000        ; 0.148      ; 1.198      ;
; -0.018 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[4]  ; Clock        ; ENC1A       ; 1.000        ; 0.148      ; 1.198      ;
; -0.018 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[5]  ; Clock        ; ENC1A       ; 1.000        ; 0.148      ; 1.198      ;
; -0.018 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[6]  ; Clock        ; ENC1A       ; 1.000        ; 0.148      ; 1.198      ;
; -0.018 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[7]  ; Clock        ; ENC1A       ; 1.000        ; 0.148      ; 1.198      ;
; -0.018 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[8]  ; Clock        ; ENC1A       ; 1.000        ; 0.148      ; 1.198      ;
; -0.018 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[9]  ; Clock        ; ENC1A       ; 1.000        ; 0.148      ; 1.198      ;
; -0.018 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[10] ; Clock        ; ENC1A       ; 1.000        ; 0.148      ; 1.198      ;
; -0.018 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[11] ; Clock        ; ENC1A       ; 1.000        ; 0.148      ; 1.198      ;
; -0.018 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[12] ; Clock        ; ENC1A       ; 1.000        ; 0.148      ; 1.198      ;
; -0.018 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[13] ; Clock        ; ENC1A       ; 1.000        ; 0.148      ; 1.198      ;
; -0.018 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[14] ; Clock        ; ENC1A       ; 1.000        ; 0.148      ; 1.198      ;
; -0.018 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[15] ; Clock        ; ENC1A       ; 1.000        ; 0.148      ; 1.198      ;
; -0.013 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[16] ; Clock        ; ENC1A       ; 1.000        ; 0.136      ; 1.181      ;
; -0.013 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[17] ; Clock        ; ENC1A       ; 1.000        ; 0.136      ; 1.181      ;
; -0.013 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[18] ; Clock        ; ENC1A       ; 1.000        ; 0.136      ; 1.181      ;
; -0.013 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[19] ; Clock        ; ENC1A       ; 1.000        ; 0.136      ; 1.181      ;
; -0.013 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[20] ; Clock        ; ENC1A       ; 1.000        ; 0.136      ; 1.181      ;
; -0.013 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[21] ; Clock        ; ENC1A       ; 1.000        ; 0.136      ; 1.181      ;
; -0.013 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[22] ; Clock        ; ENC1A       ; 1.000        ; 0.136      ; 1.181      ;
; -0.013 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[23] ; Clock        ; ENC1A       ; 1.000        ; 0.136      ; 1.181      ;
; -0.013 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[24] ; Clock        ; ENC1A       ; 1.000        ; 0.136      ; 1.181      ;
; -0.013 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[25] ; Clock        ; ENC1A       ; 1.000        ; 0.136      ; 1.181      ;
; -0.013 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[26] ; Clock        ; ENC1A       ; 1.000        ; 0.136      ; 1.181      ;
; -0.013 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[27] ; Clock        ; ENC1A       ; 1.000        ; 0.136      ; 1.181      ;
; -0.013 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[28] ; Clock        ; ENC1A       ; 1.000        ; 0.136      ; 1.181      ;
; -0.013 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[29] ; Clock        ; ENC1A       ; 1.000        ; 0.136      ; 1.181      ;
; -0.013 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[30] ; Clock        ; ENC1A       ; 1.000        ; 0.136      ; 1.181      ;
; -0.013 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[31] ; Clock        ; ENC1A       ; 1.000        ; 0.136      ; 1.181      ;
; 0.006  ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[16] ; Clock        ; ENC1A       ; 1.000        ; 0.136      ; 1.162      ;
; 0.006  ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[17] ; Clock        ; ENC1A       ; 1.000        ; 0.136      ; 1.162      ;
; 0.006  ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[18] ; Clock        ; ENC1A       ; 1.000        ; 0.136      ; 1.162      ;
; 0.006  ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[19] ; Clock        ; ENC1A       ; 1.000        ; 0.136      ; 1.162      ;
; 0.006  ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[20] ; Clock        ; ENC1A       ; 1.000        ; 0.136      ; 1.162      ;
; 0.006  ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[21] ; Clock        ; ENC1A       ; 1.000        ; 0.136      ; 1.162      ;
; 0.006  ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[22] ; Clock        ; ENC1A       ; 1.000        ; 0.136      ; 1.162      ;
; 0.006  ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[23] ; Clock        ; ENC1A       ; 1.000        ; 0.136      ; 1.162      ;
; 0.006  ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[24] ; Clock        ; ENC1A       ; 1.000        ; 0.136      ; 1.162      ;
; 0.006  ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[25] ; Clock        ; ENC1A       ; 1.000        ; 0.136      ; 1.162      ;
; 0.006  ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[26] ; Clock        ; ENC1A       ; 1.000        ; 0.136      ; 1.162      ;
; 0.006  ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[27] ; Clock        ; ENC1A       ; 1.000        ; 0.136      ; 1.162      ;
; 0.006  ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[28] ; Clock        ; ENC1A       ; 1.000        ; 0.136      ; 1.162      ;
; 0.006  ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[29] ; Clock        ; ENC1A       ; 1.000        ; 0.136      ; 1.162      ;
; 0.006  ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[30] ; Clock        ; ENC1A       ; 1.000        ; 0.136      ; 1.162      ;
; 0.006  ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[31] ; Clock        ; ENC1A       ; 1.000        ; 0.136      ; 1.162      ;
+--------+---------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'Clock'                                                                                                                                                                                    ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.054 ; lpm_counter0:inst1|lpm_counter:lpm_counter_component|cntr_amh:auto_generated|safe_q[23] ; SPI:inst|Counter[16]                    ; Clock        ; Clock       ; 1.000        ; -0.015     ; 0.963      ;
; 0.054 ; lpm_counter0:inst1|lpm_counter:lpm_counter_component|cntr_amh:auto_generated|safe_q[23] ; SPI:inst|Counter[17]                    ; Clock        ; Clock       ; 1.000        ; -0.015     ; 0.963      ;
; 0.054 ; lpm_counter0:inst1|lpm_counter:lpm_counter_component|cntr_amh:auto_generated|safe_q[23] ; SPI:inst|Counter[18]                    ; Clock        ; Clock       ; 1.000        ; -0.015     ; 0.963      ;
; 0.054 ; lpm_counter0:inst1|lpm_counter:lpm_counter_component|cntr_amh:auto_generated|safe_q[23] ; SPI:inst|Counter[19]                    ; Clock        ; Clock       ; 1.000        ; -0.015     ; 0.963      ;
; 0.054 ; lpm_counter0:inst1|lpm_counter:lpm_counter_component|cntr_amh:auto_generated|safe_q[23] ; SPI:inst|Counter[20]                    ; Clock        ; Clock       ; 1.000        ; -0.015     ; 0.963      ;
; 0.054 ; lpm_counter0:inst1|lpm_counter:lpm_counter_component|cntr_amh:auto_generated|safe_q[23] ; SPI:inst|Counter[21]                    ; Clock        ; Clock       ; 1.000        ; -0.015     ; 0.963      ;
; 0.054 ; lpm_counter0:inst1|lpm_counter:lpm_counter_component|cntr_amh:auto_generated|safe_q[23] ; SPI:inst|Counter[22]                    ; Clock        ; Clock       ; 1.000        ; -0.015     ; 0.963      ;
; 0.054 ; lpm_counter0:inst1|lpm_counter:lpm_counter_component|cntr_amh:auto_generated|safe_q[23] ; SPI:inst|Counter[23]                    ; Clock        ; Clock       ; 1.000        ; -0.015     ; 0.963      ;
; 0.054 ; lpm_counter0:inst1|lpm_counter:lpm_counter_component|cntr_amh:auto_generated|safe_q[23] ; SPI:inst|Counter[24]                    ; Clock        ; Clock       ; 1.000        ; -0.015     ; 0.963      ;
; 0.054 ; lpm_counter0:inst1|lpm_counter:lpm_counter_component|cntr_amh:auto_generated|safe_q[23] ; SPI:inst|Counter[25]                    ; Clock        ; Clock       ; 1.000        ; -0.015     ; 0.963      ;
; 0.054 ; lpm_counter0:inst1|lpm_counter:lpm_counter_component|cntr_amh:auto_generated|safe_q[23] ; SPI:inst|Counter[26]                    ; Clock        ; Clock       ; 1.000        ; -0.015     ; 0.963      ;
; 0.054 ; lpm_counter0:inst1|lpm_counter:lpm_counter_component|cntr_amh:auto_generated|safe_q[23] ; SPI:inst|Counter[27]                    ; Clock        ; Clock       ; 1.000        ; -0.015     ; 0.963      ;
; 0.054 ; lpm_counter0:inst1|lpm_counter:lpm_counter_component|cntr_amh:auto_generated|safe_q[23] ; SPI:inst|Counter[28]                    ; Clock        ; Clock       ; 1.000        ; -0.015     ; 0.963      ;
; 0.054 ; lpm_counter0:inst1|lpm_counter:lpm_counter_component|cntr_amh:auto_generated|safe_q[23] ; SPI:inst|Counter[29]                    ; Clock        ; Clock       ; 1.000        ; -0.015     ; 0.963      ;
; 0.054 ; lpm_counter0:inst1|lpm_counter:lpm_counter_component|cntr_amh:auto_generated|safe_q[23] ; SPI:inst|Counter[30]                    ; Clock        ; Clock       ; 1.000        ; -0.015     ; 0.963      ;
; 0.054 ; lpm_counter0:inst1|lpm_counter:lpm_counter_component|cntr_amh:auto_generated|safe_q[23] ; SPI:inst|Counter[31]                    ; Clock        ; Clock       ; 1.000        ; -0.015     ; 0.963      ;
; 0.102 ; ResetIn                                                                                 ; FSM:inst14|dataregister[152]            ; ResetIn      ; Clock       ; 0.500        ; 1.418      ; 1.848      ;
; 0.102 ; ResetIn                                                                                 ; FSM:inst14|dataregister[151]            ; ResetIn      ; Clock       ; 0.500        ; 1.418      ; 1.848      ;
; 0.102 ; ResetIn                                                                                 ; FSM:inst14|dataregister[143]            ; ResetIn      ; Clock       ; 0.500        ; 1.418      ; 1.848      ;
; 0.102 ; ResetIn                                                                                 ; FSM:inst14|shiftregister[143]~_emulated ; ResetIn      ; Clock       ; 0.500        ; 1.418      ; 1.848      ;
; 0.102 ; ResetIn                                                                                 ; FSM:inst14|shiftregister[151]~_emulated ; ResetIn      ; Clock       ; 0.500        ; 1.418      ; 1.848      ;
; 0.102 ; ResetIn                                                                                 ; FSM:inst14|shiftregister[152]~_emulated ; ResetIn      ; Clock       ; 0.500        ; 1.418      ; 1.848      ;
; 0.102 ; ResetIn                                                                                 ; FSM:inst14|shiftregister[159]~_emulated ; ResetIn      ; Clock       ; 0.500        ; 1.418      ; 1.848      ;
; 0.110 ; ResetIn                                                                                 ; FSM:inst14|dataregister[112]            ; ResetIn      ; Clock       ; 0.500        ; 1.427      ; 1.849      ;
; 0.110 ; ResetIn                                                                                 ; FSM:inst14|dataregister[73]             ; ResetIn      ; Clock       ; 0.500        ; 1.427      ; 1.849      ;
; 0.110 ; ResetIn                                                                                 ; FSM:inst14|dataregister[72]             ; ResetIn      ; Clock       ; 0.500        ; 1.427      ; 1.849      ;
; 0.110 ; ResetIn                                                                                 ; FSM:inst14|shiftregister[73]~_emulated  ; ResetIn      ; Clock       ; 0.500        ; 1.427      ; 1.849      ;
; 0.110 ; ResetIn                                                                                 ; FSM:inst14|shiftregister[72]~_emulated  ; ResetIn      ; Clock       ; 0.500        ; 1.427      ; 1.849      ;
; 0.110 ; ResetIn                                                                                 ; FSM:inst14|shiftregister[112]~_emulated ; ResetIn      ; Clock       ; 0.500        ; 1.427      ; 1.849      ;
; 0.115 ; ResetIn                                                                                 ; FSM:inst14|dataregister[71]             ; ResetIn      ; Clock       ; 0.500        ; 1.418      ; 1.835      ;
; 0.115 ; ResetIn                                                                                 ; FSM:inst14|dataregister[31]             ; ResetIn      ; Clock       ; 0.500        ; 1.418      ; 1.835      ;
; 0.115 ; ResetIn                                                                                 ; FSM:inst14|dataregister[30]             ; ResetIn      ; Clock       ; 0.500        ; 1.418      ; 1.835      ;
; 0.115 ; ResetIn                                                                                 ; FSM:inst14|shiftregister[31]~_emulated  ; ResetIn      ; Clock       ; 0.500        ; 1.418      ; 1.835      ;
; 0.115 ; ResetIn                                                                                 ; FSM:inst14|shiftregister[30]~_emulated  ; ResetIn      ; Clock       ; 0.500        ; 1.418      ; 1.835      ;
; 0.115 ; ResetIn                                                                                 ; FSM:inst14|shiftregister[71]~_emulated  ; ResetIn      ; Clock       ; 0.500        ; 1.418      ; 1.835      ;
; 0.117 ; ResetIn                                                                                 ; FSM:inst14|dataregister[102]            ; ResetIn      ; Clock       ; 0.500        ; 1.419      ; 1.834      ;
; 0.117 ; ResetIn                                                                                 ; FSM:inst14|dataregister[62]             ; ResetIn      ; Clock       ; 0.500        ; 1.419      ; 1.834      ;
; 0.117 ; ResetIn                                                                                 ; FSM:inst14|dataregister[61]             ; ResetIn      ; Clock       ; 0.500        ; 1.419      ; 1.834      ;
; 0.117 ; ResetIn                                                                                 ; FSM:inst14|shiftregister[61]~_emulated  ; ResetIn      ; Clock       ; 0.500        ; 1.419      ; 1.834      ;
; 0.117 ; ResetIn                                                                                 ; FSM:inst14|shiftregister[62]~_emulated  ; ResetIn      ; Clock       ; 0.500        ; 1.419      ; 1.834      ;
; 0.117 ; ResetIn                                                                                 ; FSM:inst14|shiftregister[102]~_emulated ; ResetIn      ; Clock       ; 0.500        ; 1.419      ; 1.834      ;
; 0.120 ; ResetIn                                                                                 ; FSM:inst14|dataregister[110]            ; ResetIn      ; Clock       ; 0.500        ; 1.439      ; 1.851      ;
; 0.120 ; ResetIn                                                                                 ; FSM:inst14|dataregister[109]            ; ResetIn      ; Clock       ; 0.500        ; 1.439      ; 1.851      ;
; 0.120 ; ResetIn                                                                                 ; FSM:inst14|dataregister[70]             ; ResetIn      ; Clock       ; 0.500        ; 1.439      ; 1.851      ;
; 0.120 ; ResetIn                                                                                 ; FSM:inst14|shiftregister[109]~_emulated ; ResetIn      ; Clock       ; 0.500        ; 1.439      ; 1.851      ;
; 0.120 ; ResetIn                                                                                 ; FSM:inst14|shiftregister[110]~_emulated ; ResetIn      ; Clock       ; 0.500        ; 1.439      ; 1.851      ;
; 0.120 ; ResetIn                                                                                 ; FSM:inst14|shiftregister[70]~_emulated  ; ResetIn      ; Clock       ; 0.500        ; 1.439      ; 1.851      ;
; 0.127 ; ResetIn                                                                                 ; FSM:inst14|dataregister[119]            ; ResetIn      ; Clock       ; 0.500        ; 1.426      ; 1.831      ;
; 0.127 ; ResetIn                                                                                 ; FSM:inst14|dataregister[118]            ; ResetIn      ; Clock       ; 0.500        ; 1.426      ; 1.831      ;
; 0.127 ; ResetIn                                                                                 ; FSM:inst14|shiftregister[119]~_emulated ; ResetIn      ; Clock       ; 0.500        ; 1.426      ; 1.831      ;
; 0.127 ; ResetIn                                                                                 ; FSM:inst14|shiftregister[118]~_emulated ; ResetIn      ; Clock       ; 0.500        ; 1.426      ; 1.831      ;
; 0.131 ; ResetIn                                                                                 ; FSM:inst14|dataregister[80]             ; ResetIn      ; Clock       ; 0.500        ; 1.415      ; 1.816      ;
; 0.131 ; ResetIn                                                                                 ; FSM:inst14|shiftregister[80]~_emulated  ; ResetIn      ; Clock       ; 0.500        ; 1.415      ; 1.816      ;
; 0.131 ; ResetIn                                                                                 ; FSM:inst14|shiftregister[84]~_emulated  ; ResetIn      ; Clock       ; 0.500        ; 1.415      ; 1.816      ;
; 0.132 ; ResetIn                                                                                 ; FSM:inst14|dataregister[94]             ; ResetIn      ; Clock       ; 0.500        ; 1.414      ; 1.814      ;
; 0.132 ; ResetIn                                                                                 ; FSM:inst14|dataregister[93]             ; ResetIn      ; Clock       ; 0.500        ; 1.414      ; 1.814      ;
; 0.132 ; ResetIn                                                                                 ; FSM:inst14|dataregister[92]             ; ResetIn      ; Clock       ; 0.500        ; 1.414      ; 1.814      ;
; 0.132 ; ResetIn                                                                                 ; FSM:inst14|shiftregister[93]~_emulated  ; ResetIn      ; Clock       ; 0.500        ; 1.414      ; 1.814      ;
; 0.132 ; ResetIn                                                                                 ; FSM:inst14|shiftregister[92]~_emulated  ; ResetIn      ; Clock       ; 0.500        ; 1.414      ; 1.814      ;
; 0.133 ; ResetIn                                                                                 ; FSM:inst14|dataregister[117]            ; ResetIn      ; Clock       ; 0.500        ; 1.414      ; 1.813      ;
; 0.133 ; ResetIn                                                                                 ; FSM:inst14|dataregister[101]            ; ResetIn      ; Clock       ; 0.500        ; 1.451      ; 1.850      ;
; 0.133 ; ResetIn                                                                                 ; FSM:inst14|dataregister[78]             ; ResetIn      ; Clock       ; 0.500        ; 1.414      ; 1.813      ;
; 0.133 ; ResetIn                                                                                 ; FSM:inst14|dataregister[77]             ; ResetIn      ; Clock       ; 0.500        ; 1.414      ; 1.813      ;
; 0.133 ; ResetIn                                                                                 ; FSM:inst14|dataregister[60]             ; ResetIn      ; Clock       ; 0.500        ; 1.451      ; 1.850      ;
; 0.133 ; ResetIn                                                                                 ; FSM:inst14|dataregister[59]             ; ResetIn      ; Clock       ; 0.500        ; 1.451      ; 1.850      ;
; 0.133 ; ResetIn                                                                                 ; FSM:inst14|shiftregister[59]~_emulated  ; ResetIn      ; Clock       ; 0.500        ; 1.451      ; 1.850      ;
; 0.133 ; ResetIn                                                                                 ; FSM:inst14|shiftregister[60]~_emulated  ; ResetIn      ; Clock       ; 0.500        ; 1.451      ; 1.850      ;
; 0.133 ; ResetIn                                                                                 ; FSM:inst14|shiftregister[111]~_emulated ; ResetIn      ; Clock       ; 0.500        ; 1.414      ; 1.813      ;
; 0.133 ; ResetIn                                                                                 ; FSM:inst14|shiftregister[101]~_emulated ; ResetIn      ; Clock       ; 0.500        ; 1.451      ; 1.850      ;
; 0.133 ; ResetIn                                                                                 ; FSM:inst14|shiftregister[117]~_emulated ; ResetIn      ; Clock       ; 0.500        ; 1.414      ; 1.813      ;
; 0.133 ; ResetIn                                                                                 ; FSM:inst14|shiftregister[77]~_emulated  ; ResetIn      ; Clock       ; 0.500        ; 1.414      ; 1.813      ;
; 0.133 ; ResetIn                                                                                 ; FSM:inst14|shiftregister[78]~_emulated  ; ResetIn      ; Clock       ; 0.500        ; 1.414      ; 1.813      ;
; 0.136 ; ResetIn                                                                                 ; FSM:inst14|clockedin                    ; ResetIn      ; Clock       ; 0.500        ; 1.452      ; 1.848      ;
; 0.138 ; ResetIn                                                                                 ; FSM:inst14|dataregister[7]              ; ResetIn      ; Clock       ; 0.500        ; 1.430      ; 1.824      ;
; 0.138 ; ResetIn                                                                                 ; FSM:inst14|dataregister[6]              ; ResetIn      ; Clock       ; 0.500        ; 1.430      ; 1.824      ;
; 0.138 ; ResetIn                                                                                 ; FSM:inst14|dataregister[5]              ; ResetIn      ; Clock       ; 0.500        ; 1.430      ; 1.824      ;
; 0.138 ; ResetIn                                                                                 ; FSM:inst14|shiftregister[7]~_emulated   ; ResetIn      ; Clock       ; 0.500        ; 1.430      ; 1.824      ;
; 0.138 ; ResetIn                                                                                 ; FSM:inst14|shiftregister[5]~_emulated   ; ResetIn      ; Clock       ; 0.500        ; 1.430      ; 1.824      ;
; 0.138 ; ResetIn                                                                                 ; FSM:inst14|shiftregister[6]~_emulated   ; ResetIn      ; Clock       ; 0.500        ; 1.430      ; 1.824      ;
; 0.139 ; ResetIn                                                                                 ; FSM:inst14|dataregister[106]            ; ResetIn      ; Clock       ; 0.500        ; 1.439      ; 1.832      ;
; 0.139 ; ResetIn                                                                                 ; FSM:inst14|dataregister[66]             ; ResetIn      ; Clock       ; 0.500        ; 1.439      ; 1.832      ;
; 0.139 ; ResetIn                                                                                 ; FSM:inst14|dataregister[65]             ; ResetIn      ; Clock       ; 0.500        ; 1.439      ; 1.832      ;
; 0.139 ; ResetIn                                                                                 ; FSM:inst14|shiftregister[65]~_emulated  ; ResetIn      ; Clock       ; 0.500        ; 1.439      ; 1.832      ;
; 0.139 ; ResetIn                                                                                 ; FSM:inst14|shiftregister[66]~_emulated  ; ResetIn      ; Clock       ; 0.500        ; 1.439      ; 1.832      ;
; 0.139 ; ResetIn                                                                                 ; FSM:inst14|shiftregister[106]~_emulated ; ResetIn      ; Clock       ; 0.500        ; 1.439      ; 1.832      ;
; 0.146 ; ResetIn                                                                                 ; FSM:inst14|dataregister[98]             ; ResetIn      ; Clock       ; 0.500        ; 1.419      ; 1.805      ;
; 0.146 ; ResetIn                                                                                 ; FSM:inst14|dataregister[97]             ; ResetIn      ; Clock       ; 0.500        ; 1.419      ; 1.805      ;
; 0.146 ; ResetIn                                                                                 ; FSM:inst14|dataregister[58]             ; ResetIn      ; Clock       ; 0.500        ; 1.419      ; 1.805      ;
; 0.146 ; ResetIn                                                                                 ; FSM:inst14|shiftregister[58]~_emulated  ; ResetIn      ; Clock       ; 0.500        ; 1.419      ; 1.805      ;
; 0.146 ; ResetIn                                                                                 ; FSM:inst14|shiftregister[97]~_emulated  ; ResetIn      ; Clock       ; 0.500        ; 1.419      ; 1.805      ;
; 0.146 ; ResetIn                                                                                 ; FSM:inst14|shiftregister[98]~_emulated  ; ResetIn      ; Clock       ; 0.500        ; 1.419      ; 1.805      ;
; 0.147 ; ResetIn                                                                                 ; FSM:inst14|dataregister[99]             ; ResetIn      ; Clock       ; 0.500        ; 1.450      ; 1.835      ;
; 0.147 ; ResetIn                                                                                 ; FSM:inst14|dataregister[18]             ; ResetIn      ; Clock       ; 0.500        ; 1.450      ; 1.835      ;
; 0.147 ; ResetIn                                                                                 ; FSM:inst14|shiftregister[18]~_emulated  ; ResetIn      ; Clock       ; 0.500        ; 1.450      ; 1.835      ;
; 0.147 ; ResetIn                                                                                 ; FSM:inst14|shiftregister[19]~_emulated  ; ResetIn      ; Clock       ; 0.500        ; 1.450      ; 1.835      ;
; 0.147 ; ResetIn                                                                                 ; FSM:inst14|shiftregister[99]~_emulated  ; ResetIn      ; Clock       ; 0.500        ; 1.450      ; 1.835      ;
; 0.147 ; ResetIn                                                                                 ; FSM:inst14|shiftregister[83]~_emulated  ; ResetIn      ; Clock       ; 0.500        ; 1.450      ; 1.835      ;
; 0.147 ; ResetIn                                                                                 ; FSM:inst14|shiftregister[81]~_emulated  ; ResetIn      ; Clock       ; 0.500        ; 1.450      ; 1.835      ;
; 0.148 ; ResetIn                                                                                 ; FSM:inst14|dataregister[103]            ; ResetIn      ; Clock       ; 0.500        ; 1.447      ; 1.831      ;
; 0.148 ; ResetIn                                                                                 ; FSM:inst14|dataregister[100]            ; ResetIn      ; Clock       ; 0.500        ; 1.450      ; 1.834      ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'ENC2A'                                                                                                              ;
+-------+---------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; 0.101 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[16] ; Clock        ; ENC2A       ; 1.000        ; 0.239      ; 1.170      ;
; 0.101 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[17] ; Clock        ; ENC2A       ; 1.000        ; 0.239      ; 1.170      ;
; 0.101 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[18] ; Clock        ; ENC2A       ; 1.000        ; 0.239      ; 1.170      ;
; 0.101 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[19] ; Clock        ; ENC2A       ; 1.000        ; 0.239      ; 1.170      ;
; 0.101 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[20] ; Clock        ; ENC2A       ; 1.000        ; 0.239      ; 1.170      ;
; 0.101 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[21] ; Clock        ; ENC2A       ; 1.000        ; 0.239      ; 1.170      ;
; 0.101 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[22] ; Clock        ; ENC2A       ; 1.000        ; 0.239      ; 1.170      ;
; 0.101 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[23] ; Clock        ; ENC2A       ; 1.000        ; 0.239      ; 1.170      ;
; 0.101 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[24] ; Clock        ; ENC2A       ; 1.000        ; 0.239      ; 1.170      ;
; 0.101 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[25] ; Clock        ; ENC2A       ; 1.000        ; 0.239      ; 1.170      ;
; 0.101 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[26] ; Clock        ; ENC2A       ; 1.000        ; 0.239      ; 1.170      ;
; 0.101 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[27] ; Clock        ; ENC2A       ; 1.000        ; 0.239      ; 1.170      ;
; 0.101 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[28] ; Clock        ; ENC2A       ; 1.000        ; 0.239      ; 1.170      ;
; 0.101 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[29] ; Clock        ; ENC2A       ; 1.000        ; 0.239      ; 1.170      ;
; 0.101 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[30] ; Clock        ; ENC2A       ; 1.000        ; 0.239      ; 1.170      ;
; 0.101 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[31] ; Clock        ; ENC2A       ; 1.000        ; 0.239      ; 1.170      ;
; 0.110 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[0]  ; Clock        ; ENC2A       ; 1.000        ; 0.260      ; 1.182      ;
; 0.110 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[1]  ; Clock        ; ENC2A       ; 1.000        ; 0.260      ; 1.182      ;
; 0.110 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[2]  ; Clock        ; ENC2A       ; 1.000        ; 0.260      ; 1.182      ;
; 0.110 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[3]  ; Clock        ; ENC2A       ; 1.000        ; 0.260      ; 1.182      ;
; 0.110 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[4]  ; Clock        ; ENC2A       ; 1.000        ; 0.260      ; 1.182      ;
; 0.110 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[5]  ; Clock        ; ENC2A       ; 1.000        ; 0.260      ; 1.182      ;
; 0.110 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[6]  ; Clock        ; ENC2A       ; 1.000        ; 0.260      ; 1.182      ;
; 0.110 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[7]  ; Clock        ; ENC2A       ; 1.000        ; 0.260      ; 1.182      ;
; 0.110 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[8]  ; Clock        ; ENC2A       ; 1.000        ; 0.260      ; 1.182      ;
; 0.110 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[9]  ; Clock        ; ENC2A       ; 1.000        ; 0.260      ; 1.182      ;
; 0.110 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[10] ; Clock        ; ENC2A       ; 1.000        ; 0.260      ; 1.182      ;
; 0.110 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[11] ; Clock        ; ENC2A       ; 1.000        ; 0.260      ; 1.182      ;
; 0.110 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[12] ; Clock        ; ENC2A       ; 1.000        ; 0.260      ; 1.182      ;
; 0.110 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[13] ; Clock        ; ENC2A       ; 1.000        ; 0.260      ; 1.182      ;
; 0.110 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[14] ; Clock        ; ENC2A       ; 1.000        ; 0.260      ; 1.182      ;
; 0.110 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[15] ; Clock        ; ENC2A       ; 1.000        ; 0.260      ; 1.182      ;
; 0.140 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[16] ; Clock        ; ENC2A       ; 1.000        ; 0.239      ; 1.131      ;
; 0.140 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[17] ; Clock        ; ENC2A       ; 1.000        ; 0.239      ; 1.131      ;
; 0.140 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[18] ; Clock        ; ENC2A       ; 1.000        ; 0.239      ; 1.131      ;
; 0.140 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[19] ; Clock        ; ENC2A       ; 1.000        ; 0.239      ; 1.131      ;
; 0.140 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[20] ; Clock        ; ENC2A       ; 1.000        ; 0.239      ; 1.131      ;
; 0.140 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[21] ; Clock        ; ENC2A       ; 1.000        ; 0.239      ; 1.131      ;
; 0.140 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[22] ; Clock        ; ENC2A       ; 1.000        ; 0.239      ; 1.131      ;
; 0.140 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[23] ; Clock        ; ENC2A       ; 1.000        ; 0.239      ; 1.131      ;
; 0.140 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[24] ; Clock        ; ENC2A       ; 1.000        ; 0.239      ; 1.131      ;
; 0.140 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[25] ; Clock        ; ENC2A       ; 1.000        ; 0.239      ; 1.131      ;
; 0.140 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[26] ; Clock        ; ENC2A       ; 1.000        ; 0.239      ; 1.131      ;
; 0.140 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[27] ; Clock        ; ENC2A       ; 1.000        ; 0.239      ; 1.131      ;
; 0.140 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[28] ; Clock        ; ENC2A       ; 1.000        ; 0.239      ; 1.131      ;
; 0.140 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[29] ; Clock        ; ENC2A       ; 1.000        ; 0.239      ; 1.131      ;
; 0.140 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[30] ; Clock        ; ENC2A       ; 1.000        ; 0.239      ; 1.131      ;
; 0.140 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[31] ; Clock        ; ENC2A       ; 1.000        ; 0.239      ; 1.131      ;
; 0.149 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[0]  ; Clock        ; ENC2A       ; 1.000        ; 0.260      ; 1.143      ;
; 0.149 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[1]  ; Clock        ; ENC2A       ; 1.000        ; 0.260      ; 1.143      ;
; 0.149 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[2]  ; Clock        ; ENC2A       ; 1.000        ; 0.260      ; 1.143      ;
; 0.149 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[3]  ; Clock        ; ENC2A       ; 1.000        ; 0.260      ; 1.143      ;
; 0.149 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[4]  ; Clock        ; ENC2A       ; 1.000        ; 0.260      ; 1.143      ;
; 0.149 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[5]  ; Clock        ; ENC2A       ; 1.000        ; 0.260      ; 1.143      ;
; 0.149 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[6]  ; Clock        ; ENC2A       ; 1.000        ; 0.260      ; 1.143      ;
; 0.149 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[7]  ; Clock        ; ENC2A       ; 1.000        ; 0.260      ; 1.143      ;
; 0.149 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[8]  ; Clock        ; ENC2A       ; 1.000        ; 0.260      ; 1.143      ;
; 0.149 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[9]  ; Clock        ; ENC2A       ; 1.000        ; 0.260      ; 1.143      ;
; 0.149 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[10] ; Clock        ; ENC2A       ; 1.000        ; 0.260      ; 1.143      ;
; 0.149 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[11] ; Clock        ; ENC2A       ; 1.000        ; 0.260      ; 1.143      ;
; 0.149 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[12] ; Clock        ; ENC2A       ; 1.000        ; 0.260      ; 1.143      ;
; 0.149 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[13] ; Clock        ; ENC2A       ; 1.000        ; 0.260      ; 1.143      ;
; 0.149 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[14] ; Clock        ; ENC2A       ; 1.000        ; 0.260      ; 1.143      ;
; 0.149 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[15] ; Clock        ; ENC2A       ; 1.000        ; 0.260      ; 1.143      ;
+-------+---------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'Clock'                                                                                                       ;
+-------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.124 ; ResetIn   ; FSM:inst14|incounter[1]                 ; ResetIn      ; Clock       ; 0.000        ; 1.443      ; 1.719      ;
; 0.124 ; ResetIn   ; FSM:inst14|incounter[2]                 ; ResetIn      ; Clock       ; 0.000        ; 1.443      ; 1.719      ;
; 0.124 ; ResetIn   ; FSM:inst14|incounter[3]                 ; ResetIn      ; Clock       ; 0.000        ; 1.443      ; 1.719      ;
; 0.124 ; ResetIn   ; FSM:inst14|incounter[4]                 ; ResetIn      ; Clock       ; 0.000        ; 1.443      ; 1.719      ;
; 0.124 ; ResetIn   ; FSM:inst14|incounter[5]                 ; ResetIn      ; Clock       ; 0.000        ; 1.443      ; 1.719      ;
; 0.124 ; ResetIn   ; FSM:inst14|incounter[6]                 ; ResetIn      ; Clock       ; 0.000        ; 1.443      ; 1.719      ;
; 0.124 ; ResetIn   ; FSM:inst14|incounter[7]                 ; ResetIn      ; Clock       ; 0.000        ; 1.443      ; 1.719      ;
; 0.124 ; ResetIn   ; FSM:inst14|incounter[8]                 ; ResetIn      ; Clock       ; 0.000        ; 1.443      ; 1.719      ;
; 0.124 ; ResetIn   ; FSM:inst14|incounter[9]                 ; ResetIn      ; Clock       ; 0.000        ; 1.443      ; 1.719      ;
; 0.124 ; ResetIn   ; FSM:inst14|incounter[10]                ; ResetIn      ; Clock       ; 0.000        ; 1.443      ; 1.719      ;
; 0.124 ; ResetIn   ; FSM:inst14|incounter[11]                ; ResetIn      ; Clock       ; 0.000        ; 1.443      ; 1.719      ;
; 0.124 ; ResetIn   ; FSM:inst14|incounter[12]                ; ResetIn      ; Clock       ; 0.000        ; 1.443      ; 1.719      ;
; 0.124 ; ResetIn   ; FSM:inst14|incounter[13]                ; ResetIn      ; Clock       ; 0.000        ; 1.443      ; 1.719      ;
; 0.124 ; ResetIn   ; FSM:inst14|incounter[14]                ; ResetIn      ; Clock       ; 0.000        ; 1.443      ; 1.719      ;
; 0.124 ; ResetIn   ; FSM:inst14|incounter[15]                ; ResetIn      ; Clock       ; 0.000        ; 1.443      ; 1.719      ;
; 0.126 ; ResetIn   ; FSM:inst14|dataregister[34]             ; ResetIn      ; Clock       ; 0.000        ; 1.447      ; 1.725      ;
; 0.126 ; ResetIn   ; FSM:inst14|dataregister[33]             ; ResetIn      ; Clock       ; 0.000        ; 1.447      ; 1.725      ;
; 0.126 ; ResetIn   ; FSM:inst14|dataregister[32]             ; ResetIn      ; Clock       ; 0.000        ; 1.447      ; 1.725      ;
; 0.126 ; ResetIn   ; FSM:inst14|shiftregister[32]~_emulated  ; ResetIn      ; Clock       ; 0.000        ; 1.447      ; 1.725      ;
; 0.126 ; ResetIn   ; FSM:inst14|shiftregister[34]~_emulated  ; ResetIn      ; Clock       ; 0.000        ; 1.447      ; 1.725      ;
; 0.126 ; ResetIn   ; FSM:inst14|shiftregister[33]~_emulated  ; ResetIn      ; Clock       ; 0.000        ; 1.447      ; 1.725      ;
; 0.128 ; ResetIn   ; FSM:inst14|dataregister[129]            ; ResetIn      ; Clock       ; 0.000        ; 1.446      ; 1.726      ;
; 0.128 ; ResetIn   ; FSM:inst14|dataregister[128]            ; ResetIn      ; Clock       ; 0.000        ; 1.446      ; 1.726      ;
; 0.128 ; ResetIn   ; FSM:inst14|dataregister[127]            ; ResetIn      ; Clock       ; 0.000        ; 1.446      ; 1.726      ;
; 0.128 ; ResetIn   ; FSM:inst14|dataregister[126]            ; ResetIn      ; Clock       ; 0.000        ; 1.446      ; 1.726      ;
; 0.128 ; ResetIn   ; FSM:inst14|shiftregister[128]~_emulated ; ResetIn      ; Clock       ; 0.000        ; 1.446      ; 1.726      ;
; 0.128 ; ResetIn   ; FSM:inst14|shiftregister[126]~_emulated ; ResetIn      ; Clock       ; 0.000        ; 1.446      ; 1.726      ;
; 0.128 ; ResetIn   ; FSM:inst14|shiftregister[127]~_emulated ; ResetIn      ; Clock       ; 0.000        ; 1.446      ; 1.726      ;
; 0.128 ; ResetIn   ; FSM:inst14|shiftregister[129]~_emulated ; ResetIn      ; Clock       ; 0.000        ; 1.446      ; 1.726      ;
; 0.147 ; ResetIn   ; FSM:inst14|dataregister[28]             ; ResetIn      ; Clock       ; 0.000        ; 1.449      ; 1.748      ;
; 0.147 ; ResetIn   ; FSM:inst14|dataregister[27]             ; ResetIn      ; Clock       ; 0.000        ; 1.449      ; 1.748      ;
; 0.147 ; ResetIn   ; FSM:inst14|dataregister[26]             ; ResetIn      ; Clock       ; 0.000        ; 1.449      ; 1.748      ;
; 0.147 ; ResetIn   ; FSM:inst14|dataregister[21]             ; ResetIn      ; Clock       ; 0.000        ; 1.448      ; 1.747      ;
; 0.147 ; ResetIn   ; FSM:inst14|dataregister[20]             ; ResetIn      ; Clock       ; 0.000        ; 1.448      ; 1.747      ;
; 0.147 ; ResetIn   ; FSM:inst14|shiftregister[20]~_emulated  ; ResetIn      ; Clock       ; 0.000        ; 1.448      ; 1.747      ;
; 0.147 ; ResetIn   ; FSM:inst14|shiftregister[27]~_emulated  ; ResetIn      ; Clock       ; 0.000        ; 1.449      ; 1.748      ;
; 0.147 ; ResetIn   ; FSM:inst14|shiftregister[26]~_emulated  ; ResetIn      ; Clock       ; 0.000        ; 1.449      ; 1.748      ;
; 0.147 ; ResetIn   ; FSM:inst14|shiftregister[28]~_emulated  ; ResetIn      ; Clock       ; 0.000        ; 1.449      ; 1.748      ;
; 0.147 ; ResetIn   ; FSM:inst14|shiftregister[21]~_emulated  ; ResetIn      ; Clock       ; 0.000        ; 1.448      ; 1.747      ;
; 0.148 ; ResetIn   ; FSM:inst14|dataregister[83]             ; ResetIn      ; Clock       ; 0.000        ; 1.450      ; 1.750      ;
; 0.148 ; ResetIn   ; FSM:inst14|dataregister[82]             ; ResetIn      ; Clock       ; 0.000        ; 1.450      ; 1.750      ;
; 0.148 ; ResetIn   ; FSM:inst14|dataregister[81]             ; ResetIn      ; Clock       ; 0.000        ; 1.450      ; 1.750      ;
; 0.148 ; ResetIn   ; FSM:inst14|dataregister[19]             ; ResetIn      ; Clock       ; 0.000        ; 1.450      ; 1.750      ;
; 0.148 ; ResetIn   ; FSM:inst14|dataregister[0]              ; ResetIn      ; Clock       ; 0.000        ; 1.450      ; 1.750      ;
; 0.148 ; ResetIn   ; FSM:inst14|shiftregister[82]~_emulated  ; ResetIn      ; Clock       ; 0.000        ; 1.450      ; 1.750      ;
; 0.149 ; ResetIn   ; FSM:inst14|dataregister[132]            ; ResetIn      ; Clock       ; 0.000        ; 1.451      ; 1.752      ;
; 0.149 ; ResetIn   ; FSM:inst14|dataregister[131]            ; ResetIn      ; Clock       ; 0.000        ; 1.451      ; 1.752      ;
; 0.149 ; ResetIn   ; FSM:inst14|dataregister[130]            ; ResetIn      ; Clock       ; 0.000        ; 1.451      ; 1.752      ;
; 0.149 ; ResetIn   ; FSM:inst14|shiftregister[132]~_emulated ; ResetIn      ; Clock       ; 0.000        ; 1.451      ; 1.752      ;
; 0.149 ; ResetIn   ; FSM:inst14|shiftregister[130]~_emulated ; ResetIn      ; Clock       ; 0.000        ; 1.451      ; 1.752      ;
; 0.149 ; ResetIn   ; FSM:inst14|shiftregister[131]~_emulated ; ResetIn      ; Clock       ; 0.000        ; 1.451      ; 1.752      ;
; 0.159 ; ResetIn   ; FSM:inst14|dataregister[68]             ; ResetIn      ; Clock       ; 0.000        ; 1.445      ; 1.756      ;
; 0.159 ; ResetIn   ; FSM:inst14|dataregister[67]             ; ResetIn      ; Clock       ; 0.000        ; 1.445      ; 1.756      ;
; 0.159 ; ResetIn   ; FSM:inst14|dataregister[64]             ; ResetIn      ; Clock       ; 0.000        ; 1.445      ; 1.756      ;
; 0.159 ; ResetIn   ; FSM:inst14|shiftregister[67]~_emulated  ; ResetIn      ; Clock       ; 0.000        ; 1.445      ; 1.756      ;
; 0.159 ; ResetIn   ; FSM:inst14|shiftregister[68]~_emulated  ; ResetIn      ; Clock       ; 0.000        ; 1.445      ; 1.756      ;
; 0.159 ; ResetIn   ; FSM:inst14|shiftregister[64]~_emulated  ; ResetIn      ; Clock       ; 0.000        ; 1.445      ; 1.756      ;
; 0.162 ; ResetIn   ; FSM:inst14|dataregister[149]            ; ResetIn      ; Clock       ; 0.000        ; 1.444      ; 1.758      ;
; 0.162 ; ResetIn   ; FSM:inst14|dataregister[148]            ; ResetIn      ; Clock       ; 0.000        ; 1.444      ; 1.758      ;
; 0.162 ; ResetIn   ; FSM:inst14|dataregister[141]            ; ResetIn      ; Clock       ; 0.000        ; 1.444      ; 1.758      ;
; 0.162 ; ResetIn   ; FSM:inst14|shiftregister[141]~_emulated ; ResetIn      ; Clock       ; 0.000        ; 1.444      ; 1.758      ;
; 0.162 ; ResetIn   ; FSM:inst14|shiftregister[149]~_emulated ; ResetIn      ; Clock       ; 0.000        ; 1.444      ; 1.758      ;
; 0.162 ; ResetIn   ; FSM:inst14|shiftregister[148]~_emulated ; ResetIn      ; Clock       ; 0.000        ; 1.444      ; 1.758      ;
; 0.165 ; ResetIn   ; FSM:inst14|incounter[16]                ; ResetIn      ; Clock       ; 0.000        ; 1.442      ; 1.759      ;
; 0.165 ; ResetIn   ; FSM:inst14|incounter[17]                ; ResetIn      ; Clock       ; 0.000        ; 1.442      ; 1.759      ;
; 0.165 ; ResetIn   ; FSM:inst14|incounter[18]                ; ResetIn      ; Clock       ; 0.000        ; 1.442      ; 1.759      ;
; 0.165 ; ResetIn   ; FSM:inst14|incounter[19]                ; ResetIn      ; Clock       ; 0.000        ; 1.442      ; 1.759      ;
; 0.165 ; ResetIn   ; FSM:inst14|incounter[20]                ; ResetIn      ; Clock       ; 0.000        ; 1.442      ; 1.759      ;
; 0.165 ; ResetIn   ; FSM:inst14|incounter[21]                ; ResetIn      ; Clock       ; 0.000        ; 1.442      ; 1.759      ;
; 0.165 ; ResetIn   ; FSM:inst14|incounter[22]                ; ResetIn      ; Clock       ; 0.000        ; 1.442      ; 1.759      ;
; 0.165 ; ResetIn   ; FSM:inst14|incounter[23]                ; ResetIn      ; Clock       ; 0.000        ; 1.442      ; 1.759      ;
; 0.165 ; ResetIn   ; FSM:inst14|incounter[24]                ; ResetIn      ; Clock       ; 0.000        ; 1.442      ; 1.759      ;
; 0.165 ; ResetIn   ; FSM:inst14|incounter[25]                ; ResetIn      ; Clock       ; 0.000        ; 1.442      ; 1.759      ;
; 0.165 ; ResetIn   ; FSM:inst14|incounter[26]                ; ResetIn      ; Clock       ; 0.000        ; 1.442      ; 1.759      ;
; 0.165 ; ResetIn   ; FSM:inst14|incounter[27]                ; ResetIn      ; Clock       ; 0.000        ; 1.442      ; 1.759      ;
; 0.165 ; ResetIn   ; FSM:inst14|incounter[28]                ; ResetIn      ; Clock       ; 0.000        ; 1.442      ; 1.759      ;
; 0.165 ; ResetIn   ; FSM:inst14|incounter[29]                ; ResetIn      ; Clock       ; 0.000        ; 1.442      ; 1.759      ;
; 0.165 ; ResetIn   ; FSM:inst14|incounter[30]                ; ResetIn      ; Clock       ; 0.000        ; 1.442      ; 1.759      ;
; 0.165 ; ResetIn   ; FSM:inst14|incounter[31]                ; ResetIn      ; Clock       ; 0.000        ; 1.442      ; 1.759      ;
; 0.172 ; ResetIn   ; FSM:inst14|dataregister[156]            ; ResetIn      ; Clock       ; 0.000        ; 1.440      ; 1.764      ;
; 0.172 ; ResetIn   ; FSM:inst14|dataregister[155]            ; ResetIn      ; Clock       ; 0.000        ; 1.440      ; 1.764      ;
; 0.172 ; ResetIn   ; FSM:inst14|dataregister[154]            ; ResetIn      ; Clock       ; 0.000        ; 1.440      ; 1.764      ;
; 0.172 ; ResetIn   ; FSM:inst14|dataregister[153]            ; ResetIn      ; Clock       ; 0.000        ; 1.440      ; 1.764      ;
; 0.172 ; ResetIn   ; FSM:inst14|dataregister[55]             ; ResetIn      ; Clock       ; 0.000        ; 1.443      ; 1.767      ;
; 0.172 ; ResetIn   ; FSM:inst14|dataregister[54]             ; ResetIn      ; Clock       ; 0.000        ; 1.443      ; 1.767      ;
; 0.172 ; ResetIn   ; FSM:inst14|dataregister[53]             ; ResetIn      ; Clock       ; 0.000        ; 1.443      ; 1.767      ;
; 0.172 ; ResetIn   ; FSM:inst14|shiftregister[55]~_emulated  ; ResetIn      ; Clock       ; 0.000        ; 1.443      ; 1.767      ;
; 0.172 ; ResetIn   ; FSM:inst14|shiftregister[53]~_emulated  ; ResetIn      ; Clock       ; 0.000        ; 1.443      ; 1.767      ;
; 0.172 ; ResetIn   ; FSM:inst14|shiftregister[54]~_emulated  ; ResetIn      ; Clock       ; 0.000        ; 1.443      ; 1.767      ;
; 0.172 ; ResetIn   ; FSM:inst14|shiftregister[155]~_emulated ; ResetIn      ; Clock       ; 0.000        ; 1.440      ; 1.764      ;
; 0.172 ; ResetIn   ; FSM:inst14|shiftregister[154]~_emulated ; ResetIn      ; Clock       ; 0.000        ; 1.440      ; 1.764      ;
; 0.172 ; ResetIn   ; FSM:inst14|shiftregister[156]~_emulated ; ResetIn      ; Clock       ; 0.000        ; 1.440      ; 1.764      ;
; 0.174 ; ResetIn   ; FSM:inst14|dataregister[135]            ; ResetIn      ; Clock       ; 0.000        ; 1.447      ; 1.773      ;
; 0.174 ; ResetIn   ; FSM:inst14|dataregister[125]            ; ResetIn      ; Clock       ; 0.000        ; 1.447      ; 1.773      ;
; 0.174 ; ResetIn   ; FSM:inst14|dataregister[51]             ; ResetIn      ; Clock       ; 0.000        ; 1.443      ; 1.769      ;
; 0.174 ; ResetIn   ; FSM:inst14|dataregister[50]             ; ResetIn      ; Clock       ; 0.000        ; 1.443      ; 1.769      ;
; 0.174 ; ResetIn   ; FSM:inst14|dataregister[49]             ; ResetIn      ; Clock       ; 0.000        ; 1.443      ; 1.769      ;
; 0.174 ; ResetIn   ; FSM:inst14|shiftregister[50]~_emulated  ; ResetIn      ; Clock       ; 0.000        ; 1.443      ; 1.769      ;
; 0.174 ; ResetIn   ; FSM:inst14|shiftregister[49]~_emulated  ; ResetIn      ; Clock       ; 0.000        ; 1.443      ; 1.769      ;
; 0.174 ; ResetIn   ; FSM:inst14|shiftregister[51]~_emulated  ; ResetIn      ; Clock       ; 0.000        ; 1.443      ; 1.769      ;
+-------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'ENC2A'                                                                                                               ;
+-------+---------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; 0.731 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[0]  ; Clock        ; ENC2A       ; 0.000        ; 0.260      ; 1.143      ;
; 0.731 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[1]  ; Clock        ; ENC2A       ; 0.000        ; 0.260      ; 1.143      ;
; 0.731 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[2]  ; Clock        ; ENC2A       ; 0.000        ; 0.260      ; 1.143      ;
; 0.731 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[3]  ; Clock        ; ENC2A       ; 0.000        ; 0.260      ; 1.143      ;
; 0.731 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[4]  ; Clock        ; ENC2A       ; 0.000        ; 0.260      ; 1.143      ;
; 0.731 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[5]  ; Clock        ; ENC2A       ; 0.000        ; 0.260      ; 1.143      ;
; 0.731 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[6]  ; Clock        ; ENC2A       ; 0.000        ; 0.260      ; 1.143      ;
; 0.731 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[7]  ; Clock        ; ENC2A       ; 0.000        ; 0.260      ; 1.143      ;
; 0.731 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[8]  ; Clock        ; ENC2A       ; 0.000        ; 0.260      ; 1.143      ;
; 0.731 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[9]  ; Clock        ; ENC2A       ; 0.000        ; 0.260      ; 1.143      ;
; 0.731 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[10] ; Clock        ; ENC2A       ; 0.000        ; 0.260      ; 1.143      ;
; 0.731 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[11] ; Clock        ; ENC2A       ; 0.000        ; 0.260      ; 1.143      ;
; 0.731 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[12] ; Clock        ; ENC2A       ; 0.000        ; 0.260      ; 1.143      ;
; 0.731 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[13] ; Clock        ; ENC2A       ; 0.000        ; 0.260      ; 1.143      ;
; 0.731 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[14] ; Clock        ; ENC2A       ; 0.000        ; 0.260      ; 1.143      ;
; 0.731 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[15] ; Clock        ; ENC2A       ; 0.000        ; 0.260      ; 1.143      ;
; 0.740 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[16] ; Clock        ; ENC2A       ; 0.000        ; 0.239      ; 1.131      ;
; 0.740 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[17] ; Clock        ; ENC2A       ; 0.000        ; 0.239      ; 1.131      ;
; 0.740 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[18] ; Clock        ; ENC2A       ; 0.000        ; 0.239      ; 1.131      ;
; 0.740 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[19] ; Clock        ; ENC2A       ; 0.000        ; 0.239      ; 1.131      ;
; 0.740 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[20] ; Clock        ; ENC2A       ; 0.000        ; 0.239      ; 1.131      ;
; 0.740 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[21] ; Clock        ; ENC2A       ; 0.000        ; 0.239      ; 1.131      ;
; 0.740 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[22] ; Clock        ; ENC2A       ; 0.000        ; 0.239      ; 1.131      ;
; 0.740 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[23] ; Clock        ; ENC2A       ; 0.000        ; 0.239      ; 1.131      ;
; 0.740 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[24] ; Clock        ; ENC2A       ; 0.000        ; 0.239      ; 1.131      ;
; 0.740 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[25] ; Clock        ; ENC2A       ; 0.000        ; 0.239      ; 1.131      ;
; 0.740 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[26] ; Clock        ; ENC2A       ; 0.000        ; 0.239      ; 1.131      ;
; 0.740 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[27] ; Clock        ; ENC2A       ; 0.000        ; 0.239      ; 1.131      ;
; 0.740 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[28] ; Clock        ; ENC2A       ; 0.000        ; 0.239      ; 1.131      ;
; 0.740 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[29] ; Clock        ; ENC2A       ; 0.000        ; 0.239      ; 1.131      ;
; 0.740 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[30] ; Clock        ; ENC2A       ; 0.000        ; 0.239      ; 1.131      ;
; 0.740 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_2[31] ; Clock        ; ENC2A       ; 0.000        ; 0.239      ; 1.131      ;
; 0.770 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[0]  ; Clock        ; ENC2A       ; 0.000        ; 0.260      ; 1.182      ;
; 0.770 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[1]  ; Clock        ; ENC2A       ; 0.000        ; 0.260      ; 1.182      ;
; 0.770 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[2]  ; Clock        ; ENC2A       ; 0.000        ; 0.260      ; 1.182      ;
; 0.770 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[3]  ; Clock        ; ENC2A       ; 0.000        ; 0.260      ; 1.182      ;
; 0.770 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[4]  ; Clock        ; ENC2A       ; 0.000        ; 0.260      ; 1.182      ;
; 0.770 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[5]  ; Clock        ; ENC2A       ; 0.000        ; 0.260      ; 1.182      ;
; 0.770 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[6]  ; Clock        ; ENC2A       ; 0.000        ; 0.260      ; 1.182      ;
; 0.770 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[7]  ; Clock        ; ENC2A       ; 0.000        ; 0.260      ; 1.182      ;
; 0.770 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[8]  ; Clock        ; ENC2A       ; 0.000        ; 0.260      ; 1.182      ;
; 0.770 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[9]  ; Clock        ; ENC2A       ; 0.000        ; 0.260      ; 1.182      ;
; 0.770 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[10] ; Clock        ; ENC2A       ; 0.000        ; 0.260      ; 1.182      ;
; 0.770 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[11] ; Clock        ; ENC2A       ; 0.000        ; 0.260      ; 1.182      ;
; 0.770 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[12] ; Clock        ; ENC2A       ; 0.000        ; 0.260      ; 1.182      ;
; 0.770 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[13] ; Clock        ; ENC2A       ; 0.000        ; 0.260      ; 1.182      ;
; 0.770 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[14] ; Clock        ; ENC2A       ; 0.000        ; 0.260      ; 1.182      ;
; 0.770 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[15] ; Clock        ; ENC2A       ; 0.000        ; 0.260      ; 1.182      ;
; 0.779 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[16] ; Clock        ; ENC2A       ; 0.000        ; 0.239      ; 1.170      ;
; 0.779 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[17] ; Clock        ; ENC2A       ; 0.000        ; 0.239      ; 1.170      ;
; 0.779 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[18] ; Clock        ; ENC2A       ; 0.000        ; 0.239      ; 1.170      ;
; 0.779 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[19] ; Clock        ; ENC2A       ; 0.000        ; 0.239      ; 1.170      ;
; 0.779 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[20] ; Clock        ; ENC2A       ; 0.000        ; 0.239      ; 1.170      ;
; 0.779 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[21] ; Clock        ; ENC2A       ; 0.000        ; 0.239      ; 1.170      ;
; 0.779 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[22] ; Clock        ; ENC2A       ; 0.000        ; 0.239      ; 1.170      ;
; 0.779 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[23] ; Clock        ; ENC2A       ; 0.000        ; 0.239      ; 1.170      ;
; 0.779 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[24] ; Clock        ; ENC2A       ; 0.000        ; 0.239      ; 1.170      ;
; 0.779 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[25] ; Clock        ; ENC2A       ; 0.000        ; 0.239      ; 1.170      ;
; 0.779 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[26] ; Clock        ; ENC2A       ; 0.000        ; 0.239      ; 1.170      ;
; 0.779 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[27] ; Clock        ; ENC2A       ; 0.000        ; 0.239      ; 1.170      ;
; 0.779 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[28] ; Clock        ; ENC2A       ; 0.000        ; 0.239      ; 1.170      ;
; 0.779 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[29] ; Clock        ; ENC2A       ; 0.000        ; 0.239      ; 1.170      ;
; 0.779 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[30] ; Clock        ; ENC2A       ; 0.000        ; 0.239      ; 1.170      ;
; 0.779 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_2[31] ; Clock        ; ENC2A       ; 0.000        ; 0.239      ; 1.170      ;
+-------+---------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'ENC1A'                                                                                                               ;
+-------+---------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; 0.874 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[16] ; Clock        ; ENC1A       ; 0.000        ; 0.136      ; 1.162      ;
; 0.874 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[17] ; Clock        ; ENC1A       ; 0.000        ; 0.136      ; 1.162      ;
; 0.874 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[18] ; Clock        ; ENC1A       ; 0.000        ; 0.136      ; 1.162      ;
; 0.874 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[19] ; Clock        ; ENC1A       ; 0.000        ; 0.136      ; 1.162      ;
; 0.874 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[20] ; Clock        ; ENC1A       ; 0.000        ; 0.136      ; 1.162      ;
; 0.874 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[21] ; Clock        ; ENC1A       ; 0.000        ; 0.136      ; 1.162      ;
; 0.874 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[22] ; Clock        ; ENC1A       ; 0.000        ; 0.136      ; 1.162      ;
; 0.874 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[23] ; Clock        ; ENC1A       ; 0.000        ; 0.136      ; 1.162      ;
; 0.874 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[24] ; Clock        ; ENC1A       ; 0.000        ; 0.136      ; 1.162      ;
; 0.874 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[25] ; Clock        ; ENC1A       ; 0.000        ; 0.136      ; 1.162      ;
; 0.874 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[26] ; Clock        ; ENC1A       ; 0.000        ; 0.136      ; 1.162      ;
; 0.874 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[27] ; Clock        ; ENC1A       ; 0.000        ; 0.136      ; 1.162      ;
; 0.874 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[28] ; Clock        ; ENC1A       ; 0.000        ; 0.136      ; 1.162      ;
; 0.874 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[29] ; Clock        ; ENC1A       ; 0.000        ; 0.136      ; 1.162      ;
; 0.874 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[30] ; Clock        ; ENC1A       ; 0.000        ; 0.136      ; 1.162      ;
; 0.874 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[31] ; Clock        ; ENC1A       ; 0.000        ; 0.136      ; 1.162      ;
; 0.893 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[16] ; Clock        ; ENC1A       ; 0.000        ; 0.136      ; 1.181      ;
; 0.893 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[17] ; Clock        ; ENC1A       ; 0.000        ; 0.136      ; 1.181      ;
; 0.893 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[18] ; Clock        ; ENC1A       ; 0.000        ; 0.136      ; 1.181      ;
; 0.893 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[19] ; Clock        ; ENC1A       ; 0.000        ; 0.136      ; 1.181      ;
; 0.893 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[20] ; Clock        ; ENC1A       ; 0.000        ; 0.136      ; 1.181      ;
; 0.893 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[21] ; Clock        ; ENC1A       ; 0.000        ; 0.136      ; 1.181      ;
; 0.893 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[22] ; Clock        ; ENC1A       ; 0.000        ; 0.136      ; 1.181      ;
; 0.893 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[23] ; Clock        ; ENC1A       ; 0.000        ; 0.136      ; 1.181      ;
; 0.893 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[24] ; Clock        ; ENC1A       ; 0.000        ; 0.136      ; 1.181      ;
; 0.893 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[25] ; Clock        ; ENC1A       ; 0.000        ; 0.136      ; 1.181      ;
; 0.893 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[26] ; Clock        ; ENC1A       ; 0.000        ; 0.136      ; 1.181      ;
; 0.893 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[27] ; Clock        ; ENC1A       ; 0.000        ; 0.136      ; 1.181      ;
; 0.893 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[28] ; Clock        ; ENC1A       ; 0.000        ; 0.136      ; 1.181      ;
; 0.893 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[29] ; Clock        ; ENC1A       ; 0.000        ; 0.136      ; 1.181      ;
; 0.893 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[30] ; Clock        ; ENC1A       ; 0.000        ; 0.136      ; 1.181      ;
; 0.893 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[31] ; Clock        ; ENC1A       ; 0.000        ; 0.136      ; 1.181      ;
; 0.898 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[0]  ; Clock        ; ENC1A       ; 0.000        ; 0.148      ; 1.198      ;
; 0.898 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[1]  ; Clock        ; ENC1A       ; 0.000        ; 0.148      ; 1.198      ;
; 0.898 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[2]  ; Clock        ; ENC1A       ; 0.000        ; 0.148      ; 1.198      ;
; 0.898 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[3]  ; Clock        ; ENC1A       ; 0.000        ; 0.148      ; 1.198      ;
; 0.898 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[4]  ; Clock        ; ENC1A       ; 0.000        ; 0.148      ; 1.198      ;
; 0.898 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[5]  ; Clock        ; ENC1A       ; 0.000        ; 0.148      ; 1.198      ;
; 0.898 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[6]  ; Clock        ; ENC1A       ; 0.000        ; 0.148      ; 1.198      ;
; 0.898 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[7]  ; Clock        ; ENC1A       ; 0.000        ; 0.148      ; 1.198      ;
; 0.898 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[8]  ; Clock        ; ENC1A       ; 0.000        ; 0.148      ; 1.198      ;
; 0.898 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[9]  ; Clock        ; ENC1A       ; 0.000        ; 0.148      ; 1.198      ;
; 0.898 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[10] ; Clock        ; ENC1A       ; 0.000        ; 0.148      ; 1.198      ;
; 0.898 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[11] ; Clock        ; ENC1A       ; 0.000        ; 0.148      ; 1.198      ;
; 0.898 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[12] ; Clock        ; ENC1A       ; 0.000        ; 0.148      ; 1.198      ;
; 0.898 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[13] ; Clock        ; ENC1A       ; 0.000        ; 0.148      ; 1.198      ;
; 0.898 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[14] ; Clock        ; ENC1A       ; 0.000        ; 0.148      ; 1.198      ;
; 0.898 ; UartController:inst3|write_enc  ; Encoder:inst5|COUNT_1[15] ; Clock        ; ENC1A       ; 0.000        ; 0.148      ; 1.198      ;
; 0.917 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[0]  ; Clock        ; ENC1A       ; 0.000        ; 0.148      ; 1.217      ;
; 0.917 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[1]  ; Clock        ; ENC1A       ; 0.000        ; 0.148      ; 1.217      ;
; 0.917 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[2]  ; Clock        ; ENC1A       ; 0.000        ; 0.148      ; 1.217      ;
; 0.917 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[3]  ; Clock        ; ENC1A       ; 0.000        ; 0.148      ; 1.217      ;
; 0.917 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[4]  ; Clock        ; ENC1A       ; 0.000        ; 0.148      ; 1.217      ;
; 0.917 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[5]  ; Clock        ; ENC1A       ; 0.000        ; 0.148      ; 1.217      ;
; 0.917 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[6]  ; Clock        ; ENC1A       ; 0.000        ; 0.148      ; 1.217      ;
; 0.917 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[7]  ; Clock        ; ENC1A       ; 0.000        ; 0.148      ; 1.217      ;
; 0.917 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[8]  ; Clock        ; ENC1A       ; 0.000        ; 0.148      ; 1.217      ;
; 0.917 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[9]  ; Clock        ; ENC1A       ; 0.000        ; 0.148      ; 1.217      ;
; 0.917 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[10] ; Clock        ; ENC1A       ; 0.000        ; 0.148      ; 1.217      ;
; 0.917 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[11] ; Clock        ; ENC1A       ; 0.000        ; 0.148      ; 1.217      ;
; 0.917 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[12] ; Clock        ; ENC1A       ; 0.000        ; 0.148      ; 1.217      ;
; 0.917 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[13] ; Clock        ; ENC1A       ; 0.000        ; 0.148      ; 1.217      ;
; 0.917 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[14] ; Clock        ; ENC1A       ; 0.000        ; 0.148      ; 1.217      ;
; 0.917 ; UartController:inst3|encaddress ; Encoder:inst5|COUNT_1[15] ; Clock        ; ENC1A       ; 0.000        ; 0.148      ; 1.217      ;
+-------+---------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Clock'                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; Clock ; Rise       ; Clock                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst14|ResetOut          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst14|ResetOut          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst14|SclkInt           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst14|SclkInt           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst14|clockedin         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst14|clockedin         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst14|count[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst14|count[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst14|count[10]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst14|count[10]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst14|count[11]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst14|count[11]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst14|count[12]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst14|count[12]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst14|count[13]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst14|count[13]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst14|count[14]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst14|count[14]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst14|count[15]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst14|count[15]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst14|count[16]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst14|count[16]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst14|count[17]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst14|count[17]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst14|count[18]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst14|count[18]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst14|count[19]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst14|count[19]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst14|count[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst14|count[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst14|count[20]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst14|count[20]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst14|count[21]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst14|count[21]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst14|count[22]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst14|count[22]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst14|count[23]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst14|count[23]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst14|count[24]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst14|count[24]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst14|count[25]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst14|count[25]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst14|count[26]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst14|count[26]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst14|count[27]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst14|count[27]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst14|count[28]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst14|count[28]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst14|count[29]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst14|count[29]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst14|count[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst14|count[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst14|count[30]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst14|count[30]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst14|count[31]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst14|count[31]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst14|count[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst14|count[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst14|count[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst14|count[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst14|count[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst14|count[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst14|count[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst14|count[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst14|count[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst14|count[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst14|count[8]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst14|count[8]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst14|count[9]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst14|count[9]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst14|dataregister[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst14|dataregister[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst14|dataregister[100] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst14|dataregister[100] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst14|dataregister[101] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst14|dataregister[101] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst14|dataregister[102] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst14|dataregister[102] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst14|dataregister[103] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst14|dataregister[103] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst14|dataregister[104] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst14|dataregister[104] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst14|dataregister[105] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst14|dataregister[105] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst14|dataregister[106] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst14|dataregister[106] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst14|dataregister[107] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst14|dataregister[107] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst14|dataregister[108] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst14|dataregister[108] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst14|dataregister[109] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst14|dataregister[109] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst14|dataregister[10]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst14|dataregister[10]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst14|dataregister[110] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst14|dataregister[110] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst14|dataregister[111] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst14|dataregister[111] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst14|dataregister[112] ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'ENC1A'                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; ENC1A ; Rise       ; ENC1A                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[28] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[28] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[29] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[29] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[30] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[30] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[31] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[31] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ENC1A ; Rise       ; Encoder:inst5|COUNT_1[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ENC1A ; Rise       ; ENC1A|combout             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ENC1A ; Rise       ; ENC1A|combout             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ENC1A ; Rise       ; inst5|COUNT_1[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ENC1A ; Rise       ; inst5|COUNT_1[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ENC1A ; Rise       ; inst5|COUNT_1[10]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ENC1A ; Rise       ; inst5|COUNT_1[10]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ENC1A ; Rise       ; inst5|COUNT_1[11]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ENC1A ; Rise       ; inst5|COUNT_1[11]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ENC1A ; Rise       ; inst5|COUNT_1[12]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ENC1A ; Rise       ; inst5|COUNT_1[12]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ENC1A ; Rise       ; inst5|COUNT_1[13]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ENC1A ; Rise       ; inst5|COUNT_1[13]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ENC1A ; Rise       ; inst5|COUNT_1[14]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ENC1A ; Rise       ; inst5|COUNT_1[14]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ENC1A ; Rise       ; inst5|COUNT_1[15]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ENC1A ; Rise       ; inst5|COUNT_1[15]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ENC1A ; Rise       ; inst5|COUNT_1[16]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ENC1A ; Rise       ; inst5|COUNT_1[16]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ENC1A ; Rise       ; inst5|COUNT_1[17]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ENC1A ; Rise       ; inst5|COUNT_1[17]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ENC1A ; Rise       ; inst5|COUNT_1[18]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ENC1A ; Rise       ; inst5|COUNT_1[18]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ENC1A ; Rise       ; inst5|COUNT_1[19]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ENC1A ; Rise       ; inst5|COUNT_1[19]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ENC1A ; Rise       ; inst5|COUNT_1[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ENC1A ; Rise       ; inst5|COUNT_1[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ENC1A ; Rise       ; inst5|COUNT_1[20]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ENC1A ; Rise       ; inst5|COUNT_1[20]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ENC1A ; Rise       ; inst5|COUNT_1[21]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ENC1A ; Rise       ; inst5|COUNT_1[21]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ENC1A ; Rise       ; inst5|COUNT_1[22]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ENC1A ; Rise       ; inst5|COUNT_1[22]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ENC1A ; Rise       ; inst5|COUNT_1[23]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ENC1A ; Rise       ; inst5|COUNT_1[23]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ENC1A ; Rise       ; inst5|COUNT_1[24]|clk     ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'ENC2A'                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; ENC2A ; Rise       ; ENC2A                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[28] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[28] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[29] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[29] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[30] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[30] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[31] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[31] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ENC2A ; Rise       ; Encoder:inst5|COUNT_2[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ENC2A ; Rise       ; ENC2A|combout             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ENC2A ; Rise       ; ENC2A|combout             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ENC2A ; Rise       ; inst5|COUNT_2[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ENC2A ; Rise       ; inst5|COUNT_2[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ENC2A ; Rise       ; inst5|COUNT_2[10]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ENC2A ; Rise       ; inst5|COUNT_2[10]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ENC2A ; Rise       ; inst5|COUNT_2[11]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ENC2A ; Rise       ; inst5|COUNT_2[11]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ENC2A ; Rise       ; inst5|COUNT_2[12]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ENC2A ; Rise       ; inst5|COUNT_2[12]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ENC2A ; Rise       ; inst5|COUNT_2[13]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ENC2A ; Rise       ; inst5|COUNT_2[13]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ENC2A ; Rise       ; inst5|COUNT_2[14]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ENC2A ; Rise       ; inst5|COUNT_2[14]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ENC2A ; Rise       ; inst5|COUNT_2[15]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ENC2A ; Rise       ; inst5|COUNT_2[15]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ENC2A ; Rise       ; inst5|COUNT_2[16]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ENC2A ; Rise       ; inst5|COUNT_2[16]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ENC2A ; Rise       ; inst5|COUNT_2[17]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ENC2A ; Rise       ; inst5|COUNT_2[17]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ENC2A ; Rise       ; inst5|COUNT_2[18]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ENC2A ; Rise       ; inst5|COUNT_2[18]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ENC2A ; Rise       ; inst5|COUNT_2[19]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ENC2A ; Rise       ; inst5|COUNT_2[19]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ENC2A ; Rise       ; inst5|COUNT_2[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ENC2A ; Rise       ; inst5|COUNT_2[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ENC2A ; Rise       ; inst5|COUNT_2[20]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ENC2A ; Rise       ; inst5|COUNT_2[20]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ENC2A ; Rise       ; inst5|COUNT_2[21]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ENC2A ; Rise       ; inst5|COUNT_2[21]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ENC2A ; Rise       ; inst5|COUNT_2[22]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ENC2A ; Rise       ; inst5|COUNT_2[22]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ENC2A ; Rise       ; inst5|COUNT_2[23]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ENC2A ; Rise       ; inst5|COUNT_2[23]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ENC2A ; Rise       ; inst5|COUNT_2[24]|clk     ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'ResetIn'                                                                              ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; ResetIn ; Rise       ; ResetIn                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ResetIn ; Rise       ; FSM:inst14|shiftregister[0]~latch   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ResetIn ; Rise       ; FSM:inst14|shiftregister[0]~latch   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ResetIn ; Rise       ; FSM:inst14|shiftregister[100]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ResetIn ; Rise       ; FSM:inst14|shiftregister[100]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ResetIn ; Rise       ; FSM:inst14|shiftregister[101]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ResetIn ; Rise       ; FSM:inst14|shiftregister[101]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ResetIn ; Rise       ; FSM:inst14|shiftregister[102]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ResetIn ; Rise       ; FSM:inst14|shiftregister[102]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ResetIn ; Rise       ; FSM:inst14|shiftregister[103]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ResetIn ; Rise       ; FSM:inst14|shiftregister[103]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ResetIn ; Rise       ; FSM:inst14|shiftregister[104]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ResetIn ; Rise       ; FSM:inst14|shiftregister[104]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ResetIn ; Rise       ; FSM:inst14|shiftregister[105]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ResetIn ; Rise       ; FSM:inst14|shiftregister[105]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ResetIn ; Rise       ; FSM:inst14|shiftregister[106]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ResetIn ; Rise       ; FSM:inst14|shiftregister[106]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ResetIn ; Rise       ; FSM:inst14|shiftregister[107]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ResetIn ; Rise       ; FSM:inst14|shiftregister[107]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ResetIn ; Rise       ; FSM:inst14|shiftregister[108]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ResetIn ; Rise       ; FSM:inst14|shiftregister[108]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ResetIn ; Rise       ; FSM:inst14|shiftregister[109]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ResetIn ; Rise       ; FSM:inst14|shiftregister[109]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ResetIn ; Rise       ; FSM:inst14|shiftregister[10]~latch  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ResetIn ; Rise       ; FSM:inst14|shiftregister[10]~latch  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ResetIn ; Rise       ; FSM:inst14|shiftregister[110]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ResetIn ; Rise       ; FSM:inst14|shiftregister[110]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ResetIn ; Rise       ; FSM:inst14|shiftregister[111]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ResetIn ; Rise       ; FSM:inst14|shiftregister[111]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ResetIn ; Rise       ; FSM:inst14|shiftregister[112]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ResetIn ; Rise       ; FSM:inst14|shiftregister[112]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ResetIn ; Rise       ; FSM:inst14|shiftregister[113]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ResetIn ; Rise       ; FSM:inst14|shiftregister[113]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ResetIn ; Rise       ; FSM:inst14|shiftregister[114]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ResetIn ; Rise       ; FSM:inst14|shiftregister[114]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ResetIn ; Rise       ; FSM:inst14|shiftregister[115]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ResetIn ; Rise       ; FSM:inst14|shiftregister[115]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ResetIn ; Rise       ; FSM:inst14|shiftregister[116]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ResetIn ; Rise       ; FSM:inst14|shiftregister[116]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ResetIn ; Rise       ; FSM:inst14|shiftregister[117]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ResetIn ; Rise       ; FSM:inst14|shiftregister[117]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ResetIn ; Rise       ; FSM:inst14|shiftregister[118]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ResetIn ; Rise       ; FSM:inst14|shiftregister[118]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ResetIn ; Rise       ; FSM:inst14|shiftregister[119]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ResetIn ; Rise       ; FSM:inst14|shiftregister[119]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ResetIn ; Rise       ; FSM:inst14|shiftregister[11]~latch  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ResetIn ; Rise       ; FSM:inst14|shiftregister[11]~latch  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ResetIn ; Rise       ; FSM:inst14|shiftregister[120]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ResetIn ; Rise       ; FSM:inst14|shiftregister[120]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ResetIn ; Rise       ; FSM:inst14|shiftregister[121]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ResetIn ; Rise       ; FSM:inst14|shiftregister[121]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ResetIn ; Rise       ; FSM:inst14|shiftregister[122]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ResetIn ; Rise       ; FSM:inst14|shiftregister[122]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ResetIn ; Rise       ; FSM:inst14|shiftregister[123]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ResetIn ; Rise       ; FSM:inst14|shiftregister[123]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ResetIn ; Rise       ; FSM:inst14|shiftregister[124]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ResetIn ; Rise       ; FSM:inst14|shiftregister[124]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ResetIn ; Rise       ; FSM:inst14|shiftregister[125]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ResetIn ; Rise       ; FSM:inst14|shiftregister[125]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ResetIn ; Rise       ; FSM:inst14|shiftregister[126]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ResetIn ; Rise       ; FSM:inst14|shiftregister[126]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ResetIn ; Rise       ; FSM:inst14|shiftregister[127]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ResetIn ; Rise       ; FSM:inst14|shiftregister[127]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ResetIn ; Rise       ; FSM:inst14|shiftregister[128]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ResetIn ; Rise       ; FSM:inst14|shiftregister[128]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ResetIn ; Rise       ; FSM:inst14|shiftregister[129]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ResetIn ; Rise       ; FSM:inst14|shiftregister[129]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ResetIn ; Rise       ; FSM:inst14|shiftregister[12]~latch  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ResetIn ; Rise       ; FSM:inst14|shiftregister[12]~latch  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ResetIn ; Rise       ; FSM:inst14|shiftregister[130]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ResetIn ; Rise       ; FSM:inst14|shiftregister[130]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ResetIn ; Rise       ; FSM:inst14|shiftregister[131]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ResetIn ; Rise       ; FSM:inst14|shiftregister[131]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ResetIn ; Rise       ; FSM:inst14|shiftregister[132]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ResetIn ; Rise       ; FSM:inst14|shiftregister[132]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ResetIn ; Rise       ; FSM:inst14|shiftregister[133]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ResetIn ; Rise       ; FSM:inst14|shiftregister[133]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ResetIn ; Rise       ; FSM:inst14|shiftregister[134]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ResetIn ; Rise       ; FSM:inst14|shiftregister[134]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ResetIn ; Rise       ; FSM:inst14|shiftregister[135]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ResetIn ; Rise       ; FSM:inst14|shiftregister[135]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ResetIn ; Rise       ; FSM:inst14|shiftregister[136]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ResetIn ; Rise       ; FSM:inst14|shiftregister[136]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ResetIn ; Rise       ; FSM:inst14|shiftregister[137]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ResetIn ; Rise       ; FSM:inst14|shiftregister[137]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ResetIn ; Rise       ; FSM:inst14|shiftregister[138]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ResetIn ; Rise       ; FSM:inst14|shiftregister[138]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ResetIn ; Rise       ; FSM:inst14|shiftregister[139]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ResetIn ; Rise       ; FSM:inst14|shiftregister[139]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ResetIn ; Rise       ; FSM:inst14|shiftregister[13]~latch  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ResetIn ; Rise       ; FSM:inst14|shiftregister[13]~latch  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ResetIn ; Rise       ; FSM:inst14|shiftregister[140]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ResetIn ; Rise       ; FSM:inst14|shiftregister[140]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ResetIn ; Rise       ; FSM:inst14|shiftregister[141]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ResetIn ; Rise       ; FSM:inst14|shiftregister[141]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ResetIn ; Rise       ; FSM:inst14|shiftregister[142]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ResetIn ; Rise       ; FSM:inst14|shiftregister[142]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ResetIn ; Rise       ; FSM:inst14|shiftregister[143]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ResetIn ; Rise       ; FSM:inst14|shiftregister[143]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ResetIn ; Rise       ; FSM:inst14|shiftregister[144]~latch ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Din       ; Clock      ; 2.131 ; 2.131 ; Rise       ; Clock           ;
; ResetIn   ; Clock      ; 1.932 ; 1.932 ; Rise       ; Clock           ;
; Rx        ; Clock      ; 2.346 ; 2.346 ; Rise       ; Clock           ;
; Rx2       ; Clock      ; 2.421 ; 2.421 ; Rise       ; Clock           ;
; SPI_DIN   ; Clock      ; 2.227 ; 2.227 ; Rise       ; Clock           ;
; Topbit    ; Clock      ; 3.584 ; 3.584 ; Rise       ; Clock           ;
; ENC1B     ; ENC1A      ; 3.617 ; 3.617 ; Rise       ; ENC1A           ;
; ENC2B     ; ENC2A      ; 3.650 ; 3.650 ; Rise       ; ENC2A           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Din       ; Clock      ; -2.011 ; -2.011 ; Rise       ; Clock           ;
; ResetIn   ; Clock      ; -0.515 ; -0.515 ; Rise       ; Clock           ;
; Rx        ; Clock      ; -2.101 ; -2.101 ; Rise       ; Clock           ;
; Rx2       ; Clock      ; -2.053 ; -2.053 ; Rise       ; Clock           ;
; SPI_DIN   ; Clock      ; -2.107 ; -2.107 ; Rise       ; Clock           ;
; Topbit    ; Clock      ; -2.148 ; -2.148 ; Rise       ; Clock           ;
; ENC1B     ; ENC1A      ; -1.901 ; -1.901 ; Rise       ; ENC1A           ;
; ENC2B     ; ENC2A      ; -2.061 ; -2.061 ; Rise       ; ENC2A           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Dout      ; Clock      ; 3.838 ; 3.838 ; Rise       ; Clock           ;
; ResetOut  ; Clock      ; 3.975 ; 3.975 ; Rise       ; Clock           ;
; SPICLOCK  ; Clock      ; 3.858 ; 3.858 ; Rise       ; Clock           ;
; SclkOut   ; Clock      ; 3.972 ; 3.972 ; Rise       ; Clock           ;
; TESTOUT   ; Clock      ; 3.927 ; 3.927 ; Rise       ; Clock           ;
; TX2       ; Clock      ; 3.752 ; 3.752 ; Rise       ; Clock           ;
; Tx        ; Clock      ; 3.598 ; 3.598 ; Rise       ; Clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Dout      ; Clock      ; 3.838 ; 3.838 ; Rise       ; Clock           ;
; ResetOut  ; Clock      ; 3.975 ; 3.975 ; Rise       ; Clock           ;
; SPICLOCK  ; Clock      ; 3.858 ; 3.858 ; Rise       ; Clock           ;
; SclkOut   ; Clock      ; 3.972 ; 3.972 ; Rise       ; Clock           ;
; TESTOUT   ; Clock      ; 3.927 ; 3.927 ; Rise       ; Clock           ;
; TX2       ; Clock      ; 3.752 ; 3.752 ; Rise       ; Clock           ;
; Tx        ; Clock      ; 3.598 ; 3.598 ; Rise       ; Clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+-----------+--------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+--------+----------+---------+---------------------+
; Worst-case Slack ; -8.516    ; -0.182 ; -1.357   ; 0.124   ; -1.941              ;
;  Clock           ; -8.516    ; -0.029 ; -1.357   ; 0.124   ; -1.941              ;
;  ENC1A           ; -3.807    ; 0.355  ; -1.106   ; 0.874   ; -1.777              ;
;  ENC2A           ; -3.822    ; 0.238  ; -0.801   ; 0.731   ; -1.777              ;
;  ResetIn         ; -1.290    ; -0.182 ; N/A      ; N/A     ; -1.777              ;
; Design-wide TNS  ; -4832.016 ; -4.307 ; -430.514 ; 0.0     ; -1452.688           ;
;  Clock           ; -4602.681 ; -0.079 ; -370.530 ; 0.000   ; -1352.381           ;
;  ENC1A           ; -74.312   ; 0.000  ; -34.720  ; 0.000   ; -49.265             ;
;  ENC2A           ; -74.236   ; 0.000  ; -25.264  ; 0.000   ; -49.265             ;
;  ResetIn         ; -80.787   ; -4.307 ; N/A      ; N/A     ; -1.777              ;
+------------------+-----------+--------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Din       ; Clock      ; 4.654 ; 4.654 ; Rise       ; Clock           ;
; ResetIn   ; Clock      ; 7.507 ; 7.507 ; Rise       ; Clock           ;
; Rx        ; Clock      ; 5.373 ; 5.373 ; Rise       ; Clock           ;
; Rx2       ; Clock      ; 5.387 ; 5.387 ; Rise       ; Clock           ;
; SPI_DIN   ; Clock      ; 4.818 ; 4.818 ; Rise       ; Clock           ;
; Topbit    ; Clock      ; 9.419 ; 9.419 ; Rise       ; Clock           ;
; ENC1B     ; ENC1A      ; 7.897 ; 7.897 ; Rise       ; ENC1A           ;
; ENC2B     ; ENC2A      ; 8.064 ; 8.064 ; Rise       ; ENC2A           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Din       ; Clock      ; -2.011 ; -2.011 ; Rise       ; Clock           ;
; ResetIn   ; Clock      ; -0.515 ; -0.515 ; Rise       ; Clock           ;
; Rx        ; Clock      ; -2.101 ; -2.101 ; Rise       ; Clock           ;
; Rx2       ; Clock      ; -2.053 ; -2.053 ; Rise       ; Clock           ;
; SPI_DIN   ; Clock      ; -2.107 ; -2.107 ; Rise       ; Clock           ;
; Topbit    ; Clock      ; -2.148 ; -2.148 ; Rise       ; Clock           ;
; ENC1B     ; ENC1A      ; -1.901 ; -1.901 ; Rise       ; ENC1A           ;
; ENC2B     ; ENC2A      ; -2.061 ; -2.061 ; Rise       ; ENC2A           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Dout      ; Clock      ; 8.447 ; 8.447 ; Rise       ; Clock           ;
; ResetOut  ; Clock      ; 8.847 ; 8.847 ; Rise       ; Clock           ;
; SPICLOCK  ; Clock      ; 8.614 ; 8.614 ; Rise       ; Clock           ;
; SclkOut   ; Clock      ; 8.857 ; 8.857 ; Rise       ; Clock           ;
; TESTOUT   ; Clock      ; 8.770 ; 8.770 ; Rise       ; Clock           ;
; TX2       ; Clock      ; 8.128 ; 8.128 ; Rise       ; Clock           ;
; Tx        ; Clock      ; 7.732 ; 7.732 ; Rise       ; Clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Dout      ; Clock      ; 3.838 ; 3.838 ; Rise       ; Clock           ;
; ResetOut  ; Clock      ; 3.975 ; 3.975 ; Rise       ; Clock           ;
; SPICLOCK  ; Clock      ; 3.858 ; 3.858 ; Rise       ; Clock           ;
; SclkOut   ; Clock      ; 3.972 ; 3.972 ; Rise       ; Clock           ;
; TESTOUT   ; Clock      ; 3.927 ; 3.927 ; Rise       ; Clock           ;
; TX2       ; Clock      ; 3.752 ; 3.752 ; Rise       ; Clock           ;
; Tx        ; Clock      ; 3.598 ; 3.598 ; Rise       ; Clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clock      ; Clock    ; 51688    ; 0        ; 0        ; 0        ;
; ENC1A      ; Clock    ; 32       ; 0        ; 0        ; 0        ;
; ENC2A      ; Clock    ; 32       ; 0        ; 0        ; 0        ;
; ResetIn    ; Clock    ; 547      ; 227      ; 0        ; 0        ;
; Clock      ; ENC1A    ; 64       ; 0        ; 0        ; 0        ;
; ENC1A      ; ENC1A    ; 528      ; 0        ; 0        ; 0        ;
; Clock      ; ENC2A    ; 64       ; 0        ; 0        ; 0        ;
; ENC2A      ; ENC2A    ; 528      ; 0        ; 0        ; 0        ;
; Clock      ; ResetIn  ; 160      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clock      ; Clock    ; 51688    ; 0        ; 0        ; 0        ;
; ENC1A      ; Clock    ; 32       ; 0        ; 0        ; 0        ;
; ENC2A      ; Clock    ; 32       ; 0        ; 0        ; 0        ;
; ResetIn    ; Clock    ; 547      ; 227      ; 0        ; 0        ;
; Clock      ; ENC1A    ; 64       ; 0        ; 0        ; 0        ;
; ENC1A      ; ENC1A    ; 528      ; 0        ; 0        ; 0        ;
; Clock      ; ENC2A    ; 64       ; 0        ; 0        ; 0        ;
; ENC2A      ; ENC2A    ; 528      ; 0        ; 0        ; 0        ;
; Clock      ; ResetIn  ; 160      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clock      ; Clock    ; 33       ; 0        ; 0        ; 0        ;
; ResetIn    ; Clock    ; 353      ; 353      ; 0        ; 0        ;
; Clock      ; ENC1A    ; 64       ; 0        ; 0        ; 0        ;
; Clock      ; ENC2A    ; 64       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clock      ; Clock    ; 33       ; 0        ; 0        ; 0        ;
; ResetIn    ; Clock    ; 353      ; 353      ; 0        ; 0        ;
; Clock      ; ENC1A    ; 64       ; 0        ; 0        ; 0        ;
; Clock      ; ENC2A    ; 64       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 7     ; 7    ;
; Unconstrained Input Port Paths  ; 230   ; 230  ;
; Unconstrained Output Ports      ; 7     ; 7    ;
; Unconstrained Output Port Paths ; 7     ; 7    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 12.0 Build 232 07/05/2012 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Jul 29 11:04:53 2012
Info: Command: quartus_sta Inclinometer -c test
Info: qsta_default_script.tcl version: #2
Warning (335093): TimeQuest Timing Analyzer is analyzing 160 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'test.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name Clock Clock
    Info (332105): create_clock -period 1.000 -name ENC2A ENC2A
    Info (332105): create_clock -period 1.000 -name ENC1A ENC1A
    Info (332105): create_clock -period 1.000 -name ResetIn ResetIn
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -8.516
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -8.516     -4602.681 Clock 
    Info (332119):    -3.822       -74.236 ENC2A 
    Info (332119):    -3.807       -74.312 ENC1A 
    Info (332119):    -1.290       -80.787 ResetIn 
Info (332146): Worst-case hold slack is -0.182
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.182        -4.307 ResetIn 
    Info (332119):     0.499         0.000 Clock 
    Info (332119):     0.741         0.000 ENC2A 
    Info (332119):     1.164         0.000 ENC1A 
Info (332146): Worst-case recovery slack is -1.357
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.357      -370.530 Clock 
    Info (332119):    -1.106       -34.720 ENC1A 
    Info (332119):    -0.801       -25.264 ENC2A 
Info (332146): Worst-case removal slack is 1.054
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.054         0.000 Clock 
    Info (332119):     1.358         0.000 ENC2A 
    Info (332119):     1.643         0.000 ENC1A 
Info (332146): Worst-case minimum pulse width slack is -1.941
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.941     -1352.381 Clock 
    Info (332119):    -1.777       -49.265 ENC1A 
    Info (332119):    -1.777       -49.265 ENC2A 
    Info (332119):    -1.777        -1.777 ResetIn 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.054
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.054      -939.190 Clock 
    Info (332119):    -0.854        -9.452 ENC2A 
    Info (332119):    -0.845        -9.308 ENC1A 
    Info (332119):    -0.049        -0.049 ResetIn 
Info (332146): Worst-case hold slack is -0.029
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.029        -0.079 Clock 
    Info (332119):     0.238         0.000 ENC2A 
    Info (332119):     0.260         0.000 ResetIn 
    Info (332119):     0.355         0.000 ENC1A 
Info (332146): Worst-case recovery slack is -0.037
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.037        -0.800 ENC1A 
    Info (332119):     0.054         0.000 Clock 
    Info (332119):     0.101         0.000 ENC2A 
Info (332146): Worst-case removal slack is 0.124
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.124         0.000 Clock 
    Info (332119):     0.731         0.000 ENC2A 
    Info (332119):     0.874         0.000 ENC1A 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -911.380 Clock 
    Info (332119):    -1.222       -33.222 ENC1A 
    Info (332119):    -1.222       -33.222 ENC2A 
    Info (332119):    -1.222        -1.222 ResetIn 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 320 megabytes
    Info: Processing ended: Sun Jul 29 11:04:55 2012
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


