BOARD_CONTROL_REG,VAR_0
BOARD_STATUS_REG,VAR_1
EINVAL,VAR_2
INTERRUPT_CONTROL_REG,VAR_3
PLX_DMACSR_CLEARINTR,VAR_4
PLX_DMACSR_ENABLE,VAR_5
PLX_DMACSR_START,VAR_6
PLX_DMADPR_DESCPCI,VAR_7
PLX_DMADPR_TCINTR,VAR_8
PLX_DMADPR_XFERL2P,VAR_9
PLX_REG_DMACSR0,VAR_10
PLX_REG_DMADPR0,VAR_11
PLX_REG_DMALADR0,VAR_12
PLX_REG_DMAPADR0,VAR_13
PLX_REG_DMASIZ0,VAR_14
RX_ENABLE_BIT,VAR_15
RX_FIFO_RESET_BIT,VAR_16
RX_FULL_INTR,VAR_17
RX_OVERRUN_BIT,VAR_18
RX_UNDERRUN_BIT,VAR_19
TRIG_COUNT,VAR_20
gsc_hpdi_abort_dma,FUNC_0
spin_lock_irqsave,FUNC_1
spin_unlock_irqrestore,FUNC_2
writeb,FUNC_3
writel,FUNC_4
gsc_hpdi_cmd,FUNC_5
dev,VAR_21
s,VAR_22
devpriv,VAR_23
async,VAR_24
cmd,VAR_25
flags,VAR_26
bits,VAR_27
