{
    "materia": " organización y arquitectura de computadoras",
    "salon": "H265",
    "color": 1,
    "horarios": [
        {
            "dia": 0,
            "horaInicio": "09:00",
            "horaFin": "10:00"
        }
    ],
    "temas": [
        {
            "numero": 1,
            "tema": "Estructura básica de una computadora",
            "duracion": 3.0,
            "subtemas": [
                "1.1 Tipos de computadoras.",
                "1.2 El modelo Von Neumann.",
                "1.3 Unidades funcionales: unidad de entrada, unidad de memoria, unidad aritmética lógica, unidad de salida y\nunidad de control.\r",
                "1.4 Conceptos básicos de operación.",
                "1.5 Estructura de buses.",
                "1.6 Rendimiento: reloj del procesador, ecuación básica de rendimiento, operación pipeline y superescalar,\nset de instrucciones RISC y CISC, métricas de rendimiento."
            ]
        },
        {
            "numero": 2,
            "tema": "La arquitectura del conjunto de instrucciones ",
            "duracion": 8.0,
            "subtemas": [
                "2.1 Componentes de hardware de la arquitectura del conjunto de instrucciones.\n\t2.1.1 Modelo del bus del sistema.\n\t2.1.2 Memoria.\n\t2.1.3 El CPU",
                "2.2 Procesador ARC, computadora tipo RISC.\n\t2.2.1 Memoria del procesador ARC.\n\t2.2.2 Registros del procesador ARC.\n\t2.2.3 Formato del lenguaje ensamblador para el procesador ARC.\n\t2.2.4 El conjunto de instrucciones del procesador ARC.\n\t2.2.5 Formatos de instrucción del procesador ARC.\n\t2.2.6 Descripción de las instrucciones del procesador ARC.",
                "2.3 Ejemplos de programas en lenguaje ensamblador"
            ]
        },
        {
            "numero": 3,
            "tema": "El procesador",
            "duracion": 14.0,
            "subtemas": [
                "3.1 Conceptos fundamentales.\n\t3.1.1 Transferencia entre registros.\n\t3.1.2 Operaciones aritméticas y lógicas.\n\t3.1.3 Ciclo de máquina detallado con máquinas de estado y lenguaje de transferencia entre registros.",
                "3.2 Estructura del procesador.\n\t3.2.1 Datapath: Banco de registros, ALU.\n\t3.2.2 Unidad de control microprogramada.\n\t3.2.3 Microarquitectura completa: datapath y unidad de control.\n\t3.2.4 Ejemplos de ejecución completa de instrucciones",
                "3.3 Implementación didáctica del procesador tipo ARC, usando lenguajes de descripción de hardware.\n\t3.3.1 Implementación del banco de registros.\n\t3.3.2 Implementación del ALU.\n\t3.3.3 Implementación del datapath.\n\t3.3.4 Implementación de la unidad de control.\n\t3.3.5 Implementación microprogramada del conjunto de instrucciones.\n\t3.3.6 Ejecución de un programa completo.\r"
            ]
        },
        {
            "numero": 4,
            "tema": "Arquitecturas pipelining (risc)",
            "duracion": 7.0,
            "subtemas": [
                "4.1 Forma del funcionamiento del pipelining.",
                "4.2 Rendimiento del pipelining.",
                "4.3 Riesgos de datos. Manejo por software y efectos colaterales.",
                "4.4 Riesgos de control. Manejo de saltos incondicionales y predicción en saltos condicionales.\r",
                "4.5 Consideraciones en el diseño del datapath y de la unidad de control.",
                "4.6 Riesgos y rendimiento del pipelining"
            ]
        },
        {
            "numero": 5,
            "tema": "Familias de procesadores comerciales",
            "duracion": 8.0,
            "subtemas": [
                "5.1 Arquitectura ARM.\n\t5.1.1 Estructura de registros.\n\t5.1.2 Modos de direccionamiento e instrucciones de acceso a memoria.\n\t5.1.3 Instrucciones de movimiento entre registros.\n\t5.1.4 Instrucciones aritméticas y lógicas.\n\t5.1.5 Instrucciones de salto.\n\t5.1.6 Unidad de control y datapath.\n\t5.1.7 Lenguaje ensamblador.\n\t5.1.8 Ejemplos",
                "5.2 Arquitectura INTEL.\n\t5.2.1 Registros y direccionamiento.\n\t5.2.2 Conjunto de instrucciones y formato.\n\t5.2.3 Instrucciones especiales (ejemplo MMX, etc.).\n\t5.2.4 Lenguaje ensamblador.\n\t5.2.5 Ejemplos.",
                "5.3 Arquitecturas Super escalares SPARC (Open Sparc).\n\t5.3.1 Modos de direccionamiento y acceso a memoria.\n\t5.3.2 Unidad de control y datapath.\n\t5.3.3 Hilos.\n\t5.3.4 Pipelining.\n\t5.3.5 Lenguaje ensamblador.\n\t5.3.6 Open Sparc."
            ]
        },
        {
            "numero": 6,
            "tema": "Arquitecturas paralelas",
            "duracion": 8.0,
            "subtemas": [
                "6.1 Introducción: La problemática de crear programas para el procesamiento paralelo",
                "6.2 Organización para compartir la memoria en sistemas multiprocesador.",
                "6.3 Clusters y otros esquemas de multiprocesamiento basados en el paso de mensajes.\r",
                "6.4 Arquitectura y organización del hardware multi-hilos.\r",
                "6.5 Arquitecturas SISD, MIMD, SIMD, MISD.\r",
                "6.6 Unidades de procesamiento gráfico: Introducción a las arquitecturas GPGPU.\r",
                "6.7 Introducción a los topologías de red para multiprocesadores.\r",
                "6.8 Multiprocesadores.\n\t6.8.1 Pruebas de comparación (Benchmarks).\n\t6.8.2 Modelo simple de rendimiento.\n\t6.8.3 Ley de Amdahl y medición del rendimiento.",
                "6.9 Falacias y errores del procesamiento paralelo.\r"
            ]
        }
    ]
}