<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Wiring" name="0">
    <tool name="Splitter">
      <a name="facing" val="south"/>
      <a name="appear" val="center"/>
    </tool>
  </lib>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4"/>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(230,420)" to="(320,420)"/>
    <wire from="(400,340)" to="(400,400)"/>
    <wire from="(390,300)" to="(460,300)"/>
    <wire from="(300,320)" to="(320,320)"/>
    <wire from="(300,340)" to="(400,340)"/>
    <wire from="(150,420)" to="(180,420)"/>
    <wire from="(300,360)" to="(390,360)"/>
    <wire from="(390,300)" to="(390,360)"/>
    <wire from="(300,360)" to="(300,380)"/>
    <wire from="(120,270)" to="(180,270)"/>
    <wire from="(150,280)" to="(180,280)"/>
    <wire from="(380,300)" to="(390,300)"/>
    <wire from="(380,400)" to="(400,400)"/>
    <wire from="(150,350)" to="(150,420)"/>
    <wire from="(300,320)" to="(300,340)"/>
    <wire from="(80,350)" to="(150,350)"/>
    <wire from="(120,430)" to="(180,430)"/>
    <wire from="(150,280)" to="(150,350)"/>
    <wire from="(400,400)" to="(460,400)"/>
    <wire from="(300,380)" to="(320,380)"/>
    <wire from="(230,280)" to="(320,280)"/>
    <comp lib="0" loc="(460,400)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="6" loc="(103,250)" name="Text">
      <a name="text" val="R"/>
    </comp>
    <comp lib="1" loc="(380,300)" name="NOR Gate"/>
    <comp lib="6" loc="(499,304)" name="Text">
      <a name="text" val="Q"/>
    </comp>
    <comp lib="1" loc="(230,420)" name="AND Gate"/>
    <comp lib="1" loc="(230,280)" name="AND Gate"/>
    <comp lib="0" loc="(80,350)" name="Clock"/>
    <comp lib="0" loc="(120,430)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(460,300)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="1" loc="(380,400)" name="NOR Gate"/>
    <comp lib="6" loc="(106,407)" name="Text">
      <a name="text" val="S"/>
    </comp>
    <comp lib="0" loc="(120,270)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
  </circuit>
</project>
