start
State 0 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'false', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 1 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'false', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 2 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'false', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 3 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'false', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 4 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'false', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 5 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 6 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 7 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 8 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 9 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 10 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 11 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 12 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 13 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 14 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 15 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 16 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 17 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 18 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 19 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 20 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 21 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 22 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 23 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 24 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 25 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 26 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 27 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 28 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Inv', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 29 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'InvAck', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 30 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 31 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 32 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Inv', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 33 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'InvAck', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 34 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'false', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 35 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntE', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 36 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntE', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 37 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntE', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 38 {'Cache[1].State': 'I', 'Cache[2].State': 'E', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 39 {'Cache[1].State': 'I', 'Cache[2].State': 'E', 'Cache[2].Data': '2', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 40 {'Cache[1].State': 'I', 'Cache[2].State': 'E', 'Cache[2].Data': '2', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Inv', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 41 {'Cache[1].State': 'I', 'Cache[2].State': 'E', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Inv', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 42 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'InvAck', 'Chan3[2].Data': '1', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 43 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'false', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 44 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntE', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 45 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'GntE', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 46 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'GntE', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 47 {'Cache[1].State': 'E', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 48 {'Cache[1].State': 'E', 'Cache[1].Data': '2', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 49 {'Cache[1].State': 'E', 'Cache[1].Data': '2', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Inv', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 50 {'Cache[1].State': 'E', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Inv', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 51 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'InvAck', 'Chan3[1].Data': '1', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 52 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'false', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 53 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 54 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 55 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 56 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 57 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 58 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 59 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 60 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 61 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 62 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 63 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 64 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 65 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Inv', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 66 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'InvAck', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 67 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 68 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Inv', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 69 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'InvAck', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 70 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'false', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 71 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntE', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 72 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntE', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 73 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntE', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 74 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntE', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 75 {'Cache[1].State': 'I', 'Cache[2].State': 'E', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 76 {'Cache[1].State': 'I', 'Cache[2].State': 'E', 'Cache[2].Data': '2', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 77 {'Cache[1].State': 'I', 'Cache[2].State': 'E', 'Cache[2].Data': '2', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Inv', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 78 {'Cache[1].State': 'I', 'Cache[2].State': 'E', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Inv', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 79 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'InvAck', 'Chan3[2].Data': '1', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 80 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'false', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 81 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntE', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 82 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntE', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 83 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntE', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 84 {'Cache[1].State': 'I', 'Cache[2].State': 'E', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 85 {'Cache[1].State': 'I', 'Cache[2].State': 'E', 'Cache[2].Data': '2', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 86 {'Cache[1].State': 'I', 'Cache[2].State': 'E', 'Cache[2].Data': '2', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Inv', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 87 {'Cache[1].State': 'I', 'Cache[2].State': 'E', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Inv', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 88 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'InvAck', 'Chan3[2].Data': '1', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 89 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'InvAck', 'Chan3[2].Data': '2', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 90 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntE', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 91 {'Cache[1].State': 'I', 'Cache[2].State': 'E', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 92 {'Cache[1].State': 'I', 'Cache[2].State': 'E', 'Cache[2].Data': '2', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 93 {'Cache[1].State': 'I', 'Cache[2].State': 'E', 'Cache[2].Data': '2', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Inv', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 94 {'Cache[1].State': 'I', 'Cache[2].State': 'E', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Inv', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 95 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'InvAck', 'Chan3[2].Data': '1', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 96 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'false', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 97 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 98 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 99 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 100 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 101 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 102 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 103 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 104 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 105 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 106 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 107 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 108 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 109 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 110 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 111 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 112 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Inv', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 113 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'InvAck', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 114 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'InvAck', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 115 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Inv', 'Chan3[1].Cmd': 'InvAck', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 116 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'InvAck', 'Chan3[2].Cmd': 'InvAck', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 117 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'InvAck', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 118 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Inv', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 119 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Inv', 'Chan2[2].Cmd': 'Inv', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 120 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Inv', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'InvAck', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 121 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Inv', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 122 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 123 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Inv', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 124 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'InvAck', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 125 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 126 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 127 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Inv', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 128 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'InvAck', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 129 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 130 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 131 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 132 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Inv', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 133 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'InvAck', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 134 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 135 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 136 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Inv', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 137 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'InvAck', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 138 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'InvAck', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 139 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Inv', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'InvAck', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 140 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'InvAck', 'Chan3[2].Cmd': 'InvAck', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 141 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Inv', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 142 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Inv', 'Chan2[2].Cmd': 'Inv', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 143 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Inv', 'Chan3[1].Cmd': 'InvAck', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 144 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 145 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Inv', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 146 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'InvAck', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 147 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 148 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Inv', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 149 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'InvAck', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 150 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'InvAck', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 151 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Inv', 'Chan3[1].Cmd': 'InvAck', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 152 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'InvAck', 'Chan3[2].Cmd': 'InvAck', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 153 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'InvAck', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 154 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Inv', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 155 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Inv', 'Chan2[2].Cmd': 'Inv', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 156 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Inv', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'InvAck', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 157 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Inv', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 158 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 159 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Inv', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 160 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'InvAck', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 161 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 162 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 163 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Inv', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 164 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'InvAck', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 165 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 166 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 167 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 168 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 169 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Inv', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 170 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'InvAck', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 171 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 172 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 173 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Inv', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 174 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'InvAck', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 175 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 176 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 177 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Inv', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 178 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'InvAck', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 179 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'InvAck', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 180 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 181 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 182 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 183 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Inv', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 184 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'InvAck', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 185 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 186 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 187 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 188 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 189 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 190 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 191 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 192 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 193 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 194 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 195 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 196 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Inv', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 197 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'InvAck', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 198 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 199 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 200 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Inv', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 201 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'InvAck', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 202 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'InvAck', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 203 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'false', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 204 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntE', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 205 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'GntE', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 206 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'GntE', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 207 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'GntE', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 208 {'Cache[1].State': 'E', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 209 {'Cache[1].State': 'E', 'Cache[1].Data': '2', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 210 {'Cache[1].State': 'E', 'Cache[1].Data': '2', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Inv', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 211 {'Cache[1].State': 'E', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Inv', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 212 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'InvAck', 'Chan3[1].Data': '1', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 213 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'InvAck', 'Chan3[1].Data': '2', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 214 {'Cache[1].State': 'E', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 215 {'Cache[1].State': 'E', 'Cache[1].Data': '2', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 216 {'Cache[1].State': 'E', 'Cache[1].Data': '2', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Inv', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 217 {'Cache[1].State': 'E', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Inv', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 218 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'InvAck', 'Chan3[1].Data': '1', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 219 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'false', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 220 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 221 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 222 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 223 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 224 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 225 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 226 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 227 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 228 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 229 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 230 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 231 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 232 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 233 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 234 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 235 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 236 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 237 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 238 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 239 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 240 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 241 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 242 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 243 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Inv', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 244 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'InvAck', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 245 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 246 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 247 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Inv', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 248 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'InvAck', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 249 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'InvAck', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 250 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'false', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 251 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntE', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 252 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntE', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 253 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntE', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 254 {'Cache[1].State': 'I', 'Cache[2].State': 'E', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 255 {'Cache[1].State': 'I', 'Cache[2].State': 'E', 'Cache[2].Data': '2', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 256 {'Cache[1].State': 'I', 'Cache[2].State': 'E', 'Cache[2].Data': '2', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Inv', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 257 {'Cache[1].State': 'I', 'Cache[2].State': 'E', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Inv', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 258 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'InvAck', 'Chan3[2].Data': '1', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 259 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'InvAck', 'Chan3[2].Data': '2', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 260 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntE', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 261 {'Cache[1].State': 'I', 'Cache[2].State': 'E', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 262 {'Cache[1].State': 'I', 'Cache[2].State': 'E', 'Cache[2].Data': '2', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 263 {'Cache[1].State': 'I', 'Cache[2].State': 'E', 'Cache[2].Data': '2', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Inv', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 264 {'Cache[1].State': 'I', 'Cache[2].State': 'E', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Inv', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 265 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'InvAck', 'Chan3[2].Data': '1', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 266 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'false', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 267 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 268 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 269 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'InvAck', 'Chan3[2].Data': '2', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 270 {'Cache[1].State': 'I', 'Cache[2].State': 'E', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 271 {'Cache[1].State': 'I', 'Cache[2].State': 'E', 'Cache[2].Data': '2', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 272 {'Cache[1].State': 'I', 'Cache[2].State': 'E', 'Cache[2].Data': '2', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Inv', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 273 {'Cache[1].State': 'I', 'Cache[2].State': 'E', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Inv', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 274 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'InvAck', 'Chan3[2].Data': '1', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 275 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'false', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 276 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 277 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 278 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 279 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 280 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 281 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Inv', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 282 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 283 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 284 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 285 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Inv', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 286 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 287 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Inv', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 288 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'InvAck', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 289 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'false', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 290 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntE', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 291 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntE', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 292 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntE', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 293 {'Cache[1].State': 'I', 'Cache[2].State': 'E', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 294 {'Cache[1].State': 'I', 'Cache[2].State': 'E', 'Cache[2].Data': '2', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 295 {'Cache[1].State': 'I', 'Cache[2].State': 'E', 'Cache[2].Data': '2', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Inv', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 296 {'Cache[1].State': 'I', 'Cache[2].State': 'E', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Inv', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 297 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'InvAck', 'Chan3[2].Data': '1', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 298 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'InvAck', 'Chan3[2].Data': '2', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 299 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntE', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 300 {'Cache[1].State': 'I', 'Cache[2].State': 'E', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 301 {'Cache[1].State': 'I', 'Cache[2].State': 'E', 'Cache[2].Data': '2', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 302 {'Cache[1].State': 'I', 'Cache[2].State': 'E', 'Cache[2].Data': '2', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Inv', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 303 {'Cache[1].State': 'I', 'Cache[2].State': 'E', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Inv', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 304 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'InvAck', 'Chan3[2].Data': '1', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 305 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'false', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 306 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 307 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 308 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 309 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 310 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 311 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Inv', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 312 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'InvAck', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 313 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 314 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Inv', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 315 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'InvAck', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 316 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 317 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 318 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 319 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Inv', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 320 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'InvAck', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 321 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 322 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Inv', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 323 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'InvAck', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 324 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 325 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 326 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Inv', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 327 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'InvAck', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 328 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'false', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 329 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntE', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 330 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'GntE', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 331 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'GntE', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 332 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'GntE', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 333 {'Cache[1].State': 'E', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 334 {'Cache[1].State': 'E', 'Cache[1].Data': '2', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 335 {'Cache[1].State': 'E', 'Cache[1].Data': '2', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Inv', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 336 {'Cache[1].State': 'E', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Inv', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 337 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'InvAck', 'Chan3[1].Data': '1', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 338 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'InvAck', 'Chan3[1].Data': '2', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 339 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'GntE', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 340 {'Cache[1].State': 'E', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 341 {'Cache[1].State': 'E', 'Cache[1].Data': '2', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 342 {'Cache[1].State': 'E', 'Cache[1].Data': '2', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Inv', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 343 {'Cache[1].State': 'E', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Inv', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 344 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'InvAck', 'Chan3[1].Data': '1', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 345 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'InvAck', 'Chan3[1].Data': '2', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 346 {'Cache[1].State': 'E', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 347 {'Cache[1].State': 'E', 'Cache[1].Data': '2', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 348 {'Cache[1].State': 'E', 'Cache[1].Data': '2', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Inv', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 349 {'Cache[1].State': 'E', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Inv', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 350 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'InvAck', 'Chan3[1].Data': '1', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 351 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'InvAck', 'Chan3[1].Data': '2', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 352 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'GntE', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 353 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'GntE', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 354 {'Cache[1].State': 'E', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 355 {'Cache[1].State': 'E', 'Cache[1].Data': '2', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 356 {'Cache[1].State': 'E', 'Cache[1].Data': '2', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Inv', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 357 {'Cache[1].State': 'E', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Inv', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 358 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'InvAck', 'Chan3[1].Data': '1', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 359 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'InvAck', 'Chan3[1].Data': '2', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 360 {'Cache[1].State': 'E', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 361 {'Cache[1].State': 'E', 'Cache[1].Data': '2', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 362 {'Cache[1].State': 'E', 'Cache[1].Data': '2', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Inv', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 363 {'Cache[1].State': 'E', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Inv', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 364 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'InvAck', 'Chan3[1].Data': '1', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 365 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'InvAck', 'Chan3[1].Data': '2', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 366 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'GntE', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 367 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'GntE', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 368 {'Cache[1].State': 'E', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 369 {'Cache[1].State': 'E', 'Cache[1].Data': '2', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 370 {'Cache[1].State': 'E', 'Cache[1].Data': '2', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Inv', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 371 {'Cache[1].State': 'E', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Inv', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 372 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'InvAck', 'Chan3[1].Data': '1', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 373 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'InvAck', 'Chan3[1].Data': '2', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 374 {'Cache[1].State': 'E', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 375 {'Cache[1].State': 'E', 'Cache[1].Data': '2', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 376 {'Cache[1].State': 'E', 'Cache[1].Data': '2', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Inv', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 377 {'Cache[1].State': 'E', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Inv', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 378 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'InvAck', 'Chan3[1].Data': '1', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 379 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'InvAck', 'Chan3[1].Data': '2', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 380 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'GntE', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 381 {'Cache[1].State': 'E', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 382 {'Cache[1].State': 'E', 'Cache[1].Data': '2', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 383 {'Cache[1].State': 'E', 'Cache[1].Data': '2', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Inv', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 384 {'Cache[1].State': 'E', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Inv', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 385 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'InvAck', 'Chan3[1].Data': '1', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 386 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'InvAck', 'Chan3[1].Data': '2', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 387 {'Cache[1].State': 'E', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 388 {'Cache[1].State': 'E', 'Cache[1].Data': '2', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 389 {'Cache[1].State': 'E', 'Cache[1].Data': '2', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Inv', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 390 {'Cache[1].State': 'E', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Inv', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 391 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'InvAck', 'Chan3[1].Data': '1', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 392 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'false', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 393 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntE', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 394 {'Cache[1].State': 'I', 'Cache[2].State': 'E', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 395 {'Cache[1].State': 'I', 'Cache[2].State': 'E', 'Cache[2].Data': '2', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '2'} is checked 
State 396 {'Cache[1].State': 'I', 'Cache[2].State': 'E', 'Cache[2].Data': '2', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '2'} is checked 
State 397 {'Cache[1].State': 'I', 'Cache[2].State': 'E', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 398 {'Cache[1].State': 'I', 'Cache[2].State': 'E', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 399 {'Cache[1].State': 'I', 'Cache[2].State': 'E', 'Cache[2].Data': '2', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 400 {'Cache[1].State': 'I', 'Cache[2].State': 'E', 'Cache[2].Data': '2', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Inv', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 401 {'Cache[1].State': 'I', 'Cache[2].State': 'E', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Inv', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 402 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'InvAck', 'Chan3[2].Data': '1', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 403 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'InvAck', 'Chan3[2].Data': '1', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 404 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'false', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 405 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 406 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 407 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 408 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 409 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 410 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 411 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 412 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 413 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 414 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 415 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 416 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 417 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 418 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 419 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 420 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 421 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 422 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Inv', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 423 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'InvAck', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 424 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'InvAck', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 425 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Inv', 'Chan3[1].Cmd': 'InvAck', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 426 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'InvAck', 'Chan3[2].Cmd': 'InvAck', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 427 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Inv', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 428 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Inv', 'Chan2[2].Cmd': 'Inv', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 429 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Inv', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'InvAck', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 430 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 431 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Inv', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 432 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'InvAck', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 433 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 434 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Inv', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 435 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'InvAck', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 436 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 437 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 438 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Inv', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 439 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'InvAck', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 440 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'InvAck', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 441 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'InvAck', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 442 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Inv', 'Chan3[1].Cmd': 'InvAck', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 443 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'InvAck', 'Chan3[2].Cmd': 'InvAck', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 444 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'InvAck', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 445 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Inv', 'Chan3[1].Cmd': 'InvAck', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 446 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'InvAck', 'Chan3[2].Cmd': 'InvAck', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 447 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Inv', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 448 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Inv', 'Chan2[2].Cmd': 'Inv', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 449 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Inv', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'InvAck', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 450 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 451 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Inv', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 452 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'InvAck', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 453 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 454 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Inv', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 455 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'InvAck', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 456 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 457 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 458 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 459 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Inv', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 460 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'InvAck', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 461 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 462 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'InvAck', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 463 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Inv', 'Chan3[1].Cmd': 'InvAck', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 464 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'InvAck', 'Chan3[2].Cmd': 'InvAck', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 465 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Inv', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 466 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Inv', 'Chan2[2].Cmd': 'Inv', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 467 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Inv', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'InvAck', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 468 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 469 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Inv', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 470 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'InvAck', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 471 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 472 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Inv', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 473 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'InvAck', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 474 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 475 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 476 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Inv', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 477 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'InvAck', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 478 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'InvAck', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 479 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'InvAck', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 480 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Inv', 'Chan3[1].Cmd': 'InvAck', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 481 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'InvAck', 'Chan3[2].Cmd': 'InvAck', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 482 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'InvAck', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 483 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Inv', 'Chan3[1].Cmd': 'InvAck', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 484 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'InvAck', 'Chan3[2].Cmd': 'InvAck', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 485 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'InvAck', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 486 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'InvAck', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 487 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Inv', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 488 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 489 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Inv', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 490 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Inv', 'Chan2[2].Cmd': 'Inv', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 491 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Inv', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'InvAck', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 492 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Inv', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 493 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 494 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Inv', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 495 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'InvAck', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 496 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 497 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 498 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Inv', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 499 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'InvAck', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 500 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 501 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 502 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 503 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 504 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 505 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 506 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 507 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 508 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 509 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 510 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 511 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 512 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 513 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 514 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 515 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 516 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 517 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 518 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 519 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 520 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 521 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 522 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 523 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 524 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 525 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 526 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 527 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 528 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 529 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 530 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 531 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 532 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 533 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 534 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 535 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 536 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 537 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 538 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 539 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 540 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 541 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 542 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 543 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 544 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 545 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 546 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 547 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 548 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 549 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Inv', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 550 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'InvAck', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 551 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'InvAck', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 552 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'InvAck', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 553 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Inv', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'InvAck', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 554 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'InvAck', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 555 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Inv', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'InvAck', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 556 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Inv', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 557 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Inv', 'Chan2[2].Cmd': 'Inv', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 558 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 559 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Inv', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 560 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 561 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Inv', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 562 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'InvAck', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 563 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'InvAck', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 564 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Inv', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 565 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'InvAck', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 566 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'InvAck', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 567 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 568 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 569 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 570 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 571 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 572 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 573 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 574 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 575 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 576 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 577 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 578 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 579 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 580 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 581 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Inv', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 582 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Inv', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 583 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Inv', 'Chan2[2].Cmd': 'Inv', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 584 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 585 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Inv', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 586 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 587 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Inv', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 588 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Inv', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 589 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 590 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 591 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 592 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 593 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 594 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 595 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 596 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 597 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 598 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 599 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 600 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 601 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 602 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 603 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 604 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 605 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 606 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 607 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 608 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Inv', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 609 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 610 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 611 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 612 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 613 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 614 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 615 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 616 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 617 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 618 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 619 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Inv', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 620 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 621 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 622 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 623 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 624 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 625 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 626 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 627 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 628 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 629 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Inv', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 630 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 631 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 632 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 633 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 634 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 635 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 636 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 637 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 638 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 639 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 640 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 641 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 642 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 643 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 644 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 645 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 646 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 647 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 648 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 649 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 650 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 651 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 652 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 653 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 654 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 655 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'InvAck', 'Chan3[2].Data': '2', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 656 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'InvAck', 'Chan3[2].Data': '2', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 657 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'InvAck', 'Chan3[2].Data': '2', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 658 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'InvAck', 'Chan3[2].Data': '2', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 659 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'InvAck', 'Chan3[2].Data': '2', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 660 {'Cache[1].State': 'I', 'Cache[2].State': 'E', 'Cache[2].Data': '2', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '2'} is checked 
State 661 {'Cache[1].State': 'I', 'Cache[2].State': 'E', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 662 {'Cache[1].State': 'I', 'Cache[2].State': 'E', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 663 {'Cache[1].State': 'I', 'Cache[2].State': 'E', 'Cache[2].Data': '2', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 664 {'Cache[1].State': 'I', 'Cache[2].State': 'E', 'Cache[2].Data': '2', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 665 {'Cache[1].State': 'I', 'Cache[2].State': 'E', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 666 {'Cache[1].State': 'I', 'Cache[2].State': 'E', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Inv', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 667 {'Cache[1].State': 'I', 'Cache[2].State': 'E', 'Cache[2].Data': '2', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Inv', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 668 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'InvAck', 'Chan3[2].Data': '2', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 669 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'InvAck', 'Chan3[2].Data': '2', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 670 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'InvAck', 'Chan3[2].Data': '2', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 671 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'InvAck', 'Chan3[2].Data': '1', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 672 {'Cache[1].State': 'I', 'Cache[2].State': 'E', 'Cache[2].Data': '2', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 673 {'Cache[1].State': 'I', 'Cache[2].State': 'E', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 674 {'Cache[1].State': 'I', 'Cache[2].State': 'E', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Inv', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 675 {'Cache[1].State': 'I', 'Cache[2].State': 'E', 'Cache[2].Data': '2', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Inv', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 676 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'InvAck', 'Chan3[2].Data': '2', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 677 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'InvAck', 'Chan3[2].Data': '2', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 678 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'InvAck', 'Chan3[2].Data': '2', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 679 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'InvAck', 'Chan3[2].Data': '1', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 680 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'InvAck', 'Chan3[2].Data': '1', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 681 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'InvAck', 'Chan3[2].Data': '1', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 682 {'Cache[1].State': 'I', 'Cache[2].State': 'E', 'Cache[2].Data': '2', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Inv', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 683 {'Cache[1].State': 'I', 'Cache[2].State': 'E', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Inv', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 684 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'InvAck', 'Chan3[2].Data': '1', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 685 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'InvAck', 'Chan3[2].Data': '1', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 686 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'InvAck', 'Chan3[2].Data': '1', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 687 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'InvAck', 'Chan3[2].Data': '2', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 688 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'InvAck', 'Chan3[2].Data': '2', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 689 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'InvAck', 'Chan3[2].Data': '2', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 690 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'InvAck', 'Chan3[1].Data': '2', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 691 {'Cache[1].State': 'I', 'Cache[2].State': 'E', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 692 {'Cache[1].State': 'I', 'Cache[2].State': 'E', 'Cache[2].Data': '2', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '2'} is checked 
State 693 {'Cache[1].State': 'I', 'Cache[2].State': 'E', 'Cache[2].Data': '2', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '2'} is checked 
State 694 {'Cache[1].State': 'I', 'Cache[2].State': 'E', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 695 {'Cache[1].State': 'I', 'Cache[2].State': 'E', 'Cache[2].Data': '2', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '2'} is checked 
State 696 {'Cache[1].State': 'I', 'Cache[2].State': 'E', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 697 {'Cache[1].State': 'I', 'Cache[2].State': 'E', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 698 {'Cache[1].State': 'I', 'Cache[2].State': 'E', 'Cache[2].Data': '2', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 699 {'Cache[1].State': 'I', 'Cache[2].State': 'E', 'Cache[2].Data': '2', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 700 {'Cache[1].State': 'I', 'Cache[2].State': 'E', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 701 {'Cache[1].State': 'I', 'Cache[2].State': 'E', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Inv', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 702 {'Cache[1].State': 'I', 'Cache[2].State': 'E', 'Cache[2].Data': '2', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Inv', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 703 {'Cache[1].State': 'I', 'Cache[2].State': 'E', 'Cache[2].Data': '2', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Inv', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 704 {'Cache[1].State': 'I', 'Cache[2].State': 'E', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Inv', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 705 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Inv', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 706 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'InvAck', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 707 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 708 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 709 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 710 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Inv', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 711 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'InvAck', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 712 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 713 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Inv', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 714 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'InvAck', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 715 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'InvAck', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 716 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 717 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 718 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 719 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 720 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 721 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 722 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 723 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 724 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 725 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Inv', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 726 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 727 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 728 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 729 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 730 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 731 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 732 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 733 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 734 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 735 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 736 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 737 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 738 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 739 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 740 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 741 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 742 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 743 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 744 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 745 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 746 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 747 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 748 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 749 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 750 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 751 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 752 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 753 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 754 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 755 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 756 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 757 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 758 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 759 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 760 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 761 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 762 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 763 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 764 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 765 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 766 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 767 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 768 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 769 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 770 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 771 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 772 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 773 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 774 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 775 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 776 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 777 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 778 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 779 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 780 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 781 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'InvAck', 'Chan3[1].Data': '2', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 782 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'InvAck', 'Chan3[1].Data': '2', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 783 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'GntE', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 784 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'GntE', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 785 {'Cache[1].State': 'E', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 786 {'Cache[1].State': 'E', 'Cache[1].Data': '2', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 787 {'Cache[1].State': 'E', 'Cache[1].Data': '2', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Inv', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 788 {'Cache[1].State': 'E', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Inv', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 789 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'InvAck', 'Chan3[1].Data': '1', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 790 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'InvAck', 'Chan3[1].Data': '2', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 791 {'Cache[1].State': 'E', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 792 {'Cache[1].State': 'E', 'Cache[1].Data': '2', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 793 {'Cache[1].State': 'E', 'Cache[1].Data': '2', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Inv', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 794 {'Cache[1].State': 'E', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Inv', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 795 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'InvAck', 'Chan3[1].Data': '1', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 796 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'InvAck', 'Chan3[1].Data': '2', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 797 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'GntE', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 798 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'GntE', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 799 {'Cache[1].State': 'E', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 800 {'Cache[1].State': 'E', 'Cache[1].Data': '2', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 801 {'Cache[1].State': 'E', 'Cache[1].Data': '2', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Inv', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 802 {'Cache[1].State': 'E', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Inv', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 803 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'InvAck', 'Chan3[1].Data': '1', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 804 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'InvAck', 'Chan3[1].Data': '2', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 805 {'Cache[1].State': 'E', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 806 {'Cache[1].State': 'E', 'Cache[1].Data': '2', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 807 {'Cache[1].State': 'E', 'Cache[1].Data': '2', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Inv', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 808 {'Cache[1].State': 'E', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Inv', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 809 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'InvAck', 'Chan3[1].Data': '1', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 810 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'InvAck', 'Chan3[1].Data': '2', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 811 {'Cache[1].State': 'E', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 812 {'Cache[1].State': 'E', 'Cache[1].Data': '2', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 813 {'Cache[1].State': 'E', 'Cache[1].Data': '2', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 814 {'Cache[1].State': 'E', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 815 {'Cache[1].State': 'E', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Inv', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 816 {'Cache[1].State': 'E', 'Cache[1].Data': '2', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Inv', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 817 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'InvAck', 'Chan3[1].Data': '2', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 818 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'InvAck', 'Chan3[1].Data': '1', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 819 {'Cache[1].State': 'E', 'Cache[1].Data': '2', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Inv', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 820 {'Cache[1].State': 'E', 'Cache[1].Data': '1', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Inv', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 821 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'InvAck', 'Chan3[1].Data': '1', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 822 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'InvAck', 'Chan3[1].Data': '2', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 823 {'Cache[1].State': 'I', 'Cache[2].State': 'E', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 824 {'Cache[1].State': 'I', 'Cache[2].State': 'E', 'Cache[2].Data': '2', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '2'} is checked 
State 825 {'Cache[1].State': 'I', 'Cache[2].State': 'E', 'Cache[2].Data': '2', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '2'} is checked 
State 826 {'Cache[1].State': 'I', 'Cache[2].State': 'E', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 827 {'Cache[1].State': 'I', 'Cache[2].State': 'E', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 828 {'Cache[1].State': 'I', 'Cache[2].State': 'E', 'Cache[2].Data': '2', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 829 {'Cache[1].State': 'I', 'Cache[2].State': 'E', 'Cache[2].Data': '2', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Inv', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 830 {'Cache[1].State': 'I', 'Cache[2].State': 'E', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Inv', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 831 {'Cache[1].State': 'I', 'Cache[2].State': 'E', 'Cache[2].Data': '2', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '2'} is checked 
State 832 {'Cache[1].State': 'I', 'Cache[2].State': 'E', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 833 {'Cache[1].State': 'I', 'Cache[2].State': 'E', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 834 {'Cache[1].State': 'I', 'Cache[2].State': 'E', 'Cache[2].Data': '2', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 835 {'Cache[1].State': 'I', 'Cache[2].State': 'E', 'Cache[2].Data': '2', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 836 {'Cache[1].State': 'I', 'Cache[2].State': 'E', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 837 {'Cache[1].State': 'I', 'Cache[2].State': 'E', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Inv', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 838 {'Cache[1].State': 'I', 'Cache[2].State': 'E', 'Cache[2].Data': '2', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Inv', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 839 {'Cache[1].State': 'I', 'Cache[2].State': 'E', 'Cache[2].Data': '2', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Inv', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 840 {'Cache[1].State': 'I', 'Cache[2].State': 'E', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Inv', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 841 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 842 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntE', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 843 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntE', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 844 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntE', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 845 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntE', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 846 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 847 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 848 {'Cache[1].State': 'I', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 849 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'false', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 850 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'false', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 851 {'Cache[1].State': 'I', 'Cache[2].State': 'I', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'false', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 852 {'Cache[1].State': 'E', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 853 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'E', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 854 {'Cache[1].State': 'E', 'Cache[1].Data': '1', 'Cache[2].State': 'E', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 855 {'Cache[1].State': 'S', 'Cache[2].State': 'E', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 856 {'Cache[1].State': 'S', 'Cache[2].State': 'E', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 857 {'Cache[1].State': 'E', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 858 {'Cache[1].State': 'E', 'Cache[2].State': 'E', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 859 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'E', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 860 {'Cache[1].State': 'E', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 861 {'Cache[1].State': 'S', 'Cache[2].State': 'E', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 862 {'Cache[1].State': 'E', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 863 {'Cache[1].State': 'S', 'Cache[2].State': 'E', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 864 {'Cache[1].State': 'E', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 865 {'Cache[1].State': 'E', 'Cache[2].State': 'E', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 866 {'Cache[1].State': 'E', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 867 {'Cache[1].State': 'S', 'Cache[2].State': 'E', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 868 {'Cache[1].State': 'E', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 869 {'Cache[1].State': 'S', 'Cache[2].State': 'E', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 870 {'Cache[1].State': 'E', 'Cache[2].State': 'E', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 871 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'E', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 872 {'Cache[1].State': 'E', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 873 {'Cache[1].State': 'S', 'Cache[2].State': 'E', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 874 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'E', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 875 {'Cache[1].State': 'E', 'Cache[2].State': 'E', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 876 {'Cache[1].State': 'E', 'Cache[1].Data': '1', 'Cache[2].State': 'E', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 877 {'Cache[1].State': 'E', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 878 {'Cache[1].State': 'S', 'Cache[2].State': 'E', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 879 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'E', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 880 {'Cache[1].State': 'E', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 881 {'Cache[1].State': 'E', 'Cache[1].Data': '1', 'Cache[2].State': 'E', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 882 {'Cache[1].State': 'E', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 883 {'Cache[1].State': 'E', 'Cache[1].Data': '1', 'Cache[2].State': 'E', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 884 {'Cache[1].State': 'E', 'Cache[2].State': 'E', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 885 {'Cache[1].State': 'S', 'Cache[2].State': 'E', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 886 {'Cache[1].State': 'E', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 887 {'Cache[1].State': 'E', 'Cache[1].Data': '1', 'Cache[2].State': 'E', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 888 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'E', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 889 {'Cache[1].State': 'S', 'Cache[2].State': 'E', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 890 {'Cache[1].State': 'S', 'Cache[2].State': 'E', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 891 {'Cache[1].State': 'E', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 892 {'Cache[1].State': 'S', 'Cache[2].State': 'E', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 893 {'Cache[1].State': 'E', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 894 {'Cache[1].State': 'S', 'Cache[2].State': 'E', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 895 {'Cache[1].State': 'E', 'Cache[2].State': 'S', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 896 {'Cache[1].State': 'E', 'Cache[2].State': 'E', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 897 {'Cache[1].State': 'S', 'Cache[2].State': 'E', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 898 {'Cache[1].State': 'S', 'Cache[2].State': 'E', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 899 {'Cache[1].State': 'S', 'Cache[2].State': 'E', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 900 {'Cache[1].State': 'E', 'Cache[2].State': 'E', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 901 {'Cache[1].State': 'S', 'Cache[2].State': 'E', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 902 {'Cache[1].State': 'S', 'Cache[2].State': 'E', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'InvAck', 'Chan3[1].Data': '2', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 903 {'Cache[1].State': 'E', 'Cache[2].State': 'E', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'InvAck', 'Chan3[1].Data': '2', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 904 {'Cache[1].State': 'E', 'Cache[2].State': 'E', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'GntE', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 905 {'Cache[1].State': 'E', 'Cache[2].State': 'E', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'GntE', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 906 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'E', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 907 {'Cache[1].State': 'E', 'Cache[1].Data': '2', 'Cache[2].State': 'E', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 908 {'Cache[1].State': 'E', 'Cache[1].Data': '2', 'Cache[2].State': 'S', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Inv', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 909 {'Cache[1].State': 'E', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Inv', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 910 {'Cache[1].State': 'E', 'Cache[2].State': 'S', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'InvAck', 'Chan3[1].Data': '1', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 911 {'Cache[1].State': 'E', 'Cache[2].State': 'S', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'InvAck', 'Chan3[1].Data': '2', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 912 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'E', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 913 {'Cache[1].State': 'E', 'Cache[1].Data': '2', 'Cache[2].State': 'S', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 914 {'Cache[1].State': 'S', 'Cache[1].Data': '2', 'Cache[2].State': 'E', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Inv', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 915 {'Cache[1].State': 'E', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Inv', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 916 {'Cache[1].State': 'E', 'Cache[2].State': 'E', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'InvAck', 'Chan3[1].Data': '1', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 917 {'Cache[1].State': 'E', 'Cache[2].State': 'E', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'InvAck', 'Chan3[1].Data': '2', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 918 {'Cache[1].State': 'E', 'Cache[2].State': 'S', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'GntE', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 919 {'Cache[1].State': 'S', 'Cache[2].State': 'E', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'GntE', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 920 {'Cache[1].State': 'E', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 921 {'Cache[1].State': 'E', 'Cache[1].Data': '2', 'Cache[2].State': 'S', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 922 {'Cache[1].State': 'E', 'Cache[1].Data': '2', 'Cache[2].State': 'E', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Inv', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 923 {'Cache[1].State': 'E', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Inv', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 924 {'Cache[1].State': 'S', 'Cache[2].State': 'E', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'InvAck', 'Chan3[1].Data': '1', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 925 {'Cache[1].State': 'E', 'Cache[2].State': 'S', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'InvAck', 'Chan3[1].Data': '2', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 926 {'Cache[1].State': 'E', 'Cache[1].Data': '1', 'Cache[2].State': 'E', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 927 {'Cache[1].State': 'S', 'Cache[1].Data': '2', 'Cache[2].State': 'E', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 928 {'Cache[1].State': 'E', 'Cache[1].Data': '2', 'Cache[2].State': 'S', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Inv', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 929 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'E', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Inv', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 930 {'Cache[1].State': 'E', 'Cache[2].State': 'E', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'InvAck', 'Chan3[1].Data': '1', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 931 {'Cache[1].State': 'E', 'Cache[2].State': 'S', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'InvAck', 'Chan3[1].Data': '2', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 932 {'Cache[1].State': 'E', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 933 {'Cache[1].State': 'E', 'Cache[1].Data': '2', 'Cache[2].State': 'E', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 934 {'Cache[1].State': 'E', 'Cache[1].Data': '2', 'Cache[2].State': 'S', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 935 {'Cache[1].State': 'E', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 936 {'Cache[1].State': 'E', 'Cache[1].Data': '1', 'Cache[2].State': 'S', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Inv', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 937 {'Cache[1].State': 'S', 'Cache[1].Data': '2', 'Cache[2].State': 'E', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Inv', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 938 {'Cache[1].State': 'E', 'Cache[2].State': 'E', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'InvAck', 'Chan3[1].Data': '2', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 939 {'Cache[1].State': 'S', 'Cache[2].State': 'E', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'InvAck', 'Chan3[1].Data': '1', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 940 {'Cache[1].State': 'S', 'Cache[1].Data': '2', 'Cache[2].State': 'E', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Inv', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 941 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'E', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Inv', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 942 {'Cache[1].State': 'S', 'Cache[2].State': 'E', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'InvAck', 'Chan3[1].Data': '1', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 943 {'Cache[1].State': 'S', 'Cache[2].State': 'E', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'InvAck', 'Chan3[1].Data': '2', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'true', 'ShrSet[2]': 'false', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 944 {'Cache[1].State': 'E', 'Cache[2].State': 'E', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 945 {'Cache[1].State': 'E', 'Cache[2].State': 'S', 'Cache[2].Data': '2', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '2'} is checked 
State 946 {'Cache[1].State': 'E', 'Cache[2].State': 'S', 'Cache[2].Data': '2', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '2'} is checked 
State 947 {'Cache[1].State': 'E', 'Cache[2].State': 'E', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 948 {'Cache[1].State': 'S', 'Cache[2].State': 'E', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 949 {'Cache[1].State': 'S', 'Cache[2].State': 'E', 'Cache[2].Data': '2', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 950 {'Cache[1].State': 'E', 'Cache[2].State': 'E', 'Cache[2].Data': '2', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Inv', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 951 {'Cache[1].State': 'E', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Inv', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 952 {'Cache[1].State': 'S', 'Cache[2].State': 'E', 'Cache[2].Data': '2', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '2'} is checked 
State 953 {'Cache[1].State': 'S', 'Cache[2].State': 'E', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 954 {'Cache[1].State': 'S', 'Cache[2].State': 'E', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 955 {'Cache[1].State': 'S', 'Cache[2].State': 'E', 'Cache[2].Data': '2', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 956 {'Cache[1].State': 'S', 'Cache[2].State': 'E', 'Cache[2].Data': '2', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 957 {'Cache[1].State': 'E', 'Cache[2].State': 'E', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 958 {'Cache[1].State': 'E', 'Cache[2].State': 'S', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Inv', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 959 {'Cache[1].State': 'E', 'Cache[2].State': 'S', 'Cache[2].Data': '2', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Inv', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 960 {'Cache[1].State': 'S', 'Cache[2].State': 'E', 'Cache[2].Data': '2', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Inv', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '2'} is checked 
State 961 {'Cache[1].State': 'E', 'Cache[2].State': 'E', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Inv', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 962 {'Cache[1].State': 'S', 'Cache[2].State': 'E', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 963 {'Cache[1].State': 'S', 'Cache[2].State': 'E', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntE', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 964 {'Cache[1].State': 'E', 'Cache[2].State': 'E', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntE', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 965 {'Cache[1].State': 'E', 'Cache[2].State': 'S', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'Empty', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntE', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 966 {'Cache[1].State': 'E', 'Cache[2].State': 'E', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'GntE', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'true', 'ShrSet[1]': 'false', 'ShrSet[2]': 'true', 'ExGntd': 'true', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 967 {'Cache[1].State': 'E', 'Cache[1].Data': '1', 'Cache[2].State': 'E', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 968 {'Cache[1].State': 'S', 'Cache[1].Data': '1', 'Cache[2].State': 'E', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqE', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 969 {'Cache[1].State': 'S', 'Cache[2].State': 'E', 'Cache[2].Data': '1', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqS', 'Chan2[1].Cmd': 'GntS', 'Chan2[1].Data': '1', 'Chan2[2].Cmd': 'GntS', 'Chan2[2].Data': '1', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'true', 'InvSet[2]': 'true', 'ShrSet[1]': 'true', 'ShrSet[2]': 'true', 'ExGntd': 'false', 'CurCmd': 'ReqS', 'CurPtr': '1', 'MemData': '1', 'AuxData': '1'} is checked 
State 970 {'Cache[1].State': 'E', 'Cache[2].State': 'E', 'Chan1[1].Cmd': 'ReqS', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'false', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 971 {'Cache[1].State': 'E', 'Cache[2].State': 'E', 'Chan1[1].Cmd': 'Empty', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'false', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
State 972 {'Cache[1].State': 'E', 'Cache[2].State': 'E', 'Chan1[1].Cmd': 'ReqE', 'Chan1[2].Cmd': 'ReqE', 'Chan2[1].Cmd': 'Empty', 'Chan2[2].Cmd': 'Empty', 'Chan3[1].Cmd': 'Empty', 'Chan3[2].Cmd': 'Empty', 'InvSet[1]': 'false', 'InvSet[2]': 'false', 'ShrSet[1]': 'false', 'ShrSet[2]': 'false', 'ExGntd': 'false', 'CurCmd': 'Empty', 'MemData': '1', 'AuxData': '1'} is checked 
