TimeQuest Timing Analyzer report for TestTM1637
Thu Apr 22 21:55:05 2021
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clock_in'
 12. Slow Model Setup: 'divider_clock:inst5|div_clk'
 13. Slow Model Hold: 'clock_in'
 14. Slow Model Hold: 'divider_clock:inst5|div_clk'
 15. Slow Model Minimum Pulse Width: 'clock_in'
 16. Slow Model Minimum Pulse Width: 'divider_clock:inst5|div_clk'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Output Enable Times
 22. Minimum Output Enable Times
 23. Output Disable Times
 24. Minimum Output Disable Times
 25. Fast Model Setup Summary
 26. Fast Model Hold Summary
 27. Fast Model Recovery Summary
 28. Fast Model Removal Summary
 29. Fast Model Minimum Pulse Width Summary
 30. Fast Model Setup: 'clock_in'
 31. Fast Model Setup: 'divider_clock:inst5|div_clk'
 32. Fast Model Hold: 'clock_in'
 33. Fast Model Hold: 'divider_clock:inst5|div_clk'
 34. Fast Model Minimum Pulse Width: 'clock_in'
 35. Fast Model Minimum Pulse Width: 'divider_clock:inst5|div_clk'
 36. Setup Times
 37. Hold Times
 38. Clock to Output Times
 39. Minimum Clock to Output Times
 40. Output Enable Times
 41. Minimum Output Enable Times
 42. Output Disable Times
 43. Minimum Output Disable Times
 44. Multicorner Timing Analysis Summary
 45. Setup Times
 46. Hold Times
 47. Clock to Output Times
 48. Minimum Clock to Output Times
 49. Setup Transfers
 50. Hold Transfers
 51. Report TCCS
 52. Report RSKM
 53. Unconstrained Paths
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; TestTM1637                                                        ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                   ;
+-----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------+
; Clock Name                  ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                         ;
+-----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------+
; clock_in                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_in }                    ;
; divider_clock:inst5|div_clk ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { divider_clock:inst5|div_clk } ;
+-----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------+


+-------------------------------------------------------------------+
; Slow Model Fmax Summary                                           ;
+------------+-----------------+-----------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                  ; Note ;
+------------+-----------------+-----------------------------+------+
; 55.42 MHz  ; 55.42 MHz       ; clock_in                    ;      ;
; 241.02 MHz ; 241.02 MHz      ; divider_clock:inst5|div_clk ;      ;
+------------+-----------------+-----------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------+
; Slow Model Setup Summary                              ;
+-----------------------------+---------+---------------+
; Clock                       ; Slack   ; End Point TNS ;
+-----------------------------+---------+---------------+
; clock_in                    ; -17.043 ; -2984.368     ;
; divider_clock:inst5|div_clk ; -3.149  ; -122.835      ;
+-----------------------------+---------+---------------+


+-----------------------------------------------------+
; Slow Model Hold Summary                             ;
+-----------------------------+-------+---------------+
; Clock                       ; Slack ; End Point TNS ;
+-----------------------------+-------+---------------+
; clock_in                    ; 0.499 ; 0.000         ;
; divider_clock:inst5|div_clk ; 0.499 ; 0.000         ;
+-----------------------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary               ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; clock_in                    ; -1.941 ; -519.857      ;
; divider_clock:inst5|div_clk ; -0.742 ; -78.652       ;
+-----------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock_in'                                                                                                              ;
+---------+------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                    ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -17.043 ; timer:inst11|cnt_divider[0]  ; timer:inst11|data_three[2] ; clock_in     ; clock_in    ; 1.000        ; 0.015      ; 18.098     ;
; -17.043 ; timer:inst11|cnt_divider[0]  ; timer:inst11|data_three[4] ; clock_in     ; clock_in    ; 1.000        ; 0.015      ; 18.098     ;
; -16.952 ; timer:inst11|cnt_divider[0]  ; timer:inst11|data_three[3] ; clock_in     ; clock_in    ; 1.000        ; 0.015      ; 18.007     ;
; -16.952 ; timer:inst11|cnt_divider[1]  ; timer:inst11|data_three[2] ; clock_in     ; clock_in    ; 1.000        ; 0.015      ; 18.007     ;
; -16.952 ; timer:inst11|cnt_divider[1]  ; timer:inst11|data_three[4] ; clock_in     ; clock_in    ; 1.000        ; 0.015      ; 18.007     ;
; -16.902 ; timer:inst11|cnt_divider[0]  ; timer:inst11|data_four[5]  ; clock_in     ; clock_in    ; 1.000        ; 0.013      ; 17.955     ;
; -16.872 ; timer:inst11|cnt_divider[2]  ; timer:inst11|data_three[2] ; clock_in     ; clock_in    ; 1.000        ; 0.015      ; 17.927     ;
; -16.872 ; timer:inst11|cnt_divider[2]  ; timer:inst11|data_three[4] ; clock_in     ; clock_in    ; 1.000        ; 0.015      ; 17.927     ;
; -16.863 ; timer:inst11|cnt_divider[6]  ; timer:inst11|data_three[2] ; clock_in     ; clock_in    ; 1.000        ; 0.019      ; 17.922     ;
; -16.863 ; timer:inst11|cnt_divider[6]  ; timer:inst11|data_three[4] ; clock_in     ; clock_in    ; 1.000        ; 0.019      ; 17.922     ;
; -16.861 ; timer:inst11|cnt_divider[1]  ; timer:inst11|data_three[3] ; clock_in     ; clock_in    ; 1.000        ; 0.015      ; 17.916     ;
; -16.836 ; timer:inst11|cnt_divider[3]  ; timer:inst11|data_three[2] ; clock_in     ; clock_in    ; 1.000        ; 0.015      ; 17.891     ;
; -16.836 ; timer:inst11|cnt_divider[3]  ; timer:inst11|data_three[4] ; clock_in     ; clock_in    ; 1.000        ; 0.015      ; 17.891     ;
; -16.811 ; timer:inst11|cnt_divider[1]  ; timer:inst11|data_four[5]  ; clock_in     ; clock_in    ; 1.000        ; 0.013      ; 17.864     ;
; -16.781 ; timer:inst11|cnt_divider[2]  ; timer:inst11|data_three[3] ; clock_in     ; clock_in    ; 1.000        ; 0.015      ; 17.836     ;
; -16.772 ; timer:inst11|cnt_divider[0]  ; timer:inst11|data_four[2]  ; clock_in     ; clock_in    ; 1.000        ; 0.013      ; 17.825     ;
; -16.772 ; timer:inst11|cnt_divider[6]  ; timer:inst11|data_three[3] ; clock_in     ; clock_in    ; 1.000        ; 0.019      ; 17.831     ;
; -16.771 ; timer:inst11|cnt_divider[0]  ; timer:inst11|data_four[7]  ; clock_in     ; clock_in    ; 1.000        ; 0.013      ; 17.824     ;
; -16.766 ; timer:inst11|cnt_divider[0]  ; timer:inst11|data_four[6]  ; clock_in     ; clock_in    ; 1.000        ; 0.013      ; 17.819     ;
; -16.763 ; timer:inst11|cnt_divider[0]  ; timer:inst11|data_four[4]  ; clock_in     ; clock_in    ; 1.000        ; 0.013      ; 17.816     ;
; -16.757 ; timer:inst11|cnt_divider[7]  ; timer:inst11|data_three[2] ; clock_in     ; clock_in    ; 1.000        ; 0.019      ; 17.816     ;
; -16.757 ; timer:inst11|cnt_divider[7]  ; timer:inst11|data_three[4] ; clock_in     ; clock_in    ; 1.000        ; 0.019      ; 17.816     ;
; -16.745 ; timer:inst11|cnt_divider[3]  ; timer:inst11|data_three[3] ; clock_in     ; clock_in    ; 1.000        ; 0.015      ; 17.800     ;
; -16.731 ; timer:inst11|cnt_divider[2]  ; timer:inst11|data_four[5]  ; clock_in     ; clock_in    ; 1.000        ; 0.013      ; 17.784     ;
; -16.722 ; timer:inst11|cnt_divider[6]  ; timer:inst11|data_four[5]  ; clock_in     ; clock_in    ; 1.000        ; 0.017      ; 17.779     ;
; -16.700 ; timer:inst11|cnt_divider[4]  ; timer:inst11|data_three[2] ; clock_in     ; clock_in    ; 1.000        ; 0.015      ; 17.755     ;
; -16.700 ; timer:inst11|cnt_divider[4]  ; timer:inst11|data_three[4] ; clock_in     ; clock_in    ; 1.000        ; 0.015      ; 17.755     ;
; -16.695 ; timer:inst11|cnt_divider[3]  ; timer:inst11|data_four[5]  ; clock_in     ; clock_in    ; 1.000        ; 0.013      ; 17.748     ;
; -16.681 ; timer:inst11|cnt_divider[1]  ; timer:inst11|data_four[2]  ; clock_in     ; clock_in    ; 1.000        ; 0.013      ; 17.734     ;
; -16.680 ; timer:inst11|cnt_divider[1]  ; timer:inst11|data_four[7]  ; clock_in     ; clock_in    ; 1.000        ; 0.013      ; 17.733     ;
; -16.675 ; timer:inst11|cnt_divider[1]  ; timer:inst11|data_four[6]  ; clock_in     ; clock_in    ; 1.000        ; 0.013      ; 17.728     ;
; -16.672 ; timer:inst11|cnt_divider[1]  ; timer:inst11|data_four[4]  ; clock_in     ; clock_in    ; 1.000        ; 0.013      ; 17.725     ;
; -16.666 ; timer:inst11|cnt_divider[7]  ; timer:inst11|data_three[3] ; clock_in     ; clock_in    ; 1.000        ; 0.019      ; 17.725     ;
; -16.664 ; timer:inst11|cnt_divider[5]  ; timer:inst11|data_three[2] ; clock_in     ; clock_in    ; 1.000        ; 0.015      ; 17.719     ;
; -16.664 ; timer:inst11|cnt_divider[5]  ; timer:inst11|data_three[4] ; clock_in     ; clock_in    ; 1.000        ; 0.015      ; 17.719     ;
; -16.639 ; timer:inst11|sec_e[0]        ; timer:inst11|data_four[5]  ; clock_in     ; clock_in    ; 1.000        ; 0.012      ; 17.691     ;
; -16.616 ; timer:inst11|cnt_divider[7]  ; timer:inst11|data_four[5]  ; clock_in     ; clock_in    ; 1.000        ; 0.017      ; 17.673     ;
; -16.609 ; timer:inst11|cnt_divider[4]  ; timer:inst11|data_three[3] ; clock_in     ; clock_in    ; 1.000        ; 0.015      ; 17.664     ;
; -16.601 ; timer:inst11|cnt_divider[2]  ; timer:inst11|data_four[2]  ; clock_in     ; clock_in    ; 1.000        ; 0.013      ; 17.654     ;
; -16.600 ; timer:inst11|cnt_divider[2]  ; timer:inst11|data_four[7]  ; clock_in     ; clock_in    ; 1.000        ; 0.013      ; 17.653     ;
; -16.595 ; timer:inst11|cnt_divider[2]  ; timer:inst11|data_four[6]  ; clock_in     ; clock_in    ; 1.000        ; 0.013      ; 17.648     ;
; -16.594 ; timer:inst11|cnt_divider[8]  ; timer:inst11|data_three[2] ; clock_in     ; clock_in    ; 1.000        ; 0.019      ; 17.653     ;
; -16.594 ; timer:inst11|cnt_divider[8]  ; timer:inst11|data_three[4] ; clock_in     ; clock_in    ; 1.000        ; 0.019      ; 17.653     ;
; -16.592 ; timer:inst11|cnt_divider[6]  ; timer:inst11|data_four[2]  ; clock_in     ; clock_in    ; 1.000        ; 0.017      ; 17.649     ;
; -16.592 ; timer:inst11|cnt_divider[2]  ; timer:inst11|data_four[4]  ; clock_in     ; clock_in    ; 1.000        ; 0.013      ; 17.645     ;
; -16.591 ; timer:inst11|cnt_divider[6]  ; timer:inst11|data_four[7]  ; clock_in     ; clock_in    ; 1.000        ; 0.017      ; 17.648     ;
; -16.586 ; timer:inst11|cnt_divider[6]  ; timer:inst11|data_four[6]  ; clock_in     ; clock_in    ; 1.000        ; 0.017      ; 17.643     ;
; -16.583 ; timer:inst11|cnt_divider[6]  ; timer:inst11|data_four[4]  ; clock_in     ; clock_in    ; 1.000        ; 0.017      ; 17.640     ;
; -16.578 ; timer:inst11|cnt_divider[0]  ; timer:inst11|data_two[4]   ; clock_in     ; clock_in    ; 1.000        ; 0.028      ; 17.646     ;
; -16.577 ; timer:inst11|cnt_divider[0]  ; timer:inst11|data_two[2]   ; clock_in     ; clock_in    ; 1.000        ; 0.028      ; 17.645     ;
; -16.573 ; timer:inst11|cnt_divider[5]  ; timer:inst11|data_three[3] ; clock_in     ; clock_in    ; 1.000        ; 0.015      ; 17.628     ;
; -16.565 ; timer:inst11|cnt_divider[3]  ; timer:inst11|data_four[2]  ; clock_in     ; clock_in    ; 1.000        ; 0.013      ; 17.618     ;
; -16.564 ; timer:inst11|cnt_divider[3]  ; timer:inst11|data_four[7]  ; clock_in     ; clock_in    ; 1.000        ; 0.013      ; 17.617     ;
; -16.559 ; timer:inst11|cnt_divider[4]  ; timer:inst11|data_four[5]  ; clock_in     ; clock_in    ; 1.000        ; 0.013      ; 17.612     ;
; -16.559 ; timer:inst11|cnt_divider[3]  ; timer:inst11|data_four[6]  ; clock_in     ; clock_in    ; 1.000        ; 0.013      ; 17.612     ;
; -16.556 ; timer:inst11|cnt_divider[3]  ; timer:inst11|data_four[4]  ; clock_in     ; clock_in    ; 1.000        ; 0.013      ; 17.609     ;
; -16.552 ; timer:inst11|sec_e[1]        ; timer:inst11|data_four[5]  ; clock_in     ; clock_in    ; 1.000        ; 0.012      ; 17.604     ;
; -16.549 ; timer:inst11|min_e[7]        ; timer:inst11|data_four[5]  ; clock_in     ; clock_in    ; 1.000        ; 0.002      ; 17.591     ;
; -16.523 ; timer:inst11|cnt_divider[5]  ; timer:inst11|data_four[5]  ; clock_in     ; clock_in    ; 1.000        ; 0.013      ; 17.576     ;
; -16.516 ; timer:inst11|sec_e[9]        ; timer:inst11|data_four[5]  ; clock_in     ; clock_in    ; 1.000        ; 0.005      ; 17.561     ;
; -16.513 ; timer:inst11|sec_e[2]        ; timer:inst11|data_four[5]  ; clock_in     ; clock_in    ; 1.000        ; 0.012      ; 17.565     ;
; -16.509 ; timer:inst11|sec_e[0]        ; timer:inst11|data_four[2]  ; clock_in     ; clock_in    ; 1.000        ; 0.012      ; 17.561     ;
; -16.508 ; timer:inst11|sec_e[0]        ; timer:inst11|data_four[7]  ; clock_in     ; clock_in    ; 1.000        ; 0.012      ; 17.560     ;
; -16.506 ; timer:inst11|cnt_divider[9]  ; timer:inst11|data_three[2] ; clock_in     ; clock_in    ; 1.000        ; 0.019      ; 17.565     ;
; -16.506 ; timer:inst11|cnt_divider[9]  ; timer:inst11|data_three[4] ; clock_in     ; clock_in    ; 1.000        ; 0.019      ; 17.565     ;
; -16.503 ; timer:inst11|cnt_divider[8]  ; timer:inst11|data_three[3] ; clock_in     ; clock_in    ; 1.000        ; 0.019      ; 17.562     ;
; -16.503 ; timer:inst11|sec_e[0]        ; timer:inst11|data_four[6]  ; clock_in     ; clock_in    ; 1.000        ; 0.012      ; 17.555     ;
; -16.500 ; timer:inst11|sec_e[0]        ; timer:inst11|data_four[4]  ; clock_in     ; clock_in    ; 1.000        ; 0.012      ; 17.552     ;
; -16.487 ; timer:inst11|cnt_divider[1]  ; timer:inst11|data_two[4]   ; clock_in     ; clock_in    ; 1.000        ; 0.028      ; 17.555     ;
; -16.486 ; timer:inst11|cnt_divider[7]  ; timer:inst11|data_four[2]  ; clock_in     ; clock_in    ; 1.000        ; 0.017      ; 17.543     ;
; -16.486 ; timer:inst11|cnt_divider[1]  ; timer:inst11|data_two[2]   ; clock_in     ; clock_in    ; 1.000        ; 0.028      ; 17.554     ;
; -16.485 ; timer:inst11|cnt_divider[7]  ; timer:inst11|data_four[7]  ; clock_in     ; clock_in    ; 1.000        ; 0.017      ; 17.542     ;
; -16.480 ; timer:inst11|cnt_divider[7]  ; timer:inst11|data_four[6]  ; clock_in     ; clock_in    ; 1.000        ; 0.017      ; 17.537     ;
; -16.477 ; timer:inst11|cnt_divider[7]  ; timer:inst11|data_four[4]  ; clock_in     ; clock_in    ; 1.000        ; 0.017      ; 17.534     ;
; -16.468 ; timer:inst11|cnt_divider[15] ; timer:inst11|data_three[2] ; clock_in     ; clock_in    ; 1.000        ; 0.002      ; 17.510     ;
; -16.468 ; timer:inst11|cnt_divider[15] ; timer:inst11|data_three[4] ; clock_in     ; clock_in    ; 1.000        ; 0.002      ; 17.510     ;
; -16.464 ; timer:inst11|cnt_divider[0]  ; timer:inst11|data_four[1]  ; clock_in     ; clock_in    ; 1.000        ; 0.015      ; 17.519     ;
; -16.461 ; timer:inst11|cnt_divider[0]  ; timer:inst11|data_three[0] ; clock_in     ; clock_in    ; 1.000        ; 0.015      ; 17.516     ;
; -16.453 ; timer:inst11|cnt_divider[8]  ; timer:inst11|data_four[5]  ; clock_in     ; clock_in    ; 1.000        ; 0.017      ; 17.510     ;
; -16.452 ; timer:inst11|min_e[7]        ; timer:inst11|data_three[2] ; clock_in     ; clock_in    ; 1.000        ; 0.004      ; 17.496     ;
; -16.452 ; timer:inst11|min_e[7]        ; timer:inst11|data_three[4] ; clock_in     ; clock_in    ; 1.000        ; 0.004      ; 17.496     ;
; -16.433 ; timer:inst11|sec_d[0]        ; timer:inst11|data_four[5]  ; clock_in     ; clock_in    ; 1.000        ; -0.026     ; 17.447     ;
; -16.431 ; timer:inst11|sec_d[4]        ; timer:inst11|data_four[5]  ; clock_in     ; clock_in    ; 1.000        ; -0.026     ; 17.445     ;
; -16.429 ; timer:inst11|cnt_divider[4]  ; timer:inst11|data_four[2]  ; clock_in     ; clock_in    ; 1.000        ; 0.013      ; 17.482     ;
; -16.428 ; timer:inst11|cnt_divider[28] ; timer:inst11|data_three[2] ; clock_in     ; clock_in    ; 1.000        ; 0.020      ; 17.488     ;
; -16.428 ; timer:inst11|cnt_divider[28] ; timer:inst11|data_three[4] ; clock_in     ; clock_in    ; 1.000        ; 0.020      ; 17.488     ;
; -16.428 ; timer:inst11|cnt_divider[4]  ; timer:inst11|data_four[7]  ; clock_in     ; clock_in    ; 1.000        ; 0.013      ; 17.481     ;
; -16.427 ; timer:inst11|sec_e[3]        ; timer:inst11|data_four[5]  ; clock_in     ; clock_in    ; 1.000        ; 0.012      ; 17.479     ;
; -16.423 ; timer:inst11|cnt_divider[10] ; timer:inst11|data_three[2] ; clock_in     ; clock_in    ; 1.000        ; 0.019      ; 17.482     ;
; -16.423 ; timer:inst11|cnt_divider[10] ; timer:inst11|data_three[4] ; clock_in     ; clock_in    ; 1.000        ; 0.019      ; 17.482     ;
; -16.423 ; timer:inst11|cnt_divider[4]  ; timer:inst11|data_four[6]  ; clock_in     ; clock_in    ; 1.000        ; 0.013      ; 17.476     ;
; -16.422 ; timer:inst11|sec_e[1]        ; timer:inst11|data_four[2]  ; clock_in     ; clock_in    ; 1.000        ; 0.012      ; 17.474     ;
; -16.421 ; timer:inst11|sec_e[1]        ; timer:inst11|data_four[7]  ; clock_in     ; clock_in    ; 1.000        ; 0.012      ; 17.473     ;
; -16.420 ; timer:inst11|cnt_divider[4]  ; timer:inst11|data_four[4]  ; clock_in     ; clock_in    ; 1.000        ; 0.013      ; 17.473     ;
; -16.419 ; timer:inst11|min_e[7]        ; timer:inst11|data_four[2]  ; clock_in     ; clock_in    ; 1.000        ; 0.002      ; 17.461     ;
; -16.418 ; timer:inst11|min_e[7]        ; timer:inst11|data_four[7]  ; clock_in     ; clock_in    ; 1.000        ; 0.002      ; 17.460     ;
; -16.416 ; timer:inst11|sec_e[1]        ; timer:inst11|data_four[6]  ; clock_in     ; clock_in    ; 1.000        ; 0.012      ; 17.468     ;
; -16.415 ; timer:inst11|cnt_divider[9]  ; timer:inst11|data_three[3] ; clock_in     ; clock_in    ; 1.000        ; 0.019      ; 17.474     ;
; -16.413 ; timer:inst11|min_e[7]        ; timer:inst11|data_four[6]  ; clock_in     ; clock_in    ; 1.000        ; 0.002      ; 17.455     ;
; -16.413 ; timer:inst11|sec_e[1]        ; timer:inst11|data_four[4]  ; clock_in     ; clock_in    ; 1.000        ; 0.012      ; 17.465     ;
+---------+------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'divider_clock:inst5|div_clk'                                                                                                                                 ;
+--------+---------------------------------+---------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; -3.149 ; tm1637:inst4|wait_count[4]      ; tm1637:inst4|cur_state.S_WRITE1 ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.005      ; 4.194      ;
; -3.097 ; tm1637:inst4|wait_count[5]      ; tm1637:inst4|cur_state.S_WRITE1 ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.005      ; 4.142      ;
; -3.080 ; tm1637:inst4|wait_count[0]      ; tm1637:inst4|wait_count[7]      ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.000      ; 4.120      ;
; -2.989 ; tm1637:inst4|cur_state.S_WRITE1 ; tm1637:inst4|sda_en~reg0        ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.001      ; 4.030      ;
; -2.970 ; tm1637:inst4|wait_count[0]      ; tm1637:inst4|cur_state.S_WRITE1 ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.005      ; 4.015      ;
; -2.965 ; tm1637:inst4|wait_count[4]      ; tm1637:inst4|cur_state.S_IDLE   ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.006      ; 4.011      ;
; -2.960 ; tm1637:inst4|cur_state.S_START  ; tm1637:inst4|sda_en~reg0        ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.000      ; 4.000      ;
; -2.945 ; tm1637:inst4|wait_count[7]      ; tm1637:inst4|cur_state.S_WRITE1 ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.005      ; 3.990      ;
; -2.944 ; tm1637:inst4|wait_count[1]      ; tm1637:inst4|wait_count[7]      ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.000      ; 3.984      ;
; -2.944 ; tm1637:inst4|wait_count[1]      ; tm1637:inst4|cur_state.S_WRITE1 ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.005      ; 3.989      ;
; -2.934 ; tm1637:inst4|cur_state.S_ACK2   ; tm1637:inst4|sda_en~reg0        ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.000      ; 3.974      ;
; -2.913 ; tm1637:inst4|wait_count[5]      ; tm1637:inst4|cur_state.S_IDLE   ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.006      ; 3.959      ;
; -2.908 ; tm1637:inst4|write_bit_count[0] ; tm1637:inst4|sda_en~reg0        ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.002      ; 3.950      ;
; -2.890 ; tm1637:inst4|wait_count[0]      ; tm1637:inst4|wait_count[9]      ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.002      ; 3.932      ;
; -2.890 ; tm1637:inst4|wait_count[2]      ; tm1637:inst4|wait_count[7]      ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.000      ; 3.930      ;
; -2.879 ; tm1637:inst4|wait_count[4]      ; tm1637:inst4|cur_state.S_WRITE3 ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.005      ; 3.924      ;
; -2.876 ; tm1637:inst4|wait_count[4]      ; tm1637:inst4|cur_state.S_STOP3  ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.005      ; 3.921      ;
; -2.868 ; tm1637:inst4|wait_count[4]      ; tm1637:inst4|cur_state.S_STOP1  ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.006      ; 3.914      ;
; -2.867 ; tm1637:inst4|wait_count[4]      ; tm1637:inst4|cur_state.S_ACK2   ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.006      ; 3.913      ;
; -2.866 ; tm1637:inst4|wait_count[0]      ; tm1637:inst4|wait_count[6]      ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.000      ; 3.906      ;
; -2.847 ; tm1637:inst4|write_bit_count[1] ; tm1637:inst4|cur_state.S_WRITE1 ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.001      ; 3.888      ;
; -2.827 ; tm1637:inst4|wait_count[5]      ; tm1637:inst4|cur_state.S_WRITE3 ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.005      ; 3.872      ;
; -2.824 ; tm1637:inst4|wait_count[5]      ; tm1637:inst4|cur_state.S_STOP3  ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.005      ; 3.869      ;
; -2.822 ; tm1637:inst4|wait_count[3]      ; tm1637:inst4|wait_count[7]      ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.000      ; 3.862      ;
; -2.816 ; tm1637:inst4|wait_count[5]      ; tm1637:inst4|cur_state.S_STOP1  ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.006      ; 3.862      ;
; -2.815 ; tm1637:inst4|wait_count[5]      ; tm1637:inst4|cur_state.S_ACK2   ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.006      ; 3.861      ;
; -2.796 ; tm1637:inst4|write_bit_count[1] ; tm1637:inst4|next_state.S_IDLE  ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.001      ; 3.837      ;
; -2.795 ; tm1637:inst4|wait_count[0]      ; tm1637:inst4|wait_count[5]      ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.000      ; 3.835      ;
; -2.786 ; tm1637:inst4|wait_count[0]      ; tm1637:inst4|cur_state.S_IDLE   ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.006      ; 3.832      ;
; -2.781 ; tm1637:inst4|wait_count[2]      ; tm1637:inst4|cur_state.S_WRITE1 ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.005      ; 3.826      ;
; -2.775 ; tm1637:inst4|wait_count[4]      ; tm1637:inst4|wait_count[7]      ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.000      ; 3.815      ;
; -2.763 ; tm1637:inst4|wait_count[6]      ; tm1637:inst4|cur_state.S_WRITE1 ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.005      ; 3.808      ;
; -2.761 ; tm1637:inst4|wait_count[7]      ; tm1637:inst4|cur_state.S_IDLE   ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.006      ; 3.807      ;
; -2.760 ; tm1637:inst4|wait_count[1]      ; tm1637:inst4|cur_state.S_IDLE   ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.006      ; 3.806      ;
; -2.754 ; tm1637:inst4|wait_count[1]      ; tm1637:inst4|wait_count[9]      ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.002      ; 3.796      ;
; -2.730 ; tm1637:inst4|wait_count[1]      ; tm1637:inst4|wait_count[6]      ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.000      ; 3.770      ;
; -2.719 ; tm1637:inst4|wait_count[0]      ; tm1637:inst4|wait_count[4]      ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.000      ; 3.759      ;
; -2.715 ; tm1637:inst4|wait_count[9]      ; tm1637:inst4|cur_state.S_WRITE1 ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.003      ; 3.758      ;
; -2.702 ; tm1637:inst4|wait_count[8]      ; tm1637:inst4|cur_state.S_WRITE1 ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.003      ; 3.745      ;
; -2.700 ; tm1637:inst4|wait_count[2]      ; tm1637:inst4|wait_count[9]      ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.002      ; 3.742      ;
; -2.700 ; tm1637:inst4|wait_count[0]      ; tm1637:inst4|cur_state.S_WRITE3 ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.005      ; 3.745      ;
; -2.697 ; tm1637:inst4|wait_count[0]      ; tm1637:inst4|cur_state.S_STOP3  ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.005      ; 3.742      ;
; -2.689 ; tm1637:inst4|wait_count[0]      ; tm1637:inst4|cur_state.S_STOP1  ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.006      ; 3.735      ;
; -2.688 ; tm1637:inst4|wait_count[0]      ; tm1637:inst4|cur_state.S_ACK2   ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.006      ; 3.734      ;
; -2.676 ; tm1637:inst4|wait_count[2]      ; tm1637:inst4|wait_count[6]      ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.000      ; 3.716      ;
; -2.675 ; tm1637:inst4|wait_count[7]      ; tm1637:inst4|cur_state.S_WRITE3 ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.005      ; 3.720      ;
; -2.674 ; tm1637:inst4|wait_count[1]      ; tm1637:inst4|cur_state.S_WRITE3 ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.005      ; 3.719      ;
; -2.672 ; tm1637:inst4|wait_count[7]      ; tm1637:inst4|cur_state.S_STOP3  ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.005      ; 3.717      ;
; -2.671 ; tm1637:inst4|wait_count[1]      ; tm1637:inst4|cur_state.S_STOP3  ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.005      ; 3.716      ;
; -2.664 ; tm1637:inst4|wait_count[7]      ; tm1637:inst4|cur_state.S_STOP1  ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.006      ; 3.710      ;
; -2.663 ; tm1637:inst4|wait_count[7]      ; tm1637:inst4|cur_state.S_ACK2   ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.006      ; 3.709      ;
; -2.663 ; tm1637:inst4|wait_count[1]      ; tm1637:inst4|cur_state.S_STOP1  ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.006      ; 3.709      ;
; -2.662 ; tm1637:inst4|cur_state.S_STOP3  ; tm1637:inst4|sda_en~reg0        ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.001      ; 3.703      ;
; -2.662 ; tm1637:inst4|wait_count[1]      ; tm1637:inst4|cur_state.S_ACK2   ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.006      ; 3.708      ;
; -2.659 ; tm1637:inst4|wait_count[1]      ; tm1637:inst4|wait_count[5]      ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.000      ; 3.699      ;
; -2.644 ; tm1637:inst4|wait_count[5]      ; tm1637:inst4|wait_count[7]      ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.000      ; 3.684      ;
; -2.632 ; tm1637:inst4|wait_count[3]      ; tm1637:inst4|wait_count[9]      ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.002      ; 3.674      ;
; -2.623 ; tm1637:inst4|write_byte[4]      ; tm1637:inst4|sda_en~reg0        ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.001      ; 3.664      ;
; -2.611 ; tm1637:inst4|wait_count[0]      ; tm1637:inst4|wait_count[3]      ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.000      ; 3.651      ;
; -2.611 ; tm1637:inst4|wait_count[6]      ; tm1637:inst4|wait_count[7]      ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.000      ; 3.651      ;
; -2.611 ; tm1637:inst4|wait_count[3]      ; tm1637:inst4|cur_state.S_WRITE1 ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.005      ; 3.656      ;
; -2.608 ; tm1637:inst4|wait_count[3]      ; tm1637:inst4|wait_count[6]      ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.000      ; 3.648      ;
; -2.605 ; tm1637:inst4|wait_count[2]      ; tm1637:inst4|wait_count[5]      ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.000      ; 3.645      ;
; -2.602 ; tm1637:inst4|cur_state.S_STOP1  ; tm1637:inst4|sda_en~reg0        ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.000      ; 3.642      ;
; -2.597 ; tm1637:inst4|wait_count[2]      ; tm1637:inst4|cur_state.S_IDLE   ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.006      ; 3.643      ;
; -2.585 ; tm1637:inst4|wait_count[4]      ; tm1637:inst4|wait_count[9]      ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.002      ; 3.627      ;
; -2.583 ; tm1637:inst4|wait_count[1]      ; tm1637:inst4|wait_count[4]      ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.000      ; 3.623      ;
; -2.579 ; tm1637:inst4|wait_count[6]      ; tm1637:inst4|cur_state.S_IDLE   ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.006      ; 3.625      ;
; -2.567 ; tm1637:inst4|write_bit_count[1] ; tm1637:inst4|sda_en~reg0        ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.002      ; 3.609      ;
; -2.561 ; tm1637:inst4|wait_count[4]      ; tm1637:inst4|wait_count[6]      ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.000      ; 3.601      ;
; -2.537 ; tm1637:inst4|wait_count[3]      ; tm1637:inst4|wait_count[5]      ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.000      ; 3.577      ;
; -2.531 ; tm1637:inst4|wait_count[9]      ; tm1637:inst4|cur_state.S_IDLE   ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.004      ; 3.575      ;
; -2.529 ; tm1637:inst4|wait_count[2]      ; tm1637:inst4|wait_count[4]      ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.000      ; 3.569      ;
; -2.518 ; tm1637:inst4|wait_count[8]      ; tm1637:inst4|cur_state.S_IDLE   ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.004      ; 3.562      ;
; -2.511 ; tm1637:inst4|wait_count[2]      ; tm1637:inst4|cur_state.S_WRITE3 ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.005      ; 3.556      ;
; -2.508 ; tm1637:inst4|wait_count[2]      ; tm1637:inst4|cur_state.S_STOP3  ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.005      ; 3.553      ;
; -2.503 ; tm1637:inst4|wait_count[0]      ; tm1637:inst4|wait_count[8]      ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.002      ; 3.545      ;
; -2.502 ; tm1637:inst4|cur_state.S_ACK    ; tm1637:inst4|sda_en~reg0        ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.006      ; 3.548      ;
; -2.501 ; tm1637:inst4|write_bit_count[1] ; tm1637:inst4|next_state.S_ACK   ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; -0.004     ; 3.537      ;
; -2.500 ; tm1637:inst4|wait_count[2]      ; tm1637:inst4|cur_state.S_STOP1  ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.006      ; 3.546      ;
; -2.499 ; tm1637:inst4|wait_count[2]      ; tm1637:inst4|cur_state.S_ACK2   ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.006      ; 3.545      ;
; -2.493 ; tm1637:inst4|wait_count[6]      ; tm1637:inst4|cur_state.S_WRITE3 ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.005      ; 3.538      ;
; -2.491 ; tm1637:inst4|write_bit_count[2] ; tm1637:inst4|cur_state.S_WRITE1 ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.001      ; 3.532      ;
; -2.490 ; tm1637:inst4|wait_count[6]      ; tm1637:inst4|cur_state.S_STOP3  ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.005      ; 3.535      ;
; -2.490 ; tm1637:inst4|wait_count[4]      ; tm1637:inst4|wait_count[5]      ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.000      ; 3.530      ;
; -2.486 ; tm1637:inst4|cur_state.S_WRITE1 ; tm1637:inst4|sda_en~en          ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.001      ; 3.527      ;
; -2.482 ; tm1637:inst4|wait_count[6]      ; tm1637:inst4|cur_state.S_STOP1  ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.006      ; 3.528      ;
; -2.481 ; tm1637:inst4|wait_count[6]      ; tm1637:inst4|cur_state.S_ACK2   ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.006      ; 3.527      ;
; -2.475 ; tm1637:inst4|wait_count[1]      ; tm1637:inst4|wait_count[3]      ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.000      ; 3.515      ;
; -2.474 ; tm1637:inst4|write_byte[1]      ; tm1637:inst4|sda_en~reg0        ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.001      ; 3.515      ;
; -2.471 ; tm1637:inst4|cur_state.S_WRITE3 ; tm1637:inst4|cur_state.S_WRITE1 ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.000      ; 3.511      ;
; -2.461 ; tm1637:inst4|wait_count[3]      ; tm1637:inst4|wait_count[4]      ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.000      ; 3.501      ;
; -2.459 ; tm1637:inst4|cur_state.S_WRITE1 ; tm1637:inst4|scl_en             ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.001      ; 3.500      ;
; -2.457 ; tm1637:inst4|cur_state.S_START  ; tm1637:inst4|sda_en~en          ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.000      ; 3.497      ;
; -2.454 ; tm1637:inst4|wait_count[5]      ; tm1637:inst4|wait_count[9]      ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.002      ; 3.496      ;
; -2.445 ; tm1637:inst4|wait_count[9]      ; tm1637:inst4|cur_state.S_WRITE3 ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.003      ; 3.488      ;
; -2.442 ; tm1637:inst4|wait_count[9]      ; tm1637:inst4|cur_state.S_STOP3  ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.003      ; 3.485      ;
; -2.440 ; tm1637:inst4|write_bit_count[2] ; tm1637:inst4|next_state.S_IDLE  ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.001      ; 3.481      ;
; -2.434 ; tm1637:inst4|wait_count[9]      ; tm1637:inst4|cur_state.S_STOP1  ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.004      ; 3.478      ;
; -2.433 ; tm1637:inst4|wait_count[9]      ; tm1637:inst4|cur_state.S_ACK2   ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.004      ; 3.477      ;
+--------+---------------------------------+---------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock_in'                                                                                                                                 ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; reset:inst3|cnt_divider[0]            ; reset:inst3|cnt_divider[0]            ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; reset:inst3|flag_fin                  ; reset:inst3|flag_fin                  ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; key:inst2|cnt_divider[6]              ; key:inst2|cnt_divider[6]              ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; key:inst2|cnt_divider[7]              ; key:inst2|cnt_divider[7]              ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; key:inst2|cnt_divider[8]              ; key:inst2|cnt_divider[8]              ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; key:inst2|cnt_divider[9]              ; key:inst2|cnt_divider[9]              ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; key:inst2|cnt_divider[10]             ; key:inst2|cnt_divider[10]             ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; key:inst2|cnt_divider[23]             ; key:inst2|cnt_divider[23]             ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; key:inst2|cnt_divider[25]             ; key:inst2|cnt_divider[25]             ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; key:inst2|cnt_divider[24]             ; key:inst2|cnt_divider[24]             ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; key:inst2|cnt_divider[26]             ; key:inst2|cnt_divider[26]             ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; key:inst2|cnt_divider[28]             ; key:inst2|cnt_divider[28]             ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; key:inst2|cnt_divider[27]             ; key:inst2|cnt_divider[27]             ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; key:inst2|cnt_divider[29]             ; key:inst2|cnt_divider[29]             ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; key:inst2|cnt_divider[30]             ; key:inst2|cnt_divider[30]             ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; key:inst2|cnt_divider[12]             ; key:inst2|cnt_divider[12]             ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; key:inst2|cnt_divider[13]             ; key:inst2|cnt_divider[13]             ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; key:inst2|cnt_divider[14]             ; key:inst2|cnt_divider[14]             ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; key:inst2|cnt_divider[18]             ; key:inst2|cnt_divider[18]             ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; key:inst2|cnt_divider[19]             ; key:inst2|cnt_divider[19]             ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; key:inst2|cnt_divider[15]             ; key:inst2|cnt_divider[15]             ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; key:inst2|cnt_divider[17]             ; key:inst2|cnt_divider[17]             ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; key:inst2|cnt_divider[16]             ; key:inst2|cnt_divider[16]             ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; key:inst2|cnt_divider[22]             ; key:inst2|cnt_divider[22]             ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; key:inst2|cnt_divider[20]             ; key:inst2|cnt_divider[20]             ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; key:inst2|cnt_divider[21]             ; key:inst2|cnt_divider[21]             ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; key:inst2|button_on                   ; key:inst2|button_on                   ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; divider_clock:inst5|bit_divider       ; divider_clock:inst5|bit_divider       ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; control_tm1637:inst|time_wait[31]     ; control_tm1637:inst|time_wait[31]     ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; control_tm1637:inst|cur_state.S_WAIT1 ; control_tm1637:inst|cur_state.S_WAIT1 ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; control_tm1637:inst|cur_state.S_WAIT2 ; control_tm1637:inst|cur_state.S_WAIT2 ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; control_tm1637:inst|cur_state.S_WAIT3 ; control_tm1637:inst|cur_state.S_WAIT3 ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; control_tm1637:inst|cur_state.S_WAIT4 ; control_tm1637:inst|cur_state.S_WAIT4 ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; control_tm1637:inst|cur_state.S_WAIT5 ; control_tm1637:inst|cur_state.S_WAIT5 ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; control_tm1637:inst|cur_state.S_WAIT6 ; control_tm1637:inst|cur_state.S_WAIT6 ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; control_tm1637:inst|cur_state.S_WAIT7 ; control_tm1637:inst|cur_state.S_WAIT7 ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; control_tm1637:inst|cur_state.S_WAIT8 ; control_tm1637:inst|cur_state.S_WAIT8 ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; control_tm1637:inst|cur_state.S_WAIT9 ; control_tm1637:inst|cur_state.S_WAIT9 ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; control_tm1637:inst|cur_state.S_WAITA ; control_tm1637:inst|cur_state.S_WAITA ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; control_tm1637:inst|cur_state.S_WAITB ; control_tm1637:inst|cur_state.S_WAITB ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; control_tm1637:inst|cur_state.S_WAITC ; control_tm1637:inst|cur_state.S_WAITC ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; control_tm1637:inst|data_stop_bit     ; control_tm1637:inst|data_stop_bit     ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; control_tm1637:inst|cur_state.S_WAITD ; control_tm1637:inst|cur_state.S_WAITD ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; control_tm1637:inst|cur_state.S_WAITE ; control_tm1637:inst|cur_state.S_WAITE ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; control_tm1637:inst|data_latch        ; control_tm1637:inst|data_latch        ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; timer:inst11|sec_e[9]                 ; timer:inst11|sec_e[9]                 ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; timer:inst11|sec_e[11]                ; timer:inst11|sec_e[11]                ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; timer:inst11|sec_e[13]                ; timer:inst11|sec_e[13]                ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; timer:inst11|sec_e[14]                ; timer:inst11|sec_e[14]                ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; timer:inst11|sec_e[28]                ; timer:inst11|sec_e[28]                ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; timer:inst11|sec_d[7]                 ; timer:inst11|sec_d[7]                 ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; timer:inst11|sec_d[12]                ; timer:inst11|sec_d[12]                ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; timer:inst11|sec_d[14]                ; timer:inst11|sec_d[14]                ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; timer:inst11|sec_d[15]                ; timer:inst11|sec_d[15]                ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; timer:inst11|sec_d[19]                ; timer:inst11|sec_d[19]                ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; timer:inst11|sec_d[20]                ; timer:inst11|sec_d[20]                ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; timer:inst11|sec_d[21]                ; timer:inst11|sec_d[21]                ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; timer:inst11|sec_d[27]                ; timer:inst11|sec_d[27]                ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; timer:inst11|min_e[6]                 ; timer:inst11|min_e[6]                 ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; timer:inst11|min_e[12]                ; timer:inst11|min_e[12]                ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; timer:inst11|min_e[13]                ; timer:inst11|min_e[13]                ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; timer:inst11|min_e[29]                ; timer:inst11|min_e[29]                ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; timer:inst11|min_e[30]                ; timer:inst11|min_e[30]                ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; timer:inst11|min_e[31]                ; timer:inst11|min_e[31]                ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; timer:inst11|min_d[17]                ; timer:inst11|min_d[17]                ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; timer:inst11|min_d[4]                 ; timer:inst11|min_d[4]                 ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; timer:inst11|min_d[5]                 ; timer:inst11|min_d[5]                 ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; timer:inst11|min_d[6]                 ; timer:inst11|min_d[6]                 ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; timer:inst11|min_d[9]                 ; timer:inst11|min_d[9]                 ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; timer:inst11|min_d[14]                ; timer:inst11|min_d[14]                ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; timer:inst11|min_d[16]                ; timer:inst11|min_d[16]                ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; timer:inst11|min_d[18]                ; timer:inst11|min_d[18]                ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; timer:inst11|min_d[19]                ; timer:inst11|min_d[19]                ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; timer:inst11|min_d[20]                ; timer:inst11|min_d[20]                ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; timer:inst11|min_d[21]                ; timer:inst11|min_d[21]                ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; timer:inst11|min_d[25]                ; timer:inst11|min_d[25]                ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; timer:inst11|min_d[27]                ; timer:inst11|min_d[27]                ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; timer:inst11|min_d[29]                ; timer:inst11|min_d[29]                ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; timer:inst11|min_d[30]                ; timer:inst11|min_d[30]                ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; timer:inst11|min_d[28]                ; timer:inst11|min_d[28]                ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.805      ;
; 0.739 ; divider_clock:inst5|bit_divider       ; divider_clock:inst5|div_clk           ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 1.045      ;
; 0.753 ; reset:inst3|cnt_divider[31]           ; reset:inst3|cnt_divider[31]           ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 1.059      ;
; 0.753 ; divider_clock:inst5|cnt_divider[31]   ; divider_clock:inst5|cnt_divider[31]   ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 1.059      ;
; 0.771 ; control_tm1637:inst|cur_state.S_WAITA ; control_tm1637:inst|cur_state.S_WAITB ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 1.077      ;
; 0.773 ; control_tm1637:inst|cur_state.S_WAIT4 ; control_tm1637:inst|cur_state.S_WAIT5 ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 1.079      ;
; 1.110 ; control_tm1637:inst|time_wait[31]     ; control_tm1637:inst|time_wait[17]     ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 1.416      ;
; 1.110 ; control_tm1637:inst|time_wait[31]     ; control_tm1637:inst|time_wait[22]     ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 1.416      ;
; 1.110 ; control_tm1637:inst|time_wait[31]     ; control_tm1637:inst|time_wait[30]     ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 1.416      ;
; 1.111 ; control_tm1637:inst|time_wait[31]     ; control_tm1637:inst|time_wait[21]     ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 1.417      ;
; 1.113 ; control_tm1637:inst|time_wait[31]     ; control_tm1637:inst|time_wait[19]     ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 1.419      ;
; 1.114 ; control_tm1637:inst|time_wait[31]     ; control_tm1637:inst|time_wait[18]     ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 1.420      ;
; 1.115 ; control_tm1637:inst|time_wait[31]     ; control_tm1637:inst|time_wait[29]     ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 1.421      ;
; 1.166 ; divider_clock:inst5|cnt_divider[16]   ; divider_clock:inst5|cnt_divider[16]   ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 1.472      ;
; 1.167 ; divider_clock:inst5|cnt_divider[0]    ; divider_clock:inst5|cnt_divider[0]    ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 1.473      ;
; 1.168 ; reset:inst3|cnt_divider[2]            ; reset:inst3|cnt_divider[2]            ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 1.474      ;
; 1.168 ; reset:inst3|cnt_divider[11]           ; reset:inst3|cnt_divider[11]           ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 1.474      ;
; 1.169 ; reset:inst3|cnt_divider[4]            ; reset:inst3|cnt_divider[4]            ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 1.475      ;
; 1.172 ; control_tm1637:inst|cur_state.S_WAIT7 ; control_tm1637:inst|cur_state.S_WAIT8 ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 1.478      ;
; 1.173 ; control_tm1637:inst|cur_state.S_WAITB ; control_tm1637:inst|cur_state.S_WAITC ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 1.479      ;
; 1.175 ; reset:inst3|cnt_divider[17]           ; reset:inst3|cnt_divider[17]           ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 1.481      ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'divider_clock:inst5|div_clk'                                                                                                                                    ;
+-------+-----------------------------------+----------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                          ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+----------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; 0.499 ; tm1637:inst4|cur_state.S_WAIT1    ; tm1637:inst4|cur_state.S_WAIT1   ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; tm1637:inst4|next_state.S_WRITE   ; tm1637:inst4|next_state.S_WRITE  ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; tm1637:inst4|write_bit_count[1]   ; tm1637:inst4|write_bit_count[1]  ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; tm1637:inst4|write_bit_count[2]   ; tm1637:inst4|write_bit_count[2]  ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; tm1637:inst4|next_state.S_WRITE1  ; tm1637:inst4|next_state.S_WRITE1 ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; tm1637:inst4|next_state.S_WRITE2  ; tm1637:inst4|next_state.S_WRITE2 ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; tm1637:inst4|next_state.S_WRITE3  ; tm1637:inst4|next_state.S_WRITE3 ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; tm1637:inst4|wait_count[0]        ; tm1637:inst4|wait_count[0]       ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; tm1637:inst4|wait_count[1]        ; tm1637:inst4|wait_count[1]       ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; tm1637:inst4|wait_count[2]        ; tm1637:inst4|wait_count[2]       ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; tm1637:inst4|wait_count[3]        ; tm1637:inst4|wait_count[3]       ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; tm1637:inst4|wait_count[4]        ; tm1637:inst4|wait_count[4]       ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; tm1637:inst4|wait_count[5]        ; tm1637:inst4|wait_count[5]       ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; tm1637:inst4|wait_count[6]        ; tm1637:inst4|wait_count[6]       ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; tm1637:inst4|wait_count[7]        ; tm1637:inst4|wait_count[7]       ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; tm1637:inst4|wait_count[8]        ; tm1637:inst4|wait_count[8]       ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; tm1637:inst4|wait_count[9]        ; tm1637:inst4|wait_count[9]       ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; tm1637:inst4|next_state.S_ACK     ; tm1637:inst4|next_state.S_ACK    ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; tm1637:inst4|next_state.S_ACK1    ; tm1637:inst4|next_state.S_ACK1   ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; tm1637:inst4|next_state.S_ACK2    ; tm1637:inst4|next_state.S_ACK2   ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; tm1637:inst4|next_state.S_STOP    ; tm1637:inst4|next_state.S_STOP   ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; tm1637:inst4|next_state.S_STOP1   ; tm1637:inst4|next_state.S_STOP1  ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; tm1637:inst4|next_state.S_STOP2   ; tm1637:inst4|next_state.S_STOP2  ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; tm1637:inst4|next_state.S_STOP3   ; tm1637:inst4|next_state.S_STOP3  ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; tm1637:inst4|next_state.S_IDLE    ; tm1637:inst4|next_state.S_IDLE   ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; tm1637:inst4|busy                 ; tm1637:inst4|busy                ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; tm1637:inst4|write_bit_count[0]   ; tm1637:inst4|write_bit_count[0]  ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; tm1637:inst4|scl_en               ; tm1637:inst4|scl_en              ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; tm1637:inst4|sda_en~en            ; tm1637:inst4|sda_en~en           ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.000      ; 0.805      ;
; 0.782 ; control_tm1637:inst|data_latch    ; tm1637:inst4|cur_state.S_WRITE1  ; clock_in                    ; divider_clock:inst5|div_clk ; 0.000        ; 0.668      ; 1.756      ;
; 0.801 ; control_tm1637:inst|data_latch    ; tm1637:inst4|cur_state.S_START   ; clock_in                    ; divider_clock:inst5|div_clk ; 0.000        ; 0.669      ; 1.776      ;
; 1.041 ; reset:inst3|reset                 ; tm1637:inst4|cur_state.S_IDLE    ; clock_in                    ; divider_clock:inst5|div_clk ; 0.000        ; 0.656      ; 2.003      ;
; 1.044 ; reset:inst3|reset                 ; tm1637:inst4|cur_state.S_START   ; clock_in                    ; divider_clock:inst5|div_clk ; 0.000        ; 0.656      ; 2.006      ;
; 1.114 ; reset:inst3|reset                 ; tm1637:inst4|next_state.S_WRITE  ; clock_in                    ; divider_clock:inst5|div_clk ; 0.000        ; 0.654      ; 2.074      ;
; 1.114 ; reset:inst3|reset                 ; tm1637:inst4|write_bit_count[1]  ; clock_in                    ; divider_clock:inst5|div_clk ; 0.000        ; 0.654      ; 2.074      ;
; 1.114 ; reset:inst3|reset                 ; tm1637:inst4|write_bit_count[2]  ; clock_in                    ; divider_clock:inst5|div_clk ; 0.000        ; 0.654      ; 2.074      ;
; 1.114 ; reset:inst3|reset                 ; tm1637:inst4|next_state.S_WRITE1 ; clock_in                    ; divider_clock:inst5|div_clk ; 0.000        ; 0.654      ; 2.074      ;
; 1.114 ; reset:inst3|reset                 ; tm1637:inst4|next_state.S_ACK1   ; clock_in                    ; divider_clock:inst5|div_clk ; 0.000        ; 0.654      ; 2.074      ;
; 1.114 ; reset:inst3|reset                 ; tm1637:inst4|next_state.S_ACK2   ; clock_in                    ; divider_clock:inst5|div_clk ; 0.000        ; 0.654      ; 2.074      ;
; 1.114 ; reset:inst3|reset                 ; tm1637:inst4|next_state.S_STOP   ; clock_in                    ; divider_clock:inst5|div_clk ; 0.000        ; 0.654      ; 2.074      ;
; 1.114 ; reset:inst3|reset                 ; tm1637:inst4|next_state.S_STOP2  ; clock_in                    ; divider_clock:inst5|div_clk ; 0.000        ; 0.654      ; 2.074      ;
; 1.114 ; reset:inst3|reset                 ; tm1637:inst4|next_state.S_STOP3  ; clock_in                    ; divider_clock:inst5|div_clk ; 0.000        ; 0.654      ; 2.074      ;
; 1.114 ; reset:inst3|reset                 ; tm1637:inst4|write_bit_count[0]  ; clock_in                    ; divider_clock:inst5|div_clk ; 0.000        ; 0.654      ; 2.074      ;
; 1.135 ; control_tm1637:inst|data_latch    ; tm1637:inst4|cur_state.S_WAIT    ; clock_in                    ; divider_clock:inst5|div_clk ; 0.000        ; 0.669      ; 2.110      ;
; 1.141 ; tm1637:inst4|cur_state.S_WRITE3   ; tm1637:inst4|write_bit_count[1]  ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; -0.001     ; 1.446      ;
; 1.167 ; reset:inst3|reset                 ; tm1637:inst4|cur_state.S_WRITE1  ; clock_in                    ; divider_clock:inst5|div_clk ; 0.000        ; 0.655      ; 2.128      ;
; 1.170 ; tm1637:inst4|next_state.S_ACK     ; tm1637:inst4|cur_state.S_ACK     ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.000      ; 1.476      ;
; 1.183 ; tm1637:inst4|cur_state.S_WAIT1    ; tm1637:inst4|cur_state.S_STOP2   ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.000      ; 1.489      ;
; 1.209 ; tm1637:inst4|write_bit_count[0]   ; tm1637:inst4|write_bit_count[1]  ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.000      ; 1.515      ;
; 1.212 ; control_tm1637:inst|data_latch    ; tm1637:inst4|next_state.S_IDLE   ; clock_in                    ; divider_clock:inst5|div_clk ; 0.000        ; 0.668      ; 2.186      ;
; 1.222 ; control_tm1637:inst|data_latch    ; tm1637:inst4|cur_state.S_IDLE    ; clock_in                    ; divider_clock:inst5|div_clk ; 0.000        ; 0.669      ; 2.197      ;
; 1.231 ; control_tm1637:inst|data_latch    ; tm1637:inst4|busy                ; clock_in                    ; divider_clock:inst5|div_clk ; 0.000        ; 0.652      ; 2.189      ;
; 1.231 ; reset:inst3|reset                 ; tm1637:inst4|cur_state.S_WAIT    ; clock_in                    ; divider_clock:inst5|div_clk ; 0.000        ; 0.656      ; 2.193      ;
; 1.277 ; control_tm1637:inst|data_latch    ; tm1637:inst4|scl_en              ; clock_in                    ; divider_clock:inst5|div_clk ; 0.000        ; 0.669      ; 2.252      ;
; 1.311 ; control_tm1637:inst|data_stop_bit ; tm1637:inst4|write_stop_bit      ; clock_in                    ; divider_clock:inst5|div_clk ; 0.000        ; 0.668      ; 2.285      ;
; 1.336 ; reset:inst3|reset                 ; tm1637:inst4|scl_en              ; clock_in                    ; divider_clock:inst5|div_clk ; 0.000        ; 0.656      ; 2.298      ;
; 1.336 ; reset:inst3|reset                 ; tm1637:inst4|sda_en~reg0         ; clock_in                    ; divider_clock:inst5|div_clk ; 0.000        ; 0.656      ; 2.298      ;
; 1.343 ; reset:inst3|reset                 ; tm1637:inst4|sda_en~en           ; clock_in                    ; divider_clock:inst5|div_clk ; 0.000        ; 0.656      ; 2.305      ;
; 1.353 ; tm1637:inst4|cur_state.S_WAIT1    ; tm1637:inst4|cur_state.S_ACK     ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.000      ; 1.659      ;
; 1.354 ; tm1637:inst4|cur_state.S_WAIT1    ; tm1637:inst4|cur_state.S_WRITE2  ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.000      ; 1.660      ;
; 1.388 ; reset:inst3|reset                 ; tm1637:inst4|next_state.S_IDLE   ; clock_in                    ; divider_clock:inst5|div_clk ; 0.000        ; 0.655      ; 2.349      ;
; 1.431 ; tm1637:inst4|cur_state.S_WAIT     ; tm1637:inst4|wait_count[6]       ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; -0.006     ; 1.731      ;
; 1.464 ; reset:inst3|reset                 ; tm1637:inst4|next_state.S_WRITE2 ; clock_in                    ; divider_clock:inst5|div_clk ; 0.000        ; 0.652      ; 2.422      ;
; 1.464 ; reset:inst3|reset                 ; tm1637:inst4|next_state.S_WRITE3 ; clock_in                    ; divider_clock:inst5|div_clk ; 0.000        ; 0.652      ; 2.422      ;
; 1.464 ; reset:inst3|reset                 ; tm1637:inst4|wait_count[8]       ; clock_in                    ; divider_clock:inst5|div_clk ; 0.000        ; 0.652      ; 2.422      ;
; 1.464 ; reset:inst3|reset                 ; tm1637:inst4|wait_count[9]       ; clock_in                    ; divider_clock:inst5|div_clk ; 0.000        ; 0.652      ; 2.422      ;
; 1.464 ; reset:inst3|reset                 ; tm1637:inst4|next_state.S_STOP1  ; clock_in                    ; divider_clock:inst5|div_clk ; 0.000        ; 0.652      ; 2.422      ;
; 1.477 ; tm1637:inst4|next_state.S_STOP3   ; tm1637:inst4|cur_state.S_STOP3   ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.001      ; 1.784      ;
; 1.477 ; tm1637:inst4|next_state.S_WRITE2  ; tm1637:inst4|cur_state.S_WRITE2  ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; -0.002     ; 1.781      ;
; 1.494 ; control_tm1637:inst|data_latch    ; tm1637:inst4|cur_state.S_WRITE   ; clock_in                    ; divider_clock:inst5|div_clk ; 0.000        ; 0.662      ; 2.462      ;
; 1.498 ; control_tm1637:inst|data_latch    ; tm1637:inst4|cur_state.S_ACK1    ; clock_in                    ; divider_clock:inst5|div_clk ; 0.000        ; 0.662      ; 2.466      ;
; 1.499 ; control_tm1637:inst|data_latch    ; tm1637:inst4|cur_state.S_STOP    ; clock_in                    ; divider_clock:inst5|div_clk ; 0.000        ; 0.662      ; 2.467      ;
; 1.510 ; tm1637:inst4|cur_state.S_WAIT1    ; tm1637:inst4|wait_count[8]       ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.002      ; 1.818      ;
; 1.512 ; tm1637:inst4|write_bit_count[1]   ; tm1637:inst4|write_bit_count[2]  ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.000      ; 1.818      ;
; 1.512 ; tm1637:inst4|cur_state.S_WAIT1    ; tm1637:inst4|wait_count[9]       ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.002      ; 1.820      ;
; 1.514 ; tm1637:inst4|write_stop_bit       ; tm1637:inst4|next_state.S_STOP   ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; -0.001     ; 1.819      ;
; 1.529 ; tm1637:inst4|cur_state.S_IDLE     ; tm1637:inst4|cur_state.S_WAIT    ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.000      ; 1.835      ;
; 1.532 ; tm1637:inst4|cur_state.S_WRITE3   ; tm1637:inst4|write_bit_count[0]  ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; -0.001     ; 1.837      ;
; 1.538 ; reset:inst3|reset                 ; tm1637:inst4|wait_count[0]       ; clock_in                    ; divider_clock:inst5|div_clk ; 0.000        ; 0.650      ; 2.494      ;
; 1.538 ; reset:inst3|reset                 ; tm1637:inst4|wait_count[1]       ; clock_in                    ; divider_clock:inst5|div_clk ; 0.000        ; 0.650      ; 2.494      ;
; 1.538 ; reset:inst3|reset                 ; tm1637:inst4|wait_count[2]       ; clock_in                    ; divider_clock:inst5|div_clk ; 0.000        ; 0.650      ; 2.494      ;
; 1.538 ; reset:inst3|reset                 ; tm1637:inst4|wait_count[3]       ; clock_in                    ; divider_clock:inst5|div_clk ; 0.000        ; 0.650      ; 2.494      ;
; 1.538 ; reset:inst3|reset                 ; tm1637:inst4|wait_count[4]       ; clock_in                    ; divider_clock:inst5|div_clk ; 0.000        ; 0.650      ; 2.494      ;
; 1.538 ; reset:inst3|reset                 ; tm1637:inst4|wait_count[5]       ; clock_in                    ; divider_clock:inst5|div_clk ; 0.000        ; 0.650      ; 2.494      ;
; 1.538 ; reset:inst3|reset                 ; tm1637:inst4|wait_count[6]       ; clock_in                    ; divider_clock:inst5|div_clk ; 0.000        ; 0.650      ; 2.494      ;
; 1.538 ; reset:inst3|reset                 ; tm1637:inst4|wait_count[7]       ; clock_in                    ; divider_clock:inst5|div_clk ; 0.000        ; 0.650      ; 2.494      ;
; 1.538 ; reset:inst3|reset                 ; tm1637:inst4|next_state.S_ACK    ; clock_in                    ; divider_clock:inst5|div_clk ; 0.000        ; 0.650      ; 2.494      ;
; 1.556 ; tm1637:inst4|next_state.S_STOP2   ; tm1637:inst4|cur_state.S_STOP2   ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; -0.004     ; 1.858      ;
; 1.558 ; tm1637:inst4|cur_state.S_WAIT1    ; tm1637:inst4|cur_state.S_STOP    ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; -0.001     ; 1.863      ;
; 1.559 ; tm1637:inst4|cur_state.S_WAIT1    ; tm1637:inst4|cur_state.S_ACK1    ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; -0.001     ; 1.864      ;
; 1.561 ; tm1637:inst4|cur_state.S_WAIT1    ; tm1637:inst4|cur_state.S_WRITE   ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; -0.001     ; 1.866      ;
; 1.566 ; tm1637:inst4|cur_state.S_STOP3    ; tm1637:inst4|sda_en~reg0         ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.001      ; 1.873      ;
; 1.569 ; tm1637:inst4|cur_state.S_WRITE3   ; tm1637:inst4|write_bit_count[2]  ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; -0.001     ; 1.874      ;
; 1.607 ; tm1637:inst4|cur_state.S_WAIT1    ; tm1637:inst4|wait_count[2]       ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.000      ; 1.913      ;
; 1.614 ; tm1637:inst4|cur_state.S_WAIT1    ; tm1637:inst4|wait_count[4]       ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.000      ; 1.920      ;
; 1.616 ; tm1637:inst4|cur_state.S_WAIT1    ; tm1637:inst4|wait_count[7]       ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.000      ; 1.922      ;
; 1.618 ; tm1637:inst4|cur_state.S_WAIT1    ; tm1637:inst4|wait_count[1]       ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.000      ; 1.924      ;
; 1.619 ; tm1637:inst4|cur_state.S_WAIT1    ; tm1637:inst4|wait_count[3]       ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.000      ; 1.925      ;
; 1.620 ; tm1637:inst4|cur_state.S_WAIT1    ; tm1637:inst4|wait_count[0]       ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.000      ; 1.926      ;
; 1.621 ; tm1637:inst4|cur_state.S_WAIT1    ; tm1637:inst4|wait_count[5]       ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.000      ; 1.927      ;
+-------+-----------------------------------+----------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock_in'                                                                                ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------+
; -1.941 ; 1.000        ; 2.941          ; Port Rate        ; clock_in ; Rise       ; clock_in                              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_in ; Rise       ; control_tm1637:inst|cur_state.S_IDLE  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_in ; Rise       ; control_tm1637:inst|cur_state.S_IDLE  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_in ; Rise       ; control_tm1637:inst|cur_state.S_WAIT1 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_in ; Rise       ; control_tm1637:inst|cur_state.S_WAIT1 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_in ; Rise       ; control_tm1637:inst|cur_state.S_WAIT2 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_in ; Rise       ; control_tm1637:inst|cur_state.S_WAIT2 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_in ; Rise       ; control_tm1637:inst|cur_state.S_WAIT3 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_in ; Rise       ; control_tm1637:inst|cur_state.S_WAIT3 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_in ; Rise       ; control_tm1637:inst|cur_state.S_WAIT4 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_in ; Rise       ; control_tm1637:inst|cur_state.S_WAIT4 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_in ; Rise       ; control_tm1637:inst|cur_state.S_WAIT5 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_in ; Rise       ; control_tm1637:inst|cur_state.S_WAIT5 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_in ; Rise       ; control_tm1637:inst|cur_state.S_WAIT6 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_in ; Rise       ; control_tm1637:inst|cur_state.S_WAIT6 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_in ; Rise       ; control_tm1637:inst|cur_state.S_WAIT7 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_in ; Rise       ; control_tm1637:inst|cur_state.S_WAIT7 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_in ; Rise       ; control_tm1637:inst|cur_state.S_WAIT8 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_in ; Rise       ; control_tm1637:inst|cur_state.S_WAIT8 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_in ; Rise       ; control_tm1637:inst|cur_state.S_WAIT9 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_in ; Rise       ; control_tm1637:inst|cur_state.S_WAIT9 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_in ; Rise       ; control_tm1637:inst|cur_state.S_WAITA ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_in ; Rise       ; control_tm1637:inst|cur_state.S_WAITA ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_in ; Rise       ; control_tm1637:inst|cur_state.S_WAITB ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_in ; Rise       ; control_tm1637:inst|cur_state.S_WAITB ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_in ; Rise       ; control_tm1637:inst|cur_state.S_WAITC ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_in ; Rise       ; control_tm1637:inst|cur_state.S_WAITC ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_in ; Rise       ; control_tm1637:inst|cur_state.S_WAITD ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_in ; Rise       ; control_tm1637:inst|cur_state.S_WAITD ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_in ; Rise       ; control_tm1637:inst|cur_state.S_WAITE ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_in ; Rise       ; control_tm1637:inst|cur_state.S_WAITE ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_in ; Rise       ; control_tm1637:inst|data_latch        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_in ; Rise       ; control_tm1637:inst|data_latch        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_in ; Rise       ; control_tm1637:inst|data_out[0]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_in ; Rise       ; control_tm1637:inst|data_out[0]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_in ; Rise       ; control_tm1637:inst|data_out[1]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_in ; Rise       ; control_tm1637:inst|data_out[1]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_in ; Rise       ; control_tm1637:inst|data_out[2]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_in ; Rise       ; control_tm1637:inst|data_out[2]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_in ; Rise       ; control_tm1637:inst|data_out[3]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_in ; Rise       ; control_tm1637:inst|data_out[3]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_in ; Rise       ; control_tm1637:inst|data_out[4]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_in ; Rise       ; control_tm1637:inst|data_out[4]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_in ; Rise       ; control_tm1637:inst|data_out[5]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_in ; Rise       ; control_tm1637:inst|data_out[5]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_in ; Rise       ; control_tm1637:inst|data_out[6]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_in ; Rise       ; control_tm1637:inst|data_out[6]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_in ; Rise       ; control_tm1637:inst|data_out[7]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_in ; Rise       ; control_tm1637:inst|data_out[7]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_in ; Rise       ; control_tm1637:inst|data_stop_bit     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_in ; Rise       ; control_tm1637:inst|data_stop_bit     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_in ; Rise       ; control_tm1637:inst|time_wait[0]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_in ; Rise       ; control_tm1637:inst|time_wait[0]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_in ; Rise       ; control_tm1637:inst|time_wait[10]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_in ; Rise       ; control_tm1637:inst|time_wait[10]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_in ; Rise       ; control_tm1637:inst|time_wait[11]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_in ; Rise       ; control_tm1637:inst|time_wait[11]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_in ; Rise       ; control_tm1637:inst|time_wait[12]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_in ; Rise       ; control_tm1637:inst|time_wait[12]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_in ; Rise       ; control_tm1637:inst|time_wait[13]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_in ; Rise       ; control_tm1637:inst|time_wait[13]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_in ; Rise       ; control_tm1637:inst|time_wait[14]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_in ; Rise       ; control_tm1637:inst|time_wait[14]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_in ; Rise       ; control_tm1637:inst|time_wait[15]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_in ; Rise       ; control_tm1637:inst|time_wait[15]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_in ; Rise       ; control_tm1637:inst|time_wait[16]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_in ; Rise       ; control_tm1637:inst|time_wait[16]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_in ; Rise       ; control_tm1637:inst|time_wait[17]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_in ; Rise       ; control_tm1637:inst|time_wait[17]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_in ; Rise       ; control_tm1637:inst|time_wait[18]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_in ; Rise       ; control_tm1637:inst|time_wait[18]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_in ; Rise       ; control_tm1637:inst|time_wait[19]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_in ; Rise       ; control_tm1637:inst|time_wait[19]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_in ; Rise       ; control_tm1637:inst|time_wait[1]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_in ; Rise       ; control_tm1637:inst|time_wait[1]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_in ; Rise       ; control_tm1637:inst|time_wait[20]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_in ; Rise       ; control_tm1637:inst|time_wait[20]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_in ; Rise       ; control_tm1637:inst|time_wait[21]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_in ; Rise       ; control_tm1637:inst|time_wait[21]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_in ; Rise       ; control_tm1637:inst|time_wait[22]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_in ; Rise       ; control_tm1637:inst|time_wait[22]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_in ; Rise       ; control_tm1637:inst|time_wait[23]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_in ; Rise       ; control_tm1637:inst|time_wait[23]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_in ; Rise       ; control_tm1637:inst|time_wait[24]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_in ; Rise       ; control_tm1637:inst|time_wait[24]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_in ; Rise       ; control_tm1637:inst|time_wait[25]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_in ; Rise       ; control_tm1637:inst|time_wait[25]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_in ; Rise       ; control_tm1637:inst|time_wait[26]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_in ; Rise       ; control_tm1637:inst|time_wait[26]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_in ; Rise       ; control_tm1637:inst|time_wait[27]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_in ; Rise       ; control_tm1637:inst|time_wait[27]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_in ; Rise       ; control_tm1637:inst|time_wait[28]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_in ; Rise       ; control_tm1637:inst|time_wait[28]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_in ; Rise       ; control_tm1637:inst|time_wait[29]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_in ; Rise       ; control_tm1637:inst|time_wait[29]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_in ; Rise       ; control_tm1637:inst|time_wait[2]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_in ; Rise       ; control_tm1637:inst|time_wait[2]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_in ; Rise       ; control_tm1637:inst|time_wait[30]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_in ; Rise       ; control_tm1637:inst|time_wait[30]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_in ; Rise       ; control_tm1637:inst|time_wait[31]     ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'divider_clock:inst5|div_clk'                                                                           ;
+--------+--------------+----------------+------------------+-----------------------------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                       ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+-----------------------------+------------+----------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|busy                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|busy                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|cur_state.S_ACK     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|cur_state.S_ACK     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|cur_state.S_ACK1    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|cur_state.S_ACK1    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|cur_state.S_ACK2    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|cur_state.S_ACK2    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|cur_state.S_IDLE    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|cur_state.S_IDLE    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|cur_state.S_START   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|cur_state.S_START   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|cur_state.S_STOP    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|cur_state.S_STOP    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|cur_state.S_STOP1   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|cur_state.S_STOP1   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|cur_state.S_STOP2   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|cur_state.S_STOP2   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|cur_state.S_STOP3   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|cur_state.S_STOP3   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|cur_state.S_WAIT    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|cur_state.S_WAIT    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|cur_state.S_WAIT1   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|cur_state.S_WAIT1   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|cur_state.S_WRITE   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|cur_state.S_WRITE   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|cur_state.S_WRITE1  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|cur_state.S_WRITE1  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|cur_state.S_WRITE2  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|cur_state.S_WRITE2  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|cur_state.S_WRITE3  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|cur_state.S_WRITE3  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|next_state.S_ACK    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|next_state.S_ACK    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|next_state.S_ACK1   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|next_state.S_ACK1   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|next_state.S_ACK2   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|next_state.S_ACK2   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|next_state.S_IDLE   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|next_state.S_IDLE   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|next_state.S_STOP   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|next_state.S_STOP   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|next_state.S_STOP1  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|next_state.S_STOP1  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|next_state.S_STOP2  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|next_state.S_STOP2  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|next_state.S_STOP3  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|next_state.S_STOP3  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|next_state.S_WRITE  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|next_state.S_WRITE  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|next_state.S_WRITE1 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|next_state.S_WRITE1 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|next_state.S_WRITE2 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|next_state.S_WRITE2 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|next_state.S_WRITE3 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|next_state.S_WRITE3 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|scl_en              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|scl_en              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|sda_en~en           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|sda_en~en           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|sda_en~reg0         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|sda_en~reg0         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|wait_count[0]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|wait_count[0]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|wait_count[1]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|wait_count[1]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|wait_count[2]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|wait_count[2]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|wait_count[3]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|wait_count[3]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|wait_count[4]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|wait_count[4]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|wait_count[5]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|wait_count[5]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|wait_count[6]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|wait_count[6]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|wait_count[7]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|wait_count[7]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|wait_count[8]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|wait_count[8]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|wait_count[9]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|wait_count[9]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|write_bit_count[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|write_bit_count[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|write_bit_count[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|write_bit_count[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|write_bit_count[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|write_bit_count[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|write_byte[0]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|write_byte[0]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|write_byte[1]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|write_byte[1]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|write_byte[2]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|write_byte[2]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|write_byte[3]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|write_byte[3]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|write_byte[4]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|write_byte[4]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|write_byte[5]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|write_byte[5]       ;
+--------+--------------+----------------+------------------+-----------------------------+------------+----------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; key       ; clock_in   ; 13.041 ; 13.041 ; Rise       ; clock_in        ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; key       ; clock_in   ; -5.580 ; -5.580 ; Rise       ; clock_in        ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                              ;
+-----------+-----------------------------+-------+-------+------------+-----------------------------+
; Data Port ; Clock Port                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference             ;
+-----------+-----------------------------+-------+-------+------------+-----------------------------+
; scl       ; divider_clock:inst5|div_clk ; 9.182 ; 9.182 ; Rise       ; divider_clock:inst5|div_clk ;
; scl_deb   ; divider_clock:inst5|div_clk ; 9.497 ; 9.497 ; Rise       ; divider_clock:inst5|div_clk ;
; sda       ; divider_clock:inst5|div_clk ; 9.525 ; 9.525 ; Rise       ; divider_clock:inst5|div_clk ;
; sda_deb   ; divider_clock:inst5|div_clk ; 8.774 ; 8.774 ; Rise       ; divider_clock:inst5|div_clk ;
+-----------+-----------------------------+-------+-------+------------+-----------------------------+


+----------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                      ;
+-----------+-----------------------------+-------+-------+------------+-----------------------------+
; Data Port ; Clock Port                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference             ;
+-----------+-----------------------------+-------+-------+------------+-----------------------------+
; scl       ; divider_clock:inst5|div_clk ; 9.182 ; 9.182 ; Rise       ; divider_clock:inst5|div_clk ;
; scl_deb   ; divider_clock:inst5|div_clk ; 9.497 ; 9.497 ; Rise       ; divider_clock:inst5|div_clk ;
; sda       ; divider_clock:inst5|div_clk ; 9.525 ; 9.525 ; Rise       ; divider_clock:inst5|div_clk ;
; sda_deb   ; divider_clock:inst5|div_clk ; 8.774 ; 8.774 ; Rise       ; divider_clock:inst5|div_clk ;
+-----------+-----------------------------+-------+-------+------------+-----------------------------+


+---------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                               ;
+-----------+-----------------------------+-------+------+------------+-----------------------------+
; Data Port ; Clock Port                  ; Rise  ; Fall ; Clock Edge ; Clock Reference             ;
+-----------+-----------------------------+-------+------+------------+-----------------------------+
; sda       ; divider_clock:inst5|div_clk ; 9.487 ;      ; Rise       ; divider_clock:inst5|div_clk ;
; sda_deb   ; divider_clock:inst5|div_clk ; 8.716 ;      ; Rise       ; divider_clock:inst5|div_clk ;
+-----------+-----------------------------+-------+------+------------+-----------------------------+


+---------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                       ;
+-----------+-----------------------------+-------+------+------------+-----------------------------+
; Data Port ; Clock Port                  ; Rise  ; Fall ; Clock Edge ; Clock Reference             ;
+-----------+-----------------------------+-------+------+------------+-----------------------------+
; sda       ; divider_clock:inst5|div_clk ; 9.487 ;      ; Rise       ; divider_clock:inst5|div_clk ;
; sda_deb   ; divider_clock:inst5|div_clk ; 8.716 ;      ; Rise       ; divider_clock:inst5|div_clk ;
+-----------+-----------------------------+-------+------+------------+-----------------------------+


+------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                       ;
+-----------+-----------------------------+-----------+-----------+------------+-----------------------------+
; Data Port ; Clock Port                  ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference             ;
+-----------+-----------------------------+-----------+-----------+------------+-----------------------------+
; sda       ; divider_clock:inst5|div_clk ; 9.487     ;           ; Rise       ; divider_clock:inst5|div_clk ;
; sda_deb   ; divider_clock:inst5|div_clk ; 8.716     ;           ; Rise       ; divider_clock:inst5|div_clk ;
+-----------+-----------------------------+-----------+-----------+------------+-----------------------------+


+------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                               ;
+-----------+-----------------------------+-----------+-----------+------------+-----------------------------+
; Data Port ; Clock Port                  ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference             ;
+-----------+-----------------------------+-----------+-----------+------------+-----------------------------+
; sda       ; divider_clock:inst5|div_clk ; 9.487     ;           ; Rise       ; divider_clock:inst5|div_clk ;
; sda_deb   ; divider_clock:inst5|div_clk ; 8.716     ;           ; Rise       ; divider_clock:inst5|div_clk ;
+-----------+-----------------------------+-----------+-----------+------------+-----------------------------+


+------------------------------------------------------+
; Fast Model Setup Summary                             ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; clock_in                    ; -4.875 ; -749.410      ;
; divider_clock:inst5|div_clk ; -0.383 ; -8.811        ;
+-----------------------------+--------+---------------+


+-----------------------------------------------------+
; Fast Model Hold Summary                             ;
+-----------------------------+-------+---------------+
; Clock                       ; Slack ; End Point TNS ;
+-----------------------------+-------+---------------+
; clock_in                    ; 0.215 ; 0.000         ;
; divider_clock:inst5|div_clk ; 0.215 ; 0.000         ;
+-----------------------------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary               ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; clock_in                    ; -1.380 ; -350.380      ;
; divider_clock:inst5|div_clk ; -0.500 ; -53.000       ;
+-----------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock_in'                                                                                                            ;
+--------+-----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -4.875 ; timer:inst11|cnt_divider[0] ; timer:inst11|data_three[2] ; clock_in     ; clock_in    ; 1.000        ; 0.018      ; 5.925      ;
; -4.875 ; timer:inst11|cnt_divider[0] ; timer:inst11|data_three[4] ; clock_in     ; clock_in    ; 1.000        ; 0.018      ; 5.925      ;
; -4.862 ; timer:inst11|cnt_divider[0] ; timer:inst11|data_four[5]  ; clock_in     ; clock_in    ; 1.000        ; 0.020      ; 5.914      ;
; -4.838 ; timer:inst11|cnt_divider[1] ; timer:inst11|data_three[2] ; clock_in     ; clock_in    ; 1.000        ; 0.018      ; 5.888      ;
; -4.838 ; timer:inst11|cnt_divider[1] ; timer:inst11|data_three[4] ; clock_in     ; clock_in    ; 1.000        ; 0.018      ; 5.888      ;
; -4.836 ; timer:inst11|cnt_divider[0] ; timer:inst11|data_four[2]  ; clock_in     ; clock_in    ; 1.000        ; 0.020      ; 5.888      ;
; -4.835 ; timer:inst11|cnt_divider[0] ; timer:inst11|data_four[7]  ; clock_in     ; clock_in    ; 1.000        ; 0.020      ; 5.887      ;
; -4.831 ; timer:inst11|cnt_divider[0] ; timer:inst11|data_four[6]  ; clock_in     ; clock_in    ; 1.000        ; 0.020      ; 5.883      ;
; -4.828 ; timer:inst11|cnt_divider[0] ; timer:inst11|data_four[4]  ; clock_in     ; clock_in    ; 1.000        ; 0.020      ; 5.880      ;
; -4.825 ; timer:inst11|cnt_divider[1] ; timer:inst11|data_four[5]  ; clock_in     ; clock_in    ; 1.000        ; 0.020      ; 5.877      ;
; -4.822 ; timer:inst11|cnt_divider[0] ; timer:inst11|data_three[3] ; clock_in     ; clock_in    ; 1.000        ; 0.018      ; 5.872      ;
; -4.806 ; timer:inst11|cnt_divider[2] ; timer:inst11|data_three[2] ; clock_in     ; clock_in    ; 1.000        ; 0.018      ; 5.856      ;
; -4.806 ; timer:inst11|cnt_divider[2] ; timer:inst11|data_three[4] ; clock_in     ; clock_in    ; 1.000        ; 0.018      ; 5.856      ;
; -4.799 ; timer:inst11|cnt_divider[1] ; timer:inst11|data_four[2]  ; clock_in     ; clock_in    ; 1.000        ; 0.020      ; 5.851      ;
; -4.798 ; timer:inst11|cnt_divider[1] ; timer:inst11|data_four[7]  ; clock_in     ; clock_in    ; 1.000        ; 0.020      ; 5.850      ;
; -4.794 ; timer:inst11|cnt_divider[1] ; timer:inst11|data_four[6]  ; clock_in     ; clock_in    ; 1.000        ; 0.020      ; 5.846      ;
; -4.793 ; timer:inst11|cnt_divider[2] ; timer:inst11|data_four[5]  ; clock_in     ; clock_in    ; 1.000        ; 0.020      ; 5.845      ;
; -4.791 ; timer:inst11|cnt_divider[1] ; timer:inst11|data_four[4]  ; clock_in     ; clock_in    ; 1.000        ; 0.020      ; 5.843      ;
; -4.785 ; timer:inst11|cnt_divider[1] ; timer:inst11|data_three[3] ; clock_in     ; clock_in    ; 1.000        ; 0.018      ; 5.835      ;
; -4.784 ; timer:inst11|cnt_divider[3] ; timer:inst11|data_three[2] ; clock_in     ; clock_in    ; 1.000        ; 0.018      ; 5.834      ;
; -4.784 ; timer:inst11|cnt_divider[3] ; timer:inst11|data_three[4] ; clock_in     ; clock_in    ; 1.000        ; 0.018      ; 5.834      ;
; -4.771 ; timer:inst11|cnt_divider[3] ; timer:inst11|data_four[5]  ; clock_in     ; clock_in    ; 1.000        ; 0.020      ; 5.823      ;
; -4.767 ; timer:inst11|cnt_divider[2] ; timer:inst11|data_four[2]  ; clock_in     ; clock_in    ; 1.000        ; 0.020      ; 5.819      ;
; -4.766 ; timer:inst11|cnt_divider[6] ; timer:inst11|data_three[2] ; clock_in     ; clock_in    ; 1.000        ; 0.020      ; 5.818      ;
; -4.766 ; timer:inst11|cnt_divider[6] ; timer:inst11|data_three[4] ; clock_in     ; clock_in    ; 1.000        ; 0.020      ; 5.818      ;
; -4.766 ; timer:inst11|cnt_divider[2] ; timer:inst11|data_four[7]  ; clock_in     ; clock_in    ; 1.000        ; 0.020      ; 5.818      ;
; -4.762 ; timer:inst11|cnt_divider[2] ; timer:inst11|data_four[6]  ; clock_in     ; clock_in    ; 1.000        ; 0.020      ; 5.814      ;
; -4.759 ; timer:inst11|cnt_divider[2] ; timer:inst11|data_four[4]  ; clock_in     ; clock_in    ; 1.000        ; 0.020      ; 5.811      ;
; -4.753 ; timer:inst11|cnt_divider[6] ; timer:inst11|data_four[5]  ; clock_in     ; clock_in    ; 1.000        ; 0.022      ; 5.807      ;
; -4.753 ; timer:inst11|cnt_divider[2] ; timer:inst11|data_three[3] ; clock_in     ; clock_in    ; 1.000        ; 0.018      ; 5.803      ;
; -4.745 ; timer:inst11|cnt_divider[3] ; timer:inst11|data_four[2]  ; clock_in     ; clock_in    ; 1.000        ; 0.020      ; 5.797      ;
; -4.744 ; timer:inst11|cnt_divider[3] ; timer:inst11|data_four[7]  ; clock_in     ; clock_in    ; 1.000        ; 0.020      ; 5.796      ;
; -4.740 ; timer:inst11|cnt_divider[3] ; timer:inst11|data_four[6]  ; clock_in     ; clock_in    ; 1.000        ; 0.020      ; 5.792      ;
; -4.737 ; timer:inst11|cnt_divider[3] ; timer:inst11|data_four[4]  ; clock_in     ; clock_in    ; 1.000        ; 0.020      ; 5.789      ;
; -4.736 ; timer:inst11|cnt_divider[4] ; timer:inst11|data_three[2] ; clock_in     ; clock_in    ; 1.000        ; 0.018      ; 5.786      ;
; -4.736 ; timer:inst11|cnt_divider[4] ; timer:inst11|data_three[4] ; clock_in     ; clock_in    ; 1.000        ; 0.018      ; 5.786      ;
; -4.731 ; timer:inst11|cnt_divider[0] ; timer:inst11|data_four[1]  ; clock_in     ; clock_in    ; 1.000        ; 0.021      ; 5.784      ;
; -4.731 ; timer:inst11|cnt_divider[7] ; timer:inst11|data_three[2] ; clock_in     ; clock_in    ; 1.000        ; 0.020      ; 5.783      ;
; -4.731 ; timer:inst11|cnt_divider[7] ; timer:inst11|data_three[4] ; clock_in     ; clock_in    ; 1.000        ; 0.020      ; 5.783      ;
; -4.731 ; timer:inst11|cnt_divider[3] ; timer:inst11|data_three[3] ; clock_in     ; clock_in    ; 1.000        ; 0.018      ; 5.781      ;
; -4.727 ; timer:inst11|cnt_divider[6] ; timer:inst11|data_four[2]  ; clock_in     ; clock_in    ; 1.000        ; 0.022      ; 5.781      ;
; -4.726 ; timer:inst11|cnt_divider[6] ; timer:inst11|data_four[7]  ; clock_in     ; clock_in    ; 1.000        ; 0.022      ; 5.780      ;
; -4.723 ; timer:inst11|cnt_divider[4] ; timer:inst11|data_four[5]  ; clock_in     ; clock_in    ; 1.000        ; 0.020      ; 5.775      ;
; -4.722 ; timer:inst11|cnt_divider[6] ; timer:inst11|data_four[6]  ; clock_in     ; clock_in    ; 1.000        ; 0.022      ; 5.776      ;
; -4.719 ; timer:inst11|cnt_divider[6] ; timer:inst11|data_four[4]  ; clock_in     ; clock_in    ; 1.000        ; 0.022      ; 5.773      ;
; -4.718 ; timer:inst11|cnt_divider[7] ; timer:inst11|data_four[5]  ; clock_in     ; clock_in    ; 1.000        ; 0.022      ; 5.772      ;
; -4.714 ; timer:inst11|cnt_divider[5] ; timer:inst11|data_three[2] ; clock_in     ; clock_in    ; 1.000        ; 0.018      ; 5.764      ;
; -4.714 ; timer:inst11|cnt_divider[5] ; timer:inst11|data_three[4] ; clock_in     ; clock_in    ; 1.000        ; 0.018      ; 5.764      ;
; -4.713 ; timer:inst11|cnt_divider[6] ; timer:inst11|data_three[3] ; clock_in     ; clock_in    ; 1.000        ; 0.020      ; 5.765      ;
; -4.710 ; timer:inst11|cnt_divider[0] ; timer:inst11|data_two[4]   ; clock_in     ; clock_in    ; 1.000        ; 0.027      ; 5.769      ;
; -4.709 ; timer:inst11|cnt_divider[0] ; timer:inst11|data_two[2]   ; clock_in     ; clock_in    ; 1.000        ; 0.027      ; 5.768      ;
; -4.703 ; timer:inst11|sec_e[0]       ; timer:inst11|data_four[5]  ; clock_in     ; clock_in    ; 1.000        ; 0.014      ; 5.749      ;
; -4.701 ; timer:inst11|cnt_divider[5] ; timer:inst11|data_four[5]  ; clock_in     ; clock_in    ; 1.000        ; 0.020      ; 5.753      ;
; -4.697 ; timer:inst11|cnt_divider[4] ; timer:inst11|data_four[2]  ; clock_in     ; clock_in    ; 1.000        ; 0.020      ; 5.749      ;
; -4.696 ; timer:inst11|cnt_divider[4] ; timer:inst11|data_four[7]  ; clock_in     ; clock_in    ; 1.000        ; 0.020      ; 5.748      ;
; -4.694 ; timer:inst11|cnt_divider[1] ; timer:inst11|data_four[1]  ; clock_in     ; clock_in    ; 1.000        ; 0.021      ; 5.747      ;
; -4.693 ; timer:inst11|sec_e[0]       ; timer:inst11|data_three[2] ; clock_in     ; clock_in    ; 1.000        ; 0.012      ; 5.737      ;
; -4.693 ; timer:inst11|sec_e[0]       ; timer:inst11|data_three[4] ; clock_in     ; clock_in    ; 1.000        ; 0.012      ; 5.737      ;
; -4.692 ; timer:inst11|cnt_divider[7] ; timer:inst11|data_four[2]  ; clock_in     ; clock_in    ; 1.000        ; 0.022      ; 5.746      ;
; -4.692 ; timer:inst11|cnt_divider[4] ; timer:inst11|data_four[6]  ; clock_in     ; clock_in    ; 1.000        ; 0.020      ; 5.744      ;
; -4.691 ; timer:inst11|cnt_divider[7] ; timer:inst11|data_four[7]  ; clock_in     ; clock_in    ; 1.000        ; 0.022      ; 5.745      ;
; -4.689 ; timer:inst11|cnt_divider[4] ; timer:inst11|data_four[4]  ; clock_in     ; clock_in    ; 1.000        ; 0.020      ; 5.741      ;
; -4.687 ; timer:inst11|cnt_divider[7] ; timer:inst11|data_four[6]  ; clock_in     ; clock_in    ; 1.000        ; 0.022      ; 5.741      ;
; -4.684 ; timer:inst11|cnt_divider[7] ; timer:inst11|data_four[4]  ; clock_in     ; clock_in    ; 1.000        ; 0.022      ; 5.738      ;
; -4.683 ; timer:inst11|cnt_divider[0] ; timer:inst11|data_three[0] ; clock_in     ; clock_in    ; 1.000        ; 0.018      ; 5.733      ;
; -4.683 ; timer:inst11|cnt_divider[4] ; timer:inst11|data_three[3] ; clock_in     ; clock_in    ; 1.000        ; 0.018      ; 5.733      ;
; -4.678 ; timer:inst11|cnt_divider[7] ; timer:inst11|data_three[3] ; clock_in     ; clock_in    ; 1.000        ; 0.020      ; 5.730      ;
; -4.677 ; timer:inst11|sec_e[0]       ; timer:inst11|data_four[2]  ; clock_in     ; clock_in    ; 1.000        ; 0.014      ; 5.723      ;
; -4.676 ; timer:inst11|sec_e[0]       ; timer:inst11|data_four[7]  ; clock_in     ; clock_in    ; 1.000        ; 0.014      ; 5.722      ;
; -4.675 ; timer:inst11|cnt_divider[5] ; timer:inst11|data_four[2]  ; clock_in     ; clock_in    ; 1.000        ; 0.020      ; 5.727      ;
; -4.674 ; timer:inst11|cnt_divider[5] ; timer:inst11|data_four[7]  ; clock_in     ; clock_in    ; 1.000        ; 0.020      ; 5.726      ;
; -4.673 ; timer:inst11|cnt_divider[1] ; timer:inst11|data_two[4]   ; clock_in     ; clock_in    ; 1.000        ; 0.027      ; 5.732      ;
; -4.672 ; timer:inst11|sec_e[0]       ; timer:inst11|data_four[6]  ; clock_in     ; clock_in    ; 1.000        ; 0.014      ; 5.718      ;
; -4.672 ; timer:inst11|cnt_divider[1] ; timer:inst11|data_two[2]   ; clock_in     ; clock_in    ; 1.000        ; 0.027      ; 5.731      ;
; -4.670 ; timer:inst11|cnt_divider[5] ; timer:inst11|data_four[6]  ; clock_in     ; clock_in    ; 1.000        ; 0.020      ; 5.722      ;
; -4.669 ; timer:inst11|sec_e[0]       ; timer:inst11|data_four[4]  ; clock_in     ; clock_in    ; 1.000        ; 0.014      ; 5.715      ;
; -4.667 ; timer:inst11|cnt_divider[5] ; timer:inst11|data_four[4]  ; clock_in     ; clock_in    ; 1.000        ; 0.020      ; 5.719      ;
; -4.667 ; timer:inst11|sec_e[1]       ; timer:inst11|data_four[5]  ; clock_in     ; clock_in    ; 1.000        ; 0.014      ; 5.713      ;
; -4.664 ; timer:inst11|sec_d[0]       ; timer:inst11|data_four[5]  ; clock_in     ; clock_in    ; 1.000        ; -0.019     ; 5.677      ;
; -4.662 ; timer:inst11|cnt_divider[2] ; timer:inst11|data_four[1]  ; clock_in     ; clock_in    ; 1.000        ; 0.021      ; 5.715      ;
; -4.661 ; timer:inst11|cnt_divider[5] ; timer:inst11|data_three[3] ; clock_in     ; clock_in    ; 1.000        ; 0.018      ; 5.711      ;
; -4.657 ; timer:inst11|sec_e[1]       ; timer:inst11|data_three[2] ; clock_in     ; clock_in    ; 1.000        ; 0.012      ; 5.701      ;
; -4.657 ; timer:inst11|sec_e[1]       ; timer:inst11|data_three[4] ; clock_in     ; clock_in    ; 1.000        ; 0.012      ; 5.701      ;
; -4.646 ; timer:inst11|cnt_divider[1] ; timer:inst11|data_three[0] ; clock_in     ; clock_in    ; 1.000        ; 0.018      ; 5.696      ;
; -4.642 ; timer:inst11|sec_e[2]       ; timer:inst11|data_four[5]  ; clock_in     ; clock_in    ; 1.000        ; 0.014      ; 5.688      ;
; -4.641 ; timer:inst11|cnt_divider[8] ; timer:inst11|data_three[2] ; clock_in     ; clock_in    ; 1.000        ; 0.020      ; 5.693      ;
; -4.641 ; timer:inst11|cnt_divider[8] ; timer:inst11|data_three[4] ; clock_in     ; clock_in    ; 1.000        ; 0.020      ; 5.693      ;
; -4.641 ; timer:inst11|cnt_divider[2] ; timer:inst11|data_two[4]   ; clock_in     ; clock_in    ; 1.000        ; 0.027      ; 5.700      ;
; -4.641 ; timer:inst11|sec_e[1]       ; timer:inst11|data_four[2]  ; clock_in     ; clock_in    ; 1.000        ; 0.014      ; 5.687      ;
; -4.640 ; timer:inst11|sec_e[0]       ; timer:inst11|data_three[3] ; clock_in     ; clock_in    ; 1.000        ; 0.012      ; 5.684      ;
; -4.640 ; timer:inst11|cnt_divider[3] ; timer:inst11|data_four[1]  ; clock_in     ; clock_in    ; 1.000        ; 0.021      ; 5.693      ;
; -4.640 ; timer:inst11|cnt_divider[2] ; timer:inst11|data_two[2]   ; clock_in     ; clock_in    ; 1.000        ; 0.027      ; 5.699      ;
; -4.640 ; timer:inst11|sec_e[1]       ; timer:inst11|data_four[7]  ; clock_in     ; clock_in    ; 1.000        ; 0.014      ; 5.686      ;
; -4.638 ; timer:inst11|sec_d[0]       ; timer:inst11|data_four[2]  ; clock_in     ; clock_in    ; 1.000        ; -0.019     ; 5.651      ;
; -4.637 ; timer:inst11|sec_d[0]       ; timer:inst11|data_four[7]  ; clock_in     ; clock_in    ; 1.000        ; -0.019     ; 5.650      ;
; -4.636 ; timer:inst11|sec_e[1]       ; timer:inst11|data_four[6]  ; clock_in     ; clock_in    ; 1.000        ; 0.014      ; 5.682      ;
; -4.633 ; timer:inst11|sec_d[0]       ; timer:inst11|data_four[6]  ; clock_in     ; clock_in    ; 1.000        ; -0.019     ; 5.646      ;
; -4.633 ; timer:inst11|sec_e[1]       ; timer:inst11|data_four[4]  ; clock_in     ; clock_in    ; 1.000        ; 0.014      ; 5.679      ;
; -4.632 ; timer:inst11|sec_e[2]       ; timer:inst11|data_three[2] ; clock_in     ; clock_in    ; 1.000        ; 0.012      ; 5.676      ;
; -4.632 ; timer:inst11|sec_e[2]       ; timer:inst11|data_three[4] ; clock_in     ; clock_in    ; 1.000        ; 0.012      ; 5.676      ;
+--------+-----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'divider_clock:inst5|div_clk'                                                                                                                                  ;
+--------+---------------------------------+----------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                          ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+----------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; -0.383 ; tm1637:inst4|cur_state.S_START  ; tm1637:inst4|sda_en~reg0         ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.000      ; 1.415      ;
; -0.373 ; tm1637:inst4|cur_state.S_ACK2   ; tm1637:inst4|sda_en~reg0         ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.000      ; 1.405      ;
; -0.368 ; tm1637:inst4|cur_state.S_WRITE1 ; tm1637:inst4|sda_en~reg0         ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.001      ; 1.401      ;
; -0.366 ; tm1637:inst4|wait_count[4]      ; tm1637:inst4|cur_state.S_WRITE1  ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.003      ; 1.401      ;
; -0.340 ; tm1637:inst4|wait_count[5]      ; tm1637:inst4|cur_state.S_WRITE1  ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.003      ; 1.375      ;
; -0.327 ; tm1637:inst4|wait_count[0]      ; tm1637:inst4|wait_count[7]       ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.000      ; 1.359      ;
; -0.288 ; tm1637:inst4|wait_count[0]      ; tm1637:inst4|wait_count[9]       ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.001      ; 1.321      ;
; -0.286 ; tm1637:inst4|wait_count[1]      ; tm1637:inst4|wait_count[7]       ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.000      ; 1.318      ;
; -0.285 ; tm1637:inst4|wait_count[0]      ; tm1637:inst4|cur_state.S_WRITE1  ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.003      ; 1.320      ;
; -0.281 ; tm1637:inst4|wait_count[4]      ; tm1637:inst4|cur_state.S_IDLE    ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.004      ; 1.317      ;
; -0.273 ; tm1637:inst4|wait_count[7]      ; tm1637:inst4|cur_state.S_WRITE1  ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.003      ; 1.308      ;
; -0.273 ; tm1637:inst4|wait_count[1]      ; tm1637:inst4|cur_state.S_WRITE1  ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.003      ; 1.308      ;
; -0.255 ; tm1637:inst4|wait_count[4]      ; tm1637:inst4|cur_state.S_WRITE3  ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.003      ; 1.290      ;
; -0.255 ; tm1637:inst4|wait_count[5]      ; tm1637:inst4|cur_state.S_IDLE    ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.004      ; 1.291      ;
; -0.253 ; tm1637:inst4|cur_state.S_STOP3  ; tm1637:inst4|sda_en~reg0         ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.001      ; 1.286      ;
; -0.252 ; tm1637:inst4|wait_count[4]      ; tm1637:inst4|cur_state.S_STOP3   ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.003      ; 1.287      ;
; -0.250 ; tm1637:inst4|cur_state.S_STOP1  ; tm1637:inst4|sda_en~reg0         ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.000      ; 1.282      ;
; -0.247 ; tm1637:inst4|wait_count[4]      ; tm1637:inst4|cur_state.S_ACK2    ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.004      ; 1.283      ;
; -0.247 ; tm1637:inst4|wait_count[4]      ; tm1637:inst4|cur_state.S_STOP1   ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.004      ; 1.283      ;
; -0.247 ; tm1637:inst4|wait_count[2]      ; tm1637:inst4|wait_count[7]       ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.000      ; 1.279      ;
; -0.247 ; tm1637:inst4|wait_count[1]      ; tm1637:inst4|wait_count[9]       ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.001      ; 1.280      ;
; -0.238 ; tm1637:inst4|wait_count[0]      ; tm1637:inst4|wait_count[6]       ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.000      ; 1.270      ;
; -0.237 ; reset:inst3|reset               ; tm1637:inst4|write_stop_bit      ; clock_in                    ; divider_clock:inst5|div_clk ; 1.000        ; 0.052      ; 1.321      ;
; -0.237 ; reset:inst3|reset               ; tm1637:inst4|write_byte[0]       ; clock_in                    ; divider_clock:inst5|div_clk ; 1.000        ; 0.052      ; 1.321      ;
; -0.237 ; reset:inst3|reset               ; tm1637:inst4|write_byte[1]       ; clock_in                    ; divider_clock:inst5|div_clk ; 1.000        ; 0.052      ; 1.321      ;
; -0.237 ; reset:inst3|reset               ; tm1637:inst4|write_byte[2]       ; clock_in                    ; divider_clock:inst5|div_clk ; 1.000        ; 0.052      ; 1.321      ;
; -0.237 ; reset:inst3|reset               ; tm1637:inst4|write_byte[6]       ; clock_in                    ; divider_clock:inst5|div_clk ; 1.000        ; 0.052      ; 1.321      ;
; -0.237 ; reset:inst3|reset               ; tm1637:inst4|write_byte[4]       ; clock_in                    ; divider_clock:inst5|div_clk ; 1.000        ; 0.052      ; 1.321      ;
; -0.237 ; reset:inst3|reset               ; tm1637:inst4|write_byte[5]       ; clock_in                    ; divider_clock:inst5|div_clk ; 1.000        ; 0.052      ; 1.321      ;
; -0.237 ; reset:inst3|reset               ; tm1637:inst4|write_byte[7]       ; clock_in                    ; divider_clock:inst5|div_clk ; 1.000        ; 0.052      ; 1.321      ;
; -0.232 ; control_tm1637:inst|data_latch  ; tm1637:inst4|write_stop_bit      ; clock_in                    ; divider_clock:inst5|div_clk ; 1.000        ; 0.063      ; 1.327      ;
; -0.232 ; control_tm1637:inst|data_latch  ; tm1637:inst4|write_byte[0]       ; clock_in                    ; divider_clock:inst5|div_clk ; 1.000        ; 0.063      ; 1.327      ;
; -0.232 ; control_tm1637:inst|data_latch  ; tm1637:inst4|write_byte[1]       ; clock_in                    ; divider_clock:inst5|div_clk ; 1.000        ; 0.063      ; 1.327      ;
; -0.232 ; control_tm1637:inst|data_latch  ; tm1637:inst4|write_byte[2]       ; clock_in                    ; divider_clock:inst5|div_clk ; 1.000        ; 0.063      ; 1.327      ;
; -0.232 ; control_tm1637:inst|data_latch  ; tm1637:inst4|write_byte[6]       ; clock_in                    ; divider_clock:inst5|div_clk ; 1.000        ; 0.063      ; 1.327      ;
; -0.232 ; control_tm1637:inst|data_latch  ; tm1637:inst4|write_byte[4]       ; clock_in                    ; divider_clock:inst5|div_clk ; 1.000        ; 0.063      ; 1.327      ;
; -0.232 ; control_tm1637:inst|data_latch  ; tm1637:inst4|write_byte[5]       ; clock_in                    ; divider_clock:inst5|div_clk ; 1.000        ; 0.063      ; 1.327      ;
; -0.232 ; control_tm1637:inst|data_latch  ; tm1637:inst4|write_byte[7]       ; clock_in                    ; divider_clock:inst5|div_clk ; 1.000        ; 0.063      ; 1.327      ;
; -0.229 ; tm1637:inst4|wait_count[5]      ; tm1637:inst4|cur_state.S_WRITE3  ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.003      ; 1.264      ;
; -0.226 ; tm1637:inst4|wait_count[5]      ; tm1637:inst4|cur_state.S_STOP3   ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.003      ; 1.261      ;
; -0.223 ; tm1637:inst4|wait_count[9]      ; tm1637:inst4|cur_state.S_WRITE1  ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.002      ; 1.257      ;
; -0.221 ; tm1637:inst4|wait_count[3]      ; tm1637:inst4|wait_count[7]       ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.000      ; 1.253      ;
; -0.221 ; tm1637:inst4|wait_count[5]      ; tm1637:inst4|cur_state.S_ACK2    ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.004      ; 1.257      ;
; -0.221 ; tm1637:inst4|wait_count[5]      ; tm1637:inst4|cur_state.S_STOP1   ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.004      ; 1.257      ;
; -0.218 ; tm1637:inst4|wait_count[6]      ; tm1637:inst4|cur_state.S_WRITE1  ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.003      ; 1.253      ;
; -0.215 ; tm1637:inst4|write_bit_count[0] ; tm1637:inst4|sda_en~reg0         ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.002      ; 1.249      ;
; -0.210 ; tm1637:inst4|cur_state.S_ACK    ; tm1637:inst4|sda_en~reg0         ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.004      ; 1.246      ;
; -0.208 ; tm1637:inst4|wait_count[2]      ; tm1637:inst4|wait_count[9]       ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.001      ; 1.241      ;
; -0.204 ; tm1637:inst4|write_bit_count[1] ; tm1637:inst4|cur_state.S_WRITE1  ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.001      ; 1.237      ;
; -0.200 ; tm1637:inst4|wait_count[0]      ; tm1637:inst4|cur_state.S_IDLE    ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.004      ; 1.236      ;
; -0.199 ; tm1637:inst4|wait_count[2]      ; tm1637:inst4|cur_state.S_WRITE1  ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.003      ; 1.234      ;
; -0.197 ; tm1637:inst4|wait_count[1]      ; tm1637:inst4|wait_count[6]       ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.000      ; 1.229      ;
; -0.194 ; tm1637:inst4|wait_count[4]      ; tm1637:inst4|wait_count[7]       ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.000      ; 1.226      ;
; -0.191 ; tm1637:inst4|wait_count[0]      ; tm1637:inst4|wait_count[5]       ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.000      ; 1.223      ;
; -0.188 ; tm1637:inst4|wait_count[7]      ; tm1637:inst4|cur_state.S_IDLE    ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.004      ; 1.224      ;
; -0.188 ; tm1637:inst4|wait_count[1]      ; tm1637:inst4|cur_state.S_IDLE    ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.004      ; 1.224      ;
; -0.182 ; tm1637:inst4|wait_count[3]      ; tm1637:inst4|wait_count[9]       ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.001      ; 1.215      ;
; -0.178 ; tm1637:inst4|wait_count[8]      ; tm1637:inst4|cur_state.S_WRITE1  ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.002      ; 1.212      ;
; -0.176 ; control_tm1637:inst|data_latch  ; tm1637:inst4|sda_en~reg0         ; clock_in                    ; divider_clock:inst5|div_clk ; 1.000        ; 0.064      ; 1.272      ;
; -0.174 ; tm1637:inst4|wait_count[0]      ; tm1637:inst4|wait_count[8]       ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.001      ; 1.207      ;
; -0.174 ; tm1637:inst4|write_bit_count[1] ; tm1637:inst4|next_state.S_IDLE   ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.001      ; 1.207      ;
; -0.174 ; tm1637:inst4|wait_count[0]      ; tm1637:inst4|cur_state.S_WRITE3  ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.003      ; 1.209      ;
; -0.171 ; tm1637:inst4|wait_count[0]      ; tm1637:inst4|cur_state.S_STOP3   ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.003      ; 1.206      ;
; -0.166 ; tm1637:inst4|wait_count[0]      ; tm1637:inst4|cur_state.S_ACK2    ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.004      ; 1.202      ;
; -0.166 ; tm1637:inst4|wait_count[0]      ; tm1637:inst4|cur_state.S_STOP1   ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.004      ; 1.202      ;
; -0.162 ; tm1637:inst4|wait_count[0]      ; tm1637:inst4|wait_count[4]       ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.000      ; 1.194      ;
; -0.162 ; tm1637:inst4|wait_count[7]      ; tm1637:inst4|cur_state.S_WRITE3  ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.003      ; 1.197      ;
; -0.162 ; tm1637:inst4|wait_count[1]      ; tm1637:inst4|cur_state.S_WRITE3  ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.003      ; 1.197      ;
; -0.159 ; tm1637:inst4|wait_count[7]      ; tm1637:inst4|cur_state.S_STOP3   ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.003      ; 1.194      ;
; -0.159 ; tm1637:inst4|wait_count[1]      ; tm1637:inst4|cur_state.S_STOP3   ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.003      ; 1.194      ;
; -0.158 ; tm1637:inst4|wait_count[2]      ; tm1637:inst4|wait_count[6]       ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.000      ; 1.190      ;
; -0.155 ; tm1637:inst4|wait_count[4]      ; tm1637:inst4|wait_count[9]       ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.001      ; 1.188      ;
; -0.154 ; tm1637:inst4|wait_count[7]      ; tm1637:inst4|cur_state.S_ACK2    ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.004      ; 1.190      ;
; -0.154 ; tm1637:inst4|wait_count[7]      ; tm1637:inst4|cur_state.S_STOP1   ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.004      ; 1.190      ;
; -0.154 ; tm1637:inst4|wait_count[1]      ; tm1637:inst4|cur_state.S_ACK2    ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.004      ; 1.190      ;
; -0.154 ; tm1637:inst4|wait_count[1]      ; tm1637:inst4|cur_state.S_STOP1   ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.004      ; 1.190      ;
; -0.152 ; tm1637:inst4|cur_state.S_IDLE   ; tm1637:inst4|sda_en~reg0         ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.000      ; 1.184      ;
; -0.151 ; tm1637:inst4|wait_count[3]      ; tm1637:inst4|cur_state.S_WRITE1  ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.003      ; 1.186      ;
; -0.150 ; tm1637:inst4|wait_count[1]      ; tm1637:inst4|wait_count[5]       ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.000      ; 1.182      ;
; -0.150 ; reset:inst3|reset               ; tm1637:inst4|next_state.S_WRITE  ; clock_in                    ; divider_clock:inst5|div_clk ; 1.000        ; 0.051      ; 1.233      ;
; -0.150 ; reset:inst3|reset               ; tm1637:inst4|write_bit_count[1]  ; clock_in                    ; divider_clock:inst5|div_clk ; 1.000        ; 0.051      ; 1.233      ;
; -0.150 ; reset:inst3|reset               ; tm1637:inst4|write_bit_count[2]  ; clock_in                    ; divider_clock:inst5|div_clk ; 1.000        ; 0.051      ; 1.233      ;
; -0.150 ; reset:inst3|reset               ; tm1637:inst4|next_state.S_WRITE1 ; clock_in                    ; divider_clock:inst5|div_clk ; 1.000        ; 0.051      ; 1.233      ;
; -0.150 ; reset:inst3|reset               ; tm1637:inst4|next_state.S_ACK1   ; clock_in                    ; divider_clock:inst5|div_clk ; 1.000        ; 0.051      ; 1.233      ;
; -0.150 ; reset:inst3|reset               ; tm1637:inst4|next_state.S_ACK2   ; clock_in                    ; divider_clock:inst5|div_clk ; 1.000        ; 0.051      ; 1.233      ;
; -0.150 ; reset:inst3|reset               ; tm1637:inst4|next_state.S_STOP   ; clock_in                    ; divider_clock:inst5|div_clk ; 1.000        ; 0.051      ; 1.233      ;
; -0.150 ; reset:inst3|reset               ; tm1637:inst4|next_state.S_STOP2  ; clock_in                    ; divider_clock:inst5|div_clk ; 1.000        ; 0.051      ; 1.233      ;
; -0.150 ; reset:inst3|reset               ; tm1637:inst4|next_state.S_STOP3  ; clock_in                    ; divider_clock:inst5|div_clk ; 1.000        ; 0.051      ; 1.233      ;
; -0.150 ; reset:inst3|reset               ; tm1637:inst4|write_bit_count[0]  ; clock_in                    ; divider_clock:inst5|div_clk ; 1.000        ; 0.051      ; 1.233      ;
; -0.150 ; reset:inst3|reset               ; tm1637:inst4|write_byte[3]       ; clock_in                    ; divider_clock:inst5|div_clk ; 1.000        ; 0.051      ; 1.233      ;
; -0.149 ; tm1637:inst4|wait_count[5]      ; tm1637:inst4|wait_count[7]       ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 1.000        ; 0.000      ; 1.181      ;
; -0.146 ; reset:inst3|reset               ; tm1637:inst4|wait_count[0]       ; clock_in                    ; divider_clock:inst5|div_clk ; 1.000        ; 0.049      ; 1.227      ;
; -0.146 ; reset:inst3|reset               ; tm1637:inst4|wait_count[1]       ; clock_in                    ; divider_clock:inst5|div_clk ; 1.000        ; 0.049      ; 1.227      ;
; -0.146 ; reset:inst3|reset               ; tm1637:inst4|wait_count[2]       ; clock_in                    ; divider_clock:inst5|div_clk ; 1.000        ; 0.049      ; 1.227      ;
; -0.146 ; reset:inst3|reset               ; tm1637:inst4|wait_count[3]       ; clock_in                    ; divider_clock:inst5|div_clk ; 1.000        ; 0.049      ; 1.227      ;
; -0.146 ; reset:inst3|reset               ; tm1637:inst4|wait_count[4]       ; clock_in                    ; divider_clock:inst5|div_clk ; 1.000        ; 0.049      ; 1.227      ;
; -0.146 ; reset:inst3|reset               ; tm1637:inst4|wait_count[5]       ; clock_in                    ; divider_clock:inst5|div_clk ; 1.000        ; 0.049      ; 1.227      ;
; -0.146 ; reset:inst3|reset               ; tm1637:inst4|wait_count[6]       ; clock_in                    ; divider_clock:inst5|div_clk ; 1.000        ; 0.049      ; 1.227      ;
; -0.146 ; reset:inst3|reset               ; tm1637:inst4|wait_count[7]       ; clock_in                    ; divider_clock:inst5|div_clk ; 1.000        ; 0.049      ; 1.227      ;
; -0.146 ; reset:inst3|reset               ; tm1637:inst4|next_state.S_ACK    ; clock_in                    ; divider_clock:inst5|div_clk ; 1.000        ; 0.049      ; 1.227      ;
+--------+---------------------------------+----------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock_in'                                                                                                                                 ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; reset:inst3|cnt_divider[0]            ; reset:inst3|cnt_divider[0]            ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reset:inst3|flag_fin                  ; reset:inst3|flag_fin                  ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; key:inst2|cnt_divider[6]              ; key:inst2|cnt_divider[6]              ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; key:inst2|cnt_divider[7]              ; key:inst2|cnt_divider[7]              ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; key:inst2|cnt_divider[8]              ; key:inst2|cnt_divider[8]              ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; key:inst2|cnt_divider[9]              ; key:inst2|cnt_divider[9]              ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; key:inst2|cnt_divider[10]             ; key:inst2|cnt_divider[10]             ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; key:inst2|cnt_divider[23]             ; key:inst2|cnt_divider[23]             ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; key:inst2|cnt_divider[25]             ; key:inst2|cnt_divider[25]             ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; key:inst2|cnt_divider[24]             ; key:inst2|cnt_divider[24]             ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; key:inst2|cnt_divider[26]             ; key:inst2|cnt_divider[26]             ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; key:inst2|cnt_divider[28]             ; key:inst2|cnt_divider[28]             ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; key:inst2|cnt_divider[27]             ; key:inst2|cnt_divider[27]             ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; key:inst2|cnt_divider[29]             ; key:inst2|cnt_divider[29]             ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; key:inst2|cnt_divider[30]             ; key:inst2|cnt_divider[30]             ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; key:inst2|cnt_divider[12]             ; key:inst2|cnt_divider[12]             ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; key:inst2|cnt_divider[13]             ; key:inst2|cnt_divider[13]             ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; key:inst2|cnt_divider[14]             ; key:inst2|cnt_divider[14]             ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; key:inst2|cnt_divider[18]             ; key:inst2|cnt_divider[18]             ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; key:inst2|cnt_divider[19]             ; key:inst2|cnt_divider[19]             ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; key:inst2|cnt_divider[15]             ; key:inst2|cnt_divider[15]             ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; key:inst2|cnt_divider[17]             ; key:inst2|cnt_divider[17]             ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; key:inst2|cnt_divider[16]             ; key:inst2|cnt_divider[16]             ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; key:inst2|cnt_divider[22]             ; key:inst2|cnt_divider[22]             ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; key:inst2|cnt_divider[20]             ; key:inst2|cnt_divider[20]             ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; key:inst2|cnt_divider[21]             ; key:inst2|cnt_divider[21]             ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; key:inst2|button_on                   ; key:inst2|button_on                   ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; divider_clock:inst5|bit_divider       ; divider_clock:inst5|bit_divider       ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; control_tm1637:inst|time_wait[31]     ; control_tm1637:inst|time_wait[31]     ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; control_tm1637:inst|cur_state.S_WAIT1 ; control_tm1637:inst|cur_state.S_WAIT1 ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; control_tm1637:inst|cur_state.S_WAIT2 ; control_tm1637:inst|cur_state.S_WAIT2 ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; control_tm1637:inst|cur_state.S_WAIT3 ; control_tm1637:inst|cur_state.S_WAIT3 ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; control_tm1637:inst|cur_state.S_WAIT4 ; control_tm1637:inst|cur_state.S_WAIT4 ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; control_tm1637:inst|cur_state.S_WAIT5 ; control_tm1637:inst|cur_state.S_WAIT5 ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; control_tm1637:inst|cur_state.S_WAIT6 ; control_tm1637:inst|cur_state.S_WAIT6 ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; control_tm1637:inst|cur_state.S_WAIT7 ; control_tm1637:inst|cur_state.S_WAIT7 ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; control_tm1637:inst|cur_state.S_WAIT8 ; control_tm1637:inst|cur_state.S_WAIT8 ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; control_tm1637:inst|cur_state.S_WAIT9 ; control_tm1637:inst|cur_state.S_WAIT9 ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; control_tm1637:inst|cur_state.S_WAITA ; control_tm1637:inst|cur_state.S_WAITA ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; control_tm1637:inst|cur_state.S_WAITB ; control_tm1637:inst|cur_state.S_WAITB ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; control_tm1637:inst|cur_state.S_WAITC ; control_tm1637:inst|cur_state.S_WAITC ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; control_tm1637:inst|data_stop_bit     ; control_tm1637:inst|data_stop_bit     ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; control_tm1637:inst|cur_state.S_WAITD ; control_tm1637:inst|cur_state.S_WAITD ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; control_tm1637:inst|cur_state.S_WAITE ; control_tm1637:inst|cur_state.S_WAITE ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; control_tm1637:inst|data_latch        ; control_tm1637:inst|data_latch        ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; timer:inst11|sec_e[9]                 ; timer:inst11|sec_e[9]                 ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; timer:inst11|sec_e[11]                ; timer:inst11|sec_e[11]                ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; timer:inst11|sec_e[13]                ; timer:inst11|sec_e[13]                ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; timer:inst11|sec_e[14]                ; timer:inst11|sec_e[14]                ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; timer:inst11|sec_e[28]                ; timer:inst11|sec_e[28]                ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; timer:inst11|sec_d[7]                 ; timer:inst11|sec_d[7]                 ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; timer:inst11|sec_d[12]                ; timer:inst11|sec_d[12]                ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; timer:inst11|sec_d[14]                ; timer:inst11|sec_d[14]                ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; timer:inst11|sec_d[15]                ; timer:inst11|sec_d[15]                ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; timer:inst11|sec_d[19]                ; timer:inst11|sec_d[19]                ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; timer:inst11|sec_d[20]                ; timer:inst11|sec_d[20]                ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; timer:inst11|sec_d[21]                ; timer:inst11|sec_d[21]                ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; timer:inst11|sec_d[27]                ; timer:inst11|sec_d[27]                ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; timer:inst11|min_e[6]                 ; timer:inst11|min_e[6]                 ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; timer:inst11|min_e[12]                ; timer:inst11|min_e[12]                ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; timer:inst11|min_e[13]                ; timer:inst11|min_e[13]                ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; timer:inst11|min_e[29]                ; timer:inst11|min_e[29]                ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; timer:inst11|min_e[30]                ; timer:inst11|min_e[30]                ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; timer:inst11|min_e[31]                ; timer:inst11|min_e[31]                ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; timer:inst11|min_d[17]                ; timer:inst11|min_d[17]                ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; timer:inst11|min_d[4]                 ; timer:inst11|min_d[4]                 ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; timer:inst11|min_d[5]                 ; timer:inst11|min_d[5]                 ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; timer:inst11|min_d[6]                 ; timer:inst11|min_d[6]                 ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; timer:inst11|min_d[9]                 ; timer:inst11|min_d[9]                 ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; timer:inst11|min_d[14]                ; timer:inst11|min_d[14]                ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; timer:inst11|min_d[16]                ; timer:inst11|min_d[16]                ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; timer:inst11|min_d[18]                ; timer:inst11|min_d[18]                ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; timer:inst11|min_d[19]                ; timer:inst11|min_d[19]                ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; timer:inst11|min_d[20]                ; timer:inst11|min_d[20]                ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; timer:inst11|min_d[21]                ; timer:inst11|min_d[21]                ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; timer:inst11|min_d[25]                ; timer:inst11|min_d[25]                ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; timer:inst11|min_d[27]                ; timer:inst11|min_d[27]                ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; timer:inst11|min_d[29]                ; timer:inst11|min_d[29]                ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; timer:inst11|min_d[30]                ; timer:inst11|min_d[30]                ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; timer:inst11|min_d[28]                ; timer:inst11|min_d[28]                ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.367      ;
; 0.243 ; reset:inst3|cnt_divider[31]           ; reset:inst3|cnt_divider[31]           ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; divider_clock:inst5|cnt_divider[31]   ; divider_clock:inst5|cnt_divider[31]   ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.395      ;
; 0.250 ; control_tm1637:inst|cur_state.S_WAITA ; control_tm1637:inst|cur_state.S_WAITB ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.402      ;
; 0.255 ; control_tm1637:inst|cur_state.S_WAIT4 ; control_tm1637:inst|cur_state.S_WAIT5 ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.407      ;
; 0.261 ; divider_clock:inst5|bit_divider       ; divider_clock:inst5|div_clk           ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.413      ;
; 0.355 ; divider_clock:inst5|cnt_divider[0]    ; divider_clock:inst5|cnt_divider[0]    ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.507      ;
; 0.355 ; divider_clock:inst5|cnt_divider[16]   ; divider_clock:inst5|cnt_divider[16]   ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.507      ;
; 0.357 ; reset:inst3|cnt_divider[11]           ; reset:inst3|cnt_divider[11]           ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.509      ;
; 0.358 ; reset:inst3|cnt_divider[2]            ; reset:inst3|cnt_divider[2]            ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; reset:inst3|cnt_divider[4]            ; reset:inst3|cnt_divider[4]            ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; reset:inst3|cnt_divider[17]           ; reset:inst3|cnt_divider[17]           ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; divider_clock:inst5|cnt_divider[1]    ; divider_clock:inst5|cnt_divider[1]    ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; divider_clock:inst5|cnt_divider[17]   ; divider_clock:inst5|cnt_divider[17]   ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; reset:inst3|cnt_divider[18]           ; reset:inst3|cnt_divider[18]           ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; reset:inst3|cnt_divider[25]           ; reset:inst3|cnt_divider[25]           ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; reset:inst3|cnt_divider[27]           ; reset:inst3|cnt_divider[27]           ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; divider_clock:inst5|cnt_divider[2]    ; divider_clock:inst5|cnt_divider[2]    ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; divider_clock:inst5|cnt_divider[9]    ; divider_clock:inst5|cnt_divider[9]    ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; divider_clock:inst5|cnt_divider[11]   ; divider_clock:inst5|cnt_divider[11]   ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; divider_clock:inst5|cnt_divider[18]   ; divider_clock:inst5|cnt_divider[18]   ; clock_in     ; clock_in    ; 0.000        ; 0.000      ; 0.512      ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'divider_clock:inst5|div_clk'                                                                                                                                   ;
+-------+----------------------------------+----------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; 0.215 ; tm1637:inst4|cur_state.S_WAIT1   ; tm1637:inst4|cur_state.S_WAIT1   ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tm1637:inst4|next_state.S_WRITE  ; tm1637:inst4|next_state.S_WRITE  ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tm1637:inst4|write_bit_count[1]  ; tm1637:inst4|write_bit_count[1]  ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tm1637:inst4|write_bit_count[2]  ; tm1637:inst4|write_bit_count[2]  ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tm1637:inst4|next_state.S_WRITE1 ; tm1637:inst4|next_state.S_WRITE1 ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tm1637:inst4|next_state.S_WRITE2 ; tm1637:inst4|next_state.S_WRITE2 ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tm1637:inst4|next_state.S_WRITE3 ; tm1637:inst4|next_state.S_WRITE3 ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tm1637:inst4|wait_count[0]       ; tm1637:inst4|wait_count[0]       ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tm1637:inst4|wait_count[1]       ; tm1637:inst4|wait_count[1]       ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tm1637:inst4|wait_count[2]       ; tm1637:inst4|wait_count[2]       ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tm1637:inst4|wait_count[3]       ; tm1637:inst4|wait_count[3]       ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tm1637:inst4|wait_count[4]       ; tm1637:inst4|wait_count[4]       ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tm1637:inst4|wait_count[5]       ; tm1637:inst4|wait_count[5]       ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tm1637:inst4|wait_count[6]       ; tm1637:inst4|wait_count[6]       ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tm1637:inst4|wait_count[7]       ; tm1637:inst4|wait_count[7]       ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tm1637:inst4|wait_count[8]       ; tm1637:inst4|wait_count[8]       ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tm1637:inst4|wait_count[9]       ; tm1637:inst4|wait_count[9]       ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tm1637:inst4|next_state.S_ACK    ; tm1637:inst4|next_state.S_ACK    ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tm1637:inst4|next_state.S_ACK1   ; tm1637:inst4|next_state.S_ACK1   ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tm1637:inst4|next_state.S_ACK2   ; tm1637:inst4|next_state.S_ACK2   ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tm1637:inst4|next_state.S_STOP   ; tm1637:inst4|next_state.S_STOP   ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tm1637:inst4|next_state.S_STOP1  ; tm1637:inst4|next_state.S_STOP1  ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tm1637:inst4|next_state.S_STOP2  ; tm1637:inst4|next_state.S_STOP2  ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tm1637:inst4|next_state.S_STOP3  ; tm1637:inst4|next_state.S_STOP3  ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tm1637:inst4|next_state.S_IDLE   ; tm1637:inst4|next_state.S_IDLE   ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tm1637:inst4|busy                ; tm1637:inst4|busy                ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tm1637:inst4|write_bit_count[0]  ; tm1637:inst4|write_bit_count[0]  ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tm1637:inst4|scl_en              ; tm1637:inst4|scl_en              ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tm1637:inst4|sda_en~en           ; tm1637:inst4|sda_en~en           ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.364 ; tm1637:inst4|next_state.S_ACK    ; tm1637:inst4|cur_state.S_ACK     ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.000      ; 0.516      ;
; 0.367 ; tm1637:inst4|cur_state.S_WAIT1   ; tm1637:inst4|cur_state.S_STOP2   ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.000      ; 0.519      ;
; 0.369 ; tm1637:inst4|cur_state.S_WRITE3  ; tm1637:inst4|write_bit_count[1]  ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; -0.001     ; 0.520      ;
; 0.381 ; tm1637:inst4|write_bit_count[0]  ; tm1637:inst4|write_bit_count[1]  ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.000      ; 0.533      ;
; 0.390 ; control_tm1637:inst|data_latch   ; tm1637:inst4|cur_state.S_WRITE1  ; clock_in                    ; divider_clock:inst5|div_clk ; 0.000        ; 0.063      ; 0.605      ;
; 0.399 ; control_tm1637:inst|data_latch   ; tm1637:inst4|cur_state.S_START   ; clock_in                    ; divider_clock:inst5|div_clk ; 0.000        ; 0.064      ; 0.615      ;
; 0.440 ; tm1637:inst4|cur_state.S_WAIT    ; tm1637:inst4|wait_count[6]       ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; -0.004     ; 0.588      ;
; 0.448 ; tm1637:inst4|next_state.S_WRITE2 ; tm1637:inst4|cur_state.S_WRITE2  ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; -0.001     ; 0.599      ;
; 0.448 ; tm1637:inst4|next_state.S_STOP3  ; tm1637:inst4|cur_state.S_STOP3   ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.001      ; 0.601      ;
; 0.457 ; tm1637:inst4|write_stop_bit      ; tm1637:inst4|next_state.S_STOP   ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; -0.001     ; 0.608      ;
; 0.458 ; tm1637:inst4|cur_state.S_WAIT1   ; tm1637:inst4|wait_count[8]       ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.001      ; 0.611      ;
; 0.462 ; tm1637:inst4|cur_state.S_WAIT1   ; tm1637:inst4|wait_count[9]       ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.001      ; 0.615      ;
; 0.472 ; tm1637:inst4|cur_state.S_STOP3   ; tm1637:inst4|sda_en~reg0         ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.001      ; 0.625      ;
; 0.473 ; tm1637:inst4|cur_state.S_IDLE    ; tm1637:inst4|cur_state.S_WAIT    ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.000      ; 0.625      ;
; 0.474 ; tm1637:inst4|cur_state.S_WAIT1   ; tm1637:inst4|cur_state.S_STOP    ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; -0.001     ; 0.625      ;
; 0.475 ; tm1637:inst4|cur_state.S_WAIT1   ; tm1637:inst4|cur_state.S_ACK1    ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; -0.001     ; 0.626      ;
; 0.476 ; tm1637:inst4|cur_state.S_WAIT1   ; tm1637:inst4|cur_state.S_ACK     ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.000      ; 0.628      ;
; 0.477 ; tm1637:inst4|cur_state.S_WAIT1   ; tm1637:inst4|cur_state.S_WRITE   ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; -0.001     ; 0.628      ;
; 0.477 ; tm1637:inst4|cur_state.S_WAIT1   ; tm1637:inst4|cur_state.S_WRITE2  ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.000      ; 0.629      ;
; 0.485 ; tm1637:inst4|cur_state.S_WRITE3  ; tm1637:inst4|write_bit_count[0]  ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; -0.001     ; 0.636      ;
; 0.488 ; tm1637:inst4|cur_state.S_WRITE3  ; tm1637:inst4|write_bit_count[2]  ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; -0.001     ; 0.639      ;
; 0.491 ; tm1637:inst4|write_bit_count[1]  ; tm1637:inst4|write_bit_count[2]  ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.000      ; 0.643      ;
; 0.495 ; reset:inst3|reset                ; tm1637:inst4|cur_state.S_IDLE    ; clock_in                    ; divider_clock:inst5|div_clk ; 0.000        ; 0.053      ; 0.700      ;
; 0.497 ; tm1637:inst4|next_state.S_STOP2  ; tm1637:inst4|cur_state.S_STOP2   ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; -0.002     ; 0.647      ;
; 0.497 ; reset:inst3|reset                ; tm1637:inst4|cur_state.S_START   ; clock_in                    ; divider_clock:inst5|div_clk ; 0.000        ; 0.053      ; 0.702      ;
; 0.513 ; control_tm1637:inst|data_latch   ; tm1637:inst4|next_state.S_IDLE   ; clock_in                    ; divider_clock:inst5|div_clk ; 0.000        ; 0.063      ; 0.728      ;
; 0.516 ; tm1637:inst4|cur_state.S_WAIT1   ; tm1637:inst4|wait_count[2]       ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.000      ; 0.668      ;
; 0.516 ; tm1637:inst4|cur_state.S_WAIT    ; tm1637:inst4|cur_state.S_WAIT    ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.000      ; 0.668      ;
; 0.517 ; control_tm1637:inst|data_latch   ; tm1637:inst4|cur_state.S_WAIT    ; clock_in                    ; divider_clock:inst5|div_clk ; 0.000        ; 0.064      ; 0.733      ;
; 0.518 ; control_tm1637:inst|data_latch   ; tm1637:inst4|cur_state.S_IDLE    ; clock_in                    ; divider_clock:inst5|div_clk ; 0.000        ; 0.064      ; 0.734      ;
; 0.519 ; tm1637:inst4|cur_state.S_WAIT1   ; tm1637:inst4|wait_count[6]       ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.000      ; 0.671      ;
; 0.521 ; tm1637:inst4|cur_state.S_WAIT1   ; tm1637:inst4|wait_count[4]       ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.000      ; 0.673      ;
; 0.521 ; control_tm1637:inst|data_latch   ; tm1637:inst4|scl_en              ; clock_in                    ; divider_clock:inst5|div_clk ; 0.000        ; 0.064      ; 0.737      ;
; 0.523 ; tm1637:inst4|cur_state.S_WAIT1   ; tm1637:inst4|wait_count[7]       ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.000      ; 0.675      ;
; 0.526 ; tm1637:inst4|cur_state.S_WAIT1   ; tm1637:inst4|wait_count[1]       ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.000      ; 0.678      ;
; 0.527 ; tm1637:inst4|cur_state.S_WAIT1   ; tm1637:inst4|wait_count[3]       ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.000      ; 0.679      ;
; 0.528 ; tm1637:inst4|cur_state.S_WAIT1   ; tm1637:inst4|wait_count[0]       ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.000      ; 0.680      ;
; 0.528 ; tm1637:inst4|cur_state.S_WAIT1   ; tm1637:inst4|wait_count[5]       ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.000      ; 0.680      ;
; 0.531 ; tm1637:inst4|cur_state.S_WAIT1   ; tm1637:inst4|cur_state.S_STOP3   ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.003      ; 0.686      ;
; 0.533 ; tm1637:inst4|cur_state.S_WAIT1   ; tm1637:inst4|cur_state.S_WRITE3  ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.003      ; 0.688      ;
; 0.535 ; tm1637:inst4|cur_state.S_WAIT1   ; tm1637:inst4|cur_state.S_ACK2    ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.004      ; 0.691      ;
; 0.535 ; tm1637:inst4|cur_state.S_WAIT1   ; tm1637:inst4|cur_state.S_STOP1   ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.004      ; 0.691      ;
; 0.536 ; tm1637:inst4|cur_state.S_STOP    ; tm1637:inst4|next_state.S_STOP1  ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.002      ; 0.690      ;
; 0.537 ; tm1637:inst4|write_bit_count[2]  ; tm1637:inst4|write_bit_count[0]  ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.000      ; 0.689      ;
; 0.539 ; tm1637:inst4|cur_state.S_IDLE    ; tm1637:inst4|cur_state.S_IDLE    ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.000      ; 0.691      ;
; 0.540 ; tm1637:inst4|cur_state.S_ACK1    ; tm1637:inst4|next_state.S_ACK2   ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.003      ; 0.695      ;
; 0.541 ; reset:inst3|reset                ; tm1637:inst4|cur_state.S_WRITE1  ; clock_in                    ; divider_clock:inst5|div_clk ; 0.000        ; 0.052      ; 0.745      ;
; 0.542 ; tm1637:inst4|next_state.S_STOP   ; tm1637:inst4|cur_state.S_STOP    ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; -0.003     ; 0.691      ;
; 0.545 ; tm1637:inst4|cur_state.S_ACK     ; tm1637:inst4|sda_en~en           ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.004      ; 0.701      ;
; 0.546 ; tm1637:inst4|cur_state.S_START   ; tm1637:inst4|next_state.S_WRITE  ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; -0.002     ; 0.696      ;
; 0.547 ; tm1637:inst4|cur_state.S_ACK2    ; tm1637:inst4|next_state.S_STOP   ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; -0.002     ; 0.697      ;
; 0.548 ; tm1637:inst4|write_bit_count[0]  ; tm1637:inst4|write_bit_count[2]  ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.000      ; 0.700      ;
; 0.549 ; tm1637:inst4|cur_state.S_WRITE2  ; tm1637:inst4|next_state.S_WRITE3 ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.001      ; 0.702      ;
; 0.549 ; tm1637:inst4|cur_state.S_STOP1   ; tm1637:inst4|next_state.S_STOP2  ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; -0.002     ; 0.699      ;
; 0.550 ; tm1637:inst4|next_state.S_ACK1   ; tm1637:inst4|cur_state.S_ACK1    ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; -0.003     ; 0.699      ;
; 0.550 ; tm1637:inst4|next_state.S_WRITE  ; tm1637:inst4|cur_state.S_WRITE   ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; -0.003     ; 0.699      ;
; 0.552 ; tm1637:inst4|next_state.S_ACK2   ; tm1637:inst4|cur_state.S_ACK2    ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.002      ; 0.706      ;
; 0.554 ; tm1637:inst4|cur_state.S_WAIT    ; tm1637:inst4|wait_count[8]       ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; -0.003     ; 0.703      ;
; 0.554 ; tm1637:inst4|cur_state.S_ACK     ; tm1637:inst4|next_state.S_ACK1   ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.002      ; 0.708      ;
; 0.558 ; tm1637:inst4|cur_state.S_WAIT    ; tm1637:inst4|wait_count[9]       ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; -0.003     ; 0.707      ;
; 0.563 ; tm1637:inst4|next_state.S_WRITE3 ; tm1637:inst4|cur_state.S_WRITE3  ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.002      ; 0.717      ;
; 0.568 ; tm1637:inst4|cur_state.S_WRITE1  ; tm1637:inst4|next_state.S_WRITE2 ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; -0.002     ; 0.718      ;
; 0.569 ; tm1637:inst4|cur_state.S_STOP2   ; tm1637:inst4|next_state.S_STOP3  ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.002      ; 0.723      ;
; 0.569 ; tm1637:inst4|next_state.S_STOP1  ; tm1637:inst4|cur_state.S_STOP1   ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.003      ; 0.724      ;
; 0.572 ; tm1637:inst4|cur_state.S_WRITE   ; tm1637:inst4|write_bit_count[0]  ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.003      ; 0.727      ;
; 0.572 ; reset:inst3|reset                ; tm1637:inst4|sda_en~en           ; clock_in                    ; divider_clock:inst5|div_clk ; 0.000        ; 0.053      ; 0.777      ;
; 0.574 ; tm1637:inst4|cur_state.S_WRITE   ; tm1637:inst4|write_bit_count[2]  ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.003      ; 0.729      ;
; 0.577 ; reset:inst3|reset                ; tm1637:inst4|cur_state.S_WAIT    ; clock_in                    ; divider_clock:inst5|div_clk ; 0.000        ; 0.053      ; 0.782      ;
; 0.581 ; tm1637:inst4|cur_state.S_WRITE   ; tm1637:inst4|next_state.S_WRITE1 ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.003      ; 0.736      ;
; 0.583 ; tm1637:inst4|cur_state.S_ACK2    ; tm1637:inst4|sda_en~en           ; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 0.000        ; 0.000      ; 0.735      ;
; 0.583 ; reset:inst3|reset                ; tm1637:inst4|next_state.S_IDLE   ; clock_in                    ; divider_clock:inst5|div_clk ; 0.000        ; 0.052      ; 0.787      ;
+-------+----------------------------------+----------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock_in'                                                                                ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock_in ; Rise       ; clock_in                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_in ; Rise       ; control_tm1637:inst|cur_state.S_IDLE  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_in ; Rise       ; control_tm1637:inst|cur_state.S_IDLE  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_in ; Rise       ; control_tm1637:inst|cur_state.S_WAIT1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_in ; Rise       ; control_tm1637:inst|cur_state.S_WAIT1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_in ; Rise       ; control_tm1637:inst|cur_state.S_WAIT2 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_in ; Rise       ; control_tm1637:inst|cur_state.S_WAIT2 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_in ; Rise       ; control_tm1637:inst|cur_state.S_WAIT3 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_in ; Rise       ; control_tm1637:inst|cur_state.S_WAIT3 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_in ; Rise       ; control_tm1637:inst|cur_state.S_WAIT4 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_in ; Rise       ; control_tm1637:inst|cur_state.S_WAIT4 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_in ; Rise       ; control_tm1637:inst|cur_state.S_WAIT5 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_in ; Rise       ; control_tm1637:inst|cur_state.S_WAIT5 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_in ; Rise       ; control_tm1637:inst|cur_state.S_WAIT6 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_in ; Rise       ; control_tm1637:inst|cur_state.S_WAIT6 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_in ; Rise       ; control_tm1637:inst|cur_state.S_WAIT7 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_in ; Rise       ; control_tm1637:inst|cur_state.S_WAIT7 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_in ; Rise       ; control_tm1637:inst|cur_state.S_WAIT8 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_in ; Rise       ; control_tm1637:inst|cur_state.S_WAIT8 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_in ; Rise       ; control_tm1637:inst|cur_state.S_WAIT9 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_in ; Rise       ; control_tm1637:inst|cur_state.S_WAIT9 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_in ; Rise       ; control_tm1637:inst|cur_state.S_WAITA ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_in ; Rise       ; control_tm1637:inst|cur_state.S_WAITA ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_in ; Rise       ; control_tm1637:inst|cur_state.S_WAITB ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_in ; Rise       ; control_tm1637:inst|cur_state.S_WAITB ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_in ; Rise       ; control_tm1637:inst|cur_state.S_WAITC ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_in ; Rise       ; control_tm1637:inst|cur_state.S_WAITC ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_in ; Rise       ; control_tm1637:inst|cur_state.S_WAITD ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_in ; Rise       ; control_tm1637:inst|cur_state.S_WAITD ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_in ; Rise       ; control_tm1637:inst|cur_state.S_WAITE ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_in ; Rise       ; control_tm1637:inst|cur_state.S_WAITE ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_in ; Rise       ; control_tm1637:inst|data_latch        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_in ; Rise       ; control_tm1637:inst|data_latch        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_in ; Rise       ; control_tm1637:inst|data_out[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_in ; Rise       ; control_tm1637:inst|data_out[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_in ; Rise       ; control_tm1637:inst|data_out[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_in ; Rise       ; control_tm1637:inst|data_out[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_in ; Rise       ; control_tm1637:inst|data_out[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_in ; Rise       ; control_tm1637:inst|data_out[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_in ; Rise       ; control_tm1637:inst|data_out[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_in ; Rise       ; control_tm1637:inst|data_out[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_in ; Rise       ; control_tm1637:inst|data_out[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_in ; Rise       ; control_tm1637:inst|data_out[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_in ; Rise       ; control_tm1637:inst|data_out[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_in ; Rise       ; control_tm1637:inst|data_out[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_in ; Rise       ; control_tm1637:inst|data_out[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_in ; Rise       ; control_tm1637:inst|data_out[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_in ; Rise       ; control_tm1637:inst|data_out[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_in ; Rise       ; control_tm1637:inst|data_out[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_in ; Rise       ; control_tm1637:inst|data_stop_bit     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_in ; Rise       ; control_tm1637:inst|data_stop_bit     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_in ; Rise       ; control_tm1637:inst|time_wait[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_in ; Rise       ; control_tm1637:inst|time_wait[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_in ; Rise       ; control_tm1637:inst|time_wait[10]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_in ; Rise       ; control_tm1637:inst|time_wait[10]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_in ; Rise       ; control_tm1637:inst|time_wait[11]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_in ; Rise       ; control_tm1637:inst|time_wait[11]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_in ; Rise       ; control_tm1637:inst|time_wait[12]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_in ; Rise       ; control_tm1637:inst|time_wait[12]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_in ; Rise       ; control_tm1637:inst|time_wait[13]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_in ; Rise       ; control_tm1637:inst|time_wait[13]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_in ; Rise       ; control_tm1637:inst|time_wait[14]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_in ; Rise       ; control_tm1637:inst|time_wait[14]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_in ; Rise       ; control_tm1637:inst|time_wait[15]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_in ; Rise       ; control_tm1637:inst|time_wait[15]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_in ; Rise       ; control_tm1637:inst|time_wait[16]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_in ; Rise       ; control_tm1637:inst|time_wait[16]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_in ; Rise       ; control_tm1637:inst|time_wait[17]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_in ; Rise       ; control_tm1637:inst|time_wait[17]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_in ; Rise       ; control_tm1637:inst|time_wait[18]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_in ; Rise       ; control_tm1637:inst|time_wait[18]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_in ; Rise       ; control_tm1637:inst|time_wait[19]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_in ; Rise       ; control_tm1637:inst|time_wait[19]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_in ; Rise       ; control_tm1637:inst|time_wait[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_in ; Rise       ; control_tm1637:inst|time_wait[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_in ; Rise       ; control_tm1637:inst|time_wait[20]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_in ; Rise       ; control_tm1637:inst|time_wait[20]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_in ; Rise       ; control_tm1637:inst|time_wait[21]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_in ; Rise       ; control_tm1637:inst|time_wait[21]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_in ; Rise       ; control_tm1637:inst|time_wait[22]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_in ; Rise       ; control_tm1637:inst|time_wait[22]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_in ; Rise       ; control_tm1637:inst|time_wait[23]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_in ; Rise       ; control_tm1637:inst|time_wait[23]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_in ; Rise       ; control_tm1637:inst|time_wait[24]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_in ; Rise       ; control_tm1637:inst|time_wait[24]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_in ; Rise       ; control_tm1637:inst|time_wait[25]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_in ; Rise       ; control_tm1637:inst|time_wait[25]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_in ; Rise       ; control_tm1637:inst|time_wait[26]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_in ; Rise       ; control_tm1637:inst|time_wait[26]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_in ; Rise       ; control_tm1637:inst|time_wait[27]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_in ; Rise       ; control_tm1637:inst|time_wait[27]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_in ; Rise       ; control_tm1637:inst|time_wait[28]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_in ; Rise       ; control_tm1637:inst|time_wait[28]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_in ; Rise       ; control_tm1637:inst|time_wait[29]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_in ; Rise       ; control_tm1637:inst|time_wait[29]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_in ; Rise       ; control_tm1637:inst|time_wait[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_in ; Rise       ; control_tm1637:inst|time_wait[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_in ; Rise       ; control_tm1637:inst|time_wait[30]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_in ; Rise       ; control_tm1637:inst|time_wait[30]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_in ; Rise       ; control_tm1637:inst|time_wait[31]     ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'divider_clock:inst5|div_clk'                                                                           ;
+--------+--------------+----------------+------------------+-----------------------------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                       ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+-----------------------------+------------+----------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|busy                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|busy                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|cur_state.S_ACK     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|cur_state.S_ACK     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|cur_state.S_ACK1    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|cur_state.S_ACK1    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|cur_state.S_ACK2    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|cur_state.S_ACK2    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|cur_state.S_IDLE    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|cur_state.S_IDLE    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|cur_state.S_START   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|cur_state.S_START   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|cur_state.S_STOP    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|cur_state.S_STOP    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|cur_state.S_STOP1   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|cur_state.S_STOP1   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|cur_state.S_STOP2   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|cur_state.S_STOP2   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|cur_state.S_STOP3   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|cur_state.S_STOP3   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|cur_state.S_WAIT    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|cur_state.S_WAIT    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|cur_state.S_WAIT1   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|cur_state.S_WAIT1   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|cur_state.S_WRITE   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|cur_state.S_WRITE   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|cur_state.S_WRITE1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|cur_state.S_WRITE1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|cur_state.S_WRITE2  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|cur_state.S_WRITE2  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|cur_state.S_WRITE3  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|cur_state.S_WRITE3  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|next_state.S_ACK    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|next_state.S_ACK    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|next_state.S_ACK1   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|next_state.S_ACK1   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|next_state.S_ACK2   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|next_state.S_ACK2   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|next_state.S_IDLE   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|next_state.S_IDLE   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|next_state.S_STOP   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|next_state.S_STOP   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|next_state.S_STOP1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|next_state.S_STOP1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|next_state.S_STOP2  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|next_state.S_STOP2  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|next_state.S_STOP3  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|next_state.S_STOP3  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|next_state.S_WRITE  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|next_state.S_WRITE  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|next_state.S_WRITE1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|next_state.S_WRITE1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|next_state.S_WRITE2 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|next_state.S_WRITE2 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|next_state.S_WRITE3 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|next_state.S_WRITE3 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|scl_en              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|scl_en              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|sda_en~en           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|sda_en~en           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|sda_en~reg0         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|sda_en~reg0         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|wait_count[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|wait_count[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|wait_count[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|wait_count[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|wait_count[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|wait_count[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|wait_count[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|wait_count[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|wait_count[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|wait_count[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|wait_count[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|wait_count[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|wait_count[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|wait_count[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|wait_count[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|wait_count[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|wait_count[8]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|wait_count[8]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|wait_count[9]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|wait_count[9]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|write_bit_count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|write_bit_count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|write_bit_count[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|write_bit_count[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|write_bit_count[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|write_bit_count[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|write_byte[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|write_byte[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|write_byte[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|write_byte[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|write_byte[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|write_byte[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|write_byte[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|write_byte[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|write_byte[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|write_byte[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|write_byte[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider_clock:inst5|div_clk ; Rise       ; tm1637:inst4|write_byte[5]       ;
+--------+--------------+----------------+------------------+-----------------------------+------------+----------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; key       ; clock_in   ; 4.865 ; 4.865 ; Rise       ; clock_in        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; key       ; clock_in   ; -2.472 ; -2.472 ; Rise       ; clock_in        ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                              ;
+-----------+-----------------------------+-------+-------+------------+-----------------------------+
; Data Port ; Clock Port                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference             ;
+-----------+-----------------------------+-------+-------+------------+-----------------------------+
; scl       ; divider_clock:inst5|div_clk ; 3.947 ; 3.947 ; Rise       ; divider_clock:inst5|div_clk ;
; scl_deb   ; divider_clock:inst5|div_clk ; 4.026 ; 4.026 ; Rise       ; divider_clock:inst5|div_clk ;
; sda       ; divider_clock:inst5|div_clk ; 4.046 ; 4.046 ; Rise       ; divider_clock:inst5|div_clk ;
; sda_deb   ; divider_clock:inst5|div_clk ; 3.803 ; 3.803 ; Rise       ; divider_clock:inst5|div_clk ;
+-----------+-----------------------------+-------+-------+------------+-----------------------------+


+----------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                      ;
+-----------+-----------------------------+-------+-------+------------+-----------------------------+
; Data Port ; Clock Port                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference             ;
+-----------+-----------------------------+-------+-------+------------+-----------------------------+
; scl       ; divider_clock:inst5|div_clk ; 3.947 ; 3.947 ; Rise       ; divider_clock:inst5|div_clk ;
; scl_deb   ; divider_clock:inst5|div_clk ; 4.026 ; 4.026 ; Rise       ; divider_clock:inst5|div_clk ;
; sda       ; divider_clock:inst5|div_clk ; 4.046 ; 4.046 ; Rise       ; divider_clock:inst5|div_clk ;
; sda_deb   ; divider_clock:inst5|div_clk ; 3.803 ; 3.803 ; Rise       ; divider_clock:inst5|div_clk ;
+-----------+-----------------------------+-------+-------+------------+-----------------------------+


+---------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                               ;
+-----------+-----------------------------+-------+------+------------+-----------------------------+
; Data Port ; Clock Port                  ; Rise  ; Fall ; Clock Edge ; Clock Reference             ;
+-----------+-----------------------------+-------+------+------------+-----------------------------+
; sda       ; divider_clock:inst5|div_clk ; 4.030 ;      ; Rise       ; divider_clock:inst5|div_clk ;
; sda_deb   ; divider_clock:inst5|div_clk ; 3.779 ;      ; Rise       ; divider_clock:inst5|div_clk ;
+-----------+-----------------------------+-------+------+------------+-----------------------------+


+---------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                       ;
+-----------+-----------------------------+-------+------+------------+-----------------------------+
; Data Port ; Clock Port                  ; Rise  ; Fall ; Clock Edge ; Clock Reference             ;
+-----------+-----------------------------+-------+------+------------+-----------------------------+
; sda       ; divider_clock:inst5|div_clk ; 4.030 ;      ; Rise       ; divider_clock:inst5|div_clk ;
; sda_deb   ; divider_clock:inst5|div_clk ; 3.779 ;      ; Rise       ; divider_clock:inst5|div_clk ;
+-----------+-----------------------------+-------+------+------------+-----------------------------+


+------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                       ;
+-----------+-----------------------------+-----------+-----------+------------+-----------------------------+
; Data Port ; Clock Port                  ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference             ;
+-----------+-----------------------------+-----------+-----------+------------+-----------------------------+
; sda       ; divider_clock:inst5|div_clk ; 4.030     ;           ; Rise       ; divider_clock:inst5|div_clk ;
; sda_deb   ; divider_clock:inst5|div_clk ; 3.779     ;           ; Rise       ; divider_clock:inst5|div_clk ;
+-----------+-----------------------------+-----------+-----------+------------+-----------------------------+


+------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                               ;
+-----------+-----------------------------+-----------+-----------+------------+-----------------------------+
; Data Port ; Clock Port                  ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference             ;
+-----------+-----------------------------+-----------+-----------+------------+-----------------------------+
; sda       ; divider_clock:inst5|div_clk ; 4.030     ;           ; Rise       ; divider_clock:inst5|div_clk ;
; sda_deb   ; divider_clock:inst5|div_clk ; 3.779     ;           ; Rise       ; divider_clock:inst5|div_clk ;
+-----------+-----------------------------+-----------+-----------+------------+-----------------------------+


+---------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                         ;
+------------------------------+-----------+-------+----------+---------+---------------------+
; Clock                        ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack             ; -17.043   ; 0.215 ; N/A      ; N/A     ; -1.941              ;
;  clock_in                    ; -17.043   ; 0.215 ; N/A      ; N/A     ; -1.941              ;
;  divider_clock:inst5|div_clk ; -3.149    ; 0.215 ; N/A      ; N/A     ; -0.742              ;
; Design-wide TNS              ; -3107.203 ; 0.0   ; 0.0      ; 0.0     ; -598.509            ;
;  clock_in                    ; -2984.368 ; 0.000 ; N/A      ; N/A     ; -519.857            ;
;  divider_clock:inst5|div_clk ; -122.835  ; 0.000 ; N/A      ; N/A     ; -78.652             ;
+------------------------------+-----------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; key       ; clock_in   ; 13.041 ; 13.041 ; Rise       ; clock_in        ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; key       ; clock_in   ; -2.472 ; -2.472 ; Rise       ; clock_in        ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                              ;
+-----------+-----------------------------+-------+-------+------------+-----------------------------+
; Data Port ; Clock Port                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference             ;
+-----------+-----------------------------+-------+-------+------------+-----------------------------+
; scl       ; divider_clock:inst5|div_clk ; 9.182 ; 9.182 ; Rise       ; divider_clock:inst5|div_clk ;
; scl_deb   ; divider_clock:inst5|div_clk ; 9.497 ; 9.497 ; Rise       ; divider_clock:inst5|div_clk ;
; sda       ; divider_clock:inst5|div_clk ; 9.525 ; 9.525 ; Rise       ; divider_clock:inst5|div_clk ;
; sda_deb   ; divider_clock:inst5|div_clk ; 8.774 ; 8.774 ; Rise       ; divider_clock:inst5|div_clk ;
+-----------+-----------------------------+-------+-------+------------+-----------------------------+


+----------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                      ;
+-----------+-----------------------------+-------+-------+------------+-----------------------------+
; Data Port ; Clock Port                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference             ;
+-----------+-----------------------------+-------+-------+------------+-----------------------------+
; scl       ; divider_clock:inst5|div_clk ; 3.947 ; 3.947 ; Rise       ; divider_clock:inst5|div_clk ;
; scl_deb   ; divider_clock:inst5|div_clk ; 4.026 ; 4.026 ; Rise       ; divider_clock:inst5|div_clk ;
; sda       ; divider_clock:inst5|div_clk ; 4.046 ; 4.046 ; Rise       ; divider_clock:inst5|div_clk ;
; sda_deb   ; divider_clock:inst5|div_clk ; 3.803 ; 3.803 ; Rise       ; divider_clock:inst5|div_clk ;
+-----------+-----------------------------+-------+-------+------------+-----------------------------+


+-------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                       ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
; From Clock                  ; To Clock                    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
; clock_in                    ; clock_in                    ; 22018653 ; 0        ; 0        ; 0        ;
; divider_clock:inst5|div_clk ; clock_in                    ; 61       ; 0        ; 0        ; 0        ;
; clock_in                    ; divider_clock:inst5|div_clk ; 142      ; 0        ; 0        ; 0        ;
; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 441      ; 0        ; 0        ; 0        ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                        ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
; From Clock                  ; To Clock                    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
; clock_in                    ; clock_in                    ; 22018653 ; 0        ; 0        ; 0        ;
; divider_clock:inst5|div_clk ; clock_in                    ; 61       ; 0        ; 0        ; 0        ;
; clock_in                    ; divider_clock:inst5|div_clk ; 142      ; 0        ; 0        ; 0        ;
; divider_clock:inst5|div_clk ; divider_clock:inst5|div_clk ; 441      ; 0        ; 0        ; 0        ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 33    ; 33   ;
; Unconstrained Output Ports      ; 4     ; 4    ;
; Unconstrained Output Port Paths ; 6     ; 6    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Apr 22 21:55:04 2021
Info: Command: quartus_sta TestTM1637 -c TestTM1637
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'TestTM1637.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name divider_clock:inst5|div_clk divider_clock:inst5|div_clk
    Info (332105): create_clock -period 1.000 -name clock_in clock_in
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -17.043
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -17.043     -2984.368 clock_in 
    Info (332119):    -3.149      -122.835 divider_clock:inst5|div_clk 
Info (332146): Worst-case hold slack is 0.499
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.499         0.000 clock_in 
    Info (332119):     0.499         0.000 divider_clock:inst5|div_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.941
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.941      -519.857 clock_in 
    Info (332119):    -0.742       -78.652 divider_clock:inst5|div_clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.875
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.875      -749.410 clock_in 
    Info (332119):    -0.383        -8.811 divider_clock:inst5|div_clk 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clock_in 
    Info (332119):     0.215         0.000 divider_clock:inst5|div_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -350.380 clock_in 
    Info (332119):    -0.500       -53.000 divider_clock:inst5|div_clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 314 megabytes
    Info: Processing ended: Thu Apr 22 21:55:05 2021
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


