Classic Timing Analyzer report for mipsHardware
Fri Oct 18 16:12:37 2019
Quartus II 64-Bit Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'clk'
  7. Clock Hold: 'clk'
  8. tsu
  9. tco
 10. tpd
 11. th
 12. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                                                               ;
+------------------------------+------------------------------------------+---------------+----------------------------------+----------------------------+--------------------------------------+------------+----------+--------------+
; Type                         ; Slack                                    ; Required Time ; Actual Time                      ; From                       ; To                                   ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+------------------------------------------+---------------+----------------------------------+----------------------------+--------------------------------------+------------+----------+--------------+
; Worst-case tsu               ; N/A                                      ; None          ; 5.860 ns                         ; reset                      ; unidadeControle:inst25|functOut[5]   ; --         ; clk      ; 0            ;
; Worst-case tco               ; N/A                                      ; None          ; 19.901 ns                        ; aluSrcA:inst|aluSrcAOut[4] ; aluresult[30]                        ; clk        ; --       ; 0            ;
; Worst-case tpd               ; N/A                                      ; None          ; 7.722 ns                         ; reset                      ; resetD2                              ; --         ; --       ; 0            ;
; Worst-case th                ; N/A                                      ; None          ; 0.413 ns                         ; reset                      ; unidadeControle:inst25|state.closeWR ; --         ; clk      ; 0            ;
; Clock Setup: 'clk'           ; N/A                                      ; None          ; 40.45 MHz ( period = 24.722 ns ) ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[12]             ; clk        ; clk      ; 0            ;
; Clock Hold: 'clk'            ; Not operational: Clock Skew > Data Delay ; None          ; N/A                              ; Registrador:B|Saida[4]     ; setSize:inst30|saidaSetSize[4]       ; clk        ; clk      ; 641          ;
; Total number of failed paths ;                                          ;               ;                                  ;                            ;                                      ;            ;          ; 641          ;
+------------------------------+------------------------------------------+---------------+----------------------------------+----------------------------+--------------------------------------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2S90F1508C3      ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; Off                ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ;   0.0%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk'                                                                                                                                                                                                                                                ;
+-----------------------------------------+-----------------------------------------------------+----------------------------+--------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                       ; To                       ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+----------------------------+--------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 40.45 MHz ( period = 24.722 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[12] ; clk        ; clk      ; None                        ; None                      ; 8.468 ns                ;
; N/A                                     ; 40.56 MHz ( period = 24.656 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[16] ; clk        ; clk      ; None                        ; None                      ; 8.439 ns                ;
; N/A                                     ; 40.62 MHz ( period = 24.620 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[12] ; clk        ; clk      ; None                        ; None                      ; 8.402 ns                ;
; N/A                                     ; 40.73 MHz ( period = 24.554 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[16] ; clk        ; clk      ; None                        ; None                      ; 8.373 ns                ;
; N/A                                     ; 40.82 MHz ( period = 24.496 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[9]  ; clk        ; clk      ; None                        ; None                      ; 8.372 ns                ;
; N/A                                     ; 40.92 MHz ( period = 24.438 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[5]  ; clk        ; clk      ; None                        ; None                      ; 8.344 ns                ;
; N/A                                     ; 40.99 MHz ( period = 24.394 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[9]  ; clk        ; clk      ; None                        ; None                      ; 8.306 ns                ;
; N/A                                     ; 41.06 MHz ( period = 24.356 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[27] ; clk        ; clk      ; None                        ; None                      ; 8.301 ns                ;
; N/A                                     ; 41.09 MHz ( period = 24.336 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[2]  ; clk        ; clk      ; None                        ; None                      ; 8.269 ns                ;
; N/A                                     ; 41.09 MHz ( period = 24.336 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[5]  ; clk        ; clk      ; None                        ; None                      ; 8.278 ns                ;
; N/A                                     ; 41.13 MHz ( period = 24.312 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[4]  ; clk        ; clk      ; None                        ; None                      ; 8.257 ns                ;
; N/A                                     ; 41.14 MHz ( period = 24.306 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[8]  ; clk        ; clk      ; None                        ; None                      ; 8.257 ns                ;
; N/A                                     ; 41.18 MHz ( period = 24.286 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[10] ; clk        ; clk      ; None                        ; None                      ; 8.263 ns                ;
; N/A                                     ; 41.21 MHz ( period = 24.266 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[28] ; clk        ; clk      ; None                        ; None                      ; 8.240 ns                ;
; N/A                                     ; 41.21 MHz ( period = 24.264 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[6]  ; clk        ; clk      ; None                        ; None                      ; 8.236 ns                ;
; N/A                                     ; 41.22 MHz ( period = 24.262 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[21] ; clk        ; clk      ; None                        ; None                      ; 8.238 ns                ;
; N/A                                     ; 41.22 MHz ( period = 24.258 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[19] ; clk        ; clk      ; None                        ; None                      ; 8.237 ns                ;
; N/A                                     ; 41.23 MHz ( period = 24.254 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[27] ; clk        ; clk      ; None                        ; None                      ; 8.235 ns                ;
; N/A                                     ; 41.24 MHz ( period = 24.246 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[31] ; clk        ; clk      ; None                        ; None                      ; 8.232 ns                ;
; N/A                                     ; 41.25 MHz ( period = 24.244 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[15] ; clk        ; clk      ; None                        ; None                      ; 8.244 ns                ;
; N/A                                     ; 41.25 MHz ( period = 24.242 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[12] ; clk        ; clk      ; None                        ; None                      ; 8.213 ns                ;
; N/A                                     ; 41.26 MHz ( period = 24.238 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[20] ; clk        ; clk      ; None                        ; None                      ; 8.244 ns                ;
; N/A                                     ; 41.26 MHz ( period = 24.238 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[14] ; clk        ; clk      ; None                        ; None                      ; 8.227 ns                ;
; N/A                                     ; 41.26 MHz ( period = 24.234 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[2]  ; clk        ; clk      ; None                        ; None                      ; 8.203 ns                ;
; N/A                                     ; 41.31 MHz ( period = 24.210 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[4]  ; clk        ; clk      ; None                        ; None                      ; 8.191 ns                ;
; N/A                                     ; 41.31 MHz ( period = 24.206 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[3]  ; clk        ; clk      ; None                        ; None                      ; 8.213 ns                ;
; N/A                                     ; 41.32 MHz ( period = 24.204 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[8]  ; clk        ; clk      ; None                        ; None                      ; 8.191 ns                ;
; N/A                                     ; 41.32 MHz ( period = 24.202 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[0]  ; clk        ; clk      ; None                        ; None                      ; 8.225 ns                ;
; N/A                                     ; 41.32 MHz ( period = 24.202 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[1]  ; clk        ; clk      ; None                        ; None                      ; 8.225 ns                ;
; N/A                                     ; 41.34 MHz ( period = 24.188 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[12] ; clk        ; clk      ; None                        ; None                      ; 8.202 ns                ;
; N/A                                     ; 41.35 MHz ( period = 24.184 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[10] ; clk        ; clk      ; None                        ; None                      ; 8.197 ns                ;
; N/A                                     ; 41.36 MHz ( period = 24.176 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[16] ; clk        ; clk      ; None                        ; None                      ; 8.184 ns                ;
; N/A                                     ; 41.38 MHz ( period = 24.166 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[7]  ; clk        ; clk      ; None                        ; None                      ; 8.209 ns                ;
; N/A                                     ; 41.38 MHz ( period = 24.164 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[28] ; clk        ; clk      ; None                        ; None                      ; 8.174 ns                ;
; N/A                                     ; 41.39 MHz ( period = 24.162 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[6]  ; clk        ; clk      ; None                        ; None                      ; 8.170 ns                ;
; N/A                                     ; 41.39 MHz ( period = 24.160 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[21] ; clk        ; clk      ; None                        ; None                      ; 8.172 ns                ;
; N/A                                     ; 41.40 MHz ( period = 24.156 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[18] ; clk        ; clk      ; None                        ; None                      ; 8.187 ns                ;
; N/A                                     ; 41.40 MHz ( period = 24.156 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[19] ; clk        ; clk      ; None                        ; None                      ; 8.171 ns                ;
; N/A                                     ; 41.42 MHz ( period = 24.144 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[31] ; clk        ; clk      ; None                        ; None                      ; 8.166 ns                ;
; N/A                                     ; 41.42 MHz ( period = 24.142 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[15] ; clk        ; clk      ; None                        ; None                      ; 8.178 ns                ;
; N/A                                     ; 41.43 MHz ( period = 24.136 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[20] ; clk        ; clk      ; None                        ; None                      ; 8.178 ns                ;
; N/A                                     ; 41.43 MHz ( period = 24.136 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[14] ; clk        ; clk      ; None                        ; None                      ; 8.161 ns                ;
; N/A                                     ; 41.44 MHz ( period = 24.134 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[30] ; clk        ; clk      ; None                        ; None                      ; 8.192 ns                ;
; N/A                                     ; 41.46 MHz ( period = 24.122 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[16] ; clk        ; clk      ; None                        ; None                      ; 8.173 ns                ;
; N/A                                     ; 41.46 MHz ( period = 24.120 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[17] ; clk        ; clk      ; None                        ; None                      ; 8.171 ns                ;
; N/A                                     ; 41.49 MHz ( period = 24.104 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[3]  ; clk        ; clk      ; None                        ; None                      ; 8.147 ns                ;
; N/A                                     ; 41.49 MHz ( period = 24.100 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[0]  ; clk        ; clk      ; None                        ; None                      ; 8.159 ns                ;
; N/A                                     ; 41.49 MHz ( period = 24.100 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[1]  ; clk        ; clk      ; None                        ; None                      ; 8.159 ns                ;
; N/A                                     ; 41.50 MHz ( period = 24.094 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[12] ; clk        ; clk      ; None                        ; None                      ; 8.141 ns                ;
; N/A                                     ; 41.55 MHz ( period = 24.068 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[13] ; clk        ; clk      ; None                        ; None                      ; 8.159 ns                ;
; N/A                                     ; 41.56 MHz ( period = 24.064 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[7]  ; clk        ; clk      ; None                        ; None                      ; 8.143 ns                ;
; N/A                                     ; 41.57 MHz ( period = 24.054 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[18] ; clk        ; clk      ; None                        ; None                      ; 8.121 ns                ;
; N/A                                     ; 41.58 MHz ( period = 24.048 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[26] ; clk        ; clk      ; None                        ; None                      ; 8.147 ns                ;
; N/A                                     ; 41.60 MHz ( period = 24.036 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[22] ; clk        ; clk      ; None                        ; None                      ; 8.132 ns                ;
; N/A                                     ; 41.60 MHz ( period = 24.036 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[23] ; clk        ; clk      ; None                        ; None                      ; 8.132 ns                ;
; N/A                                     ; 41.61 MHz ( period = 24.032 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[30] ; clk        ; clk      ; None                        ; None                      ; 8.126 ns                ;
; N/A                                     ; 41.62 MHz ( period = 24.028 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[16] ; clk        ; clk      ; None                        ; None                      ; 8.112 ns                ;
; N/A                                     ; 41.64 MHz ( period = 24.018 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[17] ; clk        ; clk      ; None                        ; None                      ; 8.105 ns                ;
; N/A                                     ; 41.64 MHz ( period = 24.016 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[9]  ; clk        ; clk      ; None                        ; None                      ; 8.117 ns                ;
; N/A                                     ; 41.67 MHz ( period = 23.998 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[29] ; clk        ; clk      ; None                        ; None                      ; 8.125 ns                ;
; N/A                                     ; 41.68 MHz ( period = 23.992 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[11] ; clk        ; clk      ; None                        ; None                      ; 8.122 ns                ;
; N/A                                     ; 41.73 MHz ( period = 23.966 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[13] ; clk        ; clk      ; None                        ; None                      ; 8.093 ns                ;
; N/A                                     ; 41.73 MHz ( period = 23.962 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[9]  ; clk        ; clk      ; None                        ; None                      ; 8.106 ns                ;
; N/A                                     ; 41.74 MHz ( period = 23.958 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[5]  ; clk        ; clk      ; None                        ; None                      ; 8.089 ns                ;
; N/A                                     ; 41.76 MHz ( period = 23.946 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[26] ; clk        ; clk      ; None                        ; None                      ; 8.081 ns                ;
; N/A                                     ; 41.78 MHz ( period = 23.934 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[22] ; clk        ; clk      ; None                        ; None                      ; 8.066 ns                ;
; N/A                                     ; 41.78 MHz ( period = 23.934 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[23] ; clk        ; clk      ; None                        ; None                      ; 8.066 ns                ;
; N/A                                     ; 41.83 MHz ( period = 23.904 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[5]  ; clk        ; clk      ; None                        ; None                      ; 8.078 ns                ;
; N/A                                     ; 41.85 MHz ( period = 23.896 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[29] ; clk        ; clk      ; None                        ; None                      ; 8.059 ns                ;
; N/A                                     ; 41.86 MHz ( period = 23.890 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[11] ; clk        ; clk      ; None                        ; None                      ; 8.056 ns                ;
; N/A                                     ; 41.88 MHz ( period = 23.876 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[27] ; clk        ; clk      ; None                        ; None                      ; 8.046 ns                ;
; N/A                                     ; 41.90 MHz ( period = 23.868 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[9]  ; clk        ; clk      ; None                        ; None                      ; 8.045 ns                ;
; N/A                                     ; 41.92 MHz ( period = 23.856 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[2]  ; clk        ; clk      ; None                        ; None                      ; 8.014 ns                ;
; N/A                                     ; 41.96 MHz ( period = 23.832 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[4]  ; clk        ; clk      ; None                        ; None                      ; 8.002 ns                ;
; N/A                                     ; 41.97 MHz ( period = 23.826 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[8]  ; clk        ; clk      ; None                        ; None                      ; 8.002 ns                ;
; N/A                                     ; 41.98 MHz ( period = 23.822 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[27] ; clk        ; clk      ; None                        ; None                      ; 8.035 ns                ;
; N/A                                     ; 42.00 MHz ( period = 23.810 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[5]  ; clk        ; clk      ; None                        ; None                      ; 8.017 ns                ;
; N/A                                     ; 42.01 MHz ( period = 23.806 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[10] ; clk        ; clk      ; None                        ; None                      ; 8.008 ns                ;
; N/A                                     ; 42.01 MHz ( period = 23.802 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[2]  ; clk        ; clk      ; None                        ; None                      ; 8.003 ns                ;
; N/A                                     ; 42.04 MHz ( period = 23.786 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[28] ; clk        ; clk      ; None                        ; None                      ; 7.985 ns                ;
; N/A                                     ; 42.05 MHz ( period = 23.784 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[6]  ; clk        ; clk      ; None                        ; None                      ; 7.981 ns                ;
; N/A                                     ; 42.05 MHz ( period = 23.782 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[21] ; clk        ; clk      ; None                        ; None                      ; 7.983 ns                ;
; N/A                                     ; 42.06 MHz ( period = 23.778 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[4]  ; clk        ; clk      ; None                        ; None                      ; 7.991 ns                ;
; N/A                                     ; 42.06 MHz ( period = 23.778 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[19] ; clk        ; clk      ; None                        ; None                      ; 7.982 ns                ;
; N/A                                     ; 42.07 MHz ( period = 23.772 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[8]  ; clk        ; clk      ; None                        ; None                      ; 7.991 ns                ;
; N/A                                     ; 42.08 MHz ( period = 23.766 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[31] ; clk        ; clk      ; None                        ; None                      ; 7.977 ns                ;
; N/A                                     ; 42.08 MHz ( period = 23.764 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[15] ; clk        ; clk      ; None                        ; None                      ; 7.989 ns                ;
; N/A                                     ; 42.09 MHz ( period = 23.758 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[20] ; clk        ; clk      ; None                        ; None                      ; 7.989 ns                ;
; N/A                                     ; 42.09 MHz ( period = 23.758 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[14] ; clk        ; clk      ; None                        ; None                      ; 7.972 ns                ;
; N/A                                     ; 42.10 MHz ( period = 23.752 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[10] ; clk        ; clk      ; None                        ; None                      ; 7.997 ns                ;
; N/A                                     ; 42.14 MHz ( period = 23.732 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[28] ; clk        ; clk      ; None                        ; None                      ; 7.974 ns                ;
; N/A                                     ; 42.14 MHz ( period = 23.730 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[6]  ; clk        ; clk      ; None                        ; None                      ; 7.970 ns                ;
; N/A                                     ; 42.14 MHz ( period = 23.728 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[27] ; clk        ; clk      ; None                        ; None                      ; 7.974 ns                ;
; N/A                                     ; 42.14 MHz ( period = 23.728 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[21] ; clk        ; clk      ; None                        ; None                      ; 7.972 ns                ;
; N/A                                     ; 42.15 MHz ( period = 23.726 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[3]  ; clk        ; clk      ; None                        ; None                      ; 7.958 ns                ;
; N/A                                     ; 42.15 MHz ( period = 23.724 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[19] ; clk        ; clk      ; None                        ; None                      ; 7.971 ns                ;
; N/A                                     ; 42.15 MHz ( period = 23.722 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[0]  ; clk        ; clk      ; None                        ; None                      ; 7.970 ns                ;
; N/A                                     ; 42.15 MHz ( period = 23.722 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[1]  ; clk        ; clk      ; None                        ; None                      ; 7.970 ns                ;
; N/A                                     ; 42.17 MHz ( period = 23.712 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[31] ; clk        ; clk      ; None                        ; None                      ; 7.966 ns                ;
; N/A                                     ; 42.18 MHz ( period = 23.710 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[15] ; clk        ; clk      ; None                        ; None                      ; 7.978 ns                ;
; N/A                                     ; 42.18 MHz ( period = 23.708 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[2]  ; clk        ; clk      ; None                        ; None                      ; 7.942 ns                ;
; N/A                                     ; 42.19 MHz ( period = 23.704 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[20] ; clk        ; clk      ; None                        ; None                      ; 7.978 ns                ;
; N/A                                     ; 42.19 MHz ( period = 23.704 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[14] ; clk        ; clk      ; None                        ; None                      ; 7.961 ns                ;
; N/A                                     ; 42.21 MHz ( period = 23.692 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[12] ; clk        ; clk      ; None                        ; None                      ; 7.941 ns                ;
; N/A                                     ; 42.22 MHz ( period = 23.686 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[7]  ; clk        ; clk      ; None                        ; None                      ; 7.954 ns                ;
; N/A                                     ; 42.22 MHz ( period = 23.684 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[4]  ; clk        ; clk      ; None                        ; None                      ; 7.930 ns                ;
; N/A                                     ; 42.23 MHz ( period = 23.678 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[8]  ; clk        ; clk      ; None                        ; None                      ; 7.930 ns                ;
; N/A                                     ; 42.24 MHz ( period = 23.676 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[18] ; clk        ; clk      ; None                        ; None                      ; 7.932 ns                ;
; N/A                                     ; 42.24 MHz ( period = 23.672 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[3]  ; clk        ; clk      ; None                        ; None                      ; 7.947 ns                ;
; N/A                                     ; 42.25 MHz ( period = 23.668 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[0]  ; clk        ; clk      ; None                        ; None                      ; 7.959 ns                ;
; N/A                                     ; 42.25 MHz ( period = 23.668 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[1]  ; clk        ; clk      ; None                        ; None                      ; 7.959 ns                ;
; N/A                                     ; 42.27 MHz ( period = 23.658 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[10] ; clk        ; clk      ; None                        ; None                      ; 7.936 ns                ;
; N/A                                     ; 42.28 MHz ( period = 23.654 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[30] ; clk        ; clk      ; None                        ; None                      ; 7.937 ns                ;
; N/A                                     ; 42.30 MHz ( period = 23.640 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[17] ; clk        ; clk      ; None                        ; None                      ; 7.916 ns                ;
; N/A                                     ; 42.30 MHz ( period = 23.638 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[28] ; clk        ; clk      ; None                        ; None                      ; 7.913 ns                ;
; N/A                                     ; 42.31 MHz ( period = 23.636 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[6]  ; clk        ; clk      ; None                        ; None                      ; 7.909 ns                ;
; N/A                                     ; 42.31 MHz ( period = 23.634 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[21] ; clk        ; clk      ; None                        ; None                      ; 7.911 ns                ;
; N/A                                     ; 42.32 MHz ( period = 23.632 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[7]  ; clk        ; clk      ; None                        ; None                      ; 7.943 ns                ;
; N/A                                     ; 42.32 MHz ( period = 23.630 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[19] ; clk        ; clk      ; None                        ; None                      ; 7.910 ns                ;
; N/A                                     ; 42.33 MHz ( period = 23.626 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[16] ; clk        ; clk      ; None                        ; None                      ; 7.912 ns                ;
; N/A                                     ; 42.33 MHz ( period = 23.622 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[18] ; clk        ; clk      ; None                        ; None                      ; 7.921 ns                ;
; N/A                                     ; 42.34 MHz ( period = 23.618 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[31] ; clk        ; clk      ; None                        ; None                      ; 7.905 ns                ;
; N/A                                     ; 42.34 MHz ( period = 23.616 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[24] ; clk        ; clk      ; None                        ; None                      ; 7.935 ns                ;
; N/A                                     ; 42.34 MHz ( period = 23.616 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[25] ; clk        ; clk      ; None                        ; None                      ; 7.935 ns                ;
; N/A                                     ; 42.34 MHz ( period = 23.616 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[15] ; clk        ; clk      ; None                        ; None                      ; 7.917 ns                ;
; N/A                                     ; 42.35 MHz ( period = 23.610 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[20] ; clk        ; clk      ; None                        ; None                      ; 7.917 ns                ;
; N/A                                     ; 42.35 MHz ( period = 23.610 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[14] ; clk        ; clk      ; None                        ; None                      ; 7.900 ns                ;
; N/A                                     ; 42.37 MHz ( period = 23.600 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[30] ; clk        ; clk      ; None                        ; None                      ; 7.926 ns                ;
; N/A                                     ; 42.39 MHz ( period = 23.588 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[13] ; clk        ; clk      ; None                        ; None                      ; 7.904 ns                ;
; N/A                                     ; 42.40 MHz ( period = 23.586 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[17] ; clk        ; clk      ; None                        ; None                      ; 7.905 ns                ;
; N/A                                     ; 42.41 MHz ( period = 23.578 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[3]  ; clk        ; clk      ; None                        ; None                      ; 7.886 ns                ;
; N/A                                     ; 42.42 MHz ( period = 23.574 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[0]  ; clk        ; clk      ; None                        ; None                      ; 7.898 ns                ;
; N/A                                     ; 42.42 MHz ( period = 23.574 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[1]  ; clk        ; clk      ; None                        ; None                      ; 7.898 ns                ;
; N/A                                     ; 42.43 MHz ( period = 23.568 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[26] ; clk        ; clk      ; None                        ; None                      ; 7.892 ns                ;
; N/A                                     ; 42.45 MHz ( period = 23.556 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[22] ; clk        ; clk      ; None                        ; None                      ; 7.877 ns                ;
; N/A                                     ; 42.45 MHz ( period = 23.556 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[23] ; clk        ; clk      ; None                        ; None                      ; 7.877 ns                ;
; N/A                                     ; 42.48 MHz ( period = 23.538 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[7]  ; clk        ; clk      ; None                        ; None                      ; 7.882 ns                ;
; N/A                                     ; 42.49 MHz ( period = 23.534 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[13] ; clk        ; clk      ; None                        ; None                      ; 7.893 ns                ;
; N/A                                     ; 42.50 MHz ( period = 23.528 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[18] ; clk        ; clk      ; None                        ; None                      ; 7.860 ns                ;
; N/A                                     ; 42.52 MHz ( period = 23.518 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[29] ; clk        ; clk      ; None                        ; None                      ; 7.870 ns                ;
; N/A                                     ; 42.53 MHz ( period = 23.514 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[26] ; clk        ; clk      ; None                        ; None                      ; 7.881 ns                ;
; N/A                                     ; 42.53 MHz ( period = 23.514 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[24] ; clk        ; clk      ; None                        ; None                      ; 7.869 ns                ;
; N/A                                     ; 42.53 MHz ( period = 23.514 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[25] ; clk        ; clk      ; None                        ; None                      ; 7.869 ns                ;
; N/A                                     ; 42.53 MHz ( period = 23.512 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[11] ; clk        ; clk      ; None                        ; None                      ; 7.867 ns                ;
; N/A                                     ; 42.54 MHz ( period = 23.506 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[30] ; clk        ; clk      ; None                        ; None                      ; 7.865 ns                ;
; N/A                                     ; 42.55 MHz ( period = 23.502 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[22] ; clk        ; clk      ; None                        ; None                      ; 7.866 ns                ;
; N/A                                     ; 42.55 MHz ( period = 23.502 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[23] ; clk        ; clk      ; None                        ; None                      ; 7.866 ns                ;
; N/A                                     ; 42.57 MHz ( period = 23.492 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[17] ; clk        ; clk      ; None                        ; None                      ; 7.844 ns                ;
; N/A                                     ; 42.61 MHz ( period = 23.466 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[9]  ; clk        ; clk      ; None                        ; None                      ; 7.845 ns                ;
; N/A                                     ; 42.62 MHz ( period = 23.464 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[29] ; clk        ; clk      ; None                        ; None                      ; 7.859 ns                ;
; N/A                                     ; 42.63 MHz ( period = 23.458 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[11] ; clk        ; clk      ; None                        ; None                      ; 7.856 ns                ;
; N/A                                     ; 42.66 MHz ( period = 23.440 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[13] ; clk        ; clk      ; None                        ; None                      ; 7.832 ns                ;
; N/A                                     ; 42.70 MHz ( period = 23.420 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[26] ; clk        ; clk      ; None                        ; None                      ; 7.820 ns                ;
; N/A                                     ; 42.72 MHz ( period = 23.408 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[5]  ; clk        ; clk      ; None                        ; None                      ; 7.817 ns                ;
; N/A                                     ; 42.72 MHz ( period = 23.408 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[22] ; clk        ; clk      ; None                        ; None                      ; 7.805 ns                ;
; N/A                                     ; 42.72 MHz ( period = 23.408 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[23] ; clk        ; clk      ; None                        ; None                      ; 7.805 ns                ;
; N/A                                     ; 42.79 MHz ( period = 23.370 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[29] ; clk        ; clk      ; None                        ; None                      ; 7.798 ns                ;
; N/A                                     ; 42.80 MHz ( period = 23.364 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[11] ; clk        ; clk      ; None                        ; None                      ; 7.795 ns                ;
; N/A                                     ; 42.82 MHz ( period = 23.354 ns )                    ; aluSrcA:inst|aluSrcAOut[7] ; Registrador:PC|Saida[12] ; clk        ; clk      ; None                        ; None                      ; 7.791 ns                ;
; N/A                                     ; 42.87 MHz ( period = 23.326 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[27] ; clk        ; clk      ; None                        ; None                      ; 7.774 ns                ;
; N/A                                     ; 42.91 MHz ( period = 23.306 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[2]  ; clk        ; clk      ; None                        ; None                      ; 7.742 ns                ;
; N/A                                     ; 42.94 MHz ( period = 23.288 ns )                    ; aluSrcA:inst|aluSrcAOut[7] ; Registrador:PC|Saida[16] ; clk        ; clk      ; None                        ; None                      ; 7.762 ns                ;
; N/A                                     ; 42.95 MHz ( period = 23.282 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[4]  ; clk        ; clk      ; None                        ; None                      ; 7.730 ns                ;
; N/A                                     ; 42.96 MHz ( period = 23.276 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[8]  ; clk        ; clk      ; None                        ; None                      ; 7.730 ns                ;
; N/A                                     ; 43.00 MHz ( period = 23.256 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[10] ; clk        ; clk      ; None                        ; None                      ; 7.736 ns                ;
; N/A                                     ; 43.04 MHz ( period = 23.236 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[28] ; clk        ; clk      ; None                        ; None                      ; 7.713 ns                ;
; N/A                                     ; 43.04 MHz ( period = 23.234 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[6]  ; clk        ; clk      ; None                        ; None                      ; 7.709 ns                ;
; N/A                                     ; 43.04 MHz ( period = 23.232 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[21] ; clk        ; clk      ; None                        ; None                      ; 7.711 ns                ;
; N/A                                     ; 43.05 MHz ( period = 23.228 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[19] ; clk        ; clk      ; None                        ; None                      ; 7.710 ns                ;
; N/A                                     ; 43.07 MHz ( period = 23.216 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[31] ; clk        ; clk      ; None                        ; None                      ; 7.705 ns                ;
; N/A                                     ; 43.08 MHz ( period = 23.214 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[15] ; clk        ; clk      ; None                        ; None                      ; 7.717 ns                ;
; N/A                                     ; 43.09 MHz ( period = 23.208 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[20] ; clk        ; clk      ; None                        ; None                      ; 7.717 ns                ;
; N/A                                     ; 43.09 MHz ( period = 23.208 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[14] ; clk        ; clk      ; None                        ; None                      ; 7.700 ns                ;
; N/A                                     ; 43.13 MHz ( period = 23.186 ns )                    ; aluSrcA:inst|aluSrcAOut[6] ; Registrador:PC|Saida[12] ; clk        ; clk      ; None                        ; None                      ; 7.688 ns                ;
; N/A                                     ; 43.15 MHz ( period = 23.176 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[3]  ; clk        ; clk      ; None                        ; None                      ; 7.686 ns                ;
; N/A                                     ; 43.16 MHz ( period = 23.172 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[0]  ; clk        ; clk      ; None                        ; None                      ; 7.698 ns                ;
; N/A                                     ; 43.16 MHz ( period = 23.172 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[1]  ; clk        ; clk      ; None                        ; None                      ; 7.698 ns                ;
; N/A                                     ; 43.22 MHz ( period = 23.136 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[7]  ; clk        ; clk      ; None                        ; None                      ; 7.682 ns                ;
; N/A                                     ; 43.22 MHz ( period = 23.136 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[24] ; clk        ; clk      ; None                        ; None                      ; 7.680 ns                ;
; N/A                                     ; 43.22 MHz ( period = 23.136 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[25] ; clk        ; clk      ; None                        ; None                      ; 7.680 ns                ;
; N/A                                     ; 43.24 MHz ( period = 23.128 ns )                    ; aluSrcA:inst|aluSrcAOut[7] ; Registrador:PC|Saida[9]  ; clk        ; clk      ; None                        ; None                      ; 7.695 ns                ;
; N/A                                     ; 43.24 MHz ( period = 23.126 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[18] ; clk        ; clk      ; None                        ; None                      ; 7.660 ns                ;
; N/A                                     ; 43.25 MHz ( period = 23.120 ns )                    ; aluSrcA:inst|aluSrcAOut[6] ; Registrador:PC|Saida[16] ; clk        ; clk      ; None                        ; None                      ; 7.659 ns                ;
; N/A                                     ; 43.28 MHz ( period = 23.104 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[30] ; clk        ; clk      ; None                        ; None                      ; 7.665 ns                ;
; N/A                                     ; 43.31 MHz ( period = 23.090 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[17] ; clk        ; clk      ; None                        ; None                      ; 7.644 ns                ;
; N/A                                     ; 43.32 MHz ( period = 23.082 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[24] ; clk        ; clk      ; None                        ; None                      ; 7.669 ns                ;
; N/A                                     ; 43.32 MHz ( period = 23.082 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[25] ; clk        ; clk      ; None                        ; None                      ; 7.669 ns                ;
; N/A                                     ; 43.35 MHz ( period = 23.070 ns )                    ; aluSrcA:inst|aluSrcAOut[7] ; Registrador:PC|Saida[5]  ; clk        ; clk      ; None                        ; None                      ; 7.667 ns                ;
; N/A                                     ; 43.41 MHz ( period = 23.038 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[13] ; clk        ; clk      ; None                        ; None                      ; 7.632 ns                ;
; N/A                                     ; 43.44 MHz ( period = 23.018 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[26] ; clk        ; clk      ; None                        ; None                      ; 7.620 ns                ;
; N/A                                     ; 43.47 MHz ( period = 23.006 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[22] ; clk        ; clk      ; None                        ; None                      ; 7.605 ns                ;
; N/A                                     ; 43.47 MHz ( period = 23.006 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[23] ; clk        ; clk      ; None                        ; None                      ; 7.605 ns                ;
; N/A                                     ; 43.50 MHz ( period = 22.988 ns )                    ; aluSrcA:inst|aluSrcAOut[7] ; Registrador:PC|Saida[27] ; clk        ; clk      ; None                        ; None                      ; 7.624 ns                ;
; N/A                                     ; 43.50 MHz ( period = 22.988 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[24] ; clk        ; clk      ; None                        ; None                      ; 7.608 ns                ;
; N/A                                     ; 43.50 MHz ( period = 22.988 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[25] ; clk        ; clk      ; None                        ; None                      ; 7.608 ns                ;
; N/A                                     ; 43.54 MHz ( period = 22.968 ns )                    ; aluSrcA:inst|aluSrcAOut[7] ; Registrador:PC|Saida[2]  ; clk        ; clk      ; None                        ; None                      ; 7.592 ns                ;
; N/A                                     ; 43.54 MHz ( period = 22.968 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[29] ; clk        ; clk      ; None                        ; None                      ; 7.598 ns                ;
; N/A                                     ; 43.55 MHz ( period = 22.962 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[11] ; clk        ; clk      ; None                        ; None                      ; 7.595 ns                ;
; N/A                                     ; 43.55 MHz ( period = 22.960 ns )                    ; aluSrcA:inst|aluSrcAOut[6] ; Registrador:PC|Saida[9]  ; clk        ; clk      ; None                        ; None                      ; 7.592 ns                ;
; N/A                                     ; 43.58 MHz ( period = 22.944 ns )                    ; aluSrcA:inst|aluSrcAOut[7] ; Registrador:PC|Saida[4]  ; clk        ; clk      ; None                        ; None                      ; 7.580 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                            ;                          ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+----------------------------+--------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'clk'                                                                                                                                                                                                                             ;
+------------------------------------------+-----------------------------------------------------+---------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                            ; From                                                ; To                              ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+------------------------------------------+-----------------------------------------------------+---------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[4]                              ; setSize:inst30|saidaSetSize[4]  ; clk        ; clk      ; None                       ; None                       ; 0.449 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[7]                              ; setSize:inst30|saidaSetSize[7]  ; clk        ; clk      ; None                       ; None                       ; 0.452 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[0]                              ; setSize:inst30|saidaSetSize[0]  ; clk        ; clk      ; None                       ; None                       ; 0.491 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[3]                              ; setSize:inst30|saidaSetSize[3]  ; clk        ; clk      ; None                       ; None                       ; 0.612 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[1]                              ; setSize:inst30|saidaSetSize[1]  ; clk        ; clk      ; None                       ; None                       ; 0.613 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[5]                              ; setSize:inst30|saidaSetSize[5]  ; clk        ; clk      ; None                       ; None                       ; 0.613 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[3]                            ; loadSize:inst29|lsOut[3]        ; clk        ; clk      ; None                       ; None                       ; 0.438 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[1]                            ; loadSize:inst29|lsOut[1]        ; clk        ; clk      ; None                       ; None                       ; 0.444 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[5]                            ; loadSize:inst29|lsOut[5]        ; clk        ; clk      ; None                       ; None                       ; 0.448 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[2]                            ; loadSize:inst29|lsOut[2]        ; clk        ; clk      ; None                       ; None                       ; 0.442 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[6]                            ; loadSize:inst29|lsOut[6]        ; clk        ; clk      ; None                       ; None                       ; 0.444 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[11]                             ; setSize:inst30|saidaSetSize[11] ; clk        ; clk      ; None                       ; None                       ; 0.727 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[21]                             ; setSize:inst30|saidaSetSize[21] ; clk        ; clk      ; None                       ; None                       ; 0.727 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[4]                            ; loadSize:inst29|lsOut[4]        ; clk        ; clk      ; None                       ; None                       ; 0.483 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[2]                              ; setSize:inst30|saidaSetSize[2]  ; clk        ; clk      ; None                       ; None                       ; 0.729 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[13]                             ; setSize:inst30|saidaSetSize[13] ; clk        ; clk      ; None                       ; None                       ; 0.753 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[10]                           ; setSize:inst30|saidaSetSize[10] ; clk        ; clk      ; None                       ; None                       ; 0.761 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[15]                             ; setSize:inst30|saidaSetSize[15] ; clk        ; clk      ; None                       ; None                       ; 0.764 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[12]                           ; setSize:inst30|saidaSetSize[12] ; clk        ; clk      ; None                       ; None                       ; 0.800 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[7]                            ; loadSize:inst29|lsOut[7]        ; clk        ; clk      ; None                       ; None                       ; 0.569 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[24]                             ; setSize:inst30|saidaSetSize[24] ; clk        ; clk      ; None                       ; None                       ; 0.912 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[31]                           ; setSize:inst30|saidaSetSize[31] ; clk        ; clk      ; None                       ; None                       ; 0.927 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[8]                            ; setSize:inst30|saidaSetSize[8]  ; clk        ; clk      ; None                       ; None                       ; 0.970 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|lscontrol[0]                 ; loadSize:inst29|lsOut[15]       ; clk        ; clk      ; None                       ; None                       ; 1.222 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[11]                           ; loadSize:inst29|lsOut[11]       ; clk        ; clk      ; None                       ; None                       ; 0.764 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[23]                           ; loadSize:inst29|lsOut[23]       ; clk        ; clk      ; None                       ; None                       ; 0.763 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[26]                           ; loadSize:inst29|lsOut[26]       ; clk        ; clk      ; None                       ; None                       ; 0.770 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[18]                           ; loadSize:inst29|lsOut[18]       ; clk        ; clk      ; None                       ; None                       ; 0.764 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[22]                           ; loadSize:inst29|lsOut[22]       ; clk        ; clk      ; None                       ; None                       ; 0.767 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[14]                           ; loadSize:inst29|lsOut[14]       ; clk        ; clk      ; None                       ; None                       ; 0.765 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[30]                           ; loadSize:inst29|lsOut[30]       ; clk        ; clk      ; None                       ; None                       ; 0.773 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[20]                           ; loadSize:inst29|lsOut[20]       ; clk        ; clk      ; None                       ; None                       ; 0.772 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[16]                           ; loadSize:inst29|lsOut[16]       ; clk        ; clk      ; None                       ; None                       ; 0.774 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[17]                           ; loadSize:inst29|lsOut[17]       ; clk        ; clk      ; None                       ; None                       ; 0.797 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[13]                           ; loadSize:inst29|lsOut[13]       ; clk        ; clk      ; None                       ; None                       ; 0.803 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[25]                           ; loadSize:inst29|lsOut[25]       ; clk        ; clk      ; None                       ; None                       ; 0.801 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[15]                           ; loadSize:inst29|lsOut[15]       ; clk        ; clk      ; None                       ; None                       ; 0.804 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[25]                             ; setSize:inst30|saidaSetSize[25] ; clk        ; clk      ; None                       ; None                       ; 1.061 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[27]                             ; setSize:inst30|saidaSetSize[27] ; clk        ; clk      ; None                       ; None                       ; 1.076 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[23]                             ; setSize:inst30|saidaSetSize[23] ; clk        ; clk      ; None                       ; None                       ; 1.086 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[30]                        ; memToReg:inst7|memToRegOut[30]  ; clk        ; clk      ; None                       ; None                       ; 1.103 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|lscontrol[0]                 ; loadSize:inst29|lsOut[13]       ; clk        ; clk      ; None                       ; None                       ; 1.354 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[21]                           ; loadSize:inst29|lsOut[21]       ; clk        ; clk      ; None                       ; None                       ; 0.866 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[12]                           ; loadSize:inst29|lsOut[12]       ; clk        ; clk      ; None                       ; None                       ; 0.871 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[9]                              ; setSize:inst30|saidaSetSize[9]  ; clk        ; clk      ; None                       ; None                       ; 1.113 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[17]                           ; setSize:inst30|saidaSetSize[17] ; clk        ; clk      ; None                       ; None                       ; 1.344 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[27]                           ; loadSize:inst29|lsOut[27]       ; clk        ; clk      ; None                       ; None                       ; 0.900 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[9]                            ; loadSize:inst29|lsOut[9]        ; clk        ; clk      ; None                       ; None                       ; 0.929 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[24]                           ; loadSize:inst29|lsOut[24]       ; clk        ; clk      ; None                       ; None                       ; 0.947 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[0]                            ; loadSize:inst29|lsOut[0]        ; clk        ; clk      ; None                       ; None                       ; 0.978 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|lscontrol[1]                 ; loadSize:inst29|lsOut[15]       ; clk        ; clk      ; None                       ; None                       ; 1.475 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|lscontrol[0]                 ; loadSize:inst29|lsOut[11]       ; clk        ; clk      ; None                       ; None                       ; 1.501 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|lscontrol[1]                 ; loadSize:inst29|lsOut[28]       ; clk        ; clk      ; None                       ; None                       ; 1.491 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[28]                           ; loadSize:inst29|lsOut[28]       ; clk        ; clk      ; None                       ; None                       ; 1.018 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|sscontrol[1]                 ; setSize:inst30|saidaSetSize[14] ; clk        ; clk      ; None                       ; None                       ; 1.455 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[13]                       ; memToReg:inst7|memToRegOut[13]  ; clk        ; clk      ; None                       ; None                       ; 1.331 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[29]                           ; loadSize:inst29|lsOut[29]       ; clk        ; clk      ; None                       ; None                       ; 1.102 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[9]                        ; memToReg:inst7|memToRegOut[9]   ; clk        ; clk      ; None                       ; None                       ; 1.359 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[14]                           ; setSize:inst30|saidaSetSize[14] ; clk        ; clk      ; None                       ; None                       ; 1.404 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|lscontrol[1]                 ; loadSize:inst29|lsOut[9]        ; clk        ; clk      ; None                       ; None                       ; 1.679 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[1]                        ; memToReg:inst7|memToRegOut[1]   ; clk        ; clk      ; None                       ; None                       ; 1.458 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|lscontrol[1]                 ; loadSize:inst29|lsOut[25]       ; clk        ; clk      ; None                       ; None                       ; 1.674 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[22]                        ; memToReg:inst7|memToRegOut[22]  ; clk        ; clk      ; None                       ; None                       ; 1.459 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|lscontrol[0]                 ; loadSize:inst29|lsOut[28]       ; clk        ; clk      ; None                       ; None                       ; 1.654 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|lscontrol[1]                 ; loadSize:inst29|lsOut[11]       ; clk        ; clk      ; None                       ; None                       ; 1.710 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|lscontrol[1]                 ; loadSize:inst29|lsOut[20]       ; clk        ; clk      ; None                       ; None                       ; 1.699 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[22]                             ; setSize:inst30|saidaSetSize[22] ; clk        ; clk      ; None                       ; None                       ; 1.459 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|lscontrol[0]                 ; loadSize:inst29|lsOut[20]       ; clk        ; clk      ; None                       ; None                       ; 1.693 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|lscontrol[0]                 ; loadSize:inst29|lsOut[27]       ; clk        ; clk      ; None                       ; None                       ; 1.711 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[24]                           ; setSize:inst30|saidaSetSize[24] ; clk        ; clk      ; None                       ; None                       ; 1.490 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[19]                           ; loadSize:inst29|lsOut[19]       ; clk        ; clk      ; None                       ; None                       ; 1.235 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|sscontrol[0]                 ; setSize:inst30|saidaSetSize[31] ; clk        ; clk      ; None                       ; None                       ; 1.656 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|lscontrol[1]                 ; loadSize:inst29|lsOut[30]       ; clk        ; clk      ; None                       ; None                       ; 1.749 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|sscontrol[1]                 ; setSize:inst30|saidaSetSize[17] ; clk        ; clk      ; None                       ; None                       ; 1.860 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|lscontrol[1]                 ; loadSize:inst29|lsOut[21]       ; clk        ; clk      ; None                       ; None                       ; 1.745 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|sscontrol[1]                 ; setSize:inst30|saidaSetSize[31] ; clk        ; clk      ; None                       ; None                       ; 1.670 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|lscontrol[1]                 ; loadSize:inst29|lsOut[31]       ; clk        ; clk      ; None                       ; None                       ; 1.741 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[8]                            ; loadSize:inst29|lsOut[8]        ; clk        ; clk      ; None                       ; None                       ; 1.261 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|lscontrol[1]                 ; loadSize:inst29|lsOut[14]       ; clk        ; clk      ; None                       ; None                       ; 1.765 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|lscontrol[1]                 ; loadSize:inst29|lsOut[29]       ; clk        ; clk      ; None                       ; None                       ; 1.792 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|lscontrol[1]                 ; loadSize:inst29|lsOut[13]       ; clk        ; clk      ; None                       ; None                       ; 1.799 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[23]                           ; setSize:inst30|saidaSetSize[23] ; clk        ; clk      ; None                       ; None                       ; 1.555 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[6]                              ; setSize:inst30|saidaSetSize[6]  ; clk        ; clk      ; None                       ; None                       ; 1.540 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[25]                           ; setSize:inst30|saidaSetSize[25] ; clk        ; clk      ; None                       ; None                       ; 1.621 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|lscontrol[0]                 ; loadSize:inst29|lsOut[9]        ; clk        ; clk      ; None                       ; None                       ; 1.854 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|lscontrol[0]                 ; loadSize:inst29|lsOut[18]       ; clk        ; clk      ; None                       ; None                       ; 1.839 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[11]                       ; memToReg:inst7|memToRegOut[11]  ; clk        ; clk      ; None                       ; None                       ; 1.641 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|sscontrol[1]                 ; setSize:inst30|saidaSetSize[8]  ; clk        ; clk      ; None                       ; None                       ; 1.772 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|lscontrol[0]                 ; loadSize:inst29|lsOut[30]       ; clk        ; clk      ; None                       ; None                       ; 1.874 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|lscontrol[0]                 ; loadSize:inst29|lsOut[31]       ; clk        ; clk      ; None                       ; None                       ; 1.883 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|lscontrol[0]                 ; loadSize:inst29|lsOut[26]       ; clk        ; clk      ; None                       ; None                       ; 1.948 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|lscontrol[1]                 ; loadSize:inst29|lsOut[27]       ; clk        ; clk      ; None                       ; None                       ; 1.994 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[22]                      ; memToReg:inst7|memToRegOut[22]  ; clk        ; clk      ; None                       ; None                       ; 1.742 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|lscontrol[0]                 ; loadSize:inst29|lsOut[16]       ; clk        ; clk      ; None                       ; None                       ; 1.954 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|lscontrol[1]                 ; loadSize:inst29|lsOut[16]       ; clk        ; clk      ; None                       ; None                       ; 1.983 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[17]                             ; setSize:inst30|saidaSetSize[17] ; clk        ; clk      ; None                       ; None                       ; 1.940 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|lscontrol[1]                 ; loadSize:inst29|lsOut[17]       ; clk        ; clk      ; None                       ; None                       ; 2.016 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|sscontrol[1]                 ; setSize:inst30|saidaSetSize[21] ; clk        ; clk      ; None                       ; None                       ; 1.904 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|sscontrol[1]                 ; setSize:inst30|saidaSetSize[24] ; clk        ; clk      ; None                       ; None                       ; 1.929 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|sscontrol[1]                 ; setSize:inst30|saidaSetSize[22] ; clk        ; clk      ; None                       ; None                       ; 1.942 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|sscontrol[0]                 ; setSize:inst30|saidaSetSize[14] ; clk        ; clk      ; None                       ; None                       ; 1.918 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[28]                           ; setSize:inst30|saidaSetSize[28] ; clk        ; clk      ; None                       ; None                       ; 1.794 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[10]                             ; setSize:inst30|saidaSetSize[10] ; clk        ; clk      ; None                       ; None                       ; 1.791 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[31]                             ; setSize:inst30|saidaSetSize[31] ; clk        ; clk      ; None                       ; None                       ; 1.798 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[16]                        ; memToReg:inst7|memToRegOut[16]  ; clk        ; clk      ; None                       ; None                       ; 1.844 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[23]                      ; memToReg:inst7|memToRegOut[23]  ; clk        ; clk      ; None                       ; None                       ; 1.817 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[16]                             ; setSize:inst30|saidaSetSize[16] ; clk        ; clk      ; None                       ; None                       ; 1.848 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[19]                            ; aluSrcA:inst|aluSrcAOut[19]     ; clk        ; clk      ; None                       ; None                       ; 0.701 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[29]                           ; aluSrcA:inst|aluSrcAOut[29]     ; clk        ; clk      ; None                       ; None                       ; 0.710 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[21]                            ; aluSrcA:inst|aluSrcAOut[21]     ; clk        ; clk      ; None                       ; None                       ; 0.714 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|lscontrol[1]                 ; loadSize:inst29|lsOut[12]       ; clk        ; clk      ; None                       ; None                       ; 2.134 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[22]                           ; setSize:inst30|saidaSetSize[22] ; clk        ; clk      ; None                       ; None                       ; 1.922 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[29]                        ; memToReg:inst7|memToRegOut[29]  ; clk        ; clk      ; None                       ; None                       ; 1.894 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[31]                           ; loadSize:inst29|lsOut[31]       ; clk        ; clk      ; None                       ; None                       ; 1.635 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[27]                            ; aluSrcA:inst|aluSrcAOut[27]     ; clk        ; clk      ; None                       ; None                       ; 0.749 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[7]                            ; aluSrcA:inst|aluSrcAOut[7]      ; clk        ; clk      ; None                       ; None                       ; 0.762 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|lscontrol[0]                 ; loadSize:inst29|lsOut[24]       ; clk        ; clk      ; None                       ; None                       ; 2.180 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[18]                           ; setSize:inst30|saidaSetSize[18] ; clk        ; clk      ; None                       ; None                       ; 1.920 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[27]                           ; aluSrcA:inst|aluSrcAOut[27]     ; clk        ; clk      ; None                       ; None                       ; 0.803 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|sscontrol[1]                 ; setSize:inst30|saidaSetSize[25] ; clk        ; clk      ; None                       ; None                       ; 2.121 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[26]                             ; setSize:inst30|saidaSetSize[26] ; clk        ; clk      ; None                       ; None                       ; 1.948 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[9]                        ; memToReg:inst7|memToRegOut[25]  ; clk        ; clk      ; None                       ; None                       ; 2.016 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|lscontrol[0]                 ; loadSize:inst29|lsOut[14]       ; clk        ; clk      ; None                       ; None                       ; 2.198 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|lscontrol[0]                 ; loadSize:inst29|lsOut[29]       ; clk        ; clk      ; None                       ; None                       ; 2.226 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|lscontrol[0]                 ; loadSize:inst29|lsOut[23]       ; clk        ; clk      ; None                       ; None                       ; 2.214 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|lscontrol[1]                 ; loadSize:inst29|lsOut[22]       ; clk        ; clk      ; None                       ; None                       ; 2.230 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|sscontrol[1]                 ; setSize:inst30|saidaSetSize[12] ; clk        ; clk      ; None                       ; None                       ; 2.149 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[18]                             ; setSize:inst30|saidaSetSize[18] ; clk        ; clk      ; None                       ; None                       ; 1.947 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[9]                            ; aluSrcA:inst|aluSrcAOut[9]      ; clk        ; clk      ; None                       ; None                       ; 0.864 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|sscontrol[1]                 ; setSize:inst30|saidaSetSize[13] ; clk        ; clk      ; None                       ; None                       ; 2.186 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[22]                             ; memToReg:inst7|memToRegOut[22]  ; clk        ; clk      ; None                       ; None                       ; 2.071 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|lscontrol[0]                 ; loadSize:inst29|lsOut[25]       ; clk        ; clk      ; None                       ; None                       ; 2.290 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|sscontrol[1]                 ; setSize:inst30|saidaSetSize[28] ; clk        ; clk      ; None                       ; None                       ; 2.240 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[28]                        ; memToReg:inst7|memToRegOut[28]  ; clk        ; clk      ; None                       ; None                       ; 2.099 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[15]                            ; aluSrcA:inst|aluSrcAOut[15]     ; clk        ; clk      ; None                       ; None                       ; 0.926 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[9]                             ; aluSrcA:inst|aluSrcAOut[9]      ; clk        ; clk      ; None                       ; None                       ; 0.928 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[11]                            ; aluSrcA:inst|aluSrcAOut[11]     ; clk        ; clk      ; None                       ; None                       ; 0.928 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[23]                             ; memToReg:inst7|memToRegOut[23]  ; clk        ; clk      ; None                       ; None                       ; 2.099 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[16]                            ; aluSrcA:inst|aluSrcAOut[16]     ; clk        ; clk      ; None                       ; None                       ; 0.923 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[20]                             ; setSize:inst30|saidaSetSize[20] ; clk        ; clk      ; None                       ; None                       ; 2.050 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[29]                            ; aluSrcA:inst|aluSrcAOut[29]     ; clk        ; clk      ; None                       ; None                       ; 0.944 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|lscontrol[1]                 ; loadSize:inst29|lsOut[24]       ; clk        ; clk      ; None                       ; None                       ; 2.366 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|lscontrol[1]                 ; loadSize:inst29|lsOut[23]       ; clk        ; clk      ; None                       ; None                       ; 2.370 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|lscontrol[0]                 ; loadSize:inst29|lsOut[21]       ; clk        ; clk      ; None                       ; None                       ; 2.353 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[21]                           ; setSize:inst30|saidaSetSize[21] ; clk        ; clk      ; None                       ; None                       ; 2.134 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|muxmemtoreg[1]               ; memToReg:inst7|memToRegOut[25]  ; clk        ; clk      ; None                       ; None                       ; 2.392 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[19]                        ; memToReg:inst7|memToRegOut[19]  ; clk        ; clk      ; None                       ; None                       ; 2.183 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[16]                           ; setSize:inst30|saidaSetSize[16] ; clk        ; clk      ; None                       ; None                       ; 2.175 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[25]                        ; memToReg:inst7|memToRegOut[25]  ; clk        ; clk      ; None                       ; None                       ; 2.174 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|sscontrol[1]                 ; setSize:inst30|saidaSetSize[23] ; clk        ; clk      ; None                       ; None                       ; 2.321 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[31]                        ; memToReg:inst7|memToRegOut[31]  ; clk        ; clk      ; None                       ; None                       ; 2.168 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|muxalusrca[1]                ; aluSrcA:inst|aluSrcAOut[12]     ; clk        ; clk      ; None                       ; None                       ; 1.251 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|sscontrol[0]                 ; setSize:inst30|saidaSetSize[12] ; clk        ; clk      ; None                       ; None                       ; 2.342 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|lscontrol[0]                 ; loadSize:inst29|lsOut[22]       ; clk        ; clk      ; None                       ; None                       ; 2.424 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|muxalusrca[1]                ; aluSrcA:inst|aluSrcAOut[27]     ; clk        ; clk      ; None                       ; None                       ; 1.276 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|sscontrol[1]                 ; setSize:inst30|saidaSetSize[27] ; clk        ; clk      ; None                       ; None                       ; 2.358 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[22]                           ; memToReg:inst7|memToRegOut[22]  ; clk        ; clk      ; None                       ; None                       ; 2.272 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[22]                            ; aluSrcA:inst|aluSrcAOut[22]     ; clk        ; clk      ; None                       ; None                       ; 1.057 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[26]                           ; setSize:inst30|saidaSetSize[26] ; clk        ; clk      ; None                       ; None                       ; 2.191 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|lscontrol[0]                 ; loadSize:inst29|lsOut[19]       ; clk        ; clk      ; None                       ; None                       ; 2.466 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[21]                           ; aluSrcA:inst|aluSrcAOut[21]     ; clk        ; clk      ; None                       ; None                       ; 1.073 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[20]                        ; memToReg:inst7|memToRegOut[20]  ; clk        ; clk      ; None                       ; None                       ; 2.239 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[7]                             ; aluSrcA:inst|aluSrcAOut[7]      ; clk        ; clk      ; None                       ; None                       ; 1.074 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[11]                           ; memToReg:inst7|memToRegOut[11]  ; clk        ; clk      ; None                       ; None                       ; 2.325 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[24]                            ; aluSrcA:inst|aluSrcAOut[24]     ; clk        ; clk      ; None                       ; None                       ; 1.102 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|sscontrol[1]                 ; setSize:inst30|saidaSetSize[11] ; clk        ; clk      ; None                       ; None                       ; 2.417 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[17]                        ; memToReg:inst7|memToRegOut[17]  ; clk        ; clk      ; None                       ; None                       ; 2.287 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|sscontrol[0]                 ; setSize:inst30|saidaSetSize[25] ; clk        ; clk      ; None                       ; None                       ; 2.430 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[23]                        ; memToReg:inst7|memToRegOut[23]  ; clk        ; clk      ; None                       ; None                       ; 2.287 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[25]                           ; memToReg:inst7|memToRegOut[25]  ; clk        ; clk      ; None                       ; None                       ; 2.348 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[13]                            ; aluSrcA:inst|aluSrcAOut[13]     ; clk        ; clk      ; None                       ; None                       ; 1.115 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[6]                        ; memToReg:inst7|memToRegOut[22]  ; clk        ; clk      ; None                       ; None                       ; 2.310 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[19]                           ; setSize:inst30|saidaSetSize[19] ; clk        ; clk      ; None                       ; None                       ; 2.261 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[1]                         ; memToReg:inst7|memToRegOut[1]   ; clk        ; clk      ; None                       ; None                       ; 2.316 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|lscontrol[0]                 ; loadSize:inst29|lsOut[12]       ; clk        ; clk      ; None                       ; None                       ; 2.535 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[14]                            ; aluSrcA:inst|aluSrcAOut[14]     ; clk        ; clk      ; None                       ; None                       ; 1.165 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[13]                           ; memToReg:inst7|memToRegOut[13]  ; clk        ; clk      ; None                       ; None                       ; 2.368 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[29]                             ; setSize:inst30|saidaSetSize[29] ; clk        ; clk      ; None                       ; None                       ; 2.260 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|sscontrol[0]                 ; setSize:inst30|saidaSetSize[23] ; clk        ; clk      ; None                       ; None                       ; 2.478 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[13]                           ; setSize:inst30|saidaSetSize[13] ; clk        ; clk      ; None                       ; None                       ; 2.314 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[19]                           ; aluSrcA:inst|aluSrcAOut[19]     ; clk        ; clk      ; None                       ; None                       ; 1.162 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|muxmemtoreg[1]               ; memToReg:inst7|memToRegOut[29]  ; clk        ; clk      ; None                       ; None                       ; 2.571 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|muxalusrca[1]                ; aluSrcA:inst|aluSrcAOut[13]     ; clk        ; clk      ; None                       ; None                       ; 1.417 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|muxalusrca[1]                ; aluSrcA:inst|aluSrcAOut[11]     ; clk        ; clk      ; None                       ; None                       ; 1.425 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[10]                           ; loadSize:inst29|lsOut[10]       ; clk        ; clk      ; None                       ; None                       ; 2.112 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|sscontrol[1]                 ; setSize:inst30|saidaSetSize[16] ; clk        ; clk      ; None                       ; None                       ; 2.534 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|muxmemtoreg[1]               ; memToReg:inst7|memToRegOut[22]  ; clk        ; clk      ; None                       ; None                       ; 2.612 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|sscontrol[0]                 ; setSize:inst30|saidaSetSize[28] ; clk        ; clk      ; None                       ; None                       ; 2.520 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[13]                           ; aluSrcA:inst|aluSrcAOut[13]     ; clk        ; clk      ; None                       ; None                       ; 1.196 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[3]                            ; aluSrcA:inst|aluSrcAOut[3]      ; clk        ; clk      ; None                       ; None                       ; 1.252 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[11]                           ; aluSrcA:inst|aluSrcAOut[11]     ; clk        ; clk      ; None                       ; None                       ; 1.238 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|lscontrol[1]                 ; loadSize:inst29|lsOut[19]       ; clk        ; clk      ; None                       ; None                       ; 2.650 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|sscontrol[1]                 ; setSize:inst30|saidaSetSize[9]  ; clk        ; clk      ; None                       ; None                       ; 2.547 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[9]                            ; setSize:inst30|saidaSetSize[9]  ; clk        ; clk      ; None                       ; None                       ; 2.382 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|sscontrol[1]                 ; setSize:inst30|saidaSetSize[10] ; clk        ; clk      ; None                       ; None                       ; 2.568 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|lscontrol[1]                 ; loadSize:inst29|lsOut[26]       ; clk        ; clk      ; None                       ; None                       ; 2.682 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[21]                        ; memToReg:inst7|memToRegOut[21]  ; clk        ; clk      ; None                       ; None                       ; 2.461 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|muxmemtoreg[3]               ; memToReg:inst7|memToRegOut[22]  ; clk        ; clk      ; None                       ; None                       ; 2.945 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|lscontrol[0]                 ; loadSize:inst29|lsOut[10]       ; clk        ; clk      ; None                       ; None                       ; 2.691 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|muxalusrca[0]                ; aluSrcA:inst|aluSrcAOut[12]     ; clk        ; clk      ; None                       ; None                       ; 1.824 ns                 ;
; Timing analysis restricted to 200 rows.  ; To change the limit use Settings (Assignments menu) ;                                 ;            ;          ;                            ;                            ;                          ;
+------------------------------------------+-----------------------------------------------------+---------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+


+-----------------------------------------------------------------------------------------------------------+
; tsu                                                                                                       ;
+-------+--------------+------------+-------+----------------------------------------------------+----------+
; Slack ; Required tsu ; Actual tsu ; From  ; To                                                 ; To Clock ;
+-------+--------------+------------+-------+----------------------------------------------------+----------+
; N/A   ; None         ; 5.860 ns   ; reset ; unidadeControle:inst25|functOut[5]                 ; clk      ;
; N/A   ; None         ; 5.617 ns   ; reset ; mult:inst28|lo[28]                                 ; clk      ;
; N/A   ; None         ; 5.617 ns   ; reset ; mult:inst28|lo[27]                                 ; clk      ;
; N/A   ; None         ; 5.617 ns   ; reset ; mult:inst28|lo[23]                                 ; clk      ;
; N/A   ; None         ; 5.617 ns   ; reset ; mult:inst28|lo[22]                                 ; clk      ;
; N/A   ; None         ; 5.617 ns   ; reset ; mult:inst28|lo[21]                                 ; clk      ;
; N/A   ; None         ; 5.617 ns   ; reset ; mult:inst28|lo[20]                                 ; clk      ;
; N/A   ; None         ; 5.617 ns   ; reset ; mult:inst28|lo[19]                                 ; clk      ;
; N/A   ; None         ; 5.617 ns   ; reset ; mult:inst28|lo[18]                                 ; clk      ;
; N/A   ; None         ; 5.617 ns   ; reset ; mult:inst28|lo[17]                                 ; clk      ;
; N/A   ; None         ; 5.617 ns   ; reset ; mult:inst28|lo[16]                                 ; clk      ;
; N/A   ; None         ; 5.617 ns   ; reset ; mult:inst28|lo[15]                                 ; clk      ;
; N/A   ; None         ; 5.617 ns   ; reset ; mult:inst28|lo[14]                                 ; clk      ;
; N/A   ; None         ; 5.386 ns   ; reset ; unidadeControle:inst25|functOut[2]                 ; clk      ;
; N/A   ; None         ; 5.326 ns   ; reset ; mult:inst28|lo[13]                                 ; clk      ;
; N/A   ; None         ; 5.326 ns   ; reset ; mult:inst28|lo[12]                                 ; clk      ;
; N/A   ; None         ; 5.326 ns   ; reset ; mult:inst28|lo[11]                                 ; clk      ;
; N/A   ; None         ; 5.326 ns   ; reset ; mult:inst28|lo[10]                                 ; clk      ;
; N/A   ; None         ; 5.326 ns   ; reset ; mult:inst28|lo[9]                                  ; clk      ;
; N/A   ; None         ; 5.326 ns   ; reset ; mult:inst28|lo[8]                                  ; clk      ;
; N/A   ; None         ; 5.326 ns   ; reset ; mult:inst28|lo[7]                                  ; clk      ;
; N/A   ; None         ; 5.326 ns   ; reset ; mult:inst28|lo[6]                                  ; clk      ;
; N/A   ; None         ; 5.326 ns   ; reset ; mult:inst28|lo[5]                                  ; clk      ;
; N/A   ; None         ; 5.326 ns   ; reset ; mult:inst28|lo[4]                                  ; clk      ;
; N/A   ; None         ; 5.326 ns   ; reset ; mult:inst28|lo[3]                                  ; clk      ;
; N/A   ; None         ; 5.326 ns   ; reset ; mult:inst28|lo[2]                                  ; clk      ;
; N/A   ; None         ; 5.326 ns   ; reset ; mult:inst28|lo[1]                                  ; clk      ;
; N/A   ; None         ; 5.326 ns   ; reset ; mult:inst28|lo[0]                                  ; clk      ;
; N/A   ; None         ; 5.198 ns   ; reset ; unidadeControle:inst25|functOut[4]                 ; clk      ;
; N/A   ; None         ; 5.198 ns   ; reset ; unidadeControle:inst25|functOut[3]                 ; clk      ;
; N/A   ; None         ; 5.198 ns   ; reset ; unidadeControle:inst25|functOut[1]                 ; clk      ;
; N/A   ; None         ; 5.083 ns   ; reset ; unidadeControle:inst25|functOut[0]                 ; clk      ;
; N/A   ; None         ; 4.386 ns   ; reset ; mult:inst28|lo[31]                                 ; clk      ;
; N/A   ; None         ; 4.386 ns   ; reset ; mult:inst28|lo[30]                                 ; clk      ;
; N/A   ; None         ; 4.386 ns   ; reset ; mult:inst28|lo[29]                                 ; clk      ;
; N/A   ; None         ; 4.386 ns   ; reset ; mult:inst28|lo[26]                                 ; clk      ;
; N/A   ; None         ; 4.246 ns   ; reset ; unidadeControle:inst25|muxalusrca[1]               ; clk      ;
; N/A   ; None         ; 4.246 ns   ; reset ; unidadeControle:inst25|muxmemtoreg[1]              ; clk      ;
; N/A   ; None         ; 4.102 ns   ; reset ; mult:inst28|lo[25]                                 ; clk      ;
; N/A   ; None         ; 4.102 ns   ; reset ; mult:inst28|lo[24]                                 ; clk      ;
; N/A   ; None         ; 4.017 ns   ; reset ; unidadeControle:inst25|iordmux[0]                  ; clk      ;
; N/A   ; None         ; 4.017 ns   ; reset ; unidadeControle:inst25|alucontrol[0]               ; clk      ;
; N/A   ; None         ; 4.017 ns   ; reset ; unidadeControle:inst25|muxshiftsrcb                ; clk      ;
; N/A   ; None         ; 3.714 ns   ; reset ; unidadeControle:inst25|sscontrol[0]                ; clk      ;
; N/A   ; None         ; 3.714 ns   ; reset ; unidadeControle:inst25|sscontrol[1]                ; clk      ;
; N/A   ; None         ; 3.667 ns   ; reset ; unidadeControle:inst25|muxxxchgctrl                ; clk      ;
; N/A   ; None         ; 3.549 ns   ; reset ; unidadeControle:inst25|state.sll_sra_srl_sllv_srav ; clk      ;
; N/A   ; None         ; 3.549 ns   ; reset ; unidadeControle:inst25|state.add_sub_and           ; clk      ;
; N/A   ; None         ; 3.549 ns   ; reset ; unidadeControle:inst25|state.sra2                  ; clk      ;
; N/A   ; None         ; 3.549 ns   ; reset ; unidadeControle:inst25|state.sll2                  ; clk      ;
; N/A   ; None         ; 3.549 ns   ; reset ; unidadeControle:inst25|state.srl2                  ; clk      ;
; N/A   ; None         ; 3.549 ns   ; reset ; unidadeControle:inst25|state.sllv2                 ; clk      ;
; N/A   ; None         ; 3.549 ns   ; reset ; unidadeControle:inst25|state.srav2                 ; clk      ;
; N/A   ; None         ; 3.549 ns   ; reset ; unidadeControle:inst25|state.sw3                   ; clk      ;
; N/A   ; None         ; 3.549 ns   ; reset ; unidadeControle:inst25|shiftcontrol[1]             ; clk      ;
; N/A   ; None         ; 3.549 ns   ; reset ; unidadeControle:inst25|shiftcontrol[2]             ; clk      ;
; N/A   ; None         ; 3.516 ns   ; reset ; unidadeControle:inst25|stateOut[1]                 ; clk      ;
; N/A   ; None         ; 3.503 ns   ; reset ; unidadeControle:inst25|lscontrol[0]                ; clk      ;
; N/A   ; None         ; 3.395 ns   ; reset ; unidadeControle:inst25|multBegin                   ; clk      ;
; N/A   ; None         ; 3.395 ns   ; reset ; unidadeControle:inst25|stateOut[3]                 ; clk      ;
; N/A   ; None         ; 3.387 ns   ; reset ; unidadeControle:inst25|stateOut[6]                 ; clk      ;
; N/A   ; None         ; 3.324 ns   ; reset ; unidadeControle:inst25|lscontrol[1]                ; clk      ;
; N/A   ; None         ; 3.173 ns   ; reset ; unidadeControle:inst25|stateOut[0]                 ; clk      ;
; N/A   ; None         ; 3.167 ns   ; reset ; unidadeControle:inst25|state.lw4                   ; clk      ;
; N/A   ; None         ; 3.167 ns   ; reset ; unidadeControle:inst25|state.lw3                   ; clk      ;
; N/A   ; None         ; 3.167 ns   ; reset ; unidadeControle:inst25|state.lh3                   ; clk      ;
; N/A   ; None         ; 3.167 ns   ; reset ; unidadeControle:inst25|state.fetch3                ; clk      ;
; N/A   ; None         ; 3.155 ns   ; reset ; unidadeControle:inst25|stateOut[5]                 ; clk      ;
; N/A   ; None         ; 3.155 ns   ; reset ; unidadeControle:inst25|stateOut[2]                 ; clk      ;
; N/A   ; None         ; 3.115 ns   ; reset ; unidadeControle:inst25|muxalusrca[0]               ; clk      ;
; N/A   ; None         ; 3.106 ns   ; reset ; unidadeControle:inst25|irwrite                     ; clk      ;
; N/A   ; None         ; 3.106 ns   ; reset ; unidadeControle:inst25|state.lh2_wait              ; clk      ;
; N/A   ; None         ; 3.106 ns   ; reset ; unidadeControle:inst25|state.sb3                   ; clk      ;
; N/A   ; None         ; 3.106 ns   ; reset ; unidadeControle:inst25|state.sh2                   ; clk      ;
; N/A   ; None         ; 3.106 ns   ; reset ; unidadeControle:inst25|state.blm2_wait             ; clk      ;
; N/A   ; None         ; 3.106 ns   ; reset ; unidadeControle:inst25|pcwritecond                 ; clk      ;
; N/A   ; None         ; 3.106 ns   ; reset ; unidadeControle:inst25|state.bne2                  ; clk      ;
; N/A   ; None         ; 3.067 ns   ; reset ; unidadeControle:inst25|stateOut[4]                 ; clk      ;
; N/A   ; None         ; 3.038 ns   ; reset ; unidadeControle:inst25|state.xchg2                 ; clk      ;
; N/A   ; None         ; 3.038 ns   ; reset ; unidadeControle:inst25|aluoutwrite                 ; clk      ;
; N/A   ; None         ; 3.038 ns   ; reset ; unidadeControle:inst25|muxalusrcb[1]               ; clk      ;
; N/A   ; None         ; 3.038 ns   ; reset ; unidadeControle:inst25|state.fetch1                ; clk      ;
; N/A   ; None         ; 3.038 ns   ; reset ; unidadeControle:inst25|state.break2                ; clk      ;
; N/A   ; None         ; 3.038 ns   ; reset ; unidadeControle:inst25|shiftcontrol[0]             ; clk      ;
; N/A   ; None         ; 3.022 ns   ; reset ; unidadeControle:inst25|state.execute               ; clk      ;
; N/A   ; None         ; 2.826 ns   ; reset ; unidadeControle:inst25|state.lh4                   ; clk      ;
; N/A   ; None         ; 2.826 ns   ; reset ; unidadeControle:inst25|memwrite                    ; clk      ;
; N/A   ; None         ; 2.826 ns   ; reset ; unidadeControle:inst25|muxpcsource[1]              ; clk      ;
; N/A   ; None         ; 2.826 ns   ; reset ; unidadeControle:inst25|pcwrite                     ; clk      ;
; N/A   ; None         ; 2.810 ns   ; reset ; unidadeControle:inst25|state.lb4                   ; clk      ;
; N/A   ; None         ; 2.810 ns   ; reset ; unidadeControle:inst25|state.xchg3                 ; clk      ;
; N/A   ; None         ; 2.810 ns   ; reset ; unidadeControle:inst25|state.lb3                   ; clk      ;
; N/A   ; None         ; 2.810 ns   ; reset ; unidadeControle:inst25|state.decode2               ; clk      ;
; N/A   ; None         ; 2.810 ns   ; reset ; unidadeControle:inst25|state.decode                ; clk      ;
; N/A   ; None         ; 2.810 ns   ; reset ; unidadeControle:inst25|state.sh3                   ; clk      ;
; N/A   ; None         ; 2.810 ns   ; reset ; unidadeControle:inst25|state.blm4                  ; clk      ;
; N/A   ; None         ; 2.810 ns   ; reset ; unidadeControle:inst25|state.blm3_wait             ; clk      ;
; N/A   ; None         ; 2.810 ns   ; reset ; unidadeControle:inst25|state.jal3                  ; clk      ;
; N/A   ; None         ; 2.810 ns   ; reset ; unidadeControle:inst25|state.wait_Final            ; clk      ;
; N/A   ; None         ; 2.806 ns   ; reset ; unidadeControle:inst25|state.jal2                  ; clk      ;
; N/A   ; None         ; 2.806 ns   ; reset ; unidadeControle:inst25|state.addi_addiu            ; clk      ;
; N/A   ; None         ; 2.806 ns   ; reset ; unidadeControle:inst25|state.lb2_wait              ; clk      ;
; N/A   ; None         ; 2.806 ns   ; reset ; unidadeControle:inst25|state.fetch2                ; clk      ;
; N/A   ; None         ; 2.806 ns   ; reset ; unidadeControle:inst25|state.sb2                   ; clk      ;
; N/A   ; None         ; 2.806 ns   ; reset ; unidadeControle:inst25|state.mult2                 ; clk      ;
; N/A   ; None         ; 2.806 ns   ; reset ; unidadeControle:inst25|state.mult3                 ; clk      ;
; N/A   ; None         ; 2.738 ns   ; reset ; unidadeControle:inst25|xchgctrl                    ; clk      ;
; N/A   ; None         ; 2.603 ns   ; reset ; unidadeControle:inst25|state.lw2_wait              ; clk      ;
; N/A   ; None         ; 2.603 ns   ; reset ; unidadeControle:inst25|alucontrol[1]               ; clk      ;
; N/A   ; None         ; 2.603 ns   ; reset ; unidadeControle:inst25|muxpcsource[0]              ; clk      ;
; N/A   ; None         ; 2.603 ns   ; reset ; unidadeControle:inst25|muxalusrcb[0]               ; clk      ;
; N/A   ; None         ; 2.603 ns   ; reset ; unidadeControle:inst25|state.sw2                   ; clk      ;
; N/A   ; None         ; 2.603 ns   ; reset ; unidadeControle:inst25|state.beq2                  ; clk      ;
; N/A   ; None         ; 2.603 ns   ; reset ; unidadeControle:inst25|state.bgt2                  ; clk      ;
; N/A   ; None         ; 2.603 ns   ; reset ; unidadeControle:inst25|state.ble2                  ; clk      ;
; N/A   ; None         ; 0.817 ns   ; reset ; mult:inst28|multStop                               ; clk      ;
; N/A   ; None         ; 0.432 ns   ; reset ; unidadeControle:inst25|muxmemtoreg[3]              ; clk      ;
; N/A   ; None         ; 0.432 ns   ; reset ; unidadeControle:inst25|muxregdst[1]                ; clk      ;
; N/A   ; None         ; 0.169 ns   ; reset ; unidadeControle:inst25|muxmemtoreg[2]              ; clk      ;
; N/A   ; None         ; 0.169 ns   ; reset ; unidadeControle:inst25|muxregdst[0]                ; clk      ;
; N/A   ; None         ; -0.023 ns  ; reset ; unidadeControle:inst25|muxmemtoreg[0]              ; clk      ;
; N/A   ; None         ; -0.164 ns  ; reset ; unidadeControle:inst25|regwrite                    ; clk      ;
; N/A   ; None         ; -0.174 ns  ; reset ; unidadeControle:inst25|alucontrol[2]               ; clk      ;
; N/A   ; None         ; -0.174 ns  ; reset ; unidadeControle:inst25|state.closeWR               ; clk      ;
+-------+--------------+------------+-------+----------------------------------------------------+----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; tco                                                                                                                                                                                ;
+-----------------------------------------+-----------------------------------------------------+------------+--------------------------------------+-------------------+------------+
; Slack                                   ; Required tco                                        ; Actual tco ; From                                 ; To                ; From Clock ;
+-----------------------------------------+-----------------------------------------------------+------------+--------------------------------------+-------------------+------------+
; N/A                                     ; None                                                ; 19.901 ns  ; aluSrcA:inst|aluSrcAOut[4]           ; aluresult[30]     ; clk        ;
; N/A                                     ; None                                                ; 19.850 ns  ; aluSrcA:inst|aluSrcAOut[5]           ; aluresult[30]     ; clk        ;
; N/A                                     ; None                                                ; 19.661 ns  ; unidadeControle:inst25|alucontrol[2] ; aluresult[30]     ; clk        ;
; N/A                                     ; None                                                ; 19.661 ns  ; aluSrcA:inst|aluSrcAOut[0]           ; aluresult[30]     ; clk        ;
; N/A                                     ; None                                                ; 19.634 ns  ; aluSrcA:inst|aluSrcAOut[3]           ; aluresult[30]     ; clk        ;
; N/A                                     ; None                                                ; 19.587 ns  ; aluSrcA:inst|aluSrcAOut[1]           ; aluresult[30]     ; clk        ;
; N/A                                     ; None                                                ; 19.560 ns  ; unidadeControle:inst25|muxalusrcb[1] ; aluresult[30]     ; clk        ;
; N/A                                     ; None                                                ; 19.526 ns  ; Instr_Reg:inst4|Instr15_0[7]         ; aluresult[30]     ; clk        ;
; N/A                                     ; None                                                ; 19.508 ns  ; unidadeControle:inst25|alucontrol[0] ; aluresult[30]     ; clk        ;
; N/A                                     ; None                                                ; 19.386 ns  ; aluSrcA:inst|aluSrcAOut[2]           ; aluresult[30]     ; clk        ;
; N/A                                     ; None                                                ; 19.361 ns  ; unidadeControle:inst25|alucontrol[1] ; aluresult[30]     ; clk        ;
; N/A                                     ; None                                                ; 19.291 ns  ; unidadeControle:inst25|muxalusrcb[0] ; aluresult[30]     ; clk        ;
; N/A                                     ; None                                                ; 19.217 ns  ; aluSrcA:inst|aluSrcAOut[7]           ; aluresult[30]     ; clk        ;
; N/A                                     ; None                                                ; 19.133 ns  ; Registrador:B|Saida[3]               ; aluresult[30]     ; clk        ;
; N/A                                     ; None                                                ; 19.133 ns  ; aluSrcA:inst|aluSrcAOut[6]           ; aluresult[30]     ; clk        ;
; N/A                                     ; None                                                ; 19.109 ns  ; Instr_Reg:inst4|Instr15_0[0]         ; aluresult[30]     ; clk        ;
; N/A                                     ; None                                                ; 19.096 ns  ; Registrador:B|Saida[5]               ; aluresult[30]     ; clk        ;
; N/A                                     ; None                                                ; 19.032 ns  ; aluSrcA:inst|aluSrcAOut[4]           ; IORDout[30]       ; clk        ;
; N/A                                     ; None                                                ; 18.981 ns  ; aluSrcA:inst|aluSrcAOut[5]           ; IORDout[30]       ; clk        ;
; N/A                                     ; None                                                ; 18.954 ns  ; Instr_Reg:inst4|Instr15_0[5]         ; aluresult[30]     ; clk        ;
; N/A                                     ; None                                                ; 18.941 ns  ; aluSrcA:inst|aluSrcAOut[8]           ; aluresult[30]     ; clk        ;
; N/A                                     ; None                                                ; 18.905 ns  ; aluSrcA:inst|aluSrcAOut[10]          ; aluresult[30]     ; clk        ;
; N/A                                     ; None                                                ; 18.892 ns  ; Registrador:B|Saida[7]               ; aluresult[30]     ; clk        ;
; N/A                                     ; None                                                ; 18.792 ns  ; unidadeControle:inst25|alucontrol[2] ; IORDout[30]       ; clk        ;
; N/A                                     ; None                                                ; 18.792 ns  ; aluSrcA:inst|aluSrcAOut[0]           ; IORDout[30]       ; clk        ;
; N/A                                     ; None                                                ; 18.779 ns  ; aluSrcA:inst|aluSrcAOut[9]           ; aluresult[30]     ; clk        ;
; N/A                                     ; None                                                ; 18.772 ns  ; aluSrcA:inst|aluSrcAOut[11]          ; aluresult[30]     ; clk        ;
; N/A                                     ; None                                                ; 18.765 ns  ; aluSrcA:inst|aluSrcAOut[3]           ; IORDout[30]       ; clk        ;
; N/A                                     ; None                                                ; 18.718 ns  ; aluSrcA:inst|aluSrcAOut[1]           ; IORDout[30]       ; clk        ;
; N/A                                     ; None                                                ; 18.698 ns  ; Registrador:B|Saida[1]               ; aluresult[30]     ; clk        ;
; N/A                                     ; None                                                ; 18.697 ns  ; aluSrcA:inst|aluSrcAOut[4]           ; pcWriteSource[30] ; clk        ;
; N/A                                     ; None                                                ; 18.691 ns  ; unidadeControle:inst25|muxalusrcb[1] ; IORDout[30]       ; clk        ;
; N/A                                     ; None                                                ; 18.657 ns  ; Instr_Reg:inst4|Instr15_0[7]         ; IORDout[30]       ; clk        ;
; N/A                                     ; None                                                ; 18.646 ns  ; aluSrcA:inst|aluSrcAOut[5]           ; pcWriteSource[30] ; clk        ;
; N/A                                     ; None                                                ; 18.639 ns  ; unidadeControle:inst25|alucontrol[0] ; IORDout[30]       ; clk        ;
; N/A                                     ; None                                                ; 18.624 ns  ; aluSrcA:inst|aluSrcAOut[13]          ; aluresult[30]     ; clk        ;
; N/A                                     ; None                                                ; 18.521 ns  ; Registrador:B|Saida[4]               ; aluresult[30]     ; clk        ;
; N/A                                     ; None                                                ; 18.518 ns  ; aluSrcA:inst|aluSrcAOut[12]          ; aluresult[30]     ; clk        ;
; N/A                                     ; None                                                ; 18.517 ns  ; aluSrcA:inst|aluSrcAOut[2]           ; IORDout[30]       ; clk        ;
; N/A                                     ; None                                                ; 18.492 ns  ; unidadeControle:inst25|alucontrol[1] ; IORDout[30]       ; clk        ;
; N/A                                     ; None                                                ; 18.457 ns  ; unidadeControle:inst25|alucontrol[2] ; pcWriteSource[30] ; clk        ;
; N/A                                     ; None                                                ; 18.457 ns  ; aluSrcA:inst|aluSrcAOut[0]           ; pcWriteSource[30] ; clk        ;
; N/A                                     ; None                                                ; 18.453 ns  ; Registrador:B|Saida[6]               ; aluresult[30]     ; clk        ;
; N/A                                     ; None                                                ; 18.430 ns  ; aluSrcA:inst|aluSrcAOut[3]           ; pcWriteSource[30] ; clk        ;
; N/A                                     ; None                                                ; 18.422 ns  ; unidadeControle:inst25|muxalusrcb[0] ; IORDout[30]       ; clk        ;
; N/A                                     ; None                                                ; 18.383 ns  ; aluSrcA:inst|aluSrcAOut[1]           ; pcWriteSource[30] ; clk        ;
; N/A                                     ; None                                                ; 18.356 ns  ; unidadeControle:inst25|muxalusrcb[1] ; pcWriteSource[30] ; clk        ;
; N/A                                     ; None                                                ; 18.348 ns  ; aluSrcA:inst|aluSrcAOut[7]           ; IORDout[30]       ; clk        ;
; N/A                                     ; None                                                ; 18.333 ns  ; Instr_Reg:inst4|Instr15_0[6]         ; aluresult[30]     ; clk        ;
; N/A                                     ; None                                                ; 18.323 ns  ; aluSrcA:inst|aluSrcAOut[4]           ; IORDout[31]       ; clk        ;
; N/A                                     ; None                                                ; 18.322 ns  ; Instr_Reg:inst4|Instr15_0[7]         ; pcWriteSource[30] ; clk        ;
; N/A                                     ; None                                                ; 18.304 ns  ; unidadeControle:inst25|alucontrol[0] ; pcWriteSource[30] ; clk        ;
; N/A                                     ; None                                                ; 18.283 ns  ; aluSrcA:inst|aluSrcAOut[4]           ; IORDout[28]       ; clk        ;
; N/A                                     ; None                                                ; 18.282 ns  ; aluSrcA:inst|aluSrcAOut[4]           ; pcWriteSource[27] ; clk        ;
; N/A                                     ; None                                                ; 18.272 ns  ; aluSrcA:inst|aluSrcAOut[5]           ; IORDout[31]       ; clk        ;
; N/A                                     ; None                                                ; 18.264 ns  ; Registrador:B|Saida[3]               ; IORDout[30]       ; clk        ;
; N/A                                     ; None                                                ; 18.264 ns  ; aluSrcA:inst|aluSrcAOut[6]           ; IORDout[30]       ; clk        ;
; N/A                                     ; None                                                ; 18.242 ns  ; Registrador:B|Saida[0]               ; aluresult[30]     ; clk        ;
; N/A                                     ; None                                                ; 18.240 ns  ; Instr_Reg:inst4|Instr15_0[0]         ; IORDout[30]       ; clk        ;
; N/A                                     ; None                                                ; 18.236 ns  ; Instr_Reg:inst4|Instr15_0[1]         ; aluresult[30]     ; clk        ;
; N/A                                     ; None                                                ; 18.232 ns  ; aluSrcA:inst|aluSrcAOut[5]           ; IORDout[28]       ; clk        ;
; N/A                                     ; None                                                ; 18.231 ns  ; aluSrcA:inst|aluSrcAOut[5]           ; pcWriteSource[27] ; clk        ;
; N/A                                     ; None                                                ; 18.229 ns  ; Instr_Reg:inst4|Instr15_0[4]         ; aluresult[30]     ; clk        ;
; N/A                                     ; None                                                ; 18.227 ns  ; Registrador:B|Saida[5]               ; IORDout[30]       ; clk        ;
; N/A                                     ; None                                                ; 18.182 ns  ; aluSrcA:inst|aluSrcAOut[2]           ; pcWriteSource[30] ; clk        ;
; N/A                                     ; None                                                ; 18.158 ns  ; aluSrcA:inst|aluSrcAOut[4]           ; pcWriteSource[21] ; clk        ;
; N/A                                     ; None                                                ; 18.157 ns  ; unidadeControle:inst25|alucontrol[1] ; pcWriteSource[30] ; clk        ;
; N/A                                     ; None                                                ; 18.143 ns  ; Instr_Reg:inst4|Instr15_0[2]         ; aluresult[30]     ; clk        ;
; N/A                                     ; None                                                ; 18.115 ns  ; aluSrcA:inst|aluSrcAOut[15]          ; aluresult[30]     ; clk        ;
; N/A                                     ; None                                                ; 18.107 ns  ; aluSrcA:inst|aluSrcAOut[5]           ; pcWriteSource[21] ; clk        ;
; N/A                                     ; None                                                ; 18.106 ns  ; Instr_Reg:inst4|Instr15_0[3]         ; aluresult[30]     ; clk        ;
; N/A                                     ; None                                                ; 18.096 ns  ; aluSrcA:inst|aluSrcAOut[4]           ; aluresult[31]     ; clk        ;
; N/A                                     ; None                                                ; 18.087 ns  ; unidadeControle:inst25|muxalusrcb[0] ; pcWriteSource[30] ; clk        ;
; N/A                                     ; None                                                ; 18.085 ns  ; Instr_Reg:inst4|Instr15_0[5]         ; IORDout[30]       ; clk        ;
; N/A                                     ; None                                                ; 18.083 ns  ; unidadeControle:inst25|alucontrol[2] ; IORDout[31]       ; clk        ;
; N/A                                     ; None                                                ; 18.083 ns  ; aluSrcA:inst|aluSrcAOut[0]           ; IORDout[31]       ; clk        ;
; N/A                                     ; None                                                ; 18.072 ns  ; aluSrcA:inst|aluSrcAOut[8]           ; IORDout[30]       ; clk        ;
; N/A                                     ; None                                                ; 18.056 ns  ; aluSrcA:inst|aluSrcAOut[3]           ; IORDout[31]       ; clk        ;
; N/A                                     ; None                                                ; 18.045 ns  ; aluSrcA:inst|aluSrcAOut[5]           ; aluresult[31]     ; clk        ;
; N/A                                     ; None                                                ; 18.043 ns  ; unidadeControle:inst25|alucontrol[2] ; IORDout[28]       ; clk        ;
; N/A                                     ; None                                                ; 18.043 ns  ; aluSrcA:inst|aluSrcAOut[0]           ; IORDout[28]       ; clk        ;
; N/A                                     ; None                                                ; 18.042 ns  ; unidadeControle:inst25|alucontrol[2] ; pcWriteSource[27] ; clk        ;
; N/A                                     ; None                                                ; 18.042 ns  ; aluSrcA:inst|aluSrcAOut[0]           ; pcWriteSource[27] ; clk        ;
; N/A                                     ; None                                                ; 18.036 ns  ; aluSrcA:inst|aluSrcAOut[10]          ; IORDout[30]       ; clk        ;
; N/A                                     ; None                                                ; 18.023 ns  ; Registrador:B|Saida[7]               ; IORDout[30]       ; clk        ;
; N/A                                     ; None                                                ; 18.016 ns  ; aluSrcA:inst|aluSrcAOut[3]           ; IORDout[28]       ; clk        ;
; N/A                                     ; None                                                ; 18.015 ns  ; aluSrcA:inst|aluSrcAOut[3]           ; pcWriteSource[27] ; clk        ;
; N/A                                     ; None                                                ; 18.013 ns  ; aluSrcA:inst|aluSrcAOut[7]           ; pcWriteSource[30] ; clk        ;
; N/A                                     ; None                                                ; 18.009 ns  ; aluSrcA:inst|aluSrcAOut[1]           ; IORDout[31]       ; clk        ;
; N/A                                     ; None                                                ; 18.003 ns  ; aluSrcA:inst|aluSrcAOut[4]           ; pcWriteS          ; clk        ;
; N/A                                     ; None                                                ; 17.982 ns  ; unidadeControle:inst25|muxalusrcb[1] ; IORDout[31]       ; clk        ;
; N/A                                     ; None                                                ; 17.969 ns  ; aluSrcA:inst|aluSrcAOut[1]           ; IORDout[28]       ; clk        ;
; N/A                                     ; None                                                ; 17.968 ns  ; aluSrcA:inst|aluSrcAOut[1]           ; pcWriteSource[27] ; clk        ;
; N/A                                     ; None                                                ; 17.952 ns  ; aluSrcA:inst|aluSrcAOut[5]           ; pcWriteS          ; clk        ;
; N/A                                     ; None                                                ; 17.948 ns  ; Instr_Reg:inst4|Instr15_0[7]         ; IORDout[31]       ; clk        ;
; N/A                                     ; None                                                ; 17.942 ns  ; unidadeControle:inst25|muxalusrcb[1] ; IORDout[28]       ; clk        ;
; N/A                                     ; None                                                ; 17.941 ns  ; unidadeControle:inst25|muxalusrcb[1] ; pcWriteSource[27] ; clk        ;
; N/A                                     ; None                                                ; 17.930 ns  ; unidadeControle:inst25|alucontrol[0] ; IORDout[31]       ; clk        ;
; N/A                                     ; None                                                ; 17.929 ns  ; Registrador:B|Saida[3]               ; pcWriteSource[30] ; clk        ;
; N/A                                     ; None                                                ; 17.929 ns  ; aluSrcA:inst|aluSrcAOut[6]           ; pcWriteSource[30] ; clk        ;
; N/A                                     ; None                                                ; 17.918 ns  ; unidadeControle:inst25|alucontrol[2] ; pcWriteSource[21] ; clk        ;
; N/A                                     ; None                                                ; 17.918 ns  ; aluSrcA:inst|aluSrcAOut[0]           ; pcWriteSource[21] ; clk        ;
; N/A                                     ; None                                                ; 17.914 ns  ; aluSrcA:inst|aluSrcAOut[4]           ; IORDout[26]       ; clk        ;
; N/A                                     ; None                                                ; 17.910 ns  ; aluSrcA:inst|aluSrcAOut[9]           ; IORDout[30]       ; clk        ;
; N/A                                     ; None                                                ; 17.908 ns  ; Instr_Reg:inst4|Instr15_0[7]         ; IORDout[28]       ; clk        ;
; N/A                                     ; None                                                ; 17.907 ns  ; Instr_Reg:inst4|Instr15_0[7]         ; pcWriteSource[27] ; clk        ;
; N/A                                     ; None                                                ; 17.905 ns  ; Instr_Reg:inst4|Instr15_0[0]         ; pcWriteSource[30] ; clk        ;
; N/A                                     ; None                                                ; 17.903 ns  ; aluSrcA:inst|aluSrcAOut[11]          ; IORDout[30]       ; clk        ;
; N/A                                     ; None                                                ; 17.896 ns  ; Instr_Reg:inst4|Instr15_0[9]         ; aluresult[30]     ; clk        ;
; N/A                                     ; None                                                ; 17.892 ns  ; Registrador:B|Saida[5]               ; pcWriteSource[30] ; clk        ;
; N/A                                     ; None                                                ; 17.891 ns  ; aluSrcA:inst|aluSrcAOut[3]           ; pcWriteSource[21] ; clk        ;
; N/A                                     ; None                                                ; 17.890 ns  ; unidadeControle:inst25|alucontrol[0] ; IORDout[28]       ; clk        ;
; N/A                                     ; None                                                ; 17.890 ns  ; aluSrcA:inst|aluSrcAOut[14]          ; aluresult[30]     ; clk        ;
; N/A                                     ; None                                                ; 17.889 ns  ; unidadeControle:inst25|alucontrol[0] ; pcWriteSource[27] ; clk        ;
; N/A                                     ; None                                                ; 17.880 ns  ; aluSrcA:inst|aluSrcAOut[17]          ; aluresult[30]     ; clk        ;
; N/A                                     ; None                                                ; 17.863 ns  ; aluSrcA:inst|aluSrcAOut[5]           ; IORDout[26]       ; clk        ;
; N/A                                     ; None                                                ; 17.856 ns  ; unidadeControle:inst25|alucontrol[2] ; aluresult[31]     ; clk        ;
; N/A                                     ; None                                                ; 17.856 ns  ; aluSrcA:inst|aluSrcAOut[0]           ; aluresult[31]     ; clk        ;
; N/A                                     ; None                                                ; 17.844 ns  ; aluSrcA:inst|aluSrcAOut[1]           ; pcWriteSource[21] ; clk        ;
; N/A                                     ; None                                                ; 17.829 ns  ; Registrador:B|Saida[1]               ; IORDout[30]       ; clk        ;
; N/A                                     ; None                                                ; 17.829 ns  ; aluSrcA:inst|aluSrcAOut[3]           ; aluresult[31]     ; clk        ;
; N/A                                     ; None                                                ; 17.822 ns  ; aluSrcA:inst|aluSrcAOut[4]           ; IORDout[29]       ; clk        ;
; N/A                                     ; None                                                ; 17.817 ns  ; unidadeControle:inst25|muxalusrcb[1] ; pcWriteSource[21] ; clk        ;
; N/A                                     ; None                                                ; 17.808 ns  ; aluSrcA:inst|aluSrcAOut[2]           ; IORDout[31]       ; clk        ;
; N/A                                     ; None                                                ; 17.808 ns  ; aluSrcA:inst|aluSrcAOut[4]           ; aluresult[28]     ; clk        ;
; N/A                                     ; None                                                ; 17.783 ns  ; Instr_Reg:inst4|Instr15_0[7]         ; pcWriteSource[21] ; clk        ;
; N/A                                     ; None                                                ; 17.783 ns  ; unidadeControle:inst25|alucontrol[1] ; IORDout[31]       ; clk        ;
; N/A                                     ; None                                                ; 17.782 ns  ; aluSrcA:inst|aluSrcAOut[1]           ; aluresult[31]     ; clk        ;
; N/A                                     ; None                                                ; 17.778 ns  ; Registrador:B|Saida[2]               ; aluresult[30]     ; clk        ;
; N/A                                     ; None                                                ; 17.776 ns  ; Instr_Reg:inst4|Instr15_0[10]        ; aluresult[30]     ; clk        ;
; N/A                                     ; None                                                ; 17.771 ns  ; aluSrcA:inst|aluSrcAOut[5]           ; IORDout[29]       ; clk        ;
; N/A                                     ; None                                                ; 17.768 ns  ; aluSrcA:inst|aluSrcAOut[2]           ; IORDout[28]       ; clk        ;
; N/A                                     ; None                                                ; 17.767 ns  ; aluSrcA:inst|aluSrcAOut[2]           ; pcWriteSource[27] ; clk        ;
; N/A                                     ; None                                                ; 17.765 ns  ; unidadeControle:inst25|alucontrol[0] ; pcWriteSource[21] ; clk        ;
; N/A                                     ; None                                                ; 17.763 ns  ; unidadeControle:inst25|alucontrol[2] ; pcWriteS          ; clk        ;
; N/A                                     ; None                                                ; 17.763 ns  ; aluSrcA:inst|aluSrcAOut[0]           ; pcWriteS          ; clk        ;
; N/A                                     ; None                                                ; 17.757 ns  ; aluSrcA:inst|aluSrcAOut[5]           ; aluresult[28]     ; clk        ;
; N/A                                     ; None                                                ; 17.755 ns  ; aluSrcA:inst|aluSrcAOut[13]          ; IORDout[30]       ; clk        ;
; N/A                                     ; None                                                ; 17.755 ns  ; unidadeControle:inst25|muxalusrcb[1] ; aluresult[31]     ; clk        ;
; N/A                                     ; None                                                ; 17.750 ns  ; Instr_Reg:inst4|Instr15_0[5]         ; pcWriteSource[30] ; clk        ;
; N/A                                     ; None                                                ; 17.743 ns  ; unidadeControle:inst25|alucontrol[1] ; IORDout[28]       ; clk        ;
; N/A                                     ; None                                                ; 17.742 ns  ; unidadeControle:inst25|alucontrol[1] ; pcWriteSource[27] ; clk        ;
; N/A                                     ; None                                                ; 17.737 ns  ; aluSrcA:inst|aluSrcAOut[8]           ; pcWriteSource[30] ; clk        ;
; N/A                                     ; None                                                ; 17.736 ns  ; aluSrcA:inst|aluSrcAOut[3]           ; pcWriteS          ; clk        ;
; N/A                                     ; None                                                ; 17.727 ns  ; aluSrcA:inst|aluSrcAOut[4]           ; pcWriteSource[31] ; clk        ;
; N/A                                     ; None                                                ; 17.721 ns  ; Instr_Reg:inst4|Instr15_0[7]         ; aluresult[31]     ; clk        ;
; N/A                                     ; None                                                ; 17.713 ns  ; unidadeControle:inst25|muxalusrcb[0] ; IORDout[31]       ; clk        ;
; N/A                                     ; None                                                ; 17.703 ns  ; unidadeControle:inst25|alucontrol[0] ; aluresult[31]     ; clk        ;
; N/A                                     ; None                                                ; 17.701 ns  ; aluSrcA:inst|aluSrcAOut[10]          ; pcWriteSource[30] ; clk        ;
; N/A                                     ; None                                                ; 17.690 ns  ; aluSrcA:inst|aluSrcAOut[4]           ; pcWriteSource[22] ; clk        ;
; N/A                                     ; None                                                ; 17.689 ns  ; aluSrcA:inst|aluSrcAOut[1]           ; pcWriteS          ; clk        ;
; N/A                                     ; None                                                ; 17.688 ns  ; Registrador:B|Saida[7]               ; pcWriteSource[30] ; clk        ;
; N/A                                     ; None                                                ; 17.676 ns  ; aluSrcA:inst|aluSrcAOut[5]           ; pcWriteSource[31] ; clk        ;
; N/A                                     ; None                                                ; 17.674 ns  ; unidadeControle:inst25|alucontrol[2] ; IORDout[26]       ; clk        ;
; N/A                                     ; None                                                ; 17.674 ns  ; aluSrcA:inst|aluSrcAOut[0]           ; IORDout[26]       ; clk        ;
; N/A                                     ; None                                                ; 17.673 ns  ; unidadeControle:inst25|muxalusrcb[0] ; IORDout[28]       ; clk        ;
; N/A                                     ; None                                                ; 17.672 ns  ; unidadeControle:inst25|muxalusrcb[0] ; pcWriteSource[27] ; clk        ;
; N/A                                     ; None                                                ; 17.662 ns  ; unidadeControle:inst25|muxalusrcb[1] ; pcWriteS          ; clk        ;
; N/A                                     ; None                                                ; 17.652 ns  ; Registrador:B|Saida[4]               ; IORDout[30]       ; clk        ;
; N/A                                     ; None                                                ; 17.649 ns  ; aluSrcA:inst|aluSrcAOut[12]          ; IORDout[30]       ; clk        ;
; N/A                                     ; None                                                ; 17.647 ns  ; aluSrcA:inst|aluSrcAOut[3]           ; IORDout[26]       ; clk        ;
; N/A                                     ; None                                                ; 17.646 ns  ; Registrador:B|Saida[11]              ; aluresult[30]     ; clk        ;
; N/A                                     ; None                                                ; 17.643 ns  ; aluSrcA:inst|aluSrcAOut[2]           ; pcWriteSource[21] ; clk        ;
; N/A                                     ; None                                                ; 17.639 ns  ; aluSrcA:inst|aluSrcAOut[5]           ; pcWriteSource[22] ; clk        ;
; N/A                                     ; None                                                ; 17.639 ns  ; aluSrcA:inst|aluSrcAOut[7]           ; IORDout[31]       ; clk        ;
; N/A                                     ; None                                                ; 17.628 ns  ; Instr_Reg:inst4|Instr15_0[7]         ; pcWriteS          ; clk        ;
; N/A                                     ; None                                                ; 17.618 ns  ; unidadeControle:inst25|alucontrol[1] ; pcWriteSource[21] ; clk        ;
; N/A                                     ; None                                                ; 17.610 ns  ; unidadeControle:inst25|alucontrol[0] ; pcWriteS          ; clk        ;
; N/A                                     ; None                                                ; 17.600 ns  ; aluSrcA:inst|aluSrcAOut[4]           ; IORDout[22]       ; clk        ;
; N/A                                     ; None                                                ; 17.600 ns  ; aluSrcA:inst|aluSrcAOut[1]           ; IORDout[26]       ; clk        ;
; N/A                                     ; None                                                ; 17.599 ns  ; aluSrcA:inst|aluSrcAOut[7]           ; IORDout[28]       ; clk        ;
; N/A                                     ; None                                                ; 17.598 ns  ; aluSrcA:inst|aluSrcAOut[7]           ; pcWriteSource[27] ; clk        ;
; N/A                                     ; None                                                ; 17.593 ns  ; aluSrcA:inst|aluSrcAOut[4]           ; IORDout[18]       ; clk        ;
; N/A                                     ; None                                                ; 17.584 ns  ; Registrador:B|Saida[6]               ; IORDout[30]       ; clk        ;
; N/A                                     ; None                                                ; 17.582 ns  ; unidadeControle:inst25|alucontrol[2] ; IORDout[29]       ; clk        ;
; N/A                                     ; None                                                ; 17.582 ns  ; aluSrcA:inst|aluSrcAOut[0]           ; IORDout[29]       ; clk        ;
; N/A                                     ; None                                                ; 17.581 ns  ; aluSrcA:inst|aluSrcAOut[2]           ; aluresult[31]     ; clk        ;
; N/A                                     ; None                                                ; 17.575 ns  ; aluSrcA:inst|aluSrcAOut[9]           ; pcWriteSource[30] ; clk        ;
; N/A                                     ; None                                                ; 17.573 ns  ; unidadeControle:inst25|muxalusrcb[1] ; IORDout[26]       ; clk        ;
; N/A                                     ; None                                                ; 17.568 ns  ; aluSrcA:inst|aluSrcAOut[11]          ; pcWriteSource[30] ; clk        ;
; N/A                                     ; None                                                ; 17.568 ns  ; unidadeControle:inst25|alucontrol[2] ; aluresult[28]     ; clk        ;
; N/A                                     ; None                                                ; 17.568 ns  ; aluSrcA:inst|aluSrcAOut[0]           ; aluresult[28]     ; clk        ;
; N/A                                     ; None                                                ; 17.556 ns  ; unidadeControle:inst25|alucontrol[1] ; aluresult[31]     ; clk        ;
; N/A                                     ; None                                                ; 17.555 ns  ; aluSrcA:inst|aluSrcAOut[3]           ; IORDout[29]       ; clk        ;
; N/A                                     ; None                                                ; 17.555 ns  ; Registrador:B|Saida[3]               ; IORDout[31]       ; clk        ;
; N/A                                     ; None                                                ; 17.555 ns  ; aluSrcA:inst|aluSrcAOut[6]           ; IORDout[31]       ; clk        ;
; N/A                                     ; None                                                ; 17.549 ns  ; aluSrcA:inst|aluSrcAOut[5]           ; IORDout[22]       ; clk        ;
; N/A                                     ; None                                                ; 17.548 ns  ; unidadeControle:inst25|muxalusrcb[0] ; pcWriteSource[21] ; clk        ;
; N/A                                     ; None                                                ; 17.542 ns  ; aluSrcA:inst|aluSrcAOut[5]           ; IORDout[18]       ; clk        ;
; N/A                                     ; None                                                ; 17.541 ns  ; aluSrcA:inst|aluSrcAOut[3]           ; aluresult[28]     ; clk        ;
; N/A                                     ; None                                                ; 17.539 ns  ; Instr_Reg:inst4|Instr15_0[7]         ; IORDout[26]       ; clk        ;
; N/A                                     ; None                                                ; 17.531 ns  ; Instr_Reg:inst4|Instr15_0[0]         ; IORDout[31]       ; clk        ;
; N/A                                     ; None                                                ; 17.522 ns  ; aluSrcA:inst|aluSrcAOut[4]           ; sltOut            ; clk        ;
; N/A                                     ; None                                                ; 17.521 ns  ; unidadeControle:inst25|alucontrol[0] ; IORDout[26]       ; clk        ;
; N/A                                     ; None                                                ; 17.518 ns  ; Registrador:B|Saida[5]               ; IORDout[31]       ; clk        ;
; N/A                                     ; None                                                ; 17.515 ns  ; Registrador:B|Saida[3]               ; IORDout[28]       ; clk        ;
; N/A                                     ; None                                                ; 17.515 ns  ; aluSrcA:inst|aluSrcAOut[6]           ; IORDout[28]       ; clk        ;
; N/A                                     ; None                                                ; 17.514 ns  ; Registrador:B|Saida[3]               ; pcWriteSource[27] ; clk        ;
; N/A                                     ; None                                                ; 17.514 ns  ; aluSrcA:inst|aluSrcAOut[6]           ; pcWriteSource[27] ; clk        ;
; N/A                                     ; None                                                ; 17.508 ns  ; aluSrcA:inst|aluSrcAOut[1]           ; IORDout[29]       ; clk        ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;            ;                                      ;                   ;            ;
+-----------------------------------------+-----------------------------------------------------+------------+--------------------------------------+-------------------+------------+


+---------------------------------------------------------------+
; tpd                                                           ;
+-------+-------------------+-----------------+-------+---------+
; Slack ; Required P2P Time ; Actual P2P Time ; From  ; To      ;
+-------+-------------------+-----------------+-------+---------+
; N/A   ; None              ; 7.722 ns        ; reset ; resetD2 ;
; N/A   ; None              ; 6.805 ns        ; clk   ; debug   ;
+-------+-------------------+-----------------+-------+---------+


+-----------------------------------------------------------------------------------------------------------------+
; th                                                                                                              ;
+---------------+-------------+-----------+-------+----------------------------------------------------+----------+
; Minimum Slack ; Required th ; Actual th ; From  ; To                                                 ; To Clock ;
+---------------+-------------+-----------+-------+----------------------------------------------------+----------+
; N/A           ; None        ; 0.413 ns  ; reset ; unidadeControle:inst25|alucontrol[2]               ; clk      ;
; N/A           ; None        ; 0.413 ns  ; reset ; unidadeControle:inst25|state.closeWR               ; clk      ;
; N/A           ; None        ; 0.403 ns  ; reset ; unidadeControle:inst25|regwrite                    ; clk      ;
; N/A           ; None        ; 0.262 ns  ; reset ; unidadeControle:inst25|muxmemtoreg[0]              ; clk      ;
; N/A           ; None        ; 0.070 ns  ; reset ; unidadeControle:inst25|muxmemtoreg[2]              ; clk      ;
; N/A           ; None        ; 0.070 ns  ; reset ; unidadeControle:inst25|muxregdst[0]                ; clk      ;
; N/A           ; None        ; -0.193 ns ; reset ; unidadeControle:inst25|muxmemtoreg[3]              ; clk      ;
; N/A           ; None        ; -0.193 ns ; reset ; unidadeControle:inst25|muxregdst[1]                ; clk      ;
; N/A           ; None        ; -0.578 ns ; reset ; mult:inst28|multStop                               ; clk      ;
; N/A           ; None        ; -2.364 ns ; reset ; unidadeControle:inst25|state.lw2_wait              ; clk      ;
; N/A           ; None        ; -2.364 ns ; reset ; unidadeControle:inst25|alucontrol[1]               ; clk      ;
; N/A           ; None        ; -2.364 ns ; reset ; unidadeControle:inst25|muxpcsource[0]              ; clk      ;
; N/A           ; None        ; -2.364 ns ; reset ; unidadeControle:inst25|muxalusrcb[0]               ; clk      ;
; N/A           ; None        ; -2.364 ns ; reset ; unidadeControle:inst25|state.sw2                   ; clk      ;
; N/A           ; None        ; -2.364 ns ; reset ; unidadeControle:inst25|state.beq2                  ; clk      ;
; N/A           ; None        ; -2.364 ns ; reset ; unidadeControle:inst25|state.bgt2                  ; clk      ;
; N/A           ; None        ; -2.364 ns ; reset ; unidadeControle:inst25|state.ble2                  ; clk      ;
; N/A           ; None        ; -2.499 ns ; reset ; unidadeControle:inst25|xchgctrl                    ; clk      ;
; N/A           ; None        ; -2.567 ns ; reset ; unidadeControle:inst25|state.jal2                  ; clk      ;
; N/A           ; None        ; -2.567 ns ; reset ; unidadeControle:inst25|state.addi_addiu            ; clk      ;
; N/A           ; None        ; -2.567 ns ; reset ; unidadeControle:inst25|state.lb2_wait              ; clk      ;
; N/A           ; None        ; -2.567 ns ; reset ; unidadeControle:inst25|state.fetch2                ; clk      ;
; N/A           ; None        ; -2.567 ns ; reset ; unidadeControle:inst25|state.sb2                   ; clk      ;
; N/A           ; None        ; -2.567 ns ; reset ; unidadeControle:inst25|state.mult2                 ; clk      ;
; N/A           ; None        ; -2.567 ns ; reset ; unidadeControle:inst25|state.mult3                 ; clk      ;
; N/A           ; None        ; -2.571 ns ; reset ; unidadeControle:inst25|state.lb4                   ; clk      ;
; N/A           ; None        ; -2.571 ns ; reset ; unidadeControle:inst25|state.xchg3                 ; clk      ;
; N/A           ; None        ; -2.571 ns ; reset ; unidadeControle:inst25|state.lb3                   ; clk      ;
; N/A           ; None        ; -2.571 ns ; reset ; unidadeControle:inst25|state.decode2               ; clk      ;
; N/A           ; None        ; -2.571 ns ; reset ; unidadeControle:inst25|state.decode                ; clk      ;
; N/A           ; None        ; -2.571 ns ; reset ; unidadeControle:inst25|state.sh3                   ; clk      ;
; N/A           ; None        ; -2.571 ns ; reset ; unidadeControle:inst25|state.blm4                  ; clk      ;
; N/A           ; None        ; -2.571 ns ; reset ; unidadeControle:inst25|state.blm3_wait             ; clk      ;
; N/A           ; None        ; -2.571 ns ; reset ; unidadeControle:inst25|state.jal3                  ; clk      ;
; N/A           ; None        ; -2.571 ns ; reset ; unidadeControle:inst25|state.wait_Final            ; clk      ;
; N/A           ; None        ; -2.587 ns ; reset ; unidadeControle:inst25|state.lh4                   ; clk      ;
; N/A           ; None        ; -2.587 ns ; reset ; unidadeControle:inst25|memwrite                    ; clk      ;
; N/A           ; None        ; -2.587 ns ; reset ; unidadeControle:inst25|muxpcsource[1]              ; clk      ;
; N/A           ; None        ; -2.587 ns ; reset ; unidadeControle:inst25|pcwrite                     ; clk      ;
; N/A           ; None        ; -2.783 ns ; reset ; unidadeControle:inst25|state.execute               ; clk      ;
; N/A           ; None        ; -2.799 ns ; reset ; unidadeControle:inst25|state.xchg2                 ; clk      ;
; N/A           ; None        ; -2.799 ns ; reset ; unidadeControle:inst25|aluoutwrite                 ; clk      ;
; N/A           ; None        ; -2.799 ns ; reset ; unidadeControle:inst25|muxalusrcb[1]               ; clk      ;
; N/A           ; None        ; -2.799 ns ; reset ; unidadeControle:inst25|state.fetch1                ; clk      ;
; N/A           ; None        ; -2.799 ns ; reset ; unidadeControle:inst25|state.break2                ; clk      ;
; N/A           ; None        ; -2.799 ns ; reset ; unidadeControle:inst25|shiftcontrol[0]             ; clk      ;
; N/A           ; None        ; -2.828 ns ; reset ; unidadeControle:inst25|stateOut[4]                 ; clk      ;
; N/A           ; None        ; -2.867 ns ; reset ; unidadeControle:inst25|irwrite                     ; clk      ;
; N/A           ; None        ; -2.867 ns ; reset ; unidadeControle:inst25|state.lh2_wait              ; clk      ;
; N/A           ; None        ; -2.867 ns ; reset ; unidadeControle:inst25|state.sb3                   ; clk      ;
; N/A           ; None        ; -2.867 ns ; reset ; unidadeControle:inst25|state.sh2                   ; clk      ;
; N/A           ; None        ; -2.867 ns ; reset ; unidadeControle:inst25|state.blm2_wait             ; clk      ;
; N/A           ; None        ; -2.867 ns ; reset ; unidadeControle:inst25|pcwritecond                 ; clk      ;
; N/A           ; None        ; -2.867 ns ; reset ; unidadeControle:inst25|state.bne2                  ; clk      ;
; N/A           ; None        ; -2.876 ns ; reset ; unidadeControle:inst25|muxalusrca[0]               ; clk      ;
; N/A           ; None        ; -2.916 ns ; reset ; unidadeControle:inst25|stateOut[5]                 ; clk      ;
; N/A           ; None        ; -2.916 ns ; reset ; unidadeControle:inst25|stateOut[2]                 ; clk      ;
; N/A           ; None        ; -2.928 ns ; reset ; unidadeControle:inst25|state.lw4                   ; clk      ;
; N/A           ; None        ; -2.928 ns ; reset ; unidadeControle:inst25|state.lw3                   ; clk      ;
; N/A           ; None        ; -2.928 ns ; reset ; unidadeControle:inst25|state.lh3                   ; clk      ;
; N/A           ; None        ; -2.928 ns ; reset ; unidadeControle:inst25|state.fetch3                ; clk      ;
; N/A           ; None        ; -2.934 ns ; reset ; unidadeControle:inst25|stateOut[0]                 ; clk      ;
; N/A           ; None        ; -3.085 ns ; reset ; unidadeControle:inst25|lscontrol[1]                ; clk      ;
; N/A           ; None        ; -3.148 ns ; reset ; unidadeControle:inst25|stateOut[6]                 ; clk      ;
; N/A           ; None        ; -3.156 ns ; reset ; unidadeControle:inst25|multBegin                   ; clk      ;
; N/A           ; None        ; -3.156 ns ; reset ; unidadeControle:inst25|stateOut[3]                 ; clk      ;
; N/A           ; None        ; -3.264 ns ; reset ; unidadeControle:inst25|lscontrol[0]                ; clk      ;
; N/A           ; None        ; -3.277 ns ; reset ; unidadeControle:inst25|stateOut[1]                 ; clk      ;
; N/A           ; None        ; -3.310 ns ; reset ; unidadeControle:inst25|state.sll_sra_srl_sllv_srav ; clk      ;
; N/A           ; None        ; -3.310 ns ; reset ; unidadeControle:inst25|state.add_sub_and           ; clk      ;
; N/A           ; None        ; -3.310 ns ; reset ; unidadeControle:inst25|state.sra2                  ; clk      ;
; N/A           ; None        ; -3.310 ns ; reset ; unidadeControle:inst25|state.sll2                  ; clk      ;
; N/A           ; None        ; -3.310 ns ; reset ; unidadeControle:inst25|state.srl2                  ; clk      ;
; N/A           ; None        ; -3.310 ns ; reset ; unidadeControle:inst25|state.sllv2                 ; clk      ;
; N/A           ; None        ; -3.310 ns ; reset ; unidadeControle:inst25|state.srav2                 ; clk      ;
; N/A           ; None        ; -3.310 ns ; reset ; unidadeControle:inst25|state.sw3                   ; clk      ;
; N/A           ; None        ; -3.310 ns ; reset ; unidadeControle:inst25|shiftcontrol[1]             ; clk      ;
; N/A           ; None        ; -3.310 ns ; reset ; unidadeControle:inst25|shiftcontrol[2]             ; clk      ;
; N/A           ; None        ; -3.428 ns ; reset ; unidadeControle:inst25|muxxxchgctrl                ; clk      ;
; N/A           ; None        ; -3.475 ns ; reset ; unidadeControle:inst25|sscontrol[0]                ; clk      ;
; N/A           ; None        ; -3.475 ns ; reset ; unidadeControle:inst25|sscontrol[1]                ; clk      ;
; N/A           ; None        ; -3.778 ns ; reset ; unidadeControle:inst25|iordmux[0]                  ; clk      ;
; N/A           ; None        ; -3.778 ns ; reset ; unidadeControle:inst25|alucontrol[0]               ; clk      ;
; N/A           ; None        ; -3.778 ns ; reset ; unidadeControle:inst25|muxshiftsrcb                ; clk      ;
; N/A           ; None        ; -3.863 ns ; reset ; mult:inst28|lo[25]                                 ; clk      ;
; N/A           ; None        ; -3.863 ns ; reset ; mult:inst28|lo[24]                                 ; clk      ;
; N/A           ; None        ; -4.007 ns ; reset ; unidadeControle:inst25|muxalusrca[1]               ; clk      ;
; N/A           ; None        ; -4.007 ns ; reset ; unidadeControle:inst25|muxmemtoreg[1]              ; clk      ;
; N/A           ; None        ; -4.147 ns ; reset ; mult:inst28|lo[31]                                 ; clk      ;
; N/A           ; None        ; -4.147 ns ; reset ; mult:inst28|lo[30]                                 ; clk      ;
; N/A           ; None        ; -4.147 ns ; reset ; mult:inst28|lo[29]                                 ; clk      ;
; N/A           ; None        ; -4.147 ns ; reset ; mult:inst28|lo[26]                                 ; clk      ;
; N/A           ; None        ; -4.844 ns ; reset ; unidadeControle:inst25|functOut[0]                 ; clk      ;
; N/A           ; None        ; -4.959 ns ; reset ; unidadeControle:inst25|functOut[4]                 ; clk      ;
; N/A           ; None        ; -4.959 ns ; reset ; unidadeControle:inst25|functOut[3]                 ; clk      ;
; N/A           ; None        ; -4.959 ns ; reset ; unidadeControle:inst25|functOut[1]                 ; clk      ;
; N/A           ; None        ; -5.087 ns ; reset ; mult:inst28|lo[13]                                 ; clk      ;
; N/A           ; None        ; -5.087 ns ; reset ; mult:inst28|lo[12]                                 ; clk      ;
; N/A           ; None        ; -5.087 ns ; reset ; mult:inst28|lo[11]                                 ; clk      ;
; N/A           ; None        ; -5.087 ns ; reset ; mult:inst28|lo[10]                                 ; clk      ;
; N/A           ; None        ; -5.087 ns ; reset ; mult:inst28|lo[9]                                  ; clk      ;
; N/A           ; None        ; -5.087 ns ; reset ; mult:inst28|lo[8]                                  ; clk      ;
; N/A           ; None        ; -5.087 ns ; reset ; mult:inst28|lo[7]                                  ; clk      ;
; N/A           ; None        ; -5.087 ns ; reset ; mult:inst28|lo[6]                                  ; clk      ;
; N/A           ; None        ; -5.087 ns ; reset ; mult:inst28|lo[5]                                  ; clk      ;
; N/A           ; None        ; -5.087 ns ; reset ; mult:inst28|lo[4]                                  ; clk      ;
; N/A           ; None        ; -5.087 ns ; reset ; mult:inst28|lo[3]                                  ; clk      ;
; N/A           ; None        ; -5.087 ns ; reset ; mult:inst28|lo[2]                                  ; clk      ;
; N/A           ; None        ; -5.087 ns ; reset ; mult:inst28|lo[1]                                  ; clk      ;
; N/A           ; None        ; -5.087 ns ; reset ; mult:inst28|lo[0]                                  ; clk      ;
; N/A           ; None        ; -5.147 ns ; reset ; unidadeControle:inst25|functOut[2]                 ; clk      ;
; N/A           ; None        ; -5.378 ns ; reset ; mult:inst28|lo[28]                                 ; clk      ;
; N/A           ; None        ; -5.378 ns ; reset ; mult:inst28|lo[27]                                 ; clk      ;
; N/A           ; None        ; -5.378 ns ; reset ; mult:inst28|lo[23]                                 ; clk      ;
; N/A           ; None        ; -5.378 ns ; reset ; mult:inst28|lo[22]                                 ; clk      ;
; N/A           ; None        ; -5.378 ns ; reset ; mult:inst28|lo[21]                                 ; clk      ;
; N/A           ; None        ; -5.378 ns ; reset ; mult:inst28|lo[20]                                 ; clk      ;
; N/A           ; None        ; -5.378 ns ; reset ; mult:inst28|lo[19]                                 ; clk      ;
; N/A           ; None        ; -5.378 ns ; reset ; mult:inst28|lo[18]                                 ; clk      ;
; N/A           ; None        ; -5.378 ns ; reset ; mult:inst28|lo[17]                                 ; clk      ;
; N/A           ; None        ; -5.378 ns ; reset ; mult:inst28|lo[16]                                 ; clk      ;
; N/A           ; None        ; -5.378 ns ; reset ; mult:inst28|lo[15]                                 ; clk      ;
; N/A           ; None        ; -5.378 ns ; reset ; mult:inst28|lo[14]                                 ; clk      ;
; N/A           ; None        ; -5.621 ns ; reset ; unidadeControle:inst25|functOut[5]                 ; clk      ;
+---------------+-------------+-----------+-------+----------------------------------------------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Classic Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Full Version
    Info: Processing started: Fri Oct 18 16:12:37 2019
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off mipsHardware -c mipsHardware --timing_analysis_only
Info: Parallel compilation is enabled and will use 4 of the 4 processors detected
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "setSize:inst30|saidaSetSize[24]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[25]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[26]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[27]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[28]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[29]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[30]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[31]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[0]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[1]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[2]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[3]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[4]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[5]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[6]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[7]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[0]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[1]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[2]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[3]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[4]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[5]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[6]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[7]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[28]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[30]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[16]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[17]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[18]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[19]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[20]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[21]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[22]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[23]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[26]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[27]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[29]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[31]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[24]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[24]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[25]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[22]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[20]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[25]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[26]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[27]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[28]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[29]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[30]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[31]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[0]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[1]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[2]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[3]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[4]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[5]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[6]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[7]" is a latch
    Warning: Node "regDST:inst15|regDSTOut[3]" is a latch
    Warning: Node "regDST:inst15|regDSTOut[4]" is a latch
    Warning: Node "regDST:inst15|regDSTOut[0]" is a latch
    Warning: Node "regDST:inst15|regDSTOut[1]" is a latch
    Warning: Node "regDST:inst15|regDSTOut[2]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[23]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[21]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[18]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[19]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[8]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[9]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[10]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[11]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[12]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[13]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[14]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[15]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[17]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[16]" is a latch
    Warning: Node "loadSize:inst29|lsOut[24]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[15]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[14]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[12]" is a latch
    Warning: Node "loadSize:inst29|lsOut[25]" is a latch
    Warning: Node "loadSize:inst29|lsOut[26]" is a latch
    Warning: Node "loadSize:inst29|lsOut[27]" is a latch
    Warning: Node "loadSize:inst29|lsOut[28]" is a latch
    Warning: Node "loadSize:inst29|lsOut[29]" is a latch
    Warning: Node "loadSize:inst29|lsOut[30]" is a latch
    Warning: Node "loadSize:inst29|lsOut[31]" is a latch
    Warning: Node "loadSize:inst29|lsOut[1]" is a latch
    Warning: Node "loadSize:inst29|lsOut[2]" is a latch
    Warning: Node "loadSize:inst29|lsOut[3]" is a latch
    Warning: Node "loadSize:inst29|lsOut[4]" is a latch
    Warning: Node "loadSize:inst29|lsOut[5]" is a latch
    Warning: Node "loadSize:inst29|lsOut[6]" is a latch
    Warning: Node "loadSize:inst29|lsOut[7]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[13]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[10]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[11]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[8]" is a latch
    Warning: Node "loadSize:inst29|lsOut[0]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[9]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[16]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[17]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[18]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[19]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[20]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[21]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[22]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[23]" is a latch
    Warning: Node "loadSize:inst29|lsOut[16]" is a latch
    Warning: Node "loadSize:inst29|lsOut[17]" is a latch
    Warning: Node "loadSize:inst29|lsOut[18]" is a latch
    Warning: Node "loadSize:inst29|lsOut[19]" is a latch
    Warning: Node "loadSize:inst29|lsOut[20]" is a latch
    Warning: Node "loadSize:inst29|lsOut[21]" is a latch
    Warning: Node "loadSize:inst29|lsOut[22]" is a latch
    Warning: Node "loadSize:inst29|lsOut[23]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[8]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[9]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[10]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[11]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[12]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[13]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[14]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[15]" is a latch
    Warning: Node "loadSize:inst29|lsOut[8]" is a latch
    Warning: Node "loadSize:inst29|lsOut[9]" is a latch
    Warning: Node "loadSize:inst29|lsOut[10]" is a latch
    Warning: Node "loadSize:inst29|lsOut[11]" is a latch
    Warning: Node "loadSize:inst29|lsOut[12]" is a latch
    Warning: Node "loadSize:inst29|lsOut[13]" is a latch
    Warning: Node "loadSize:inst29|lsOut[14]" is a latch
    Warning: Node "loadSize:inst29|lsOut[15]" is a latch
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk" is an undefined clock
Warning: Found 17 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
    Info: Detected gated clock "loadSize:inst29|lsOut[31]~1" as buffer
    Info: Detected ripple clock "unidadeControle:inst25|lscontrol[0]" as buffer
    Info: Detected ripple clock "unidadeControle:inst25|lscontrol[1]" as buffer
    Info: Detected gated clock "regDST:inst15|Mux5~0" as buffer
    Info: Detected ripple clock "unidadeControle:inst25|muxregdst[1]" as buffer
    Info: Detected ripple clock "unidadeControle:inst25|muxxxchgctrl" as buffer
    Info: Detected ripple clock "unidadeControle:inst25|muxregdst[0]" as buffer
    Info: Detected ripple clock "unidadeControle:inst25|muxmemtoreg[1]" as buffer
    Info: Detected ripple clock "unidadeControle:inst25|muxmemtoreg[2]" as buffer
    Info: Detected ripple clock "unidadeControle:inst25|muxmemtoreg[3]" as buffer
    Info: Detected gated clock "memToReg:inst7|Mux32~0" as buffer
    Info: Detected gated clock "aluSrcA:inst|Mux32~0" as buffer
    Info: Detected ripple clock "unidadeControle:inst25|muxalusrca[0]" as buffer
    Info: Detected ripple clock "unidadeControle:inst25|muxalusrca[1]" as buffer
    Info: Detected gated clock "setSize:inst30|saidaSetSize[31]~1" as buffer
    Info: Detected ripple clock "unidadeControle:inst25|sscontrol[1]" as buffer
    Info: Detected ripple clock "unidadeControle:inst25|sscontrol[0]" as buffer
Info: Clock "clk" has Internal fmax of 40.45 MHz between source register "aluSrcA:inst|aluSrcAOut[4]" and destination register "Registrador:PC|Saida[12]" (period= 24.722 ns)
    Info: + Longest register to register delay is 8.468 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCCOMB_X21_Y33_N12; Fanout = 6; REG Node = 'aluSrcA:inst|aluSrcAOut[4]'
        Info: 2: + IC(0.284 ns) + CELL(0.272 ns) = 0.556 ns; Loc. = LCCOMB_X21_Y33_N24; Fanout = 1; COMB Node = 'Ula32:inst3|carry_temp[5]~27'
        Info: 3: + IC(0.338 ns) + CELL(0.272 ns) = 1.166 ns; Loc. = LCCOMB_X20_Y33_N14; Fanout = 5; COMB Node = 'Ula32:inst3|carry_temp[5]~6'
        Info: 4: + IC(0.215 ns) + CELL(0.053 ns) = 1.434 ns; Loc. = LCCOMB_X20_Y33_N0; Fanout = 4; COMB Node = 'Ula32:inst3|carry_temp[7]~7'
        Info: 5: + IC(0.219 ns) + CELL(0.053 ns) = 1.706 ns; Loc. = LCCOMB_X20_Y33_N4; Fanout = 4; COMB Node = 'Ula32:inst3|carry_temp[9]~8'
        Info: 6: + IC(0.225 ns) + CELL(0.053 ns) = 1.984 ns; Loc. = LCCOMB_X20_Y33_N26; Fanout = 4; COMB Node = 'Ula32:inst3|carry_temp[11]~9'
        Info: 7: + IC(0.215 ns) + CELL(0.053 ns) = 2.252 ns; Loc. = LCCOMB_X20_Y33_N28; Fanout = 5; COMB Node = 'Ula32:inst3|carry_temp[13]~10'
        Info: 8: + IC(0.511 ns) + CELL(0.053 ns) = 2.816 ns; Loc. = LCCOMB_X24_Y33_N0; Fanout = 3; COMB Node = 'Ula32:inst3|carry_temp[15]~11'
        Info: 9: + IC(0.561 ns) + CELL(0.053 ns) = 3.430 ns; Loc. = LCCOMB_X25_Y34_N16; Fanout = 5; COMB Node = 'Ula32:inst3|carry_temp[17]~12'
        Info: 10: + IC(0.242 ns) + CELL(0.053 ns) = 3.725 ns; Loc. = LCCOMB_X25_Y34_N4; Fanout = 3; COMB Node = 'Ula32:inst3|carry_temp[19]~13'
        Info: 11: + IC(0.212 ns) + CELL(0.053 ns) = 3.990 ns; Loc. = LCCOMB_X25_Y34_N10; Fanout = 4; COMB Node = 'Ula32:inst3|carry_temp[21]~14'
        Info: 12: + IC(0.212 ns) + CELL(0.053 ns) = 4.255 ns; Loc. = LCCOMB_X25_Y34_N14; Fanout = 6; COMB Node = 'Ula32:inst3|carry_temp[23]~15'
        Info: 13: + IC(0.215 ns) + CELL(0.053 ns) = 4.523 ns; Loc. = LCCOMB_X25_Y34_N0; Fanout = 6; COMB Node = 'Ula32:inst3|carry_temp[25]~16'
        Info: 14: + IC(0.226 ns) + CELL(0.053 ns) = 4.802 ns; Loc. = LCCOMB_X25_Y34_N22; Fanout = 6; COMB Node = 'Ula32:inst3|carry_temp[27]~17'
        Info: 15: + IC(0.323 ns) + CELL(0.053 ns) = 5.178 ns; Loc. = LCCOMB_X25_Y34_N24; Fanout = 9; COMB Node = 'Ula32:inst3|carry_temp[29]~18'
        Info: 16: + IC(0.325 ns) + CELL(0.053 ns) = 5.556 ns; Loc. = LCCOMB_X25_Y34_N20; Fanout = 2; COMB Node = 'Ula32:inst3|carry_temp[30]~19'
        Info: 17: + IC(0.247 ns) + CELL(0.228 ns) = 6.031 ns; Loc. = LCCOMB_X25_Y34_N28; Fanout = 1; COMB Node = 'Ula32:inst3|Maior~0'
        Info: 18: + IC(0.304 ns) + CELL(0.154 ns) = 6.489 ns; Loc. = LCCOMB_X24_Y34_N28; Fanout = 2; COMB Node = 'inst24~1'
        Info: 19: + IC(0.214 ns) + CELL(0.154 ns) = 6.857 ns; Loc. = LCCOMB_X24_Y34_N22; Fanout = 12; COMB Node = 'inst24~DUPLICATE'
        Info: 20: + IC(0.865 ns) + CELL(0.746 ns) = 8.468 ns; Loc. = LCFF_X26_Y36_N7; Fanout = 3; REG Node = 'Registrador:PC|Saida[12]'
        Info: Total cell delay = 2.515 ns ( 29.70 % )
        Info: Total interconnect delay = 5.953 ns ( 70.30 % )
    Info: - Smallest clock skew is -3.803 ns
        Info: + Shortest clock path from clock "clk" to destination register is 3.096 ns
            Info: 1: + IC(0.000 ns) + CELL(0.884 ns) = 0.884 ns; Loc. = PIN_Y37; Fanout = 14; CLK Node = 'clk'
            Info: 2: + IC(0.313 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 1683; COMB Node = 'clk~clkctrl'
            Info: 3: + IC(1.281 ns) + CELL(0.618 ns) = 3.096 ns; Loc. = LCFF_X26_Y36_N7; Fanout = 3; REG Node = 'Registrador:PC|Saida[12]'
            Info: Total cell delay = 1.502 ns ( 48.51 % )
            Info: Total interconnect delay = 1.594 ns ( 51.49 % )
        Info: - Longest clock path from clock "clk" to source register is 6.899 ns
            Info: 1: + IC(0.000 ns) + CELL(0.884 ns) = 0.884 ns; Loc. = PIN_Y37; Fanout = 14; CLK Node = 'clk'
            Info: 2: + IC(1.085 ns) + CELL(0.712 ns) = 2.681 ns; Loc. = LCFF_X13_Y31_N9; Fanout = 34; REG Node = 'unidadeControle:inst25|muxalusrca[0]'
            Info: 3: + IC(0.812 ns) + CELL(0.225 ns) = 3.718 ns; Loc. = LCCOMB_X17_Y34_N20; Fanout = 1; COMB Node = 'aluSrcA:inst|Mux32~0'
            Info: 4: + IC(1.589 ns) + CELL(0.000 ns) = 5.307 ns; Loc. = CLKCTRL_G0; Fanout = 32; COMB Node = 'aluSrcA:inst|Mux32~0clkctrl'
            Info: 5: + IC(1.539 ns) + CELL(0.053 ns) = 6.899 ns; Loc. = LCCOMB_X21_Y33_N12; Fanout = 6; REG Node = 'aluSrcA:inst|aluSrcAOut[4]'
            Info: Total cell delay = 1.874 ns ( 27.16 % )
            Info: Total interconnect delay = 5.025 ns ( 72.84 % )
    Info: + Micro clock to output delay of source is 0.000 ns
    Info: + Micro setup delay of destination is 0.090 ns
    Info: Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two
Warning: Circuit may not operate. Detected 201 non-operational path(s) clocked by clock "clk" with clock skew larger than data delay. See Compilation Report for details.
Info: Found hold time violation between source  pin or register "Registrador:B|Saida[4]" and destination pin or register "setSize:inst30|saidaSetSize[4]" for clock "clk" (Hold time is 4.403 ns)
    Info: + Largest clock skew is 4.946 ns
        Info: + Longest clock path from clock "clk" to destination register is 8.053 ns
            Info: 1: + IC(0.000 ns) + CELL(0.884 ns) = 0.884 ns; Loc. = PIN_Y37; Fanout = 14; CLK Node = 'clk'
            Info: 2: + IC(1.444 ns) + CELL(0.712 ns) = 3.040 ns; Loc. = LCFF_X19_Y35_N11; Fanout = 26; REG Node = 'unidadeControle:inst25|sscontrol[1]'
            Info: 3: + IC(0.553 ns) + CELL(0.272 ns) = 3.865 ns; Loc. = LCCOMB_X24_Y35_N24; Fanout = 1; COMB Node = 'setSize:inst30|saidaSetSize[31]~1'
            Info: 4: + IC(2.617 ns) + CELL(0.000 ns) = 6.482 ns; Loc. = CLKCTRL_G8; Fanout = 32; COMB Node = 'setSize:inst30|saidaSetSize[31]~1clkctrl'
            Info: 5: + IC(1.518 ns) + CELL(0.053 ns) = 8.053 ns; Loc. = LCCOMB_X45_Y37_N16; Fanout = 2; REG Node = 'setSize:inst30|saidaSetSize[4]'
            Info: Total cell delay = 1.921 ns ( 23.85 % )
            Info: Total interconnect delay = 6.132 ns ( 76.15 % )
        Info: - Shortest clock path from clock "clk" to source register is 3.107 ns
            Info: 1: + IC(0.000 ns) + CELL(0.884 ns) = 0.884 ns; Loc. = PIN_Y37; Fanout = 14; CLK Node = 'clk'
            Info: 2: + IC(0.313 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 1683; COMB Node = 'clk~clkctrl'
            Info: 3: + IC(1.292 ns) + CELL(0.618 ns) = 3.107 ns; Loc. = LCFF_X45_Y37_N19; Fanout = 7; REG Node = 'Registrador:B|Saida[4]'
            Info: Total cell delay = 1.502 ns ( 48.34 % )
            Info: Total interconnect delay = 1.605 ns ( 51.66 % )
    Info: - Micro clock to output delay of source is 0.094 ns
    Info: - Shortest register to register delay is 0.449 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X45_Y37_N19; Fanout = 7; REG Node = 'Registrador:B|Saida[4]'
        Info: 2: + IC(0.224 ns) + CELL(0.225 ns) = 0.449 ns; Loc. = LCCOMB_X45_Y37_N16; Fanout = 2; REG Node = 'setSize:inst30|saidaSetSize[4]'
        Info: Total cell delay = 0.225 ns ( 50.11 % )
        Info: Total interconnect delay = 0.224 ns ( 49.89 % )
    Info: + Micro hold delay of destination is 0.000 ns
    Info: Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two
Info: tsu for register "unidadeControle:inst25|functOut[5]" (data pin = "reset", clock pin = "clk") is 5.860 ns
    Info: + Longest pin to register delay is 8.882 ns
        Info: 1: + IC(0.000 ns) + CELL(0.884 ns) = 0.884 ns; Loc. = PIN_W37; Fanout = 90; PIN Node = 'reset'
        Info: 2: + IC(5.832 ns) + CELL(0.366 ns) = 7.082 ns; Loc. = LCCOMB_X16_Y34_N24; Fanout = 6; COMB Node = 'unidadeControle:inst25|functOut[5]~0'
        Info: 3: + IC(1.417 ns) + CELL(0.228 ns) = 8.727 ns; Loc. = LCCOMB_X28_Y33_N10; Fanout = 1; COMB Node = 'unidadeControle:inst25|functOut[5]~1'
        Info: 4: + IC(0.000 ns) + CELL(0.155 ns) = 8.882 ns; Loc. = LCFF_X28_Y33_N11; Fanout = 8; REG Node = 'unidadeControle:inst25|functOut[5]'
        Info: Total cell delay = 1.633 ns ( 18.39 % )
        Info: Total interconnect delay = 7.249 ns ( 81.61 % )
    Info: + Micro setup delay of destination is 0.090 ns
    Info: - Shortest clock path from clock "clk" to destination register is 3.112 ns
        Info: 1: + IC(0.000 ns) + CELL(0.884 ns) = 0.884 ns; Loc. = PIN_Y37; Fanout = 14; CLK Node = 'clk'
        Info: 2: + IC(0.313 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 1683; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(1.297 ns) + CELL(0.618 ns) = 3.112 ns; Loc. = LCFF_X28_Y33_N11; Fanout = 8; REG Node = 'unidadeControle:inst25|functOut[5]'
        Info: Total cell delay = 1.502 ns ( 48.26 % )
        Info: Total interconnect delay = 1.610 ns ( 51.74 % )
Info: tco from clock "clk" to destination pin "aluresult[30]" through register "aluSrcA:inst|aluSrcAOut[4]" is 19.901 ns
    Info: + Longest clock path from clock "clk" to source register is 6.899 ns
        Info: 1: + IC(0.000 ns) + CELL(0.884 ns) = 0.884 ns; Loc. = PIN_Y37; Fanout = 14; CLK Node = 'clk'
        Info: 2: + IC(1.085 ns) + CELL(0.712 ns) = 2.681 ns; Loc. = LCFF_X13_Y31_N9; Fanout = 34; REG Node = 'unidadeControle:inst25|muxalusrca[0]'
        Info: 3: + IC(0.812 ns) + CELL(0.225 ns) = 3.718 ns; Loc. = LCCOMB_X17_Y34_N20; Fanout = 1; COMB Node = 'aluSrcA:inst|Mux32~0'
        Info: 4: + IC(1.589 ns) + CELL(0.000 ns) = 5.307 ns; Loc. = CLKCTRL_G0; Fanout = 32; COMB Node = 'aluSrcA:inst|Mux32~0clkctrl'
        Info: 5: + IC(1.539 ns) + CELL(0.053 ns) = 6.899 ns; Loc. = LCCOMB_X21_Y33_N12; Fanout = 6; REG Node = 'aluSrcA:inst|aluSrcAOut[4]'
        Info: Total cell delay = 1.874 ns ( 27.16 % )
        Info: Total interconnect delay = 5.025 ns ( 72.84 % )
    Info: + Micro clock to output delay of source is 0.000 ns
    Info: + Longest register to pin delay is 13.002 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCCOMB_X21_Y33_N12; Fanout = 6; REG Node = 'aluSrcA:inst|aluSrcAOut[4]'
        Info: 2: + IC(0.284 ns) + CELL(0.272 ns) = 0.556 ns; Loc. = LCCOMB_X21_Y33_N24; Fanout = 1; COMB Node = 'Ula32:inst3|carry_temp[5]~27'
        Info: 3: + IC(0.338 ns) + CELL(0.272 ns) = 1.166 ns; Loc. = LCCOMB_X20_Y33_N14; Fanout = 5; COMB Node = 'Ula32:inst3|carry_temp[5]~6'
        Info: 4: + IC(0.215 ns) + CELL(0.053 ns) = 1.434 ns; Loc. = LCCOMB_X20_Y33_N0; Fanout = 4; COMB Node = 'Ula32:inst3|carry_temp[7]~7'
        Info: 5: + IC(0.219 ns) + CELL(0.053 ns) = 1.706 ns; Loc. = LCCOMB_X20_Y33_N4; Fanout = 4; COMB Node = 'Ula32:inst3|carry_temp[9]~8'
        Info: 6: + IC(0.225 ns) + CELL(0.053 ns) = 1.984 ns; Loc. = LCCOMB_X20_Y33_N26; Fanout = 4; COMB Node = 'Ula32:inst3|carry_temp[11]~9'
        Info: 7: + IC(0.215 ns) + CELL(0.053 ns) = 2.252 ns; Loc. = LCCOMB_X20_Y33_N28; Fanout = 5; COMB Node = 'Ula32:inst3|carry_temp[13]~10'
        Info: 8: + IC(0.511 ns) + CELL(0.053 ns) = 2.816 ns; Loc. = LCCOMB_X24_Y33_N0; Fanout = 3; COMB Node = 'Ula32:inst3|carry_temp[15]~11'
        Info: 9: + IC(0.561 ns) + CELL(0.053 ns) = 3.430 ns; Loc. = LCCOMB_X25_Y34_N16; Fanout = 5; COMB Node = 'Ula32:inst3|carry_temp[17]~12'
        Info: 10: + IC(0.242 ns) + CELL(0.053 ns) = 3.725 ns; Loc. = LCCOMB_X25_Y34_N4; Fanout = 3; COMB Node = 'Ula32:inst3|carry_temp[19]~13'
        Info: 11: + IC(0.212 ns) + CELL(0.053 ns) = 3.990 ns; Loc. = LCCOMB_X25_Y34_N10; Fanout = 4; COMB Node = 'Ula32:inst3|carry_temp[21]~14'
        Info: 12: + IC(0.212 ns) + CELL(0.053 ns) = 4.255 ns; Loc. = LCCOMB_X25_Y34_N14; Fanout = 6; COMB Node = 'Ula32:inst3|carry_temp[23]~15'
        Info: 13: + IC(0.215 ns) + CELL(0.053 ns) = 4.523 ns; Loc. = LCCOMB_X25_Y34_N0; Fanout = 6; COMB Node = 'Ula32:inst3|carry_temp[25]~16'
        Info: 14: + IC(0.226 ns) + CELL(0.053 ns) = 4.802 ns; Loc. = LCCOMB_X25_Y34_N22; Fanout = 6; COMB Node = 'Ula32:inst3|carry_temp[27]~17'
        Info: 15: + IC(0.323 ns) + CELL(0.053 ns) = 5.178 ns; Loc. = LCCOMB_X25_Y34_N24; Fanout = 9; COMB Node = 'Ula32:inst3|carry_temp[29]~18'
        Info: 16: + IC(0.550 ns) + CELL(0.053 ns) = 5.781 ns; Loc. = LCCOMB_X29_Y34_N18; Fanout = 3; COMB Node = 'Ula32:inst3|Mux1~0DUPLICATE'
        Info: 17: + IC(5.077 ns) + CELL(2.144 ns) = 13.002 ns; Loc. = PIN_AE7; Fanout = 0; PIN Node = 'aluresult[30]'
        Info: Total cell delay = 3.377 ns ( 25.97 % )
        Info: Total interconnect delay = 9.625 ns ( 74.03 % )
Info: Longest tpd from source pin "reset" to destination pin "resetD2" is 7.722 ns
    Info: 1: + IC(0.000 ns) + CELL(0.884 ns) = 0.884 ns; Loc. = PIN_W37; Fanout = 90; PIN Node = 'reset'
    Info: 2: + IC(4.684 ns) + CELL(2.154 ns) = 7.722 ns; Loc. = PIN_AD35; Fanout = 0; PIN Node = 'resetD2'
    Info: Total cell delay = 3.038 ns ( 39.34 % )
    Info: Total interconnect delay = 4.684 ns ( 60.66 % )
Info: th for register "unidadeControle:inst25|alucontrol[2]" (data pin = "reset", clock pin = "clk") is 0.413 ns
    Info: + Longest clock path from clock "clk" to destination register is 3.114 ns
        Info: 1: + IC(0.000 ns) + CELL(0.884 ns) = 0.884 ns; Loc. = PIN_Y37; Fanout = 14; CLK Node = 'clk'
        Info: 2: + IC(0.313 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 1683; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(1.299 ns) + CELL(0.618 ns) = 3.114 ns; Loc. = LCFF_X9_Y32_N25; Fanout = 46; REG Node = 'unidadeControle:inst25|alucontrol[2]'
        Info: Total cell delay = 1.502 ns ( 48.23 % )
        Info: Total interconnect delay = 1.612 ns ( 51.77 % )
    Info: + Micro hold delay of destination is 0.149 ns
    Info: - Shortest pin to register delay is 2.850 ns
        Info: 1: + IC(0.000 ns) + CELL(0.884 ns) = 0.884 ns; Loc. = PIN_W37; Fanout = 90; PIN Node = 'reset'
        Info: 2: + IC(1.569 ns) + CELL(0.397 ns) = 2.850 ns; Loc. = LCFF_X9_Y32_N25; Fanout = 46; REG Node = 'unidadeControle:inst25|alucontrol[2]'
        Info: Total cell delay = 1.281 ns ( 44.95 % )
        Info: Total interconnect delay = 1.569 ns ( 55.05 % )
Info: Quartus II 64-Bit Classic Timing Analyzer was successful. 0 errors, 137 warnings
    Info: Peak virtual memory: 4414 megabytes
    Info: Processing ended: Fri Oct 18 16:12:38 2019
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


