headline,mainEntityOfPage,image,datePublished,dateModified,author,media_en,media_jp,str_count,body,images,external_links
「逆光でもきれいに撮れる」スマホ用CISを開発　ソニーセミコン（EE Times Japan）,https://news.yahoo.co.jp/articles/67f149ad863c4b5f6596e63080adc97c6b22d538,https://newsatcl-pctr.c.yimg.jp/t/amd-img/20241003-00000104-it_eetimes-000-1-view.jpg?exp=10800,2024-10-03T16:23:29+09:00,2024-10-03T16:23:29+09:00,EE Times Japan,it_eetimes,EE Times Japan,1076,\nUHCG（Ultra High Conversion Gain）回路技術について［クリックで拡大］ 出所：ソニーセミコンダクタソリューションズ\nソニーセミコンダクタソリューションズ（以下、SSS）は2024年9月26日、モバイル用の5000万画素CMOSイメージセンサー新製品である「LYT-818」を同月に商品化したと発表した。低照度時のノイズを大幅に低減すると同時に、新方式のHDR機能を初搭載し86dBのダイナミックレンジ性能を実現している。\n新方式のHDR機能について［クリックで拡大］ 出所：ソニーセミコンダクタソリューションズ\n「UHCG回路技術」と新方式HDR機能\n「LYT-818」は、SSSがモバイル向けカメラセンサーブランドとして展開する「LYTIA」の新製品。主にスマホのメインカメラおよびサブカメラに向けでイメージサイズは1/1.28型（対角12.49mm）のイメージセンサーだ。その主な特長として同社が挙げるのが、低照度時のランダムノイズを大幅に低減する独自の「UHCG（Ultra High Conversion Gain）回路技術」の採用および、広ダイナミックレンジ性能を実現する独自の新方式HDR機能の搭載だ。\n\n UHCG回路技術は、フォトダイオードで生成された電荷を、高効率に電圧に変換可能とするもので、暗い環境下での撮影時に発生するランダムノイズによるざらつきを低減。RN（ランダムノイズ）は0.95e-と、SSS製のモバイル用CMOSイメージセンサーにおいて最高の性能を実現しているという。同社は、「これにより、暗所撮影時の再現性を改善し、センサーが持つ色の階調表現の能力が向上する」と述べている。\n\n 今回初採用となった新方式のHDR機能は具体的には、1度の露光で蓄積された電荷を、異なる3種類のゲイン設定で読み出し、それらのデータを合成する方式で、86dBのダイナミックレンジを実現。逆光のような明暗差の大きなシーンの撮影において白飛びや黒つぶれを抑え、肉眼に近い撮像を可能とする。また、動く被写体を撮影する際のアーティファクト（動体ゴースト）の発生も抑えることができるという。\n\n さらに今回の製品では、ロジック回路を中心にセンサーとしての低消費電力化を図ったことで、HDR機能の常時使用を実現。「スマホのプレビュー画面で見る映像と同等の映像を記録することができ、撮影体験の向上に貢献する」としている。\n\n LYT-818の主な使用は下記の通り。\nEE Times Japan,['https://newsatcl-pctr.c.yimg.jp/t/amd-img/20241003-00000104-it_eetimes-000-1-view.jpg?exp=10800'],"['https://news.yahoo.co.jp/articles/67f149ad863c4b5f6596e63080adc97c6b22d538/images/000', 'https://image.itmedia.co.jp/l/im/ee/articles/2410/03/l_jn20241001sony002.jpg#utm_source=yahoo_v3&utm_medium=feed&utm_campaign=20241003-104&utm_term=it_eetimes-sci&utm_content=img']"
トッパンフォトマスクが「テクセンドフォトマスク」に社名変更へ（EE Times Japan）,https://news.yahoo.co.jp/articles/735381146babf5eda7114593a36bb546459aca05,https://newsatcl-pctr.c.yimg.jp/t/amd-img/20241003-00000064-it_eetimes-000-1-view.jpg?exp=10800,2024-10-03T15:35:09+09:00,2024-10-03T15:35:09+09:00,EE Times Japan,it_eetimes,EE Times Japan,605,\nテクセンドフォトマスクのブランドロゴ［クリックで拡大］ 出所：トッパンフォトマスク\nトッパンフォトマスクは、2024年10月1日、社名を「テクセンドフォトマスク」に変更すると発表した。2024年11月1日から変更する。社名変更によって、先端微細加工技術を強みとする企業としてグローバルで認知度を高め、企業価値を浸透させることを目指すとしている。\n\n 新社名は、「Technology（技術）」と「Ascend（上昇する）」を組み合わせた造語だ。「外販フォトマスクのリーディングカンパニーとして、技術力をさらに高め、半導体業界の最前線で成長を続ける意思」（同社）を込めたという。\n\n 新しいブランドロゴは、フォトマスクとシリコンウエハーの関係を図案化したもので、同社と顧客である半導体メーカーが「密接に連携し、共に成長していく姿を描いている」と説明している。\n\n トッパンフォトマスクは、凸版印刷（現TOPPANホールディングス）からの会社分割で設立され、2022年4月に営業を開始した。半導体用フォトマスク、シリコンステンシルマスクなどを手掛けるほか、ナノインプリントモールドといった微細加工製品にも事業領域を拡大している。2024年2月には、IBMと共同で2nmロジック半導体プロセスノードに対応するEUV（極端紫外線）フォトマスクを共同開発すると発表した。\nEE Times Japan,['https://newsatcl-pctr.c.yimg.jp/t/amd-img/20241003-00000064-it_eetimes-000-1-view.jpg?exp=10800'],['https://news.yahoo.co.jp/articles/735381146babf5eda7114593a36bb546459aca05/images/000']
村田製作所がポーラス集電体を開発、出力最大4倍に（EE Times Japan）,https://news.yahoo.co.jp/articles/f3bd3720f74282803df6531d3df59ca709dc726d,https://newsatcl-pctr.c.yimg.jp/t/amd-img/20241003-00000096-it_eetimes-000-1-view.jpg?exp=10800,2024-10-03T15:36:43+09:00,2024-10-03T15:36:43+09:00,EE Times Japan,it_eetimes,EE Times Japan,678,\nポーラス集電体（PCC）の外観［クリックで拡大］ 出所：村田製作所\n村田製作所は2024年9月30日、リチウムイオン二次電池において従来比で最大4倍の出力を実現する「ポーラス集電体（PCC）」を、スタンフォード大学と共同開発したと発表した。村田製作所は今後、リチウムイオン二次電池へ実装するための技術開発に取り組む。\n\n 従来のリチウムイオン二次電池では、容量を増やすために電極を厚くすると、リチウムイオンが電極内を移動する距離が長くなって抵抗が増え、電池の出力が低下するという課題があった。\n\n そこで今回、リチウムイオンの移動距離を従来の半分に短縮できる技術を開発した。これにより、リチウムイオンの通り道が新たに生まれ、抵抗値が半分となり2倍の電流を流せるようになった。この結果、従来の集電体を用いた場合に比べ、最大で4倍の出力を発生させることが可能になった。充電時間も最短で4分の1に短縮できるという。\n\n また、集電体にアルミニウム箔や銅箔を用いた従来のリチウムイオン二次電池に比べ、軽くできる。さらに、集電体の一部に樹脂を用いているため、ショートしても熱暴走しにくく電池の安全性が高い。しかも、PCCは「円筒型」や「積層型」など、いずれのリチウムイオン二次電池にも適用可能である。\n\n PCCを採用したリチウムイオン二次電池は、大容量化するほど優れた効果が得られる。このため、電動工具や電気自動車（EV）をはじめ、高出力が必要となる大型バスやトラック、飛行体などの電動化にも適しているという。\nEE Times Japan,['https://newsatcl-pctr.c.yimg.jp/t/amd-img/20241003-00000096-it_eetimes-000-1-view.jpg?pri=l&w=640&h=600&exp=10800'],['https://news.yahoo.co.jp/articles/f3bd3720f74282803df6531d3df59ca709dc726d/images/000']
「電流を流すだけで積和演算」 TDKの超省電力AI用デバイス（EE Times Japan）,https://news.yahoo.co.jp/articles/1c01bfeac5d51d4031642c21df2452c7fa111961,https://newsatcl-pctr.c.yimg.jp/t/amd-img/20241003-00000103-it_eetimes-000-1-view.jpg?exp=10800,2024-10-03T16:23:08+09:00,2024-10-03T16:23:08+09:00,EE Times Japan,it_eetimes,EE Times Japan,1877,\n試作した12インチウエハーを掲げる開発メンバー。右から2番目はTDK 取締役 常務執行役員 CTO（最高経営技術責任者）の佐藤茂樹氏\nTDKは2024年10月2日、スピントロニクス技術を用いたニューロモーフィック素子＊）「スピンメモリスタ」を開発したと発表した。AI（人工知能）で使われれる積和演算を、GPUに比べて100分の1の消費電力で実行できるという。センサーと組み合わせて、センサーからのデータをローカルで処理するエッジAIでの活用が期待される。同年10月15日から開催される「CEATEC 2024」（幕張メッセ）で、スピンメモリスタを用いた音声分離のデモを披露する予定だ。\n左＝デモ用実機の外観／右＝「CEATEC 2024」で展示する、スピンメモリスタを使った音声分離のデモ［クリックで拡大］ 出所：TDK\n＊）スピントロニクスは、電子が持つ電荷とスピンを活用する技術。ニューロモーフィック素子（デバイス）は、脳の神経細胞であるニューロンを模倣した回路で構成する演算器。\n「第4の受動素子」メモリスタ\nメモリスタは、デバイスを通過した電荷に応じて伝導度や抵抗値が変化する素子。抵抗、キャパシター、インダクターに続く“第4の受動素子”とも呼ばれている。TDKは、HDD用磁気ヘッドや磁気センサーなど向けに30年以上手掛けてきたスピントロニクス技術を応用し、2017年ごろにスピンメモリスタの開発に着手した。磁気抵抗効果も利用することで、安定したデータの保持や、制御のしやすさを実現したという。「これらの特徴は、メモリスタとして先行しているPCM（相変化メモリ）やReRAM（抵抗変化型メモリ）と大きく異なる点だ」（TDK）\nAIの積和演算を超低消費電力で実行できるスピンメモリスタ\nスピンメモリスタと電子回路で構成するニューロモーフィックデバイスは、AI推論で実行される膨大な積和演算を、超低消費電力で実行できる。\n\n 仕組みは次の通りだ。まずはスピンメモリスタをアレイ状に配列する。各メモリスタには、学習結果に応じて抵抗値が設定されている。推論を実行する際は、電流（推論のための入力情報に相当）をアナログまたはスパイクの状態でアレイに流し込む。電流はスピンメモリスタの抵抗値に応じて変化し、出力側へと流れていく。それらの出力電流を測定することで、入力情報の積和結果を得られる。\n\n 「AIに必要な計算を電流を流すだけで実現できるので、自然現象を活用した演算器ともいえる。積和演算を、GPUに比べて100倍以上効率的に実行できると期待されている」（TDK）\n\n AIの普及に伴い、GPUやデータセンターの消費電力の増加が課題になっている。「GPUを使った演算ではプロセッサとメモリ間のデータのやりとりで電力を消費する。スピンメモリスタは、演算とデータ保存が同じ場所で行われるので、大幅に電力を削減できる」（TDK）\nスピンメモリスタの実素子を用いたデモをCEATECで披露\nTDKは2020年からフランスの研究機関CEAと協業し、スピンメモリスタを用いたAIデバイスの開発を進めている。この協業によりTDKは、スピンメモリスタを搭載したAI回路で音声分離を行うコンセプトデモを完成させ、CEATEC 2024で披露する。\n\n デモでは、クラシック音楽とスピーチ、雑音の3種類の音を未知の比率で混合する。AI回路は3種類の音をリアルタイムで学習しながら聞き分け、分離していく。雑音が大きくなるなど混合する比率が変わっても、リアルタイムで学習し直して分離を継続する。一般的なAI（機械学習）で同様の音声分離を行う場合、音を事前に学習する必要があるため、混合する比率が変わるとそれに対応することは難しい。\n2030年にも量産技術の確立へ\nTDKは今後、スピントロニクス研究に強い東北大学も加えた3者連携により、12インチウエハーでスピンメモリスタアレイと回路を試作し、チップレベルでの性能検証を進める。2027年までの実用化と、2030年までの量産技術確立を目指す。「集積する際の課題として歩留まりが挙げられる。歩留まりを向上させつつ、いかに集積を拡大していくかが鍵になる」（TDK）\n\n スピンメモリスタ自体の性能改善も進める。TDKは「材料レベルからの開発が欠かせない。具体的には、スピンメモリスタの磁壁をゆっくりと安定して動かせるような材料が必要になる」と語った。\nEE Times Japan,['https://newsatcl-pctr.c.yimg.jp/t/amd-img/20241003-00000103-it_eetimes-000-1-view.jpg?exp=10800'],"['https://news.yahoo.co.jp/articles/1c01bfeac5d51d4031642c21df2452c7fa111961/images/000', 'https://image.itmedia.co.jp/l/im/ee/articles/2410/03/l_mm241003_tdk05_w290.jpg#utm_source=yahoo_v3&utm_medium=feed&utm_campaign=20241003-103&utm_term=it_eetimes-sci&utm_content=img']"
「UCIe 2.0」の登場で3Dチップレットは加速するか（EE Times Japan）,https://news.yahoo.co.jp/articles/f9b4ac6cd5132c7f33e716df51535fbeee350027,https://newsatcl-pctr.c.yimg.jp/t/amd-img/20241003-00000095-it_eetimes-000-1-view.jpg?exp=10800,2024-10-03T15:36:16+09:00,2024-10-03T15:36:16+09:00,EE Times Japan,it_eetimes,EE Times Japan,2859,\n「UCIe 2.0」は、ハイブリッドボンディングへの最適化も考慮されている［クリックで拡大］\nチップレット技術を規定する標準規格の第2版が登場した。\n\n 2022年3月に設立されたUniversal Chiplet Interconnect Express（UCIe）コンソーシアムは2024年8月、「UCIe 2.0」仕様をリリースした。今回のアップデートには、複数のチップレットのSiP（System in Package）ライフサイクルにわたるテストのしやすさ、管理のしやすさ、デバッグを考慮した設計（DFx）の課題に向けた対応も含まれる。UCIe 2.0の主な特徴は、チップレットの帯域幅密度と電力効率の劇的な向上を実現する3D（3次元）パッケージングがサポートされたことである。\nEliyanの「BoW」チップレットシステムは、ダイツーダイの実装と同様の帯域幅、電力効率、レイテンシを実現することを目指している［クリックで拡大］ 出所：Eliyan\nUCIeコンソーシアムの議長を務めるDebendra Das Sharma氏は米国EE Timesとのブリーフィングで、「UCIe 2.0仕様は完全な後方互換性があり、オプションの管理機能と、ベンダーに依存しないチップレット相互運用性をサポートするUCIe DFxアーキテクチャ（UDA）を導入している」と述べている。\n\n 同コンソーシアムは、電気、プロトコル、フォームファクタとコンプライアンス、管理のしやすさとセキュリティ、システムとソフトウェアなど、さまざまな側面に焦点を当てた複数のワーキンググループに仕様に関する作業を分散させている。Das Sharma氏によると、最近結成された自動車ワーキンググループは、自動車分野からの関心を反映して、要件の収集を開始したという。\n\n 同氏は、「UCIe 1.0は2Dと2.5Dをサポートするプレーナ型インターコネクト（相互接続）で、これはチップレットが横に並んでいることを意味している。新しい仕様は、必要なコネクティビティ（接続性）に対応することで、チップレットを垂直に積層する3Dスタッキングをサポートしている」と説明している。\n\n Das Sharma氏によると、UCIe 2.0のその他の重要なアップデートは管理のしやすさに関するもので、ダイベースおよびチップレットのパッケージ化した後のデバッグとテストが含まれるという。UCIe 2.0のもう1つの新機能は、相互運用性とコンプライアンステスト向けに最適化されたパッケージデザインである。\n\n UCIe 2.0でサポートされる管理メカニズムには、チップレットとその構成の検出、電力と熱の管理、エラーレポート、チップレットセキュリティのさまざまな側面がある。Das Sharma氏によると、このメカニズムは既存の適用可能な業界規格を活用していて、チップレット上の基本的なプロトコルに依存しないという。また、このメカニズムは、さまざまなベンダーのチップレットで機能し、ベンダー固有の拡張機能をサポートすることも目的としている。\nハイブリッドボンディングへの移行がトレンドに\nDas Sharma氏は、「チップレットの3Dトレンドの一つはハイブリッドボンディングへの移行で、これはより主流になりつつあり、チップレット間のバンプピッチの積極的な微細化を可能にしている」と付け加えた。3Dインターコネクトではチップレット間の距離がほぼなくなるため、相互運用性は同じバンプピッチに制限する必要がある。\n\n 「UCIe-3D」は、10～25μmから1μm以下のバンプピッチのハイブリッドボンディングに最適化されており、柔軟性と拡張性を提供する。\n\n Das Sharma氏は、「インターコネクトの距離が短いことは電力効率に影響する」と述べる。「チップレット内でも寄生がないため、電力が大幅に低くなる。非常にシンプルな回路だ」（同氏）\n\n Das Sharma氏は、「UCIeは、PCI ExpressやEthernetなど、より成熟したインターコネクトが歩んできた道をたどって、電力効率を最適化しながら2桁の改善を達成することで、帯域幅密度の向上を目指している」と述べる。\n\n 「セキュリティ面では、UCIe 2.0は、マネジメントディレクターがRoot of Trust（信頼の根源）として機能する、ハブアンドスポークモデルを採用している。パッケージレベルでセキュリティを強化している」と同氏は付け加えた。\n規格やツールがそろい始めたチップレット\nチップレット技術は新しいものではないが、ベストプラクティスや標準規格、実装するためのツールの必要性が高まったのはここ数年のことである。2022年後半に、シリコンバレーのスタートアップ企業であるEliyanがステルスモードから脱却し、より効率的なパッケージング手法を提供した。同社の「Bunch of Wires（BoW）」チップレットシステムは、標準的なパッケージングを使用して、高度なパッケージング技術を適用したダイツーダイ実装と同様の帯域幅と電力効率、レイテンシを実現することを目指している。\n\n さらに2024年6月には、同じくチップレット技術を手掛けるスタートアップBaya Systemsがステルスモードから脱却し、チップレット設計の複雑さを解消するための支援を行っている。Baya Systemsのアルゴリズム駆動型システムアーキテクチャプラットフォーム「WeaverPro」は、スケーラブルなIP（Intellectrual Property）およびキャッシュファブリックである「Weave IP」と組み合わせることで、データ駆動型設計と最適化を通じてチップレットアーキテクチャを構築する全てのステップを統合し、チップレットの分析、設計、展開を加速する。\n\n Das Sharma氏は、「UCIe 2.0は、PCIeやNVMeなどのより成熟したインターコネクトプロトコルに倣って、1.0仕様リリースとの下位互換性を目指す」と述べている。\n\n これらの成熟したインターコネクトプロトコルは3年周期で更新されていて、短期間に3つのバージョンが登場したインターコネクト規格「Compute Express Link（CXL）」でさえ、今後は同じパターンをたどる可能性が高い。ただし、「UCIeがどのように落ち着くかは定かではない」とDas Sharma氏は述べている。\n\n 「新しいバージョンの多くのワーキンググループには、やるべきことがたくさんある。現時点では、本当にエキサイティングな使用モデルや解決しなければならないことが山ほどある」（同氏）\n\n※米国EE Timesの記事を翻訳、編集しました。\nEE Times Japan,['https://newsatcl-pctr.c.yimg.jp/t/amd-img/20241003-00000095-it_eetimes-000-1-view.jpg?exp=10800'],"['https://news.yahoo.co.jp/articles/f9b4ac6cd5132c7f33e716df51535fbeee350027/images/000', 'https://image.itmedia.co.jp/l/im/ee/articles/2410/03/l_mm241003_ucie02_w490.png#utm_source=yahoo_v3&utm_medium=feed&utm_campaign=20241003-095&utm_term=it_eetimes-sci&utm_content=img']"
電力密度3倍、CVCC動作対応のAC-DCコンバーター（EE Times Japan）,https://news.yahoo.co.jp/articles/8cfec622ac171250388e30f4cff467b17ebf2607,https://newsatcl-pctr.c.yimg.jp/t/amd-img/20241003-00000065-it_eetimes-000-1-view.jpg?exp=10800,2024-10-03T13:35:08+09:00,2024-10-03T13:35:08+09:00,EE Times Japan,it_eetimes,EE Times Japan,967,\nTDKの「HWS-Gシリーズ」サンプル品［クリックで拡大］\nTDKは、ユニット型電源製品のラインアップ拡充に注力している。2024年6月には、TDK-Lambdaブランドの小型／大容量のユニット型AC-DCコンバーターの新たなフラグシップシリーズとなる「HWS-Gシリーズ」の出力3000Wモデルを発売した。\nHWS-Gシリーズの仕様［クリックで拡大］ 出所：TDK\n同製品は、デジタル制御でスイッチング素子を最適動作させて電力変換効率を高め、構成部品も高密度実装している。これによって同等サイズの従来モデルと比べて電力密度を約3倍に高め、「世界最高クラスの電力密度」（TDK）を実現しているという。\nCVCC動作に対応 DC電源の代替にも\n特徴的なのは、CVCC動作に対応していることだ。出力値は電圧／電流ともに定格の0％から設定できる。出力値の設定にはアナログ（1～5V／4～20mA）／シリアル通信（RS-485 Modbus RTU）が利用可能だ。\n\n 主なターゲットは、高電圧／高電流／高電力／CVCC動作を必要とする分野だ。半導体／FPD製造装置やFA（ファクトリーオートメーション）機器のほか、CVCC動作に対応していることから、バッテリー充電機器での利用や評価用DC電源の代替も見込む。水素製造や純粋製造などの電気分解関連の用途でも利用できるという。\n\n DC電源の代替という観点から上位機器との連携を意識し、リーダー／フォロワー機能も搭載している。リーダー機となる電源にアナログでプログラミングを実施すれば、フォロワー機となる同製品もその指令に追従する。\nモニタリング機能も搭載\n入力電圧は単相100／200Vタイプと3相200Vタイプを用意している。3相入力の場合、相間バランスを改善できるため、設計時の手間を軽減できる。\n\n モニタリング機能も搭載していて、アナログ／シリアル通信を介して出力電圧／電流を確認できる。シリアル通信を介すると、電源のステータスも確認可能で、電源が停止した際も要因を容易に特定できるという。\n\n HWS-GシリーズはTDKラムダ 長岡テクニカルセンター（新潟県長岡市）で生産し、5年後に年間10億円の売り上げを目指す。\nEE Times Japan,['https://newsatcl-pctr.c.yimg.jp/t/amd-img/20241003-00000065-it_eetimes-000-1-view.jpg?exp=10800'],"['https://news.yahoo.co.jp/articles/8cfec622ac171250388e30f4cff467b17ebf2607/images/000', 'https://image.itmedia.co.jp/l/im/ee/articles/2410/03/l_sa241002_tdk02.png#utm_source=yahoo_v3&utm_medium=feed&utm_campaign=20241003-065&utm_term=it_eetimes-sci&utm_content=img']"
