Timing Analyzer report for FSM_pet
Fri Sep  6 02:20:06 2024
Quartus Prime Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2023  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                        ;
+-----------------------+--------------------------------------------------------+
; Quartus Prime Version ; Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                 ;
; Revision Name         ; FSM_pet                                                ;
; Device Family         ; Cyclone IV E                                           ;
; Device Name           ; EP4CE6E22C8                                            ;
; Timing Models         ; Final                                                  ;
; Delay Model           ; Combined                                               ;
; Rise/Fall Delays      ; Enabled                                                ;
+-----------------------+--------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 32          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.14        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-16        ;   0.9%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 197.01 MHz ; 197.01 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -4.076 ; -369.410           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.434 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -191.849                         ;
+-------+--------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                ;
+--------+-----------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -4.076 ; state.0000                  ; count.000000110      ; clk          ; clk         ; 1.000        ; -0.087     ; 4.990      ;
; -4.076 ; state.0000                  ; count.000000001      ; clk          ; clk         ; 1.000        ; -0.087     ; 4.990      ;
; -4.075 ; state.0000                  ; count.000000010      ; clk          ; clk         ; 1.000        ; -0.087     ; 4.989      ;
; -4.049 ; spi_master:spi|avail        ; cmdindex[4]          ; clk          ; clk         ; 1.000        ; -0.089     ; 4.961      ;
; -4.049 ; spi_master:spi|avail        ; cmdindex[3]          ; clk          ; clk         ; 1.000        ; -0.089     ; 4.961      ;
; -4.049 ; spi_master:spi|avail        ; cmdindex[5]          ; clk          ; clk         ; 1.000        ; -0.089     ; 4.961      ;
; -4.029 ; cmdindex[3]                 ; cmdindex[4]          ; clk          ; clk         ; 1.000        ; -0.080     ; 4.950      ;
; -4.029 ; cmdindex[3]                 ; cmdindex[3]          ; clk          ; clk         ; 1.000        ; -0.080     ; 4.950      ;
; -4.029 ; cmdindex[3]                 ; cmdindex[5]          ; clk          ; clk         ; 1.000        ; -0.080     ; 4.950      ;
; -4.000 ; initindex[0]                ; count.000000110      ; clk          ; clk         ; 1.000        ; -0.080     ; 4.921      ;
; -4.000 ; initindex[0]                ; count.000000001      ; clk          ; clk         ; 1.000        ; -0.080     ; 4.921      ;
; -3.999 ; initindex[0]                ; count.000000010      ; clk          ; clk         ; 1.000        ; -0.080     ; 4.920      ;
; -3.979 ; initindex[2]                ; count.000000110      ; clk          ; clk         ; 1.000        ; -0.080     ; 4.900      ;
; -3.979 ; initindex[2]                ; count.000000001      ; clk          ; clk         ; 1.000        ; -0.080     ; 4.900      ;
; -3.978 ; initindex[2]                ; count.000000010      ; clk          ; clk         ; 1.000        ; -0.080     ; 4.899      ;
; -3.957 ; dataindex[1]                ; cmdindex[4]          ; clk          ; clk         ; 1.000        ; -0.094     ; 4.864      ;
; -3.957 ; dataindex[1]                ; cmdindex[3]          ; clk          ; clk         ; 1.000        ; -0.094     ; 4.864      ;
; -3.957 ; dataindex[1]                ; cmdindex[5]          ; clk          ; clk         ; 1.000        ; -0.094     ; 4.864      ;
; -3.925 ; dataindex[0]                ; count.000000001      ; clk          ; clk         ; 1.000        ; -0.092     ; 4.834      ;
; -3.924 ; dataindex[0]                ; count.000000010      ; clk          ; clk         ; 1.000        ; -0.092     ; 4.833      ;
; -3.919 ; dataindex[0]                ; count.000000110      ; clk          ; clk         ; 1.000        ; -0.092     ; 4.828      ;
; -3.916 ; count.000000110             ; count.000000001      ; clk          ; clk         ; 1.000        ; -0.080     ; 4.837      ;
; -3.915 ; count.000000110             ; count.000000010      ; clk          ; clk         ; 1.000        ; -0.080     ; 4.836      ;
; -3.910 ; count.000000110             ; count.000000110      ; clk          ; clk         ; 1.000        ; -0.080     ; 4.831      ;
; -3.864 ; dataindex[1]                ; count.000000001      ; clk          ; clk         ; 1.000        ; -0.092     ; 4.773      ;
; -3.863 ; dataindex[1]                ; count.000000010      ; clk          ; clk         ; 1.000        ; -0.092     ; 4.772      ;
; -3.858 ; dataindex[1]                ; count.000000110      ; clk          ; clk         ; 1.000        ; -0.092     ; 4.767      ;
; -3.848 ; dataindex[3]                ; count.000000001      ; clk          ; clk         ; 1.000        ; -0.092     ; 4.757      ;
; -3.847 ; dataindex[3]                ; count.000000010      ; clk          ; clk         ; 1.000        ; -0.092     ; 4.756      ;
; -3.842 ; dataindex[3]                ; count.000000110      ; clk          ; clk         ; 1.000        ; -0.092     ; 4.751      ;
; -3.828 ; iconindex[2]                ; count.000000110      ; clk          ; clk         ; 1.000        ; -0.088     ; 4.741      ;
; -3.828 ; iconindex[2]                ; count.000000001      ; clk          ; clk         ; 1.000        ; -0.088     ; 4.741      ;
; -3.827 ; iconindex[2]                ; count.000000010      ; clk          ; clk         ; 1.000        ; -0.088     ; 4.740      ;
; -3.823 ; iconindex[0]                ; count.000000110      ; clk          ; clk         ; 1.000        ; -0.088     ; 4.736      ;
; -3.823 ; iconindex[0]                ; count.000000001      ; clk          ; clk         ; 1.000        ; -0.088     ; 4.736      ;
; -3.822 ; iconindex[0]                ; count.000000010      ; clk          ; clk         ; 1.000        ; -0.088     ; 4.735      ;
; -3.811 ; spi_master:spi|clk_count[8] ; spi_master:spi|avail ; clk          ; clk         ; 1.000        ; -0.077     ; 4.735      ;
; -3.799 ; spi_master:spi|avail        ; cmdindex[0]          ; clk          ; clk         ; 1.000        ; -0.088     ; 4.712      ;
; -3.799 ; spi_master:spi|avail        ; cmdindex[1]          ; clk          ; clk         ; 1.000        ; -0.088     ; 4.712      ;
; -3.792 ; spi_master:spi|clk_count[8] ; spi_master:spi|ce    ; clk          ; clk         ; 1.000        ; -0.075     ; 4.718      ;
; -3.785 ; spi_master:spi|clk_count[1] ; spi_master:spi|avail ; clk          ; clk         ; 1.000        ; -0.077     ; 4.709      ;
; -3.783 ; dataindex[5]                ; count.000000110      ; clk          ; clk         ; 1.000        ; -0.092     ; 4.692      ;
; -3.783 ; dataindex[5]                ; count.000000001      ; clk          ; clk         ; 1.000        ; -0.092     ; 4.692      ;
; -3.782 ; dataindex[5]                ; count.000000010      ; clk          ; clk         ; 1.000        ; -0.092     ; 4.691      ;
; -3.779 ; cmdindex[3]                 ; cmdindex[0]          ; clk          ; clk         ; 1.000        ; -0.079     ; 4.701      ;
; -3.779 ; cmdindex[3]                 ; cmdindex[1]          ; clk          ; clk         ; 1.000        ; -0.079     ; 4.701      ;
; -3.766 ; count.000000000             ; data_in[2]           ; clk          ; clk         ; 1.000        ; -0.561     ; 4.206      ;
; -3.766 ; initindex[1]                ; count.000000110      ; clk          ; clk         ; 1.000        ; -0.080     ; 4.687      ;
; -3.766 ; initindex[1]                ; count.000000001      ; clk          ; clk         ; 1.000        ; -0.080     ; 4.687      ;
; -3.766 ; spi_master:spi|clk_count[1] ; spi_master:spi|ce    ; clk          ; clk         ; 1.000        ; -0.075     ; 4.692      ;
; -3.765 ; initindex[1]                ; count.000000010      ; clk          ; clk         ; 1.000        ; -0.080     ; 4.686      ;
; -3.759 ; cmdindex[2]                 ; cmdindex[4]          ; clk          ; clk         ; 1.000        ; -0.093     ; 4.667      ;
; -3.759 ; cmdindex[2]                 ; cmdindex[3]          ; clk          ; clk         ; 1.000        ; -0.093     ; 4.667      ;
; -3.759 ; cmdindex[2]                 ; cmdindex[5]          ; clk          ; clk         ; 1.000        ; -0.093     ; 4.667      ;
; -3.750 ; cmdindex[3]                 ; dataindex[2]         ; clk          ; clk         ; 1.000        ; -0.067     ; 4.684      ;
; -3.750 ; cmdindex[3]                 ; dataindex[4]         ; clk          ; clk         ; 1.000        ; -0.067     ; 4.684      ;
; -3.750 ; cmdindex[3]                 ; dataindex[0]         ; clk          ; clk         ; 1.000        ; -0.067     ; 4.684      ;
; -3.750 ; cmdindex[3]                 ; dataindex[1]         ; clk          ; clk         ; 1.000        ; -0.067     ; 4.684      ;
; -3.750 ; cmdindex[3]                 ; dataindex[5]         ; clk          ; clk         ; 1.000        ; -0.067     ; 4.684      ;
; -3.750 ; cmdindex[3]                 ; dataindex[3]         ; clk          ; clk         ; 1.000        ; -0.067     ; 4.684      ;
; -3.736 ; count.000000010             ; count.000000001      ; clk          ; clk         ; 1.000        ; -0.080     ; 4.657      ;
; -3.735 ; count.000000010             ; count.000000010      ; clk          ; clk         ; 1.000        ; -0.080     ; 4.656      ;
; -3.734 ; cmdindex[5]                 ; cmdindex[4]          ; clk          ; clk         ; 1.000        ; -0.080     ; 4.655      ;
; -3.734 ; cmdindex[5]                 ; cmdindex[3]          ; clk          ; clk         ; 1.000        ; -0.080     ; 4.655      ;
; -3.734 ; cmdindex[5]                 ; cmdindex[5]          ; clk          ; clk         ; 1.000        ; -0.080     ; 4.655      ;
; -3.730 ; count.000000010             ; count.000000110      ; clk          ; clk         ; 1.000        ; -0.080     ; 4.651      ;
; -3.722 ; count.000000101             ; cmdindex[4]          ; clk          ; clk         ; 1.000        ; -0.576     ; 4.147      ;
; -3.722 ; count.000000101             ; cmdindex[3]          ; clk          ; clk         ; 1.000        ; -0.576     ; 4.147      ;
; -3.722 ; count.000000101             ; cmdindex[5]          ; clk          ; clk         ; 1.000        ; -0.576     ; 4.147      ;
; -3.720 ; dataindex[0]                ; cmdindex[4]          ; clk          ; clk         ; 1.000        ; -0.094     ; 4.627      ;
; -3.720 ; dataindex[0]                ; cmdindex[3]          ; clk          ; clk         ; 1.000        ; -0.094     ; 4.627      ;
; -3.720 ; dataindex[0]                ; cmdindex[5]          ; clk          ; clk         ; 1.000        ; -0.094     ; 4.627      ;
; -3.707 ; dataindex[1]                ; cmdindex[0]          ; clk          ; clk         ; 1.000        ; -0.093     ; 4.615      ;
; -3.707 ; dataindex[1]                ; cmdindex[1]          ; clk          ; clk         ; 1.000        ; -0.093     ; 4.615      ;
; -3.704 ; spi_master:spi|clk_count[0] ; spi_master:spi|avail ; clk          ; clk         ; 1.000        ; -0.077     ; 4.628      ;
; -3.696 ; state.0100                  ; count.000000001      ; clk          ; clk         ; 1.000        ; -0.087     ; 4.610      ;
; -3.695 ; state.0100                  ; count.000000010      ; clk          ; clk         ; 1.000        ; -0.087     ; 4.609      ;
; -3.691 ; count.000000000             ; data_in[0]           ; clk          ; clk         ; 1.000        ; -0.561     ; 4.131      ;
; -3.690 ; state.0100                  ; count.000000110      ; clk          ; clk         ; 1.000        ; -0.087     ; 4.604      ;
; -3.685 ; spi_master:spi|clk_count[0] ; spi_master:spi|ce    ; clk          ; clk         ; 1.000        ; -0.075     ; 4.611      ;
; -3.676 ; cmdindex[3]                 ; cmdindex[2]          ; clk          ; clk         ; 1.000        ; -0.067     ; 4.610      ;
; -3.676 ; cmdindex[1]                 ; cmdindex[4]          ; clk          ; clk         ; 1.000        ; -0.081     ; 4.596      ;
; -3.676 ; cmdindex[1]                 ; cmdindex[3]          ; clk          ; clk         ; 1.000        ; -0.081     ; 4.596      ;
; -3.676 ; cmdindex[1]                 ; cmdindex[5]          ; clk          ; clk         ; 1.000        ; -0.081     ; 4.596      ;
; -3.670 ; dataindex[4]                ; count.000000110      ; clk          ; clk         ; 1.000        ; -0.092     ; 4.579      ;
; -3.670 ; dataindex[4]                ; count.000000001      ; clk          ; clk         ; 1.000        ; -0.092     ; 4.579      ;
; -3.669 ; dataindex[4]                ; count.000000010      ; clk          ; clk         ; 1.000        ; -0.092     ; 4.578      ;
; -3.663 ; spi_master:spi|avail        ; count.000000001      ; clk          ; clk         ; 1.000        ; -0.087     ; 4.577      ;
; -3.662 ; count.000000011             ; dataindex[3]         ; clk          ; clk         ; 1.000        ; -0.563     ; 4.100      ;
; -3.662 ; spi_master:spi|avail        ; count.000000010      ; clk          ; clk         ; 1.000        ; -0.087     ; 4.576      ;
; -3.658 ; dataindex[0]                ; dataindex[3]         ; clk          ; clk         ; 1.000        ; -0.081     ; 4.578      ;
; -3.657 ; spi_master:spi|avail        ; count.000000110      ; clk          ; clk         ; 1.000        ; -0.087     ; 4.571      ;
; -3.646 ; spi_master:spi|clk_count[3] ; spi_master:spi|avail ; clk          ; clk         ; 1.000        ; -0.077     ; 4.570      ;
; -3.639 ; count.000000001             ; count.000000001      ; clk          ; clk         ; 1.000        ; -0.080     ; 4.560      ;
; -3.638 ; count.000000001             ; count.000000010      ; clk          ; clk         ; 1.000        ; -0.080     ; 4.559      ;
; -3.633 ; count.000000001             ; count.000000110      ; clk          ; clk         ; 1.000        ; -0.080     ; 4.554      ;
; -3.627 ; count.000000011             ; dataindex[2]         ; clk          ; clk         ; 1.000        ; -0.563     ; 4.065      ;
; -3.627 ; spi_master:spi|clk_count[3] ; spi_master:spi|ce    ; clk          ; clk         ; 1.000        ; -0.075     ; 4.553      ;
; -3.624 ; state.0000                  ; count.000000000      ; clk          ; clk         ; 1.000        ; 0.387      ; 5.012      ;
; -3.623 ; count.000000001             ; cmdindex[4]          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.542      ;
+--------+-----------------------------+----------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                         ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.434 ; count.000000011              ; count.000000011              ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; count.000000101              ; count.000000101              ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; count.000000100              ; count.000000100              ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; count.000000000              ; count.000000000              ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.435 ; spi_master:spi|shift_reg[0]  ; spi_master:spi|shift_reg[0]  ; clk          ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.436 ; cmd                          ; cmd                          ; clk          ; clk         ; 0.000        ; 0.098      ; 0.746      ;
; 0.436 ; data_in[1]                   ; data_in[1]                   ; clk          ; clk         ; 0.000        ; 0.098      ; 0.746      ;
; 0.453 ; spi_master:spi|lcd_rst       ; spi_master:spi|lcd_rst       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; spi_master:spi|mosi          ; spi_master:spi|mosi          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; dataline[7][0]               ; dataline[7][0]               ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; spi_master:spi|bit_count[0]  ; spi_master:spi|bit_count[0]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; spi_master:spi|bit_count[3]  ; spi_master:spi|bit_count[3]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; spi_master:spi|bit_count[1]  ; spi_master:spi|bit_count[1]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; spi_master:spi|bit_count[2]  ; spi_master:spi|bit_count[2]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; spi_master:spi|sclk          ; spi_master:spi|sclk          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; start                        ; start                        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; state.0000                   ; state.0000                   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; state.0001                   ; state.0001                   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; state.0100                   ; state.0100                   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; state.0010                   ; state.0010                   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; iconindex[5]                 ; iconindex[5]                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; iconindex[0]                 ; iconindex[0]                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; iconindex[4]                 ; iconindex[4]                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; iconindex[3]                 ; iconindex[3]                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; iconindex[2]                 ; iconindex[2]                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; iconindex[1]                 ; iconindex[1]                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; spi_master:spi|dc            ; spi_master:spi|dc            ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; data_in[0]                   ; data_in[0]                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; count.000000110              ; count.000000110              ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; count.000000010              ; count.000000010              ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; count.000000001              ; count.000000001              ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; cmdindex[2]                  ; cmdindex[2]                  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; cmdindex[1]                  ; cmdindex[1]                  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; cmdindex[4]                  ; cmdindex[4]                  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; cmdindex[3]                  ; cmdindex[3]                  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; cmdindex[5]                  ; cmdindex[5]                  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; state.0011                   ; state.0011                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.466 ; cmdindex[0]                  ; cmdindex[0]                  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.758      ;
; 0.493 ; line[8]                      ; line[8]                      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.785      ;
; 0.725 ; state.0000                   ; start                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.018      ;
; 0.739 ; spi_master:spi|shift_reg[6]  ; spi_master:spi|shift_reg[7]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.032      ;
; 0.739 ; spi_master:spi|shift_reg[1]  ; spi_master:spi|shift_reg[2]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.032      ;
; 0.740 ; spi_master:spi|shift_reg[3]  ; spi_master:spi|shift_reg[4]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.033      ;
; 0.742 ; spi_master:spi|shift_reg[5]  ; spi_master:spi|shift_reg[6]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.035      ;
; 0.742 ; spi_master:spi|shift_reg[4]  ; spi_master:spi|shift_reg[5]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.035      ;
; 0.742 ; spi_master:spi|shift_reg[2]  ; spi_master:spi|shift_reg[3]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.035      ;
; 0.742 ; spi_master:spi|shift_reg[7]  ; spi_master:spi|mosi          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.035      ;
; 0.746 ; line[1]                      ; line[1]                      ; clk          ; clk         ; 0.000        ; 0.080      ; 1.038      ;
; 0.746 ; line[3]                      ; line[3]                      ; clk          ; clk         ; 0.000        ; 0.080      ; 1.038      ;
; 0.748 ; initindex[3]                 ; initindex[3]                 ; clk          ; clk         ; 0.000        ; 0.080      ; 1.040      ;
; 0.748 ; line[7]                      ; line[7]                      ; clk          ; clk         ; 0.000        ; 0.080      ; 1.040      ;
; 0.748 ; line[4]                      ; line[4]                      ; clk          ; clk         ; 0.000        ; 0.080      ; 1.040      ;
; 0.748 ; line[5]                      ; line[5]                      ; clk          ; clk         ; 0.000        ; 0.080      ; 1.040      ;
; 0.749 ; line[2]                      ; line[2]                      ; clk          ; clk         ; 0.000        ; 0.080      ; 1.041      ;
; 0.750 ; line[6]                      ; line[6]                      ; clk          ; clk         ; 0.000        ; 0.080      ; 1.042      ;
; 0.761 ; spi_master:spi|clk_count[3]  ; spi_master:spi|clk_count[3]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.054      ;
; 0.762 ; spi_master:spi|clk_count[13] ; spi_master:spi|clk_count[13] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; spi_master:spi|clk_count[11] ; spi_master:spi|clk_count[11] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; spi_master:spi|clk_count[5]  ; spi_master:spi|clk_count[5]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; spi_master:spi|clk_count[1]  ; spi_master:spi|clk_count[1]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.763 ; spi_master:spi|clk_count[15] ; spi_master:spi|clk_count[15] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.764 ; spi_master:spi|clk_count[9]  ; spi_master:spi|clk_count[9]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; spi_master:spi|clk_count[7]  ; spi_master:spi|clk_count[7]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; spi_master:spi|clk_count[6]  ; spi_master:spi|clk_count[6]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; spi_master:spi|clk_count[2]  ; spi_master:spi|clk_count[2]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.765 ; spi_master:spi|clk_count[14] ; spi_master:spi|clk_count[14] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; spi_master:spi|clk_count[4]  ; spi_master:spi|clk_count[4]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.058      ;
; 0.766 ; spi_master:spi|clk_count[12] ; spi_master:spi|clk_count[12] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; spi_master:spi|clk_count[8]  ; spi_master:spi|clk_count[8]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; spi_master:spi|clk_count[10] ; spi_master:spi|clk_count[10] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.772 ; initindex[5]                 ; initindex[5]                 ; clk          ; clk         ; 0.000        ; 0.080      ; 1.064      ;
; 0.772 ; line[0]                      ; line[0]                      ; clk          ; clk         ; 0.000        ; 0.080      ; 1.064      ;
; 0.775 ; initindex[4]                 ; initindex[4]                 ; clk          ; clk         ; 0.000        ; 0.080      ; 1.067      ;
; 0.775 ; initindex[2]                 ; initindex[2]                 ; clk          ; clk         ; 0.000        ; 0.080      ; 1.067      ;
; 0.786 ; spi_master:spi|clk_count[0]  ; spi_master:spi|clk_count[0]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.079      ;
; 0.786 ; spi_master:spi|bit_count[0]  ; spi_master:spi|bit_count[1]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.079      ;
; 0.797 ; initindex[1]                 ; initindex[1]                 ; clk          ; clk         ; 0.000        ; 0.080      ; 1.089      ;
; 0.814 ; initindex[0]                 ; initindex[0]                 ; clk          ; clk         ; 0.000        ; 0.080      ; 1.106      ;
; 0.848 ; cmdindex[0]                  ; cmdindex[1]                  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.140      ;
; 0.982 ; count.000000011              ; count.000000100              ; clk          ; clk         ; 0.000        ; 0.101      ; 1.295      ;
; 0.995 ; cmdindex[0]                  ; data_in[5]                   ; clk          ; clk         ; 0.000        ; 0.584      ; 1.791      ;
; 1.063 ; data_in[3]                   ; data_in[3]                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.355      ;
; 1.092 ; spi_master:spi|sclk          ; spi_master:spi|active        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.385      ;
; 1.101 ; line[3]                      ; line[4]                      ; clk          ; clk         ; 0.000        ; 0.080      ; 1.393      ;
; 1.101 ; line[1]                      ; line[2]                      ; clk          ; clk         ; 0.000        ; 0.080      ; 1.393      ;
; 1.102 ; line[7]                      ; line[8]                      ; clk          ; clk         ; 0.000        ; 0.080      ; 1.394      ;
; 1.102 ; line[5]                      ; line[6]                      ; clk          ; clk         ; 0.000        ; 0.080      ; 1.394      ;
; 1.102 ; initindex[3]                 ; initindex[4]                 ; clk          ; clk         ; 0.000        ; 0.080      ; 1.394      ;
; 1.108 ; spi_master:spi|active        ; spi_master:spi|sclk          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.401      ;
; 1.109 ; line[4]                      ; line[5]                      ; clk          ; clk         ; 0.000        ; 0.080      ; 1.401      ;
; 1.110 ; line[0]                      ; line[1]                      ; clk          ; clk         ; 0.000        ; 0.080      ; 1.402      ;
; 1.110 ; line[2]                      ; line[3]                      ; clk          ; clk         ; 0.000        ; 0.080      ; 1.402      ;
; 1.111 ; spi_master:spi|active        ; spi_master:spi|lcd_rst       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.404      ;
; 1.111 ; line[6]                      ; line[7]                      ; clk          ; clk         ; 0.000        ; 0.080      ; 1.403      ;
; 1.113 ; state.0100                   ; state.0010                   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.406      ;
; 1.116 ; spi_master:spi|clk_count[1]  ; spi_master:spi|clk_count[2]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.409      ;
; 1.116 ; spi_master:spi|clk_count[3]  ; spi_master:spi|clk_count[4]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.409      ;
; 1.117 ; spi_master:spi|clk_count[5]  ; spi_master:spi|clk_count[6]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; spi_master:spi|clk_count[13] ; spi_master:spi|clk_count[14] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; spi_master:spi|clk_count[11] ; spi_master:spi|clk_count[12] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.410      ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 211.37 MHz ; 211.37 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -3.731 ; -338.461          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.383 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -191.849                        ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                 ;
+--------+-----------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -3.731 ; spi_master:spi|avail        ; cmdindex[4]          ; clk          ; clk         ; 1.000        ; -0.081     ; 4.652      ;
; -3.731 ; spi_master:spi|avail        ; cmdindex[3]          ; clk          ; clk         ; 1.000        ; -0.081     ; 4.652      ;
; -3.731 ; spi_master:spi|avail        ; cmdindex[5]          ; clk          ; clk         ; 1.000        ; -0.081     ; 4.652      ;
; -3.679 ; state.0000                  ; count.000000110      ; clk          ; clk         ; 1.000        ; -0.079     ; 4.602      ;
; -3.679 ; state.0000                  ; count.000000001      ; clk          ; clk         ; 1.000        ; -0.079     ; 4.602      ;
; -3.678 ; state.0000                  ; count.000000010      ; clk          ; clk         ; 1.000        ; -0.079     ; 4.601      ;
; -3.677 ; count.000000110             ; count.000000001      ; clk          ; clk         ; 1.000        ; -0.072     ; 4.607      ;
; -3.676 ; dataindex[0]                ; count.000000001      ; clk          ; clk         ; 1.000        ; -0.081     ; 4.597      ;
; -3.675 ; count.000000110             ; count.000000010      ; clk          ; clk         ; 1.000        ; -0.072     ; 4.605      ;
; -3.674 ; dataindex[0]                ; count.000000010      ; clk          ; clk         ; 1.000        ; -0.081     ; 4.595      ;
; -3.663 ; count.000000110             ; count.000000110      ; clk          ; clk         ; 1.000        ; -0.072     ; 4.593      ;
; -3.662 ; dataindex[0]                ; count.000000110      ; clk          ; clk         ; 1.000        ; -0.081     ; 4.583      ;
; -3.643 ; cmdindex[3]                 ; cmdindex[4]          ; clk          ; clk         ; 1.000        ; -0.072     ; 4.573      ;
; -3.643 ; cmdindex[3]                 ; cmdindex[3]          ; clk          ; clk         ; 1.000        ; -0.072     ; 4.573      ;
; -3.643 ; cmdindex[3]                 ; cmdindex[5]          ; clk          ; clk         ; 1.000        ; -0.072     ; 4.573      ;
; -3.636 ; initindex[0]                ; count.000000001      ; clk          ; clk         ; 1.000        ; -0.072     ; 4.566      ;
; -3.634 ; initindex[0]                ; count.000000010      ; clk          ; clk         ; 1.000        ; -0.072     ; 4.564      ;
; -3.627 ; dataindex[1]                ; cmdindex[4]          ; clk          ; clk         ; 1.000        ; -0.083     ; 4.546      ;
; -3.627 ; dataindex[1]                ; cmdindex[3]          ; clk          ; clk         ; 1.000        ; -0.083     ; 4.546      ;
; -3.627 ; dataindex[1]                ; cmdindex[5]          ; clk          ; clk         ; 1.000        ; -0.083     ; 4.546      ;
; -3.622 ; initindex[0]                ; count.000000110      ; clk          ; clk         ; 1.000        ; -0.072     ; 4.552      ;
; -3.617 ; initindex[2]                ; count.000000001      ; clk          ; clk         ; 1.000        ; -0.072     ; 4.547      ;
; -3.615 ; initindex[2]                ; count.000000010      ; clk          ; clk         ; 1.000        ; -0.072     ; 4.545      ;
; -3.603 ; initindex[2]                ; count.000000110      ; clk          ; clk         ; 1.000        ; -0.072     ; 4.533      ;
; -3.550 ; dataindex[1]                ; count.000000001      ; clk          ; clk         ; 1.000        ; -0.081     ; 4.471      ;
; -3.548 ; dataindex[1]                ; count.000000010      ; clk          ; clk         ; 1.000        ; -0.081     ; 4.469      ;
; -3.536 ; dataindex[1]                ; count.000000110      ; clk          ; clk         ; 1.000        ; -0.081     ; 4.457      ;
; -3.530 ; spi_master:spi|clk_count[8] ; spi_master:spi|avail ; clk          ; clk         ; 1.000        ; -0.068     ; 4.464      ;
; -3.509 ; spi_master:spi|clk_count[8] ; spi_master:spi|ce    ; clk          ; clk         ; 1.000        ; -0.069     ; 4.442      ;
; -3.501 ; count.000000010             ; count.000000001      ; clk          ; clk         ; 1.000        ; -0.072     ; 4.431      ;
; -3.500 ; count.000000000             ; data_in[2]           ; clk          ; clk         ; 1.000        ; -0.522     ; 3.980      ;
; -3.499 ; count.000000010             ; count.000000010      ; clk          ; clk         ; 1.000        ; -0.072     ; 4.429      ;
; -3.493 ; spi_master:spi|clk_count[1] ; spi_master:spi|avail ; clk          ; clk         ; 1.000        ; -0.068     ; 4.427      ;
; -3.487 ; count.000000010             ; count.000000110      ; clk          ; clk         ; 1.000        ; -0.072     ; 4.417      ;
; -3.478 ; spi_master:spi|avail        ; cmdindex[0]          ; clk          ; clk         ; 1.000        ; -0.080     ; 4.400      ;
; -3.478 ; spi_master:spi|avail        ; cmdindex[1]          ; clk          ; clk         ; 1.000        ; -0.080     ; 4.400      ;
; -3.472 ; spi_master:spi|clk_count[1] ; spi_master:spi|ce    ; clk          ; clk         ; 1.000        ; -0.069     ; 4.405      ;
; -3.466 ; iconindex[2]                ; count.000000110      ; clk          ; clk         ; 1.000        ; -0.080     ; 4.388      ;
; -3.466 ; iconindex[2]                ; count.000000001      ; clk          ; clk         ; 1.000        ; -0.080     ; 4.388      ;
; -3.465 ; iconindex[2]                ; count.000000010      ; clk          ; clk         ; 1.000        ; -0.080     ; 4.387      ;
; -3.461 ; iconindex[0]                ; count.000000110      ; clk          ; clk         ; 1.000        ; -0.080     ; 4.383      ;
; -3.461 ; iconindex[0]                ; count.000000001      ; clk          ; clk         ; 1.000        ; -0.080     ; 4.383      ;
; -3.460 ; dataindex[3]                ; count.000000001      ; clk          ; clk         ; 1.000        ; -0.081     ; 4.381      ;
; -3.460 ; iconindex[0]                ; count.000000010      ; clk          ; clk         ; 1.000        ; -0.080     ; 4.382      ;
; -3.458 ; dataindex[3]                ; count.000000010      ; clk          ; clk         ; 1.000        ; -0.081     ; 4.379      ;
; -3.446 ; dataindex[3]                ; count.000000110      ; clk          ; clk         ; 1.000        ; -0.081     ; 4.367      ;
; -3.436 ; state.0100                  ; count.000000001      ; clk          ; clk         ; 1.000        ; -0.079     ; 4.359      ;
; -3.434 ; state.0100                  ; count.000000010      ; clk          ; clk         ; 1.000        ; -0.079     ; 4.357      ;
; -3.427 ; cmdindex[3]                 ; dataindex[2]         ; clk          ; clk         ; 1.000        ; -0.061     ; 4.368      ;
; -3.427 ; cmdindex[3]                 ; dataindex[4]         ; clk          ; clk         ; 1.000        ; -0.061     ; 4.368      ;
; -3.427 ; cmdindex[3]                 ; dataindex[0]         ; clk          ; clk         ; 1.000        ; -0.061     ; 4.368      ;
; -3.427 ; cmdindex[3]                 ; dataindex[1]         ; clk          ; clk         ; 1.000        ; -0.061     ; 4.368      ;
; -3.427 ; cmdindex[3]                 ; dataindex[5]         ; clk          ; clk         ; 1.000        ; -0.061     ; 4.368      ;
; -3.427 ; cmdindex[3]                 ; dataindex[3]         ; clk          ; clk         ; 1.000        ; -0.061     ; 4.368      ;
; -3.427 ; dataindex[0]                ; cmdindex[4]          ; clk          ; clk         ; 1.000        ; -0.083     ; 4.346      ;
; -3.427 ; dataindex[0]                ; cmdindex[3]          ; clk          ; clk         ; 1.000        ; -0.083     ; 4.346      ;
; -3.427 ; dataindex[0]                ; cmdindex[5]          ; clk          ; clk         ; 1.000        ; -0.083     ; 4.346      ;
; -3.424 ; count.000000000             ; data_in[0]           ; clk          ; clk         ; 1.000        ; -0.522     ; 3.904      ;
; -3.422 ; state.0100                  ; count.000000110      ; clk          ; clk         ; 1.000        ; -0.079     ; 4.345      ;
; -3.420 ; initindex[1]                ; count.000000001      ; clk          ; clk         ; 1.000        ; -0.072     ; 4.350      ;
; -3.418 ; dataindex[0]                ; dataindex[3]         ; clk          ; clk         ; 1.000        ; -0.072     ; 4.348      ;
; -3.418 ; initindex[1]                ; count.000000010      ; clk          ; clk         ; 1.000        ; -0.072     ; 4.348      ;
; -3.414 ; spi_master:spi|avail        ; count.000000001      ; clk          ; clk         ; 1.000        ; -0.079     ; 4.337      ;
; -3.412 ; spi_master:spi|avail        ; count.000000010      ; clk          ; clk         ; 1.000        ; -0.079     ; 4.335      ;
; -3.407 ; spi_master:spi|clk_count[0] ; spi_master:spi|avail ; clk          ; clk         ; 1.000        ; -0.068     ; 4.341      ;
; -3.406 ; initindex[1]                ; count.000000110      ; clk          ; clk         ; 1.000        ; -0.072     ; 4.336      ;
; -3.403 ; count.000000000             ; count.000000001      ; clk          ; clk         ; 1.000        ; -0.535     ; 3.870      ;
; -3.401 ; count.000000000             ; count.000000010      ; clk          ; clk         ; 1.000        ; -0.535     ; 3.868      ;
; -3.400 ; spi_master:spi|avail        ; count.000000110      ; clk          ; clk         ; 1.000        ; -0.079     ; 4.323      ;
; -3.394 ; cmdindex[5]                 ; cmdindex[4]          ; clk          ; clk         ; 1.000        ; -0.072     ; 4.324      ;
; -3.394 ; cmdindex[5]                 ; cmdindex[3]          ; clk          ; clk         ; 1.000        ; -0.072     ; 4.324      ;
; -3.394 ; cmdindex[5]                 ; cmdindex[5]          ; clk          ; clk         ; 1.000        ; -0.072     ; 4.324      ;
; -3.394 ; cmdindex[2]                 ; cmdindex[4]          ; clk          ; clk         ; 1.000        ; -0.083     ; 4.313      ;
; -3.394 ; cmdindex[2]                 ; cmdindex[3]          ; clk          ; clk         ; 1.000        ; -0.083     ; 4.313      ;
; -3.394 ; cmdindex[2]                 ; cmdindex[5]          ; clk          ; clk         ; 1.000        ; -0.083     ; 4.313      ;
; -3.392 ; count.000000101             ; cmdindex[4]          ; clk          ; clk         ; 1.000        ; -0.537     ; 3.857      ;
; -3.392 ; count.000000101             ; cmdindex[3]          ; clk          ; clk         ; 1.000        ; -0.537     ; 3.857      ;
; -3.392 ; count.000000101             ; cmdindex[5]          ; clk          ; clk         ; 1.000        ; -0.537     ; 3.857      ;
; -3.392 ; count.000000001             ; count.000000001      ; clk          ; clk         ; 1.000        ; -0.072     ; 4.322      ;
; -3.390 ; cmdindex[3]                 ; cmdindex[0]          ; clk          ; clk         ; 1.000        ; -0.071     ; 4.321      ;
; -3.390 ; cmdindex[3]                 ; cmdindex[1]          ; clk          ; clk         ; 1.000        ; -0.071     ; 4.321      ;
; -3.390 ; count.000000001             ; count.000000010      ; clk          ; clk         ; 1.000        ; -0.072     ; 4.320      ;
; -3.389 ; dataindex[5]                ; count.000000001      ; clk          ; clk         ; 1.000        ; -0.081     ; 4.310      ;
; -3.389 ; count.000000000             ; count.000000110      ; clk          ; clk         ; 1.000        ; -0.535     ; 3.856      ;
; -3.387 ; dataindex[5]                ; count.000000010      ; clk          ; clk         ; 1.000        ; -0.081     ; 4.308      ;
; -3.386 ; spi_master:spi|clk_count[0] ; spi_master:spi|ce    ; clk          ; clk         ; 1.000        ; -0.069     ; 4.319      ;
; -3.378 ; count.000000001             ; count.000000110      ; clk          ; clk         ; 1.000        ; -0.072     ; 4.308      ;
; -3.375 ; dataindex[5]                ; count.000000110      ; clk          ; clk         ; 1.000        ; -0.081     ; 4.296      ;
; -3.374 ; dataindex[1]                ; cmdindex[0]          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.294      ;
; -3.374 ; dataindex[1]                ; cmdindex[1]          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.294      ;
; -3.371 ; cmdindex[3]                 ; cmdindex[2]          ; clk          ; clk         ; 1.000        ; -0.062     ; 4.311      ;
; -3.367 ; count.000000011             ; dataindex[3]         ; clk          ; clk         ; 1.000        ; -0.526     ; 3.843      ;
; -3.362 ; state.0011                  ; count.000000001      ; clk          ; clk         ; 1.000        ; -0.069     ; 4.295      ;
; -3.360 ; state.0011                  ; count.000000010      ; clk          ; clk         ; 1.000        ; -0.069     ; 4.293      ;
; -3.348 ; state.0011                  ; count.000000110      ; clk          ; clk         ; 1.000        ; -0.069     ; 4.281      ;
; -3.347 ; spi_master:spi|clk_count[3] ; spi_master:spi|avail ; clk          ; clk         ; 1.000        ; -0.068     ; 4.281      ;
; -3.330 ; dataindex[2]                ; count.000000001      ; clk          ; clk         ; 1.000        ; -0.081     ; 4.251      ;
; -3.328 ; dataindex[2]                ; count.000000010      ; clk          ; clk         ; 1.000        ; -0.081     ; 4.249      ;
; -3.326 ; spi_master:spi|clk_count[3] ; spi_master:spi|ce    ; clk          ; clk         ; 1.000        ; -0.069     ; 4.259      ;
; -3.318 ; cmdindex[1]                 ; cmdindex[4]          ; clk          ; clk         ; 1.000        ; -0.073     ; 4.247      ;
+--------+-----------------------------+----------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                          ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.383 ; count.000000011              ; count.000000011              ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; count.000000101              ; count.000000101              ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; count.000000100              ; count.000000100              ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; count.000000000              ; count.000000000              ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.385 ; cmd                          ; cmd                          ; clk          ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; data_in[1]                   ; data_in[1]                   ; clk          ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.386 ; spi_master:spi|shift_reg[0]  ; spi_master:spi|shift_reg[0]  ; clk          ; clk         ; 0.000        ; 0.088      ; 0.669      ;
; 0.401 ; dataline[7][0]               ; dataline[7][0]               ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; cmdindex[2]                  ; cmdindex[2]                  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; spi_master:spi|lcd_rst       ; spi_master:spi|lcd_rst       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; spi_master:spi|dc            ; spi_master:spi|dc            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; spi_master:spi|mosi          ; spi_master:spi|mosi          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; data_in[0]                   ; data_in[0]                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; spi_master:spi|bit_count[0]  ; spi_master:spi|bit_count[0]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; spi_master:spi|bit_count[3]  ; spi_master:spi|bit_count[3]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; spi_master:spi|bit_count[1]  ; spi_master:spi|bit_count[1]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; spi_master:spi|bit_count[2]  ; spi_master:spi|bit_count[2]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; spi_master:spi|sclk          ; spi_master:spi|sclk          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; start                        ; start                        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; state.0000                   ; state.0000                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; count.000000110              ; count.000000110              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; count.000000010              ; count.000000010              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; count.000000001              ; count.000000001              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; state.0001                   ; state.0001                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; state.0100                   ; state.0100                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; state.0010                   ; state.0010                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; iconindex[5]                 ; iconindex[5]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; iconindex[0]                 ; iconindex[0]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; iconindex[4]                 ; iconindex[4]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; iconindex[3]                 ; iconindex[3]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; iconindex[2]                 ; iconindex[2]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; iconindex[1]                 ; iconindex[1]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; cmdindex[1]                  ; cmdindex[1]                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; cmdindex[4]                  ; cmdindex[4]                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; cmdindex[3]                  ; cmdindex[3]                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; cmdindex[5]                  ; cmdindex[5]                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; state.0011                   ; state.0011                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.417 ; cmdindex[0]                  ; cmdindex[0]                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.684      ;
; 0.457 ; line[8]                      ; line[8]                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.724      ;
; 0.669 ; state.0000                   ; start                        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.936      ;
; 0.687 ; spi_master:spi|shift_reg[6]  ; spi_master:spi|shift_reg[7]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.954      ;
; 0.687 ; spi_master:spi|shift_reg[1]  ; spi_master:spi|shift_reg[2]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.954      ;
; 0.688 ; spi_master:spi|shift_reg[3]  ; spi_master:spi|shift_reg[4]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.955      ;
; 0.690 ; spi_master:spi|shift_reg[5]  ; spi_master:spi|shift_reg[6]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.957      ;
; 0.691 ; spi_master:spi|shift_reg[4]  ; spi_master:spi|shift_reg[5]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.958      ;
; 0.691 ; spi_master:spi|shift_reg[7]  ; spi_master:spi|mosi          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.958      ;
; 0.692 ; spi_master:spi|shift_reg[2]  ; spi_master:spi|shift_reg[3]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.959      ;
; 0.692 ; line[1]                      ; line[1]                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.959      ;
; 0.695 ; initindex[3]                 ; initindex[3]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.962      ;
; 0.695 ; line[3]                      ; line[3]                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.962      ;
; 0.696 ; line[7]                      ; line[7]                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.963      ;
; 0.696 ; line[4]                      ; line[4]                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.963      ;
; 0.696 ; line[5]                      ; line[5]                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.963      ;
; 0.699 ; line[2]                      ; line[2]                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.966      ;
; 0.700 ; line[6]                      ; line[6]                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.967      ;
; 0.706 ; spi_master:spi|clk_count[13] ; spi_master:spi|clk_count[13] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; spi_master:spi|clk_count[5]  ; spi_master:spi|clk_count[5]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; spi_master:spi|clk_count[3]  ; spi_master:spi|clk_count[3]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.973      ;
; 0.707 ; spi_master:spi|clk_count[11] ; spi_master:spi|clk_count[11] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; spi_master:spi|clk_count[1]  ; spi_master:spi|clk_count[1]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.708 ; spi_master:spi|clk_count[15] ; spi_master:spi|clk_count[15] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; spi_master:spi|clk_count[6]  ; spi_master:spi|clk_count[6]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.975      ;
; 0.709 ; spi_master:spi|clk_count[9]  ; spi_master:spi|clk_count[9]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; spi_master:spi|clk_count[7]  ; spi_master:spi|clk_count[7]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.976      ;
; 0.711 ; spi_master:spi|clk_count[2]  ; spi_master:spi|clk_count[2]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.978      ;
; 0.712 ; spi_master:spi|clk_count[14] ; spi_master:spi|clk_count[14] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; spi_master:spi|clk_count[12] ; spi_master:spi|clk_count[12] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; spi_master:spi|clk_count[10] ; spi_master:spi|clk_count[10] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; spi_master:spi|clk_count[4]  ; spi_master:spi|clk_count[4]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.713 ; spi_master:spi|clk_count[8]  ; spi_master:spi|clk_count[8]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.980      ;
; 0.715 ; initindex[5]                 ; initindex[5]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.982      ;
; 0.719 ; initindex[4]                 ; initindex[4]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.986      ;
; 0.721 ; initindex[2]                 ; initindex[2]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.988      ;
; 0.722 ; line[0]                      ; line[0]                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.989      ;
; 0.734 ; spi_master:spi|clk_count[0]  ; spi_master:spi|clk_count[0]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.001      ;
; 0.737 ; spi_master:spi|bit_count[0]  ; spi_master:spi|bit_count[1]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.004      ;
; 0.740 ; initindex[1]                 ; initindex[1]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 1.007      ;
; 0.761 ; initindex[0]                 ; initindex[0]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 1.028      ;
; 0.784 ; cmdindex[0]                  ; cmdindex[1]                  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.051      ;
; 0.866 ; cmdindex[0]                  ; data_in[5]                   ; clk          ; clk         ; 0.000        ; 0.543      ; 1.604      ;
; 0.922 ; count.000000011              ; count.000000100              ; clk          ; clk         ; 0.000        ; 0.095      ; 1.212      ;
; 0.976 ; spi_master:spi|active        ; spi_master:spi|sclk          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.243      ;
; 0.997 ; data_in[3]                   ; data_in[3]                   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.264      ;
; 1.001 ; spi_master:spi|active        ; spi_master:spi|lcd_rst       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.268      ;
; 1.012 ; count.000000001              ; data_in[7]                   ; clk          ; clk         ; 0.000        ; 0.545      ; 1.752      ;
; 1.012 ; spi_master:spi|sclk          ; spi_master:spi|active        ; clk          ; clk         ; 0.000        ; 0.072      ; 1.279      ;
; 1.014 ; line[1]                      ; line[2]                      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.281      ;
; 1.015 ; line[4]                      ; line[5]                      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.282      ;
; 1.017 ; line[3]                      ; line[4]                      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.284      ;
; 1.017 ; line[0]                      ; line[1]                      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.284      ;
; 1.018 ; line[2]                      ; line[3]                      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.285      ;
; 1.019 ; initindex[3]                 ; initindex[4]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 1.286      ;
; 1.019 ; line[6]                      ; line[7]                      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.286      ;
; 1.020 ; line[7]                      ; line[8]                      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.287      ;
; 1.020 ; line[5]                      ; line[6]                      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.287      ;
; 1.021 ; cmd                          ; spi_master:spi|dc            ; clk          ; clk         ; 0.000        ; -0.335     ; 0.881      ;
; 1.027 ; spi_master:spi|clk_count[6]  ; spi_master:spi|clk_count[7]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.294      ;
; 1.028 ; state.0100                   ; state.0010                   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; spi_master:spi|clk_count[0]  ; spi_master:spi|clk_count[1]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; spi_master:spi|clk_count[5]  ; spi_master:spi|clk_count[6]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.295      ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.159 ; -85.451           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.179 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -138.706                        ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                 ;
+--------+-----------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -1.159 ; initindex[0]                ; count.000000001      ; clk          ; clk         ; 1.000        ; -0.037     ; 2.109      ;
; -1.158 ; initindex[0]                ; count.000000010      ; clk          ; clk         ; 1.000        ; -0.037     ; 2.108      ;
; -1.157 ; dataindex[0]                ; count.000000001      ; clk          ; clk         ; 1.000        ; -0.041     ; 2.103      ;
; -1.156 ; dataindex[0]                ; count.000000010      ; clk          ; clk         ; 1.000        ; -0.041     ; 2.102      ;
; -1.155 ; initindex[0]                ; count.000000110      ; clk          ; clk         ; 1.000        ; -0.037     ; 2.105      ;
; -1.153 ; dataindex[0]                ; count.000000110      ; clk          ; clk         ; 1.000        ; -0.041     ; 2.099      ;
; -1.152 ; initindex[2]                ; count.000000001      ; clk          ; clk         ; 1.000        ; -0.037     ; 2.102      ;
; -1.151 ; state.0000                  ; count.000000001      ; clk          ; clk         ; 1.000        ; -0.038     ; 2.100      ;
; -1.151 ; initindex[2]                ; count.000000010      ; clk          ; clk         ; 1.000        ; -0.037     ; 2.101      ;
; -1.150 ; state.0000                  ; count.000000010      ; clk          ; clk         ; 1.000        ; -0.038     ; 2.099      ;
; -1.148 ; initindex[2]                ; count.000000110      ; clk          ; clk         ; 1.000        ; -0.037     ; 2.098      ;
; -1.147 ; state.0000                  ; count.000000110      ; clk          ; clk         ; 1.000        ; -0.038     ; 2.096      ;
; -1.116 ; count.000000110             ; count.000000001      ; clk          ; clk         ; 1.000        ; -0.036     ; 2.067      ;
; -1.115 ; count.000000110             ; count.000000010      ; clk          ; clk         ; 1.000        ; -0.036     ; 2.066      ;
; -1.114 ; spi_master:spi|avail        ; cmdindex[4]          ; clk          ; clk         ; 1.000        ; -0.040     ; 2.061      ;
; -1.114 ; spi_master:spi|avail        ; cmdindex[3]          ; clk          ; clk         ; 1.000        ; -0.040     ; 2.061      ;
; -1.114 ; spi_master:spi|avail        ; cmdindex[5]          ; clk          ; clk         ; 1.000        ; -0.040     ; 2.061      ;
; -1.112 ; count.000000110             ; count.000000110      ; clk          ; clk         ; 1.000        ; -0.036     ; 2.063      ;
; -1.096 ; cmdindex[3]                 ; cmdindex[4]          ; clk          ; clk         ; 1.000        ; -0.036     ; 2.047      ;
; -1.096 ; cmdindex[3]                 ; cmdindex[3]          ; clk          ; clk         ; 1.000        ; -0.036     ; 2.047      ;
; -1.096 ; cmdindex[3]                 ; cmdindex[5]          ; clk          ; clk         ; 1.000        ; -0.036     ; 2.047      ;
; -1.087 ; state.0100                  ; count.000000001      ; clk          ; clk         ; 1.000        ; -0.038     ; 2.036      ;
; -1.086 ; state.0100                  ; count.000000010      ; clk          ; clk         ; 1.000        ; -0.038     ; 2.035      ;
; -1.083 ; state.0100                  ; count.000000110      ; clk          ; clk         ; 1.000        ; -0.038     ; 2.032      ;
; -1.082 ; count.000000010             ; count.000000001      ; clk          ; clk         ; 1.000        ; -0.036     ; 2.033      ;
; -1.081 ; count.000000010             ; count.000000010      ; clk          ; clk         ; 1.000        ; -0.036     ; 2.032      ;
; -1.079 ; dataindex[1]                ; count.000000001      ; clk          ; clk         ; 1.000        ; -0.041     ; 2.025      ;
; -1.078 ; dataindex[1]                ; count.000000010      ; clk          ; clk         ; 1.000        ; -0.041     ; 2.024      ;
; -1.078 ; count.000000010             ; count.000000110      ; clk          ; clk         ; 1.000        ; -0.036     ; 2.029      ;
; -1.075 ; dataindex[1]                ; count.000000110      ; clk          ; clk         ; 1.000        ; -0.041     ; 2.021      ;
; -1.058 ; dataindex[3]                ; count.000000001      ; clk          ; clk         ; 1.000        ; -0.041     ; 2.004      ;
; -1.057 ; dataindex[1]                ; cmdindex[4]          ; clk          ; clk         ; 1.000        ; -0.043     ; 2.001      ;
; -1.057 ; dataindex[1]                ; cmdindex[3]          ; clk          ; clk         ; 1.000        ; -0.043     ; 2.001      ;
; -1.057 ; dataindex[1]                ; cmdindex[5]          ; clk          ; clk         ; 1.000        ; -0.043     ; 2.001      ;
; -1.057 ; dataindex[3]                ; count.000000110      ; clk          ; clk         ; 1.000        ; -0.041     ; 2.003      ;
; -1.056 ; dataindex[3]                ; count.000000010      ; clk          ; clk         ; 1.000        ; -0.041     ; 2.002      ;
; -1.050 ; count.000000011             ; dataindex[3]         ; clk          ; clk         ; 1.000        ; -0.231     ; 1.806      ;
; -1.046 ; count.000000000             ; data_in[2]           ; clk          ; clk         ; 1.000        ; -0.227     ; 1.806      ;
; -1.044 ; cmdindex[2]                 ; cmdindex[4]          ; clk          ; clk         ; 1.000        ; -0.042     ; 1.989      ;
; -1.044 ; cmdindex[2]                 ; cmdindex[3]          ; clk          ; clk         ; 1.000        ; -0.042     ; 1.989      ;
; -1.044 ; cmdindex[2]                 ; cmdindex[5]          ; clk          ; clk         ; 1.000        ; -0.042     ; 1.989      ;
; -1.042 ; initindex[1]                ; count.000000001      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.992      ;
; -1.041 ; initindex[1]                ; count.000000010      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.991      ;
; -1.038 ; dataindex[5]                ; count.000000001      ; clk          ; clk         ; 1.000        ; -0.041     ; 1.984      ;
; -1.038 ; initindex[1]                ; count.000000110      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.988      ;
; -1.037 ; dataindex[5]                ; count.000000010      ; clk          ; clk         ; 1.000        ; -0.041     ; 1.983      ;
; -1.036 ; iconindex[2]                ; count.000000001      ; clk          ; clk         ; 1.000        ; -0.039     ; 1.984      ;
; -1.035 ; iconindex[2]                ; count.000000010      ; clk          ; clk         ; 1.000        ; -0.039     ; 1.983      ;
; -1.034 ; dataindex[5]                ; count.000000110      ; clk          ; clk         ; 1.000        ; -0.041     ; 1.980      ;
; -1.032 ; count.000000011             ; dataindex[2]         ; clk          ; clk         ; 1.000        ; -0.231     ; 1.788      ;
; -1.032 ; iconindex[2]                ; count.000000110      ; clk          ; clk         ; 1.000        ; -0.039     ; 1.980      ;
; -1.031 ; spi_master:spi|avail        ; count.000000001      ; clk          ; clk         ; 1.000        ; -0.038     ; 1.980      ;
; -1.031 ; iconindex[0]                ; count.000000001      ; clk          ; clk         ; 1.000        ; -0.039     ; 1.979      ;
; -1.030 ; spi_master:spi|avail        ; count.000000010      ; clk          ; clk         ; 1.000        ; -0.038     ; 1.979      ;
; -1.030 ; iconindex[0]                ; count.000000010      ; clk          ; clk         ; 1.000        ; -0.039     ; 1.978      ;
; -1.027 ; spi_master:spi|avail        ; count.000000110      ; clk          ; clk         ; 1.000        ; -0.038     ; 1.976      ;
; -1.027 ; iconindex[0]                ; count.000000110      ; clk          ; clk         ; 1.000        ; -0.039     ; 1.975      ;
; -1.023 ; dataindex[0]                ; dataindex[3]         ; clk          ; clk         ; 1.000        ; -0.037     ; 1.973      ;
; -1.016 ; count.000000000             ; data_in[0]           ; clk          ; clk         ; 1.000        ; -0.227     ; 1.776      ;
; -1.015 ; spi_master:spi|avail        ; cmdindex[0]          ; clk          ; clk         ; 1.000        ; -0.038     ; 1.964      ;
; -1.015 ; spi_master:spi|avail        ; cmdindex[1]          ; clk          ; clk         ; 1.000        ; -0.038     ; 1.964      ;
; -1.013 ; count.000000001             ; data_in[0]           ; clk          ; clk         ; 1.000        ; -0.028     ; 1.972      ;
; -1.012 ; state.0011                  ; count.000000001      ; clk          ; clk         ; 1.000        ; -0.032     ; 1.967      ;
; -1.011 ; state.0011                  ; count.000000010      ; clk          ; clk         ; 1.000        ; -0.032     ; 1.966      ;
; -1.008 ; spi_master:spi|clk_count[8] ; spi_master:spi|avail ; clk          ; clk         ; 1.000        ; -0.032     ; 1.963      ;
; -1.008 ; cmdindex[3]                 ; cmdindex[0]          ; clk          ; clk         ; 1.000        ; -0.034     ; 1.961      ;
; -1.008 ; cmdindex[3]                 ; cmdindex[1]          ; clk          ; clk         ; 1.000        ; -0.034     ; 1.961      ;
; -1.008 ; state.0011                  ; count.000000110      ; clk          ; clk         ; 1.000        ; -0.032     ; 1.963      ;
; -1.007 ; count.000000000             ; count.000000001      ; clk          ; clk         ; 1.000        ; -0.235     ; 1.759      ;
; -1.006 ; spi_master:spi|clk_count[8] ; spi_master:spi|ce    ; clk          ; clk         ; 1.000        ; -0.033     ; 1.960      ;
; -1.006 ; count.000000000             ; count.000000010      ; clk          ; clk         ; 1.000        ; -0.235     ; 1.758      ;
; -1.003 ; count.000000000             ; count.000000110      ; clk          ; clk         ; 1.000        ; -0.235     ; 1.755      ;
; -1.000 ; count.000000001             ; count.000000001      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.951      ;
; -0.999 ; count.000000001             ; count.000000010      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.950      ;
; -0.997 ; dataindex[4]                ; count.000000001      ; clk          ; clk         ; 1.000        ; -0.041     ; 1.943      ;
; -0.996 ; dataindex[4]                ; count.000000010      ; clk          ; clk         ; 1.000        ; -0.041     ; 1.942      ;
; -0.996 ; count.000000001             ; count.000000110      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.947      ;
; -0.996 ; spi_master:spi|clk_count[1] ; spi_master:spi|avail ; clk          ; clk         ; 1.000        ; -0.032     ; 1.951      ;
; -0.994 ; spi_master:spi|clk_count[1] ; spi_master:spi|ce    ; clk          ; clk         ; 1.000        ; -0.033     ; 1.948      ;
; -0.993 ; cmdindex[3]                 ; dataindex[2]         ; clk          ; clk         ; 1.000        ; -0.030     ; 1.950      ;
; -0.993 ; cmdindex[3]                 ; dataindex[4]         ; clk          ; clk         ; 1.000        ; -0.030     ; 1.950      ;
; -0.993 ; cmdindex[3]                 ; dataindex[0]         ; clk          ; clk         ; 1.000        ; -0.030     ; 1.950      ;
; -0.993 ; cmdindex[3]                 ; dataindex[1]         ; clk          ; clk         ; 1.000        ; -0.030     ; 1.950      ;
; -0.993 ; cmdindex[3]                 ; dataindex[5]         ; clk          ; clk         ; 1.000        ; -0.030     ; 1.950      ;
; -0.993 ; cmdindex[3]                 ; dataindex[3]         ; clk          ; clk         ; 1.000        ; -0.030     ; 1.950      ;
; -0.993 ; dataindex[4]                ; count.000000110      ; clk          ; clk         ; 1.000        ; -0.041     ; 1.939      ;
; -0.990 ; cmdindex[3]                 ; cmdindex[2]          ; clk          ; clk         ; 1.000        ; -0.030     ; 1.947      ;
; -0.988 ; initindex[0]                ; count.000000000      ; clk          ; clk         ; 1.000        ; 0.154      ; 2.129      ;
; -0.988 ; dataindex[2]                ; count.000000001      ; clk          ; clk         ; 1.000        ; -0.041     ; 1.934      ;
; -0.987 ; dataindex[2]                ; count.000000010      ; clk          ; clk         ; 1.000        ; -0.041     ; 1.933      ;
; -0.986 ; count.000000000             ; data_in[5]           ; clk          ; clk         ; 1.000        ; -0.040     ; 1.933      ;
; -0.985 ; count.000000000             ; data_in[6]           ; clk          ; clk         ; 1.000        ; -0.040     ; 1.932      ;
; -0.984 ; dataindex[2]                ; count.000000110      ; clk          ; clk         ; 1.000        ; -0.041     ; 1.930      ;
; -0.981 ; initindex[2]                ; count.000000000      ; clk          ; clk         ; 1.000        ; 0.154      ; 2.122      ;
; -0.980 ; state.0000                  ; count.000000000      ; clk          ; clk         ; 1.000        ; 0.153      ; 2.120      ;
; -0.979 ; spi_master:spi|clk_count[0] ; spi_master:spi|avail ; clk          ; clk         ; 1.000        ; -0.032     ; 1.934      ;
; -0.977 ; spi_master:spi|clk_count[0] ; spi_master:spi|ce    ; clk          ; clk         ; 1.000        ; -0.033     ; 1.931      ;
; -0.975 ; count.000000001             ; cmdindex[4]          ; clk          ; clk         ; 1.000        ; -0.038     ; 1.924      ;
; -0.975 ; count.000000001             ; cmdindex[3]          ; clk          ; clk         ; 1.000        ; -0.038     ; 1.924      ;
; -0.975 ; count.000000001             ; cmdindex[5]          ; clk          ; clk         ; 1.000        ; -0.038     ; 1.924      ;
+--------+-----------------------------+----------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                          ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.179 ; count.000000011              ; count.000000011              ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; count.000000101              ; count.000000101              ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; count.000000100              ; count.000000100              ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; count.000000000              ; count.000000000              ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.180 ; cmd                          ; cmd                          ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; spi_master:spi|shift_reg[0]  ; spi_master:spi|shift_reg[0]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; data_in[1]                   ; data_in[1]                   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.187 ; spi_master:spi|lcd_rst       ; spi_master:spi|lcd_rst       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_master:spi|dc            ; spi_master:spi|dc            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_master:spi|mosi          ; spi_master:spi|mosi          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; data_in[0]                   ; data_in[0]                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; dataline[7][0]               ; dataline[7][0]               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_master:spi|bit_count[0]  ; spi_master:spi|bit_count[0]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_master:spi|bit_count[3]  ; spi_master:spi|bit_count[3]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_master:spi|bit_count[1]  ; spi_master:spi|bit_count[1]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_master:spi|bit_count[2]  ; spi_master:spi|bit_count[2]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_master:spi|sclk          ; spi_master:spi|sclk          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; start                        ; start                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; state.0000                   ; state.0000                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; count.000000110              ; count.000000110              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; count.000000010              ; count.000000010              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; count.000000001              ; count.000000001              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; state.0001                   ; state.0001                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; state.0100                   ; state.0100                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; state.0010                   ; state.0010                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; iconindex[5]                 ; iconindex[5]                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; iconindex[0]                 ; iconindex[0]                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; iconindex[4]                 ; iconindex[4]                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; iconindex[3]                 ; iconindex[3]                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; iconindex[2]                 ; iconindex[2]                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; iconindex[1]                 ; iconindex[1]                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cmdindex[2]                  ; cmdindex[2]                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cmdindex[1]                  ; cmdindex[1]                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cmdindex[4]                  ; cmdindex[4]                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cmdindex[3]                  ; cmdindex[3]                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cmdindex[5]                  ; cmdindex[5]                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; state.0011                   ; state.0011                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; cmdindex[0]                  ; cmdindex[0]                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.198 ; line[8]                      ; line[8]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.318      ;
; 0.282 ; state.0000                   ; start                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.402      ;
; 0.294 ; spi_master:spi|shift_reg[3]  ; spi_master:spi|shift_reg[4]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; spi_master:spi|shift_reg[1]  ; spi_master:spi|shift_reg[2]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.414      ;
; 0.295 ; spi_master:spi|shift_reg[6]  ; spi_master:spi|shift_reg[7]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.415      ;
; 0.296 ; spi_master:spi|shift_reg[4]  ; spi_master:spi|shift_reg[5]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.416      ;
; 0.296 ; spi_master:spi|shift_reg[7]  ; spi_master:spi|mosi          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.416      ;
; 0.297 ; spi_master:spi|shift_reg[5]  ; spi_master:spi|shift_reg[6]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.417      ;
; 0.297 ; spi_master:spi|shift_reg[2]  ; spi_master:spi|shift_reg[3]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.417      ;
; 0.298 ; line[1]                      ; line[1]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.418      ;
; 0.299 ; initindex[3]                 ; initindex[3]                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; line[3]                      ; line[3]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; line[7]                      ; line[7]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.300 ; line[4]                      ; line[4]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; line[5]                      ; line[5]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.301 ; line[2]                      ; line[2]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.421      ;
; 0.301 ; line[6]                      ; line[6]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.421      ;
; 0.304 ; spi_master:spi|clk_count[15] ; spi_master:spi|clk_count[15] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; spi_master:spi|clk_count[13] ; spi_master:spi|clk_count[13] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; spi_master:spi|clk_count[11] ; spi_master:spi|clk_count[11] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; spi_master:spi|clk_count[5]  ; spi_master:spi|clk_count[5]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; spi_master:spi|clk_count[3]  ; spi_master:spi|clk_count[3]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; spi_master:spi|clk_count[1]  ; spi_master:spi|clk_count[1]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; spi_master:spi|clk_count[9]  ; spi_master:spi|clk_count[9]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; spi_master:spi|clk_count[7]  ; spi_master:spi|clk_count[7]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; spi_master:spi|clk_count[6]  ; spi_master:spi|clk_count[6]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; spi_master:spi|clk_count[14] ; spi_master:spi|clk_count[14] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; spi_master:spi|clk_count[8]  ; spi_master:spi|clk_count[8]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; spi_master:spi|clk_count[4]  ; spi_master:spi|clk_count[4]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; spi_master:spi|clk_count[2]  ; spi_master:spi|clk_count[2]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.308 ; spi_master:spi|clk_count[12] ; spi_master:spi|clk_count[12] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; spi_master:spi|clk_count[10] ; spi_master:spi|clk_count[10] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.310 ; initindex[5]                 ; initindex[5]                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.430      ;
; 0.311 ; initindex[4]                 ; initindex[4]                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.431      ;
; 0.312 ; initindex[2]                 ; initindex[2]                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.432      ;
; 0.312 ; line[0]                      ; line[0]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.432      ;
; 0.315 ; spi_master:spi|bit_count[0]  ; spi_master:spi|bit_count[1]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.435      ;
; 0.317 ; spi_master:spi|clk_count[0]  ; spi_master:spi|clk_count[0]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.437      ;
; 0.322 ; initindex[1]                 ; initindex[1]                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.442      ;
; 0.332 ; initindex[0]                 ; initindex[0]                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.452      ;
; 0.346 ; cmdindex[0]                  ; cmdindex[1]                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.466      ;
; 0.387 ; count.000000011              ; count.000000100              ; clk          ; clk         ; 0.000        ; 0.044      ; 0.515      ;
; 0.407 ; cmdindex[0]                  ; data_in[5]                   ; clk          ; clk         ; 0.000        ; 0.239      ; 0.730      ;
; 0.415 ; data_in[3]                   ; data_in[3]                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.535      ;
; 0.423 ; spi_master:spi|active        ; spi_master:spi|sclk          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.543      ;
; 0.426 ; spi_master:spi|active        ; spi_master:spi|lcd_rst       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.546      ;
; 0.435 ; cmd                          ; spi_master:spi|dc            ; clk          ; clk         ; 0.000        ; -0.140     ; 0.379      ;
; 0.447 ; line[1]                      ; line[2]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.567      ;
; 0.448 ; spi_master:spi|sclk          ; spi_master:spi|active        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.568      ;
; 0.448 ; line[7]                      ; line[8]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.568      ;
; 0.448 ; line[3]                      ; line[4]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.568      ;
; 0.448 ; initindex[3]                 ; initindex[4]                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.568      ;
; 0.449 ; count.000000001              ; data_in[7]                   ; clk          ; clk         ; 0.000        ; 0.241      ; 0.774      ;
; 0.449 ; line[5]                      ; line[6]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.569      ;
; 0.454 ; spi_master:spi|clk_count[5]  ; spi_master:spi|clk_count[6]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; spi_master:spi|clk_count[13] ; spi_master:spi|clk_count[14] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; spi_master:spi|clk_count[3]  ; spi_master:spi|clk_count[4]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; spi_master:spi|clk_count[1]  ; spi_master:spi|clk_count[2]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; spi_master:spi|clk_count[11] ; spi_master:spi|clk_count[12] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.455 ; spi_master:spi|clk_count[7]  ; spi_master:spi|clk_count[8]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; spi_master:spi|clk_count[9]  ; spi_master:spi|clk_count[10] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.575      ;
; 0.458 ; line[4]                      ; line[5]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.578      ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.076   ; 0.179 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -4.076   ; 0.179 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -369.41  ; 0.0   ; 0.0      ; 0.0     ; -191.849            ;
;  clk             ; -369.410 ; 0.000 ; N/A      ; N/A     ; -191.849            ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; mosi          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sclk          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ce            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dc            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; lcd_rst       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; enable                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; icon[0]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; icon[2]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; icon[1]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; face[0]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; face[2]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; face[1]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; mosi          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sclk          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ce            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; dc            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; lcd_rst       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; mosi          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sclk          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ce            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; dc            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; lcd_rst       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; mosi          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sclk          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ce            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; dc            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; lcd_rst       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 3549     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 3549     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 8     ; 8    ;
; Unconstrained Input Port Paths  ; 276   ; 276  ;
; Unconstrained Output Ports      ; 5     ; 5    ;
; Unconstrained Output Port Paths ; 5     ; 5    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; enable     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; face[0]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; face[1]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; face[2]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; icon[0]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; icon[1]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; icon[2]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; ce          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dc          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; lcd_rst     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; mosi        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sclk        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; enable     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; face[0]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; face[1]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; face[2]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; icon[0]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; icon[1]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; icon[2]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; ce          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dc          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; lcd_rst     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; mosi        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sclk        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition
    Info: Processing started: Fri Sep  6 02:20:05 2024
Info: Command: quartus_sta FSM_pet -c FSM_pet
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'FSM_pet.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -4.076
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.076            -369.410 clk 
Info (332146): Worst-case hold slack is 0.434
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.434               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -191.849 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.731
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.731            -338.461 clk 
Info (332146): Worst-case hold slack is 0.383
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.383               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -191.849 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.159
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.159             -85.451 clk 
Info (332146): Worst-case hold slack is 0.179
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.179               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -138.706 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 578 megabytes
    Info: Processing ended: Fri Sep  6 02:20:06 2024
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


