|MAC
clk => y[0]~reg0.CLK
clk => y[1]~reg0.CLK
clk => y[2]~reg0.CLK
clk => y[3]~reg0.CLK
clk => y[4]~reg0.CLK
clk => y[5]~reg0.CLK
clk => y[6]~reg0.CLK
clk => y[7]~reg0.CLK
clk => mult_3[0].CLK
clk => mult_3[1].CLK
clk => mult_3[2].CLK
clk => mult_3[3].CLK
clk => mult_3[4].CLK
clk => mult_3[5].CLK
clk => mult_3[6].CLK
clk => mult_3[7].CLK
clk => mult_3[8].CLK
clk => mult_3[9].CLK
clk => mult_3[10].CLK
clk => mult_3[11].CLK
clk => mult_3[12].CLK
clk => mult_3[13].CLK
clk => mult_3[14].CLK
clk => mult_3[15].CLK
clk => mult_2[0].CLK
clk => mult_2[1].CLK
clk => mult_2[2].CLK
clk => mult_2[3].CLK
clk => mult_2[4].CLK
clk => mult_2[5].CLK
clk => mult_2[6].CLK
clk => mult_2[7].CLK
clk => mult_2[8].CLK
clk => mult_2[9].CLK
clk => mult_2[10].CLK
clk => mult_2[11].CLK
clk => mult_2[12].CLK
clk => mult_2[13].CLK
clk => mult_2[14].CLK
clk => mult_2[15].CLK
clk => mult_1[0].CLK
clk => mult_1[1].CLK
clk => mult_1[2].CLK
clk => mult_1[3].CLK
clk => mult_1[4].CLK
clk => mult_1[5].CLK
clk => mult_1[6].CLK
clk => mult_1[7].CLK
clk => mult_1[8].CLK
clk => mult_1[9].CLK
clk => mult_1[10].CLK
clk => mult_1[11].CLK
clk => mult_1[12].CLK
clk => mult_1[13].CLK
clk => mult_1[14].CLK
clk => mult_1[15].CLK
clk => soma_3[8].CLK
clk => soma_3[9].CLK
clk => soma_3[10].CLK
clk => soma_3[11].CLK
clk => soma_3[12].CLK
clk => soma_3[13].CLK
clk => soma_3[14].CLK
clk => soma_3[15].CLK
clk => soma_2[0].CLK
clk => soma_2[1].CLK
clk => soma_2[2].CLK
clk => soma_2[3].CLK
clk => soma_2[4].CLK
clk => soma_2[5].CLK
clk => soma_2[6].CLK
clk => soma_2[7].CLK
clk => soma_2[8].CLK
clk => soma_2[9].CLK
clk => soma_2[10].CLK
clk => soma_2[11].CLK
clk => soma_2[12].CLK
clk => soma_2[13].CLK
clk => soma_2[14].CLK
clk => soma_2[15].CLK
clk => soma_1[0].CLK
clk => soma_1[1].CLK
clk => soma_1[2].CLK
clk => soma_1[3].CLK
clk => soma_1[4].CLK
clk => soma_1[5].CLK
clk => soma_1[6].CLK
clk => soma_1[7].CLK
clk => soma_1[8].CLK
clk => soma_1[9].CLK
clk => soma_1[10].CLK
clk => soma_1[11].CLK
clk => soma_1[12].CLK
clk => soma_1[13].CLK
clk => soma_1[14].CLK
clk => soma_1[15].CLK
rst => mult_3[0].ACLR
rst => mult_3[1].ACLR
rst => mult_3[2].ACLR
rst => mult_3[3].ACLR
rst => mult_3[4].ACLR
rst => mult_3[5].ACLR
rst => mult_3[6].ACLR
rst => mult_3[7].ACLR
rst => mult_3[8].ACLR
rst => mult_3[9].ACLR
rst => mult_3[10].ACLR
rst => mult_3[11].ACLR
rst => mult_3[12].ACLR
rst => mult_3[13].ACLR
rst => mult_3[14].ACLR
rst => mult_3[15].ACLR
rst => mult_2[0].ACLR
rst => mult_2[1].ACLR
rst => mult_2[2].ACLR
rst => mult_2[3].ACLR
rst => mult_2[4].ACLR
rst => mult_2[5].ACLR
rst => mult_2[6].ACLR
rst => mult_2[7].ACLR
rst => mult_2[8].ACLR
rst => mult_2[9].ACLR
rst => mult_2[10].ACLR
rst => mult_2[11].ACLR
rst => mult_2[12].ACLR
rst => mult_2[13].ACLR
rst => mult_2[14].ACLR
rst => mult_2[15].ACLR
rst => mult_1[0].ACLR
rst => mult_1[1].ACLR
rst => mult_1[2].ACLR
rst => mult_1[3].ACLR
rst => mult_1[4].ACLR
rst => mult_1[5].ACLR
rst => mult_1[6].ACLR
rst => mult_1[7].ACLR
rst => mult_1[8].ACLR
rst => mult_1[9].ACLR
rst => mult_1[10].ACLR
rst => mult_1[11].ACLR
rst => mult_1[12].ACLR
rst => mult_1[13].ACLR
rst => mult_1[14].ACLR
rst => mult_1[15].ACLR
rst => soma_3[8].ACLR
rst => soma_3[9].ACLR
rst => soma_3[10].ACLR
rst => soma_3[11].ACLR
rst => soma_3[12].ACLR
rst => soma_3[13].ACLR
rst => soma_3[14].ACLR
rst => soma_3[15].ACLR
rst => soma_2[0].ACLR
rst => soma_2[1].ACLR
rst => soma_2[2].ACLR
rst => soma_2[3].ACLR
rst => soma_2[4].ACLR
rst => soma_2[5].ACLR
rst => soma_2[6].ACLR
rst => soma_2[7].ACLR
rst => soma_2[8].ACLR
rst => soma_2[9].ACLR
rst => soma_2[10].ACLR
rst => soma_2[11].ACLR
rst => soma_2[12].ACLR
rst => soma_2[13].ACLR
rst => soma_2[14].ACLR
rst => soma_2[15].ACLR
rst => soma_1[0].ACLR
rst => soma_1[1].ACLR
rst => soma_1[2].ACLR
rst => soma_1[3].ACLR
rst => soma_1[4].ACLR
rst => soma_1[5].ACLR
rst => soma_1[6].ACLR
rst => soma_1[7].ACLR
rst => soma_1[8].ACLR
rst => soma_1[9].ACLR
rst => soma_1[10].ACLR
rst => soma_1[11].ACLR
rst => soma_1[12].ACLR
rst => soma_1[13].ACLR
rst => soma_1[14].ACLR
rst => soma_1[15].ACLR
rst => y[0]~reg0.ENA
rst => y[7]~reg0.ENA
rst => y[6]~reg0.ENA
rst => y[5]~reg0.ENA
rst => y[4]~reg0.ENA
rst => y[3]~reg0.ENA
rst => y[2]~reg0.ENA
rst => y[1]~reg0.ENA
bias[0] => Add2.IN16
bias[1] => Add2.IN15
bias[2] => Add2.IN14
bias[3] => Add2.IN13
bias[4] => Add2.IN12
bias[5] => Add2.IN11
bias[6] => Add2.IN10
bias[7] => Add2.IN1
bias[7] => Add2.IN2
bias[7] => Add2.IN3
bias[7] => Add2.IN4
bias[7] => Add2.IN5
bias[7] => Add2.IN6
bias[7] => Add2.IN7
bias[7] => Add2.IN8
bias[7] => Add2.IN9
x1[0] => Mult0.IN7
x1[1] => Mult0.IN6
x1[2] => Mult0.IN5
x1[3] => Mult0.IN4
x1[4] => Mult0.IN3
x1[5] => Mult0.IN2
x1[6] => Mult0.IN1
x1[7] => Mult0.IN0
x2[0] => Mult1.IN7
x2[1] => Mult1.IN6
x2[2] => Mult1.IN5
x2[3] => Mult1.IN4
x2[4] => Mult1.IN3
x2[5] => Mult1.IN2
x2[6] => Mult1.IN1
x2[7] => Mult1.IN0
x3[0] => Mult2.IN7
x3[1] => Mult2.IN6
x3[2] => Mult2.IN5
x3[3] => Mult2.IN4
x3[4] => Mult2.IN3
x3[5] => Mult2.IN2
x3[6] => Mult2.IN1
x3[7] => Mult2.IN0
w1[0] => Mult0.IN15
w1[1] => Mult0.IN14
w1[2] => Mult0.IN13
w1[3] => Mult0.IN12
w1[4] => Mult0.IN11
w1[5] => Mult0.IN10
w1[6] => Mult0.IN9
w1[7] => Mult0.IN8
w2[0] => Mult1.IN15
w2[1] => Mult1.IN14
w2[2] => Mult1.IN13
w2[3] => Mult1.IN12
w2[4] => Mult1.IN11
w2[5] => Mult1.IN10
w2[6] => Mult1.IN9
w2[7] => Mult1.IN8
w3[0] => Mult2.IN15
w3[1] => Mult2.IN14
w3[2] => Mult2.IN13
w3[3] => Mult2.IN12
w3[4] => Mult2.IN11
w3[5] => Mult2.IN10
w3[6] => Mult2.IN9
w3[7] => Mult2.IN8
y[0] <= y[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
y[1] <= y[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
y[2] <= y[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
y[3] <= y[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
y[4] <= y[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
y[5] <= y[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
y[6] <= y[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
y[7] <= y[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


