TimeQuest Timing Analyzer report for COExp
Mon Oct 10 00:24:48 2022
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'CLK'
 12. Slow 1200mV 85C Model Hold: 'CLK'
 13. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. Slow 1200mV 85C Model Metastability Report
 21. Slow 1200mV 0C Model Fmax Summary
 22. Slow 1200mV 0C Model Setup Summary
 23. Slow 1200mV 0C Model Hold Summary
 24. Slow 1200mV 0C Model Recovery Summary
 25. Slow 1200mV 0C Model Removal Summary
 26. Slow 1200mV 0C Model Minimum Pulse Width Summary
 27. Slow 1200mV 0C Model Setup: 'CLK'
 28. Slow 1200mV 0C Model Hold: 'CLK'
 29. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'
 30. Setup Times
 31. Hold Times
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Propagation Delay
 35. Minimum Propagation Delay
 36. Slow 1200mV 0C Model Metastability Report
 37. Fast 1200mV 0C Model Setup Summary
 38. Fast 1200mV 0C Model Hold Summary
 39. Fast 1200mV 0C Model Recovery Summary
 40. Fast 1200mV 0C Model Removal Summary
 41. Fast 1200mV 0C Model Minimum Pulse Width Summary
 42. Fast 1200mV 0C Model Setup: 'CLK'
 43. Fast 1200mV 0C Model Hold: 'CLK'
 44. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'
 45. Setup Times
 46. Hold Times
 47. Clock to Output Times
 48. Minimum Clock to Output Times
 49. Propagation Delay
 50. Minimum Propagation Delay
 51. Fast 1200mV 0C Model Metastability Report
 52. Multicorner Timing Analysis Summary
 53. Setup Times
 54. Hold Times
 55. Clock to Output Times
 56. Minimum Clock to Output Times
 57. Progagation Delay
 58. Minimum Progagation Delay
 59. Board Trace Model Assignments
 60. Input Transition Times
 61. Slow Corner Signal Integrity Metrics
 62. Fast Corner Signal Integrity Metrics
 63. Setup Transfers
 64. Hold Transfers
 65. Report TCCS
 66. Report RSKM
 67. Unconstrained Paths
 68. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                   ;
+--------------------+----------------------------------------------------------------+
; Quartus II Version ; Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition ;
; Revision Name      ; COExp                                                          ;
; Device Family      ; Cyclone III                                                    ;
; Device Name        ; EP3C16Q240C8                                                   ;
; Timing Models      ; Final                                                          ;
; Delay Model        ; Combined                                                       ;
; Rise/Fall Delays   ; Enabled                                                        ;
+--------------------+----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 155.23 MHz ; 155.23 MHz      ; CLK        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; CLK   ; -5.442 ; -49.569            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; CLK   ; 0.463 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; CLK   ; -3.201 ; -30.901                          ;
+-------+--------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                                                                                                                                                                                                                               ;
+--------+------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                              ; To Node                                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.442 ; MEM:inst|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_r1f1:auto_generated|ram_block1a0~porta_address_reg0 ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; CLK         ; 1.000        ; -0.060     ; 6.430      ;
; -5.181 ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_re_reg     ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; CLK         ; 1.000        ; -0.071     ; 6.158      ;
; -4.998 ; MEM:inst|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_r1f1:auto_generated|ram_block1a0~porta_address_reg0 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[0]                                                                           ; CLK          ; CLK         ; 1.000        ; -0.461     ; 5.538      ;
; -4.874 ; MEM:inst|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_r1f1:auto_generated|ram_block1a0~porta_address_reg0 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[4]                                                                           ; CLK          ; CLK         ; 1.000        ; -0.457     ; 5.418      ;
; -4.869 ; MEM:inst|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_r1f1:auto_generated|ram_block1a0~porta_address_reg0 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[3]                                                                           ; CLK          ; CLK         ; 1.000        ; -0.457     ; 5.413      ;
; -4.857 ; MEM:inst|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_r1f1:auto_generated|ram_block1a0~porta_address_reg0 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[5]                                                                           ; CLK          ; CLK         ; 1.000        ; -0.457     ; 5.401      ;
; -4.833 ; MEM:inst|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_r1f1:auto_generated|ram_block1a0~porta_address_reg0 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[7]                                                                           ; CLK          ; CLK         ; 1.000        ; -0.457     ; 5.377      ;
; -4.737 ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_re_reg     ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[0]                                                                           ; CLK          ; CLK         ; 1.000        ; -0.472     ; 5.266      ;
; -4.729 ; MEM:inst|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_r1f1:auto_generated|ram_block1a0~porta_address_reg0 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[6]                                                                           ; CLK          ; CLK         ; 1.000        ; -0.457     ; 5.273      ;
; -4.724 ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_re_reg     ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[3]                                                                           ; CLK          ; CLK         ; 1.000        ; -0.468     ; 5.257      ;
; -4.703 ; MEM:inst|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_r1f1:auto_generated|ram_block1a0~porta_address_reg0 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[2]                                                                           ; CLK          ; CLK         ; 1.000        ; -0.457     ; 5.247      ;
; -4.702 ; MEM:inst|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_r1f1:auto_generated|ram_block1a0~porta_address_reg0 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[1]                                                                           ; CLK          ; CLK         ; 1.000        ; -0.457     ; 5.246      ;
; -4.677 ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_re_reg     ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[4]                                                                           ; CLK          ; CLK         ; 1.000        ; -0.468     ; 5.210      ;
; -4.571 ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_re_reg     ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[1]                                                                           ; CLK          ; CLK         ; 1.000        ; -0.468     ; 5.104      ;
; -4.549 ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_re_reg     ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[5]                                                                           ; CLK          ; CLK         ; 1.000        ; -0.468     ; 5.082      ;
; -4.405 ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_re_reg     ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[7]                                                                           ; CLK          ; CLK         ; 1.000        ; -0.468     ; 4.938      ;
; -4.385 ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_re_reg     ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[6]                                                                           ; CLK          ; CLK         ; 1.000        ; -0.468     ; 4.918      ;
; -4.343 ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_re_reg     ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[2]                                                                           ; CLK          ; CLK         ; 1.000        ; -0.468     ; 4.876      ;
; -1.798 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[6]                                                                         ; MEM:inst|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_r1f1:auto_generated|ram_block1a0~porta_address_reg0   ; CLK          ; CLK         ; 1.000        ; 0.300      ; 3.146      ;
; -1.754 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[6]                                                                         ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; CLK         ; 1.000        ; 0.317      ; 3.119      ;
; -1.569 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[7]                                                                         ; MEM:inst|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_r1f1:auto_generated|ram_block1a0~porta_address_reg0   ; CLK          ; CLK         ; 1.000        ; 0.300      ; 2.917      ;
; -1.310 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[6]                                                                         ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[0]                                                                           ; CLK          ; CLK         ; 1.000        ; -0.084     ; 2.227      ;
; -1.258 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[0]                                                                         ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 1.000        ; 0.314      ; 2.620      ;
; -1.253 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[6]                                                                         ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_we_reg       ; CLK          ; CLK         ; 1.000        ; 0.310      ; 2.611      ;
; -1.253 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[6]                                                                         ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_re_reg       ; CLK          ; CLK         ; 1.000        ; 0.310      ; 2.611      ;
; -1.253 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[6]                                                                         ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 1.000        ; 0.310      ; 2.611      ;
; -1.017 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[7]                                                                         ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_we_reg       ; CLK          ; CLK         ; 1.000        ; 0.310      ; 2.375      ;
; -1.017 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[7]                                                                         ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_re_reg       ; CLK          ; CLK         ; 1.000        ; 0.310      ; 2.375      ;
; -1.017 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[7]                                                                         ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 1.000        ; 0.310      ; 2.375      ;
; -1.016 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[7]                                                                         ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; CLK         ; 1.000        ; 0.317      ; 2.381      ;
; -0.954 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[1]                                                                         ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 1.000        ; 0.310      ; 2.312      ;
; -0.903 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[6]                                                                         ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[5]                                                                           ; CLK          ; CLK         ; 1.000        ; -0.080     ; 1.824      ;
; -0.882 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[6]                                                                         ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[4]                                                                           ; CLK          ; CLK         ; 1.000        ; -0.080     ; 1.803      ;
; -0.879 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[6]                                                                         ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[7]                                                                           ; CLK          ; CLK         ; 1.000        ; -0.080     ; 1.800      ;
; -0.879 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[6]                                                                         ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[6]                                                                           ; CLK          ; CLK         ; 1.000        ; -0.080     ; 1.800      ;
; -0.877 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[6]                                                                         ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[3]                                                                           ; CLK          ; CLK         ; 1.000        ; -0.080     ; 1.798      ;
; -0.876 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[6]                                                                         ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[2]                                                                           ; CLK          ; CLK         ; 1.000        ; -0.080     ; 1.797      ;
; -0.753 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[3]                                                                         ; MEM:inst|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_r1f1:auto_generated|ram_block1a0~porta_address_reg0   ; CLK          ; CLK         ; 1.000        ; 0.300      ; 2.101      ;
; -0.715 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[2]                                                                         ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 1.000        ; 0.310      ; 2.073      ;
; -0.696 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[6]                                                                         ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[1]                                                                           ; CLK          ; CLK         ; 1.000        ; -0.080     ; 1.617      ;
; -0.675 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[2]                                                                         ; MEM:inst|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_r1f1:auto_generated|ram_block1a0~porta_address_reg0   ; CLK          ; CLK         ; 1.000        ; 0.300      ; 2.023      ;
; -0.650 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[5]                                                                         ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 1.000        ; 0.310      ; 2.008      ;
; -0.629 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[1]                                                                         ; MEM:inst|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_r1f1:auto_generated|ram_block1a0~porta_address_reg0   ; CLK          ; CLK         ; 1.000        ; 0.300      ; 1.977      ;
; -0.338 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[0]                                                                         ; MEM:inst|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_r1f1:auto_generated|ram_block1a0~porta_address_reg0   ; CLK          ; CLK         ; 1.000        ; 0.304      ; 1.690      ;
; -0.319 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[4]                                                                         ; MEM:inst|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_r1f1:auto_generated|ram_block1a0~porta_address_reg0   ; CLK          ; CLK         ; 1.000        ; 0.300      ; 1.667      ;
; -0.295 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[5]                                                                         ; MEM:inst|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_r1f1:auto_generated|ram_block1a0~porta_address_reg0   ; CLK          ; CLK         ; 1.000        ; 0.300      ; 1.643      ;
; 0.047  ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[3]                                                                         ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 1.000        ; 0.310      ; 1.311      ;
; 0.109  ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[4]                                                                         ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 1.000        ; 0.310      ; 1.249      ;
+--------+------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                                                                                                                                                                                                               ;
+-------+------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                              ; To Node                                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.463 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[4]                                                                         ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.468      ; 1.205      ;
; 0.525 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[3]                                                                         ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.468      ; 1.267      ;
; 0.816 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[5]                                                                         ; MEM:inst|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_r1f1:auto_generated|ram_block1a0~porta_address_reg0   ; CLK          ; CLK         ; 0.000        ; 0.457      ; 1.547      ;
; 0.817 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[4]                                                                         ; MEM:inst|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_r1f1:auto_generated|ram_block1a0~porta_address_reg0   ; CLK          ; CLK         ; 0.000        ; 0.457      ; 1.548      ;
; 0.835 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[0]                                                                         ; MEM:inst|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_r1f1:auto_generated|ram_block1a0~porta_address_reg0   ; CLK          ; CLK         ; 0.000        ; 0.461      ; 1.570      ;
; 1.079 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[1]                                                                         ; MEM:inst|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_r1f1:auto_generated|ram_block1a0~porta_address_reg0   ; CLK          ; CLK         ; 0.000        ; 0.457      ; 1.810      ;
; 1.097 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[6]                                                                         ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[1]                                                                           ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.409      ;
; 1.106 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[5]                                                                         ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.468      ; 1.848      ;
; 1.113 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[6]                                                                         ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; CLK         ; 0.000        ; 0.475      ; 1.862      ;
; 1.145 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[2]                                                                         ; MEM:inst|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_r1f1:auto_generated|ram_block1a0~porta_address_reg0   ; CLK          ; CLK         ; 0.000        ; 0.457      ; 1.876      ;
; 1.190 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[2]                                                                         ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.468      ; 1.932      ;
; 1.232 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[7]                                                                         ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; CLK         ; 0.000        ; 0.475      ; 1.981      ;
; 1.235 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[7]                                                                         ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_we_reg       ; CLK          ; CLK         ; 0.000        ; 0.468      ; 1.977      ;
; 1.235 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[7]                                                                         ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_re_reg       ; CLK          ; CLK         ; 0.000        ; 0.468      ; 1.977      ;
; 1.235 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[7]                                                                         ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.468      ; 1.977      ;
; 1.235 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[6]                                                                         ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[2]                                                                           ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.547      ;
; 1.235 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[6]                                                                         ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[5]                                                                           ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.547      ;
; 1.240 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[6]                                                                         ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[4]                                                                           ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.552      ;
; 1.240 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[6]                                                                         ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[6]                                                                           ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.552      ;
; 1.241 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[6]                                                                         ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[7]                                                                           ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.553      ;
; 1.256 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[3]                                                                         ; MEM:inst|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_r1f1:auto_generated|ram_block1a0~porta_address_reg0   ; CLK          ; CLK         ; 0.000        ; 0.457      ; 1.987      ;
; 1.269 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[6]                                                                         ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[3]                                                                           ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.581      ;
; 1.345 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[1]                                                                         ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.468      ; 2.087      ;
; 1.562 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[6]                                                                         ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_we_reg       ; CLK          ; CLK         ; 0.000        ; 0.468      ; 2.304      ;
; 1.562 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[6]                                                                         ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_re_reg       ; CLK          ; CLK         ; 0.000        ; 0.468      ; 2.304      ;
; 1.562 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[6]                                                                         ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.468      ; 2.304      ;
; 1.672 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[0]                                                                         ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.472      ; 2.418      ;
; 1.749 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[7]                                                                         ; MEM:inst|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_r1f1:auto_generated|ram_block1a0~porta_address_reg0   ; CLK          ; CLK         ; 0.000        ; 0.457      ; 2.480      ;
; 1.761 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[6]                                                                         ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[0]                                                                           ; CLK          ; CLK         ; 0.000        ; 0.076      ; 2.069      ;
; 1.936 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[6]                                                                         ; MEM:inst|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_r1f1:auto_generated|ram_block1a0~porta_address_reg0   ; CLK          ; CLK         ; 0.000        ; 0.457      ; 2.667      ;
; 4.697 ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_re_reg     ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[2]                                                                           ; CLK          ; CLK         ; 0.000        ; -0.310     ; 4.619      ;
; 4.709 ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_re_reg     ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; CLK         ; 0.000        ; 0.085      ; 5.068      ;
; 4.725 ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_re_reg     ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[6]                                                                           ; CLK          ; CLK         ; 0.000        ; -0.310     ; 4.647      ;
; 4.745 ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_re_reg     ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[7]                                                                           ; CLK          ; CLK         ; 0.000        ; -0.310     ; 4.667      ;
; 4.813 ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_re_reg     ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[5]                                                                           ; CLK          ; CLK         ; 0.000        ; -0.310     ; 4.735      ;
; 4.819 ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_re_reg     ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[1]                                                                           ; CLK          ; CLK         ; 0.000        ; -0.310     ; 4.741      ;
; 4.974 ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_re_reg     ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[4]                                                                           ; CLK          ; CLK         ; 0.000        ; -0.310     ; 4.896      ;
; 4.983 ; MEM:inst|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_r1f1:auto_generated|ram_block1a0~porta_address_reg0 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[1]                                                                           ; CLK          ; CLK         ; 0.000        ; -0.300     ; 4.915      ;
; 4.989 ; MEM:inst|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_r1f1:auto_generated|ram_block1a0~porta_address_reg0 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[2]                                                                           ; CLK          ; CLK         ; 0.000        ; -0.300     ; 4.921      ;
; 4.997 ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_re_reg     ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[3]                                                                           ; CLK          ; CLK         ; 0.000        ; -0.310     ; 4.919      ;
; 4.999 ; MEM:inst|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_r1f1:auto_generated|ram_block1a0~porta_address_reg0 ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; CLK         ; 0.000        ; 0.095      ; 5.368      ;
; 5.007 ; MEM:inst|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_r1f1:auto_generated|ram_block1a0~porta_address_reg0 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[6]                                                                           ; CLK          ; CLK         ; 0.000        ; -0.300     ; 4.939      ;
; 5.039 ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_re_reg     ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[0]                                                                           ; CLK          ; CLK         ; 0.000        ; -0.314     ; 4.957      ;
; 5.055 ; MEM:inst|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_r1f1:auto_generated|ram_block1a0~porta_address_reg0 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[7]                                                                           ; CLK          ; CLK         ; 0.000        ; -0.300     ; 4.987      ;
; 5.079 ; MEM:inst|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_r1f1:auto_generated|ram_block1a0~porta_address_reg0 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[4]                                                                           ; CLK          ; CLK         ; 0.000        ; -0.300     ; 5.011      ;
; 5.143 ; MEM:inst|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_r1f1:auto_generated|ram_block1a0~porta_address_reg0 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[5]                                                                           ; CLK          ; CLK         ; 0.000        ; -0.300     ; 5.075      ;
; 5.178 ; MEM:inst|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_r1f1:auto_generated|ram_block1a0~porta_address_reg0 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[3]                                                                           ; CLK          ; CLK         ; 0.000        ; -0.300     ; 5.110      ;
; 5.210 ; MEM:inst|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_r1f1:auto_generated|ram_block1a0~porta_address_reg0 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[0]                                                                           ; CLK          ; CLK         ; 0.000        ; -0.304     ; 5.138      ;
+-------+------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'                                                                                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLK   ; Rise       ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLK   ; Rise       ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLK   ; Rise       ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_re_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLK   ; Rise       ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLK   ; Rise       ; MEM:inst|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_r1f1:auto_generated|ram_block1a0~porta_address_reg0   ;
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK                                                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[0]                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[1]                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[2]                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[3]                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[4]                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[5]                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[6]                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[7]                                                                           ;
; 0.189  ; 0.424        ; 0.235          ; Low Pulse Width  ; CLK   ; Rise       ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.189  ; 0.424        ; 0.235          ; Low Pulse Width  ; CLK   ; Rise       ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_re_reg       ;
; 0.189  ; 0.424        ; 0.235          ; Low Pulse Width  ; CLK   ; Rise       ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.191  ; 0.426        ; 0.235          ; Low Pulse Width  ; CLK   ; Rise       ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.191  ; 0.426        ; 0.235          ; Low Pulse Width  ; CLK   ; Rise       ; MEM:inst|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_r1f1:auto_generated|ram_block1a0~porta_address_reg0   ;
; 0.261  ; 0.481        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[0]                                                                           ;
; 0.261  ; 0.481        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[1]                                                                           ;
; 0.261  ; 0.481        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[2]                                                                           ;
; 0.261  ; 0.481        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[3]                                                                           ;
; 0.261  ; 0.481        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[4]                                                                           ;
; 0.261  ; 0.481        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[5]                                                                           ;
; 0.261  ; 0.481        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[6]                                                                           ;
; 0.261  ; 0.481        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[7]                                                                           ;
; 0.320  ; 0.555        ; 0.235          ; High Pulse Width ; CLK   ; Rise       ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.320  ; 0.555        ; 0.235          ; High Pulse Width ; CLK   ; Rise       ; MEM:inst|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_r1f1:auto_generated|ram_block1a0~porta_address_reg0   ;
; 0.323  ; 0.558        ; 0.235          ; High Pulse Width ; CLK   ; Rise       ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.323  ; 0.558        ; 0.235          ; High Pulse Width ; CLK   ; Rise       ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_re_reg       ;
; 0.323  ; 0.558        ; 0.235          ; High Pulse Width ; CLK   ; Rise       ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.330  ; 0.518        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[0]                                                                           ;
; 0.330  ; 0.518        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[1]                                                                           ;
; 0.330  ; 0.518        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[2]                                                                           ;
; 0.330  ; 0.518        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[3]                                                                           ;
; 0.330  ; 0.518        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[4]                                                                           ;
; 0.330  ; 0.518        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[5]                                                                           ;
; 0.330  ; 0.518        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[6]                                                                           ;
; 0.330  ; 0.518        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[7]                                                                           ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|o                                                                                                              ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|lpm_ff_component|dffs[0]|clk                                                                                       ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|lpm_ff_component|dffs[1]|clk                                                                                       ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|lpm_ff_component|dffs[2]|clk                                                                                       ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|lpm_ff_component|dffs[3]|clk                                                                                       ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|lpm_ff_component|dffs[4]|clk                                                                                       ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|lpm_ff_component|dffs[5]|clk                                                                                       ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|lpm_ff_component|dffs[6]|clk                                                                                       ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|lpm_ff_component|dffs[7]|clk                                                                                       ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst|altsyncram_component|auto_generated|ram_block1a0|clk0                                                          ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst1|altsyncram_component|auto_generated|ram_block1a0|clk0                                                         ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]                                                                                                ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|outclk                                                                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|i                                                                                                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|i                                                                                                              ;
; 0.527  ; 0.527        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]                                                                                                ;
; 0.527  ; 0.527        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~inputclkctrl|outclk                                                                                                  ;
; 0.527  ; 0.527        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst|inst1|altsyncram_component|auto_generated|ram_block1a0|clk0                                                         ;
; 0.530  ; 0.530        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|lpm_ff_component|dffs[0]|clk                                                                                       ;
; 0.530  ; 0.530        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|lpm_ff_component|dffs[1]|clk                                                                                       ;
; 0.530  ; 0.530        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|lpm_ff_component|dffs[2]|clk                                                                                       ;
; 0.530  ; 0.530        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|lpm_ff_component|dffs[3]|clk                                                                                       ;
; 0.530  ; 0.530        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|lpm_ff_component|dffs[4]|clk                                                                                       ;
; 0.530  ; 0.530        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|lpm_ff_component|dffs[5]|clk                                                                                       ;
; 0.530  ; 0.530        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|lpm_ff_component|dffs[6]|clk                                                                                       ;
; 0.530  ; 0.530        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|lpm_ff_component|dffs[7]|clk                                                                                       ;
; 0.530  ; 0.530        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst|inst|altsyncram_component|auto_generated|ram_block1a0|clk0                                                          ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|o                                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; G_KEY       ; CLK        ; 1.014 ; 1.156 ; Rise       ; CLK             ;
; G_MEM       ; CLK        ; 3.303 ; 3.460 ; Rise       ; CLK             ;
; KEY[*]      ; CLK        ; 3.779 ; 3.936 ; Rise       ; CLK             ;
;  KEY[0]     ; CLK        ; 3.339 ; 3.528 ; Rise       ; CLK             ;
;  KEY[1]     ; CLK        ; 2.615 ; 2.884 ; Rise       ; CLK             ;
;  KEY[2]     ; CLK        ; 3.243 ; 3.480 ; Rise       ; CLK             ;
;  KEY[3]     ; CLK        ; 2.807 ; 2.992 ; Rise       ; CLK             ;
;  KEY[4]     ; CLK        ; 3.049 ; 3.305 ; Rise       ; CLK             ;
;  KEY[5]     ; CLK        ; 2.771 ; 3.038 ; Rise       ; CLK             ;
;  KEY[6]     ; CLK        ; 3.779 ; 3.936 ; Rise       ; CLK             ;
;  KEY[7]     ; CLK        ; 0.909 ; 1.003 ; Rise       ; CLK             ;
; WriteEN_LA  ; CLK        ; 3.058 ; 3.222 ; Rise       ; CLK             ;
; WriteEN_MEM ; CLK        ; 2.393 ; 2.566 ; Rise       ; CLK             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; G_KEY       ; CLK        ; -0.099 ; -0.178 ; Rise       ; CLK             ;
; G_MEM       ; CLK        ; -2.155 ; -2.355 ; Rise       ; CLK             ;
; KEY[*]      ; CLK        ; -0.355 ; -0.455 ; Rise       ; CLK             ;
;  KEY[0]     ; CLK        ; -2.318 ; -2.547 ; Rise       ; CLK             ;
;  KEY[1]     ; CLK        ; -2.011 ; -2.274 ; Rise       ; CLK             ;
;  KEY[2]     ; CLK        ; -2.621 ; -2.848 ; Rise       ; CLK             ;
;  KEY[3]     ; CLK        ; -2.236 ; -2.433 ; Rise       ; CLK             ;
;  KEY[4]     ; CLK        ; -2.433 ; -2.681 ; Rise       ; CLK             ;
;  KEY[5]     ; CLK        ; -2.155 ; -2.413 ; Rise       ; CLK             ;
;  KEY[6]     ; CLK        ; -3.135 ; -3.316 ; Rise       ; CLK             ;
;  KEY[7]     ; CLK        ; -0.355 ; -0.455 ; Rise       ; CLK             ;
; WriteEN_LA  ; CLK        ; -2.279 ; -2.454 ; Rise       ; CLK             ;
; WriteEN_MEM ; CLK        ; -1.849 ; -2.027 ; Rise       ; CLK             ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; CRT[*]    ; CLK        ; 14.750 ; 14.307 ; Rise       ; CLK             ;
;  CRT[0]   ; CLK        ; 14.750 ; 14.307 ; Rise       ; CLK             ;
;  CRT[1]   ; CLK        ; 12.574 ; 12.262 ; Rise       ; CLK             ;
;  CRT[2]   ; CLK        ; 13.078 ; 12.748 ; Rise       ; CLK             ;
;  CRT[3]   ; CLK        ; 13.335 ; 13.051 ; Rise       ; CLK             ;
;  CRT[4]   ; CLK        ; 12.720 ; 12.333 ; Rise       ; CLK             ;
;  CRT[5]   ; CLK        ; 13.088 ; 12.860 ; Rise       ; CLK             ;
;  CRT[6]   ; CLK        ; 12.850 ; 12.526 ; Rise       ; CLK             ;
;  CRT[7]   ; CLK        ; 13.451 ; 13.062 ; Rise       ; CLK             ;
; MA[*]     ; CLK        ; 9.619  ; 9.511  ; Rise       ; CLK             ;
;  MA[0]    ; CLK        ; 8.477  ; 8.284  ; Rise       ; CLK             ;
;  MA[1]    ; CLK        ; 7.724  ; 7.546  ; Rise       ; CLK             ;
;  MA[2]    ; CLK        ; 7.328  ; 7.136  ; Rise       ; CLK             ;
;  MA[3]    ; CLK        ; 7.410  ; 7.227  ; Rise       ; CLK             ;
;  MA[4]    ; CLK        ; 9.619  ; 9.511  ; Rise       ; CLK             ;
;  MA[5]    ; CLK        ; 8.797  ; 8.732  ; Rise       ; CLK             ;
;  MA[6]    ; CLK        ; 8.533  ; 8.310  ; Rise       ; CLK             ;
;  MA[7]    ; CLK        ; 7.697  ; 7.465  ; Rise       ; CLK             ;
; MOD[*]    ; CLK        ; 14.211 ; 14.103 ; Rise       ; CLK             ;
;  MOD[0]   ; CLK        ; 14.075 ; 13.600 ; Rise       ; CLK             ;
;  MOD[1]   ; CLK        ; 12.606 ; 12.299 ; Rise       ; CLK             ;
;  MOD[2]   ; CLK        ; 12.284 ; 11.991 ; Rise       ; CLK             ;
;  MOD[3]   ; CLK        ; 12.435 ; 12.068 ; Rise       ; CLK             ;
;  MOD[4]   ; CLK        ; 12.748 ; 12.329 ; Rise       ; CLK             ;
;  MOD[5]   ; CLK        ; 13.844 ; 13.662 ; Rise       ; CLK             ;
;  MOD[6]   ; CLK        ; 14.211 ; 14.103 ; Rise       ; CLK             ;
;  MOD[7]   ; CLK        ; 13.443 ; 13.010 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; CRT[*]    ; CLK        ; 8.252  ; 8.020  ; Rise       ; CLK             ;
;  CRT[0]   ; CLK        ; 10.692 ; 10.434 ; Rise       ; CLK             ;
;  CRT[1]   ; CLK        ; 8.252  ; 8.020  ; Rise       ; CLK             ;
;  CRT[2]   ; CLK        ; 8.883  ; 8.627  ; Rise       ; CLK             ;
;  CRT[3]   ; CLK        ; 8.967  ; 8.762  ; Rise       ; CLK             ;
;  CRT[4]   ; CLK        ; 8.374  ; 8.135  ; Rise       ; CLK             ;
;  CRT[5]   ; CLK        ; 8.698  ; 8.618  ; Rise       ; CLK             ;
;  CRT[6]   ; CLK        ; 8.637  ; 8.392  ; Rise       ; CLK             ;
;  CRT[7]   ; CLK        ; 9.123  ; 8.869  ; Rise       ; CLK             ;
; MA[*]     ; CLK        ; 7.164  ; 6.976  ; Rise       ; CLK             ;
;  MA[0]    ; CLK        ; 8.274  ; 8.087  ; Rise       ; CLK             ;
;  MA[1]    ; CLK        ; 7.547  ; 7.374  ; Rise       ; CLK             ;
;  MA[2]    ; CLK        ; 7.164  ; 6.976  ; Rise       ; CLK             ;
;  MA[3]    ; CLK        ; 7.242  ; 7.063  ; Rise       ; CLK             ;
;  MA[4]    ; CLK        ; 9.425  ; 9.324  ; Rise       ; CLK             ;
;  MA[5]    ; CLK        ; 8.636  ; 8.577  ; Rise       ; CLK             ;
;  MA[6]    ; CLK        ; 8.320  ; 8.102  ; Rise       ; CLK             ;
;  MA[7]    ; CLK        ; 7.522  ; 7.297  ; Rise       ; CLK             ;
; MOD[*]    ; CLK        ; 8.098  ; 7.811  ; Rise       ; CLK             ;
;  MOD[0]   ; CLK        ; 10.039 ; 9.751  ; Rise       ; CLK             ;
;  MOD[1]   ; CLK        ; 8.290  ; 8.064  ; Rise       ; CLK             ;
;  MOD[2]   ; CLK        ; 8.119  ; 7.901  ; Rise       ; CLK             ;
;  MOD[3]   ; CLK        ; 8.098  ; 7.811  ; Rise       ; CLK             ;
;  MOD[4]   ; CLK        ; 8.407  ; 8.140  ; Rise       ; CLK             ;
;  MOD[5]   ; CLK        ; 9.483  ; 9.453  ; Rise       ; CLK             ;
;  MOD[6]   ; CLK        ; 10.005 ; 9.974  ; Rise       ; CLK             ;
;  MOD[7]   ; CLK        ; 9.108  ; 8.810  ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; G_KEY      ; CRT[0]      ; 8.636  ; 9.115  ; 9.459  ; 8.395  ;
; G_KEY      ; CRT[1]      ; 7.227  ; 7.412  ; 7.668  ; 7.091  ;
; G_KEY      ; CRT[2]      ; 8.338  ; 8.338  ; 8.225  ; 8.094  ;
; G_KEY      ; CRT[3]      ; 8.321  ; 8.321  ; 8.269  ; 8.099  ;
; G_KEY      ; CRT[4]      ; 7.942  ; 7.942  ; 7.868  ; 7.731  ;
; G_KEY      ; CRT[5]      ; 7.465  ; 7.842  ; 8.026  ; 7.263  ;
; G_KEY      ; CRT[6]      ; 7.521  ; 7.521  ; 7.709  ; 7.326  ;
; G_KEY      ; CRT[7]      ; 8.636  ; 8.636  ; 8.526  ; 8.395  ;
; G_MEM      ; CRT[0]      ; 10.692 ; 11.132 ; 11.617 ; 10.561 ;
; G_MEM      ; CRT[1]      ; 9.283  ; 9.521  ; 9.992  ; 9.257  ;
; G_MEM      ; CRT[2]      ; 10.394 ; 10.394 ; 10.495 ; 10.260 ;
; G_MEM      ; CRT[3]      ; 10.377 ; 10.513 ; 10.856 ; 10.265 ;
; G_MEM      ; CRT[4]      ; 9.998  ; 9.998  ; 10.034 ; 9.897  ;
; G_MEM      ; CRT[5]      ; 9.521  ; 9.952  ; 10.351 ; 9.429  ;
; G_MEM      ; CRT[6]      ; 9.577  ; 9.996  ; 10.477 ; 9.492  ;
; G_MEM      ; CRT[7]      ; 10.692 ; 10.692 ; 10.738 ; 10.561 ;
; KEY[0]     ; CRT[0]      ; 11.642 ;        ;        ; 11.629 ;
; KEY[1]     ; CRT[1]      ; 9.449  ;        ;        ; 9.538  ;
; KEY[2]     ; CRT[2]      ; 10.581 ;        ;        ; 10.614 ;
; KEY[3]     ; CRT[3]      ; 10.203 ;        ;        ; 10.202 ;
; KEY[4]     ; CRT[4]      ; 9.855  ;        ;        ; 9.930  ;
; KEY[5]     ; CRT[5]      ; 9.959  ;        ;        ; 10.113 ;
; KEY[6]     ; CRT[6]      ; 10.861 ;        ;        ; 10.825 ;
; KEY[7]     ; CRT[7]      ; 8.458  ;        ;        ; 8.355  ;
+------------+-------------+--------+--------+--------+--------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+------------+-------------+--------+-------+-------+--------+
; Input Port ; Output Port ; RR     ; RF    ; FR    ; FF     ;
+------------+-------------+--------+-------+-------+--------+
; G_KEY      ; CRT[0]      ; 7.804  ; 7.864 ; 7.689 ; 7.689  ;
; G_KEY      ; CRT[1]      ; 6.440  ; 6.506 ; 6.432 ; 6.432  ;
; G_KEY      ; CRT[2]      ; 7.518  ; 7.578 ; 7.399 ; 7.399  ;
; G_KEY      ; CRT[3]      ; 7.501  ; 7.561 ; 7.404 ; 7.404  ;
; G_KEY      ; CRT[4]      ; 7.128  ; 7.139 ; 7.047 ; 7.047  ;
; G_KEY      ; CRT[5]      ; 6.669  ; 6.735 ; 6.597 ; 6.597  ;
; G_KEY      ; CRT[6]      ; 6.723  ; 6.789 ; 6.657 ; 6.657  ;
; G_KEY      ; CRT[7]      ; 7.804  ; 7.864 ; 7.689 ; 7.689  ;
; G_MEM      ; CRT[0]      ; 9.855  ; 9.915 ; 9.854 ; 9.854  ;
; G_MEM      ; CRT[1]      ; 8.491  ; 8.557 ; 8.597 ; 8.597  ;
; G_MEM      ; CRT[2]      ; 9.569  ; 9.629 ; 9.564 ; 9.564  ;
; G_MEM      ; CRT[3]      ; 9.552  ; 9.612 ; 9.569 ; 9.569  ;
; G_MEM      ; CRT[4]      ; 9.179  ; 9.245 ; 9.212 ; 9.212  ;
; G_MEM      ; CRT[5]      ; 8.720  ; 8.786 ; 8.762 ; 8.762  ;
; G_MEM      ; CRT[6]      ; 8.774  ; 8.840 ; 8.822 ; 8.822  ;
; G_MEM      ; CRT[7]      ; 9.855  ; 9.915 ; 9.854 ; 9.854  ;
; KEY[0]     ; CRT[0]      ; 11.254 ;       ;       ; 11.220 ;
; KEY[1]     ; CRT[1]      ; 9.135  ;       ;       ; 9.202  ;
; KEY[2]     ; CRT[2]      ; 10.236 ;       ;       ; 10.245 ;
; KEY[3]     ; CRT[3]      ; 9.938  ;       ;       ; 9.931  ;
; KEY[4]     ; CRT[4]      ; 9.533  ;       ;       ; 9.581  ;
; KEY[5]     ; CRT[5]      ; 9.623  ;       ;       ; 9.753  ;
; KEY[6]     ; CRT[6]      ; 10.498 ;       ;       ; 10.473 ;
; KEY[7]     ; CRT[7]      ; 8.203  ;       ;       ; 8.088  ;
+------------+-------------+--------+-------+-------+--------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 166.42 MHz ; 166.42 MHz      ; CLK        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -5.009 ; -44.794           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.439 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.201 ; -30.901                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                                                                                                                                                                                                                ;
+--------+------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                              ; To Node                                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.009 ; MEM:inst|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_r1f1:auto_generated|ram_block1a0~porta_address_reg0 ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; CLK         ; 1.000        ; -0.054     ; 5.994      ;
; -4.748 ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_re_reg     ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 5.725      ;
; -4.534 ; MEM:inst|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_r1f1:auto_generated|ram_block1a0~porta_address_reg0 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[0]                                                                           ; CLK          ; CLK         ; 1.000        ; -0.408     ; 5.128      ;
; -4.421 ; MEM:inst|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_r1f1:auto_generated|ram_block1a0~porta_address_reg0 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[4]                                                                           ; CLK          ; CLK         ; 1.000        ; -0.405     ; 5.018      ;
; -4.411 ; MEM:inst|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_r1f1:auto_generated|ram_block1a0~porta_address_reg0 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[3]                                                                           ; CLK          ; CLK         ; 1.000        ; -0.405     ; 5.008      ;
; -4.395 ; MEM:inst|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_r1f1:auto_generated|ram_block1a0~porta_address_reg0 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[5]                                                                           ; CLK          ; CLK         ; 1.000        ; -0.405     ; 4.992      ;
; -4.392 ; MEM:inst|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_r1f1:auto_generated|ram_block1a0~porta_address_reg0 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[7]                                                                           ; CLK          ; CLK         ; 1.000        ; -0.405     ; 4.989      ;
; -4.273 ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_re_reg     ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[0]                                                                           ; CLK          ; CLK         ; 1.000        ; -0.416     ; 4.859      ;
; -4.267 ; MEM:inst|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_r1f1:auto_generated|ram_block1a0~porta_address_reg0 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[6]                                                                           ; CLK          ; CLK         ; 1.000        ; -0.405     ; 4.864      ;
; -4.263 ; MEM:inst|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_r1f1:auto_generated|ram_block1a0~porta_address_reg0 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[2]                                                                           ; CLK          ; CLK         ; 1.000        ; -0.405     ; 4.860      ;
; -4.255 ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_re_reg     ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[3]                                                                           ; CLK          ; CLK         ; 1.000        ; -0.413     ; 4.844      ;
; -4.244 ; MEM:inst|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_r1f1:auto_generated|ram_block1a0~porta_address_reg0 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[1]                                                                           ; CLK          ; CLK         ; 1.000        ; -0.405     ; 4.841      ;
; -4.233 ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_re_reg     ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[4]                                                                           ; CLK          ; CLK         ; 1.000        ; -0.413     ; 4.822      ;
; -4.114 ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_re_reg     ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[5]                                                                           ; CLK          ; CLK         ; 1.000        ; -0.413     ; 4.703      ;
; -4.114 ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_re_reg     ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[1]                                                                           ; CLK          ; CLK         ; 1.000        ; -0.413     ; 4.703      ;
; -3.957 ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_re_reg     ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[7]                                                                           ; CLK          ; CLK         ; 1.000        ; -0.413     ; 4.546      ;
; -3.939 ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_re_reg     ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[6]                                                                           ; CLK          ; CLK         ; 1.000        ; -0.413     ; 4.528      ;
; -3.895 ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_re_reg     ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[2]                                                                           ; CLK          ; CLK         ; 1.000        ; -0.413     ; 4.484      ;
; -1.655 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[6]                                                                         ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; CLK         ; 1.000        ; 0.279      ; 2.973      ;
; -1.585 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[6]                                                                         ; MEM:inst|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_r1f1:auto_generated|ram_block1a0~porta_address_reg0   ; CLK          ; CLK         ; 1.000        ; 0.266      ; 2.890      ;
; -1.373 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[7]                                                                         ; MEM:inst|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_r1f1:auto_generated|ram_block1a0~porta_address_reg0   ; CLK          ; CLK         ; 1.000        ; 0.266      ; 2.678      ;
; -1.181 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[0]                                                                         ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 1.000        ; 0.278      ; 2.498      ;
; -1.180 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[6]                                                                         ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[0]                                                                           ; CLK          ; CLK         ; 1.000        ; -0.075     ; 2.107      ;
; -1.046 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[6]                                                                         ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_we_reg       ; CLK          ; CLK         ; 1.000        ; 0.274      ; 2.359      ;
; -1.046 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[6]                                                                         ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_re_reg       ; CLK          ; CLK         ; 1.000        ; 0.274      ; 2.359      ;
; -1.046 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[6]                                                                         ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 1.000        ; 0.274      ; 2.359      ;
; -0.903 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[1]                                                                         ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 1.000        ; 0.274      ; 2.216      ;
; -0.848 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[7]                                                                         ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; CLK         ; 1.000        ; 0.279      ; 2.166      ;
; -0.847 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[7]                                                                         ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_we_reg       ; CLK          ; CLK         ; 1.000        ; 0.274      ; 2.160      ;
; -0.847 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[7]                                                                         ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_re_reg       ; CLK          ; CLK         ; 1.000        ; 0.274      ; 2.160      ;
; -0.847 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[7]                                                                         ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 1.000        ; 0.274      ; 2.160      ;
; -0.734 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[6]                                                                         ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[5]                                                                           ; CLK          ; CLK         ; 1.000        ; -0.072     ; 1.664      ;
; -0.699 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[3]                                                                         ; MEM:inst|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_r1f1:auto_generated|ram_block1a0~porta_address_reg0   ; CLK          ; CLK         ; 1.000        ; 0.266      ; 2.004      ;
; -0.695 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[6]                                                                         ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[3]                                                                           ; CLK          ; CLK         ; 1.000        ; -0.072     ; 1.625      ;
; -0.692 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[6]                                                                         ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[7]                                                                           ; CLK          ; CLK         ; 1.000        ; -0.072     ; 1.622      ;
; -0.691 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[6]                                                                         ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[4]                                                                           ; CLK          ; CLK         ; 1.000        ; -0.072     ; 1.621      ;
; -0.689 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[6]                                                                         ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[6]                                                                           ; CLK          ; CLK         ; 1.000        ; -0.072     ; 1.619      ;
; -0.686 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[6]                                                                         ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[2]                                                                           ; CLK          ; CLK         ; 1.000        ; -0.072     ; 1.616      ;
; -0.661 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[2]                                                                         ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 1.000        ; 0.274      ; 1.974      ;
; -0.623 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[2]                                                                         ; MEM:inst|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_r1f1:auto_generated|ram_block1a0~porta_address_reg0   ; CLK          ; CLK         ; 1.000        ; 0.266      ; 1.928      ;
; -0.611 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[5]                                                                         ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 1.000        ; 0.274      ; 1.924      ;
; -0.594 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[1]                                                                         ; MEM:inst|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_r1f1:auto_generated|ram_block1a0~porta_address_reg0   ; CLK          ; CLK         ; 1.000        ; 0.266      ; 1.899      ;
; -0.539 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[6]                                                                         ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[1]                                                                           ; CLK          ; CLK         ; 1.000        ; -0.072     ; 1.469      ;
; -0.311 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[0]                                                                         ; MEM:inst|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_r1f1:auto_generated|ram_block1a0~porta_address_reg0   ; CLK          ; CLK         ; 1.000        ; 0.270      ; 1.620      ;
; -0.274 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[4]                                                                         ; MEM:inst|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_r1f1:auto_generated|ram_block1a0~porta_address_reg0   ; CLK          ; CLK         ; 1.000        ; 0.266      ; 1.579      ;
; -0.266 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[5]                                                                         ; MEM:inst|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_r1f1:auto_generated|ram_block1a0~porta_address_reg0   ; CLK          ; CLK         ; 1.000        ; 0.266      ; 1.571      ;
; 0.063  ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[3]                                                                         ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 1.000        ; 0.274      ; 1.250      ;
; 0.125  ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[4]                                                                         ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 1.000        ; 0.274      ; 1.188      ;
+--------+------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                                                                                                                                                                                                                ;
+-------+------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                              ; To Node                                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.439 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[4]                                                                         ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.413      ; 1.102      ;
; 0.495 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[3]                                                                         ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.413      ; 1.158      ;
; 0.751 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[5]                                                                         ; MEM:inst|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_r1f1:auto_generated|ram_block1a0~porta_address_reg0   ; CLK          ; CLK         ; 0.000        ; 0.405      ; 1.406      ;
; 0.752 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[4]                                                                         ; MEM:inst|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_r1f1:auto_generated|ram_block1a0~porta_address_reg0   ; CLK          ; CLK         ; 0.000        ; 0.405      ; 1.407      ;
; 0.768 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[0]                                                                         ; MEM:inst|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_r1f1:auto_generated|ram_block1a0~porta_address_reg0   ; CLK          ; CLK         ; 0.000        ; 0.408      ; 1.426      ;
; 0.982 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[1]                                                                         ; MEM:inst|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_r1f1:auto_generated|ram_block1a0~porta_address_reg0   ; CLK          ; CLK         ; 0.000        ; 0.405      ; 1.637      ;
; 1.008 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[5]                                                                         ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.413      ; 1.671      ;
; 1.008 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[6]                                                                         ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[1]                                                                           ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.295      ;
; 1.046 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[6]                                                                         ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; CLK         ; 0.000        ; 0.419      ; 1.715      ;
; 1.065 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[2]                                                                         ; MEM:inst|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_r1f1:auto_generated|ram_block1a0~porta_address_reg0   ; CLK          ; CLK         ; 0.000        ; 0.405      ; 1.720      ;
; 1.109 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[2]                                                                         ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.413      ; 1.772      ;
; 1.140 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[3]                                                                         ; MEM:inst|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_r1f1:auto_generated|ram_block1a0~porta_address_reg0   ; CLK          ; CLK         ; 0.000        ; 0.405      ; 1.795      ;
; 1.145 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[7]                                                                         ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; CLK         ; 0.000        ; 0.419      ; 1.814      ;
; 1.147 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[6]                                                                         ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[2]                                                                           ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.434      ;
; 1.148 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[7]                                                                         ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_we_reg       ; CLK          ; CLK         ; 0.000        ; 0.413      ; 1.811      ;
; 1.148 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[7]                                                                         ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_re_reg       ; CLK          ; CLK         ; 0.000        ; 0.413      ; 1.811      ;
; 1.148 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[7]                                                                         ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.413      ; 1.811      ;
; 1.149 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[6]                                                                         ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[6]                                                                           ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.436      ;
; 1.151 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[6]                                                                         ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[7]                                                                           ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.438      ;
; 1.152 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[6]                                                                         ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[4]                                                                           ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.439      ;
; 1.162 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[6]                                                                         ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[5]                                                                           ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.449      ;
; 1.168 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[6]                                                                         ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[3]                                                                           ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.455      ;
; 1.218 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[1]                                                                         ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.413      ; 1.881      ;
; 1.437 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[6]                                                                         ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_we_reg       ; CLK          ; CLK         ; 0.000        ; 0.413      ; 2.100      ;
; 1.437 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[6]                                                                         ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_re_reg       ; CLK          ; CLK         ; 0.000        ; 0.413      ; 2.100      ;
; 1.437 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[6]                                                                         ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.413      ; 2.100      ;
; 1.525 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[0]                                                                         ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.416      ; 2.191      ;
; 1.583 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[6]                                                                         ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[0]                                                                           ; CLK          ; CLK         ; 0.000        ; 0.068      ; 1.866      ;
; 1.613 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[7]                                                                         ; MEM:inst|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_r1f1:auto_generated|ram_block1a0~porta_address_reg0   ; CLK          ; CLK         ; 0.000        ; 0.405      ; 2.268      ;
; 1.800 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[6]                                                                         ; MEM:inst|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_r1f1:auto_generated|ram_block1a0~porta_address_reg0   ; CLK          ; CLK         ; 0.000        ; 0.405      ; 2.455      ;
; 4.238 ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_re_reg     ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[2]                                                                           ; CLK          ; CLK         ; 0.000        ; -0.274     ; 4.179      ;
; 4.259 ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_re_reg     ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[6]                                                                           ; CLK          ; CLK         ; 0.000        ; -0.274     ; 4.200      ;
; 4.271 ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_re_reg     ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 4.594      ;
; 4.279 ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_re_reg     ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[7]                                                                           ; CLK          ; CLK         ; 0.000        ; -0.274     ; 4.220      ;
; 4.333 ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_re_reg     ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[5]                                                                           ; CLK          ; CLK         ; 0.000        ; -0.274     ; 4.274      ;
; 4.337 ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_re_reg     ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[1]                                                                           ; CLK          ; CLK         ; 0.000        ; -0.274     ; 4.278      ;
; 4.476 ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_re_reg     ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[4]                                                                           ; CLK          ; CLK         ; 0.000        ; -0.274     ; 4.417      ;
; 4.498 ; MEM:inst|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_r1f1:auto_generated|ram_block1a0~porta_address_reg0 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[2]                                                                           ; CLK          ; CLK         ; 0.000        ; -0.266     ; 4.447      ;
; 4.499 ; MEM:inst|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_r1f1:auto_generated|ram_block1a0~porta_address_reg0 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[1]                                                                           ; CLK          ; CLK         ; 0.000        ; -0.266     ; 4.448      ;
; 4.502 ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_re_reg     ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[3]                                                                           ; CLK          ; CLK         ; 0.000        ; -0.274     ; 4.443      ;
; 4.514 ; MEM:inst|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_r1f1:auto_generated|ram_block1a0~porta_address_reg0 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[6]                                                                           ; CLK          ; CLK         ; 0.000        ; -0.266     ; 4.463      ;
; 4.531 ; MEM:inst|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_r1f1:auto_generated|ram_block1a0~porta_address_reg0 ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 4.862      ;
; 4.546 ; MEM:inst|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_r1f1:auto_generated|ram_block1a0~porta_address_reg0 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[7]                                                                           ; CLK          ; CLK         ; 0.000        ; -0.266     ; 4.495      ;
; 4.548 ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_re_reg     ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[0]                                                                           ; CLK          ; CLK         ; 0.000        ; -0.278     ; 4.485      ;
; 4.569 ; MEM:inst|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_r1f1:auto_generated|ram_block1a0~porta_address_reg0 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[4]                                                                           ; CLK          ; CLK         ; 0.000        ; -0.266     ; 4.518      ;
; 4.647 ; MEM:inst|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_r1f1:auto_generated|ram_block1a0~porta_address_reg0 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[5]                                                                           ; CLK          ; CLK         ; 0.000        ; -0.266     ; 4.596      ;
; 4.672 ; MEM:inst|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_r1f1:auto_generated|ram_block1a0~porta_address_reg0 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[3]                                                                           ; CLK          ; CLK         ; 0.000        ; -0.266     ; 4.621      ;
; 4.695 ; MEM:inst|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_r1f1:auto_generated|ram_block1a0~porta_address_reg0 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[0]                                                                           ; CLK          ; CLK         ; 0.000        ; -0.270     ; 4.640      ;
+-------+------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLK   ; Rise       ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLK   ; Rise       ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLK   ; Rise       ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_re_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLK   ; Rise       ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLK   ; Rise       ; MEM:inst|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_r1f1:auto_generated|ram_block1a0~porta_address_reg0   ;
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK                                                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[0]                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[1]                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[2]                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[3]                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[4]                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[5]                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[6]                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[7]                                                                           ;
; 0.175  ; 0.405        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.175  ; 0.405        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_re_reg       ;
; 0.175  ; 0.405        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.177  ; 0.407        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.177  ; 0.407        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; MEM:inst|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_r1f1:auto_generated|ram_block1a0~porta_address_reg0   ;
; 0.269  ; 0.485        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[1]                                                                           ;
; 0.269  ; 0.485        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[2]                                                                           ;
; 0.269  ; 0.485        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[3]                                                                           ;
; 0.269  ; 0.485        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[4]                                                                           ;
; 0.269  ; 0.485        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[5]                                                                           ;
; 0.269  ; 0.485        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[6]                                                                           ;
; 0.269  ; 0.485        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[7]                                                                           ;
; 0.270  ; 0.486        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[0]                                                                           ;
; 0.327  ; 0.511        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[1]                                                                           ;
; 0.327  ; 0.511        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[2]                                                                           ;
; 0.327  ; 0.511        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[3]                                                                           ;
; 0.327  ; 0.511        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[4]                                                                           ;
; 0.327  ; 0.511        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[5]                                                                           ;
; 0.327  ; 0.511        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[6]                                                                           ;
; 0.327  ; 0.511        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[7]                                                                           ;
; 0.328  ; 0.512        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[0]                                                                           ;
; 0.351  ; 0.581        ; 0.230          ; High Pulse Width ; CLK   ; Rise       ; MEM:inst|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_r1f1:auto_generated|ram_block1a0~porta_address_reg0   ;
; 0.352  ; 0.582        ; 0.230          ; High Pulse Width ; CLK   ; Rise       ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.353  ; 0.583        ; 0.230          ; High Pulse Width ; CLK   ; Rise       ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.353  ; 0.583        ; 0.230          ; High Pulse Width ; CLK   ; Rise       ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_re_reg       ;
; 0.353  ; 0.583        ; 0.230          ; High Pulse Width ; CLK   ; Rise       ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|lpm_ff_component|dffs[0]|clk                                                                                       ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|lpm_ff_component|dffs[1]|clk                                                                                       ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|lpm_ff_component|dffs[2]|clk                                                                                       ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|lpm_ff_component|dffs[3]|clk                                                                                       ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|lpm_ff_component|dffs[4]|clk                                                                                       ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|lpm_ff_component|dffs[5]|clk                                                                                       ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|lpm_ff_component|dffs[6]|clk                                                                                       ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|lpm_ff_component|dffs[7]|clk                                                                                       ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst|altsyncram_component|auto_generated|ram_block1a0|clk0                                                          ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|o                                                                                                              ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst1|altsyncram_component|auto_generated|ram_block1a0|clk0                                                         ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]                                                                                                ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|outclk                                                                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|i                                                                                                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|i                                                                                                              ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]                                                                                                ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~inputclkctrl|outclk                                                                                                  ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|o                                                                                                              ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst|inst1|altsyncram_component|auto_generated|ram_block1a0|clk0                                                         ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|lpm_ff_component|dffs[0]|clk                                                                                       ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|lpm_ff_component|dffs[1]|clk                                                                                       ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|lpm_ff_component|dffs[2]|clk                                                                                       ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|lpm_ff_component|dffs[3]|clk                                                                                       ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|lpm_ff_component|dffs[4]|clk                                                                                       ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|lpm_ff_component|dffs[5]|clk                                                                                       ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|lpm_ff_component|dffs[6]|clk                                                                                       ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|lpm_ff_component|dffs[7]|clk                                                                                       ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst|inst|altsyncram_component|auto_generated|ram_block1a0|clk0                                                          ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; G_KEY       ; CLK        ; 0.937 ; 1.275 ; Rise       ; CLK             ;
; G_MEM       ; CLK        ; 3.051 ; 3.025 ; Rise       ; CLK             ;
; KEY[*]      ; CLK        ; 3.540 ; 3.415 ; Rise       ; CLK             ;
;  KEY[0]     ; CLK        ; 3.102 ; 3.062 ; Rise       ; CLK             ;
;  KEY[1]     ; CLK        ; 2.403 ; 2.485 ; Rise       ; CLK             ;
;  KEY[2]     ; CLK        ; 3.024 ; 3.009 ; Rise       ; CLK             ;
;  KEY[3]     ; CLK        ; 2.586 ; 2.606 ; Rise       ; CLK             ;
;  KEY[4]     ; CLK        ; 2.788 ; 2.870 ; Rise       ; CLK             ;
;  KEY[5]     ; CLK        ; 2.564 ; 2.616 ; Rise       ; CLK             ;
;  KEY[6]     ; CLK        ; 3.540 ; 3.415 ; Rise       ; CLK             ;
;  KEY[7]     ; CLK        ; 0.889 ; 1.096 ; Rise       ; CLK             ;
; WriteEN_LA  ; CLK        ; 2.786 ; 2.801 ; Rise       ; CLK             ;
; WriteEN_MEM ; CLK        ; 2.157 ; 2.210 ; Rise       ; CLK             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; G_KEY       ; CLK        ; -0.093 ; -0.336 ; Rise       ; CLK             ;
; G_MEM       ; CLK        ; -1.954 ; -1.999 ; Rise       ; CLK             ;
; KEY[*]      ; CLK        ; -0.335 ; -0.568 ; Rise       ; CLK             ;
;  KEY[0]     ; CLK        ; -2.107 ; -2.159 ; Rise       ; CLK             ;
;  KEY[1]     ; CLK        ; -1.809 ; -1.915 ; Rise       ; CLK             ;
;  KEY[2]     ; CLK        ; -2.411 ; -2.424 ; Rise       ; CLK             ;
;  KEY[3]     ; CLK        ; -2.018 ; -2.085 ; Rise       ; CLK             ;
;  KEY[4]     ; CLK        ; -2.181 ; -2.287 ; Rise       ; CLK             ;
;  KEY[5]     ; CLK        ; -1.959 ; -2.034 ; Rise       ; CLK             ;
;  KEY[6]     ; CLK        ; -2.899 ; -2.836 ; Rise       ; CLK             ;
;  KEY[7]     ; CLK        ; -0.335 ; -0.568 ; Rise       ; CLK             ;
; WriteEN_LA  ; CLK        ; -2.055 ; -2.116 ; Rise       ; CLK             ;
; WriteEN_MEM ; CLK        ; -1.671 ; -1.730 ; Rise       ; CLK             ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; CRT[*]    ; CLK        ; 13.946 ; 13.261 ; Rise       ; CLK             ;
;  CRT[0]   ; CLK        ; 13.946 ; 13.261 ; Rise       ; CLK             ;
;  CRT[1]   ; CLK        ; 11.855 ; 11.389 ; Rise       ; CLK             ;
;  CRT[2]   ; CLK        ; 12.403 ; 11.834 ; Rise       ; CLK             ;
;  CRT[3]   ; CLK        ; 12.603 ; 12.106 ; Rise       ; CLK             ;
;  CRT[4]   ; CLK        ; 12.019 ; 11.429 ; Rise       ; CLK             ;
;  CRT[5]   ; CLK        ; 12.320 ; 11.940 ; Rise       ; CLK             ;
;  CRT[6]   ; CLK        ; 12.087 ; 11.613 ; Rise       ; CLK             ;
;  CRT[7]   ; CLK        ; 12.797 ; 12.088 ; Rise       ; CLK             ;
; MA[*]     ; CLK        ; 9.289  ; 9.057  ; Rise       ; CLK             ;
;  MA[0]    ; CLK        ; 8.141  ; 7.795  ; Rise       ; CLK             ;
;  MA[1]    ; CLK        ; 7.422  ; 7.120  ; Rise       ; CLK             ;
;  MA[2]    ; CLK        ; 7.033  ; 6.763  ; Rise       ; CLK             ;
;  MA[3]    ; CLK        ; 7.100  ; 6.848  ; Rise       ; CLK             ;
;  MA[4]    ; CLK        ; 9.289  ; 9.057  ; Rise       ; CLK             ;
;  MA[5]    ; CLK        ; 8.535  ; 8.349  ; Rise       ; CLK             ;
;  MA[6]    ; CLK        ; 8.158  ; 7.857  ; Rise       ; CLK             ;
;  MA[7]    ; CLK        ; 7.420  ; 7.040  ; Rise       ; CLK             ;
; MOD[*]    ; CLK        ; 13.494 ; 13.213 ; Rise       ; CLK             ;
;  MOD[0]   ; CLK        ; 13.312 ; 12.625 ; Rise       ; CLK             ;
;  MOD[1]   ; CLK        ; 11.931 ; 11.436 ; Rise       ; CLK             ;
;  MOD[2]   ; CLK        ; 11.632 ; 11.155 ; Rise       ; CLK             ;
;  MOD[3]   ; CLK        ; 11.749 ; 11.208 ; Rise       ; CLK             ;
;  MOD[4]   ; CLK        ; 12.067 ; 11.440 ; Rise       ; CLK             ;
;  MOD[5]   ; CLK        ; 13.140 ; 12.819 ; Rise       ; CLK             ;
;  MOD[6]   ; CLK        ; 13.494 ; 13.213 ; Rise       ; CLK             ;
;  MOD[7]   ; CLK        ; 12.701 ; 12.087 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+-----------+------------+--------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+-------+------------+-----------------+
; CRT[*]    ; CLK        ; 7.901  ; 7.578 ; Rise       ; CLK             ;
;  CRT[0]   ; CLK        ; 10.168 ; 9.763 ; Rise       ; CLK             ;
;  CRT[1]   ; CLK        ; 7.901  ; 7.578 ; Rise       ; CLK             ;
;  CRT[2]   ; CLK        ; 8.552  ; 8.154 ; Rise       ; CLK             ;
;  CRT[3]   ; CLK        ; 8.593  ; 8.260 ; Rise       ; CLK             ;
;  CRT[4]   ; CLK        ; 8.029  ; 7.691 ; Rise       ; CLK             ;
;  CRT[5]   ; CLK        ; 8.300  ; 8.137 ; Rise       ; CLK             ;
;  CRT[6]   ; CLK        ; 8.238  ; 7.917 ; Rise       ; CLK             ;
;  CRT[7]   ; CLK        ; 8.809  ; 8.354 ; Rise       ; CLK             ;
; MA[*]     ; CLK        ; 6.881  ; 6.619 ; Rise       ; CLK             ;
;  MA[0]    ; CLK        ; 7.953  ; 7.620 ; Rise       ; CLK             ;
;  MA[1]    ; CLK        ; 7.258  ; 6.966 ; Rise       ; CLK             ;
;  MA[2]    ; CLK        ; 6.881  ; 6.619 ; Rise       ; CLK             ;
;  MA[3]    ; CLK        ; 6.946  ; 6.700 ; Rise       ; CLK             ;
;  MA[4]    ; CLK        ; 9.109  ; 8.889 ; Rise       ; CLK             ;
;  MA[5]    ; CLK        ; 8.385  ; 8.210 ; Rise       ; CLK             ;
;  MA[6]    ; CLK        ; 7.961  ; 7.669 ; Rise       ; CLK             ;
;  MA[7]    ; CLK        ; 7.257  ; 6.890 ; Rise       ; CLK             ;
; MOD[*]    ; CLK        ; 7.768  ; 7.391 ; Rise       ; CLK             ;
;  MOD[0]   ; CLK        ; 9.555  ; 9.147 ; Rise       ; CLK             ;
;  MOD[1]   ; CLK        ; 7.981  ; 7.632 ; Rise       ; CLK             ;
;  MOD[2]   ; CLK        ; 7.810  ; 7.502 ; Rise       ; CLK             ;
;  MOD[3]   ; CLK        ; 7.768  ; 7.391 ; Rise       ; CLK             ;
;  MOD[4]   ; CLK        ; 8.082  ; 7.710 ; Rise       ; CLK             ;
;  MOD[5]   ; CLK        ; 9.145  ; 9.046 ; Rise       ; CLK             ;
;  MOD[6]   ; CLK        ; 9.651  ; 9.522 ; Rise       ; CLK             ;
;  MOD[7]   ; CLK        ; 8.710  ; 8.344 ; Rise       ; CLK             ;
+-----------+------------+--------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; G_KEY      ; CRT[0]      ; 7.910  ; 8.581  ; 9.210  ; 7.663  ;
; G_KEY      ; CRT[1]      ; 6.527  ; 7.012  ; 7.510  ; 6.493  ;
; G_KEY      ; CRT[2]      ; 7.599  ; 7.599  ; 8.041  ; 7.391  ;
; G_KEY      ; CRT[3]      ; 7.578  ; 7.578  ; 8.104  ; 7.409  ;
; G_KEY      ; CRT[4]      ; 7.231  ; 7.231  ; 7.499  ; 7.069  ;
; G_KEY      ; CRT[5]      ; 6.775  ; 7.408  ; 7.824  ; 6.628  ;
; G_KEY      ; CRT[6]      ; 6.818  ; 7.010  ; 7.537  ; 6.702  ;
; G_KEY      ; CRT[7]      ; 7.910  ; 7.910  ; 8.308  ; 7.663  ;
; G_MEM      ; CRT[0]      ; 9.777  ; 10.410 ; 10.867 ; 9.316  ;
; G_MEM      ; CRT[1]      ; 8.394  ; 8.912  ; 9.295  ; 8.146  ;
; G_MEM      ; CRT[2]      ; 9.466  ; 9.466  ; 9.824  ; 9.044  ;
; G_MEM      ; CRT[3]      ; 9.445  ; 9.862  ; 10.104 ; 9.062  ;
; G_MEM      ; CRT[4]      ; 9.098  ; 9.098  ; 9.281  ; 8.722  ;
; G_MEM      ; CRT[5]      ; 8.642  ; 9.309  ; 9.609  ; 8.281  ;
; G_MEM      ; CRT[6]      ; 8.685  ; 9.339  ; 9.702  ; 8.355  ;
; G_MEM      ; CRT[7]      ; 9.777  ; 9.777  ; 10.089 ; 9.316  ;
; KEY[0]     ; CRT[0]      ; 11.037 ;        ;        ; 10.706 ;
; KEY[1]     ; CRT[1]      ; 8.932  ;        ;        ; 8.786  ;
; KEY[2]     ; CRT[2]      ; 10.084 ;        ;        ; 9.761  ;
; KEY[3]     ; CRT[3]      ; 9.665  ;        ;        ; 9.417  ;
; KEY[4]     ; CRT[4]      ; 9.303  ;        ;        ; 9.139  ;
; KEY[5]     ; CRT[5]      ; 9.403  ;        ;        ; 9.305  ;
; KEY[6]     ; CRT[6]      ; 10.277 ;        ;        ; 9.919  ;
; KEY[7]     ; CRT[7]      ; 8.182  ;        ;        ; 8.024  ;
+------------+-------------+--------+--------+--------+--------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+------------+-------------+--------+-------+-------+--------+
; Input Port ; Output Port ; RR     ; RF    ; FR    ; FF     ;
+------------+-------------+--------+-------+-------+--------+
; G_KEY      ; CRT[0]      ; 7.428  ; 7.424 ; 7.296 ; 7.296  ;
; G_KEY      ; CRT[1]      ; 6.092  ; 6.085 ; 6.172 ; 6.172  ;
; G_KEY      ; CRT[2]      ; 7.130  ; 7.126 ; 7.035 ; 7.035  ;
; G_KEY      ; CRT[3]      ; 7.110  ; 7.106 ; 7.052 ; 7.052  ;
; G_KEY      ; CRT[4]      ; 6.768  ; 6.761 ; 6.726 ; 6.726  ;
; G_KEY      ; CRT[5]      ; 6.330  ; 6.323 ; 6.302 ; 6.302  ;
; G_KEY      ; CRT[6]      ; 6.372  ; 6.365 ; 6.373 ; 6.373  ;
; G_KEY      ; CRT[7]      ; 7.428  ; 7.424 ; 7.296 ; 7.296  ;
; G_MEM      ; CRT[0]      ; 9.296  ; 9.292 ; 8.965 ; 8.965  ;
; G_MEM      ; CRT[1]      ; 7.960  ; 7.953 ; 7.841 ; 7.841  ;
; G_MEM      ; CRT[2]      ; 8.998  ; 8.994 ; 8.704 ; 8.704  ;
; G_MEM      ; CRT[3]      ; 8.978  ; 8.974 ; 8.721 ; 8.721  ;
; G_MEM      ; CRT[4]      ; 8.636  ; 8.629 ; 8.395 ; 8.395  ;
; G_MEM      ; CRT[5]      ; 8.198  ; 8.191 ; 7.971 ; 7.971  ;
; G_MEM      ; CRT[6]      ; 8.240  ; 8.233 ; 8.042 ; 8.042  ;
; G_MEM      ; CRT[7]      ; 9.296  ; 9.292 ; 8.965 ; 8.965  ;
; KEY[0]     ; CRT[0]      ; 10.681 ;       ;       ; 10.341 ;
; KEY[1]     ; CRT[1]      ; 8.648  ;       ;       ; 8.487  ;
; KEY[2]     ; CRT[2]      ; 9.766  ;       ;       ; 9.433  ;
; KEY[3]     ; CRT[3]      ; 9.422  ;       ;       ; 9.179  ;
; KEY[4]     ; CRT[4]      ; 9.008  ;       ;       ; 8.828  ;
; KEY[5]     ; CRT[5]      ; 9.099  ;       ;       ; 8.985  ;
; KEY[6]     ; CRT[6]      ; 9.938  ;       ;       ; 9.606  ;
; KEY[7]     ; CRT[7]      ; 7.943  ;       ;       ; 7.773  ;
+------------+-------------+--------+-------+-------+--------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -1.610 ; -12.623           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.156 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -17.079                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                                                                                                                                                                                                                ;
+--------+------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                              ; To Node                                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.610 ; MEM:inst|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_r1f1:auto_generated|ram_block1a0~porta_address_reg0 ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.581      ;
; -1.502 ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_re_reg     ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.470      ;
; -1.400 ; MEM:inst|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_r1f1:auto_generated|ram_block1a0~porta_address_reg0 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[0]                                                                           ; CLK          ; CLK         ; 1.000        ; -0.215     ; 2.172      ;
; -1.384 ; MEM:inst|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_r1f1:auto_generated|ram_block1a0~porta_address_reg0 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[3]                                                                           ; CLK          ; CLK         ; 1.000        ; -0.214     ; 2.157      ;
; -1.363 ; MEM:inst|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_r1f1:auto_generated|ram_block1a0~porta_address_reg0 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[5]                                                                           ; CLK          ; CLK         ; 1.000        ; -0.214     ; 2.136      ;
; -1.335 ; MEM:inst|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_r1f1:auto_generated|ram_block1a0~porta_address_reg0 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[4]                                                                           ; CLK          ; CLK         ; 1.000        ; -0.214     ; 2.108      ;
; -1.322 ; MEM:inst|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_r1f1:auto_generated|ram_block1a0~porta_address_reg0 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[7]                                                                           ; CLK          ; CLK         ; 1.000        ; -0.214     ; 2.095      ;
; -1.310 ; MEM:inst|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_r1f1:auto_generated|ram_block1a0~porta_address_reg0 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[6]                                                                           ; CLK          ; CLK         ; 1.000        ; -0.214     ; 2.083      ;
; -1.300 ; MEM:inst|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_r1f1:auto_generated|ram_block1a0~porta_address_reg0 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[1]                                                                           ; CLK          ; CLK         ; 1.000        ; -0.214     ; 2.073      ;
; -1.300 ; MEM:inst|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_r1f1:auto_generated|ram_block1a0~porta_address_reg0 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[2]                                                                           ; CLK          ; CLK         ; 1.000        ; -0.214     ; 2.073      ;
; -1.292 ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_re_reg     ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[0]                                                                           ; CLK          ; CLK         ; 1.000        ; -0.218     ; 2.061      ;
; -1.277 ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_re_reg     ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[3]                                                                           ; CLK          ; CLK         ; 1.000        ; -0.217     ; 2.047      ;
; -1.244 ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_re_reg     ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[4]                                                                           ; CLK          ; CLK         ; 1.000        ; -0.217     ; 2.014      ;
; -1.199 ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_re_reg     ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[1]                                                                           ; CLK          ; CLK         ; 1.000        ; -0.217     ; 1.969      ;
; -1.175 ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_re_reg     ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[5]                                                                           ; CLK          ; CLK         ; 1.000        ; -0.217     ; 1.945      ;
; -1.129 ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_re_reg     ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[7]                                                                           ; CLK          ; CLK         ; 1.000        ; -0.217     ; 1.899      ;
; -1.115 ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_re_reg     ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[6]                                                                           ; CLK          ; CLK         ; 1.000        ; -0.217     ; 1.885      ;
; -1.103 ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_re_reg     ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[2]                                                                           ; CLK          ; CLK         ; 1.000        ; -0.217     ; 1.873      ;
; -0.255 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[6]                                                                         ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; CLK         ; 1.000        ; 0.140      ; 1.404      ;
; -0.194 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[6]                                                                         ; MEM:inst|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_r1f1:auto_generated|ram_block1a0~porta_address_reg0   ; CLK          ; CLK         ; 1.000        ; 0.135      ; 1.338      ;
; -0.107 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[7]                                                                         ; MEM:inst|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_r1f1:auto_generated|ram_block1a0~porta_address_reg0   ; CLK          ; CLK         ; 1.000        ; 0.135      ; 1.251      ;
; -0.105 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[0]                                                                         ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 1.000        ; 0.139      ; 1.253      ;
; -0.045 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[6]                                                                         ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[0]                                                                           ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.995      ;
; 0.017  ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[6]                                                                         ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_we_reg       ; CLK          ; CLK         ; 1.000        ; 0.137      ; 1.129      ;
; 0.017  ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[6]                                                                         ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_re_reg       ; CLK          ; CLK         ; 1.000        ; 0.137      ; 1.129      ;
; 0.017  ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[6]                                                                         ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 1.000        ; 0.137      ; 1.129      ;
; 0.071  ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[1]                                                                         ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 1.000        ; 0.137      ; 1.075      ;
; 0.135  ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[3]                                                                         ; MEM:inst|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_r1f1:auto_generated|ram_block1a0~porta_address_reg0   ; CLK          ; CLK         ; 1.000        ; 0.135      ; 1.009      ;
; 0.149  ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[7]                                                                         ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_we_reg       ; CLK          ; CLK         ; 1.000        ; 0.137      ; 0.997      ;
; 0.149  ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[7]                                                                         ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_re_reg       ; CLK          ; CLK         ; 1.000        ; 0.137      ; 0.997      ;
; 0.149  ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[7]                                                                         ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; CLK         ; 1.000        ; 0.140      ; 1.000      ;
; 0.149  ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[7]                                                                         ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 1.000        ; 0.137      ; 0.997      ;
; 0.158  ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[2]                                                                         ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 1.000        ; 0.137      ; 0.988      ;
; 0.164  ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[6]                                                                         ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[7]                                                                           ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.787      ;
; 0.166  ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[6]                                                                         ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[4]                                                                           ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.785      ;
; 0.169  ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[6]                                                                         ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[6]                                                                           ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.782      ;
; 0.172  ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[6]                                                                         ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[2]                                                                           ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.779      ;
; 0.174  ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[6]                                                                         ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[5]                                                                           ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.777      ;
; 0.182  ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[2]                                                                         ; MEM:inst|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_r1f1:auto_generated|ram_block1a0~porta_address_reg0   ; CLK          ; CLK         ; 1.000        ; 0.135      ; 0.962      ;
; 0.185  ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[6]                                                                         ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[3]                                                                           ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.766      ;
; 0.202  ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[5]                                                                         ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 1.000        ; 0.137      ; 0.944      ;
; 0.221  ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[1]                                                                         ; MEM:inst|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_r1f1:auto_generated|ram_block1a0~porta_address_reg0   ; CLK          ; CLK         ; 1.000        ; 0.135      ; 0.923      ;
; 0.254  ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[6]                                                                         ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[1]                                                                           ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.697      ;
; 0.362  ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[0]                                                                         ; MEM:inst|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_r1f1:auto_generated|ram_block1a0~porta_address_reg0   ; CLK          ; CLK         ; 1.000        ; 0.137      ; 0.784      ;
; 0.365  ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[5]                                                                         ; MEM:inst|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_r1f1:auto_generated|ram_block1a0~porta_address_reg0   ; CLK          ; CLK         ; 1.000        ; 0.135      ; 0.779      ;
; 0.369  ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[4]                                                                         ; MEM:inst|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_r1f1:auto_generated|ram_block1a0~porta_address_reg0   ; CLK          ; CLK         ; 1.000        ; 0.135      ; 0.775      ;
; 0.518  ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[3]                                                                         ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 1.000        ; 0.137      ; 0.628      ;
; 0.556  ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[4]                                                                         ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 1.000        ; 0.137      ; 0.590      ;
+--------+------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                                                                                                                                                                                                                ;
+-------+------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                              ; To Node                                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.156 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[4]                                                                         ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.217      ; 0.497      ;
; 0.178 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[3]                                                                         ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.217      ; 0.519      ;
; 0.313 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[5]                                                                         ; MEM:inst|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_r1f1:auto_generated|ram_block1a0~porta_address_reg0   ; CLK          ; CLK         ; 0.000        ; 0.214      ; 0.651      ;
; 0.315 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[0]                                                                         ; MEM:inst|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_r1f1:auto_generated|ram_block1a0~porta_address_reg0   ; CLK          ; CLK         ; 0.000        ; 0.215      ; 0.654      ;
; 0.318 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[4]                                                                         ; MEM:inst|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_r1f1:auto_generated|ram_block1a0~porta_address_reg0   ; CLK          ; CLK         ; 0.000        ; 0.214      ; 0.656      ;
; 0.425 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[6]                                                                         ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; CLK         ; 0.000        ; 0.219      ; 0.768      ;
; 0.434 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[1]                                                                         ; MEM:inst|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_r1f1:auto_generated|ram_block1a0~porta_address_reg0   ; CLK          ; CLK         ; 0.000        ; 0.214      ; 0.772      ;
; 0.442 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[6]                                                                         ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[1]                                                                           ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.582      ;
; 0.457 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[5]                                                                         ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.217      ; 0.798      ;
; 0.480 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[2]                                                                         ; MEM:inst|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_r1f1:auto_generated|ram_block1a0~porta_address_reg0   ; CLK          ; CLK         ; 0.000        ; 0.214      ; 0.818      ;
; 0.491 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[2]                                                                         ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.217      ; 0.832      ;
; 0.492 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[6]                                                                         ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[5]                                                                           ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.632      ;
; 0.500 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[6]                                                                         ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[3]                                                                           ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.640      ;
; 0.505 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[3]                                                                         ; MEM:inst|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_r1f1:auto_generated|ram_block1a0~porta_address_reg0   ; CLK          ; CLK         ; 0.000        ; 0.214      ; 0.843      ;
; 0.506 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[6]                                                                         ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[2]                                                                           ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.646      ;
; 0.509 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[6]                                                                         ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[6]                                                                           ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.649      ;
; 0.510 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[6]                                                                         ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[4]                                                                           ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.650      ;
; 0.511 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[6]                                                                         ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[7]                                                                           ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.651      ;
; 0.521 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[7]                                                                         ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_we_reg       ; CLK          ; CLK         ; 0.000        ; 0.217      ; 0.862      ;
; 0.521 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[7]                                                                         ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_re_reg       ; CLK          ; CLK         ; 0.000        ; 0.217      ; 0.862      ;
; 0.521 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[7]                                                                         ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; CLK         ; 0.000        ; 0.219      ; 0.864      ;
; 0.521 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[7]                                                                         ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.217      ; 0.862      ;
; 0.568 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[1]                                                                         ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.217      ; 0.909      ;
; 0.641 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[6]                                                                         ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_we_reg       ; CLK          ; CLK         ; 0.000        ; 0.217      ; 0.982      ;
; 0.641 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[6]                                                                         ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_re_reg       ; CLK          ; CLK         ; 0.000        ; 0.217      ; 0.982      ;
; 0.641 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[6]                                                                         ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.217      ; 0.982      ;
; 0.696 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[0]                                                                         ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.218      ; 1.038      ;
; 0.713 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[6]                                                                         ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[0]                                                                           ; CLK          ; CLK         ; 0.000        ; 0.034      ; 0.851      ;
; 0.803 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[7]                                                                         ; MEM:inst|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_r1f1:auto_generated|ram_block1a0~porta_address_reg0   ; CLK          ; CLK         ; 0.000        ; 0.214      ; 1.141      ;
; 0.886 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[6]                                                                         ; MEM:inst|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_r1f1:auto_generated|ram_block1a0~porta_address_reg0   ; CLK          ; CLK         ; 0.000        ; 0.214      ; 1.224      ;
; 1.707 ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_re_reg     ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; CLK         ; 0.000        ; 0.046      ; 1.877      ;
; 1.724 ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_re_reg     ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[2]                                                                           ; CLK          ; CLK         ; 0.000        ; -0.137     ; 1.691      ;
; 1.734 ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_re_reg     ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[6]                                                                           ; CLK          ; CLK         ; 0.000        ; -0.137     ; 1.701      ;
; 1.745 ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_re_reg     ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[7]                                                                           ; CLK          ; CLK         ; 0.000        ; -0.137     ; 1.712      ;
; 1.784 ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_re_reg     ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[1]                                                                           ; CLK          ; CLK         ; 0.000        ; -0.137     ; 1.751      ;
; 1.795 ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_re_reg     ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[5]                                                                           ; CLK          ; CLK         ; 0.000        ; -0.137     ; 1.762      ;
; 1.846 ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_re_reg     ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[3]                                                                           ; CLK          ; CLK         ; 0.000        ; -0.137     ; 1.813      ;
; 1.847 ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_re_reg     ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[4]                                                                           ; CLK          ; CLK         ; 0.000        ; -0.137     ; 1.814      ;
; 1.863 ; MEM:inst|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_r1f1:auto_generated|ram_block1a0~porta_address_reg0 ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; CLK         ; 0.000        ; 0.048      ; 2.035      ;
; 1.880 ; MEM:inst|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_r1f1:auto_generated|ram_block1a0~porta_address_reg0 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[2]                                                                           ; CLK          ; CLK         ; 0.000        ; -0.135     ; 1.849      ;
; 1.883 ; MEM:inst|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_r1f1:auto_generated|ram_block1a0~porta_address_reg0 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[1]                                                                           ; CLK          ; CLK         ; 0.000        ; -0.135     ; 1.852      ;
; 1.883 ; MEM:inst|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_r1f1:auto_generated|ram_block1a0~porta_address_reg0 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[6]                                                                           ; CLK          ; CLK         ; 0.000        ; -0.135     ; 1.852      ;
; 1.895 ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_re_reg     ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[0]                                                                           ; CLK          ; CLK         ; 0.000        ; -0.139     ; 1.860      ;
; 1.919 ; MEM:inst|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_r1f1:auto_generated|ram_block1a0~porta_address_reg0 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[7]                                                                           ; CLK          ; CLK         ; 0.000        ; -0.135     ; 1.888      ;
; 1.926 ; MEM:inst|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_r1f1:auto_generated|ram_block1a0~porta_address_reg0 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[4]                                                                           ; CLK          ; CLK         ; 0.000        ; -0.135     ; 1.895      ;
; 1.934 ; MEM:inst|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_r1f1:auto_generated|ram_block1a0~porta_address_reg0 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[5]                                                                           ; CLK          ; CLK         ; 0.000        ; -0.135     ; 1.903      ;
; 1.949 ; MEM:inst|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_r1f1:auto_generated|ram_block1a0~porta_address_reg0 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[3]                                                                           ; CLK          ; CLK         ; 0.000        ; -0.135     ; 1.918      ;
; 1.987 ; MEM:inst|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_r1f1:auto_generated|ram_block1a0~porta_address_reg0 ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[0]                                                                           ; CLK          ; CLK         ; 0.000        ; -0.137     ; 1.954      ;
+-------+------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK                                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; MEM:inst|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_r1f1:auto_generated|ram_block1a0~porta_address_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[0]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[1]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[2]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[3]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[4]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[5]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[6]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[7]                                                                           ;
; -0.124 ; 0.106        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -0.124 ; 0.106        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_re_reg       ;
; -0.124 ; 0.106        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_we_reg       ;
; -0.122 ; 0.108        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -0.120 ; 0.110        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; MEM:inst|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_r1f1:auto_generated|ram_block1a0~porta_address_reg0   ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[0]                                                                           ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[1]                                                                           ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[2]                                                                           ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[3]                                                                           ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[4]                                                                           ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[5]                                                                           ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[6]                                                                           ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[7]                                                                           ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|o                                                                                                              ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst|altsyncram_component|auto_generated|ram_block1a0|clk0                                                          ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|lpm_ff_component|dffs[0]|clk                                                                                       ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|lpm_ff_component|dffs[1]|clk                                                                                       ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|lpm_ff_component|dffs[2]|clk                                                                                       ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|lpm_ff_component|dffs[3]|clk                                                                                       ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|lpm_ff_component|dffs[4]|clk                                                                                       ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|lpm_ff_component|dffs[5]|clk                                                                                       ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|lpm_ff_component|dffs[6]|clk                                                                                       ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|lpm_ff_component|dffs[7]|clk                                                                                       ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst1|altsyncram_component|auto_generated|ram_block1a0|clk0                                                         ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]                                                                                                ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|outclk                                                                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|i                                                                                                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|i                                                                                                              ;
; 0.655  ; 0.885        ; 0.230          ; High Pulse Width ; CLK   ; Rise       ; MEM:inst|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_r1f1:auto_generated|ram_block1a0~porta_address_reg0   ;
; 0.657  ; 0.873        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[0]                                                                           ;
; 0.657  ; 0.873        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[1]                                                                           ;
; 0.657  ; 0.873        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[2]                                                                           ;
; 0.657  ; 0.873        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[3]                                                                           ;
; 0.657  ; 0.873        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[4]                                                                           ;
; 0.657  ; 0.873        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[5]                                                                           ;
; 0.657  ; 0.873        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[6]                                                                           ;
; 0.657  ; 0.873        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; lpm_dff1:inst2|lpm_ff:lpm_ff_component|dffs[7]                                                                           ;
; 0.658  ; 0.888        ; 0.230          ; High Pulse Width ; CLK   ; Rise       ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.658  ; 0.888        ; 0.230          ; High Pulse Width ; CLK   ; Rise       ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.658  ; 0.888        ; 0.230          ; High Pulse Width ; CLK   ; Rise       ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_re_reg       ;
; 0.658  ; 0.888        ; 0.230          ; High Pulse Width ; CLK   ; Rise       ; MEM:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_gof1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]                                                                                                ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~inputclkctrl|outclk                                                                                                  ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst|inst1|altsyncram_component|auto_generated|ram_block1a0|clk0                                                         ;
; 0.878  ; 0.878        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|lpm_ff_component|dffs[1]|clk                                                                                       ;
; 0.878  ; 0.878        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|lpm_ff_component|dffs[2]|clk                                                                                       ;
; 0.878  ; 0.878        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|lpm_ff_component|dffs[3]|clk                                                                                       ;
; 0.878  ; 0.878        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|lpm_ff_component|dffs[4]|clk                                                                                       ;
; 0.878  ; 0.878        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|lpm_ff_component|dffs[5]|clk                                                                                       ;
; 0.878  ; 0.878        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|lpm_ff_component|dffs[6]|clk                                                                                       ;
; 0.878  ; 0.878        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|lpm_ff_component|dffs[7]|clk                                                                                       ;
; 0.878  ; 0.878        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst|inst|altsyncram_component|auto_generated|ram_block1a0|clk0                                                          ;
; 0.879  ; 0.879        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|lpm_ff_component|dffs[0]|clk                                                                                       ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|o                                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; G_KEY       ; CLK        ; 0.544 ; 0.732 ; Rise       ; CLK             ;
; G_MEM       ; CLK        ; 1.481 ; 2.118 ; Rise       ; CLK             ;
; KEY[*]      ; CLK        ; 1.677 ; 2.394 ; Rise       ; CLK             ;
;  KEY[0]     ; CLK        ; 1.479 ; 2.197 ; Rise       ; CLK             ;
;  KEY[1]     ; CLK        ; 1.204 ; 1.869 ; Rise       ; CLK             ;
;  KEY[2]     ; CLK        ; 1.450 ; 2.163 ; Rise       ; CLK             ;
;  KEY[3]     ; CLK        ; 1.276 ; 1.989 ; Rise       ; CLK             ;
;  KEY[4]     ; CLK        ; 1.395 ; 2.108 ; Rise       ; CLK             ;
;  KEY[5]     ; CLK        ; 1.248 ; 1.952 ; Rise       ; CLK             ;
;  KEY[6]     ; CLK        ; 1.677 ; 2.394 ; Rise       ; CLK             ;
;  KEY[7]     ; CLK        ; 0.476 ; 0.758 ; Rise       ; CLK             ;
; WriteEN_LA  ; CLK        ; 1.393 ; 2.018 ; Rise       ; CLK             ;
; WriteEN_MEM ; CLK        ; 1.167 ; 1.759 ; Rise       ; CLK             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; G_KEY       ; CLK        ; -0.100 ; -0.328 ; Rise       ; CLK             ;
; G_MEM       ; CLK        ; -1.008 ; -1.616 ; Rise       ; CLK             ;
; KEY[*]      ; CLK        ; -0.251 ; -0.507 ; Rise       ; CLK             ;
;  KEY[0]     ; CLK        ; -1.066 ; -1.712 ; Rise       ; CLK             ;
;  KEY[1]     ; CLK        ; -0.938 ; -1.582 ; Rise       ; CLK             ;
;  KEY[2]     ; CLK        ; -1.172 ; -1.866 ; Rise       ; CLK             ;
;  KEY[3]     ; CLK        ; -1.043 ; -1.717 ; Rise       ; CLK             ;
;  KEY[4]     ; CLK        ; -1.122 ; -1.812 ; Rise       ; CLK             ;
;  KEY[5]     ; CLK        ; -0.982 ; -1.657 ; Rise       ; CLK             ;
;  KEY[6]     ; CLK        ; -1.395 ; -2.096 ; Rise       ; CLK             ;
;  KEY[7]     ; CLK        ; -0.251 ; -0.507 ; Rise       ; CLK             ;
; WriteEN_LA  ; CLK        ; -1.054 ; -1.627 ; Rise       ; CLK             ;
; WriteEN_MEM ; CLK        ; -0.909 ; -1.505 ; Rise       ; CLK             ;
+-------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; CRT[*]    ; CLK        ; 6.449 ; 6.685 ; Rise       ; CLK             ;
;  CRT[0]   ; CLK        ; 6.449 ; 6.685 ; Rise       ; CLK             ;
;  CRT[1]   ; CLK        ; 5.493 ; 5.642 ; Rise       ; CLK             ;
;  CRT[2]   ; CLK        ; 5.754 ; 5.907 ; Rise       ; CLK             ;
;  CRT[3]   ; CLK        ; 5.868 ; 6.046 ; Rise       ; CLK             ;
;  CRT[4]   ; CLK        ; 5.523 ; 5.665 ; Rise       ; CLK             ;
;  CRT[5]   ; CLK        ; 5.748 ; 5.970 ; Rise       ; CLK             ;
;  CRT[6]   ; CLK        ; 5.617 ; 5.807 ; Rise       ; CLK             ;
;  CRT[7]   ; CLK        ; 5.893 ; 6.054 ; Rise       ; CLK             ;
; MA[*]     ; CLK        ; 4.722 ; 4.963 ; Rise       ; CLK             ;
;  MA[0]    ; CLK        ; 4.043 ; 4.179 ; Rise       ; CLK             ;
;  MA[1]    ; CLK        ; 3.647 ; 3.763 ; Rise       ; CLK             ;
;  MA[2]    ; CLK        ; 3.482 ; 3.558 ; Rise       ; CLK             ;
;  MA[3]    ; CLK        ; 3.519 ; 3.606 ; Rise       ; CLK             ;
;  MA[4]    ; CLK        ; 4.722 ; 4.963 ; Rise       ; CLK             ;
;  MA[5]    ; CLK        ; 4.387 ; 4.589 ; Rise       ; CLK             ;
;  MA[6]    ; CLK        ; 4.027 ; 4.172 ; Rise       ; CLK             ;
;  MA[7]    ; CLK        ; 3.619 ; 3.726 ; Rise       ; CLK             ;
; MOD[*]    ; CLK        ; 6.518 ; 6.831 ; Rise       ; CLK             ;
;  MOD[0]   ; CLK        ; 6.130 ; 6.369 ; Rise       ; CLK             ;
;  MOD[1]   ; CLK        ; 5.579 ; 5.716 ; Rise       ; CLK             ;
;  MOD[2]   ; CLK        ; 5.436 ; 5.554 ; Rise       ; CLK             ;
;  MOD[3]   ; CLK        ; 5.428 ; 5.566 ; Rise       ; CLK             ;
;  MOD[4]   ; CLK        ; 5.599 ; 5.713 ; Rise       ; CLK             ;
;  MOD[5]   ; CLK        ; 6.345 ; 6.591 ; Rise       ; CLK             ;
;  MOD[6]   ; CLK        ; 6.518 ; 6.831 ; Rise       ; CLK             ;
;  MOD[7]   ; CLK        ; 5.882 ; 6.062 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; CRT[*]    ; CLK        ; 3.856 ; 3.921 ; Rise       ; CLK             ;
;  CRT[0]   ; CLK        ; 4.946 ; 5.093 ; Rise       ; CLK             ;
;  CRT[1]   ; CLK        ; 3.856 ; 3.921 ; Rise       ; CLK             ;
;  CRT[2]   ; CLK        ; 4.180 ; 4.238 ; Rise       ; CLK             ;
;  CRT[3]   ; CLK        ; 4.213 ; 4.304 ; Rise       ; CLK             ;
;  CRT[4]   ; CLK        ; 3.910 ; 3.969 ; Rise       ; CLK             ;
;  CRT[5]   ; CLK        ; 4.098 ; 4.257 ; Rise       ; CLK             ;
;  CRT[6]   ; CLK        ; 4.040 ; 4.127 ; Rise       ; CLK             ;
;  CRT[7]   ; CLK        ; 4.278 ; 4.361 ; Rise       ; CLK             ;
; MA[*]     ; CLK        ; 3.409 ; 3.481 ; Rise       ; CLK             ;
;  MA[0]    ; CLK        ; 3.954 ; 4.084 ; Rise       ; CLK             ;
;  MA[1]    ; CLK        ; 3.568 ; 3.681 ; Rise       ; CLK             ;
;  MA[2]    ; CLK        ; 3.409 ; 3.481 ; Rise       ; CLK             ;
;  MA[3]    ; CLK        ; 3.443 ; 3.526 ; Rise       ; CLK             ;
;  MA[4]    ; CLK        ; 4.636 ; 4.874 ; Rise       ; CLK             ;
;  MA[5]    ; CLK        ; 4.316 ; 4.515 ; Rise       ; CLK             ;
;  MA[6]    ; CLK        ; 3.931 ; 4.069 ; Rise       ; CLK             ;
;  MA[7]    ; CLK        ; 3.542 ; 3.646 ; Rise       ; CLK             ;
; MOD[*]    ; CLK        ; 3.784 ; 3.837 ; Rise       ; CLK             ;
;  MOD[0]   ; CLK        ; 4.636 ; 4.787 ; Rise       ; CLK             ;
;  MOD[1]   ; CLK        ; 3.945 ; 3.998 ; Rise       ; CLK             ;
;  MOD[2]   ; CLK        ; 3.874 ; 3.898 ; Rise       ; CLK             ;
;  MOD[3]   ; CLK        ; 3.784 ; 3.837 ; Rise       ; CLK             ;
;  MOD[4]   ; CLK        ; 3.989 ; 4.020 ; Rise       ; CLK             ;
;  MOD[5]   ; CLK        ; 4.710 ; 4.894 ; Rise       ; CLK             ;
;  MOD[6]   ; CLK        ; 4.944 ; 5.154 ; Rise       ; CLK             ;
;  MOD[7]   ; CLK        ; 4.262 ; 4.363 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; G_KEY      ; CRT[0]      ; 4.845 ; 4.841 ; 5.242 ; 5.242 ;
; G_KEY      ; CRT[1]      ; 4.274 ; 4.271 ; 4.573 ; 4.573 ;
; G_KEY      ; CRT[2]      ; 4.725 ; 4.721 ; 5.097 ; 5.097 ;
; G_KEY      ; CRT[3]      ; 4.722 ; 4.718 ; 5.094 ; 5.094 ;
; G_KEY      ; CRT[4]      ; 4.577 ; 4.574 ; 4.919 ; 4.919 ;
; G_KEY      ; CRT[5]      ; 4.328 ; 4.325 ; 4.634 ; 4.634 ;
; G_KEY      ; CRT[6]      ; 4.370 ; 4.367 ; 4.678 ; 4.678 ;
; G_KEY      ; CRT[7]      ; 4.845 ; 4.841 ; 5.242 ; 5.242 ;
; G_MEM      ; CRT[0]      ; 5.753 ; 5.749 ; 6.524 ; 6.524 ;
; G_MEM      ; CRT[1]      ; 5.182 ; 5.179 ; 5.855 ; 5.855 ;
; G_MEM      ; CRT[2]      ; 5.633 ; 5.629 ; 6.379 ; 6.379 ;
; G_MEM      ; CRT[3]      ; 5.630 ; 5.626 ; 6.376 ; 6.376 ;
; G_MEM      ; CRT[4]      ; 5.485 ; 5.482 ; 6.201 ; 6.201 ;
; G_MEM      ; CRT[5]      ; 5.236 ; 5.233 ; 5.916 ; 5.916 ;
; G_MEM      ; CRT[6]      ; 5.278 ; 5.275 ; 5.960 ; 5.960 ;
; G_MEM      ; CRT[7]      ; 5.753 ; 5.749 ; 6.524 ; 6.524 ;
; KEY[0]     ; CRT[0]      ; 5.467 ;       ;       ; 6.278 ;
; KEY[1]     ; CRT[1]      ; 4.503 ;       ;       ; 5.201 ;
; KEY[2]     ; CRT[2]      ; 5.013 ;       ;       ; 5.762 ;
; KEY[3]     ; CRT[3]      ; 4.878 ;       ;       ; 5.627 ;
; KEY[4]     ; CRT[4]      ; 4.679 ;       ;       ; 5.428 ;
; KEY[5]     ; CRT[5]      ; 4.748 ;       ;       ; 5.545 ;
; KEY[6]     ; CRT[6]      ; 5.099 ;       ;       ; 5.879 ;
; KEY[7]     ; CRT[7]      ; 4.134 ;       ;       ; 4.467 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; G_KEY      ; CRT[0]      ; 3.877 ; 3.877 ; 4.325 ; 4.267 ;
; G_KEY      ; CRT[1]      ; 3.332 ; 3.332 ; 3.694 ; 3.628 ;
; G_KEY      ; CRT[2]      ; 3.762 ; 3.762 ; 4.076 ; 4.127 ;
; G_KEY      ; CRT[3]      ; 3.759 ; 3.759 ; 4.142 ; 4.124 ;
; G_KEY      ; CRT[4]      ; 3.623 ; 3.618 ; 3.807 ; 3.960 ;
; G_KEY      ; CRT[5]      ; 3.384 ; 3.384 ; 3.752 ; 3.686 ;
; G_KEY      ; CRT[6]      ; 3.424 ; 3.424 ; 3.793 ; 3.727 ;
; G_KEY      ; CRT[7]      ; 3.877 ; 3.877 ; 4.175 ; 4.267 ;
; G_MEM      ; CRT[0]      ; 4.780 ; 4.780 ; 5.595 ; 5.537 ;
; G_MEM      ; CRT[1]      ; 4.235 ; 4.235 ; 4.964 ; 4.898 ;
; G_MEM      ; CRT[2]      ; 4.665 ; 4.665 ; 5.435 ; 5.397 ;
; G_MEM      ; CRT[3]      ; 4.662 ; 4.662 ; 5.452 ; 5.394 ;
; G_MEM      ; CRT[4]      ; 4.526 ; 4.526 ; 5.156 ; 5.230 ;
; G_MEM      ; CRT[5]      ; 4.287 ; 4.287 ; 5.022 ; 4.956 ;
; G_MEM      ; CRT[6]      ; 4.327 ; 4.327 ; 5.063 ; 4.997 ;
; G_MEM      ; CRT[7]      ; 4.780 ; 4.780 ; 5.530 ; 5.537 ;
; KEY[0]     ; CRT[0]      ; 5.293 ;       ;       ; 6.084 ;
; KEY[1]     ; CRT[1]      ; 4.363 ;       ;       ; 5.044 ;
; KEY[2]     ; CRT[2]      ; 4.857 ;       ;       ; 5.589 ;
; KEY[3]     ; CRT[3]      ; 4.755 ;       ;       ; 5.492 ;
; KEY[4]     ; CRT[4]      ; 4.531 ;       ;       ; 5.263 ;
; KEY[5]     ; CRT[5]      ; 4.596 ;       ;       ; 5.373 ;
; KEY[6]     ; CRT[6]      ; 4.936 ;       ;       ; 5.706 ;
; KEY[7]     ; CRT[7]      ; 4.018 ;       ;       ; 4.349 ;
+------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -5.442  ; 0.156 ; N/A      ; N/A     ; -3.201              ;
;  CLK             ; -5.442  ; 0.156 ; N/A      ; N/A     ; -3.201              ;
; Design-wide TNS  ; -49.569 ; 0.0   ; 0.0      ; 0.0     ; -30.901             ;
;  CLK             ; -49.569 ; 0.000 ; N/A      ; N/A     ; -30.901             ;
+------------------+---------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; G_KEY       ; CLK        ; 1.014 ; 1.275 ; Rise       ; CLK             ;
; G_MEM       ; CLK        ; 3.303 ; 3.460 ; Rise       ; CLK             ;
; KEY[*]      ; CLK        ; 3.779 ; 3.936 ; Rise       ; CLK             ;
;  KEY[0]     ; CLK        ; 3.339 ; 3.528 ; Rise       ; CLK             ;
;  KEY[1]     ; CLK        ; 2.615 ; 2.884 ; Rise       ; CLK             ;
;  KEY[2]     ; CLK        ; 3.243 ; 3.480 ; Rise       ; CLK             ;
;  KEY[3]     ; CLK        ; 2.807 ; 2.992 ; Rise       ; CLK             ;
;  KEY[4]     ; CLK        ; 3.049 ; 3.305 ; Rise       ; CLK             ;
;  KEY[5]     ; CLK        ; 2.771 ; 3.038 ; Rise       ; CLK             ;
;  KEY[6]     ; CLK        ; 3.779 ; 3.936 ; Rise       ; CLK             ;
;  KEY[7]     ; CLK        ; 0.909 ; 1.096 ; Rise       ; CLK             ;
; WriteEN_LA  ; CLK        ; 3.058 ; 3.222 ; Rise       ; CLK             ;
; WriteEN_MEM ; CLK        ; 2.393 ; 2.566 ; Rise       ; CLK             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; G_KEY       ; CLK        ; -0.093 ; -0.178 ; Rise       ; CLK             ;
; G_MEM       ; CLK        ; -1.008 ; -1.616 ; Rise       ; CLK             ;
; KEY[*]      ; CLK        ; -0.251 ; -0.455 ; Rise       ; CLK             ;
;  KEY[0]     ; CLK        ; -1.066 ; -1.712 ; Rise       ; CLK             ;
;  KEY[1]     ; CLK        ; -0.938 ; -1.582 ; Rise       ; CLK             ;
;  KEY[2]     ; CLK        ; -1.172 ; -1.866 ; Rise       ; CLK             ;
;  KEY[3]     ; CLK        ; -1.043 ; -1.717 ; Rise       ; CLK             ;
;  KEY[4]     ; CLK        ; -1.122 ; -1.812 ; Rise       ; CLK             ;
;  KEY[5]     ; CLK        ; -0.982 ; -1.657 ; Rise       ; CLK             ;
;  KEY[6]     ; CLK        ; -1.395 ; -2.096 ; Rise       ; CLK             ;
;  KEY[7]     ; CLK        ; -0.251 ; -0.455 ; Rise       ; CLK             ;
; WriteEN_LA  ; CLK        ; -1.054 ; -1.627 ; Rise       ; CLK             ;
; WriteEN_MEM ; CLK        ; -0.909 ; -1.505 ; Rise       ; CLK             ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; CRT[*]    ; CLK        ; 14.750 ; 14.307 ; Rise       ; CLK             ;
;  CRT[0]   ; CLK        ; 14.750 ; 14.307 ; Rise       ; CLK             ;
;  CRT[1]   ; CLK        ; 12.574 ; 12.262 ; Rise       ; CLK             ;
;  CRT[2]   ; CLK        ; 13.078 ; 12.748 ; Rise       ; CLK             ;
;  CRT[3]   ; CLK        ; 13.335 ; 13.051 ; Rise       ; CLK             ;
;  CRT[4]   ; CLK        ; 12.720 ; 12.333 ; Rise       ; CLK             ;
;  CRT[5]   ; CLK        ; 13.088 ; 12.860 ; Rise       ; CLK             ;
;  CRT[6]   ; CLK        ; 12.850 ; 12.526 ; Rise       ; CLK             ;
;  CRT[7]   ; CLK        ; 13.451 ; 13.062 ; Rise       ; CLK             ;
; MA[*]     ; CLK        ; 9.619  ; 9.511  ; Rise       ; CLK             ;
;  MA[0]    ; CLK        ; 8.477  ; 8.284  ; Rise       ; CLK             ;
;  MA[1]    ; CLK        ; 7.724  ; 7.546  ; Rise       ; CLK             ;
;  MA[2]    ; CLK        ; 7.328  ; 7.136  ; Rise       ; CLK             ;
;  MA[3]    ; CLK        ; 7.410  ; 7.227  ; Rise       ; CLK             ;
;  MA[4]    ; CLK        ; 9.619  ; 9.511  ; Rise       ; CLK             ;
;  MA[5]    ; CLK        ; 8.797  ; 8.732  ; Rise       ; CLK             ;
;  MA[6]    ; CLK        ; 8.533  ; 8.310  ; Rise       ; CLK             ;
;  MA[7]    ; CLK        ; 7.697  ; 7.465  ; Rise       ; CLK             ;
; MOD[*]    ; CLK        ; 14.211 ; 14.103 ; Rise       ; CLK             ;
;  MOD[0]   ; CLK        ; 14.075 ; 13.600 ; Rise       ; CLK             ;
;  MOD[1]   ; CLK        ; 12.606 ; 12.299 ; Rise       ; CLK             ;
;  MOD[2]   ; CLK        ; 12.284 ; 11.991 ; Rise       ; CLK             ;
;  MOD[3]   ; CLK        ; 12.435 ; 12.068 ; Rise       ; CLK             ;
;  MOD[4]   ; CLK        ; 12.748 ; 12.329 ; Rise       ; CLK             ;
;  MOD[5]   ; CLK        ; 13.844 ; 13.662 ; Rise       ; CLK             ;
;  MOD[6]   ; CLK        ; 14.211 ; 14.103 ; Rise       ; CLK             ;
;  MOD[7]   ; CLK        ; 13.443 ; 13.010 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; CRT[*]    ; CLK        ; 3.856 ; 3.921 ; Rise       ; CLK             ;
;  CRT[0]   ; CLK        ; 4.946 ; 5.093 ; Rise       ; CLK             ;
;  CRT[1]   ; CLK        ; 3.856 ; 3.921 ; Rise       ; CLK             ;
;  CRT[2]   ; CLK        ; 4.180 ; 4.238 ; Rise       ; CLK             ;
;  CRT[3]   ; CLK        ; 4.213 ; 4.304 ; Rise       ; CLK             ;
;  CRT[4]   ; CLK        ; 3.910 ; 3.969 ; Rise       ; CLK             ;
;  CRT[5]   ; CLK        ; 4.098 ; 4.257 ; Rise       ; CLK             ;
;  CRT[6]   ; CLK        ; 4.040 ; 4.127 ; Rise       ; CLK             ;
;  CRT[7]   ; CLK        ; 4.278 ; 4.361 ; Rise       ; CLK             ;
; MA[*]     ; CLK        ; 3.409 ; 3.481 ; Rise       ; CLK             ;
;  MA[0]    ; CLK        ; 3.954 ; 4.084 ; Rise       ; CLK             ;
;  MA[1]    ; CLK        ; 3.568 ; 3.681 ; Rise       ; CLK             ;
;  MA[2]    ; CLK        ; 3.409 ; 3.481 ; Rise       ; CLK             ;
;  MA[3]    ; CLK        ; 3.443 ; 3.526 ; Rise       ; CLK             ;
;  MA[4]    ; CLK        ; 4.636 ; 4.874 ; Rise       ; CLK             ;
;  MA[5]    ; CLK        ; 4.316 ; 4.515 ; Rise       ; CLK             ;
;  MA[6]    ; CLK        ; 3.931 ; 4.069 ; Rise       ; CLK             ;
;  MA[7]    ; CLK        ; 3.542 ; 3.646 ; Rise       ; CLK             ;
; MOD[*]    ; CLK        ; 3.784 ; 3.837 ; Rise       ; CLK             ;
;  MOD[0]   ; CLK        ; 4.636 ; 4.787 ; Rise       ; CLK             ;
;  MOD[1]   ; CLK        ; 3.945 ; 3.998 ; Rise       ; CLK             ;
;  MOD[2]   ; CLK        ; 3.874 ; 3.898 ; Rise       ; CLK             ;
;  MOD[3]   ; CLK        ; 3.784 ; 3.837 ; Rise       ; CLK             ;
;  MOD[4]   ; CLK        ; 3.989 ; 4.020 ; Rise       ; CLK             ;
;  MOD[5]   ; CLK        ; 4.710 ; 4.894 ; Rise       ; CLK             ;
;  MOD[6]   ; CLK        ; 4.944 ; 5.154 ; Rise       ; CLK             ;
;  MOD[7]   ; CLK        ; 4.262 ; 4.363 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; G_KEY      ; CRT[0]      ; 8.636  ; 9.115  ; 9.459  ; 8.395  ;
; G_KEY      ; CRT[1]      ; 7.227  ; 7.412  ; 7.668  ; 7.091  ;
; G_KEY      ; CRT[2]      ; 8.338  ; 8.338  ; 8.225  ; 8.094  ;
; G_KEY      ; CRT[3]      ; 8.321  ; 8.321  ; 8.269  ; 8.099  ;
; G_KEY      ; CRT[4]      ; 7.942  ; 7.942  ; 7.868  ; 7.731  ;
; G_KEY      ; CRT[5]      ; 7.465  ; 7.842  ; 8.026  ; 7.263  ;
; G_KEY      ; CRT[6]      ; 7.521  ; 7.521  ; 7.709  ; 7.326  ;
; G_KEY      ; CRT[7]      ; 8.636  ; 8.636  ; 8.526  ; 8.395  ;
; G_MEM      ; CRT[0]      ; 10.692 ; 11.132 ; 11.617 ; 10.561 ;
; G_MEM      ; CRT[1]      ; 9.283  ; 9.521  ; 9.992  ; 9.257  ;
; G_MEM      ; CRT[2]      ; 10.394 ; 10.394 ; 10.495 ; 10.260 ;
; G_MEM      ; CRT[3]      ; 10.377 ; 10.513 ; 10.856 ; 10.265 ;
; G_MEM      ; CRT[4]      ; 9.998  ; 9.998  ; 10.034 ; 9.897  ;
; G_MEM      ; CRT[5]      ; 9.521  ; 9.952  ; 10.351 ; 9.429  ;
; G_MEM      ; CRT[6]      ; 9.577  ; 9.996  ; 10.477 ; 9.492  ;
; G_MEM      ; CRT[7]      ; 10.692 ; 10.692 ; 10.738 ; 10.561 ;
; KEY[0]     ; CRT[0]      ; 11.642 ;        ;        ; 11.629 ;
; KEY[1]     ; CRT[1]      ; 9.449  ;        ;        ; 9.538  ;
; KEY[2]     ; CRT[2]      ; 10.581 ;        ;        ; 10.614 ;
; KEY[3]     ; CRT[3]      ; 10.203 ;        ;        ; 10.202 ;
; KEY[4]     ; CRT[4]      ; 9.855  ;        ;        ; 9.930  ;
; KEY[5]     ; CRT[5]      ; 9.959  ;        ;        ; 10.113 ;
; KEY[6]     ; CRT[6]      ; 10.861 ;        ;        ; 10.825 ;
; KEY[7]     ; CRT[7]      ; 8.458  ;        ;        ; 8.355  ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; G_KEY      ; CRT[0]      ; 3.877 ; 3.877 ; 4.325 ; 4.267 ;
; G_KEY      ; CRT[1]      ; 3.332 ; 3.332 ; 3.694 ; 3.628 ;
; G_KEY      ; CRT[2]      ; 3.762 ; 3.762 ; 4.076 ; 4.127 ;
; G_KEY      ; CRT[3]      ; 3.759 ; 3.759 ; 4.142 ; 4.124 ;
; G_KEY      ; CRT[4]      ; 3.623 ; 3.618 ; 3.807 ; 3.960 ;
; G_KEY      ; CRT[5]      ; 3.384 ; 3.384 ; 3.752 ; 3.686 ;
; G_KEY      ; CRT[6]      ; 3.424 ; 3.424 ; 3.793 ; 3.727 ;
; G_KEY      ; CRT[7]      ; 3.877 ; 3.877 ; 4.175 ; 4.267 ;
; G_MEM      ; CRT[0]      ; 4.780 ; 4.780 ; 5.595 ; 5.537 ;
; G_MEM      ; CRT[1]      ; 4.235 ; 4.235 ; 4.964 ; 4.898 ;
; G_MEM      ; CRT[2]      ; 4.665 ; 4.665 ; 5.435 ; 5.397 ;
; G_MEM      ; CRT[3]      ; 4.662 ; 4.662 ; 5.452 ; 5.394 ;
; G_MEM      ; CRT[4]      ; 4.526 ; 4.526 ; 5.156 ; 5.230 ;
; G_MEM      ; CRT[5]      ; 4.287 ; 4.287 ; 5.022 ; 4.956 ;
; G_MEM      ; CRT[6]      ; 4.327 ; 4.327 ; 5.063 ; 4.997 ;
; G_MEM      ; CRT[7]      ; 4.780 ; 4.780 ; 5.530 ; 5.537 ;
; KEY[0]     ; CRT[0]      ; 5.293 ;       ;       ; 6.084 ;
; KEY[1]     ; CRT[1]      ; 4.363 ;       ;       ; 5.044 ;
; KEY[2]     ; CRT[2]      ; 4.857 ;       ;       ; 5.589 ;
; KEY[3]     ; CRT[3]      ; 4.755 ;       ;       ; 5.492 ;
; KEY[4]     ; CRT[4]      ; 4.531 ;       ;       ; 5.263 ;
; KEY[5]     ; CRT[5]      ; 4.596 ;       ;       ; 5.373 ;
; KEY[6]     ; CRT[6]      ; 4.936 ;       ;       ; 5.706 ;
; KEY[7]     ; CRT[7]      ; 4.018 ;       ;       ; 4.349 ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; CRT[7]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; CRT[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; CRT[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; CRT[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; CRT[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; CRT[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; CRT[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; CRT[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; MA[7]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; MA[6]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; MA[5]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; MA[4]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; MA[3]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; MA[2]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; MA[1]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; MA[0]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; MOD[7]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; MOD[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; MOD[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; MOD[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; MOD[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; MOD[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; MOD[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; MOD[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; KEY[7]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; G_KEY                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; G_MEM                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[6]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[5]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[4]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[3]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[2]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[1]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLK                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; WriteEN_LA              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; WriteEN_MEM             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; CRT[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-007 V                  ; 2.34 V              ; -0.00494 V          ; 0.078 V                              ; 0.02 V                               ; 9.09e-010 s                 ; 8.86e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-007 V                 ; 2.34 V             ; -0.00494 V         ; 0.078 V                             ; 0.02 V                              ; 9.09e-010 s                ; 8.86e-010 s                ; Yes                       ; Yes                       ;
; CRT[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; CRT[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; CRT[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; CRT[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-007 V                  ; 2.34 V              ; -0.00494 V          ; 0.078 V                              ; 0.02 V                               ; 9.09e-010 s                 ; 8.86e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-007 V                 ; 2.34 V             ; -0.00494 V         ; 0.078 V                             ; 0.02 V                              ; 9.09e-010 s                ; 8.86e-010 s                ; Yes                       ; Yes                       ;
; CRT[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-007 V                  ; 2.34 V              ; -0.00494 V          ; 0.078 V                              ; 0.02 V                               ; 9.09e-010 s                 ; 8.86e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-007 V                 ; 2.34 V             ; -0.00494 V         ; 0.078 V                             ; 0.02 V                              ; 9.09e-010 s                ; 8.86e-010 s                ; Yes                       ; Yes                       ;
; CRT[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; CRT[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-007 V                  ; 2.34 V              ; -0.00494 V          ; 0.078 V                              ; 0.02 V                               ; 9.09e-010 s                 ; 8.86e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-007 V                 ; 2.34 V             ; -0.00494 V         ; 0.078 V                             ; 0.02 V                              ; 9.09e-010 s                ; 8.86e-010 s                ; Yes                       ; Yes                       ;
; MA[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-007 V                  ; 2.34 V              ; -0.00569 V          ; 0.066 V                              ; 0.016 V                              ; 6.89e-010 s                 ; 6.77e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-007 V                 ; 2.34 V             ; -0.00569 V         ; 0.066 V                             ; 0.016 V                             ; 6.89e-010 s                ; 6.77e-010 s                ; Yes                       ; Yes                       ;
; MA[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; MA[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-007 V                  ; 2.33 V              ; -0.00205 V          ; 0.092 V                              ; 0.051 V                              ; 3.98e-009 s                 ; 3.76e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-007 V                 ; 2.33 V             ; -0.00205 V         ; 0.092 V                             ; 0.051 V                             ; 3.98e-009 s                ; 3.76e-009 s                ; Yes                       ; Yes                       ;
; MA[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-007 V                  ; 2.33 V              ; -0.00205 V          ; 0.092 V                              ; 0.051 V                              ; 3.98e-009 s                 ; 3.76e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-007 V                 ; 2.33 V             ; -0.00205 V         ; 0.092 V                             ; 0.051 V                             ; 3.98e-009 s                ; 3.76e-009 s                ; Yes                       ; Yes                       ;
; MA[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; MA[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; MA[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-007 V                  ; 2.34 V              ; -0.00569 V          ; 0.066 V                              ; 0.016 V                              ; 6.89e-010 s                 ; 6.77e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-007 V                 ; 2.34 V             ; -0.00569 V         ; 0.066 V                             ; 0.016 V                             ; 6.89e-010 s                ; 6.77e-010 s                ; Yes                       ; Yes                       ;
; MA[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-007 V                  ; 2.34 V              ; -0.00494 V          ; 0.078 V                              ; 0.02 V                               ; 9.09e-010 s                 ; 8.86e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-007 V                 ; 2.34 V             ; -0.00494 V         ; 0.078 V                             ; 0.02 V                              ; 9.09e-010 s                ; 8.86e-010 s                ; Yes                       ; Yes                       ;
; MOD[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; MOD[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-007 V                  ; 2.33 V              ; -0.00205 V          ; 0.092 V                              ; 0.051 V                              ; 3.98e-009 s                 ; 3.76e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-007 V                 ; 2.33 V             ; -0.00205 V         ; 0.092 V                             ; 0.051 V                             ; 3.98e-009 s                ; 3.76e-009 s                ; Yes                       ; Yes                       ;
; MOD[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.33 V              ; -0.00201 V          ; 0.092 V                              ; 0.05 V                               ; 3.78e-009 s                 ; 3.59e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.33 V             ; -0.00201 V         ; 0.092 V                             ; 0.05 V                              ; 3.78e-009 s                ; 3.59e-009 s                ; Yes                       ; Yes                       ;
; MOD[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-007 V                  ; 2.34 V              ; -0.00494 V          ; 0.078 V                              ; 0.02 V                               ; 9.09e-010 s                 ; 8.86e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-007 V                 ; 2.34 V             ; -0.00494 V         ; 0.078 V                             ; 0.02 V                              ; 9.09e-010 s                ; 8.86e-010 s                ; Yes                       ; Yes                       ;
; MOD[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; MOD[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-007 V                  ; 2.34 V              ; -0.00494 V          ; 0.078 V                              ; 0.02 V                               ; 9.09e-010 s                 ; 8.86e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-007 V                 ; 2.34 V             ; -0.00494 V         ; 0.078 V                             ; 0.02 V                              ; 9.09e-010 s                ; 8.86e-010 s                ; Yes                       ; Yes                       ;
; MOD[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-007 V                  ; 2.34 V              ; -0.00494 V          ; 0.078 V                              ; 0.02 V                               ; 9.09e-010 s                 ; 8.86e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-007 V                 ; 2.34 V             ; -0.00494 V         ; 0.078 V                             ; 0.02 V                              ; 9.09e-010 s                ; 8.86e-010 s                ; Yes                       ; Yes                       ;
; MOD[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-007 V                  ; 2.34 V              ; -0.00569 V          ; 0.066 V                              ; 0.016 V                              ; 6.89e-010 s                 ; 6.77e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-007 V                 ; 2.34 V             ; -0.00569 V         ; 0.066 V                             ; 0.016 V                             ; 6.89e-010 s                ; 6.77e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.53e-007 V                  ; 2.34 V              ; -0.00834 V          ; 0.106 V                              ; 0.015 V                              ; 6.53e-010 s                 ; 5.54e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.53e-007 V                 ; 2.34 V             ; -0.00834 V         ; 0.106 V                             ; 0.015 V                             ; 6.53e-010 s                ; 5.54e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.51e-007 V                  ; 2.34 V              ; -0.0034 V           ; 0.118 V                              ; 0.019 V                              ; 8.67e-010 s                 ; 1.08e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.51e-007 V                 ; 2.34 V             ; -0.0034 V          ; 0.118 V                             ; 0.019 V                             ; 8.67e-010 s                ; 1.08e-009 s                ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; CRT[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.71 V              ; -0.0352 V           ; 0.253 V                              ; 0.07 V                               ; 4.96e-010 s                 ; 5.19e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.71 V             ; -0.0352 V          ; 0.253 V                             ; 0.07 V                              ; 4.96e-010 s                ; 5.19e-010 s                ; No                        ; Yes                       ;
; CRT[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; CRT[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; CRT[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; CRT[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.71 V              ; -0.0352 V           ; 0.253 V                              ; 0.07 V                               ; 4.96e-010 s                 ; 5.19e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.71 V             ; -0.0352 V          ; 0.253 V                             ; 0.07 V                              ; 4.96e-010 s                ; 5.19e-010 s                ; No                        ; Yes                       ;
; CRT[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.71 V              ; -0.0352 V           ; 0.253 V                              ; 0.07 V                               ; 4.96e-010 s                 ; 5.19e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.71 V             ; -0.0352 V          ; 0.253 V                             ; 0.07 V                              ; 4.96e-010 s                ; 5.19e-010 s                ; No                        ; Yes                       ;
; CRT[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; CRT[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.71 V              ; -0.0352 V           ; 0.253 V                              ; 0.07 V                               ; 4.96e-010 s                 ; 5.19e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.71 V             ; -0.0352 V          ; 0.253 V                             ; 0.07 V                              ; 4.96e-010 s                ; 5.19e-010 s                ; No                        ; Yes                       ;
; MA[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.72 V              ; -0.0402 V           ; 0.163 V                              ; 0.079 V                              ; 4.51e-010 s                 ; 4.33e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.72 V             ; -0.0402 V          ; 0.163 V                             ; 0.079 V                             ; 4.51e-010 s                ; 4.33e-010 s                ; No                        ; Yes                       ;
; MA[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; MA[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-009 s                 ; 2.37e-009 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-009 s                ; 2.37e-009 s                ; No                        ; Yes                       ;
; MA[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-009 s                 ; 2.37e-009 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-009 s                ; 2.37e-009 s                ; No                        ; Yes                       ;
; MA[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; MA[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; MA[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.72 V              ; -0.0402 V           ; 0.163 V                              ; 0.079 V                              ; 4.51e-010 s                 ; 4.33e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.72 V             ; -0.0402 V          ; 0.163 V                             ; 0.079 V                             ; 4.51e-010 s                ; 4.33e-010 s                ; No                        ; Yes                       ;
; MA[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.71 V              ; -0.0352 V           ; 0.253 V                              ; 0.07 V                               ; 4.96e-010 s                 ; 5.19e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.71 V             ; -0.0352 V          ; 0.253 V                             ; 0.07 V                              ; 4.96e-010 s                ; 5.19e-010 s                ; No                        ; Yes                       ;
; MOD[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; MOD[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-009 s                 ; 2.37e-009 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-009 s                ; 2.37e-009 s                ; No                        ; Yes                       ;
; MOD[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-009 s                 ; 2.29e-009 s                 ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-009 s                ; 2.29e-009 s                ; No                        ; Yes                       ;
; MOD[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.71 V              ; -0.0352 V           ; 0.253 V                              ; 0.07 V                               ; 4.96e-010 s                 ; 5.19e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.71 V             ; -0.0352 V          ; 0.253 V                             ; 0.07 V                              ; 4.96e-010 s                ; 5.19e-010 s                ; No                        ; Yes                       ;
; MOD[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; MOD[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.71 V              ; -0.0352 V           ; 0.253 V                              ; 0.07 V                               ; 4.96e-010 s                 ; 5.19e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.71 V             ; -0.0352 V          ; 0.253 V                             ; 0.07 V                              ; 4.96e-010 s                ; 5.19e-010 s                ; No                        ; Yes                       ;
; MOD[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.71 V              ; -0.0352 V           ; 0.253 V                              ; 0.07 V                               ; 4.96e-010 s                 ; 5.19e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.71 V             ; -0.0352 V          ; 0.253 V                             ; 0.07 V                              ; 4.96e-010 s                ; 5.19e-010 s                ; No                        ; Yes                       ;
; MOD[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.72 V              ; -0.0402 V           ; 0.163 V                              ; 0.079 V                              ; 4.51e-010 s                 ; 4.33e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.72 V             ; -0.0402 V          ; 0.163 V                             ; 0.079 V                             ; 4.51e-010 s                ; 4.33e-010 s                ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.19e-008 V                  ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-010 s                  ; 3.01e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.19e-008 V                 ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-010 s                 ; 3.01e-010 s                ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-008 V                  ; 2.7 V               ; -0.0208 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-010 s                 ; 6.71e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-008 V                 ; 2.7 V              ; -0.0208 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-010 s                ; 6.71e-010 s                ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 70       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 70       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 12    ; 12   ;
; Unconstrained Input Port Paths  ; 68    ; 68   ;
; Unconstrained Output Ports      ; 24    ; 24   ;
; Unconstrained Output Port Paths ; 80    ; 80   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Mon Oct 10 00:24:46 2022
Info: Command: quartus_sta COExp -c COExp
Info: qsta_default_script.tcl version: #1
Warning: Ignored assignments for entity "COExp" -- entity does not exist in design
    Warning: Assignment for entity set_global_assignment -name LL_ROOT_REGION ON -entity COExp -section_id "Root Region" was ignored
    Warning: Assignment for entity set_global_assignment -name LL_MEMBER_STATE LOCKED -entity COExp -section_id "Root Region" was ignored
Info: Core supply voltage is 1.2V
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Critical Warning: Synopsys Design Constraints File file not found: 'COExp.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name CLK CLK
Info: No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -hold 0.020
Info: Analyzing Slow 1200mV 85C Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -5.442
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -5.442       -49.569 CLK 
Info: Worst-case hold slack is 0.463
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.463         0.000 CLK 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.201
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.201       -30.901 CLK 
Info: Analyzing Slow 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -5.009
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -5.009       -44.794 CLK 
Info: Worst-case hold slack is 0.439
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.439         0.000 CLK 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.201
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.201       -30.901 CLK 
Info: Analyzing Fast 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -1.610
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.610       -12.623 CLK 
Info: Worst-case hold slack is 0.156
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.156         0.000 CLK 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -17.079 CLK 
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 282 megabytes
    Info: Processing ended: Mon Oct 10 00:24:48 2022
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


