# Diseño y Construcción del Simulador {#desarrollo}
En este capítulo se describe el proceso de diseño y desarrollo de una herramienta de simulación específica para la arquitectura x86, destinada a facilitar la enseñanza de los principios de arquitectura de computadoras. Se detalla tanto la justificación del diseño como los pasos seguidos para su construcción y validación.

En el capitulo anterior, se Estudió y evaluó diferentes herramientas actuales de simulación destinadas a apoyar la enseñanza de la arquitectura x86. Este objetivo se cumplió mediante una revisión exhaustiva de las herramientas de simulación disponibles y posterior publicación de los resultados.

Para cumplir con este objetivo específico, la herramienta debe satisfacer una serie de requisitos previamente establecidos. A partir de estos, se diseña la arquitectura, se desarrolla el simulador, y se realizan pruebas exhaustivas para validar su funcionalidad.

## Requisitos de la Herramienta
La herramienta debe cumplir con los siguientes requisitos:
1. **Visión global de la estructura y funcionamiento de la computadora:**
   - Mostrar la estructura completa de la computadora (CPU, bus, memoria y E/S) durante la ejecución de programas, destacando componentes relevantes.

2. **Generación y ejecución de programas escritos en ensamblador:**
   - Permitir tanto la ejecución paso a paso como completa, facilitando la comprensión de cada instrucción.

3. **Repertorio de instrucciones x86 reducido y habilitado progresivamente:**
   - Seleccionar un subconjunto esencial de instrucciones x86, habilitándolas progresivamente según avance el contenido de la asignatura.

4. **Simulación visual e interactiva de micropasos de una instrucción:**
    - Utilizar el lenguaje de transferencia entre registros (RTL) para describir el flujo de datos, facilitando la comprensión del ciclo básico de una instrucción. Correr un programa y que se ilumine  cada componente durante la ejecución de un programa.

5. **Gestión básica de interrupciones y comunicación con periféricos:**
    - Incorporar un vector de interrupción predefinido para interactuar con el teclado y monitor. Incluir instrucciones IN y OUT, y un módulo de E/S simplificado.

6. **Medidas de rendimiento sobre la ejecución de un programa:**
    - Proveer información sobre tiempo de ciclo, tiempo de CPU y CPI de un programa. 

## Arquitectura propuesta
La arquitectura propuesta, de 8 bits, es una versión simplificada de la x86, diseñada con un repertorio de instrucciones reducido y un conjunto de componentes fundamentales. Esta simplificación permite a los estudiantes comprender conceptos clave como el formato de instrucciones, modos de direccionamiento y el ciclo de búsqueda y ejecución. Este enfoque facilita un aprendizaje progresivo y accesible para los estudiantes.
La decisión de simplificar el conjunto de instrucciones y la arquitectura del simulador desarrollado para este proyecto se fundamenta en principios pedagógicos que buscan facilitar el aprendizaje de conceptos fundamentales de la arquitectura x86.
La arquitectura x86 es notoriamente compleja, con un conjunto de instrucciones extenso y diversas características avanzadas que pueden resultar abrumadoras para los estudiantes que se inician en el estudio de la arquitectura de computadoras. Al simplificar el conjunto de instrucciones y reducir la complejidad de la arquitectura en el simulador, se busca disminuir la carga cognitiva que los estudiantes deben manejar, permitiéndoles enfocarse en entender los principios básicos sin distracciones innecesarias.

La simplificación permite que el simulador se centre en los aspectos esenciales de la arquitectura x86, como el ciclo de instrucción, la interacción entre los distintos componentes de la CPU, y el flujo básico de datos dentro del sistema. Al eliminar instrucciones y características avanzadas que no son cruciales para la comprensión de estos fundamentos, los estudiantes pueden desarrollar una comprensión sólida de los conceptos clave antes de abordar las complejidades adicionales de la arquitectura x86 completa.

El diseño del simulador también está alineado con un enfoque de aprendizaje progresivo, en el cual los estudiantes pueden comenzar con un conjunto de instrucciones reducido y una arquitectura simplificada, y luego avanzar hacia simuladores y herramientas más complejas que modelan la arquitectura x86 en su totalidad. Esta progresión gradual es pedagógicamente sólida, ya que permite a los estudiantes construir sobre conocimientos previos y asimilar conceptos más avanzados a medida que se sienten más cómodos con los fundamentos.

Un conjunto de instrucciones simplificado facilita la implementación de ejercicios y prácticas que los estudiantes pueden completar en un tiempo razonable y con un nivel de esfuerzo que es manejable. Esto es crucial para el aprendizaje práctico, ya que los estudiantes pueden experimentar con el simulador, cometer errores, y aprender de ellos sin enfrentarse a la frustración que podría derivarse de una complejidad excesiva.

Finalmente, al utilizar un simulador con una arquitectura simplificada, se fomenta el pensamiento crítico entre los estudiantes, ya que estos pueden cuestionar y analizar las diferencias entre el modelo simplificado y la arquitectura x86 real. Este contraste impulsa a los estudiantes a reflexionar sobre las razones detrás de las características más complejas de la arquitectura x86, lo que enriquece su comprensión y les permite apreciar mejor la sofisticación de los sistemas reales.

En resumen, la simplificación del conjunto de instrucciones y la arquitectura en el simulador no es un sacrificio de precisión, sino una estrategia pedagógica deliberada para mejorar la comprensión de los estudiantes. Estas decisiones de diseño están orientadas a hacer que los conceptos fundamentales sean más accesibles y comprensibles, lo cual es esencial para establecer una base sólida en la arquitectura x86 antes de abordar su complejidad total.

Consta de los siguientes componentes:

### Componentes
Procesador o CPU cuenta con las siguientes características:

```{r arq, echo=FALSE, message=FALSE, warning=FALSE}
library(knitr)

# Crear el data frame con los datos del cuadro
arq <- data.frame(
  `Arquitectura` = c("Arquitectura", 
                         "Registros", 
                         "", 
                         "", 
                         "", 
                         "Memoria", 
                         "Buses", 
                         "Instrucciones", 
                         ""),
  `Características` = c("- von Neumann, memoria de datos e instrucciones compartidas.",
                        "- 4 registros de propósito general, `AL`, `BL`, `DL` y `DL` de 8 bits.",
                        "- 2 registros de propósito específico `IP` y `SP`.",
                        "- 1 registro de estado para las banderas `RS`.",
                        "- 2 registros Buffer entre CPU y memoria `MAR`: buffer de direcciones y `MBR`: buffer de datos.",
                        "- contiene 256 posiciones y cada una contiene un byte.",
                        "- Bus de datos y direcciones de 8 bits.",
                        "- Tamaño de instrucciones variable de 1, 2 y 3 bytes.",
                        "- 16 instrucciones soportadas."),
  stringsAsFactors = FALSE
)

# Convertir a HTML
kable(arq, format = "markdown", align = "l", col.names = c("Arquitectura", "Características"), 
      caption = "Arquitectura x86 propuesta", escape = FALSE)
```

### Repertorio de instrucciones
El repertorio de instrucciones x86 propuesto para facilitar el aprendizaje y la enseñanza de la arquitectura x86 para aquellos que están recién familiarizándose con este conjunto de instrucciones, es un repertorio ficticio basado en la arquitectura x86, para facilitar el aprendizaje se decidió simplificar los conceptos a un repertorio de 8 bits para un mejor entendimiento.

#### Primera etapa
En un primera instancia se presentaran solo algunas instrucciones necesarias para desarrollar los primeros contenidos de la asignatura:

```{r setreducido, echo=FALSE, message=FALSE, warning=FALSE}
library(knitr)

# Crear los datos
setreducido <- data.frame(
  Instrucciones = c(
    "Transferencia de datos", 
    "", 
    "", 
    "Pocesamiento de datos",
    "", 
    "", 
    "Control de flujo",
    "",
    ""  
  ),
  `Código operación` = c(
    "{0, 1, 2}",
    "", 
    "", 
    "{3, 4, 5}",
    "{6, 7, 8}",
    "{9, 10, 11}",
    "{12}",
    "",
    "" 
  ),
  `Nemónico` = c(
    "MOV ",
    "",
    "",
    "ADD",
    "SUB",
    "CMP", 
    "JMP", 
    "JZ ",
    "JC "
  ),
  Acción = c( "0- Copiar entre registros",
    "1- Cargar a registro",
    "2- Almacenar en memoria",
    "3-4-5 Sumar",
    "6-7-8 Restar",
    "9-10-11 Comparar",
    "12-a Salto incondicional ",
    "12-b Salto condicional si Z=1",
    "12-c Salto condicional si C=1"
  )
)

# Convertir a HTML
kable(setreducido, format = "markdown", align = "l", col.names = c("Instrucciones", "Código operación", "nemónico", "Acción"), 
      caption = "Tabla de Instrucciones y Códigos de Operación de la Arquitectura x86")
```

##### Formato de instrucciones
El formato de las instrucciones propuesto para la enseñanza de la arquitectura es una simplificación de la arquitectura x86, siendo este último un set CISC (conjunto de repertorio de instrucciones complejas) las instrucciones tienen diferente tamaño para poder aplicar estos conceptos a la enseñanza se representa un repertorio de instrucciones simplificado. 
Primero veremos la codificaciones de 4 tipos de instrucciones.

```{r codtreducido, echo=FALSE, message=FALSE, warning=FALSE}
library(knitr)


# Crear un dataframe con los datos
codtreducido <- data.frame(
  Caso = c("A: entre registros", "B: Cargar a registro", "C: Almacenar en memoria", "D: control de flujo"),
  Codificación = c("---- XXYY", "---- XX00 DDDDDDDD", "---- 00YY DDDDDDDD", "---- ffff DDDDDDDD"),
  Parámetros = c(
    "XX = Registro destino, YY = Registro fuente",
    "XX = Registro destino, D = Dirección de memoria",
    "YY = Registro fuente, D = Dirección de memoria",
    "ffff = funcionalidad, D = Dirección de memoria"
  )
)
kable(codtreducido, format = "markdown", align = "l", col.names = c("Casos", "Codificación", "Parámetros"), 
      caption = "Tabla de codififación de instrucciones")
```


Considerando:

  - `A`: operaciones entre registros del procesador.

  - `B`: operaciones que cargan en registros del procesado.

  - `C`: operaciones que almacenan en memoria.

  - `D`: operaciones de control de flujo del programa.

  - `----`: Código de operación de la instrucción.

  - `XX` o `YY`: Índices de registros, número entre `0` y `3`.

  - `D`: Dirección de memoria, número de 8 bits.

  - `ffff`: representan el comportamiento de la instrucción.

  - Las instruciones de transferencia y de procesamiento soportan los formatos `A`, `B` y `C`.

  - Las instruciones de control de flujo soportan el formato `D`. 

#### Registros (Banco de Registros)

```{r tabla_registros, echo=FALSE, message=FALSE, warning=FALSE}
library(knitr)

# Crear un dataframe con los datos
tabla_registros <- data.frame(
  Registro = c("AL", "BL", "CL", "DL"),
  Binario = c("00", "01", "10", "11"),
  Decimal = c(0, 1, 2, 3)
)

# Imprimir la tabla en formato markdown
kable(tabla_registros, format = "markdown", col.names = c("Número de registros (R)", "Binario", "Decimal"))
```
##### Modos de direccionamientos

Los siguientes tipos de direccionamiento son utilizados en las instrucciones de esta CPU para referenciar a los operandos involucrados en la instrucción:

| Operando | tipo | 
| --- | --- |
| `Rx`,`Ry`| Registro a registro: los operandos de la instrucción son registros |
| `[M]`|	Directo: un operando de la instruccion es el contenido de una dirección de memoria, se accede a un contenido de memoria |
| `M`|	Inmediato: el operando fuente de la instrucción es un valor contenido en la misma instrucción |

Se puede implementar las siguientes instrucciones con estos modos de direccionamiento y formato de instrucciones:

```{r tabla_instrucciones, echo=FALSE, message=FALSE, warning=FALSE}
library(knitr)

# Crear un dataframe con los datos
tabla_instrucciones <- data.frame(
  `#` = c(0, 1, 2, 3, 4, 5, 6, 7, 8, 9, "A", "B", "C", "C", "C"),
  Instrucción = c("MOV Rx, Ry", "MOV Rx, [M]", "MOV [M], Ry", "ADD Rx, Ry", "ADD Rx, [M]", "ADD [M], Ry", "SUB Rx, Ry", "SUB Rx, [M]", "SUB [M], Ry", "CMP Rx, Ry", "CMP Rx, [M]", "CMP [M], Ry", "JMP M", "JC M", "JZ M"),
  Acción = c(
    "Rx ← Ry",
    "Rx ← Mem[Dirección]",
    "Mem[Dirección] ← Rx",
    "Rx ← Rx + Ry",
    "Rx ← Rx + Mem[Dirección]",
    "Mem[Dirección] ← Mem[Dirección] + Ry",
    "Rx ← Rx - Ry",
    "Rx ← Rx - Mem[Dirección]",
    "Mem[Dirección] ← Mem[Dirección] - Ry",
    "Modifica flags de Rx - Ry",
    "Modifica flags de Rx - Mem[Dirección]",
    "Modifica flags de Mem[Dirección] - Ry",
    "IP ← Dirección",
    "Si flag C=1 entonces IP ← Dirección",
    "Si flag Z=1 entonces IP ← Dirección"
  ),
  Codificación = c(
    "0000 XXYY",
    "0001 00YY DDDDDDDD",
    "0010 XX00 DDDDDDDD",
    "0011 XXYY",
    "0100 00YY DDDDDDDD",
    "0101 XX00 DDDDDDDD",
    "0110 XXYY",
    "0111 00YY DDDDDDDD",
    "1000 XX00 DDDDDDDD",
    "1001 XXYY",
    "1010 00YY DDDDDDDD",
    "1011 XX00 DDDDDDDD",
    "1100 0000 DDDDDDDD",
    "1100 0001 DDDDDDDD",
    "1100 0011 DDDDDDDD"
  )
)

# Imprimir la tabla en formato markdown
kable(tabla_instrucciones, format = "markdown", col.names = c("#", "Instrucción", "Acción", "Codificación"))
```

### Segunda etapa
En un segunda instancia se amplian los modos de direccionamiento de las instrucciones y se incorporan nuevos formato de instrucciones y modos de direccionamiento.

#### Modos de direccionamientos
Se incoporan los siguientes modos de direccionamiento:

  * Indirecto: dirección de memoria donde está el operando viene determinada por el contenido del registro `BL`  



Se incorpora los siguientes operandos a las instrucciones:
  * **MOV *Rx, [BL]***  

  * **MOV *Rx, d***  

  * **MOV *Rx, [BL + d]***  

  * **MOV *[BL], Ry***

  * **MOV *[BL + d], Ry***

  * **MOV *[mem], [BL]***

  * **MOV *[mem], d***

  * **MOV *[mem], [BL + d]***

| Operando | tipo | 
| --- | --- |
| `[BL]`|	indirecto por registro,	Contenido de la dirección de memoria esta dada por el registro `BL`  |
| `D` o `d`| el operando fuente es un dato inmediato |
| `[BL + d]`|	registro `BL` + dato inmediato  |

#### Formato de instrucciones
Las instrucciones están codificadas con 1, 2 o 3 bytes. Los primeros 4 bits identifican el `opcode` de la instrucción y determinan como se tienen que ise interpretar los 4 bits restantes. 

| Caso | Codificación | Parámetros |
| --- | --- | --- |
| A: entre registros | `---- XXYY` | `XX` = Registro destino, `YY` = Registro fuente |
| B: Cargar a registro  | `---- XXmm DDDDDDDD` | `mm` = modo, `XX` = Registro destino, `D` = Dirección de memoria o Dato Inmediato |
| C: Almacenar en memoria | `---- mmmm DDDDDDDD dddddddd` | `mmmm` = modo ampliado, `D` = Dirección de memoria,  `d` = Dato Inmediato |
| D: control de flujo  | `---- ffff DDDDDDDD` | `ffff` = funcionalidad `D` = Dirección de memoria |

 `d` = Dato Inmediato, no puede ser destino de la instrucción.

| Modo direccionamientos B: Cargar a registro  |  |  |
| :---: | :---: | :---: |
| **`mm`= Modo** | **`Byte`= tamaño** | **Interpretación** |
| 00 |  2 |directo `D` = Dirección de memoria |
| 01 |  1 |indirecto utiliza como operando implicito el registro `BL` y no requiere operando `D` |
| 10 |  2 |Inmediato `D` = Dato Inmediato |
| 11 |  2 |Indirecto la dirección se calcula operando implicito `BL` + Dato Inmediato|

| Modo direccionamientos C: Almacenar en memoria  |  |  |
| :---: | :---: | :---: |
| **`mmmm`= Modo** | **`Byte`= tamaño** | **Interpretación** |
| 00YY |  2 |directo `D` = Dirección de memoria, `YY` = Registro fuente |
| 01YY |  1 |indirecto `BL`, `YY` = Registro fuente|
| 01YY |  2 |Indirecto la dirección se calcula operando implicito `BL` + Dato Inmediato |
| 1100 |  3 |Inmediato a memoria|
| 1101 |  2 |Inmediato a memoria mediante indirecto `BL`|
| 1110 |  3 |Inmediato a memoria mediante indirecto `BL`+ Dato Inmediato |


| # | Instrucción        | Acción                                                             | Codificación                  |
| - | ---                | ---                                                                | ---                           |
| 0 | `MOV Rx, Ry`       | `Rx` $\leftarrow$ `Ry`                                             | `0000 XXYY`                   |
| 1 | `MOV Rx, [M]`      | `Rx` $\leftarrow$ `Mem[Dirección]`                                 | `0001 XX00 DDDDDDDD`          |
| 1 | `MOV Rx, [BL]`     | `Rx` $\leftarrow$ `Mem[BL]`                                        | `0001 XX01`                   |
| 1 | `MOV Rx, D`        | `Rx` $\leftarrow$ `Dato`                                           | `0001 XX10 DDDDDDDD`          |
| 1 | `MOV Rx, [BL + D]` | `Rx` $\leftarrow$ `Mem[BL + Dato]`                                 | `0001 XX11 DDDDDDDD`          |
| 2 | `MOV [M], Ry`      | `Mem[Dirección]` $\leftarrow$ `Rx`                                 | `0010 00YY DDDDDDDD`          |
| 2 | `MOV [BL], Ry`     | `Mem[BL]` $\leftarrow$ `Rx`                                        | `0010 01YY`                   |
| 2 | `MOV [BL + D], Ry` | `Mem[BL + Dato]` $\leftarrow$ `Rx`                                 | `0010 10YY DDDDDDDD`          |
| 2 | `MOV [M], D`       | `Mem[Dirección]` $\leftarrow$ `Dato`                               | `0010 1100 DDDDDDDD dddddddd` |
| 2 | `MOV [BL], D`      | `Mem[BL]` $\leftarrow$ `Dato`                                      | `0010 1101 DDDDDDDD`          |
| 2 | `MOV [BL + D], D`  | `Mem[BL + Dato]` $\leftarrow$ `Dato`                               | `0010 1110 DDDDDDDD`          |
| 3 | `ADD Rx, Ry`       | `Rx` $\leftarrow$ `Rx + Ry`                                        | `0011 XXYY`                   |
| 4 | `ADD --, --`       | Mismo direccionamientos que MOV                                    | `0100 ---- --------`          |
| 5 | `ADD --, --`       | Mismo direccionamientos que MOV                                    | `0101 ---- -------- --------` |
| 6 | `SUB Rx, Ry`       | `Rx` $\leftarrow$ `Rx - Ry`                                        | `0110 XXYY`                   |
| 7 | `SUB --, --`       | Mismo direccionamientos que MOV                                    | `0111 ---- --------`          |
| 8 | `SUB --, --`       | Mismo direccionamientos que MOV                                    | `1000 ---- -------- --------` |
| 9 | `CMP Rx, Ry`       | Modifica *flags* de `Rx - Ry`                                      | `1001 XXYY`                   |
| A | `CMP --, --`       | Mismo direccionamientos que MOV                                    | `1010 ---- --------`          |
| B | `CMP --, --`       | Mismo direccionamientos que MOV                                    | `1011 ---- -------- --------` |
| C | `JMP M`            | `IP` $\leftarrow$ `Dirección`                                      | `1100 0000 DDDDDDDD`          |
| C | `JC M`             | Si `flag C=1` entonces `IP` $\leftarrow$ `Dirección`               | `1100 0001 DDDDDDDD`          |
| C | `JZ M`             | Si `flag Z=1` entonces `IP` $\leftarrow$ `Dirección`               | `1100 0011 DDDDDDDD`          |
| C | `Jxx M`            | Se pueden implemementar más flags y CALL                           | `1100 ffff --------`          |



### Tercera etapa
Se incorporan las instrucciones de manejo de pila y de manejo de interrupciones.

```{r isacompleta, echo=FALSE, message=FALSE, warning=FALSE}
library(knitr)

# Crear los datos
isacompleta <- data.frame(
    `Código operación` = c(
    "{0, 1, 2}", 
    "{3, 4, 5} {6, 7, 8} {9, 10, 11}", 
    "{12}",
    "{13}",
    "{14}",
    "{15}"
  ),
  Instrucciones = c(
    "Transferencia de datos", 
    "Procesamiento de datos", 
    "Control de flujo", 
    "Manejo de pila y E/S", 
    "Manejo de interrupción", 
    "Control del CPU"
  ),
  `Nemónico` = c(
    "MOV ", 
    "ADD, SUB,  CMP", 
    "JMP, Jxx,CALL, RET",
    "PUSH, POP, OUT, IN",
    "INT , IRET",
    "NOP , HLT"
  ),
  Acción = c(
    "1- Copiar entre registros 2- Cargar a registro 3- Almacenar en memoria",
    "1- Sumar  2- Restar 3- Comparar",
    "Salto incondicional JMP. Saltos condicionales Jxx.Llamadas a rutinas CALL y retorno RET ",
    "Poner en la pila PUSH Retirar de la pila POP Enviar un byte al puerto del dispositivo de E/S Recibir un byte del dispositivo de E/S",
    "Llamar a una rutina de tratamiento de interrupción INT Retornar de una rutina de tratamiento de interrupción IRET",
    "No opera NOP Detiene el CPU HLT"
  )
)

# Convertir a HTML
kable(isacompleta, format = "markdown", align = "l", col.names = c("Código operación", "Instrucciones", "nemónico", "Acción"), 
      caption = "Tabla de Instrucciones y Códigos de Operación de la Arquitectura x86")
```

### Ciclo de la instrucción (Etapas de captación y ejecución)

#### **Etapa de Captación**  (*): 
    1.	MAR $\leftarrow$ IP 
    2.	MDR $\leftarrow$ read(Memoria[MAR]); IP $\leftarrow$ IP + 1 
    3.	IR  $\leftarrow$ MDR

(*): Todas las instrucciones tienen los mismos pasos en la etapa de captación.

#### **Etapa de Ejecución**:
* 0: Copiar entre registros: `MOV Rx, Ry`
  1.	Rx $\leftarrow$ Ry

* 1: Cargar a registro:   
  a) Directo: MOV Rx,  [Dirección] 
      - MAR $\leftarrow$ IP
      - MBR $\leftarrow$ read(Memoria[MAR]); IP $\leftarrow$ IP + 1        (Obtener byte 2)   
      - MAR $\leftarrow$ MBR
      - MBR $\leftarrow$ read(Memoria[MAR])        (Obtener operando)
      - Rx  $\leftarrow$ MBR 

* 2: Almacenar en memoria: 
  a) MOV  [Dirección], Ry     
      - MAR $\leftarrow$ IP
      - MBR $\leftarrow$ read(Memoria[MAR]); IP $\leftarrow$ IP + 1      (Obtener byte 2)
      - MAR $\leftarrow$ MBR
      - MBR $\leftarrow$ Ry
      - write(Memoria[MAR]) $\leftarrow$  MBR 

## Pruebas
Después de diseñar la herramienta, se debe construir y probar. Se deben realizar pruebas exhaustivas para asegurarse de que la herramienta cumpla con todos los requisitos y sea fácil de usar. Si se encuentran problemas durante las pruebas, se deben solucionar antes de lanzar la herramienta.

- **Pruebas Exhaustivas:** Realizar pruebas rigurosas para asegurar que la herramienta cumple con todos los requisitos. Las pruebas incluirán:
    - Validación de la funcionalidad completa de la herramienta.
    - Evaluación de la usabilidad por parte de estudiantes y profesores.
    - Identificación y solución de problemas antes del lanzamiento.

## Portabilidad
Para asegurar la portabilidad, el simulador se implementará como una aplicación web que puede ejecutarse en cualquier navegador web, garantizando su uso multiplataforma.

## Mantenibilidad
El código de la herramienta será modular y bien documentado, facilitando futuras actualizaciones y mantenimiento. Además, se implementarán prácticas de desarrollo sostenibles para asegurar su longevidad.

## Escalabilidad
Desde la asignatura se incentiva el uso de simuladores para dar apoyo a los proceso de enseñanza y aprendizaje, pero también se incentiva que los contenidos desarrollados puedan volcarse en máquinas reales, en este sentido consideramos que el enfoque planteado por la herramienta emu8086 es el más adecuado para la asignatura, ya que facilita mecanismos para implementar los programas en máquinas reales. Sin embargo presenta el inconveniente que genera ejecutables dependientes del sistema operativo MS-DOS, la mayoría de los sistemas operativos actuales no permiten la ejecución de dichos programas, obligando a la utilización de emuladores de MS-DOS para poder correrlos, siendo esto otro elemento más que se incorpora a los procesos de enseñanza y aprendizaje. 
Utilizar lenguaje NASM (Netwide Assembler) garantiza soporte tanto para Linux como Windows a través de herramientas libres como GCC (GNU Compiler Collection), generando programas para la arquitectura x86 de 16, 32 y 64 bits.
