Laboratorio 4: Crear compuertas din√°micas
#########################################

En este laboratorio se trabaja con compuertas din√°micas y l√≥gica domin√≥

.. contents:: Contenidos del laboratorio
    :depth: 4

Objetivos
*********
*  Comprender el funcionamiento de las compuertas din√°micas y la l√≥gica domino
*  Reconocer las ventajas y desventajas de las compuertas din√°micas en relaci√≥n a las compuertas est√°ticas

Procedimiento
*************

..  note::
    Todas las celdas que construya deber√°n tener las siguientes caracter√≠sticas: Los transistores NMOS ocuparan la parte inferior de la celda y los PMOS la parte superior; las entradas y salidas se conectaran por medio de contactos de metal 2, aparte de esto ning√∫n metal2 o 3 deber√° ser utilizado dentro de las celdas

#.  Crear una  compuerta din√°mica NAND2. Crear tanto la vista de layout como la de icono y esquem√°tico

    .. list-table:: Dimensiones de la compuerta din√°mica
        :header-rows: 1
        :align: center

        * - PMOS
          - NMOS
        * - 5ùû¥
          - 10ùû¥

    .. figure:: ../img/Lab4_1.png
        :name: lab4_1
        :scale: 40 %
        :align: center
  
        Layout de la compuerta din√°mica


Creaci√≥n y simulaci√≥n de compuertas din√°micas
=============================================

#.  Simule  la  compuerta,  durante  la  etapa  de  precarga  y  evaluaci√≥n,  y  verifique    su correcto funcionamiento

    .. figure:: ../img/Lab4_2.png
        :name: lab4_2
        :scale: 40 %
        :align: center

        Etapa de precarga y evaluaci√≥n

#.  Que  sucede  si  durante  la  etapa  de  precarga,  las  entradas    A  y  B  tienen  un  valor l√≥gico de 1?

#.  Cuando  no  se  puede  garantizar  que  las  entradas  sean  cero  durante  la  precarga,  se incluye un transistor extra al fondo de  la ‚ÄúPila‚Äù NMOS,  cuya entrada es el reloj, de esta  forma  se  evita  situaciones  de  contenci√≥n  durante  la  precarga.  Agregue  este transistor a la compuerta que construyo y sim√∫lela.Figura 6.33. Laboratorio 4: NANDdin√°mica con transistor de pie5.Seg√∫n la teor√≠a, la salida de una compuerta, din√°mica, no puede ser  conectada  a la entrada   de   otra   compuerta   din√°mica,   si   tienen   el   mismo   reloj,   explique 

    .. figure:: ../img/Lab4_3.png
        :name: lab4_3
        :scale: 40 %
        :align: center

        Simulaci√≥n de la nand din√°mica con un transistor extra


#.  Seg√∫n la teor√≠a, la salida de una compuerta, din√°mica, no puede ser  conectada  a la entrada   de   otra   compuerta   din√°mica,   si   tienen   el   mismo   reloj,   explique detalladamente  porque  y  realice  simulaciones  que  la  comprueben.  Una  forma sencilla de simularlo es mediante inversores din√°micos en cadena

    .. figure:: ../img/Lab4_4.png
        :name: lab4_4
        :scale: 30 %
        :align: center

        Inversores din√°micos en cadena

    .. figure:: ../img/Lab4_5.png
        :name: lab4_5
        :scale: 40 %
        :align: center

        Simulaci√≥n de inversores din√°micos en cadena

#.  Esto  se  soluciona  agregando  un  inversor  est√°tico  luego  de  la compuerta  din√°mica. Cree una compuerta and2 en l√≥gica domino. Debe dimensionar los transistores para el  inversor  tomando  en  cuenta  cual  es  la  etapa  cr√≠tica  para  la  l√≥gica  din√°mica. Explique.

    .. figure:: ../img/Lab4_6.png
        :name: lab4_6
        :scale: 30 %
        :align: center

        Layout de una AND en l√≥gica domin√≥

#. Conecte  dos  compuertas  domin√≥  and2  y  simule  su  comportamiento,  muestre  los nodos intermedios.

    .. figure:: ../img/Lab4_7.png
        :name: lab4_7
        :scale: 40 %
        :align: center

        Simulaci√≥n de dos compuertas and2 en l√≥gica domin√≥

#.  Si  el  nodo  din√°mico  de  la  nand2  y  es  precargado  y  en  evaluaci√≥n  permanece  en uno,  eventualmente  el  nodo  se  descarga,  esto  puede  ocurrir  en  nanosegundos  o milisegundos, realice una simulaci√≥n donde observe este comportamiento

    .. figure:: ../img/Lab4_8.png
        :name: lab4_8
        :scale: 40 %
        :align: center

        Simulaci√≥n del nodo din√°mico de la compuerta nand2

#.  Investigue sobre ‚ÄúKeeper‚Äù como una t√©cnica para prevenir la descarga del nodo din√°mico,  ¬øQue  se  debe  tener  en  cuenta  cuando  se  dimensiona  este  elemento? Explique

#.  Agregue  un‚Äúkeeper ‚Äù a la compuerta nand2 y dimensi√≥nelo de forma que el nodo din√°mico  al cabo de 6ms se mantenga por encima de 4.75 V. El ciclo del ‚Äúreloj‚Äù debe ser de 20 ms


Charge Sharing
==============

#.  Investigue sobre el fen√≥meno de Charge Sharing. En t√©rminos de la capacitancia, de los nodos, escriba una ecuaci√≥n que describa el valor de tensi√≥n del nodo din√°mico

#.  Utilizando  la  nand  de  2  entradas  haga  una  simulaci√≥n  donde  se  presente  este fen√≥meno

    .. figure:: ../img/Lab4_9.png
        :name: lab4_9
        :scale: 40 %
        :align: center

        Simulaci√≥n del fen√≥neno charge sharing

#. Investigue  sobre  formas  como  se  evita  este  fen√≥meno,  implemente  alguna  de  ellas en el circuito y simule nuevamente.

    .. figure:: ../img/Lab4_10.png
        :name: lab4_10
        :scale: 40 %
        :align: center

        Simulaci√≥n aplicando t√©cnicas para evitar el fen√≥neno charge sharing