LICENSE.txt
MANIFEST.in
README.md
README.rst
setup.cfg
setup.py
crecomp/__init__.py
crecomp/communication.py
crecomp/component.py
crecomp/crecomp.py
crecomp/scrp_parser.py
crecomp/software.py
crecomp/userlogic.py
crecomp/verilog.py
crecomp.egg-info/PKG-INFO
crecomp.egg-info/SOURCES.txt
crecomp.egg-info/dependency_links.txt
crecomp.egg-info/entry_points.txt
crecomp.egg-info/requires.txt
crecomp.egg-info/top_level.txt
crecomp/template/__init__.py
crecomp/template/inst4top.jinja2
crecomp/template/ports.jinja2
crecomp/template/regwire.jinja2
crecomp/template/scrp.jinja2
crecomp/template/ulclassmodel.jinja2
crecomp/template/ulinstance.jinja2
crecomp/template/software/__init__.py
crecomp/template/software/cpp_xillybus.jinja2
crecomp/template/software/cpp_xillybus.jinja2.backup
crecomp/template/software/cpp_xillybus_makefile.jinja2
crecomp/template/software/lib_cpp.h
crecomp/template/software/ros_cmakelists.jinja2
crecomp/template/software/ros_package_xml.jinja2
crecomp/template/software/ros_src.jinja2
crecomp/template/xillybus/__init__.py
crecomp/template/xillybus/xillybus_assign.jinja2
crecomp/template/xillybus/xillybus_enablectl.jinja2
crecomp/template/xillybus/xillybus_fifoinst.jinja2
crecomp/template/xillybus/xillybus_fsm.jinja2
crecomp/template/xillybus/xillybus_fsm_idle.jinja2
crecomp/template/xillybus/xillybus_fsm_pose.jinja2
crecomp/template/xillybus/xillybus_fsm_rcv.jinja2
crecomp/template/xillybus/xillybus_fsm_snd.jinja2
crecomp/template/xillybus/xillybus_inst4top.jinja2
crecomp/template/xillybus/xillybus_para_end.jinja2
crecomp/template/xillybus/xillybus_para_init_idle.jinja2
crecomp/template/xillybus/xillybus_para_pose.jinja2
crecomp/template/xillybus/xillybus_para_rcv.jinja2
crecomp/template/xillybus/xillybus_para_readyrcv.jinja2
crecomp/template/xillybus/xillybus_para_readysnd.jinja2
crecomp/template/xillybus/xillybus_para_snd.jinja2
crecomp/template/xillybus/xillybus_rcvfsm.jinja2
crecomp/template/xillybus/xillybus_rcvfsm_assign.jinja2
crecomp/template/xillybus/xillybus_rcvfsm_rstport.jinja2
example/sensor_ctl.py
example/sensor_ctl.scrp
verilog/pwm_ctl.v
verilog/sonic_sensor.v