# L22 - Praktisk labb med synkron logik i VHDL 

## Dagordning
* Genomförande av **P03**, vilket innefattar konstruktion och simulering av 1 - 2 synkrona kretsar i VHDL.

## Mål med lektionen
* Kunna konstruera synkrona kretsar i VHDL.

## Förutsättningar
* Genomgång av L17-L21 för kunskaper om synkron logik, inklusive flankdetektering och metastabilitet.

## Instruktioner

### Förberedelse
* Repetera innehållet från L17-L21.
* Se till att ha koll på flankdetektering och metastabilitesskydd.
* Kolla gärna in display-modulen som skapades under L15-L16 för att skriva ut tal på 7-segmentsdisplayer.

### Under lektionen
* Labbuppgifterna ska genomföras självständigt.
* Ställ frågor vid behov.

## Utvärdering
* Vilka moment kändes mest utmanande eller lärorika?

## Nästa lektion
* Konstruktion av timerkretsar för hand.

---
