<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:17:25.1725</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2021.11.24</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-7020896</applicationNumber><claimCount>12</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>표시 장치, 표시 모듈, 및 표시 장치의 제작 방법</inventionTitle><inventionTitleEng>DISPLAY DEVICE, DISPLAY MODULE, AND METHOD FOR PRODUCING DISPLAY DEVICE</inventionTitleEng><openDate>2023.07.24</openDate><openNumber>10-2023-0110579</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2024.11.22</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2023.06.21</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/121</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/80</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/131</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/67</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/35</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/12</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 71/60</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 102/00</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 고정세 표시 장치를 제공한다. 표시 장치는 상이한 색의 광을 나타내는 복수의 발광 소자를 가진다. 발광 소자에서는 마이크로 캐비티 구조(미세 공동 구조)가 실현되어 특정 파장의 광이 강해진다. 상이한 색의 광을 나타내는 발광 소자는 하부 전극 위에 반사층과, 두께가 다른 도전층을 가지고, 하부 전극과 도전층은 발광 소자 내에서 전기적으로 접속된다. 상이한 광로 길이에 의하여 상이한 색이 강해진 발광 소자가 구분하여 형성된다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2022.06.09</internationOpenDate><internationOpenNumber>WO2022118140</internationOpenNumber><internationalApplicationDate>2021.11.24</internationalApplicationDate><internationalApplicationNumber>PCT/IB2021/060901</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 표시 장치로서,제 1 발광 소자와 제 2 발광 소자를 가지고,상기 제 1 발광 소자는 제 1 하부 전극, 제 1 반사층, 제 1 절연층, 제 1 도전층, 발광층, 및 상부 전극을 가지고,상기 제 1 하부 전극, 상기 제 1 반사층, 상기 제 1 절연층, 상기 제 1 도전층, 상기 발광층, 및 상기 상부 전극은 이 순서대로 적층되고,상기 제 2 발광 소자는 제 2 하부 전극, 제 2 반사층, 제 2 절연층, 제 2 도전층, 상기 발광층, 및 상기 상부 전극을 가지고,상기 제 2 하부 전극, 상기 제 2 반사층, 상기 제 2 절연층, 상기 제 2 도전층, 상기 발광층, 및 상기 상부 전극은 이 순서대로 적층되고,상기 제 1 도전층, 상기 제 1 절연층, 상기 제 2 도전층, 및 상기 제 2 절연층은 투광성을 가지고,상기 제 2 도전층은 상기 제 1 도전층보다 두껍고,상기 상부 전극은 가시광에 대하여 투과성 및 반사성을 가지고,상기 제 1 하부 전극은 상기 제 1 도전층과 전기적으로 접속되고,상기 제 2 하부 전극은 상기 제 2 도전층과 전기적으로 접속되는, 표시 장치.</claim></claimInfo><claimInfo><claim>2. 제 1 항에 있어서,상기 제 1 하부 전극은 상기 제 1 도전층에 의하여 덮이고,상기 제 2 하부 전극은 상기 제 2 도전층에 의하여 덮이는, 표시 장치.</claim></claimInfo><claimInfo><claim>3. 표시 장치로서,제 1 발광 소자, 제 2 발광 소자, 제 1 플러그, 및 제 2 플러그를 가지고,상기 제 1 발광 소자는 제 1 하부 전극, 제 1 반사층, 제 1 절연층, 제 1 도전층, 발광층, 및 상부 전극을 가지고,상기 제 1 하부 전극, 상기 제 1 반사층, 상기 제 1 절연층, 상기 제 1 도전층, 상기 발광층, 및 상기 상부 전극은 이 순서대로 적층되고,상기 제 2 발광 소자는 제 2 하부 전극, 제 2 반사층, 제 2 절연층, 제 2 도전층, 상기 발광층, 및 상기 상부 전극을 가지고,상기 제 2 하부 전극, 상기 제 2 반사층, 상기 제 2 절연층, 상기 제 2 도전층, 상기 발광층, 및 상기 상부 전극은 이 순서대로 적층되고,상기 제 1 도전층, 상기 제 1 절연층, 상기 제 2 도전층, 및 상기 제 2 절연층은 투광성을 가지고,상기 제 2 도전층은 상기 제 1 도전층보다 두껍고,상기 상부 전극은 가시광에 대하여 투과성 및 반사성을 가지고,상기 제 1 하부 전극은 상기 제 1 플러그를 통하여 상기 제 1 도전층과 전기적으로 접속되고,상기 제 2 하부 전극은 상기 제 2 플러그를 통하여 상기 제 2 도전층과 전기적으로 접속되고,상기 제 1 플러그는 상기 제 1 절연층에 매립되고,상기 제 2 플러그는 상기 제 2 절연층에 매립되는, 표시 장치.</claim></claimInfo><claimInfo><claim>4. 제 1 항 내지 제 3 항 중 어느 중 한 항에 있어서,상기 제 1 도전층은 제 1 막을 가지고,상기 제 2 도전층은 제 2 막과 제 3 막을 가지고,상기 제 2 막과 상기 제 3 막은 이 순서대로 적층되고,상기 제 1 막 및 상기 제 3 막은 동일한 조성을 가지는 막인, 표시 장치.</claim></claimInfo><claimInfo><claim>5. 제 1 항 내지 제 4 항 중 어느 중 한 항에 있어서,트랜지스터를 포함하는 회로층을 가지고,상기 제 1 발광 소자는 상기 회로층 위에 제공되고, 상기 트랜지스터와 전기적으로 접속되는, 표시 장치.</claim></claimInfo><claimInfo><claim>6. 제 5 항에 있어서,상기 트랜지스터는 채널이 형성되는 반도체층에, 결정성을 가지는 금속 산화물, 또는 단결정 실리콘을 포함하는, 표시 장치.</claim></claimInfo><claimInfo><claim>7. 제 1 항 내지 제 4 항 중 어느 중 한 항에 있어서,제 1 트랜지스터를 포함하는 제 1 회로층과,제 2 트랜지스터를 포함하는 제 2 회로층과,상기 제 1 회로층 위에 위치하는 제 3 절연층과,상기 제 1 회로층과 상기 제 2 회로층 사이에 제 4 절연층을 가지고,상기 제 1 발광 소자는 상기 제 1 트랜지스터와 전기적으로 접속되는, 표시 장치.</claim></claimInfo><claimInfo><claim>8. 제 7 항에 있어서,상기 제 1 트랜지스터는 채널이 형성되는 제 1 반도체층에, 결정성을 가지는 금속 산화물을 포함하고,상기 제 2 트랜지스터는 채널이 형성되는 제 2 반도체층에, 결정성을 가지는 금속 산화물, 또는 단결정 실리콘을 포함하는, 표시 장치.</claim></claimInfo><claimInfo><claim>9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,상기 제 1 발광 소자를 복수로 가지고,상기 제 1 발광 소자는 2000ppi 이상의 정세도로 주기적으로 배치되는, 표시 장치.</claim></claimInfo><claimInfo><claim>10. 제 9 항에 있어서,상기 제 1 발광 소자는 델타 배열로 배치되는, 표시 장치.</claim></claimInfo><claimInfo><claim>11. 표시 장치의 제작 방법으로서,피형성면 위에 제 1 하부 전극과 제 2 하부 전극을 이격하여 형성하는 공정과,상기 제 1 하부 전극 위의 제 1 반사층과, 상기 제 2 하부 전극 위의 제 2 반사층을 형성하는 공정과,상기 제 1 반사층 위의 제 1 절연층과, 상기 제 2 반사층 위의 제 2 절연층을 형성하는 공정과,상기 제 1 하부 전극을 덮는 제 1 도전층과, 상기 제 2 하부 전극을 덮는 제 2 도전층을 형성하는 공정과,상기 제 1 도전층 및 상기 제 2 도전층 위의 발광층과, 상기 발광층 위의 상부 전극을 형성하는 공정을 가지고,상기 제 2 도전층은 상기 제 1 도전층보다 두껍게 형성되고,상기 제 1 도전층 및 상기 제 2 도전층은 투광성을 가지도록 형성되고,상기 제 1 하부 전극은 상기 제 1 도전층과 전기적으로 접속되고,상기 제 2 하부 전극은 상기 제 2 도전층과 전기적으로 접속되고,상기 상부 전극은 투광성 및 반사성을 가지도록 형성되는, 표시 장치의 제작 방법.</claim></claimInfo><claimInfo><claim>12. 표시 장치의 제작 방법으로서,피형성면 위에 제 1 하부 전극 및 제 2 하부 전극이 되는 제 1 도전막을 형성하는 공정과,상기 제 1 도전막을 덮어, 제 1 반사층 및 제 2 반사층이 되는 제 2 도전막을 성막하는 공정과,상기 제 1 도전막에 제 1 절연층 및 제 2 절연층이 되는 제 1 절연막을 성막하는 공정과,제 1 플러그 및 제 2 플러그를 상기 제 1 절연막에 매립하고 상기 제 1 플러그 및 상기 제 2 플러그를 각각 상기 제 1 도전막과 전기적으로 접속하는 공정과,상기 제 1 플러그 위에 제 1 도전층을 형성하는 공정과,상기 제 2 플러그 위에 제 2 도전층을 형성하는 공정과,상기 제 1 도전막, 상기 제 2 도전막, 상기 제 1 절연막, 상기 제 1 도전층, 및 상기 제 2 도전층을 섬 형상으로 가공하여 상기 제 1 하부 전극, 상기 제 2 하부 전극, 상기 제 1 반사층, 상기 제 2 반사층, 상기 제 1 절연층, 및 상기 제 2 절연층을 형성하는 공정과,상기 제 1 도전층 및 상기 제 2 도전층 위의 발광층과, 상기 발광층 위의 상부 전극을 형성하는 공정을 가지고,상기 제 2 도전층은 상기 제 1 도전층보다 두껍게 형성되고,상기 제 1 도전층 및 상기 제 2 도전층은 투광성을 가지도록 형성되고,상기 제 1 도전층은 상기 제 1 플러그를 통하여 상기 제 1 하부 전극과 전기적으로 접속되고,상기 제 2 도전층은 상기 제 2 플러그를 통하여 상기 제 2 하부 전극과 전기적으로 접속되고,상기 상부 전극은 투광성 및 반사성을 가지도록 형성되는, 표시 장치의 제작 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>일본국 가나가와켄 아쓰기시 하세 ***</address><code>519980839048</code><country>일본</country><engName>SEMICONDUCTOR ENERGY LABORATORY CO., LTD.</engName><name>가부시키가이샤 한도오따이 에네루기 켄큐쇼</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country> </country><engName>AOYAMA, Tomoya</engName><name>아오야마 토모야</name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country> </country><engName>NAKAMURA, Daiki</engName><name>나카무라 다이키</name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country> </country><engName>OKAZAKI, Yutaka</engName><name>오카자키 유타카</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 종로구 세종대로 ***, **층 (세종로, 광화문빌딩)(법무법인센트럴)</address><code>919990006014</code><country>대한민국</country><engName>HOON CHANG</engName><name>장훈</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2020.12.04</priorityApplicationDate><priorityApplicationNumber>JP-P-2020-201865</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2023.06.21</receiptDate><receiptNumber>1-1-2023-0680463-73</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2023.07.05</receiptDate><receiptNumber>1-5-2023-0106825-83</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2024.11.22</receiptDate><receiptNumber>1-1-2024-1287616-67</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2024.11.22</receiptDate><receiptNumber>1-1-2024-1287648-17</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020237020896.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c9373db39d46ed5abc47b7785476ceb73d20c86987fb9c6054ba8ef5fcf9233bc1e437fdd1acddbe78666a311a05ee9911172baf9b3c814e99a</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf8abe72dadd45f0650523a99a102ee40c33055a04769d1dbb13196341872f19ac17353cc5d3370557184db711a5175da8e081c7257378010e</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>