TimeQuest Timing Analyzer report for ARM
Tue May 24 11:09:33 2022
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Hold: 'clk'
 13. Slow Model Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Output Enable Times
 19. Minimum Output Enable Times
 20. Output Disable Times
 21. Minimum Output Disable Times
 22. Fast Model Setup Summary
 23. Fast Model Hold Summary
 24. Fast Model Recovery Summary
 25. Fast Model Removal Summary
 26. Fast Model Minimum Pulse Width Summary
 27. Fast Model Setup: 'clk'
 28. Fast Model Hold: 'clk'
 29. Fast Model Minimum Pulse Width: 'clk'
 30. Setup Times
 31. Hold Times
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Output Enable Times
 35. Minimum Output Enable Times
 36. Output Disable Times
 37. Minimum Output Disable Times
 38. Multicorner Timing Analysis Summary
 39. Setup Times
 40. Hold Times
 41. Clock to Output Times
 42. Minimum Clock to Output Times
 43. Setup Transfers
 44. Hold Transfers
 45. Report TCCS
 46. Report RSKM
 47. Unconstrained Paths
 48. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; ARM                                                               ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5F256C7                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-8         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 33.21 MHz ; 33.21 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------+
; Slow Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; clk   ; -29.113 ; -5087.450     ;
+-------+---------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.445 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.631 ; -958.457              ;
+-------+--------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                 ;
+---------+---------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                       ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -29.113 ; ID_Reg:id_reg|src2_out[1]       ; IF_stage:if_stage|PC_reg:pc_reg|pc[6] ; clk          ; clk         ; 1.000        ; 0.022      ; 30.173     ;
; -29.113 ; ID_Reg:id_reg|src2_out[1]       ; IF_stage:if_stage|PC_reg:pc_reg|pc[5] ; clk          ; clk         ; 1.000        ; 0.022      ; 30.173     ;
; -29.113 ; ID_Reg:id_reg|src2_out[1]       ; IF_stage:if_stage|PC_reg:pc_reg|pc[8] ; clk          ; clk         ; 1.000        ; 0.022      ; 30.173     ;
; -29.113 ; ID_Reg:id_reg|src2_out[1]       ; IF_stage:if_stage|PC_reg:pc_reg|pc[4] ; clk          ; clk         ; 1.000        ; 0.022      ; 30.173     ;
; -29.113 ; ID_Reg:id_reg|src2_out[1]       ; IF_stage:if_stage|PC_reg:pc_reg|pc[3] ; clk          ; clk         ; 1.000        ; 0.022      ; 30.173     ;
; -29.113 ; ID_Reg:id_reg|src2_out[1]       ; IF_stage:if_stage|PC_reg:pc_reg|pc[7] ; clk          ; clk         ; 1.000        ; 0.022      ; 30.173     ;
; -29.113 ; ID_Reg:id_reg|src2_out[1]       ; IF_stage:if_stage|PC_reg:pc_reg|pc[2] ; clk          ; clk         ; 1.000        ; 0.022      ; 30.173     ;
; -29.112 ; MEM_reg:mem_reg|Dest_out[0]     ; IF_stage:if_stage|PC_reg:pc_reg|pc[6] ; clk          ; clk         ; 1.000        ; 0.000      ; 30.150     ;
; -29.112 ; MEM_reg:mem_reg|Dest_out[0]     ; IF_stage:if_stage|PC_reg:pc_reg|pc[5] ; clk          ; clk         ; 1.000        ; 0.000      ; 30.150     ;
; -29.112 ; MEM_reg:mem_reg|Dest_out[0]     ; IF_stage:if_stage|PC_reg:pc_reg|pc[8] ; clk          ; clk         ; 1.000        ; 0.000      ; 30.150     ;
; -29.112 ; MEM_reg:mem_reg|Dest_out[0]     ; IF_stage:if_stage|PC_reg:pc_reg|pc[4] ; clk          ; clk         ; 1.000        ; 0.000      ; 30.150     ;
; -29.112 ; MEM_reg:mem_reg|Dest_out[0]     ; IF_stage:if_stage|PC_reg:pc_reg|pc[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 30.150     ;
; -29.112 ; MEM_reg:mem_reg|Dest_out[0]     ; IF_stage:if_stage|PC_reg:pc_reg|pc[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 30.150     ;
; -29.112 ; MEM_reg:mem_reg|Dest_out[0]     ; IF_stage:if_stage|PC_reg:pc_reg|pc[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 30.150     ;
; -29.047 ; EXE_reg:exe_reg|Dest[0]         ; IF_stage:if_stage|PC_reg:pc_reg|pc[6] ; clk          ; clk         ; 1.000        ; 0.022      ; 30.107     ;
; -29.047 ; EXE_reg:exe_reg|Dest[0]         ; IF_stage:if_stage|PC_reg:pc_reg|pc[5] ; clk          ; clk         ; 1.000        ; 0.022      ; 30.107     ;
; -29.047 ; EXE_reg:exe_reg|Dest[0]         ; IF_stage:if_stage|PC_reg:pc_reg|pc[8] ; clk          ; clk         ; 1.000        ; 0.022      ; 30.107     ;
; -29.047 ; EXE_reg:exe_reg|Dest[0]         ; IF_stage:if_stage|PC_reg:pc_reg|pc[4] ; clk          ; clk         ; 1.000        ; 0.022      ; 30.107     ;
; -29.047 ; EXE_reg:exe_reg|Dest[0]         ; IF_stage:if_stage|PC_reg:pc_reg|pc[3] ; clk          ; clk         ; 1.000        ; 0.022      ; 30.107     ;
; -29.047 ; EXE_reg:exe_reg|Dest[0]         ; IF_stage:if_stage|PC_reg:pc_reg|pc[7] ; clk          ; clk         ; 1.000        ; 0.022      ; 30.107     ;
; -29.047 ; EXE_reg:exe_reg|Dest[0]         ; IF_stage:if_stage|PC_reg:pc_reg|pc[2] ; clk          ; clk         ; 1.000        ; 0.022      ; 30.107     ;
; -28.906 ; ID_Reg:id_reg|src2_out[0]       ; IF_stage:if_stage|PC_reg:pc_reg|pc[6] ; clk          ; clk         ; 1.000        ; 0.022      ; 29.966     ;
; -28.906 ; ID_Reg:id_reg|src2_out[0]       ; IF_stage:if_stage|PC_reg:pc_reg|pc[5] ; clk          ; clk         ; 1.000        ; 0.022      ; 29.966     ;
; -28.906 ; ID_Reg:id_reg|src2_out[0]       ; IF_stage:if_stage|PC_reg:pc_reg|pc[8] ; clk          ; clk         ; 1.000        ; 0.022      ; 29.966     ;
; -28.906 ; ID_Reg:id_reg|src2_out[0]       ; IF_stage:if_stage|PC_reg:pc_reg|pc[4] ; clk          ; clk         ; 1.000        ; 0.022      ; 29.966     ;
; -28.906 ; ID_Reg:id_reg|src2_out[0]       ; IF_stage:if_stage|PC_reg:pc_reg|pc[3] ; clk          ; clk         ; 1.000        ; 0.022      ; 29.966     ;
; -28.906 ; ID_Reg:id_reg|src2_out[0]       ; IF_stage:if_stage|PC_reg:pc_reg|pc[7] ; clk          ; clk         ; 1.000        ; 0.022      ; 29.966     ;
; -28.906 ; ID_Reg:id_reg|src2_out[0]       ; IF_stage:if_stage|PC_reg:pc_reg|pc[2] ; clk          ; clk         ; 1.000        ; 0.022      ; 29.966     ;
; -28.813 ; EXE_reg:exe_reg|Dest[2]         ; IF_stage:if_stage|PC_reg:pc_reg|pc[6] ; clk          ; clk         ; 1.000        ; 0.022      ; 29.873     ;
; -28.813 ; EXE_reg:exe_reg|Dest[2]         ; IF_stage:if_stage|PC_reg:pc_reg|pc[5] ; clk          ; clk         ; 1.000        ; 0.022      ; 29.873     ;
; -28.813 ; EXE_reg:exe_reg|Dest[2]         ; IF_stage:if_stage|PC_reg:pc_reg|pc[8] ; clk          ; clk         ; 1.000        ; 0.022      ; 29.873     ;
; -28.813 ; EXE_reg:exe_reg|Dest[2]         ; IF_stage:if_stage|PC_reg:pc_reg|pc[4] ; clk          ; clk         ; 1.000        ; 0.022      ; 29.873     ;
; -28.813 ; EXE_reg:exe_reg|Dest[2]         ; IF_stage:if_stage|PC_reg:pc_reg|pc[3] ; clk          ; clk         ; 1.000        ; 0.022      ; 29.873     ;
; -28.813 ; EXE_reg:exe_reg|Dest[2]         ; IF_stage:if_stage|PC_reg:pc_reg|pc[7] ; clk          ; clk         ; 1.000        ; 0.022      ; 29.873     ;
; -28.813 ; EXE_reg:exe_reg|Dest[2]         ; IF_stage:if_stage|PC_reg:pc_reg|pc[2] ; clk          ; clk         ; 1.000        ; 0.022      ; 29.873     ;
; -28.622 ; ID_Reg:id_reg|src2_out[3]       ; IF_stage:if_stage|PC_reg:pc_reg|pc[6] ; clk          ; clk         ; 1.000        ; 0.022      ; 29.682     ;
; -28.622 ; ID_Reg:id_reg|src2_out[3]       ; IF_stage:if_stage|PC_reg:pc_reg|pc[5] ; clk          ; clk         ; 1.000        ; 0.022      ; 29.682     ;
; -28.622 ; ID_Reg:id_reg|src2_out[3]       ; IF_stage:if_stage|PC_reg:pc_reg|pc[8] ; clk          ; clk         ; 1.000        ; 0.022      ; 29.682     ;
; -28.622 ; ID_Reg:id_reg|src2_out[3]       ; IF_stage:if_stage|PC_reg:pc_reg|pc[4] ; clk          ; clk         ; 1.000        ; 0.022      ; 29.682     ;
; -28.622 ; ID_Reg:id_reg|src2_out[3]       ; IF_stage:if_stage|PC_reg:pc_reg|pc[3] ; clk          ; clk         ; 1.000        ; 0.022      ; 29.682     ;
; -28.622 ; ID_Reg:id_reg|src2_out[3]       ; IF_stage:if_stage|PC_reg:pc_reg|pc[7] ; clk          ; clk         ; 1.000        ; 0.022      ; 29.682     ;
; -28.622 ; ID_Reg:id_reg|src2_out[3]       ; IF_stage:if_stage|PC_reg:pc_reg|pc[2] ; clk          ; clk         ; 1.000        ; 0.022      ; 29.682     ;
; -28.542 ; EXE_reg:exe_reg|Dest[1]         ; IF_stage:if_stage|PC_reg:pc_reg|pc[6] ; clk          ; clk         ; 1.000        ; 0.022      ; 29.602     ;
; -28.542 ; EXE_reg:exe_reg|Dest[1]         ; IF_stage:if_stage|PC_reg:pc_reg|pc[5] ; clk          ; clk         ; 1.000        ; 0.022      ; 29.602     ;
; -28.542 ; EXE_reg:exe_reg|Dest[1]         ; IF_stage:if_stage|PC_reg:pc_reg|pc[8] ; clk          ; clk         ; 1.000        ; 0.022      ; 29.602     ;
; -28.542 ; EXE_reg:exe_reg|Dest[1]         ; IF_stage:if_stage|PC_reg:pc_reg|pc[4] ; clk          ; clk         ; 1.000        ; 0.022      ; 29.602     ;
; -28.542 ; EXE_reg:exe_reg|Dest[1]         ; IF_stage:if_stage|PC_reg:pc_reg|pc[3] ; clk          ; clk         ; 1.000        ; 0.022      ; 29.602     ;
; -28.542 ; EXE_reg:exe_reg|Dest[1]         ; IF_stage:if_stage|PC_reg:pc_reg|pc[7] ; clk          ; clk         ; 1.000        ; 0.022      ; 29.602     ;
; -28.542 ; EXE_reg:exe_reg|Dest[1]         ; IF_stage:if_stage|PC_reg:pc_reg|pc[2] ; clk          ; clk         ; 1.000        ; 0.022      ; 29.602     ;
; -28.357 ; MEM_reg:mem_reg|Dest_out[2]     ; IF_stage:if_stage|PC_reg:pc_reg|pc[6] ; clk          ; clk         ; 1.000        ; 0.022      ; 29.417     ;
; -28.357 ; MEM_reg:mem_reg|Dest_out[2]     ; IF_stage:if_stage|PC_reg:pc_reg|pc[5] ; clk          ; clk         ; 1.000        ; 0.022      ; 29.417     ;
; -28.357 ; MEM_reg:mem_reg|Dest_out[2]     ; IF_stage:if_stage|PC_reg:pc_reg|pc[8] ; clk          ; clk         ; 1.000        ; 0.022      ; 29.417     ;
; -28.357 ; MEM_reg:mem_reg|Dest_out[2]     ; IF_stage:if_stage|PC_reg:pc_reg|pc[4] ; clk          ; clk         ; 1.000        ; 0.022      ; 29.417     ;
; -28.357 ; MEM_reg:mem_reg|Dest_out[2]     ; IF_stage:if_stage|PC_reg:pc_reg|pc[3] ; clk          ; clk         ; 1.000        ; 0.022      ; 29.417     ;
; -28.357 ; MEM_reg:mem_reg|Dest_out[2]     ; IF_stage:if_stage|PC_reg:pc_reg|pc[7] ; clk          ; clk         ; 1.000        ; 0.022      ; 29.417     ;
; -28.357 ; MEM_reg:mem_reg|Dest_out[2]     ; IF_stage:if_stage|PC_reg:pc_reg|pc[2] ; clk          ; clk         ; 1.000        ; 0.022      ; 29.417     ;
; -28.328 ; ID_Reg:id_reg|src2_out[2]       ; IF_stage:if_stage|PC_reg:pc_reg|pc[6] ; clk          ; clk         ; 1.000        ; 0.022      ; 29.388     ;
; -28.328 ; ID_Reg:id_reg|src2_out[2]       ; IF_stage:if_stage|PC_reg:pc_reg|pc[5] ; clk          ; clk         ; 1.000        ; 0.022      ; 29.388     ;
; -28.328 ; ID_Reg:id_reg|src2_out[2]       ; IF_stage:if_stage|PC_reg:pc_reg|pc[8] ; clk          ; clk         ; 1.000        ; 0.022      ; 29.388     ;
; -28.328 ; ID_Reg:id_reg|src2_out[2]       ; IF_stage:if_stage|PC_reg:pc_reg|pc[4] ; clk          ; clk         ; 1.000        ; 0.022      ; 29.388     ;
; -28.328 ; ID_Reg:id_reg|src2_out[2]       ; IF_stage:if_stage|PC_reg:pc_reg|pc[3] ; clk          ; clk         ; 1.000        ; 0.022      ; 29.388     ;
; -28.328 ; ID_Reg:id_reg|src2_out[2]       ; IF_stage:if_stage|PC_reg:pc_reg|pc[7] ; clk          ; clk         ; 1.000        ; 0.022      ; 29.388     ;
; -28.328 ; ID_Reg:id_reg|src2_out[2]       ; IF_stage:if_stage|PC_reg:pc_reg|pc[2] ; clk          ; clk         ; 1.000        ; 0.022      ; 29.388     ;
; -28.257 ; MEM_reg:mem_reg|Dest_out[1]     ; IF_stage:if_stage|PC_reg:pc_reg|pc[6] ; clk          ; clk         ; 1.000        ; 0.022      ; 29.317     ;
; -28.257 ; MEM_reg:mem_reg|Dest_out[1]     ; IF_stage:if_stage|PC_reg:pc_reg|pc[5] ; clk          ; clk         ; 1.000        ; 0.022      ; 29.317     ;
; -28.257 ; MEM_reg:mem_reg|Dest_out[1]     ; IF_stage:if_stage|PC_reg:pc_reg|pc[8] ; clk          ; clk         ; 1.000        ; 0.022      ; 29.317     ;
; -28.257 ; MEM_reg:mem_reg|Dest_out[1]     ; IF_stage:if_stage|PC_reg:pc_reg|pc[4] ; clk          ; clk         ; 1.000        ; 0.022      ; 29.317     ;
; -28.257 ; MEM_reg:mem_reg|Dest_out[1]     ; IF_stage:if_stage|PC_reg:pc_reg|pc[3] ; clk          ; clk         ; 1.000        ; 0.022      ; 29.317     ;
; -28.257 ; MEM_reg:mem_reg|Dest_out[1]     ; IF_stage:if_stage|PC_reg:pc_reg|pc[7] ; clk          ; clk         ; 1.000        ; 0.022      ; 29.317     ;
; -28.257 ; MEM_reg:mem_reg|Dest_out[1]     ; IF_stage:if_stage|PC_reg:pc_reg|pc[2] ; clk          ; clk         ; 1.000        ; 0.022      ; 29.317     ;
; -28.248 ; MEM_reg:mem_reg|WB_EN_out       ; IF_stage:if_stage|PC_reg:pc_reg|pc[6] ; clk          ; clk         ; 1.000        ; 0.022      ; 29.308     ;
; -28.248 ; MEM_reg:mem_reg|WB_EN_out       ; IF_stage:if_stage|PC_reg:pc_reg|pc[5] ; clk          ; clk         ; 1.000        ; 0.022      ; 29.308     ;
; -28.248 ; MEM_reg:mem_reg|WB_EN_out       ; IF_stage:if_stage|PC_reg:pc_reg|pc[8] ; clk          ; clk         ; 1.000        ; 0.022      ; 29.308     ;
; -28.248 ; MEM_reg:mem_reg|WB_EN_out       ; IF_stage:if_stage|PC_reg:pc_reg|pc[4] ; clk          ; clk         ; 1.000        ; 0.022      ; 29.308     ;
; -28.248 ; MEM_reg:mem_reg|WB_EN_out       ; IF_stage:if_stage|PC_reg:pc_reg|pc[3] ; clk          ; clk         ; 1.000        ; 0.022      ; 29.308     ;
; -28.248 ; MEM_reg:mem_reg|WB_EN_out       ; IF_stage:if_stage|PC_reg:pc_reg|pc[7] ; clk          ; clk         ; 1.000        ; 0.022      ; 29.308     ;
; -28.248 ; MEM_reg:mem_reg|WB_EN_out       ; IF_stage:if_stage|PC_reg:pc_reg|pc[2] ; clk          ; clk         ; 1.000        ; 0.022      ; 29.308     ;
; -28.157 ; EXE_reg:exe_reg|WB_en           ; IF_stage:if_stage|PC_reg:pc_reg|pc[6] ; clk          ; clk         ; 1.000        ; 0.022      ; 29.217     ;
; -28.157 ; EXE_reg:exe_reg|WB_en           ; IF_stage:if_stage|PC_reg:pc_reg|pc[5] ; clk          ; clk         ; 1.000        ; 0.022      ; 29.217     ;
; -28.157 ; EXE_reg:exe_reg|WB_en           ; IF_stage:if_stage|PC_reg:pc_reg|pc[8] ; clk          ; clk         ; 1.000        ; 0.022      ; 29.217     ;
; -28.157 ; EXE_reg:exe_reg|WB_en           ; IF_stage:if_stage|PC_reg:pc_reg|pc[4] ; clk          ; clk         ; 1.000        ; 0.022      ; 29.217     ;
; -28.157 ; EXE_reg:exe_reg|WB_en           ; IF_stage:if_stage|PC_reg:pc_reg|pc[3] ; clk          ; clk         ; 1.000        ; 0.022      ; 29.217     ;
; -28.157 ; EXE_reg:exe_reg|WB_en           ; IF_stage:if_stage|PC_reg:pc_reg|pc[7] ; clk          ; clk         ; 1.000        ; 0.022      ; 29.217     ;
; -28.157 ; EXE_reg:exe_reg|WB_en           ; IF_stage:if_stage|PC_reg:pc_reg|pc[2] ; clk          ; clk         ; 1.000        ; 0.022      ; 29.217     ;
; -28.108 ; ID_Reg:id_reg|Shift_operand[10] ; IF_stage:if_stage|PC_reg:pc_reg|pc[6] ; clk          ; clk         ; 1.000        ; 0.007      ; 29.153     ;
; -28.108 ; ID_Reg:id_reg|Shift_operand[10] ; IF_stage:if_stage|PC_reg:pc_reg|pc[5] ; clk          ; clk         ; 1.000        ; 0.007      ; 29.153     ;
; -28.108 ; ID_Reg:id_reg|Shift_operand[10] ; IF_stage:if_stage|PC_reg:pc_reg|pc[8] ; clk          ; clk         ; 1.000        ; 0.007      ; 29.153     ;
; -28.108 ; ID_Reg:id_reg|Shift_operand[10] ; IF_stage:if_stage|PC_reg:pc_reg|pc[4] ; clk          ; clk         ; 1.000        ; 0.007      ; 29.153     ;
; -28.108 ; ID_Reg:id_reg|Shift_operand[10] ; IF_stage:if_stage|PC_reg:pc_reg|pc[3] ; clk          ; clk         ; 1.000        ; 0.007      ; 29.153     ;
; -28.108 ; ID_Reg:id_reg|Shift_operand[10] ; IF_stage:if_stage|PC_reg:pc_reg|pc[7] ; clk          ; clk         ; 1.000        ; 0.007      ; 29.153     ;
; -28.108 ; ID_Reg:id_reg|Shift_operand[10] ; IF_stage:if_stage|PC_reg:pc_reg|pc[2] ; clk          ; clk         ; 1.000        ; 0.007      ; 29.153     ;
; -28.091 ; ID_Reg:id_reg|Shift_operand[9]  ; IF_stage:if_stage|PC_reg:pc_reg|pc[6] ; clk          ; clk         ; 1.000        ; -0.003     ; 29.126     ;
; -28.091 ; ID_Reg:id_reg|Shift_operand[9]  ; IF_stage:if_stage|PC_reg:pc_reg|pc[5] ; clk          ; clk         ; 1.000        ; -0.003     ; 29.126     ;
; -28.091 ; ID_Reg:id_reg|Shift_operand[9]  ; IF_stage:if_stage|PC_reg:pc_reg|pc[8] ; clk          ; clk         ; 1.000        ; -0.003     ; 29.126     ;
; -28.091 ; ID_Reg:id_reg|Shift_operand[9]  ; IF_stage:if_stage|PC_reg:pc_reg|pc[4] ; clk          ; clk         ; 1.000        ; -0.003     ; 29.126     ;
; -28.091 ; ID_Reg:id_reg|Shift_operand[9]  ; IF_stage:if_stage|PC_reg:pc_reg|pc[3] ; clk          ; clk         ; 1.000        ; -0.003     ; 29.126     ;
; -28.091 ; ID_Reg:id_reg|Shift_operand[9]  ; IF_stage:if_stage|PC_reg:pc_reg|pc[7] ; clk          ; clk         ; 1.000        ; -0.003     ; 29.126     ;
; -28.091 ; ID_Reg:id_reg|Shift_operand[9]  ; IF_stage:if_stage|PC_reg:pc_reg|pc[2] ; clk          ; clk         ; 1.000        ; -0.003     ; 29.126     ;
; -28.088 ; EXE_reg:exe_reg|Dest[3]         ; IF_stage:if_stage|PC_reg:pc_reg|pc[6] ; clk          ; clk         ; 1.000        ; 0.022      ; 29.148     ;
; -28.088 ; EXE_reg:exe_reg|Dest[3]         ; IF_stage:if_stage|PC_reg:pc_reg|pc[5] ; clk          ; clk         ; 1.000        ; 0.022      ; 29.148     ;
+---------+---------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                                                  ;
+-------+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                   ; To Node                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.445 ; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[2]                          ; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[2]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[0]                          ; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[0]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; MEM_stage:mem_stage|SRAMController:sramCtrl|ps.00                           ; MEM_stage:mem_stage|SRAMController:sramCtrl|ps.00                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[1]                          ; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[1]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.702 ; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[1]                          ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg|out[2]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.988      ;
; 0.703 ; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[1]                          ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg|out[1]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.989      ;
; 0.703 ; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[1]                          ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg|out[5]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.989      ;
; 0.704 ; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[1]                          ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg|out[0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.990      ;
; 0.705 ; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[0]                          ; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[2]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.991      ;
; 0.707 ; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[1]                          ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg|out[9]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.993      ;
; 0.707 ; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[1]                          ; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[0]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.993      ;
; 0.707 ; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[0]                          ; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[1]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.993      ;
; 0.708 ; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[1]                          ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg|out[12]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.994      ;
; 0.708 ; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[1]                          ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg|out[13]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.994      ;
; 0.710 ; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[0]                          ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg|out[4]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.996      ;
; 0.761 ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg|out[14]  ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg2|out[14] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.047      ;
; 0.764 ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg2|out[13] ; MEM_reg:mem_reg|data_mem_out[13]                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.050      ;
; 0.781 ; EXE_reg:exe_reg|alu_result[25]                                              ; MEM_reg:mem_reg|alu_res_out[25]                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.067      ;
; 0.781 ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg|out[2]   ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg2|out[2]  ; clk          ; clk         ; 0.000        ; 0.002      ; 1.069      ;
; 0.787 ; EXE_reg:exe_reg|alu_result[2]                                               ; MEM_reg:mem_reg|alu_res_out[2]                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.073      ;
; 0.787 ; EXE_reg:exe_reg|alu_result[18]                                              ; MEM_reg:mem_reg|alu_res_out[18]                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.073      ;
; 0.790 ; EXE_reg:exe_reg|alu_result[24]                                              ; MEM_reg:mem_reg|alu_res_out[24]                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.076      ;
; 0.798 ; EXE_reg:exe_reg|alu_result[22]                                              ; MEM_reg:mem_reg|alu_res_out[22]                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.084      ;
; 0.805 ; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[2]                          ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg|out[10]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.091      ;
; 0.805 ; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[2]                          ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg|out[11]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.091      ;
; 0.818 ; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[2]                          ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg|out[4]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.104      ;
; 0.839 ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg|out[11]  ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg2|out[11] ; clk          ; clk         ; 0.000        ; 0.002      ; 1.127      ;
; 0.841 ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg2|out[29] ; MEM_reg:mem_reg|data_mem_out[29]                                            ; clk          ; clk         ; 0.000        ; 0.001      ; 1.128      ;
; 0.846 ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg|out[5]   ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg2|out[5]  ; clk          ; clk         ; 0.000        ; 0.002      ; 1.134      ;
; 0.848 ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg|out[9]   ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg2|out[9]  ; clk          ; clk         ; 0.000        ; 0.002      ; 1.136      ;
; 0.849 ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg|out[1]   ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg2|out[1]  ; clk          ; clk         ; 0.000        ; 0.002      ; 1.137      ;
; 0.854 ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg|out[10]  ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg2|out[10] ; clk          ; clk         ; 0.000        ; 0.002      ; 1.142      ;
; 0.860 ; ID_Reg:id_reg|PC[8]                                                         ; IF_stage:if_stage|PC_reg:pc_reg|pc[8]                                       ; clk          ; clk         ; 0.000        ; 0.002      ; 1.148      ;
; 0.959 ; EXE_reg:exe_reg|Dest[2]                                                     ; MEM_reg:mem_reg|Dest_out[2]                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.245      ;
; 0.992 ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg|out[4]   ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg2|out[4]  ; clk          ; clk         ; 0.000        ; 0.002      ; 1.280      ;
; 0.995 ; EXE_reg:exe_reg|MEM_R_EN                                                    ; MEM_stage:mem_stage|SRAMController:sramCtrl|ps.00                           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.281      ;
; 1.000 ; EXE_reg:exe_reg|WB_en                                                       ; MEM_reg:mem_reg|WB_EN_out                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.286      ;
; 1.010 ; EXE_reg:exe_reg|alu_result[29]                                              ; MEM_reg:mem_reg|alu_res_out[29]                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.296      ;
; 1.038 ; ID_Reg:id_reg|B                                                             ; ID_Reg:id_reg|PC[7]                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.324      ;
; 1.049 ; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[0]                          ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg|out[9]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.335      ;
; 1.051 ; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[0]                          ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg|out[12]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.337      ;
; 1.051 ; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[0]                          ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg|out[13]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.337      ;
; 1.051 ; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[0]                          ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg|out[10]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.337      ;
; 1.052 ; EXE_reg:exe_reg|alu_result[19]                                              ; MEM_reg:mem_reg|alu_res_out[19]                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.338      ;
; 1.052 ; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[0]                          ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg|out[11]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.338      ;
; 1.054 ; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[0]                          ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg|out[2]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.340      ;
; 1.055 ; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[0]                          ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg|out[1]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.341      ;
; 1.055 ; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[0]                          ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg|out[5]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.341      ;
; 1.056 ; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[0]                          ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg|out[0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.342      ;
; 1.058 ; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[2]                          ; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[1]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.344      ;
; 1.059 ; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[1]                          ; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[2]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.345      ;
; 1.090 ; IF_stage:if_stage|PC_reg:pc_reg|pc[8]                                       ; ID_Reg:id_reg|EXE_CMD[1]                                                    ; clk          ; clk         ; 0.000        ; -0.002     ; 1.374      ;
; 1.090 ; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[2]                          ; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[0]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.376      ;
; 1.091 ; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[2]                          ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg|out[12]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.377      ;
; 1.091 ; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[2]                          ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg|out[13]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.377      ;
; 1.092 ; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[1]                          ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg|out[4]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.378      ;
; 1.093 ; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[2]                          ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg|out[9]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.379      ;
; 1.094 ; IF_stage:if_stage|PC_reg:pc_reg|pc[8]                                       ; ID_Reg:id_reg|MEM_R_EN                                                      ; clk          ; clk         ; 0.000        ; -0.002     ; 1.378      ;
; 1.096 ; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[2]                          ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg|out[2]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.382      ;
; 1.097 ; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[1]                          ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg|out[10]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.383      ;
; 1.097 ; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[1]                          ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg|out[11]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.383      ;
; 1.098 ; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[2]                          ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg|out[1]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.384      ;
; 1.098 ; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[2]                          ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg|out[5]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.384      ;
; 1.099 ; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[2]                          ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg|out[0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.385      ;
; 1.167 ; ID_Reg:id_reg|B                                                             ; ID_Reg:id_reg|WB_EN                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.453      ;
; 1.167 ; ID_Reg:id_reg|B                                                             ; ID_Reg:id_reg|EXE_CMD[1]                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.453      ;
; 1.167 ; ID_Reg:id_reg|B                                                             ; ID_Reg:id_reg|Val_Rm[4]                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.453      ;
; 1.167 ; ID_Reg:id_reg|B                                                             ; ID_Reg:id_reg|Val_Rm[3]                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.453      ;
; 1.167 ; ID_Reg:id_reg|B                                                             ; ID_Reg:id_reg|MEM_R_EN                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.453      ;
; 1.177 ; ID_Reg:id_reg|B                                                             ; ID_Reg:id_reg|PC[8]                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.463      ;
; 1.203 ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg|out[3]   ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg2|out[3]  ; clk          ; clk         ; 0.000        ; -0.014     ; 1.475      ;
; 1.211 ; ID_Reg:id_reg|Val_Rm[30]                                                    ; EXE_reg:exe_reg|ST_val[30]                                                  ; clk          ; clk         ; 0.000        ; 0.001      ; 1.498      ;
; 1.217 ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg|out[6]   ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg2|out[6]  ; clk          ; clk         ; 0.000        ; -0.014     ; 1.489      ;
; 1.242 ; IF_stage:if_stage|PC_reg:pc_reg|pc[8]                                       ; ID_Reg:id_reg|Signed_imm_24[14]                                             ; clk          ; clk         ; 0.000        ; 0.004      ; 1.532      ;
; 1.253 ; ID_Reg:id_reg|PC[7]                                                         ; IF_stage:if_stage|PC_reg:pc_reg|pc[7]                                       ; clk          ; clk         ; 0.000        ; 0.002      ; 1.541      ;
; 1.257 ; EXE_reg:exe_reg|alu_result[21]                                              ; MEM_reg:mem_reg|alu_res_out[21]                                             ; clk          ; clk         ; 0.000        ; -0.022     ; 1.521      ;
; 1.265 ; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[1]                          ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg|out[6]   ; clk          ; clk         ; 0.000        ; 0.002      ; 1.553      ;
; 1.265 ; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[1]                          ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg|out[7]   ; clk          ; clk         ; 0.000        ; 0.002      ; 1.553      ;
; 1.269 ; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[1]                          ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg|out[8]   ; clk          ; clk         ; 0.000        ; 0.002      ; 1.557      ;
; 1.271 ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg2|out[24] ; MEM_reg:mem_reg|data_mem_out[24]                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.557      ;
; 1.276 ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg|out[15]  ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg2|out[15] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.562      ;
; 1.278 ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg2|out[21] ; MEM_reg:mem_reg|data_mem_out[21]                                            ; clk          ; clk         ; 0.000        ; 0.003      ; 1.567      ;
; 1.284 ; EXE_reg:exe_reg|MEM_W_EN                                                    ; MEM_stage:mem_stage|SRAMController:sramCtrl|ps.00                           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.570      ;
; 1.298 ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg2|out[15] ; MEM_reg:mem_reg|data_mem_out[15]                                            ; clk          ; clk         ; 0.000        ; 0.001      ; 1.585      ;
; 1.307 ; ID_Reg:id_reg|Val_Rm[29]                                                    ; EXE_reg:exe_reg|ST_val[29]                                                  ; clk          ; clk         ; 0.000        ; 0.003      ; 1.596      ;
; 1.313 ; EXE_reg:exe_reg|Dest[3]                                                     ; MEM_reg:mem_reg|Dest_out[3]                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.599      ;
; 1.336 ; IF_stage:if_stage|PC_reg:pc_reg|pc[8]                                       ; ID_Reg:id_reg|Shift_operand[10]                                             ; clk          ; clk         ; 0.000        ; -0.007     ; 1.615      ;
; 1.337 ; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[2]                          ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg|out[14]  ; clk          ; clk         ; 0.000        ; 0.002      ; 1.625      ;
; 1.338 ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg|out[8]   ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg2|out[8]  ; clk          ; clk         ; 0.000        ; -0.014     ; 1.610      ;
; 1.338 ; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[2]                          ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg|out[15]  ; clk          ; clk         ; 0.000        ; 0.002      ; 1.626      ;
; 1.338 ; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[2]                          ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg|out[3]   ; clk          ; clk         ; 0.000        ; 0.002      ; 1.626      ;
; 1.377 ; ID_Reg:id_reg|MEM_R_EN                                                      ; EXE_reg:exe_reg|MEM_R_EN                                                    ; clk          ; clk         ; 0.000        ; 0.003      ; 1.666      ;
; 1.395 ; ID_Reg:id_reg|B                                                             ; ID_Reg:id_reg|PC[2]                                                         ; clk          ; clk         ; 0.000        ; 0.005      ; 1.686      ;
; 1.410 ; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[0]                          ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg|out[7]   ; clk          ; clk         ; 0.000        ; 0.002      ; 1.698      ;
; 1.411 ; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[0]                          ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg|out[6]   ; clk          ; clk         ; 0.000        ; 0.002      ; 1.699      ;
; 1.413 ; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[0]                          ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg|out[8]   ; clk          ; clk         ; 0.000        ; 0.002      ; 1.701      ;
; 1.421 ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg|out[13]  ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg2|out[13] ; clk          ; clk         ; 0.000        ; 0.007      ; 1.714      ;
; 1.460 ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg|out[7]   ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg2|out[7]  ; clk          ; clk         ; 0.000        ; -0.014     ; 1.732      ;
; 1.464 ; ID_Reg:id_reg|PC[5]                                                         ; IF_stage:if_stage|PC_reg:pc_reg|pc[5]                                       ; clk          ; clk         ; 0.000        ; -0.003     ; 1.747      ;
; 1.464 ; ID_Reg:id_reg|PC[3]                                                         ; IF_stage:if_stage|PC_reg:pc_reg|pc[3]                                       ; clk          ; clk         ; 0.000        ; -0.003     ; 1.747      ;
+-------+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; clk   ; Rise       ; clk                            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; EXE_reg:exe_reg|Dest[0]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; EXE_reg:exe_reg|Dest[0]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; EXE_reg:exe_reg|Dest[1]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; EXE_reg:exe_reg|Dest[1]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; EXE_reg:exe_reg|Dest[2]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; EXE_reg:exe_reg|Dest[2]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; EXE_reg:exe_reg|Dest[3]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; EXE_reg:exe_reg|Dest[3]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; EXE_reg:exe_reg|MEM_R_EN       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; EXE_reg:exe_reg|MEM_R_EN       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; EXE_reg:exe_reg|MEM_W_EN       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; EXE_reg:exe_reg|MEM_W_EN       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[0]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[0]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[10]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[10]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[11]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[11]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[12]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[12]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[13]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[13]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[14]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[14]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[15]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[15]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[16]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[16]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[17]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[17]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[18]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[18]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[19]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[19]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[1]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[1]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[20]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[20]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[21]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[21]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[22]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[22]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[23]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[23]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[24]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[24]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[25]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[25]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[26]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[26]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[27]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[27]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[28]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[28]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[29]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[29]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[2]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[2]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[30]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[30]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[31]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[31]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[3]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[3]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[4]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[4]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[5]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[5]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[6]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[6]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[7]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[7]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[8]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[8]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[9]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[9]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; EXE_reg:exe_reg|WB_en          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; EXE_reg:exe_reg|WB_en          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; EXE_reg:exe_reg|alu_result[0]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; EXE_reg:exe_reg|alu_result[0]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; EXE_reg:exe_reg|alu_result[10] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; EXE_reg:exe_reg|alu_result[10] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; EXE_reg:exe_reg|alu_result[11] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; EXE_reg:exe_reg|alu_result[11] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; EXE_reg:exe_reg|alu_result[12] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; EXE_reg:exe_reg|alu_result[12] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; EXE_reg:exe_reg|alu_result[13] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; EXE_reg:exe_reg|alu_result[13] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; EXE_reg:exe_reg|alu_result[14] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; EXE_reg:exe_reg|alu_result[14] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; EXE_reg:exe_reg|alu_result[15] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; EXE_reg:exe_reg|alu_result[15] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; EXE_reg:exe_reg|alu_result[16] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; EXE_reg:exe_reg|alu_result[16] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; EXE_reg:exe_reg|alu_result[17] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; EXE_reg:exe_reg|alu_result[17] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; EXE_reg:exe_reg|alu_result[18] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; EXE_reg:exe_reg|alu_result[18] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; EXE_reg:exe_reg|alu_result[19] ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; SRAM_DQ[*]   ; clk        ; 5.082  ; 5.082  ; Rise       ; clk             ;
;  SRAM_DQ[0]  ; clk        ; 4.397  ; 4.397  ; Rise       ; clk             ;
;  SRAM_DQ[1]  ; clk        ; 4.049  ; 4.049  ; Rise       ; clk             ;
;  SRAM_DQ[2]  ; clk        ; 4.060  ; 4.060  ; Rise       ; clk             ;
;  SRAM_DQ[3]  ; clk        ; 3.964  ; 3.964  ; Rise       ; clk             ;
;  SRAM_DQ[4]  ; clk        ; 4.528  ; 4.528  ; Rise       ; clk             ;
;  SRAM_DQ[5]  ; clk        ; 4.538  ; 4.538  ; Rise       ; clk             ;
;  SRAM_DQ[6]  ; clk        ; 4.352  ; 4.352  ; Rise       ; clk             ;
;  SRAM_DQ[7]  ; clk        ; 4.312  ; 4.312  ; Rise       ; clk             ;
;  SRAM_DQ[8]  ; clk        ; 4.296  ; 4.296  ; Rise       ; clk             ;
;  SRAM_DQ[9]  ; clk        ; 4.469  ; 4.469  ; Rise       ; clk             ;
;  SRAM_DQ[10] ; clk        ; 5.082  ; 5.082  ; Rise       ; clk             ;
;  SRAM_DQ[11] ; clk        ; 4.400  ; 4.400  ; Rise       ; clk             ;
;  SRAM_DQ[12] ; clk        ; 4.055  ; 4.055  ; Rise       ; clk             ;
;  SRAM_DQ[13] ; clk        ; 4.382  ; 4.382  ; Rise       ; clk             ;
;  SRAM_DQ[14] ; clk        ; 3.840  ; 3.840  ; Rise       ; clk             ;
;  SRAM_DQ[15] ; clk        ; 3.831  ; 3.831  ; Rise       ; clk             ;
; forward_en   ; clk        ; 28.494 ; 28.494 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; SRAM_DQ[*]   ; clk        ; -3.580 ; -3.580 ; Rise       ; clk             ;
;  SRAM_DQ[0]  ; clk        ; -3.969 ; -3.969 ; Rise       ; clk             ;
;  SRAM_DQ[1]  ; clk        ; -3.706 ; -3.706 ; Rise       ; clk             ;
;  SRAM_DQ[2]  ; clk        ; -3.722 ; -3.722 ; Rise       ; clk             ;
;  SRAM_DQ[3]  ; clk        ; -3.714 ; -3.714 ; Rise       ; clk             ;
;  SRAM_DQ[4]  ; clk        ; -3.937 ; -3.937 ; Rise       ; clk             ;
;  SRAM_DQ[5]  ; clk        ; -4.069 ; -4.069 ; Rise       ; clk             ;
;  SRAM_DQ[6]  ; clk        ; -3.761 ; -3.761 ; Rise       ; clk             ;
;  SRAM_DQ[7]  ; clk        ; -3.717 ; -3.717 ; Rise       ; clk             ;
;  SRAM_DQ[8]  ; clk        ; -3.704 ; -3.704 ; Rise       ; clk             ;
;  SRAM_DQ[9]  ; clk        ; -4.173 ; -4.173 ; Rise       ; clk             ;
;  SRAM_DQ[10] ; clk        ; -4.358 ; -4.358 ; Rise       ; clk             ;
;  SRAM_DQ[11] ; clk        ; -4.010 ; -4.010 ; Rise       ; clk             ;
;  SRAM_DQ[12] ; clk        ; -3.715 ; -3.715 ; Rise       ; clk             ;
;  SRAM_DQ[13] ; clk        ; -4.031 ; -4.031 ; Rise       ; clk             ;
;  SRAM_DQ[14] ; clk        ; -3.591 ; -3.591 ; Rise       ; clk             ;
;  SRAM_DQ[15] ; clk        ; -3.580 ; -3.580 ; Rise       ; clk             ;
; forward_en   ; clk        ; -1.552 ; -1.552 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; SRAM_ADDR[*]   ; clk        ; 11.098 ; 11.098 ; Rise       ; clk             ;
;  SRAM_ADDR[0]  ; clk        ; 11.098 ; 11.098 ; Rise       ; clk             ;
;  SRAM_ADDR[1]  ; clk        ; 6.940  ; 6.940  ; Rise       ; clk             ;
;  SRAM_ADDR[2]  ; clk        ; 7.225  ; 7.225  ; Rise       ; clk             ;
;  SRAM_ADDR[3]  ; clk        ; 7.984  ; 7.984  ; Rise       ; clk             ;
;  SRAM_ADDR[4]  ; clk        ; 6.928  ; 6.928  ; Rise       ; clk             ;
;  SRAM_ADDR[5]  ; clk        ; 7.519  ; 7.519  ; Rise       ; clk             ;
;  SRAM_ADDR[6]  ; clk        ; 7.523  ; 7.523  ; Rise       ; clk             ;
;  SRAM_ADDR[7]  ; clk        ; 7.221  ; 7.221  ; Rise       ; clk             ;
;  SRAM_ADDR[8]  ; clk        ; 8.573  ; 8.573  ; Rise       ; clk             ;
;  SRAM_ADDR[9]  ; clk        ; 6.941  ; 6.941  ; Rise       ; clk             ;
;  SRAM_ADDR[10] ; clk        ; 9.990  ; 9.990  ; Rise       ; clk             ;
;  SRAM_ADDR[11] ; clk        ; 10.079 ; 10.079 ; Rise       ; clk             ;
;  SRAM_ADDR[12] ; clk        ; 10.425 ; 10.425 ; Rise       ; clk             ;
;  SRAM_ADDR[13] ; clk        ; 10.544 ; 10.544 ; Rise       ; clk             ;
;  SRAM_ADDR[14] ; clk        ; 10.307 ; 10.307 ; Rise       ; clk             ;
;  SRAM_ADDR[15] ; clk        ; 10.920 ; 10.920 ; Rise       ; clk             ;
;  SRAM_ADDR[16] ; clk        ; 10.747 ; 10.747 ; Rise       ; clk             ;
;  SRAM_ADDR[17] ; clk        ; 10.560 ; 10.560 ; Rise       ; clk             ;
; SRAM_DQ[*]     ; clk        ; 13.863 ; 13.863 ; Rise       ; clk             ;
;  SRAM_DQ[0]    ; clk        ; 13.475 ; 13.475 ; Rise       ; clk             ;
;  SRAM_DQ[1]    ; clk        ; 13.481 ; 13.481 ; Rise       ; clk             ;
;  SRAM_DQ[2]    ; clk        ; 13.555 ; 13.555 ; Rise       ; clk             ;
;  SRAM_DQ[3]    ; clk        ; 13.496 ; 13.496 ; Rise       ; clk             ;
;  SRAM_DQ[4]    ; clk        ; 13.524 ; 13.524 ; Rise       ; clk             ;
;  SRAM_DQ[5]    ; clk        ; 11.809 ; 11.809 ; Rise       ; clk             ;
;  SRAM_DQ[6]    ; clk        ; 13.481 ; 13.481 ; Rise       ; clk             ;
;  SRAM_DQ[7]    ; clk        ; 13.489 ; 13.489 ; Rise       ; clk             ;
;  SRAM_DQ[8]    ; clk        ; 13.493 ; 13.493 ; Rise       ; clk             ;
;  SRAM_DQ[9]    ; clk        ; 13.518 ; 13.518 ; Rise       ; clk             ;
;  SRAM_DQ[10]   ; clk        ; 11.238 ; 11.238 ; Rise       ; clk             ;
;  SRAM_DQ[11]   ; clk        ; 13.863 ; 13.863 ; Rise       ; clk             ;
;  SRAM_DQ[12]   ; clk        ; 13.364 ; 13.364 ; Rise       ; clk             ;
;  SRAM_DQ[13]   ; clk        ; 13.519 ; 13.519 ; Rise       ; clk             ;
;  SRAM_DQ[14]   ; clk        ; 13.558 ; 13.558 ; Rise       ; clk             ;
;  SRAM_DQ[15]   ; clk        ; 13.580 ; 13.580 ; Rise       ; clk             ;
; SRAM_WE_N      ; clk        ; 10.484 ; 10.484 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; SRAM_ADDR[*]   ; clk        ; 6.928  ; 6.928  ; Rise       ; clk             ;
;  SRAM_ADDR[0]  ; clk        ; 10.285 ; 10.285 ; Rise       ; clk             ;
;  SRAM_ADDR[1]  ; clk        ; 6.940  ; 6.940  ; Rise       ; clk             ;
;  SRAM_ADDR[2]  ; clk        ; 7.225  ; 7.225  ; Rise       ; clk             ;
;  SRAM_ADDR[3]  ; clk        ; 7.984  ; 7.984  ; Rise       ; clk             ;
;  SRAM_ADDR[4]  ; clk        ; 6.928  ; 6.928  ; Rise       ; clk             ;
;  SRAM_ADDR[5]  ; clk        ; 7.519  ; 7.519  ; Rise       ; clk             ;
;  SRAM_ADDR[6]  ; clk        ; 7.523  ; 7.523  ; Rise       ; clk             ;
;  SRAM_ADDR[7]  ; clk        ; 7.221  ; 7.221  ; Rise       ; clk             ;
;  SRAM_ADDR[8]  ; clk        ; 8.573  ; 8.573  ; Rise       ; clk             ;
;  SRAM_ADDR[9]  ; clk        ; 6.941  ; 6.941  ; Rise       ; clk             ;
;  SRAM_ADDR[10] ; clk        ; 8.859  ; 8.859  ; Rise       ; clk             ;
;  SRAM_ADDR[11] ; clk        ; 9.330  ; 9.330  ; Rise       ; clk             ;
;  SRAM_ADDR[12] ; clk        ; 9.361  ; 9.361  ; Rise       ; clk             ;
;  SRAM_ADDR[13] ; clk        ; 9.331  ; 9.331  ; Rise       ; clk             ;
;  SRAM_ADDR[14] ; clk        ; 8.611  ; 8.611  ; Rise       ; clk             ;
;  SRAM_ADDR[15] ; clk        ; 9.467  ; 9.467  ; Rise       ; clk             ;
;  SRAM_ADDR[16] ; clk        ; 9.307  ; 9.307  ; Rise       ; clk             ;
;  SRAM_ADDR[17] ; clk        ; 8.822  ; 8.822  ; Rise       ; clk             ;
; SRAM_DQ[*]     ; clk        ; 7.398  ; 7.398  ; Rise       ; clk             ;
;  SRAM_DQ[0]    ; clk        ; 8.090  ; 8.090  ; Rise       ; clk             ;
;  SRAM_DQ[1]    ; clk        ; 8.115  ; 8.115  ; Rise       ; clk             ;
;  SRAM_DQ[2]    ; clk        ; 7.852  ; 7.852  ; Rise       ; clk             ;
;  SRAM_DQ[3]    ; clk        ; 9.386  ; 9.386  ; Rise       ; clk             ;
;  SRAM_DQ[4]    ; clk        ; 8.195  ; 8.195  ; Rise       ; clk             ;
;  SRAM_DQ[5]    ; clk        ; 8.939  ; 8.939  ; Rise       ; clk             ;
;  SRAM_DQ[6]    ; clk        ; 7.786  ; 7.786  ; Rise       ; clk             ;
;  SRAM_DQ[7]    ; clk        ; 8.878  ; 8.878  ; Rise       ; clk             ;
;  SRAM_DQ[8]    ; clk        ; 8.456  ; 8.456  ; Rise       ; clk             ;
;  SRAM_DQ[9]    ; clk        ; 8.443  ; 8.443  ; Rise       ; clk             ;
;  SRAM_DQ[10]   ; clk        ; 7.398  ; 7.398  ; Rise       ; clk             ;
;  SRAM_DQ[11]   ; clk        ; 9.113  ; 9.113  ; Rise       ; clk             ;
;  SRAM_DQ[12]   ; clk        ; 7.961  ; 7.961  ; Rise       ; clk             ;
;  SRAM_DQ[13]   ; clk        ; 7.853  ; 7.853  ; Rise       ; clk             ;
;  SRAM_DQ[14]   ; clk        ; 8.822  ; 8.822  ; Rise       ; clk             ;
;  SRAM_DQ[15]   ; clk        ; 7.899  ; 7.899  ; Rise       ; clk             ;
; SRAM_WE_N      ; clk        ; 7.080  ; 7.080  ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Output Enable Times                                                        ;
+----------------+------------+--------+------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+------+------------+-----------------+
; SRAM_ADDR[*]   ; clk        ; 9.830  ;      ; Rise       ; clk             ;
;  SRAM_ADDR[0]  ; clk        ; 10.779 ;      ; Rise       ; clk             ;
;  SRAM_ADDR[1]  ; clk        ; 12.911 ;      ; Rise       ; clk             ;
;  SRAM_ADDR[2]  ; clk        ; 9.830  ;      ; Rise       ; clk             ;
;  SRAM_ADDR[3]  ; clk        ; 12.921 ;      ; Rise       ; clk             ;
;  SRAM_ADDR[4]  ; clk        ; 13.198 ;      ; Rise       ; clk             ;
;  SRAM_ADDR[5]  ; clk        ; 12.319 ;      ; Rise       ; clk             ;
;  SRAM_ADDR[6]  ; clk        ; 12.911 ;      ; Rise       ; clk             ;
;  SRAM_ADDR[7]  ; clk        ; 13.198 ;      ; Rise       ; clk             ;
;  SRAM_ADDR[8]  ; clk        ; 12.319 ;      ; Rise       ; clk             ;
;  SRAM_ADDR[9]  ; clk        ; 12.911 ;      ; Rise       ; clk             ;
;  SRAM_ADDR[10] ; clk        ; 12.005 ;      ; Rise       ; clk             ;
;  SRAM_ADDR[11] ; clk        ; 12.005 ;      ; Rise       ; clk             ;
;  SRAM_ADDR[12] ; clk        ; 11.730 ;      ; Rise       ; clk             ;
;  SRAM_ADDR[13] ; clk        ; 12.082 ;      ; Rise       ; clk             ;
;  SRAM_ADDR[14] ; clk        ; 11.720 ;      ; Rise       ; clk             ;
;  SRAM_ADDR[15] ; clk        ; 12.092 ;      ; Rise       ; clk             ;
;  SRAM_ADDR[16] ; clk        ; 11.730 ;      ; Rise       ; clk             ;
;  SRAM_ADDR[17] ; clk        ; 11.720 ;      ; Rise       ; clk             ;
; SRAM_DQ[*]     ; clk        ; 10.221 ;      ; Rise       ; clk             ;
;  SRAM_DQ[0]    ; clk        ; 11.393 ;      ; Rise       ; clk             ;
;  SRAM_DQ[1]    ; clk        ; 11.393 ;      ; Rise       ; clk             ;
;  SRAM_DQ[2]    ; clk        ; 11.393 ;      ; Rise       ; clk             ;
;  SRAM_DQ[3]    ; clk        ; 11.415 ;      ; Rise       ; clk             ;
;  SRAM_DQ[4]    ; clk        ; 11.429 ;      ; Rise       ; clk             ;
;  SRAM_DQ[5]    ; clk        ; 10.601 ;      ; Rise       ; clk             ;
;  SRAM_DQ[6]    ; clk        ; 11.415 ;      ; Rise       ; clk             ;
;  SRAM_DQ[7]    ; clk        ; 11.415 ;      ; Rise       ; clk             ;
;  SRAM_DQ[8]    ; clk        ; 11.395 ;      ; Rise       ; clk             ;
;  SRAM_DQ[9]    ; clk        ; 11.419 ;      ; Rise       ; clk             ;
;  SRAM_DQ[10]   ; clk        ; 10.221 ;      ; Rise       ; clk             ;
;  SRAM_DQ[11]   ; clk        ; 11.680 ;      ; Rise       ; clk             ;
;  SRAM_DQ[12]   ; clk        ; 11.393 ;      ; Rise       ; clk             ;
;  SRAM_DQ[13]   ; clk        ; 11.405 ;      ; Rise       ; clk             ;
;  SRAM_DQ[14]   ; clk        ; 11.680 ;      ; Rise       ; clk             ;
;  SRAM_DQ[15]   ; clk        ; 11.670 ;      ; Rise       ; clk             ;
+----------------+------------+--------+------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Output Enable Times                                                ;
+----------------+------------+--------+------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+------+------------+-----------------+
; SRAM_ADDR[*]   ; clk        ; 9.007  ;      ; Rise       ; clk             ;
;  SRAM_ADDR[0]  ; clk        ; 9.956  ;      ; Rise       ; clk             ;
;  SRAM_ADDR[1]  ; clk        ; 12.088 ;      ; Rise       ; clk             ;
;  SRAM_ADDR[2]  ; clk        ; 9.007  ;      ; Rise       ; clk             ;
;  SRAM_ADDR[3]  ; clk        ; 12.098 ;      ; Rise       ; clk             ;
;  SRAM_ADDR[4]  ; clk        ; 12.375 ;      ; Rise       ; clk             ;
;  SRAM_ADDR[5]  ; clk        ; 11.496 ;      ; Rise       ; clk             ;
;  SRAM_ADDR[6]  ; clk        ; 12.088 ;      ; Rise       ; clk             ;
;  SRAM_ADDR[7]  ; clk        ; 12.375 ;      ; Rise       ; clk             ;
;  SRAM_ADDR[8]  ; clk        ; 11.496 ;      ; Rise       ; clk             ;
;  SRAM_ADDR[9]  ; clk        ; 12.088 ;      ; Rise       ; clk             ;
;  SRAM_ADDR[10] ; clk        ; 11.182 ;      ; Rise       ; clk             ;
;  SRAM_ADDR[11] ; clk        ; 11.182 ;      ; Rise       ; clk             ;
;  SRAM_ADDR[12] ; clk        ; 10.907 ;      ; Rise       ; clk             ;
;  SRAM_ADDR[13] ; clk        ; 11.259 ;      ; Rise       ; clk             ;
;  SRAM_ADDR[14] ; clk        ; 10.897 ;      ; Rise       ; clk             ;
;  SRAM_ADDR[15] ; clk        ; 11.269 ;      ; Rise       ; clk             ;
;  SRAM_ADDR[16] ; clk        ; 10.907 ;      ; Rise       ; clk             ;
;  SRAM_ADDR[17] ; clk        ; 10.897 ;      ; Rise       ; clk             ;
; SRAM_DQ[*]     ; clk        ; 7.441  ;      ; Rise       ; clk             ;
;  SRAM_DQ[0]    ; clk        ; 8.613  ;      ; Rise       ; clk             ;
;  SRAM_DQ[1]    ; clk        ; 8.613  ;      ; Rise       ; clk             ;
;  SRAM_DQ[2]    ; clk        ; 8.613  ;      ; Rise       ; clk             ;
;  SRAM_DQ[3]    ; clk        ; 8.635  ;      ; Rise       ; clk             ;
;  SRAM_DQ[4]    ; clk        ; 8.649  ;      ; Rise       ; clk             ;
;  SRAM_DQ[5]    ; clk        ; 7.821  ;      ; Rise       ; clk             ;
;  SRAM_DQ[6]    ; clk        ; 8.635  ;      ; Rise       ; clk             ;
;  SRAM_DQ[7]    ; clk        ; 8.635  ;      ; Rise       ; clk             ;
;  SRAM_DQ[8]    ; clk        ; 8.615  ;      ; Rise       ; clk             ;
;  SRAM_DQ[9]    ; clk        ; 8.639  ;      ; Rise       ; clk             ;
;  SRAM_DQ[10]   ; clk        ; 7.441  ;      ; Rise       ; clk             ;
;  SRAM_DQ[11]   ; clk        ; 8.900  ;      ; Rise       ; clk             ;
;  SRAM_DQ[12]   ; clk        ; 8.613  ;      ; Rise       ; clk             ;
;  SRAM_DQ[13]   ; clk        ; 8.625  ;      ; Rise       ; clk             ;
;  SRAM_DQ[14]   ; clk        ; 8.900  ;      ; Rise       ; clk             ;
;  SRAM_DQ[15]   ; clk        ; 8.890  ;      ; Rise       ; clk             ;
+----------------+------------+--------+------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Output Disable Times                                                               ;
+----------------+------------+-----------+-----------+------------+-----------------+
; Data Port      ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+----------------+------------+-----------+-----------+------------+-----------------+
; SRAM_ADDR[*]   ; clk        ; 9.830     ;           ; Rise       ; clk             ;
;  SRAM_ADDR[0]  ; clk        ; 10.779    ;           ; Rise       ; clk             ;
;  SRAM_ADDR[1]  ; clk        ; 12.911    ;           ; Rise       ; clk             ;
;  SRAM_ADDR[2]  ; clk        ; 9.830     ;           ; Rise       ; clk             ;
;  SRAM_ADDR[3]  ; clk        ; 12.921    ;           ; Rise       ; clk             ;
;  SRAM_ADDR[4]  ; clk        ; 13.198    ;           ; Rise       ; clk             ;
;  SRAM_ADDR[5]  ; clk        ; 12.319    ;           ; Rise       ; clk             ;
;  SRAM_ADDR[6]  ; clk        ; 12.911    ;           ; Rise       ; clk             ;
;  SRAM_ADDR[7]  ; clk        ; 13.198    ;           ; Rise       ; clk             ;
;  SRAM_ADDR[8]  ; clk        ; 12.319    ;           ; Rise       ; clk             ;
;  SRAM_ADDR[9]  ; clk        ; 12.911    ;           ; Rise       ; clk             ;
;  SRAM_ADDR[10] ; clk        ; 12.005    ;           ; Rise       ; clk             ;
;  SRAM_ADDR[11] ; clk        ; 12.005    ;           ; Rise       ; clk             ;
;  SRAM_ADDR[12] ; clk        ; 11.730    ;           ; Rise       ; clk             ;
;  SRAM_ADDR[13] ; clk        ; 12.082    ;           ; Rise       ; clk             ;
;  SRAM_ADDR[14] ; clk        ; 11.720    ;           ; Rise       ; clk             ;
;  SRAM_ADDR[15] ; clk        ; 12.092    ;           ; Rise       ; clk             ;
;  SRAM_ADDR[16] ; clk        ; 11.730    ;           ; Rise       ; clk             ;
;  SRAM_ADDR[17] ; clk        ; 11.720    ;           ; Rise       ; clk             ;
; SRAM_DQ[*]     ; clk        ; 10.221    ;           ; Rise       ; clk             ;
;  SRAM_DQ[0]    ; clk        ; 11.393    ;           ; Rise       ; clk             ;
;  SRAM_DQ[1]    ; clk        ; 11.393    ;           ; Rise       ; clk             ;
;  SRAM_DQ[2]    ; clk        ; 11.393    ;           ; Rise       ; clk             ;
;  SRAM_DQ[3]    ; clk        ; 11.415    ;           ; Rise       ; clk             ;
;  SRAM_DQ[4]    ; clk        ; 11.429    ;           ; Rise       ; clk             ;
;  SRAM_DQ[5]    ; clk        ; 10.601    ;           ; Rise       ; clk             ;
;  SRAM_DQ[6]    ; clk        ; 11.415    ;           ; Rise       ; clk             ;
;  SRAM_DQ[7]    ; clk        ; 11.415    ;           ; Rise       ; clk             ;
;  SRAM_DQ[8]    ; clk        ; 11.395    ;           ; Rise       ; clk             ;
;  SRAM_DQ[9]    ; clk        ; 11.419    ;           ; Rise       ; clk             ;
;  SRAM_DQ[10]   ; clk        ; 10.221    ;           ; Rise       ; clk             ;
;  SRAM_DQ[11]   ; clk        ; 11.680    ;           ; Rise       ; clk             ;
;  SRAM_DQ[12]   ; clk        ; 11.393    ;           ; Rise       ; clk             ;
;  SRAM_DQ[13]   ; clk        ; 11.405    ;           ; Rise       ; clk             ;
;  SRAM_DQ[14]   ; clk        ; 11.680    ;           ; Rise       ; clk             ;
;  SRAM_DQ[15]   ; clk        ; 11.670    ;           ; Rise       ; clk             ;
+----------------+------------+-----------+-----------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                       ;
+----------------+------------+-----------+-----------+------------+-----------------+
; Data Port      ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+----------------+------------+-----------+-----------+------------+-----------------+
; SRAM_ADDR[*]   ; clk        ; 9.007     ;           ; Rise       ; clk             ;
;  SRAM_ADDR[0]  ; clk        ; 9.956     ;           ; Rise       ; clk             ;
;  SRAM_ADDR[1]  ; clk        ; 12.088    ;           ; Rise       ; clk             ;
;  SRAM_ADDR[2]  ; clk        ; 9.007     ;           ; Rise       ; clk             ;
;  SRAM_ADDR[3]  ; clk        ; 12.098    ;           ; Rise       ; clk             ;
;  SRAM_ADDR[4]  ; clk        ; 12.375    ;           ; Rise       ; clk             ;
;  SRAM_ADDR[5]  ; clk        ; 11.496    ;           ; Rise       ; clk             ;
;  SRAM_ADDR[6]  ; clk        ; 12.088    ;           ; Rise       ; clk             ;
;  SRAM_ADDR[7]  ; clk        ; 12.375    ;           ; Rise       ; clk             ;
;  SRAM_ADDR[8]  ; clk        ; 11.496    ;           ; Rise       ; clk             ;
;  SRAM_ADDR[9]  ; clk        ; 12.088    ;           ; Rise       ; clk             ;
;  SRAM_ADDR[10] ; clk        ; 11.182    ;           ; Rise       ; clk             ;
;  SRAM_ADDR[11] ; clk        ; 11.182    ;           ; Rise       ; clk             ;
;  SRAM_ADDR[12] ; clk        ; 10.907    ;           ; Rise       ; clk             ;
;  SRAM_ADDR[13] ; clk        ; 11.259    ;           ; Rise       ; clk             ;
;  SRAM_ADDR[14] ; clk        ; 10.897    ;           ; Rise       ; clk             ;
;  SRAM_ADDR[15] ; clk        ; 11.269    ;           ; Rise       ; clk             ;
;  SRAM_ADDR[16] ; clk        ; 10.907    ;           ; Rise       ; clk             ;
;  SRAM_ADDR[17] ; clk        ; 10.897    ;           ; Rise       ; clk             ;
; SRAM_DQ[*]     ; clk        ; 7.441     ;           ; Rise       ; clk             ;
;  SRAM_DQ[0]    ; clk        ; 8.613     ;           ; Rise       ; clk             ;
;  SRAM_DQ[1]    ; clk        ; 8.613     ;           ; Rise       ; clk             ;
;  SRAM_DQ[2]    ; clk        ; 8.613     ;           ; Rise       ; clk             ;
;  SRAM_DQ[3]    ; clk        ; 8.635     ;           ; Rise       ; clk             ;
;  SRAM_DQ[4]    ; clk        ; 8.649     ;           ; Rise       ; clk             ;
;  SRAM_DQ[5]    ; clk        ; 7.821     ;           ; Rise       ; clk             ;
;  SRAM_DQ[6]    ; clk        ; 8.635     ;           ; Rise       ; clk             ;
;  SRAM_DQ[7]    ; clk        ; 8.635     ;           ; Rise       ; clk             ;
;  SRAM_DQ[8]    ; clk        ; 8.615     ;           ; Rise       ; clk             ;
;  SRAM_DQ[9]    ; clk        ; 8.639     ;           ; Rise       ; clk             ;
;  SRAM_DQ[10]   ; clk        ; 7.441     ;           ; Rise       ; clk             ;
;  SRAM_DQ[11]   ; clk        ; 8.900     ;           ; Rise       ; clk             ;
;  SRAM_DQ[12]   ; clk        ; 8.613     ;           ; Rise       ; clk             ;
;  SRAM_DQ[13]   ; clk        ; 8.625     ;           ; Rise       ; clk             ;
;  SRAM_DQ[14]   ; clk        ; 8.900     ;           ; Rise       ; clk             ;
;  SRAM_DQ[15]   ; clk        ; 8.890     ;           ; Rise       ; clk             ;
+----------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------+
; Fast Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; clk   ; -10.488 ; -1718.702     ;
+-------+---------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -784.380              ;
+-------+--------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                 ;
+---------+---------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                       ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -10.488 ; MEM_reg:mem_reg|Dest_out[0]     ; IF_stage:if_stage|PC_reg:pc_reg|pc[6] ; clk          ; clk         ; 1.000        ; -0.003     ; 11.517     ;
; -10.488 ; MEM_reg:mem_reg|Dest_out[0]     ; IF_stage:if_stage|PC_reg:pc_reg|pc[5] ; clk          ; clk         ; 1.000        ; -0.003     ; 11.517     ;
; -10.488 ; MEM_reg:mem_reg|Dest_out[0]     ; IF_stage:if_stage|PC_reg:pc_reg|pc[8] ; clk          ; clk         ; 1.000        ; -0.003     ; 11.517     ;
; -10.488 ; MEM_reg:mem_reg|Dest_out[0]     ; IF_stage:if_stage|PC_reg:pc_reg|pc[4] ; clk          ; clk         ; 1.000        ; -0.003     ; 11.517     ;
; -10.488 ; MEM_reg:mem_reg|Dest_out[0]     ; IF_stage:if_stage|PC_reg:pc_reg|pc[3] ; clk          ; clk         ; 1.000        ; -0.003     ; 11.517     ;
; -10.488 ; MEM_reg:mem_reg|Dest_out[0]     ; IF_stage:if_stage|PC_reg:pc_reg|pc[7] ; clk          ; clk         ; 1.000        ; -0.003     ; 11.517     ;
; -10.488 ; MEM_reg:mem_reg|Dest_out[0]     ; IF_stage:if_stage|PC_reg:pc_reg|pc[2] ; clk          ; clk         ; 1.000        ; -0.003     ; 11.517     ;
; -10.422 ; ID_Reg:id_reg|src2_out[1]       ; IF_stage:if_stage|PC_reg:pc_reg|pc[6] ; clk          ; clk         ; 1.000        ; 0.020      ; 11.474     ;
; -10.422 ; ID_Reg:id_reg|src2_out[1]       ; IF_stage:if_stage|PC_reg:pc_reg|pc[5] ; clk          ; clk         ; 1.000        ; 0.020      ; 11.474     ;
; -10.422 ; ID_Reg:id_reg|src2_out[1]       ; IF_stage:if_stage|PC_reg:pc_reg|pc[8] ; clk          ; clk         ; 1.000        ; 0.020      ; 11.474     ;
; -10.422 ; ID_Reg:id_reg|src2_out[1]       ; IF_stage:if_stage|PC_reg:pc_reg|pc[4] ; clk          ; clk         ; 1.000        ; 0.020      ; 11.474     ;
; -10.422 ; ID_Reg:id_reg|src2_out[1]       ; IF_stage:if_stage|PC_reg:pc_reg|pc[3] ; clk          ; clk         ; 1.000        ; 0.020      ; 11.474     ;
; -10.422 ; ID_Reg:id_reg|src2_out[1]       ; IF_stage:if_stage|PC_reg:pc_reg|pc[7] ; clk          ; clk         ; 1.000        ; 0.020      ; 11.474     ;
; -10.422 ; ID_Reg:id_reg|src2_out[1]       ; IF_stage:if_stage|PC_reg:pc_reg|pc[2] ; clk          ; clk         ; 1.000        ; 0.020      ; 11.474     ;
; -10.418 ; EXE_reg:exe_reg|Dest[0]         ; IF_stage:if_stage|PC_reg:pc_reg|pc[6] ; clk          ; clk         ; 1.000        ; 0.020      ; 11.470     ;
; -10.418 ; EXE_reg:exe_reg|Dest[0]         ; IF_stage:if_stage|PC_reg:pc_reg|pc[5] ; clk          ; clk         ; 1.000        ; 0.020      ; 11.470     ;
; -10.418 ; EXE_reg:exe_reg|Dest[0]         ; IF_stage:if_stage|PC_reg:pc_reg|pc[8] ; clk          ; clk         ; 1.000        ; 0.020      ; 11.470     ;
; -10.418 ; EXE_reg:exe_reg|Dest[0]         ; IF_stage:if_stage|PC_reg:pc_reg|pc[4] ; clk          ; clk         ; 1.000        ; 0.020      ; 11.470     ;
; -10.418 ; EXE_reg:exe_reg|Dest[0]         ; IF_stage:if_stage|PC_reg:pc_reg|pc[3] ; clk          ; clk         ; 1.000        ; 0.020      ; 11.470     ;
; -10.418 ; EXE_reg:exe_reg|Dest[0]         ; IF_stage:if_stage|PC_reg:pc_reg|pc[7] ; clk          ; clk         ; 1.000        ; 0.020      ; 11.470     ;
; -10.418 ; EXE_reg:exe_reg|Dest[0]         ; IF_stage:if_stage|PC_reg:pc_reg|pc[2] ; clk          ; clk         ; 1.000        ; 0.020      ; 11.470     ;
; -10.367 ; ID_Reg:id_reg|src2_out[0]       ; IF_stage:if_stage|PC_reg:pc_reg|pc[6] ; clk          ; clk         ; 1.000        ; 0.020      ; 11.419     ;
; -10.367 ; ID_Reg:id_reg|src2_out[0]       ; IF_stage:if_stage|PC_reg:pc_reg|pc[5] ; clk          ; clk         ; 1.000        ; 0.020      ; 11.419     ;
; -10.367 ; ID_Reg:id_reg|src2_out[0]       ; IF_stage:if_stage|PC_reg:pc_reg|pc[8] ; clk          ; clk         ; 1.000        ; 0.020      ; 11.419     ;
; -10.367 ; ID_Reg:id_reg|src2_out[0]       ; IF_stage:if_stage|PC_reg:pc_reg|pc[4] ; clk          ; clk         ; 1.000        ; 0.020      ; 11.419     ;
; -10.367 ; ID_Reg:id_reg|src2_out[0]       ; IF_stage:if_stage|PC_reg:pc_reg|pc[3] ; clk          ; clk         ; 1.000        ; 0.020      ; 11.419     ;
; -10.367 ; ID_Reg:id_reg|src2_out[0]       ; IF_stage:if_stage|PC_reg:pc_reg|pc[7] ; clk          ; clk         ; 1.000        ; 0.020      ; 11.419     ;
; -10.367 ; ID_Reg:id_reg|src2_out[0]       ; IF_stage:if_stage|PC_reg:pc_reg|pc[2] ; clk          ; clk         ; 1.000        ; 0.020      ; 11.419     ;
; -10.364 ; EXE_reg:exe_reg|Dest[2]         ; IF_stage:if_stage|PC_reg:pc_reg|pc[6] ; clk          ; clk         ; 1.000        ; 0.020      ; 11.416     ;
; -10.364 ; EXE_reg:exe_reg|Dest[2]         ; IF_stage:if_stage|PC_reg:pc_reg|pc[5] ; clk          ; clk         ; 1.000        ; 0.020      ; 11.416     ;
; -10.364 ; EXE_reg:exe_reg|Dest[2]         ; IF_stage:if_stage|PC_reg:pc_reg|pc[8] ; clk          ; clk         ; 1.000        ; 0.020      ; 11.416     ;
; -10.364 ; EXE_reg:exe_reg|Dest[2]         ; IF_stage:if_stage|PC_reg:pc_reg|pc[4] ; clk          ; clk         ; 1.000        ; 0.020      ; 11.416     ;
; -10.364 ; EXE_reg:exe_reg|Dest[2]         ; IF_stage:if_stage|PC_reg:pc_reg|pc[3] ; clk          ; clk         ; 1.000        ; 0.020      ; 11.416     ;
; -10.364 ; EXE_reg:exe_reg|Dest[2]         ; IF_stage:if_stage|PC_reg:pc_reg|pc[7] ; clk          ; clk         ; 1.000        ; 0.020      ; 11.416     ;
; -10.364 ; EXE_reg:exe_reg|Dest[2]         ; IF_stage:if_stage|PC_reg:pc_reg|pc[2] ; clk          ; clk         ; 1.000        ; 0.020      ; 11.416     ;
; -10.274 ; ID_Reg:id_reg|src2_out[3]       ; IF_stage:if_stage|PC_reg:pc_reg|pc[6] ; clk          ; clk         ; 1.000        ; 0.020      ; 11.326     ;
; -10.274 ; ID_Reg:id_reg|src2_out[3]       ; IF_stage:if_stage|PC_reg:pc_reg|pc[5] ; clk          ; clk         ; 1.000        ; 0.020      ; 11.326     ;
; -10.274 ; ID_Reg:id_reg|src2_out[3]       ; IF_stage:if_stage|PC_reg:pc_reg|pc[8] ; clk          ; clk         ; 1.000        ; 0.020      ; 11.326     ;
; -10.274 ; ID_Reg:id_reg|src2_out[3]       ; IF_stage:if_stage|PC_reg:pc_reg|pc[4] ; clk          ; clk         ; 1.000        ; 0.020      ; 11.326     ;
; -10.274 ; ID_Reg:id_reg|src2_out[3]       ; IF_stage:if_stage|PC_reg:pc_reg|pc[3] ; clk          ; clk         ; 1.000        ; 0.020      ; 11.326     ;
; -10.274 ; ID_Reg:id_reg|src2_out[3]       ; IF_stage:if_stage|PC_reg:pc_reg|pc[7] ; clk          ; clk         ; 1.000        ; 0.020      ; 11.326     ;
; -10.274 ; ID_Reg:id_reg|src2_out[3]       ; IF_stage:if_stage|PC_reg:pc_reg|pc[2] ; clk          ; clk         ; 1.000        ; 0.020      ; 11.326     ;
; -10.264 ; EXE_reg:exe_reg|Dest[1]         ; IF_stage:if_stage|PC_reg:pc_reg|pc[6] ; clk          ; clk         ; 1.000        ; 0.020      ; 11.316     ;
; -10.264 ; EXE_reg:exe_reg|Dest[1]         ; IF_stage:if_stage|PC_reg:pc_reg|pc[5] ; clk          ; clk         ; 1.000        ; 0.020      ; 11.316     ;
; -10.264 ; EXE_reg:exe_reg|Dest[1]         ; IF_stage:if_stage|PC_reg:pc_reg|pc[8] ; clk          ; clk         ; 1.000        ; 0.020      ; 11.316     ;
; -10.264 ; EXE_reg:exe_reg|Dest[1]         ; IF_stage:if_stage|PC_reg:pc_reg|pc[4] ; clk          ; clk         ; 1.000        ; 0.020      ; 11.316     ;
; -10.264 ; EXE_reg:exe_reg|Dest[1]         ; IF_stage:if_stage|PC_reg:pc_reg|pc[3] ; clk          ; clk         ; 1.000        ; 0.020      ; 11.316     ;
; -10.264 ; EXE_reg:exe_reg|Dest[1]         ; IF_stage:if_stage|PC_reg:pc_reg|pc[7] ; clk          ; clk         ; 1.000        ; 0.020      ; 11.316     ;
; -10.264 ; EXE_reg:exe_reg|Dest[1]         ; IF_stage:if_stage|PC_reg:pc_reg|pc[2] ; clk          ; clk         ; 1.000        ; 0.020      ; 11.316     ;
; -10.170 ; MEM_reg:mem_reg|Dest_out[1]     ; IF_stage:if_stage|PC_reg:pc_reg|pc[6] ; clk          ; clk         ; 1.000        ; 0.020      ; 11.222     ;
; -10.170 ; MEM_reg:mem_reg|Dest_out[1]     ; IF_stage:if_stage|PC_reg:pc_reg|pc[5] ; clk          ; clk         ; 1.000        ; 0.020      ; 11.222     ;
; -10.170 ; MEM_reg:mem_reg|Dest_out[1]     ; IF_stage:if_stage|PC_reg:pc_reg|pc[8] ; clk          ; clk         ; 1.000        ; 0.020      ; 11.222     ;
; -10.170 ; MEM_reg:mem_reg|Dest_out[1]     ; IF_stage:if_stage|PC_reg:pc_reg|pc[4] ; clk          ; clk         ; 1.000        ; 0.020      ; 11.222     ;
; -10.170 ; MEM_reg:mem_reg|Dest_out[1]     ; IF_stage:if_stage|PC_reg:pc_reg|pc[3] ; clk          ; clk         ; 1.000        ; 0.020      ; 11.222     ;
; -10.170 ; MEM_reg:mem_reg|Dest_out[1]     ; IF_stage:if_stage|PC_reg:pc_reg|pc[7] ; clk          ; clk         ; 1.000        ; 0.020      ; 11.222     ;
; -10.170 ; MEM_reg:mem_reg|Dest_out[1]     ; IF_stage:if_stage|PC_reg:pc_reg|pc[2] ; clk          ; clk         ; 1.000        ; 0.020      ; 11.222     ;
; -10.168 ; ID_Reg:id_reg|Shift_operand[10] ; IF_stage:if_stage|PC_reg:pc_reg|pc[6] ; clk          ; clk         ; 1.000        ; 0.006      ; 11.206     ;
; -10.168 ; ID_Reg:id_reg|Shift_operand[10] ; IF_stage:if_stage|PC_reg:pc_reg|pc[5] ; clk          ; clk         ; 1.000        ; 0.006      ; 11.206     ;
; -10.168 ; ID_Reg:id_reg|Shift_operand[10] ; IF_stage:if_stage|PC_reg:pc_reg|pc[8] ; clk          ; clk         ; 1.000        ; 0.006      ; 11.206     ;
; -10.168 ; ID_Reg:id_reg|Shift_operand[10] ; IF_stage:if_stage|PC_reg:pc_reg|pc[4] ; clk          ; clk         ; 1.000        ; 0.006      ; 11.206     ;
; -10.168 ; ID_Reg:id_reg|Shift_operand[10] ; IF_stage:if_stage|PC_reg:pc_reg|pc[3] ; clk          ; clk         ; 1.000        ; 0.006      ; 11.206     ;
; -10.168 ; ID_Reg:id_reg|Shift_operand[10] ; IF_stage:if_stage|PC_reg:pc_reg|pc[7] ; clk          ; clk         ; 1.000        ; 0.006      ; 11.206     ;
; -10.168 ; ID_Reg:id_reg|Shift_operand[10] ; IF_stage:if_stage|PC_reg:pc_reg|pc[2] ; clk          ; clk         ; 1.000        ; 0.006      ; 11.206     ;
; -10.159 ; MEM_reg:mem_reg|Dest_out[2]     ; IF_stage:if_stage|PC_reg:pc_reg|pc[6] ; clk          ; clk         ; 1.000        ; 0.020      ; 11.211     ;
; -10.159 ; MEM_reg:mem_reg|Dest_out[2]     ; IF_stage:if_stage|PC_reg:pc_reg|pc[5] ; clk          ; clk         ; 1.000        ; 0.020      ; 11.211     ;
; -10.159 ; MEM_reg:mem_reg|Dest_out[2]     ; IF_stage:if_stage|PC_reg:pc_reg|pc[8] ; clk          ; clk         ; 1.000        ; 0.020      ; 11.211     ;
; -10.159 ; MEM_reg:mem_reg|Dest_out[2]     ; IF_stage:if_stage|PC_reg:pc_reg|pc[4] ; clk          ; clk         ; 1.000        ; 0.020      ; 11.211     ;
; -10.159 ; MEM_reg:mem_reg|Dest_out[2]     ; IF_stage:if_stage|PC_reg:pc_reg|pc[3] ; clk          ; clk         ; 1.000        ; 0.020      ; 11.211     ;
; -10.159 ; MEM_reg:mem_reg|Dest_out[2]     ; IF_stage:if_stage|PC_reg:pc_reg|pc[7] ; clk          ; clk         ; 1.000        ; 0.020      ; 11.211     ;
; -10.159 ; MEM_reg:mem_reg|Dest_out[2]     ; IF_stage:if_stage|PC_reg:pc_reg|pc[2] ; clk          ; clk         ; 1.000        ; 0.020      ; 11.211     ;
; -10.158 ; ID_Reg:id_reg|src2_out[2]       ; IF_stage:if_stage|PC_reg:pc_reg|pc[6] ; clk          ; clk         ; 1.000        ; 0.020      ; 11.210     ;
; -10.158 ; ID_Reg:id_reg|src2_out[2]       ; IF_stage:if_stage|PC_reg:pc_reg|pc[5] ; clk          ; clk         ; 1.000        ; 0.020      ; 11.210     ;
; -10.158 ; ID_Reg:id_reg|src2_out[2]       ; IF_stage:if_stage|PC_reg:pc_reg|pc[8] ; clk          ; clk         ; 1.000        ; 0.020      ; 11.210     ;
; -10.158 ; ID_Reg:id_reg|src2_out[2]       ; IF_stage:if_stage|PC_reg:pc_reg|pc[4] ; clk          ; clk         ; 1.000        ; 0.020      ; 11.210     ;
; -10.158 ; ID_Reg:id_reg|src2_out[2]       ; IF_stage:if_stage|PC_reg:pc_reg|pc[3] ; clk          ; clk         ; 1.000        ; 0.020      ; 11.210     ;
; -10.158 ; ID_Reg:id_reg|src2_out[2]       ; IF_stage:if_stage|PC_reg:pc_reg|pc[7] ; clk          ; clk         ; 1.000        ; 0.020      ; 11.210     ;
; -10.158 ; ID_Reg:id_reg|src2_out[2]       ; IF_stage:if_stage|PC_reg:pc_reg|pc[2] ; clk          ; clk         ; 1.000        ; 0.020      ; 11.210     ;
; -10.147 ; ID_Reg:id_reg|Shift_operand[9]  ; IF_stage:if_stage|PC_reg:pc_reg|pc[6] ; clk          ; clk         ; 1.000        ; -0.005     ; 11.174     ;
; -10.147 ; ID_Reg:id_reg|Shift_operand[9]  ; IF_stage:if_stage|PC_reg:pc_reg|pc[5] ; clk          ; clk         ; 1.000        ; -0.005     ; 11.174     ;
; -10.147 ; ID_Reg:id_reg|Shift_operand[9]  ; IF_stage:if_stage|PC_reg:pc_reg|pc[8] ; clk          ; clk         ; 1.000        ; -0.005     ; 11.174     ;
; -10.147 ; ID_Reg:id_reg|Shift_operand[9]  ; IF_stage:if_stage|PC_reg:pc_reg|pc[4] ; clk          ; clk         ; 1.000        ; -0.005     ; 11.174     ;
; -10.147 ; ID_Reg:id_reg|Shift_operand[9]  ; IF_stage:if_stage|PC_reg:pc_reg|pc[3] ; clk          ; clk         ; 1.000        ; -0.005     ; 11.174     ;
; -10.147 ; ID_Reg:id_reg|Shift_operand[9]  ; IF_stage:if_stage|PC_reg:pc_reg|pc[7] ; clk          ; clk         ; 1.000        ; -0.005     ; 11.174     ;
; -10.147 ; ID_Reg:id_reg|Shift_operand[9]  ; IF_stage:if_stage|PC_reg:pc_reg|pc[2] ; clk          ; clk         ; 1.000        ; -0.005     ; 11.174     ;
; -10.132 ; ID_Reg:id_reg|Shift_operand[8]  ; IF_stage:if_stage|PC_reg:pc_reg|pc[6] ; clk          ; clk         ; 1.000        ; -0.008     ; 11.156     ;
; -10.132 ; ID_Reg:id_reg|Shift_operand[8]  ; IF_stage:if_stage|PC_reg:pc_reg|pc[5] ; clk          ; clk         ; 1.000        ; -0.008     ; 11.156     ;
; -10.132 ; ID_Reg:id_reg|Shift_operand[8]  ; IF_stage:if_stage|PC_reg:pc_reg|pc[8] ; clk          ; clk         ; 1.000        ; -0.008     ; 11.156     ;
; -10.132 ; ID_Reg:id_reg|Shift_operand[8]  ; IF_stage:if_stage|PC_reg:pc_reg|pc[4] ; clk          ; clk         ; 1.000        ; -0.008     ; 11.156     ;
; -10.132 ; ID_Reg:id_reg|Shift_operand[8]  ; IF_stage:if_stage|PC_reg:pc_reg|pc[3] ; clk          ; clk         ; 1.000        ; -0.008     ; 11.156     ;
; -10.132 ; ID_Reg:id_reg|Shift_operand[8]  ; IF_stage:if_stage|PC_reg:pc_reg|pc[7] ; clk          ; clk         ; 1.000        ; -0.008     ; 11.156     ;
; -10.132 ; ID_Reg:id_reg|Shift_operand[8]  ; IF_stage:if_stage|PC_reg:pc_reg|pc[2] ; clk          ; clk         ; 1.000        ; -0.008     ; 11.156     ;
; -10.128 ; EXE_reg:exe_reg|WB_en           ; IF_stage:if_stage|PC_reg:pc_reg|pc[6] ; clk          ; clk         ; 1.000        ; 0.020      ; 11.180     ;
; -10.128 ; EXE_reg:exe_reg|WB_en           ; IF_stage:if_stage|PC_reg:pc_reg|pc[5] ; clk          ; clk         ; 1.000        ; 0.020      ; 11.180     ;
; -10.128 ; EXE_reg:exe_reg|WB_en           ; IF_stage:if_stage|PC_reg:pc_reg|pc[8] ; clk          ; clk         ; 1.000        ; 0.020      ; 11.180     ;
; -10.128 ; EXE_reg:exe_reg|WB_en           ; IF_stage:if_stage|PC_reg:pc_reg|pc[4] ; clk          ; clk         ; 1.000        ; 0.020      ; 11.180     ;
; -10.128 ; EXE_reg:exe_reg|WB_en           ; IF_stage:if_stage|PC_reg:pc_reg|pc[3] ; clk          ; clk         ; 1.000        ; 0.020      ; 11.180     ;
; -10.128 ; EXE_reg:exe_reg|WB_en           ; IF_stage:if_stage|PC_reg:pc_reg|pc[7] ; clk          ; clk         ; 1.000        ; 0.020      ; 11.180     ;
; -10.128 ; EXE_reg:exe_reg|WB_en           ; IF_stage:if_stage|PC_reg:pc_reg|pc[2] ; clk          ; clk         ; 1.000        ; 0.020      ; 11.180     ;
; -10.121 ; MEM_reg:mem_reg|WB_EN_out       ; IF_stage:if_stage|PC_reg:pc_reg|pc[6] ; clk          ; clk         ; 1.000        ; 0.020      ; 11.173     ;
; -10.121 ; MEM_reg:mem_reg|WB_EN_out       ; IF_stage:if_stage|PC_reg:pc_reg|pc[5] ; clk          ; clk         ; 1.000        ; 0.020      ; 11.173     ;
+---------+---------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                                  ;
+-------+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                   ; To Node                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[2]                          ; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[2]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[0]                          ; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[0]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MEM_stage:mem_stage|SRAMController:sramCtrl|ps.00                           ; MEM_stage:mem_stage|SRAMController:sramCtrl|ps.00                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[1]                          ; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[1]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.282 ; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[1]                          ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg|out[2]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.434      ;
; 0.283 ; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[1]                          ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg|out[1]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.435      ;
; 0.283 ; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[1]                          ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg|out[5]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.435      ;
; 0.284 ; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[1]                          ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg|out[0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.436      ;
; 0.284 ; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[0]                          ; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[2]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.436      ;
; 0.286 ; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[1]                          ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg|out[9]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.438      ;
; 0.286 ; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[1]                          ; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[0]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.438      ;
; 0.286 ; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[0]                          ; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[1]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.438      ;
; 0.288 ; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[1]                          ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg|out[12]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.440      ;
; 0.288 ; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[1]                          ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg|out[13]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.440      ;
; 0.306 ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg|out[2]   ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg2|out[2]  ; clk          ; clk         ; 0.000        ; 0.001      ; 0.459      ;
; 0.308 ; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[0]                          ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg|out[4]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.460      ;
; 0.317 ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg|out[11]  ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg2|out[11] ; clk          ; clk         ; 0.000        ; 0.001      ; 0.470      ;
; 0.317 ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg2|out[29] ; MEM_reg:mem_reg|data_mem_out[29]                                            ; clk          ; clk         ; 0.000        ; 0.001      ; 0.470      ;
; 0.319 ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg|out[5]   ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg2|out[5]  ; clk          ; clk         ; 0.000        ; 0.001      ; 0.472      ;
; 0.321 ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg|out[9]   ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg2|out[9]  ; clk          ; clk         ; 0.000        ; 0.001      ; 0.474      ;
; 0.322 ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg|out[1]   ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg2|out[1]  ; clk          ; clk         ; 0.000        ; 0.001      ; 0.475      ;
; 0.324 ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg|out[14]  ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg2|out[14] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.476      ;
; 0.325 ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg|out[10]  ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg2|out[10] ; clk          ; clk         ; 0.000        ; 0.001      ; 0.478      ;
; 0.325 ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg2|out[13] ; MEM_reg:mem_reg|data_mem_out[13]                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.477      ;
; 0.328 ; ID_Reg:id_reg|PC[8]                                                         ; IF_stage:if_stage|PC_reg:pc_reg|pc[8]                                       ; clk          ; clk         ; 0.000        ; 0.001      ; 0.481      ;
; 0.330 ; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[2]                          ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg|out[10]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.482      ;
; 0.331 ; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[2]                          ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg|out[11]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.483      ;
; 0.332 ; EXE_reg:exe_reg|alu_result[25]                                              ; MEM_reg:mem_reg|alu_res_out[25]                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.484      ;
; 0.336 ; EXE_reg:exe_reg|alu_result[2]                                               ; MEM_reg:mem_reg|alu_res_out[2]                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.488      ;
; 0.338 ; EXE_reg:exe_reg|alu_result[18]                                              ; MEM_reg:mem_reg|alu_res_out[18]                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.490      ;
; 0.338 ; EXE_reg:exe_reg|alu_result[24]                                              ; MEM_reg:mem_reg|alu_res_out[24]                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.490      ;
; 0.342 ; EXE_reg:exe_reg|alu_result[22]                                              ; MEM_reg:mem_reg|alu_res_out[22]                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.494      ;
; 0.343 ; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[2]                          ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg|out[4]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.495      ;
; 0.374 ; EXE_reg:exe_reg|MEM_R_EN                                                    ; MEM_stage:mem_stage|SRAMController:sramCtrl|ps.00                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.526      ;
; 0.394 ; ID_Reg:id_reg|B                                                             ; ID_Reg:id_reg|PC[7]                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.546      ;
; 0.399 ; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[0]                          ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg|out[9]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.551      ;
; 0.401 ; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[0]                          ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg|out[12]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.553      ;
; 0.401 ; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[0]                          ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg|out[13]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.553      ;
; 0.402 ; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[0]                          ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg|out[10]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.554      ;
; 0.402 ; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[0]                          ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg|out[11]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.554      ;
; 0.403 ; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[0]                          ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg|out[2]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.555      ;
; 0.405 ; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[0]                          ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg|out[1]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.557      ;
; 0.405 ; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[0]                          ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg|out[5]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.557      ;
; 0.406 ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg|out[4]   ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg2|out[4]  ; clk          ; clk         ; 0.000        ; 0.001      ; 0.559      ;
; 0.406 ; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[0]                          ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg|out[0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.558      ;
; 0.410 ; EXE_reg:exe_reg|Dest[2]                                                     ; MEM_reg:mem_reg|Dest_out[2]                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.562      ;
; 0.412 ; EXE_reg:exe_reg|WB_en                                                       ; MEM_reg:mem_reg|WB_EN_out                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.564      ;
; 0.413 ; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[2]                          ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg|out[12]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.565      ;
; 0.413 ; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[2]                          ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg|out[13]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.565      ;
; 0.413 ; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[1]                          ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg|out[4]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.565      ;
; 0.416 ; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[2]                          ; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[0]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.568      ;
; 0.416 ; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[2]                          ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg|out[9]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.568      ;
; 0.417 ; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[1]                          ; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[2]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.569      ;
; 0.417 ; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[1]                          ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg|out[10]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.569      ;
; 0.418 ; EXE_reg:exe_reg|alu_result[29]                                              ; MEM_reg:mem_reg|alu_res_out[29]                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.570      ;
; 0.418 ; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[1]                          ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg|out[11]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.570      ;
; 0.420 ; IF_stage:if_stage|PC_reg:pc_reg|pc[8]                                       ; ID_Reg:id_reg|EXE_CMD[1]                                                    ; clk          ; clk         ; 0.000        ; -0.001     ; 0.571      ;
; 0.420 ; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[2]                          ; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[1]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.572      ;
; 0.420 ; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[2]                          ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg|out[2]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.572      ;
; 0.422 ; IF_stage:if_stage|PC_reg:pc_reg|pc[8]                                       ; ID_Reg:id_reg|MEM_R_EN                                                      ; clk          ; clk         ; 0.000        ; -0.001     ; 0.573      ;
; 0.422 ; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[2]                          ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg|out[1]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.574      ;
; 0.422 ; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[2]                          ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg|out[5]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.574      ;
; 0.423 ; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[2]                          ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg|out[0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.575      ;
; 0.440 ; EXE_reg:exe_reg|alu_result[19]                                              ; MEM_reg:mem_reg|alu_res_out[19]                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.592      ;
; 0.445 ; ID_Reg:id_reg|Val_Rm[30]                                                    ; EXE_reg:exe_reg|ST_val[30]                                                  ; clk          ; clk         ; 0.000        ; 0.001      ; 0.598      ;
; 0.461 ; ID_Reg:id_reg|PC[7]                                                         ; IF_stage:if_stage|PC_reg:pc_reg|pc[7]                                       ; clk          ; clk         ; 0.000        ; 0.001      ; 0.614      ;
; 0.464 ; ID_Reg:id_reg|B                                                             ; ID_Reg:id_reg|PC[8]                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.616      ;
; 0.471 ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg|out[3]   ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg2|out[3]  ; clk          ; clk         ; 0.000        ; -0.017     ; 0.606      ;
; 0.477 ; EXE_reg:exe_reg|MEM_W_EN                                                    ; MEM_stage:mem_stage|SRAMController:sramCtrl|ps.00                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.629      ;
; 0.478 ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg|out[6]   ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg2|out[6]  ; clk          ; clk         ; 0.000        ; -0.017     ; 0.613      ;
; 0.487 ; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[1]                          ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg|out[6]   ; clk          ; clk         ; 0.000        ; 0.004      ; 0.643      ;
; 0.487 ; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[1]                          ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg|out[7]   ; clk          ; clk         ; 0.000        ; 0.004      ; 0.643      ;
; 0.490 ; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[1]                          ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg|out[8]   ; clk          ; clk         ; 0.000        ; 0.004      ; 0.646      ;
; 0.490 ; ID_Reg:id_reg|Val_Rm[29]                                                    ; EXE_reg:exe_reg|ST_val[29]                                                  ; clk          ; clk         ; 0.000        ; 0.003      ; 0.645      ;
; 0.495 ; IF_stage:if_stage|PC_reg:pc_reg|pc[8]                                       ; ID_Reg:id_reg|Signed_imm_24[14]                                             ; clk          ; clk         ; 0.000        ; 0.005      ; 0.652      ;
; 0.506 ; EXE_reg:exe_reg|alu_result[21]                                              ; MEM_reg:mem_reg|alu_res_out[21]                                             ; clk          ; clk         ; 0.000        ; -0.023     ; 0.635      ;
; 0.510 ; IF_stage:if_stage|PC_reg:pc_reg|pc[8]                                       ; ID_Reg:id_reg|Shift_operand[10]                                             ; clk          ; clk         ; 0.000        ; -0.006     ; 0.656      ;
; 0.512 ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg2|out[21] ; MEM_reg:mem_reg|data_mem_out[21]                                            ; clk          ; clk         ; 0.000        ; 0.004      ; 0.668      ;
; 0.513 ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg2|out[24] ; MEM_reg:mem_reg|data_mem_out[24]                                            ; clk          ; clk         ; 0.000        ; -0.001     ; 0.664      ;
; 0.521 ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg2|out[15] ; MEM_reg:mem_reg|data_mem_out[15]                                            ; clk          ; clk         ; 0.000        ; 0.001      ; 0.674      ;
; 0.525 ; ID_Reg:id_reg|B                                                             ; ID_Reg:id_reg|PC[2]                                                         ; clk          ; clk         ; 0.000        ; 0.005      ; 0.682      ;
; 0.525 ; ID_Reg:id_reg|B                                                             ; ID_Reg:id_reg|WB_EN                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.677      ;
; 0.525 ; ID_Reg:id_reg|B                                                             ; ID_Reg:id_reg|EXE_CMD[1]                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.677      ;
; 0.525 ; ID_Reg:id_reg|B                                                             ; ID_Reg:id_reg|Val_Rm[4]                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.677      ;
; 0.525 ; ID_Reg:id_reg|B                                                             ; ID_Reg:id_reg|Val_Rm[3]                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.677      ;
; 0.525 ; ID_Reg:id_reg|B                                                             ; ID_Reg:id_reg|MEM_R_EN                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.677      ;
; 0.526 ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg|out[15]  ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg2|out[15] ; clk          ; clk         ; 0.000        ; -0.003     ; 0.675      ;
; 0.532 ; EXE_reg:exe_reg|Dest[3]                                                     ; MEM_reg:mem_reg|Dest_out[3]                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.684      ;
; 0.537 ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg|out[13]  ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg2|out[13] ; clk          ; clk         ; 0.000        ; 0.006      ; 0.695      ;
; 0.538 ; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[0]                          ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg|out[6]   ; clk          ; clk         ; 0.000        ; 0.004      ; 0.694      ;
; 0.538 ; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[0]                          ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg|out[7]   ; clk          ; clk         ; 0.000        ; 0.004      ; 0.694      ;
; 0.540 ; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[0]                          ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg|out[8]   ; clk          ; clk         ; 0.000        ; 0.004      ; 0.696      ;
; 0.542 ; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[2]                          ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg|out[14]  ; clk          ; clk         ; 0.000        ; 0.004      ; 0.698      ;
; 0.543 ; ID_Reg:id_reg|PC[3]                                                         ; IF_stage:if_stage|PC_reg:pc_reg|pc[3]                                       ; clk          ; clk         ; 0.000        ; -0.004     ; 0.691      ;
; 0.543 ; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[2]                          ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg|out[3]   ; clk          ; clk         ; 0.000        ; 0.004      ; 0.699      ;
; 0.544 ; ID_Reg:id_reg|PC[6]                                                         ; IF_stage:if_stage|PC_reg:pc_reg|pc[6]                                       ; clk          ; clk         ; 0.000        ; -0.004     ; 0.692      ;
; 0.544 ; ID_Reg:id_reg|PC[5]                                                         ; IF_stage:if_stage|PC_reg:pc_reg|pc[5]                                       ; clk          ; clk         ; 0.000        ; -0.004     ; 0.692      ;
; 0.544 ; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[2]                          ; MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg|out[15]  ; clk          ; clk         ; 0.000        ; 0.004      ; 0.700      ;
; 0.544 ; ID_Reg:id_reg|Val_Rm[17]                                                    ; EXE_reg:exe_reg|ST_val[17]                                                  ; clk          ; clk         ; 0.000        ; 0.003      ; 0.699      ;
; 0.548 ; ID_Reg:id_reg|MEM_W_EN                                                      ; EXE_reg:exe_reg|MEM_W_EN                                                    ; clk          ; clk         ; 0.000        ; 0.004      ; 0.704      ;
+-------+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; EXE_reg:exe_reg|Dest[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; EXE_reg:exe_reg|Dest[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; EXE_reg:exe_reg|Dest[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; EXE_reg:exe_reg|Dest[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; EXE_reg:exe_reg|Dest[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; EXE_reg:exe_reg|Dest[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; EXE_reg:exe_reg|Dest[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; EXE_reg:exe_reg|Dest[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; EXE_reg:exe_reg|MEM_R_EN       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; EXE_reg:exe_reg|MEM_R_EN       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; EXE_reg:exe_reg|MEM_W_EN       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; EXE_reg:exe_reg|MEM_W_EN       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[10]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[10]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[11]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[11]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[12]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[12]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[13]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[13]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[14]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[14]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[15]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[15]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[16]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[16]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[17]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[17]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[18]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[18]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[19]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[19]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[20]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[20]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[21]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[21]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[22]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[22]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[23]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[23]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[24]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[24]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[25]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[25]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[26]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[26]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[27]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[27]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[28]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[28]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[29]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[29]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[30]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[30]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[31]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[31]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[7]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[8]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[8]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[9]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; EXE_reg:exe_reg|ST_val[9]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; EXE_reg:exe_reg|WB_en          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; EXE_reg:exe_reg|WB_en          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; EXE_reg:exe_reg|alu_result[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; EXE_reg:exe_reg|alu_result[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; EXE_reg:exe_reg|alu_result[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; EXE_reg:exe_reg|alu_result[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; EXE_reg:exe_reg|alu_result[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; EXE_reg:exe_reg|alu_result[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; EXE_reg:exe_reg|alu_result[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; EXE_reg:exe_reg|alu_result[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; EXE_reg:exe_reg|alu_result[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; EXE_reg:exe_reg|alu_result[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; EXE_reg:exe_reg|alu_result[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; EXE_reg:exe_reg|alu_result[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; EXE_reg:exe_reg|alu_result[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; EXE_reg:exe_reg|alu_result[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; EXE_reg:exe_reg|alu_result[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; EXE_reg:exe_reg|alu_result[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; EXE_reg:exe_reg|alu_result[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; EXE_reg:exe_reg|alu_result[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; EXE_reg:exe_reg|alu_result[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; EXE_reg:exe_reg|alu_result[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; EXE_reg:exe_reg|alu_result[19] ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; SRAM_DQ[*]   ; clk        ; 2.507  ; 2.507  ; Rise       ; clk             ;
;  SRAM_DQ[0]  ; clk        ; 2.285  ; 2.285  ; Rise       ; clk             ;
;  SRAM_DQ[1]  ; clk        ; 2.049  ; 2.049  ; Rise       ; clk             ;
;  SRAM_DQ[2]  ; clk        ; 2.061  ; 2.061  ; Rise       ; clk             ;
;  SRAM_DQ[3]  ; clk        ; 2.013  ; 2.013  ; Rise       ; clk             ;
;  SRAM_DQ[4]  ; clk        ; 2.249  ; 2.249  ; Rise       ; clk             ;
;  SRAM_DQ[5]  ; clk        ; 2.255  ; 2.255  ; Rise       ; clk             ;
;  SRAM_DQ[6]  ; clk        ; 2.154  ; 2.154  ; Rise       ; clk             ;
;  SRAM_DQ[7]  ; clk        ; 2.134  ; 2.134  ; Rise       ; clk             ;
;  SRAM_DQ[8]  ; clk        ; 2.115  ; 2.115  ; Rise       ; clk             ;
;  SRAM_DQ[9]  ; clk        ; 2.239  ; 2.239  ; Rise       ; clk             ;
;  SRAM_DQ[10] ; clk        ; 2.507  ; 2.507  ; Rise       ; clk             ;
;  SRAM_DQ[11] ; clk        ; 2.231  ; 2.231  ; Rise       ; clk             ;
;  SRAM_DQ[12] ; clk        ; 2.054  ; 2.054  ; Rise       ; clk             ;
;  SRAM_DQ[13] ; clk        ; 2.178  ; 2.178  ; Rise       ; clk             ;
;  SRAM_DQ[14] ; clk        ; 1.968  ; 1.968  ; Rise       ; clk             ;
;  SRAM_DQ[15] ; clk        ; 1.956  ; 1.956  ; Rise       ; clk             ;
; forward_en   ; clk        ; 10.530 ; 10.530 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; SRAM_DQ[*]   ; clk        ; -1.832 ; -1.832 ; Rise       ; clk             ;
;  SRAM_DQ[0]  ; clk        ; -2.015 ; -2.015 ; Rise       ; clk             ;
;  SRAM_DQ[1]  ; clk        ; -1.886 ; -1.886 ; Rise       ; clk             ;
;  SRAM_DQ[2]  ; clk        ; -1.899 ; -1.899 ; Rise       ; clk             ;
;  SRAM_DQ[3]  ; clk        ; -1.891 ; -1.891 ; Rise       ; clk             ;
;  SRAM_DQ[4]  ; clk        ; -2.011 ; -2.011 ; Rise       ; clk             ;
;  SRAM_DQ[5]  ; clk        ; -2.058 ; -2.058 ; Rise       ; clk             ;
;  SRAM_DQ[6]  ; clk        ; -1.918 ; -1.918 ; Rise       ; clk             ;
;  SRAM_DQ[7]  ; clk        ; -1.894 ; -1.894 ; Rise       ; clk             ;
;  SRAM_DQ[8]  ; clk        ; -1.879 ; -1.879 ; Rise       ; clk             ;
;  SRAM_DQ[9]  ; clk        ; -2.085 ; -2.085 ; Rise       ; clk             ;
;  SRAM_DQ[10] ; clk        ; -2.185 ; -2.185 ; Rise       ; clk             ;
;  SRAM_DQ[11] ; clk        ; -2.026 ; -2.026 ; Rise       ; clk             ;
;  SRAM_DQ[12] ; clk        ; -1.892 ; -1.892 ; Rise       ; clk             ;
;  SRAM_DQ[13] ; clk        ; -2.010 ; -2.010 ; Rise       ; clk             ;
;  SRAM_DQ[14] ; clk        ; -1.847 ; -1.847 ; Rise       ; clk             ;
;  SRAM_DQ[15] ; clk        ; -1.832 ; -1.832 ; Rise       ; clk             ;
; forward_en   ; clk        ; -0.344 ; -0.344 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; SRAM_ADDR[*]   ; clk        ; 5.277 ; 5.277 ; Rise       ; clk             ;
;  SRAM_ADDR[0]  ; clk        ; 5.277 ; 5.277 ; Rise       ; clk             ;
;  SRAM_ADDR[1]  ; clk        ; 3.550 ; 3.550 ; Rise       ; clk             ;
;  SRAM_ADDR[2]  ; clk        ; 3.653 ; 3.653 ; Rise       ; clk             ;
;  SRAM_ADDR[3]  ; clk        ; 3.996 ; 3.996 ; Rise       ; clk             ;
;  SRAM_ADDR[4]  ; clk        ; 3.544 ; 3.544 ; Rise       ; clk             ;
;  SRAM_ADDR[5]  ; clk        ; 3.779 ; 3.779 ; Rise       ; clk             ;
;  SRAM_ADDR[6]  ; clk        ; 3.771 ; 3.771 ; Rise       ; clk             ;
;  SRAM_ADDR[7]  ; clk        ; 3.655 ; 3.655 ; Rise       ; clk             ;
;  SRAM_ADDR[8]  ; clk        ; 4.223 ; 4.223 ; Rise       ; clk             ;
;  SRAM_ADDR[9]  ; clk        ; 3.572 ; 3.572 ; Rise       ; clk             ;
;  SRAM_ADDR[10] ; clk        ; 4.738 ; 4.738 ; Rise       ; clk             ;
;  SRAM_ADDR[11] ; clk        ; 4.777 ; 4.777 ; Rise       ; clk             ;
;  SRAM_ADDR[12] ; clk        ; 4.914 ; 4.914 ; Rise       ; clk             ;
;  SRAM_ADDR[13] ; clk        ; 4.971 ; 4.971 ; Rise       ; clk             ;
;  SRAM_ADDR[14] ; clk        ; 4.877 ; 4.877 ; Rise       ; clk             ;
;  SRAM_ADDR[15] ; clk        ; 5.177 ; 5.177 ; Rise       ; clk             ;
;  SRAM_ADDR[16] ; clk        ; 5.055 ; 5.055 ; Rise       ; clk             ;
;  SRAM_ADDR[17] ; clk        ; 4.990 ; 4.990 ; Rise       ; clk             ;
; SRAM_DQ[*]     ; clk        ; 6.393 ; 6.393 ; Rise       ; clk             ;
;  SRAM_DQ[0]    ; clk        ; 6.181 ; 6.181 ; Rise       ; clk             ;
;  SRAM_DQ[1]    ; clk        ; 6.187 ; 6.187 ; Rise       ; clk             ;
;  SRAM_DQ[2]    ; clk        ; 6.236 ; 6.236 ; Rise       ; clk             ;
;  SRAM_DQ[3]    ; clk        ; 6.204 ; 6.204 ; Rise       ; clk             ;
;  SRAM_DQ[4]    ; clk        ; 6.230 ; 6.230 ; Rise       ; clk             ;
;  SRAM_DQ[5]    ; clk        ; 5.529 ; 5.529 ; Rise       ; clk             ;
;  SRAM_DQ[6]    ; clk        ; 6.187 ; 6.187 ; Rise       ; clk             ;
;  SRAM_DQ[7]    ; clk        ; 6.193 ; 6.193 ; Rise       ; clk             ;
;  SRAM_DQ[8]    ; clk        ; 6.193 ; 6.193 ; Rise       ; clk             ;
;  SRAM_DQ[9]    ; clk        ; 6.224 ; 6.224 ; Rise       ; clk             ;
;  SRAM_DQ[10]   ; clk        ; 5.337 ; 5.337 ; Rise       ; clk             ;
;  SRAM_DQ[11]   ; clk        ; 6.393 ; 6.393 ; Rise       ; clk             ;
;  SRAM_DQ[12]   ; clk        ; 6.138 ; 6.138 ; Rise       ; clk             ;
;  SRAM_DQ[13]   ; clk        ; 6.210 ; 6.210 ; Rise       ; clk             ;
;  SRAM_DQ[14]   ; clk        ; 6.273 ; 6.273 ; Rise       ; clk             ;
;  SRAM_DQ[15]   ; clk        ; 6.290 ; 6.290 ; Rise       ; clk             ;
; SRAM_WE_N      ; clk        ; 5.000 ; 5.000 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; SRAM_ADDR[*]   ; clk        ; 3.544 ; 3.544 ; Rise       ; clk             ;
;  SRAM_ADDR[0]  ; clk        ; 4.916 ; 4.916 ; Rise       ; clk             ;
;  SRAM_ADDR[1]  ; clk        ; 3.550 ; 3.550 ; Rise       ; clk             ;
;  SRAM_ADDR[2]  ; clk        ; 3.653 ; 3.653 ; Rise       ; clk             ;
;  SRAM_ADDR[3]  ; clk        ; 3.996 ; 3.996 ; Rise       ; clk             ;
;  SRAM_ADDR[4]  ; clk        ; 3.544 ; 3.544 ; Rise       ; clk             ;
;  SRAM_ADDR[5]  ; clk        ; 3.779 ; 3.779 ; Rise       ; clk             ;
;  SRAM_ADDR[6]  ; clk        ; 3.771 ; 3.771 ; Rise       ; clk             ;
;  SRAM_ADDR[7]  ; clk        ; 3.655 ; 3.655 ; Rise       ; clk             ;
;  SRAM_ADDR[8]  ; clk        ; 4.223 ; 4.223 ; Rise       ; clk             ;
;  SRAM_ADDR[9]  ; clk        ; 3.572 ; 3.572 ; Rise       ; clk             ;
;  SRAM_ADDR[10] ; clk        ; 4.289 ; 4.289 ; Rise       ; clk             ;
;  SRAM_ADDR[11] ; clk        ; 4.431 ; 4.431 ; Rise       ; clk             ;
;  SRAM_ADDR[12] ; clk        ; 4.481 ; 4.481 ; Rise       ; clk             ;
;  SRAM_ADDR[13] ; clk        ; 4.458 ; 4.458 ; Rise       ; clk             ;
;  SRAM_ADDR[14] ; clk        ; 4.216 ; 4.216 ; Rise       ; clk             ;
;  SRAM_ADDR[15] ; clk        ; 4.570 ; 4.570 ; Rise       ; clk             ;
;  SRAM_ADDR[16] ; clk        ; 4.469 ; 4.469 ; Rise       ; clk             ;
;  SRAM_ADDR[17] ; clk        ; 4.208 ; 4.208 ; Rise       ; clk             ;
; SRAM_DQ[*]     ; clk        ; 3.783 ; 3.783 ; Rise       ; clk             ;
;  SRAM_DQ[0]    ; clk        ; 3.891 ; 3.891 ; Rise       ; clk             ;
;  SRAM_DQ[1]    ; clk        ; 3.884 ; 3.884 ; Rise       ; clk             ;
;  SRAM_DQ[2]    ; clk        ; 3.818 ; 3.818 ; Rise       ; clk             ;
;  SRAM_DQ[3]    ; clk        ; 4.555 ; 4.555 ; Rise       ; clk             ;
;  SRAM_DQ[4]    ; clk        ; 3.998 ; 3.998 ; Rise       ; clk             ;
;  SRAM_DQ[5]    ; clk        ; 4.289 ; 4.289 ; Rise       ; clk             ;
;  SRAM_DQ[6]    ; clk        ; 3.783 ; 3.783 ; Rise       ; clk             ;
;  SRAM_DQ[7]    ; clk        ; 4.253 ; 4.253 ; Rise       ; clk             ;
;  SRAM_DQ[8]    ; clk        ; 4.026 ; 4.026 ; Rise       ; clk             ;
;  SRAM_DQ[9]    ; clk        ; 4.048 ; 4.048 ; Rise       ; clk             ;
;  SRAM_DQ[10]   ; clk        ; 3.810 ; 3.810 ; Rise       ; clk             ;
;  SRAM_DQ[11]   ; clk        ; 4.330 ; 4.330 ; Rise       ; clk             ;
;  SRAM_DQ[12]   ; clk        ; 3.827 ; 3.827 ; Rise       ; clk             ;
;  SRAM_DQ[13]   ; clk        ; 3.816 ; 3.816 ; Rise       ; clk             ;
;  SRAM_DQ[14]   ; clk        ; 4.258 ; 4.258 ; Rise       ; clk             ;
;  SRAM_DQ[15]   ; clk        ; 3.907 ; 3.907 ; Rise       ; clk             ;
; SRAM_WE_N      ; clk        ; 3.591 ; 3.591 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Output Enable Times                                                       ;
+----------------+------------+-------+------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+------+------------+-----------------+
; SRAM_ADDR[*]   ; clk        ; 4.763 ;      ; Rise       ; clk             ;
;  SRAM_ADDR[0]  ; clk        ; 5.146 ;      ; Rise       ; clk             ;
;  SRAM_ADDR[1]  ; clk        ; 6.085 ;      ; Rise       ; clk             ;
;  SRAM_ADDR[2]  ; clk        ; 4.763 ;      ; Rise       ; clk             ;
;  SRAM_ADDR[3]  ; clk        ; 6.095 ;      ; Rise       ; clk             ;
;  SRAM_ADDR[4]  ; clk        ; 6.190 ;      ; Rise       ; clk             ;
;  SRAM_ADDR[5]  ; clk        ; 5.862 ;      ; Rise       ; clk             ;
;  SRAM_ADDR[6]  ; clk        ; 6.087 ;      ; Rise       ; clk             ;
;  SRAM_ADDR[7]  ; clk        ; 6.190 ;      ; Rise       ; clk             ;
;  SRAM_ADDR[8]  ; clk        ; 5.862 ;      ; Rise       ; clk             ;
;  SRAM_ADDR[9]  ; clk        ; 6.087 ;      ; Rise       ; clk             ;
;  SRAM_ADDR[10] ; clk        ; 5.653 ;      ; Rise       ; clk             ;
;  SRAM_ADDR[11] ; clk        ; 5.653 ;      ; Rise       ; clk             ;
;  SRAM_ADDR[12] ; clk        ; 5.559 ;      ; Rise       ; clk             ;
;  SRAM_ADDR[13] ; clk        ; 5.704 ;      ; Rise       ; clk             ;
;  SRAM_ADDR[14] ; clk        ; 5.549 ;      ; Rise       ; clk             ;
;  SRAM_ADDR[15] ; clk        ; 5.714 ;      ; Rise       ; clk             ;
;  SRAM_ADDR[16] ; clk        ; 5.559 ;      ; Rise       ; clk             ;
;  SRAM_ADDR[17] ; clk        ; 5.549 ;      ; Rise       ; clk             ;
; SRAM_DQ[*]     ; clk        ; 4.945 ;      ; Rise       ; clk             ;
;  SRAM_DQ[0]    ; clk        ; 5.413 ;      ; Rise       ; clk             ;
;  SRAM_DQ[1]    ; clk        ; 5.413 ;      ; Rise       ; clk             ;
;  SRAM_DQ[2]    ; clk        ; 5.413 ;      ; Rise       ; clk             ;
;  SRAM_DQ[3]    ; clk        ; 5.432 ;      ; Rise       ; clk             ;
;  SRAM_DQ[4]    ; clk        ; 5.444 ;      ; Rise       ; clk             ;
;  SRAM_DQ[5]    ; clk        ; 5.116 ;      ; Rise       ; clk             ;
;  SRAM_DQ[6]    ; clk        ; 5.432 ;      ; Rise       ; clk             ;
;  SRAM_DQ[7]    ; clk        ; 5.432 ;      ; Rise       ; clk             ;
;  SRAM_DQ[8]    ; clk        ; 5.412 ;      ; Rise       ; clk             ;
;  SRAM_DQ[9]    ; clk        ; 5.434 ;      ; Rise       ; clk             ;
;  SRAM_DQ[10]   ; clk        ; 4.945 ;      ; Rise       ; clk             ;
;  SRAM_DQ[11]   ; clk        ; 5.571 ;      ; Rise       ; clk             ;
;  SRAM_DQ[12]   ; clk        ; 5.413 ;      ; Rise       ; clk             ;
;  SRAM_DQ[13]   ; clk        ; 5.422 ;      ; Rise       ; clk             ;
;  SRAM_DQ[14]   ; clk        ; 5.571 ;      ; Rise       ; clk             ;
;  SRAM_DQ[15]   ; clk        ; 5.561 ;      ; Rise       ; clk             ;
+----------------+------------+-------+------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Output Enable Times                                               ;
+----------------+------------+-------+------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+------+------------+-----------------+
; SRAM_ADDR[*]   ; clk        ; 4.393 ;      ; Rise       ; clk             ;
;  SRAM_ADDR[0]  ; clk        ; 4.776 ;      ; Rise       ; clk             ;
;  SRAM_ADDR[1]  ; clk        ; 5.715 ;      ; Rise       ; clk             ;
;  SRAM_ADDR[2]  ; clk        ; 4.393 ;      ; Rise       ; clk             ;
;  SRAM_ADDR[3]  ; clk        ; 5.725 ;      ; Rise       ; clk             ;
;  SRAM_ADDR[4]  ; clk        ; 5.820 ;      ; Rise       ; clk             ;
;  SRAM_ADDR[5]  ; clk        ; 5.492 ;      ; Rise       ; clk             ;
;  SRAM_ADDR[6]  ; clk        ; 5.717 ;      ; Rise       ; clk             ;
;  SRAM_ADDR[7]  ; clk        ; 5.820 ;      ; Rise       ; clk             ;
;  SRAM_ADDR[8]  ; clk        ; 5.492 ;      ; Rise       ; clk             ;
;  SRAM_ADDR[9]  ; clk        ; 5.717 ;      ; Rise       ; clk             ;
;  SRAM_ADDR[10] ; clk        ; 5.283 ;      ; Rise       ; clk             ;
;  SRAM_ADDR[11] ; clk        ; 5.283 ;      ; Rise       ; clk             ;
;  SRAM_ADDR[12] ; clk        ; 5.189 ;      ; Rise       ; clk             ;
;  SRAM_ADDR[13] ; clk        ; 5.334 ;      ; Rise       ; clk             ;
;  SRAM_ADDR[14] ; clk        ; 5.179 ;      ; Rise       ; clk             ;
;  SRAM_ADDR[15] ; clk        ; 5.344 ;      ; Rise       ; clk             ;
;  SRAM_ADDR[16] ; clk        ; 5.189 ;      ; Rise       ; clk             ;
;  SRAM_ADDR[17] ; clk        ; 5.179 ;      ; Rise       ; clk             ;
; SRAM_DQ[*]     ; clk        ; 3.749 ;      ; Rise       ; clk             ;
;  SRAM_DQ[0]    ; clk        ; 4.217 ;      ; Rise       ; clk             ;
;  SRAM_DQ[1]    ; clk        ; 4.217 ;      ; Rise       ; clk             ;
;  SRAM_DQ[2]    ; clk        ; 4.217 ;      ; Rise       ; clk             ;
;  SRAM_DQ[3]    ; clk        ; 4.236 ;      ; Rise       ; clk             ;
;  SRAM_DQ[4]    ; clk        ; 4.248 ;      ; Rise       ; clk             ;
;  SRAM_DQ[5]    ; clk        ; 3.920 ;      ; Rise       ; clk             ;
;  SRAM_DQ[6]    ; clk        ; 4.236 ;      ; Rise       ; clk             ;
;  SRAM_DQ[7]    ; clk        ; 4.236 ;      ; Rise       ; clk             ;
;  SRAM_DQ[8]    ; clk        ; 4.216 ;      ; Rise       ; clk             ;
;  SRAM_DQ[9]    ; clk        ; 4.238 ;      ; Rise       ; clk             ;
;  SRAM_DQ[10]   ; clk        ; 3.749 ;      ; Rise       ; clk             ;
;  SRAM_DQ[11]   ; clk        ; 4.375 ;      ; Rise       ; clk             ;
;  SRAM_DQ[12]   ; clk        ; 4.217 ;      ; Rise       ; clk             ;
;  SRAM_DQ[13]   ; clk        ; 4.226 ;      ; Rise       ; clk             ;
;  SRAM_DQ[14]   ; clk        ; 4.375 ;      ; Rise       ; clk             ;
;  SRAM_DQ[15]   ; clk        ; 4.365 ;      ; Rise       ; clk             ;
+----------------+------------+-------+------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Output Disable Times                                                               ;
+----------------+------------+-----------+-----------+------------+-----------------+
; Data Port      ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+----------------+------------+-----------+-----------+------------+-----------------+
; SRAM_ADDR[*]   ; clk        ; 4.763     ;           ; Rise       ; clk             ;
;  SRAM_ADDR[0]  ; clk        ; 5.146     ;           ; Rise       ; clk             ;
;  SRAM_ADDR[1]  ; clk        ; 6.085     ;           ; Rise       ; clk             ;
;  SRAM_ADDR[2]  ; clk        ; 4.763     ;           ; Rise       ; clk             ;
;  SRAM_ADDR[3]  ; clk        ; 6.095     ;           ; Rise       ; clk             ;
;  SRAM_ADDR[4]  ; clk        ; 6.190     ;           ; Rise       ; clk             ;
;  SRAM_ADDR[5]  ; clk        ; 5.862     ;           ; Rise       ; clk             ;
;  SRAM_ADDR[6]  ; clk        ; 6.087     ;           ; Rise       ; clk             ;
;  SRAM_ADDR[7]  ; clk        ; 6.190     ;           ; Rise       ; clk             ;
;  SRAM_ADDR[8]  ; clk        ; 5.862     ;           ; Rise       ; clk             ;
;  SRAM_ADDR[9]  ; clk        ; 6.087     ;           ; Rise       ; clk             ;
;  SRAM_ADDR[10] ; clk        ; 5.653     ;           ; Rise       ; clk             ;
;  SRAM_ADDR[11] ; clk        ; 5.653     ;           ; Rise       ; clk             ;
;  SRAM_ADDR[12] ; clk        ; 5.559     ;           ; Rise       ; clk             ;
;  SRAM_ADDR[13] ; clk        ; 5.704     ;           ; Rise       ; clk             ;
;  SRAM_ADDR[14] ; clk        ; 5.549     ;           ; Rise       ; clk             ;
;  SRAM_ADDR[15] ; clk        ; 5.714     ;           ; Rise       ; clk             ;
;  SRAM_ADDR[16] ; clk        ; 5.559     ;           ; Rise       ; clk             ;
;  SRAM_ADDR[17] ; clk        ; 5.549     ;           ; Rise       ; clk             ;
; SRAM_DQ[*]     ; clk        ; 4.945     ;           ; Rise       ; clk             ;
;  SRAM_DQ[0]    ; clk        ; 5.413     ;           ; Rise       ; clk             ;
;  SRAM_DQ[1]    ; clk        ; 5.413     ;           ; Rise       ; clk             ;
;  SRAM_DQ[2]    ; clk        ; 5.413     ;           ; Rise       ; clk             ;
;  SRAM_DQ[3]    ; clk        ; 5.432     ;           ; Rise       ; clk             ;
;  SRAM_DQ[4]    ; clk        ; 5.444     ;           ; Rise       ; clk             ;
;  SRAM_DQ[5]    ; clk        ; 5.116     ;           ; Rise       ; clk             ;
;  SRAM_DQ[6]    ; clk        ; 5.432     ;           ; Rise       ; clk             ;
;  SRAM_DQ[7]    ; clk        ; 5.432     ;           ; Rise       ; clk             ;
;  SRAM_DQ[8]    ; clk        ; 5.412     ;           ; Rise       ; clk             ;
;  SRAM_DQ[9]    ; clk        ; 5.434     ;           ; Rise       ; clk             ;
;  SRAM_DQ[10]   ; clk        ; 4.945     ;           ; Rise       ; clk             ;
;  SRAM_DQ[11]   ; clk        ; 5.571     ;           ; Rise       ; clk             ;
;  SRAM_DQ[12]   ; clk        ; 5.413     ;           ; Rise       ; clk             ;
;  SRAM_DQ[13]   ; clk        ; 5.422     ;           ; Rise       ; clk             ;
;  SRAM_DQ[14]   ; clk        ; 5.571     ;           ; Rise       ; clk             ;
;  SRAM_DQ[15]   ; clk        ; 5.561     ;           ; Rise       ; clk             ;
+----------------+------------+-----------+-----------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                       ;
+----------------+------------+-----------+-----------+------------+-----------------+
; Data Port      ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+----------------+------------+-----------+-----------+------------+-----------------+
; SRAM_ADDR[*]   ; clk        ; 4.393     ;           ; Rise       ; clk             ;
;  SRAM_ADDR[0]  ; clk        ; 4.776     ;           ; Rise       ; clk             ;
;  SRAM_ADDR[1]  ; clk        ; 5.715     ;           ; Rise       ; clk             ;
;  SRAM_ADDR[2]  ; clk        ; 4.393     ;           ; Rise       ; clk             ;
;  SRAM_ADDR[3]  ; clk        ; 5.725     ;           ; Rise       ; clk             ;
;  SRAM_ADDR[4]  ; clk        ; 5.820     ;           ; Rise       ; clk             ;
;  SRAM_ADDR[5]  ; clk        ; 5.492     ;           ; Rise       ; clk             ;
;  SRAM_ADDR[6]  ; clk        ; 5.717     ;           ; Rise       ; clk             ;
;  SRAM_ADDR[7]  ; clk        ; 5.820     ;           ; Rise       ; clk             ;
;  SRAM_ADDR[8]  ; clk        ; 5.492     ;           ; Rise       ; clk             ;
;  SRAM_ADDR[9]  ; clk        ; 5.717     ;           ; Rise       ; clk             ;
;  SRAM_ADDR[10] ; clk        ; 5.283     ;           ; Rise       ; clk             ;
;  SRAM_ADDR[11] ; clk        ; 5.283     ;           ; Rise       ; clk             ;
;  SRAM_ADDR[12] ; clk        ; 5.189     ;           ; Rise       ; clk             ;
;  SRAM_ADDR[13] ; clk        ; 5.334     ;           ; Rise       ; clk             ;
;  SRAM_ADDR[14] ; clk        ; 5.179     ;           ; Rise       ; clk             ;
;  SRAM_ADDR[15] ; clk        ; 5.344     ;           ; Rise       ; clk             ;
;  SRAM_ADDR[16] ; clk        ; 5.189     ;           ; Rise       ; clk             ;
;  SRAM_ADDR[17] ; clk        ; 5.179     ;           ; Rise       ; clk             ;
; SRAM_DQ[*]     ; clk        ; 3.749     ;           ; Rise       ; clk             ;
;  SRAM_DQ[0]    ; clk        ; 4.217     ;           ; Rise       ; clk             ;
;  SRAM_DQ[1]    ; clk        ; 4.217     ;           ; Rise       ; clk             ;
;  SRAM_DQ[2]    ; clk        ; 4.217     ;           ; Rise       ; clk             ;
;  SRAM_DQ[3]    ; clk        ; 4.236     ;           ; Rise       ; clk             ;
;  SRAM_DQ[4]    ; clk        ; 4.248     ;           ; Rise       ; clk             ;
;  SRAM_DQ[5]    ; clk        ; 3.920     ;           ; Rise       ; clk             ;
;  SRAM_DQ[6]    ; clk        ; 4.236     ;           ; Rise       ; clk             ;
;  SRAM_DQ[7]    ; clk        ; 4.236     ;           ; Rise       ; clk             ;
;  SRAM_DQ[8]    ; clk        ; 4.216     ;           ; Rise       ; clk             ;
;  SRAM_DQ[9]    ; clk        ; 4.238     ;           ; Rise       ; clk             ;
;  SRAM_DQ[10]   ; clk        ; 3.749     ;           ; Rise       ; clk             ;
;  SRAM_DQ[11]   ; clk        ; 4.375     ;           ; Rise       ; clk             ;
;  SRAM_DQ[12]   ; clk        ; 4.217     ;           ; Rise       ; clk             ;
;  SRAM_DQ[13]   ; clk        ; 4.226     ;           ; Rise       ; clk             ;
;  SRAM_DQ[14]   ; clk        ; 4.375     ;           ; Rise       ; clk             ;
;  SRAM_DQ[15]   ; clk        ; 4.365     ;           ; Rise       ; clk             ;
+----------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -29.113   ; 0.215 ; N/A      ; N/A     ; -1.631              ;
;  clk             ; -29.113   ; 0.215 ; N/A      ; N/A     ; -1.631              ;
; Design-wide TNS  ; -5087.45  ; 0.0   ; 0.0      ; 0.0     ; -958.457            ;
;  clk             ; -5087.450 ; 0.000 ; N/A      ; N/A     ; -958.457            ;
+------------------+-----------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; SRAM_DQ[*]   ; clk        ; 5.082  ; 5.082  ; Rise       ; clk             ;
;  SRAM_DQ[0]  ; clk        ; 4.397  ; 4.397  ; Rise       ; clk             ;
;  SRAM_DQ[1]  ; clk        ; 4.049  ; 4.049  ; Rise       ; clk             ;
;  SRAM_DQ[2]  ; clk        ; 4.060  ; 4.060  ; Rise       ; clk             ;
;  SRAM_DQ[3]  ; clk        ; 3.964  ; 3.964  ; Rise       ; clk             ;
;  SRAM_DQ[4]  ; clk        ; 4.528  ; 4.528  ; Rise       ; clk             ;
;  SRAM_DQ[5]  ; clk        ; 4.538  ; 4.538  ; Rise       ; clk             ;
;  SRAM_DQ[6]  ; clk        ; 4.352  ; 4.352  ; Rise       ; clk             ;
;  SRAM_DQ[7]  ; clk        ; 4.312  ; 4.312  ; Rise       ; clk             ;
;  SRAM_DQ[8]  ; clk        ; 4.296  ; 4.296  ; Rise       ; clk             ;
;  SRAM_DQ[9]  ; clk        ; 4.469  ; 4.469  ; Rise       ; clk             ;
;  SRAM_DQ[10] ; clk        ; 5.082  ; 5.082  ; Rise       ; clk             ;
;  SRAM_DQ[11] ; clk        ; 4.400  ; 4.400  ; Rise       ; clk             ;
;  SRAM_DQ[12] ; clk        ; 4.055  ; 4.055  ; Rise       ; clk             ;
;  SRAM_DQ[13] ; clk        ; 4.382  ; 4.382  ; Rise       ; clk             ;
;  SRAM_DQ[14] ; clk        ; 3.840  ; 3.840  ; Rise       ; clk             ;
;  SRAM_DQ[15] ; clk        ; 3.831  ; 3.831  ; Rise       ; clk             ;
; forward_en   ; clk        ; 28.494 ; 28.494 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; SRAM_DQ[*]   ; clk        ; -1.832 ; -1.832 ; Rise       ; clk             ;
;  SRAM_DQ[0]  ; clk        ; -2.015 ; -2.015 ; Rise       ; clk             ;
;  SRAM_DQ[1]  ; clk        ; -1.886 ; -1.886 ; Rise       ; clk             ;
;  SRAM_DQ[2]  ; clk        ; -1.899 ; -1.899 ; Rise       ; clk             ;
;  SRAM_DQ[3]  ; clk        ; -1.891 ; -1.891 ; Rise       ; clk             ;
;  SRAM_DQ[4]  ; clk        ; -2.011 ; -2.011 ; Rise       ; clk             ;
;  SRAM_DQ[5]  ; clk        ; -2.058 ; -2.058 ; Rise       ; clk             ;
;  SRAM_DQ[6]  ; clk        ; -1.918 ; -1.918 ; Rise       ; clk             ;
;  SRAM_DQ[7]  ; clk        ; -1.894 ; -1.894 ; Rise       ; clk             ;
;  SRAM_DQ[8]  ; clk        ; -1.879 ; -1.879 ; Rise       ; clk             ;
;  SRAM_DQ[9]  ; clk        ; -2.085 ; -2.085 ; Rise       ; clk             ;
;  SRAM_DQ[10] ; clk        ; -2.185 ; -2.185 ; Rise       ; clk             ;
;  SRAM_DQ[11] ; clk        ; -2.026 ; -2.026 ; Rise       ; clk             ;
;  SRAM_DQ[12] ; clk        ; -1.892 ; -1.892 ; Rise       ; clk             ;
;  SRAM_DQ[13] ; clk        ; -2.010 ; -2.010 ; Rise       ; clk             ;
;  SRAM_DQ[14] ; clk        ; -1.847 ; -1.847 ; Rise       ; clk             ;
;  SRAM_DQ[15] ; clk        ; -1.832 ; -1.832 ; Rise       ; clk             ;
; forward_en   ; clk        ; -0.344 ; -0.344 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; SRAM_ADDR[*]   ; clk        ; 11.098 ; 11.098 ; Rise       ; clk             ;
;  SRAM_ADDR[0]  ; clk        ; 11.098 ; 11.098 ; Rise       ; clk             ;
;  SRAM_ADDR[1]  ; clk        ; 6.940  ; 6.940  ; Rise       ; clk             ;
;  SRAM_ADDR[2]  ; clk        ; 7.225  ; 7.225  ; Rise       ; clk             ;
;  SRAM_ADDR[3]  ; clk        ; 7.984  ; 7.984  ; Rise       ; clk             ;
;  SRAM_ADDR[4]  ; clk        ; 6.928  ; 6.928  ; Rise       ; clk             ;
;  SRAM_ADDR[5]  ; clk        ; 7.519  ; 7.519  ; Rise       ; clk             ;
;  SRAM_ADDR[6]  ; clk        ; 7.523  ; 7.523  ; Rise       ; clk             ;
;  SRAM_ADDR[7]  ; clk        ; 7.221  ; 7.221  ; Rise       ; clk             ;
;  SRAM_ADDR[8]  ; clk        ; 8.573  ; 8.573  ; Rise       ; clk             ;
;  SRAM_ADDR[9]  ; clk        ; 6.941  ; 6.941  ; Rise       ; clk             ;
;  SRAM_ADDR[10] ; clk        ; 9.990  ; 9.990  ; Rise       ; clk             ;
;  SRAM_ADDR[11] ; clk        ; 10.079 ; 10.079 ; Rise       ; clk             ;
;  SRAM_ADDR[12] ; clk        ; 10.425 ; 10.425 ; Rise       ; clk             ;
;  SRAM_ADDR[13] ; clk        ; 10.544 ; 10.544 ; Rise       ; clk             ;
;  SRAM_ADDR[14] ; clk        ; 10.307 ; 10.307 ; Rise       ; clk             ;
;  SRAM_ADDR[15] ; clk        ; 10.920 ; 10.920 ; Rise       ; clk             ;
;  SRAM_ADDR[16] ; clk        ; 10.747 ; 10.747 ; Rise       ; clk             ;
;  SRAM_ADDR[17] ; clk        ; 10.560 ; 10.560 ; Rise       ; clk             ;
; SRAM_DQ[*]     ; clk        ; 13.863 ; 13.863 ; Rise       ; clk             ;
;  SRAM_DQ[0]    ; clk        ; 13.475 ; 13.475 ; Rise       ; clk             ;
;  SRAM_DQ[1]    ; clk        ; 13.481 ; 13.481 ; Rise       ; clk             ;
;  SRAM_DQ[2]    ; clk        ; 13.555 ; 13.555 ; Rise       ; clk             ;
;  SRAM_DQ[3]    ; clk        ; 13.496 ; 13.496 ; Rise       ; clk             ;
;  SRAM_DQ[4]    ; clk        ; 13.524 ; 13.524 ; Rise       ; clk             ;
;  SRAM_DQ[5]    ; clk        ; 11.809 ; 11.809 ; Rise       ; clk             ;
;  SRAM_DQ[6]    ; clk        ; 13.481 ; 13.481 ; Rise       ; clk             ;
;  SRAM_DQ[7]    ; clk        ; 13.489 ; 13.489 ; Rise       ; clk             ;
;  SRAM_DQ[8]    ; clk        ; 13.493 ; 13.493 ; Rise       ; clk             ;
;  SRAM_DQ[9]    ; clk        ; 13.518 ; 13.518 ; Rise       ; clk             ;
;  SRAM_DQ[10]   ; clk        ; 11.238 ; 11.238 ; Rise       ; clk             ;
;  SRAM_DQ[11]   ; clk        ; 13.863 ; 13.863 ; Rise       ; clk             ;
;  SRAM_DQ[12]   ; clk        ; 13.364 ; 13.364 ; Rise       ; clk             ;
;  SRAM_DQ[13]   ; clk        ; 13.519 ; 13.519 ; Rise       ; clk             ;
;  SRAM_DQ[14]   ; clk        ; 13.558 ; 13.558 ; Rise       ; clk             ;
;  SRAM_DQ[15]   ; clk        ; 13.580 ; 13.580 ; Rise       ; clk             ;
; SRAM_WE_N      ; clk        ; 10.484 ; 10.484 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; SRAM_ADDR[*]   ; clk        ; 3.544 ; 3.544 ; Rise       ; clk             ;
;  SRAM_ADDR[0]  ; clk        ; 4.916 ; 4.916 ; Rise       ; clk             ;
;  SRAM_ADDR[1]  ; clk        ; 3.550 ; 3.550 ; Rise       ; clk             ;
;  SRAM_ADDR[2]  ; clk        ; 3.653 ; 3.653 ; Rise       ; clk             ;
;  SRAM_ADDR[3]  ; clk        ; 3.996 ; 3.996 ; Rise       ; clk             ;
;  SRAM_ADDR[4]  ; clk        ; 3.544 ; 3.544 ; Rise       ; clk             ;
;  SRAM_ADDR[5]  ; clk        ; 3.779 ; 3.779 ; Rise       ; clk             ;
;  SRAM_ADDR[6]  ; clk        ; 3.771 ; 3.771 ; Rise       ; clk             ;
;  SRAM_ADDR[7]  ; clk        ; 3.655 ; 3.655 ; Rise       ; clk             ;
;  SRAM_ADDR[8]  ; clk        ; 4.223 ; 4.223 ; Rise       ; clk             ;
;  SRAM_ADDR[9]  ; clk        ; 3.572 ; 3.572 ; Rise       ; clk             ;
;  SRAM_ADDR[10] ; clk        ; 4.289 ; 4.289 ; Rise       ; clk             ;
;  SRAM_ADDR[11] ; clk        ; 4.431 ; 4.431 ; Rise       ; clk             ;
;  SRAM_ADDR[12] ; clk        ; 4.481 ; 4.481 ; Rise       ; clk             ;
;  SRAM_ADDR[13] ; clk        ; 4.458 ; 4.458 ; Rise       ; clk             ;
;  SRAM_ADDR[14] ; clk        ; 4.216 ; 4.216 ; Rise       ; clk             ;
;  SRAM_ADDR[15] ; clk        ; 4.570 ; 4.570 ; Rise       ; clk             ;
;  SRAM_ADDR[16] ; clk        ; 4.469 ; 4.469 ; Rise       ; clk             ;
;  SRAM_ADDR[17] ; clk        ; 4.208 ; 4.208 ; Rise       ; clk             ;
; SRAM_DQ[*]     ; clk        ; 3.783 ; 3.783 ; Rise       ; clk             ;
;  SRAM_DQ[0]    ; clk        ; 3.891 ; 3.891 ; Rise       ; clk             ;
;  SRAM_DQ[1]    ; clk        ; 3.884 ; 3.884 ; Rise       ; clk             ;
;  SRAM_DQ[2]    ; clk        ; 3.818 ; 3.818 ; Rise       ; clk             ;
;  SRAM_DQ[3]    ; clk        ; 4.555 ; 4.555 ; Rise       ; clk             ;
;  SRAM_DQ[4]    ; clk        ; 3.998 ; 3.998 ; Rise       ; clk             ;
;  SRAM_DQ[5]    ; clk        ; 4.289 ; 4.289 ; Rise       ; clk             ;
;  SRAM_DQ[6]    ; clk        ; 3.783 ; 3.783 ; Rise       ; clk             ;
;  SRAM_DQ[7]    ; clk        ; 4.253 ; 4.253 ; Rise       ; clk             ;
;  SRAM_DQ[8]    ; clk        ; 4.026 ; 4.026 ; Rise       ; clk             ;
;  SRAM_DQ[9]    ; clk        ; 4.048 ; 4.048 ; Rise       ; clk             ;
;  SRAM_DQ[10]   ; clk        ; 3.810 ; 3.810 ; Rise       ; clk             ;
;  SRAM_DQ[11]   ; clk        ; 4.330 ; 4.330 ; Rise       ; clk             ;
;  SRAM_DQ[12]   ; clk        ; 3.827 ; 3.827 ; Rise       ; clk             ;
;  SRAM_DQ[13]   ; clk        ; 3.816 ; 3.816 ; Rise       ; clk             ;
;  SRAM_DQ[14]   ; clk        ; 4.258 ; 4.258 ; Rise       ; clk             ;
;  SRAM_DQ[15]   ; clk        ; 3.907 ; 3.907 ; Rise       ; clk             ;
; SRAM_WE_N      ; clk        ; 3.591 ; 3.591 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; clk        ; clk      ; > 2147483647 ; 960      ; 3840     ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; clk        ; clk      ; > 2147483647 ; 960      ; 3840     ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 18    ; 18   ;
; Unconstrained Input Port Paths  ; 895   ; 895  ;
; Unconstrained Output Ports      ; 35    ; 35   ;
; Unconstrained Output Port Paths ; 208   ; 208  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue May 24 11:09:31 2022
Info: Command: quartus_sta ARM -c ARM
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ARM.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Warning (332125): Found combinational loop of 11 nodes
    Warning (332126): Node "id_stage|EXE_CMD[1]~2|combout"
    Warning (332126): Node "id_stage|Two_src|datad"
    Warning (332126): Node "id_stage|Two_src|combout"
    Warning (332126): Node "id_stage|before_mux_sel|datab"
    Warning (332126): Node "id_stage|before_mux_sel|combout"
    Warning (332126): Node "id_stage|EXE_CMD[1]~2|datab"
    Warning (332126): Node "hazard_detection|hazard~4|datac"
    Warning (332126): Node "hazard_detection|hazard~4|combout"
    Warning (332126): Node "hazard_detection|hazard~5|datad"
    Warning (332126): Node "hazard_detection|hazard~5|combout"
    Warning (332126): Node "id_stage|before_mux_sel|datac"
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -29.113
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -29.113     -5087.450 clk 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.631
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.631      -958.457 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -10.488
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -10.488     -1718.702 clk 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -784.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 15 warnings
    Info: Peak virtual memory: 4623 megabytes
    Info: Processing ended: Tue May 24 11:09:33 2022
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:03


