Report Timing 10 report for top
Thu Aug  8 16:29:29 2024
Quartus Prime Version 24.1.0 Internal Build 111 03/17/2024 SC Pro Edition


---------------------
; Table of Contents ;
---------------------
  1. Command Info
  2. Summary of Paths
  3. Path #1: Setup slack is -3.884 (VIOLATED)
  4. Path #2: Setup slack is -3.732 (VIOLATED)
  5. Path #3: Setup slack is -3.488 (VIOLATED)
  6. Path #4: Setup slack is -3.456 (VIOLATED)
  7. Path #5: Setup slack is -3.424 (VIOLATED)
  8. Path #6: Setup slack is -3.336 (VIOLATED)
  9. Path #7: Setup slack is -3.290 (VIOLATED)
 10. Path #8: Setup slack is -1.260 (VIOLATED)
 11. Path #9: Setup slack is -1.259 (VIOLATED)
 12. Path #10: Setup slack is -1.255 (VIOLATED)



----------------
; Command Info ;
----------------
Report Timing: Found 10 setup paths (10 violated).  Worst case slack is -3.884 

Tcl Command:
    report_timing -setup -panel_name {Report Timing 10} -npaths 10 -detail full_path -extra_info none

Options:
    -setup 
    -npaths 10 
    -detail full_path 
    -extra_info none 
    -panel_name {Report Timing 10} 

Snapshot:
    final

Delay Models:
    Slow vid2 100C Model
    Slow vid2b 100C Model
    Fast vid2a -40C Model
    Fast vid2a 100C Model
    Fast vid2 100C Model


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Summary of Paths                                                                                                                                                                                               ;
+--------+-------------------------------------------------------------------------+---------------------+--------------+-------------+--------------+------------+------------+---------------------------------+
; Slack  ; From Node                                                               ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ; Worst-Case Operating Conditions ;
+--------+-------------------------------------------------------------------------+---------------------+--------------+-------------+--------------+------------+------------+---------------------------------+
; -3.884 ; data_output[2]~reg0                                                     ; data_output[2]      ; sys_clk      ; v           ; 3.000        ; -3.712     ; 3.152      ; Slow vid2 100C Model            ;
; -3.732 ; data_output[0]~reg0                                                     ; data_output[0]      ; sys_clk      ; v           ; 3.000        ; -3.712     ; 3.000      ; Slow vid2 100C Model            ;
; -3.488 ; data_output[4]~reg0                                                     ; data_output[4]      ; sys_clk      ; v           ; 3.000        ; -3.712     ; 2.756      ; Slow vid2 100C Model            ;
; -3.456 ; data_output[3]~reg0                                                     ; data_output[3]      ; sys_clk      ; v           ; 3.000        ; -3.712     ; 2.724      ; Slow vid2 100C Model            ;
; -3.424 ; data_output[6]~reg0                                                     ; data_output[6]      ; sys_clk      ; v           ; 3.000        ; -3.712     ; 2.692      ; Slow vid2 100C Model            ;
; -3.336 ; data_output[5]~reg0                                                     ; data_output[5]      ; sys_clk      ; v           ; 3.000        ; -3.712     ; 2.604      ; Slow vid2 100C Model            ;
; -3.290 ; data_output[1]~reg0                                                     ; data_output[1]      ; sys_clk      ; v           ; 3.000        ; -3.712     ; 2.558      ; Slow vid2 100C Model            ;
; -1.260 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0 ; data_output[6]~reg0 ; sys_clk      ; sys_clk     ; 3.000        ; -0.090     ; 4.217      ; Slow vid2 100C Model            ;
; -1.259 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0 ; data_output[6]~reg0 ; sys_clk      ; sys_clk     ; 3.000        ; -0.090     ; 4.216      ; Slow vid2 100C Model            ;
; -1.255 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0 ; data_output[5]~reg0 ; sys_clk      ; sys_clk     ; 3.000        ; -0.090     ; 4.211      ; Slow vid2 100C Model            ;
+--------+-------------------------------------------------------------------------+---------------------+--------------+-------------+--------------+------------+------------+---------------------------------+


Path #1: Setup slack is -3.884 (VIOLATED)
===============================================================================
+------------------------------------------------------------+
; Path Summary                                               ;
+---------------------------------+--------------------------+
; Property                        ; Value                    ;
+---------------------------------+--------------------------+
; From Node                       ; data_output[2]~reg0      ;
; To Node                         ; data_output[2]           ;
; Launch Clock                    ; sys_clk                  ;
; Latch Clock                     ; v                        ;
; SDC Exception                   ; No SDC Exception on Path ;
; Data Arrival Time               ; 6.864                    ;
; Data Required Time              ; 2.980                    ;
; Slack                           ; -3.884 (VIOLATED)        ;
; Worst-Case Operating Conditions ; Slow vid2 100C Model     ;
+---------------------------------+--------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 3.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -3.712 ;       ;             ;            ;       ;       ;
; Data Delay                ; 3.152  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 0     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 4     ; 1.862       ; 50         ; 0.000 ; 1.278 ;
;    Cell                   ;        ; 6     ; 1.850       ; 50         ; 0.000 ; 1.421 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 1     ; 0.634       ; 20         ; 0.634 ; 0.634 ;
;    Cell                   ;        ; 4     ; 2.293       ; 73         ; 0.000 ; 1.657 ;
;    uTco                   ;        ; 1     ; 0.225       ; 7          ; 0.225 ; 0.225 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 0.000       ;            ; 0.000 ; 0.000 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                     ;
+---------+---------+----+------+--------+----------------------+--------------------+----------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                          ;
+---------+---------+----+------+--------+----------------------+--------------------+----------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                                                 ;
; 3.712   ; 3.712   ;    ;      ;        ;                      ;                    ; clock path                                                                       ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                                   ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CT7              ; I/O pad            ; clk                                                                              ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|i                                                                      ;
;   0.190 ;   0.190 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|o                                                                      ;
;   1.611 ;   1.421 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~ufi_d_byp_128                                                          ;
;   1.699 ;   0.088 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~fmio96fs_lt_wr/s1235_0_4__vio_lab_core_periphery__p2c[8]               ;
;   2.066 ;   0.367 ; RR ; IC   ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|datae                                                                  ;
;   2.121 ;   0.055 ; RR ; CELL ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|combout                                                                ;
;   2.338 ;   0.217 ; RR ; IC   ; 1      ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|datae                                                ;
;   2.434 ;   0.096 ; RR ; CELL ; 10527  ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|combout                                              ;
;   3.712 ;   1.278 ; RR ; IC   ; 1      ; FF_X256_Y5_N40       ; ALM Register       ; data_output[2]~reg0|clk                                                          ;
;   3.712 ;   0.000 ; RR ; CELL ; 1      ; FF_X256_Y5_N40       ; ALM Register       ; data_output[2]~reg0                                                              ;
; 6.864   ; 3.152   ;    ;      ;        ;                      ;                    ; data path                                                                        ;
;   3.937 ;   0.225 ; RR ; uTco ; 1      ; FF_X256_Y5_N40       ; ALM Register       ; data_output[2]~reg0|q                                                            ;
;   4.571 ;   0.634 ; RR ; IC   ; 1      ; IOOBUF_X226_Y0_N280  ; I/O output buffer  ; data_output[2]~output~fmio96fs_lt_wr/s1235_0_44__vio_lab_core_periphery__c2p[14] ;
;   4.607 ;   0.036 ; RR ; CELL ; 1      ; IOOBUF_X226_Y0_N280  ; I/O output buffer  ; data_output[2]~output~ufi_d_byp_1541                                             ;
;   6.264 ;   1.657 ; RR ; CELL ; 1      ; IOOBUF_X226_Y0_N280  ; I/O output buffer  ; data_output[2]~output|i                                                          ;
;   6.864 ;   0.600 ; RR ; CELL ; 1      ; IOOBUF_X226_Y0_N280  ; I/O output buffer  ; data_output[2]~output|o                                                          ;
;   6.864 ;   0.000 ; RR ; CELL ; 0      ; PIN_CU12             ; I/O pad            ; data_output[2]                                                                   ;
+---------+---------+----+------+--------+----------------------+--------------------+----------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Data Required Path                                                                     ;
+---------+---------+----+------+--------+----------+--------------+---------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location ; Element Type ; Element             ;
+---------+---------+----+------+--------+----------+--------------+---------------------+
; 3.000   ; 3.000   ;    ;      ;        ;          ;              ; latch edge time     ;
; 3.000   ; 0.000   ;    ;      ;        ;          ;              ; clock path          ;
;   3.000 ;   0.000 ; R  ;      ;        ;          ;              ; clock network delay ;
; 2.980   ; -0.020  ;    ;      ;        ;          ;              ; clock uncertainty   ;
; 2.980   ; 0.000   ; R  ; oExt ; 0      ; PIN_CU12 ; I/O pad      ; data_output[2]      ;
+---------+---------+----+------+--------+----------+--------------+---------------------+



Path #2: Setup slack is -3.732 (VIOLATED)
===============================================================================
+------------------------------------------------------------+
; Path Summary                                               ;
+---------------------------------+--------------------------+
; Property                        ; Value                    ;
+---------------------------------+--------------------------+
; From Node                       ; data_output[0]~reg0      ;
; To Node                         ; data_output[0]           ;
; Launch Clock                    ; sys_clk                  ;
; Latch Clock                     ; v                        ;
; SDC Exception                   ; No SDC Exception on Path ;
; Data Arrival Time               ; 6.712                    ;
; Data Required Time              ; 2.980                    ;
; Slack                           ; -3.732 (VIOLATED)        ;
; Worst-Case Operating Conditions ; Slow vid2 100C Model     ;
+---------------------------------+--------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 3.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -3.712 ;       ;             ;            ;       ;       ;
; Data Delay                ; 3.000  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 0     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 4     ; 1.862       ; 50         ; 0.000 ; 1.278 ;
;    Cell                   ;        ; 6     ; 1.850       ; 50         ; 0.000 ; 1.421 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 1     ; 0.704       ; 23         ; 0.704 ; 0.704 ;
;    Cell                   ;        ; 4     ; 2.053       ; 68         ; 0.000 ; 1.354 ;
;    uTco                   ;        ; 1     ; 0.243       ; 8          ; 0.243 ; 0.243 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 0.000       ;            ; 0.000 ; 0.000 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                   ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                        ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                                               ;
; 3.712   ; 3.712   ;    ;      ;        ;                      ;                    ; clock path                                                                     ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                                 ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CT7              ; I/O pad            ; clk                                                                            ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|i                                                                    ;
;   0.190 ;   0.190 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|o                                                                    ;
;   1.611 ;   1.421 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~ufi_d_byp_128                                                        ;
;   1.699 ;   0.088 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~fmio96fs_lt_wr/s1235_0_4__vio_lab_core_periphery__p2c[8]             ;
;   2.066 ;   0.367 ; RR ; IC   ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|datae                                                                ;
;   2.121 ;   0.055 ; RR ; CELL ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|combout                                                              ;
;   2.338 ;   0.217 ; RR ; IC   ; 1      ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|datae                                              ;
;   2.434 ;   0.096 ; RR ; CELL ; 10527  ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|combout                                            ;
;   3.712 ;   1.278 ; RR ; IC   ; 1      ; FF_X256_Y5_N35       ; ALM Register       ; data_output[0]~reg0|clk                                                        ;
;   3.712 ;   0.000 ; RR ; CELL ; 1      ; FF_X256_Y5_N35       ; ALM Register       ; data_output[0]~reg0                                                            ;
; 6.712   ; 3.000   ;    ;      ;        ;                      ;                    ; data path                                                                      ;
;   3.955 ;   0.243 ; RR ; uTco ; 1      ; FF_X256_Y5_N35       ; ALM Register       ; data_output[0]~reg0|q                                                          ;
;   4.659 ;   0.704 ; RR ; IC   ; 1      ; IOOBUF_X227_Y0_N279  ; I/O output buffer  ; data_output[0]~output~fmio96fs_lt_wr/s235_0_3__vio_mlab_core_periphery__c2p[7] ;
;   4.695 ;   0.036 ; RR ; CELL ; 1      ; IOOBUF_X227_Y0_N279  ; I/O output buffer  ; data_output[0]~output~ufi_d_byp_61                                             ;
;   6.049 ;   1.354 ; RR ; CELL ; 1      ; IOOBUF_X227_Y0_N279  ; I/O output buffer  ; data_output[0]~output|i                                                        ;
;   6.712 ;   0.663 ; RR ; CELL ; 1      ; IOOBUF_X227_Y0_N279  ; I/O output buffer  ; data_output[0]~output|o                                                        ;
;   6.712 ;   0.000 ; RR ; CELL ; 0      ; PIN_CT3              ; I/O pad            ; data_output[0]                                                                 ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Data Required Path                                                                     ;
+---------+---------+----+------+--------+----------+--------------+---------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location ; Element Type ; Element             ;
+---------+---------+----+------+--------+----------+--------------+---------------------+
; 3.000   ; 3.000   ;    ;      ;        ;          ;              ; latch edge time     ;
; 3.000   ; 0.000   ;    ;      ;        ;          ;              ; clock path          ;
;   3.000 ;   0.000 ; R  ;      ;        ;          ;              ; clock network delay ;
; 2.980   ; -0.020  ;    ;      ;        ;          ;              ; clock uncertainty   ;
; 2.980   ; 0.000   ; R  ; oExt ; 0      ; PIN_CT3  ; I/O pad      ; data_output[0]      ;
+---------+---------+----+------+--------+----------+--------------+---------------------+



Path #3: Setup slack is -3.488 (VIOLATED)
===============================================================================
+------------------------------------------------------------+
; Path Summary                                               ;
+---------------------------------+--------------------------+
; Property                        ; Value                    ;
+---------------------------------+--------------------------+
; From Node                       ; data_output[4]~reg0      ;
; To Node                         ; data_output[4]           ;
; Launch Clock                    ; sys_clk                  ;
; Latch Clock                     ; v                        ;
; SDC Exception                   ; No SDC Exception on Path ;
; Data Arrival Time               ; 6.468                    ;
; Data Required Time              ; 2.980                    ;
; Slack                           ; -3.488 (VIOLATED)        ;
; Worst-Case Operating Conditions ; Slow vid2 100C Model     ;
+---------------------------------+--------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 3.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -3.712 ;       ;             ;            ;       ;       ;
; Data Delay                ; 2.756  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 0     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 4     ; 1.862       ; 50         ; 0.000 ; 1.278 ;
;    Cell                   ;        ; 6     ; 1.850       ; 50         ; 0.000 ; 1.421 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 1     ; 0.726       ; 26         ; 0.726 ; 0.726 ;
;    Cell                   ;        ; 4     ; 1.804       ; 65         ; 0.000 ; 1.175 ;
;    uTco                   ;        ; 1     ; 0.226       ; 8          ; 0.226 ; 0.226 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 0.000       ;            ; 0.000 ; 0.000 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                     ;
+---------+---------+----+------+--------+----------------------+--------------------+----------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                          ;
+---------+---------+----+------+--------+----------------------+--------------------+----------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                                                 ;
; 3.712   ; 3.712   ;    ;      ;        ;                      ;                    ; clock path                                                                       ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                                   ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CT7              ; I/O pad            ; clk                                                                              ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|i                                                                      ;
;   0.190 ;   0.190 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|o                                                                      ;
;   1.611 ;   1.421 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~ufi_d_byp_128                                                          ;
;   1.699 ;   0.088 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~fmio96fs_lt_wr/s1235_0_4__vio_lab_core_periphery__p2c[8]               ;
;   2.066 ;   0.367 ; RR ; IC   ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|datae                                                                  ;
;   2.121 ;   0.055 ; RR ; CELL ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|combout                                                                ;
;   2.338 ;   0.217 ; RR ; IC   ; 1      ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|datae                                                ;
;   2.434 ;   0.096 ; RR ; CELL ; 10527  ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|combout                                              ;
;   3.712 ;   1.278 ; RR ; IC   ; 1      ; FF_X256_Y5_N46       ; ALM Register       ; data_output[4]~reg0|clk                                                          ;
;   3.712 ;   0.000 ; RR ; CELL ; 1      ; FF_X256_Y5_N46       ; ALM Register       ; data_output[4]~reg0                                                              ;
; 6.468   ; 2.756   ;    ;      ;        ;                      ;                    ; data path                                                                        ;
;   3.938 ;   0.226 ; RR ; uTco ; 1      ; FF_X256_Y5_N46       ; ALM Register       ; data_output[4]~reg0|q                                                            ;
;   4.664 ;   0.726 ; RR ; IC   ; 1      ; IOOBUF_X239_Y0_N63   ; I/O output buffer  ; data_output[4]~output~fmio96fs_lt_wr/s1235_0_50__vio_lab_core_periphery__c2p[20] ;
;   4.701 ;   0.037 ; RR ; CELL ; 1      ; IOOBUF_X239_Y0_N63   ; I/O output buffer  ; data_output[4]~output~ufi_d_byp_1855                                             ;
;   5.876 ;   1.175 ; RR ; CELL ; 1      ; IOOBUF_X239_Y0_N63   ; I/O output buffer  ; data_output[4]~output|i                                                          ;
;   6.468 ;   0.592 ; RR ; CELL ; 1      ; IOOBUF_X239_Y0_N63   ; I/O output buffer  ; data_output[4]~output|o                                                          ;
;   6.468 ;   0.000 ; RR ; CELL ; 0      ; PIN_CM13             ; I/O pad            ; data_output[4]                                                                   ;
+---------+---------+----+------+--------+----------------------+--------------------+----------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Data Required Path                                                                     ;
+---------+---------+----+------+--------+----------+--------------+---------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location ; Element Type ; Element             ;
+---------+---------+----+------+--------+----------+--------------+---------------------+
; 3.000   ; 3.000   ;    ;      ;        ;          ;              ; latch edge time     ;
; 3.000   ; 0.000   ;    ;      ;        ;          ;              ; clock path          ;
;   3.000 ;   0.000 ; R  ;      ;        ;          ;              ; clock network delay ;
; 2.980   ; -0.020  ;    ;      ;        ;          ;              ; clock uncertainty   ;
; 2.980   ; 0.000   ; R  ; oExt ; 0      ; PIN_CM13 ; I/O pad      ; data_output[4]      ;
+---------+---------+----+------+--------+----------+--------------+---------------------+



Path #4: Setup slack is -3.456 (VIOLATED)
===============================================================================
+------------------------------------------------------------+
; Path Summary                                               ;
+---------------------------------+--------------------------+
; Property                        ; Value                    ;
+---------------------------------+--------------------------+
; From Node                       ; data_output[3]~reg0      ;
; To Node                         ; data_output[3]           ;
; Launch Clock                    ; sys_clk                  ;
; Latch Clock                     ; v                        ;
; SDC Exception                   ; No SDC Exception on Path ;
; Data Arrival Time               ; 6.436                    ;
; Data Required Time              ; 2.980                    ;
; Slack                           ; -3.456 (VIOLATED)        ;
; Worst-Case Operating Conditions ; Slow vid2 100C Model     ;
+---------------------------------+--------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 3.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -3.712 ;       ;             ;            ;       ;       ;
; Data Delay                ; 2.724  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 0     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 4     ; 1.862       ; 50         ; 0.000 ; 1.278 ;
;    Cell                   ;        ; 6     ; 1.850       ; 50         ; 0.000 ; 1.421 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 1     ; 0.649       ; 24         ; 0.649 ; 0.649 ;
;    Cell                   ;        ; 4     ; 1.850       ; 68         ; 0.000 ; 1.237 ;
;    uTco                   ;        ; 1     ; 0.225       ; 8          ; 0.225 ; 0.225 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 0.000       ;            ; 0.000 ; 0.000 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                     ;
+---------+---------+----+------+--------+----------------------+--------------------+----------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                          ;
+---------+---------+----+------+--------+----------------------+--------------------+----------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                                                 ;
; 3.712   ; 3.712   ;    ;      ;        ;                      ;                    ; clock path                                                                       ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                                   ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CT7              ; I/O pad            ; clk                                                                              ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|i                                                                      ;
;   0.190 ;   0.190 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|o                                                                      ;
;   1.611 ;   1.421 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~ufi_d_byp_128                                                          ;
;   1.699 ;   0.088 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~fmio96fs_lt_wr/s1235_0_4__vio_lab_core_periphery__p2c[8]               ;
;   2.066 ;   0.367 ; RR ; IC   ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|datae                                                                  ;
;   2.121 ;   0.055 ; RR ; CELL ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|combout                                                                ;
;   2.338 ;   0.217 ; RR ; IC   ; 1      ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|datae                                                ;
;   2.434 ;   0.096 ; RR ; CELL ; 10527  ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|combout                                              ;
;   3.712 ;   1.278 ; RR ; IC   ; 1      ; FF_X256_Y5_N43       ; ALM Register       ; data_output[3]~reg0|clk                                                          ;
;   3.712 ;   0.000 ; RR ; CELL ; 1      ; FF_X256_Y5_N43       ; ALM Register       ; data_output[3]~reg0                                                              ;
; 6.436   ; 2.724   ;    ;      ;        ;                      ;                    ; data path                                                                        ;
;   3.937 ;   0.225 ; RR ; uTco ; 1      ; FF_X256_Y5_N43       ; ALM Register       ; data_output[3]~reg0|q                                                            ;
;   4.586 ;   0.649 ; RR ; IC   ; 1      ; IOOBUF_X239_Y0_N280  ; I/O output buffer  ; data_output[3]~output~fmio96fs_lt_wr/s235_0_45__vio_mlab_core_periphery__c2p[14] ;
;   4.620 ;   0.034 ; RR ; CELL ; 1      ; IOOBUF_X239_Y0_N280  ; I/O output buffer  ; data_output[3]~output~ufi_d_byp_1707                                             ;
;   5.857 ;   1.237 ; RR ; CELL ; 1      ; IOOBUF_X239_Y0_N280  ; I/O output buffer  ; data_output[3]~output|i                                                          ;
;   6.436 ;   0.579 ; RR ; CELL ; 1      ; IOOBUF_X239_Y0_N280  ; I/O output buffer  ; data_output[3]~output|o                                                          ;
;   6.436 ;   0.000 ; RR ; CELL ; 0      ; PIN_CG12             ; I/O pad            ; data_output[3]                                                                   ;
+---------+---------+----+------+--------+----------------------+--------------------+----------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Data Required Path                                                                     ;
+---------+---------+----+------+--------+----------+--------------+---------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location ; Element Type ; Element             ;
+---------+---------+----+------+--------+----------+--------------+---------------------+
; 3.000   ; 3.000   ;    ;      ;        ;          ;              ; latch edge time     ;
; 3.000   ; 0.000   ;    ;      ;        ;          ;              ; clock path          ;
;   3.000 ;   0.000 ; R  ;      ;        ;          ;              ; clock network delay ;
; 2.980   ; -0.020  ;    ;      ;        ;          ;              ; clock uncertainty   ;
; 2.980   ; 0.000   ; R  ; oExt ; 0      ; PIN_CG12 ; I/O pad      ; data_output[3]      ;
+---------+---------+----+------+--------+----------+--------------+---------------------+



Path #5: Setup slack is -3.424 (VIOLATED)
===============================================================================
+------------------------------------------------------------+
; Path Summary                                               ;
+---------------------------------+--------------------------+
; Property                        ; Value                    ;
+---------------------------------+--------------------------+
; From Node                       ; data_output[6]~reg0      ;
; To Node                         ; data_output[6]           ;
; Launch Clock                    ; sys_clk                  ;
; Latch Clock                     ; v                        ;
; SDC Exception                   ; No SDC Exception on Path ;
; Data Arrival Time               ; 6.404                    ;
; Data Required Time              ; 2.980                    ;
; Slack                           ; -3.424 (VIOLATED)        ;
; Worst-Case Operating Conditions ; Slow vid2 100C Model     ;
+---------------------------------+--------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 3.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -3.712 ;       ;             ;            ;       ;       ;
; Data Delay                ; 2.692  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 0     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 4     ; 1.862       ; 50         ; 0.000 ; 1.278 ;
;    Cell                   ;        ; 6     ; 1.850       ; 50         ; 0.000 ; 1.421 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 1     ; 0.551       ; 20         ; 0.551 ; 0.551 ;
;    Cell                   ;        ; 4     ; 1.917       ; 71         ; 0.000 ; 1.244 ;
;    uTco                   ;        ; 1     ; 0.224       ; 8          ; 0.224 ; 0.224 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 0.000       ;            ; 0.000 ; 0.000 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                    ;
+---------+---------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                         ;
+---------+---------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                                                ;
; 3.712   ; 3.712   ;    ;      ;        ;                      ;                    ; clock path                                                                      ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                                  ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CT7              ; I/O pad            ; clk                                                                             ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|i                                                                     ;
;   0.190 ;   0.190 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|o                                                                     ;
;   1.611 ;   1.421 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~ufi_d_byp_128                                                         ;
;   1.699 ;   0.088 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~fmio96fs_lt_wr/s1235_0_4__vio_lab_core_periphery__p2c[8]              ;
;   2.066 ;   0.367 ; RR ; IC   ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|datae                                                                 ;
;   2.121 ;   0.055 ; RR ; CELL ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|combout                                                               ;
;   2.338 ;   0.217 ; RR ; IC   ; 1      ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|datae                                               ;
;   2.434 ;   0.096 ; RR ; CELL ; 10527  ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|combout                                             ;
;   3.712 ;   1.278 ; RR ; IC   ; 1      ; FF_X256_Y5_N52       ; ALM Register       ; data_output[6]~reg0|clk                                                         ;
;   3.712 ;   0.000 ; RR ; CELL ; 1      ; FF_X256_Y5_N52       ; ALM Register       ; data_output[6]~reg0                                                             ;
; 6.404   ; 2.692   ;    ;      ;        ;                      ;                    ; data path                                                                       ;
;   3.936 ;   0.224 ; RR ; uTco ; 1      ; FF_X256_Y5_N52       ; ALM Register       ; data_output[6]~reg0|q                                                           ;
;   4.487 ;   0.551 ; RR ; IC   ; 1      ; IOOBUF_X240_Y0_N264  ; I/O output buffer  ; data_output[6]~output~fmio96fs_lt_wr/s235_0_9__vio_mlab_core_periphery__c2p[14] ;
;   4.522 ;   0.035 ; RR ; CELL ; 1      ; IOOBUF_X240_Y0_N264  ; I/O output buffer  ; data_output[6]~output~ufi_d_byp_411                                             ;
;   5.766 ;   1.244 ; RR ; CELL ; 1      ; IOOBUF_X240_Y0_N264  ; I/O output buffer  ; data_output[6]~output|i                                                         ;
;   6.404 ;   0.638 ; RR ; CELL ; 1      ; IOOBUF_X240_Y0_N264  ; I/O output buffer  ; data_output[6]~output|o                                                         ;
;   6.404 ;   0.000 ; RR ; CELL ; 0      ; PIN_CH3              ; I/O pad            ; data_output[6]                                                                  ;
+---------+---------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Data Required Path                                                                     ;
+---------+---------+----+------+--------+----------+--------------+---------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location ; Element Type ; Element             ;
+---------+---------+----+------+--------+----------+--------------+---------------------+
; 3.000   ; 3.000   ;    ;      ;        ;          ;              ; latch edge time     ;
; 3.000   ; 0.000   ;    ;      ;        ;          ;              ; clock path          ;
;   3.000 ;   0.000 ; R  ;      ;        ;          ;              ; clock network delay ;
; 2.980   ; -0.020  ;    ;      ;        ;          ;              ; clock uncertainty   ;
; 2.980   ; 0.000   ; R  ; oExt ; 0      ; PIN_CH3  ; I/O pad      ; data_output[6]      ;
+---------+---------+----+------+--------+----------+--------------+---------------------+



Path #6: Setup slack is -3.336 (VIOLATED)
===============================================================================
+------------------------------------------------------------+
; Path Summary                                               ;
+---------------------------------+--------------------------+
; Property                        ; Value                    ;
+---------------------------------+--------------------------+
; From Node                       ; data_output[5]~reg0      ;
; To Node                         ; data_output[5]           ;
; Launch Clock                    ; sys_clk                  ;
; Latch Clock                     ; v                        ;
; SDC Exception                   ; No SDC Exception on Path ;
; Data Arrival Time               ; 6.316                    ;
; Data Required Time              ; 2.980                    ;
; Slack                           ; -3.336 (VIOLATED)        ;
; Worst-Case Operating Conditions ; Slow vid2 100C Model     ;
+---------------------------------+--------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 3.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -3.712 ;       ;             ;            ;       ;       ;
; Data Delay                ; 2.604  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 0     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 4     ; 1.862       ; 50         ; 0.000 ; 1.278 ;
;    Cell                   ;        ; 6     ; 1.850       ; 50         ; 0.000 ; 1.421 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 1     ; 0.589       ; 23         ; 0.589 ; 0.589 ;
;    Cell                   ;        ; 4     ; 1.791       ; 69         ; 0.000 ; 1.143 ;
;    uTco                   ;        ; 1     ; 0.224       ; 9          ; 0.224 ; 0.224 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 0.000       ;            ; 0.000 ; 0.000 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                    ;
+---------+---------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                         ;
+---------+---------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                                                ;
; 3.712   ; 3.712   ;    ;      ;        ;                      ;                    ; clock path                                                                      ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                                  ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CT7              ; I/O pad            ; clk                                                                             ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|i                                                                     ;
;   0.190 ;   0.190 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|o                                                                     ;
;   1.611 ;   1.421 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~ufi_d_byp_128                                                         ;
;   1.699 ;   0.088 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~fmio96fs_lt_wr/s1235_0_4__vio_lab_core_periphery__p2c[8]              ;
;   2.066 ;   0.367 ; RR ; IC   ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|datae                                                                 ;
;   2.121 ;   0.055 ; RR ; CELL ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|combout                                                               ;
;   2.338 ;   0.217 ; RR ; IC   ; 1      ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|datae                                               ;
;   2.434 ;   0.096 ; RR ; CELL ; 10527  ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|combout                                             ;
;   3.712 ;   1.278 ; RR ; IC   ; 1      ; FF_X256_Y5_N49       ; ALM Register       ; data_output[5]~reg0|clk                                                         ;
;   3.712 ;   0.000 ; RR ; CELL ; 1      ; FF_X256_Y5_N49       ; ALM Register       ; data_output[5]~reg0                                                             ;
; 6.316   ; 2.604   ;    ;      ;        ;                      ;                    ; data path                                                                       ;
;   3.936 ;   0.224 ; RR ; uTco ; 1      ; FF_X256_Y5_N49       ; ALM Register       ; data_output[5]~reg0|q                                                           ;
;   4.525 ;   0.589 ; RR ; IC   ; 1      ; IOOBUF_X240_Y0_N189  ; I/O output buffer  ; data_output[5]~output~fmio96fs_lt_wr/s235_0_9__vio_mlab_core_periphery__c2p[10] ;
;   4.565 ;   0.040 ; RR ; CELL ; 1      ; IOOBUF_X240_Y0_N189  ; I/O output buffer  ; data_output[5]~output~ufi_d_byp_381                                             ;
;   5.708 ;   1.143 ; RR ; CELL ; 1      ; IOOBUF_X240_Y0_N189  ; I/O output buffer  ; data_output[5]~output|i                                                         ;
;   6.316 ;   0.608 ; RR ; CELL ; 1      ; IOOBUF_X240_Y0_N189  ; I/O output buffer  ; data_output[5]~output|o                                                         ;
;   6.316 ;   0.000 ; RR ; CELL ; 0      ; PIN_CE6              ; I/O pad            ; data_output[5]                                                                  ;
+---------+---------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Data Required Path                                                                     ;
+---------+---------+----+------+--------+----------+--------------+---------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location ; Element Type ; Element             ;
+---------+---------+----+------+--------+----------+--------------+---------------------+
; 3.000   ; 3.000   ;    ;      ;        ;          ;              ; latch edge time     ;
; 3.000   ; 0.000   ;    ;      ;        ;          ;              ; clock path          ;
;   3.000 ;   0.000 ; R  ;      ;        ;          ;              ; clock network delay ;
; 2.980   ; -0.020  ;    ;      ;        ;          ;              ; clock uncertainty   ;
; 2.980   ; 0.000   ; R  ; oExt ; 0      ; PIN_CE6  ; I/O pad      ; data_output[5]      ;
+---------+---------+----+------+--------+----------+--------------+---------------------+



Path #7: Setup slack is -3.290 (VIOLATED)
===============================================================================
+------------------------------------------------------------+
; Path Summary                                               ;
+---------------------------------+--------------------------+
; Property                        ; Value                    ;
+---------------------------------+--------------------------+
; From Node                       ; data_output[1]~reg0      ;
; To Node                         ; data_output[1]           ;
; Launch Clock                    ; sys_clk                  ;
; Latch Clock                     ; v                        ;
; SDC Exception                   ; No SDC Exception on Path ;
; Data Arrival Time               ; 6.270                    ;
; Data Required Time              ; 2.980                    ;
; Slack                           ; -3.290 (VIOLATED)        ;
; Worst-Case Operating Conditions ; Slow vid2 100C Model     ;
+---------------------------------+--------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 3.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -3.712 ;       ;             ;            ;       ;       ;
; Data Delay                ; 2.558  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 0     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 4     ; 1.862       ; 50         ; 0.000 ; 1.278 ;
;    Cell                   ;        ; 6     ; 1.850       ; 50         ; 0.000 ; 1.421 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 1     ; 0.479       ; 19         ; 0.479 ; 0.479 ;
;    Cell                   ;        ; 4     ; 1.852       ; 72         ; 0.000 ; 1.169 ;
;    uTco                   ;        ; 1     ; 0.227       ; 9          ; 0.227 ; 0.227 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 0.000       ;            ; 0.000 ; 0.000 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                    ;
+---------+---------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                         ;
+---------+---------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                                                ;
; 3.712   ; 3.712   ;    ;      ;        ;                      ;                    ; clock path                                                                      ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                                  ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CT7              ; I/O pad            ; clk                                                                             ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|i                                                                     ;
;   0.190 ;   0.190 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|o                                                                     ;
;   1.611 ;   1.421 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~ufi_d_byp_128                                                         ;
;   1.699 ;   0.088 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~fmio96fs_lt_wr/s1235_0_4__vio_lab_core_periphery__p2c[8]              ;
;   2.066 ;   0.367 ; RR ; IC   ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|datae                                                                 ;
;   2.121 ;   0.055 ; RR ; CELL ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|combout                                                               ;
;   2.338 ;   0.217 ; RR ; IC   ; 1      ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|datae                                               ;
;   2.434 ;   0.096 ; RR ; CELL ; 10527  ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|combout                                             ;
;   3.712 ;   1.278 ; RR ; IC   ; 1      ; FF_X256_Y5_N37       ; ALM Register       ; data_output[1]~reg0|clk                                                         ;
;   3.712 ;   0.000 ; RR ; CELL ; 1      ; FF_X256_Y5_N37       ; ALM Register       ; data_output[1]~reg0                                                             ;
; 6.270   ; 2.558   ;    ;      ;        ;                      ;                    ; data path                                                                       ;
;   3.939 ;   0.227 ; RR ; uTco ; 1      ; FF_X256_Y5_N37       ; ALM Register       ; data_output[1]~reg0|q                                                           ;
;   4.418 ;   0.479 ; RR ; IC   ; 1      ; IOOBUF_X240_Y0_N62   ; I/O output buffer  ; data_output[1]~output~fmio96fs_lt_wr/s235_0_19__vio_mlab_core_periphery__c2p[6] ;
;   4.454 ;   0.036 ; RR ; CELL ; 1      ; IOOBUF_X240_Y0_N62   ; I/O output buffer  ; data_output[1]~output~ufi_d_byp_711                                             ;
;   5.623 ;   1.169 ; RR ; CELL ; 1      ; IOOBUF_X240_Y0_N62   ; I/O output buffer  ; data_output[1]~output|i                                                         ;
;   6.270 ;   0.647 ; RR ; CELL ; 1      ; IOOBUF_X240_Y0_N62   ; I/O output buffer  ; data_output[1]~output|o                                                         ;
;   6.270 ;   0.000 ; RR ; CELL ; 0      ; PIN_CL4              ; I/O pad            ; data_output[1]                                                                  ;
+---------+---------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Data Required Path                                                                     ;
+---------+---------+----+------+--------+----------+--------------+---------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location ; Element Type ; Element             ;
+---------+---------+----+------+--------+----------+--------------+---------------------+
; 3.000   ; 3.000   ;    ;      ;        ;          ;              ; latch edge time     ;
; 3.000   ; 0.000   ;    ;      ;        ;          ;              ; clock path          ;
;   3.000 ;   0.000 ; R  ;      ;        ;          ;              ; clock network delay ;
; 2.980   ; -0.020  ;    ;      ;        ;          ;              ; clock uncertainty   ;
; 2.980   ; 0.000   ; R  ; oExt ; 0      ; PIN_CL4  ; I/O pad      ; data_output[1]      ;
+---------+---------+----+------+--------+----------+--------------+---------------------+



Path #8: Setup slack is -1.260 (VIOLATED)
===============================================================================
+-----------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                              ;
+---------------------------------+-------------------------------------------------------------------------+
; Property                        ; Value                                                                   ;
+---------------------------------+-------------------------------------------------------------------------+
; From Node                       ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0 ;
; To Node                         ; data_output[6]~reg0                                                     ;
; Launch Clock                    ; sys_clk                                                                 ;
; Latch Clock                     ; sys_clk                                                                 ;
; SDC Exception                   ; No SDC Exception on Path                                                ;
; Data Arrival Time               ; 7.958                                                                   ;
; Data Required Time              ; 6.698                                                                   ;
; Slack                           ; -1.260 (VIOLATED)                                                       ;
; Worst-Case Operating Conditions ; Slow vid2 100C Model                                                    ;
+---------------------------------+-------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship     ; 3.000  ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.090 ;       ;             ;            ;       ;       ;
; Data Delay             ; 4.217  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 9     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 1.891       ; 51         ; 0.000 ; 1.307 ;
;    Cell                ;        ; 6     ; 1.850       ; 49         ; 0.000 ; 1.421 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 9     ; 1.422       ; 34         ; 0.074 ; 0.330 ;
;    Cell                ;        ; 18    ; 1.575       ; 37         ; 0.000 ; 0.237 ;
;    uTco                ;        ; 1     ; 1.220       ; 29         ; 1.220 ; 1.220 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 1.555       ; 49         ; 0.000 ; 1.074 ;
;    Cell                ;        ; 6     ; 1.619       ; 51         ; 0.000 ; 1.226 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                       ;
+---------+---------+----+------+--------+----------------------+--------------------+------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                            ;
+---------+---------+----+------+--------+----------------------+--------------------+------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                                                   ;
; 3.741   ; 3.741   ;    ;      ;        ;                      ;                    ; clock path                                                                         ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                                     ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CT7              ; I/O pad            ; clk                                                                                ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|i                                                                        ;
;   0.190 ;   0.190 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|o                                                                        ;
;   1.611 ;   1.421 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~ufi_d_byp_128                                                            ;
;   1.699 ;   0.088 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~fmio96fs_lt_wr/s1235_0_4__vio_lab_core_periphery__p2c[8]                 ;
;   2.066 ;   0.367 ; RR ; IC   ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|datae                                                                    ;
;   2.121 ;   0.055 ; RR ; CELL ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|combout                                                                  ;
;   2.338 ;   0.217 ; RR ; IC   ; 1      ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|datae                                                  ;
;   2.434 ;   0.096 ; RR ; CELL ; 10527  ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|combout                                                ;
;   3.741 ;   1.307 ; RR ; IC   ; 1      ; EC_X262_Y10_N7       ; EC                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49|clk0            ;
;   3.741 ;   0.000 ; RR ; CELL ; 1      ; EC_X262_Y10_N7       ; EC                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0            ;
; 7.958   ; 4.217   ;    ;      ;        ;                      ;                    ; data path                                                                          ;
;   4.961 ;   1.220 ; FF ; uTco ; 1      ; EC_X262_Y10_N7       ; EC                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49|portbdataout[0] ;
;   5.291 ;   0.330 ; FF ; IC   ; 1      ; MLABCELL_X258_Y6_N39 ; Combinational cell ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|mux4|rtl~34|datac             ;
;   5.407 ;   0.116 ; FF ; CELL ; 2      ; MLABCELL_X258_Y6_N39 ; Combinational cell ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|mux4|rtl~34|combout           ;
;   5.602 ;   0.195 ; FF ; IC   ; 1      ; MLABCELL_X258_Y7_N9  ; Combinational cell ; my_ram|ram~16|datae                                                                ;
;   5.631 ;   0.029 ; FF ; CELL ; 2      ; MLABCELL_X258_Y7_N9  ; Combinational cell ; my_ram|ram~16|combout                                                              ;
;   5.696 ;   0.065 ; FR ; CELL ; 1      ; MLABCELL_X258_Y7_N9  ; Combinational cell ; my_ram|ram~16~cw_ml_mlab/laboutt[5]                                                ;
;   5.870 ;   0.174 ; RR ; IC   ; 1      ; MLABCELL_X255_Y7_N3  ; Combinational cell ; count_ones|add_15~50|datae                                                         ;
;   5.915 ;   0.045 ; RR ; CELL ; 4      ; MLABCELL_X255_Y7_N3  ; Combinational cell ; count_ones|add_15~50|combout                                                       ;
;   6.013 ;   0.098 ; RR ; IC   ; 1      ; MLABCELL_X255_Y7_N39 ; Combinational cell ; count_ones|add_15~53|datab                                                         ;
;   6.127 ;   0.114 ; RR ; CELL ; 1      ; MLABCELL_X255_Y7_N39 ; Combinational cell ; count_ones|add_15~53|combout                                                       ;
;   6.287 ;   0.160 ; RR ; IC   ; 2      ; MLABCELL_X255_Y6_N33 ; Combinational cell ; count_ones|add_15~31|datac                                                         ;
;   6.429 ;   0.142 ; RF ; CELL ; 1      ; MLABCELL_X255_Y6_N33 ; Combinational cell ; count_ones|add_15~31|cout                                                          ;
;   6.429 ;   0.000 ; FF ; CELL ; 3      ; MLABCELL_X255_Y6_N36 ; Combinational cell ; count_ones|add_15~36|cin                                                           ;
;   6.566 ;   0.137 ; FR ; CELL ; 1      ; MLABCELL_X255_Y6_N39 ; Combinational cell ; count_ones|add_15~41|sumout                                                        ;
;   6.685 ;   0.119 ; RR ; IC   ; 2      ; LABCELL_X256_Y6_N9   ; Combinational cell ; count_ones|add_15~16|dataa                                                         ;
;   6.922 ;   0.237 ; RF ; CELL ; 1      ; LABCELL_X256_Y6_N9   ; Combinational cell ; count_ones|add_15~16|sumout                                                        ;
;   7.029 ;   0.107 ; FF ; IC   ; 2      ; LABCELL_X256_Y6_N39  ; Combinational cell ; count_ones|add_63~46|datac                                                         ;
;   7.169 ;   0.140 ; FR ; CELL ; 1      ; LABCELL_X256_Y6_N39  ; Combinational cell ; count_ones|add_63~46|cout                                                          ;
;   7.169 ;   0.000 ; RR ; CELL ; 2      ; LABCELL_X256_Y6_N42  ; Combinational cell ; count_ones|add_63~51|cin                                                           ;
;   7.305 ;   0.136 ; RR ; CELL ; 1      ; LABCELL_X256_Y6_N42  ; Combinational cell ; count_ones|add_63~51|sumout                                                        ;
;   7.470 ;   0.165 ; RR ; IC   ; 2      ; LABCELL_X256_Y5_N12  ; Combinational cell ; count_ones|add_63~21|datac                                                         ;
;   7.663 ;   0.193 ; RF ; CELL ; 1      ; LABCELL_X256_Y5_N12  ; Combinational cell ; count_ones|add_63~21|sumout                                                        ;
;   7.737 ;   0.074 ; FF ; IC   ; 2      ; LABCELL_X256_Y5_N45  ; Combinational cell ; count_ones|add_93~21|datac                                                         ;
;   7.877 ;   0.140 ; FR ; CELL ; 1      ; LABCELL_X256_Y5_N45  ; Combinational cell ; count_ones|add_93~21|cout                                                          ;
;   7.877 ;   0.000 ; RR ; CELL ; 2      ; LABCELL_X256_Y5_N48  ; Combinational cell ; count_ones|add_93~26|cin                                                           ;
;   7.958 ;   0.081 ; RF ; CELL ; 1      ; LABCELL_X256_Y5_N51  ; Combinational cell ; count_ones|add_93~31|sumout                                                        ;
;   7.958 ;   0.000 ; FF ; CELL ; 1      ; FF_X256_Y5_N52       ; ALM Register       ; data_output[6]~reg0|d                                                              ;
;   7.958 ;   0.000 ; FF ; CELL ; 1      ; FF_X256_Y5_N52       ; ALM Register       ; data_output[6]~reg0                                                                ;
+---------+---------+----+------+--------+----------------------+--------------------+------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                       ;
+---------+----------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                            ;
+---------+----------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+
; 3.000   ; 3.000    ;    ;      ;        ;                      ;                    ; latch edge time                                                    ;
; 6.651   ; 3.651    ;    ;      ;        ;                      ;                    ; clock path                                                         ;
;   3.000 ;   0.000  ;    ;      ;        ;                      ;                    ; source latency                                                     ;
;   3.000 ;   0.000  ;    ;      ; 1      ; PIN_CT7              ; I/O pad            ; clk                                                                ;
;   3.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|i                                                        ;
;   3.190 ;   0.190  ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|o                                                        ;
;   4.416 ;   1.226  ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~ufi_d_byp_128                                            ;
;   4.494 ;   0.078  ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~fmio96fs_lt_wr/s1235_0_4__vio_lab_core_periphery__p2c[8] ;
;   4.786 ;   0.292  ; RR ; IC   ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|datae                                                    ;
;   4.831 ;   0.045  ; RR ; CELL ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|combout                                                  ;
;   5.020 ;   0.189  ; RR ; IC   ; 1      ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|datae                                  ;
;   5.100 ;   0.080  ; RR ; CELL ; 10527  ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|combout                                ;
;   6.174 ;   1.074  ; RR ; IC   ; 1      ; FF_X256_Y5_N52       ; ALM Register       ; data_output[6]~reg0|clk                                            ;
;   6.174 ;   0.000  ; RR ; CELL ; 1      ; FF_X256_Y5_N52       ; ALM Register       ; data_output[6]~reg0                                                ;
;   6.652 ;   0.478  ;    ;      ;        ;                      ;                    ; clock pessimism removed                                            ;
;   6.651 ;   -0.001 ;    ;      ;        ;                      ;                    ; advanced clock effects                                             ;
; 6.621   ; -0.030   ;    ;      ;        ;                      ;                    ; clock uncertainty                                                  ;
; 6.698   ; 0.077    ;    ; uTsu ; 1      ; FF_X256_Y5_N52       ; ALM Register       ; data_output[6]~reg0                                                ;
+---------+----------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+



Path #9: Setup slack is -1.259 (VIOLATED)
===============================================================================
+-----------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                              ;
+---------------------------------+-------------------------------------------------------------------------+
; Property                        ; Value                                                                   ;
+---------------------------------+-------------------------------------------------------------------------+
; From Node                       ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0 ;
; To Node                         ; data_output[6]~reg0                                                     ;
; Launch Clock                    ; sys_clk                                                                 ;
; Latch Clock                     ; sys_clk                                                                 ;
; SDC Exception                   ; No SDC Exception on Path                                                ;
; Data Arrival Time               ; 7.957                                                                   ;
; Data Required Time              ; 6.698                                                                   ;
; Slack                           ; -1.259 (VIOLATED)                                                       ;
; Worst-Case Operating Conditions ; Slow vid2 100C Model                                                    ;
+---------------------------------+-------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship     ; 3.000  ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.090 ;       ;             ;            ;       ;       ;
; Data Delay             ; 4.216  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 9     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 1.891       ; 51         ; 0.000 ; 1.307 ;
;    Cell                ;        ; 6     ; 1.850       ; 49         ; 0.000 ; 1.421 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 9     ; 1.476       ; 35         ; 0.076 ; 0.330 ;
;    Cell                ;        ; 16    ; 1.520       ; 36         ; 0.000 ; 0.237 ;
;    uTco                ;        ; 1     ; 1.220       ; 29         ; 1.220 ; 1.220 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 1.555       ; 49         ; 0.000 ; 1.074 ;
;    Cell                ;        ; 6     ; 1.619       ; 51         ; 0.000 ; 1.226 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                       ;
+---------+---------+----+------+--------+----------------------+--------------------+------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                            ;
+---------+---------+----+------+--------+----------------------+--------------------+------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                                                   ;
; 3.741   ; 3.741   ;    ;      ;        ;                      ;                    ; clock path                                                                         ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                                     ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CT7              ; I/O pad            ; clk                                                                                ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|i                                                                        ;
;   0.190 ;   0.190 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|o                                                                        ;
;   1.611 ;   1.421 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~ufi_d_byp_128                                                            ;
;   1.699 ;   0.088 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~fmio96fs_lt_wr/s1235_0_4__vio_lab_core_periphery__p2c[8]                 ;
;   2.066 ;   0.367 ; RR ; IC   ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|datae                                                                    ;
;   2.121 ;   0.055 ; RR ; CELL ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|combout                                                                  ;
;   2.338 ;   0.217 ; RR ; IC   ; 1      ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|datae                                                  ;
;   2.434 ;   0.096 ; RR ; CELL ; 10527  ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|combout                                                ;
;   3.741 ;   1.307 ; RR ; IC   ; 1      ; EC_X262_Y10_N7       ; EC                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49|clk0            ;
;   3.741 ;   0.000 ; RR ; CELL ; 1      ; EC_X262_Y10_N7       ; EC                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0            ;
; 7.957   ; 4.216   ;    ;      ;        ;                      ;                    ; data path                                                                          ;
;   4.961 ;   1.220 ; FF ; uTco ; 1      ; EC_X262_Y10_N7       ; EC                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49|portbdataout[0] ;
;   5.291 ;   0.330 ; FF ; IC   ; 1      ; MLABCELL_X258_Y6_N39 ; Combinational cell ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|mux4|rtl~34|datac             ;
;   5.407 ;   0.116 ; FF ; CELL ; 2      ; MLABCELL_X258_Y6_N39 ; Combinational cell ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|mux4|rtl~34|combout           ;
;   5.602 ;   0.195 ; FF ; IC   ; 1      ; MLABCELL_X258_Y7_N9  ; Combinational cell ; my_ram|ram~16|datae                                                                ;
;   5.631 ;   0.029 ; FF ; CELL ; 2      ; MLABCELL_X258_Y7_N9  ; Combinational cell ; my_ram|ram~16|combout                                                              ;
;   5.696 ;   0.065 ; FR ; CELL ; 1      ; MLABCELL_X258_Y7_N9  ; Combinational cell ; my_ram|ram~16~cw_ml_mlab/laboutt[5]                                                ;
;   5.870 ;   0.174 ; RR ; IC   ; 1      ; MLABCELL_X255_Y7_N3  ; Combinational cell ; count_ones|add_15~50|datae                                                         ;
;   5.915 ;   0.045 ; RR ; CELL ; 4      ; MLABCELL_X255_Y7_N3  ; Combinational cell ; count_ones|add_15~50|combout                                                       ;
;   6.013 ;   0.098 ; RR ; IC   ; 1      ; MLABCELL_X255_Y7_N39 ; Combinational cell ; count_ones|add_15~53|datab                                                         ;
;   6.127 ;   0.114 ; RR ; CELL ; 1      ; MLABCELL_X255_Y7_N39 ; Combinational cell ; count_ones|add_15~53|combout                                                       ;
;   6.287 ;   0.160 ; RR ; IC   ; 2      ; MLABCELL_X255_Y6_N33 ; Combinational cell ; count_ones|add_15~31|datac                                                         ;
;   6.429 ;   0.142 ; RF ; CELL ; 1      ; MLABCELL_X255_Y6_N33 ; Combinational cell ; count_ones|add_15~31|cout                                                          ;
;   6.429 ;   0.000 ; FF ; CELL ; 3      ; MLABCELL_X255_Y6_N36 ; Combinational cell ; count_ones|add_15~36|cin                                                           ;
;   6.566 ;   0.137 ; FR ; CELL ; 1      ; MLABCELL_X255_Y6_N39 ; Combinational cell ; count_ones|add_15~41|sumout                                                        ;
;   6.685 ;   0.119 ; RR ; IC   ; 2      ; LABCELL_X256_Y6_N9   ; Combinational cell ; count_ones|add_15~16|dataa                                                         ;
;   6.922 ;   0.237 ; RF ; CELL ; 1      ; LABCELL_X256_Y6_N9   ; Combinational cell ; count_ones|add_15~16|sumout                                                        ;
;   7.029 ;   0.107 ; FF ; IC   ; 2      ; LABCELL_X256_Y6_N39  ; Combinational cell ; count_ones|add_63~46|datac                                                         ;
;   7.169 ;   0.140 ; FR ; CELL ; 1      ; LABCELL_X256_Y6_N39  ; Combinational cell ; count_ones|add_63~46|cout                                                          ;
;   7.169 ;   0.000 ; RR ; CELL ; 2      ; LABCELL_X256_Y6_N42  ; Combinational cell ; count_ones|add_63~51|cin                                                           ;
;   7.315 ;   0.146 ; RF ; CELL ; 1      ; LABCELL_X256_Y6_N45  ; Combinational cell ; count_ones|add_63~56|sumout                                                        ;
;   7.532 ;   0.217 ; FF ; IC   ; 1      ; LABCELL_X256_Y5_N15  ; Combinational cell ; count_ones|add_63~26|datad                                                         ;
;   7.703 ;   0.171 ; FR ; CELL ; 1      ; LABCELL_X256_Y5_N15  ; Combinational cell ; count_ones|add_63~26|sumout                                                        ;
;   7.779 ;   0.076 ; RR ; IC   ; 2      ; LABCELL_X256_Y5_N48  ; Combinational cell ; count_ones|add_93~26|datab                                                         ;
;   7.957 ;   0.178 ; RF ; CELL ; 1      ; LABCELL_X256_Y5_N51  ; Combinational cell ; count_ones|add_93~31|sumout                                                        ;
;   7.957 ;   0.000 ; FF ; CELL ; 1      ; FF_X256_Y5_N52       ; ALM Register       ; data_output[6]~reg0|d                                                              ;
;   7.957 ;   0.000 ; FF ; CELL ; 1      ; FF_X256_Y5_N52       ; ALM Register       ; data_output[6]~reg0                                                                ;
+---------+---------+----+------+--------+----------------------+--------------------+------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                       ;
+---------+----------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                            ;
+---------+----------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+
; 3.000   ; 3.000    ;    ;      ;        ;                      ;                    ; latch edge time                                                    ;
; 6.651   ; 3.651    ;    ;      ;        ;                      ;                    ; clock path                                                         ;
;   3.000 ;   0.000  ;    ;      ;        ;                      ;                    ; source latency                                                     ;
;   3.000 ;   0.000  ;    ;      ; 1      ; PIN_CT7              ; I/O pad            ; clk                                                                ;
;   3.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|i                                                        ;
;   3.190 ;   0.190  ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|o                                                        ;
;   4.416 ;   1.226  ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~ufi_d_byp_128                                            ;
;   4.494 ;   0.078  ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~fmio96fs_lt_wr/s1235_0_4__vio_lab_core_periphery__p2c[8] ;
;   4.786 ;   0.292  ; RR ; IC   ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|datae                                                    ;
;   4.831 ;   0.045  ; RR ; CELL ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|combout                                                  ;
;   5.020 ;   0.189  ; RR ; IC   ; 1      ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|datae                                  ;
;   5.100 ;   0.080  ; RR ; CELL ; 10527  ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|combout                                ;
;   6.174 ;   1.074  ; RR ; IC   ; 1      ; FF_X256_Y5_N52       ; ALM Register       ; data_output[6]~reg0|clk                                            ;
;   6.174 ;   0.000  ; RR ; CELL ; 1      ; FF_X256_Y5_N52       ; ALM Register       ; data_output[6]~reg0                                                ;
;   6.652 ;   0.478  ;    ;      ;        ;                      ;                    ; clock pessimism removed                                            ;
;   6.651 ;   -0.001 ;    ;      ;        ;                      ;                    ; advanced clock effects                                             ;
; 6.621   ; -0.030   ;    ;      ;        ;                      ;                    ; clock uncertainty                                                  ;
; 6.698   ; 0.077    ;    ; uTsu ; 1      ; FF_X256_Y5_N52       ; ALM Register       ; data_output[6]~reg0                                                ;
+---------+----------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+



Path #10: Setup slack is -1.255 (VIOLATED)
===============================================================================
+-----------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                              ;
+---------------------------------+-------------------------------------------------------------------------+
; Property                        ; Value                                                                   ;
+---------------------------------+-------------------------------------------------------------------------+
; From Node                       ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0 ;
; To Node                         ; data_output[5]~reg0                                                     ;
; Launch Clock                    ; sys_clk                                                                 ;
; Latch Clock                     ; sys_clk                                                                 ;
; SDC Exception                   ; No SDC Exception on Path                                                ;
; Data Arrival Time               ; 7.952                                                                   ;
; Data Required Time              ; 6.697                                                                   ;
; Slack                           ; -1.255 (VIOLATED)                                                       ;
; Worst-Case Operating Conditions ; Slow vid2 100C Model                                                    ;
+---------------------------------+-------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship     ; 3.000  ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.090 ;       ;             ;            ;       ;       ;
; Data Delay             ; 4.211  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 9     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 1.891       ; 51         ; 0.000 ; 1.307 ;
;    Cell                ;        ; 6     ; 1.850       ; 49         ; 0.000 ; 1.421 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 9     ; 1.422       ; 34         ; 0.074 ; 0.330 ;
;    Cell                ;        ; 18    ; 1.569       ; 37         ; 0.000 ; 0.237 ;
;    uTco                ;        ; 1     ; 1.220       ; 29         ; 1.220 ; 1.220 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 1.555       ; 49         ; 0.000 ; 1.074 ;
;    Cell                ;        ; 6     ; 1.619       ; 51         ; 0.000 ; 1.226 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                       ;
+---------+---------+----+------+--------+----------------------+--------------------+------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                            ;
+---------+---------+----+------+--------+----------------------+--------------------+------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                                                   ;
; 3.741   ; 3.741   ;    ;      ;        ;                      ;                    ; clock path                                                                         ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                                     ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CT7              ; I/O pad            ; clk                                                                                ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|i                                                                        ;
;   0.190 ;   0.190 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|o                                                                        ;
;   1.611 ;   1.421 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~ufi_d_byp_128                                                            ;
;   1.699 ;   0.088 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~fmio96fs_lt_wr/s1235_0_4__vio_lab_core_periphery__p2c[8]                 ;
;   2.066 ;   0.367 ; RR ; IC   ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|datae                                                                    ;
;   2.121 ;   0.055 ; RR ; CELL ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|combout                                                                  ;
;   2.338 ;   0.217 ; RR ; IC   ; 1      ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|datae                                                  ;
;   2.434 ;   0.096 ; RR ; CELL ; 10527  ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|combout                                                ;
;   3.741 ;   1.307 ; RR ; IC   ; 1      ; EC_X262_Y10_N7       ; EC                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49|clk0            ;
;   3.741 ;   0.000 ; RR ; CELL ; 1      ; EC_X262_Y10_N7       ; EC                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0            ;
; 7.952   ; 4.211   ;    ;      ;        ;                      ;                    ; data path                                                                          ;
;   4.961 ;   1.220 ; FF ; uTco ; 1      ; EC_X262_Y10_N7       ; EC                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49|portbdataout[0] ;
;   5.291 ;   0.330 ; FF ; IC   ; 1      ; MLABCELL_X258_Y6_N39 ; Combinational cell ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|mux4|rtl~34|datac             ;
;   5.407 ;   0.116 ; FF ; CELL ; 2      ; MLABCELL_X258_Y6_N39 ; Combinational cell ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|mux4|rtl~34|combout           ;
;   5.602 ;   0.195 ; FF ; IC   ; 1      ; MLABCELL_X258_Y7_N9  ; Combinational cell ; my_ram|ram~16|datae                                                                ;
;   5.631 ;   0.029 ; FF ; CELL ; 2      ; MLABCELL_X258_Y7_N9  ; Combinational cell ; my_ram|ram~16|combout                                                              ;
;   5.696 ;   0.065 ; FR ; CELL ; 1      ; MLABCELL_X258_Y7_N9  ; Combinational cell ; my_ram|ram~16~cw_ml_mlab/laboutt[5]                                                ;
;   5.870 ;   0.174 ; RR ; IC   ; 1      ; MLABCELL_X255_Y7_N3  ; Combinational cell ; count_ones|add_15~50|datae                                                         ;
;   5.915 ;   0.045 ; RR ; CELL ; 4      ; MLABCELL_X255_Y7_N3  ; Combinational cell ; count_ones|add_15~50|combout                                                       ;
;   6.013 ;   0.098 ; RR ; IC   ; 1      ; MLABCELL_X255_Y7_N39 ; Combinational cell ; count_ones|add_15~53|datab                                                         ;
;   6.127 ;   0.114 ; RR ; CELL ; 1      ; MLABCELL_X255_Y7_N39 ; Combinational cell ; count_ones|add_15~53|combout                                                       ;
;   6.287 ;   0.160 ; RR ; IC   ; 2      ; MLABCELL_X255_Y6_N33 ; Combinational cell ; count_ones|add_15~31|datac                                                         ;
;   6.429 ;   0.142 ; RF ; CELL ; 1      ; MLABCELL_X255_Y6_N33 ; Combinational cell ; count_ones|add_15~31|cout                                                          ;
;   6.429 ;   0.000 ; FF ; CELL ; 3      ; MLABCELL_X255_Y6_N36 ; Combinational cell ; count_ones|add_15~36|cin                                                           ;
;   6.566 ;   0.137 ; FR ; CELL ; 1      ; MLABCELL_X255_Y6_N39 ; Combinational cell ; count_ones|add_15~41|sumout                                                        ;
;   6.685 ;   0.119 ; RR ; IC   ; 2      ; LABCELL_X256_Y6_N9   ; Combinational cell ; count_ones|add_15~16|dataa                                                         ;
;   6.922 ;   0.237 ; RF ; CELL ; 1      ; LABCELL_X256_Y6_N9   ; Combinational cell ; count_ones|add_15~16|sumout                                                        ;
;   7.029 ;   0.107 ; FF ; IC   ; 2      ; LABCELL_X256_Y6_N39  ; Combinational cell ; count_ones|add_63~46|datac                                                         ;
;   7.169 ;   0.140 ; FR ; CELL ; 1      ; LABCELL_X256_Y6_N39  ; Combinational cell ; count_ones|add_63~46|cout                                                          ;
;   7.169 ;   0.000 ; RR ; CELL ; 2      ; LABCELL_X256_Y6_N42  ; Combinational cell ; count_ones|add_63~51|cin                                                           ;
;   7.305 ;   0.136 ; RR ; CELL ; 1      ; LABCELL_X256_Y6_N42  ; Combinational cell ; count_ones|add_63~51|sumout                                                        ;
;   7.470 ;   0.165 ; RR ; IC   ; 2      ; LABCELL_X256_Y5_N12  ; Combinational cell ; count_ones|add_63~21|datac                                                         ;
;   7.663 ;   0.193 ; RF ; CELL ; 1      ; LABCELL_X256_Y5_N12  ; Combinational cell ; count_ones|add_63~21|sumout                                                        ;
;   7.737 ;   0.074 ; FF ; IC   ; 2      ; LABCELL_X256_Y5_N45  ; Combinational cell ; count_ones|add_93~21|datac                                                         ;
;   7.877 ;   0.140 ; FR ; CELL ; 1      ; LABCELL_X256_Y5_N45  ; Combinational cell ; count_ones|add_93~21|cout                                                          ;
;   7.877 ;   0.000 ; RR ; CELL ; 2      ; LABCELL_X256_Y5_N48  ; Combinational cell ; count_ones|add_93~26|cin                                                           ;
;   7.952 ;   0.075 ; RF ; CELL ; 1      ; LABCELL_X256_Y5_N48  ; Combinational cell ; count_ones|add_93~26|sumout                                                        ;
;   7.952 ;   0.000 ; FF ; CELL ; 1      ; FF_X256_Y5_N49       ; ALM Register       ; data_output[5]~reg0|d                                                              ;
;   7.952 ;   0.000 ; FF ; CELL ; 1      ; FF_X256_Y5_N49       ; ALM Register       ; data_output[5]~reg0                                                                ;
+---------+---------+----+------+--------+----------------------+--------------------+------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                       ;
+---------+----------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                            ;
+---------+----------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+
; 3.000   ; 3.000    ;    ;      ;        ;                      ;                    ; latch edge time                                                    ;
; 6.651   ; 3.651    ;    ;      ;        ;                      ;                    ; clock path                                                         ;
;   3.000 ;   0.000  ;    ;      ;        ;                      ;                    ; source latency                                                     ;
;   3.000 ;   0.000  ;    ;      ; 1      ; PIN_CT7              ; I/O pad            ; clk                                                                ;
;   3.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|i                                                        ;
;   3.190 ;   0.190  ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|o                                                        ;
;   4.416 ;   1.226  ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~ufi_d_byp_128                                            ;
;   4.494 ;   0.078  ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~fmio96fs_lt_wr/s1235_0_4__vio_lab_core_periphery__p2c[8] ;
;   4.786 ;   0.292  ; RR ; IC   ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|datae                                                    ;
;   4.831 ;   0.045  ; RR ; CELL ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|combout                                                  ;
;   5.020 ;   0.189  ; RR ; IC   ; 1      ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|datae                                  ;
;   5.100 ;   0.080  ; RR ; CELL ; 10527  ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|combout                                ;
;   6.174 ;   1.074  ; RR ; IC   ; 1      ; FF_X256_Y5_N49       ; ALM Register       ; data_output[5]~reg0|clk                                            ;
;   6.174 ;   0.000  ; RR ; CELL ; 1      ; FF_X256_Y5_N49       ; ALM Register       ; data_output[5]~reg0                                                ;
;   6.652 ;   0.478  ;    ;      ;        ;                      ;                    ; clock pessimism removed                                            ;
;   6.651 ;   -0.001 ;    ;      ;        ;                      ;                    ; advanced clock effects                                             ;
; 6.621   ; -0.030   ;    ;      ;        ;                      ;                    ; clock uncertainty                                                  ;
; 6.697   ; 0.076    ;    ; uTsu ; 1      ; FF_X256_Y5_N49       ; ALM Register       ; data_output[5]~reg0                                                ;
+---------+----------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+



