# CubeSat RISC-V Comparison Project

## T铆tulo de Tesis
**DESARROLLO INCREMENTAL Y COMPARATIVO DE UN SISTEMA RISC-V CON AUTO TEST PARA CUBESATS: FPGA VERSUS SOC**

## Descripci贸n del Proyecto
Se trata de desarrollos incrementales para poder comparar detalladamente las ventajas y dificultades de implementar un sistema procesador RISC-V con auto test en dos tipos de plataformas: FPGA y SOC.

## Estructura del Proyecto

###  fpga-implementation/
Implementaci贸n softcore RISC-V en FPGA
- `components/` - M贸dulos SystemVerilog del procesador
- `testbenches/` - Simulaciones ModelSim
- `quartus/` - Proyectos de s铆ntesis
- `software/` - Software de prueba para FPGA

###  soc-implementation/
Implementaci贸n hardcore RISC-V en SoC
- `qemu-setup/` - Configuraci贸n de simulaci贸n QEMU
- `linux-embedded/` - Sistema operativo embebido
- `peripherals/` - Controladores de perif茅ricos
- `software/` - Aplicaciones SoC

###  comparative-analysis/
Framework de an谩lisis comparativo
- Scripts de benchmarking
- M茅tricas de performance
- An谩lisis de consumo
- Evaluaci贸n de tolerancia a fallos

###  auto-test-system/
Sistema de auto-test para ambas plataformas
- Mecanismos BIST (Built-In Self Test)
- Inyecci贸n de fallos
- Monitoreo de sistema
- Estrategias de recuperaci贸n

###  documentation/
Documentaci贸n de investigaci贸n
- Estado del arte
- Metodolog铆a de comparaci贸n
- Resultados experimentales
- Conclusiones

###  tools/
Herramientas y utilidades
- Scripts de automatizaci贸n
- Parsers de resultados
- Generadores de reportes

## Objetivos de Comparaci贸n

### Performance
- **Throughput**: Instrucciones por segundo
- **Latencia**: Tiempo de respuesta del sistema
- **Frecuencia**: Velocidad m谩xima de operaci贸n

### Consumo de Energ铆a
- **Potencia est谩tica**: Consumo en reposo
- **Potencia din谩mica**: Consumo durante operaci贸n
- **Eficiencia energ茅tica**: MIPS/Watt

### Tolerancia a Radiaci贸n
- **Soft errors**: Errores transitorios
- **Total dose effects**: Efectos acumulativos
- **Mecanismos de protecci贸n**: TMR, ECC, scrubbing

### rea/Recursos
- **Utilizaci贸n FPGA**: LUTs, registers, BRAM
- **rea SoC**: Tama帽o del chip, costo
- **Complejidad**: Tiempo de desarrollo

### Flexibilidad
- **Reconfigurabilidad**: Capacidad de actualizaci贸n
- **Personalizaci贸n**: Adaptaci贸n a misi贸n espec铆fica
- **Escalabilidad**: Crecimiento del sistema

## Metodolog铆a

### Desarrollo Incremental
1. **Fase 1**: Procesador b谩sico RISC-V
2. **Fase 2**: Implementaci贸n con redundancia (TMR)
3. **Fase 3**: Sistema completo con auto-test
4. **Fase 4**: Optimizaci贸n espec铆fica para CubeSats

### Validaci贸n por Simulaci贸n
- **FPGA**: ModelSim + Quartus Prime
- **SoC**: QEMU + GCC toolchain
- **Comparaci贸n**: M茅tricas estandarizadas

## Tecnolog铆as Utilizadas

### FPGA Track
- **HDL**: SystemVerilog
- **Simulaci贸n**: ModelSim/Questa
- **S铆ntesis**: Quartus Prime
- **Target**: Intel Cyclone/Stratix FPGAs

### SoC Track
- **Simulaci贸n**: QEMU RISC-V
- **OS**: Linux embebido
- **Toolchain**: GCC RISC-V
- **Target**: SiFive/Rocket cores

## Contribuciones Esperadas

1. **An谩lisis comparativo detallado** FPGA vs SoC para aplicaciones espaciales
2. **Metodolog铆a de evaluaci贸n** para sistemas cr铆ticos
3. **Implementaciones optimizadas** para requisitos CubeSat
4. **Framework de auto-test** portable entre plataformas

## Requisitos del Sistema

### Software M铆nimo
- SystemVerilog simulator (ModelSim/Questa)
- RISC-V GCC toolchain
- QEMU RISC-V
- Python 3.x para an谩lisis

### Hardware Simulado
- FPGA Cyclone V/Stratix (simulaci贸n)
- SoC RISC-V (QEMU emulation)
- Perif茅ricos CubeSat est谩ndar

---

**Autor**: [Tu Nombre]  
**Instituci贸n**: [Tu Universidad]  
**Fecha**: Noviembre 2025