<?xml version="1.0" encoding="utf-8"?>
<feed xmlns="http://www.w3.org/2005/Atom">
  <title>吉霖的博客</title>
  <icon>https://www.gravatar.com/avatar/fc5197b8ed177f598f90ba73605a6e68</icon>
  <subtitle>知识保存</subtitle>
  <link href="https://nian96.github.io/atom.xml" rel="self"/>
  
  <link href="https://nian96.github.io/"/>
  <updated>2021-04-08T02:31:06.765Z</updated>
  <id>https://nian96.github.io/</id>
  
  <author>
    <name>张吉霖</name>
    <email>zhang-jl19@mails.tsinghua.edu.cn</email>
  </author>
  
  <generator uri="https://hexo.io/">Hexo</generator>
  
  <entry>
    <title>VCS—Verdi联合仿真</title>
    <link href="https://nian96.github.io/2021/04/07/VCS%E2%80%94Verdi%E8%81%94%E5%90%88%E4%BB%BF%E7%9C%9F/"/>
    <id>https://nian96.github.io/2021/04/07/VCS%E2%80%94Verdi%E8%81%94%E5%90%88%E4%BB%BF%E7%9C%9F/</id>
    <published>2021-04-07T11:34:32.000Z</published>
    <updated>2021-04-08T02:31:06.765Z</updated>
    
    <content type="html"><![CDATA[<h1 id="一、VCS与Verdi简介"><a href="#一、VCS与Verdi简介" class="headerlink" title="一、VCS与Verdi简介"></a>一、VCS与Verdi简介</h1><p>VCS的全称为Verilog Complie Simulator，是Synopsys公司的电路仿真工具，可用来对电路进行编译与仿真，仿真得到的fsdb文件可被Verdi打开，用于查看仿真得到的波形文件。</p><p>VCS-Verdi联合仿真的优势主要有两点。首先是VCS编译以及仿真电路的速度要远远快于Modelsim等仿真工具，在进行后仿真时可以节省大量时间。其次是VCS仿真得到的fsdb中可以包括电路中所有信号的变化，这样就可以避免在Modelsim中常遇到的重复抓取信号仿真的情况。</p><h1 id="二、VCS的使用流程"><a href="#二、VCS的使用流程" class="headerlink" title="二、VCS的使用流程"></a>二、VCS的使用流程</h1><img src="E:\blog_file\blog_img\VCS-Verdi\VCS工作流程.png" alt="VCS工作流程" style="zoom:80%;" /><p>VCS的工作流程如图1所示。</p><ol><li>准备好需要的设计源码以及testbench，此处建议将二者分开存在两个文件夹中（我将设计源码存在src，将testbench存在tb文件夹中）。</li><li>准备好VCS的makefile文件，同时给在filelist.f中将设计源码以及testbench给添加进去。注意makefile与filelist.f需要放在同一个文件夹下，filelist.f中插入文件的地址可以是绝对地址也可以是相对地址（相对的是makefile所在的地址）。<em>makefile与 filelist.f 的示例参加附件A。</em></li><li>采用VCS进行编译，对应的命令为make com（事实上这个命令取决于你makefile的书写），建议生成log文件便于进行debug。</li><li>采用VCS进行仿真，对应的命令为make sim（事实上这个命令取决于你makefile的书写），建议生成log文件便于进行debug。</li><li>仿真完成后会生成一个.fsdb的文件，该文件将交由Verdi进行查看</li></ol>]]></content>
    
    
      
      
    <summary type="html">&lt;h1 id=&quot;一、VCS与Verdi简介&quot;&gt;&lt;a href=&quot;#一、VCS与Verdi简介&quot; class=&quot;headerlink&quot; title=&quot;一、VCS与Verdi简介&quot;&gt;&lt;/a&gt;一、VCS与Verdi简介&lt;/h1&gt;&lt;p&gt;VCS的全称为Verilog Complie Sim</summary>
      
    
    
    
    <category term="工具使用" scheme="https://nian96.github.io/categories/%E5%B7%A5%E5%85%B7%E4%BD%BF%E7%94%A8/"/>
    
    
    <category term="VCS" scheme="https://nian96.github.io/tags/VCS/"/>
    
    <category term="Synopsys" scheme="https://nian96.github.io/tags/Synopsys/"/>
    
    <category term="Verdi" scheme="https://nian96.github.io/tags/Verdi/"/>
    
  </entry>
  
</feed>
