#define MIPITX_APBIFSAIF__SYSCFG_0_ADDR                    (U0_MIPITX_APBIF__SAIF_BD_APBS__BASE_ADDR + 0x0U)
#define U0_MIPITX_DPHY_AON_POWER_READY_N_WIDTH             0x1U
#define U0_MIPITX_DPHY_AON_POWER_READY_N_SHIFT             0x0U
#define U0_MIPITX_DPHY_AON_POWER_READY_N_MASK              0x1U
#define U0_MIPITX_DPHY_CFG_CKLANE_SET_WIDTH                0x5U
#define U0_MIPITX_DPHY_CFG_CKLANE_SET_SHIFT                0x1U
#define U0_MIPITX_DPHY_CFG_CKLANE_SET_MASK                 0x3EU
#define U0_MIPITX_DPHY_CFG_DATABUS16_SEL_WIDTH             0x1U
#define U0_MIPITX_DPHY_CFG_DATABUS16_SEL_SHIFT             0x6U
#define U0_MIPITX_DPHY_CFG_DATABUS16_SEL_MASK              0x40U
#define U0_MIPITX_DPHY_CFG_DPDN_SWAP_WIDTH                 0x5U
#define U0_MIPITX_DPHY_CFG_DPDN_SWAP_SHIFT                 0x7U
#define U0_MIPITX_DPHY_CFG_DPDN_SWAP_MASK                  0xF80U
#define U0_MIPITX_DPHY_CFG_L0_SWAP_SEL_WIDTH               0x3U
#define U0_MIPITX_DPHY_CFG_L0_SWAP_SEL_SHIFT               0xCU
#define U0_MIPITX_DPHY_CFG_L0_SWAP_SEL_MASK                0x7000U
#define U0_MIPITX_DPHY_CFG_L1_SWAP_SEL_WIDTH               0x3U
#define U0_MIPITX_DPHY_CFG_L1_SWAP_SEL_SHIFT               0xFU
#define U0_MIPITX_DPHY_CFG_L1_SWAP_SEL_MASK                0x38000U
#define U0_MIPITX_DPHY_CFG_L2_SWAP_SEL_WIDTH               0x3U
#define U0_MIPITX_DPHY_CFG_L2_SWAP_SEL_SHIFT               0x12U
#define U0_MIPITX_DPHY_CFG_L2_SWAP_SEL_MASK                0x1C0000U
#define U0_MIPITX_DPHY_CFG_L3_SWAP_SEL_WIDTH               0x3U
#define U0_MIPITX_DPHY_CFG_L3_SWAP_SEL_SHIFT               0x15U
#define U0_MIPITX_DPHY_CFG_L3_SWAP_SEL_MASK                0xE00000U
#define U0_MIPITX_DPHY_CFG_L4_SWAP_SEL_WIDTH               0x3U
#define U0_MIPITX_DPHY_CFG_L4_SWAP_SEL_SHIFT               0x18U
#define U0_MIPITX_DPHY_CFG_L4_SWAP_SEL_MASK                0x7000000U
#define MIPITX_APBIFSAIF__SYSCFG_4_ADDR                    (U0_MIPITX_APBIF__SAIF_BD_APBS__BASE_ADDR + 0x4U)
#define U0_MIPITX_DPHY_MPOSV_31_0__WIDTH                   0x20U
#define U0_MIPITX_DPHY_MPOSV_31_0__SHIFT                   0x0U
#define U0_MIPITX_DPHY_MPOSV_31_0__MASK                    0xFFFFFFFFU
#define MIPITX_APBIFSAIF__SYSCFG_8_ADDR                    (U0_MIPITX_APBIF__SAIF_BD_APBS__BASE_ADDR + 0x8U)
#define U0_MIPITX_DPHY_MPOSV_46_32__WIDTH                  0xFU
#define U0_MIPITX_DPHY_MPOSV_46_32__SHIFT                  0x0U
#define U0_MIPITX_DPHY_MPOSV_46_32__MASK                   0x7FFFU
#define U0_MIPITX_DPHY_RGS_CDTX_PLL_FM_CPLT_WIDTH          0x1U
#define U0_MIPITX_DPHY_RGS_CDTX_PLL_FM_CPLT_SHIFT          0xFU
#define U0_MIPITX_DPHY_RGS_CDTX_PLL_FM_CPLT_MASK           0x8000U
#define U0_MIPITX_DPHY_RGS_CDTX_PLL_FM_OVER_WIDTH          0x1U
#define U0_MIPITX_DPHY_RGS_CDTX_PLL_FM_OVER_SHIFT          0x10U
#define U0_MIPITX_DPHY_RGS_CDTX_PLL_FM_OVER_MASK           0x10000U
#define U0_MIPITX_DPHY_RGS_CDTX_PLL_FM_UNDER_WIDTH         0x1U
#define U0_MIPITX_DPHY_RGS_CDTX_PLL_FM_UNDER_SHIFT         0x11U
#define U0_MIPITX_DPHY_RGS_CDTX_PLL_FM_UNDER_MASK          0x20000U
#define U0_MIPITX_DPHY_RGS_CDTX_PLL_UNLOCK_WIDTH           0x1U
#define U0_MIPITX_DPHY_RGS_CDTX_PLL_UNLOCK_SHIFT           0x12U
#define U0_MIPITX_DPHY_RGS_CDTX_PLL_UNLOCK_MASK            0x40000U
#define U0_MIPITX_DPHY_RG_CDTX_L0N_HSTX_RES_WIDTH          0x5U
#define U0_MIPITX_DPHY_RG_CDTX_L0N_HSTX_RES_SHIFT          0x13U
#define U0_MIPITX_DPHY_RG_CDTX_L0N_HSTX_RES_MASK           0xF80000U
#define U0_MIPITX_DPHY_RG_CDTX_L0P_HSTX_RES_WIDTH          0x5U
#define U0_MIPITX_DPHY_RG_CDTX_L0P_HSTX_RES_SHIFT          0x18U
#define U0_MIPITX_DPHY_RG_CDTX_L0P_HSTX_RES_MASK           0x1F000000U
#define MIPITX_APBIFSAIF__SYSCFG_12_ADDR                   (U0_MIPITX_APBIF__SAIF_BD_APBS__BASE_ADDR + 0xcU)
#define U0_MIPITX_DPHY_RG_CDTX_L1N_HSTX_RES_WIDTH          0x5U
#define U0_MIPITX_DPHY_RG_CDTX_L1N_HSTX_RES_SHIFT          0x0U
#define U0_MIPITX_DPHY_RG_CDTX_L1N_HSTX_RES_MASK           0x1FU
#define U0_MIPITX_DPHY_RG_CDTX_L1P_HSTX_RES_WIDTH          0x5U
#define U0_MIPITX_DPHY_RG_CDTX_L1P_HSTX_RES_SHIFT          0x5U
#define U0_MIPITX_DPHY_RG_CDTX_L1P_HSTX_RES_MASK           0x3E0U
#define U0_MIPITX_DPHY_RG_CDTX_L2N_HSTX_RES_WIDTH          0x5U
#define U0_MIPITX_DPHY_RG_CDTX_L2N_HSTX_RES_SHIFT          0xAU
#define U0_MIPITX_DPHY_RG_CDTX_L2N_HSTX_RES_MASK           0x7C00U
#define U0_MIPITX_DPHY_RG_CDTX_L2P_HSTX_RES_WIDTH          0x5U
#define U0_MIPITX_DPHY_RG_CDTX_L2P_HSTX_RES_SHIFT          0xFU
#define U0_MIPITX_DPHY_RG_CDTX_L2P_HSTX_RES_MASK           0xF8000U
#define U0_MIPITX_DPHY_RG_CDTX_L3N_HSTX_RES_WIDTH          0x5U
#define U0_MIPITX_DPHY_RG_CDTX_L3N_HSTX_RES_SHIFT          0x14U
#define U0_MIPITX_DPHY_RG_CDTX_L3N_HSTX_RES_MASK           0x1F00000U
#define U0_MIPITX_DPHY_RG_CDTX_L3P_HSTX_RES_WIDTH          0x5U
#define U0_MIPITX_DPHY_RG_CDTX_L3P_HSTX_RES_SHIFT          0x19U
#define U0_MIPITX_DPHY_RG_CDTX_L3P_HSTX_RES_MASK           0x3E000000U
#define MIPITX_APBIFSAIF__SYSCFG_16_ADDR                   (U0_MIPITX_APBIF__SAIF_BD_APBS__BASE_ADDR + 0x10U)
#define U0_MIPITX_DPHY_RG_CDTX_L4N_HSTX_RES_WIDTH          0x5U
#define U0_MIPITX_DPHY_RG_CDTX_L4N_HSTX_RES_SHIFT          0x0U
#define U0_MIPITX_DPHY_RG_CDTX_L4N_HSTX_RES_MASK           0x1FU
#define U0_MIPITX_DPHY_RG_CDTX_L4P_HSTX_RES_WIDTH          0x5U
#define U0_MIPITX_DPHY_RG_CDTX_L4P_HSTX_RES_SHIFT          0x5U
#define U0_MIPITX_DPHY_RG_CDTX_L4P_HSTX_RES_MASK           0x3E0U
#define MIPITX_APBIFSAIF__SYSCFG_20_ADDR                   (U0_MIPITX_APBIF__SAIF_BD_APBS__BASE_ADDR + 0x14U)
#define U0_MIPITX_DPHY_RG_CDTX_PLL_FBK_FRA_WIDTH           0x18U
#define U0_MIPITX_DPHY_RG_CDTX_PLL_FBK_FRA_SHIFT           0x0U
#define U0_MIPITX_DPHY_RG_CDTX_PLL_FBK_FRA_MASK            0xFFFFFFU
#define MIPITX_APBIFSAIF__SYSCFG_24_ADDR                   (U0_MIPITX_APBIF__SAIF_BD_APBS__BASE_ADDR + 0x18U)
#define U0_MIPITX_DPHY_RG_CDTX_PLL_FBK_INT_WIDTH           0x9U
#define U0_MIPITX_DPHY_RG_CDTX_PLL_FBK_INT_SHIFT           0x0U
#define U0_MIPITX_DPHY_RG_CDTX_PLL_FBK_INT_MASK            0x1FFU
#define U0_MIPITX_DPHY_RG_CDTX_PLL_FM_EN_WIDTH             0x1U
#define U0_MIPITX_DPHY_RG_CDTX_PLL_FM_EN_SHIFT             0x9U
#define U0_MIPITX_DPHY_RG_CDTX_PLL_FM_EN_MASK              0x200U
#define U0_MIPITX_DPHY_RG_CDTX_PLL_LDO_STB_X2_EN_WIDTH     0x1U
#define U0_MIPITX_DPHY_RG_CDTX_PLL_LDO_STB_X2_EN_SHIFT     0xAU
#define U0_MIPITX_DPHY_RG_CDTX_PLL_LDO_STB_X2_EN_MASK      0x400U
#define U0_MIPITX_DPHY_RG_CDTX_PLL_PRE_DIV_WIDTH           0x2U
#define U0_MIPITX_DPHY_RG_CDTX_PLL_PRE_DIV_SHIFT           0xBU
#define U0_MIPITX_DPHY_RG_CDTX_PLL_PRE_DIV_MASK            0x1800U
#define U0_MIPITX_DPHY_RG_CDTX_PLL_SSC_DELTA_WIDTH         0x12U
#define U0_MIPITX_DPHY_RG_CDTX_PLL_SSC_DELTA_SHIFT         0xDU
#define U0_MIPITX_DPHY_RG_CDTX_PLL_SSC_DELTA_MASK          0x7FFFE000U
#define MIPITX_APBIFSAIF__SYSCFG_28_ADDR                   (U0_MIPITX_APBIF__SAIF_BD_APBS__BASE_ADDR + 0x1cU)
#define U0_MIPITX_DPHY_RG_CDTX_PLL_SSC_DELTA_INIT_WIDTH    0x12U
#define U0_MIPITX_DPHY_RG_CDTX_PLL_SSC_DELTA_INIT_SHIFT    0x0U
#define U0_MIPITX_DPHY_RG_CDTX_PLL_SSC_DELTA_INIT_MASK     0x3FFFFU
#define U0_MIPITX_DPHY_RG_CDTX_PLL_SSC_EN_WIDTH            0x1U
#define U0_MIPITX_DPHY_RG_CDTX_PLL_SSC_EN_SHIFT            0x12U
#define U0_MIPITX_DPHY_RG_CDTX_PLL_SSC_EN_MASK             0x40000U
#define U0_MIPITX_DPHY_RG_CDTX_PLL_SSC_PRD_WIDTH           0xAU
#define U0_MIPITX_DPHY_RG_CDTX_PLL_SSC_PRD_SHIFT           0x13U
#define U0_MIPITX_DPHY_RG_CDTX_PLL_SSC_PRD_MASK            0x1FF80000U
#define MIPITX_APBIFSAIF__SYSCFG_32_ADDR                   (U0_MIPITX_APBIF__SAIF_BD_APBS__BASE_ADDR + 0x20U)
#define U0_MIPITX_DPHY_RG_CLANE_HS_CLK_POST_TIME_WIDTH     0x8U
#define U0_MIPITX_DPHY_RG_CLANE_HS_CLK_POST_TIME_SHIFT     0x0U
#define U0_MIPITX_DPHY_RG_CLANE_HS_CLK_POST_TIME_MASK      0xFFU
#define U0_MIPITX_DPHY_RG_CLANE_HS_CLK_PRE_TIME_WIDTH      0x8U
#define U0_MIPITX_DPHY_RG_CLANE_HS_CLK_PRE_TIME_SHIFT      0x8U
#define U0_MIPITX_DPHY_RG_CLANE_HS_CLK_PRE_TIME_MASK       0xFF00U
#define U0_MIPITX_DPHY_RG_CLANE_HS_PRE_TIME_WIDTH          0x8U
#define U0_MIPITX_DPHY_RG_CLANE_HS_PRE_TIME_SHIFT          0x10U
#define U0_MIPITX_DPHY_RG_CLANE_HS_PRE_TIME_MASK           0xFF0000U
#define U0_MIPITX_DPHY_RG_CLANE_HS_TRAIL_TIME_WIDTH        0x8U
#define U0_MIPITX_DPHY_RG_CLANE_HS_TRAIL_TIME_SHIFT        0x18U
#define U0_MIPITX_DPHY_RG_CLANE_HS_TRAIL_TIME_MASK         0xFF000000U
#define MIPITX_APBIFSAIF__SYSCFG_36_ADDR                   (U0_MIPITX_APBIF__SAIF_BD_APBS__BASE_ADDR + 0x24U)
#define U0_MIPITX_DPHY_RG_CLANE_HS_ZERO_TIME_WIDTH         0x8U
#define U0_MIPITX_DPHY_RG_CLANE_HS_ZERO_TIME_SHIFT         0x0U
#define U0_MIPITX_DPHY_RG_CLANE_HS_ZERO_TIME_MASK          0xFFU
#define U0_MIPITX_DPHY_RG_DLANE_HS_PRE_TIME_WIDTH          0x8U
#define U0_MIPITX_DPHY_RG_DLANE_HS_PRE_TIME_SHIFT          0x8U
#define U0_MIPITX_DPHY_RG_DLANE_HS_PRE_TIME_MASK           0xFF00U
#define U0_MIPITX_DPHY_RG_DLANE_HS_TRAIL_TIME_WIDTH        0x8U
#define U0_MIPITX_DPHY_RG_DLANE_HS_TRAIL_TIME_SHIFT        0x10U
#define U0_MIPITX_DPHY_RG_DLANE_HS_TRAIL_TIME_MASK         0xFF0000U
#define U0_MIPITX_DPHY_RG_DLANE_HS_ZERO_TIME_WIDTH         0x8U
#define U0_MIPITX_DPHY_RG_DLANE_HS_ZERO_TIME_SHIFT         0x18U
#define U0_MIPITX_DPHY_RG_DLANE_HS_ZERO_TIME_MASK          0xFF000000U
#define MIPITX_APBIFSAIF__SYSCFG_40_ADDR                   (U0_MIPITX_APBIF__SAIF_BD_APBS__BASE_ADDR + 0x28U)
#define U0_MIPITX_DPHY_RG_EXTD_CYCLE_SEL_WIDTH             0x3U
#define U0_MIPITX_DPHY_RG_EXTD_CYCLE_SEL_SHIFT             0x0U
#define U0_MIPITX_DPHY_RG_EXTD_CYCLE_SEL_MASK              0x7U
#define MIPITX_APBIFSAIF__SYSCFG_44_ADDR                   (U0_MIPITX_APBIF__SAIF_BD_APBS__BASE_ADDR + 0x2cU)
#define U0_MIPITX_DPHY_SCFG_C_HS_PRE_ZERO_TIME_WIDTH       0x20U
#define U0_MIPITX_DPHY_SCFG_C_HS_PRE_ZERO_TIME_SHIFT       0x0U
#define U0_MIPITX_DPHY_SCFG_C_HS_PRE_ZERO_TIME_MASK        0xFFFFFFFFU
#define MIPITX_APBIFSAIF__SYSCFG_48_ADDR                   (U0_MIPITX_APBIF__SAIF_BD_APBS__BASE_ADDR + 0x30U)
#define U0_MIPITX_DPHY_SCFG_DPHY_SRC_SEL_WIDTH             0x1U
#define U0_MIPITX_DPHY_SCFG_DPHY_SRC_SEL_SHIFT             0x0U
#define U0_MIPITX_DPHY_SCFG_DPHY_SRC_SEL_MASK              0x1U
#define U0_MIPITX_DPHY_SCFG_DSI_TXREADY_ESC_SEL_WIDTH      0x2U
#define U0_MIPITX_DPHY_SCFG_DSI_TXREADY_ESC_SEL_SHIFT      0x1U
#define U0_MIPITX_DPHY_SCFG_DSI_TXREADY_ESC_SEL_MASK       0x6U
#define U0_MIPITX_DPHY_SCFG_PPI_C_READY_SEL_WIDTH          0x2U
#define U0_MIPITX_DPHY_SCFG_PPI_C_READY_SEL_SHIFT          0x3U
#define U0_MIPITX_DPHY_SCFG_PPI_C_READY_SEL_MASK           0x18U
#define U0_MIPITX_DPHY_VCONTROL_WIDTH                      0x5U
#define U0_MIPITX_DPHY_VCONTROL_SHIFT                      0x5U
#define U0_MIPITX_DPHY_VCONTROL_MASK                       0x3E0U
#define MIPITX_APBIFSAIF__SYSCFG_52_ADDR                   (U0_MIPITX_APBIF__SAIF_BD_APBS__BASE_ADDR + 0x34U)
#define U0_MIPITX_DPHY_XCFGI_DW00_WIDTH                    0x20U
#define U0_MIPITX_DPHY_XCFGI_DW00_SHIFT                    0x0U
#define U0_MIPITX_DPHY_XCFGI_DW00_MASK                     0xFFFFFFFFU
#define MIPITX_APBIFSAIF__SYSCFG_56_ADDR                   (U0_MIPITX_APBIF__SAIF_BD_APBS__BASE_ADDR + 0x38U)
#define U0_MIPITX_DPHY_XCFGI_DW01_WIDTH                    0x20U
#define U0_MIPITX_DPHY_XCFGI_DW01_SHIFT                    0x0U
#define U0_MIPITX_DPHY_XCFGI_DW01_MASK                     0xFFFFFFFFU
#define MIPITX_APBIFSAIF__SYSCFG_60_ADDR                   (U0_MIPITX_APBIF__SAIF_BD_APBS__BASE_ADDR + 0x3cU)
#define U0_MIPITX_DPHY_XCFGI_DW02_WIDTH                    0x20U
#define U0_MIPITX_DPHY_XCFGI_DW02_SHIFT                    0x0U
#define U0_MIPITX_DPHY_XCFGI_DW02_MASK                     0xFFFFFFFFU
#define MIPITX_APBIFSAIF__SYSCFG_64_ADDR                   (U0_MIPITX_APBIF__SAIF_BD_APBS__BASE_ADDR + 0x40U)
#define U0_MIPITX_DPHY_XCFGI_DW03_WIDTH                    0x20U
#define U0_MIPITX_DPHY_XCFGI_DW03_SHIFT                    0x0U
#define U0_MIPITX_DPHY_XCFGI_DW03_MASK                     0xFFFFFFFFU
#define MIPITX_APBIFSAIF__SYSCFG_68_ADDR                   (U0_MIPITX_APBIF__SAIF_BD_APBS__BASE_ADDR + 0x44U)
#define U0_MIPITX_DPHY_XCFGI_DW04_WIDTH                    0x20U
#define U0_MIPITX_DPHY_XCFGI_DW04_SHIFT                    0x0U
#define U0_MIPITX_DPHY_XCFGI_DW04_MASK                     0xFFFFFFFFU
#define MIPITX_APBIFSAIF__SYSCFG_72_ADDR                   (U0_MIPITX_APBIF__SAIF_BD_APBS__BASE_ADDR + 0x48U)
#define U0_MIPITX_DPHY_XCFGI_DW05_WIDTH                    0x20U
#define U0_MIPITX_DPHY_XCFGI_DW05_SHIFT                    0x0U
#define U0_MIPITX_DPHY_XCFGI_DW05_MASK                     0xFFFFFFFFU
#define MIPITX_APBIFSAIF__SYSCFG_76_ADDR                   (U0_MIPITX_APBIF__SAIF_BD_APBS__BASE_ADDR + 0x4cU)
#define U0_MIPITX_DPHY_XCFGI_DW06_WIDTH                    0x20U
#define U0_MIPITX_DPHY_XCFGI_DW06_SHIFT                    0x0U
#define U0_MIPITX_DPHY_XCFGI_DW06_MASK                     0xFFFFFFFFU
#define MIPITX_APBIFSAIF__SYSCFG_80_ADDR                   (U0_MIPITX_APBIF__SAIF_BD_APBS__BASE_ADDR + 0x50U)
#define U0_MIPITX_DPHY_XCFGI_DW07_WIDTH                    0x20U
#define U0_MIPITX_DPHY_XCFGI_DW07_SHIFT                    0x0U
#define U0_MIPITX_DPHY_XCFGI_DW07_MASK                     0xFFFFFFFFU
#define MIPITX_APBIFSAIF__SYSCFG_84_ADDR                   (U0_MIPITX_APBIF__SAIF_BD_APBS__BASE_ADDR + 0x54U)
#define U0_MIPITX_DPHY_XCFGI_DW08_WIDTH                    0x20U
#define U0_MIPITX_DPHY_XCFGI_DW08_SHIFT                    0x0U
#define U0_MIPITX_DPHY_XCFGI_DW08_MASK                     0xFFFFFFFFU
#define MIPITX_APBIFSAIF__SYSCFG_88_ADDR                   (U0_MIPITX_APBIF__SAIF_BD_APBS__BASE_ADDR + 0x58U)
#define U0_MIPITX_DPHY_XCFGI_DW09_WIDTH                    0x20U
#define U0_MIPITX_DPHY_XCFGI_DW09_SHIFT                    0x0U
#define U0_MIPITX_DPHY_XCFGI_DW09_MASK                     0xFFFFFFFFU
#define MIPITX_APBIFSAIF__SYSCFG_92_ADDR                   (U0_MIPITX_APBIF__SAIF_BD_APBS__BASE_ADDR + 0x5cU)
#define U0_MIPITX_DPHY_XCFGI_DW0A_WIDTH                    0x20U
#define U0_MIPITX_DPHY_XCFGI_DW0A_SHIFT                    0x0U
#define U0_MIPITX_DPHY_XCFGI_DW0A_MASK                     0xFFFFFFFFU
#define MIPITX_APBIFSAIF__SYSCFG_96_ADDR                   (U0_MIPITX_APBIF__SAIF_BD_APBS__BASE_ADDR + 0x60U)
#define U0_MIPITX_DPHY_XCFGI_DW0B_WIDTH                    0x20U
#define U0_MIPITX_DPHY_XCFGI_DW0B_SHIFT                    0x0U
#define U0_MIPITX_DPHY_XCFGI_DW0B_MASK                     0xFFFFFFFFU
#define MIPITX_APBIFSAIF__SYSCFG_100_ADDR                  (U0_MIPITX_APBIF__SAIF_BD_APBS__BASE_ADDR + 0x64U)
#define U0_MIPITX_DPHY_DBG1_MUX_DOUT_WIDTH                 0x8U
#define U0_MIPITX_DPHY_DBG1_MUX_DOUT_SHIFT                 0x0U
#define U0_MIPITX_DPHY_DBG1_MUX_DOUT_MASK                  0xFFU
#define U0_MIPITX_DPHY_DBG1_MUX_SEL_WIDTH                  0x5U
#define U0_MIPITX_DPHY_DBG1_MUX_SEL_SHIFT                  0x8U
#define U0_MIPITX_DPHY_DBG1_MUX_SEL_MASK                   0x1F00U
#define U0_MIPITX_DPHY_DBG2_MUX_DOUT_WIDTH                 0x8U
#define U0_MIPITX_DPHY_DBG2_MUX_DOUT_SHIFT                 0xDU
#define U0_MIPITX_DPHY_DBG2_MUX_DOUT_MASK                  0x1FE000U
#define U0_MIPITX_DPHY_DBG2_MUX_SEL_WIDTH                  0x5U
#define U0_MIPITX_DPHY_DBG2_MUX_SEL_SHIFT                  0x15U
#define U0_MIPITX_DPHY_DBG2_MUX_SEL_MASK                   0x3E00000U
#define U0_MIPITX_DPHY_REFCLK_IN_SEL_WIDTH                 0x3U
#define U0_MIPITX_DPHY_REFCLK_IN_SEL_SHIFT                 0x1AU
#define U0_MIPITX_DPHY_REFCLK_IN_SEL_MASK                  0x1C000000U
#define U0_MIPITX_DPHY_RESETB_WIDTH                        0x1U
#define U0_MIPITX_DPHY_RESETB_SHIFT                        0x1DU
#define U0_MIPITX_DPHY_RESETB_MASK                         0x20000000U
#define GET_U0_MIPITX_DPHY_AON_POWER_READY_N               saif_get_reg(MIPITX_APBIFSAIF__SYSCFG_0_ADDR,U0_MIPITX_DPHY_AON_POWER_READY_N_SHIFT,U0_MIPITX_DPHY_AON_POWER_READY_N_MASK)
#define SET_U0_MIPITX_DPHY_AON_POWER_READY_N(data)         saif_set_reg(MIPITX_APBIFSAIF__SYSCFG_0_ADDR,data,U0_MIPITX_DPHY_AON_POWER_READY_N_SHIFT,U0_MIPITX_DPHY_AON_POWER_READY_N_MASK)
#define GET_U0_MIPITX_DPHY_CFG_CKLANE_SET                  saif_get_reg(MIPITX_APBIFSAIF__SYSCFG_0_ADDR,U0_MIPITX_DPHY_CFG_CKLANE_SET_SHIFT,U0_MIPITX_DPHY_CFG_CKLANE_SET_MASK)
#define SET_U0_MIPITX_DPHY_CFG_CKLANE_SET(data)            saif_set_reg(MIPITX_APBIFSAIF__SYSCFG_0_ADDR,data,U0_MIPITX_DPHY_CFG_CKLANE_SET_SHIFT,U0_MIPITX_DPHY_CFG_CKLANE_SET_MASK)
#define GET_U0_MIPITX_DPHY_CFG_DATABUS16_SEL               saif_get_reg(MIPITX_APBIFSAIF__SYSCFG_0_ADDR,U0_MIPITX_DPHY_CFG_DATABUS16_SEL_SHIFT,U0_MIPITX_DPHY_CFG_DATABUS16_SEL_MASK)
#define SET_U0_MIPITX_DPHY_CFG_DATABUS16_SEL(data)         saif_set_reg(MIPITX_APBIFSAIF__SYSCFG_0_ADDR,data,U0_MIPITX_DPHY_CFG_DATABUS16_SEL_SHIFT,U0_MIPITX_DPHY_CFG_DATABUS16_SEL_MASK)
#define GET_U0_MIPITX_DPHY_CFG_DPDN_SWAP                   saif_get_reg(MIPITX_APBIFSAIF__SYSCFG_0_ADDR,U0_MIPITX_DPHY_CFG_DPDN_SWAP_SHIFT,U0_MIPITX_DPHY_CFG_DPDN_SWAP_MASK)
#define SET_U0_MIPITX_DPHY_CFG_DPDN_SWAP(data)             saif_set_reg(MIPITX_APBIFSAIF__SYSCFG_0_ADDR,data,U0_MIPITX_DPHY_CFG_DPDN_SWAP_SHIFT,U0_MIPITX_DPHY_CFG_DPDN_SWAP_MASK)
#define GET_U0_MIPITX_DPHY_CFG_L0_SWAP_SEL                 saif_get_reg(MIPITX_APBIFSAIF__SYSCFG_0_ADDR,U0_MIPITX_DPHY_CFG_L0_SWAP_SEL_SHIFT,U0_MIPITX_DPHY_CFG_L0_SWAP_SEL_MASK)
#define SET_U0_MIPITX_DPHY_CFG_L0_SWAP_SEL(data)           saif_set_reg(MIPITX_APBIFSAIF__SYSCFG_0_ADDR,data,U0_MIPITX_DPHY_CFG_L0_SWAP_SEL_SHIFT,U0_MIPITX_DPHY_CFG_L0_SWAP_SEL_MASK)
#define GET_U0_MIPITX_DPHY_CFG_L1_SWAP_SEL                 saif_get_reg(MIPITX_APBIFSAIF__SYSCFG_0_ADDR,U0_MIPITX_DPHY_CFG_L1_SWAP_SEL_SHIFT,U0_MIPITX_DPHY_CFG_L1_SWAP_SEL_MASK)
#define SET_U0_MIPITX_DPHY_CFG_L1_SWAP_SEL(data)           saif_set_reg(MIPITX_APBIFSAIF__SYSCFG_0_ADDR,data,U0_MIPITX_DPHY_CFG_L1_SWAP_SEL_SHIFT,U0_MIPITX_DPHY_CFG_L1_SWAP_SEL_MASK)
#define GET_U0_MIPITX_DPHY_CFG_L2_SWAP_SEL                 saif_get_reg(MIPITX_APBIFSAIF__SYSCFG_0_ADDR,U0_MIPITX_DPHY_CFG_L2_SWAP_SEL_SHIFT,U0_MIPITX_DPHY_CFG_L2_SWAP_SEL_MASK)
#define SET_U0_MIPITX_DPHY_CFG_L2_SWAP_SEL(data)           saif_set_reg(MIPITX_APBIFSAIF__SYSCFG_0_ADDR,data,U0_MIPITX_DPHY_CFG_L2_SWAP_SEL_SHIFT,U0_MIPITX_DPHY_CFG_L2_SWAP_SEL_MASK)
#define GET_U0_MIPITX_DPHY_CFG_L3_SWAP_SEL                 saif_get_reg(MIPITX_APBIFSAIF__SYSCFG_0_ADDR,U0_MIPITX_DPHY_CFG_L3_SWAP_SEL_SHIFT,U0_MIPITX_DPHY_CFG_L3_SWAP_SEL_MASK)
#define SET_U0_MIPITX_DPHY_CFG_L3_SWAP_SEL(data)           saif_set_reg(MIPITX_APBIFSAIF__SYSCFG_0_ADDR,data,U0_MIPITX_DPHY_CFG_L3_SWAP_SEL_SHIFT,U0_MIPITX_DPHY_CFG_L3_SWAP_SEL_MASK)
#define GET_U0_MIPITX_DPHY_CFG_L4_SWAP_SEL                 saif_get_reg(MIPITX_APBIFSAIF__SYSCFG_0_ADDR,U0_MIPITX_DPHY_CFG_L4_SWAP_SEL_SHIFT,U0_MIPITX_DPHY_CFG_L4_SWAP_SEL_MASK)
#define SET_U0_MIPITX_DPHY_CFG_L4_SWAP_SEL(data)           saif_set_reg(MIPITX_APBIFSAIF__SYSCFG_0_ADDR,data,U0_MIPITX_DPHY_CFG_L4_SWAP_SEL_SHIFT,U0_MIPITX_DPHY_CFG_L4_SWAP_SEL_MASK)
#define GET_U0_MIPITX_DPHY_MPOSV_31_0_                     saif_get_reg(MIPITX_APBIFSAIF__SYSCFG_4_ADDR,U0_MIPITX_DPHY_MPOSV_31_0__SHIFT,U0_MIPITX_DPHY_MPOSV_31_0__MASK)
#define GET_U0_MIPITX_DPHY_MPOSV_46_32_                    saif_get_reg(MIPITX_APBIFSAIF__SYSCFG_8_ADDR,U0_MIPITX_DPHY_MPOSV_46_32__SHIFT,U0_MIPITX_DPHY_MPOSV_46_32__MASK)
#define GET_U0_MIPITX_DPHY_RGS_CDTX_PLL_FM_CPLT            saif_get_reg(MIPITX_APBIFSAIF__SYSCFG_8_ADDR,U0_MIPITX_DPHY_RGS_CDTX_PLL_FM_CPLT_SHIFT,U0_MIPITX_DPHY_RGS_CDTX_PLL_FM_CPLT_MASK)
#define GET_U0_MIPITX_DPHY_RGS_CDTX_PLL_FM_OVER            saif_get_reg(MIPITX_APBIFSAIF__SYSCFG_8_ADDR,U0_MIPITX_DPHY_RGS_CDTX_PLL_FM_OVER_SHIFT,U0_MIPITX_DPHY_RGS_CDTX_PLL_FM_OVER_MASK)
#define GET_U0_MIPITX_DPHY_RGS_CDTX_PLL_FM_UNDER           saif_get_reg(MIPITX_APBIFSAIF__SYSCFG_8_ADDR,U0_MIPITX_DPHY_RGS_CDTX_PLL_FM_UNDER_SHIFT,U0_MIPITX_DPHY_RGS_CDTX_PLL_FM_UNDER_MASK)
#define GET_U0_MIPITX_DPHY_RGS_CDTX_PLL_UNLOCK             saif_get_reg(MIPITX_APBIFSAIF__SYSCFG_8_ADDR,U0_MIPITX_DPHY_RGS_CDTX_PLL_UNLOCK_SHIFT,U0_MIPITX_DPHY_RGS_CDTX_PLL_UNLOCK_MASK)
#define GET_U0_MIPITX_DPHY_RG_CDTX_L0N_HSTX_RES            saif_get_reg(MIPITX_APBIFSAIF__SYSCFG_8_ADDR,U0_MIPITX_DPHY_RG_CDTX_L0N_HSTX_RES_SHIFT,U0_MIPITX_DPHY_RG_CDTX_L0N_HSTX_RES_MASK)
#define SET_U0_MIPITX_DPHY_RG_CDTX_L0N_HSTX_RES(data)      saif_set_reg(MIPITX_APBIFSAIF__SYSCFG_8_ADDR,data,U0_MIPITX_DPHY_RG_CDTX_L0N_HSTX_RES_SHIFT,U0_MIPITX_DPHY_RG_CDTX_L0N_HSTX_RES_MASK)
#define GET_U0_MIPITX_DPHY_RG_CDTX_L0P_HSTX_RES            saif_get_reg(MIPITX_APBIFSAIF__SYSCFG_8_ADDR,U0_MIPITX_DPHY_RG_CDTX_L0P_HSTX_RES_SHIFT,U0_MIPITX_DPHY_RG_CDTX_L0P_HSTX_RES_MASK)
#define SET_U0_MIPITX_DPHY_RG_CDTX_L0P_HSTX_RES(data)      saif_set_reg(MIPITX_APBIFSAIF__SYSCFG_8_ADDR,data,U0_MIPITX_DPHY_RG_CDTX_L0P_HSTX_RES_SHIFT,U0_MIPITX_DPHY_RG_CDTX_L0P_HSTX_RES_MASK)
#define GET_U0_MIPITX_DPHY_RG_CDTX_L1N_HSTX_RES            saif_get_reg(MIPITX_APBIFSAIF__SYSCFG_12_ADDR,U0_MIPITX_DPHY_RG_CDTX_L1N_HSTX_RES_SHIFT,U0_MIPITX_DPHY_RG_CDTX_L1N_HSTX_RES_MASK)
#define SET_U0_MIPITX_DPHY_RG_CDTX_L1N_HSTX_RES(data)      saif_set_reg(MIPITX_APBIFSAIF__SYSCFG_12_ADDR,data,U0_MIPITX_DPHY_RG_CDTX_L1N_HSTX_RES_SHIFT,U0_MIPITX_DPHY_RG_CDTX_L1N_HSTX_RES_MASK)
#define GET_U0_MIPITX_DPHY_RG_CDTX_L1P_HSTX_RES            saif_get_reg(MIPITX_APBIFSAIF__SYSCFG_12_ADDR,U0_MIPITX_DPHY_RG_CDTX_L1P_HSTX_RES_SHIFT,U0_MIPITX_DPHY_RG_CDTX_L1P_HSTX_RES_MASK)
#define SET_U0_MIPITX_DPHY_RG_CDTX_L1P_HSTX_RES(data)      saif_set_reg(MIPITX_APBIFSAIF__SYSCFG_12_ADDR,data,U0_MIPITX_DPHY_RG_CDTX_L1P_HSTX_RES_SHIFT,U0_MIPITX_DPHY_RG_CDTX_L1P_HSTX_RES_MASK)
#define GET_U0_MIPITX_DPHY_RG_CDTX_L2N_HSTX_RES            saif_get_reg(MIPITX_APBIFSAIF__SYSCFG_12_ADDR,U0_MIPITX_DPHY_RG_CDTX_L2N_HSTX_RES_SHIFT,U0_MIPITX_DPHY_RG_CDTX_L2N_HSTX_RES_MASK)
#define SET_U0_MIPITX_DPHY_RG_CDTX_L2N_HSTX_RES(data)      saif_set_reg(MIPITX_APBIFSAIF__SYSCFG_12_ADDR,data,U0_MIPITX_DPHY_RG_CDTX_L2N_HSTX_RES_SHIFT,U0_MIPITX_DPHY_RG_CDTX_L2N_HSTX_RES_MASK)
#define GET_U0_MIPITX_DPHY_RG_CDTX_L2P_HSTX_RES            saif_get_reg(MIPITX_APBIFSAIF__SYSCFG_12_ADDR,U0_MIPITX_DPHY_RG_CDTX_L2P_HSTX_RES_SHIFT,U0_MIPITX_DPHY_RG_CDTX_L2P_HSTX_RES_MASK)
#define SET_U0_MIPITX_DPHY_RG_CDTX_L2P_HSTX_RES(data)      saif_set_reg(MIPITX_APBIFSAIF__SYSCFG_12_ADDR,data,U0_MIPITX_DPHY_RG_CDTX_L2P_HSTX_RES_SHIFT,U0_MIPITX_DPHY_RG_CDTX_L2P_HSTX_RES_MASK)
#define GET_U0_MIPITX_DPHY_RG_CDTX_L3N_HSTX_RES            saif_get_reg(MIPITX_APBIFSAIF__SYSCFG_12_ADDR,U0_MIPITX_DPHY_RG_CDTX_L3N_HSTX_RES_SHIFT,U0_MIPITX_DPHY_RG_CDTX_L3N_HSTX_RES_MASK)
#define SET_U0_MIPITX_DPHY_RG_CDTX_L3N_HSTX_RES(data)      saif_set_reg(MIPITX_APBIFSAIF__SYSCFG_12_ADDR,data,U0_MIPITX_DPHY_RG_CDTX_L3N_HSTX_RES_SHIFT,U0_MIPITX_DPHY_RG_CDTX_L3N_HSTX_RES_MASK)
#define GET_U0_MIPITX_DPHY_RG_CDTX_L3P_HSTX_RES            saif_get_reg(MIPITX_APBIFSAIF__SYSCFG_12_ADDR,U0_MIPITX_DPHY_RG_CDTX_L3P_HSTX_RES_SHIFT,U0_MIPITX_DPHY_RG_CDTX_L3P_HSTX_RES_MASK)
#define SET_U0_MIPITX_DPHY_RG_CDTX_L3P_HSTX_RES(data)      saif_set_reg(MIPITX_APBIFSAIF__SYSCFG_12_ADDR,data,U0_MIPITX_DPHY_RG_CDTX_L3P_HSTX_RES_SHIFT,U0_MIPITX_DPHY_RG_CDTX_L3P_HSTX_RES_MASK)
#define GET_U0_MIPITX_DPHY_RG_CDTX_L4N_HSTX_RES            saif_get_reg(MIPITX_APBIFSAIF__SYSCFG_16_ADDR,U0_MIPITX_DPHY_RG_CDTX_L4N_HSTX_RES_SHIFT,U0_MIPITX_DPHY_RG_CDTX_L4N_HSTX_RES_MASK)
#define SET_U0_MIPITX_DPHY_RG_CDTX_L4N_HSTX_RES(data)      saif_set_reg(MIPITX_APBIFSAIF__SYSCFG_16_ADDR,data,U0_MIPITX_DPHY_RG_CDTX_L4N_HSTX_RES_SHIFT,U0_MIPITX_DPHY_RG_CDTX_L4N_HSTX_RES_MASK)
#define GET_U0_MIPITX_DPHY_RG_CDTX_L4P_HSTX_RES            saif_get_reg(MIPITX_APBIFSAIF__SYSCFG_16_ADDR,U0_MIPITX_DPHY_RG_CDTX_L4P_HSTX_RES_SHIFT,U0_MIPITX_DPHY_RG_CDTX_L4P_HSTX_RES_MASK)
#define SET_U0_MIPITX_DPHY_RG_CDTX_L4P_HSTX_RES(data)      saif_set_reg(MIPITX_APBIFSAIF__SYSCFG_16_ADDR,data,U0_MIPITX_DPHY_RG_CDTX_L4P_HSTX_RES_SHIFT,U0_MIPITX_DPHY_RG_CDTX_L4P_HSTX_RES_MASK)
#define GET_U0_MIPITX_DPHY_RG_CDTX_PLL_FBK_FRA             saif_get_reg(MIPITX_APBIFSAIF__SYSCFG_20_ADDR,U0_MIPITX_DPHY_RG_CDTX_PLL_FBK_FRA_SHIFT,U0_MIPITX_DPHY_RG_CDTX_PLL_FBK_FRA_MASK)
#define SET_U0_MIPITX_DPHY_RG_CDTX_PLL_FBK_FRA(data)       saif_set_reg(MIPITX_APBIFSAIF__SYSCFG_20_ADDR,data,U0_MIPITX_DPHY_RG_CDTX_PLL_FBK_FRA_SHIFT,U0_MIPITX_DPHY_RG_CDTX_PLL_FBK_FRA_MASK)
#define GET_U0_MIPITX_DPHY_RG_CDTX_PLL_FBK_INT             saif_get_reg(MIPITX_APBIFSAIF__SYSCFG_24_ADDR,U0_MIPITX_DPHY_RG_CDTX_PLL_FBK_INT_SHIFT,U0_MIPITX_DPHY_RG_CDTX_PLL_FBK_INT_MASK)
#define SET_U0_MIPITX_DPHY_RG_CDTX_PLL_FBK_INT(data)       saif_set_reg(MIPITX_APBIFSAIF__SYSCFG_24_ADDR,data,U0_MIPITX_DPHY_RG_CDTX_PLL_FBK_INT_SHIFT,U0_MIPITX_DPHY_RG_CDTX_PLL_FBK_INT_MASK)
#define GET_U0_MIPITX_DPHY_RG_CDTX_PLL_FM_EN               saif_get_reg(MIPITX_APBIFSAIF__SYSCFG_24_ADDR,U0_MIPITX_DPHY_RG_CDTX_PLL_FM_EN_SHIFT,U0_MIPITX_DPHY_RG_CDTX_PLL_FM_EN_MASK)
#define SET_U0_MIPITX_DPHY_RG_CDTX_PLL_FM_EN(data)         saif_set_reg(MIPITX_APBIFSAIF__SYSCFG_24_ADDR,data,U0_MIPITX_DPHY_RG_CDTX_PLL_FM_EN_SHIFT,U0_MIPITX_DPHY_RG_CDTX_PLL_FM_EN_MASK)
#define GET_U0_MIPITX_DPHY_RG_CDTX_PLL_LDO_STB_X2_EN       saif_get_reg(MIPITX_APBIFSAIF__SYSCFG_24_ADDR,U0_MIPITX_DPHY_RG_CDTX_PLL_LDO_STB_X2_EN_SHIFT,U0_MIPITX_DPHY_RG_CDTX_PLL_LDO_STB_X2_EN_MASK)
#define SET_U0_MIPITX_DPHY_RG_CDTX_PLL_LDO_STB_X2_EN(data) saif_set_reg(MIPITX_APBIFSAIF__SYSCFG_24_ADDR,data,U0_MIPITX_DPHY_RG_CDTX_PLL_LDO_STB_X2_EN_SHIFT,U0_MIPITX_DPHY_RG_CDTX_PLL_LDO_STB_X2_EN_MASK)
#define GET_U0_MIPITX_DPHY_RG_CDTX_PLL_PRE_DIV             saif_get_reg(MIPITX_APBIFSAIF__SYSCFG_24_ADDR,U0_MIPITX_DPHY_RG_CDTX_PLL_PRE_DIV_SHIFT,U0_MIPITX_DPHY_RG_CDTX_PLL_PRE_DIV_MASK)
#define SET_U0_MIPITX_DPHY_RG_CDTX_PLL_PRE_DIV(data)       saif_set_reg(MIPITX_APBIFSAIF__SYSCFG_24_ADDR,data,U0_MIPITX_DPHY_RG_CDTX_PLL_PRE_DIV_SHIFT,U0_MIPITX_DPHY_RG_CDTX_PLL_PRE_DIV_MASK)
#define GET_U0_MIPITX_DPHY_RG_CDTX_PLL_SSC_DELTA           saif_get_reg(MIPITX_APBIFSAIF__SYSCFG_24_ADDR,U0_MIPITX_DPHY_RG_CDTX_PLL_SSC_DELTA_SHIFT,U0_MIPITX_DPHY_RG_CDTX_PLL_SSC_DELTA_MASK)
#define SET_U0_MIPITX_DPHY_RG_CDTX_PLL_SSC_DELTA(data)     saif_set_reg(MIPITX_APBIFSAIF__SYSCFG_24_ADDR,data,U0_MIPITX_DPHY_RG_CDTX_PLL_SSC_DELTA_SHIFT,U0_MIPITX_DPHY_RG_CDTX_PLL_SSC_DELTA_MASK)
#define GET_U0_MIPITX_DPHY_RG_CDTX_PLL_SSC_DELTA_INIT      saif_get_reg(MIPITX_APBIFSAIF__SYSCFG_28_ADDR,U0_MIPITX_DPHY_RG_CDTX_PLL_SSC_DELTA_INIT_SHIFT,U0_MIPITX_DPHY_RG_CDTX_PLL_SSC_DELTA_INIT_MASK)
#define SET_U0_MIPITX_DPHY_RG_CDTX_PLL_SSC_DELTA_INIT(data) saif_set_reg(MIPITX_APBIFSAIF__SYSCFG_28_ADDR,data,U0_MIPITX_DPHY_RG_CDTX_PLL_SSC_DELTA_INIT_SHIFT,U0_MIPITX_DPHY_RG_CDTX_PLL_SSC_DELTA_INIT_MASK)
#define GET_U0_MIPITX_DPHY_RG_CDTX_PLL_SSC_EN              saif_get_reg(MIPITX_APBIFSAIF__SYSCFG_28_ADDR,U0_MIPITX_DPHY_RG_CDTX_PLL_SSC_EN_SHIFT,U0_MIPITX_DPHY_RG_CDTX_PLL_SSC_EN_MASK)
#define SET_U0_MIPITX_DPHY_RG_CDTX_PLL_SSC_EN(data)        saif_set_reg(MIPITX_APBIFSAIF__SYSCFG_28_ADDR,data,U0_MIPITX_DPHY_RG_CDTX_PLL_SSC_EN_SHIFT,U0_MIPITX_DPHY_RG_CDTX_PLL_SSC_EN_MASK)
#define GET_U0_MIPITX_DPHY_RG_CDTX_PLL_SSC_PRD             saif_get_reg(MIPITX_APBIFSAIF__SYSCFG_28_ADDR,U0_MIPITX_DPHY_RG_CDTX_PLL_SSC_PRD_SHIFT,U0_MIPITX_DPHY_RG_CDTX_PLL_SSC_PRD_MASK)
#define SET_U0_MIPITX_DPHY_RG_CDTX_PLL_SSC_PRD(data)       saif_set_reg(MIPITX_APBIFSAIF__SYSCFG_28_ADDR,data,U0_MIPITX_DPHY_RG_CDTX_PLL_SSC_PRD_SHIFT,U0_MIPITX_DPHY_RG_CDTX_PLL_SSC_PRD_MASK)
#define GET_U0_MIPITX_DPHY_RG_CLANE_HS_CLK_POST_TIME       saif_get_reg(MIPITX_APBIFSAIF__SYSCFG_32_ADDR,U0_MIPITX_DPHY_RG_CLANE_HS_CLK_POST_TIME_SHIFT,U0_MIPITX_DPHY_RG_CLANE_HS_CLK_POST_TIME_MASK)
#define SET_U0_MIPITX_DPHY_RG_CLANE_HS_CLK_POST_TIME(data) saif_set_reg(MIPITX_APBIFSAIF__SYSCFG_32_ADDR,data,U0_MIPITX_DPHY_RG_CLANE_HS_CLK_POST_TIME_SHIFT,U0_MIPITX_DPHY_RG_CLANE_HS_CLK_POST_TIME_MASK)
#define GET_U0_MIPITX_DPHY_RG_CLANE_HS_CLK_PRE_TIME        saif_get_reg(MIPITX_APBIFSAIF__SYSCFG_32_ADDR,U0_MIPITX_DPHY_RG_CLANE_HS_CLK_PRE_TIME_SHIFT,U0_MIPITX_DPHY_RG_CLANE_HS_CLK_PRE_TIME_MASK)
#define SET_U0_MIPITX_DPHY_RG_CLANE_HS_CLK_PRE_TIME(data)  saif_set_reg(MIPITX_APBIFSAIF__SYSCFG_32_ADDR,data,U0_MIPITX_DPHY_RG_CLANE_HS_CLK_PRE_TIME_SHIFT,U0_MIPITX_DPHY_RG_CLANE_HS_CLK_PRE_TIME_MASK)
#define GET_U0_MIPITX_DPHY_RG_CLANE_HS_PRE_TIME            saif_get_reg(MIPITX_APBIFSAIF__SYSCFG_32_ADDR,U0_MIPITX_DPHY_RG_CLANE_HS_PRE_TIME_SHIFT,U0_MIPITX_DPHY_RG_CLANE_HS_PRE_TIME_MASK)
#define SET_U0_MIPITX_DPHY_RG_CLANE_HS_PRE_TIME(data)      saif_set_reg(MIPITX_APBIFSAIF__SYSCFG_32_ADDR,data,U0_MIPITX_DPHY_RG_CLANE_HS_PRE_TIME_SHIFT,U0_MIPITX_DPHY_RG_CLANE_HS_PRE_TIME_MASK)
#define GET_U0_MIPITX_DPHY_RG_CLANE_HS_TRAIL_TIME          saif_get_reg(MIPITX_APBIFSAIF__SYSCFG_32_ADDR,U0_MIPITX_DPHY_RG_CLANE_HS_TRAIL_TIME_SHIFT,U0_MIPITX_DPHY_RG_CLANE_HS_TRAIL_TIME_MASK)
#define SET_U0_MIPITX_DPHY_RG_CLANE_HS_TRAIL_TIME(data)    saif_set_reg(MIPITX_APBIFSAIF__SYSCFG_32_ADDR,data,U0_MIPITX_DPHY_RG_CLANE_HS_TRAIL_TIME_SHIFT,U0_MIPITX_DPHY_RG_CLANE_HS_TRAIL_TIME_MASK)
#define GET_U0_MIPITX_DPHY_RG_CLANE_HS_ZERO_TIME           saif_get_reg(MIPITX_APBIFSAIF__SYSCFG_36_ADDR,U0_MIPITX_DPHY_RG_CLANE_HS_ZERO_TIME_SHIFT,U0_MIPITX_DPHY_RG_CLANE_HS_ZERO_TIME_MASK)
#define SET_U0_MIPITX_DPHY_RG_CLANE_HS_ZERO_TIME(data)     saif_set_reg(MIPITX_APBIFSAIF__SYSCFG_36_ADDR,data,U0_MIPITX_DPHY_RG_CLANE_HS_ZERO_TIME_SHIFT,U0_MIPITX_DPHY_RG_CLANE_HS_ZERO_TIME_MASK)
#define GET_U0_MIPITX_DPHY_RG_DLANE_HS_PRE_TIME            saif_get_reg(MIPITX_APBIFSAIF__SYSCFG_36_ADDR,U0_MIPITX_DPHY_RG_DLANE_HS_PRE_TIME_SHIFT,U0_MIPITX_DPHY_RG_DLANE_HS_PRE_TIME_MASK)
#define SET_U0_MIPITX_DPHY_RG_DLANE_HS_PRE_TIME(data)      saif_set_reg(MIPITX_APBIFSAIF__SYSCFG_36_ADDR,data,U0_MIPITX_DPHY_RG_DLANE_HS_PRE_TIME_SHIFT,U0_MIPITX_DPHY_RG_DLANE_HS_PRE_TIME_MASK)
#define GET_U0_MIPITX_DPHY_RG_DLANE_HS_TRAIL_TIME          saif_get_reg(MIPITX_APBIFSAIF__SYSCFG_36_ADDR,U0_MIPITX_DPHY_RG_DLANE_HS_TRAIL_TIME_SHIFT,U0_MIPITX_DPHY_RG_DLANE_HS_TRAIL_TIME_MASK)
#define SET_U0_MIPITX_DPHY_RG_DLANE_HS_TRAIL_TIME(data)    saif_set_reg(MIPITX_APBIFSAIF__SYSCFG_36_ADDR,data,U0_MIPITX_DPHY_RG_DLANE_HS_TRAIL_TIME_SHIFT,U0_MIPITX_DPHY_RG_DLANE_HS_TRAIL_TIME_MASK)
#define GET_U0_MIPITX_DPHY_RG_DLANE_HS_ZERO_TIME           saif_get_reg(MIPITX_APBIFSAIF__SYSCFG_36_ADDR,U0_MIPITX_DPHY_RG_DLANE_HS_ZERO_TIME_SHIFT,U0_MIPITX_DPHY_RG_DLANE_HS_ZERO_TIME_MASK)
#define SET_U0_MIPITX_DPHY_RG_DLANE_HS_ZERO_TIME(data)     saif_set_reg(MIPITX_APBIFSAIF__SYSCFG_36_ADDR,data,U0_MIPITX_DPHY_RG_DLANE_HS_ZERO_TIME_SHIFT,U0_MIPITX_DPHY_RG_DLANE_HS_ZERO_TIME_MASK)
#define GET_U0_MIPITX_DPHY_RG_EXTD_CYCLE_SEL               saif_get_reg(MIPITX_APBIFSAIF__SYSCFG_40_ADDR,U0_MIPITX_DPHY_RG_EXTD_CYCLE_SEL_SHIFT,U0_MIPITX_DPHY_RG_EXTD_CYCLE_SEL_MASK)
#define SET_U0_MIPITX_DPHY_RG_EXTD_CYCLE_SEL(data)         saif_set_reg(MIPITX_APBIFSAIF__SYSCFG_40_ADDR,data,U0_MIPITX_DPHY_RG_EXTD_CYCLE_SEL_SHIFT,U0_MIPITX_DPHY_RG_EXTD_CYCLE_SEL_MASK)
#define GET_U0_MIPITX_DPHY_SCFG_C_HS_PRE_ZERO_TIME         saif_get_reg(MIPITX_APBIFSAIF__SYSCFG_44_ADDR,U0_MIPITX_DPHY_SCFG_C_HS_PRE_ZERO_TIME_SHIFT,U0_MIPITX_DPHY_SCFG_C_HS_PRE_ZERO_TIME_MASK)
#define SET_U0_MIPITX_DPHY_SCFG_C_HS_PRE_ZERO_TIME(data)   saif_set_reg(MIPITX_APBIFSAIF__SYSCFG_44_ADDR,data,U0_MIPITX_DPHY_SCFG_C_HS_PRE_ZERO_TIME_SHIFT,U0_MIPITX_DPHY_SCFG_C_HS_PRE_ZERO_TIME_MASK)
#define GET_U0_MIPITX_DPHY_SCFG_DPHY_SRC_SEL               saif_get_reg(MIPITX_APBIFSAIF__SYSCFG_48_ADDR,U0_MIPITX_DPHY_SCFG_DPHY_SRC_SEL_SHIFT,U0_MIPITX_DPHY_SCFG_DPHY_SRC_SEL_MASK)
#define SET_U0_MIPITX_DPHY_SCFG_DPHY_SRC_SEL(data)         saif_set_reg(MIPITX_APBIFSAIF__SYSCFG_48_ADDR,data,U0_MIPITX_DPHY_SCFG_DPHY_SRC_SEL_SHIFT,U0_MIPITX_DPHY_SCFG_DPHY_SRC_SEL_MASK)
#define GET_U0_MIPITX_DPHY_SCFG_DSI_TXREADY_ESC_SEL        saif_get_reg(MIPITX_APBIFSAIF__SYSCFG_48_ADDR,U0_MIPITX_DPHY_SCFG_DSI_TXREADY_ESC_SEL_SHIFT,U0_MIPITX_DPHY_SCFG_DSI_TXREADY_ESC_SEL_MASK)
#define SET_U0_MIPITX_DPHY_SCFG_DSI_TXREADY_ESC_SEL(data)  saif_set_reg(MIPITX_APBIFSAIF__SYSCFG_48_ADDR,data,U0_MIPITX_DPHY_SCFG_DSI_TXREADY_ESC_SEL_SHIFT,U0_MIPITX_DPHY_SCFG_DSI_TXREADY_ESC_SEL_MASK)
#define GET_U0_MIPITX_DPHY_SCFG_PPI_C_READY_SEL            saif_get_reg(MIPITX_APBIFSAIF__SYSCFG_48_ADDR,U0_MIPITX_DPHY_SCFG_PPI_C_READY_SEL_SHIFT,U0_MIPITX_DPHY_SCFG_PPI_C_READY_SEL_MASK)
#define SET_U0_MIPITX_DPHY_SCFG_PPI_C_READY_SEL(data)      saif_set_reg(MIPITX_APBIFSAIF__SYSCFG_48_ADDR,data,U0_MIPITX_DPHY_SCFG_PPI_C_READY_SEL_SHIFT,U0_MIPITX_DPHY_SCFG_PPI_C_READY_SEL_MASK)
#define GET_U0_MIPITX_DPHY_VCONTROL                        saif_get_reg(MIPITX_APBIFSAIF__SYSCFG_48_ADDR,U0_MIPITX_DPHY_VCONTROL_SHIFT,U0_MIPITX_DPHY_VCONTROL_MASK)
#define SET_U0_MIPITX_DPHY_VCONTROL(data)                  saif_set_reg(MIPITX_APBIFSAIF__SYSCFG_48_ADDR,data,U0_MIPITX_DPHY_VCONTROL_SHIFT,U0_MIPITX_DPHY_VCONTROL_MASK)
#define GET_U0_MIPITX_DPHY_XCFGI_DW00                      saif_get_reg(MIPITX_APBIFSAIF__SYSCFG_52_ADDR,U0_MIPITX_DPHY_XCFGI_DW00_SHIFT,U0_MIPITX_DPHY_XCFGI_DW00_MASK)
#define SET_U0_MIPITX_DPHY_XCFGI_DW00(data)                saif_set_reg(MIPITX_APBIFSAIF__SYSCFG_52_ADDR,data,U0_MIPITX_DPHY_XCFGI_DW00_SHIFT,U0_MIPITX_DPHY_XCFGI_DW00_MASK)
#define GET_U0_MIPITX_DPHY_XCFGI_DW01                      saif_get_reg(MIPITX_APBIFSAIF__SYSCFG_56_ADDR,U0_MIPITX_DPHY_XCFGI_DW01_SHIFT,U0_MIPITX_DPHY_XCFGI_DW01_MASK)
#define SET_U0_MIPITX_DPHY_XCFGI_DW01(data)                saif_set_reg(MIPITX_APBIFSAIF__SYSCFG_56_ADDR,data,U0_MIPITX_DPHY_XCFGI_DW01_SHIFT,U0_MIPITX_DPHY_XCFGI_DW01_MASK)
#define GET_U0_MIPITX_DPHY_XCFGI_DW02                      saif_get_reg(MIPITX_APBIFSAIF__SYSCFG_60_ADDR,U0_MIPITX_DPHY_XCFGI_DW02_SHIFT,U0_MIPITX_DPHY_XCFGI_DW02_MASK)
#define SET_U0_MIPITX_DPHY_XCFGI_DW02(data)                saif_set_reg(MIPITX_APBIFSAIF__SYSCFG_60_ADDR,data,U0_MIPITX_DPHY_XCFGI_DW02_SHIFT,U0_MIPITX_DPHY_XCFGI_DW02_MASK)
#define GET_U0_MIPITX_DPHY_XCFGI_DW03                      saif_get_reg(MIPITX_APBIFSAIF__SYSCFG_64_ADDR,U0_MIPITX_DPHY_XCFGI_DW03_SHIFT,U0_MIPITX_DPHY_XCFGI_DW03_MASK)
#define SET_U0_MIPITX_DPHY_XCFGI_DW03(data)                saif_set_reg(MIPITX_APBIFSAIF__SYSCFG_64_ADDR,data,U0_MIPITX_DPHY_XCFGI_DW03_SHIFT,U0_MIPITX_DPHY_XCFGI_DW03_MASK)
#define GET_U0_MIPITX_DPHY_XCFGI_DW04                      saif_get_reg(MIPITX_APBIFSAIF__SYSCFG_68_ADDR,U0_MIPITX_DPHY_XCFGI_DW04_SHIFT,U0_MIPITX_DPHY_XCFGI_DW04_MASK)
#define SET_U0_MIPITX_DPHY_XCFGI_DW04(data)                saif_set_reg(MIPITX_APBIFSAIF__SYSCFG_68_ADDR,data,U0_MIPITX_DPHY_XCFGI_DW04_SHIFT,U0_MIPITX_DPHY_XCFGI_DW04_MASK)
#define GET_U0_MIPITX_DPHY_XCFGI_DW05                      saif_get_reg(MIPITX_APBIFSAIF__SYSCFG_72_ADDR,U0_MIPITX_DPHY_XCFGI_DW05_SHIFT,U0_MIPITX_DPHY_XCFGI_DW05_MASK)
#define SET_U0_MIPITX_DPHY_XCFGI_DW05(data)                saif_set_reg(MIPITX_APBIFSAIF__SYSCFG_72_ADDR,data,U0_MIPITX_DPHY_XCFGI_DW05_SHIFT,U0_MIPITX_DPHY_XCFGI_DW05_MASK)
#define GET_U0_MIPITX_DPHY_XCFGI_DW06                      saif_get_reg(MIPITX_APBIFSAIF__SYSCFG_76_ADDR,U0_MIPITX_DPHY_XCFGI_DW06_SHIFT,U0_MIPITX_DPHY_XCFGI_DW06_MASK)
#define SET_U0_MIPITX_DPHY_XCFGI_DW06(data)                saif_set_reg(MIPITX_APBIFSAIF__SYSCFG_76_ADDR,data,U0_MIPITX_DPHY_XCFGI_DW06_SHIFT,U0_MIPITX_DPHY_XCFGI_DW06_MASK)
#define GET_U0_MIPITX_DPHY_XCFGI_DW07                      saif_get_reg(MIPITX_APBIFSAIF__SYSCFG_80_ADDR,U0_MIPITX_DPHY_XCFGI_DW07_SHIFT,U0_MIPITX_DPHY_XCFGI_DW07_MASK)
#define SET_U0_MIPITX_DPHY_XCFGI_DW07(data)                saif_set_reg(MIPITX_APBIFSAIF__SYSCFG_80_ADDR,data,U0_MIPITX_DPHY_XCFGI_DW07_SHIFT,U0_MIPITX_DPHY_XCFGI_DW07_MASK)
#define GET_U0_MIPITX_DPHY_XCFGI_DW08                      saif_get_reg(MIPITX_APBIFSAIF__SYSCFG_84_ADDR,U0_MIPITX_DPHY_XCFGI_DW08_SHIFT,U0_MIPITX_DPHY_XCFGI_DW08_MASK)
#define SET_U0_MIPITX_DPHY_XCFGI_DW08(data)                saif_set_reg(MIPITX_APBIFSAIF__SYSCFG_84_ADDR,data,U0_MIPITX_DPHY_XCFGI_DW08_SHIFT,U0_MIPITX_DPHY_XCFGI_DW08_MASK)
#define GET_U0_MIPITX_DPHY_XCFGI_DW09                      saif_get_reg(MIPITX_APBIFSAIF__SYSCFG_88_ADDR,U0_MIPITX_DPHY_XCFGI_DW09_SHIFT,U0_MIPITX_DPHY_XCFGI_DW09_MASK)
#define SET_U0_MIPITX_DPHY_XCFGI_DW09(data)                saif_set_reg(MIPITX_APBIFSAIF__SYSCFG_88_ADDR,data,U0_MIPITX_DPHY_XCFGI_DW09_SHIFT,U0_MIPITX_DPHY_XCFGI_DW09_MASK)
#define GET_U0_MIPITX_DPHY_XCFGI_DW0A                      saif_get_reg(MIPITX_APBIFSAIF__SYSCFG_92_ADDR,U0_MIPITX_DPHY_XCFGI_DW0A_SHIFT,U0_MIPITX_DPHY_XCFGI_DW0A_MASK)
#define SET_U0_MIPITX_DPHY_XCFGI_DW0A(data)                saif_set_reg(MIPITX_APBIFSAIF__SYSCFG_92_ADDR,data,U0_MIPITX_DPHY_XCFGI_DW0A_SHIFT,U0_MIPITX_DPHY_XCFGI_DW0A_MASK)
#define GET_U0_MIPITX_DPHY_XCFGI_DW0B                      saif_get_reg(MIPITX_APBIFSAIF__SYSCFG_96_ADDR,U0_MIPITX_DPHY_XCFGI_DW0B_SHIFT,U0_MIPITX_DPHY_XCFGI_DW0B_MASK)
#define SET_U0_MIPITX_DPHY_XCFGI_DW0B(data)                saif_set_reg(MIPITX_APBIFSAIF__SYSCFG_96_ADDR,data,U0_MIPITX_DPHY_XCFGI_DW0B_SHIFT,U0_MIPITX_DPHY_XCFGI_DW0B_MASK)
#define GET_U0_MIPITX_DPHY_DBG1_MUX_DOUT                   saif_get_reg(MIPITX_APBIFSAIF__SYSCFG_100_ADDR,U0_MIPITX_DPHY_DBG1_MUX_DOUT_SHIFT,U0_MIPITX_DPHY_DBG1_MUX_DOUT_MASK)
#define GET_U0_MIPITX_DPHY_DBG1_MUX_SEL                    saif_get_reg(MIPITX_APBIFSAIF__SYSCFG_100_ADDR,U0_MIPITX_DPHY_DBG1_MUX_SEL_SHIFT,U0_MIPITX_DPHY_DBG1_MUX_SEL_MASK)
#define SET_U0_MIPITX_DPHY_DBG1_MUX_SEL(data)              saif_set_reg(MIPITX_APBIFSAIF__SYSCFG_100_ADDR,data,U0_MIPITX_DPHY_DBG1_MUX_SEL_SHIFT,U0_MIPITX_DPHY_DBG1_MUX_SEL_MASK)
#define GET_U0_MIPITX_DPHY_DBG2_MUX_DOUT                   saif_get_reg(MIPITX_APBIFSAIF__SYSCFG_100_ADDR,U0_MIPITX_DPHY_DBG2_MUX_DOUT_SHIFT,U0_MIPITX_DPHY_DBG2_MUX_DOUT_MASK)
#define GET_U0_MIPITX_DPHY_DBG2_MUX_SEL                    saif_get_reg(MIPITX_APBIFSAIF__SYSCFG_100_ADDR,U0_MIPITX_DPHY_DBG2_MUX_SEL_SHIFT,U0_MIPITX_DPHY_DBG2_MUX_SEL_MASK)
#define SET_U0_MIPITX_DPHY_DBG2_MUX_SEL(data)              saif_set_reg(MIPITX_APBIFSAIF__SYSCFG_100_ADDR,data,U0_MIPITX_DPHY_DBG2_MUX_SEL_SHIFT,U0_MIPITX_DPHY_DBG2_MUX_SEL_MASK)
#define GET_U0_MIPITX_DPHY_REFCLK_IN_SEL                   saif_get_reg(MIPITX_APBIFSAIF__SYSCFG_100_ADDR,U0_MIPITX_DPHY_REFCLK_IN_SEL_SHIFT,U0_MIPITX_DPHY_REFCLK_IN_SEL_MASK)
#define SET_U0_MIPITX_DPHY_REFCLK_IN_SEL(data)             saif_set_reg(MIPITX_APBIFSAIF__SYSCFG_100_ADDR,data,U0_MIPITX_DPHY_REFCLK_IN_SEL_SHIFT,U0_MIPITX_DPHY_REFCLK_IN_SEL_MASK)
#define GET_U0_MIPITX_DPHY_RESETB                          saif_get_reg(MIPITX_APBIFSAIF__SYSCFG_100_ADDR,U0_MIPITX_DPHY_RESETB_SHIFT,U0_MIPITX_DPHY_RESETB_MASK)
#define SET_U0_MIPITX_DPHY_RESETB(data)                    saif_set_reg(MIPITX_APBIFSAIF__SYSCFG_100_ADDR,data,U0_MIPITX_DPHY_RESETB_SHIFT,U0_MIPITX_DPHY_RESETB_MASK)
