+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                                                                                                                                                                                                      ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; inst55                                                                                                                                                                                                                                                                                         ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1                                                                                                                                                                                                                                                                                          ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst38|$00000|auto_generated                                                                                                                                                                                                                                                                   ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst34|$00000|auto_generated                                                                                                                                                                                                                                                                   ; 7     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst11                                                                                                                                                                                                                                                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst22                                                                                                                                                                                                                                                                                         ; 9     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|test_data_dd_inst1                                                                                                                                                                                                                                                                      ; 4     ; 2              ; 1            ; 2              ; 26     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|tst_ptrn_inst0|bus_sync_reg1                                                                                                                                                                                                                                                            ; 18    ; 5              ; 0            ; 5              ; 16     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|tst_ptrn_inst0|bus_sync_reg0                                                                                                                                                                                                                                                            ; 18    ; 5              ; 0            ; 5              ; 16     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|tst_ptrn_inst0|sync_reg0                                                                                                                                                                                                                                                                ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|tst_ptrn_inst0                                                                                                                                                                                                                                                                          ; 35    ; 0              ; 0            ; 0              ; 26     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|sync_reg1                                                                                                                                                                                                                                                                               ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|sync_reg0                                                                                                                                                                                                                                                                               ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10                                                                                                                                                                                                                                                                                         ; 91    ; 2              ; 0            ; 2              ; 26     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst7|ALTDDIO_OUT_component|auto_generated                                                                                                                                                                                                                                                     ; 28    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst7                                                                                                                                                                                                                                                                                          ; 28    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst18                                                                                                                                                                                                                                                                                         ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst15                                                                                                                                                                                                                                                                                         ; 8     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst4                                                                                                                                                                                                                                                                                          ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3                                                                                                                                                                                                                                                                                          ; 6     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst20|inst19                                                                                                                                                                                                                                                                                  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst20|inst8                                                                                                                                                                                                                                                                                   ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst20                                                                                                                                                                                                                                                                                         ; 4     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|read_compare_inst|written_data_fifo|scfifo_inst|auto_generated|dpfifo|wr_ptr                                                                                                                                                ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|read_compare_inst|written_data_fifo|scfifo_inst|auto_generated|dpfifo|rd_ptr_count                                                                                                                                          ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|read_compare_inst|written_data_fifo|scfifo_inst|auto_generated|dpfifo|FIFOram                                                                                                                                               ; 50    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|read_compare_inst|written_data_fifo|scfifo_inst|auto_generated|dpfifo|fifo_state|count_usedw                                                                                                                                ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|read_compare_inst|written_data_fifo|scfifo_inst|auto_generated|dpfifo|fifo_state                                                                                                                                            ; 5     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|read_compare_inst|written_data_fifo|scfifo_inst|auto_generated|dpfifo                                                                                                                                                       ; 41    ; 0              ; 0            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|read_compare_inst|written_data_fifo|scfifo_inst|auto_generated                                                                                                                                                              ; 41    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|read_compare_inst|written_data_fifo                                                                                                                                                                                         ; 40    ; 0              ; 0            ; 0              ; 38     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|read_compare_inst                                                                                                                                                                                                           ; 73    ; 1              ; 0            ; 1              ; 34     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|avalon_traffic_gen_inst|avalon_traffic_fifo|scfifo_inst|auto_generated|dpfifo|wr_ptr                                                                                                                                        ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|avalon_traffic_gen_inst|avalon_traffic_fifo|scfifo_inst|auto_generated|dpfifo|usedw_counter                                                                                                                                 ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|avalon_traffic_gen_inst|avalon_traffic_fifo|scfifo_inst|auto_generated|dpfifo|rd_ptr_msb                                                                                                                                    ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|avalon_traffic_gen_inst|avalon_traffic_fifo|scfifo_inst|auto_generated|dpfifo|three_comparison                                                                                                                              ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|avalon_traffic_gen_inst|avalon_traffic_fifo|scfifo_inst|auto_generated|dpfifo|almost_full_comparer                                                                                                                          ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|avalon_traffic_gen_inst|avalon_traffic_fifo|scfifo_inst|auto_generated|dpfifo|FIFOram                                                                                                                                       ; 70    ; 0              ; 0            ; 0              ; 62     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|avalon_traffic_gen_inst|avalon_traffic_fifo|scfifo_inst|auto_generated|dpfifo                                                                                                                                               ; 67    ; 0              ; 0            ; 0              ; 67     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|avalon_traffic_gen_inst|avalon_traffic_fifo|scfifo_inst|auto_generated                                                                                                                                                      ; 67    ; 0              ; 0            ; 0              ; 65     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|avalon_traffic_gen_inst|avalon_traffic_fifo                                                                                                                                                                                 ; 66    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|avalon_traffic_gen_inst                                                                                                                                                                                                     ; 95    ; 0              ; 0            ; 0              ; 68     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|real_driver.driver_fsm_inst|template_stage_inst                                                                                                                                                                             ; 6     ; 32             ; 0            ; 32             ; 35     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|real_driver.driver_fsm_inst|block_rw_stage_inst                                                                                                                                                                             ; 6     ; 0              ; 0            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|real_driver.driver_fsm_inst|single_rw_stage_inst                                                                                                                                                                            ; 6     ; 0              ; 0            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|real_driver.driver_fsm_inst                                                                                                                                                                                                 ; 6     ; 32             ; 0            ; 32             ; 68     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|addr_burstcount_fifo|scfifo_inst|auto_generated|dpfifo|wr_ptr                                                                                                                                                               ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|addr_burstcount_fifo|scfifo_inst|auto_generated|dpfifo|usedw_counter                                                                                                                                                        ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|addr_burstcount_fifo|scfifo_inst|auto_generated|dpfifo|rd_ptr_msb                                                                                                                                                           ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|addr_burstcount_fifo|scfifo_inst|auto_generated|dpfifo|three_comparison                                                                                                                                                     ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|addr_burstcount_fifo|scfifo_inst|auto_generated|dpfifo|almost_full_comparer                                                                                                                                                 ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|addr_burstcount_fifo|scfifo_inst|auto_generated|dpfifo|FIFOram                                                                                                                                                              ; 35    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|addr_burstcount_fifo|scfifo_inst|auto_generated|dpfifo                                                                                                                                                                      ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|addr_burstcount_fifo|scfifo_inst|auto_generated                                                                                                                                                                             ; 32    ; 0              ; 0            ; 0              ; 30     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|addr_burstcount_fifo                                                                                                                                                                                                        ; 31    ; 0              ; 0            ; 0              ; 28     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|data_gen_inst|lfsr_gen[0].lfsr_inst                                                                                                                                                                                         ; 3     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|data_gen_inst                                                                                                                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|addr_gen_inst|template_addr_gen_inst                                                                                                                                                                                        ; 3     ; 25             ; 0            ; 25             ; 26     ; 25              ; 25            ; 25              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|addr_gen_inst|rand_seq_addr_gen_inst|burst_boundary_addr_gen_inst                                                                                                                                                           ; 25    ; 0              ; 2            ; 0              ; 23     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|addr_gen_inst|rand_seq_addr_gen_inst|rand_seq_prob|random_gen.lfsr_inst                                                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|addr_gen_inst|rand_seq_addr_gen_inst|rand_seq_prob                                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|addr_gen_inst|rand_seq_addr_gen_inst|rand_burstcount|power_of_two_false.rand_burstcount|random_gen.lfsr_inst                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|addr_gen_inst|rand_seq_addr_gen_inst|rand_burstcount|power_of_two_false.rand_burstcount                                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|addr_gen_inst|rand_seq_addr_gen_inst|rand_burstcount                                                                                                                                                                        ; 3     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|addr_gen_inst|rand_seq_addr_gen_inst|rand_addr_high                                                                                                                                                                         ; 3     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|addr_gen_inst|rand_seq_addr_gen_inst|rand_addr_low                                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|addr_gen_inst|rand_seq_addr_gen_inst                                                                                                                                                                                        ; 3     ; 0              ; 0            ; 0              ; 26     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|addr_gen_inst|rand_addr_gen_inst|burst_boundary_addr_gen_inst                                                                                                                                                               ; 25    ; 1              ; 2            ; 1              ; 23     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|addr_gen_inst|rand_addr_gen_inst|rand_burstcount|power_of_two_false.rand_burstcount|random_gen.lfsr_inst                                                                                                                    ; 3     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|addr_gen_inst|rand_addr_gen_inst|rand_burstcount|power_of_two_false.rand_burstcount                                                                                                                                         ; 3     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|addr_gen_inst|rand_addr_gen_inst|rand_burstcount                                                                                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|addr_gen_inst|rand_addr_gen_inst|rand_addr_high                                                                                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|addr_gen_inst|rand_addr_gen_inst|rand_addr_low                                                                                                                                                                              ; 3     ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|addr_gen_inst|rand_addr_gen_inst                                                                                                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 26     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|addr_gen_inst|seq_addr_gen_inst|burst_boundary_addr_gen_inst                                                                                                                                                                ; 25    ; 0              ; 2            ; 0              ; 23     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|addr_gen_inst|seq_addr_gen_inst|rand_burstcount|power_of_two_false.rand_burstcount|random_gen.lfsr_inst                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|addr_gen_inst|seq_addr_gen_inst|rand_burstcount|power_of_two_false.rand_burstcount                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|addr_gen_inst|seq_addr_gen_inst|rand_burstcount                                                                                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|addr_gen_inst|seq_addr_gen_inst                                                                                                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 26     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|addr_gen_inst                                                                                                                                                                                                               ; 35    ; 2              ; 0            ; 2              ; 28     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|ureset_driver_clk                                                                                                                                                                                                           ; 2     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0                                                                                                                                                                                                                             ; 87    ; 51             ; 0            ; 51             ; 133    ; 51              ; 51            ; 51              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|traffic_gen_inst|mm_traffic_generator_0                                                                                                                                                                                                                                                 ; 36    ; 0              ; 0            ; 0              ; 133    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|traffic_gen_inst                                                                                                                                                                                                                                                                        ; 36    ; 0              ; 0            ; 0              ; 133    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|mmc                                                                                                                                                                                                          ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|cs_n_clk_pipe_2x                                                                                                                                                                                         ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|write_clk_pipe                                                                                                                                                                                           ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|resync_clk_pipe                                                                                                                                                                                          ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|mem_clk_pipe                                                                                                                                                                                             ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|measure_clk_pipe                                                                                                                                                                                         ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|ac_clk_pipe_2x                                                                                                                                                                                           ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|mem_pipe                                                                                                                                                                                                 ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|reset_rdp_phy_clk_pipe                                                                                                                                                                                   ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|DDR_CLK_OUT[0].ddr_clk_out_n|auto_generated                                                                                                                                                              ; 4     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 1                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|DDR_CLK_OUT[0].ddr_clk_out_p|auto_generated                                                                                                                                                              ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 1                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll_internal_phasestep|cmpr14                                                                                                                                        ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll_internal_phasestep                                                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|phasestep_counter|cmpr12                                                                                                                                             ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|phasestep_counter                                                                                                                                                    ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|altpll_dyn_phase_le5                                                                                                                                                 ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|altpll_dyn_phase_le4                                                                                                                                                 ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|altpll_dyn_phase_le2                                                                                                                                                 ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated                                                                                                                                                                      ; 9     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll                                                                                                                                                                                                      ; 8     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk                                                                                                                                                                                                          ; 11    ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 2     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|rdv_pipe|altsyncram_component|auto_generated                                                                                                                                                                 ; 13    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|rdv_pipe                                                                                                                                                                                                     ; 9     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|seq_wrapper|seq_inst|ctrl                                                                                                                                                                                    ; 108   ; 157            ; 0            ; 157            ; 114    ; 157             ; 157           ; 157             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|seq_wrapper|seq_inst|dgwb                                                                                                                                                                                    ; 145   ; 196            ; 21           ; 196            ; 173    ; 196             ; 196           ; 196             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|seq_wrapper|seq_inst|dgrb                                                                                                                                                                                    ; 173   ; 225            ; 3            ; 225            ; 186    ; 225             ; 225           ; 225             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|seq_wrapper|seq_inst|admin                                                                                                                                                                                   ; 86    ; 153            ; 8            ; 153            ; 138    ; 153             ; 153           ; 153             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|seq_wrapper|seq_inst                                                                                                                                                                                         ; 100   ; 72             ; 52           ; 72             ; 182    ; 72              ; 72            ; 72              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|seq_wrapper                                                                                                                                                                                                  ; 100   ; 9              ; 0            ; 9              ; 145    ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|we_n_struct|full_rate.addr_pin|auto_generated                                                                                                                                          ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|we_n_struct                                                                                                                                                                            ; 12    ; 1              ; 3            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|ras_n_struct|full_rate.addr_pin|auto_generated                                                                                                                                         ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|ras_n_struct                                                                                                                                                                           ; 12    ; 1              ; 3            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|gen_odt.odt[0].odt_struct|full_rate.addr_pin|auto_generated                                                                                                                            ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|gen_odt.odt[0].odt_struct                                                                                                                                                              ; 12    ; 1              ; 3            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|cs_n[0].cs_n_struct|full_rate.addr_pin|auto_generated                                                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|cs_n[0].cs_n_struct                                                                                                                                                                    ; 12    ; 0              ; 3            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|cke[0].cke_struct|full_rate.addr_pin|auto_generated                                                                                                                                    ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|cke[0].cke_struct                                                                                                                                                                      ; 12    ; 0              ; 3            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|cas_n_struct|full_rate.addr_pin|auto_generated                                                                                                                                         ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|cas_n_struct                                                                                                                                                                           ; 12    ; 1              ; 3            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|ba[2].ba_struct|full_rate.addr_pin|auto_generated                                                                                                                                      ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|ba[2].ba_struct                                                                                                                                                                        ; 12    ; 1              ; 3            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|ba[1].ba_struct|full_rate.addr_pin|auto_generated                                                                                                                                      ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|ba[1].ba_struct                                                                                                                                                                        ; 12    ; 1              ; 3            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|ba[0].ba_struct|full_rate.addr_pin|auto_generated                                                                                                                                      ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|ba[0].ba_struct                                                                                                                                                                        ; 12    ; 1              ; 3            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[12].addr_struct|full_rate.addr_pin|auto_generated                                                                                                                                 ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[12].addr_struct                                                                                                                                                                   ; 12    ; 1              ; 3            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[11].addr_struct|full_rate.addr_pin|auto_generated                                                                                                                                 ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[11].addr_struct                                                                                                                                                                   ; 12    ; 1              ; 3            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[10].addr_struct|full_rate.addr_pin|auto_generated                                                                                                                                 ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[10].addr_struct                                                                                                                                                                   ; 12    ; 1              ; 3            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[9].addr_struct|full_rate.addr_pin|auto_generated                                                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[9].addr_struct                                                                                                                                                                    ; 12    ; 1              ; 3            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[8].addr_struct|full_rate.addr_pin|auto_generated                                                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[8].addr_struct                                                                                                                                                                    ; 12    ; 1              ; 3            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[7].addr_struct|full_rate.addr_pin|auto_generated                                                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[7].addr_struct                                                                                                                                                                    ; 12    ; 1              ; 3            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[6].addr_struct|full_rate.addr_pin|auto_generated                                                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[6].addr_struct                                                                                                                                                                    ; 12    ; 1              ; 3            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[5].addr_struct|full_rate.addr_pin|auto_generated                                                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[5].addr_struct                                                                                                                                                                    ; 12    ; 1              ; 3            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[4].addr_struct|full_rate.addr_pin|auto_generated                                                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[4].addr_struct                                                                                                                                                                    ; 12    ; 1              ; 3            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[3].addr_struct|full_rate.addr_pin|auto_generated                                                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[3].addr_struct                                                                                                                                                                    ; 12    ; 1              ; 3            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[2].addr_struct|full_rate.addr_pin|auto_generated                                                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[2].addr_struct                                                                                                                                                                    ; 12    ; 1              ; 3            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[1].addr_struct|full_rate.addr_pin|auto_generated                                                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[1].addr_struct                                                                                                                                                                    ; 12    ; 1              ; 3            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[0].addr_struct|full_rate.addr_pin|auto_generated                                                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[0].addr_struct                                                                                                                                                                    ; 12    ; 1              ; 3            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|full_rate_adc_gen.adc                                                                                                                                                                                        ; 54    ; 1              ; 1            ; 1              ; 22     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|full_rate_wdp_gen.wdp                                                                                                                                                                                        ; 87    ; 0              ; 6            ; 0              ; 56     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|rdp|full_rate_ram_gen.altsyncram_component|auto_generated                                                                                                                                                    ; 43    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|rdp                                                                                                                                                                                                          ; 39    ; 1              ; 0            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|dpio|dqs_group[1].dq[7].dqi|auto_generated                                                                                                                                                                   ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|dpio|dqs_group[1].dq[6].dqi|auto_generated                                                                                                                                                                   ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|dpio|dqs_group[1].dq[5].dqi|auto_generated                                                                                                                                                                   ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|dpio|dqs_group[1].dq[4].dqi|auto_generated                                                                                                                                                                   ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|dpio|dqs_group[1].dq[3].dqi|auto_generated                                                                                                                                                                   ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|dpio|dqs_group[1].dq[2].dqi|auto_generated                                                                                                                                                                   ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|dpio|dqs_group[1].dq[1].dqi|auto_generated                                                                                                                                                                   ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|dpio|dqs_group[1].dq[0].dqi|auto_generated                                                                                                                                                                   ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|dpio|dqs_group[0].dq[7].dqi|auto_generated                                                                                                                                                                   ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|dpio|dqs_group[0].dq[6].dqi|auto_generated                                                                                                                                                                   ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|dpio|dqs_group[0].dq[5].dqi|auto_generated                                                                                                                                                                   ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|dpio|dqs_group[0].dq[4].dqi|auto_generated                                                                                                                                                                   ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|dpio|dqs_group[0].dq[3].dqi|auto_generated                                                                                                                                                                   ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|dpio|dqs_group[0].dq[2].dqi|auto_generated                                                                                                                                                                   ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|dpio|dqs_group[0].dq[1].dqi|auto_generated                                                                                                                                                                   ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|dpio|dqs_group[0].dq[0].dqi|auto_generated                                                                                                                                                                   ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|dpio                                                                                                                                                                                                         ; 60    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 18    ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst                                                                                                                                                                                                              ; 122   ; 0              ; 1            ; 0              ; 109    ; 0               ; 0             ; 0               ; 22    ; 0              ; 2            ; 0                ; 2                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst                                                                                                                                                                                                                                        ; 122   ; 81             ; 0            ; 81             ; 108    ; 81              ; 81            ; 81              ; 22    ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|timing_param_inst                                                                                                                                                              ; 195   ; 0              ; 6            ; 0              ; 186    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rank_timer_inst                                                                                                                                                                ; 104   ; 0              ; 12           ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|sideband_inst                                                                                                                                                                  ; 112   ; 2              ; 10           ; 2              ; 23     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[1].decoder_inst|decoder_inst|alt_mem_ddrx_ecc_decoder_32_altecc_decoder_component|error_bit_decoder                    ; 6     ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[1].decoder_inst|decoder_inst|alt_mem_ddrx_ecc_decoder_32_altecc_decoder_component                                      ; 41    ; 0              ; 2            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[1].decoder_inst|decoder_inst                                                                                           ; 41    ; 24             ; 0            ; 24             ; 36     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[1].decoder_inst                                                                                                        ; 36    ; 0              ; 16           ; 0              ; 29     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[0].decoder_inst|decoder_inst|alt_mem_ddrx_ecc_decoder_32_altecc_decoder_component|error_bit_decoder                    ; 6     ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[0].decoder_inst|decoder_inst|alt_mem_ddrx_ecc_decoder_32_altecc_decoder_component                                      ; 41    ; 0              ; 2            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[0].decoder_inst|decoder_inst                                                                                           ; 41    ; 24             ; 0            ; 24             ; 36     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[0].decoder_inst                                                                                                        ; 36    ; 0              ; 16           ; 0              ; 29     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[1].rmw_correct_encoder_inst|encoder_inst|alt_mem_ddrx_ecc_encoder_32_altecc_encoder_component                          ; 34    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[1].rmw_correct_encoder_inst|encoder_inst                                                                               ; 34    ; 24             ; 0            ; 24             ; 39     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[1].rmw_correct_encoder_inst                                                                                            ; 44    ; 0              ; 16           ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[1].rmw_partial_encoder_inst|encoder_inst|alt_mem_ddrx_ecc_encoder_32_altecc_encoder_component                          ; 34    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[1].rmw_partial_encoder_inst|encoder_inst                                                                               ; 34    ; 24             ; 0            ; 24             ; 39     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[1].rmw_partial_encoder_inst                                                                                            ; 44    ; 1              ; 16           ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[1].encoder_inst|encoder_inst|alt_mem_ddrx_ecc_encoder_32_altecc_encoder_component                                      ; 34    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[1].encoder_inst|encoder_inst                                                                                           ; 34    ; 24             ; 0            ; 24             ; 39     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[1].encoder_inst                                                                                                        ; 44    ; 1              ; 16           ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[0].rmw_correct_encoder_inst|encoder_inst|alt_mem_ddrx_ecc_encoder_32_altecc_encoder_component                          ; 34    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[0].rmw_correct_encoder_inst|encoder_inst                                                                               ; 34    ; 24             ; 0            ; 24             ; 39     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[0].rmw_correct_encoder_inst                                                                                            ; 44    ; 0              ; 16           ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[0].rmw_partial_encoder_inst|encoder_inst|alt_mem_ddrx_ecc_encoder_32_altecc_encoder_component                          ; 34    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[0].rmw_partial_encoder_inst|encoder_inst                                                                               ; 34    ; 24             ; 0            ; 24             ; 39     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[0].rmw_partial_encoder_inst                                                                                            ; 44    ; 1              ; 16           ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[0].encoder_inst|encoder_inst|alt_mem_ddrx_ecc_encoder_32_altecc_encoder_component                                      ; 34    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[0].encoder_inst|encoder_inst                                                                                           ; 34    ; 24             ; 0            ; 24             ; 39     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[0].encoder_inst                                                                                                        ; 44    ; 1              ; 16           ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|ecc_encoder_decoder_wrapper_inst                                                                                                                                               ; 198   ; 0              ; 0            ; 0              ; 167    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.in_order_buffer_inst|altsyncram_component|auto_generated                                                                              ; 51    ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.in_order_buffer_inst                                                                                                                  ; 53    ; 0              ; 2            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.inordr_info_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|wr_ptr                                                 ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.inordr_info_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|usedw_counter                                          ; 5     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.inordr_info_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|rd_ptr_msb                                             ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.inordr_info_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|three_comparison                                       ; 8     ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.inordr_info_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|almost_full_comparer                                   ; 8     ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.inordr_info_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|FIFOram                                                ; 24    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.inordr_info_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo                                                        ; 17    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.inordr_info_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated                                                               ; 17    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.inordr_info_fifo_inst                                                                                                                 ; 16    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.list_allocated_id_inst                                                                                                                ; 8     ; 0              ; 0            ; 0              ; 22     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.list_freeid_inst                                                                                                                      ; 8     ; 0              ; 0            ; 0              ; 21     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|wr_ptr                                                                               ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|usedw_counter                                                                        ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|rd_ptr_msb                                                                           ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|three_comparison                                                                     ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|almost_full_comparer                                                                 ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|FIFOram                                                                              ; 49    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo                                                                                      ; 44    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated                                                                                             ; 44    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst                                                                                                                                               ; 43    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst|pending_rd_fifo|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|wr_ptr                                                                                ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst|pending_rd_fifo|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|usedw_counter                                                                         ; 5     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst|pending_rd_fifo|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|rd_ptr_msb                                                                            ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst|pending_rd_fifo|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|three_comparison                                                                      ; 8     ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst|pending_rd_fifo|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|almost_full_comparer                                                                  ; 8     ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst|pending_rd_fifo|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|FIFOram                                                                               ; 57    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst|pending_rd_fifo|gen_fifo_instance.scfifo_component|auto_generated|dpfifo                                                                                       ; 50    ; 0              ; 0            ; 0              ; 47     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst|pending_rd_fifo|gen_fifo_instance.scfifo_component|auto_generated                                                                                              ; 50    ; 0              ; 0            ; 0              ; 47     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst|pending_rd_fifo                                                                                                                                                ; 49    ; 0              ; 0            ; 0              ; 47     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst                                                                                                                                                                ; 177   ; 0              ; 1            ; 0              ; 165    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|wr_ptr                                                                             ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|usedw_counter                                                                      ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|rd_ptr_msb                                                                         ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|three_comparison                                                                   ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|almost_full_comparer                                                               ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|FIFOram                                                                            ; 60    ; 0              ; 0            ; 0              ; 50     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo                                                                                    ; 55    ; 0              ; 0            ; 0              ; 52     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated                                                                                           ; 55    ; 0              ; 0            ; 0              ; 52     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst                                                                                                                                             ; 54    ; 0              ; 0            ; 0              ; 52     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram_component|auto_generated                                       ; 16    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst                                                                           ; 18    ; 0              ; 2            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram_component|auto_generated                                     ; 30    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst                                                                         ; 32    ; 0              ; 2            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram_component|auto_generated                                       ; 16    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst                                                                           ; 18    ; 0              ; 2            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram_component|auto_generated                                     ; 30    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst                                                                         ; 32    ; 0              ; 2            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|wdata_path_inst|wdatap_dataid_manager_inst|burstcount_list                                                                                                                     ; 8     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|wdata_path_inst|wdatap_dataid_manager_inst                                                                                                                                     ; 88    ; 1              ; 37           ; 1              ; 27     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|wdata_path_inst|wdatap_burst_tracking_inst                                                                                                                                     ; 9     ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|wdata_path_inst|wdatap_list_allocated_id_inst                                                                                                                                  ; 7     ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|wdata_path_inst|wdatap_list_freeid_inst                                                                                                                                        ; 7     ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|wdata_path_inst                                                                                                                                                                ; 167   ; 0              ; 6            ; 0              ; 131    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdwr_data_tmg_inst                                                                                                                                                             ; 63    ; 4              ; 7            ; 4              ; 120    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|addr_cmd_wrap_inst|gen_bg_afi_signal_decode[1].odt_gen_inst|ddr3_odt_gen[0].alt_mem_ddrx_ddr3_odt_gen_inst                                                                     ; 15    ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|addr_cmd_wrap_inst|gen_bg_afi_signal_decode[1].odt_gen_inst|ddr2_odt_gen[0].alt_mem_ddrx_ddr2_odt_gen_inst                                                                     ; 19    ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|addr_cmd_wrap_inst|gen_bg_afi_signal_decode[1].odt_gen_inst                                                                                                                    ; 30    ; 1              ; 3            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|addr_cmd_wrap_inst|gen_bg_afi_signal_decode[1].alt_mem_ddrx_addr_cmd_inst                                                                                                      ; 66    ; 2              ; 0            ; 2              ; 22     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|addr_cmd_wrap_inst|gen_bg_afi_signal_decode[0].odt_gen_inst|ddr3_odt_gen[0].alt_mem_ddrx_ddr3_odt_gen_inst                                                                     ; 15    ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|addr_cmd_wrap_inst|gen_bg_afi_signal_decode[0].odt_gen_inst|ddr2_odt_gen[0].alt_mem_ddrx_ddr2_odt_gen_inst                                                                     ; 19    ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|addr_cmd_wrap_inst|gen_bg_afi_signal_decode[0].odt_gen_inst                                                                                                                    ; 30    ; 1              ; 3            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|addr_cmd_wrap_inst|gen_bg_afi_signal_decode[0].alt_mem_ddrx_addr_cmd_inst                                                                                                      ; 66    ; 2              ; 0            ; 2              ; 22     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|addr_cmd_wrap_inst                                                                                                                                                             ; 152   ; 23             ; 20           ; 23             ; 23     ; 23              ; 23            ; 23              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|burst_gen_inst                                                                                                                                                                 ; 120   ; 1              ; 4            ; 1              ; 131    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|arbiter_inst                                                                                                                                                                   ; 274   ; 9              ; 12           ; 9              ; 142    ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|tbp_inst                                                                                                                                                                       ; 194   ; 68             ; 46           ; 68             ; 325    ; 68              ; 68            ; 68              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|cmd_gen_inst                                                                                                                                                                   ; 314   ; 2              ; 11           ; 2              ; 113    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|input_if_inst                                                                                                                                                                  ; 158   ; 0              ; 6            ; 0              ; 153    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst                                                                                                                                                                                ; 390   ; 257            ; 1            ; 257            ; 210    ; 257             ; 257           ; 257             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst                                                                                                                                                                                                ; 200   ; 41             ; 65           ; 41             ; 158    ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|mm_st_converter_inst                                                                                                                                                                                           ; 119   ; 19             ; 13           ; 19             ; 122    ; 19              ; 19            ; 19              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst                                                                                                                                                                                                                ; 179   ; 97             ; 0            ; 97             ; 146    ; 97              ; 97            ; 97              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst46|ddr2_inst|ddr2_controller_phy_inst                                                                                                                                                                                                                                                      ; 170   ; 142            ; 0            ; 142            ; 106    ; 142             ; 142           ; 142             ; 22    ; 0              ; 2            ; 0                ; 2                 ;
; inst46|ddr2_inst                                                                                                                                                                                                                                                                               ; 69    ; 5              ; 0            ; 5              ; 65     ; 5               ; 5             ; 5               ; 20    ; 0              ; 0            ; 0                ; 0                 ;
; inst46                                                                                                                                                                                                                                                                                         ; 4     ; 32             ; 0            ; 32             ; 91     ; 32              ; 32            ; 32              ; 20    ; 0              ; 0            ; 0                ; 0                 ;
; inst30|ADF_muxout_test                                                                                                                                                                                                                                                                         ; 4     ; 1              ; 0            ; 1              ; 18     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst30|LML_CLK_test                                                                                                                                                                                                                                                                            ; 4     ; 0              ; 0            ; 0              ; 26     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst30|Si5351C_test                                                                                                                                                                                                                                                                            ; 10    ; 0              ; 0            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst30|FX3_clk_test                                                                                                                                                                                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst30                                                                                                                                                                                                                                                                                         ; 19    ; 0              ; 4            ; 0              ; 176    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst39|fsm                                                                                                                                                                                                                                                                                     ; 30    ; 0              ; 5            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst39                                                                                                                                                                                                                                                                                         ; 266   ; 18             ; 0            ; 18             ; 52     ; 18              ; 18            ; 18              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|rd_fifo                                                                                                                                                                                                                                                                                 ; 39    ; 6              ; 8            ; 6              ; 33     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|dcmpr|fifo|dcfifo_mixed_widths_component|auto_generated|cntr_b                                                                                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|dcmpr|fifo|dcfifo_mixed_widths_component|auto_generated|wrfull_eq_comp                                                                                                                                                                                                                  ; 20    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|dcmpr|fifo|dcfifo_mixed_widths_component|auto_generated|wrempty_eq_comp                                                                                                                                                                                                                 ; 20    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|dcmpr|fifo|dcfifo_mixed_widths_component|auto_generated|rdfull_eq_comp                                                                                                                                                                                                                  ; 24    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|dcmpr|fifo|dcfifo_mixed_widths_component|auto_generated|rdempty_eq_comp                                                                                                                                                                                                                 ; 20    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|dcmpr|fifo|dcfifo_mixed_widths_component|auto_generated|ws_dgrp|dffpipe15                                                                                                                                                                                                               ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|dcmpr|fifo|dcfifo_mixed_widths_component|auto_generated|ws_dgrp                                                                                                                                                                                                                         ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|dcmpr|fifo|dcfifo_mixed_widths_component|auto_generated|ws_bwp                                                                                                                                                                                                                          ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|dcmpr|fifo|dcfifo_mixed_widths_component|auto_generated|ws_brp                                                                                                                                                                                                                          ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|dcmpr|fifo|dcfifo_mixed_widths_component|auto_generated|wrfull_reg                                                                                                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|dcmpr|fifo|dcfifo_mixed_widths_component|auto_generated|rs_dgwp|dffpipe12                                                                                                                                                                                                               ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|dcmpr|fifo|dcfifo_mixed_widths_component|auto_generated|rs_dgwp                                                                                                                                                                                                                         ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|dcmpr|fifo|dcfifo_mixed_widths_component|auto_generated|rs_bwp                                                                                                                                                                                                                          ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|dcmpr|fifo|dcfifo_mixed_widths_component|auto_generated|rs_brp                                                                                                                                                                                                                          ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|dcmpr|fifo|dcfifo_mixed_widths_component|auto_generated|rdfull_reg                                                                                                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|dcmpr|fifo|dcfifo_mixed_widths_component|auto_generated|fifo_ram                                                                                                                                                                                                                        ; 153   ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|dcmpr|fifo|dcfifo_mixed_widths_component|auto_generated|wrptr_g1p                                                                                                                                                                                                                       ; 3     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|dcmpr|fifo|dcfifo_mixed_widths_component|auto_generated|rdptr_g1p                                                                                                                                                                                                                       ; 3     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|dcmpr|fifo|dcfifo_mixed_widths_component|auto_generated|ws_dgrp_gray2bin                                                                                                                                                                                                                ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|dcmpr|fifo|dcfifo_mixed_widths_component|auto_generated|wrptr_g_gray2bin                                                                                                                                                                                                                ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|dcmpr|fifo|dcfifo_mixed_widths_component|auto_generated|rs_dgwp_gray2bin                                                                                                                                                                                                                ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|dcmpr|fifo|dcfifo_mixed_widths_component|auto_generated|rdptr_g_gray2bin                                                                                                                                                                                                                ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|dcmpr|fifo|dcfifo_mixed_widths_component|auto_generated                                                                                                                                                                                                                                 ; 133   ; 0              ; 0            ; 0              ; 57     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|dcmpr|fifo                                                                                                                                                                                                                                                                              ; 133   ; 14             ; 0            ; 14             ; 57     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|dcmpr                                                                                                                                                                                                                                                                                   ; 39    ; 14             ; 0            ; 14             ; 57     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|mmc                                                                                                                                                                                       ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|cs_n_clk_pipe_2x                                                                                                                                                                      ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|write_clk_pipe                                                                                                                                                                        ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|resync_clk_pipe                                                                                                                                                                       ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|mem_clk_pipe                                                                                                                                                                          ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|measure_clk_pipe                                                                                                                                                                      ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|ac_clk_pipe_2x                                                                                                                                                                        ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|mem_pipe                                                                                                                                                                              ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|reset_rdp_phy_clk_pipe                                                                                                                                                                ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|DDR_CLK_OUT[0].ddr_clk_out_n|auto_generated                                                                                                                                           ; 4     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 1                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|DDR_CLK_OUT[0].ddr_clk_out_p|auto_generated                                                                                                                                           ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 1                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll_internal_phasestep|cmpr14                                                                                                                     ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll_internal_phasestep                                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|phasestep_counter|cmpr12                                                                                                                          ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|phasestep_counter                                                                                                                                 ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|altpll_dyn_phase_le5                                                                                                                              ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|altpll_dyn_phase_le4                                                                                                                              ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|altpll_dyn_phase_le2                                                                                                                              ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated                                                                                                                                                   ; 9     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll                                                                                                                                                                                   ; 8     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk                                                                                                                                                                                       ; 11    ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 2     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|rdv_pipe|altsyncram_component|auto_generated                                                                                                                                              ; 13    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|rdv_pipe                                                                                                                                                                                  ; 9     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|seq_wrapper|seq_inst|ctrl                                                                                                                                                                 ; 108   ; 157            ; 0            ; 157            ; 114    ; 157             ; 157           ; 157             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|seq_wrapper|seq_inst|dgwb                                                                                                                                                                 ; 145   ; 196            ; 21           ; 196            ; 173    ; 196             ; 196           ; 196             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|seq_wrapper|seq_inst|dgrb                                                                                                                                                                 ; 173   ; 225            ; 3            ; 225            ; 186    ; 225             ; 225           ; 225             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|seq_wrapper|seq_inst|admin                                                                                                                                                                ; 86    ; 153            ; 8            ; 153            ; 138    ; 153             ; 153           ; 153             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|seq_wrapper|seq_inst                                                                                                                                                                      ; 100   ; 72             ; 52           ; 72             ; 182    ; 72              ; 72            ; 72              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|seq_wrapper                                                                                                                                                                               ; 100   ; 9              ; 0            ; 9              ; 145    ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|we_n_struct|full_rate.addr_pin|auto_generated                                                                                                                       ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|we_n_struct                                                                                                                                                         ; 12    ; 1              ; 3            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|ras_n_struct|full_rate.addr_pin|auto_generated                                                                                                                      ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|ras_n_struct                                                                                                                                                        ; 12    ; 1              ; 3            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|gen_odt.odt[0].odt_struct|full_rate.addr_pin|auto_generated                                                                                                         ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|gen_odt.odt[0].odt_struct                                                                                                                                           ; 12    ; 1              ; 3            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|cs_n[0].cs_n_struct|full_rate.addr_pin|auto_generated                                                                                                               ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|cs_n[0].cs_n_struct                                                                                                                                                 ; 12    ; 0              ; 3            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|cke[0].cke_struct|full_rate.addr_pin|auto_generated                                                                                                                 ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|cke[0].cke_struct                                                                                                                                                   ; 12    ; 0              ; 3            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|cas_n_struct|full_rate.addr_pin|auto_generated                                                                                                                      ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|cas_n_struct                                                                                                                                                        ; 12    ; 1              ; 3            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|ba[2].ba_struct|full_rate.addr_pin|auto_generated                                                                                                                   ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|ba[2].ba_struct                                                                                                                                                     ; 12    ; 1              ; 3            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|ba[1].ba_struct|full_rate.addr_pin|auto_generated                                                                                                                   ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|ba[1].ba_struct                                                                                                                                                     ; 12    ; 1              ; 3            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|ba[0].ba_struct|full_rate.addr_pin|auto_generated                                                                                                                   ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|ba[0].ba_struct                                                                                                                                                     ; 12    ; 1              ; 3            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[12].addr_struct|full_rate.addr_pin|auto_generated                                                                                                              ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[12].addr_struct                                                                                                                                                ; 12    ; 1              ; 3            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[11].addr_struct|full_rate.addr_pin|auto_generated                                                                                                              ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[11].addr_struct                                                                                                                                                ; 12    ; 1              ; 3            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[10].addr_struct|full_rate.addr_pin|auto_generated                                                                                                              ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[10].addr_struct                                                                                                                                                ; 12    ; 1              ; 3            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[9].addr_struct|full_rate.addr_pin|auto_generated                                                                                                               ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[9].addr_struct                                                                                                                                                 ; 12    ; 1              ; 3            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[8].addr_struct|full_rate.addr_pin|auto_generated                                                                                                               ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[8].addr_struct                                                                                                                                                 ; 12    ; 1              ; 3            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[7].addr_struct|full_rate.addr_pin|auto_generated                                                                                                               ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[7].addr_struct                                                                                                                                                 ; 12    ; 1              ; 3            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[6].addr_struct|full_rate.addr_pin|auto_generated                                                                                                               ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[6].addr_struct                                                                                                                                                 ; 12    ; 1              ; 3            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[5].addr_struct|full_rate.addr_pin|auto_generated                                                                                                               ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[5].addr_struct                                                                                                                                                 ; 12    ; 1              ; 3            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[4].addr_struct|full_rate.addr_pin|auto_generated                                                                                                               ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[4].addr_struct                                                                                                                                                 ; 12    ; 1              ; 3            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[3].addr_struct|full_rate.addr_pin|auto_generated                                                                                                               ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[3].addr_struct                                                                                                                                                 ; 12    ; 1              ; 3            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[2].addr_struct|full_rate.addr_pin|auto_generated                                                                                                               ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[2].addr_struct                                                                                                                                                 ; 12    ; 1              ; 3            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[1].addr_struct|full_rate.addr_pin|auto_generated                                                                                                               ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[1].addr_struct                                                                                                                                                 ; 12    ; 1              ; 3            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[0].addr_struct|full_rate.addr_pin|auto_generated                                                                                                               ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[0].addr_struct                                                                                                                                                 ; 12    ; 1              ; 3            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|full_rate_adc_gen.adc                                                                                                                                                                     ; 54    ; 1              ; 1            ; 1              ; 22     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|full_rate_wdp_gen.wdp                                                                                                                                                                     ; 87    ; 0              ; 6            ; 0              ; 56     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|rdp|full_rate_ram_gen.altsyncram_component|auto_generated                                                                                                                                 ; 43    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|rdp                                                                                                                                                                                       ; 39    ; 1              ; 0            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|dpio|dqs_group[1].dq[7].dqi|auto_generated                                                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|dpio|dqs_group[1].dq[6].dqi|auto_generated                                                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|dpio|dqs_group[1].dq[5].dqi|auto_generated                                                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|dpio|dqs_group[1].dq[4].dqi|auto_generated                                                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|dpio|dqs_group[1].dq[3].dqi|auto_generated                                                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|dpio|dqs_group[1].dq[2].dqi|auto_generated                                                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|dpio|dqs_group[1].dq[1].dqi|auto_generated                                                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|dpio|dqs_group[1].dq[0].dqi|auto_generated                                                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|dpio|dqs_group[0].dq[7].dqi|auto_generated                                                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|dpio|dqs_group[0].dq[6].dqi|auto_generated                                                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|dpio|dqs_group[0].dq[5].dqi|auto_generated                                                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|dpio|dqs_group[0].dq[4].dqi|auto_generated                                                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|dpio|dqs_group[0].dq[3].dqi|auto_generated                                                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|dpio|dqs_group[0].dq[2].dqi|auto_generated                                                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|dpio|dqs_group[0].dq[1].dqi|auto_generated                                                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|dpio|dqs_group[0].dq[0].dqi|auto_generated                                                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|dpio                                                                                                                                                                                      ; 60    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 18    ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst                                                                                                                                                                                           ; 122   ; 0              ; 1            ; 0              ; 109    ; 0               ; 0             ; 0               ; 22    ; 0              ; 2            ; 0                ; 2                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst                                                                                                                                                                                                                     ; 122   ; 81             ; 0            ; 81             ; 108    ; 81              ; 81            ; 81              ; 22    ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|timing_param_inst                                                                                                                                           ; 195   ; 0              ; 6            ; 0              ; 186    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rank_timer_inst                                                                                                                                             ; 104   ; 0              ; 12           ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|sideband_inst                                                                                                                                               ; 112   ; 2              ; 10           ; 2              ; 23     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[1].decoder_inst|decoder_inst|alt_mem_ddrx_ecc_decoder_32_altecc_decoder_component|error_bit_decoder ; 6     ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[1].decoder_inst|decoder_inst|alt_mem_ddrx_ecc_decoder_32_altecc_decoder_component                   ; 41    ; 0              ; 2            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[1].decoder_inst|decoder_inst                                                                        ; 41    ; 24             ; 0            ; 24             ; 36     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[1].decoder_inst                                                                                     ; 36    ; 0              ; 16           ; 0              ; 29     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[0].decoder_inst|decoder_inst|alt_mem_ddrx_ecc_decoder_32_altecc_decoder_component|error_bit_decoder ; 6     ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[0].decoder_inst|decoder_inst|alt_mem_ddrx_ecc_decoder_32_altecc_decoder_component                   ; 41    ; 0              ; 2            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[0].decoder_inst|decoder_inst                                                                        ; 41    ; 24             ; 0            ; 24             ; 36     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[0].decoder_inst                                                                                     ; 36    ; 0              ; 16           ; 0              ; 29     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[1].rmw_correct_encoder_inst|encoder_inst|alt_mem_ddrx_ecc_encoder_32_altecc_encoder_component       ; 34    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[1].rmw_correct_encoder_inst|encoder_inst                                                            ; 34    ; 24             ; 0            ; 24             ; 39     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[1].rmw_correct_encoder_inst                                                                         ; 44    ; 0              ; 16           ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[1].rmw_partial_encoder_inst|encoder_inst|alt_mem_ddrx_ecc_encoder_32_altecc_encoder_component       ; 34    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[1].rmw_partial_encoder_inst|encoder_inst                                                            ; 34    ; 24             ; 0            ; 24             ; 39     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[1].rmw_partial_encoder_inst                                                                         ; 44    ; 1              ; 16           ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[1].encoder_inst|encoder_inst|alt_mem_ddrx_ecc_encoder_32_altecc_encoder_component                   ; 34    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[1].encoder_inst|encoder_inst                                                                        ; 34    ; 24             ; 0            ; 24             ; 39     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[1].encoder_inst                                                                                     ; 44    ; 1              ; 16           ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[0].rmw_correct_encoder_inst|encoder_inst|alt_mem_ddrx_ecc_encoder_32_altecc_encoder_component       ; 34    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[0].rmw_correct_encoder_inst|encoder_inst                                                            ; 34    ; 24             ; 0            ; 24             ; 39     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[0].rmw_correct_encoder_inst                                                                         ; 44    ; 0              ; 16           ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[0].rmw_partial_encoder_inst|encoder_inst|alt_mem_ddrx_ecc_encoder_32_altecc_encoder_component       ; 34    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[0].rmw_partial_encoder_inst|encoder_inst                                                            ; 34    ; 24             ; 0            ; 24             ; 39     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[0].rmw_partial_encoder_inst                                                                         ; 44    ; 1              ; 16           ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[0].encoder_inst|encoder_inst|alt_mem_ddrx_ecc_encoder_32_altecc_encoder_component                   ; 34    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[0].encoder_inst|encoder_inst                                                                        ; 34    ; 24             ; 0            ; 24             ; 39     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[0].encoder_inst                                                                                     ; 44    ; 1              ; 16           ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|ecc_encoder_decoder_wrapper_inst                                                                                                                            ; 198   ; 0              ; 0            ; 0              ; 167    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.in_order_buffer_inst|altsyncram_component|auto_generated                                                           ; 51    ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.in_order_buffer_inst                                                                                               ; 53    ; 0              ; 2            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.inordr_info_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|wr_ptr                              ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.inordr_info_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|usedw_counter                       ; 5     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.inordr_info_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|rd_ptr_msb                          ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.inordr_info_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|three_comparison                    ; 8     ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.inordr_info_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|almost_full_comparer                ; 8     ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.inordr_info_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|FIFOram                             ; 24    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.inordr_info_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo                                     ; 17    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.inordr_info_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated                                            ; 17    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.inordr_info_fifo_inst                                                                                              ; 16    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.list_allocated_id_inst                                                                                             ; 8     ; 0              ; 0            ; 0              ; 22     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.list_freeid_inst                                                                                                   ; 8     ; 0              ; 0            ; 0              ; 21     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|wr_ptr                                                            ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|usedw_counter                                                     ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|rd_ptr_msb                                                        ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|three_comparison                                                  ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|almost_full_comparer                                              ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|FIFOram                                                           ; 49    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo                                                                   ; 44    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated                                                                          ; 44    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst                                                                                                                            ; 43    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst|pending_rd_fifo|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|wr_ptr                                                             ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst|pending_rd_fifo|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|usedw_counter                                                      ; 5     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst|pending_rd_fifo|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|rd_ptr_msb                                                         ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst|pending_rd_fifo|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|three_comparison                                                   ; 8     ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst|pending_rd_fifo|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|almost_full_comparer                                               ; 8     ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst|pending_rd_fifo|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|FIFOram                                                            ; 57    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst|pending_rd_fifo|gen_fifo_instance.scfifo_component|auto_generated|dpfifo                                                                    ; 50    ; 0              ; 0            ; 0              ; 47     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst|pending_rd_fifo|gen_fifo_instance.scfifo_component|auto_generated                                                                           ; 50    ; 0              ; 0            ; 0              ; 47     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst|pending_rd_fifo                                                                                                                             ; 49    ; 0              ; 0            ; 0              ; 47     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst                                                                                                                                             ; 177   ; 0              ; 1            ; 0              ; 165    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|wr_ptr                                                          ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|usedw_counter                                                   ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|rd_ptr_msb                                                      ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|three_comparison                                                ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|almost_full_comparer                                            ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|FIFOram                                                         ; 60    ; 0              ; 0            ; 0              ; 50     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo                                                                 ; 55    ; 0              ; 0            ; 0              ; 52     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated                                                                        ; 55    ; 0              ; 0            ; 0              ; 52     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst                                                                                                                          ; 54    ; 0              ; 0            ; 0              ; 52     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram_component|auto_generated                    ; 16    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst                                                        ; 18    ; 0              ; 2            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram_component|auto_generated                  ; 30    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst                                                      ; 32    ; 0              ; 2            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram_component|auto_generated                    ; 16    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst                                                        ; 18    ; 0              ; 2            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram_component|auto_generated                  ; 30    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst                                                      ; 32    ; 0              ; 2            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|wdata_path_inst|wdatap_dataid_manager_inst|burstcount_list                                                                                                  ; 8     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|wdata_path_inst|wdatap_dataid_manager_inst                                                                                                                  ; 88    ; 1              ; 37           ; 1              ; 27     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|wdata_path_inst|wdatap_burst_tracking_inst                                                                                                                  ; 9     ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|wdata_path_inst|wdatap_list_allocated_id_inst                                                                                                               ; 7     ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|wdata_path_inst|wdatap_list_freeid_inst                                                                                                                     ; 7     ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|wdata_path_inst                                                                                                                                             ; 167   ; 0              ; 6            ; 0              ; 131    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdwr_data_tmg_inst                                                                                                                                          ; 63    ; 4              ; 7            ; 4              ; 120    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|addr_cmd_wrap_inst|gen_bg_afi_signal_decode[1].odt_gen_inst|ddr3_odt_gen[0].alt_mem_ddrx_ddr3_odt_gen_inst                                                  ; 15    ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|addr_cmd_wrap_inst|gen_bg_afi_signal_decode[1].odt_gen_inst|ddr2_odt_gen[0].alt_mem_ddrx_ddr2_odt_gen_inst                                                  ; 19    ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|addr_cmd_wrap_inst|gen_bg_afi_signal_decode[1].odt_gen_inst                                                                                                 ; 30    ; 1              ; 3            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|addr_cmd_wrap_inst|gen_bg_afi_signal_decode[1].alt_mem_ddrx_addr_cmd_inst                                                                                   ; 66    ; 2              ; 0            ; 2              ; 22     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|addr_cmd_wrap_inst|gen_bg_afi_signal_decode[0].odt_gen_inst|ddr3_odt_gen[0].alt_mem_ddrx_ddr3_odt_gen_inst                                                  ; 15    ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|addr_cmd_wrap_inst|gen_bg_afi_signal_decode[0].odt_gen_inst|ddr2_odt_gen[0].alt_mem_ddrx_ddr2_odt_gen_inst                                                  ; 19    ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|addr_cmd_wrap_inst|gen_bg_afi_signal_decode[0].odt_gen_inst                                                                                                 ; 30    ; 1              ; 3            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|addr_cmd_wrap_inst|gen_bg_afi_signal_decode[0].alt_mem_ddrx_addr_cmd_inst                                                                                   ; 66    ; 2              ; 0            ; 2              ; 22     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|addr_cmd_wrap_inst                                                                                                                                          ; 152   ; 23             ; 20           ; 23             ; 23     ; 23              ; 23            ; 23              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|burst_gen_inst                                                                                                                                              ; 120   ; 1              ; 4            ; 1              ; 131    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|arbiter_inst                                                                                                                                                ; 274   ; 9              ; 12           ; 9              ; 142    ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|tbp_inst                                                                                                                                                    ; 194   ; 68             ; 46           ; 68             ; 325    ; 68              ; 68            ; 68              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|cmd_gen_inst                                                                                                                                                ; 314   ; 2              ; 11           ; 2              ; 113    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|input_if_inst                                                                                                                                               ; 158   ; 0              ; 6            ; 0              ; 153    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst                                                                                                                                                             ; 390   ; 257            ; 1            ; 257            ; 210    ; 257             ; 257           ; 257             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|controller_inst                                                                                                                                                                             ; 200   ; 41             ; 65           ; 41             ; 158    ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst|mm_st_converter_inst                                                                                                                                                                        ; 119   ; 19             ; 13           ; 19             ; 122    ; 19              ; 19            ; 19              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top_inst                                                                                                                                                                                             ; 179   ; 97             ; 0            ; 97             ; 146    ; 97              ; 97            ; 97              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst                                                                                                                                                                                                                                   ; 170   ; 142            ; 0            ; 142            ; 106    ; 142             ; 142           ; 142             ; 22    ; 0              ; 2            ; 0                ; 2                 ;
; inst27|DDR2_ctrl_top_inst|ddr2_inst                                                                                                                                                                                                                                                            ; 69    ; 5              ; 0            ; 5              ; 65     ; 5               ; 5             ; 5               ; 20    ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|read_compare_inst|written_data_fifo|scfifo_inst|auto_generated|dpfifo|wr_ptr                                                                                                                             ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|read_compare_inst|written_data_fifo|scfifo_inst|auto_generated|dpfifo|rd_ptr_count                                                                                                                       ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|read_compare_inst|written_data_fifo|scfifo_inst|auto_generated|dpfifo|FIFOram                                                                                                                            ; 50    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|read_compare_inst|written_data_fifo|scfifo_inst|auto_generated|dpfifo|fifo_state|count_usedw                                                                                                             ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|read_compare_inst|written_data_fifo|scfifo_inst|auto_generated|dpfifo|fifo_state                                                                                                                         ; 5     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|read_compare_inst|written_data_fifo|scfifo_inst|auto_generated|dpfifo                                                                                                                                    ; 41    ; 0              ; 0            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|read_compare_inst|written_data_fifo|scfifo_inst|auto_generated                                                                                                                                           ; 41    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|read_compare_inst|written_data_fifo                                                                                                                                                                      ; 40    ; 0              ; 0            ; 0              ; 38     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|read_compare_inst                                                                                                                                                                                        ; 73    ; 1              ; 0            ; 1              ; 34     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|avalon_traffic_gen_inst|avalon_traffic_fifo|scfifo_inst|auto_generated|dpfifo|wr_ptr                                                                                                                     ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|avalon_traffic_gen_inst|avalon_traffic_fifo|scfifo_inst|auto_generated|dpfifo|usedw_counter                                                                                                              ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|avalon_traffic_gen_inst|avalon_traffic_fifo|scfifo_inst|auto_generated|dpfifo|rd_ptr_msb                                                                                                                 ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|avalon_traffic_gen_inst|avalon_traffic_fifo|scfifo_inst|auto_generated|dpfifo|three_comparison                                                                                                           ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|avalon_traffic_gen_inst|avalon_traffic_fifo|scfifo_inst|auto_generated|dpfifo|almost_full_comparer                                                                                                       ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|avalon_traffic_gen_inst|avalon_traffic_fifo|scfifo_inst|auto_generated|dpfifo|FIFOram                                                                                                                    ; 70    ; 0              ; 0            ; 0              ; 62     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|avalon_traffic_gen_inst|avalon_traffic_fifo|scfifo_inst|auto_generated|dpfifo                                                                                                                            ; 67    ; 0              ; 0            ; 0              ; 67     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|avalon_traffic_gen_inst|avalon_traffic_fifo|scfifo_inst|auto_generated                                                                                                                                   ; 67    ; 0              ; 0            ; 0              ; 65     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|avalon_traffic_gen_inst|avalon_traffic_fifo                                                                                                                                                              ; 66    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|avalon_traffic_gen_inst                                                                                                                                                                                  ; 95    ; 0              ; 0            ; 0              ; 68     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|real_driver.driver_fsm_inst|template_stage_inst                                                                                                                                                          ; 6     ; 32             ; 0            ; 32             ; 35     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|real_driver.driver_fsm_inst|block_rw_stage_inst                                                                                                                                                          ; 6     ; 0              ; 0            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|real_driver.driver_fsm_inst|single_rw_stage_inst                                                                                                                                                         ; 6     ; 0              ; 0            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|real_driver.driver_fsm_inst                                                                                                                                                                              ; 6     ; 32             ; 0            ; 32             ; 68     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|addr_burstcount_fifo|scfifo_inst|auto_generated|dpfifo|wr_ptr                                                                                                                                            ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|addr_burstcount_fifo|scfifo_inst|auto_generated|dpfifo|usedw_counter                                                                                                                                     ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|addr_burstcount_fifo|scfifo_inst|auto_generated|dpfifo|rd_ptr_msb                                                                                                                                        ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|addr_burstcount_fifo|scfifo_inst|auto_generated|dpfifo|three_comparison                                                                                                                                  ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|addr_burstcount_fifo|scfifo_inst|auto_generated|dpfifo|almost_full_comparer                                                                                                                              ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|addr_burstcount_fifo|scfifo_inst|auto_generated|dpfifo|FIFOram                                                                                                                                           ; 35    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|addr_burstcount_fifo|scfifo_inst|auto_generated|dpfifo                                                                                                                                                   ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|addr_burstcount_fifo|scfifo_inst|auto_generated                                                                                                                                                          ; 32    ; 0              ; 0            ; 0              ; 30     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|addr_burstcount_fifo                                                                                                                                                                                     ; 31    ; 0              ; 0            ; 0              ; 28     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|data_gen_inst|lfsr_gen[0].lfsr_inst                                                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|data_gen_inst                                                                                                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|addr_gen_inst|template_addr_gen_inst                                                                                                                                                                     ; 3     ; 25             ; 0            ; 25             ; 26     ; 25              ; 25            ; 25              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|addr_gen_inst|rand_seq_addr_gen_inst|burst_boundary_addr_gen_inst                                                                                                                                        ; 25    ; 0              ; 2            ; 0              ; 23     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|addr_gen_inst|rand_seq_addr_gen_inst|rand_seq_prob|random_gen.lfsr_inst                                                                                                                                  ; 3     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|addr_gen_inst|rand_seq_addr_gen_inst|rand_seq_prob                                                                                                                                                       ; 3     ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|addr_gen_inst|rand_seq_addr_gen_inst|rand_burstcount|power_of_two_false.rand_burstcount|random_gen.lfsr_inst                                                                                             ; 3     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|addr_gen_inst|rand_seq_addr_gen_inst|rand_burstcount|power_of_two_false.rand_burstcount                                                                                                                  ; 3     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|addr_gen_inst|rand_seq_addr_gen_inst|rand_burstcount                                                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|addr_gen_inst|rand_seq_addr_gen_inst|rand_addr_high                                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|addr_gen_inst|rand_seq_addr_gen_inst|rand_addr_low                                                                                                                                                       ; 3     ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|addr_gen_inst|rand_seq_addr_gen_inst                                                                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 26     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|addr_gen_inst|rand_addr_gen_inst|burst_boundary_addr_gen_inst                                                                                                                                            ; 25    ; 1              ; 2            ; 1              ; 23     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|addr_gen_inst|rand_addr_gen_inst|rand_burstcount|power_of_two_false.rand_burstcount|random_gen.lfsr_inst                                                                                                 ; 3     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|addr_gen_inst|rand_addr_gen_inst|rand_burstcount|power_of_two_false.rand_burstcount                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|addr_gen_inst|rand_addr_gen_inst|rand_burstcount                                                                                                                                                         ; 3     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|addr_gen_inst|rand_addr_gen_inst|rand_addr_high                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|addr_gen_inst|rand_addr_gen_inst|rand_addr_low                                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|addr_gen_inst|rand_addr_gen_inst                                                                                                                                                                         ; 3     ; 0              ; 0            ; 0              ; 26     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|addr_gen_inst|seq_addr_gen_inst|burst_boundary_addr_gen_inst                                                                                                                                             ; 25    ; 0              ; 2            ; 0              ; 23     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|addr_gen_inst|seq_addr_gen_inst|rand_burstcount|power_of_two_false.rand_burstcount|random_gen.lfsr_inst                                                                                                  ; 3     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|addr_gen_inst|seq_addr_gen_inst|rand_burstcount|power_of_two_false.rand_burstcount                                                                                                                       ; 3     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|addr_gen_inst|seq_addr_gen_inst|rand_burstcount                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|addr_gen_inst|seq_addr_gen_inst                                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 26     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|addr_gen_inst                                                                                                                                                                                            ; 35    ; 2              ; 0            ; 2              ; 28     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0|ureset_driver_clk                                                                                                                                                                                        ; 2     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|traffic_gen_inst|mm_traffic_generator_0|traffic_generator_0                                                                                                                                                                                                          ; 87    ; 51             ; 0            ; 51             ; 133    ; 51              ; 51            ; 51              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|traffic_gen_inst|mm_traffic_generator_0                                                                                                                                                                                                                              ; 36    ; 0              ; 0            ; 0              ; 133    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|traffic_gen_inst                                                                                                                                                                                                                                                     ; 36    ; 0              ; 0            ; 0              ; 133    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|DDR2_arb_inst                                                                                                                                                                                                                                                        ; 117   ; 4              ; 9            ; 4              ; 68     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|rcmdfifo|dcfifo_mixed_widths_component|auto_generated|wrfull_eq_comp                                                                                                                                                                                                 ; 18    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|rcmdfifo|dcfifo_mixed_widths_component|auto_generated|wrempty_eq_comp                                                                                                                                                                                                ; 18    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|rcmdfifo|dcfifo_mixed_widths_component|auto_generated|rdfull_eq_comp                                                                                                                                                                                                 ; 18    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|rcmdfifo|dcfifo_mixed_widths_component|auto_generated|rdempty_eq_comp                                                                                                                                                                                                ; 18    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|rcmdfifo|dcfifo_mixed_widths_component|auto_generated|ws_dgrp|dffpipe9                                                                                                                                                                                               ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|rcmdfifo|dcfifo_mixed_widths_component|auto_generated|ws_dgrp                                                                                                                                                                                                        ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|rcmdfifo|dcfifo_mixed_widths_component|auto_generated|ws_bwp                                                                                                                                                                                                         ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|rcmdfifo|dcfifo_mixed_widths_component|auto_generated|ws_brp                                                                                                                                                                                                         ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|rcmdfifo|dcfifo_mixed_widths_component|auto_generated|wrfull_reg                                                                                                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|rcmdfifo|dcfifo_mixed_widths_component|auto_generated|rs_dgwp|dffpipe6                                                                                                                                                                                               ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|rcmdfifo|dcfifo_mixed_widths_component|auto_generated|rs_dgwp                                                                                                                                                                                                        ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|rcmdfifo|dcfifo_mixed_widths_component|auto_generated|rs_bwp                                                                                                                                                                                                         ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|rcmdfifo|dcfifo_mixed_widths_component|auto_generated|rs_brp                                                                                                                                                                                                         ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|rcmdfifo|dcfifo_mixed_widths_component|auto_generated|rdfull_reg                                                                                                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|rcmdfifo|dcfifo_mixed_widths_component|auto_generated|fifo_ram                                                                                                                                                                                                       ; 47    ; 0              ; 0            ; 0              ; 26     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|rcmdfifo|dcfifo_mixed_widths_component|auto_generated|wrptr_g1p                                                                                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|rcmdfifo|dcfifo_mixed_widths_component|auto_generated|rdptr_g1p                                                                                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|rcmdfifo|dcfifo_mixed_widths_component|auto_generated|ws_dgrp_gray2bin                                                                                                                                                                                               ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|rcmdfifo|dcfifo_mixed_widths_component|auto_generated|wrptr_g_gray2bin                                                                                                                                                                                               ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|rcmdfifo|dcfifo_mixed_widths_component|auto_generated|rs_dgwp_gray2bin                                                                                                                                                                                               ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|rcmdfifo|dcfifo_mixed_widths_component|auto_generated|rdptr_g_gray2bin                                                                                                                                                                                               ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|rcmdfifo|dcfifo_mixed_widths_component|auto_generated                                                                                                                                                                                                                ; 31    ; 0              ; 0            ; 0              ; 47     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|rcmdfifo                                                                                                                                                                                                                                                             ; 31    ; 10             ; 0            ; 10             ; 47     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|wcmdfifo|dcfifo_mixed_widths_component|auto_generated|wrfull_eq_comp                                                                                                                                                                                                 ; 18    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|wcmdfifo|dcfifo_mixed_widths_component|auto_generated|wrempty_eq_comp                                                                                                                                                                                                ; 18    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|wcmdfifo|dcfifo_mixed_widths_component|auto_generated|rdfull_eq_comp                                                                                                                                                                                                 ; 18    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|wcmdfifo|dcfifo_mixed_widths_component|auto_generated|rdempty_eq_comp                                                                                                                                                                                                ; 18    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|wcmdfifo|dcfifo_mixed_widths_component|auto_generated|ws_dgrp|dffpipe9                                                                                                                                                                                               ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|wcmdfifo|dcfifo_mixed_widths_component|auto_generated|ws_dgrp                                                                                                                                                                                                        ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|wcmdfifo|dcfifo_mixed_widths_component|auto_generated|ws_bwp                                                                                                                                                                                                         ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|wcmdfifo|dcfifo_mixed_widths_component|auto_generated|ws_brp                                                                                                                                                                                                         ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|wcmdfifo|dcfifo_mixed_widths_component|auto_generated|wrfull_reg                                                                                                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|wcmdfifo|dcfifo_mixed_widths_component|auto_generated|rs_dgwp|dffpipe6                                                                                                                                                                                               ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|wcmdfifo|dcfifo_mixed_widths_component|auto_generated|rs_dgwp                                                                                                                                                                                                        ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|wcmdfifo|dcfifo_mixed_widths_component|auto_generated|rs_bwp                                                                                                                                                                                                         ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|wcmdfifo|dcfifo_mixed_widths_component|auto_generated|rs_brp                                                                                                                                                                                                         ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|wcmdfifo|dcfifo_mixed_widths_component|auto_generated|rdfull_reg                                                                                                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|wcmdfifo|dcfifo_mixed_widths_component|auto_generated|fifo_ram                                                                                                                                                                                                       ; 79    ; 0              ; 0            ; 0              ; 58     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|wcmdfifo|dcfifo_mixed_widths_component|auto_generated|wrptr_g1p                                                                                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|wcmdfifo|dcfifo_mixed_widths_component|auto_generated|rdptr_g1p                                                                                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|wcmdfifo|dcfifo_mixed_widths_component|auto_generated|ws_dgrp_gray2bin                                                                                                                                                                                               ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|wcmdfifo|dcfifo_mixed_widths_component|auto_generated|wrptr_g_gray2bin                                                                                                                                                                                               ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|wcmdfifo|dcfifo_mixed_widths_component|auto_generated|rs_dgwp_gray2bin                                                                                                                                                                                               ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|wcmdfifo|dcfifo_mixed_widths_component|auto_generated|rdptr_g_gray2bin                                                                                                                                                                                               ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|wcmdfifo|dcfifo_mixed_widths_component|auto_generated                                                                                                                                                                                                                ; 63    ; 0              ; 0            ; 0              ; 79     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst|wcmdfifo                                                                                                                                                                                                                                                             ; 63    ; 2              ; 0            ; 2              ; 79     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|DDR2_ctrl_top_inst                                                                                                                                                                                                                                                                      ; 105   ; 1              ; 0            ; 1              ; 129    ; 1               ; 1             ; 1               ; 20    ; 0              ; 0            ; 0                ; 0                 ;
; inst27|wfm_player_inst|wfm_rcmd_fsm_inst                                                                                                                                                                                                                                                       ; 30    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|wfm_player_inst|wfm_wcmd_fsm_inst                                                                                                                                                                                                                                                       ; 17    ; 0              ; 1            ; 0              ; 54     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|wfm_player_inst|wfm_in_fifo|dcfifo_mixed_widths_component|auto_generated|wrfull_eq_comp                                                                                                                                                                                                 ; 24    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|wfm_player_inst|wfm_in_fifo|dcfifo_mixed_widths_component|auto_generated|wrempty_eq_comp                                                                                                                                                                                                ; 24    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|wfm_player_inst|wfm_in_fifo|dcfifo_mixed_widths_component|auto_generated|rdfull_eq_comp                                                                                                                                                                                                 ; 24    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|wfm_player_inst|wfm_in_fifo|dcfifo_mixed_widths_component|auto_generated|rdempty_eq_comp                                                                                                                                                                                                ; 24    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|wfm_player_inst|wfm_in_fifo|dcfifo_mixed_widths_component|auto_generated|ws_dgrp|dffpipe12                                                                                                                                                                                              ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|wfm_player_inst|wfm_in_fifo|dcfifo_mixed_widths_component|auto_generated|ws_dgrp                                                                                                                                                                                                        ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|wfm_player_inst|wfm_in_fifo|dcfifo_mixed_widths_component|auto_generated|ws_bwp                                                                                                                                                                                                         ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|wfm_player_inst|wfm_in_fifo|dcfifo_mixed_widths_component|auto_generated|ws_brp                                                                                                                                                                                                         ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|wfm_player_inst|wfm_in_fifo|dcfifo_mixed_widths_component|auto_generated|wrfull_reg                                                                                                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|wfm_player_inst|wfm_in_fifo|dcfifo_mixed_widths_component|auto_generated|rs_dgwp|dffpipe9                                                                                                                                                                                               ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|wfm_player_inst|wfm_in_fifo|dcfifo_mixed_widths_component|auto_generated|rs_dgwp                                                                                                                                                                                                        ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|wfm_player_inst|wfm_in_fifo|dcfifo_mixed_widths_component|auto_generated|rs_bwp                                                                                                                                                                                                         ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|wfm_player_inst|wfm_in_fifo|dcfifo_mixed_widths_component|auto_generated|rs_brp                                                                                                                                                                                                         ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|wfm_player_inst|wfm_in_fifo|dcfifo_mixed_widths_component|auto_generated|rdfull_reg                                                                                                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|wfm_player_inst|wfm_in_fifo|dcfifo_mixed_widths_component|auto_generated|fifo_ram                                                                                                                                                                                                       ; 59    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|wfm_player_inst|wfm_in_fifo|dcfifo_mixed_widths_component|auto_generated|wrptr_g1p                                                                                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|wfm_player_inst|wfm_in_fifo|dcfifo_mixed_widths_component|auto_generated|rdptr_g1p                                                                                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|wfm_player_inst|wfm_in_fifo|dcfifo_mixed_widths_component|auto_generated|ws_dgrp_gray2bin                                                                                                                                                                                               ; 12    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|wfm_player_inst|wfm_in_fifo|dcfifo_mixed_widths_component|auto_generated|wrptr_g_gray2bin                                                                                                                                                                                               ; 12    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|wfm_player_inst|wfm_in_fifo|dcfifo_mixed_widths_component|auto_generated|rs_dgwp_gray2bin                                                                                                                                                                                               ; 12    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|wfm_player_inst|wfm_in_fifo|dcfifo_mixed_widths_component|auto_generated|rdptr_g_gray2bin                                                                                                                                                                                               ; 12    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|wfm_player_inst|wfm_in_fifo|dcfifo_mixed_widths_component|auto_generated                                                                                                                                                                                                                ; 37    ; 0              ; 0            ; 0              ; 59     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|wfm_player_inst|wfm_in_fifo                                                                                                                                                                                                                                                             ; 37    ; 2              ; 0            ; 2              ; 59     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27|wfm_player_inst                                                                                                                                                                                                                                                                         ; 43    ; 0              ; 2            ; 0              ; 98     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27                                                                                                                                                                                                                                                                                         ; 48    ; 34             ; 0            ; 34             ; 137    ; 34              ; 34            ; 34              ; 20    ; 0              ; 0            ; 0                ; 0                 ;
; inst33                                                                                                                                                                                                                                                                                         ; 34    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst17|fsm                                                                                                                                                                                                                                                                                     ; 30    ; 0              ; 5            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst17                                                                                                                                                                                                                                                                                         ; 64    ; 89             ; 0            ; 89             ; 120    ; 89              ; 89            ; 89              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|\gpio_ctrl_gen:7:gpio_ctrl_bitx                                                                                                                                                                                                                                                          ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|\gpio_ctrl_gen:6:gpio_ctrl_bitx                                                                                                                                                                                                                                                          ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|\gpio_ctrl_gen:5:gpio_ctrl_bitx                                                                                                                                                                                                                                                          ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|\gpio_ctrl_gen:4:gpio_ctrl_bitx                                                                                                                                                                                                                                                          ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|\gpio_ctrl_gen:3:gpio_ctrl_bitx                                                                                                                                                                                                                                                          ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|\gpio_ctrl_gen:2:gpio_ctrl_bitx                                                                                                                                                                                                                                                          ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|\gpio_ctrl_gen:1:gpio_ctrl_bitx                                                                                                                                                                                                                                                          ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|\gpio_ctrl_gen:0:gpio_ctrl_bitx                                                                                                                                                                                                                                                          ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; inst2                                                                                                                                                                                                                                                                                          ; 40    ; 9              ; 0            ; 9              ; 8      ; 9               ; 9             ; 9               ; 8     ; 0              ; 0            ; 0                ; 0                 ;
; inst56|bus_sync_reg0                                                                                                                                                                                                                                                                           ; 4     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst56|sync_reg4                                                                                                                                                                                                                                                                               ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst56|sync_reg3                                                                                                                                                                                                                                                                               ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst56|sync_reg2                                                                                                                                                                                                                                                                               ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst56|sync_reg1                                                                                                                                                                                                                                                                               ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst56|sync_reg0                                                                                                                                                                                                                                                                               ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst56|smpl_cnt_inst5|lpm_cnt_inst_inst0|LPM_COUNTER_component|auto_generated                                                                                                                                                                                                                  ; 70    ; 0              ; 0            ; 0              ; 65     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst56|smpl_cnt_inst5|lpm_cnt_inst_inst0                                                                                                                                                                                                                                                       ; 70    ; 2              ; 0            ; 2              ; 65     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst56|smpl_cnt_inst5                                                                                                                                                                                                                                                                          ; 75    ; 65             ; 3            ; 65             ; 64     ; 65              ; 65            ; 65              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst56|gpio_chirp_sync_FSM_inst0                                                                                                                                                                                                                                                               ; 3     ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst56                                                                                                                                                                                                                                                                                         ; 13    ; 0              ; 4            ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst54                                                                                                                                                                                                                                                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst53|smpl_cnt_inst4|lpm_cnt_inst_inst0|LPM_COUNTER_component|auto_generated                                                                                                                                                                                                                  ; 70    ; 0              ; 0            ; 0              ; 65     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst53|smpl_cnt_inst4|lpm_cnt_inst_inst0                                                                                                                                                                                                                                                       ; 70    ; 2              ; 0            ; 2              ; 65     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst53|smpl_cnt_inst4                                                                                                                                                                                                                                                                          ; 75    ; 0              ; 3            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst53|smpl_cnt_inst3|lpm_cnt_inst_inst0|LPM_COUNTER_component|auto_generated                                                                                                                                                                                                                  ; 70    ; 0              ; 0            ; 0              ; 65     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst53|smpl_cnt_inst3|lpm_cnt_inst_inst0                                                                                                                                                                                                                                                       ; 70    ; 2              ; 0            ; 2              ; 65     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst53|smpl_cnt_inst3                                                                                                                                                                                                                                                                          ; 75    ; 0              ; 3            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst53|data2packets_top_inst2|data2packets_inst2                                                                                                                                                                                                                                               ; 336   ; 0              ; 0            ; 0              ; 67     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst53|data2packets_top_inst2|bit_pack_inst1|inst1                                                                                                                                                                                                                                             ; 59    ; 0              ; 0            ; 0              ; 65     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst53|data2packets_top_inst2|bit_pack_inst1|inst0                                                                                                                                                                                                                                             ; 51    ; 0              ; 0            ; 0              ; 65     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst53|data2packets_top_inst2|bit_pack_inst1                                                                                                                                                                                                                                                   ; 69    ; 0              ; 0            ; 0              ; 65     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst53|data2packets_top_inst2|data2packets_fsm_inst0                                                                                                                                                                                                                                           ; 18    ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst53|data2packets_top_inst2                                                                                                                                                                                                                                                                  ; 349   ; 108            ; 1            ; 108            ; 67     ; 108             ; 108           ; 108             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst53|smpl_fifo_inst1|dcfifo_mixed_widths_component|auto_generated|wrfull_eq_comp                                                                                                                                                                                                             ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst53|smpl_fifo_inst1|dcfifo_mixed_widths_component|auto_generated|wrempty_eq_comp                                                                                                                                                                                                            ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst53|smpl_fifo_inst1|dcfifo_mixed_widths_component|auto_generated|rdfull_eq_comp                                                                                                                                                                                                             ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst53|smpl_fifo_inst1|dcfifo_mixed_widths_component|auto_generated|rdempty_eq_comp                                                                                                                                                                                                            ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst53|smpl_fifo_inst1|dcfifo_mixed_widths_component|auto_generated|ws_dgrp|dffpipe15                                                                                                                                                                                                          ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst53|smpl_fifo_inst1|dcfifo_mixed_widths_component|auto_generated|ws_dgrp                                                                                                                                                                                                                    ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst53|smpl_fifo_inst1|dcfifo_mixed_widths_component|auto_generated|ws_bwp                                                                                                                                                                                                                     ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst53|smpl_fifo_inst1|dcfifo_mixed_widths_component|auto_generated|ws_brp                                                                                                                                                                                                                     ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst53|smpl_fifo_inst1|dcfifo_mixed_widths_component|auto_generated|wrfull_reg                                                                                                                                                                                                                 ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst53|smpl_fifo_inst1|dcfifo_mixed_widths_component|auto_generated|rs_dgwp|dffpipe12                                                                                                                                                                                                          ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst53|smpl_fifo_inst1|dcfifo_mixed_widths_component|auto_generated|rs_dgwp                                                                                                                                                                                                                    ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst53|smpl_fifo_inst1|dcfifo_mixed_widths_component|auto_generated|rs_bwp                                                                                                                                                                                                                     ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst53|smpl_fifo_inst1|dcfifo_mixed_widths_component|auto_generated|rs_brp                                                                                                                                                                                                                     ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst53|smpl_fifo_inst1|dcfifo_mixed_widths_component|auto_generated|rdfull_reg                                                                                                                                                                                                                 ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst53|smpl_fifo_inst1|dcfifo_mixed_widths_component|auto_generated|fifo_ram                                                                                                                                                                                                                   ; 74    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst53|smpl_fifo_inst1|dcfifo_mixed_widths_component|auto_generated|wrptr_g1p                                                                                                                                                                                                                  ; 3     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst53|smpl_fifo_inst1|dcfifo_mixed_widths_component|auto_generated|rdptr_g1p                                                                                                                                                                                                                  ; 3     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst53|smpl_fifo_inst1|dcfifo_mixed_widths_component|auto_generated|ws_dgrp_gray2bin                                                                                                                                                                                                           ; 11    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst53|smpl_fifo_inst1|dcfifo_mixed_widths_component|auto_generated|wrptr_g_gray2bin                                                                                                                                                                                                           ; 11    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst53|smpl_fifo_inst1|dcfifo_mixed_widths_component|auto_generated|rs_dgwp_gray2bin                                                                                                                                                                                                           ; 11    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst53|smpl_fifo_inst1|dcfifo_mixed_widths_component|auto_generated|rdptr_g_gray2bin                                                                                                                                                                                                           ; 11    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst53|smpl_fifo_inst1|dcfifo_mixed_widths_component|auto_generated                                                                                                                                                                                                                            ; 53    ; 0              ; 0            ; 0              ; 73     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst53|smpl_fifo_inst1                                                                                                                                                                                                                                                                         ; 53    ; 13             ; 0            ; 13             ; 73     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst53|diq2fifo_inst0|inst3_smpl_cmp                                                                                                                                                                                                                                                           ; 100   ; 64             ; 6            ; 64             ; 18     ; 64              ; 64            ; 64              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst53|diq2fifo_inst0|int2_test_data_dd                                                                                                                                                                                                                                                        ; 4     ; 2              ; 1            ; 2              ; 26     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst53|diq2fifo_inst0|inst1_rxiq|inst1_rxiq_mimo|rxiq_pulse_ddr_inst1                                                                                                                                                                                                                          ; 32    ; 0              ; 0            ; 0              ; 49     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst53|diq2fifo_inst0|inst1_rxiq|inst1_rxiq_mimo|rxiq_mimo_ddr_inst0                                                                                                                                                                                                                           ; 32    ; 0              ; 0            ; 0              ; 49     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst53|diq2fifo_inst0|inst1_rxiq|inst1_rxiq_mimo                                                                                                                                                                                                                                               ; 33    ; 0              ; 0            ; 0              ; 49     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst53|diq2fifo_inst0|inst1_rxiq|inst0_rxiq_siso|rxiq_siso_ddr_inst1                                                                                                                                                                                                                           ; 30    ; 0              ; 0            ; 0              ; 49     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst53|diq2fifo_inst0|inst1_rxiq|inst0_rxiq_siso|rxiq_siso_sdr_inst0                                                                                                                                                                                                                           ; 30    ; 0              ; 13           ; 0              ; 49     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst53|diq2fifo_inst0|inst1_rxiq|inst0_rxiq_siso                                                                                                                                                                                                                                               ; 31    ; 0              ; 0            ; 0              ; 49     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst53|diq2fifo_inst0|inst1_rxiq                                                                                                                                                                                                                                                               ; 35    ; 0              ; 0            ; 0              ; 49     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst53|diq2fifo_inst0|inst0_lms7002_ddin|ALTDDIO_IN_component|auto_generated                                                                                                                                                                                                                   ; 15    ; 0              ; 0            ; 0              ; 26     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst53|diq2fifo_inst0|inst0_lms7002_ddin                                                                                                                                                                                                                                                       ; 15    ; 0              ; 0            ; 0              ; 26     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst53|diq2fifo_inst0                                                                                                                                                                                                                                                                          ; 41    ; 0              ; 0            ; 0              ; 51     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst53|bus_sync_reg3                                                                                                                                                                                                                                                                           ; 18    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst53|bus_sync_reg2                                                                                                                                                                                                                                                                           ; 66    ; 1              ; 0            ; 1              ; 64     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst53|bus_sync_reg1                                                                                                                                                                                                                                                                           ; 4     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst53|bus_sync_reg0                                                                                                                                                                                                                                                                           ; 4     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst53|sync_reg12                                                                                                                                                                                                                                                                              ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst53|sync_reg11                                                                                                                                                                                                                                                                              ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst53|sync_reg10                                                                                                                                                                                                                                                                              ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst53|sync_reg9                                                                                                                                                                                                                                                                               ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst53|sync_reg8                                                                                                                                                                                                                                                                               ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst53|sync_reg7                                                                                                                                                                                                                                                                               ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst53|sync_reg6                                                                                                                                                                                                                                                                               ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst53|sync_reg5                                                                                                                                                                                                                                                                               ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst53|sync_reg4                                                                                                                                                                                                                                                                               ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst53|sync_reg3                                                                                                                                                                                                                                                                               ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst53|sync_reg2                                                                                                                                                                                                                                                                               ; 3     ; 2              ; 0            ; 2              ; 1      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst53|sync_reg1                                                                                                                                                                                                                                                                               ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst53|sync_reg0                                                                                                                                                                                                                                                                               ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst53                                                                                                                                                                                                                                                                                         ; 188   ; 69             ; 32           ; 69             ; 134    ; 69              ; 69            ; 69              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst48|clkctrl_inst8|altclkctrl_0|clkctrl_altclkctrl_0_sub_component                                                                                                                                                                                                                           ; 5     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst48|clkctrl_inst8|altclkctrl_0                                                                                                                                                                                                                                                              ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst48|clkctrl_inst8                                                                                                                                                                                                                                                                           ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst48|clkctrl_inst7|altclkctrl_0|clkctrl_altclkctrl_0_sub_component                                                                                                                                                                                                                           ; 5     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst48|clkctrl_inst7|altclkctrl_0                                                                                                                                                                                                                                                              ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst48|clkctrl_inst7                                                                                                                                                                                                                                                                           ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst48|clkctrl_inst6|altclkctrl_0|clkctrl_altclkctrl_0_sub_component                                                                                                                                                                                                                           ; 5     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst48|clkctrl_inst6|altclkctrl_0                                                                                                                                                                                                                                                              ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst48|clkctrl_inst6                                                                                                                                                                                                                                                                           ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst48|ALTDDIO_OUT_component_int5|auto_generated                                                                                                                                                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst48|pll_reconfig_status_inst4                                                                                                                                                                                                                                                               ; 7     ; 1              ; 1            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst48|altpll_inst3|auto_generated|pll_internal_phasestep|cmpr14                                                                                                                                                                                                                               ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst48|altpll_inst3|auto_generated|pll_internal_phasestep                                                                                                                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst48|altpll_inst3|auto_generated|phasestep_counter|cmpr12                                                                                                                                                                                                                                    ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst48|altpll_inst3|auto_generated|phasestep_counter                                                                                                                                                                                                                                           ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst48|altpll_inst3|auto_generated|altpll_dyn_phase_le5                                                                                                                                                                                                                                        ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst48|altpll_inst3|auto_generated|altpll_dyn_phase_le4                                                                                                                                                                                                                                        ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst48|altpll_inst3|auto_generated|altpll_dyn_phase_le2                                                                                                                                                                                                                                        ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst48|altpll_inst3|auto_generated                                                                                                                                                                                                                                                             ; 12    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst48|pll_ps_top_inst2|pll_ps_fsm_inst1                                                                                                                                                                                                                                                       ; 34    ; 1              ; 1            ; 1              ; 19     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst48|pll_ps_top_inst2|pll_ps_inst0                                                                                                                                                                                                                                                           ; 18    ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst48|pll_ps_top_inst2                                                                                                                                                                                                                                                                        ; 34    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst48|pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ok11_component|decode11|auto_generated                                                                                                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst48|pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ok11_component|cntr3|auto_generated                                                                                                                                                                                               ; 8     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst48|pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ok11_component|cntr2|auto_generated                                                                                                                                                                                               ; 11    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst48|pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ok11_component|cntr16|auto_generated                                                                                                                                                                                              ; 11    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst48|pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ok11_component|cntr15|auto_generated                                                                                                                                                                                              ; 8     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst48|pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ok11_component|cntr14|auto_generated                                                                                                                                                                                              ; 11    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst48|pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ok11_component|cntr13|auto_generated                                                                                                                                                                                              ; 9     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst48|pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ok11_component|cntr12|auto_generated                                                                                                                                                                                              ; 11    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst48|pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ok11_component|cntr1|auto_generated                                                                                                                                                                                               ; 11    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst48|pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ok11_component|cmpr7|auto_generated                                                                                                                                                                                               ; 16    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst48|pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ok11_component|add_sub6|auto_generated                                                                                                                                                                                            ; 9     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst48|pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ok11_component|add_sub5|auto_generated                                                                                                                                                                                            ; 19    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst48|pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ok11_component|altsyncram4|auto_generated                                                                                                                                                                                         ; 11    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst48|pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ok11_component                                                                                                                                                                                                                    ; 27    ; 0              ; 1            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst48|pll_reconfig_module_inst1                                                                                                                                                                                                                                                               ; 27    ; 28             ; 0            ; 28             ; 24     ; 28              ; 28            ; 28              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst48|config_ctrl_inst0                                                                                                                                                                                                                                                                       ; 157   ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst48|bus_sync_reg3                                                                                                                                                                                                                                                                           ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst48|bus_sync_reg2                                                                                                                                                                                                                                                                           ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst48|bus_sync_reg1                                                                                                                                                                                                                                                                           ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst48|bus_sync_reg0                                                                                                                                                                                                                                                                           ; 146   ; 0              ; 0            ; 0              ; 144    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst48|sync_reg10                                                                                                                                                                                                                                                                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst48|sync_reg9                                                                                                                                                                                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst48|sync_reg8                                                                                                                                                                                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst48|sync_reg7                                                                                                                                                                                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst48|sync_reg6                                                                                                                                                                                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst48|sync_reg5                                                                                                                                                                                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst48|sync_reg4                                                                                                                                                                                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst48|sync_reg3                                                                                                                                                                                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst48|sync_reg2                                                                                                                                                                                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst48|sync_reg1                                                                                                                                                                                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst48|sync_reg0                                                                                                                                                                                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst48                                                                                                                                                                                                                                                                                         ; 185   ; 5              ; 0            ; 5              ; 9      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst9|pllcfg_inst|fsmB                                                                                                                                                                                                                                                                         ; 30    ; 8              ; 5            ; 8              ; 12     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst9|pllcfg_inst|fsmA                                                                                                                                                                                                                                                                         ; 30    ; 6              ; 5            ; 6              ; 12     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst9|pllcfg_inst                                                                                                                                                                                                                                                                              ; 39    ; 26             ; 0            ; 26             ; 205    ; 26              ; 26            ; 26              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst9                                                                                                                                                                                                                                                                                          ; 15    ; 12             ; 0            ; 12             ; 210    ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst32|clkctrl_inst8|altclkctrl_0|clkctrl_altclkctrl_0_sub_component                                                                                                                                                                                                                           ; 5     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst32|clkctrl_inst8|altclkctrl_0                                                                                                                                                                                                                                                              ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst32|clkctrl_inst8                                                                                                                                                                                                                                                                           ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst32|clkctrl_inst7|altclkctrl_0|clkctrl_altclkctrl_0_sub_component                                                                                                                                                                                                                           ; 5     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst32|clkctrl_inst7|altclkctrl_0                                                                                                                                                                                                                                                              ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst32|clkctrl_inst7                                                                                                                                                                                                                                                                           ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst32|clkctrl_inst6|altclkctrl_0|clkctrl_altclkctrl_0_sub_component                                                                                                                                                                                                                           ; 5     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst32|clkctrl_inst6|altclkctrl_0                                                                                                                                                                                                                                                              ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst32|clkctrl_inst6                                                                                                                                                                                                                                                                           ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst32|ALTDDIO_OUT_component_int5|auto_generated                                                                                                                                                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst32|pll_reconfig_status_inst4                                                                                                                                                                                                                                                               ; 7     ; 1              ; 1            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst32|altpll_inst3|auto_generated|pll_internal_phasestep|cmpr14                                                                                                                                                                                                                               ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst32|altpll_inst3|auto_generated|pll_internal_phasestep                                                                                                                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst32|altpll_inst3|auto_generated|phasestep_counter|cmpr12                                                                                                                                                                                                                                    ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst32|altpll_inst3|auto_generated|phasestep_counter                                                                                                                                                                                                                                           ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst32|altpll_inst3|auto_generated|altpll_dyn_phase_le5                                                                                                                                                                                                                                        ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst32|altpll_inst3|auto_generated|altpll_dyn_phase_le4                                                                                                                                                                                                                                        ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst32|altpll_inst3|auto_generated|altpll_dyn_phase_le2                                                                                                                                                                                                                                        ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst32|altpll_inst3|auto_generated                                                                                                                                                                                                                                                             ; 12    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst32|pll_ps_top_inst2|pll_ps_fsm_inst1                                                                                                                                                                                                                                                       ; 34    ; 1              ; 1            ; 1              ; 19     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst32|pll_ps_top_inst2|pll_ps_inst0                                                                                                                                                                                                                                                           ; 18    ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst32|pll_ps_top_inst2                                                                                                                                                                                                                                                                        ; 34    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst32|pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ok11_component|decode11|auto_generated                                                                                                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst32|pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ok11_component|cntr3|auto_generated                                                                                                                                                                                               ; 8     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst32|pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ok11_component|cntr2|auto_generated                                                                                                                                                                                               ; 11    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst32|pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ok11_component|cntr16|auto_generated                                                                                                                                                                                              ; 11    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst32|pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ok11_component|cntr15|auto_generated                                                                                                                                                                                              ; 8     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst32|pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ok11_component|cntr14|auto_generated                                                                                                                                                                                              ; 11    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst32|pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ok11_component|cntr13|auto_generated                                                                                                                                                                                              ; 9     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst32|pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ok11_component|cntr12|auto_generated                                                                                                                                                                                              ; 11    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst32|pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ok11_component|cntr1|auto_generated                                                                                                                                                                                               ; 11    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst32|pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ok11_component|cmpr7|auto_generated                                                                                                                                                                                               ; 16    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst32|pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ok11_component|add_sub6|auto_generated                                                                                                                                                                                            ; 9     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst32|pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ok11_component|add_sub5|auto_generated                                                                                                                                                                                            ; 19    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst32|pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ok11_component|altsyncram4|auto_generated                                                                                                                                                                                         ; 11    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst32|pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ok11_component                                                                                                                                                                                                                    ; 27    ; 0              ; 1            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst32|pll_reconfig_module_inst1                                                                                                                                                                                                                                                               ; 27    ; 28             ; 0            ; 28             ; 24     ; 28              ; 28            ; 28              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst32|config_ctrl_inst0                                                                                                                                                                                                                                                                       ; 157   ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst32|bus_sync_reg3                                                                                                                                                                                                                                                                           ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst32|bus_sync_reg2                                                                                                                                                                                                                                                                           ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst32|bus_sync_reg1                                                                                                                                                                                                                                                                           ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst32|bus_sync_reg0                                                                                                                                                                                                                                                                           ; 146   ; 0              ; 0            ; 0              ; 144    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst32|sync_reg10                                                                                                                                                                                                                                                                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst32|sync_reg9                                                                                                                                                                                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst32|sync_reg8                                                                                                                                                                                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst32|sync_reg7                                                                                                                                                                                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst32|sync_reg6                                                                                                                                                                                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst32|sync_reg5                                                                                                                                                                                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst32|sync_reg4                                                                                                                                                                                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst32|sync_reg3                                                                                                                                                                                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst32|sync_reg2                                                                                                                                                                                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst32|sync_reg1                                                                                                                                                                                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst32|sync_reg0                                                                                                                                                                                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst32                                                                                                                                                                                                                                                                                         ; 185   ; 5              ; 0            ; 5              ; 9      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|diq2fifo_inst1|txiq_ctrl_inst3                                                                                                                                                                                                                                                          ; 54    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|diq2fifo_inst1|inst1_txiq                                                                                                                                                                                                                                                               ; 58    ; 0              ; 0            ; 0              ; 28     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|diq2fifo_inst1|inst0_lms7002_dout|ALTDDIO_OUT_component|auto_generated                                                                                                                                                                                                                  ; 28    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|diq2fifo_inst1|inst0_lms7002_dout                                                                                                                                                                                                                                                       ; 28    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|diq2fifo_inst1                                                                                                                                                                                                                                                                          ; 109   ; 0              ; 1            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|fifo_inst_isnt2|dcfifo_mixed_widths_component|auto_generated|cntr_b                                                                                                                                                                                              ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|fifo_inst_isnt2|dcfifo_mixed_widths_component|auto_generated|wrfull_eq_comp                                                                                                                                                                                      ; 18    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|fifo_inst_isnt2|dcfifo_mixed_widths_component|auto_generated|wrempty_eq_comp                                                                                                                                                                                     ; 18    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|fifo_inst_isnt2|dcfifo_mixed_widths_component|auto_generated|rdfull_eq_comp                                                                                                                                                                                      ; 20    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|fifo_inst_isnt2|dcfifo_mixed_widths_component|auto_generated|rdempty_eq_comp                                                                                                                                                                                     ; 18    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|fifo_inst_isnt2|dcfifo_mixed_widths_component|auto_generated|ws_dgrp|dffpipe12                                                                                                                                                                                   ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|fifo_inst_isnt2|dcfifo_mixed_widths_component|auto_generated|ws_dgrp                                                                                                                                                                                             ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|fifo_inst_isnt2|dcfifo_mixed_widths_component|auto_generated|ws_bwp                                                                                                                                                                                              ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|fifo_inst_isnt2|dcfifo_mixed_widths_component|auto_generated|ws_brp                                                                                                                                                                                              ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|fifo_inst_isnt2|dcfifo_mixed_widths_component|auto_generated|wrfull_reg                                                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|fifo_inst_isnt2|dcfifo_mixed_widths_component|auto_generated|rs_dgwp|dffpipe9                                                                                                                                                                                    ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|fifo_inst_isnt2|dcfifo_mixed_widths_component|auto_generated|rs_dgwp                                                                                                                                                                                             ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|fifo_inst_isnt2|dcfifo_mixed_widths_component|auto_generated|rs_bwp                                                                                                                                                                                              ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|fifo_inst_isnt2|dcfifo_mixed_widths_component|auto_generated|rs_brp                                                                                                                                                                                              ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|fifo_inst_isnt2|dcfifo_mixed_widths_component|auto_generated|rdfull_reg                                                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|fifo_inst_isnt2|dcfifo_mixed_widths_component|auto_generated|fifo_ram                                                                                                                                                                                            ; 151   ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|fifo_inst_isnt2|dcfifo_mixed_widths_component|auto_generated|wrptr_g1p                                                                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|fifo_inst_isnt2|dcfifo_mixed_widths_component|auto_generated|rdptr_g1p                                                                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|fifo_inst_isnt2|dcfifo_mixed_widths_component|auto_generated|ws_dgrp_gray2bin                                                                                                                                                                                    ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|fifo_inst_isnt2|dcfifo_mixed_widths_component|auto_generated|wrptr_g_gray2bin                                                                                                                                                                                    ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|fifo_inst_isnt2|dcfifo_mixed_widths_component|auto_generated|rs_dgwp_gray2bin                                                                                                                                                                                    ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|fifo_inst_isnt2|dcfifo_mixed_widths_component|auto_generated|rdptr_g_gray2bin                                                                                                                                                                                    ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|fifo_inst_isnt2|dcfifo_mixed_widths_component|auto_generated                                                                                                                                                                                                     ; 133   ; 0              ; 0            ; 0              ; 86     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|fifo_inst_isnt2                                                                                                                                                                                                                                                  ; 133   ; 12             ; 0            ; 12             ; 86     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|bit_unpack_64_inst1|unpack_64_to_64_inst2                                                                                                                                                                                                                        ; 67    ; 0              ; 0            ; 0              ; 129    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|bit_unpack_64_inst1|unpack_64_to_56_inst1                                                                                                                                                                                                                        ; 67    ; 0              ; 0            ; 0              ; 129    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|bit_unpack_64_inst1|unpack_64_to_48_inst0                                                                                                                                                                                                                        ; 67    ; 0              ; 0            ; 0              ; 129    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|bit_unpack_64_inst1                                                                                                                                                                                                                                              ; 69    ; 0              ; 0            ; 0              ; 129    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|p2d_rd_fsm_inst3                                                                                                                                                                                                                              ; 24    ; 1              ; 1            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|p2d_sync_fsm_inst2                                                                                                                                                                                                                            ; 236   ; 0              ; 80           ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|p2d_clr_fsm_inst1|\gen_lpm_compare:3:LPM_COMPARE_component|auto_generated                                                                                                                                                                     ; 129   ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|p2d_clr_fsm_inst1|\gen_lpm_compare:2:LPM_COMPARE_component|auto_generated                                                                                                                                                                     ; 129   ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|p2d_clr_fsm_inst1|\gen_lpm_compare:1:LPM_COMPARE_component|auto_generated                                                                                                                                                                     ; 129   ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|p2d_clr_fsm_inst1|\gen_lpm_compare:0:LPM_COMPARE_component|auto_generated                                                                                                                                                                     ; 129   ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|p2d_clr_fsm_inst1                                                                                                                                                                                                                             ; 226   ; 0              ; 79           ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_fifo:3:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|cntr_b                                                                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_fifo:3:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|wrfull_eq_comp                                                                                                                                                       ; 20    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_fifo:3:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|wrempty_eq_comp                                                                                                                                                      ; 20    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_fifo:3:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|rdfull_eq_comp                                                                                                                                                       ; 20    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_fifo:3:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|rdempty_eq_comp                                                                                                                                                      ; 20    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_fifo:3:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|ws_dgrp|dffpipe17                                                                                                                                                    ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_fifo:3:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|ws_dgrp                                                                                                                                                              ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_fifo:3:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|ws_bwp                                                                                                                                                               ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_fifo:3:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|ws_brp                                                                                                                                                               ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_fifo:3:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|wrfull_reg                                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_fifo:3:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|rs_dgwp|dffpipe13                                                                                                                                                    ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_fifo:3:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|rs_dgwp                                                                                                                                                              ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_fifo:3:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|rs_bwp                                                                                                                                                               ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_fifo:3:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|rs_brp                                                                                                                                                               ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_fifo:3:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|rdfull_reg                                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_fifo:3:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|fifo_ram                                                                                                                                                             ; 57    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_fifo:3:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|wrptr_g1p                                                                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_fifo:3:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|rdptr_g1p                                                                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_fifo:3:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|ws_dgrp_gray2bin                                                                                                                                                     ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_fifo:3:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|wrptr_g_gray2bin                                                                                                                                                     ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_fifo:3:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|rs_dgwp_gray2bin                                                                                                                                                     ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_fifo:3:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|rdptr_g_gray2bin                                                                                                                                                     ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_fifo:3:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated                                                                                                                                                                      ; 37    ; 0              ; 0            ; 0              ; 88     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_fifo:3:fifo_inst_isntx                                                                                                                                                                                                                   ; 37    ; 13             ; 0            ; 13             ; 88     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_fifo:2:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|cntr_b                                                                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_fifo:2:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|wrfull_eq_comp                                                                                                                                                       ; 20    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_fifo:2:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|wrempty_eq_comp                                                                                                                                                      ; 20    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_fifo:2:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|rdfull_eq_comp                                                                                                                                                       ; 20    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_fifo:2:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|rdempty_eq_comp                                                                                                                                                      ; 20    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_fifo:2:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|ws_dgrp|dffpipe17                                                                                                                                                    ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_fifo:2:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|ws_dgrp                                                                                                                                                              ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_fifo:2:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|ws_bwp                                                                                                                                                               ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_fifo:2:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|ws_brp                                                                                                                                                               ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_fifo:2:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|wrfull_reg                                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_fifo:2:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|rs_dgwp|dffpipe13                                                                                                                                                    ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_fifo:2:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|rs_dgwp                                                                                                                                                              ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_fifo:2:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|rs_bwp                                                                                                                                                               ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_fifo:2:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|rs_brp                                                                                                                                                               ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_fifo:2:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|rdfull_reg                                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_fifo:2:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|fifo_ram                                                                                                                                                             ; 57    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_fifo:2:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|wrptr_g1p                                                                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_fifo:2:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|rdptr_g1p                                                                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_fifo:2:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|ws_dgrp_gray2bin                                                                                                                                                     ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_fifo:2:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|wrptr_g_gray2bin                                                                                                                                                     ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_fifo:2:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|rs_dgwp_gray2bin                                                                                                                                                     ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_fifo:2:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|rdptr_g_gray2bin                                                                                                                                                     ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_fifo:2:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated                                                                                                                                                                      ; 37    ; 0              ; 0            ; 0              ; 88     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_fifo:2:fifo_inst_isntx                                                                                                                                                                                                                   ; 37    ; 13             ; 0            ; 13             ; 88     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_fifo:1:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|cntr_b                                                                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_fifo:1:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|wrfull_eq_comp                                                                                                                                                       ; 20    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_fifo:1:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|wrempty_eq_comp                                                                                                                                                      ; 20    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_fifo:1:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|rdfull_eq_comp                                                                                                                                                       ; 20    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_fifo:1:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|rdempty_eq_comp                                                                                                                                                      ; 20    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_fifo:1:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|ws_dgrp|dffpipe17                                                                                                                                                    ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_fifo:1:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|ws_dgrp                                                                                                                                                              ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_fifo:1:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|ws_bwp                                                                                                                                                               ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_fifo:1:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|ws_brp                                                                                                                                                               ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_fifo:1:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|wrfull_reg                                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_fifo:1:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|rs_dgwp|dffpipe13                                                                                                                                                    ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_fifo:1:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|rs_dgwp                                                                                                                                                              ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_fifo:1:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|rs_bwp                                                                                                                                                               ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_fifo:1:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|rs_brp                                                                                                                                                               ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_fifo:1:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|rdfull_reg                                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_fifo:1:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|fifo_ram                                                                                                                                                             ; 57    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_fifo:1:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|wrptr_g1p                                                                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_fifo:1:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|rdptr_g1p                                                                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_fifo:1:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|ws_dgrp_gray2bin                                                                                                                                                     ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_fifo:1:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|wrptr_g_gray2bin                                                                                                                                                     ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_fifo:1:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|rs_dgwp_gray2bin                                                                                                                                                     ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_fifo:1:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|rdptr_g_gray2bin                                                                                                                                                     ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_fifo:1:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated                                                                                                                                                                      ; 37    ; 0              ; 0            ; 0              ; 88     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_fifo:1:fifo_inst_isntx                                                                                                                                                                                                                   ; 37    ; 13             ; 0            ; 13             ; 88     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_fifo:0:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|cntr_b                                                                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_fifo:0:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|wrfull_eq_comp                                                                                                                                                       ; 20    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_fifo:0:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|wrempty_eq_comp                                                                                                                                                      ; 20    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_fifo:0:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|rdfull_eq_comp                                                                                                                                                       ; 20    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_fifo:0:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|rdempty_eq_comp                                                                                                                                                      ; 20    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_fifo:0:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|ws_dgrp|dffpipe17                                                                                                                                                    ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_fifo:0:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|ws_dgrp                                                                                                                                                              ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_fifo:0:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|ws_bwp                                                                                                                                                               ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_fifo:0:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|ws_brp                                                                                                                                                               ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_fifo:0:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|wrfull_reg                                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_fifo:0:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|rs_dgwp|dffpipe13                                                                                                                                                    ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_fifo:0:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|rs_dgwp                                                                                                                                                              ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_fifo:0:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|rs_bwp                                                                                                                                                               ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_fifo:0:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|rs_brp                                                                                                                                                               ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_fifo:0:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|rdfull_reg                                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_fifo:0:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|fifo_ram                                                                                                                                                             ; 57    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_fifo:0:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|wrptr_g1p                                                                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_fifo:0:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|rdptr_g1p                                                                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_fifo:0:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|ws_dgrp_gray2bin                                                                                                                                                     ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_fifo:0:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|wrptr_g_gray2bin                                                                                                                                                     ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_fifo:0:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|rs_dgwp_gray2bin                                                                                                                                                     ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_fifo:0:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|rdptr_g_gray2bin                                                                                                                                                     ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_fifo:0:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated                                                                                                                                                                      ; 37    ; 0              ; 0            ; 0              ; 88     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_fifo:0:fifo_inst_isntx                                                                                                                                                                                                                   ; 37    ; 13             ; 0            ; 13             ; 88     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|p2d_wr_fsm_inst0                                                                                                                                                                                                                              ; 55    ; 0              ; 0            ; 0              ; 173    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|sync_reg1                                                                                                                                                                                                                                     ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_handshake_sync_1:3:handake_sync_insx|dst_sync_reg1                                                                                                                                                                                       ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_handshake_sync_1:3:handake_sync_insx|dst_sync_reg0                                                                                                                                                                                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_handshake_sync_1:3:handake_sync_insx|src_sync_reg0                                                                                                                                                                                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_handshake_sync_1:3:handake_sync_insx                                                                                                                                                                                                     ; 5     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_handshake_sync_1:2:handake_sync_insx|dst_sync_reg1                                                                                                                                                                                       ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_handshake_sync_1:2:handake_sync_insx|dst_sync_reg0                                                                                                                                                                                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_handshake_sync_1:2:handake_sync_insx|src_sync_reg0                                                                                                                                                                                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_handshake_sync_1:2:handake_sync_insx                                                                                                                                                                                                     ; 5     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_handshake_sync_1:1:handake_sync_insx|dst_sync_reg1                                                                                                                                                                                       ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_handshake_sync_1:1:handake_sync_insx|dst_sync_reg0                                                                                                                                                                                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_handshake_sync_1:1:handake_sync_insx|src_sync_reg0                                                                                                                                                                                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_handshake_sync_1:1:handake_sync_insx                                                                                                                                                                                                     ; 5     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_handshake_sync_1:0:handake_sync_insx|dst_sync_reg1                                                                                                                                                                                       ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_handshake_sync_1:0:handake_sync_insx|dst_sync_reg0                                                                                                                                                                                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_handshake_sync_1:0:handake_sync_insx|src_sync_reg0                                                                                                                                                                                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_handshake_sync_1:0:handake_sync_insx                                                                                                                                                                                                     ; 5     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|bus_sync_reg3                                                                                                                                                                                                                                 ; 66    ; 1              ; 0            ; 1              ; 64     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|bus_sync_reg2                                                                                                                                                                                                                                 ; 66    ; 1              ; 0            ; 1              ; 64     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_handshake_sync_0:3:handake_sync_insx|dst_sync_reg1                                                                                                                                                                                       ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_handshake_sync_0:3:handake_sync_insx|dst_sync_reg0                                                                                                                                                                                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_handshake_sync_0:3:handake_sync_insx|src_sync_reg0                                                                                                                                                                                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_handshake_sync_0:3:handake_sync_insx                                                                                                                                                                                                     ; 5     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_handshake_sync_0:2:handake_sync_insx|dst_sync_reg1                                                                                                                                                                                       ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_handshake_sync_0:2:handake_sync_insx|dst_sync_reg0                                                                                                                                                                                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_handshake_sync_0:2:handake_sync_insx|src_sync_reg0                                                                                                                                                                                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_handshake_sync_0:2:handake_sync_insx                                                                                                                                                                                                     ; 5     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_handshake_sync_0:1:handake_sync_insx|dst_sync_reg1                                                                                                                                                                                       ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_handshake_sync_0:1:handake_sync_insx|dst_sync_reg0                                                                                                                                                                                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_handshake_sync_0:1:handake_sync_insx|src_sync_reg0                                                                                                                                                                                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_handshake_sync_0:1:handake_sync_insx                                                                                                                                                                                                     ; 5     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_handshake_sync_0:0:handake_sync_insx|dst_sync_reg1                                                                                                                                                                                       ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_handshake_sync_0:0:handake_sync_insx|dst_sync_reg0                                                                                                                                                                                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_handshake_sync_0:0:handake_sync_insx|src_sync_reg0                                                                                                                                                                                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|\gen_handshake_sync_0:0:handake_sync_insx                                                                                                                                                                                                     ; 5     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|bus_sync_reg1                                                                                                                                                                                                                                 ; 66    ; 1              ; 0            ; 1              ; 64     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0|bus_sync_reg0                                                                                                                                                                                                                                 ; 66    ; 1              ; 0            ; 1              ; 64     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0|packets2data_inst0                                                                                                                                                                                                                                               ; 127   ; 0              ; 0            ; 0              ; 72     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|packets2data_top_inst0                                                                                                                                                                                                                                                                  ; 127   ; 30             ; 0            ; 30             ; 73     ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|sync_fifo_rw_inst|fifo|dcfifo_mixed_widths_component|auto_generated|wrfull_eq_comp                                                                                                                                                                                                      ; 18    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|sync_fifo_rw_inst|fifo|dcfifo_mixed_widths_component|auto_generated|wrempty_eq_comp                                                                                                                                                                                                     ; 18    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|sync_fifo_rw_inst|fifo|dcfifo_mixed_widths_component|auto_generated|rdfull_eq_comp                                                                                                                                                                                                      ; 18    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|sync_fifo_rw_inst|fifo|dcfifo_mixed_widths_component|auto_generated|rdempty_eq_comp                                                                                                                                                                                                     ; 18    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|sync_fifo_rw_inst|fifo|dcfifo_mixed_widths_component|auto_generated|ws_dgrp|dffpipe9                                                                                                                                                                                                    ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|sync_fifo_rw_inst|fifo|dcfifo_mixed_widths_component|auto_generated|ws_dgrp                                                                                                                                                                                                             ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|sync_fifo_rw_inst|fifo|dcfifo_mixed_widths_component|auto_generated|ws_bwp                                                                                                                                                                                                              ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|sync_fifo_rw_inst|fifo|dcfifo_mixed_widths_component|auto_generated|ws_brp                                                                                                                                                                                                              ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|sync_fifo_rw_inst|fifo|dcfifo_mixed_widths_component|auto_generated|wrfull_reg                                                                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|sync_fifo_rw_inst|fifo|dcfifo_mixed_widths_component|auto_generated|rs_dgwp|dffpipe6                                                                                                                                                                                                    ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|sync_fifo_rw_inst|fifo|dcfifo_mixed_widths_component|auto_generated|rs_dgwp                                                                                                                                                                                                             ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|sync_fifo_rw_inst|fifo|dcfifo_mixed_widths_component|auto_generated|rs_bwp                                                                                                                                                                                                              ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|sync_fifo_rw_inst|fifo|dcfifo_mixed_widths_component|auto_generated|rs_brp                                                                                                                                                                                                              ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|sync_fifo_rw_inst|fifo|dcfifo_mixed_widths_component|auto_generated|rdfull_reg                                                                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|sync_fifo_rw_inst|fifo|dcfifo_mixed_widths_component|auto_generated|fifo_ram                                                                                                                                                                                                            ; 86    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|sync_fifo_rw_inst|fifo|dcfifo_mixed_widths_component|auto_generated|wrptr_g1p                                                                                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|sync_fifo_rw_inst|fifo|dcfifo_mixed_widths_component|auto_generated|rdptr_g1p                                                                                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|sync_fifo_rw_inst|fifo|dcfifo_mixed_widths_component|auto_generated|ws_dgrp_gray2bin                                                                                                                                                                                                    ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|sync_fifo_rw_inst|fifo|dcfifo_mixed_widths_component|auto_generated|wrptr_g_gray2bin                                                                                                                                                                                                    ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|sync_fifo_rw_inst|fifo|dcfifo_mixed_widths_component|auto_generated|rs_dgwp_gray2bin                                                                                                                                                                                                    ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|sync_fifo_rw_inst|fifo|dcfifo_mixed_widths_component|auto_generated|rdptr_g_gray2bin                                                                                                                                                                                                    ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|sync_fifo_rw_inst|fifo|dcfifo_mixed_widths_component|auto_generated                                                                                                                                                                                                                     ; 69    ; 0              ; 0            ; 0              ; 85     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|sync_fifo_rw_inst|fifo                                                                                                                                                                                                                                                                  ; 69    ; 20             ; 0            ; 20             ; 85     ; 20              ; 20            ; 20              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|sync_fifo_rw_inst                                                                                                                                                                                                                                                                       ; 68    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|bus_sync_reg1                                                                                                                                                                                                                                                                           ; 4     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|bus_sync_reg0                                                                                                                                                                                                                                                                           ; 4     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|sync_reg9                                                                                                                                                                                                                                                                               ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|sync_reg8                                                                                                                                                                                                                                                                               ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|sync_reg7                                                                                                                                                                                                                                                                               ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|sync_reg6                                                                                                                                                                                                                                                                               ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|sync_reg5                                                                                                                                                                                                                                                                               ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|sync_reg4                                                                                                                                                                                                                                                                               ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|sync_reg3                                                                                                                                                                                                                                                                               ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|sync_reg2                                                                                                                                                                                                                                                                               ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|sync_reg1                                                                                                                                                                                                                                                                               ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28|sync_reg0                                                                                                                                                                                                                                                                               ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28                                                                                                                                                                                                                                                                                         ; 164   ; 15             ; 0            ; 15             ; 42     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|inst0                                                                                                                                                                                                                                                                                     ; 35    ; 2              ; 0            ; 2              ; 35     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst                                                                                                                                                                                                                                                                                           ; 50    ; 0              ; 0            ; 0              ; 67     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst41|inst5|dcfifo_mixed_widths_component|auto_generated|wrfull_eq_comp                                                                                                                                                                                                                       ; 18    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst41|inst5|dcfifo_mixed_widths_component|auto_generated|wrempty_eq_comp                                                                                                                                                                                                                      ; 18    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst41|inst5|dcfifo_mixed_widths_component|auto_generated|rdfull_eq_comp                                                                                                                                                                                                                       ; 18    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst41|inst5|dcfifo_mixed_widths_component|auto_generated|rdempty_eq_comp                                                                                                                                                                                                                      ; 18    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst41|inst5|dcfifo_mixed_widths_component|auto_generated|ws_dgrp|dffpipe9                                                                                                                                                                                                                     ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst41|inst5|dcfifo_mixed_widths_component|auto_generated|ws_dgrp                                                                                                                                                                                                                              ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst41|inst5|dcfifo_mixed_widths_component|auto_generated|ws_bwp                                                                                                                                                                                                                               ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst41|inst5|dcfifo_mixed_widths_component|auto_generated|ws_brp                                                                                                                                                                                                                               ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst41|inst5|dcfifo_mixed_widths_component|auto_generated|wrfull_reg                                                                                                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst41|inst5|dcfifo_mixed_widths_component|auto_generated|rs_dgwp|dffpipe6                                                                                                                                                                                                                     ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst41|inst5|dcfifo_mixed_widths_component|auto_generated|rs_dgwp                                                                                                                                                                                                                              ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst41|inst5|dcfifo_mixed_widths_component|auto_generated|rs_bwp                                                                                                                                                                                                                               ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst41|inst5|dcfifo_mixed_widths_component|auto_generated|rs_brp                                                                                                                                                                                                                               ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst41|inst5|dcfifo_mixed_widths_component|auto_generated|rdfull_reg                                                                                                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst41|inst5|dcfifo_mixed_widths_component|auto_generated|fifo_ram                                                                                                                                                                                                                             ; 53    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst41|inst5|dcfifo_mixed_widths_component|auto_generated|wrptr_g1p                                                                                                                                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst41|inst5|dcfifo_mixed_widths_component|auto_generated|rdptr_g1p                                                                                                                                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst41|inst5|dcfifo_mixed_widths_component|auto_generated|ws_dgrp_gray2bin                                                                                                                                                                                                                     ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst41|inst5|dcfifo_mixed_widths_component|auto_generated|wrptr_g_gray2bin                                                                                                                                                                                                                     ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst41|inst5|dcfifo_mixed_widths_component|auto_generated|rs_dgwp_gray2bin                                                                                                                                                                                                                     ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst41|inst5|dcfifo_mixed_widths_component|auto_generated|rdptr_g_gray2bin                                                                                                                                                                                                                     ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst41|inst5|dcfifo_mixed_widths_component|auto_generated                                                                                                                                                                                                                                      ; 37    ; 0              ; 0            ; 0              ; 53     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst41|inst5                                                                                                                                                                                                                                                                                   ; 37    ; 11             ; 0            ; 11             ; 53     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst41|inst4|dcfifo_mixed_widths_component|auto_generated|cntr_b                                                                                                                                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst41|inst4|dcfifo_mixed_widths_component|auto_generated|wrfull_eq_comp                                                                                                                                                                                                                       ; 24    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst41|inst4|dcfifo_mixed_widths_component|auto_generated|wrempty_eq_comp                                                                                                                                                                                                                      ; 24    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst41|inst4|dcfifo_mixed_widths_component|auto_generated|rdfull_eq_comp                                                                                                                                                                                                                       ; 26    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst41|inst4|dcfifo_mixed_widths_component|auto_generated|rdempty_eq_comp                                                                                                                                                                                                                      ; 24    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst41|inst4|dcfifo_mixed_widths_component|auto_generated|ws_dgrp|dffpipe17                                                                                                                                                                                                                    ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst41|inst4|dcfifo_mixed_widths_component|auto_generated|ws_dgrp                                                                                                                                                                                                                              ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst41|inst4|dcfifo_mixed_widths_component|auto_generated|ws_bwp                                                                                                                                                                                                                               ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst41|inst4|dcfifo_mixed_widths_component|auto_generated|ws_brp                                                                                                                                                                                                                               ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst41|inst4|dcfifo_mixed_widths_component|auto_generated|wrfull_reg                                                                                                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst41|inst4|dcfifo_mixed_widths_component|auto_generated|rs_dgwp|dffpipe14                                                                                                                                                                                                                    ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst41|inst4|dcfifo_mixed_widths_component|auto_generated|rs_dgwp                                                                                                                                                                                                                              ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst41|inst4|dcfifo_mixed_widths_component|auto_generated|rs_bwp                                                                                                                                                                                                                               ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst41|inst4|dcfifo_mixed_widths_component|auto_generated|rs_brp                                                                                                                                                                                                                               ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst41|inst4|dcfifo_mixed_widths_component|auto_generated|rdfull_reg                                                                                                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst41|inst4|dcfifo_mixed_widths_component|auto_generated|fifo_ram                                                                                                                                                                                                                             ; 92    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst41|inst4|dcfifo_mixed_widths_component|auto_generated|wrptr_g1p                                                                                                                                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst41|inst4|dcfifo_mixed_widths_component|auto_generated|rdptr_g1p                                                                                                                                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst41|inst4|dcfifo_mixed_widths_component|auto_generated|ws_dgrp_gray2bin                                                                                                                                                                                                                     ; 12    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst41|inst4|dcfifo_mixed_widths_component|auto_generated|wrptr_g_gray2bin                                                                                                                                                                                                                     ; 12    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst41|inst4|dcfifo_mixed_widths_component|auto_generated|rs_dgwp_gray2bin                                                                                                                                                                                                                     ; 12    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst41|inst4|dcfifo_mixed_widths_component|auto_generated|rdptr_g_gray2bin                                                                                                                                                                                                                     ; 12    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst41|inst4|dcfifo_mixed_widths_component|auto_generated                                                                                                                                                                                                                                      ; 69    ; 0              ; 0            ; 0              ; 58     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst41|inst4                                                                                                                                                                                                                                                                                   ; 69    ; 2              ; 0            ; 2              ; 58     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst41|inst3|dcfifo_mixed_widths_component|auto_generated|wrfull_eq_comp                                                                                                                                                                                                                       ; 18    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst41|inst3|dcfifo_mixed_widths_component|auto_generated|wrempty_eq_comp                                                                                                                                                                                                                      ; 18    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst41|inst3|dcfifo_mixed_widths_component|auto_generated|rdfull_eq_comp                                                                                                                                                                                                                       ; 18    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst41|inst3|dcfifo_mixed_widths_component|auto_generated|rdempty_eq_comp                                                                                                                                                                                                                      ; 18    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst41|inst3|dcfifo_mixed_widths_component|auto_generated|ws_dgrp|dffpipe17                                                                                                                                                                                                                    ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst41|inst3|dcfifo_mixed_widths_component|auto_generated|ws_dgrp                                                                                                                                                                                                                              ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst41|inst3|dcfifo_mixed_widths_component|auto_generated|ws_bwp                                                                                                                                                                                                                               ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst41|inst3|dcfifo_mixed_widths_component|auto_generated|ws_brp                                                                                                                                                                                                                               ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst41|inst3|dcfifo_mixed_widths_component|auto_generated|wrfull_reg                                                                                                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst41|inst3|dcfifo_mixed_widths_component|auto_generated|rs_dgwp|dffpipe14                                                                                                                                                                                                                    ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst41|inst3|dcfifo_mixed_widths_component|auto_generated|rs_dgwp                                                                                                                                                                                                                              ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst41|inst3|dcfifo_mixed_widths_component|auto_generated|rs_bwp                                                                                                                                                                                                                               ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst41|inst3|dcfifo_mixed_widths_component|auto_generated|rs_brp                                                                                                                                                                                                                               ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst41|inst3|dcfifo_mixed_widths_component|auto_generated|rdfull_reg                                                                                                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst41|inst3|dcfifo_mixed_widths_component|auto_generated|fifo_ram                                                                                                                                                                                                                             ; 54    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst41|inst3|dcfifo_mixed_widths_component|auto_generated|wrptr_g1p                                                                                                                                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst41|inst3|dcfifo_mixed_widths_component|auto_generated|rdptr_g1p                                                                                                                                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst41|inst3|dcfifo_mixed_widths_component|auto_generated|ws_dgrp_gray2bin                                                                                                                                                                                                                     ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst41|inst3|dcfifo_mixed_widths_component|auto_generated|wrptr_g_gray2bin                                                                                                                                                                                                                     ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst41|inst3|dcfifo_mixed_widths_component|auto_generated|rs_dgwp_gray2bin                                                                                                                                                                                                                     ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst41|inst3|dcfifo_mixed_widths_component|auto_generated|rdptr_g_gray2bin                                                                                                                                                                                                                     ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst41|inst3|dcfifo_mixed_widths_component|auto_generated                                                                                                                                                                                                                                      ; 37    ; 0              ; 0            ; 0              ; 53     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst41|inst3                                                                                                                                                                                                                                                                                   ; 37    ; 11             ; 0            ; 11             ; 53     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst41|inst1                                                                                                                                                                                                                                                                                   ; 213   ; 172            ; 2            ; 172            ; 149    ; 172             ; 172           ; 172             ; 32    ; 0              ; 0            ; 0                ; 0                 ;
; inst41|ALTDDIO_OUT_component|auto_generated                                                                                                                                                                                                                                                    ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst41                                                                                                                                                                                                                                                                                         ; 110   ; 69             ; 0            ; 69             ; 158    ; 69              ; 69            ; 69              ; 32    ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|rst_controller|alt_rst_req_sync_uq1                                                                                                                                                                                                                                                  ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|rst_controller|alt_rst_sync_uq1                                                                                                                                                                                                                                                      ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|rst_controller                                                                                                                                                                                                                                                                       ; 33    ; 30             ; 0            ; 30             ; 2      ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|irq_mapper                                                                                                                                                                                                                                                                           ; 6     ; 28             ; 2            ; 28             ; 32     ; 28              ; 28            ; 28              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|avalon_st_adapter_010|error_adapter_0                                                                                                                                                                                                                              ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|avalon_st_adapter_010                                                                                                                                                                                                                                              ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|avalon_st_adapter_009|error_adapter_0                                                                                                                                                                                                                              ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|avalon_st_adapter_009                                                                                                                                                                                                                                              ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|avalon_st_adapter_008|error_adapter_0                                                                                                                                                                                                                              ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|avalon_st_adapter_008                                                                                                                                                                                                                                              ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|avalon_st_adapter_007|error_adapter_0                                                                                                                                                                                                                              ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|avalon_st_adapter_007                                                                                                                                                                                                                                              ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|avalon_st_adapter_006|error_adapter_0                                                                                                                                                                                                                              ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|avalon_st_adapter_006                                                                                                                                                                                                                                              ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|avalon_st_adapter_005|error_adapter_0                                                                                                                                                                                                                              ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|avalon_st_adapter_005                                                                                                                                                                                                                                              ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|avalon_st_adapter_004|error_adapter_0                                                                                                                                                                                                                              ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|avalon_st_adapter_004                                                                                                                                                                                                                                              ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|avalon_st_adapter_003|error_adapter_0                                                                                                                                                                                                                              ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|avalon_st_adapter_003                                                                                                                                                                                                                                              ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|avalon_st_adapter_002|error_adapter_0                                                                                                                                                                                                                              ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|avalon_st_adapter_002                                                                                                                                                                                                                                              ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|avalon_st_adapter_001|error_adapter_0                                                                                                                                                                                                                              ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|avalon_st_adapter_001                                                                                                                                                                                                                                              ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|avalon_st_adapter|error_adapter_0                                                                                                                                                                                                                                  ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|avalon_st_adapter                                                                                                                                                                                                                                                  ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|rsp_mux_001|arb|adder                                                                                                                                                                                                                                              ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|rsp_mux_001|arb                                                                                                                                                                                                                                                    ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|rsp_mux_001                                                                                                                                                                                                                                                        ; 221   ; 0              ; 0            ; 0              ; 111    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|rsp_mux|arb|adder                                                                                                                                                                                                                                                  ; 44    ; 22             ; 0            ; 22             ; 22     ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|rsp_mux|arb                                                                                                                                                                                                                                                        ; 15    ; 0              ; 4            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|rsp_mux                                                                                                                                                                                                                                                            ; 1202  ; 0              ; 0            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|rsp_demux_010                                                                                                                                                                                                                                                      ; 112   ; 1              ; 2            ; 1              ; 110    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|rsp_demux_009                                                                                                                                                                                                                                                      ; 112   ; 1              ; 2            ; 1              ; 110    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|rsp_demux_008                                                                                                                                                                                                                                                      ; 112   ; 1              ; 2            ; 1              ; 110    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|rsp_demux_007                                                                                                                                                                                                                                                      ; 112   ; 1              ; 2            ; 1              ; 110    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|rsp_demux_006                                                                                                                                                                                                                                                      ; 112   ; 1              ; 2            ; 1              ; 110    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|rsp_demux_005                                                                                                                                                                                                                                                      ; 112   ; 1              ; 2            ; 1              ; 110    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|rsp_demux_004                                                                                                                                                                                                                                                      ; 113   ; 4              ; 2            ; 4              ; 219    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|rsp_demux_003                                                                                                                                                                                                                                                      ; 113   ; 4              ; 2            ; 4              ; 219    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|rsp_demux_002                                                                                                                                                                                                                                                      ; 112   ; 1              ; 2            ; 1              ; 110    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|rsp_demux_001                                                                                                                                                                                                                                                      ; 112   ; 1              ; 2            ; 1              ; 110    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|rsp_demux                                                                                                                                                                                                                                                          ; 112   ; 1              ; 2            ; 1              ; 110    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|cmd_mux_010                                                                                                                                                                                                                                                        ; 112   ; 0              ; 2            ; 0              ; 110    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|cmd_mux_009                                                                                                                                                                                                                                                        ; 112   ; 0              ; 2            ; 0              ; 110    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|cmd_mux_008                                                                                                                                                                                                                                                        ; 112   ; 0              ; 2            ; 0              ; 110    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|cmd_mux_007                                                                                                                                                                                                                                                        ; 112   ; 0              ; 2            ; 0              ; 110    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|cmd_mux_006                                                                                                                                                                                                                                                        ; 112   ; 0              ; 2            ; 0              ; 110    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|cmd_mux_005                                                                                                                                                                                                                                                        ; 112   ; 0              ; 2            ; 0              ; 110    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|cmd_mux_004|arb|adder                                                                                                                                                                                                                                              ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|cmd_mux_004|arb                                                                                                                                                                                                                                                    ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|cmd_mux_004                                                                                                                                                                                                                                                        ; 221   ; 0              ; 0            ; 0              ; 111    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|cmd_mux_003|arb|adder                                                                                                                                                                                                                                              ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|cmd_mux_003|arb                                                                                                                                                                                                                                                    ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|cmd_mux_003                                                                                                                                                                                                                                                        ; 221   ; 0              ; 0            ; 0              ; 111    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|cmd_mux_002                                                                                                                                                                                                                                                        ; 112   ; 0              ; 2            ; 0              ; 110    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|cmd_mux_001                                                                                                                                                                                                                                                        ; 112   ; 0              ; 2            ; 0              ; 110    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|cmd_mux                                                                                                                                                                                                                                                            ; 112   ; 0              ; 2            ; 0              ; 110    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|cmd_demux_001                                                                                                                                                                                                                                                      ; 113   ; 4              ; 2            ; 4              ; 219    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|cmd_demux                                                                                                                                                                                                                                                          ; 122   ; 121            ; 2            ; 121            ; 1200   ; 121             ; 121           ; 121             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|router_012|the_default_decode                                                                                                                                                                                                                                      ; 0     ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|router_012                                                                                                                                                                                                                                                         ; 101   ; 0              ; 2            ; 0              ; 110    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|router_011|the_default_decode                                                                                                                                                                                                                                      ; 0     ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|router_011                                                                                                                                                                                                                                                         ; 101   ; 0              ; 2            ; 0              ; 110    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|router_010|the_default_decode                                                                                                                                                                                                                                      ; 0     ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|router_010                                                                                                                                                                                                                                                         ; 101   ; 0              ; 2            ; 0              ; 110    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|router_009|the_default_decode                                                                                                                                                                                                                                      ; 0     ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|router_009                                                                                                                                                                                                                                                         ; 101   ; 0              ; 2            ; 0              ; 110    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|router_008|the_default_decode                                                                                                                                                                                                                                      ; 0     ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|router_008                                                                                                                                                                                                                                                         ; 101   ; 0              ; 2            ; 0              ; 110    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|router_007|the_default_decode                                                                                                                                                                                                                                      ; 0     ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|router_007                                                                                                                                                                                                                                                         ; 101   ; 0              ; 2            ; 0              ; 110    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|router_006|the_default_decode                                                                                                                                                                                                                                      ; 0     ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|router_006                                                                                                                                                                                                                                                         ; 101   ; 0              ; 2            ; 0              ; 110    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|router_005|the_default_decode                                                                                                                                                                                                                                      ; 0     ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|router_005                                                                                                                                                                                                                                                         ; 101   ; 0              ; 2            ; 0              ; 110    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|router_004|the_default_decode                                                                                                                                                                                                                                      ; 0     ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|router_004                                                                                                                                                                                                                                                         ; 101   ; 0              ; 2            ; 0              ; 110    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|router_003|the_default_decode                                                                                                                                                                                                                                      ; 0     ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|router_003                                                                                                                                                                                                                                                         ; 101   ; 0              ; 2            ; 0              ; 110    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|router_002|the_default_decode                                                                                                                                                                                                                                      ; 0     ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|router_002                                                                                                                                                                                                                                                         ; 101   ; 0              ; 2            ; 0              ; 110    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|router_001|the_default_decode                                                                                                                                                                                                                                      ; 0     ; 15             ; 0            ; 15             ; 15     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|router_001                                                                                                                                                                                                                                                         ; 101   ; 0              ; 6            ; 0              ; 110    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|router|the_default_decode                                                                                                                                                                                                                                          ; 0     ; 15             ; 0            ; 15             ; 15     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|router                                                                                                                                                                                                                                                             ; 101   ; 0              ; 6            ; 0              ; 110    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|spi_1_adf_spi_control_port_agent_rsp_fifo                                                                                                                                                                                                                          ; 141   ; 39             ; 0            ; 39             ; 100    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|spi_1_adf_spi_control_port_agent|uncompressor                                                                                                                                                                                                                      ; 33    ; 1              ; 0            ; 1              ; 31     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|spi_1_adf_spi_control_port_agent                                                                                                                                                                                                                                   ; 286   ; 39             ; 48           ; 39             ; 295    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|spi_1_dac_spi_control_port_agent_rsp_fifo                                                                                                                                                                                                                          ; 141   ; 39             ; 0            ; 39             ; 100    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|spi_1_dac_spi_control_port_agent|uncompressor                                                                                                                                                                                                                      ; 33    ; 1              ; 0            ; 1              ; 31     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|spi_1_dac_spi_control_port_agent                                                                                                                                                                                                                                   ; 286   ; 39             ; 48           ; 39             ; 295    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|spi_lms_spi_control_port_agent_rsp_fifo                                                                                                                                                                                                                            ; 141   ; 39             ; 0            ; 39             ; 100    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|spi_lms_spi_control_port_agent|uncompressor                                                                                                                                                                                                                        ; 33    ; 1              ; 0            ; 1              ; 31     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|spi_lms_spi_control_port_agent                                                                                                                                                                                                                                     ; 286   ; 39             ; 48           ; 39             ; 295    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|lms_ctr_gpio_s1_agent_rsp_fifo                                                                                                                                                                                                                                     ; 141   ; 39             ; 0            ; 39             ; 100    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|lms_ctr_gpio_s1_agent|uncompressor                                                                                                                                                                                                                                 ; 33    ; 1              ; 0            ; 1              ; 31     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|lms_ctr_gpio_s1_agent                                                                                                                                                                                                                                              ; 286   ; 39             ; 48           ; 39             ; 295    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|leds_s1_agent_rsp_fifo                                                                                                                                                                                                                                             ; 141   ; 39             ; 0            ; 39             ; 100    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|leds_s1_agent|uncompressor                                                                                                                                                                                                                                         ; 33    ; 1              ; 0            ; 1              ; 31     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|leds_s1_agent                                                                                                                                                                                                                                                      ; 286   ; 39             ; 48           ; 39             ; 295    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|switch_s1_agent_rsp_fifo                                                                                                                                                                                                                                           ; 141   ; 39             ; 0            ; 39             ; 100    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|switch_s1_agent|uncompressor                                                                                                                                                                                                                                       ; 33    ; 1              ; 0            ; 1              ; 31     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|switch_s1_agent                                                                                                                                                                                                                                                    ; 286   ; 39             ; 48           ; 39             ; 295    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|oc_mem_s1_agent_rsp_fifo                                                                                                                                                                                                                                           ; 141   ; 39             ; 0            ; 39             ; 100    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|oc_mem_s1_agent|uncompressor                                                                                                                                                                                                                                       ; 33    ; 1              ; 0            ; 1              ; 31     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|oc_mem_s1_agent                                                                                                                                                                                                                                                    ; 286   ; 39             ; 48           ; 39             ; 295    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|nios2_cpu_debug_mem_slave_agent_rsp_fifo                                                                                                                                                                                                                           ; 141   ; 39             ; 0            ; 39             ; 100    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|nios2_cpu_debug_mem_slave_agent|uncompressor                                                                                                                                                                                                                       ; 33    ; 1              ; 0            ; 1              ; 31     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|nios2_cpu_debug_mem_slave_agent                                                                                                                                                                                                                                    ; 286   ; 39             ; 48           ; 39             ; 295    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|sysid_qsys_0_control_slave_agent_rsp_fifo                                                                                                                                                                                                                          ; 141   ; 39             ; 0            ; 39             ; 100    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|sysid_qsys_0_control_slave_agent|uncompressor                                                                                                                                                                                                                      ; 33    ; 1              ; 0            ; 1              ; 31     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|sysid_qsys_0_control_slave_agent                                                                                                                                                                                                                                   ; 286   ; 39             ; 48           ; 39             ; 295    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|i2c_opencores_0_avalon_slave_0_agent_rsp_fifo                                                                                                                                                                                                                      ; 141   ; 39             ; 0            ; 39             ; 100    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|i2c_opencores_0_avalon_slave_0_agent|uncompressor                                                                                                                                                                                                                  ; 33    ; 1              ; 0            ; 1              ; 31     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|i2c_opencores_0_avalon_slave_0_agent                                                                                                                                                                                                                               ; 286   ; 39             ; 48           ; 39             ; 295    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|av_fifo_int_0_avalon_slave_0_agent_rsp_fifo                                                                                                                                                                                                                        ; 141   ; 39             ; 0            ; 39             ; 100    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|av_fifo_int_0_avalon_slave_0_agent|uncompressor                                                                                                                                                                                                                    ; 33    ; 1              ; 0            ; 1              ; 31     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|av_fifo_int_0_avalon_slave_0_agent                                                                                                                                                                                                                                 ; 286   ; 39             ; 48           ; 39             ; 295    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|nios2_cpu_instruction_master_agent                                                                                                                                                                                                                                 ; 172   ; 39             ; 78           ; 39             ; 133    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|nios2_cpu_data_master_agent                                                                                                                                                                                                                                        ; 172   ; 39             ; 78           ; 39             ; 133    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|spi_1_adf_spi_control_port_translator                                                                                                                                                                                                                              ; 84    ; 22             ; 33           ; 22             ; 56     ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|spi_1_dac_spi_control_port_translator                                                                                                                                                                                                                              ; 84    ; 22             ; 33           ; 22             ; 56     ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|spi_lms_spi_control_port_translator                                                                                                                                                                                                                                ; 84    ; 22             ; 33           ; 22             ; 56     ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|lms_ctr_gpio_s1_translator                                                                                                                                                                                                                                         ; 100   ; 6              ; 17           ; 6              ; 71     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|leds_s1_translator                                                                                                                                                                                                                                                 ; 100   ; 6              ; 18           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|switch_s1_translator                                                                                                                                                                                                                                               ; 100   ; 6              ; 18           ; 6              ; 36     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|oc_mem_s1_translator                                                                                                                                                                                                                                               ; 100   ; 7              ; 4            ; 7              ; 86     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|nios2_cpu_debug_mem_slave_translator                                                                                                                                                                                                                               ; 100   ; 5              ; 8            ; 5              ; 82     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|sysid_qsys_0_control_slave_translator                                                                                                                                                                                                                              ; 100   ; 6              ; 16           ; 6              ; 35     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|i2c_opencores_0_avalon_slave_0_translator                                                                                                                                                                                                                          ; 76    ; 29             ; 41           ; 29             ; 47     ; 29              ; 29            ; 29              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|av_fifo_int_0_avalon_slave_0_translator                                                                                                                                                                                                                            ; 100   ; 6              ; 15           ; 6              ; 71     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|nios2_cpu_instruction_master_translator                                                                                                                                                                                                                            ; 101   ; 51             ; 0            ; 51             ; 93     ; 51              ; 51            ; 51              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0|nios2_cpu_data_master_translator                                                                                                                                                                                                                                   ; 101   ; 12             ; 0            ; 12             ; 93     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|mm_interconnect_0                                                                                                                                                                                                                                                                    ; 358   ; 0              ; 0            ; 0              ; 358    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|nios2_cpu_custom_instruction_master_comb_slave_translator0                                                                                                                                                                                                                           ; 161   ; 71             ; 0            ; 71             ; 161    ; 71              ; 71            ; 71              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|nios2_cpu_custom_instruction_master_comb_xconnect                                                                                                                                                                                                                                    ; 155   ; 0              ; 0            ; 0              ; 155    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|nios2_cpu_custom_instruction_master_translator                                                                                                                                                                                                                                       ; 283   ; 256            ; 0            ; 256            ; 283    ; 256             ; 256           ; 256             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|sysid_qsys_0                                                                                                                                                                                                                                                                         ; 3     ; 20             ; 2            ; 20             ; 32     ; 20              ; 20            ; 20              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|switch                                                                                                                                                                                                                                                                               ; 12    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|spi_lms                                                                                                                                                                                                                                                                              ; 25    ; 0              ; 0            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|spi_1_dac                                                                                                                                                                                                                                                                            ; 25    ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|spi_1_adf                                                                                                                                                                                                                                                                            ; 25    ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|oc_mem|the_altsyncram|auto_generated                                                                                                                                                                                                                                                 ; 52    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|oc_mem                                                                                                                                                                                                                                                                               ; 55    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|nios_custom_instr_bitswap_0                                                                                                                                                                                                                                                          ; 64    ; 0              ; 32           ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|nios2_cpu|cpu|the_lms_ctr_nios2_cpu_cpu_nios2_oci|the_lms_ctr_nios2_cpu_cpu_debug_slave_wrapper|the_lms_ctr_nios2_cpu_cpu_debug_slave_sysclk                                                                                                                                         ; 43    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|nios2_cpu|cpu|the_lms_ctr_nios2_cpu_cpu_nios2_oci|the_lms_ctr_nios2_cpu_cpu_debug_slave_wrapper|the_lms_ctr_nios2_cpu_cpu_debug_slave_tck                                                                                                                                            ; 130   ; 0              ; 1            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|nios2_cpu|cpu|the_lms_ctr_nios2_cpu_cpu_nios2_oci|the_lms_ctr_nios2_cpu_cpu_debug_slave_wrapper                                                                                                                                                                                      ; 123   ; 0              ; 0            ; 0              ; 50     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|nios2_cpu|cpu|the_lms_ctr_nios2_cpu_cpu_nios2_oci|the_lms_ctr_nios2_cpu_cpu_nios2_ocimem|lms_ctr_nios2_cpu_cpu_ociram_sp_ram|the_altsyncram|auto_generated                                                                                                                           ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|nios2_cpu|cpu|the_lms_ctr_nios2_cpu_cpu_nios2_oci|the_lms_ctr_nios2_cpu_cpu_nios2_ocimem|lms_ctr_nios2_cpu_cpu_ociram_sp_ram                                                                                                                                                         ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|nios2_cpu|cpu|the_lms_ctr_nios2_cpu_cpu_nios2_oci|the_lms_ctr_nios2_cpu_cpu_nios2_ocimem                                                                                                                                                                                             ; 92    ; 0              ; 6            ; 0              ; 65     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|nios2_cpu|cpu|the_lms_ctr_nios2_cpu_cpu_nios2_oci|the_lms_ctr_nios2_cpu_cpu_nios2_avalon_reg                                                                                                                                                                                         ; 48    ; 0              ; 28           ; 0              ; 68     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|nios2_cpu|cpu|the_lms_ctr_nios2_cpu_cpu_nios2_oci|the_lms_ctr_nios2_cpu_cpu_nios2_oci_im                                                                                                                                                                                             ; 54    ; 38             ; 51           ; 38             ; 47     ; 38              ; 38            ; 38              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|nios2_cpu|cpu|the_lms_ctr_nios2_cpu_cpu_nios2_oci|the_lms_ctr_nios2_cpu_cpu_nios2_oci_pib                                                                                                                                                                                            ; 0     ; 36             ; 0            ; 36             ; 36     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|nios2_cpu|cpu|the_lms_ctr_nios2_cpu_cpu_nios2_oci|the_lms_ctr_nios2_cpu_cpu_nios2_oci_fifo|the_lms_ctr_nios2_cpu_cpu_nios2_oci_fifo_cnt_inc                                                                                                                                          ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|nios2_cpu|cpu|the_lms_ctr_nios2_cpu_cpu_nios2_oci|the_lms_ctr_nios2_cpu_cpu_nios2_oci_fifo|the_lms_ctr_nios2_cpu_cpu_nios2_oci_fifo_wrptr_inc                                                                                                                                        ; 4     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|nios2_cpu|cpu|the_lms_ctr_nios2_cpu_cpu_nios2_oci|the_lms_ctr_nios2_cpu_cpu_nios2_oci_fifo|the_lms_ctr_nios2_cpu_cpu_nios2_oci_compute_input_tm_cnt                                                                                                                                  ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|nios2_cpu|cpu|the_lms_ctr_nios2_cpu_cpu_nios2_oci|the_lms_ctr_nios2_cpu_cpu_nios2_oci_fifo                                                                                                                                                                                           ; 115   ; 0              ; 65           ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|nios2_cpu|cpu|the_lms_ctr_nios2_cpu_cpu_nios2_oci|the_lms_ctr_nios2_cpu_cpu_nios2_oci_dtrace|lms_ctr_nios2_cpu_cpu_nios2_oci_trc_ctrl_td_mode                                                                                                                                        ; 9     ; 0              ; 6            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|nios2_cpu|cpu|the_lms_ctr_nios2_cpu_cpu_nios2_oci|the_lms_ctr_nios2_cpu_cpu_nios2_oci_dtrace                                                                                                                                                                                         ; 102   ; 0              ; 91           ; 0              ; 72     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|nios2_cpu|cpu|the_lms_ctr_nios2_cpu_cpu_nios2_oci|the_lms_ctr_nios2_cpu_cpu_nios2_oci_itrace                                                                                                                                                                                         ; 24    ; 17             ; 22           ; 17             ; 53     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|nios2_cpu|cpu|the_lms_ctr_nios2_cpu_cpu_nios2_oci|the_lms_ctr_nios2_cpu_cpu_nios2_oci_dbrk                                                                                                                                                                                           ; 87    ; 0              ; 0            ; 0              ; 91     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|nios2_cpu|cpu|the_lms_ctr_nios2_cpu_cpu_nios2_oci|the_lms_ctr_nios2_cpu_cpu_nios2_oci_xbrk                                                                                                                                                                                           ; 53    ; 5              ; 50           ; 5              ; 6      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|nios2_cpu|cpu|the_lms_ctr_nios2_cpu_cpu_nios2_oci|the_lms_ctr_nios2_cpu_cpu_nios2_oci_break                                                                                                                                                                                          ; 51    ; 36             ; 6            ; 36             ; 71     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|nios2_cpu|cpu|the_lms_ctr_nios2_cpu_cpu_nios2_oci|the_lms_ctr_nios2_cpu_cpu_nios2_oci_debug                                                                                                                                                                                          ; 50    ; 1              ; 30           ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|nios2_cpu|cpu|the_lms_ctr_nios2_cpu_cpu_nios2_oci                                                                                                                                                                                                                                    ; 154   ; 0              ; 0            ; 0              ; 69     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|nios2_cpu|cpu|lms_ctr_nios2_cpu_cpu_register_bank_b|the_altsyncram|auto_generated                                                                                                                                                                                                    ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|nios2_cpu|cpu|lms_ctr_nios2_cpu_cpu_register_bank_b                                                                                                                                                                                                                                  ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|nios2_cpu|cpu|lms_ctr_nios2_cpu_cpu_register_bank_a|the_altsyncram|auto_generated                                                                                                                                                                                                    ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|nios2_cpu|cpu|lms_ctr_nios2_cpu_cpu_register_bank_a                                                                                                                                                                                                                                  ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|nios2_cpu|cpu|the_lms_ctr_nios2_cpu_cpu_test_bench                                                                                                                                                                                                                                   ; 429   ; 3              ; 395          ; 3              ; 33     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|nios2_cpu|cpu                                                                                                                                                                                                                                                                        ; 181   ; 0              ; 28           ; 0              ; 234    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|nios2_cpu                                                                                                                                                                                                                                                                            ; 181   ; 3              ; 0            ; 3              ; 234    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|lms_ctr_gpio                                                                                                                                                                                                                                                                         ; 39    ; 28             ; 28           ; 28             ; 36     ; 28              ; 28            ; 28              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|leds                                                                                                                                                                                                                                                                                 ; 38    ; 24             ; 24           ; 24             ; 40     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|i2c_opencores_0|i2c_master_top_inst|byte_controller|bit_controller                                                                                                                                                                                                                   ; 27    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|i2c_opencores_0|i2c_master_top_inst|byte_controller                                                                                                                                                                                                                                  ; 35    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|i2c_opencores_0|i2c_master_top_inst                                                                                                                                                                                                                                                  ; 19    ; 1              ; 0            ; 1              ; 14     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|i2c_opencores_0                                                                                                                                                                                                                                                                      ; 15    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 2     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0|av_fifo_int_0                                                                                                                                                                                                                                                                        ; 73    ; 0              ; 0            ; 0              ; 67     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst42|u0                                                                                                                                                                                                                                                                                      ; 46    ; 2              ; 0            ; 2              ; 60     ; 2               ; 2             ; 2               ; 2     ; 0              ; 0            ; 0                ; 0                 ;
; inst42                                                                                                                                                                                                                                                                                         ; 44    ; 8              ; 0            ; 8              ; 58     ; 8               ; 8             ; 8               ; 2     ; 0              ; 0            ; 0                ; 0                 ;
; inst24|fsm                                                                                                                                                                                                                                                                                     ; 30    ; 0              ; 5            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst24                                                                                                                                                                                                                                                                                         ; 24    ; 64             ; 0            ; 64             ; 224    ; 64              ; 64            ; 64              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
