# Unidade Lógica Aritmética

Projeto desenvolvido para a disciplina de Sistemas Digitais, utilizando VHDL (linguagem de descrição de hardware) para simular uma 
Unidade Lógica Aritmética simples de um processador em um FPGA

Data: 28/03/2016
