TimeQuest Timing Analyzer report for OnePunchCPU
Thu Jun 16 11:29:01 2016
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clock'
 12. Slow Model Setup: 'cpu_clock'
 13. Slow Model Hold: 'cpu_clock'
 14. Slow Model Hold: 'clock'
 15. Slow Model Minimum Pulse Width: 'clock'
 16. Slow Model Minimum Pulse Width: 'cpu_clock'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Fast Model Setup Summary
 24. Fast Model Hold Summary
 25. Fast Model Recovery Summary
 26. Fast Model Removal Summary
 27. Fast Model Minimum Pulse Width Summary
 28. Fast Model Setup: 'clock'
 29. Fast Model Setup: 'cpu_clock'
 30. Fast Model Hold: 'cpu_clock'
 31. Fast Model Hold: 'clock'
 32. Fast Model Minimum Pulse Width: 'clock'
 33. Fast Model Minimum Pulse Width: 'cpu_clock'
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Propagation Delay
 39. Minimum Propagation Delay
 40. Multicorner Timing Analysis Summary
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Progagation Delay
 46. Minimum Progagation Delay
 47. Setup Transfers
 48. Hold Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths
 52. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; OnePunchCPU                                        ;
; Device Family      ; Cyclone II                                         ;
; Device Name        ; EP2C35F672C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Unavailable                                        ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets       ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock }     ;
; cpu_clock  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { cpu_clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------+


+------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                    ;
+-------------+-----------------+------------+---------------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name ; Note                                                          ;
+-------------+-----------------+------------+---------------------------------------------------------------+
; 30.4 MHz    ; 30.4 MHz        ; clock      ;                                                               ;
; 1392.76 MHz ; 420.17 MHz      ; cpu_clock  ; limit due to minimum period restriction (max I/O toggle rate) ;
+-------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------+
; Slow Model Setup Summary            ;
+-----------+---------+---------------+
; Clock     ; Slack   ; End Point TNS ;
+-----------+---------+---------------+
; clock     ; -21.312 ; -20033.607    ;
; cpu_clock ; 0.282   ; 0.000         ;
+-----------+---------+---------------+


+------------------------------------+
; Slow Model Hold Summary            ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; cpu_clock ; -2.519 ; -2.519        ;
; clock     ; -0.799 ; -9.196        ;
+-----------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-----------+--------+-------------------+
; Clock     ; Slack  ; End Point TNS     ;
+-----------+--------+-------------------+
; clock     ; -2.000 ; -1153.076         ;
; cpu_clock ; -1.380 ; -4.380            ;
+-----------+--------+-------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock'                                                                                                                                                                                                                    ;
+---------+----------------------------------------------------------------------------------------------------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                                        ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------------------------------------------------------------------------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -21.312 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg0 ; sc_cpu:cpu|dff32:ip|q[21] ; clock        ; clock       ; 1.000        ; 0.067      ; 22.415     ;
; -21.312 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg1 ; sc_cpu:cpu|dff32:ip|q[21] ; clock        ; clock       ; 1.000        ; 0.067      ; 22.415     ;
; -21.312 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg2 ; sc_cpu:cpu|dff32:ip|q[21] ; clock        ; clock       ; 1.000        ; 0.067      ; 22.415     ;
; -21.312 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg3 ; sc_cpu:cpu|dff32:ip|q[21] ; clock        ; clock       ; 1.000        ; 0.067      ; 22.415     ;
; -21.312 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg4 ; sc_cpu:cpu|dff32:ip|q[21] ; clock        ; clock       ; 1.000        ; 0.067      ; 22.415     ;
; -21.312 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg5 ; sc_cpu:cpu|dff32:ip|q[21] ; clock        ; clock       ; 1.000        ; 0.067      ; 22.415     ;
; -21.251 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg0 ; sc_cpu:cpu|dff32:ip|q[14] ; clock        ; clock       ; 1.000        ; 0.075      ; 22.362     ;
; -21.251 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg1 ; sc_cpu:cpu|dff32:ip|q[14] ; clock        ; clock       ; 1.000        ; 0.075      ; 22.362     ;
; -21.251 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg2 ; sc_cpu:cpu|dff32:ip|q[14] ; clock        ; clock       ; 1.000        ; 0.075      ; 22.362     ;
; -21.251 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg3 ; sc_cpu:cpu|dff32:ip|q[14] ; clock        ; clock       ; 1.000        ; 0.075      ; 22.362     ;
; -21.251 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg4 ; sc_cpu:cpu|dff32:ip|q[14] ; clock        ; clock       ; 1.000        ; 0.075      ; 22.362     ;
; -21.251 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg5 ; sc_cpu:cpu|dff32:ip|q[14] ; clock        ; clock       ; 1.000        ; 0.075      ; 22.362     ;
; -21.201 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg0 ; sc_cpu:cpu|dff32:ip|q[19] ; clock        ; clock       ; 1.000        ; 0.074      ; 22.311     ;
; -21.201 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg1 ; sc_cpu:cpu|dff32:ip|q[19] ; clock        ; clock       ; 1.000        ; 0.074      ; 22.311     ;
; -21.201 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg2 ; sc_cpu:cpu|dff32:ip|q[19] ; clock        ; clock       ; 1.000        ; 0.074      ; 22.311     ;
; -21.201 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg3 ; sc_cpu:cpu|dff32:ip|q[19] ; clock        ; clock       ; 1.000        ; 0.074      ; 22.311     ;
; -21.201 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg4 ; sc_cpu:cpu|dff32:ip|q[19] ; clock        ; clock       ; 1.000        ; 0.074      ; 22.311     ;
; -21.201 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg5 ; sc_cpu:cpu|dff32:ip|q[19] ; clock        ; clock       ; 1.000        ; 0.074      ; 22.311     ;
; -21.195 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg0 ; sc_cpu:cpu|dff32:ip|q[22] ; clock        ; clock       ; 1.000        ; 0.075      ; 22.306     ;
; -21.195 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg1 ; sc_cpu:cpu|dff32:ip|q[22] ; clock        ; clock       ; 1.000        ; 0.075      ; 22.306     ;
; -21.195 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg2 ; sc_cpu:cpu|dff32:ip|q[22] ; clock        ; clock       ; 1.000        ; 0.075      ; 22.306     ;
; -21.195 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg3 ; sc_cpu:cpu|dff32:ip|q[22] ; clock        ; clock       ; 1.000        ; 0.075      ; 22.306     ;
; -21.195 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg4 ; sc_cpu:cpu|dff32:ip|q[22] ; clock        ; clock       ; 1.000        ; 0.075      ; 22.306     ;
; -21.195 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg5 ; sc_cpu:cpu|dff32:ip|q[22] ; clock        ; clock       ; 1.000        ; 0.075      ; 22.306     ;
; -21.163 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg0 ; sc_cpu:cpu|dff32:ip|q[7]  ; clock        ; clock       ; 1.000        ; 0.059      ; 22.258     ;
; -21.163 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg1 ; sc_cpu:cpu|dff32:ip|q[7]  ; clock        ; clock       ; 1.000        ; 0.059      ; 22.258     ;
; -21.163 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg2 ; sc_cpu:cpu|dff32:ip|q[7]  ; clock        ; clock       ; 1.000        ; 0.059      ; 22.258     ;
; -21.163 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg3 ; sc_cpu:cpu|dff32:ip|q[7]  ; clock        ; clock       ; 1.000        ; 0.059      ; 22.258     ;
; -21.163 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg4 ; sc_cpu:cpu|dff32:ip|q[7]  ; clock        ; clock       ; 1.000        ; 0.059      ; 22.258     ;
; -21.163 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg5 ; sc_cpu:cpu|dff32:ip|q[7]  ; clock        ; clock       ; 1.000        ; 0.059      ; 22.258     ;
; -21.125 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg0 ; sc_cpu:cpu|dff32:ip|q[25] ; clock        ; clock       ; 1.000        ; 0.067      ; 22.228     ;
; -21.125 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg1 ; sc_cpu:cpu|dff32:ip|q[25] ; clock        ; clock       ; 1.000        ; 0.067      ; 22.228     ;
; -21.125 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg2 ; sc_cpu:cpu|dff32:ip|q[25] ; clock        ; clock       ; 1.000        ; 0.067      ; 22.228     ;
; -21.125 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg3 ; sc_cpu:cpu|dff32:ip|q[25] ; clock        ; clock       ; 1.000        ; 0.067      ; 22.228     ;
; -21.125 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg4 ; sc_cpu:cpu|dff32:ip|q[25] ; clock        ; clock       ; 1.000        ; 0.067      ; 22.228     ;
; -21.125 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg5 ; sc_cpu:cpu|dff32:ip|q[25] ; clock        ; clock       ; 1.000        ; 0.067      ; 22.228     ;
; -21.111 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg0 ; sc_cpu:cpu|dff32:ip|q[18] ; clock        ; clock       ; 1.000        ; 0.068      ; 22.215     ;
; -21.111 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg1 ; sc_cpu:cpu|dff32:ip|q[18] ; clock        ; clock       ; 1.000        ; 0.068      ; 22.215     ;
; -21.111 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg2 ; sc_cpu:cpu|dff32:ip|q[18] ; clock        ; clock       ; 1.000        ; 0.068      ; 22.215     ;
; -21.111 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg3 ; sc_cpu:cpu|dff32:ip|q[18] ; clock        ; clock       ; 1.000        ; 0.068      ; 22.215     ;
; -21.111 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg4 ; sc_cpu:cpu|dff32:ip|q[18] ; clock        ; clock       ; 1.000        ; 0.068      ; 22.215     ;
; -21.111 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg5 ; sc_cpu:cpu|dff32:ip|q[18] ; clock        ; clock       ; 1.000        ; 0.068      ; 22.215     ;
; -21.108 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg0 ; sc_cpu:cpu|dff32:ip|q[26] ; clock        ; clock       ; 1.000        ; 0.068      ; 22.212     ;
; -21.108 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg1 ; sc_cpu:cpu|dff32:ip|q[26] ; clock        ; clock       ; 1.000        ; 0.068      ; 22.212     ;
; -21.108 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg2 ; sc_cpu:cpu|dff32:ip|q[26] ; clock        ; clock       ; 1.000        ; 0.068      ; 22.212     ;
; -21.108 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg3 ; sc_cpu:cpu|dff32:ip|q[26] ; clock        ; clock       ; 1.000        ; 0.068      ; 22.212     ;
; -21.108 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg4 ; sc_cpu:cpu|dff32:ip|q[26] ; clock        ; clock       ; 1.000        ; 0.068      ; 22.212     ;
; -21.108 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg5 ; sc_cpu:cpu|dff32:ip|q[26] ; clock        ; clock       ; 1.000        ; 0.068      ; 22.212     ;
; -21.107 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg0 ; sc_cpu:cpu|dff32:ip|q[4]  ; clock        ; clock       ; 1.000        ; 0.074      ; 22.217     ;
; -21.107 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg1 ; sc_cpu:cpu|dff32:ip|q[4]  ; clock        ; clock       ; 1.000        ; 0.074      ; 22.217     ;
; -21.107 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg2 ; sc_cpu:cpu|dff32:ip|q[4]  ; clock        ; clock       ; 1.000        ; 0.074      ; 22.217     ;
; -21.107 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg3 ; sc_cpu:cpu|dff32:ip|q[4]  ; clock        ; clock       ; 1.000        ; 0.074      ; 22.217     ;
; -21.107 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg4 ; sc_cpu:cpu|dff32:ip|q[4]  ; clock        ; clock       ; 1.000        ; 0.074      ; 22.217     ;
; -21.107 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg5 ; sc_cpu:cpu|dff32:ip|q[4]  ; clock        ; clock       ; 1.000        ; 0.074      ; 22.217     ;
; -21.103 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg0 ; sc_cpu:cpu|dff32:ip|q[8]  ; clock        ; clock       ; 1.000        ; 0.074      ; 22.213     ;
; -21.103 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg1 ; sc_cpu:cpu|dff32:ip|q[8]  ; clock        ; clock       ; 1.000        ; 0.074      ; 22.213     ;
; -21.103 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg2 ; sc_cpu:cpu|dff32:ip|q[8]  ; clock        ; clock       ; 1.000        ; 0.074      ; 22.213     ;
; -21.103 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg3 ; sc_cpu:cpu|dff32:ip|q[8]  ; clock        ; clock       ; 1.000        ; 0.074      ; 22.213     ;
; -21.103 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg4 ; sc_cpu:cpu|dff32:ip|q[8]  ; clock        ; clock       ; 1.000        ; 0.074      ; 22.213     ;
; -21.103 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg5 ; sc_cpu:cpu|dff32:ip|q[8]  ; clock        ; clock       ; 1.000        ; 0.074      ; 22.213     ;
; -21.096 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg0 ; sc_cpu:cpu|dff32:ip|q[20] ; clock        ; clock       ; 1.000        ; 0.074      ; 22.206     ;
; -21.096 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg1 ; sc_cpu:cpu|dff32:ip|q[20] ; clock        ; clock       ; 1.000        ; 0.074      ; 22.206     ;
; -21.096 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg2 ; sc_cpu:cpu|dff32:ip|q[20] ; clock        ; clock       ; 1.000        ; 0.074      ; 22.206     ;
; -21.096 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg3 ; sc_cpu:cpu|dff32:ip|q[20] ; clock        ; clock       ; 1.000        ; 0.074      ; 22.206     ;
; -21.096 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg4 ; sc_cpu:cpu|dff32:ip|q[20] ; clock        ; clock       ; 1.000        ; 0.074      ; 22.206     ;
; -21.096 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg5 ; sc_cpu:cpu|dff32:ip|q[20] ; clock        ; clock       ; 1.000        ; 0.074      ; 22.206     ;
; -21.091 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg0 ; sc_cpu:cpu|dff32:ip|q[15] ; clock        ; clock       ; 1.000        ; 0.075      ; 22.202     ;
; -21.091 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg1 ; sc_cpu:cpu|dff32:ip|q[15] ; clock        ; clock       ; 1.000        ; 0.075      ; 22.202     ;
; -21.091 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg2 ; sc_cpu:cpu|dff32:ip|q[15] ; clock        ; clock       ; 1.000        ; 0.075      ; 22.202     ;
; -21.091 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg3 ; sc_cpu:cpu|dff32:ip|q[15] ; clock        ; clock       ; 1.000        ; 0.075      ; 22.202     ;
; -21.091 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg4 ; sc_cpu:cpu|dff32:ip|q[15] ; clock        ; clock       ; 1.000        ; 0.075      ; 22.202     ;
; -21.091 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg5 ; sc_cpu:cpu|dff32:ip|q[15] ; clock        ; clock       ; 1.000        ; 0.075      ; 22.202     ;
; -21.090 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg0 ; sc_cpu:cpu|dff32:ip|q[10] ; clock        ; clock       ; 1.000        ; 0.075      ; 22.201     ;
; -21.090 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg1 ; sc_cpu:cpu|dff32:ip|q[10] ; clock        ; clock       ; 1.000        ; 0.075      ; 22.201     ;
; -21.090 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg2 ; sc_cpu:cpu|dff32:ip|q[10] ; clock        ; clock       ; 1.000        ; 0.075      ; 22.201     ;
; -21.090 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg3 ; sc_cpu:cpu|dff32:ip|q[10] ; clock        ; clock       ; 1.000        ; 0.075      ; 22.201     ;
; -21.090 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg4 ; sc_cpu:cpu|dff32:ip|q[10] ; clock        ; clock       ; 1.000        ; 0.075      ; 22.201     ;
; -21.090 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg5 ; sc_cpu:cpu|dff32:ip|q[10] ; clock        ; clock       ; 1.000        ; 0.075      ; 22.201     ;
; -21.067 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg0 ; sc_cpu:cpu|dff32:ip|q[5]  ; clock        ; clock       ; 1.000        ; 0.059      ; 22.162     ;
; -21.067 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg1 ; sc_cpu:cpu|dff32:ip|q[5]  ; clock        ; clock       ; 1.000        ; 0.059      ; 22.162     ;
; -21.067 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg2 ; sc_cpu:cpu|dff32:ip|q[5]  ; clock        ; clock       ; 1.000        ; 0.059      ; 22.162     ;
; -21.067 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg3 ; sc_cpu:cpu|dff32:ip|q[5]  ; clock        ; clock       ; 1.000        ; 0.059      ; 22.162     ;
; -21.067 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg4 ; sc_cpu:cpu|dff32:ip|q[5]  ; clock        ; clock       ; 1.000        ; 0.059      ; 22.162     ;
; -21.067 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg5 ; sc_cpu:cpu|dff32:ip|q[5]  ; clock        ; clock       ; 1.000        ; 0.059      ; 22.162     ;
; -21.059 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg0 ; sc_cpu:cpu|dff32:ip|q[17] ; clock        ; clock       ; 1.000        ; 0.068      ; 22.163     ;
; -21.059 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg1 ; sc_cpu:cpu|dff32:ip|q[17] ; clock        ; clock       ; 1.000        ; 0.068      ; 22.163     ;
; -21.059 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg2 ; sc_cpu:cpu|dff32:ip|q[17] ; clock        ; clock       ; 1.000        ; 0.068      ; 22.163     ;
; -21.059 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg3 ; sc_cpu:cpu|dff32:ip|q[17] ; clock        ; clock       ; 1.000        ; 0.068      ; 22.163     ;
; -21.059 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg4 ; sc_cpu:cpu|dff32:ip|q[17] ; clock        ; clock       ; 1.000        ; 0.068      ; 22.163     ;
; -21.059 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg5 ; sc_cpu:cpu|dff32:ip|q[17] ; clock        ; clock       ; 1.000        ; 0.068      ; 22.163     ;
; -21.042 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg0 ; sc_cpu:cpu|dff32:ip|q[2]  ; clock        ; clock       ; 1.000        ; 0.067      ; 22.145     ;
; -21.042 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg1 ; sc_cpu:cpu|dff32:ip|q[2]  ; clock        ; clock       ; 1.000        ; 0.067      ; 22.145     ;
; -21.042 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg2 ; sc_cpu:cpu|dff32:ip|q[2]  ; clock        ; clock       ; 1.000        ; 0.067      ; 22.145     ;
; -21.042 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg3 ; sc_cpu:cpu|dff32:ip|q[2]  ; clock        ; clock       ; 1.000        ; 0.067      ; 22.145     ;
; -21.042 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg4 ; sc_cpu:cpu|dff32:ip|q[2]  ; clock        ; clock       ; 1.000        ; 0.067      ; 22.145     ;
; -21.042 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg5 ; sc_cpu:cpu|dff32:ip|q[2]  ; clock        ; clock       ; 1.000        ; 0.067      ; 22.145     ;
; -21.031 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg0 ; sc_cpu:cpu|dff32:ip|q[6]  ; clock        ; clock       ; 1.000        ; 0.059      ; 22.126     ;
; -21.031 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg1 ; sc_cpu:cpu|dff32:ip|q[6]  ; clock        ; clock       ; 1.000        ; 0.059      ; 22.126     ;
; -21.031 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg2 ; sc_cpu:cpu|dff32:ip|q[6]  ; clock        ; clock       ; 1.000        ; 0.059      ; 22.126     ;
; -21.031 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg3 ; sc_cpu:cpu|dff32:ip|q[6]  ; clock        ; clock       ; 1.000        ; 0.059      ; 22.126     ;
+---------+----------------------------------------------------------------------------------------------------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'cpu_clock'                                                                     ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 0.282 ; cnt1      ; mem_clk ; cpu_clock    ; cpu_clock   ; 1.000        ; 0.347      ; 1.101      ;
; 0.379 ; mem_clk   ; mem_clk ; cpu_clock    ; cpu_clock   ; 1.000        ; 0.000      ; 0.657      ;
; 2.789 ; clock     ; clock   ; clock        ; cpu_clock   ; 0.500        ; 2.660      ; 0.657      ;
; 3.289 ; clock     ; clock   ; clock        ; cpu_clock   ; 1.000        ; 2.660      ; 0.657      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'cpu_clock'                                                                       ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -2.519 ; clock     ; clock   ; clock        ; cpu_clock   ; 0.000        ; 2.660      ; 0.657      ;
; -2.019 ; clock     ; clock   ; clock        ; cpu_clock   ; -0.500       ; 2.660      ; 0.657      ;
; 0.391  ; mem_clk   ; mem_clk ; cpu_clock    ; cpu_clock   ; 0.000        ; 0.000      ; 0.657      ;
; 0.488  ; cnt1      ; mem_clk ; cpu_clock    ; cpu_clock   ; 0.000        ; 0.347      ; 1.101      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock'                                                                                                                                                                                                                                                                                                                               ;
+--------+------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                          ; To Node                                                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.799 ; clock                                                                                                                              ; sc_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_3uf1:auto_generated|ram_block1a0~porta_we_reg      ; clock        ; clock       ; 0.000        ; 3.720      ; 3.405      ;
; -0.755 ; clock                                                                                                                              ; sc_datamem:dmem|lcdreg[3][2]                                                                                                       ; clock        ; clock       ; 0.000        ; 3.666      ; 3.427      ;
; -0.755 ; clock                                                                                                                              ; sc_datamem:dmem|lcdreg[3][4]                                                                                                       ; clock        ; clock       ; 0.000        ; 3.666      ; 3.427      ;
; -0.755 ; clock                                                                                                                              ; sc_datamem:dmem|lcdreg[3][0]                                                                                                       ; clock        ; clock       ; 0.000        ; 3.666      ; 3.427      ;
; -0.743 ; clock                                                                                                                              ; sc_datamem:dmem|lcdreg[1][7]                                                                                                       ; clock        ; clock       ; 0.000        ; 3.666      ; 3.439      ;
; -0.569 ; clock                                                                                                                              ; sc_datamem:dmem|lcdreg[3][5]                                                                                                       ; clock        ; clock       ; 0.000        ; 3.666      ; 3.613      ;
; -0.569 ; clock                                                                                                                              ; sc_datamem:dmem|lcdreg[3][6]                                                                                                       ; clock        ; clock       ; 0.000        ; 3.666      ; 3.613      ;
; -0.331 ; clock                                                                                                                              ; sc_datamem:dmem|lcdreg[3][1]                                                                                                       ; clock        ; clock       ; 0.000        ; 3.666      ; 3.851      ;
; -0.324 ; clock                                                                                                                              ; sc_datamem:dmem|lcdreg[2][1]                                                                                                       ; clock        ; clock       ; 0.000        ; 3.660      ; 3.852      ;
; -0.299 ; clock                                                                                                                              ; sc_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_3uf1:auto_generated|ram_block1a0~porta_we_reg      ; clock        ; clock       ; -0.500       ; 3.720      ; 3.405      ;
; -0.291 ; clock                                                                                                                              ; sc_datamem:dmem|lcdreg[1][2]                                                                                                       ; clock        ; clock       ; 0.000        ; 3.666      ; 3.891      ;
; -0.259 ; clock                                                                                                                              ; sc_datamem:dmem|lcdreg[3][3]                                                                                                       ; clock        ; clock       ; 0.000        ; 3.661      ; 3.918      ;
; -0.255 ; clock                                                                                                                              ; sc_datamem:dmem|lcdreg[3][2]                                                                                                       ; clock        ; clock       ; -0.500       ; 3.666      ; 3.427      ;
; -0.255 ; clock                                                                                                                              ; sc_datamem:dmem|lcdreg[3][4]                                                                                                       ; clock        ; clock       ; -0.500       ; 3.666      ; 3.427      ;
; -0.255 ; clock                                                                                                                              ; sc_datamem:dmem|lcdreg[3][0]                                                                                                       ; clock        ; clock       ; -0.500       ; 3.666      ; 3.427      ;
; -0.251 ; clock                                                                                                                              ; sc_datamem:dmem|lcdreg[2][3]                                                                                                       ; clock        ; clock       ; 0.000        ; 3.655      ; 3.920      ;
; -0.251 ; clock                                                                                                                              ; sc_datamem:dmem|lcdreg[2][2]                                                                                                       ; clock        ; clock       ; 0.000        ; 3.655      ; 3.920      ;
; -0.248 ; clock                                                                                                                              ; sc_datamem:dmem|lcdreg[3][7]                                                                                                       ; clock        ; clock       ; 0.000        ; 3.638      ; 3.906      ;
; -0.243 ; clock                                                                                                                              ; sc_datamem:dmem|lcdreg[1][7]                                                                                                       ; clock        ; clock       ; -0.500       ; 3.666      ; 3.439      ;
; -0.234 ; clock                                                                                                                              ; sc_datamem:dmem|lcdreg[2][7]                                                                                                       ; clock        ; clock       ; 0.000        ; 3.638      ; 3.920      ;
; -0.233 ; clock                                                                                                                              ; sc_datamem:dmem|lcdreg[1][5]                                                                                                       ; clock        ; clock       ; 0.000        ; 3.655      ; 3.938      ;
; -0.233 ; clock                                                                                                                              ; sc_datamem:dmem|lcdreg[1][3]                                                                                                       ; clock        ; clock       ; 0.000        ; 3.655      ; 3.938      ;
; -0.233 ; clock                                                                                                                              ; sc_datamem:dmem|lcdreg[1][4]                                                                                                       ; clock        ; clock       ; 0.000        ; 3.655      ; 3.938      ;
; -0.233 ; clock                                                                                                                              ; sc_datamem:dmem|lcdreg[1][0]                                                                                                       ; clock        ; clock       ; 0.000        ; 3.655      ; 3.938      ;
; -0.232 ; clock                                                                                                                              ; sc_datamem:dmem|lcdreg[2][5]                                                                                                       ; clock        ; clock       ; 0.000        ; 3.638      ; 3.922      ;
; -0.232 ; clock                                                                                                                              ; sc_datamem:dmem|lcdreg[2][0]                                                                                                       ; clock        ; clock       ; 0.000        ; 3.638      ; 3.922      ;
; -0.232 ; clock                                                                                                                              ; sc_datamem:dmem|lcdreg[2][6]                                                                                                       ; clock        ; clock       ; 0.000        ; 3.638      ; 3.922      ;
; -0.224 ; clock                                                                                                                              ; sc_datamem:dmem|lcdreg[2][4]                                                                                                       ; clock        ; clock       ; 0.000        ; 3.647      ; 3.939      ;
; -0.191 ; clock                                                                                                                              ; sc_datamem:dmem|lcdreg[1][6]                                                                                                       ; clock        ; clock       ; 0.000        ; 3.638      ; 3.963      ;
; -0.069 ; clock                                                                                                                              ; sc_datamem:dmem|lcdreg[3][5]                                                                                                       ; clock        ; clock       ; -0.500       ; 3.666      ; 3.613      ;
; -0.069 ; clock                                                                                                                              ; sc_datamem:dmem|lcdreg[3][6]                                                                                                       ; clock        ; clock       ; -0.500       ; 3.666      ; 3.613      ;
; -0.019 ; clock                                                                                                                              ; sc_datamem:dmem|lcdreg[1][1]                                                                                                       ; clock        ; clock       ; 0.000        ; 3.660      ; 4.157      ;
; 0.169  ; clock                                                                                                                              ; sc_datamem:dmem|lcdreg[3][1]                                                                                                       ; clock        ; clock       ; -0.500       ; 3.666      ; 3.851      ;
; 0.176  ; clock                                                                                                                              ; sc_datamem:dmem|lcdreg[2][1]                                                                                                       ; clock        ; clock       ; -0.500       ; 3.660      ; 3.852      ;
; 0.209  ; clock                                                                                                                              ; sc_datamem:dmem|lcdreg[1][2]                                                                                                       ; clock        ; clock       ; -0.500       ; 3.666      ; 3.891      ;
; 0.241  ; clock                                                                                                                              ; sc_datamem:dmem|lcdreg[3][3]                                                                                                       ; clock        ; clock       ; -0.500       ; 3.661      ; 3.918      ;
; 0.249  ; clock                                                                                                                              ; sc_datamem:dmem|lcdreg[2][3]                                                                                                       ; clock        ; clock       ; -0.500       ; 3.655      ; 3.920      ;
; 0.249  ; clock                                                                                                                              ; sc_datamem:dmem|lcdreg[2][2]                                                                                                       ; clock        ; clock       ; -0.500       ; 3.655      ; 3.920      ;
; 0.252  ; clock                                                                                                                              ; sc_datamem:dmem|lcdreg[3][7]                                                                                                       ; clock        ; clock       ; -0.500       ; 3.638      ; 3.906      ;
; 0.266  ; clock                                                                                                                              ; sc_datamem:dmem|lcdreg[2][7]                                                                                                       ; clock        ; clock       ; -0.500       ; 3.638      ; 3.920      ;
; 0.267  ; clock                                                                                                                              ; sc_datamem:dmem|lcdreg[1][5]                                                                                                       ; clock        ; clock       ; -0.500       ; 3.655      ; 3.938      ;
; 0.267  ; clock                                                                                                                              ; sc_datamem:dmem|lcdreg[1][3]                                                                                                       ; clock        ; clock       ; -0.500       ; 3.655      ; 3.938      ;
; 0.267  ; clock                                                                                                                              ; sc_datamem:dmem|lcdreg[1][4]                                                                                                       ; clock        ; clock       ; -0.500       ; 3.655      ; 3.938      ;
; 0.267  ; clock                                                                                                                              ; sc_datamem:dmem|lcdreg[1][0]                                                                                                       ; clock        ; clock       ; -0.500       ; 3.655      ; 3.938      ;
; 0.268  ; clock                                                                                                                              ; sc_datamem:dmem|lcdreg[2][5]                                                                                                       ; clock        ; clock       ; -0.500       ; 3.638      ; 3.922      ;
; 0.268  ; clock                                                                                                                              ; sc_datamem:dmem|lcdreg[2][0]                                                                                                       ; clock        ; clock       ; -0.500       ; 3.638      ; 3.922      ;
; 0.268  ; clock                                                                                                                              ; sc_datamem:dmem|lcdreg[2][6]                                                                                                       ; clock        ; clock       ; -0.500       ; 3.638      ; 3.922      ;
; 0.276  ; clock                                                                                                                              ; sc_datamem:dmem|lcdreg[2][4]                                                                                                       ; clock        ; clock       ; -0.500       ; 3.647      ; 3.939      ;
; 0.309  ; clock                                                                                                                              ; sc_datamem:dmem|lcdreg[1][6]                                                                                                       ; clock        ; clock       ; -0.500       ; 3.638      ; 3.963      ;
; 0.481  ; clock                                                                                                                              ; sc_datamem:dmem|lcdreg[1][1]                                                                                                       ; clock        ; clock       ; -0.500       ; 3.660      ; 4.157      ;
; 1.738  ; sc_cpu:cpu|dff32:ip|q[0]                                                                                                           ; sc_cpu:cpu|regfile:rf|register[6][0]                                                                                               ; clock        ; clock       ; 0.000        ; 0.004      ; 2.008      ;
; 1.862  ; sc_cpu:cpu|dff32:ip|q[4]                                                                                                           ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg2   ; clock        ; clock       ; 0.000        ; -0.074     ; 2.022      ;
; 2.059  ; sc_cpu:cpu|dff32:ip|q[1]                                                                                                           ; sc_cpu:cpu|regfile:rf|register[15][1]                                                                                              ; clock        ; clock       ; 0.000        ; 0.007      ; 2.332      ;
; 2.309  ; sc_cpu:cpu|dff32:ip|q[0]                                                                                                           ; sc_cpu:cpu|regfile:rf|register[19][0]                                                                                              ; clock        ; clock       ; 0.000        ; 0.021      ; 2.596      ;
; 2.310  ; sc_cpu:cpu|dff32:ip|q[0]                                                                                                           ; sc_cpu:cpu|regfile:rf|register[31][0]                                                                                              ; clock        ; clock       ; 0.000        ; 0.021      ; 2.597      ;
; 2.373  ; sc_cpu:cpu|dff32:ip|q[7]                                                                                                           ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg5   ; clock        ; clock       ; 0.000        ; -0.059     ; 2.548      ;
; 2.390  ; sc_cpu:cpu|dff32:ip|q[3]                                                                                                           ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg1   ; clock        ; clock       ; 0.000        ; -0.088     ; 2.536      ;
; 2.397  ; sc_cpu:cpu|dff32:ip|q[26]                                                                                                          ; sc_cpu:cpu|dff32:ip|q[26]                                                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 2.663      ;
; 2.400  ; sc_cpu:cpu|dff32:ip|q[0]                                                                                                           ; sc_cpu:cpu|regfile:rf|register[29][0]                                                                                              ; clock        ; clock       ; 0.000        ; 0.014      ; 2.680      ;
; 2.405  ; sc_cpu:cpu|dff32:ip|q[0]                                                                                                           ; sc_cpu:cpu|regfile:rf|register[24][0]                                                                                              ; clock        ; clock       ; 0.000        ; 0.014      ; 2.685      ;
; 2.405  ; sc_cpu:cpu|dff32:ip|q[31]                                                                                                          ; sc_cpu:cpu|dff32:ip|q[31]                                                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 2.671      ;
; 2.429  ; sc_cpu:cpu|dff32:ip|q[0]                                                                                                           ; sc_cpu:cpu|regfile:rf|register[8][0]                                                                                               ; clock        ; clock       ; 0.000        ; 0.016      ; 2.711      ;
; 2.430  ; sc_cpu:cpu|dff32:ip|q[0]                                                                                                           ; sc_cpu:cpu|regfile:rf|register[11][0]                                                                                              ; clock        ; clock       ; 0.000        ; 0.016      ; 2.712      ;
; 2.432  ; sc_cpu:cpu|regfile:rf|register[3][3]                                                                                               ; sc_datamem:dmem|lcdreg[1][3]                                                                                                       ; clock        ; clock       ; -0.500       ; 0.252      ; 2.450      ;
; 2.441  ; sc_cpu:cpu|dff32:ip|q[0]                                                                                                           ; sc_cpu:cpu|regfile:rf|register[17][0]                                                                                              ; clock        ; clock       ; 0.000        ; 0.007      ; 2.714      ;
; 2.442  ; sc_cpu:cpu|dff32:ip|q[0]                                                                                                           ; sc_cpu:cpu|regfile:rf|register[25][0]                                                                                              ; clock        ; clock       ; 0.000        ; 0.007      ; 2.715      ;
; 2.491  ; sc_cpu:cpu|regfile:rf|register[3][1]                                                                                               ; sc_datamem:dmem|lcdreg[2][1]                                                                                                       ; clock        ; clock       ; -0.500       ; 0.258      ; 2.515      ;
; 2.498  ; sc_cpu:cpu|dff32:ip|q[29]                                                                                                          ; sc_cpu:cpu|dff32:ip|q[29]                                                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 2.764      ;
; 2.530  ; sc_cpu:cpu|dff32:ip|q[0]                                                                                                           ; sc_cpu:cpu|regfile:rf|register[1][0]                                                                                               ; clock        ; clock       ; 0.000        ; 0.020      ; 2.816      ;
; 2.532  ; sc_cpu:cpu|dff32:ip|q[0]                                                                                                           ; sc_cpu:cpu|regfile:rf|register[3][0]                                                                                               ; clock        ; clock       ; 0.000        ; 0.020      ; 2.818      ;
; 2.535  ; sc_cpu:cpu|dff32:ip|q[18]                                                                                                          ; sc_cpu:cpu|regfile:rf|register[15][18]                                                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 2.801      ;
; 2.545  ; sc_cpu:cpu|dff32:ip|q[0]                                                                                                           ; sc_cpu:cpu|regfile:rf|register[28][0]                                                                                              ; clock        ; clock       ; 0.000        ; 0.014      ; 2.825      ;
; 2.549  ; sc_cpu:cpu|dff32:ip|q[0]                                                                                                           ; sc_cpu:cpu|regfile:rf|register[16][0]                                                                                              ; clock        ; clock       ; 0.000        ; 0.014      ; 2.829      ;
; 2.553  ; sc_cpu:cpu|dff32:ip|q[0]                                                                                                           ; sc_cpu:cpu|regfile:rf|register[10][0]                                                                                              ; clock        ; clock       ; 0.000        ; 0.017      ; 2.836      ;
; 2.555  ; sc_cpu:cpu|dff32:ip|q[0]                                                                                                           ; sc_cpu:cpu|regfile:rf|register[9][0]                                                                                               ; clock        ; clock       ; 0.000        ; 0.017      ; 2.838      ;
; 2.562  ; sc_cpu:cpu|dff32:ip|q[0]                                                                                                           ; sc_cpu:cpu|regfile:rf|register[20][0]                                                                                              ; clock        ; clock       ; 0.000        ; 0.032      ; 2.860      ;
; 2.598  ; sc_cpu:cpu|dff32:ip|q[16]                                                                                                          ; sc_cpu:cpu|dff32:ip|q[16]                                                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 2.864      ;
; 2.598  ; sc_cpu:cpu|dff32:ip|q[11]                                                                                                          ; sc_cpu:cpu|dff32:ip|q[11]                                                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 2.864      ;
; 2.614  ; sc_cpu:cpu|dff32:ip|q[17]                                                                                                          ; sc_cpu:cpu|regfile:rf|register[15][17]                                                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 2.880      ;
; 2.643  ; sc_cpu:cpu|dff32:ip|q[31]                                                                                                          ; sc_cpu:cpu|regfile:rf|register[31][31]                                                                                             ; clock        ; clock       ; 0.000        ; 0.021      ; 2.930      ;
; 2.645  ; sc_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_3uf1:auto_generated|ram_block1a0~porta_datain_reg0 ; sc_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_3uf1:auto_generated|ram_block1a0~porta_memory_reg0 ; clock        ; clock       ; 0.000        ; -0.025     ; 2.854      ;
; 2.645  ; sc_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_3uf1:auto_generated|ram_block1a0~porta_datain_reg1 ; sc_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_3uf1:auto_generated|ram_block1a1~porta_memory_reg0 ; clock        ; clock       ; 0.000        ; -0.025     ; 2.854      ;
; 2.645  ; sc_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_3uf1:auto_generated|ram_block1a0~porta_datain_reg2 ; sc_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_3uf1:auto_generated|ram_block1a2~porta_memory_reg0 ; clock        ; clock       ; 0.000        ; -0.025     ; 2.854      ;
; 2.645  ; sc_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_3uf1:auto_generated|ram_block1a0~porta_datain_reg3 ; sc_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_3uf1:auto_generated|ram_block1a3~porta_memory_reg0 ; clock        ; clock       ; 0.000        ; -0.025     ; 2.854      ;
; 2.645  ; sc_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_3uf1:auto_generated|ram_block1a0~porta_datain_reg4 ; sc_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_3uf1:auto_generated|ram_block1a4~porta_memory_reg0 ; clock        ; clock       ; 0.000        ; -0.025     ; 2.854      ;
; 2.645  ; sc_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_3uf1:auto_generated|ram_block1a0~porta_datain_reg5 ; sc_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_3uf1:auto_generated|ram_block1a5~porta_memory_reg0 ; clock        ; clock       ; 0.000        ; -0.025     ; 2.854      ;
; 2.645  ; sc_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_3uf1:auto_generated|ram_block1a0~porta_datain_reg6 ; sc_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_3uf1:auto_generated|ram_block1a6~porta_memory_reg0 ; clock        ; clock       ; 0.000        ; -0.025     ; 2.854      ;
; 2.645  ; sc_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_3uf1:auto_generated|ram_block1a0~porta_datain_reg7 ; sc_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_3uf1:auto_generated|ram_block1a7~porta_memory_reg0 ; clock        ; clock       ; 0.000        ; -0.025     ; 2.854      ;
; 2.648  ; sc_cpu:cpu|dff32:ip|q[0]                                                                                                           ; sc_cpu:cpu|regfile:rf|register[23][0]                                                                                              ; clock        ; clock       ; 0.000        ; 0.008      ; 2.922      ;
; 2.653  ; sc_cpu:cpu|dff32:ip|q[30]                                                                                                          ; sc_cpu:cpu|dff32:ip|q[30]                                                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 2.919      ;
; 2.666  ; sc_cpu:cpu|dff32:ip|q[0]                                                                                                           ; sc_cpu:cpu|regfile:rf|register[13][0]                                                                                              ; clock        ; clock       ; 0.000        ; 0.005      ; 2.937      ;
; 2.666  ; sc_cpu:cpu|dff32:ip|q[0]                                                                                                           ; sc_cpu:cpu|regfile:rf|register[14][0]                                                                                              ; clock        ; clock       ; 0.000        ; 0.005      ; 2.937      ;
; 2.670  ; sc_cpu:cpu|dff32:ip|q[0]                                                                                                           ; sc_cpu:cpu|regfile:rf|register[27][0]                                                                                              ; clock        ; clock       ; 0.000        ; 0.002      ; 2.938      ;
; 2.674  ; sc_cpu:cpu|dff32:ip|q[18]                                                                                                          ; sc_cpu:cpu|dff32:ip|q[18]                                                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 2.940      ;
; 2.678  ; sc_cpu:cpu|dff32:ip|q[0]                                                                                                           ; sc_cpu:cpu|regfile:rf|register[12][0]                                                                                              ; clock        ; clock       ; 0.000        ; 0.007      ; 2.951      ;
; 2.679  ; sc_cpu:cpu|dff32:ip|q[0]                                                                                                           ; sc_cpu:cpu|regfile:rf|register[15][0]                                                                                              ; clock        ; clock       ; 0.000        ; 0.007      ; 2.952      ;
; 2.711  ; sc_cpu:cpu|dff32:ip|q[3]                                                                                                           ; sc_cpu:cpu|dff32:ip|q[3]                                                                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 2.977      ;
; 2.716  ; sc_cpu:cpu|dff32:ip|q[0]                                                                                                           ; sc_cpu:cpu|regfile:rf|register[4][0]                                                                                               ; clock        ; clock       ; 0.000        ; 0.015      ; 2.997      ;
; 2.720  ; sc_cpu:cpu|dff32:ip|q[0]                                                                                                           ; sc_cpu:cpu|regfile:rf|register[7][0]                                                                                               ; clock        ; clock       ; 0.000        ; 0.015      ; 3.001      ;
; 2.778  ; sc_cpu:cpu|dff32:ip|q[24]                                                                                                          ; sc_cpu:cpu|dff32:ip|q[24]                                                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 3.044      ;
+--------+------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock'                                                                                                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; sc_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_3uf1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; sc_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_3uf1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; sc_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_3uf1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; sc_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_3uf1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; sc_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_3uf1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; sc_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_3uf1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; sc_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_3uf1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; sc_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_3uf1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; sc_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_3uf1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; sc_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_3uf1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; sc_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_3uf1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; sc_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_3uf1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; sc_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_3uf1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; sc_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_3uf1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; sc_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_3uf1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; sc_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_3uf1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; sc_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_3uf1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; sc_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_3uf1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; sc_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_3uf1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; sc_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_3uf1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; sc_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_3uf1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; sc_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_3uf1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; sc_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_3uf1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; sc_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_3uf1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; sc_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_3uf1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; sc_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_3uf1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; sc_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_3uf1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; sc_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_3uf1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; sc_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_3uf1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; sc_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_3uf1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; sc_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_3uf1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; sc_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_3uf1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; sc_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_3uf1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; sc_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_3uf1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; sc_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_3uf1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; sc_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_3uf1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; sc_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_3uf1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; sc_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_3uf1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; sc_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_3uf1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; sc_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_3uf1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; sc_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_3uf1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; sc_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_3uf1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; sc_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_3uf1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; sc_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_3uf1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg0    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg0    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg1    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg1    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg2    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg2    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg3    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg3    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg4    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg4    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg5    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg5    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; sc_cpu:cpu|dff32:ip|q[0]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; sc_cpu:cpu|dff32:ip|q[0]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; sc_cpu:cpu|dff32:ip|q[10]                                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; sc_cpu:cpu|dff32:ip|q[10]                                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; sc_cpu:cpu|dff32:ip|q[11]                                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; sc_cpu:cpu|dff32:ip|q[11]                                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; sc_cpu:cpu|dff32:ip|q[12]                                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; sc_cpu:cpu|dff32:ip|q[12]                                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; sc_cpu:cpu|dff32:ip|q[13]                                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; sc_cpu:cpu|dff32:ip|q[13]                                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; sc_cpu:cpu|dff32:ip|q[14]                                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; sc_cpu:cpu|dff32:ip|q[14]                                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; sc_cpu:cpu|dff32:ip|q[15]                                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; sc_cpu:cpu|dff32:ip|q[15]                                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; sc_cpu:cpu|dff32:ip|q[16]                                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; sc_cpu:cpu|dff32:ip|q[16]                                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; sc_cpu:cpu|dff32:ip|q[17]                                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; sc_cpu:cpu|dff32:ip|q[17]                                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; sc_cpu:cpu|dff32:ip|q[18]                                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; sc_cpu:cpu|dff32:ip|q[18]                                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; sc_cpu:cpu|dff32:ip|q[19]                                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; sc_cpu:cpu|dff32:ip|q[19]                                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; sc_cpu:cpu|dff32:ip|q[1]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; sc_cpu:cpu|dff32:ip|q[1]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; sc_cpu:cpu|dff32:ip|q[20]                                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; sc_cpu:cpu|dff32:ip|q[20]                                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; sc_cpu:cpu|dff32:ip|q[21]                                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; sc_cpu:cpu|dff32:ip|q[21]                                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; sc_cpu:cpu|dff32:ip|q[22]                                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; sc_cpu:cpu|dff32:ip|q[22]                                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; sc_cpu:cpu|dff32:ip|q[23]                                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; sc_cpu:cpu|dff32:ip|q[23]                                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; sc_cpu:cpu|dff32:ip|q[24]                                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; sc_cpu:cpu|dff32:ip|q[24]                                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; sc_cpu:cpu|dff32:ip|q[25]                                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; sc_cpu:cpu|dff32:ip|q[25]                                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; sc_cpu:cpu|dff32:ip|q[26]                                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; sc_cpu:cpu|dff32:ip|q[26]                                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; sc_cpu:cpu|dff32:ip|q[27]                                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; sc_cpu:cpu|dff32:ip|q[27]                                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; sc_cpu:cpu|dff32:ip|q[28]                                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; sc_cpu:cpu|dff32:ip|q[28]                                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; sc_cpu:cpu|dff32:ip|q[29]                                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; sc_cpu:cpu|dff32:ip|q[29]                                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'cpu_clock'                                                                     ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; cpu_clock ; Rise       ; cpu_clock                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpu_clock ; Rise       ; clock                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpu_clock ; Rise       ; clock                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpu_clock ; Rise       ; cnt1                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpu_clock ; Rise       ; cnt1                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpu_clock ; Rise       ; mem_clk                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpu_clock ; Rise       ; mem_clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; cpu_clock ; Rise       ; clock|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; cpu_clock ; Rise       ; clock|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; cpu_clock ; Rise       ; cnt1|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; cpu_clock ; Rise       ; cnt1|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; cpu_clock ; Rise       ; cpu_clock|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; cpu_clock ; Rise       ; cpu_clock|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; cpu_clock ; Rise       ; cpu_clock~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; cpu_clock ; Rise       ; cpu_clock~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; cpu_clock ; Rise       ; cpu_clock~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; cpu_clock ; Rise       ; cpu_clock~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; cpu_clock ; Rise       ; mem_clk|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; cpu_clock ; Rise       ; mem_clk|clk                ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; plus1[*]  ; clock      ; 3.601 ; 3.601 ; Rise       ; clock           ;
;  plus1[0] ; clock      ; 2.427 ; 2.427 ; Rise       ; clock           ;
;  plus1[1] ; clock      ; 3.601 ; 3.601 ; Rise       ; clock           ;
;  plus1[2] ; clock      ; 2.653 ; 2.653 ; Rise       ; clock           ;
;  plus1[3] ; clock      ; 2.406 ; 2.406 ; Rise       ; clock           ;
;  plus1[4] ; clock      ; 3.028 ; 3.028 ; Rise       ; clock           ;
; plus2[*]  ; clock      ; 3.820 ; 3.820 ; Rise       ; clock           ;
;  plus2[0] ; clock      ; 2.681 ; 2.681 ; Rise       ; clock           ;
;  plus2[1] ; clock      ; 3.079 ; 3.079 ; Rise       ; clock           ;
;  plus2[2] ; clock      ; 3.123 ; 3.123 ; Rise       ; clock           ;
;  plus2[3] ; clock      ; 3.250 ; 3.250 ; Rise       ; clock           ;
;  plus2[4] ; clock      ; 3.820 ; 3.820 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; plus1[*]  ; clock      ; -0.582 ; -0.582 ; Rise       ; clock           ;
;  plus1[0] ; clock      ; -0.950 ; -0.950 ; Rise       ; clock           ;
;  plus1[1] ; clock      ; -1.299 ; -1.299 ; Rise       ; clock           ;
;  plus1[2] ; clock      ; -1.101 ; -1.101 ; Rise       ; clock           ;
;  plus1[3] ; clock      ; -0.582 ; -0.582 ; Rise       ; clock           ;
;  plus1[4] ; clock      ; -1.022 ; -1.022 ; Rise       ; clock           ;
; plus2[*]  ; clock      ; -0.777 ; -0.777 ; Rise       ; clock           ;
;  plus2[0] ; clock      ; -1.204 ; -1.204 ; Rise       ; clock           ;
;  plus2[1] ; clock      ; -0.777 ; -0.777 ; Rise       ; clock           ;
;  plus2[2] ; clock      ; -1.571 ; -1.571 ; Rise       ; clock           ;
;  plus2[3] ; clock      ; -1.426 ; -1.426 ; Rise       ; clock           ;
;  plus2[4] ; clock      ; -1.814 ; -1.814 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; aluout[*]      ; clock      ; 25.965 ; 25.965 ; Rise       ; clock           ;
;  aluout[0]     ; clock      ; 24.205 ; 24.205 ; Rise       ; clock           ;
;  aluout[1]     ; clock      ; 23.321 ; 23.321 ; Rise       ; clock           ;
;  aluout[2]     ; clock      ; 22.888 ; 22.888 ; Rise       ; clock           ;
;  aluout[3]     ; clock      ; 22.425 ; 22.425 ; Rise       ; clock           ;
;  aluout[4]     ; clock      ; 22.992 ; 22.992 ; Rise       ; clock           ;
;  aluout[5]     ; clock      ; 23.006 ; 23.006 ; Rise       ; clock           ;
;  aluout[6]     ; clock      ; 23.496 ; 23.496 ; Rise       ; clock           ;
;  aluout[7]     ; clock      ; 23.276 ; 23.276 ; Rise       ; clock           ;
;  aluout[8]     ; clock      ; 23.764 ; 23.764 ; Rise       ; clock           ;
;  aluout[9]     ; clock      ; 25.493 ; 25.493 ; Rise       ; clock           ;
;  aluout[10]    ; clock      ; 25.071 ; 25.071 ; Rise       ; clock           ;
;  aluout[11]    ; clock      ; 24.877 ; 24.877 ; Rise       ; clock           ;
;  aluout[12]    ; clock      ; 24.478 ; 24.478 ; Rise       ; clock           ;
;  aluout[13]    ; clock      ; 24.361 ; 24.361 ; Rise       ; clock           ;
;  aluout[14]    ; clock      ; 24.543 ; 24.543 ; Rise       ; clock           ;
;  aluout[15]    ; clock      ; 23.827 ; 23.827 ; Rise       ; clock           ;
;  aluout[16]    ; clock      ; 24.815 ; 24.815 ; Rise       ; clock           ;
;  aluout[17]    ; clock      ; 24.958 ; 24.958 ; Rise       ; clock           ;
;  aluout[18]    ; clock      ; 24.495 ; 24.495 ; Rise       ; clock           ;
;  aluout[19]    ; clock      ; 24.996 ; 24.996 ; Rise       ; clock           ;
;  aluout[20]    ; clock      ; 24.364 ; 24.364 ; Rise       ; clock           ;
;  aluout[21]    ; clock      ; 25.674 ; 25.674 ; Rise       ; clock           ;
;  aluout[22]    ; clock      ; 24.635 ; 24.635 ; Rise       ; clock           ;
;  aluout[23]    ; clock      ; 25.231 ; 25.231 ; Rise       ; clock           ;
;  aluout[24]    ; clock      ; 25.035 ; 25.035 ; Rise       ; clock           ;
;  aluout[25]    ; clock      ; 24.927 ; 24.927 ; Rise       ; clock           ;
;  aluout[26]    ; clock      ; 24.362 ; 24.362 ; Rise       ; clock           ;
;  aluout[27]    ; clock      ; 25.521 ; 25.521 ; Rise       ; clock           ;
;  aluout[28]    ; clock      ; 25.273 ; 25.273 ; Rise       ; clock           ;
;  aluout[29]    ; clock      ; 25.159 ; 25.159 ; Rise       ; clock           ;
;  aluout[30]    ; clock      ; 25.965 ; 25.965 ; Rise       ; clock           ;
;  aluout[31]    ; clock      ; 25.299 ; 25.299 ; Rise       ; clock           ;
; dmem_clk       ; clock      ;        ; 4.756  ; Rise       ; clock           ;
; imem_clk       ; clock      ; 5.298  ;        ; Rise       ; clock           ;
; inst[*]        ; clock      ; 13.347 ; 13.347 ; Rise       ; clock           ;
;  inst[0]       ; clock      ; 12.068 ; 12.068 ; Rise       ; clock           ;
;  inst[1]       ; clock      ; 11.476 ; 11.476 ; Rise       ; clock           ;
;  inst[2]       ; clock      ; 11.367 ; 11.367 ; Rise       ; clock           ;
;  inst[3]       ; clock      ; 11.491 ; 11.491 ; Rise       ; clock           ;
;  inst[4]       ; clock      ; 12.733 ; 12.733 ; Rise       ; clock           ;
;  inst[5]       ; clock      ; 12.067 ; 12.067 ; Rise       ; clock           ;
;  inst[6]       ; clock      ; 11.798 ; 11.798 ; Rise       ; clock           ;
;  inst[7]       ; clock      ; 13.305 ; 13.305 ; Rise       ; clock           ;
;  inst[8]       ; clock      ; 11.614 ; 11.614 ; Rise       ; clock           ;
;  inst[9]       ; clock      ; 11.298 ; 11.298 ; Rise       ; clock           ;
;  inst[10]      ; clock      ; 11.295 ; 11.295 ; Rise       ; clock           ;
;  inst[11]      ; clock      ; 11.151 ; 11.151 ; Rise       ; clock           ;
;  inst[12]      ; clock      ; 11.604 ; 11.604 ; Rise       ; clock           ;
;  inst[13]      ; clock      ; 11.132 ; 11.132 ; Rise       ; clock           ;
;  inst[14]      ; clock      ; 11.476 ; 11.476 ; Rise       ; clock           ;
;  inst[15]      ; clock      ; 12.234 ; 12.234 ; Rise       ; clock           ;
;  inst[16]      ; clock      ; 11.397 ; 11.397 ; Rise       ; clock           ;
;  inst[17]      ; clock      ; 11.486 ; 11.486 ; Rise       ; clock           ;
;  inst[18]      ; clock      ; 11.381 ; 11.381 ; Rise       ; clock           ;
;  inst[19]      ; clock      ; 11.330 ; 11.330 ; Rise       ; clock           ;
;  inst[20]      ; clock      ; 11.498 ; 11.498 ; Rise       ; clock           ;
;  inst[21]      ; clock      ; 11.709 ; 11.709 ; Rise       ; clock           ;
;  inst[22]      ; clock      ; 11.792 ; 11.792 ; Rise       ; clock           ;
;  inst[23]      ; clock      ; 11.356 ; 11.356 ; Rise       ; clock           ;
;  inst[24]      ; clock      ; 11.384 ; 11.384 ; Rise       ; clock           ;
;  inst[25]      ; clock      ; 11.202 ; 11.202 ; Rise       ; clock           ;
;  inst[26]      ; clock      ; 12.200 ; 12.200 ; Rise       ; clock           ;
;  inst[27]      ; clock      ; 11.309 ; 11.309 ; Rise       ; clock           ;
;  inst[28]      ; clock      ; 13.347 ; 13.347 ; Rise       ; clock           ;
;  inst[29]      ; clock      ; 13.060 ; 13.060 ; Rise       ; clock           ;
;  inst[30]      ; clock      ; 12.536 ; 12.536 ; Rise       ; clock           ;
;  inst[31]      ; clock      ; 13.157 ; 13.157 ; Rise       ; clock           ;
; lcd[*]         ; clock      ; 19.792 ; 19.792 ; Rise       ; clock           ;
;  lcd[0]        ; clock      ; 17.653 ; 17.653 ; Rise       ; clock           ;
;  lcd[1]        ; clock      ; 16.514 ; 16.514 ; Rise       ; clock           ;
;  lcd[2]        ; clock      ; 16.540 ; 16.540 ; Rise       ; clock           ;
;  lcd[3]        ; clock      ; 18.102 ; 18.102 ; Rise       ; clock           ;
;  lcd[4]        ; clock      ; 19.792 ; 19.792 ; Rise       ; clock           ;
;  lcd[5]        ; clock      ; 19.307 ; 19.307 ; Rise       ; clock           ;
;  lcd[6]        ; clock      ; 19.059 ; 19.059 ; Rise       ; clock           ;
;  lcd[7]        ; clock      ; 17.555 ; 17.555 ; Rise       ; clock           ;
; memout[*]      ; clock      ; 28.374 ; 28.374 ; Rise       ; clock           ;
;  memout[0]     ; clock      ; 27.023 ; 27.023 ; Rise       ; clock           ;
;  memout[1]     ; clock      ; 27.466 ; 27.466 ; Rise       ; clock           ;
;  memout[2]     ; clock      ; 26.936 ; 26.936 ; Rise       ; clock           ;
;  memout[3]     ; clock      ; 26.866 ; 26.866 ; Rise       ; clock           ;
;  memout[4]     ; clock      ; 28.374 ; 28.374 ; Rise       ; clock           ;
;  memout[5]     ; clock      ; 24.264 ; 24.264 ; Rise       ; clock           ;
;  memout[6]     ; clock      ; 25.498 ; 25.498 ; Rise       ; clock           ;
;  memout[7]     ; clock      ; 24.895 ; 24.895 ; Rise       ; clock           ;
; pc[*]          ; clock      ; 9.116  ; 9.116  ; Rise       ; clock           ;
;  pc[0]         ; clock      ; 8.906  ; 8.906  ; Rise       ; clock           ;
;  pc[1]         ; clock      ; 8.677  ; 8.677  ; Rise       ; clock           ;
;  pc[2]         ; clock      ; 8.546  ; 8.546  ; Rise       ; clock           ;
;  pc[3]         ; clock      ; 8.693  ; 8.693  ; Rise       ; clock           ;
;  pc[4]         ; clock      ; 9.039  ; 9.039  ; Rise       ; clock           ;
;  pc[5]         ; clock      ; 8.587  ; 8.587  ; Rise       ; clock           ;
;  pc[6]         ; clock      ; 8.388  ; 8.388  ; Rise       ; clock           ;
;  pc[7]         ; clock      ; 8.734  ; 8.734  ; Rise       ; clock           ;
;  pc[8]         ; clock      ; 9.116  ; 9.116  ; Rise       ; clock           ;
;  pc[9]         ; clock      ; 8.909  ; 8.909  ; Rise       ; clock           ;
;  pc[10]        ; clock      ; 8.406  ; 8.406  ; Rise       ; clock           ;
;  pc[11]        ; clock      ; 8.087  ; 8.087  ; Rise       ; clock           ;
;  pc[12]        ; clock      ; 8.652  ; 8.652  ; Rise       ; clock           ;
;  pc[13]        ; clock      ; 7.657  ; 7.657  ; Rise       ; clock           ;
;  pc[14]        ; clock      ; 8.630  ; 8.630  ; Rise       ; clock           ;
;  pc[15]        ; clock      ; 8.474  ; 8.474  ; Rise       ; clock           ;
;  pc[16]        ; clock      ; 8.629  ; 8.629  ; Rise       ; clock           ;
;  pc[17]        ; clock      ; 8.642  ; 8.642  ; Rise       ; clock           ;
;  pc[18]        ; clock      ; 8.560  ; 8.560  ; Rise       ; clock           ;
;  pc[19]        ; clock      ; 8.410  ; 8.410  ; Rise       ; clock           ;
;  pc[20]        ; clock      ; 8.890  ; 8.890  ; Rise       ; clock           ;
;  pc[21]        ; clock      ; 8.412  ; 8.412  ; Rise       ; clock           ;
;  pc[22]        ; clock      ; 8.617  ; 8.617  ; Rise       ; clock           ;
;  pc[23]        ; clock      ; 8.190  ; 8.190  ; Rise       ; clock           ;
;  pc[24]        ; clock      ; 8.378  ; 8.378  ; Rise       ; clock           ;
;  pc[25]        ; clock      ; 8.173  ; 8.173  ; Rise       ; clock           ;
;  pc[26]        ; clock      ; 8.670  ; 8.670  ; Rise       ; clock           ;
;  pc[27]        ; clock      ; 8.295  ; 8.295  ; Rise       ; clock           ;
;  pc[28]        ; clock      ; 8.340  ; 8.340  ; Rise       ; clock           ;
;  pc[29]        ; clock      ; 8.497  ; 8.497  ; Rise       ; clock           ;
;  pc[30]        ; clock      ; 8.545  ; 8.545  ; Rise       ; clock           ;
;  pc[31]        ; clock      ; 8.634  ; 8.634  ; Rise       ; clock           ;
; dmem_clk       ; clock      ; 4.756  ;        ; Fall       ; clock           ;
; imem_clk       ; clock      ;        ; 5.298  ; Fall       ; clock           ;
; memout[*]      ; clock      ; 16.190 ; 16.190 ; Fall       ; clock           ;
;  memout[0]     ; clock      ; 14.409 ; 14.409 ; Fall       ; clock           ;
;  memout[1]     ; clock      ; 14.899 ; 14.899 ; Fall       ; clock           ;
;  memout[2]     ; clock      ; 14.327 ; 14.327 ; Fall       ; clock           ;
;  memout[3]     ; clock      ; 14.329 ; 14.329 ; Fall       ; clock           ;
;  memout[4]     ; clock      ; 16.190 ; 16.190 ; Fall       ; clock           ;
;  memout[5]     ; clock      ; 13.100 ; 13.100 ; Fall       ; clock           ;
;  memout[6]     ; clock      ; 13.412 ; 13.412 ; Fall       ; clock           ;
;  memout[7]     ; clock      ; 12.907 ; 12.907 ; Fall       ; clock           ;
; plus1_high[*]  ; clock      ; 24.931 ; 24.931 ; Fall       ; clock           ;
;  plus1_high[0] ; clock      ; 24.274 ; 24.274 ; Fall       ; clock           ;
;  plus1_high[1] ; clock      ; 24.029 ; 24.029 ; Fall       ; clock           ;
;  plus1_high[2] ; clock      ; 24.931 ; 24.931 ; Fall       ; clock           ;
;  plus1_high[3] ; clock      ; 23.658 ; 23.658 ; Fall       ; clock           ;
;  plus1_high[4] ; clock      ; 24.306 ; 24.306 ; Fall       ; clock           ;
;  plus1_high[5] ; clock      ; 23.610 ; 23.610 ; Fall       ; clock           ;
;  plus1_high[6] ; clock      ; 24.094 ; 24.094 ; Fall       ; clock           ;
; plus1_low[*]   ; clock      ; 22.608 ; 22.608 ; Fall       ; clock           ;
;  plus1_low[0]  ; clock      ; 22.608 ; 22.608 ; Fall       ; clock           ;
;  plus1_low[1]  ; clock      ; 22.580 ; 22.580 ; Fall       ; clock           ;
;  plus1_low[2]  ; clock      ; 22.588 ; 22.588 ; Fall       ; clock           ;
;  plus1_low[3]  ; clock      ; 22.352 ; 22.352 ; Fall       ; clock           ;
;  plus1_low[4]  ; clock      ; 22.352 ; 22.352 ; Fall       ; clock           ;
;  plus1_low[5]  ; clock      ; 22.340 ; 22.340 ; Fall       ; clock           ;
;  plus1_low[6]  ; clock      ; 22.356 ; 22.356 ; Fall       ; clock           ;
; plus2_high[*]  ; clock      ; 22.577 ; 22.577 ; Fall       ; clock           ;
;  plus2_high[0] ; clock      ; 22.328 ; 22.328 ; Fall       ; clock           ;
;  plus2_high[1] ; clock      ; 22.315 ; 22.315 ; Fall       ; clock           ;
;  plus2_high[2] ; clock      ; 22.352 ; 22.352 ; Fall       ; clock           ;
;  plus2_high[3] ; clock      ; 22.312 ; 22.312 ; Fall       ; clock           ;
;  plus2_high[4] ; clock      ; 22.271 ; 22.271 ; Fall       ; clock           ;
;  plus2_high[5] ; clock      ; 22.525 ; 22.525 ; Fall       ; clock           ;
;  plus2_high[6] ; clock      ; 22.577 ; 22.577 ; Fall       ; clock           ;
; plus2_low[*]   ; clock      ; 22.030 ; 22.030 ; Fall       ; clock           ;
;  plus2_low[0]  ; clock      ; 21.996 ; 21.996 ; Fall       ; clock           ;
;  plus2_low[1]  ; clock      ; 21.953 ; 21.953 ; Fall       ; clock           ;
;  plus2_low[2]  ; clock      ; 22.030 ; 22.030 ; Fall       ; clock           ;
;  plus2_low[3]  ; clock      ; 22.011 ; 22.011 ; Fall       ; clock           ;
;  plus2_low[4]  ; clock      ; 21.675 ; 21.675 ; Fall       ; clock           ;
;  plus2_low[5]  ; clock      ; 21.966 ; 21.966 ; Fall       ; clock           ;
;  plus2_low[6]  ; clock      ; 21.952 ; 21.952 ; Fall       ; clock           ;
; total_high[*]  ; clock      ; 23.513 ; 23.513 ; Fall       ; clock           ;
;  total_high[0] ; clock      ; 23.214 ; 23.214 ; Fall       ; clock           ;
;  total_high[1] ; clock      ; 23.472 ; 23.472 ; Fall       ; clock           ;
;  total_high[2] ; clock      ; 23.472 ; 23.472 ; Fall       ; clock           ;
;  total_high[3] ; clock      ; 23.513 ; 23.513 ; Fall       ; clock           ;
;  total_high[4] ; clock      ; 23.481 ; 23.481 ; Fall       ; clock           ;
;  total_high[5] ; clock      ; 23.476 ; 23.476 ; Fall       ; clock           ;
;  total_high[6] ; clock      ; 23.505 ; 23.505 ; Fall       ; clock           ;
; total_low[*]   ; clock      ; 24.723 ; 24.723 ; Fall       ; clock           ;
;  total_low[0]  ; clock      ; 24.661 ; 24.661 ; Fall       ; clock           ;
;  total_low[1]  ; clock      ; 24.723 ; 24.723 ; Fall       ; clock           ;
;  total_low[2]  ; clock      ; 24.005 ; 24.005 ; Fall       ; clock           ;
;  total_low[3]  ; clock      ; 24.201 ; 24.201 ; Fall       ; clock           ;
;  total_low[4]  ; clock      ; 24.431 ; 24.431 ; Fall       ; clock           ;
;  total_low[5]  ; clock      ; 24.707 ; 24.707 ; Fall       ; clock           ;
;  total_low[6]  ; clock      ; 24.704 ; 24.704 ; Fall       ; clock           ;
; dmem_clk       ; cpu_clock  ; 8.140  ; 8.140  ; Rise       ; cpu_clock       ;
; imem_clk       ; cpu_clock  ; 8.681  ; 8.681  ; Rise       ; cpu_clock       ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; aluout[*]      ; clock      ; 11.954 ; 11.954 ; Rise       ; clock           ;
;  aluout[0]     ; clock      ; 13.698 ; 13.698 ; Rise       ; clock           ;
;  aluout[1]     ; clock      ; 12.426 ; 12.426 ; Rise       ; clock           ;
;  aluout[2]     ; clock      ; 12.985 ; 12.985 ; Rise       ; clock           ;
;  aluout[3]     ; clock      ; 12.914 ; 12.914 ; Rise       ; clock           ;
;  aluout[4]     ; clock      ; 12.157 ; 12.157 ; Rise       ; clock           ;
;  aluout[5]     ; clock      ; 12.672 ; 12.672 ; Rise       ; clock           ;
;  aluout[6]     ; clock      ; 12.165 ; 12.165 ; Rise       ; clock           ;
;  aluout[7]     ; clock      ; 12.653 ; 12.653 ; Rise       ; clock           ;
;  aluout[8]     ; clock      ; 12.549 ; 12.549 ; Rise       ; clock           ;
;  aluout[9]     ; clock      ; 13.566 ; 13.566 ; Rise       ; clock           ;
;  aluout[10]    ; clock      ; 13.243 ; 13.243 ; Rise       ; clock           ;
;  aluout[11]    ; clock      ; 13.180 ; 13.180 ; Rise       ; clock           ;
;  aluout[12]    ; clock      ; 11.954 ; 11.954 ; Rise       ; clock           ;
;  aluout[13]    ; clock      ; 12.855 ; 12.855 ; Rise       ; clock           ;
;  aluout[14]    ; clock      ; 13.094 ; 13.094 ; Rise       ; clock           ;
;  aluout[15]    ; clock      ; 13.152 ; 13.152 ; Rise       ; clock           ;
;  aluout[16]    ; clock      ; 13.451 ; 13.451 ; Rise       ; clock           ;
;  aluout[17]    ; clock      ; 13.673 ; 13.673 ; Rise       ; clock           ;
;  aluout[18]    ; clock      ; 13.178 ; 13.178 ; Rise       ; clock           ;
;  aluout[19]    ; clock      ; 13.283 ; 13.283 ; Rise       ; clock           ;
;  aluout[20]    ; clock      ; 12.964 ; 12.964 ; Rise       ; clock           ;
;  aluout[21]    ; clock      ; 13.446 ; 13.446 ; Rise       ; clock           ;
;  aluout[22]    ; clock      ; 12.622 ; 12.622 ; Rise       ; clock           ;
;  aluout[23]    ; clock      ; 13.429 ; 13.429 ; Rise       ; clock           ;
;  aluout[24]    ; clock      ; 12.157 ; 12.157 ; Rise       ; clock           ;
;  aluout[25]    ; clock      ; 13.152 ; 13.152 ; Rise       ; clock           ;
;  aluout[26]    ; clock      ; 12.082 ; 12.082 ; Rise       ; clock           ;
;  aluout[27]    ; clock      ; 12.589 ; 12.589 ; Rise       ; clock           ;
;  aluout[28]    ; clock      ; 13.303 ; 13.303 ; Rise       ; clock           ;
;  aluout[29]    ; clock      ; 13.157 ; 13.157 ; Rise       ; clock           ;
;  aluout[30]    ; clock      ; 13.441 ; 13.441 ; Rise       ; clock           ;
;  aluout[31]    ; clock      ; 13.213 ; 13.213 ; Rise       ; clock           ;
; dmem_clk       ; clock      ;        ; 4.756  ; Rise       ; clock           ;
; imem_clk       ; clock      ; 5.298  ;        ; Rise       ; clock           ;
; inst[*]        ; clock      ; 11.132 ; 11.132 ; Rise       ; clock           ;
;  inst[0]       ; clock      ; 12.068 ; 12.068 ; Rise       ; clock           ;
;  inst[1]       ; clock      ; 11.476 ; 11.476 ; Rise       ; clock           ;
;  inst[2]       ; clock      ; 11.367 ; 11.367 ; Rise       ; clock           ;
;  inst[3]       ; clock      ; 11.491 ; 11.491 ; Rise       ; clock           ;
;  inst[4]       ; clock      ; 12.733 ; 12.733 ; Rise       ; clock           ;
;  inst[5]       ; clock      ; 12.067 ; 12.067 ; Rise       ; clock           ;
;  inst[6]       ; clock      ; 11.798 ; 11.798 ; Rise       ; clock           ;
;  inst[7]       ; clock      ; 13.305 ; 13.305 ; Rise       ; clock           ;
;  inst[8]       ; clock      ; 11.614 ; 11.614 ; Rise       ; clock           ;
;  inst[9]       ; clock      ; 11.298 ; 11.298 ; Rise       ; clock           ;
;  inst[10]      ; clock      ; 11.295 ; 11.295 ; Rise       ; clock           ;
;  inst[11]      ; clock      ; 11.151 ; 11.151 ; Rise       ; clock           ;
;  inst[12]      ; clock      ; 11.604 ; 11.604 ; Rise       ; clock           ;
;  inst[13]      ; clock      ; 11.132 ; 11.132 ; Rise       ; clock           ;
;  inst[14]      ; clock      ; 11.476 ; 11.476 ; Rise       ; clock           ;
;  inst[15]      ; clock      ; 12.234 ; 12.234 ; Rise       ; clock           ;
;  inst[16]      ; clock      ; 11.397 ; 11.397 ; Rise       ; clock           ;
;  inst[17]      ; clock      ; 11.486 ; 11.486 ; Rise       ; clock           ;
;  inst[18]      ; clock      ; 11.381 ; 11.381 ; Rise       ; clock           ;
;  inst[19]      ; clock      ; 11.330 ; 11.330 ; Rise       ; clock           ;
;  inst[20]      ; clock      ; 11.498 ; 11.498 ; Rise       ; clock           ;
;  inst[21]      ; clock      ; 11.709 ; 11.709 ; Rise       ; clock           ;
;  inst[22]      ; clock      ; 11.792 ; 11.792 ; Rise       ; clock           ;
;  inst[23]      ; clock      ; 11.356 ; 11.356 ; Rise       ; clock           ;
;  inst[24]      ; clock      ; 11.384 ; 11.384 ; Rise       ; clock           ;
;  inst[25]      ; clock      ; 11.202 ; 11.202 ; Rise       ; clock           ;
;  inst[26]      ; clock      ; 12.200 ; 12.200 ; Rise       ; clock           ;
;  inst[27]      ; clock      ; 11.309 ; 11.309 ; Rise       ; clock           ;
;  inst[28]      ; clock      ; 13.347 ; 13.347 ; Rise       ; clock           ;
;  inst[29]      ; clock      ; 13.060 ; 13.060 ; Rise       ; clock           ;
;  inst[30]      ; clock      ; 12.536 ; 12.536 ; Rise       ; clock           ;
;  inst[31]      ; clock      ; 13.157 ; 13.157 ; Rise       ; clock           ;
; lcd[*]         ; clock      ; 10.859 ; 10.859 ; Rise       ; clock           ;
;  lcd[0]        ; clock      ; 12.632 ; 12.632 ; Rise       ; clock           ;
;  lcd[1]        ; clock      ; 10.859 ; 10.859 ; Rise       ; clock           ;
;  lcd[2]        ; clock      ; 11.182 ; 11.182 ; Rise       ; clock           ;
;  lcd[3]        ; clock      ; 11.990 ; 11.990 ; Rise       ; clock           ;
;  lcd[4]        ; clock      ; 13.334 ; 13.334 ; Rise       ; clock           ;
;  lcd[5]        ; clock      ; 13.270 ; 13.270 ; Rise       ; clock           ;
;  lcd[6]        ; clock      ; 12.997 ; 12.997 ; Rise       ; clock           ;
;  lcd[7]        ; clock      ; 11.723 ; 11.723 ; Rise       ; clock           ;
; memout[*]      ; clock      ; 12.857 ; 12.857 ; Rise       ; clock           ;
;  memout[0]     ; clock      ; 14.414 ; 14.414 ; Rise       ; clock           ;
;  memout[1]     ; clock      ; 14.418 ; 14.418 ; Rise       ; clock           ;
;  memout[2]     ; clock      ; 14.645 ; 14.645 ; Rise       ; clock           ;
;  memout[3]     ; clock      ; 14.576 ; 14.576 ; Rise       ; clock           ;
;  memout[4]     ; clock      ; 15.262 ; 15.262 ; Rise       ; clock           ;
;  memout[5]     ; clock      ; 12.857 ; 12.857 ; Rise       ; clock           ;
;  memout[6]     ; clock      ; 13.780 ; 13.780 ; Rise       ; clock           ;
;  memout[7]     ; clock      ; 13.043 ; 13.043 ; Rise       ; clock           ;
; pc[*]          ; clock      ; 7.657  ; 7.657  ; Rise       ; clock           ;
;  pc[0]         ; clock      ; 8.906  ; 8.906  ; Rise       ; clock           ;
;  pc[1]         ; clock      ; 8.677  ; 8.677  ; Rise       ; clock           ;
;  pc[2]         ; clock      ; 8.546  ; 8.546  ; Rise       ; clock           ;
;  pc[3]         ; clock      ; 8.693  ; 8.693  ; Rise       ; clock           ;
;  pc[4]         ; clock      ; 9.039  ; 9.039  ; Rise       ; clock           ;
;  pc[5]         ; clock      ; 8.587  ; 8.587  ; Rise       ; clock           ;
;  pc[6]         ; clock      ; 8.388  ; 8.388  ; Rise       ; clock           ;
;  pc[7]         ; clock      ; 8.734  ; 8.734  ; Rise       ; clock           ;
;  pc[8]         ; clock      ; 9.116  ; 9.116  ; Rise       ; clock           ;
;  pc[9]         ; clock      ; 8.909  ; 8.909  ; Rise       ; clock           ;
;  pc[10]        ; clock      ; 8.406  ; 8.406  ; Rise       ; clock           ;
;  pc[11]        ; clock      ; 8.087  ; 8.087  ; Rise       ; clock           ;
;  pc[12]        ; clock      ; 8.652  ; 8.652  ; Rise       ; clock           ;
;  pc[13]        ; clock      ; 7.657  ; 7.657  ; Rise       ; clock           ;
;  pc[14]        ; clock      ; 8.630  ; 8.630  ; Rise       ; clock           ;
;  pc[15]        ; clock      ; 8.474  ; 8.474  ; Rise       ; clock           ;
;  pc[16]        ; clock      ; 8.629  ; 8.629  ; Rise       ; clock           ;
;  pc[17]        ; clock      ; 8.642  ; 8.642  ; Rise       ; clock           ;
;  pc[18]        ; clock      ; 8.560  ; 8.560  ; Rise       ; clock           ;
;  pc[19]        ; clock      ; 8.410  ; 8.410  ; Rise       ; clock           ;
;  pc[20]        ; clock      ; 8.890  ; 8.890  ; Rise       ; clock           ;
;  pc[21]        ; clock      ; 8.412  ; 8.412  ; Rise       ; clock           ;
;  pc[22]        ; clock      ; 8.617  ; 8.617  ; Rise       ; clock           ;
;  pc[23]        ; clock      ; 8.190  ; 8.190  ; Rise       ; clock           ;
;  pc[24]        ; clock      ; 8.378  ; 8.378  ; Rise       ; clock           ;
;  pc[25]        ; clock      ; 8.173  ; 8.173  ; Rise       ; clock           ;
;  pc[26]        ; clock      ; 8.670  ; 8.670  ; Rise       ; clock           ;
;  pc[27]        ; clock      ; 8.295  ; 8.295  ; Rise       ; clock           ;
;  pc[28]        ; clock      ; 8.340  ; 8.340  ; Rise       ; clock           ;
;  pc[29]        ; clock      ; 8.497  ; 8.497  ; Rise       ; clock           ;
;  pc[30]        ; clock      ; 8.545  ; 8.545  ; Rise       ; clock           ;
;  pc[31]        ; clock      ; 8.634  ; 8.634  ; Rise       ; clock           ;
; dmem_clk       ; clock      ; 4.756  ;        ; Fall       ; clock           ;
; imem_clk       ; clock      ;        ; 5.298  ; Fall       ; clock           ;
; memout[*]      ; clock      ; 9.871  ; 9.871  ; Fall       ; clock           ;
;  memout[0]     ; clock      ; 11.850 ; 11.850 ; Fall       ; clock           ;
;  memout[1]     ; clock      ; 12.245 ; 12.245 ; Fall       ; clock           ;
;  memout[2]     ; clock      ; 11.474 ; 11.474 ; Fall       ; clock           ;
;  memout[3]     ; clock      ; 11.401 ; 11.401 ; Fall       ; clock           ;
;  memout[4]     ; clock      ; 12.334 ; 12.334 ; Fall       ; clock           ;
;  memout[5]     ; clock      ; 9.871  ; 9.871  ; Fall       ; clock           ;
;  memout[6]     ; clock      ; 9.928  ; 9.928  ; Fall       ; clock           ;
;  memout[7]     ; clock      ; 10.068 ; 10.068 ; Fall       ; clock           ;
; plus1_high[*]  ; clock      ; 11.248 ; 11.248 ; Fall       ; clock           ;
;  plus1_high[0] ; clock      ; 11.925 ; 11.925 ; Fall       ; clock           ;
;  plus1_high[1] ; clock      ; 11.680 ; 11.680 ; Fall       ; clock           ;
;  plus1_high[2] ; clock      ; 12.569 ; 12.569 ; Fall       ; clock           ;
;  plus1_high[3] ; clock      ; 11.305 ; 11.305 ; Fall       ; clock           ;
;  plus1_high[4] ; clock      ; 11.986 ; 11.986 ; Fall       ; clock           ;
;  plus1_high[5] ; clock      ; 11.248 ; 11.248 ; Fall       ; clock           ;
;  plus1_high[6] ; clock      ; 11.741 ; 11.741 ; Fall       ; clock           ;
; plus1_low[*]   ; clock      ; 9.194  ; 9.194  ; Fall       ; clock           ;
;  plus1_low[0]  ; clock      ; 9.463  ; 9.463  ; Fall       ; clock           ;
;  plus1_low[1]  ; clock      ; 9.435  ; 9.435  ; Fall       ; clock           ;
;  plus1_low[2]  ; clock      ; 9.441  ; 9.441  ; Fall       ; clock           ;
;  plus1_low[3]  ; clock      ; 9.207  ; 9.207  ; Fall       ; clock           ;
;  plus1_low[4]  ; clock      ; 9.208  ; 9.208  ; Fall       ; clock           ;
;  plus1_low[5]  ; clock      ; 9.194  ; 9.194  ; Fall       ; clock           ;
;  plus1_low[6]  ; clock      ; 9.211  ; 9.211  ; Fall       ; clock           ;
; plus2_high[*]  ; clock      ; 11.369 ; 11.369 ; Fall       ; clock           ;
;  plus2_high[0] ; clock      ; 11.387 ; 11.387 ; Fall       ; clock           ;
;  plus2_high[1] ; clock      ; 11.373 ; 11.373 ; Fall       ; clock           ;
;  plus2_high[2] ; clock      ; 11.411 ; 11.411 ; Fall       ; clock           ;
;  plus2_high[3] ; clock      ; 11.370 ; 11.370 ; Fall       ; clock           ;
;  plus2_high[4] ; clock      ; 11.369 ; 11.369 ; Fall       ; clock           ;
;  plus2_high[5] ; clock      ; 11.625 ; 11.625 ; Fall       ; clock           ;
;  plus2_high[6] ; clock      ; 11.635 ; 11.635 ; Fall       ; clock           ;
; plus2_low[*]   ; clock      ; 10.773 ; 10.773 ; Fall       ; clock           ;
;  plus2_low[0]  ; clock      ; 11.126 ; 11.126 ; Fall       ; clock           ;
;  plus2_low[1]  ; clock      ; 11.082 ; 11.082 ; Fall       ; clock           ;
;  plus2_low[2]  ; clock      ; 11.159 ; 11.159 ; Fall       ; clock           ;
;  plus2_low[3]  ; clock      ; 11.138 ; 11.138 ; Fall       ; clock           ;
;  plus2_low[4]  ; clock      ; 10.773 ; 10.773 ; Fall       ; clock           ;
;  plus2_low[5]  ; clock      ; 11.094 ; 11.094 ; Fall       ; clock           ;
;  plus2_low[6]  ; clock      ; 11.081 ; 11.081 ; Fall       ; clock           ;
; total_high[*]  ; clock      ; 11.158 ; 11.158 ; Fall       ; clock           ;
;  total_high[0] ; clock      ; 11.158 ; 11.158 ; Fall       ; clock           ;
;  total_high[1] ; clock      ; 11.417 ; 11.417 ; Fall       ; clock           ;
;  total_high[2] ; clock      ; 11.416 ; 11.416 ; Fall       ; clock           ;
;  total_high[3] ; clock      ; 11.457 ; 11.457 ; Fall       ; clock           ;
;  total_high[4] ; clock      ; 11.425 ; 11.425 ; Fall       ; clock           ;
;  total_high[5] ; clock      ; 11.427 ; 11.427 ; Fall       ; clock           ;
;  total_high[6] ; clock      ; 11.457 ; 11.457 ; Fall       ; clock           ;
; total_low[*]   ; clock      ; 10.388 ; 10.388 ; Fall       ; clock           ;
;  total_low[0]  ; clock      ; 11.041 ; 11.041 ; Fall       ; clock           ;
;  total_low[1]  ; clock      ; 11.104 ; 11.104 ; Fall       ; clock           ;
;  total_low[2]  ; clock      ; 10.388 ; 10.388 ; Fall       ; clock           ;
;  total_low[3]  ; clock      ; 10.590 ; 10.590 ; Fall       ; clock           ;
;  total_low[4]  ; clock      ; 10.791 ; 10.791 ; Fall       ; clock           ;
;  total_low[5]  ; clock      ; 11.099 ; 11.099 ; Fall       ; clock           ;
;  total_low[6]  ; clock      ; 11.083 ; 11.083 ; Fall       ; clock           ;
; dmem_clk       ; cpu_clock  ; 8.140  ; 8.140  ; Rise       ; cpu_clock       ;
; imem_clk       ; cpu_clock  ; 8.681  ; 8.681  ; Rise       ; cpu_clock       ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------+
; Propagation Delay                                    ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; plus1[0]   ; memout[0]   ; 8.651  ;    ;    ; 8.651  ;
; plus1[1]   ; memout[1]   ; 9.431  ;    ;    ; 9.431  ;
; plus1[2]   ; memout[2]   ; 8.563  ;    ;    ; 8.563  ;
; plus1[3]   ; memout[3]   ; 7.998  ;    ;    ; 7.998  ;
; plus1[4]   ; memout[4]   ; 9.405  ;    ;    ; 9.405  ;
; plus2[0]   ; memout[0]   ; 8.320  ;    ;    ; 8.320  ;
; plus2[1]   ; memout[1]   ; 9.084  ;    ;    ; 9.084  ;
; plus2[2]   ; memout[2]   ; 8.583  ;    ;    ; 8.583  ;
; plus2[3]   ; memout[3]   ; 8.815  ;    ;    ; 8.815  ;
; plus2[4]   ; memout[4]   ; 10.198 ;    ;    ; 10.198 ;
+------------+-------------+--------+----+----+--------+


+------------------------------------------------------+
; Minimum Propagation Delay                            ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; plus1[0]   ; memout[0]   ; 8.651  ;    ;    ; 8.651  ;
; plus1[1]   ; memout[1]   ; 9.431  ;    ;    ; 9.431  ;
; plus1[2]   ; memout[2]   ; 8.563  ;    ;    ; 8.563  ;
; plus1[3]   ; memout[3]   ; 7.998  ;    ;    ; 7.998  ;
; plus1[4]   ; memout[4]   ; 9.405  ;    ;    ; 9.405  ;
; plus2[0]   ; memout[0]   ; 8.320  ;    ;    ; 8.320  ;
; plus2[1]   ; memout[1]   ; 9.084  ;    ;    ; 9.084  ;
; plus2[2]   ; memout[2]   ; 8.583  ;    ;    ; 8.583  ;
; plus2[3]   ; memout[3]   ; 8.815  ;    ;    ; 8.815  ;
; plus2[4]   ; memout[4]   ; 10.198 ;    ;    ; 10.198 ;
+------------+-------------+--------+----+----+--------+


+------------------------------------+
; Fast Model Setup Summary           ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; clock     ; -9.498 ; -9037.556     ;
; cpu_clock ; 0.518  ; 0.000         ;
+-----------+--------+---------------+


+------------------------------------+
; Fast Model Hold Summary            ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; cpu_clock ; -1.565 ; -1.565        ;
; clock     ; -0.792 ; -12.448       ;
+-----------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-----------+--------+-------------------+
; Clock     ; Slack  ; End Point TNS     ;
+-----------+--------+-------------------+
; clock     ; -2.000 ; -1153.076         ;
; cpu_clock ; -1.380 ; -4.380            ;
+-----------+--------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock'                                                                                                                                                                                                                               ;
+--------+----------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                        ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -9.498 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg0 ; sc_cpu:cpu|dff32:ip|q[21]             ; clock        ; clock       ; 1.000        ; -0.001     ; 10.529     ;
; -9.498 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg1 ; sc_cpu:cpu|dff32:ip|q[21]             ; clock        ; clock       ; 1.000        ; -0.001     ; 10.529     ;
; -9.498 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg2 ; sc_cpu:cpu|dff32:ip|q[21]             ; clock        ; clock       ; 1.000        ; -0.001     ; 10.529     ;
; -9.498 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg3 ; sc_cpu:cpu|dff32:ip|q[21]             ; clock        ; clock       ; 1.000        ; -0.001     ; 10.529     ;
; -9.498 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg4 ; sc_cpu:cpu|dff32:ip|q[21]             ; clock        ; clock       ; 1.000        ; -0.001     ; 10.529     ;
; -9.498 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg5 ; sc_cpu:cpu|dff32:ip|q[21]             ; clock        ; clock       ; 1.000        ; -0.001     ; 10.529     ;
; -9.464 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg0 ; sc_cpu:cpu|regfile:rf|register[29][4] ; clock        ; clock       ; 1.000        ; 0.040      ; 10.536     ;
; -9.464 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg0 ; sc_cpu:cpu|dff32:ip|q[14]             ; clock        ; clock       ; 1.000        ; 0.007      ; 10.503     ;
; -9.464 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg1 ; sc_cpu:cpu|regfile:rf|register[29][4] ; clock        ; clock       ; 1.000        ; 0.040      ; 10.536     ;
; -9.464 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg2 ; sc_cpu:cpu|regfile:rf|register[29][4] ; clock        ; clock       ; 1.000        ; 0.040      ; 10.536     ;
; -9.464 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg3 ; sc_cpu:cpu|regfile:rf|register[29][4] ; clock        ; clock       ; 1.000        ; 0.040      ; 10.536     ;
; -9.464 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg4 ; sc_cpu:cpu|regfile:rf|register[29][4] ; clock        ; clock       ; 1.000        ; 0.040      ; 10.536     ;
; -9.464 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg5 ; sc_cpu:cpu|regfile:rf|register[29][4] ; clock        ; clock       ; 1.000        ; 0.040      ; 10.536     ;
; -9.464 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg1 ; sc_cpu:cpu|dff32:ip|q[14]             ; clock        ; clock       ; 1.000        ; 0.007      ; 10.503     ;
; -9.464 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg2 ; sc_cpu:cpu|dff32:ip|q[14]             ; clock        ; clock       ; 1.000        ; 0.007      ; 10.503     ;
; -9.464 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg3 ; sc_cpu:cpu|dff32:ip|q[14]             ; clock        ; clock       ; 1.000        ; 0.007      ; 10.503     ;
; -9.464 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg4 ; sc_cpu:cpu|dff32:ip|q[14]             ; clock        ; clock       ; 1.000        ; 0.007      ; 10.503     ;
; -9.464 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg5 ; sc_cpu:cpu|dff32:ip|q[14]             ; clock        ; clock       ; 1.000        ; 0.007      ; 10.503     ;
; -9.461 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg0 ; sc_cpu:cpu|regfile:rf|register[9][4]  ; clock        ; clock       ; 1.000        ; 0.040      ; 10.533     ;
; -9.461 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg1 ; sc_cpu:cpu|regfile:rf|register[9][4]  ; clock        ; clock       ; 1.000        ; 0.040      ; 10.533     ;
; -9.461 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg2 ; sc_cpu:cpu|regfile:rf|register[9][4]  ; clock        ; clock       ; 1.000        ; 0.040      ; 10.533     ;
; -9.461 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg3 ; sc_cpu:cpu|regfile:rf|register[9][4]  ; clock        ; clock       ; 1.000        ; 0.040      ; 10.533     ;
; -9.461 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg4 ; sc_cpu:cpu|regfile:rf|register[9][4]  ; clock        ; clock       ; 1.000        ; 0.040      ; 10.533     ;
; -9.461 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg5 ; sc_cpu:cpu|regfile:rf|register[9][4]  ; clock        ; clock       ; 1.000        ; 0.040      ; 10.533     ;
; -9.453 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg0 ; sc_cpu:cpu|regfile:rf|register[23][4] ; clock        ; clock       ; 1.000        ; 0.036      ; 10.521     ;
; -9.453 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg1 ; sc_cpu:cpu|regfile:rf|register[23][4] ; clock        ; clock       ; 1.000        ; 0.036      ; 10.521     ;
; -9.453 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg2 ; sc_cpu:cpu|regfile:rf|register[23][4] ; clock        ; clock       ; 1.000        ; 0.036      ; 10.521     ;
; -9.453 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg3 ; sc_cpu:cpu|regfile:rf|register[23][4] ; clock        ; clock       ; 1.000        ; 0.036      ; 10.521     ;
; -9.453 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg4 ; sc_cpu:cpu|regfile:rf|register[23][4] ; clock        ; clock       ; 1.000        ; 0.036      ; 10.521     ;
; -9.453 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg5 ; sc_cpu:cpu|regfile:rf|register[23][4] ; clock        ; clock       ; 1.000        ; 0.036      ; 10.521     ;
; -9.449 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg0 ; sc_cpu:cpu|dff32:ip|q[19]             ; clock        ; clock       ; 1.000        ; 0.006      ; 10.487     ;
; -9.449 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg1 ; sc_cpu:cpu|dff32:ip|q[19]             ; clock        ; clock       ; 1.000        ; 0.006      ; 10.487     ;
; -9.449 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg2 ; sc_cpu:cpu|dff32:ip|q[19]             ; clock        ; clock       ; 1.000        ; 0.006      ; 10.487     ;
; -9.449 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg3 ; sc_cpu:cpu|dff32:ip|q[19]             ; clock        ; clock       ; 1.000        ; 0.006      ; 10.487     ;
; -9.449 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg4 ; sc_cpu:cpu|dff32:ip|q[19]             ; clock        ; clock       ; 1.000        ; 0.006      ; 10.487     ;
; -9.449 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg5 ; sc_cpu:cpu|dff32:ip|q[19]             ; clock        ; clock       ; 1.000        ; 0.006      ; 10.487     ;
; -9.443 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg0 ; sc_cpu:cpu|regfile:rf|register[31][4] ; clock        ; clock       ; 1.000        ; 0.035      ; 10.510     ;
; -9.443 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg1 ; sc_cpu:cpu|regfile:rf|register[31][4] ; clock        ; clock       ; 1.000        ; 0.035      ; 10.510     ;
; -9.443 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg2 ; sc_cpu:cpu|regfile:rf|register[31][4] ; clock        ; clock       ; 1.000        ; 0.035      ; 10.510     ;
; -9.443 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg3 ; sc_cpu:cpu|regfile:rf|register[31][4] ; clock        ; clock       ; 1.000        ; 0.035      ; 10.510     ;
; -9.443 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg4 ; sc_cpu:cpu|regfile:rf|register[31][4] ; clock        ; clock       ; 1.000        ; 0.035      ; 10.510     ;
; -9.443 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg5 ; sc_cpu:cpu|regfile:rf|register[31][4] ; clock        ; clock       ; 1.000        ; 0.035      ; 10.510     ;
; -9.442 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg0 ; sc_cpu:cpu|dff32:ip|q[22]             ; clock        ; clock       ; 1.000        ; 0.007      ; 10.481     ;
; -9.442 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg1 ; sc_cpu:cpu|dff32:ip|q[22]             ; clock        ; clock       ; 1.000        ; 0.007      ; 10.481     ;
; -9.442 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg2 ; sc_cpu:cpu|dff32:ip|q[22]             ; clock        ; clock       ; 1.000        ; 0.007      ; 10.481     ;
; -9.442 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg3 ; sc_cpu:cpu|dff32:ip|q[22]             ; clock        ; clock       ; 1.000        ; 0.007      ; 10.481     ;
; -9.442 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg4 ; sc_cpu:cpu|dff32:ip|q[22]             ; clock        ; clock       ; 1.000        ; 0.007      ; 10.481     ;
; -9.442 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg5 ; sc_cpu:cpu|dff32:ip|q[22]             ; clock        ; clock       ; 1.000        ; 0.007      ; 10.481     ;
; -9.426 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg0 ; sc_cpu:cpu|regfile:rf|register[8][4]  ; clock        ; clock       ; 1.000        ; 0.027      ; 10.485     ;
; -9.426 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg1 ; sc_cpu:cpu|regfile:rf|register[8][4]  ; clock        ; clock       ; 1.000        ; 0.027      ; 10.485     ;
; -9.426 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg2 ; sc_cpu:cpu|regfile:rf|register[8][4]  ; clock        ; clock       ; 1.000        ; 0.027      ; 10.485     ;
; -9.426 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg3 ; sc_cpu:cpu|regfile:rf|register[8][4]  ; clock        ; clock       ; 1.000        ; 0.027      ; 10.485     ;
; -9.426 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg4 ; sc_cpu:cpu|regfile:rf|register[8][4]  ; clock        ; clock       ; 1.000        ; 0.027      ; 10.485     ;
; -9.426 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg5 ; sc_cpu:cpu|regfile:rf|register[8][4]  ; clock        ; clock       ; 1.000        ; 0.027      ; 10.485     ;
; -9.424 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg0 ; sc_cpu:cpu|regfile:rf|register[10][4] ; clock        ; clock       ; 1.000        ; 0.027      ; 10.483     ;
; -9.424 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg1 ; sc_cpu:cpu|regfile:rf|register[10][4] ; clock        ; clock       ; 1.000        ; 0.027      ; 10.483     ;
; -9.424 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg2 ; sc_cpu:cpu|regfile:rf|register[10][4] ; clock        ; clock       ; 1.000        ; 0.027      ; 10.483     ;
; -9.424 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg3 ; sc_cpu:cpu|regfile:rf|register[10][4] ; clock        ; clock       ; 1.000        ; 0.027      ; 10.483     ;
; -9.424 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg4 ; sc_cpu:cpu|regfile:rf|register[10][4] ; clock        ; clock       ; 1.000        ; 0.027      ; 10.483     ;
; -9.424 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg5 ; sc_cpu:cpu|regfile:rf|register[10][4] ; clock        ; clock       ; 1.000        ; 0.027      ; 10.483     ;
; -9.409 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg0 ; sc_cpu:cpu|dff32:ip|q[25]             ; clock        ; clock       ; 1.000        ; -0.001     ; 10.440     ;
; -9.409 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg1 ; sc_cpu:cpu|dff32:ip|q[25]             ; clock        ; clock       ; 1.000        ; -0.001     ; 10.440     ;
; -9.409 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg2 ; sc_cpu:cpu|dff32:ip|q[25]             ; clock        ; clock       ; 1.000        ; -0.001     ; 10.440     ;
; -9.409 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg3 ; sc_cpu:cpu|dff32:ip|q[25]             ; clock        ; clock       ; 1.000        ; -0.001     ; 10.440     ;
; -9.409 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg4 ; sc_cpu:cpu|dff32:ip|q[25]             ; clock        ; clock       ; 1.000        ; -0.001     ; 10.440     ;
; -9.409 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg5 ; sc_cpu:cpu|dff32:ip|q[25]             ; clock        ; clock       ; 1.000        ; -0.001     ; 10.440     ;
; -9.407 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg0 ; sc_cpu:cpu|dff32:ip|q[7]              ; clock        ; clock       ; 1.000        ; -0.008     ; 10.431     ;
; -9.407 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg1 ; sc_cpu:cpu|dff32:ip|q[7]              ; clock        ; clock       ; 1.000        ; -0.008     ; 10.431     ;
; -9.407 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg2 ; sc_cpu:cpu|dff32:ip|q[7]              ; clock        ; clock       ; 1.000        ; -0.008     ; 10.431     ;
; -9.407 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg3 ; sc_cpu:cpu|dff32:ip|q[7]              ; clock        ; clock       ; 1.000        ; -0.008     ; 10.431     ;
; -9.407 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg4 ; sc_cpu:cpu|dff32:ip|q[7]              ; clock        ; clock       ; 1.000        ; -0.008     ; 10.431     ;
; -9.407 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg5 ; sc_cpu:cpu|dff32:ip|q[7]              ; clock        ; clock       ; 1.000        ; -0.008     ; 10.431     ;
; -9.401 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg0 ; sc_cpu:cpu|dff32:ip|q[18]             ; clock        ; clock       ; 1.000        ; 0.000      ; 10.433     ;
; -9.401 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg1 ; sc_cpu:cpu|dff32:ip|q[18]             ; clock        ; clock       ; 1.000        ; 0.000      ; 10.433     ;
; -9.401 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg2 ; sc_cpu:cpu|dff32:ip|q[18]             ; clock        ; clock       ; 1.000        ; 0.000      ; 10.433     ;
; -9.401 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg3 ; sc_cpu:cpu|dff32:ip|q[18]             ; clock        ; clock       ; 1.000        ; 0.000      ; 10.433     ;
; -9.401 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg4 ; sc_cpu:cpu|dff32:ip|q[18]             ; clock        ; clock       ; 1.000        ; 0.000      ; 10.433     ;
; -9.401 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg5 ; sc_cpu:cpu|dff32:ip|q[18]             ; clock        ; clock       ; 1.000        ; 0.000      ; 10.433     ;
; -9.400 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg0 ; sc_cpu:cpu|dff32:ip|q[26]             ; clock        ; clock       ; 1.000        ; 0.000      ; 10.432     ;
; -9.400 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg1 ; sc_cpu:cpu|dff32:ip|q[26]             ; clock        ; clock       ; 1.000        ; 0.000      ; 10.432     ;
; -9.400 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg2 ; sc_cpu:cpu|dff32:ip|q[26]             ; clock        ; clock       ; 1.000        ; 0.000      ; 10.432     ;
; -9.400 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg3 ; sc_cpu:cpu|dff32:ip|q[26]             ; clock        ; clock       ; 1.000        ; 0.000      ; 10.432     ;
; -9.400 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg4 ; sc_cpu:cpu|dff32:ip|q[26]             ; clock        ; clock       ; 1.000        ; 0.000      ; 10.432     ;
; -9.400 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg5 ; sc_cpu:cpu|dff32:ip|q[26]             ; clock        ; clock       ; 1.000        ; 0.000      ; 10.432     ;
; -9.394 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg0 ; sc_cpu:cpu|dff32:ip|q[4]              ; clock        ; clock       ; 1.000        ; 0.006      ; 10.432     ;
; -9.394 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg1 ; sc_cpu:cpu|dff32:ip|q[4]              ; clock        ; clock       ; 1.000        ; 0.006      ; 10.432     ;
; -9.394 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg2 ; sc_cpu:cpu|dff32:ip|q[4]              ; clock        ; clock       ; 1.000        ; 0.006      ; 10.432     ;
; -9.394 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg3 ; sc_cpu:cpu|dff32:ip|q[4]              ; clock        ; clock       ; 1.000        ; 0.006      ; 10.432     ;
; -9.394 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg4 ; sc_cpu:cpu|dff32:ip|q[4]              ; clock        ; clock       ; 1.000        ; 0.006      ; 10.432     ;
; -9.394 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg5 ; sc_cpu:cpu|dff32:ip|q[4]              ; clock        ; clock       ; 1.000        ; 0.006      ; 10.432     ;
; -9.391 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg0 ; sc_cpu:cpu|dff32:ip|q[8]              ; clock        ; clock       ; 1.000        ; 0.006      ; 10.429     ;
; -9.391 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg1 ; sc_cpu:cpu|dff32:ip|q[8]              ; clock        ; clock       ; 1.000        ; 0.006      ; 10.429     ;
; -9.391 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg2 ; sc_cpu:cpu|dff32:ip|q[8]              ; clock        ; clock       ; 1.000        ; 0.006      ; 10.429     ;
; -9.391 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg3 ; sc_cpu:cpu|dff32:ip|q[8]              ; clock        ; clock       ; 1.000        ; 0.006      ; 10.429     ;
; -9.391 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg4 ; sc_cpu:cpu|dff32:ip|q[8]              ; clock        ; clock       ; 1.000        ; 0.006      ; 10.429     ;
; -9.391 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg5 ; sc_cpu:cpu|dff32:ip|q[8]              ; clock        ; clock       ; 1.000        ; 0.006      ; 10.429     ;
; -9.390 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg0 ; sc_cpu:cpu|regfile:rf|register[17][4] ; clock        ; clock       ; 1.000        ; 0.038      ; 10.460     ;
; -9.390 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg1 ; sc_cpu:cpu|regfile:rf|register[17][4] ; clock        ; clock       ; 1.000        ; 0.038      ; 10.460     ;
; -9.390 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg2 ; sc_cpu:cpu|regfile:rf|register[17][4] ; clock        ; clock       ; 1.000        ; 0.038      ; 10.460     ;
; -9.390 ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg3 ; sc_cpu:cpu|regfile:rf|register[17][4] ; clock        ; clock       ; 1.000        ; 0.038      ; 10.460     ;
+--------+----------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'cpu_clock'                                                                     ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 0.518 ; cnt1      ; mem_clk ; cpu_clock    ; cpu_clock   ; 1.000        ; 0.012      ; 0.526      ;
; 0.665 ; mem_clk   ; mem_clk ; cpu_clock    ; cpu_clock   ; 1.000        ; 0.000      ; 0.367      ;
; 1.945 ; clock     ; clock   ; clock        ; cpu_clock   ; 0.500        ; 1.639      ; 0.367      ;
; 2.445 ; clock     ; clock   ; clock        ; cpu_clock   ; 1.000        ; 1.639      ; 0.367      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'cpu_clock'                                                                       ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -1.565 ; clock     ; clock   ; clock        ; cpu_clock   ; 0.000        ; 1.639      ; 0.367      ;
; -1.065 ; clock     ; clock   ; clock        ; cpu_clock   ; -0.500       ; 1.639      ; 0.367      ;
; 0.215  ; mem_clk   ; mem_clk ; cpu_clock    ; cpu_clock   ; 0.000        ; 0.000      ; 0.367      ;
; 0.362  ; cnt1      ; mem_clk ; cpu_clock    ; cpu_clock   ; 0.000        ; 0.012      ; 0.526      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock'                                                                                                                                                                                                                    ;
+--------+---------------------------+----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.792 ; clock                     ; sc_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_3uf1:auto_generated|ram_block1a0~porta_we_reg    ; clock        ; clock       ; 0.000        ; 2.112      ; 1.599      ;
; -0.680 ; clock                     ; sc_datamem:dmem|lcdreg[1][7]                                                                                                     ; clock        ; clock       ; 0.000        ; 2.052      ; 1.665      ;
; -0.673 ; clock                     ; sc_datamem:dmem|lcdreg[3][2]                                                                                                     ; clock        ; clock       ; 0.000        ; 2.052      ; 1.672      ;
; -0.673 ; clock                     ; sc_datamem:dmem|lcdreg[3][4]                                                                                                     ; clock        ; clock       ; 0.000        ; 2.052      ; 1.672      ;
; -0.673 ; clock                     ; sc_datamem:dmem|lcdreg[3][0]                                                                                                     ; clock        ; clock       ; 0.000        ; 2.052      ; 1.672      ;
; -0.585 ; clock                     ; sc_datamem:dmem|lcdreg[3][5]                                                                                                     ; clock        ; clock       ; 0.000        ; 2.051      ; 1.759      ;
; -0.585 ; clock                     ; sc_datamem:dmem|lcdreg[3][6]                                                                                                     ; clock        ; clock       ; 0.000        ; 2.051      ; 1.759      ;
; -0.484 ; clock                     ; sc_datamem:dmem|lcdreg[3][1]                                                                                                     ; clock        ; clock       ; 0.000        ; 2.052      ; 1.861      ;
; -0.479 ; clock                     ; sc_datamem:dmem|lcdreg[2][1]                                                                                                     ; clock        ; clock       ; 0.000        ; 2.047      ; 1.861      ;
; -0.478 ; clock                     ; sc_datamem:dmem|lcdreg[1][2]                                                                                                     ; clock        ; clock       ; 0.000        ; 2.052      ; 1.867      ;
; -0.449 ; clock                     ; sc_datamem:dmem|lcdreg[3][3]                                                                                                     ; clock        ; clock       ; 0.000        ; 2.048      ; 1.892      ;
; -0.442 ; clock                     ; sc_datamem:dmem|lcdreg[1][5]                                                                                                     ; clock        ; clock       ; 0.000        ; 2.042      ; 1.893      ;
; -0.442 ; clock                     ; sc_datamem:dmem|lcdreg[1][3]                                                                                                     ; clock        ; clock       ; 0.000        ; 2.042      ; 1.893      ;
; -0.442 ; clock                     ; sc_datamem:dmem|lcdreg[1][4]                                                                                                     ; clock        ; clock       ; 0.000        ; 2.042      ; 1.893      ;
; -0.442 ; clock                     ; sc_datamem:dmem|lcdreg[1][0]                                                                                                     ; clock        ; clock       ; 0.000        ; 2.042      ; 1.893      ;
; -0.438 ; clock                     ; sc_datamem:dmem|lcdreg[2][3]                                                                                                     ; clock        ; clock       ; 0.000        ; 2.042      ; 1.897      ;
; -0.438 ; clock                     ; sc_datamem:dmem|lcdreg[2][2]                                                                                                     ; clock        ; clock       ; 0.000        ; 2.042      ; 1.897      ;
; -0.416 ; clock                     ; sc_datamem:dmem|lcdreg[2][4]                                                                                                     ; clock        ; clock       ; 0.000        ; 2.035      ; 1.912      ;
; -0.415 ; clock                     ; sc_datamem:dmem|lcdreg[2][5]                                                                                                     ; clock        ; clock       ; 0.000        ; 2.026      ; 1.904      ;
; -0.415 ; clock                     ; sc_datamem:dmem|lcdreg[2][0]                                                                                                     ; clock        ; clock       ; 0.000        ; 2.026      ; 1.904      ;
; -0.415 ; clock                     ; sc_datamem:dmem|lcdreg[2][6]                                                                                                     ; clock        ; clock       ; 0.000        ; 2.026      ; 1.904      ;
; -0.415 ; clock                     ; sc_datamem:dmem|lcdreg[2][7]                                                                                                     ; clock        ; clock       ; 0.000        ; 2.026      ; 1.904      ;
; -0.414 ; clock                     ; sc_datamem:dmem|lcdreg[3][7]                                                                                                     ; clock        ; clock       ; 0.000        ; 2.026      ; 1.905      ;
; -0.407 ; clock                     ; sc_datamem:dmem|lcdreg[1][6]                                                                                                     ; clock        ; clock       ; 0.000        ; 2.026      ; 1.912      ;
; -0.356 ; clock                     ; sc_datamem:dmem|lcdreg[1][1]                                                                                                     ; clock        ; clock       ; 0.000        ; 2.047      ; 1.984      ;
; -0.292 ; clock                     ; sc_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_3uf1:auto_generated|ram_block1a0~porta_we_reg    ; clock        ; clock       ; -0.500       ; 2.112      ; 1.599      ;
; -0.180 ; clock                     ; sc_datamem:dmem|lcdreg[1][7]                                                                                                     ; clock        ; clock       ; -0.500       ; 2.052      ; 1.665      ;
; -0.173 ; clock                     ; sc_datamem:dmem|lcdreg[3][2]                                                                                                     ; clock        ; clock       ; -0.500       ; 2.052      ; 1.672      ;
; -0.173 ; clock                     ; sc_datamem:dmem|lcdreg[3][4]                                                                                                     ; clock        ; clock       ; -0.500       ; 2.052      ; 1.672      ;
; -0.173 ; clock                     ; sc_datamem:dmem|lcdreg[3][0]                                                                                                     ; clock        ; clock       ; -0.500       ; 2.052      ; 1.672      ;
; -0.085 ; clock                     ; sc_datamem:dmem|lcdreg[3][5]                                                                                                     ; clock        ; clock       ; -0.500       ; 2.051      ; 1.759      ;
; -0.085 ; clock                     ; sc_datamem:dmem|lcdreg[3][6]                                                                                                     ; clock        ; clock       ; -0.500       ; 2.051      ; 1.759      ;
; 0.016  ; clock                     ; sc_datamem:dmem|lcdreg[3][1]                                                                                                     ; clock        ; clock       ; -0.500       ; 2.052      ; 1.861      ;
; 0.021  ; clock                     ; sc_datamem:dmem|lcdreg[2][1]                                                                                                     ; clock        ; clock       ; -0.500       ; 2.047      ; 1.861      ;
; 0.022  ; clock                     ; sc_datamem:dmem|lcdreg[1][2]                                                                                                     ; clock        ; clock       ; -0.500       ; 2.052      ; 1.867      ;
; 0.051  ; clock                     ; sc_datamem:dmem|lcdreg[3][3]                                                                                                     ; clock        ; clock       ; -0.500       ; 2.048      ; 1.892      ;
; 0.058  ; clock                     ; sc_datamem:dmem|lcdreg[1][5]                                                                                                     ; clock        ; clock       ; -0.500       ; 2.042      ; 1.893      ;
; 0.058  ; clock                     ; sc_datamem:dmem|lcdreg[1][3]                                                                                                     ; clock        ; clock       ; -0.500       ; 2.042      ; 1.893      ;
; 0.058  ; clock                     ; sc_datamem:dmem|lcdreg[1][4]                                                                                                     ; clock        ; clock       ; -0.500       ; 2.042      ; 1.893      ;
; 0.058  ; clock                     ; sc_datamem:dmem|lcdreg[1][0]                                                                                                     ; clock        ; clock       ; -0.500       ; 2.042      ; 1.893      ;
; 0.062  ; clock                     ; sc_datamem:dmem|lcdreg[2][3]                                                                                                     ; clock        ; clock       ; -0.500       ; 2.042      ; 1.897      ;
; 0.062  ; clock                     ; sc_datamem:dmem|lcdreg[2][2]                                                                                                     ; clock        ; clock       ; -0.500       ; 2.042      ; 1.897      ;
; 0.084  ; clock                     ; sc_datamem:dmem|lcdreg[2][4]                                                                                                     ; clock        ; clock       ; -0.500       ; 2.035      ; 1.912      ;
; 0.085  ; clock                     ; sc_datamem:dmem|lcdreg[2][5]                                                                                                     ; clock        ; clock       ; -0.500       ; 2.026      ; 1.904      ;
; 0.085  ; clock                     ; sc_datamem:dmem|lcdreg[2][0]                                                                                                     ; clock        ; clock       ; -0.500       ; 2.026      ; 1.904      ;
; 0.085  ; clock                     ; sc_datamem:dmem|lcdreg[2][6]                                                                                                     ; clock        ; clock       ; -0.500       ; 2.026      ; 1.904      ;
; 0.085  ; clock                     ; sc_datamem:dmem|lcdreg[2][7]                                                                                                     ; clock        ; clock       ; -0.500       ; 2.026      ; 1.904      ;
; 0.086  ; clock                     ; sc_datamem:dmem|lcdreg[3][7]                                                                                                     ; clock        ; clock       ; -0.500       ; 2.026      ; 1.905      ;
; 0.093  ; clock                     ; sc_datamem:dmem|lcdreg[1][6]                                                                                                     ; clock        ; clock       ; -0.500       ; 2.026      ; 1.912      ;
; 0.144  ; clock                     ; sc_datamem:dmem|lcdreg[1][1]                                                                                                     ; clock        ; clock       ; -0.500       ; 2.047      ; 1.984      ;
; 0.789  ; sc_cpu:cpu|dff32:ip|q[0]  ; sc_cpu:cpu|regfile:rf|register[6][0]                                                                                             ; clock        ; clock       ; 0.000        ; 0.004      ; 0.945      ;
; 0.814  ; sc_cpu:cpu|dff32:ip|q[4]  ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg2 ; clock        ; clock       ; 0.000        ; -0.006     ; 0.946      ;
; 0.945  ; sc_cpu:cpu|dff32:ip|q[1]  ; sc_cpu:cpu|regfile:rf|register[15][1]                                                                                            ; clock        ; clock       ; 0.000        ; 0.004      ; 1.101      ;
; 1.042  ; sc_cpu:cpu|dff32:ip|q[7]  ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg5 ; clock        ; clock       ; 0.000        ; 0.008      ; 1.188      ;
; 1.055  ; sc_cpu:cpu|dff32:ip|q[0]  ; sc_cpu:cpu|regfile:rf|register[19][0]                                                                                            ; clock        ; clock       ; 0.000        ; 0.017      ; 1.224      ;
; 1.055  ; sc_cpu:cpu|dff32:ip|q[3]  ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg1 ; clock        ; clock       ; 0.000        ; -0.019     ; 1.174      ;
; 1.057  ; sc_cpu:cpu|dff32:ip|q[0]  ; sc_cpu:cpu|regfile:rf|register[31][0]                                                                                            ; clock        ; clock       ; 0.000        ; 0.017      ; 1.226      ;
; 1.066  ; sc_cpu:cpu|dff32:ip|q[26] ; sc_cpu:cpu|dff32:ip|q[26]                                                                                                        ; clock        ; clock       ; 0.000        ; 0.000      ; 1.218      ;
; 1.077  ; sc_cpu:cpu|dff32:ip|q[0]  ; sc_cpu:cpu|regfile:rf|register[29][0]                                                                                            ; clock        ; clock       ; 0.000        ; 0.011      ; 1.240      ;
; 1.082  ; sc_cpu:cpu|dff32:ip|q[0]  ; sc_cpu:cpu|regfile:rf|register[24][0]                                                                                            ; clock        ; clock       ; 0.000        ; 0.011      ; 1.245      ;
; 1.083  ; sc_cpu:cpu|dff32:ip|q[31] ; sc_cpu:cpu|dff32:ip|q[31]                                                                                                        ; clock        ; clock       ; 0.000        ; 0.000      ; 1.235      ;
; 1.099  ; sc_cpu:cpu|dff32:ip|q[0]  ; sc_cpu:cpu|regfile:rf|register[8][0]                                                                                             ; clock        ; clock       ; 0.000        ; 0.012      ; 1.263      ;
; 1.101  ; sc_cpu:cpu|dff32:ip|q[0]  ; sc_cpu:cpu|regfile:rf|register[11][0]                                                                                            ; clock        ; clock       ; 0.000        ; 0.012      ; 1.265      ;
; 1.109  ; sc_cpu:cpu|dff32:ip|q[0]  ; sc_cpu:cpu|regfile:rf|register[17][0]                                                                                            ; clock        ; clock       ; 0.000        ; 0.004      ; 1.265      ;
; 1.109  ; sc_cpu:cpu|dff32:ip|q[0]  ; sc_cpu:cpu|regfile:rf|register[25][0]                                                                                            ; clock        ; clock       ; 0.000        ; 0.004      ; 1.265      ;
; 1.113  ; sc_cpu:cpu|dff32:ip|q[18] ; sc_cpu:cpu|regfile:rf|register[15][18]                                                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.265      ;
; 1.115  ; sc_cpu:cpu|dff32:ip|q[29] ; sc_cpu:cpu|dff32:ip|q[29]                                                                                                        ; clock        ; clock       ; 0.000        ; 0.000      ; 1.267      ;
; 1.137  ; sc_cpu:cpu|dff32:ip|q[11] ; sc_cpu:cpu|dff32:ip|q[11]                                                                                                        ; clock        ; clock       ; 0.000        ; 0.000      ; 1.289      ;
; 1.139  ; sc_cpu:cpu|dff32:ip|q[0]  ; sc_cpu:cpu|regfile:rf|register[20][0]                                                                                            ; clock        ; clock       ; 0.000        ; 0.026      ; 1.317      ;
; 1.154  ; sc_cpu:cpu|dff32:ip|q[0]  ; sc_cpu:cpu|regfile:rf|register[1][0]                                                                                             ; clock        ; clock       ; 0.000        ; 0.016      ; 1.322      ;
; 1.155  ; sc_cpu:cpu|dff32:ip|q[0]  ; sc_cpu:cpu|regfile:rf|register[3][0]                                                                                             ; clock        ; clock       ; 0.000        ; 0.016      ; 1.323      ;
; 1.167  ; sc_cpu:cpu|dff32:ip|q[0]  ; sc_cpu:cpu|regfile:rf|register[28][0]                                                                                            ; clock        ; clock       ; 0.000        ; 0.010      ; 1.329      ;
; 1.172  ; sc_cpu:cpu|dff32:ip|q[0]  ; sc_cpu:cpu|regfile:rf|register[16][0]                                                                                            ; clock        ; clock       ; 0.000        ; 0.010      ; 1.334      ;
; 1.172  ; sc_cpu:cpu|dff32:ip|q[17] ; sc_cpu:cpu|regfile:rf|register[15][17]                                                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.324      ;
; 1.180  ; sc_cpu:cpu|dff32:ip|q[0]  ; sc_cpu:cpu|regfile:rf|register[10][0]                                                                                            ; clock        ; clock       ; 0.000        ; 0.012      ; 1.344      ;
; 1.180  ; sc_cpu:cpu|dff32:ip|q[0]  ; sc_cpu:cpu|regfile:rf|register[9][0]                                                                                             ; clock        ; clock       ; 0.000        ; 0.012      ; 1.344      ;
; 1.185  ; sc_cpu:cpu|dff32:ip|q[18] ; sc_cpu:cpu|dff32:ip|q[18]                                                                                                        ; clock        ; clock       ; 0.000        ; 0.000      ; 1.337      ;
; 1.189  ; sc_cpu:cpu|dff32:ip|q[31] ; sc_cpu:cpu|regfile:rf|register[31][31]                                                                                           ; clock        ; clock       ; 0.000        ; 0.017      ; 1.358      ;
; 1.194  ; sc_cpu:cpu|dff32:ip|q[3]  ; sc_cpu:cpu|dff32:ip|q[3]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 1.346      ;
; 1.198  ; sc_cpu:cpu|dff32:ip|q[16] ; sc_cpu:cpu|dff32:ip|q[16]                                                                                                        ; clock        ; clock       ; 0.000        ; 0.000      ; 1.350      ;
; 1.200  ; sc_cpu:cpu|dff32:ip|q[25] ; sc_cpu:cpu|dff32:ip|q[26]                                                                                                        ; clock        ; clock       ; 0.000        ; 0.001      ; 1.353      ;
; 1.206  ; sc_cpu:cpu|dff32:ip|q[30] ; sc_cpu:cpu|dff32:ip|q[30]                                                                                                        ; clock        ; clock       ; 0.000        ; 0.000      ; 1.358      ;
; 1.223  ; sc_cpu:cpu|dff32:ip|q[0]  ; sc_cpu:cpu|regfile:rf|register[4][0]                                                                                             ; clock        ; clock       ; 0.000        ; 0.011      ; 1.386      ;
; 1.227  ; sc_cpu:cpu|dff32:ip|q[0]  ; sc_cpu:cpu|regfile:rf|register[7][0]                                                                                             ; clock        ; clock       ; 0.000        ; 0.011      ; 1.390      ;
; 1.239  ; sc_cpu:cpu|dff32:ip|q[0]  ; sc_cpu:cpu|regfile:rf|register[23][0]                                                                                            ; clock        ; clock       ; 0.000        ; 0.004      ; 1.395      ;
; 1.246  ; sc_cpu:cpu|dff32:ip|q[24] ; sc_cpu:cpu|dff32:ip|q[24]                                                                                                        ; clock        ; clock       ; 0.000        ; 0.000      ; 1.398      ;
; 1.247  ; sc_cpu:cpu|dff32:ip|q[10] ; sc_cpu:cpu|dff32:ip|q[10]                                                                                                        ; clock        ; clock       ; 0.000        ; 0.000      ; 1.399      ;
; 1.253  ; sc_cpu:cpu|dff32:ip|q[0]  ; sc_cpu:cpu|regfile:rf|register[14][0]                                                                                            ; clock        ; clock       ; 0.000        ; 0.000      ; 1.405      ;
; 1.254  ; sc_cpu:cpu|dff32:ip|q[0]  ; sc_cpu:cpu|regfile:rf|register[13][0]                                                                                            ; clock        ; clock       ; 0.000        ; 0.000      ; 1.406      ;
; 1.255  ; sc_cpu:cpu|dff32:ip|q[26] ; sc_cpu:cpu|dff32:ip|q[29]                                                                                                        ; clock        ; clock       ; 0.000        ; 0.019      ; 1.426      ;
; 1.257  ; sc_cpu:cpu|dff32:ip|q[4]  ; sc_cpu:cpu|dff32:ip|q[4]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 1.409      ;
; 1.258  ; sc_cpu:cpu|dff32:ip|q[0]  ; sc_cpu:cpu|regfile:rf|register[27][0]                                                                                            ; clock        ; clock       ; 0.000        ; -0.002     ; 1.408      ;
; 1.259  ; sc_cpu:cpu|dff32:ip|q[0]  ; sc_cpu:cpu|regfile:rf|register[12][0]                                                                                            ; clock        ; clock       ; 0.000        ; 0.002      ; 1.413      ;
; 1.259  ; sc_cpu:cpu|dff32:ip|q[0]  ; sc_cpu:cpu|regfile:rf|register[15][0]                                                                                            ; clock        ; clock       ; 0.000        ; 0.002      ; 1.413      ;
; 1.264  ; sc_cpu:cpu|dff32:ip|q[17] ; sc_cpu:cpu|dff32:ip|q[17]                                                                                                        ; clock        ; clock       ; 0.000        ; 0.000      ; 1.416      ;
; 1.264  ; sc_cpu:cpu|dff32:ip|q[17] ; sc_cpu:cpu|regfile:rf|register[15][18]                                                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.416      ;
; 1.265  ; sc_cpu:cpu|dff32:ip|q[2]  ; sc_cpu:cpu|dff32:ip|q[3]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.020      ; 1.437      ;
; 1.270  ; sc_cpu:cpu|dff32:ip|q[28] ; sc_cpu:cpu|dff32:ip|q[29]                                                                                                        ; clock        ; clock       ; 0.000        ; 0.000      ; 1.422      ;
; 1.278  ; sc_cpu:cpu|dff32:ip|q[0]  ; sc_cpu:cpu|regfile:rf|register[5][0]                                                                                             ; clock        ; clock       ; 0.000        ; 0.011      ; 1.441      ;
; 1.278  ; sc_cpu:cpu|dff32:ip|q[10] ; sc_cpu:cpu|dff32:ip|q[11]                                                                                                        ; clock        ; clock       ; 0.000        ; -0.001     ; 1.429      ;
+--------+---------------------------+----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock'                                                                                                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; sc_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_3uf1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; sc_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_3uf1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; sc_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_3uf1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; sc_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_3uf1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; sc_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_3uf1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; sc_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_3uf1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; sc_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_3uf1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; sc_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_3uf1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; sc_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_3uf1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; sc_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_3uf1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; sc_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_3uf1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; sc_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_3uf1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; sc_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_3uf1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; sc_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_3uf1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; sc_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_3uf1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; sc_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_3uf1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; sc_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_3uf1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; sc_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_3uf1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; sc_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_3uf1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; sc_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_3uf1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; sc_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_3uf1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; sc_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_3uf1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; sc_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_3uf1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; sc_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_3uf1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; sc_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_3uf1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; sc_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_3uf1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; sc_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_3uf1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; sc_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_3uf1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; sc_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_3uf1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; sc_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_3uf1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; sc_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_3uf1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; sc_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_3uf1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; sc_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_3uf1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; sc_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_3uf1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; sc_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_3uf1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; sc_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_3uf1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; sc_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_3uf1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; sc_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_3uf1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; sc_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_3uf1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; sc_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_3uf1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; sc_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_3uf1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; sc_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_3uf1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; sc_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_3uf1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; sc_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_3uf1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg0    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg0    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg1    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg1    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg2    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg2    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg3    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg3    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg4    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg4    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg5    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ram_block1a0~porta_address_reg5    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; sc_cpu:cpu|dff32:ip|q[0]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; sc_cpu:cpu|dff32:ip|q[0]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; sc_cpu:cpu|dff32:ip|q[10]                                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; sc_cpu:cpu|dff32:ip|q[10]                                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; sc_cpu:cpu|dff32:ip|q[11]                                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; sc_cpu:cpu|dff32:ip|q[11]                                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; sc_cpu:cpu|dff32:ip|q[12]                                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; sc_cpu:cpu|dff32:ip|q[12]                                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; sc_cpu:cpu|dff32:ip|q[13]                                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; sc_cpu:cpu|dff32:ip|q[13]                                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; sc_cpu:cpu|dff32:ip|q[14]                                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; sc_cpu:cpu|dff32:ip|q[14]                                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; sc_cpu:cpu|dff32:ip|q[15]                                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; sc_cpu:cpu|dff32:ip|q[15]                                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; sc_cpu:cpu|dff32:ip|q[16]                                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; sc_cpu:cpu|dff32:ip|q[16]                                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; sc_cpu:cpu|dff32:ip|q[17]                                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; sc_cpu:cpu|dff32:ip|q[17]                                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; sc_cpu:cpu|dff32:ip|q[18]                                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; sc_cpu:cpu|dff32:ip|q[18]                                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; sc_cpu:cpu|dff32:ip|q[19]                                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; sc_cpu:cpu|dff32:ip|q[19]                                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; sc_cpu:cpu|dff32:ip|q[1]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; sc_cpu:cpu|dff32:ip|q[1]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; sc_cpu:cpu|dff32:ip|q[20]                                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; sc_cpu:cpu|dff32:ip|q[20]                                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; sc_cpu:cpu|dff32:ip|q[21]                                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; sc_cpu:cpu|dff32:ip|q[21]                                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; sc_cpu:cpu|dff32:ip|q[22]                                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; sc_cpu:cpu|dff32:ip|q[22]                                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; sc_cpu:cpu|dff32:ip|q[23]                                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; sc_cpu:cpu|dff32:ip|q[23]                                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; sc_cpu:cpu|dff32:ip|q[24]                                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; sc_cpu:cpu|dff32:ip|q[24]                                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; sc_cpu:cpu|dff32:ip|q[25]                                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; sc_cpu:cpu|dff32:ip|q[25]                                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; sc_cpu:cpu|dff32:ip|q[26]                                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; sc_cpu:cpu|dff32:ip|q[26]                                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; sc_cpu:cpu|dff32:ip|q[27]                                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; sc_cpu:cpu|dff32:ip|q[27]                                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; sc_cpu:cpu|dff32:ip|q[28]                                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; sc_cpu:cpu|dff32:ip|q[28]                                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; sc_cpu:cpu|dff32:ip|q[29]                                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; sc_cpu:cpu|dff32:ip|q[29]                                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'cpu_clock'                                                                     ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; cpu_clock ; Rise       ; cpu_clock                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpu_clock ; Rise       ; clock                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpu_clock ; Rise       ; clock                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpu_clock ; Rise       ; cnt1                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpu_clock ; Rise       ; cnt1                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpu_clock ; Rise       ; mem_clk                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpu_clock ; Rise       ; mem_clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; cpu_clock ; Rise       ; clock|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; cpu_clock ; Rise       ; clock|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; cpu_clock ; Rise       ; cnt1|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; cpu_clock ; Rise       ; cnt1|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; cpu_clock ; Rise       ; cpu_clock|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; cpu_clock ; Rise       ; cpu_clock|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; cpu_clock ; Rise       ; cpu_clock~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; cpu_clock ; Rise       ; cpu_clock~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; cpu_clock ; Rise       ; cpu_clock~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; cpu_clock ; Rise       ; cpu_clock~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; cpu_clock ; Rise       ; mem_clk|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; cpu_clock ; Rise       ; mem_clk|clk                ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; plus1[*]  ; clock      ; 1.442 ; 1.442 ; Rise       ; clock           ;
;  plus1[0] ; clock      ; 0.894 ; 0.894 ; Rise       ; clock           ;
;  plus1[1] ; clock      ; 1.442 ; 1.442 ; Rise       ; clock           ;
;  plus1[2] ; clock      ; 0.991 ; 0.991 ; Rise       ; clock           ;
;  plus1[3] ; clock      ; 0.817 ; 0.817 ; Rise       ; clock           ;
;  plus1[4] ; clock      ; 1.143 ; 1.143 ; Rise       ; clock           ;
; plus2[*]  ; clock      ; 1.572 ; 1.572 ; Rise       ; clock           ;
;  plus2[0] ; clock      ; 1.051 ; 1.051 ; Rise       ; clock           ;
;  plus2[1] ; clock      ; 1.178 ; 1.178 ; Rise       ; clock           ;
;  plus2[2] ; clock      ; 1.310 ; 1.310 ; Rise       ; clock           ;
;  plus2[3] ; clock      ; 1.328 ; 1.328 ; Rise       ; clock           ;
;  plus2[4] ; clock      ; 1.572 ; 1.572 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; plus1[*]  ; clock      ; 0.054  ; 0.054  ; Rise       ; clock           ;
;  plus1[0] ; clock      ; -0.149 ; -0.149 ; Rise       ; clock           ;
;  plus1[1] ; clock      ; -0.349 ; -0.349 ; Rise       ; clock           ;
;  plus1[2] ; clock      ; -0.218 ; -0.218 ; Rise       ; clock           ;
;  plus1[3] ; clock      ; 0.054  ; 0.054  ; Rise       ; clock           ;
;  plus1[4] ; clock      ; -0.164 ; -0.164 ; Rise       ; clock           ;
; plus2[*]  ; clock      ; -0.085 ; -0.085 ; Rise       ; clock           ;
;  plus2[0] ; clock      ; -0.306 ; -0.306 ; Rise       ; clock           ;
;  plus2[1] ; clock      ; -0.085 ; -0.085 ; Rise       ; clock           ;
;  plus2[2] ; clock      ; -0.537 ; -0.537 ; Rise       ; clock           ;
;  plus2[3] ; clock      ; -0.457 ; -0.457 ; Rise       ; clock           ;
;  plus2[4] ; clock      ; -0.593 ; -0.593 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; aluout[*]      ; clock      ; 12.999 ; 12.999 ; Rise       ; clock           ;
;  aluout[0]     ; clock      ; 12.170 ; 12.170 ; Rise       ; clock           ;
;  aluout[1]     ; clock      ; 11.761 ; 11.761 ; Rise       ; clock           ;
;  aluout[2]     ; clock      ; 11.590 ; 11.590 ; Rise       ; clock           ;
;  aluout[3]     ; clock      ; 11.407 ; 11.407 ; Rise       ; clock           ;
;  aluout[4]     ; clock      ; 11.672 ; 11.672 ; Rise       ; clock           ;
;  aluout[5]     ; clock      ; 11.609 ; 11.609 ; Rise       ; clock           ;
;  aluout[6]     ; clock      ; 11.803 ; 11.803 ; Rise       ; clock           ;
;  aluout[7]     ; clock      ; 11.715 ; 11.715 ; Rise       ; clock           ;
;  aluout[8]     ; clock      ; 11.931 ; 11.931 ; Rise       ; clock           ;
;  aluout[9]     ; clock      ; 12.819 ; 12.819 ; Rise       ; clock           ;
;  aluout[10]    ; clock      ; 12.624 ; 12.624 ; Rise       ; clock           ;
;  aluout[11]    ; clock      ; 12.414 ; 12.414 ; Rise       ; clock           ;
;  aluout[12]    ; clock      ; 12.206 ; 12.206 ; Rise       ; clock           ;
;  aluout[13]    ; clock      ; 12.259 ; 12.259 ; Rise       ; clock           ;
;  aluout[14]    ; clock      ; 12.357 ; 12.357 ; Rise       ; clock           ;
;  aluout[15]    ; clock      ; 12.108 ; 12.108 ; Rise       ; clock           ;
;  aluout[16]    ; clock      ; 12.525 ; 12.525 ; Rise       ; clock           ;
;  aluout[17]    ; clock      ; 12.498 ; 12.498 ; Rise       ; clock           ;
;  aluout[18]    ; clock      ; 12.303 ; 12.303 ; Rise       ; clock           ;
;  aluout[19]    ; clock      ; 12.486 ; 12.486 ; Rise       ; clock           ;
;  aluout[20]    ; clock      ; 12.184 ; 12.184 ; Rise       ; clock           ;
;  aluout[21]    ; clock      ; 12.864 ; 12.864 ; Rise       ; clock           ;
;  aluout[22]    ; clock      ; 12.267 ; 12.267 ; Rise       ; clock           ;
;  aluout[23]    ; clock      ; 12.562 ; 12.562 ; Rise       ; clock           ;
;  aluout[24]    ; clock      ; 12.559 ; 12.559 ; Rise       ; clock           ;
;  aluout[25]    ; clock      ; 12.510 ; 12.510 ; Rise       ; clock           ;
;  aluout[26]    ; clock      ; 12.293 ; 12.293 ; Rise       ; clock           ;
;  aluout[27]    ; clock      ; 12.659 ; 12.659 ; Rise       ; clock           ;
;  aluout[28]    ; clock      ; 12.626 ; 12.626 ; Rise       ; clock           ;
;  aluout[29]    ; clock      ; 12.559 ; 12.559 ; Rise       ; clock           ;
;  aluout[30]    ; clock      ; 12.999 ; 12.999 ; Rise       ; clock           ;
;  aluout[31]    ; clock      ; 12.656 ; 12.656 ; Rise       ; clock           ;
; dmem_clk       ; clock      ;        ; 2.461  ; Rise       ; clock           ;
; imem_clk       ; clock      ; 2.714  ;        ; Rise       ; clock           ;
; inst[*]        ; clock      ; 7.543  ; 7.543  ; Rise       ; clock           ;
;  inst[0]       ; clock      ; 6.820  ; 6.820  ; Rise       ; clock           ;
;  inst[1]       ; clock      ; 6.528  ; 6.528  ; Rise       ; clock           ;
;  inst[2]       ; clock      ; 6.495  ; 6.495  ; Rise       ; clock           ;
;  inst[3]       ; clock      ; 6.580  ; 6.580  ; Rise       ; clock           ;
;  inst[4]       ; clock      ; 7.161  ; 7.161  ; Rise       ; clock           ;
;  inst[5]       ; clock      ; 6.809  ; 6.809  ; Rise       ; clock           ;
;  inst[6]       ; clock      ; 6.624  ; 6.624  ; Rise       ; clock           ;
;  inst[7]       ; clock      ; 7.543  ; 7.543  ; Rise       ; clock           ;
;  inst[8]       ; clock      ; 6.599  ; 6.599  ; Rise       ; clock           ;
;  inst[9]       ; clock      ; 6.458  ; 6.458  ; Rise       ; clock           ;
;  inst[10]      ; clock      ; 6.462  ; 6.462  ; Rise       ; clock           ;
;  inst[11]      ; clock      ; 6.400  ; 6.400  ; Rise       ; clock           ;
;  inst[12]      ; clock      ; 6.622  ; 6.622  ; Rise       ; clock           ;
;  inst[13]      ; clock      ; 6.381  ; 6.381  ; Rise       ; clock           ;
;  inst[14]      ; clock      ; 6.515  ; 6.515  ; Rise       ; clock           ;
;  inst[15]      ; clock      ; 6.906  ; 6.906  ; Rise       ; clock           ;
;  inst[16]      ; clock      ; 6.517  ; 6.517  ; Rise       ; clock           ;
;  inst[17]      ; clock      ; 6.555  ; 6.555  ; Rise       ; clock           ;
;  inst[18]      ; clock      ; 6.503  ; 6.503  ; Rise       ; clock           ;
;  inst[19]      ; clock      ; 6.477  ; 6.477  ; Rise       ; clock           ;
;  inst[20]      ; clock      ; 6.562  ; 6.562  ; Rise       ; clock           ;
;  inst[21]      ; clock      ; 6.650  ; 6.650  ; Rise       ; clock           ;
;  inst[22]      ; clock      ; 6.696  ; 6.696  ; Rise       ; clock           ;
;  inst[23]      ; clock      ; 6.497  ; 6.497  ; Rise       ; clock           ;
;  inst[24]      ; clock      ; 6.506  ; 6.506  ; Rise       ; clock           ;
;  inst[25]      ; clock      ; 6.415  ; 6.415  ; Rise       ; clock           ;
;  inst[26]      ; clock      ; 6.951  ; 6.951  ; Rise       ; clock           ;
;  inst[27]      ; clock      ; 6.421  ; 6.421  ; Rise       ; clock           ;
;  inst[28]      ; clock      ; 7.413  ; 7.413  ; Rise       ; clock           ;
;  inst[29]      ; clock      ; 7.361  ; 7.361  ; Rise       ; clock           ;
;  inst[30]      ; clock      ; 7.131  ; 7.131  ; Rise       ; clock           ;
;  inst[31]      ; clock      ; 7.385  ; 7.385  ; Rise       ; clock           ;
; lcd[*]         ; clock      ; 10.455 ; 10.455 ; Rise       ; clock           ;
;  lcd[0]        ; clock      ; 9.433  ; 9.433  ; Rise       ; clock           ;
;  lcd[1]        ; clock      ; 8.855  ; 8.855  ; Rise       ; clock           ;
;  lcd[2]        ; clock      ; 8.807  ; 8.807  ; Rise       ; clock           ;
;  lcd[3]        ; clock      ; 9.546  ; 9.546  ; Rise       ; clock           ;
;  lcd[4]        ; clock      ; 10.455 ; 10.455 ; Rise       ; clock           ;
;  lcd[5]        ; clock      ; 10.036 ; 10.036 ; Rise       ; clock           ;
;  lcd[6]        ; clock      ; 9.945  ; 9.945  ; Rise       ; clock           ;
;  lcd[7]        ; clock      ; 9.246  ; 9.246  ; Rise       ; clock           ;
; memout[*]      ; clock      ; 14.146 ; 14.146 ; Rise       ; clock           ;
;  memout[0]     ; clock      ; 13.390 ; 13.390 ; Rise       ; clock           ;
;  memout[1]     ; clock      ; 13.674 ; 13.674 ; Rise       ; clock           ;
;  memout[2]     ; clock      ; 13.276 ; 13.276 ; Rise       ; clock           ;
;  memout[3]     ; clock      ; 13.330 ; 13.330 ; Rise       ; clock           ;
;  memout[4]     ; clock      ; 14.146 ; 14.146 ; Rise       ; clock           ;
;  memout[5]     ; clock      ; 12.127 ; 12.127 ; Rise       ; clock           ;
;  memout[6]     ; clock      ; 12.726 ; 12.726 ; Rise       ; clock           ;
;  memout[7]     ; clock      ; 12.440 ; 12.440 ; Rise       ; clock           ;
; pc[*]          ; clock      ; 4.916  ; 4.916  ; Rise       ; clock           ;
;  pc[0]         ; clock      ; 4.822  ; 4.822  ; Rise       ; clock           ;
;  pc[1]         ; clock      ; 4.745  ; 4.745  ; Rise       ; clock           ;
;  pc[2]         ; clock      ; 4.601  ; 4.601  ; Rise       ; clock           ;
;  pc[3]         ; clock      ; 4.718  ; 4.718  ; Rise       ; clock           ;
;  pc[4]         ; clock      ; 4.891  ; 4.891  ; Rise       ; clock           ;
;  pc[5]         ; clock      ; 4.659  ; 4.659  ; Rise       ; clock           ;
;  pc[6]         ; clock      ; 4.541  ; 4.541  ; Rise       ; clock           ;
;  pc[7]         ; clock      ; 4.734  ; 4.734  ; Rise       ; clock           ;
;  pc[8]         ; clock      ; 4.916  ; 4.916  ; Rise       ; clock           ;
;  pc[9]         ; clock      ; 4.777  ; 4.777  ; Rise       ; clock           ;
;  pc[10]        ; clock      ; 4.549  ; 4.549  ; Rise       ; clock           ;
;  pc[11]        ; clock      ; 4.361  ; 4.361  ; Rise       ; clock           ;
;  pc[12]        ; clock      ; 4.670  ; 4.670  ; Rise       ; clock           ;
;  pc[13]        ; clock      ; 4.185  ; 4.185  ; Rise       ; clock           ;
;  pc[14]        ; clock      ; 4.657  ; 4.657  ; Rise       ; clock           ;
;  pc[15]        ; clock      ; 4.628  ; 4.628  ; Rise       ; clock           ;
;  pc[16]        ; clock      ; 4.613  ; 4.613  ; Rise       ; clock           ;
;  pc[17]        ; clock      ; 4.660  ; 4.660  ; Rise       ; clock           ;
;  pc[18]        ; clock      ; 4.552  ; 4.552  ; Rise       ; clock           ;
;  pc[19]        ; clock      ; 4.557  ; 4.557  ; Rise       ; clock           ;
;  pc[20]        ; clock      ; 4.783  ; 4.783  ; Rise       ; clock           ;
;  pc[21]        ; clock      ; 4.587  ; 4.587  ; Rise       ; clock           ;
;  pc[22]        ; clock      ; 4.653  ; 4.653  ; Rise       ; clock           ;
;  pc[23]        ; clock      ; 4.461  ; 4.461  ; Rise       ; clock           ;
;  pc[24]        ; clock      ; 4.537  ; 4.537  ; Rise       ; clock           ;
;  pc[25]        ; clock      ; 4.449  ; 4.449  ; Rise       ; clock           ;
;  pc[26]        ; clock      ; 4.707  ; 4.707  ; Rise       ; clock           ;
;  pc[27]        ; clock      ; 4.519  ; 4.519  ; Rise       ; clock           ;
;  pc[28]        ; clock      ; 4.595  ; 4.595  ; Rise       ; clock           ;
;  pc[29]        ; clock      ; 4.621  ; 4.621  ; Rise       ; clock           ;
;  pc[30]        ; clock      ; 4.536  ; 4.536  ; Rise       ; clock           ;
;  pc[31]        ; clock      ; 4.684  ; 4.684  ; Rise       ; clock           ;
; dmem_clk       ; clock      ; 2.461  ;        ; Fall       ; clock           ;
; imem_clk       ; clock      ;        ; 2.714  ; Fall       ; clock           ;
; memout[*]      ; clock      ; 8.824  ; 8.824  ; Fall       ; clock           ;
;  memout[0]     ; clock      ; 7.870  ; 7.870  ; Fall       ; clock           ;
;  memout[1]     ; clock      ; 8.114  ; 8.114  ; Fall       ; clock           ;
;  memout[2]     ; clock      ; 7.696  ; 7.696  ; Fall       ; clock           ;
;  memout[3]     ; clock      ; 7.851  ; 7.851  ; Fall       ; clock           ;
;  memout[4]     ; clock      ; 8.824  ; 8.824  ; Fall       ; clock           ;
;  memout[5]     ; clock      ; 7.231  ; 7.231  ; Fall       ; clock           ;
;  memout[6]     ; clock      ; 7.455  ; 7.455  ; Fall       ; clock           ;
;  memout[7]     ; clock      ; 7.129  ; 7.129  ; Fall       ; clock           ;
; plus1_high[*]  ; clock      ; 11.818 ; 11.818 ; Fall       ; clock           ;
;  plus1_high[0] ; clock      ; 11.460 ; 11.460 ; Fall       ; clock           ;
;  plus1_high[1] ; clock      ; 11.356 ; 11.356 ; Fall       ; clock           ;
;  plus1_high[2] ; clock      ; 11.818 ; 11.818 ; Fall       ; clock           ;
;  plus1_high[3] ; clock      ; 11.148 ; 11.148 ; Fall       ; clock           ;
;  plus1_high[4] ; clock      ; 11.415 ; 11.415 ; Fall       ; clock           ;
;  plus1_high[5] ; clock      ; 11.120 ; 11.120 ; Fall       ; clock           ;
;  plus1_high[6] ; clock      ; 11.342 ; 11.342 ; Fall       ; clock           ;
; plus1_low[*]   ; clock      ; 10.713 ; 10.713 ; Fall       ; clock           ;
;  plus1_low[0]  ; clock      ; 10.713 ; 10.713 ; Fall       ; clock           ;
;  plus1_low[1]  ; clock      ; 10.685 ; 10.685 ; Fall       ; clock           ;
;  plus1_low[2]  ; clock      ; 10.692 ; 10.692 ; Fall       ; clock           ;
;  plus1_low[3]  ; clock      ; 10.590 ; 10.590 ; Fall       ; clock           ;
;  plus1_low[4]  ; clock      ; 10.585 ; 10.585 ; Fall       ; clock           ;
;  plus1_low[5]  ; clock      ; 10.588 ; 10.588 ; Fall       ; clock           ;
;  plus1_low[6]  ; clock      ; 10.583 ; 10.583 ; Fall       ; clock           ;
; plus2_high[*]  ; clock      ; 10.519 ; 10.519 ; Fall       ; clock           ;
;  plus2_high[0] ; clock      ; 10.415 ; 10.415 ; Fall       ; clock           ;
;  plus2_high[1] ; clock      ; 10.410 ; 10.410 ; Fall       ; clock           ;
;  plus2_high[2] ; clock      ; 10.437 ; 10.437 ; Fall       ; clock           ;
;  plus2_high[3] ; clock      ; 10.409 ; 10.409 ; Fall       ; clock           ;
;  plus2_high[4] ; clock      ; 10.398 ; 10.398 ; Fall       ; clock           ;
;  plus2_high[5] ; clock      ; 10.496 ; 10.496 ; Fall       ; clock           ;
;  plus2_high[6] ; clock      ; 10.519 ; 10.519 ; Fall       ; clock           ;
; plus2_low[*]   ; clock      ; 10.319 ; 10.319 ; Fall       ; clock           ;
;  plus2_low[0]  ; clock      ; 10.294 ; 10.294 ; Fall       ; clock           ;
;  plus2_low[1]  ; clock      ; 10.261 ; 10.261 ; Fall       ; clock           ;
;  plus2_low[2]  ; clock      ; 10.319 ; 10.319 ; Fall       ; clock           ;
;  plus2_low[3]  ; clock      ; 10.306 ; 10.306 ; Fall       ; clock           ;
;  plus2_low[4]  ; clock      ; 10.137 ; 10.137 ; Fall       ; clock           ;
;  plus2_low[5]  ; clock      ; 10.265 ; 10.265 ; Fall       ; clock           ;
;  plus2_low[6]  ; clock      ; 10.263 ; 10.263 ; Fall       ; clock           ;
; total_high[*]  ; clock      ; 11.056 ; 11.056 ; Fall       ; clock           ;
;  total_high[0] ; clock      ; 10.917 ; 10.917 ; Fall       ; clock           ;
;  total_high[1] ; clock      ; 11.017 ; 11.017 ; Fall       ; clock           ;
;  total_high[2] ; clock      ; 11.012 ; 11.012 ; Fall       ; clock           ;
;  total_high[3] ; clock      ; 11.056 ; 11.056 ; Fall       ; clock           ;
;  total_high[4] ; clock      ; 11.029 ; 11.029 ; Fall       ; clock           ;
;  total_high[5] ; clock      ; 11.023 ; 11.023 ; Fall       ; clock           ;
;  total_high[6] ; clock      ; 11.048 ; 11.048 ; Fall       ; clock           ;
; total_low[*]   ; clock      ; 11.602 ; 11.602 ; Fall       ; clock           ;
;  total_low[0]  ; clock      ; 11.590 ; 11.590 ; Fall       ; clock           ;
;  total_low[1]  ; clock      ; 11.602 ; 11.602 ; Fall       ; clock           ;
;  total_low[2]  ; clock      ; 11.314 ; 11.314 ; Fall       ; clock           ;
;  total_low[3]  ; clock      ; 11.389 ; 11.389 ; Fall       ; clock           ;
;  total_low[4]  ; clock      ; 11.491 ; 11.491 ; Fall       ; clock           ;
;  total_low[5]  ; clock      ; 11.600 ; 11.600 ; Fall       ; clock           ;
;  total_low[6]  ; clock      ; 11.597 ; 11.597 ; Fall       ; clock           ;
; dmem_clk       ; cpu_clock  ; 4.330  ; 4.330  ; Rise       ; cpu_clock       ;
; imem_clk       ; cpu_clock  ; 4.554  ; 4.554  ; Rise       ; cpu_clock       ;
+----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; aluout[*]      ; clock      ; 6.068 ; 6.068 ; Rise       ; clock           ;
;  aluout[0]     ; clock      ; 6.929 ; 6.929 ; Rise       ; clock           ;
;  aluout[1]     ; clock      ; 6.269 ; 6.269 ; Rise       ; clock           ;
;  aluout[2]     ; clock      ; 6.517 ; 6.517 ; Rise       ; clock           ;
;  aluout[3]     ; clock      ; 6.511 ; 6.511 ; Rise       ; clock           ;
;  aluout[4]     ; clock      ; 6.252 ; 6.252 ; Rise       ; clock           ;
;  aluout[5]     ; clock      ; 6.399 ; 6.399 ; Rise       ; clock           ;
;  aluout[6]     ; clock      ; 6.229 ; 6.229 ; Rise       ; clock           ;
;  aluout[7]     ; clock      ; 6.453 ; 6.453 ; Rise       ; clock           ;
;  aluout[8]     ; clock      ; 6.371 ; 6.371 ; Rise       ; clock           ;
;  aluout[9]     ; clock      ; 6.862 ; 6.862 ; Rise       ; clock           ;
;  aluout[10]    ; clock      ; 6.712 ; 6.712 ; Rise       ; clock           ;
;  aluout[11]    ; clock      ; 6.607 ; 6.607 ; Rise       ; clock           ;
;  aluout[12]    ; clock      ; 6.068 ; 6.068 ; Rise       ; clock           ;
;  aluout[13]    ; clock      ; 6.472 ; 6.472 ; Rise       ; clock           ;
;  aluout[14]    ; clock      ; 6.700 ; 6.700 ; Rise       ; clock           ;
;  aluout[15]    ; clock      ; 6.648 ; 6.648 ; Rise       ; clock           ;
;  aluout[16]    ; clock      ; 6.825 ; 6.825 ; Rise       ; clock           ;
;  aluout[17]    ; clock      ; 6.856 ; 6.856 ; Rise       ; clock           ;
;  aluout[18]    ; clock      ; 6.716 ; 6.716 ; Rise       ; clock           ;
;  aluout[19]    ; clock      ; 6.742 ; 6.742 ; Rise       ; clock           ;
;  aluout[20]    ; clock      ; 6.526 ; 6.526 ; Rise       ; clock           ;
;  aluout[21]    ; clock      ; 6.816 ; 6.816 ; Rise       ; clock           ;
;  aluout[22]    ; clock      ; 6.357 ; 6.357 ; Rise       ; clock           ;
;  aluout[23]    ; clock      ; 6.709 ; 6.709 ; Rise       ; clock           ;
;  aluout[24]    ; clock      ; 6.221 ; 6.221 ; Rise       ; clock           ;
;  aluout[25]    ; clock      ; 6.697 ; 6.697 ; Rise       ; clock           ;
;  aluout[26]    ; clock      ; 6.166 ; 6.166 ; Rise       ; clock           ;
;  aluout[27]    ; clock      ; 6.460 ; 6.460 ; Rise       ; clock           ;
;  aluout[28]    ; clock      ; 6.646 ; 6.646 ; Rise       ; clock           ;
;  aluout[29]    ; clock      ; 6.676 ; 6.676 ; Rise       ; clock           ;
;  aluout[30]    ; clock      ; 6.729 ; 6.729 ; Rise       ; clock           ;
;  aluout[31]    ; clock      ; 6.608 ; 6.608 ; Rise       ; clock           ;
; dmem_clk       ; clock      ;       ; 2.461 ; Rise       ; clock           ;
; imem_clk       ; clock      ; 2.714 ;       ; Rise       ; clock           ;
; inst[*]        ; clock      ; 6.381 ; 6.381 ; Rise       ; clock           ;
;  inst[0]       ; clock      ; 6.820 ; 6.820 ; Rise       ; clock           ;
;  inst[1]       ; clock      ; 6.528 ; 6.528 ; Rise       ; clock           ;
;  inst[2]       ; clock      ; 6.495 ; 6.495 ; Rise       ; clock           ;
;  inst[3]       ; clock      ; 6.580 ; 6.580 ; Rise       ; clock           ;
;  inst[4]       ; clock      ; 7.161 ; 7.161 ; Rise       ; clock           ;
;  inst[5]       ; clock      ; 6.809 ; 6.809 ; Rise       ; clock           ;
;  inst[6]       ; clock      ; 6.624 ; 6.624 ; Rise       ; clock           ;
;  inst[7]       ; clock      ; 7.543 ; 7.543 ; Rise       ; clock           ;
;  inst[8]       ; clock      ; 6.599 ; 6.599 ; Rise       ; clock           ;
;  inst[9]       ; clock      ; 6.458 ; 6.458 ; Rise       ; clock           ;
;  inst[10]      ; clock      ; 6.462 ; 6.462 ; Rise       ; clock           ;
;  inst[11]      ; clock      ; 6.400 ; 6.400 ; Rise       ; clock           ;
;  inst[12]      ; clock      ; 6.622 ; 6.622 ; Rise       ; clock           ;
;  inst[13]      ; clock      ; 6.381 ; 6.381 ; Rise       ; clock           ;
;  inst[14]      ; clock      ; 6.515 ; 6.515 ; Rise       ; clock           ;
;  inst[15]      ; clock      ; 6.906 ; 6.906 ; Rise       ; clock           ;
;  inst[16]      ; clock      ; 6.517 ; 6.517 ; Rise       ; clock           ;
;  inst[17]      ; clock      ; 6.555 ; 6.555 ; Rise       ; clock           ;
;  inst[18]      ; clock      ; 6.503 ; 6.503 ; Rise       ; clock           ;
;  inst[19]      ; clock      ; 6.477 ; 6.477 ; Rise       ; clock           ;
;  inst[20]      ; clock      ; 6.562 ; 6.562 ; Rise       ; clock           ;
;  inst[21]      ; clock      ; 6.650 ; 6.650 ; Rise       ; clock           ;
;  inst[22]      ; clock      ; 6.696 ; 6.696 ; Rise       ; clock           ;
;  inst[23]      ; clock      ; 6.497 ; 6.497 ; Rise       ; clock           ;
;  inst[24]      ; clock      ; 6.506 ; 6.506 ; Rise       ; clock           ;
;  inst[25]      ; clock      ; 6.415 ; 6.415 ; Rise       ; clock           ;
;  inst[26]      ; clock      ; 6.951 ; 6.951 ; Rise       ; clock           ;
;  inst[27]      ; clock      ; 6.421 ; 6.421 ; Rise       ; clock           ;
;  inst[28]      ; clock      ; 7.413 ; 7.413 ; Rise       ; clock           ;
;  inst[29]      ; clock      ; 7.361 ; 7.361 ; Rise       ; clock           ;
;  inst[30]      ; clock      ; 7.131 ; 7.131 ; Rise       ; clock           ;
;  inst[31]      ; clock      ; 7.385 ; 7.385 ; Rise       ; clock           ;
; lcd[*]         ; clock      ; 5.711 ; 5.711 ; Rise       ; clock           ;
;  lcd[0]        ; clock      ; 6.522 ; 6.522 ; Rise       ; clock           ;
;  lcd[1]        ; clock      ; 5.711 ; 5.711 ; Rise       ; clock           ;
;  lcd[2]        ; clock      ; 5.898 ; 5.898 ; Rise       ; clock           ;
;  lcd[3]        ; clock      ; 6.258 ; 6.258 ; Rise       ; clock           ;
;  lcd[4]        ; clock      ; 6.943 ; 6.943 ; Rise       ; clock           ;
;  lcd[5]        ; clock      ; 6.754 ; 6.754 ; Rise       ; clock           ;
;  lcd[6]        ; clock      ; 6.661 ; 6.661 ; Rise       ; clock           ;
;  lcd[7]        ; clock      ; 6.107 ; 6.107 ; Rise       ; clock           ;
; memout[*]      ; clock      ; 6.498 ; 6.498 ; Rise       ; clock           ;
;  memout[0]     ; clock      ; 7.238 ; 7.238 ; Rise       ; clock           ;
;  memout[1]     ; clock      ; 7.269 ; 7.269 ; Rise       ; clock           ;
;  memout[2]     ; clock      ; 7.249 ; 7.249 ; Rise       ; clock           ;
;  memout[3]     ; clock      ; 7.296 ; 7.296 ; Rise       ; clock           ;
;  memout[4]     ; clock      ; 7.692 ; 7.692 ; Rise       ; clock           ;
;  memout[5]     ; clock      ; 6.498 ; 6.498 ; Rise       ; clock           ;
;  memout[6]     ; clock      ; 6.984 ; 6.984 ; Rise       ; clock           ;
;  memout[7]     ; clock      ; 6.558 ; 6.558 ; Rise       ; clock           ;
; pc[*]          ; clock      ; 4.185 ; 4.185 ; Rise       ; clock           ;
;  pc[0]         ; clock      ; 4.822 ; 4.822 ; Rise       ; clock           ;
;  pc[1]         ; clock      ; 4.745 ; 4.745 ; Rise       ; clock           ;
;  pc[2]         ; clock      ; 4.601 ; 4.601 ; Rise       ; clock           ;
;  pc[3]         ; clock      ; 4.718 ; 4.718 ; Rise       ; clock           ;
;  pc[4]         ; clock      ; 4.891 ; 4.891 ; Rise       ; clock           ;
;  pc[5]         ; clock      ; 4.659 ; 4.659 ; Rise       ; clock           ;
;  pc[6]         ; clock      ; 4.541 ; 4.541 ; Rise       ; clock           ;
;  pc[7]         ; clock      ; 4.734 ; 4.734 ; Rise       ; clock           ;
;  pc[8]         ; clock      ; 4.916 ; 4.916 ; Rise       ; clock           ;
;  pc[9]         ; clock      ; 4.777 ; 4.777 ; Rise       ; clock           ;
;  pc[10]        ; clock      ; 4.549 ; 4.549 ; Rise       ; clock           ;
;  pc[11]        ; clock      ; 4.361 ; 4.361 ; Rise       ; clock           ;
;  pc[12]        ; clock      ; 4.670 ; 4.670 ; Rise       ; clock           ;
;  pc[13]        ; clock      ; 4.185 ; 4.185 ; Rise       ; clock           ;
;  pc[14]        ; clock      ; 4.657 ; 4.657 ; Rise       ; clock           ;
;  pc[15]        ; clock      ; 4.628 ; 4.628 ; Rise       ; clock           ;
;  pc[16]        ; clock      ; 4.613 ; 4.613 ; Rise       ; clock           ;
;  pc[17]        ; clock      ; 4.660 ; 4.660 ; Rise       ; clock           ;
;  pc[18]        ; clock      ; 4.552 ; 4.552 ; Rise       ; clock           ;
;  pc[19]        ; clock      ; 4.557 ; 4.557 ; Rise       ; clock           ;
;  pc[20]        ; clock      ; 4.783 ; 4.783 ; Rise       ; clock           ;
;  pc[21]        ; clock      ; 4.587 ; 4.587 ; Rise       ; clock           ;
;  pc[22]        ; clock      ; 4.653 ; 4.653 ; Rise       ; clock           ;
;  pc[23]        ; clock      ; 4.461 ; 4.461 ; Rise       ; clock           ;
;  pc[24]        ; clock      ; 4.537 ; 4.537 ; Rise       ; clock           ;
;  pc[25]        ; clock      ; 4.449 ; 4.449 ; Rise       ; clock           ;
;  pc[26]        ; clock      ; 4.707 ; 4.707 ; Rise       ; clock           ;
;  pc[27]        ; clock      ; 4.519 ; 4.519 ; Rise       ; clock           ;
;  pc[28]        ; clock      ; 4.595 ; 4.595 ; Rise       ; clock           ;
;  pc[29]        ; clock      ; 4.621 ; 4.621 ; Rise       ; clock           ;
;  pc[30]        ; clock      ; 4.536 ; 4.536 ; Rise       ; clock           ;
;  pc[31]        ; clock      ; 4.684 ; 4.684 ; Rise       ; clock           ;
; dmem_clk       ; clock      ; 2.461 ;       ; Fall       ; clock           ;
; imem_clk       ; clock      ;       ; 2.714 ; Fall       ; clock           ;
; memout[*]      ; clock      ; 5.119 ; 5.119 ; Fall       ; clock           ;
;  memout[0]     ; clock      ; 6.068 ; 6.068 ; Fall       ; clock           ;
;  memout[1]     ; clock      ; 6.282 ; 6.282 ; Fall       ; clock           ;
;  memout[2]     ; clock      ; 5.779 ; 5.779 ; Fall       ; clock           ;
;  memout[3]     ; clock      ; 5.852 ; 5.852 ; Fall       ; clock           ;
;  memout[4]     ; clock      ; 6.362 ; 6.362 ; Fall       ; clock           ;
;  memout[5]     ; clock      ; 5.119 ; 5.119 ; Fall       ; clock           ;
;  memout[6]     ; clock      ; 5.263 ; 5.263 ; Fall       ; clock           ;
;  memout[7]     ; clock      ; 5.222 ; 5.222 ; Fall       ; clock           ;
; plus1_high[*]  ; clock      ; 5.731 ; 5.731 ; Fall       ; clock           ;
;  plus1_high[0] ; clock      ; 6.084 ; 6.084 ; Fall       ; clock           ;
;  plus1_high[1] ; clock      ; 5.980 ; 5.980 ; Fall       ; clock           ;
;  plus1_high[2] ; clock      ; 6.429 ; 6.429 ; Fall       ; clock           ;
;  plus1_high[3] ; clock      ; 5.766 ; 5.766 ; Fall       ; clock           ;
;  plus1_high[4] ; clock      ; 6.036 ; 6.036 ; Fall       ; clock           ;
;  plus1_high[5] ; clock      ; 5.731 ; 5.731 ; Fall       ; clock           ;
;  plus1_high[6] ; clock      ; 5.960 ; 5.960 ; Fall       ; clock           ;
; plus1_low[*]   ; clock      ; 4.897 ; 4.897 ; Fall       ; clock           ;
;  plus1_low[0]  ; clock      ; 5.028 ; 5.028 ; Fall       ; clock           ;
;  plus1_low[1]  ; clock      ; 5.000 ; 5.000 ; Fall       ; clock           ;
;  plus1_low[2]  ; clock      ; 5.008 ; 5.008 ; Fall       ; clock           ;
;  plus1_low[3]  ; clock      ; 4.907 ; 4.907 ; Fall       ; clock           ;
;  plus1_low[4]  ; clock      ; 4.900 ; 4.900 ; Fall       ; clock           ;
;  plus1_low[5]  ; clock      ; 4.897 ; 4.897 ; Fall       ; clock           ;
;  plus1_low[6]  ; clock      ; 4.900 ; 4.900 ; Fall       ; clock           ;
; plus2_high[*]  ; clock      ; 5.804 ; 5.804 ; Fall       ; clock           ;
;  plus2_high[0] ; clock      ; 5.814 ; 5.814 ; Fall       ; clock           ;
;  plus2_high[1] ; clock      ; 5.808 ; 5.808 ; Fall       ; clock           ;
;  plus2_high[2] ; clock      ; 5.835 ; 5.835 ; Fall       ; clock           ;
;  plus2_high[3] ; clock      ; 5.808 ; 5.808 ; Fall       ; clock           ;
;  plus2_high[4] ; clock      ; 5.804 ; 5.804 ; Fall       ; clock           ;
;  plus2_high[5] ; clock      ; 5.903 ; 5.903 ; Fall       ; clock           ;
;  plus2_high[6] ; clock      ; 5.917 ; 5.917 ; Fall       ; clock           ;
; plus2_low[*]   ; clock      ; 5.693 ; 5.693 ; Fall       ; clock           ;
;  plus2_low[0]  ; clock      ; 5.851 ; 5.851 ; Fall       ; clock           ;
;  plus2_low[1]  ; clock      ; 5.810 ; 5.810 ; Fall       ; clock           ;
;  plus2_low[2]  ; clock      ; 5.876 ; 5.876 ; Fall       ; clock           ;
;  plus2_low[3]  ; clock      ; 5.862 ; 5.862 ; Fall       ; clock           ;
;  plus2_low[4]  ; clock      ; 5.693 ; 5.693 ; Fall       ; clock           ;
;  plus2_low[5]  ; clock      ; 5.820 ; 5.820 ; Fall       ; clock           ;
;  plus2_low[6]  ; clock      ; 5.819 ; 5.819 ; Fall       ; clock           ;
; total_high[*]  ; clock      ; 5.691 ; 5.691 ; Fall       ; clock           ;
;  total_high[0] ; clock      ; 5.691 ; 5.691 ; Fall       ; clock           ;
;  total_high[1] ; clock      ; 5.792 ; 5.792 ; Fall       ; clock           ;
;  total_high[2] ; clock      ; 5.786 ; 5.786 ; Fall       ; clock           ;
;  total_high[3] ; clock      ; 5.830 ; 5.830 ; Fall       ; clock           ;
;  total_high[4] ; clock      ; 5.801 ; 5.801 ; Fall       ; clock           ;
;  total_high[5] ; clock      ; 5.801 ; 5.801 ; Fall       ; clock           ;
;  total_high[6] ; clock      ; 5.828 ; 5.828 ; Fall       ; clock           ;
; total_low[*]   ; clock      ; 5.455 ; 5.455 ; Fall       ; clock           ;
;  total_low[0]  ; clock      ; 5.735 ; 5.735 ; Fall       ; clock           ;
;  total_low[1]  ; clock      ; 5.747 ; 5.747 ; Fall       ; clock           ;
;  total_low[2]  ; clock      ; 5.455 ; 5.455 ; Fall       ; clock           ;
;  total_low[3]  ; clock      ; 5.544 ; 5.544 ; Fall       ; clock           ;
;  total_low[4]  ; clock      ; 5.647 ; 5.647 ; Fall       ; clock           ;
;  total_low[5]  ; clock      ; 5.751 ; 5.751 ; Fall       ; clock           ;
;  total_low[6]  ; clock      ; 5.742 ; 5.742 ; Fall       ; clock           ;
; dmem_clk       ; cpu_clock  ; 4.330 ; 4.330 ; Rise       ; cpu_clock       ;
; imem_clk       ; cpu_clock  ; 4.554 ; 4.554 ; Rise       ; cpu_clock       ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; plus1[0]   ; memout[0]   ; 4.400 ;    ;    ; 4.400 ;
; plus1[1]   ; memout[1]   ; 4.846 ;    ;    ; 4.846 ;
; plus1[2]   ; memout[2]   ; 4.265 ;    ;    ; 4.265 ;
; plus1[3]   ; memout[3]   ; 4.060 ;    ;    ; 4.060 ;
; plus1[4]   ; memout[4]   ; 4.828 ;    ;    ; 4.828 ;
; plus2[0]   ; memout[0]   ; 4.306 ;    ;    ; 4.306 ;
; plus2[1]   ; memout[1]   ; 4.660 ;    ;    ; 4.660 ;
; plus2[2]   ; memout[2]   ; 4.385 ;    ;    ; 4.385 ;
; plus2[3]   ; memout[3]   ; 4.553 ;    ;    ; 4.553 ;
; plus2[4]   ; memout[4]   ; 5.254 ;    ;    ; 5.254 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; plus1[0]   ; memout[0]   ; 4.400 ;    ;    ; 4.400 ;
; plus1[1]   ; memout[1]   ; 4.846 ;    ;    ; 4.846 ;
; plus1[2]   ; memout[2]   ; 4.265 ;    ;    ; 4.265 ;
; plus1[3]   ; memout[3]   ; 4.060 ;    ;    ; 4.060 ;
; plus1[4]   ; memout[4]   ; 4.828 ;    ;    ; 4.828 ;
; plus2[0]   ; memout[0]   ; 4.306 ;    ;    ; 4.306 ;
; plus2[1]   ; memout[1]   ; 4.660 ;    ;    ; 4.660 ;
; plus2[2]   ; memout[2]   ; 4.385 ;    ;    ; 4.385 ;
; plus2[3]   ; memout[3]   ; 4.553 ;    ;    ; 4.553 ;
; plus2[4]   ; memout[4]   ; 5.254 ;    ;    ; 5.254 ;
+------------+-------------+-------+----+----+-------+


+------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                ;
+------------------+------------+---------+----------+---------+---------------------+
; Clock            ; Setup      ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+------------+---------+----------+---------+---------------------+
; Worst-case Slack ; -21.312    ; -2.519  ; N/A      ; N/A     ; -2.000              ;
;  clock           ; -21.312    ; -0.799  ; N/A      ; N/A     ; -2.000              ;
;  cpu_clock       ; 0.282      ; -2.519  ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS  ; -20033.607 ; -14.013 ; 0.0      ; 0.0     ; -1157.456           ;
;  clock           ; -20033.607 ; -12.448 ; N/A      ; N/A     ; -1153.076           ;
;  cpu_clock       ; 0.000      ; -2.519  ; N/A      ; N/A     ; -4.380              ;
+------------------+------------+---------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; plus1[*]  ; clock      ; 3.601 ; 3.601 ; Rise       ; clock           ;
;  plus1[0] ; clock      ; 2.427 ; 2.427 ; Rise       ; clock           ;
;  plus1[1] ; clock      ; 3.601 ; 3.601 ; Rise       ; clock           ;
;  plus1[2] ; clock      ; 2.653 ; 2.653 ; Rise       ; clock           ;
;  plus1[3] ; clock      ; 2.406 ; 2.406 ; Rise       ; clock           ;
;  plus1[4] ; clock      ; 3.028 ; 3.028 ; Rise       ; clock           ;
; plus2[*]  ; clock      ; 3.820 ; 3.820 ; Rise       ; clock           ;
;  plus2[0] ; clock      ; 2.681 ; 2.681 ; Rise       ; clock           ;
;  plus2[1] ; clock      ; 3.079 ; 3.079 ; Rise       ; clock           ;
;  plus2[2] ; clock      ; 3.123 ; 3.123 ; Rise       ; clock           ;
;  plus2[3] ; clock      ; 3.250 ; 3.250 ; Rise       ; clock           ;
;  plus2[4] ; clock      ; 3.820 ; 3.820 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; plus1[*]  ; clock      ; 0.054  ; 0.054  ; Rise       ; clock           ;
;  plus1[0] ; clock      ; -0.149 ; -0.149 ; Rise       ; clock           ;
;  plus1[1] ; clock      ; -0.349 ; -0.349 ; Rise       ; clock           ;
;  plus1[2] ; clock      ; -0.218 ; -0.218 ; Rise       ; clock           ;
;  plus1[3] ; clock      ; 0.054  ; 0.054  ; Rise       ; clock           ;
;  plus1[4] ; clock      ; -0.164 ; -0.164 ; Rise       ; clock           ;
; plus2[*]  ; clock      ; -0.085 ; -0.085 ; Rise       ; clock           ;
;  plus2[0] ; clock      ; -0.306 ; -0.306 ; Rise       ; clock           ;
;  plus2[1] ; clock      ; -0.085 ; -0.085 ; Rise       ; clock           ;
;  plus2[2] ; clock      ; -0.537 ; -0.537 ; Rise       ; clock           ;
;  plus2[3] ; clock      ; -0.457 ; -0.457 ; Rise       ; clock           ;
;  plus2[4] ; clock      ; -0.593 ; -0.593 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; aluout[*]      ; clock      ; 25.965 ; 25.965 ; Rise       ; clock           ;
;  aluout[0]     ; clock      ; 24.205 ; 24.205 ; Rise       ; clock           ;
;  aluout[1]     ; clock      ; 23.321 ; 23.321 ; Rise       ; clock           ;
;  aluout[2]     ; clock      ; 22.888 ; 22.888 ; Rise       ; clock           ;
;  aluout[3]     ; clock      ; 22.425 ; 22.425 ; Rise       ; clock           ;
;  aluout[4]     ; clock      ; 22.992 ; 22.992 ; Rise       ; clock           ;
;  aluout[5]     ; clock      ; 23.006 ; 23.006 ; Rise       ; clock           ;
;  aluout[6]     ; clock      ; 23.496 ; 23.496 ; Rise       ; clock           ;
;  aluout[7]     ; clock      ; 23.276 ; 23.276 ; Rise       ; clock           ;
;  aluout[8]     ; clock      ; 23.764 ; 23.764 ; Rise       ; clock           ;
;  aluout[9]     ; clock      ; 25.493 ; 25.493 ; Rise       ; clock           ;
;  aluout[10]    ; clock      ; 25.071 ; 25.071 ; Rise       ; clock           ;
;  aluout[11]    ; clock      ; 24.877 ; 24.877 ; Rise       ; clock           ;
;  aluout[12]    ; clock      ; 24.478 ; 24.478 ; Rise       ; clock           ;
;  aluout[13]    ; clock      ; 24.361 ; 24.361 ; Rise       ; clock           ;
;  aluout[14]    ; clock      ; 24.543 ; 24.543 ; Rise       ; clock           ;
;  aluout[15]    ; clock      ; 23.827 ; 23.827 ; Rise       ; clock           ;
;  aluout[16]    ; clock      ; 24.815 ; 24.815 ; Rise       ; clock           ;
;  aluout[17]    ; clock      ; 24.958 ; 24.958 ; Rise       ; clock           ;
;  aluout[18]    ; clock      ; 24.495 ; 24.495 ; Rise       ; clock           ;
;  aluout[19]    ; clock      ; 24.996 ; 24.996 ; Rise       ; clock           ;
;  aluout[20]    ; clock      ; 24.364 ; 24.364 ; Rise       ; clock           ;
;  aluout[21]    ; clock      ; 25.674 ; 25.674 ; Rise       ; clock           ;
;  aluout[22]    ; clock      ; 24.635 ; 24.635 ; Rise       ; clock           ;
;  aluout[23]    ; clock      ; 25.231 ; 25.231 ; Rise       ; clock           ;
;  aluout[24]    ; clock      ; 25.035 ; 25.035 ; Rise       ; clock           ;
;  aluout[25]    ; clock      ; 24.927 ; 24.927 ; Rise       ; clock           ;
;  aluout[26]    ; clock      ; 24.362 ; 24.362 ; Rise       ; clock           ;
;  aluout[27]    ; clock      ; 25.521 ; 25.521 ; Rise       ; clock           ;
;  aluout[28]    ; clock      ; 25.273 ; 25.273 ; Rise       ; clock           ;
;  aluout[29]    ; clock      ; 25.159 ; 25.159 ; Rise       ; clock           ;
;  aluout[30]    ; clock      ; 25.965 ; 25.965 ; Rise       ; clock           ;
;  aluout[31]    ; clock      ; 25.299 ; 25.299 ; Rise       ; clock           ;
; dmem_clk       ; clock      ;        ; 4.756  ; Rise       ; clock           ;
; imem_clk       ; clock      ; 5.298  ;        ; Rise       ; clock           ;
; inst[*]        ; clock      ; 13.347 ; 13.347 ; Rise       ; clock           ;
;  inst[0]       ; clock      ; 12.068 ; 12.068 ; Rise       ; clock           ;
;  inst[1]       ; clock      ; 11.476 ; 11.476 ; Rise       ; clock           ;
;  inst[2]       ; clock      ; 11.367 ; 11.367 ; Rise       ; clock           ;
;  inst[3]       ; clock      ; 11.491 ; 11.491 ; Rise       ; clock           ;
;  inst[4]       ; clock      ; 12.733 ; 12.733 ; Rise       ; clock           ;
;  inst[5]       ; clock      ; 12.067 ; 12.067 ; Rise       ; clock           ;
;  inst[6]       ; clock      ; 11.798 ; 11.798 ; Rise       ; clock           ;
;  inst[7]       ; clock      ; 13.305 ; 13.305 ; Rise       ; clock           ;
;  inst[8]       ; clock      ; 11.614 ; 11.614 ; Rise       ; clock           ;
;  inst[9]       ; clock      ; 11.298 ; 11.298 ; Rise       ; clock           ;
;  inst[10]      ; clock      ; 11.295 ; 11.295 ; Rise       ; clock           ;
;  inst[11]      ; clock      ; 11.151 ; 11.151 ; Rise       ; clock           ;
;  inst[12]      ; clock      ; 11.604 ; 11.604 ; Rise       ; clock           ;
;  inst[13]      ; clock      ; 11.132 ; 11.132 ; Rise       ; clock           ;
;  inst[14]      ; clock      ; 11.476 ; 11.476 ; Rise       ; clock           ;
;  inst[15]      ; clock      ; 12.234 ; 12.234 ; Rise       ; clock           ;
;  inst[16]      ; clock      ; 11.397 ; 11.397 ; Rise       ; clock           ;
;  inst[17]      ; clock      ; 11.486 ; 11.486 ; Rise       ; clock           ;
;  inst[18]      ; clock      ; 11.381 ; 11.381 ; Rise       ; clock           ;
;  inst[19]      ; clock      ; 11.330 ; 11.330 ; Rise       ; clock           ;
;  inst[20]      ; clock      ; 11.498 ; 11.498 ; Rise       ; clock           ;
;  inst[21]      ; clock      ; 11.709 ; 11.709 ; Rise       ; clock           ;
;  inst[22]      ; clock      ; 11.792 ; 11.792 ; Rise       ; clock           ;
;  inst[23]      ; clock      ; 11.356 ; 11.356 ; Rise       ; clock           ;
;  inst[24]      ; clock      ; 11.384 ; 11.384 ; Rise       ; clock           ;
;  inst[25]      ; clock      ; 11.202 ; 11.202 ; Rise       ; clock           ;
;  inst[26]      ; clock      ; 12.200 ; 12.200 ; Rise       ; clock           ;
;  inst[27]      ; clock      ; 11.309 ; 11.309 ; Rise       ; clock           ;
;  inst[28]      ; clock      ; 13.347 ; 13.347 ; Rise       ; clock           ;
;  inst[29]      ; clock      ; 13.060 ; 13.060 ; Rise       ; clock           ;
;  inst[30]      ; clock      ; 12.536 ; 12.536 ; Rise       ; clock           ;
;  inst[31]      ; clock      ; 13.157 ; 13.157 ; Rise       ; clock           ;
; lcd[*]         ; clock      ; 19.792 ; 19.792 ; Rise       ; clock           ;
;  lcd[0]        ; clock      ; 17.653 ; 17.653 ; Rise       ; clock           ;
;  lcd[1]        ; clock      ; 16.514 ; 16.514 ; Rise       ; clock           ;
;  lcd[2]        ; clock      ; 16.540 ; 16.540 ; Rise       ; clock           ;
;  lcd[3]        ; clock      ; 18.102 ; 18.102 ; Rise       ; clock           ;
;  lcd[4]        ; clock      ; 19.792 ; 19.792 ; Rise       ; clock           ;
;  lcd[5]        ; clock      ; 19.307 ; 19.307 ; Rise       ; clock           ;
;  lcd[6]        ; clock      ; 19.059 ; 19.059 ; Rise       ; clock           ;
;  lcd[7]        ; clock      ; 17.555 ; 17.555 ; Rise       ; clock           ;
; memout[*]      ; clock      ; 28.374 ; 28.374 ; Rise       ; clock           ;
;  memout[0]     ; clock      ; 27.023 ; 27.023 ; Rise       ; clock           ;
;  memout[1]     ; clock      ; 27.466 ; 27.466 ; Rise       ; clock           ;
;  memout[2]     ; clock      ; 26.936 ; 26.936 ; Rise       ; clock           ;
;  memout[3]     ; clock      ; 26.866 ; 26.866 ; Rise       ; clock           ;
;  memout[4]     ; clock      ; 28.374 ; 28.374 ; Rise       ; clock           ;
;  memout[5]     ; clock      ; 24.264 ; 24.264 ; Rise       ; clock           ;
;  memout[6]     ; clock      ; 25.498 ; 25.498 ; Rise       ; clock           ;
;  memout[7]     ; clock      ; 24.895 ; 24.895 ; Rise       ; clock           ;
; pc[*]          ; clock      ; 9.116  ; 9.116  ; Rise       ; clock           ;
;  pc[0]         ; clock      ; 8.906  ; 8.906  ; Rise       ; clock           ;
;  pc[1]         ; clock      ; 8.677  ; 8.677  ; Rise       ; clock           ;
;  pc[2]         ; clock      ; 8.546  ; 8.546  ; Rise       ; clock           ;
;  pc[3]         ; clock      ; 8.693  ; 8.693  ; Rise       ; clock           ;
;  pc[4]         ; clock      ; 9.039  ; 9.039  ; Rise       ; clock           ;
;  pc[5]         ; clock      ; 8.587  ; 8.587  ; Rise       ; clock           ;
;  pc[6]         ; clock      ; 8.388  ; 8.388  ; Rise       ; clock           ;
;  pc[7]         ; clock      ; 8.734  ; 8.734  ; Rise       ; clock           ;
;  pc[8]         ; clock      ; 9.116  ; 9.116  ; Rise       ; clock           ;
;  pc[9]         ; clock      ; 8.909  ; 8.909  ; Rise       ; clock           ;
;  pc[10]        ; clock      ; 8.406  ; 8.406  ; Rise       ; clock           ;
;  pc[11]        ; clock      ; 8.087  ; 8.087  ; Rise       ; clock           ;
;  pc[12]        ; clock      ; 8.652  ; 8.652  ; Rise       ; clock           ;
;  pc[13]        ; clock      ; 7.657  ; 7.657  ; Rise       ; clock           ;
;  pc[14]        ; clock      ; 8.630  ; 8.630  ; Rise       ; clock           ;
;  pc[15]        ; clock      ; 8.474  ; 8.474  ; Rise       ; clock           ;
;  pc[16]        ; clock      ; 8.629  ; 8.629  ; Rise       ; clock           ;
;  pc[17]        ; clock      ; 8.642  ; 8.642  ; Rise       ; clock           ;
;  pc[18]        ; clock      ; 8.560  ; 8.560  ; Rise       ; clock           ;
;  pc[19]        ; clock      ; 8.410  ; 8.410  ; Rise       ; clock           ;
;  pc[20]        ; clock      ; 8.890  ; 8.890  ; Rise       ; clock           ;
;  pc[21]        ; clock      ; 8.412  ; 8.412  ; Rise       ; clock           ;
;  pc[22]        ; clock      ; 8.617  ; 8.617  ; Rise       ; clock           ;
;  pc[23]        ; clock      ; 8.190  ; 8.190  ; Rise       ; clock           ;
;  pc[24]        ; clock      ; 8.378  ; 8.378  ; Rise       ; clock           ;
;  pc[25]        ; clock      ; 8.173  ; 8.173  ; Rise       ; clock           ;
;  pc[26]        ; clock      ; 8.670  ; 8.670  ; Rise       ; clock           ;
;  pc[27]        ; clock      ; 8.295  ; 8.295  ; Rise       ; clock           ;
;  pc[28]        ; clock      ; 8.340  ; 8.340  ; Rise       ; clock           ;
;  pc[29]        ; clock      ; 8.497  ; 8.497  ; Rise       ; clock           ;
;  pc[30]        ; clock      ; 8.545  ; 8.545  ; Rise       ; clock           ;
;  pc[31]        ; clock      ; 8.634  ; 8.634  ; Rise       ; clock           ;
; dmem_clk       ; clock      ; 4.756  ;        ; Fall       ; clock           ;
; imem_clk       ; clock      ;        ; 5.298  ; Fall       ; clock           ;
; memout[*]      ; clock      ; 16.190 ; 16.190 ; Fall       ; clock           ;
;  memout[0]     ; clock      ; 14.409 ; 14.409 ; Fall       ; clock           ;
;  memout[1]     ; clock      ; 14.899 ; 14.899 ; Fall       ; clock           ;
;  memout[2]     ; clock      ; 14.327 ; 14.327 ; Fall       ; clock           ;
;  memout[3]     ; clock      ; 14.329 ; 14.329 ; Fall       ; clock           ;
;  memout[4]     ; clock      ; 16.190 ; 16.190 ; Fall       ; clock           ;
;  memout[5]     ; clock      ; 13.100 ; 13.100 ; Fall       ; clock           ;
;  memout[6]     ; clock      ; 13.412 ; 13.412 ; Fall       ; clock           ;
;  memout[7]     ; clock      ; 12.907 ; 12.907 ; Fall       ; clock           ;
; plus1_high[*]  ; clock      ; 24.931 ; 24.931 ; Fall       ; clock           ;
;  plus1_high[0] ; clock      ; 24.274 ; 24.274 ; Fall       ; clock           ;
;  plus1_high[1] ; clock      ; 24.029 ; 24.029 ; Fall       ; clock           ;
;  plus1_high[2] ; clock      ; 24.931 ; 24.931 ; Fall       ; clock           ;
;  plus1_high[3] ; clock      ; 23.658 ; 23.658 ; Fall       ; clock           ;
;  plus1_high[4] ; clock      ; 24.306 ; 24.306 ; Fall       ; clock           ;
;  plus1_high[5] ; clock      ; 23.610 ; 23.610 ; Fall       ; clock           ;
;  plus1_high[6] ; clock      ; 24.094 ; 24.094 ; Fall       ; clock           ;
; plus1_low[*]   ; clock      ; 22.608 ; 22.608 ; Fall       ; clock           ;
;  plus1_low[0]  ; clock      ; 22.608 ; 22.608 ; Fall       ; clock           ;
;  plus1_low[1]  ; clock      ; 22.580 ; 22.580 ; Fall       ; clock           ;
;  plus1_low[2]  ; clock      ; 22.588 ; 22.588 ; Fall       ; clock           ;
;  plus1_low[3]  ; clock      ; 22.352 ; 22.352 ; Fall       ; clock           ;
;  plus1_low[4]  ; clock      ; 22.352 ; 22.352 ; Fall       ; clock           ;
;  plus1_low[5]  ; clock      ; 22.340 ; 22.340 ; Fall       ; clock           ;
;  plus1_low[6]  ; clock      ; 22.356 ; 22.356 ; Fall       ; clock           ;
; plus2_high[*]  ; clock      ; 22.577 ; 22.577 ; Fall       ; clock           ;
;  plus2_high[0] ; clock      ; 22.328 ; 22.328 ; Fall       ; clock           ;
;  plus2_high[1] ; clock      ; 22.315 ; 22.315 ; Fall       ; clock           ;
;  plus2_high[2] ; clock      ; 22.352 ; 22.352 ; Fall       ; clock           ;
;  plus2_high[3] ; clock      ; 22.312 ; 22.312 ; Fall       ; clock           ;
;  plus2_high[4] ; clock      ; 22.271 ; 22.271 ; Fall       ; clock           ;
;  plus2_high[5] ; clock      ; 22.525 ; 22.525 ; Fall       ; clock           ;
;  plus2_high[6] ; clock      ; 22.577 ; 22.577 ; Fall       ; clock           ;
; plus2_low[*]   ; clock      ; 22.030 ; 22.030 ; Fall       ; clock           ;
;  plus2_low[0]  ; clock      ; 21.996 ; 21.996 ; Fall       ; clock           ;
;  plus2_low[1]  ; clock      ; 21.953 ; 21.953 ; Fall       ; clock           ;
;  plus2_low[2]  ; clock      ; 22.030 ; 22.030 ; Fall       ; clock           ;
;  plus2_low[3]  ; clock      ; 22.011 ; 22.011 ; Fall       ; clock           ;
;  plus2_low[4]  ; clock      ; 21.675 ; 21.675 ; Fall       ; clock           ;
;  plus2_low[5]  ; clock      ; 21.966 ; 21.966 ; Fall       ; clock           ;
;  plus2_low[6]  ; clock      ; 21.952 ; 21.952 ; Fall       ; clock           ;
; total_high[*]  ; clock      ; 23.513 ; 23.513 ; Fall       ; clock           ;
;  total_high[0] ; clock      ; 23.214 ; 23.214 ; Fall       ; clock           ;
;  total_high[1] ; clock      ; 23.472 ; 23.472 ; Fall       ; clock           ;
;  total_high[2] ; clock      ; 23.472 ; 23.472 ; Fall       ; clock           ;
;  total_high[3] ; clock      ; 23.513 ; 23.513 ; Fall       ; clock           ;
;  total_high[4] ; clock      ; 23.481 ; 23.481 ; Fall       ; clock           ;
;  total_high[5] ; clock      ; 23.476 ; 23.476 ; Fall       ; clock           ;
;  total_high[6] ; clock      ; 23.505 ; 23.505 ; Fall       ; clock           ;
; total_low[*]   ; clock      ; 24.723 ; 24.723 ; Fall       ; clock           ;
;  total_low[0]  ; clock      ; 24.661 ; 24.661 ; Fall       ; clock           ;
;  total_low[1]  ; clock      ; 24.723 ; 24.723 ; Fall       ; clock           ;
;  total_low[2]  ; clock      ; 24.005 ; 24.005 ; Fall       ; clock           ;
;  total_low[3]  ; clock      ; 24.201 ; 24.201 ; Fall       ; clock           ;
;  total_low[4]  ; clock      ; 24.431 ; 24.431 ; Fall       ; clock           ;
;  total_low[5]  ; clock      ; 24.707 ; 24.707 ; Fall       ; clock           ;
;  total_low[6]  ; clock      ; 24.704 ; 24.704 ; Fall       ; clock           ;
; dmem_clk       ; cpu_clock  ; 8.140  ; 8.140  ; Rise       ; cpu_clock       ;
; imem_clk       ; cpu_clock  ; 8.681  ; 8.681  ; Rise       ; cpu_clock       ;
+----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; aluout[*]      ; clock      ; 6.068 ; 6.068 ; Rise       ; clock           ;
;  aluout[0]     ; clock      ; 6.929 ; 6.929 ; Rise       ; clock           ;
;  aluout[1]     ; clock      ; 6.269 ; 6.269 ; Rise       ; clock           ;
;  aluout[2]     ; clock      ; 6.517 ; 6.517 ; Rise       ; clock           ;
;  aluout[3]     ; clock      ; 6.511 ; 6.511 ; Rise       ; clock           ;
;  aluout[4]     ; clock      ; 6.252 ; 6.252 ; Rise       ; clock           ;
;  aluout[5]     ; clock      ; 6.399 ; 6.399 ; Rise       ; clock           ;
;  aluout[6]     ; clock      ; 6.229 ; 6.229 ; Rise       ; clock           ;
;  aluout[7]     ; clock      ; 6.453 ; 6.453 ; Rise       ; clock           ;
;  aluout[8]     ; clock      ; 6.371 ; 6.371 ; Rise       ; clock           ;
;  aluout[9]     ; clock      ; 6.862 ; 6.862 ; Rise       ; clock           ;
;  aluout[10]    ; clock      ; 6.712 ; 6.712 ; Rise       ; clock           ;
;  aluout[11]    ; clock      ; 6.607 ; 6.607 ; Rise       ; clock           ;
;  aluout[12]    ; clock      ; 6.068 ; 6.068 ; Rise       ; clock           ;
;  aluout[13]    ; clock      ; 6.472 ; 6.472 ; Rise       ; clock           ;
;  aluout[14]    ; clock      ; 6.700 ; 6.700 ; Rise       ; clock           ;
;  aluout[15]    ; clock      ; 6.648 ; 6.648 ; Rise       ; clock           ;
;  aluout[16]    ; clock      ; 6.825 ; 6.825 ; Rise       ; clock           ;
;  aluout[17]    ; clock      ; 6.856 ; 6.856 ; Rise       ; clock           ;
;  aluout[18]    ; clock      ; 6.716 ; 6.716 ; Rise       ; clock           ;
;  aluout[19]    ; clock      ; 6.742 ; 6.742 ; Rise       ; clock           ;
;  aluout[20]    ; clock      ; 6.526 ; 6.526 ; Rise       ; clock           ;
;  aluout[21]    ; clock      ; 6.816 ; 6.816 ; Rise       ; clock           ;
;  aluout[22]    ; clock      ; 6.357 ; 6.357 ; Rise       ; clock           ;
;  aluout[23]    ; clock      ; 6.709 ; 6.709 ; Rise       ; clock           ;
;  aluout[24]    ; clock      ; 6.221 ; 6.221 ; Rise       ; clock           ;
;  aluout[25]    ; clock      ; 6.697 ; 6.697 ; Rise       ; clock           ;
;  aluout[26]    ; clock      ; 6.166 ; 6.166 ; Rise       ; clock           ;
;  aluout[27]    ; clock      ; 6.460 ; 6.460 ; Rise       ; clock           ;
;  aluout[28]    ; clock      ; 6.646 ; 6.646 ; Rise       ; clock           ;
;  aluout[29]    ; clock      ; 6.676 ; 6.676 ; Rise       ; clock           ;
;  aluout[30]    ; clock      ; 6.729 ; 6.729 ; Rise       ; clock           ;
;  aluout[31]    ; clock      ; 6.608 ; 6.608 ; Rise       ; clock           ;
; dmem_clk       ; clock      ;       ; 2.461 ; Rise       ; clock           ;
; imem_clk       ; clock      ; 2.714 ;       ; Rise       ; clock           ;
; inst[*]        ; clock      ; 6.381 ; 6.381 ; Rise       ; clock           ;
;  inst[0]       ; clock      ; 6.820 ; 6.820 ; Rise       ; clock           ;
;  inst[1]       ; clock      ; 6.528 ; 6.528 ; Rise       ; clock           ;
;  inst[2]       ; clock      ; 6.495 ; 6.495 ; Rise       ; clock           ;
;  inst[3]       ; clock      ; 6.580 ; 6.580 ; Rise       ; clock           ;
;  inst[4]       ; clock      ; 7.161 ; 7.161 ; Rise       ; clock           ;
;  inst[5]       ; clock      ; 6.809 ; 6.809 ; Rise       ; clock           ;
;  inst[6]       ; clock      ; 6.624 ; 6.624 ; Rise       ; clock           ;
;  inst[7]       ; clock      ; 7.543 ; 7.543 ; Rise       ; clock           ;
;  inst[8]       ; clock      ; 6.599 ; 6.599 ; Rise       ; clock           ;
;  inst[9]       ; clock      ; 6.458 ; 6.458 ; Rise       ; clock           ;
;  inst[10]      ; clock      ; 6.462 ; 6.462 ; Rise       ; clock           ;
;  inst[11]      ; clock      ; 6.400 ; 6.400 ; Rise       ; clock           ;
;  inst[12]      ; clock      ; 6.622 ; 6.622 ; Rise       ; clock           ;
;  inst[13]      ; clock      ; 6.381 ; 6.381 ; Rise       ; clock           ;
;  inst[14]      ; clock      ; 6.515 ; 6.515 ; Rise       ; clock           ;
;  inst[15]      ; clock      ; 6.906 ; 6.906 ; Rise       ; clock           ;
;  inst[16]      ; clock      ; 6.517 ; 6.517 ; Rise       ; clock           ;
;  inst[17]      ; clock      ; 6.555 ; 6.555 ; Rise       ; clock           ;
;  inst[18]      ; clock      ; 6.503 ; 6.503 ; Rise       ; clock           ;
;  inst[19]      ; clock      ; 6.477 ; 6.477 ; Rise       ; clock           ;
;  inst[20]      ; clock      ; 6.562 ; 6.562 ; Rise       ; clock           ;
;  inst[21]      ; clock      ; 6.650 ; 6.650 ; Rise       ; clock           ;
;  inst[22]      ; clock      ; 6.696 ; 6.696 ; Rise       ; clock           ;
;  inst[23]      ; clock      ; 6.497 ; 6.497 ; Rise       ; clock           ;
;  inst[24]      ; clock      ; 6.506 ; 6.506 ; Rise       ; clock           ;
;  inst[25]      ; clock      ; 6.415 ; 6.415 ; Rise       ; clock           ;
;  inst[26]      ; clock      ; 6.951 ; 6.951 ; Rise       ; clock           ;
;  inst[27]      ; clock      ; 6.421 ; 6.421 ; Rise       ; clock           ;
;  inst[28]      ; clock      ; 7.413 ; 7.413 ; Rise       ; clock           ;
;  inst[29]      ; clock      ; 7.361 ; 7.361 ; Rise       ; clock           ;
;  inst[30]      ; clock      ; 7.131 ; 7.131 ; Rise       ; clock           ;
;  inst[31]      ; clock      ; 7.385 ; 7.385 ; Rise       ; clock           ;
; lcd[*]         ; clock      ; 5.711 ; 5.711 ; Rise       ; clock           ;
;  lcd[0]        ; clock      ; 6.522 ; 6.522 ; Rise       ; clock           ;
;  lcd[1]        ; clock      ; 5.711 ; 5.711 ; Rise       ; clock           ;
;  lcd[2]        ; clock      ; 5.898 ; 5.898 ; Rise       ; clock           ;
;  lcd[3]        ; clock      ; 6.258 ; 6.258 ; Rise       ; clock           ;
;  lcd[4]        ; clock      ; 6.943 ; 6.943 ; Rise       ; clock           ;
;  lcd[5]        ; clock      ; 6.754 ; 6.754 ; Rise       ; clock           ;
;  lcd[6]        ; clock      ; 6.661 ; 6.661 ; Rise       ; clock           ;
;  lcd[7]        ; clock      ; 6.107 ; 6.107 ; Rise       ; clock           ;
; memout[*]      ; clock      ; 6.498 ; 6.498 ; Rise       ; clock           ;
;  memout[0]     ; clock      ; 7.238 ; 7.238 ; Rise       ; clock           ;
;  memout[1]     ; clock      ; 7.269 ; 7.269 ; Rise       ; clock           ;
;  memout[2]     ; clock      ; 7.249 ; 7.249 ; Rise       ; clock           ;
;  memout[3]     ; clock      ; 7.296 ; 7.296 ; Rise       ; clock           ;
;  memout[4]     ; clock      ; 7.692 ; 7.692 ; Rise       ; clock           ;
;  memout[5]     ; clock      ; 6.498 ; 6.498 ; Rise       ; clock           ;
;  memout[6]     ; clock      ; 6.984 ; 6.984 ; Rise       ; clock           ;
;  memout[7]     ; clock      ; 6.558 ; 6.558 ; Rise       ; clock           ;
; pc[*]          ; clock      ; 4.185 ; 4.185 ; Rise       ; clock           ;
;  pc[0]         ; clock      ; 4.822 ; 4.822 ; Rise       ; clock           ;
;  pc[1]         ; clock      ; 4.745 ; 4.745 ; Rise       ; clock           ;
;  pc[2]         ; clock      ; 4.601 ; 4.601 ; Rise       ; clock           ;
;  pc[3]         ; clock      ; 4.718 ; 4.718 ; Rise       ; clock           ;
;  pc[4]         ; clock      ; 4.891 ; 4.891 ; Rise       ; clock           ;
;  pc[5]         ; clock      ; 4.659 ; 4.659 ; Rise       ; clock           ;
;  pc[6]         ; clock      ; 4.541 ; 4.541 ; Rise       ; clock           ;
;  pc[7]         ; clock      ; 4.734 ; 4.734 ; Rise       ; clock           ;
;  pc[8]         ; clock      ; 4.916 ; 4.916 ; Rise       ; clock           ;
;  pc[9]         ; clock      ; 4.777 ; 4.777 ; Rise       ; clock           ;
;  pc[10]        ; clock      ; 4.549 ; 4.549 ; Rise       ; clock           ;
;  pc[11]        ; clock      ; 4.361 ; 4.361 ; Rise       ; clock           ;
;  pc[12]        ; clock      ; 4.670 ; 4.670 ; Rise       ; clock           ;
;  pc[13]        ; clock      ; 4.185 ; 4.185 ; Rise       ; clock           ;
;  pc[14]        ; clock      ; 4.657 ; 4.657 ; Rise       ; clock           ;
;  pc[15]        ; clock      ; 4.628 ; 4.628 ; Rise       ; clock           ;
;  pc[16]        ; clock      ; 4.613 ; 4.613 ; Rise       ; clock           ;
;  pc[17]        ; clock      ; 4.660 ; 4.660 ; Rise       ; clock           ;
;  pc[18]        ; clock      ; 4.552 ; 4.552 ; Rise       ; clock           ;
;  pc[19]        ; clock      ; 4.557 ; 4.557 ; Rise       ; clock           ;
;  pc[20]        ; clock      ; 4.783 ; 4.783 ; Rise       ; clock           ;
;  pc[21]        ; clock      ; 4.587 ; 4.587 ; Rise       ; clock           ;
;  pc[22]        ; clock      ; 4.653 ; 4.653 ; Rise       ; clock           ;
;  pc[23]        ; clock      ; 4.461 ; 4.461 ; Rise       ; clock           ;
;  pc[24]        ; clock      ; 4.537 ; 4.537 ; Rise       ; clock           ;
;  pc[25]        ; clock      ; 4.449 ; 4.449 ; Rise       ; clock           ;
;  pc[26]        ; clock      ; 4.707 ; 4.707 ; Rise       ; clock           ;
;  pc[27]        ; clock      ; 4.519 ; 4.519 ; Rise       ; clock           ;
;  pc[28]        ; clock      ; 4.595 ; 4.595 ; Rise       ; clock           ;
;  pc[29]        ; clock      ; 4.621 ; 4.621 ; Rise       ; clock           ;
;  pc[30]        ; clock      ; 4.536 ; 4.536 ; Rise       ; clock           ;
;  pc[31]        ; clock      ; 4.684 ; 4.684 ; Rise       ; clock           ;
; dmem_clk       ; clock      ; 2.461 ;       ; Fall       ; clock           ;
; imem_clk       ; clock      ;       ; 2.714 ; Fall       ; clock           ;
; memout[*]      ; clock      ; 5.119 ; 5.119 ; Fall       ; clock           ;
;  memout[0]     ; clock      ; 6.068 ; 6.068 ; Fall       ; clock           ;
;  memout[1]     ; clock      ; 6.282 ; 6.282 ; Fall       ; clock           ;
;  memout[2]     ; clock      ; 5.779 ; 5.779 ; Fall       ; clock           ;
;  memout[3]     ; clock      ; 5.852 ; 5.852 ; Fall       ; clock           ;
;  memout[4]     ; clock      ; 6.362 ; 6.362 ; Fall       ; clock           ;
;  memout[5]     ; clock      ; 5.119 ; 5.119 ; Fall       ; clock           ;
;  memout[6]     ; clock      ; 5.263 ; 5.263 ; Fall       ; clock           ;
;  memout[7]     ; clock      ; 5.222 ; 5.222 ; Fall       ; clock           ;
; plus1_high[*]  ; clock      ; 5.731 ; 5.731 ; Fall       ; clock           ;
;  plus1_high[0] ; clock      ; 6.084 ; 6.084 ; Fall       ; clock           ;
;  plus1_high[1] ; clock      ; 5.980 ; 5.980 ; Fall       ; clock           ;
;  plus1_high[2] ; clock      ; 6.429 ; 6.429 ; Fall       ; clock           ;
;  plus1_high[3] ; clock      ; 5.766 ; 5.766 ; Fall       ; clock           ;
;  plus1_high[4] ; clock      ; 6.036 ; 6.036 ; Fall       ; clock           ;
;  plus1_high[5] ; clock      ; 5.731 ; 5.731 ; Fall       ; clock           ;
;  plus1_high[6] ; clock      ; 5.960 ; 5.960 ; Fall       ; clock           ;
; plus1_low[*]   ; clock      ; 4.897 ; 4.897 ; Fall       ; clock           ;
;  plus1_low[0]  ; clock      ; 5.028 ; 5.028 ; Fall       ; clock           ;
;  plus1_low[1]  ; clock      ; 5.000 ; 5.000 ; Fall       ; clock           ;
;  plus1_low[2]  ; clock      ; 5.008 ; 5.008 ; Fall       ; clock           ;
;  plus1_low[3]  ; clock      ; 4.907 ; 4.907 ; Fall       ; clock           ;
;  plus1_low[4]  ; clock      ; 4.900 ; 4.900 ; Fall       ; clock           ;
;  plus1_low[5]  ; clock      ; 4.897 ; 4.897 ; Fall       ; clock           ;
;  plus1_low[6]  ; clock      ; 4.900 ; 4.900 ; Fall       ; clock           ;
; plus2_high[*]  ; clock      ; 5.804 ; 5.804 ; Fall       ; clock           ;
;  plus2_high[0] ; clock      ; 5.814 ; 5.814 ; Fall       ; clock           ;
;  plus2_high[1] ; clock      ; 5.808 ; 5.808 ; Fall       ; clock           ;
;  plus2_high[2] ; clock      ; 5.835 ; 5.835 ; Fall       ; clock           ;
;  plus2_high[3] ; clock      ; 5.808 ; 5.808 ; Fall       ; clock           ;
;  plus2_high[4] ; clock      ; 5.804 ; 5.804 ; Fall       ; clock           ;
;  plus2_high[5] ; clock      ; 5.903 ; 5.903 ; Fall       ; clock           ;
;  plus2_high[6] ; clock      ; 5.917 ; 5.917 ; Fall       ; clock           ;
; plus2_low[*]   ; clock      ; 5.693 ; 5.693 ; Fall       ; clock           ;
;  plus2_low[0]  ; clock      ; 5.851 ; 5.851 ; Fall       ; clock           ;
;  plus2_low[1]  ; clock      ; 5.810 ; 5.810 ; Fall       ; clock           ;
;  plus2_low[2]  ; clock      ; 5.876 ; 5.876 ; Fall       ; clock           ;
;  plus2_low[3]  ; clock      ; 5.862 ; 5.862 ; Fall       ; clock           ;
;  plus2_low[4]  ; clock      ; 5.693 ; 5.693 ; Fall       ; clock           ;
;  plus2_low[5]  ; clock      ; 5.820 ; 5.820 ; Fall       ; clock           ;
;  plus2_low[6]  ; clock      ; 5.819 ; 5.819 ; Fall       ; clock           ;
; total_high[*]  ; clock      ; 5.691 ; 5.691 ; Fall       ; clock           ;
;  total_high[0] ; clock      ; 5.691 ; 5.691 ; Fall       ; clock           ;
;  total_high[1] ; clock      ; 5.792 ; 5.792 ; Fall       ; clock           ;
;  total_high[2] ; clock      ; 5.786 ; 5.786 ; Fall       ; clock           ;
;  total_high[3] ; clock      ; 5.830 ; 5.830 ; Fall       ; clock           ;
;  total_high[4] ; clock      ; 5.801 ; 5.801 ; Fall       ; clock           ;
;  total_high[5] ; clock      ; 5.801 ; 5.801 ; Fall       ; clock           ;
;  total_high[6] ; clock      ; 5.828 ; 5.828 ; Fall       ; clock           ;
; total_low[*]   ; clock      ; 5.455 ; 5.455 ; Fall       ; clock           ;
;  total_low[0]  ; clock      ; 5.735 ; 5.735 ; Fall       ; clock           ;
;  total_low[1]  ; clock      ; 5.747 ; 5.747 ; Fall       ; clock           ;
;  total_low[2]  ; clock      ; 5.455 ; 5.455 ; Fall       ; clock           ;
;  total_low[3]  ; clock      ; 5.544 ; 5.544 ; Fall       ; clock           ;
;  total_low[4]  ; clock      ; 5.647 ; 5.647 ; Fall       ; clock           ;
;  total_low[5]  ; clock      ; 5.751 ; 5.751 ; Fall       ; clock           ;
;  total_low[6]  ; clock      ; 5.742 ; 5.742 ; Fall       ; clock           ;
; dmem_clk       ; cpu_clock  ; 4.330 ; 4.330 ; Rise       ; cpu_clock       ;
; imem_clk       ; cpu_clock  ; 4.554 ; 4.554 ; Rise       ; cpu_clock       ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------+
; Progagation Delay                                    ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; plus1[0]   ; memout[0]   ; 8.651  ;    ;    ; 8.651  ;
; plus1[1]   ; memout[1]   ; 9.431  ;    ;    ; 9.431  ;
; plus1[2]   ; memout[2]   ; 8.563  ;    ;    ; 8.563  ;
; plus1[3]   ; memout[3]   ; 7.998  ;    ;    ; 7.998  ;
; plus1[4]   ; memout[4]   ; 9.405  ;    ;    ; 9.405  ;
; plus2[0]   ; memout[0]   ; 8.320  ;    ;    ; 8.320  ;
; plus2[1]   ; memout[1]   ; 9.084  ;    ;    ; 9.084  ;
; plus2[2]   ; memout[2]   ; 8.583  ;    ;    ; 8.583  ;
; plus2[3]   ; memout[3]   ; 8.815  ;    ;    ; 8.815  ;
; plus2[4]   ; memout[4]   ; 10.198 ;    ;    ; 10.198 ;
+------------+-------------+--------+----+----+--------+


+----------------------------------------------------+
; Minimum Progagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; plus1[0]   ; memout[0]   ; 4.400 ;    ;    ; 4.400 ;
; plus1[1]   ; memout[1]   ; 4.846 ;    ;    ; 4.846 ;
; plus1[2]   ; memout[2]   ; 4.265 ;    ;    ; 4.265 ;
; plus1[3]   ; memout[3]   ; 4.060 ;    ;    ; 4.060 ;
; plus1[4]   ; memout[4]   ; 4.828 ;    ;    ; 4.828 ;
; plus2[0]   ; memout[0]   ; 4.306 ;    ;    ; 4.306 ;
; plus2[1]   ; memout[1]   ; 4.660 ;    ;    ; 4.660 ;
; plus2[2]   ; memout[2]   ; 4.385 ;    ;    ; 4.385 ;
; plus2[3]   ; memout[3]   ; 4.553 ;    ;    ; 4.553 ;
; plus2[4]   ; memout[4]   ; 5.254 ;    ;    ; 5.254 ;
+------------+-------------+-------+----+----+-------+


+---------------------------------------------------------------------+
; Setup Transfers                                                     ;
+------------+-----------+-----------+----------+----------+----------+
; From Clock ; To Clock  ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------+-----------+----------+----------+----------+
; clock      ; clock     ; 654213438 ; 2232     ; 7463397  ; 33       ;
; clock      ; cpu_clock ; 1         ; 1        ; 0        ; 0        ;
; cpu_clock  ; cpu_clock ; 2         ; 0        ; 0        ; 0        ;
+------------+-----------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------+
; Hold Transfers                                                      ;
+------------+-----------+-----------+----------+----------+----------+
; From Clock ; To Clock  ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------+-----------+----------+----------+----------+
; clock      ; clock     ; 654213438 ; 2232     ; 7463397  ; 33       ;
; clock      ; cpu_clock ; 1         ; 1        ; 0        ; 0        ;
; cpu_clock  ; cpu_clock ; 2         ; 0        ; 0        ; 0        ;
+------------+-----------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+-------------------------------------------------+
; Unconstrained Paths                             ;
+---------------------------------+-------+-------+
; Property                        ; Setup ; Hold  ;
+---------------------------------+-------+-------+
; Illegal Clocks                  ; 0     ; 0     ;
; Unconstrained Clocks            ; 0     ; 0     ;
; Unconstrained Input Ports       ; 11    ; 11    ;
; Unconstrained Input Port Paths  ; 1344  ; 1344  ;
; Unconstrained Output Ports      ; 156   ; 156   ;
; Unconstrained Output Port Paths ; 40841 ; 40841 ;
+---------------------------------+-------+-------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Thu Jun 16 11:28:57 2016
Info: Command: quartus_sta OnePunchCPU -c OnePunchCPU
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'OnePunchCPU.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
    Info (332105): create_clock -period 1.000 -name cpu_clock cpu_clock
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -21.312
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -21.312    -20033.607 clock 
    Info (332119):     0.282         0.000 cpu_clock 
Info (332146): Worst-case hold slack is -2.519
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.519        -2.519 cpu_clock 
    Info (332119):    -0.799        -9.196 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -1153.076 clock 
    Info (332119):    -1.380        -4.380 cpu_clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -9.498
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -9.498     -9037.556 clock 
    Info (332119):     0.518         0.000 cpu_clock 
Info (332146): Worst-case hold slack is -1.565
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.565        -1.565 cpu_clock 
    Info (332119):    -0.792       -12.448 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -1153.076 clock 
    Info (332119):    -1.380        -4.380 cpu_clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 493 megabytes
    Info: Processing ended: Thu Jun 16 11:29:01 2016
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


