TimeQuest Timing Analyzer report for lab_4_2
Tue Oct 28 17:10:08 2014
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLOCK_50'
 12. Slow Model Setup: 'KEY[1]'
 13. Slow Model Setup: 'clk_div:comb_5|clock_100Khz_reg'
 14. Slow Model Setup: 'clk_div:comb_5|clock_1Khz_reg'
 15. Slow Model Setup: 'clk_div:comb_5|clock_10Khz_reg'
 16. Slow Model Setup: 'clk_div:comb_5|clock_10Hz_reg'
 17. Slow Model Setup: 'clk_div:comb_5|clock_100hz_reg'
 18. Slow Model Setup: 'clk_div:comb_5|clock_1Mhz_reg'
 19. Slow Model Hold: 'KEY[1]'
 20. Slow Model Hold: 'CLOCK_50'
 21. Slow Model Hold: 'clk_div:comb_5|clock_100Khz_reg'
 22. Slow Model Hold: 'clk_div:comb_5|clock_100hz_reg'
 23. Slow Model Hold: 'clk_div:comb_5|clock_10Hz_reg'
 24. Slow Model Hold: 'clk_div:comb_5|clock_10Khz_reg'
 25. Slow Model Hold: 'clk_div:comb_5|clock_1Khz_reg'
 26. Slow Model Hold: 'clk_div:comb_5|clock_1Mhz_reg'
 27. Slow Model Minimum Pulse Width: 'KEY[1]'
 28. Slow Model Minimum Pulse Width: 'CLOCK_50'
 29. Slow Model Minimum Pulse Width: 'clk_div:comb_5|clock_100Khz_reg'
 30. Slow Model Minimum Pulse Width: 'clk_div:comb_5|clock_100hz_reg'
 31. Slow Model Minimum Pulse Width: 'clk_div:comb_5|clock_10Hz_reg'
 32. Slow Model Minimum Pulse Width: 'clk_div:comb_5|clock_10Khz_reg'
 33. Slow Model Minimum Pulse Width: 'clk_div:comb_5|clock_1Khz_reg'
 34. Slow Model Minimum Pulse Width: 'clk_div:comb_5|clock_1Mhz_reg'
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Fast Model Setup Summary
 40. Fast Model Hold Summary
 41. Fast Model Recovery Summary
 42. Fast Model Removal Summary
 43. Fast Model Minimum Pulse Width Summary
 44. Fast Model Setup: 'CLOCK_50'
 45. Fast Model Setup: 'KEY[1]'
 46. Fast Model Setup: 'clk_div:comb_5|clock_100Khz_reg'
 47. Fast Model Setup: 'clk_div:comb_5|clock_1Khz_reg'
 48. Fast Model Setup: 'clk_div:comb_5|clock_10Hz_reg'
 49. Fast Model Setup: 'clk_div:comb_5|clock_10Khz_reg'
 50. Fast Model Setup: 'clk_div:comb_5|clock_100hz_reg'
 51. Fast Model Setup: 'clk_div:comb_5|clock_1Mhz_reg'
 52. Fast Model Hold: 'KEY[1]'
 53. Fast Model Hold: 'CLOCK_50'
 54. Fast Model Hold: 'clk_div:comb_5|clock_100Khz_reg'
 55. Fast Model Hold: 'clk_div:comb_5|clock_100hz_reg'
 56. Fast Model Hold: 'clk_div:comb_5|clock_10Hz_reg'
 57. Fast Model Hold: 'clk_div:comb_5|clock_10Khz_reg'
 58. Fast Model Hold: 'clk_div:comb_5|clock_1Khz_reg'
 59. Fast Model Hold: 'clk_div:comb_5|clock_1Mhz_reg'
 60. Fast Model Minimum Pulse Width: 'KEY[1]'
 61. Fast Model Minimum Pulse Width: 'CLOCK_50'
 62. Fast Model Minimum Pulse Width: 'clk_div:comb_5|clock_100Khz_reg'
 63. Fast Model Minimum Pulse Width: 'clk_div:comb_5|clock_100hz_reg'
 64. Fast Model Minimum Pulse Width: 'clk_div:comb_5|clock_10Hz_reg'
 65. Fast Model Minimum Pulse Width: 'clk_div:comb_5|clock_10Khz_reg'
 66. Fast Model Minimum Pulse Width: 'clk_div:comb_5|clock_1Khz_reg'
 67. Fast Model Minimum Pulse Width: 'clk_div:comb_5|clock_1Mhz_reg'
 68. Setup Times
 69. Hold Times
 70. Clock to Output Times
 71. Minimum Clock to Output Times
 72. Multicorner Timing Analysis Summary
 73. Setup Times
 74. Hold Times
 75. Clock to Output Times
 76. Minimum Clock to Output Times
 77. Setup Transfers
 78. Hold Transfers
 79. Report TCCS
 80. Report RSKM
 81. Unconstrained Paths
 82. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; lab_4_2                                                           ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                           ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+
; Clock Name                      ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                             ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+
; clk_div:comb_5|clock_1Khz_reg   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:comb_5|clock_1Khz_reg }   ;
; clk_div:comb_5|clock_1Mhz_reg   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:comb_5|clock_1Mhz_reg }   ;
; clk_div:comb_5|clock_10Hz_reg   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:comb_5|clock_10Hz_reg }   ;
; clk_div:comb_5|clock_10Khz_reg  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:comb_5|clock_10Khz_reg }  ;
; clk_div:comb_5|clock_100hz_reg  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:comb_5|clock_100hz_reg }  ;
; clk_div:comb_5|clock_100Khz_reg ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:comb_5|clock_100Khz_reg } ;
; CLOCK_50                        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                        ;
; KEY[1]                          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { KEY[1] }                          ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                ;
+------------+-----------------+---------------------------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                      ; Note                                                  ;
+------------+-----------------+---------------------------------+-------------------------------------------------------+
; 108.84 MHz ; 108.84 MHz      ; KEY[1]                          ;                                                       ;
; 197.12 MHz ; 197.12 MHz      ; CLOCK_50                        ;                                                       ;
; 807.1 MHz  ; 500.0 MHz       ; clk_div:comb_5|clock_100Khz_reg ; limit due to high minimum pulse width violation (tch) ;
; 924.21 MHz ; 500.0 MHz       ; clk_div:comb_5|clock_1Khz_reg   ; limit due to high minimum pulse width violation (tch) ;
; 932.84 MHz ; 500.0 MHz       ; clk_div:comb_5|clock_10Khz_reg  ; limit due to high minimum pulse width violation (tch) ;
; 934.58 MHz ; 500.0 MHz       ; clk_div:comb_5|clock_10Hz_reg   ; limit due to high minimum pulse width violation (tch) ;
; 935.45 MHz ; 500.0 MHz       ; clk_div:comb_5|clock_100hz_reg  ; limit due to high minimum pulse width violation (tch) ;
; 935.45 MHz ; 500.0 MHz       ; clk_div:comb_5|clock_1Mhz_reg   ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+---------------------------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------+
; Slow Model Setup Summary                                 ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; CLOCK_50                        ; -7.066 ; -141.974      ;
; KEY[1]                          ; -4.883 ; -4719.260     ;
; clk_div:comb_5|clock_100Khz_reg ; -0.239 ; -0.311        ;
; clk_div:comb_5|clock_1Khz_reg   ; -0.082 ; -0.163        ;
; clk_div:comb_5|clock_10Khz_reg  ; -0.072 ; -0.109        ;
; clk_div:comb_5|clock_10Hz_reg   ; -0.070 ; -0.147        ;
; clk_div:comb_5|clock_100hz_reg  ; -0.069 ; -0.145        ;
; clk_div:comb_5|clock_1Mhz_reg   ; -0.069 ; -0.137        ;
+---------------------------------+--------+---------------+


+----------------------------------------------------------+
; Slow Model Hold Summary                                  ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; KEY[1]                          ; -0.212 ; -0.867        ;
; CLOCK_50                        ; -0.021 ; -0.021        ;
; clk_div:comb_5|clock_100Khz_reg ; 0.391  ; 0.000         ;
; clk_div:comb_5|clock_100hz_reg  ; 0.391  ; 0.000         ;
; clk_div:comb_5|clock_10Hz_reg   ; 0.391  ; 0.000         ;
; clk_div:comb_5|clock_10Khz_reg  ; 0.391  ; 0.000         ;
; clk_div:comb_5|clock_1Khz_reg   ; 0.391  ; 0.000         ;
; clk_div:comb_5|clock_1Mhz_reg   ; 0.391  ; 0.000         ;
+---------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                   ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; KEY[1]                          ; -2.000 ; -1901.524     ;
; CLOCK_50                        ; -1.380 ; -76.380       ;
; clk_div:comb_5|clock_100Khz_reg ; -0.500 ; -4.000        ;
; clk_div:comb_5|clock_100hz_reg  ; -0.500 ; -4.000        ;
; clk_div:comb_5|clock_10Hz_reg   ; -0.500 ; -4.000        ;
; clk_div:comb_5|clock_10Khz_reg  ; -0.500 ; -4.000        ;
; clk_div:comb_5|clock_1Khz_reg   ; -0.500 ; -4.000        ;
; clk_div:comb_5|clock_1Mhz_reg   ; -0.500 ; -4.000        ;
+---------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                                          ;
+--------+-------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -7.066 ; data_select:comb_216|DATA[13] ; LCD_Display:comb_217|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.432     ; 4.670      ;
; -7.061 ; data_select:comb_216|DATA[13] ; LCD_Display:comb_217|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.432     ; 4.665      ;
; -7.037 ; data_select:comb_216|DATA[28] ; LCD_Display:comb_217|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.435     ; 4.638      ;
; -6.999 ; data_select:comb_216|DATA[9]  ; LCD_Display:comb_217|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.431     ; 4.604      ;
; -6.994 ; data_select:comb_216|DATA[9]  ; LCD_Display:comb_217|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.431     ; 4.599      ;
; -6.990 ; data_select:comb_216|DATA[13] ; LCD_Display:comb_217|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.433     ; 4.593      ;
; -6.987 ; data_select:comb_216|DATA[13] ; LCD_Display:comb_217|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.433     ; 4.590      ;
; -6.954 ; data_select:comb_216|DATA[28] ; LCD_Display:comb_217|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.435     ; 4.555      ;
; -6.954 ; data_select:comb_216|DATA[28] ; LCD_Display:comb_217|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.435     ; 4.555      ;
; -6.930 ; data_select:comb_216|DATA[25] ; LCD_Display:comb_217|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.432     ; 4.534      ;
; -6.930 ; data_select:comb_216|DATA[5]  ; LCD_Display:comb_217|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.432     ; 4.534      ;
; -6.925 ; data_select:comb_216|DATA[25] ; LCD_Display:comb_217|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.432     ; 4.529      ;
; -6.925 ; data_select:comb_216|DATA[5]  ; LCD_Display:comb_217|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.432     ; 4.529      ;
; -6.923 ; data_select:comb_216|DATA[14] ; LCD_Display:comb_217|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.432     ; 4.527      ;
; -6.923 ; data_select:comb_216|DATA[9]  ; LCD_Display:comb_217|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.432     ; 4.527      ;
; -6.920 ; data_select:comb_216|DATA[9]  ; LCD_Display:comb_217|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.432     ; 4.524      ;
; -6.918 ; data_select:comb_216|DATA[14] ; LCD_Display:comb_217|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.432     ; 4.522      ;
; -6.909 ; data_select:comb_216|DATA[4]  ; LCD_Display:comb_217|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.435     ; 4.510      ;
; -6.897 ; data_select:comb_216|DATA[24] ; LCD_Display:comb_217|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.435     ; 4.498      ;
; -6.895 ; data_select:comb_216|DATA[15] ; LCD_Display:comb_217|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.434     ; 4.497      ;
; -6.892 ; data_select:comb_216|DATA[15] ; LCD_Display:comb_217|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.434     ; 4.494      ;
; -6.888 ; data_select:comb_216|DATA[10] ; LCD_Display:comb_217|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.432     ; 4.492      ;
; -6.887 ; data_select:comb_216|DATA[15] ; LCD_Display:comb_217|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.434     ; 4.489      ;
; -6.883 ; data_select:comb_216|DATA[10] ; LCD_Display:comb_217|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.432     ; 4.487      ;
; -6.871 ; data_select:comb_216|DATA[16] ; LCD_Display:comb_217|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.436     ; 4.471      ;
; -6.854 ; data_select:comb_216|DATA[25] ; LCD_Display:comb_217|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.433     ; 4.457      ;
; -6.854 ; data_select:comb_216|DATA[5]  ; LCD_Display:comb_217|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.433     ; 4.457      ;
; -6.851 ; data_select:comb_216|DATA[25] ; LCD_Display:comb_217|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.433     ; 4.454      ;
; -6.851 ; data_select:comb_216|DATA[5]  ; LCD_Display:comb_217|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.433     ; 4.454      ;
; -6.848 ; data_select:comb_216|DATA[30] ; LCD_Display:comb_217|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.432     ; 4.452      ;
; -6.847 ; data_select:comb_216|DATA[14] ; LCD_Display:comb_217|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.433     ; 4.450      ;
; -6.844 ; data_select:comb_216|DATA[14] ; LCD_Display:comb_217|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.433     ; 4.447      ;
; -6.843 ; data_select:comb_216|DATA[30] ; LCD_Display:comb_217|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.432     ; 4.447      ;
; -6.826 ; data_select:comb_216|DATA[4]  ; LCD_Display:comb_217|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.435     ; 4.427      ;
; -6.826 ; data_select:comb_216|DATA[4]  ; LCD_Display:comb_217|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.435     ; 4.427      ;
; -6.816 ; data_select:comb_216|DATA[15] ; LCD_Display:comb_217|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.435     ; 4.417      ;
; -6.815 ; data_select:comb_216|DATA[26] ; LCD_Display:comb_217|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.432     ; 4.419      ;
; -6.814 ; data_select:comb_216|DATA[24] ; LCD_Display:comb_217|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.435     ; 4.415      ;
; -6.814 ; data_select:comb_216|DATA[24] ; LCD_Display:comb_217|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.435     ; 4.415      ;
; -6.813 ; data_select:comb_216|DATA[14] ; LCD_Display:comb_217|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.433     ; 4.416      ;
; -6.813 ; data_select:comb_216|DATA[14] ; LCD_Display:comb_217|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.433     ; 4.416      ;
; -6.813 ; data_select:comb_216|DATA[15] ; LCD_Display:comb_217|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.435     ; 4.414      ;
; -6.812 ; data_select:comb_216|DATA[10] ; LCD_Display:comb_217|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.433     ; 4.415      ;
; -6.810 ; data_select:comb_216|DATA[26] ; LCD_Display:comb_217|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.432     ; 4.414      ;
; -6.809 ; data_select:comb_216|DATA[10] ; LCD_Display:comb_217|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.433     ; 4.412      ;
; -6.806 ; data_select:comb_216|DATA[1]  ; LCD_Display:comb_217|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.431     ; 4.411      ;
; -6.801 ; data_select:comb_216|DATA[1]  ; LCD_Display:comb_217|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.431     ; 4.406      ;
; -6.795 ; data_select:comb_216|DATA[29] ; LCD_Display:comb_217|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.432     ; 4.399      ;
; -6.790 ; data_select:comb_216|DATA[29] ; LCD_Display:comb_217|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.432     ; 4.394      ;
; -6.788 ; data_select:comb_216|DATA[16] ; LCD_Display:comb_217|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.436     ; 4.388      ;
; -6.788 ; data_select:comb_216|DATA[16] ; LCD_Display:comb_217|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.436     ; 4.388      ;
; -6.788 ; data_select:comb_216|DATA[12] ; LCD_Display:comb_217|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.436     ; 4.388      ;
; -6.778 ; data_select:comb_216|DATA[10] ; LCD_Display:comb_217|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.433     ; 4.381      ;
; -6.778 ; data_select:comb_216|DATA[10] ; LCD_Display:comb_217|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.433     ; 4.381      ;
; -6.772 ; data_select:comb_216|DATA[30] ; LCD_Display:comb_217|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.433     ; 4.375      ;
; -6.769 ; data_select:comb_216|DATA[30] ; LCD_Display:comb_217|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.433     ; 4.372      ;
; -6.750 ; data_select:comb_216|DATA[15] ; LCD_Display:comb_217|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.435     ; 4.351      ;
; -6.750 ; data_select:comb_216|DATA[15] ; LCD_Display:comb_217|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.435     ; 4.351      ;
; -6.739 ; data_select:comb_216|DATA[26] ; LCD_Display:comb_217|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.433     ; 4.342      ;
; -6.738 ; data_select:comb_216|DATA[28] ; LCD_Display:comb_217|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.436     ; 4.338      ;
; -6.738 ; data_select:comb_216|DATA[30] ; LCD_Display:comb_217|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.433     ; 4.341      ;
; -6.738 ; data_select:comb_216|DATA[30] ; LCD_Display:comb_217|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.433     ; 4.341      ;
; -6.736 ; data_select:comb_216|DATA[26] ; LCD_Display:comb_217|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.433     ; 4.339      ;
; -6.730 ; data_select:comb_216|DATA[1]  ; LCD_Display:comb_217|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.432     ; 4.334      ;
; -6.727 ; data_select:comb_216|DATA[1]  ; LCD_Display:comb_217|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.432     ; 4.331      ;
; -6.725 ; data_select:comb_216|DATA[11] ; LCD_Display:comb_217|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.434     ; 4.327      ;
; -6.722 ; data_select:comb_216|DATA[11] ; LCD_Display:comb_217|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.434     ; 4.324      ;
; -6.719 ; data_select:comb_216|DATA[29] ; LCD_Display:comb_217|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.433     ; 4.322      ;
; -6.718 ; data_select:comb_216|DATA[21] ; LCD_Display:comb_217|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.432     ; 4.322      ;
; -6.717 ; data_select:comb_216|DATA[11] ; LCD_Display:comb_217|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.434     ; 4.319      ;
; -6.716 ; data_select:comb_216|DATA[29] ; LCD_Display:comb_217|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.433     ; 4.319      ;
; -6.713 ; data_select:comb_216|DATA[21] ; LCD_Display:comb_217|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.432     ; 4.317      ;
; -6.712 ; data_select:comb_216|DATA[17] ; LCD_Display:comb_217|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.432     ; 4.316      ;
; -6.707 ; data_select:comb_216|DATA[17] ; LCD_Display:comb_217|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.432     ; 4.311      ;
; -6.705 ; data_select:comb_216|DATA[12] ; LCD_Display:comb_217|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.436     ; 4.305      ;
; -6.705 ; data_select:comb_216|DATA[12] ; LCD_Display:comb_217|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.436     ; 4.305      ;
; -6.705 ; data_select:comb_216|DATA[26] ; LCD_Display:comb_217|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.433     ; 4.308      ;
; -6.705 ; data_select:comb_216|DATA[26] ; LCD_Display:comb_217|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.433     ; 4.308      ;
; -6.702 ; data_select:comb_216|DATA[20] ; LCD_Display:comb_217|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.436     ; 4.302      ;
; -6.701 ; data_select:comb_216|DATA[8]  ; LCD_Display:comb_217|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.436     ; 4.301      ;
; -6.673 ; data_select:comb_216|DATA[7]  ; LCD_Display:comb_217|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.434     ; 4.275      ;
; -6.670 ; data_select:comb_216|DATA[7]  ; LCD_Display:comb_217|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.434     ; 4.272      ;
; -6.665 ; data_select:comb_216|DATA[7]  ; LCD_Display:comb_217|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.434     ; 4.267      ;
; -6.661 ; data_select:comb_216|DATA[13] ; LCD_Display:comb_217|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.432     ; 4.265      ;
; -6.656 ; data_select:comb_216|DATA[13] ; LCD_Display:comb_217|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.433     ; 4.259      ;
; -6.656 ; data_select:comb_216|DATA[13] ; LCD_Display:comb_217|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.433     ; 4.259      ;
; -6.646 ; data_select:comb_216|DATA[11] ; LCD_Display:comb_217|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.435     ; 4.247      ;
; -6.643 ; data_select:comb_216|DATA[11] ; LCD_Display:comb_217|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.435     ; 4.244      ;
; -6.642 ; data_select:comb_216|DATA[21] ; LCD_Display:comb_217|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.433     ; 4.245      ;
; -6.639 ; data_select:comb_216|DATA[21] ; LCD_Display:comb_217|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.433     ; 4.242      ;
; -6.636 ; data_select:comb_216|DATA[17] ; LCD_Display:comb_217|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.433     ; 4.239      ;
; -6.633 ; data_select:comb_216|DATA[17] ; LCD_Display:comb_217|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.433     ; 4.236      ;
; -6.619 ; data_select:comb_216|DATA[20] ; LCD_Display:comb_217|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.436     ; 4.219      ;
; -6.619 ; data_select:comb_216|DATA[20] ; LCD_Display:comb_217|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.436     ; 4.219      ;
; -6.618 ; data_select:comb_216|DATA[8]  ; LCD_Display:comb_217|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.436     ; 4.218      ;
; -6.618 ; data_select:comb_216|DATA[8]  ; LCD_Display:comb_217|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.436     ; 4.218      ;
; -6.610 ; data_select:comb_216|DATA[4]  ; LCD_Display:comb_217|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.436     ; 4.210      ;
; -6.598 ; data_select:comb_216|DATA[24] ; LCD_Display:comb_217|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.436     ; 4.198      ;
; -6.594 ; data_select:comb_216|DATA[7]  ; LCD_Display:comb_217|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.435     ; 4.195      ;
; -6.594 ; data_select:comb_216|DATA[9]  ; LCD_Display:comb_217|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.431     ; 4.199      ;
+--------+-------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'KEY[1]'                                                                                                                ;
+--------+-----------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.883 ; MEM_WB:comb_214|RD[0] ; reg_file:comb_209|register[10][6]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.019     ; 5.900      ;
; -4.883 ; MEM_WB:comb_214|RD[0] ; reg_file:comb_209|register[10][11] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.019     ; 5.900      ;
; -4.883 ; MEM_WB:comb_214|RD[0] ; reg_file:comb_209|register[10][17] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.019     ; 5.900      ;
; -4.755 ; MEM_WB:comb_214|RD[0] ; reg_file:comb_209|register[10][8]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.019      ; 5.810      ;
; -4.738 ; MEM_WB:comb_214|RD[0] ; reg_file:comb_209|register[18][18] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.004     ; 5.770      ;
; -4.716 ; MEM_WB:comb_214|RD[0] ; reg_file:comb_209|register[10][2]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.002     ; 5.750      ;
; -4.716 ; MEM_WB:comb_214|RD[0] ; reg_file:comb_209|register[10][4]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.002     ; 5.750      ;
; -4.716 ; MEM_WB:comb_214|RD[0] ; reg_file:comb_209|register[10][5]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.002     ; 5.750      ;
; -4.716 ; MEM_WB:comb_214|RD[0] ; reg_file:comb_209|register[10][9]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.002     ; 5.750      ;
; -4.716 ; MEM_WB:comb_214|RD[0] ; reg_file:comb_209|register[10][12] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.002     ; 5.750      ;
; -4.678 ; MEM_WB:comb_214|RD[1] ; reg_file:comb_209|register[18][18] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.002     ; 5.712      ;
; -4.662 ; MEM_WB:comb_214|RD[2] ; reg_file:comb_209|register[11][9]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.024      ; 5.722      ;
; -4.651 ; MEM_WB:comb_214|RD[0] ; reg_file:comb_209|register[1][6]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.003     ; 5.684      ;
; -4.651 ; MEM_WB:comb_214|RD[0] ; reg_file:comb_209|register[1][18]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.003     ; 5.684      ;
; -4.651 ; MEM_WB:comb_214|RD[0] ; reg_file:comb_209|register[1][31]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.003     ; 5.684      ;
; -4.640 ; MEM_WB:comb_214|RD[0] ; reg_file:comb_209|register[26][8]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.007     ; 5.669      ;
; -4.640 ; MEM_WB:comb_214|RD[0] ; reg_file:comb_209|register[26][20] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.007     ; 5.669      ;
; -4.640 ; MEM_WB:comb_214|RD[0] ; reg_file:comb_209|register[26][22] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.007     ; 5.669      ;
; -4.630 ; MEM_WB:comb_214|RD[3] ; reg_file:comb_209|register[11][9]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.024      ; 5.690      ;
; -4.623 ; MEM_WB:comb_214|RD[0] ; reg_file:comb_209|register[6][6]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.018     ; 5.641      ;
; -4.622 ; MEM_WB:comb_214|RD[0] ; reg_file:comb_209|register[26][5]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.005      ; 5.663      ;
; -4.622 ; MEM_WB:comb_214|RD[0] ; reg_file:comb_209|register[26][19] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.005      ; 5.663      ;
; -4.622 ; MEM_WB:comb_214|RD[0] ; reg_file:comb_209|register[26][21] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.005      ; 5.663      ;
; -4.622 ; MEM_WB:comb_214|RD[0] ; reg_file:comb_209|register[26][24] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.005      ; 5.663      ;
; -4.622 ; MEM_WB:comb_214|RD[0] ; reg_file:comb_209|register[26][27] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.005      ; 5.663      ;
; -4.596 ; MEM_WB:comb_214|RD[0] ; reg_file:comb_209|register[26][0]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.002     ; 5.630      ;
; -4.596 ; MEM_WB:comb_214|RD[0] ; reg_file:comb_209|register[26][1]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.002     ; 5.630      ;
; -4.596 ; MEM_WB:comb_214|RD[0] ; reg_file:comb_209|register[26][2]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.002     ; 5.630      ;
; -4.596 ; MEM_WB:comb_214|RD[0] ; reg_file:comb_209|register[26][4]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.002     ; 5.630      ;
; -4.596 ; MEM_WB:comb_214|RD[0] ; reg_file:comb_209|register[26][9]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.002     ; 5.630      ;
; -4.596 ; MEM_WB:comb_214|RD[0] ; reg_file:comb_209|register[26][12] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.002     ; 5.630      ;
; -4.596 ; MEM_WB:comb_214|RD[0] ; reg_file:comb_209|register[26][17] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.002     ; 5.630      ;
; -4.596 ; MEM_WB:comb_214|RD[0] ; reg_file:comb_209|register[26][29] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.002     ; 5.630      ;
; -4.596 ; MEM_WB:comb_214|RD[0] ; reg_file:comb_209|register[26][31] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.002     ; 5.630      ;
; -4.581 ; MEM_WB:comb_214|RD[0] ; reg_file:comb_209|register[17][5]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.015      ; 5.632      ;
; -4.574 ; MEM_WB:comb_214|RD[0] ; reg_file:comb_209|register[2][10]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.002      ; 5.612      ;
; -4.570 ; MEM_WB:comb_214|RD[2] ; reg_file:comb_209|register[27][10] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.013      ; 5.619      ;
; -4.570 ; MEM_WB:comb_214|RD[2] ; reg_file:comb_209|register[27][14] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.013      ; 5.619      ;
; -4.570 ; MEM_WB:comb_214|RD[2] ; reg_file:comb_209|register[27][18] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.013      ; 5.619      ;
; -4.570 ; MEM_WB:comb_214|RD[2] ; reg_file:comb_209|register[27][22] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.013      ; 5.619      ;
; -4.570 ; MEM_WB:comb_214|RD[2] ; reg_file:comb_209|register[27][28] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.013      ; 5.619      ;
; -4.570 ; MEM_WB:comb_214|RD[2] ; reg_file:comb_209|register[27][30] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.013      ; 5.619      ;
; -4.567 ; MEM_WB:comb_214|RD[0] ; reg_file:comb_209|register[17][4]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.004     ; 5.599      ;
; -4.567 ; MEM_WB:comb_214|RD[0] ; reg_file:comb_209|register[17][8]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.004     ; 5.599      ;
; -4.567 ; MEM_WB:comb_214|RD[0] ; reg_file:comb_209|register[17][12] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.004     ; 5.599      ;
; -4.550 ; MEM_WB:comb_214|RD[0] ; reg_file:comb_209|register[17][17] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.024      ; 5.610      ;
; -4.541 ; MEM_WB:comb_214|RD[0] ; reg_file:comb_209|register[2][7]   ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 5.577      ;
; -4.540 ; MEM_WB:comb_214|RD[0] ; reg_file:comb_209|register[6][4]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.005     ; 5.571      ;
; -4.540 ; MEM_WB:comb_214|RD[0] ; reg_file:comb_209|register[6][17]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.005     ; 5.571      ;
; -4.538 ; MEM_WB:comb_214|RD[3] ; reg_file:comb_209|register[27][10] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.013      ; 5.587      ;
; -4.538 ; MEM_WB:comb_214|RD[3] ; reg_file:comb_209|register[27][14] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.013      ; 5.587      ;
; -4.538 ; MEM_WB:comb_214|RD[3] ; reg_file:comb_209|register[27][18] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.013      ; 5.587      ;
; -4.538 ; MEM_WB:comb_214|RD[3] ; reg_file:comb_209|register[27][22] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.013      ; 5.587      ;
; -4.538 ; MEM_WB:comb_214|RD[3] ; reg_file:comb_209|register[27][28] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.013      ; 5.587      ;
; -4.538 ; MEM_WB:comb_214|RD[3] ; reg_file:comb_209|register[27][30] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.013      ; 5.587      ;
; -4.521 ; MEM_WB:comb_214|RD[2] ; reg_file:comb_209|register[29][4]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.006      ; 5.563      ;
; -4.521 ; MEM_WB:comb_214|RD[2] ; reg_file:comb_209|register[29][5]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.006      ; 5.563      ;
; -4.521 ; MEM_WB:comb_214|RD[2] ; reg_file:comb_209|register[29][12] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.006      ; 5.563      ;
; -4.521 ; MEM_WB:comb_214|RD[2] ; reg_file:comb_209|register[29][19] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.006      ; 5.563      ;
; -4.521 ; MEM_WB:comb_214|RD[2] ; reg_file:comb_209|register[29][21] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.006      ; 5.563      ;
; -4.515 ; MEM_WB:comb_214|RD[2] ; reg_file:comb_209|register[18][18] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.002     ; 5.549      ;
; -4.514 ; MEM_WB:comb_214|RD[1] ; reg_file:comb_209|register[2][10]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.004      ; 5.554      ;
; -4.512 ; MEM_WB:comb_214|RD[2] ; reg_file:comb_209|register[11][10] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.010      ; 5.558      ;
; -4.512 ; MEM_WB:comb_214|RD[2] ; reg_file:comb_209|register[11][28] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.010      ; 5.558      ;
; -4.508 ; MEM_WB:comb_214|RD[1] ; reg_file:comb_209|register[1][6]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.001     ; 5.543      ;
; -4.508 ; MEM_WB:comb_214|RD[1] ; reg_file:comb_209|register[1][18]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.001     ; 5.543      ;
; -4.508 ; MEM_WB:comb_214|RD[1] ; reg_file:comb_209|register[1][31]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.001     ; 5.543      ;
; -4.491 ; MEM_WB:comb_214|RD[3] ; reg_file:comb_209|register[6][6]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.016     ; 5.511      ;
; -4.488 ; MEM_WB:comb_214|RD[0] ; reg_file:comb_209|register[2][26]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 5.524      ;
; -4.487 ; MEM_WB:comb_214|RD[0] ; reg_file:comb_209|register[19][3]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.012     ; 5.511      ;
; -4.487 ; MEM_WB:comb_214|RD[0] ; reg_file:comb_209|register[19][6]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.012     ; 5.511      ;
; -4.487 ; MEM_WB:comb_214|RD[0] ; reg_file:comb_209|register[19][15] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.012     ; 5.511      ;
; -4.481 ; MEM_WB:comb_214|RD[1] ; reg_file:comb_209|register[2][7]   ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.002      ; 5.519      ;
; -4.481 ; MEM_WB:comb_214|RD[1] ; reg_file:comb_209|register[19][3]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.010     ; 5.507      ;
; -4.481 ; MEM_WB:comb_214|RD[1] ; reg_file:comb_209|register[19][6]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.010     ; 5.507      ;
; -4.481 ; MEM_WB:comb_214|RD[1] ; reg_file:comb_209|register[19][15] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.010     ; 5.507      ;
; -4.480 ; MEM_WB:comb_214|RD[0] ; reg_file:comb_209|register[25][23] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.012     ; 5.504      ;
; -4.480 ; MEM_WB:comb_214|RD[3] ; reg_file:comb_209|register[11][10] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.010      ; 5.526      ;
; -4.480 ; MEM_WB:comb_214|RD[3] ; reg_file:comb_209|register[11][28] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.010      ; 5.526      ;
; -4.473 ; MEM_WB:comb_214|RD[0] ; reg_file:comb_209|register[1][23]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.010     ; 5.499      ;
; -4.468 ; MEM_WB:comb_214|RD[2] ; reg_file:comb_209|register[29][6]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.002      ; 5.506      ;
; -4.468 ; MEM_WB:comb_214|RD[2] ; reg_file:comb_209|register[29][11] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.002      ; 5.506      ;
; -4.468 ; MEM_WB:comb_214|RD[2] ; reg_file:comb_209|register[29][27] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.002      ; 5.506      ;
; -4.464 ; MEM_WB:comb_214|RD[0] ; reg_file:comb_209|register[17][7]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.010      ; 5.510      ;
; -4.464 ; MEM_WB:comb_214|RD[0] ; reg_file:comb_209|register[17][16] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.010      ; 5.510      ;
; -4.464 ; MEM_WB:comb_214|RD[0] ; reg_file:comb_209|register[17][22] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.010      ; 5.510      ;
; -4.464 ; MEM_WB:comb_214|RD[0] ; reg_file:comb_209|register[6][23]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.010     ; 5.490      ;
; -4.464 ; MEM_WB:comb_214|RD[0] ; reg_file:comb_209|register[17][28] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.010      ; 5.510      ;
; -4.461 ; MEM_WB:comb_214|RD[2] ; reg_file:comb_209|register[27][23] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.007     ; 5.490      ;
; -4.461 ; MEM_WB:comb_214|RD[2] ; reg_file:comb_209|register[27][25] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.007     ; 5.490      ;
; -4.460 ; MEM_WB:comb_214|RD[2] ; reg_file:comb_209|register[11][0]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 5.496      ;
; -4.460 ; MEM_WB:comb_214|RD[2] ; reg_file:comb_209|register[11][4]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 5.496      ;
; -4.460 ; MEM_WB:comb_214|RD[2] ; reg_file:comb_209|register[11][5]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 5.496      ;
; -4.460 ; MEM_WB:comb_214|RD[2] ; reg_file:comb_209|register[11][8]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 5.496      ;
; -4.460 ; MEM_WB:comb_214|RD[2] ; reg_file:comb_209|register[11][12] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 5.496      ;
; -4.460 ; MEM_WB:comb_214|RD[2] ; reg_file:comb_209|register[11][20] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 5.496      ;
; -4.460 ; MEM_WB:comb_214|RD[2] ; reg_file:comb_209|register[11][21] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 5.496      ;
; -4.460 ; MEM_WB:comb_214|RD[2] ; reg_file:comb_209|register[11][24] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 5.496      ;
; -4.457 ; MEM_WB:comb_214|RD[1] ; reg_file:comb_209|register[29][4]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.006      ; 5.499      ;
; -4.457 ; MEM_WB:comb_214|RD[1] ; reg_file:comb_209|register[29][5]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.006      ; 5.499      ;
+--------+-----------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:comb_5|clock_100Khz_reg'                                                                                                                                   ;
+--------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -0.239 ; clk_div:comb_5|count_10Khz[0]  ; clk_div:comb_5|clock_10Khz_int ; clk_div:comb_5|clock_100Khz_reg ; clk_div:comb_5|clock_100Khz_reg ; 1.000        ; 0.000      ; 1.275      ;
; -0.055 ; clk_div:comb_5|count_10Khz[0]  ; clk_div:comb_5|count_10Khz[2]  ; clk_div:comb_5|clock_100Khz_reg ; clk_div:comb_5|clock_100Khz_reg ; 1.000        ; 0.000      ; 1.091      ;
; -0.052 ; clk_div:comb_5|count_10Khz[1]  ; clk_div:comb_5|clock_10Khz_int ; clk_div:comb_5|clock_100Khz_reg ; clk_div:comb_5|clock_100Khz_reg ; 1.000        ; 0.000      ; 1.088      ;
; -0.017 ; clk_div:comb_5|count_10Khz[2]  ; clk_div:comb_5|count_10Khz[0]  ; clk_div:comb_5|clock_100Khz_reg ; clk_div:comb_5|clock_100Khz_reg ; 1.000        ; 0.000      ; 1.053      ;
; 0.219  ; clk_div:comb_5|count_10Khz[0]  ; clk_div:comb_5|count_10Khz[1]  ; clk_div:comb_5|clock_100Khz_reg ; clk_div:comb_5|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.817      ;
; 0.223  ; clk_div:comb_5|count_10Khz[1]  ; clk_div:comb_5|count_10Khz[2]  ; clk_div:comb_5|clock_100Khz_reg ; clk_div:comb_5|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.813      ;
; 0.224  ; clk_div:comb_5|count_10Khz[2]  ; clk_div:comb_5|clock_10Khz_int ; clk_div:comb_5|clock_100Khz_reg ; clk_div:comb_5|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.812      ;
; 0.224  ; clk_div:comb_5|count_10Khz[1]  ; clk_div:comb_5|count_10Khz[0]  ; clk_div:comb_5|clock_100Khz_reg ; clk_div:comb_5|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.812      ;
; 0.379  ; clk_div:comb_5|clock_10Khz_int ; clk_div:comb_5|clock_10Khz_int ; clk_div:comb_5|clock_100Khz_reg ; clk_div:comb_5|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_5|count_10Khz[2]  ; clk_div:comb_5|count_10Khz[2]  ; clk_div:comb_5|clock_100Khz_reg ; clk_div:comb_5|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_5|count_10Khz[0]  ; clk_div:comb_5|count_10Khz[0]  ; clk_div:comb_5|clock_100Khz_reg ; clk_div:comb_5|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_5|count_10Khz[1]  ; clk_div:comb_5|count_10Khz[1]  ; clk_div:comb_5|clock_100Khz_reg ; clk_div:comb_5|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:comb_5|clock_1Khz_reg'                                                                                                                                 ;
+--------+--------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -0.082 ; clk_div:comb_5|count_100hz[0]  ; clk_div:comb_5|clock_100hz_int ; clk_div:comb_5|clock_1Khz_reg ; clk_div:comb_5|clock_1Khz_reg ; 1.000        ; 0.000      ; 1.118      ;
; -0.081 ; clk_div:comb_5|count_100hz[0]  ; clk_div:comb_5|count_100hz[2]  ; clk_div:comb_5|clock_1Khz_reg ; clk_div:comb_5|clock_1Khz_reg ; 1.000        ; 0.000      ; 1.117      ;
; -0.028 ; clk_div:comb_5|count_100hz[2]  ; clk_div:comb_5|clock_100hz_int ; clk_div:comb_5|clock_1Khz_reg ; clk_div:comb_5|clock_1Khz_reg ; 1.000        ; 0.000      ; 1.064      ;
; 0.002  ; clk_div:comb_5|count_100hz[2]  ; clk_div:comb_5|count_100hz[0]  ; clk_div:comb_5|clock_1Khz_reg ; clk_div:comb_5|clock_1Khz_reg ; 1.000        ; 0.000      ; 1.034      ;
; 0.227  ; clk_div:comb_5|count_100hz[0]  ; clk_div:comb_5|count_100hz[1]  ; clk_div:comb_5|clock_1Khz_reg ; clk_div:comb_5|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.809      ;
; 0.227  ; clk_div:comb_5|count_100hz[1]  ; clk_div:comb_5|clock_100hz_int ; clk_div:comb_5|clock_1Khz_reg ; clk_div:comb_5|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.809      ;
; 0.227  ; clk_div:comb_5|count_100hz[1]  ; clk_div:comb_5|count_100hz[2]  ; clk_div:comb_5|clock_1Khz_reg ; clk_div:comb_5|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.809      ;
; 0.228  ; clk_div:comb_5|count_100hz[1]  ; clk_div:comb_5|count_100hz[0]  ; clk_div:comb_5|clock_1Khz_reg ; clk_div:comb_5|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.808      ;
; 0.379  ; clk_div:comb_5|clock_100hz_int ; clk_div:comb_5|clock_100hz_int ; clk_div:comb_5|clock_1Khz_reg ; clk_div:comb_5|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_5|count_100hz[2]  ; clk_div:comb_5|count_100hz[2]  ; clk_div:comb_5|clock_1Khz_reg ; clk_div:comb_5|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_5|count_100hz[0]  ; clk_div:comb_5|count_100hz[0]  ; clk_div:comb_5|clock_1Khz_reg ; clk_div:comb_5|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_5|count_100hz[1]  ; clk_div:comb_5|count_100hz[1]  ; clk_div:comb_5|clock_1Khz_reg ; clk_div:comb_5|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+--------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:comb_5|clock_10Khz_reg'                                                                                                                                ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.072 ; clk_div:comb_5|count_1Khz[1]  ; clk_div:comb_5|clock_1Khz_int ; clk_div:comb_5|clock_10Khz_reg ; clk_div:comb_5|clock_10Khz_reg ; 1.000        ; 0.000      ; 1.108      ;
; -0.037 ; clk_div:comb_5|count_1Khz[0]  ; clk_div:comb_5|count_1Khz[2]  ; clk_div:comb_5|clock_10Khz_reg ; clk_div:comb_5|clock_10Khz_reg ; 1.000        ; 0.000      ; 1.073      ;
; -0.027 ; clk_div:comb_5|count_1Khz[2]  ; clk_div:comb_5|clock_1Khz_int ; clk_div:comb_5|clock_10Khz_reg ; clk_div:comb_5|clock_10Khz_reg ; 1.000        ; 0.000      ; 1.063      ;
; 0.001  ; clk_div:comb_5|count_1Khz[2]  ; clk_div:comb_5|count_1Khz[0]  ; clk_div:comb_5|clock_10Khz_reg ; clk_div:comb_5|clock_10Khz_reg ; 1.000        ; 0.000      ; 1.035      ;
; 0.235  ; clk_div:comb_5|count_1Khz[1]  ; clk_div:comb_5|count_1Khz[0]  ; clk_div:comb_5|clock_10Khz_reg ; clk_div:comb_5|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.801      ;
; 0.236  ; clk_div:comb_5|count_1Khz[0]  ; clk_div:comb_5|clock_1Khz_int ; clk_div:comb_5|clock_10Khz_reg ; clk_div:comb_5|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.800      ;
; 0.236  ; clk_div:comb_5|count_1Khz[1]  ; clk_div:comb_5|count_1Khz[2]  ; clk_div:comb_5|clock_10Khz_reg ; clk_div:comb_5|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.800      ;
; 0.237  ; clk_div:comb_5|count_1Khz[0]  ; clk_div:comb_5|count_1Khz[1]  ; clk_div:comb_5|clock_10Khz_reg ; clk_div:comb_5|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.799      ;
; 0.379  ; clk_div:comb_5|clock_1Khz_int ; clk_div:comb_5|clock_1Khz_int ; clk_div:comb_5|clock_10Khz_reg ; clk_div:comb_5|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_5|count_1Khz[2]  ; clk_div:comb_5|count_1Khz[2]  ; clk_div:comb_5|clock_10Khz_reg ; clk_div:comb_5|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_5|count_1Khz[0]  ; clk_div:comb_5|count_1Khz[0]  ; clk_div:comb_5|clock_10Khz_reg ; clk_div:comb_5|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_5|count_1Khz[1]  ; clk_div:comb_5|count_1Khz[1]  ; clk_div:comb_5|clock_10Khz_reg ; clk_div:comb_5|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:comb_5|clock_10Hz_reg'                                                                                                                             ;
+--------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -0.070 ; clk_div:comb_5|count_1hz[1]  ; clk_div:comb_5|clock_1Hz_int ; clk_div:comb_5|clock_10Hz_reg ; clk_div:comb_5|clock_10Hz_reg ; 1.000        ; 0.000      ; 1.106      ;
; -0.069 ; clk_div:comb_5|count_1hz[1]  ; clk_div:comb_5|count_1hz[2]  ; clk_div:comb_5|clock_10Hz_reg ; clk_div:comb_5|clock_10Hz_reg ; 1.000        ; 0.000      ; 1.105      ;
; -0.044 ; clk_div:comb_5|count_1hz[0]  ; clk_div:comb_5|clock_1Hz_int ; clk_div:comb_5|clock_10Hz_reg ; clk_div:comb_5|clock_10Hz_reg ; 1.000        ; 0.000      ; 1.080      ;
; -0.008 ; clk_div:comb_5|count_1hz[2]  ; clk_div:comb_5|count_1hz[0]  ; clk_div:comb_5|clock_10Hz_reg ; clk_div:comb_5|clock_10Hz_reg ; 1.000        ; 0.000      ; 1.044      ;
; 0.231  ; clk_div:comb_5|count_1hz[0]  ; clk_div:comb_5|count_1hz[2]  ; clk_div:comb_5|clock_10Hz_reg ; clk_div:comb_5|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.805      ;
; 0.232  ; clk_div:comb_5|count_1hz[0]  ; clk_div:comb_5|count_1hz[1]  ; clk_div:comb_5|clock_10Hz_reg ; clk_div:comb_5|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.804      ;
; 0.235  ; clk_div:comb_5|count_1hz[2]  ; clk_div:comb_5|clock_1Hz_int ; clk_div:comb_5|clock_10Hz_reg ; clk_div:comb_5|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.801      ;
; 0.239  ; clk_div:comb_5|count_1hz[1]  ; clk_div:comb_5|count_1hz[0]  ; clk_div:comb_5|clock_10Hz_reg ; clk_div:comb_5|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.797      ;
; 0.379  ; clk_div:comb_5|clock_1Hz_int ; clk_div:comb_5|clock_1Hz_int ; clk_div:comb_5|clock_10Hz_reg ; clk_div:comb_5|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_5|count_1hz[2]  ; clk_div:comb_5|count_1hz[2]  ; clk_div:comb_5|clock_10Hz_reg ; clk_div:comb_5|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_5|count_1hz[0]  ; clk_div:comb_5|count_1hz[0]  ; clk_div:comb_5|clock_10Hz_reg ; clk_div:comb_5|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_5|count_1hz[1]  ; clk_div:comb_5|count_1hz[1]  ; clk_div:comb_5|clock_10Hz_reg ; clk_div:comb_5|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:comb_5|clock_100hz_reg'                                                                                                                                ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.069 ; clk_div:comb_5|count_10hz[0]  ; clk_div:comb_5|count_10hz[2]  ; clk_div:comb_5|clock_100hz_reg ; clk_div:comb_5|clock_100hz_reg ; 1.000        ; 0.000      ; 1.105      ;
; -0.068 ; clk_div:comb_5|count_10hz[0]  ; clk_div:comb_5|clock_10Hz_int ; clk_div:comb_5|clock_100hz_reg ; clk_div:comb_5|clock_100hz_reg ; 1.000        ; 0.000      ; 1.104      ;
; -0.043 ; clk_div:comb_5|count_10hz[1]  ; clk_div:comb_5|clock_10Hz_int ; clk_div:comb_5|clock_100hz_reg ; clk_div:comb_5|clock_100hz_reg ; 1.000        ; 0.000      ; 1.079      ;
; -0.008 ; clk_div:comb_5|count_10hz[2]  ; clk_div:comb_5|count_10hz[0]  ; clk_div:comb_5|clock_100hz_reg ; clk_div:comb_5|clock_100hz_reg ; 1.000        ; 0.000      ; 1.044      ;
; 0.066  ; clk_div:comb_5|count_10hz[0]  ; clk_div:comb_5|count_10hz[1]  ; clk_div:comb_5|clock_100hz_reg ; clk_div:comb_5|clock_100hz_reg ; 1.000        ; 0.000      ; 0.970      ;
; 0.230  ; clk_div:comb_5|count_10hz[1]  ; clk_div:comb_5|count_10hz[0]  ; clk_div:comb_5|clock_100hz_reg ; clk_div:comb_5|clock_100hz_reg ; 1.000        ; 0.000      ; 0.806      ;
; 0.231  ; clk_div:comb_5|count_10hz[1]  ; clk_div:comb_5|count_10hz[2]  ; clk_div:comb_5|clock_100hz_reg ; clk_div:comb_5|clock_100hz_reg ; 1.000        ; 0.000      ; 0.805      ;
; 0.235  ; clk_div:comb_5|count_10hz[2]  ; clk_div:comb_5|clock_10Hz_int ; clk_div:comb_5|clock_100hz_reg ; clk_div:comb_5|clock_100hz_reg ; 1.000        ; 0.000      ; 0.801      ;
; 0.379  ; clk_div:comb_5|count_10hz[2]  ; clk_div:comb_5|count_10hz[2]  ; clk_div:comb_5|clock_100hz_reg ; clk_div:comb_5|clock_100hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_5|clock_10Hz_int ; clk_div:comb_5|clock_10Hz_int ; clk_div:comb_5|clock_100hz_reg ; clk_div:comb_5|clock_100hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_5|count_10hz[0]  ; clk_div:comb_5|count_10hz[0]  ; clk_div:comb_5|clock_100hz_reg ; clk_div:comb_5|clock_100hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_5|count_10hz[1]  ; clk_div:comb_5|count_10hz[1]  ; clk_div:comb_5|clock_100hz_reg ; clk_div:comb_5|clock_100hz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:comb_5|clock_1Mhz_reg'                                                                                                                                   ;
+--------+---------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -0.069 ; clk_div:comb_5|count_100Khz[1]  ; clk_div:comb_5|clock_100Khz_int ; clk_div:comb_5|clock_1Mhz_reg ; clk_div:comb_5|clock_1Mhz_reg ; 1.000        ; 0.000      ; 1.105      ;
; -0.068 ; clk_div:comb_5|count_100Khz[1]  ; clk_div:comb_5|count_100Khz[2]  ; clk_div:comb_5|clock_1Mhz_reg ; clk_div:comb_5|clock_1Mhz_reg ; 1.000        ; 0.000      ; 1.104      ;
; -0.037 ; clk_div:comb_5|count_100Khz[0]  ; clk_div:comb_5|clock_100Khz_int ; clk_div:comb_5|clock_1Mhz_reg ; clk_div:comb_5|clock_1Mhz_reg ; 1.000        ; 0.000      ; 1.073      ;
; 0.004  ; clk_div:comb_5|count_100Khz[2]  ; clk_div:comb_5|count_100Khz[0]  ; clk_div:comb_5|clock_1Mhz_reg ; clk_div:comb_5|clock_1Mhz_reg ; 1.000        ; 0.000      ; 1.032      ;
; 0.067  ; clk_div:comb_5|count_100Khz[1]  ; clk_div:comb_5|count_100Khz[0]  ; clk_div:comb_5|clock_1Mhz_reg ; clk_div:comb_5|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.969      ;
; 0.236  ; clk_div:comb_5|count_100Khz[0]  ; clk_div:comb_5|count_100Khz[1]  ; clk_div:comb_5|clock_1Mhz_reg ; clk_div:comb_5|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.800      ;
; 0.236  ; clk_div:comb_5|count_100Khz[0]  ; clk_div:comb_5|count_100Khz[2]  ; clk_div:comb_5|clock_1Mhz_reg ; clk_div:comb_5|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.800      ;
; 0.247  ; clk_div:comb_5|count_100Khz[2]  ; clk_div:comb_5|clock_100Khz_int ; clk_div:comb_5|clock_1Mhz_reg ; clk_div:comb_5|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.789      ;
; 0.379  ; clk_div:comb_5|clock_100Khz_int ; clk_div:comb_5|clock_100Khz_int ; clk_div:comb_5|clock_1Mhz_reg ; clk_div:comb_5|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_5|count_100Khz[2]  ; clk_div:comb_5|count_100Khz[2]  ; clk_div:comb_5|clock_1Mhz_reg ; clk_div:comb_5|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_5|count_100Khz[0]  ; clk_div:comb_5|count_100Khz[0]  ; clk_div:comb_5|clock_1Mhz_reg ; clk_div:comb_5|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_5|count_100Khz[1]  ; clk_div:comb_5|count_100Khz[1]  ; clk_div:comb_5|clock_1Mhz_reg ; clk_div:comb_5|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+---------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'KEY[1]'                                                                                                                                                                                                                                                                         ;
+--------+----------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                    ; To Node                                                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.212 ; KEY[1]                                                                                       ; ID_EX:comb_210|RD[4]                                                                                                ; KEY[1]       ; KEY[1]      ; 0.000        ; 6.128      ; 6.182      ;
; -0.197 ; KEY[1]                                                                                       ; ID_EX:comb_210|RD[2]                                                                                                ; KEY[1]       ; KEY[1]      ; 0.000        ; 6.128      ; 6.197      ;
; -0.182 ; KEY[1]                                                                                       ; ID_EX:comb_210|RD[3]                                                                                                ; KEY[1]       ; KEY[1]      ; 0.000        ; 6.129      ; 6.213      ;
; -0.180 ; KEY[1]                                                                                       ; ID_EX:comb_210|RD[0]                                                                                                ; KEY[1]       ; KEY[1]      ; 0.000        ; 6.128      ; 6.214      ;
; -0.096 ; KEY[1]                                                                                       ; ID_EX:comb_210|RD[1]                                                                                                ; KEY[1]       ; KEY[1]      ; 0.000        ; 6.128      ; 6.298      ;
; 0.288  ; KEY[1]                                                                                       ; ID_EX:comb_210|RD[4]                                                                                                ; KEY[1]       ; KEY[1]      ; -0.500       ; 6.128      ; 6.182      ;
; 0.303  ; KEY[1]                                                                                       ; ID_EX:comb_210|RD[2]                                                                                                ; KEY[1]       ; KEY[1]      ; -0.500       ; 6.128      ; 6.197      ;
; 0.318  ; KEY[1]                                                                                       ; ID_EX:comb_210|RD[3]                                                                                                ; KEY[1]       ; KEY[1]      ; -0.500       ; 6.129      ; 6.213      ;
; 0.320  ; KEY[1]                                                                                       ; ID_EX:comb_210|RD[0]                                                                                                ; KEY[1]       ; KEY[1]      ; -0.500       ; 6.128      ; 6.214      ;
; 0.404  ; KEY[1]                                                                                       ; ID_EX:comb_210|RD[1]                                                                                                ; KEY[1]       ; KEY[1]      ; -0.500       ; 6.128      ; 6.298      ;
; 0.516  ; ID_EX:comb_210|RD[3]                                                                         ; EX_MEM:comb_212|RD[3]                                                                                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.782      ;
; 0.519  ; ID_EX:comb_210|data_1[13]                                                                    ; EX_MEM:comb_212|data_1[13]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.785      ;
; 0.520  ; ID_EX:comb_210|data_1[24]                                                                    ; EX_MEM:comb_212|data_1[24]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.786      ;
; 0.522  ; ID_EX:comb_210|data_1[14]                                                                    ; EX_MEM:comb_212|data_1[14]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.788      ;
; 0.523  ; EX_MEM:comb_212|data_2[0]                                                                    ; MEM_WB:comb_214|data_2[0]                                                                                           ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.789      ;
; 0.523  ; ID_EX:comb_210|data_1[17]                                                                    ; EX_MEM:comb_212|data_1[17]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.789      ;
; 0.523  ; ID_EX:comb_210|data_1[10]                                                                    ; EX_MEM:comb_212|data_1[10]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.789      ;
; 0.526  ; ID_EX:comb_210|data_1[12]                                                                    ; EX_MEM:comb_212|data_1[12]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.792      ;
; 0.526  ; ID_EX:comb_210|data_1[29]                                                                    ; EX_MEM:comb_212|data_1[29]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.792      ;
; 0.526  ; ID_EX:comb_210|data_1[9]                                                                     ; EX_MEM:comb_212|data_1[9]                                                                                           ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.792      ;
; 0.526  ; ID_EX:comb_210|data_1[6]                                                                     ; EX_MEM:comb_212|data_1[6]                                                                                           ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.792      ;
; 0.527  ; ID_EX:comb_210|data_1[5]                                                                     ; EX_MEM:comb_212|data_1[5]                                                                                           ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.793      ;
; 0.531  ; CLK_CNT:comb_215|counter[15]                                                                 ; CLK_CNT:comb_215|counter[15]                                                                                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.797      ;
; 0.654  ; EX_MEM:comb_212|RD[4]                                                                        ; MEM_WB:comb_214|RD[4]                                                                                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.001      ; 0.921      ;
; 0.656  ; ID_EX:comb_210|RD[4]                                                                         ; EX_MEM:comb_212|RD[4]                                                                                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.922      ;
; 0.658  ; EX_MEM:comb_212|data_2[12]                                                                   ; MEM_WB:comb_214|data_2[12]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.924      ;
; 0.662  ; EX_MEM:comb_212|RD[0]                                                                        ; MEM_WB:comb_214|RD[0]                                                                                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.928      ;
; 0.663  ; EX_MEM:comb_212|RD[2]                                                                        ; MEM_WB:comb_214|RD[2]                                                                                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.929      ;
; 0.663  ; ID_EX:comb_210|data_1[8]                                                                     ; EX_MEM:comb_212|data_1[8]                                                                                           ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.929      ;
; 0.663  ; ID_EX:comb_210|data_1[25]                                                                    ; EX_MEM:comb_212|data_1[25]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.929      ;
; 0.664  ; ID_EX:comb_210|RD[1]                                                                         ; EX_MEM:comb_212|RD[1]                                                                                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.930      ;
; 0.669  ; MEM_WB:comb_214|data_2[2]                                                                    ; reg_file:comb_209|register[5][2]                                                                                    ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.935      ;
; 0.719  ; MEM_WB:comb_214|data_2[4]                                                                    ; reg_file:comb_209|register[16][4]                                                                                   ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.985      ;
; 0.724  ; EX_MEM:comb_212|data_2[9]                                                                    ; MEM_WB:comb_214|data_2[9]                                                                                           ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.990      ;
; 0.749  ; EX_MEM:comb_212|data_2[28]                                                                   ; MEM_WB:comb_214|data_2[28]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.029     ; 0.986      ;
; 0.755  ; EX_MEM:comb_212|data_2[27]                                                                   ; MEM_WB:comb_214|data_2[27]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.029     ; 0.992      ;
; 0.757  ; EX_MEM:comb_212|data_2[5]                                                                    ; MEM_WB:comb_214|data_2[5]                                                                                           ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.029     ; 0.994      ;
; 0.767  ; MEM_WB:comb_214|data_2[11]                                                                   ; reg_file:comb_209|register[10][11]                                                                                  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.033      ;
; 0.767  ; MEM_WB:comb_214|data_2[24]                                                                   ; reg_file:comb_209|register[15][24]                                                                                  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.033      ;
; 0.770  ; EX_MEM:comb_212|data_2[17]                                                                   ; MEM_WB:comb_214|data_2[17]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.029     ; 1.007      ;
; 0.775  ; EX_MEM:comb_212|data_2[20]                                                                   ; MEM_WB:comb_214|data_2[20]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.029     ; 1.012      ;
; 0.791  ; MEM_WB:comb_214|data_2[1]                                                                    ; reg_file:comb_209|register[15][1]                                                                                   ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.057      ;
; 0.795  ; CLK_CNT:comb_215|counter[0]                                                                  ; CLK_CNT:comb_215|counter[0]                                                                                         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.061      ;
; 0.805  ; CLK_CNT:comb_215|counter[1]                                                                  ; CLK_CNT:comb_215|counter[1]                                                                                         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.071      ;
; 0.806  ; CLK_CNT:comb_215|counter[2]                                                                  ; CLK_CNT:comb_215|counter[2]                                                                                         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; CLK_CNT:comb_215|counter[4]                                                                  ; CLK_CNT:comb_215|counter[4]                                                                                         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; CLK_CNT:comb_215|counter[7]                                                                  ; CLK_CNT:comb_215|counter[7]                                                                                         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; CLK_CNT:comb_215|counter[9]                                                                  ; CLK_CNT:comb_215|counter[9]                                                                                         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; CLK_CNT:comb_215|counter[11]                                                                 ; CLK_CNT:comb_215|counter[11]                                                                                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; CLK_CNT:comb_215|counter[13]                                                                 ; CLK_CNT:comb_215|counter[13]                                                                                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; CLK_CNT:comb_215|counter[14]                                                                 ; CLK_CNT:comb_215|counter[14]                                                                                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.072      ;
; 0.807  ; MEM_WB:comb_214|data_2[17]                                                                   ; reg_file:comb_209|register[21][17]                                                                                  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.073      ;
; 0.838  ; CLK_CNT:comb_215|counter[3]                                                                  ; CLK_CNT:comb_215|counter[3]                                                                                         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; CLK_CNT:comb_215|counter[8]                                                                  ; CLK_CNT:comb_215|counter[8]                                                                                         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; CLK_CNT:comb_215|counter[10]                                                                 ; CLK_CNT:comb_215|counter[10]                                                                                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; CLK_CNT:comb_215|counter[12]                                                                 ; CLK_CNT:comb_215|counter[12]                                                                                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.104      ;
; 0.839  ; CLK_CNT:comb_215|counter[5]                                                                  ; CLK_CNT:comb_215|counter[5]                                                                                         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.105      ;
; 0.839  ; CLK_CNT:comb_215|counter[6]                                                                  ; CLK_CNT:comb_215|counter[6]                                                                                         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.105      ;
; 0.841  ; MEM_WB:comb_214|data_2[2]                                                                    ; reg_file:comb_209|register[4][2]                                                                                    ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.107      ;
; 0.855  ; EX_MEM:comb_212|data_2[15]                                                                   ; MEM_WB:comb_214|data_2[15]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.029     ; 1.092      ;
; 0.862  ; EX_MEM:comb_212|data_2[8]                                                                    ; MEM_WB:comb_214|data_2[8]                                                                                           ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.128      ;
; 0.864  ; instr_memory:comb_205|altsyncram:altsyncram_component|altsyncram_dh81:auto_generated|q_a[27] ; data_select:comb_216|DATA[27]                                                                                       ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.040     ; 1.090      ;
; 0.866  ; instr_memory:comb_205|altsyncram:altsyncram_component|altsyncram_dh81:auto_generated|q_a[31] ; data_select:comb_216|DATA[31]                                                                                       ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.040     ; 1.092      ;
; 0.867  ; instr_memory:comb_205|altsyncram:altsyncram_component|altsyncram_dh81:auto_generated|q_a[12] ; data_select:comb_216|DATA[12]                                                                                       ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.040     ; 1.093      ;
; 0.869  ; instr_memory:comb_205|altsyncram:altsyncram_component|altsyncram_dh81:auto_generated|q_a[16] ; data_select:comb_216|DATA[16]                                                                                       ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.040     ; 1.095      ;
; 0.882  ; EX_MEM:comb_212|data_1[29]                                                                   ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a1~porta_datain_reg16 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.061      ; 1.177      ;
; 0.886  ; EX_MEM:comb_212|data_1[10]                                                                   ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a1~porta_datain_reg6  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.063      ; 1.183      ;
; 0.887  ; EX_MEM:comb_212|data_1[23]                                                                   ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg9  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.063      ; 1.184      ;
; 0.890  ; EX_MEM:comb_212|data_1[0]                                                                    ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg0  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.061      ; 1.185      ;
; 0.893  ; EX_MEM:comb_212|data_1[21]                                                                   ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a1~porta_datain_reg12 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.063      ; 1.190      ;
; 0.895  ; EX_MEM:comb_212|data_1[27]                                                                   ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg11 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.061      ; 1.190      ;
; 0.897  ; EX_MEM:comb_212|data_1[4]                                                                    ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg1  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.063      ; 1.194      ;
; 0.897  ; EX_MEM:comb_212|data_1[22]                                                                   ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a1~porta_datain_reg13 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.063      ; 1.194      ;
; 0.898  ; EX_MEM:comb_212|data_1[28]                                                                   ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg12 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.063      ; 1.195      ;
; 0.899  ; EX_MEM:comb_212|data_1[20]                                                                   ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg8  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.063      ; 1.196      ;
; 0.899  ; EX_MEM:comb_212|data_1[30]                                                                   ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a1~porta_datain_reg17 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.063      ; 1.196      ;
; 0.901  ; EX_MEM:comb_212|data_1[18]                                                                   ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a1~porta_datain_reg11 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.063      ; 1.198      ;
; 0.904  ; EX_MEM:comb_212|data_1[8]                                                                    ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg3  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.061      ; 1.199      ;
; 0.905  ; EX_MEM:comb_212|data_1[26]                                                                   ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a1~porta_datain_reg15 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.063      ; 1.202      ;
; 0.908  ; EX_MEM:comb_212|data_1[1]                                                                    ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a1~porta_datain_reg0  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.061      ; 1.203      ;
; 0.909  ; EX_MEM:comb_212|data_1[2]                                                                    ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a1~porta_datain_reg1  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.063      ; 1.206      ;
; 0.910  ; EX_MEM:comb_212|data_1[7]                                                                    ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg2  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.063      ; 1.207      ;
; 0.913  ; EX_MEM:comb_212|data_1[11]                                                                   ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg4  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.063      ; 1.210      ;
; 0.919  ; EX_MEM:comb_212|data_1[24]                                                                   ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg10 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.061      ; 1.214      ;
; 0.921  ; PC[7]                                                                                        ; PC[7]                                                                                                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.187      ;
; 0.927  ; EX_MEM:comb_212|data_1[3]                                                                    ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a1~porta_datain_reg2  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.063      ; 1.224      ;
; 0.933  ; ID_EX:comb_210|data_1[15]                                                                    ; EX_MEM:comb_212|data_1[15]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.001     ; 1.198      ;
; 0.941  ; ID_EX:comb_210|data_2[4]                                                                     ; EX_MEM:comb_212|data_2[4]                                                                                           ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.029      ; 1.236      ;
; 0.943  ; ID_EX:comb_210|data_2[9]                                                                     ; EX_MEM:comb_212|data_2[9]                                                                                           ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.029      ; 1.238      ;
; 0.945  ; MEM_WB:comb_214|data_2[4]                                                                    ; reg_file:comb_209|register[28][4]                                                                                   ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.211      ;
; 0.946  ; MEM_WB:comb_214|data_2[23]                                                                   ; reg_file:comb_209|register[18][23]                                                                                  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.010      ; 1.222      ;
; 0.960  ; MEM_WB:comb_214|data_2[4]                                                                    ; reg_file:comb_209|register[2][4]                                                                                    ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.006      ; 1.232      ;
; 0.965  ; EX_MEM:comb_212|data_1[19]                                                                   ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg7  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.063      ; 1.262      ;
; 0.970  ; ID_EX:comb_210|data_2[5]                                                                     ; EX_MEM:comb_212|data_2[5]                                                                                           ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.029      ; 1.265      ;
; 0.971  ; ID_EX:comb_210|data_2[26]                                                                    ; EX_MEM:comb_212|data_2[26]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.237      ;
; 0.972  ; instr_memory:comb_205|altsyncram:altsyncram_component|altsyncram_dh81:auto_generated|q_a[20] ; IF_ID:comb_206|IF_ID[20]                                                                                            ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.036     ; 1.202      ;
; 0.973  ; ID_EX:comb_210|data_2[13]                                                                    ; EX_MEM:comb_212|data_2[13]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.029      ; 1.268      ;
; 0.973  ; ID_EX:comb_210|data_2[15]                                                                    ; EX_MEM:comb_212|data_2[15]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.029      ; 1.268      ;
; 0.975  ; ID_EX:comb_210|data_2[23]                                                                    ; EX_MEM:comb_212|data_2[23]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.029      ; 1.270      ;
; 0.976  ; ID_EX:comb_210|data_1[12]                                                                    ; EX_MEM:comb_212|data_2[12]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.242      ;
+--------+----------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                                                                                         ;
+--------+-------------------------------------------------+-------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                         ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+-------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -0.021 ; clk_div:comb_5|clock_1Khz_int                   ; clk_div:comb_5|clock_1Khz_reg                   ; clk_div:comb_5|clock_10Khz_reg  ; CLOCK_50    ; 0.000        ; 0.549      ; 0.794      ;
; 0.154  ; clk_div:comb_5|clock_100Khz_int                 ; clk_div:comb_5|clock_100Khz_reg                 ; clk_div:comb_5|clock_1Mhz_reg   ; CLOCK_50    ; 0.000        ; 0.373      ; 0.793      ;
; 0.158  ; clk_div:comb_5|clock_10Hz_int                   ; clk_div:comb_5|clock_10Hz_reg                   ; clk_div:comb_5|clock_100hz_reg  ; CLOCK_50    ; 0.000        ; 0.357      ; 0.781      ;
; 0.196  ; clk_div:comb_5|clock_100hz_int                  ; clk_div:comb_5|clock_100hz_reg                  ; clk_div:comb_5|clock_1Khz_reg   ; CLOCK_50    ; 0.000        ; 0.522      ; 0.984      ;
; 0.214  ; clk_div:comb_5|clock_1Hz_int                    ; clk_div:comb_5|clock_1Hz_reg                    ; clk_div:comb_5|clock_10Hz_reg   ; CLOCK_50    ; 0.000        ; 0.301      ; 0.781      ;
; 0.216  ; clk_div:comb_5|clock_10Khz_int                  ; clk_div:comb_5|clock_10Khz_reg                  ; clk_div:comb_5|clock_100Khz_reg ; CLOCK_50    ; 0.000        ; 0.481      ; 0.963      ;
; 0.381  ; clk_div:comb_5|clock_1Hz_reg                    ; clk_div:comb_5|clock_1Hz                        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.319      ; 0.966      ;
; 0.391  ; LCD_Display:comb_217|state.DROP_LCD_EN          ; LCD_Display:comb_217|state.DROP_LCD_EN          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_Display:comb_217|next_command.RESET2        ; LCD_Display:comb_217|next_command.RESET2        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_Display:comb_217|next_command.RESET3        ; LCD_Display:comb_217|next_command.RESET3        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_Display:comb_217|next_command.FUNC_SET      ; LCD_Display:comb_217|next_command.FUNC_SET      ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_Display:comb_217|next_command.DISPLAY_OFF   ; LCD_Display:comb_217|next_command.DISPLAY_OFF   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_Display:comb_217|next_command.DISPLAY_CLEAR ; LCD_Display:comb_217|next_command.DISPLAY_CLEAR ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_Display:comb_217|next_command.DISPLAY_ON    ; LCD_Display:comb_217|next_command.DISPLAY_ON    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_Display:comb_217|next_command.MODE_SET      ; LCD_Display:comb_217|next_command.MODE_SET      ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_Display:comb_217|next_command.RETURN_HOME   ; LCD_Display:comb_217|next_command.RETURN_HOME   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_Display:comb_217|next_command.Print_String  ; LCD_Display:comb_217|next_command.Print_String  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_Display:comb_217|DATA_BUS_VALUE[7]          ; LCD_Display:comb_217|DATA_BUS_VALUE[7]          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_Display:comb_217|LCD_RS                     ; LCD_Display:comb_217|LCD_RS                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_Display:comb_217|LCD_EN                     ; LCD_Display:comb_217|LCD_EN                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.519  ; clk_div:comb_5|clock_1Mhz_int                   ; clk_div:comb_5|clock_1Mhz_reg                   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.785      ;
; 0.520  ; LCD_Display:comb_217|next_command.FUNC_SET      ; LCD_Display:comb_217|state.FUNC_SET             ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.786      ;
; 0.520  ; LCD_Display:comb_217|next_command.DISPLAY_ON    ; LCD_Display:comb_217|state.DISPLAY_ON           ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.786      ;
; 0.532  ; LCD_Display:comb_217|next_command.DISPLAY_OFF   ; LCD_Display:comb_217|state.DISPLAY_OFF          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.798      ;
; 0.534  ; LCD_Display:comb_217|CLK_COUNT_400HZ[19]        ; LCD_Display:comb_217|CLK_COUNT_400HZ[19]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.800      ;
; 0.534  ; LCD_Display:comb_217|state.RESET2               ; LCD_Display:comb_217|next_command.RESET3        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.800      ;
; 0.535  ; LCD_Display:comb_217|state.DISPLAY_OFF          ; LCD_Display:comb_217|next_command.DISPLAY_CLEAR ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.801      ;
; 0.538  ; clk_div:comb_5|count_1Mhz[6]                    ; clk_div:comb_5|count_1Mhz[6]                    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.804      ;
; 0.539  ; LCD_Display:comb_217|state.RESET3               ; LCD_Display:comb_217|next_command.FUNC_SET      ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.540  ; LCD_Display:comb_217|state.RESET1               ; LCD_Display:comb_217|next_command.RESET2        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.806      ;
; 0.543  ; clk_div:comb_5|count_1Mhz[5]                    ; clk_div:comb_5|clock_1Mhz_int                   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.809      ;
; 0.653  ; LCD_Display:comb_217|next_command.RETURN_HOME   ; LCD_Display:comb_217|state.RETURN_HOME          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.919      ;
; 0.656  ; LCD_Display:comb_217|next_command.MODE_SET      ; LCD_Display:comb_217|state.MODE_SET             ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.922      ;
; 0.715  ; LCD_Display:comb_217|next_command.DISPLAY_CLEAR ; LCD_Display:comb_217|state.DISPLAY_CLEAR        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.001      ; 0.982      ;
; 0.755  ; LCD_Display:comb_217|state.DISPLAY_CLEAR        ; LCD_Display:comb_217|next_command.DISPLAY_ON    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; -0.001     ; 1.020      ;
; 0.773  ; LCD_Display:comb_217|next_command.RESET3        ; LCD_Display:comb_217|state.RESET3               ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.039      ;
; 0.788  ; LCD_Display:comb_217|CLK_COUNT_400HZ[1]         ; LCD_Display:comb_217|CLK_COUNT_400HZ[1]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.054      ;
; 0.791  ; LCD_Display:comb_217|next_command.RESET2        ; LCD_Display:comb_217|state.RESET2               ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.057      ;
; 0.797  ; LCD_Display:comb_217|CLK_COUNT_400HZ[10]        ; LCD_Display:comb_217|CLK_COUNT_400HZ[10]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.063      ;
; 0.797  ; LCD_Display:comb_217|next_command.Print_String  ; LCD_Display:comb_217|state.Print_String         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.063      ;
; 0.799  ; LCD_Display:comb_217|CLK_COUNT_400HZ[3]         ; LCD_Display:comb_217|CLK_COUNT_400HZ[3]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.065      ;
; 0.802  ; LCD_Display:comb_217|CLK_COUNT_400HZ[5]         ; LCD_Display:comb_217|CLK_COUNT_400HZ[5]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.068      ;
; 0.806  ; LCD_Display:comb_217|CLK_COUNT_400HZ[7]         ; LCD_Display:comb_217|CLK_COUNT_400HZ[7]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; LCD_Display:comb_217|state.FUNC_SET             ; LCD_Display:comb_217|next_command.DISPLAY_OFF   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.807  ; LCD_Display:comb_217|CLK_COUNT_400HZ[11]        ; LCD_Display:comb_217|CLK_COUNT_400HZ[11]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.073      ;
; 0.808  ; LCD_Display:comb_217|next_command.LINE2         ; LCD_Display:comb_217|state.LINE2                ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.074      ;
; 0.810  ; LCD_Display:comb_217|CLK_COUNT_400HZ[8]         ; LCD_Display:comb_217|CLK_COUNT_400HZ[8]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.076      ;
; 0.810  ; LCD_Display:comb_217|CLK_COUNT_400HZ[9]         ; LCD_Display:comb_217|CLK_COUNT_400HZ[9]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.076      ;
; 0.810  ; LCD_Display:comb_217|state.RETURN_HOME          ; LCD_Display:comb_217|DATA_BUS_VALUE[7]          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.076      ;
; 0.812  ; LCD_Display:comb_217|state.DROP_LCD_EN          ; LCD_Display:comb_217|DATA_BUS_VALUE[7]          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.078      ;
; 0.813  ; LCD_Display:comb_217|CLK_COUNT_400HZ[12]        ; LCD_Display:comb_217|CLK_COUNT_400HZ[12]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.079      ;
; 0.814  ; LCD_Display:comb_217|CLK_COUNT_400HZ[14]        ; LCD_Display:comb_217|CLK_COUNT_400HZ[14]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.080      ;
; 0.814  ; LCD_Display:comb_217|CLK_COUNT_400HZ[17]        ; LCD_Display:comb_217|CLK_COUNT_400HZ[17]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.080      ;
; 0.815  ; clk_div:comb_5|count_1Mhz[3]                    ; clk_div:comb_5|count_1Mhz[3]                    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.081      ;
; 0.816  ; clk_div:comb_5|count_1Mhz[5]                    ; clk_div:comb_5|count_1Mhz[5]                    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.082      ;
; 0.816  ; clk_div:comb_5|count_1Mhz[6]                    ; clk_div:comb_5|clock_1Mhz_int                   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.082      ;
; 0.818  ; clk_div:comb_5|count_1Mhz[1]                    ; clk_div:comb_5|count_1Mhz[1]                    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.084      ;
; 0.821  ; LCD_Display:comb_217|CLK_COUNT_400HZ[0]         ; LCD_Display:comb_217|CLK_COUNT_400HZ[0]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.087      ;
; 0.823  ; LCD_Display:comb_217|state.HOLD                 ; LCD_Display:comb_217|state.RESET2               ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.002      ; 1.091      ;
; 0.824  ; LCD_Display:comb_217|state.HOLD                 ; LCD_Display:comb_217|state.RESET3               ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.002      ; 1.092      ;
; 0.834  ; LCD_Display:comb_217|CLK_COUNT_400HZ[2]         ; LCD_Display:comb_217|CLK_COUNT_400HZ[2]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.100      ;
; 0.834  ; LCD_Display:comb_217|CLK_COUNT_400HZ[18]        ; LCD_Display:comb_217|CLK_COUNT_400HZ[18]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.100      ;
; 0.835  ; LCD_Display:comb_217|CLK_COUNT_400HZ[4]         ; LCD_Display:comb_217|CLK_COUNT_400HZ[4]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.101      ;
; 0.838  ; LCD_Display:comb_217|CLK_COUNT_400HZ[6]         ; LCD_Display:comb_217|CLK_COUNT_400HZ[6]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.104      ;
; 0.842  ; LCD_Display:comb_217|state.LINE2                ; LCD_Display:comb_217|DATA_BUS_VALUE[7]          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.108      ;
; 0.843  ; LCD_Display:comb_217|CHAR_COUNT[3]              ; LCD_Display:comb_217|CHAR_COUNT[3]              ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.109      ;
; 0.845  ; LCD_Display:comb_217|CLK_COUNT_400HZ[13]        ; LCD_Display:comb_217|CLK_COUNT_400HZ[13]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.111      ;
; 0.845  ; LCD_Display:comb_217|CLK_COUNT_400HZ[15]        ; LCD_Display:comb_217|CLK_COUNT_400HZ[15]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.111      ;
; 0.846  ; LCD_Display:comb_217|CLK_COUNT_400HZ[16]        ; LCD_Display:comb_217|CLK_COUNT_400HZ[16]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.112      ;
; 0.853  ; LCD_Display:comb_217|CHAR_COUNT[1]              ; LCD_Display:comb_217|CHAR_COUNT[1]              ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.119      ;
; 0.858  ; clk_div:comb_5|count_1Mhz[0]                    ; clk_div:comb_5|count_1Mhz[0]                    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.124      ;
; 0.859  ; clk_div:comb_5|count_1Mhz[2]                    ; clk_div:comb_5|count_1Mhz[2]                    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.125      ;
; 0.861  ; clk_div:comb_5|count_1Mhz[4]                    ; clk_div:comb_5|count_1Mhz[4]                    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.127      ;
; 0.867  ; clk_div:comb_5|count_1Mhz[4]                    ; clk_div:comb_5|clock_1Mhz_int                   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.133      ;
; 0.885  ; LCD_Display:comb_217|state.DROP_LCD_EN          ; LCD_Display:comb_217|state.HOLD                 ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.151      ;
; 0.891  ; LCD_Display:comb_217|CHAR_COUNT[0]              ; LCD_Display:comb_217|CHAR_COUNT[0]              ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.157      ;
; 0.891  ; LCD_Display:comb_217|CHAR_COUNT[2]              ; LCD_Display:comb_217|CHAR_COUNT[2]              ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.157      ;
; 0.892  ; LCD_Display:comb_217|CHAR_COUNT[4]              ; LCD_Display:comb_217|CHAR_COUNT[4]              ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.158      ;
; 0.915  ; LCD_Display:comb_217|state.HOLD                 ; LCD_Display:comb_217|state.LINE2                ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.181      ;
; 0.969  ; LCD_Display:comb_217|state.Print_String         ; LCD_Display:comb_217|next_command.RETURN_HOME   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.235      ;
; 0.970  ; LCD_Display:comb_217|state.Print_String         ; LCD_Display:comb_217|next_command.LINE2         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.236      ;
; 0.992  ; LCD_Display:comb_217|state.HOLD                 ; LCD_Display:comb_217|LCD_RS                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.003      ; 1.261      ;
; 0.996  ; LCD_Display:comb_217|state.DROP_LCD_EN          ; LCD_Display:comb_217|next_command.DISPLAY_OFF   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.002      ; 1.264      ;
; 0.999  ; LCD_Display:comb_217|CLK_400HZ_Enable           ; LCD_Display:comb_217|LCD_EN                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.001      ; 1.266      ;
; 1.017  ; LCD_Display:comb_217|state.HOLD                 ; LCD_Display:comb_217|state.DROP_LCD_EN          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.283      ;
; 1.034  ; LCD_Display:comb_217|state.HOLD                 ; LCD_Display:comb_217|LCD_EN                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.300      ;
; 1.035  ; LCD_Display:comb_217|state.DISPLAY_ON           ; LCD_Display:comb_217|next_command.MODE_SET      ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; -0.002     ; 1.299      ;
; 1.036  ; LCD_Display:comb_217|state.HOLD                 ; LCD_Display:comb_217|next_command.MODE_SET      ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.302      ;
; 1.044  ; LCD_Display:comb_217|state.DROP_LCD_EN          ; LCD_Display:comb_217|next_command.MODE_SET      ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.310      ;
; 1.054  ; LCD_Display:comb_217|state.HOLD                 ; LCD_Display:comb_217|state.MODE_SET             ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.320      ;
; 1.056  ; LCD_Display:comb_217|state.DROP_LCD_EN          ; LCD_Display:comb_217|next_command.RETURN_HOME   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.322      ;
; 1.056  ; LCD_Display:comb_217|state.DROP_LCD_EN          ; LCD_Display:comb_217|LCD_EN                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.322      ;
; 1.057  ; LCD_Display:comb_217|state.HOLD                 ; LCD_Display:comb_217|state.RETURN_HOME          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.323      ;
; 1.060  ; LCD_Display:comb_217|state.HOLD                 ; LCD_Display:comb_217|state.Print_String         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.326      ;
; 1.061  ; clk_div:comb_5|count_1Mhz[3]                    ; clk_div:comb_5|clock_1Mhz_int                   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.327      ;
; 1.085  ; LCD_Display:comb_217|state.DROP_LCD_EN          ; LCD_Display:comb_217|next_command.Print_String  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.351      ;
; 1.104  ; LCD_Display:comb_217|state.HOLD                 ; LCD_Display:comb_217|state.FUNC_SET             ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.002      ; 1.372      ;
; 1.106  ; LCD_Display:comb_217|state.HOLD                 ; LCD_Display:comb_217|state.DISPLAY_ON           ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.002      ; 1.374      ;
; 1.106  ; LCD_Display:comb_217|state.HOLD                 ; LCD_Display:comb_217|state.DISPLAY_CLEAR        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.003      ; 1.375      ;
; 1.107  ; LCD_Display:comb_217|state.HOLD                 ; LCD_Display:comb_217|state.DISPLAY_OFF          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.002      ; 1.375      ;
+--------+-------------------------------------------------+-------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:comb_5|clock_100Khz_reg'                                                                                                                                   ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:comb_5|count_10Khz[0]  ; clk_div:comb_5|count_10Khz[0]  ; clk_div:comb_5|clock_100Khz_reg ; clk_div:comb_5|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_5|count_10Khz[1]  ; clk_div:comb_5|count_10Khz[1]  ; clk_div:comb_5|clock_100Khz_reg ; clk_div:comb_5|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_5|count_10Khz[2]  ; clk_div:comb_5|count_10Khz[2]  ; clk_div:comb_5|clock_100Khz_reg ; clk_div:comb_5|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_5|clock_10Khz_int ; clk_div:comb_5|clock_10Khz_int ; clk_div:comb_5|clock_100Khz_reg ; clk_div:comb_5|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.546 ; clk_div:comb_5|count_10Khz[1]  ; clk_div:comb_5|count_10Khz[0]  ; clk_div:comb_5|clock_100Khz_reg ; clk_div:comb_5|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.812      ;
; 0.546 ; clk_div:comb_5|count_10Khz[2]  ; clk_div:comb_5|clock_10Khz_int ; clk_div:comb_5|clock_100Khz_reg ; clk_div:comb_5|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.812      ;
; 0.547 ; clk_div:comb_5|count_10Khz[1]  ; clk_div:comb_5|count_10Khz[2]  ; clk_div:comb_5|clock_100Khz_reg ; clk_div:comb_5|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.813      ;
; 0.551 ; clk_div:comb_5|count_10Khz[0]  ; clk_div:comb_5|count_10Khz[1]  ; clk_div:comb_5|clock_100Khz_reg ; clk_div:comb_5|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.817      ;
; 0.787 ; clk_div:comb_5|count_10Khz[2]  ; clk_div:comb_5|count_10Khz[0]  ; clk_div:comb_5|clock_100Khz_reg ; clk_div:comb_5|clock_100Khz_reg ; 0.000        ; 0.000      ; 1.053      ;
; 0.822 ; clk_div:comb_5|count_10Khz[1]  ; clk_div:comb_5|clock_10Khz_int ; clk_div:comb_5|clock_100Khz_reg ; clk_div:comb_5|clock_100Khz_reg ; 0.000        ; 0.000      ; 1.088      ;
; 0.825 ; clk_div:comb_5|count_10Khz[0]  ; clk_div:comb_5|count_10Khz[2]  ; clk_div:comb_5|clock_100Khz_reg ; clk_div:comb_5|clock_100Khz_reg ; 0.000        ; 0.000      ; 1.091      ;
; 1.009 ; clk_div:comb_5|count_10Khz[0]  ; clk_div:comb_5|clock_10Khz_int ; clk_div:comb_5|clock_100Khz_reg ; clk_div:comb_5|clock_100Khz_reg ; 0.000        ; 0.000      ; 1.275      ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:comb_5|clock_100hz_reg'                                                                                                                                ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:comb_5|count_10hz[0]  ; clk_div:comb_5|count_10hz[0]  ; clk_div:comb_5|clock_100hz_reg ; clk_div:comb_5|clock_100hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_5|count_10hz[1]  ; clk_div:comb_5|count_10hz[1]  ; clk_div:comb_5|clock_100hz_reg ; clk_div:comb_5|clock_100hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_5|count_10hz[2]  ; clk_div:comb_5|count_10hz[2]  ; clk_div:comb_5|clock_100hz_reg ; clk_div:comb_5|clock_100hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_5|clock_10Hz_int ; clk_div:comb_5|clock_10Hz_int ; clk_div:comb_5|clock_100hz_reg ; clk_div:comb_5|clock_100hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.535 ; clk_div:comb_5|count_10hz[2]  ; clk_div:comb_5|clock_10Hz_int ; clk_div:comb_5|clock_100hz_reg ; clk_div:comb_5|clock_100hz_reg ; 0.000        ; 0.000      ; 0.801      ;
; 0.539 ; clk_div:comb_5|count_10hz[1]  ; clk_div:comb_5|count_10hz[2]  ; clk_div:comb_5|clock_100hz_reg ; clk_div:comb_5|clock_100hz_reg ; 0.000        ; 0.000      ; 0.805      ;
; 0.540 ; clk_div:comb_5|count_10hz[1]  ; clk_div:comb_5|count_10hz[0]  ; clk_div:comb_5|clock_100hz_reg ; clk_div:comb_5|clock_100hz_reg ; 0.000        ; 0.000      ; 0.806      ;
; 0.704 ; clk_div:comb_5|count_10hz[0]  ; clk_div:comb_5|count_10hz[1]  ; clk_div:comb_5|clock_100hz_reg ; clk_div:comb_5|clock_100hz_reg ; 0.000        ; 0.000      ; 0.970      ;
; 0.778 ; clk_div:comb_5|count_10hz[2]  ; clk_div:comb_5|count_10hz[0]  ; clk_div:comb_5|clock_100hz_reg ; clk_div:comb_5|clock_100hz_reg ; 0.000        ; 0.000      ; 1.044      ;
; 0.813 ; clk_div:comb_5|count_10hz[1]  ; clk_div:comb_5|clock_10Hz_int ; clk_div:comb_5|clock_100hz_reg ; clk_div:comb_5|clock_100hz_reg ; 0.000        ; 0.000      ; 1.079      ;
; 0.838 ; clk_div:comb_5|count_10hz[0]  ; clk_div:comb_5|clock_10Hz_int ; clk_div:comb_5|clock_100hz_reg ; clk_div:comb_5|clock_100hz_reg ; 0.000        ; 0.000      ; 1.104      ;
; 0.839 ; clk_div:comb_5|count_10hz[0]  ; clk_div:comb_5|count_10hz[2]  ; clk_div:comb_5|clock_100hz_reg ; clk_div:comb_5|clock_100hz_reg ; 0.000        ; 0.000      ; 1.105      ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:comb_5|clock_10Hz_reg'                                                                                                                             ;
+-------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:comb_5|count_1hz[1]  ; clk_div:comb_5|count_1hz[1]  ; clk_div:comb_5|clock_10Hz_reg ; clk_div:comb_5|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_5|count_1hz[0]  ; clk_div:comb_5|count_1hz[0]  ; clk_div:comb_5|clock_10Hz_reg ; clk_div:comb_5|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_5|count_1hz[2]  ; clk_div:comb_5|count_1hz[2]  ; clk_div:comb_5|clock_10Hz_reg ; clk_div:comb_5|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_5|clock_1Hz_int ; clk_div:comb_5|clock_1Hz_int ; clk_div:comb_5|clock_10Hz_reg ; clk_div:comb_5|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.531 ; clk_div:comb_5|count_1hz[1]  ; clk_div:comb_5|count_1hz[0]  ; clk_div:comb_5|clock_10Hz_reg ; clk_div:comb_5|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.797      ;
; 0.535 ; clk_div:comb_5|count_1hz[2]  ; clk_div:comb_5|clock_1Hz_int ; clk_div:comb_5|clock_10Hz_reg ; clk_div:comb_5|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.801      ;
; 0.538 ; clk_div:comb_5|count_1hz[0]  ; clk_div:comb_5|count_1hz[1]  ; clk_div:comb_5|clock_10Hz_reg ; clk_div:comb_5|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.804      ;
; 0.539 ; clk_div:comb_5|count_1hz[0]  ; clk_div:comb_5|count_1hz[2]  ; clk_div:comb_5|clock_10Hz_reg ; clk_div:comb_5|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.805      ;
; 0.778 ; clk_div:comb_5|count_1hz[2]  ; clk_div:comb_5|count_1hz[0]  ; clk_div:comb_5|clock_10Hz_reg ; clk_div:comb_5|clock_10Hz_reg ; 0.000        ; 0.000      ; 1.044      ;
; 0.814 ; clk_div:comb_5|count_1hz[0]  ; clk_div:comb_5|clock_1Hz_int ; clk_div:comb_5|clock_10Hz_reg ; clk_div:comb_5|clock_10Hz_reg ; 0.000        ; 0.000      ; 1.080      ;
; 0.839 ; clk_div:comb_5|count_1hz[1]  ; clk_div:comb_5|count_1hz[2]  ; clk_div:comb_5|clock_10Hz_reg ; clk_div:comb_5|clock_10Hz_reg ; 0.000        ; 0.000      ; 1.105      ;
; 0.840 ; clk_div:comb_5|count_1hz[1]  ; clk_div:comb_5|clock_1Hz_int ; clk_div:comb_5|clock_10Hz_reg ; clk_div:comb_5|clock_10Hz_reg ; 0.000        ; 0.000      ; 1.106      ;
+-------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:comb_5|clock_10Khz_reg'                                                                                                                                ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:comb_5|count_1Khz[1]  ; clk_div:comb_5|count_1Khz[1]  ; clk_div:comb_5|clock_10Khz_reg ; clk_div:comb_5|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_5|count_1Khz[2]  ; clk_div:comb_5|count_1Khz[2]  ; clk_div:comb_5|clock_10Khz_reg ; clk_div:comb_5|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_5|count_1Khz[0]  ; clk_div:comb_5|count_1Khz[0]  ; clk_div:comb_5|clock_10Khz_reg ; clk_div:comb_5|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_5|clock_1Khz_int ; clk_div:comb_5|clock_1Khz_int ; clk_div:comb_5|clock_10Khz_reg ; clk_div:comb_5|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.533 ; clk_div:comb_5|count_1Khz[0]  ; clk_div:comb_5|count_1Khz[1]  ; clk_div:comb_5|clock_10Khz_reg ; clk_div:comb_5|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.799      ;
; 0.534 ; clk_div:comb_5|count_1Khz[1]  ; clk_div:comb_5|count_1Khz[2]  ; clk_div:comb_5|clock_10Khz_reg ; clk_div:comb_5|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.800      ;
; 0.534 ; clk_div:comb_5|count_1Khz[0]  ; clk_div:comb_5|clock_1Khz_int ; clk_div:comb_5|clock_10Khz_reg ; clk_div:comb_5|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.800      ;
; 0.535 ; clk_div:comb_5|count_1Khz[1]  ; clk_div:comb_5|count_1Khz[0]  ; clk_div:comb_5|clock_10Khz_reg ; clk_div:comb_5|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.801      ;
; 0.769 ; clk_div:comb_5|count_1Khz[2]  ; clk_div:comb_5|count_1Khz[0]  ; clk_div:comb_5|clock_10Khz_reg ; clk_div:comb_5|clock_10Khz_reg ; 0.000        ; 0.000      ; 1.035      ;
; 0.797 ; clk_div:comb_5|count_1Khz[2]  ; clk_div:comb_5|clock_1Khz_int ; clk_div:comb_5|clock_10Khz_reg ; clk_div:comb_5|clock_10Khz_reg ; 0.000        ; 0.000      ; 1.063      ;
; 0.807 ; clk_div:comb_5|count_1Khz[0]  ; clk_div:comb_5|count_1Khz[2]  ; clk_div:comb_5|clock_10Khz_reg ; clk_div:comb_5|clock_10Khz_reg ; 0.000        ; 0.000      ; 1.073      ;
; 0.842 ; clk_div:comb_5|count_1Khz[1]  ; clk_div:comb_5|clock_1Khz_int ; clk_div:comb_5|clock_10Khz_reg ; clk_div:comb_5|clock_10Khz_reg ; 0.000        ; 0.000      ; 1.108      ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:comb_5|clock_1Khz_reg'                                                                                                                                 ;
+-------+--------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:comb_5|count_100hz[2]  ; clk_div:comb_5|count_100hz[2]  ; clk_div:comb_5|clock_1Khz_reg ; clk_div:comb_5|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_5|count_100hz[0]  ; clk_div:comb_5|count_100hz[0]  ; clk_div:comb_5|clock_1Khz_reg ; clk_div:comb_5|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_5|count_100hz[1]  ; clk_div:comb_5|count_100hz[1]  ; clk_div:comb_5|clock_1Khz_reg ; clk_div:comb_5|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_5|clock_100hz_int ; clk_div:comb_5|clock_100hz_int ; clk_div:comb_5|clock_1Khz_reg ; clk_div:comb_5|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.542 ; clk_div:comb_5|count_100hz[1]  ; clk_div:comb_5|count_100hz[0]  ; clk_div:comb_5|clock_1Khz_reg ; clk_div:comb_5|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.808      ;
; 0.543 ; clk_div:comb_5|count_100hz[1]  ; clk_div:comb_5|count_100hz[2]  ; clk_div:comb_5|clock_1Khz_reg ; clk_div:comb_5|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.809      ;
; 0.543 ; clk_div:comb_5|count_100hz[0]  ; clk_div:comb_5|count_100hz[1]  ; clk_div:comb_5|clock_1Khz_reg ; clk_div:comb_5|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.809      ;
; 0.543 ; clk_div:comb_5|count_100hz[1]  ; clk_div:comb_5|clock_100hz_int ; clk_div:comb_5|clock_1Khz_reg ; clk_div:comb_5|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.809      ;
; 0.768 ; clk_div:comb_5|count_100hz[2]  ; clk_div:comb_5|count_100hz[0]  ; clk_div:comb_5|clock_1Khz_reg ; clk_div:comb_5|clock_1Khz_reg ; 0.000        ; 0.000      ; 1.034      ;
; 0.798 ; clk_div:comb_5|count_100hz[2]  ; clk_div:comb_5|clock_100hz_int ; clk_div:comb_5|clock_1Khz_reg ; clk_div:comb_5|clock_1Khz_reg ; 0.000        ; 0.000      ; 1.064      ;
; 0.851 ; clk_div:comb_5|count_100hz[0]  ; clk_div:comb_5|count_100hz[2]  ; clk_div:comb_5|clock_1Khz_reg ; clk_div:comb_5|clock_1Khz_reg ; 0.000        ; 0.000      ; 1.117      ;
; 0.852 ; clk_div:comb_5|count_100hz[0]  ; clk_div:comb_5|clock_100hz_int ; clk_div:comb_5|clock_1Khz_reg ; clk_div:comb_5|clock_1Khz_reg ; 0.000        ; 0.000      ; 1.118      ;
+-------+--------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:comb_5|clock_1Mhz_reg'                                                                                                                                   ;
+-------+---------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:comb_5|count_100Khz[1]  ; clk_div:comb_5|count_100Khz[1]  ; clk_div:comb_5|clock_1Mhz_reg ; clk_div:comb_5|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_5|count_100Khz[0]  ; clk_div:comb_5|count_100Khz[0]  ; clk_div:comb_5|clock_1Mhz_reg ; clk_div:comb_5|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_5|count_100Khz[2]  ; clk_div:comb_5|count_100Khz[2]  ; clk_div:comb_5|clock_1Mhz_reg ; clk_div:comb_5|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_5|clock_100Khz_int ; clk_div:comb_5|clock_100Khz_int ; clk_div:comb_5|clock_1Mhz_reg ; clk_div:comb_5|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.523 ; clk_div:comb_5|count_100Khz[2]  ; clk_div:comb_5|clock_100Khz_int ; clk_div:comb_5|clock_1Mhz_reg ; clk_div:comb_5|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.789      ;
; 0.534 ; clk_div:comb_5|count_100Khz[0]  ; clk_div:comb_5|count_100Khz[1]  ; clk_div:comb_5|clock_1Mhz_reg ; clk_div:comb_5|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.800      ;
; 0.534 ; clk_div:comb_5|count_100Khz[0]  ; clk_div:comb_5|count_100Khz[2]  ; clk_div:comb_5|clock_1Mhz_reg ; clk_div:comb_5|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.800      ;
; 0.703 ; clk_div:comb_5|count_100Khz[1]  ; clk_div:comb_5|count_100Khz[0]  ; clk_div:comb_5|clock_1Mhz_reg ; clk_div:comb_5|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.969      ;
; 0.766 ; clk_div:comb_5|count_100Khz[2]  ; clk_div:comb_5|count_100Khz[0]  ; clk_div:comb_5|clock_1Mhz_reg ; clk_div:comb_5|clock_1Mhz_reg ; 0.000        ; 0.000      ; 1.032      ;
; 0.807 ; clk_div:comb_5|count_100Khz[0]  ; clk_div:comb_5|clock_100Khz_int ; clk_div:comb_5|clock_1Mhz_reg ; clk_div:comb_5|clock_1Mhz_reg ; 0.000        ; 0.000      ; 1.073      ;
; 0.838 ; clk_div:comb_5|count_100Khz[1]  ; clk_div:comb_5|count_100Khz[2]  ; clk_div:comb_5|clock_1Mhz_reg ; clk_div:comb_5|clock_1Mhz_reg ; 0.000        ; 0.000      ; 1.104      ;
; 0.839 ; clk_div:comb_5|count_100Khz[1]  ; clk_div:comb_5|clock_100Khz_int ; clk_div:comb_5|clock_1Mhz_reg ; clk_div:comb_5|clock_1Mhz_reg ; 0.000        ; 0.000      ; 1.105      ;
+-------+---------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'KEY[1]'                                                                                                                                                              ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                              ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[0]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[0]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[10]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[10]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[11]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[11]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[12]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[12]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[13]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[13]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[14]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[14]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[15]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[15]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[16]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[16]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[17]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[17]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[18]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[18]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[19]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[19]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[1]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[1]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[20]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[20]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[21]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[21]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[22]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[22]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[23]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[23]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[24]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[24]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[25]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[25]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[26]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[26]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[27]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[27]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[28]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[28]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[29]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[29]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[2]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[2]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[30]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[30]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[31]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[31]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[3]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[3]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[4]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[4]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[5]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[5]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[6]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[6]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[7]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[7]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[8]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[8]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[9]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[9]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg8  ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                                          ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                          ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|CHAR_COUNT[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|CHAR_COUNT[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|CHAR_COUNT[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|CHAR_COUNT[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|CHAR_COUNT[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|CHAR_COUNT[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|CHAR_COUNT[3]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|CHAR_COUNT[3]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|CHAR_COUNT[4]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|CHAR_COUNT[4]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|CLK_400HZ_Enable           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|CLK_400HZ_Enable           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|CLK_COUNT_400HZ[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|CLK_COUNT_400HZ[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|CLK_COUNT_400HZ[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|CLK_COUNT_400HZ[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|CLK_COUNT_400HZ[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|CLK_COUNT_400HZ[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|CLK_COUNT_400HZ[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|CLK_COUNT_400HZ[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|CLK_COUNT_400HZ[13]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|CLK_COUNT_400HZ[13]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|CLK_COUNT_400HZ[14]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|CLK_COUNT_400HZ[14]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|CLK_COUNT_400HZ[15]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|CLK_COUNT_400HZ[15]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|CLK_COUNT_400HZ[16]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|CLK_COUNT_400HZ[16]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|CLK_COUNT_400HZ[17]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|CLK_COUNT_400HZ[17]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|CLK_COUNT_400HZ[18]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|CLK_COUNT_400HZ[18]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|CLK_COUNT_400HZ[19]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|CLK_COUNT_400HZ[19]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|CLK_COUNT_400HZ[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|CLK_COUNT_400HZ[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|CLK_COUNT_400HZ[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|CLK_COUNT_400HZ[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|CLK_COUNT_400HZ[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|CLK_COUNT_400HZ[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|CLK_COUNT_400HZ[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|CLK_COUNT_400HZ[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|CLK_COUNT_400HZ[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|CLK_COUNT_400HZ[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|CLK_COUNT_400HZ[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|CLK_COUNT_400HZ[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|CLK_COUNT_400HZ[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|CLK_COUNT_400HZ[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|CLK_COUNT_400HZ[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|CLK_COUNT_400HZ[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|CLK_COUNT_400HZ[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|CLK_COUNT_400HZ[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|DATA_BUS_VALUE[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|DATA_BUS_VALUE[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|DATA_BUS_VALUE[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|DATA_BUS_VALUE[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|DATA_BUS_VALUE[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|DATA_BUS_VALUE[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|DATA_BUS_VALUE[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|DATA_BUS_VALUE[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|DATA_BUS_VALUE[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|DATA_BUS_VALUE[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|DATA_BUS_VALUE[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|DATA_BUS_VALUE[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|DATA_BUS_VALUE[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|DATA_BUS_VALUE[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|DATA_BUS_VALUE[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|DATA_BUS_VALUE[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|LCD_EN                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|LCD_EN                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|LCD_RS                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|LCD_RS                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|next_command.DISPLAY_CLEAR ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|next_command.DISPLAY_CLEAR ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|next_command.DISPLAY_OFF   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|next_command.DISPLAY_OFF   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|next_command.DISPLAY_ON    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|next_command.DISPLAY_ON    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|next_command.FUNC_SET      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|next_command.FUNC_SET      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|next_command.LINE2         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|next_command.LINE2         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|next_command.MODE_SET      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|next_command.MODE_SET      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|next_command.Print_String  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|next_command.Print_String  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|next_command.RESET2        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|next_command.RESET2        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|next_command.RESET3        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|next_command.RESET3        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|next_command.RETURN_HOME   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|next_command.RETURN_HOME   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|state.DISPLAY_CLEAR        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|state.DISPLAY_CLEAR        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|state.DISPLAY_OFF          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|state.DISPLAY_OFF          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|state.DISPLAY_ON           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|state.DISPLAY_ON           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|state.DROP_LCD_EN          ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:comb_5|clock_100Khz_reg'                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_5|clock_100Khz_reg ; Rise       ; clk_div:comb_5|clock_10Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_5|clock_100Khz_reg ; Rise       ; clk_div:comb_5|clock_10Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_5|clock_100Khz_reg ; Rise       ; clk_div:comb_5|count_10Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_5|clock_100Khz_reg ; Rise       ; clk_div:comb_5|count_10Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_5|clock_100Khz_reg ; Rise       ; clk_div:comb_5|count_10Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_5|clock_100Khz_reg ; Rise       ; clk_div:comb_5|count_10Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_5|clock_100Khz_reg ; Rise       ; clk_div:comb_5|count_10Khz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_5|clock_100Khz_reg ; Rise       ; clk_div:comb_5|count_10Khz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_100Khz_reg ; Rise       ; comb_5|clock_100Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_100Khz_reg ; Rise       ; comb_5|clock_100Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_100Khz_reg ; Rise       ; comb_5|clock_100Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_100Khz_reg ; Rise       ; comb_5|clock_100Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_100Khz_reg ; Rise       ; comb_5|clock_100Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_100Khz_reg ; Rise       ; comb_5|clock_100Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_100Khz_reg ; Rise       ; comb_5|clock_10Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_100Khz_reg ; Rise       ; comb_5|clock_10Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_100Khz_reg ; Rise       ; comb_5|count_10Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_100Khz_reg ; Rise       ; comb_5|count_10Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_100Khz_reg ; Rise       ; comb_5|count_10Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_100Khz_reg ; Rise       ; comb_5|count_10Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_100Khz_reg ; Rise       ; comb_5|count_10Khz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_100Khz_reg ; Rise       ; comb_5|count_10Khz[2]|clk                ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:comb_5|clock_100hz_reg'                                                                                  ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_5|clock_100hz_reg ; Rise       ; clk_div:comb_5|clock_10Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_5|clock_100hz_reg ; Rise       ; clk_div:comb_5|clock_10Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_5|clock_100hz_reg ; Rise       ; clk_div:comb_5|count_10hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_5|clock_100hz_reg ; Rise       ; clk_div:comb_5|count_10hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_5|clock_100hz_reg ; Rise       ; clk_div:comb_5|count_10hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_5|clock_100hz_reg ; Rise       ; clk_div:comb_5|count_10hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_5|clock_100hz_reg ; Rise       ; clk_div:comb_5|count_10hz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_5|clock_100hz_reg ; Rise       ; clk_div:comb_5|count_10hz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_100hz_reg ; Rise       ; comb_5|clock_100hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_100hz_reg ; Rise       ; comb_5|clock_100hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_100hz_reg ; Rise       ; comb_5|clock_100hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_100hz_reg ; Rise       ; comb_5|clock_100hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_100hz_reg ; Rise       ; comb_5|clock_100hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_100hz_reg ; Rise       ; comb_5|clock_100hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_100hz_reg ; Rise       ; comb_5|clock_10Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_100hz_reg ; Rise       ; comb_5|clock_10Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_100hz_reg ; Rise       ; comb_5|count_10hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_100hz_reg ; Rise       ; comb_5|count_10hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_100hz_reg ; Rise       ; comb_5|count_10hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_100hz_reg ; Rise       ; comb_5|count_10hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_100hz_reg ; Rise       ; comb_5|count_10hz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_100hz_reg ; Rise       ; comb_5|count_10hz[2]|clk                ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:comb_5|clock_10Hz_reg'                                                                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_5|clock_10Hz_reg ; Rise       ; clk_div:comb_5|clock_1Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_5|clock_10Hz_reg ; Rise       ; clk_div:comb_5|clock_1Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_5|clock_10Hz_reg ; Rise       ; clk_div:comb_5|count_1hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_5|clock_10Hz_reg ; Rise       ; clk_div:comb_5|count_1hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_5|clock_10Hz_reg ; Rise       ; clk_div:comb_5|count_1hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_5|clock_10Hz_reg ; Rise       ; clk_div:comb_5|count_1hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_5|clock_10Hz_reg ; Rise       ; clk_div:comb_5|count_1hz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_5|clock_10Hz_reg ; Rise       ; clk_div:comb_5|count_1hz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_10Hz_reg ; Rise       ; comb_5|clock_10Hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_10Hz_reg ; Rise       ; comb_5|clock_10Hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_10Hz_reg ; Rise       ; comb_5|clock_10Hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_10Hz_reg ; Rise       ; comb_5|clock_10Hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_10Hz_reg ; Rise       ; comb_5|clock_10Hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_10Hz_reg ; Rise       ; comb_5|clock_10Hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_10Hz_reg ; Rise       ; comb_5|clock_1Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_10Hz_reg ; Rise       ; comb_5|clock_1Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_10Hz_reg ; Rise       ; comb_5|count_1hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_10Hz_reg ; Rise       ; comb_5|count_1hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_10Hz_reg ; Rise       ; comb_5|count_1hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_10Hz_reg ; Rise       ; comb_5|count_1hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_10Hz_reg ; Rise       ; comb_5|count_1hz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_10Hz_reg ; Rise       ; comb_5|count_1hz[2]|clk                ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:comb_5|clock_10Khz_reg'                                                                                  ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_5|clock_10Khz_reg ; Rise       ; clk_div:comb_5|clock_1Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_5|clock_10Khz_reg ; Rise       ; clk_div:comb_5|clock_1Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_5|clock_10Khz_reg ; Rise       ; clk_div:comb_5|count_1Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_5|clock_10Khz_reg ; Rise       ; clk_div:comb_5|count_1Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_5|clock_10Khz_reg ; Rise       ; clk_div:comb_5|count_1Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_5|clock_10Khz_reg ; Rise       ; clk_div:comb_5|count_1Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_5|clock_10Khz_reg ; Rise       ; clk_div:comb_5|count_1Khz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_5|clock_10Khz_reg ; Rise       ; clk_div:comb_5|count_1Khz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_10Khz_reg ; Rise       ; comb_5|clock_10Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_10Khz_reg ; Rise       ; comb_5|clock_10Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_10Khz_reg ; Rise       ; comb_5|clock_10Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_10Khz_reg ; Rise       ; comb_5|clock_10Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_10Khz_reg ; Rise       ; comb_5|clock_10Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_10Khz_reg ; Rise       ; comb_5|clock_10Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_10Khz_reg ; Rise       ; comb_5|clock_1Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_10Khz_reg ; Rise       ; comb_5|clock_1Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_10Khz_reg ; Rise       ; comb_5|count_1Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_10Khz_reg ; Rise       ; comb_5|count_1Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_10Khz_reg ; Rise       ; comb_5|count_1Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_10Khz_reg ; Rise       ; comb_5|count_1Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_10Khz_reg ; Rise       ; comb_5|count_1Khz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_10Khz_reg ; Rise       ; comb_5|count_1Khz[2]|clk                ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:comb_5|clock_1Khz_reg'                                                                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_5|clock_1Khz_reg ; Rise       ; clk_div:comb_5|clock_100hz_int         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_5|clock_1Khz_reg ; Rise       ; clk_div:comb_5|clock_100hz_int         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_5|clock_1Khz_reg ; Rise       ; clk_div:comb_5|count_100hz[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_5|clock_1Khz_reg ; Rise       ; clk_div:comb_5|count_100hz[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_5|clock_1Khz_reg ; Rise       ; clk_div:comb_5|count_100hz[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_5|clock_1Khz_reg ; Rise       ; clk_div:comb_5|count_100hz[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_5|clock_1Khz_reg ; Rise       ; clk_div:comb_5|count_100hz[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_5|clock_1Khz_reg ; Rise       ; clk_div:comb_5|count_100hz[2]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_1Khz_reg ; Rise       ; comb_5|clock_100hz_int|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_1Khz_reg ; Rise       ; comb_5|clock_100hz_int|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_1Khz_reg ; Rise       ; comb_5|clock_1Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_1Khz_reg ; Rise       ; comb_5|clock_1Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_1Khz_reg ; Rise       ; comb_5|clock_1Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_1Khz_reg ; Rise       ; comb_5|clock_1Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_1Khz_reg ; Rise       ; comb_5|clock_1Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_1Khz_reg ; Rise       ; comb_5|clock_1Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_1Khz_reg ; Rise       ; comb_5|count_100hz[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_1Khz_reg ; Rise       ; comb_5|count_100hz[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_1Khz_reg ; Rise       ; comb_5|count_100hz[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_1Khz_reg ; Rise       ; comb_5|count_100hz[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_1Khz_reg ; Rise       ; comb_5|count_100hz[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_1Khz_reg ; Rise       ; comb_5|count_100hz[2]|clk              ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:comb_5|clock_1Mhz_reg'                                                                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_5|clock_1Mhz_reg ; Rise       ; clk_div:comb_5|clock_100Khz_int        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_5|clock_1Mhz_reg ; Rise       ; clk_div:comb_5|clock_100Khz_int        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_5|clock_1Mhz_reg ; Rise       ; clk_div:comb_5|count_100Khz[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_5|clock_1Mhz_reg ; Rise       ; clk_div:comb_5|count_100Khz[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_5|clock_1Mhz_reg ; Rise       ; clk_div:comb_5|count_100Khz[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_5|clock_1Mhz_reg ; Rise       ; clk_div:comb_5|count_100Khz[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_5|clock_1Mhz_reg ; Rise       ; clk_div:comb_5|count_100Khz[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_5|clock_1Mhz_reg ; Rise       ; clk_div:comb_5|count_100Khz[2]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_1Mhz_reg ; Rise       ; comb_5|clock_100Khz_int|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_1Mhz_reg ; Rise       ; comb_5|clock_100Khz_int|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_1Mhz_reg ; Rise       ; comb_5|clock_1Mhz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_1Mhz_reg ; Rise       ; comb_5|clock_1Mhz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_1Mhz_reg ; Rise       ; comb_5|clock_1Mhz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_1Mhz_reg ; Rise       ; comb_5|clock_1Mhz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_1Mhz_reg ; Rise       ; comb_5|clock_1Mhz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_1Mhz_reg ; Rise       ; comb_5|clock_1Mhz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_1Mhz_reg ; Rise       ; comb_5|count_100Khz[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_1Mhz_reg ; Rise       ; comb_5|count_100Khz[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_1Mhz_reg ; Rise       ; comb_5|count_100Khz[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_1Mhz_reg ; Rise       ; comb_5|count_100Khz[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_1Mhz_reg ; Rise       ; comb_5|count_100Khz[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_1Mhz_reg ; Rise       ; comb_5|count_100Khz[2]|clk             ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; KEY[1]     ; 5.480  ; 5.480  ; Rise       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; 5.480  ; 5.480  ; Rise       ; KEY[1]          ;
;  KEY[1]   ; KEY[1]     ; 0.134  ; 0.134  ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 4.520  ; 4.520  ; Rise       ; KEY[1]          ;
;  SW[0]    ; KEY[1]     ; -2.514 ; -2.514 ; Rise       ; KEY[1]          ;
;  SW[1]    ; KEY[1]     ; -2.359 ; -2.359 ; Rise       ; KEY[1]          ;
;  SW[2]    ; KEY[1]     ; -1.375 ; -1.375 ; Rise       ; KEY[1]          ;
;  SW[3]    ; KEY[1]     ; -2.901 ; -2.901 ; Rise       ; KEY[1]          ;
;  SW[4]    ; KEY[1]     ; -2.300 ; -2.300 ; Rise       ; KEY[1]          ;
;  SW[5]    ; KEY[1]     ; -2.747 ; -2.747 ; Rise       ; KEY[1]          ;
;  SW[6]    ; KEY[1]     ; -2.735 ; -2.735 ; Rise       ; KEY[1]          ;
;  SW[7]    ; KEY[1]     ; -3.008 ; -3.008 ; Rise       ; KEY[1]          ;
;  SW[8]    ; KEY[1]     ; -3.329 ; -3.329 ; Rise       ; KEY[1]          ;
;  SW[9]    ; KEY[1]     ; -3.245 ; -3.245 ; Rise       ; KEY[1]          ;
;  SW[10]   ; KEY[1]     ; -3.365 ; -3.365 ; Rise       ; KEY[1]          ;
;  SW[11]   ; KEY[1]     ; -3.457 ; -3.457 ; Rise       ; KEY[1]          ;
;  SW[12]   ; KEY[1]     ; -3.506 ; -3.506 ; Rise       ; KEY[1]          ;
;  SW[13]   ; KEY[1]     ; 0.991  ; 0.991  ; Rise       ; KEY[1]          ;
;  SW[14]   ; KEY[1]     ; 0.977  ; 0.977  ; Rise       ; KEY[1]          ;
;  SW[15]   ; KEY[1]     ; 2.980  ; 2.980  ; Rise       ; KEY[1]          ;
;  SW[16]   ; KEY[1]     ; 2.836  ; 2.836  ; Rise       ; KEY[1]          ;
;  SW[17]   ; KEY[1]     ; 4.520  ; 4.520  ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 1.624  ; 1.624  ; Fall       ; KEY[1]          ;
;  SW[0]    ; KEY[1]     ; 1.597  ; 1.597  ; Fall       ; KEY[1]          ;
;  SW[1]    ; KEY[1]     ; 1.624  ; 1.624  ; Fall       ; KEY[1]          ;
;  SW[2]    ; KEY[1]     ; 1.553  ; 1.553  ; Fall       ; KEY[1]          ;
;  SW[3]    ; KEY[1]     ; 1.270  ; 1.270  ; Fall       ; KEY[1]          ;
;  SW[4]    ; KEY[1]     ; -2.069 ; -2.069 ; Fall       ; KEY[1]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; KEY[1]     ; 0.212  ; 0.212  ; Rise       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; -1.063 ; -1.063 ; Rise       ; KEY[1]          ;
;  KEY[1]   ; KEY[1]     ; 0.212  ; 0.212  ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 3.736  ; 3.736  ; Rise       ; KEY[1]          ;
;  SW[0]    ; KEY[1]     ; 2.744  ; 2.744  ; Rise       ; KEY[1]          ;
;  SW[1]    ; KEY[1]     ; 2.589  ; 2.589  ; Rise       ; KEY[1]          ;
;  SW[2]    ; KEY[1]     ; 1.605  ; 1.605  ; Rise       ; KEY[1]          ;
;  SW[3]    ; KEY[1]     ; 3.131  ; 3.131  ; Rise       ; KEY[1]          ;
;  SW[4]    ; KEY[1]     ; 2.530  ; 2.530  ; Rise       ; KEY[1]          ;
;  SW[5]    ; KEY[1]     ; 2.977  ; 2.977  ; Rise       ; KEY[1]          ;
;  SW[6]    ; KEY[1]     ; 2.965  ; 2.965  ; Rise       ; KEY[1]          ;
;  SW[7]    ; KEY[1]     ; 3.238  ; 3.238  ; Rise       ; KEY[1]          ;
;  SW[8]    ; KEY[1]     ; 3.559  ; 3.559  ; Rise       ; KEY[1]          ;
;  SW[9]    ; KEY[1]     ; 3.475  ; 3.475  ; Rise       ; KEY[1]          ;
;  SW[10]   ; KEY[1]     ; 3.595  ; 3.595  ; Rise       ; KEY[1]          ;
;  SW[11]   ; KEY[1]     ; 3.687  ; 3.687  ; Rise       ; KEY[1]          ;
;  SW[12]   ; KEY[1]     ; 3.736  ; 3.736  ; Rise       ; KEY[1]          ;
;  SW[13]   ; KEY[1]     ; -0.761 ; -0.761 ; Rise       ; KEY[1]          ;
;  SW[14]   ; KEY[1]     ; -0.747 ; -0.747 ; Rise       ; KEY[1]          ;
;  SW[15]   ; KEY[1]     ; -0.918 ; -0.918 ; Rise       ; KEY[1]          ;
;  SW[16]   ; KEY[1]     ; -0.821 ; -0.821 ; Rise       ; KEY[1]          ;
;  SW[17]   ; KEY[1]     ; -4.174 ; -4.174 ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 3.740  ; 3.740  ; Fall       ; KEY[1]          ;
;  SW[0]    ; KEY[1]     ; 3.363  ; 3.363  ; Fall       ; KEY[1]          ;
;  SW[1]    ; KEY[1]     ; 3.237  ; 3.237  ; Fall       ; KEY[1]          ;
;  SW[2]    ; KEY[1]     ; 3.308  ; 3.308  ; Fall       ; KEY[1]          ;
;  SW[3]    ; KEY[1]     ; 3.238  ; 3.238  ; Fall       ; KEY[1]          ;
;  SW[4]    ; KEY[1]     ; 3.740  ; 3.740  ; Fall       ; KEY[1]          ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; LCD_DATA[*]  ; CLOCK_50   ; 8.620  ; 8.620  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0] ; CLOCK_50   ; 8.058  ; 8.058  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1] ; CLOCK_50   ; 8.072  ; 8.072  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2] ; CLOCK_50   ; 8.620  ; 8.620  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3] ; CLOCK_50   ; 8.123  ; 8.123  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4] ; CLOCK_50   ; 7.785  ; 7.785  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5] ; CLOCK_50   ; 7.967  ; 7.967  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6] ; CLOCK_50   ; 7.789  ; 7.789  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7] ; CLOCK_50   ; 7.850  ; 7.850  ; Rise       ; CLOCK_50        ;
; LCD_EN       ; CLOCK_50   ; 7.731  ; 7.731  ; Rise       ; CLOCK_50        ;
; LCD_RS       ; CLOCK_50   ; 7.851  ; 7.851  ; Rise       ; CLOCK_50        ;
; HEX0[*]      ; KEY[1]     ; 12.806 ; 12.806 ; Rise       ; KEY[1]          ;
;  HEX0[0]     ; KEY[1]     ; 12.806 ; 12.806 ; Rise       ; KEY[1]          ;
;  HEX0[1]     ; KEY[1]     ; 12.775 ; 12.775 ; Rise       ; KEY[1]          ;
;  HEX0[2]     ; KEY[1]     ; 12.783 ; 12.783 ; Rise       ; KEY[1]          ;
;  HEX0[3]     ; KEY[1]     ; 12.556 ; 12.556 ; Rise       ; KEY[1]          ;
;  HEX0[4]     ; KEY[1]     ; 12.554 ; 12.554 ; Rise       ; KEY[1]          ;
;  HEX0[5]     ; KEY[1]     ; 12.528 ; 12.528 ; Rise       ; KEY[1]          ;
;  HEX0[6]     ; KEY[1]     ; 12.534 ; 12.534 ; Rise       ; KEY[1]          ;
; HEX1[*]      ; KEY[1]     ; 11.030 ; 11.030 ; Rise       ; KEY[1]          ;
;  HEX1[0]     ; KEY[1]     ; 10.923 ; 10.923 ; Rise       ; KEY[1]          ;
;  HEX1[1]     ; KEY[1]     ; 11.030 ; 11.030 ; Rise       ; KEY[1]          ;
;  HEX1[2]     ; KEY[1]     ; 10.594 ; 10.594 ; Rise       ; KEY[1]          ;
;  HEX1[3]     ; KEY[1]     ; 10.578 ; 10.578 ; Rise       ; KEY[1]          ;
;  HEX1[4]     ; KEY[1]     ; 10.640 ; 10.640 ; Rise       ; KEY[1]          ;
;  HEX1[5]     ; KEY[1]     ; 10.865 ; 10.865 ; Rise       ; KEY[1]          ;
;  HEX1[6]     ; KEY[1]     ; 10.892 ; 10.892 ; Rise       ; KEY[1]          ;
; HEX2[*]      ; KEY[1]     ; 11.229 ; 11.229 ; Rise       ; KEY[1]          ;
;  HEX2[0]     ; KEY[1]     ; 11.202 ; 11.202 ; Rise       ; KEY[1]          ;
;  HEX2[1]     ; KEY[1]     ; 10.885 ; 10.885 ; Rise       ; KEY[1]          ;
;  HEX2[2]     ; KEY[1]     ; 10.965 ; 10.965 ; Rise       ; KEY[1]          ;
;  HEX2[3]     ; KEY[1]     ; 10.927 ; 10.927 ; Rise       ; KEY[1]          ;
;  HEX2[4]     ; KEY[1]     ; 11.088 ; 11.088 ; Rise       ; KEY[1]          ;
;  HEX2[5]     ; KEY[1]     ; 11.229 ; 11.229 ; Rise       ; KEY[1]          ;
;  HEX2[6]     ; KEY[1]     ; 11.185 ; 11.185 ; Rise       ; KEY[1]          ;
; HEX3[*]      ; KEY[1]     ; 11.296 ; 11.296 ; Rise       ; KEY[1]          ;
;  HEX3[0]     ; KEY[1]     ; 11.195 ; 11.195 ; Rise       ; KEY[1]          ;
;  HEX3[1]     ; KEY[1]     ; 11.037 ; 11.037 ; Rise       ; KEY[1]          ;
;  HEX3[2]     ; KEY[1]     ; 11.077 ; 11.077 ; Rise       ; KEY[1]          ;
;  HEX3[3]     ; KEY[1]     ; 11.036 ; 11.036 ; Rise       ; KEY[1]          ;
;  HEX3[4]     ; KEY[1]     ; 11.080 ; 11.080 ; Rise       ; KEY[1]          ;
;  HEX3[5]     ; KEY[1]     ; 11.257 ; 11.257 ; Rise       ; KEY[1]          ;
;  HEX3[6]     ; KEY[1]     ; 11.296 ; 11.296 ; Rise       ; KEY[1]          ;
; HEX4[*]      ; KEY[1]     ; 12.240 ; 12.240 ; Rise       ; KEY[1]          ;
;  HEX4[0]     ; KEY[1]     ; 11.906 ; 11.906 ; Rise       ; KEY[1]          ;
;  HEX4[1]     ; KEY[1]     ; 11.917 ; 11.917 ; Rise       ; KEY[1]          ;
;  HEX4[2]     ; KEY[1]     ; 11.917 ; 11.917 ; Rise       ; KEY[1]          ;
;  HEX4[3]     ; KEY[1]     ; 12.057 ; 12.057 ; Rise       ; KEY[1]          ;
;  HEX4[4]     ; KEY[1]     ; 12.077 ; 12.077 ; Rise       ; KEY[1]          ;
;  HEX4[6]     ; KEY[1]     ; 12.240 ; 12.240 ; Rise       ; KEY[1]          ;
; HEX5[*]      ; KEY[1]     ; 12.375 ; 12.375 ; Rise       ; KEY[1]          ;
;  HEX5[0]     ; KEY[1]     ; 12.375 ; 12.375 ; Rise       ; KEY[1]          ;
;  HEX5[1]     ; KEY[1]     ; 12.336 ; 12.336 ; Rise       ; KEY[1]          ;
;  HEX5[2]     ; KEY[1]     ; 12.012 ; 12.012 ; Rise       ; KEY[1]          ;
;  HEX5[3]     ; KEY[1]     ; 12.074 ; 12.074 ; Rise       ; KEY[1]          ;
;  HEX5[4]     ; KEY[1]     ; 12.048 ; 12.048 ; Rise       ; KEY[1]          ;
;  HEX5[5]     ; KEY[1]     ; 12.025 ; 12.025 ; Rise       ; KEY[1]          ;
;  HEX5[6]     ; KEY[1]     ; 12.067 ; 12.067 ; Rise       ; KEY[1]          ;
; HEX6[*]      ; KEY[1]     ; 12.751 ; 12.751 ; Rise       ; KEY[1]          ;
;  HEX6[0]     ; KEY[1]     ; 12.465 ; 12.465 ; Rise       ; KEY[1]          ;
;  HEX6[1]     ; KEY[1]     ; 11.964 ; 11.964 ; Rise       ; KEY[1]          ;
;  HEX6[2]     ; KEY[1]     ; 12.375 ; 12.375 ; Rise       ; KEY[1]          ;
;  HEX6[3]     ; KEY[1]     ; 12.008 ; 12.008 ; Rise       ; KEY[1]          ;
;  HEX6[4]     ; KEY[1]     ; 12.431 ; 12.431 ; Rise       ; KEY[1]          ;
;  HEX6[5]     ; KEY[1]     ; 12.003 ; 12.003 ; Rise       ; KEY[1]          ;
;  HEX6[6]     ; KEY[1]     ; 12.751 ; 12.751 ; Rise       ; KEY[1]          ;
; HEX7[*]      ; KEY[1]     ; 12.560 ; 12.560 ; Rise       ; KEY[1]          ;
;  HEX7[0]     ; KEY[1]     ; 12.550 ; 12.550 ; Rise       ; KEY[1]          ;
;  HEX7[1]     ; KEY[1]     ; 12.335 ; 12.335 ; Rise       ; KEY[1]          ;
;  HEX7[2]     ; KEY[1]     ; 12.088 ; 12.088 ; Rise       ; KEY[1]          ;
;  HEX7[3]     ; KEY[1]     ; 12.303 ; 12.303 ; Rise       ; KEY[1]          ;
;  HEX7[4]     ; KEY[1]     ; 12.348 ; 12.348 ; Rise       ; KEY[1]          ;
;  HEX7[5]     ; KEY[1]     ; 12.560 ; 12.560 ; Rise       ; KEY[1]          ;
;  HEX7[6]     ; KEY[1]     ; 12.020 ; 12.020 ; Rise       ; KEY[1]          ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; LCD_DATA[*]  ; CLOCK_50   ; 7.785  ; 7.785  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0] ; CLOCK_50   ; 8.058  ; 8.058  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1] ; CLOCK_50   ; 8.072  ; 8.072  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2] ; CLOCK_50   ; 8.620  ; 8.620  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3] ; CLOCK_50   ; 8.123  ; 8.123  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4] ; CLOCK_50   ; 7.785  ; 7.785  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5] ; CLOCK_50   ; 7.967  ; 7.967  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6] ; CLOCK_50   ; 7.789  ; 7.789  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7] ; CLOCK_50   ; 7.850  ; 7.850  ; Rise       ; CLOCK_50        ;
; LCD_EN       ; CLOCK_50   ; 7.731  ; 7.731  ; Rise       ; CLOCK_50        ;
; LCD_RS       ; CLOCK_50   ; 7.851  ; 7.851  ; Rise       ; CLOCK_50        ;
; HEX0[*]      ; KEY[1]     ; 12.154 ; 12.154 ; Rise       ; KEY[1]          ;
;  HEX0[0]     ; KEY[1]     ; 12.423 ; 12.423 ; Rise       ; KEY[1]          ;
;  HEX0[1]     ; KEY[1]     ; 12.385 ; 12.385 ; Rise       ; KEY[1]          ;
;  HEX0[2]     ; KEY[1]     ; 12.382 ; 12.382 ; Rise       ; KEY[1]          ;
;  HEX0[3]     ; KEY[1]     ; 12.171 ; 12.171 ; Rise       ; KEY[1]          ;
;  HEX0[4]     ; KEY[1]     ; 12.168 ; 12.168 ; Rise       ; KEY[1]          ;
;  HEX0[5]     ; KEY[1]     ; 12.154 ; 12.154 ; Rise       ; KEY[1]          ;
;  HEX0[6]     ; KEY[1]     ; 12.163 ; 12.163 ; Rise       ; KEY[1]          ;
; HEX1[*]      ; KEY[1]     ; 10.066 ; 10.066 ; Rise       ; KEY[1]          ;
;  HEX1[0]     ; KEY[1]     ; 10.415 ; 10.415 ; Rise       ; KEY[1]          ;
;  HEX1[1]     ; KEY[1]     ; 10.517 ; 10.517 ; Rise       ; KEY[1]          ;
;  HEX1[2]     ; KEY[1]     ; 10.109 ; 10.109 ; Rise       ; KEY[1]          ;
;  HEX1[3]     ; KEY[1]     ; 10.066 ; 10.066 ; Rise       ; KEY[1]          ;
;  HEX1[4]     ; KEY[1]     ; 10.129 ; 10.129 ; Rise       ; KEY[1]          ;
;  HEX1[5]     ; KEY[1]     ; 10.354 ; 10.354 ; Rise       ; KEY[1]          ;
;  HEX1[6]     ; KEY[1]     ; 10.380 ; 10.380 ; Rise       ; KEY[1]          ;
; HEX2[*]      ; KEY[1]     ; 10.409 ; 10.409 ; Rise       ; KEY[1]          ;
;  HEX2[0]     ; KEY[1]     ; 10.758 ; 10.758 ; Rise       ; KEY[1]          ;
;  HEX2[1]     ; KEY[1]     ; 10.409 ; 10.409 ; Rise       ; KEY[1]          ;
;  HEX2[2]     ; KEY[1]     ; 10.490 ; 10.490 ; Rise       ; KEY[1]          ;
;  HEX2[3]     ; KEY[1]     ; 10.457 ; 10.457 ; Rise       ; KEY[1]          ;
;  HEX2[4]     ; KEY[1]     ; 10.647 ; 10.647 ; Rise       ; KEY[1]          ;
;  HEX2[5]     ; KEY[1]     ; 10.759 ; 10.759 ; Rise       ; KEY[1]          ;
;  HEX2[6]     ; KEY[1]     ; 10.710 ; 10.710 ; Rise       ; KEY[1]          ;
; HEX3[*]      ; KEY[1]     ; 10.443 ; 10.443 ; Rise       ; KEY[1]          ;
;  HEX3[0]     ; KEY[1]     ; 10.595 ; 10.595 ; Rise       ; KEY[1]          ;
;  HEX3[1]     ; KEY[1]     ; 10.443 ; 10.443 ; Rise       ; KEY[1]          ;
;  HEX3[2]     ; KEY[1]     ; 10.487 ; 10.487 ; Rise       ; KEY[1]          ;
;  HEX3[3]     ; KEY[1]     ; 10.444 ; 10.444 ; Rise       ; KEY[1]          ;
;  HEX3[4]     ; KEY[1]     ; 10.485 ; 10.485 ; Rise       ; KEY[1]          ;
;  HEX3[5]     ; KEY[1]     ; 10.692 ; 10.692 ; Rise       ; KEY[1]          ;
;  HEX3[6]     ; KEY[1]     ; 10.705 ; 10.705 ; Rise       ; KEY[1]          ;
; HEX4[*]      ; KEY[1]     ; 11.757 ; 11.757 ; Rise       ; KEY[1]          ;
;  HEX4[0]     ; KEY[1]     ; 11.757 ; 11.757 ; Rise       ; KEY[1]          ;
;  HEX4[1]     ; KEY[1]     ; 11.763 ; 11.763 ; Rise       ; KEY[1]          ;
;  HEX4[2]     ; KEY[1]     ; 11.763 ; 11.763 ; Rise       ; KEY[1]          ;
;  HEX4[3]     ; KEY[1]     ; 11.908 ; 11.908 ; Rise       ; KEY[1]          ;
;  HEX4[4]     ; KEY[1]     ; 11.928 ; 11.928 ; Rise       ; KEY[1]          ;
;  HEX4[6]     ; KEY[1]     ; 12.049 ; 12.049 ; Rise       ; KEY[1]          ;
; HEX5[*]      ; KEY[1]     ; 11.496 ; 11.496 ; Rise       ; KEY[1]          ;
;  HEX5[0]     ; KEY[1]     ; 11.825 ; 11.825 ; Rise       ; KEY[1]          ;
;  HEX5[1]     ; KEY[1]     ; 11.792 ; 11.792 ; Rise       ; KEY[1]          ;
;  HEX5[2]     ; KEY[1]     ; 11.496 ; 11.496 ; Rise       ; KEY[1]          ;
;  HEX5[3]     ; KEY[1]     ; 11.523 ; 11.523 ; Rise       ; KEY[1]          ;
;  HEX5[4]     ; KEY[1]     ; 11.509 ; 11.509 ; Rise       ; KEY[1]          ;
;  HEX5[5]     ; KEY[1]     ; 11.499 ; 11.499 ; Rise       ; KEY[1]          ;
;  HEX5[6]     ; KEY[1]     ; 11.515 ; 11.515 ; Rise       ; KEY[1]          ;
; HEX6[*]      ; KEY[1]     ; 11.374 ; 11.374 ; Rise       ; KEY[1]          ;
;  HEX6[0]     ; KEY[1]     ; 11.865 ; 11.865 ; Rise       ; KEY[1]          ;
;  HEX6[1]     ; KEY[1]     ; 11.374 ; 11.374 ; Rise       ; KEY[1]          ;
;  HEX6[2]     ; KEY[1]     ; 11.784 ; 11.784 ; Rise       ; KEY[1]          ;
;  HEX6[3]     ; KEY[1]     ; 11.416 ; 11.416 ; Rise       ; KEY[1]          ;
;  HEX6[4]     ; KEY[1]     ; 11.841 ; 11.841 ; Rise       ; KEY[1]          ;
;  HEX6[5]     ; KEY[1]     ; 11.399 ; 11.399 ; Rise       ; KEY[1]          ;
;  HEX6[6]     ; KEY[1]     ; 12.160 ; 12.160 ; Rise       ; KEY[1]          ;
; HEX7[*]      ; KEY[1]     ; 11.412 ; 11.412 ; Rise       ; KEY[1]          ;
;  HEX7[0]     ; KEY[1]     ; 12.129 ; 12.129 ; Rise       ; KEY[1]          ;
;  HEX7[1]     ; KEY[1]     ; 11.947 ; 11.947 ; Rise       ; KEY[1]          ;
;  HEX7[2]     ; KEY[1]     ; 11.699 ; 11.699 ; Rise       ; KEY[1]          ;
;  HEX7[3]     ; KEY[1]     ; 11.882 ; 11.882 ; Rise       ; KEY[1]          ;
;  HEX7[4]     ; KEY[1]     ; 11.919 ; 11.919 ; Rise       ; KEY[1]          ;
;  HEX7[5]     ; KEY[1]     ; 11.953 ; 11.953 ; Rise       ; KEY[1]          ;
;  HEX7[6]     ; KEY[1]     ; 11.412 ; 11.412 ; Rise       ; KEY[1]          ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------+
; Fast Model Setup Summary                                 ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; CLOCK_50                        ; -2.698 ; -36.692       ;
; KEY[1]                          ; -1.864 ; -1632.737     ;
; clk_div:comb_5|clock_100Khz_reg ; 0.432  ; 0.000         ;
; clk_div:comb_5|clock_1Khz_reg   ; 0.496  ; 0.000         ;
; clk_div:comb_5|clock_10Hz_reg   ; 0.504  ; 0.000         ;
; clk_div:comb_5|clock_10Khz_reg  ; 0.504  ; 0.000         ;
; clk_div:comb_5|clock_100hz_reg  ; 0.508  ; 0.000         ;
; clk_div:comb_5|clock_1Mhz_reg   ; 0.508  ; 0.000         ;
+---------------------------------+--------+---------------+


+----------------------------------------------------------+
; Fast Model Hold Summary                                  ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; KEY[1]                          ; -0.543 ; -2.595        ;
; CLOCK_50                        ; -0.088 ; -0.102        ;
; clk_div:comb_5|clock_100Khz_reg ; 0.215  ; 0.000         ;
; clk_div:comb_5|clock_100hz_reg  ; 0.215  ; 0.000         ;
; clk_div:comb_5|clock_10Hz_reg   ; 0.215  ; 0.000         ;
; clk_div:comb_5|clock_10Khz_reg  ; 0.215  ; 0.000         ;
; clk_div:comb_5|clock_1Khz_reg   ; 0.215  ; 0.000         ;
; clk_div:comb_5|clock_1Mhz_reg   ; 0.215  ; 0.000         ;
+---------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                   ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; KEY[1]                          ; -2.000 ; -1901.524     ;
; CLOCK_50                        ; -1.380 ; -76.380       ;
; clk_div:comb_5|clock_100Khz_reg ; -0.500 ; -4.000        ;
; clk_div:comb_5|clock_100hz_reg  ; -0.500 ; -4.000        ;
; clk_div:comb_5|clock_10Hz_reg   ; -0.500 ; -4.000        ;
; clk_div:comb_5|clock_10Khz_reg  ; -0.500 ; -4.000        ;
; clk_div:comb_5|clock_1Khz_reg   ; -0.500 ; -4.000        ;
; clk_div:comb_5|clock_1Mhz_reg   ; -0.500 ; -4.000        ;
+---------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                                          ;
+--------+-------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.698 ; data_select:comb_216|DATA[28] ; LCD_Display:comb_217|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.697     ; 2.033      ;
; -2.684 ; data_select:comb_216|DATA[13] ; LCD_Display:comb_217|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.694     ; 2.022      ;
; -2.681 ; data_select:comb_216|DATA[13] ; LCD_Display:comb_217|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.694     ; 2.019      ;
; -2.670 ; data_select:comb_216|DATA[9]  ; LCD_Display:comb_217|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.693     ; 2.009      ;
; -2.667 ; data_select:comb_216|DATA[9]  ; LCD_Display:comb_217|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.693     ; 2.006      ;
; -2.664 ; data_select:comb_216|DATA[28] ; LCD_Display:comb_217|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.697     ; 1.999      ;
; -2.664 ; data_select:comb_216|DATA[28] ; LCD_Display:comb_217|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.697     ; 1.999      ;
; -2.654 ; data_select:comb_216|DATA[15] ; LCD_Display:comb_217|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.696     ; 1.990      ;
; -2.652 ; data_select:comb_216|DATA[13] ; LCD_Display:comb_217|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.696     ; 1.988      ;
; -2.651 ; data_select:comb_216|DATA[13] ; LCD_Display:comb_217|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.696     ; 1.987      ;
; -2.651 ; data_select:comb_216|DATA[15] ; LCD_Display:comb_217|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.696     ; 1.987      ;
; -2.648 ; data_select:comb_216|DATA[15] ; LCD_Display:comb_217|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.696     ; 1.984      ;
; -2.646 ; data_select:comb_216|DATA[4]  ; LCD_Display:comb_217|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.697     ; 1.981      ;
; -2.638 ; data_select:comb_216|DATA[9]  ; LCD_Display:comb_217|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.695     ; 1.975      ;
; -2.637 ; data_select:comb_216|DATA[9]  ; LCD_Display:comb_217|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.695     ; 1.974      ;
; -2.634 ; data_select:comb_216|DATA[5]  ; LCD_Display:comb_217|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.694     ; 1.972      ;
; -2.631 ; data_select:comb_216|DATA[25] ; LCD_Display:comb_217|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.694     ; 1.969      ;
; -2.631 ; data_select:comb_216|DATA[5]  ; LCD_Display:comb_217|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.694     ; 1.969      ;
; -2.630 ; data_select:comb_216|DATA[16] ; LCD_Display:comb_217|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.698     ; 1.964      ;
; -2.628 ; data_select:comb_216|DATA[24] ; LCD_Display:comb_217|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.697     ; 1.963      ;
; -2.628 ; data_select:comb_216|DATA[25] ; LCD_Display:comb_217|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.694     ; 1.966      ;
; -2.619 ; data_select:comb_216|DATA[15] ; LCD_Display:comb_217|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.698     ; 1.953      ;
; -2.618 ; data_select:comb_216|DATA[15] ; LCD_Display:comb_217|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.698     ; 1.952      ;
; -2.612 ; data_select:comb_216|DATA[14] ; LCD_Display:comb_217|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.695     ; 1.949      ;
; -2.612 ; data_select:comb_216|DATA[4]  ; LCD_Display:comb_217|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.697     ; 1.947      ;
; -2.612 ; data_select:comb_216|DATA[4]  ; LCD_Display:comb_217|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.697     ; 1.947      ;
; -2.609 ; data_select:comb_216|DATA[14] ; LCD_Display:comb_217|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.695     ; 1.946      ;
; -2.606 ; data_select:comb_216|DATA[12] ; LCD_Display:comb_217|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.698     ; 1.940      ;
; -2.602 ; data_select:comb_216|DATA[5]  ; LCD_Display:comb_217|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.696     ; 1.938      ;
; -2.601 ; data_select:comb_216|DATA[5]  ; LCD_Display:comb_217|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.696     ; 1.937      ;
; -2.600 ; data_select:comb_216|DATA[10] ; LCD_Display:comb_217|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.695     ; 1.937      ;
; -2.599 ; data_select:comb_216|DATA[25] ; LCD_Display:comb_217|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.696     ; 1.935      ;
; -2.598 ; data_select:comb_216|DATA[25] ; LCD_Display:comb_217|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.696     ; 1.934      ;
; -2.598 ; data_select:comb_216|DATA[30] ; LCD_Display:comb_217|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.695     ; 1.935      ;
; -2.597 ; data_select:comb_216|DATA[10] ; LCD_Display:comb_217|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.695     ; 1.934      ;
; -2.596 ; data_select:comb_216|DATA[16] ; LCD_Display:comb_217|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.698     ; 1.930      ;
; -2.596 ; data_select:comb_216|DATA[16] ; LCD_Display:comb_217|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.698     ; 1.930      ;
; -2.595 ; data_select:comb_216|DATA[30] ; LCD_Display:comb_217|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.695     ; 1.932      ;
; -2.594 ; data_select:comb_216|DATA[24] ; LCD_Display:comb_217|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.697     ; 1.929      ;
; -2.594 ; data_select:comb_216|DATA[24] ; LCD_Display:comb_217|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.697     ; 1.929      ;
; -2.593 ; data_select:comb_216|DATA[11] ; LCD_Display:comb_217|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.696     ; 1.929      ;
; -2.590 ; data_select:comb_216|DATA[11] ; LCD_Display:comb_217|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.696     ; 1.926      ;
; -2.589 ; data_select:comb_216|DATA[1]  ; LCD_Display:comb_217|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.693     ; 1.928      ;
; -2.587 ; data_select:comb_216|DATA[11] ; LCD_Display:comb_217|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.696     ; 1.923      ;
; -2.586 ; data_select:comb_216|DATA[1]  ; LCD_Display:comb_217|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.693     ; 1.925      ;
; -2.586 ; data_select:comb_216|DATA[26] ; LCD_Display:comb_217|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.695     ; 1.923      ;
; -2.583 ; data_select:comb_216|DATA[15] ; LCD_Display:comb_217|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.698     ; 1.917      ;
; -2.583 ; data_select:comb_216|DATA[15] ; LCD_Display:comb_217|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.698     ; 1.917      ;
; -2.583 ; data_select:comb_216|DATA[26] ; LCD_Display:comb_217|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.695     ; 1.920      ;
; -2.581 ; data_select:comb_216|DATA[29] ; LCD_Display:comb_217|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.694     ; 1.919      ;
; -2.580 ; data_select:comb_216|DATA[14] ; LCD_Display:comb_217|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.697     ; 1.915      ;
; -2.579 ; data_select:comb_216|DATA[14] ; LCD_Display:comb_217|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.697     ; 1.914      ;
; -2.578 ; data_select:comb_216|DATA[29] ; LCD_Display:comb_217|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.694     ; 1.916      ;
; -2.578 ; data_select:comb_216|DATA[28] ; LCD_Display:comb_217|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.699     ; 1.911      ;
; -2.572 ; data_select:comb_216|DATA[12] ; LCD_Display:comb_217|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.698     ; 1.906      ;
; -2.572 ; data_select:comb_216|DATA[12] ; LCD_Display:comb_217|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.698     ; 1.906      ;
; -2.568 ; data_select:comb_216|DATA[7]  ; LCD_Display:comb_217|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.696     ; 1.904      ;
; -2.568 ; data_select:comb_216|DATA[10] ; LCD_Display:comb_217|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.697     ; 1.903      ;
; -2.567 ; data_select:comb_216|DATA[10] ; LCD_Display:comb_217|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.697     ; 1.902      ;
; -2.566 ; data_select:comb_216|DATA[8]  ; LCD_Display:comb_217|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.698     ; 1.900      ;
; -2.566 ; data_select:comb_216|DATA[30] ; LCD_Display:comb_217|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.697     ; 1.901      ;
; -2.565 ; data_select:comb_216|DATA[7]  ; LCD_Display:comb_217|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.696     ; 1.901      ;
; -2.565 ; data_select:comb_216|DATA[14] ; LCD_Display:comb_217|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.697     ; 1.900      ;
; -2.565 ; data_select:comb_216|DATA[14] ; LCD_Display:comb_217|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.697     ; 1.900      ;
; -2.565 ; data_select:comb_216|DATA[30] ; LCD_Display:comb_217|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.697     ; 1.900      ;
; -2.562 ; data_select:comb_216|DATA[7]  ; LCD_Display:comb_217|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.696     ; 1.898      ;
; -2.558 ; data_select:comb_216|DATA[11] ; LCD_Display:comb_217|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.698     ; 1.892      ;
; -2.557 ; data_select:comb_216|DATA[1]  ; LCD_Display:comb_217|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.695     ; 1.894      ;
; -2.557 ; data_select:comb_216|DATA[11] ; LCD_Display:comb_217|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.698     ; 1.891      ;
; -2.556 ; data_select:comb_216|DATA[1]  ; LCD_Display:comb_217|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.695     ; 1.893      ;
; -2.555 ; data_select:comb_216|DATA[20] ; LCD_Display:comb_217|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.698     ; 1.889      ;
; -2.554 ; data_select:comb_216|DATA[26] ; LCD_Display:comb_217|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.697     ; 1.889      ;
; -2.553 ; data_select:comb_216|DATA[10] ; LCD_Display:comb_217|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.697     ; 1.888      ;
; -2.553 ; data_select:comb_216|DATA[10] ; LCD_Display:comb_217|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.697     ; 1.888      ;
; -2.553 ; data_select:comb_216|DATA[26] ; LCD_Display:comb_217|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.697     ; 1.888      ;
; -2.551 ; data_select:comb_216|DATA[21] ; LCD_Display:comb_217|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.694     ; 1.889      ;
; -2.551 ; data_select:comb_216|DATA[30] ; LCD_Display:comb_217|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.697     ; 1.886      ;
; -2.551 ; data_select:comb_216|DATA[30] ; LCD_Display:comb_217|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.697     ; 1.886      ;
; -2.549 ; data_select:comb_216|DATA[17] ; LCD_Display:comb_217|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.694     ; 1.887      ;
; -2.549 ; data_select:comb_216|DATA[29] ; LCD_Display:comb_217|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.696     ; 1.885      ;
; -2.548 ; data_select:comb_216|DATA[21] ; LCD_Display:comb_217|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.694     ; 1.886      ;
; -2.548 ; data_select:comb_216|DATA[29] ; LCD_Display:comb_217|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.696     ; 1.884      ;
; -2.547 ; data_select:comb_216|DATA[23] ; LCD_Display:comb_217|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.696     ; 1.883      ;
; -2.546 ; data_select:comb_216|DATA[17] ; LCD_Display:comb_217|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.694     ; 1.884      ;
; -2.544 ; data_select:comb_216|DATA[23] ; LCD_Display:comb_217|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.696     ; 1.880      ;
; -2.541 ; data_select:comb_216|DATA[23] ; LCD_Display:comb_217|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.696     ; 1.877      ;
; -2.539 ; data_select:comb_216|DATA[26] ; LCD_Display:comb_217|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.697     ; 1.874      ;
; -2.539 ; data_select:comb_216|DATA[26] ; LCD_Display:comb_217|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.697     ; 1.874      ;
; -2.533 ; data_select:comb_216|DATA[7]  ; LCD_Display:comb_217|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.698     ; 1.867      ;
; -2.532 ; data_select:comb_216|DATA[7]  ; LCD_Display:comb_217|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.698     ; 1.866      ;
; -2.532 ; data_select:comb_216|DATA[8]  ; LCD_Display:comb_217|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.698     ; 1.866      ;
; -2.532 ; data_select:comb_216|DATA[8]  ; LCD_Display:comb_217|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.698     ; 1.866      ;
; -2.526 ; data_select:comb_216|DATA[4]  ; LCD_Display:comb_217|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.699     ; 1.859      ;
; -2.522 ; data_select:comb_216|DATA[11] ; LCD_Display:comb_217|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.698     ; 1.856      ;
; -2.522 ; data_select:comb_216|DATA[11] ; LCD_Display:comb_217|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.698     ; 1.856      ;
; -2.521 ; data_select:comb_216|DATA[20] ; LCD_Display:comb_217|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.698     ; 1.855      ;
; -2.521 ; data_select:comb_216|DATA[20] ; LCD_Display:comb_217|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.698     ; 1.855      ;
; -2.519 ; data_select:comb_216|DATA[21] ; LCD_Display:comb_217|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.696     ; 1.855      ;
; -2.518 ; data_select:comb_216|DATA[21] ; LCD_Display:comb_217|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.696     ; 1.854      ;
; -2.517 ; data_select:comb_216|DATA[17] ; LCD_Display:comb_217|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.696     ; 1.853      ;
+--------+-------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'KEY[1]'                                                                                                                ;
+--------+-----------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.864 ; MEM_WB:comb_214|RD[0] ; reg_file:comb_209|register[10][6]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.017     ; 2.879      ;
; -1.864 ; MEM_WB:comb_214|RD[0] ; reg_file:comb_209|register[10][11] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.017     ; 2.879      ;
; -1.864 ; MEM_WB:comb_214|RD[0] ; reg_file:comb_209|register[10][17] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.017     ; 2.879      ;
; -1.806 ; MEM_WB:comb_214|RD[0] ; reg_file:comb_209|register[18][18] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.005     ; 2.833      ;
; -1.763 ; MEM_WB:comb_214|RD[0] ; reg_file:comb_209|register[10][2]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.002     ; 2.793      ;
; -1.763 ; MEM_WB:comb_214|RD[0] ; reg_file:comb_209|register[10][4]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.002     ; 2.793      ;
; -1.763 ; MEM_WB:comb_214|RD[0] ; reg_file:comb_209|register[10][5]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.002     ; 2.793      ;
; -1.763 ; MEM_WB:comb_214|RD[0] ; reg_file:comb_209|register[10][8]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.015      ; 2.810      ;
; -1.763 ; MEM_WB:comb_214|RD[0] ; reg_file:comb_209|register[10][9]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.002     ; 2.793      ;
; -1.763 ; MEM_WB:comb_214|RD[0] ; reg_file:comb_209|register[10][12] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.002     ; 2.793      ;
; -1.746 ; MEM_WB:comb_214|RD[0] ; reg_file:comb_209|register[1][6]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.002     ; 2.776      ;
; -1.746 ; MEM_WB:comb_214|RD[0] ; reg_file:comb_209|register[1][18]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.002     ; 2.776      ;
; -1.746 ; MEM_WB:comb_214|RD[0] ; reg_file:comb_209|register[1][31]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.002     ; 2.776      ;
; -1.742 ; MEM_WB:comb_214|RD[0] ; reg_file:comb_209|register[19][3]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.011     ; 2.763      ;
; -1.742 ; MEM_WB:comb_214|RD[0] ; reg_file:comb_209|register[19][6]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.011     ; 2.763      ;
; -1.742 ; MEM_WB:comb_214|RD[0] ; reg_file:comb_209|register[19][15] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.011     ; 2.763      ;
; -1.741 ; MEM_WB:comb_214|RD[2] ; reg_file:comb_209|register[11][9]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.019      ; 2.792      ;
; -1.739 ; MEM_WB:comb_214|RD[1] ; reg_file:comb_209|register[18][18] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.004     ; 2.767      ;
; -1.730 ; MEM_WB:comb_214|RD[3] ; reg_file:comb_209|register[11][9]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.019      ; 2.781      ;
; -1.725 ; MEM_WB:comb_214|RD[0] ; reg_file:comb_209|register[26][8]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.006     ; 2.751      ;
; -1.725 ; MEM_WB:comb_214|RD[0] ; reg_file:comb_209|register[26][20] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.006     ; 2.751      ;
; -1.725 ; MEM_WB:comb_214|RD[0] ; reg_file:comb_209|register[26][22] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.006     ; 2.751      ;
; -1.721 ; MEM_WB:comb_214|RD[0] ; reg_file:comb_209|register[2][10]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.002      ; 2.755      ;
; -1.711 ; MEM_WB:comb_214|RD[0] ; reg_file:comb_209|register[19][0]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.012     ; 2.731      ;
; -1.711 ; MEM_WB:comb_214|RD[0] ; reg_file:comb_209|register[17][5]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.011      ; 2.754      ;
; -1.711 ; MEM_WB:comb_214|RD[0] ; reg_file:comb_209|register[19][8]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.012     ; 2.731      ;
; -1.711 ; MEM_WB:comb_214|RD[0] ; reg_file:comb_209|register[19][11] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.012     ; 2.731      ;
; -1.711 ; MEM_WB:comb_214|RD[0] ; reg_file:comb_209|register[19][12] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.012     ; 2.731      ;
; -1.711 ; MEM_WB:comb_214|RD[0] ; reg_file:comb_209|register[19][17] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.012     ; 2.731      ;
; -1.704 ; MEM_WB:comb_214|RD[0] ; reg_file:comb_209|register[6][6]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.018     ; 2.718      ;
; -1.704 ; MEM_WB:comb_214|RD[0] ; reg_file:comb_209|register[2][7]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.004     ; 2.732      ;
; -1.702 ; MEM_WB:comb_214|RD[0] ; reg_file:comb_209|register[26][5]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.003      ; 2.737      ;
; -1.702 ; MEM_WB:comb_214|RD[0] ; reg_file:comb_209|register[26][19] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.003      ; 2.737      ;
; -1.702 ; MEM_WB:comb_214|RD[0] ; reg_file:comb_209|register[26][21] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.003      ; 2.737      ;
; -1.702 ; MEM_WB:comb_214|RD[0] ; reg_file:comb_209|register[26][24] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.003      ; 2.737      ;
; -1.702 ; MEM_WB:comb_214|RD[0] ; reg_file:comb_209|register[26][27] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.003      ; 2.737      ;
; -1.702 ; MEM_WB:comb_214|RD[1] ; reg_file:comb_209|register[19][3]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.010     ; 2.724      ;
; -1.702 ; MEM_WB:comb_214|RD[1] ; reg_file:comb_209|register[19][6]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.010     ; 2.724      ;
; -1.702 ; MEM_WB:comb_214|RD[1] ; reg_file:comb_209|register[19][15] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.010     ; 2.724      ;
; -1.693 ; MEM_WB:comb_214|RD[0] ; reg_file:comb_209|register[26][0]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.002     ; 2.723      ;
; -1.693 ; MEM_WB:comb_214|RD[0] ; reg_file:comb_209|register[26][1]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.002     ; 2.723      ;
; -1.693 ; MEM_WB:comb_214|RD[0] ; reg_file:comb_209|register[26][2]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.002     ; 2.723      ;
; -1.693 ; MEM_WB:comb_214|RD[0] ; reg_file:comb_209|register[26][4]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.002     ; 2.723      ;
; -1.693 ; MEM_WB:comb_214|RD[0] ; reg_file:comb_209|register[26][9]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.002     ; 2.723      ;
; -1.693 ; MEM_WB:comb_214|RD[0] ; reg_file:comb_209|register[26][12] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.002     ; 2.723      ;
; -1.693 ; MEM_WB:comb_214|RD[0] ; reg_file:comb_209|register[26][17] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.002     ; 2.723      ;
; -1.693 ; MEM_WB:comb_214|RD[0] ; reg_file:comb_209|register[26][29] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.002     ; 2.723      ;
; -1.693 ; MEM_WB:comb_214|RD[0] ; reg_file:comb_209|register[26][31] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.002     ; 2.723      ;
; -1.681 ; MEM_WB:comb_214|RD[0] ; reg_file:comb_209|register[17][4]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.003     ; 2.710      ;
; -1.681 ; MEM_WB:comb_214|RD[0] ; reg_file:comb_209|register[17][8]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.003     ; 2.710      ;
; -1.681 ; MEM_WB:comb_214|RD[0] ; reg_file:comb_209|register[17][12] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.003     ; 2.710      ;
; -1.676 ; MEM_WB:comb_214|RD[3] ; reg_file:comb_209|register[19][3]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.010     ; 2.698      ;
; -1.676 ; MEM_WB:comb_214|RD[3] ; reg_file:comb_209|register[19][6]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.010     ; 2.698      ;
; -1.676 ; MEM_WB:comb_214|RD[3] ; reg_file:comb_209|register[19][15] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.010     ; 2.698      ;
; -1.675 ; MEM_WB:comb_214|RD[1] ; reg_file:comb_209|register[1][6]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.001     ; 2.706      ;
; -1.675 ; MEM_WB:comb_214|RD[1] ; reg_file:comb_209|register[1][18]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.001     ; 2.706      ;
; -1.675 ; MEM_WB:comb_214|RD[1] ; reg_file:comb_209|register[1][31]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.001     ; 2.706      ;
; -1.671 ; MEM_WB:comb_214|RD[1] ; reg_file:comb_209|register[19][0]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.011     ; 2.692      ;
; -1.671 ; MEM_WB:comb_214|RD[1] ; reg_file:comb_209|register[19][8]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.011     ; 2.692      ;
; -1.671 ; MEM_WB:comb_214|RD[1] ; reg_file:comb_209|register[19][11] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.011     ; 2.692      ;
; -1.671 ; MEM_WB:comb_214|RD[1] ; reg_file:comb_209|register[19][12] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.011     ; 2.692      ;
; -1.671 ; MEM_WB:comb_214|RD[1] ; reg_file:comb_209|register[19][17] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.011     ; 2.692      ;
; -1.670 ; MEM_WB:comb_214|RD[2] ; reg_file:comb_209|register[29][4]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.005      ; 2.707      ;
; -1.670 ; MEM_WB:comb_214|RD[2] ; reg_file:comb_209|register[29][5]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.005      ; 2.707      ;
; -1.670 ; MEM_WB:comb_214|RD[2] ; reg_file:comb_209|register[29][12] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.005      ; 2.707      ;
; -1.670 ; MEM_WB:comb_214|RD[2] ; reg_file:comb_209|register[29][19] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.005      ; 2.707      ;
; -1.670 ; MEM_WB:comb_214|RD[2] ; reg_file:comb_209|register[29][21] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.005      ; 2.707      ;
; -1.668 ; MEM_WB:comb_214|RD[0] ; reg_file:comb_209|register[2][26]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.003     ; 2.697      ;
; -1.666 ; MEM_WB:comb_214|RD[0] ; reg_file:comb_209|register[17][17] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.020      ; 2.718      ;
; -1.665 ; MEM_WB:comb_214|RD[2] ; reg_file:comb_209|register[11][10] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.006      ; 2.703      ;
; -1.665 ; MEM_WB:comb_214|RD[2] ; reg_file:comb_209|register[11][28] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.006      ; 2.703      ;
; -1.660 ; MEM_WB:comb_214|RD[2] ; reg_file:comb_209|register[18][18] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.004     ; 2.688      ;
; -1.654 ; MEM_WB:comb_214|RD[1] ; reg_file:comb_209|register[2][10]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.003      ; 2.689      ;
; -1.654 ; MEM_WB:comb_214|RD[3] ; reg_file:comb_209|register[11][10] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.006      ; 2.692      ;
; -1.654 ; MEM_WB:comb_214|RD[3] ; reg_file:comb_209|register[11][28] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.006      ; 2.692      ;
; -1.652 ; MEM_WB:comb_214|RD[1] ; reg_file:comb_209|register[29][4]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.005      ; 2.689      ;
; -1.652 ; MEM_WB:comb_214|RD[1] ; reg_file:comb_209|register[29][5]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.005      ; 2.689      ;
; -1.652 ; MEM_WB:comb_214|RD[1] ; reg_file:comb_209|register[29][12] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.005      ; 2.689      ;
; -1.652 ; MEM_WB:comb_214|RD[1] ; reg_file:comb_209|register[29][19] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.005      ; 2.689      ;
; -1.652 ; MEM_WB:comb_214|RD[1] ; reg_file:comb_209|register[29][21] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.005      ; 2.689      ;
; -1.651 ; MEM_WB:comb_214|RD[0] ; reg_file:comb_209|register[19][23] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.017     ; 2.666      ;
; -1.646 ; MEM_WB:comb_214|RD[2] ; reg_file:comb_209|register[27][23] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.007     ; 2.671      ;
; -1.646 ; MEM_WB:comb_214|RD[2] ; reg_file:comb_209|register[27][25] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.007     ; 2.671      ;
; -1.645 ; MEM_WB:comb_214|RD[0] ; reg_file:comb_209|register[18][26] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.009      ; 2.686      ;
; -1.645 ; MEM_WB:comb_214|RD[3] ; reg_file:comb_209|register[19][0]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.011     ; 2.666      ;
; -1.645 ; MEM_WB:comb_214|RD[3] ; reg_file:comb_209|register[19][8]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.011     ; 2.666      ;
; -1.645 ; MEM_WB:comb_214|RD[3] ; reg_file:comb_209|register[19][11] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.011     ; 2.666      ;
; -1.645 ; MEM_WB:comb_214|RD[3] ; reg_file:comb_209|register[19][12] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.011     ; 2.666      ;
; -1.645 ; MEM_WB:comb_214|RD[3] ; reg_file:comb_209|register[19][17] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.011     ; 2.666      ;
; -1.644 ; MEM_WB:comb_214|RD[0] ; reg_file:comb_209|register[3][2]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.021     ; 2.655      ;
; -1.644 ; MEM_WB:comb_214|RD[0] ; reg_file:comb_209|register[6][4]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.004     ; 2.672      ;
; -1.644 ; MEM_WB:comb_214|RD[0] ; reg_file:comb_209|register[3][6]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.021     ; 2.655      ;
; -1.644 ; MEM_WB:comb_214|RD[0] ; reg_file:comb_209|register[6][17]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.004     ; 2.672      ;
; -1.642 ; MEM_WB:comb_214|RD[2] ; reg_file:comb_209|register[27][10] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.012      ; 2.686      ;
; -1.642 ; MEM_WB:comb_214|RD[2] ; reg_file:comb_209|register[27][14] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.012      ; 2.686      ;
; -1.642 ; MEM_WB:comb_214|RD[2] ; reg_file:comb_209|register[27][18] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.012      ; 2.686      ;
; -1.642 ; MEM_WB:comb_214|RD[2] ; reg_file:comb_209|register[27][22] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.012      ; 2.686      ;
; -1.642 ; MEM_WB:comb_214|RD[2] ; reg_file:comb_209|register[27][28] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.012      ; 2.686      ;
; -1.642 ; MEM_WB:comb_214|RD[2] ; reg_file:comb_209|register[27][30] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.012      ; 2.686      ;
; -1.640 ; MEM_WB:comb_214|RD[1] ; reg_file:comb_209|register[17][5]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.012      ; 2.684      ;
+--------+-----------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:comb_5|clock_100Khz_reg'                                                                                                                                  ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.432 ; clk_div:comb_5|count_10Khz[0]  ; clk_div:comb_5|clock_10Khz_int ; clk_div:comb_5|clock_100Khz_reg ; clk_div:comb_5|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.600      ;
; 0.506 ; clk_div:comb_5|count_10Khz[1]  ; clk_div:comb_5|clock_10Khz_int ; clk_div:comb_5|clock_100Khz_reg ; clk_div:comb_5|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.526      ;
; 0.507 ; clk_div:comb_5|count_10Khz[0]  ; clk_div:comb_5|count_10Khz[2]  ; clk_div:comb_5|clock_100Khz_reg ; clk_div:comb_5|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.525      ;
; 0.509 ; clk_div:comb_5|count_10Khz[2]  ; clk_div:comb_5|count_10Khz[0]  ; clk_div:comb_5|clock_100Khz_reg ; clk_div:comb_5|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.523      ;
; 0.625 ; clk_div:comb_5|count_10Khz[2]  ; clk_div:comb_5|clock_10Khz_int ; clk_div:comb_5|clock_100Khz_reg ; clk_div:comb_5|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.407      ;
; 0.625 ; clk_div:comb_5|count_10Khz[1]  ; clk_div:comb_5|count_10Khz[2]  ; clk_div:comb_5|clock_100Khz_reg ; clk_div:comb_5|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.407      ;
; 0.626 ; clk_div:comb_5|count_10Khz[0]  ; clk_div:comb_5|count_10Khz[1]  ; clk_div:comb_5|clock_100Khz_reg ; clk_div:comb_5|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.406      ;
; 0.626 ; clk_div:comb_5|count_10Khz[1]  ; clk_div:comb_5|count_10Khz[0]  ; clk_div:comb_5|clock_100Khz_reg ; clk_div:comb_5|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.406      ;
; 0.665 ; clk_div:comb_5|clock_10Khz_int ; clk_div:comb_5|clock_10Khz_int ; clk_div:comb_5|clock_100Khz_reg ; clk_div:comb_5|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_5|count_10Khz[2]  ; clk_div:comb_5|count_10Khz[2]  ; clk_div:comb_5|clock_100Khz_reg ; clk_div:comb_5|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_5|count_10Khz[0]  ; clk_div:comb_5|count_10Khz[0]  ; clk_div:comb_5|clock_100Khz_reg ; clk_div:comb_5|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_5|count_10Khz[1]  ; clk_div:comb_5|count_10Khz[1]  ; clk_div:comb_5|clock_100Khz_reg ; clk_div:comb_5|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:comb_5|clock_1Khz_reg'                                                                                                                                ;
+-------+--------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.496 ; clk_div:comb_5|count_100hz[0]  ; clk_div:comb_5|clock_100hz_int ; clk_div:comb_5|clock_1Khz_reg ; clk_div:comb_5|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.536      ;
; 0.497 ; clk_div:comb_5|count_100hz[0]  ; clk_div:comb_5|count_100hz[2]  ; clk_div:comb_5|clock_1Khz_reg ; clk_div:comb_5|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.535      ;
; 0.521 ; clk_div:comb_5|count_100hz[2]  ; clk_div:comb_5|count_100hz[0]  ; clk_div:comb_5|clock_1Khz_reg ; clk_div:comb_5|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.511      ;
; 0.522 ; clk_div:comb_5|count_100hz[2]  ; clk_div:comb_5|clock_100hz_int ; clk_div:comb_5|clock_1Khz_reg ; clk_div:comb_5|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.510      ;
; 0.626 ; clk_div:comb_5|count_100hz[1]  ; clk_div:comb_5|clock_100hz_int ; clk_div:comb_5|clock_1Khz_reg ; clk_div:comb_5|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.406      ;
; 0.627 ; clk_div:comb_5|count_100hz[0]  ; clk_div:comb_5|count_100hz[1]  ; clk_div:comb_5|clock_1Khz_reg ; clk_div:comb_5|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.405      ;
; 0.627 ; clk_div:comb_5|count_100hz[1]  ; clk_div:comb_5|count_100hz[2]  ; clk_div:comb_5|clock_1Khz_reg ; clk_div:comb_5|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.405      ;
; 0.628 ; clk_div:comb_5|count_100hz[1]  ; clk_div:comb_5|count_100hz[0]  ; clk_div:comb_5|clock_1Khz_reg ; clk_div:comb_5|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.404      ;
; 0.665 ; clk_div:comb_5|clock_100hz_int ; clk_div:comb_5|clock_100hz_int ; clk_div:comb_5|clock_1Khz_reg ; clk_div:comb_5|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_5|count_100hz[2]  ; clk_div:comb_5|count_100hz[2]  ; clk_div:comb_5|clock_1Khz_reg ; clk_div:comb_5|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_5|count_100hz[0]  ; clk_div:comb_5|count_100hz[0]  ; clk_div:comb_5|clock_1Khz_reg ; clk_div:comb_5|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_5|count_100hz[1]  ; clk_div:comb_5|count_100hz[1]  ; clk_div:comb_5|clock_1Khz_reg ; clk_div:comb_5|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+--------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:comb_5|clock_10Hz_reg'                                                                                                                            ;
+-------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.504 ; clk_div:comb_5|count_1hz[1]  ; clk_div:comb_5|clock_1Hz_int ; clk_div:comb_5|clock_10Hz_reg ; clk_div:comb_5|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.528      ;
; 0.505 ; clk_div:comb_5|count_1hz[1]  ; clk_div:comb_5|count_1hz[2]  ; clk_div:comb_5|clock_10Hz_reg ; clk_div:comb_5|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.527      ;
; 0.511 ; clk_div:comb_5|count_1hz[0]  ; clk_div:comb_5|clock_1Hz_int ; clk_div:comb_5|clock_10Hz_reg ; clk_div:comb_5|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.521      ;
; 0.514 ; clk_div:comb_5|count_1hz[2]  ; clk_div:comb_5|count_1hz[0]  ; clk_div:comb_5|clock_10Hz_reg ; clk_div:comb_5|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.518      ;
; 0.630 ; clk_div:comb_5|count_1hz[0]  ; clk_div:comb_5|count_1hz[1]  ; clk_div:comb_5|clock_10Hz_reg ; clk_div:comb_5|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.402      ;
; 0.630 ; clk_div:comb_5|count_1hz[0]  ; clk_div:comb_5|count_1hz[2]  ; clk_div:comb_5|clock_10Hz_reg ; clk_div:comb_5|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.402      ;
; 0.632 ; clk_div:comb_5|count_1hz[2]  ; clk_div:comb_5|clock_1Hz_int ; clk_div:comb_5|clock_10Hz_reg ; clk_div:comb_5|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.400      ;
; 0.635 ; clk_div:comb_5|count_1hz[1]  ; clk_div:comb_5|count_1hz[0]  ; clk_div:comb_5|clock_10Hz_reg ; clk_div:comb_5|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.397      ;
; 0.665 ; clk_div:comb_5|clock_1Hz_int ; clk_div:comb_5|clock_1Hz_int ; clk_div:comb_5|clock_10Hz_reg ; clk_div:comb_5|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_5|count_1hz[2]  ; clk_div:comb_5|count_1hz[2]  ; clk_div:comb_5|clock_10Hz_reg ; clk_div:comb_5|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_5|count_1hz[0]  ; clk_div:comb_5|count_1hz[0]  ; clk_div:comb_5|clock_10Hz_reg ; clk_div:comb_5|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_5|count_1hz[1]  ; clk_div:comb_5|count_1hz[1]  ; clk_div:comb_5|clock_10Hz_reg ; clk_div:comb_5|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:comb_5|clock_10Khz_reg'                                                                                                                               ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.504 ; clk_div:comb_5|count_1Khz[1]  ; clk_div:comb_5|clock_1Khz_int ; clk_div:comb_5|clock_10Khz_reg ; clk_div:comb_5|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.528      ;
; 0.513 ; clk_div:comb_5|count_1Khz[0]  ; clk_div:comb_5|count_1Khz[2]  ; clk_div:comb_5|clock_10Khz_reg ; clk_div:comb_5|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.519      ;
; 0.519 ; clk_div:comb_5|count_1Khz[2]  ; clk_div:comb_5|count_1Khz[0]  ; clk_div:comb_5|clock_10Khz_reg ; clk_div:comb_5|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.513      ;
; 0.522 ; clk_div:comb_5|count_1Khz[2]  ; clk_div:comb_5|clock_1Khz_int ; clk_div:comb_5|clock_10Khz_reg ; clk_div:comb_5|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.510      ;
; 0.631 ; clk_div:comb_5|count_1Khz[0]  ; clk_div:comb_5|clock_1Khz_int ; clk_div:comb_5|clock_10Khz_reg ; clk_div:comb_5|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.401      ;
; 0.631 ; clk_div:comb_5|count_1Khz[1]  ; clk_div:comb_5|count_1Khz[0]  ; clk_div:comb_5|clock_10Khz_reg ; clk_div:comb_5|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.401      ;
; 0.633 ; clk_div:comb_5|count_1Khz[0]  ; clk_div:comb_5|count_1Khz[1]  ; clk_div:comb_5|clock_10Khz_reg ; clk_div:comb_5|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.399      ;
; 0.633 ; clk_div:comb_5|count_1Khz[1]  ; clk_div:comb_5|count_1Khz[2]  ; clk_div:comb_5|clock_10Khz_reg ; clk_div:comb_5|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.399      ;
; 0.665 ; clk_div:comb_5|clock_1Khz_int ; clk_div:comb_5|clock_1Khz_int ; clk_div:comb_5|clock_10Khz_reg ; clk_div:comb_5|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_5|count_1Khz[2]  ; clk_div:comb_5|count_1Khz[2]  ; clk_div:comb_5|clock_10Khz_reg ; clk_div:comb_5|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_5|count_1Khz[0]  ; clk_div:comb_5|count_1Khz[0]  ; clk_div:comb_5|clock_10Khz_reg ; clk_div:comb_5|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_5|count_1Khz[1]  ; clk_div:comb_5|count_1Khz[1]  ; clk_div:comb_5|clock_10Khz_reg ; clk_div:comb_5|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:comb_5|clock_100hz_reg'                                                                                                                               ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.508 ; clk_div:comb_5|count_10hz[0]  ; clk_div:comb_5|count_10hz[2]  ; clk_div:comb_5|clock_100hz_reg ; clk_div:comb_5|clock_100hz_reg ; 1.000        ; 0.000      ; 0.524      ;
; 0.509 ; clk_div:comb_5|count_10hz[0]  ; clk_div:comb_5|clock_10Hz_int ; clk_div:comb_5|clock_100hz_reg ; clk_div:comb_5|clock_100hz_reg ; 1.000        ; 0.000      ; 0.523      ;
; 0.511 ; clk_div:comb_5|count_10hz[1]  ; clk_div:comb_5|clock_10Hz_int ; clk_div:comb_5|clock_100hz_reg ; clk_div:comb_5|clock_100hz_reg ; 1.000        ; 0.000      ; 0.521      ;
; 0.514 ; clk_div:comb_5|count_10hz[2]  ; clk_div:comb_5|count_10hz[0]  ; clk_div:comb_5|clock_100hz_reg ; clk_div:comb_5|clock_100hz_reg ; 1.000        ; 0.000      ; 0.518      ;
; 0.561 ; clk_div:comb_5|count_10hz[0]  ; clk_div:comb_5|count_10hz[1]  ; clk_div:comb_5|clock_100hz_reg ; clk_div:comb_5|clock_100hz_reg ; 1.000        ; 0.000      ; 0.471      ;
; 0.629 ; clk_div:comb_5|count_10hz[1]  ; clk_div:comb_5|count_10hz[0]  ; clk_div:comb_5|clock_100hz_reg ; clk_div:comb_5|clock_100hz_reg ; 1.000        ; 0.000      ; 0.403      ;
; 0.630 ; clk_div:comb_5|count_10hz[1]  ; clk_div:comb_5|count_10hz[2]  ; clk_div:comb_5|clock_100hz_reg ; clk_div:comb_5|clock_100hz_reg ; 1.000        ; 0.000      ; 0.402      ;
; 0.632 ; clk_div:comb_5|count_10hz[2]  ; clk_div:comb_5|clock_10Hz_int ; clk_div:comb_5|clock_100hz_reg ; clk_div:comb_5|clock_100hz_reg ; 1.000        ; 0.000      ; 0.400      ;
; 0.665 ; clk_div:comb_5|count_10hz[2]  ; clk_div:comb_5|count_10hz[2]  ; clk_div:comb_5|clock_100hz_reg ; clk_div:comb_5|clock_100hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_5|clock_10Hz_int ; clk_div:comb_5|clock_10Hz_int ; clk_div:comb_5|clock_100hz_reg ; clk_div:comb_5|clock_100hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_5|count_10hz[0]  ; clk_div:comb_5|count_10hz[0]  ; clk_div:comb_5|clock_100hz_reg ; clk_div:comb_5|clock_100hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_5|count_10hz[1]  ; clk_div:comb_5|count_10hz[1]  ; clk_div:comb_5|clock_100hz_reg ; clk_div:comb_5|clock_100hz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:comb_5|clock_1Mhz_reg'                                                                                                                                  ;
+-------+---------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.508 ; clk_div:comb_5|count_100Khz[1]  ; clk_div:comb_5|clock_100Khz_int ; clk_div:comb_5|clock_1Mhz_reg ; clk_div:comb_5|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.524      ;
; 0.509 ; clk_div:comb_5|count_100Khz[1]  ; clk_div:comb_5|count_100Khz[2]  ; clk_div:comb_5|clock_1Mhz_reg ; clk_div:comb_5|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.523      ;
; 0.515 ; clk_div:comb_5|count_100Khz[0]  ; clk_div:comb_5|clock_100Khz_int ; clk_div:comb_5|clock_1Mhz_reg ; clk_div:comb_5|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.517      ;
; 0.521 ; clk_div:comb_5|count_100Khz[2]  ; clk_div:comb_5|count_100Khz[0]  ; clk_div:comb_5|clock_1Mhz_reg ; clk_div:comb_5|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.511      ;
; 0.561 ; clk_div:comb_5|count_100Khz[1]  ; clk_div:comb_5|count_100Khz[0]  ; clk_div:comb_5|clock_1Mhz_reg ; clk_div:comb_5|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.471      ;
; 0.632 ; clk_div:comb_5|count_100Khz[0]  ; clk_div:comb_5|count_100Khz[1]  ; clk_div:comb_5|clock_1Mhz_reg ; clk_div:comb_5|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.400      ;
; 0.632 ; clk_div:comb_5|count_100Khz[0]  ; clk_div:comb_5|count_100Khz[2]  ; clk_div:comb_5|clock_1Mhz_reg ; clk_div:comb_5|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.400      ;
; 0.639 ; clk_div:comb_5|count_100Khz[2]  ; clk_div:comb_5|clock_100Khz_int ; clk_div:comb_5|clock_1Mhz_reg ; clk_div:comb_5|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.393      ;
; 0.665 ; clk_div:comb_5|clock_100Khz_int ; clk_div:comb_5|clock_100Khz_int ; clk_div:comb_5|clock_1Mhz_reg ; clk_div:comb_5|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_5|count_100Khz[2]  ; clk_div:comb_5|count_100Khz[2]  ; clk_div:comb_5|clock_1Mhz_reg ; clk_div:comb_5|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_5|count_100Khz[0]  ; clk_div:comb_5|count_100Khz[0]  ; clk_div:comb_5|clock_1Mhz_reg ; clk_div:comb_5|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_5|count_100Khz[1]  ; clk_div:comb_5|count_100Khz[1]  ; clk_div:comb_5|clock_1Mhz_reg ; clk_div:comb_5|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+---------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'KEY[1]'                                                                                                                                                                                                         ;
+--------+------------------------------+---------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                                                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+---------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.543 ; KEY[1]                       ; ID_EX:comb_210|RD[3]                                                                                                ; KEY[1]       ; KEY[1]      ; 0.000        ; 3.365      ; 2.974      ;
; -0.535 ; KEY[1]                       ; ID_EX:comb_210|RD[0]                                                                                                ; KEY[1]       ; KEY[1]      ; 0.000        ; 3.365      ; 2.982      ;
; -0.522 ; KEY[1]                       ; ID_EX:comb_210|RD[4]                                                                                                ; KEY[1]       ; KEY[1]      ; 0.000        ; 3.365      ; 2.995      ;
; -0.498 ; KEY[1]                       ; ID_EX:comb_210|RD[2]                                                                                                ; KEY[1]       ; KEY[1]      ; 0.000        ; 3.365      ; 3.019      ;
; -0.497 ; KEY[1]                       ; ID_EX:comb_210|RD[1]                                                                                                ; KEY[1]       ; KEY[1]      ; 0.000        ; 3.365      ; 3.020      ;
; -0.043 ; KEY[1]                       ; ID_EX:comb_210|RD[3]                                                                                                ; KEY[1]       ; KEY[1]      ; -0.500       ; 3.365      ; 2.974      ;
; -0.035 ; KEY[1]                       ; ID_EX:comb_210|RD[0]                                                                                                ; KEY[1]       ; KEY[1]      ; -0.500       ; 3.365      ; 2.982      ;
; -0.022 ; KEY[1]                       ; ID_EX:comb_210|RD[4]                                                                                                ; KEY[1]       ; KEY[1]      ; -0.500       ; 3.365      ; 2.995      ;
; 0.002  ; KEY[1]                       ; ID_EX:comb_210|RD[2]                                                                                                ; KEY[1]       ; KEY[1]      ; -0.500       ; 3.365      ; 3.019      ;
; 0.003  ; KEY[1]                       ; ID_EX:comb_210|RD[1]                                                                                                ; KEY[1]       ; KEY[1]      ; -0.500       ; 3.365      ; 3.020      ;
; 0.112  ; clk_div:comb_5|clock_1Hz     ; ID_EX:comb_210|RD[3]                                                                                                ; CLOCK_50     ; KEY[1]      ; 0.000        ; 1.741      ; 2.005      ;
; 0.120  ; clk_div:comb_5|clock_1Hz     ; ID_EX:comb_210|RD[0]                                                                                                ; CLOCK_50     ; KEY[1]      ; 0.000        ; 1.741      ; 2.013      ;
; 0.133  ; clk_div:comb_5|clock_1Hz     ; ID_EX:comb_210|RD[4]                                                                                                ; CLOCK_50     ; KEY[1]      ; 0.000        ; 1.741      ; 2.026      ;
; 0.157  ; clk_div:comb_5|clock_1Hz     ; ID_EX:comb_210|RD[2]                                                                                                ; CLOCK_50     ; KEY[1]      ; 0.000        ; 1.741      ; 2.050      ;
; 0.158  ; clk_div:comb_5|clock_1Hz     ; ID_EX:comb_210|RD[1]                                                                                                ; CLOCK_50     ; KEY[1]      ; 0.000        ; 1.741      ; 2.051      ;
; 0.237  ; ID_EX:comb_210|RD[3]         ; EX_MEM:comb_212|RD[3]                                                                                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.389      ;
; 0.237  ; ID_EX:comb_210|data_1[13]    ; EX_MEM:comb_212|data_1[13]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.389      ;
; 0.238  ; ID_EX:comb_210|data_1[24]    ; EX_MEM:comb_212|data_1[24]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.390      ;
; 0.239  ; EX_MEM:comb_212|data_2[0]    ; MEM_WB:comb_214|data_2[0]                                                                                           ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.391      ;
; 0.239  ; ID_EX:comb_210|data_1[14]    ; EX_MEM:comb_212|data_1[14]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.391      ;
; 0.239  ; ID_EX:comb_210|data_1[10]    ; EX_MEM:comb_212|data_1[10]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.391      ;
; 0.240  ; ID_EX:comb_210|data_1[17]    ; EX_MEM:comb_212|data_1[17]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.392      ;
; 0.240  ; ID_EX:comb_210|data_1[6]     ; EX_MEM:comb_212|data_1[6]                                                                                           ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.392      ;
; 0.241  ; ID_EX:comb_210|data_1[12]    ; EX_MEM:comb_212|data_1[12]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.393      ;
; 0.241  ; ID_EX:comb_210|data_1[29]    ; EX_MEM:comb_212|data_1[29]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.393      ;
; 0.242  ; ID_EX:comb_210|data_1[9]     ; EX_MEM:comb_212|data_1[9]                                                                                           ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.394      ;
; 0.243  ; CLK_CNT:comb_215|counter[15] ; CLK_CNT:comb_215|counter[15]                                                                                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.395      ;
; 0.243  ; ID_EX:comb_210|data_1[5]     ; EX_MEM:comb_212|data_1[5]                                                                                           ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.395      ;
; 0.297  ; MEM_WB:comb_214|data_2[2]    ; reg_file:comb_209|register[5][2]                                                                                    ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.449      ;
; 0.307  ; EX_MEM:comb_212|RD[4]        ; MEM_WB:comb_214|RD[4]                                                                                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.459      ;
; 0.322  ; ID_EX:comb_210|RD[4]         ; EX_MEM:comb_212|RD[4]                                                                                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.474      ;
; 0.324  ; ID_EX:comb_210|data_1[8]     ; EX_MEM:comb_212|data_1[8]                                                                                           ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.476      ;
; 0.325  ; EX_MEM:comb_212|data_2[12]   ; MEM_WB:comb_214|data_2[12]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.477      ;
; 0.325  ; ID_EX:comb_210|data_1[25]    ; EX_MEM:comb_212|data_1[25]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.477      ;
; 0.327  ; EX_MEM:comb_212|RD[0]        ; MEM_WB:comb_214|RD[0]                                                                                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.479      ;
; 0.327  ; ID_EX:comb_210|RD[1]         ; EX_MEM:comb_212|RD[1]                                                                                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.479      ;
; 0.328  ; EX_MEM:comb_212|RD[2]        ; MEM_WB:comb_214|RD[2]                                                                                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.480      ;
; 0.330  ; MEM_WB:comb_214|data_2[4]    ; reg_file:comb_209|register[16][4]                                                                                   ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.482      ;
; 0.333  ; EX_MEM:comb_212|data_2[9]    ; MEM_WB:comb_214|data_2[9]                                                                                           ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.485      ;
; 0.355  ; CLK_CNT:comb_215|counter[0]  ; CLK_CNT:comb_215|counter[0]                                                                                         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.507      ;
; 0.356  ; EX_MEM:comb_212|data_2[28]   ; MEM_WB:comb_214|data_2[28]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.024     ; 0.484      ;
; 0.358  ; EX_MEM:comb_212|data_2[27]   ; MEM_WB:comb_214|data_2[27]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.024     ; 0.486      ;
; 0.359  ; CLK_CNT:comb_215|counter[1]  ; CLK_CNT:comb_215|counter[1]                                                                                         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.511      ;
; 0.360  ; CLK_CNT:comb_215|counter[2]  ; CLK_CNT:comb_215|counter[2]                                                                                         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; CLK_CNT:comb_215|counter[9]  ; CLK_CNT:comb_215|counter[9]                                                                                         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; CLK_CNT:comb_215|counter[11] ; CLK_CNT:comb_215|counter[11]                                                                                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.512      ;
; 0.361  ; CLK_CNT:comb_215|counter[4]  ; CLK_CNT:comb_215|counter[4]                                                                                         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; CLK_CNT:comb_215|counter[7]  ; CLK_CNT:comb_215|counter[7]                                                                                         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; CLK_CNT:comb_215|counter[13] ; CLK_CNT:comb_215|counter[13]                                                                                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; CLK_CNT:comb_215|counter[14] ; CLK_CNT:comb_215|counter[14]                                                                                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; EX_MEM:comb_212|data_2[5]    ; MEM_WB:comb_214|data_2[5]                                                                                           ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.024     ; 0.489      ;
; 0.363  ; MEM_WB:comb_214|data_2[11]   ; reg_file:comb_209|register[10][11]                                                                                  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.515      ;
; 0.363  ; MEM_WB:comb_214|data_2[24]   ; reg_file:comb_209|register[15][24]                                                                                  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.515      ;
; 0.363  ; EX_MEM:comb_212|data_1[29]   ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a1~porta_datain_reg16 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.072      ; 0.573      ;
; 0.363  ; EX_MEM:comb_212|data_1[10]   ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a1~porta_datain_reg6  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.073      ; 0.574      ;
; 0.364  ; EX_MEM:comb_212|data_1[23]   ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg9  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.073      ; 0.575      ;
; 0.365  ; EX_MEM:comb_212|data_1[0]    ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg0  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.072      ; 0.575      ;
; 0.367  ; MEM_WB:comb_214|data_2[1]    ; reg_file:comb_209|register[15][1]                                                                                   ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.519      ;
; 0.368  ; EX_MEM:comb_212|data_2[17]   ; MEM_WB:comb_214|data_2[17]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.024     ; 0.496      ;
; 0.368  ; EX_MEM:comb_212|data_1[21]   ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a1~porta_datain_reg12 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.073      ; 0.579      ;
; 0.370  ; EX_MEM:comb_212|data_1[27]   ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg11 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.072      ; 0.580      ;
; 0.370  ; EX_MEM:comb_212|data_1[22]   ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a1~porta_datain_reg13 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.073      ; 0.581      ;
; 0.371  ; CLK_CNT:comb_215|counter[3]  ; CLK_CNT:comb_215|counter[3]                                                                                         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; CLK_CNT:comb_215|counter[8]  ; CLK_CNT:comb_215|counter[8]                                                                                         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; CLK_CNT:comb_215|counter[10] ; CLK_CNT:comb_215|counter[10]                                                                                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; EX_MEM:comb_212|data_1[4]    ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg1  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.073      ; 0.582      ;
; 0.372  ; CLK_CNT:comb_215|counter[5]  ; CLK_CNT:comb_215|counter[5]                                                                                         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; CLK_CNT:comb_215|counter[6]  ; CLK_CNT:comb_215|counter[6]                                                                                         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; CLK_CNT:comb_215|counter[12] ; CLK_CNT:comb_215|counter[12]                                                                                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; EX_MEM:comb_212|data_1[28]   ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg12 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.073      ; 0.583      ;
; 0.372  ; EX_MEM:comb_212|data_1[20]   ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg8  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.073      ; 0.583      ;
; 0.372  ; EX_MEM:comb_212|data_1[8]    ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg3  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.072      ; 0.582      ;
; 0.372  ; EX_MEM:comb_212|data_1[30]   ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a1~porta_datain_reg17 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.073      ; 0.583      ;
; 0.372  ; EX_MEM:comb_212|data_1[18]   ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a1~porta_datain_reg11 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.073      ; 0.583      ;
; 0.373  ; MEM_WB:comb_214|data_2[2]    ; reg_file:comb_209|register[4][2]                                                                                    ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.525      ;
; 0.373  ; EX_MEM:comb_212|data_2[20]   ; MEM_WB:comb_214|data_2[20]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.024     ; 0.501      ;
; 0.376  ; MEM_WB:comb_214|data_2[17]   ; reg_file:comb_209|register[21][17]                                                                                  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.528      ;
; 0.376  ; EX_MEM:comb_212|data_1[26]   ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a1~porta_datain_reg15 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.073      ; 0.587      ;
; 0.376  ; EX_MEM:comb_212|data_1[2]    ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a1~porta_datain_reg1  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.073      ; 0.587      ;
; 0.376  ; EX_MEM:comb_212|data_1[1]    ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a1~porta_datain_reg0  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.072      ; 0.586      ;
; 0.378  ; EX_MEM:comb_212|data_1[11]   ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg4  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.073      ; 0.589      ;
; 0.379  ; EX_MEM:comb_212|data_1[7]    ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg2  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.073      ; 0.590      ;
; 0.383  ; EX_MEM:comb_212|data_1[24]   ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg10 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.072      ; 0.593      ;
; 0.389  ; EX_MEM:comb_212|data_1[3]    ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a1~porta_datain_reg2  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.073      ; 0.600      ;
; 0.405  ; PC[7]                        ; PC[7]                                                                                                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.557      ;
; 0.412  ; EX_MEM:comb_212|data_1[19]   ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg7  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.073      ; 0.623      ;
; 0.419  ; EX_MEM:comb_212|data_2[8]    ; MEM_WB:comb_214|data_2[8]                                                                                           ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.571      ;
; 0.423  ; ID_EX:comb_210|data_2[4]     ; EX_MEM:comb_212|data_2[4]                                                                                           ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.024      ; 0.599      ;
; 0.423  ; ID_EX:comb_210|data_1[15]    ; EX_MEM:comb_212|data_1[15]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.575      ;
; 0.426  ; ID_EX:comb_210|data_2[9]     ; EX_MEM:comb_212|data_2[9]                                                                                           ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.024      ; 0.602      ;
; 0.430  ; ID_EX:comb_210|data_2[5]     ; EX_MEM:comb_212|data_2[5]                                                                                           ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.024      ; 0.606      ;
; 0.431  ; MEM_WB:comb_214|data_2[23]   ; reg_file:comb_209|register[18][23]                                                                                  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.006      ; 0.589      ;
; 0.432  ; ID_EX:comb_210|data_2[13]    ; EX_MEM:comb_212|data_2[13]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.024      ; 0.608      ;
; 0.432  ; ID_EX:comb_210|data_2[15]    ; EX_MEM:comb_212|data_2[15]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.024      ; 0.608      ;
; 0.432  ; ID_EX:comb_210|data_2[23]    ; EX_MEM:comb_212|data_2[23]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.024      ; 0.608      ;
; 0.434  ; EX_MEM:comb_212|data_2[15]   ; MEM_WB:comb_214|data_2[15]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.024     ; 0.562      ;
; 0.438  ; MEM_WB:comb_214|data_2[4]    ; reg_file:comb_209|register[2][4]                                                                                    ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.005      ; 0.595      ;
; 0.439  ; ID_EX:comb_210|data_1[25]    ; EX_MEM:comb_212|data_2[25]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.024      ; 0.615      ;
; 0.440  ; ID_EX:comb_210|data_2[26]    ; EX_MEM:comb_212|data_2[26]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.592      ;
; 0.441  ; ID_EX:comb_210|data_1[12]    ; EX_MEM:comb_212|data_2[12]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.593      ;
+--------+------------------------------+---------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                                                                                         ;
+--------+-------------------------------------------------+-------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                         ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+-------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -0.088 ; clk_div:comb_5|clock_1Khz_int                   ; clk_div:comb_5|clock_1Khz_reg                   ; clk_div:comb_5|clock_10Khz_reg  ; CLOCK_50    ; 0.000        ; 0.333      ; 0.397      ;
; -0.009 ; clk_div:comb_5|clock_100Khz_int                 ; clk_div:comb_5|clock_100Khz_reg                 ; clk_div:comb_5|clock_1Mhz_reg   ; CLOCK_50    ; 0.000        ; 0.253      ; 0.396      ;
; -0.005 ; clk_div:comb_5|clock_10Hz_int                   ; clk_div:comb_5|clock_10Hz_reg                   ; clk_div:comb_5|clock_100hz_reg  ; CLOCK_50    ; 0.000        ; 0.242      ; 0.389      ;
; 0.020  ; clk_div:comb_5|clock_100hz_int                  ; clk_div:comb_5|clock_100hz_reg                  ; clk_div:comb_5|clock_1Khz_reg   ; CLOCK_50    ; 0.000        ; 0.310      ; 0.482      ;
; 0.029  ; clk_div:comb_5|clock_1Hz_int                    ; clk_div:comb_5|clock_1Hz_reg                    ; clk_div:comb_5|clock_10Hz_reg   ; CLOCK_50    ; 0.000        ; 0.208      ; 0.389      ;
; 0.034  ; clk_div:comb_5|clock_10Khz_int                  ; clk_div:comb_5|clock_10Khz_reg                  ; clk_div:comb_5|clock_100Khz_reg ; CLOCK_50    ; 0.000        ; 0.283      ; 0.469      ;
; 0.215  ; LCD_Display:comb_217|state.DROP_LCD_EN          ; LCD_Display:comb_217|state.DROP_LCD_EN          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:comb_217|next_command.RESET2        ; LCD_Display:comb_217|next_command.RESET2        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:comb_217|next_command.RESET3        ; LCD_Display:comb_217|next_command.RESET3        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:comb_217|next_command.FUNC_SET      ; LCD_Display:comb_217|next_command.FUNC_SET      ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:comb_217|next_command.DISPLAY_OFF   ; LCD_Display:comb_217|next_command.DISPLAY_OFF   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:comb_217|next_command.DISPLAY_CLEAR ; LCD_Display:comb_217|next_command.DISPLAY_CLEAR ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:comb_217|next_command.DISPLAY_ON    ; LCD_Display:comb_217|next_command.DISPLAY_ON    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:comb_217|next_command.MODE_SET      ; LCD_Display:comb_217|next_command.MODE_SET      ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:comb_217|next_command.RETURN_HOME   ; LCD_Display:comb_217|next_command.RETURN_HOME   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:comb_217|next_command.Print_String  ; LCD_Display:comb_217|next_command.Print_String  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:comb_217|DATA_BUS_VALUE[7]          ; LCD_Display:comb_217|DATA_BUS_VALUE[7]          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:comb_217|LCD_RS                     ; LCD_Display:comb_217|LCD_RS                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:comb_217|LCD_EN                     ; LCD_Display:comb_217|LCD_EN                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.238  ; LCD_Display:comb_217|next_command.FUNC_SET      ; LCD_Display:comb_217|state.FUNC_SET             ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.390      ;
; 0.239  ; clk_div:comb_5|clock_1Mhz_int                   ; clk_div:comb_5|clock_1Mhz_reg                   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.391      ;
; 0.239  ; LCD_Display:comb_217|next_command.DISPLAY_ON    ; LCD_Display:comb_217|state.DISPLAY_ON           ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.391      ;
; 0.246  ; LCD_Display:comb_217|CLK_COUNT_400HZ[19]        ; LCD_Display:comb_217|CLK_COUNT_400HZ[19]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.398      ;
; 0.246  ; LCD_Display:comb_217|next_command.DISPLAY_OFF   ; LCD_Display:comb_217|state.DISPLAY_OFF          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.398      ;
; 0.248  ; LCD_Display:comb_217|state.RESET1               ; LCD_Display:comb_217|next_command.RESET2        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.400      ;
; 0.248  ; LCD_Display:comb_217|state.RESET2               ; LCD_Display:comb_217|next_command.RESET3        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.400      ;
; 0.248  ; LCD_Display:comb_217|state.DISPLAY_OFF          ; LCD_Display:comb_217|next_command.DISPLAY_CLEAR ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.400      ;
; 0.249  ; clk_div:comb_5|count_1Mhz[6]                    ; clk_div:comb_5|count_1Mhz[6]                    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.401      ;
; 0.249  ; LCD_Display:comb_217|state.RESET3               ; LCD_Display:comb_217|next_command.FUNC_SET      ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.401      ;
; 0.252  ; clk_div:comb_5|count_1Mhz[5]                    ; clk_div:comb_5|clock_1Mhz_int                   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.404      ;
; 0.315  ; LCD_Display:comb_217|next_command.RETURN_HOME   ; LCD_Display:comb_217|state.RETURN_HOME          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.467      ;
; 0.319  ; LCD_Display:comb_217|next_command.MODE_SET      ; LCD_Display:comb_217|state.MODE_SET             ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.471      ;
; 0.326  ; LCD_Display:comb_217|next_command.DISPLAY_CLEAR ; LCD_Display:comb_217|state.DISPLAY_CLEAR        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.001      ; 0.479      ;
; 0.349  ; LCD_Display:comb_217|state.DISPLAY_CLEAR        ; LCD_Display:comb_217|next_command.DISPLAY_ON    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; -0.001     ; 0.500      ;
; 0.354  ; LCD_Display:comb_217|CLK_COUNT_400HZ[1]         ; LCD_Display:comb_217|CLK_COUNT_400HZ[1]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.506      ;
; 0.357  ; LCD_Display:comb_217|CLK_COUNT_400HZ[10]        ; LCD_Display:comb_217|CLK_COUNT_400HZ[10]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.509      ;
; 0.358  ; LCD_Display:comb_217|CLK_COUNT_400HZ[3]         ; LCD_Display:comb_217|CLK_COUNT_400HZ[3]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.360  ; LCD_Display:comb_217|CLK_COUNT_400HZ[5]         ; LCD_Display:comb_217|CLK_COUNT_400HZ[5]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.363  ; LCD_Display:comb_217|CLK_COUNT_400HZ[7]         ; LCD_Display:comb_217|CLK_COUNT_400HZ[7]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.515      ;
; 0.363  ; LCD_Display:comb_217|CLK_COUNT_400HZ[8]         ; LCD_Display:comb_217|CLK_COUNT_400HZ[8]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.515      ;
; 0.363  ; LCD_Display:comb_217|CLK_COUNT_400HZ[9]         ; LCD_Display:comb_217|CLK_COUNT_400HZ[9]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.515      ;
; 0.363  ; LCD_Display:comb_217|CLK_COUNT_400HZ[11]        ; LCD_Display:comb_217|CLK_COUNT_400HZ[11]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.515      ;
; 0.365  ; LCD_Display:comb_217|CLK_COUNT_400HZ[0]         ; LCD_Display:comb_217|CLK_COUNT_400HZ[0]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.517      ;
; 0.365  ; LCD_Display:comb_217|next_command.RESET3        ; LCD_Display:comb_217|state.RESET3               ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.517      ;
; 0.365  ; clk_div:comb_5|clock_1Hz_reg                    ; clk_div:comb_5|clock_1Hz                        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; -0.046     ; 0.471      ;
; 0.366  ; LCD_Display:comb_217|state.FUNC_SET             ; LCD_Display:comb_217|next_command.DISPLAY_OFF   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.518      ;
; 0.367  ; clk_div:comb_5|count_1Mhz[1]                    ; clk_div:comb_5|count_1Mhz[1]                    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.519      ;
; 0.367  ; clk_div:comb_5|count_1Mhz[5]                    ; clk_div:comb_5|count_1Mhz[5]                    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.519      ;
; 0.367  ; LCD_Display:comb_217|CLK_COUNT_400HZ[12]        ; LCD_Display:comb_217|CLK_COUNT_400HZ[12]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.519      ;
; 0.368  ; clk_div:comb_5|count_1Mhz[3]                    ; clk_div:comb_5|count_1Mhz[3]                    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.520      ;
; 0.368  ; LCD_Display:comb_217|CLK_COUNT_400HZ[14]        ; LCD_Display:comb_217|CLK_COUNT_400HZ[14]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.520      ;
; 0.368  ; LCD_Display:comb_217|CLK_COUNT_400HZ[17]        ; LCD_Display:comb_217|CLK_COUNT_400HZ[17]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.520      ;
; 0.369  ; LCD_Display:comb_217|state.RETURN_HOME          ; LCD_Display:comb_217|DATA_BUS_VALUE[7]          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.521      ;
; 0.370  ; LCD_Display:comb_217|CLK_COUNT_400HZ[18]        ; LCD_Display:comb_217|CLK_COUNT_400HZ[18]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.522      ;
; 0.370  ; LCD_Display:comb_217|next_command.LINE2         ; LCD_Display:comb_217|state.LINE2                ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.522      ;
; 0.370  ; clk_div:comb_5|count_1Mhz[6]                    ; clk_div:comb_5|clock_1Mhz_int                   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.522      ;
; 0.371  ; LCD_Display:comb_217|CLK_COUNT_400HZ[2]         ; LCD_Display:comb_217|CLK_COUNT_400HZ[2]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; LCD_Display:comb_217|next_command.RESET2        ; LCD_Display:comb_217|state.RESET2               ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.372  ; LCD_Display:comb_217|CLK_COUNT_400HZ[4]         ; LCD_Display:comb_217|CLK_COUNT_400HZ[4]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.374  ; LCD_Display:comb_217|CLK_COUNT_400HZ[6]         ; LCD_Display:comb_217|CLK_COUNT_400HZ[6]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.526      ;
; 0.374  ; LCD_Display:comb_217|state.LINE2                ; LCD_Display:comb_217|DATA_BUS_VALUE[7]          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.526      ;
; 0.377  ; LCD_Display:comb_217|CLK_COUNT_400HZ[13]        ; LCD_Display:comb_217|CLK_COUNT_400HZ[13]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.529      ;
; 0.378  ; LCD_Display:comb_217|CLK_COUNT_400HZ[15]        ; LCD_Display:comb_217|CLK_COUNT_400HZ[15]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.378  ; LCD_Display:comb_217|CLK_COUNT_400HZ[16]        ; LCD_Display:comb_217|CLK_COUNT_400HZ[16]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.380  ; LCD_Display:comb_217|CHAR_COUNT[3]              ; LCD_Display:comb_217|CHAR_COUNT[3]              ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.532      ;
; 0.384  ; clk_div:comb_5|count_1Mhz[0]                    ; clk_div:comb_5|count_1Mhz[0]                    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.536      ;
; 0.384  ; LCD_Display:comb_217|CHAR_COUNT[1]              ; LCD_Display:comb_217|CHAR_COUNT[1]              ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.536      ;
; 0.385  ; clk_div:comb_5|count_1Mhz[2]                    ; clk_div:comb_5|count_1Mhz[2]                    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.537      ;
; 0.386  ; clk_div:comb_5|count_1Mhz[4]                    ; clk_div:comb_5|count_1Mhz[4]                    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.538      ;
; 0.386  ; LCD_Display:comb_217|next_command.Print_String  ; LCD_Display:comb_217|state.Print_String         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.538      ;
; 0.389  ; LCD_Display:comb_217|state.HOLD                 ; LCD_Display:comb_217|state.RESET3               ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.001      ; 0.542      ;
; 0.389  ; LCD_Display:comb_217|state.HOLD                 ; LCD_Display:comb_217|state.RESET2               ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.001      ; 0.542      ;
; 0.393  ; clk_div:comb_5|count_1Mhz[4]                    ; clk_div:comb_5|clock_1Mhz_int                   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.545      ;
; 0.394  ; LCD_Display:comb_217|state.DROP_LCD_EN          ; LCD_Display:comb_217|DATA_BUS_VALUE[7]          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.546      ;
; 0.400  ; LCD_Display:comb_217|CHAR_COUNT[0]              ; LCD_Display:comb_217|CHAR_COUNT[0]              ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.552      ;
; 0.401  ; LCD_Display:comb_217|CHAR_COUNT[2]              ; LCD_Display:comb_217|CHAR_COUNT[2]              ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.553      ;
; 0.403  ; LCD_Display:comb_217|CHAR_COUNT[4]              ; LCD_Display:comb_217|CHAR_COUNT[4]              ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.555      ;
; 0.435  ; LCD_Display:comb_217|state.DROP_LCD_EN          ; LCD_Display:comb_217|state.HOLD                 ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.587      ;
; 0.439  ; LCD_Display:comb_217|state.Print_String         ; LCD_Display:comb_217|next_command.RETURN_HOME   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.591      ;
; 0.440  ; LCD_Display:comb_217|state.Print_String         ; LCD_Display:comb_217|next_command.LINE2         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.592      ;
; 0.440  ; LCD_Display:comb_217|state.HOLD                 ; LCD_Display:comb_217|state.LINE2                ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.592      ;
; 0.451  ; LCD_Display:comb_217|CLK_400HZ_Enable           ; LCD_Display:comb_217|LCD_EN                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.002      ; 0.605      ;
; 0.455  ; LCD_Display:comb_217|state.HOLD                 ; LCD_Display:comb_217|LCD_RS                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.002      ; 0.609      ;
; 0.456  ; LCD_Display:comb_217|state.DROP_LCD_EN          ; LCD_Display:comb_217|next_command.DISPLAY_OFF   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.001      ; 0.609      ;
; 0.471  ; LCD_Display:comb_217|state.DROP_LCD_EN          ; LCD_Display:comb_217|next_command.MODE_SET      ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.623      ;
; 0.472  ; LCD_Display:comb_217|state.DISPLAY_ON           ; LCD_Display:comb_217|next_command.MODE_SET      ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; -0.001     ; 0.623      ;
; 0.479  ; LCD_Display:comb_217|state.HOLD                 ; LCD_Display:comb_217|LCD_EN                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.631      ;
; 0.480  ; LCD_Display:comb_217|state.DROP_LCD_EN          ; LCD_Display:comb_217|LCD_EN                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.632      ;
; 0.481  ; LCD_Display:comb_217|state.HOLD                 ; LCD_Display:comb_217|next_command.MODE_SET      ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.633      ;
; 0.485  ; clk_div:comb_5|count_1Mhz[3]                    ; clk_div:comb_5|clock_1Mhz_int                   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.637      ;
; 0.486  ; LCD_Display:comb_217|state.HOLD                 ; LCD_Display:comb_217|state.DROP_LCD_EN          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.638      ;
; 0.486  ; LCD_Display:comb_217|state.HOLD                 ; LCD_Display:comb_217|state.MODE_SET             ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.638      ;
; 0.489  ; LCD_Display:comb_217|state.HOLD                 ; LCD_Display:comb_217|state.RETURN_HOME          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.641      ;
; 0.490  ; LCD_Display:comb_217|state.HOLD                 ; LCD_Display:comb_217|state.Print_String         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.642      ;
; 0.495  ; LCD_Display:comb_217|CLK_COUNT_400HZ[10]        ; LCD_Display:comb_217|CLK_COUNT_400HZ[11]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.647      ;
; 0.496  ; LCD_Display:comb_217|CLK_COUNT_400HZ[3]         ; LCD_Display:comb_217|CLK_COUNT_400HZ[4]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.648      ;
; 0.498  ; LCD_Display:comb_217|CLK_COUNT_400HZ[5]         ; LCD_Display:comb_217|CLK_COUNT_400HZ[6]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.650      ;
; 0.501  ; LCD_Display:comb_217|CLK_COUNT_400HZ[7]         ; LCD_Display:comb_217|CLK_COUNT_400HZ[8]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.653      ;
; 0.501  ; LCD_Display:comb_217|CLK_COUNT_400HZ[8]         ; LCD_Display:comb_217|CLK_COUNT_400HZ[9]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.653      ;
; 0.501  ; LCD_Display:comb_217|CLK_COUNT_400HZ[11]        ; LCD_Display:comb_217|CLK_COUNT_400HZ[12]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.653      ;
+--------+-------------------------------------------------+-------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:comb_5|clock_100Khz_reg'                                                                                                                                   ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:comb_5|count_10Khz[0]  ; clk_div:comb_5|count_10Khz[0]  ; clk_div:comb_5|clock_100Khz_reg ; clk_div:comb_5|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_5|count_10Khz[1]  ; clk_div:comb_5|count_10Khz[1]  ; clk_div:comb_5|clock_100Khz_reg ; clk_div:comb_5|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_5|count_10Khz[2]  ; clk_div:comb_5|count_10Khz[2]  ; clk_div:comb_5|clock_100Khz_reg ; clk_div:comb_5|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_5|clock_10Khz_int ; clk_div:comb_5|clock_10Khz_int ; clk_div:comb_5|clock_100Khz_reg ; clk_div:comb_5|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.254 ; clk_div:comb_5|count_10Khz[1]  ; clk_div:comb_5|count_10Khz[0]  ; clk_div:comb_5|clock_100Khz_reg ; clk_div:comb_5|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.406      ;
; 0.254 ; clk_div:comb_5|count_10Khz[0]  ; clk_div:comb_5|count_10Khz[1]  ; clk_div:comb_5|clock_100Khz_reg ; clk_div:comb_5|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.406      ;
; 0.255 ; clk_div:comb_5|count_10Khz[1]  ; clk_div:comb_5|count_10Khz[2]  ; clk_div:comb_5|clock_100Khz_reg ; clk_div:comb_5|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.407      ;
; 0.255 ; clk_div:comb_5|count_10Khz[2]  ; clk_div:comb_5|clock_10Khz_int ; clk_div:comb_5|clock_100Khz_reg ; clk_div:comb_5|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.407      ;
; 0.371 ; clk_div:comb_5|count_10Khz[2]  ; clk_div:comb_5|count_10Khz[0]  ; clk_div:comb_5|clock_100Khz_reg ; clk_div:comb_5|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.523      ;
; 0.373 ; clk_div:comb_5|count_10Khz[0]  ; clk_div:comb_5|count_10Khz[2]  ; clk_div:comb_5|clock_100Khz_reg ; clk_div:comb_5|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; clk_div:comb_5|count_10Khz[1]  ; clk_div:comb_5|clock_10Khz_int ; clk_div:comb_5|clock_100Khz_reg ; clk_div:comb_5|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.526      ;
; 0.448 ; clk_div:comb_5|count_10Khz[0]  ; clk_div:comb_5|clock_10Khz_int ; clk_div:comb_5|clock_100Khz_reg ; clk_div:comb_5|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.600      ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:comb_5|clock_100hz_reg'                                                                                                                                ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:comb_5|count_10hz[0]  ; clk_div:comb_5|count_10hz[0]  ; clk_div:comb_5|clock_100hz_reg ; clk_div:comb_5|clock_100hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_5|count_10hz[1]  ; clk_div:comb_5|count_10hz[1]  ; clk_div:comb_5|clock_100hz_reg ; clk_div:comb_5|clock_100hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_5|count_10hz[2]  ; clk_div:comb_5|count_10hz[2]  ; clk_div:comb_5|clock_100hz_reg ; clk_div:comb_5|clock_100hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_5|clock_10Hz_int ; clk_div:comb_5|clock_10Hz_int ; clk_div:comb_5|clock_100hz_reg ; clk_div:comb_5|clock_100hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.248 ; clk_div:comb_5|count_10hz[2]  ; clk_div:comb_5|clock_10Hz_int ; clk_div:comb_5|clock_100hz_reg ; clk_div:comb_5|clock_100hz_reg ; 0.000        ; 0.000      ; 0.400      ;
; 0.250 ; clk_div:comb_5|count_10hz[1]  ; clk_div:comb_5|count_10hz[2]  ; clk_div:comb_5|clock_100hz_reg ; clk_div:comb_5|clock_100hz_reg ; 0.000        ; 0.000      ; 0.402      ;
; 0.251 ; clk_div:comb_5|count_10hz[1]  ; clk_div:comb_5|count_10hz[0]  ; clk_div:comb_5|clock_100hz_reg ; clk_div:comb_5|clock_100hz_reg ; 0.000        ; 0.000      ; 0.403      ;
; 0.319 ; clk_div:comb_5|count_10hz[0]  ; clk_div:comb_5|count_10hz[1]  ; clk_div:comb_5|clock_100hz_reg ; clk_div:comb_5|clock_100hz_reg ; 0.000        ; 0.000      ; 0.471      ;
; 0.366 ; clk_div:comb_5|count_10hz[2]  ; clk_div:comb_5|count_10hz[0]  ; clk_div:comb_5|clock_100hz_reg ; clk_div:comb_5|clock_100hz_reg ; 0.000        ; 0.000      ; 0.518      ;
; 0.369 ; clk_div:comb_5|count_10hz[1]  ; clk_div:comb_5|clock_10Hz_int ; clk_div:comb_5|clock_100hz_reg ; clk_div:comb_5|clock_100hz_reg ; 0.000        ; 0.000      ; 0.521      ;
; 0.371 ; clk_div:comb_5|count_10hz[0]  ; clk_div:comb_5|clock_10Hz_int ; clk_div:comb_5|clock_100hz_reg ; clk_div:comb_5|clock_100hz_reg ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; clk_div:comb_5|count_10hz[0]  ; clk_div:comb_5|count_10hz[2]  ; clk_div:comb_5|clock_100hz_reg ; clk_div:comb_5|clock_100hz_reg ; 0.000        ; 0.000      ; 0.524      ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:comb_5|clock_10Hz_reg'                                                                                                                             ;
+-------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:comb_5|count_1hz[1]  ; clk_div:comb_5|count_1hz[1]  ; clk_div:comb_5|clock_10Hz_reg ; clk_div:comb_5|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_5|count_1hz[0]  ; clk_div:comb_5|count_1hz[0]  ; clk_div:comb_5|clock_10Hz_reg ; clk_div:comb_5|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_5|count_1hz[2]  ; clk_div:comb_5|count_1hz[2]  ; clk_div:comb_5|clock_10Hz_reg ; clk_div:comb_5|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_5|clock_1Hz_int ; clk_div:comb_5|clock_1Hz_int ; clk_div:comb_5|clock_10Hz_reg ; clk_div:comb_5|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.245 ; clk_div:comb_5|count_1hz[1]  ; clk_div:comb_5|count_1hz[0]  ; clk_div:comb_5|clock_10Hz_reg ; clk_div:comb_5|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.397      ;
; 0.248 ; clk_div:comb_5|count_1hz[2]  ; clk_div:comb_5|clock_1Hz_int ; clk_div:comb_5|clock_10Hz_reg ; clk_div:comb_5|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.400      ;
; 0.250 ; clk_div:comb_5|count_1hz[0]  ; clk_div:comb_5|count_1hz[1]  ; clk_div:comb_5|clock_10Hz_reg ; clk_div:comb_5|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.402      ;
; 0.250 ; clk_div:comb_5|count_1hz[0]  ; clk_div:comb_5|count_1hz[2]  ; clk_div:comb_5|clock_10Hz_reg ; clk_div:comb_5|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.402      ;
; 0.366 ; clk_div:comb_5|count_1hz[2]  ; clk_div:comb_5|count_1hz[0]  ; clk_div:comb_5|clock_10Hz_reg ; clk_div:comb_5|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.518      ;
; 0.369 ; clk_div:comb_5|count_1hz[0]  ; clk_div:comb_5|clock_1Hz_int ; clk_div:comb_5|clock_10Hz_reg ; clk_div:comb_5|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.521      ;
; 0.375 ; clk_div:comb_5|count_1hz[1]  ; clk_div:comb_5|count_1hz[2]  ; clk_div:comb_5|clock_10Hz_reg ; clk_div:comb_5|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; clk_div:comb_5|count_1hz[1]  ; clk_div:comb_5|clock_1Hz_int ; clk_div:comb_5|clock_10Hz_reg ; clk_div:comb_5|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.528      ;
+-------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:comb_5|clock_10Khz_reg'                                                                                                                                ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:comb_5|count_1Khz[1]  ; clk_div:comb_5|count_1Khz[1]  ; clk_div:comb_5|clock_10Khz_reg ; clk_div:comb_5|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_5|count_1Khz[2]  ; clk_div:comb_5|count_1Khz[2]  ; clk_div:comb_5|clock_10Khz_reg ; clk_div:comb_5|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_5|count_1Khz[0]  ; clk_div:comb_5|count_1Khz[0]  ; clk_div:comb_5|clock_10Khz_reg ; clk_div:comb_5|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_5|clock_1Khz_int ; clk_div:comb_5|clock_1Khz_int ; clk_div:comb_5|clock_10Khz_reg ; clk_div:comb_5|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.247 ; clk_div:comb_5|count_1Khz[0]  ; clk_div:comb_5|count_1Khz[1]  ; clk_div:comb_5|clock_10Khz_reg ; clk_div:comb_5|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; clk_div:comb_5|count_1Khz[1]  ; clk_div:comb_5|count_1Khz[2]  ; clk_div:comb_5|clock_10Khz_reg ; clk_div:comb_5|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.399      ;
; 0.249 ; clk_div:comb_5|count_1Khz[1]  ; clk_div:comb_5|count_1Khz[0]  ; clk_div:comb_5|clock_10Khz_reg ; clk_div:comb_5|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.401      ;
; 0.249 ; clk_div:comb_5|count_1Khz[0]  ; clk_div:comb_5|clock_1Khz_int ; clk_div:comb_5|clock_10Khz_reg ; clk_div:comb_5|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.401      ;
; 0.358 ; clk_div:comb_5|count_1Khz[2]  ; clk_div:comb_5|clock_1Khz_int ; clk_div:comb_5|clock_10Khz_reg ; clk_div:comb_5|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.510      ;
; 0.361 ; clk_div:comb_5|count_1Khz[2]  ; clk_div:comb_5|count_1Khz[0]  ; clk_div:comb_5|clock_10Khz_reg ; clk_div:comb_5|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.513      ;
; 0.367 ; clk_div:comb_5|count_1Khz[0]  ; clk_div:comb_5|count_1Khz[2]  ; clk_div:comb_5|clock_10Khz_reg ; clk_div:comb_5|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.519      ;
; 0.376 ; clk_div:comb_5|count_1Khz[1]  ; clk_div:comb_5|clock_1Khz_int ; clk_div:comb_5|clock_10Khz_reg ; clk_div:comb_5|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.528      ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:comb_5|clock_1Khz_reg'                                                                                                                                 ;
+-------+--------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:comb_5|count_100hz[2]  ; clk_div:comb_5|count_100hz[2]  ; clk_div:comb_5|clock_1Khz_reg ; clk_div:comb_5|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_5|count_100hz[0]  ; clk_div:comb_5|count_100hz[0]  ; clk_div:comb_5|clock_1Khz_reg ; clk_div:comb_5|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_5|count_100hz[1]  ; clk_div:comb_5|count_100hz[1]  ; clk_div:comb_5|clock_1Khz_reg ; clk_div:comb_5|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_5|clock_100hz_int ; clk_div:comb_5|clock_100hz_int ; clk_div:comb_5|clock_1Khz_reg ; clk_div:comb_5|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.252 ; clk_div:comb_5|count_100hz[1]  ; clk_div:comb_5|count_100hz[0]  ; clk_div:comb_5|clock_1Khz_reg ; clk_div:comb_5|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.404      ;
; 0.253 ; clk_div:comb_5|count_100hz[1]  ; clk_div:comb_5|count_100hz[2]  ; clk_div:comb_5|clock_1Khz_reg ; clk_div:comb_5|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.405      ;
; 0.253 ; clk_div:comb_5|count_100hz[0]  ; clk_div:comb_5|count_100hz[1]  ; clk_div:comb_5|clock_1Khz_reg ; clk_div:comb_5|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.405      ;
; 0.254 ; clk_div:comb_5|count_100hz[1]  ; clk_div:comb_5|clock_100hz_int ; clk_div:comb_5|clock_1Khz_reg ; clk_div:comb_5|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.406      ;
; 0.358 ; clk_div:comb_5|count_100hz[2]  ; clk_div:comb_5|clock_100hz_int ; clk_div:comb_5|clock_1Khz_reg ; clk_div:comb_5|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; clk_div:comb_5|count_100hz[2]  ; clk_div:comb_5|count_100hz[0]  ; clk_div:comb_5|clock_1Khz_reg ; clk_div:comb_5|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.511      ;
; 0.383 ; clk_div:comb_5|count_100hz[0]  ; clk_div:comb_5|count_100hz[2]  ; clk_div:comb_5|clock_1Khz_reg ; clk_div:comb_5|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.535      ;
; 0.384 ; clk_div:comb_5|count_100hz[0]  ; clk_div:comb_5|clock_100hz_int ; clk_div:comb_5|clock_1Khz_reg ; clk_div:comb_5|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.536      ;
+-------+--------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:comb_5|clock_1Mhz_reg'                                                                                                                                   ;
+-------+---------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:comb_5|count_100Khz[1]  ; clk_div:comb_5|count_100Khz[1]  ; clk_div:comb_5|clock_1Mhz_reg ; clk_div:comb_5|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_5|count_100Khz[0]  ; clk_div:comb_5|count_100Khz[0]  ; clk_div:comb_5|clock_1Mhz_reg ; clk_div:comb_5|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_5|count_100Khz[2]  ; clk_div:comb_5|count_100Khz[2]  ; clk_div:comb_5|clock_1Mhz_reg ; clk_div:comb_5|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_5|clock_100Khz_int ; clk_div:comb_5|clock_100Khz_int ; clk_div:comb_5|clock_1Mhz_reg ; clk_div:comb_5|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.241 ; clk_div:comb_5|count_100Khz[2]  ; clk_div:comb_5|clock_100Khz_int ; clk_div:comb_5|clock_1Mhz_reg ; clk_div:comb_5|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.393      ;
; 0.248 ; clk_div:comb_5|count_100Khz[0]  ; clk_div:comb_5|count_100Khz[1]  ; clk_div:comb_5|clock_1Mhz_reg ; clk_div:comb_5|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.400      ;
; 0.248 ; clk_div:comb_5|count_100Khz[0]  ; clk_div:comb_5|count_100Khz[2]  ; clk_div:comb_5|clock_1Mhz_reg ; clk_div:comb_5|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.400      ;
; 0.319 ; clk_div:comb_5|count_100Khz[1]  ; clk_div:comb_5|count_100Khz[0]  ; clk_div:comb_5|clock_1Mhz_reg ; clk_div:comb_5|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.471      ;
; 0.359 ; clk_div:comb_5|count_100Khz[2]  ; clk_div:comb_5|count_100Khz[0]  ; clk_div:comb_5|clock_1Mhz_reg ; clk_div:comb_5|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.511      ;
; 0.365 ; clk_div:comb_5|count_100Khz[0]  ; clk_div:comb_5|clock_100Khz_int ; clk_div:comb_5|clock_1Mhz_reg ; clk_div:comb_5|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.517      ;
; 0.371 ; clk_div:comb_5|count_100Khz[1]  ; clk_div:comb_5|count_100Khz[2]  ; clk_div:comb_5|clock_1Mhz_reg ; clk_div:comb_5|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; clk_div:comb_5|count_100Khz[1]  ; clk_div:comb_5|clock_100Khz_int ; clk_div:comb_5|clock_1Mhz_reg ; clk_div:comb_5|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.524      ;
+-------+---------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'KEY[1]'                                                                                                                                                              ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                              ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[0]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[0]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[10]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[10]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[11]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[11]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[12]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[12]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[13]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[13]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[14]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[14]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[15]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[15]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[16]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[16]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[17]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[17]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[18]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[18]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[19]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[19]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[1]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[1]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[20]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[20]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[21]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[21]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[22]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[22]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[23]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[23]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[24]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[24]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[25]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[25]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[26]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[26]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[27]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[27]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[28]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[28]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[29]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[29]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[2]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[2]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[30]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[30]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[31]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[31]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[3]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[3]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[4]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[4]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[5]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[5]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[6]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[6]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[7]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[7]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[8]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[8]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[9]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[9]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_213|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg8  ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                                          ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                          ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|CHAR_COUNT[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|CHAR_COUNT[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|CHAR_COUNT[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|CHAR_COUNT[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|CHAR_COUNT[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|CHAR_COUNT[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|CHAR_COUNT[3]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|CHAR_COUNT[3]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|CHAR_COUNT[4]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|CHAR_COUNT[4]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|CLK_400HZ_Enable           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|CLK_400HZ_Enable           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|CLK_COUNT_400HZ[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|CLK_COUNT_400HZ[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|CLK_COUNT_400HZ[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|CLK_COUNT_400HZ[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|CLK_COUNT_400HZ[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|CLK_COUNT_400HZ[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|CLK_COUNT_400HZ[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|CLK_COUNT_400HZ[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|CLK_COUNT_400HZ[13]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|CLK_COUNT_400HZ[13]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|CLK_COUNT_400HZ[14]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|CLK_COUNT_400HZ[14]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|CLK_COUNT_400HZ[15]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|CLK_COUNT_400HZ[15]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|CLK_COUNT_400HZ[16]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|CLK_COUNT_400HZ[16]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|CLK_COUNT_400HZ[17]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|CLK_COUNT_400HZ[17]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|CLK_COUNT_400HZ[18]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|CLK_COUNT_400HZ[18]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|CLK_COUNT_400HZ[19]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|CLK_COUNT_400HZ[19]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|CLK_COUNT_400HZ[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|CLK_COUNT_400HZ[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|CLK_COUNT_400HZ[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|CLK_COUNT_400HZ[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|CLK_COUNT_400HZ[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|CLK_COUNT_400HZ[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|CLK_COUNT_400HZ[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|CLK_COUNT_400HZ[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|CLK_COUNT_400HZ[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|CLK_COUNT_400HZ[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|CLK_COUNT_400HZ[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|CLK_COUNT_400HZ[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|CLK_COUNT_400HZ[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|CLK_COUNT_400HZ[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|CLK_COUNT_400HZ[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|CLK_COUNT_400HZ[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|CLK_COUNT_400HZ[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|CLK_COUNT_400HZ[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|DATA_BUS_VALUE[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|DATA_BUS_VALUE[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|DATA_BUS_VALUE[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|DATA_BUS_VALUE[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|DATA_BUS_VALUE[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|DATA_BUS_VALUE[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|DATA_BUS_VALUE[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|DATA_BUS_VALUE[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|DATA_BUS_VALUE[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|DATA_BUS_VALUE[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|DATA_BUS_VALUE[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|DATA_BUS_VALUE[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|DATA_BUS_VALUE[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|DATA_BUS_VALUE[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|DATA_BUS_VALUE[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|DATA_BUS_VALUE[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|LCD_EN                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|LCD_EN                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|LCD_RS                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|LCD_RS                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|next_command.DISPLAY_CLEAR ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|next_command.DISPLAY_CLEAR ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|next_command.DISPLAY_OFF   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|next_command.DISPLAY_OFF   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|next_command.DISPLAY_ON    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|next_command.DISPLAY_ON    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|next_command.FUNC_SET      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|next_command.FUNC_SET      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|next_command.LINE2         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|next_command.LINE2         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|next_command.MODE_SET      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|next_command.MODE_SET      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|next_command.Print_String  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|next_command.Print_String  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|next_command.RESET2        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|next_command.RESET2        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|next_command.RESET3        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|next_command.RESET3        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|next_command.RETURN_HOME   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|next_command.RETURN_HOME   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|state.DISPLAY_CLEAR        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|state.DISPLAY_CLEAR        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|state.DISPLAY_OFF          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|state.DISPLAY_OFF          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|state.DISPLAY_ON           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|state.DISPLAY_ON           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_217|state.DROP_LCD_EN          ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:comb_5|clock_100Khz_reg'                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_5|clock_100Khz_reg ; Rise       ; clk_div:comb_5|clock_10Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_5|clock_100Khz_reg ; Rise       ; clk_div:comb_5|clock_10Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_5|clock_100Khz_reg ; Rise       ; clk_div:comb_5|count_10Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_5|clock_100Khz_reg ; Rise       ; clk_div:comb_5|count_10Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_5|clock_100Khz_reg ; Rise       ; clk_div:comb_5|count_10Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_5|clock_100Khz_reg ; Rise       ; clk_div:comb_5|count_10Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_5|clock_100Khz_reg ; Rise       ; clk_div:comb_5|count_10Khz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_5|clock_100Khz_reg ; Rise       ; clk_div:comb_5|count_10Khz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_100Khz_reg ; Rise       ; comb_5|clock_100Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_100Khz_reg ; Rise       ; comb_5|clock_100Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_100Khz_reg ; Rise       ; comb_5|clock_100Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_100Khz_reg ; Rise       ; comb_5|clock_100Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_100Khz_reg ; Rise       ; comb_5|clock_100Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_100Khz_reg ; Rise       ; comb_5|clock_100Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_100Khz_reg ; Rise       ; comb_5|clock_10Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_100Khz_reg ; Rise       ; comb_5|clock_10Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_100Khz_reg ; Rise       ; comb_5|count_10Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_100Khz_reg ; Rise       ; comb_5|count_10Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_100Khz_reg ; Rise       ; comb_5|count_10Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_100Khz_reg ; Rise       ; comb_5|count_10Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_100Khz_reg ; Rise       ; comb_5|count_10Khz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_100Khz_reg ; Rise       ; comb_5|count_10Khz[2]|clk                ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:comb_5|clock_100hz_reg'                                                                                  ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_5|clock_100hz_reg ; Rise       ; clk_div:comb_5|clock_10Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_5|clock_100hz_reg ; Rise       ; clk_div:comb_5|clock_10Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_5|clock_100hz_reg ; Rise       ; clk_div:comb_5|count_10hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_5|clock_100hz_reg ; Rise       ; clk_div:comb_5|count_10hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_5|clock_100hz_reg ; Rise       ; clk_div:comb_5|count_10hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_5|clock_100hz_reg ; Rise       ; clk_div:comb_5|count_10hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_5|clock_100hz_reg ; Rise       ; clk_div:comb_5|count_10hz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_5|clock_100hz_reg ; Rise       ; clk_div:comb_5|count_10hz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_100hz_reg ; Rise       ; comb_5|clock_100hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_100hz_reg ; Rise       ; comb_5|clock_100hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_100hz_reg ; Rise       ; comb_5|clock_100hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_100hz_reg ; Rise       ; comb_5|clock_100hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_100hz_reg ; Rise       ; comb_5|clock_100hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_100hz_reg ; Rise       ; comb_5|clock_100hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_100hz_reg ; Rise       ; comb_5|clock_10Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_100hz_reg ; Rise       ; comb_5|clock_10Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_100hz_reg ; Rise       ; comb_5|count_10hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_100hz_reg ; Rise       ; comb_5|count_10hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_100hz_reg ; Rise       ; comb_5|count_10hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_100hz_reg ; Rise       ; comb_5|count_10hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_100hz_reg ; Rise       ; comb_5|count_10hz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_100hz_reg ; Rise       ; comb_5|count_10hz[2]|clk                ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:comb_5|clock_10Hz_reg'                                                                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_5|clock_10Hz_reg ; Rise       ; clk_div:comb_5|clock_1Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_5|clock_10Hz_reg ; Rise       ; clk_div:comb_5|clock_1Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_5|clock_10Hz_reg ; Rise       ; clk_div:comb_5|count_1hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_5|clock_10Hz_reg ; Rise       ; clk_div:comb_5|count_1hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_5|clock_10Hz_reg ; Rise       ; clk_div:comb_5|count_1hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_5|clock_10Hz_reg ; Rise       ; clk_div:comb_5|count_1hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_5|clock_10Hz_reg ; Rise       ; clk_div:comb_5|count_1hz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_5|clock_10Hz_reg ; Rise       ; clk_div:comb_5|count_1hz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_10Hz_reg ; Rise       ; comb_5|clock_10Hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_10Hz_reg ; Rise       ; comb_5|clock_10Hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_10Hz_reg ; Rise       ; comb_5|clock_10Hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_10Hz_reg ; Rise       ; comb_5|clock_10Hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_10Hz_reg ; Rise       ; comb_5|clock_10Hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_10Hz_reg ; Rise       ; comb_5|clock_10Hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_10Hz_reg ; Rise       ; comb_5|clock_1Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_10Hz_reg ; Rise       ; comb_5|clock_1Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_10Hz_reg ; Rise       ; comb_5|count_1hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_10Hz_reg ; Rise       ; comb_5|count_1hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_10Hz_reg ; Rise       ; comb_5|count_1hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_10Hz_reg ; Rise       ; comb_5|count_1hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_10Hz_reg ; Rise       ; comb_5|count_1hz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_10Hz_reg ; Rise       ; comb_5|count_1hz[2]|clk                ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:comb_5|clock_10Khz_reg'                                                                                  ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_5|clock_10Khz_reg ; Rise       ; clk_div:comb_5|clock_1Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_5|clock_10Khz_reg ; Rise       ; clk_div:comb_5|clock_1Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_5|clock_10Khz_reg ; Rise       ; clk_div:comb_5|count_1Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_5|clock_10Khz_reg ; Rise       ; clk_div:comb_5|count_1Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_5|clock_10Khz_reg ; Rise       ; clk_div:comb_5|count_1Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_5|clock_10Khz_reg ; Rise       ; clk_div:comb_5|count_1Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_5|clock_10Khz_reg ; Rise       ; clk_div:comb_5|count_1Khz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_5|clock_10Khz_reg ; Rise       ; clk_div:comb_5|count_1Khz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_10Khz_reg ; Rise       ; comb_5|clock_10Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_10Khz_reg ; Rise       ; comb_5|clock_10Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_10Khz_reg ; Rise       ; comb_5|clock_10Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_10Khz_reg ; Rise       ; comb_5|clock_10Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_10Khz_reg ; Rise       ; comb_5|clock_10Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_10Khz_reg ; Rise       ; comb_5|clock_10Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_10Khz_reg ; Rise       ; comb_5|clock_1Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_10Khz_reg ; Rise       ; comb_5|clock_1Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_10Khz_reg ; Rise       ; comb_5|count_1Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_10Khz_reg ; Rise       ; comb_5|count_1Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_10Khz_reg ; Rise       ; comb_5|count_1Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_10Khz_reg ; Rise       ; comb_5|count_1Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_10Khz_reg ; Rise       ; comb_5|count_1Khz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_10Khz_reg ; Rise       ; comb_5|count_1Khz[2]|clk                ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:comb_5|clock_1Khz_reg'                                                                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_5|clock_1Khz_reg ; Rise       ; clk_div:comb_5|clock_100hz_int         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_5|clock_1Khz_reg ; Rise       ; clk_div:comb_5|clock_100hz_int         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_5|clock_1Khz_reg ; Rise       ; clk_div:comb_5|count_100hz[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_5|clock_1Khz_reg ; Rise       ; clk_div:comb_5|count_100hz[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_5|clock_1Khz_reg ; Rise       ; clk_div:comb_5|count_100hz[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_5|clock_1Khz_reg ; Rise       ; clk_div:comb_5|count_100hz[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_5|clock_1Khz_reg ; Rise       ; clk_div:comb_5|count_100hz[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_5|clock_1Khz_reg ; Rise       ; clk_div:comb_5|count_100hz[2]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_1Khz_reg ; Rise       ; comb_5|clock_100hz_int|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_1Khz_reg ; Rise       ; comb_5|clock_100hz_int|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_1Khz_reg ; Rise       ; comb_5|clock_1Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_1Khz_reg ; Rise       ; comb_5|clock_1Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_1Khz_reg ; Rise       ; comb_5|clock_1Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_1Khz_reg ; Rise       ; comb_5|clock_1Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_1Khz_reg ; Rise       ; comb_5|clock_1Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_1Khz_reg ; Rise       ; comb_5|clock_1Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_1Khz_reg ; Rise       ; comb_5|count_100hz[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_1Khz_reg ; Rise       ; comb_5|count_100hz[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_1Khz_reg ; Rise       ; comb_5|count_100hz[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_1Khz_reg ; Rise       ; comb_5|count_100hz[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_1Khz_reg ; Rise       ; comb_5|count_100hz[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_1Khz_reg ; Rise       ; comb_5|count_100hz[2]|clk              ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:comb_5|clock_1Mhz_reg'                                                                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_5|clock_1Mhz_reg ; Rise       ; clk_div:comb_5|clock_100Khz_int        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_5|clock_1Mhz_reg ; Rise       ; clk_div:comb_5|clock_100Khz_int        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_5|clock_1Mhz_reg ; Rise       ; clk_div:comb_5|count_100Khz[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_5|clock_1Mhz_reg ; Rise       ; clk_div:comb_5|count_100Khz[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_5|clock_1Mhz_reg ; Rise       ; clk_div:comb_5|count_100Khz[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_5|clock_1Mhz_reg ; Rise       ; clk_div:comb_5|count_100Khz[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_5|clock_1Mhz_reg ; Rise       ; clk_div:comb_5|count_100Khz[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_5|clock_1Mhz_reg ; Rise       ; clk_div:comb_5|count_100Khz[2]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_1Mhz_reg ; Rise       ; comb_5|clock_100Khz_int|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_1Mhz_reg ; Rise       ; comb_5|clock_100Khz_int|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_1Mhz_reg ; Rise       ; comb_5|clock_1Mhz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_1Mhz_reg ; Rise       ; comb_5|clock_1Mhz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_1Mhz_reg ; Rise       ; comb_5|clock_1Mhz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_1Mhz_reg ; Rise       ; comb_5|clock_1Mhz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_1Mhz_reg ; Rise       ; comb_5|clock_1Mhz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_1Mhz_reg ; Rise       ; comb_5|clock_1Mhz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_1Mhz_reg ; Rise       ; comb_5|count_100Khz[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_1Mhz_reg ; Rise       ; comb_5|count_100Khz[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_1Mhz_reg ; Rise       ; comb_5|count_100Khz[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_1Mhz_reg ; Rise       ; comb_5|count_100Khz[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_1Mhz_reg ; Rise       ; comb_5|count_100Khz[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_1Mhz_reg ; Rise       ; comb_5|count_100Khz[2]|clk             ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; KEY[1]     ; 2.987  ; 2.987  ; Rise       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; 2.987  ; 2.987  ; Rise       ; KEY[1]          ;
;  KEY[1]   ; KEY[1]     ; -0.377 ; -0.377 ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 2.257  ; 2.257  ; Rise       ; KEY[1]          ;
;  SW[0]    ; KEY[1]     ; -1.558 ; -1.558 ; Rise       ; KEY[1]          ;
;  SW[1]    ; KEY[1]     ; -1.483 ; -1.483 ; Rise       ; KEY[1]          ;
;  SW[2]    ; KEY[1]     ; -0.898 ; -0.898 ; Rise       ; KEY[1]          ;
;  SW[3]    ; KEY[1]     ; -1.665 ; -1.665 ; Rise       ; KEY[1]          ;
;  SW[4]    ; KEY[1]     ; -1.439 ; -1.439 ; Rise       ; KEY[1]          ;
;  SW[5]    ; KEY[1]     ; -1.653 ; -1.653 ; Rise       ; KEY[1]          ;
;  SW[6]    ; KEY[1]     ; -1.639 ; -1.639 ; Rise       ; KEY[1]          ;
;  SW[7]    ; KEY[1]     ; -1.758 ; -1.758 ; Rise       ; KEY[1]          ;
;  SW[8]    ; KEY[1]     ; -1.903 ; -1.903 ; Rise       ; KEY[1]          ;
;  SW[9]    ; KEY[1]     ; -1.883 ; -1.883 ; Rise       ; KEY[1]          ;
;  SW[10]   ; KEY[1]     ; -1.943 ; -1.943 ; Rise       ; KEY[1]          ;
;  SW[11]   ; KEY[1]     ; -1.996 ; -1.996 ; Rise       ; KEY[1]          ;
;  SW[12]   ; KEY[1]     ; -2.021 ; -2.021 ; Rise       ; KEY[1]          ;
;  SW[13]   ; KEY[1]     ; 0.711  ; 0.711  ; Rise       ; KEY[1]          ;
;  SW[14]   ; KEY[1]     ; 0.697  ; 0.697  ; Rise       ; KEY[1]          ;
;  SW[15]   ; KEY[1]     ; 1.692  ; 1.692  ; Rise       ; KEY[1]          ;
;  SW[16]   ; KEY[1]     ; 1.644  ; 1.644  ; Rise       ; KEY[1]          ;
;  SW[17]   ; KEY[1]     ; 2.257  ; 2.257  ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 0.331  ; 0.331  ; Fall       ; KEY[1]          ;
;  SW[0]    ; KEY[1]     ; 0.288  ; 0.288  ; Fall       ; KEY[1]          ;
;  SW[1]    ; KEY[1]     ; 0.282  ; 0.282  ; Fall       ; KEY[1]          ;
;  SW[2]    ; KEY[1]     ; 0.331  ; 0.331  ; Fall       ; KEY[1]          ;
;  SW[3]    ; KEY[1]     ; 0.201  ; 0.201  ; Fall       ; KEY[1]          ;
;  SW[4]    ; KEY[1]     ; -1.290 ; -1.290 ; Fall       ; KEY[1]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; KEY[1]     ; 0.543  ; 0.543  ; Rise       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; -0.802 ; -0.802 ; Rise       ; KEY[1]          ;
;  KEY[1]   ; KEY[1]     ; 0.543  ; 0.543  ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 2.141  ; 2.141  ; Rise       ; KEY[1]          ;
;  SW[0]    ; KEY[1]     ; 1.678  ; 1.678  ; Rise       ; KEY[1]          ;
;  SW[1]    ; KEY[1]     ; 1.603  ; 1.603  ; Rise       ; KEY[1]          ;
;  SW[2]    ; KEY[1]     ; 1.018  ; 1.018  ; Rise       ; KEY[1]          ;
;  SW[3]    ; KEY[1]     ; 1.785  ; 1.785  ; Rise       ; KEY[1]          ;
;  SW[4]    ; KEY[1]     ; 1.559  ; 1.559  ; Rise       ; KEY[1]          ;
;  SW[5]    ; KEY[1]     ; 1.773  ; 1.773  ; Rise       ; KEY[1]          ;
;  SW[6]    ; KEY[1]     ; 1.759  ; 1.759  ; Rise       ; KEY[1]          ;
;  SW[7]    ; KEY[1]     ; 1.878  ; 1.878  ; Rise       ; KEY[1]          ;
;  SW[8]    ; KEY[1]     ; 2.023  ; 2.023  ; Rise       ; KEY[1]          ;
;  SW[9]    ; KEY[1]     ; 2.003  ; 2.003  ; Rise       ; KEY[1]          ;
;  SW[10]   ; KEY[1]     ; 2.063  ; 2.063  ; Rise       ; KEY[1]          ;
;  SW[11]   ; KEY[1]     ; 2.116  ; 2.116  ; Rise       ; KEY[1]          ;
;  SW[12]   ; KEY[1]     ; 2.141  ; 2.141  ; Rise       ; KEY[1]          ;
;  SW[13]   ; KEY[1]     ; -0.591 ; -0.591 ; Rise       ; KEY[1]          ;
;  SW[14]   ; KEY[1]     ; -0.577 ; -0.577 ; Rise       ; KEY[1]          ;
;  SW[15]   ; KEY[1]     ; -0.691 ; -0.691 ; Rise       ; KEY[1]          ;
;  SW[16]   ; KEY[1]     ; -0.659 ; -0.659 ; Rise       ; KEY[1]          ;
;  SW[17]   ; KEY[1]     ; -2.091 ; -2.091 ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 2.152  ; 2.152  ; Fall       ; KEY[1]          ;
;  SW[0]    ; KEY[1]     ; 1.999  ; 1.999  ; Fall       ; KEY[1]          ;
;  SW[1]    ; KEY[1]     ; 1.966  ; 1.966  ; Fall       ; KEY[1]          ;
;  SW[2]    ; KEY[1]     ; 2.003  ; 2.003  ; Fall       ; KEY[1]          ;
;  SW[3]    ; KEY[1]     ; 1.923  ; 1.923  ; Fall       ; KEY[1]          ;
;  SW[4]    ; KEY[1]     ; 2.152  ; 2.152  ; Fall       ; KEY[1]          ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; LCD_DATA[*]  ; CLOCK_50   ; 4.789 ; 4.789 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0] ; CLOCK_50   ; 4.379 ; 4.379 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1] ; CLOCK_50   ; 4.391 ; 4.391 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2] ; CLOCK_50   ; 4.789 ; 4.789 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3] ; CLOCK_50   ; 4.427 ; 4.427 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4] ; CLOCK_50   ; 4.277 ; 4.277 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5] ; CLOCK_50   ; 4.354 ; 4.354 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6] ; CLOCK_50   ; 4.288 ; 4.288 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7] ; CLOCK_50   ; 4.298 ; 4.298 ; Rise       ; CLOCK_50        ;
; LCD_EN       ; CLOCK_50   ; 4.224 ; 4.224 ; Rise       ; CLOCK_50        ;
; LCD_RS       ; CLOCK_50   ; 4.318 ; 4.318 ; Rise       ; CLOCK_50        ;
; HEX0[*]      ; KEY[1]     ; 6.762 ; 6.762 ; Rise       ; KEY[1]          ;
;  HEX0[0]     ; KEY[1]     ; 6.762 ; 6.762 ; Rise       ; KEY[1]          ;
;  HEX0[1]     ; KEY[1]     ; 6.726 ; 6.726 ; Rise       ; KEY[1]          ;
;  HEX0[2]     ; KEY[1]     ; 6.735 ; 6.735 ; Rise       ; KEY[1]          ;
;  HEX0[3]     ; KEY[1]     ; 6.637 ; 6.637 ; Rise       ; KEY[1]          ;
;  HEX0[4]     ; KEY[1]     ; 6.640 ; 6.640 ; Rise       ; KEY[1]          ;
;  HEX0[5]     ; KEY[1]     ; 6.619 ; 6.619 ; Rise       ; KEY[1]          ;
;  HEX0[6]     ; KEY[1]     ; 6.619 ; 6.619 ; Rise       ; KEY[1]          ;
; HEX1[*]      ; KEY[1]     ; 5.880 ; 5.880 ; Rise       ; KEY[1]          ;
;  HEX1[0]     ; KEY[1]     ; 5.827 ; 5.827 ; Rise       ; KEY[1]          ;
;  HEX1[1]     ; KEY[1]     ; 5.880 ; 5.880 ; Rise       ; KEY[1]          ;
;  HEX1[2]     ; KEY[1]     ; 5.646 ; 5.646 ; Rise       ; KEY[1]          ;
;  HEX1[3]     ; KEY[1]     ; 5.619 ; 5.619 ; Rise       ; KEY[1]          ;
;  HEX1[4]     ; KEY[1]     ; 5.663 ; 5.663 ; Rise       ; KEY[1]          ;
;  HEX1[5]     ; KEY[1]     ; 5.756 ; 5.756 ; Rise       ; KEY[1]          ;
;  HEX1[6]     ; KEY[1]     ; 5.775 ; 5.775 ; Rise       ; KEY[1]          ;
; HEX2[*]      ; KEY[1]     ; 5.937 ; 5.937 ; Rise       ; KEY[1]          ;
;  HEX2[0]     ; KEY[1]     ; 5.937 ; 5.937 ; Rise       ; KEY[1]          ;
;  HEX2[1]     ; KEY[1]     ; 5.764 ; 5.764 ; Rise       ; KEY[1]          ;
;  HEX2[2]     ; KEY[1]     ; 5.830 ; 5.830 ; Rise       ; KEY[1]          ;
;  HEX2[3]     ; KEY[1]     ; 5.810 ; 5.810 ; Rise       ; KEY[1]          ;
;  HEX2[4]     ; KEY[1]     ; 5.883 ; 5.883 ; Rise       ; KEY[1]          ;
;  HEX2[5]     ; KEY[1]     ; 5.937 ; 5.937 ; Rise       ; KEY[1]          ;
;  HEX2[6]     ; KEY[1]     ; 5.907 ; 5.907 ; Rise       ; KEY[1]          ;
; HEX3[*]      ; KEY[1]     ; 5.956 ; 5.956 ; Rise       ; KEY[1]          ;
;  HEX3[0]     ; KEY[1]     ; 5.904 ; 5.904 ; Rise       ; KEY[1]          ;
;  HEX3[1]     ; KEY[1]     ; 5.850 ; 5.850 ; Rise       ; KEY[1]          ;
;  HEX3[2]     ; KEY[1]     ; 5.879 ; 5.879 ; Rise       ; KEY[1]          ;
;  HEX3[3]     ; KEY[1]     ; 5.849 ; 5.849 ; Rise       ; KEY[1]          ;
;  HEX3[4]     ; KEY[1]     ; 5.874 ; 5.874 ; Rise       ; KEY[1]          ;
;  HEX3[5]     ; KEY[1]     ; 5.942 ; 5.942 ; Rise       ; KEY[1]          ;
;  HEX3[6]     ; KEY[1]     ; 5.956 ; 5.956 ; Rise       ; KEY[1]          ;
; HEX4[*]      ; KEY[1]     ; 6.423 ; 6.423 ; Rise       ; KEY[1]          ;
;  HEX4[0]     ; KEY[1]     ; 6.279 ; 6.279 ; Rise       ; KEY[1]          ;
;  HEX4[1]     ; KEY[1]     ; 6.299 ; 6.299 ; Rise       ; KEY[1]          ;
;  HEX4[2]     ; KEY[1]     ; 6.299 ; 6.299 ; Rise       ; KEY[1]          ;
;  HEX4[3]     ; KEY[1]     ; 6.343 ; 6.343 ; Rise       ; KEY[1]          ;
;  HEX4[4]     ; KEY[1]     ; 6.363 ; 6.363 ; Rise       ; KEY[1]          ;
;  HEX4[6]     ; KEY[1]     ; 6.423 ; 6.423 ; Rise       ; KEY[1]          ;
; HEX5[*]      ; KEY[1]     ; 6.450 ; 6.450 ; Rise       ; KEY[1]          ;
;  HEX5[0]     ; KEY[1]     ; 6.450 ; 6.450 ; Rise       ; KEY[1]          ;
;  HEX5[1]     ; KEY[1]     ; 6.414 ; 6.414 ; Rise       ; KEY[1]          ;
;  HEX5[2]     ; KEY[1]     ; 6.288 ; 6.288 ; Rise       ; KEY[1]          ;
;  HEX5[3]     ; KEY[1]     ; 6.315 ; 6.315 ; Rise       ; KEY[1]          ;
;  HEX5[4]     ; KEY[1]     ; 6.291 ; 6.291 ; Rise       ; KEY[1]          ;
;  HEX5[5]     ; KEY[1]     ; 6.293 ; 6.293 ; Rise       ; KEY[1]          ;
;  HEX5[6]     ; KEY[1]     ; 6.307 ; 6.307 ; Rise       ; KEY[1]          ;
; HEX6[*]      ; KEY[1]     ; 6.791 ; 6.791 ; Rise       ; KEY[1]          ;
;  HEX6[0]     ; KEY[1]     ; 6.493 ; 6.493 ; Rise       ; KEY[1]          ;
;  HEX6[1]     ; KEY[1]     ; 6.288 ; 6.288 ; Rise       ; KEY[1]          ;
;  HEX6[2]     ; KEY[1]     ; 6.463 ; 6.463 ; Rise       ; KEY[1]          ;
;  HEX6[3]     ; KEY[1]     ; 6.317 ; 6.317 ; Rise       ; KEY[1]          ;
;  HEX6[4]     ; KEY[1]     ; 6.480 ; 6.480 ; Rise       ; KEY[1]          ;
;  HEX6[5]     ; KEY[1]     ; 6.314 ; 6.314 ; Rise       ; KEY[1]          ;
;  HEX6[6]     ; KEY[1]     ; 6.791 ; 6.791 ; Rise       ; KEY[1]          ;
; HEX7[*]      ; KEY[1]     ; 6.552 ; 6.552 ; Rise       ; KEY[1]          ;
;  HEX7[0]     ; KEY[1]     ; 6.552 ; 6.552 ; Rise       ; KEY[1]          ;
;  HEX7[1]     ; KEY[1]     ; 6.477 ; 6.477 ; Rise       ; KEY[1]          ;
;  HEX7[2]     ; KEY[1]     ; 6.368 ; 6.368 ; Rise       ; KEY[1]          ;
;  HEX7[3]     ; KEY[1]     ; 6.435 ; 6.435 ; Rise       ; KEY[1]          ;
;  HEX7[4]     ; KEY[1]     ; 6.455 ; 6.455 ; Rise       ; KEY[1]          ;
;  HEX7[5]     ; KEY[1]     ; 6.546 ; 6.546 ; Rise       ; KEY[1]          ;
;  HEX7[6]     ; KEY[1]     ; 6.349 ; 6.349 ; Rise       ; KEY[1]          ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; LCD_DATA[*]  ; CLOCK_50   ; 4.277 ; 4.277 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0] ; CLOCK_50   ; 4.379 ; 4.379 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1] ; CLOCK_50   ; 4.391 ; 4.391 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2] ; CLOCK_50   ; 4.789 ; 4.789 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3] ; CLOCK_50   ; 4.427 ; 4.427 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4] ; CLOCK_50   ; 4.277 ; 4.277 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5] ; CLOCK_50   ; 4.354 ; 4.354 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6] ; CLOCK_50   ; 4.288 ; 4.288 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7] ; CLOCK_50   ; 4.298 ; 4.298 ; Rise       ; CLOCK_50        ;
; LCD_EN       ; CLOCK_50   ; 4.224 ; 4.224 ; Rise       ; CLOCK_50        ;
; LCD_RS       ; CLOCK_50   ; 4.318 ; 4.318 ; Rise       ; CLOCK_50        ;
; HEX0[*]      ; KEY[1]     ; 6.456 ; 6.456 ; Rise       ; KEY[1]          ;
;  HEX0[0]     ; KEY[1]     ; 6.588 ; 6.588 ; Rise       ; KEY[1]          ;
;  HEX0[1]     ; KEY[1]     ; 6.550 ; 6.550 ; Rise       ; KEY[1]          ;
;  HEX0[2]     ; KEY[1]     ; 6.559 ; 6.559 ; Rise       ; KEY[1]          ;
;  HEX0[3]     ; KEY[1]     ; 6.466 ; 6.466 ; Rise       ; KEY[1]          ;
;  HEX0[4]     ; KEY[1]     ; 6.464 ; 6.464 ; Rise       ; KEY[1]          ;
;  HEX0[5]     ; KEY[1]     ; 6.456 ; 6.456 ; Rise       ; KEY[1]          ;
;  HEX0[6]     ; KEY[1]     ; 6.456 ; 6.456 ; Rise       ; KEY[1]          ;
; HEX1[*]      ; KEY[1]     ; 5.409 ; 5.409 ; Rise       ; KEY[1]          ;
;  HEX1[0]     ; KEY[1]     ; 5.616 ; 5.616 ; Rise       ; KEY[1]          ;
;  HEX1[1]     ; KEY[1]     ; 5.668 ; 5.668 ; Rise       ; KEY[1]          ;
;  HEX1[2]     ; KEY[1]     ; 5.434 ; 5.434 ; Rise       ; KEY[1]          ;
;  HEX1[3]     ; KEY[1]     ; 5.409 ; 5.409 ; Rise       ; KEY[1]          ;
;  HEX1[4]     ; KEY[1]     ; 5.453 ; 5.453 ; Rise       ; KEY[1]          ;
;  HEX1[5]     ; KEY[1]     ; 5.544 ; 5.544 ; Rise       ; KEY[1]          ;
;  HEX1[6]     ; KEY[1]     ; 5.567 ; 5.567 ; Rise       ; KEY[1]          ;
; HEX2[*]      ; KEY[1]     ; 5.560 ; 5.560 ; Rise       ; KEY[1]          ;
;  HEX2[0]     ; KEY[1]     ; 5.736 ; 5.736 ; Rise       ; KEY[1]          ;
;  HEX2[1]     ; KEY[1]     ; 5.560 ; 5.560 ; Rise       ; KEY[1]          ;
;  HEX2[2]     ; KEY[1]     ; 5.625 ; 5.625 ; Rise       ; KEY[1]          ;
;  HEX2[3]     ; KEY[1]     ; 5.610 ; 5.610 ; Rise       ; KEY[1]          ;
;  HEX2[4]     ; KEY[1]     ; 5.682 ; 5.682 ; Rise       ; KEY[1]          ;
;  HEX2[5]     ; KEY[1]     ; 5.737 ; 5.737 ; Rise       ; KEY[1]          ;
;  HEX2[6]     ; KEY[1]     ; 5.705 ; 5.705 ; Rise       ; KEY[1]          ;
; HEX3[*]      ; KEY[1]     ; 5.596 ; 5.596 ; Rise       ; KEY[1]          ;
;  HEX3[0]     ; KEY[1]     ; 5.645 ; 5.645 ; Rise       ; KEY[1]          ;
;  HEX3[1]     ; KEY[1]     ; 5.596 ; 5.596 ; Rise       ; KEY[1]          ;
;  HEX3[2]     ; KEY[1]     ; 5.623 ; 5.623 ; Rise       ; KEY[1]          ;
;  HEX3[3]     ; KEY[1]     ; 5.598 ; 5.598 ; Rise       ; KEY[1]          ;
;  HEX3[4]     ; KEY[1]     ; 5.619 ; 5.619 ; Rise       ; KEY[1]          ;
;  HEX3[5]     ; KEY[1]     ; 5.693 ; 5.693 ; Rise       ; KEY[1]          ;
;  HEX3[6]     ; KEY[1]     ; 5.704 ; 5.704 ; Rise       ; KEY[1]          ;
; HEX4[*]      ; KEY[1]     ; 6.182 ; 6.182 ; Rise       ; KEY[1]          ;
;  HEX4[0]     ; KEY[1]     ; 6.182 ; 6.182 ; Rise       ; KEY[1]          ;
;  HEX4[1]     ; KEY[1]     ; 6.189 ; 6.189 ; Rise       ; KEY[1]          ;
;  HEX4[2]     ; KEY[1]     ; 6.189 ; 6.189 ; Rise       ; KEY[1]          ;
;  HEX4[3]     ; KEY[1]     ; 6.246 ; 6.246 ; Rise       ; KEY[1]          ;
;  HEX4[4]     ; KEY[1]     ; 6.266 ; 6.266 ; Rise       ; KEY[1]          ;
;  HEX4[6]     ; KEY[1]     ; 6.323 ; 6.323 ; Rise       ; KEY[1]          ;
; HEX5[*]      ; KEY[1]     ; 6.075 ; 6.075 ; Rise       ; KEY[1]          ;
;  HEX5[0]     ; KEY[1]     ; 6.239 ; 6.239 ; Rise       ; KEY[1]          ;
;  HEX5[1]     ; KEY[1]     ; 6.207 ; 6.207 ; Rise       ; KEY[1]          ;
;  HEX5[2]     ; KEY[1]     ; 6.075 ; 6.075 ; Rise       ; KEY[1]          ;
;  HEX5[3]     ; KEY[1]     ; 6.104 ; 6.104 ; Rise       ; KEY[1]          ;
;  HEX5[4]     ; KEY[1]     ; 6.085 ; 6.085 ; Rise       ; KEY[1]          ;
;  HEX5[5]     ; KEY[1]     ; 6.079 ; 6.079 ; Rise       ; KEY[1]          ;
;  HEX5[6]     ; KEY[1]     ; 6.093 ; 6.093 ; Rise       ; KEY[1]          ;
; HEX6[*]      ; KEY[1]     ; 6.033 ; 6.033 ; Rise       ; KEY[1]          ;
;  HEX6[0]     ; KEY[1]     ; 6.230 ; 6.230 ; Rise       ; KEY[1]          ;
;  HEX6[1]     ; KEY[1]     ; 6.033 ; 6.033 ; Rise       ; KEY[1]          ;
;  HEX6[2]     ; KEY[1]     ; 6.207 ; 6.207 ; Rise       ; KEY[1]          ;
;  HEX6[3]     ; KEY[1]     ; 6.061 ; 6.061 ; Rise       ; KEY[1]          ;
;  HEX6[4]     ; KEY[1]     ; 6.224 ; 6.224 ; Rise       ; KEY[1]          ;
;  HEX6[5]     ; KEY[1]     ; 6.047 ; 6.047 ; Rise       ; KEY[1]          ;
;  HEX6[6]     ; KEY[1]     ; 6.532 ; 6.532 ; Rise       ; KEY[1]          ;
; HEX7[*]      ; KEY[1]     ; 6.091 ; 6.091 ; Rise       ; KEY[1]          ;
;  HEX7[0]     ; KEY[1]     ; 6.367 ; 6.367 ; Rise       ; KEY[1]          ;
;  HEX7[1]     ; KEY[1]     ; 6.293 ; 6.293 ; Rise       ; KEY[1]          ;
;  HEX7[2]     ; KEY[1]     ; 6.197 ; 6.197 ; Rise       ; KEY[1]          ;
;  HEX7[3]     ; KEY[1]     ; 6.249 ; 6.249 ; Rise       ; KEY[1]          ;
;  HEX7[4]     ; KEY[1]     ; 6.265 ; 6.265 ; Rise       ; KEY[1]          ;
;  HEX7[5]     ; KEY[1]     ; 6.284 ; 6.284 ; Rise       ; KEY[1]          ;
;  HEX7[6]     ; KEY[1]     ; 6.091 ; 6.091 ; Rise       ; KEY[1]          ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                              ;
+----------------------------------+-----------+--------+----------+---------+---------------------+
; Clock                            ; Setup     ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------+-----------+--------+----------+---------+---------------------+
; Worst-case Slack                 ; -7.066    ; -0.543 ; N/A      ; N/A     ; -2.000              ;
;  CLOCK_50                        ; -7.066    ; -0.088 ; N/A      ; N/A     ; -1.380              ;
;  KEY[1]                          ; -4.883    ; -0.543 ; N/A      ; N/A     ; -2.000              ;
;  clk_div:comb_5|clock_100Khz_reg ; -0.239    ; 0.215  ; N/A      ; N/A     ; -0.500              ;
;  clk_div:comb_5|clock_100hz_reg  ; -0.069    ; 0.215  ; N/A      ; N/A     ; -0.500              ;
;  clk_div:comb_5|clock_10Hz_reg   ; -0.070    ; 0.215  ; N/A      ; N/A     ; -0.500              ;
;  clk_div:comb_5|clock_10Khz_reg  ; -0.072    ; 0.215  ; N/A      ; N/A     ; -0.500              ;
;  clk_div:comb_5|clock_1Khz_reg   ; -0.082    ; 0.215  ; N/A      ; N/A     ; -0.500              ;
;  clk_div:comb_5|clock_1Mhz_reg   ; -0.069    ; 0.215  ; N/A      ; N/A     ; -0.500              ;
; Design-wide TNS                  ; -4862.246 ; -2.697 ; 0.0      ; 0.0     ; -2001.904           ;
;  CLOCK_50                        ; -141.974  ; -0.102 ; N/A      ; N/A     ; -76.380             ;
;  KEY[1]                          ; -4719.260 ; -2.595 ; N/A      ; N/A     ; -1901.524           ;
;  clk_div:comb_5|clock_100Khz_reg ; -0.311    ; 0.000  ; N/A      ; N/A     ; -4.000              ;
;  clk_div:comb_5|clock_100hz_reg  ; -0.145    ; 0.000  ; N/A      ; N/A     ; -4.000              ;
;  clk_div:comb_5|clock_10Hz_reg   ; -0.147    ; 0.000  ; N/A      ; N/A     ; -4.000              ;
;  clk_div:comb_5|clock_10Khz_reg  ; -0.109    ; 0.000  ; N/A      ; N/A     ; -4.000              ;
;  clk_div:comb_5|clock_1Khz_reg   ; -0.163    ; 0.000  ; N/A      ; N/A     ; -4.000              ;
;  clk_div:comb_5|clock_1Mhz_reg   ; -0.137    ; 0.000  ; N/A      ; N/A     ; -4.000              ;
+----------------------------------+-----------+--------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; KEY[1]     ; 5.480  ; 5.480  ; Rise       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; 5.480  ; 5.480  ; Rise       ; KEY[1]          ;
;  KEY[1]   ; KEY[1]     ; 0.134  ; 0.134  ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 4.520  ; 4.520  ; Rise       ; KEY[1]          ;
;  SW[0]    ; KEY[1]     ; -1.558 ; -1.558 ; Rise       ; KEY[1]          ;
;  SW[1]    ; KEY[1]     ; -1.483 ; -1.483 ; Rise       ; KEY[1]          ;
;  SW[2]    ; KEY[1]     ; -0.898 ; -0.898 ; Rise       ; KEY[1]          ;
;  SW[3]    ; KEY[1]     ; -1.665 ; -1.665 ; Rise       ; KEY[1]          ;
;  SW[4]    ; KEY[1]     ; -1.439 ; -1.439 ; Rise       ; KEY[1]          ;
;  SW[5]    ; KEY[1]     ; -1.653 ; -1.653 ; Rise       ; KEY[1]          ;
;  SW[6]    ; KEY[1]     ; -1.639 ; -1.639 ; Rise       ; KEY[1]          ;
;  SW[7]    ; KEY[1]     ; -1.758 ; -1.758 ; Rise       ; KEY[1]          ;
;  SW[8]    ; KEY[1]     ; -1.903 ; -1.903 ; Rise       ; KEY[1]          ;
;  SW[9]    ; KEY[1]     ; -1.883 ; -1.883 ; Rise       ; KEY[1]          ;
;  SW[10]   ; KEY[1]     ; -1.943 ; -1.943 ; Rise       ; KEY[1]          ;
;  SW[11]   ; KEY[1]     ; -1.996 ; -1.996 ; Rise       ; KEY[1]          ;
;  SW[12]   ; KEY[1]     ; -2.021 ; -2.021 ; Rise       ; KEY[1]          ;
;  SW[13]   ; KEY[1]     ; 0.991  ; 0.991  ; Rise       ; KEY[1]          ;
;  SW[14]   ; KEY[1]     ; 0.977  ; 0.977  ; Rise       ; KEY[1]          ;
;  SW[15]   ; KEY[1]     ; 2.980  ; 2.980  ; Rise       ; KEY[1]          ;
;  SW[16]   ; KEY[1]     ; 2.836  ; 2.836  ; Rise       ; KEY[1]          ;
;  SW[17]   ; KEY[1]     ; 4.520  ; 4.520  ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 1.624  ; 1.624  ; Fall       ; KEY[1]          ;
;  SW[0]    ; KEY[1]     ; 1.597  ; 1.597  ; Fall       ; KEY[1]          ;
;  SW[1]    ; KEY[1]     ; 1.624  ; 1.624  ; Fall       ; KEY[1]          ;
;  SW[2]    ; KEY[1]     ; 1.553  ; 1.553  ; Fall       ; KEY[1]          ;
;  SW[3]    ; KEY[1]     ; 1.270  ; 1.270  ; Fall       ; KEY[1]          ;
;  SW[4]    ; KEY[1]     ; -1.290 ; -1.290 ; Fall       ; KEY[1]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; KEY[1]     ; 0.543  ; 0.543  ; Rise       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; -0.802 ; -0.802 ; Rise       ; KEY[1]          ;
;  KEY[1]   ; KEY[1]     ; 0.543  ; 0.543  ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 3.736  ; 3.736  ; Rise       ; KEY[1]          ;
;  SW[0]    ; KEY[1]     ; 2.744  ; 2.744  ; Rise       ; KEY[1]          ;
;  SW[1]    ; KEY[1]     ; 2.589  ; 2.589  ; Rise       ; KEY[1]          ;
;  SW[2]    ; KEY[1]     ; 1.605  ; 1.605  ; Rise       ; KEY[1]          ;
;  SW[3]    ; KEY[1]     ; 3.131  ; 3.131  ; Rise       ; KEY[1]          ;
;  SW[4]    ; KEY[1]     ; 2.530  ; 2.530  ; Rise       ; KEY[1]          ;
;  SW[5]    ; KEY[1]     ; 2.977  ; 2.977  ; Rise       ; KEY[1]          ;
;  SW[6]    ; KEY[1]     ; 2.965  ; 2.965  ; Rise       ; KEY[1]          ;
;  SW[7]    ; KEY[1]     ; 3.238  ; 3.238  ; Rise       ; KEY[1]          ;
;  SW[8]    ; KEY[1]     ; 3.559  ; 3.559  ; Rise       ; KEY[1]          ;
;  SW[9]    ; KEY[1]     ; 3.475  ; 3.475  ; Rise       ; KEY[1]          ;
;  SW[10]   ; KEY[1]     ; 3.595  ; 3.595  ; Rise       ; KEY[1]          ;
;  SW[11]   ; KEY[1]     ; 3.687  ; 3.687  ; Rise       ; KEY[1]          ;
;  SW[12]   ; KEY[1]     ; 3.736  ; 3.736  ; Rise       ; KEY[1]          ;
;  SW[13]   ; KEY[1]     ; -0.591 ; -0.591 ; Rise       ; KEY[1]          ;
;  SW[14]   ; KEY[1]     ; -0.577 ; -0.577 ; Rise       ; KEY[1]          ;
;  SW[15]   ; KEY[1]     ; -0.691 ; -0.691 ; Rise       ; KEY[1]          ;
;  SW[16]   ; KEY[1]     ; -0.659 ; -0.659 ; Rise       ; KEY[1]          ;
;  SW[17]   ; KEY[1]     ; -2.091 ; -2.091 ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 3.740  ; 3.740  ; Fall       ; KEY[1]          ;
;  SW[0]    ; KEY[1]     ; 3.363  ; 3.363  ; Fall       ; KEY[1]          ;
;  SW[1]    ; KEY[1]     ; 3.237  ; 3.237  ; Fall       ; KEY[1]          ;
;  SW[2]    ; KEY[1]     ; 3.308  ; 3.308  ; Fall       ; KEY[1]          ;
;  SW[3]    ; KEY[1]     ; 3.238  ; 3.238  ; Fall       ; KEY[1]          ;
;  SW[4]    ; KEY[1]     ; 3.740  ; 3.740  ; Fall       ; KEY[1]          ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; LCD_DATA[*]  ; CLOCK_50   ; 8.620  ; 8.620  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0] ; CLOCK_50   ; 8.058  ; 8.058  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1] ; CLOCK_50   ; 8.072  ; 8.072  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2] ; CLOCK_50   ; 8.620  ; 8.620  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3] ; CLOCK_50   ; 8.123  ; 8.123  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4] ; CLOCK_50   ; 7.785  ; 7.785  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5] ; CLOCK_50   ; 7.967  ; 7.967  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6] ; CLOCK_50   ; 7.789  ; 7.789  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7] ; CLOCK_50   ; 7.850  ; 7.850  ; Rise       ; CLOCK_50        ;
; LCD_EN       ; CLOCK_50   ; 7.731  ; 7.731  ; Rise       ; CLOCK_50        ;
; LCD_RS       ; CLOCK_50   ; 7.851  ; 7.851  ; Rise       ; CLOCK_50        ;
; HEX0[*]      ; KEY[1]     ; 12.806 ; 12.806 ; Rise       ; KEY[1]          ;
;  HEX0[0]     ; KEY[1]     ; 12.806 ; 12.806 ; Rise       ; KEY[1]          ;
;  HEX0[1]     ; KEY[1]     ; 12.775 ; 12.775 ; Rise       ; KEY[1]          ;
;  HEX0[2]     ; KEY[1]     ; 12.783 ; 12.783 ; Rise       ; KEY[1]          ;
;  HEX0[3]     ; KEY[1]     ; 12.556 ; 12.556 ; Rise       ; KEY[1]          ;
;  HEX0[4]     ; KEY[1]     ; 12.554 ; 12.554 ; Rise       ; KEY[1]          ;
;  HEX0[5]     ; KEY[1]     ; 12.528 ; 12.528 ; Rise       ; KEY[1]          ;
;  HEX0[6]     ; KEY[1]     ; 12.534 ; 12.534 ; Rise       ; KEY[1]          ;
; HEX1[*]      ; KEY[1]     ; 11.030 ; 11.030 ; Rise       ; KEY[1]          ;
;  HEX1[0]     ; KEY[1]     ; 10.923 ; 10.923 ; Rise       ; KEY[1]          ;
;  HEX1[1]     ; KEY[1]     ; 11.030 ; 11.030 ; Rise       ; KEY[1]          ;
;  HEX1[2]     ; KEY[1]     ; 10.594 ; 10.594 ; Rise       ; KEY[1]          ;
;  HEX1[3]     ; KEY[1]     ; 10.578 ; 10.578 ; Rise       ; KEY[1]          ;
;  HEX1[4]     ; KEY[1]     ; 10.640 ; 10.640 ; Rise       ; KEY[1]          ;
;  HEX1[5]     ; KEY[1]     ; 10.865 ; 10.865 ; Rise       ; KEY[1]          ;
;  HEX1[6]     ; KEY[1]     ; 10.892 ; 10.892 ; Rise       ; KEY[1]          ;
; HEX2[*]      ; KEY[1]     ; 11.229 ; 11.229 ; Rise       ; KEY[1]          ;
;  HEX2[0]     ; KEY[1]     ; 11.202 ; 11.202 ; Rise       ; KEY[1]          ;
;  HEX2[1]     ; KEY[1]     ; 10.885 ; 10.885 ; Rise       ; KEY[1]          ;
;  HEX2[2]     ; KEY[1]     ; 10.965 ; 10.965 ; Rise       ; KEY[1]          ;
;  HEX2[3]     ; KEY[1]     ; 10.927 ; 10.927 ; Rise       ; KEY[1]          ;
;  HEX2[4]     ; KEY[1]     ; 11.088 ; 11.088 ; Rise       ; KEY[1]          ;
;  HEX2[5]     ; KEY[1]     ; 11.229 ; 11.229 ; Rise       ; KEY[1]          ;
;  HEX2[6]     ; KEY[1]     ; 11.185 ; 11.185 ; Rise       ; KEY[1]          ;
; HEX3[*]      ; KEY[1]     ; 11.296 ; 11.296 ; Rise       ; KEY[1]          ;
;  HEX3[0]     ; KEY[1]     ; 11.195 ; 11.195 ; Rise       ; KEY[1]          ;
;  HEX3[1]     ; KEY[1]     ; 11.037 ; 11.037 ; Rise       ; KEY[1]          ;
;  HEX3[2]     ; KEY[1]     ; 11.077 ; 11.077 ; Rise       ; KEY[1]          ;
;  HEX3[3]     ; KEY[1]     ; 11.036 ; 11.036 ; Rise       ; KEY[1]          ;
;  HEX3[4]     ; KEY[1]     ; 11.080 ; 11.080 ; Rise       ; KEY[1]          ;
;  HEX3[5]     ; KEY[1]     ; 11.257 ; 11.257 ; Rise       ; KEY[1]          ;
;  HEX3[6]     ; KEY[1]     ; 11.296 ; 11.296 ; Rise       ; KEY[1]          ;
; HEX4[*]      ; KEY[1]     ; 12.240 ; 12.240 ; Rise       ; KEY[1]          ;
;  HEX4[0]     ; KEY[1]     ; 11.906 ; 11.906 ; Rise       ; KEY[1]          ;
;  HEX4[1]     ; KEY[1]     ; 11.917 ; 11.917 ; Rise       ; KEY[1]          ;
;  HEX4[2]     ; KEY[1]     ; 11.917 ; 11.917 ; Rise       ; KEY[1]          ;
;  HEX4[3]     ; KEY[1]     ; 12.057 ; 12.057 ; Rise       ; KEY[1]          ;
;  HEX4[4]     ; KEY[1]     ; 12.077 ; 12.077 ; Rise       ; KEY[1]          ;
;  HEX4[6]     ; KEY[1]     ; 12.240 ; 12.240 ; Rise       ; KEY[1]          ;
; HEX5[*]      ; KEY[1]     ; 12.375 ; 12.375 ; Rise       ; KEY[1]          ;
;  HEX5[0]     ; KEY[1]     ; 12.375 ; 12.375 ; Rise       ; KEY[1]          ;
;  HEX5[1]     ; KEY[1]     ; 12.336 ; 12.336 ; Rise       ; KEY[1]          ;
;  HEX5[2]     ; KEY[1]     ; 12.012 ; 12.012 ; Rise       ; KEY[1]          ;
;  HEX5[3]     ; KEY[1]     ; 12.074 ; 12.074 ; Rise       ; KEY[1]          ;
;  HEX5[4]     ; KEY[1]     ; 12.048 ; 12.048 ; Rise       ; KEY[1]          ;
;  HEX5[5]     ; KEY[1]     ; 12.025 ; 12.025 ; Rise       ; KEY[1]          ;
;  HEX5[6]     ; KEY[1]     ; 12.067 ; 12.067 ; Rise       ; KEY[1]          ;
; HEX6[*]      ; KEY[1]     ; 12.751 ; 12.751 ; Rise       ; KEY[1]          ;
;  HEX6[0]     ; KEY[1]     ; 12.465 ; 12.465 ; Rise       ; KEY[1]          ;
;  HEX6[1]     ; KEY[1]     ; 11.964 ; 11.964 ; Rise       ; KEY[1]          ;
;  HEX6[2]     ; KEY[1]     ; 12.375 ; 12.375 ; Rise       ; KEY[1]          ;
;  HEX6[3]     ; KEY[1]     ; 12.008 ; 12.008 ; Rise       ; KEY[1]          ;
;  HEX6[4]     ; KEY[1]     ; 12.431 ; 12.431 ; Rise       ; KEY[1]          ;
;  HEX6[5]     ; KEY[1]     ; 12.003 ; 12.003 ; Rise       ; KEY[1]          ;
;  HEX6[6]     ; KEY[1]     ; 12.751 ; 12.751 ; Rise       ; KEY[1]          ;
; HEX7[*]      ; KEY[1]     ; 12.560 ; 12.560 ; Rise       ; KEY[1]          ;
;  HEX7[0]     ; KEY[1]     ; 12.550 ; 12.550 ; Rise       ; KEY[1]          ;
;  HEX7[1]     ; KEY[1]     ; 12.335 ; 12.335 ; Rise       ; KEY[1]          ;
;  HEX7[2]     ; KEY[1]     ; 12.088 ; 12.088 ; Rise       ; KEY[1]          ;
;  HEX7[3]     ; KEY[1]     ; 12.303 ; 12.303 ; Rise       ; KEY[1]          ;
;  HEX7[4]     ; KEY[1]     ; 12.348 ; 12.348 ; Rise       ; KEY[1]          ;
;  HEX7[5]     ; KEY[1]     ; 12.560 ; 12.560 ; Rise       ; KEY[1]          ;
;  HEX7[6]     ; KEY[1]     ; 12.020 ; 12.020 ; Rise       ; KEY[1]          ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; LCD_DATA[*]  ; CLOCK_50   ; 4.277 ; 4.277 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0] ; CLOCK_50   ; 4.379 ; 4.379 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1] ; CLOCK_50   ; 4.391 ; 4.391 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2] ; CLOCK_50   ; 4.789 ; 4.789 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3] ; CLOCK_50   ; 4.427 ; 4.427 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4] ; CLOCK_50   ; 4.277 ; 4.277 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5] ; CLOCK_50   ; 4.354 ; 4.354 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6] ; CLOCK_50   ; 4.288 ; 4.288 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7] ; CLOCK_50   ; 4.298 ; 4.298 ; Rise       ; CLOCK_50        ;
; LCD_EN       ; CLOCK_50   ; 4.224 ; 4.224 ; Rise       ; CLOCK_50        ;
; LCD_RS       ; CLOCK_50   ; 4.318 ; 4.318 ; Rise       ; CLOCK_50        ;
; HEX0[*]      ; KEY[1]     ; 6.456 ; 6.456 ; Rise       ; KEY[1]          ;
;  HEX0[0]     ; KEY[1]     ; 6.588 ; 6.588 ; Rise       ; KEY[1]          ;
;  HEX0[1]     ; KEY[1]     ; 6.550 ; 6.550 ; Rise       ; KEY[1]          ;
;  HEX0[2]     ; KEY[1]     ; 6.559 ; 6.559 ; Rise       ; KEY[1]          ;
;  HEX0[3]     ; KEY[1]     ; 6.466 ; 6.466 ; Rise       ; KEY[1]          ;
;  HEX0[4]     ; KEY[1]     ; 6.464 ; 6.464 ; Rise       ; KEY[1]          ;
;  HEX0[5]     ; KEY[1]     ; 6.456 ; 6.456 ; Rise       ; KEY[1]          ;
;  HEX0[6]     ; KEY[1]     ; 6.456 ; 6.456 ; Rise       ; KEY[1]          ;
; HEX1[*]      ; KEY[1]     ; 5.409 ; 5.409 ; Rise       ; KEY[1]          ;
;  HEX1[0]     ; KEY[1]     ; 5.616 ; 5.616 ; Rise       ; KEY[1]          ;
;  HEX1[1]     ; KEY[1]     ; 5.668 ; 5.668 ; Rise       ; KEY[1]          ;
;  HEX1[2]     ; KEY[1]     ; 5.434 ; 5.434 ; Rise       ; KEY[1]          ;
;  HEX1[3]     ; KEY[1]     ; 5.409 ; 5.409 ; Rise       ; KEY[1]          ;
;  HEX1[4]     ; KEY[1]     ; 5.453 ; 5.453 ; Rise       ; KEY[1]          ;
;  HEX1[5]     ; KEY[1]     ; 5.544 ; 5.544 ; Rise       ; KEY[1]          ;
;  HEX1[6]     ; KEY[1]     ; 5.567 ; 5.567 ; Rise       ; KEY[1]          ;
; HEX2[*]      ; KEY[1]     ; 5.560 ; 5.560 ; Rise       ; KEY[1]          ;
;  HEX2[0]     ; KEY[1]     ; 5.736 ; 5.736 ; Rise       ; KEY[1]          ;
;  HEX2[1]     ; KEY[1]     ; 5.560 ; 5.560 ; Rise       ; KEY[1]          ;
;  HEX2[2]     ; KEY[1]     ; 5.625 ; 5.625 ; Rise       ; KEY[1]          ;
;  HEX2[3]     ; KEY[1]     ; 5.610 ; 5.610 ; Rise       ; KEY[1]          ;
;  HEX2[4]     ; KEY[1]     ; 5.682 ; 5.682 ; Rise       ; KEY[1]          ;
;  HEX2[5]     ; KEY[1]     ; 5.737 ; 5.737 ; Rise       ; KEY[1]          ;
;  HEX2[6]     ; KEY[1]     ; 5.705 ; 5.705 ; Rise       ; KEY[1]          ;
; HEX3[*]      ; KEY[1]     ; 5.596 ; 5.596 ; Rise       ; KEY[1]          ;
;  HEX3[0]     ; KEY[1]     ; 5.645 ; 5.645 ; Rise       ; KEY[1]          ;
;  HEX3[1]     ; KEY[1]     ; 5.596 ; 5.596 ; Rise       ; KEY[1]          ;
;  HEX3[2]     ; KEY[1]     ; 5.623 ; 5.623 ; Rise       ; KEY[1]          ;
;  HEX3[3]     ; KEY[1]     ; 5.598 ; 5.598 ; Rise       ; KEY[1]          ;
;  HEX3[4]     ; KEY[1]     ; 5.619 ; 5.619 ; Rise       ; KEY[1]          ;
;  HEX3[5]     ; KEY[1]     ; 5.693 ; 5.693 ; Rise       ; KEY[1]          ;
;  HEX3[6]     ; KEY[1]     ; 5.704 ; 5.704 ; Rise       ; KEY[1]          ;
; HEX4[*]      ; KEY[1]     ; 6.182 ; 6.182 ; Rise       ; KEY[1]          ;
;  HEX4[0]     ; KEY[1]     ; 6.182 ; 6.182 ; Rise       ; KEY[1]          ;
;  HEX4[1]     ; KEY[1]     ; 6.189 ; 6.189 ; Rise       ; KEY[1]          ;
;  HEX4[2]     ; KEY[1]     ; 6.189 ; 6.189 ; Rise       ; KEY[1]          ;
;  HEX4[3]     ; KEY[1]     ; 6.246 ; 6.246 ; Rise       ; KEY[1]          ;
;  HEX4[4]     ; KEY[1]     ; 6.266 ; 6.266 ; Rise       ; KEY[1]          ;
;  HEX4[6]     ; KEY[1]     ; 6.323 ; 6.323 ; Rise       ; KEY[1]          ;
; HEX5[*]      ; KEY[1]     ; 6.075 ; 6.075 ; Rise       ; KEY[1]          ;
;  HEX5[0]     ; KEY[1]     ; 6.239 ; 6.239 ; Rise       ; KEY[1]          ;
;  HEX5[1]     ; KEY[1]     ; 6.207 ; 6.207 ; Rise       ; KEY[1]          ;
;  HEX5[2]     ; KEY[1]     ; 6.075 ; 6.075 ; Rise       ; KEY[1]          ;
;  HEX5[3]     ; KEY[1]     ; 6.104 ; 6.104 ; Rise       ; KEY[1]          ;
;  HEX5[4]     ; KEY[1]     ; 6.085 ; 6.085 ; Rise       ; KEY[1]          ;
;  HEX5[5]     ; KEY[1]     ; 6.079 ; 6.079 ; Rise       ; KEY[1]          ;
;  HEX5[6]     ; KEY[1]     ; 6.093 ; 6.093 ; Rise       ; KEY[1]          ;
; HEX6[*]      ; KEY[1]     ; 6.033 ; 6.033 ; Rise       ; KEY[1]          ;
;  HEX6[0]     ; KEY[1]     ; 6.230 ; 6.230 ; Rise       ; KEY[1]          ;
;  HEX6[1]     ; KEY[1]     ; 6.033 ; 6.033 ; Rise       ; KEY[1]          ;
;  HEX6[2]     ; KEY[1]     ; 6.207 ; 6.207 ; Rise       ; KEY[1]          ;
;  HEX6[3]     ; KEY[1]     ; 6.061 ; 6.061 ; Rise       ; KEY[1]          ;
;  HEX6[4]     ; KEY[1]     ; 6.224 ; 6.224 ; Rise       ; KEY[1]          ;
;  HEX6[5]     ; KEY[1]     ; 6.047 ; 6.047 ; Rise       ; KEY[1]          ;
;  HEX6[6]     ; KEY[1]     ; 6.532 ; 6.532 ; Rise       ; KEY[1]          ;
; HEX7[*]      ; KEY[1]     ; 6.091 ; 6.091 ; Rise       ; KEY[1]          ;
;  HEX7[0]     ; KEY[1]     ; 6.367 ; 6.367 ; Rise       ; KEY[1]          ;
;  HEX7[1]     ; KEY[1]     ; 6.293 ; 6.293 ; Rise       ; KEY[1]          ;
;  HEX7[2]     ; KEY[1]     ; 6.197 ; 6.197 ; Rise       ; KEY[1]          ;
;  HEX7[3]     ; KEY[1]     ; 6.249 ; 6.249 ; Rise       ; KEY[1]          ;
;  HEX7[4]     ; KEY[1]     ; 6.265 ; 6.265 ; Rise       ; KEY[1]          ;
;  HEX7[5]     ; KEY[1]     ; 6.284 ; 6.284 ; Rise       ; KEY[1]          ;
;  HEX7[6]     ; KEY[1]     ; 6.091 ; 6.091 ; Rise       ; KEY[1]          ;
+--------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                               ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; clk_div:comb_5|clock_1Khz_reg   ; clk_div:comb_5|clock_1Khz_reg   ; 12       ; 0        ; 0        ; 0        ;
; clk_div:comb_5|clock_1Mhz_reg   ; clk_div:comb_5|clock_1Mhz_reg   ; 12       ; 0        ; 0        ; 0        ;
; clk_div:comb_5|clock_10Hz_reg   ; clk_div:comb_5|clock_10Hz_reg   ; 12       ; 0        ; 0        ; 0        ;
; clk_div:comb_5|clock_10Khz_reg  ; clk_div:comb_5|clock_10Khz_reg  ; 12       ; 0        ; 0        ; 0        ;
; clk_div:comb_5|clock_100hz_reg  ; clk_div:comb_5|clock_100hz_reg  ; 12       ; 0        ; 0        ; 0        ;
; clk_div:comb_5|clock_100Khz_reg ; clk_div:comb_5|clock_100Khz_reg ; 12       ; 0        ; 0        ; 0        ;
; clk_div:comb_5|clock_1Khz_reg   ; CLOCK_50                        ; 1        ; 0        ; 0        ; 0        ;
; clk_div:comb_5|clock_1Mhz_reg   ; CLOCK_50                        ; 1        ; 0        ; 0        ; 0        ;
; clk_div:comb_5|clock_10Hz_reg   ; CLOCK_50                        ; 1        ; 0        ; 0        ; 0        ;
; clk_div:comb_5|clock_10Khz_reg  ; CLOCK_50                        ; 1        ; 0        ; 0        ; 0        ;
; clk_div:comb_5|clock_100hz_reg  ; CLOCK_50                        ; 1        ; 0        ; 0        ; 0        ;
; clk_div:comb_5|clock_100Khz_reg ; CLOCK_50                        ; 1        ; 0        ; 0        ; 0        ;
; CLOCK_50                        ; CLOCK_50                        ; 1827     ; 0        ; 0        ; 0        ;
; KEY[1]                          ; CLOCK_50                        ; 399      ; 0        ; 0        ; 0        ;
; CLOCK_50                        ; KEY[1]                          ; 5        ; 0        ; 0        ; 0        ;
; KEY[1]                          ; KEY[1]                          ; 12862    ; 101      ; 5056     ; 0        ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; clk_div:comb_5|clock_1Khz_reg   ; clk_div:comb_5|clock_1Khz_reg   ; 12       ; 0        ; 0        ; 0        ;
; clk_div:comb_5|clock_1Mhz_reg   ; clk_div:comb_5|clock_1Mhz_reg   ; 12       ; 0        ; 0        ; 0        ;
; clk_div:comb_5|clock_10Hz_reg   ; clk_div:comb_5|clock_10Hz_reg   ; 12       ; 0        ; 0        ; 0        ;
; clk_div:comb_5|clock_10Khz_reg  ; clk_div:comb_5|clock_10Khz_reg  ; 12       ; 0        ; 0        ; 0        ;
; clk_div:comb_5|clock_100hz_reg  ; clk_div:comb_5|clock_100hz_reg  ; 12       ; 0        ; 0        ; 0        ;
; clk_div:comb_5|clock_100Khz_reg ; clk_div:comb_5|clock_100Khz_reg ; 12       ; 0        ; 0        ; 0        ;
; clk_div:comb_5|clock_1Khz_reg   ; CLOCK_50                        ; 1        ; 0        ; 0        ; 0        ;
; clk_div:comb_5|clock_1Mhz_reg   ; CLOCK_50                        ; 1        ; 0        ; 0        ; 0        ;
; clk_div:comb_5|clock_10Hz_reg   ; CLOCK_50                        ; 1        ; 0        ; 0        ; 0        ;
; clk_div:comb_5|clock_10Khz_reg  ; CLOCK_50                        ; 1        ; 0        ; 0        ; 0        ;
; clk_div:comb_5|clock_100hz_reg  ; CLOCK_50                        ; 1        ; 0        ; 0        ; 0        ;
; clk_div:comb_5|clock_100Khz_reg ; CLOCK_50                        ; 1        ; 0        ; 0        ; 0        ;
; CLOCK_50                        ; CLOCK_50                        ; 1827     ; 0        ; 0        ; 0        ;
; KEY[1]                          ; CLOCK_50                        ; 399      ; 0        ; 0        ; 0        ;
; CLOCK_50                        ; KEY[1]                          ; 5        ; 0        ; 0        ; 0        ;
; KEY[1]                          ; KEY[1]                          ; 12862    ; 101      ; 5056     ; 0        ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 19    ; 19   ;
; Unconstrained Input Port Paths  ; 1272  ; 1272 ;
; Unconstrained Output Ports      ; 65    ; 65   ;
; Unconstrained Output Port Paths ; 211   ; 211  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Oct 28 17:10:06 2014
Info: Command: quartus_sta lab_4_2 -c lab_4_2
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'lab_4_2.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name KEY[1] KEY[1]
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name clk_div:comb_5|clock_10Hz_reg clk_div:comb_5|clock_10Hz_reg
    Info (332105): create_clock -period 1.000 -name clk_div:comb_5|clock_100hz_reg clk_div:comb_5|clock_100hz_reg
    Info (332105): create_clock -period 1.000 -name clk_div:comb_5|clock_1Khz_reg clk_div:comb_5|clock_1Khz_reg
    Info (332105): create_clock -period 1.000 -name clk_div:comb_5|clock_10Khz_reg clk_div:comb_5|clock_10Khz_reg
    Info (332105): create_clock -period 1.000 -name clk_div:comb_5|clock_100Khz_reg clk_div:comb_5|clock_100Khz_reg
    Info (332105): create_clock -period 1.000 -name clk_div:comb_5|clock_1Mhz_reg clk_div:comb_5|clock_1Mhz_reg
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -7.066
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -7.066      -141.974 CLOCK_50 
    Info (332119):    -4.883     -4719.260 KEY[1] 
    Info (332119):    -0.239        -0.311 clk_div:comb_5|clock_100Khz_reg 
    Info (332119):    -0.082        -0.163 clk_div:comb_5|clock_1Khz_reg 
    Info (332119):    -0.072        -0.109 clk_div:comb_5|clock_10Khz_reg 
    Info (332119):    -0.070        -0.147 clk_div:comb_5|clock_10Hz_reg 
    Info (332119):    -0.069        -0.145 clk_div:comb_5|clock_100hz_reg 
    Info (332119):    -0.069        -0.137 clk_div:comb_5|clock_1Mhz_reg 
Info (332146): Worst-case hold slack is -0.212
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.212        -0.867 KEY[1] 
    Info (332119):    -0.021        -0.021 CLOCK_50 
    Info (332119):     0.391         0.000 clk_div:comb_5|clock_100Khz_reg 
    Info (332119):     0.391         0.000 clk_div:comb_5|clock_100hz_reg 
    Info (332119):     0.391         0.000 clk_div:comb_5|clock_10Hz_reg 
    Info (332119):     0.391         0.000 clk_div:comb_5|clock_10Khz_reg 
    Info (332119):     0.391         0.000 clk_div:comb_5|clock_1Khz_reg 
    Info (332119):     0.391         0.000 clk_div:comb_5|clock_1Mhz_reg 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -1901.524 KEY[1] 
    Info (332119):    -1.380       -76.380 CLOCK_50 
    Info (332119):    -0.500        -4.000 clk_div:comb_5|clock_100Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:comb_5|clock_100hz_reg 
    Info (332119):    -0.500        -4.000 clk_div:comb_5|clock_10Hz_reg 
    Info (332119):    -0.500        -4.000 clk_div:comb_5|clock_10Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:comb_5|clock_1Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:comb_5|clock_1Mhz_reg 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.698
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.698       -36.692 CLOCK_50 
    Info (332119):    -1.864     -1632.737 KEY[1] 
    Info (332119):     0.432         0.000 clk_div:comb_5|clock_100Khz_reg 
    Info (332119):     0.496         0.000 clk_div:comb_5|clock_1Khz_reg 
    Info (332119):     0.504         0.000 clk_div:comb_5|clock_10Hz_reg 
    Info (332119):     0.504         0.000 clk_div:comb_5|clock_10Khz_reg 
    Info (332119):     0.508         0.000 clk_div:comb_5|clock_100hz_reg 
    Info (332119):     0.508         0.000 clk_div:comb_5|clock_1Mhz_reg 
Info (332146): Worst-case hold slack is -0.543
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.543        -2.595 KEY[1] 
    Info (332119):    -0.088        -0.102 CLOCK_50 
    Info (332119):     0.215         0.000 clk_div:comb_5|clock_100Khz_reg 
    Info (332119):     0.215         0.000 clk_div:comb_5|clock_100hz_reg 
    Info (332119):     0.215         0.000 clk_div:comb_5|clock_10Hz_reg 
    Info (332119):     0.215         0.000 clk_div:comb_5|clock_10Khz_reg 
    Info (332119):     0.215         0.000 clk_div:comb_5|clock_1Khz_reg 
    Info (332119):     0.215         0.000 clk_div:comb_5|clock_1Mhz_reg 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -1901.524 KEY[1] 
    Info (332119):    -1.380       -76.380 CLOCK_50 
    Info (332119):    -0.500        -4.000 clk_div:comb_5|clock_100Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:comb_5|clock_100hz_reg 
    Info (332119):    -0.500        -4.000 clk_div:comb_5|clock_10Hz_reg 
    Info (332119):    -0.500        -4.000 clk_div:comb_5|clock_10Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:comb_5|clock_1Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:comb_5|clock_1Mhz_reg 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 447 megabytes
    Info: Processing ended: Tue Oct 28 17:10:08 2014
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


