start bit được xác định khi

chân SDA và SCl đang ở mức cao
chân SDA kéo xuống mức thấp
sau đó chân SCL kéo xuống mức thấp theo

dữ liệu ở chân SDA sẽ được ghi nhận khi chân SCL chuyển từ mức thấp sang múc cao
tốt nhất là chân SCL kéo lên mức cao khi xung SDA đang ở giữa chu kỳ

sau khi kết thúc một data truyền thì slave sẽ kéo mức thấp tại chân SDA,
lưu ý sau khi kết thúc truyền SDA của master phải đưa lên cao để đợi slave gửi tín hiệu ACK

lý do có trở kéo lên ở SCL và SDA là do các chân ở chế độ open - drain
có nghĩa là có 2 trạng thái:
1 trạng thái xuống thấp và 1 trạng thái thả trôi

lý do là pmos của port bị tắt chỉ còn nmos kéo xuống đất

hơn nữa việc cấu hình open drain sẽ là cổng OR cho các tín hiệu mức thấp
có nghĩa là khi 1 thiết bị ke9os xuống mức thấp, toàn bộ đường dây sẽ kéo xuống mức thấp theo.

cũng để tránh trường hợp một thiết bị kích ngõ ra mức cao và một thiết bị kích ngõ ra mức thấp
cùng một thời điểm




-------------------------------------	SDA = PB9 | SCL = PB6
đôi lúc có hiện tượng 1 số xung bất thường ở chân SDA , cả 2 SDA và SCL đều 
chuyển xuống thấp sau đó lên mức cao (250ns)  không rõ lý do
đôi lúc truyền sang LCD không nhận, 
gửi lệnh clear LCD bị sai 9không phải là frame 0xc 0x8 0x1c 0x18)
cấu hình SDA từ output sang input để đọc ACK bị lỗi không rõ nguyên nhân, thường hay kèm theo
việc xung ở chân chuyển trạng thái liên tục (nhanh trong thời gian ngắn) chưa rõ nguyên do;

1. 
khi chuyển tốc độ bit lúc đầu lcd không nhận được lệnh, phải rút nguồn lcd
sau đó reset chip chạy lại thì mọi chuyện bình thường
2.
thêm biến timeout ở vị trí kiểm tra bit ACK
chưa hiểu lý do tại sao ở cặp chân D0&D1 thì không cần nhưng ở cặp chân B9&B6 thì
phải có biến timeout.
3. hay xuất hiện hiện tượng khi nạp code lại lcd không hoạt động bình thường
có thể do LCD không nhận được lệnh init_lcd chăng? tại vì biến timeout nằm trong while loop
lệnh int nằm trước đó. Có thể sau khi biến timeout đếm thì tín hiệu ổn định chăng?